{"Template_token": ["<s>", "const", "std", "::", "string", "CPU", "(", "STI", ".", "getCPU", "(", ")", ".", "str", "(", ")", ")", ";", "auto", "F", "=", "ElfFlagsByCpuStr", ".", "find", "(", "CPU", ")", ";"], "ground_truth": ["assert", "(", "F", "!=", "ElfFlagsByCpuStr", ".", "end", "(", ")", "&&", "<STR_LIT>", ")", ";"], "File": "HexagonMCTargetDesc7", "Func": "GetELFFlags", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 0, "Length": 40, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "mode", "=", "word_mode", ";", "startbit", "=", "intoffset", "&", "-", "BITS_PER_WORD", ";", "endbit", "=", "(", "bitpos", "+", "BITS_PER_WORD", "-", "<NUM_LIT>", ")", "&", "-", "BITS_PER_WORD", ";", "intregs", "=", "(", "endbit", "-", "startbit", ")", "/", "BITS_PER_WORD", ";", "this_regno", "=", "cum", "->", "words", "+", "intoffset", "/", "BITS_PER_WORD", ";", "if", "(", "intregs", ">", "<NUM_LIT>", "&&", "intregs", ">", "GP_ARG_NUM_REG", "-", "this_regno", ")", "cum", "->", "use_stack", "=", "<NUM_LIT>", ";", "intregs", "=", "MIN", "(", "intregs", ",", "GP_ARG_NUM_REG", "-", "this_regno", ")", ";", "if", "(", "intregs", "<=", "<NUM_LIT>", ")", "return", ";", "intoffset", "/=", "BITS_PER_UNIT", ";", "do", "{", "regno", "=", "GP_ARG_MIN_REG", "+", "this_regno", ";"], "ground_truth": ["reg", "=", "gen_rtx_REG", "(", "mode", ",", "regno", ")", ";"], "File": "rs60003", "Func": "rs6000_darwin64_record_arg_flush", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1, "Length": 104, "Cover_Rate": 0.38235294117647056, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MFI", "->", "setHasSpilledSGPRs", "(", ")", ";", "unsigned", "Opcode", "=", "getSGPRSpillSaveOpcode", "(", "RC", "->", "getSize", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "return", ";", "}", "if", "(", "!", "ST", ".", "isVGPRSpillingEnabled", "(", "MFI", ")", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "Ctx", ".", "emitError", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ")", ";", "return", ";", "}", "assert", "(", "RI", ".", "hasVGPRs", "(", "RC", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["unsigned", "Opcode", "=", "getVGPRSpillSaveOpcode", "(", "RC", "->", "getSize", "(", ")", ")", ";"], "File": "SIInstrInfo19", "Func": "storeRegToStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2, "Length": 129, "Cover_Rate": 0.39090909090909093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uws", "->", "bytes_left", "=", "<NUM_LIT>", ";", "}", "else", "uws", "->", "bytes_left", "--", ";", "b", "=", "(", "uws", "->", "data", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "uws", "->", "data", "<<=", "<NUM_LIT>", ";"], "ground_truth": ["return", "b", ";"], "File": "pr-support", "Func": "next_unwind_byte", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3, "Length": 34, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcmpcsq_v4si", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve2___arm_vcmpcsq_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Value", "=", "(", "-", "Op2", "->", "getAPIntValue", "(", ")", ")", ".", "getSExtValue", "(", ")", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Value", ")", "||", "Subtarget", ".", "hasInterlockedAccess1", "(", ")", ")", "NegSrc2", "=", "DAG", ".", "getConstant", "(", "Value", ",", "DL", ",", "MemVT", ")", ";", "}", "else", "if", "(", "Subtarget", ".", "hasInterlockedAccess1", "(", ")", ")", "NegSrc2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "MemVT", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MemVT", ")", ",", "Src2", ")", ";", "if", "(", "NegSrc2", ".", "getNode", "(", ")", ")", "return", "DAG", ".", "getAtomic", "(", "<STR_LIT>", ",", "DL", ",", "MemVT", ",", "Node", "->", "getChain", "(", ")", ",", "Node", "->", "getBasePtr", "(", ")", ",", "NegSrc2", ",", "Node", "->", "getMemOperand", "(", ")", ")", ";", "return", "Op", ";"], "ground_truth": ["}"], "File": "SystemZISelLowering (2)2", "Func": "lowerATOMIC_LOAD_SUB", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5, "Length": 125, "Cover_Rate": 0.5165289256198347, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "CPU", ",", "FS", ")", ",", "HasDistinctOps", "(", "false", ")", ",", "HasLoadStoreOnCond", "(", "false", ")", ",", "HasHighWord", "(", "false", ")", ",", "HasFPExtension", "(", "false", ")", ",", "HasPopulationCount", "(", "false", ")", ",", "HasMessageSecurityAssist3", "(", "false", ")", ",", "HasMessageSecurityAssist4", "(", "false", ")", ",", "HasResetReferenceBitsMultiple", "(", "false", ")", ",", "HasFastSerialization", "(", "false", ")", ",", "HasInterlockedAccess1", "(", "false", ")", ",", "HasMiscellaneousExtensions", "(", "false", ")", ",", "HasExecutionHint", "(", "false", ")", ",", "HasLoadAndTrap", "(", "false", ")", ",", "HasTransactionalExecution", "(", "false", ")", ",", "HasProcessorAssist", "(", "false", ")", ",", "HasDFPZonedConversion", "(", "false", ")", ",", "HasEnhancedDAT2", "(", "false", ")", ",", "HasVector", "(", "false", ")", ",", "HasLoadStoreOnCond2", "(", "false", ")", ",", "HasLoadAndZeroRightmostByte", "(", "false", ")", ",", "HasMessageSecurityAssist5", "(", "false", ")", ",", "HasDFPPackedConversion", "(", "false", ")", ",", "HasMiscellaneousExtensions2", "(", "false", ")", ",", "HasGuardedStorage", "(", "false", ")", ",", "HasMessageSecurityAssist7", "(", "false", ")", ",", "HasMessageSecurityAssist8", "(", "false", ")", ",", "HasVectorEnhancements1", "(", "false", ")", ",", "HasVectorPackedDecimal", "(", "false", ")", ",", "HasInsertReferenceBitsMultiple", "(", "false", ")", ",", "HasMiscellaneousExtensions3", "(", "false", ")", ",", "HasMessageSecurityAssist9", "(", "false", ")", ",", "HasVectorEnhancements2", "(", "false", ")", ",", "HasVectorPackedDecimalEnhancement", "(", "false", ")", ",", "HasEnhancedSort", "(", "false", ")", ",", "HasDeflateConversion", "(", "false", ")", ",", "HasVectorPackedDecimalEnhancement2", "(", "false", ")", ",", "HasNNPAssist", "(", "false", ")", ",", "HasBEAREnhancement", "(", "false", ")", ",", "HasResetDATProtection", "(", "false", ")", ",", "HasProcessorActivityInstrumentation", "(", "false", ")", ",", "HasSoftFloat", "(", "false", ")", ",", "TargetTriple", "(", "TT", ")", ",", "SpecialRegisters", "(", "initializeSpecialRegisters", "(", ")", ")", ",", "InstrInfo", "(", "initializeSubtargetDependencies", "(", "CPU", ",", "FS", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", ",", "FrameLowering", "(", "<ISA_LIT>FrameLowering", "::", "create", "(", "*", "this", ")", ")", "{"], "ground_truth": ["}"], "File": "SystemZSubtarget28", "Func": "SystemZSubtarget", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6, "Length": 287, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "ResultReg", "==", "<NUM_LIT>", ")", "ResultReg", "=", "createResultReg", "(", "UseRC", ")", ";", "if", "(", "Addr", ".", "BaseType", "==", "Address", "::", "FrameIndexBase", ")", "{", "if", "(", "Is32VSXLoad", "||", "Is64VSXLoad", ")", "return", "false", ";", "MachineMemOperand", "*", "MMO", "=", "FuncInfo", ".", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "FuncInfo", ".", "MF", ",", "Addr", ".", "Base", ".", "FI", ",", "Addr", ".", "Offset", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "Addr", ".", "Base", ".", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "Addr", ".", "Base", ".", "FI", ")", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addImm", "(", "Addr", ".", "Offset", ")", ".", "addFrameIndex", "(", "Addr", ".", "Base", ".", "FI", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "UseOffset", ")", "{", "if", "(", "Is32VSXLoad", "||", "Is64VSXLoad", ")", "return", "false", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addImm", "(", "Addr", ".", "Offset", ")", ".", "addReg", "(", "Addr", ".", "Base", ".", "Reg", ")", ";", "}", "else", "{", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";"], "File": "PPCFastISel (2)", "Func": "PPCEmitLoad", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7, "Length": 304, "Cover_Rate": 0.358913813459268, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint64x1_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vreinterpret_u64_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "!", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ")", "return", "false", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "CSKYAsmBackend", "Func": "mayNeedRelaxation", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9, "Length": 50, "Cover_Rate": 0.49504950495049505, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vaddq_n_u16", "(", "uint16x8_t", "__a", ",", "uint16_t", "__b", ")", "{"], "ground_truth": ["return", "__builtin_mve_vaddq_n_uv8hi", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "mve___arm_vaddq_n_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["insertNamedMCOperand", "(", "MI", ",", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", "::", "op_sel", ")", ";"], "File": "AMDGPUDisassembler14", "Func": "convertVINTERPInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11, "Length": 51, "Cover_Rate": 0.6455696202531646, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "s3", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "const9", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "s1", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "is32Bit", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "is32Bit", ")", "return", "MCDisassembler", "::", "Fail", ";", "DecodeStatus", "status", "=", "DecodeOperandRegister", "(", "Inst", ",", "d", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")", "return", "status", ";", "status", "=", "DecodeOperandRegister", "(", "Inst", ",", "s3", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")", "return", "status", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "const9", ")", ")", ";"], "File": "TriCoreDisassembler (2)", "Func": "DecodeRCRInstruction", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12, "Length": 119, "Cover_Rate": 0.6574585635359116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>TargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "EVT", "VT", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "unsigned", "Reg", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "<STR_LIT>", ")", ";", "if", "(", "Reg", "==", "<STR_LIT>", ")", "{", "report_fatal_error", "(", "Twine", "(", "<STR_LIT>", "+", "StringRef", "(", "RegName", ")", "+", "<STR_LIT>", ")", ")", ";", "}", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "==", "<ISA_LIT>Subtarget", "::", "SOUTHERN_ISLANDS", "&&", "Subtarget", "->", "getRegisterInfo", "(", ")", "->", "regsOverlap", "(", "Reg", ",", "<STR_LIT>", ")", ")", "{", "report_fatal_error", "(", "Twine", "(", "<STR_LIT>", "+", "StringRef", "(", "RegName", ")", "+", "<STR_LIT>", ")", ")", ";", "}", "switch", "(", "Reg", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "Reg", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "Reg", ";"], "ground_truth": ["break", ";"], "File": "SIISelLowering101", "Func": "getRegisterByName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13, "Length": 205, "Cover_Rate": 0.779467680608365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["return", "MF", ".", "getFrameInfo", "(", ")", ".", "hasVarSizedObjects", "(", ")", ";"], "File": "MINA32FrameLowering", "Func": "hasFP", "Target": "MINA32", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SrcIdx", "==", "SM_SentinelZero", ")", "return", "VT", ".", "isFloatingPoint", "(", ")", "?", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ":", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ";", "SDValue", "SrcOp", "=", "Ops", "[", "SrcIdx", "/", "Mask", ".", "size", "(", ")", "]", ";", "SrcOp", "=", "DAG", ".", "getBitcast", "(", "SrcVT", ",", "SrcOp", ")", ";", "SrcIdx", "=", "SrcIdx", "%", "Mask", ".", "size", "(", ")", ";", "if", "(", "(", "SrcVT", "==", "<STR_LIT>", "||", "SrcVT", "==", "<STR_LIT>", ")", "&&", "(", "(", "SrcIdx", "==", "<NUM_LIT>", "&&", "Subtarget", ".", "hasSSE2", "(", ")", ")", "||", "Subtarget", ".", "hasSSE41", "(", ")", ")", ")", "{", "assert", "(", "SrcSVT", "==", "VT", "&&", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "SrcSVT", ",", "SrcOp", ",", "DAG", ".", "getIntPtrConstant", "(", "SrcIdx", ",", "dl", ")", ")", ";", "}", "if", "(", "(", "SrcVT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasSSE2", "(", ")", ")", "||", "(", "SrcVT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasSSE41", "(", ")", ")", ")", "{", "assert", "(", "VT", ".", "getSizeInBits", "(", ")", ">=", "SrcSVT", ".", "getSizeInBits", "(", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "OpCode", "=", "(", "SrcVT", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "SDValue", "ExtOp", "=", "DAG", ".", "getNode", "(", "OpCode", ",", "dl", ",", "<STR_LIT>", ",", "SrcOp", ",", "DAG", ".", "getIntPtrConstant", "(", "SrcIdx", ",", "dl", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getZExtOrTrunc", "(", "ExtOp", ",", "dl", ",", "VT", ")", ";"], "File": "X86ISelLowering166", "Func": "combineExtractWithShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15, "Length": 230, "Cover_Rate": 0.3225806451612903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "PerformSUBCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformMULCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformORCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformVMOVRRDCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformVDUPLANECombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformIntrinsicCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "PerformShiftCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "PerformExtendCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";"], "File": "ARMISelLowering54", "Func": "PerformDAGCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16, "Length": 114, "Cover_Rate": 0.5615763546798029, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setISALevelAndRevisionFromPredicates", "(", "P", ")", ";", "setGPRSizeFromPredicates", "(", "P", ")", ";", "setCPR1SizeFromPredicates", "(", "P", ")", ";", "setASESetFromPredicates", "(", "P", ")", ";"], "ground_truth": ["setFpAbiFromPredicates", "(", "P", ")", ";"], "File": "MipsABIFlagsSection", "Func": "setAllFromPredicates", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17, "Length": 25, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "Expand64BitShift", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "const", "<ISA_LIT>Subtarget", "*", "ST", ")", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "VT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "||", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["if", "(", "ST", "->", "isThumb1Only", "(", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering", "Func": "Expand64BitShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18, "Length": 121, "Cover_Rate": 0.4074074074074074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "WasmPEI", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineLoopInfo", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "StackProtector", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyPEI", "Func": "getAnalysisUsage", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19, "Length": 61, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>ScoreboardHazardRecognizer", "::", "EmitInstruction", "(", "SUnit", "*", "SU", ")", "{", "const", "MCInstrDesc", "*", "MCID", "=", "DAG", "->", "getInstrDesc", "(", "SU", ")", ";", "if", "(", "!", "MCID", ")", "return", ";", "ScoreboardHazardRecognizer", "::", "EmitInstruction", "(", "SU", ")", ";"], "ground_truth": ["}"], "File": "PPCHazardRecognizers26", "Func": "EmitInstruction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20, "Length": 37, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "computeRegisterProperties", "(", "STI", ".", "getRegisterInfo", "(", ")", ")", ";", "setStackPointerRegisterToSaveRestore", "(", "<STR_LIT>", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";"], "ground_truth": ["}"], "File": "Z80ISelLowering (3)", "Func": "Z80TargetLowering", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21, "Length": 53, "Cover_Rate": 0.53, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "VT", ".", "isVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "ElementBits", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "!", "getVShiftImm", "(", "Op", ",", "ElementBits", ",", "Cnt", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "isIntrinsic", ")", "Cnt", "=", "-", "Cnt", ";"], "File": "ARMISelLowering (2)", "Func": "isVShiftRImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 22, "Length": 48, "Cover_Rate": 0.5393258426966292, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "EVT", "getMemVTFromNode", "(", "LLVMContext", "&", "Ctx", ",", "SDNode", "*", "Root", ")", "{", "if", "(", "isa", "<", "MemSDNode", ">", "(", "Root", ")", ")", "return", "cast", "<", "MemSDNode", ">", "(", "Root", ")", "->", "getMemoryVT", "(", ")", ";", "const", "unsigned", "Opcode", "=", "Root", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "!=", "<STR_LIT>", ")", "return", "EVT", "(", ")", ";", "const", "unsigned", "IntNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "Root", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "IntNo", "!=", "<STR_LIT>", ")", "return", "EVT", "(", ")", ";", "return", "getPackedVectorTypeFromPredicateType", "(", "Ctx", ",", "Root", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelDAGToDAG50", "Func": "getMemVTFromNode", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 23, "Length": 108, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_u32_p64", "(", "poly64x1_t", "__a", ")", "{", "return", "(", "uint32x2_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vreinterpret_u32_p64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 24, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_reduc_smax_scal_v8qi", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vmaxv_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 25, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "Function", "&", "F", ":", "M", ")", "for", "(", "auto", "&", "BB", ":", "F", ")", "for", "(", "auto", "&", "I", ":", "BB", ")", "{", "if", "(", "ToBeDeleted", ")", "{", "ToBeDeleted", "->", "eraseFromParent", "(", ")", ";", "ToBeDeleted", "=", "nullptr", ";", "}", "auto", "*", "Call", "=", "dyn_cast", "<", "CallInst", ">", "(", "&", "I", ")", ";", "if", "(", "!", "Call", ")", "continue", ";", "auto", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "Call", "->", "getCalledOperand", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "GV", ")", "continue", ";"], "File": "BPFCheckAndAdjustIR", "Func": "removePassThroughBuiltin", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 26, "Length": 84, "Cover_Rate": 0.5526315789473685, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IsThumb", "=", "false", ";", "return", ";", "case", "MCAF_Code64", ":", "return", ";", "case", "MCAF_SubsectionsViaSymbols", ":", "return", ";", "}"], "ground_truth": ["}"], "File": "ARMELFStreamer1", "Func": "EmitAssemblerFlag", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 27, "Length": 18, "Cover_Rate": 0.32727272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "size", "==", "<NUM_LIT>", "&&", "aligned_p", "&&", "GET_CODE", "(", "x", ")", "==", "CONST_INT", "&&", "INTVAL", "(", "x", ")", "<", "INT_MIN", ")", "{", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "HOST_WIDE_INT_PRINT_HEX", "<STR_LIT>", ",", "INTVAL", "(", "x", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "s390", "Func": "s390_assemble_integer", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 28, "Length": 40, "Cover_Rate": 0.5970149253731343, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Unsafe", "=", "DAG", ".", "getTarget", "(", ")", ".", "Options", ".", "UnsafeFPMath", ";", "if", "(", "const", "ConstantFPSDNode", "*", "CLHS", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "LHS", ")", ")", "{", "if", "(", "(", "Unsafe", "||", "(", "VT", "==", "<STR_LIT>", "&&", "!", "Subtarget", "->", "hasFP32Denormals", "(", ")", ")", ")", ")", "{", "if", "(", "CLHS", "->", "isExactlyValue", "(", "<NUM_LIT>", ")", ")", "{"], "ground_truth": ["if", "(", "RHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VT", ",", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "SIISelLowering121", "Func": "lowerFastUnsafeFDIV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 29, "Length": 88, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SDValue", "Broadcast", "=", "lowerVectorShuffleAsBroadcast", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Broadcast", ";", "if", "(", "SDValue", "Blend", "=", "lowerVectorShuffleAsBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleWithPACK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "if", "(", "SDValue", "Shift", "=", "lowerVectorShuffleAsShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "SDValue", "Rotate", "=", "lowerVectorShuffleAsByteRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";"], "ground_truth": ["if", "(", "SDValue", "V", "=", "lowerShuffleAsRepeatedMaskAndLanePermute", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";"], "File": "X86ISelLowering", "Func": "lowerV16I16VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 30, "Length": 177, "Cover_Rate": 0.35470941883767537, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>CA53Erratum843419Stub", "::", "<ISA_LIT>CA53Erratum843419Stub", "(", "const", "uint32_t", "*", "pData", ",", "size_t", "pSize", ",", "const", "char", "*", "pName", ",", "const_fixup_iterator", "pBegin", ",", "const_fixup_iterator", "pEnd", ")", ":", "<ISA_LIT>CA53ErratumStub", "(", "pData", ",", "pSize", ",", "pName", ",", "pBegin", ",", "pEnd", ")", "{"], "ground_truth": ["}"], "File": "AArch64CA53Erratum843419Stub", "Func": "AArch64CA53Erratum843419Stub", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 31, "Length": 38, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Disassembler", "(", "const", "MCSubtargetInfo", "&", "STI", ",", "MCContext", "&", "Ctx", ")", ":", "MCDisassembler", "(", "STI", ",", "Ctx", ")", "{"], "ground_truth": ["}"], "File": "MMIXDisassembler", "Func": "MMIXDisassembler", "Target": "MMIX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 32, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_mov_epi16", "(", "__mmask8", "__U", ",", "__m128i", "__A", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_movdquhi128_mask", "(", "(", "__v8hi", ")", "__A", ",", "(", "__v8hi", ")", "_mm_setzero_hi", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin4", "Func": "_mm_maskz_mov_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 33, "Length": 47, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "Type", "::", "DoubleTyID", ":", "return", "<STR_LIT>", ";", "case", "Type", "::", "VectorTyID", ":", "{", "auto", "VecTy", "=", "cast", "<", "VectorType", ">", "(", "Ty", ")", ";", "auto", "ElTy", "=", "VecTy", "->", "getElementType", "(", ")", ";", "auto", "NumElements", "=", "VecTy", "->", "getVectorNumElements", "(", ")", ";", "return", "(", "Twine", "(", "getTypeName", "(", "ElTy", ",", "Signed", ")", ")", "+", "Twine", "(", "NumElements", ")", ")", ".", "str", "(", ")", ";", "}", "default", ":"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "AMDGPUCodeObjectMetadataStreamer", "Func": "getTypeName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34, "Length": 71, "Cover_Rate": 0.3497536945812808, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Size", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "Align", "=", "CPs", "[", "i", "]", ".", "getAlignment", "(", ")", ";", "assert", "(", "isPowerOf2_32", "(", "Align", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "Size", "%", "Align", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "LogAlign", "=", "Log2_32", "(", "Align", ")", ";", "MachineBasicBlock", "::", "iterator", "InsAt", "=", "InsPoint", "[", "LogAlign", "]", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "*", "BB", ",", "InsAt", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "i", ")", ".", "addConstantPoolIndex", "(", "i", ")", ".", "addImm", "(", "Size", ")", ";", "CPEMIs", ".", "push_back", "(", "CPEMI", ")", ";", "for", "(", "unsigned", "a", "=", "LogAlign", "+", "<NUM_LIT>", ";", "a", "<=", "MaxAlign", ";", "++", "a", ")", "if", "(", "InsPoint", "[", "a", "]", "==", "InsAt", ")", "InsPoint", "[", "a", "]", "=", "CPEMI", ";"], "ground_truth": ["std", "::", "vector", "<", "CPEntry", ">", "CPEs", ";"], "File": "ARMConstantIslandPass26", "Func": "doInitialPlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35, "Length": 147, "Cover_Rate": 0.4049586776859504, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<STR_LIT>", "(", "DstMO", ".", "getReg", "(", ")", ")", "<", "<NUM_LIT>", "&&", "<STR_LIT>", "(", "LHSMO", ".", "getReg", "(", ")", ")", "<", "<NUM_LIT>", "&&", "<STR_LIT>", "(", "RHSMO", ".", "getReg", "(", ")", ")", "<", "<NUM_LIT>", "&&", "<STR_LIT>", "(", "AccMO", ".", "getReg", "(", ")", ")", "<", "<NUM_LIT>", "&&", "DstMO", ".", "getReg", "(", ")", "==", "AccMO", ".", "getReg", "(", ")", ")", "{", "MachineOperand", "Lhs", "(", "LHSMO", ")", ";", "MachineOperand", "Rhs", "(", "RHSMO", ")", ";", "MachineOperand", "Src", "(", "AccMO", ")", ";"], "ground_truth": ["MI", ".", "RemoveOperand", "(", "<NUM_LIT>", ")", ";"], "File": "SystemZShortenInst25", "Func": "shortenFusedFPOp", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36, "Length": 84, "Cover_Rate": 0.39069767441860465, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "getContinueNzeroOpcode", "(", "int", "oldOpcode", ")", "{", "switch", "(", "oldOpcode", ")", "{", "case", "AMDGPU", "::", "JUMP", ":", "return", "AMDGPU", "::", "CONTINUE_LOGICALNZ_i32", ";", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "}", ";", "return", "-", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer16", "Func": "getContinueNzeroOpcode", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37, "Length": 39, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SUnit", "*", "SU", "=", "&", "DAG", "->", "SUnits", "[", "i", "]", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "SUColors", ";", "if", "(", "CurrentColoring", "[", "SU", "->", "NodeNum", "]", ")", "continue", ";", "SUColors", ".", "first", "=", "CurrentTopDownReservedDependencyColoring", "[", "SU", "->", "NodeNum", "]", ";", "SUColors", ".", "second", "=", "CurrentBottomUpReservedDependencyColoring", "[", "SU", "->", "NodeNum", "]", ";", "std", "::", "map", "<", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", ",", "unsigned", ">", "::", "iterator", "Pos", "=", "ColorCombinations", ".", "find", "(", "SUColors", ")", ";", "if", "(", "Pos", "!=", "ColorCombinations", ".", "end", "(", ")", ")", "{", "CurrentColoring", "[", "SU", "->", "NodeNum", "]", "=", "Pos", "->", "second", ";", "}", "else", "{", "CurrentColoring", "[", "SU", "->", "NodeNum", "]", "=", "NextNonReservedID", ";", "ColorCombinations", "[", "SUColors", "]", "=", "NextNonReservedID", "++", ";", "}"], "ground_truth": ["}"], "File": "SIMachineScheduler", "Func": "colorAccordingToReservedDependencies", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38, "Length": 125, "Cover_Rate": 0.6944444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "breakPartialRegDependency", "(", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "OpNum", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ";", "if", "(", "MI", "->", "killsRegister", "(", "Reg", ",", "TRI", ")", ")", "return", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{", "unsigned", "Opc", "=", "Subtarget", ".", "hasAVX", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Undef", ")", ";", "MI", "->", "addRegisterKilled", "(", "Reg", ",", "TRI", ",", "true", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{", "unsigned", "XReg", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ",", "XReg", ")", ".", "addReg", "(", "XReg", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "XReg", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "MI", "->", "addRegisterKilled", "(", "Reg", ",", "TRI", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "X86InstrInfo (2)5", "Func": "breakPartialRegDependency", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39, "Length": 209, "Cover_Rate": 0.9288888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCCodeEmitter", "::", "emitBitsWithParity", "(", "raw_ostream", "&", "OS", ",", "uint16_t", "Bits", ")", "{"], "ground_truth": ["uint16_t", "Encoding", "=", "getEncodingWithParity", "(", "Bits", ")", ";"], "File": "AGCMCCodeEmitter", "Func": "emitBitsWithParity", "Target": "AGC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 40, "Length": 21, "Cover_Rate": 0.525, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "frv_expand_builtin_va_start", "(", "tree", "valist", ",", "rtx", "nextarg", ")", "{", "tree", "t", ";", "int", "num", "=", "cfun", "->", "args_info", "-", "FIRST_ARG_REGNUM", "-", "FRV_NUM_ARG_REGS", ";", "nextarg", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "virtual_incoming_args_rtx", ",", "GEN_INT", "(", "UNITS_PER_WORD", "*", "num", ")", ")", ";", "if", "(", "TARGET_DEBUG_ARG", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "cfun", "->", "args_info", ",", "num", ")", ";", "debug_rtx", "(", "nextarg", ")", ";", "}", "t", "=", "build", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "valist", ")", ",", "valist", ",", "make_tree", "(", "ptr_type_node", ",", "nextarg", ")", ")", ";", "TREE_SIDE_EFFECTS", "(", "t", ")", "=", "<NUM_LIT>", ";", "expand_expr", "(", "t", ",", "const0_rtx", ",", "VOIDmode", ",", "EXPAND_NORMAL", ")", ";"], "ground_truth": ["}"], "File": "frv2", "Func": "frv_expand_builtin_va_start", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 41, "Length": 104, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_u16_p8", "(", "poly8x8_t", "__a", ")", "{", "return", "(", "uint16x4_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vreinterpret_u16_p8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 42, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSymbol", "*", "GVSym", "=", "getSymbol", "(", "GV", ")", ";", "const", "Constant", "*", "C", "=", "GV", "->", "getInitializer", "(", ")", ";", "unsigned", "Align", "=", "(", "unsigned", ")", "DL", ".", "getPreferredTypeAlignmentShift", "(", "C", "->", "getType", "(", ")", ")", ";", "getTargetStreamer", "(", ")", ".", "emitCCTopData", "(", "GVSym", "->", "getName", "(", ")", ")", ";", "switch", "(", "GV", "->", "getLinkage", "(", ")", ")", "{", "case", "GlobalValue", "::", "AppendingLinkage", ":", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "case", "GlobalValue", "::", "LinkOnceAnyLinkage", ":", "case", "GlobalValue", "::", "LinkOnceODRLinkage", ":", "case", "GlobalValue", "::", "WeakAnyLinkage", ":", "case", "GlobalValue", "::", "WeakODRLinkage", ":", "case", "GlobalValue", "::", "ExternalLinkage", ":", "case", "GlobalValue", "::", "CommonLinkage", ":", "emitArrayBound", "(", "GVSym", ",", "GV", ")", ";", "OutStreamer", "->", "EmitSymbolAttribute", "(", "GVSym", ",", "MCSA_Global", ")", ";", "if", "(", "GV", "->", "hasWeakLinkage", "(", ")", "||", "GV", "->", "hasLinkOnceLinkage", "(", ")", "||", "GV", "->", "hasCommonLinkage", "(", ")", ")", "OutStreamer", "->", "EmitSymbolAttribute", "(", "GVSym", ",", "MCSA_Weak", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "GlobalValue", "::", "InternalLinkage", ":", "case", "GlobalValue", "::", "PrivateLinkage", ":", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "EmitAlignment", "(", "Align", ">", "<NUM_LIT>", "?", "Align", ":", "<NUM_LIT>", ",", "GV", ")", ";", "if", "(", "GV", "->", "isThreadLocal", "(", ")", ")", "{", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "}", "unsigned", "Size", "=", "DL", ".", "getTypeAllocSize", "(", "C", "->", "getType", "(", ")", ")", ";", "if", "(", "MAI", "->", "hasDotTypeDotSizeDirective", "(", ")", ")", "{", "OutStreamer", "->", "EmitSymbolAttribute", "(", "GVSym", ",", "MCSA_ELF_TypeObject", ")", ";", "OutStreamer", "->", "emitELFSize", "(", "cast", "<", "MCSymbolELF", ">", "(", "GVSym", ")", ",", "MCConstantExpr", "::", "create", "(", "Size", ",", "OutContext", ")", ")", ";", "}", "OutStreamer", "->", "EmitLabel", "(", "GVSym", ")", ";", "EmitGlobalConstant", "(", "DL", ",", "C", ")", ";"], "ground_truth": ["if", "(", "Size", "<", "<NUM_LIT>", ")", "OutStreamer", "->", "EmitZeros", "(", "<NUM_LIT>", "-", "Size", ")", ";"], "File": "XCoreAsmPrinter49", "Func": "EmitGlobalVariable", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 43, "Length": 278, "Cover_Rate": 0.8011527377521613, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initialize<ISA_LIT>FoldOperandsPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIFoldOperands", "Func": "SIFoldOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44, "Length": 11, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addAlignedMemory16Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["addAlignedMemoryOperands", "(", "Inst", ",", "N", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addAlignedMemory16Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "ABI_AIX", ":", "ret", "=", "(", "TARGET_32BIT", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "break", ";", "case", "ABI_ELFv2", ":", "gcc_assert", "(", "!", "TARGET_32BIT", ")", ";"], "ground_truth": ["ret", "=", "<NUM_LIT>", ";"], "File": "rs6000", "Func": "rs6000_trampoline_size", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 46, "Length": 28, "Cover_Rate": 0.37333333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "c", "=", "(", "__v4sf", ")", "vec_cmpeq", "(", "a", ",", "b", ")", ";", "c", "=", "vec_nor", "(", "c", ",", "c", ")", ";"], "ground_truth": ["return", "(", "(", "__m128", ")", "vec_sel", "(", "(", "__v4sf", ")", "__A", ",", "c", ",", "mask", ")", ")", ";"], "File": "xmmintrin", "Func": "_mm_cmpneq_ss", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 47, "Length": 39, "Cover_Rate": 0.35454545454545455, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initialize<ISA_LIT>GenPredicatePass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "HexagonGenPredicate1", "Func": "HexagonGenPredicate", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 48, "Length": 11, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "unsigned", "Regs01", "[", "]", "=", "{", "LC0", ",", "SA0", ",", "LC1", ",", "SA1", "}", ";", "static", "const", "unsigned", "Regs1", "[", "]", "=", "{", "LC1", ",", "SA1", "}", ";", "auto", "CheckRegs", "=", "IsInnerHWLoop", "?", "makeArrayRef", "(", "Regs01", ",", "array_lengthof", "(", "Regs01", ")", ")", ":", "makeArrayRef", "(", "Regs1", ",", "array_lengthof", "(", "Regs1", ")", ")", ";", "for", "(", "unsigned", "R", ":", "CheckRegs", ")", "if", "(", "MI", "->", "modifiesRegister", "(", "R", ",", "TRI", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "HexagonHardwareLoops1", "Func": "isInvalidLoopOperation", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 49, "Length": 79, "Cover_Rate": 0.6528925619834711, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vrev64q_x_u16", "(", "uint16x8_t", "__a", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vrev64q_m_uv8hi", "(", "__arm_vuninitializedq_u16", "(", ")", ",", "__a", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vrev64q_x_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 50, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "VEX_LOB_0F", ":", "insn", "->", "opcodeType", "=", "TWOBYTE", ";", "return", "consumeByte", "(", "insn", ",", "&", "insn", "->", "opcode", ")", ";", "case", "VEX_LOB_0F38", ":", "insn", "->", "opcodeType", "=", "THREEBYTE_38", ";", "return", "consumeByte", "(", "insn", ",", "&", "insn", "->", "opcode", ")", ";", "case", "VEX_LOB_0F3A", ":", "insn", "->", "opcodeType", "=", "THREEBYTE_3A", ";", "return", "consumeByte", "(", "insn", ",", "&", "insn", "->", "opcode", ")", ";", "}", "}", "else", "if", "(", "insn", "->", "vectorExtensionType", "==", "TYPE_VEX_2B", ")", "{", "insn", "->", "opcodeType", "=", "TWOBYTE", ";", "return", "consumeByte", "(", "insn", ",", "&", "insn", "->", "opcode", ")", ";", "}", "else", "if", "(", "insn", "->", "vectorExtensionType", "==", "TYPE_XOP", ")", "{", "switch", "(", "mmmmmFromXOP2of3", "(", "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ")", ")", "{", "default", ":", "dbgprintf", "(", "insn", ",", "<STR_LIT>", ",", "mmmmmFromVEX2of3", "(", "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ")", ")", ";", "return", "-", "<NUM_LIT>", ";", "case", "XOP_MAP_SELECT_8", ":", "insn", "->", "opcodeType", "=", "XOP8_MAP", ";", "return", "consumeByte", "(", "insn", ",", "&", "insn", "->", "opcode", ")", ";", "case", "XOP_MAP_SELECT_9", ":", "insn", "->", "opcodeType", "=", "XOP9_MAP", ";", "return", "consumeByte", "(", "insn", ",", "&", "insn", "->", "opcode", ")", ";"], "ground_truth": ["case", "XOP_MAP_SELECT_A", ":"], "File": "X86DisassemblerDecoder10", "Func": "readOpcode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 51, "Length": 179, "Cover_Rate": 0.3422562141491396, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "CachePolicy", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo15", "Func": "extractSWZ", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52, "Length": 10, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint8_t", "<STR_LIT>", "(", ")", "{"], "ground_truth": ["if", "(", "FpABI", "==", "FpABIKind", "::", "XX", ")", "return", "(", "uint8_t", ")", "<STR_LIT>", ";"], "File": "MipsABIFlagsSection (2)", "Func": "getCPR1SizeValue", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 53, "Length": 19, "Cover_Rate": 0.6333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "pa_cpu", ")", "{", "case", "PROCESSOR_700", ":", "return", "<NUM_LIT>", ";", "case", "PROCESSOR_7100", ":", "return", "<NUM_LIT>", ";", "case", "PROCESSOR_7100LC", ":", "return", "<NUM_LIT>", ";", "case", "PROCESSOR_7200", ":", "return", "<NUM_LIT>", ";", "case", "PROCESSOR_7300", ":", "return", "<NUM_LIT>", ";"], "ground_truth": ["case", "PROCESSOR_8000", ":", "return", "<NUM_LIT>", ";"], "File": "pa", "Func": "pa_issue_rate", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 54, "Length": 41, "Cover_Rate": 0.7321428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "SDValue", "cpIn", "=", "DAG", ".", "getCopyToReg", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DL", ",", "Reg", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "SDValue", "(", ")", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "cpIn", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getTargetConstant", "(", "size", ",", "DL", ",", "<STR_LIT>", ")", ",", "cpIn", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "MachineMemOperand", "*", "MMO", "=", "cast", "<", "AtomicSDNode", ">", "(", "Op", ")", "->", "getMemOperand", "(", ")", ";"], "ground_truth": ["SDValue", "Result", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "DL", ",", "Tys", ",", "Ops", ",", "T", ",", "MMO", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "LowerCMP_SWAP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 55, "Length": 125, "Cover_Rate": 0.3342245989304813, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emitIfBreak", "(", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "emitLoop", "(", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "SplitBB", "=", "emitEndCf", "(", "MI", ")", ";", "break", ";", "default", ":", "assert", "(", "false", "&&", "<STR_LIT>", ")", ";", "break", ";", "}", "MachineBasicBlock", "::", "iterator", "Next", ";", "for", "(", "I", "=", "Prev", "?", "Prev", "->", "getIterator", "(", ")", ":", "MBB", ".", "begin", "(", ")", ";", "I", "!=", "MBB", ".", "end", "(", ")", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MaskMI", "=", "*", "I", ";", "switch", "(", "MaskMI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "combineMasks", "(", "MaskMI", ")", ";", "break", ";", "default", ":"], "ground_truth": ["I", "=", "MBB", ".", "end", "(", ")", ";"], "File": "SILowerControlFlow1", "Func": "process", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56, "Length": 148, "Cover_Rate": 0.5401459854014599, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildDAG", "(", "const", "Region", "&", "R", ",", "GCNIterativeScheduler", "&", "_Sch", ")", ":", "Sch", "(", "_Sch", ")", "{", "auto", "BB", "=", "R", ".", "Begin", "->", "getParent", "(", ")", ";", "Sch", ".", "BaseClass", "::", "startBlock", "(", "BB", ")", ";"], "ground_truth": ["Sch", ".", "BaseClass", "::", "enterRegion", "(", "BB", ",", "R", ".", "Begin", ",", "R", ".", "End", ",", "R", ".", "NumRegionInstrs", ")", ";"], "File": "GCNIterativeScheduler (2)", "Func": "BuildDAG", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57, "Length": 58, "Cover_Rate": 0.5686274509803921, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>FunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "FramePointerSaveIndex", "(", "<NUM_LIT>", ")", ",", "ReturnAddrSaveIndex", "(", "<NUM_LIT>", ")", ",", "BasePointerSaveIndex", "(", "<NUM_LIT>", ")", ",", "HasSpills", "(", "false", ")", ",", "HasNonRISpills", "(", "false", ")", ",", "SpillsCR", "(", "false", ")", ",", "SpillsVRSAVE", "(", "false", ")", ",", "LRStoreRequired", "(", "false", ")", ",", "MinReservedArea", "(", "<NUM_LIT>", ")", ",", "TailCallSPDelta", "(", "<NUM_LIT>", ")", ",", "HasFastCall", "(", "false", ")", ",", "VarArgsFrameIndex", "(", "<NUM_LIT>", ")", ",", "VarArgsStackOffset", "(", "<NUM_LIT>", ")", ",", "VarArgsNumGPR", "(", "<NUM_LIT>", ")", ",", "VarArgsNumFPR", "(", "<NUM_LIT>", ")", ",", "CRSpillFrameIndex", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "PPCMachineFunctionInfo2", "Func": "PPCFunctionInfo", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 58, "Length": 89, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EmitMoveRegReg", "(", "false", ",", "Reg32", ",", "Reg32", ",", "Out", ")", ";"], "ground_truth": ["}"], "File": "X86MCNaCl", "Func": "EmitRegTruncate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 59, "Length": 12, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Subtarget", "->", "inMicro<ISA_LIT>Mode", "(", ")", "||", "!", "Subtarget", "->", "has<ISA_LIT>32r2", "(", ")", "||", "Subtarget", "->", "has<ISA_LIT>32r6", "(", ")", ")", "return", "false", ";", "<ISA_LIT>II", "=", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "Subtarget", "->", "getInstrInfo", "(", ")", ")", ";", "bool", "Modified", "=", "false", ";"], "ground_truth": ["MachineFunction", "::", "iterator", "I", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";"], "File": "MicroMipsSizeReduction", "Func": "runOnMachineFunction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 60, "Length": 65, "Cover_Rate": 0.5701754385964912, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{"], "ground_truth": ["if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "File": "OR1KInstrInfo", "Func": "copyPhysReg", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61, "Length": 70, "Cover_Rate": 0.8641975308641975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Code32Directive", "=", "<STR_LIT>", ";", "Data16bitsDirective", "=", "<STR_LIT>", ";", "Data32bitsDirective", "=", "<STR_LIT>", ";", "Data64bitsDirective", "=", "<STR_LIT>", ";", "UseDataRegionDirectives", "=", "false", ";", "WeakRefDirective", "=", "<STR_LIT>", ";", "HasLEB128", "=", "true", ";", "SupportsDebugInformation", "=", "true", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "DwarfCFI", ";", "UseIntegratedAssembler", "=", "true", ";"], "ground_truth": ["HasIdentDirective", "=", "true", ";"], "File": "AArch64MCAsmInfo", "Func": "AArch64MCAsmInfoELF", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62, "Length": 46, "Cover_Rate": 0.40707964601769914, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>ExpandCondsets", "::", "splitInBlock", "(", "MachineBasicBlock", "&", "B", ",", "std", "::", "set", "<", "unsigned", ">", "&", "UpdRegs", ")", "{", "bool", "Changed", "=", "false", ";", "MachineBasicBlock", "::", "iterator", "I", ",", "E", ",", "NextI", ";", "for", "(", "I", "=", "B", ".", "begin", "(", ")", ",", "E", "=", "B", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "I", "=", "NextI", ")", "{", "NextI", "=", "std", "::", "next", "(", "I", ")", ";", "if", "(", "isCondset", "(", "*", "I", ")", ")", "Changed", "|=", "split", "(", "*", "I", ",", "UpdRegs", ")", ";", "}"], "ground_truth": ["return", "Changed", ";"], "File": "HexagonExpandCondsets26", "Func": "splitInBlock", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 63, "Length": 91, "Cover_Rate": 0.9891304347826086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "CPU", ",", "FS", ")", ",", "InstrInfo", "(", ")", ",", "FrameLowering", "(", "*", "this", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", ",", "TSInfo", "(", ")", "{"], "ground_truth": ["}"], "File": "XCoreSubtarget", "Func": "XCoreSubtarget", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 64, "Length": 63, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "EmitTailCallStoreRetAddr", "(", "SelectionDAG", "&", "DAG", ",", "MachineFunction", "&", "MF", ",", "SDValue", "Chain", ",", "SDValue", "RetAddrFrIdx", ",", "EVT", "PtrVT", ",", "unsigned", "SlotSize", ",", "int", "FPDiff", ",", "const", "SDLoc", "&", "dl", ")", "{"], "ground_truth": ["if", "(", "!", "FPDiff", ")", "return", "Chain", ";"], "File": "X86ISelLowering137", "Func": "EmitTailCallStoreRetAddr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65, "Length": 41, "Cover_Rate": 0.37962962962962965, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "countop", ")", "==", "CONST_INT", ")", "{", "int", "count", "=", "INTVAL", "(", "countop", ")", ";", "if", "(", "count", ">", "signpos", ")", "{", "int", "offset", "=", "(", "count", "&", "~", "signpos", ")", "/", "<NUM_LIT>", ";", "count", "=", "count", "&", "signpos", ";", "ops", "[", "<NUM_LIT>", "]", "=", "dataop", "=", "adjust_address", "(", "dataop", ",", "QImode", ",", "offset", ")", ";", "}", "if", "(", "code", "==", "EQ", "||", "code", "==", "NE", ")", "{", "if", "(", "count", "==", "<NUM_LIT>", ")", "{", "output_asm_insn", "(", "<STR_LIT>", ",", "ops", ")", ";", "return", "code", "==", "EQ", "?", "PLUS", ":", "MINUS", ";", "}"], "ground_truth": ["if", "(", "count", "==", "<NUM_LIT>", ")", "{"], "File": "m68k1", "Func": "m68k_output_btst", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 66, "Length": 102, "Cover_Rate": 0.3493150684931507, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SparcISelDAGToDAG (2)1", "Func": "getPassName", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "]", ",", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", ";", "break", ";", "case", "SYMBOL_REF", ":", "output_addr_const", "(", "file", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "]", ")", ";", "break", ";", "case", "CONST", ":", "{", "rtx", "plus", "=", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "plus", ",", "<NUM_LIT>", ")", ")", "==", "SYMBOL_REF", "&&", "CONST_INT_P", "(", "XEXP", "(", "plus", ",", "<NUM_LIT>", ")", ")", ")", "{", "output_addr_const", "(", "file", ",", "XEXP", "(", "plus", ",", "<NUM_LIT>", ")", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "INTVAL", "(", "XEXP", "(", "plus", ",", "<NUM_LIT>", ")", ")", ",", "reg_names", "[", "REGNO", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "]", ")", ";", "}", "else", "abort", "(", ")", ";", "}", "break", ";", "default", ":", "abort", "(", ")", ";"], "ground_truth": ["}"], "File": "ft32", "Func": "ft32_print_operand_address", "Target": "ft32", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 68, "Length": 171, "Cover_Rate": 0.7008196721311475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MI", "->", "getOperand", "(", "TII", "->", "getOperandIdx", "(", "MI", "->", "getOpcode", "(", ")", ",", "<STR_LIT>", "::", "Enabled", ")", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["}"], "File": "R600ClauseMergePass15", "Func": "isCFAluEnabled", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 69, "Length": 26, "Cover_Rate": 0.5416666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MachineBasicBlock", "::", "iterator", "findIncDecAfter", "(", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "Register", "Reg", ",", "<STR_LIT>", "Pred", ",", "Register", "PredReg", ",", "int", "&", "Offset", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "{", "Offset", "=", "<NUM_LIT>", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MBBI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "EndMBBI", "=", "MBB", ".", "end", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "NextMBBI", "=", "std", "::", "next", "(", "MBBI", ")", ";", "while", "(", "NextMBBI", "!=", "EndMBBI", ")", "{", "while", "(", "NextMBBI", "!=", "EndMBBI", "&&", "NextMBBI", "->", "isDebugInstr", "(", ")", ")", "++", "NextMBBI", ";", "if", "(", "NextMBBI", "==", "EndMBBI", ")", "return", "EndMBBI", ";", "unsigned", "Off", "=", "isIncrementOrDecrement", "(", "*", "NextMBBI", ",", "Reg", ",", "Pred", ",", "PredReg", ")", ";", "if", "(", "Off", ")", "{", "Offset", "=", "Off", ";", "return", "NextMBBI", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer19", "Func": "findIncDecAfter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70, "Length": 127, "Cover_Rate": 0.7650602409638554, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "type", "==", "long_long_unsigned_type_node", "||", "type", "==", "long_long_integer_type_node", ")", "error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "else", "if", "(", "type", "==", "double_type_node", ")", "error", "(", "<STR_LIT>", ")", ";", "}", "switch", "(", "altivec_type", ")", "{", "case", "'v'", ":", "unsigned_p", "=", "TYPE_UNSIGNED", "(", "type", ")", ";", "switch", "(", "mode", ")", "{", "case", "TImode", ":", "result", "=", "(", "unsigned_p", "?", "unsigned_V1TI_type_node", ":", "V1TI_type_node", ")", ";", "break", ";", "case", "DImode", ":", "result", "=", "(", "unsigned_p", "?", "unsigned_V2DI_type_node", ":", "V2DI_type_node", ")", ";", "break", ";", "case", "SImode", ":", "result", "=", "(", "unsigned_p", "?", "unsigned_V4SI_type_node", ":", "V4SI_type_node", ")", ";", "break", ";", "case", "HImode", ":", "result", "=", "(", "unsigned_p", "?", "unsigned_V8HI_type_node", ":", "V8HI_type_node", ")", ";", "break", ";", "case", "QImode", ":", "result", "=", "(", "unsigned_p", "?", "unsigned_V16QI_type_node", ":", "V16QI_type_node", ")", ";", "break", ";", "case", "SFmode", ":", "result", "=", "V4SF_type_node", ";", "break", ";", "case", "DFmode", ":", "result", "=", "V2DF_type_node", ";", "break", ";", "case", "V4SImode", ":", "case", "V8HImode", ":", "case", "V16QImode", ":", "case", "V4SFmode", ":", "case", "V2DImode", ":", "case", "V2DFmode", ":", "result", "=", "type", ";", "default", ":", "break", ";", "}", "break", ";", "case", "'b'", ":", "switch", "(", "mode", ")", "{", "case", "DImode", ":", "case", "V2DImode", ":", "result", "=", "bool_V2DI_type_node", ";", "break", ";", "case", "SImode", ":", "case", "V4SImode", ":", "result", "=", "bool_V4SI_type_node", ";", "break", ";"], "ground_truth": ["case", "HImode", ":", "case", "V8HImode", ":", "result", "=", "bool_V8HI_type_node", ";", "break", ";"], "File": "rs60004", "Func": "rs6000_handle_altivec_attribute", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 71, "Length": 217, "Cover_Rate": 0.4109848484848485, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__rv", ".", "__o", "=", "__builtin_neon_vld2_dupv4hi", "(", "(", "const", "__builtin_neon_hi", "*", ")", "__a", ")", ";"], "ground_truth": ["return", "__rv", ".", "__i", ";"], "File": "arm", "Func": "neon_vld2_dup_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 72, "Length": 19, "Cover_Rate": 0.48717948717948717, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "auto", "*", "LI", "=", "dyn_cast", "<", "LoadInst", ">", "(", "&", "I", ")", ")", "if", "(", "LI", "->", "isAtomic", "(", ")", ")", "return", "MachineMemOperand", "::", "MOVolatile", ";", "if", "(", "auto", "*", "AI", "=", "dyn_cast", "<", "AtomicRMWInst", ">", "(", "&", "I", ")", ")", "if", "(", "AI", "->", "isAtomic", "(", ")", ")", "return", "MachineMemOperand", "::", "MOVolatile", ";", "if", "(", "auto", "*", "AI", "=", "dyn_cast", "<", "AtomicCmpXchgInst", ">", "(", "&", "I", ")", ")", "if", "(", "AI", "->", "isAtomic", "(", ")", ")", "return", "MachineMemOperand", "::", "MOVolatile", ";", "return", "MachineMemOperand", "::", "MONone", ";"], "ground_truth": ["}"], "File": "SystemZISelLowering (2)2", "Func": "getTargetMMOFlags", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73, "Length": 90, "Cover_Rate": 0.6818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>SelectionDAGInfo", "::", "~", "<ISA_LIT>SelectionDAGInfo", "(", ")", "{"], "ground_truth": ["}"], "File": "Cpu0SelectionDAGInfo", "Func": "~Cpu0SelectionDAGInfo", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerVAARG", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "assert", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "Subtarget", "->", "isTargetLinux", "(", ")", "||", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Op", ".", "getNode", "(", ")", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", ";", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "SrcPtr", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "Value", "*", "SV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";", "unsigned", "Align", "=", "Op", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "EVT", "ArgVT", "=", "Op", ".", "getNode", "(", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "Type", "*", "ArgTy", "=", "ArgVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "uint32_t", "ArgSize", "=", "getTargetData", "(", ")", "->", "getTypeAllocSize", "(", "ArgTy", ")", ";", "uint8_t", "ArgMode", ";", "if", "(", "ArgVT", "==", "<STR_LIT>", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "ArgVT", ".", "isFloatingPoint", "(", ")", "&&", "ArgSize", "<=", "<NUM_LIT>", ")", "{", "ArgMode", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "ArgVT", ".", "isInteger", "(", ")", "&&", "ArgSize", "<=", "<NUM_LIT>", ")", "{", "ArgMode", "=", "<NUM_LIT>", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "ArgMode", "==", "<NUM_LIT>", ")", "{", "assert", "(", "!", "getTargetMachine", "(", ")", ".", "Options", ".", "UseSoftFloat", "&&", "!", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", "->", "getFnAttributes", "(", ")", ".", "hasNoImplicitFloatAttr", "(", ")", ")", "&&", "Subtarget", "->", "hasSSE1", "(", ")", ")", ";", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "InstOps", ";", "InstOps", ".", "push_back", "(", "Chain", ")", ";", "InstOps", ".", "push_back", "(", "SrcPtr", ")", ";", "InstOps", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "ArgSize", ",", "<STR_LIT>", ")", ")", ";", "InstOps", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "ArgMode", ",", "<STR_LIT>", ")", ")", ";", "InstOps", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "Align", ",", "<STR_LIT>", ")", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "getPointerTy", "(", ")", ",", "<STR_LIT>", ")", ";", "SDValue", "VAARG", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "&", "InstOps", "[", "<NUM_LIT>", "]", ",", "InstOps", ".", "size", "(", ")", ",", "<STR_LIT>", ",", "MachinePointerInfo", "(", "SV", ")", ",", "<NUM_LIT>", ",", "false", ",", "true", ",", "true", ")", ";"], "ground_truth": ["Chain", "=", "VAARG", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering117", "Func": "LowerVAARG", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75, "Length": 399, "Cover_Rate": 0.9068181818181819, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineRegisterInfo", "&", "RI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "unsigned", "MaxAlign", "=", "calculateMaxStackAlignment", "(", "FFI", ")", ";", "for", "(", "unsigned", "RegNum", "=", "TargetRegisterInfo", "::", "FirstVirtualRegister", ";", "RegNum", "<", "RI", ".", "getLastVirtReg", "(", ")", ";", "++", "RegNum", ")", "MaxAlign", "=", "std", "::", "max", "(", "MaxAlign", ",", "RI", ".", "getRegClass", "(", "RegNum", ")", "->", "getAlignment", "(", ")", ")", ";", "FFI", "->", "setMaxAlignment", "(", "MaxAlign", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "X86RegisterInfo33", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76, "Length": 68, "Cover_Rate": 0.7727272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128d", ")", "__builtin_ia32_compressdf128_mask", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "_mm_setzero_pd", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_maskz_compress_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 77, "Length": 25, "Cover_Rate": 0.5319148936170213, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "<ISA_LIT>FrameInfo", "::", "getFrameIndexOffset", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ")", "const", "{", "unsigned", "FrameReg", ";"], "ground_truth": ["return", "getFrameIndexReference", "(", "MF", ",", "FI", ",", "FrameReg", ")", ";"], "File": "ARMFrameInfo", "Func": "getFrameIndexOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_pmulhrsw512_mask", "(", "(", "__v32hi", ")", "__A", ",", "(", "__v32hi", ")", "__B", ",", "(", "__v32hi", ")", "_mm512_setzero_hi", "(", ")", ",", "(", "__mmask32", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin4", "Func": "_mm512_maskz_mulhrs_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 79, "Length": 30, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "J", ",", "I", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "++", "FilledSlots", ";", "Changed", "=", "true", ";", "}"], "ground_truth": ["return", "Changed", ";"], "File": "MBlazeDelaySlotFiller1", "Func": "runOnMachineBasicBlock", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 80, "Length": 31, "Cover_Rate": 0.3229166666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "FrameRegUpdate", "&&", "*", "FrameRegUpdate", ")", "LoopSize", "-=", "LoopSize", "%", "<NUM_LIT>", ";", "MachineInstr", "*", "LoopI", "=", "BuildMI", "(", "*", "MBB", ",", "InsertI", ",", "DL", ",", "TII", "->", "get", "(", "ZeroData", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addDef", "(", "SizeReg", ")", ".", "addDef", "(", "BaseReg", ")", ".", "addImm", "(", "LoopSize", ")", ".", "addReg", "(", "BaseReg", ")", ".", "setMemRefs", "(", "CombinedMemRefs", ")", ";", "if", "(", "FrameRegUpdate", ")", "LoopI", "->", "setFlags", "(", "FrameRegUpdateFlags", ")", ";", "int64_t", "ExtraBaseRegUpdate", "=", "FrameRegUpdate", "?", "(", "*", "FrameRegUpdate", "-", "FrameRegOffset", ".", "getBytes", "(", ")", "-", "Size", ")", ":", "<NUM_LIT>", ";", "if", "(", "LoopSize", "<", "Size", ")", "{", "assert", "(", "FrameRegUpdate", ")", ";"], "ground_truth": ["assert", "(", "Size", "-", "LoopSize", "==", "<NUM_LIT>", ")", ";"], "File": "AArch64FrameLowering100", "Func": "emitLoop", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81, "Length": 115, "Cover_Rate": 0.35276073619631904, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "GlobalAddressSDNode", "*", "GA", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", ";", "TLSModel", "::", "Model", "Model", "=", "getTargetMachine", "(", ")", ".", "getTLSModel", "(", "GA", "->", "getGlobal", "(", ")", ")", ";", "if", "(", "DAG", ".", "getTarget", "(", ")", ".", "Options", ".", "EmulatedTLS", ")", "return", "LowerToTLSEmulatedModel", "(", "GA", ",", "DAG", ")", ";", "if", "(", "!", "Enable<ISA_LIT>ELFLocalDynamicTLSGeneration", ")", "{", "if", "(", "Model", "==", "TLSModel", "::", "LocalDynamic", ")", "Model", "=", "TLSModel", "::", "GeneralDynamic", ";", "}", "SDValue", "TPOff", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "const", "GlobalValue", "*", "GV", "=", "GA", "->", "getGlobal", "(", ")", ";", "SDValue", "ThreadBase", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ")", ";", "if", "(", "Model", "==", "TLSModel", "::", "LocalExec", ")", "{", "SDValue", "HiVar", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", "|", "<STR_LIT>", ")", ";", "SDValue", "LoVar", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", "|", "<STR_LIT>", "|", "<STR_LIT>", ")", ";", "SDValue", "TPWithOff_lo", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "ThreadBase", ",", "HiVar", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "TPWithOff", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TPWithOff_lo", ",", "LoVar", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ";", "return", "TPWithOff", ";", "}", "else", "if", "(", "Model", "==", "TLSModel", "::", "InitialExec", ")", "{", "TPOff", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["TPOff", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TPOff", ")", ";"], "File": "AArch64ISelLowering (2)", "Func": "LowerELFGlobalTLSAddress", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82, "Length": 283, "Cover_Rate": 0.4654605263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeBranchImmInstruction", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "pred", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "if", "(", "pred", "==", "<NUM_LIT>", ")", "{", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "imm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "imm", ")", ")", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler13", "Func": "DecodeBranchImmInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83, "Length": 103, "Cover_Rate": 0.5722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "poly8x16_t", "result", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ":", ")", ";"], "ground_truth": ["return", "result", ";"], "File": "arm", "Func": "neon2_vmvnq_p8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 84, "Length": 22, "Cover_Rate": 0.7586206896551724, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCInstrInfo", "*", "create<ISA_LIT>MCInstrInfo", "(", ")", "{", "MCInstrInfo", "*", "X", "=", "new", "MCInstrInfo", "(", ")", ";"], "ground_truth": ["Init<ISA_LIT>MCInstrInfo", "(", "X", ")", ";"], "File": "LEGMCTargetDesc", "Func": "createLEGMCInstrInfo", "Target": "LEG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85, "Length": 21, "Cover_Rate": 0.84, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<ISA_LIT>Subtarget", "::", "N64", ":", "return", "<STR_LIT>", ";", "case", "<ISA_LIT>Subtarget", "::", "EABI", ":", "return", "<STR_LIT>", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "MipsAsmPrinter11", "Func": "getCurrentABIString", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 86, "Length": 25, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "mem", "=", "gen_rtx_MEM", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ",", "copy_to_mode_reg", "(", "Pmode", ",", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ")", ")", ";", "MEM_COPY_ATTRIBUTES", "(", "mem", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "mem", ";", "}", "return", "<NUM_LIT>", ";", "}", "operands", "[", "<NUM_LIT>", "]", "=", "force_reg", "(", "QImode", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "{", "rtx", "res", "=", "gen_reg_rtx", "(", "QImode", ")", ";", "switch", "(", "code", ")", "{", "case", "AND", ":", "emit_insn", "(", "gen_andqi3_1", "(", "res", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "break", ";", "case", "IOR", ":", "emit_insn", "(", "gen_iorqi3_1", "(", "res", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";"], "ground_truth": ["break", ";"], "File": "h83003", "Func": "fix_bit_operand", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 87, "Length": 126, "Cover_Rate": 0.4144736842105263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "tilegx_return_in_memory", "(", "const_tree", "type", ",", "const_tree", "fndecl", "ATTRIBUTE_UNUSED", ")", "{", "return", "!", "IN_RANGE", "(", "int_size_in_bytes", "(", "type", ")", ",", "<NUM_LIT>", ",", "TILEGX_NUM_RETURN_REGS", "*", "UNITS_PER_WORD", ")", ";"], "ground_truth": ["}"], "File": "tilegx", "Func": "tilegx_return_in_memory", "Target": "tilegx", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 88, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "sparc_cpu", "==", "PROCESSOR_NIAGARA", "||", "sparc_cpu", "==", "PROCESSOR_NIAGARA2", "||", "sparc_cpu", "==", "PROCESSOR_NIAGARA3", ")", "return", "<NUM_LIT>", ";", "if", "(", "sparc_cpu", "==", "PROCESSOR_NIAGARA4", "||", "sparc_cpu", "==", "PROCESSOR_NIAGARA7", ")", "return", "<NUM_LIT>", ";", "if", "(", "sparc_cpu", "==", "PROCESSOR_ULTRASPARC", "||", "sparc_cpu", "==", "PROCESSOR_ULTRASPARC3", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "(", "<NUM_LIT>", "<<", "sparc_cpu", ")", "&", "(", "(", "<NUM_LIT>", "<<", "PROCESSOR_SUPERSPARC", ")", "|", "(", "<NUM_LIT>", "<<", "PROCESSOR_HYPERSPARC", ")", "|", "(", "<NUM_LIT>", "<<", "PROCESSOR_SPARCLITE86X", ")", ")", ")", "return", "<NUM_LIT>", ";"], "File": "sparc6", "Func": "sparc_use_sched_lookahead", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 89, "Length": 74, "Cover_Rate": 0.8705882352941177, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printModImmOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "MCOperand", "Op", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "if", "(", "Op", ".", "isExpr", "(", ")", ")", "return", "printOperand", "(", "MI", ",", "OpNum", ",", "STI", ",", "O", ")", ";", "unsigned", "Bits", "=", "Op", ".", "getImm", "(", ")", "&", "<NUM_LIT>", ";", "unsigned", "Rot", "=", "(", "Op", ".", "getImm", "(", ")", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";"], "ground_truth": ["bool", "PrintUnsigned", "=", "false", ";"], "File": "ARMInstPrinter1", "Func": "printModImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 90, "Length": 84, "Cover_Rate": 0.3652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "Full", "&&", "<STR_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "VA", ".", "getLocReg", "(", ")", ",", "Val", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "RISCVISelLowering17", "Func": "LowerReturn", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 91, "Length": 88, "Cover_Rate": 0.3247232472324723, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<STR_LIT>", "==", "R", ")", "continue", ";", "if", "(", "<STR_LIT>", "==", "R", ")", "SoftDefs", ".", "insert", "(", "R", ")", ";", "else", "if", "(", "isPredicateRegister", "(", "R", ")", "&&", "<ISA_LIT>MCInstrInfo", "::", "isPredicateLate", "(", "MCII", ",", "MCI", ")", ")", "LatePreds", ".", "insert", "(", "R", ")", ";", "else", "Defs", "[", "R", "]", ".", "insert", "(", "PredSense", "(", "PredReg", ",", "isTrue", ")", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "MCID", ".", "getNumDefs", "(", ")", ";", "++", "i", ")", "{", "unsigned", "R", "=", "MCI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ",", "S", "=", "<STR_LIT>", ";", "if", "(", "R", "==", "<STR_LIT>", ")", "R", "=", "<STR_LIT>", ";", "if", "(", "<ISA_LIT>MCInstrInfo", "::", "IsReverseVecRegPair", "(", "R", ")", ")", "ReversePairs", ".", "insert", "(", "R", ")", ";", "for", "(", "MCRegAliasIterator", "SRI", "(", "R", ",", "&", "RI", ",", "!", "MCSubRegIterator", "(", "R", ",", "&", "RI", ")", ".", "isValid", "(", ")", ")", ";", "SRI", ".", "isValid", "(", ")", ";", "++", "SRI", ")", "{", "if", "(", "MCSubRegIterator", "(", "*", "SRI", ",", "&", "RI", ")", ".", "isValid", "(", ")", ")", "continue", ";", "if", "(", "R", "==", "*", "SRI", ")", "{", "if", "(", "S", "==", "R", ")", "continue", ";", "else", "S", "=", "R", ";"], "ground_truth": ["}"], "File": "HexagonMCChecker10", "Func": "init", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 92, "Length": 198, "Cover_Rate": 0.34256055363321797, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LocalMemLimit", "=", "ST", ".", "getLocalMemorySize", "(", ")", ";", "if", "(", "LocalMemLimit", "==", "<NUM_LIT>", ")", "return", "false", ";", "const", "DataLayout", "&", "DL", "=", "Mod", "->", "getDataLayout", "(", ")", ";", "CurrentLocalMemUsage", "=", "<NUM_LIT>", ";", "for", "(", "GlobalVariable", "&", "GV", ":", "Mod", "->", "globals", "(", ")", ")", "{", "if", "(", "GV", ".", "getType", "(", ")", "->", "getAddressSpace", "(", ")", "!=", "AS", ".", "LOCAL_ADDRESS", ")", "continue", ";", "for", "(", "const", "User", "*", "U", ":", "GV", ".", "users", "(", ")", ")", "{", "const", "Instruction", "*", "Use", "=", "dyn_cast", "<", "Instruction", ">", "(", "U", ")", ";", "if", "(", "!", "Use", ")", "continue", ";", "if", "(", "Use", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "==", "&", "F", ")", "{", "unsigned", "Align", "=", "GV", ".", "getAlignment", "(", ")", ";", "if", "(", "Align", "==", "<NUM_LIT>", ")", "Align", "=", "DL", ".", "getABITypeAlignment", "(", "GV", ".", "getValueType", "(", ")", ")", ";", "uint64_t", "AllocSize", "=", "DL", ".", "getTypeAllocSize", "(", "GV", ".", "getValueType", "(", ")", ")", ";", "CurrentLocalMemUsage", "=", "alignTo", "(", "CurrentLocalMemUsage", ",", "Align", ")", ";", "CurrentLocalMemUsage", "+=", "AllocSize", ";", "break", ";", "}", "}"], "ground_truth": ["}"], "File": "AMDGPUPromoteAlloca37", "Func": "hasSufficientLocalMem", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 93, "Length": 173, "Cover_Rate": 0.43686868686868685, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addRequired", "<", "MemorySSAWrapperPass", ">", "(", ")", ";", "AU", ".", "setPreservesAll", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPromoteKernelArguments1", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 94, "Length": 16, "Cover_Rate": 0.6153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CalleeAmt", "*=", "-", "<NUM_LIT>", ";", "unsigned", "StackReg", "=", "is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "TmpReg", "=", "is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "ADDIInstr", "=", "is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "ADDInstr", "=", "is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "LISInstr", "=", "is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "ORIInstr", "=", "is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MachineInstr", "*", "MI", "=", "I", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "CalleeAmt", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "dl", ",", "TII", ".", "get", "(", "ADDIInstr", ")", ",", "StackReg", ")", ".", "addReg", "(", "StackReg", ")", ".", "addImm", "(", "CalleeAmt", ")", ";", "}", "else", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "I", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "LISInstr", ")", ",", "TmpReg", ")", ".", "addImm", "(", "CalleeAmt", ">>", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ORIInstr", ")", ",", "TmpReg", ")", ".", "addReg", "(", "TmpReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "CalleeAmt", "&", "<NUM_LIT>", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ADDInstr", ")", ")", ".", "addReg", "(", "StackReg", ")", ".", "addReg", "(", "StackReg", ")", ".", "addReg", "(", "TmpReg", ")", ";"], "File": "PPCRegisterInfo21", "Func": "eliminateCallFramePseudoInstr", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 95, "Length": 213, "Cover_Rate": 0.6893203883495146, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>GOT", "&", "<ISA_LIT>GNULDBackend", "::", "getGOT", "(", ")", "const", "{", "assert", "(", "m_pGOT", "!=", "NULL", ")", ";", "return", "*", "m_pGOT", ";"], "ground_truth": ["}"], "File": "MipsLDBackend", "Func": "getGOT", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 96, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "{", "if", "(", "getTargetMachine", "(", ")", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "return", "performMinMaxCombine", "(", "N", ",", "DCI", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "return", "performFMACombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "{", "if", "(", "SDValue", "Widended", "=", "widenLoad", "(", "cast", "<", "LoadSDNode", ">", "(", "N", ")", ",", "DCI", ")", ")", "return", "Widended", ";", "LLVM_FALLTHROUGH", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "DCI", ".", "isBeforeLegalize", "(", ")", ")", "break", ";", "return", "performMemSDNodeCombine", "(", "cast", "<", "MemSDNode", ">", "(", "N", ")", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performAndCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performOrCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performXorCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performZeroExtendCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performClassCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performFCanonicalizeCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performRcpCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "SDValue", "Src", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Src", ".", "isUndef", "(", ")", ")", "return", "Src", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "performUCharToFloatCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "performCvtF32UByteNCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performFMed3Combine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performCvtPkRTZCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performClampCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "{", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "Src", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "EltVT", "=", "Src", ".", "getValueType", "(", ")", ";"], "ground_truth": ["if", "(", "EltVT", "==", "<STR_LIT>", ")", "Src", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Src", ")", ";"], "File": "SIISelLowering147", "Func": "PerformDAGCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 97, "Length": 424, "Cover_Rate": 0.5586297760210803, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "(", "from", ")", "==", "FRAME_POINTER_REGNUM", ")", "&&", "(", "(", "to", ")", "==", "STACK_POINTER_REGNUM", ")", ")", "return", "(", "ACCUMULATE_OUTGOING_ARGS", "?", "crtl", "->", "outgoing_args_size", ":", "<NUM_LIT>", ")", ";", "else", "if", "(", "(", "(", "from", ")", "==", "ARG_POINTER_REGNUM", ")", "&&", "(", "(", "to", ")", "==", "FRAME_POINTER_REGNUM", ")", ")", "return", "(", "current_frame_info", ".", "reg_size", "+", "current_frame_info", ".", "var_size", ")", ";"], "ground_truth": ["else", "if", "(", "(", "(", "from", ")", "==", "ARG_POINTER_REGNUM", ")", "&&", "(", "(", "to", ")", "==", "STACK_POINTER_REGNUM", ")", ")", "return", "(", "current_frame_info", ".", "reg_size", "+", "current_frame_info", ".", "var_size", "+", "(", "ACCUMULATE_OUTGOING_ARGS", "?", "crtl", "->", "outgoing_args_size", ":", "<NUM_LIT>", ")", ")", ";"], "File": "cr162", "Func": "cr16_initial_elimination_offset", "Target": "cr16", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 98, "Length": 99, "Cover_Rate": 0.8048780487804879, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmInfo", "*", "MAI", "=", "new", "<ISA_LIT>ELFMCAsmInfo", "(", "TT", ")", ";", "unsigned", "Reg", "=", "MRI", ".", "getDwarfRegNum", "(", "<STR_LIT>", ",", "true", ")", ";", "MCCFIInstruction", "Inst", "=", "MCCFIInstruction", "::", "createDefCfa", "(", "nullptr", ",", "Reg", ",", "<NUM_LIT>", ")", ";", "MAI", "->", "addInitialFrameState", "(", "Inst", ")", ";", "return", "MAI", ";"], "ground_truth": ["}"], "File": "SparcMCTargetDesc11", "Func": "createSparcMCAsmInfo", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 99, "Length": 47, "Cover_Rate": 0.6714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "call_used_regs", "[", "i", "]", ">", "<NUM_LIT>", ")", "call_used_regs", "[", "i", "]", "=", "!", "!", "(", "call_used_regs", "[", "i", "]", "&", "c_mask", ")", ";", "if", "(", "TEST_HARD_REG_BIT", "(", "reg_class_contents", "[", "(", "int", ")", "GENERAL_REGS", "]", ",", "i", ")", "&&", "call_used_regs", "[", "i", "]", ")", "SET_HARD_REG_BIT", "(", "reg_class_contents", "[", "(", "int", ")", "CLOBBERED_REGS", "]", ",", "i", ")", ";", "}", "if", "(", "!", "TARGET_MMX", ")", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "FIRST_PSEUDO_REGISTER", ";", "i", "++", ")", "if", "(", "TEST_HARD_REG_BIT", "(", "reg_class_contents", "[", "(", "int", ")", "MMX_REGS", "]", ",", "i", ")", ")", "fixed_regs", "[", "i", "]", "=", "call_used_regs", "[", "i", "]", "=", "<NUM_LIT>", ",", "reg_names", "[", "i", "]", "=", "<STR_LIT>", ";", "if", "(", "!", "TARGET_SSE", ")", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "FIRST_PSEUDO_REGISTER", ";", "i", "++", ")", "if", "(", "TEST_HARD_REG_BIT", "(", "reg_class_contents", "[", "(", "int", ")", "SSE_REGS", "]", ",", "i", ")", ")", "fixed_regs", "[", "i", "]", "=", "call_used_regs", "[", "i", "]", "=", "<NUM_LIT>", ",", "reg_names", "[", "i", "]", "=", "<STR_LIT>", ";", "if", "(", "!", "(", "TARGET_80387", "||", "TARGET_FLOAT_RETURNS_IN_80387", ")", ")", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "FIRST_PSEUDO_REGISTER", ";", "i", "++", ")", "if", "(", "TEST_HARD_REG_BIT", "(", "reg_class_contents", "[", "(", "int", ")", "FLOAT_REGS", "]", ",", "i", ")", ")", "fixed_regs", "[", "i", "]", "=", "call_used_regs", "[", "i", "]", "=", "<NUM_LIT>", ",", "reg_names", "[", "i", "]", "=", "<STR_LIT>", ";", "if", "(", "!", "TARGET_AVX512F", ")", "{", "for", "(", "i", "=", "FIRST_EXT_REX_SSE_REG", ";", "i", "<=", "LAST_EXT_REX_SSE_REG", ";", "i", "++", ")", "fixed_regs", "[", "i", "]", "=", "call_used_regs", "[", "i", "]", "=", "<NUM_LIT>", ",", "reg_names", "[", "i", "]", "=", "<STR_LIT>", ";", "for", "(", "i", "=", "FIRST_MASK_REG", ";", "i", "<=", "LAST_MASK_REG", ";", "i", "++", ")", "fixed_regs", "[", "i", "]", "=", "call_used_regs", "[", "i", "]", "=", "<NUM_LIT>", ",", "reg_names", "[", "i", "]", "=", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "i3864", "Func": "ix86_conditional_register_usage", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 100, "Length": 290, "Cover_Rate": 0.5870445344129555, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "LegalizerInfo", "*", "<ISA_LIT>Subtarget", "::", "getLegalizerInfo", "(", ")", "const", "{"], "ground_truth": ["return", "Legalizer", ".", "get", "(", ")", ";"], "File": "MipsSubtarget (2)2", "Func": "getLegalizerInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 101, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "SrcLo", "=", "HRI", ".", "getSubReg", "(", "SrcR", ",", "<STR_LIT>", ")", ";", "unsigned", "SrcHi", "=", "HRI", ".", "getSubReg", "(", "SrcR", ",", "<STR_LIT>", ")", ";", "bool", "IsKill", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "int", "FI", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "bool", "Is128B", "=", "HST", ".", "useHVXDblOps", "(", ")", ";", "auto", "*", "RC", "=", "!", "Is128B", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "unsigned", "Size", "=", "RC", "->", "getSize", "(", ")", ";", "unsigned", "NeedAlign", "=", "RC", "->", "getAlignment", "(", ")", ";", "unsigned", "HasAlign", "=", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ";", "unsigned", "StoreOpc", ";", "if", "(", "NeedAlign", "<=", "HasAlign", ")", "StoreOpc", "=", "!", "Is128B", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "StoreOpc", "=", "!", "Is128B", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "B", ",", "It", ",", "DL", ",", "HII", ".", "get", "(", "StoreOpc", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcLo", ",", "getKillRegState", "(", "IsKill", ")", ")", ".", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";", "if", "(", "NeedAlign", "<=", "MinAlign", "(", "HasAlign", ",", "Size", ")", ")", "StoreOpc", "=", "!", "Is128B", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "StoreOpc", "=", "!", "Is128B", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "B", ",", "It", ",", "DL", ",", "HII", ".", "get", "(", "StoreOpc", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "Size", ")", ".", "addReg", "(", "SrcHi", ",", "getKillRegState", "(", "IsKill", ")", ")", ".", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";", "B", ".", "erase", "(", "It", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "HexagonFrameLowering59", "Func": "expandStoreVec2", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 102, "Length": 273, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MCE", ")", "return", "false", ";", "int64_t", "Val", "=", "MCE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "(", "Val", ">=", "<NUM_LIT>", "&&", "Val", "<", "<NUM_LIT>", ")", ";"], "File": "AArch64AsmParser (2)2", "Func": "isUImm6", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 103, "Length": 28, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PassConfig", "::", "addInstSelector", "(", ")", "{"], "ground_truth": ["addPass", "(", "create<ISA_LIT>ISelDag", "(", "get<ISA_LIT>TargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";"], "File": "MINA32TargetMachine", "Func": "addInstSelector", "Target": "MINA32", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 104, "Length": 21, "Cover_Rate": 0.84, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MO", ".", "isGlobal", "(", ")", "&&", "<STR_LIT>", ")", ";", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "AsmPrinter", ".", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ",", "!", "MO", ".", "getGlobal", "(", ")", "->", "hasInternalLinkage", "(", ")", ")", ";", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "getMachOMMI", "(", ")", ".", "getHiddenGVStubEntry", "(", "Sym", ")", ";", "if", "(", "!", "StubSym", ".", "getPointer", "(", ")", ")", "{", "assert", "(", "MO", ".", "isGlobal", "(", ")", "&&", "<STR_LIT>", ")", ";", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "AsmPrinter", ".", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ",", "!", "MO", ".", "getGlobal", "(", ")", "->", "hasInternalLinkage", "(", ")", ")", ";", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "getMachOMMI", "(", ")", ".", "getFnStubEntry", "(", "Sym", ")", ";", "if", "(", "StubSym", ".", "getPointer", "(", ")", ")", "return", "Sym", ";", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "{", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "AsmPrinter", ".", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ",", "!", "MO", ".", "getGlobal", "(", ")", "->", "hasInternalLinkage", "(", ")", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "X86MCInstLower119", "Func": "GetSymbolFromOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 105, "Length": 188, "Cover_Rate": 0.3540489642184557, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ExtExpr", "(", "Register", "RS", ",", "bool", "NG", ",", "unsigned", "SH", ")", ":", "Rs", "(", "RS", ")", ",", "S", "(", "SH", ")", ",", "Neg", "(", "NG", ")", "{"], "ground_truth": ["}"], "File": "HexagonConstExtenders (2)", "Func": "ExtExpr", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 106, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "struct", "real_value", "*", "rv", "=", "CONST_DOUBLE_REAL_VALUE", "(", "operand", ")", ";", "gcc_assert", "(", "GET_MODE", "(", "operand", ")", "==", "SFmode", ")", ";"], "ground_truth": ["REAL_VALUE_TO_TARGET_SINGLE", "(", "*", "rv", ",", "value", ")", ";"], "File": "rs6000", "Func": "rs6000_const_f32_to_i32", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 107, "Length": 29, "Cover_Rate": 0.6744186046511628, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "instAccessReg", "(", "MI", "->", "uses", "(", ")", ",", "Reg", ",", "SubReg", ",", "TRI", ")", ";"], "ground_truth": ["}"], "File": "SIShrinkInstructions1", "Func": "instReadsReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 108, "Length": 17, "Cover_Rate": 0.4473684210526316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "EFLAGS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "CC", "==", "<STR_LIT>", ")", "{", "if", "(", "EFLAGS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "EFLAGS", ".", "hasOneUse", "(", ")", "&&", "EFLAGS", ".", "getValueType", "(", ")", ".", "isInteger", "(", ")", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "EFLAGS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "SDValue", "NewSub", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "EFLAGS", ")", ",", "EFLAGS", ".", "getNode", "(", ")", "->", "getVTList", "(", ")", ",", "EFLAGS", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "EFLAGS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "NewEFLAGS", "=", "SDValue", "(", "NewSub", ".", "getNode", "(", ")", ",", "EFLAGS", ".", "getResNo", "(", ")", ")", ";", "return", "MaterializeSETB", "(", "DL", ",", "NewEFLAGS", ",", "DAG", ")", ";", "}", "}", "if", "(", "CC", "==", "<STR_LIT>", ")", "return", "MaterializeSETB", "(", "DL", ",", "EFLAGS", ",", "DAG", ")", ";"], "ground_truth": ["if", "(", "SDValue", "Flags", "=", "combineSetCCEFLAGS", "(", "EFLAGS", ",", "CC", ",", "DAG", ")", ")", "{"], "File": "X86ISelLowering10", "Func": "combineX86SetCC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 109, "Length": 158, "Cover_Rate": 0.6124031007751938, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "mode", "==", "BLKmode", ")", "bytes", "=", "int_size_in_bytes", "(", "type", ")", ";", "else", "bytes", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "words", "=", "(", "bytes", "+", "UNITS_PER_WORD", "-", "<NUM_LIT>", ")", "/", "UNITS_PER_WORD", ";", "if", "(", "type", "&&", "TREE_CODE", "(", "type", ")", "==", "VECTOR_TYPE", ")", "mode", "=", "type_natural_mode", "(", "type", ",", "cum", ",", "false", ")", ";", "if", "(", "TARGET_64BIT", "&&", "(", "cum", "?", "cum", "->", "call_abi", ":", "ix86_abi", ")", "==", "MS_ABI", ")", "arg", "=", "function_arg_ms_64", "(", "cum", ",", "mode", ",", "omode", ",", "named", ",", "bytes", ")", ";", "else", "if", "(", "TARGET_64BIT", ")", "arg", "=", "function_arg_64", "(", "cum", ",", "mode", ",", "omode", ",", "type", ",", "named", ")", ";", "else", "arg", "=", "function_arg_32", "(", "cum", ",", "mode", ",", "omode", ",", "type", ",", "bytes", ",", "words", ")", ";"], "ground_truth": ["return", "arg", ";"], "File": "i3864", "Func": "ix86_function_arg", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 110, "Length": 127, "Cover_Rate": 0.5474137931034483, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "WidenedMask", ".", "assign", "(", "Mask", ".", "size", "(", ")", "/", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "Size", "=", "Mask", ".", "size", "(", ")", ";", "i", "<", "Size", ";", "i", "+=", "<NUM_LIT>", ")", "{", "if", "(", "Mask", "[", "i", "]", "==", "SM_SentinelUndef", "&&", "Mask", "[", "i", "+", "<NUM_LIT>", "]", "==", "SM_SentinelUndef", ")", "{", "WidenedMask", "[", "i", "/", "<NUM_LIT>", "]", "=", "SM_SentinelUndef", ";", "continue", ";", "}", "if", "(", "Mask", "[", "i", "]", "==", "SM_SentinelUndef", "&&", "Mask", "[", "i", "+", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", "&&", "Mask", "[", "i", "+", "<NUM_LIT>", "]", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "{", "WidenedMask", "[", "i", "/", "<NUM_LIT>", "]", "=", "Mask", "[", "i", "+", "<NUM_LIT>", "]", "/", "<NUM_LIT>", ";", "continue", ";", "}", "if", "(", "Mask", "[", "i", "+", "<NUM_LIT>", "]", "==", "SM_SentinelUndef", "&&", "Mask", "[", "i", "]", ">=", "<NUM_LIT>", "&&", "Mask", "[", "i", "]", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "{", "WidenedMask", "[", "i", "/", "<NUM_LIT>", "]", "=", "Mask", "[", "i", "]", "/", "<NUM_LIT>", ";", "continue", ";", "}"], "ground_truth": ["if", "(", "Mask", "[", "i", "]", "==", "SM_SentinelZero", "||", "Mask", "[", "i", "+", "<NUM_LIT>", "]", "==", "SM_SentinelZero", ")", "{"], "File": "X86ISelLowering (3)", "Func": "canWidenShuffleElements", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 111, "Length": 183, "Cover_Rate": 0.5495495495495496, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "<ISA_LIT>InstructionSelector", "::", "emitCMN", "(", "MachineOperand", "&", "LHS", ",", "MachineOperand", "&", "RHS", ",", "MachineIRBuilder", "&", "MIRBuilder", ")", "const", "{"], "ground_truth": ["MachineRegisterInfo", "&", "MRI", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getRegInfo", "(", ")", ";"], "File": "AArch64InstructionSelector50", "Func": "emitCMN", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 112, "Length": 34, "Cover_Rate": 0.44155844155844154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "regno", ";", "if", "(", "reload_completed", "&&", "!", "c4x_assembler_function_p", "(", ")", "&&", "!", "c4x_interrupt_function_p", "(", ")", "&&", "!", "current_function_calls_alloca", "&&", "!", "current_function_args_size", "&&", "!", "(", "optimize", "<", "<NUM_LIT>", ")", "&&", "!", "get_frame_size", "(", ")", ")", "{", "for", "(", "regno", "=", "FIRST_PSEUDO_REGISTER", "-", "<NUM_LIT>", ";", "regno", ">=", "<NUM_LIT>", ";", "regno", "--", ")", "if", "(", "regs_ever_live", "[", "regno", "]", "&&", "!", "call_used_regs", "[", "regno", "]", "&&", "(", "regno", "!=", "AR3_REGNO", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "c4x", "Func": "c4x_null_epilogue_p", "Target": "c4x", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 113, "Length": 76, "Cover_Rate": 0.8837209302325582, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "PackedOp", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "OutVT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "InVT", "=", "PackedOp", ".", "getValueType", "(", ")", ";"], "ground_truth": ["unsigned", "ToBits", "=", "OutVT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";"], "File": "SystemZISelLowering (2)1", "Func": "lowerExtendVectorInreg", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 114, "Length": 41, "Cover_Rate": 0.3203125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "strcmp", "(", "<STR_LIT>", ",", "cris_cpu_str", ")", "==", "<NUM_LIT>", "||", "strcmp", "(", "<STR_LIT>", ",", "cris_cpu_str", ")", "==", "<NUM_LIT>", ")", "cris_cpu_version", "=", "<NUM_LIT>", ";", "if", "(", "cris_cpu_version", "<", "<NUM_LIT>", "||", "cris_cpu_version", ">", "<NUM_LIT>", ")", "error", "(", "<STR_LIT>", "<STR_LIT>", ",", "cris_cpu_str", ")", ";", "if", "(", "cris_cpu_version", ">=", "CRIS_CPU_ETRAX4", ")", "target_flags", "|=", "MASK_ETRAX4_ADD", ";", "if", "(", "cris_cpu_version", ">=", "CRIS_CPU_SVINTO", ")", "target_flags", "|=", "(", "MASK_SVINTO", "|", "MASK_ALIGN_BY_32", "|", "MASK_STACK_ALIGN", "|", "MASK_CONST_ALIGN", "|", "MASK_DATA_ALIGN", ")", ";", "}", "if", "(", "cris_tune_str", ")", "{", "int", "cris_tune", "=", "(", "*", "cris_tune_str", "==", "'v'", "?", "atoi", "(", "cris_tune_str", "+", "<NUM_LIT>", ")", ":", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "strcmp", "(", "<STR_LIT>", ",", "cris_tune_str", ")", "==", "<NUM_LIT>", ")", "cris_tune", "=", "<NUM_LIT>", ";"], "File": "cris", "Func": "cris_option_override", "Target": "cris", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 115, "Length": 113, "Cover_Rate": 0.32753623188405795, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "~", "<ISA_LIT>MCAsmInfo", "(", ")", "{"], "ground_truth": ["}"], "File": "PatmosMCAsmInfo", "Func": "~PatmosMCAsmInfo", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 116, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isAllOnes", "(", "Mask", ")", ")", "return", "Op", ";", "if", "(", "MaskVT", ".", "bitsGT", "(", "Mask", ".", "getValueType", "(", ")", ")", ")", "{", "EVT", "newMaskVT", "=", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "MaskVT", ".", "getSizeInBits", "(", ")", ")", ";", "VMask", "=", "DAG", ".", "getBitcast", "(", "MaskVT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "newMaskVT", ",", "Mask", ")", ")", ";", "}", "else", "{", "EVT", "BitcastVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "<STR_LIT>", ",", "Mask", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ")", ";", "VMask", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "MaskVT", ",", "DAG", ".", "getBitcast", "(", "BitcastVT", ",", "Mask", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "}", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op", ",", "VMask", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "X86ISelLowering173", "Func": "getVectorMaskingNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 117, "Length": 173, "Cover_Rate": 0.5058479532163743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "nextarg", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "virtual_incoming_args_rtx", ",", "GEN_INT", "(", "UNITS_PER_WORD", "*", "num", ")", ")", ";", "if", "(", "TARGET_DEBUG_ARG", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "crtl", "->", "args", ".", "info", ",", "num", ")", ";"], "ground_truth": ["debug_rtx", "(", "nextarg", ")", ";"], "File": "frv", "Func": "frv_expand_builtin_va_start", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 118, "Length": 41, "Cover_Rate": 0.3504273504273504, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "return", "false", ";", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "int64_t", "RHSC", "=", "RHS", "->", "getSExtValue", "(", ")", ";"], "ground_truth": ["if", "(", "(", "RHSC", "&", "(", "Size", "-", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", "&&", "RHSC", ">=", "<NUM_LIT>", "&&", "RHSC", "<", "(", "<NUM_LIT>", "<<", "Log2_32", "(", "Size", ")", ")", ")", "return", "false", ";"], "File": "AArch64ISelDAGToDAG67", "Func": "SelectAddrModeUnscaled", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 119, "Length": 74, "Cover_Rate": 0.37948717948717947, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "getScalarShiftAmountTy", "(", "const", "DataLayout", "&", ",", "EVT", ")", "const", "override", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "TVMISelLowering", "Func": "getScalarShiftAmountTy", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 120, "Length": 15, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "union", "{", "poly8x8x4_t", "__i", ";", "__builtin_neon_oi", "__o", ";", "}", "__bu", "=", "{", "__b", "}", ";"], "ground_truth": ["__builtin_neon_vst4v8qi", "(", "(", "__builtin_neon_qi", "*", ")", "__a", ",", "__bu", ".", "__o", ")", ";"], "File": "arm", "Func": "neon_vst4_p8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 121, "Length": 28, "Cover_Rate": 0.717948717948718, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "get_ma", "(", "rtx", "ma", ")", "{"], "ground_truth": ["if", "(", "INTVAL", "(", "ma", ")", "==", "MASK_ANY", ")", "return", "INVALID_ATTRIBUTE", ";"], "File": "riscv-v", "Func": "get_ma", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 122, "Length": 19, "Cover_Rate": 0.7307692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FuncReturnHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineInstrBuilder", "&", "MIB", ",", "CCAssignFn", "*", "AssignFn", ")", ":", "ValueHandler", "(", "MIRBuilder", ",", "MRI", ",", "AssignFn", ")", ",", "MIB", "(", "MIB", ")", "{"], "ground_truth": ["}"], "File": "X86CallLowering16", "Func": "FuncReturnHandler", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 123, "Length": 34, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "B_SD", "->", "getFragment", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "+", "B", "->", "getSymbol", "(", ")", ".", "getName", "(", ")", "+", "<STR_LIT>", ",", "false", ")", ";", "Type", "=", "A_SD", "->", "isExternal", "(", ")", "?", "(", "unsigned", ")", "MachO", "::", "GENERIC_RELOC_SECTDIFF", ":", "(", "unsigned", ")", "MachO", "::", "GENERIC_RELOC_LOCAL_SECTDIFF", ";", "Value2", "=", "Writer", "->", "getSymbolAddress", "(", "B_SD", ",", "Layout", ")", ";", "FixedValue", "-=", "Writer", "->", "getSectionAddress", "(", "B_SD", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", ")", ";", "}", "if", "(", "Type", "==", "MachO", "::", "GENERIC_RELOC_SECTDIFF", "||", "Type", "==", "MachO", "::", "GENERIC_RELOC_LOCAL_SECTDIFF", ")", "{", "if", "(", "FixupOffset", ">", "<NUM_LIT>", ")", "{", "char", "Buffer", "[", "<NUM_LIT>", "]", ";", "format", "(", "<STR_LIT>", ",", "FixupOffset", ")", ".", "print", "(", "Buffer", ",", "sizeof", "(", "Buffer", ")", ")", ";", "Asm", ".", "getContext", "(", ")", ".", "FatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "Twine", "(", "<STR_LIT>", "<STR_LIT>", ")", "+", "Buffer", "+", "<STR_LIT>", "<STR_LIT>", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "MachO", "::", "any_relocation_info", "MRE", ";", "MRE", ".", "r_word0", "=", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "|", "(", "MachO", "::", "GENERIC_RELOC_PAIR", "<<", "<NUM_LIT>", ")", "|", "(", "Log2Size", "<<", "<NUM_LIT>", ")", "|", "(", "IsPCRel", "<<", "<NUM_LIT>", ")", "|", "MachO", "::", "R_SCATTERED", ")", ";", "MRE", ".", "r_word1", "=", "Value2", ";", "Writer", "->", "addRelocation", "(", "nullptr", ",", "Fragment", "->", "getParent", "(", ")", ",", "MRE", ")", ";", "}", "else", "{", "if", "(", "FixupOffset", ">", "<NUM_LIT>", ")", "{", "FixedValue", "=", "OriginalFixedValue", ";", "return", "false", ";", "}", "}", "MachO", "::", "any_relocation_info", "MRE", ";", "MRE", ".", "r_word0", "=", "(", "(", "FixupOffset", "<<", "<NUM_LIT>", ")", "|", "(", "Type", "<<", "<NUM_LIT>", ")", "|", "(", "Log2Size", "<<", "<NUM_LIT>", ")", "|", "(", "IsPCRel", "<<", "<NUM_LIT>", ")", "|", "MachO", "::", "R_SCATTERED", ")", ";"], "ground_truth": ["MRE", ".", "r_word1", "=", "Value", ";"], "File": "X86MachObjectWriter11", "Func": "RecordScatteredRelocation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 124, "Length": 282, "Cover_Rate": 0.5540275049115914, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "hasAVX2", "(", ")", "||", "Domain", "<", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "table", "=", "lookupAVX2", "(", "MI", "->", "getOpcode", "(", ")", ",", "dom", ")", ";", "}", "assert", "(", "table", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["MI", "->", "setDesc", "(", "get", "(", "table", "[", "Domain", "-", "<NUM_LIT>", "]", ")", ")", ";"], "File": "X86InstrInfo132", "Func": "setExecutionDomain", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 125, "Length": 60, "Cover_Rate": 0.4411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "flag_pic", "!=", "<NUM_LIT>", ";", "case", "SYMBOL_REF", ":", "if", "(", "SYMBOL_REF_TLS_MODEL", "(", "x", ")", ")", "return", "true", ";", "else", "return", "flag_pic", "!=", "<NUM_LIT>", ";", "case", "CONST", ":", "return", "sparc_cannot_force_const_mem", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "case", "PLUS", ":", "case", "MINUS", ":", "return", "sparc_cannot_force_const_mem", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "||", "sparc_cannot_force_const_mem", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["case", "UNSPEC", ":"], "File": "sparc3", "Func": "sparc_cannot_force_const_mem", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 126, "Length": 68, "Cover_Rate": 0.6181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "return", "CreateCopyOfByValArgument", "(", "Arg", ",", "PtrOff", ",", "Chain", ",", "Flags", ",", "DAG", ",", "dl", ")", ";"], "ground_truth": ["return", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Arg", ",", "PtrOff", ",", "MachinePointerInfo", "::", "getStack", "(", "LocMemOffset", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering155", "Func": "LowerMemOpCallTo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 127, "Length": 51, "Cover_Rate": 0.38636363636363635, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{"], "ground_truth": ["return", "TLOF", ".", "get", "(", ")", ";"], "File": "P2TargetMachine", "Func": "getObjFileLowering", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 128, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_vec_ext_v2di", "(", "(", "__v2di", ")", "__X", ",", "__N", ")", ";"], "ground_truth": ["}"], "File": "smmintrin", "Func": "_mm_extract_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 129, "Length": 12, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "IndexReg", "=", "MI", "->", "getOperand", "(", "Op", "+", "<STR_LIT>", ")", ";", "const", "MCOperand", "&", "DispSpec", "=", "MI", "->", "getOperand", "(", "Op", "+", "<STR_LIT>", ")", ";", "const", "MCOperand", "&", "SegReg", "=", "MI", "->", "getOperand", "(", "Op", "+", "<STR_LIT>", ")", ";", "O", "<<", "markup", "(", "<STR_LIT>", ")", ";", "if", "(", "SegReg", ".", "getReg", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "Op", "+", "<STR_LIT>", ",", "O", ")", ";", "O", "<<", "':'", ";", "}", "if", "(", "DispSpec", ".", "isImm", "(", ")", ")", "{", "int64_t", "DispVal", "=", "DispSpec", ".", "getImm", "(", ")", ";", "if", "(", "DispVal", "||", "(", "!", "IndexReg", ".", "getReg", "(", ")", "&&", "!", "BaseReg", ".", "getReg", "(", ")", ")", ")", "O", "<<", "formatImm", "(", "DispVal", ")", ";", "}", "else", "{"], "ground_truth": ["assert", "(", "DispSpec", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";"], "File": "X86ATTInstPrinter", "Func": "printMemReference", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 130, "Length": 133, "Cover_Rate": 0.42628205128205127, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "high", "=", "gen_int_mode", "(", "CONST_HIGH_PART", "(", "offset", ")", ",", "Pmode", ")", ";", "offset", "=", "CONST_LOW_PART", "(", "offset", ")", ";", "high", "=", "riscv_force_temporary", "(", "temp", ",", "high", ",", "FALSE", ")", ";", "reg", "=", "riscv_force_temporary", "(", "temp", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "high", ",", "reg", ")", ",", "FALSE", ")", ";", "}"], "ground_truth": ["return", "plus_constant", "(", "Pmode", ",", "reg", ",", "offset", ")", ";"], "File": "riscv", "Func": "riscv_add_offset", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 131, "Length": 59, "Cover_Rate": 0.686046511627907, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", ".", "isCall", "(", ")", ")", "{", "if", "(", "doesNotReturn", "(", "MI", ")", ")", "return", "true", ";"], "ground_truth": ["for", "(", "auto", "I", ":", "MBB", "->", "successors", "(", ")", ")", "if", "(", "I", "->", "isEHPad", "(", ")", ")", "return", "true", ";"], "File": "HexagonInstrInfo10", "Func": "isSchedulingBoundary", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 132, "Length": 41, "Cover_Rate": 0.35964912280701755, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "this", "->", "Kind", "==", "k_Register", ";"], "ground_truth": ["}"], "File": "Z80Operand", "Func": "isReg", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 133, "Length": 8, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCFragment", "*", "findAssociatedFragment", "(", ")", "const", "override", "{", "return", "getSubExpr", "(", ")", "->", "findAssociatedFragment", "(", ")", ";"], "ground_truth": ["}"], "File": "Nios2MCExpr", "Func": "findAssociatedFragment", "Target": "Nios2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 134, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isADDR32", "(", ")", "const", "{"], "ground_truth": ["return", "isReg", "(", "ADDR32Reg", ")", ";"], "File": "SystemZAsmParser (2)", "Func": "isADDR32", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 135, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SDValue", "Broadcast", "=", "lowerShuffleAsBroadcast", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Broadcast", ";", "if", "(", "SDValue", "Shift", "=", "lowerShuffleAsShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V1", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleWithPACK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "if", "(", "SDValue", "Rotate", "=", "lowerShuffleAsByteRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V1", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "MutableMask", "(", "Mask", ".", "begin", "(", ")", ",", "Mask", ".", "end", "(", ")", ")", ";", "return", "lowerV8I16GeneralSingleInputShuffle", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "MutableMask", ",", "Subtarget", ",", "DAG", ")", ";", "}", "assert", "(", "llvm", "::", "any_of", "(", "Mask", ",", "[", "]", "(", "int", "M", ")", "{", "return", "M", ">=", "<NUM_LIT>", "&&", "M", "<", "<NUM_LIT>", ";", "}", ")", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "if", "(", "SDValue", "Shift", "=", "lowerShuffleAsShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "Subtarget", ".", "hasSSE4A", "(", ")", ")", "if", "(", "SDValue", "V", "=", "lowerShuffleWithSSE4A", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "NumV2Inputs", "==", "<NUM_LIT>", ")", "if", "(", "SDValue", "V", "=", "lowerShuffleAsElementInsertion", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";", "bool", "IsBlendSupported", "=", "Subtarget", ".", "hasSSE41", "(", ")", ";", "if", "(", "IsBlendSupported", ")", "if", "(", "SDValue", "Blend", "=", "lowerShuffleAsBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "SDValue", "Masked", "=", "lowerShuffleAsBitMask", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "DAG", ")", ")", "return", "Masked", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleWithPACK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "if", "(", "SDValue", "Rotate", "=", "lowerShuffleAsByteRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "SDValue", "BitBlend", "=", "lowerShuffleAsBitBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ")", "return", "BitBlend", ";"], "ground_truth": ["if", "(", "SDValue", "V", "=", "lowerVectorShuffleAsByteShiftMask", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";"], "File": "X86ISelLowering129", "Func": "lowerV8I16Shuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 136, "Length": 475, "Cover_Rate": 0.6471389645776566, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_rcpph128_mask", "(", "__B", ",", "_mm_setzero_ph", "(", ")", ",", "__A", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16vlintrin", "Func": "_mm_maskz_rcp_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 137, "Length": 13, "Cover_Rate": 0.37142857142857144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Cmp", "==", "APFloat", "::", "cmpGreaterThan", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "K0", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "Subtarget", "->", "enableDX10Clamp", "(", ")", ")", "{", "if", "(", "K1", "->", "isExactlyValue", "(", "<NUM_LIT>", ")", "&&", "K0", "->", "isExactlyValue", "(", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VT", ",", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}"], "ground_truth": ["if", "(", "VT", "==", "<STR_LIT>", "||", "(", "VT", "==", "<STR_LIT>", "&&", "!", "Subtarget", "->", "hasMed3_16", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "SIISelLowering114", "Func": "performFPMed3ImmCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 138, "Length": 92, "Cover_Rate": 0.368, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TPC", ")", "return", "false", ";", "const", "TargetMachine", "&", "TM", "=", "TPC", "->", "getTM", "<", "TargetMachine", ">", "(", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "*", "U", ":", "F", ".", "users", "(", ")", ")", "{", "auto", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "U", ")", ";", "if", "(", "!", "CI", ")", "continue", ";", "Function", "*", "Caller", "=", "CI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "<ISA_LIT>Subtarget", "&", "ST", "=", "<ISA_LIT>Subtarget", "::", "get", "(", "TM", ",", "*", "Caller", ")", ";", "Changed", "|=", "ST", ".", "makeLIDRangeMetadata", "(", "CI", ")", ";", "}"], "ground_truth": ["return", "Changed", ";"], "File": "AMDGPULowerIntrinsics15", "Func": "makeLIDRangeMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 139, "Length": 101, "Cover_Rate": 0.8145161290322581, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FrameLowering", "(", "const", "<ISA_LIT>Subtarget", "&", "st", ")", ":", "TargetFrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsDown", ",", "Align", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "ST", "(", "st", ")", "{"], "ground_truth": ["}"], "File": "ARCFrameLowering1", "Func": "ARCFrameLowering", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 140, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "union", "{", "uint8x8x4_t", "__i", ";", "__builtin_neon_oi", "__o", ";", "}", "__rv", ";", "__rv", ".", "__o", "=", "__builtin_neon_vld4_dupv8qi", "(", "(", "const", "__builtin_neon_qi", "*", ")", "__a", ")", ";"], "ground_truth": ["return", "__rv", ".", "__i", ";"], "File": "arm", "Func": "neon_vld4_dup_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 141, "Length": 30, "Cover_Rate": 0.7692307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vclezq_f32", "(", "float32x4_t", "__a", ")", "{", "return", "(", "uint32x4_t", ")", "(", "__a", "<=", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vclezq_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 142, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "CPI", "<", "MCP", "->", "getConstants", "(", ")", ".", "size", "(", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "Align", "=", "MCP", "->", "getConstants", "(", ")", "[", "CPI", "]", ".", "getAlignment", "(", ")", ";", "assert", "(", "isPowerOf2_32", "(", "Align", ")", "&&", "<STR_LIT>", ")", ";", "return", "Log2_32", "(", "Align", ")", ";"], "ground_truth": ["}"], "File": "MipsConstantIslandPass", "Func": "getCPELogAlign", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 143, "Length": 50, "Cover_Rate": 0.5102040816326531, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_packus_epi32", "(", "__m512i", "__A", ",", "__m512i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m512i", ")", "__builtin_ia32_packusdw512_mask", "(", "(", "__v16si", ")", "__A", ",", "(", "__v16si", ")", "__B", ",", "(", "__v32hi", ")", "_mm512_setzero_si512", "(", ")", ",", "(", "__mmask32", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512bwintrin", "Func": "_mm512_packus_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 144, "Length": 52, "Cover_Rate": 0.9811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "isAIXABI", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "TOCSaveOffset", ";"], "File": "PPCFrameLowering65", "Func": "getTOCSaveOffset", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 145, "Length": 16, "Cover_Rate": 0.64, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "AddcOp0", "=", "AddcNode", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "AddcOp1", "=", "AddcNode", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "AddcOp0", ".", "getNode", "(", ")", "==", "AddcOp1", ".", "getNode", "(", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "AddcNode", "->", "getNumValues", "(", ")", "==", "<NUM_LIT>", "&&", "AddcNode", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "&&", "AddcNode", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "AddcOp0", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "AddcOp0", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "AddcOp1", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "AddcOp1", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDNode", "*", "AddeNode", "=", "AddcNode", "->", "getGluedUser", "(", ")", ";", "if", "(", "AddeNode", "==", "NULL", ")", "return", "SDValue", "(", ")", ";", "if", "(", "AddeNode", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "AddeNode", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "AddeNode", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "SDValue", "AddeOp0", "=", "AddeNode", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "AddeOp1", "=", "AddeNode", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "AddeOp0", ".", "getNode", "(", ")", "==", "AddeOp1", ".", "getNode", "(", ")", ")", "return", "SDValue", "(", ")", ";", "bool", "IsLeftOperandMUL", "=", "false", ";", "SDValue", "MULOp", "=", "findMUL_LOHI", "(", "AddeOp0", ")", ";", "if", "(", "MULOp", "==", "SDValue", "(", ")", ")", "MULOp", "=", "findMUL_LOHI", "(", "AddeOp1", ")", ";", "else", "IsLeftOperandMUL", "=", "true", ";"], "ground_truth": ["if", "(", "MULOp", "==", "SDValue", "(", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering107", "Func": "AddCombineTo64bitMLAL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 146, "Length": 256, "Cover_Rate": 0.4025157232704403, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";"], "ground_truth": ["}"], "File": "SparcTargetObjectFile12", "Func": "Initialize", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 147, "Length": 10, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GPREL", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOT_CALL", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOT", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_ABS_HI", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_ABS_LO", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TLSGD", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOTTPREL", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TPREL_HI", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TPREL_LO", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GPOFF_HI", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GPOFF_LO", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOT_DISP", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOT_PAGE", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOT_OFST", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "}", "OS", "<<", "SRE", "->", "getSymbol", "(", ")", ";", "if", "(", "Offset", ")", "{", "if", "(", "Offset", ">", "<NUM_LIT>", ")", "OS", "<<", "'+'", ";"], "ground_truth": ["OS", "<<", "Offset", ";"], "File": "MipsInstPrinter4", "Func": "printExpr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 148, "Length": 189, "Cover_Rate": 0.5206611570247934, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "Arch", "+=", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "Arch", "+=", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "Arch", "+=", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "Arch", "+=", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "Arch", "+=", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "Arch", "+=", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "Arch", "+=", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "Arch", "+=", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "Arch", "+=", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "Arch", "+=", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "Arch", "+=", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "Arch", "+=", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "Arch", "+=", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "Arch", "+=", "<STR_LIT>", ";"], "File": "RISCVTargetStreamer7", "Func": "emitTargetAttributes", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 149, "Length": 174, "Cover_Rate": 0.4223300970873786, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "t", "=", "unw_decode_uleb128", "(", "&", "dp", ")", ";", "UNW_DEC_EPILOGUE", "(", "B2", ",", "t", ",", "(", "code", "&", "<NUM_LIT>", ")", ",", "arg", ")", ";", "return", "dp", ";"], "ground_truth": ["}"], "File": "unwind-ia64", "Func": "unw_decode_b2", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 150, "Length": 27, "Cover_Rate": 0.54, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GENERAL_REGNO_P", "(", "regno", ")", "&&", "!", "call_really_used_regs", "[", "regno", "]", "&&", "cfun_gpr_save_slot", "(", "regno", ")", "==", "SAVE_SLOT_NONE", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "s3905", "Func": "s390_hard_regno_scratch_ok", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 151, "Length": 27, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isPowerOf2_32", "(", "~", "Imm", ")", ")", "{", "NewImm", "=", "countTrailingOnes", "(", "Imm", ")", ";", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", "(", "~", "Imm", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "NewImm", "=", "~", "Imm", ";", "Opc", "=", "<STR_LIT>", ";", "}", "}", "else", "if", "(", "Opc", "==", "<STR_LIT>", ")", "{", "if", "(", "isPowerOf2_32", "(", "Imm", ")", ")", "{", "NewImm", "=", "countTrailingZeros", "(", "Imm", ")", ";", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", "(", "~", "Imm", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "NewImm", "=", "~", "Imm", ";", "Opc", "=", "<STR_LIT>", ";", "}", "}", "else", "if", "(", "Opc", "==", "<STR_LIT>", ")", "{", "if", "(", "<STR_LIT>", "(", "~", "Imm", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "NewImm", "=", "~", "Imm", ";", "Opc", "=", "<STR_LIT>", ";", "}", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "&&", "SrcImm", "==", "Src0", ")", "{", "if", "(", "!", "TII", "->", "commuteInstruction", "(", "MI", ",", "false", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "NewImm", "=", "<NUM_LIT>", ";", "}", "if", "(", "NewImm", "!=", "<NUM_LIT>", ")", "{", "if", "(", "Register", "::", "isVirtualRegister", "(", "Dest", "->", "getReg", "(", ")", ")", "&&", "SrcReg", "->", "isReg", "(", ")", ")", "{", "MRI", ".", "setRegAllocationHint", "(", "Dest", "->", "getReg", "(", ")", ",", "<NUM_LIT>", ",", "SrcReg", "->", "getReg", "(", ")", ")", ";", "MRI", ".", "setRegAllocationHint", "(", "SrcReg", "->", "getReg", "(", ")", ",", "<NUM_LIT>", ",", "Dest", "->", "getReg", "(", ")", ")", ";", "return", "true", ";", "}", "if", "(", "SrcReg", "->", "isReg", "(", ")", "&&", "SrcReg", "->", "getReg", "(", ")", "==", "Dest", "->", "getReg", "(", ")", ")", "{", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "Opc", ")", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "{", "Src0", "->", "ChangeToImmediate", "(", "NewImm", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "ChangeToRegister", "(", "Dest", "->", "getReg", "(", ")", ",", "false", ")", ";", "MI", ".", "tieOperands", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "SrcImm", "->", "setImm", "(", "NewImm", ")", ";", "}"], "ground_truth": ["}"], "File": "SIShrinkInstructions30", "Func": "shrinkScalarLogicOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 152, "Length": 342, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ScalarTargetTransformInfo", "::", "PopcntHwSupport", "<ISA_LIT>ScalarTargetTransformImpl", "::", "getPopcntHwSupport", "(", "unsigned", "TyWidth", ")", "const", "{", "assert", "(", "isPowerOf2_32", "(", "TyWidth", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["const", "<ISA_LIT>Subtarget", "&", "ST", "=", "TLI", "->", "getTargetMachine", "(", ")", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";"], "File": "X86ISelLowering178", "Func": "getPopcntHwSupport", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 153, "Length": 40, "Cover_Rate": 0.7692307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "lookup_attribute", "(", "<STR_LIT>", ",", "attrs", ")", ")", "ret", "|=", "IX86_CALLCVT_STDCALL", ";", "else", "if", "(", "lookup_attribute", "(", "<STR_LIT>", ",", "attrs", ")", ")", "ret", "|=", "IX86_CALLCVT_FASTCALL", ";", "else", "if", "(", "lookup_attribute", "(", "<STR_LIT>", ",", "attrs", ")", ")", "ret", "|=", "IX86_CALLCVT_THISCALL", ";", "if", "(", "(", "ret", "&", "(", "IX86_CALLCVT_THISCALL", "|", "IX86_CALLCVT_FASTCALL", ")", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "lookup_attribute", "(", "<STR_LIT>", ",", "attrs", ")", ")", "ret", "|=", "IX86_CALLCVT_REGPARM", ";", "if", "(", "lookup_attribute", "(", "<STR_LIT>", ",", "attrs", ")", ")", "ret", "|=", "IX86_CALLCVT_SSEREGPARM", ";", "}", "if", "(", "IX86_BASE_CALLCVT", "(", "ret", ")", "!=", "<NUM_LIT>", ")", "return", "ret", ";"], "ground_truth": ["}"], "File": "i386", "Func": "ix86_get_callcvt", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 154, "Length": 97, "Cover_Rate": 0.48258706467661694, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "~", "<ISA_LIT>PostRASchedStrategy", "(", ")", "{"], "ground_truth": ["}"], "File": "PatmosSchedStrategy", "Func": "~PatmosPostRASchedStrategy", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 155, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "onOffset", "(", "const", "MCExpr", "*", "Val", ",", "SMLoc", "OffsetLoc", ",", "StringRef", "ID", ",", "const", "InlineAsmIdentifierInfo", "&", "IDInfo", ",", "bool", "ParsingInlineAsm", ",", "StringRef", "&", "ErrMsg", ")", "{", "PrevState", "=", "State", ";", "switch", "(", "State", ")", "{", "default", ":", "ErrMsg", "=", "<STR_LIT>", ";", "return", "true", ";", "case", "IES_PLUS", ":", "case", "IES_INIT", ":", "case", "IES_LBRAC", ":", "if", "(", "setSymRef", "(", "Val", ",", "ID", ",", "ErrMsg", ")", ")", "return", "true", ";"], "ground_truth": ["OffsetOperator", "=", "true", ";"], "File": "X86AsmParser117", "Func": "onOffset", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 156, "Length": 72, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "Ops", "[", "<NUM_LIT>", "]", ";", "SelectVOP3Mods0", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["SelectVOP3Mods", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ")", ";"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectFMUL_W_CHAIN", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 157, "Length": 62, "Cover_Rate": 0.5344827586206896, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "!", "HasPads", ")", "return", "false", ";", "Type", "*", "Int8PtrType", "=", "Type", "::", "getInt8PtrTy", "(", "TheModule", "->", "getContext", "(", ")", ")", ";", "SetJmp3", "=", "TheModule", "->", "getOrInsertFunction", "(", "<STR_LIT>", ",", "FunctionType", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "TheModule", "->", "getContext", "(", ")", ")", ",", "{", "Int8PtrType", ",", "Type", "::", "getInt32Ty", "(", "TheModule", "->", "getContext", "(", ")", ")", "}", ",", "true", ")", ")", ";", "emitExceptionRegistrationRecord", "(", "&", "F", ")", ";", "WinEHFuncInfo", "FuncInfo", ";", "addStateStores", "(", "F", ",", "FuncInfo", ")", ";", "PersonalityFn", "=", "nullptr", ";", "Personality", "=", "EHPersonality", "::", "Unknown", ";", "UseStackGuard", "=", "false", ";", "RegNode", "=", "nullptr", ";", "EHGuardNode", "=", "nullptr", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "X86WinEHState1", "Func": "runOnFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 158, "Length": 108, "Cover_Rate": 0.5023255813953489, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TTIImpl", "::", "isLegalMaskedGather", "(", "Type", "*", "Ty", ",", "MaybeAlign", "Alignment", ")", "{", "if", "(", "!", "EnableMaskedGatherScatters", "||", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "if", "(", "isa", "<", "VectorType", ">", "(", "Ty", ")", ")", "return", "false", ";", "unsigned", "EltWidth", "=", "Ty", "->", "getScalarSizeInBits", "(", ")", ";", "return", "(", "(", "EltWidth", "==", "<NUM_LIT>", "&&", "(", "!", "Alignment", "||", "Alignment", ">=", "<NUM_LIT>", ")", ")", "||", "(", "EltWidth", "==", "<NUM_LIT>", "&&", "(", "!", "Alignment", "||", "Alignment", ">=", "<NUM_LIT>", ")", ")", "||", "EltWidth", "==", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo10", "Func": "isLegalMaskedGather", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 159, "Length": 88, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "SVT", "=", "Vec", ".", "getSimpleValueType", "(", ")", ".", "getScalarType", "(", ")", ";", "MVT", "VT", "=", "<STR_LIT>", "(", "SVT", ",", "WideNumElts", ")", ";"], "ground_truth": ["return", "widenSubVector", "(", "VT", ",", "Vec", ",", "ZeroNewElements", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "widenSubVector", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 160, "Length": 39, "Cover_Rate": 0.36792452830188677, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>Disassembler", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCDisassembler", "(", "getThe<ISA_LIT>V9Target", "(", ")", ",", "create<ISA_LIT>Disassembler", ")", ";"], "File": "SparcDisassembler13", "Func": "LLVMInitializeSparcDisassembler", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 161, "Length": 22, "Cover_Rate": 0.5641025641025641, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "X", "=", "(", "Op", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "?", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ":", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Const1", ")", ";", "if", "(", "HasR2", ")", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "Const1", ",", "X", ")", ";", "else", "{", "SDValue", "SllX", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "X", ",", "Const1", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "SllX", ",", "Const1", ")", ";", "}", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Res", ")", ";", "SDValue", "LowX", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "LowX", ",", "Res", ")", ";"], "File": "MipsISelLowering (2)", "Func": "lowerFABS32", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 162, "Length": 204, "Cover_Rate": 0.7285714285714285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "move_check", "(", "rtx", "operands", "[", "]", ",", "enum", "machine_mode", "mode", ")", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "z8k", "Func": "move_check", "Target": "z8k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 163, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "ResNode", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "ResNode", ",", "<NUM_LIT>", ")", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "ResNode", ",", "<NUM_LIT>", ")", ")", ";", "return", "NULL", ";", "}", "case", "<STR_LIT>", ":", "{", "SDValue", "Zero", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Zero", ",", "Zero", "}", ";", "SDNode", "*", "ResNode", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "ResNode", ",", "<NUM_LIT>", ")", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "ResNode", ",", "<NUM_LIT>", ")", ")", ";", "return", "NULL", ";", "}", "case", "<STR_LIT>", ":", "{", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["case", "<STR_LIT>", ":", "{"], "File": "XCoreISelDAGToDAG19", "Func": "Select", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 164, "Length": 228, "Cover_Rate": 0.3838383838383838, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "*", "RegState", "::", "Kill", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "<NUM_LIT>", "]", ")", ")", ";", "}"], "ground_truth": ["return", "ResultReg", ";"], "File": "ARMFastISel (2)", "Func": "FastEmitInst_rr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 165, "Length": 83, "Cover_Rate": 0.39712918660287083, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "DisableHardwareLoops", ")", "{"], "ground_truth": ["addPass", "(", "create<ISA_LIT>HardwareLoops", "(", ")", ")", ";"], "File": "HexagonTargetMachine22", "Func": "addPreRegAlloc", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 166, "Length": 13, "Cover_Rate": 0.52, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_fmadd_pch", "(", "__m128h", "__A", ",", "__m128h", "__B", ",", "__m128h", "__C", ")", "{", "return", "(", "__m128h", ")", "__builtin_ia32_vfmaddcph128", "(", "(", "__v8hf", ")", "__A", ",", "(", "__v8hf", ")", "__B", ",", "(", "__v8hf", ")", "__C", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16vlintrin", "Func": "_mm_fmadd_pch", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 167, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "!", "WorkList", ".", "empty", "(", ")", ")", "{", "Value", "*", "Curr", "=", "WorkList", ".", "back", "(", ")", ";", "WorkList", ".", "pop_back", "(", ")", ";", "User", "*", "CurrUser", "=", "dyn_cast", "<", "User", ">", "(", "Curr", ")", ";", "if", "(", "CurrUser", "&&", "!", "isa", "<", "CallInst", ">", "(", "Curr", ")", ")", "for", "(", "auto", "&", "Op", ":", "CurrUser", "->", "operands", "(", ")", ")", "if", "(", "Defs", ".", "insert", "(", "Op", ")", ".", "second", ")", "WorkList", ".", "push_back", "(", "Op", ")", ";"], "ground_truth": ["}"], "File": "PPCBoolRetToInt1", "Func": "findAllDefs", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 168, "Length": 82, "Cover_Rate": 0.6165413533834586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_roti_epi16", "(", "__m128i", "__A", ",", "const", "int", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_vprotwi", "(", "(", "__v8hi", ")", "__A", ",", "__B", ")", ";"], "File": "xopintrin", "Func": "_mm_roti_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 169, "Length": 37, "Cover_Rate": 0.9736842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_veorq_u16", "(", "uint16x8_t", "__a", ",", "uint16x8_t", "__b", ")", "{", "return", "__builtin_mve_veorq_uv8hi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_veorq_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 170, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "x", ".", "v", "=", "(", "vec_uchar16", ")", "(", "count", ")", ";", "x", ".", "i", "[", "<NUM_LIT>", "]", "=", "cnt", "=", "<NUM_LIT>", "-", "(", "x", ".", "i", "[", "<NUM_LIT>", "]", "&", "~", "<NUM_LIT>", ")", ";", "x", ".", "v", "=", "vec_splat", "(", "x", ".", "v", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["mask", "=", "(", "cnt", "&", "<NUM_LIT>", ")", "?", "vec_splat_u8", "(", "<NUM_LIT>", ")", ":", "vec_splat_u8", "(", "-", "<NUM_LIT>", ")", ";"], "File": "si2vmx", "Func": "si_rotqmbybi", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 171, "Length": 66, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "origstr", "=", "XSTR", "(", "x", ",", "<NUM_LIT>", ")", ";", "const", "char", "*", "str", ";", "str", "=", "(", "*", "targetm", ".", "strip_name_encoding", ")", "(", "origstr", ")", ";", "assemble_name", "(", "file", ",", "str", ")", ";", "if", "(", "!", "current_function_uses_pic_offset_table", ")", "output_operand_lossage", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "cris3", "Func": "cris_asm_output_symbol_ref", "Target": "cris", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 172, "Length": 47, "Cover_Rate": 0.5164835164835165, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "mem", ";", "mem", "=", "gen_frame_mem", "(", "mode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset", ")", ")", ";", "fn", "(", "gen_rtx_REG", "(", "mode", ",", "regno", ")", ",", "mem", ")", ";"], "ground_truth": ["}"], "File": "mips", "Func": "mips_save_restore_reg", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 173, "Length": 32, "Cover_Rate": 0.6530612244897959, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "llvm", "::", "create<ISA_LIT>ELFObjectWriter", "(", "bool", "Is64Bit", ",", "uint8_t", "OSABI", ",", "bool", "HasRelocationAddend", ",", "raw_pwrite_stream", "&", "OS", ")", "{"], "ground_truth": ["auto", "MOTW", "=", "llvm", "::", "make_unique", "<", "<ISA_LIT>ELFObjectWriter", ">", "(", "Is64Bit", ",", "OSABI", ",", "HasRelocationAddend", ")", ";"], "File": "AMDGPUELFObjectWriter16", "Func": "createAMDGPUELFObjectWriter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 174, "Length": 41, "Cover_Rate": 0.7192982456140351, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_dpbusds_avx_epi32", "(", "__m256i", "__A", ",", "__m256i", "__B", ",", "__m256i", "__C", ")", "{"], "ground_truth": ["return", "(", "__m256i", ")", "__builtin_ia32_vpdpbusds_v8si", "(", "(", "__v8si", ")", "__A", ",", "(", "__v8si", ")", "__B", ",", "(", "__v8si", ")", "__C", ")", ";"], "File": "avxvnniintrin", "Func": "_mm256_dpbusds_avx_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 175, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Invert", ")", "return", "Op0", ";", "CCode", "=", "<STR_LIT>", "(", "CCode", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getConstant", "(", "CCode", ",", "<STR_LIT>", ")", ",", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "}", "bool", "isFP", "=", "Op1", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ".", "isFloatingPoint", "(", ")", ";", "unsigned", "<ISA_LIT>CC", "=", "Translate<ISA_LIT>CC", "(", "CC", ",", "isFP", ",", "Op0", ",", "Op1", ",", "DAG", ")", ";", "if", "(", "<ISA_LIT>CC", "==", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "EFLAGS", "=", "EmitCmp", "(", "Op0", ",", "Op1", ",", "<ISA_LIT>CC", ",", "DAG", ")", ";", "EFLAGS", "=", "ConvertCmpIfNecessary", "(", "EFLAGS", ",", "DAG", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getConstant", "(", "<ISA_LIT>CC", ",", "<STR_LIT>", ")", ",", "EFLAGS", ")", ";"], "File": "X86ISelLowering116", "Func": "LowerSETCC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 176, "Length": 135, "Cover_Rate": 0.3013392857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ArrayRef", "<", "MCPhysReg", ">", "ArgVGPRs", "=", "makeArrayRef", "(", "<STR_LIT>", ".", "begin", "(", ")", ",", "<NUM_LIT>", ")", ";", "unsigned", "RegIdx", "=", "CCInfo", ".", "getFirstUnallocated", "(", "ArgVGPRs", ")", ";", "if", "(", "RegIdx", "==", "ArgVGPRs", ".", "size", "(", ")", ")", "{", "int64_t", "Offset", "=", "CCInfo", ".", "AllocateStack", "(", "<NUM_LIT>", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "return", "ArgDescriptor", "::", "createStack", "(", "Offset", ",", "Mask", ")", ";", "}", "unsigned", "Reg", "=", "ArgVGPRs", "[", "RegIdx", "]", ";", "Reg", "=", "CCInfo", ".", "AllocateReg", "(", "Reg", ")", ";", "assert", "(", "Reg", "!=", "<STR_LIT>", ")", ";"], "ground_truth": ["MachineFunction", "&", "MF", "=", "CCInfo", ".", "getMachineFunction", "(", ")", ";"], "File": "SIISelLowering10", "Func": "allocateVGPR32Input", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 177, "Length": 98, "Cover_Rate": 0.5268817204301075, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegDefsUses", "::", "RegDefsUses", "(", "TargetMachine", "&", "TM", ")", ":", "TRI", "(", "*", "TM", ".", "getRegisterInfo", "(", ")", ")", ",", "Defs", "(", "TRI", ".", "getNumRegs", "(", ")", ",", "false", ")", ",", "Uses", "(", "TRI", ".", "getNumRegs", "(", ")", ",", "false", ")", "{"], "ground_truth": ["}"], "File": "MipsDelaySlotFiller", "Func": "RegDefsUses", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 178, "Length": 42, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "pregs", ".", "clear", "(", ")", ";", "for", "(", "auto", "succ", ":", "SuccMBBs", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "UnavailPredRegs", ".", "size", "(", ")", ";", "i", "++", ")", "{", "if", "(", "succ", "->", "getMBB", "(", ")", "->", "isLiveIn", "(", "UnavailPredRegs", "[", "i", "]", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "TRI", "->", "getName", "(", "UnavailPredRegs", "[", "i", "]", ")", "<<", "<STR_LIT>", "<<", "succ", "->", "getMBB", "(", ")", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", ")", ";", "pregs", ".", "push_back", "(", "UnavailPredRegs", "[", "i", "]", ")", ";"], "ground_truth": ["}"], "File": "PatmosSPReduce1", "Func": "getLoopLiveOutPRegs", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 179, "Length": 94, "Cover_Rate": 0.7401574803149606, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "off_t", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", ";", "i", "++", ")", "{", "if", "(", "orig", "[", "i", "]", "==", "'\\0'", "&&", "equiv", "[", "i", "]", "==", "'\\0'", ")", "return", "TRUE", ";", "if", "(", "orig", "[", "i", "]", "==", "'\\0'", "||", "equiv", "[", "i", "]", "==", "'\\0'", ")", "return", "FALSE", ";", "if", "(", "orig", "[", "i", "]", "!=", "equiv", "[", "i", "]", ")", "{", "if", "(", "(", "orig", "[", "i", "]", "==", "'W'", "||", "orig", "[", "i", "]", "==", "'L'", ")", "&&", "equiv", "[", "i", "]", "==", "'Q'", ")", "continue", ";", "if", "(", "(", "orig", "[", "i", "]", "==", "'1'", "||", "orig", "[", "i", "]", "==", "'3'", ")", "&&", "equiv", "[", "i", "]", "==", "'6'", ")", "continue", ";"], "ground_truth": ["if", "(", "(", "orig", "[", "i", "]", "==", "'6'", "||", "orig", "[", "i", "]", "==", "'2'", ")", "&&", "equiv", "[", "i", "]", "==", "'4'", ")", "continue", ";"], "File": "X86DisassemblerDecoder18", "Func": "is64BitEquivalent", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 180, "Length": 146, "Cover_Rate": 0.874251497005988, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>InstrInfo", "::", "getFSOpcode", "(", "unsigned", "OpcCJE", ")", "{", "switch", "(", "OpcCJE", ")", "{", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["default", ":", "break", ";"], "File": "X86InstrInfo8", "Func": "getFSOpcode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 181, "Length": 42, "Cover_Rate": 0.65625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "std", "::", "string", "&", "sec_name", "=", "PAN", "::", "getFrameSectionName", "(", "FnName", ")", ";"], "ground_truth": ["return", "get<ISA_LIT>Section", "(", "sec_name", ",", "UDATA_OVR", ")", ";"], "File": "PIC16TargetObjectFile", "Func": "SectionForFrame", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 182, "Length": 22, "Cover_Rate": 0.5641025641025641, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", "=", "Op", ".", "getDebugLoc", "(", ")", ";"], "ground_truth": ["const", "BlockAddress", "*", "BA", "=", "cast", "<", "BlockAddressSDNode", ">", "(", "Op", ")", "->", "getBlockAddress", "(", ")", ";"], "File": "XCoreISelLowering", "Func": "LowerBlockAddress", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 183, "Length": 26, "Cover_Rate": 0.3561643835616438, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "is<ISA_LIT>64", "(", ")", ")", "addRegG8RCOperands", "(", "Inst", ",", "N", ")", ";"], "ground_truth": ["else", "addRegGPRCOperands", "(", "Inst", ",", "N", ")", ";"], "File": "PPCAsmParser (2)", "Func": "addRegGxRCOperands", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 184, "Length": 21, "Cover_Rate": 0.6176470588235294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "COffs", "||", "COffs", "->", "getZExtValue", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "SDValue", "Chain", "=", "LD", "->", "getChain", "(", ")", ";", "SDValue", "Base", "=", "LD", "->", "getBasePtr", "(", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Base", ",", "getAL", "(", "CurDAG", ",", "SDLoc", "(", "N", ")", ")", ",", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "Chain", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Ops", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelDAGToDAG11", "Func": "tryT1IndexedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 185, "Length": 92, "Cover_Rate": 0.46, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "type", "==", "bool_short_type_node", ")", "return", "<STR_LIT>", ";", "if", "(", "type", "==", "pixel_type_node", ")", "return", "<STR_LIT>", ";", "if", "(", "type", "==", "bool_int_type_node", ")", "return", "<STR_LIT>", ";", "if", "(", "type", "==", "bool_long_type_node", ")", "return", "<STR_LIT>", ";", "if", "(", "TARGET_FLOAT128_TYPE", ")", "{", "if", "(", "type", "==", "ieee128_float_type_node", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "type", "==", "ibm128_float_type_node", ")", "return", "<STR_LIT>", ";"], "File": "powerpcspe", "Func": "rs6000_mangle_type", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 186, "Length": 59, "Cover_Rate": 0.3710691823899371, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "EltTy", "=", "UnpkOp", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getVectorElementType", "(", ")", ";", "if", "(", "(", "ExtVal", "==", "<NUM_LIT>", "&&", "EltTy", "==", "<STR_LIT>", ")", "||", "(", "ExtVal", "==", "<NUM_LIT>", "&&", "EltTy", "==", "<STR_LIT>", ")", "||", "(", "ExtVal", "==", "<NUM_LIT>", "&&", "EltTy", "==", "<STR_LIT>", ")", ")", "return", "Src", ";", "APInt", "Mask", "=", "C", "->", "getAPIntValue", "(", ")", ".", "trunc", "(", "EltTy", ".", "getSizeInBits", "(", ")", ")", ";", "Dup", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "UnpkOp", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "Mask", ".", "zextOrTrunc", "(", "<NUM_LIT>", ")", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "And", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "UnpkOp", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "UnpkOp", ",", "Dup", ")", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "DL", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "And", ")", ";", "}", "SDValue", "Mask", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "Src", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "MemVT", ";", "switch", "(", "Opc", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "MemVT", "=", "cast", "<", "VTSDNode", ">", "(", "Src", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getVT", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "MemVT", "=", "cast", "<", "VTSDNode", ">", "(", "Src", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getVT", "(", ")", ";"], "ground_truth": ["break", ";"], "File": "AArch64ISelLowering7", "Func": "performSVEAndCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 187, "Length": 272, "Cover_Rate": 0.556237218813906, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "lowerIS_FPCLASS", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "DL", "(", "Op", ")", ";", "MVT", "ResultVT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "SDValue", "Arg", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "auto", "CNode", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "Check", "=", "CNode", "->", "getZExtValue", "(", ")", ";", "unsigned", "TDCMask", "=", "<NUM_LIT>", ";", "if", "(", "Check", "&", "fcSNan", ")", "TDCMask", "|=", "<STR_LIT>", "|", "<STR_LIT>", ";", "if", "(", "Check", "&", "fcQNan", ")", "TDCMask", "|=", "<STR_LIT>", "|", "<STR_LIT>", ";", "if", "(", "Check", "&", "fcPosInf", ")", "TDCMask", "|=", "<STR_LIT>", ";", "if", "(", "Check", "&", "fcNegInf", ")", "TDCMask", "|=", "<STR_LIT>", ";", "if", "(", "Check", "&", "fcPosNormal", ")", "TDCMask", "|=", "<STR_LIT>", ";", "if", "(", "Check", "&", "fcNegNormal", ")", "TDCMask", "|=", "<STR_LIT>", ";", "if", "(", "Check", "&", "fcPosSubnormal", ")", "TDCMask", "|=", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "Check", "&", "fcNegSubnormal", ")", "TDCMask", "|=", "<STR_LIT>", ";"], "File": "SystemZISelLowering57", "Func": "lowerIS_FPCLASS", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 188, "Length": 153, "Cover_Rate": 0.6322314049586777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "*", "body_cost", "=", "cost", "[", "vect_body", "]", ";", "*", "epilogue_cost", "=", "cost", "[", "vect_epilogue", "]", ";"], "ground_truth": ["}"], "File": "spu", "Func": "spu_finish_cost", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 189, "Length": 17, "Cover_Rate": 0.30357142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>SelectionDAGInfo", "::", "~", "<ISA_LIT>SelectionDAGInfo", "(", ")", "{"], "ground_truth": ["}"], "File": "OpenRISCSelectionDAGInfo", "Func": "~OpenRISCSelectionDAGInfo", "Target": "OpenRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 190, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "insn", ")", "==", "INSN", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "PARALLEL", "&&", "GET_CODE", "(", "XVECEXP", "(", "PATTERN", "(", "insn", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "==", "UNSPEC", "&&", "XINT", "(", "XVECEXP", "(", "PATTERN", "(", "insn", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "==", "UNSPEC_EXECUTE", ")", "return", "XVECEXP", "(", "XVECEXP", "(", "PATTERN", "(", "insn", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "return", "NULL_RTX", ";"], "ground_truth": ["}"], "File": "s3903", "Func": "s390_execute_label", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 191, "Length": 79, "Cover_Rate": 0.9080459770114943, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vstrhq_u32", "(", "uint16_t", "*", "__addr", ",", "uint32x4_t", "__value", ")", "{", "__builtin_mve_vstrhq_uv4si", "(", "(", "__builtin_neon_hi", "*", ")", "__addr", ",", "__value", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vstrhq_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 192, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterMCAsmParser", "<", "<ISA_LIT>AsmParser", ">", "Z", "(", "TheARM64leTarget", ")", ";"], "ground_truth": ["RegisterMCAsmParser", "<", "<ISA_LIT>AsmParser", ">", "W", "(", "TheARM64beTarget", ")", ";"], "File": "AArch64AsmParser2", "Func": "LLVMInitializeAArch64AsmParser", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 193, "Length": 18, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "UseFastISel", "=", "false", ";", "UseFastISel", "|=", "STI", ".", "isTargetMachO", "(", ")", "&&", "!", "STI", ".", "isThumb1Only", "(", ")", ";", "UseFastISel", "|=", "STI", ".", "isTargetLinux", "(", ")", "&&", "!", "STI", ".", "isThumb", "(", ")", ";", "UseFastISel", "|=", "STI", ".", "isTargetNaCl", "(", ")", "&&", "!", "STI", ".", "isThumb", "(", ")", ";", "if", "(", "UseFastISel", ")", "{", "TM", ".", "Options", ".", "NoFramePointerElim", "=", "true", ";", "return", "new", "<ISA_LIT>FastISel", "(", "funcInfo", ",", "libInfo", ")", ";", "}"], "ground_truth": ["return", "nullptr", ";"], "File": "ARMFastISel17", "Func": "createFastISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 194, "Length": 76, "Cover_Rate": 0.5984251968503937, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "cmpInst", "=", "BuildMI", "(", "MF", ",", "DL3", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "reg", ")", ".", "addReg", "(", "getSlaveReg1", "(", "reg", ")", ")", ";", "lastCheck", "->", "insert", "(", "CI", ",", "cmpInst", ")", ";", "MachineInstr", "*", "copyMoveM", "=", "BuildMI", "(", "MF", ",", "DL3", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "reg", ")", ".", "addReg", "(", "getSlaveReg2", "(", "reg", ")", ")", ".", "addReg", "(", "reg", ")", ";"], "ground_truth": ["lastCheck", "->", "insert", "(", "CI", ",", "copyMoveM", ")", ";"], "File": "NEMESIS", "Func": "insertVoting", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 195, "Length": 85, "Cover_Rate": 0.425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512d", ")", "__builtin_ia32_vfnmaddpd512_mask3", "(", "(", "__v8df", ")", "__A", ",", "(", "__v8df", ")", "__B", ",", "(", "__v8df", ")", "__C", ",", "(", "__mmask8", ")", "__U", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_mask3_fnmadd_round_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 196, "Length": 30, "Cover_Rate": 0.4838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "LoadLinkSP", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "StackPtr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "LoadLinkSP", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "dl", ",", "SP", ",", "SaveSP", ")", ";", "return", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "LoadLinkSP", ",", "StackPtr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "PPCISelLowering130", "Func": "LowerSTACKRESTORE", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 197, "Length": 73, "Cover_Rate": 0.4591194968553459, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "Optional", "<", "CodeModel", "::", "Model", ">", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "JIT", ")", ":", "LLVMTargetMachine", "(", "T", ",", "getDataLayoutString", "(", "TT", ")", ",", "TT", ",", "CPU", ",", "computeFSAdditions", "(", "FS", ",", "OL", ",", "TT", ")", ",", "Options", ",", "getEffectiveRelocModel", "(", "TT", ",", "RM", ")", ",", "getEffective<ISA_LIT>CodeModel", "(", "TT", ",", "CM", ",", "JIT", ")", ",", "OL", ")", ",", "TLOF", "(", "createTLOF", "(", "getTargetTriple", "(", ")", ")", ")", ",", "TargetABI", "(", "computeTargetABI", "(", "TT", ",", "Options", ")", ")", "{"], "ground_truth": ["initAsmInfo", "(", ")", ";"], "File": "PPCTargetMachine1", "Func": "PPCTargetMachine", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 198, "Length": 117, "Cover_Rate": 0.9915254237288136, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "File": "AArch64AsmParser2", "Func": "addImm0_31Operands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 199, "Length": 24, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "override", "{", "return", "&", "DL", ";"], "ground_truth": ["}"], "File": "ARMSubtarget116", "Func": "getDataLayout", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 200, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "removeUseSoftFloat", "(", "Function", "&", "F", ")", "{", "AttrBuilder", "B", ";", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", ")", ";", "B", ".", "addAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "F", ".", "removeAttributes", "(", "AttributeList", "::", "FunctionIndex", ",", "B", ")", ";"], "ground_truth": ["if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "{"], "File": "Mips16HardFloat27", "Func": "removeUseSoftFloat", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 201, "Length": 51, "Cover_Rate": 0.6986301369863014, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstrInfo", "::", "<ISA_LIT>InstrInfo", "(", ")", ":", "<ISA_LIT>GenInstrInfo", "(", ")", "{"], "ground_truth": ["}"], "File": "AGCInstrInfo", "Func": "AGCInstrInfo", "Target": "AGC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 202, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "Op", ".", "isFPImm", "(", ")", ")", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "assert", "(", "OpNo", "<", "Desc", ".", "getNumOperands", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Desc", ".", "TSFlags", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "const", "MCOperandInfo", "&", "Info", "=", "Desc", ".", "OpInfo", "[", "OpNo", "]", ";", "if", "(", "Info", ".", "OperandType", "==", "<STR_LIT>", ")", "{", "O", "<<", "toString", "(", "APFloat", "(", "float", "(", "Op", ".", "getFPImm", "(", ")", ")", ")", ")", ";", "}", "else", "{", "assert", "(", "Info", ".", "OperandType", "==", "<STR_LIT>", ")", ";", "O", "<<", "toString", "(", "APFloat", "(", "Op", ".", "getFPImm", "(", ")", ")", ")", ";", "}", "}", "else", "{", "assert", "(", "(", "OpNo", "<", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ".", "getNumOperands", "(", ")", "||", "(", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ".", "TSFlags", "&", "<STR_LIT>", ")", ")", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "assert", "(", "Op", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["Op", ".", "getExpr", "(", ")", "->", "print", "(", "O", ",", "&", "MAI", ")", ";"], "File": "WebAssemblyInstPrinter10", "Func": "printOperand", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 203, "Length": 186, "Cover_Rate": 0.42081447963800905, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "CmpVT", "=", "Op0", ".", "getValueType", "(", ")", ";", "if", "(", "CmpVT", ".", "isFloatingPoint", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op0", ",", "Op1", ")", ";", "assert", "(", "(", "CmpVT", "==", "<STR_LIT>", "||", "CmpVT", "==", "<STR_LIT>", "||", "CmpVT", "==", "<STR_LIT>", "||", "CmpVT", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "CmpVT", "==", "<STR_LIT>", "&&", "!", "Subtarget", ".", "isAtom", "(", ")", "&&", "!", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ".", "hasMinSize", "(", ")", ")", "{", "ConstantSDNode", "*", "COp0", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op0", ")", ";", "ConstantSDNode", "*", "COp1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op1", ")", ";", "if", "(", "(", "COp0", "&&", "!", "COp0", "->", "getAPIntValue", "(", ")", ".", "isSignedIntN", "(", "<NUM_LIT>", ")", ")", "||", "(", "COp1", "&&", "!", "COp1", "->", "getAPIntValue", "(", ")", ".", "isSignedIntN", "(", "<NUM_LIT>", ")", ")", ")", "{", "unsigned", "ExtendOp", "=", "is<ISA_LIT>CCUnsigned", "(", "<ISA_LIT>CC", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "<ISA_LIT>CC", "==", "<STR_LIT>", "||", "<ISA_LIT>CC", "==", "<STR_LIT>", ")", "{", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "In", "=", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["unsigned", "EffBits", "=", "In", ".", "getScalarValueSizeInBits", "(", ")", "-", "DAG", ".", "ComputeNumSignBits", "(", "In", ")", "+", "<NUM_LIT>", ";"], "File": "X86ISelLowering (2)7", "Func": "EmitCmp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 204, "Length": 206, "Cover_Rate": 0.4835680751173709, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TII", "=", "ST", "->", "getInstrInfo", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "bool", "OptForSize", "=", "F", ".", "hasFnAttribute", "(", "Attribute", "::", "OptimizeForSize", ")", ";", "ShouldCombineAggressively", "=", "MF", ".", "getTarget", "(", ")", ".", "getOptLevel", "(", ")", "<=", "CodeGenOpt", "::", "Default", ";", "if", "(", "!", "OptForSize", "&&", "ST", "->", "isTinyCore", "(", ")", ")", "IsConst64Disabled", "=", "true", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "PotentiallyNewifiableTFR", ".", "clear", "(", ")", ";", "findPotentialNewifiableTFRs", "(", "MBB", ")", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "MI", "=", "MBB", ".", "begin", "(", ")", ",", "End", "=", "MBB", ".", "end", "(", ")", ";", "MI", "!=", "End", ";", ")", "{", "MachineInstr", "&", "I1", "=", "*", "MI", "++", ";", "if", "(", "I1", ".", "isDebugInstr", "(", ")", ")", "continue", ";", "if", "(", "ShouldCombineAggressively", "&&", "PotentiallyNewifiableTFR", ".", "count", "(", "&", "I1", ")", ")", "continue", ";"], "ground_truth": ["if", "(", "!", "isCombinableInstType", "(", "I1", ",", "TII", ",", "ShouldCombineAggressively", ")", ")", "continue", ";"], "File": "HexagonCopyToCombine (2)1", "Func": "runOnMachineFunction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 205, "Length": 155, "Cover_Rate": 0.5849056603773585, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<ISA_LIT>AsmPrinter", "::", "emitInstruction", "(", "MI", ")", ";", "case", "TargetOpcode", "::", "PATCHABLE_FUNCTION_ENTER", ":", "{", "MCSymbol", "*", "BeginOfSled", "=", "OutContext", ".", "createTempSymbol", "(", ")", ";", "MCSymbol", "*", "EndOfSled", "=", "OutContext", ".", "createTempSymbol", "(", ")", ";", "OutStreamer", "->", "emitLabel", "(", "BeginOfSled", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "EndOfSled", ",", "OutContext", ")", ")", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "OutContext", ".", "getOrCreateSymbol", "(", "<STR_LIT>", ")", ",", "OutContext", ")", ")", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ")", ";", "OutStreamer", "->", "emitLabel", "(", "EndOfSled", ")", ";", "recordSled", "(", "BeginOfSled", ",", "*", "MI", ",", "SledKind", "::", "FUNCTION_ENTER", ")", ";", "break", ";", "}", "case", "TargetOpcode", "::", "PATCHABLE_RET", ":", "{", "unsigned", "RetOpcode", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "MCInst", "RetInst", ";", "RetInst", ".", "setOpcode", "(", "RetOpcode", ")", ";", "for", "(", "const", "auto", "&", "MO", ":", "make_range", "(", "std", "::", "next", "(", "MI", "->", "operands_begin", "(", ")", ")", ",", "MI", "->", "operands_end", "(", ")", ")", ")", "{", "MCOperand", "MCOp", ";", "if", "(", "Lower<ISA_LIT>MachineOperandToMCOperand", "(", "MO", ",", "MCOp", ",", "*", "this", ")", ")", "RetInst", ".", "addOperand", "(", "MCOp", ")", ";", "}", "bool", "IsConditional", ";", "if", "(", "RetOpcode", "==", "<STR_LIT>", ")", "{", "IsConditional", "=", "true", ";", "}", "else", "if", "(", "RetOpcode", "==", "<STR_LIT>", "||", "RetOpcode", "==", "<STR_LIT>", "||", "RetOpcode", "==", "<STR_LIT>", ")", "{", "break", ";", "}", "else", "if", "(", "RetOpcode", "==", "<STR_LIT>", "||", "RetOpcode", "==", "<STR_LIT>", ")", "{", "IsConditional", "=", "false", ";", "}", "else", "{", "EmitToStreamer", "(", "*", "OutStreamer", ",", "RetInst", ")", ";", "break", ";", "}", "MCSymbol", "*", "FallthroughLabel", ";", "if", "(", "IsConditional", ")", "{", "FallthroughLabel", "=", "OutContext", ".", "createTempSymbol", "(", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<STR_LIT>", "(", "static_cast", "<", "<STR_LIT>", ">", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "FallthroughLabel", ",", "OutContext", ")", ")", ")", ";", "RetInst", "=", "MCInst", "(", ")", ";", "RetInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "}", "OutStreamer", "->", "emitCodeAlignment", "(", "<NUM_LIT>", ")", ";", "MCSymbol", "*", "BeginOfSled", "=", "OutContext", ".", "createTempSymbol", "(", ")", ";", "OutStreamer", "->", "emitLabel", "(", "BeginOfSled", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "RetInst", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ")", ";"], "File": "PPCAsmPrinter14", "Func": "emitInstruction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 206, "Length": 490, "Cover_Rate": 0.6960227272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "const", "GCNSubtarget", "&", "ST", "=", "MBB", ".", "getParent", "(", ")", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "hasNoSdstCMPX", "(", ")", ")", "Opcode", "=", "<STR_LIT>", "(", "Opcode", ")", ";", "assert", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", ";", "if", "(", "TRI", "->", "isVGPR", "(", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "{", "Opcode", "=", "<STR_LIT>", "(", "Opcode", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "auto", "I", "=", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ";", "if", "(", "!", "ST", ".", "hasNoSdstCMPX", "(", ")", ")", "I", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ";", "I", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "I", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "{", "const", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "unsigned", "Exec", "=", "ST", ".", "isWave32", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "const", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "int64_t", "KillVal", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "assert", "(", "KillVal", "==", "<NUM_LIT>", "||", "KillVal", "==", "-", "<NUM_LIT>", ")", ";", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "int64_t", "Imm", "=", "Op", ".", "getImm", "(", ")", ";", "assert", "(", "Imm", "==", "<NUM_LIT>", "||", "Imm", "==", "-", "<NUM_LIT>", ")", ";", "if", "(", "Imm", "==", "KillVal", ")", "{", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "ST", ".", "isWave32", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "Exec", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "SIInsertSkips", "Func": "kill", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 207, "Length": 471, "Cover_Rate": 0.6339165545087483, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstructionBuffer", "(", "TIt", "Start", ",", "TIt", "End", ")", ":", "Buffer", "(", "Start", ",", "End", ")", "{"], "ground_truth": ["}"], "File": "M68kDisassembler", "Func": "M68kInstructionBuffer", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 208, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "poly128_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vreinterpretq_p128_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 209, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetStreamer", "::", "emitNop", "(", "SMLoc", "IDLoc", ",", "const", "MCSubtargetInfo", "*", "STI", ")", "{", "if", "(", "isMicro<ISA_LIT>", "(", "STI", ")", ")", "emitRR", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "IDLoc", ",", "STI", ")", ";", "else", "emitRRI", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "IDLoc", ",", "STI", ")", ";"], "ground_truth": ["}"], "File": "MipsTargetStreamer (2)1", "Func": "emitNop", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 210, "Length": 51, "Cover_Rate": 0.8095238095238095, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isUnary", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "i", "+=", "<NUM_LIT>", ")", "if", "(", "!", "isConstantOrUndef", "(", "N", "->", "getMaskElt", "(", "i", ")", ",", "i", "*", "<NUM_LIT>", "+", "j", ")", "||", "!", "isConstantOrUndef", "(", "N", "->", "getMaskElt", "(", "i", "+", "<NUM_LIT>", ")", ",", "i", "*", "<NUM_LIT>", "+", "k", ")", ")", "return", "false", ";", "}", "else", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "i", "+=", "<NUM_LIT>", ")", "if", "(", "!", "isConstantOrUndef", "(", "N", "->", "getMaskElt", "(", "i", ")", ",", "i", "*", "<NUM_LIT>", "+", "j", ")", "||", "!", "isConstantOrUndef", "(", "N", "->", "getMaskElt", "(", "i", "+", "<NUM_LIT>", ")", ",", "i", "*", "<NUM_LIT>", "+", "k", ")", "||", "!", "isConstantOrUndef", "(", "N", "->", "getMaskElt", "(", "i", "+", "<NUM_LIT>", ")", ",", "i", "*", "<NUM_LIT>", "+", "j", ")", "||", "!", "isConstantOrUndef", "(", "N", "->", "getMaskElt", "(", "i", "+", "<NUM_LIT>", ")", ",", "i", "*", "<NUM_LIT>", "+", "k", ")", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "PPCISelLowering71", "Func": "isVPKUWUMShuffleMask", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 211, "Length": 160, "Cover_Rate": 0.7174887892376681, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FPUTopSavedRegOff", "=", "Off", ";"], "ground_truth": ["}"], "File": "MipsMachineFunction11", "Func": "setFPUTopSavedRegOff", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 212, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Start", "=", "<NUM_LIT>", ";", "unsigned", "End", "=", "NumSectionElts", "/", "<NUM_LIT>", ";", "for", "(", "unsigned", "s", "=", "<NUM_LIT>", ";", "s", "<", "NumSections", ";", "++", "s", ")", "{", "for", "(", "unsigned", "i", "=", "Start", ";", "i", "!=", "End", ";", "++", "i", ")", "{", "ShuffleMask", ".", "push_back", "(", "i", ")", ";", "ShuffleMask", ".", "push_back", "(", "i", "+", "NumSectionElts", ")", ";", "}", "Start", "+=", "NumSectionElts", ";"], "ground_truth": ["End", "+=", "NumSectionElts", ";"], "File": "X86ShuffleDecode26", "Func": "DecodeUNPCKLPMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 213, "Length": 67, "Cover_Rate": 0.5583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "RegList", "=", "DRegList", ";", "break", ";", "case", "<STR_LIT>", ":", "RegList", "=", "QRegList", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "}", "unsigned", "RegResult", "=", "State", ".", "AllocateRegBlock", "(", "RegList", ",", "PendingMembers", ".", "size", "(", ")", ")", ";", "if", "(", "RegResult", ")", "{", "for", "(", "SmallVectorImpl", "<", "CCValAssign", ">", "::", "iterator", "It", "=", "PendingMembers", ".", "begin", "(", ")", ";", "It", "!=", "PendingMembers", ".", "end", "(", ")", ";", "++", "It", ")", "{", "It", "->", "convertToReg", "(", "RegResult", ")", ";", "State", ".", "addLoc", "(", "*", "It", ")", ";", "++", "RegResult", ";", "}", "PendingMembers", ".", "clear", "(", ")", ";", "return", "true", ";", "}", "unsigned", "Size", "=", "LocVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "if", "(", "LocVT", "==", "<STR_LIT>", "&&", "State", ".", "getNextStackOffset", "(", ")", "==", "<NUM_LIT>", ")", "{", "unsigned", "RegIdx", "=", "State", ".", "getFirstUnallocated", "(", "RegList", ")", ";", "for", "(", "auto", "&", "It", ":", "PendingMembers", ")", "{", "if", "(", "RegIdx", ">=", "RegList", ".", "size", "(", ")", ")", "It", ".", "convertToMem", "(", "State", ".", "AllocateStack", "(", "Size", ",", "Size", ")", ")", ";", "else", "It", ".", "convertToReg", "(", "State", ".", "AllocateReg", "(", "RegList", "[", "RegIdx", "++", "]", ")", ")", ";"], "ground_truth": ["State", ".", "addLoc", "(", "It", ")", ";"], "File": "ARMCallingConv19", "Func": "CC_ARM_AAPCS_Custom_Aggregate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 214, "Length": 201, "Cover_Rate": 0.3850574712643678, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "selectBDXAddr20Only128", "(", "SDValue", "Addr", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Disp", ",", "SDValue", "&", "Index", ")", "{", "return", "selectBDXAddr", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Addr", ",", "Base", ",", "Disp", ",", "Index", ")", ";"], "ground_truth": ["}"], "File": "SystemZISelDAGToDAG1", "Func": "selectBDXAddr20Only128", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 215, "Length": 36, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "Thumb2InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "DebugLoc", "DL", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";"], "ground_truth": ["if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";"], "File": "Thumb2InstrInfo37", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 216, "Length": 54, "Cover_Rate": 0.3068181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mmask_i32gather_epi32", "(", "__m256i", "__v1_old", ",", "__mmask8", "__mask", ",", "__m256i", "__index", ",", "int", "const", "*", "__addr", ",", "int", "__scale", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_gather3siv8si", "(", "(", "__v8si", ")", "__v1_old", ",", "__addr", ",", "(", "__v8si", ")", "__index", ",", "__mask", ",", "__scale", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin4", "Func": "_mm256_mmask_i32gather_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 217, "Length": 57, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_cvtps2qq512_mask", "(", "(", "__v8sf", ")", "__A", ",", "(", "__v8di", ")", "__W", ",", "(", "__mmask8", ")", "__U", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512dqintrin", "Func": "_mm512_mask_cvt_roundps_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 218, "Length": 25, "Cover_Rate": 0.46296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "Value", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["assert", "(", "Value", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "PPCInstPrinter18", "Func": "printU7ImmOperand", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 219, "Length": 24, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "performSubCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "performAddCarrySubCarryCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performFAddCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performFSubCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performSetCCCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "DCI", ".", "getDAGCombineLevel", "(", ")", ">=", "AfterLegalizeDAG", "&&", "getTargetMachine", "(", ")", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "return", "performMinMaxCombine", "(", "N", ",", "DCI", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "DCI", ".", "isBeforeLegalize", "(", ")", ")", "break", ";", "return", "performMemSDNodeCombine", "(", "cast", "<", "MemSDNode", ">", "(", "N", ")", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performAndCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performOrCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performXorCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performZeroExtendCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performClassCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performFCanonicalizeCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "SDValue", "Src", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Src", ".", "isUndef", "(", ")", ")", "return", "Src", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "performUCharToFloatCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "performCvtF32UByteNCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performFMed3Combine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performCvtPkRTZCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "{", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "Src", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "EltVT", "=", "Src", ".", "getValueType", "(", ")", ";", "if", "(", "EltVT", "==", "<STR_LIT>", ")", "Src", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Src", ")", ";", "SDValue", "Ext", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Src", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VT", ",", "Ext", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering139", "Func": "PerformDAGCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 220, "Length": 484, "Cover_Rate": 0.6855524079320113, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "MI", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "if", "(", "isConditionalBranch", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "!", "isBlockInRange", "(", "MI", ",", "getDestBlock", "(", "MI", ")", ",", "getBranchDisplacementBits", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ")", "{", "fixupConditionalBranch", "(", "MI", ")", ";", "++", "NumRelaxed", ";", "Changed", "=", "true", ";", "}", "}", "return", "Changed", ";"], "ground_truth": ["}"], "File": "AArch64BranchRelaxation10", "Func": "relaxBranchInstructions", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 221, "Length": 60, "Cover_Rate": 0.5769230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "*", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ScratchReg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "LdI", ".", "BaseReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "BaseOpnd", "=", "MI", ".", "getOperand", "(", "LdI", ".", "BaseRegIdx", ")", ";", "BaseOpnd", ".", "setReg", "(", "ScratchReg", ")", ";", "if", "(", "LdI", ".", "IsPrePost", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printReg", "(", "ScratchReg", ",", "TRI", ")", "<<", "'\\n'", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "ScratchReg", ")", ";", "BuildMI", "(", "*", "MBB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "LdI", ".", "BaseReg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "ScratchReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "for", "(", "int", "I", "=", "<NUM_LIT>", ",", "E", "=", "OldCollisions", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "if", "(", "OldCollisions", "[", "I", "]", "==", "&", "MI", ")", "{", "std", "::", "swap", "(", "OldCollisions", "[", "I", "]", ",", "OldCollisions", "[", "E", "-", "<NUM_LIT>", "]", ")", ";", "OldCollisions", ".", "pop_back", "(", ")", ";", "break", ";", "}", "TagMap", "[", "NewTag", "]", ".", "push_back", "(", "&", "MI", ")", ";", "++", "NumCollisionsAvoided", ";", "Fixed", "=", "true", ";"], "ground_truth": ["Modified", "=", "true", ";"], "File": "AArch64FalkorHWPFFix15", "Func": "runOnLoop", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 222, "Length": 231, "Cover_Rate": 0.33624454148471616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "offset", "=", "frame", "->", "cop0_sp_offset", "-", "size", ";", "if", "(", "!", "cfun", "->", "machine", "->", "keep_interrupts_masked_p", ")", "{", "mem", "=", "gen_frame_mem", "(", "word_mode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset", ")", ")", ";", "mips_emit_move", "(", "mem", ",", "gen_rtx_REG", "(", "word_mode", ",", "K1_REG_NUM", ")", ")", ";", "offset", "-=", "UNITS_PER_WORD", ";", "}", "emit_insn", "(", "gen_cop0_move", "(", "gen_rtx_REG", "(", "SImode", ",", "K1_REG_NUM", ")", ",", "gen_rtx_REG", "(", "SImode", ",", "COP0_STATUS_REG_NUM", ")", ")", ")", ";", "if", "(", "!", "cfun", "->", "machine", "->", "keep_interrupts_masked_p", ")", "emit_insn", "(", "gen_lshrsi3", "(", "gen_rtx_REG", "(", "SImode", ",", "K0_REG_NUM", ")", ",", "gen_rtx_REG", "(", "SImode", ",", "K0_REG_NUM", ")", ",", "GEN_INT", "(", "CAUSE_IPL", ")", ")", ")", ";", "mem", "=", "gen_frame_mem", "(", "word_mode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset", ")", ")", ";", "mips_emit_move", "(", "mem", ",", "gen_rtx_REG", "(", "word_mode", ",", "K1_REG_NUM", ")", ")", ";", "offset", "-=", "UNITS_PER_WORD", ";", "if", "(", "!", "cfun", "->", "machine", "->", "keep_interrupts_masked_p", ")", "emit_insn", "(", "gen_insvsi", "(", "gen_rtx_REG", "(", "SImode", ",", "K1_REG_NUM", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "SR_IPL", ")", ",", "gen_rtx_REG", "(", "SImode", ",", "K0_REG_NUM", ")", ")", ")", ";", "if", "(", "!", "cfun", "->", "machine", "->", "keep_interrupts_masked_p", ")", "emit_insn", "(", "gen_insvsi", "(", "gen_rtx_REG", "(", "SImode", ",", "K1_REG_NUM", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "SR_EXL", ")", ",", "gen_rtx_REG", "(", "SImode", ",", "GP_REG_FIRST", ")", ")", ")", ";", "else", "emit_insn", "(", "gen_insvsi", "(", "gen_rtx_REG", "(", "SImode", ",", "K1_REG_NUM", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "SR_IE", ")", ",", "gen_rtx_REG", "(", "SImode", ",", "GP_REG_FIRST", ")", ")", ")", ";", "}", "else", "{", "rtx", "insn", "=", "gen_add3_insn", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "-", "step1", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "emit_insn", "(", "insn", ")", ")", "=", "<NUM_LIT>", ";", "mips_frame_barrier", "(", ")", ";", "size", "-=", "step1", ";", "}", "mips_for_each_saved_acc", "(", "size", ",", "mips_save_reg", ")", ";", "mips_for_each_saved_gpr_and_fpr", "(", "size", ",", "mips_save_reg", ")", ";", "}", "}", "if", "(", "size", ">", "<NUM_LIT>", ")", "{", "if", "(", "SMALL_OPERAND", "(", "-", "size", ")", ")", "RTX_FRAME_RELATED_P", "(", "emit_insn", "(", "gen_add3_insn", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "-", "size", ")", ")", ")", ")", "=", "<NUM_LIT>", ";", "else", "{", "mips_emit_move", "(", "MIPS_PROLOGUE_TEMP", "(", "Pmode", ")", ",", "GEN_INT", "(", "size", ")", ")", ";", "if", "(", "TARGET_MIPS16", ")", "{", "gcc_assert", "(", "frame_pointer_needed", ")", ";", "mips_emit_move", "(", "hard_frame_pointer_rtx", ",", "stack_pointer_rtx", ")", ";", "emit_insn", "(", "gen_sub3_insn", "(", "hard_frame_pointer_rtx", ",", "hard_frame_pointer_rtx", ",", "MIPS_PROLOGUE_TEMP", "(", "Pmode", ")", ")", ")", ";", "mips_emit_move", "(", "stack_pointer_rtx", ",", "hard_frame_pointer_rtx", ")", ";", "}", "else", "emit_insn", "(", "gen_sub3_insn", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "MIPS_PROLOGUE_TEMP", "(", "Pmode", ")", ")", ")", ";"], "ground_truth": ["mips_set_frame_expr", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "stack_pointer_rtx", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "size", ")", ")", ")", ";"], "File": "mips4", "Func": "mips_expand_prologue", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 223, "Length": 427, "Cover_Rate": 0.3540630182421227, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "AArch64LoadStoreOptimizer", "Func": "getMemScale", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 224, "Length": 99, "Cover_Rate": 0.3707865168539326, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "T", "ptr", "(", "NodeId", "N", ")", "const", "{"], "ground_truth": ["return", "static_cast", "<", "T", ">", "(", "ptr", "(", "N", ")", ")", ";"], "File": "RDFGraph", "Func": "ptr", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 225, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isUndef", "(", ")", "||", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "assert", "(", "LiveCPSR", "&&", "<STR_LIT>", ")", ";", "if", "(", "MO", ".", "isKill", "(", ")", ")", "{"], "ground_truth": ["LiveCPSR", "=", "false", ";"], "File": "Thumb2SizeReduction14", "Func": "UpdateCPSRUse", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 226, "Length": 90, "Cover_Rate": 0.8035714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "{", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "return", "(", "Val", ">=", "<NUM_LIT>", "&&", "Val", "<", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser (2)3", "Func": "isMemUImm12Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 227, "Length": 52, "Cover_Rate": 0.6419753086419753, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "TVMMoveMaterializable", "Func": "getPassName", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 228, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>TargetLowering", "*", "getTargetLowering", "(", ")", "const", "override", "{", "return", "&", "TLInfo", ";"], "ground_truth": ["}"], "File": "CAHPSubtarget", "Func": "getTargetLowering", "Target": "CAHP", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 229, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "EmitInstruction", "(", "const", "MCInst", "&", "Inst", ")", "{", "if", "(", "InstPrinter", ")", "InstPrinter", "->", "printInst", "(", "&", "Inst", ",", "OS", ",", "<STR_LIT>", ")", ";", "else", "Inst", ".", "print", "(", "OS", ",", "&", "MAI", ")", ";", "EmitEOL", "(", ")", ";"], "ground_truth": ["}"], "File": "Cpu0AsmStreamer", "Func": "EmitInstruction", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 230, "Length": 42, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "&", "get<ISA_LIT>TargetMachine", "(", ")", "const", "{", "return", "getTM", "<", "<ISA_LIT>TargetMachine", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "F2003fTargetMachine", "Func": "getF2003fTargetMachine", "Target": "F2003f", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 231, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "*", "RC", ":", "SpillRCs", ")", "{", "if", "(", "!", "needToReserveScavengingSpillSlots", "(", "MF", ",", "HRI", ",", "RC", ")", ")", "continue", ";", "unsigned", "Num", "=", "<NUM_LIT>", ";", "switch", "(", "RC", "->", "getID", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "Num", "=", "NumberScavengerSlots", ";", "break", ";", "case", "<STR_LIT>", ":", "Num", "=", "<NUM_LIT>", ";", "break", ";", "}", "unsigned", "S", "=", "HRI", ".", "getSpillSize", "(", "*", "RC", ")", ",", "A", "=", "HRI", ".", "getSpillAlignment", "(", "*", "RC", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Num", ";", "i", "++", ")", "{", "int", "NewFI", "=", "MFI", ".", "CreateSpillStackObject", "(", "S", ",", "A", ")", ";"], "ground_truth": ["RS", "->", "addScavengingFrameIndex", "(", "NewFI", ")", ";"], "File": "HexagonFrameLowering10", "Func": "determineCalleeSaves", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 232, "Length": 111, "Cover_Rate": 0.34049079754601225, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCInstrInfo", "*", "X", "=", "new", "MCInstrInfo", "(", ")", ";", "Init<ISA_LIT>MCInstrInfo", "(", "X", ")", ";", "return", "X", ";"], "ground_truth": ["}"], "File": "R600MCTargetDesc", "Func": "createR600MCInstrInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 233, "Length": 18, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "AS", "=", "GV", "->", "getAddressSpace", "(", ")", ";", "return", "AS", "==", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", "||", "AS", "==", "<ISA_LIT>AS", "::", "REGION_ADDRESS", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateKernelFeatures1", "Func": "isDSAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 234, "Length": 23, "Cover_Rate": 0.42592592592592593, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "ADDiu", "=", "STI", ".", "isABI_N64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "Amount", "==", "<NUM_LIT>", ")", "return", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Amount", ")", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ADDiu", ")", ",", "SP", ")", ".", "addReg", "(", "SP", ")", ".", "addImm", "(", "Amount", ")", ";", "else", "{", "unsigned", "Reg", "=", "loadImmediate", "(", "Amount", ",", "MBB", ",", "I", ",", "DL", ",", "nullptr", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ADDu", ")", ",", "SP", ")", ".", "addReg", "(", "SP", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ";"], "ground_truth": ["}"], "File": "MipsSEInstrInfo14", "Func": "adjustStackPtr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 235, "Length": 106, "Cover_Rate": 0.5955056179775281, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_p128_p16", "(", "poly16x8_t", "__a", ")", "{"], "ground_truth": ["return", "(", "poly128_t", ")", "__a", ";"], "File": "arm", "Func": "neon_vreinterpretq_p128_p16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 236, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSection", "*", "getSectionForConstant", "(", "const", "DataLayout", "&", "DL", ",", "SectionKind", "Kind", ",", "const", "Constant", "*", "C", ")", "const", "override", "{", "return", "ReadOnlySection", ";"], "ground_truth": ["}"], "File": "WebAssemblyTargetObjectFile8", "Func": "getSectionForConstant", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 237, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<ISA_LIT>InstrInfo", "::", "ALU_VEC_021_SCL_122", ":", "std", "::", "swap", "(", "Src", "[", "<NUM_LIT>", "]", ",", "Src", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "<ISA_LIT>InstrInfo", "::", "ALU_VEC_102_SCL_221", ":", "std", "::", "swap", "(", "Src", "[", "<NUM_LIT>", "]", ",", "Src", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "<ISA_LIT>InstrInfo", "::", "ALU_VEC_120_SCL_212", ":", "std", "::", "swap", "(", "Src", "[", "<NUM_LIT>", "]", ",", "Src", "[", "<NUM_LIT>", "]", ")", ";", "std", "::", "swap", "(", "Src", "[", "<NUM_LIT>", "]", ",", "Src", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "<ISA_LIT>InstrInfo", "::", "ALU_VEC_201", ":", "std", "::", "swap", "(", "Src", "[", "<NUM_LIT>", "]", ",", "Src", "[", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["std", "::", "swap", "(", "Src", "[", "<NUM_LIT>", "]", ",", "Src", "[", "<NUM_LIT>", "]", ")", ";"], "File": "R600InstrInfo (2)1", "Func": "Swizzle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 238, "Length": 116, "Cover_Rate": 0.5420560747663551, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MachineOperand", "::", "MO_Immediate", ":", "llvm_report_error", "(", "<STR_LIT>", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "printBasicBlockLabel", "(", "MO", ".", "getMBB", "(", ")", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "O", "<<", "TAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "<<", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "MO", ".", "getIndex", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "O", "<<", "TAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "<<", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "MO", ".", "getIndex", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Static", ")", "{", "std", "::", "string", "Name", "(", "TAI", "->", "getGlobalPrefix", "(", ")", ")", ";", "Name", "+=", "MO", ".", "getSymbolName", "(", ")", ";", "GVStubs", ".", "insert", "(", "Name", ")", ";", "O", "<<", "<STR_LIT>", "<<", "Name", "<<", "<STR_LIT>", ";", "return", ";", "}", "O", "<<", "TAI", "->", "getGlobalPrefix", "(", ")", "<<", "MO", ".", "getSymbolName", "(", ")", ";", "return", ";"], "ground_truth": ["case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{"], "File": "SPUAsmPrinter1", "Func": "printOp", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 239, "Length": 164, "Cover_Rate": 0.5578231292517006, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Val", "=", "MCE", "->", "getValue", "(", ")", ";", "return", "(", "Val", ">=", "<NUM_LIT>", "&&", "Val", "<", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser (2)1", "Func": "isImm0_15", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 240, "Length": 21, "Cover_Rate": 0.35, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "==", "<NUM_LIT>", ")", "return", "true", ";", "gcc_assert", "(", "!", "op_true", "==", "!", "op_false", ")", ";", "if", "(", "!", "op_true", "||", "!", "ix86_valid_mask_cmp_mode", "(", "cmp_mode", ")", ")", "return", "false", ";", "if", "(", "op_false", "==", "CONST0_RTX", "(", "mode", ")", "||", "op_true", "==", "CONST0_RTX", "(", "mode", ")", "||", "(", "INTEGRAL_MODE_P", "(", "mode", ")", "&&", "(", "op_true", "==", "CONSTM1_RTX", "(", "mode", ")", "||", "op_false", "==", "CONSTM1_RTX", "(", "mode", ")", ")", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "i386-expand1", "Func": "ix86_use_mask_cmp_p", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 241, "Length": 80, "Cover_Rate": 0.8163265306122449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "}", "}", "else", "if", "(", "Is", "==", "IS_TTMP", ")", "{", "switch", "(", "RegWidth", ")", "{", "default", ":", "return", "-", "<NUM_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "}", "}", "else", "if", "(", "Is", "==", "IS_SGPR", ")", "{", "switch", "(", "RegWidth", ")", "{", "default", ":", "return", "-", "<NUM_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser13", "Func": "getRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 242, "Length": 115, "Cover_Rate": 0.40636042402826855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_cvtepu16_epi32", "(", "__mmask8", "__U", ",", "__m128i", "__A", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_pmovzxwd128_mask", "(", "(", "__v8hi", ")", "__A", ",", "(", "__v4si", ")", "_mm_setzero_si128", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_maskz_cvtepu16_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 243, "Length": 46, "Cover_Rate": 0.9787234042553191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "Op", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "VT", ")", "return", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "DCI", ".", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ",", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)6", "Func": "PerformPREDICATE_CASTCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 244, "Length": 77, "Cover_Rate": 0.6637931034482759, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_scalef_round_pd", "(", "__mmask8", "__U", ",", "__m512d", "__A", ",", "__m512d", "__B", ",", "const", "int", "__R", ")", "{"], "ground_truth": ["return", "(", "__m512d", ")", "__builtin_ia32_scalefpd512_mask", "(", "(", "__v8df", ")", "__A", ",", "(", "__v8df", ")", "__B", ",", "(", "__v8df", ")", "_mm512_setzero_pd", "(", ")", ",", "(", "__mmask8", ")", "__U", ",", "__R", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_maskz_scalef_round_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 245, "Length": 60, "Cover_Rate": 0.9836065573770492, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "F", ".", "getName", "(", ")", "<<", "<STR_LIT>", ")", ";", "RelooperAlgorithm", "R", ";", "std", "::", "map", "<", "const", "BasicBlock", "*", ",", "Block", "*", ">", "BB2B", ";", "std", "::", "map", "<", "const", "Block", "*", ",", "const", "BasicBlock", "*", ">", "B2BB", ";", "for", "(", "const", "BasicBlock", "&", "BB", ":", "F", ")", "{", "Block", "*", "B", "=", "new", "Block", "(", "BB", ".", "getName", "(", ")", ".", "str", "(", ")", ".", "data", "(", ")", ",", "nullptr", ")", ";", "R", ".", "AddBlock", "(", "B", ")", ";", "assert", "(", "BB2B", ".", "find", "(", "&", "BB", ")", "==", "BB2B", ".", "end", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "B2BB", ".", "find", "(", "B", ")", "==", "B2BB", ".", "end", "(", ")", "&&", "<STR_LIT>", ")", ";", "BB2B", "[", "&", "BB", "]", "=", "B", ";", "B2BB", "[", "B", "]", "=", "&", "BB", ";", "}", "for", "(", "Block", "*", "B", ":", "R", ".", "Blocks", ")", "{"], "ground_truth": ["const", "BasicBlock", "*", "BB", "=", "B2BB", "[", "B", "]", ";"], "File": "Relooper3", "Func": "runOnFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 246, "Length": 163, "Cover_Rate": 0.7442922374429224, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>CallLowering", "::", "<ISA_LIT>CallLowering", "(", "const", "<ISA_LIT>TargetLowering", "&", "TLI", ")", ":", "CallLowering", "(", "&", "TLI", ")", "{"], "ground_truth": ["}"], "File": "RISCVCallLowering", "Func": "RISCVCallLowering", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 247, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GCNTargetMachine", "::", "GCNTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "TargetOptions", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "<ISA_LIT>TargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine103", "Func": "GCNTargetMachine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 248, "Length": 62, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Info", ".", "IsFixed", ")", "return", "AssignFn", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "Info", ".", "Flags", ",", "State", ")", ";", "return", "AssignFnVarArg", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "Info", ".", "Flags", ",", "State", ")", ";"], "ground_truth": ["}"], "File": "AArch64CallLowering33", "Func": "assignArg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 249, "Length": 43, "Cover_Rate": 0.589041095890411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_prefetch", "(", "__P", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "mm3dnow", "Func": "_m_prefetch", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 250, "Length": 10, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_pternlogq128_mask", "(", "(", "__v2di", ")", "__A", ",", "(", "__v2di", ")", "__B", ",", "(", "__v2di", ")", "__C", ",", "__imm", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_ternarylogic_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 251, "Length": 31, "Cover_Rate": 0.5166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MMI", "=", "getAnalysisIfAvailable", "<", "MachineModuleInfo", ">", "(", ")", ";", "MMI", "->", "AnalyzeModule", "(", "M", ")", ";", "const_cast", "<", "TargetLoweringObjectFile", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ".", "Initialize", "(", "OutContext", ",", "TM", ")", ";", "Mang", "=", "new", "Mangler", "(", "OutContext", ",", "*", "TM", ".", "getTargetData", "(", ")", ")", ";", "emitHeader", "(", "M", ",", "OS1", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "OS1", ".", "str", "(", ")", ")", ";", "if", "(", "nvptxSubtarget", ".", "getDrvInterface", "(", ")", "==", "<STR_LIT>", ")", "recordAndEmitFilenames", "(", "M", ")", ";", "SmallString", "<", "<NUM_LIT>", ">", "Str2", ";", "raw_svector_ostream", "OS2", "(", "Str2", ")", ";", "emitDeclarations", "(", "M", ",", "OS2", ")", ";", "for", "(", "Module", "::", "global_iterator", "I", "=", "M", ".", "global_begin", "(", ")", ",", "E", "=", "M", ".", "global_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "printModuleLevelGV", "(", "I", ",", "OS2", ")", ";", "OS2", "<<", "'\\n'", ";", "OutStreamer", ".", "EmitRawText", "(", "OS2", ".", "str", "(", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "NVPTXAsmPrinter68", "Func": "doInitialization", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 252, "Length": 155, "Cover_Rate": 0.8659217877094972, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmLexer", "&", "Lexer", "=", "getLexer", "(", ")", ";", "if", "(", "Lexer", ".", "isNot", "(", "Kind", ")", ")", "{", "return", "Error", "(", "Lexer", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["Operands", ".", "push_back", "(", "std", "::", "unique_ptr", "<", "MCParsedAsmOperand", ">", "(", "<ISA_LIT>Operand", "::", "CreateToken", "(", "Lexer", ".", "getTok", "(", ")", ".", "getString", "(", ")", ",", "Lexer", ".", "getLoc", "(", ")", ")", ")", ")", ";"], "File": "PatmosAsmParser1", "Func": "ParseToken", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 253, "Length": 65, "Cover_Rate": 0.7222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "F", "=", "CGN", "->", "getFunction", "(", ")", ";", "if", "(", "!", "F", "||", "F", "->", "isDeclaration", "(", ")", "||", "<STR_LIT>", "(", "F", ")", ")", "continue", ";", "AddressTakenFunctions", ".", "insert", "(", "CGN", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULDSUtils", "Func": "collectAddressTakenFunctions", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 254, "Length": 36, "Cover_Rate": 0.4044943820224719, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "arc_regno_reg_class", "[", "R30_REG", "]", "=", "GENERAL_REGS", ";", "}", "}", "if", "(", "TARGET_MUL64_SET", ")", "{", "fix_start", "=", "R57_REG", ";", "fix_end", "=", "R59_REG", ";", "strcpy", "(", "rname57", ",", "<STR_LIT>", ")", ";", "strcpy", "(", "rname58", ",", "<STR_LIT>", ")", ";", "strcpy", "(", "rname59", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "arc_tp_regno", "!=", "-", "<NUM_LIT>", ")", "fixed_regs", "[", "arc_tp_regno", "]", "=", "call_used_regs", "[", "arc_tp_regno", "]", "=", "<NUM_LIT>", ";", "if", "(", "TARGET_MULMAC_32BY16_SET", ")", "{", "fix_start", "=", "MUL32x16_REG", ";", "fix_end", "=", "fix_end", ">", "R57_REG", "?", "fix_end", ":", "R57_REG", ";", "strcpy", "(", "rname56", ",", "TARGET_BIG_ENDIAN", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "strcpy", "(", "rname57", ",", "TARGET_BIG_ENDIAN", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "}", "for", "(", "regno", "=", "fix_start", ";", "regno", "<=", "fix_end", ";", "regno", "++", ")", "{", "if", "(", "!", "fixed_regs", "[", "regno", "]", ")", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", ",", "regno", ")", ";", "fixed_regs", "[", "regno", "]", "=", "call_used_regs", "[", "regno", "]", "=", "<NUM_LIT>", ";", "}", "if", "(", "TARGET_RF16", ")", "{", "for", "(", "i", "=", "R4_REG", ";", "i", "<=", "R9_REG", ";", "i", "++", ")", "fixed_regs", "[", "i", "]", "=", "call_used_regs", "[", "i", "]", "=", "<NUM_LIT>", ";", "for", "(", "i", "=", "R16_REG", ";", "i", "<=", "R25_REG", ";", "i", "++", ")", "fixed_regs", "[", "i", "]", "=", "call_used_regs", "[", "i", "]", "=", "<NUM_LIT>", ";", "}", "if", "(", "TARGET_HS", ")", "for", "(", "regno", "=", "R1_REG", ";", "regno", "<", "R32_REG", ";", "regno", "+=", "<NUM_LIT>", ")", "arc_hard_regno_modes", "[", "regno", "]", "=", "S_MODES", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "FIRST_PSEUDO_REGISTER", ";", "i", "++", ")", "if", "(", "i", "<", "ILINK1_REG", ")", "{", "if", "(", "(", "i", "<=", "R3_REG", ")", "||", "(", "(", "i", ">=", "R12_REG", ")", "&&", "(", "i", "<=", "R15_REG", ")", ")", ")", "arc_regno_reg_class", "[", "i", "]", "=", "ARCOMPACT16_REGS", ";", "else", "arc_regno_reg_class", "[", "i", "]", "=", "GENERAL_REGS", ";", "}", "else", "if", "(", "i", "<", "LP_COUNT", ")", "arc_regno_reg_class", "[", "i", "]", "=", "GENERAL_REGS", ";", "else", "arc_regno_reg_class", "[", "i", "]", "=", "NO_REGS", ";", "arc_regno_reg_class", "[", "CC_REG", "]", "=", "NO_REGS", ";", "arc_regno_reg_class", "[", "FRAME_POINTER_REGNUM", "]", "=", "GENERAL_REGS", ";", "arc_regno_reg_class", "[", "ARG_POINTER_REGNUM", "]", "=", "GENERAL_REGS", ";", "if", "(", "TARGET_DPFP", ")", "for", "(", "i", "=", "R40_REG", ";", "i", "<", "R44_REG", ";", "++", "i", ")", "{", "arc_regno_reg_class", "[", "i", "]", "=", "DOUBLE_REGS", ";", "if", "(", "!", "TARGET_ARGONAUT_SET", ")", "CLEAR_HARD_REG_BIT", "(", "reg_class_contents", "[", "GENERAL_REGS", "]", ",", "i", ")", ";", "}", "else", "{", "arc_regno_reg_class", "[", "R40_REG", "]", "=", "ALL_REGS", ";", "arc_regno_reg_class", "[", "R41_REG", "]", "=", "ALL_REGS", ";", "arc_regno_reg_class", "[", "R42_REG", "]", "=", "ALL_REGS", ";", "arc_regno_reg_class", "[", "R43_REG", "]", "=", "ALL_REGS", ";", "fixed_regs", "[", "R40_REG", "]", "=", "<NUM_LIT>", ";", "fixed_regs", "[", "R41_REG", "]", "=", "<NUM_LIT>", ";", "fixed_regs", "[", "R42_REG", "]", "=", "<NUM_LIT>", ";", "fixed_regs", "[", "R43_REG", "]", "=", "<NUM_LIT>", ";", "arc_hard_regno_modes", "[", "R40_REG", "]", "=", "<NUM_LIT>", ";", "arc_hard_regno_modes", "[", "R42_REG", "]", "=", "<NUM_LIT>", ";", "}", "if", "(", "TARGET_SIMD_SET", ")", "{", "gcc_assert", "(", "ARC_FIRST_SIMD_VR_REG", "==", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "ARC_LAST_SIMD_VR_REG", "==", "<NUM_LIT>", ")", ";", "for", "(", "i", "=", "ARC_FIRST_SIMD_VR_REG", ";", "i", "<=", "ARC_LAST_SIMD_VR_REG", ";", "i", "++", ")", "arc_regno_reg_class", "[", "i", "]", "=", "SIMD_VR_REGS", ";"], "ground_truth": ["gcc_assert", "(", "ARC_FIRST_SIMD_DMA_CONFIG_REG", "==", "<NUM_LIT>", ")", ";"], "File": "arc", "Func": "arc_conditional_register_usage", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 255, "Length": 491, "Cover_Rate": 0.7095375722543352, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "++", "NumMovwMovt", ";", "SDValue", "G", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "RelAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "G", ")", ";", "}", "else", "{", "<ISA_LIT>ConstantPoolValue", "*", "CPV", "=", "<ISA_LIT>ConstantPoolConstant", "::", "Create", "(", "GV", ",", "<STR_LIT>", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "CPAddr", ")", ";", "RelAddr", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "}", "SDValue", "SB", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "<STR_LIT>", ",", "PtrVT", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "SB", ",", "RelAddr", ")", ";", "return", "Result", ";", "}", "if", "(", "Subtarget", "->", "useMovt", "(", ")", ")", "{", "++", "NumMovwMovt", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ")", ";", "}", "else", "{", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "GV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "CPAddr", ")", ";", "return", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)6", "Func": "LowerGlobalAddressELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 256, "Length": 251, "Cover_Rate": 0.44821428571428573, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "PPCISelLowering106", "Func": "isDesirableToTransformToIntegerOp", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 257, "Length": 16, "Cover_Rate": 0.32, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "this", "->", "storage", "=", "index", ";"], "ground_truth": ["}"], "File": "operand", "Func": "Px", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 258, "Length": 7, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emitVersion", "(", ")", ";", "emitTargetID", "(", "TargetID", ")", ";", "emitPrintf", "(", "Mod", ")", ";", "getRootMetadata", "(", "<STR_LIT>", ")", "=", "HSAMetadataDoc", "->", "getArrayNode", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUHSAMetadataStreamer", "Func": "begin", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 259, "Length": 26, "Cover_Rate": 0.5909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "!", "isISR", "(", "MF", ")", ";"], "ground_truth": ["}"], "File": "MOSFrameLowering", "Func": "enableShrinkWrapping", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 260, "Length": 8, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmlaq_lane_s16", "(", "int16x8_t", "__a", ",", "int16x8_t", "__b", ",", "int16x4_t", "__c", ",", "const", "int", "__d", ")", "{"], "ground_truth": ["return", "(", "int16x8_t", ")", "__builtin_neon_vmla_lanev8hi", "(", "__a", ",", "__b", ",", "__c", ",", "__d", ")", ";"], "File": "arm", "Func": "neon_vmlaq_lane_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 261, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "<ISA_LIT>TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "*", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{", "case", "'d'", ":", "case", "'y'", ":", "case", "'r'", ":", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "{", "if", "(", "Subtarget", ".", "in<ISA_LIT>16Mode", "(", ")", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "}", "if", "(", "VT", "==", "<STR_LIT>", "&&", "!", "Subtarget", ".", "isGP64bit", "(", ")", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "isGP64bit", "(", ")", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "nullptr", ")", ";", "case", "'f'", ":", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "else", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "else", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "else", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "else", "if", "(", "(", "VT", "==", "<STR_LIT>", ")", "&&", "(", "!", "Subtarget", ".", "isSingleFloat", "(", ")", ")", ")", "{", "if", "(", "Subtarget", ".", "isFP64bit", "(", ")", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "}", "break", ";", "case", "'c'", ":", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "(", "unsigned", ")", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "(", "unsigned", ")", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "nullptr", ")", ";", "case", "'l'", ":", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "(", "unsigned", ")", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "return", "std", "::", "make_pair", "(", "(", "unsigned", ")", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";"], "ground_truth": ["case", "'x'", ":"], "File": "MipsISelLowering131", "Func": "getRegForInlineAsmConstraint", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 262, "Length": 419, "Cover_Rate": 0.7442273534635879, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "return", "PerformADDCombine", "(", "N", ",", "DCI", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "PerformSUBCombine", "(", "N", ",", "DCI", ")", ";"], "File": "ARMISelLowering124", "Func": "PerformDAGCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 263, "Length": 50, "Cover_Rate": 0.6756756756756757, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "++", "RI", ";", "assert", "(", "RI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "RI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "RI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "&&", "RI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "RI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", ";", "++", "RI", ";", "MachineBasicBlock", "::", "instr_iterator", "FI", "(", "RI", ".", "base", "(", ")", ")", ";", "MBB", ".", "splice", "(", "std", "::", "next", "(", "I", ")", ",", "&", "MBB", ",", "FI", ",", "I", ")", ";", "FilledSlots", "+=", "<NUM_LIT>", ";", "}", "else", "{"], "ground_truth": ["if", "(", "!", "NopDelaySlotFiller", "&&", "findDelayInstr", "(", "MBB", ",", "I", ",", "J", ")", ")", "{"], "File": "LanaiDelaySlotFiller12", "Func": "runOnMachineBasicBlock", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 264, "Length": 118, "Cover_Rate": 0.3033419023136247, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FastISel", "::", "emitIntSExt32r2", "(", "MVT", "SrcVT", ",", "unsigned", "SrcReg", ",", "MVT", "DestVT", ",", "unsigned", "DestReg", ")", "{", "switch", "(", "SrcVT", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "MipsFastISel", "Func": "emitIntSExt32r2", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 265, "Length": 33, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Value", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "assert", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Value", ")", "&&", "<STR_LIT>", ")", ";", "O", "<<", "<STR_LIT>", "<<", "Value", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "M88kInstPrinter", "Func": "printBFOffsetOperand", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 266, "Length": 36, "Cover_Rate": 0.6101694915254238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "CE", ")", "return", "false", ";"], "File": "ARMAsmParser (2)2", "Func": "isAM2OffsetImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 267, "Length": 23, "Cover_Rate": 0.3026315789473684, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint8_t", "get_ratio", "(", ")", "const", "{"], "ground_truth": ["return", "m_ratio", ";"], "File": "riscv-vsetvl", "Func": "get_ratio", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 268, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "!", "WorkList", ".", "empty", "(", ")", ")", "{", "auto", "Item", "=", "WorkList", ".", "back", "(", ")", ";", "WorkList", ".", "pop_back", "(", ")", ";", "IRBuilder", "<", ">", "IRB", "(", "Item", ")", ";", "if", "(", "isa", "<", "ConstantInt", ">", "(", "Item", "->", "getLength", "(", ")", ")", ")", "OptimizeMemCopy", "(", "IRB", ",", "Item", ")", ";"], "ground_truth": ["else", "if", "(", "MemCpyInst", "*", "Memcpy", "=", "dyn_cast", "<", "MemCpyInst", ">", "(", "Item", ")", ")", "expandMemCpyAsLoop", "(", "Memcpy", ",", "TTI", ")", ";"], "File": "JVMLowerMemoryIntrinsics", "Func": "ProcessIntrinsics", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 269, "Length": 76, "Cover_Rate": 0.5135135135135135, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Ops", "[", "<NUM_LIT>", "]", ";", "if", "(", "is32Bit", "(", "VT", ")", ")", "lowerMUL_LOHI32", "(", "DAG", ",", "DL", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ")", ";", "else", "{", "SDValue", "C63", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "LL", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RL", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "LH", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "LL", ",", "C63", ")", ";", "SDValue", "RH", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "RL", ",", "C63", ")", ";", "lowerGR128Binary", "(", "DAG", ",", "DL", ",", "VT", ",", "<STR_LIT>", ",", "LL", ",", "RL", ",", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ")", ";", "SDValue", "NegLLTimesRH", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "LL", ",", "RH", ")", ";", "SDValue", "NegLHTimesRL", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "LH", ",", "RL", ")", ";", "SDValue", "NegSum", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "NegLLTimesRH", ",", "NegLHTimesRL", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Ops", "[", "<NUM_LIT>", "]", ",", "NegSum", ")", ";", "}"], "ground_truth": ["return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "DL", ")", ";"], "File": "SystemZISelLowering28", "Func": "lowerSMUL_LOHI", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 270, "Length": 237, "Cover_Rate": 0.8494623655913979, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RedundantInstrElimination", "(", "BitTracker", "&", "bt", ",", "const", "<ISA_LIT>InstrInfo", "&", "hii", ",", "const", "<ISA_LIT>RegisterInfo", "&", "hri", ",", "MachineRegisterInfo", "&", "mri", ")", ":", "Transformation", "(", "true", ")", ",", "HII", "(", "hii", ")", ",", "HRI", "(", "hri", ")", ",", "MRI", "(", "mri", ")", ",", "BT", "(", "bt", ")", "{"], "ground_truth": ["}"], "File": "HexagonBitSimplify (2)1", "Func": "RedundantInstrElimination", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 271, "Length": 47, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Streamer", ".", "emitDataRegion", "(", "MCDR_DataRegion", ")", ";", "for", "(", "const", "ConstantPoolEntry", "&", "Entry", ":", "Entries", ")", "{", "Streamer", ".", "emitCodeAlignment", "(", "Entry", ".", "Size", ",", "Streamer", ".", "getContext", "(", ")", ".", "getSubtargetInfo", "(", ")", ")", ";"], "ground_truth": ["Streamer", ".", "emitLabel", "(", "Entry", ".", "Label", ")", ";"], "File": "CSKYTargetStreamer", "Func": "emitAll", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 272, "Length": 45, "Cover_Rate": 0.4090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "decl", "==", "NULL_TREE", ")", "decl", "=", "current_function_decl", ";", "return", "lookup_attribute", "(", "func_attr", ",", "DECL_ATTRIBUTES", "(", "decl", ")", ")", "!=", "NULL_TREE", ";"], "ground_truth": ["}"], "File": "rl78", "Func": "has_func_attr", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 273, "Length": 24, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TheTriple", ".", "isOSWindows", "(", ")", ")", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "new", "ELF<ISA_LIT>AsmBackend", "(", "T", ",", "TheTriple", ".", "getOS", "(", ")", ")", ";"], "File": "MBlazeAsmBackend8", "Func": "createMBlazeAsmBackend", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 274, "Length": 28, "Cover_Rate": 0.4307692307692308, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>TargetLowering", "::", "emitLoadLinked", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "Value", "*", "Addr", ",", "AtomicOrdering", "Ord", ")", "const", "{", "Module", "*", "M", "=", "Builder", ".", "GetInsertBlock", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "Type", "*", "ValTy", "=", "cast", "<", "PointerType", ">", "(", "Addr", "->", "getType", "(", ")", ")", "->", "getElementType", "(", ")", ";", "bool", "IsAcquire", "=", "isAcquireOrStronger", "(", "Ord", ")", ";", "if", "(", "ValTy", "->", "getPrimitiveSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "<STR_LIT>", "Int", "=", "IsAcquire", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Function", "*", "Ldxr", "=", "<STR_LIT>", "(", "M", ",", "Int", ")", ";", "Addr", "=", "Builder", ".", "CreateBitCast", "(", "Addr", ",", "Type", "::", "getInt8PtrTy", "(", "M", "->", "getContext", "(", ")", ")", ")", ";"], "ground_truth": ["Value", "*", "LoHi", "=", "Builder", ".", "CreateCall", "(", "Ldxr", ",", "Addr", ",", "<STR_LIT>", ")", ";"], "File": "AArch64ISelLowering", "Func": "emitLoadLinked", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 275, "Length": 133, "Cover_Rate": 0.44333333333333336, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFObjectWriter", "(", "uint8_t", "OSABI", ")", ":", "MCELFObjectTargetWriter", "(", "false", ",", "OSABI", ",", "ELF", "::", "EM_<ISA_LIT>", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "MSP430ELFObjectWriter", "Func": "MSP430ELFObjectWriter", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 276, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "src", "=", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "src", ")", "!=", "MEM", "||", "GET_MODE", "(", "src", ")", "!=", "SImode", ")", "return", "SCHED_FUSION_NONE", ";", "}", "else", "if", "(", "GET_CODE", "(", "src", ")", "==", "ZERO_EXTEND", ")", "{", "fusion", "=", "SCHED_FUSION_LD_ZERO_EXTEND", ";", "src", "=", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "src", ")", "!=", "MEM", "||", "GET_MODE", "(", "src", ")", "!=", "SImode", ")", "return", "SCHED_FUSION_NONE", ";", "}", "if", "(", "GET_CODE", "(", "src", ")", "==", "MEM", "&&", "REG_P", "(", "dest", ")", ")", "extract_base_offset_in_addr", "(", "src", ",", "base", ",", "offset", ")", ";", "else", "if", "(", "GET_CODE", "(", "dest", ")", "==", "MEM", "&&", "(", "REG_P", "(", "src", ")", "||", "src", "==", "const0_rtx", ")", ")", "{", "fusion", "=", "SCHED_FUSION_ST", ";", "extract_base_offset_in_addr", "(", "dest", ",", "base", ",", "offset", ")", ";", "}", "else", "return", "SCHED_FUSION_NONE", ";"], "ground_truth": ["if", "(", "*", "base", "==", "NULL_RTX", "||", "*", "offset", "==", "NULL_RTX", ")", "fusion", "=", "SCHED_FUSION_NONE", ";"], "File": "aarch64", "Func": "fusion_load_store", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 277, "Length": 152, "Cover_Rate": 0.5823754789272031, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetELFStreamer", "(", "MCStreamer", "&", "S", ")", ":", "<ISA_LIT>TargetStreamer", "(", "S", ")", ",", "CurrentVendor", "(", "<STR_LIT>", ")", "{"], "ground_truth": ["}"], "File": "ARMELFStreamer11", "Func": "ARMTargetELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 278, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>IntelAsmPrinter", "(", "formatted_raw_ostream", "&", "O", ",", "TargetMachine", "&", "TM", ",", "const", "TargetAsmInfo", "*", "T", ",", "bool", "V", ")", ":", "AsmPrinter", "(", "O", ",", "TM", ",", "T", ",", "V", ")", "{"], "ground_truth": ["}"], "File": "X86IntelAsmPrinter2", "Func": "X86IntelAsmPrinter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 279, "Length": 32, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "isGP64bit", "(", ")", ")", "{", "Register", "Reg", "=", "StringSwitch", "<", "Register", ">", "(", "RegName", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "Register", "(", ")", ")", ";", "if", "(", "Reg", ")", "return", "Reg", ";", "}", "else", "{", "Register", "Reg", "=", "StringSwitch", "<", "Register", ">", "(", "RegName", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "Register", "(", ")", ")", ";", "if", "(", "Reg", ")", "return", "Reg", ";", "}", "report_fatal_error", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MipsISelLowering107", "Func": "getRegisterByName", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 280, "Length": 83, "Cover_Rate": 0.7757009345794392, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "UncondBr", ")", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "UserMBB", "->", "back", "(", ")", ",", "MaxDisp", ",", "false", ",", "UncondBr", ")", ")", ";", "int", "delta", "=", "isThumb1", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "BBSizes", "[", "UserMBB", "->", "getNumber", "(", ")", "]", "+=", "delta", ";", "AdjustBBOffsetsAfter", "(", "UserMBB", ",", "delta", ")", ";", "}", "else", "{", "unsigned", "BaseInsertOffset", "=", "UserOffset", "+", "U", ".", "MaxDisp", "-", "<NUM_LIT>", ";", "if", "(", "BaseInsertOffset", ">=", "BBOffsets", "[", "UserMBB", "->", "getNumber", "(", ")", "+", "<NUM_LIT>", "]", ")", "BaseInsertOffset", "=", "BBOffsets", "[", "UserMBB", "->", "getNumber", "(", ")", "+", "<NUM_LIT>", "]", "-", "(", "isThumb1", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "unsigned", "EndInsertOffset", "=", "BaseInsertOffset", "+", "CPEMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MI", "=", "UserMI", ";", "++", "MI", ";", "unsigned", "CPUIndex", "=", "CPUserIndex", "+", "<NUM_LIT>", ";", "unsigned", "NumCPUsers", "=", "CPUsers", ".", "size", "(", ")", ";", "MachineInstr", "*", "LastIT", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "Offset", "=", "UserOffset", "+", "TII", "->", "GetInstSizeInBytes", "(", "UserMI", ")", ";", "Offset", "<", "BaseInsertOffset", ";", "Offset", "+=", "TII", "->", "GetInstSizeInBytes", "(", "MI", ")", ",", "MI", "=", "llvm", "::", "next", "(", "MI", ")", ")", "{", "if", "(", "CPUIndex", "<", "NumCPUsers", "&&", "CPUsers", "[", "CPUIndex", "]", ".", "MI", "==", "MI", ")", "{", "CPUser", "&", "U", "=", "CPUsers", "[", "CPUIndex", "]", ";", "if", "(", "!", "OffsetIsInRange", "(", "Offset", ",", "EndInsertOffset", ",", "U", ".", "MaxDisp", ",", "U", ".", "NegOk", ",", "U", ".", "IsSoImm", ")", ")", "{", "BaseInsertOffset", "-=", "(", "isThumb1", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "EndInsertOffset", "-=", "(", "isThumb1", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "}", "EndInsertOffset", "+=", "CPUsers", "[", "CPUIndex", "]", ".", "CPEMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "CPUIndex", "++", ";", "}"], "ground_truth": ["if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "LastIT", "=", "MI", ";"], "File": "ARMConstantIslandPass82", "Func": "CreateNewWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 281, "Length": 296, "Cover_Rate": 0.4868421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_uqshrn_nv4si_uus", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vqshrn_n_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 282, "Length": 9, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Streamer", ".", "emitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Streamer", ".", "emitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Streamer", ".", "emitBytes", "(", "<STR_LIT>", ")", ";", "Streamer", ".", "emitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Streamer", ".", "emitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Streamer", ".", "emitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Streamer", ".", "emitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Streamer", ".", "emitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Streamer", ".", "emitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["Streamer", ".", "emitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "MSP430ELFStreamer6", "Func": "MSP430TargetELFStreamer", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 283, "Length": 88, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "RegisterBankInfo", "::", "InstructionMapping", "&", "<ISA_LIT>RegisterBankInfo", "::", "getInstrMapping", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "auto", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "!", "isPreISelGenericOpcode", "(", "Opc", ")", ")", "{", "const", "InstructionMapping", "&", "Mapping", "=", "getInstrMappingImpl", "(", "MI", ")", ";", "if", "(", "Mapping", ".", "isValid", "(", ")", ")", "return", "Mapping", ";", "}", "switch", "(", "Opc", ")", "{", "case", "TargetOpcode", "::", "G_ADD", ":", "case", "TargetOpcode", "::", "G_SUB", ":", "return", "getSameOperandsMapping", "(", "MI", ",", "false", ")", ";", "break", ";", "case", "TargetOpcode", "::", "G_FADD", ":", "case", "TargetOpcode", "::", "G_FSUB", ":", "case", "TargetOpcode", "::", "G_FMUL", ":", "case", "TargetOpcode", "::", "G_FDIV", ":", "return", "getSameOperandsMapping", "(", "MI", ",", "true", ")", ";", "break", ";"], "ground_truth": ["default", ":"], "File": "X86RegisterBankInfo17", "Func": "getInstrMapping", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 284, "Length": 140, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasV5TEOps", "(", ")", "const", "{"], "ground_truth": ["return", "<ISA_LIT>ArchVersion", ">=", "V5TE", ";"], "File": "ARMSubtarget105", "Func": "hasV5TEOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 285, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ")", "{", "BaseT", "::", "getUnrollingPreferences", "(", "L", ",", "UP", ")", ";", "UP", ".", "Partial", "=", "UP", ".", "Runtime", "=", "true", ";"], "ground_truth": ["UP", ".", "PartialThreshold", "=", "UP", ".", "Threshold", "/", "<NUM_LIT>", ";"], "File": "NVPTXTargetTransformInfo", "Func": "getUnrollingPreferences", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 286, "Length": 45, "Cover_Rate": 0.9782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_loadu_si256", "(", "__m256i_u", "const", "*", "__P", ")", "{", "return", "*", "__P", ";"], "ground_truth": ["}"], "File": "avxintrin", "Func": "_mm256_loadu_si256", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 287, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "Function", "*", "NewF", "=", "findFunction", "(", "CallerBits", ",", "&", "F", ")", ";", "if", "(", "!", "NewF", ")", "{", "FeatureBitset", "NewFeatures", "(", "(", "CalleeBits", "&", "~", "TargetFeatures", ")", "|", "CallerBits", ")", ";", "if", "(", "!", "AllowClone", ")", "{", "setFeatures", "(", "F", ",", "NewFeatures", ")", ";", "NewRoots", ".", "insert", "(", "&", "F", ")", ";", "Changed", "=", "true", ";", "break", ";", "}", "NewF", "=", "cloneWithFeatures", "(", "F", ",", "NewFeatures", ")", ";", "Clones", ".", "push_back", "(", "Clone", "(", "CallerBits", ",", "&", "F", ",", "NewF", ")", ")", ";", "NewRoots", ".", "insert", "(", "NewF", ")", ";", "}", "ToReplace", ".", "push_back", "(", "std", "::", "make_pair", "(", "CI", ",", "NewF", ")", ")", ";", "Replaced", ".", "insert", "(", "&", "F", ")", ";", "Changed", "=", "true", ";", "}", "while", "(", "!", "ToReplace", ".", "empty", "(", ")", ")", "{", "auto", "R", "=", "ToReplace", ".", "pop_back_val", "(", ")", ";", "R", ".", "first", "->", "setCalledFunction", "(", "R", ".", "second", ")", ";", "}", "}", "}", "while", "(", "!", "NewRoots", ".", "empty", "(", ")", ")", ";"], "ground_truth": ["for", "(", "Function", "*", "F", ":", "Replaced", ")", "{"], "File": "AMDGPUPropagateAttributes12", "Func": "process", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 288, "Length": 171, "Cover_Rate": 0.3669527896995708, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "regno", ";", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "if", "(", "GENERAL_REGNO_P", "(", "regno", ")", "&&", "ix86_save_reg", "(", "regno", ",", "true", ")", ")", "{"], "ground_truth": ["ix86_emit_save_reg_using_mov", "(", "word_mode", ",", "regno", ",", "cfa_offset", ")", ";"], "File": "i3865", "Func": "ix86_emit_save_regs_using_mov", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 289, "Length": 41, "Cover_Rate": 0.7454545454545455, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "JTEntryDirective", "=", "MAI", "->", "getData32bitsDirective", "(", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "bool", "UseSet", "=", "MAI", "->", "hasSetDirective", "(", ")", "&&", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ";", "SmallPtrSet", "<", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "JTSets", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "JTBBs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "i", "]", ";", "bool", "isNew", "=", "JTSets", ".", "insert", "(", "MBB", ")", ";", "if", "(", "UseSet", "&&", "isNew", ")", "{", "O", "<<", "<STR_LIT>", "<<", "*", "Get<ISA_LIT>SetPICJumpTableLabel2", "(", "JTI", ",", "MO2", ".", "getImm", "(", ")", ",", "MBB", ")", "<<", "','", "<<", "*", "MBB", "->", "getSymbol", "(", "OutContext", ")", "<<", "'-'", "<<", "*", "JTISymbol", "<<", "'\\n'", ";", "}", "O", "<<", "JTEntryDirective", "<<", "' '", ";", "if", "(", "UseSet", ")", "O", "<<", "*", "Get<ISA_LIT>SetPICJumpTableLabel2", "(", "JTI", ",", "MO2", ".", "getImm", "(", ")", ",", "MBB", ")", ";", "else", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "O", "<<", "*", "MBB", "->", "getSymbol", "(", "OutContext", ")", "<<", "'-'", "<<", "*", "JTISymbol", ";", "else", "O", "<<", "*", "MBB", "->", "getSymbol", "(", "OutContext", ")", ";"], "ground_truth": ["if", "(", "i", "!=", "e", "-", "<NUM_LIT>", ")", "O", "<<", "'\\n'", ";"], "File": "ARMAsmPrinter66", "Func": "printJTBlockOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 290, "Length": 246, "Cover_Rate": 0.743202416918429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "forwardITPosition", "(", ")", ";", "forwardVPTPosition", "(", ")", ";", "return", "true", ";", "}", "{", "bool", "wasInITBlock", "=", "inITBlock", "(", ")", ";", "while", "(", "processInstruction", "(", "Inst", ",", "Operands", ",", "Out", ")", ")", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "Inst", ".", "dump_pretty", "(", "dbgs", "(", ")", ",", "MII", ".", "getName", "(", "Inst", ".", "getOpcode", "(", ")", ")", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "if", "(", "wasInITBlock", "&&", "hasV8Ops", "(", ")", "&&", "isThumb", "(", ")", "&&", "!", "isV8EligibleForIT", "(", "&", "Inst", ")", ")", "{", "Warning", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "}", "}", "forwardITPosition", "(", ")", ";", "forwardVPTPosition", "(", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";"], "ground_truth": ["Inst", ".", "setLoc", "(", "IDLoc", ")", ";"], "File": "ARMAsmParser112", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 291, "Length": 123, "Cover_Rate": 0.3228346456692913, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "end", "(", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "!", "I", "->", "getDesc", "(", ")", ".", "isUnconditionalBranch", "(", ")", "&&", "!", "I", "->", "getDesc", "(", ")", ".", "isConditionalBranch", "(", ")", ")", "return", "<NUM_LIT>", ";", "I", "->", "eraseFromParent", "(", ")", ";", "if", "(", "BytesRemoved", ")", "*", "BytesRemoved", "+=", "getInstSizeInBytes", "(", "*", "I", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", "return", "<NUM_LIT>", ";", "--", "I", ";", "if", "(", "!", "I", "->", "getDesc", "(", ")", ".", "isConditionalBranch", "(", ")", ")", "return", "<NUM_LIT>", ";", "I", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["if", "(", "BytesRemoved", ")", "*", "BytesRemoved", "+=", "getInstSizeInBytes", "(", "*", "I", ")", ";"], "File": "RISCVInstrInfo", "Func": "removeBranch", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 292, "Length": 129, "Cover_Rate": 0.821656050955414, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AM", ".", "Scale", "=", "<NUM_LIT>", ";", "}", "}", "if", "(", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Small", "&&", "Subtarget", "->", "is64Bit", "(", ")", "&&", "AM", ".", "Scale", "==", "<NUM_LIT>", "&&", "AM", ".", "BaseType", "==", "<ISA_LIT>ISelAddressMode", "::", "RegBase", "&&", "AM", ".", "Base_Reg", ".", "getNode", "(", ")", "==", "<NUM_LIT>", "&&", "AM", ".", "IndexReg", ".", "getNode", "(", ")", "==", "<NUM_LIT>", "&&", "AM", ".", "SymbolFlags", "==", "<STR_LIT>", "&&", "AM", ".", "hasSymbolicDisplacement", "(", ")", ")", "AM", ".", "Base_Reg", "=", "CurDAG", "->", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "X86ISelDAGToDAG125", "Func": "MatchAddress", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 293, "Length": 88, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "union", "{", "int16x4x2_t", "__i", ";", "__builtin_neon_ti", "__o", ";", "}", "__bu", "=", "{", "__b", "}", ";", "union", "{", "int16x4x2_t", "__i", ";", "__builtin_neon_ti", "__o", ";", "}", "__rv", ";", "__rv", ".", "__o", "=", "__builtin_neon_vld2_lanev4hi", "(", "(", "const", "__builtin_neon_hi", "*", ")", "__a", ",", "__bu", ".", "__o", ",", "__c", ")", ";"], "ground_truth": ["return", "__rv", ".", "__i", ";"], "File": "arm", "Func": "neon_vld2_lane_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 294, "Length": 51, "Cover_Rate": 0.7611940298507462, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>MCCodeEmitter", "(", ")", "{"], "ground_truth": ["}"], "File": "HSAILMCCodeEmitter", "Func": "~HSAILMCCodeEmitter", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 295, "Length": 6, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Ins", ",", "const", "SDLoc", "&", "DL", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "SmallVector", "<", "<STR_LIT>", ",", "<NUM_LIT>", ">", "LocalIns", ";", "if", "(", "<STR_LIT>", "(", "CallConv", ")", ")", "{", "CCInfo", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "CCAssignFnForCall", "(", "CallConv", ",", "isVarArg", ")", ")", ";", "}", "else", "{", "analyzeFormalArgumentsCompute", "(", "CCInfo", ",", "Ins", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Ins", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "const", "<STR_LIT>", "&", "In", "=", "Ins", "[", "i", "]", ";", "EVT", "VT", "=", "In", ".", "VT", ";", "EVT", "MemVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", "&&", "MemVT", ".", "isVector", "(", ")", ")", "{", "MemVT", "=", "MemVT", ".", "getVectorElementType", "(", ")", ";", "}", "if", "(", "<STR_LIT>", "(", "CallConv", ")", ")", "{", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "&", "<STR_LIT>", ")", ";", "SDValue", "Register", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "VT", ")", ";", "InVals", ".", "push_back", "(", "Register", ")", ";", "continue", ";"], "ground_truth": ["}"], "File": "R600ISelLowering66", "Func": "LowerFormalArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 296, "Length": 258, "Cover_Rate": 0.5682819383259912, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "fndecl", "=", "add_builtin_function", "(", "d", "->", "name", ",", "nios2_ftype", "(", "d", "->", "ftype", ")", ",", "i", ",", "BUILT_IN_MD", ",", "NULL", ",", "NULL", ")", ";", "nios2_register_builtin_fndecl", "(", "i", ",", "fndecl", ")", ";", "}"], "ground_truth": ["nios2_fpu_builtin_base", "=", "ARRAY_SIZE", "(", "nios2_builtins", ")", ";"], "File": "nios2", "Func": "nios2_init_builtins", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 297, "Length": 40, "Cover_Rate": 0.37735849056603776, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "BitVector", "Available", "=", "rs", ".", "getRegsAvailable", "(", "&", "<STR_LIT>", ")", ";", "Available", "&=", "Candidates", ";", "unsigned", "FirstRegSaved", "=", "<NUM_LIT>", ",", "SecondRegSaved", "=", "<NUM_LIT>", ";", "unsigned", "FirstRegSavedTo", "=", "<NUM_LIT>", ",", "SecondRegSavedTo", "=", "<NUM_LIT>", ";", "Reg", "=", "Available", ".", "find_first", "(", ")", ";", "if", "(", "Reg", "==", "-", "<NUM_LIT>", ")", "{", "Reg", "=", "Candidates", ".", "find_first", "(", ")", ";", "Candidates", ".", "reset", "(", "Reg", ")", ";", "if", "(", "DefReg", "!=", "Reg", ")", "{", "FirstRegSaved", "=", "Reg", ";", "FirstRegSavedTo", "=", "<STR_LIT>", ";", "copyPhysReg", "(", "MBB", ",", "II", ",", "DL", ",", "FirstRegSavedTo", ",", "FirstRegSaved", ",", "true", ")", ";", "}", "}", "else", "Available", ".", "reset", "(", "Reg", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addImm", "(", "Imm", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";", "NewImm", "=", "<NUM_LIT>", ";", "if", "(", "FrameReg", "==", "<STR_LIT>", ")", "{", "SpReg", "=", "Available", ".", "find_first", "(", ")", ";", "if", "(", "SpReg", "==", "-", "<NUM_LIT>", ")", "{", "SpReg", "=", "Candidates", ".", "find_first", "(", ")", ";", "if", "(", "DefReg", "!=", "SpReg", ")", "{", "SecondRegSaved", "=", "SpReg", ";", "SecondRegSavedTo", "=", "<STR_LIT>", ";", "}", "if", "(", "SecondRegSaved", ")", "copyPhysReg", "(", "MBB", ",", "II", ",", "DL", ",", "SecondRegSavedTo", ",", "SecondRegSaved", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "Mips16InstrInfo41", "Func": "loadImmediate", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 298, "Length": 204, "Cover_Rate": 0.3388704318936877, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SPScheduler", "Func": "getPassName", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 299, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Entry", ".", "Node", "=", "Size", ";", "Entry", ".", "Ty", "=", "IntPtrTy", ";", "Entry", ".", "isSExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "bitsGT", "(", "<STR_LIT>", ")", ")", "Src", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Src", ")", ";", "else", "Src", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Src", ")", ";", "Entry", ".", "Node", "=", "Src", ";", "Entry", ".", "Ty", "=", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "isSExt", "=", "true", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";"], "ground_truth": ["CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "Chain", ")", ".", "setCallee", "(", "TLI", ".", "getLibcallCallingConv", "(", "RTLIB", "::", "MEMSET", ")", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "DAG", ".", "getExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "RTLIB", "::", "MEMSET", ")", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ",", "&", "Args", ",", "<NUM_LIT>", ")", ".", "setDiscardResult", "(", ")", ";"], "File": "ARMSelectionDAGInfo22", "Func": "EmitTargetCodeForMemset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 300, "Length": 177, "Cover_Rate": 0.5145348837209303, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>CCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "MF", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "MF", ".", "getFunction", "(", ")", ".", "getFunctionType", "(", ")", "->", "getNumParams", "(", ")", ")", ";", "if", "(", "Subtarget", ".", "useHVXOps", "(", ")", ")", "CCInfo", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "CC_<ISA_LIT>_HVX", ")", ";", "else", "CCInfo", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "CC_<ISA_LIT>", ")", ";", "auto", "&", "HMFI", "=", "*", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "<STR_LIT>", "Flags", "=", "Ins", "[", "i", "]", ".", "Flags", ";", "bool", "ByVal", "=", "Flags", ".", "isByVal", "(", ")", ";", "if", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "ByVal", "&&", "Flags", ".", "getByValSize", "(", ")", "<=", "<NUM_LIT>", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "bool", "InReg", "=", "VA", ".", "isRegLoc", "(", ")", "&&", "(", "!", "ByVal", "||", "(", "ByVal", "&&", "Flags", ".", "getByValSize", "(", ")", ">", "<NUM_LIT>", ")", ")", ";", "if", "(", "InReg", ")", "{", "MVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "BCvt", ")", "RegVT", "=", "VA", ".", "getValVT", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getRegClassFor", "(", "RegVT", ")", ";", "Register", "VReg", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "SDValue", "Copy", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "RegVT", ")", ";", "if", "(", "VA", ".", "getValVT", "(", ")", "==", "<STR_LIT>", ")", "{", "assert", "(", "RegVT", ".", "getSizeInBits", "(", ")", "<=", "<NUM_LIT>", ")", ";", "SDValue", "T", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "RegVT", ",", "Copy", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "RegVT", ")", ")", ";", "Copy", "=", "DAG", ".", "getSetCC", "(", "dl", ",", "<STR_LIT>", ",", "T", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "RegVT", ")", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "unsigned", "RegSize", "=", "RegVT", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "RegSize", "==", "<NUM_LIT>", "||", "RegSize", "==", "<NUM_LIT>", "||", "Subtarget", ".", "isHVXVectorType", "(", "RegVT", ")", ")", ";", "}", "InVals", ".", "push_back", "(", "Copy", ")", ";", "MRI", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "VReg", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "ObjSize", "=", "Flags", ".", "isByVal", "(", ")", "?", "Flags", ".", "getByValSize", "(", ")", ":", "VA", ".", "getLocVT", "(", ")", ".", "getStoreSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "int", "Offset", "=", "HEXAGON_LRFP_SIZE", "+", "VA", ".", "getLocMemOffset", "(", ")", ";"], "ground_truth": ["int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "ObjSize", ",", "Offset", ",", "true", ")", ";"], "File": "HexagonISelLowering104", "Func": "LowerFormalArguments", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 301, "Length": 436, "Cover_Rate": 0.6770186335403726, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Ret", "=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "Ret", "=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "Ret", "=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "Ret", "=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "Ret", "=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";", "}", "else", "{", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "}", "Ret", "|=", "(", "RegNum", "&", "<NUM_LIT>", ")", ";", "return", "Ret", ";", "}", "else", "{", "return", "Reg", "&", "<NUM_LIT>", ";", "}"], "ground_truth": ["}"], "File": "NVPTXAsmPrinter15", "Func": "encodeVirtualRegister", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 302, "Length": 110, "Cover_Rate": 0.44715447154471544, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "addr", "=", "XEXP", "(", "m_tramp", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "gen_rtx_MEM", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "addr", ",", "<NUM_LIT>", ")", ")", ",", "plus_constant", "(", "SImode", ",", "expand_shift", "(", "RSHIFT_EXPR", ",", "SImode", ",", "fnaddr", ",", "<NUM_LIT>", ",", "NULL_RTX", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["emit_move_insn", "(", "gen_rtx_MEM", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "addr", ",", "<NUM_LIT>", ")", ")", ",", "plus_constant", "(", "SImode", ",", "expand_and", "(", "SImode", ",", "fnaddr", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "NULL_RTX", ")", ",", "<NUM_LIT>", ")", ")", ";"], "File": "visium2", "Func": "visium_trampoline_init", "Target": "visium", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 303, "Length": 87, "Cover_Rate": 0.3686440677966102, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "OpType", ">=", "<STR_LIT>", "&&", "OpType", "<=", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo10", "Func": "opCanUseInlineConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 304, "Length": 10, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", "->", "hasSSE2", "(", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "Subtarget", "->", "hasSSE1", "(", ")", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)", "Func": "LowerXConstraint", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 305, "Length": 23, "Cover_Rate": 0.4339622641509434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>V8TargetMachine", "::", "<ISA_LIT>V8TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "<ISA_LIT>TargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "false", ")", "{"], "ground_truth": ["}"], "File": "SparcTargetMachine16", "Func": "SparcV8TargetMachine", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 306, "Length": 66, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Offset", "||", "!", "Offset", "->", "isNullValue", "(", ")", ")", "return", "SignBits", ";", "unsigned", "Op0SignBits", "=", "DAG", ".", "ComputeNumSignBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "return", "std", "::", "max", "(", "SignBits", ",", "Op0SignBits", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "ConstantSDNode", "*", "Width", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "Width", "?", "<NUM_LIT>", "-", "(", "Width", "->", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ")", ":", "<NUM_LIT>", ";", "}", "default", ":"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "AMDGPUISelLowering100", "Func": "ComputeNumSignBitsForTargetNode", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 307, "Length": 89, "Cover_Rate": 0.49171270718232046, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "UCB_FORCED_STOP_ARG", "(", "ucbp", ")", "=", "(", "_uw", ")", "stop_arg", ";", "entry_vrs", "->", "core", ".", "r", "[", "R_PC", "]", "=", "entry_vrs", "->", "core", ".", "r", "[", "R_LR", "]", ";"], "ground_truth": ["return", "unwind_phase2_forced", "(", "ucbp", ",", "entry_vrs", ",", "<NUM_LIT>", ")", ";"], "File": "unwind-arm", "Func": "__gnu_Unwind_ForcedUnwind", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 308, "Length": 38, "Cover_Rate": 0.5588235294117647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "N0", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", ")", "if", "(", "SDValue", "Result", "=", "combineSelectAndUse", "(", "N", ",", "N0", ",", "N1", ",", "DCI", ",", "AllOnes", ")", ")", "return", "Result", ";"], "ground_truth": ["if", "(", "N1", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", ")", "if", "(", "SDValue", "Result", "=", "combineSelectAndUse", "(", "N", ",", "N1", ",", "N0", ",", "DCI", ",", "AllOnes", ")", ")", "return", "Result", ";"], "File": "ARMISelLowering (2)5", "Func": "combineSelectAndUseCommutative", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 309, "Length": 66, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>GNULDBackend", "&", "ld_backend", "=", "pParent", ".", "getTarget", "(", ")", ";", "Relocation", "&", "rel_entry", "=", "*", "ld_backend", ".", "getRelDyn", "(", ")", ".", "create", "(", ")", ";", "rel_entry", ".", "setType", "(", "pType", ")", ";", "rel_entry", ".", "targetRef", "(", ")", "=", "pReloc", ".", "targetRef", "(", ")", ";", "if", "(", "pType", "==", "llvm", "::", "ELF", "::", "R_<ISA_LIT>_RELATIVE", ")", "rel_entry", ".", "setSymInfo", "(", "NULL", ")", ";", "else", "rel_entry", ".", "setSymInfo", "(", "rsym", ")", ";"], "ground_truth": ["}"], "File": "ARMRelocator", "Func": "helper_DynRel_init", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 310, "Length": 70, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isTargetILP32", "(", ")", "const", "{"], "ground_truth": ["return", "TargetTriple", ".", "isArch32Bit", "(", ")", ";"], "File": "AArch64Subtarget100", "Func": "isTargetILP32", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 311, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", "==", "AsmToken", "::", "Identifier", "&&", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", "==", "Id", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUAsmParser14", "Func": "trySkipId", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 312, "Length": 40, "Cover_Rate": 0.7843137254901961, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "SrcIdx", "=", "M", "/", "Size", ";", "SDValue", "V", "=", "M", "<", "Size", "?", "V1", ":", "V2", ";", "M", "%=", "Size", ";", "if", "(", "V", ".", "isUndef", "(", ")", ")", "{", "KnownUndef", ".", "setBit", "(", "i", ")", ";", "continue", ";", "}", "if", "(", "V", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "(", "Size", "%", "V", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ")", "==", "<NUM_LIT>", ")", "{", "int", "Scale", "=", "Size", "/", "V", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "int", "Idx", "=", "M", "/", "Scale", ";", "if", "(", "Idx", "!=", "<NUM_LIT>", "&&", "!", "VT", ".", "isFloatingPoint", "(", ")", ")", "KnownUndef", ".", "setBit", "(", "i", ")", ";", "else", "if", "(", "Idx", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "(", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "KnownZero", ".", "setBit", "(", "i", ")", ";", "continue", ";", "}", "if", "(", "V", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "Vec", "=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "int", "NumVecElts", "=", "Vec", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "Vec", ".", "isUndef", "(", ")", "&&", "Size", "==", "NumVecElts", ")", "{", "int", "Idx", "=", "V", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "int", "NumSubElts", "=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "M", "<", "Idx", "||", "(", "Idx", "+", "NumSubElts", ")", "<=", "M", ")", "KnownUndef", ".", "setBit", "(", "i", ")", ";", "}", "continue", ";", "}", "if", "(", "IsSrcConstant", "[", "SrcIdx", "]", ")", "{", "if", "(", "UndefSrcElts", "[", "SrcIdx", "]", "[", "M", "]", ")", "KnownUndef", ".", "setBit", "(", "i", ")", ";", "else", "if", "(", "SrcEltBits", "[", "SrcIdx", "]", "[", "M", "]", "==", "<NUM_LIT>", ")", "KnownZero", ".", "setBit", "(", "i", ")", ";", "}"], "ground_truth": ["}"], "File": "X86ISelLowering (2)5", "Func": "getTargetShuffleAndZeroables", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 313, "Length": 284, "Cover_Rate": 0.46557377049180326, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "ImmTyDppCtrl", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyDppRowMask", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyDppBankMask", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyDppBoundCtrl", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTySdwaDstSel", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTySdwaSrc0Sel", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTySdwaSrc1Sel", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTySdwaDstUnused", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyDMask", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyUNorm", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyDA", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyR128", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyLWE", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyOff", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyExpTgt", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["case", "ImmTyExpCompr", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";"], "File": "AMDGPUAsmParser14", "Func": "printImmTy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 314, "Length": 144, "Cover_Rate": 0.37994722955145116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DAsm", "->", "isVI", "(", ")", ")", "{", "Offset", "=", "Imm", "&", "<NUM_LIT>", ";", "}", "else", "{", "Offset", "=", "SignExtend64", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ";", "}", "return", "addOperand", "(", "Inst", ",", "MCOperand", "::", "createImm", "(", "Offset", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler1", "Func": "decodeSMEMOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 315, "Length": 43, "Cover_Rate": 0.5443037974683544, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasArchitectedFlatScratch", "(", ")", "const", "{", "return", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "hasArchitectedFlatScratch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 316, "Length": 15, "Cover_Rate": 0.8823529411764706, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "StringSwitch", "<", "AluCode", ">", "(", "S", ")", ".", "Case", "(", "<STR_LIT>", ",", "ADD", ")", ".", "Case", "(", "<STR_LIT>", ",", "ADDC", ")", ".", "Case", "(", "<STR_LIT>", ",", "SUB", ")", ".", "Case", "(", "<STR_LIT>", ",", "SUBB", ")", ".", "Case", "(", "<STR_LIT>", ",", "AND", ")", ".", "Case", "(", "<STR_LIT>", ",", "OR", ")", ".", "Case", "(", "<STR_LIT>", ",", "XOR", ")", ".", "Case", "(", "<STR_LIT>", ",", "SHL", ")", ".", "Case", "(", "<STR_LIT>", ",", "SRL", ")", ".", "Case", "(", "<STR_LIT>", ",", "SRA", ")", ".", "Default", "(", "UNKNOWN", ")", ";"], "ground_truth": ["}"], "File": "LanaiAluCode", "Func": "stringToLanaiAluCode", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 317, "Length": 85, "Cover_Rate": 0.9042553191489362, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Elem", "[", "i", "]", "==", "Elem", "[", "First", "]", "||", "Elem", "[", "i", "]", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "continue", ";", "IsSplat", "=", "false", ";", "break", ";", "}", "if", "(", "IsSplat", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VecTy", ",", "Elem", "[", "First", "]", ")", ";", "}", "if", "(", "AllConst", ")", "{", "uint64_t", "Val", "=", "<NUM_LIT>", ";", "unsigned", "W", "=", "ElemTy", ".", "getSizeInBits", "(", ")", ";", "uint64_t", "Mask", "=", "(", "ElemTy", "==", "<STR_LIT>", ")", "?", "<NUM_LIT>", ":", "(", "ElemTy", "==", "<STR_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "Num", ";", "++", "i", ")", "Val", "=", "(", "Val", "<<", "W", ")", "|", "(", "Consts", "[", "i", "]", "->", "getZExtValue", "(", ")", "&", "Mask", ")", ";", "SDValue", "V0", "=", "DAG", ".", "getConstant", "(", "Val", ",", "dl", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VecTy", ",", "V0", ")", ";", "}", "MVT", "HalfTy", "=", "<STR_LIT>", "(", "ElemTy", ",", "Num", "/", "<NUM_LIT>", ")", ";", "SDValue", "L", "=", "(", "ElemTy", "==", "<STR_LIT>", ")", "?", "Elem", "[", "<NUM_LIT>", "]", ":", "buildVector32", "(", "{", "Elem", ".", "data", "(", ")", ",", "Num", "/", "<NUM_LIT>", "}", ",", "dl", ",", "HalfTy", ",", "DAG", ")", ";", "SDValue", "H", "=", "(", "ElemTy", "==", "<STR_LIT>", ")", "?", "Elem", "[", "<NUM_LIT>", "]", ":", "buildVector32", "(", "{", "Elem", ".", "data", "(", ")", "+", "Num", "/", "<NUM_LIT>", ",", "Num", "/", "<NUM_LIT>", "}", ",", "dl", ",", "HalfTy", ",", "DAG", ")", ";", "unsigned", "Id", "=", "<STR_LIT>", ";", "SDNode", "*", "N", "=", "DAG", ".", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl", ",", "VecTy", ",", "{", "DAG", ".", "getTargetConstant", "(", "Id", ",", "dl", ",", "<STR_LIT>", ")", ",", "L", ",", "DAG", ".", "getTargetConstant", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ",", "H", ",", "DAG", ".", "getTargetConstant", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ")", "}", ")", ";", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "HexagonISelLowering65", "Func": "buildVector64", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 318, "Length": 310, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "is<ISA_LIT>LogicalCmp", "(", "SDValue", "Op", ")", "{", "unsigned", "Opc", "=", "Op", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "return", "true", ";", "if", "(", "Op", ".", "getResNo", "(", ")", "==", "<NUM_LIT>", "&&", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", ")", "return", "true", ";", "if", "(", "Op", ".", "getResNo", "(", ")", "==", "<NUM_LIT>", "&&", "Opc", "==", "<STR_LIT>", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "X86ISelLowering", "Func": "isX86LogicalCmp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 319, "Length": 113, "Cover_Rate": 0.7847222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "SizeNode", "=", "DAG", ".", "getConstant", "(", "Flags", ".", "getByValSize", "(", ")", ",", "dl", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getMemcpy", "(", "Chain", ",", "dl", ",", "Dst", ",", "Src", ",", "SizeNode", ",", "Flags", ".", "getNonZeroByValAlign", "(", ")", ",", "false", ",", "true", ",", "false", ",", "MachinePointerInfo", "(", ")", ",", "MachinePointerInfo", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering125", "Func": "CreateCopyOfByValArgument", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 320, "Length": 55, "Cover_Rate": 0.6470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "cr16_compute_frame", "(", ")", ";", "if", "(", "(", "(", "from", ")", "==", "FRAME_POINTER_REGNUM", ")", "&&", "(", "(", "to", ")", "==", "STACK_POINTER_REGNUM", ")", ")", "return", "(", "ACCUMULATE_OUTGOING_ARGS", "?", "crtl", "->", "outgoing_args_size", ":", "<NUM_LIT>", ")", ";", "else", "if", "(", "(", "(", "from", ")", "==", "ARG_POINTER_REGNUM", ")", "&&", "(", "(", "to", ")", "==", "FRAME_POINTER_REGNUM", ")", ")", "return", "(", "current_frame_info", ".", "reg_size", "+", "current_frame_info", ".", "var_size", ")", ";"], "ground_truth": ["else", "if", "(", "(", "(", "from", ")", "==", "ARG_POINTER_REGNUM", ")", "&&", "(", "(", "to", ")", "==", "STACK_POINTER_REGNUM", ")", ")", "return", "(", "current_frame_info", ".", "reg_size", "+", "current_frame_info", ".", "var_size", "+", "(", "ACCUMULATE_OUTGOING_ARGS", "?", "crtl", "->", "outgoing_args_size", ":", "<NUM_LIT>", ")", ")", ";"], "File": "cr162", "Func": "cr16_initial_elimination_offset", "Target": "cr16", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 321, "Length": 103, "Cover_Rate": 0.8373983739837398, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_set1_pd", "(", "double", "__F", ")", "{", "return", "__extension__", "(", "__m128d", ")", "{", "__F", ",", "__F", "}", ";"], "ground_truth": ["}"], "File": "emmintrin", "Func": "_mm_set1_pd", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 322, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "(", "*", "gen", ")", "(", "rtx", ",", "rtx", ",", "rtx", ",", "rtx", ")", ";", "int", "first_elem", ";", "int", "swap_nelt", ";", "if", "(", "GET_MODE_UNIT_SIZE", "(", "d", "->", "vmode", ")", ">=", "<NUM_LIT>", ")", "return", "false", ";", "swap_nelt", "=", "BYTES_BIG_ENDIAN", "&&", "!", "d", "->", "one_vector_p", "&&", "GET_MODE_SIZE", "(", "d", "->", "vmode", ")", "==", "<NUM_LIT>", "?", "d", "->", "nelt", ":", "<NUM_LIT>", ";", "first_elem", "=", "d", "->", "perm", "[", "neon_endian_lane_map", "(", "d", "->", "vmode", ",", "<NUM_LIT>", ")", "]", "^", "swap_nelt", ";", "if", "(", "first_elem", "==", "neon_endian_lane_map", "(", "d", "->", "vmode", ",", "<NUM_LIT>", ")", ")", "odd", "=", "<NUM_LIT>", ";", "else", "if", "(", "first_elem", "==", "neon_endian_lane_map", "(", "d", "->", "vmode", ",", "<NUM_LIT>", ")", ")", "odd", "=", "<NUM_LIT>", ";", "else", "return", "false", ";", "mask", "=", "(", "d", "->", "one_vector_p", "?", "nelt", "-", "<NUM_LIT>", ":", "<NUM_LIT>", "*", "nelt", "-", "<NUM_LIT>", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelt", ";", "i", "++", ")", "{", "unsigned", "elt", "=", "(", "neon_pair_endian_lane_map", "(", "d", "->", "vmode", ",", "i", ")", "*", "<NUM_LIT>", "+", "odd", ")", "&", "mask", ";", "if", "(", "(", "d", "->", "perm", "[", "i", "]", "^", "swap_nelt", ")", "!=", "neon_pair_endian_lane_map", "(", "d", "->", "vmode", ",", "elt", ")", ")", "return", "false", ";", "}", "if", "(", "d", "->", "testing_p", ")", "return", "true", ";", "switch", "(", "d", "->", "vmode", ")", "{", "case", "V16QImode", ":", "gen", "=", "gen_neon_vuzpv16qi_internal", ";", "break", ";", "case", "V8QImode", ":", "gen", "=", "gen_neon_vuzpv8qi_internal", ";", "break", ";", "case", "V8HImode", ":", "gen", "=", "gen_neon_vuzpv8hi_internal", ";", "break", ";"], "ground_truth": ["case", "V4HImode", ":", "gen", "=", "gen_neon_vuzpv4hi_internal", ";", "break", ";"], "File": "arm6", "Func": "arm_evpc_neon_vuzp", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 323, "Length": 246, "Cover_Rate": 0.5956416464891041, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "LowerFP_TO_SINT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerJumpTable", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerANDOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "MipsISelLowering115", "Func": "LowerOperation", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 324, "Length": 94, "Cover_Rate": 0.5081081081081081, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "*", "getSubtargetImpl", "(", "const", "Function", "&", ")", "const", "override", "{"], "ground_truth": ["return", "&", "Subtarget", ";"], "File": "TGSITargetMachine", "Func": "getSubtargetImpl", "Target": "TGSI", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 325, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "<ISA_LIT>TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "EVT", "VT", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{", "case", "'r'", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "'d'", ":", "case", "'y'", ":", "case", "'f'", ":", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "MBlazeISelLowering14", "Func": "getRegForInlineAsmConstraint", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 326, "Length": 85, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "doInitialization", "(", "Module", "&", "M", ")", "override", "{"], "ground_truth": ["SMShadowTracker", ".", "reset", "(", "<NUM_LIT>", ")", ";"], "File": "X86AsmPrinter (2)2", "Func": "doInitialization", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 327, "Length": 16, "Cover_Rate": 0.43243243243243246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MemOpcodes", "&&", "<STR_LIT>", ")", ";", "return", "MemOpcodes", "[", "Form132", "]", ";"], "ground_truth": ["}"], "File": "X86InstrFMA3Info", "Func": "getMem132Opcode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 328, "Length": 14, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "DataLayout", "&", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "auto", "&", "TFI", "=", "static_cast", "<", "const", "<ISA_LIT>FrameLowering", "&", ">", "(", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ")", ";", "if", "(", "TFI", ".", "isISR", "(", "MF", ")", ")", "MIRBuilder", ".", "buildInstr", "(", "<STR_LIT>", ")", ";", "SmallVector", "<", "ArgInfo", ">", "SplitArgs", ";", "unsigned", "Idx", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "if", "(", "DL", ".", "getTypeStoreSize", "(", "Arg", ".", "getType", "(", ")", ")", ".", "isZero", "(", ")", ")", "continue", ";", "ArgInfo", "OrigArg", "{", "VRegs", "[", "Idx", "]", ",", "Arg", ".", "getType", "(", ")", ",", "Idx", "}", ";", "setArgFlags", "(", "OrigArg", ",", "Idx", "+", "AttributeList", "::", "FirstArgIndex", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "OrigArg", ",", "SplitArgs", ",", "DL", ")", ";", "++", "Idx", ";", "}", "<ISA_LIT>IncomingArgsHandler", "Handler", "(", "MIRBuilder", ",", "MRI", ")", ";", "<ISA_LIT>ValueAssigner", "Assigner", "(", "true", ",", "MRI", ",", "MF", ")", ";", "if", "(", "!", "determineAndHandleAssignments", "(", "Handler", ",", "Assigner", ",", "SplitArgs", ",", "MIRBuilder", ",", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ")", "return", "false", ";", "if", "(", "F", ".", "isVarArg", "(", ")", ")", "{", "auto", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "FuncInfo", "->", "setVarArgsStackIndex", "(", "MF", ".", "getFrameInfo", "(", ")", ".", "CreateFixedObject", "(", "<NUM_LIT>", ",", "Assigner", ".", "StackOffset", ",", "true", ")", ")", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "MOSCallLowering", "Func": "lowerFormalArguments", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 329, "Length": 245, "Cover_Rate": 0.8596491228070176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>BSel", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "AlphaBranchSelector", "Func": "AlphaBSel", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 330, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vmladavq_p_uv8hi", "(", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vmladavq_p_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 331, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OccupedSlotsMask", "=", "<NUM_LIT>", ";", "InstructionsGroupCandidate", ".", "clear", "(", ")", ";", "LoadAlu", "(", ")", ";"], "ground_truth": ["}"], "File": "R600MachineScheduler11", "Func": "PrepareNextSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 332, "Length": 15, "Cover_Rate": 0.39473684210526316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vmulhq_m_uv16qi", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vmulhq_m_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 333, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "InstrumentMemOperandEpilogue", "(", "const", "RegisterContext", "&", "RegCtx", ",", "MCContext", "&", "Ctx", ",", "MCStreamer", "&", "Out", ")", "override", "{", "unsigned", "LocalFrameReg", "=", "RegCtx", ".", "ChooseFrameReg", "(", "<NUM_LIT>", ")", ";", "assert", "(", "LocalFrameReg", "!=", "<STR_LIT>", ")", ";", "RestoreFlags", "(", "Out", ")", ";"], "ground_truth": ["if", "(", "RegCtx", ".", "ScratchReg", "(", "<NUM_LIT>", ")", "!=", "<STR_LIT>", ")", "RestoreReg", "(", "Out", ",", "RegCtx", ".", "ScratchReg", "(", "<NUM_LIT>", ")", ")", ";"], "File": "X86AsmInstrumentation1", "Func": "InstrumentMemOperandEpilogue", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 334, "Length": 63, "Cover_Rate": 0.40384615384615385, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeDataRegsRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Reg", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "RegNo", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "TriCoreDisassembler (2)", "Func": "DecodeDataRegsRegisterClass", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 335, "Length": 61, "Cover_Rate": 0.9682539682539683, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Triple", "&", "TT", "=", "STI", ".", "getTargetTriple", "(", ")", ";"], "ground_truth": ["uint8_t", "OSABI", "=", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "TT", ".", "getOS", "(", ")", ")", ";"], "File": "RISCVAsmBackend", "Func": "createRISCVAsmBackend", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 336, "Length": 25, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "DXILTranslateMetadata", "Func": "getPassName", "Target": "DirectX", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 337, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "SrcReg", "=", "getRegForValue", "(", "Src", ")", ";", "if", "(", "!", "SrcReg", ")", "return", "false", ";", "EVT", "SrcEVT", "=", "TLI", ".", "getValueType", "(", "SrcTy", ",", "true", ")", ";", "EVT", "DestEVT", "=", "TLI", ".", "getValueType", "(", "DestTy", ",", "true", ")", ";", "if", "(", "!", "SrcEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "if", "(", "!", "DestEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "SrcVT", "=", "SrcEVT", ".", "getSimpleVT", "(", ")", ";", "MVT", "DestVT", "=", "DestEVT", ".", "getSimpleVT", "(", ")", ";", "unsigned", "ResultReg", "=", "<NUM_LIT>", ";", "bool", "IsZExt", "=", "isa", "<", "ZExtInst", ">", "(", "I", ")", ";", "if", "(", "const", "auto", "*", "Arg", "=", "dyn_cast", "<", "Argument", ">", "(", "Src", ")", ")", "{", "if", "(", "(", "IsZExt", "&&", "Arg", "->", "hasZExtAttr", "(", ")", ")", "||", "(", "!", "IsZExt", "&&", "Arg", "->", "hasSExtAttr", "(", ")", ")", ")", "{", "if", "(", "DestVT", "==", "<STR_LIT>", ")", "{", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "DestVT", ")", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ResultReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "}", "else", "ResultReg", "=", "SrcReg", ";", "}", "}", "if", "(", "!", "ResultReg", ")", "ResultReg", "=", "emitIntExt", "(", "SrcVT", ",", "SrcReg", ",", "DestVT", ",", "IsZExt", ")", ";", "if", "(", "!", "ResultReg", ")", "return", "false", ";"], "ground_truth": ["updateValueMap", "(", "I", ",", "ResultReg", ")", ";"], "File": "AArch64FastISel56", "Func": "selectIntExt", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 338, "Length": 236, "Cover_Rate": 0.8194444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "~", "<ISA_LIT>TargetMachine", "(", ")", "{"], "ground_truth": ["}"], "File": "M88kTargetMachine", "Func": "~M88kTargetMachine", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 339, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcageq_f32", "(", "float32x4_t", "__a", ",", "float32x4_t", "__b", ")", "{"], "ground_truth": ["return", "(", "uint32x4_t", ")", "__builtin_neon_vcagev4sf", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon_vcageq_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 340, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "OrigChain", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "OrigChain", ".", "getOperand", "(", "i", ")", ")", ";", "CurDAG", "->", "UpdateNodeOperands", "(", "OrigChain", ".", "getNode", "(", ")", ",", "Ops", ")", ";", "CurDAG", "->", "UpdateNodeOperands", "(", "Load", ".", "getNode", "(", ")", ",", "Call", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Load", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Load", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "NumOps", "=", "Call", ".", "getNode", "(", ")", "->", "getNumOperands", "(", ")", ";", "Ops", ".", "clear", "(", ")", ";"], "ground_truth": ["Ops", ".", "push_back", "(", "SDValue", "(", "Load", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ")", ";"], "File": "X86ISelDAGToDAG100", "Func": "MoveBelowOrigChain", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 341, "Length": 115, "Cover_Rate": 0.3382352941176471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "*", "MBB", ",", "MBB", "->", "begin", "(", ")", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "IsWave32", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "Exec", ")", ".", "addImm", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "LIS", ")", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "MI", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", ";", "}", "Register", "InputReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "FirstMI", "=", "&", "*", "MBB", "->", "begin", "(", ")", ";", "if", "(", "InputReg", ".", "isVirtual", "(", ")", ")", "{", "MachineInstr", "*", "DefInstr", "=", "MRI", "->", "getVRegDef", "(", "InputReg", ")", ";", "assert", "(", "DefInstr", "&&", "DefInstr", "->", "isCopy", "(", ")", ")", ";", "if", "(", "DefInstr", "->", "getParent", "(", ")", "==", "MBB", ")", "{", "if", "(", "DefInstr", "!=", "FirstMI", ")", "{", "DefInstr", "->", "removeFromParent", "(", ")", ";", "MBB", "->", "insert", "(", "FirstMI", ",", "DefInstr", ")", ";", "if", "(", "LIS", ")", "LIS", "->", "handleMove", "(", "*", "DefInstr", ")", ";", "}", "else", "{", "FirstMI", "=", "&", "*", "std", "::", "next", "(", "FirstMI", "->", "getIterator", "(", ")", ")", ";", "}", "}", "}", "const", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "const", "unsigned", "WavefrontSize", "=", "ST", ".", "getWavefrontSize", "(", ")", ";", "const", "unsigned", "Mask", "=", "(", "WavefrontSize", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "Register", "CountReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "auto", "BfeMI", "=", "BuildMI", "(", "*", "MBB", ",", "FirstMI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "CountReg", ")", ".", "addReg", "(", "InputReg", ")", ".", "addImm", "(", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "&", "Mask", ")", "|", "<NUM_LIT>", ")", ";", "if", "(", "LV", ")", "LV", "->", "recomputeForSingleDefVirtReg", "(", "InputReg", ")", ";", "auto", "BfmMI", "=", "BuildMI", "(", "*", "MBB", ",", "FirstMI", ",", "DL", ",", "TII", "->", "get", "(", "IsWave32", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "Exec", ")", ".", "addReg", "(", "CountReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "auto", "CmpMI", "=", "BuildMI", "(", "*", "MBB", ",", "FirstMI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "CountReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "WavefrontSize", ")", ";", "if", "(", "LV", ")", "LV", "->", "getVarInfo", "(", "CountReg", ")", ".", "Kills", ".", "push_back", "(", "CmpMI", ")", ";", "auto", "CmovMI", "=", "BuildMI", "(", "*", "MBB", ",", "FirstMI", ",", "DL", ",", "TII", "->", "get", "(", "IsWave32", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "Exec", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";", "if", "(", "!", "LIS", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "return", ";", "}", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "MI", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "BfeMI", ")", ";"], "ground_truth": ["LIS", "->", "InsertMachineInstrInMaps", "(", "*", "BfmMI", ")", ";"], "File": "SILowerControlFlow15", "Func": "lowerInitExec", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 342, "Length": 453, "Cover_Rate": 0.7947368421052632, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emitDotSize", "(", "SymStart", ",", "CurrCodeEnd", ")", ";", "EmitFStart", "(", "SymStart", ",", "CurrCodeEnd", ",", "FStartAlignment", ")", ";", "}", "(", "(", "MachineBasicBlock", "&", ")", "MBB", ")", ".", "setAlignment", "(", "Align", "(", "<NUM_LIT>", ")", ")", ";", "AsmPrinter", "::", "emitBasicBlockStart", "(", "MBB", ")", ";", "(", "(", "MachineBasicBlock", "&", ")", "MBB", ")", ".", "setAlignment", "(", "align", ")", ";", "emitBasicBlockBegin", "(", "MBB", ")", ";"], "ground_truth": ["}"], "File": "PatmosAsmPrinter1", "Func": "emitBasicBlockStart", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 343, "Length": 59, "Cover_Rate": 0.3390804597701149, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "MemVT", ",", "NewLD", ")", ",", "NewLD", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "DL", ")", ";", "}", "if", "(", "!", "MemVT", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "Op", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "AS", "=", "Load", "->", "getAddressSpace", "(", ")", ";", "if", "(", "!", "allowsMemoryAccess", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "DAG", ".", "getDataLayout", "(", ")", ",", "MemVT", ",", "AS", ",", "Load", "->", "getAlignment", "(", ")", ")", ")", "{", "SDValue", "Ops", "[", "<NUM_LIT>", "]", ";", "std", "::", "tie", "(", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ")", "=", "expandUnalignedLoad", "(", "Load", ",", "DAG", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "DL", ")", ";", "}", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "AS", "==", "AMDGPUA<ISA_LIT>", ".", "FLAT_ADDRESS", ")", "AS", "=", "MFI", "->", "hasFlatScratchInit", "(", ")", "?", "AMDGPUA<ISA_LIT>", ".", "PRIVATE_ADDRESS", ":", "AMDGPUA<ISA_LIT>", ".", "GLOBAL_ADDRESS", ";", "unsigned", "NumElements", "=", "MemVT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "AS", "==", "AMDGPUA<ISA_LIT>", ".", "CONSTANT_ADDRESS", "||", "AS", "==", "AMDGPUA<ISA_LIT>", ".", "CONSTANT_ADDRESS_32BIT", ")", "{", "if", "(", "isMemOpUniform", "(", "Load", ")", ")", "return", "SDValue", "(", ")", ";", "}", "if", "(", "AS", "==", "AMDGPUA<ISA_LIT>", ".", "CONSTANT_ADDRESS", "||", "AS", "==", "AMDGPUA<ISA_LIT>", ".", "CONSTANT_ADDRESS_32BIT", "||", "AS", "==", "AMDGPUA<ISA_LIT>", ".", "GLOBAL_ADDRESS", ")", "{", "if", "(", "Subtarget", "->", "getScalarizeGlobalBehavior", "(", ")", "&&", "isMemOpUniform", "(", "Load", ")", "&&", "!", "Load", "->", "isVolatile", "(", ")", "&&", "isMemOpHasNoClobberedMemOperand", "(", "Load", ")", ")", "return", "SDValue", "(", ")", ";", "}", "if", "(", "AS", "==", "AMDGPUA<ISA_LIT>", ".", "CONSTANT_ADDRESS", "||", "AS", "==", "AMDGPUA<ISA_LIT>", ".", "CONSTANT_ADDRESS_32BIT", "||", "AS", "==", "AMDGPUA<ISA_LIT>", ".", "GLOBAL_ADDRESS", "||", "AS", "==", "AMDGPUA<ISA_LIT>", ".", "FLAT_ADDRESS", ")", "{", "if", "(", "NumElements", ">", "<NUM_LIT>", ")", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "}", "if", "(", "AS", "==", "AMDGPUA<ISA_LIT>", ".", "PRIVATE_ADDRESS", ")", "{", "switch", "(", "Subtarget", "->", "getMaxPrivateElementSize", "(", ")", ")", "{", "case", "<NUM_LIT>", ":", "return", "scalarizeVectorLoad", "(", "Load", ",", "DAG", ")", ";", "case", "<NUM_LIT>", ":"], "ground_truth": ["if", "(", "NumElements", ">", "<NUM_LIT>", ")", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";"], "File": "SIISelLowering160", "Func": "LowerLOAD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 344, "Length": 370, "Cover_Rate": 0.589171974522293, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "PTrue1VTy", "->", "getElementCount", "(", ")", ".", "getKnownMinValue", "(", ")", "<", "PTrue2VTy", "->", "getElementCount", "(", ")", ".", "getKnownMinValue", "(", ")", ";", "}", ")", ";", "PTrues", ".", "remove", "(", "MostEncompassingPTrue", ")", ";", "PTrues", ".", "remove_if", "(", "[", "]", "(", "auto", "*", "PTrue", ")", "{", "return", "isPTruePromoted", "(", "PTrue", ")", ";", "}", ")", ";", "MostEncompassingPTrue", "->", "moveBefore", "(", "BB", ",", "BB", ".", "getFirstInsertionPt", "(", ")", ")", ";", "LLVMContext", "&", "Ctx", "=", "BB", ".", "getContext", "(", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "Ctx", ")", ";", "Builder", ".", "SetInsertPoint", "(", "&", "BB", ",", "++", "MostEncompassingPTrue", "->", "getIterator", "(", ")", ")", ";", "auto", "*", "MostEncompassingPTrueVTy", "=", "cast", "<", "VectorType", ">", "(", "MostEncompassingPTrue", "->", "getType", "(", ")", ")", ";", "auto", "*", "ConvertToSVBool", "=", "Builder", ".", "CreateIntrinsic", "(", "<STR_LIT>", ",", "{", "MostEncompassingPTrueVTy", "}", ",", "{", "MostEncompassingPTrue", "}", ")", ";", "bool", "ConvertFromCreated", "=", "false", ";", "for", "(", "auto", "*", "PTrue", ":", "PTrues", ")", "{", "auto", "*", "PTrueVTy", "=", "cast", "<", "VectorType", ">", "(", "PTrue", "->", "getType", "(", ")", ")", ";"], "ground_truth": ["if", "(", "MostEncompassingPTrueVTy", "!=", "PTrueVTy", ")", "{"], "File": "SVEIntrinsicOpts2", "Func": "coalescePTrueIntrinsicCalls", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 345, "Length": 170, "Cover_Rate": 0.4885057471264368, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "||", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "||", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "return", "None", ";", "Offset", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "*", "Sign", ";"], "ground_truth": ["int", "Shift", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";"], "File": "AArch64InstrInfo104", "Func": "isAddImmediate", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 346, "Length": 80, "Cover_Rate": 0.365296803652968, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "llvm", "::", "ELF", "::", "R_386_32", "==", "pReloc", ".", "type", "(", ")", "&&", "helper_use_relative_reloc", "(", "*", "rsym", ",", "*", "this", ")", ")", "{", "Relocation", "&", "reloc", "=", "helper_DynRel_init", "(", "rsym", ",", "*", "pReloc", ".", "targetRef", "(", ")", ".", "frag", "(", ")", ",", "pReloc", ".", "targetRef", "(", ")", ".", "offset", "(", ")", ",", "llvm", "::", "ELF", "::", "R_<ISA_LIT>_64_RELATIVE", ",", "*", "this", ")", ";", "getRelRelMap", "(", ")", ".", "record", "(", "pReloc", ",", "reloc", ")", ";", "}", "else", "{", "Relocation", "&", "reloc", "=", "helper_DynRel_init", "(", "rsym", ",", "*", "pReloc", ".", "targetRef", "(", ")", ".", "frag", "(", ")", ",", "pReloc", ".", "targetRef", "(", ")", ".", "offset", "(", ")", ",", "pReloc", ".", "type", "(", ")", ",", "*", "this", ")", ";", "getRelRelMap", "(", ")", ".", "record", "(", "pReloc", ",", "reloc", ")", ";", "}", "getTarget", "(", ")", ".", "checkAndSetHasTextRel", "(", "*", "pSection", ".", "getLink", "(", ")", ")", ";", "}", "}", "return", ";", "case", "llvm", "::", "ELF", "::", "R_<ISA_LIT>_64_GOTPCREL", ":", "if", "(", "rsym", "->", "reserved", "(", ")", "&", "ReserveGOT", ")", "return", ";", "if", "(", "!", "getTarget", "(", ")", ".", "symbolFinalValueIsKnown", "(", "*", "rsym", ")", ")", "helper_GOT_init", "(", "pReloc", ",", "true", ",", "*", "this", ")", ";", "else", "helper_GOT_init", "(", "pReloc", ",", "false", ",", "*", "this", ")", ";", "rsym", "->", "setReserved", "(", "rsym", "->", "reserved", "(", ")", "|", "ReserveGOT", ")", ";", "return", ";", "case", "llvm", "::", "ELF", "::", "R_<ISA_LIT>_64_PLT32", ":", "if", "(", "rsym", "->", "reserved", "(", ")", "&", "ReservePLT", ")", "return", ";", "if", "(", "getTarget", "(", ")", ".", "symbolFinalValueIsKnown", "(", "*", "rsym", ")", ")", "return", ";", "if", "(", "rsym", "->", "isDefine", "(", ")", "&&", "!", "rsym", "->", "isDyn", "(", ")", "&&", "!", "getTarget", "(", ")", ".", "isSymbolPreemptible", "(", "*", "rsym", ")", ")", "{", "return", ";", "}", "helper_PLT_init", "(", "pReloc", ",", "*", "this", ")", ";", "rsym", "->", "setReserved", "(", "rsym", "->", "reserved", "(", ")", "|", "ReservePLT", ")", ";", "return", ";", "case", "llvm", "::", "ELF", "::", "R_<ISA_LIT>_64_PC32", ":", "case", "llvm", "::", "ELF", "::", "R_<ISA_LIT>_64_PC16", ":", "case", "llvm", "::", "ELF", "::", "R_<ISA_LIT>_64_PC8", ":"], "ground_truth": ["if", "(", "getTarget", "(", ")", ".", "symbolNeedsPLT", "(", "*", "rsym", ")", "&&", "LinkerConfig", "::", "DynObj", "!=", "config", "(", ")", ".", "codeGenType", "(", ")", ")", "{"], "File": "X86Relocator", "Func": "scanGlobalReloc", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 347, "Length": 346, "Cover_Rate": 0.48324022346368717, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_ALIGN_BY_32", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "cris", "Func": "cris_preferred_minimum_alignment", "Target": "cris", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 348, "Length": 11, "Cover_Rate": 0.4230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint32_t", "*", "<ISA_LIT>RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", ")", "const", "{"], "ground_truth": ["return", "CC_Save_RegMask", ";"], "File": "LEGRegisterInfo", "Func": "getCallPreservedMask", "Target": "LEG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 349, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegNo", "=", "<NUM_LIT>", ";", "StringRef", "Name", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";", "if", "(", "matchRegisterNameHelper", "(", "isRV32E", "(", ")", ",", "(", "MCRegister", "&", ")", "RegNo", ",", "Name", ")", ")", "return", "MatchOperand_NoMatch", ";"], "ground_truth": ["getParser", "(", ")", ".", "Lex", "(", ")", ";"], "File": "RISCVAsmParser", "Func": "tryParseRegister", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 350, "Length": 47, "Cover_Rate": 0.47959183673469385, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasCaymanISA", "(", ")", "const", "{", "return", "CaymanISA", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget102", "Func": "hasCaymanISA", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 351, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "blk", "->", "begin", "(", ")", "!=", "blk", "->", "end", "(", ")", ")", "{", "blk", "->", "insert", "(", "blk", "->", "begin", "(", ")", ",", "newInstr", ")", ";", "}", "else", "{", "blk", "->", "push_back", "(", "newInstr", ")", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer16", "Func": "insertAssignInstrBefore", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 352, "Length": 39, "Cover_Rate": 0.38235294117647056, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_neon_udot_laneqv16qi_uuuus", "(", "__r", ",", "__a", ",", "__b", ",", "__index", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vdotq_laneq_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 353, "Length": 13, "Cover_Rate": 0.4482758620689655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "MachineModulePass", "(", "char", "&", "ID", ")", ":", "ModulePass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "MachineModulePass", "Func": "MachineModulePass", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 354, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vsriq_n_s64", "(", "int64x2_t", "__a", ",", "int64x2_t", "__b", ",", "const", "int", "__c", ")", "{"], "ground_truth": ["return", "(", "int64x2_t", ")", "__builtin_neon_vsri_nv2di", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "File": "arm", "Func": "neon_vsriq_n_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 355, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask8", ")", "__builtin_ia32_ucmpq256_mask", "(", "(", "__v4di", ")", "__X", ",", "(", "__v4di", ")", "__Y", ",", "__P", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_cmp_epu64_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 356, "Length": 26, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstrBuilder", "<ISA_LIT>InstrInfo", "::", "buildIndirectWrite", "(", "MachineBasicBlock", "*", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "ValueReg", ",", "unsigned", "Address", ",", "unsigned", "OffsetReg", ")", "const", "{"], "ground_truth": ["const", "DebugLoc", "&", "DL", "=", "MBB", "->", "findDebugLoc", "(", "I", ")", ";"], "File": "SIInstrInfo101", "Func": "buildIndirectWrite", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 357, "Length": 37, "Cover_Rate": 0.3217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "TargetOpcode", "::", "G_FPTOUI", ":", "case", "TargetOpcode", "::", "G_FCMP", ":", "return", "true", ";"], "ground_truth": ["default", ":"], "File": "MipsRegisterBankInfo10", "Func": "isFloatingPointOpcodeUse", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 358, "Length": 15, "Cover_Rate": 0.36585365853658536, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "?", "Opc", ":", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "MipsInstrInfo11", "Func": "GetAnalyzableBrOpc", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 359, "Length": 68, "Cover_Rate": 0.6415094339622641, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Tmp", ")", ".", "add", "(", "*", "Idx", ")", ".", "addImm", "(", "Offset", ")", ";", "MachineInstr", "*", "SetOn", "=", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "Tmp", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "IdxMode", ")", ";", "SetOn", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsUndef", "(", ")", ";", "}", "return", "true", ";", "}", "if", "(", "Offset", "==", "<NUM_LIT>", ")", "{", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "add", "(", "*", "Idx", ")", ";", "}", "else", "{", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "add", "(", "*", "Idx", ")", ".", "addImm", "(", "Offset", ")", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "SIISelLowering159", "Func": "setM0ToIndexFromSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 360, "Length": 151, "Cover_Rate": 0.4081081081081081, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "param_size", "--", ")", "{", "gcc_assert", "(", "regi", ">=", "FIRST_ARG_REGNUM", "&&", "regi", "<=", "LAST_ARG_REGNUM", ")", ";", "gcc_assert", "(", "!", "cum", "->", "regs_used", "[", "regi", "-", "FIRST_ARG_REGNUM", "]", ")", ";", "cum", "->", "regs_used", "[", "regi", "-", "FIRST_ARG_REGNUM", "]", "=", "true", ";", "regi", "++", ";", "}"], "ground_truth": ["}"], "File": "pru", "Func": "pru_function_arg_regi_mark_slot", "Target": "pru", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 361, "Length": 46, "Cover_Rate": 0.5111111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "<ISA_LIT>FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{"], "ground_truth": ["assert", "(", "!", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "&&", "(", "hasFP", "(", "MF", ")", "||", "hasBP", "(", "MF", ")", ")", "&&", "<STR_LIT>", ")", ";"], "File": "WebAssemblyFrameLowering", "Func": "eliminateCallFramePseudoInstr", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 362, "Length": 51, "Cover_Rate": 0.3893129770992366, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_f64_f32", "(", "float32x4_t", "__a", ")", "{", "return", "(", "float64x2_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vreinterpretq_f64_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 363, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask16", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_movepi16_mask", "(", "__m256i", "__A", ")", "{", "return", "(", "__mmask16", ")", "__builtin_ia32_cvtw2mask256", "(", "(", "__v16hi", ")", "__A", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin", "Func": "_mm256_movepi16_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 364, "Length": 32, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "N0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "SVT", "=", "N0", ".", "getSimpleValueType", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "SVT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "SVT", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N0", ")", ")", ";", "MVT", "IntegerVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "SVT", ".", "getVectorNumElements", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "IntegerVT", ",", "N0", ")", ")", ";", "}", "switch", "(", "SVT", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "MVT", "NVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "SVT", ".", "getVectorNumElements", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "NVT", ",", "N0", ")", ")", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "lowerUINT_TO_FP_vXi32", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "assert", "(", "Subtarget", ".", "hasAVX512", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N0", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "X86ISelLowering10", "Func": "lowerUINT_TO_FP_vec", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 365, "Length": 248, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "Mask", "=", "<NUM_LIT>", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "SrcReg2", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Value", "=", "<NUM_LIT>", ";", "Mask", "=", "<NUM_LIT>", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "PPCInstrInfo128", "Func": "analyzeCompare", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 366, "Length": 76, "Cover_Rate": 0.4393063583815029, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Offset", ".", "getValueType", "(", ")", ".", "isScalableVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "Shift", "=", "DAG", ".", "getConstant", "(", "Log2_32", "(", "BitWidth", "/", "<NUM_LIT>", ")", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "SplatShift", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Shift", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Offset", ",", "SplatShift", ")", ";"], "File": "AArch64ISelLowering (2)2", "Func": "getScaledOffsetForBitWidth", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 367, "Length": 66, "Cover_Rate": 0.6947368421052632, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isDisp8", "(", ")", "const", "{", "return", "getDispSize", "(", ")", "==", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "M680x0ISelDAGToDAG", "Func": "isDisp8", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 368, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_scalefss_mask_round", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ",", "(", "__v4sf", ")", "_mm_setzero_ps", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm_scalef_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 369, "Length": 33, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Outs", ",", "const", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", ",", "const", "SDLoc", "&", "DL", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "CCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "MF", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", ";", "MF", ".", "dump", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "RetCC_<ISA_LIT>", ")", ";", "SDValue", "Flag", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "RetOps", "(", "<NUM_LIT>", ",", "Chain", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "SDValue", "Val", "=", "OutVals", "[", "i", "]", ";", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "continue", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "RVLocs", "[", "i", "]", ".", "getValVT", "(", ")", "!=", "RVLocs", "[", "i", "]", ".", "getLocVT", "(", ")", ")", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "RVLocs", "[", "i", "]", ".", "getLocVT", "(", ")", ",", "Val", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "VA", ".", "getLocReg", "(", ")", ",", "Val", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "hasStructRetAttr", "(", ")", ")", "{", "<ISA_LIT>FunctionInfo", "*", "<ISA_LIT>FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "unsigned", "reg", "=", "<ISA_LIT>FI", "->", "getSRetReturnReg", "(", ")", ";", "if", "(", "!", "reg", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "reg", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";"], "ground_truth": ["unsigned", "R15", "=", "<STR_LIT>", ";"], "File": "P2ISelLowering", "Func": "LowerReturn", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 370, "Length": 355, "Cover_Rate": 0.7888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegisterClass", "::", "iterator", "i", "=", "<STR_LIT>", "->", "allocation_order_begin", "(", "*", "MF", ")", ";", "c", "=", "<STR_LIT>", ";", "for", "(", "j", "=", "<NUM_LIT>", ";", "j", "<", "<NUM_LIT>", ";", "j", "++", ")", "{", "if", "(", "(", "*", "i", ")", "==", "reg", ")", "{", "c", "=", "<STR_LIT>", ";", "break", ";", "}"], "ground_truth": ["i", "++", ";"], "File": "TMS320C64XInstrInfo", "Func": "findRegisterSide", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 371, "Length": 51, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "tryIntCompareInGPR", "(", "SDNode", "*", "N", ")", "{", "if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "<STR_LIT>", "&&", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "TM", ".", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", "||", "!", "TM", ".", "is<ISA_LIT>64", "(", ")", ")", "return", "false", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "PPCISelDAGToDAG103", "Func": "tryIntCompareInGPR", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 372, "Length": 74, "Cover_Rate": 0.5401459854014599, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "Op", ".", "getValueType", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "VT", ",", "<STR_LIT>", ")", ";", "SDValue", "Value", ";", "SDValue", "Overflow", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Value", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "LHS", ",", "RHS", ")", ";", "Overflow", "=", "ConvertCarryFlagToBooleanCarry", "(", "Value", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "VT", ",", "DAG", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Value", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "LHS", ",", "RHS", ")", ";", "Overflow", "=", "ConvertCarryFlagToBooleanCarry", "(", "Value", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "VT", ",", "DAG", ")", ";", "Overflow", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ",", "Overflow", ")", ";", "break", ";", "}"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "Value", ",", "Overflow", ")", ";"], "File": "ARMISelLowering52", "Func": "LowerUnsignedALUO", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 373, "Length": 211, "Cover_Rate": 0.8647540983606558, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCInstrDesc", "&", "UseMCID", "=", "get", "(", "UseNode", "->", "getMachineOpcode", "(", ")", ")", ";", "const", "MachineSDNode", "*", "DefMN", "=", "dyn_cast", "<", "MachineSDNode", ">", "(", "DefNode", ")", ";", "unsigned", "DefAlign", "=", "!", "DefMN", "->", "memoperands_empty", "(", ")", "?", "(", "*", "DefMN", "->", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", ":", "<NUM_LIT>", ";", "const", "MachineSDNode", "*", "UseMN", "=", "dyn_cast", "<", "MachineSDNode", ">", "(", "UseNode", ")", ";", "unsigned", "UseAlign", "=", "!", "UseMN", "->", "memoperands_empty", "(", ")", "?", "(", "*", "UseMN", "->", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", ":", "<NUM_LIT>", ";", "int", "Latency", "=", "getOperandLatency", "(", "ItinData", ",", "DefMCID", ",", "DefIdx", ",", "DefAlign", ",", "UseMCID", ",", "UseIdx", ",", "UseAlign", ")", ";", "if", "(", "Latency", ">", "<NUM_LIT>", "&&", "(", "Subtarget", ".", "isCortexA8", "(", ")", "||", "Subtarget", ".", "isCortexA9", "(", ")", ")", ")", "{", "switch", "(", "DefMCID", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "ShOpVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "DefNode", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "ShImm", "=", "<STR_LIT>", "(", "ShOpVal", ")", ";", "if", "(", "ShImm", "==", "<NUM_LIT>", "||", "(", "ShImm", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "(", "ShOpVal", ")", "==", "<STR_LIT>", ")", ")", "--", "Latency", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "ShAmt", "=", "cast", "<", "ConstantSDNode", ">", "(", "DefNode", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "ShAmt", "==", "<NUM_LIT>", "||", "ShAmt", "==", "<NUM_LIT>", ")", "--", "Latency", ";", "break", ";", "}", "}", "}", "if", "(", "DefAlign", "<", "<NUM_LIT>", "&&", "Subtarget", ".", "isCortexA9", "(", ")", ")", "switch", "(", "DefMCID", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "ARMBaseInstrInfo108", "Func": "getOperandLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 374, "Length": 514, "Cover_Rate": 0.5456475583864119, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "def_link", "||", "!", "def_link", "->", "ref", "||", "DF_REF_IS_ARTIFICIAL", "(", "def_link", "->", "ref", ")", "||", "def_link", "->", "next", ")", "return", "false", ";", "rtx", "def_insn", "=", "DF_REF_INSN", "(", "def_link", "->", "ref", ")", ";", "unsigned", "uid2", "=", "INSN_UID", "(", "def_insn", ")", ";", "if", "(", "!", "insn_entry", "[", "uid2", "]", ".", "is_load", "||", "!", "insn_entry", "[", "uid2", "]", ".", "is_swap", ")", "return", "false", ";", "rtx", "body", "=", "PATTERN", "(", "def_insn", ")", ";", "if", "(", "GET_CODE", "(", "body", ")", "!=", "SET", "||", "!", "(", "GET_CODE", "(", "SET_SRC", "(", "body", ")", ")", "==", "VEC_SELECT", "||", "pattern_is_rotate64", "(", "body", ")", ")", "||", "!", "MEM_P", "(", "XEXP", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "rtx", "mem", "=", "XEXP", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ")", ";", "rtx", "base_reg", "=", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "REG_P", "(", "base_reg", ")", ")", "return", "false", ";", "df_ref", "base_use", ";", "insn_info", "=", "DF_INSN_INFO_GET", "(", "def_insn", ")", ";", "FOR_EACH_INSN_INFO_USE", "(", "base_use", ",", "insn_info", ")", "{", "if", "(", "!", "rtx_equal_p", "(", "DF_REF_REG", "(", "base_use", ")", ",", "base_reg", ")", ")", "continue", ";", "struct", "df_link", "*", "base_def_link", "=", "DF_REF_CHAIN", "(", "base_use", ")", ";", "if", "(", "!", "base_def_link", "||", "base_def_link", "->", "next", ")", "return", "false", ";", "if", "(", "DF_REF_IS_ARTIFICIAL", "(", "base_def_link", "->", "ref", ")", ")", "return", "false", ";", "rtx", "tocrel_insn", "=", "DF_REF_INSN", "(", "base_def_link", "->", "ref", ")", ";", "rtx", "tocrel_body", "=", "PATTERN", "(", "tocrel_insn", ")", ";", "rtx", "base", ",", "offset", ";", "if", "(", "GET_CODE", "(", "tocrel_body", ")", "!=", "SET", ")", "return", "false", ";", "rtx", "tocrel_expr", "=", "SET_SRC", "(", "tocrel_body", ")", ";", "if", "(", "MEM_P", "(", "tocrel_expr", ")", ")", "tocrel_expr", "=", "XEXP", "(", "tocrel_expr", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "toc_relative_expr_p", "(", "tocrel_expr", ",", "false", ",", "&", "tocrel_base", ",", "NULL", ")", ")", "return", "false", ";", "split_const", "(", "XVECEXP", "(", "tocrel_base", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "&", "base", ",", "&", "offset", ")", ";", "if", "(", "!", "SYMBOL_REF_P", "(", "base", ")", "||", "!", "CONSTANT_POOL_ADDRESS_P", "(", "base", ")", ")", "return", "false", ";", "else", "{", "rtx", "const_vector", "=", "get_pool_constant", "(", "base", ")", ";"], "ground_truth": ["if", "(", "SYMBOL_REF_P", "(", "const_vector", ")", "&&", "CONSTANT_POOL_ADDRESS_P", "(", "const_vector", ")", ")", "const_vector", "=", "get_pool_constant", "(", "const_vector", ")", ";"], "File": "rs6000-p8swap", "Func": "const_load_sequence_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 375, "Length": 356, "Cover_Rate": 0.7946428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "(", "I", "+", "<NUM_LIT>", ")", ">=", "EndIdx", ")", "||", "(", "(", "NumGradients", "/", "<NUM_LIT>", ")", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "(", "I", "==", "DimIdx", "+", "(", "NumGradients", "/", "<NUM_LIT>", ")", "-", "<NUM_LIT>", "||", "I", "==", "DimIdx", "+", "NumGradients", "-", "<NUM_LIT>", ")", ")", "||", "!", "MI", ".", "getOperand", "(", "I", "+", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "{", "PackedAddrs", ".", "push_back", "(", "B", ".", "buildBuildVector", "(", "V2S16", ",", "{", "AddrReg", ",", "B", ".", "buildUndef", "(", "S16", ")", ".", "getReg", "(", "<NUM_LIT>", ")", "}", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "AMDGPULegalizerInfo17", "Func": "packImageA16AddressToDwords", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 376, "Length": 97, "Cover_Rate": 0.3553113553113553, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>Subtarget", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "UPTSubtarget", "Func": "anchor", "Target": "UPT", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 377, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCFragment", "*", "findAssociatedFragment", "(", ")", "const", "override", "{"], "ground_truth": ["return", "getSubExpr", "(", ")", "->", "findAssociatedFragment", "(", ")", ";"], "File": "CSKYMCExpr", "Func": "findAssociatedFragment", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 378, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initialize<ISA_LIT>ControlFlowFinalizerPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>PacketizerPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>ExpandSpecialInstrsPassPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>VectorRegMergerPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>DAGToDAGISelPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>LowerI1CopiesPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>FixSGPRCopiesPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>FixVGPRCopiesPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>FoldOperandsPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>PeepholeSDWAPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>ShrinkInstructionsPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>OptimizeExecMaskingPreRAPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>LoadStoreOptimizerPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>AlwaysInlinePass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>AnnotateKernelFeaturesPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>AnnotateUniformValuesPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>ArgumentUsageInfoPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>LowerIntrinsicsPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>PromoteAllocaPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>CodeGenPreparePass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>RewriteOutArgumentsPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>UnifyMetadataPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>AnnotateControlFlowPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>InsertWaitsPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>InsertWaitcntsPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>WholeQuadModePass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>LowerControlFlowPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>InsertSkipsPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>MemoryLegalizerPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>DebuggerInsertNopsPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>OptimizeExecMaskingPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>FixWWMLivenessPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>UnifyDivergentExitNodesPass", "(", "*", "PR", ")", ";"], "ground_truth": ["initialize<ISA_LIT>AAWrapperPassPass", "(", "*", "PR", ")", ";"], "File": "AMDGPUTargetMachine29", "Func": "LLVMInitializeAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 379, "Length": 204, "Cover_Rate": 0.7669172932330827, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "c_register_pragma", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "mep_pragma_io_volatile", ")", ";", "c_register_pragma", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "mep_pragma_coprocessor", ")", ";", "c_register_pragma", "(", "<NUM_LIT>", ",", "<STR_LIT>", ",", "mep_pragma_disinterrupt", ")", ";", "c_register_pragma", "(", "<NUM_LIT>", ",", "<STR_LIT>", ",", "mep_pragma_call", ")", ";"], "ground_truth": ["}"], "File": "mep-pragma", "Func": "mep_register_pragmas", "Target": "mep", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 380, "Length": 37, "Cover_Rate": 0.8604651162790697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "}", "else", "if", "(", "ResTy", "==", "MatchOperand_ParseFail", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "}", "else", "if", "(", "Expr", "->", "getKind", "(", ")", "==", "MCExpr", "::", "Constant", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "const", "MCConstantExpr", "*", "Const", "=", "static_cast", "<", "const", "MCConstantExpr", "*", ">", "(", "Expr", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "Const", ",", "S", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "*", "this", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "MipsAsmParser19", "Func": "searchSymbolAlias", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 381, "Length": 85, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "RegNo", "==", "<NUM_LIT>", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler39", "Func": "DecodeGPRwithAPSRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 382, "Length": 31, "Cover_Rate": 0.4189189189189189, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>AAWrapperPass", "(", ")", ")", ";", "addPass", "(", "createExternalAAWrapperPass", "(", "[", "]", "(", "Pass", "&", "P", ",", "Function", "&", ",", "AAResults", "&", "AAR", ")", "{", "if", "(", "auto", "*", "WrapperPass", "=", "P", ".", "getAnalysisIfAvailable", "<", "<ISA_LIT>AAWrapperPass", ">", "(", ")", ")", "AAR", ".", "addAAResult", "(", "WrapperPass", "->", "getResult", "(", ")", ")", ";", "}", ")", ")", ";", "}", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "{", "addPass", "(", "create<ISA_LIT>CodeGenPreparePass", "(", ")", ")", ";", "}", "}", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "if", "(", "isPassEnabled", "(", "EnableScalarIRPasses", ")", ")", "addEarlyCSEOrGVNPass", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine1", "Func": "addIRPasses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 383, "Length": 101, "Cover_Rate": 0.308868501529052, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "rs6000_darwin64_record_arg", "(", "CUMULATIVE_ARGS", "*", "orig_cum", ",", "tree", "type", ",", "int", "named", ",", "bool", "retval", ")", "{", "rtx", "rvec", "[", "FIRST_PSEUDO_REGISTER", "]", ";", "int", "k", "=", "<NUM_LIT>", ",", "kbase", "=", "<NUM_LIT>", ";", "HOST_WIDE_INT", "typesize", "=", "int_size_in_bytes", "(", "type", ")", ";", "CUMULATIVE_ARGS", "copy_cum", "=", "*", "orig_cum", ";", "CUMULATIVE_ARGS", "*", "cum", "=", "&", "copy_cum", ";", "if", "(", "!", "retval", "&&", "TYPE_ALIGN", "(", "type", ")", ">=", "<NUM_LIT>", "*", "BITS_PER_WORD", "&&", "(", "cum", "->", "words", "%", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "cum", "->", "words", "++", ";", "cum", "->", "intoffset", "=", "<NUM_LIT>", ";", "cum", "->", "use_stack", "=", "<NUM_LIT>", ";", "cum", "->", "named", "=", "named", ";", "rs6000_darwin64_record_arg_recurse", "(", "cum", ",", "type", ",", "<NUM_LIT>", ",", "rvec", ",", "&", "k", ")", ";", "rs6000_darwin64_record_arg_flush", "(", "cum", ",", "typesize", "*", "BITS_PER_UNIT", ",", "rvec", ",", "&", "k", ")", ";", "if", "(", "cum", "->", "use_stack", ")", "{", "if", "(", "retval", ")", "return", "NULL_RTX", ";", "kbase", "=", "<NUM_LIT>", ";", "rvec", "[", "<NUM_LIT>", "]", "=", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "NULL_RTX", ",", "const0_rtx", ")", ";", "}"], "ground_truth": ["if", "(", "k", ">", "<NUM_LIT>", "||", "cum", "->", "use_stack", ")", "return", "gen_rtx_PARALLEL", "(", "BLKmode", ",", "gen_rtvec_v", "(", "k", "-", "kbase", ",", "&", "rvec", "[", "kbase", "]", ")", ")", ";"], "File": "rs60003", "Func": "rs6000_darwin64_record_arg", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 384, "Length": 191, "Cover_Rate": 0.9744897959183674, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "dump_file", ")", "{", "fprintf", "(", "dump_file", ",", "<STR_LIT>", ")", ";", "for", "(", "const", "bb_info", "*", "bb", ":", "crtl", "->", "ssa", "->", "bbs", "(", ")", ")", "if", "(", "m_vector_manager", "->", "vector_block_infos", "[", "bb", "->", "index", "(", ")", "]", ".", "reaching_out", ".", "dirty_p", "(", ")", ")", "fprintf", "(", "dump_file", ",", "<STR_LIT>", ",", "bb", "->", "index", "(", ")", ")", ";", "fprintf", "(", "dump_file", ",", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "riscv-vsetvl", "Func": "demand_fusion", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 385, "Length": 69, "Cover_Rate": 0.3812154696132597, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";"], "ground_truth": ["}"], "File": "HexagonTargetTransformInfo1", "Func": "hasBranchDivergence", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 386, "Length": 4, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "*", "RegInfo", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";"], "ground_truth": ["if", "(", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ")", "FrameReg", "=", "RegInfo", "->", "getBaseRegister", "(", ")", ";"], "File": "X86FrameLowering109", "Func": "getFrameIndexReference", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 387, "Length": 35, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "lowerVECTOR_SHUFFLE_VSHF", "(", "SDValue", "Op", ",", "EVT", "ResTy", ",", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "Indices", ",", "SelectionDAG", "&", "DAG", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "SDValue", "Op0", ";", "SDValue", "Op1", ";", "EVT", "MaskVecTy", "=", "ResTy", ".", "changeVectorElementTypeToInteger", "(", ")", ";", "EVT", "MaskEltTy", "=", "MaskVecTy", ".", "getVectorElementType", "(", ")", ";", "bool", "Using1stVec", "=", "false", ";", "bool", "Using2ndVec", "=", "false", ";", "SDLoc", "DL", "(", "Op", ")", ";", "int", "ResTyNumElts", "=", "ResTy", ".", "getVectorNumElements", "(", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "ResTyNumElts", ";", "++", "i", ")", "{", "int", "Idx", "=", "Indices", "[", "i", "]", ";", "if", "(", "<NUM_LIT>", "<=", "Idx", "&&", "Idx", "<", "ResTyNumElts", ")", "Using1stVec", "=", "true", ";", "if", "(", "ResTyNumElts", "<=", "Idx", "&&", "Idx", "<", "ResTyNumElts", "*", "<NUM_LIT>", ")", "Using2ndVec", "=", "true", ";", "}", "for", "(", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "::", "iterator", "I", "=", "Indices", ".", "begin", "(", ")", ";", "I", "!=", "Indices", ".", "end", "(", ")", ";", "++", "I", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getTargetConstant", "(", "*", "I", ",", "DL", ",", "MaskEltTy", ")", ")", ";", "SDValue", "MaskVec", "=", "DAG", ".", "getBuildVector", "(", "MaskVecTy", ",", "DL", ",", "Ops", ")", ";", "if", "(", "Using1stVec", "&&", "Using2ndVec", ")", "{", "Op0", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Op1", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "Using1stVec", ")", "Op0", "=", "Op1", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "else", "if", "(", "Using2ndVec", ")", "Op0", "=", "Op1", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "MipsSEISelLowering11", "Func": "lowerVECTOR_SHUFFLE_VSHF", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 388, "Length": 258, "Cover_Rate": 0.9247311827956989, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Opc", "&&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "Offset", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "ground_truth": ["}"], "File": "SICInstrInfo", "Func": "loadRegFromStack", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 389, "Length": 39, "Cover_Rate": 0.32231404958677684, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "decodeRegisterClass", "(", "Inst", ",", "RegNo", ",", "ACCRegs", ")", ";"], "ground_truth": ["}"], "File": "PPCDisassembler16", "Func": "DecodeACCRCRegisterClass", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 390, "Length": 11, "Cover_Rate": 0.3548387096774194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Align", "NeedAlign", "=", "HRI", ".", "getSpillAlign", "(", "<STR_LIT>", ")", ";", "Align", "HasAlign", "=", "MFI", ".", "getObjectAlign", "(", "FI", ")", ";", "unsigned", "LoadOpc", ";", "auto", "UseAligned", "=", "[", "&", "]", "(", "Align", "NeedAlign", ",", "Align", "HasAlign", ")", "{", "return", "!", "NeedsAligna", "&&", "(", "NeedAlign", "<=", "HasAlign", ")", ";", "}", ";", "LoadOpc", "=", "UseAligned", "(", "NeedAlign", ",", "HasAlign", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "B", ",", "It", ",", "DL", ",", "HII", ".", "get", "(", "LoadOpc", ")", ",", "DstLo", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";", "LoadOpc", "=", "UseAligned", "(", "NeedAlign", ",", "HasAlign", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["BuildMI", "(", "B", ",", "It", ",", "DL", ",", "HII", ".", "get", "(", "LoadOpc", ")", ",", "DstHi", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "Size", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";"], "File": "HexagonFrameLowering12", "Func": "expandLoadVec2", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 391, "Length": 143, "Cover_Rate": 0.4144927536231884, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "AMDGPUCFGPrepare", "(", "tm", ")", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer2", "Func": "createAMDGPUCFGPreparationPass", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 392, "Length": 8, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "__blcfill_u32", "(", "unsigned", "int", "__X", ")", "{", "return", "__X", "&", "(", "__X", "+", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "tbmintrin", "Func": "__blcfill_u32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 393, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "formatDec", "(", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", ")", ";", "}", "else", "{", "O", "<<", "formatDec", "(", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter51", "Func": "printFlatOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 394, "Length": 50, "Cover_Rate": 0.30864197530864196, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "char", "riscv_class_max_nregs", "(", "reg_class_t", "rclass", ",", "machine_mode", "mode", ")", "{"], "ground_truth": ["if", "(", "reg_class_subset_p", "(", "rclass", ",", "FP_REGS", ")", ")", "return", "riscv_hard_regno_nregs", "(", "FP_REG_FIRST", ",", "mode", ")", ";"], "File": "riscv", "Func": "riscv_class_max_nregs", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 395, "Length": 29, "Cover_Rate": 0.58, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", "||", "MF", ".", "getFrameInfo", "(", ")", ".", "hasVarSizedObjects", "(", ")", "||", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", "->", "getManipulatesSP", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SystemZFrameLowering1", "Func": "hasFP", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 396, "Length": 52, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "FS", "=", "getFeatureString", "(", "F", ")", ";", "SmallString", "<", "<NUM_LIT>", ">", "SubtargetKey", "(", "GPU", ")", ";", "SubtargetKey", ".", "append", "(", "FS", ")", ";", "auto", "&", "I", "=", "SubtargetMap", "[", "SubtargetKey", "]", ";", "if", "(", "!", "I", ")", "{", "resetTargetOptions", "(", "F", ")", ";", "I", "=", "llvm", "::", "make_unique", "<", "<ISA_LIT>Subtarget", ">", "(", "TargetTriple", ",", "GPU", ",", "FS", ",", "*", "this", ")", ";", "GISelAccessor", "*", "GISel", "=", "new", "GISelAccessor", "(", ")", ";", "<ISA_LIT>GISelActualAccessor", "*", "GISel", "=", "new", "<ISA_LIT>GISelActualAccessor", "(", ")", ";", "GISel", "->", "CallLoweringInfo", ".", "reset", "(", "new", "<ISA_LIT>CallLowering", "(", "*", "I", "->", "getTargetLowering", "(", ")", ")", ")", ";"], "ground_truth": ["I", "->", "setGISelAccessor", "(", "*", "GISel", ")", ";"], "File": "AMDGPUTargetMachine103", "Func": "getSubtargetImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 397, "Length": 107, "Cover_Rate": 0.7753623188405797, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasAtomicFaddNoRtnInsts", ";"], "ground_truth": ["}"], "File": "GCNSubtarget7", "Func": "hasAtomicFaddNoRtnInsts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 398, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TmpInst", ".", "setOpcode", "(", "Opcode", ")", ";", "TmpInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg0", ")", ")", ";"], "ground_truth": ["TmpInst", ".", "setLoc", "(", "IDLoc", ")", ";"], "File": "MipsTargetStreamer1", "Func": "emitR", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 399, "Length": 26, "Cover_Rate": 0.41935483870967744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Sym", "->", "isTag", "(", ")", ")", ";", "OS", "<<", "<STR_LIT>", "<<", "Sym", "->", "getName", "(", ")", "<<", "<STR_LIT>", ";", "OS", "<<", "<STR_LIT>", "(", "Sym", "->", "getSignature", "(", ")", "->", "Params", ")", ";", "OS", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "WebAssemblyTargetStreamer12", "Func": "emitTagType", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 400, "Length": 39, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Ops", ".", "clear", "(", ")", ";", "OpBegins", ".", "clear", "(", ")", ";", "OpBegins", ".", "push_back", "(", "<NUM_LIT>", ")", ";", "HasPersonality", "=", "false", ";"], "ground_truth": ["}"], "File": "ARMUnwindOpAsm15", "Func": "Reset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 401, "Length": 24, "Cover_Rate": 0.8275862068965517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "ST", "->", "hasNEON", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "assert", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "EVT", "ShiftVT", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";"], "ground_truth": ["SDValue", "NegatedCount", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ShiftVT", ",", "getZeroVector", "(", "ShiftVT", ",", "DAG", ",", "dl", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 402, "Length": 137, "Cover_Rate": 0.5524193548387096, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>DAGToDAGISel", "(", "<ISA_LIT>TargetMachine", "&", "TM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", ":", "SelectionDAGISel", "(", "TM", ",", "OptLevel", ")", ",", "Subtarget", "(", "*", "TM", ".", "getSubtargetImpl", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "UPTISelDAGToDAG", "Func": "UPTDAGToDAGISel", "Target": "UPT", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 403, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "MaxNumVGPRs", "=", "alignDown", "(", "getTotalNumVGPRs", "(", "Features", ")", "/", "WavesPerEU", ",", "getVGPRAllocGranule", "(", "Features", ")", ")", ";"], "ground_truth": ["unsigned", "AddressableNumVGPRs", "=", "getAddressableNumVGPRs", "(", "Features", ")", ";"], "File": "AMDGPUBaseInfo12", "Func": "getMaxNumVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 404, "Length": 26, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GlobalAddressSDNode", "*", "GA", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", ";", "if", "(", "DAG", ".", "getTarget", "(", ")", ".", "Options", ".", "EmulatedTLS", ")", "return", "LowerToTLSEmulatedModel", "(", "GA", ",", "DAG", ")", ";", "if", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "return", "LowerGlobalTLSAddressDarwin", "(", "Op", ",", "DAG", ")", ";", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", ")", "return", "LowerGlobalTLSAddressWindows", "(", "Op", ",", "DAG", ")", ";", "assert", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "<STR_LIT>", ")", ";", "TLSModel", "::", "Model", "model", "=", "getTargetMachine", "(", ")", ".", "getTLSModel", "(", "GA", "->", "getGlobal", "(", ")", ")", ";", "switch", "(", "model", ")", "{", "case", "TLSModel", "::", "GeneralDynamic", ":", "case", "TLSModel", "::", "LocalDynamic", ":", "return", "LowerToTLSGeneralDynamicModel", "(", "GA", ",", "DAG", ")", ";", "case", "TLSModel", "::", "InitialExec", ":", "case", "TLSModel", "::", "LocalExec", ":"], "ground_truth": ["return", "LowerToTLSExecModels", "(", "GA", ",", "DAG", ",", "model", ")", ";"], "File": "ARMISelLowering186", "Func": "LowerGlobalTLSAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 405, "Length": 136, "Cover_Rate": 0.8662420382165605, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vornq_m_s8", "(", "int8x16_t", "__inactive", ",", "int8x16_t", "__a", ",", "int8x16_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vornq_m_sv16qi", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vornq_m_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 406, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "auto", "*", "GVar", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "GO", ")", ";", "if", "(", "GVar", "&&", "GVar", "->", "isConstant", "(", ")", "&&", "GVar", "->", "getInitializer", "(", ")", "->", "needsRelocation", "(", ")", ")", "Kind", "=", "SectionKind", "::", "getReadOnlyWithRel", "(", ")", ";"], "ground_truth": ["}"], "File": "PPCTargetObjectFile13", "Func": "SelectSectionForGlobal", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 407, "Length": 42, "Cover_Rate": 0.49411764705882355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "PointerType", "*", "Ty", "=", "dyn_cast", "<", "PointerType", ">", "(", "V", "->", "getType", "(", ")", ")", ")", "if", "(", "Ty", "->", "getAddressSpace", "(", ")", ">", "<NUM_LIT>", ")", "return", "false", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "Instruction", "::", "BitCast", ":", "return", "<ISA_LIT>SelectAddress", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "AM", ")", ";", "case", "Instruction", "::", "IntToPtr", ":", "if", "(", "TLI", ".", "getValueType", "(", "DL", ",", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", "==", "TLI", ".", "getPointerTy", "(", "DL", ")", ")", "return", "<ISA_LIT>SelectAddress", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "AM", ")", ";", "break", ";", "case", "Instruction", "::", "PtrToInt", ":", "if", "(", "TLI", ".", "getValueType", "(", "DL", ",", "U", "->", "getType", "(", ")", ")", "==", "TLI", ".", "getPointerTy", "(", "DL", ")", ")", "return", "<ISA_LIT>SelectAddress", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "AM", ")", ";", "break", ";", "case", "Instruction", "::", "Alloca", ":", "{", "const", "AllocaInst", "*", "A", "=", "cast", "<", "AllocaInst", ">", "(", "V", ")", ";", "DenseMap", "<", "const", "AllocaInst", "*", ",", "int", ">", "::", "iterator", "SI", "=", "FuncInfo", ".", "StaticAllocaMap", ".", "find", "(", "A", ")", ";", "if", "(", "SI", "!=", "FuncInfo", ".", "StaticAllocaMap", ".", "end", "(", ")", ")", "{", "AM", ".", "BaseType", "=", "<STR_LIT>", ";", "AM", ".", "Base", ".", "FrameIndex", "=", "SI", "->", "second", ";", "return", "true", ";", "}", "break", ";", "}", "case", "Instruction", "::", "Add", ":", "{", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "uint64_t", "Disp", "=", "(", "int32_t", ")", "AM", ".", "Disp", "+", "(", "uint64_t", ")", "CI", "->", "getSExtValue", "(", ")", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Disp", ")", ")", "{"], "ground_truth": ["AM", ".", "Disp", "=", "(", "uint32_t", ")", "Disp", ";"], "File": "X86FastISel106", "Func": "X86SelectAddress", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 408, "Length": 290, "Cover_Rate": 0.3240223463687151, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MRI", "->", "def_begin", "(", "Reg", ")", "==", "MRI", "->", "def_end", "(", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printReg", "(", "Reg", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "<<", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "!", "MRI", "->", "hasOneDef", "(", "Reg", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printReg", "(", "Reg", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "for", "(", "auto", "DI", "=", "MRI", "->", "def_begin", "(", "Reg", ")", ",", "DE", "=", "MRI", "->", "def_end", "(", ")", ";", "DI", "!=", "DE", ";", "++", "DI", ")", "{"], "ground_truth": ["DEBUG", "(", "DI", "->", "getParent", "(", ")", "->", "dump", "(", ")", ")", ";"], "File": "AMDGPUMachineCFGStructurizer17", "Func": "getDefInstr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 409, "Length": 123, "Cover_Rate": 0.7068965517241379, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>BaseAsmLexer", "(", "const", "Target", "&", "T", ",", "const", "MCAsmInfo", "&", "MAI", ")", ":", "TargetAsmLexer", "(", "T", ")", ",", "AsmInfo", "(", "MAI", ")", "{"], "ground_truth": ["}"], "File": "MBlazeAsmLexer", "Func": "MBlazeBaseAsmLexer", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 410, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "PPCCodeEmitter", "Func": "getTLSCallEncoding", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 411, "Length": 8, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_cvtpd2qq128_mask", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2di", ")", "_mm_setzero_si128", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vldqintrin", "Func": "_mm_maskz_cvtpd_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 412, "Length": 25, "Cover_Rate": 0.5319148936170213, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NewOpcode", "=", "isINC", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpcode", "=", "isINC", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "}", "MachineInstr", "*", "NewMI", "=", "BuildMI", "(", "*", "MFI", ",", "I", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpcode", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", "+", "<STR_LIT>", ")", ")", ";", "MFI", "->", "erase", "(", "I", ")", ";", "I", "=", "static_cast", "<", "MachineBasicBlock", "::", "iterator", ">", "(", "NewMI", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "X86FixupLEAs (2)2", "Func": "fixupIncDec", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 413, "Length": 94, "Cover_Rate": 0.40869565217391307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CP_READ_MEMORY", "|", "CP_WRITE_CSR", ";"], "ground_truth": ["}"], "File": "riscv-vector-builtins-bases", "Func": "call_properties", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 414, "Length": 6, "Cover_Rate": 0.35294117647058826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IdxN", "=", "emitIntExt", "(", "IdxVT", ".", "getSimpleVT", "(", ")", ",", "IdxN", ",", "PtrVT", ",", "false", ")", ";", "}", "else", "if", "(", "IdxVT", ".", "bitsGT", "(", "PtrVT", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "IdxN", ";"], "File": "AArch64FastISel18", "Func": "getRegForGEPIndex", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 415, "Length": 36, "Cover_Rate": 0.3564356435643564, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MII", ")", "delete", "MII", ";"], "ground_truth": ["MII", "=", "<NUM_LIT>", ";"], "File": "PatmosDisassembler", "Func": "~PatmosDisassembler", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 416, "Length": 11, "Cover_Rate": 0.6470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "RegNum", ";", "StringRef", "Layout", ";", "SMLoc", "RegEndLoc", ",", "LayoutLoc", ";", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "!", "IdentifyRegister", "(", "RegNum", ",", "RegEndLoc", ",", "Layout", ",", "LayoutLoc", ")", ")", "return", "MatchOperand_NoMatch", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateReg", "(", "RegNum", ",", "S", ",", "RegEndLoc", ")", ")", ";", "if", "(", "Layout", ".", "size", "(", ")", "!=", "<NUM_LIT>", ")", "{", "unsigned", "long", "long", "TmpLanes", "=", "<NUM_LIT>", ";", "llvm", "::", "getAsUnsignedInteger", "(", "Layout", ".", "substr", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "TmpLanes", ")", ";", "if", "(", "TmpLanes", "!=", "<NUM_LIT>", ")", "{", "NumLanes", "=", "TmpLanes", ";", "}", "else", "{"], "ground_truth": ["switch", "(", "Layout", ".", "back", "(", ")", ")", "{"], "File": "AArch64AsmParser32", "Func": "ParseRegister", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 417, "Length": 114, "Cover_Rate": 0.5352112676056338, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ListFrom", "==", "ListTo", "&&", "ListFrom", "==", "<STR_LIT>", ")", "return", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";", "else", "if", "(", "ListFrom", "==", "ListTo", "&&", "ListFrom", "==", "<STR_LIT>", ")", "return", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";", "else", "if", "(", "ListFrom", "==", "<STR_LIT>", ")", "return", "ListTo", "-", "ListFrom", "+", "<NUM_LIT>", ";"], "ground_truth": ["else", "if", "(", "ListFrom", "==", "<STR_LIT>", ")", "return", "(", "(", "ListTo", "-", "ListFrom", "+", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";"], "File": "CSKYAsmParser", "Func": "getListValue", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 418, "Length": 69, "Cover_Rate": 0.7419354838709677, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "NumVGScaledBytes", ")", "return", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "DwarfReg", ",", "NumBytes", ")", ";", "std", "::", "string", "CommentBuffer", ";", "llvm", "::", "raw_string_ostream", "Comment", "(", "CommentBuffer", ")", ";", "Comment", "<<", "printReg", "(", "Reg", ",", "&", "TRI", ")", "<<", "<STR_LIT>", ";", "SmallString", "<", "<NUM_LIT>", ">", "OffsetExpr", ";", "appendVGScaledOffsetExpr", "(", "OffsetExpr", ",", "NumBytes", ",", "NumVGScaledBytes", ",", "TRI", ".", "getDwarfRegNum", "(", "<STR_LIT>", ",", "true", ")", ",", "Comment", ")", ";", "SmallString", "<", "<NUM_LIT>", ">", "CfaExpr", ";", "CfaExpr", ".", "push_back", "(", "dwarf", "::", "DW_CFA_expression", ")", ";"], "ground_truth": ["uint8_t", "buffer", "[", "<NUM_LIT>", "]", ";"], "File": "AArch64InstrInfo51", "Func": "createCFAOffset", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 419, "Length": 89, "Cover_Rate": 0.4320388349514563, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>AsmBackend", "(", ")", "{"], "ground_truth": ["}"], "File": "LC3AsmBackend", "Func": "~LC3AsmBackend", "Target": "LC3", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 420, "Length": 6, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerEXTRACT_SUBVECTOR", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "assert", "(", "Op", ".", "getValueType", "(", ")", ".", "isFixedLengthVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "EVT", "InVT", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "unsigned", "Idx", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "Size", "=", "Op", ".", "getValueSizeInBits", "(", ")", ";", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "InVT", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "InVT", ".", "isScalableVector", "(", ")", ")", "{", "if", "(", "Idx", "==", "<NUM_LIT>", "&&", "isPackedVectorType", "(", "InVT", ",", "DAG", ")", ")", "return", "Op", ";", "return", "SDValue", "(", ")", ";", "}", "if", "(", "Idx", "==", "<NUM_LIT>", "&&", "InVT", ".", "getSizeInBits", "(", ")", "<=", "<NUM_LIT>", ")", "return", "Op", ";"], "ground_truth": ["if", "(", "Size", "==", "<NUM_LIT>", "&&", "Idx", "*", "InVT", ".", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "InVT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "Op", ";"], "File": "AArch64ISelLowering143", "Func": "LowerEXTRACT_SUBVECTOR", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 421, "Length": 166, "Cover_Rate": 0.9651162790697675, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "switch_idx", "=", "M_OPTION_NOT_SEEN", ";", "LARCH_DRIVER_SET_M_FLAG", "(", "loongarch_switch_strings", ",", "N_SWITCH_TYPES", ",", "switch_idx", ",", "argv", "[", "<NUM_LIT>", "]", ")", "if", "(", "switch_idx", "!=", "M_OPTION_NOT_SEEN", ")", "opt_switches", "|=", "loongarch_switch_mask", "[", "switch_idx", "]", ";"], "ground_truth": ["}"], "File": "loongarch-driver", "Func": "if", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 422, "Length": 32, "Cover_Rate": 0.5925925925925926, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "int", "I", "=", "<NUM_LIT>", ";", "I", "<", "<NUM_LIT>", ";", "++", "I", ")", "ISRDataRegFI", "[", "I", "]", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "CreateStackObject", "(", "TRI", ".", "getSpillSize", "(", "RC", ")", ",", "TRI", ".", "getSpillAlign", "(", "RC", ")", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "MipsMachineFunction24", "Func": "createISRRegFI", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 423, "Length": 45, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "report_fatal_error", "(", "<STR_LIT>", "+", "Twine", "(", "ObjectVT", ".", "getEVTString", "(", ")", ")", ")", ";", "case", "<STR_LIT>", ":", "ArgRegClass", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "ArgRegClass", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "ArgRegClass", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "ArgRegClass", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "ArgRegClass", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "ArgRegClass", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "ArgRegClass", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "ArgRegClass", "=", "&", "<STR_LIT>", ";", "break", ";", "}", "unsigned", "VReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "ArgRegClass", ")", ";", "RegInfo", ".", "addLiveIn", "(", "ArgRegs", "[", "ArgRegIdx", "]", ",", "VReg", ")", ";", "ArgVal", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "ObjectVT", ")", ";", "++", "ArgRegIdx", ";", "}", "else", "{", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "ObjSize", ",", "ArgOffset", ",", "true", ",", "false", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "PtrVT", ")", ";", "ArgVal", "=", "DAG", ".", "getLoad", "(", "ObjectVT", ",", "dl", ",", "Chain", ",", "FIN", ",", "NULL", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "ArgOffset", "+=", "StackSlotSize", ";", "}", "InVals", ".", "push_back", "(", "ArgVal", ")", ";", "Chain", "=", "ArgVal", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "isVarArg", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", "-", "<NUM_LIT>", "+", "<NUM_LIT>", ">", "MemOps", ";"], "ground_truth": ["for", "(", ";", "ArgRegIdx", "!=", "NumArgRegs", ";", "++", "ArgRegIdx", ")", "{"], "File": "SPUISelLowering1", "Func": "LowerFormalArguments", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 424, "Length": 256, "Cover_Rate": 0.3956723338485317, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "*", "TRI", "=", "TM", ".", "getRegisterInfo", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "MFI", "->", "setFrameAddressIsTaken", "(", "true", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "TRI", "->", "getFrameRegister", "(", ")", ",", "VT", ")", ";"], "ground_truth": ["while", "(", "Depth", "--", ")", "FrameAddr", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "FrameAddr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "File": "HexagonISelLowering112", "Func": "LowerFRAMEADDR", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 425, "Length": 127, "Cover_Rate": 0.8758620689655172, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_cvtsd2ss_round", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v2df", ")", "__B", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm_cvt_roundsd_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 426, "Length": 20, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "su", "=", "<NUM_LIT>", ",", "e", "=", "SUnits", ".", "size", "(", ")", ";", "su", "!=", "e", ";", "++", "su", ")", "if", "(", "SUnits", "[", "su", "]", ".", "getDepth", "(", ")", ">", "maxD", ")", "maxD", "=", "SUnits", "[", "su", "]", ".", "getDepth", "(", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "maxD", "<<", "<STR_LIT>", ";", ")", ";", "DEBUG", "(", "for", "(", "unsigned", "su", "=", "<NUM_LIT>", ",", "e", "=", "SUnits", ".", "size", "(", ")", ";", "su", "!=", "e", ";", "++", "su", ")", "SUnits", "[", "su", "]", ".", "dumpAll", "(", "this", ")", ")", ";", "initQueues", "(", ")", ";", "bool", "IsTopNode", "=", "false", ";", "while", "(", "SUnit", "*", "SU", "=", "SchedImpl", "->", "pickNode", "(", "IsTopNode", ")", ")", "{", "if", "(", "!", "checkSchedLimit", "(", ")", ")", "break", ";", "scheduleMI", "(", "SU", ",", "IsTopNode", ")", ";", "updateQueues", "(", "SU", ",", "IsTopNode", ")", ";", "}", "assert", "(", "CurrentTop", "==", "CurrentBottom", "&&", "<STR_LIT>", ")", ";", "placeDebugValues", "(", ")", ";"], "ground_truth": ["}"], "File": "HexagonMachineScheduler20", "Func": "schedule", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 427, "Length": 154, "Cover_Rate": 0.5292096219931272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCAsmInfo", "::", "<ISA_LIT>MCAsmInfo", "(", "StringRef", "TT", ")", "{", "Triple", "TheTriple", "(", "TT", ")", ";", "if", "(", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "nvptx64", ")", "{", "PointerSize", "=", "CalleeSaveStackSlotSize", "=", "<NUM_LIT>", ";", "}", "CommentString", "=", "<STR_LIT>", ";", "HasSingleParameterDotFile", "=", "false", ";", "InlineAsmStart", "=", "<STR_LIT>", ";", "InlineAsmEnd", "=", "<STR_LIT>", ";", "SupportsDebugInformation", "=", "CompileForDebugging", ";", "HasFunctionAlignment", "=", "false", ";"], "ground_truth": ["HasDotTypeDotSizeDirective", "=", "false", ";"], "File": "NVPTXMCAsmInfo23", "Func": "NVPTXMCAsmInfo", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 428, "Length": 62, "Cover_Rate": 0.6262626262626263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "index", "==", "<NUM_LIT>", ")", "{", "if", "(", "offset", "!=", "<NUM_LIT>", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "offset", ")", ";", "fputs", "(", "reg_names", "[", "REGNO", "(", "base", ")", "]", ",", "file", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "index", ")", "==", "REG", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "base", ")", "]", ",", "reg_names", "[", "REGNO", "(", "index", ")", "]", ")", ";", "else", "if", "(", "GET_CODE", "(", "index", ")", "==", "SYMBOL_REF", ")", "{", "output_addr_const", "(", "file", ",", "index", ")", ";", "fputc", "(", "','", ",", "file", ")", ";", "fputs", "(", "reg_names", "[", "REGNO", "(", "base", ")", "]", ",", "file", ")", ";", "}", "else", "fatal_insn", "(", "<STR_LIT>", ",", "addr", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "base", ")", "==", "LO_SUM", ")", "{", "gcc_assert", "(", "!", "index", "&&", "GET_CODE", "(", "XEXP", "(", "base", ",", "<NUM_LIT>", ")", ")", "==", "REG", ")", ";", "if", "(", "small_data_operand", "(", "XEXP", "(", "base", ",", "<NUM_LIT>", ")", ",", "VOIDmode", ")", ")", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "else", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "output_addr_const", "(", "file", ",", "plus_constant", "(", "XEXP", "(", "base", ",", "<NUM_LIT>", ")", ",", "offset", ")", ")", ";", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "fputs", "(", "reg_names", "[", "REGNO", "(", "XEXP", "(", "base", ",", "<NUM_LIT>", ")", ")", "]", ",", "file", ")", ";"], "ground_truth": ["}"], "File": "m32r3", "Func": "m32r_print_operand_address", "Target": "m32r", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 429, "Length": 218, "Cover_Rate": 0.38859180035650626, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "ParseIntelDotOperator", "(", "const", "MCExpr", "*", "Disp", ",", "const", "MCExpr", "*", "&", "NewDisp", ")", "{", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "int64_t", "OrigDispVal", ",", "DotDispVal", ";", "if", "(", "const", "MCConstantExpr", "*", "OrigDisp", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Disp", ")", ")", "OrigDispVal", "=", "OrigDisp", "->", "getValue", "(", ")", ";", "else", "return", "Error", "(", "Tok", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "StringRef", "DotDispStr", "=", "Tok", ".", "getString", "(", ")", ";", "if", "(", "DotDispStr", ".", "startswith", "(", "<STR_LIT>", ")", ")", "DotDispStr", "=", "DotDispStr", ".", "drop_front", "(", "<NUM_LIT>", ")", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Real", ")", ")", "{", "APInt", "DotDisp", ";", "DotDispStr", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "DotDisp", ")", ";", "DotDispVal", "=", "DotDisp", ".", "getZExtValue", "(", ")", ";", "}", "else", "if", "(", "isParsingInlineAsm", "(", ")", "&&", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "unsigned", "DotDisp", ";", "std", "::", "pair", "<", "StringRef", ",", "StringRef", ">", "BaseMember", "=", "DotDispStr", ".", "split", "(", "'.'", ")", ";", "if", "(", "SemaCallback", "->", "LookupInlineAsmField", "(", "BaseMember", ".", "first", ",", "BaseMember", ".", "second", ",", "DotDisp", ")", ")", "return", "Error", "(", "Tok", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "DotDispVal", "=", "DotDisp", ";"], "ground_truth": ["}", "else", "return", "Error", "(", "Tok", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";"], "File": "X86AsmParser (2)", "Func": "ParseIntelDotOperator", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 430, "Length": 213, "Cover_Rate": 0.7171717171717171, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "Instruction", "::", "LShr", ":", "case", "Instruction", "::", "AShr", ":", "case", "Instruction", "::", "Shl", ":", "if", "(", "Opd2Info", "!=", "TTI", "::", "OK_UniformValue", "&&", "Opd2Info", "!=", "TTI", "::", "OK_UniformConstantValue", ")", "Cost", "=", "VTy", "->", "getNumElements", "(", ")", "*", "(", "TargetTransformInfo", "::", "TCC_Basic", "+", "getArithmeticInstrCost", "(", "Opcode", ",", "VTy", "->", "getElementType", "(", ")", ")", "+", "TargetTransformInfo", "::", "TCC_Basic", ")", ";"], "ground_truth": ["break", ";"], "File": "WebAssemblyTargetTransformInfo13", "Func": "getArithmeticInstrCost", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 431, "Length": 60, "Cover_Rate": 0.4225352112676056, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Relocator", "::", "<ISA_LIT>Relocator", "(", "const", "LinkerConfig", "&", "pConfig", ")", ":", "Relocator", "(", "pConfig", ")", "{"], "ground_truth": ["}"], "File": "X86Relocator", "Func": "X86Relocator", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 432, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "AArch64ISelDAGToDAG30", "Func": "getVLDSTRegisterUpdateOpcode", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 433, "Length": 498, "Cover_Rate": 0.31882202304737517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "if", "(", "!", "returnEmitted", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "MF", ".", "getName", "(", ")", ".", "str", "(", ")", "<<", "<STR_LIT>", ";", "if", "(", "noSuccessorFound", ")", "{", "MachineBasicBlock", "::", "iterator", "lastMI", "=", "noSuccessorBlock", "->", "begin", "(", ")", ";", "BuildMI", "(", "*", "noSuccessorBlock", ",", "noSuccessorBlock", "->", "end", "(", ")", ",", "(", "*", "lastMI", ")", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "}", "else", "{"], "ground_truth": ["errs", "(", ")", "<<", "<STR_LIT>", ";"], "File": "SgxMCPasses", "Func": "fixNoReturn", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 434, "Length": 79, "Cover_Rate": 0.3134920634920635, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "PPCISelLowering8", "Func": "getTargetNodeName", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 435, "Length": 150, "Cover_Rate": 0.3024193548387097, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "Disp", "=", "MCConstantExpr", "::", "create", "(", "kShadowOffset", ",", "Ctx", ")", ";", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "Op", "(", "<STR_LIT>", "(", "getPointerWidth", "(", ")", ",", "<NUM_LIT>", ",", "Disp", ",", "ShadowRegI64", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "SMLoc", "(", ")", ",", "SMLoc", "(", ")", ")", ")", ";", "Op", "->", "addMemOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "EmitInstruction", "(", "Out", ",", "Inst", ")", ";", "}", "EmitInstruction", "(", "Out", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "ShadowRegI8", ")", ".", "addReg", "(", "ShadowRegI8", ")", ")", ";", "MCSymbol", "*", "DoneSym", "=", "Ctx", ".", "createTempSymbol", "(", ")", ";", "const", "MCExpr", "*", "DoneExpr", "=", "MCSymbolRefExpr", "::", "create", "(", "DoneSym", ",", "Ctx", ")", ";", "EmitInstruction", "(", "Out", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addExpr", "(", "DoneExpr", ")", ")", ";", "EmitInstruction", "(", "Out", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "ScratchRegI32", ")", ".", "addReg", "(", "AddressRegI32", ")", ")", ";", "EmitInstruction", "(", "Out", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "ScratchRegI32", ")", ".", "addReg", "(", "ScratchRegI32", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "switch", "(", "AccessSize", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "break", ";", "case", "<NUM_LIT>", ":", "{", "const", "MCExpr", "*", "Disp", "=", "MCConstantExpr", "::", "create", "(", "<NUM_LIT>", ",", "Ctx", ")", ";", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "Op", "(", "<STR_LIT>", "(", "getPointerWidth", "(", ")", ",", "<NUM_LIT>", ",", "Disp", ",", "ScratchRegI32", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "SMLoc", "(", ")", ",", "SMLoc", "(", ")", ")", ")", ";", "EmitLEA", "(", "*", "Op", ",", "<NUM_LIT>", ",", "ScratchRegI32", ",", "Out", ")", ";", "break", ";", "}", "case", "<NUM_LIT>", ":", "EmitInstruction", "(", "Out", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "ScratchRegI32", ")", ".", "addReg", "(", "ScratchRegI32", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "}", "EmitInstruction", "(", "Out", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "ShadowRegI32", ")", ".", "addReg", "(", "ShadowRegI8", ")", ")", ";", "EmitInstruction", "(", "Out", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "ScratchRegI32", ")", ".", "addReg", "(", "ShadowRegI32", ")", ")", ";", "EmitInstruction", "(", "Out", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addExpr", "(", "DoneExpr", ")", ")", ";", "EmitCallAsanReport", "(", "AccessSize", ",", "IsWrite", ",", "Ctx", ",", "Out", ",", "RegCtx", ")", ";"], "ground_truth": ["EmitLabel", "(", "Out", ",", "DoneSym", ")", ";"], "File": "X86AsmInstrumentation1", "Func": "InstrumentMemOperandSmall", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 436, "Length": 359, "Cover_Rate": 0.6298245614035087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vuqadd_s8", "(", "int8x8_t", "__a", ",", "uint8x8_t", "__b", ")", "{"], "ground_truth": ["return", "__builtin_aarch64_suqaddv8qi_ssu", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon2_vuqadd_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 437, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Imm", "=", "MI", ".", "getOperand", "(", "NumOperands", "-", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "AdjustBlendMask", "(", "Imm", ",", "ImmWidth", ",", "Is256", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", "validDomains", "|=", "<NUM_LIT>", ";", "if", "(", "AdjustBlendMask", "(", "Imm", ",", "ImmWidth", ",", "Is256", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", "validDomains", "|=", "<NUM_LIT>", ";", "if", "(", "!", "Is256", "||", "Subtarget", ".", "hasAVX2", "(", ")", ")", "validDomains", "|=", "<NUM_LIT>", ";", "}", "return", "validDomains", ";", "}", ";", "switch", "(", "Opcode", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "GetBlendDomains", "(", "<NUM_LIT>", ",", "false", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "GetBlendDomains", "(", "<NUM_LIT>", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "GetBlendDomains", "(", "<NUM_LIT>", ",", "false", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "GetBlendDomains", "(", "<NUM_LIT>", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "GetBlendDomains", "(", "<NUM_LIT>", ",", "false", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "File": "X86InstrInfo102", "Func": "getExecutionDomainCustom", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 438, "Length": 240, "Cover_Rate": 0.4355716878402904, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<NUM_LIT>", "&&", "(", "GET_CODE", "(", "x", ")", "==", "POST_INC", "||", "GET_CODE", "(", "x", ")", "==", "PRE_DEC", ")", ")", "{", "push_reload", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "&", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "&", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "POINTER_REGS", ",", "GET_MODE", "(", "x", ")", ",", "GET_MODE", "(", "x", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "opnum", ",", "RELOAD_OTHER", ")", ";", "if", "(", "avr_log", ".", "legitimize_reload_address", ")", "avr_edump", "(", "<STR_LIT>", ",", "POINTER_REGS", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "return", "x", ";", "}", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "REG_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "<NUM_LIT>", "==", "reg_equiv_constant", "(", "REGNO", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "&&", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ">=", "<NUM_LIT>", ")", "{", "bool", "fit", "=", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "<=", "MAX_LD_OFFSET", "(", "mode", ")", ";", "if", "(", "fit", ")", "{", "if", "(", "reg_equiv_address", "(", "REGNO", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "!=", "<NUM_LIT>", ")", "{", "int", "regno", "=", "REGNO", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "rtx", "mem", "=", "mk_memloc", "(", "x", ",", "regno", ")", ";", "push_reload", "(", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ",", "NULL_RTX", ",", "&", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ",", "NULL", ",", "POINTER_REGS", ",", "Pmode", ",", "VOIDmode", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "enum", "reload_type", ")", "addr_type", ")", ";", "if", "(", "avr_log", ".", "legitimize_reload_address", ")", "avr_edump", "(", "<STR_LIT>", ",", "POINTER_REGS", ",", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ",", "NULL_RTX", ")", ";", "push_reload", "(", "mem", ",", "NULL_RTX", ",", "&", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "NULL", ",", "BASE_POINTER_REGS", ",", "GET_MODE", "(", "x", ")", ",", "VOIDmode", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "opnum", ",", "(", "enum", "reload_type", ")", "type", ")", ";", "if", "(", "avr_log", ".", "legitimize_reload_address", ")", "avr_edump", "(", "<STR_LIT>", ",", "BASE_POINTER_REGS", ",", "mem", ",", "NULL_RTX", ")", ";"], "ground_truth": ["return", "x", ";"], "File": "avr4", "Func": "avr_legitimize_reload_address", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 439, "Length": 346, "Cover_Rate": 0.7208333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "fixup_7_pcrel", "(", "unsigned", "Size", ",", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "&", "Value", ",", "MCContext", "*", "Ctx", "=", "nullptr", ")", "{"], "ground_truth": ["adjustRelativeBranch", "(", "Size", ",", "Fixup", ",", "Value", ",", "Ctx", ")", ";"], "File": "AVRAsmBackend1", "Func": "fixup_7_pcrel", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 440, "Length": 33, "Cover_Rate": 0.868421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "TrueMBB", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "TrueMBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "TrueMBB", "->", "size", "(", ")", "<<", "<STR_LIT>", "<<", "TrueMBB", "->", "pred_size", "(", ")", ";", "if", "(", "Detail", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "TrueMBB", "->", "print", "(", "dbgs", "(", ")", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "}", "}", "if", "(", "FalseMBB", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "FalseMBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "FalseMBB", "->", "size", "(", ")", "<<", "<STR_LIT>", "<<", "FalseMBB", "->", "pred_size", "(", ")", ";"], "ground_truth": ["if", "(", "Detail", ")", "{"], "File": "AMDILCFGStructurizer1", "Func": "showImproveSimpleJumpintoIf", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 441, "Length": 100, "Cover_Rate": 0.3816793893129771, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", "->", "hasFp256", "(", ")", "&&", "VT", ".", "is256BitVector", "(", ")", "&&", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "PerformShuffleCombine256", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "if", "(", "!", "VT", ".", "is128BitVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Elts", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "Elts", ".", "push_back", "(", "getShuffleScalarElt", "(", "N", ",", "i", ",", "DAG", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["return", "EltsFromConsecutiveLoads", "(", "VT", ",", "Elts", ",", "dl", ",", "DAG", ")", ";"], "File": "X86ISelLowering116", "Func": "PerformShuffleCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 442, "Length": 106, "Cover_Rate": 0.5608465608465608, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "requiresRegisterScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{"], "ground_truth": ["return", "true", ";"], "File": "TL45RegisterInfo", "Func": "requiresRegisterScavenging", "Target": "TL45", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 443, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "}", "}", "if", "(", "retval", "==", "<NUM_LIT>", ")", "{", "report_fatal_error", "(", "<STR_LIT>", "+", "Twine", "(", "VT", ".", "getEVTString", "(", ")", ")", ")", ";", "}"], "ground_truth": ["return", "retval", ";"], "File": "SPUISelLowering1", "Func": "getValueTypeMapEntry", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 444, "Length": 29, "Cover_Rate": 0.3670886075949367, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "TM", ".", "getTLSModel", "(", "GV", ")", ")", "{", "case", "TLSModel", "::", "GeneralDynamic", ":", "Modifier", "=", "<STR_LIT>", ";", "break", ";", "case", "TLSModel", "::", "LocalDynamic", ":", "Modifier", "=", "<STR_LIT>", ";", "break", ";", "case", "TLSModel", "::", "InitialExec", ":", "Modifier", "=", "<STR_LIT>", ";", "break", ";", "case", "TLSModel", "::", "LocalExec", ":", "Modifier", "=", "<STR_LIT>", ";", "break", ";", "}", "}", "else", "if", "(", "Subtarget", "->", "GVIsIndirectSymbol", "(", "GV", ",", "RelocM", ")", ")", "{", "Modifier", "=", "<STR_LIT>", ";", "}", "}", "break", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":"], "ground_truth": ["Name", "=", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")", ")", "->", "getName", "(", ")", ";"], "File": "AArch64AsmPrinter54", "Func": "printSymbolicAddress", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 445, "Length": 97, "Cover_Rate": 0.30218068535825543, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "xtensa_register_move_cost", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "reg_class_t", "from", ",", "reg_class_t", "to", ")", "{", "if", "(", "from", "==", "to", "&&", "from", "!=", "BR_REGS", "&&", "to", "!=", "BR_REGS", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "reg_class_subset_p", "(", "from", ",", "AR_REGS", ")", "&&", "reg_class_subset_p", "(", "to", ",", "AR_REGS", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["else", "if", "(", "reg_class_subset_p", "(", "from", ",", "AR_REGS", ")", "&&", "to", "==", "ACC_REG", ")", "return", "<NUM_LIT>", ";"], "File": "xtensa", "Func": "xtensa_register_move_cost", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 446, "Length": 69, "Cover_Rate": 0.7582417582417582, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "SrcMBB", "->", "succ_size", "(", ")", "==", "<NUM_LIT>", ")", ";", "if", "(", "SrcMBB", "->", "pred_size", "(", ")", ">", "<NUM_LIT>", ")", "{"], "ground_truth": ["SrcMBB", "=", "cloneBlockForPredecessor", "(", "SrcMBB", ",", "PreMBB", ")", ";"], "File": "AMDILCFGStructurizer1", "Func": "cloneOnSideEntryTo", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 447, "Length": 31, "Cover_Rate": 0.3263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "word_type", "i", ";", "if", "(", "b", "&", "<NUM_LIT>", ")", "a", ">>=", "<NUM_LIT>", ";", "if", "(", "b", "&", "<NUM_LIT>", ")", "a", ">>=", "<NUM_LIT>", ";"], "ground_truth": ["for", "(", "i", "=", "(", "b", "&", "<NUM_LIT>", ")", ";", "i", ">", "<NUM_LIT>", ";", "--", "i", ")", "a", ">>=", "<NUM_LIT>", ";"], "File": "stormy16-lib2", "Func": "__lshrsi3", "Target": "stormy16", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 448, "Length": 44, "Cover_Rate": 0.7586206896551724, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Has<ISA_LIT>64", ")", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "else", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "}", "}", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "if", "(", "Has<ISA_LIT>64", ")", "{", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "}", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setTargetDAGCombine", "(", "<STR_LIT>", ")", ";", "setTargetDAGCombine", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["computeRegisterProperties", "(", ")", ";"], "File": "MipsSEISelLowering78", "Func": "MipsSETargetLowering", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 449, "Length": 187, "Cover_Rate": 0.3363309352517986, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "<ISA_LIT>BaseTargetMachine", "&", "TM", ",", "bool", "IsLittle", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "<ISA_LIT>ProcFamily", "(", "Others", ")", ",", "<ISA_LIT>ProcClass", "(", "None", ")", ",", "stackAlignment", "(", "<NUM_LIT>", ")", ",", "CPUString", "(", "CPU", ")", ",", "IsLittle", "(", "IsLittle", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Options", "(", "TM", ".", "Options", ")", ",", "TM", "(", "TM", ")", ",", "FrameLowering", "(", "initializeFrameLowering", "(", "CPU", ",", "FS", ")", ")", ",", "InstrInfo", "(", "isThumb1Only", "(", ")", "?", "(", "<ISA_LIT>BaseInstrInfo", "*", ")", "new", "Thumb1InstrInfo", "(", "*", "this", ")", ":", "!", "isThumb", "(", ")", "?", "(", "<ISA_LIT>BaseInstrInfo", "*", ")", "new", "<ISA_LIT>InstrInfo", "(", "*", "this", ")", ":", "(", "<ISA_LIT>BaseInstrInfo", "*", ")", "new", "Thumb2InstrInfo", "(", "*", "this", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", "{"], "ground_truth": ["}"], "File": "ARMSubtarget49", "Func": "ARMSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 450, "Length": 147, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "LookThroughSetCC", "(", "SDValue", "&", "LHS", ",", "SDValue", "&", "RHS", ",", "<STR_LIT>", "CC", ",", "unsigned", "&", "<ISA_LIT>CC", ")", "{", "if", "(", "isNullConstant", "(", "RHS", ")", "&&", "CC", "==", "<STR_LIT>", "&&", "(", "(", "(", "LHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "LHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "||", "(", "LHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "&&", "isOneConstant", "(", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "isNullConstant", "(", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "SDValue", "CMPCC", "=", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["<ISA_LIT>CC", "=", "cast", "<", "ConstantSDNode", ">", "(", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";"], "File": "SparcISelLowering (2)2", "Func": "LookThroughSetCC", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 451, "Length": 139, "Cover_Rate": 0.8034682080924855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>LibCalls", "::", "fold_recip", "(", "CallInst", "*", "CI", ",", "IRBuilder", "<", ">", "&", "B", ",", "const", "FuncInfo", "&", "FInfo", ")", "{", "Value", "*", "opr0", "=", "CI", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ConstantFP", "*", "CF", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "opr0", ")", ")", "{", "Value", "*", "nval", "=", "B", ".", "CreateFDiv", "(", "ConstantFP", "::", "get", "(", "CF", "->", "getType", "(", ")", ",", "<NUM_LIT>", ")", ",", "opr0", ",", "<STR_LIT>", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "CI", "<<", "<STR_LIT>", "<<", "*", "nval", "<<", "<STR_LIT>", ")", ";", "replaceCall", "(", "nval", ")", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPULibCalls10", "Func": "fold_recip", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 452, "Length": 105, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "BPReg", "=", "HasBP", "?", "(", "unsigned", ")", "RegInfo", "->", "getBaseRegister", "(", "MF", ")", ":", "FPReg", ";", "unsigned", "BP8Reg", "=", "HasBP", "?", "(", "unsigned", ")", "<STR_LIT>", ":", "FPReg", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "for", "(", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "BI", "->", "end", "(", ")", ";", "MBBI", "!=", "BI", "->", "begin", "(", ")", ";", ")", "{", "--", "MBBI", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "MBBI", "->", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineOperand", "&", "MO", "=", "MBBI", "->", "getOperand", "(", "I", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "switch", "(", "MO", ".", "getReg", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "MO", ".", "setReg", "(", "FPReg", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "MO", ".", "setReg", "(", "FP8Reg", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "MO", ".", "setReg", "(", "BPReg", ")", ";", "break", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "PPCFrameLowering10", "Func": "replaceFPWithRealFP", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 453, "Length": 176, "Cover_Rate": 0.6641509433962264, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";"], "File": "HexagonRegisterInfo41", "Func": "getFrameRegister", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 454, "Length": 27, "Cover_Rate": 0.574468085106383, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "MI", "=", "MBB", ".", "begin", "(", ")", ";", "PrologueStubs", "=", "false", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "auto", "&", "HST", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "auto", "&", "HII", "=", "*", "HST", ".", "getInstrInfo", "(", ")", ";", "if", "(", "useSpillFunction", "(", "MF", ",", "CSI", ")", ")", "{", "PrologueStubs", "=", "true", ";", "unsigned", "MaxReg", "=", "getMaxCalleeSavedReg", "(", "CSI", ",", "HRI", ")", ";", "bool", "StkOvrFlowEnabled", "=", "EnableStackOVFSanitizer", ";", "const", "char", "*", "SpillFun", "=", "getSpillFunctionFor", "(", "MaxReg", ",", "SK_ToMem", ",", "StkOvrFlowEnabled", ")", ";", "auto", "&", "HTM", "=", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "&", ">", "(", "MF", ".", "getTarget", "(", ")", ")", ";", "bool", "IsPIC", "=", "HTM", ".", "isPositionIndependent", "(", ")", ";", "bool", "LongCalls", "=", "HST", ".", "useLongCalls", "(", ")", "||", "EnableSaveRestoreLong", ";", "DebugLoc", "DL", "=", "MI", "!=", "MBB", ".", "end", "(", ")", "?", "MI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "unsigned", "SpillOpc", ";", "if", "(", "StkOvrFlowEnabled", ")", "{", "if", "(", "LongCalls", ")", "SpillOpc", "=", "IsPIC", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "SpillOpc", "=", "IsPIC", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "{", "if", "(", "LongCalls", ")", "SpillOpc", "=", "IsPIC", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "SpillOpc", "=", "IsPIC", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "MachineInstr", "*", "SaveRegsCall", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "HII", ".", "get", "(", "SpillOpc", ")", ")", ".", "addExternalSymbol", "(", "SpillFun", ")", ";", "addCalleeSaveRegistersAsImpOperand", "(", "SaveRegsCall", ",", "CSI", ",", "false", ",", "true", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "CSI", ".", "size", "(", ")", ";", "++", "I", ")", "MBB", ".", "addLiveIn", "(", "CSI", "[", "I", "]", ".", "getReg", "(", ")", ")", ";", "return", "true", ";", "}"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "n", "=", "CSI", ".", "size", "(", ")", ";", "i", "<", "n", ";", "++", "i", ")", "{"], "File": "HexagonFrameLowering10", "Func": "insertCSRSpillsInBlock", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 455, "Length": 301, "Cover_Rate": 0.6903669724770642, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addT2SOImmNegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 456, "Length": 24, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetFrameInfo", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", ";", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "MipsRegisterInfo24", "Func": "getFrameRegister", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 457, "Length": 28, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "DecodeVPERM2X128Mask", "(", "MVT", "VT", ",", "unsigned", "Imm", ",", "SmallVectorImpl", "<", "int", ">", "&", "ShuffleMask", ")", "{", "if", "(", "Imm", "&", "<NUM_LIT>", ")", "return", ";", "unsigned", "HalfSize", "=", "VT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ";", "for", "(", "unsigned", "l", "=", "<NUM_LIT>", ";", "l", "!=", "<NUM_LIT>", ";", "++", "l", ")", "{", "unsigned", "HalfBegin", "=", "(", "(", "Imm", ">>", "(", "l", "*", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ")", "*", "HalfSize", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "HalfBegin", ",", "e", "=", "HalfBegin", "+", "HalfSize", ";", "i", "!=", "e", ";", "++", "i", ")", "ShuffleMask", ".", "push_back", "(", "i", ")", ";"], "File": "X86ShuffleDecode27", "Func": "DecodeVPERM2X128Mask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 458, "Length": 97, "Cover_Rate": 0.9797979797979798, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_cvtepi64_pd", "(", "__mmask8", "__U", ",", "__m128i", "__A", ")", "{"], "ground_truth": ["return", "(", "__m128d", ")", "__builtin_ia32_cvtqq2pd128_mask", "(", "(", "__v2di", ")", "__A", ",", "(", "__v2df", ")", "_mm_setzero_pd", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vldqintrin", "Func": "_mm_maskz_cvtepi64_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 459, "Length": 46, "Cover_Rate": 0.9787234042553191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";"], "ground_truth": ["default", ":"], "File": "M68kISelLowering", "Func": "isCMOVPseudo", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 460, "Length": 23, "Cover_Rate": 0.5348837209302325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isSImm", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "LoongArchAsmParser", "Func": "isSImm16lsl2", "Target": "LoongArch", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 461, "Length": 11, "Cover_Rate": 0.6470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "SUnits", "[", "su", "]", ".", "getInstr", "(", ")", "->", "isCompare", "(", ")", "&&", "LastSequentialCall", ")", "SUnits", "[", "su", "]", ".", "addPred", "(", "SDep", "(", "LastSequentialCall", ",", "SDep", "::", "Barrier", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "HexagonMachineScheduler10", "Func": "postprocessDAG", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 462, "Length": 37, "Cover_Rate": 0.37755102040816324, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";"], "ground_truth": ["int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isImm1_15", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 463, "Length": 42, "Cover_Rate": 0.7241379310344828, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerFixedLengthVectorIntDivideToSVE", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "dl", "(", "Op", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "EltVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "bool", "Signed", "=", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "unsigned", "PredOpcode", "=", "Signed", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "bool", "Negated", ";", "uint64_t", "SplatVal", ";", "if", "(", "Signed", "&&", "isPow2Splat", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "SplatVal", ",", "Negated", ")", ")", "{", "EVT", "ContainerVT", "=", "getContainerForFixedLengthVector", "(", "DAG", ",", "VT", ")", ";", "SDValue", "Op1", "=", "convertToScalableVector", "(", "DAG", ",", "ContainerVT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Op2", "=", "DAG", ".", "getTargetConstant", "(", "Log2_64", "(", "SplatVal", ")", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "Pg", "=", "getPredicateForFixedLengthVector", "(", "DAG", ",", "dl", ",", "VT", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ContainerVT", ",", "Pg", ",", "Op1", ",", "Op2", ")", ";", "if", "(", "Negated", ")", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ",", "Res", ")", ";", "return", "convertFromScalableVector", "(", "DAG", ",", "VT", ",", "Res", ")", ";", "}", "if", "(", "EltVT", "==", "<STR_LIT>", "||", "EltVT", "==", "<STR_LIT>", ")", "return", "LowerToPredicatedOp", "(", "Op", ",", "DAG", ",", "PredOpcode", ",", "true", ")", ";", "EVT", "ContainerVT", "=", "getContainerForFixedLengthVector", "(", "DAG", ",", "VT", ")", ";", "EVT", "HalfVT", "=", "VT", ".", "getHalfNumVectorElementsVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "EVT", "FixedWidenedVT", "=", "HalfVT", ".", "widenIntegerVectorElementType", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "EVT", "ScalableWidenedVT", "=", "getContainerForFixedLengthVector", "(", "DAG", ",", "FixedWidenedVT", ")", ";", "EVT", "WidenedVT", "=", "VT", ".", "widenIntegerVectorElementType", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "if", "(", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "WidenedVT", ")", ")", "{", "unsigned", "ExtendOpcode", "=", "Signed", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "Op0", "=", "DAG", ".", "getNode", "(", "ExtendOpcode", ",", "dl", ",", "WidenedVT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Op1", "=", "DAG", ".", "getNode", "(", "ExtendOpcode", ",", "dl", ",", "WidenedVT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["SDValue", "Div", "=", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "WidenedVT", ",", "Op0", ",", "Op1", ")", ";"], "File": "AArch64ISelLowering168", "Func": "LowerFixedLengthVectorIntDivideToSVE", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 464, "Length": 374, "Cover_Rate": 0.5532544378698225, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "<NUM_LIT>", "+", "memory_move_secondary_cost", "(", "mode", ",", "rclass", ",", "in", ")", ")", ";"], "ground_truth": ["}"], "File": "csky", "Func": "csky_memory_move_cost", "Target": "csky", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 465, "Length": 15, "Cover_Rate": 0.5357142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>MCCodeEmitter", "::", "get_crbitm_encoding", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "assert", "(", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "(", "MO", ".", "getReg", "(", ")", ">=", "<STR_LIT>", "&&", "MO", ".", "getReg", "(", ")", "<=", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["return", "<NUM_LIT>", ">>", "<ISA_LIT>RegisterInfo", "::", "getRegisterNumbering", "(", "MO", ".", "getReg", "(", ")", ")", ";"], "File": "PPCMCCodeEmitter23", "Func": "get_crbitm_encoding", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 466, "Length": 87, "Cover_Rate": 0.90625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "<ISA_LIT>BaseRegisterInfo", "::", "getPointerRegClass", "(", "unsigned", "Kind", ")", "const", "{", "return", "&", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo20", "Func": "getPointerRegClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 467, "Length": 17, "Cover_Rate": 0.8947368421052632, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "return", "true", ";"], "ground_truth": ["assert", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "&&", "<STR_LIT>", ")", ";"], "File": "SystemZRegisterInfo (2)1", "Func": "isHighReg", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 468, "Length": 24, "Cover_Rate": 0.5853658536585366, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TEST_HARD_REG_BIT", "(", "live_regs_mask", ",", "PR_REG", ")", ")", "{", "rtx", "rr", "=", "gen_rtx_REG", "(", "SImode", ",", "PR_REG", ")", ";", "emit_insn", "(", "GEN_MOV", "(", "rr", ",", "ra", ")", ")", ";", "emit_use", "(", "rr", ")", ";", "return", ";", "}", "int", "pr_offset", "=", "rounded_frame_size", "(", "d", ")", ";", "emit_insn", "(", "GEN_MOV", "(", "tmp", ",", "GEN_INT", "(", "pr_offset", ")", ")", ")", ";"], "ground_truth": ["if", "(", "frame_pointer_needed", ")", "emit_insn", "(", "GEN_ADD3", "(", "tmp", ",", "tmp", ",", "hard_frame_pointer_rtx", ")", ")", ";"], "File": "sh", "Func": "sh_set_return_address", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 469, "Length": 76, "Cover_Rate": 0.5588235294117647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Mask2", "=", "N11C", "->", "getZExtValue", "(", ")", ";", "if", "(", "(", "Mask", "&", "(", "~", "Mask2", ")", ")", "==", "<NUM_LIT>", ")", "return", "DCI", ".", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)3", "Func": "PerformBFICombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 470, "Length": 72, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_cmplt_epu8_mask", "(", "__m512i", "__X", ",", "__m512i", "__Y", ")", "{", "return", "(", "__mmask64", ")", "__builtin_ia32_ucmpb512_mask", "(", "(", "__v64qi", ")", "__X", ",", "(", "__v64qi", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask64", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin4", "Func": "_mm512_cmplt_epu8_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 471, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "bool", "ignoreInstr", "(", "MachineInstr", "*", "MI", ")", "{", "if", "(", "MI", "->", "isDebugValue", "(", ")", ")", "return", "true", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "IMPLICIT_DEF", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "TPCCostModelEmitter", "Func": "ignoreInstr", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 472, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "NumNops", "=", "Count", "/", "<NUM_LIT>", ";", "for", "(", "uint64_t", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumNops", ";", "++", "i", ")", "OW", "->", "Write32", "(", "<NUM_LIT>", ")", ";", "switch", "(", "Count", "%", "<NUM_LIT>", ")", "{", "default", ":", "break", ";"], "ground_truth": ["case", "<NUM_LIT>", ":", "OW", "->", "Write8", "(", "<NUM_LIT>", ")", ";", "break", ";"], "File": "PPCAsmBackend", "Func": "writeNopData", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 473, "Length": 51, "Cover_Rate": 0.51, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "<ISA_LIT>VType", "::", "printVType", "(", "Imm", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "RISCVInstPrinter", "Func": "printVTypeI", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 474, "Length": 24, "Cover_Rate": 0.5106382978723404, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "type", "=", "TREE_TYPE", "(", "TREE_TYPE", "(", "fndecl", ")", ")", ";", "const", "char", "*", "str", "=", "c_getstr", "(", "*", "args", ")", ";", "int", "quiet", "=", "fn_code", "==", "IA64_BUILTIN_NANQ", ";", "REAL_VALUE_TYPE", "real", ";"], "ground_truth": ["if", "(", "str", "&&", "real_nan", "(", "&", "real", ",", "str", ",", "quiet", ",", "TYPE_MODE", "(", "type", ")", ")", ")", "return", "build_real", "(", "type", ",", "real", ")", ";"], "File": "ia646", "Func": "ia64_fold_builtin", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 475, "Length": 59, "Cover_Rate": 0.42142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "HiShift", "=", "DAG", ".", "getConstant", "(", "EltSizeInBits", ",", "DL", ",", "Amt", ".", "getValueType", "(", ")", ")", ";", "Op0", "=", "DAG", ".", "getAnyExtOrTrunc", "(", "Op0", ",", "DL", ",", "<STR_LIT>", ")", ";", "Op1", "=", "DAG", ".", "getZExtOrTrunc", "(", "Op1", ",", "DL", ",", "<STR_LIT>", ")", ";", "Amt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Amt", ".", "getValueType", "(", ")", ",", "Amt", ",", "Mask", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op0", ",", "HiShift", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Res", ",", "Op1", ")", ";", "if", "(", "IsFSHR", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Res", ",", "Amt", ")", ";", "}", "else", "{", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Res", ",", "Amt", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Res", ",", "HiShift", ")", ";", "}", "return", "DAG", ".", "getZExtOrTrunc", "(", "Res", ",", "DL", ",", "VT", ")", ";", "}", "if", "(", "VT", "==", "<STR_LIT>", "||", "ExpandFunnel", ")", "return", "SDValue", "(", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "Amt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Amt", ".", "getValueType", "(", ")", ",", "Amt", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "Amt", ".", "getValueType", "(", ")", ")", ")", ";", "unsigned", "FSHOp", "=", "(", "IsFSHR", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "FSHOp", ",", "DL", ",", "VT", ",", "Op0", ",", "Op1", ",", "Amt", ")", ";"], "File": "X86ISelLowering125", "Func": "LowerFunnelShift", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 476, "Length": 256, "Cover_Rate": 0.40188383045525905, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "(", "(", "OpNo", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";"], "ground_truth": ["printS13ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "File": "AMDGPUInstPrinter1", "Func": "printOffsetS13", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 477, "Length": 23, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "BranchMO", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "assert", "(", "BranchMO", ".", "isExpr", "(", ")", ")", ";", "const", "MCExpr", "*", "DiffExpr", "=", "MCBinaryExpr", "::", "createSub", "(", "MO", ".", "getExpr", "(", ")", ",", "BranchMO", ".", "getExpr", "(", ")", ",", "CTX", ")", ";", "MCFixupKind", "Kind", "=", "MCFixupKind", "(", "<STR_LIT>", ")", ";", "Fixups", ".", "push_back", "(", "llvm", "::", "MCFixup", "::", "create", "(", "<NUM_LIT>", ",", "DiffExpr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "ARMMCCodeEmitter15", "Func": "getBFAfterTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 478, "Length": 99, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "Width", "==", "<NUM_LIT>", "*", "<NUM_LIT>", "&&", "Subtarget", ".", "useHVX64BOps", "(", ")", ")", "||", "(", "Width", "==", "<NUM_LIT>", "*", "<NUM_LIT>", "&&", "Subtarget", ".", "useHVX128BOps", "(", ")", ")", ")", ";", "SDValue", "Vec1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "OpTy", "=", "Subtarget", ".", "useHVX64BOps", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MVT", "ReTy", "=", "Subtarget", ".", "useHVX64BOps", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "B0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "OpTy", ",", "Vec0", ")", ";", "SDValue", "B1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "OpTy", ",", "Vec1", ")", ";", "SDValue", "VC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ReTy", ",", "B1", ",", "B0", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "VC", ")", ";", "}", "}", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", "&&", "VT", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "C0", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "C32", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "W", "=", "DAG", ".", "getConstant", "(", "Width", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "S", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "W", ",", "C32", ")", ";", "SDValue", "V", "=", "C0", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NElts", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "N", "=", "NElts", "-", "i", "-", "<NUM_LIT>", ";", "SDValue", "OpN", "=", "Op", ".", "getOperand", "(", "N", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "OpN", ".", "getValueSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "C", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "OpN", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "C", ",", "OpN", ")", ";", "}", "SDValue", "Idx", "=", "DAG", ".", "getConstant", "(", "N", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Idx", ",", "W", ")", ";", "SDValue", "Or", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "S", ",", "Offset", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "V", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "{", "V", ",", "OpN", ",", "Or", "}", ")", ";", "else", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "V", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "{", "V", ",", "OpN", ",", "Or", "}", ")", ";", "else", "return", "SDValue", "(", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V", ")", ";"], "ground_truth": ["}"], "File": "HexagonISelLowering65", "Func": "LowerCONCAT_VECTORS", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 479, "Length": 445, "Cover_Rate": 0.7085987261146497, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "vector", "signed", "char", ")", "__builtin_altivec_vavgsb", "(", "(", "vector", "signed", "char", ")", "a1", ",", "(", "vector", "signed", "char", ")", "a2", ")", ";"], "ground_truth": ["}"], "File": "altivec4", "Func": "vec_vavgsb", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 480, "Length": 24, "Cover_Rate": 0.5853658536585366, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", "return", "<NUM_LIT>", ";", "--", "I", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "BccOpc", "&&", "I", "->", "getOpcode", "(", ")", "!=", "BccOpcNot", ")", "return", "<NUM_LIT>", ";", "I", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "HexagonInstrInfo23", "Func": "RemoveBranch", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 481, "Length": 60, "Cover_Rate": 0.40268456375838924, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Ins", "[", "i", "]", ".", "Flags", ".", "isSRet", "(", ")", ")", "{", "OriginalArgWasF128", ".", "push_back", "(", "false", ")", ";", "continue", ";", "}", "assert", "(", "Ins", "[", "i", "]", ".", "OrigArgIndex", "<", "MF", ".", "getFunction", "(", ")", "->", "arg_size", "(", ")", ")", ";", "std", "::", "advance", "(", "FuncArg", ",", "Ins", "[", "i", "]", ".", "OrigArgIndex", ")", ";", "OriginalArgWasF128", ".", "push_back", "(", "originalTypeIsF128", "(", "FuncArg", "->", "getType", "(", ")", ",", "nullptr", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "MipsISelLowering127", "Func": "PreAnalyzeFormalArgumentsForF128", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 482, "Length": 76, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "ISVECDEST", "(", "Instr", ")", ")", "{", "createVecDest", "(", "F", ",", "Instr", ",", "copies", ")", ";", "return", ";", "}", "if", "(", "ISVECBUILD", "(", "Instr", ")", ")", "{", "createVecBuild", "(", "F", ",", "Instr", ",", "copies", ")", ";", "return", ";", "}", "unsigned", "numcopies", "=", "numCopiesNeeded", "(", "Instr", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "numcopies", ";", "++", "i", ")", "copies", ".", "push_back", "(", "F", ".", "CloneMachineInstr", "(", "Instr", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "numcopies", ";", "++", "i", ")", "{", "MachineInstrBuilder", "copy", "(", "F", ",", "copies", "[", "i", "]", ")", ";", "std", "::", "vector", "<", "MachineOperand", ">", "allOperands", ";", "std", "::", "vector", "<", "bool", ">", "isDef", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ",", "e", "=", "copy", "->", "getNumOperands", "(", ")", ";", "j", "!=", "e", ";", "++", "j", ")", "{", "MachineOperand", "oper", "=", "copy", "->", "getOperand", "(", "j", ")", ";", "allOperands", ".", "push_back", "(", "oper", ")", ";", "if", "(", "oper", ".", "isReg", "(", ")", ")", "isDef", ".", "push_back", "(", "oper", ".", "isDef", "(", ")", ")", ";", "else", "isDef", ".", "push_back", "(", "false", ")", ";", "}", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ",", "e", "=", "copy", "->", "getNumOperands", "(", ")", ";", "j", "!=", "e", ";", "++", "j", ")", "copy", "->", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "copy", "->", "setDesc", "(", "InstrInfo", "->", "get", "(", "getScalarVersion", "(", "Instr", ")", ")", ")", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ",", "e", "=", "allOperands", ".", "size", "(", ")", ";", "j", "!=", "e", ";", "++", "j", ")", "{", "MachineOperand", "oper", "=", "allOperands", "[", "j", "]", ";", "if", "(", "oper", ".", "isReg", "(", ")", ")", "{", "unsigned", "regnum", "=", "oper", ".", "getReg", "(", ")", ";", "if", "(", "isVectorRegister", "(", "regnum", ")", ")", "{", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "scalarRegs", "=", "getScalarRegisters", "(", "regnum", ")", ";", "copy", ".", "addReg", "(", "scalarRegs", "[", "i", "]", ",", "getDefRegState", "(", "isDef", "[", "j", "]", ")", ")", ";", "}", "else", "copy", ".", "addOperand", "(", "oper", ")", ";"], "ground_truth": ["}"], "File": "VectorElementize1", "Func": "createCopies", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 483, "Length": 327, "Cover_Rate": 0.7093275488069414, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FunctionInfo", "(", ")", ":"], "ground_truth": ["isThumb", "(", "false", ")", ",", "hasThumb2", "(", "false", ")", ",", "VarArgsRegSaveSize", "(", "<NUM_LIT>", ")", ",", "HasStackFrame", "(", "false", ")", ",", "RestoreSPFromFP", "(", "false", ")", ",", "LRSpilledForFarJump", "(", "false", ")", ",", "FramePtrSpillOffset", "(", "<NUM_LIT>", ")", ",", "GPRCS1Offset", "(", "<NUM_LIT>", ")", ",", "GPRCS2Offset", "(", "<NUM_LIT>", ")", ",", "DPRCSOffset", "(", "<NUM_LIT>", ")", ",", "GPRCS1Size", "(", "<NUM_LIT>", ")", ",", "GPRCS2Size", "(", "<NUM_LIT>", ")", ",", "DPRCSSize", "(", "<NUM_LIT>", ")", ",", "GPRCS1Frames", "(", "<NUM_LIT>", ")", ",", "GPRCS2Frames", "(", "<NUM_LIT>", ")", ",", "DPRCSFrames", "(", "<NUM_LIT>", ")", ",", "JumpTableUId", "(", "<NUM_LIT>", ")", ",", "PICLabelUId", "(", "<NUM_LIT>", ")", ",", "VarArgsFrameIndex", "(", "<NUM_LIT>", ")", ",", "HasITBlocks", "(", "false", ")", "{"], "File": "ARMMachineFunctionInfo8", "Func": "ARMFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 484, "Length": 104, "Cover_Rate": 0.9904761904761905, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineBasicBlock", "*", "MBB", "=", "From", ";", "MBB", "!=", "To", "&&", "!", "MBB", "->", "succ_empty", "(", ")", ";", "MBB", "=", "*", "MBB", "->", "succ_begin", "(", ")", ")", "{"], "ground_truth": ["for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", "->", "begin", "(", ")", ",", "E", "=", "MBB", "->", "end", "(", ")", ";"], "File": "SILowerControlFlow12", "Func": "shouldSkip", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 485, "Length": 50, "Cover_Rate": 0.44642857142857145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>GOT", "::", "hasGOT1", "(", ")", "const", "{", "return", "(", "(", "!", "m_GOT", ".", "empty", "(", ")", ")", "||", "(", "!", "m_GOTPLT", ".", "empty", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64GOT", "Func": "hasGOT1", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 486, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_fnmsub_ss", "(", "__mmask8", "__U", ",", "__m128", "__W", ",", "__m128", "__A", ",", "__m128", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128", ")", "__builtin_ia32_vfmaddss3_maskz", "(", "(", "__v4sf", ")", "__W", ",", "-", "(", "__v4sf", ")", "__A", ",", "-", "(", "__v4sf", ")", "__B", ",", "(", "__mmask8", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fintrin", "Func": "_mm_maskz_fnmsub_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 487, "Length": 59, "Cover_Rate": 0.9833333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "unique_ptr", "<", "MCObjectTargetWriter", ">", "createObjectTargetWriter", "(", ")", "const", "override", "{"], "ground_truth": ["return", "create<ISA_LIT>MachObjectWriter", "(", "false", ",", "cantFail", "(", "MachO", "::", "getCPUType", "(", "TT", ")", ")", ",", "Subtype", ")", ";"], "File": "ARMAsmBackendDarwin17", "Func": "createObjectTargetWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 488, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "string", "computeDataLayout", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "bool", "VectorABI", "=", "UsesVectorABI", "(", "CPU", ",", "FS", ")", ";", "std", "::", "string", "Ret", "=", "<STR_LIT>", ";", "Ret", "+=", "<STR_LIT>", ";", "Ret", "+=", "DataLayout", "::", "getManglingComponent", "(", "TT", ")", ";", "Ret", "+=", "<STR_LIT>", ";", "Ret", "+=", "<STR_LIT>", ";", "Ret", "+=", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "VectorABI", ")", "Ret", "+=", "<STR_LIT>", ";"], "File": "SystemZTargetMachine17", "Func": "computeDataLayout", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 489, "Length": 68, "Cover_Rate": 0.85, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCExpr", "::", "VariantKind", "VK", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ";", "int64_t", "Imm", ";", "bool", "IsConstantImm", "=", "evaluateConstantImm", "(", "getImm", "(", ")", ",", "Imm", ",", "VK", ")", ";"], "ground_truth": ["return", "IsConstantImm", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", "-", "<NUM_LIT>", ")", "&&", "VK", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ";"], "File": "RISCVAsmParser", "Func": "isSImm5Plus1", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 490, "Length": 45, "Cover_Rate": 0.7258064516129032, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "BitWidth", "=", "VT", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "Op", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "VT", "==", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "Lo", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Hi", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Amt", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "AmtVT", "=", "Amt", ".", "getValueType", "(", ")", ";"], "ground_truth": ["SDValue", "Tmp1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "AmtVT", ",", "DAG", ".", "getConstant", "(", "BitWidth", ",", "AmtVT", ")", ",", "Amt", ")", ";"], "File": "PPCISelLowering105", "Func": "LowerSRA_PARTS", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 491, "Length": 99, "Cover_Rate": 0.31528662420382164, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Subtarget", ".", "hasV4TOps", "(", ")", ")", "return", "false", ";", "const", "uint64_t", "F", "=", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", ";", "return", "(", "(", "F", ">>", "<STR_LIT>", ")", "&", "<STR_LIT>", ")", "==", "OperandNum", ";"], "ground_truth": ["}"], "File": "HexagonInstrInfo11", "Func": "isOperandExtended", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 492, "Length": 38, "Cover_Rate": 0.6551724137931034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ST", ".", "getTrapHandlerAbi", "(", ")", "!=", "GCNSubtarget", "::", "TrapHandlerAbiHsa", "||", "!", "ST", ".", "isTrapHandlerEnabled", "(", ")", ")", "{", "DiagnosticInfoUnsupported", "NoTrap", "(", "B", ".", "getMF", "(", ")", ".", "getFunction", "(", ")", ",", "<STR_LIT>", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "DS_Warning", ")", ";", "LLVMContext", "&", "Ctx", "=", "B", ".", "getMF", "(", ")", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";"], "ground_truth": ["Ctx", ".", "diagnose", "(", "NoTrap", ")", ";"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeDebugTrapIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 493, "Length": 69, "Cover_Rate": 0.552, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getMaxWorkGroupsPerCU", "(", "unsigned", "FlatWorkGroupSize", ")", "const", "override", "{", "return", "<STR_LIT>", "::", "getMaxWorkGroupsPerCU", "(", "this", ",", "FlatWorkGroupSize", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget101", "Func": "getMaxWorkGroupsPerCU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 494, "Length": 20, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MI", ".", "getDesc", "(", ")", ".", "isTerminator", "(", ")", ";"], "ground_truth": ["}"], "File": "TPCVLIWPacketizer", "Func": "isControlFlow", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 495, "Length": 12, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "lastpos", "=", "pos", "-", "<NUM_LIT>", ";", "while", "(", "lastpos", "<", "LINELEN", "-", "<NUM_LIT>", "&&", "isdigit", "(", "linebuf", "[", "lastpos", "+", "<NUM_LIT>", "]", ")", ")", "++", "lastpos", ";", "if", "(", "lastpos", ">=", "LINELEN", "-", "<NUM_LIT>", ")", "{", "diag", "(", "lastpos", ",", "<STR_LIT>", ")", ";", "exit", "(", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["if", "(", "lastpos", "<", "pos", ")", "return", "NULL", ";"], "File": "rs6000-gen-builtins", "Func": "match_integer", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 496, "Length": 59, "Cover_Rate": 0.42142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Nest", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "Value", "*", "TrmpAddr", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";", "SDValue", "OutChains", "[", "<NUM_LIT>", "]", ";", "SDValue", "Addr", "=", "Trmp", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "OutChains", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "Addr", ",", "MachinePointerInfo", "(", "TrmpAddr", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "Addr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Trmp", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "OutChains", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "Addr", ",", "MachinePointerInfo", "(", "TrmpAddr", ",", "<NUM_LIT>", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "Addr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Trmp", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "OutChains", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "Addr", ",", "MachinePointerInfo", "(", "TrmpAddr", ",", "<NUM_LIT>", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "Addr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Trmp", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "OutChains", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Nest", ",", "Addr", ",", "MachinePointerInfo", "(", "TrmpAddr", ",", "<NUM_LIT>", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "Addr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Trmp", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "OutChains", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "FPtr", ",", "Addr", ",", "MachinePointerInfo", "(", "TrmpAddr", ",", "<NUM_LIT>", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "OutChains", ",", "<NUM_LIT>", ")", ";"], "File": "XCoreISelLowering", "Func": "LowerINIT_TRAMPOLINE", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 497, "Length": 338, "Cover_Rate": 0.8105515587529976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ArgVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "break", ";", "}", "case", "CCValAssign", "::", "AExt", ":", "{", "bool", "Emitted", "=", "FastEmitExtend", "(", "<STR_LIT>", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ",", "ArgVT", ",", "Arg", ")", ";", "if", "(", "!", "Emitted", ")", "Emitted", "=", "FastEmitExtend", "(", "<STR_LIT>", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ",", "ArgVT", ",", "Arg", ")", ";", "if", "(", "!", "Emitted", ")", "Emitted", "=", "FastEmitExtend", "(", "<STR_LIT>", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ",", "ArgVT", ",", "Arg", ")", ";", "assert", "(", "Emitted", "&&", "<STR_LIT>", ")", ";", "Emitted", "=", "Emitted", ";", "ArgVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "break", ";", "}", "case", "CCValAssign", "::", "BCvt", ":", "{", "unsigned", "BC", "=", "FastEmit_r", "(", "ArgVT", ",", "VA", ".", "getLocVT", "(", ")", ",", "<STR_LIT>", ",", "Arg", ",", "false", ")", ";", "assert", "(", "BC", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Arg", "=", "BC", ";", "ArgVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "!", "VA", ".", "needsCustom", "(", ")", ")", "{", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "VA", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "Arg", ")", ";", "RegArgs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "}", "else", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "VA", ".", "getLocVT", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "CCValAssign", "&", "NextVA", "=", "ArgLocs", "[", "++", "i", "]", ";", "if", "(", "!", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "NextVA", ".", "isRegLoc", "(", ")", ")", ")", "return", "false", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "VA", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "NextVA", ".", "getLocReg", "(", ")", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Arg", ")", ")", ";", "RegArgs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "RegArgs", ".", "push_back", "(", "NextVA", ".", "getLocReg", "(", ")", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "Address", "Addr", ";", "Addr", ".", "BaseType", "=", "Address", "::", "RegBase", ";", "Addr", ".", "Base", ".", "Reg", "=", "<STR_LIT>", ";", "Addr", ".", "Offset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";"], "ground_truth": ["if", "(", "!", "<ISA_LIT>EmitStore", "(", "ArgVT", ",", "Arg", ",", "Addr", ")", ")", "return", "false", ";"], "File": "ARMFastISel34", "Func": "ProcessCallArgs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 498, "Length": 406, "Cover_Rate": 0.5314136125654451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "REG_P", "(", "x1", ")", "||", "!", "MMIX_REG_OK", "(", "x1", ")", ")", "return", "TARGET_BASE_ADDRESSES", "&&", "mmix_constant_address_p", "(", "x", ")", ";", "if", "(", "REG_P", "(", "x2", ")", "&&", "MMIX_REG_OK", "(", "x2", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "x2", ")", "==", "CONST_INT", "&&", "CONST_OK_FOR_LETTER_P", "(", "INTVAL", "(", "x2", ")", ",", "'I'", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "}"], "ground_truth": ["return", "TARGET_BASE_ADDRESSES", "&&", "mmix_constant_address_p", "(", "x", ")", ";"], "File": "mmix3", "Func": "mmix_legitimate_address", "Target": "mmix", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 499, "Length": 71, "Cover_Rate": 0.3141592920353982, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "unsigned", "DelayLimit", "=", "SchedModel", ".", "MispredictPenalty", "*", "<NUM_LIT>", "/", "<NUM_LIT>", ";", "unsigned", "HeadDepth", "=", "Trace", ".", "getInstrCycles", "(", "*", "CmpConv", ".", "Head", "->", "getFirstTerminator", "(", ")", ")", ".", "Depth", ";", "unsigned", "CmpBBDepth", "=", "Trace", ".", "getInstrCycles", "(", "*", "CmpConv", ".", "CmpBB", "->", "getFirstTerminator", "(", ")", ")", ".", "Depth", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "HeadDepth", "<<", "<STR_LIT>", "<<", "CmpBBDepth", "<<", "'\\n'", ")", ";", "if", "(", "CmpBBDepth", ">", "HeadDepth", "+", "DelayLimit", ")", "{"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "DelayLimit", "<<", "<STR_LIT>", ")", ";"], "File": "AArch64ConditionalCompares13", "Func": "shouldConvert", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 500, "Length": 89, "Cover_Rate": 0.37083333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "Name", "=", "AccessInfo", ".", "IsWrite", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MCSymbol", "*", "ReportError", "=", "OutContext", ".", "getOrCreateSymbol", "(", "<STR_LIT>", "+", "Name", "+", "utostr", "(", "<NUM_LIT>", "<<", "AccessInfo", ".", "AccessSizeIndex", ")", ")", ";", "OutStreamer", "->", "emitInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "+", "Reg", ")", ",", "STI", ")", ";", "OutStreamer", "->", "emitInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "ReportError", ",", "OutContext", ")", ")", ",", "STI", ")", ";"], "ground_truth": ["}"], "File": "X86MCInstLower76", "Func": "emitAsanReportError", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 501, "Length": 84, "Cover_Rate": 0.7368421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ensureEarlyExitBlock", "(", "MBB", ",", "false", ")", ";", "MachineInstr", "*", "BranchMI", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "EarlyExitBlock", ")", ";", "auto", "Next", "=", "std", "::", "next", "(", "BranchMI", "->", "getIterator", "(", ")", ")", ";", "if", "(", "Next", "!=", "MBB", ".", "end", "(", ")", "&&", "!", "Next", "->", "isTerminator", "(", ")", ")", "splitBlock", "(", "MBB", ",", "*", "BranchMI", ",", "MDT", ")", ";", "MBB", ".", "addSuccessor", "(", "EarlyExitBlock", ")", ";", "MDT", "->", "getBase", "(", ")", ".", "insertEdge", "(", "&", "MBB", ",", "EarlyExitBlock", ")", ";", "}"], "ground_truth": ["}"], "File": "SIInsertSkips", "Func": "skipIfDead", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 502, "Length": 96, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "Op", ".", "getValueType", "(", ")", ",", "MaskVT", ",", "<STR_LIT>", ")", ";", "if", "(", "Src", ".", "isUndef", "(", ")", "||", "<STR_LIT>", "(", "Mask", ".", "getNode", "(", ")", ")", ")", "Src", "=", "getZeroVector", "(", "Op", ".", "getSimpleValueType", "(", ")", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ";", "MemIntrinsicSDNode", "*", "MemIntr", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "Op", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "Src", ",", "Mask", ",", "Base", ",", "Index", ",", "Scale", "}", ";"], "ground_truth": ["SDValue", "Res", "=", "DAG", ".", "getTargetMemSDNode", "<", "<ISA_LIT>MaskedGatherSDNode", ">", "(", "VTs", ",", "Ops", ",", "dl", ",", "MemIntr", "->", "getMemoryVT", "(", ")", ",", "MemIntr", "->", "getMemOperand", "(", ")", ")", ";"], "File": "X86ISelLowering108", "Func": "getGatherNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 503, "Length": 112, "Cover_Rate": 0.3848797250859107, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Imm", "=", "(", "short", ")", "cast", "<", "ConstantSDNode", ">", "(", "N", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", ")", "return", "Imm", "==", "(", "int32_t", ")", "cast", "<", "ConstantSDNode", ">", "(", "N", ")", "->", "getZExtValue", "(", ")", ";", "else", "return", "Imm", "==", "(", "int64_t", ")", "cast", "<", "ConstantSDNode", ">", "(", "N", ")", "->", "getZExtValue", "(", ")", ";"], "ground_truth": ["}"], "File": "PPCISelLowering (2)2", "Func": "isIntS16Immediate", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 504, "Length": 66, "Cover_Rate": 0.6947368421052632, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "_mm_slli_epi32", "(", "__A", ",", "_mm_cvtsi128_si32", "(", "__B", ")", ")", ";"], "ground_truth": ["}"], "File": "emmintrin4", "Func": "_mm_sll_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 505, "Length": 12, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "createAtomicExpandPass", "(", "&", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";"], "ground_truth": ["TargetPassConfig", "::", "addIRPasses", "(", ")", ";"], "File": "PPCTargetMachine37", "Func": "addIRPasses", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 506, "Length": 17, "Cover_Rate": 0.68, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32_t", "C", "=", "isC", "?", "cast", "<", "ConstantSDNode", ">", "(", "Size", ")", "->", "getZExtValue", "(", ")", ":", "~", "<NUM_LIT>", ";", "if", "(", "C", "<=", "<NUM_LIT>", "&&", "(", "(", "C", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ")", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "<STR_LIT>", ",", "VT", ",", "<STR_LIT>", ",", "SP", ",", "CurDAG", "->", "getTargetConstant", "(", "C", "/", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "Chain", ")", ";", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "<STR_LIT>", ",", "VT", ",", "<STR_LIT>", ",", "SP", ",", "Size", ",", "Chain", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "{", "if", "(", "isC", "&&", "Predicate_t2_so_imm", "(", "Size", ".", "getNode", "(", ")", ")", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "SP", ",", "CurDAG", "->", "getTargetConstant", "(", "C", ",", "<STR_LIT>", ")", ",", "Chain", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "<STR_LIT>", ",", "VT", ",", "<STR_LIT>", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "isC", "&&", "Predicate_imm0_4095", "(", "Size", ".", "getNode", "(", ")", ")", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "SP", ",", "CurDAG", "->", "getTargetConstant", "(", "C", ",", "<STR_LIT>", ")", ",", "Chain", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "<STR_LIT>", ",", "VT", ",", "<STR_LIT>", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "}", "else", "{"], "ground_truth": ["SDValue", "Ops", "[", "]", "=", "{", "SP", ",", "Size", ",", "getI32Imm", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ")", ",", "Chain", "}", ";"], "File": "ARMISelDAGToDAG69", "Func": "SelectDYN_ALLOC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 507, "Length": 237, "Cover_Rate": 0.5602836879432624, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Use", "=", "GetRefUse", "(", "Op", ")", ";", "SDValue", "Aload", "=", "Obj", ";", "if", "(", "IS_START_OF_CHAIN", "(", "InChainUseFlag", ")", ")", "{", "EVT", "VTs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "Obj", "}", ";", "Aload", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VTs", ",", "Ops", ")", ";", "SDNodeFlags", "Flags", "=", "Aload", ".", "getNode", "(", ")", "->", "getFlags", "(", ")", ";", "Flags", ".", "setIsComposite", "(", "true", ")", ";", "Aload", ".", "getNode", "(", ")", "->", "setFlags", "(", "Flags", ")", ";", "Chain", "=", "Aload", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "SDValue", "DescID", "=", "GetFieldSpecDescID", "(", "DL", ",", "DAG", ",", "Obj", ",", "Idx", ")", ";", "SDNodeFlags", "Flags", "=", "Op", ".", "getNode", "(", ")", "->", "getFlags", "(", ")", ";", "Idx", ".", "getNode", "(", ")", "->", "setFlags", "(", "Flags", ")", ";", "SDValue", "FieldAcc", ";", "if", "(", "Use", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDNode", "*", "AloadNode", "=", "Aload", ".", "getNode", "(", ")", ";", "assert", "(", "AloadNode", "->", "getValueType", "(", "AloadNode", "->", "getNumValues", "(", ")", "-", "<NUM_LIT>", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "EVT", "VTs", "[", "]", "=", "{", "Use", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ",", "<STR_LIT>", "}", ";", "SDValue", "StoreSrc", "[", "]", "=", "{", "Chain", ",", "Use", ".", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "SDValue", "SrcLoad", "=", "LoadOperandWCh", "(", "DAG", ",", "DL", ",", "VTs", ",", "StoreSrc", ")", ";", "TransferNodeFlags", "(", "Use", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "SrcLoad", ")", ";", "SDValue", "Opr", "[", "]", "=", "{", "SrcLoad", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "Aload", ",", "SrcLoad", ",", "DescID", "}", ";", "FieldAcc", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Opr", ")", ";", "TransferNodeFlags", "(", "Op", ",", "FieldAcc", ")", ";", "}", "else", "{", "EVT", "VTs", "[", "]", "=", "{", "Op", ".", "getValueType", "(", ")", ",", "<STR_LIT>", "}", ";", "SDValue", "Opr", "[", "]", "=", "{", "Chain", ",", "Aload", ",", "DescID", "}", ";", "FieldAcc", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VTs", ",", "Opr", ")", ";", "Chain", "=", "FieldAcc", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "TransferNodeFlags", "(", "Op", ",", "FieldAcc", ")", ";", "if", "(", "Use", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "EVT", "StoreVTs", "[", "]", "=", "{", "FieldAcc", ".", "getValueType", "(", ")", ",", "<STR_LIT>", "}", ";", "SDValue", "StoreOps", "[", "]", "=", "{", "Chain", ",", "FieldAcc", "}", ";", "FieldAcc", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "StoreVTs", ",", "StoreOps", ")", ";", "Chain", "=", "FieldAcc", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDNodeFlags", "Flags", ";", "Flags", ".", "setIsComposite", "(", "Op", ".", "getNode", "(", ")", "->", "getFlags", "(", ")", ".", "hasIsComposite", "(", ")", ")", ";", "FieldAcc", ".", "getNode", "(", ")", "->", "setFlags", "(", "Flags", ")", ";", "}", "}"], "ground_truth": ["if", "(", "Use", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Use", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "ReplaceAllUsesOfValueAndChain", "(", "false", ",", "DAG", ",", "Use", ",", "FieldAcc", ")", ";"], "File": "JVMISelLowering", "Func": "LowerSTRUCT_REF", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 508, "Length": 472, "Cover_Rate": 0.7564102564102564, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addImmOperands", "(", "Inst", ",", "N", ")", ";"], "ground_truth": ["}"], "File": "VideocoreAsmParser", "Func": "addImmS27Operands", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 509, "Length": 8, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "ANDIMask", "=", "(", "Mask", "&", "UINT16_MAX", ")", ",", "ANDISMask", "=", "Mask", ">>", "<NUM_LIT>", ";", "assert", "(", "(", "ANDIMask", "!=", "<NUM_LIT>", "||", "ANDISMask", "!=", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "bool", "NeedsRotate", "=", "VRI", ".", "RLAmt", "!=", "<NUM_LIT>", ";", "unsigned", "NumAndInsts", "=", "(", "unsigned", ")", "NeedsRotate", "+", "(", "unsigned", ")", "(", "ANDIMask", "!=", "<NUM_LIT>", ")", "+", "(", "unsigned", ")", "(", "ANDISMask", "!=", "<NUM_LIT>", ")", "+", "(", "unsigned", ")", "(", "ANDIMask", "!=", "<NUM_LIT>", "&&", "ANDISMask", "!=", "<NUM_LIT>", ")", "+", "(", "unsigned", ")", "(", "bool", ")", "Res", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "VRI", ".", "V", ".", "getNode", "(", ")", "<<", "<STR_LIT>", "<<", "VRI", ".", "RLAmt", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "NumAndInsts", "<<", "<STR_LIT>", "<<", "VRI", ".", "NumGroups", "<<", "<STR_LIT>", ")", ";", "if", "(", "NumAndInsts", ">=", "VRI", ".", "NumGroups", ")", "continue", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "if", "(", "InstCnt", ")", "*", "InstCnt", "+=", "NumAndInsts", ";", "SDValue", "VRot", ";", "if", "(", "VRI", ".", "RLAmt", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "VRI", ".", "V", ",", "getI32Imm", "(", "VRI", ".", "RLAmt", ",", "dl", ")", ",", "getI32Imm", "(", "<NUM_LIT>", ",", "dl", ")", ",", "getI32Imm", "(", "<NUM_LIT>", ",", "dl", ")", "}", ";", "VRot", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Ops", ")", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "VRot", "=", "VRI", ".", "V", ";", "}"], "ground_truth": ["SDValue", "ANDIVal", ",", "ANDISVal", ";"], "File": "PPCISelDAGToDAG (2)2", "Func": "SelectAndParts32", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 510, "Length": 230, "Cover_Rate": 0.4323308270676692, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m128", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_cmpeq_ss", "(", "__m128", "__A", ",", "__m128", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128", ")", "__builtin_ia32_cmpeqss", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ")", ";"], "File": "xmmintrin5", "Func": "_mm_cmpeq_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 511, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "x86_64", ")", "{", "addPass", "(", "createCFGuardDispatchPass", "(", ")", ")", ";", "}", "else", "{", "addPass", "(", "createCFGuardCheckPass", "(", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "X86TargetMachine130", "Func": "addIRPasses", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 512, "Length": 32, "Cover_Rate": 0.32323232323232326, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_s64_s32", "(", "int32x2_t", "__a", ")", "{"], "ground_truth": ["return", "(", "int64x1_t", ")", "__a", ";"], "File": "arm", "Func": "neon_vreinterpret_s64_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 513, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "SSE_REG_P", "(", "exp", ")", "&&", "!", "EXT_REX_SSE_REG_P", "(", "exp", ")", "&&", "GET_MODE_BITSIZE", "(", "GET_MODE", "(", "exp", ")", ")", ">", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "i386", "Func": "ix86_check_avx_upper_register", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 514, "Length": 25, "Cover_Rate": 0.7575757575757576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "startSinglePathS0Spill", "(", "void", ")", "{", "SPS0SpillOffset", "=", "SinglePathFIs", ".", "size", "(", ")", ";"], "ground_truth": ["}"], "File": "PatmosMachineFunctionInfo", "Func": "startSinglePathS0Spill", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 515, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "OpIdx", "=", "<NUM_LIT>", ";", "if", "(", "TableEntry", "->", "isUpdating", ")", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "TableEntry", "->", "hasWritebackOperand", ")", "{", "const", "MachineOperand", "&", "AM6Offset", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ";", "if", "(", "TableEntry", "->", "RealOpc", "==", "<STR_LIT>", "||", "TableEntry", "->", "RealOpc", "==", "<STR_LIT>", "||", "TableEntry", "->", "RealOpc", "==", "<STR_LIT>", "||", "TableEntry", "->", "RealOpc", "==", "<STR_LIT>", "||", "TableEntry", "->", "RealOpc", "==", "<STR_LIT>", "||", "TableEntry", "->", "RealOpc", "==", "<STR_LIT>", "||", "TableEntry", "->", "RealOpc", "==", "<STR_LIT>", "||", "TableEntry", "->", "RealOpc", "==", "<STR_LIT>", ")", "{", "assert", "(", "AM6Offset", ".", "getReg", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "}", "else", "{", "MIB", ".", "add", "(", "AM6Offset", ")", ";", "}", "}", "bool", "SrcIsKill", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isKill", "(", ")", ";", "bool", "SrcIsUndef", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isUndef", "(", ")", ";", "Register", "SrcReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "unsigned", "D0", ",", "D1", ",", "D2", ",", "D3", ";", "GetDSubRegs", "(", "SrcReg", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ",", "getUndefRegState", "(", "SrcIsUndef", ")", ")", ";", "if", "(", "NumRegs", ">", "<NUM_LIT>", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D1", ",", "getUndefRegState", "(", "SrcIsUndef", ")", ")", ";", "if", "(", "NumRegs", ">", "<NUM_LIT>", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D2", ",", "getUndefRegState", "(", "SrcIsUndef", ")", ")", ";", "if", "(", "NumRegs", ">", "<NUM_LIT>", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D3", ",", "getUndefRegState", "(", "SrcIsUndef", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "SrcIsKill", "&&", "!", "SrcIsUndef", ")", "MIB", "->", "addRegisterKilled", "(", "SrcReg", ",", "TRI", ",", "true", ")", ";", "else", "if", "(", "!", "SrcIsUndef", ")", "MIB", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ";", "TransferImpOps", "(", "MI", ",", "MIB", ",", "MIB", ")", ";", "MIB", ".", "cloneMemRefs", "(", "MI", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "MIB", ".", "getInstr", "(", ")", "->", "dump", "(", ")", ";", ")", ";"], "ground_truth": ["}"], "File": "ARMExpandPseudoInsts13", "Func": "ExpandVST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 516, "Length": 398, "Cover_Rate": 0.7552182163187856, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", "<<", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter (2)", "Func": "printCoprocOptionImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 517, "Length": 18, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "uint64_t", ",", "<NUM_LIT>", ">", "Record", ";", "SmallVector", "<", "StringRef", ",", "<NUM_LIT>", ">", "Names", ";", "M", ".", "getMDKindNames", "(", "Names", ")", ";", "if", "(", "Names", ".", "empty", "(", ")", ")", "return", ";", "Stream", ".", "EnterSubblock", "(", "bitc", "::", "METADATA_BLOCK_ID", ",", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "MDKindID", "=", "<NUM_LIT>", ",", "e", "=", "Names", ".", "size", "(", ")", ";", "MDKindID", "!=", "e", ";", "++", "MDKindID", ")", "{", "Record", ".", "push_back", "(", "MDKindID", ")", ";", "StringRef", "KName", "=", "Names", "[", "MDKindID", "]", ";", "Record", ".", "append", "(", "KName", ".", "begin", "(", ")", ",", "KName", ".", "end", "(", ")", ")", ";", "Stream", ".", "EmitRecord", "(", "bitc", "::", "METADATA_KIND", ",", "Record", ",", "<NUM_LIT>", ")", ";", "Record", ".", "clear", "(", ")", ";"], "ground_truth": ["}"], "File": "DXILBitcodeWriter", "Func": "writeModuleMetadataKinds", "Target": "DirectX", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 518, "Length": 119, "Cover_Rate": 0.8947368421052632, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "PredMBB", "=", "nullptr", ";", "if", "(", "MBB", "->", "pred_size", "(", ")", "==", "<NUM_LIT>", ")", "PredMBB", "=", "*", "MBB", "->", "pred_begin", "(", ")", ";", "if", "(", "MBB", "->", "pred_size", "(", ")", "==", "<NUM_LIT>", "&&", "Loop", "!=", "nullptr", "&&", "Loop", "->", "getHeader", "(", ")", "==", "MBB", ")", "{", "for", "(", "MachineBasicBlock", "*", "Pred", ":", "MBB", "->", "predecessors", "(", ")", ")", "if", "(", "Loop", "->", "contains", "(", "Pred", ")", ")", "PredMBB", "=", "(", "Pred", "==", "MBB", "?", "nullptr", ":", "Pred", ")", ";"], "ground_truth": ["}"], "File": "SystemZMachineScheduler6", "Func": "getSingleSchedPred", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 519, "Length": 82, "Cover_Rate": 0.6721311475409836, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "GlobalBase", ",", "HiLo", ")", ";", "}", "SDValue", "HiLo", "=", "makeHiLoPair", "(", "Op", ",", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_GOT_HI32", ",", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_GOT_LO32", ",", "DAG", ")", ";", "SDValue", "GlobalBase", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ")", ";", "SDValue", "AbsAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "GlobalBase", ",", "HiLo", ")", ";"], "ground_truth": ["return", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "AbsAddr", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";"], "File": "VEISelLowering", "Func": "makeAddress", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 520, "Length": 96, "Cover_Rate": 0.3416370106761566, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "int", "CompareOpc", ";", "bool", "isDot", ";", "if", "(", "!", "getAltivecCompareInfo", "(", "Op", ",", "CompareOpc", ",", "isDot", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "isDot", ")", "{", "SDValue", "Tmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "CompareOpc", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Tmp", ")", ";", "}", "SDValue", "Ops", "[", "]", "=", "{", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "CompareOpc", ",", "<STR_LIT>", ")", "}", ";", "std", "::", "vector", "<", "MVT", ">", "VTs", ";", "VTs", ".", "push_back", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ")", ";", "VTs", ".", "push_back", "(", "<STR_LIT>", ")", ";", "SDValue", "CompNode", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "Ops", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["SDValue", "Flags", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "CompNode", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";"], "File": "PPCISelLowering123", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 521, "Length": 212, "Cover_Rate": 0.4930232558139535, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "op1", ")", "==", "CONST_INT", ")", "return", "INTVAL", "(", "op1", ")", ">=", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "op0", ")", "!=", "REG", ")", "return", "<NUM_LIT>", ";", "if", "(", "sparc_check_64", "(", "op0", ",", "insn", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "return", "(", "GET_CODE", "(", "op1", ")", "==", "REG", "&&", "sparc_check_64", "(", "op1", ",", "insn", ")", "==", "<NUM_LIT>", ")", ";", "}", "case", "IOR", ":", "case", "XOR", ":", "{", "rtx", "op0", "=", "XEXP", "(", "SET_SRC", "(", "pat", ")", ",", "<NUM_LIT>", ")", ";", "rtx", "op1", "=", "XEXP", "(", "SET_SRC", "(", "pat", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "op0", ")", "!=", "REG", "||", "sparc_check_64", "(", "op0", ",", "insn", ")", "<=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "op1", ")", "==", "CONST_INT", ")", "return", "INTVAL", "(", "op1", ")", ">=", "<NUM_LIT>", ";", "return", "(", "GET_CODE", "(", "op1", ")", "==", "REG", "&&", "sparc_check_64", "(", "op1", ",", "insn", ")", "==", "<NUM_LIT>", ")", ";", "}", "case", "LSHIFTRT", ":", "return", "GET_MODE", "(", "SET_SRC", "(", "pat", ")", ")", "==", "SImode", ";", "case", "CONST_DOUBLE", ":", "return", "!", "(", "CONST_DOUBLE_LOW", "(", "SET_SRC", "(", "pat", ")", ")", "&", "<NUM_LIT>", ")", ";", "case", "CONST_INT", ":", "return", "!", "(", "INTVAL", "(", "SET_SRC", "(", "pat", ")", ")", "&", "<NUM_LIT>", ")", ";", "case", "ASHIFTRT", ":", "case", "SIGN_EXTEND", ":", "return", "-", "(", "GET_MODE", "(", "SET_SRC", "(", "pat", ")", ")", "==", "SImode", ")", ";", "case", "REG", ":", "return", "sparc_check_64", "(", "SET_SRC", "(", "pat", ")", ",", "insn", ")", ";", "default", ":", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "sparc3", "Func": "set_extends", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 522, "Length": 242, "Cover_Rate": 0.6994219653179191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isFullyRelaxed", "(", "RF", ")", ")", "return", "false", ";", "MCInst", "Relaxed", ";", "relaxInstruction", "(", "RF", ".", "getInst", "(", ")", ",", "*", "RF", ".", "getSubtargetInfo", "(", ")", ",", "Relaxed", ")", ";", "SmallVector", "<", "MCFixup", ",", "<NUM_LIT>", ">", "Fixups", ";", "SmallString", "<", "<NUM_LIT>", ">", "Code", ";", "raw_svector_ostream", "VecOS", "(", "Code", ")", ";", "Emitter", ".", "encodeInstruction", "(", "Relaxed", ",", "VecOS", ",", "Fixups", ",", "*", "RF", ".", "getSubtargetInfo", "(", ")", ")", ";", "const", "unsigned", "OldSize", "=", "RF", ".", "getContents", "(", ")", ".", "size", "(", ")", ";", "const", "unsigned", "NewSize", "=", "Code", ".", "size", "(", ")", ";", "assert", "(", "NewSize", ">=", "OldSize", "&&", "<STR_LIT>", ")", ";", "unsigned", "Delta", "=", "NewSize", "-", "OldSize", ";", "if", "(", "Delta", ">", "RemainingSize", ")", "return", "false", ";", "RF", ".", "setInst", "(", "Relaxed", ")", ";", "RF", ".", "getContents", "(", ")", "=", "Code", ";"], "ground_truth": ["RF", ".", "getFixups", "(", ")", "=", "Fixups", ";"], "File": "X86AsmBackend16", "Func": "padInstructionViaRelaxation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 523, "Length": 141, "Cover_Rate": 0.8392857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FoldOperands", "::", "tryFoldClamp", "(", "MachineInstr", "&", "MI", ")", "{", "const", "MachineOperand", "*", "ClampSrc", "=", "isClamp", "(", "MI", ")", ";", "if", "(", "!", "ClampSrc", "||", "!", "hasOneNonDBGUseInst", "(", "*", "MRI", ",", "ClampSrc", "->", "getReg", "(", ")", ")", ")", "return", "false", ";", "MachineInstr", "*", "Def", "=", "MRI", "->", "getVRegDef", "(", "ClampSrc", "->", "getReg", "(", ")", ")", ";", "if", "(", "TII", "->", "getClampMask", "(", "*", "Def", ")", "!=", "TII", "->", "getClampMask", "(", "MI", ")", ")", "return", "false", ";", "MachineOperand", "*", "DefClamp", "=", "TII", "->", "getNamedOperand", "(", "*", "Def", ",", "<STR_LIT>", "::", "clamp", ")", ";", "if", "(", "!", "DefClamp", ")", "return", "false", ";"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "DefClamp", "<<", "<STR_LIT>", "<<", "*", "Def", "<<", "'\\n'", ")", ";"], "File": "SIFoldOperands10", "Func": "tryFoldClamp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 524, "Length": 119, "Cover_Rate": 0.7212121212121212, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__a", "-", "(", "__b", "*", "__aarch64_vget_lane_any", "(", "__c", ",", "__lane", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vmlsq_laneq_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 525, "Length": 17, "Cover_Rate": 0.5151515151515151, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "CUMULATIVE_ARGS", "zero_cum", ";", "tree", "param", ";", "tree", "next_param", ";", "if", "(", "TARGET_DEBUG_D_MODE", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "(", "long", ")", "fntype", ")", ";", "if", "(", "!", "fntype", ")", "fputc", "(", "'\\n'", ",", "stderr", ")", ";", "else", "{", "tree", "ret_type", "=", "TREE_TYPE", "(", "fntype", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "get_tree_code_name", "(", "TREE_CODE", "(", "fntype", ")", ")", ",", "get_tree_code_name", "(", "TREE_CODE", "(", "ret_type", ")", ")", ")", ";", "}", "}"], "ground_truth": ["*", "cum", "=", "zero_cum", ";"], "File": "iq2000", "Func": "init_cumulative_args", "Target": "iq2000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 526, "Length": 79, "Cover_Rate": 0.5486111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printMemOperand", "(", "const", "MCInst", "*", "MI", ",", "int", "opNum", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["}"], "File": "LC3bInstPrinter", "Func": "printMemOperand", "Target": "LC3b", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 527, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_packssdw512_mask", "(", "(", "__v16si", ")", "__A", ",", "(", "__v16si", ")", "__B", ",", "(", "__v32hi", ")", "_mm512_setzero_si512", "(", ")", ",", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin", "Func": "_mm512_maskz_packs_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 528, "Length": 27, "Cover_Rate": 0.5192307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskstore_pd", "(", "double", "*", "__P", ",", "__m128i", "__M", ",", "__m128d", "__A", ")", "{"], "ground_truth": ["__builtin_ia32_maskstorepd", "(", "(", "__v2df", "*", ")", "__P", ",", "(", "__v2di", ")", "__M", ",", "(", "__v2df", ")", "__A", ")", ";"], "File": "avxintrin", "Func": "_mm_maskstore_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 529, "Length": 45, "Cover_Rate": 0.9782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ST", "->", "hasAVX", "(", ")", "&&", "PreferVectorWidth", ">=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "ST", "->", "hasSSE1", "(", ")", "&&", "PreferVectorWidth", ">=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "X86TargetTransformInfo (2)2", "Func": "getRegisterBitWidth", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 530, "Length": 34, "Cover_Rate": 0.38636363636363635, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AlwaysInline", "(", ")", ":", "ModulePass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAlwaysInlinePass", "Func": "AMDGPUAlwaysInline", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 531, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "}", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Addr", ")", ")", "{", "SDValue", "N0", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "ConstantSDNode", "*", "C1", "=", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ";", "if", "(", "<ISA_LIT>InstrInfo", "::", "isLegalMUBUFImmOffset", "(", "C1", "->", "getZExtValue", "(", ")", ")", "&&", "(", "!", "Subtarget", "->", "privateMemoryResourceIsRangeChecked", "(", ")", "||", "CurDAG", "->", "SignBitIsZero", "(", "N0", ")", ")", ")", "{", "std", "::", "tie", "(", "VAddr", ",", "SOffset", ")", "=", "foldFrameIndex", "(", "N0", ")", ";", "ImmOffset", "=", "CurDAG", "->", "getTargetConstant", "(", "C1", "->", "getZExtValue", "(", ")", ",", "DL", ",", "<STR_LIT>", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG15", "Func": "SelectMUBUFScratchOffen", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 532, "Length": 111, "Cover_Rate": 0.30327868852459017, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "rvexISelLowering", "Func": "LowerReturn", "Target": "rvex", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 533, "Length": 24, "Cover_Rate": 0.32, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "}", "}", "else", "if", "(", "Is", "==", "IS_TTMP", ")", "{", "switch", "(", "RegWidth", ")", "{", "default", ":", "return", "-", "<NUM_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "}", "}", "else", "if", "(", "Is", "==", "IS_SGPR", ")", "{"], "ground_truth": ["switch", "(", "RegWidth", ")", "{"], "File": "AMDGPUAsmParser10", "Func": "getRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 534, "Length": 66, "Cover_Rate": 0.3473684210526316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vmaxq_m_uv8hi", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vmaxq_m_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 535, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "alpha_gimple_fold_builtin", "(", "gimple_stmt_iterator", "*", "gsi", ")", "{", "bool", "changed", "=", "false", ";", "gimple", "*", "stmt", "=", "gsi_stmt", "(", "*", "gsi", ")", ";", "tree", "call", "=", "gimple_call_fn", "(", "stmt", ")", ";", "gimple", "*", "new_stmt", "=", "NULL", ";", "if", "(", "call", ")", "{", "tree", "fndecl", "=", "gimple_call_fndecl", "(", "stmt", ")", ";", "if", "(", "fndecl", ")", "{", "tree", "arg0", ",", "arg1", ";", "switch", "(", "DECL_FUNCTION_CODE", "(", "fndecl", ")", ")", "{", "case", "ALPHA_BUILTIN_UMULH", ":", "arg0", "=", "gimple_call_arg", "(", "stmt", ",", "<NUM_LIT>", ")", ";", "arg1", "=", "gimple_call_arg", "(", "stmt", ",", "<NUM_LIT>", ")", ";", "new_stmt", "=", "gimple_build_assign", "(", "gimple_call_lhs", "(", "stmt", ")", ",", "MULT_HIGHPART_EXPR", ",", "arg0", ",", "arg1", ")", ";", "break", ";", "default", ":", "break", ";", "}"], "ground_truth": ["}"], "File": "alpha5", "Func": "alpha_gimple_fold_builtin", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 536, "Length": 113, "Cover_Rate": 0.8248175182481752, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "LHS", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "RHS", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "LHS", ".", "getValueType", "(", ")", "!=", "VT", ")", "return", "SDValue", "(", ")", ";", "auto", "*", "LHSN1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "LHS", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "auto", "*", "RHSN1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "LHSN1", "||", "LHSN1", "!=", "RHSN1", "||", "!", "RHSN1", "->", "isZero", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Op1", "=", "LHS", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op2", "=", "RHS", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "OpVT1", "=", "Op1", ".", "getValueType", "(", ")", ";", "EVT", "OpVT2", "=", "Op2", ".", "getValueType", "(", ")", ";", "if", "(", "Op1", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "OpVT1", "!=", "OpVT2", "||", "Op2", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "OpVT1", ".", "getVectorElementType", "(", ")", "!=", "VT", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Val1", "=", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Val2", "=", "Op2", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["EVT", "ValVT", "=", "Val1", "->", "getValueType", "(", "<NUM_LIT>", ")", ";"], "File": "AArch64ISelLowering69", "Func": "performAddUADDVCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 537, "Length": 199, "Cover_Rate": 0.5975975975975976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm", "::", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MBlazeInstrInfo2", "Func": "copyPhysReg", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 538, "Length": 34, "Cover_Rate": 0.5151515151515151, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MFI", ".", "hasCalls", "(", ")", ")", "MaxAlign", "=", "(", "StackAlign", ">", "MaxAlign", ")", "?", "StackAlign", ":", "MaxAlign", ";"], "ground_truth": ["else", "if", "(", "MaxAlign", "<", "SlotSize", ")", "MaxAlign", "=", "SlotSize", ";"], "File": "X86FrameLowering102", "Func": "calculateMaxStackAlign", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 539, "Length": 31, "Cover_Rate": 0.34831460674157305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CreateReg", "(", "Index", ",", "RegKind_FGR", ",", "RegInfo", ",", "S", ",", "E", ",", "Parser", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmParser43", "Func": "CreateFGRReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 540, "Length": 17, "Cover_Rate": 0.4146341463414634, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "mustPreserveGV", "(", "const", "GlobalValue", "&", "GV", ")", "{", "if", "(", "const", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "&", "GV", ")", ")", "return", "F", "->", "isDeclaration", "(", ")", "||", "F", "->", "getName", "(", ")", ".", "startswith", "(", "<STR_LIT>", ")", "||", "F", "->", "getName", "(", ")", ".", "startswith", "(", "<STR_LIT>", ")", "||", "<STR_LIT>", "(", "F", "->", "getCallingConv", "(", ")", ")", ";"], "ground_truth": ["GV", ".", "removeDeadConstantUsers", "(", ")", ";"], "File": "AMDGPUTargetMachine (2)1", "Func": "mustPreserveGV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 541, "Length": 70, "Cover_Rate": 0.8641975308641975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "vector", "unsigned", "int", ")", "__builtin_altivec_vmrghw", "(", "(", "vector", "signed", "int", ")", "a1", ",", "(", "vector", "signed", "int", ")", "a2", ")", ";"], "ground_truth": ["}"], "File": "altivec4", "Func": "vec_mergeh", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 542, "Length": 24, "Cover_Rate": 0.5853658536585366, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "next", ";", "int", "offset_ld", "=", "<NUM_LIT>", ";", "int", "offset_st", "=", "<NUM_LIT>", ";", "rtx", "x", ";", "if", "(", "!", "optimize", "||", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "!=", "CONST_INT", ")", ")", "return", "<NUM_LIT>", ";", "bytes", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "align", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "bytes", "<=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "align", ">", "MOVE_MAX", ")", "align", "=", "MOVE_MAX", ";", "move_ratio", "=", "<NUM_LIT>", ";", "if", "(", "optimize", ">", "<NUM_LIT>", ")", "move_ratio", "=", "LARGEST_MOVE_RATIO", ";", "num_pieces", "=", "(", "bytes", "/", "align", ")", "+", "(", "bytes", "%", "align", ")", ";", "if", "(", "num_pieces", ">", "move_ratio", ")", "return", "<NUM_LIT>", ";", "x", "=", "XEXP", "(", "dst_mem", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "REG_P", "(", "x", ")", ")", "{", "x", "=", "force_reg", "(", "Pmode", ",", "x", ")", ";", "dst_mem", "=", "replace_equiv_address", "(", "dst_mem", ",", "x", ")", ";", "}", "x", "=", "XEXP", "(", "src_mem", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "REG_P", "(", "x", ")", ")", "{", "x", "=", "force_reg", "(", "Pmode", ",", "x", ")", ";", "src_mem", "=", "replace_equiv_address", "(", "src_mem", ",", "x", ")", ";", "}", "active", "[", "<NUM_LIT>", "]", "=", "active", "[", "<NUM_LIT>", "]", "=", "false", ";", "do", "{", "next", "=", "phase", ";", "phase", "^=", "<NUM_LIT>", ";", "if", "(", "bytes", ">", "<NUM_LIT>", ")", "{", "int", "next_amount", ";", "next_amount", "=", "(", "bytes", ">=", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "(", "bytes", ">=", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ";", "next_amount", "=", "MIN", "(", "next_amount", ",", "align", ")", ";", "amount", "[", "next", "]", "=", "next_amount", ";", "mode", "[", "next", "]", "=", "mode_from_align", "[", "next_amount", "]", ";", "temp", "[", "next", "]", "=", "gen_reg_rtx", "(", "mode", "[", "next", "]", ")", ";", "x", "=", "adjust_address", "(", "src_mem", ",", "mode", "[", "next", "]", ",", "offset_ld", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "temp", "[", "next", "]", ",", "x", ")", ")", ";", "offset_ld", "+=", "next_amount", ";", "bytes", "-=", "next_amount", ";", "active", "[", "next", "]", "=", "true", ";"], "ground_truth": ["}"], "File": "xtensa", "Func": "xtensa_expand_block_move", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 543, "Length": 320, "Cover_Rate": 0.6866952789699571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "<NUM_LIT>", "]", ")", "return", "true", ";", "assert", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "isReg", "(", ")", ")", ";"], "ground_truth": ["O", "<<", "<STR_LIT>", ";"], "File": "PPCAsmPrinter11", "Func": "PrintAsmMemoryOperand", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 544, "Length": 56, "Cover_Rate": 0.7671232876712328, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "AM", ".", "GV", ")", "Disp", "=", "CurDAG", "->", "getTargetGlobalAddress", "(", "AM", ".", "GV", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ",", "AM", ".", "Disp", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "AM", ".", "CP", ")", "Disp", "=", "CurDAG", "->", "getTargetConstantPool", "(", "AM", ".", "CP", ",", "<STR_LIT>", ",", "Align", "(", "AM", ".", "Align", ")", ",", "AM", ".", "Disp", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "AM", ".", "ES", ")", "Disp", "=", "CurDAG", "->", "getTargetExternalSymbol", "(", "AM", ".", "ES", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "AM", ".", "JT", "!=", "-", "<NUM_LIT>", ")", "Disp", "=", "CurDAG", "->", "getTargetJumpTable", "(", "AM", ".", "JT", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "AM", ".", "BlockAddr", ")", "Disp", "=", "CurDAG", "->", "getTargetBlockAddress", "(", "AM", ".", "BlockAddr", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "else", "Disp", "=", "CurDAG", "->", "getTargetConstant", "(", "AM", ".", "Disp", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "MSP430ISelDAGToDAG15", "Func": "SelectAddr", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 545, "Length": 156, "Cover_Rate": 0.5473684210526316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "in<ISA_LIT>16Mode", "(", ")", ")", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "(", "IsN64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "IsN64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MipsRegisterInfo (2)2", "Func": "getFrameRegister", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 546, "Length": 46, "Cover_Rate": 0.38333333333333336, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "<ISA_LIT>Z80TargetLowering", "::", "insertMul", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{"], "ground_truth": ["return", "BB", ";"], "File": "GBZ80ISelLowering", "Func": "insertMul", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 547, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "need_zero_all_mm", ")", "return", "false", ";", "rtx", "zero_mmx", "=", "NULL_RTX", ";", "machine_mode", "mode", "=", "V4HImode", ";", "for", "(", "unsigned", "int", "regno", "=", "FIRST_MMX_REG", ";", "regno", "<=", "LAST_MMX_REG", ";", "regno", "++", ")", "if", "(", "regno", "!=", "ret_mmx_regno", ")", "{", "rtx", "reg", "=", "gen_rtx_REG", "(", "mode", ",", "regno", ")", ";", "if", "(", "zero_mmx", "==", "NULL_RTX", ")", "{", "zero_mmx", "=", "reg", ";", "emit_insn", "(", "gen_rtx_SET", "(", "reg", ",", "CONST0_RTX", "(", "mode", ")", ")", ")", ";", "}", "else", "emit_move_insn", "(", "reg", ",", "zero_mmx", ")", ";"], "ground_truth": ["}"], "File": "i386", "Func": "zero_all_mm_registers", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 548, "Length": 84, "Cover_Rate": 0.5915492957746479, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDVTList", "CompareVT", "=", "CurDAG", "->", "getVTList", "(", "CompareTys", ")", ";", "SDValue", "CompareOps", "[", "]", "=", "{", "LHS", ",", "RHS", ",", "Chain", "}", ";", "SDNode", "*", "Compare", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "N", ",", "CompareVT", ",", "CompareOps", ")", ";", "CondCodeSDNode", "*", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Cond", ".", "getNode", "(", ")", ")", ";", "uint64_t", "TargetCCode", ";", "switch", "(", "CC", "->", "get", "(", ")", ")", "{", "case", "<STR_LIT>", "::", "SETOEQ", ":", "case", "<STR_LIT>", "::", "SETUEQ", ":", "case", "<STR_LIT>", "::", "SETEQ", ":", "TargetCCode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "SETONE", ":", "case", "<STR_LIT>", "::", "SETUNE", ":", "case", "<STR_LIT>", "::", "SETNE", ":", "TargetCCode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "SETOLT", ":", "case", "<STR_LIT>", "::", "SETULT", ":", "case", "<STR_LIT>", "::", "SETLT", ":", "TargetCCode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "SETOLE", ":", "case", "<STR_LIT>", "::", "SETULE", ":", "case", "<STR_LIT>", "::", "SETLE", ":", "TargetCCode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "SETOGT", ":", "case", "<STR_LIT>", "::", "SETUGT", ":", "case", "<STR_LIT>", "::", "SETGT", ":", "TargetCCode", "=", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["case", "<STR_LIT>", "::", "SETOGE", ":", "case", "<STR_LIT>", "::", "SETUGE", ":", "case", "<STR_LIT>", "::", "SETGE", ":", "TargetCCode", "=", "<STR_LIT>", ";", "break", ";"], "File": "FISCISelDAGToDAG", "Func": "SelectConditionalBranch", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 549, "Length": 194, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCInstPrinter", "(", "const", "MCAsmInfo", "&", "mai", ",", "const", "MCInstrInfo", "&", "mii", ",", "const", "MCRegisterInfo", "&", "mri", ")", ":", "MCInstPrinter", "(", "mai", ",", "mii", ",", "mri", ")", "{"], "ground_truth": ["}"], "File": "TGSIMCInstPrinter", "Func": "TGSIMCInstPrinter", "Target": "TGSI", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 550, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isVecListTwoDByteIndexed", "(", ")", "const", "{"], "ground_truth": ["if", "(", "!", "isSingleSpacedVectorIndexed", "(", ")", ")", "return", "false", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListTwoDByteIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 551, "Length": 16, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MapIt", "!=", "FiTmpOffsetMap", ".", "end", "(", ")", ")", "return", "MapIt", "->", "second", ";", "FiTmpOffsetMap", "[", "FI", "]", "=", "TmpSize", ";", "TmpSize", "+=", "size", ";"], "ground_truth": ["return", "FiTmpOffsetMap", "[", "FI", "]", ";"], "File": "PIC16ISelLowering", "Func": "GetTmpOffsetForFI", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 552, "Length": 32, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "unsigned", "Rotate", "=", "(", "DestIsHigh", "!=", "SrcIsHigh", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "addImm", "(", "<NUM_LIT>", "-", "Size", ")", ".", "addImm", "(", "<NUM_LIT>", "+", "<NUM_LIT>", ")", ".", "addImm", "(", "Rotate", ")", ";"], "File": "SystemZInstrInfo18", "Func": "emitGRX32Move", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 553, "Length": 68, "Cover_Rate": 0.35051546391752575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vmovntq_m_s32", "(", "int16x8_t", "__a", ",", "int32x4_t", "__b", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__builtin_mve_vmovntq_m_sv4si", "(", "__a", ",", "__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vmovntq_m_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 554, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "node", "=", "get_identifier", "(", "call_name", ")", ";", "call_ref", "=", "gen_rtx_SYMBOL_REF", "(", "VOIDmode", ",", "IDENTIFIER_POINTER", "(", "node", ")", ")", ";", "}", "if", "(", "TARGET_PLTSEQ", ")", "{", "rtx", "base", "=", "const0_rtx", ";", "int", "regno", ";", "if", "(", "DEFAULT_ABI", "==", "ABI_ELFv2", ")", "{", "base", "=", "gen_rtx_REG", "(", "Pmode", ",", "TOC_REGISTER", ")", ";", "regno", "=", "<NUM_LIT>", ";", "}", "else", "{", "if", "(", "flag_pic", ")", "base", "=", "gen_rtx_REG", "(", "Pmode", ",", "RS6000_PIC_OFFSET_TABLE_REGNUM", ")", ";", "regno", "=", "<NUM_LIT>", ";", "}", "rtx", "reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "regno", ")", ";", "rtx", "hi", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "base", ",", "call_ref", ",", "arg", ")", ",", "UNSPEC_PLT16_HA", ")", ";", "rtx", "lo", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "reg", ",", "call_ref", ",", "arg", ")", ",", "UNSPEC_PLT16_LO", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "reg", ",", "hi", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "reg", ",", "lo", ")", ")", ";", "return", "reg", ";", "}", "return", "force_reg", "(", "Pmode", ",", "call_ref", ")", ";"], "ground_truth": ["}"], "File": "rs60008", "Func": "rs6000_longcall_ref", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 555, "Length": 160, "Cover_Rate": 0.7960199004975125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "<ISA_LIT>TargetLowering", "::", "EmitLoweredCatchRet", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "MachineBasicBlock", "*", "TargetMBB", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "assert", "(", "!", "isAsynchronousEHPersonality", "(", "classifyEHPersonality", "(", "MF", "->", "getFunction", "(", ")", ".", "getPersonalityFn", "(", ")", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "Subtarget", ".", "is32Bit", "(", ")", ")", "return", "BB", ";", "MachineBasicBlock", "*", "RestoreMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "BB", "->", "getBasicBlock", "(", ")", ")", ";", "assert", "(", "BB", "->", "succ_size", "(", ")", "==", "<NUM_LIT>", ")", ";", "MF", "->", "insert", "(", "std", "::", "next", "(", "BB", "->", "getIterator", "(", ")", ")", ",", "RestoreMBB", ")", ";", "RestoreMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "RestoreMBB", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setMBB", "(", "RestoreMBB", ")", ";", "RestoreMBB", "->", "setIsEHPad", "(", "true", ")", ";", "auto", "RestoreMBBI", "=", "RestoreMBB", "->", "begin", "(", ")", ";", "BuildMI", "(", "*", "RestoreMBB", ",", "RestoreMBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TargetMBB", ")", ";", "return", "BB", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)5", "Func": "EmitLoweredCatchRet", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 556, "Length": 210, "Cover_Rate": 0.9905660377358491, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "ComplexPatternFuncMutatesDAG", "(", ")", "const", "override", "{"], "ground_truth": ["return", "true", ";"], "File": "HexagonISelDAGToDAG", "Func": "ComplexPatternFuncMutatesDAG", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 557, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "T", ".", "TopDown", ")", "Changed", "=", "T", ".", "processBlock", "(", "B", ",", "AVs", ")", ";", "RegisterSet", "Defs", ";", "for", "(", "auto", "&", "I", ":", "B", ")", "getInstrDefs", "(", "I", ",", "Defs", ")", ";", "RegisterSet", "NewAVs", "=", "AVs", ";", "NewAVs", ".", "insert", "(", "Defs", ")", ";", "for", "(", "auto", "I", "=", "GTN", "::", "child_begin", "(", "N", ")", ",", "E", "=", "GTN", "::", "child_end", "(", "N", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{"], "ground_truth": ["MachineBasicBlock", "*", "SB", "=", "(", "*", "I", ")", "->", "getBlock", "(", ")", ";"], "File": "HexagonBitSimplify (2)", "Func": "visitBlock", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 558, "Length": 89, "Cover_Rate": 0.5329341317365269, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_or_si64", "(", "__m64", "__m1", ",", "__m64", "__m2", ")", "{", "return", "__builtin_ia32_por", "(", "__m1", ",", "__m2", ")", ";"], "ground_truth": ["}"], "File": "mmintrin5", "Func": "_mm_or_si64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 559, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "mem_push_rtx", ";", "rtx", "mem_fake_push_rtx", ";", "const", "int", "ifun", "=", "xstormy16_interrupt_function_p", "(", ")", ";", "mem_push_rtx", "=", "gen_rtx_POST_INC", "(", "Pmode", ",", "stack_pointer_rtx", ")", ";", "mem_push_rtx", "=", "gen_rtx_MEM", "(", "HImode", ",", "mem_push_rtx", ")", ";", "mem_fake_push_rtx", "=", "gen_rtx_PRE_INC", "(", "Pmode", ",", "stack_pointer_rtx", ")", ";", "mem_fake_push_rtx", "=", "gen_rtx_MEM", "(", "HImode", ",", "mem_fake_push_rtx", ")", ";", "layout", "=", "xstormy16_compute_stack_layout", "(", ")", ";", "if", "(", "layout", ".", "stdarg_save_size", ")", "for", "(", "regno", "=", "FIRST_ARGUMENT_REGISTER", ";", "regno", "<", "FIRST_ARGUMENT_REGISTER", "+", "NUM_ARGUMENT_REGISTERS", ";", "regno", "++", ")", "{", "rtx", "reg", "=", "gen_rtx_REG", "(", "HImode", ",", "regno", ")", ";", "insn", "=", "emit_move_insn", "(", "mem_push_rtx", ",", "reg", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "REG_NOTES", "(", "insn", ")", "=", "gen_rtx_EXPR_LIST", "(", "REG_FRAME_RELATED_EXPR", ",", "gen_rtx_SET", "(", "VOIDmode", ",", "mem_fake_push_rtx", ",", "reg", ")", ",", "REG_NOTES", "(", "insn", ")", ")", ";", "}", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "if", "(", "REG_NEEDS_SAVE", "(", "regno", ",", "ifun", ")", ")", "{", "rtx", "reg", "=", "gen_rtx_REG", "(", "HImode", ",", "regno", ")", ";", "insn", "=", "emit_move_insn", "(", "mem_push_rtx", ",", "reg", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "REG_NOTES", "(", "insn", ")", "=", "gen_rtx_EXPR_LIST", "(", "REG_FRAME_RELATED_EXPR", ",", "gen_rtx_SET", "(", "VOIDmode", ",", "mem_fake_push_rtx", ",", "reg", ")", ",", "REG_NOTES", "(", "insn", ")", ")", ";", "}"], "ground_truth": ["if", "(", "frame_pointer_needed", "&&", "layout", ".", "sp_minus_fp", "==", "layout", ".", "locals_size", ")", "{"], "File": "stormy162", "Func": "xstormy16_expand_prologue", "Target": "stormy16", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 560, "Length": 216, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "insn", "=", "next_real_insn", "(", "insn", ")", ";", "last_call", "=", "prev", "=", "NULL", ";", "prev_clock", "=", "-", "<NUM_LIT>", ";", "earliest_bb_end", "=", "<NUM_LIT>", ";", "prev_implicit_nops", "=", "<NUM_LIT>", ";", "first", "=", "true", ";", "while", "(", "insn", ")", "{", "int", "this_clock", "=", "-", "<NUM_LIT>", ";", "rtx_insn", "*", "next", ";", "int", "max_cycles", "=", "<NUM_LIT>", ";", "next", "=", "next_real_insn", "(", "insn", ")", ";", "if", "(", "DEBUG_INSN_P", "(", "insn", ")", "||", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "USE", "||", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "CLOBBER", "||", "shadow_or_blockage_p", "(", "insn", ")", "||", "JUMP_TABLE_DATA_P", "(", "insn", ")", ")", "goto", "next_insn", ";", "if", "(", "!", "c6x_flag_schedule_insns2", ")", "PUT_MODE", "(", "insn", ",", "TImode", ")", ";", "else", "{", "int", "cycles", ";", "this_clock", "=", "insn_get_clock", "(", "insn", ")", ";", "if", "(", "this_clock", "!=", "prev_clock", ")", "{", "PUT_MODE", "(", "insn", ",", "TImode", ")", ";", "if", "(", "!", "first", ")", "{", "cycles", "=", "this_clock", "-", "prev_clock", ";", "cycles", "-=", "prev_implicit_nops", ";", "if", "(", "cycles", ">", "<NUM_LIT>", ")", "{", "rtx", "nop", "=", "emit_nop_after", "(", "cycles", "-", "<NUM_LIT>", ",", "prev", ")", ";", "insn_set_clock", "(", "nop", ",", "prev_clock", "+", "prev_implicit_nops", "+", "<NUM_LIT>", ")", ";", "}", "}", "prev_clock", "=", "this_clock", ";", "if", "(", "last_call", "&&", "insn_get_clock", "(", "last_call", ")", "+", "<NUM_LIT>", "<=", "this_clock", ")", "{", "emit_label_before", "(", "call_labels", "[", "INSN_UID", "(", "last_call", ")", "]", ",", "insn", ")", ";", "last_call", "=", "NULL_RTX", ";", "}", "prev_implicit_nops", "=", "<NUM_LIT>", ";", "}", "}", "if", "(", "recog_memoized", "(", "insn", ")", ">=", "<NUM_LIT>", "&&", "(", "c6x_flag_schedule_insns2", "||", "!", "returning_call_p", "(", "insn", ")", ")", ")", "{", "max_cycles", "=", "get_attr_cycles", "(", "insn", ")", ";", "if", "(", "get_attr_type", "(", "insn", ")", "==", "TYPE_CALLP", ")", "prev_implicit_nops", "=", "<NUM_LIT>", ";", "}", "else", "max_cycles", "=", "<NUM_LIT>", ";", "if", "(", "returning_call_p", "(", "insn", ")", ")", "last_call", "=", "insn", ";", "if", "(", "c6x_flag_schedule_insns2", ")", "{", "gcc_assert", "(", "this_clock", ">=", "<NUM_LIT>", ")", ";", "if", "(", "earliest_bb_end", "<", "this_clock", "+", "max_cycles", ")", "earliest_bb_end", "=", "this_clock", "+", "max_cycles", ";", "}", "else", "if", "(", "max_cycles", ">", "<NUM_LIT>", ")", "emit_nop_after", "(", "max_cycles", "-", "<NUM_LIT>", ",", "insn", ")", ";", "prev", "=", "insn", ";", "first", "=", "false", ";", "next_insn", ":", "if", "(", "c6x_flag_schedule_insns2", "&&", "(", "next", "==", "NULL_RTX", "||", "(", "GET_MODE", "(", "next", ")", "==", "TImode", "&&", "INSN_INFO_ENTRY", "(", "INSN_UID", "(", "next", ")", ")", ".", "ebb_start", ")", ")", "&&", "earliest_bb_end", ">", "<NUM_LIT>", ")", "{", "int", "cycles", "=", "earliest_bb_end", "-", "prev_clock", ";", "if", "(", "cycles", ">", "<NUM_LIT>", ")", "{", "prev", "=", "emit_nop_after", "(", "cycles", "-", "<NUM_LIT>", ",", "prev", ")", ";", "insn_set_clock", "(", "prev", ",", "prev_clock", "+", "prev_implicit_nops", "+", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["earliest_bb_end", "=", "<NUM_LIT>", ";"], "File": "c6x2", "Func": "reorg_emit_nops", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 561, "Length": 410, "Cover_Rate": 0.8506224066390041, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vmulq_m_s32", "(", "int32x4_t", "__inactive", ",", "int32x4_t", "__a", ",", "int32x4_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vmulq_m_sv4si", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vmulq_m_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 562, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MachineFunctionInfo", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "XNCMMachineFunctionInfo", "Func": "anchor", "Target": "XNCM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 563, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "SDLoc", "&", "dl", "(", "Op", ")", ";", "auto", "*", "LoadN", "=", "cast", "<", "LoadSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";", "assert", "(", "LoadN", "->", "isUnindexed", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "LoadN", "->", "getMemoryVT", "(", ")", ".", "getVectorElementType", "(", ")", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "SDValue", "Chain", "=", "LoadN", "->", "getChain", "(", ")", ";", "SDValue", "Base", "=", "LoadN", "->", "getBasePtr", "(", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ";", "MVT", "ResTy", "=", "ty", "(", "Op", ")", ";", "unsigned", "HwLen", "=", "Subtarget", ".", "getVectorLength", "(", ")", ";", "unsigned", "ResLen", "=", "ResTy", ".", "getStoreSize", "(", ")", ";", "assert", "(", "ResLen", "<", "HwLen", "&&", "<STR_LIT>", ")", ";", "MVT", "BoolTy", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "HwLen", ")", ";", "SDValue", "Mask", "=", "getInstr", "(", "<STR_LIT>", ",", "dl", ",", "BoolTy", ",", "{", "DAG", ".", "getConstant", "(", "ResLen", ",", "dl", ",", "<STR_LIT>", ")", "}", ",", "DAG", ")", ";", "MVT", "LoadTy", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "HwLen", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "auto", "*", "MemOp", "=", "MF", ".", "getMachineMemOperand", "(", "LoadN", "->", "getMemOperand", "(", ")", ",", "<NUM_LIT>", ",", "HwLen", ")", ";", "SDValue", "Load", "=", "DAG", ".", "getMaskedLoad", "(", "LoadTy", ",", "dl", ",", "Chain", ",", "Base", ",", "Offset", ",", "Mask", ",", "DAG", ".", "getUNDEF", "(", "LoadTy", ")", ",", "LoadTy", ",", "MemOp", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "false", ")", ";"], "ground_truth": ["SDValue", "Value", "=", "opCastElem", "(", "Load", ",", "ResTy", ".", "getVectorElementType", "(", ")", ",", "DAG", ")", ";"], "File": "HexagonISelLoweringHVX (2)", "Func": "WidenHvxLoad", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 564, "Length": 244, "Cover_Rate": 0.8327645051194539, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcmpneq_v16qi", "(", "(", "int8x16_t", ")", "__a", ",", "(", "int8x16_t", ")", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve2___arm_vcmpneq_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 565, "Length": 15, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "putc", "(", "'$'", ",", "file", ")", ";", "assemble_name", "(", "file", ",", "fnname", ")", ";", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "}", "}", "if", "(", "TARGET_ABI_OPEN_VMS", "&&", "!", "TREE_PUBLIC", "(", "decl", ")", "&&", "DECL_CONTEXT", "(", "decl", ")", "&&", "!", "TYPE_P", "(", "DECL_CONTEXT", "(", "decl", ")", ")", "&&", "TREE_CODE", "(", "DECL_CONTEXT", "(", "decl", ")", ")", "!=", "TRANSLATION_UNIT_DECL", ")", "{", "strcpy", "(", "tramp_label", ",", "fnname", ")", ";", "strcat", "(", "tramp_label", ",", "<STR_LIT>", ")", ";", "ASM_OUTPUT_LABEL", "(", "file", ",", "tramp_label", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "}", "strcpy", "(", "entry_label", ",", "fnname", ")", ";", "if", "(", "TARGET_ABI_OPEN_VMS", ")", "strcat", "(", "entry_label", ",", "<STR_LIT>", ")", ";", "ASM_OUTPUT_LABEL", "(", "file", ",", "entry_label", ")", ";", "inside_function", "=", "TRUE", ";", "if", "(", "TARGET_ABI_OPEN_VMS", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "vms_base_regno", ")", ";", "if", "(", "TARGET_ABI_OSF", "&&", "TARGET_IEEE_CONFORMANT", "&&", "!", "flag_inhibit_size_directive", ")", "{", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "}", "alpha_auto_offset", "=", "-", "frame_size", "+", "crtl", "->", "args", ".", "pretend_args_size", ";", "alpha_arg_offset", "=", "-", "frame_size", "+", "<NUM_LIT>", ";", "if", "(", "TARGET_ABI_OPEN_VMS", ")", "fprintf", "(", "file", ",", "<STR_LIT>", "HOST_WIDE_INT_PRINT_DEC", "<STR_LIT>", "HOST_WIDE_INT_PRINT_DEC", "<STR_LIT>", ",", "vms_unwind_regno", ",", "frame_size", ">=", "max_frame_size", "?", "<NUM_LIT>", ":", "frame_size", ",", "reg_offset", ")", ";", "else", "if", "(", "!", "flag_inhibit_size_directive", ")", "fprintf", "(", "file", ",", "<STR_LIT>", "HOST_WIDE_INT_PRINT_DEC", "<STR_LIT>", ",", "(", "frame_pointer_needed", "?", "HARD_FRAME_POINTER_REGNUM", ":", "STACK_POINTER_REGNUM", ")", ",", "frame_size", ">=", "max_frame_size", "?", "<NUM_LIT>", ":", "frame_size", ",", "crtl", "->", "args", ".", "pretend_args_size", ")", ";", "if", "(", "TARGET_ABI_OPEN_VMS", ")", "{", "if", "(", "imask", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "imask", "&", "~", "(", "<NUM_LIT>", "<<", "REG_RA", ")", ")", ";", "if", "(", "fmask", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "fmask", ")", ";", "if", "(", "alpha_procedure_type", "==", "PT_REGISTER", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "vms_save_fp_regno", ")", ";", "}"], "ground_truth": ["else", "if", "(", "!", "flag_inhibit_size_directive", ")", "{"], "File": "alpha", "Func": "alpha_start_function", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 566, "Length": 297, "Cover_Rate": 0.46771653543307085, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_insn", "(", "gen_movsi_internal", "(", "gen_rtx_SUBREG", "(", "SImode", ",", "tmp", ",", "<NUM_LIT>", ")", ",", "gen_raw_REG", "(", "SImode", ",", "A7_REG", ")", ")", ")", ";", "break", ";", "case", "SFmode", ":", "emit_insn", "(", "gen_movsf_internal", "(", "tmp", ",", "gen_raw_REG", "(", "mode", ",", "A7_REG", ")", ")", ")", ";", "break", ";", "case", "SImode", ":", "emit_insn", "(", "gen_movsi_internal", "(", "tmp", ",", "gen_raw_REG", "(", "mode", ",", "A7_REG", ")", ")", ")", ";", "break", ";", "case", "HImode", ":", "emit_insn", "(", "gen_movhi_internal", "(", "tmp", ",", "gen_raw_REG", "(", "mode", ",", "A7_REG", ")", ")", ")", ";", "break", ";", "case", "QImode", ":", "emit_insn", "(", "gen_movqi_internal", "(", "tmp", ",", "gen_raw_REG", "(", "mode", ",", "A7_REG", ")", ")", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "cfun", "->", "machine", "->", "set_frame_ptr_insn", "=", "emit_insn", "(", "gen_set_frame_ptr", "(", ")", ")", ";", "if", "(", "mode", "==", "DFmode", "||", "mode", "==", "DImode", ")", "emit_insn", "(", "gen_movsi_internal", "(", "gen_rtx_SUBREG", "(", "SImode", ",", "tmp", ",", "<NUM_LIT>", ")", ",", "gen_rtx_REG", "(", "SImode", ",", "A7_REG", "-", "<NUM_LIT>", ")", ")", ")", ";", "entry_insns", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")", ";", "if", "(", "cfun", "->", "machine", "->", "vararg_a7", ")", "{", "cfun", "->", "machine", "->", "vararg_a7_copy", "=", "entry_insns", ";", "}", "else", "{"], "ground_truth": ["push_topmost_sequence", "(", ")", ";"], "File": "xtensa4", "Func": "xtensa_copy_incoming_a7", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 567, "Length": 192, "Cover_Rate": 0.514745308310992, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Imm", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "if", "(", "Imm", "==", "<STR_LIT>", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "return", ";", "O", "<<", "<STR_LIT>", "<<", "Imm", ";"], "ground_truth": ["}"], "File": "WebAssemblyInstPrinter", "Func": "printWebAssemblyP2AlignOperand", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 568, "Length": 36, "Cover_Rate": 0.6428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addMemNoOffsetOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addMemNoOffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 569, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "WaitingQueues", ".", "count", "(", "MI", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["WaitingQueues", ".", "find", "(", "MI", ")", "->", "getSecond", "(", ")", ".", "push_back", "(", "WaitingForMI", ")", ";"], "File": "MipsRegisterBankInfo", "Func": "addToWaitingQueue", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 570, "Length": 28, "Cover_Rate": 0.6511627906976745, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "ExtendVecSize", "=", "[", "&", "DAG", "]", "(", "const", "SDLoc", "&", "DL", ",", "SDValue", "N", ",", "unsigned", "Size", ")", "{", "EVT", "SrcVT", "=", "N", ".", "getValueType", "(", ")", ";", "EVT", "DstVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "SrcVT", ".", "getScalarType", "(", ")", ",", "Size", "/", "SrcVT", ".", "getScalarSizeInBits", "(", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Opnds", "(", "Size", "/", "SrcVT", ".", "getSizeInBits", "(", ")", ",", "DAG", ".", "getUNDEF", "(", "SrcVT", ")", ")", ";", "Opnds", "[", "<NUM_LIT>", "]", "=", "N", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "DstVT", ",", "Opnds", ")", ";", "}", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "<", "<NUM_LIT>", "&&", "!", "(", "<NUM_LIT>", "%", "VT", ".", "getSizeInBits", "(", ")", ")", ")", "{", "unsigned", "Scale", "=", "<NUM_LIT>", "/", "VT", ".", "getSizeInBits", "(", ")", ";", "EVT", "ExVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "SVT", ",", "<NUM_LIT>", "/", "SVT", ".", "getSizeInBits", "(", ")", ")", ";", "SDValue", "Ex", "=", "ExtendVecSize", "(", "DL", ",", "N0", ",", "Scale", "*", "InVT", ".", "getSizeInBits", "(", ")", ")", ";", "SDValue", "SExt", "=", "DAG", ".", "getNode", "(", "Opcode", ",", "DL", ",", "ExVT", ",", "Ex", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "SExt", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "}", "if", "(", "!", "Subtarget", ".", "hasSSE41", "(", ")", "||", "VT", ".", "is128BitVector", "(", ")", "||", "(", "VT", ".", "is256BitVector", "(", ")", "&&", "Subtarget", ".", "hasAVX", "(", ")", ")", "||", "(", "VT", ".", "is512BitVector", "(", ")", "&&", "Subtarget", ".", "useAVX512Regs", "(", ")", ")", ")", "{", "SDValue", "ExOp", "=", "ExtendVecSize", "(", "DL", ",", "N0", ",", "VT", ".", "getSizeInBits", "(", ")", ")", ";", "Opcode", "=", "getOpcode_EXTEND_VECTOR_INREG", "(", "Opcode", ")", ";", "return", "DAG", ".", "getNode", "(", "Opcode", ",", "DL", ",", "VT", ",", "ExOp", ")", ";", "}", "auto", "SplitAndExtendInReg", "=", "[", "&", "]", "(", "unsigned", "SplitSize", ")", "{"], "ground_truth": ["unsigned", "NumVecs", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "SplitSize", ";"], "File": "X86ISelLowering108", "Func": "combineToExtendVectorInReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 571, "Length": 325, "Cover_Rate": 0.39926289926289926, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DW", "=", "getAnalysisIfAvailable", "<", "DwarfWriter", ">", "(", ")", ";"], "ground_truth": ["return", "Result", ";"], "File": "SPUAsmPrinter1", "Func": "doInitialization", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 572, "Length": 12, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Op", ".", "getNode", "(", ")", "->", "getFlags", "(", ")", ".", "hasApproximateFuncs", "(", ")", ";"], "ground_truth": ["}"], "File": "PPCISelLowering11", "Func": "isLowringToMASSSafe", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 573, "Length": 16, "Cover_Rate": 0.6153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>64_ELFTargetObjectFile", "::", "getTTypeEncoding", "(", ")", "const", "{", "CodeModel", "::", "Model", "Model", "=", "TM", ".", "getCodeModel", "(", ")", ";", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "return", "DW_EH_PE_indirect", "|", "DW_EH_PE_pcrel", "|", "(", "Model", "==", "CodeModel", "::", "Small", "||", "Model", "==", "CodeModel", "::", "Medium", "?", "DW_EH_PE_sdata4", ":", "DW_EH_PE_sdata8", ")", ";"], "ground_truth": ["if", "(", "Model", "==", "CodeModel", "::", "Small", ")", "return", "DW_EH_PE_udata4", ";"], "File": "X86TargetObjectFile28", "Func": "getTTypeEncoding", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 574, "Length": 65, "Cover_Rate": 0.9420289855072463, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "}"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "NyuziInstrInfo", "Func": "isLoadFromStackSlot", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 575, "Length": 68, "Cover_Rate": 0.6296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>AlwaysInlinePass", "(", ")", ")", ";", "addPass", "(", "createAlwaysInlinerLegacyPass", "(", ")", ")", ";", "addPass", "(", "createBarrierNoopPass", "(", ")", ")", ";", "}", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "{", "addPass", "(", "create<ISA_LIT>CodeGenPreparePass", "(", ")", ")", ";", "}", "addPass", "(", "create<ISA_LIT>OpenCLImageTypeLoweringPass", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>OpenCLEnqueuedBlockLoweringPass", "(", ")", ")", ";", "if", "(", "TM", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createInferAddressSpacesPass", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>PromoteAlloca", "(", ")", ")", ";", "if", "(", "EnableSROA", ")", "addPass", "(", "createSROAPass", "(", ")", ")", ";", "addStraightLineScalarOptimizationPasses", "(", ")", ";", "if", "(", "Enable<ISA_LIT>AliasAnalysis", ")", "{", "addPass", "(", "create<ISA_LIT>AAWrapperPass", "(", ")", ")", ";", "addPass", "(", "createExternalAAWrapperPass", "(", "[", "]", "(", "Pass", "&", "P", ",", "Function", "&", ",", "AAResults", "&", "AAR", ")", "{", "if", "(", "auto", "*", "WrapperPass", "=", "P", ".", "getAnalysisIfAvailable", "<", "<ISA_LIT>AAWrapperPass", ">", "(", ")", ")", "AAR", ".", "addAAResult", "(", "WrapperPass", "->", "getResult", "(", ")", ")", ";"], "ground_truth": ["}", ")", ")", ";"], "File": "AMDGPUTargetMachine114", "Func": "addIRPasses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 576, "Length": 164, "Cover_Rate": 0.6612903225806451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "selected_tune", "=", "tmp_cpu", ";", "explicit_tune_core", "=", "selected_tune", "->", "ident", ";", "selected_arch", "=", "&", "all_architectures", "[", "tmp_cpu", "->", "arch", "]", ";", "explicit_arch", "=", "selected_arch", "->", "arch", ";", "return", "true", ";", "}", "switch", "(", "parse_res", ")", "{", "case", "AARCH64_PARSE_MISSING_ARG", ":", "error", "(", "<STR_LIT>", ",", "pragma_or_attr", ")", ";", "break", ";", "case", "AARCH64_PARSE_INVALID_ARG", ":", "error", "(", "<STR_LIT>", ",", "str", ",", "pragma_or_attr", ")", ";", "break", ";", "case", "AARCH64_PARSE_INVALID_FEATURE", ":", "error", "(", "<STR_LIT>", ",", "str", ",", "pragma_or_attr", ")", ";", "break", ";", "default", ":"], "ground_truth": ["gcc_unreachable", "(", ")", ";"], "File": "aarch643", "Func": "aarch64_handle_attr_cpu", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 577, "Length": 81, "Cover_Rate": 0.5955882352941176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "HasDualReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 578, "Length": 22, "Cover_Rate": 0.41509433962264153, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "unsigned", ")", "Imm", ".", "Val", ";"], "ground_truth": ["}"], "File": "PPCAsmParser (2)1", "Func": "getReg", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 579, "Length": 9, "Cover_Rate": 0.36, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "isSSrcB32", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isSSrcV2INT32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 580, "Length": 11, "Cover_Rate": 0.6470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CPUName", ".", "empty", "(", ")", ")", "CPUName", "=", "<STR_LIT>", ";", "(", "defined", "(", "__ppc__", ")", "||", "defined", "(", "__powerpc__", ")", ")", "if", "(", "CPUName", "==", "<STR_LIT>", ")", "CPUName", "=", "sys", "::", "getHostCPUName", "(", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUName", ")", ";", "std", "::", "string", "FullFS", "=", "FS", ";", "if", "(", "Is<ISA_LIT>64", ")", "{", "Has64BitSupport", "=", "true", ";", "Use64BitRegs", "=", "true", ";", "if", "(", "!", "FullFS", ".", "empty", "(", ")", ")", "FullFS", "=", "<STR_LIT>", "+", "FullFS", ";", "else", "FullFS", "=", "<STR_LIT>", ";", "}", "if", "(", "OptLevel", ">=", "CodeGenOpt", "::", "Default", ")", "{", "if", "(", "!", "FullFS", ".", "empty", "(", ")", ")", "FullFS", "=", "<STR_LIT>", "+", "FullFS", ";", "else", "FullFS", "=", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "PPCSubtarget1", "Func": "resetSubtargetFeatures", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 581, "Length": 115, "Cover_Rate": 0.5665024630541872, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Chain", ".", "getNode", "(", ")", "==", "Load", ".", "getNode", "(", ")", ")", "Ops", ".", "push_back", "(", "Load", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "else", "{", "assert", "(", "Chain", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Chain", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "Chain", ".", "getOperand", "(", "i", ")", ".", "getNode", "(", ")", "==", "Load", ".", "getNode", "(", ")", ")", "Ops", ".", "push_back", "(", "Load", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "else", "Ops", ".", "push_back", "(", "Chain", ".", "getOperand", "(", "i", ")", ")", ";", "SDValue", "NewChain", "=", "CurDAG", "->", "getNode", "(", "<STR_LIT>", ",", "Load", ".", "getDebugLoc", "(", ")", ",", "<STR_LIT>", ",", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", ".", "size", "(", ")", ")", ";", "Ops", ".", "clear", "(", ")", ";", "Ops", ".", "push_back", "(", "NewChain", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "OrigChain", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "OrigChain", ".", "getOperand", "(", "i", ")", ")", ";", "CurDAG", "->", "UpdateNodeOperands", "(", "OrigChain", ",", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", ".", "size", "(", ")", ")", ";", "CurDAG", "->", "UpdateNodeOperands", "(", "Load", ",", "Call", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Load", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Load", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "clear", "(", ")", ";", "Ops", ".", "push_back", "(", "SDValue", "(", "Load", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Call", ".", "getNode", "(", ")", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "Call", ".", "getOperand", "(", "i", ")", ")", ";"], "ground_truth": ["CurDAG", "->", "UpdateNodeOperands", "(", "Call", ",", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", ".", "size", "(", ")", ")", ";"], "File": "X86ISelDAGToDAG132", "Func": "MoveBelowOrigChain", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 582, "Length": 311, "Cover_Rate": 0.8785310734463276, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vdupq_n_s16", "(", "int32_t", "__a", ")", "{"], "ground_truth": ["return", "(", "int16x8_t", ")", "{", "__a", ",", "__a", ",", "__a", ",", "__a", ",", "__a", ",", "__a", ",", "__a", ",", "__a", "}", ";"], "File": "arm", "Func": "neon2_vdupq_n_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 583, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "SECCAT_RODATA_MERGE_STR", ":", "case", "SECCAT_RODATA_MERGE_STR_INIT", ":", "case", "SECCAT_RODATA_MERGE_CONST", ":", "prefix", "=", "one_only", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "SECCAT_SRODATA", ":", "case", "SECCAT_SDATA", ":", "case", "SECCAT_SBSS", ":", "gcc_unreachable", "(", ")", ";", "case", "SECCAT_TEXT", ":", "case", "SECCAT_TDATA", ":", "case", "SECCAT_TBSS", ":", "break", ";", "}", "if", "(", "prefix", ")", "{", "const", "char", "*", "name", ",", "*", "linkonce", ";", "char", "*", "string", ";", "name", "=", "IDENTIFIER_POINTER", "(", "DECL_ASSEMBLER_NAME", "(", "decl", ")", ")", ";", "name", "=", "targetm", ".", "strip_name_encoding", "(", "name", ")", ";", "linkonce", "=", "one_only", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "string", "=", "ACONCAT", "(", "(", "linkonce", ",", "prefix", ",", "<STR_LIT>", ",", "name", ",", "NULL", ")", ")", ";", "set_decl_section_name", "(", "decl", ",", "string", ")", ";", "return", ";", "}", "}"], "ground_truth": ["default_unique_section", "(", "decl", ",", "reloc", ")", ";"], "File": "i386", "Func": "x86_64_elf_unique_section", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 584, "Length": 123, "Cover_Rate": 0.5774647887323944, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "}", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "HexagonISelLowering112", "Func": "getRegForInlineAsmConstraint", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 585, "Length": 56, "Cover_Rate": 0.3916083916083916, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "EltVT", "==", "<STR_LIT>", "&&", "!", "Subtarget", ".", "is64Bit", "(", ")", ")", "{", "EltVT", "=", "<STR_LIT>", ";", "EVT", "CastVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "EltVT", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ";", "Value", "=", "DAG", ".", "getBitcast", "(", "CastVT", ",", "Value", ")", ";", "}", "SDValue", "Extract", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "EltVT", ",", "Value", ",", "VecIndex", ")", ";"], "ground_truth": ["return", "DAG", ".", "getStore", "(", "MS", "->", "getChain", "(", ")", ",", "DL", ",", "Extract", ",", "Addr", ",", "MS", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "Offset", ")", ",", "Alignment", ",", "MS", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";"], "File": "X86ISelLowering101", "Func": "reduceMaskedStoreToScalarStore", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 586, "Length": 112, "Cover_Rate": 0.5490196078431373, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "(", "unsigned", ")", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "return", ";", "}", "}", "while", "(", "NumBytes", ")", "{", "unsigned", "ThisVal", "=", "NumBytes", ";", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "if", "(", "DestReg", "==", "<STR_LIT>", "&&", "BaseReg", "!=", "<STR_LIT>", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "setMIFlags", "(", "MIFlags", ")", ")", ";", "BaseReg", "=", "<STR_LIT>", ";", "continue", ";", "}", "bool", "HasCCOut", "=", "true", ";", "if", "(", "BaseReg", "==", "<STR_LIT>", ")", "{", "if", "(", "DestReg", "==", "<STR_LIT>", "&&", "(", "ThisVal", "<", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ")", ")", "{", "assert", "(", "(", "ThisVal", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Opc", "=", "isSub", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addImm", "(", "ThisVal", "/", "<NUM_LIT>", ")", ".", "setMIFlags", "(", "MIFlags", ")", ")", ";", "NumBytes", "=", "<NUM_LIT>", ";", "continue", ";", "}", "Opc", "=", "isSub", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "<STR_LIT>", "(", "NumBytes", ")", "!=", "-", "<NUM_LIT>", ")", "{", "NumBytes", "=", "<NUM_LIT>", ";", "}", "else", "{", "unsigned", "RotAmt", "=", "countLeadingZeros", "(", "ThisVal", ")", ";", "ThisVal", "=", "ThisVal", "&", "<STR_LIT>", "(", "<NUM_LIT>", ",", "RotAmt", ")", ";", "NumBytes", "&=", "~", "ThisVal", ";", "assert", "(", "<STR_LIT>", "(", "ThisVal", ")", "!=", "-", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "}", "}", "else", "{", "assert", "(", "DestReg", "!=", "<STR_LIT>", "&&", "BaseReg", "!=", "<STR_LIT>", ")", ";", "Opc", "=", "isSub", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "<STR_LIT>", "(", "NumBytes", ")", "!=", "-", "<NUM_LIT>", ")", "{", "NumBytes", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "ThisVal", "<", "<NUM_LIT>", ")", "{", "Opc", "=", "isSub", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "HasCCOut", "=", "false", ";"], "ground_truth": ["NumBytes", "=", "<NUM_LIT>", ";"], "File": "Thumb2InstrInfo11", "Func": "emitT2RegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 587, "Length": 355, "Cover_Rate": 0.449936628643853, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "O", "<<", "TAI", "->", "getCOMMDirective", "(", ")", "<<", "name", "<<", "','", "<<", "Size", ";", "if", "(", "TAI", "->", "getCOMMDirectiveTakesAlignment", "(", ")", ")", "O", "<<", "','", "<<", "(", "TAI", "->", "getAlignmentIsInBytes", "(", ")", "?", "(", "<NUM_LIT>", "<<", "Align", ")", ":", "Align", ")", ";", "}", "if", "(", "VerboseAsm", ")", "{", "O", "<<", "<STR_LIT>", "<<", "TAI", "->", "getCommentString", "(", ")", "<<", "' '", ";", "PrintUnmangledNameSafely", "(", "GVar", ",", "O", ")", ";", "}", "O", "<<", "'\\n'", ";", "return", ";", "}", "}", "switch", "(", "GVar", "->", "getLinkage", "(", ")", ")", "{", "case", "GlobalValue", "::", "CommonLinkage", ":", "case", "GlobalValue", "::", "LinkOnceAnyLinkage", ":", "case", "GlobalValue", "::", "LinkOnceODRLinkage", ":", "case", "GlobalValue", "::", "WeakAnyLinkage", ":", "case", "GlobalValue", "::", "WeakODRLinkage", ":", "if", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "{", "O", "<<", "<STR_LIT>", "<<", "name", "<<", "'\\n'", "<<", "TAI", "->", "getWeakDefDirective", "(", ")", "<<", "name", "<<", "'\\n'", ";", "}", "else", "if", "(", "Subtarget", "->", "isTargetCygMing", "(", ")", ")", "{", "O", "<<", "<STR_LIT>", "<<", "name", "<<", "<STR_LIT>", "<STR_LIT>", ";", "}", "else", "{", "O", "<<", "<STR_LIT>", "<<", "name", "<<", "'\\n'", ";", "}", "break", ";", "case", "GlobalValue", "::", "DLLExportLinkage", ":", "case", "GlobalValue", "::", "AppendingLinkage", ":", "case", "GlobalValue", "::", "ExternalLinkage", ":", "O", "<<", "<STR_LIT>", "<<", "name", "<<", "'\\n'", ";", "case", "GlobalValue", "::", "PrivateLinkage", ":", "case", "GlobalValue", "::", "InternalLinkage", ":", "break", ";", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "}", "EmitAlignment", "(", "Align", ",", "GVar", ")", ";", "O", "<<", "name", "<<", "<STR_LIT>", ";", "if", "(", "VerboseAsm", ")", "{", "O", "<<", "name", "<<", "<STR_LIT>", "<<", "TAI", "->", "getCommentString", "(", ")", "<<", "' '", ";"], "ground_truth": ["PrintUnmangledNameSafely", "(", "GVar", ",", "O", ")", ";"], "File": "X86ATTAsmPrinter1", "Func": "printModuleLevelGV", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 588, "Length": 256, "Cover_Rate": 0.31880448318804483, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint32_t", "*", "<ISA_LIT>RegisterInfo", "::", "getCallPreservedMask", "(", "CallingConv", "::", "ID", "CallConv", ")", "const", "{"], "ground_truth": ["return", "CSR_16_RegMask", ";"], "File": "Z80RegisterInfo", "Func": "getCallPreservedMask", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 589, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Subtarget", "=", "&", "MF", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "MipsTargetMachine (2)1", "Func": "resetSubtarget", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 590, "Length": 13, "Cover_Rate": 0.40625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getModifiers", "(", ")", ".", "hasModifiers", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "hasModifiers", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 591, "Length": 10, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "SDValue", "Src", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "VL", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "ContainerVT", "=", "VT", ";", "if", "(", "VT", ".", "isFixedLengthVector", "(", ")", ")", "{", "ContainerVT", "=", "getContainerForFixedLengthVector", "(", "VT", ")", ";", "MVT", "SrcVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "ContainerVT", ".", "getVectorElementCount", "(", ")", ")", ";", "Src", "=", "convertToScalableVector", "(", "SrcVT", ",", "Src", ",", "DAG", ",", "Subtarget", ")", ";", "}", "MVT", "XLenVT", "=", "Subtarget", ".", "getXLenVT", "(", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "XLenVT", ")", ";", "SDValue", "ZeroSplat", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ContainerVT", ",", "DAG", ".", "getUNDEF", "(", "ContainerVT", ")", ",", "Zero", ",", "VL", ")", ";", "SDValue", "SplatValue", "=", "DAG", ".", "getConstant", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<NUM_LIT>", ":", "-", "<NUM_LIT>", ",", "DL", ",", "XLenVT", ")", ";", "SDValue", "Splat", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ContainerVT", ",", "DAG", ".", "getUNDEF", "(", "ContainerVT", ")", ",", "SplatValue", ",", "VL", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ContainerVT", ",", "Src", ",", "Splat", ",", "ZeroSplat", ",", "VL", ")", ";", "if", "(", "!", "VT", ".", "isFixedLengthVector", "(", ")", ")", "return", "Result", ";", "return", "convertFromScalableVector", "(", "VT", ",", "Result", ",", "DAG", ",", "Subtarget", ")", ";"], "ground_truth": ["}"], "File": "RISCVISelLowering33", "Func": "lowerVPExtMaskOp", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 592, "Length": 223, "Cover_Rate": 0.8745098039215686, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V1", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RepeatedMask", ";", "if", "(", "is128BitLaneRepeatedShuffleMask", "(", "VT", ",", "Mask", ",", "RepeatedMask", ")", ")", "{", "if", "(", "isSingleInputShuffleMask", "(", "Mask", ")", ")", "{", "unsigned", "Opc", "=", "VT", ".", "isInteger", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "DL", ",", "VT", ",", "V1", ",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "RepeatedMask", ",", "DL", ",", "DAG", ")", ")", ";", "}", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "if", "(", "RepeatedMask", "[", "i", "]", ">=", "<NUM_LIT>", ")", "RepeatedMask", "[", "i", "]", "-=", "<NUM_LIT>", ";", "return", "lowerVectorShuffleWithSHUFPS", "(", "DL", ",", "VT", ",", "RepeatedMask", ",", "V1", ",", "V2", ",", "DAG", ")", ";", "}", "if", "(", "SDValue", "Op", "=", "lowerVectorShuffleWithVALIGN", "(", "DL", ",", "VT", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "Op", ";", "return", "lowerVectorShuffleWithPERMV", "(", "DL", ",", "VT", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering171", "Func": "lowerV16X32VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 593, "Length": 211, "Cover_Rate": 0.39587242026266417, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "<ISA_LIT>CC", "<ISA_LIT>CCInfo", "(", "CallConv", ",", "ABI", ".", "IsO32", "(", ")", ",", "CCInfo", ")", ";", "<ISA_LIT>CCInfo", ".", "analyzeCallResult", "(", "Ins", ",", "Subtarget", ".", "abiUsesSoftFloat", "(", ")", ",", "CallNode", ",", "RetTy", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "RVLocs", "[", "i", "]", ".", "getLocReg", "(", ")", ",", "RVLocs", "[", "i", "]", ".", "getLocVT", "(", ")", ",", "InFlag", ")", ";", "Chain", "=", "Val", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "Val", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "if", "(", "RVLocs", "[", "i", "]", ".", "getValVT", "(", ")", "!=", "RVLocs", "[", "i", "]", ".", "getLocVT", "(", ")", ")", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "RVLocs", "[", "i", "]", ".", "getValVT", "(", ")", ",", "Val", ")", ";"], "ground_truth": ["InVals", ".", "push_back", "(", "Val", ")", ";"], "File": "SICISelLowering", "Func": "LowerCallResult", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 594, "Length": 180, "Cover_Rate": 0.7377049180327869, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "containsOnlyConstantData", "(", "const", "Constant", "*", "C", ")", "{", "if", "(", "isa", "<", "ConstantData", ">", "(", "C", ")", ")", "return", "true", ";", "if", "(", "isa", "<", "GlobalValue", ">", "(", "C", ")", "||", "isa", "<", "BlockAddress", ">", "(", "C", ")", "||", "isa", "<", "ConstantExpr", ">", "(", "C", ")", ")", "return", "false", ";", "return", "all_of", "(", "C", "->", "operands", "(", ")", ",", "[", "]", "(", "const", "Use", "&", "U", ")", "{", "return", "containsOnlyConstantData", "(", "cast", "<", "Constant", ">", "(", "&", "U", ")", ")", ";"], "ground_truth": ["}", ")", ";"], "File": "AArch64PromoteConstant26", "Func": "containsOnlyConstantData", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 595, "Length": 86, "Cover_Rate": 0.9885057471264368, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "M", ".", "getModuleInlineAsm", "(", ")", ")", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "OutStreamer", ".", "AddComment", "(", "<STR_LIT>", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "}", "if", "(", "nvptxSubtarget", ".", "getDrvInterface", "(", ")", "==", "<STR_LIT>", ")", "recordAndEmitFilenames", "(", "M", ")", ";", "GlobalsEmitted", "=", "false", ";"], "ground_truth": ["return", "false", ";"], "File": "NVPTXAsmPrinter58", "Func": "doInitialization", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 596, "Length": 62, "Cover_Rate": 0.3668639053254438, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CheckImmRange", "(", "<NUM_LIT>", "+", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ",", "true", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "HexagonAsmParser (2)", "Func": "iss16Ext", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 597, "Length": 17, "Cover_Rate": 0.7391304347826086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCStreamer", "*", "llvm", "::", "create<ISA_LIT>WinCOFFStreamer", "(", "MCContext", "&", "C", ",", "MCAsmBackend", "&", "AB", ",", "raw_ostream", "&", "OS", ",", "MCCodeEmitter", "*", "CE", ",", "bool", "RelaxAll", ")", "{"], "ground_truth": ["<ISA_LIT>WinCOFFStreamer", "*", "S", "=", "new", "<ISA_LIT>WinCOFFStreamer", "(", "C", ",", "AB", ",", "CE", ",", "OS", ")", ";"], "File": "X86WinCOFFStreamer3", "Func": "createX86WinCOFFStreamer", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 598, "Length": 42, "Cover_Rate": 0.7368421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "machine_mode", "inner_mode", "=", "GET_MODE", "(", "inner_source", ")", ";", "if", "(", "mode", "==", "SImode", "&&", "inner_mode", "==", "SFmode", ")", "{", "emit_insn", "(", "gen_movsi_from_sf", "(", "dest", ",", "inner_source", ")", ")", ";", "return", "true", ";", "}", "if", "(", "mode", "==", "SFmode", "&&", "inner_mode", "==", "SImode", ")", "{"], "ground_truth": ["emit_insn", "(", "gen_movsf_from_si", "(", "dest", ",", "inner_source", ")", ")", ";"], "File": "rs60006", "Func": "rs6000_emit_move_si_sf_subreg", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 599, "Length": 54, "Cover_Rate": 0.4251968503937008, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Value", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["assert", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Value", ")", "&&", "<STR_LIT>", ")", ";"], "File": "SystemZInstPrinter", "Func": "printS16ImmOperand", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 600, "Length": 27, "Cover_Rate": 0.54, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "IsR9Reserved", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "isR9Reserved", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 601, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_p128_u8", "(", "uint8x16_t", "__a", ")", "{", "return", "(", "poly128_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vreinterpretq_p128_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 602, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "HasAnyUndefs", ";", "if", "(", "!", "Node", "->", "isConstantSplat", "(", "SplatValue", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ",", "<NUM_LIT>", ",", "!", "IsLittleEndian", ")", ")", "return", "false", ";", "Imm", "=", "SplatValue", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "MipsSEISelLowering (2)4", "Func": "isVSplat", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 603, "Length": 35, "Cover_Rate": 0.4268292682926829, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getRootMetadata", "(", "<STR_LIT>", ")", "=", "HSAMetadataDoc", "->", "getNode", "(", "TargetID", ".", "toString", "(", ")", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUHSAMetadataStreamer", "Func": "emitTargetID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 604, "Length": 19, "Cover_Rate": 0.59375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "if", "(", "ConstVec", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "BuildVectorSDNode", "*", "BCN", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "ConstVec", ".", "getNode", "(", ")", ")", ";", "assert", "(", "BCN", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "APInt", "APSplatBits", ",", "APSplatUndef", ";", "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";", "unsigned", "minSplatBits", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "BCN", "->", "isConstantSplat", "(", "APSplatBits", ",", "APSplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ",", "minSplatBits", ")", "&&", "minSplatBits", "<=", "SplatBitSize", ")", "{", "uint64_t", "SplatBits", "=", "APSplatBits", ".", "getZExtValue", "(", ")", ";", "SDValue", "tc", "=", "DAG", ".", "getTargetConstant", "(", "SplatBits", "&", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "tcVec", ";", "tcVec", ".", "assign", "(", "<NUM_LIT>", ",", "tc", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "Op", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", ",", "dl", ",", "VT", ",", "Arg", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "&", "tcVec", "[", "<NUM_LIT>", "]", ",", "tcVec", ".", "size", "(", ")", ")", ")", ";"], "File": "SPUISelLowering1", "Func": "LowerByteImmed", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 605, "Length": 173, "Cover_Rate": 0.5242424242424243, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "aarch64_previous_fndecl", "=", "NULL", ";"], "ground_truth": ["}"], "File": "aarch64", "Func": "aarch64_reset_previous_fndecl", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 606, "Length": 5, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "emit_move_insn", "(", "large", ",", "two31", ")", ";", "emit_move_insn", "(", "zero_or_two31", ",", "MEM_P", "(", "two31", ")", "?", "large", ":", "two31", ")", ";", "x", "=", "gen_rtx_fmt_ee", "(", "LE", ",", "vecmode", ",", "large", ",", "value", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "large", ",", "x", ")", ")", ";", "x", "=", "gen_rtx_AND", "(", "vecmode", ",", "zero_or_two31", ",", "large", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "zero_or_two31", ",", "x", ")", ")", ";", "x", "=", "gen_rtx_MINUS", "(", "vecmode", ",", "value", ",", "zero_or_two31", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "value", ",", "x", ")", ")", ";", "large", "=", "gen_rtx_REG", "(", "V4SImode", ",", "REGNO", "(", "large", ")", ")", ";", "emit_insn", "(", "gen_ashlv4si3", "(", "large", ",", "large", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "x", "=", "gen_rtx_REG", "(", "V4SImode", ",", "REGNO", "(", "value", ")", ")", ";", "if", "(", "vecmode", "==", "V4SFmode", ")", "emit_insn", "(", "gen_fix_truncv4sfv4si2", "(", "x", ",", "value", ")", ")", ";"], "ground_truth": ["else", "emit_insn", "(", "gen_sse2_cvttpd2dq", "(", "x", ",", "value", ")", ")", ";"], "File": "i386-expand", "Func": "ix86_split_convert_uns_si_sse", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 607, "Length": 153, "Cover_Rate": 0.4421965317919075, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_min_pi16", "(", "__m64", "__A", ",", "__m64", "__B", ")", "{"], "ground_truth": ["return", "(", "__m64", ")", "__builtin_ia32_pminsw", "(", "(", "__v4hi", ")", "__A", ",", "(", "__v4hi", ")", "__B", ")", ";"], "File": "xmmintrin5", "Func": "_mm_min_pi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 608, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "Symbol", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "OutContext", ")", ";"], "ground_truth": ["return", "MCOperand", "::", "CreateExpr", "(", "Expr", ")", ";"], "File": "NVPTXAsmPrinter10", "Func": "GetSymbolRef", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 609, "Length": 23, "Cover_Rate": 0.5111111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "<ISA_LIT>InstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ";"], "ground_truth": ["}"], "File": "MSP430TargetMachine10", "Func": "getInstrInfo", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 610, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>LowerControlFlowPass", "::", "Skip", "(", "MachineInstr", "&", "From", ",", "MachineOperand", "&", "To", ")", "{", "if", "(", "!", "shouldSkip", "(", "*", "From", ".", "getParent", "(", ")", "->", "succ_begin", "(", ")", ",", "To", ".", "getMBB", "(", ")", ")", ")", "return", ";", "DebugLoc", "DL", "=", "From", ".", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "*", "From", ".", "getParent", "(", ")", ",", "&", "From", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addOperand", "(", "To", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow4", "Func": "Skip", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 611, "Length": 81, "Cover_Rate": 0.9529411764705882, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "}", "}", "}", "}", "if", "(", "!", "Done", "&&", "MatchAddress", "(", "Addr", ",", "AM", ",", "false", ")", ")", "return", "false", ";", "DOUT", "<<", "<STR_LIT>", ";", "DEBUG", "(", "AM", ".", "dump", "(", ")", ")", ";", "EVT", "VT", "=", "Addr", ".", "getValueType", "(", ")", ";", "if", "(", "AM", ".", "BaseType", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["if", "(", "!", "AM", ".", "Base", ".", "Reg", ".", "getNode", "(", ")", ")", "AM", ".", "Base", ".", "Reg", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "VT", ")", ";"], "File": "SystemZISelDAGToDAG19", "Func": "SelectAddrRI", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 612, "Length": 82, "Cover_Rate": 0.3416666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IsPIC", "=", "TM", ".", "isPositionIndependent", "(", ")", ";", "ABI", "=", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "&", ">", "(", "TM", ")", ".", "getABI", "(", ")", ";", "STI", "=", "&", "static_cast", "<", "const", "<ISA_LIT>Subtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ";", "TII", "=", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "STI", "->", "getInstrInfo", "(", ")", ")", ";", "if", "(", "IsPIC", "&&", "ABI", ".", "IsO32", "(", ")", "&&", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", "->", "globalBaseRegSet", "(", ")", ")", "emitGPDisp", "(", "MF", ",", "TII", ")", ";", "MFp", "=", "&", "MF", ";", "ForceLongBranchFirstPass", "=", "ForceLongBranch", ";", "bool", "longBranchChanged", "=", "handlePossibleLongBranch", "(", ")", ";", "bool", "forbiddenSlotChanged", "=", "handleForbiddenSlot", "(", ")", ";"], "ground_truth": ["bool", "fpuDelaySlotChanged", "=", "handleFPUDelaySlot", "(", ")", ";"], "File": "MipsBranchExpansion8", "Func": "runOnMachineFunction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 613, "Length": 117, "Cover_Rate": 0.5763546798029556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineRegisterInfo", "&", "MRI", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", "->", "defs", "(", ")", ")", "Returns", ".", "push_back", "(", "getType", "(", "MRI", ".", "getRegClass", "(", "MO", ".", "getReg", "(", ")", ")", ")", ")", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", "->", "explicit_uses", "(", ")", ")", "if", "(", "MO", ".", "isReg", "(", ")", ")", "Params", ".", "push_back", "(", "getType", "(", "MRI", ".", "getRegClass", "(", "MO", ".", "getReg", "(", ")", ")", ")", ")", ";", "if", "(", "<STR_LIT>", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "Params", ".", "pop_back", "(", ")", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "getFunctionReturns", "(", "MI", ",", "Returns", ")", ";", "MCOp", "=", "lowerTypeIndexOperand", "(", "std", "::", "move", "(", "Returns", ")", ",", "std", "::", "move", "(", "Params", ")", ")", ";", "break", ";", "}", "else", "if", "(", "Info", ".", "OperandType", "==", "<STR_LIT>", ")", "{", "auto", "BT", "=", "static_cast", "<", "<STR_LIT>", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "assert", "(", "BT", "!=", "<STR_LIT>", "::", "Invalid", ")", ";", "if", "(", "BT", "==", "<STR_LIT>", "::", "Multivalue", ")", "{", "SmallVector", "<", "<STR_LIT>", ",", "<NUM_LIT>", ">", "Returns", ";", "getFunctionReturns", "(", "MI", ",", "Returns", ")", ";", "MCOp", "=", "lowerTypeIndexOperand", "(", "std", "::", "move", "(", "Returns", ")", ",", "SmallVector", "<", "<STR_LIT>", ",", "<NUM_LIT>", ">", "(", ")", ")", ";", "break", ";", "}", "}", "else", "if", "(", "Info", ".", "OperandType", "==", "<STR_LIT>", ")", "{", "assert", "(", "static_cast", "<", "<STR_LIT>", ">", "(", "MO", ".", "getImm", "(", ")", ")", "!=", "<STR_LIT>", "::", "Invalid", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyMCInstLower20", "Func": "lower", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 614, "Length": 260, "Cover_Rate": 0.327455919395466, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32x4_t", "result", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ":", ")", ";"], "ground_truth": ["return", "result", ";"], "File": "arm", "Func": "neon2_vmull_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 615, "Length": 27, "Cover_Rate": 0.7297297297297297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "StoreAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ",", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "getPointerTy", "(", ")", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "Chain", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Handler", ",", "StoreAddr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "OffsetReg", ",", "Offset", ")", ";"], "File": "HexagonISelLowering (2)2", "Func": "LowerEH_RETURN", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 616, "Length": 74, "Cover_Rate": 0.4180790960451977, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "BitsAboveLowBit", "=", "<NUM_LIT>", "&", "(", "-", "LowBit", "<<", "<NUM_LIT>", ")", ";", "mask", "^=", "BitsAboveLowBit", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "pred", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "mask", ")", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeIT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 617, "Length": 45, "Cover_Rate": 0.32142857142857145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasLegacyGeometry", "(", ")", "const", "{"], "ground_truth": ["return", "getGeneration", "(", ")", "<", "GFX11", ";"], "File": "GCNSubtarget7", "Func": "hasLegacyGeometry", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 618, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>ConstantIslands", "::", "GetOffsetOf", "(", "MachineInstr", "*", "MI", ")", "const", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "unsigned", "Offset", "=", "BBOffsets", "[", "MBB", "->", "getNumber", "(", ")", "]", ";", "if", "(", "isThumb", "&&", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "(", "Offset", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", "||", "HasInlineAsm", ")", ")", "Offset", "+=", "<NUM_LIT>", ";"], "ground_truth": ["for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", "->", "begin", "(", ")", ";", ";", "++", "I", ")", "{"], "File": "ARMConstantIslandPass14", "Func": "GetOffsetOf", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 619, "Length": 77, "Cover_Rate": 0.6754385964912281, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printJumpTable", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "const", "{"], "ground_truth": ["assert", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";"], "File": "HexagonInstPrinter", "Func": "printJumpTable", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 620, "Length": 35, "Cover_Rate": 0.7777777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "imported", "[", "(", "int", ")", "code", "]", ")", "{", "imported", "[", "(", "int", ")", "code", "]", "=", "<NUM_LIT>", ";"], "ground_truth": ["strcpy", "(", "str", ",", "import_string", ")", ";"], "File": "pa", "Func": "import_milli", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 621, "Length": 29, "Cover_Rate": 0.3972602739726027, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "<STR_LIT>", ",", "t", "[", "<NUM_LIT>", "]", ",", "t", "[", "<NUM_LIT>", "]", ",", "t", "[", "<NUM_LIT>", "]", ",", "t", "[", "<NUM_LIT>", "]", ")", ";", "return", "MAX", "(", "(", "t", "[", "<NUM_LIT>", "]", "+", "t", "[", "<NUM_LIT>", "]", "+", "t", "[", "<NUM_LIT>", "]", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ",", "MAX", "(", "t", "[", "<NUM_LIT>", "]", ",", "t", "[", "<NUM_LIT>", "]", ")", ")", ";"], "ground_truth": ["}"], "File": "spu", "Func": "spu_sms_res_mii", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 622, "Length": 71, "Cover_Rate": 0.3604060913705584, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeFPR32RegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Addr", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "Fail", ";"], "ground_truth": ["unsigned", "Register", "=", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "getRegister", "(", "RegNo", ")", ";"], "File": "AArch64Disassembler33", "Func": "DecodeFPR32RegisterClass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 623, "Length": 42, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Addr", ".", "getExtendType", "(", ")", "==", "<STR_LIT>", "||", "Addr", ".", "getExtendType", "(", ")", "==", "<STR_LIT>", ")", "Idx", "++", ";", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "VTIsi1", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "Opc", "=", "OpcTable", "[", "Idx", "]", "[", "<NUM_LIT>", "]", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "OpcTable", "[", "Idx", "]", "[", "<NUM_LIT>", "]", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "OpcTable", "[", "Idx", "]", "[", "<NUM_LIT>", "]", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "OpcTable", "[", "Idx", "]", "[", "<NUM_LIT>", "]", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "OpcTable", "[", "Idx", "]", "[", "<NUM_LIT>", "]", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "OpcTable", "[", "Idx", "]", "[", "<NUM_LIT>", "]", ";", "break", ";", "}", "if", "(", "VTIsi1", "&&", "SrcReg", "!=", "<STR_LIT>", ")", "{", "unsigned", "ANDReg", "=", "emitAnd_ri", "(", "<STR_LIT>", ",", "SrcReg", ",", "false", ",", "<NUM_LIT>", ")", ";", "assert", "(", "ANDReg", "&&", "<STR_LIT>", ")", ";", "SrcReg", "=", "ANDReg", ";", "}", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "Opc", ")", ";", "SrcReg", "=", "constrainOperandRegClass", "(", "II", ",", "SrcReg", ",", "II", ".", "getNumDefs", "(", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "SrcReg", ")", ";"], "ground_truth": ["addLoadStoreOperands", "(", "Addr", ",", "MIB", ",", "MachineMemOperand", "::", "MOStore", ",", "ScaleFactor", ",", "MMO", ")", ";"], "File": "AArch64FastISel10", "Func": "emitStore", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 624, "Length": 236, "Cover_Rate": 0.44360902255639095, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmBackend", "*", "llvm", "::", "create<ISA_LIT>AsmBackendEL32", "(", "const", "Target", "&", "T", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "StringRef", "TT", ",", "StringRef", "CPU", ")", "{", "return", "new", "<ISA_LIT>AsmBackend", "(", "T", ",", "Triple", "(", "TT", ")", ".", "getOS", "(", ")", ",", "true", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmBackend", "Func": "createMipsAsmBackendEL32", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 625, "Length": 44, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vrev16q_x_u8", "(", "uint8x16_t", "__a", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__builtin_mve_vrev16q_m_uv16qi", "(", "__arm_vuninitializedq_u8", "(", ")", ",", "__a", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vrev16q_x_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 626, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_roundscale_ps", "(", "__m256", "__W", ",", "__mmask8", "__U", ",", "__m256", "__A", ",", "const", "int", "__imm", ")", "{", "return", "(", "__m256", ")", "__builtin_ia32_rndscaleps_256_mask", "(", "(", "__v8sf", ")", "__A", ",", "__imm", ",", "(", "__v8sf", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_mask_roundscale_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 627, "Length": 54, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "v850_setup_incoming_varargs", "(", "CUMULATIVE_ARGS", "*", "ca", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "tree", "type", "ATTRIBUTE_UNUSED", ",", "int", "*", "pretend_arg_size", "ATTRIBUTE_UNUSED", ",", "int", "second_time", "ATTRIBUTE_UNUSED", ")", "{"], "ground_truth": ["ca", "->", "anonymous_args", "=", "(", "!", "TARGET_GHS", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";"], "File": "v8503", "Func": "v850_setup_incoming_varargs", "Target": "v850", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 628, "Length": 40, "Cover_Rate": 0.975609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmulxq_lane_f64", "(", "float64x2_t", "__a", ",", "float64x1_t", "__v", ",", "const", "int", "__lane", ")", "{"], "ground_truth": ["return", "vmulxq_f64", "(", "__a", ",", "__aarch64_vdupq_lane_f64", "(", "__v", ",", "__lane", ")", ")", ";"], "File": "arm", "Func": "neon3_vmulxq_lane_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 629, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "isa", "<", "LoadInst", ">", "(", "VecInst", ")", "||", "isa", "<", "ShuffleVectorInst", ">", "(", "VecInst", ")", ")", "&&", "<STR_LIT>", ")", ";", "Type", "*", "VecWidth", "=", "VecInst", "->", "getType", "(", ")", ";", "(", "void", ")", "VecWidth", ";", "assert", "(", "VecWidth", "->", "isVectorTy", "(", ")", "&&", "DL", ".", "getTypeSizeInBits", "(", "VecWidth", ")", ">=", "DL", ".", "getTypeSizeInBits", "(", "SubVecTy", ")", "*", "NumSubVectors", "&&", "<STR_LIT>", ")", ";", "if", "(", "auto", "*", "SVI", "=", "dyn_cast", "<", "ShuffleVectorInst", ">", "(", "VecInst", ")", ")", "{", "Value", "*", "Op0", "=", "SVI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "Op1", "=", "SVI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumSubVectors", ";", "++", "i", ")", "DecomposedVectors", ".", "push_back", "(", "cast", "<", "ShuffleVectorInst", ">", "(", "Builder", ".", "CreateShuffleVector", "(", "Op0", ",", "Op1", ",", "createSequentialMask", "(", "Builder", ",", "Indices", "[", "i", "]", ",", "SubVecTy", "->", "getVectorNumElements", "(", ")", ",", "<NUM_LIT>", ")", ")", ")", ")", ";", "return", ";", "}", "LoadInst", "*", "LI", "=", "cast", "<", "LoadInst", ">", "(", "VecInst", ")", ";", "Type", "*", "VecBaseTy", ",", "*", "VecBasePtrTy", ";", "Value", "*", "VecBasePtr", ";", "unsigned", "int", "NumLoads", "=", "NumSubVectors", ";", "unsigned", "VecLength", "=", "DL", ".", "getTypeSizeInBits", "(", "VecWidth", ")", ";", "if", "(", "VecLength", "==", "<NUM_LIT>", "||", "VecLength", "==", "<NUM_LIT>", ")", "{", "VecBaseTy", "=", "VectorType", "::", "get", "(", "Type", "::", "getInt8Ty", "(", "LI", "->", "getContext", "(", ")", ")", ",", "<NUM_LIT>", ")", ";", "VecBasePtrTy", "=", "VecBaseTy", "->", "getPointerTo", "(", "LI", "->", "getPointerAddressSpace", "(", ")", ")", ";", "VecBasePtr", "=", "Builder", ".", "CreateBitCast", "(", "LI", "->", "getPointerOperand", "(", ")", ",", "VecBasePtrTy", ")", ";", "NumLoads", "=", "NumSubVectors", "*", "(", "VecLength", "/", "<NUM_LIT>", ")", ";", "}", "else", "{", "VecBaseTy", "=", "SubVecTy", ";"], "ground_truth": ["VecBasePtrTy", "=", "VecBaseTy", "->", "getPointerTo", "(", "LI", "->", "getPointerAddressSpace", "(", ")", ")", ";"], "File": "X86InterleavedAccess19", "Func": "decompose", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 630, "Length": 285, "Cover_Rate": 0.7326478149100257, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_dpbsud_epi32", "(", "__m128i", "__W", ",", "__m128i", "__A", ",", "__m128i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_vpdpbsud128", "(", "(", "__v4si", ")", "__W", ",", "(", "__v4si", ")", "__A", ",", "(", "__v4si", ")", "__B", ")", ";"], "File": "avxvnniint8intrin", "Func": "_mm_dpbsud_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 631, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cmpgt_pi16", "(", "__m64", "__m1", ",", "__m64", "__m2", ")", "{", "__vector", "signed", "short", "a", ",", "b", ",", "c", ";", "a", "=", "(", "__vector", "signed", "short", ")", "vec_splats", "(", "__m1", ")", ";", "b", "=", "(", "__vector", "signed", "short", ")", "vec_splats", "(", "__m2", ")", ";", "c", "=", "(", "__vector", "signed", "short", ")", "vec_cmpgt", "(", "a", ",", "b", ")", ";", "return", "(", "__builtin_unpack_vector_int128", "(", "(", "__vector", "__int128_t", ")", "c", ",", "<NUM_LIT>", ")", ")", ";", "__m64_union", "m1", ",", "m2", ",", "res", ";"], "ground_truth": ["m1", ".", "as_m64", "=", "__m1", ";"], "File": "mmintrin4", "Func": "_mm_cmpgt_pi16", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 632, "Length": 96, "Cover_Rate": 0.4304932735426009, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "poly16x8_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vreinterpretq_p16_p128", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 633, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "bool", "Using<ISA_LIT>32", "=", "RC", "==", "&", "<STR_LIT>", ";", "unsigned", "Rt", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "Using<ISA_LIT>32", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "Rt", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "MI", ".", "getNumOperands", "(", ")", ";", "i", "++", ")", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "i", ")", ")", ";"], "File": "MipsSEISelLowering11", "Func": "emitLD_F16_PSEUDO", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 634, "Length": 75, "Cover_Rate": 0.3246753246753247, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "SPReg", ";", "int", "Offset", "=", "getFrameIndexReferenceFromSP", "(", "MF", ",", "Info", ".", "PSPSymFrameIdx", ",", "SPReg", ")", ";"], "ground_truth": ["assert", "(", "Offset", ">=", "<NUM_LIT>", ")", ";"], "File": "X86FrameLowering (2)4", "Func": "getPSPSlotOffsetFromSP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 635, "Length": 24, "Cover_Rate": 0.41379310344827586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "AMDGPUEvergreenDevice", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDILEvergreenDevice", "Func": "~AMDGPUEvergreenDevice", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 636, "Length": 6, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "getOpcodeForFMAIntrinsic", "(", "unsigned", "IntNo", ")", "{", "switch", "(", "IntNo", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "X86ISelLowering113", "Func": "getOpcodeForFMAIntrinsic", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 637, "Length": 71, "Cover_Rate": 0.30603448275862066, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "(", "getMachineOpValue", "(", "MI", ",", "MO", ",", "Fixups", ",", "STI", ")", "&", "<NUM_LIT>", ")", "|", "RegBits", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "IsLittleEndian", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "MO", ".", "getExpr", "(", ")", ",", "(", "MCFixupKind", ")", "<STR_LIT>", ")", ")", ";", "return", "RegBits", ";"], "ground_truth": ["}"], "File": "PPCMCCodeEmitter (2)", "Func": "getMemRIEncoding", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 638, "Length": 57, "Cover_Rate": 0.41605839416058393, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ExpandPseudo", "(", "TargetMachine", "&", "tm", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "TM", "(", "tm", ")", ",", "TII", "(", "tm", ".", "getInstrInfo", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "MipsExpandPseudo", "Func": "MipsExpandPseudo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 639, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "alpha_split_complex_arg", "(", "tree", "type", ")", "{", "return", "TYPE_MODE", "(", "type", ")", "!=", "TCmode", ";"], "ground_truth": ["}"], "File": "alpha3", "Func": "alpha_split_complex_arg", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 640, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_conflict_epi32", "(", "__m256i", "__A", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_vpconflictsi_256_mask", "(", "(", "__v8si", ")", "__A", ",", "(", "__v8si", ")", "_mm256_setzero_si256", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_conflict_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 641, "Length": 45, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "INTVAL", "(", "op", ")", ">>", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", "&&", "(", "INTVAL", "(", "op", ")", ">>", "<NUM_LIT>", ")", "!=", "-", "<NUM_LIT>", "&&", "mask64_operand", "(", "op", ",", "mode", ")", ")", "return", "<NUM_LIT>", ";", "else", "return", "num_insns_constant_wide", "(", "INTVAL", "(", "op", ")", ")", ";", "case", "CONST_WIDE_INT", ":", "{", "int", "i", ";", "int", "ins", "=", "CONST_WIDE_INT_NUNITS", "(", "op", ")", "-", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "CONST_WIDE_INT_NUNITS", "(", "op", ")", ";", "i", "++", ")", "ins", "+=", "num_insns_constant_wide", "(", "CONST_WIDE_INT_ELT", "(", "op", ",", "i", ")", ")", ";", "return", "ins", ";", "}", "case", "CONST_DOUBLE", ":", "if", "(", "mode", "==", "SFmode", "||", "mode", "==", "SDmode", ")", "{", "long", "l", ";", "REAL_VALUE_TYPE", "rv", ";", "REAL_VALUE_FROM_CONST_DOUBLE", "(", "rv", ",", "op", ")", ";", "if", "(", "DECIMAL_FLOAT_MODE_P", "(", "mode", ")", ")", "REAL_VALUE_TO_TARGET_DECIMAL32", "(", "rv", ",", "l", ")", ";", "else", "REAL_VALUE_TO_TARGET_SINGLE", "(", "rv", ",", "l", ")", ";", "return", "num_insns_constant_wide", "(", "(", "HOST_WIDE_INT", ")", "l", ")", ";", "}", "long", "l", "[", "<NUM_LIT>", "]", ";", "REAL_VALUE_TYPE", "rv", ";", "REAL_VALUE_FROM_CONST_DOUBLE", "(", "rv", ",", "op", ")", ";", "if", "(", "DECIMAL_FLOAT_MODE_P", "(", "mode", ")", ")", "REAL_VALUE_TO_TARGET_DECIMAL64", "(", "rv", ",", "l", ")", ";", "else", "REAL_VALUE_TO_TARGET_DOUBLE", "(", "rv", ",", "l", ")", ";", "high", "=", "l", "[", "WORDS_BIG_ENDIAN", "==", "<NUM_LIT>", "]", ";", "low", "=", "l", "[", "WORDS_BIG_ENDIAN", "!=", "<NUM_LIT>", "]", ";", "if", "(", "TARGET_32BIT", ")", "return", "(", "num_insns_constant_wide", "(", "low", ")", "+", "num_insns_constant_wide", "(", "high", ")", ")", ";", "else", "{", "if", "(", "(", "high", "==", "<NUM_LIT>", "&&", "low", ">=", "<NUM_LIT>", ")", "||", "(", "high", "==", "-", "<NUM_LIT>", "&&", "low", "<", "<NUM_LIT>", ")", ")", "return", "num_insns_constant_wide", "(", "low", ")", ";", "else", "if", "(", "mask64_operand", "(", "op", ",", "mode", ")", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "low", "==", "<NUM_LIT>", ")", "return", "num_insns_constant_wide", "(", "high", ")", "+", "<NUM_LIT>", ";", "else", "return", "(", "num_insns_constant_wide", "(", "high", ")", "+", "num_insns_constant_wide", "(", "low", ")", "+", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["default", ":"], "File": "rs60004", "Func": "num_insns_constant", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 642, "Length": 304, "Cover_Rate": 0.9047619047619048, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PreAnalyzeReturnForF128", "(", "ArgsFlags", ")", ";", "bool", "Return", "=", "CCState", "::", "CheckReturn", "(", "ArgsFlags", ",", "Fn", ")", ";", "OriginalArgWasFloat", ".", "clear", "(", ")", ";", "OriginalArgWasF128", ".", "clear", "(", ")", ";"], "ground_truth": ["return", "Return", ";"], "File": "MipsCCState", "Func": "CheckReturn", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 643, "Length": 32, "Cover_Rate": 0.64, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "swap", "(", "Idx1L", ",", "Idx1H", ")", ";", "}", "if", "(", "Idx0L", "!=", "<NUM_LIT>", "*", "i", "||", "Idx1L", "!=", "<NUM_LIT>", "*", "i", "+", "<NUM_LIT>", "||", "Idx0H", "!=", "<NUM_LIT>", "*", "i", "+", "<NUM_LIT>", "||", "Idx1H", "!=", "<NUM_LIT>", "*", "i", "+", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "Mul", ")", "{", "Mul", "=", "Op0L", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Mul", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "Mul", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", "!=", "<NUM_LIT>", "*", "e", ")", "return", "SDValue", "(", ")", ";", "}", "if", "(", "Mul", "!=", "Op0L", "->", "getOperand", "(", "<NUM_LIT>", ")", "||", "Mul", "!=", "Op1L", "->", "getOperand", "(", "<NUM_LIT>", ")", "||", "Mul", "!=", "Op0H", "->", "getOperand", "(", "<NUM_LIT>", ")", "||", "Mul", "!=", "Op1H", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "}", "ShrinkMode", "Mode", ";", "if", "(", "!", "canReduceVMulWidth", "(", "Mul", ".", "getNode", "(", ")", ",", "DAG", ",", "Mode", ")", "||", "Mode", "==", "ShrinkMode", "::", "MULU16", ")", "return", "SDValue", "(", ")", ";", "auto", "PMADDBuilder", "=", "[", "]", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "ArrayRef", "<", "SDValue", ">", "Ops", ")", "{", "EVT", "InVT", "=", "Ops", "[", "<NUM_LIT>", "]", ".", "getValueType", "(", ")", ";", "assert", "(", "InVT", ".", "getScalarType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "InVT", "==", "Ops", "[", "<NUM_LIT>", "]", ".", "getValueType", "(", ")", "&&", "<STR_LIT>", ")", ";", "EVT", "ResVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "<STR_LIT>", ",", "InVT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ")", ";"], "ground_truth": ["EVT", "TruncVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "<STR_LIT>", ",", "InVT", ".", "getVectorNumElements", "(", ")", ")", ";"], "File": "X86ISelLowering (2)6", "Func": "matchPMADDWD", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 644, "Length": 277, "Cover_Rate": 0.36447368421052634, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isDPRRegList", "(", ")", "const", "{", "return", "Kind", "==", "k_DPRRegisterList", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isDPRRegList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 645, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "ImpDefSCC", ".", "getReg", "(", ")", "==", "<STR_LIT>", "&&", "ImpDefSCC", ".", "isDef", "(", ")", ")", ";", "unsigned", "CopyReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "MachineInstr", "*", "CopyExec", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "CopyReg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "ImplicitDefine", ")", ";", "unsigned", "Tmp", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "MachineInstr", "*", "And", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Tmp", ")", ".", "addReg", "(", "CopyReg", ")", ".", "addReg", "(", "Cond", ".", "getReg", "(", ")", ")", ";", "setImpSCCDefDead", "(", "*", "And", ",", "true", ")", ";", "MachineInstr", "*", "Xor", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "SaveExecReg", ")", ".", "addReg", "(", "Tmp", ")", ".", "addReg", "(", "CopyReg", ")", ";", "setImpSCCDefDead", "(", "*", "Xor", ",", "ImpDefSCC", ".", "isDead", "(", ")", ")", ";", "MachineInstr", "*", "SetExec", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "Tmp", ",", "RegState", "::", "Kill", ")", ";", "MachineInstr", "*", "NewBr", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["if", "(", "!", "LIS", ")", "{"], "File": "SILowerControlFlow23", "Func": "emitIf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 646, "Length": 230, "Cover_Rate": 0.5010893246187363, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "imode", "==", "PSImode", "&&", "mode", "==", "HImode", "&&", "byte", "==", "<NUM_LIT>", ")", "rv", "=", "gen_rtx_SUBREG", "(", "mode", ",", "ireg", ",", "byte", ")", ";", "else", "rv", "=", "simplify_gen_subreg", "(", "mode", ",", "ireg", ",", "imode", ",", "byte", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "r", ")", "==", "MEM", ")", "rv", "=", "adjust_address", "(", "r", ",", "mode", ",", "byte", ")", ";", "else", "if", "(", "GET_CODE", "(", "r", ")", "==", "SYMBOL_REF", "&&", "(", "byte", "==", "<NUM_LIT>", "||", "byte", "==", "<NUM_LIT>", ")", "&&", "mode", "==", "HImode", ")", "{", "rv", "=", "gen_rtx_ZERO_EXTRACT", "(", "HImode", ",", "r", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", "*", "byte", ")", ")", ";", "rv", "=", "gen_rtx_CONST", "(", "HImode", ",", "r", ")", ";"], "ground_truth": ["}"], "File": "msp4303", "Func": "msp430_subreg", "Target": "msp430", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 647, "Length": 117, "Cover_Rate": 0.5969387755102041, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmInfo", "*", "MAI", "=", "new", "<ISA_LIT>MCAsmInfo", "(", "TT", ")", ";", "return", "MAI", ";"], "ground_truth": ["}"], "File": "TPCMCTargetDesc", "Func": "createTPCMCAsmInfo", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 648, "Length": 14, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "legalizeInsertVectorElt", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_SHUFFLE_VECTOR", ":", "return", "legalizeShuffleVector", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_F<ISA_LIT>N", ":", "case", "TargetOpcode", "::", "G_FCOS", ":", "return", "legalizeSinCos", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_GLOBAL_VALUE", ":", "return", "legalizeGlobalValue", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_LOAD", ":", "return", "legalizeLoad", "(", "MI", ",", "MRI", ",", "B", ",", "Observer", ")", ";", "case", "TargetOpcode", "::", "G_FMAD", ":", "return", "legalizeFMad", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FDIV", ":", "return", "legalizeFDIV", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_UDIV", ":", "case", "TargetOpcode", "::", "G_UREM", ":", "return", "legalizeUDIV_UREM", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_SDIV", ":", "case", "TargetOpcode", "::", "G_SREM", ":", "return", "legalizeSDIV_SREM", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_ATOMIC_CMPXCHG", ":", "return", "legalizeAtomicCmpXChg", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FLOG", ":", "return", "legalizeFlog", "(", "MI", ",", "B", ",", "<NUM_LIT>", "/", "numbers", "::", "log2ef", ")", ";", "case", "TargetOpcode", "::", "G_FLOG10", ":", "return", "legalizeFlog", "(", "MI", ",", "B", ",", "numbers", "::", "ln2f", "/", "numbers", "::", "ln10f", ")", ";", "case", "TargetOpcode", "::", "G_FEXP", ":", "return", "legalizeFExp", "(", "MI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FPOW", ":", "return", "legalizeFPow", "(", "MI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FFLOOR", ":"], "ground_truth": ["return", "legalizeFFloor", "(", "MI", ",", "MRI", ",", "B", ")", ";"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeCustom", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 649, "Length": 243, "Cover_Rate": 0.50625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Mask", "!=", "~", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AMDGPUArgumentUsageInfo", "Func": "isMasked", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 650, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "int64_t", "Imm", ";", "bool", "IsConstantImm", "=", "evaluateConstantImm", "(", "getImm", "(", ")", ",", "Imm", ")", ";", "return", "IsConstantImm", "&&", "isShiftedInt", "<", "N", ",", "S", ">", "(", "Imm", ")", ";"], "ground_truth": ["}"], "File": "LoongArchAsmParser", "Func": "isSImm", "Target": "LoongArch", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 651, "Length": 39, "Cover_Rate": 0.8666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "auto", "&", "Regs", "=", "Subtarget", ".", "getSpecialRegisters", "<", "<ISA_LIT>XPLINK64Registers", ">", "(", ")", ";", "unsigned", "LowGPR", "=", "<NUM_LIT>", ";", "int", "LowOffset", "=", "INT32_MAX", ";", "unsigned", "HighGPR", "=", "LowGPR", ";", "int", "HighOffset", "=", "-", "<NUM_LIT>", ";", "unsigned", "RegSP", "=", "Regs", ".", "getStackPointerRegister", "(", ")", ";", "auto", "&", "GRRegClass", "=", "<STR_LIT>", ";", "const", "unsigned", "RegSize", "=", "<NUM_LIT>", ";", "auto", "ProcessCSI", "=", "[", "&", "]", "(", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSIList", ")", "{", "for", "(", "auto", "&", "CS", ":", "CSIList", ")", "{", "unsigned", "Reg", "=", "CS", ".", "getReg", "(", ")", ";", "int", "Offset", "=", "RegSpillOffsets", "[", "Reg", "]", ";", "if", "(", "Offset", ">=", "<NUM_LIT>", ")", "{", "if", "(", "GRRegClass", ".", "contains", "(", "Reg", ")", ")", "{", "if", "(", "LowOffset", ">", "Offset", ")", "{", "LowOffset", "=", "Offset", ";", "LowGPR", "=", "Reg", ";", "}", "if", "(", "Offset", ">", "HighOffset", ")", "{", "HighOffset", "=", "Offset", ";", "HighGPR", "=", "Reg", ";", "}", "}", "int", "FrameIdx", "=", "MFFrame", ".", "CreateFixedSpillStackObject", "(", "RegSize", ",", "Offset", ")", ";"], "ground_truth": ["CS", ".", "setFrameIdx", "(", "FrameIdx", ")", ";"], "File": "SystemZFrameLowering10", "Func": "assignCalleeSavedSpillSlots", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 652, "Length": 194, "Cover_Rate": 0.4532710280373832, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Has2E3", ";"], "ground_truth": ["}"], "File": "CSKYSubtarget", "Func": "has2E3", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 653, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "type", "=", "build_vector_type", "(", "eltype", ",", "GET_MODE_NUNITS", "(", "mode", ")", ")", ";", "type", "=", "build_distinct_type_copy", "(", "type", ")", ";", "SET_TYPE_STRUCTURAL_EQUALITY", "(", "type", ")", ";", "tree", "mangled_name", "=", "get_identifier", "(", "arm_simd_types", "[", "i", "]", ".", "mangle", ")", ";", "tree", "value", "=", "tree_cons", "(", "NULL_TREE", ",", "mangled_name", ",", "NULL_TREE", ")", ";", "TYPE_ATTRIBUTES", "(", "type", ")", "=", "tree_cons", "(", "get_identifier", "(", "<STR_LIT>", ")", ",", "value", ",", "TYPE_ATTRIBUTES", "(", "type", ")", ")", ";", "arm_simd_types", "[", "i", "]", ".", "itype", "=", "type", ";", "}", "tdecl", "=", "add_builtin_type", "(", "arm_simd_types", "[", "i", "]", ".", "name", ",", "arm_simd_types", "[", "i", "]", ".", "itype", ")", ";", "TYPE_NAME", "(", "arm_simd_types", "[", "i", "]", ".", "itype", ")", "=", "tdecl", ";", "SET_TYPE_STRUCTURAL_EQUALITY", "(", "arm_simd_types", "[", "i", "]", ".", "itype", ")", ";", "}", "make_signed_type", "(", "GET_MODE_PRECISION", "(", "mode", ")", ")", ";", "arm_simd_intOI_type_node", "=", "AARCH_BUILD_SIGNED_TYPE", "(", "OImode", ")", ";", "arm_simd_intEI_type_node", "=", "AARCH_BUILD_SIGNED_TYPE", "(", "EImode", ")", ";", "arm_simd_intCI_type_node", "=", "AARCH_BUILD_SIGNED_TYPE", "(", "CImode", ")", ";", "arm_simd_intXI_type_node", "=", "AARCH_BUILD_SIGNED_TYPE", "(", "XImode", ")", ";", "tdecl", "=", "add_builtin_type", "(", "<STR_LIT>", ",", "arm_simd_intEI_type_node", ")", ";", "TYPE_NAME", "(", "arm_simd_intEI_type_node", ")", "=", "tdecl", ";", "tdecl", "=", "add_builtin_type", "(", "<STR_LIT>", ",", "arm_simd_intOI_type_node", ")", ";", "TYPE_NAME", "(", "arm_simd_intOI_type_node", ")", "=", "tdecl", ";", "tdecl", "=", "add_builtin_type", "(", "<STR_LIT>", ",", "arm_simd_intCI_type_node", ")", ";"], "ground_truth": ["TYPE_NAME", "(", "arm_simd_intCI_type_node", ")", "=", "tdecl", ";"], "File": "arm-builtins1", "Func": "arm_init_simd_builtin_types", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 654, "Length": 206, "Cover_Rate": 0.30518518518518517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "AddrReg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "AddrReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "Opc", "=", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "AddrReg", ")", ")", ";", "const", "IndirectBrInst", "*", "IB", "=", "cast", "<", "IndirectBrInst", ">", "(", "I", ")", ";", "for", "(", "const", "BasicBlock", "*", "SuccBB", ":", "IB", "->", "successors", "(", ")", ")", "FuncInfo", ".", "MBB", "->", "addSuccessor", "(", "FuncInfo", ".", "MBBMap", "[", "SuccBB", "]", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)3", "Func": "SelectIndirectBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 655, "Length": 104, "Cover_Rate": 0.8739495798319328, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>SpeculativeLoadHardeningPass", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{"], "ground_truth": ["MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "File": "X86SpeculativeLoadHardening", "Func": "getAnalysisUsage", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 656, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256d", ")", "__builtin_ia32_gatherdiv4df", "(", "(", "__v4df", ")", "__src", ",", "__base", ",", "(", "__v4di", ")", "__index", ",", "(", "__v4df", ")", "__mask", ",", "__scale", ")", ";"], "ground_truth": ["}"], "File": "avx2intrin", "Func": "_mm256_mask_i64gather_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 657, "Length": 27, "Cover_Rate": 0.4426229508196721, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_sub_sh", "(", "__mmask8", "__A", ",", "__m128h", "__B", ",", "__m128h", "__C", ")", "{", "return", "__builtin_ia32_subsh_mask", "(", "__B", ",", "__C", ",", "_mm_setzero_ph", "(", ")", ",", "__A", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm_maskz_sub_sh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 658, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "emitPseudoIndirectBranch", "(", "MCStreamer", "&", "OutStreamer", ",", "const", "MachineInstr", "*", "MI", ")", "{", "bool", "HasLinkReg", "=", "false", ";", "bool", "InMicro<ISA_LIT>Mode", "=", "Subtarget", "->", "inMicro<ISA_LIT>Mode", "(", ")", ";", "MCInst", "TmpInst0", ";", "if", "(", "Subtarget", "->", "has<ISA_LIT>64r6", "(", ")", ")", "{", "TmpInst0", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "HasLinkReg", "=", "true", ";", "}", "else", "if", "(", "Subtarget", "->", "has<ISA_LIT>32r6", "(", ")", ")", "{", "if", "(", "InMicro<ISA_LIT>Mode", ")", "TmpInst0", ".", "setOpcode", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["else", "{"], "File": "MipsAsmPrinter (2)1", "Func": "emitPseudoIndirectBranch", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 659, "Length": 76, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "LaneC", "||", "LaneC", "->", "getZExtValue", "(", ")", ">=", "VT", ".", "getVectorNumElements", "(", ")", ")", "return", "SDValue", "(", ")", ";", "}", "LoadSDNode", "*", "LoadSDN", "=", "cast", "<", "LoadSDNode", ">", "(", "LD", ")", ";", "EVT", "MemVT", "=", "LoadSDN", "->", "getMemoryVT", "(", ")", ";", "if", "(", "MemVT", "!=", "VT", ".", "getVectorElementType", "(", ")", ")", "return", "SDValue", "(", ")", ";", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "LD", "->", "use_begin", "(", ")", ",", "UE", "=", "LD", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "if", "(", "UI", ".", "getUse", "(", ")", ".", "getResNo", "(", ")", "==", "<NUM_LIT>", ")", "continue", ";", "if", "(", "*", "UI", "!=", "N", ")", "return", "SDValue", "(", ")", ";", "}", "SDValue", "Addr", "=", "LD", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Vector", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "Addr", ".", "getNode", "(", ")", "->", "use_begin", "(", ")", ",", "UE", "=", "Addr", ".", "getNode", "(", ")", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "SDNode", "*", "User", "=", "*", "UI", ";", "if", "(", "User", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "UI", ".", "getUse", "(", ")", ".", "getResNo", "(", ")", "!=", "Addr", ".", "getResNo", "(", ")", ")", "continue", ";"], "ground_truth": ["SDValue", "Inc", "=", "User", "->", "getOperand", "(", "User", "->", "getOperand", "(", "<NUM_LIT>", ")", "==", "Addr", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";"], "File": "AArch64ISelLowering11", "Func": "performPostLD1Combine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 660, "Length": 230, "Cover_Rate": 0.3318903318903319, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>FastISel", "(", "FunctionLoweringInfo", "&", "FuncInfo", ",", "const", "TargetLibraryInfo", "*", "LibInfo", ")", ":", "FastISel", "(", "FuncInfo", ",", "LibInfo", ")", ",", "TM", "(", "FuncInfo", ".", "MF", "->", "getTarget", "(", ")", ")", ",", "TII", "(", "*", "TM", ".", "getInstrInfo", "(", ")", ")", ",", "TLI", "(", "*", "TM", ".", "getTargetLowering", "(", ")", ")", ",", "<ISA_LIT>SubTarget", "(", "&", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ")", ",", "Context", "(", "&", "FuncInfo", ".", "Fn", "->", "getContext", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "PPCFastISel1", "Func": "PPCFastISel", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 661, "Length": 77, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "mcii", ",", "MCContext", "&", "ctx", ")", ":", "MCII", "(", "mcii", ")", ",", "CTX", "(", "ctx", ")", "{"], "ground_truth": ["}"], "File": "TeakMCCodeEmitter", "Func": "TeakMCCodeEmitter", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 662, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Ins", ",", "const", "SDLoc", "&", "DL", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{"], "ground_truth": ["if", "(", "Subtarget", "->", "is64Bit", "(", ")", ")", "return", "LowerFormalArguments_64", "(", "Chain", ",", "CallConv", ",", "IsVarArg", ",", "Ins", ",", "DL", ",", "DAG", ",", "InVals", ")", ";"], "File": "SparcISelLowering (2)2", "Func": "LowerFormalArguments", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 663, "Length": 68, "Cover_Rate": 0.7640449438202247, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "sh_ms_bitfield_layout_p", "(", "const_tree", "record_type", "ATTRIBUTE_UNUSED", ")", "{"], "ground_truth": ["return", "TARGET_HITACHI", "||", "sh_attr_renesas_p", "(", "record_type", ")", ";"], "File": "sh", "Func": "sh_ms_bitfield_layout_p", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 664, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "insn_length", "=", "get_attr_length", "(", "insn", ")", ";", "long_jump_p", "=", "(", "insn_length", "==", "<NUM_LIT>", "||", "insn_length", "==", "<NUM_LIT>", ")", "?", "true", ":", "false", ";", "r5_p", "=", "(", "insn_length", "==", "<NUM_LIT>", "||", "insn_length", "==", "<NUM_LIT>", ")", "?", "true", ":", "false", ";", "code", "=", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "switch", "(", "code", ")", "{"], "ground_truth": ["case", "EQ", ":"], "File": "nds32-md-auxiliary", "Func": "nds32_output_cbranchsi4_equality_reg", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 665, "Length": 57, "Cover_Rate": 0.5181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SIInstrInfo109", "Func": "isWQM", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 666, "Length": 11, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "AtomicRMWInst", "::", "Xchg", ":", "return", "<STR_LIT>", ";", "case", "AtomicRMWInst", "::", "Add", ":", "return", "<STR_LIT>", ";", "case", "AtomicRMWInst", "::", "Sub", ":", "return", "<STR_LIT>", ";", "case", "AtomicRMWInst", "::", "Nand", ":", "return", "<STR_LIT>", ";", "case", "AtomicRMWInst", "::", "Max", ":", "return", "<STR_LIT>", ";", "case", "AtomicRMWInst", "::", "Min", ":", "return", "<STR_LIT>", ";", "case", "AtomicRMWInst", "::", "UMax", ":", "return", "<STR_LIT>", ";", "case", "AtomicRMWInst", "::", "UMin", ":", "return", "<STR_LIT>", ";", "}", "}", "if", "(", "XLen", "==", "<NUM_LIT>", ")", "{", "switch", "(", "BinOp", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "AtomicRMWInst", "::", "Xchg", ":", "return", "<STR_LIT>", ";", "case", "AtomicRMWInst", "::", "Add", ":", "return", "<STR_LIT>", ";", "case", "AtomicRMWInst", "::", "Sub", ":", "return", "<STR_LIT>", ";", "case", "AtomicRMWInst", "::", "Nand", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "AtomicRMWInst", "::", "Max", ":"], "File": "RISCVISelLowering", "Func": "getIntrinsicForMaskedAtomicRMWBinOp", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 667, "Length": 129, "Cover_Rate": 0.57847533632287, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetLoweringBase", "::", "LegalizeTypeAction", "getPreferredVectorAction", "(", "EVT", "VT", ")", "const", "override", "{", "if", "(", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "return", "TypeWidenVector", ";", "return", "TargetLoweringBase", "::", "getPreferredVectorAction", "(", "VT", ")", ";"], "ground_truth": ["}"], "File": "SystemZISelLowering (2)", "Func": "getPreferredVectorAction", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 668, "Length": 39, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FastISel", "::", "isTypeLegal", "(", "Type", "*", "Ty", ",", "MVT", "&", "VT", ")", "{", "EVT", "evt", "=", "TLI", ".", "getValueType", "(", "Ty", ",", "true", ")", ";", "if", "(", "evt", "==", "<STR_LIT>", "||", "!", "evt", ".", "isSimple", "(", ")", ")", "return", "false", ";", "VT", "=", "evt", ".", "getSimpleVT", "(", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "false", ";"], "ground_truth": ["return", "TLI", ".", "isTypeLegal", "(", "VT", ")", ";"], "File": "AArch64FastISel1", "Func": "isTypeLegal", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 669, "Length": 67, "Cover_Rate": 0.9305555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "using", "namespace", "TargetOpcode", ";", "MIRBuilder", ".", "setInstr", "(", "MI", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "MipsLegalizerInfo", "Func": "legalizeCustom", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 670, "Length": 14, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "LUTVec", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumByteElts", ";", "++", "i", ")", "LUTVec", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "LUT", "[", "i", "%", "<NUM_LIT>", "]", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "InRegLUT", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ByteVecVT", ",", "LUTVec", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Mask0F", "(", "NumByteElts", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "M0F", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ByteVecVT", ",", "Mask0F", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Four", "(", "NumByteElts", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "FourV", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ByteVecVT", ",", "Four", ")", ";", "SDValue", "HighNibbles", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ByteVecVT", ",", "In", ",", "FourV", ")", ";"], "ground_truth": ["SDValue", "LowNibbles", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ByteVecVT", ",", "In", ",", "M0F", ")", ";"], "File": "X86ISelLowering149", "Func": "LowerVectorCTPOPInRegLUT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 671, "Length": 171, "Cover_Rate": 0.4362244897959184, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "MI", ".", "getNumOperands", "(", ")", ";", "++", "I", ")", "if", "(", "UsedMask", "[", "I", "]", ")", "EmitAndCountInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "DestRegs", "[", "I", "]", ")", ".", "addReg", "(", "SrcRegs", "[", "I", "]", ")", ")", ";", "auto", "TSym", "=", "OutContext", ".", "getOrCreateSymbol", "(", "<STR_LIT>", ")", ";", "MachineOperand", "TOp", "=", "MachineOperand", "::", "CreateMCSymbol", "(", "TSym", ")", ";", "if", "(", "isPositionIndependent", "(", ")", ")", "TOp", ".", "setTargetFlags", "(", "<STR_LIT>", ")", ";", "EmitAndCountInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addOperand", "(", "MCIL", ".", "LowerSymbolOperand", "(", "TOp", ",", "TSym", ")", ")", ")", ";", "for", "(", "unsigned", "I", "=", "sizeof", "UsedMask", ";", "I", "--", ">", "<NUM_LIT>", ";", ")", "if", "(", "UsedMask", "[", "I", "]", ")", "EmitAndCountInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "DestRegs", "[", "I", "]", ")", ")", ";", "else", "EmitNops", "(", "*", "OutStreamer", ",", "<NUM_LIT>", ",", "Subtarget", "->", "is64Bit", "(", ")", ",", "getSubtargetInfo", "(", ")", ")", ";", "OutStreamer", "->", "AddComment", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["recordSled", "(", "CurSled", ",", "MI", ",", "SledKind", "::", "TYPED_EVENT", ",", "<NUM_LIT>", ")", ";"], "File": "X86MCInstLower124", "Func": "LowerPATCHABLE_TYPED_EVENT_CALL", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 672, "Length": 179, "Cover_Rate": 0.4133949191685912, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqmovnbq_s16", "(", "int8x16_t", "__a", ",", "int16x8_t", "__b", ")", "{", "return", "__builtin_mve_vqmovnbq_sv8hi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vqmovnbq_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 673, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCConstantExpr", "*", "MCE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "int64_t", "Val", "=", "~", "MCE", "->", "getValue", "(", ")", "&", "<NUM_LIT>", ";"], "ground_truth": ["uint64_t", "encoding", "=", "<STR_LIT>", "(", "Val", ",", "<NUM_LIT>", ")", ";"], "File": "AArch64AsmParser", "Func": "addLogicalImm32NotOperands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 674, "Length": 37, "Cover_Rate": 0.5068493150684932, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "ByVal", ")", "||", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "InReg", ")", "||", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "StructRet", ")", "||", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "SwiftSelf", ")", "||", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "SwiftError", ")", "||", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "Nest", ")", "||", "VRegs", "[", "Idx", "]", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "return", "false", ";", "ArgInfo", "OrigArg", "(", "VRegs", "[", "Idx", "]", ",", "Arg", ".", "getType", "(", ")", ")", ";", "setArgFlags", "(", "OrigArg", ",", "Idx", "+", "AttributeList", "::", "FirstArgIndex", ",", "DL", ",", "F", ")", ";", "if", "(", "!", "splitToValueTypes", "(", "OrigArg", ",", "SplitArgs", ",", "DL", ",", "MRI", ",", "[", "&", "]", "(", "ArrayRef", "<", "Register", ">", "Regs", ")", "{", "MIRBuilder", ".", "buildMerge", "(", "VRegs", "[", "Idx", "]", "[", "<NUM_LIT>", "]", ",", "Regs", ")", ";", "}", ")", ")", "return", "false", ";"], "ground_truth": ["Idx", "++", ";"], "File": "X86CallLowering1", "Func": "lowerFormalArguments", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 675, "Length": 148, "Cover_Rate": 0.4668769716088328, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>MCSubtargetInfo", ")", ";"], "File": "MSP430MCTargetDesc15", "Func": "LLVMInitializeMSP430TargetMC", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 676, "Length": 33, "Cover_Rate": 0.5409836065573771, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_vcvtph2psx256_mask", "(", "__A", ",", "_mm256_setzero_ps", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16vlintrin", "Func": "_mm256_cvtxph_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 677, "Length": 17, "Cover_Rate": 0.4722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "I", ";", "}", "else", "{", "assert", "(", "false", ")", ";", "}", "}", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "<ISA_LIT>Operand", "::", "ImmTyClamp<ISA_LIT>", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "<ISA_LIT>Operand", "::", "ImmTyOMod<ISA_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser52", "Func": "cvtVOP3", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 678, "Length": 59, "Cover_Rate": 0.3089005235602094, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "CPUName", "=", "std", "::", "string", "(", "CPU", ")", ";", "if", "(", "CPUName", ".", "empty", "(", ")", ")", "CPUName", "=", "TT", ".", "isArch64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "create<ISA_LIT>MCSubtargetInfoImpl", "(", "TT", ",", "CPUName", ",", "CPUName", ",", "FS", ")", ";"], "ground_truth": ["}"], "File": "RISCVMCTargetDesc", "Func": "createRISCVMCSubtargetInfo", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 679, "Length": 45, "Cover_Rate": 0.7258064516129032, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "lowerATOMIC_LOAD_OP", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerATOMIC_LOAD_SUB", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerATOMIC_LOAD_OP", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerATOMIC_LOAD_OP", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerATOMIC_LOAD_OP", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerATOMIC_LOAD_OP", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerATOMIC_LOAD_OP", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerATOMIC_LOAD_OP", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerATOMIC_LOAD_OP", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerATOMIC_LOAD_OP", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerATOMIC_CMP_SWAP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerSTACKSAVE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerSTACKRESTORE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerPREFETCH", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerINTRINSIC_W_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerBUILD_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerSCALAR_TO_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerSIGN_EXTEND_VECTOR_INREG", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "SystemZISelLowering (2)2", "Func": "LowerOperation", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 680, "Length": 263, "Cover_Rate": 0.3083235638921454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "AddDefR", "=", "AddMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "for", "(", "auto", "I", "=", "UNodeList", ".", "rbegin", "(", ")", ",", "E", "=", "UNodeList", ".", "rend", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "NodeAddr", "<", "UseNode", "*", ">", "UN", "=", "*", "I", ";", "NodeAddr", "<", "StmtNode", "*", ">", "SN", "=", "UN", ".", "Addr", "->", "getOwner", "(", "*", "DFG", ")", ";", "MachineInstr", "*", "MI", "=", "SN", ".", "Addr", "->", "getCode", "(", ")", ";", "const", "MCInstrDesc", "&", "MID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "(", "!", "MID", ".", "mayLoad", "(", ")", "&&", "!", "MID", ".", "mayStore", "(", ")", ")", "||", "HII", "->", "getAddrMode", "(", "*", "MI", ")", "!=", "<STR_LIT>", "||", "HII", "->", "isHVXVec", "(", "*", "MI", ")", ")", "return", "false", ";", "MachineOperand", "BaseOp", "=", "MID", ".", "mayLoad", "(", ")", "?", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ":", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "BaseOp", ".", "isReg", "(", ")", "||", "BaseOp", ".", "getReg", "(", ")", "!=", "AddDefR", ")", "return", "false", ";", "MachineOperand", "OffsetOp", "=", "MID", ".", "mayLoad", "(", ")", "?", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ":", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "OffsetOp", ".", "isImm", "(", ")", ")", "return", "false", ";", "int64_t", "newOffset", "=", "OffsetOp", ".", "getImm", "(", ")", "+", "AddMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "!", "isValidOffset", "(", "MI", ",", "newOffset", ")", ")", "return", "false", ";", "Register", "BaseReg", "=", "AddMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "isSafeToExtLR", "(", "AddSN", ",", "AddMI", ",", "BaseReg", ",", "UNodeList", ")", ")", "return", "false", ";", "}", "bool", "Changed", "=", "false", ";"], "ground_truth": ["for", "(", "auto", "I", "=", "UNodeList", ".", "rbegin", "(", ")", ",", "E", "=", "UNodeList", ".", "rend", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{"], "File": "HexagonOptAddrMode11", "Func": "processAddUses", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 681, "Length": 305, "Cover_Rate": 0.6947608200455581, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "<STR_LIT>", "?", "ELF", "::", "R_386_GOT32X", ":", "ELF", "::", "R_386_GOT32", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTOFF", ":", "assert", "(", "Type", "==", "RT32_32", ")", ";", "assert", "(", "!", "IsPCRel", ")", ";", "return", "ELF", "::", "R_386_GOTOFF", ";", "case", "MCSymbolRefExpr", "::", "VK_TPOFF", ":", "assert", "(", "Type", "==", "RT32_32", ")", ";", "assert", "(", "!", "IsPCRel", ")", ";", "return", "ELF", "::", "R_386_TLS_LE_32", ";", "case", "MCSymbolRefExpr", "::", "VK_DTPOFF", ":", "assert", "(", "Type", "==", "RT32_32", ")", ";", "assert", "(", "!", "IsPCRel", ")", ";", "return", "ELF", "::", "R_386_TLS_LDO_32", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSGD", ":", "assert", "(", "Type", "==", "RT32_32", ")", ";", "assert", "(", "!", "IsPCRel", ")", ";", "return", "ELF", "::", "R_386_TLS_GD", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTTPOFF", ":", "assert", "(", "Type", "==", "RT32_32", ")", ";", "assert", "(", "!", "IsPCRel", ")", ";", "return", "ELF", "::", "R_386_TLS_IE_32", ";", "case", "MCSymbolRefExpr", "::", "VK_PLT", ":", "assert", "(", "Type", "==", "RT32_32", ")", ";", "return", "ELF", "::", "R_386_PLT32", ";", "case", "MCSymbolRefExpr", "::", "VK_INDNTPOFF", ":", "assert", "(", "Type", "==", "RT32_32", ")", ";", "assert", "(", "!", "IsPCRel", ")", ";", "return", "ELF", "::", "R_386_TLS_IE", ";", "case", "MCSymbolRefExpr", "::", "VK_NTPOFF", ":", "assert", "(", "Type", "==", "RT32_32", ")", ";", "assert", "(", "!", "IsPCRel", ")", ";", "return", "ELF", "::", "R_386_TLS_LE", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTNTPOFF", ":", "assert", "(", "Type", "==", "RT32_32", ")", ";", "assert", "(", "!", "IsPCRel", ")", ";", "return", "ELF", "::", "R_386_TLS_GOTIE", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSLDM", ":", "assert", "(", "Type", "==", "RT32_32", ")", ";", "assert", "(", "!", "IsPCRel", ")", ";", "return", "ELF", "::", "R_386_TLS_LDM", ";"], "ground_truth": ["}"], "File": "X86ELFObjectWriter1", "Func": "getRelocType32", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 682, "Length": 238, "Cover_Rate": 0.6380697050938338, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "EVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", ")", ";", "bool", "is<ISA_LIT>64", "=", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", ";", "unsigned", "SP", "=", "is<ISA_LIT>64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "StackPtr", "=", "DAG", ".", "getRegister", "(", "SP", ",", "PtrVT", ")", ";", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["SDValue", "SaveSP", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "PPCISelLowering105", "Func": "LowerSTACKRESTORE", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 683, "Length": 72, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "STTI", ";"], "ground_truth": ["}"], "File": "MSP430TargetMachine14", "Func": "getScalarTargetTransformInfo", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 684, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "EV4_IB1", ":", "if", "(", "in_use", "&", "EV4_IB1", ")", "goto", "done", ";", "in_use", "|=", "EV4_IB1", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "len", "+=", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "insn", ")", "==", "JUMP_INSN", ")", "goto", "next_and_done", ";", "next", ":", "insn", "=", "next_nonnote_insn", "(", "insn", ")", ";", "if", "(", "!", "insn", "||", "!", "INSN_P", "(", "insn", ")", ")", "goto", "done", ";", "if", "(", "GET_MODE", "(", "insn", ")", "==", "TImode", ")", "goto", "done", ";", "if", "(", "GET_CODE", "(", "insn", ")", "==", "CLOBBER", "||", "GET_CODE", "(", "insn", ")", "==", "USE", ")", "goto", "next", ";", "}"], "ground_truth": ["next_and_done", ":"], "File": "alpha3", "Func": "alphaev4_next_group", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 685, "Length": 98, "Cover_Rate": 0.31921824104234525, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "aarch64_emit_load_exclusive", "(", "machine_mode", "mode", ",", "rtx", "rval", ",", "rtx", "mem", ",", "rtx", "model_rtx", ")", "{"], "ground_truth": ["emit_insn", "(", "gen_aarch64_load_exclusive", "(", "mode", ",", "rval", ",", "mem", ",", "model_rtx", ")", ")", ";"], "File": "aarch646", "Func": "aarch64_emit_load_exclusive", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 686, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "!", "TARGET_HARD_FLOAT", ")", "{", "for", "(", "int", "regno", "=", "FP_REG_FIRST", ";", "regno", "<=", "FP_REG_LAST", ";", "regno", "++", ")", "fixed_regs", "[", "regno", "]", "=", "call_used_regs", "[", "regno", "]", "=", "<NUM_LIT>", ";", "}", "if", "(", "UNITS_PER_FP_ARG", "==", "<NUM_LIT>", ")", "{"], "ground_truth": ["for", "(", "int", "regno", "=", "FP_REG_FIRST", ";", "regno", "<=", "FP_REG_LAST", ";", "regno", "++", ")", "call_used_regs", "[", "regno", "]", "=", "<NUM_LIT>", ";"], "File": "riscv", "Func": "riscv_conditional_register_usage", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 687, "Length": 62, "Cover_Rate": 0.49206349206349204, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "x", "=", "gen_rtx_VEC_MERGE", "(", "mode", ",", "x", ",", "CONST0_RTX", "(", "mode", ")", ",", "const1_rtx", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "target", ",", "x", ")", ")", ";", "return", "true", ";", "case", "V8HImode", ":", "case", "V16QImode", ":", "vsimode", "=", "V4SImode", ";", "goto", "widen", ";", "case", "V4HImode", ":", "case", "V8QImode", ":", "if", "(", "!", "mmx_ok", ")", "return", "false", ";", "vsimode", "=", "V2SImode", ";", "goto", "widen", ";", "widen", ":"], "ground_truth": ["var", "=", "convert_modes", "(", "SImode", ",", "GET_MODE_INNER", "(", "mode", ")", ",", "var", ",", "true", ")", ";"], "File": "i3863", "Func": "ix86_expand_vector_init_low_nonzero", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 688, "Length": 83, "Cover_Rate": 0.32677165354330706, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Subtarget", ".", "hasAltivec", "(", ")", ")", "return", "CSR_NoRegs_Altivec_RegMask", ";"], "ground_truth": ["if", "(", "Subtarget", ".", "isDarwin", "(", ")", ")", "return", "CSR_NoRegs_Darwin_RegMask", ";"], "File": "PPCRegisterInfo1", "Func": "getNoPreservedMask", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 689, "Length": 23, "Cover_Rate": 0.6216216216216216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512", ")", "__builtin_ia32_vfmaddsubps512_mask", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v16sf", ")", "__B", ",", "(", "__v16sf", ")", "__C", ",", "(", "__mmask16", ")", "__U", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_mask_fmaddsub_round_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 690, "Length": 30, "Cover_Rate": 0.4838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "LI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ">", "<NUM_LIT>", "?", "AtomicExpansionKind", "::", "LLOnly", ":", "AtomicExpansionKind", "::", "None", ";"], "ground_truth": ["}"], "File": "HexagonISelLowering (2)", "Func": "shouldExpandAtomicLoadInIR", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 691, "Length": 22, "Cover_Rate": 0.6285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineInstr", "&", "mi", "=", "*", "miI", ";", "if", "(", "mi", ".", "readsRegister", "(", "<STR_LIT>", ")", ")", "return", "false", ";", "if", "(", "mi", ".", "definesRegister", "(", "<STR_LIT>", ")", ")", "break", ";", "}", "if", "(", "miI", "==", "BB", "->", "end", "(", ")", ")", "{", "for", "(", "MachineBasicBlock", "::", "succ_iterator", "sItr", "=", "BB", "->", "succ_begin", "(", ")", ",", "sEnd", "=", "BB", "->", "succ_end", "(", ")", ";", "sItr", "!=", "sEnd", ";", "++", "sItr", ")", "{", "MachineBasicBlock", "*", "succ", "=", "*", "sItr", ";", "if", "(", "succ", "->", "isLiveIn", "(", "<STR_LIT>", ")", ")", "return", "false", ";", "}", "}"], "ground_truth": ["SelectItr", "->", "addRegisterKilled", "(", "<STR_LIT>", ",", "TRI", ")", ";"], "File": "M680x0ISelLowering", "Func": "checkAndUpdateCCRKill", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 692, "Length": 102, "Cover_Rate": 0.6107784431137725, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "StringRef", "IDVal", "=", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "{", "RefKind", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_LO16", ";", "}", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "{", "RefKind", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_HI16", ";", "}", "else", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "parsePrefix", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 693, "Length": 151, "Cover_Rate": 0.7401960784313726, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTargetMachine", "<", "<ISA_LIT>LETargetMachine", ">", "X", "(", "getThe<ISA_LIT>LETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "<ISA_LIT>LETargetMachine", ">", "A", "(", "getTheThumbLETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "<ISA_LIT>BETargetMachine", ">", "Y", "(", "getThe<ISA_LIT>BETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "<ISA_LIT>BETargetMachine", ">", "B", "(", "getTheThumbBETarget", "(", ")", ")", ";", "PassRegistry", "&", "Registry", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeGlobalISel", "(", "Registry", ")", ";"], "ground_truth": ["initialize<ISA_LIT>LoadStoreOptPass", "(", "Registry", ")", ";"], "File": "ARMTargetMachine22", "Func": "LLVMInitializeARMTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 694, "Length": 65, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CurVal", "|=", "static_cast", "<", "uint64_t", ">", "(", "static_cast", "<", "uint8_t", ">", "(", "Data", "[", "Offset", "+", "Idx", "]", ")", ")", "<<", "(", "i", "*", "<NUM_LIT>", ")", ";", "}", "uint64_t", "Mask", "=", "(", "static_cast", "<", "uint64_t", ">", "(", "-", "<NUM_LIT>", ")", ">>", "(", "<NUM_LIT>", "-", "getFixupKindInfo", "(", "Kind", ")", ".", "TargetSize", ")", ")", ";", "CurVal", "|=", "Value", "&", "Mask", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{"], "ground_truth": ["unsigned", "Idx", "=", "(", "FullSize", "-", "<NUM_LIT>", "-", "i", ")", ";"], "File": "LanaiAsmBackend", "Func": "applyFixup", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 695, "Length": 85, "Cover_Rate": 0.35864978902953587, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "LIS", "->", "hasInterval", "(", "C", ".", "Reg", ")", ")", "return", "<NUM_LIT>", ";", "LiveInterval", "&", "LI", "=", "LIS", "->", "getInterval", "(", "C", ".", "Reg", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printReg", "(", "C", ".", "Reg", ")", "<<", "<STR_LIT>", ";", "C", ".", "MI", "->", "dump", "(", ")", ";", "LI", ".", "dump", "(", ")", ")", ";", "unsigned", "OrigStalls", "=", "computeStallCycles", "(", "C", ".", "Reg", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "OrigStalls", "<<", "'\\n'", ")", ";", "if", "(", "!", "OrigStalls", ")", "return", "<NUM_LIT>", ";", "struct", "BankStall", "{", "BankStall", "(", "unsigned", "b", ",", "unsigned", "s", ")", ":", "Bank", "(", "b", ")", ",", "Stalls", "(", "s", ")", "{", "}", ";", "bool", "operator", "<", "(", "const", "BankStall", "&", "RHS", ")", "const", "{", "return", "Stalls", ">", "RHS", ".", "Stalls", ";", "}", "unsigned", "Bank", ";", "unsigned", "Stalls", ";", "}", ";", "SmallVector", "<", "BankStall", ",", "<NUM_LIT>", ">", "BankStalls", ";", "for", "(", "int", "Bank", "=", "<NUM_LIT>", ";", "Bank", "<", "NUM_BANKS", ";", "++", "Bank", ")", "{"], "ground_truth": ["if", "(", "C", ".", "FreeBanks", "&", "(", "<NUM_LIT>", "<<", "Bank", ")", ")", "{"], "File": "GCNRegBankReassign12", "Func": "tryReassign", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 696, "Length": 178, "Cover_Rate": 0.3982102908277405, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "offset", ">", "-", "<NUM_LIT>", ")", "insn", "=", "emit_insn", "(", "gen_adddi3", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "offset", ")", ")", ")", ";", "else", "{", "rtx", "tmpr", "=", "gen_rtx_REG", "(", "DImode", ",", "<NUM_LIT>", ")", ";", "RTX_FRAME_RELATED_P", "(", "emit_move_insn", "(", "tmpr", ",", "GEN_INT", "(", "offset", ")", ")", ")", "=", "<NUM_LIT>", ";", "insn", "=", "emit_insn", "(", "gen_adddi3", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "tmpr", ")", ")", ";", "}", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}", "else", "{", "if", "(", "insn_const_int_ok_for_constraint", "(", "offset", ",", "CONSTRAINT_L", ")", ")", "emit_insn", "(", "gen_adddi3", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "offset", ")", ")", ")", ";", "else", "{", "rtx", "tmpr", "=", "gen_rtx_REG", "(", "DImode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "tmpr", ",", "GEN_INT", "(", "offset", ")", ")", ";"], "ground_truth": ["insn", "=", "emit_insn", "(", "gen_adddi3", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "tmpr", ")", ")", ";"], "File": "mmix", "Func": "mmix_emit_sp_add", "Target": "mmix", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 697, "Length": 136, "Cover_Rate": 0.8662420382165605, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "<ISA_LIT>FrameLowering", "::", "getFrameIndexOffset", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFFrame", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int64_t", "Offset", "=", "(", "MFFrame", "->", "getObjectOffset", "(", "FI", ")", "+", "MFFrame", "->", "getOffsetAdjustment", "(", ")", ")", ";", "Offset", "-=", "getOffsetOfLocalArea", "(", ")", ";", "Offset", "+=", "getAllocatedStackSize", "(", "MF", ")", ";"], "ground_truth": ["return", "Offset", ";"], "File": "SystemZFrameLowering", "Func": "getFrameIndexOffset", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 698, "Length": 60, "Cover_Rate": 0.9836065573770492, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "arg1", "=", "args", "[", "<NUM_LIT>", "]", ";", "STRIP_NOPS", "(", "arg0", ")", ";", "STRIP_NOPS", "(", "arg1", ")", ";", "if", "(", "TREE_CODE", "(", "arg0", ")", "==", "VECTOR_CST", "&&", "TREE_CODE", "(", "arg1", ")", "==", "VECTOR_CST", ")", "{", "tree", "inner_type", "=", "TREE_TYPE", "(", "rtype", ")", ";", "tree_vector_builder", "n_elts", "(", "rtype", ",", "VECTOR_CST_NELTS", "(", "arg0", ")", ",", "<NUM_LIT>", ")", ";", "sparc_handle_vis_mul8x16", "(", "&", "n_elts", ",", "code", ",", "inner_type", ",", "arg0", ",", "arg1", ")", ";", "return", "n_elts", ".", "build", "(", ")", ";", "}", "break", ";", "case", "SPARC_BUILTIN_FPMERGE", ":", "arg0", "=", "args", "[", "<NUM_LIT>", "]", ";", "arg1", "=", "args", "[", "<NUM_LIT>", "]", ";", "STRIP_NOPS", "(", "arg0", ")", ";", "STRIP_NOPS", "(", "arg1", ")", ";", "if", "(", "TREE_CODE", "(", "arg0", ")", "==", "VECTOR_CST", "&&", "TREE_CODE", "(", "arg1", ")", "==", "VECTOR_CST", ")", "{", "tree_vector_builder", "n_elts", "(", "rtype", ",", "<NUM_LIT>", "*", "VECTOR_CST_NELTS", "(", "arg0", ")", ",", "<NUM_LIT>", ")", ";", "unsigned", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "VECTOR_CST_NELTS", "(", "arg0", ")", ";", "++", "i", ")", "{", "n_elts", ".", "quick_push", "(", "VECTOR_CST_ELT", "(", "arg0", ",", "i", ")", ")", ";", "n_elts", ".", "quick_push", "(", "VECTOR_CST_ELT", "(", "arg1", ",", "i", ")", ")", ";", "}", "return", "n_elts", ".", "build", "(", ")", ";", "}", "break", ";", "case", "SPARC_BUILTIN_PDIST", ":", "case", "SPARC_BUILTIN_PDISTN", ":", "arg0", "=", "args", "[", "<NUM_LIT>", "]", ";", "arg1", "=", "args", "[", "<NUM_LIT>", "]", ";", "STRIP_NOPS", "(", "arg0", ")", ";", "STRIP_NOPS", "(", "arg1", ")", ";", "if", "(", "code", "==", "SPARC_BUILTIN_PDIST", ")", "{", "arg2", "=", "args", "[", "<NUM_LIT>", "]", ";", "STRIP_NOPS", "(", "arg2", ")", ";", "}", "else", "arg2", "=", "integer_zero_node", ";", "if", "(", "TREE_CODE", "(", "arg0", ")", "==", "VECTOR_CST", "&&", "TREE_CODE", "(", "arg1", ")", "==", "VECTOR_CST", "&&", "TREE_CODE", "(", "arg2", ")", "==", "INTEGER_CST", ")", "{", "bool", "overflow", "=", "false", ";", "widest_int", "result", "=", "wi", "::", "to_widest", "(", "arg2", ")", ";", "widest_int", "tmp", ";", "unsigned", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "VECTOR_CST_NELTS", "(", "arg0", ")", ";", "++", "i", ")", "{", "tree", "e0", "=", "VECTOR_CST_ELT", "(", "arg0", ",", "i", ")", ";"], "ground_truth": ["tree", "e1", "=", "VECTOR_CST_ELT", "(", "arg1", ",", "i", ")", ";"], "File": "sparc", "Func": "sparc_fold_builtin", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 699, "Length": 330, "Cover_Rate": 0.46875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addRegPairOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "RegNo", "=", "getRegPair", "(", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "RegNo", "++", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "RegNo", ")", ")", ";"], "File": "MipsAsmParser19", "Func": "addRegPairOperands", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 700, "Length": 53, "Cover_Rate": 0.9814814814814815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_psrad128_mask", "(", "(", "__v4si", ")", "__A", ",", "(", "__v4si", ")", "__B", ",", "(", "__v4si", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_mask_sra_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 701, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_psravq128_mask", "(", "(", "__v2di", ")", "__X", ",", "(", "__v2di", ")", "__Y", ",", "(", "__v2di", ")", "_mm_setzero_si128", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_srav_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 702, "Length": 31, "Cover_Rate": 0.5849056603773585, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdrOpc", ")", ")", ";", "if", "(", "RPI", ".", "isPaired", "(", ")", ")", "{", "MIB", ".", "addReg", "(", "Reg2", ",", "getDefRegState", "(", "true", ")", ")", ";", "MIB", ".", "addMemOperand", "(", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FrameIdxReg2", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "Size", ",", "Align", ")", ")", ";", "}", "MIB", ".", "addReg", "(", "Reg1", ",", "getDefRegState", "(", "true", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "RPI", ".", "Offset", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "MIB", ".", "addMemOperand", "(", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FrameIdxReg1", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "Size", ",", "Align", ")", ")", ";", "if", "(", "NeedsWinCFI", ")", "InsertSEH", "(", "MIB", ",", "TII", ",", "MachineInstr", "::", "FrameDestroy", ")", ";", "}", ";", "if", "(", "ReverseCSRRestoreSeq", ")", "for", "(", "const", "RegPairInfo", "&", "RPI", ":", "reverse", "(", "RegPairs", ")", ")", "EmitMI", "(", "RPI", ")", ";", "else", "for", "(", "const", "RegPairInfo", "&", "RPI", ":", "RegPairs", ")", "EmitMI", "(", "RPI", ")", ";", "if", "(", "NeedShadowCallStackProlog", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";"], "ground_truth": ["}"], "File": "AArch64FrameLowering105", "Func": "restoreCalleeSavedRegisters", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 703, "Length": 237, "Cover_Rate": 0.38349514563106796, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DF", "=", "dyn_cast_or_null", "<", "MCDataFragment", ">", "(", "DF", "->", "getNextNode", "(", ")", ")", ";", "if", "(", "!", "DF", ")", "return", "nullptr", ";", "Offset", "=", "<NUM_LIT>", ";", "}", "for", "(", "const", "MCFixup", "&", "F", ":", "DF", "->", "getFixups", "(", ")", ")", "{", "if", "(", "F", ".", "getOffset", "(", ")", "!=", "Offset", ")", "continue", ";", "switch", "(", "(", "unsigned", ")", "F", ".", "getKind", "(", ")", ")", "{", "default", ":", "continue", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "RISCVMCExpr20", "Func": "getPCRelHiFixup", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 704, "Length": 72, "Cover_Rate": 0.3412322274881517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "qword", "q", ";", "float", "f", "[", "<NUM_LIT>", "]", ";", "}", "x", ";", "x", ".", "f", "[", "<NUM_LIT>", "]", "=", "f", ";"], "ground_truth": ["return", "(", "x", ".", "q", ")", ";"], "File": "si2vmx", "Func": "si_from_float", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 705, "Length": 28, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vornq_m", "(", "float16x8_t", "__inactive", ",", "float16x8_t", "__a", ",", "float16x8_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__arm_vornq_m_f16", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vornq_m", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 706, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "III", "=", "Instructions", ".", "find", "(", "&", "MI", ")", ";", "if", "(", "III", "==", "Instructions", ".", "end", "(", ")", ")", "continue", ";"], "ground_truth": ["dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", "<<", "<STR_LIT>", "<<", "PrintState", "(", "III", "->", "second", ".", "Needs", ")", "<<", "<STR_LIT>", "<<", "PrintState", "(", "III", "->", "second", ".", "OutNeeds", ")", "<<", "'\\n'", ";"], "File": "SIWholeQuadMode", "Func": "printInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 707, "Length": 55, "Cover_Rate": 0.39285714285714285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>MCInstrInfo", "::", "hasNewValue", "(", "MCInstrInfo", "const", "&", "MCII", ",", "MCInst", "const", "&", "MCI", ")", "{"], "ground_truth": ["const", "uint64_t", "F", "=", "<ISA_LIT>MCInstrInfo", "::", "getDesc", "(", "MCII", ",", "MCI", ")", ".", "TSFlags", ";"], "File": "HexagonMCInstrInfo (2)1", "Func": "hasNewValue", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 708, "Length": 31, "Cover_Rate": 0.6595744680851063, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "||", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "||", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "return", "false", ";", "Destination", "=", "&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Source", "=", "&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Offset", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "*", "Sign", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMBaseInstrInfo25", "Func": "isAddImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 709, "Length": 79, "Cover_Rate": 0.5374149659863946, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Op", "->", "isLoad", "(", ")", "&&", "Op", "->", "getPseudoValue", "(", ")", "&&", "Op", "->", "getPseudoValue", "(", ")", "->", "kind", "(", ")", "==", "PseudoSourceValue", "::", "ConstantPool", ";"], "ground_truth": ["}"], "File": "PPCInstrInfo", "Func": "isLoadFromConstantPool", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 710, "Length": 28, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "<STR_LIT>", "(", "Value", ",", "Shift", ",", "RegWidth", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser (2)2", "Func": "isMOVZMovAlias", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 711, "Length": 20, "Cover_Rate": 0.32786885245901637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "NewCond", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewCond", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewCond", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewCond", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewCond", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewCond", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewCond", "=", "<STR_LIT>", ";"], "ground_truth": ["break", ";"], "File": "JVMInstrInfo", "Func": "reverseBranchCondition", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 712, "Length": 65, "Cover_Rate": 0.3051643192488263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "<", "<NUM_LIT>", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", "+", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "/", "<NUM_LIT>", ";", "else", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", "+", "(", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "-", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "}", "else", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", "&&", "(", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", ")", ")", "{", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", "&&", "!", "(", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ">", "<NUM_LIT>", "&&", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "<=", "<NUM_LIT>", ")", ")", "{", "*", "total", "=", "COSTS_N_INSNS", "(", "TARGET_COLDFIRE", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "return", "false", ";", "case", "MULT", ":", "if", "(", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "ZERO_EXTEND", "||", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "SIGN_EXTEND", ")", "&&", "GET_MODE", "(", "x", ")", "==", "SImode", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "MULW_COST", ")", ";", "else", "if", "(", "GET_MODE", "(", "x", ")", "==", "QImode", "||", "GET_MODE", "(", "x", ")", "==", "HImode", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "MULW_COST", ")", ";", "else", "*", "total", "=", "COSTS_N_INSNS", "(", "MULL_COST", ")", ";", "return", "true", ";", "case", "DIV", ":", "case", "UDIV", ":", "case", "MOD", ":", "case", "UMOD", ":", "if", "(", "GET_MODE", "(", "x", ")", "==", "QImode", "||", "GET_MODE", "(", "x", ")", "==", "HImode", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "DIVW_COST", ")", ";"], "ground_truth": ["else", "if", "(", "TARGET_CF_HWDIV", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";"], "File": "m68k3", "Func": "m68k_rtx_costs", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 713, "Length": 307, "Cover_Rate": 0.48346456692913387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DecodeGRRegsRegisterClass", "(", "Inst", ",", "Op1", ",", "Address", ",", "Decoder", ")", ";", "DecodeGRRegsRegisterClass", "(", "Inst", ",", "Op2", ",", "Address", ",", "Decoder", ")", ";", "}"], "ground_truth": ["return", "S", ";"], "File": "XCoreDisassembler21", "Func": "DecodeL2RInstruction", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 714, "Length": 26, "Cover_Rate": 0.325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_ia32_scatterdiv8di", "(", "__addr", ",", "__mask", ",", "(", "__v8di", ")", "__index", ",", "(", "__v8di", ")", "__v1", ",", "__scale", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin4", "Func": "_mm512_mask_i64scatter_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 715, "Length": 20, "Cover_Rate": 0.37735849056603776, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>RegisterInfo", "::", "<ISA_LIT>RegisterInfo", "(", "const", "<ISA_LIT>Subtarget", "&", "sti", ")", ":", "<ISA_LIT>BaseRegisterInfo", "(", "sti", ")", "{"], "ground_truth": ["}"], "File": "ARMRegisterInfo", "Func": "ARMRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 716, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CreateReg", "(", "Index", ",", "Str", ",", "RegKind_ACC", ",", "RegInfo", ",", "S", ",", "E", ",", "Parser", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmParser (2)4", "Func": "createACCReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 717, "Length": 19, "Cover_Rate": 0.38, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "checkType", "(", "N", "->", "getSrcValue", "(", ")", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG13", "Func": "isLocalLoad", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 718, "Length": 13, "Cover_Rate": 0.48148148148148145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vst1_lane_u16", "(", "uint16_t", "*", "__a", ",", "uint16x4_t", "__b", ",", "const", "int", "__lane", ")", "{", "*", "__a", "=", "__aarch64_vget_lane_any", "(", "__b", ",", "__lane", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon3_vst1_lane_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 719, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "CheckValueSize", "=", "[", "TargetElemMaxSize", "]", "(", "Value", "*", "OffsetElem", ")", "{", "ConstantInt", "*", "OConst", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "OffsetElem", ")", ";", "if", "(", "!", "OConst", ")", "return", "false", ";", "int", "SExtValue", "=", "OConst", "->", "getSExtValue", "(", ")", ";", "if", "(", "SExtValue", ">=", "TargetElemMaxSize", "||", "SExtValue", "<", "<NUM_LIT>", ")", "return", "false", ";", "return", "true", ";", "}", ";", "if", "(", "isa", "<", "FixedVectorType", ">", "(", "ConstOff", "->", "getType", "(", ")", ")", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "TargetElemCount", ";", "i", "++", ")", "{"], "ground_truth": ["if", "(", "!", "CheckValueSize", "(", "ConstOff", "->", "getAggregateElement", "(", "i", ")", ")", ")", "return", "false", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "checkOffsetSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 720, "Length": 105, "Cover_Rate": 0.5048076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "StNode", "&&", "StNode", "->", "getOffset", "(", ")", ".", "isUndef", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "BasePtr", "=", "StNode", "->", "getBasePtr", "(", ")", ";", "if", "(", "isa", "<", "FrameIndexSDNode", ">", "(", "BasePtr", ".", "getNode", "(", ")", ")", ")", "{", "return", "Op", ";"], "ground_truth": ["}"], "File": "VEISelLowering1", "Func": "lowerSTORE", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 721, "Length": 45, "Cover_Rate": 0.42452830188679247, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "bool", "reseveCallFrame", "=", "TFI", "->", "hasReservedCallFrame", "(", "MF", ")", ";", "int", "Opcode", "=", "I", "->", "getOpcode", "(", ")", ";", "bool", "isDestroy", "=", "Opcode", "==", "getCallFrameDestroyOpcode", "(", ")", ";", "DebugLoc", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "uint64_t", "Amount", "=", "!", "reseveCallFrame", "?", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ":", "<NUM_LIT>", ";", "uint64_t", "CalleeAmt", "=", "isDestroy", "?", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ":", "<NUM_LIT>", ";", "I", "=", "MBB", ".", "erase", "(", "I", ")", ";", "if", "(", "!", "reseveCallFrame", ")", "{", "if", "(", "Amount", "==", "<NUM_LIT>", ")", "return", ";", "Amount", "=", "(", "Amount", "+", "StackAlign", "-", "<NUM_LIT>", ")", "/", "StackAlign", "*", "StackAlign", ";", "MachineInstr", "*", "New", "=", "<NUM_LIT>", ";", "if", "(", "Opcode", "==", "getCallFrameSetupOpcode", "(", ")", ")", "{", "New", "=", "BuildMI", "(", "MF", ",", "DL", ",", "TII", ".", "get", "(", "getSUBriOpcode", "(", "Is64Bit", ",", "Amount", ")", ")", ",", "StackPtr", ")", ".", "addReg", "(", "StackPtr", ")", ".", "addImm", "(", "Amount", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "X86RegisterInfo34", "Func": "eliminateCallFramePseudoInstr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 722, "Length": 177, "Cover_Rate": 0.4957983193277311, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>CodePrinterPass", "(", "raw_ostream", "&", "o", ",", "<ISA_LIT>TargetMachine", "&", "tm", ",", "CodeGenOpt", "::", "Level", "OptLevel", ",", "bool", "verbose", ")", "{", "const", "<ISA_LIT>Subtarget", "*", "Subtarget", "=", "&", "tm", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "if", "(", "Subtarget", "->", "isFlavorIntel", "(", ")", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>IntelAsmPrinter", "(", "o", ",", "tm", ",", "tm", ".", "getTargetAsmInfo", "(", ")", ",", "OptLevel", ",", "verbose", ")", ";"], "File": "X86AsmPrinter24", "Func": "createX86CodePrinterPass", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 723, "Length": 66, "Cover_Rate": 0.7333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "MachineConstEvaluator", "::", "getCell", "(", "const", "RegisterSubReg", "&", "R", ",", "const", "CellMap", "&", "Inputs", ",", "LatticeCell", "&", "RC", ")", "{", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "R", ".", "Reg", ")", ")", "return", "false", ";", "const", "LatticeCell", "&", "L", "=", "Inputs", ".", "get", "(", "R", ".", "Reg", ")", ";", "if", "(", "!", "R", ".", "SubReg", ")", "{", "RC", "=", "L", ";"], "ground_truth": ["return", "!", "RC", ".", "isBottom", "(", ")", ";"], "File": "HexagonConstPropagation25", "Func": "getCell", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 724, "Length": 69, "Cover_Rate": 0.7419354838709677, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "SparseBitVector", "<", ">", "Reachable", ";", "for", "(", "auto", "II", "=", "++", "MachineBasicBlock", "::", "reverse_iterator", "(", "WWM", ")", ",", "IE", "=", "MBB", "->", "rend", "(", ")", ";", "II", "!=", "IE", ";", "++", "II", ")", "{", "addDefs", "(", "*", "II", ",", "Reachable", ")", ";", "}", "for", "(", "idf_iterator", "<", "MachineBasicBlock", "*", ">", "I", "=", "++", "idf_begin", "(", "MBB", ")", ",", "E", "=", "idf_end", "(", "MBB", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "for", "(", "const", "MachineInstr", "&", "MI", ":", "*", "*", "I", ")", "{", "addDefs", "(", "MI", ",", "Reachable", ")", ";", "}", "}", "LiveOut", "&=", "Reachable", ";", "bool", "Modified", "=", "false", ";", "for", "(", "unsigned", "Reg", ":", "LiveOut", ")", "{", "WWM", ".", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "Reg", ",", "false", ",", "true", ")", ")", ";", "if", "(", "LIS", ")", "{", "LIS", "->", "removeInterval", "(", "Reg", ")", ";", "LIS", "->", "createAndComputeVirtRegInterval", "(", "Reg", ")", ";"], "ground_truth": ["}"], "File": "SIFixWWMLiveness", "Func": "runOnWWMInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 725, "Length": 148, "Cover_Rate": 0.550185873605948, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "create<ISA_LIT>ELFStreamer", "(", "Ctx", ",", "MAB", ",", "OS", ",", "Emitter", ",", "false", ",", "T", ".", "getArch", "(", ")", "==", "Triple", "::", "thumb", ")", ";"], "ground_truth": ["}"], "File": "ARMMCTargetDesc (2)", "Func": "createELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 726, "Length": 25, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "*", "MaskTy", "=", "C", "->", "getType", "(", ")", ";", "unsigned", "MaskTySize", "=", "MaskTy", "->", "getPrimitiveSizeInBits", "(", ")", ";", "(", "void", ")", "MaskTySize", ";", "assert", "(", "(", "MaskTySize", "==", "<NUM_LIT>", "||", "MaskTySize", "==", "<NUM_LIT>", "||", "MaskTySize", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "ElSize", "==", "<NUM_LIT>", "||", "ElSize", "==", "<NUM_LIT>", "||", "ElSize", "==", "<NUM_LIT>", "||", "ElSize", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "SmallBitVector", "UndefElts", ";", "SmallVector", "<", "uint64_t", ",", "<NUM_LIT>", ">", "RawMask", ";", "if", "(", "!", "extractConstantMask", "(", "C", ",", "ElSize", ",", "UndefElts", ",", "RawMask", ")", ")", "return", ";", "unsigned", "NumElts", "=", "RawMask", ".", "size", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "{", "if", "(", "UndefElts", "[", "i", "]", ")", "{", "ShuffleMask", ".", "push_back", "(", "SM_SentinelUndef", ")", ";"], "ground_truth": ["continue", ";"], "File": "X86ShuffleDecodeConstantPool13", "Func": "DecodeVPERMVMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 727, "Length": 134, "Cover_Rate": 0.7570621468926554, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", ";", "return", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "unsigned", "char", "SH", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "char", "MB", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "char", "ME", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "bool", "useSubstituteMnemonic", "=", "false", ";", "if", "(", "SH", "<=", "<NUM_LIT>", "&&", "MB", "==", "<NUM_LIT>", "&&", "ME", "==", "(", "<NUM_LIT>", "-", "SH", ")", ")", "{", "O", "<<", "<STR_LIT>", ";", "useSubstituteMnemonic", "=", "true", ";", "}", "if", "(", "SH", "<=", "<NUM_LIT>", "&&", "MB", "==", "(", "<NUM_LIT>", "-", "SH", ")", "&&", "ME", "==", "<NUM_LIT>", ")", "{", "O", "<<", "<STR_LIT>", ";", "useSubstituteMnemonic", "=", "true", ";", "SH", "=", "<NUM_LIT>", "-", "SH", ";", "}", "if", "(", "useSubstituteMnemonic", ")", "{", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", "<<", "(", "unsigned", "int", ")", "SH", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["unsigned", "char", "SH", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";"], "File": "PPCInstPrinter47", "Func": "printInst", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 728, "Length": 247, "Cover_Rate": 0.3302139037433155, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "stackSlotSize", "(", ")", "{", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "TOYFrameLowering1", "Func": "stackSlotSize", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 729, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "VariantKind", "getKind", "(", ")", "const", "{"], "ground_truth": ["return", "Kind", ";"], "File": "CAHPMCExpr", "Func": "getKind", "Target": "CAHP", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 730, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MachineOperand", "copyRegOperandAsImplicit", "(", "const", "MachineOperand", "&", "Orig", ")", "{", "assert", "(", "!", "Orig", ".", "isImplicit", "(", ")", ")", ";"], "ground_truth": ["return", "MachineOperand", "::", "CreateReg", "(", "Orig", ".", "getReg", "(", ")", ",", "Orig", ".", "isDef", "(", ")", ",", "true", ",", "Orig", ".", "isKill", "(", ")", ",", "Orig", ".", "isDead", "(", ")", ",", "Orig", ".", "isUndef", "(", ")", ",", "Orig", ".", "isEarlyClobber", "(", ")", ",", "Orig", ".", "getSubReg", "(", ")", ",", "Orig", ".", "isDebug", "(", ")", ",", "Orig", ".", "isInternalRead", "(", ")", ")", ";"], "File": "SIShrinkInstructions (2)", "Func": "copyRegOperandAsImplicit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 731, "Length": 82, "Cover_Rate": 0.9879518072289156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "HexagonVectorPrint1", "Func": "getPassName", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 732, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_setzero_ps", "(", "void", ")", "{", "return", "__extension__", "(", "__m128", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";"], "ground_truth": ["}"], "File": "xmmintrin", "Func": "_mm_setzero_ps", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 733, "Length": 34, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SequenceMBBI", "->", "collectDebugValues", "(", "SelectDebugValues", ")", ";", "SelectDests", ".", "insert", "(", "SequenceMBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "}", "else", "{", "if", "(", "SequenceMBBI", "->", "hasUnmodeledSideEffects", "(", ")", "||", "SequenceMBBI", "->", "mayLoadOrStore", "(", ")", ")", "break", ";", "if", "(", "llvm", "::", "any_of", "(", "SequenceMBBI", "->", "operands", "(", ")", ",", "[", "&", "]", "(", "MachineOperand", "&", "MO", ")", "{", "return", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isUse", "(", ")", "&&", "SelectDests", ".", "count", "(", "MO", ".", "getReg", "(", ")", ")", ";", "}", ")", ")", "break", ";", "}", "}", "const", "TargetInstrInfo", "&", "TII", "=", "*", "BB", "->", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineFunction", "::", "iterator", "I", "=", "++", "BB", "->", "getIterator", "(", ")", ";", "MachineBasicBlock", "*", "HeadMBB", "=", "BB", ";", "MachineFunction", "*", "F", "=", "BB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "TailMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "IfFalseMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "F", "->", "insert", "(", "I", ",", "IfFalseMBB", ")", ";", "F", "->", "insert", "(", "I", ",", "TailMBB", ")", ";", "for", "(", "MachineInstr", "*", "DebugInstr", ":", "SelectDebugValues", ")", "{", "TailMBB", "->", "push_back", "(", "DebugInstr", "->", "removeFromParent", "(", ")", ")", ";", "}", "TailMBB", "->", "splice", "(", "TailMBB", "->", "end", "(", ")", ",", "HeadMBB", ",", "std", "::", "next", "(", "LastSelectPseudo", "->", "getIterator", "(", ")", ")", ",", "HeadMBB", "->", "end", "(", ")", ")", ";", "TailMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "HeadMBB", ")", ";", "HeadMBB", "->", "addSuccessor", "(", "IfFalseMBB", ")", ";", "HeadMBB", "->", "addSuccessor", "(", "TailMBB", ")", ";", "unsigned", "Opcode", "=", "getBranchOpcodeForIntCondCode", "(", "CC", ")", ";", "BuildMI", "(", "HeadMBB", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "LHS", ")", ".", "addReg", "(", "RHS", ")", ".", "addMBB", "(", "TailMBB", ")", ";", "IfFalseMBB", "->", "addSuccessor", "(", "TailMBB", ")", ";", "auto", "SelectMBBI", "=", "MI", ".", "getIterator", "(", ")", ";", "auto", "SelectEnd", "=", "std", "::", "next", "(", "LastSelectPseudo", "->", "getIterator", "(", ")", ")", ";", "auto", "InsertionPoint", "=", "TailMBB", "->", "begin", "(", ")", ";", "while", "(", "SelectMBBI", "!=", "SelectEnd", ")", "{", "auto", "Next", "=", "std", "::", "next", "(", "SelectMBBI", ")", ";", "if", "(", "isSelectPseudo", "(", "*", "SelectMBBI", ")", ")", "{", "BuildMI", "(", "*", "TailMBB", ",", "InsertionPoint", ",", "SelectMBBI", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "SelectMBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "SelectMBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "HeadMBB", ")", ".", "addReg", "(", "SelectMBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "IfFalseMBB", ")", ";"], "ground_truth": ["SelectMBBI", "->", "eraseFromParent", "(", ")", ";"], "File": "RISCVISelLowering", "Func": "emitSelectPseudo", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 734, "Length": 452, "Cover_Rate": 0.6348314606741573, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "}", ";", "auto", "MatchShift", "=", "[", "&", "]", "(", "int", "Shift", ")", "{", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "!=", "Size", "-", "Shift", ";", "++", "i", ")", "if", "(", "Mask", "[", "i", "]", ">=", "<NUM_LIT>", "&&", "Mask", "[", "i", "]", "!=", "Shift", "+", "i", ")", "return", "false", ";", "return", "true", ";", "}", ";", "for", "(", "int", "Shift", "=", "<NUM_LIT>", ";", "Shift", "!=", "Size", ";", "++", "Shift", ")", "if", "(", "CheckUndefs", "(", "Shift", ")", "&&", "MatchShift", "(", "Shift", ")", ")", "return", "Shift", ";"], "ground_truth": ["return", "-", "<NUM_LIT>", ";"], "File": "RISCVISelLowering20", "Func": "matchShuffleAsSlideDown", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 735, "Length": 91, "Cover_Rate": 0.6026490066225165, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MIB", ".", "setMemRefs", "(", "MI", "->", "memoperands", "(", ")", ")", ";", "if", "(", "unsigned", "OldInstrNum", "=", "MI", "->", "peekDebugInstrNum", "(", ")", ")", "{", "unsigned", "Subreg", "=", "TRI", "->", "getSubRegIndex", "(", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["unsigned", "NewInstrNum", "=", "MIB", "->", "getDebugInstrNum", "(", "*", "MF", ")", ";"], "File": "X86FixupBWInsts", "Func": "tryReplaceLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 736, "Length": 64, "Cover_Rate": 0.3595505617977528, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "LaneSize", "=", "Mask", ".", "size", "(", ")", "/", "<NUM_LIT>", ";", "bool", "LaneCrossing", "[", "<NUM_LIT>", "]", "=", "{", "false", ",", "false", "}", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "Size", "=", "Mask", ".", "size", "(", ")", ";", "i", "<", "Size", ";", "++", "i", ")", "if", "(", "Mask", "[", "i", "]", ">=", "<NUM_LIT>", "&&", "(", "Mask", "[", "i", "]", "%", "Size", ")", "/", "LaneSize", "!=", "i", "/", "LaneSize", ")", "LaneCrossing", "[", "(", "Mask", "[", "i", "]", "%", "Size", ")", "/", "LaneSize", "]", "=", "true", ";", "if", "(", "!", "LaneCrossing", "[", "<NUM_LIT>", "]", "||", "!", "LaneCrossing", "[", "<NUM_LIT>", "]", ")", "return", "splitAndLowerVectorShuffle", "(", "DL", ",", "VT", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ";", "if", "(", "isSingleInputShuffleMask", "(", "Mask", ")", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "FlippedBlendMask", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "Size", "=", "Mask", ".", "size", "(", ")", ";", "i", "<", "Size", ";", "++", "i", ")", "FlippedBlendMask", ".", "push_back", "(", "Mask", "[", "i", "]", "<", "<NUM_LIT>", "?", "-", "<NUM_LIT>", ":", "(", "(", "(", "Mask", "[", "i", "]", "%", "Size", ")", "/", "LaneSize", "==", "i", "/", "LaneSize", ")", "?", "Mask", "[", "i", "]", ":", "Mask", "[", "i", "]", "%", "LaneSize", "+", "(", "i", "/", "LaneSize", ")", "*", "LaneSize", "+", "Size", ")", ")", ";", "unsigned", "PERMMask", "=", "<NUM_LIT>", "|", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "SDValue", "Flipped", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "V1", ",", "DAG", ".", "getConstant", "(", "PERMMask", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "DL", ",", "V1", ",", "Flipped", ",", "FlippedBlendMask", ")", ";", "}"], "ground_truth": ["return", "lowerVectorShuffleAsDecomposedShuffleBlend", "(", "DL", ",", "VT", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ";"], "File": "X86ISelLowering (2)3", "Func": "lowerVectorShuffleAsLanePermuteAndBlend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 737, "Length": 285, "Cover_Rate": 0.8689024390243902, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "break", ";", "case", "CCValAssign", "::", "AExtUpper", ":", "case", "CCValAssign", "::", "SExtUpper", ":", "case", "CCValAssign", "::", "ZExtUpper", ":", "{", "unsigned", "ValSizeInBits", "=", "ArgVT", ".", "getSizeInBits", "(", ")", ";", "unsigned", "LocSizeInBits", "=", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", ";", "unsigned", "Opcode", "=", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExtUpper", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Val", "=", "DAG", ".", "getNode", "(", "Opcode", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Val", ",", "DAG", ".", "getConstant", "(", "LocSizeInBits", "-", "ValSizeInBits", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "MipsISelLowering (2)5", "Func": "UnpackFromArgumentSlot", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 738, "Length": 108, "Cover_Rate": 0.3176470588235294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "X", ".", "getValueType", "(", ")", "!=", "VT", ")", ";", "SDValue", "NewX", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "X", ")", ",", "VT", ",", "X", ")", ";", "InsertDAGNode", "(", "DAG", ",", "N", ",", "NewX", ")", ";", "X", "=", "NewX", ";", "}", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "NewSRLAmt", "=", "DAG", ".", "getConstant", "(", "ShiftAmt", "+", "AMShiftAmt", ",", "<STR_LIT>", ")", ";", "SDValue", "NewSRL", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "X", ",", "NewSRLAmt", ")", ";", "SDValue", "NewSHLAmt", "=", "DAG", ".", "getConstant", "(", "AMShiftAmt", ",", "<STR_LIT>", ")", ";", "SDValue", "NewSHL", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "NewSRL", ",", "NewSHLAmt", ")", ";", "InsertDAGNode", "(", "DAG", ",", "N", ",", "NewSRLAmt", ")", ";", "InsertDAGNode", "(", "DAG", ",", "N", ",", "NewSRL", ")", ";", "InsertDAGNode", "(", "DAG", ",", "N", ",", "NewSHLAmt", ")", ";", "InsertDAGNode", "(", "DAG", ",", "N", ",", "NewSHL", ")", ";", "DAG", ".", "ReplaceAllUsesWith", "(", "N", ",", "NewSHL", ")", ";", "AM", ".", "Scale", "=", "<NUM_LIT>", "<<", "AMShiftAmt", ";", "AM", ".", "IndexReg", "=", "NewSRL", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "X86ISelDAGToDAG116", "Func": "FoldMaskAndShiftToScale", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 739, "Length": 175, "Cover_Rate": 0.38293216630196936, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterSubReg", "Reg", "(", "MO", ")", ";", "if", "(", "Reg", ".", "S", "&&", "Reg", ".", "S", "!=", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "!", "PredGPRs", ".", "count", "(", "Reg", ")", ")", "return", "false", ";", "}", "MachineBasicBlock", "&", "B", "=", "*", "MI", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "NewOpc", "=", "getPredForm", "(", "Opc", ")", ";", "if", "(", "NewOpc", "==", "<NUM_LIT>", ")", "{", "switch", "(", "Opc", ")", "{", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "TargetOpcode", "::", "COPY", ";", "break", ";", "default", ":", "return", "false", ";", "}", "RegisterSubReg", "PR", "=", "getPredRegFor", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "isScalarPred", "(", "PR", ")", ")", "return", "false", ";", "NumOps", "=", "<NUM_LIT>", ";", "}", "MachineOperand", "&", "Op0", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "Op0", ".", "isDef", "(", ")", ")", ";", "RegisterSubReg", "OutR", "(", "Op0", ")", ";", "const", "TargetRegisterClass", "*", "PredRC", "=", "&", "<STR_LIT>", ";", "RegisterSubReg", "NewPR", "=", "MRI", "->", "createVirtualRegister", "(", "PredRC", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "B", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ",", "NewPR", ".", "R", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumOps", ";", "++", "i", ")", "{"], "File": "HexagonGenPredicate1", "Func": "convertToPredForm", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 740, "Length": 212, "Cover_Rate": 0.4491525423728814, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallBSSSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_NOBITS", ",", "ELF", "::", "SHF_WRITE", "|", "ELF", "::", "SHF_ALLOC", "|", "ELF", "::", "SHF_MIPS_GPREL", ")", ";"], "ground_truth": ["this", "->", "TM", "=", "&", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "&", ">", "(", "TM", ")", ";"], "File": "MipsTargetObjectFile21", "Func": "Initialize", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 741, "Length": 42, "Cover_Rate": 0.44680851063829785, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OPCODE", "(", "TEND", ")", ";", "OPCODE", "(", "BYTE_MASK", ")", ";", "OPCODE", "(", "ROTATE_MASK", ")", ";", "OPCODE", "(", "REPLICATE", ")", ";", "OPCODE", "(", "JOIN_DWORDS", ")", ";", "OPCODE", "(", "SPLAT", ")", ";", "OPCODE", "(", "MERGE_HIGH", ")", ";", "OPCODE", "(", "MERGE_LOW", ")", ";", "OPCODE", "(", "SHL_DOUBLE", ")", ";", "OPCODE", "(", "PERMUTE_DWORDS", ")", ";", "OPCODE", "(", "PERMUTE", ")", ";", "OPCODE", "(", "PACK", ")", ";", "OPCODE", "(", "PACKS_CC", ")", ";", "OPCODE", "(", "PACKLS_CC", ")", ";", "OPCODE", "(", "UNPACK_HIGH", ")", ";", "OPCODE", "(", "UNPACKL_HIGH", ")", ";", "OPCODE", "(", "UNPACK_LOW", ")", ";", "OPCODE", "(", "UNPACKL_LOW", ")", ";", "OPCODE", "(", "VSHL_BY_SCALAR", ")", ";", "OPCODE", "(", "VSRL_BY_SCALAR", ")", ";", "OPCODE", "(", "VSRA_BY_SCALAR", ")", ";", "OPCODE", "(", "VSUM", ")", ";", "OPCODE", "(", "VICMPE", ")", ";", "OPCODE", "(", "VICMPH", ")", ";", "OPCODE", "(", "VICMPHL", ")", ";", "OPCODE", "(", "VICMPES", ")", ";", "OPCODE", "(", "VICMPHS", ")", ";", "OPCODE", "(", "VICMPHLS", ")", ";", "OPCODE", "(", "VFCMPE", ")", ";", "OPCODE", "(", "STRICT_VFCMPE", ")", ";", "OPCODE", "(", "STRICT_VFCMPES", ")", ";", "OPCODE", "(", "VFCMPH", ")", ";", "OPCODE", "(", "STRICT_VFCMPH", ")", ";", "OPCODE", "(", "STRICT_VFCMPHS", ")", ";", "OPCODE", "(", "VFCMPHE", ")", ";", "OPCODE", "(", "STRICT_VFCMPHE", ")", ";", "OPCODE", "(", "STRICT_VFCMPHES", ")", ";", "OPCODE", "(", "VFCMPES", ")", ";", "OPCODE", "(", "VFCMPHS", ")", ";", "OPCODE", "(", "VFCMPHES", ")", ";", "OPCODE", "(", "VFTCI", ")", ";", "OPCODE", "(", "VEXTEND", ")", ";", "OPCODE", "(", "STRICT_VEXTEND", ")", ";", "OPCODE", "(", "VROUND", ")", ";", "OPCODE", "(", "STRICT_VROUND", ")", ";", "OPCODE", "(", "VTM", ")", ";", "OPCODE", "(", "VFAE_CC", ")", ";", "OPCODE", "(", "VFAEZ_CC", ")", ";", "OPCODE", "(", "VFEE_CC", ")", ";", "OPCODE", "(", "VFEEZ_CC", ")", ";", "OPCODE", "(", "VFENE_CC", ")", ";", "OPCODE", "(", "VFENEZ_CC", ")", ";", "OPCODE", "(", "VISTR_CC", ")", ";", "OPCODE", "(", "VSTRC_CC", ")", ";", "OPCODE", "(", "VSTRCZ_CC", ")", ";", "OPCODE", "(", "VSTRS_CC", ")", ";", "OPCODE", "(", "VSTRSZ_CC", ")", ";", "OPCODE", "(", "TDC", ")", ";", "OPCODE", "(", "ATOMIC_SWAPW", ")", ";", "OPCODE", "(", "ATOMIC_LOADW_ADD", ")", ";", "OPCODE", "(", "ATOMIC_LOADW_SUB", ")", ";", "OPCODE", "(", "ATOMIC_LOADW_AND", ")", ";", "OPCODE", "(", "ATOMIC_LOADW_OR", ")", ";"], "ground_truth": ["OPCODE", "(", "ATOMIC_LOADW_XOR", ")", ";"], "File": "SystemZISelLowering117", "Func": "getTargetNodeName", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 742, "Length": 320, "Cover_Rate": 0.4892966360856269, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "MemARS", "(", "ArRn", "reg", ",", "ArStep", "step", ")", "{", "return", "<STR_LIT>", "+", "DsmArRn", "(", "reg", ")", "+", "DsmArStep", "(", "step", ")", "+", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "disassembler", "Func": "MemARS", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 743, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine32", "::", "<ISA_LIT>TargetMachine32", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "<ISA_LIT>TargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "false", ")", "{"], "ground_truth": ["}"], "File": "NVPTXTargetMachine (2)", "Func": "NVPTXTargetMachine32", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 744, "Length": 63, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "i", "--", ")", "{", "if", "(", "cfun_gpr_save_slot", "(", "i", ")", "==", "SAVE_SLOT_NONE", ")", "continue", ";", "while", "(", "(", "!", "call_really_used_regs", "[", "save_reg_slot", "]", "||", "df_regs_ever_live_p", "(", "save_reg_slot", ")", "||", "cfun_fpr_save_p", "(", "save_reg_slot", ")", ")", "&&", "FP_REGNO_P", "(", "save_reg_slot", ")", ")", "save_reg_slot", "++", ";", "if", "(", "!", "FP_REGNO_P", "(", "save_reg_slot", ")", ")", "{", "for", "(", "j", "=", "<NUM_LIT>", ";", "j", "<=", "<NUM_LIT>", ";", "j", "++", ")", "if", "(", "FP_REGNO_P", "(", "cfun_gpr_save_slot", "(", "j", ")", ")", ")", "cfun_gpr_save_slot", "(", "j", ")", "=", "SAVE_SLOT_STACK", ";", "break", ";", "}", "cfun_gpr_save_slot", "(", "i", ")", "=", "save_reg_slot", "++", ";"], "ground_truth": ["}"], "File": "s3905", "Func": "s390_register_info_gprtofpr", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 745, "Length": 104, "Cover_Rate": 0.7647058823529411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasBaseOrIndexReg", "(", ")", "const", "{", "return", "IndexReg", ".", "getNode", "(", ")", "!=", "<NUM_LIT>", "||", "Base", ".", "Reg", ".", "getNode", "(", ")", "!=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "X86ISelDAGToDAG132", "Func": "hasBaseOrIndexReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 746, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "EmitARM64WinCFIPrologEnd", "(", ")", "{"], "ground_truth": ["}"], "File": "AArch64TargetStreamer1", "Func": "EmitARM64WinCFIPrologEnd", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 747, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tls", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "UNSPEC", ")", "{", "char", "off", "=", "which", "==", "RS6000_PLTSEQ_PLT_PCREL34", "?", "'8'", ":", "'4'", ";", "if", "(", "XINT", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", "==", "UNSPEC_TLSGD", ")", "sprintf", "(", "tls", ",", "<STR_LIT>", ",", "off", ",", "rel64", ")", ";", "else", "if", "(", "XINT", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", "==", "UNSPEC_TLSLD", ")", "sprintf", "(", "tls", ",", "<STR_LIT>", ",", "off", ",", "rel64", ")", ";", "}", "gcc_assert", "(", "DEFAULT_ABI", "==", "ABI_ELFv2", "||", "DEFAULT_ABI", "==", "ABI_V4", ")", ";", "static", "char", "str", "[", "<NUM_LIT>", "]", ";", "char", "off", "=", "WORDS_BIG_ENDIAN", "?", "'2'", ":", "'4'", ";", "const", "char", "*", "addend", "=", "(", "DEFAULT_ABI", "==", "ABI_V4", "&&", "TARGET_SECURE_PLT", "&&", "flag_pic", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "switch", "(", "which", ")", "{", "case", "RS6000_PLTSEQ_TOCSAVE", ":", "sprintf", "(", "str", ",", "<STR_LIT>", "<STR_LIT>", ",", "TARGET_64BIT", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "tls", ",", "rel64", ")", ";", "break", ";", "case", "RS6000_PLTSEQ_PLT16_HA", ":", "if", "(", "DEFAULT_ABI", "==", "ABI_V4", "&&", "!", "flag_pic", ")", "sprintf", "(", "str", ",", "<STR_LIT>", "<STR_LIT>", ",", "tls", ",", "off", ",", "rel64", ")", ";", "else", "sprintf", "(", "str", ",", "<STR_LIT>", "<STR_LIT>", ",", "tls", ",", "off", ",", "rel64", ",", "addend", ")", ";", "break", ";"], "ground_truth": ["case", "RS6000_PLTSEQ_PLT16_LO", ":"], "File": "rs6000", "Func": "rs6000_pltseq_template", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 748, "Length": 207, "Cover_Rate": 0.646875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "Subtarget", "->", "hasSSE1", "(", ")", ")", "{", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "<STR_LIT>", ";", "}", "else", "{", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "<STR_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "Subtarget", "->", "hasSSE2", "(", ")", ")", "{", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "<STR_LIT>", ";", "}", "else", "{", "Opc", "=", "<STR_LIT>", ";"], "ground_truth": ["RC", "=", "<STR_LIT>", ";"], "File": "X86FastISel117", "Func": "X86FastEmitLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 749, "Length": 80, "Cover_Rate": 0.3125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FrameLowering", "::", "~", "<ISA_LIT>FrameLowering", "(", ")", "{"], "ground_truth": ["}"], "File": "R600FrameLowering9", "Func": "~R600FrameLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 750, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "IE", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "IE", ";", ")", "{", "MachineInstr", "&", "MI", "=", "*", "I", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "NeedFence", "=", "false", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "NeedFence", "=", "true", ";", "++", "I", ";", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", ")", ";", "unsigned", "OutReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "InReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "GPR3", "=", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "Opc1", ",", "Opc2", ";", "const", "unsigned", "OrigRegs", "[", "]", "=", "{", "OutReg", ",", "InReg", ",", "GPR3", "}", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Opc1", "=", "<STR_LIT>", ";", "Opc2", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc1", "=", "<STR_LIT>", ";", "Opc2", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc1", "=", "<STR_LIT>", ";", "Opc2", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc1", "=", "<STR_LIT>", ";", "Opc2", "=", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "NeedFence", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MachineInstr", "*", "Addi", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "Opc1", ")", ",", "GPR3", ")", ".", "addReg", "(", "InReg", ")", ";", "Addi", "->", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["MachineBasicBlock", "::", "iterator", "First", "=", "I", ";"], "File": "PPCTLSDynamicCall17", "Func": "processBlock", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 751, "Length": 325, "Cover_Rate": 0.593065693430657, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineLoopInfo", "::", "iterator", "It", "=", "MLI", "->", "begin", "(", ")", ",", "E", "=", "MLI", "->", "end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "for", "(", "MachineLoop", "*", "ML", ":", "depth_first", "(", "*", "It", ")", ")", "NestedLoops", ".", "push_back", "(", "ML", ")", ";", "if", "(", "NestedLoops", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "int", "Num", "=", "<NUM_LIT>", ";", "for", "(", "std", "::", "vector", "<", "MachineLoop", "*", ">", "::", "reverse_iterator", "It", "=", "NestedLoops", ".", "rbegin", "(", ")", ",", "E", "=", "NestedLoops", ".", "rend", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "MachineLoop", "*", "ExaminedLoop", "=", "*", "It", ";", "if", "(", "ExaminedLoop", "->", "getNumBlocks", "(", ")", "==", "<NUM_LIT>", "||", "Visited", "[", "ExaminedLoop", "]", ")", "continue", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "ExaminedLoop", "->", "dump", "(", ")", ";", ")", ";", "int", "NumBreak", "=", "mergeLoop", "(", "ExaminedLoop", ")", ";", "if", "(", "NumBreak", "==", "-", "<NUM_LIT>", ")", "break", ";", "Num", "+=", "NumBreak", ";", "}"], "ground_truth": ["return", "Num", ";"], "File": "AMDILCFGStructurizer1", "Func": "loopendPatternMatch", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 752, "Length": 165, "Cover_Rate": 0.9065934065934066, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerLOAD", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "Op", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "return", "LowerVectorLoad", "(", "Op", ",", "DAG", ")", ";", "assert", "(", "Op", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "LoadSDNode", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "Op", ")", ";", "SDValue", "Chain", "=", "LD", "->", "getChain", "(", ")", ";", "SDValue", "BasePtr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "LD", "->", "getMemOperand", "(", ")", ";", "SDValue", "NewLD", "=", "DAG", ".", "getExtLoad", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ",", "Chain", ",", "BasePtr", ",", "<STR_LIT>", ",", "MMO", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "NewLD", ")", ";"], "ground_truth": ["SDValue", "Ops", "[", "]", "=", "{", "Result", ",", "SDValue", "(", "NewLD", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", "}", ";"], "File": "PPCISelLowering (2)2", "Func": "LowerLOAD", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 753, "Length": 158, "Cover_Rate": 0.88268156424581, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "<ISA_LIT>Instr", "&", "ISJ", ":", "insts", "(", ")", ")", "{", "const", "bool", "RequiresSlot", "=", "<ISA_LIT>MCInstrInfo", "::", "requiresSlot", "(", "STI", ",", "*", "ISJ", ".", "ID", ")", ";", "if", "(", "!", "RequiresSlot", ")", "ISJ", ".", "Core", ".", "setAllUnits", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "HexagonShuffler10", "Func": "permitNonSlot", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 754, "Length": 42, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "ST", "->", "hasPOPCNT", "(", ")", "?", "PSK_FastHardware", ":", "PSK_Software", ";"], "ground_truth": ["}"], "File": "X86TargetTransformInfo112", "Func": "getPopcntSupport", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 755, "Length": 12, "Cover_Rate": 0.35294117647058826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "<ISA_LIT>Subtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "Subtarget", ";"], "ground_truth": ["}"], "File": "XCoreTargetMachine1", "Func": "getSubtargetImpl", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 756, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "constant_multiple_p", "(", "offset", ",", "GET_MODE_SIZE", "(", "mode", ")", ",", "&", "multiple", ")", "&&", "IN_RANGE", "(", "multiple", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "aarch64", "Func": "offset_6bit_unsigned_scaled_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 757, "Length": 26, "Cover_Rate": 0.6341463414634146, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "Src0SubRC", "=", "RI", ".", "getSubRegClass", "(", "Src0RC", ",", "<STR_LIT>", ")", ";", "MachineOperand", "SrcReg0Sub0", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src0", ",", "Src0RC", ",", "<STR_LIT>", ",", "Src0SubRC", ")", ";", "const", "TargetRegisterClass", "*", "DestRC", "=", "MRI", ".", "getRegClass", "(", "Dest", ".", "getReg", "(", ")", ")", ";", "const", "TargetRegisterClass", "*", "NewDestRC", "=", "RI", ".", "getEquivalentVGPRClass", "(", "DestRC", ")", ";", "const", "TargetRegisterClass", "*", "NewDestSubRC", "=", "RI", ".", "getSubRegClass", "(", "NewDestRC", ",", "<STR_LIT>", ")", ";", "unsigned", "DestSub0", "=", "MRI", ".", "createVirtualRegister", "(", "NewDestSubRC", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "InstDesc", ",", "DestSub0", ")", ".", "addOperand", "(", "SrcReg0Sub0", ")", ";", "MachineOperand", "SrcReg0Sub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src0", ",", "Src0RC", ",", "<STR_LIT>", ",", "Src0SubRC", ")", ";"], "ground_truth": ["unsigned", "DestSub1", "=", "MRI", ".", "createVirtualRegister", "(", "NewDestSubRC", ")", ";"], "File": "SIInstrInfo100", "Func": "splitScalar64BitUnaryOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 758, "Length": 130, "Cover_Rate": 0.36827195467422097, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "pdp11_option_override", "(", "void", ")", "{"], "ground_truth": ["if", "(", "TARGET_DEC_ASM", ")", "{"], "File": "pdp11", "Func": "pdp11_option_override", "Target": "pdp11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 759, "Length": 12, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{"], "ground_truth": ["}"], "File": "mprocRegisterInfo", "Func": "eliminateCallFramePseudoInstr", "Target": "mproc", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 760, "Length": 18, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>LowerI1Copies", "(", ")", ";"], "ground_truth": ["}"], "File": "SILowerI1Copies", "Func": "createSILowerI1CopiesPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 761, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "case", "'r'", ":", "if", "(", "VT", "==", "<STR_LIT>", "&&", "<ISA_LIT>SubTarget", ".", "is<ISA_LIT>64", "(", ")", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "case", "'f'", ":", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "break", ";", "case", "'v'", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "case", "'y'", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "}", "}", "return", "TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "Constraint", ",", "VT", ")", ";"], "ground_truth": ["}"], "File": "PPCISelLowering50", "Func": "getRegForInlineAsmConstraint", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 762, "Length": 136, "Cover_Rate": 0.5787234042553191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["uint32_t", "Val", "=", "-", "CE", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addThumbModImmNeg8_255Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 763, "Length": 25, "Cover_Rate": 0.423728813559322, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RECORD_OR_UNION_TYPE_P", "(", "type", ")", ")", "{", "msize", "=", "int_size_in_bytes", "(", "type", ")", ";", "}", "}", "return", "msize", "!=", "<NUM_LIT>", "&&", "msize", "!=", "<NUM_LIT>", "&&", "msize", "!=", "<NUM_LIT>", "&&", "msize", "!=", "<NUM_LIT>", ";", "}", "else", "if", "(", "arg", ".", "type", "&&", "int_size_in_bytes", "(", "arg", ".", "type", ")", "==", "-", "<NUM_LIT>", ")", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "i386", "Func": "ix86_pass_by_reference", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 764, "Length": 59, "Cover_Rate": 0.427536231884058, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "Opc", "=", "<STR_LIT>", ",", "DestReg", "=", "<NUM_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "Opc", "=", "<STR_LIT>", ",", "DestReg", "=", "<NUM_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "addImm", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "return", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "{", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ",", "ZeroReg", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ",", "SrcReg", "=", "<NUM_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ",", "SrcReg", "=", "<NUM_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "MipsSEInstrInfo18", "Func": "copyPhysReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 765, "Length": 287, "Cover_Rate": 0.3400473933649289, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getBranchTarget7OpValueMM", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "MO", ".", "getImm", "(", ")", ">>", "<NUM_LIT>", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";"], "File": "MipsMCCodeEmitter (2)", "Func": "getBranchTarget7OpValueMM", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 766, "Length": 75, "Cover_Rate": 0.7281553398058253, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isVSrcV2B16", "(", ")", "const", "{"], "ground_truth": ["return", "isVSrcB16", "(", ")", "||", "isLiteralImm", "(", "<STR_LIT>", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isVSrcV2B16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 767, "Length": 16, "Cover_Rate": 0.8421052631578947, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vminnmaq_m", "(", "float32x4_t", "__a", ",", "float32x4_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__arm_vminnmaq_m_f32", "(", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vminnmaq_m", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 768, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "HexagonISelLowering21", "Func": "getTargetNodeName", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 769, "Length": 174, "Cover_Rate": 0.5403726708074534, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "X86EnqueueExits", "Func": "getPassName", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 770, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "cpu", ";", "int", "i", ";", "if", "(", "argc", "<", "<NUM_LIT>", ")", "return", "NULL", ";", "if", "(", "strcmp", "(", "argv", "[", "<NUM_LIT>", "]", ",", "<STR_LIT>", ")", "&&", "strcmp", "(", "argv", "[", "<NUM_LIT>", "]", ",", "<STR_LIT>", ")", ")", "return", "NULL", ";", "implver", "=", "__builtin_alpha_implver", "(", ")", ";", "amask", "=", "__builtin_alpha_amask", "(", "~", "<NUM_LIT>", ")", ";", "cpu", "=", "NULL", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "cpu_types", "[", "i", "]", ".", "cpu", "!=", "NULL", ";", "i", "++", ")", "if", "(", "implver", "==", "cpu_types", "[", "i", "]", ".", "implver", "&&", "(", "~", "amask", "&", "cpu_types", "[", "i", "]", ".", "amask", ")", "==", "cpu_types", "[", "i", "]", ".", "amask", ")", "{", "cpu", "=", "cpu_types", "[", "i", "]", ".", "cpu", ";"], "ground_truth": ["break", ";"], "File": "driver-alpha", "Func": "host_detect_local_cpu", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 771, "Length": 120, "Cover_Rate": 0.43636363636363634, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "ResVT", ",", "Src", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "TruncVT", ",", "Res", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Res", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "}", "assert", "(", "Subtarget", ".", "hasDQI", "(", ")", "&&", "Subtarget", ".", "hasVLX", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "&&", "SrcVT", "==", "<STR_LIT>", ")", "{", "return", "DAG", ".", "getNode", "(", "IsSigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Src", ",", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ")", ")", ";", "}", "return", "SDValue", "(", ")", ";", "}", "assert", "(", "!", "VT", ".", "isVector", "(", ")", ")", ";", "bool", "UseSSEReg", "=", "isScalarFPTypeInSSEReg", "(", "SrcVT", ")", ";", "if", "(", "!", "IsSigned", "&&", "Subtarget", ".", "hasAVX512", "(", ")", ")", "{", "if", "(", "UseSSEReg", ")", "return", "Op", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "}", "if", "(", "VT", "==", "<STR_LIT>", "&&", "UseSSEReg", ")", "{", "assert", "(", "IsSigned", "&&", "<STR_LIT>", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Src", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Res", ")", ";", "}", "if", "(", "UseSSEReg", "&&", "IsSigned", ")", "return", "Op", ";", "if", "(", "SDValue", "V", "=", "FP_TO_INTHelper", "(", "Op", ",", "DAG", ",", "IsSigned", ")", ")", "return", "V", ";", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering108", "Func": "LowerFP_TO_INT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 772, "Length": 254, "Cover_Rate": 0.546236559139785, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "sh_get_pr_initial_val", "(", "void", ")", "{", "rtx", "val", "=", "get_hard_reg_initial_val", "(", "Pmode", ",", "PR_REG", ")", ";"], "ground_truth": ["return", "gen_rtx_UNSPEC", "(", "SImode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "val", ")", ",", "UNSPEC_RA", ")", ";"], "File": "sh", "Func": "sh_get_pr_initial_val", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 773, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm", "::", "FastISel", "*", "<STR_LIT>", "(", "FunctionLoweringInfo", "&", "funcInfo", ")", "{", "const", "TargetMachine", "&", "TM", "=", "funcInfo", ".", "MF", "->", "getTarget", "(", ")", ";", "const", "<ISA_LIT>Subtarget", "*", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";"], "ground_truth": ["if", "(", "Subtarget", "->", "isTargetIOS", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", "&&", "!", "Disable<ISA_LIT>FastISel", ")", "return", "new", "<ISA_LIT>FastISel", "(", "funcInfo", ")", ";"], "File": "ARMFastISel56", "Func": "createFastISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 774, "Length": 64, "Cover_Rate": 0.9142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "<STR_LIT>", ";", "if", "(", "Node", "->", "hasOneUse", "(", ")", ")", "return", "CurDAG", "->", "SelectNodeTo", "(", "Node", ",", "Opc", ",", "VT", ",", "TFI", ",", "imm", ")", ";", "return", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "VT", ",", "TFI", ",", "imm", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "SDValue", "Chain", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Callee", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "R20Reg", "=", "CurDAG", "->", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "InFlag", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "(", "isa", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "||", "(", "isa", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", ")", "{", "SDValue", "GPReg", "=", "CurDAG", "->", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Callee", ",", "GPReg", ",", "Chain", "}", ";", "SDValue", "Load", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Ops", ")", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "Load", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "CurDAG", "->", "getCopyToReg", "(", "Chain", ",", "dl", ",", "R20Reg", ",", "Load", ",", "InFlag", ")", ";", "}", "else", "Chain", "=", "CurDAG", "->", "getCopyToReg", "(", "Chain", ",", "dl", ",", "R20Reg", ",", "Callee", ",", "InFlag", ")", ";", "SDNode", "*", "ResNode", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "R20Reg", ",", "Chain", ")", ";", "Chain", "=", "SDValue", "(", "ResNode", ",", "<NUM_LIT>", ")", ";", "InFlag", "=", "SDValue", "(", "ResNode", ",", "<NUM_LIT>", ")", ";", "ReplaceUses", "(", "SDValue", "(", "Node", ",", "<NUM_LIT>", ")", ",", "Chain", ")", ";", "ReplaceUses", "(", "SDValue", "(", "Node", ",", "<NUM_LIT>", ")", ",", "InFlag", ")", ";", "return", "ResNode", ";", "}", "}", "}", "SDNode", "*", "ResNode", "=", "SelectCode", "(", "Node", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", ")", ";", "if", "(", "ResNode", "==", "NULL", "||", "ResNode", "==", "Node", ")", "DEBUG", "(", "Node", "->", "dump", "(", "CurDAG", ")", ")", ";", "else", "DEBUG", "(", "ResNode", "->", "dump", "(", "CurDAG", ")", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "ResNode", ";"], "File": "MBlazeISelDAGToDAG4", "Func": "Select", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 775, "Length": 349, "Cover_Rate": 0.7122448979591837, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer20", "Func": "getPassName", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 776, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "size", "=", "GET_MODE_SIZE", "(", "GET_MODE", "(", "dest", ")", ")", ";", "if", "(", "size", "==", "<NUM_LIT>", "&&", "FP_REG_RTX_P", "(", "src", ")", "&&", "FP_REG_RTX_P", "(", "dest", ")", ")", "return", "false", ";", "if", "(", "size", "==", "<NUM_LIT>", ")", "{", "if", "(", "FP_REG_RTX_P", "(", "dest", ")", "&&", "MEM_P", "(", "src", ")", ")", "return", "false", ";", "if", "(", "FP_REG_RTX_P", "(", "src", ")", "&&", "MEM_P", "(", "dest", ")", ")", "return", "false", ";", "}"], "ground_truth": ["return", "size", ">", "UNITS_PER_WORD", ";"], "File": "loongarch", "Func": "loongarch_split_move_p", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 777, "Length": 74, "Cover_Rate": 0.8705882352941177, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Ops", "[", "<NUM_LIT>", "]", "=", "SDNodeArg", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getTargetConstant", "(", "switchType", ",", "DL", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["Ops", "[", "<NUM_LIT>", "]", "=", "(", "SDNodeArg2", "==", "nullptr", ")", "?", "DAG", ".", "getUNDEF", "(", "ResultVT", ")", ":", "*", "SDNodeArg2", ";"], "File": "TPCISelLowering", "Func": "helperConvertIntNodeCreate", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 778, "Length": 60, "Cover_Rate": 0.35294117647058826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Reg", "==", "<STR_LIT>", "||", "Reg", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "TFI", ".", "hasFP", "(", "MF", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "+", "StringRef", "(", "RegName", ")", "+", "<STR_LIT>", ")", ";", "else", "{", "const", "<ISA_LIT>RegisterInfo", "*", "RegInfo", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "Register", "FrameReg", "=", "RegInfo", "->", "getPtrSizedFrameRegister", "(", "MF", ")", ";", "assert", "(", "(", "FrameReg", "==", "<STR_LIT>", "||", "FrameReg", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)6", "Func": "getRegisterByName", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 779, "Length": 72, "Cover_Rate": 0.4044943820224719, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "new_addr", "=", "scratch", ";", "}", "break", ";", "case", "REG", ":", "case", "SUBREG", ":", "if", "(", "!", "base_reg_operand", "(", "addr", ",", "GET_MODE", "(", "addr", ")", ")", ")", "{", "emit_insn", "(", "gen_rtx_SET", "(", "scratch", ",", "addr", ")", ")", ";", "new_addr", "=", "scratch", ";", "}", "break", ";", "case", "PLUS", ":", "op0", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "op1", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "base_reg_operand", "(", "op0", ",", "Pmode", ")", ")", "rs6000_secondary_reload_fail", "(", "__LINE__", ",", "reg", ",", "mem", ",", "scratch", ",", "store_p", ")", ";", "else", "if", "(", "int_reg_operand", "(", "op1", ",", "Pmode", ")", ")", "{", "if", "(", "(", "addr_mask", "&", "RELOAD_REG_INDEXED", ")", "==", "<NUM_LIT>", ")", "{", "emit_insn", "(", "gen_rtx_SET", "(", "scratch", ",", "addr", ")", ")", ";", "new_addr", "=", "scratch", ";", "}", "}", "else", "if", "(", "mode_supports_vsx_dform_quad", "(", "mode", ")", "&&", "CONST_INT_P", "(", "op1", ")", ")", "{", "if", "(", "(", "(", "addr_mask", "&", "RELOAD_REG_QUAD_OFFSET", ")", "==", "<NUM_LIT>", ")", "||", "!", "quad_address_p", "(", "addr", ",", "mode", ",", "false", ")", ")", "{", "emit_insn", "(", "gen_rtx_SET", "(", "scratch", ",", "addr", ")", ")", ";", "new_addr", "=", "scratch", ";", "}", "}", "else", "if", "(", "rs6000_legitimate_offset_address_p", "(", "mode", ",", "addr", ",", "false", ",", "true", ")", ")", "{", "if", "(", "(", "addr_mask", "&", "RELOAD_REG_OFFSET", ")", "==", "<NUM_LIT>", ")", "{", "emit_insn", "(", "gen_rtx_SET", "(", "scratch", ",", "addr", ")", ")", ";", "new_addr", "=", "scratch", ";", "}", "}", "else", "rs6000_secondary_reload_fail", "(", "__LINE__", ",", "reg", ",", "mem", ",", "scratch", ",", "store_p", ")", ";", "break", ";", "case", "LO_SUM", ":", "op0", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "op1", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "base_reg_operand", "(", "op0", ",", "Pmode", ")", ")", "rs6000_secondary_reload_fail", "(", "__LINE__", ",", "reg", ",", "mem", ",", "scratch", ",", "store_p", ")", ";", "else", "if", "(", "int_reg_operand", "(", "op1", ",", "Pmode", ")", ")", "{", "if", "(", "(", "addr_mask", "&", "RELOAD_REG_INDEXED", ")", "==", "<NUM_LIT>", ")", "{", "emit_insn", "(", "gen_rtx_SET", "(", "scratch", ",", "addr", ")", ")", ";", "new_addr", "=", "scratch", ";", "}", "}", "else", "if", "(", "mode_supports_vsx_dform_quad", "(", "mode", ")", ")", "{", "emit_insn", "(", "gen_rtx_SET", "(", "scratch", ",", "addr", ")", ")", ";", "new_addr", "=", "scratch", ";", "}", "else", "if", "(", "legitimate_lo_sum_address_p", "(", "mode", ",", "addr", ",", "false", ")", ")", "{", "if", "(", "(", "addr_mask", "&", "RELOAD_REG_OFFSET", ")", "==", "<NUM_LIT>", ")", "{", "emit_insn", "(", "gen_rtx_SET", "(", "scratch", ",", "addr", ")", ")", ";", "new_addr", "=", "scratch", ";", "}", "}", "else", "rs6000_secondary_reload_fail", "(", "__LINE__", ",", "reg", ",", "mem", ",", "scratch", ",", "store_p", ")", ";", "break", ";", "case", "SYMBOL_REF", ":", "case", "CONST", ":"], "ground_truth": ["case", "LABEL_REF", ":"], "File": "powerpcspe", "Func": "rs6000_secondary_reload_inner", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 780, "Length": 408, "Cover_Rate": 0.3915547024952015, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "match_load_op", "=", "<NUM_LIT>", ";", "switch", "(", "MaskN", "->", "getZExtValue", "(", ")", ")", "{", "default", ":", "return", ";", "case", "<NUM_LIT>", ":", "match_load_op", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "match_load_op", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "match_load_op", "=", "<STR_LIT>", ";", "break", ";", "}", "const", "RegisterSDNode", "*", "RegN", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "BaseV", ".", "getNode", "(", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "RegN", "||", "!", "Register", "::", "isVirtualRegister", "(", "RegN", "->", "getReg", "(", ")", ")", ")", "return", ";", "unsigned", "AndOpReg", "=", "RegN", "->", "getReg", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printReg", "(", "AndOpReg", ")", "<<", "'\\n'", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "FuncInfo", "->", "MBB", ";", "MachineInstr", "*", "MII", "=", "nullptr", ";", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "MI", ".", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MOP", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MOP", ".", "isReg", "(", ")", "||", "!", "MOP", ".", "isDef", "(", ")", ")", "continue", ";", "Register", "Reg", "=", "MOP", ".", "getReg", "(", ")", ";", "if", "(", "Register", "::", "isVirtualRegister", "(", "Reg", ")", "&&", "Reg", "==", "AndOpReg", ")", "{", "MII", "=", "&", "MI", ";", "break", ";", "}", "}", "}", "if", "(", "MII", "==", "nullptr", ")", "{", "if", "(", "!", "checkLoadDef", "(", "AndOpReg", ",", "match_load_op", ")", ")", "return", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "MII", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "'\\n'", ")", ";", "unsigned", "PrevReg", "=", "-", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "MII", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MOP", "=", "MII", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MOP", ".", "isReg", "(", ")", ")", "{", "if", "(", "MOP", ".", "isDef", "(", ")", ")", "continue", ";", "PrevReg", "=", "MOP", ".", "getReg", "(", ")", ";", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "PrevReg", ")", ")", "return", ";"], "ground_truth": ["if", "(", "!", "checkLoadDef", "(", "PrevReg", ",", "match_load_op", ")", ")", "return", ";"], "File": "BPFISelDAGToDAG23", "Func": "PreprocessTrunc", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 781, "Length": 349, "Cover_Rate": 0.5749588138385503, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableMicro<ISA_LIT>16", ",", "Instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "Result", ";", "}", "Result", "=", "readInstruction32", "(", "Bytes", ",", "Address", ",", "Size", ",", "Insn", ",", "IsBigEndian", ",", "true", ")", ";", "if", "(", "Result", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "has<ISA_LIT>32r6", "(", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableMicro<ISA_LIT>R632", ",", "Instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "Result", ";", "}", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableMicro<ISA_LIT>32", ",", "Instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "Result", ";", "}", "if", "(", "has<ISA_LIT>32r6", "(", ")", "&&", "isFP64", "(", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableMicro<ISA_LIT>32r6FP6432", ",", "Instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "Result", ";", "}", "}", "Size", "=", "<NUM_LIT>", ";", "return", "MCDisassembler", "::", "Fail", ";", "}", "Result", "=", "readInstruction32", "(", "Bytes", ",", "Address", ",", "Size", ",", "Insn", ",", "IsBigEndian", ",", "false", ")", ";", "if", "(", "Result", "==", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "hasCOP3", "(", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableCOP3_32", ",", "Instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "Result", ";", "}", "}", "if", "(", "has<ISA_LIT>32r6", "(", ")", "&&", "isGP64", "(", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTable<ISA_LIT>32r6_64r6_GP6432", ",", "Instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "Result", ";", "}", "}", "if", "(", "has<ISA_LIT>32r6", "(", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTable<ISA_LIT>32r6_64r632", ",", "Instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "Result", ";", "}", "}", "if", "(", "hasCn<ISA_LIT>", "(", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableCn<ISA_LIT>32", ",", "Instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";"], "ground_truth": ["return", "Result", ";"], "File": "MipsDisassembler45", "Func": "getInstruction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 782, "Length": 474, "Cover_Rate": 0.6752136752136753, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getStore", "(", "N", "->", "getChain", "(", ")", ",", "SDLoc", "(", "Op", ")", ",", "N", "->", "getVal", "(", ")", ",", "N", "->", "getBasePtr", "(", ")", ",", "N", "->", "getPointerInfo", "(", ")", ",", "N", "->", "isVolatile", "(", ")", ",", "N", "->", "isNonTemporal", "(", ")", ",", "N", "->", "getAlignment", "(", ")", ",", "N", "->", "getAAInfo", "(", ")", ")", ";", "}", "if", "(", "N", "->", "getMemoryVT", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "N", "->", "getAlignment", "(", ")", "<", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getTruncStore", "(", "N", "->", "getChain", "(", ")", ",", "SDLoc", "(", "Op", ")", ",", "N", "->", "getVal", "(", ")", ",", "N", "->", "getBasePtr", "(", ")", ",", "N", "->", "getPointerInfo", "(", ")", ",", "<STR_LIT>", ",", "N", "->", "isVolatile", "(", ")", ",", "N", "->", "isNonTemporal", "(", ")", ",", "N", "->", "getAlignment", "(", ")", ",", "N", "->", "getAAInfo", "(", ")", ")", ";", "}", "if", "(", "N", "->", "getMemoryVT", "(", ")", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getTruncStore", "(", "N", "->", "getChain", "(", ")", ",", "SDLoc", "(", "Op", ")", ",", "N", "->", "getVal", "(", ")", ",", "N", "->", "getBasePtr", "(", ")", ",", "N", "->", "getPointerInfo", "(", ")", ",", "<STR_LIT>", ",", "N", "->", "isVolatile", "(", ")", ",", "N", "->", "isNonTemporal", "(", ")", ",", "N", "->", "getAlignment", "(", ")", ",", "N", "->", "getAAInfo", "(", ")", ")", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "XCoreISelLowering16", "Func": "LowerATOMIC_STORE", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 783, "Length": 224, "Cover_Rate": 0.7111111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "for", "(", "unsigned", "SUNum", ":", "DAG", "->", "BottomUpIndex2SU", ")", "{", "SUnit", "*", "SU", "=", "&", "DAG", "->", "SUnits", "[", "SUNum", "]", ";", "unsigned", "color", "=", "CurrentColoring", "[", "SU", "->", "NodeNum", "]", ";", "std", "::", "set", "<", "unsigned", ">", "SUColors", ";", "if", "(", "CurrentColoring", "[", "SU", "->", "NodeNum", "]", "<=", "(", "int", ")", "DAGSize", ")", "continue", ";", "if", "(", "ColorCount", "[", "color", "]", ">", "<NUM_LIT>", ")", "continue", ";", "for", "(", "SDep", "&", "SuccDep", ":", "SU", "->", "Succs", ")", "{", "SUnit", "*", "Succ", "=", "SuccDep", ".", "getSUnit", "(", ")", ";", "if", "(", "SuccDep", ".", "isWeak", "(", ")", "||", "Succ", "->", "NodeNum", ">=", "DAGSize", ")", "continue", ";", "SUColors", ".", "insert", "(", "CurrentColoring", "[", "Succ", "->", "NodeNum", "]", ")", ";", "}", "if", "(", "SUColors", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "*", "SUColors", ".", "begin", "(", ")", "!=", "color", ")", "{", "--", "ColorCount", "[", "color", "]", ";"], "ground_truth": ["CurrentColoring", "[", "SU", "->", "NodeNum", "]", "=", "*", "SUColors", ".", "begin", "(", ")", ";"], "File": "SIMachineScheduler (2)", "Func": "colorMergeIfPossibleSmallGroupsToNextGroup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 784, "Length": 158, "Cover_Rate": 0.6638655462184874, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "Subtarget", ".", "getProcFamily", "(", ")", "==", "<ISA_LIT>Subtarget", "::", "ExynosM1", "||", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Imm", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "return", "(", "Subtarget", ".", "getProcFamily", "(", ")", "==", "<ISA_LIT>Subtarget", "::", "ExynosM1", "&&", "<STR_LIT>", "(", "Imm", ")", "<", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AArch64InstrInfo110", "Func": "isAsCheapAsAMove", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 785, "Length": 122, "Cover_Rate": 0.32020997375328086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printT2AddrModeImm8Operand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ";", "O", "<<", "markup", "(", "<STR_LIT>", ")", "<<", "<STR_LIT>", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO2", ".", "getImm", "(", ")", ";", "bool", "isSub", "=", "OffImm", "<", "<NUM_LIT>", ";", "if", "(", "OffImm", "==", "INT32_MIN", ")", "OffImm", "=", "<NUM_LIT>", ";", "if", "(", "isSub", ")", "{", "O", "<<", "<STR_LIT>", "<<", "markup", "(", "<STR_LIT>", ")", "<<", "<STR_LIT>", "<<", "-", "OffImm", "<<", "markup", "(", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "AlwaysPrintImm0", "||", "OffImm", ">", "<NUM_LIT>", ")", "{"], "ground_truth": ["O", "<<", "<STR_LIT>", "<<", "markup", "(", "<STR_LIT>", ")", "<<", "<STR_LIT>", "<<", "OffImm", "<<", "markup", "(", "<STR_LIT>", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printT2AddrModeImm8Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 786, "Length": 146, "Cover_Rate": 0.9299363057324841, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "case", "<STR_LIT>", ":", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", ">", "MinVLen", ")", "return", "false", ";", "MinVLen", "/=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "!", "Subtarget", ".", "hasStdExtZfh", "(", ")", ")", "return", "false", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "!", "Subtarget", ".", "hasStdExtF", "(", ")", ")", "return", "false", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "!", "Subtarget", ".", "hasStdExtD", "(", ")", ")", "return", "false", ";", "break", ";", "}", "unsigned", "LMul", "=", "divideCeil", "(", "VT", ".", "getSizeInBits", "(", ")", ",", "MinVLen", ")", ";"], "ground_truth": ["if", "(", "LMul", ">", "Subtarget", ".", "getMaxLMULForFixedLengthVectors", "(", ")", ")", "return", "false", ";"], "File": "RISCVISelLowering34", "Func": "useRVVForFixedLengthVectorVT", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 787, "Length": 118, "Cover_Rate": 0.5339366515837104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_OR_B64", ")", ",", "Dst", ")", ".", "addReg", "(", "Vcc", ")", ".", "addReg", "(", "Src", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow16", "Func": "IfBreak", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 788, "Length": 38, "Cover_Rate": 0.34545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "Constant", "*", ",", "<NUM_LIT>", ">", "CV1", ";", "CV1", ".", "push_back", "(", "ConstantFP", "::", "get", "(", "*", "Context", ",", "APFloat", "(", "APFloat", "::", "IEEEdouble", "(", ")", ",", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ")", ";", "CV1", ".", "push_back", "(", "ConstantFP", "::", "get", "(", "*", "Context", ",", "APFloat", "(", "APFloat", "::", "IEEEdouble", "(", ")", ",", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ")", ";", "Constant", "*", "C1", "=", "ConstantVector", "::", "get", "(", "CV1", ")", ";", "SDValue", "CPIdx1", "=", "DAG", ".", "getConstantPool", "(", "C1", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "SDValue", "XR1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "CLod0", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPIdx0", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "Unpck1", "=", "getUnpackl", "(", "DAG", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "XR1", ")", ",", "CLod0", ")", ";", "SDValue", "CLod1", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "dl", ",", "CLod0", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "CPIdx1", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "XR2F", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Unpck1", ")", ";", "SDValue", "Sub", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "XR2F", ",", "CLod1", ")", ";", "SDValue", "Result", ";", "if", "(", "Subtarget", ".", "hasSSE3", "(", ")", "&&", "shouldUseHorizontalOp", "(", "true", ",", "DAG", ",", "Subtarget", ")", ")", "{"], "ground_truth": ["Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Sub", ",", "Sub", ")", ";"], "File": "X86ISelLowering (2)6", "Func": "LowerUINT_TO_FP_i64", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 789, "Length": 271, "Cover_Rate": 0.5802997858672377, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_p16_p64", "(", "poly64x1_t", "__a", ")", "{", "return", "(", "poly16x4_t", ")", "__builtin_neon_vreinterpretv4hidi", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vreinterpret_p16_p64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 790, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "needDataTypeAsOperand", "(", "StringRef", "Mnemonic", ",", "SlotParser", "Slot", ",", "const", "FeatureBitset", "&", "Features", ")", "{"], "ground_truth": ["if", "(", "Mnemonic", ".", "startswith_lower", "(", "<STR_LIT>", ")", ")", "return", "false", ";"], "File": "TPCAsmParser", "Func": "needDataTypeAsOperand", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 791, "Length": 28, "Cover_Rate": 0.875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "return", "STI", ".", "hasLoadStoreOnCond", "(", ")", "&&", "getConditionalMove", "(", "Opcode", ")", ";"], "ground_truth": ["}"], "File": "SystemZInstrInfo47", "Func": "isPredicable", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 792, "Length": 22, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TARGET_ZVECTOR", ")", "return", "NULL", ";", "if", "(", "!", "VECTOR_TYPE_P", "(", "type1", ")", "||", "!", "VECTOR_TYPE_P", "(", "type2", ")", ")", "return", "NULL", ";", "bool1_p", "=", "s390_vector_bool_type_p", "(", "type1", ")", ";", "bool2_p", "=", "s390_vector_bool_type_p", "(", "type2", ")", ";", "if", "(", "!", "bool1_p", "&&", "!", "bool2_p", "&&", "TYPE_UNSIGNED", "(", "type1", ")", "!=", "TYPE_UNSIGNED", "(", "type2", ")", ")", "return", "N_", "(", "<STR_LIT>", ")", ";", "plusminus_p", "=", "(", "op", "==", "PLUS_EXPR", "||", "op", "==", "MINUS_EXPR", ")", ";", "muldiv_p", "=", "(", "op", "==", "MULT_EXPR", "||", "op", "==", "RDIV_EXPR", "||", "op", "==", "TRUNC_DIV_EXPR", "||", "op", "==", "CEIL_DIV_EXPR", "||", "op", "==", "FLOOR_DIV_EXPR", "||", "op", "==", "ROUND_DIV_EXPR", ")", ";"], "ground_truth": ["compare_p", "=", "(", "op", "==", "LT_EXPR", "||", "op", "==", "LE_EXPR", "||", "op", "==", "GT_EXPR", "||", "op", "==", "GE_EXPR", "||", "op", "==", "EQ_EXPR", "||", "op", "==", "NE_EXPR", ")", ";"], "File": "s390", "Func": "s390_invalid_binary_op", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 793, "Length": 131, "Cover_Rate": 0.5198412698412699, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PromoteAlloca", "(", ")", ":", "FunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUPromoteAlloca1", "Func": "AMDGPUPromoteAlloca", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 794, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "F", ".", "getName", "(", ")", "<<", "'\\n'", ")", ";", "ValueToValueMapTy", "dummy", ";", "Function", "*", "NewF", "=", "CloneFunction", "(", "&", "F", ",", "dummy", ")", ";", "setFeatures", "(", "*", "NewF", ",", "NewFeatures", ")", ";"], "ground_truth": ["if", "(", "F", ".", "hasName", "(", ")", ")", "{"], "File": "AMDGPUPropagateAttributes6", "Func": "cloneWithFeatures", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 795, "Length": 49, "Cover_Rate": 0.4117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vneg_s16", "(", "int16x4_t", "__a", ")", "{", "return", "-", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon1_vneg_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 796, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "OldVT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "unsigned", "OldSize", "=", "OldVT", ".", "getStoreSizeInBits", "(", ")", ";", "MemSDNode", "*", "MN", "=", "cast", "<", "MemSDNode", ">", "(", "N", ")", ";", "unsigned", "AS", "=", "MN", "->", "getAddressSpace", "(", ")", ";"], "ground_truth": ["if", "(", "OldSize", ">=", "<NUM_LIT>", "&&", "NewSize", "<", "<NUM_LIT>", "&&", "MN", "->", "getAlignment", "(", ")", ">=", "<NUM_LIT>", "&&", "(", "AS", "==", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", "||", "AS", "==", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS_32BIT", "||", "(", "isa", "<", "LoadSDNode", ">", "(", "N", ")", "&&", "AS", "==", "<ISA_LIT>AS", "::", "GLOBAL_ADDRESS", "&&", "MN", "->", "isInvariant", "(", ")", ")", ")", "&&", "<ISA_LIT>InstrInfo", "::", "isUniformMMO", "(", "MN", "->", "getMemOperand", "(", ")", ")", ")", "return", "false", ";"], "File": "AMDGPUISelLowering126", "Func": "shouldReduceLoadWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 797, "Length": 108, "Cover_Rate": 0.7105263157894737, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Register", "=", "(", "Insn", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "GPRDecoderTable", "[", "Register", "]", ")", ")", ";"], "ground_truth": ["unsigned", "Offset", "=", "(", "Insn", "&", "<NUM_LIT>", ")", ";"], "File": "DLXDisassembler", "Func": "decodeSplsValue", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 798, "Length": 35, "Cover_Rate": 0.4430379746835443, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodePPR_3bRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Addr", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "Fail", ";", "return", "DecodePPRRegisterClass", "(", "Inst", ",", "RegNo", ",", "Addr", ",", "Decoder", ")", ";"], "ground_truth": ["}"], "File": "AArch64Disassembler33", "Func": "DecodePPR_3bRegisterClass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 799, "Length": 42, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "ScheduleQ", ".", "push", "(", "&", "Fn", ".", "front", "(", ")", ")", ";", "while", "(", "!", "ScheduleQ", ".", "empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "ScheduleQ", ".", "front", "(", ")", ";", "ScheduleQ", ".", "pop", "(", ")", ";", "if", "(", "Scheduled", ".", "count", "(", "MBB", ")", ")", "continue", ";", "MachineSuperBlock", "*", "MSB", ";", "std", "::", "auto_ptr", "<", "MachineSuperBlock", ">", "ownedMSB", ";", "EntryMSBMap", "::", "iterator", "it", ";", "if", "(", "(", "it", "=", "Entries", ".", "find", "(", "MBB", ")", ")", "!=", "Entries", ".", "end", "(", ")", ")", "{", "MSB", "=", "it", "->", "second", ";", "}", "else", "{", "if", "(", "!", "MBB", "->", "size", "(", ")", ")", "continue", ";", "ownedMSB", "=", "std", "::", "auto_ptr", "<", "MachineSuperBlock", ">", "(", "new", "MachineSuperBlock", "(", "Fn", ",", "*", "MBB", ")", ")", ";", "MSB", "=", "ownedMSB", ".", "get", "(", ")", ";", "}", "assignPHIs", "(", "&", "State", ",", "MBB", ")", ";", "Scheduler", "->", "Run", "(", "MSB", ")", ";", "Scheduled", ".", "insert", "(", "MSB", "->", "begin", "(", ")", ",", "MSB", "->", "end", "(", ")", ")", ";", "sumCycles", "+=", "Scheduler", "->", "getCycles", "(", ")", ";", "for", "(", "MachineSuperBlock", "::", "iterator", "MBBI", "=", "MSB", "->", "begin", "(", ")", ",", "MBBE", "=", "MSB", "->", "end", "(", ")", ";", "MBBI", "!=", "MBBE", ";", "++", "MBBI", ")", "{", "for", "(", "MachineBasicBlock", "::", "succ_iterator", "SI", "=", "(", "*", "MBBI", ")", "->", "succ_begin", "(", ")", ",", "SE", "=", "(", "*", "MBBI", ")", "->", "succ_end", "(", ")", ";", "SI", "!=", "SE", ";", "++", "SI", ")", "{", "MachineBasicBlock", "*", "Succ", "=", "*", "SI", ";", "ScheduleQ", ".", "push", "(", "Succ", ")", ";", "}", "}", "}", "MFI", "->", "setScheduledCyclesPre", "(", "sumCycles", ")", ";"], "ground_truth": ["delete", "Scheduler", ";"], "File": "TMS320C64XClusterAssignment", "Func": "runOnMachineFunction", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 800, "Length": 266, "Cover_Rate": 0.540650406504065, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TT", ".", "isOSDarwin", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "if", "(", "Options", ".", "MCOptions", ".", "getABIName", "(", ")", ".", "startswith", "(", "<STR_LIT>", ")", ")", "return", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>_ABI_ELFv1", ";", "else", "if", "(", "Options", ".", "MCOptions", ".", "getABIName", "(", ")", ".", "startswith", "(", "<STR_LIT>", ")", ")", "return", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>_ABI_ELFv2", ";", "assert", "(", "Options", ".", "MCOptions", ".", "getABIName", "(", ")", ".", "empty", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "TT", ".", "isMacOSX", "(", ")", ")", "return", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>_ABI_UNKNOWN", ";", "switch", "(", "TT", ".", "getArch", "(", ")", ")", "{", "case", "Triple", "::", "ppc64le", ":"], "ground_truth": ["return", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>_ABI_ELFv2", ";"], "File": "PPCTargetMachine1", "Func": "computeTargetABI", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 801, "Length": 103, "Cover_Rate": 0.6518987341772152, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DeadRegisterDefinitions", "::", "usesFrameIndex", "(", "const", "MachineInstr", "&", "MI", ")", "{", "for", "(", "const", "MachineOperand", "&", "Op", ":", "MI", ".", "uses", "(", ")", ")", "if", "(", "Op", ".", "isFI", "(", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "AArch64DeadRegisterDefinitionsPass (2)", "Func": "usesFrameIndex", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 802, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isVectorOnly", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{"], "ground_truth": ["return", "isVectorOnly", "(", "MI", ".", "getOpcode", "(", ")", ")", ";"], "File": "R600InstrInfo (2)1", "Func": "isVectorOnly", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 803, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PLTA", "(", "SectionData", "&", "pParent", ")", ":", "PLT", "::", "Entry", "<", "sizeof", "(", "PLTA", ")", ">", "(", "pParent", ")", "{"], "ground_truth": ["}"], "File": "MipsPLT", "Func": "MipsPLTA", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 804, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "++", "I", "!=", "E", "&&", "I", "->", "isInsideBundle", "(", ")", ")", "{", "int", "PIdx", "=", "I", "->", "findFirstPredOperandIdx", "(", ")", ";", "if", "(", "PIdx", "!=", "-", "<NUM_LIT>", "&&", "I", "->", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", "!=", "<STR_LIT>", ")", "return", "true", ";", "}", "return", "false", ";", "}", "int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "return", "PIdx", "!=", "-", "<NUM_LIT>", "&&", "MI", ".", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", "!=", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)2", "Func": "isPredicated", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 805, "Length": 80, "Cover_Rate": 0.6106870229007634, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "*", "Ty", ";", "unsigned", "Opc", "=", "LoadMI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", ")", "Ty", "=", "Type", "::", "getFloatTy", "(", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ";", "else", "if", "(", "Opc", "==", "<STR_LIT>", ")", "Ty", "=", "Type", "::", "getDoubleTy", "(", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ";", "else", "if", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "Ty", "=", "VectorType", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ",", "<NUM_LIT>", ")", ";", "else", "Ty", "=", "VectorType", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ",", "<NUM_LIT>", ")", ";", "bool", "IsAllOnes", "=", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", ";", "const", "Constant", "*", "C", "=", "IsAllOnes", "?", "Constant", "::", "getAllOnesValue", "(", "Ty", ")", ":", "Constant", "::", "getNullValue", "(", "Ty", ")", ";", "unsigned", "CPI", "=", "MCP", ".", "getConstantPoolIndex", "(", "C", ",", "Alignment", ")", ";", "MOs", ".", "push_back", "(", "MachineOperand", "::", "CreateReg", "(", "PICBase", ",", "false", ")", ")", ";", "MOs", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "MOs", ".", "push_back", "(", "MachineOperand", "::", "CreateReg", "(", "<NUM_LIT>", ",", "false", ")", ")", ";", "MOs", ".", "push_back", "(", "MachineOperand", "::", "CreateCPI", "(", "CPI", ",", "<NUM_LIT>", ")", ")", ";", "MOs", ".", "push_back", "(", "MachineOperand", "::", "CreateReg", "(", "<NUM_LIT>", ",", "false", ")", ")", ";", "break", ";", "}", "default", ":", "{", "unsigned", "NumOps", "=", "LoadMI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "NumOps", "-", "<STR_LIT>", ";", "i", "!=", "NumOps", ";", "++", "i", ")", "MOs", ".", "push_back", "(", "LoadMI", "->", "getOperand", "(", "i", ")", ")", ";"], "File": "X86InstrInfo31", "Func": "foldMemoryOperandImpl", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 806, "Length": 281, "Cover_Rate": 0.36118251928020567, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>64GOT", "::", "<ISA_LIT>64GOT", "(", "LDSection", "&", "pSection", ")", ":", "<ISA_LIT>GOT", "(", "pSection", ")", "{"], "ground_truth": ["}"], "File": "MipsGOT", "Func": "Mips64GOT", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 807, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "EQ_I64", ":", "Def", "->", "setDesc", "(", "TII", ".", "get", "(", "NE_I64", ")", ")", ";", "Inverted", "=", "true", ";", "break", ";", "case", "NE_I64", ":", "Def", "->", "setDesc", "(", "TII", ".", "get", "(", "EQ_I64", ")", ")", ";", "Inverted", "=", "true", ";", "break", ";", "case", "GT_S_I64", ":", "Def", "->", "setDesc", "(", "TII", ".", "get", "(", "LE_S_I64", ")", ")", ";", "Inverted", "=", "true", ";", "break", ";", "case", "GE_S_I64", ":", "Def", "->", "setDesc", "(", "TII", ".", "get", "(", "LT_S_I64", ")", ")", ";", "Inverted", "=", "true", ";", "break", ";", "case", "LT_S_I64", ":", "Def", "->", "setDesc", "(", "TII", ".", "get", "(", "GE_S_I64", ")", ")", ";", "Inverted", "=", "true", ";", "break", ";", "case", "LE_S_I64", ":", "Def", "->", "setDesc", "(", "TII", ".", "get", "(", "GT_S_I64", ")", ")", ";", "Inverted", "=", "true", ";", "break", ";", "case", "GT_U_I64", ":", "Def", "->", "setDesc", "(", "TII", ".", "get", "(", "LE_U_I64", ")", ")", ";", "Inverted", "=", "true", ";", "break", ";", "case", "GE_U_I64", ":", "Def", "->", "setDesc", "(", "TII", ".", "get", "(", "LT_U_I64", ")", ")", ";", "Inverted", "=", "true", ";", "break", ";", "case", "LT_U_I64", ":", "Def", "->", "setDesc", "(", "TII", ".", "get", "(", "GE_U_I64", ")", ")", ";", "Inverted", "=", "true", ";", "break", ";", "case", "LE_U_I64", ":", "Def", "->", "setDesc", "(", "TII", ".", "get", "(", "GT_U_I64", ")", ")", ";", "Inverted", "=", "true", ";", "break", ";", "case", "EQ_F32", ":", "Def", "->", "setDesc", "(", "TII", ".", "get", "(", "NE_F32", ")", ")", ";", "Inverted", "=", "true", ";", "break", ";", "case", "NE_F32", ":", "Def", "->", "setDesc", "(", "TII", ".", "get", "(", "EQ_F32", ")", ")", ";", "Inverted", "=", "true", ";", "break", ";", "case", "EQ_F64", ":", "Def", "->", "setDesc", "(", "TII", ".", "get", "(", "NE_F64", ")", ")", ";", "Inverted", "=", "true", ";", "break", ";", "case", "NE_F64", ":", "Def", "->", "setDesc", "(", "TII", ".", "get", "(", "EQ_F64", ")", ")", ";", "Inverted", "=", "true", ";", "break", ";", "default", ":", "break", ";", "}", "}", "if", "(", "!", "Inverted", ")", "{", "unsigned", "ZeroReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "MFI", ".", "stackifyVReg", "(", "ZeroReg", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ZeroReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "unsigned", "Tmp", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "MFI", ".", "stackifyVReg", "(", "Tmp", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Tmp", ")", ".", "addReg", "(", "Cond", ")", ".", "addReg", "(", "ZeroReg", ")", ";", "Cond", "=", "Tmp", ";", "Inverted", "=", "true", ";", "}", "assert", "(", "Inverted", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "Cond", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "WebAssemblyLowerBrUnless2", "Func": "runOnMachineFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 808, "Length": 450, "Cover_Rate": 0.5172413793103449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasFMA4", "(", ")", "const", "{", "return", "HasFMA4", "&&", "!", "HasFMA", ";"], "ground_truth": ["}"], "File": "X86Subtarget (2)1", "Func": "hasFMA4", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 809, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::"], "ground_truth": ["ParseInstruction", "(", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{"], "File": "MipsAsmParser58", "Func": "ParseInstruction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 810, "Length": 20, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcmlaq_rot180_f16", "(", "float16x8_t", "__a", ",", "float16x8_t", "__b", ",", "float16x8_t", "__c", ")", "{"], "ground_truth": ["return", "__builtin_mve_vcmlaq_rot180_fv8hf", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "File": "arm", "Func": "mve___arm_vcmlaq_rot180_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 811, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "s", "=", "build_string", "(", "strlen", "(", "reg_names", "[", "CA_REGNO", "]", ")", ",", "reg_names", "[", "CA_REGNO", "]", ")", ";"], "ground_truth": ["return", "tree_cons", "(", "NULL_TREE", ",", "s", ",", "clobbers", ")", ";"], "File": "rs60004", "Func": "rs6000_md_asm_clobbers", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 812, "Length": 29, "Cover_Rate": 0.6904761904761905, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "fixup_<ISA_LIT>_B7_PCREL_X", ":", "case", "fixup_<ISA_LIT>_B9_PCREL_X", ":", "case", "fixup_<ISA_LIT>_B13_PCREL_X", ":", "case", "fixup_<ISA_LIT>_B15_PCREL_X", ":", "case", "fixup_<ISA_LIT>_B22_PCREL_X", ":", "Value", "&=", "<NUM_LIT>", ";", "break", ";", "case", "fixup_<ISA_LIT>_B32_PCREL_X", ":", "case", "fixup_<ISA_LIT>_GD_PLT_B32_PCREL_X", ":", "case", "fixup_<ISA_LIT>_LD_PLT_B32_PCREL_X", ":", "Value", ">>=", "<NUM_LIT>", ";", "break", ";"], "ground_truth": ["}"], "File": "HexagonAsmBackend (2)1", "Func": "adjustFixupValue", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 813, "Length": 39, "Cover_Rate": 0.4482758620689655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CurrentBottom", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler", "Func": "getCurrentBottom", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 814, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "U", "=", "I", ";", "}", "}", "else", "if", "(", "const", "auto", "*", "C", "=", "dyn_cast", "<", "ConstantExpr", ">", "(", "V", ")", ")", "{", "Opcode", "=", "C", "->", "getOpcode", "(", ")", ";", "U", "=", "C", ";", "}", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "Instruction", "::", "BitCast", ":", "return", "computeCallAddress", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Addr", ")", ";", "break", ";", "case", "Instruction", "::", "IntToPtr", ":", "if", "(", "TLI", ".", "getValueType", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", "==", "TLI", ".", "getPointerTy", "(", ")", ")", "return", "computeCallAddress", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Addr", ")", ";", "break", ";", "case", "Instruction", "::", "PtrToInt", ":", "if", "(", "TLI", ".", "getValueType", "(", "U", "->", "getType", "(", ")", ")", "==", "TLI", ".", "getPointerTy", "(", ")", ")", "return", "computeCallAddress", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Addr", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "MipsFastISel38", "Func": "computeCallAddress", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 815, "Length": 149, "Cover_Rate": 0.5321428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V1", ",", "DAG", ".", "getConstant", "(", "Lane", ",", "<STR_LIT>", ")", ")", ";", "}", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "NV1Elt", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "N1Index", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "NV2Elt", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "N2Index", ";", "int", "Length", "=", "ShuffleMask", ".", "size", "(", ")", ";", "int", "V1EltNum", "=", "V1", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "for", "(", "int", "I", "=", "<NUM_LIT>", ";", "I", "!=", "Length", ";", "++", "I", ")", "{", "if", "(", "ShuffleMask", "[", "I", "]", "!=", "I", ")", "{", "NV1Elt", ".", "push_back", "(", "ShuffleMask", "[", "I", "]", ")", ";", "N1Index", ".", "push_back", "(", "I", ")", ";", "}", "}", "for", "(", "int", "I", "=", "<NUM_LIT>", ";", "I", "!=", "Length", ";", "++", "I", ")", "{", "if", "(", "ShuffleMask", "[", "I", "]", "!=", "(", "I", "+", "V1EltNum", ")", ")", "{", "NV2Elt", ".", "push_back", "(", "ShuffleMask", "[", "I", "]", ")", ";", "N2Index", ".", "push_back", "(", "I", ")", ";", "}", "}", "SDValue", "InsV", "=", "V1", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "InsMasks", "=", "NV1Elt", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "InsIndex", "=", "N1Index", ";", "if", "(", "(", "int", ")", "NV1Elt", ".", "size", "(", ")", "!=", "Length", "||", "(", "int", ")", "NV2Elt", ".", "size", "(", ")", "!=", "Length", ")", "{", "if", "(", "NV1Elt", ".", "size", "(", ")", ">", "NV2Elt", ".", "size", "(", ")", ")", "{", "InsV", "=", "V2", ";", "InsMasks", "=", "NV2Elt", ";", "InsIndex", "=", "N2Index", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering138", "Func": "LowerVECTOR_SHUFFLE", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 816, "Length": 248, "Cover_Rate": 0.363103953147877, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "Immed", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "ShVal", ")", ";", "}", ",", "}", "}", ";"], "ground_truth": ["}"], "File": "AArch64InstructionSelector13", "Func": "selectArithImmed", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 817, "Length": 43, "Cover_Rate": 0.3006993006993007, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "EmitRawByte", "(", "unsigned", "char", "C", ",", "unsigned", "&", "CurByte", ",", "raw_ostream", "&", "OS", ")", "const", "{", "OS", "<<", "(", "char", ")", "C", ";"], "ground_truth": ["++", "CurByte", ";"], "File": "MBlazeMCCodeEmitter", "Func": "EmitRawByte", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 818, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>BufferPseudoSourceValue", "(", "const", "<ISA_LIT>TargetMachine", "&", "TM", ")", ":", "<ISA_LIT>PseudoSourceValue", "(", "PSVBuffer", ",", "TM", ")", "{"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "AMDGPUBufferPseudoSourceValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 819, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "FrameSize", "=", "MFI", ".", "getStackSize", "(", ")", ";", "if", "(", "FrameSize", "&", "~", "<NUM_LIT>", ")", "return", "true", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Info", ".", "size", "(", ")", ";", "i", "++", ")", "{", "int", "FrIdx", "=", "Info", "[", "i", "]", ".", "getFrameIdx", "(", ")", ";", "unsigned", "Reg", "=", "Info", "[", "i", "]", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "unsigned", "Opcode", "=", "InstrInfo", "->", "getStoreOpcodeForSpill", "(", "RC", ")", ";", "if", "(", "!", "MFI", ".", "isFixedObjectIndex", "(", "FrIdx", ")", ")", "{", "if", "(", "offsetMinAlignForOpcode", "(", "Opcode", ")", ">", "<NUM_LIT>", ")", "return", "true", ";", "}", "if", "(", "InstrInfo", "->", "isXFormMemOp", "(", "Opcode", ")", ")", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "PPCRegisterInfo3", "Func": "requiresFrameIndexScavenging", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 820, "Length": 123, "Cover_Rate": 0.6180904522613065, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "AM", ".", "CP", ")", "Disp", "=", "CurDAG", "->", "getTargetConstantPool", "(", "AM", ".", "CP", ",", "<STR_LIT>", ",", "AM", ".", "Align", ",", "AM", ".", "Disp", ",", "AM", ".", "SymbolFlags", ")", ";", "else", "if", "(", "AM", ".", "ES", ")", "{", "assert", "(", "!", "AM", ".", "Disp", "&&", "<STR_LIT>", ")", ";", "Disp", "=", "CurDAG", "->", "getTargetExternalSymbol", "(", "AM", ".", "ES", ",", "<STR_LIT>", ",", "AM", ".", "SymbolFlags", ")", ";", "}", "else", "if", "(", "AM", ".", "MCSym", ")", "{", "assert", "(", "!", "AM", ".", "Disp", "&&", "<STR_LIT>", ")", ";", "assert", "(", "AM", ".", "SymbolFlags", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Disp", "=", "CurDAG", "->", "getMCSymbol", "(", "AM", ".", "MCSym", ",", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "AM", ".", "JT", "!=", "-", "<NUM_LIT>", ")", "{", "assert", "(", "!", "AM", ".", "Disp", "&&", "<STR_LIT>", ")", ";", "Disp", "=", "CurDAG", "->", "getTargetJumpTable", "(", "AM", ".", "JT", ",", "<STR_LIT>", ",", "AM", ".", "SymbolFlags", ")", ";"], "ground_truth": ["}", "else", "if", "(", "AM", ".", "BlockAddr", ")", "Disp", "=", "CurDAG", "->", "getTargetBlockAddress", "(", "AM", ".", "BlockAddr", ",", "<STR_LIT>", ",", "AM", ".", "Disp", ",", "AM", ".", "SymbolFlags", ")", ";"], "File": "X86ISelDAGToDAG101", "Func": "getAddressOperands", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 821, "Length": 178, "Cover_Rate": 0.3827956989247312, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "RIT_<ISA_LIT>_64_GOT", ":", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "isPCRel", "?", "MCSymbolRefExpr", "::", "VK_GOTPCREL", ":", "MCSymbolRefExpr", "::", "VK_GOT", ",", "Ctx", ")", ";", "break", ";", "case", "RIT_<ISA_LIT>_64_Subtractor", ":", "{", "RelocationRef", "RelNext", ";", "Obj", "->", "getRelocationNext", "(", "Rel", ".", "getRawDataRefImpl", "(", ")", ",", "RelNext", ")", ";", "RelocationEntry", "RENext", "=", "Obj", "->", "getRelocation", "(", "RelNext", ".", "getRawDataRefImpl", "(", ")", ")", ";", "unsigned", "RType", "=", "Obj", "->", "getAnyRelocationType", "(", "RENext", ")", ";", "if", "(", "RType", "!=", "RIT_<ISA_LIT>_64_Unsigned", ")", "report_fatal_error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "const", "MCExpr", "*", "LHS", "=", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "Ctx", ")", ";", "symbol_iterator", "RSymI", "=", "RelNext", ".", "getSymbol", "(", ")", ";", "uint64_t", "RSymAddr", ";", "RSymI", "->", "getAddress", "(", "RSymAddr", ")", ";", "StringRef", "RSymName", ";", "RSymI", "->", "getName", "(", "RSymName", ")", ";", "MCSymbol", "*", "RSym", "=", "Ctx", ".", "GetOrCreateSymbol", "(", "RSymName", ")", ";", "if", "(", "RSym", "->", "isVariable", "(", ")", "==", "false", ")", "RSym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "Create", "(", "RSymAddr", ",", "Ctx", ")", ")", ";"], "ground_truth": ["const", "MCExpr", "*", "RHS", "=", "MCSymbolRefExpr", "::", "Create", "(", "RSym", ",", "Ctx", ")", ";"], "File": "X86MachORelocationInfo3", "Func": "createExprForRelocation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 822, "Length": 174, "Cover_Rate": 0.36099585062240663, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "<STR_LIT>", ",", "BaseInsertOffset", ")", ")", ";", "BaseInsertOffset", "-=", "<NUM_LIT>", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "<STR_LIT>", ",", "BaseInsertOffset", ")", "<<", "<STR_LIT>", "<<", "LogAlign", "<<", "'\\n'", ")", ";", "if", "(", "BaseInsertOffset", "+", "<NUM_LIT>", ">=", "UserBBI", ".", "postOffset", "(", ")", ")", "{", "BaseInsertOffset", "=", "UserBBI", ".", "postOffset", "(", ")", "-", "<NUM_LIT>", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "<STR_LIT>", ",", "BaseInsertOffset", ")", ")", ";", "}", "unsigned", "EndInsertOffset", "=", "BaseInsertOffset", "+", "<NUM_LIT>", "+", "CPEMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MI", "=", "UserMI", ";", "++", "MI", ";", "unsigned", "CPUIndex", "=", "CPUserIndex", "+", "<NUM_LIT>", ";", "unsigned", "NumCPUsers", "=", "CPUsers", ".", "size", "(", ")", ";", "for", "(", "unsigned", "Offset", "=", "UserOffset", "+", "TII", "->", "getInstSizeInBytes", "(", "*", "UserMI", ")", ";", "Offset", "<", "BaseInsertOffset", ";"], "ground_truth": ["Offset", "+=", "TII", "->", "getInstSizeInBytes", "(", "*", "MI", ")", ",", "MI", "=", "std", "::", "next", "(", "MI", ")", ")", "{"], "File": "MipsConstantIslandPass11", "Func": "createNewWater", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 823, "Length": 159, "Cover_Rate": 0.3142292490118577, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getMaxDisp", "(", ")", "const", "{"], "ground_truth": ["unsigned", "xMaxDisp", "=", "ConstantIslandsSmallOffset", "?", "ConstantIslandsSmallOffset", ":", "MaxDisp", ";"], "File": "MipsConstantIslandPass (2)1", "Func": "getMaxDisp", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 824, "Length": 15, "Cover_Rate": 0.7894736842105263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallSet", "<", "unsigned", ",", "<NUM_LIT>", ">", "AddedRegPressure", ";", "while", "(", "++", "I", "!=", "E", ")", "{", "if", "(", "I", "->", "isDebugInstr", "(", ")", "||", "MemOps", ".", "count", "(", "&", "*", "I", ")", ")", "continue", ";", "if", "(", "I", "->", "isCall", "(", ")", "||", "I", "->", "isTerminator", "(", ")", "||", "I", "->", "hasUnmodeledSideEffects", "(", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "I", "->", "mayStore", "(", ")", "||", "(", "!", "isLd", "&&", "I", "->", "mayLoad", "(", ")", ")", ")", "for", "(", "MachineInstr", "*", "MemOp", ":", "MemOps", ")", "if", "(", "I", "->", "mayAlias", "(", "AA", ",", "*", "MemOp", ",", "false", ")", ")", "return", "false", ";"], "File": "ARMLoadStoreOptimizer14", "Func": "IsSafeAndProfitableToMove", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 825, "Length": 102, "Cover_Rate": 0.3709090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BSSSectionLarge", "=", "Ctx", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_NOBITS", ",", "ELF", "::", "SHF_ALLOC", "|", "ELF", "::", "SHF_WRITE", "|", "ELF", "::", "XCORE_SHF_DP_SECTION", ")", ";", "DataSection", "=", "Ctx", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_ALLOC", "|", "ELF", "::", "SHF_WRITE", "|", "ELF", "::", "XCORE_SHF_DP_SECTION", ")", ";", "DataSectionLarge", "=", "Ctx", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_ALLOC", "|", "ELF", "::", "SHF_WRITE", "|", "ELF", "::", "XCORE_SHF_DP_SECTION", ")", ";"], "ground_truth": ["DataRelROSection", "=", "Ctx", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_ALLOC", "|", "ELF", "::", "SHF_WRITE", "|", "ELF", "::", "XCORE_SHF_DP_SECTION", ")", ";"], "File": "XCoreTargetObjectFile (2)", "Func": "Initialize", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 826, "Length": 100, "Cover_Rate": 0.3003003003003003, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Imm", "==", "<NUM_LIT>", "||", "Imm", "==", "Mask", "||", "<STR_LIT>", "(", "Imm", "&", "Mask", ",", "Size", ")", ")", "return", "false", ";", "unsigned", "EltSize", "=", "Size", ";", "uint64_t", "DemandedBits", "=", "Demanded", ".", "getZExtValue", "(", ")", ";", "Imm", "&=", "DemandedBits", ";", "while", "(", "true", ")", "{", "uint64_t", "NonDemandedBits", "=", "~", "DemandedBits", ";", "uint64_t", "InvertedImm", "=", "~", "Imm", "&", "DemandedBits", ";", "uint64_t", "RotatedImm", "=", "(", "(", "InvertedImm", "<<", "<NUM_LIT>", ")", "|", "(", "InvertedImm", ">>", "(", "EltSize", "-", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ")", "&", "NonDemandedBits", ";", "uint64_t", "Sum", "=", "RotatedImm", "+", "NonDemandedBits", ";", "bool", "Carry", "=", "NonDemandedBits", "&", "~", "Sum", "&", "(", "<NUM_LIT>", "<<", "(", "EltSize", "-", "<NUM_LIT>", ")", ")", ";", "uint64_t", "Ones", "=", "(", "Sum", "+", "Carry", ")", "&", "NonDemandedBits", ";", "NewImm", "=", "(", "Imm", "|", "Ones", ")", "&", "Mask", ";", "if", "(", "isShiftedMask_64", "(", "NewImm", ")", "||", "isShiftedMask_64", "(", "~", "(", "NewImm", "|", "~", "Mask", ")", ")", ")", "break", ";", "if", "(", "EltSize", "==", "<NUM_LIT>", ")", "return", "false", ";", "EltSize", "/=", "<NUM_LIT>", ";", "Mask", ">>=", "EltSize", ";", "uint64_t", "Hi", "=", "Imm", ">>", "EltSize", ",", "DemandedBitsHi", "=", "DemandedBits", ">>", "EltSize", ";", "if", "(", "(", "(", "Imm", "^", "Hi", ")", "&", "(", "DemandedBits", "&", "DemandedBitsHi", ")", "&", "Mask", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "Imm", "|=", "Hi", ";", "DemandedBits", "|=", "DemandedBitsHi", ";", "}", "++", "NumOptimizedImms", ";", "while", "(", "EltSize", "<", "Size", ")", "{", "NewImm", "|=", "NewImm", "<<", "EltSize", ";", "EltSize", "*=", "<NUM_LIT>", ";", "}", "(", "void", ")", "OldImm", ";", "assert", "(", "(", "(", "OldImm", "^", "NewImm", ")", "&", "Demanded", ".", "getZExtValue", "(", ")", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "OldImm", "!=", "NewImm", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";"], "File": "AArch64ISelLowering (2)2", "Func": "optimizeLogicalImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 827, "Length": 277, "Cover_Rate": 0.5906183368869936, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "::", "const_iterator", "I", "=", "MLxEntryMap", ".", "find", "(", "Opcode", ")", ";", "if", "(", "I", "==", "MLxEntryMap", ".", "end", "(", ")", ")", "return", "false", ";"], "ground_truth": ["const", "<ISA_LIT>_MLxEntry", "&", "Entry", "=", "<ISA_LIT>_MLxTable", "[", "I", "->", "second", "]", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "isFpMLxInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 828, "Length": 42, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "single_dest_per_chain", "(", "const", "rtx", "&", "t", "ATTRIBUTE_UNUSED", ",", "insn_info_list_t", "*", "v", ",", "void", "*", "arg", "ATTRIBUTE_UNUSED", ")", "{", "for", "(", "int", "i", "=", "v", "->", "length", "(", ")", "-", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "i", "--", ")", "{", "tag_insn_info", "*", "insn_info", "=", "(", "*", "v", ")", "[", "i", "]", ";", "for", "(", "int", "j", "=", "v", "->", "length", "(", ")", "-", "<NUM_LIT>", ";", "j", ">=", "<NUM_LIT>", ";", "j", "--", ")", "{", "if", "(", "in_same_chain", "(", "insn_info", "->", "insn", ",", "(", "*", "v", ")", "[", "j", "]", "->", "insn", ",", "REGNO", "(", "insn_info", "->", "dest", ")", ")", ")", "{", "v", "->", "ordered_remove", "(", "j", ")", ";", "i", "=", "v", "->", "length", "(", ")", ";", "break", ";", "}", "}"], "ground_truth": ["}"], "File": "falkor-tag-collision-avoidance", "Func": "single_dest_per_chain", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 829, "Length": 120, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_punpckldq128_mask", "(", "(", "__v4si", ")", "__A", ",", "(", "__v4si", ")", "__B", ",", "(", "__v4si", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_mask_unpacklo_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 830, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "TargetFrameInfo", "*", "getFrameInfo", "(", ")", "const", "{", "return", "&", "FrameInfo", ";"], "ground_truth": ["}"], "File": "IA64TargetMachine", "Func": "getFrameInfo", "Target": "IA64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 831, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vshll_n_s32", "(", "int32x2_t", "__a", ",", "const", "int", "__b", ")", "{", "return", "__builtin_aarch64_sshll_nv2si", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vshll_n_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 832, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isRelocatable", ")", "return", "false", ";", "if", "(", "Value", ".", "isAbsolute", "(", ")", ")", "{", "Result", "=", "evaluateAsInt64", "(", "Value", ".", "getConstant", "(", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AVRMCExpr", "Func": "evaluateAsConstant", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 833, "Length": 32, "Cover_Rate": 0.48484848484848486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "default", ":", "break", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "SystemZElimCompare16", "Func": "isAddWithImmediate", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 834, "Length": 33, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "vector", "unsigned", "short", ")", "__builtin_altivec_vadduhm", "(", "(", "vector", "signed", "short", ")", "a1", ",", "(", "vector", "signed", "short", ")", "a2", ")", ";"], "ground_truth": ["}"], "File": "altivec4", "Func": "vec_vadduhm", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 835, "Length": 24, "Cover_Rate": 0.5853658536585366, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "CopyReg", "=", "MRI", "->", "createVirtualRegister", "(", "BoolRC", ")", ";", "MachineInstr", "*", "CopyExec", "=", "BuildMI", "(", "MBB", ",", "Start", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "CopyReg", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Register", "SaveReg", "=", "ExecModified", "?", "MRI", "->", "createVirtualRegister", "(", "BoolRC", ")", ":", "DstReg", ";", "MachineInstr", "*", "OrSaveExec", "=", "BuildMI", "(", "MBB", ",", "Start", ",", "DL", ",", "TII", "->", "get", "(", "OrSaveExecOpc", ")", ",", "SaveReg", ")", ".", "addReg", "(", "CopyReg", ")", ";", "MachineBasicBlock", "*", "DestBB", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "ElsePt", "(", "MI", ")", ";", "if", "(", "ExecModified", ")", "{"], "ground_truth": ["MachineInstr", "*", "And", "=", "BuildMI", "(", "MBB", ",", "ElsePt", ",", "DL", ",", "TII", "->", "get", "(", "AndOpc", ")", ",", "DstReg", ")", ".", "addReg", "(", "Exec", ")", ".", "addReg", "(", "SaveReg", ")", ";"], "File": "SILowerControlFlow33", "Func": "emitElse", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 836, "Length": 143, "Cover_Rate": 0.3695090439276486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Value", "*", "MO", "=", "getMemoryInstrPtr", "(", "Inst", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MO", "<<", "'\\n'", ")", ";"], "ground_truth": ["if", "(", "isLocalAddr", "(", "MO", ")", ")", "return", "MAI", ";"], "File": "AMDGPUPerfHintAnalysis", "Func": "makeMemAccessInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 837, "Length": 34, "Cover_Rate": 0.4473684210526316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "iss6_0Imm", "(", ")", "const", "{", "return", "CheckImmRange", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ",", "false", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "HexagonAsmParser", "Func": "iss6_0Imm", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 838, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "SubRegIndex", "=", "<ISA_LIT>RegisterInfo", "::", "getSubRegFromChannel", "(", "I", ")", ";", "buildDefaultInstruction", "(", "MBB", ",", "MI", ",", "<STR_LIT>", ",", "RI", ".", "getSubReg", "(", "DestReg", ",", "SubRegIndex", ")", ",", "RI", ".", "getSubReg", "(", "SrcReg", ",", "SubRegIndex", ")", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Define", "|", "RegState", "::", "Implicit", ")", ";", "}", "}", "else", "{", "MachineInstr", "*", "NewMI", "=", "buildDefaultInstruction", "(", "MBB", ",", "MI", ",", "<STR_LIT>", ",", "DestReg", ",", "SrcReg", ")", ";"], "ground_truth": ["NewMI", "->", "getOperand", "(", "getOperandIdx", "(", "*", "NewMI", ",", "<STR_LIT>", "::", "src0", ")", ")", ".", "setIsKill", "(", "KillSrc", ")", ";"], "File": "R600InstrInfo14", "Func": "copyPhysReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 839, "Length": 91, "Cover_Rate": 0.35968379446640314, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "!", "ABI", ".", "IsCheriPureCap", "(", ")", ")", ";", "assert", "(", "!", "Ty", ".", "isFatPointer", "(", ")", ")", ";", "SDValue", "Tgt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Ty", ",", "getGlobalReg", "(", "DAG", ",", "Ty", ",", "IsForTls", ")", ",", "getTargetNode", "(", "N", ",", "Ty", ",", "DAG", ",", "Flag", ")", ")", ";", "return", "DAG", ".", "getLoad", "(", "Ty", ",", "DL", ",", "Chain", ",", "Tgt", ",", "PtrInfo", ")", ";"], "ground_truth": ["}"], "File": "MipsISelLowering52", "Func": "getAddrGlobal", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 840, "Length": 71, "Cover_Rate": 0.6574074074074074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "struct", "bpf_sock", "*", "bpf_sk_lookup_tcp", "(", "void", "*", "ctx", ",", "struct", "bpf_sock_tuple", "*", "tuple", ",", "int", "size", ",", "unsigned", "long", "long", "netns_id", ",", "unsigned", "long", "long", "flags", ")", "{"], "ground_truth": ["return", "(", "struct", "bpf_sock", "*", ")", "__builtin_bpf_helper_sk_lookup_tcp", "(", "ctx", ",", "(", "void", "*", ")", "tuple", ",", "size", ",", "netns_id", ",", "flags", ")", ";"], "File": "bpf-helpers", "Func": "bpf_sk_lookup_tcp", "Target": "bpf", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 841, "Length": 53, "Cover_Rate": 0.9814814814814815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "char", "*", "include_dir", ";", "if", "(", "msp430_devices_csv_loc", ")", "include_dir", "=", "xstrdup", "(", "msp430_devices_csv_loc", ")", ";", "else", "if", "(", "msp430_check_env_var_for_devices", "(", "&", "include_dir", ")", ")", "return", ";", "include_dir", "=", "msp430_dirname", "(", "include_dir", ")", ";", "include_dir", "=", "update_path", "(", "include_dir", ",", "<STR_LIT>", ")", ";", "add_path", "(", "include_dir", ",", "INC_SYSTEM", ",", "false", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "msp430", "Func": "msp430_register_pre_includes", "Target": "msp430", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 842, "Length": 54, "Cover_Rate": 0.7297297297297297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OperandMatchResultTy", "ResTy", "=", "parseAnyRegister", "(", "Operands", ")", ";", "if", "(", "ResTy", "!=", "MatchOperand_NoMatch", ")", "return", "ResTy", ";", "const", "MCExpr", "*", "Expr", "=", "nullptr", ";", "if", "(", "Parser", ".", "parseExpression", "(", "Expr", ")", ")", "{", "return", "MatchOperand_ParseFail", ";", "}", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "Expr", ",", "S", ",", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "*", "this", ")", ")", ";", "return", "MatchOperand_Success", ";"], "ground_truth": ["}"], "File": "MipsAsmParser (2)4", "Func": "parseJumpTarget", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 843, "Length": 65, "Cover_Rate": 0.6190476190476191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_punpckhqdq256", "(", "(", "__v4di", ")", "__A", ",", "(", "__v4di", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx2intrin", "Func": "_mm256_unpackhi_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 844, "Length": 18, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NextMBBI", "=", "std", "::", "next", "(", "MBBI", ")", ";", "if", "(", "MI", ".", "isReturn", "(", ")", "||", "isIndirectBranchOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "{", "assert", "(", "MI", ".", "isTerminator", "(", ")", ")", ";", "insertSpeculationBarrier", "(", "ST", ",", "MBB", ",", "std", "::", "next", "(", "MBBI", ")", ",", "MI", ".", "getDebugLoc", "(", ")", ")", ";", "Modified", "=", "true", ";", "}", "}", "return", "Modified", ";"], "ground_truth": ["}"], "File": "AArch64SLSHardening", "Func": "hardenReturnsAndBRs", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 845, "Length": 66, "Cover_Rate": 0.48175182481751827, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "insn", "->", "threeByteEscape", "=", "<NUM_LIT>", ";", "insn", "->", "opcodeType", "=", "THREEBYTE_3A", ";", "return", "consumeByte", "(", "insn", ",", "&", "insn", "->", "opcode", ")", ";", "}", "}", "else", "if", "(", "insn", "->", "vexSize", "==", "<NUM_LIT>", ")", "{", "insn", "->", "twoByteEscape", "=", "<NUM_LIT>", ";", "insn", "->", "opcodeType", "=", "TWOBYTE", ";", "return", "consumeByte", "(", "insn", ",", "&", "insn", "->", "opcode", ")", ";", "}", "if", "(", "consumeByte", "(", "insn", ",", "&", "current", ")", ")", "return", "-", "<NUM_LIT>", ";", "if", "(", "current", "==", "<NUM_LIT>", ")", "{", "dbgprintf", "(", "insn", ",", "<STR_LIT>", ",", "current", ")", ";", "insn", "->", "twoByteEscape", "=", "current", ";", "if", "(", "consumeByte", "(", "insn", ",", "&", "current", ")", ")", "return", "-", "<NUM_LIT>", ";", "if", "(", "current", "==", "<NUM_LIT>", ")", "{", "dbgprintf", "(", "insn", ",", "<STR_LIT>", ",", "current", ")", ";", "insn", "->", "threeByteEscape", "=", "current", ";", "if", "(", "consumeByte", "(", "insn", ",", "&", "current", ")", ")", "return", "-", "<NUM_LIT>", ";", "insn", "->", "opcodeType", "=", "THREEBYTE_38", ";", "}", "else", "if", "(", "current", "==", "<NUM_LIT>", ")", "{", "dbgprintf", "(", "insn", ",", "<STR_LIT>", ",", "current", ")", ";", "insn", "->", "threeByteEscape", "=", "current", ";", "if", "(", "consumeByte", "(", "insn", ",", "&", "current", ")", ")", "return", "-", "<NUM_LIT>", ";", "insn", "->", "opcodeType", "=", "THREEBYTE_3A", ";", "}", "else", "{", "dbgprintf", "(", "insn", ",", "<STR_LIT>", ")", ";", "insn", "->", "opcodeType", "=", "TWOBYTE", ";", "}"], "ground_truth": ["}"], "File": "X86DisassemblerDecoder6", "Func": "readOpcode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 846, "Length": 213, "Cover_Rate": 0.5819672131147541, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "clearFeatureBits", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveSetNoVirt", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "MipsAsmParser (2)4", "Func": "parseSetNoVirtDirective", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 847, "Length": 24, "Cover_Rate": 0.3380281690140845, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "S", "=", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "TokError", "(", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser104", "Func": "tryParsePSBHint", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 848, "Length": 39, "Cover_Rate": 0.319672131147541, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "OffsetOperandNo", "=", "getOffsetONFromFION", "(", "*", "MI", ",", "FIOperandNum", ")", ";", "Offset", "+=", "MI", "->", "getOperand", "(", "OffsetOperandNo", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["return", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "STACKMAP", "||", "MI", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "PATCHPOINT", "||", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", "&&", "(", "Offset", "%", "offsetMinAlign", "(", "*", "MI", ")", ")", "==", "<NUM_LIT>", ")", ";"], "File": "PPCRegisterInfo (2)3", "Func": "isFrameOffsetLegal", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 849, "Length": 75, "Cover_Rate": 0.5639097744360902, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "MI", "=", "&", "*", "MII", ";", "LiveCPSR", "=", "UpdateCPSRUse", "(", "*", "MI", ",", "LiveCPSR", ")", ";", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "::", "iterator", "OPI", "=", "ReduceOpcodeMap", ".", "find", "(", "Opcode", ")", ";", "if", "(", "OPI", "!=", "ReduceOpcodeMap", ".", "end", "(", ")", ")", "{", "const", "ReduceEntry", "&", "Entry", "=", "ReduceTable", "[", "OPI", "->", "second", "]", ";", "if", "(", "Entry", ".", "Special", ")", "{", "if", "(", "ReduceSpecial", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ")", ")", "{", "Modified", "=", "true", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "prior", "(", "NextMII", ")", ";", "MI", "=", "&", "*", "I", ";", "}", "goto", "ProcessNext", ";", "}", "if", "(", "Entry", ".", "NarrowOpc2", "&&", "ReduceTo2Addr", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ")", ")", "{"], "ground_truth": ["Modified", "=", "true", ";"], "File": "Thumb2SizeReduction21", "Func": "ReduceMBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 850, "Length": 135, "Cover_Rate": 0.4192546583850932, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "union", "{", "poly8x16x3_t", "__i", ";", "__builtin_neon_ci", "__o", ";", "}", "__rv", ";", "__rv", ".", "__o", "=", "__builtin_neon_vld3v16qi", "(", "(", "const", "__builtin_neon_qi", "*", ")", "__a", ")", ";"], "ground_truth": ["return", "__rv", ".", "__i", ";"], "File": "arm", "Func": "neon_vld3q_p8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 851, "Length": 30, "Cover_Rate": 0.7692307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Is<ISA_LIT>64", "=", "(", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "ppc64", "||", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "ppc64le", ")", ";"], "ground_truth": ["IsDarwin", "=", "TheTriple", ".", "isMacOSX", "(", ")", ";"], "File": "PPCAsmParser18", "Func": "PPCAsmParser", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 852, "Length": 32, "Cover_Rate": 0.37209302325581395, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "getGeneration", "(", ")", "<=", "NORTHERN_ISLANDS", ")", ";"], "ground_truth": ["return", "CFALUBug", ";"], "File": "AMDGPUSubtarget (2)", "Func": "hasCFAluBug", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 853, "Length": 12, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getLgkmcntBitMask", "(", "const", "IsaVersion", "&", "Version", ")", "{", "return", "(", "<NUM_LIT>", "<<", "getLgkmcntBitWidth", "(", "Version", ".", "Major", ")", ")", "-", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "getLgkmcntBitMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 854, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "getImm", "(", ")", "{", "return", "Imm", "+", "IC", ".", "execute", "(", ")", ";"], "ground_truth": ["}"], "File": "X86AsmParser (2)", "Func": "getImm", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 855, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "MF", ".", "getName", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "SavedRegs", ",", "RS", ")", ";"], "File": "P2FrameLowering", "Func": "determineCalleeSaves", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 856, "Length": 56, "Cover_Rate": 0.9824561403508771, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "qword", "si_lqr", "(", "unsigned", "int", "imm", ")", "{"], "ground_truth": ["return", "(", "(", "qword", ")", "(", "vec_ld", "(", "<NUM_LIT>", ",", "(", "vector", "unsigned", "char", "*", ")", "(", "imm", ")", ")", ")", ")", ";"], "File": "si2vmx", "Func": "si_lqr", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 857, "Length": 33, "Cover_Rate": 0.9705882352941176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}"], "ground_truth": ["if", "(", "mayBeNewStore", "(", "MI2", ")", ")", "if", "(", "MI2", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "if", "(", "MI1", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI2", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI1", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "MI2", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "return", "true", ";"], "File": "HexagonInstrInfo61", "Func": "isToBeScheduledASAP", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 858, "Length": 67, "Cover_Rate": 0.38285714285714284, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "auto", "*", "A", "=", "dyn_cast", "<", "Argument", ">", "(", "V", ")", ";", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ";", "assert", "(", "(", "A", "||", "I", ")", "&&", "<STR_LIT>", ")", ";", "auto", "InstPt", "=", "A", "?", "&", "*", "A", "->", "getParent", "(", ")", "->", "getEntryBlock", "(", ")", ".", "begin", "(", ")", ":", "I", "->", "getNextNode", "(", ")", ";", "return", "new", "ZExtInst", "(", "V", ",", "IntTy", ",", "<STR_LIT>", ",", "InstPt", ")", ";"], "ground_truth": ["}"], "File": "PPCBoolRetToInt", "Func": "translate", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 859, "Length": 77, "Cover_Rate": 0.33771929824561403, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>InstPrinter", "(", "TM", ",", "MAI", ",", "SyntaxVariant", ")", ";"], "ground_truth": ["}"], "File": "PPCAsmPrinter31", "Func": "createPPCMCInstPrinter", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 860, "Length": 12, "Cover_Rate": 0.34285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vrndnq_fv4sf", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vrndnq_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 861, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetStreamer", "*", "TS", "=", "static_cast", "<", "<ISA_LIT>TargetStreamer", "*", ">", "(", "OutStreamer", "->", "getTargetStreamer", "(", ")", ")", ";", "SmallString", "<", "<NUM_LIT>", ">", "SymbolName", ";", "getNameWithPrefix", "(", "SymbolName", ",", "MF", "->", "getFunction", "(", ")", ")", ",", "TS", "->", "Emit<ISA_LIT>SymbolType", "(", "SymbolName", ",", "ELF", "::", "STT_<ISA_LIT>_HSA_KERNEL", ")", ";", "}", "AsmPrinter", "::", "EmitFunctionEntryLabel", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter103", "Func": "EmitFunctionEntryLabel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 862, "Length": 53, "Cover_Rate": 0.5047619047619047, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "VT", ".", "isInteger", "(", ")", "||", "VT", ".", "getSizeInBits", "(", ")", ">", "<NUM_LIT>", ")", "return", "false", ";", "RxSBGOperands", "RISBG", "(", "<STR_LIT>", ",", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ")", ";", "unsigned", "Count", "=", "<NUM_LIT>", ";", "while", "(", "expandRxSBG", "(", "RISBG", ")", ")", "if", "(", "RISBG", ".", "Input", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "RISBG", ".", "Input", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "Count", "+=", "<NUM_LIT>", ";", "if", "(", "Count", "==", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "Count", "==", "<NUM_LIT>", "&&", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "RISBG", ".", "Rotate", "==", "<NUM_LIT>", ")", "{", "bool", "PreferAnd", "=", "false", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "PreferAnd", "=", "true", ";", "else", "if", "(", "RISBG", ".", "Mask", "==", "<NUM_LIT>", "||", "RISBG", ".", "Mask", "==", "<NUM_LIT>", "||", "RISBG", ".", "Mask", "==", "<NUM_LIT>", "||", "<STR_LIT>", "(", "~", "RISBG", ".", "Mask", ")", "||", "<STR_LIT>", "(", "~", "RISBG", ".", "Mask", ")", ")", "PreferAnd", "=", "true", ";", "else", "if", "(", "auto", "*", "Load", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "RISBG", ".", "Input", ")", ")", "{", "if", "(", "Load", "->", "getMemoryVT", "(", ")", "==", "<STR_LIT>", "&&", "(", "Load", "->", "getExtensionType", "(", ")", "==", "<STR_LIT>", "||", "Load", "->", "getExtensionType", "(", ")", "==", "<STR_LIT>", ")", "&&", "RISBG", ".", "Mask", "==", "<NUM_LIT>", "&&", "Subtarget", "->", "hasLoadAndZeroRightmostByte", "(", ")", ")", "PreferAnd", "=", "true", ";", "}", "if", "(", "PreferAnd", ")", "{", "SDValue", "In", "=", "convertTo", "(", "DL", ",", "VT", ",", "RISBG", ".", "Input", ")", ";", "SDValue", "Mask", "=", "CurDAG", "->", "getConstant", "(", "RISBG", ".", "Mask", ",", "DL", ",", "VT", ")", ";", "SDValue", "New", "=", "CurDAG", "->", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "In", ",", "Mask", ")", ";", "if", "(", "N", "!=", "New", ".", "getNode", "(", ")", ")", "{", "insertDAGNode", "(", "CurDAG", ",", "N", ",", "Mask", ")", ";", "insertDAGNode", "(", "CurDAG", ",", "N", ",", "New", ")", ";", "ReplaceNode", "(", "N", ",", "New", ".", "getNode", "(", ")", ")", ";", "N", "=", "New", ".", "getNode", "(", ")", ";", "}", "SelectCode", "(", "N", ")", ";", "return", "true", ";", "}", "}", "unsigned", "Opcode", "=", "<STR_LIT>", ";", "if", "(", "Subtarget", "->", "hasMiscellaneousExtensions", "(", ")", ")", "Opcode", "=", "<STR_LIT>", ";", "EVT", "OpcodeVT", "=", "<STR_LIT>", ";", "if", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", "->", "hasHighWord", "(", ")", ")", "{"], "ground_truth": ["Opcode", "=", "<STR_LIT>", ";"], "File": "SystemZISelDAGToDAG25", "Func": "tryRISBGZero", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 863, "Length": 392, "Cover_Rate": 0.6805555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emitAuipccInstPair", "(", "DestReg", ",", "DestReg", ",", "Symbol", ",", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TLS_GD_CAPTAB_PCREL_HI", ",", "<STR_LIT>", ",", "IDLoc", ",", "Out", ")", ";"], "ground_truth": ["}"], "File": "RISCVAsmParser37", "Func": "emitCapLoadTLSGDCap", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 864, "Length": 20, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmBackend", "(", "Triple", "::", "OSType", "OSType", ")", ":", "MCAsmBackend", "(", ")", ",", "OSType", "(", "OSType", ")", "{"], "ground_truth": ["}"], "File": "AVRAsmBackend1", "Func": "AVRAsmBackend", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 865, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "Op", ";", "case", "<STR_LIT>", ":", "if", "(", "(", "C", "->", "getZExtValue", "(", ")", ">>", "Bit", ")", "&", "<NUM_LIT>", ")", "return", "getTestBitOperand", "(", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Bit", ",", "Invert", ",", "DAG", ")", ";", "return", "Op", ";", "case", "<STR_LIT>", ":", "if", "(", "C", "->", "getZExtValue", "(", ")", "<=", "Bit", "&&", "(", "Bit", "-", "C", "->", "getZExtValue", "(", ")", ")", "<", "Op", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getSizeInBits", "(", ")", ")", "{", "Bit", "=", "Bit", "-", "C", "->", "getZExtValue", "(", ")", ";", "return", "getTestBitOperand", "(", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Bit", ",", "Invert", ",", "DAG", ")", ";", "}", "return", "Op", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["Bit", "=", "Bit", "+", "C", "->", "getZExtValue", "(", ")", ";"], "File": "AArch64ISelLowering (2)", "Func": "getTestBitOperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 866, "Length": 121, "Cover_Rate": 0.3025, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "AMDGPUTargetLowering", "::", "isFAbsFree", "(", "EVT", "VT", ")", "const", "{", "assert", "(", "VT", ".", "isFloatingPoint", "(", ")", ")", ";"], "ground_truth": ["return", "VT", "==", "<STR_LIT>", ";"], "File": "AMDGPUISelLowering108", "Func": "isFAbsFree", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 867, "Length": 24, "Cover_Rate": 0.8888888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>cc", ";", "SDValue", "NewCmp", "=", "get<ISA_LIT>Cmp", "(", "LHS", ",", "RHS", ",", "<STR_LIT>", ",", "<ISA_LIT>cc", ",", "DAG", ",", "dl", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "LHS", ",", "FalseVal", ",", "<ISA_LIT>cc", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "NewCmp", ")", ";", "}", "if", "(", "CC", "==", "<STR_LIT>", "&&", "LHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "LHS", "->", "hasOneUse", "(", ")", ")", "{", "auto", "*", "LHS0C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "LHS", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "auto", "*", "LHS1C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "LHS", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "auto", "*", "RHSC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", ")", ";", "if", "(", "(", "LHS0C", "&&", "LHS0C", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", "&&", "(", "LHS1C", "&&", "LHS1C", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", "&&", "(", "RHSC", "&&", "RHSC", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "LHS", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "LHS", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "LHS", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "}", "if", "(", "Res", ".", "getNode", "(", ")", ")", "{", "KnownBits", "Known", ";", "DAG", ".", "computeKnownBits", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "Known", ")", ";", "if", "(", "Known", ".", "Zero", "==", "<NUM_LIT>", ")", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Res", ",", "DAG", ".", "getValueType", "(", "<STR_LIT>", ")", ")", ";", "else", "if", "(", "Known", ".", "Zero", "==", "<NUM_LIT>", ")", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Res", ",", "DAG", ".", "getValueType", "(", "<STR_LIT>", ")", ")", ";", "else", "if", "(", "Known", ".", "Zero", "==", "<NUM_LIT>", ")", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Res", ",", "DAG", ".", "getValueType", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering108", "Func": "PerformCMOVCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 868, "Length": 314, "Cover_Rate": 0.5460869565217391, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeStoreInt", "(", "MCInst", "&", "Inst", ",", "unsigned", "insn", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "return", "DecodeMem", "(", "Inst", ",", "insn", ",", "Address", ",", "Decoder", ",", "false", ",", "DecodeIntRegsRegisterClass", ")", ";"], "ground_truth": ["}"], "File": "SparcDisassembler (2)1", "Func": "DecodeStoreInt", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 869, "Length": 37, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "ix86_loop_unroll_adjust", "(", "unsigned", "nunroll", ",", "struct", "loop", "*", "loop", ")", "{", "basic_block", "*", "bbs", ";", "rtx_insn", "*", "insn", ";", "unsigned", "i", ";", "unsigned", "mem_count", "=", "<NUM_LIT>", ";", "if", "(", "!", "TARGET_ADJUST_UNROLL", ")", "return", "nunroll", ";", "subrtx_iterator", "::", "array_type", "array", ";", "bbs", "=", "get_loop_body", "(", "loop", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "loop", "->", "num_nodes", ";", "i", "++", ")", "FOR_BB_INSNS", "(", "bbs", "[", "i", "]", ",", "insn", ")", "if", "(", "NONDEBUG_INSN_P", "(", "insn", ")", ")", "FOR_EACH_SUBRTX", "(", "iter", ",", "array", ",", "insn", ",", "NONCONST", ")", "if", "(", "const_rtx", "x", "=", "*", "iter", ")", "if", "(", "MEM_P", "(", "x", ")", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "x", ")", ";", "unsigned", "int", "n_words", "=", "GET_MODE_SIZE", "(", "mode", ")", "/", "UNITS_PER_WORD", ";", "if", "(", "n_words", ">", "<NUM_LIT>", ")", "mem_count", "+=", "<NUM_LIT>", ";", "else", "mem_count", "+=", "<NUM_LIT>", ";", "}"], "ground_truth": ["free", "(", "bbs", ")", ";"], "File": "i3864", "Func": "ix86_loop_unroll_adjust", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 870, "Length": 146, "Cover_Rate": 0.8957055214723927, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "function_arg_regno_p", "(", "int", "n", ")", "{", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "arg_regs", "[", "i", "]", "!=", "-", "<NUM_LIT>", ";", "i", "++", ")", "if", "(", "n", "==", "arg_regs", "[", "i", "]", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "bfin", "Func": "function_arg_regno_p", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 871, "Length": 43, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "mips_truly_noop_truncation", "(", "poly_uint64", "outprec", ",", "poly_uint64", "inprec", ")", "{"], "ground_truth": ["return", "!", "TARGET_64BIT", "||", "inprec", "<=", "<NUM_LIT>", "||", "outprec", ">", "<NUM_LIT>", ";"], "File": "mips", "Func": "mips_truly_noop_truncation", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 872, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "RI", ";"], "ground_truth": ["}"], "File": "Thumb2InstrInfo13", "Func": "getRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 873, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "GET_MODE_ALIGNMENT", "(", "mode", ")", ">", "PARM_BOUNDARY", "||", "(", "type", "&&", "TYPE_ALIGN", "(", "type", ")", ">", "PARM_BOUNDARY", ")", ")", ";"], "ground_truth": ["}"], "File": "arm4", "Func": "arm_needs_doubleword_align", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 874, "Length": 22, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SP", "=", "sp", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "SetSession", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 875, "Length": 5, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Addr", "=", "Builder", ".", "CreateBitCast", "(", "Addr", ",", "Type", "::", "getInt8PtrTy", "(", "M", "->", "getContext", "(", ")", ")", ")", ";", "Value", "*", "LoHi", "=", "Builder", ".", "CreateCall", "(", "Ldxr", ",", "Addr", ",", "<STR_LIT>", ")", ";", "Value", "*", "Lo", "=", "Builder", ".", "CreateExtractValue", "(", "LoHi", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "Value", "*", "Hi", "=", "Builder", ".", "CreateExtractValue", "(", "LoHi", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "Lo", "=", "Builder", ".", "CreateZExt", "(", "Lo", ",", "ValTy", ",", "<STR_LIT>", ")", ";", "Hi", "=", "Builder", ".", "CreateZExt", "(", "Hi", ",", "ValTy", ",", "<STR_LIT>", ")", ";", "return", "Builder", ".", "CreateOr", "(", "Lo", ",", "Builder", ".", "CreateShl", "(", "Hi", ",", "ConstantInt", "::", "get", "(", "ValTy", ",", "<NUM_LIT>", ")", ")", ",", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["Type", "*", "Tys", "[", "]", "=", "{", "Addr", "->", "getType", "(", ")", "}", ";"], "File": "AArch64ISelLowering", "Func": "emitLoadLinked", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 876, "Length": 132, "Cover_Rate": 0.44, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "MEM_P", "(", "mem", ")", ")", ";", "addr", "=", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", ")", "addr", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "if", "(", "LABEL_REF_P", "(", "addr", ")", "||", "GET_CODE", "(", "addr", ")", "==", "PLUS", ")", "{", "int", "insns", "=", "REG_NREGS", "(", "reg", ")", "/", "<NUM_LIT>", ";", "return", "insns", "*", "<NUM_LIT>", ";", "}", "else", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "arm", "Func": "arm_attr_length_move_neon", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 877, "Length": 83, "Cover_Rate": 0.39712918660287083, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "N", "->", "dump", "(", "CurDAG", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "F64Val", "->", "dump", "(", "CurDAG", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "SDValue", "From", "[", "]", "=", "{", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", "}", ";", "SDValue", "To", "[", "]", "=", "{", "F64Val", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "F64Val", ".", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "CurDAG", "->", "ReplaceAllUsesOfValuesWith", "(", "From", ",", "To", ",", "<NUM_LIT>", ")", ";", "}", "}"], "ground_truth": ["CurDAG", "->", "RemoveDeadNodes", "(", ")", ";"], "File": "RISCVISelDAGToDAG33", "Func": "doPeepholeBuildPairF64SplitF64", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 878, "Length": 118, "Cover_Rate": 0.5267857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>CodeEmitter", "::", "emitExternalSymbolAddress", "(", "const", "char", "*", "ES", ",", "unsigned", "Reloc", ")", "const", "{", "MCE", ".", "addRelocation", "(", "MachineRelocation", "::", "getExtSym", "(", "MCE", ".", "getCurrentPCOffset", "(", ")", ",", "Reloc", ",", "ES", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "false", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsCodeEmitter14", "Func": "emitExternalSymbolAddress", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 879, "Length": 42, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "for", "(", "ablocks", "::", "iterator", "i", "(", "Blocks", ".", "begin", "(", ")", ")", ",", "ie", "(", "Blocks", ".", "end", "(", ")", ")", ";", "i", "!=", "ie", ";", "i", "++", ")", "{", "delete", "*", "i", ";"], "ground_truth": ["}"], "File": "PatmosFunctionSplitter", "Func": "~agraph", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 880, "Length": 37, "Cover_Rate": 0.3008130081300813, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitValue", "(", "Value", ",", "Size", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "break", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "Error", "(", "L", ",", "<STR_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "}"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "PPCAsmParser", "Func": "ParseDirectiveWord", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 881, "Length": 65, "Cover_Rate": 0.5078125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NeedTruncation", "=", "true", ";", "ArithOp", "=", "Arith", ";", "}", "}", "}", "switch", "(", "ArithOp", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "Op", ".", "getNode", "(", ")", "->", "use_begin", "(", ")", ",", "UE", "=", "Op", ".", "getNode", "(", ")", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "if", "(", "UI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "UI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "UI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "goto", "default_case", ";", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "ArithOp", ".", "getNode", "(", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "C", "->", "isOne", "(", ")", "&&", "!", "Subtarget", ".", "slowIncDec", "(", ")", ")", "{", "Opcode", "=", "<STR_LIT>", ";", "NumOperands", "=", "<NUM_LIT>", ";", "break", ";", "}", "if", "(", "C", "->", "isAllOnesValue", "(", ")", "&&", "!", "Subtarget", ".", "slowIncDec", "(", ")", ")", "{", "Opcode", "=", "<STR_LIT>", ";", "NumOperands", "=", "<NUM_LIT>", ";", "break", ";", "}", "}", "Opcode", "=", "<STR_LIT>", ";", "NumOperands", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "(", "<ISA_LIT>CC", "==", "<STR_LIT>", "||", "<ISA_LIT>CC", "==", "<STR_LIT>", ")", "&&", "Op", "->", "hasOneUse", "(", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "!", "hasNonFlagsUse", "(", "Op", ")", ")", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "unsigned", "BitWidth", "=", "VT", ".", "getSizeInBits", "(", ")", ";", "unsigned", "ShAmt", "=", "Op", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "if", "(", "ShAmt", ">=", "BitWidth", ")", "break", ";", "APInt", "Mask", "=", "ArithOp", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "ShAmt", ")", ":", "APInt", "::", "getLowBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "ShAmt", ")", ";", "if", "(", "!", "Mask", ".", "isSignedIntN", "(", "<NUM_LIT>", ")", ")", "break", ";", "SDValue", "New", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "Mask", ",", "dl", ",", "VT", ")", ")", ";", "DAG", ".", "ReplaceAllUsesWith", "(", "Op", ",", "New", ")", ";", "Op", "=", "New", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "!", "hasNonFlagsUse", "(", "Op", ")", ")", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "Op", ".", "getNode", "(", ")", "->", "use_begin", "(", ")", ",", "UE", "=", "Op", ".", "getNode", "(", ")", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "if", "(", "UI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "goto", "default_case", ";", "switch", "(", "ArithOp", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "{"], "File": "X86ISelLowering24", "Func": "EmitTest", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 882, "Length": 468, "Cover_Rate": 0.34977578475336324, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>ELFObjectWriter", "::", "getEFlags", "(", ")", "const", "{"], "ground_truth": ["return", "ELF", "::", "EF_<ISA_LIT>_EABIMASK", "&", "DefaultEABIVersion", ";"], "File": "ARMELFObjectWriter22", "Func": "getEFlags", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 883, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "SplitArgs", ";", "for", "(", "const", "auto", "&", "OrigArg", ":", "OrigArgs", ")", "{", "if", "(", "OrigArg", ".", "Flags", ".", "isByVal", "(", ")", ")", "return", "false", ";", "if", "(", "OrigArg", ".", "Regs", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "splitToValueTypes", "(", "OrigArg", ",", "SplitArgs", ",", "DL", ",", "MRI", ",", "[", "&", "]", "(", "ArrayRef", "<", "Register", ">", "Regs", ")", "{", "MIRBuilder", ".", "buildUnmerge", "(", "Regs", ",", "OrigArg", ".", "Regs", "[", "<NUM_LIT>", "]", ")", ";", "}", ")", ")", "return", "false", ";", "}", "OutgoingValueHandler", "Handler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ",", "CC_<ISA_LIT>", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "SplitArgs", ",", "Handler", ")", ")", "return", "false", ";", "bool", "IsFixed", "=", "OrigArgs", ".", "empty", "(", ")", "?", "true", ":", "OrigArgs", ".", "back", "(", ")", ".", "IsFixed", ";", "if", "(", "STI", ".", "is64Bit", "(", ")", "&&", "!", "IsFixed", "&&", "!", "STI", ".", "isCallingConvWin64", "(", "CallConv", ")", ")", "{", "MIRBuilder", ".", "buildInstr", "(", "<STR_LIT>", ")", ".", "addDef", "(", "<STR_LIT>", ")", ".", "addImm", "(", "Handler", ".", "getNumXmmRegs", "(", ")", ")", ";", "MIB", ".", "addUse", "(", "<STR_LIT>", ",", "RegState", "::", "Implicit", ")", ";", "}", "MIRBuilder", ".", "insertInstr", "(", "MIB", ")", ";", "if", "(", "Callee", ".", "isReg", "(", ")", ")", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "constrainOperandRegClass", "(", "MF", ",", "*", "TRI", ",", "MRI", ",", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ",", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getRegBankInfo", "(", ")", ",", "*", "MIB", ",", "MIB", "->", "getDesc", "(", ")", ",", "Callee", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "OrigRet", ".", "Ty", "->", "isVoidTy", "(", ")", ")", "{", "if", "(", "OrigRet", ".", "Regs", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "return", "false", ";", "SplitArgs", ".", "clear", "(", ")", ";", "SmallVector", "<", "Register", ",", "<NUM_LIT>", ">", "NewRegs", ";"], "ground_truth": ["if", "(", "!", "splitToValueTypes", "(", "OrigRet", ",", "SplitArgs", ",", "DL", ",", "MRI", ",", "[", "&", "]", "(", "ArrayRef", "<", "Register", ">", "Regs", ")", "{"], "File": "X86CallLowering26", "Func": "lowerCall", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 884, "Length": 325, "Cover_Rate": 0.47307132459970885, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ",", "const", "MCSubtargetInfo", "*", "STI", ")", "const", "{", "OS", ".", "write_zeros", "(", "Count", "%", "<NUM_LIT>", ")", ";", "Count", "/=", "<NUM_LIT>", ";", "const", "uint32_t", "Encoded_S_NOP_0", "=", "<NUM_LIT>", ";"], "ground_truth": ["for", "(", "uint64_t", "I", "=", "<NUM_LIT>", ";", "I", "!=", "Count", ";", "++", "I", ")", "<STR_LIT>", "::", "write", "<", "uint32_t", ">", "(", "OS", ",", "Encoded_S_NOP_0", ",", "Endian", ")", ";"], "File": "AMDGPUAsmBackend (2)1", "Func": "writeNopData", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 885, "Length": 66, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "return", "<STR_LIT>", ";", "case", "LT", ":", "if", "(", "cc_prev_status", ".", "flags", "&", "CC_OVERFLOW_UNUSABLE", ")", "return", "<STR_LIT>", ";", "else", "return", "<STR_LIT>", ";", "case", "GEU", ":", "return", "<STR_LIT>", ";", "case", "LTU", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["default", ":"], "File": "avr3", "Func": "cond_string", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 886, "Length": 36, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Val", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "auto", "PState", "=", "<STR_LIT>", "(", "Val", ")", ";", "if", "(", "PState", "&&", "PState", "->", "haveFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", "O", "<<", "PState", "->", "Name", ";", "else", "O", "<<", "<STR_LIT>", "<<", "formatImm", "(", "Val", ")", ";"], "ground_truth": ["}"], "File": "AArch64InstPrinter11", "Func": "printSystemPStateField", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 887, "Length": 54, "Cover_Rate": 0.6835443037974683, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>ABIInfo", "&", "<ISA_LIT>Subtarget", "::", "getABI", "(", ")", "const", "{", "return", "TM", ".", "getABI", "(", ")", ";"], "ground_truth": ["}"], "File": "Cpu0Subtarget", "Func": "getABI", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 888, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "G1", "->", "requiresFixup", "(", ")", "!=", "G2", "->", "requiresFixup", "(", ")", ")", "return", "G1", "->", "requiresFixup", "(", ")", ">", "G2", "->", "requiresFixup", "(", ")", ";", "assert", "(", "(", "G1", "==", "G2", "||", "(", "G1", "->", "startsBefore", "(", "G2", ")", "^", "G2", "->", "startsBefore", "(", "G1", ")", ")", ")", "&&", "<STR_LIT>", ")", ";", "return", "G1", "->", "startsBefore", "(", "G2", ")", ";", "}", ")", ";", "Color", "PreferredColor", "=", "Parity", "<", "<NUM_LIT>", "?", "Color", "::", "Even", ":", "Color", "::", "Odd", ";", "while", "(", "Chain", "*", "G", "=", "getAndEraseNext", "(", "PreferredColor", ",", "GV", ")", ")", "{", "Color", "C", "=", "PreferredColor", ";"], "ground_truth": ["if", "(", "Parity", "==", "<NUM_LIT>", ")", "C", "=", "G", "->", "getPreferredColor", "(", ")", ";"], "File": "AArch64A57FPLoadBalancing17", "Func": "colorChainSet", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 889, "Length": 113, "Cover_Rate": 0.3373134328358209, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "ZReg", "=", "ZRegTable", "[", "Idx", "]", ";", "unsigned", "Opc", "=", "OpcTable", "[", "Idx", "]", ";", "auto", "CmpMI", "=", "MIB", ".", "buildInstr", "(", "Opc", ",", "{", "ZReg", "}", ",", "{", "LHS", ".", "getReg", "(", ")", "}", ")", ";", "for", "(", "auto", "&", "RenderFn", ":", "*", "ImmFns", ")", "RenderFn", "(", "CmpMI", ")", ";", "constrainSelectedInstRegOperands", "(", "*", "CmpMI", ",", "TII", ",", "TRI", ",", "RBI", ")", ";"], "ground_truth": ["return", "&", "*", "CmpMI", ";"], "File": "AArch64InstructionSelector28", "Func": "tryOptArithShiftedCompare", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 890, "Length": 69, "Cover_Rate": 0.350253807106599, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>Subtarget", "::", "useDFAforSMS", "(", ")", "const", "{"], "ground_truth": ["return", "false", ";"], "File": "ARMSubtarget45", "Func": "useDFAforSMS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 891, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Assert", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Extract", ",", "DAG", ".", "getValueType", "(", "VT", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Assert", ")", ";", "}", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "Op", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDNode", "*", "User", "=", "*", "Op", ".", "getNode", "(", ")", "->", "use_begin", "(", ")", ";", "if", "(", "(", "User", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "(", "isa", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "isNullValue", "(", ")", ")", ")", "&&", "(", "User", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "User", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "<STR_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Extract", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Extract", ")", ";", "}", "else", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["if", "(", "isa", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "Op", ";"], "File": "X86ISelLowering114", "Func": "LowerEXTRACT_VECTOR_ELT_SSE4", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 892, "Length": 227, "Cover_Rate": 0.4227188081936685, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FrameLowering", "::", "<ISA_LIT>FrameLowering", "(", "StackDirection", "D", ",", "Align", "StackAl", ",", "int", "LAO", ",", "unsigned", "TransAl", ")", ":", "TargetFrameLowering", "(", "D", ",", "StackAl", ",", "LAO", ",", "TransAl", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUFrameLowering9", "Func": "AMDGPUFrameLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 893, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "cur_tree", "=", "(", "(", "pop_target", ")", "?", "pop_target", ":", "target_option_default_node", ")", ";", "cl_target_option_restore", "(", "&", "global_options", ",", "&", "global_options_set", ",", "TREE_TARGET_OPTION", "(", "cur_tree", ")", ")", ";", "}", "else", "{", "cur_tree", "=", "nios2_valid_target_attribute_tree", "(", "args", ")", ";", "if", "(", "!", "cur_tree", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "nios2", "Func": "nios2_pragma_target_parse", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 894, "Length": 45, "Cover_Rate": 0.6164383561643836, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "if", "(", "RC", "==", "<STR_LIT>", ")", "{", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", ")", "{", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", ")", "{", "Opc", "=", "<STR_LIT>", ";", "}", "else", "{", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "}", "DebugLoc", "DL", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Addr", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "addOperand", "(", "Addr", "[", "i", "]", ")", ";"], "File": "IA64InstrInfo", "Func": "loadRegFromAddr", "Target": "IA64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 895, "Length": 111, "Cover_Rate": 0.6646706586826348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "SrcLo", "=", "HRI", ".", "getSubReg", "(", "SrcR", ",", "<STR_LIT>", ")", ";", "unsigned", "SrcHi", "=", "HRI", ".", "getSubReg", "(", "SrcR", ",", "<STR_LIT>", ")", ";", "bool", "IsKill", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "int", "FI", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "unsigned", "Size", "=", "HRI", ".", "getSpillSize", "(", "<STR_LIT>", ")", ";", "unsigned", "NeedAlign", "=", "HRI", ".", "getSpillAlignment", "(", "<STR_LIT>", ")", ";", "unsigned", "HasAlign", "=", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ";", "unsigned", "StoreOpc", ";", "if", "(", "LPR", ".", "contains", "(", "SrcLo", ")", ")", "{", "StoreOpc", "=", "NeedAlign", "<=", "HasAlign", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "B", ",", "It", ",", "DL", ",", "HII", ".", "get", "(", "StoreOpc", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcLo", ",", "getKillRegState", "(", "IsKill", ")", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";", "}", "if", "(", "LPR", ".", "contains", "(", "SrcHi", ")", ")", "{", "StoreOpc", "=", "NeedAlign", "<=", "MinAlign", "(", "HasAlign", ",", "Size", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "B", ",", "It", ",", "DL", ",", "HII", ".", "get", "(", "StoreOpc", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "Size", ")", ".", "addReg", "(", "SrcHi", ",", "getKillRegState", "(", "IsKill", ")", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";", "}"], "ground_truth": ["B", ".", "erase", "(", "It", ")", ";"], "File": "HexagonFrameLowering5", "Func": "expandStoreVec2", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 896, "Length": 223, "Cover_Rate": 0.5210280373831776, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "return", "false", ";", "}", "else", "if", "(", "(", "(", "runner", ")", "->", "getIntrinsicID", "(", ")", "==", "StoreId", ")", ")", "{", "if", "(", "flag", ")", "{", "flag", "=", "!", "flag", ";", "ptr2", "=", "dyn_cast", "<", "Instruction", ">", "(", "runner", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "StorePtrList", ".", "push_back", "(", "runner", ")", ";", "if", "(", "dyn_cast", "<", "Instruction", ">", "(", "ptr", ")", "==", "dyn_cast", "<", "Instruction", ">", "(", "ptr2", ")", ")", "Diagnostic", "=", "true", ";", "}", "else", "return", "false", ";", "}", "}", "if", "(", "flag", ")", "return", "false", ";", "if", "(", "!", "createCopyInstruction", "(", ")", ")", "return", "false", ";", "UnrollSize", "=", "LoadPtrList", ".", "size", "(", ")", ";", "if", "(", "CycleSize", ">", "<NUM_LIT>", "||", "CycleSize", "==", "<NUM_LIT>", "||", "UnrollSize", ">", "<NUM_LIT>", "||", "UnrollSize", "==", "<NUM_LIT>", ")", "return", "false", ";", "BB", "=", "L", "->", "getParentLoop", "(", ")", "->", "block_begin", "(", ")", ";"], "ground_truth": ["return", "extractIntrinFromList", "(", "get_list_of", "<", "IntrinsicInst", ",", "<NUM_LIT>", ">", "(", "BB", ")", ",", "LoadId", ")", ".", "empty", "(", ")", ";"], "File": "TPCoptimization", "Func": "patternCheck", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 897, "Length": 161, "Cover_Rate": 0.5669014084507042, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isShuffleEquivalent", "(", "Mask", ",", "Unpckl", ",", "V1", ",", "V2", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V1", ",", "V2", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "Unpckh", ";", "createUnpackShuffleMask", "(", "VT", ",", "Unpckh", ",", "false", ",", "false", ")", ";"], "ground_truth": ["if", "(", "isShuffleEquivalent", "(", "Mask", ",", "Unpckh", ",", "V1", ",", "V2", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V1", ",", "V2", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "lowerShuffleWithUNPCK", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 898, "Length": 77, "Cover_Rate": 0.36492890995260663, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Disassembler", "::", "<ISA_LIT>Disassembler", "(", "const", "MCSubtargetInfo", "&", "STI", ",", "MCContext", "&", "Ctx", ")", ":", "MCDisassembler", "(", "STI", ",", "Ctx", ")", "{"], "ground_truth": ["}"], "File": "DLXDisassembler", "Func": "DLXDisassembler", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 899, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Base", ".", "isReg", "(", ")", ")", "{", "O", "<<", "<STR_LIT>", ";", "printRegName", "(", "O", ",", "MRI", ".", "getSubReg", "(", "Base", ".", "getReg", "(", ")", ",", "<STR_LIT>", ")", ")", ";", "O", "<<", "<STR_LIT>", ";", "printRegName", "(", "O", ",", "MRI", ".", "getSubReg", "(", "Base", ".", "getReg", "(", ")", ",", "<STR_LIT>", ")", ")", ";", "O", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "TriCoreInstPrinter", "Func": "printAddrBitRevBO", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 900, "Length": 58, "Cover_Rate": 0.6236559139784946, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>FixupSetCC", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>OptimizeLEAs", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>CallFrameOptimization", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>AvoidStoreForwardingBlocks", "(", ")", ")", ";", "}", "addPass", "(", "create<ISA_LIT>SpeculativeLoadHardeningPass", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>FlagsCopyLoweringPass", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>WinAllocaExpander", "(", ")", ")", ";"], "ground_truth": ["if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{"], "File": "X86TargetMachine21", "Func": "addPreRegAlloc", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 901, "Length": 61, "Cover_Rate": 0.648936170212766, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "Value", ")", ")", "return", "true", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitValue", "(", "Value", ",", "Size", ",", "<NUM_LIT>", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "break", ";"], "ground_truth": ["if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "Error", "(", "L", ",", "<STR_LIT>", ")", ";"], "File": "ARMAsmParser13", "Func": "ParseDirectiveWord", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 902, "Length": 67, "Cover_Rate": 0.5491803278688525, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opcode", "=", "I", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "!=", "<STR_LIT>", "&&", "Opcode", "!=", "<STR_LIT>", ")", "return", "true", ";", "<STR_LIT>", "BranchCode", "=", "(", "<STR_LIT>", ")", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "Cond", ".", "empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "TargetBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "AllowModify", "&&", "UnCondBrIter", "!=", "MBB", ".", "end", "(", ")", "&&", "MBB", ".", "isLayoutSuccessor", "(", "TargetBB", ")", ")", "{", "BranchCode", "=", "GetOppositeBranchCondition", "(", "BranchCode", ")", ";", "MachineBasicBlock", "::", "iterator", "OldInst", "=", "I", ";", "BuildMI", "(", "MBB", ",", "UnCondBrIter", ",", "MBB", ".", "findDebugLoc", "(", "I", ")", ",", "get", "(", "Opcode", ")", ")", ".", "addMBB", "(", "UnCondBrIter", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ".", "addImm", "(", "BranchCode", ")", ";", "BuildMI", "(", "MBB", ",", "UnCondBrIter", ",", "MBB", ".", "findDebugLoc", "(", "I", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TargetBB", ")", ";", "OldInst", "->", "eraseFromParent", "(", ")", ";", "UnCondBrIter", "->", "eraseFromParent", "(", ")", ";", "UnCondBrIter", "=", "MBB", ".", "end", "(", ")", ";"], "ground_truth": ["I", "=", "MBB", ".", "end", "(", ")", ";"], "File": "SparcInstrInfo18", "Func": "AnalyzeBranch", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 903, "Length": 187, "Cover_Rate": 0.3912133891213389, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "e", ")", "{", "CASE", "(", "SamplerFilterMode", ",", "Nearest", ")", "CASE", "(", "SamplerFilterMode", ",", "Linear", ")", "break", ";"], "ground_truth": ["}"], "File": "SPIRVBaseInfo", "Func": "getSamplerFilterModeName", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 904, "Length": 20, "Cover_Rate": 0.6060606060606061, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "uint32_t", "AlignBits", "=", "RecordAlignment", ".", "value", "(", ")", "*", "<NUM_LIT>", ";", "if", "(", "MemberBitSize", ">", "AlignBits", ")", "report_fatal_error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "StartBitOffset", "=", "MemberBitOffset", "&", "~", "(", "AlignBits", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "(", "StartBitOffset", "+", "AlignBits", ")", "<", "(", "MemberBitOffset", "+", "MemberBitSize", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";"], "File": "BPFAbstractMemberAccess1", "Func": "GetStorageBitRange", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 905, "Length": 55, "Cover_Rate": 0.4074074074074074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "<ISA_LIT>InstrInfo", "::", "getInstImm", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "MCInstrDesc", "&", "MC", "=", "MI", ".", "getDesc", "(", ")", ";", "if", "(", "<ISA_LIT>II", "::", "getHasImm", "(", "MC", ")", ")", "{", "unsigned", "ImmPos", "=", "<ISA_LIT>II", "::", "getImmFieldOpNum", "(", "MC", ")", ";", "const", "MachineOperand", "&", "MOImm", "=", "MI", ".", "getOperand", "(", "ImmPos", ")", ";", "assert", "(", "MOImm", ".", "isImm", "(", ")", "||", "MOImm", ".", "isFPImm", "(", ")", "||", "MOImm", ".", "isMBB", "(", ")", ")", ";"], "ground_truth": ["if", "(", "MOImm", ".", "isImm", "(", ")", ")", "{"], "File": "TPCInstrInfo", "Func": "getInstImm", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 906, "Length": 85, "Cover_Rate": 0.5862068965517241, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NewOpc", "=", "(", "Opcode", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "isLd", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "<STR_LIT>", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "EvenReg", ",", "getDefRegState", "(", "isLd", ")", "|", "getDeadRegState", "(", "EvenDeadKill", ")", ")", ".", "addReg", "(", "OddReg", ",", "getDefRegState", "(", "isLd", ")", "|", "getDeadRegState", "(", "OddDeadKill", ")", ")", ";", "++", "NumLDRD2LDM", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "<STR_LIT>", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "EvenReg", ",", "getKillRegState", "(", "EvenDeadKill", ")", ")", ".", "addReg", "(", "OddReg", ",", "getKillRegState", "(", "OddDeadKill", ")", ")", ";", "++", "NumSTRD2STM", ";", "}", "}", "else", "{", "unsigned", "NewOpc", "=", "(", "Opcode", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "isLd", "&&", "(", "BaseKill", "||", "OffKill", ")", "&&", "(", "TRI", "->", "regsOverlap", "(", "EvenReg", ",", "BaseReg", ")", "||", "(", "OffReg", "&&", "TRI", "->", "regsOverlap", "(", "EvenReg", ",", "OffReg", ")", ")", ")", ")", "{", "assert", "(", "!", "TRI", "->", "regsOverlap", "(", "OddReg", ",", "BaseReg", ")", "&&", "(", "!", "OffReg", "||", "!", "TRI", "->", "regsOverlap", "(", "OddReg", ",", "OffReg", ")", ")", ")", ";", "InsertLDR_STR", "(", "MBB", ",", "MBBI", ",", "OffImm", "+", "<NUM_LIT>", ",", "isLd", ",", "dl", ",", "NewOpc", ",", "OddReg", ",", "OddDeadKill", ",", "BaseReg", ",", "false", ",", "OffReg", ",", "false", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";", "InsertLDR_STR", "(", "MBB", ",", "MBBI", ",", "OffImm", ",", "isLd", ",", "dl", ",", "NewOpc", ",", "EvenReg", ",", "EvenDeadKill", ",", "BaseReg", ",", "BaseKill", ",", "OffReg", ",", "OffKill", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";", "}", "else", "{", "InsertLDR_STR", "(", "MBB", ",", "MBBI", ",", "OffImm", ",", "isLd", ",", "dl", ",", "NewOpc", ",", "EvenReg", ",", "EvenDeadKill", ",", "BaseReg", ",", "false", ",", "OffReg", ",", "false", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";", "InsertLDR_STR", "(", "MBB", ",", "MBBI", ",", "OffImm", "+", "<NUM_LIT>", ",", "isLd", ",", "dl", ",", "NewOpc", ",", "OddReg", ",", "OddDeadKill", ",", "BaseReg", ",", "BaseKill", ",", "OffReg", ",", "OffKill", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";", "}", "if", "(", "isLd", ")", "++", "NumLDRD2LDR", ";", "else", "++", "NumSTRD2STR", ";", "}"], "ground_truth": ["MBBI", "=", "prior", "(", "MBBI", ")", ";"], "File": "ARMLoadStoreOptimizer34", "Func": "FixInvalidRegPairOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 907, "Length": 421, "Cover_Rate": 0.5696887686062246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MEM_P", "(", "op", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "unsigned_p", "&&", "GET_MODE", "(", "op", ")", "==", "QImode", ")", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "if", "(", "TARGET_ZBA", "&&", "TARGET_64BIT", "&&", "unsigned_p", "&&", "GET_MODE", "(", "op", ")", "==", "SImode", ")", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "if", "(", "TARGET_ZBB", ")", "{", "if", "(", "!", "unsigned_p", "&&", "GET_MODE", "(", "op", ")", "==", "QImode", ")", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "GET_MODE", "(", "op", ")", "==", "HImode", ")", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";"], "File": "riscv", "Func": "riscv_extend_cost", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 908, "Length": 86, "Cover_Rate": 0.6991869918699187, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Data64bitsDirective", "=", "<NUM_LIT>", ";", "ZeroDirective", "=", "<STR_LIT>", ";", "CommentString", "=", "<STR_LIT>", ";", "HasLEB128", "=", "true", ";", "AbsoluteDebugSectionOffsets", "=", "true", ";"], "ground_truth": ["SupportsDebugInformation", "=", "true", ";"], "File": "SparcMCAsmInfo28", "Func": "SparcELFMCAsmInfo", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 909, "Length": 24, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GV", "->", "eraseFromParent", "(", ")", ";", "for", "(", "Constant", "*", "C", ":", "ToRemove", ")", "{", "C", "->", "removeDeadConstantUsers", "(", ")", ";", "}", "if", "(", "!", "Init", ".", "empty", "(", ")", ")", "{", "ArrayType", "*", "ATy", "=", "ArrayType", "::", "get", "(", "Type", "::", "getInt8PtrTy", "(", "M", ".", "getContext", "(", ")", ")", ",", "Init", ".", "size", "(", ")", ")", ";", "GV", "=", "new", "llvm", "::", "GlobalVariable", "(", "M", ",", "ATy", ",", "false", ",", "GlobalValue", "::", "AppendingLinkage", ",", "ConstantArray", "::", "get", "(", "ATy", ",", "Init", ")", ",", "Name", ")", ";", "GV", "->", "setSection", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPULowerModuleLDSPass", "Func": "removeFromUsedList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 910, "Length": 96, "Cover_Rate": 0.41025641025641024, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "PredicateKind", "getPredicateSense", "(", "const", "MachineInstr", "&", "MI", ",", "const", "<ISA_LIT>InstrInfo", "*", "HII", ")", "{", "if", "(", "!", "HII", "->", "isPredicated", "(", "MI", ")", ")", "return", "PK_Unknown", ";", "if", "(", "HII", "->", "isPredicatedTrue", "(", "MI", ")", ")", "return", "PK_True", ";", "return", "PK_False", ";"], "ground_truth": ["}"], "File": "HexagonVLIWPacketizer (2)1", "Func": "getPredicateSense", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 911, "Length": 44, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MRI", ".", "livein_empty", "(", ")", ")", "{", "return", "<NUM_LIT>", ";", "}", "const", "TargetRegisterClass", "*", "IndirectRC", "=", "getIndirectAddrRegClass", "(", ")", ";", "for", "(", "MachineRegisterInfo", "::", "livein_iterator", "LI", "=", "MRI", ".", "livein_begin", "(", ")", ",", "LE", "=", "MRI", ".", "livein_end", "(", ")", ";", "LI", "!=", "LE", ";", "++", "LI", ")", "{", "unsigned", "Reg", "=", "LI", "->", "first", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", "||", "!", "IndirectRC", "->", "contains", "(", "Reg", ")", ")", "continue", ";", "unsigned", "RegIndex", ";", "unsigned", "RegEnd", ";", "for", "(", "RegIndex", "=", "<NUM_LIT>", ",", "RegEnd", "=", "IndirectRC", "->", "getNumRegs", "(", ")", ";", "RegIndex", "!=", "RegEnd", ";", "++", "RegIndex", ")", "{"], "ground_truth": ["if", "(", "IndirectRC", "->", "getRegister", "(", "RegIndex", ")", "==", "Reg", ")", "break", ";"], "File": "AMDGPUInstrInfo", "Func": "getIndirectIndexBegin", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 912, "Length": 118, "Cover_Rate": 0.6020408163265306, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstructionSelector", "::", "<ISA_LIT>InstructionSelector", "(", "const", "GCNSubtarget", "&", "STI", ",", "const", "<ISA_LIT>RegisterBankInfo", "&", "RBI", ",", "const", "<ISA_LIT>TargetMachine", "&", "TM", ")", ":", "TII", "(", "*", "STI", ".", "getInstrInfo", "(", ")", ")", ",", "TRI", "(", "*", "STI", ".", "getRegisterInfo", "(", ")", ")", ",", "RBI", "(", "RBI", ")", ",", "TM", "(", "TM", ")", ",", "STI", "(", "STI", ")", ",", "EnableLateStructurizeCFG", "(", "<ISA_LIT>TargetMachine", "::", "EnableLateStructurizeCFG", ")", ",", "{"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector16", "Func": "AMDGPUInstructionSelector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 913, "Length": 64, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "unsigned", "ScalarSize", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "MVT", "XLenVT", "=", "Subtarget", "->", "getXLenVT", "(", ")", ";", "<ISA_LIT>VLMUL", "LMUL", "=", "getLMUL", "(", "VT", ")", ";", "SDValue", "SEW", "=", "CurDAG", "->", "getTargetConstant", "(", "ScalarSize", ",", "DL", ",", "XLenVT", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Regs", "(", "Node", "->", "op_begin", "(", ")", "+", "<NUM_LIT>", ",", "Node", "->", "op_begin", "(", ")", "+", "<NUM_LIT>", "+", "NF", ")", ";", "SDValue", "StoreVal", "=", "createTuple", "(", "*", "CurDAG", ",", "Regs", ",", "NF", ",", "LMUL", ")", ";", "SDValue", "Operands", "[", "]", "=", "{"], "ground_truth": ["StoreVal", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", "+", "NF", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", "+", "NF", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", "+", "NF", ")", ",", "SEW", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";"], "File": "RISCVISelDAGToDAG", "Func": "selectVSXSEG", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 914, "Length": 142, "Cover_Rate": 0.5259259259259259, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_llceil", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vcvtpd_s64_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 915, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RestrictUseOfBaseReg", "(", ")", ")", "{", "if", "(", "AM", ".", "IndexReg", ".", "getNode", "(", ")", "==", "<NUM_LIT>", ")", "{", "AM", ".", "IndexReg", "=", "N", ";", "AM", ".", "Scale", "=", "<NUM_LIT>", ";", "return", "false", ";", "}", "return", "true", ";", "}", "if", "(", "AM", ".", "BaseType", "!=", "<ISA_LIT>ISelAddressMode", "::", "RegBase", "||", "AM", ".", "Base_Reg", ".", "getNode", "(", ")", ")", "{", "if", "(", "!", "AM", ".", "IndexReg", ".", "getNode", "(", ")", ")", "{", "AM", ".", "IndexReg", "=", "N", ";", "AM", ".", "Scale", "=", "<NUM_LIT>", ";", "return", "false", ";", "}", "return", "true", ";", "}"], "ground_truth": ["AM", ".", "BaseType", "=", "<ISA_LIT>ISelAddressMode", "::", "RegBase", ";"], "File": "X86ISelDAGToDAG131", "Func": "MatchAddressBase", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 916, "Length": 99, "Cover_Rate": 0.8114754098360656, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>Disassembler", "(", "STI", ",", "Ctx", ",", "T", ".", "createMCInstrInfo", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "HexagonDisassembler", "Func": "createHexagonDisassembler", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 917, "Length": 16, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "File": "X86RegisterInfo101", "Func": "getSEHRegNum", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 918, "Length": 84, "Cover_Rate": 0.30656934306569344, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterMCAsmParser", "<", "<ISA_LIT>AsmParser", ">", "A", "(", "TheThumbLETarget", ")", ";", "RegisterMCAsmParser", "<", "<ISA_LIT>AsmParser", ">", "B", "(", "TheThumbBETarget", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)5", "Func": "LLVMInitializeARMAsmParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 919, "Length": 19, "Cover_Rate": 0.4523809523809524, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "M", "[", "i", "]", ">=", "<NUM_LIT>", "&&", "(", "unsigned", ")", "M", "[", "i", "]", "!=", "Idx", ")", "||", "(", "M", "[", "i", "+", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "<NUM_LIT>", "]", "!=", "Idx", "+", "NumElts", ")", ")", "return", "false", ";", "Idx", "+=", "<NUM_LIT>", ";", "}", "if", "(", "VT", ".", "is64BitVector", "(", ")", "&&", "EltSz", "==", "<NUM_LIT>", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelLowering131", "Func": "isVZIPMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 920, "Length": 73, "Cover_Rate": 0.4451219512195122, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCCFIInstruction", "Inst", "=", "MCCFIInstruction", "::", "cfiDefCfa", "(", "nullptr", ",", "MRI", ".", "getDwarfRegNum", "(", "<STR_LIT>", ",", "true", ")", ",", "<STR_LIT>", ")", ";", "MAI", "->", "addInitialFrameState", "(", "Inst", ")", ";", "return", "MAI", ";"], "ground_truth": ["}"], "File": "SystemZMCTargetDesc2", "Func": "createSystemZMCAsmInfo", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 921, "Length": 32, "Cover_Rate": 0.3902439024390244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "GISel", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "GISel", "->", "getCallLowering", "(", ")", ";"], "File": "AMDGPUSubtarget68", "Func": "getCallLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 922, "Length": 14, "Cover_Rate": 0.56, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "const", "<ISA_LIT>Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "unsigned", "MaxNumSGPRs", "=", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumSGPRs", "=", "<STR_LIT>", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxNumSGPRs", ";", "i", "<", "TotalNumSGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "<STR_LIT>", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "unsigned", "MaxNumVGPRs", "=", "ST", ".", "getMaxNumVGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumVGPRs", "=", "<STR_LIT>", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxNumVGPRs", ";", "i", "<", "TotalNumVGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "<STR_LIT>", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "const", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "ScratchWaveOffsetReg", "=", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ";", "if", "(", "ScratchWaveOffsetReg", "!=", "<STR_LIT>", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "ScratchWaveOffsetReg", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo53", "Func": "getReservedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 923, "Length": 233, "Cover_Rate": 0.643646408839779, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineOperand", "&", "Src0", "=", "MI", ".", "getOperand", "(", "Src0Idx", ")", ";", "if", "(", "Src0", ".", "isReg", "(", ")", "&&", "(", "RI", ".", "isSGPRReg", "(", "MRI", ",", "Src0", ".", "getReg", "(", ")", ")", "||", "isLiteralConstantLike", "(", "Src0", ",", "InstrDesc", ".", "OpInfo", "[", "Src0Idx", "]", ")", ")", ")", "legalizeOpWithMove", "(", "MI", ",", "Src0Idx", ")", ";", "}", "if", "(", "Opc", "==", "<STR_LIT>", ")", "{", "int", "Src0Idx", "=", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "src0", ")", ";", "MachineOperand", "&", "Src0", "=", "MI", ".", "getOperand", "(", "Src0Idx", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "if", "(", "Src0", ".", "isReg", "(", ")", "&&", "RI", ".", "isVGPR", "(", "MRI", ",", "Src0", ".", "getReg", "(", ")", ")", ")", "{", "unsigned", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "add", "(", "Src0", ")", ";", "Src0", ".", "ChangeToRegister", "(", "Reg", ",", "false", ")", ";", "}", "if", "(", "Src1", ".", "isReg", "(", ")", "&&", "RI", ".", "isVGPR", "(", "MRI", ",", "Src1", ".", "getReg", "(", ")", ")", ")", "{", "unsigned", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "add", "(", "Src1", ")", ";", "Src1", ".", "ChangeToRegister", "(", "Reg", ",", "false", ")", ";", "}", "return", ";"], "ground_truth": ["}"], "File": "SIInstrInfo110", "Func": "legalizeOperandsVOP2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 924, "Length": 247, "Cover_Rate": 0.3435326842837274, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>TargetLowering", "*", "getTargetLowering", "(", ")", "const", "override", "{", "return", "&", "TLInfo", ";"], "ground_truth": ["}"], "File": "AGCSubtarget", "Func": "getTargetLowering", "Target": "AGC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 925, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vget_lane_s16", "(", "int16x4_t", "__a", ",", "const", "int", "__b", ")", "{"], "ground_truth": ["return", "__aarch64_vget_lane_any", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon2_vget_lane_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 926, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "if", "(", "MCID", ".", "Opcode", "==", "<STR_LIT>", "||", "MCID", ".", "Opcode", "==", "<STR_LIT>", ")", "{", "emitDataProcessingInstruction", "(", "MI", ",", "<STR_LIT>", ")", ";", "unsigned", "JTIndex", "=", "(", "MCID", ".", "Opcode", "==", "<STR_LIT>", ")", "?", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ":", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "emitInlineJumpTable", "(", "JTIndex", ")", ";", "return", ";", "}", "else", "if", "(", "MCID", ".", "Opcode", "==", "<STR_LIT>", ")", "{", "emitLoadStoreInstruction", "(", "MI", ",", "<STR_LIT>", ")", ";", "emitInlineJumpTable", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter12", "Func": "emitMiscBranchInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 927, "Length": 108, "Cover_Rate": 0.5510204081632653, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "RB", "->", "getID", "(", ")", "==", "<STR_LIT>", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "RB", "->", "getID", "(", ")", "==", "<STR_LIT>", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "RB", "->", "getID", "(", ")", "==", "<STR_LIT>", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "RB", "->", "getID", "(", ")", "==", "<STR_LIT>", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "RB", "->", "getID", "(", ")", "==", "<STR_LIT>", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "default", ":"], "ground_truth": ["break", ";"], "File": "SIRegisterInfo110", "Func": "getConstrainedRegClassForOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 928, "Length": 97, "Cover_Rate": 0.35793357933579334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Disassembler", "(", "const", "MCSubtargetInfo", "&", "STI", ",", "MCContext", "&", "Ctx", ")", ":", "MCDisassembler", "(", "STI", ",", "Ctx", ")", "{"], "ground_truth": ["}"], "File": "XtensaDisassembler", "Func": "XtensaDisassembler", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 929, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NewVReg2", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "NewVReg2", ")", ".", "addReg", "(", "NewVReg1", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "PCLabelId", ")", ";", "unsigned", "NewVReg3", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "NewVReg3", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "NewVReg4", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "NewVReg4", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "NewVReg2", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "NewVReg3", ",", "RegState", "::", "Kill", ")", ")", ";", "unsigned", "NewVReg5", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "NewVReg5", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "NewVReg4", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "NewVReg5", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "FIMMOSt", ")", ")", ";", "}", "else", "{", "unsigned", "NewVReg1", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "NewVReg1", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "CPMMO", ")", ")", ";"], "ground_truth": ["unsigned", "NewVReg2", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";"], "File": "ARMISelLowering11", "Func": "SetupEntryBlockForSjLj", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 930, "Length": 295, "Cover_Rate": 0.3359908883826879, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TmpInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg1", ")", ")", ";", "TmpInst", ".", "addOperand", "(", "Op2", ")", ";", "TmpInst", ".", "setLoc", "(", "IDLoc", ")", ";", "getStreamer", "(", ")", ".", "EmitInstruction", "(", "TmpInst", ",", "*", "STI", ")", ";"], "ground_truth": ["}"], "File": "MipsTargetStreamer1", "Func": "emitRRX", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 931, "Length": 39, "Cover_Rate": 0.4482758620689655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "ix86_vector_mode_supported_p", "(", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_SSE", "&&", "VALID_SSE_REG_MODE", "(", "mode", ")", ")", "return", "true", ";", "if", "(", "TARGET_SSE2", "&&", "VALID_SSE2_REG_MODE", "(", "mode", ")", ")", "return", "true", ";", "if", "(", "TARGET_AVX", "&&", "VALID_AVX256_REG_MODE", "(", "mode", ")", ")", "return", "true", ";", "if", "(", "TARGET_AVX512F", "&&", "VALID_AVX512F_REG_MODE", "(", "mode", ")", ")", "return", "true", ";", "if", "(", "TARGET_MMX", "&&", "VALID_MMX_REG_MODE", "(", "mode", ")", ")", "return", "true", ";", "if", "(", "TARGET_3DNOW", "&&", "VALID_MMX_REG_MODE_3DNOW", "(", "mode", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "i3864", "Func": "ix86_vector_mode_supported_p", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 932, "Length": 84, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cmple_epu32_mask", "(", "__m128i", "__X", ",", "__m128i", "__Y", ")", "{"], "ground_truth": ["return", "(", "__mmask8", ")", "__builtin_ia32_ucmpd128_mask", "(", "(", "__v4si", ")", "__X", ",", "(", "__v4si", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_cmple_epu32_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 933, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>XPLINKFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineFrameInfo", "&", "MFFrame", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "auto", "&", "Regs", "=", "Subtarget", ".", "getSpecialRegisters", "<", "<ISA_LIT>XPLINK64Registers", ">", "(", ")", ";"], "ground_truth": ["MFFrame", ".", "setOffsetAdjustment", "(", "Regs", ".", "getStackPointerBias", "(", ")", ")", ";"], "File": "SystemZFrameLowering20", "Func": "processFunctionBeforeFrameFinalized", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 934, "Length": 63, "Cover_Rate": 0.984375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "satisfies_constraint_L", "(", "addis_value", ")", ")", "{", "fuse_ops", "[", "<NUM_LIT>", "]", "=", "addis_value", ";", "addis_str", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "GET_CODE", "(", "addis_value", ")", "==", "PLUS", ")", "{", "rtx", "op0", "=", "XEXP", "(", "addis_value", ",", "<NUM_LIT>", ")", ";", "rtx", "op1", "=", "XEXP", "(", "addis_value", ",", "<NUM_LIT>", ")", ";", "if", "(", "REG_P", "(", "op0", ")", "&&", "CONST_INT_P", "(", "op1", ")", "&&", "satisfies_constraint_L", "(", "op1", ")", ")", "{", "fuse_ops", "[", "<NUM_LIT>", "]", "=", "op0", ";", "fuse_ops", "[", "<NUM_LIT>", "]", "=", "op1", ";", "addis_str", "=", "<STR_LIT>", ";", "}", "}", "else", "if", "(", "GET_CODE", "(", "addis_value", ")", "==", "HIGH", ")", "{", "rtx", "value", "=", "XEXP", "(", "addis_value", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "value", ")", "==", "UNSPEC", "&&", "XINT", "(", "value", ",", "<NUM_LIT>", ")", "==", "UNSPEC_TOCREL", ")", "{", "fuse_ops", "[", "<NUM_LIT>", "]", "=", "XVECEXP", "(", "value", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["fuse_ops", "[", "<NUM_LIT>", "]", "=", "XVECEXP", "(", "value", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "rs60005", "Func": "emit_fusion_addis", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 935, "Length": 157, "Cover_Rate": 0.3568181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Index", ")", ";", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Index", ")", ")", "{", "SDValue", "N0", "=", "Index", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "Index", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "ConstantSDNode", "*", "C1", "=", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ";", "if", "(", "C1", "->", "getSExtValue", "(", ")", "<=", "<NUM_LIT>", "||", "CurDAG", "->", "SignBitIsZero", "(", "N0", ")", "||", "(", "Index", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "C1", "->", "getSExtValue", "(", ")", ">=", "<NUM_LIT>", ")", ")", "{", "Base", "=", "N0", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "C1", "->", "getZExtValue", "(", ")", ",", "DL", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "}", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "Index", ")", ")", "return", "false", ";"], "ground_truth": ["Base", "=", "Index", ";"], "File": "AMDGPUISelDAGToDAG19", "Func": "SelectMOVRELOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 936, "Length": 127, "Cover_Rate": 0.7559523809523809, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "avr", "Func": "avr_case_values_threshold", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 937, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "HeadCond", ".", "clear", "(", ")", ";", "MachineBasicBlock", "*", "TBB", "=", "nullptr", ",", "*", "FBB", "=", "nullptr", ";", "if", "(", "TII", "->", "analyzeBranch", "(", "*", "Head", ",", "TBB", ",", "FBB", ",", "HeadCond", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "++", "NumHeadBranchRejs", ";", "return", "false", ";", "}", "if", "(", "!", "TBB", "||", "HeadCond", ".", "empty", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "++", "NumHeadBranchRejs", ";", "return", "false", ";", "}", "if", "(", "!", "parseCond", "(", "HeadCond", ",", "HeadCmpBBCC", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "++", "NumHeadBranchRejs", ";", "return", "false", ";", "}", "if", "(", "TBB", "!=", "CmpBB", ")", "{", "assert", "(", "TBB", "==", "Tail", "&&", "<STR_LIT>", ")", ";", "HeadCmpBBCC", "=", "<STR_LIT>", "(", "HeadCmpBBCC", ")", ";", "}", "CmpBBCond", ".", "clear", "(", ")", ";", "TBB", "=", "FBB", "=", "nullptr", ";", "if", "(", "TII", "->", "analyzeBranch", "(", "*", "CmpBB", ",", "TBB", ",", "FBB", ",", "CmpBBCond", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "++", "NumCmpBranchRejs", ";", "return", "false", ";", "}", "if", "(", "!", "TBB", "||", "CmpBBCond", ".", "empty", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "++", "NumCmpBranchRejs", ";", "return", "false", ";", "}", "if", "(", "!", "parseCond", "(", "CmpBBCond", ",", "CmpBBTailCC", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "++", "NumCmpBranchRejs", ";", "return", "false", ";", "}", "if", "(", "TBB", "!=", "Tail", ")", "CmpBBTailCC", "=", "<STR_LIT>", "(", "CmpBBTailCC", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "(", "HeadCmpBBCC", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "(", "CmpBBTailCC", ")", "<<", "'\\n'", ")", ";", "CmpMI", "=", "findConvertibleCompare", "(", "CmpBB", ")", ";", "if", "(", "!", "CmpMI", ")", "return", "false", ";", "if", "(", "!", "canSpeculateInstrs", "(", "CmpBB", ",", "CmpMI", ")", ")", "{", "++", "NumSpeculateRejs", ";"], "ground_truth": ["return", "false", ";"], "File": "AArch64ConditionalCompares1", "Func": "canConvert", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 938, "Length": 298, "Cover_Rate": 0.5155709342560554, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CopyPropagation", "CopyP", "(", "HRI", ",", "MRI", ")", ";", "Changed", "|=", "visitBlock", "(", "Entry", ",", "CopyP", ",", "ACP", ")", ";", "Changed", "=", "DeadCodeElimination", "(", "MF", ",", "*", "MDT", ")", ".", "run", "(", ")", "||", "Changed", ";", "BT", ".", "run", "(", ")", ";", "RegisterSet", "ABS", ";", "BitSimplification", "BitS", "(", "BT", ",", "*", "MDT", ",", "HII", ",", "HRI", ",", "MRI", ",", "MF", ")", ";", "Changed", "|=", "visitBlock", "(", "Entry", ",", "BitS", ",", "ABS", ")", ";", "Changed", "=", "DeadCodeElimination", "(", "MF", ",", "*", "MDT", ")", ".", "run", "(", ")", "||", "Changed", ";", "if", "(", "Changed", ")", "{"], "ground_truth": ["for", "(", "auto", "&", "B", ":", "MF", ")", "for", "(", "auto", "&", "I", ":", "B", ")", "I", ".", "clearKillInfo", "(", ")", ";"], "File": "HexagonBitSimplify14", "Func": "runOnMachineFunction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 939, "Length": 115, "Cover_Rate": 0.30997304582210244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "assert", "(", "false", "&&", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Reg", "=", "<STR_LIT>", ";", "size", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Reg", "=", "<STR_LIT>", ";", "size", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Reg", "=", "<STR_LIT>", ";", "size", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "assert", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "<STR_LIT>", ")", ";", "Reg", "=", "<STR_LIT>", ";", "size", "=", "<NUM_LIT>", ";", "break", ";", "}", "SDValue", "cpIn", "=", "DAG", ".", "getCopyToReg", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "dl", ",", "Reg", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "SDValue", "(", ")", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "cpIn", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getTargetConstant", "(", "size", ",", "<STR_LIT>", ")", ",", "cpIn", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Tys", ",", "Ops", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["SDValue", "cpOut", "=", "DAG", ".", "getCopyFromReg", "(", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "dl", ",", "Reg", ",", "T", ",", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";"], "File": "X86ISelLowering160", "Func": "LowerCMP_SWAP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 940, "Length": 205, "Cover_Rate": 0.7243816254416962, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "Reg", "==", "<STR_LIT>", ")", "Comment", "<<", "<STR_LIT>", ";", "else", "Comment", "<<", "printReg", "(", "Reg", ",", "&", "TRI", ")", ";", "SmallString", "<", "<NUM_LIT>", ">", "Expr", ";", "unsigned", "DwarfReg", "=", "TRI", ".", "getDwarfRegNum", "(", "Reg", ",", "true", ")", ";", "Expr", ".", "push_back", "(", "(", "uint8_t", ")", "(", "dwarf", "::", "DW_OP_breg0", "+", "DwarfReg", ")", ")", ";", "Expr", ".", "push_back", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["appendVGScaledOffsetExpr", "(", "Expr", ",", "NumBytes", ",", "NumVGScaledBytes", ",", "TRI", ".", "getDwarfRegNum", "(", "<STR_LIT>", ",", "true", ")", ",", "Comment", ")", ";"], "File": "AArch64InstrInfo51", "Func": "createDefCFAExpression", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 941, "Length": 83, "Cover_Rate": 0.3789954337899543, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Byte", "%", "BytesPerElement", "!=", "<NUM_LIT>", ")", "break", ";", "Index", "=", "Byte", "/", "BytesPerElement", ";", "Op", "=", "Op", ".", "getOperand", "(", "unsigned", "(", "First", ")", "/", "Bytes", ".", "size", "(", ")", ")", ";", "Force", "=", "true", ";", "}", "else", "if", "(", "Opcode", "==", "<STR_LIT>", "&&", "canTreatAsByteVector", "(", "Op", ".", "getValueType", "(", ")", ")", ")", "{", "EVT", "OpVT", "=", "Op", ".", "getValueType", "(", ")", ";", "unsigned", "OpBytesPerElement", "=", "OpVT", ".", "getVectorElementType", "(", ")", ".", "getStoreSize", "(", ")", ";", "if", "(", "OpBytesPerElement", "<", "BytesPerElement", ")", "break", ";", "unsigned", "End", "=", "(", "Index", "+", "<NUM_LIT>", ")", "*", "BytesPerElement", ";", "if", "(", "End", "%", "OpBytesPerElement", "!=", "<NUM_LIT>", ")", "break", ";", "Op", "=", "Op", ".", "getOperand", "(", "End", "/", "OpBytesPerElement", "-", "<NUM_LIT>", ")", ";", "if", "(", "!", "Op", ".", "getValueType", "(", ")", ".", "isInteger", "(", ")", ")", "{", "EVT", "VT", "=", "<STR_LIT>", "(", "Op", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ")", ";", "DCI", ".", "AddToWorklist", "(", "Op", ".", "getNode", "(", ")", ")", ";", "}", "EVT", "VT", "=", "<STR_LIT>", "(", "ResVT", ".", "getSizeInBits", "(", ")", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ")", ";", "if", "(", "VT", "!=", "ResVT", ")", "{", "DCI", ".", "AddToWorklist", "(", "Op", ".", "getNode", "(", ")", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ResVT", ",", "Op", ")", ";", "}", "return", "Op", ";", "}", "else", "if", "(", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "&&", "canTreatAsByteVector", "(", "Op", ".", "getValueType", "(", ")", ")", "&&", "canTreatAsByteVector", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ")", ")", "{", "EVT", "ExtVT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "OpVT", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "unsigned", "ExtBytesPerElement", "=", "ExtVT", ".", "getVectorElementType", "(", ")", ".", "getStoreSize", "(", ")", ";", "unsigned", "OpBytesPerElement", "=", "OpVT", ".", "getVectorElementType", "(", ")", ".", "getStoreSize", "(", ")", ";", "unsigned", "Byte", "=", "Index", "*", "BytesPerElement", ";", "unsigned", "SubByte", "=", "Byte", "%", "ExtBytesPerElement", ";", "unsigned", "MinSubByte", "=", "ExtBytesPerElement", "-", "OpBytesPerElement", ";", "if", "(", "SubByte", "<", "MinSubByte", "||", "SubByte", "+", "BytesPerElement", ">", "ExtBytesPerElement", ")", "break", ";", "Byte", "=", "Byte", "/", "ExtBytesPerElement", "*", "OpBytesPerElement", ";", "Byte", "+=", "SubByte", "-", "MinSubByte", ";", "if", "(", "Byte", "%", "BytesPerElement", "!=", "<NUM_LIT>", ")", "break", ";", "Op", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Index", "=", "Byte", "/", "BytesPerElement", ";", "Force", "=", "true", ";", "}", "else", "break", ";", "}", "if", "(", "Force", ")", "{", "if", "(", "Op", ".", "getValueType", "(", ")", "!=", "VecVT", ")", "{", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VecVT", ",", "Op", ")", ";", "DCI", ".", "AddToWorklist", "(", "Op", ".", "getNode", "(", ")", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ResVT", ",", "Op", ",", "DAG", ".", "getConstant", "(", "Index", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "SystemZISelLowering105", "Func": "combineExtract", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 942, "Length": 490, "Cover_Rate": 0.7111756168359942, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "&", "HMFI", "=", "*", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "AP", "=", "HMFI", ".", "getStackAlignBasePhysReg", "(", ")", ";", "unsigned", "FrameSize", "=", "MFI", ".", "getStackSize", "(", ")", ";", "bool", "UseFP", "=", "false", ",", "UseAP", "=", "false", ";", "if", "(", "NoOpt", "&&", "!", "HasExtraAlign", ")", "UseFP", "=", "true", ";", "if", "(", "MFI", ".", "isFixedObjectIndex", "(", "FI", ")", "||", "MFI", ".", "isObjectPreAllocated", "(", "FI", ")", ")", "{", "UseFP", "|=", "(", "HasAlloca", "||", "HasExtraAlign", ")", ";", "}", "else", "{", "if", "(", "HasAlloca", ")", "{", "if", "(", "HasExtraAlign", ")", "UseAP", "=", "true", ";", "else", "UseFP", "=", "true", ";", "}", "}", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "assert", "(", "(", "HasFP", "||", "!", "UseFP", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "Offset", ">", "<NUM_LIT>", "&&", "!", "HasFP", ")", "Offset", "-=", "<NUM_LIT>", ";", "if", "(", "UseFP", ")", "FrameReg", "=", "FP", ";", "else", "if", "(", "UseAP", ")", "FrameReg", "=", "AP", ";", "else", "FrameReg", "=", "SP", ";"], "ground_truth": ["int", "RealOffset", "=", "Offset", ";"], "File": "HexagonFrameLowering45", "Func": "getFrameIndexReference", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 943, "Length": 160, "Cover_Rate": 0.5498281786941581, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_cvtepi64_epi16", "(", "__mmask8", "__M", ",", "__m256i", "__A", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_pmovqw256_mask", "(", "(", "__v4di", ")", "__A", ",", "(", "__v8hi", ")", "_mm_setzero_si128", "(", ")", ",", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_maskz_cvtepi64_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 944, "Length": 44, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "UPTAsmBackend", "Func": "getPointerSize", "Target": "UPT", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 945, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>SEInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "(", "Opc", "==", "<STR_LIT>", ")", "||", "(", "Opc", "==", "<STR_LIT>", ")", "||", "(", "Opc", "==", "<STR_LIT>", ")", "||", "(", "Opc", "==", "<STR_LIT>", ")", "||", "(", "Opc", "==", "<STR_LIT>", ")", ")", "{", "if", "(", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", ")", "&&", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "&&", "(", "isZeroImm", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "MipsSEInstrInfo10", "Func": "isStoreToStackSlot", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 946, "Length": 126, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Seq", ".", "size", "(", ")", ";"], "ground_truth": ["}"], "File": "HexagonGenInsert (2)", "Func": "size", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 947, "Length": 8, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "float32x2_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vreinterpret_f32_u64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 948, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>FrameLowering", "(", "const", "<ISA_LIT>Subtarget", "&", "sti", ")", ":", "TargetFrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsDown", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ")", ",", "STI", "(", "sti", ")", "{"], "ground_truth": ["}"], "File": "PTXFrameLowering", "Func": "PTXFrameLowering", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 949, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint16x4_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vreinterpret_u16_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 950, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "Node1", ":", "VectorNode", ")", "Node1", "->", "setVisit", "(", "false", ")", ";", "val", "+=", "printTreeVal", "(", "Root", ")", ";", "return", "val", ";"], "ground_truth": ["}"], "File": "TPCCostModelEmitter", "Func": "printTree", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 951, "Length": 26, "Cover_Rate": 0.48148148148148145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{"], "ground_truth": ["return", "false", ";"], "File": "RV16KAsmBackend", "Func": "fixupNeedsRelaxation", "Target": "RV16K", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 952, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmlsq_lane_s16", "(", "int16x8_t", "__a", ",", "int16x8_t", "__b", ",", "int16x4_t", "__c", ",", "const", "int", "__d", ")", "{", "return", "(", "int16x8_t", ")", "__builtin_neon_vmls_lanev8hi", "(", "__a", ",", "__b", ",", "__c", ",", "__d", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vmlsq_lane_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 953, "Length": 32, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "PerformBLENDICombine", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "if", "(", "auto", "*", "Mask", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "if", "(", "Mask", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", "&&", "!", "isShuffleFoldableLoad", "(", "V0", ")", ")", "{", "SDValue", "NewMask", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V1", ",", "V0", ",", "NewMask", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering200", "Func": "PerformBLENDICombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 954, "Length": 128, "Cover_Rate": 0.9552238805970149, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "ix86_builtin_func_type", "ftype", ";", "const", "struct", "builtin_description", "*", "d", ";", "size_t", "i", ";", "tree", "decl", ";", "tree", "attrs_load", ",", "attrs_type_load", ",", "attrs_store", ",", "attrs_type_store", ";", "tree", "attrs_log", ",", "attrs_type_log", ";", "if", "(", "!", "flag_tm", ")", "return", ";", "if", "(", "!", "builtin_decl_explicit_p", "(", "BUILT_IN_TM_LOAD_1", ")", ")", "return", ";", "decl", "=", "builtin_decl_explicit", "(", "BUILT_IN_TM_LOAD_1", ")", ";", "attrs_load", "=", "DECL_ATTRIBUTES", "(", "decl", ")", ";", "attrs_type_load", "=", "TYPE_ATTRIBUTES", "(", "TREE_TYPE", "(", "decl", ")", ")", ";", "decl", "=", "builtin_decl_explicit", "(", "BUILT_IN_TM_STORE_1", ")", ";", "attrs_store", "=", "DECL_ATTRIBUTES", "(", "decl", ")", ";", "attrs_type_store", "=", "TYPE_ATTRIBUTES", "(", "TREE_TYPE", "(", "decl", ")", ")", ";", "decl", "=", "builtin_decl_explicit", "(", "BUILT_IN_TM_LOG", ")", ";"], "ground_truth": ["attrs_log", "=", "DECL_ATTRIBUTES", "(", "decl", ")", ";"], "File": "i3864", "Func": "ix86_init_tm_builtins", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 955, "Length": 109, "Cover_Rate": 0.3562091503267974, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "const", "LibCalls", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";"], "ground_truth": ["auto", "Comp", "=", "[", "]", "(", "const", "char", "*", "S1", ",", "const", "char", "*", "S2", ")", "{", "return", "strcmp", "(", "S1", ",", "S2", ")", "<", "<NUM_LIT>", ";", "}", ";"], "File": "MipsCCState9", "Func": "isF128SoftLibCall", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 956, "Length": 133, "Cover_Rate": 0.7348066298342542, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask3_fmadd_sd", "(", "__m128d", "__W", ",", "__m128d", "__A", ",", "__m128d", "__B", ",", "__mmask8", "__U", ")", "{", "return", "(", "__m128d", ")", "__builtin_ia32_vfmaddsd3_mask3", "(", "(", "__v2df", ")", "__W", ",", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__B", ",", "(", "__mmask8", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm_mask3_fmadd_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 957, "Length": 58, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFObjectWriter", "::", "<ISA_LIT>ELFObjectWriter", "(", "uint8_t", "OSABI", ")", ":", "MCELFObjectTargetWriter", "(", "false", ",", "OSABI", ",", "ELF", "::", "EM_<ISA_LIT>", ",", "false", ")", "{"], "ground_truth": ["}"], "File": "CJGELFObjectWriter", "Func": "CJGELFObjectWriter", "Target": "CJG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 958, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "(", "MOpSHMI", ".", "isImm", "(", ")", "&&", "MOpMEMI", ".", "isImm", "(", ")", ")", ")", "return", "false", ";", "uint64_t", "SHMI", "=", "MOpSHMI", ".", "getImm", "(", ")", ";", "uint64_t", "MEMI", "=", "MOpMEMI", ".", "getImm", "(", ")", ";", "if", "(", "SHMI", "+", "MEMI", "!=", "<NUM_LIT>", ")", "return", "false", ";", "Register", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "SrcReg", ")", ")", "return", "false", ";", "MachineInstr", "*", "SrcMI", "=", "MRI", "->", "getVRegDef", "(", "SrcReg", ")", ";", "if", "(", "SrcMI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "SrcMI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "!", "MRI", "->", "hasOneNonDBGUse", "(", "SrcReg", ")", ")", "return", "false", ";"], "ground_truth": ["assert", "(", "SrcMI", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "PPCMIPeephole", "Func": "combineSEXTAndSHL", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 959, "Length": 134, "Cover_Rate": 0.3325062034739454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Reg", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "StackTop", ">=", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";"], "File": "X86FloatingPoint28", "Func": "pushReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 960, "Length": 20, "Cover_Rate": 0.46511627906976744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_fmsubadd_pd", "(", "__mmask8", "__U", ",", "__m512d", "__A", ",", "__m512d", "__B", ",", "__m512d", "__C", ")", "{", "return", "(", "__m512d", ")", "__builtin_ia32_vfmaddsubpd512_maskz", "(", "(", "__v8df", ")", "__A", ",", "(", "__v8df", ")", "__B", ",", "-", "(", "__v8df", ")", "__C", ",", "(", "__mmask8", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_maskz_fmsubadd_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 961, "Length": 59, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "insn", "->", "eaBase", "=", "(", "EABase", ")", "(", "insn", "->", "eaBaseBase", "+", "rm", ")", ";", "insn", "->", "eaDisplacement", "=", "EA_DISP_8", ";", "insn", "->", "displacementSize", "=", "<NUM_LIT>", ";", "if", "(", "readDisplacement", "(", "insn", ")", ")", "return", "-", "<NUM_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "insn", "->", "eaBase", "=", "(", "EABase", ")", "(", "insn", "->", "eaBaseBase", "+", "rm", ")", ";", "insn", "->", "eaDisplacement", "=", "EA_DISP_16", ";", "if", "(", "readDisplacement", "(", "insn", ")", ")", "return", "-", "<NUM_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "insn", "->", "eaBase", "=", "(", "EABase", ")", "(", "insn", "->", "eaRegBase", "+", "rm", ")", ";", "if", "(", "readDisplacement", "(", "insn", ")", ")", "return", "-", "<NUM_LIT>", ";", "break", ";", "}", "break", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "insn", "->", "eaBaseBase", "=", "(", "insn", "->", "addressSize", "==", "<NUM_LIT>", "?", "EA_BASE_EAX", ":", "EA_BASE_RAX", ")", ";", "switch", "(", "mod", ")", "{", "case", "<NUM_LIT>", ":", "insn", "->", "eaDisplacement", "=", "EA_DISP_NONE", ";", "switch", "(", "rm", "&", "<NUM_LIT>", ")", "{", "case", "<NUM_LIT>", ":", "insn", "->", "eaBase", "=", "(", "insn", "->", "addressSize", "==", "<NUM_LIT>", "?", "EA_BASE_sib", ":", "EA_BASE_sib64", ")", ";", "if", "(", "readSIB", "(", "insn", ")", "||", "readDisplacement", "(", "insn", ")", ")", "return", "-", "<NUM_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "insn", "->", "eaBase", "=", "EA_BASE_NONE", ";", "insn", "->", "eaDisplacement", "=", "EA_DISP_32", ";", "if", "(", "readDisplacement", "(", "insn", ")", ")", "return", "-", "<NUM_LIT>", ";", "break", ";", "default", ":", "insn", "->", "eaBase", "=", "(", "EABase", ")", "(", "insn", "->", "eaBaseBase", "+", "rm", ")", ";", "break", ";", "}", "break", ";", "case", "<NUM_LIT>", ":", "insn", "->", "displacementSize", "=", "<NUM_LIT>", ";", "case", "<NUM_LIT>", ":", "insn", "->", "eaDisplacement", "=", "(", "mod", "==", "<NUM_LIT>", "?", "EA_DISP_8", ":", "EA_DISP_32", ")", ";"], "ground_truth": ["switch", "(", "rm", "&", "<NUM_LIT>", ")", "{"], "File": "X86DisassemblerDecoder10", "Func": "readModRM", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 962, "Length": 277, "Cover_Rate": 0.41467065868263475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCInst", "TmpInst", ";", "Lower<ISA_LIT>MachineInstrToMCInst", "(", "MI", ",", "TmpInst", ",", "*", "this", ")", ";"], "ground_truth": ["TmpInst", ".", "setOpcode", "(", "Opcode", ")", ";"], "File": "ARMAsmPrinter10", "Func": "EmitPatchedInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 963, "Length": 20, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fixIMPLICITDEF", "(", "MF", ")", ";", "fixNoReturn", "(", "MF", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "SgxMCPasses", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 964, "Length": 13, "Cover_Rate": 0.5909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "temp", ".", "val", "[", "<NUM_LIT>", "]", "=", "vcombine_s64", "(", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "vcreate_s64", "(", "__AARCH64_INT64_C", "(", "<NUM_LIT>", ")", ")", ")", ";"], "ground_truth": ["__o", "=", "__builtin_aarch64_set_qregoiv2di", "(", "__o", ",", "(", "int64x2_t", ")", "temp", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";"], "File": "arm", "Func": "neon4_vst2_s64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 965, "Length": 44, "Cover_Rate": 0.3793103448275862, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "DenominatorScaled", "=", "B", ".", "buildIntrinsic", "(", "<STR_LIT>", ",", "{", "S32", ",", "S1", "}", ",", "false", ")", ".", "addUse", "(", "LHS", ")", ".", "addUse", "(", "RHS", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "auto", "NumeratorScaled", "=", "B", ".", "buildIntrinsic", "(", "<STR_LIT>", ",", "{", "S32", ",", "S1", "}", ",", "false", ")", ".", "addUse", "(", "LHS", ")", ".", "addUse", "(", "RHS", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "auto", "ApproxRcp", "=", "B", ".", "buildIntrinsic", "(", "<STR_LIT>", ",", "{", "S32", "}", ",", "false", ")", ".", "addUse", "(", "DenominatorScaled", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "auto", "NegDivScale0", "=", "B", ".", "buildFNeg", "(", "S32", ",", "DenominatorScaled", ",", "Flags", ")", ";", "if", "(", "!", "Mode", ".", "allFP32Denormals", "(", ")", ")", "toggleSPDenormMode", "(", "true", ",", "B", ",", "ST", ",", "Mode", ")", ";", "auto", "Fma0", "=", "B", ".", "buildFMA", "(", "S32", ",", "NegDivScale0", ",", "ApproxRcp", ",", "One", ",", "Flags", ")", ";", "auto", "Fma1", "=", "B", ".", "buildFMA", "(", "S32", ",", "Fma0", ",", "ApproxRcp", ",", "ApproxRcp", ",", "Flags", ")", ";", "auto", "Mul", "=", "B", ".", "buildFMul", "(", "S32", ",", "NumeratorScaled", ",", "Fma1", ",", "Flags", ")", ";", "auto", "Fma2", "=", "B", ".", "buildFMA", "(", "S32", ",", "NegDivScale0", ",", "Mul", ",", "NumeratorScaled", ",", "Flags", ")", ";", "auto", "Fma3", "=", "B", ".", "buildFMA", "(", "S32", ",", "Fma2", ",", "Fma1", ",", "Mul", ",", "Flags", ")", ";", "auto", "Fma4", "=", "B", ".", "buildFMA", "(", "S32", ",", "NegDivScale0", ",", "Fma3", ",", "NumeratorScaled", ",", "Flags", ")", ";", "if", "(", "!", "Mode", ".", "allFP32Denormals", "(", ")", ")", "toggleSPDenormMode", "(", "false", ",", "B", ",", "ST", ",", "Mode", ")", ";"], "ground_truth": ["auto", "Fmas", "=", "B", ".", "buildIntrinsic", "(", "<STR_LIT>", ",", "{", "S32", "}", ",", "false", ")", ".", "addUse", "(", "Fma4", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ".", "addUse", "(", "Fma1", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ".", "addUse", "(", "Fma3", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ".", "addUse", "(", "NumeratorScaled", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ".", "setMIFlags", "(", "Flags", ")", ";"], "File": "AMDGPULegalizerInfo17", "Func": "legalizeFDIV32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 966, "Length": 328, "Cover_Rate": 0.6368932038834951, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_pmovsxwq256", "(", "(", "__v8hi", ")", "__X", ")", ";"], "ground_truth": ["}"], "File": "avx2intrin", "Func": "_mm256_cvtepi16_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 967, "Length": 13, "Cover_Rate": 0.40625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Immediate", "|=", "cast", "<", "ConstantSDNode", ">", "(", "In", ")", "->", "getZExtValue", "(", ")", "<<", "idx", ";", "HasConstElts", "=", "true", ";", "}", "if", "(", "SplatIdx", "==", "-", "<NUM_LIT>", ")", "SplatIdx", "=", "idx", ";", "else", "if", "(", "In", "!=", "Op", ".", "getOperand", "(", "SplatIdx", ")", ")", "IsSplat", "=", "false", ";", "}", "if", "(", "IsSplat", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op", ".", "getOperand", "(", "SplatIdx", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ")", ";", "SDValue", "DstVec", ";", "SDValue", "Imm", ";", "if", "(", "Immediate", ")", "{", "MVT", "ImmVT", "=", "<STR_LIT>", "(", "std", "::", "max", "(", "(", "int", ")", "VT", ".", "getSizeInBits", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "Imm", "=", "DAG", ".", "getConstant", "(", "Immediate", ",", "dl", ",", "ImmVT", ")", ";", "}", "else", "if", "(", "HasConstElts", ")", "Imm", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ";", "else", "Imm", "=", "DAG", ".", "getUNDEF", "(", "VT", ")", ";", "if", "(", "Imm", ".", "getValueSizeInBits", "(", ")", "==", "VT", ".", "getSizeInBits", "(", ")", ")", "DstVec", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "Imm", ")", ";", "else", "{", "SDValue", "ExtVec", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Imm", ")", ";", "DstVec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "ExtVec", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NonConstIdx", ".", "size", "(", ")", ";", "++", "i", ")", "{", "unsigned", "InsertIdx", "=", "NonConstIdx", "[", "i", "]", ";", "DstVec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DstVec", ",", "Op", ".", "getOperand", "(", "InsertIdx", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "InsertIdx", ",", "dl", ")", ")", ";", "}"], "ground_truth": ["return", "DstVec", ";"], "File": "X86ISelLowering155", "Func": "LowerBUILD_VECTORvXi1", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 968, "Length": 295, "Cover_Rate": 0.4442771084337349, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCRelocationInfo", "(", "*", "T", ",", "create<ISA_LIT>MCRelocationInfo", ")", ";", "}", "for", "(", "Target", "*", "T", ":", "{", "&", "getThe<ISA_LIT>LETarget", "(", ")", ",", "&", "getThe<ISA_LIT>BETarget", "(", ")", "}", ")", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "*", "T", ",", "create<ISA_LIT>MCInstrAnalysis", ")", ";", "for", "(", "Target", "*", "T", ":", "{", "&", "getTheThumbLETarget", "(", ")", ",", "&", "getTheThumbBETarget", "(", ")", "}", ")", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "*", "T", ",", "createThumbMCInstrAnalysis", ")", ";", "for", "(", "Target", "*", "T", ":", "{", "&", "getThe<ISA_LIT>LETarget", "(", ")", ",", "&", "getTheThumbLETarget", "(", ")", "}", ")", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "create<ISA_LIT>LEMCCodeEmitter", ")", ";"], "ground_truth": ["for", "(", "Target", "*", "T", ":", "{", "&", "getThe<ISA_LIT>BETarget", "(", ")", ",", "&", "getTheThumbBETarget", "(", ")", "}", ")", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "create<ISA_LIT>BEMCCodeEmitter", ")", ";"], "File": "ARMMCTargetDesc14", "Func": "LLVMInitializeARMTargetMC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 969, "Length": 123, "Cover_Rate": 0.3929712460063898, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op1", ")", ")", "if", "(", "C", "->", "getAPIntValue", "(", ")", "==", "<NUM_LIT>", ")", "return", "EmitTest", "(", "Op0", ",", "<ISA_LIT>CC", ",", "DAG", ")", ";"], "ground_truth": ["DebugLoc", "dl", "=", "Op0", ".", "getDebugLoc", "(", ")", ";"], "File": "X86ISelLowering144", "Func": "EmitCmp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 970, "Length": 43, "Cover_Rate": 0.5180722891566265, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "r", ")", ":", "<STR_LIT>", "(", "x", ")", ",", "<STR_LIT>", "(", "y", ")", ",", "<STR_LIT>", "(", "z", ")", ")", ";", "return", "r", ";"], "ground_truth": ["}"], "File": "ppu", "Func": "intrinsics___fmsub", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 971, "Length": 29, "Cover_Rate": 0.6170212765957447, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setHasPushSequences", "(", "bool", "HasPush", ")", "{", "HasPushSequences", "=", "HasPush", ";"], "ground_truth": ["}"], "File": "M680x0MachineFunction", "Func": "setHasPushSequences", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 972, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "MLxExpansion", "::", "getDefReg", "(", "MachineInstr", "*", "MI", ")", "const", "{", "Register", "Reg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "Register", "::", "isPhysicalRegister", "(", "Reg", ")", "||", "!", "MRI", "->", "hasOneNonDBGUse", "(", "Reg", ")", ")", "return", "Reg", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "UseMI", "=", "&", "*", "MRI", "->", "use_instr_nodbg_begin", "(", "Reg", ")", ";"], "ground_truth": ["if", "(", "UseMI", "->", "getParent", "(", ")", "!=", "MBB", ")", "return", "Reg", ";"], "File": "MLxExpansionPass11", "Func": "getDefReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 973, "Length": 81, "Cover_Rate": 0.5126582278481012, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstructionSelector", "::", "selectPhi", "(", "Register", "ResVReg", ",", "const", "<ISA_LIT>Type", "*", "ResType", ",", "MachineInstr", "&", "I", ")", "const", "{", "auto", "MIB", "=", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addDef", "(", "ResVReg", ")", ".", "addUse", "(", "GR", ".", "get<ISA_LIT>TypeID", "(", "ResType", ")", ")", ";", "const", "unsigned", "NumOps", "=", "I", ".", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumOps", ";", "i", "+=", "<NUM_LIT>", ")", "{", "MIB", ".", "addUse", "(", "I", ".", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "MIB", ".", "addMBB", "(", "I", ".", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ";", "}"], "ground_truth": ["return", "MIB", ".", "constrainAllUses", "(", "TII", ",", "TRI", ",", "RBI", ")", ";"], "File": "SPIRVInstructionSelector", "Func": "selectPhi", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 974, "Length": 137, "Cover_Rate": 0.9785714285714285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_unpackhi_epi64", "(", "__m256i", "__A", ",", "__m256i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m256i", ")", "__builtin_ia32_punpckhqdq256", "(", "(", "__v4di", ")", "__A", ",", "(", "__v4di", ")", "__B", ")", ";"], "File": "avx2intrin", "Func": "_mm256_unpackhi_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 975, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "II", "->", "getOpcode", "(", ")", ";", "if", "(", "(", "Opc", "!=", "<STR_LIT>", "&&", "Opc", "!=", "<STR_LIT>", "&&", "Opc", "!=", "<STR_LIT>", ")", "||", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", "||", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "<STR_LIT>", "||", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", "||", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "Register", "BasePtr", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", ")", "BasePtr", "=", "get<ISA_LIT>SubSuperRegister", "(", "BasePtr", ",", "<NUM_LIT>", ")", ";", "Register", "NewDestReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";"], "ground_truth": ["TII", "->", "copyPhysReg", "(", "*", "MI", ".", "getParent", "(", ")", ",", "II", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "NewDestReg", ",", "BasePtr", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ")", ";"], "File": "X86RegisterInfo (2)1", "Func": "tryOptimizeLEAtoMOV", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 976, "Length": 184, "Cover_Rate": 0.8251121076233184, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "<ISA_LIT>RegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "switch", "(", "Kind", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "if", "(", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "is64Bit", "(", ")", ")", "return", "&", "<STR_LIT>", ";", "return", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "if", "(", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "is64Bit", "(", ")", ")", "return", "&", "<STR_LIT>", ";", "return", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "if", "(", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "isTargetWin64", "(", ")", ")", "return", "&", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "is64Bit", "(", ")", ")", "return", "&", "<STR_LIT>", ";"], "File": "X86RegisterInfo43", "Func": "getPointerRegClass", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 977, "Length": 122, "Cover_Rate": 0.6703296703296703, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "last_two_def_reg", "==", "NULL_RTX", ")", "return", "false", ";", "gcc_assert", "(", "REG_P", "(", "last_two_def_reg", ")", "||", "GET_CODE", "(", "last_two_def_reg", ")", "==", "SUBREG", ")", ";"], "ground_truth": ["return", "n8_consumed_by_addr_in_p", "(", "consumer", ",", "last_two_def_reg", ")", ";"], "File": "nds32-pipelines-auxiliary", "Func": "nds32_n8_last_load_two_to_ii_p", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 978, "Length": 32, "Cover_Rate": 0.4383561643835616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "Op", ".", "isRegMask", "(", ")", ")", "{", "bool", "ClobbersFP0", "=", "Op", ".", "clobbersPhysReg", "(", "<STR_LIT>", ")", ";", "static_assert", "(", "<STR_LIT>", "-", "<STR_LIT>", "==", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "assert", "(", "Op", ".", "clobbersPhysReg", "(", "<STR_LIT>", "+", "i", ")", "==", "ClobbersFP0", "&&", "<STR_LIT>", ")", ";", "if", "(", "ClobbersFP0", ")", "ClobbersFPStack", "=", "true", ";", "}", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "Op", ".", "getReg", "(", ")", "<", "<STR_LIT>", "||", "Op", ".", "getReg", "(", ")", ">", "<STR_LIT>", ")", "continue", ";", "assert", "(", "Op", ".", "isImplicit", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "Op", ".", "isDef", "(", ")", ")", "STReturns", "|=", "<NUM_LIT>", "<<", "getFPReg", "(", "Op", ")", ";", "MI", ".", "RemoveOperand", "(", "i", ")", ";", "--", "i", ";", "--", "e", ";", "}", "assert", "(", "(", "ClobbersFPStack", "||", "STReturns", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "ClobbersFPStack", ")", "return", ";"], "ground_truth": ["unsigned", "N", "=", "countTrailingOnes", "(", "STReturns", ")", ";"], "File": "X86FloatingPoint33", "Func": "handleCall", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 979, "Length": 200, "Cover_Rate": 0.6688963210702341, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>SETargetLowering", "::", "lowerSELECT", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "!", "Subtarget", ".", "has<ISA_LIT>32r6", "(", ")", ")", "return", "<ISA_LIT>TargetLowering", "::", "LowerOperation", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["EVT", "ResTy", "=", "Op", "->", "getValueType", "(", "<NUM_LIT>", ")", ";"], "File": "MipsSEISelLowering15", "Func": "lowerSELECT", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 980, "Length": 43, "Cover_Rate": 0.4095238095238095, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "PPCISelDAGToDAG (2)", "Func": "getPredicateForSetCC", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 981, "Length": 66, "Cover_Rate": 0.36464088397790057, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Parser", ".", "getTok", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "getToken", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 982, "Length": 8, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "'r'", ":", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "RCPair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "return", "RCPair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "case", "'w'", ":", "if", "(", "VT", "==", "<STR_LIT>", ")", "break", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "RCPair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "RCPair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "RCPair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "break", ";", "case", "'x'", ":", "if", "(", "VT", "==", "<STR_LIT>", ")", "break", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "RCPair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "RCPair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "RCPair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "break", ";", "case", "'t'", ":", "if", "(", "VT", "==", "<STR_LIT>", ")", "break", ";", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "return", "RCPair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "RCPair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "RCPair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "break", ";", "}", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "Constraint", "[", "<NUM_LIT>", "]", "==", "'T'", ")", "{"], "ground_truth": ["switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{"], "File": "ARMISelLowering (2)6", "Func": "getRegForInlineAsmConstraint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 983, "Length": 257, "Cover_Rate": 0.5468085106382978, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 984, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>UnifyDivergentExitNodes", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "if", "(", "RequireAndPreserveDomTree", ")", "AU", ".", "addRequired", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "PostDominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "LegacyDivergenceAnalysis", ">", "(", ")", ";", "if", "(", "RequireAndPreserveDomTree", ")", "{", "AU", ".", "addPreserved", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "}", "AU", ".", "addPreserved", "<", "LegacyDivergenceAnalysis", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "addPreservedID", "(", "BreakCriticalEdgesID", ")", ";"], "File": "AMDGPUUnifyDivergentExitNodes22", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 985, "Length": 73, "Cover_Rate": 0.7525773195876289, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HSAMD", "::", "Metadata", "HSAMetadata", ";", "if", "(", "HSAMD", "::", "fromString", "(", "HSAMetadataString", ",", "HSAMetadata", ")", ")", "return", "false", ";", "return", "EmitHSAMetadata", "(", "HSAMetadata", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetStreamer1", "Func": "EmitHSAMetadataV2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 986, "Length": 26, "Cover_Rate": 0.7428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint16x8_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint16x8_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint16x8_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "ground_truth": ["__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint16x8_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "File": "arm", "Func": "neon4_vzipq_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 987, "Length": 140, "Cover_Rate": 0.8974358974358975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>LowerAMXType", "(", "Function", "&", "F", ")", ":", "Func", "(", "F", ")", "{"], "ground_truth": ["}"], "File": "X86LowerAMXType", "Func": "X86LowerAMXType", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 988, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "pass_stv", "(", "ctxt", ")", ";"], "ground_truth": ["}"], "File": "i386-features", "Func": "make_pass_stv", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 989, "Length": 8, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "value", ">=", "<NUM_LIT>", "&&", "value", "<", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "O", "<<", "-", "value", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "SPUAsmPrinter", "Func": "printROTHNeg7Imm", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 990, "Length": 30, "Cover_Rate": 0.38961038961038963, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "}", "int", "AddrSpace", "=", "dyn_cast", "<", "PointerType", ">", "(", "ValueType", ")", "->", "getAddressSpace", "(", ")", ";", "if", "(", "AddrSpace", "==", "<STR_LIT>", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "PIC16ISelLowering5", "Func": "isRomAddress", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 991, "Length": 36, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "<ISA_LIT>TargetLowering", "::", "getPICJumpTableRelocBaseExpr", "(", "const", "MachineFunction", "*", "MF", ",", "unsigned", "JTI", ",", "MCContext", "&", "Ctx", ")", "const", "{"], "ground_truth": ["if", "(", "Subtarget", "->", "isPICStyleRIPRel", "(", ")", ")", "return", "TargetLowering", "::", "getPICJumpTableRelocBaseExpr", "(", "MF", ",", "JTI", ",", "Ctx", ")", ";"], "File": "X86ISelLowering (2)", "Func": "getPICJumpTableRelocBaseExpr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 992, "Length": 41, "Cover_Rate": 0.7321428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MF", ".", "size", "(", ")", "<", "<NUM_LIT>", ")", "return", "Changed", ";", "for", "(", "MachineFunction", "::", "iterator", "I", "=", "MF", ".", "begin", "(", ")", ";", "I", "!=", "MF", ".", "end", "(", ")", ";", ")", "{", "MachineBasicBlock", "&", "B", "=", "*", "I", "++", ";", "if", "(", "processBlock", "(", "B", ")", ")", "Changed", "=", "true", ";"], "ground_truth": ["}"], "File": "PPCEarlyReturn20", "Func": "runOnMachineFunction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 993, "Length": 56, "Cover_Rate": 0.56, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "poly8x16_t", ")", "__builtin_aarch64_popcountv16qi", "(", "(", "int8x16_t", ")", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vcntq_p8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 994, "Length": 13, "Cover_Rate": 0.6842105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vdupd_laneq_f64", "(", "float64x2_t", "__a", ",", "const", "int", "__b", ")", "{"], "ground_truth": ["return", "__aarch64_vget_lane_any", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon2_vdupd_laneq_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 995, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SPE_SIMD_REGNO_P", "(", "regno", ")", "&&", "TARGET_SPE", "&&", "SPE_VECTOR_MODE", "(", "mode", ")", ")", "return", "(", "GET_MODE_SIZE", "(", "mode", ")", "+", "UNITS_PER_SPE_WORD", "-", "<NUM_LIT>", ")", "/", "UNITS_PER_SPE_WORD", ";", "if", "(", "ALTIVEC_REGNO_P", "(", "regno", ")", ")", "return", "(", "GET_MODE_SIZE", "(", "mode", ")", "+", "UNITS_PER_ALTIVEC_WORD", "-", "<NUM_LIT>", ")", "/", "UNITS_PER_ALTIVEC_WORD", ";"], "ground_truth": ["return", "(", "GET_MODE_SIZE", "(", "mode", ")", "+", "UNITS_PER_WORD", "-", "<NUM_LIT>", ")", "/", "UNITS_PER_WORD", ";"], "File": "rs60003", "Func": "rs6000_hard_regno_nregs", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 996, "Length": 63, "Cover_Rate": 0.5887850467289719, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "{", "Cond", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "Op", ".", "getDebugLoc", "(", ")", ",", "<STR_LIT>", ",", "LHS", ",", "RHS", ",", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "CC", ")", ";", "Cond", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Cond", ")", ";", "}", "else", "{", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "}", "Cond", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "Cond", ")", ";", "return", "Cond", ";"], "ground_truth": ["}"], "File": "R600ISelLowering15", "Func": "LowerSETCC", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 997, "Length": 108, "Cover_Rate": 0.4153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "if", "(", "RVLocs", "[", "i", "]", ".", "isRegLoc", "(", ")", ")", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "addLiveOut", "(", "RVLocs", "[", "i", "]", ".", "getLocReg", "(", ")", ")", ";", "}", "SDValue", "Flag", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "Outs", "[", "i", "]", ".", "Val", ",", "Flag", ")", ";"], "File": "XCoreISelLowering43", "Func": "LowerReturn", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 998, "Length": 120, "Cover_Rate": 0.41522491349480967, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "machine", "=", "ggc_cleared_alloc", "<", "machine_function", ">", "(", ")", ";"], "ground_truth": ["machine", "->", "func_type", "=", "CSKY_FT_UNKNOWN", ";"], "File": "csky", "Func": "csky_init_machine_status", "Target": "csky", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 999, "Length": 15, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "int", "getMClassFlagsMask", "(", "StringRef", "Flags", ")", "{"], "ground_truth": ["if", "(", "Flags", ".", "empty", "(", ")", ")", "return", "<NUM_LIT>", ";"], "File": "ARMISelDAGToDAG5", "Func": "getMClassFlagsMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1000, "Length": 20, "Cover_Rate": 0.3508771929824561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "computeRegisterProperties", "(", ")", ";", "clearRegisterClasses", "(", ")", ";", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "<ISA_LIT>16HardFloat", ")", "set<ISA_LIT>16HardFloatLibCalls", "(", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";"], "ground_truth": ["setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";"], "File": "Mips16ISelLowering", "Func": "Mips16TargetLowering", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1001, "Length": 113, "Cover_Rate": 0.44664031620553357, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>CodeEmitter", "(", "TargetMachine", "&", "tm", ",", "JITCodeEmitter", "&", "mce", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "JTI", "(", "<NUM_LIT>", ")", ",", "II", "(", "<NUM_LIT>", ")", ",", "TD", "(", "<NUM_LIT>", ")", ",", "TM", "(", "tm", ")", ",", "MCE", "(", "mce", ")", ",", "MCPEs", "(", "<NUM_LIT>", ")", ",", "MJTEs", "(", "<NUM_LIT>", ")", ",", "IsPIC", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{"], "ground_truth": ["}"], "File": "MipsCodeEmitter17", "Func": "MipsCodeEmitter", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1002, "Length": 65, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "RegVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", "<<", "<STR_LIT>", ";", "llvm_unreachable", "(", "<NUM_LIT>", ")", ";", "}", "case", "<STR_LIT>", ":", "unsigned", "VReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "<STR_LIT>", ")", ";", "RegInfo", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "VReg", ")", ";", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "RegVT", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExt", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}", "}", "else", "{"], "ground_truth": ["assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";"], "File": "MSP430ISelLowering39", "Func": "LowerCCCArguments", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1003, "Length": 195, "Cover_Rate": 0.38767395626242546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "AndResult", ")", ".", "addReg", "(", "ValReg", ",", "getKillRegState", "(", "ValIsKill", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "ValReg", "=", "AndResult", ";", "}", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "(", "IsNonTemporal", "&&", "HasSSE2", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "(", "IsNonTemporal", "&&", "HasSSE2", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "<ISA_LIT>ScalarSSEf32", ")", "{", "if", "(", "IsNonTemporal", "&&", "HasSSE4A", ")", "Opc", "=", "<STR_LIT>", ";", "else", "Opc", "=", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "<ISA_LIT>ScalarSSEf32", ")", "{", "if", "(", "IsNonTemporal", "&&", "HasSSE4A", ")", "Opc", "=", "<STR_LIT>", ";", "else", "Opc", "=", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "Aligned", ")", "{", "if", "(", "IsNonTemporal", ")", "Opc", "=", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opc", "=", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "Opc", "=", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "Aligned", ")", "{", "if", "(", "IsNonTemporal", ")", "Opc", "=", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opc", "=", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "Opc", "=", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "Aligned", ")", "{", "if", "(", "IsNonTemporal", ")", "Opc", "=", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opc", "=", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "Opc", "=", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "assert", "(", "HasAVX", ")", ";", "if", "(", "Aligned", ")", "Opc", "=", "IsNonTemporal", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "assert", "(", "HasAVX", ")", ";", "if", "(", "Aligned", ")", "{", "Opc", "=", "IsNonTemporal", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "Opc", "=", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "X86FastISel119", "Func": "X86FastEmitStore", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1004, "Length": 356, "Cover_Rate": 0.4258373205741627, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256d", ")", "__builtin_ia32_shufpd256", "(", "(", "__v4df", ")", "__A", ",", "(", "__v4df", ")", "__B", ",", "__mask", ")", ";"], "ground_truth": ["}"], "File": "avxintrin", "Func": "_mm256_shuffle_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1005, "Length": 20, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>64TargetMachine", "::", "<ISA_LIT>64TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "<ISA_LIT>TargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "PPCTargetMachine (2)", "Func": "PPC64TargetMachine", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1006, "Length": 61, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "Vals", "=", "FP_TO_INTHelper", "(", "Op", ",", "DAG", ",", "true", ",", "false", ")", ";", "SDValue", "FIST", "=", "Vals", ".", "first", ",", "StackSlot", "=", "Vals", ".", "second", ";", "if", "(", "!", "FIST", ".", "getNode", "(", ")", ")", "return", "Op", ";"], "ground_truth": ["if", "(", "StackSlot", ".", "getNode", "(", ")", ")", "return", "DAG", ".", "getLoad", "(", "Op", ".", "getValueType", "(", ")", ",", "SDLoc", "(", "Op", ")", ",", "FIST", ",", "StackSlot", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering (2)", "Func": "LowerFP_TO_SINT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1007, "Length": 87, "Cover_Rate": 0.7310924369747899, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", ".", "getJumpTableInfo", "(", ")", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MF", ".", "getRegInfo", "(", ")", ";", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Table", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Index", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";"], "ground_truth": ["JumpTableSDNode", "*", "JT", "=", "cast", "<", "JumpTableSDNode", ">", "(", "Table", ")", ";"], "File": "VideoCore4ISelLowering", "Func": "LowerBR_JT", "Target": "VideoCore4", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1008, "Length": 69, "Cover_Rate": 0.4825174825174825, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>RegisterInfo", "::", "<ISA_LIT>RegisterInfo", "(", "const", "<ISA_LIT>Subtarget", "&", "ST", ",", "const", "TargetInstrInfo", "&", "tii", ")", ":", "<ISA_LIT>GenRegisterInfo", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "Subtarget", "(", "ST", ")", ",", "TII", "(", "tii", ")", "{"], "ground_truth": ["}"], "File": "MipsRegisterInfo14", "Func": "MipsRegisterInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1009, "Length": 33, "Cover_Rate": 0.8918918918918919, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "ReturnAddrIndex", "=", "FuncInfo", "->", "getRAIndex", "(", ")", ";", "if", "(", "ReturnAddrIndex", "==", "<NUM_LIT>", ")", "{", "uint64_t", "SlotSize", "=", "TD", "->", "getPointerSize", "(", ")", ";", "ReturnAddrIndex", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "SlotSize", ",", "-", "SlotSize", ",", "false", ")", ";", "FuncInfo", "->", "setRAIndex", "(", "ReturnAddrIndex", ")", ";", "}", "return", "DAG", ".", "getFrameIndex", "(", "ReturnAddrIndex", ",", "getPointerTy", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering114", "Func": "getReturnAddressFrameIndex", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1010, "Length": 64, "Cover_Rate": 0.6530612244897959, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isVReg", "(", ")", "const", "{", "return", "isRegClass", "(", "<STR_LIT>", ")", "||", "isRegClass", "(", "<STR_LIT>", ")", "||", "isRegClass", "(", "<STR_LIT>", ")", "||", "isRegClass", "(", "<STR_LIT>", ")", "||", "isRegClass", "(", "<STR_LIT>", ")", "||", "isRegClass", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser14", "Func": "isVReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1011, "Length": 38, "Cover_Rate": 0.76, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodePtrRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{"], "ground_truth": ["if", "(", "static_cast", "<", "const", "<ISA_LIT>Disassembler", "*", ">", "(", "Decoder", ")", "->", "isGP64", "(", ")", ")", "return", "DecodeGPR64RegisterClass", "(", "Inst", ",", "RegNo", ",", "Address", ",", "Decoder", ")", ";"], "File": "MipsDisassembler", "Func": "DecodePtrRegisterClass", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1012, "Length": 48, "Cover_Rate": 0.7868852459016393, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TLI", ".", "SimplifyDemandedVectorElts", "(", "Src", ",", "DemandedElts", ",", "KnownUndef", ",", "KnownZero", ",", "DCI", ")", ")", "{", "DCI", ".", "AddToWorklist", "(", "N", ")", ";", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "<STR_LIT>", "(", "Src", ".", "getNode", "(", ")", ")", "&&", "Src", ".", "hasOneUse", "(", ")", ")", "{", "LoadSDNode", "*", "LN", "=", "cast", "<", "LoadSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "LN", "->", "isSimple", "(", ")", ")", "{", "SDLoc", "dl", "(", "N", ")", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "LN", "->", "getChain", "(", ")", ",", "LN", "->", "getBasePtr", "(", ")", "}", ";", "SDValue", "VZLoad", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "dl", ",", "Tys", ",", "Ops", ",", "<STR_LIT>", ",", "LN", "->", "getPointerInfo", "(", ")", ",", "LN", "->", "getAlignment", "(", ")", ",", "LN", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "SDValue", "Convert", "=", "DAG", ".", "getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "VZLoad", ")", ")", ";", "DCI", ".", "CombineTo", "(", "N", ",", "Convert", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "LN", ",", "<NUM_LIT>", ")", ",", "VZLoad", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";", "}", "}", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering131", "Func": "combineCVTPH2PS", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1013, "Length": 227, "Cover_Rate": 0.7049689440993789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "analyzeBranch", "(", "MBB", ",", "TBB", ",", "FBB", ",", "Cond", ",", "AllowModify", ")", ")", "return", "true", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "GBZ80InstrInfo", "Func": "analyzeBranchPredicate", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1014, "Length": 22, "Cover_Rate": 0.3728813559322034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "LEGISelDAGToDAG1", "Func": "getPassName", "Target": "LEG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1015, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__o", "=", "__builtin_aarch64_set_qregoiv8hi", "(", "__o", ",", "(", "int16x8_t", ")", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["__o", "=", "__builtin_aarch64_set_qregoiv8hi", "(", "__o", ",", "(", "int16x8_t", ")", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";"], "File": "arm", "Func": "neon2_vst2q_p16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1016, "Length": 38, "Cover_Rate": 0.6031746031746031, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>ExpandAtomicPseudoPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "create<ISA_LIT>ExpandCoreVHwlpPseudoPass", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "RISCVTargetMachine2", "Func": "addPreEmitPass2", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1017, "Length": 28, "Cover_Rate": 0.6511627906976745, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "FrameLowering", ";"], "ground_truth": ["}"], "File": "MCS51Subtarget", "Func": "getFrameLowering", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1018, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Domain", ">", "<NUM_LIT>", "&&", "Domain", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "uint16_t", "dom", "=", "(", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", ">>", "<STR_LIT>", ")", "&", "<NUM_LIT>", ";", "assert", "(", "dom", "&&", "<STR_LIT>", ")", ";", "const", "uint16_t", "*", "table", "=", "lookup", "(", "MI", "->", "getOpcode", "(", ")", ",", "dom", ")", ";", "if", "(", "!", "table", ")", "{"], "ground_truth": ["assert", "(", "(", "Subtarget", ".", "hasAVX2", "(", ")", "||", "Domain", "<", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";"], "File": "X86InstrInfo (2)2", "Func": "setExecutionDomain", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1019, "Length": 76, "Cover_Rate": 0.5891472868217055, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "theCurLine", "<", "lineNum", ")", "{", "fstr", ".", "getline", "(", "buff", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["theCurLine", "++", ";"], "File": "NVPTXAsmPrinter14", "Func": "readLine", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1020, "Length": 19, "Cover_Rate": 0.31666666666666665, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ITBlockSize", ")", "{", "--", "ITBlockSize", ";", "}", "else", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "{", "unsigned", "Mask", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "NumTZ", "=", "CountTrailingZeros_32", "(", "Mask", ")", ";", "assert", "(", "NumTZ", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "ITBlockSize", "=", "<NUM_LIT>", "-", "NumTZ", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MI", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "ITBlockSize", ";", "++", "i", ")", "{", "do", "{", "++", "I", ";"], "ground_truth": ["}", "while", "(", "I", "->", "isDebugValue", "(", ")", ")", ";"], "File": "ARMHazardRecognizer20", "Func": "EmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1021, "Length": 91, "Cover_Rate": 0.5548780487804879, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TargetSupported", ")", "return", "<NUM_LIT>", ";", "EVT", "CEVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "C", "->", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "!", "CEVT", ".", "isSimple", "(", ")", ")", "return", "<NUM_LIT>", ";", "MVT", "VT", "=", "CEVT", ".", "getSimpleVT", "(", ")", ";"], "ground_truth": ["if", "(", "const", "ConstantFP", "*", "CFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "C", ")", ")", "return", "(", "UnsupportedFPMode", ")", "?", "<NUM_LIT>", ":", "materializeFP", "(", "CFP", ",", "VT", ")", ";"], "File": "MipsFastISel", "Func": "fastMaterializeConstant", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1022, "Length": 76, "Cover_Rate": 0.5671641791044776, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EmitImmediate", "(", "const", "MCOperand", "&", "DispOp", ",", "unsigned", "Size", ",", "MCFixupKind", "FixupKind", ",", "unsigned", "&", "CurByte", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "int", "ImmOffset", ")", "const", "{", "if", "(", "DispOp", ".", "isImm", "(", ")", ")", "{", "EmitConstant", "(", "DispOp", ".", "getImm", "(", ")", "+", "ImmOffset", ",", "Size", ",", "CurByte", ",", "OS", ")", ";", "return", ";", "}", "const", "MCExpr", "*", "Expr", "=", "DispOp", ".", "getExpr", "(", ")", ";", "if", "(", "FixupKind", "==", "MCFixupKind", "(", "<STR_LIT>", ")", "||", "FixupKind", "==", "MCFixupKind", "(", "<STR_LIT>", ")", "||", "FixupKind", "==", "MCFixupKind", "(", "<STR_LIT>", ")", ")", "ImmOffset", "-=", "<NUM_LIT>", ";", "if", "(", "FixupKind", "==", "MCFixupKind", "(", "<STR_LIT>", ")", ")", "ImmOffset", "-=", "<NUM_LIT>", ";", "if", "(", "FixupKind", "==", "MCFixupKind", "(", "<STR_LIT>", ")", ")", "ImmOffset", "-=", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "ImmOffset", ")", "Expr", "=", "MCBinaryExpr", "::", "CreateAdd", "(", "Expr", ",", "MCConstantExpr", "::", "Create", "(", "ImmOffset", ",", "Ctx", ")", ",", "Ctx", ")", ";"], "File": "X86MCCodeEmitter17", "Func": "EmitImmediate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1023, "Length": 150, "Cover_Rate": 0.7853403141361257, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "unique_ptr", "<", "MCObjectTargetWriter", ">", "<ISA_LIT>AsmBackend", "::", "createObjectTargetWriter", "(", ")", "const", "{"], "ground_truth": ["return", "create<ISA_LIT>ELFObjectWriter", "(", "OSABI", ",", "Is64Bit", ")", ";"], "File": "RISCVAsmBackend", "Func": "createObjectTargetWriter", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1024, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isUse", "(", ")", ")", "continue", ";", "if", "(", "!", "usesRegClass", "(", "MO", ",", "&", "<STR_LIT>", ")", "&&", "!", "usesRegClass", "(", "MO", ",", "&", "<STR_LIT>", ")", "&&", "!", "usesRegClass", "(", "MO", ",", "&", "<STR_LIT>", ")", ")", "continue", ";", "Defs", ".", "push_back", "(", "MO", ".", "getReg", "(", ")", ")", ";", "}"], "ground_truth": ["return", "Defs", ";"], "File": "A15SDOptimizer (2)1", "Func": "getReadDPRs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1025, "Length": 64, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PassConfig", "(", "<ISA_LIT>TargetMachine", "*", "TM", ",", "PassManagerBase", "&", "PM", ")", ":", "TargetPassConfig", "(", "TM", ",", "PM", ")", "{"], "ground_truth": ["}"], "File": "KudeyarTargetMachine", "Func": "KudeyarPassConfig", "Target": "Kudeyar", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1026, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "if", "(", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", ")", "&&", "LHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "if", "(", "isNullConstant", "(", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "LHS", ".", "hasOneUse", "(", ")", ")", "{", "SDValue", "addV", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "LHS", ".", "getValueType", "(", ")", ",", "RHS", ",", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getSetCC", "(", "DL", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "addV", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "addV", ".", "getValueType", "(", ")", ")", ",", "CC", ")", ";", "}", "if", "(", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", ")", "&&", "RHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "if", "(", "isNullConstant", "(", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "RHS", ".", "hasOneUse", "(", ")", ")", "{", "SDValue", "addV", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "RHS", ".", "getValueType", "(", ")", ",", "LHS", ",", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getSetCC", "(", "DL", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "addV", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "addV", ".", "getValueType", "(", ")", ")", ",", "CC", ")", ";", "}", "if", "(", "VT", ".", "getScalarType", "(", ")", "==", "<STR_LIT>", "&&", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", "||", "<STR_LIT>", "(", "CC", ")", ")", ")", "{", "bool", "IsSEXT0", "=", "(", "LHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "(", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getScalarType", "(", ")", "==", "<STR_LIT>", ")", ";", "bool", "IsVZero1", "=", "<STR_LIT>", "(", "RHS", ".", "getNode", "(", ")", ")", ";", "if", "(", "!", "IsSEXT0", "||", "!", "IsVZero1", ")", "{", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "CC", "=", "<STR_LIT>", "(", "CC", ")", ";", "IsSEXT0", "=", "(", "LHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "(", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getScalarType", "(", ")", "==", "<STR_LIT>", ")", ";", "IsVZero1", "=", "<STR_LIT>", "(", "RHS", ".", "getNode", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering115", "Func": "combineSetCC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1027, "Length": 376, "Cover_Rate": 0.595879556259905, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "size_t", "uns_fcode", "=", "(", "size_t", ")", "fcode", ";", "const", "struct", "builtin_description", "*", "d", ";", "size_t", "i", ";", "rtx", "ret", ";", "bool", "success", ";", "HOST_WIDE_INT", "mask", "=", "rs6000_builtin_info", "[", "uns_fcode", "]", ".", "mask", ";", "bool", "func_valid_p", "=", "(", "(", "rs6000_builtin_mask", "&", "mask", ")", "==", "mask", ")", ";", "if", "(", "TARGET_DEBUG_BUILTIN", ")", "{", "enum", "insn_code", "icode", "=", "rs6000_builtin_info", "[", "uns_fcode", "]", ".", "icode", ";", "const", "char", "*", "name1", "=", "rs6000_builtin_info", "[", "uns_fcode", "]", ".", "name", ";", "const", "char", "*", "name2", "=", "(", "(", "icode", "!=", "CODE_FOR_nothing", ")", "?", "get_insn_name", "(", "(", "int", ")", "icode", ")", ":", "<STR_LIT>", ")", ";", "const", "char", "*", "name3", ";", "switch", "(", "rs6000_builtin_info", "[", "uns_fcode", "]", ".", "attr", "&", "RS6000_BTC_TYPE_MASK", ")", "{", "default", ":", "name3", "=", "<STR_LIT>", ";", "break", ";", "case", "RS6000_BTC_SPECIAL", ":", "name3", "=", "<STR_LIT>", ";", "break", ";", "case", "RS6000_BTC_UNARY", ":", "name3", "=", "<STR_LIT>", ";", "break", ";", "case", "RS6000_BTC_BINARY", ":", "name3", "=", "<STR_LIT>", ";", "break", ";", "case", "RS6000_BTC_TERNARY", ":", "name3", "=", "<STR_LIT>", ";", "break", ";", "case", "RS6000_BTC_PREDICATE", ":", "name3", "=", "<STR_LIT>", ";", "break", ";", "case", "RS6000_BTC_ABS", ":", "name3", "=", "<STR_LIT>", ";", "break", ";", "case", "RS6000_BTC_EVSEL", ":", "name3", "=", "<STR_LIT>", ";", "break", ";", "case", "RS6000_BTC_DST", ":", "name3", "=", "<STR_LIT>", ";", "break", ";", "}", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "(", "name1", ")", "?", "name1", ":", "<STR_LIT>", ",", "fcode", ",", "(", "name2", ")", "?", "name2", ":", "<STR_LIT>", ",", "(", "int", ")", "icode", ",", "name3", ",", "func_valid_p", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "}", "if", "(", "!", "func_valid_p", ")", "{", "rs6000_invalid_builtin", "(", "fcode", ")", ";", "return", "expand_call", "(", "exp", ",", "target", ",", "ignore", ")", ";", "}", "switch", "(", "fcode", ")", "{", "case", "RS6000_BUILTIN_RECIP", ":", "return", "rs6000_expand_binop_builtin", "(", "CODE_FOR_recipdf3", ",", "exp", ",", "target", ")", ";", "case", "RS6000_BUILTIN_RECIPF", ":", "return", "rs6000_expand_binop_builtin", "(", "CODE_FOR_recipsf3", ",", "exp", ",", "target", ")", ";", "case", "RS6000_BUILTIN_RSQRTF", ":", "return", "rs6000_expand_unop_builtin", "(", "CODE_FOR_rsqrtsf2", ",", "exp", ",", "target", ")", ";", "case", "RS6000_BUILTIN_RSQRT", ":", "return", "rs6000_expand_unop_builtin", "(", "CODE_FOR_rsqrtdf2", ",", "exp", ",", "target", ")", ";", "case", "POWER7_BUILTIN_BPERMD", ":", "return", "rs6000_expand_binop_builtin", "(", "(", "(", "TARGET_64BIT", ")", "?", "CODE_FOR_bpermd_di", ":", "CODE_FOR_bpermd_si", ")", ",", "exp", ",", "target", ")", ";", "case", "RS6000_BUILTIN_GET_TB", ":", "return", "rs6000_expand_zeroop_builtin", "(", "CODE_FOR_rs6000_get_timebase", ",", "target", ")", ";", "case", "RS6000_BUILTIN_MFTB", ":", "return", "rs6000_expand_zeroop_builtin", "(", "(", "(", "TARGET_64BIT", ")", "?", "CODE_FOR_rs6000_mftb_di", ":", "CODE_FOR_rs6000_mftb_si", ")", ",", "target", ")", ";", "case", "RS6000_BUILTIN_MFFS", ":", "return", "rs6000_expand_zeroop_builtin", "(", "CODE_FOR_rs6000_mffs", ",", "target", ")", ";", "case", "RS6000_BUILTIN_MTFSF", ":", "return", "rs6000_expand_mtfsf_builtin", "(", "CODE_FOR_rs6000_mtfsf", ",", "exp", ")", ";", "case", "RS6000_BUILTIN_CPU_INIT", ":", "case", "RS6000_BUILTIN_CPU_IS", ":", "case", "RS6000_BUILTIN_CPU_SUPPORTS", ":"], "ground_truth": ["return", "cpu_expand_builtin", "(", "fcode", ",", "exp", ",", "target", ")", ";"], "File": "rs60005", "Func": "rs6000_expand_builtin", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1028, "Length": 405, "Cover_Rate": 0.4041916167664671, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Func", "->", "isDeclaration", "(", ")", ")", "{", "Changed", "|=", "CreatedNewF", ";", "continue", ";", "}", "if", "(", "CreatedNewF", ")", "Func", "->", "eraseFromParent", "(", ")", ";", "}", "return", "Changed", ";"], "ground_truth": ["}"], "File": "SPIRVPreTranslationLegalizer", "Func": "runOnModule", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1029, "Length": 31, "Cover_Rate": 0.3229166666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "rs6000_emit_fp_cror", "(", "rtx_code", "code", ",", "machine_mode", "mode", ",", "rtx", "x", ")", "{", "rtx", "cond", "[", "<NUM_LIT>", "]", ";", "int", "n", "=", "<NUM_LIT>", ";", "if", "(", "code", "==", "LTGT", "||", "code", "==", "LE", "||", "code", "==", "UNLT", ")", "cond", "[", "n", "++", "]", "=", "gen_rtx_fmt_ee", "(", "LT", ",", "mode", ",", "x", ",", "const0_rtx", ")", ";", "if", "(", "code", "==", "LTGT", "||", "code", "==", "GE", "||", "code", "==", "UNGT", ")", "cond", "[", "n", "++", "]", "=", "gen_rtx_fmt_ee", "(", "GT", ",", "mode", ",", "x", ",", "const0_rtx", ")", ";", "if", "(", "code", "==", "LE", "||", "code", "==", "GE", "||", "code", "==", "UNEQ", ")", "cond", "[", "n", "++", "]", "=", "gen_rtx_fmt_ee", "(", "EQ", ",", "mode", ",", "x", ",", "const0_rtx", ")", ";", "if", "(", "code", "==", "UNLT", "||", "code", "==", "UNGT", "||", "code", "==", "UNEQ", ")", "cond", "[", "n", "++", "]", "=", "gen_rtx_fmt_ee", "(", "UNORDERED", ",", "mode", ",", "x", ",", "const0_rtx", ")", ";", "gcc_assert", "(", "n", "==", "<NUM_LIT>", ")", ";", "rtx", "cc", "=", "gen_reg_rtx", "(", "CCEQmode", ")", ";", "rtx", "logical", "=", "gen_rtx_IOR", "(", "mode", ",", "cond", "[", "<NUM_LIT>", "]", ",", "cond", "[", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["emit_insn", "(", "gen_cceq_ior_compare", "(", "mode", ",", "cc", ",", "logical", ",", "cond", "[", "<NUM_LIT>", "]", ",", "x", ",", "cond", "[", "<NUM_LIT>", "]", ",", "x", ")", ")", ";"], "File": "rs6000", "Func": "rs6000_emit_fp_cror", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1030, "Length": 207, "Cover_Rate": 0.981042654028436, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_min_epi32", "(", "__mmask8", "__M", ",", "__m128i", "__A", ",", "__m128i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_pminsd128_mask", "(", "(", "__v4si", ")", "__A", ",", "(", "__v4si", ")", "__B", ",", "(", "__v4si", ")", "_mm_setzero_si128", "(", ")", ",", "__M", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_maskz_min_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1031, "Length": 51, "Cover_Rate": 0.9807692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "save_p", "(", "i", ",", "leaf_function", ")", ")", "{", "mem", "=", "gen_frame_mem", "(", "DImode", ",", "plus_constant", "(", "Pmode", ",", "base", ",", "offset", ")", ")", ";", "if", "(", "action_true", "==", "SORR_SAVE", ")", "{", "insn", "=", "emit_move_insn", "(", "mem", ",", "gen_rtx_REG", "(", "DImode", ",", "i", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}", "else", "{", "if", "(", "i", "==", "HARD_FRAME_POINTER_REGNUM", ")", "fp_offset", "=", "offset", ";", "else", "emit_move_insn", "(", "gen_rtx_REG", "(", "DImode", ",", "i", ")", ",", "mem", ")", ";", "}", "offset", "+=", "<NUM_LIT>", ";", "}", "else", "if", "(", "action_false", "==", "SORR_ADVANCE", ")", "offset", "+=", "<NUM_LIT>", ";", "}", "if", "(", "fp_offset", ">=", "<NUM_LIT>", ")", "{", "mem", "=", "gen_frame_mem", "(", "DImode", ",", "plus_constant", "(", "Pmode", ",", "base", ",", "fp_offset", ")", ")", ";", "emit_move_insn", "(", "hard_frame_pointer_rtx", ",", "mem", ")", ";", "}", "}", "else", "{", "for", "(", "i", "=", "low", ";", "i", "<", "high", ";", "i", "+=", "<NUM_LIT>", ")", "{", "bool", "reg0", "=", "save_p", "(", "i", ",", "leaf_function", ")", ";", "bool", "reg1", "=", "save_p", "(", "i", "+", "<NUM_LIT>", ",", "leaf_function", ")", ";", "machine_mode", "mode", ";", "int", "regno", ";", "if", "(", "reg0", "&&", "reg1", ")", "{", "mode", "=", "SPARC_INT_REG_P", "(", "i", ")", "?", "DImode", ":", "DFmode", ";", "regno", "=", "i", ";", "}", "else", "if", "(", "reg0", ")", "{", "mode", "=", "SPARC_INT_REG_P", "(", "i", ")", "?", "SImode", ":", "SFmode", ";", "regno", "=", "i", ";", "}", "else", "if", "(", "reg1", ")", "{", "mode", "=", "SPARC_INT_REG_P", "(", "i", ")", "?", "SImode", ":", "SFmode", ";", "regno", "=", "i", "+", "<NUM_LIT>", ";", "offset", "+=", "<NUM_LIT>", ";", "}", "else", "{", "if", "(", "action_false", "==", "SORR_ADVANCE", ")", "offset", "+=", "<NUM_LIT>", ";", "continue", ";", "}", "mem", "=", "gen_frame_mem", "(", "mode", ",", "plus_constant", "(", "Pmode", ",", "base", ",", "offset", ")", ")", ";", "if", "(", "action_true", "==", "SORR_SAVE", ")", "{", "insn", "=", "emit_move_insn", "(", "mem", ",", "gen_rtx_REG", "(", "mode", ",", "regno", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "if", "(", "mode", "==", "DImode", ")", "{", "rtx", "set1", ",", "set2", ";", "mem", "=", "gen_frame_mem", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "base", ",", "offset", ")", ")", ";", "set1", "=", "gen_rtx_SET", "(", "mem", ",", "gen_rtx_REG", "(", "SImode", ",", "regno", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "set1", ")", "=", "<NUM_LIT>", ";", "mem", "=", "gen_frame_mem", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "base", ",", "offset", "+", "<NUM_LIT>", ")", ")", ";", "set2", "=", "gen_rtx_SET", "(", "mem", ",", "gen_rtx_REG", "(", "SImode", ",", "regno", "+", "<NUM_LIT>", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "set2", ")", "=", "<NUM_LIT>", ";", "add_reg_note", "(", "insn", ",", "REG_FRAME_RELATED_EXPR", ",", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "set1", ",", "set2", ")", ")", ")", ";", "}", "}", "else", "emit_move_insn", "(", "gen_rtx_REG", "(", "mode", ",", "regno", ")", ",", "mem", ")", ";"], "ground_truth": ["offset", "=", "ROUND_DOWN", "(", "offset", "+", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "sparc5", "Func": "emit_save_or_restore_regs", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1032, "Length": 444, "Cover_Rate": 0.8522072936660269, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "InVT", "=", "In", ".", "getSimpleValueType", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "VT", ".", "is512BitVector", "(", ")", "||", "InVT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "In", ")", ";", "if", "(", "(", "(", "VT", "!=", "<STR_LIT>", ")", "||", "(", "InVT", "!=", "<STR_LIT>", ")", ")", "&&", "(", "(", "VT", "!=", "<STR_LIT>", ")", "||", "(", "InVT", "!=", "<STR_LIT>", ")", ")", "&&", "(", "(", "VT", "!=", "<STR_LIT>", ")", "||", "(", "InVT", "!=", "<STR_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["if", "(", "Subtarget", "->", "hasInt256", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "In", ")", ";"], "File": "X86ISelLowering (2)3", "Func": "LowerAVXExtend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1033, "Length": 116, "Cover_Rate": 0.3729903536977492, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Offset", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Offset", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "Offset", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "<ISA_LIT>PCLabelIndex", ",", "dl", ",", "<STR_LIT>", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "Offset", ",", "PICLabel", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "assert", "(", "model", "==", "TLSModel", "::", "LocalExec", ")", ";", "<ISA_LIT>ConstantPoolValue", "*", "CPV", "=", "<ISA_LIT>ConstantPoolConstant", "::", "Create", "(", "GV", ",", "<STR_LIT>", ")", ";", "Offset", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Offset", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "ThreadPointer", ",", "Offset", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering6", "Func": "LowerToTLSExecModels", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1034, "Length": 213, "Cover_Rate": 0.5285359801488834, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "MCInst", "&", "Res", ")", "const", "override", "{"], "ground_truth": ["}"], "File": "FISCAsmBackend", "Func": "relaxInstruction", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1035, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "BitSize", "=", "getFixupKindInfo", "(", "Kind", ")", ".", "TargetSize", ";", "unsigned", "Size", "=", "(", "BitSize", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "assert", "(", "Offset", "+", "Size", "<=", "DataSize", "&&", "<STR_LIT>", ")", ";", "Value", "=", "extractBitsForFixup", "(", "Kind", ",", "Value", ")", ";", "if", "(", "BitSize", "<", "<NUM_LIT>", ")", "Value", "&=", "(", "(", "uint64_t", ")", "<NUM_LIT>", "<<", "BitSize", ")", "-", "<NUM_LIT>", ";"], "ground_truth": ["unsigned", "ShiftValue", "=", "(", "Size", "*", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";"], "File": "SystemZMCAsmBackend36", "Func": "applyFixup", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1036, "Length": 71, "Cover_Rate": 0.47651006711409394, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "CopyVT", ")", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "RVLocs", "[", "<NUM_LIT>", "]", ".", "getLocReg", "(", ")", ")", ";", "CLI", ".", "InRegs", ".", "push_back", "(", "RVLocs", "[", "<NUM_LIT>", "]", ".", "getLocReg", "(", ")", ")", ";", "CLI", ".", "ResultReg", "=", "ResultReg", ";", "CLI", ".", "NumResultRegs", "=", "<NUM_LIT>", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "AArch64FastISel (2)", "Func": "finishCall", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1037, "Length": 82, "Cover_Rate": 0.3445378151260504, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Register", "::", "isPhysicalRegister", "(", "Reg", ")", ")", "{", "if", "(", "Reg", "==", "<STR_LIT>", ")", "continue", ";", "if", "(", "!", "MRI", ".", "isPhysRegModified", "(", "Reg", ")", ")", "continue", ";", "return", "false", ";", "}", "if", "(", "!", "MO", ".", "isDef", "(", ")", "&&", "!", "MRI", ".", "hasOneDef", "(", "Reg", ")", ")", "MutableRegisters", ".", "push_back", "(", "Reg", ")", ";", "}", "bool", "Read", "=", "false", ",", "Write", "=", "false", ",", "Effects", "=", "false", ",", "StackPointer", "=", "false", ";", "query", "(", "*", "DefI", ",", "AA", ",", "Read", ",", "Write", ",", "Effects", ",", "StackPointer", ")", ";", "bool", "HasMutableRegisters", "=", "!", "MutableRegisters", ".", "empty", "(", ")", ";", "if", "(", "!", "Read", "&&", "!", "Write", "&&", "!", "Effects", "&&", "!", "StackPointer", "&&", "!", "HasMutableRegisters", ")", "return", "true", ";", "MachineBasicBlock", "::", "const_iterator", "D", "(", "DefI", ")", ",", "I", "(", "Insert", ")", ";", "for", "(", "--", "I", ";", "I", "!=", "D", ";", "--", "I", ")", "{", "bool", "InterveningRead", "=", "false", ";", "bool", "InterveningWrite", "=", "false", ";", "bool", "InterveningEffects", "=", "false", ";", "bool", "InterveningStackPointer", "=", "false", ";", "query", "(", "*", "I", ",", "AA", ",", "InterveningRead", ",", "InterveningWrite", ",", "InterveningEffects", ",", "InterveningStackPointer", ")", ";"], "ground_truth": ["if", "(", "Effects", "&&", "InterveningEffects", ")", "return", "false", ";"], "File": "WebAssemblyRegStackify16", "Func": "isSafeToMove", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1038, "Length": 193, "Cover_Rate": 0.3195364238410596, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO2", ".", "getImm", "(", ")", ";", "if", "(", "OffImm", "<", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", "<<", "-", "OffImm", ";", "else", "if", "(", "OffImm", ">", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", "<<", "OffImm", ";"], "ground_truth": ["O", "<<", "<STR_LIT>", ";"], "File": "ARMAsmPrinter100", "Func": "printT2AddrModeImm8Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1039, "Length": 42, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "TARGET_SOFT_FLOAT", ")", "arm_fpu_attr", "=", "FPU_NONE", ";", "else", "arm_fpu_attr", "=", "FPU_VFP", ";", "if", "(", "TARGET_AAPCS_BASED", ")", "{", "if", "(", "TARGET_CALLER_INTERWORKING", ")", "error", "(", "<STR_LIT>", ")", ";", "else", "if", "(", "TARGET_CALLEE_INTERWORKING", ")", "error", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "!", "arm_arch4", "&&", "arm_fp16_format", "!=", "ARM_FP16_FORMAT_NONE", ")", "sorry", "(", "<STR_LIT>", ")", ";", "if", "(", "use_cmse", "&&", "!", "arm_arch_cmse", ")", "error", "(", "<STR_LIT>", ")", ";", "if", "(", "use_cmse", "&&", "TARGET_HARD_FLOAT", "&&", "LAST_VFP_REGNUM", ">", "LAST_LO_VFP_REGNUM", ")", "error", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "TARGET_AAPCS_BASED", ")", "{"], "File": "arm", "Func": "arm_options_perform_arch_sanity_checks", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1040, "Length": 85, "Cover_Rate": 0.34552845528455284, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCAsmInfo", "*", "create<ISA_LIT>MCAsmInfo", "(", "const", "MCRegisterInfo", "&", "MRI", ",", "StringRef", "TT", ")", "{", "Triple", "TheTriple", "(", "TT", ")", ";", "MCAsmInfo", "*", "MAI", "=", "new", "<ISA_LIT>ELFMCAsmInfo", "(", ")", ";", "unsigned", "Reg", "=", "MRI", ".", "getDwarfRegNum", "(", "<STR_LIT>", ",", "true", ")", ";", "MCCFIInstruction", "Inst", "=", "MCCFIInstruction", "::", "createDefCfa", "(", "<NUM_LIT>", ",", "Reg", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["MAI", "->", "addInitialFrameState", "(", "Inst", ")", ";"], "File": "AArch64MCTargetDesc2", "Func": "createAArch64MCAsmInfo", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1041, "Length": 62, "Cover_Rate": 0.9117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFObjectWriter", "::", "~", "<ISA_LIT>ELFObjectWriter", "(", ")", "{"], "ground_truth": ["}"], "File": "CJGELFObjectWriter", "Func": "~CJGELFObjectWriter", "Target": "CJG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1042, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MRI", "=", "&", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";", "ITState", ".", "CurPosition", "=", "~", "<NUM_LIT>", ";", "if", "(", "MCELFStreamer", "*", "MES", "=", "dyn_cast", "<", "MCELFStreamer", ">", "(", "&", "Parser", ".", "getStreamer", "(", ")", ")", ")", "MES", "->", "getAssembler", "(", ")", ".", "setELFHeaderEFlags", "(", "ELF", "::", "EF_<ISA_LIT>_EABI_VER5", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser", "Func": "ARMAsmParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1043, "Length": 63, "Cover_Rate": 0.6631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "if", "(", "!", "STI", ".", "hasVSX", "(", ")", ")", "return", "false", ";", "TII", "=", "STI", ".", "getInstrInfo", "(", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "I", "=", "MF", ".", "begin", "(", ")", ";", "I", "!=", "MF", ".", "end", "(", ")", ";", ")", "{", "MachineBasicBlock", "&", "B", "=", "*", "I", "++", ";", "if", "(", "processBlock", "(", "B", ")", ")", "Changed", "=", "true", ";"], "ground_truth": ["}"], "File": "PPCVSXCopy", "Func": "runOnMachineFunction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1044, "Length": 82, "Cover_Rate": 0.8631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>InstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "{"], "ground_truth": ["FrameIndex", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";"], "File": "VEInstrInfo1", "Func": "isStoreToStackSlot", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1045, "Length": 118, "Cover_Rate": 0.8309859154929577, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "poly8x8_t", ")", "__builtin_aarch64_ld1v8qi", "(", "(", "const", "__builtin_aarch64_simd_qi", "*", ")", "a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vld1_p8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1046, "Length": 15, "Cover_Rate": 0.6521739130434783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "FLOAT_MODE_P", "(", "mode", ")", ")", "return", "ix86_fp_cmp_code_to_pcmp_immediate", "(", "code", ")", ";", "return", "ix86_int_cmp_code_to_pcmp_immediate", "(", "code", ")", ";"], "ground_truth": ["}"], "File": "i386-expand", "Func": "ix86_cmp_code_to_pcmp_immediate", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1047, "Length": 20, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "I", ":", "B", ".", "liveins", "(", ")", ")", "{", "if", "(", "I", ".", "LaneMask", ".", "all", "(", ")", ")", "{", "Tmp", ".", "insert", "(", "{", "I", ".", "PhysReg", ",", "<NUM_LIT>", "}", ")", ";", "continue", ";", "}", "for", "(", "MCSubRegIndexIterator", "S", "(", "I", ".", "PhysReg", ",", "&", "TRI", ")", ";", "S", ".", "isValid", "(", ")", ";", "++", "S", ")", "{", "LaneBitmask", "M", "=", "TRI", ".", "getSubRegIndexLaneMask", "(", "S", ".", "getSubRegIndex", "(", ")", ")", ";", "if", "(", "(", "M", "&", "I", ".", "LaneMask", ")", ".", "any", "(", ")", ")", "Tmp", ".", "insert", "(", "{", "S", ".", "getSubReg", "(", ")", ",", "<NUM_LIT>", "}", ")", ";", "}", "}", "for", "(", "auto", "R", ":", "Tmp", ")", "{", "if", "(", "!", "Reserved", "[", "R", ".", "Reg", "]", ")", "LiveIns", ".", "insert", "(", "R", ")", ";", "for", "(", "auto", "S", ":", "expandToSubRegs", "(", "R", ",", "MRI", ",", "TRI", ")", ")", "if", "(", "!", "Reserved", "[", "S", ".", "Reg", "]", ")", "LiveIns", ".", "insert", "(", "S", ")", ";", "}", "return", "LiveIns", ";"], "ground_truth": ["}"], "File": "HexagonBlockRanges12", "Func": "getLiveIns", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1048, "Length": 168, "Cover_Rate": 0.8527918781725888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "MinC", "=", "DAG", ".", "getConstant", "(", "APInt", "::", "getSignedMaxValue", "(", "SatWidth", ")", ".", "sextOrSelf", "(", "DstWidth", ")", ",", "DL", ",", "DstVT", ")", ";", "SDValue", "Min", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "DstVT", ",", "NativeCvt", ",", "MinC", ")", ";", "SDValue", "MaxC", "=", "DAG", ".", "getConstant", "(", "APInt", "::", "getSignedMinValue", "(", "SatWidth", ")", ".", "sextOrSelf", "(", "DstWidth", ")", ",", "DL", ",", "DstVT", ")", ";", "Sat", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "DstVT", ",", "Min", ",", "MaxC", ")", ";", "}", "else", "{", "SDValue", "MinC", "=", "DAG", ".", "getConstant", "(", "APInt", "::", "getAllOnesValue", "(", "SatWidth", ")", ".", "zextOrSelf", "(", "DstWidth", ")", ",", "DL", ",", "DstVT", ")", ";", "Sat", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "DstVT", ",", "NativeCvt", ",", "MinC", ")", ";", "}"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "DstVT", ",", "Sat", ")", ";"], "File": "AArch64ISelLowering (2)2", "Func": "LowerFP_TO_INT_SAT", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1049, "Length": 142, "Cover_Rate": 0.30869565217391304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "getCmpLibcallReturnType", "(", ")", "const", "override", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "AVRISelLowering (2)", "Func": "getCmpLibcallReturnType", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1050, "Length": 11, "Cover_Rate": 0.7333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "{", "O", "<<", "'\\t'", "<<", "<STR_LIT>", ";", "printPredicateOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "O", "<<", "<STR_LIT>", ";", "O", "<<", "'\\t'", ";", "printRegisterList", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "return", ";", "}", "if", "(", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "{", "O", "<<", "'\\t'", "<<", "<STR_LIT>", ";", "printPredicateOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "O", "<<", "<STR_LIT>", ";", "O", "<<", "'\\t'", ";", "printRegisterList", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "return", ";", "}", "if", "(", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "{", "O", "<<", "'\\t'", "<<", "<STR_LIT>", ";", "printPredicateOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "'\\t'", ";", "printRegisterList", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "return", ";", "}", "if", "(", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "{", "O", "<<", "'\\t'", "<<", "<STR_LIT>", ";", "printPredicateOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "'\\t'", ";", "printRegisterList", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "return", ";", "}", "printInstruction", "(", "MI", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter16", "Func": "printInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1051, "Length": 256, "Cover_Rate": 0.5039370078740157, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "BPFRegisterInfo (2)", "Func": "getFrameRegister", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1052, "Length": 16, "Cover_Rate": 0.8888888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isSingleInputShuffleMask", "(", "Mask", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "RepeatedMask", ",", "DL", ",", "DAG", ")", ")", ";", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "}", "if", "(", "SDValue", "Shift", "=", "lowerVectorShuffleAsShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "SDValue", "Rotate", "=", "lowerVectorShuffleAsByteRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "isSingleInputShuffleMask", "(", "Mask", ")", ")", "{", "SDValue", "VPermMask", "[", "<NUM_LIT>", "]", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "VPermMask", "[", "i", "]", "=", "Mask", "[", "i", "]", "<", "<NUM_LIT>", "?", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ":", "DAG", ".", "getConstant", "(", "Mask", "[", "i", "]", ",", "DL", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "VPermMask", ")", ",", "V1", ")", ";"], "File": "X86ISelLowering149", "Func": "lowerV8I32VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1053, "Length": 190, "Cover_Rate": 0.3958333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_move_insn", "(", "scratch", ",", "val", ")", ";", "emit_store_conditional", "(", "mode", ",", "cond", ",", "mem", ",", "scratch", ")", ";", "x", "=", "gen_rtx_NE", "(", "VOIDmode", ",", "cond", ",", "const0_rtx", ")", ";", "emit_unlikely_jump", "(", "x", ",", "label", ")", ";"], "ground_truth": ["emit_insn", "(", "gen_isync", "(", ")", ")", ";"], "File": "rs60003", "Func": "rs6000_split_lock_test_and_set", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1054, "Length": 43, "Cover_Rate": 0.35833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isEqual", "(", "const", "TOCKey", "&", "A", ",", "const", "TOCKey", "&", "B", ")", "{"], "ground_truth": ["return", "A", "==", "B", ";"], "File": "PPCAsmPrinter (2)3", "Func": "isEqual", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1055, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CONSTANT_P", "(", "op", ")", "&&", "letter", "!=", "'u'", "&&", "letter", "!=", "'s'", "&&", "letter", "!=", "'r'", "&&", "letter", "!=", "'S'", "&&", "letter", "!=", "'B'", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["rl78_print_operand_1", "(", "file", ",", "op", ",", "letter", ")", ";"], "File": "rl78", "Func": "rl78_print_operand", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1056, "Length": 43, "Cover_Rate": 0.7288135593220338, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setBank", "(", "unsigned", "B", ")", "{"], "ground_truth": ["Bank", "=", "B", ";"], "File": "GBZ80TargetObjectFile", "Func": "setBank", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1057, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "ShortInstrPeephole", "::", "updateJAL", "(", "MachineInstr", "&", "MI", ")", "const", "{"], "ground_truth": ["unsigned", "TargetReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "File": "AAPShortInstrPeephole", "Func": "updateJAL", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1058, "Length": 25, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "I", ":", "TOC", ")", "{", "MCSectionXCOFF", "*", "TCEntry", "=", "cast", "<", "MCSectionXCOFF", ">", "(", "getObjFileLowering", "(", ")", ".", "getSectionForTOCEntry", "(", "I", ".", "first", ")", ")", ";", "cast", "<", "MCSymbolXCOFF", ">", "(", "I", ".", "second", ")", "->", "setContainingCsect", "(", "TCEntry", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "TCEntry", ")", ";", "OutStreamer", "->", "EmitLabel", "(", "I", ".", "second", ")", ";"], "ground_truth": ["TS", ".", "emitTCEntry", "(", "*", "I", ".", "first", ")", ";"], "File": "PPCAsmPrinter124", "Func": "EmitEndOfAsmFile", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1059, "Length": 71, "Cover_Rate": 0.5725806451612904, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "<STR_LIT>", "(", "Opc", ")", "==", "-", "<NUM_LIT>", ")", "Opc", "=", "<STR_LIT>", "(", "Opc", ")", ";", "if", "(", "Opc", "==", "-", "<NUM_LIT>", "||", "<STR_LIT>", "(", "Opc", ")", "==", "-", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "ST", ".", "hasSDWAOmod", "(", ")", "&&", "TII", "->", "hasModifiersSet", "(", "MI", ",", "<STR_LIT>", "::", "omod", ")", ")", "return", "false", ";", "if", "(", "TII", "->", "isVOPC", "(", "Opc", ")", ")", "{", "if", "(", "!", "ST", ".", "hasSDWASdst", "(", ")", ")", "{"], "ground_truth": ["const", "MachineOperand", "*", "SDst", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "sdst", ")", ";"], "File": "SIPeepholeSDWA16", "Func": "isConvertibleToSDWA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1060, "Length": 103, "Cover_Rate": 0.40551181102362205, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ClauseFile", "MakeFetchClause", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "I", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "ClauseHead", "=", "I", ";", "std", "::", "vector", "<", "MachineInstr", "*", ">", "ClauseContent", ";", "unsigned", "AluInstCount", "=", "<NUM_LIT>", ";", "bool", "IsTex", "=", "TII", "->", "usesTextureCache", "(", "ClauseHead", ")", ";", "std", "::", "set", "<", "unsigned", ">", "DstRegs", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "IsTrivialInst", "(", "I", ")", ")", "continue", ";", "if", "(", "AluInstCount", ">=", "MaxFetchInst", ")", "break", ";", "if", "(", "(", "IsTex", "&&", "!", "TII", "->", "usesTextureCache", "(", "I", ")", ")", "||", "(", "!", "IsTex", "&&", "!", "TII", "->", "usesVertexCache", "(", "I", ")", ")", ")", "break", ";", "if", "(", "!", "isCompatibleWithClause", "(", "I", ",", "DstRegs", ")", ")", "break", ";"], "ground_truth": ["AluInstCount", "++", ";"], "File": "R600ControlFlowFinalizer (2)", "Func": "MakeFetchClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1061, "Length": 136, "Cover_Rate": 0.6903553299492385, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "FrameSize", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "FrameSize", ">", "<NUM_LIT>", "||", "MFI", "->", "adjustsStack", "(", ")", ")", "{", "FrameSize", "=", "FrameSize", "+", "<ISA_LIT>FrameLowering", "::", "minStackSize", "(", ")", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "FrameSize", "+", "LinkSlotOffset", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addImm", "(", "FrameSize", "+", "LinkSlotOffset", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "FrameSize", ")", ";", "}", "else", "if", "(", "FrameSize", "<=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", "&&", "FrameSize", ">=", "-", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addImm", "(", "FrameSize", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";"], "File": "SPUFrameLowering", "Func": "emitEpilogue", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1062, "Length": 210, "Cover_Rate": 0.4535637149028078, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "Last", "=", "&", "MBB", "->", "back", "(", ")", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "Ignore", ";", "if", "(", "Last", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Ignore", ".", "insert", "(", "Last", ")", ";", "bool", "SetFlags", "=", "RDA", "->", "isSafeToDefRegAt", "(", "MI", ",", "<STR_LIT>", ",", "Ignore", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "MIB", ".", "addDef", "(", "<STR_LIT>", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "addImm", "(", "<STR_LIT>", ")", ";", "MIB", ".", "addReg", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "SetFlags", ")", "{"], "File": "ARMLowOverheadLoops22", "Func": "RevertLoopDec", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1063, "Length": 135, "Cover_Rate": 0.6490384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "if", "(", "isHReg", "(", "DestReg", ")", "&&", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "is64Bit", "(", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{"], "ground_truth": ["Opc", "=", "<STR_LIT>", ";"], "File": "X86InstrInfo43", "Func": "getLoadRegOpcode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1064, "Length": 140, "Cover_Rate": 0.3056768558951965, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "isIntRegForSubInst", "(", "DstReg", ")", "&&", "isIntRegForSubInst", "(", "SrcReg", ")", ")", "return", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "isIntRegForSubInst", "(", "DstReg", ")", ")", "return", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Src1Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "DstReg", ")", "&&", "(", "<STR_LIT>", "==", "DstReg", "||", "<STR_LIT>", "==", "DstReg", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "isIntRegForSubInst", "(", "Src1Reg", ")", "&&", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", ")", "return", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Src1Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["if", "(", "<STR_LIT>", ".", "contains", "(", "Src1Reg", ")", "&&", "(", "<STR_LIT>", "==", "Src1Reg", "||", "<STR_LIT>", "==", "Src1Reg", ")", ")", "return", "<STR_LIT>", ";"], "File": "HexagonInstrInfo10", "Func": "getCompoundCandidateGroup", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1065, "Length": 189, "Cover_Rate": 0.3559322033898305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "&", "RF", "=", "cast", "<", "MCRelaxableFragment", ">", "(", "*", "K", ")", ";", "auto", "&", "Inst", "=", "const_cast", "<", "MCInst", "&", ">", "(", "RF", ".", "getInst", "(", ")", ")", ";", "while", "(", "Size", ">", "<NUM_LIT>", "&&", "<ISA_LIT>MCInstrInfo", "::", "bundleSize", "(", "Inst", ")", "<", "MaxPacketSize", ")", "{", "MCInst", "*", "Nop", "=", "Context", ".", "createMCInst", "(", ")", ";", "Nop", "->", "setOpcode", "(", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createInst", "(", "Nop", ")", ")", ";", "Size", "-=", "<NUM_LIT>", ";", "if", "(", "!", "<ISA_LIT>MCChecker", "(", "Context", ",", "*", "MCII", ",", "*", "RF", ".", "getSubtargetInfo", "(", ")", ",", "Inst", ",", "*", "Context", ".", "getRegisterInfo", "(", ")", ",", "false", ")", ".", "check", "(", ")", ")", "{"], "ground_truth": ["Inst", ".", "erase", "(", "Inst", ".", "end", "(", ")", "-", "<NUM_LIT>", ")", ";"], "File": "HexagonAsmBackend14", "Func": "finishLayout", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1066, "Length": 126, "Cover_Rate": 0.3673469387755102, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "int", ")", "(", "spu_extract", "(", "spu_gather", "(", "spu_cmpgt", "(", "b", ",", "a", ")", ")", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "vmx2spu", "Func": "vec_all_ge", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1067, "Length": 26, "Cover_Rate": 0.6842105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetXCOFFStreamer", "(", "MCStreamer", "&", "S", ")", ":", "<ISA_LIT>TargetStreamer", "(", "S", ")", "{"], "ground_truth": ["}"], "File": "PPCMCTargetDesc25", "Func": "PPCTargetXCOFFStreamer", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1068, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "BasicBlockInfo", "&", "BBI", "=", "BBInfo", "[", "Block", "]", ";"], "ground_truth": ["dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "CPEMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "<<", "<STR_LIT>", "<<", "MaxDisp", "<<", "format", "(", "<STR_LIT>", ",", "UserOffset", ")", "<<", "<STR_LIT>", "<<", "printMBBReference", "(", "*", "MI", "->", "getParent", "(", ")", ")", "<<", "<STR_LIT>", "<<", "format", "(", "<STR_LIT>", ",", "BBI", ".", "Offset", ",", "BBI", ".", "postOffset", "(", ")", ")", "<<", "*", "MI", "<<", "format", "(", "<STR_LIT>", ",", "CPEOffset", ",", "int", "(", "CPEOffset", "-", "UserOffset", ")", ")", ";"], "File": "ARMConstantIslandPass", "Func": "isCPEntryInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1069, "Length": 84, "Cover_Rate": 0.5874125874125874, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "LLT", "S64", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "Register", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "OrigSrc", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Flags", "=", "MI", ".", "getFlags", "(", ")", ";", "assert", "(", "ST", ".", "hasFractBug", "(", ")", "&&", "MRI", ".", "getType", "(", "Dst", ")", "==", "S64", "&&", "<STR_LIT>", ")", ";", "auto", "Fract", "=", "B", ".", "buildIntrinsic", "(", "<STR_LIT>", ",", "{", "S64", "}", ",", "false", ")", ".", "addUse", "(", "OrigSrc", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "Register", "ModSrc", "=", "stripAnySourceMods", "(", "OrigSrc", ",", "MRI", ")", ";", "auto", "Const", "=", "B", ".", "buildFConstant", "(", "S64", ",", "BitsToDouble", "(", "<NUM_LIT>", ")", ")", ";", "Register", "Min", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S64", ")", ";", "const", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "B", ".", "getMF", "(", ")", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "MFI", "->", "getMode", "(", ")", ".", "IEEE", ")", "B", ".", "buildFMinNumIEEE", "(", "Min", ",", "Fract", ",", "Const", ",", "Flags", ")", ";", "else", "B", ".", "buildFMinNum", "(", "Min", ",", "Fract", ",", "Const", ",", "Flags", ")", ";", "Register", "CorrectedFract", "=", "Min", ";", "if", "(", "!", "MI", ".", "getFlag", "(", "MachineInstr", "::", "FmNoNans", ")", ")", "{", "auto", "IsNan", "=", "B", ".", "buildFCmp", "(", "CmpInst", "::", "FCMP_ORD", ",", "S1", ",", "ModSrc", ",", "ModSrc", ",", "Flags", ")", ";", "CorrectedFract", "=", "B", ".", "buildSelect", "(", "S64", ",", "IsNan", ",", "ModSrc", ",", "Min", ",", "Flags", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "}", "auto", "NegFract", "=", "B", ".", "buildFNeg", "(", "S64", ",", "CorrectedFract", ",", "Flags", ")", ";", "B", ".", "buildFAdd", "(", "Dst", ",", "OrigSrc", ",", "NegFract", ",", "Flags", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeFFloor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1070, "Length": 281, "Cover_Rate": 0.8753894080996885, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "E", "->", "getKind", "(", ")", "==", "MCExpr", "::", "Target", ";"], "ground_truth": ["}"], "File": "SICMCExpr", "Func": "classof", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1071, "Length": 12, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>64CompilationCallback", "(", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "PPCJITInfo", "Func": "PPC64CompilationCallback", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1072, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "&", "MO", "=", "getLoadStoreRegOp", "(", "*", "MI", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "bool", "IsKill", "=", "MO", ".", "isKill", "(", ")", ";", "if", "(", "IsKill", ")", "KilledRegs", ".", "insert", "(", "Reg", ")", ";", "Regs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "IsKill", ")", ")", ";", "UsedRegs", ".", "insert", "(", "Reg", ")", ";", "if", "(", "IsLoad", ")", "{", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", "->", "implicit_operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isDef", "(", ")", "||", "MO", ".", "isDead", "(", ")", ")", "continue", ";", "assert", "(", "MO", ".", "isImplicit", "(", ")", ")", ";", "unsigned", "DefReg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "is_contained", "(", "ImpDefs", ",", "DefReg", ")", ")", "continue", ";", "if", "(", "MI", "->", "readsRegister", "(", "DefReg", ")", ")", "continue", ";", "ImpDefs", ".", "push_back", "(", "DefReg", ")", ";", "}", "}", "}", "using", "iterator", "=", "MachineBasicBlock", "::", "iterator", ";", "MachineInstr", "*", "LatestMI", "=", "Cand", ".", "Instrs", "[", "Cand", ".", "LatestMIIdx", "]", ";", "iterator", "InsertBefore", "=", "std", "::", "next", "(", "iterator", "(", "LatestMI", ")", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "LatestMI", "->", "getParent", "(", ")", ";", "unsigned", "Offset", "=", "getMemoryOpOffset", "(", "*", "First", ")", ";", "unsigned", "Base", "=", "getLoadStoreBaseOp", "(", "*", "First", ")", ".", "getReg", "(", ")", ";", "bool", "BaseKill", "=", "LatestMI", "->", "killsRegister", "(", "Base", ")", ";", "unsigned", "PredReg", "=", "<NUM_LIT>", ";", "<STR_LIT>", "Pred", "=", "getInstrPredicate", "(", "*", "First", ",", "PredReg", ")", ";", "DebugLoc", "DL", "=", "First", "->", "getDebugLoc", "(", ")", ";", "MachineInstr", "*", "Merged", "=", "nullptr", ";", "if", "(", "Cand", ".", "CanMergeToLSDouble", ")", "Merged", "=", "CreateLoadStoreDouble", "(", "MBB", ",", "InsertBefore", ",", "Offset", ",", "Base", ",", "BaseKill", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "DL", ",", "Regs", ")", ";", "if", "(", "!", "Merged", "&&", "Cand", ".", "CanMergeToLSMulti", ")", "Merged", "=", "CreateLoadStoreMulti", "(", "MBB", ",", "InsertBefore", ",", "Offset", ",", "Base", ",", "BaseKill", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "DL", ",", "Regs", ")", ";", "if", "(", "!", "Merged", ")", "return", "nullptr", ";", "iterator", "EarliestI", "(", "Cand", ".", "Instrs", "[", "Cand", ".", "EarliestMIIdx", "]", ")", ";", "bool", "EarliestAtBegin", "=", "false", ";", "if", "(", "EarliestI", "==", "MBB", ".", "begin", "(", ")", ")", "{", "EarliestAtBegin", "=", "true", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMLoadStoreOptimizer10", "Func": "MergeOpsUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1073, "Length": 370, "Cover_Rate": 0.4966442953020134, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "LocMemOffset", ",", "dl", ")", ";", "PtrOff", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", "MF", ".", "getDataLayout", "(", ")", ")", ",", "StackPtr", ",", "PtrOff", ")", ";", "SDValue", "MemcpyCall", "=", "CreateCopyOfByValArgument", "(", "Arg", ",", "PtrOff", ",", "CallSeqStart", ".", "getNode", "(", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Flags", ",", "DAG", ",", "dl", ")", ";", "SDValue", "NewCallSeqStart", "=", "DAG", ".", "getCALLSEQ_START", "(", "MemcpyCall", ",", "CallSeqStart", ".", "getNode", "(", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "SDLoc", "(", "MemcpyCall", ")", ")", ";", "DAG", ".", "ReplaceAllUsesWith", "(", "CallSeqStart", ".", "getNode", "(", ")", ",", "NewCallSeqStart", ".", "getNode", "(", ")", ")", ";", "Chain", "=", "CallSeqStart", "=", "NewCallSeqStart", ";", "Arg", "=", "PtrOff", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "if", "(", "Arg", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Arg", ")", ";", "seenFloatArg", "|=", "VA", ".", "getLocVT", "(", ")", ".", "isFloatingPoint", "(", ")", ";", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ")", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "unsigned", "LocMemOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "if", "(", "!", "isTailCall", ")", "{", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "LocMemOffset", ",", "dl", ")", ";", "PtrOff", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", "MF", ".", "getDataLayout", "(", ")", ")", ",", "StackPtr", ",", "PtrOff", ")", ";", "MemOpChains", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Arg", ",", "PtrOff", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "CalculateTailCallArgDest", "(", "DAG", ",", "MF", ",", "false", ",", "Arg", ",", "SPDiff", ",", "LocMemOffset", ",", "TailCallArguments", ")", ";", "}", "}", "}", "if", "(", "!", "MemOpChains", ".", "empty", "(", ")", ")", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "MemOpChains", ")", ";", "SDValue", "InFlag", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ",", "InFlag", ")", ";"], "ground_truth": ["InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "File": "PPCISelLowering111", "Func": "LowerCall_32SVR4", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1074, "Length": 381, "Cover_Rate": 0.31909547738693467, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "op0", ",", "op1", ",", "ret", ";", "op0", "=", "ix86_compare_op0", ";", "op1", "=", "ix86_compare_op1", ";", "if", "(", "second_test", ")", "*", "second_test", "=", "NULL_RTX", ";", "if", "(", "bypass_test", ")", "*", "bypass_test", "=", "NULL_RTX", ";", "if", "(", "ix86_compare_emitted", ")", "{", "ret", "=", "gen_rtx_fmt_ee", "(", "code", ",", "VOIDmode", ",", "ix86_compare_emitted", ",", "const0_rtx", ")", ";"], "ground_truth": ["ix86_compare_emitted", "=", "NULL_RTX", ";"], "File": "i3863", "Func": "ix86_expand_compare", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1075, "Length": 55, "Cover_Rate": 0.4661016949152542, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "<ISA_LIT>TargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "LLT", "VT", ",", "const", "MachineFunction", "&", ")", "const", "{", "Register", "Reg", "=", "StringSwitch", "<", "Register", ">", "(", "RegName", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "Register", "(", ")", ")", ";", "if", "(", "Reg", ")", "return", "Reg", ";"], "ground_truth": ["report_fatal_error", "(", "<STR_LIT>", ")", ";"], "File": "HexagonISelLowering100", "Func": "getRegisterByName", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1076, "Length": 490, "Cover_Rate": 0.7941653160453809, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>CFGOptimizer", "(", "const", "<ISA_LIT>TargetMachine", "&", "TM", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "QTM", "(", "TM", ")", ",", "QST", "(", "*", "TM", ".", "getSubtargetImpl", "(", ")", ")", "{"], "ground_truth": ["initialize<ISA_LIT>CFGOptimizerPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "File": "HexagonCFGOptimizer16", "Func": "HexagonCFGOptimizer", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1077, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeAddrMode7Operand", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{"], "ground_truth": ["return", "DecodeGPRRegisterClass", "(", "Inst", ",", "Val", ",", "Address", ",", "Decoder", ")", ";"], "File": "ARMDisassembler13", "Func": "DecodeAddrMode7Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1078, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VecSize", "<=", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "if", "(", "VecSize", "<=", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "if", "(", "VecSize", "<=", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "SIInstrInfo111", "Func": "getIndirectSGPRWritePseudo32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1079, "Length": 32, "Cover_Rate": 0.3137254901960784, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OS", ".", "EmitIntValue", "(", "GPRInfoSet", "?", "GPRBitMask", ":", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "OS", ".", "EmitIntValue", "(", "GPRInfoSet", "?", "GPROffset", ":", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "OS", ".", "EmitIntValue", "(", "FPRInfoSet", "?", "FPRBitMask", ":", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "OS", ".", "EmitIntValue", "(", "FPRInfoSet", "?", "FPROffset", ":", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "OS", ".", "EmitIntValue", "(", "FrameInfoSet", "?", "FrameOffset", ":", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "OS", ".", "EmitIntValue", "(", "FrameInfoSet", "?", "FrameReg", ":", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "OS", ".", "EmitIntValue", "(", "FrameInfoSet", "?", "ReturnReg", ":", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "GPRInfoSet", "=", "FPRInfoSet", "=", "FrameInfoSet", "=", "false", ";", "OS", ".", "PopSection", "(", ")", ";", "MCSymbol", "*", "CurPCSym", "=", "Context", ".", "createTempSymbol", "(", ")", ";", "OS", ".", "EmitLabel", "(", "CurPCSym", ")", ";", "const", "MCExpr", "*", "Size", "=", "MCBinaryExpr", "::", "createSub", "(", "MCSymbolRefExpr", "::", "create", "(", "CurPCSym", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "Context", ")", ",", "ExprRef", ",", "Context", ")", ";", "int64_t", "AbsSize", ";", "if", "(", "!", "Size", "->", "evaluateAsAbsolute", "(", "AbsSize", ",", "MCA", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "Size", "=", "MCConstantExpr", "::", "create", "(", "AbsSize", ",", "Context", ")", ";", "static_cast", "<", "MCSymbolELF", "*", ">", "(", "Sym", ")", "->", "setSize", "(", "Size", ")", ";"], "ground_truth": ["}"], "File": "MipsTargetStreamer10", "Func": "emitDirectiveEnd", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1080, "Length": 195, "Cover_Rate": 0.6151419558359621, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumInputs", "=", "getPHINumInputs", "(", "PHI", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumInputs", ";", "++", "i", ")", "{", "MachineBasicBlock", "*", "Pred", "=", "getPHIPred", "(", "PHI", ",", "i", ")", ";", "if", "(", "!", "Region", "->", "contains", "(", "Pred", ")", ")", "{", "PHINonRegionIndices", ".", "push_back", "(", "i", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "getPHINonRegionIndices", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1081, "Length": 54, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrev64q_u32", "(", "uint32x4_t", "a", ")", "{"], "ground_truth": ["return", "__builtin_shuffle", "(", "a", ",", "(", "uint32x4_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "File": "arm", "Func": "neon2_vrev64q_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1082, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "gen_rtx_MEM", "(", "mode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "base", ",", "frv_frame_offset_rtx", "(", "offset", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "frv2", "Func": "frv_frame_mem", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 1083, "Length": 19, "Cover_Rate": 0.5588235294117647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "unsigned", "StackAlign", "=", "Subtarget", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ";", "bool", "requiresRealignment", "=", "(", "(", "MFI", "->", "getMaxAlignment", "(", ")", ">", "StackAlign", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "StackAlignment", ")", ")", ";", "return", "requiresRealignment", "&&", "canRealignStack", "(", "MF", ")", ";"], "ground_truth": ["}"], "File": "PPCRegisterInfo22", "Func": "needsStackRealignment", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1084, "Length": 65, "Cover_Rate": 0.7386363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "SSECC", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "SSECC", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Swap", "=", "true", ";", "case", "<STR_LIT>", ":", "SSECC", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Swap", "=", "true", ";", "case", "<STR_LIT>", ":", "SSECC", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "SSECC", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "SSECC", "=", "<NUM_LIT>", ";", "break", ";", "}", "if", "(", "Swap", ")", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "if", "(", "SSECC", "==", "<NUM_LIT>", ")", "{", "unsigned", "CC0", ",", "CC1", ";", "unsigned", "CombineOpc", ";", "if", "(", "SetCCOpcode", "==", "<STR_LIT>", ")", "{", "CC0", "=", "<NUM_LIT>", ";", "CC1", "=", "<NUM_LIT>", ";", "CombineOpc", "=", "<STR_LIT>", ";", "}", "else", "{", "assert", "(", "SetCCOpcode", "==", "<STR_LIT>", ")", ";", "CC0", "=", "<NUM_LIT>", ";", "CC1", "=", "<NUM_LIT>", ";", "CombineOpc", "=", "<STR_LIT>", ";", "}", "SDValue", "Cmp0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op0", ",", "Op1", ",", "DAG", ".", "getConstant", "(", "CC0", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Cmp1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op0", ",", "Op1", ",", "DAG", ".", "getConstant", "(", "CC1", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "CombineOpc", ",", "dl", ",", "VT", ",", "Cmp0", ",", "Cmp1", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op0", ",", "Op1", ",", "DAG", ".", "getConstant", "(", "SSECC", ",", "<STR_LIT>", ")", ")", ";", "}", "if", "(", "VT", ".", "is256BitVector", "(", ")", "&&", "!", "Subtarget", "->", "hasAVX2", "(", ")", ")", "return", "Lower256IntVSETCC", "(", "Op", ",", "DAG", ")", ";", "unsigned", "Opc", ";", "bool", "Swap", "=", "false", ",", "Invert", "=", "false", ",", "FlipSigns", "=", "false", ";", "switch", "(", "SetCCOpcode", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Invert", "=", "true", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Swap", "=", "true", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Swap", "=", "true", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "Invert", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "Swap", "=", "true", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "FlipSigns", "=", "true", ";", "break", ";"], "File": "X86ISelLowering117", "Func": "LowerVSETCC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1085, "Length": 365, "Cover_Rate": 0.4010989010989011, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vreinterpretq_s64_s32", "(", "int32x4_t", "__a", ")", "{", "return", "(", "int64x2_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve_types___arm_vreinterpretq_s64_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1086, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "fprintf", "(", "asm_out_file", ",", "with_offset", ",", "REGNO", "(", "dst", ")", ",", "REGNO", "(", "cfun", "->", "machine", "->", "red_partition", ")", ",", "UINTVAL", "(", "offset", ")", ")", ";", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "nvptx", "Func": "nvptx_output_red_partition", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 1087, "Length": 31, "Cover_Rate": 0.36904761904761907, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "parseRegisterInRange", "(", "Reg", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", "||", "parseComma", "(", ")", "||", "parseImmExpr", "(", "Offset", ")", ")", "return", "true", ";", "getTargetStreamer", "(", ")", ".", "EmitARM64WinCFISaveRegX", "(", "Reg", ",", "Offset", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser105", "Func": "parseDirectiveSEHSaveRegX", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1088, "Length": 40, "Cover_Rate": 0.6557377049180327, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_s64_u32", "(", "uint32x4_t", "__a", ")", "{", "return", "(", "int64x2_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vreinterpretq_s64_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1089, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CCAssignFn", "*", "<ISA_LIT>TargetLowering", "::", "CCAssignFnForNode", "(", "CallingConv", "::", "ID", "CC", ")", "const", "{", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", ")", "{"], "ground_truth": ["if", "(", "CC", "==", "CallingConv", "::", "GHC", ")", "return", "CC_<ISA_LIT>_64_GHC", ";"], "File": "X86ISelLowering144", "Func": "CCAssignFnForNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1090, "Length": 33, "Cover_Rate": 0.36666666666666664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "MachineInstr", "*", "New", ";", "if", "(", "Old", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "int", "Opcode", "=", "isU6", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "New", "=", "BuildMI", "(", "MF", ",", "Old", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "Opcode", ")", ")", ".", "addImm", "(", "Amount", ")", ";", "}", "else", "{", "assert", "(", "Old", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "int", "Opcode", "=", "isU6", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "New", "=", "BuildMI", "(", "MF", ",", "Old", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "<STR_LIT>", ")", ".", "addImm", "(", "Amount", ")", ";", "}"], "ground_truth": ["MBB", ".", "insert", "(", "I", ",", "New", ")", ";"], "File": "XCoreRegisterInfo12", "Func": "eliminateCallFramePseudoInstr", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1091, "Length": 110, "Cover_Rate": 0.39568345323741005, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "DecodePSHUFMask", "(", "unsigned", "NumElts", ",", "unsigned", "ScalarBits", ",", "unsigned", "Imm", ",", "SmallVectorImpl", "<", "int", ">", "&", "ShuffleMask", ")", "{", "unsigned", "Size", "=", "NumElts", "*", "ScalarBits", ";"], "ground_truth": ["unsigned", "NumLanes", "=", "Size", "/", "<NUM_LIT>", ";"], "File": "X86ShuffleDecode16", "Func": "DecodePSHUFMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1092, "Length": 34, "Cover_Rate": 0.3063063063063063, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeDPR_VFP2RegisterClass", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "DecodeDPRRegisterClass", "(", "Inst", ",", "RegNo", ",", "Address", ",", "Decoder", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassembler13", "Func": "DecodeDPR_VFP2RegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1093, "Length": 46, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Outs", ",", "LLVMContext", "&", "Context", ")", "const", "{"], "ground_truth": ["SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";"], "File": "X86ISelLowering (2)1", "Func": "CanLowerReturn", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1094, "Length": 39, "Cover_Rate": 0.5571428571428572, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Operand", "&", "Operand", "=", "static_cast", "<", "<ISA_LIT>Operand", "&", ">", "(", "*", "Operands", ".", "front", "(", ")", ")", ";"], "ground_truth": ["StartLoc", "=", "Operand", ".", "getStartLoc", "(", ")", ";"], "File": "OR1KAsmParser1", "Func": "ParseRegister", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1095, "Length": 26, "Cover_Rate": 0.32098765432098764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>MCCodeEmitter", "::", "getTLSRegEncoding", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "return", "getMachineOpValue", "(", "MI", ",", "MO", ",", "Fixups", ",", "STI", ")", ";"], "ground_truth": ["Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "<NUM_LIT>", ",", "MO", ".", "getExpr", "(", ")", ",", "(", "MCFixupKind", ")", "<STR_LIT>", ")", ")", ";"], "File": "PPCMCCodeEmitter", "Func": "getTLSRegEncoding", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1096, "Length": 82, "Cover_Rate": 0.5942028985507246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "rs6000_must_pass_in_stack", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{"], "ground_truth": ["if", "(", "DEFAULT_ABI", "==", "ABI_AIX", "||", "DEFAULT_ABI", "==", "ABI_ELFv2", "||", "TARGET_64BIT", ")", "return", "must_pass_in_stack_var_size", "(", "mode", ",", "type", ")", ";"], "File": "rs60004", "Func": "rs6000_must_pass_in_stack", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1097, "Length": 31, "Cover_Rate": 0.7560975609756098, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Contents", ".", "R", ".", "Reg", ";"], "ground_truth": ["}"], "File": "HexagonHardwareLoops", "Func": "getReg", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1098, "Length": 8, "Cover_Rate": 0.34782608695652173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "return", "Reserved", ";"], "ground_truth": ["}"], "File": "TeakRegisterInfo", "Func": "getReservedRegs", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1099, "Length": 46, "Cover_Rate": 0.4791666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "mips_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "return", "mips_hard_regno_mode_ok_p", "[", "mode", "]", "[", "regno", "]", ";"], "ground_truth": ["}"], "File": "mips", "Func": "mips_hard_regno_mode_ok", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1100, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint16x8_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint16x8_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint16x8_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint16x8_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "return", "__rv", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vuzpq_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1101, "Length": 144, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OS", "<<", "<STR_LIT>", ";", "assert", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", ";", "OS", "<<", "'['", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "OS", ")", ";", "OS", "<<", "'+'", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "OS", ")", ";", "OS", "<<", "']'", ";", "OS", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "NOps", "-", "<NUM_LIT>", ",", "OS", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter10", "Func": "PrintDebugValueComment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1102, "Length": 75, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_cvtepu8_epi16", "(", "__mmask32", "__U", ",", "__m256i", "__A", ")", "{"], "ground_truth": ["return", "(", "__m512i", ")", "__builtin_ia32_pmovzxbw512_mask", "(", "(", "__v32qi", ")", "__A", ",", "(", "__v32hi", ")", "_mm512_setzero_si512", "(", ")", ",", "(", "__mmask32", ")", "__U", ")", ";"], "File": "avx512bwintrin", "Func": "_mm512_maskz_cvtepu8_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1103, "Length": 46, "Cover_Rate": 0.9787234042553191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "ENCODING_RD", ":", "if", "(", "readOpcodeRegister", "(", "insn", ",", "<NUM_LIT>", ")", ")", "return", "-", "<NUM_LIT>", ";", "break", ";", "case", "ENCODING_RO", ":", "if", "(", "readOpcodeRegister", "(", "insn", ",", "<NUM_LIT>", ")", ")", "return", "-", "<NUM_LIT>", ";", "break", ";", "case", "ENCODING_Rv", ":", "if", "(", "readOpcodeRegister", "(", "insn", ",", "<NUM_LIT>", ")", ")", "return", "-", "<NUM_LIT>", ";", "break", ";", "case", "ENCODING_I", ":", "if", "(", "readOpcodeModifier", "(", "insn", ")", ")", "return", "-", "<NUM_LIT>", ";", "break", ";", "case", "ENCODING_VVVV", ":", "if", "(", "readVVVV", "(", "insn", ")", ")", "return", "-", "<NUM_LIT>", ";", "if", "(", "fixupReg", "(", "insn", ",", "&", "insn", "->", "spec", "->", "operands", "[", "index", "]", ")", ")", "return", "-", "<NUM_LIT>", ";", "break", ";", "case", "ENCODING_DUP", ":", "break", ";", "default", ":", "dbgprintf", "(", "insn", ",", "<STR_LIT>", ")", ";", "return", "-", "<NUM_LIT>", ";", "}", "}"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "X86DisassemblerDecoder6", "Func": "readOperands", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1104, "Length": 130, "Cover_Rate": 0.3002309468822171, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Rd", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Ra", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "pred", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "pred", "==", "<NUM_LIT>", ")", "return", "DecodeCPSInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Ra", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler10", "Func": "DecodeSMLAInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1105, "Length": 201, "Cover_Rate": 0.8777292576419214, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Relocator", "::", "~", "<ISA_LIT>Relocator", "(", ")", "{"], "ground_truth": ["}"], "File": "X86Relocator", "Func": "~X86Relocator", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1106, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "int", "mov_insn_sz", "=", "mov_insn_size", "(", "mode", ",", "false", ")", ";", "const", "int", "max_disp", "=", "sh_max_mov_insn_displacement", "(", "mode", ",", "false", ")", ";", "const", "int", "max_disp_next", "=", "max_disp", "+", "mov_insn_sz", ";", "HOST_WIDE_INT", "align_modifier", "=", "offset", ">", "<NUM_LIT>", "?", "mov_insn_sz", ":", "<NUM_LIT>", ";", "HOST_WIDE_INT", "offset_adjust", ";", "if", "(", "mode_sz", "<", "<NUM_LIT>", "||", "mode_sz", ">", "<NUM_LIT>", "||", "max_disp", "<", "<NUM_LIT>", ")", "return", "res", ";", "if", "(", "mov_insn_sz", "==", "<NUM_LIT>", ")", "align_modifier", "=", "<NUM_LIT>", ";", "offset_adjust", "=", "(", "(", "offset", "+", "align_modifier", ")", "&", "~", "max_disp", ")", "-", "align_modifier", ";", "if", "(", "mode_sz", "+", "offset", "-", "offset_adjust", "<=", "max_disp_next", ")", "{", "res", ".", "offset_adjust", "=", "GEN_INT", "(", "offset_adjust", ")", ";", "res", ".", "mov_disp", "=", "GEN_INT", "(", "offset", "-", "offset_adjust", ")", ";", "}"], "ground_truth": ["return", "res", ";"], "File": "sh", "Func": "sh_find_mov_disp_adjust", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1107, "Length": 121, "Cover_Rate": 0.7908496732026143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "AMDGPUInstPrinter", "::", "printClamp<ISA_LIT>", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", "O", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter20", "Func": "printClampSI", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1108, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MAX", "(", "align", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "spu3", "Func": "spu_constant_alignment", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1109, "Length": 9, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "target_flag_set_p", "(", "unsigned", "int", "mask", ")", ":", "m_mask", "(", "mask", ")", "{"], "ground_truth": ["}"], "File": "s390-c", "Func": "target_flag_set_p", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1110, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCAsmInfo", "*", "create<ISA_LIT>MCAsmInfo", "(", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "Triple", "&", "TT", ",", "const", "MCTargetOptions", "&", "Options", ")", "{", "MCAsmInfo", "*", "MAI", "=", "new", "<ISA_LIT>MCAsmInfo", "(", "TT", ")", ";", "Register", "SP", "=", "MRI", ".", "getDwarfRegNum", "(", "<STR_LIT>", ",", "true", ")", ";", "MCCFIInstruction", "Inst", "=", "MCCFIInstruction", "::", "createDefCfa", "(", "nullptr", ",", "SP", ",", "<NUM_LIT>", ")", ";", "MAI", "->", "addInitialFrameState", "(", "Inst", ")", ";"], "ground_truth": ["return", "MAI", ";"], "File": "RISCVMCTargetDesc19", "Func": "createRISCVMCAsmInfo", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1111, "Length": 67, "Cover_Rate": 0.9571428571428572, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "TargetAlign", "=", "Target", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ";", "unsigned", "AlignMask", "=", "TargetAlign", "-", "<NUM_LIT>", ";", "NumBytes", "=", "(", "NumBytes", "+", "AlignMask", ")", "&", "~", "AlignMask", ";"], "ground_truth": ["return", "NumBytes", ";"], "File": "PPCISelLowering71", "Func": "EnsureStackAlignment", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1112, "Length": 34, "Cover_Rate": 0.7083333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getMemBase", "(", ")", "const", "{"], "ground_truth": ["assert", "(", "(", "Kind", "==", "k_Memory", ")", "&&", "<STR_LIT>", ")", ";"], "File": "MINA32AsmParser", "Func": "getMemBase", "Target": "MINA32", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1113, "Length": 17, "Cover_Rate": 0.7391304347826086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "IntrinsicData", "*", "Data", "=", "lower_bound", "(", "IntrinsicsWithChain", ",", "IntNo", ")", ";"], "ground_truth": ["if", "(", "Data", "!=", "std", "::", "end", "(", "IntrinsicsWithChain", ")", "&&", "Data", "->", "Id", "==", "IntNo", ")", "return", "Data", ";"], "File": "X86IntrinsicsInfo21", "Func": "getIntrinsicWithChain", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1114, "Length": 32, "Cover_Rate": 0.6956521739130435, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cvtps_pi32", "(", "__m128", "__A", ")", "{", "__v4sf", "temp", ",", "rounded", ";", "__vector", "unsigned", "long", "long", "result", ";", "temp", "=", "(", "__v4sf", ")", "vec_splat", "(", "(", "__vector", "long", "long", ")", "__A", ",", "<NUM_LIT>", ")", ";", "rounded", "=", "vec_rint", "(", "temp", ")", ";"], "ground_truth": ["result", "=", "(", "__vector", "unsigned", "long", "long", ")", "vec_cts", "(", "rounded", ",", "<NUM_LIT>", ")", ";"], "File": "xmmintrin", "Func": "_mm_cvtps_pi32", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1115, "Length": 69, "Cover_Rate": 0.8023255813953488, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "FPOInstruction", "&", "Inst", ":", "FPO", "->", "Instructions", ")", "{", "switch", "(", "Inst", ".", "Op", ")", "{", "case", "FPOInstruction", "::", "PushReg", ":", "FSM", ".", "CurOffset", "+=", "<NUM_LIT>", ";", "FSM", ".", "SavedRegSize", "+=", "<NUM_LIT>", ";", "FSM", ".", "RegSaveOffsets", ".", "push_back", "(", "{", "Inst", ".", "RegOrOffset", ",", "FSM", ".", "CurOffset", "}", ")", ";", "break", ";", "case", "FPOInstruction", "::", "SetFrame", ":", "FSM", ".", "FrameReg", "=", "Inst", ".", "RegOrOffset", ";", "FSM", ".", "FrameRegOff", "=", "FSM", ".", "CurOffset", ";", "break", ";", "case", "FPOInstruction", "::", "StackAlloc", ":", "FSM", ".", "CurOffset", "+=", "Inst", ".", "RegOrOffset", ";", "FSM", ".", "LocalSize", "+=", "Inst", ".", "RegOrOffset", ";", "if", "(", "FSM", ".", "FrameReg", ")", "continue", ";", "break", ";", "}", "FSM", ".", "emitFrameDataRecord", "(", "OS", ",", "Inst", ".", "Label", ")", ";", "}"], "ground_truth": ["OS", ".", "EmitValueToAlignment", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "X86WinCOFFTargetStreamer7", "Func": "emitFPOData", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1116, "Length": 131, "Cover_Rate": 0.3887240356083086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Subtarget", "->", "hasSSE41", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "Op", "->", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDNode", "*", "N", "=", "Op", ".", "getNode", "(", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Opnds", ";", "DenseMap", "<", "SDValue", ",", "unsigned", ">", "VecInMap", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "VecIns", ";", "EVT", "VT", "=", "<STR_LIT>", ";", "Opnds", ".", "push_back", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Opnds", ".", "push_back", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "for", "(", "unsigned", "Slot", "=", "<NUM_LIT>", ",", "e", "=", "Opnds", ".", "size", "(", ")", ";", "Slot", "<", "e", ";", "++", "Slot", ")", "{", "SmallVectorImpl", "<", "SDValue", ">", "::", "const_iterator", "I", "=", "Opnds", ".", "begin", "(", ")", "+", "Slot", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Opnds", ".", "push_back", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Opnds", ".", "push_back", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "e", "+=", "<NUM_LIT>", ";", "continue", ";", "}", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Idx", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Idx", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "ExtractedFromVec", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "DenseMap", "<", "SDValue", ",", "unsigned", ">", "::", "iterator", "M", "=", "VecInMap", ".", "find", "(", "ExtractedFromVec", ")", ";", "if", "(", "M", "==", "VecInMap", ".", "end", "(", ")", ")", "{", "VT", "=", "ExtractedFromVec", ".", "getValueType", "(", ")", ";", "if", "(", "!", "VT", ".", "is128BitVector", "(", ")", "&&", "!", "VT", ".", "is256BitVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "VecInMap", ".", "begin", "(", ")", "!=", "VecInMap", ".", "end", "(", ")", "&&", "VT", "!=", "VecInMap", ".", "begin", "(", ")", "->", "first", ".", "getValueType", "(", ")", ")", "return", "SDValue", "(", ")", ";", "M", "=", "VecInMap", ".", "insert", "(", "std", "::", "make_pair", "(", "ExtractedFromVec", ",", "<NUM_LIT>", ")", ")", ".", "first", ";", "VecIns", ".", "push_back", "(", "ExtractedFromVec", ")", ";", "}", "M", "->", "second", "|=", "<NUM_LIT>", "<<", "cast", "<", "ConstantSDNode", ">", "(", "Idx", ")", "->", "getZExtValue", "(", ")", ";", "}", "assert", "(", "(", "VT", ".", "is128BitVector", "(", ")", "||", "VT", ".", "is256BitVector", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "FullMask", "=", "(", "<NUM_LIT>", "<<", "VT", ".", "getVectorNumElements", "(", ")", ")", "-", "<NUM_LIT>", ";", "for", "(", "DenseMap", "<", "SDValue", ",", "unsigned", ">", "::", "const_iterator", "I", "=", "VecInMap", ".", "begin", "(", ")", ",", "E", "=", "VecInMap", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "second", "!=", "FullMask", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering1", "Func": "LowerVectorAllZeroTest", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1117, "Length": 446, "Cover_Rate": 0.696875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "uint64_t", "getStackValueStoreSizeHack", "(", "const", "CCValAssign", "&", "VA", ")", "{", "const", "MVT", "ValVT", "=", "VA", ".", "getValVT", "(", ")", ";", "return", "(", "ValVT", "==", "<STR_LIT>", "||", "ValVT", "==", "<STR_LIT>", ")", "?", "ValVT", ".", "getStoreSize", "(", ")", ":", "VA", ".", "getLocVT", "(", ")", ".", "getStoreSize", "(", ")", ";"], "ground_truth": ["}"], "File": "AArch64CallLowering30", "Func": "getStackValueStoreSizeHack", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1118, "Length": 48, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isFI", "(", ")", "const", "{"], "ground_truth": ["return", "isImmTy", "(", "ImmTyDppFi", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isFI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1119, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "auto", "Error", "=", "Metadata", "::", "fromYamlString", "(", "YamlString", ",", "CodeObjectMetadata", ")", ")", "return", "Error", ";", "return", "toYamlString", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCodeObjectMetadataStreamer", "Func": "toYamlString", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1120, "Length": 23, "Cover_Rate": 0.6216216216216216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "Mem", ".", "RegKind", "=", "RegKind", ";", "Op", "->", "Mem", ".", "Base", "=", "Base", ";", "Op", "->", "Mem", ".", "Index", "=", "Index", ";", "Op", "->", "Mem", ".", "Disp", "=", "Disp", ";", "Op", "->", "Mem", ".", "Length", "=", "Length", ";"], "ground_truth": ["return", "Op", ";"], "File": "SystemZAsmParser (2)", "Func": "createMem", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1121, "Length": 43, "Cover_Rate": 0.4095238095238095, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64x2_t", "result", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ":", ")", ";"], "ground_truth": ["return", "result", ";"], "File": "arm", "Func": "neon2_vmull_high_n_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1122, "Length": 27, "Cover_Rate": 0.7297297297297297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "BasicBlock", "*", "unifyReturnBlockSet", "(", "Function", "&", "F", ",", "ArrayRef", "<", "BasicBlock", "*", ">", "ReturningBlocks", ",", "const", "TargetTransformInfo", "&", "TTI", ",", "StringRef", "Name", ")", "{", "BasicBlock", "*", "NewRetBlock", "=", "BasicBlock", "::", "Create", "(", "F", ".", "getContext", "(", ")", ",", "Name", ",", "&", "F", ")", ";", "PHINode", "*", "PN", "=", "nullptr", ";", "if", "(", "F", ".", "getReturnType", "(", ")", "->", "isVoidTy", "(", ")", ")", "{", "ReturnInst", "::", "Create", "(", "F", ".", "getContext", "(", ")", ",", "nullptr", ",", "NewRetBlock", ")", ";", "}", "else", "{", "PN", "=", "PHINode", "::", "Create", "(", "F", ".", "getReturnType", "(", ")", ",", "ReturningBlocks", ".", "size", "(", ")", ",", "<STR_LIT>", ")", ";", "NewRetBlock", "->", "getInstList", "(", ")", ".", "push_back", "(", "PN", ")", ";", "ReturnInst", "::", "Create", "(", "F", ".", "getContext", "(", ")", ",", "PN", ",", "NewRetBlock", ")", ";", "}"], "ground_truth": ["for", "(", "BasicBlock", "*", "BB", ":", "ReturningBlocks", ")", "{"], "File": "AMDGPUUnifyDivergentExitNodes4", "Func": "unifyReturnBlockSet", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1123, "Length": 139, "Cover_Rate": 0.6682692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "FK_Data_1", ":", "case", "FK_Data_2", ":", "case", "FK_Data_4", ":", "case", "FK_Data_8", ":", "return", "Value", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "Value", "&", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "Value", "&", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "assert", "(", "Value", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "SparcAsmBackend1", "Func": "adjustFixupValue", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1124, "Length": 227, "Cover_Rate": 0.6878787878787879, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "Reloc", "::", "Model", "getEffectiveRelocModel", "(", "const", "Triple", "&", "TT", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ")", "{", "assert", "(", "(", "!", "TT", ".", "isOSAIX", "(", ")", "||", "!", "RM", ".", "hasValue", "(", ")", "||", "*", "RM", "==", "Reloc", "::", "PIC_", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "RM", ".", "hasValue", "(", ")", ")", "return", "*", "RM", ";", "if", "(", "TT", ".", "isOSDarwin", "(", ")", ")", "return", "Reloc", "::", "DynamicNoPIC", ";"], "ground_truth": ["if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "ppc64", "||", "TT", ".", "isOSAIX", "(", ")", ")", "return", "Reloc", "::", "PIC_", ";"], "File": "PPCTargetMachine54", "Func": "getEffectiveRelocModel", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1125, "Length": 96, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "*", "__a", "=", "__aarch64_vget_lane_any", "(", "__b", ",", "__lane", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon3_vst1_lane_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1126, "Length": 11, "Cover_Rate": 0.44, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TargetRegisterInfo", "::", "canRealignStack", "(", "MF", ")", ")", "return", "false", ";", "if", "(", "getFrameLowering", "(", "MF", ")", "->", "hasReservedCallFrame", "(", "MF", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "VERegisterInfo", "Func": "canRealignStack", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1127, "Length": 31, "Cover_Rate": 0.7045454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Subtarget", ".", "hasFPExtension", "(", ")", ")", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Expand", ")", ";", "}", "}", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "if", "(", "!", "Subtarget", ".", "hasFPExtension", "(", ")", ")", "{", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "}", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "for", "(", "MVT", "VT", ":", "<STR_LIT>", "(", ")", ")", "{", "setLoadExtAction", "(", "<STR_LIT>", ",", "VT", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "VT", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "VT", ",", "<STR_LIT>", ",", "Promote", ")", ";", "}", "setOperationAction", "(", "<STR_LIT>", ",", "PtrVT", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "PtrVT", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "PtrVT", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "PtrVT", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "PtrVT", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "PtrVT", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "for", "(", "unsigned", "I", "=", "<STR_LIT>", ";", "I", "<=", "<STR_LIT>", ";", "++", "I", ")", "{", "MVT", "VT", "=", "<STR_LIT>", "(", "I", ")", ";", "if", "(", "isTypeLegal", "(", "VT", ")", ")", "{", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Legal", ")", ";", "if", "(", "Subtarget", ".", "hasFPExtension", "(", ")", ")", "{", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Legal", ")", ";"], "ground_truth": ["}"], "File": "SystemZISelLowering35", "Func": "SystemZTargetLowering", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1128, "Length": 440, "Cover_Rate": 0.3254437869822485, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hfp", "=", "frame_pointer_needed", "||", "stack_realign_fp", ";", "unsigned", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "count", ";", "++", "i", ")", "{", "gcc_assert", "(", "i", "<", "MAX_REGS", ")", ";", "if", "(", "REG_ORDER", "[", "i", "]", "==", "BP_REG", "&&", "hfp", ")", "++", "count", ";", "else", "if", "(", "REG_ORDER", "[", "i", "]", "==", "regno", ")", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "i386-features", "Func": "is_stub_managed_reg", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1129, "Length": 62, "Cover_Rate": 0.8266666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "TargetFrameLowering", "*", "getFrameLowering", "(", ")", "const", "{", "return", "&", "FrameLowering", ";"], "ground_truth": ["}"], "File": "BPFTargetMachine15", "Func": "getFrameLowering", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1130, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCRegisterInfo", "*", "create<ISA_LIT>MCRegisterInfo", "(", "StringRef", "TT", ")", "{", "MCRegisterInfo", "*", "X", "=", "new", "MCRegisterInfo", "(", ")", ";", "Init<ISA_LIT>MCRegisterInfo", "(", "X", ",", "<STR_LIT>", ")", ";", "return", "X", ";"], "ground_truth": ["}"], "File": "Dcpu16MCTargetDesc", "Func": "createDCPU16MCRegisterInfo", "Target": "Dcpu16", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1131, "Length": 29, "Cover_Rate": 0.9354838709677419, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "RegionNode", "*", ">", "&", "Nodes", "=", "*", "I", ";"], "ground_truth": ["Order", ".", "append", "(", "Nodes", ".", "begin", "(", ")", ",", "Nodes", ".", "end", "(", ")", ")", ";"], "File": "AMDGPUStructurizeCFG", "Func": "orderNodes", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1132, "Length": 30, "Cover_Rate": 0.40540540540540543, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "I", "!=", "E", ";", "++", "I", ")", "printModuleLevelGV", "(", "I", ")", ";", "O", "<<", "<STR_LIT>", ";", "for", "(", "std", "::", "set", "<", "std", "::", "string", ">", "::", "iterator", "i", "=", "ExternalFunctionNames", ".", "begin", "(", ")", ",", "e", "=", "ExternalFunctionNames", ".", "end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "O", "<<", "<STR_LIT>", "<<", "*", "i", "<<", "<STR_LIT>", "<<", "*", "i", "<<", "<STR_LIT>", ";", "}", "O", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", ";", "for", "(", "std", "::", "set", "<", "std", "::", "string", ">", "::", "iterator", "i", "=", "ExternalObjectNames", ".", "begin", "(", ")", ",", "e", "=", "ExternalObjectNames", ".", "end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "ground_truth": ["O", "<<", "<STR_LIT>", "<<", "*", "i", "<<", "<STR_LIT>", "<<", "*", "i", "<<", "<STR_LIT>", ";"], "File": "IA64AsmPrinter", "Func": "doFinalization", "Target": "IA64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1133, "Length": 125, "Cover_Rate": 0.7352941176470589, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vld1q_lane_bf16", "(", "const", "bfloat16_t", "*", "__a", ",", "bfloat16x8_t", "__b", ",", "const", "int", "__c", ")", "{", "return", "__builtin_neon_vld1_lanev8bf", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon1_vld1q_lane_bf16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1134, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MBB", ".", "getParent", "(", ")", "->", "getFrameInfo", "(", ")", "->", "isReturnAddressTaken", "(", ")", "&&", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "Reg", ")", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "AArch64FrameLowering1", "Func": "determinePrologueDeath", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1135, "Length": 35, "Cover_Rate": 0.5072463768115942, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterKind", "RegKind", ";", "unsigned", "Reg", ",", "RegNum", ",", "RegWidth", ";", "if", "(", "!", "Parse<ISA_LIT>Register", "(", "RegKind", ",", "Reg", ",", "RegNum", ",", "RegWidth", ")", ")", "{", "Error", "(", "StartLoc", ",", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}"], "ground_truth": ["if", "(", "<STR_LIT>", "::", "hasCodeObjectV3", "(", "&", "getSTI", "(", ")", ")", ")", "{"], "File": "AMDGPUAsmParser2", "Func": "parseRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1136, "Length": 49, "Cover_Rate": 0.35766423357664234, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vqshlq_m_r_sv8hi", "(", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vqshlq_m_r_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1137, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "Function", "*", "getCallee", "(", "const", "MachineConstantPoolEntry", "&", "E", ")", "{"], "ground_truth": ["auto", "*", "CPC", "=", "static_cast", "<", "<ISA_LIT>ConstantPoolConstant", "*", ">", "(", "E", ".", "Val", ".", "MachineCPVal", ")", ";"], "File": "ARMPagerandoOptimizer", "Func": "getCallee", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1138, "Length": 29, "Cover_Rate": 0.6744186046511628, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "auto", "loop_bounds", "=", "getLoopBounds", "(", "MBB", ")", ";", "if", "(", "loop_bounds", ".", "first", ">", "-", "<NUM_LIT>", "||", "loop_bounds", ".", "second", ">", "-", "<NUM_LIT>", ")", "{", "OutStreamer", ".", "GetCommentOS", "(", ")", "<<", "<STR_LIT>", ";", "if", "(", "loop_bounds", ".", "first", ">", "-", "<NUM_LIT>", ")", "{", "OutStreamer", ".", "GetCommentOS", "(", ")", "<<", "loop_bounds", ".", "first", ";", "}", "else", "{", "OutStreamer", ".", "GetCommentOS", "(", ")", "<<", "<STR_LIT>", ";", "}", "OutStreamer", ".", "GetCommentOS", "(", ")", "<<", "<STR_LIT>", ";", "if", "(", "loop_bounds", ".", "second", ">", "-", "<NUM_LIT>", ")", "{"], "ground_truth": ["OutStreamer", ".", "GetCommentOS", "(", ")", "<<", "loop_bounds", ".", "second", ";"], "File": "PatmosAsmPrinter", "Func": "EmitBasicBlockBegin", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 1139, "Length": 94, "Cover_Rate": 0.39662447257383965, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "NumElts", "/", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "if", "(", "!", "isUndefOrEqual", "(", "Mask", "[", "i", "]", ",", "NumElts", "/", "<NUM_LIT>", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "X86ISelLowering (2)", "Func": "isMOVDDUPYMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1140, "Length": 37, "Cover_Rate": 0.30833333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Kind", ")", "{", "case", "KindTy", "::", "Immediate", ":", "OS", "<<", "*", "getImm", "(", ")", ";", "break", ";", "case", "KindTy", "::", "Register", ":", "OS", "<<", "<STR_LIT>", "<<", "RegName", "(", "getReg", "(", ")", ")", "<<", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["case", "KindTy", "::", "Token", ":"], "File": "RISCVAsmParser (2)", "Func": "print", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1141, "Length": 44, "Cover_Rate": 0.31654676258992803, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "I", "!=", "TypeMap", ".", "end", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "I", "->", "second", "-", "<NUM_LIT>", ";"], "File": "DXILValueEnumerator", "Func": "getTypeID", "Target": "DirectX", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1142, "Length": 20, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint16_t", "HI16", "=", "static_cast", "<", "uint16_t", ">", "(", "Bin", ">>", "<NUM_LIT>", ")", ";", "if", "(", "Size", "==", "<NUM_LIT>", ")", "<STR_LIT>", "::", "write", "<", "uint16_t", ">", "(", "OS", ",", "HI16", ",", "<STR_LIT>", ")", ";", "<STR_LIT>", "::", "write", "<", "uint16_t", ">", "(", "OS", ",", "LO16", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "CSKYMCCodeEmitter", "Func": "writeData", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1143, "Length": 48, "Cover_Rate": 0.5853658536585366, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_storeu_si256", "(", "__m256i", "*", "__P", ",", "__m256i", "__A", ")", "{"], "ground_truth": ["__builtin_ia32_storedqu256", "(", "(", "char", "*", ")", "__P", ",", "(", "__v32qi", ")", "__A", ")", ";"], "File": "avxintrin4", "Func": "_mm256_storeu_si256", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1144, "Length": 37, "Cover_Rate": 0.9736842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "decodeUImmOperand", "(", "MCInst", "&", "Inst", ",", "uint64_t", "Imm", ",", "int64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{"], "ground_truth": ["assert", "(", "isUInt", "<", "N", ">", "(", "Imm", ")", "&&", "<STR_LIT>", ")", ";"], "File": "RISCVDisassembler17", "Func": "decodeUImmOperand", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1145, "Length": 33, "Cover_Rate": 0.6470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "&", "<STR_LIT>", ")", ";", "SDValue", "Register", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "VT", ")", ";", "InVals", ".", "push_back", "(", "Register", ")", ";", "continue", ";", "}", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "<ISA_LIT>AS", "::", "CONSTANT_BUFFER_0", ")", ";", "<STR_LIT>", "Ext", "=", "<STR_LIT>", ";", "if", "(", "MemVT", ".", "getScalarSizeInBits", "(", ")", "!=", "VT", ".", "getScalarSizeInBits", "(", ")", ")", "{", "Ext", "=", "<STR_LIT>", ";", "}", "unsigned", "ValBase", "=", "ArgLocs", "[", "In", ".", "getOrigArgIndex", "(", ")", "]", ".", "getLocMemOffset", "(", ")", ";", "unsigned", "PartOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "unsigned", "Offset", "=", "<NUM_LIT>", "+", "VA", ".", "getLocMemOffset", "(", ")", ";"], "ground_truth": ["MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ",", "PartOffset", "-", "ValBase", ")", ";"], "File": "R600ISelLowering49", "Func": "LowerFormalArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1146, "Length": 144, "Cover_Rate": 0.3150984682713348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "OpNo", "<", "MI", "->", "getNumOperands", "(", ")", ")", "{", "<STR_LIT>", "e", "=", "static_cast", "<", "<STR_LIT>", ">", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["O", "<<", "<STR_LIT>", "(", "e", ")", ";"], "File": "SPIRVInstPrinter", "Func": "printScope", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1147, "Length": 38, "Cover_Rate": 0.59375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "<ISA_LIT>TargetLowering", "::", "LowerOperation", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBRCOND", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "{", "SDValue", "Result", "=", "LowerLOAD", "(", "Op", ",", "DAG", ")", ";", "assert", "(", "(", "!", "Result", ".", "getNode", "(", ")", "||", "Result", ".", "getNode", "(", ")", "->", "getNumValues", "(", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "return", "Result", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerTrig", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFDIV", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerATOMIC_CMP_SWAP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSTORE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "return", "LowerGlobalAddress", "(", "MFI", ",", "Op", ",", "DAG", ")", ";", "}", "case", "<STR_LIT>", ":", "return", "LowerINTRIN<ISA_LIT>C_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINTRIN<ISA_LIT>C_W_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINTRIN<ISA_LIT>C_VOID", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerADDRSPACECAST", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerINSERT_SUBVECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerBUILD_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerFP_ROUND", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerTRAP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerDEBUGTRAP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "SIISelLowering118", "Func": "LowerOperation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1148, "Length": 315, "Cover_Rate": 0.5215231788079471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__v2df", "a", ",", "b", ",", "c", ";", "a", "=", "vec_splats", "(", "__A", "[", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["b", "=", "vec_splats", "(", "__B", "[", "<NUM_LIT>", "]", ")", ";"], "File": "emmintrin", "Func": "_mm_cmpngt_sd", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1149, "Length": 27, "Cover_Rate": 0.34177215189873417, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "ISASupported", "=", "!", "Subtarget", "->", "has<ISA_LIT>32r6", "(", ")", "&&", "!", "Subtarget", "->", "inMicro<ISA_LIT>Mode", "(", ")", "&&", "Subtarget", "->", "has<ISA_LIT>32", "(", ")", ";", "TargetSupported", "=", "ISASupported", "&&", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "&&", "(", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "&", ">", "(", "TM", ")", ".", "getABI", "(", ")", ".", "IsO32", "(", ")", ")", ";", "UnsupportedFPMode", "=", "Subtarget", "->", "isFP64bit", "(", ")", ";"], "ground_truth": ["}"], "File": "MipsFastISel1", "Func": "MipsFastISel", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1150, "Length": 68, "Cover_Rate": 0.43037974683544306, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>CallFrameOptimization", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "Z80CallFrameOptimization", "Func": "Z80CallFrameOptimization", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1151, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LowerVAARG", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "SDNode", "*", "Node", "=", "Op", ".", "getNode", "(", ")", ";", "DebugLoc", "dl", "=", "Node", "->", "getDebugLoc", "(", ")", ";", "const", "Value", "*", "V", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";"], "ground_truth": ["EVT", "VT", "=", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ";"], "File": "XCoreISelLowering", "Func": "LowerVAARG", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1152, "Length": 67, "Cover_Rate": 0.32057416267942584, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256d", ")", "__builtin_ia32_movddup256_mask", "(", "(", "__v4df", ")", "__A", ",", "(", "__v4df", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_mask_movedup_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1153, "Length": 23, "Cover_Rate": 0.4791666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}"], "ground_truth": ["break", ";"], "File": "HexagonInstrInfo", "Func": "isStoreToStackSlot", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1154, "Length": 68, "Cover_Rate": 0.5573770491803278, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "simple_poly_selftest", "(", "const", "char", "*", "arch", ",", "enum", "riscv_abi_type", "abi", ",", "const", "std", "::", "vector", "<", "machine_mode", ">", "&", "modes", ")", "{", "riscv_selftest_arch_abi_setter", "rv", "(", "arch", ",", "abi", ")", ";", "rtl_dump_test", "t", "(", "SELFTEST_LOCATION", ",", "locate_file", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["set_new_first_and_last_insn", "(", "NULL", ",", "NULL", ")", ";"], "File": "riscv-selftests", "Func": "simple_poly_selftest", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1155, "Length": 50, "Cover_Rate": 0.684931506849315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MI", ".", "getOperand", "(", "OpNo", "-", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", ";", "assert", "(", "MI", ".", "getOperand", "(", "OpNo", ")", ".", "isImm", "(", ")", ")", ";", "unsigned", "Position", "=", "getMachineOpValue", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpNo", "-", "<NUM_LIT>", ")", ",", "Fixups", ",", "STI", ")", ";"], "ground_truth": ["unsigned", "Size", "=", "getMachineOpValue", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpNo", ")", ",", "Fixups", ",", "STI", ")", ";"], "File": "MipsMCCodeEmitter (2)", "Func": "getSizeInsEncoding", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1156, "Length": 70, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "LoweredMI", "=", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addExpr", "(", "Lower", ".", "getExpr", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "MCSymbolRefExpr", "::", "VK_PLT", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "LoweredMI", "=", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "LoweredMI", "=", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", ".", "addImm", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "LoweredMI", "=", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", ".", "addImm", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "LoweredMI", "=", "lowerRIEfLow", "(", "MI", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "LoweredMI", "=", "lowerRIEfLow", "(", "MI", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", "##", "<NUM_LIT>", ":", "LoweredMI", "=", "lowerRILow", "(", "MI", ",", "<STR_LIT>", ")", ";", "break", "LOWER_LOW", "(", "IILL", ")", ";", "LOWER_LOW", "(", "IILH", ")", ";", "LOWER_LOW", "(", "TMLL", ")", ";", "LOWER_LOW", "(", "TMLH", ")", ";", "LOWER_LOW", "(", "NILL", ")", ";", "LOWER_LOW", "(", "NILH", ")", ";", "LOWER_LOW", "(", "NILF", ")", ";", "LOWER_LOW", "(", "OILL", ")", ";", "LOWER_LOW", "(", "OILH", ")", ";", "LOWER_LOW", "(", "OILF", ")", ";"], "ground_truth": ["LOWER_LOW", "(", "XILF", ")", ";"], "File": "SystemZAsmPrinter37", "Func": "EmitInstruction", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1157, "Length": 238, "Cover_Rate": 0.41901408450704225, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Constraint", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{", "default", ":", "break", ";", "case", "'r'", ":", "case", "'f'", ":"], "ground_truth": ["case", "'e'", ":"], "File": "SparcISelLowering102", "Func": "getConstraintType", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1158, "Length": 32, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Size", "=", "Info", ".", "Type", "*", "<NUM_LIT>", ";", "if", "(", "Size", ")", "InstInfo", "->", "AsmRewrites", "->", "push_back", "(", "AsmRewrite", "(", "AOK_SizeDirective", ",", "Start", ",", "<NUM_LIT>", ",", "Size", ")", ")", ";", "}", "}", "BaseReg", "=", "BaseReg", "?", "BaseReg", ":", "<NUM_LIT>", ";"], "ground_truth": ["return", "<STR_LIT>", "(", "SegReg", ",", "Disp", ",", "BaseReg", ",", "IndexReg", ",", "Scale", ",", "Start", ",", "End", ",", "Size", ",", "Identifier", ",", "Info", ".", "OpDecl", ")", ";"], "File": "X86AsmParser (2)1", "Func": "CreateMemForInlineAsm", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1159, "Length": 66, "Cover_Rate": 0.30275229357798167, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "S", "=", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "ImmVal", ";", "if", "(", "!", "Parser", ".", "parseExpression", "(", "ImmVal", ")", ")", "if", "(", "const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ImmVal", ")", ")", "{", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateImm", "(", "MCConstantExpr", "::", "create", "(", "MCE", "->", "getValue", "(", ")", ",", "getContext", "(", ")", ")", ",", "S", ",", "getLoc", "(", ")", ",", "getContext", "(", ")", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "}", "return", "Error", "(", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser58", "Func": "parseOptionalMulOperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1160, "Length": 95, "Cover_Rate": 0.3815261044176707, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "B", "=", "Base", ".", "getReg", "(", ")", ";", "if", "(", "Register", "::", "isStackSlot", "(", "B", ")", "||", "!", "Register", "::", "isVirtualRegister", "(", "B", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "if", "(", "Offset", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "for", "(", "auto", "&", "Add", ":", "MRI", "->", "use_nodbg_instructions", "(", "B", ")", ")", "{", "int64_t", "Incr", ";", "if", "(", "!", "isAddConstantOp", "(", "Add", ",", "Incr", ")", ")", "continue", ";", "if", "(", "!", "isValidLoadStoreOffset", "(", "Incr", ")", ")", "continue", ";", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "Uses", ";", "MachineInstr", "*", "MoveTo", "=", "canJoinInstructions", "(", "&", "Ldst", ",", "&", "Add", ",", "&", "Uses", ")", ";", "if", "(", "!", "MoveTo", ")", "continue", ";", "if", "(", "!", "canFixPastUses", "(", "Uses", ",", "Add", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "B", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "MachineInstr", "*", "First", "=", "&", "Ldst", ";", "MachineInstr", "*", "Last", "=", "&", "Add", ";", "if", "(", "MDT", "->", "dominates", "(", "Last", ",", "First", ")", ")", "std", "::", "swap", "(", "First", ",", "Last", ")", ";"], "ground_truth": ["dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "First", "<<", "<STR_LIT>", "<<", "*", "Last", "<<", "<STR_LIT>", ";"], "File": "ARCOptAddrMode10", "Func": "tryToCombine", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1161, "Length": 206, "Cover_Rate": 0.4364406779661017, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "priority", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSetWavePriority", "Func": "BuildSetprioMI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1162, "Length": 23, "Cover_Rate": 0.575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "ix86_print_operand_punct_valid_p", "(", "unsigned", "char", "code", ")", "{"], "ground_truth": ["return", "(", "code", "==", "'*'", "||", "code", "==", "'+'", "||", "code", "==", "'&'", "||", "code", "==", "';'", "||", "code", "==", "'~'", "||", "code", "==", "'^'", "||", "code", "==", "'!'", ")", ";"], "File": "i386", "Func": "ix86_print_operand_punct_valid_p", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1163, "Length": 40, "Cover_Rate": 0.975609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vaddl_u32", "(", "uint32x2_t", "__a", ",", "uint32x2_t", "__b", ")", "{", "return", "(", "uint64x2_t", ")", "__builtin_neon_vaddluv2si", "(", "(", "int32x2_t", ")", "__a", ",", "(", "int32x2_t", ")", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vaddl_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1164, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getSpillScalarDataSize", "(", ")", "const", "{", "return", "SpillScalarDataSize", ";"], "ground_truth": ["}"], "File": "TPCFrameLowering", "Func": "getSpillScalarDataSize", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1165, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Changed", "=", "false", ";", "SmallVector", "<", "MBBInfo", ",", "<NUM_LIT>", ">", "WorkList", "(", "<NUM_LIT>", ",", "MBBInfo", "(", "MDT", "->", "getRootNode", "(", ")", ")", ")", ";", "while", "(", "!", "WorkList", ".", "empty", "(", ")", ")", "{", "MBBInfo", "&", "MBBI", "=", "WorkList", ".", "back", "(", ")", ";", "if", "(", "MBBI", ".", "isVisited", "(", ")", ")", "{", "MBBI", ".", "postVisit", "(", ")", ";", "WorkList", ".", "pop_back", "(", ")", ";"], "ground_truth": ["continue", ";"], "File": "MipsOptimizePICCall", "Func": "runOnMachineFunction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1166, "Length": 68, "Cover_Rate": 0.38202247191011235, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "CreateBTIHint", "(", "unsigned", "Val", ",", "StringRef", "Str", ",", "SMLoc", "S", ",", "MCContext", "&", "Ctx", ")", "{", "auto", "Op", "=", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "k_BTIHint", ",", "Ctx", ")", ";", "Op", "->", "BTIHint", ".", "Val", "=", "Val", "<<", "<NUM_LIT>", "|", "<NUM_LIT>", ";", "Op", "->", "BTIHint", ".", "Data", "=", "Str", ".", "data", "(", ")", ";", "Op", "->", "BTIHint", ".", "Length", "=", "Str", ".", "size", "(", ")", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";"], "ground_truth": ["return", "Op", ";"], "File": "AArch64AsmParser (2)2", "Func": "CreateBTIHint", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1167, "Length": 87, "Cover_Rate": 0.9886363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setStackPointerRegisterToSaveRestore", "(", "<STR_LIT>", ")", ";", "setMinFunctionAlignment", "(", "<NUM_LIT>", ")", ";", "computeRegisterProperties", "(", ")", ";"], "ground_truth": ["}"], "File": "VideocoreISelLowering", "Func": "VideocoreTargetLowering", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1168, "Length": 168, "Cover_Rate": 0.4692737430167598, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "ABDNode", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ";", "SDValue", "NewABD", "=", "tryCombineLongOpWithDup", "(", "<STR_LIT>", ",", "ABDNode", ",", "DCI", ",", "DAG", ")", ";", "if", "(", "!", "NewABD", ".", "getNode", "(", ")", ")", "return", "SDValue", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "NewABD", ")", ";", "}", "if", "(", "!", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", "return", "SDValue", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "EVT", "ResVT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "ResVT", ".", "isVector", "(", ")", "||", "TLI", ".", "isTypeLegal", "(", "ResVT", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Src", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "SrcVT", "=", "Src", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "ResVT", ".", "isSimple", "(", ")", "||", "!", "SrcVT", ".", "isSimple", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "SrcVT", ".", "getSizeInBits", "(", ")", ".", "getKnownMinSize", "(", ")", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "unsigned", "SrcEltSize", "=", "SrcVT", ".", "getScalarSizeInBits", "(", ")", ";", "ElementCount", "SrcEC", "=", "SrcVT", ".", "getVectorElementCount", "(", ")", ";", "SrcVT", "=", "<STR_LIT>", "(", "<STR_LIT>", "(", "SrcEltSize", "*", "<NUM_LIT>", ")", ",", "SrcEC", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "Src", "=", "DAG", ".", "getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "DL", ",", "SrcVT", ",", "Src", ")", ";", "EVT", "LoVT", ",", "HiVT", ";"], "ground_truth": ["SDValue", "Lo", ",", "Hi", ";"], "File": "AArch64ISelLowering10", "Func": "performExtendCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1169, "Length": 249, "Cover_Rate": 0.5060975609756098, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCInst", "MI", ";", "MI", ".", "setOpcode", "(", "Opcode", ")", ";", "if", "(", "DefRegister", "!=", "<STR_LIT>", ")", "MI", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "DefRegister", ")", ")", ";", "for", "(", "auto", "I", "=", "FaultingMI", ".", "operands_begin", "(", ")", "+", "OperandsBeginIdx", ",", "E", "=", "FaultingMI", ".", "operands_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "if", "(", "auto", "MaybeOperand", "=", "MCIL", ".", "LowerMachineOperand", "(", "&", "FaultingMI", ",", "*", "I", ")", ")", "MI", ".", "addOperand", "(", "MaybeOperand", ".", "getValue", "(", ")", ")", ";"], "ground_truth": ["OutStreamer", "->", "AddComment", "(", "<STR_LIT>", "+", "HandlerLabel", "->", "getName", "(", ")", ")", ";"], "File": "X86MCInstLower124", "Func": "LowerFAULTING_OP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1170, "Length": 96, "Cover_Rate": 0.3735408560311284, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "N", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "return", "false", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "+", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "RHSC", ")", ")", "return", "false", ";", "}", "if", "(", "Subtarget", "->", "isCortexA9", "(", ")", "&&", "!", "N", ".", "hasOneUse", "(", ")", ")", "return", "false", ";", "<STR_LIT>", "AddSub", "=", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "<STR_LIT>", "ShOpcVal", "=", "<STR_LIT>", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "ShAmt", "=", "<NUM_LIT>", ";", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Offset", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ShOpcVal", "!=", "<STR_LIT>", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "if", "(", "isShifterOpProfitable", "(", "Offset", ",", "ShOpcVal", ",", "ShAmt", ")", ")", "Offset", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "else", "{", "ShAmt", "=", "<NUM_LIT>", ";", "ShOpcVal", "=", "<STR_LIT>", ";", "}", "}", "else", "{", "ShOpcVal", "=", "<STR_LIT>", ";", "}", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "ShOpcVal", "==", "<STR_LIT>", "&&", "!", "(", "Subtarget", "->", "isCortexA9", "(", ")", "||", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "hasOneUse", "(", ")", ")", ")", "{", "ShOpcVal", "=", "<STR_LIT>", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["if", "(", "ShOpcVal", "!=", "<STR_LIT>", ")", "{"], "File": "ARMISelDAGToDAG74", "Func": "SelectLdStSOReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1171, "Length": 288, "Cover_Rate": 0.44929797191887677, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqdmulltq_s32", "(", "int32x4_t", "__a", ",", "int32x4_t", "__b", ")", "{"], "ground_truth": ["return", "__builtin_mve_vqdmulltq_sv4si", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "mve___arm_vqdmulltq_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1172, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterSet", "AS", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", ")", ";", "for", "(", "MCRegAliasIterator", "AI", "(", "Reg", ",", "&", "TRI", ",", "false", ")", ";", "AI", ".", "isValid", "(", ")", ";", "++", "AI", ")", "AS", ".", "insert", "(", "RegisterRef", "(", "*", "AI", ")", ")", ";"], "ground_truth": ["return", "AS", ";"], "File": "RDFGraph6", "Func": "getAliasSet", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1173, "Length": 49, "Cover_Rate": 0.8166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Index", "!=", "-", "<NUM_LIT>", ")", "{", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Val", ")", ";", "if", "(", "!", "LT", ".", "second", ".", "isVector", "(", ")", ")", "return", "<NUM_LIT>", ";", "unsigned", "Width", "=", "LT", ".", "second", ".", "getVectorNumElements", "(", ")", ";", "Index", "=", "Index", "%", "Width", ";"], "ground_truth": ["if", "(", "Index", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";"], "File": "AArch64TargetTransformInfo (2)", "Func": "getVectorInstrCost", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1174, "Length": 67, "Cover_Rate": 0.6767676767676768, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "EltVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "SDValue", "Src", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "EltVT", "==", "Src", ".", "getSimpleValueType", "(", ")", ".", "getVectorElementType", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";"], "ground_truth": ["SDValue", "Lo", "=", "extractSubVector", "(", "Src", ",", "<NUM_LIT>", ",", "DAG", ",", "dl", ",", "SizeInBits", "/", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering (2)6", "Func": "LowerVectorIntUnary", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1175, "Length": 60, "Cover_Rate": 0.32967032967032966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>AsmPrinter", "(", "formatted_raw_ostream", "&", "O", ",", "TargetMachine", "&", "TM", ",", "MCStreamer", "&", "Streamer", ")", ":", "AsmPrinter", "(", "O", ",", "TM", ",", "Streamer", ")", ",", "Subtarget", "(", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "XCoreAsmPrinter51", "Func": "XCoreAsmPrinter", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1176, "Length": 38, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ShrinkInstructions", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "SIShrinkInstructions (2)", "Func": "SIShrinkInstructions", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1177, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "assert", "(", "(", "(", "Callee", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "cast", "<", "RegisterSDNode", ">", "(", "Callee", ")", "->", "getReg", "(", ")", "==", "<STR_LIT>", ")", "||", "Callee", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Callee", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "isa", "<", "ConstantSDNode", ">", "(", "Callee", ")", ")", "&&", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", ".", "size", "(", ")", ")", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "CallOpc", ",", "dl", ",", "NodeTys", ",", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", ".", "size", "(", ")", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "isTailCall", "&&", "<ISA_LIT>SubTarget", ".", "isSVR4ABI", "(", ")", "&&", "<ISA_LIT>SubTarget", ".", "is<ISA_LIT>64", "(", ")", ")", "{", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "CallOpc", "==", "<STR_LIT>", ")", "{", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "Chain", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "InFlag", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "InFlag", ")", ";", "}", "}", "Chain", "=", "DAG", ".", "getCALLSEQ_END", "(", "Chain", ",", "DAG", ".", "getIntPtrConstant", "(", "NumBytes", ",", "true", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "BytesCalleePops", ",", "true", ")", ",", "InFlag", ")", ";"], "ground_truth": ["if", "(", "!", "Ins", ".", "empty", "(", ")", ")", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "File": "PPCISelLowering54", "Func": "FinishCall", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1178, "Length": 245, "Cover_Rate": 0.44545454545454544, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "reg_class_subset_p", "(", "GR_REGS", ",", "rclass", ")", ")", "return", "riscv_hard_regno_nregs", "(", "GP_REG_FIRST", ",", "mode", ")", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "riscv2", "Func": "riscv_class_max_nregs", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1179, "Length": 20, "Cover_Rate": 0.39215686274509803, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vclt_s8", "(", "int8x8_t", "__a", ",", "int8x8_t", "__b", ")", "{", "return", "(", "uint8x8_t", ")", "(", "__a", "<", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon1_vclt_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1180, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_i64gather_epi32", "(", "int", "const", "*", "__base", ",", "__m256i", "__index", ",", "const", "int", "__scale", ")", "{"], "ground_truth": ["__v4si", "__src", "=", "__extension__", "(", "__v4si", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";"], "File": "avx2intrin", "Func": "_mm256_i64gather_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1181, "Length": 45, "Cover_Rate": 0.5172413793103449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "X", "(", "getThe<ISA_LIT>Target", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "Z80oldAsmPrinter", "Func": "LLVMInitializeZ80oldAsmPrinter", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1182, "Length": 12, "Cover_Rate": 0.7058823529411765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "unsigned", "getFunctionAlignment", "(", "const", "Function", "*", "F", ")", "const", "{"], "ground_truth": ["return", "<NUM_LIT>", ";", "}"], "File": "PTXISelLowering", "Func": "getFunctionAlignment", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1183, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "ProfitableArch", "=", "Subtarget", "->", "isCortexA57", "(", ")", ";"], "ground_truth": ["return", "ProfitableArch", "&&", "!", "Subtarget", "->", "requiresStrictAlign", "(", ")", ";"], "File": "AArch64LoadStoreOptimizer (2)", "Func": "enableNarrowLdMerge", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1184, "Length": 19, "Cover_Rate": 0.6333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MCSubRegIterator", "SubRegs", "(", "VA", ".", "getLocReg", "(", ")", ",", "TRI", ",", "true", ")", ";", "SubRegs", ".", "isValid", "(", ")", ";", "++", "SubRegs", ")", "RegMask", "[", "*", "SubRegs", "/", "<NUM_LIT>", "]", "&=", "~", "(", "<NUM_LIT>", "<<", "(", "*", "SubRegs", "%", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "!", "Subtarget", ".", "hasSSE1", "(", ")", "&&", "<STR_LIT>", ".", "contains", "(", "VA", ".", "getLocReg", "(", ")", ")", ")", "{", "errorUnsupported", "(", "DAG", ",", "dl", ",", "<STR_LIT>", ")", ";", "if", "(", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", ")", "VA", ".", "convertToReg", "(", "<STR_LIT>", ")", ";", "else", "VA", ".", "convertToReg", "(", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "!", "Subtarget", ".", "hasSSE2", "(", ")", "&&", "<STR_LIT>", ".", "contains", "(", "VA", ".", "getLocReg", "(", ")", ")", "&&", "CopyVT", "==", "<STR_LIT>", ")", "{", "errorUnsupported", "(", "DAG", ",", "dl", ",", "<STR_LIT>", ")", ";", "if", "(", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", ")", "VA", ".", "convertToReg", "(", "<STR_LIT>", ")", ";", "else", "VA", ".", "convertToReg", "(", "<STR_LIT>", ")", ";", "}", "bool", "RoundAfterCopy", "=", "false", ";", "if", "(", "(", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", "||", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", ")", "&&", "isScalarFPTypeInSSEReg", "(", "VA", ".", "getValVT", "(", ")", ")", ")", "{", "if", "(", "!", "Subtarget", ".", "hasX87", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "CopyVT", "=", "<STR_LIT>", ";", "RoundAfterCopy", "=", "(", "CopyVT", "!=", "VA", ".", "getLocVT", "(", ")", ")", ";", "}", "SDValue", "Val", ";", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "assert", "(", "VA", ".", "getValVT", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "Val", "=", "getv64i1Argument", "(", "VA", ",", "RVLocs", "[", "++", "I", "]", ",", "Chain", ",", "DAG", ",", "dl", ",", "Subtarget", ",", "&", "InFlag", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "X86ISelLowering (2)5", "Func": "LowerCallResult", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1185, "Length": 281, "Cover_Rate": 0.394109396914446, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "aarch64_sve_ldff1_operand_p", "(", "rtx", "op", ")", "{", "if", "(", "!", "MEM_P", "(", "op", ")", ")", "return", "false", ";", "struct", "aarch64_address_info", "addr", ";", "if", "(", "!", "aarch64_classify_address", "(", "&", "addr", ",", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "GET_MODE", "(", "op", ")", ",", "false", ")", ")", "return", "false", ";", "if", "(", "addr", ".", "type", "==", "ADDRESS_REG_IMM", ")", "return", "known_eq", "(", "addr", ".", "const_offset", ",", "<NUM_LIT>", ")", ";", "return", "addr", ".", "type", "==", "ADDRESS_REG_REG", ";"], "ground_truth": ["}"], "File": "aarch64", "Func": "aarch64_sve_ldff1_operand_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1186, "Length": 74, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "return", ";", "case", "CC_CLOBBER", ":", "CC_STATUS_INIT", ";", "return", ";", "case", "CC_REV", ":", "case", "CC_NOOV32", ":", "case", "CC_NORMAL", ":", "cris_normal_notice_update_cc", "(", "exp", ",", "insn", ")", ";", "if", "(", "attrval", "==", "CC_NOOV32", "&&", "TARGET_V32", ")", "cc_status", ".", "flags", "|=", "CC_NO_OVERFLOW", ";", "return", ";", "default", ":", "internal_error", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["CC_STATUS_INIT", ";"], "File": "cris", "Func": "cris_notice_update_cc", "Target": "cris", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1187, "Length": 52, "Cover_Rate": 0.33548387096774196, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_FALLTHROUGH", ";", "default", ":", "return", "Error", "(", "S", ",", "<STR_LIT>", ")", ";", "}", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateFromMCExpr", "(", "EVal", ",", "S", ",", "E", ",", "is<ISA_LIT>64", "(", ")", ")", ")", ";", "bool", "TLSCall", "=", "false", ";", "if", "(", "const", "MCSymbolRefExpr", "*", "Ref", "=", "dyn_cast", "<", "MCSymbolRefExpr", ">", "(", "EVal", ")", ")", "TLSCall", "=", "Ref", "->", "getSymbol", "(", ")", ".", "getName", "(", ")", "==", "<STR_LIT>", ";", "if", "(", "TLSCall", "&&", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "LParen", ")", ")", "{", "const", "MCExpr", "*", "TLSSym", ";", "Parser", ".", "Lex", "(", ")", ";", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "ParseExpression", "(", "TLSSym", ")", ")", "return", "Error", "(", "S", ",", "<STR_LIT>", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RParen", ")", ")", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateFromMCExpr", "(", "TLSSym", ",", "S", ",", "E", ",", "is<ISA_LIT>64", "(", ")", ")", ")", ";", "}", "if", "(", "!", "TLSCall", "&&", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "LParen", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int64_t", "IntVal", ";"], "ground_truth": ["switch", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", ")", "{"], "File": "PPCAsmParser12", "Func": "ParseOperand", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1188, "Length": 238, "Cover_Rate": 0.4351005484460695, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "MemOp", ":", "{", "G_LOAD", ",", "G_STORE", "}", ")", "for", "(", "auto", "Ty", ":", "{", "s32", ",", "s64", "}", ")", "setAction", "(", "MemOp", ",", "Ty", ",", "Legal", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s32", ",", "s64", "}", ")", "{", "setAction", "(", "TargetOpcode", "::", "G_CONSTANT", ",", "Ty", ",", "Legal", ")", ";", "setAction", "(", "TargetOpcode", "::", "G_FCONSTANT", ",", "Ty", ",", "Legal", ")", ";", "}", "for", "(", "auto", "Ty", ":", "{", "s1", ",", "s8", ",", "s16", "}", ")", "setAction", "(", "TargetOpcode", "::", "G_CONSTANT", ",", "Ty", ",", "WidenScalar", ")", ";", "setAction", "(", "TargetOpcode", "::", "G_FCONSTANT", ",", "s16", ",", "WidenScalar", ")", ";", "setAction", "(", "G_BR", ",", "LLT", "::", "unsized", "(", ")", ",", "Legal", ")", ";", "setAction", "(", "G_FRAME_INDEX", ",", "LLT", "::", "pointer", "(", "<NUM_LIT>", ")", ",", "Legal", ")", ";", "computeTables", "(", ")", ";"], "ground_truth": ["}"], "File": "AArch64MachineLegalizer2", "Func": "AArch64MachineLegalizer", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1189, "Length": 133, "Cover_Rate": 0.3537234042553192, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "std", "::", "swap", "(", "TV", ",", "FV", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "LHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResVT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ")", ",", "TV", ",", "FV", ")", ";", "}", "SDValue", "Cmp", ";", "switch", "(", "CC", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "std", "::", "swap", "(", "TV", ",", "FV", ")", ";", "case", "<STR_LIT>", ":", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "CmpVT", ",", "LHS", ",", "RHS", ")", ";", "if", "(", "Cmp", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Cmp", ")", ";", "Sel1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResVT", ",", "Cmp", ",", "TV", ",", "FV", ")", ";", "if", "(", "Sel1", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "Sel1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Sel1", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResVT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Cmp", ")", ",", "Sel1", ",", "FV", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "CmpVT", ",", "LHS", ",", "RHS", ")", ";", "if", "(", "Cmp", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Cmp", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResVT", ",", "Cmp", ",", "FV", ",", "TV", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "CmpVT", ",", "LHS", ",", "RHS", ")", ";", "if", "(", "Cmp", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Cmp", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResVT", ",", "Cmp", ",", "TV", ",", "FV", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "CmpVT", ",", "RHS", ",", "LHS", ")", ";"], "ground_truth": ["if", "(", "Cmp", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Cmp", ")", ";"], "File": "PPCISelLowering (2)", "Func": "LowerSELECT_CC", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1190, "Length": 395, "Cover_Rate": 0.39818548387096775, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_CPU0_HI16", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_CPU0_LO16", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_CPU0_TLS_GD", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_CPU0_TLS_GOTTPREL", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_CPU0_TLS_TPREL_HI16", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_CPU0_TLS_TPREL_LO16", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_CPU0_TLS_LDM", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_CPU0_TLS_DTPREL_HI16", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_CPU0_TLS_DTPREL_LO16", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_CPU0_PC24", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_CPU0_GOT_HI16", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_CPU0_GOT_LO16", ";"], "ground_truth": ["break", ";"], "File": "Cpu0ELFObjectWriter1", "Func": "GetRelocType", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1191, "Length": 137, "Cover_Rate": 0.4491803278688525, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "Rn", "==", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "break", ";", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "ARMDisassembler (2)", "Func": "DecodeT2AddrModeImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1192, "Length": 91, "Cover_Rate": 0.41363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetFrameLowering", "*", "getFrameLowering", "(", ")", "const", "override", "{"], "ground_truth": ["return", "&", "FrameLowering", ";"], "File": "Cpu0Subtarget3", "Func": "getFrameLowering", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1193, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MOReg", ".", "isPhysical", "(", ")", "||", "!", "TRI", "->", "isVectorRegister", "(", "*", "MRI", ",", "MOReg", ")", ")", "continue", ";", "if", "(", "MO", ".", "readsReg", "(", ")", ")", "{", "MachineBasicBlock", "*", "DefMBB", "=", "MRI", "->", "getVRegDef", "(", "MOReg", ")", "->", "getParent", "(", ")", ";", "if", "(", "!", "Blocks", ".", "contains", "(", "DefMBB", ")", "&&", "!", "CandidateRegs", ".", "contains", "(", "MOReg", ")", ")", "{", "LiveVariables", "::", "VarInfo", "&", "OldVarInfo", "=", "LV", "->", "getVarInfo", "(", "MOReg", ")", ";", "bool", "IsUsed", "=", "false", ";", "for", "(", "auto", "*", "Succ", ":", "LoopEnd", "->", "successors", "(", ")", ")", "{", "if", "(", "!", "Blocks", ".", "contains", "(", "Succ", ")", "&&", "OldVarInfo", ".", "isLiveIn", "(", "*", "Succ", ",", "MOReg", ",", "*", "MRI", ")", ")", "{", "IsUsed", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "IsUsed", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printReg", "(", "MOReg", ",", "TRI", ",", "<NUM_LIT>", ",", "MRI", ")", "<<", "'\\n'", ")", ";", "CandidateRegs", ".", "insert", "(", "MOReg", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printReg", "(", "MOReg", ",", "TRI", ",", "<NUM_LIT>", ",", "MRI", ")", "<<", "'\\n'", ")", ";", "}"], "ground_truth": ["}"], "File": "SIOptimizeVGPRLiveRange2", "Func": "collectWaterfallCandidateRegisters", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1194, "Length": 189, "Cover_Rate": 0.45652173913043476, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Type", "==", "<STR_LIT>", ")", "return", "<STR_LIT>", "::", "I32", ";", "if", "(", "Type", "==", "<STR_LIT>", ")", "return", "<STR_LIT>", "::", "I64", ";", "if", "(", "Type", "==", "<STR_LIT>", ")", "return", "<STR_LIT>", "::", "F32", ";", "if", "(", "Type", "==", "<STR_LIT>", ")", "return", "<STR_LIT>", "::", "F64", ";", "if", "(", "Type", "==", "<STR_LIT>", "||", "Type", "==", "<STR_LIT>", "||", "Type", "==", "<STR_LIT>", "||", "Type", "==", "<STR_LIT>", "||", "Type", "==", "<STR_LIT>", "||", "Type", "==", "<STR_LIT>", "||", "Type", "==", "<STR_LIT>", ")", "return", "<STR_LIT>", "::", "V128", ";", "if", "(", "Type", "==", "<STR_LIT>", ")", "return", "<STR_LIT>", "::", "EXNREF", ";", "if", "(", "Type", "==", "<STR_LIT>", ")", "return", "<STR_LIT>", "::", "EXTERNREF", ";"], "ground_truth": ["return", "Optional", "<", "<STR_LIT>", ">", "(", ")", ";"], "File": "WebAssemblyAsmParser34", "Func": "parseType", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1195, "Length": 109, "Cover_Rate": 0.7785714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "&", "<ISA_LIT>FoldOperandsID", ")", ";", "if", "(", "EnableDPPCombine", ")", "addPass", "(", "&", "GCNDPPCombineID", ")", ";", "addPass", "(", "&", "DeadMachineInstructionElimID", ")", ";", "addPass", "(", "&", "<ISA_LIT>LoadStoreOptimizerID", ")", ";", "if", "(", "EnableSDWAPeephole", ")", "{", "addPass", "(", "&", "<ISA_LIT>PeepholeSDWAID", ")", ";", "addPass", "(", "&", "EarlyMachineLICMID", ")", ";", "addPass", "(", "&", "MachineCSEID", ")", ";", "addPass", "(", "&", "<ISA_LIT>FoldOperandsID", ")", ";"], "ground_truth": ["addPass", "(", "&", "DeadMachineInstructionElimID", ")", ";"], "File": "AMDGPUTargetMachine10", "Func": "addMachineSSAOptimization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1196, "Length": 63, "Cover_Rate": 0.7411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "bool", "isFlatGlobalAddrSpace", "(", "unsigned", "AS", ")", "{"], "ground_truth": ["return", "AS", "==", "<ISA_LIT>AS", "::", "GLOBAL_ADDRESS", "||", "AS", "==", "<ISA_LIT>AS", "::", "FLAT_ADDRESS", "||", "AS", "==", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", "||", "AS", ">", "<ISA_LIT>AS", "::", "MAX_<ISA_LIT>_ADDRESS", ";"], "File": "AMDGPU1", "Func": "isFlatGlobalAddrSpace", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1197, "Length": 33, "Cover_Rate": 0.9705882352941176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "phiInfoElementAddSource", "(", "findPHIInfoElement", "(", "DestReg", ")", ",", "SourceReg", ",", "SourceMBB", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "addSource", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1198, "Length": 13, "Cover_Rate": 0.4482758620689655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmax_u32", "(", "uint32x2_t", "__a", ",", "uint32x2_t", "__b", ")", "{", "return", "(", "uint32x2_t", ")", "__builtin_neon_vmaxuv2si", "(", "(", "int32x2_t", ")", "__a", ",", "(", "int32x2_t", ")", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vmax_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1199, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "*", "(", "int", "*", ")", "key", ")", "-", "*", "(", "(", "int", "*", ")", "t", ")", ";"], "ground_truth": ["}"], "File": "gen-mul-tables", "Func": "compare_constants", "Target": "tilepro", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 1200, "Length": 20, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "getWARegStackId", "(", "unsigned", "Reg", ")", "{", "assert", "(", "Reg", "&", "INT32_MIN", ")", ";", "return", "Reg", "&", "INT32_MAX", ";"], "ground_truth": ["}"], "File": "WebAssemblyMachineFunctionInfo (2)1", "Func": "getWARegStackId", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1201, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", "->", "begin", "(", ")", ",", "E", "=", "MBB", "->", "end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "MachineInstr", "*", "MI", "=", "&", "*", "I", ";", "++", "I", ";", "bool", "RemovedMI", "=", "false", ";", "bool", "IsCopy", "=", "MI", "->", "isCopy", "(", ")", ";", "bool", "IsMoveImm", "=", "MI", "->", "isMoveImmediate", "(", ")", ";", "if", "(", "IsCopy", "||", "IsMoveImm", ")", "{", "MCPhysReg", "DefReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MCPhysReg", "SrcReg", "=", "IsCopy", "?", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ":", "<NUM_LIT>", ";", "int64_t", "SrcImm", "=", "IsMoveImm", "?", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ":", "<NUM_LIT>", ";", "if", "(", "!", "MRI", "->", "isReserved", "(", "DefReg", ")", "&&", "(", "(", "IsCopy", "&&", "(", "SrcReg", "==", "<STR_LIT>", "||", "SrcReg", "==", "<STR_LIT>", ")", ")", "||", "IsMoveImm", ")", ")", "{", "for", "(", "RegImm", "&", "KnownReg", ":", "KnownRegs", ")", "{", "if", "(", "KnownReg", ".", "Reg", "!=", "DefReg", "&&", "!", "TRI", "->", "isSuperRegister", "(", "DefReg", ",", "KnownReg", ".", "Reg", ")", ")", "continue", ";", "if", "(", "IsCopy", "&&", "KnownReg", ".", "Imm", "!=", "<NUM_LIT>", ")", "continue", ";", "if", "(", "IsMoveImm", ")", "{", "if", "(", "KnownReg", ".", "Imm", "!=", "SrcImm", ")", "continue", ";", "MCPhysReg", "CmpReg", "=", "KnownReg", ".", "Reg", ";", "if", "(", "any_of", "(", "MI", "->", "implicit_operands", "(", ")", ",", "[", "CmpReg", "]", "(", "MachineOperand", "&", "O", ")", "{", "return", "!", "O", ".", "isDead", "(", ")", "&&", "O", ".", "isReg", "(", ")", "&&", "O", ".", "isDef", "(", ")", "&&", "O", ".", "getReg", "(", ")", "!=", "CmpReg", ";", "}", ")", ")", "continue", ";", "}", "if", "(", "IsCopy", ")", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MI", ")", ";", "else", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "Changed", "=", "true", ";", "LastChange", "=", "I", ";", "NumCopiesRemoved", "++", ";", "UsedKnownRegs", ".", "insert", "(", "KnownReg", ".", "Reg", ")", ";", "RemovedMI", "=", "true", ";", "break", ";", "}", "}", "}", "if", "(", "RemovedMI", ")", "continue", ";", "for", "(", "unsigned", "RI", "=", "<NUM_LIT>", ";", "RI", "<", "KnownRegs", ".", "size", "(", ")", ";", ")", "if", "(", "MI", "->", "modifiesRegister", "(", "KnownRegs", "[", "RI", "]", ".", "Reg", ",", "TRI", ")", ")", "{", "std", "::", "swap", "(", "KnownRegs", "[", "RI", "]", ",", "KnownRegs", "[", "KnownRegs", ".", "size", "(", ")", "-", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["KnownRegs", ".", "pop_back", "(", ")", ";"], "File": "AArch64RedundantCopyElimination4", "Func": "optimizeBlock", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1202, "Length": 395, "Cover_Rate": 0.4251883745963401, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512", ")", "__builtin_ia32_maxps512_mask", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v16sf", ")", "__B", ",", "(", "__v16sf", ")", "_mm512_undefined_ps", "(", ")", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_max_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1203, "Length": 33, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FOR_EACH_INSN_USE", "(", "use", ",", "insn", ")", "{"], "ground_truth": ["rtx", "x", "=", "DF_REF_REG", "(", "use", ")", ";"], "File": "rs6000-logue", "Func": "FOR_EACH_INSN_USE", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1204, "Length": 15, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "function_expander", "::", "get_fallback_value", "(", "machine_mode", "mode", ",", "unsigned", "int", "nops", ",", "unsigned", "int", "merge_argno", ",", "unsigned", "int", "&", "argno", ")", "{", "if", "(", "pred", "==", "PRED_z", ")", "return", "CONST0_RTX", "(", "mode", ")", ";"], "ground_truth": ["gcc_assert", "(", "pred", "==", "PRED_m", "||", "pred", "==", "PRED_x", ")", ";"], "File": "aarch64-sve-builtins", "Func": "get_fallback_value", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1205, "Length": 45, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget10", "Func": "enableIEEEBit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1206, "Length": 15, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MD", "->", "setRsrc2", "(", "CallingConv", "::", "<ISA_LIT>_CS", ",", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ")", ";", "MD", "->", "setFunctionLdsSize", "(", "MF", ",", "CurrentProgramInfo", ".", "LDSSize", ")", ";", "MD", "->", "setFunctionNumUsedVgprs", "(", "MF", ",", "CurrentProgramInfo", ".", "NumVGPRsForWavesPerEU", ")", ";", "MD", "->", "setFunctionNumUsedSgprs", "(", "MF", ",", "CurrentProgramInfo", ".", "NumSGPRsForWavesPerEU", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter", "Func": "emitPALFunctionMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1207, "Length": 47, "Cover_Rate": 0.41964285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FrameLowering", "::", "<ISA_LIT>FrameLowering", "(", "const", "<ISA_LIT>TargetMachine", "&", "tm", ")", ":", "TargetFrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsDown", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ")", ",", "TM", "(", "tm", ")", "{"], "ground_truth": ["}"], "File": "Z80FrameLowering", "Func": "Z80FrameLowering", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1208, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "ADDRESS_REG", ":", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "info", ".", "regA", ")", "]", ")", ";", "output_addr_const", "(", "file", ",", "info", ".", "offset", ")", ";", "break", ";", "case", "ADDRESS_REG_INDEX", ":", "if", "(", "REGNO", "(", "info", ".", "regA", ")", "==", "<NUM_LIT>", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "info", ".", "regB", ")", "]", ",", "reg_names", "[", "REGNO", "(", "info", ".", "regA", ")", "]", ")", ";", "else", "if", "(", "REGNO", "(", "info", ".", "regB", ")", "!=", "<NUM_LIT>", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "info", ".", "regB", ")", "]", ",", "reg_names", "[", "REGNO", "(", "info", ".", "regA", ")", "]", ")", ";", "break", ";", "case", "ADDRESS_CONST_INT", ":", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "info", ".", "regA", ")", "]", ")", ";", "output_addr_const", "(", "file", ",", "info", ".", "offset", ")", ";", "break", ";", "case", "ADDRESS_SYMBOLIC", ":", "case", "ADDRESS_SYMBOLIC_TXT_REL", ":", "case", "ADDRESS_GOTOFF", ":", "case", "ADDRESS_PLT", ":", "case", "ADDRESS_TLS", ":", "if", "(", "info", ".", "regA", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "info", ".", "regA", ")", "]", ")", ";", "output_addr_const", "(", "file", ",", "info", ".", "symbol", ")", ";", "if", "(", "type", "==", "ADDRESS_GOTOFF", ")", "{", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "}", "else", "if", "(", "type", "==", "ADDRESS_PLT", ")", "{", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "}", "else", "if", "(", "type", "==", "ADDRESS_SYMBOLIC_TXT_REL", ")", "{", "if", "(", "info", ".", "offset", "!=", "NULL", "&&", "CONST_INT_P", "(", "info", ".", "offset", ")", "&&", "INTVAL", "(", "info", ".", "offset", ")", ">", "<NUM_LIT>", ")", "{", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "output_addr_const", "(", "file", ",", "info", ".", "offset", ")", ";", "}", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";"], "ground_truth": ["}"], "File": "microblaze1", "Func": "print_operand_address", "Target": "microblaze", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1209, "Length": 280, "Cover_Rate": 0.6763285024154589, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "EntrySize", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getJumpTableInfo", "(", ")", "->", "getEntrySize", "(", "TD", ")", ";", "assert", "(", "EntrySize", "==", "<NUM_LIT>", ")", ";", "assert", "(", "isPowerOf2_64", "(", "EntrySize", ")", ")", ";", "auto", "PtrInfo", "=", "MachinePointerInfo", "::", "getCapTable", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ";", "SDValue", "Jumptable", "=", "getDataFromCapTable", "(", "cast", "<", "JumpTableSDNode", ">", "(", "Table", ".", "getNode", "(", ")", ")", ",", "dl", ",", "PTy", ",", "DAG", ",", "Chain", ",", "PtrInfo", ")", ";", "Index", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Index", ",", "DAG", ".", "getConstant", "(", "Log2_32", "(", "EntrySize", ")", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "EVT", "MemVT", "=", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "EntrySize", "*", "<NUM_LIT>", ")", ";", "auto", "LoadAddr", "=", "DAG", ".", "getPointerAdd", "(", "dl", ",", "Jumptable", ",", "Index", ")", ";", "SDValue", "JTEntryValue", "=", "DAG", ".", "getExtLoad", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "LoadAddr", ",", "MachinePointerInfo", "::", "getJumpTable", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "MemVT", ")", ";", "Chain", "=", "JTEntryValue", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["assert", "(", "isJumpTableRelative", "(", ")", ")", ";"], "File": "MipsISelLowering66", "Func": "lowerBR_JT", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1210, "Length": 184, "Cover_Rate": 0.5227272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AtomicSDNode", "*", "AN", "=", "cast", "<", "AtomicSDNode", ">", "(", "N", ".", "getNode", "(", ")", ")", ";", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Opc", "=", "N", "->", "getOpcode", "(", ")", ";", "MVT", "VT", "=", "N", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "if", "(", "N", "->", "hasAnyUseOfValue", "(", "<NUM_LIT>", ")", ")", "{", "if", "(", "Opc", "==", "<STR_LIT>", ")", "{", "RHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ",", "RHS", ")", ";", "return", "DAG", ".", "getAtomic", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Chain", ",", "LHS", ",", "RHS", ",", "AN", "->", "getMemOperand", "(", ")", ")", ";", "}", "assert", "(", "Opc", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "return", "N", ";", "}", "if", "(", "Opc", "==", "<STR_LIT>", "&&", "isNullConstant", "(", "RHS", ")", ")", "{", "if", "(", "AN", "->", "getSuccessOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", "&&", "AN", "->", "getSyncScopeID", "(", ")", "==", "SyncScope", "::", "System", ")", "{", "SDValue", "NewChain", "=", "emitLockedStackOp", "(", "DAG", ",", "Subtarget", ",", "Chain", ",", "DL", ")", ";", "assert", "(", "!", "N", "->", "hasAnyUseOfValue", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "N", "->", "getVTList", "(", ")", ",", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "NewChain", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "lowerAtomicArith", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1211, "Length": 237, "Cover_Rate": 0.6204188481675392, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>RegisterInfo", "::", "processFunctionBeforeCalleeSavedScan", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "MaxAlign", "=", "std", "::", "max", "(", "MFI", "->", "getMaxAlignment", "(", ")", ",", "calculateMaxStackAlignment", "(", "MFI", ")", ")", ";", "MFI", "->", "setMaxAlignment", "(", "MaxAlign", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "<ISA_LIT>FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "int32_t", "TailCallReturnAddrDelta", "=", "<ISA_LIT>FI", "->", "getTCReturnAddrDelta", "(", ")", ";", "if", "(", "TailCallReturnAddrDelta", "<", "<NUM_LIT>", ")", "{", "MFI", "->", "CreateFixedObject", "(", "-", "TailCallReturnAddrDelta", ",", "(", "-", "<NUM_LIT>", "*", "SlotSize", ")", "+", "TailCallReturnAddrDelta", ")", ";", "}", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "assert", "(", "(", "TailCallReturnAddrDelta", "<=", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "const", "TargetFrameInfo", "&", "TFI", "=", "*", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", ";", "int", "FrameIdx", "=", "MFI", "->", "CreateFixedObject", "(", "SlotSize", ",", "-", "(", "int", ")", "SlotSize", "+", "TFI", ".", "getOffsetOfLocalArea", "(", ")", "+", "TailCallReturnAddrDelta", ")", ";", "assert", "(", "FrameIdx", "==", "MFI", "->", "getObjectIndexBegin", "(", ")", "&&", "<STR_LIT>", ")", ";", "FrameIdx", "=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "X86RegisterInfo41", "Func": "processFunctionBeforeCalleeSavedScan", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1212, "Length": 175, "Cover_Rate": 0.9943181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint64x2_t", ")", "__builtin_neon_vmullu_lanev2si", "(", "(", "int32x2_t", ")", "__a", ",", "(", "int32x2_t", ")", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vmull_lane_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1213, "Length": 20, "Cover_Rate": 0.6060606060606061, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NegSizeReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "LP64", ")", "{", "if", "(", "MaxAlign", ">", "TargetAlign", ")", "{", "unsigned", "UnalNegSizeReg", "=", "NegSizeReg", ";", "NegSizeReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "G8RC", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "NegSizeReg", ")", ".", "addImm", "(", "~", "(", "MaxAlign", "-", "<NUM_LIT>", ")", ")", ";", "unsigned", "NegSizeReg1", "=", "NegSizeReg", ";", "NegSizeReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "G8RC", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "NegSizeReg", ")", ".", "addReg", "(", "UnalNegSizeReg", ",", "getKillRegState", "(", "KillNegSizeReg", ")", ")", ".", "addReg", "(", "NegSizeReg1", ",", "RegState", "::", "Kill", ")", ";", "KillNegSizeReg", "=", "true", ";", "}", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "NegSizeReg", ",", "getKillRegState", "(", "KillNegSizeReg", ")", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "maxCallFrameSize", ")", ";", "}", "else", "{", "if", "(", "MaxAlign", ">", "TargetAlign", ")", "{", "unsigned", "UnalNegSizeReg", "=", "NegSizeReg", ";", "NegSizeReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "GPRC", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "NegSizeReg", ")", ".", "addImm", "(", "~", "(", "MaxAlign", "-", "<NUM_LIT>", ")", ")", ";", "unsigned", "NegSizeReg1", "=", "NegSizeReg", ";", "NegSizeReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "GPRC", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "NegSizeReg", ")", ".", "addReg", "(", "UnalNegSizeReg", ",", "getKillRegState", "(", "KillNegSizeReg", ")", ")", ".", "addReg", "(", "NegSizeReg1", ",", "RegState", "::", "Kill", ")", ";", "KillNegSizeReg", "=", "true", ";"], "ground_truth": ["}"], "File": "PPCRegisterInfo (2)1", "Func": "lowerDynamicAlloc", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1214, "Length": 327, "Cover_Rate": 0.42193548387096774, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isR3LiveIn", "(", ")", "const", "{", "return", "R3IsLiveIn", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo10", "Func": "isR3LiveIn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1215, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OptimizeSize", "=", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "Attribute", "::", "OptimizeForSize", ")", ";", "MinimizeSize", "=", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "Attribute", "::", "MinSize", ")", ";", "BlockInfo", ".", "clear", "(", ")", ";", "BlockInfo", ".", "resize", "(", "MF", ".", "getNumBlockIDs", "(", ")", ")", ";", "ReversePostOrderTraversal", "<", "MachineFunction", "*", ">", "RPOT", "(", "&", "MF", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "ReversePostOrderTraversal", "<", "MachineFunction", "*", ">", "::", "rpo_iterator", "I", "=", "RPOT", ".", "begin", "(", ")", ",", "E", "=", "RPOT", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Modified", "|=", "ReduceMBB", "(", "*", "*", "I", ")", ";"], "ground_truth": ["return", "Modified", ";"], "File": "Thumb2SizeReduction44", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1216, "Length": 107, "Cover_Rate": 0.6369047619047619, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "MinRegOccupancy", "=", "std", "::", "min", "(", "ST", ".", "getOccupancyWithNumSGPRs", "(", "SGPRs", ")", ",", "ST", ".", "getOccupancyWithNumVGPRs", "(", "VGPRs", ")", ")", ";"], "ground_truth": ["return", "std", "::", "min", "(", "MinRegOccupancy", ",", "ST", ".", "getOccupancyWithLocalMemSize", "(", "MFI", "->", "getLDSSize", "(", ")", ")", ")", ";"], "File": "GCNSchedStrategy20", "Func": "getMaxWaves", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1217, "Length": 41, "Cover_Rate": 0.47674418604651164, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCInstLower", "::", "<ISA_LIT>MCInstLower", "(", "MCContext", "*", "C", ",", "AsmPrinter", "&", "AsmPrinter", ")", ":", "Ctx", "(", "C", ")", ",", "Printer", "(", "AsmPrinter", ")", "{"], "ground_truth": ["}"], "File": "ARCMCInstLower", "Func": "ARCMCInstLower", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1218, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>CtorDtorLowering", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCtorDtorLowering", "Func": "createAMDGPUCtorDtorLoweringPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1219, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opcode", "=", "I", ".", "getOpcode", "(", ")", ";", "if", "(", "!", "isPreISelGenericOpcode", "(", "Opcode", ")", ")", "{", "if", "(", "I", ".", "isCopy", "(", ")", ")", "return", "selectCopy", "(", "I", ",", "TII", ",", "MRI", ",", "TRI", ",", "RBI", ")", ";", "return", "true", ";", "}"], "ground_truth": ["assert", "(", "I", ".", "getNumOperands", "(", ")", "==", "I", ".", "getNumExplicitOperands", "(", ")", "&&", "<STR_LIT>", ")", ";"], "File": "X86InstructionSelector21", "Func": "select", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1220, "Length": 61, "Cover_Rate": 0.44525547445255476, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "!", "Is64Bit", ")", ";", "MCInst", "ADDInst", ";", "unsigned", "ADDReg", "=", "<STR_LIT>", ";", "ADDInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "ADDInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "ADDReg", ")", ")", ";", "ADDInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "ADDReg", ")", ")", ";", "ADDInst", ".", "addOperand", "(", "*", "AmtOp", ")", ";", "Out", ".", "EmitInstruction", "(", "ADDInst", ",", "STI", ")", ";", "}"], "ground_truth": ["EmitIndirectBranch", "(", "STI", ",", "MCOperand", "::", "CreateReg", "(", "RegTarget", ")", ",", "Is64Bit", ",", "false", ",", "Out", ")", ";"], "File": "X86MCNaCl2", "Func": "EmitRet", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1221, "Length": 81, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "StackFixup", "::", "removeNElem", "(", "Stack", "&", "stack", ",", "const", "StackVreg", "&", "vreg", ",", "size_t", "N", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "N", ";", "++", "i", ")", "removeElem", "(", "stack", ",", "vreg", ")", ";"], "ground_truth": ["}"], "File": "TVMStackFixup", "Func": "removeNElem", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1222, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "CustomExpandInst", "(", "const", "MCInst", "&", "Inst", ",", "MCStreamer", "&", "Out", ")", "{"], "ground_truth": ["return", "CustomExpandInstNaCl<ISA_LIT>", "(", "Inst", ",", "Out", ",", "State", ")", ";"], "File": "MipsAsmBackend59", "Func": "CustomExpandInst", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1223, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "GET_CODE", "(", "op", ")", "==", "ASHIFT", "||", "GET_CODE", "(", "op", ")", "==", "ASHIFTRT", "||", "GET_CODE", "(", "op", ")", "==", "LSHIFTRT", "||", "GET_CODE", "(", "op", ")", "==", "ROTATERT", "||", "GET_CODE", "(", "op", ")", "==", "ROTATE", ")", "&&", "CONST_INT_P", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ")", "return", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "MULT", "&&", "CONST_INT_P", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "&&", "(", "(", "unsigned", ")", "exact_log2", "(", "INTVAL", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ")", ")", "<", "<NUM_LIT>", ")", "return", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "x", ";"], "File": "aarch64", "Func": "aarch64_strip_shift", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1224, "Length": 107, "Cover_Rate": 0.8842975206611571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "LdStMultipleTiming", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "getLdStMultipleTiming", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1225, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Entry", ".", "Node", "=", "Dst", ";", "Entry", ".", "Ty", "=", "IntPtrTy", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "Chain", ")", ".", "setLibCallee", "(", "CallingConv", "::", "C", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "DAG", ".", "getExternalSymbol", "(", "bzeroName", ",", "IntPtr", ")", ",", "std", "::", "move", "(", "Args", ")", ")", ".", "setDiscardResult", "(", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "TLI", ".", "LowerCallTo", "(", "CLI", ")", ";"], "ground_truth": ["return", "CallResult", ".", "second", ";"], "File": "AArch64SelectionDAGInfo", "Func": "EmitTargetCodeForMemset", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1226, "Length": 113, "Cover_Rate": 0.37293729372937295, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "x", "==", "CONST0_RTX", "(", "mode", ")", ";"], "ground_truth": ["}"], "File": "aarch642", "Func": "aarch64_simd_imm_zero_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1227, "Length": 9, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "AMDGPUInstrInfo", "::", "hasStoreFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "const", "MachineMemOperand", "*", "&", "MMO", ",", "int", "&", "FrameIndex", ")", "const", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUInstrInfo10", "Func": "hasStoreFromStackSlot", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1228, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>MCExpr", "::", "EvaluateAsRelocatableImpl", "(", "MCValue", "&", "Res", ",", "const", "MCAsmLayout", "*", "Layout", ")", "const", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMMCExpr", "Func": "EvaluateAsRelocatableImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1229, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "LoVT", ".", "getVectorNumElements", "(", ")", "+", "(", "HiVT", ".", "isVector", "(", ")", "?", "HiVT", ".", "getVectorNumElements", "(", ")", ":", "<NUM_LIT>", ")", "<=", "N", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "LoVT", ",", "N", ",", "DAG", ".", "getVectorIdxConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";"], "ground_truth": ["SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "HiVT", ".", "isVector", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DL", ",", "HiVT", ",", "N", ",", "DAG", ".", "getVectorIdxConstant", "(", "LoVT", ".", "getVectorNumElements", "(", ")", ",", "DL", ")", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "splitVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1230, "Length": 99, "Cover_Rate": 0.6428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["Reserved", ".", "set", "(", "<STR_LIT>", ")", ";"], "File": "CJGRegisterInfo", "Func": "getReservedRegs", "Target": "CJG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1231, "Length": 22, "Cover_Rate": 0.43137254901960786, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "SignExtSrcVT", "!=", "GLD1SrcMemVT", ")", "||", "!", "Src", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "DstVT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "DstVT", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Src", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Src", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Src", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Src", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Src", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";"], "ground_truth": ["SDValue", "ExtLoad", "=", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "N", ")", ",", "VTs", ",", "Ops", ")", ";"], "File": "AArch64ISelLowering (2)3", "Func": "performSignExtendInRegCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1232, "Length": 103, "Cover_Rate": 0.3020527859237537, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegVT", "==", "<STR_LIT>", ")", "RC", "=", "Subtarget", "->", "in<ISA_LIT>16Mode", "(", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "else", "if", "(", "RegVT", "==", "<STR_LIT>", ")", "RC", "=", "&", "<STR_LIT>", ";", "else", "if", "(", "RegVT", "==", "<STR_LIT>", ")", "RC", "=", "&", "<STR_LIT>", ";", "else", "if", "(", "RegVT", "==", "<STR_LIT>", ")", "RC", "=", "Has<ISA_LIT>64", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "unsigned", "Reg", "=", "AddLiveIn", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "ArgReg", ",", "RC", ")", ";", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg", ",", "RegVT", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "{", "unsigned", "Opcode", "=", "<NUM_LIT>", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExt", ")", "Opcode", "=", "<STR_LIT>", ";", "if", "(", "Opcode", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "Opcode", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "ValVT", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ValVT", ",", "ArgValue", ")", ";", "}", "if", "(", "(", "RegVT", "==", "<STR_LIT>", "&&", "ValVT", "==", "<STR_LIT>", ")", "||", "(", "RegVT", "==", "<STR_LIT>", "&&", "ValVT", "==", "<STR_LIT>", ")", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ValVT", ",", "ArgValue", ")", ";", "else", "if", "(", "IsO32", "&&", "RegVT", "==", "<STR_LIT>", "&&", "ValVT", "==", "<STR_LIT>", ")", "{", "unsigned", "Reg2", "=", "AddLiveIn", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "getNextIntArgReg", "(", "ArgReg", ")", ",", "RC", ")", ";", "SDValue", "ArgValue2", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg2", ",", "RegVT", ")", ";", "if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "ArgValue", ",", "ArgValue2", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ArgValue", ",", "ArgValue2", ")", ";", "}", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "ValVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";", "InVals", ".", "push_back", "(", "DAG", ".", "getLoad", "(", "ValVT", ",", "dl", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";", "}", "}", "if", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", "->", "hasStructRetAttr", "(", ")", ")", "{", "unsigned", "Reg", "=", "<ISA_LIT>FI", "->", "getSRetReturnReg", "(", ")", ";"], "ground_truth": ["if", "(", "!", "Reg", ")", "{"], "File": "MipsISelLowering24", "Func": "LowerFormalArguments", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1233, "Length": 438, "Cover_Rate": 0.43931795386158473, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "vdupq_n_s32", "(", "*", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vld1q_dup_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1234, "Length": 8, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";"], "ground_truth": ["}"], "File": "WebAssemblyInstrInfo (2)", "Func": "getRegisterInfo", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1235, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "c6x_long_call_p", "(", "rtx", "op", ")", "{", "tree", "decl", ";", "if", "(", "!", "TARGET_LONG_CALLS", ")", "return", "false", ";", "decl", "=", "SYMBOL_REF_DECL", "(", "op", ")", ";", "if", "(", "decl", "!=", "NULL_TREE", "&&", "!", "flag_reorder_blocks_and_partition", "&&", "TREE_CODE", "(", "decl", ")", "==", "FUNCTION_DECL", "&&", "c6x_function_in_section_p", "(", "decl", ",", "current_function_section", "(", ")", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "c6x", "Func": "c6x_long_call_p", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 1236, "Length": 57, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "assert", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", "&&", "<STR_LIT>", ")", ";", "int", "RegNum", ";", "RegNum", "=", "MatchRegisterName", "(", "Tok", ".", "getString", "(", ")", ")", ";", "if", "(", "RegNum", "==", "-", "<NUM_LIT>", ")", "return", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "bool", "Writeback", "=", "false", ";", "if", "(", "ParseWriteBack", ")", "{", "const", "AsmToken", "&", "ExclaimTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "ExclaimTok", ".", "is", "(", "AsmToken", "::", "Exclaim", ")", ")", "{", "Writeback", "=", "true", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser79", "Func": "MaybeParseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1237, "Length": 99, "Cover_Rate": 0.7734375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IntelExprState", "CurrState", "=", "State", ";", "switch", "(", "State", ")", "{", "default", ":", "State", "=", "IES_ERROR", ";", "break", ";", "case", "IES_INTEGER", ":", "case", "IES_RPAREN", ":"], "ground_truth": ["case", "IES_REGISTER", ":"], "File": "X86AsmParser (2)", "Func": "onAnd", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1238, "Length": 27, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "LowerAndToBTST", "(", "SDValue", "And", ",", "<STR_LIT>", "CC", ",", "const", "SDLoc", "&", "DL", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDValue", "Op0", "=", "And", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "And", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Op0", "=", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Op1", "=", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "LHS", ",", "RHS", ";", "if", "(", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "isOneConstant", "(", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "unsigned", "BitWidth", "=", "Op0", ".", "getValueSizeInBits", "(", ")", ";", "unsigned", "AndBitWidth", "=", "And", ".", "getValueSizeInBits", "(", ")", ";", "if", "(", "BitWidth", ">", "AndBitWidth", ")", "{"], "ground_truth": ["auto", "Known", "=", "DAG", ".", "computeKnownBits", "(", "Op0", ")", ";"], "File": "M68kISelLowering", "Func": "LowerAndToBTST", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1239, "Length": 161, "Cover_Rate": 0.47214076246334313, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "<ISA_LIT>InstructionSelector", "::", "widenGPRBankRegIfNeeded", "(", "Register", "Reg", ",", "unsigned", "WideSize", ",", "MachineIRBuilder", "&", "MIB", ")", "const", "{", "assert", "(", "WideSize", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "*", "MIB", ".", "getMRI", "(", ")", ";", "unsigned", "NarrowSize", "=", "MRI", ".", "getType", "(", "Reg", ")", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "WideSize", ">=", "NarrowSize", "&&", "<STR_LIT>", ")", ";", "if", "(", "NarrowSize", "==", "WideSize", "||", "NarrowSize", "==", "<NUM_LIT>", ")", "return", "Reg", ";", "const", "RegisterBank", "*", "RB", "=", "RBI", ".", "getRegBank", "(", "Reg", ",", "MRI", ",", "TRI", ")", ";", "const", "TargetRegisterClass", "*", "OrigRC", "=", "getMinClassForRegBank", "(", "*", "RB", ",", "NarrowSize", ")", ";", "const", "TargetRegisterClass", "*", "WideRC", "=", "getMinClassForRegBank", "(", "*", "RB", ",", "WideSize", ")", ";", "assert", "(", "OrigRC", "&&", "<STR_LIT>", ")", ";", "assert", "(", "WideRC", "&&", "<STR_LIT>", ")", ";", "if", "(", "OrigRC", "==", "WideRC", ")", "return", "Reg", ";", "unsigned", "SubReg", "=", "<NUM_LIT>", ";"], "ground_truth": ["getSubRegForClass", "(", "OrigRC", ",", "TRI", ",", "SubReg", ")", ";"], "File": "AArch64InstructionSelector10", "Func": "widenGPRBankRegIfNeeded", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1240, "Length": 152, "Cover_Rate": 0.7102803738317757, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "CPU", ",", "FS", ")", ",", "FeatureDummy", "(", "false", ")", "{"], "ground_truth": ["ParseSubtargetFeatures", "(", "CPU", ",", "CPU", ",", "FS", ")", ";"], "File": "StackPU2Subtarget", "Func": "StackPU2Subtarget", "Target": "StackPU2", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1241, "Length": 54, "Cover_Rate": 0.9818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "DivScale0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "ScaleVT", ",", "Y", ",", "Y", ",", "X", ")", ";", "SDValue", "NegDivScale0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "DivScale0", ")", ";", "SDValue", "Rcp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "DivScale0", ")", ";", "SDValue", "Fma0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "NegDivScale0", ",", "Rcp", ",", "One", ")", ";", "SDValue", "Fma1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Rcp", ",", "Fma0", ",", "Rcp", ")", ";", "SDValue", "Fma2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "NegDivScale0", ",", "Fma1", ",", "One", ")", ";", "SDValue", "DivScale1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "ScaleVT", ",", "X", ",", "Y", ",", "X", ")", ";", "SDValue", "Fma3", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Fma1", ",", "Fma2", ",", "Fma1", ")", ";", "SDValue", "Mul", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "DivScale1", ",", "Fma3", ")", ";", "SDValue", "Fma4", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "NegDivScale0", ",", "Mul", ",", "DivScale1", ")", ";", "SDValue", "Scale", ";", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "==", "<ISA_LIT>Subtarget", "::", "SOUTHERN_ISLANDS", ")", "{", "const", "SDValue", "Hi", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "SL", ",", "<STR_LIT>", ")", ";", "SDValue", "NumBC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "X", ")", ";", "SDValue", "DenBC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Y", ")", ";", "SDValue", "Scale0BC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "DivScale0", ")", ";", "SDValue", "Scale1BC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "DivScale1", ")", ";", "SDValue", "NumHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "NumBC", ",", "Hi", ")", ";", "SDValue", "DenHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "DenBC", ",", "Hi", ")", ";", "SDValue", "Scale0Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Scale0BC", ",", "Hi", ")", ";", "SDValue", "Scale1Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Scale1BC", ",", "Hi", ")", ";"], "ground_truth": ["SDValue", "CmpDen", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "<STR_LIT>", ",", "DenHi", ",", "Scale0Hi", ",", "<STR_LIT>", ")", ";"], "File": "SIISelLowering (2)", "Func": "LowerFDIV64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1242, "Length": 375, "Cover_Rate": 0.5795981452859351, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "MCPhysReg", "XMMArgRegs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";"], "ground_truth": ["if", "(", "!", "Info", ".", "IsFixed", ")", "NumXMMRegs", "=", "State", ".", "getFirstUnallocated", "(", "XMMArgRegs", ")", ";"], "File": "X86CallLowering11", "Func": "assignArg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1243, "Length": 41, "Cover_Rate": 0.328, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "L", "=", "<NUM_LIT>", ";", "L", "<", "NUM_BANKS", ";", "++", "L", ")", "if", "(", "FreeBanks", "&", "(", "<NUM_LIT>", "<<", "L", ")", ")", "dbgs", "(", ")", "<<", "printBank", "(", "L", ")", "<<", "' '", ";"], "ground_truth": ["}"], "File": "GCNRegBankReassign", "Func": "dumpFreeBanks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1244, "Length": 36, "Cover_Rate": 0.8181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "op", ")", "==", "SYMBOL_REF", ")", "{", "tree", "decl", "=", "SYMBOL_REF_DECL", "(", "op", ")", ";", "return", "!", "skip_local", "||", "!", "decl", "||", "!", "default_binds_local_p", "(", "decl", ")", ";", "}", "fmt", "=", "GET_RTX_FORMAT", "(", "GET_CODE", "(", "op", ")", ")", ";", "for", "(", "i", "=", "GET_RTX_LENGTH", "(", "GET_CODE", "(", "op", ")", ")", "-", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "i", "--", ")", "{", "if", "(", "fmt", "[", "i", "]", "==", "'E'", ")", "{", "register", "int", "j", ";", "for", "(", "j", "=", "XVECLEN", "(", "op", ",", "i", ")", "-", "<NUM_LIT>", ";", "j", ">=", "<NUM_LIT>", ";", "j", "--", ")", "if", "(", "arc_raw_symbolic_reference_mentioned_p", "(", "XVECEXP", "(", "op", ",", "i", ",", "j", ")", ",", "skip_local", ")", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "arc4", "Func": "arc_raw_symbolic_reference_mentioned_p", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1245, "Length": 118, "Cover_Rate": 0.6555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "SDValue", "Result", "=", "PerformSHLSimplify", "(", "N", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Result", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformADDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1246, "Length": 37, "Cover_Rate": 0.33035714285714285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "emitSPUpdate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "const", "TargetInstrInfo", "&", "TII", ",", "DebugLoc", "dl", ",", "const", "Thumb1RegisterInfo", "&", "MRI", ",", "int", "NumBytes", ")", "{", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "NumBytes", ",", "TII", ",", "MRI", ")", ";"], "ground_truth": ["}"], "File": "Thumb1RegisterInfo15", "Func": "emitSPUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1247, "Length": 51, "Cover_Rate": 0.9272727272727272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", "false", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", "&&", "isFuncletReturnInstr", "(", "*", "MI", ")", "&&", "STI", ".", "isOSWindows", "(", ")", ")", "{", "if", "(", "STI", ".", "is32Bit", "(", ")", ")", "return", "true", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "const", "Function", "&", "F", "=", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", ";", "bool", "IsSEH", "=", "isAsynchronousEHPersonality", "(", "classifyEHPersonality", "(", "F", ".", "getPersonalityFn", "(", ")", ")", ")", ";", "if", "(", "IsSEH", ")", "return", "true", ";", "}", "}", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "File": "X86FrameLowering10", "Func": "restoreCalleeSavedRegisters", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1248, "Length": 128, "Cover_Rate": 0.34316353887399464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "int", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_rdseed32_step", "(", "unsigned", "int", "*", "__p", ")", "{", "return", "__builtin_ia32_rdseed_si_step", "(", "__p", ")", ";"], "ground_truth": ["}"], "File": "rdseedintrin", "Func": "_rdseed32_step", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1249, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "MLxExpansionPass11", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1250, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "switch", "(", "CC", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "CC", "=", "<STR_LIT>", ";", "RHS", "=", "DAG", ".", "getSelectCC", "(", "dl", ",", "LHS", ",", "LHS", ",", "RHS", ",", "LHS", ",", "CC", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "CC", "=", "<STR_LIT>", ";", "RHS", "=", "DAG", ".", "getSelectCC", "(", "dl", ",", "LHS", ",", "LHS", ",", "LHS", ",", "RHS", ",", "CC", ")", ";", "break", ";", "}", "if", "(", "NegateFCC", "(", "LHS", ",", "RHS", ",", "CC", ")", ")", "std", "::", "swap", "(", "TrueV", ",", "FalseV", ")", ";", "SDValue", "TargetCC", "=", "DAG", ".", "getConstant", "(", "CC", ",", "<STR_LIT>", ")", ";", "SDValue", "Flag", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ",", "RHS", ",", "TargetCC", ")", ";"], "ground_truth": ["SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "Op", ".", "getValueType", "(", ")", ",", "<STR_LIT>", ")", ";"], "File": "OR1KISelLowering", "Func": "LowerSELECT_CC", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1251, "Length": 163, "Cover_Rate": 0.5469798657718121, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "*", "F", "=", "BB", "->", "getParent", "(", ")", ";", "assert", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isGlobal", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "uint32_t", "*", "RegMask", "=", "getTargetMachine", "(", ")", ".", "getRegisterInfo", "(", ")", "->", "getCallPreservedMask", "(", "CallingConv", "::", "C", ")", ";", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addGlobalAddress", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getGlobal", "(", ")", ",", "<NUM_LIT>", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getTargetFlags", "(", ")", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "addDirectMem", "(", "MIB", ",", "<STR_LIT>", ")", ";", "MIB", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "ImplicitDefine", ")", ".", "addRegMask", "(", "RegMask", ")", ";", "}", "else", "if", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "PIC_", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addGlobalAddress", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getGlobal", "(", ")", ",", "<NUM_LIT>", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getTargetFlags", "(", ")", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["addDirectMem", "(", "MIB", ",", "<STR_LIT>", ")", ";"], "File": "X86ISelLowering (2)1", "Func": "EmitLoweredTLSCall", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1252, "Length": 289, "Cover_Rate": 0.5633528265107213, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "NoImplicitFloat", "&&", "Subtarget", "->", "getStackAlignment", "(", ")", ">=", "<NUM_LIT>", ")", "{", "if", "(", "(", "isSrcConst", "||", "isSrcStr", ")", "&&", "Subtarget", "->", "hasSSE2", "(", ")", "&&", "Size", ">=", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "if", "(", "(", "isSrcConst", "||", "isSrcStr", ")", "&&", "Subtarget", "->", "hasSSE1", "(", ")", "&&", "Size", ">=", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "}", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "Size", ">=", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "X86ISelLowering160", "Func": "getOptimalMemOpType", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1253, "Length": 75, "Cover_Rate": 0.7281553398058253, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isConstantImm", "(", ")", "&&", "isInt", "<", "Bits", ">", "(", "getConstantImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmParser30", "Func": "isConstantSImm", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1254, "Length": 16, "Cover_Rate": 0.7272727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Src", ")", "return", "false", ";", "if", "(", "const", "PointerType", "*", "PT", "=", "dyn_cast", "<", "PointerType", ">", "(", "Src", "->", "getType", "(", ")", ")", ")", "return", "(", "PT", "->", "getAddressSpace", "(", ")", "==", "spN", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "NVPTXISelDAGToDAG15", "Func": "ChkMemSDNodeAddressSpace", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1255, "Length": 41, "Cover_Rate": 0.36936936936936937, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MatImm", "=", "RImm", ";", "MaskEnd", "=", "<NUM_LIT>", ";", "}", "unsigned", "LS", "=", "findLastSet", "(", "RImm", ")", ";", "if", "(", "LS", "!=", "r", "-", "<NUM_LIT>", ")", "continue", ";", "uint64_t", "OnesMask", "=", "-", "(", "int64_t", ")", "(", "UINT64_C", "(", "<NUM_LIT>", ")", "<<", "(", "LS", "+", "<NUM_LIT>", ")", ")", ";", "uint64_t", "RImmWithOnes", "=", "RImm", "|", "OnesMask", ";", "RCount", "=", "getInt64CountDirect", "(", "RImmWithOnes", ")", "+", "<NUM_LIT>", ";", "if", "(", "RCount", "<", "Count", ")", "{", "Count", "=", "RCount", ";", "RMin", "=", "r", ";", "MatImm", "=", "RImmWithOnes", ";", "MaskEnd", "=", "LS", ";"], "ground_truth": ["}"], "File": "PPCISelDAGToDAG101", "Func": "getInt64", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1256, "Length": 87, "Cover_Rate": 0.30742049469964666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "while", "(", "args", ")", ";", "return", "true", ";", "}", "gcc_assert", "(", "TREE_CODE", "(", "args", ")", "==", "STRING_CST", ")", ";", "size_t", "len", "=", "strlen", "(", "TREE_STRING_POINTER", "(", "args", ")", ")", ";", "char", "*", "str_to_check", "=", "(", "char", "*", ")", "alloca", "(", "len", "+", "<NUM_LIT>", ")", ";", "strcpy", "(", "str_to_check", ",", "TREE_STRING_POINTER", "(", "args", ")", ")", ";", "if", "(", "len", "==", "<NUM_LIT>", ")", "{", "error", "(", "<STR_LIT>", ",", "pragma_or_attr", ")", ";", "return", "false", ";", "}", "unsigned", "int", "num_commas", "=", "num_occurences_in_str", "(", "','", ",", "str_to_check", ")", ";", "char", "*", "token", "=", "strtok", "(", "str_to_check", ",", "<STR_LIT>", ")", ";", "unsigned", "int", "num_attrs", "=", "<NUM_LIT>", ";", "while", "(", "token", ")", "{", "num_attrs", "++", ";", "if", "(", "!", "aarch64_process_one_target_attr", "(", "token", ",", "pragma_or_attr", ")", ")", "{", "error", "(", "<STR_LIT>", ",", "pragma_or_attr", ",", "token", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "aarch643", "Func": "aarch64_process_target_attr", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1257, "Length": 134, "Cover_Rate": 0.5800865800865801, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "unsigned", "Size", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", "->", "getSize", "(", ")", ";", "Result", ".", "Named", ".", "LGKM", "=", "Size", ">", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "}", "else", "{", "Result", ".", "Named", ".", "LGKM", "=", "<NUM_LIT>", ";", "}", "}", "else", "{", "Result", ".", "Named", ".", "LGKM", "=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "SIInsertWaits15", "Func": "getHwCounts", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1258, "Length": 61, "Cover_Rate": 0.3160621761658031, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RemoveUnneededFlows", "(", "Root", ")", ";", "FindLabeledLoops", "(", "Root", ")", ";"], "ground_truth": ["}"], "File": "Relooper3", "Func": "Process", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1259, "Length": 11, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "AllVisited", ".", "count", "(", "&", "I", ")", ")", "continue", ";", "if", "(", "isa", "<", "ICmpInst", ">", "(", "I", ")", ")", "{", "auto", "&", "CI", "=", "cast", "<", "ICmpInst", ">", "(", "I", ")", ";", "if", "(", "CI", ".", "isSigned", "(", ")", "||", "!", "isa", "<", "IntegerType", ">", "(", "CI", ".", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ")", "continue", ";", "for", "(", "auto", "&", "Op", ":", "CI", ".", "operands", "(", ")", ")", "{", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "Op", ")", ")", "MadeChange", "|=", "TryToPromote", "(", "I", ")", ";", "}", "}", "}", "Promoter", "->", "Cleanup", "(", ")", ";", "LLVM_DEBUG", "(", "if", "(", "verifyFunction", "(", "F", ",", "&", "dbgs", "(", ")", ")", ")", "{", "dbgs", "(", ")", ";"], "ground_truth": ["report_fatal_error", "(", "<STR_LIT>", ")", ";"], "File": "ARMCodeGenPrepare11", "Func": "runOnFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1260, "Length": 130, "Cover_Rate": 0.4744525547445255, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "Count", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "OS", ".", "write_zeros", "(", "Count", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "MCS51AsmBackend", "Func": "writeNopData", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1261, "Length": 24, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";"], "ground_truth": ["if", "(", "STI", ".", "isTargetDarwin", "(", ")", ")", "return", "true", ";"], "File": "ARMFrameInfo", "Func": "hasFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1262, "Length": 26, "Cover_Rate": 0.3058823529411765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "shmask", ".", "ll", "[", "(", "(", "si_to_uint", "(", "a", ")", "+", "(", "unsigned", "int", ")", "(", "imm", ")", ")", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "return", "(", "(", "qword", ")", "(", "shmask", ".", "v", ")", ")", ";"], "ground_truth": ["}"], "File": "si2vmx", "Func": "si_cdd", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1263, "Length": 41, "Cover_Rate": 0.4659090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "flags_valid", "=", "FLAGS_VALID_MOVE", ";", "flags_operand1", "=", "side_effects_p", "(", "operands", "[", "<NUM_LIT>", "]", ")", "?", "NULL_RTX", ":", "operands", "[", "<NUM_LIT>", "]", ";", "if", "(", "side_effects_p", "(", "operands", "[", "<NUM_LIT>", "]", ")", "||", "modified_in_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "current_output_insn", ")", ")", "flags_operand2", "=", "NULL_RTX", ";", "else", "flags_operand2", "=", "operands", "[", "<NUM_LIT>", "]", ";", "return", ";", "}", "if", "(", "flags_operand1", "!=", "NULL_RTX", "&&", "modified_in_p", "(", "flags_operand1", ",", "current_output_insn", ")", ")", "flags_operand1", "=", "NULL_RTX", ";"], "ground_truth": ["if", "(", "flags_operand2", "!=", "NULL_RTX", "&&", "modified_in_p", "(", "flags_operand2", ",", "current_output_insn", ")", ")", "flags_operand2", "=", "NULL_RTX", ";"], "File": "m68k", "Func": "handle_flags_for_move", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1264, "Length": 90, "Cover_Rate": 0.7627118644067796, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Value", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "O", "<<", "(", "unsigned", "int", ")", "Value", ";"], "ground_truth": ["}"], "File": "PPCInstPrinter18", "Func": "printU1ImmOperand", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1265, "Length": 18, "Cover_Rate": 0.32142857142857145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "unsigned", "NumVectorElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "RegClassID", ";", "switch", "(", "NumVectorElts", ")", "{", "case", "<NUM_LIT>", ":", "RegClassID", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "Opc", "==", "<STR_LIT>", ")", "RegClassID", "=", "<STR_LIT>", ";", "else", "RegClassID", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG108", "Func": "Select", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1266, "Length": 83, "Cover_Rate": 0.538961038961039, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "PhysicalRegisterInfo", "::", "isRegMaskId", "(", "RR", ".", "Reg", ")", ")", "return", "RR", ";", "const", "TargetRegisterClass", "*", "RC", "=", "RegInfos", "[", "RR", ".", "Reg", "]", ".", "RegClass", ";", "LaneBitmask", "RCMask", "=", "RC", "!=", "nullptr", "?", "RC", "->", "LaneMask", ":", "LaneBitmask", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["LaneBitmask", "Common", "=", "RR", ".", "Mask", "&", "RCMask", ";"], "File": "RDFRegisters12", "Func": "normalize", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1267, "Length": 53, "Cover_Rate": 0.4818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Kind", "=", "Fixup", ".", "getKind", "(", ")", ";", "int64_t", "SignedValue", "=", "static_cast", "<", "int64_t", ">", "(", "Value", ")", ";", "switch", "(", "Kind", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "if", "(", "SignedValue", ">", "<NUM_LIT>", "||", "SignedValue", "<", "-", "<NUM_LIT>", ")", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "AdrImmBits", "(", "Value", "&", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "assert", "(", "!", "IsResolved", ")", ";", "if", "(", "TheTriple", ".", "isOSBinFormatCOFF", "(", ")", ")", "return", "AdrImmBits", "(", "Value", "&", "<NUM_LIT>", ")", ";", "return", "AdrImmBits", "(", "(", "Value", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "SignedValue", ">", "<NUM_LIT>", "||", "SignedValue", "<", "-", "<NUM_LIT>", ")", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "if", "(", "Value", "&", "<NUM_LIT>", ")", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "TheTriple", ".", "isOSBinFormatCOFF", "(", ")", "&&", "!", "IsResolved", ")", "Value", "&=", "<NUM_LIT>", ";", "if", "(", "Value", ">=", "<NUM_LIT>", ")", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "Value", ";", "case", "<STR_LIT>", ":", "if", "(", "TheTriple", ".", "isOSBinFormatCOFF", "(", ")", "&&", "!", "IsResolved", ")", "Value", "&=", "<NUM_LIT>", ";", "if", "(", "Value", ">=", "<NUM_LIT>", ")", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "if", "(", "Value", "&", "<NUM_LIT>", ")", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "Value", ">>", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "if", "(", "TheTriple", ".", "isOSBinFormatCOFF", "(", ")", "&&", "!", "IsResolved", ")", "Value", "&=", "<NUM_LIT>", ";", "if", "(", "Value", ">=", "<NUM_LIT>", ")", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "if", "(", "Value", "&", "<NUM_LIT>", ")", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "Value", ">>", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "if", "(", "TheTriple", ".", "isOSBinFormatCOFF", "(", ")", "&&", "!", "IsResolved", ")", "Value", "&=", "<NUM_LIT>", ";", "if", "(", "Value", ">=", "<NUM_LIT>", ")", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "if", "(", "Value", "&", "<NUM_LIT>", ")", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "Value", ">>", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "if", "(", "TheTriple", ".", "isOSBinFormatCOFF", "(", ")", "&&", "!", "IsResolved", ")", "Value", "&=", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "Value", ">=", "<NUM_LIT>", ")", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";"], "File": "AArch64AsmBackend1", "Func": "adjustFixupValue", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1268, "Length": 425, "Cover_Rate": 0.4988262910798122, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineOperand", "&", "Op", "=", "DBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Op", ".", "ChangeToTargetIndex", "(", "llvm", "::", "<STR_LIT>", ",", "LocalId", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyDebugValueManager5", "Func": "replaceWithLocal", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1269, "Length": 23, "Cover_Rate": 0.5227272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "frame", ".", "to_allocate", ">", "<NUM_LIT>", ")", "gcc_assert", "(", "initial_offset", "!=", "<NUM_LIT>", ")", ";", "off", "=", "-", "initial_offset", "+", "<NUM_LIT>", "-", "frame", ".", "padding0", ";", "mem", "=", "gen_frame_mem", "(", "Pmode", ",", "stack_pointer_rtx", ")", ";", "added_already", "=", "<NUM_LIT>", ";", "if", "(", "frame_pointer_needed", ")", "{", "rtx", "fp_reg", "=", "gen_rtx_REG", "(", "SImode", ",", "REG_A15", ")", ";", "rtx", "addr", "=", "gen_rtx_POST_MODIFY", "(", "Pmode", ",", "stack_pointer_rtx", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ")", ")", ";", "insn", "=", "emit_move_insn", "(", "gen_frame_mem", "(", "Pmode", ",", "addr", ")", ",", "fp_reg", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "nsaved", "++", ";", "insn", "=", "emit_insn", "(", "gen_addsi3", "(", "hard_frame_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "off", "-=", "<NUM_LIT>", ";", "added_already", "=", "-", "<NUM_LIT>", ";", "}", "emit_add_sp_const", "(", "initial_offset", "-", "added_already", ",", "true", ")", ";", "if", "(", "nsaved", "<", "frame", ".", "nregs", ")", "{", "unsigned", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "N_SAVE_ORDER", ";", "i", "++", ")", "{", "int", "idx", "=", "N_SAVE_ORDER", "-", "i", "-", "<NUM_LIT>", ";", "unsigned", "regno", "=", "reg_save_order", "[", "idx", "]", ";", "rtx", "reg", ";", "machine_mode", "save_mode", "=", "SImode", ";", "if", "(", "regno", "==", "REG_A15", "&&", "frame_pointer_needed", ")", "continue", ";", "if", "(", "!", "c6x_save_reg", "(", "regno", ")", ")", "continue", ";", "if", "(", "TARGET_STDW", "&&", "(", "off", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "off", "<=", "<NUM_LIT>", "&&", "(", "regno", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "i", "+", "<NUM_LIT>", "<", "N_SAVE_ORDER", "&&", "reg_save_order", "[", "idx", "-", "<NUM_LIT>", "]", "==", "regno", "-", "<NUM_LIT>", "&&", "c6x_save_reg", "(", "regno", "-", "<NUM_LIT>", ")", ")", "{", "save_mode", "=", "DImode", ";", "regno", "--", ";", "i", "++", ";", "}", "reg", "=", "gen_rtx_REG", "(", "save_mode", ",", "regno", ")", ";", "off", "-=", "GET_MODE_SIZE", "(", "save_mode", ")", ";", "insn", "=", "emit_move_insn", "(", "adjust_address", "(", "mem", ",", "save_mode", ",", "off", ")", ",", "reg", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "nsaved", "+=", "hard_regno_nregs", "(", "regno", ",", "save_mode", ")", ";", "}", "}", "gcc_assert", "(", "nsaved", "==", "frame", ".", "nregs", ")", ";", "emit_add_sp_const", "(", "-", "frame", ".", "to_allocate", "-", "initial_offset", ",", "true", ")", ";", "if", "(", "must_reload_pic_reg_p", "(", ")", ")", "{", "if", "(", "dsbt_decl", "==", "NULL", ")", "{", "tree", "t", ";", "t", "=", "build_index_type", "(", "integer_one_node", ")", ";", "t", "=", "build_array_type", "(", "integer_type_node", ",", "t", ")", ";", "t", "=", "build_decl", "(", "BUILTINS_LOCATION", ",", "VAR_DECL", ",", "get_identifier", "(", "<STR_LIT>", ")", ",", "t", ")", ";", "DECL_ARTIFICIAL", "(", "t", ")", "=", "<NUM_LIT>", ";", "DECL_IGNORED_P", "(", "t", ")", "=", "<NUM_LIT>", ";", "DECL_EXTERNAL", "(", "t", ")", "=", "<NUM_LIT>", ";", "TREE_STATIC", "(", "t", ")", "=", "<NUM_LIT>", ";", "TREE_PUBLIC", "(", "t", ")", "=", "<NUM_LIT>", ";", "TREE_USED", "(", "t", ")", "=", "<NUM_LIT>", ";", "dsbt_decl", "=", "t", ";", "}"], "ground_truth": ["emit_insn", "(", "gen_setup_dsbt", "(", "pic_offset_table_rtx", ",", "XEXP", "(", "DECL_RTL", "(", "dsbt_decl", ")", ",", "<NUM_LIT>", ")", ")", ")", ";"], "File": "c6x", "Func": "c6x_expand_prologue", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 1270, "Length": 460, "Cover_Rate": 0.8348457350272233, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_unpacklo_epi64", "(", "__m512i", "__A", ",", "__m512i", "__B", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_punpcklqdq512_mask", "(", "(", "__v8di", ")", "__A", ",", "(", "__v8di", ")", "__B", ",", "(", "__v8di", ")", "_mm512_undefined_si512", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin4", "Func": "_mm512_unpacklo_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1271, "Length": 53, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "ExtMI", "=", "MF", ".", "CreateMachineInstr", "(", "HII", "->", "get", "(", "<STR_LIT>", ")", ",", "DebugLoc", "(", ")", ")", ";", "bool", "Avail", "=", "ResourceTracker", "->", "canReserveResources", "(", "*", "ExtMI", ")", ";"], "ground_truth": ["if", "(", "Reserve", "&&", "Avail", ")", "ResourceTracker", "->", "reserveResources", "(", "*", "ExtMI", ")", ";"], "File": "HexagonVLIWPacketizer (2)1", "Func": "tryAllocateResourcesForConstExt", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1272, "Length": 45, "Cover_Rate": 0.6716417910447762, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "dl", "=", "Lower", ".", "getDebugLoc", "(", ")", ";", "assert", "(", "Lower", ".", "getValueType", "(", ")", "==", "Upper", ".", "getValueType", "(", ")", "&&", "<STR_LIT>", ")", ";", "EVT", "VT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "Lower", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", ",", "Lower", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", "*", "<NUM_LIT>", ")", ";", "assert", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "SDValue", "Vec", "=", "Insert128BitVector", "(", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ")", ",", "Upper", ",", "DAG", ".", "getConstant", "(", "Lower", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ",", "<STR_LIT>", ")", ",", "DAG", ",", "dl", ")", ";", "Vec", "=", "Insert128BitVector", "(", "Vec", ",", "Lower", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ",", "dl", ")", ";"], "ground_truth": ["return", "Vec", ";"], "File": "X86ISelLowering170", "Func": "ConcatVectors", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1273, "Length": 141, "Cover_Rate": 0.8650306748466258, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "in<ISA_LIT>16Mode", "(", ")", ")", "{", "reportParseError", "(", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "SmallVector", "<", "std", "::", "unique_ptr", "<", "MCParsedAsmOperand", ">", ",", "<NUM_LIT>", ">", "Reg", ";", "OperandMatchResultTy", "ResTy", "=", "parseAnyRegister", "(", "Reg", ")", ";", "if", "(", "ResTy", "==", "MatchOperand_NoMatch", "||", "ResTy", "==", "MatchOperand_ParseFail", ")", "{", "reportParseError", "(", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "<ISA_LIT>Operand", "&", "RegOpnd", "=", "static_cast", "<", "<ISA_LIT>Operand", "&", ">", "(", "*", "Reg", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "!", "RegOpnd", ".", "isGPRAsmReg", "(", ")", ")", "{", "reportParseError", "(", "RegOpnd", ".", "getStartLoc", "(", ")", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "MipsAsmParser (2)4", "Func": "parseDirectiveCpLoad", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1274, "Length": 98, "Cover_Rate": 0.5868263473053892, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_popcnt_epi16", "(", "__mmask8", "__U", ",", "__m128i", "__A", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_vpopcountw_v8hi_mask", "(", "(", "__v8hi", ")", "__A", ",", "(", "__v8hi", ")", "_mm_setzero_si128", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512bitalgintrin", "Func": "_mm_maskz_popcnt_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1275, "Length": 47, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "FenceArg", "&", "<STR_LIT>", ")", "!=", "<NUM_LIT>", ")", "O", "<<", "'o'", ";", "if", "(", "(", "FenceArg", "&", "<STR_LIT>", ")", "!=", "<NUM_LIT>", ")", "O", "<<", "'r'", ";"], "ground_truth": ["if", "(", "(", "FenceArg", "&", "<STR_LIT>", ")", "!=", "<NUM_LIT>", ")", "O", "<<", "'w'", ";"], "File": "RISCVInstPrinter2", "Func": "printFenceArg", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1276, "Length": 42, "Cover_Rate": 0.4117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "setPreservesAll", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";"], "ground_truth": ["MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "File": "X86PreTileConfig1", "Func": "getAnalysisUsage", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1277, "Length": 22, "Cover_Rate": 0.6470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "GPU", ",", "FS", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Gen", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", "?", "SOUTHERN_ISLANDS", ":", "<ISA_LIT>", ")", ",", "IsaVersion", "(", "ISAVersion0_0_0", ")", ",", "WavefrontSize", "(", "<NUM_LIT>", ")", ",", "LocalMemorySize", "(", "<NUM_LIT>", ")", ",", "LDSBankCount", "(", "<NUM_LIT>", ")", ",", "MaxPrivateElementSize", "(", "<NUM_LIT>", ")", ",", "FastFMAF32", "(", "false", ")", ",", "HalfRate64Ops", "(", "false", ")", ",", "FP32Denormals", "(", "false", ")", ",", "FP64FP16Denormals", "(", "false", ")", ",", "FPExceptions", "(", "false", ")", ",", "DX10Clamp", "(", "false", ")", ",", "FlatForGlobal", "(", "false", ")", ",", "AutoWaitcntBeforeBarrier", "(", "false", ")", ",", "UnalignedScratchAccess", "(", "false", ")", ",", "UnalignedBufferAccess", "(", "false", ")", ",", "HasApertureRegs", "(", "false", ")", ",", "EnableXNACK", "(", "false", ")", ",", "TrapHandler", "(", "false", ")", ",", "DebuggerInsertNops", "(", "false", ")", ",", "DebuggerReserveRegs", "(", "false", ")", ",", "DebuggerEmitPrologue", "(", "false", ")", ",", "EnableVGPRSpilling", "(", "false", ")", ",", "EnablePromoteAlloca", "(", "false", ")", ",", "EnableLoadStoreOpt", "(", "false", ")", ",", "EnableUnsafeDSOffsetFolding", "(", "false", ")", ",", "Enable<ISA_LIT>Scheduler", "(", "false", ")", ",", "DumpCode", "(", "false", ")", ",", "FP64", "(", "false", ")", ",", "IsGCN", "(", "false", ")", ",", "GCN1Encoding", "(", "false", ")", ",", "GCN3Encoding", "(", "false", ")", ",", "CIInsts", "(", "false", ")", ",", "GFX9Insts", "(", "false", ")", ",", "SGPRInitBug", "(", "false", ")", ",", "HasSMemRealTime", "(", "false", ")", ",", "Has16BitInsts", "(", "false", ")", ",", "HasVOP3PInsts", "(", "false", ")", ",", "HasMovrel", "(", "false", ")", ",", "HasVGPRIndexMode", "(", "false", ")", ",", "HasScalarStores", "(", "false", ")", ",", "HasInv2PiInlineImm", "(", "false", ")", ",", "HasSDWA", "(", "false", ")", ",", "HasSDWAOmod", "(", "false", ")", ",", "HasSDWAScalar", "(", "false", ")", ",", "HasSDWASdst", "(", "false", ")", ",", "HasSDWAMac", "(", "false", ")", ",", "HasSDWAOutModsVOPC", "(", "false", ")", ",", "HasDPP", "(", "false", ")", ",", "FlatAddressSpace", "(", "false", ")", ",", "FlatInstOffsets", "(", "false", ")", ",", "FlatGlobalInsts", "(", "false", ")", ",", "FlatScratchInsts", "(", "false", ")", ",", "AddNoCarryInsts", "(", "false", ")", ",", "<ISA_LIT>ALUInst", "(", "false", ")", ",", "CaymanISA", "(", "false", ")", ",", "CFALUBug", "(", "false", ")", ",", "HasVertexCache", "(", "false", ")", ",", "TexVTXClauseSize", "(", "<NUM_LIT>", ")", ",", "ScalarizeGlobal", "(", "false", ")", ",", "FeatureDisable", "(", "false", ")", ",", "InstrItins", "(", "getInstrItineraryForCPU", "(", "GPU", ")", ")", "{"], "ground_truth": ["AS", "=", "<STR_LIT>", "(", "TT", ")", ";"], "File": "AMDGPUSubtarget93", "Func": "AMDGPUSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1278, "Length": 367, "Cover_Rate": 0.9683377308707124, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__o", "=", "__builtin_aarch64_set_qregxiv8hi", "(", "__o", ",", "(", "int16x8_t", ")", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "__o", "=", "__builtin_aarch64_set_qregxiv8hi", "(", "__o", ",", "(", "int16x8_t", ")", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["__o", "=", "__builtin_aarch64_set_qregxiv8hi", "(", "__o", ",", "(", "int16x8_t", ")", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";"], "File": "arm", "Func": "neon2_vst4q_p16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1279, "Length": 57, "Cover_Rate": 0.5643564356435643, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "insn_type", "=", "get_attr_type", "(", "insn", ")", ";", "if", "(", "REG_NOTE_KIND", "(", "link", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "insn_type", "==", "TYPE_LOAD", "||", "insn_type", "==", "TYPE_FPLOAD", ")", "return", "cost", "+", "<NUM_LIT>", ";", "if", "(", "insn_type", "==", "TYPE_STORE", "||", "insn_type", "==", "TYPE_FPSTORE", ")", "{", "rtx", "pat", "=", "PATTERN", "(", "insn", ")", ";"], "ground_truth": ["rtx", "dep_pat", "=", "PATTERN", "(", "dep_insn", ")", ";"], "File": "sparc5", "Func": "supersparc_adjust_cost", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1280, "Length": 59, "Cover_Rate": 0.34911242603550297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "uint16_t", "getParityBitForEncoding", "(", "uint16_t", "Enc", ")", "{"], "ground_truth": ["uint16_t", "ParityBit", "=", "<NUM_LIT>", ";"], "File": "AGCMCCodeEmitter", "Func": "getParityBitForEncoding", "Target": "AGC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1281, "Length": 13, "Cover_Rate": 0.3023255813953488, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "gen_got_load_tls_ie", "(", "Pmode", ",", "dest", ",", "sym", ")", ";"], "ground_truth": ["}"], "File": "loongarch", "Func": "loongarch_got_load_tls_ie", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1282, "Length": 11, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "!", "Subtarget", ".", "hasSSE2", "(", ")", "||", "VT", "==", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "X86ISelLowering100", "Func": "ShouldShrinkFPConstant", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1283, "Length": 13, "Cover_Rate": 0.52, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "void", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_storeu_pd", "(", "double", "*", "__P", ",", "__m128d", "__A", ")", "{"], "ground_truth": ["__builtin_ia32_storeupd", "(", "__P", ",", "__A", ")", ";"], "File": "emmintrin4", "Func": "_mm_storeu_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1284, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "s390_get_thread_pointer", "(", "void", ")", "{", "rtx", "tp", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "emit_move_insn", "(", "tp", ",", "gen_rtx_REG", "(", "Pmode", ",", "TP_REGNUM", ")", ")", ";", "mark_reg_pointer", "(", "tp", ",", "BITS_PER_WORD", ")", ";", "return", "tp", ";"], "ground_truth": ["}"], "File": "s3903", "Func": "s390_get_thread_pointer", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1285, "Length": 37, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TARGET_BOOLEANS", "&&", "TARGET_HARD_FLOAT", ")", "error", "(", "<STR_LIT>", ")", ";", "for", "(", "mode", "=", "VOIDmode", ";", "mode", "!=", "MAX_MACHINE_MODE", ";", "mode", "=", "(", "machine_mode", ")", "(", "(", "int", ")", "mode", "+", "<NUM_LIT>", ")", ")", "{", "int", "size", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "enum", "mode_class", "mclass", "=", "GET_MODE_CLASS", "(", "mode", ")", ";", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "{", "int", "temp", ";", "if", "(", "ACC_REG_P", "(", "regno", ")", ")", "temp", "=", "(", "TARGET_MAC16", "&&", "(", "mclass", "==", "MODE_INT", ")", "&&", "(", "size", "<=", "UNITS_PER_WORD", ")", ")", ";", "else", "if", "(", "GP_REG_P", "(", "regno", ")", ")", "temp", "=", "(", "(", "regno", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "||", "(", "size", "<=", "UNITS_PER_WORD", ")", ")", ";", "else", "if", "(", "FP_REG_P", "(", "regno", ")", ")", "temp", "=", "(", "TARGET_HARD_FLOAT", "&&", "(", "mode", "==", "SFmode", ")", ")", ";", "else", "if", "(", "BR_REG_P", "(", "regno", ")", ")", "temp", "=", "(", "TARGET_BOOLEANS", "&&", "(", "mode", "==", "CCmode", ")", ")", ";", "else", "temp", "=", "FALSE", ";", "xtensa_hard_regno_mode_ok", "[", "(", "int", ")", "mode", "]", "[", "regno", "]", "=", "temp", ";", "}", "}", "init_machine_status", "=", "xtensa_init_machine_status", ";", "if", "(", "flag_pic", "&&", "TARGET_CONST16", ")", "error", "(", "<STR_LIT>", ",", "(", "flag_pic", ">", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";", "else", "if", "(", "TARGET_FORCE_NO_PIC", ")", "flag_pic", "=", "<NUM_LIT>", ";", "else", "if", "(", "XTENSA_ALWAYS_PIC", ")", "{", "if", "(", "TARGET_CONST16", ")", "error", "(", "<STR_LIT>", ")", ";", "flag_pic", "=", "<NUM_LIT>", ";", "}", "if", "(", "flag_pic", ">", "<NUM_LIT>", ")", "flag_pic", "=", "<NUM_LIT>", ";", "if", "(", "flag_pic", "&&", "!", "flag_pie", ")", "flag_shlib", "=", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "flag_reorder_blocks_and_partition", ")", "{"], "File": "xtensa4", "Func": "xtensa_option_override", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1286, "Length": 262, "Cover_Rate": 0.9192982456140351, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "AMDGPUPeepholeOpt", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDILPeepholeOptimizer", "Func": "doFinalization", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1287, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_64BIT", ")", "aputs", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["else", "if", "(", "TARGET_PA_20", ")", "aputs", "(", "<STR_LIT>", ")", ";"], "File": "pa", "Func": "pa_file_start_level", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1288, "Length": 19, "Cover_Rate": 0.4318181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "M68kAsmBackend", "Func": "getRelaxedOpcodeBranch", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1289, "Length": 60, "Cover_Rate": 0.3314917127071823, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCObjectFileInfo", "::", "Environment", "Format", "=", "getContext", "(", ")", ".", "getObjectFileInfo", "(", ")", "->", "getObjectFileType", "(", ")", ";", "bool", "IsMachO", "=", "Format", "==", "MCObjectFileInfo", "::", "IsMachO", ";", "StringRef", "IDVal", "=", "DirectiveID", ".", "getIdentifier", "(", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "parseLiteralValues", "(", "<NUM_LIT>", ",", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", "||", "IDVal", "==", "<STR_LIT>", ")", "return", "parseLiteralValues", "(", "<NUM_LIT>", ",", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "parseDirectiveThumb", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "parseDirective<ISA_LIT>", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "parseDirectiveThumbFunc", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "parseDirectiveCode", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "parseDirectiveSyntax", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "parseDirectiveUnreq", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "parseDirectiveFnEnd", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";"], "ground_truth": ["else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "parseDirectiveCantUnwind", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";"], "File": "ARMAsmParser122", "Func": "ParseDirective", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1290, "Length": 213, "Cover_Rate": 0.3266871165644172, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "Mask", ")", "Y", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "Mask", ")", "Y", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "Y", ".", "getNode", "(", ")", ")", "return", "SDValue", "(", ")", ";", "Mask", "=", "peekThroughBitcasts", "(", "Mask", ")", ";", "X", "=", "peekThroughBitcasts", "(", "X", ")", ";", "Y", "=", "peekThroughBitcasts", "(", "Y", ")", ";", "EVT", "MaskVT", "=", "Mask", ".", "getValueType", "(", ")", ";", "unsigned", "EltBits", "=", "MaskVT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "unsigned", "SraAmt", "=", "~", "<NUM_LIT>", ";", "if", "(", "Mask", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "auto", "*", "AmtBV", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "Mask", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "if", "(", "auto", "*", "AmtConst", "=", "AmtBV", "->", "getConstantSplatNode", "(", ")", ")", "SraAmt", "=", "AmtConst", "->", "getZExtValue", "(", ")", ";", "}", "else", "if", "(", "Mask", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "SraC", "=", "Mask", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SraAmt", "=", "cast", "<", "ConstantSDNode", ">", "(", "SraC", ")", "->", "getZExtValue", "(", ")", ";", "}", "if", "(", "(", "SraAmt", "+", "<NUM_LIT>", ")", "!=", "EltBits", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "if", "(", "X", ".", "getValueType", "(", ")", "==", "MaskVT", "&&", "Y", ".", "getValueType", "(", ")", "==", "MaskVT", ")", "{", "auto", "IsNegV", "=", "[", "]", "(", "SDNode", "*", "N", ",", "SDValue", "V", ")", "{", "return", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "==", "V", "&&", "<STR_LIT>", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ";", "}", ";", "SDValue", "V", ";", "if", "(", "IsNegV", "(", "Y", ".", "getNode", "(", ")", ",", "X", ")", ")", "V", "=", "X", ";", "else", "if", "(", "IsNegV", "(", "X", ".", "getNode", "(", ")", ",", "Y", ")", ")", "V", "=", "Y", ";", "if", "(", "V", ")", "{", "assert", "(", "EltBits", "==", "<NUM_LIT>", "||", "EltBits", "==", "<NUM_LIT>", "||", "EltBits", "==", "<NUM_LIT>", ")", ";", "SDValue", "SubOp1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "MaskVT", ",", "V", ",", "Mask", ")", ";", "SDValue", "SubOp2", "=", "Mask", ";", "if", "(", "V", "==", "Y", ")", "std", "::", "swap", "(", "SubOp1", ",", "SubOp2", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "MaskVT", ",", "SubOp1", ",", "SubOp2", ")", ")", ";", "}", "}", "if", "(", "!", "Subtarget", ".", "hasSSE41", "(", ")", ")", "return", "SDValue", "(", ")", ";", "MVT", "BlendVT", "=", "(", "VT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "X", "=", "DAG", ".", "getBitcast", "(", "BlendVT", ",", "X", ")", ";"], "ground_truth": ["Y", "=", "DAG", ".", "getBitcast", "(", "BlendVT", ",", "Y", ")", ";"], "File": "X86ISelLowering (3)", "Func": "combineLogicBlendIntoPBLENDV", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1291, "Length": 449, "Cover_Rate": 0.6554744525547446, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "{", "ALIGN1", "=", "<NUM_LIT>", ",", "ALIGN4", ",", "ALIGN8", "}", "AlignVariant", ";", "if", "(", "(", "Align", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "AlignVariant", "=", "ALIGN8", ";", "else", "if", "(", "(", "Align", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "AlignVariant", "=", "ALIGN4", ";", "else", "AlignVariant", "=", "ALIGN1", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Entry", ".", "Ty", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "getIntPtrType", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "Node", "=", "Dst", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "if", "(", "AEABILibcall", "==", "AEABI_MEMCLR", ")", "{", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "else", "if", "(", "AEABILibcall", "==", "AEABI_MEMSET", ")", "{", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "bitsGT", "(", "<STR_LIT>", ")", ")", "Src", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Src", ")", ";", "else", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "bitsLT", "(", "<STR_LIT>", ")", ")", "Src", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Src", ")", ";", "Entry", ".", "Node", "=", "Src", ";", "Entry", ".", "Ty", "=", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "isSExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "else", "{", "Entry", ".", "Node", "=", "Src", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "char", "const", "*", "FunctionNames", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{"], "ground_truth": ["<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>"], "File": "ARMSelectionDAGInfo33", "Func": "EmitSpecializedLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1292, "Length": 295, "Cover_Rate": 0.5017006802721088, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_cvtpd2ps256_mask", "(", "(", "__v4df", ")", "__A", ",", "(", "__v4sf", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_mask_cvtpd_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1293, "Length": 23, "Cover_Rate": 0.4791666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "UsedMask", "[", "]", "=", "{", "false", ",", "false", ",", "false", "}", ";", "Register", "SrcRegs", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "MI", ".", "getNumOperands", "(", ")", ";", "++", "I", ")", "if", "(", "auto", "Op", "=", "MCIL", ".", "LowerMachineOperand", "(", "&", "MI", ",", "MI", ".", "getOperand", "(", "I", ")", ")", ")", "{", "assert", "(", "Op", "->", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "SrcRegs", "[", "I", "]", "=", "get<ISA_LIT>SubSuperRegister", "(", "Op", "->", "getReg", "(", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "SrcRegs", "[", "I", "]", "!=", "DestRegs", "[", "I", "]", ")", "{", "UsedMask", "[", "I", "]", "=", "true", ";", "EmitAndCountInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "DestRegs", "[", "I", "]", ")", ")", ";", "}", "else", "{", "emit<ISA_LIT>Nops", "(", "*", "OutStreamer", ",", "<NUM_LIT>", ",", "Subtarget", ")", ";", "}", "}", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "MI", ".", "getNumOperands", "(", ")", ";", "++", "I", ")", "if", "(", "UsedMask", "[", "I", "]", ")", "EmitAndCountInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "DestRegs", "[", "I", "]", ")", ".", "addReg", "(", "SrcRegs", "[", "I", "]", ")", ")", ";", "auto", "TSym", "=", "OutContext", ".", "getOrCreateSymbol", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["MachineOperand", "TOp", "=", "MachineOperand", "::", "CreateMCSymbol", "(", "TSym", ")", ";"], "File": "X86MCInstLower10", "Func": "LowerPATCHABLE_TYPED_EVENT_CALL", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1294, "Length": 212, "Cover_Rate": 0.5083932853717026, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__v16qu", "__a", ",", "__b", ";", "__v16qu", "__vabsdiff", ";", "__v4si", "__vsum", ";", "const", "__v4su", "__zero", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "__v4si", "__result", ";", "__a", "=", "(", "__v16qu", ")", "__A", ";", "__b", "=", "(", "__v16qu", ")", "__B", ";", "__v16qu", "__vmin", "=", "vec_min", "(", "__a", ",", "__b", ")", ";", "__v16qu", "__vmax", "=", "vec_max", "(", "__a", ",", "__b", ")", ";", "__vabsdiff", "=", "vec_sub", "(", "__vmax", ",", "__vmin", ")", ";", "__vabsdiff", "=", "vec_absd", "(", "__a", ",", "__b", ")", ";", "__vsum", "=", "(", "__vector", "signed", "int", ")", "vec_sum4s", "(", "__vabsdiff", ",", "__zero", ")", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "__result", ")", ":", "<STR_LIT>", "(", "__vsum", ")", ",", "<STR_LIT>", "(", "__zero", ")", ")", ";", "__result", "=", "vec_sum2s", "(", "__vsum", ",", "(", "__vector", "signed", "int", ")", "__zero", ")", ";", "__result", "=", "vec_sld", "(", "__result", ",", "__result", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "(", "__m128i", ")", "__result", ";"], "File": "emmintrin2", "Func": "_mm_sad_epu8", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1295, "Length": 145, "Cover_Rate": 0.8630952380952381, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "machine_mode", "memory_vector_mode", "(", "const", "function_instance", "&", "fi", ")", "const", "override", "{"], "ground_truth": ["poly_uint64", "nunits", "=", "GET_MODE_NUNITS", "(", "fi", ".", "vector_mode", "(", "<NUM_LIT>", ")", ")", ";"], "File": "aarch64-sve-builtins-functions3", "Func": "memory_vector_mode", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1296, "Length": 24, "Cover_Rate": 0.6486486486486487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "~", "<ISA_LIT>RI5CYIR", "(", ")", "{", "if", "(", "dag", "!=", "NULL", ")", "{", "delete", "dag", ";"], "ground_truth": ["}"], "File": "RISCVRI5CYHelpers", "Func": "~RISCVRI5CYIR", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1297, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>TTIImpl", "(", "const", "<ISA_LIT>BaseTargetMachine", "*", "TM", ",", "const", "Function", "&", "F", ")", ":", "BaseT", "(", "TM", ",", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ")", ",", "ST", "(", "TM", "->", "getSubtargetImpl", "(", "F", ")", ")", ",", "TLI", "(", "ST", "->", "getTargetLowering", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo (2)1", "Func": "ARMTTIImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1298, "Length": 49, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "=", "adjustFixupValue", "(", "Fixup", ".", "getKind", "(", ")", ",", "Value", ")", ";", "if", "(", "!", "Value", ")", "return", ";", "MCFixupKindInfo", "Info", "=", "getFixupKindInfo", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "Value", "<<=", "Info", ".", "TargetOffset", ";", "unsigned", "NumBytes", "=", "getFixupKindNumBytes", "(", "Fixup", ".", "getKind", "(", ")", ")", ";"], "ground_truth": ["unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";"], "File": "VEAsmBackend", "Func": "applyFixup", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1299, "Length": 59, "Cover_Rate": 0.34104046242774566, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "<STR_LIT>", "&&", "Desc", ".", "OpInfo", "[", "I", "]", ".", "isOptionalDef", "(", ")", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMMCTargetDesc (2)1", "Func": "isCPSRDefined", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1300, "Length": 31, "Cover_Rate": 0.31, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "&", "ST", "=", "MF", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "unsigned", "WorkGroupSize", "=", "MFI", "->", "getMaxFlatWorkGroupSize", "(", ")", ";", "unsigned", "WavefrontSize", "=", "ST", ".", "getWavefrontSize", "(", ")", ";", "unsigned", "TIDReg", "=", "MFI", "->", "getTIDReg", "(", ")", ";", "if", "(", "!", "MFI", "->", "hasCalculatedTID", "(", ")", ")", "{", "MachineBasicBlock", "&", "Entry", "=", "MBB", ".", "getParent", "(", ")", "->", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "Insert", "=", "Entry", ".", "front", "(", ")", ";", "DebugLoc", "DL", "=", "Insert", "->", "getDebugLoc", "(", ")", ";", "TIDReg", "=", "RI", ".", "findUnusedRegister", "(", "MF", "->", "getRegInfo", "(", ")", ",", "&", "<STR_LIT>", ",", "*", "MF", ")", ";", "if", "(", "TIDReg", "==", "<STR_LIT>", ")", "return", "TIDReg", ";", "if", "(", "!", "<STR_LIT>", "(", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", "&&", "WorkGroupSize", ">", "WavefrontSize", ")", "{", "unsigned", "TIDIGXReg", "=", "MFI", "->", "getPreloadedReg", "(", "<STR_LIT>", ")", ";", "unsigned", "TIDIGYReg", "=", "MFI", "->", "getPreloadedReg", "(", "<STR_LIT>", ")", ";", "unsigned", "TIDIGZReg", "=", "MFI", "->", "getPreloadedReg", "(", "<STR_LIT>", ")", ";", "unsigned", "InputPtrReg", "=", "MFI", "->", "getPreloadedReg", "(", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "Reg", ":", "{", "TIDIGXReg", ",", "TIDIGYReg", ",", "TIDIGZReg", "}", ")", "{", "if", "(", "!", "Entry", ".", "isLiveIn", "(", "Reg", ")", ")", "Entry", ".", "addLiveIn", "(", "Reg", ")", ";", "}", "RS", "->", "enterBasicBlock", "(", "Entry", ")", ";", "unsigned", "STmp0", "=", "RS", "->", "scavengeRegister", "(", "&", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["unsigned", "STmp1", "=", "RS", "->", "scavengeRegister", "(", "&", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "SIInstrInfo (2)", "Func": "calculateLDSSpillAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1301, "Length": 249, "Cover_Rate": 0.3952380952380952, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "interruptFrameLayout", "(", "MachineFunction", "&", "MF", ")", "{", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "CallingConv", "::", "ID", "CallConv", "=", "F", "->", "getCallingConv", "(", ")", ";", "if", "(", "CallConv", "!=", "CallingConv", "::", "MBLAZE_INTR", "&&", "CallConv", "!=", "CallingConv", "::", "MBLAZE_SVOL", ")", "return", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "bool", "isIntr", "=", "CallConv", "==", "CallingConv", "::", "MBLAZE_INTR", ";", "MachineBasicBlock", "&", "MENT", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "&", "MEXT", "=", "MF", ".", "back", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MENTI", "=", "MENT", ".", "begin", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MEXTI", "=", "prior", "(", "MEXT", ".", "end", "(", ")", ")", ";", "DebugLoc", "ENTDL", "=", "MENTI", "!=", "MENT", ".", "end", "(", ")", "?", "MENTI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "DebugLoc", "EXTDL", "=", "MEXTI", "!=", "MEXT", ".", "end", "(", ")", "?", "MEXTI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "VFI", ";", "for", "(", "unsigned", "r", "=", "<STR_LIT>", ";", "r", "<=", "<STR_LIT>", ";", "++", "r", ")", "{", "if", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "r", ")", "&&", "!", "(", "isIntr", "&&", "r", "==", "<STR_LIT>", ")", ")", "continue", ";", "int", "FI", "=", "MFI", "->", "CreateStackObject", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "false", ",", "false", ")", ";", "VFI", ".", "push_back", "(", "FI", ")", ";", "BuildMI", "(", "MENT", ",", "MENTI", ",", "ENTDL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "r", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "int", "R17FI", "=", "MFI", "->", "CreateStackObject", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "false", ",", "false", ")", ";", "int", "R18FI", "=", "MFI", "->", "CreateStackObject", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "false", ",", "false", ")", ";", "BuildMI", "(", "MENT", ",", "MENTI", ",", "ENTDL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addFrameIndex", "(", "R17FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["BuildMI", "(", "MENT", ",", "MENTI", ",", "ENTDL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addFrameIndex", "(", "R18FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "File": "MBlazeFrameLowering", "Func": "interruptFrameLayout", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1302, "Length": 372, "Cover_Rate": 0.5543964232488823, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "UP", ".", "OptSizeThreshold", "=", "<NUM_LIT>", ";", "UP", ".", "PartialOptSizeThreshold", "=", "<NUM_LIT>", ";", "if", "(", "L", "->", "getHeader", "(", ")", "->", "getParent", "(", ")", "->", "hasOptSize", "(", ")", ")", "return", ";", "if", "(", "!", "ST", "->", "isThumb2", "(", ")", ")", "return", ";", "SmallVector", "<", "BasicBlock", "*", ",", "<NUM_LIT>", ">", "ExitingBlocks", ";", "L", "->", "getExitingBlocks", "(", "ExitingBlocks", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "L", "->", "getNumBlocks", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "ExitingBlocks", ".", "size", "(", ")", "<<", "<STR_LIT>", ")", ";", "if", "(", "ExitingBlocks", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "return", ";", "if", "(", "ST", "->", "hasBranchPredictor", "(", ")", "&&", "L", "->", "getNumBlocks", "(", ")", ">", "<NUM_LIT>", ")", "return", ";", "if", "(", "getBooleanLoopAttribute", "(", "L", ",", "<STR_LIT>", ")", ")", "return", ";", "unsigned", "Cost", "=", "<NUM_LIT>", ";", "for", "(", "auto", "*", "BB", ":", "L", "->", "getBlocks", "(", ")", ")", "{", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "I", ".", "getType", "(", ")", "->", "isVectorTy", "(", ")", ")", "return", ";", "if", "(", "isa", "<", "CallInst", ">", "(", "I", ")", "||", "isa", "<", "InvokeInst", ">", "(", "I", ")", ")", "{", "if", "(", "const", "Function", "*", "F", "=", "cast", "<", "CallBase", ">", "(", "I", ")", ".", "getCalledFunction", "(", ")", ")", "{", "if", "(", "!", "isLoweredToCall", "(", "F", ")", ")", "continue", ";", "}", "return", ";", "}", "SmallVector", "<", "const", "Value", "*", ",", "<NUM_LIT>", ">", "Operands", "(", "I", ".", "operand_values", "(", ")", ")", ";", "Cost", "+=", "getUserCost", "(", "&", "I", ",", "Operands", ",", "TargetTransformInfo", "::", "TCK_SizeAndLatency", ")", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Cost", "<<", "<STR_LIT>", ")", ";", "UP", ".", "Partial", "=", "true", ";", "UP", ".", "Runtime", "=", "true", ";", "UP", ".", "UpperBound", "=", "true", ";", "UP", ".", "UnrollRemainder", "=", "true", ";", "UP", ".", "DefaultUnrollRuntimeCount", "=", "<NUM_LIT>", ";"], "ground_truth": ["UP", ".", "UnrollAndJam", "=", "true", ";"], "File": "ARMTargetTransformInfo29", "Func": "getUnrollingPreferences", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1303, "Length": 304, "Cover_Rate": 0.8351648351648352, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "LLT", "SrcTy", "=", "MRI", ".", "getType", "(", "SrcReg", ")", ";", "unsigned", "SubIdx", "=", "<STR_LIT>", ";", "if", "(", "!", "DstTy", ".", "isVector", "(", ")", "||", "!", "SrcTy", ".", "isVector", "(", ")", ")", "return", "false", ";", "assert", "(", "SrcTy", ".", "getSizeInBits", "(", ")", ">", "DstTy", ".", "getSizeInBits", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "DstTy", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "SubIdx", "=", "<STR_LIT>", ";", "else", "if", "(", "DstTy", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "SubIdx", "=", "<STR_LIT>", ";", "else", "return", "false", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "getRegClass", "(", "DstTy", ",", "DstReg", ",", "MRI", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "getRegClass", "(", "SrcTy", ",", "SrcReg", ",", "MRI", ")", ";", "SrcRC", "=", "TRI", ".", "getSubClassWithSubReg", "(", "SrcRC", ",", "SubIdx", ")", ";", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "SrcReg", ",", "*", "SrcRC", ",", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "DstRC", ",", "MRI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ",", "<NUM_LIT>", ",", "SubIdx", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "X86InstructionSelector", "Func": "emitExtractSubreg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1304, "Length": 205, "Cover_Rate": 0.82, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Src1Reg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Src0Reg", "||", "!", "Src1Reg", ")", "return", "false", ";", "emitInst", "(", "DivOpc", ")", ".", "addReg", "(", "Src0Reg", ")", ".", "addReg", "(", "Src1Reg", ")", ";", "emitInst", "(", "<STR_LIT>", ")", ".", "addReg", "(", "Src1Reg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "if", "(", "!", "ResultReg", ")", "return", "false", ";"], "ground_truth": ["unsigned", "MFOpc", "=", "(", "ISDOpcode", "==", "<STR_LIT>", "||", "ISDOpcode", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "MipsFastISel38", "Func": "selectDivRem", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1305, "Length": 93, "Cover_Rate": 0.372, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ATTInstPrinter", "::", "<ISA_LIT>ATTInstPrinter", "(", "const", "MCAsmInfo", "&", "MAI", ")", ":", "MCInstPrinter", "(", "MAI", ")", "{"], "ground_truth": ["}"], "File": "X86ATTInstPrinter3", "Func": "X86ATTInstPrinter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1306, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "ArgVT", "=", "Ins", "[", "i", "]", ".", "VT", ";", "<STR_LIT>", "ArgFlags", "=", "Ins", "[", "i", "]", ".", "Flags", ";", "Type", "*", "ArgTy", "=", "nullptr", ";", "if", "(", "IsRet", ")", "ArgTy", "=", "FType", "->", "getReturnType", "(", ")", ";", "else", "if", "(", "Ins", "[", "i", "]", ".", "isOrigArg", "(", ")", ")", "ArgTy", "=", "FType", "->", "getParamType", "(", "Ins", "[", "i", "]", ".", "getOrigArgIndex", "(", ")", ")", ";", "<STR_LIT>", "ABI", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getTargetABI", "(", ")", ";", "if", "(", "Fn", "(", "MF", ".", "getDataLayout", "(", ")", ",", "ABI", ",", "i", ",", "ArgVT", ",", "ArgVT", ",", "CCValAssign", "::", "Full", ",", "ArgFlags", ",", "CCInfo", ",", "true", ",", "IsRet", ",", "ArgTy", ",", "*", "this", ",", "FirstMaskArgument", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "i", "<<", "<STR_LIT>", "<<", "EVT", "(", "ArgVT", ")", ".", "getEVTString", "(", ")", "<<", "'\\n'", ")", ";", "llvm_unreachable", "(", "nullptr", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "RISCVISelLowering1", "Func": "analyzeInputArgs", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1307, "Length": 153, "Cover_Rate": 0.6194331983805668, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx_insn", "*", "rinsn", ";", "if", "(", "vector_config_insn_p", "(", "insn", "->", "rtl", "(", ")", ")", ")", "{", "rinsn", "=", "insn", "->", "rtl", "(", ")", ";", "gcc_assert", "(", "vsetvl_insn_p", "(", "rinsn", ")", "&&", "<STR_LIT>", ")", ";", "}", "else", "{", "gcc_assert", "(", "has_vtype_op", "(", "insn", "->", "rtl", "(", ")", ")", ")", ";"], "ground_truth": ["rinsn", "=", "PREV_INSN", "(", "insn", "->", "rtl", "(", ")", ")", ";"], "File": "riscv-vsetvl", "Func": "change_vsetvl_insn", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1308, "Length": 60, "Cover_Rate": 0.5882352941176471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "Size", ";", "++", "i", ")", "if", "(", "Mask", "[", "i", "]", "==", "SM_SentinelUndef", ")", "continue", ";"], "ground_truth": ["else", "if", "(", "Mask", "[", "i", "]", "<", "<NUM_LIT>", "&&", "Mask", "[", "i", "]", "!=", "SM_SentinelZero", ")", "return", "false", ";"], "File": "X86ISelLowering (2)8", "Func": "isTargetShuffleEquivalent", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1309, "Length": 45, "Cover_Rate": 0.4205607476635514, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "JITInfo", ";"], "ground_truth": ["}"], "File": "MipsTargetMachine", "Func": "getJITInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1310, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "SUnit", "*", "SU", ":", "SUnits", ")", "{", "SU", "->", "isScheduled", "=", "false", ";"], "ground_truth": ["for", "(", "SDep", "&", "Succ", ":", "SU", "->", "Succs", ")", "{"], "File": "SIMachineScheduler (2)", "Func": "undoSchedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1311, "Length": 26, "Cover_Rate": 0.3170731707317073, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "unsigned", "globalRegs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "globalRegs", "[", "i", "]", "!=", "<NUM_LIT>", ";", "++", "i", ")", "{"], "ground_truth": ["unsigned", "reg", "=", "globalRegs", "[", "i", "]", ";"], "File": "SparcAsmPrinter", "Func": "EmitFunctionBodyStart", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1312, "Length": 44, "Cover_Rate": 0.3283582089552239, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "TreeSpoiled", "=", "IsLoopTreeSpoiled", "(", "CurrTree", ")", ";", "if", "(", "TreeSpoiled", ")", "{", "MarkTreeAsSpoiled", "(", "CurrTree", ")", ";", "}", "CurrTree", "=", "hwloops", "[", "CurrTree", "]", ".", "RightLoop", ";"], "ground_truth": ["}", "while", "(", "CurrTree", "!=", "EMPTYREF", ")", ";"], "File": "TPCUnHardwareLoops", "Func": "EscalateSpoiled", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1313, "Length": 36, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "DecodeScalarMoveMask", "(", "unsigned", "NumElts", ",", "bool", "IsLoad", ",", "SmallVectorImpl", "<", "int", ">", "&", "Mask", ")", "{", "Mask", ".", "push_back", "(", "NumElts", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElts", ";", "i", "++", ")", "Mask", ".", "push_back", "(", "IsLoad", "?", "static_cast", "<", "int", ">", "(", "SM_SentinelZero", ")", ":", "i", ")", ";"], "ground_truth": ["}"], "File": "X86ShuffleDecode10", "Func": "DecodeScalarMoveMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1314, "Length": 56, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasStackFrame", "(", ")", "const", "{", "return", "HasStackFrame", ";"], "ground_truth": ["}"], "File": "AArch64MachineFunctionInfo", "Func": "hasStackFrame", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1315, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SrcVT", "=", "<STR_LIT>", ";", "DstVT", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "SrcVT", "=", "<STR_LIT>", ";", "DstVT", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "SrcVT", "=", "<STR_LIT>", ";", "DstVT", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "SrcVT", "=", "<STR_LIT>", ";", "DstVT", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "SrcVT", "=", "<STR_LIT>", ";", "DstVT", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "SrcVT", "=", "<STR_LIT>", ";", "DstVT", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "SrcVT", "=", "<STR_LIT>", ";", "DstVT", "=", "<STR_LIT>", ";"], "ground_truth": ["break", ";"], "File": "X86InstComments (2)1", "Func": "getZeroExtensionTypes", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1316, "Length": 124, "Cover_Rate": 0.3229166666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", ";", ";", ")", "{", "const", "MCExpr", "*", "OE", ";", "SMLoc", "OpcodeLoc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", "||", "Parser", ".", "parseExpression", "(", "OE", ")", ")", "{", "Error", "(", "OpcodeLoc", ",", "<STR_LIT>", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "const", "MCConstantExpr", "*", "OC", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "OE", ")", ";", "if", "(", "!", "OC", ")", "{", "Error", "(", "OpcodeLoc", ",", "<STR_LIT>", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "const", "int64_t", "Opcode", "=", "OC", "->", "getValue", "(", ")", ";", "if", "(", "Opcode", "&", "~", "<NUM_LIT>", ")", "{", "Error", "(", "OpcodeLoc", ",", "<STR_LIT>", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "Opcodes", ".", "push_back", "(", "uint8_t", "(", "Opcode", ")", ")", ";"], "ground_truth": ["if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "break", ";"], "File": "ARMAsmParser (2)", "Func": "parseDirectiveUnwindRaw", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1317, "Length": 156, "Cover_Rate": 0.3795620437956204, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::"], "ground_truth": ["copyRegToReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "const", "TargetRegisterClass", "*", "DestRC", ",", "const", "TargetRegisterClass", "*", "SrcRC", ")", "const", "{"], "File": "MBlazeInstrInfo", "Func": "copyRegToReg", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1318, "Length": 32, "Cover_Rate": 0.4507042253521127, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "OpType", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUBaseInfo35", "Func": "isSISrcFPOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1319, "Length": 26, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__inline__", "static", "void", "sh_media_BRK", "(", "void", ")", "{", "__asm__", "__volatile__", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ushmedia", "Func": "sh_media_BRK", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1320, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isTC1", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "SchedClass", "=", "MI", ".", "getDesc", "(", ")", ".", "getSchedClass", "(", ")", ";"], "ground_truth": ["return", "is_TC1", "(", "SchedClass", ")", ";"], "File": "HexagonInstrInfo (2)2", "Func": "isTC1", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1321, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FrameIdx", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FrameIdx", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FrameIdx", ")", ")", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "ground_truth": ["else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "MSP430InstrInfo4", "Func": "loadRegFromStackSlot", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1322, "Length": 175, "Cover_Rate": 0.7990867579908676, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "<ISA_LIT>TargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "XtensaISelLowering1", "Func": "getTargetNodeName", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1323, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "TGA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GA", "->", "getGlobal", "(", ")", ",", "GA", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "GA", "->", "getOffset", "(", ")", ",", "OperandFlags", ")", ";", "if", "(", "InFlag", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "TGA", ",", "*", "InFlag", "}", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "NodeTys", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "TGA", "}", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "NodeTys", ",", "Ops", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering94", "Func": "GetTLSADDR", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1324, "Length": 97, "Cover_Rate": 0.5271739130434783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "FPStackOffset", "(", "<NUM_LIT>", ")", ",", "RAStackOffset", "(", "<NUM_LIT>", ")", ",", "CPUTopSavedRegOff", "(", "<NUM_LIT>", ")", ",", "FPUTopSavedRegOff", "(", "<NUM_LIT>", ")", ",", "GPHolder", "(", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ")", ",", "HasLoadArgs", "(", "false", ")", ",", "HasStoreVarArgs", "(", "false", ")", ",", "SRetReturnReg", "(", "<NUM_LIT>", ")", ",", "GlobalBaseReg", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "MipsMachineFunction5", "Func": "MipsFunctionInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1325, "Length": 57, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "AArch64ConditionalCompares (2)", "Func": "getPassName", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1326, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "isImplicit", "(", ")", ")", "{", "break", ";", "}", "return", "MCOperand", "::", "createReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "return", "MCOperand", "::", "createImm", "(", "MO", ".", "getImm", "(", ")", "+", "offset", ")", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "return", "LowerSymbolOperand", "(", "MO", ",", "MOTy", ",", "offset", ")", ";", "case", "MachineOperand", "::", "MO_RegisterMask", ":", "break", ";", "}"], "ground_truth": ["return", "MCOperand", "(", ")", ";"], "File": "LC3MCInstLower", "Func": "LowerOperand", "Target": "LC3", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1327, "Length": 96, "Cover_Rate": 0.6956521739130435, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "->", "getOperand", "(", "Op", ")", ".", "isFI", "(", ")", ")", "return", "true", ";", "return", "Op", "+", "<STR_LIT>", "<=", "MI", "->", "getNumOperands", "(", ")", "&&", "MI", "->", "getOperand", "(", "Op", "+", "<STR_LIT>", ")", ".", "isReg", "(", ")", "&&", "isLeaMem", "(", "MI", ",", "Op", ")", ";"], "ground_truth": ["}"], "File": "X86InstrInfo (2)", "Func": "isMem", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1328, "Length": 48, "Cover_Rate": 0.7272727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "avr_option_override", "(", "void", ")", "{", "flag_delete_null_pointer_checks", "=", "<NUM_LIT>", ";", "if", "(", "avr_strict_X", ")", "flag_caller_saves", "=", "<NUM_LIT>", ";", "maybe_set_param_value", "(", "PARAM_ALLOW_STORE_DATA_RACES", ",", "<NUM_LIT>", ",", "global_options", ".", "x_param_values", ",", "global_options_set", ".", "x_param_values", ")", ";", "if", "(", "(", "flag_unwind_tables", "||", "flag_non_call_exceptions", "||", "flag_asynchronous_unwind_tables", ")", "&&", "!", "ACCUMULATE_OUTGOING_ARGS", ")", "{", "flag_omit_frame_pointer", "=", "<NUM_LIT>", ";", "}", "if", "(", "flag_pic", "==", "<NUM_LIT>", ")", "warning", "(", "OPT_fpic", ",", "<STR_LIT>", ")", ";", "if", "(", "flag_pic", "==", "<NUM_LIT>", ")", "warning", "(", "OPT_fPIC", ",", "<STR_LIT>", ")", ";", "if", "(", "flag_pie", "==", "<NUM_LIT>", ")", "warning", "(", "OPT_fpie", ",", "<STR_LIT>", ")", ";", "if", "(", "flag_pie", "==", "<NUM_LIT>", ")", "warning", "(", "OPT_fPIE", ",", "<STR_LIT>", ")", ";", "if", "(", "!", "avr_set_core_architecture", "(", ")", ")", "return", ";", "avr_addr", ".", "sreg", "=", "<NUM_LIT>", "+", "avr_arch", "->", "sfr_offset", ";", "avr_addr", ".", "rampz", "=", "<NUM_LIT>", "+", "avr_arch", "->", "sfr_offset", ";", "avr_addr", ".", "rampy", "=", "<NUM_LIT>", "+", "avr_arch", "->", "sfr_offset", ";"], "ground_truth": ["avr_addr", ".", "rampx", "=", "<NUM_LIT>", "+", "avr_arch", "->", "sfr_offset", ";"], "File": "avr5", "Func": "avr_option_override", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1329, "Length": 154, "Cover_Rate": 0.7230046948356808, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "return", "Reserved", ";"], "ground_truth": ["}"], "File": "NyuziRegisterInfo", "Func": "getReservedRegs", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1330, "Length": 40, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "dl", "=", "ES", "->", "getDebugLoc", "(", ")", ";", "SDValue", "TES", "=", "DAG", ".", "getTargetExternalSymbol", "(", "ES", "->", "getSymbol", "(", ")", ",", "<STR_LIT>", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "TES", ")", ";"], "ground_truth": ["SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "TES", ")", ";"], "File": "PIC16ISelLowering5", "Func": "ExpandExternalSymbol", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1331, "Length": 57, "Cover_Rate": 0.4789915966386555, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "AnalyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "&", "TBB", ",", "MachineBasicBlock", "*", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "AllowModify", ")", "const", "{", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "CondBranches", ";", "return", "AnalyzeBranchImpl", "(", "MBB", ",", "TBB", ",", "FBB", ",", "Cond", ",", "CondBranches", ",", "AllowModify", ")", ";"], "ground_truth": ["}"], "File": "X86InstrInfo (2)2", "Func": "AnalyzeBranch", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1332, "Length": 57, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "OReg64", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "unsigned", "TReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "DispContBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "OReg", ")", ".", "addReg", "(", "BReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "IReg64", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "DispContBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "OReg64", ")", ".", "addReg", "(", "OReg", ")", ";", "BuildMI", "(", "DispContBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "TReg", ")", ".", "addReg", "(", "OReg64", ")", ".", "addReg", "(", "BReg", ")", ";", "BuildMI", "(", "DispContBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "TReg", ")", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "else", "{", "BuildMI", "(", "DispContBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "IReg", ")", ".", "addJumpTableIndex", "(", "MJTI", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "}", "SmallPtrSet", "<", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "SeenMBBs", ";", "for", "(", "auto", "&", "LP", ":", "LPadList", ")", "if", "(", "SeenMBBs", ".", "insert", "(", "LP", ")", ".", "second", ")", "DispContBB", "->", "addSuccessor", "(", "LP", ")", ";", "SmallVector", "<", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "MBBLPads", ";", "const", "MCPhysReg", "*", "SavedRegs", "=", "MF", "->", "getRegInfo", "(", ")", ".", "getCalleeSavedRegs", "(", ")", ";", "for", "(", "MachineBasicBlock", "*", "MBB", ":", "InvokeBBs", ")", "{", "SmallVector", "<", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "Successors", "(", "MBB", "->", "succ_rbegin", "(", ")", ",", "MBB", "->", "succ_rend", "(", ")", ")", ";", "for", "(", "auto", "MBBS", ":", "Successors", ")", "{", "if", "(", "MBBS", "->", "isEHPad", "(", ")", ")", "{", "MBB", "->", "removeSuccessor", "(", "MBBS", ")", ";", "MBBLPads", ".", "push_back", "(", "MBBS", ")", ";", "}", "}", "MBB", "->", "addSuccessor", "(", "DispatchBB", ")", ";", "for", "(", "auto", "&", "II", ":", "reverse", "(", "*", "MBB", ")", ")", "{", "if", "(", "!", "II", ".", "isCall", "(", ")", ")", "continue", ";", "DenseMap", "<", "unsigned", ",", "bool", ">", "DefRegs", ";", "for", "(", "auto", "&", "MOp", ":", "II", ".", "operands", "(", ")", ")", "if", "(", "MOp", ".", "isReg", "(", ")", ")", "DefRegs", "[", "MOp", ".", "getReg", "(", ")", "]", "=", "true", ";", "MachineInstrBuilder", "MIB", "(", "*", "MF", ",", "&", "II", ")", ";", "for", "(", "unsigned", "RI", "=", "<NUM_LIT>", ";", "SavedRegs", "[", "RI", "]", ";", "++", "RI", ")", "{", "unsigned", "Reg", "=", "SavedRegs", "[", "RI", "]", ";", "if", "(", "!", "DefRegs", "[", "Reg", "]", ")", "MIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "ImplicitDefine", "|", "RegState", "::", "Dead", ")", ";", "}", "break", ";", "}", "}"], "ground_truth": ["for", "(", "auto", "&", "LP", ":", "MBBLPads", ")", "LP", "->", "setIsEHPad", "(", "false", ")", ";"], "File": "X86ISelLowering102", "Func": "EmitSjLjDispatchBlock", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1333, "Length": 453, "Cover_Rate": 0.3338246131171702, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "SystemZFrameLowering (2)", "Func": "hasReservedCallFrame", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1334, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vrmlsldavhaxq_sv4si", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vrmlsldavhaxq_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1335, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>ResourceModel", "(", ")", "{"], "ground_truth": ["delete", "ResourcesModel", ";"], "File": "TPCMachineScheduler", "Func": "~TPCResourceModel", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1336, "Length": 8, "Cover_Rate": 0.8888888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "SDValue", "Shuf128", "=", "lowerV4X128Shuffle", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "Zeroable", ",", "V1", ",", "V2", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shuf128", ";", "if", "(", "SDValue", "Shift", "=", "lowerShuffleAsShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "SDValue", "Rotate", "=", "lowerShuffleAsVALIGN", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "SDValue", "Rotate", "=", "lowerShuffleAsByteRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "SDValue", "Unpck", "=", "lowerShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "Unpck", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleToEXPAND", "(", "DL", ",", "<STR_LIT>", ",", "Zeroable", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "if", "(", "SDValue", "Blend", "=", "lowerShuffleAsBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";"], "ground_truth": ["return", "lowerShuffleWithPERMV", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ";"], "File": "X86ISelLowering125", "Func": "lowerV8I64Shuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1337, "Length": 198, "Cover_Rate": 0.4541284403669725, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "Info", "->", "P<ISA_LIT>nputAddr", "|=", "<NUM_LIT>", "<<", "P<ISA_LIT>nputNum", "++", ";", "}", "if", "(", "Info", "->", "getShaderType", "(", ")", "!=", "ShaderType", "::", "COMPUTE", "&&", "Arg", ".", "VT", ".", "isVector", "(", ")", ")", "{", "<STR_LIT>", "NewArg", "=", "Arg", ";", "NewArg", ".", "Flags", ".", "setSplit", "(", ")", ";", "NewArg", ".", "VT", "=", "Arg", ".", "VT", ".", "getVectorElementType", "(", ")", ";", "Type", "*", "ParamType", "=", "FType", "->", "getParamType", "(", "Arg", ".", "getOrigArgIndex", "(", ")", ")", ";", "unsigned", "NumElements", "=", "ParamType", "->", "getVectorNumElements", "(", ")", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "!=", "NumElements", ";", "++", "j", ")", "{", "Splits", ".", "push_back", "(", "NewArg", ")", ";", "NewArg", ".", "PartOffset", "+=", "NewArg", ".", "VT", ".", "getStoreSize", "(", ")", ";", "}", "}", "else", "if", "(", "Info", "->", "getShaderType", "(", ")", "!=", "ShaderType", "::", "COMPUTE", ")", "{", "Splits", ".", "push_back", "(", "Arg", ")", ";", "}", "}", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "if", "(", "Info", "->", "getShaderType", "(", ")", "==", "ShaderType", "::", "PIXEL", "&&", "(", "Info", "->", "P<ISA_LIT>nputAddr", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "Info", "->", "P<ISA_LIT>nputAddr", "|=", "<NUM_LIT>", ";", "CCInfo", ".", "AllocateReg", "(", "<STR_LIT>", ")", ";", "CCInfo", ".", "AllocateReg", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "Info", "->", "getShaderType", "(", ")", "==", "ShaderType", "::", "COMPUTE", ")", "{", "if", "(", "Subtarget", "->", "isAmdHsaOS", "(", ")", ")", "Info", "->", "NumUserSGPRs", "=", "<NUM_LIT>", ";", "else", "Info", "->", "NumUserSGPRs", "=", "<NUM_LIT>", ";", "unsigned", "InputPtrReg", "=", "TRI", "->", "getPreloadedValue", "(", "MF", ",", "<ISA_LIT>RegisterInfo", "::", "INPUT_PTR", ")", ";", "unsigned", "InputPtrRegLo", "=", "TRI", "->", "getPhysRegSubReg", "(", "InputPtrReg", ",", "&", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "InputPtrRegHi", "=", "TRI", "->", "getPhysRegSubReg", "(", "InputPtrReg", ",", "&", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "ScratchPtrReg", "=", "TRI", "->", "getPreloadedValue", "(", "MF", ",", "<ISA_LIT>RegisterInfo", "::", "SCRATCH_PTR", ")", ";", "unsigned", "ScratchPtrRegLo", "=", "TRI", "->", "getPhysRegSubReg", "(", "ScratchPtrReg", ",", "&", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "ScratchPtrRegHi", "=", "TRI", "->", "getPhysRegSubReg", "(", "ScratchPtrReg", ",", "&", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "CCInfo", ".", "AllocateReg", "(", "InputPtrRegLo", ")", ";", "CCInfo", ".", "AllocateReg", "(", "InputPtrRegHi", ")", ";", "CCInfo", ".", "AllocateReg", "(", "ScratchPtrRegLo", ")", ";", "CCInfo", ".", "AllocateReg", "(", "ScratchPtrRegHi", ")", ";", "MF", ".", "addLiveIn", "(", "InputPtrReg", ",", "&", "<STR_LIT>", ")", ";", "MF", ".", "addLiveIn", "(", "ScratchPtrReg", ",", "&", "<STR_LIT>", ")", ";", "}", "if", "(", "Info", "->", "getShaderType", "(", ")", "==", "ShaderType", "::", "COMPUTE", ")", "{"], "ground_truth": ["getOriginalFunctionArgs", "(", "DAG", ",", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ",", "Ins", ",", "Splits", ")", ";"], "File": "SIISelLowering1", "Func": "LowerFormalArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1338, "Length": 418, "Cover_Rate": 0.3157099697885196, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "HOST_WIDE_INT", "iq2000_starting_frame_offset", "(", "void", ")", "{", "return", "crtl", "->", "outgoing_args_size", ";"], "ground_truth": ["}"], "File": "iq2000", "Func": "iq2000_starting_frame_offset", "Target": "iq2000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1339, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TTIImpl", "::", "enableAggressiveInterleaving", "(", "bool", "LoopHasReductions", ")", "{"], "ground_truth": ["return", "LoopHasReductions", ";"], "File": "PPCTargetTransformInfo3", "Func": "enableAggressiveInterleaving", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1340, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Predicate_so_imm", "(", "TrueVal", ".", "getNode", "(", ")", ")", ")", "{", "SDValue", "True", "=", "CurDAG", "->", "getTargetConstant", "(", "T", "->", "getZExtValue", "(", ")", ",", "<STR_LIT>", ")", ";", "SDValue", "CC", "=", "CurDAG", "->", "getTargetConstant", "(", "CCVal", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "FalseVal", ",", "True", ",", "CC", ",", "CCR", ",", "InFlag", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "}", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG12", "Func": "SelectARMCMOVSoImmOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1341, "Length": 78, "Cover_Rate": 0.582089552238806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "LowerF128_FPEXTEND", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "const", "<ISA_LIT>TargetLowering", "&", "TLI", ")", "{", "if", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "return", "TLI", ".", "LowerF128Op", "(", "Op", ",", "DAG", ",", "TLI", ".", "getLibcallName", "(", "RTLIB", "::", "FPEXT_F64_F128", ")", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "return", "TLI", ".", "LowerF128Op", "(", "Op", ",", "DAG", ",", "TLI", ".", "getLibcallName", "(", "RTLIB", "::", "FPEXT_F32_F128", ")", ",", "<NUM_LIT>", ")", ";"], "File": "SparcISelLowering (2)2", "Func": "LowerF128_FPEXTEND", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1342, "Length": 89, "Cover_Rate": 0.8557692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_castps_si128", "(", "__m128", "__A", ")", "{", "return", "(", "__m128i", ")", "__A", ";"], "ground_truth": ["}"], "File": "emmintrin", "Func": "_mm_castps_si128", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1343, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Reached", ".", "insert", "(", "MI", ")", ";", "if", "(", "MI", "->", "isPHI", "(", ")", ")", "{", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "MI", "->", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "I", "+=", "<NUM_LIT>", ")", "{", "Register", "Reg", "=", "MI", "->", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "Reg", ")", ")", "{", "continue", ";", "}", "MachineInstr", "*", "NewMI", "=", "MRI", "->", "getVRegDef", "(", "Reg", ")", ";", "if", "(", "!", "NewMI", ")", "continue", ";", "Front", ".", "push_back", "(", "NewMI", ")", ";", "}", "}", "else", "if", "(", "MI", "->", "isFullCopy", "(", ")", ")", "{", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "continue", ";"], "ground_truth": ["MachineInstr", "*", "NewMI", "=", "MRI", "->", "getVRegDef", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";"], "File": "A15SDOptimizer22", "Func": "elideCopiesAndPHIs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1344, "Length": 146, "Cover_Rate": 0.5488721804511278, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Size", "==", "<NUM_LIT>", ")", "return", "&", "<STR_LIT>", ";", "assert", "(", "Size", "==", "<NUM_LIT>", ")", ";", "return", "&", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "MipsSERegisterInfo1", "Func": "intRegClass", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1345, "Length": 22, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqmovuntq_m", "(", "uint16x8_t", "__a", ",", "int32x4_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__arm_vqmovuntq_m_s32", "(", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vqmovuntq_m", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1346, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ctors_section", "(", ")", ";", "assemble_align", "(", "POINTER_SIZE", ")", ";", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";"], "ground_truth": ["output_addr_const", "(", "asm_out_file", ",", "symbol", ")", ";"], "File": "arm3", "Func": "arm_elf_asm_constructor", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1347, "Length": 23, "Cover_Rate": 0.3898305084745763, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "assert", "(", "insn", "->", "numImmediatesConsumed", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "insn", "->", "immediateSize", "=", "size", ";", "insn", "->", "immediateOffset", "=", "insn", "->", "readerCursor", "-", "insn", "->", "startLocation", ";", "switch", "(", "size", ")", "{", "case", "<NUM_LIT>", ":", "if", "(", "consume", "(", "insn", ",", "imm8", ")", ")", "return", "-", "<NUM_LIT>", ";", "insn", "->", "immediates", "[", "insn", "->", "numImmediatesConsumed", "]", "=", "imm8", ";", "break", ";", "case", "<NUM_LIT>", ":"], "ground_truth": ["if", "(", "consume", "(", "insn", ",", "imm16", ")", ")", "return", "-", "<NUM_LIT>", ";"], "File": "X86Disassembler (2)2", "Func": "readImmediate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1348, "Length": 88, "Cover_Rate": 0.43781094527363185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "{", "SubReg", "=", "<STR_LIT>", ";", "return", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "isFPR64", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", ",", "MRI", ")", "&&", "isGPR64", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", ",", "MRI", ")", ")", "return", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "isGPR64", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", ",", "MRI", ")", "&&", "isFPR64", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", ",", "MRI", ")", ")", "{", "SubReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "}"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "AArch64AdvSIMDScalarPass13", "Func": "getSrcFromCopy", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1349, "Length": 207, "Cover_Rate": 0.7638376383763837, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Vec", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VecEVT", "=", "Vec", ".", "getValueType", "(", ")", ";", "if", "(", "!", "isTypeLegal", "(", "VecEVT", ")", ")", "return", "SDValue", "(", ")", ";", "MVT", "VecVT", "=", "VecEVT", ".", "getSimpleVT", "(", ")", ";", "MVT", "VecEltVT", "=", "VecVT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "RVVOpcode", "=", "getRVVVPReductionOp", "(", "Op", ".", "getOpcode", "(", ")", ")", ";", "MVT", "ContainerVT", "=", "VecVT", ";", "if", "(", "VecVT", ".", "isFixedLengthVector", "(", ")", ")", "{", "ContainerVT", "=", "getContainerForFixedLengthVector", "(", "VecVT", ")", ";", "Vec", "=", "convertToScalableVector", "(", "ContainerVT", ",", "Vec", ",", "DAG", ",", "Subtarget", ")", ";", "}", "SDValue", "VL", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Mask", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "M1VT", "=", "getLMUL1VT", "(", "ContainerVT", ")", ";", "MVT", "XLenVT", "=", "Subtarget", ".", "getXLenVT", "(", ")", ";", "MVT", "ResVT", "=", "!", "VecVT", ".", "isInteger", "(", ")", "||", "VecEltVT", ".", "bitsGE", "(", "XLenVT", ")", "?", "VecEltVT", ":", "XLenVT", ";", "SDValue", "StartSplat", "=", "lowerScalarSplat", "(", "SDValue", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "XLenVT", ")", ",", "M1VT", ",", "DL", ",", "DAG", ",", "Subtarget", ")", ";", "SDValue", "Reduction", "=", "DAG", ".", "getNode", "(", "RVVOpcode", ",", "DL", ",", "M1VT", ",", "StartSplat", ",", "Vec", ",", "StartSplat", ",", "Mask", ",", "VL", ")", ";"], "ground_truth": ["SDValue", "Elt0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ResVT", ",", "Reduction", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "XLenVT", ")", ")", ";"], "File": "RISCVISelLowering3", "Func": "lowerVPREDUCE", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1350, "Length": 248, "Cover_Rate": 0.8464163822525598, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "BrOpc", "==", "<STR_LIT>", "||", "BrOpc", "==", "<STR_LIT>", "||", "BrOpc", "==", "<STR_LIT>", "||", "BrOpc", "==", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "XCoreInstrInfo (2)", "Func": "IsBRT", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1351, "Length": 18, "Cover_Rate": 0.5142857142857142, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>HazardRecognizer", "::", "EmitInstruction", "(", "SUnit", "*", "SU", ")", "{", "MachineInstr", "*", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "if", "(", "!", "MI", "->", "isDebugValue", "(", ")", ")", "{", "LastMI", "=", "MI", ";", "FpMLxStalls", "=", "<NUM_LIT>", ";", "}"], "ground_truth": ["ScoreboardHazardRecognizer", "::", "EmitInstruction", "(", "SU", ")", ";"], "File": "ARMHazardRecognizer", "Func": "EmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1352, "Length": 46, "Cover_Rate": 0.9787234042553191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstrInfo", "::", "<ISA_LIT>InstrInfo", "(", "const", "<ISA_LIT>Subtarget", "&", "ST", ")", ":", "<ISA_LIT>InstrInfo", "(", "ST", ")", ",", "RI", "(", ")", ",", "ST", "(", "ST", ")", "{"], "ground_truth": ["}"], "File": "R600InstrInfo10", "Func": "R600InstrInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1353, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "interrupt_handler", "=", "(", "lookup_attribute", "(", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "current_function_decl", ")", ")", "!=", "NULL_TREE", ")", ";", "cfun", "->", "machine", "->", "interrupt_handler", "=", "interrupt_handler", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "mep", "Func": "mep_interrupt_p", "Target": "mep", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1354, "Length": 30, "Cover_Rate": 0.5172413793103449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "cc", ")", "{", "case", "CallingConv", "::", "<ISA_LIT>_VS", ":", "case", "CallingConv", "::", "<ISA_LIT>_LS", ":"], "ground_truth": ["case", "CallingConv", "::", "<ISA_LIT>_HS", ":"], "File": "AMDGPUBaseInfo", "Func": "isShader", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1355, "Length": 20, "Cover_Rate": 0.3389830508474576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "AddrReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "p0", ")", ";", "MIRBuilder", ".", "buildGEP", "(", "AddrReg", ",", "SPReg", ",", "OffsetReg", ")", ";", "MPO", "=", "MachinePointerInfo", "::", "getStack", "(", "MIRBuilder", ".", "getMF", "(", ")", ",", "Offset", ")", ";"], "ground_truth": ["return", "AddrReg", ";"], "File": "AArch64CallLowering14", "Func": "getStackAddress", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1356, "Length": 39, "Cover_Rate": 0.325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isCFProtectionSupported", "&&", "!", "IndirectBranchTracking", ")", "return", "false", ";", "bool", "Changed", "=", "false", ";", "TII", "=", "SubTarget", ".", "getInstrInfo", "(", ")", ";", "EndbrOpcode", "=", "SubTarget", ".", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "hasAddressTaken", "(", ")", "||", "!", "MF", ".", "getFunction", "(", ")", ".", "hasLocalLinkage", "(", ")", ")", "{", "auto", "MBB", "=", "MF", ".", "begin", "(", ")", ";", "addENDBR", "(", "*", "MBB", ")", ";"], "ground_truth": ["Changed", "=", "true", ";"], "File": "X86IndirectBranchTracking5", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1357, "Length": 79, "Cover_Rate": 0.33905579399141633, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint32x2_t", ")", "(", "__a", "==", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vceq_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1358, "Length": 11, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Offset1", "=", "Offset1Op", "->", "getImm", "(", ")", ";", "if", "(", "Offset0", "+", "<NUM_LIT>", "!=", "Offset1", ")", "return", "false", ";", "unsigned", "EltSize", ";", "if", "(", "LdSt", ".", "mayLoad", "(", ")", ")", "EltSize", "=", "TRI", "->", "getRegSizeInBits", "(", "*", "getOpRegClass", "(", "LdSt", ",", "<NUM_LIT>", ")", ")", "/", "<NUM_LIT>", ";", "else", "{", "assert", "(", "LdSt", ".", "mayStore", "(", ")", ")", ";", "int", "Data0Idx", "=", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "data0", ")", ";", "EltSize", "=", "TRI", "->", "getRegSizeInBits", "(", "*", "getOpRegClass", "(", "LdSt", ",", "Data0Idx", ")", ")", "/", "<NUM_LIT>", ";", "}", "if", "(", "isStride64", "(", "Opc", ")", ")", "EltSize", "*=", "<NUM_LIT>", ";", "BaseOps", ".", "push_back", "(", "BaseOp", ")", ";", "Offset", "=", "EltSize", "*", "Offset0", ";", "DataOpIdx", "=", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "vdst", ")", ";", "if", "(", "DataOpIdx", "==", "-", "<NUM_LIT>", ")", "{", "DataOpIdx", "=", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "data0", ")", ";", "Width", "=", "getOpSize", "(", "LdSt", ",", "DataOpIdx", ")", ";", "DataOpIdx", "=", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "data1", ")", ";", "Width", "+=", "getOpSize", "(", "LdSt", ",", "DataOpIdx", ")", ";", "}", "else", "{", "Width", "=", "getOpSize", "(", "LdSt", ",", "DataOpIdx", ")", ";", "}", "}", "return", "true", ";", "}", "if", "(", "isMUBUF", "(", "LdSt", ")", "||", "isMTBUF", "(", "LdSt", ")", ")", "{", "const", "MachineOperand", "*", "RSrc", "=", "getNamedOperand", "(", "LdSt", ",", "<STR_LIT>", "::", "srsrc", ")", ";", "if", "(", "!", "RSrc", ")", "return", "false", ";", "BaseOps", ".", "push_back", "(", "RSrc", ")", ";", "BaseOp", "=", "getNamedOperand", "(", "LdSt", ",", "<STR_LIT>", "::", "vaddr", ")", ";", "if", "(", "BaseOp", "&&", "!", "BaseOp", "->", "isFI", "(", ")", ")", "BaseOps", ".", "push_back", "(", "BaseOp", ")", ";", "const", "MachineOperand", "*", "OffsetImm", "=", "getNamedOperand", "(", "LdSt", ",", "<STR_LIT>", "::", "offset", ")", ";", "Offset", "=", "OffsetImm", "->", "getImm", "(", ")", ";", "const", "MachineOperand", "*", "SOffset", "=", "getNamedOperand", "(", "LdSt", ",", "<STR_LIT>", "::", "soffset", ")", ";", "if", "(", "SOffset", ")", "{", "if", "(", "SOffset", "->", "isReg", "(", ")", ")", "BaseOps", ".", "push_back", "(", "SOffset", ")", ";", "else", "Offset", "+=", "SOffset", "->", "getImm", "(", ")", ";", "}", "DataOpIdx", "=", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "vdst", ")", ";", "if", "(", "DataOpIdx", "==", "-", "<NUM_LIT>", ")", "DataOpIdx", "=", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "vdata", ")", ";", "Width", "=", "getOpSize", "(", "LdSt", ",", "DataOpIdx", ")", ";", "return", "true", ";", "}", "if", "(", "isMIMG", "(", "LdSt", ")", ")", "{", "int", "SRsrcIdx", "=", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "srsrc", ")", ";"], "ground_truth": ["BaseOps", ".", "push_back", "(", "&", "LdSt", ".", "getOperand", "(", "SRsrcIdx", ")", ")", ";"], "File": "SIInstrInfo11", "Func": "getMemOperandsWithOffsetWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1359, "Length": 402, "Cover_Rate": 0.40853658536585363, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "X86LoadValueInjectionRetHardening", "Func": "getPassName", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1360, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addLoc", "(", "const", "CCValAssign", "&", "V", ")", "{"], "ground_truth": ["Locs", ".", "push_back", "(", "V", ")", ";"], "File": "HexagonCallingConvLower", "Func": "addLoc", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1361, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_PLUS", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "}", "else", "{", "operands", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]", ";", "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_PLUS", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["}"], "File": "arc1", "Func": "split_addsi", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1362, "Length": 54, "Cover_Rate": 0.5242718446601942, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "need", ";", "live_regs_mask", "=", "calc_live_regs", "(", "&", "d", ")", ";", "if", "(", "frame_pointer_needed", ")", "{", "if", "(", "TARGET_BIG", ")", "emit_insn", "(", "gen_movsi", "(", "stack_pointer_rtx", ",", "frame_pointer_rtx", ")", ")", ";", "else", "emit_insn", "(", "gen_movhi", "(", "stack_pointer_rtx", ",", "frame_pointer_rtx", ")", ")", ";", "need", "=", "<NUM_LIT>", ";", "}", "else", "{", "need", "=", "get_frame_size", "(", ")", ";"], "ground_truth": ["}"], "File": "z8k", "Func": "z8k_expand_epilogue", "Target": "z8k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1363, "Length": 55, "Cover_Rate": 0.4824561403508772, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Children", "=", "Region", "->", "getChildren", "(", ")", ";", "for", "(", "auto", "CI", ":", "*", "Children", ")", "{", "if", "(", "!", "CI", "->", "isRegion", "(", ")", ")", "{", "if", "(", "CI", "->", "getMBBMRT", "(", ")", "->", "getMBB", "(", ")", "->", "succ_size", "(", ")", ">", "<NUM_LIT>", ")", "{"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "regionIsSequence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1364, "Length": 50, "Cover_Rate": 0.7692307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "override", "{"], "ground_truth": ["return", "&", "DL", ";"], "File": "BPFTargetMachine4", "Func": "getDataLayout", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1365, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SpilledReg", "(", "Register", "R", ",", "int", "L", ")", ":", "VGPR", "(", "R", ")", ",", "Lane", "(", "L", ")", "{"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "SpilledReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1366, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "M0", "=", "Lowering", ".", "copyToM0", "(", "*", "CurDAG", ",", "CurDAG", "->", "getEntryNode", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "-", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Glue", "=", "M0", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "N", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "i", ")", ")", ";", "}", "Ops", ".", "push_back", "(", "Glue", ")", ";"], "ground_truth": ["return", "CurDAG", "->", "MorphNodeTo", "(", "N", ",", "N", "->", "getOpcode", "(", ")", ",", "N", "->", "getVTList", "(", ")", ",", "Ops", ")", ";"], "File": "AMDGPUISelDAGToDAG", "Func": "glueCopyToM0", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1367, "Length": 120, "Cover_Rate": 0.6629834254143646, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineModuleInfo", "&", "MMI", "=", "MF", ".", "getMMI", "(", ")", ";", "const", "MCRegisterInfo", "*", "MRI", "=", "MMI", ".", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", ".", "getCalleeSavedInfo", "(", ")", ";", "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", ";", "for", "(", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "::", "const_iterator", "I", "=", "CSI", ".", "begin", "(", ")", ",", "E", "=", "CSI", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "int64_t", "Offset", "=", "MFI", ".", "getObjectOffset", "(", "I", "->", "getFrameIdx", "(", ")", ")", ";", "unsigned", "Reg", "=", "I", "->", "getReg", "(", ")", ";", "unsigned", "DwarfReg", "=", "MRI", "->", "getDwarfRegNum", "(", "Reg", ",", "true", ")", ";"], "ground_truth": ["if", "(", "IsPrologue", ")", "{"], "File": "X86FrameLowering1", "Func": "emitCalleeSavedFrameMoves", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1368, "Length": 125, "Cover_Rate": 0.5841121495327103, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "RegisterBankInfo", "*", "<ISA_LIT>Subtarget", "::", "getRegBankInfo", "(", ")", "const", "{", "return", "RegBankInfo", ".", "get", "(", ")", ";"], "ground_truth": ["}"], "File": "X86Subtarget (2)3", "Func": "getRegBankInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1369, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "shouldReduceLoadWidth", "(", "SDNode", "*", "N", ",", "<STR_LIT>", ",", "EVT", "NewVT", ")", "const", "{"], "ground_truth": ["unsigned", "NewSize", "=", "NewVT", ".", "getStoreSizeInBits", "(", ")", ";"], "File": "AMDGPUISelLowering (2)", "Func": "shouldReduceLoadWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1370, "Length": 25, "Cover_Rate": 0.3968253968253968, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "TargetFlags", "=", "<STR_LIT>", ";", "if", "(", "GV", "->", "hasDLLImportStorageClass", "(", ")", ")", "TargetFlags", "=", "<STR_LIT>", ";", "else", "if", "(", "!", "TM", ".", "shouldAssumeDSOLocal", "(", "*", "GV", "->", "getParent", "(", ")", ",", "GV", ")", ")", "TargetFlags", "=", "<STR_LIT>", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "Result", ";", "SDLoc", "DL", "(", "Op", ")", ";", "++", "NumMovwMovt", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "<NUM_LIT>", ",", "TargetFlags", ")", ")", ";", "if", "(", "TargetFlags", "&", "(", "<STR_LIT>", "|", "<STR_LIT>", ")", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "return", "Result", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (3)", "Func": "LowerGlobalAddressWindows", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1371, "Length": 135, "Cover_Rate": 0.574468085106383, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TheEntry", ")", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Src1MBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "Src2MBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", ";", ")", ";"], "File": "R600MachineCFGStructurizer", "Func": "isSameloopDetachedContbreak", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1372, "Length": 31, "Cover_Rate": 0.31313131313131315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "RegNo", ")", "{", "case", "<NUM_LIT>", ":", "Register", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "Register", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "}"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";"], "File": "HexagonDisassembler", "Func": "DecodeModRegsRegisterClass", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1373, "Length": 43, "Cover_Rate": 0.5584415584415584, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "lowerVectorShuffleAsElementInsertion", "(", "const", "SDLoc", "&", "DL", ",", "MVT", "VT", ",", "SDValue", "V1", ",", "SDValue", "V2", ",", "ArrayRef", "<", "int", ">", "Mask", ",", "const", "APInt", "&", "Zeroable", ",", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ",", "SelectionDAG", "&", "DAG", ")", "{", "MVT", "ExtVT", "=", "VT", ";", "MVT", "EltVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "int", "V2Index", "=", "find_if", "(", "Mask", ",", "[", "&", "Mask", "]", "(", "int", "M", ")", "{", "return", "M", ">=", "(", "int", ")", "Mask", ".", "size", "(", ")", ";", "}", ")", "-", "Mask", ".", "begin", "(", ")", ";", "bool", "IsV1Zeroable", "=", "true", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "Size", "=", "Mask", ".", "size", "(", ")", ";", "i", "<", "Size", ";", "++", "i", ")", "if", "(", "i", "!=", "V2Index", "&&", "!", "Zeroable", "[", "i", "]", ")", "{", "IsV1Zeroable", "=", "false", ";", "break", ";", "}", "SDValue", "V2S", "=", "getScalarValueForVectorElement", "(", "V2", ",", "Mask", "[", "V2Index", "]", "-", "Mask", ".", "size", "(", ")", ",", "DAG", ")", ";", "if", "(", "V2S", "&&", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "V2S", ".", "getValueType", "(", ")", ")", ")", "{", "V2S", "=", "DAG", ".", "getBitcast", "(", "EltVT", ",", "V2S", ")", ";", "if", "(", "EltVT", "==", "<STR_LIT>", "||", "EltVT", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "IsV1Zeroable", ")", "return", "SDValue", "(", ")", ";", "ExtVT", "=", "<STR_LIT>", ";", "V2S", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V2S", ")", ";", "}", "V2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ExtVT", ",", "V2S", ")", ";", "}", "else", "if", "(", "Mask", "[", "V2Index", "]", "!=", "(", "int", ")", "Mask", ".", "size", "(", ")", "||", "EltVT", "==", "<STR_LIT>", "||", "EltVT", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering152", "Func": "lowerVectorShuffleAsElementInsertion", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1374, "Length": 277, "Cover_Rate": 0.434850863422292, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StatepointOpers", "SOpers", "(", "&", "MI", ")", ";", "if", "(", "unsigned", "PatchBytes", "=", "SOpers", ".", "getNumPatchBytes", "(", ")", ")", "{", "EmitNops", "(", "*", "OutStreamer", ",", "PatchBytes", ",", "Subtarget", "->", "is64Bit", "(", ")", ",", "getSubtargetInfo", "(", ")", ")", ";", "}", "else", "{", "const", "MachineOperand", "&", "CallTarget", "=", "SOpers", ".", "getCallTarget", "(", ")", ";", "MCOperand", "CallTargetMCOp", ";", "unsigned", "CallOpcode", ";", "switch", "(", "CallTarget", ".", "getType", "(", ")", ")", "{", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "CallTargetMCOp", "=", "MCIL", ".", "LowerSymbolOperand", "(", "CallTarget", ",", "MCIL", ".", "GetSymbolFromOperand", "(", "CallTarget", ")", ")", ";", "CallOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "MachineOperand", "::", "MO_Immediate", ":"], "ground_truth": ["CallTargetMCOp", "=", "MCOperand", "::", "createImm", "(", "CallTarget", ".", "getImm", "(", ")", ")", ";"], "File": "X86MCInstLower123", "Func": "LowerSTATEPOINT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1375, "Length": 116, "Cover_Rate": 0.4312267657992565, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_packusdw512_mask", "(", "(", "__v16si", ")", "__A", ",", "(", "__v16si", ")", "__B", ",", "(", "__v32hi", ")", "_mm512_setzero_hi", "(", ")", ",", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin4", "Func": "_mm512_maskz_packus_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1376, "Length": 27, "Cover_Rate": 0.5192307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>CodeEmitter", "(", "TargetMachine", "&", "tm", ",", "JITCodeEmitter", "&", "mce", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "JTI", "(", "nullptr", ")", ",", "II", "(", "nullptr", ")", ",", "TD", "(", "nullptr", ")", ",", "TM", "(", "tm", ")", ",", "MCE", "(", "mce", ")", ",", "MCPEs", "(", "nullptr", ")", ",", "IsPIC", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{"], "ground_truth": ["}"], "File": "SparcCodeEmitter1", "Func": "SparcCodeEmitter", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1377, "Length": 60, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OffsetReg", "=", "Reg", ";"], "ground_truth": ["}"], "File": "AArch64FastISel (2)", "Func": "setOffsetReg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1378, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FrameLowering", "::", "<ISA_LIT>FrameLowering", "(", "const", "<ISA_LIT>Subtarget", "&", "ST", ")", ":", "TargetFrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsDown", ",", "Align", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "Align", "(", "<NUM_LIT>", ")", ")", "{"], "ground_truth": ["}"], "File": "VEFrameLowering1", "Func": "VEFrameLowering", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1379, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo1", "Func": "getDSFPAtomicOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1380, "Length": 18, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstrInfo", "::", "<ISA_LIT>InstrInfo", "(", "<ISA_LIT>Subtarget", "&", "ST", ")", ":", "<ISA_LIT>GenInstrInfo", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "RI", "(", "ST", ",", "*", "this", ")", ",", "Subtarget", "(", "ST", ")", "{"], "ground_truth": ["}"], "File": "TOYInstrInfo", "Func": "TOYInstrInfo", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1381, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "handleSpecialCases", "(", "BIL", ",", "MBB", ")", ";", "reorganizeBlockLayout", "(", "BIL", ",", "MBB", ")", ";", "populateBlocks", "(", "BIL", ")", ";"], "ground_truth": ["}"], "File": "PPCExpandISEL", "Func": "expandMergeableISELs", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1382, "Length": 20, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Bits", "=", "Ty", "->", "getPrimitiveSizeInBits", "(", ")", ";", "if", "(", "Bits", "==", "<NUM_LIT>", "||", "Imm", ".", "getActiveBits", "(", ")", ">=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "int64_t", "SImmVal", "=", "Imm", ".", "getSExtValue", "(", ")", ";", "uint64_t", "ZImmVal", "=", "Imm", ".", "getZExtValue", "(", ")", ";", "if", "(", "!", "ST", "->", "isThumb", "(", ")", ")", "{", "if", "(", "(", "SImmVal", ">=", "<NUM_LIT>", "&&", "SImmVal", "<", "<NUM_LIT>", ")", "||", "(", "<STR_LIT>", "(", "ZImmVal", ")", "!=", "-", "<NUM_LIT>", ")", "||", "(", "<STR_LIT>", "(", "~", "ZImmVal", ")", "!=", "-", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";", "return", "ST", "->", "hasV6T2Ops", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "}", "if", "(", "ST", "->", "isThumb2", "(", ")", ")", "{", "if", "(", "(", "SImmVal", ">=", "<NUM_LIT>", "&&", "SImmVal", "<", "<NUM_LIT>", ")", "||", "(", "<STR_LIT>", "(", "ZImmVal", ")", "!=", "-", "<NUM_LIT>", ")", "||", "(", "<STR_LIT>", "(", "~", "ZImmVal", ")", "!=", "-", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";", "return", "ST", "->", "hasV6T2Ops", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "}", "if", "(", "Bits", "==", "<NUM_LIT>", "||", "(", "SImmVal", ">=", "<NUM_LIT>", "&&", "SImmVal", "<", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "(", "~", "SImmVal", "<", "<NUM_LIT>", ")", "||", "<STR_LIT>", "(", "ZImmVal", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "ARMTargetTransformInfo14", "Func": "getIntImmCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1383, "Length": 198, "Cover_Rate": 0.8319327731092437, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Ops", "[", "<NUM_LIT>", "]", ";", "if", "(", "is32Bit", "(", "VT", ")", ")", "lowerMUL_LOHI32", "(", "DAG", ",", "DL", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ")", ";", "else", "{", "SDValue", "C63", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "LL", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["SDValue", "RL", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "SystemZISelLowering103", "Func": "lowerSMUL_LOHI", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1384, "Length": 86, "Cover_Rate": 0.303886925795053, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Error", "(", "SMLoc", "L", ",", "const", "Twine", "&", "Msg", ")", "{"], "ground_truth": ["return", "Parser", ".", "Error", "(", "L", ",", "Msg", ")", ";"], "File": "PPCAsmParser (2)", "Func": "Error", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1385, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "getVShift", "(", "bool", "isLeft", ",", "MVT", "VT", ",", "SDValue", "SrcOp", ",", "unsigned", "NumBits", ",", "SelectionDAG", "&", "DAG", ",", "const", "TargetLowering", "&", "TLI", ",", "DebugLoc", "dl", ")", "{", "bool", "isMMX", "=", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ";", "MVT", "ShVT", "=", "isMMX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "Opc", "=", "isLeft", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SrcOp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ShVT", ",", "SrcOp", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "ShVT", ",", "SrcOp", ",", "DAG", ".", "getConstant", "(", "NumBits", ",", "TLI", ".", "getShiftAmountTy", "(", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering160", "Func": "getVShift", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1386, "Length": 112, "Cover_Rate": 0.9032258064516129, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "(", "Offset", ">=", "<NUM_LIT>", "||", "Offset", "<", "-", "<NUM_LIT>", ")", ")", "{", "BaseReg", "=", "RS", "->", "FindUnusedReg", "(", "&", "<STR_LIT>", ")", ";", "if", "(", "!", "BaseReg", ")", "{", "const", "TargetRegisterInfo", "*", "TRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "BaseReg", "=", "RS", "->", "scavengeRegister", "(", "&", "<STR_LIT>", ",", "II", ",", "SPAdj", ")", ";", "assert", "(", "BaseReg", "&&", "<STR_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "PrintReg", "(", "BaseReg", ",", "TRI", ")", "<<", "<STR_LIT>", "<<", "PrintReg", "(", "FrameReg", ",", "TRI", ")", "<<", "<STR_LIT>", "<<", "Offset", "<<", "<STR_LIT>", ")", ";", "(", "void", ")", "TRI", ";", "RS", "->", "setRegUsed", "(", "BaseReg", ")", ";", "}", "unsigned", "AddOpc", "=", "isUInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "AddOpc", ")", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "FrameReg", ")", ".", "addImm", "(", "Offset", ")", ";", "Offset", "=", "<NUM_LIT>", ";", "KillState", "=", "RegState", "::", "Kill", ";", "}", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "assert", "(", "(", "Offset", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "assert", "(", "(", "Offset", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ",", "Reg", ")", ".", "addReg", "(", "BaseReg", ",", "KillState", ")", ".", "addImm", "(", "Offset", ")", ".", "addMemOperand", "(", "*", "MI", ".", "memoperands_begin", "(", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "assert", "(", "(", "Offset", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "assert", "(", "(", "Offset", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", ".", "addReg", "(", "Reg", ",", "getKillRegState", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ")", ")", ".", "addReg", "(", "BaseReg", ",", "KillState", ")", ".", "addImm", "(", "Offset", ")", ".", "addMemOperand", "(", "*", "MI", ".", "memoperands_begin", "(", ")", ")", ";"], "File": "ARCRegisterInfo3", "Func": "ReplaceFrameIndex", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1387, "Length": 393, "Cover_Rate": 0.5981735159817352, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "nodeCost", "!=", "WorstCaseGlobalEnsureFilling", ".", "end", "(", ")", "&&", "!", "Node", "->", "isDead", "(", ")", ")", ";", "return", "nodeCost", "->", "second", ";"], "ground_truth": ["}"], "File": "PatmosStackCacheAnalysis", "Func": "getGlobalEnsureFilling", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 1388, "Length": 24, "Cover_Rate": 0.5106382978723404, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printVectorIndex", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["O", "<<", "<STR_LIT>", "<<", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", "<<", "<STR_LIT>", ";"], "File": "AArch64InstPrinter", "Func": "printVectorIndex", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1389, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128h", ")", "__builtin_ia32_getexpsh_mask_round", "(", "(", "__v8hf", ")", "__A", ",", "(", "__v8hf", ")", "__B", ",", "(", "__v8hf", ")", "_mm_setzero_ph", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm_getexp_sh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1390, "Length": 33, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "static", "unsigned", "get<ISA_LIT>ImmediateShift", "(", "uint64_t", "TSFlags", ")", "{"], "ground_truth": ["return", "(", "TSFlags", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";"], "File": "PatmosBaseInfo", "Func": "getPatmosImmediateShift", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 1391, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "ShiftRightLogicInByte", "(", "SDValue", "A", ",", "int", "immInByte", ")", "{", "MVT", "VT", "=", "A", ".", "getSimpleValueType", "(", ")", ";", "assert", "(", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "||", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "VT", "!=", "<STR_LIT>", ")", "A", "=", "BITCAST", "(", "A", ",", "<STR_LIT>", ")", ";", "SDValue", "B", "=", "DAG", "->", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", "->", "getConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "A", ",", "Constant", "(", "immInByte", "*", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["return", "B", ";"], "File": "X86ParabixISelLowering", "Func": "ShiftRightLogicInByte", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1392, "Length": 102, "Cover_Rate": 0.8717948717948718, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TargetLoweringBase", "::", "shouldReduceLoadWidth", "(", "N", ",", "ExtTy", ",", "NewVT", ")", ")", "return", "false", ";", "unsigned", "NewSize", "=", "NewVT", ".", "getStoreSizeInBits", "(", ")", ";", "if", "(", "NewSize", "==", "<NUM_LIT>", ")", "return", "true", ";", "EVT", "OldVT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "unsigned", "OldSize", "=", "OldVT", ".", "getStoreSizeInBits", "(", ")", ";", "MemSDNode", "*", "MN", "=", "cast", "<", "MemSDNode", ">", "(", "N", ")", ";"], "ground_truth": ["unsigned", "AS", "=", "MN", "->", "getAddressSpace", "(", ")", ";"], "File": "AMDGPUISelLowering (2)2", "Func": "shouldReduceLoadWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1393, "Length": 75, "Cover_Rate": 0.4411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutStreamer", ".", "EmitIntValue", "(", "S_00B028_VGPRS", "(", "KernelInfo", ".", "VGPRBlocks", ")", "|", "S_00B028_SGPRS", "(", "KernelInfo", ".", "SGPRBlocks", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "STM", ".", "isVGPRSpillingEnabled", "(", "MFI", ")", ")", "{", "OutStreamer", ".", "EmitIntValue", "(", "R_0286E8_SPI_TMPRING_<ISA_LIT>ZE", ",", "<NUM_LIT>", ")", ";", "OutStreamer", ".", "EmitIntValue", "(", "S_0286E8_WAVE<ISA_LIT>ZE", "(", "KernelInfo", ".", "ScratchBlocks", ")", ",", "<NUM_LIT>", ")", ";", "}", "}", "if", "(", "MFI", "->", "getShaderType", "(", ")", "==", "ShaderType", "::", "PIXEL", ")", "{"], "ground_truth": ["OutStreamer", ".", "EmitIntValue", "(", "R_00B02C_SPI_SHADER_PGM_RSRC2_PS", ",", "<NUM_LIT>", ")", ";"], "File": "AMDGPUAsmPrinter32", "Func": "EmitProgramInfoSI", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1394, "Length": 78, "Cover_Rate": 0.3023255813953488, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OptimizeReturned", "(", ")", ":", "FunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "WebAssemblyOptimizeReturned11", "Func": "OptimizeReturned", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1395, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "Reserved", ";"], "File": "TVMRegisterInfo", "Func": "getReservedRegs", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1396, "Length": 10, "Cover_Rate": 0.30303030303030304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "dbgs", "(", ")", "<<", "'\\n'", ")", ";", "Instruction", "*", "InsertionPoint", "=", "findInsertionPoint", "(", "UseIt", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "InsertionPoint", "->", "print", "(", "dbgs", "(", ")", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "'\\n'", ")", ";", "InsertionPoints", "&", "InsertPts", "=", "InsPtsPerFunc", "[", "InsertionPoint", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "]", ";", "if", "(", "isDominated", "(", "InsertionPoint", ",", "UseIt", ",", "InsertPts", ")", ")", "continue", ";", "if", "(", "tryAndMerge", "(", "InsertionPoint", ",", "UseIt", ",", "InsertPts", ")", ")", "continue", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "InsertPts", "[", "InsertionPoint", "]", ".", "push_back", "(", "UseIt", ")", ";", "}"], "ground_truth": ["}"], "File": "AArch64PromoteConstant22", "Func": "computeInsertionPoints", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1397, "Length": 112, "Cover_Rate": 0.4765957446808511, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "<ISA_LIT>TargetLowering", "::", "getSetCCResultType", "(", "const", "DataLayout", "&", "DL", ",", "LLVMContext", "&", "C", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "Subtarget", ".", "useCRBits", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "Subtarget", ".", "hasQPX", "(", ")", ")", "return", "EVT", "::", "getVectorVT", "(", "C", ",", "<STR_LIT>", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ";"], "File": "PPCISelLowering (2)2", "Func": "getSetCCResultType", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1398, "Length": 63, "Cover_Rate": 0.8181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vaddl_s16", "(", "int16x4_t", "__a", ",", "int16x4_t", "__b", ")", "{", "return", "(", "int32x4_t", ")", "__builtin_aarch64_saddlv4hi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vaddl_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1399, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>HazardRecognizer", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "const", "ScheduleDAG", "*", "DAG", ")", ":", "ScoreboardHazardRecognizer", "(", "ItinData", ",", "DAG", ",", "<STR_LIT>", ")", ",", "LastMI", "(", "nullptr", ")", "{"], "ground_truth": ["}"], "File": "ARMHazardRecognizer", "Func": "ARMHazardRecognizer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1400, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSymbol", "*", "RelocSymbol", "=", "<ISA_LIT>FI", "->", "getPICOffsetSymbol", "(", ")", ";", "MCSymbol", "*", "PICBase", "=", "MF", "->", "getPICBaseSymbol", "(", ")", ";", "OutStreamer", "->", "EmitLabel", "(", "RelocSymbol", ")", ";", "const", "MCExpr", "*", "OffsExpr", "=", "MCBinaryExpr", "::", "createSub", "(", "MCSymbolRefExpr", "::", "create", "(", "OutContext", ".", "getOrCreateSymbol", "(", "Twine", "(", "<STR_LIT>", ")", ")", ",", "OutContext", ")", ",", "MCSymbolRefExpr", "::", "create", "(", "PICBase", ",", "OutContext", ")", ",", "OutContext", ")", ";", "OutStreamer", "->", "EmitValue", "(", "OffsExpr", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "EmitLabel", "(", "CurrentFnSym", ")", ";", "return", ";", "}", "else", "return", "AsmPrinter", "::", "EmitFunctionEntryLabel", "(", ")", ";", "}", "if", "(", "Subtarget", "->", "isELFv2ABI", "(", ")", ")", "{", "if", "(", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", "&&", "!", "MF", "->", "getRegInfo", "(", ")", ".", "use_empty", "(", "<STR_LIT>", ")", ")", "{", "const", "<ISA_LIT>FunctionInfo", "*", "<ISA_LIT>FI", "=", "MF", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "MCSymbol", "*", "TOCSymbol", "=", "OutContext", ".", "getOrCreateSymbol", "(", "StringRef", "(", "<STR_LIT>", ")", ")", ";", "MCSymbol", "*", "GlobalEPSymbol", "=", "<ISA_LIT>FI", "->", "getGlobalEPSymbol", "(", ")", ";", "const", "MCExpr", "*", "TOCDeltaExpr", "=", "MCBinaryExpr", "::", "createSub", "(", "MCSymbolRefExpr", "::", "create", "(", "TOCSymbol", ",", "OutContext", ")", ",", "MCSymbolRefExpr", "::", "create", "(", "GlobalEPSymbol", ",", "OutContext", ")", ",", "OutContext", ")", ";", "OutStreamer", "->", "EmitLabel", "(", "<ISA_LIT>FI", "->", "getTOCOffsetSymbol", "(", ")", ")", ";", "OutStreamer", "->", "EmitValue", "(", "TOCDeltaExpr", ",", "<NUM_LIT>", ")", ";", "}", "return", "AsmPrinter", "::", "EmitFunctionEntryLabel", "(", ")", ";", "}"], "ground_truth": ["MCSectionSubPair", "Current", "=", "OutStreamer", "->", "getCurrentSection", "(", ")", ";"], "File": "PPCAsmPrinter101", "Func": "EmitFunctionEntryLabel", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1401, "Length": 233, "Cover_Rate": 0.5177777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OS", ".", "EmitIntValue", "(", "GPRInfoSet", "?", "GPROffset", ":", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "OS", ".", "EmitIntValue", "(", "FPRInfoSet", "?", "FPRBitMask", ":", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "OS", ".", "EmitIntValue", "(", "FPRInfoSet", "?", "FPROffset", ":", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "OS", ".", "EmitIntValue", "(", "FrameInfoSet", "?", "FrameOffset", ":", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "OS", ".", "EmitIntValue", "(", "FrameInfoSet", "?", "FrameReg", ":", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "OS", ".", "EmitIntValue", "(", "FrameInfoSet", "?", "ReturnReg", ":", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["GPRInfoSet", "=", "FPRInfoSet", "=", "FrameInfoSet", "=", "false", ";"], "File": "MipsTargetStreamer20", "Func": "emitDirectiveEnd", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1402, "Length": 86, "Cover_Rate": 0.37719298245614036, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_shldi_epi32", "(", "__mmask16", "__A", ",", "__m512i", "__B", ",", "__m512i", "__C", ",", "int", "__D", ")", "{"], "ground_truth": ["return", "(", "__m512i", ")", "__builtin_ia32_vpshld_v16si_mask", "(", "(", "__v16si", ")", "__B", ",", "(", "__v16si", ")", "__C", ",", "__D", ",", "(", "__v16si", ")", "_mm512_setzero_si512", "(", ")", ",", "(", "__mmask16", ")", "__A", ")", ";"], "File": "avx512vbmi2intrin", "Func": "_mm512_maskz_shldi_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1403, "Length": 59, "Cover_Rate": 0.9833333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PassConfig", "::", "addGlobalInstructionSelect", "(", ")", "{"], "ground_truth": ["addPass", "(", "new", "InstructionSelect", "(", ")", ")", ";"], "File": "RISCVTargetMachine", "Func": "addGlobalInstructionSelect", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1404, "Length": 15, "Cover_Rate": 0.7894736842105263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OptimizeReturned", "(", ")", ":", "FunctionPass", "(", "ID", ")", ",", "DT", "(", "nullptr", ")", "{"], "ground_truth": ["}"], "File": "WebAssemblyOptimizeReturned (2)", "Func": "OptimizeReturned", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1405, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "PDep", ":", "SDep", ".", "getSUnit", "(", ")", "->", "Preds", ")", "{", "auto", "PSU", "=", "PDep", ".", "getSUnit", "(", ")", ";", "assert", "(", "!", "PSU", "->", "isBoundaryNode", "(", ")", ")", ";", "if", "(", "PSU", "!=", "SU", "&&", "!", "isScheduled", "(", "PSU", ")", ")", "{", "wouldBeScheduled", "=", "false", ";"], "ground_truth": ["break", ";"], "File": "GCNMinRegStrategy", "Func": "getReadySuccessors", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1406, "Length": 52, "Cover_Rate": 0.5252525252525253, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "SizeNode", "=", "DAG", ".", "getConstant", "(", "Flags", ".", "getByValSize", "(", ")", ",", "dl", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "DAG", ".", "getMemcpy", "(", "Chain", ",", "dl", ",", "Dst", ",", "Src", ",", "SizeNode", ",", "Flags", ".", "getNonZeroByValAlign", "(", ")", ",", "false", ",", "false", ",", "false", ",", "MachinePointerInfo", "(", ")", ",", "MachinePointerInfo", "(", ")", ")", ";"], "File": "HexagonISelLowering100", "Func": "CreateCopyOfByValArgument", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1407, "Length": 54, "Cover_Rate": 0.6352941176470588, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "SVOp", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "is128BitVector", "(", ")", ")", "return", "false", ";", "if", "(", "isVectorShiftLeft", "(", "SVOp", ",", "DAG", ",", "isLeft", ",", "ShVal", ",", "ShAmt", ")", "||", "isVectorShiftRight", "(", "SVOp", ",", "DAG", ",", "isLeft", ",", "ShVal", ",", "ShAmt", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)2", "Func": "isVectorShift", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1408, "Length": 52, "Cover_Rate": 0.6753246753246753, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "SSECC", ";", "bool", "Swap", "=", "false", ";", "switch", "(", "SetCCOpcode", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "SSECC", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Swap", "=", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "SSECC", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Swap", "=", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "SSECC", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "SSECC", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "SSECC", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Swap", "=", "true", ";", "case", "<STR_LIT>", ":", "SSECC", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Swap", "=", "true", ";", "case", "<STR_LIT>", ":", "SSECC", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "SSECC", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "SSECC", "=", "<NUM_LIT>", ";", "break", ";", "}", "if", "(", "Swap", ")", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "if", "(", "SSECC", "==", "<NUM_LIT>", ")", "{", "unsigned", "CC0", ",", "CC1", ";", "unsigned", "CombineOpc", ";", "if", "(", "SetCCOpcode", "==", "<STR_LIT>", ")", "{", "CC0", "=", "<NUM_LIT>", ";", "CC1", "=", "<NUM_LIT>", ";", "CombineOpc", "=", "<STR_LIT>", ";", "}", "else", "{", "assert", "(", "SetCCOpcode", "==", "<STR_LIT>", ")", ";", "CC0", "=", "<NUM_LIT>", ";", "CC1", "=", "<NUM_LIT>", ";", "CombineOpc", "=", "<STR_LIT>", ";", "}", "SDValue", "Cmp0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op0", ",", "Op1", ",", "DAG", ".", "getConstant", "(", "CC0", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Cmp1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op0", ",", "Op1", ",", "DAG", ".", "getConstant", "(", "CC1", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "CombineOpc", ",", "dl", ",", "VT", ",", "Cmp0", ",", "Cmp1", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering178", "Func": "LowerVSETCC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1409, "Length": 292, "Cover_Rate": 0.3208791208791209, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerFP_TO_INT", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "bool", "IsStrict", "=", "Op", "->", "isStrictFPOpcode", "(", ")", ";", "SDValue", "SrcVal", "=", "Op", ".", "getOperand", "(", "IsStrict", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "SrcVal", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "return", "LowerVectorFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "if", "(", "SrcVal", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "!", "Subtarget", "->", "hasFullFP16", "(", ")", ")", "{", "assert", "(", "!", "IsStrict", "&&", "<STR_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "return", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SrcVal", ")", ")", ";", "}", "if", "(", "SrcVal", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", "{", "return", "Op", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering (2)2", "Func": "LowerFP_TO_INT", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1410, "Length": 144, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeThumbAddrModeIS", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodetGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeThumbAddrModeIS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1411, "Length": 91, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "unsigned", "long", "long", "sh_media_MSUB_L", "(", "unsigned", "long", "long", "mm", ",", "unsigned", "long", "long", "mn", ")", "{", "typedef", "float", "v2si", "__attribute__", "(", "(", "mode", "(", "V2SI", ")", ")", ")", ";", "return", "(", "unsigned", "long", "long", ")", "__builtin_subv2si3", "(", "(", "v2si", ")", "mm", ",", "(", "v2si", ")", "mn", ")", ";"], "ground_truth": ["}"], "File": "ushmedia1", "Func": "sh_media_MSUB_L", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1412, "Length": 51, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "&", "QRI", "=", "getRegisterInfo", "(", ")", ";", "const", "uint64_t", "F", "=", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", ";", "return", "(", "(", "F", ">>", "<STR_LIT>", ")", "&", "<STR_LIT>", "&", "QRI", ".", "Subtarget", ".", "hasV4TOps", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "HexagonInstrInfo11", "Func": "mayBeNewStore", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1413, "Length": 41, "Cover_Rate": 0.7192982456140351, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addRegOffset", "(", "MIB", ",", "leaInReg", ",", "true", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "Src2", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "isKill2", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "unsigned", "leaInReg2", "=", "<NUM_LIT>", ";", "MachineInstr", "*", "InsMI2", "=", "nullptr", ";", "if", "(", "Src", "==", "Src2", ")", "{", "addRegReg", "(", "MIB", ",", "leaInReg", ",", "true", ",", "leaInReg", ",", "false", ")", ";", "}", "else", "{", "if", "(", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "is64Bit", "(", ")", ")", "leaInReg2", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "else", "leaInReg2", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "MFI", ",", "&", "*", "MIB", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ",", "leaInReg2", ")", ";", "InsMI2", "=", "BuildMI", "(", "*", "MFI", ",", "&", "*", "MIB", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "TargetOpcode", "::", "COPY", ")", ")", ".", "addReg", "(", "leaInReg2", ",", "RegState", "::", "Define", ",", "<STR_LIT>", ")", ".", "addReg", "(", "Src2", ",", "getKillRegState", "(", "isKill2", ")", ")", ";", "addRegReg", "(", "MIB", ",", "leaInReg", ",", "true", ",", "leaInReg2", ",", "true", ")", ";", "}", "if", "(", "LV", "&&", "isKill2", "&&", "InsMI2", ")", "LV", "->", "replaceKillInstruction", "(", "Src2", ",", "MI", ",", "InsMI2", ")", ";", "break", ";", "}", "}", "MachineInstr", "*", "NewMI", "=", "MIB", ";"], "ground_truth": ["MachineInstr", "*", "ExtMI", "=", "BuildMI", "(", "*", "MFI", ",", "MBBI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "TargetOpcode", "::", "COPY", ")", ")", ".", "addReg", "(", "Dest", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "isDead", ")", ")", ".", "addReg", "(", "leaOutReg", ",", "RegState", "::", "Kill", ",", "<STR_LIT>", ")", ";"], "File": "X86InstrInfo71", "Func": "convertToThreeAddressWithLEA", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1414, "Length": 289, "Cover_Rate": 0.37146529562982006, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "MachineBasicBlock", "*", "TopBlock", "=", "L", "->", "getTopBlock", "(", ")", ";", "MachineBasicBlock", "*", "ExitingBlock", "=", "L", "->", "findLoopControlBlock", "(", ")", ";", "MachineBasicBlock", "*", "LoopStart", "=", "nullptr", ";", "if", "(", "ExitingBlock", "!=", "L", "->", "getLoopLatch", "(", ")", ")", "{", "MachineBasicBlock", "*", "TB", "=", "nullptr", ",", "*", "FB", "=", "nullptr", ";", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "Cond", ";", "if", "(", "TII", "->", "analyzeBranch", "(", "*", "ExitingBlock", ",", "TB", ",", "FB", ",", "Cond", ",", "false", ")", ")", "return", "false", ";", "if", "(", "L", "->", "contains", "(", "TB", ")", ")", "LoopStart", "=", "TB", ";", "else", "if", "(", "L", "->", "contains", "(", "FB", ")", ")", "LoopStart", "=", "FB", ";", "else", "return", "false", ";", "}", "else", "LoopStart", "=", "TopBlock", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "L", "->", "dump", "(", ")", ")", ";", "DebugLoc", "DL", ";", "if", "(", "InsertPos", "!=", "Preheader", "->", "end", "(", ")", ")", "DL", "=", "InsertPos", "->", "getDebugLoc", "(", ")", ";", "if", "(", "TripCount", "->", "isReg", "(", ")", ")", "{", "unsigned", "CountReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "Preheader", ",", "InsertPos", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "CountReg", ")", ".", "addReg", "(", "TripCount", "->", "getReg", "(", ")", ",", "<NUM_LIT>", ",", "TripCount", "->", "getSubReg", "(", ")", ")", ";", "BuildMI", "(", "*", "Preheader", ",", "InsertPos", ",", "DL", ",", "TII", "->", "get", "(", "LOOP_r", ")", ")", ".", "addMBB", "(", "LoopStart", ")", ".", "addReg", "(", "CountReg", ")", ";", "}", "else", "{", "assert", "(", "TripCount", "->", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "int64_t", "CountImm", "=", "TripCount", "->", "getImm", "(", ")", ";", "if", "(", "!", "TII", "->", "isValidOffset", "(", "LOOP_i", ",", "CountImm", ")", ")", "{", "unsigned", "CountReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "Preheader", ",", "InsertPos", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "CountReg", ")", ".", "addImm", "(", "CountImm", ")", ";", "BuildMI", "(", "*", "Preheader", ",", "InsertPos", ",", "DL", ",", "TII", "->", "get", "(", "LOOP_r", ")", ")", ".", "addMBB", "(", "LoopStart", ")", ".", "addReg", "(", "CountReg", ")", ";"], "ground_truth": ["}", "else", "BuildMI", "(", "*", "Preheader", ",", "InsertPos", ",", "DL", ",", "TII", "->", "get", "(", "LOOP_i", ")", ")", ".", "addMBB", "(", "LoopStart", ")", ".", "addImm", "(", "CountImm", ")", ";"], "File": "HexagonHardwareLoops10", "Func": "convertToHardwareLoop", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1415, "Length": 363, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "Count", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "OW", "->", "WriteZeros", "(", "Count", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SNESAsmBackend", "Func": "writeNopData", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1416, "Length": 24, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m128", "_mm_set_ss", "(", "float", "__F", ")", "{"], "ground_truth": ["return", "(", "__m128", ")", "__builtin_ia32_loadss", "(", "&", "__F", ")", ";"], "File": "xmmintrin4", "Func": "_mm_set_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1417, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "slow3OpsLEA", "(", ")", "const", "{"], "ground_truth": ["return", "Slow3OpsLEA", ";"], "File": "X86Subtarget100", "Func": "slow3OpsLEA", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1418, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask8", ")", "__builtin_ia32_ucmpq512_mask", "(", "(", "__v8di", ")", "__X", ",", "(", "__v8di", ")", "__Y", ",", "__P", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_mask_cmp_epu64_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1419, "Length": 25, "Cover_Rate": 0.46296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>DAGToDAGISel", "(", "<ISA_LIT>TargetMachine", "&", "tm", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", ":", "SelectionDAGISel", "(", "tm", ")", ",", "TM", "(", "tm", ")", "{"], "ground_truth": ["}"], "File": "AAPISelDAGToDAG", "Func": "AAPDAGToDAGISel", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1420, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "Lexer", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", "&&", "Name", ".", "startswith", "(", "<STR_LIT>", ")", "&&", "Operands", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "Operands", ".", "erase", "(", "Operands", ".", "begin", "(", ")", ",", "Operands", ".", "begin", "(", ")", "+", "<NUM_LIT>", ")", ";", "Operands", ".", "insert", "(", "Operands", ".", "begin", "(", ")", ",", "<STR_LIT>", "(", "<STR_LIT>", ",", "NameLoc", ")", ")", ";", "}", "while", "(", "Lexer", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", "&&", "Lexer", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Lexer", ".", "Lex", "(", ")", ";", "if", "(", "parseOperand", "(", "&", "Operands", ",", "Mnemonic", ")", "!=", "MatchOperand_Success", ")", "return", "true", ";", "}", "if", "(", "IsMemoryAssignmentError", "(", "Operands", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "<STR_LIT>", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "LanaiAsmParser12", "Func": "ParseInstruction", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1421, "Length": 137, "Cover_Rate": 0.4521452145214521, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "SMLoc", "Loc", "=", "Tok", ".", "getLoc", "(", ")", ";", "const", "char", "*", "EndPtr", "=", "Tok", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "+", "LineBuf", ".", "size", "(", ")", ";", "while", "(", "true", ")", "{", "End", "=", "Tok", ".", "getEndLoc", "(", ")", ";", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "assert", "(", "End", ".", "getPointer", "(", ")", "<=", "EndPtr", "&&", "<STR_LIT>", ")", ";", "if", "(", "End", ".", "getPointer", "(", ")", "==", "EndPtr", ")", "break", ";", "}", "Identifier", "=", "LineBuf", ";", "if", "(", "!", "Result", ")", "{", "StringRef", "InternalName", "=", "SemaCallback", "->", "LookupInlineAsmLabel", "(", "Identifier", ",", "getSourceManager", "(", ")", ",", "Loc", ",", "false", ")", ";", "assert", "(", "InternalName", ".", "size", "(", ")", "&&", "<STR_LIT>", ")", ";", "InstInfo", "->", "AsmRewrites", "->", "push_back", "(", "AsmRewrite", "(", "AOK_Label", ",", "Loc", ",", "Identifier", ".", "size", "(", ")", ",", "InternalName", ")", ")", ";", "}", "MCSymbol", "*", "Sym", "=", "getContext", "(", ")", ".", "GetOrCreateSymbol", "(", "Identifier", ")", ";"], "ground_truth": ["MCSymbolRefExpr", "::", "VariantKind", "Variant", "=", "MCSymbolRefExpr", "::", "VK_None", ";"], "File": "X86AsmParser100", "Func": "ParseIntelIdentifier", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1422, "Length": 172, "Cover_Rate": 0.6417910447761194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "TmpR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "unsigned", "TfrOpc", "=", "(", "Opc", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "B", ",", "It", ",", "DL", ",", "HII", ".", "get", "(", "TfrOpc", ")", ",", "TmpR", ")", ".", "addReg", "(", "SrcR", ",", "getKillRegState", "(", "IsKill", ")", ")", ";"], "ground_truth": ["BuildMI", "(", "B", ",", "It", ",", "DL", ",", "HII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "TmpR", ",", "RegState", "::", "Kill", ")", ".", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";"], "File": "HexagonFrameLowering11", "Func": "expandStoreInt", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1423, "Length": 102, "Cover_Rate": 0.41295546558704455, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "{", "SDValue", "N0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "MayFoldLoad", "(", "N0", ")", "&&", "IsFoldableRMW", "(", "N0", ",", "Op", ")", ")", "return", "false", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Commute", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "{", "SDValue", "N0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "MayFoldLoad", "(", "N1", ")", "&&", "(", "!", "Commute", "||", "!", "isa", "<", "ConstantSDNode", ">", "(", "N0", ")", "||", "(", "Op", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "IsFoldableRMW", "(", "N1", ",", "Op", ")", ")", ")", ")", "return", "false", ";", "if", "(", "MayFoldLoad", "(", "N0", ")", "&&", "(", "(", "Commute", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "N1", ")", ")", "||", "(", "Op", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "IsFoldableRMW", "(", "N0", ",", "Op", ")", ")", ")", ")", "return", "false", ";", "if", "(", "IsFoldableAtomicRMW", "(", "N0", ",", "Op", ")", "||", "(", "Commute", "&&", "IsFoldableAtomicRMW", "(", "N1", ",", "Op", ")", ")", ")", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "X86ISelLowering", "Func": "IsDesirableToPromoteOp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1424, "Length": 187, "Cover_Rate": 0.3816326530612245, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "static", "bool", "isGlobalRelativeToPICBase", "(", "unsigned", "char", "TargetFlag", ")", "{", "switch", "(", "TargetFlag", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";"], "ground_truth": ["}"], "File": "M68kBaseInfo", "Func": "isGlobalRelativeToPICBase", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1425, "Length": 30, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "isVector", "(", ")", "&&", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "Op", "(", "N", ",", "<NUM_LIT>", ")", ";", "if", "(", "SDValue", "Res", "=", "combine<ISA_LIT>ShufflesRecursively", "(", "{", "Op", "}", ",", "<NUM_LIT>", ",", "Op", ",", "{", "<NUM_LIT>", "}", ",", "{", "}", ",", "<NUM_LIT>", ",", "false", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ")", "{", "DCI", ".", "CombineTo", "(", "N", ",", "Res", ")", ";", "return", "SDValue", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "X86ISelLowering102", "Func": "combineAndnp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1426, "Length": 79, "Cover_Rate": 0.43169398907103823, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", "->", "begin", "(", ")", ",", "EE", "=", "MBB", "->", "end", "(", ")", ";", "MBBI", "!=", "EE", ";", "++", "MBBI", ")", "BlockSize", "+=", "TII", "->", "GetInstSizeInBytes", "(", "MBBI", ")", ";", "BlockSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "=", "BlockSize", ";", "FuncSize", "+=", "BlockSize", ";", "}", "if", "(", "FuncSize", "<", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", "{", "BlockSizes", ".", "clear", "(", ")", ";", "return", "false", ";", "}", "bool", "MadeChange", "=", "true", ";", "bool", "EverMadeChange", "=", "false", ";", "while", "(", "MadeChange", ")", "{", "MadeChange", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MFI", ";", "unsigned", "MBBStartOffset", "=", "<NUM_LIT>", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineBasicBlock", "*", "Dest", "=", "nullptr", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "!", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "Dest", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "else", "if", "(", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "!", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "Dest", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "else", "if", "(", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "!", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "Dest", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "!", "Dest", ")", "{", "MBBStartOffset", "+=", "TII", "->", "GetInstSizeInBytes", "(", "I", ")", ";", "continue", ";", "}", "int", "BranchSize", ";", "if", "(", "Dest", "->", "getNumber", "(", ")", "<=", "MBB", ".", "getNumber", "(", ")", ")", "{", "BranchSize", "=", "MBBStartOffset", ";", "for", "(", "unsigned", "i", "=", "Dest", "->", "getNumber", "(", ")", ",", "e", "=", "MBB", ".", "getNumber", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BranchSize", "+=", "BlockSizes", "[", "i", "]", ";", "}", "else", "{", "BranchSize", "=", "-", "MBBStartOffset", ";", "for", "(", "unsigned", "i", "=", "MBB", ".", "getNumber", "(", ")", ",", "e", "=", "Dest", "->", "getNumber", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BranchSize", "+=", "BlockSizes", "[", "i", "]", ";", "}", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "BranchSize", ")", ")", "{"], "ground_truth": ["MBBStartOffset", "+=", "<NUM_LIT>", ";"], "File": "PPCBranchSelector14", "Func": "runOnMachineFunction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1427, "Length": 442, "Cover_Rate": 0.39464285714285713, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsConstantImm", "=", "evaluateConstantImm", "(", "getImm", "(", ")", ",", "Imm", ",", "VK", ")", ";", "return", "IsConstantImm", "&&", "(", "Imm", "!=", "<NUM_LIT>", ")", "&&", "isShiftedInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "Imm", ")", "&&", "VK", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ";"], "ground_truth": ["}"], "File": "RISCVAsmParser (2)", "Func": "isSImm10Lsb0000NonZero", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1428, "Length": 40, "Cover_Rate": 0.5882352941176471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "}", "assert", "(", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "Cond", "[", "<NUM_LIT>", "]", ".", "setImm", "(", "getOppositeBranchOpcode", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "RISCVInstrInfo2", "Func": "reverseBranchCondition", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1429, "Length": 43, "Cover_Rate": 0.589041095890411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "SparcISelLowering74", "Func": "IntCondCCodeToICC", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1430, "Length": 60, "Cover_Rate": 0.46875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "LoADDI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "LoADDI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getTargetFlags", "(", ")", "!=", "<STR_LIT>", "||", "LoADDI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getType", "(", ")", "!=", "MachineOperand", "::", "MO_GlobalAddress", "||", "LoADDI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOffset", "(", ")", "!=", "<NUM_LIT>", "||", "!", "MRI", "->", "hasOneUse", "(", "LoADDI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "RISCVMergeBaseOffset6", "Func": "detectLuiAddiGlobal", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1431, "Length": 75, "Cover_Rate": 0.3865979381443299, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "EmitCFIEndProcImpl", "(", "MCDwarfFrameInfo", "&", "Frame", ")", "{", "RecordProcEnd", "(", "Frame", ")", ";"], "ground_truth": ["}"], "File": "PatmosInstrInfo", "Func": "EmitCFIEndProcImpl", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 1432, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "int", "WaitStates", "=", "-", "<NUM_LIT>", ";", "for", "(", "MachineInstr", "*", "MI", ":", "EmittedInstrs", ")", "{"], "ground_truth": ["++", "WaitStates", ";"], "File": "GCNHazardRecognizer41", "Func": "getWaitStatesSinceDef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1433, "Length": 36, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AlignBranchType", ".", "addKind", "(", "<STR_LIT>", ")", ";", "AlignBranchType", ".", "addKind", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "<ISA_LIT>AlignBranchBoundary", ".", "getNumOccurrences", "(", ")", ")", "AlignBoundary", "=", "assumeAligned", "(", "<ISA_LIT>AlignBranchBoundary", ")", ";"], "ground_truth": ["if", "(", "<ISA_LIT>AlignBranch", ".", "getNumOccurrences", "(", ")", ")", "AlignBranchType", "=", "<ISA_LIT>AlignBranchKindLoc", ";"], "File": "X86AsmBackend17", "Func": "X86AsmBackend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1434, "Length": 42, "Cover_Rate": 0.4077669902912621, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isRegOrImmWithInputMods", "(", "Desc", ",", "Inst", ".", "getNumOperands", "(", ")", ")", ")", "{", "Op", ".", "addRegOrImmWithInputModsOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "I", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "skippedVcc", "=", "false", ";", "}", "if", "(", "Inst", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "{", "switch", "(", "BasicInstType", ")", "{", "case", "<STR_LIT>", ":", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "<ISA_LIT>Operand", "::", "ImmTyClamp<ISA_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "<STR_LIT>", "(", "Inst", ".", "getOpcode", "(", ")", ",", "<STR_LIT>", "::", "omod", ")", "!=", "-", "<NUM_LIT>", ")", "{", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "<ISA_LIT>Operand", "::", "ImmTyOMod<ISA_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "<ISA_LIT>Operand", "::", "ImmTySdwaDstSel", ",", "SdwaSel", "::", "DWORD", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "<ISA_LIT>Operand", "::", "ImmTySdwaDstUnused", ",", "DstUnused", "::", "UNUSED_PRESERVE", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "<ISA_LIT>Operand", "::", "ImmTySdwaSrc0Sel", ",", "SdwaSel", "::", "DWORD", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "<ISA_LIT>Operand", "::", "ImmTyClamp<ISA_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "<STR_LIT>", "(", "Inst", ".", "getOpcode", "(", ")", ",", "<STR_LIT>", "::", "omod", ")", "!=", "-", "<NUM_LIT>", ")", "{", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "<ISA_LIT>Operand", "::", "ImmTyOMod<ISA_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "<ISA_LIT>Operand", "::", "ImmTySdwaDstSel", ",", "SdwaSel", "::", "DWORD", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "<ISA_LIT>Operand", "::", "ImmTySdwaDstUnused", ",", "DstUnused", "::", "UNUSED_PRESERVE", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "<ISA_LIT>Operand", "::", "ImmTySdwaSrc0Sel", ",", "SdwaSel", "::", "DWORD", ")", ";"], "ground_truth": ["addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "<ISA_LIT>Operand", "::", "ImmTySdwaSrc1Sel", ",", "SdwaSel", "::", "DWORD", ")", ";"], "File": "AMDGPUAsmParser15", "Func": "cvtSDWA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1435, "Length": 318, "Cover_Rate": 0.4380165289256198, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "resetTargetOptions", "(", "F", ")", ";", "I", "=", "llvm", "::", "make_unique", "<", "<ISA_LIT>Subtarget", ">", "(", "TargetTriple", ",", "CPU", ",", "FS", ",", "*", "this", ",", "isLittle", ",", "F", ".", "optForMinSize", "(", ")", ")", ";", "if", "(", "!", "I", "->", "isThumb", "(", ")", "&&", "!", "I", "->", "has<ISA_LIT>Ops", "(", ")", ")", "F", ".", "getContext", "(", ")", ".", "emitError", "(", "<STR_LIT>", "+", "F", ".", "getName", "(", ")", "+", "<STR_LIT>", "<STR_LIT>", ")", ";", "}", "return", "I", ".", "get", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine50", "Func": "getSubtargetImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1436, "Length": 77, "Cover_Rate": 0.33047210300429186, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "REG_P", "(", "SET_DEST", "(", "PATTERN", "(", "insn", ")", ")", ")", "&&", "reg_set_p", "(", "SET_DEST", "(", "PATTERN", "(", "insn", ")", ")", ",", "dep", ")", ")", "{", "if", "(", "(", "attr_type_insn", "==", "TYPE_FMACS", "||", "attr_type_insn", "==", "TYPE_FMACD", ")", "&&", "(", "attr_type_dep", "==", "TYPE_FMACS", "||", "attr_type_dep", "==", "TYPE_FMACD", ")", ")", "{", "if", "(", "dep_type", "==", "REG_DEP_OUTPUT", ")", "*", "cost", "=", "insn_default_latency", "(", "dep", ")", "-", "<NUM_LIT>", ";", "else", "*", "cost", "=", "insn_default_latency", "(", "dep", ")", ";", "return", "false", ";", "}", "else", "{", "if", "(", "dep_type", "==", "REG_DEP_OUTPUT", ")", "*", "cost", "=", "insn_default_latency", "(", "dep", ")", "+", "<NUM_LIT>", ";", "else", "*", "cost", "=", "insn_default_latency", "(", "dep", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "arm", "Func": "cortex_a9_sched_adjust_cost", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1437, "Length": 110, "Cover_Rate": 0.4365079365079365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<STR_LIT>", "<<", "MF", ".", "getName", "(", ")", "<<", "'\\n'", ")", ";", "releaseMemory", "(", ")", ";"], "ground_truth": ["auto", "&", "MDT", "=", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";"], "File": "WebAssemblyExceptionInfo1", "Func": "runOnMachineFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1438, "Length": 33, "Cover_Rate": 0.5076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "*", "PtrTy", "=", "Ptr", "->", "getType", "(", ")", ";", "Type", "*", "ElemTy", "=", "PtrTy", "->", "getPointerElementType", "(", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "&", "I", ")", ";", "if", "(", "ElemTy", "==", "v16i8", ")", "{", "Value", "*", "BitCast", "=", "Builder", ".", "CreateBitCast", "(", "Ptr", ",", "PointerType", "::", "get", "(", "v4i32", ",", "PtrTy", "->", "getPointerAddressSpace", "(", ")", ")", ")", ";", "LoadInst", "*", "Load", "=", "Builder", ".", "CreateLoad", "(", "BitCast", ")", ";", "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "MDNode", "*", ">", ",", "<NUM_LIT>", ">", "MD", ";", "I", ".", "getAllMetadataOtherThanDebugLoc", "(", "MD", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MD", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Load", "->", "setMetadata", "(", "MD", "[", "i", "]", ".", "first", ",", "MD", "[", "i", "]", ".", "second", ")", ";", "}"], "ground_truth": ["Value", "*", "BitCastLoad", "=", "Builder", ".", "CreateBitCast", "(", "Load", ",", "I", ".", "getType", "(", ")", ")", ";"], "File": "SITypeRewriter10", "Func": "visitLoadInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1439, "Length": 154, "Cover_Rate": 0.8148148148148148, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "if", "(", "Op", "==", "<STR_LIT>", ")", "Ops", "=", "{", "Chain", ",", "Dst", ",", "LenAdj", ",", "Byte", "}", ";", "else", "Ops", "=", "{", "Chain", ",", "Dst", ",", "Src", ",", "LenAdj", "}", ";", "return", "DAG", ".", "getNode", "(", "Op", ",", "DL", ",", "VTs", ",", "Ops", ")", ";"], "ground_truth": ["}"], "File": "SystemZSelectionDAGInfo12", "Func": "createMemMemNode", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1440, "Length": 54, "Cover_Rate": 0.453781512605042, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasV8MBaselineOps", "(", ")", "const", "{"], "ground_truth": ["return", "HasV8MBaselineOps", ";"], "File": "ARMSubtarget (2)3", "Func": "hasV8MBaselineOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1441, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "Opc", "==", "<STR_LIT>", ")", "||", "(", "Opc", "==", "<STR_LIT>", ")", "||", "(", "Opc", "==", "<STR_LIT>", ")", "||", "(", "Opc", "==", "<STR_LIT>", ")", "||", "(", "Opc", "==", "<STR_LIT>", ")", "||", "(", "Opc", "==", "<STR_LIT>", ")", "||", "(", "Opc", "==", "<STR_LIT>", ")", "||", "(", "Opc", "==", "<STR_LIT>", ")", "||", "(", "Opc", "==", "<STR_LIT>", ")", ")", "{", "if", "(", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", ")", "&&", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "&&", "(", "isZeroImm", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "}"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "MipsSEInstrInfo1", "Func": "isStoreToStackSlot", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1442, "Length": 128, "Cover_Rate": 0.7441860465116279, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32_t", "Value32", "=", "uint32_t", "(", "SplatBits", ")", ";", "assert", "(", "SplatBitSize", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "SDValue", "T", "=", "DAG", ".", "getConstant", "(", "Value32", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "T", ",", "T", ",", "T", ",", "T", ")", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "uint64_t", "f64val", "=", "uint64_t", "(", "SplatBits", ")", ";", "assert", "(", "SplatBitSize", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "SDValue", "T", "=", "DAG", ".", "getConstant", "(", "f64val", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "T", ",", "T", ")", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "unsigned", "short", "Value16", "=", "SplatBits", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "assign", "(", "<NUM_LIT>", ",", "DAG", ".", "getConstant", "(", "Value16", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", ".", "size", "(", ")", ")", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "unsigned", "short", "Value16", "=", "SplatBits", ";", "SDValue", "T", "=", "DAG", ".", "getConstant", "(", "Value16", ",", "EltVT", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "assign", "(", "<NUM_LIT>", ",", "T", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", ".", "size", "(", ")", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "SDValue", "T", "=", "DAG", ".", "getConstant", "(", "unsigned", "(", "SplatBits", ")", ",", "VT", ".", "getVectorElementType", "(", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "T", ",", "T", ",", "T", ",", "T", ")", ";"], "File": "SPUISelLowering11", "Func": "LowerBUILD_VECTOR", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1443, "Length": 299, "Cover_Rate": 0.5684410646387833, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "AARCH64_SPECULATION_HARDENING_NAME", ";"], "File": "AArch64SpeculationHardening", "Func": "getPassName", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1444, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_loaddqusi256_mask", "(", "(", "__v8si", "*", ")", "__P", ",", "(", "__v8si", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin4", "Func": "_mm256_mask_loadu_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1445, "Length": 24, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "&", "MI", "=", "*", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "&", "NewDestBB", ")", ";"], "ground_truth": ["return", "getInstSizeInBytes", "(", "MI", ")", ";"], "File": "AVRInstrInfo", "Func": "insertIndirectBranch", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1446, "Length": 30, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "AllocaTy", "<<", "<STR_LIT>", "<<", "*", "VectorTy", "<<", "'\\n'", ")", ";", "for", "(", "std", "::", "vector", "<", "Value", "*", ">", "::", "iterator", "I", "=", "WorkList", ".", "begin", "(", ")", ",", "E", "=", "WorkList", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Instruction", "*", "Inst", "=", "cast", "<", "Instruction", ">", "(", "*", "I", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "Inst", ")", ";", "switch", "(", "Inst", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Load", ":", "{", "Value", "*", "Ptr", "=", "Inst", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "Index", "=", "calculateVectorIndex", "(", "Ptr", ",", "GEPVectorIdx", ")", ";", "Value", "*", "BitCast", "=", "Builder", ".", "CreateBitCast", "(", "Alloca", ",", "VectorTy", "->", "getPointerTo", "(", "<NUM_LIT>", ")", ")", ";", "Value", "*", "VecValue", "=", "Builder", ".", "CreateLoad", "(", "BitCast", ")", ";", "Value", "*", "ExtractElement", "=", "Builder", ".", "CreateExtractElement", "(", "VecValue", ",", "Index", ")", ";", "Inst", "->", "replaceAllUsesWith", "(", "ExtractElement", ")", ";", "Inst", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "Instruction", "::", "Store", ":", "{", "Value", "*", "Ptr", "=", "Inst", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "Index", "=", "calculateVectorIndex", "(", "Ptr", ",", "GEPVectorIdx", ")", ";", "Value", "*", "BitCast", "=", "Builder", ".", "CreateBitCast", "(", "Alloca", ",", "VectorTy", "->", "getPointerTo", "(", "<NUM_LIT>", ")", ")", ";", "Value", "*", "VecValue", "=", "Builder", ".", "CreateLoad", "(", "BitCast", ")", ";", "Value", "*", "NewVecValue", "=", "Builder", ".", "CreateInsertElement", "(", "VecValue", ",", "Inst", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Index", ")", ";", "Builder", ".", "CreateStore", "(", "NewVecValue", ",", "BitCast", ")", ";", "Inst", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "Instruction", "::", "BitCast", ":", "case", "Instruction", "::", "AddrSpaceCast", ":", "break", ";", "default", ":", "Inst", "->", "dump", "(", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUPromoteAlloca (2)", "Func": "tryPromoteAllocaToVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1447, "Length": 292, "Cover_Rate": 0.5447761194029851, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "i", "!=", "e", "&&", "!", "DefDesc", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ";", "++", "i", ")", "NewMI", ".", "addOperand", "(", "DefMI", "->", "getOperand", "(", "i", ")", ")", ";", "unsigned", "CondCode", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "Invert", ")", "NewMI", ".", "addImm", "(", "getOppositeCondition", "(", "LPCC", "::", "CondCode", "(", "CondCode", ")", ")", ")", ";", "else", "NewMI", ".", "addImm", "(", "CondCode", ")", ";", "NewMI", ".", "copyImplicitOps", "(", "MI", ")", ";", "FalseReg", ".", "setImplicit", "(", ")", ";", "NewMI", ".", "addOperand", "(", "FalseReg", ")", ";", "NewMI", "->", "tieOperands", "(", "<NUM_LIT>", ",", "NewMI", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "SeenMIs", ".", "insert", "(", "NewMI", ")", ";", "SeenMIs", ".", "erase", "(", "DefMI", ")", ";", "if", "(", "DefMI", "->", "getParent", "(", ")", "!=", "MI", ".", "getParent", "(", ")", ")", "NewMI", "->", "clearKillInfo", "(", ")", ";"], "ground_truth": ["DefMI", "->", "eraseFromParent", "(", ")", ";"], "File": "LanaiInstrInfo5", "Func": "optimizeSelect", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1448, "Length": 147, "Cover_Rate": 0.38992042440318303, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>DAGToDAGISel", "(", "<ISA_LIT>TargetMachine", "&", "TM", ")", ":", "SelectionDAGISel", "(", "TM", ")", "{"], "ground_truth": ["}"], "File": "LoongArchISelDAGToDAG", "Func": "LoongArchDAGToDAGISel", "Target": "LoongArch", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1449, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCInstrInfo", "*", "create<ISA_LIT>MCInstrInfo", "(", ")", "{", "MCInstrInfo", "*", "X", "=", "new", "MCInstrInfo", "(", ")", ";", "Init<ISA_LIT>MCInstrInfo", "(", "X", ")", ";", "return", "X", ";"], "ground_truth": ["}"], "File": "P2MCTargetDesc", "Func": "createP2MCInstrInfo", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1450, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "string", "computeDataLayout", "(", "const", "Triple", "&", "TT", ")", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "J2TargetMachine", "Func": "computeDataLayout", "Target": "J2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1451, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vhaddq_m_n_uv4si", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vhaddq_m_n_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1452, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "imm", "=", "SignExtend64", "<", "<NUM_LIT>", ">", "(", "tmp", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "HexagonDisassembler32", "Func": "s12ImmDecoder", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1453, "Length": 29, "Cover_Rate": 0.6041666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "(", "x", "&", "<NUM_LIT>", ")", ")", "continue", ";", "if", "(", "(", "x", "&", "(", "x", "+", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "first_bit", "!=", "NULL", ")", "*", "first_bit", "=", "i", ";", "if", "(", "last_bit", "!=", "NULL", ")", "*", "last_bit", "=", "(", "i", "+", "exact_log2", "(", "x", "^", "(", "x", ">>", "<NUM_LIT>", ")", ")", ")", "&", "<NUM_LIT>", ";", "return", "true", ";", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "tilepro", "Func": "tilepro_bitfield_operand_p", "Target": "tilepro", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 1454, "Length": 71, "Cover_Rate": 0.5725806451612904, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vbrsrq_m_n_f32", "(", "float32x4_t", "__inactive", ",", "float32x4_t", "__a", ",", "int32_t", "__b", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__builtin_mve_vbrsrq_m_n_fv4sf", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vbrsrq_m_n_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1455, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "DataSection", "=", "Ctx", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_ALLOC", "|", "ELF", "::", "SHF_WRITE", "|", "ELF", "::", "XCORE_SHF_DP_SECTION", ",", "SectionKind", "::", "getDataRel", "(", ")", ")", ";", "BSSSection", "=", "Ctx", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_NOBITS", ",", "ELF", "::", "SHF_ALLOC", "|", "ELF", "::", "SHF_WRITE", "|", "ELF", "::", "XCORE_SHF_DP_SECTION", ",", "SectionKind", "::", "getBSS", "(", ")", ")", ";", "MergeableConst4Section", "=", "Ctx", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_ALLOC", "|", "ELF", "::", "SHF_MERGE", "|", "ELF", "::", "XCORE_SHF_CP_SECTION", ",", "SectionKind", "::", "getMergeableConst4", "(", ")", ")", ";", "MergeableConst8Section", "=", "Ctx", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_ALLOC", "|", "ELF", "::", "SHF_MERGE", "|", "ELF", "::", "XCORE_SHF_CP_SECTION", ",", "SectionKind", "::", "getMergeableConst8", "(", ")", ")", ";", "MergeableConst16Section", "=", "Ctx", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_ALLOC", "|", "ELF", "::", "SHF_MERGE", "|", "ELF", "::", "XCORE_SHF_CP_SECTION", ",", "SectionKind", "::", "getMergeableConst16", "(", ")", ")", ";", "TLSDataSection", "=", "DataSection", ";", "TLSBSSSection", "=", "BSSSection", ";", "ReadOnlySection", "=", "Ctx", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_ALLOC", "|", "ELF", "::", "XCORE_SHF_CP_SECTION", ",", "SectionKind", "::", "getReadOnlyWithRel", "(", ")", ")", ";", "DataRelSection", "=", "DataRelLocalSection", "=", "DataSection", ";", "DataRelROSection", "=", "DataRelROLocalSection", "=", "ReadOnlySection", ";"], "ground_truth": ["}"], "File": "XCoreTargetObjectFile23", "Func": "Initialize", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1456, "Length": 227, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "IsVPRDefinedOrKilledByBlock", "(", "MachineBasicBlock", "::", "iterator", "Iter", ",", "MachineBasicBlock", "::", "iterator", "End", ")", "{"], "ground_truth": ["for", "(", ";", "Iter", "!=", "End", ";", "++", "Iter", ")", "if", "(", "Iter", "->", "definesRegister", "(", "<STR_LIT>", ")", "||", "Iter", "->", "killsRegister", "(", "<STR_LIT>", ")", ")", "return", "true", ";"], "File": "MVEVPTBlockPass (2)", "Func": "IsVPRDefinedOrKilledByBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1457, "Length": 44, "Cover_Rate": 0.8461538461538461, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "storeToStack", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "int", "Offset", ",", "DebugLoc", "dl", ")", "const", "{", "assert", "(", "Offset", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Offset", "/=", "<NUM_LIT>", ";", "bool", "isU6", "=", "isImmU6", "(", "Offset", ")", ";", "if", "(", "!", "isU6", "&&", "!", "isImmU16", "(", "Offset", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "+", "Twine", "(", "Offset", ")", ")", ";"], "ground_truth": ["int", "Opcode", "=", "isU6", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "XCoreRegisterInfo2", "Func": "storeToStack", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1458, "Length": 75, "Cover_Rate": 0.6880733944954128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_frintnv2df", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vrndnq_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1459, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ScheduleDAGMI", "*", "DAG", "=", "new", "ScheduleDAGMI", "(", "C", ",", "ST", ".", "use<ISA_LIT>PostRASchedStrategy", "(", ")", "?", "std", "::", "make_unique", "<", "<ISA_LIT>PostRASchedStrategy", ">", "(", "C", ")", ":", "std", "::", "make_unique", "<", "PostGenericScheduler", ">", "(", "C", ")", ",", "true", ")", ";", "return", "DAG", ";"], "ground_truth": ["}"], "File": "PPCTargetMachine11", "Func": "createPPCPostMachineScheduler", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1460, "Length": 42, "Cover_Rate": 0.6176470588235294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "Kind", "=", "k_MemoryReg", ";", "Op", "->", "Mem", ".", "Base", "=", "Base", ";", "Op", "->", "Mem", ".", "OffsetReg", "=", "offsetReg", ";", "Op", "->", "Mem", ".", "Off", "=", "nullptr", ";"], "ground_truth": ["return", "Op", ";"], "File": "SparcAsmParser", "Func": "MorphToMEMrr", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1461, "Length": 33, "Cover_Rate": 0.515625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "dep_between_memop_and_curr", "(", "rtx", "memop", ")", "{", "rtx", "load_reg", ";", "int", "opno", ";", "gcc_assert", "(", "GET_CODE", "(", "memop", ")", "==", "SET", ")", ";", "if", "(", "!", "REG_P", "(", "SET_DEST", "(", "memop", ")", ")", ")", "return", "false", ";", "load_reg", "=", "SET_DEST", "(", "memop", ")", ";", "for", "(", "opno", "=", "<NUM_LIT>", ";", "opno", "<", "recog_data", ".", "n_operands", ";", "opno", "++", ")", "{", "rtx", "operand", "=", "recog_data", ".", "operand", "[", "opno", "]", ";"], "ground_truth": ["if", "(", "REG_P", "(", "operand", ")", "&&", "reg_overlap_mentioned_p", "(", "load_reg", ",", "operand", ")", ")", "return", "true", ";"], "File": "aarch64", "Func": "dep_between_memop_and_curr", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1462, "Length": 88, "Cover_Rate": 0.946236559139785, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "alpha_use_linkage", "(", "rtx", "linkage", "ATTRIBUTE_UNUSED", ",", "tree", "cfundecl", "ATTRIBUTE_UNUSED", ",", "int", "lflag", "ATTRIBUTE_UNUSED", ",", "int", "rflag", "ATTRIBUTE_UNUSED", ")", "{"], "ground_truth": ["return", "NULL_RTX", ";"], "File": "alpha3", "Func": "alpha_use_linkage", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1463, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask16", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_cmpge_epi16_mask", "(", "__m256i", "__X", ",", "__m256i", "__Y", ")", "{", "return", "(", "__mmask16", ")", "__builtin_ia32_cmpw256_mask", "(", "(", "__v16hi", ")", "__X", ",", "(", "__v16hi", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin4", "Func": "_mm256_cmpge_epi16_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1464, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegNo", "=", "<NUM_LIT>", ";", "const", "AsmToken", "&", "TokPercent", "=", "Parser", ".", "getTok", "(", ")", ";", "assert", "(", "TokPercent", ".", "is", "(", "AsmToken", "::", "Percent", ")", "&&", "<STR_LIT>", ")", ";", "StartLoc", "=", "TokPercent", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "Error", "(", "Tok", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "RegNo", "=", "MatchRegisterName", "(", "Tok", ".", "getString", "(", ")", ")", ";", "if", "(", "RegNo", "==", "<NUM_LIT>", "&&", "Tok", ".", "getString", "(", ")", "==", "<STR_LIT>", ")", "{", "RegNo", "=", "<STR_LIT>", ";", "EndLoc", "=", "Tok", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "LParen", ")", ")", "return", "false", ";", "getParser", "(", ")", ".", "Lex", "(", ")", ";", "const", "AsmToken", "&", "IntTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "IntTok", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "return", "Error", "(", "IntTok", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "switch", "(", "IntTok", ".", "getIntVal", "(", ")", ")", "{", "case", "<NUM_LIT>", ":", "RegNo", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "RegNo", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "RegNo", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "RegNo", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "RegNo", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "RegNo", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "RegNo", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "RegNo", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "return", "Error", "(", "IntTok", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "getParser", "(", ")", ".", "Lex", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RParen", ")", ")", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "EndLoc", "=", "Tok", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "false", ";", "}", "if", "(", "RegNo", "==", "<NUM_LIT>", ")", "return", "Error", "(", "Tok", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["EndLoc", "=", "Tok", ".", "getLoc", "(", ")", ";"], "File": "X86AsmParser101", "Func": "ParseRegister", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1465, "Length": 352, "Cover_Rate": 0.8844221105527639, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCInstrDesc", "&", "Desc", "=", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ";"], "ground_truth": ["if", "(", "MI", ".", "isVariadic", "(", ")", "||", "OpNo", ">=", "Desc", ".", "getNumOperands", "(", ")", "||", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "RegClass", "==", "-", "<NUM_LIT>", ")", "{"], "File": "SIInstrInfo101", "Func": "getOpRegClass", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1466, "Length": 43, "Cover_Rate": 0.30714285714285716, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FiMalkrz", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "F2003fFiMalkrz", "Func": "F2003fFiMalkrz", "Target": "F2003f", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1467, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "StartLoc", ";"], "ground_truth": ["}"], "File": "CAHPAsmParser", "Func": "getStartLoc", "Target": "CAHP", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1468, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "NodeAddr", "<", "RefNode", "*", ">", "RA", ":", "IA", ".", "Addr", "->", "members", "(", "DFG", ")", ")", "{"], "ground_truth": ["if", "(", "!", "LiveNodes", ".", "count", "(", "RA", ".", "Id", ")", ")", "WorkQ", ".", "insert", "(", "RA", ".", "Id", ")", ";"], "File": "RDFDeadCode8", "Func": "scanInstr", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1469, "Length": 40, "Cover_Rate": 0.39215686274509803, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_slli_epi32", "(", "__m128i", "__W", ",", "__mmask8", "__U", ",", "__m128i", "__A", ",", "int", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_pslldi128_mask", "(", "(", "__v4si", ")", "__A", ",", "__B", ",", "(", "__v4si", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_mask_slli_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1470, "Length": 52, "Cover_Rate": 0.9811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "OpMI", "=", "MRI", ".", "getVRegDef", "(", "Reg", ")", ";", "return", "get<ISA_LIT>VectorSplatScalar", "(", "*", "OpMI", ",", "MRI", ")", ";"], "ground_truth": ["}"], "File": "AArch64InstructionSelector (2)", "Func": "getVectorShiftImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1471, "Length": 21, "Cover_Rate": 0.40384615384615385, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_uqaddv4hi_uuu", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vqadd_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1472, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "Name", "=", "getIndexedValueName", "(", "BaseName", ")", ";", "Instruction", "*", "Res", "=", "dyn_cast", "<", "Instruction", ">", "(", "IRB", "->", "CreateSub", "(", "Op0", ",", "Op1", ",", "Name", ")", ")", ";", "Res", "->", "setDebugLoc", "(", "N", "->", "getDebugLoc", "(", ")", ")", ";", "VisitMap", "[", "N", "]", "=", "Res", ";"], "ground_truth": ["return", "Res", ";"], "File": "X86IREmitter", "Func": "visitDEC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1473, "Length": 50, "Cover_Rate": 0.32051282051282054, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "*", "iptr", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "break", ";", "}", "if", "(", "i", "==", "NOFFSETS", ")", "return", "~", "<NUM_LIT>", ";", "iptr", "+=", "SIGN_EXTEND", "(", "GET_FIELD", "(", "*", "iptr", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "|", "GET_FIELD", "(", "*", "iptr", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", "|", "GET_FIELD", "(", "*", "iptr", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", "|", "GET_FIELD", "(", "*", "iptr", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "fixup_plabel", "[", "<NUM_LIT>", "]", "=", "(", "unsigned", "int", ")", "iptr", "+", "<NUM_LIT>", ";"], "ground_truth": ["fixup_plabel", "[", "<NUM_LIT>", "]", "=", "got", "[", "-", "<NUM_LIT>", "]", ";"], "File": "fptr", "Func": "__canonicalize_funcptr_for_compare", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1474, "Length": 101, "Cover_Rate": 0.3377926421404682, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "PartVT", "=", "<STR_LIT>", "(", "VecTy", ".", "getVectorElementType", "(", ")", ",", "OpsPerWord", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "VecLen", ";", "i", "+=", "OpsPerWord", ")", "{", "SDValue", "W", "=", "buildVector32", "(", "Values", ".", "slice", "(", "i", ",", "OpsPerWord", ")", ",", "dl", ",", "PartVT", ",", "DAG", ")", ";", "Words", ".", "push_back", "(", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "W", ")", ")", ";", "}", "}", "else", "{", "Words", ".", "assign", "(", "Values", ".", "begin", "(", ")", ",", "Values", ".", "end", "(", ")", ")", ";", "}", "unsigned", "NumWords", "=", "Words", ".", "size", "(", ")", ";", "bool", "IsSplat", "=", "true", ",", "IsUndef", "=", "true", ";", "SDValue", "SplatV", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumWords", "&&", "IsSplat", ";", "++", "i", ")", "{", "if", "(", "isUndef", "(", "Words", "[", "i", "]", ")", ")", "continue", ";", "IsUndef", "=", "false", ";", "if", "(", "!", "SplatV", ".", "getNode", "(", ")", ")", "SplatV", "=", "Words", "[", "i", "]", ";", "else", "if", "(", "SplatV", "!=", "Words", "[", "i", "]", ")", "IsSplat", "=", "false", ";", "}", "if", "(", "IsUndef", ")", "return", "DAG", ".", "getUNDEF", "(", "VecTy", ")", ";", "if", "(", "IsSplat", ")", "{", "assert", "(", "SplatV", ".", "getNode", "(", ")", ")", ";", "auto", "*", "IdxN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "SplatV", ".", "getNode", "(", ")", ")", ";", "if", "(", "IdxN", "&&", "IdxN", "->", "isNullValue", "(", ")", ")", "return", "getZero", "(", "dl", ",", "VecTy", ",", "DAG", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VecTy", ",", "SplatV", ")", ";", "}", "SmallVector", "<", "ConstantInt", "*", ",", "<NUM_LIT>", ">", "Consts", "(", "VecLen", ")", ";", "bool", "AllConst", "=", "getBuildVectorConstInts", "(", "Values", ",", "VecTy", ",", "DAG", ",", "Consts", ")", ";", "if", "(", "AllConst", ")", "{", "ArrayRef", "<", "Constant", "*", ">", "Tmp", "(", "(", "Constant", "*", "*", ")", "Consts", ".", "begin", "(", ")", ",", "(", "Constant", "*", "*", ")", "Consts", ".", "end", "(", ")", ")", ";", "Constant", "*", "CV", "=", "ConstantVector", "::", "get", "(", "Tmp", ")", ";", "unsigned", "Align", "=", "HwLen", ";", "SDValue", "CP", "=", "LowerConstantPool", "(", "DAG", ".", "getConstantPool", "(", "CV", ",", "VecTy", ",", "Align", ")", ",", "DAG", ")", ";", "return", "DAG", ".", "getLoad", "(", "VecTy", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CP", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "MF", ")", ",", "Align", ")", ";", "}", "assert", "(", "<NUM_LIT>", "*", "Words", ".", "size", "(", ")", "==", "Subtarget", ".", "getVectorLength", "(", ")", ")", ";", "SDValue", "HalfV0", "=", "getInstr", "(", "<STR_LIT>", ",", "dl", ",", "VecTy", ",", "{", "}", ",", "DAG", ")", ";", "SDValue", "HalfV1", "=", "getInstr", "(", "<STR_LIT>", ",", "dl", ",", "VecTy", ",", "{", "}", ",", "DAG", ")", ";", "SDValue", "S", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumWords", "/", "<NUM_LIT>", ";", "++", "i", ")", "{"], "File": "HexagonISelLoweringHVX11", "Func": "buildHvxVectorReg", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1475, "Length": 455, "Cover_Rate": 0.5986842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "EmitStartOfAsmFile", "(", "Module", "&", "M", ")", "{", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDHSA", ")", "return", ";", "<STR_LIT>", "::", "IsaVersion", "ISA", "=", "<STR_LIT>", "::", "getIsaVersion", "(", "getSTI", "(", ")", "->", "getFeatureBits", "(", ")", ")", ";"], "ground_truth": ["getTargetStreamer", "(", ")", ".", "EmitDirectiveHSACodeObjectVersion", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "AMDGPUAsmPrinter23", "Func": "EmitStartOfAsmFile", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1476, "Length": 57, "Cover_Rate": 0.6063829787234043, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MEM_P", "(", "x", ")", ")", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "!=", "CONST_INT", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "(", "INTVAL", "(", "x", ")", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";"], "File": "rl78", "Func": "rl78_sfr_p", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1477, "Length": 44, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "APInt", "UndefBits", "(", "CstSizeInBits", ",", "<NUM_LIT>", ")", ";", "APInt", "MaskBits", "(", "CstSizeInBits", ",", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumCstElts", ";", "++", "i", ")", "{", "Constant", "*", "COp", "=", "C", "->", "getAggregateElement", "(", "i", ")", ";", "if", "(", "!", "COp", "||", "(", "!", "isa", "<", "UndefValue", ">", "(", "COp", ")", "&&", "!", "isa", "<", "ConstantInt", ">", "(", "COp", ")", ")", ")", "return", "false", ";", "unsigned", "BitOffset", "=", "i", "*", "CstEltSizeInBits", ";", "if", "(", "isa", "<", "UndefValue", ">", "(", "COp", ")", ")", "{", "UndefBits", ".", "setBits", "(", "BitOffset", ",", "BitOffset", "+", "CstEltSizeInBits", ")", ";", "continue", ";", "}", "MaskBits", ".", "insertBits", "(", "cast", "<", "ConstantInt", ">", "(", "COp", ")", "->", "getValue", "(", ")", ",", "BitOffset", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumMaskElts", ";", "++", "i", ")", "{"], "ground_truth": ["unsigned", "BitOffset", "=", "i", "*", "MaskEltSizeInBits", ";"], "File": "X86ShuffleDecodeConstantPool14", "Func": "extractConstantMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1478, "Length": 144, "Cover_Rate": 0.3044397463002114, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", ")", "{", "static", "const", "MCPhysReg", "GPRList", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "GPRList", ")", ")", "{", "State", ".", "addLoc", "(", "CCValAssign", "::", "getReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "false", ";", "}", "}", "if", "(", "LocVT", "==", "<STR_LIT>", ")", "{", "static", "const", "MCPhysReg", "FPR32List", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "FPR32List", ")", ")", "{", "State", ".", "addLoc", "(", "CCValAssign", "::", "getReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "RISCVISelLowering2", "Func": "CC_RISCV_FastCC", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1479, "Length": 177, "Cover_Rate": 0.3365019011406844, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vrev64q_fv8hf", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vrev64q_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1480, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_fcvtzsv2df", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vcvtq_n_s64_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1481, "Length": 9, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "getVShiftImm", "(", "Op", ",", "ElementBits", ",", "Cnt", ")", ")", "return", "false", ";", "return", "(", "Cnt", ">=", "<NUM_LIT>", "&&", "(", "isLong", "?", "Cnt", "-", "<NUM_LIT>", ":", "Cnt", ")", "<", "ElementBits", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "isVShiftLImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1482, "Length": 35, "Cover_Rate": 0.4794520547945205, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "num_nops", "=", "<NUM_LIT>", ";", "next_insn", "=", "NEXT_INSN", "(", "cur_insn", ")", ";", "while", "(", "next_insn", "!=", "<NUM_LIT>", "&&", "(", "NOTE_P", "(", "next_insn", ")", "||", "LABEL_P", "(", "next_insn", ")", ")", ")", "next_insn", "=", "NEXT_INSN", "(", "next_insn", ")", ";", "dslots_load_total", "+=", "num_nops", ";", "if", "(", "TARGET_DEBUG_C_MODE", "||", "type", "==", "DELAY_NONE", "||", "operands", "==", "<NUM_LIT>", "||", "cur_insn", "==", "<NUM_LIT>", "||", "next_insn", "==", "<NUM_LIT>", "||", "LABEL_P", "(", "next_insn", ")", "||", "(", "set_reg", "=", "operands", "[", "<NUM_LIT>", "]", ")", "==", "<NUM_LIT>", ")", "{", "dslots_number_nops", "=", "<NUM_LIT>", ";", "iq2000_load_reg", "=", "<NUM_LIT>", ";", "iq2000_load_reg2", "=", "<NUM_LIT>", ";", "iq2000_load_reg3", "=", "<NUM_LIT>", ";", "iq2000_load_reg4", "=", "<NUM_LIT>", ";"], "ground_truth": ["return", "ret", ";"], "File": "iq2000", "Func": "iq2000_fill_delay_slot", "Target": "iq2000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1483, "Length": 101, "Cover_Rate": 0.4105691056910569, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "<ISA_LIT>Operand", "*", "CreateExtend", "(", "<STR_LIT>", "ExtOp", ",", "unsigned", "Val", ",", "SMLoc", "S", ",", "SMLoc", "E", ",", "MCContext", "&", "Ctx", ")", "{", "<ISA_LIT>Operand", "*", "Op", "=", "new", "<ISA_LIT>Operand", "(", "k_Extend", ",", "Ctx", ")", ";", "Op", "->", "Extend", ".", "Val", "=", "<STR_LIT>", "(", "ExtOp", ",", "Val", ")", ";"], "ground_truth": ["Op", "->", "StartLoc", "=", "S", ";"], "File": "ARM64AsmParser", "Func": "CreateExtend", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1484, "Length": 53, "Cover_Rate": 0.7910447761194029, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "Flags", "=", "Ins", "[", "i", "]", ".", "Flags", ";", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "{", "EVT", "PtrTy", "=", "getPointerTy", "(", ")", ";", "int", "Size", "=", "Flags", ".", "getByValSize", "(", ")", ";", "unsigned", "NumRegs", "=", "(", "Size", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "unsigned", "FrameIdx", "=", "MFI", "->", "CreateFixedObject", "(", "<NUM_LIT>", "*", "NumRegs", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "false", ")", ";", "SDValue", "FrameIdxN", "=", "DAG", ".", "getFrameIndex", "(", "FrameIdx", ",", "PtrTy", ")", ";", "InVals", ".", "push_back", "(", "FrameIdxN", ")", ";", "continue", ";", "}", "else", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "MVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getRegClassFor", "(", "RegVT", ")", ";", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg", ",", "RegVT", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getLoad", "(", "VA", ".", "getLocVT", "(", ")", ",", "dl", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "}", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";"], "ground_truth": ["case", "CCValAssign", "::", "BCvt", ":"], "File": "AArch64ISelLowering60", "Func": "LowerFormalArguments", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1485, "Length": 265, "Cover_Rate": 0.3937592867756315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>MCInst", "::", "hasNewValue", "(", ")", "const", "{", "const", "uint64_t", "F", "=", "MCID", "->", "TSFlags", ";"], "ground_truth": ["return", "(", "(", "F", ">>", "<STR_LIT>", ")", "&", "<STR_LIT>", ")", ";"], "File": "HexagonMCInst2", "Func": "hasNewValue", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1486, "Length": 27, "Cover_Rate": 0.84375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "The<ISA_LIT>_64Target", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "The<ISA_LIT>_32Target", ",", "<ISA_LIT>_MC", "::", "create<ISA_LIT>MCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "The<ISA_LIT>_64Target", ",", "<ISA_LIT>_MC", "::", "create<ISA_LIT>MCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "The<ISA_LIT>_32Target", ",", "create<ISA_LIT>MCInstrAnalysis", ")", ";", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "The<ISA_LIT>_64Target", ",", "create<ISA_LIT>MCInstrAnalysis", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "The<ISA_LIT>_32Target", ",", "create<ISA_LIT>MCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "The<ISA_LIT>_64Target", ",", "create<ISA_LIT>MCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "The<ISA_LIT>_32Target", ",", "create<ISA_LIT>_32AsmBackend", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "The<ISA_LIT>_64Target", ",", "create<ISA_LIT>_64AsmBackend", ")", ";", "TargetRegistry", "::", "RegisterMCObjectStreamer", "(", "The<ISA_LIT>_32Target", ",", "createMCStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCObjectStreamer", "(", "The<ISA_LIT>_64Target", ",", "createMCStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "The<ISA_LIT>_32Target", ",", "create<ISA_LIT>MCInstPrinter", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "The<ISA_LIT>_64Target", ",", "create<ISA_LIT>MCInstPrinter", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCRelocationInfo", "(", "The<ISA_LIT>_32Target", ",", "create<ISA_LIT>MCRelocationInfo", ")", ";"], "File": "X86MCTargetDesc", "Func": "LLVMInitializeX86TargetMC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1487, "Length": 130, "Cover_Rate": 0.6372549019607843, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "BigStack", "=", "(", "RS", "&&", "estimateStackSize", "(", "MF", ")", ">=", "TII", ".", "estimateRSStackLimit", "(", "MF", ")", ")", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "(", "MFI", "->", "adjustsStack", "(", ")", "&&", "!", "hasReservedCallFrame", "(", "MF", ")", ")", ";", "if", "(", "!", "BigStack", ")", "return", ";", "const", "uint16_t", "*", "CSRegs", "=", "RegInfo", "->", "getCalleeSavedRegs", "(", ")", ";", "uint16_t", "ExtraReg", "=", "<STR_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "CSRegs", "[", "i", "]", ";", "++", "i", ")", "{"], "ground_truth": ["if", "(", "<STR_LIT>", ".", "contains", "(", "CSRegs", "[", "i", "]", ")", "&&", "!", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "CSRegs", "[", "i", "]", ")", ")", "{"], "File": "AArch64FrameLowering45", "Func": "processFunctionBeforeCalleeSavedScan", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1488, "Length": 106, "Cover_Rate": 0.3719298245614035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "EHWhitelistSet", ".", "empty", "(", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyLowerEmscriptenEHSjLj", "Func": "areAllExceptionsAllowed", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1489, "Length": 8, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "UP", ".", "PartialOptSizeThreshold", "=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AArch64TargetTransformInfo32", "Func": "getUnrollingPreferences", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1490, "Length": 7, "Cover_Rate": 0.30434782608695654, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "NULL", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "Z80ISelLowering (2)", "Func": "getTargetNodeName", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1491, "Length": 59, "Cover_Rate": 0.3352272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ME", ".", "putCell", "(", "RR", ",", "RC", ",", "Map", ")", ";"], "ground_truth": ["}"], "File": "BitTracker", "Func": "put", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1492, "Length": 12, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBB", ".", "getFirstNonPHI", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_OR_B64", ")", ",", "AMDGPU", "::", "EXEC", ")", ".", "addReg", "(", "AMDGPU", "::", "EXEC", ")", ".", "addReg", "(", "Reg", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "SILowerControlFlow16", "Func": "EndCf", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1493, "Length": 58, "Cover_Rate": 0.651685393258427, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_vpshrdv_v8si", "(", "(", "__v8si", ")", "__A", ",", "(", "__v8si", ")", "__B", ",", "(", "__v8si", ")", "__C", ")", ";"], "ground_truth": ["}"], "File": "avx512vbmi2vlintrin", "Func": "_mm256_shrdv_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1494, "Length": 23, "Cover_Rate": 0.4791666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "expandAtomicBinOp", "(", "MBB", ",", "MBBI", ",", "AtomicRMWInst", "::", "Nand", ",", "true", ",", "<NUM_LIT>", ",", "NextMBBI", ")", ";", "case", "<STR_LIT>", ":", "return", "expandAtomicMinMaxOp", "(", "MBB", ",", "MBBI", ",", "AtomicRMWInst", "::", "Max", ",", "true", ",", "<NUM_LIT>", ",", "NextMBBI", ")", ";", "case", "<STR_LIT>", ":", "return", "expandAtomicMinMaxOp", "(", "MBB", ",", "MBBI", ",", "AtomicRMWInst", "::", "Min", ",", "true", ",", "<NUM_LIT>", ",", "NextMBBI", ")", ";", "case", "<STR_LIT>", ":", "return", "expandAtomicMinMaxOp", "(", "MBB", ",", "MBBI", ",", "AtomicRMWInst", "::", "UMax", ",", "true", ",", "<NUM_LIT>", ",", "NextMBBI", ")", ";", "case", "<STR_LIT>", ":", "return", "expandAtomicMinMaxOp", "(", "MBB", ",", "MBBI", ",", "AtomicRMWInst", "::", "UMin", ",", "true", ",", "<NUM_LIT>", ",", "NextMBBI", ")", ";", "case", "<STR_LIT>", ":", "return", "expandAtomicCmpXchg", "(", "MBB", ",", "MBBI", ",", "false", ",", "<NUM_LIT>", ",", "NextMBBI", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "RISCVExpandAtomicPseudoInsts", "Func": "expandMI", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1495, "Length": 125, "Cover_Rate": 0.38819875776397517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "Imm", "&", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AArch64AddressingModes", "Func": "encodeAdvSIMDModImmType9", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1496, "Length": 8, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isInstSeg", "(", "uint16_t", "Opcode", ")", "const", "{", "return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "HSAILInstrInfo", "Func": "isInstSeg", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1497, "Length": 19, "Cover_Rate": 0.9047619047619048, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "add_reg_note", "(", "insn", ",", "REG_CFA_OFFSET", ",", "gen_rtx_SET", "(", "mem", ",", "lr", ")", ")", ";", "}", "int", "offset", "=", "info", "->", "gp_save_offset", ";", "if", "(", "info", "->", "push_p", ")", "offset", "+=", "info", "->", "total_size", ";", "for", "(", "int", "i", "=", "info", "->", "first_gp_reg_save", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "if", "(", "bitmap_bit_p", "(", "components", ",", "i", ")", ")", "{", "rtx", "reg", "=", "gen_rtx_REG", "(", "reg_mode", ",", "i", ")", ";", "rtx_insn", "*", "insn", "=", "emit_insn", "(", "gen_frame_store", "(", "reg", ",", "ptr_reg", ",", "offset", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "rtx", "set", "=", "copy_rtx", "(", "single_set", "(", "insn", ")", ")", ";", "add_reg_note", "(", "insn", ",", "REG_CFA_OFFSET", ",", "set", ")", ";", "}", "offset", "+=", "reg_size", ";", "}", "offset", "=", "info", "->", "fp_save_offset", ";", "if", "(", "info", "->", "push_p", ")", "offset", "+=", "info", "->", "total_size", ";", "for", "(", "int", "i", "=", "info", "->", "first_fp_reg_save", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{"], "ground_truth": ["if", "(", "bitmap_bit_p", "(", "components", ",", "i", ")", ")", "{"], "File": "powerpcspe", "Func": "rs6000_emit_prologue_components", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1498, "Length": 165, "Cover_Rate": 0.4094292803970223, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "A", "=", "A", ".", "addAttribute", "(", "C", ",", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "ReadNone", ")", ";", "A", "=", "A", ".", "addAttribute", "(", "C", ",", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "NoInline", ")", ";", "Value", "*", "F", "=", "(", "M", "->", "getOrInsertFunction", "(", "Name", ",", "A", ",", "MyVoid", ",", "T", ",", "nullptr", ")", ")", ";", "CallInst", "::", "Create", "(", "F", ",", "Params", ",", "<STR_LIT>", ",", "&", "Inst", ")", ";", "}", "else", "if", "(", "const", "CallInst", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "I", ")", ")", "{", "const", "Value", "*", "V", "=", "CI", "->", "getCalledValue", "(", ")", ";", "Type", "*", "T", "=", "nullptr", ";", "if", "(", "V", ")", "T", "=", "V", "->", "getType", "(", ")", ";", "PointerType", "*", "PFT", "=", "nullptr", ";", "if", "(", "T", ")", "PFT", "=", "dyn_cast", "<", "PointerType", ">", "(", "T", ")", ";", "FunctionType", "*", "FT", "=", "nullptr", ";"], "ground_truth": ["if", "(", "PFT", ")", "FT", "=", "dyn_cast", "<", "FunctionType", ">", "(", "PFT", "->", "getElementType", "(", ")", ")", ";"], "File": "Mips16HardFloat19", "Func": "fixupFPReturnAndCall", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1499, "Length": 160, "Cover_Rate": 0.3143418467583497, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "AMDGPUSubtarget", "::", "hasVertexCache", "(", ")", "const", "{"], "ground_truth": ["return", "HasVertexCache", ";"], "File": "AMDGPUSubtarget11", "Func": "hasVertexCache", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1500, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "arg1", "=", "args", "[", "<NUM_LIT>", "]", ";", "if", "(", "(", "TREE_CODE", "(", "arg0", ")", "==", "INTEGER_CST", "&&", "TREE_CODE", "(", "arg1", ")", "==", "INTEGER_CST", ")", "||", "TARGET_MUL32_HIGH", ")", "return", "fold_build2", "(", "MULT_EXPR", ",", "unsigned_intDI_type_node", ",", "fold_convert", "(", "unsigned_intDI_type_node", ",", "arg0", ")", ",", "fold_convert", "(", "unsigned_intDI_type_node", ",", "arg1", ")", ")", ";", "break", ";", "default", ":", "internal_error", "(", "<STR_LIT>", ")", ";", "break", ";", "}", "return", "NULL", ";"], "ground_truth": ["}"], "File": "xtensa4", "Func": "xtensa_fold_builtin", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1501, "Length": 65, "Cover_Rate": 0.5701754385964912, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "combineShiftRightArithmetic", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "N0", ".", "getValueType", "(", ")", ";", "unsigned", "Size", "=", "VT", ".", "getSizeInBits", "(", ")", ";", "if", "(", "VT", ".", "isVector", "(", ")", "||", "N1", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "N0", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "!", "N0", ".", "hasOneUse", "(", ")", "||", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "N00", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N01", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "APInt", "ShlConst", "=", "(", "cast", "<", "ConstantSDNode", ">", "(", "N01", ")", ")", "->", "getAPIntValue", "(", ")", ";", "APInt", "SarConst", "=", "(", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ")", "->", "getAPIntValue", "(", ")", ";", "EVT", "CVT", "=", "N1", ".", "getValueType", "(", ")", ";", "if", "(", "SarConst", ".", "isNegative", "(", ")", ")", "return", "SDValue", "(", ")", ";", "for", "(", "MVT", "SVT", ":", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ")", "{", "unsigned", "ShiftSize", "=", "SVT", ".", "getSizeInBits", "(", ")", ";", "if", "(", "ShiftSize", ">=", "Size", "||", "ShlConst", "!=", "Size", "-", "ShiftSize", ")", "continue", ";", "SDLoc", "DL", "(", "N", ")", ";"], "ground_truth": ["SDValue", "NN", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N00", ",", "DAG", ".", "getValueType", "(", "SVT", ")", ")", ";"], "File": "X86ISelLowering (2)6", "Func": "combineShiftRightArithmetic", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1502, "Length": 242, "Cover_Rate": 0.6974063400576369, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCELFStreamer", "*", "create<ISA_LIT>NaClELFStreamer", "(", "MCContext", "&", "Context", ",", "MCAsmBackend", "&", "TAB", ",", "raw_ostream", "&", "OS", ",", "MCCodeEmitter", "*", "Emitter", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "bool", "RelaxAll", ",", "bool", "NoExecStack", ")", "{", "<ISA_LIT>NaClELFStreamer", "*", "S", "=", "new", "<ISA_LIT>NaClELFStreamer", "(", "Context", ",", "TAB", ",", "OS", ",", "Emitter", ",", "STI", ")", ";", "if", "(", "RelaxAll", ")", "S", "->", "getAssembler", "(", ")", ".", "setRelaxAll", "(", "true", ")", ";", "if", "(", "NoExecStack", ")", "S", "->", "getAssembler", "(", ")", ".", "setNoExecStack", "(", "true", ")", ";"], "ground_truth": ["S", "->", "EmitBundleAlignMode", "(", "MIPS_NACL_BUNDLE_ALIGN", ")", ";"], "File": "MipsNaClELFStreamer11", "Func": "createMipsNaClELFStreamer", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1503, "Length": 87, "Cover_Rate": 0.9560439560439561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "opCanUseLiteralConstant", "(", "unsigned", "OpType", ")", "const", "{"], "ground_truth": ["return", "OpType", ">=", "<STR_LIT>", "&&", "OpType", "<=", "<STR_LIT>", ";"], "File": "SIRegisterInfo10", "Func": "opCanUseLiteralConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1504, "Length": 17, "Cover_Rate": 0.7727272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "struct", "machine_function", "*", "p", "=", "ggc_cleared_alloc", "<", "machine_function", ">", "(", ")", ";", "p", "->", "ret_reg_mode", "=", "VOIDmode", ";"], "ground_truth": ["return", "p", ";"], "File": "nvptx2", "Func": "nvptx_init_machine_status", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 1505, "Length": 21, "Cover_Rate": 0.6774193548387096, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCNumEmitted", "+=", "<NUM_LIT>", ";", "return", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "expandAddTPRel", "(", "MI", ",", "OS", ",", "Fixups", ",", "STI", ")", ";", "MCNumEmitted", "+=", "<NUM_LIT>", ";", "return", ";", "}", "switch", "(", "Size", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "{", "uint16_t", "Bits", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ",", "STI", ")", ";", "<STR_LIT>", "::", "write", "<", "uint16_t", ">", "(", "OS", ",", "Bits", ",", "<STR_LIT>", ")", ";", "break", ";", "}", "case", "<NUM_LIT>", ":", "{", "uint32_t", "Bits", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ",", "STI", ")", ";", "<STR_LIT>", "::", "write", "(", "OS", ",", "Bits", ",", "<STR_LIT>", ")", ";", "break", ";", "}", "}"], "ground_truth": ["++", "MCNumEmitted", ";"], "File": "RISCVMCCodeEmitter", "Func": "encodeInstruction", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1506, "Length": 115, "Cover_Rate": 0.46558704453441296, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RVLocs1", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "RVLocs1", "[", "i", "]", ".", "isRegLoc", "(", ")", "!=", "RVLocs2", "[", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "RVLocs1", "[", "i", "]", ".", "getLocInfo", "(", ")", "!=", "RVLocs2", "[", "i", "]", ".", "getLocInfo", "(", ")", ")", "return", "false", ";", "if", "(", "RVLocs1", "[", "i", "]", ".", "isRegLoc", "(", ")", ")", "{", "if", "(", "RVLocs1", "[", "i", "]", ".", "getLocReg", "(", ")", "!=", "RVLocs2", "[", "i", "]", ".", "getLocReg", "(", ")", ")", "return", "false", ";", "}", "else", "{", "if", "(", "RVLocs1", "[", "i", "]", ".", "getLocMemOffset", "(", ")", "!=", "RVLocs2", "[", "i", "]", ".", "getLocMemOffset", "(", ")", ")", "return", "false", ";", "}", "}", "}", "if", "(", "!", "Outs", ".", "empty", "(", ")", ")", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "<ISA_LIT>CCState", "CCInfo", "(", "CalleeCC", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "getTargetMachine", "(", ")", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "Call", ")", ";", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "CCAssignFnForNode", "(", "CalleeCC", ",", "false", ",", "isVarArg", ")", ")", ";", "if", "(", "CCInfo", ".", "getNextStackOffset", "(", ")", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "realArgIdx", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ",", "++", "realArgIdx", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "EVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "SDValue", "Arg", "=", "OutVals", "[", "realArgIdx", "]", ";", "<STR_LIT>", "Flags", "=", "Outs", "[", "realArgIdx", "]", ".", "Flags", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "Indirect", ")", "return", "false", ";", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "!", "ArgLocs", "[", "++", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "RegVT", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "ArgLocs", "[", "++", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "!", "ArgLocs", "[", "++", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";"], "File": "ARMISelLowering116", "Func": "IsEligibleForTailCallOptimization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1507, "Length": 407, "Cover_Rate": 0.5740479548660085, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "ci", ".", "getSite", "(", ")", "->", "isInSCC", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "PatmosCallGraphBuilder", "Func": "getEdgeAttributes", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 1508, "Length": 16, "Cover_Rate": 0.3902439024390244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "{", "initialize", "(", "MF", ")", ";", "return", "processAtomicInsts", "(", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "BPFMIChecking3", "Func": "runOnMachineFunction", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1509, "Length": 27, "Cover_Rate": 0.7297297297297297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "isEligibleForTailCallOptimization", "(", "const", "<ISA_LIT>CC", "&", "<ISA_LIT>CCInfo", ",", "unsigned", "NextStackOffset", ",", "const", "<ISA_LIT>FunctionInfo", "&", "FI", ")", "const", "{", "if", "(", "!", "Enable<ISA_LIT>TailCalls", ")", "return", "false", ";", "if", "(", "<ISA_LIT>CCInfo", ".", "hasByValArg", "(", ")", "||", "FI", ".", "hasByvalArg", "(", ")", ")", "return", "false", ";", "return", "NextStackOffset", "<=", "FI", ".", "getIncomingArgSize", "(", ")", ";"], "ground_truth": ["}"], "File": "MipsSEISelLowering (2)", "Func": "isEligibleForTailCallOptimization", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1510, "Length": 52, "Cover_Rate": 0.9454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printlea32mem", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ")", "{", "O", "<<", "<STR_LIT>", ";", "printLeaMemReference", "(", "MI", ",", "OpNo", ")", ";"], "ground_truth": ["}"], "File": "X86IntelAsmPrinter", "Func": "printlea32mem", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1511, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "Register", "DestReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "assert", "(", "MI", ".", "definesRegister", "(", "DestReg", ")", "&&", "<STR_LIT>", ")", ";", "bool", "IsPrimed", "=", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ";", "Register", "Reg", "=", "<STR_LIT>", "+", "(", "DestReg", "-", "(", "IsPrimed", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", "*", "<NUM_LIT>", ";", "bool", "IsLittleEndian", "=", "Subtarget", ".", "isLittleEndian", "(", ")", ";", "emitAccSpillRestoreInfo", "(", "MBB", ",", "IsPrimed", ",", "true", ")", ";", "addFrameReference", "(", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ",", "FrameIndex", ",", "IsLittleEndian", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";"], "ground_truth": ["addFrameReference", "(", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Reg", "+", "<NUM_LIT>", ")", ",", "FrameIndex", ",", "IsLittleEndian", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";"], "File": "PPCRegisterInfo (2)3", "Func": "lowerACCRestore", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1512, "Length": 142, "Cover_Rate": 0.5440613026819924, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>GlobalRegistry", "::", "getScalarOrVectorBitWidth", "(", "const", "<ISA_LIT>Type", "*", "Type", ")", "const", "{", "assert", "(", "Type", "&&", "<STR_LIT>", ")", ";", "if", "(", "Type", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "auto", "EleTypeReg", "=", "Type", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Type", "=", "get<ISA_LIT>TypeForVReg", "(", "EleTypeReg", ")", ";", "}", "if", "(", "Type", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Type", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "Type", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "Type", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "SPIRVGlobalRegistry", "Func": "getScalarOrVectorBitWidth", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1513, "Length": 100, "Cover_Rate": 0.9174311926605505, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "ground_truth": ["}"], "File": "RISCVCleanupVSETVLI", "Func": "getAnalysisUsage", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1514, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cmpneq_ps", "(", "__m128", "__A", ",", "__m128", "__B", ")", "{"], "ground_truth": ["__v4sf", "__temp", "=", "(", "__v4sf", ")", "vec_cmpeq", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ")", ";"], "File": "xmmintrin2", "Func": "_mm_cmpneq_ps", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1515, "Length": 41, "Cover_Rate": 0.7454545454545455, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasFastSHLDRotate", "(", ")", "const", "{", "return", "HasFastSHLDRotate", ";"], "ground_truth": ["}"], "File": "X86Subtarget100", "Func": "hasFastSHLDRotate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1516, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>AsmPrinter", "(", "TargetMachine", "&", "TM", ",", "std", "::", "unique_ptr", "<", "MCStreamer", ">", "Streamer", ")", ":", "AsmPrinter", "(", "TM", ",", "std", "::", "move", "(", "Streamer", ")", ")", "{"], "ground_truth": ["Subtarget", "=", "static_cast", "<", "<ISA_LIT>TargetMachine", "&", ">", "(", "TM", ")", ".", "getSubtargetImpl", "(", ")", ";"], "File": "M680x0AsmPrinter", "Func": "M680x0AsmPrinter", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1517, "Length": 43, "Cover_Rate": 0.9772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "Val", "=", "performSHLCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "return", "performSRACombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "performSRLCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "performVSELECTCombine", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "Val", "=", "performXORCombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Val", "=", "performSETCCCombine", "(", "N", ",", "DAG", ")", ";", "break", ";", "}", "if", "(", "Val", ".", "getNode", "(", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "N", "->", "printrWithDepth", "(", "dbgs", "(", ")", ",", "&", "DAG", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "Val", ".", "getNode", "(", ")", "->", "printrWithDepth", "(", "dbgs", "(", ")", ",", "&", "DAG", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "Val", ";", "}", "return", "<ISA_LIT>TargetLowering", "::", "PerformDAGCombine", "(", "N", ",", "DCI", ")", ";"], "ground_truth": ["}"], "File": "MipsSEISelLowering14", "Func": "PerformDAGCombine", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1518, "Length": 163, "Cover_Rate": 0.5415282392026578, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vld3q_lane_s32", "(", "const", "int32_t", "*", "__a", ",", "int32x4x3_t", "__b", ",", "const", "int", "__c", ")", "{", "union", "{", "int32x4x3_t", "__i", ";", "__builtin_neon_ci", "__o", ";", "}", "__bu", "=", "{", "__b", "}", ";", "union", "{", "int32x4x3_t", "__i", ";", "__builtin_neon_ci", "__o", ";", "}", "__rv", ";", "__rv", ".", "__o", "=", "__builtin_neon_vld3_lanev4si", "(", "(", "const", "__builtin_neon_si", "*", ")", "__a", ",", "__bu", ".", "__o", ",", "__c", ")", ";"], "ground_truth": ["return", "__rv", ".", "__i", ";"], "File": "arm", "Func": "neon_vld3q_lane_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1519, "Length": 66, "Cover_Rate": 0.9850746268656716, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "assert", "(", "CI", ".", "I", "->", "hasOneMemOperand", "(", ")", "&&", "Paired", ".", "I", "->", "hasOneMemOperand", "(", ")", ")", ";", "const", "MachineMemOperand", "*", "MMOa", "=", "*", "CI", ".", "I", "->", "memoperands_begin", "(", ")", ";", "const", "MachineMemOperand", "*", "MMOb", "=", "*", "Paired", ".", "I", "->", "memoperands_begin", "(", ")", ";", "MachineInstr", "*", "New", "=", "MIB", ".", "addMemOperand", "(", "combineKnownAdjacentMMOs", "(", "*", "MBB", "->", "getParent", "(", ")", ",", "MMOa", ",", "MMOb", ")", ")", ";", "unsigned", "SubRegIdx0", ",", "SubRegIdx1", ";", "std", "::", "tie", "(", "SubRegIdx0", ",", "SubRegIdx1", ")", "=", "getSubRegIdxs", "(", "CI", ",", "Paired", ")", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";", "const", "auto", "*", "Dest0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "vdata", ")", ";", "const", "auto", "*", "Dest1", "=", "TII", "->", "getNamedOperand", "(", "*", "Paired", ".", "I", ",", "<STR_LIT>", "::", "vdata", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest0", ")", ".", "addReg", "(", "DestReg", ",", "<NUM_LIT>", ",", "SubRegIdx0", ")", ";", "MachineInstr", "*", "Copy1", "=", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest1", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ",", "SubRegIdx1", ")", ";"], "ground_truth": ["moveInstsAfter", "(", "Copy1", ",", "CI", ".", "InstsToMove", ")", ";"], "File": "SILoadStoreOptimizer7", "Func": "mergeImagePair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1520, "Length": 217, "Cover_Rate": 0.5058275058275058, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isSSrcF32", "(", ")", "const", "{"], "ground_truth": ["return", "isSCSrcB32", "(", ")", "||", "isLiteralImm", "(", "<STR_LIT>", ")", "||", "isExpr", "(", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isSSrcF32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1521, "Length": 20, "Cover_Rate": 0.8695652173913043, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>LowerEmscriptenEHSjLj", "(", "DoEH", ",", "DoSjLj", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyLowerEmscriptenEHSjLj29", "Func": "createWebAssemblyLowerEmscriptenEHSjLj", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1522, "Length": 10, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "NumElts", "==", "<NUM_LIT>", ")", "{", "SDValue", "StoreVal0", "=", "OutVals", "[", "<NUM_LIT>", "]", ";", "SDValue", "StoreVal1", "=", "OutVals", "[", "<NUM_LIT>", "]", ";", "if", "(", "NeedExtend", ")", "{", "StoreVal0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "StoreVal0", ")", ";", "StoreVal1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "StoreVal1", ")", ";", "}", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ",", "StoreVal0", ",", "StoreVal1", "}", ";", "Chain", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ")", ",", "Ops", ",", "EltVT", ",", "MachinePointerInfo", "(", ")", ")", ";", "}", "else", "{", "unsigned", "VecSize", "=", "<NUM_LIT>", ";", "if", "(", "OutVals", "[", "<NUM_LIT>", "]", ".", "getValueSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "VecSize", "=", "<NUM_LIT>", ";", "unsigned", "Offset", "=", "<NUM_LIT>", ";", "EVT", "VecVT", "=", "EVT", "::", "getVectorVT", "(", "F", "->", "getContext", "(", ")", ",", "EltVT", ",", "VecSize", ")", ";", "unsigned", "PerStoreOffset", "=", "TD", ".", "getTypeAllocSize", "(", "VecVT", ".", "getTypeForEVT", "(", "F", "->", "getContext", "(", ")", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElts", ";", "i", "+=", "VecSize", ")", "{", "SDValue", "StoreVal", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "Offset", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "unsigned", "Opc", "=", "<STR_LIT>", ";", "EVT", "ExtendedVT", "=", "(", "NeedExtend", ")", "?", "<STR_LIT>", ":", "OutVals", "[", "<NUM_LIT>", "]", ".", "getValueType", "(", ")", ";", "StoreVal", "=", "OutVals", "[", "i", "]", ";", "if", "(", "NeedExtend", ")", "StoreVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ExtendedVT", ",", "StoreVal", ")", ";", "Ops", ".", "push_back", "(", "StoreVal", ")", ";", "if", "(", "i", "+", "<NUM_LIT>", "<", "NumElts", ")", "{", "StoreVal", "=", "OutVals", "[", "i", "+", "<NUM_LIT>", "]", ";", "if", "(", "NeedExtend", ")", "StoreVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ExtendedVT", ",", "StoreVal", ")", ";", "}", "else", "{", "StoreVal", "=", "DAG", ".", "getUNDEF", "(", "ExtendedVT", ")", ";", "}", "Ops", ".", "push_back", "(", "StoreVal", ")", ";", "if", "(", "VecSize", "==", "<NUM_LIT>", ")", "{", "Opc", "=", "<STR_LIT>", ";", "if", "(", "i", "+", "<NUM_LIT>", "<", "NumElts", ")", "{", "StoreVal", "=", "OutVals", "[", "i", "+", "<NUM_LIT>", "]", ";", "if", "(", "NeedExtend", ")", "StoreVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ExtendedVT", ",", "StoreVal", ")", ";", "}", "else", "{", "StoreVal", "=", "DAG", ".", "getUNDEF", "(", "ExtendedVT", ")", ";", "}", "Ops", ".", "push_back", "(", "StoreVal", ")", ";", "if", "(", "i", "+", "<NUM_LIT>", "<", "NumElts", ")", "{", "StoreVal", "=", "OutVals", "[", "i", "+", "<NUM_LIT>", "]", ";", "if", "(", "NeedExtend", ")", "StoreVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ExtendedVT", ",", "StoreVal", ")", ";", "}", "else", "{", "StoreVal", "=", "DAG", ".", "getUNDEF", "(", "ExtendedVT", ")", ";", "}", "Ops", ".", "push_back", "(", "StoreVal", ")", ";", "}", "Chain", "=", "DAG", ".", "getMemIntrinsicNode", "(", "Opc", ",", "dl", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ")", ",", "Ops", ",", "EltVT", ",", "MachinePointerInfo", "(", ")", ")", ";", "Offset", "+=", "PerStoreOffset", ";", "}", "}"], "ground_truth": ["}", "else", "{"], "File": "NVPTXISelLowering32", "Func": "LowerReturn", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1523, "Length": 502, "Cover_Rate": 0.4305317324185249, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "selectAddrRi", "(", "SDValue", "Addr", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "SDValue", "&", "AluOp", ")", "{", "return", "selectAddrRiSpls", "(", "Addr", ",", "Base", ",", "Offset", ",", "AluOp", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "LanaiISelDAGToDAG", "Func": "selectAddrRi", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1524, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getSysReg", "(", ")", "const", "{"], "ground_truth": ["assert", "(", "Kind", "==", "k_SysReg", "&&", "<STR_LIT>", ")", ";"], "File": "ARM64AsmParser", "Func": "getSysReg", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1525, "Length": 15, "Cover_Rate": 0.5357142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getJumpTableBaseAddr", "(", "MR", "->", "getJumpTableIndex", "(", ")", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "getConstantPoolEntryAddr", "(", "MR", "->", "getConstantPoolIndex", "(", ")", ")", ";", "case", "<STR_LIT>", ":", "{", "<ISA_LIT>ConstantPoolValue", "*", "ACPV", "=", "(", "<ISA_LIT>ConstantPoolValue", "*", ")", "MR", "->", "getConstantVal", "(", ")", ";", "assert", "(", "(", "!", "ACPV", "->", "hasModifier", "(", ")", "&&", "!", "ACPV", "->", "mustAddCurrentAddress", "(", ")", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["intptr_t", "Addr", "=", "(", "intptr_t", ")", "(", "MR", "->", "getResultPointer", "(", ")", ")", ";"], "File": "ARMJITInfo", "Func": "resolveRelocDestAddr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1526, "Length": 79, "Cover_Rate": 0.4340659340659341, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_vpshld_v8di", "(", "(", "__v8di", ")", "__A", ",", "(", "__v8di", ")", "__B", ",", "__C", ")", ";"], "ground_truth": ["}"], "File": "avx512vbmi2intrin", "Func": "_mm512_shldi_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1527, "Length": 20, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>MCCodeEmitter", "(", ")", "override", "{"], "ground_truth": ["}"], "File": "SparcMCCodeEmitter10", "Func": "~SparcMCCodeEmitter", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1528, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "V8DI_FTYPE_V8DF_V8DI_QI_INT", ":", "case", "V8SF_FTYPE_V8DI_V8SF_QI_INT", ":", "case", "V8DF_FTYPE_V8DI_V8DF_QI_INT", ":", "case", "V16SF_FTYPE_V16SF_V16SF_HI_INT", ":", "case", "V8DI_FTYPE_V8SF_V8DI_QI_INT", ":", "case", "V16SF_FTYPE_V16SI_V16SF_HI_INT", ":", "case", "V16SI_FTYPE_V16SF_V16SI_HI_INT", ":", "case", "V8DF_FTYPE_V8SF_V8DF_QI_INT", ":", "case", "V16SF_FTYPE_V16HI_V16SF_HI_INT", ":", "case", "V2DF_FTYPE_V2DF_V2DF_V2DF_INT", ":", "case", "V4SF_FTYPE_V4SF_V4SF_V4SF_INT", ":", "nargs", "=", "<NUM_LIT>", ";", "break", ";", "case", "V4SF_FTYPE_V4SF_V4SF_INT_INT", ":", "case", "V2DF_FTYPE_V2DF_V2DF_INT_INT", ":", "nargs_constant", "=", "<NUM_LIT>", ";", "nargs", "=", "<NUM_LIT>", ";", "break", ";", "case", "INT_FTYPE_V4SF_V4SF_INT_INT", ":", "case", "INT_FTYPE_V2DF_V2DF_INT_INT", ":", "return", "ix86_expand_sse_comi_round", "(", "d", ",", "exp", ",", "target", ")", ";", "case", "V8DF_FTYPE_V8DF_V8DF_V8DF_UQI_INT", ":", "case", "V16SF_FTYPE_V16SF_V16SF_V16SF_HI_INT", ":", "case", "V2DF_FTYPE_V2DF_V2DF_V2DF_QI_INT", ":", "case", "V2DF_FTYPE_V2DF_V4SF_V2DF_QI_INT", ":", "case", "V4SF_FTYPE_V4SF_V4SF_V4SF_QI_INT", ":", "case", "V4SF_FTYPE_V4SF_V2DF_V4SF_QI_INT", ":", "nargs", "=", "<NUM_LIT>", ";", "break", ";", "case", "V16SF_FTYPE_V16SF_INT_V16SF_HI_INT", ":", "case", "V8DF_FTYPE_V8DF_INT_V8DF_QI_INT", ":", "nargs_constant", "=", "<NUM_LIT>", ";", "nargs", "=", "<NUM_LIT>", ";", "break", ";", "case", "UQI_FTYPE_V8DF_V8DF_INT_UQI_INT", ":", "case", "UQI_FTYPE_V2DF_V2DF_INT_UQI_INT", ":", "case", "UHI_FTYPE_V16SF_V16SF_INT_UHI_INT", ":", "case", "UQI_FTYPE_V4SF_V4SF_INT_UQI_INT", ":", "nargs_constant", "=", "<NUM_LIT>", ";", "nargs", "=", "<NUM_LIT>", ";", "break", ";", "case", "V16SF_FTYPE_V16SF_V16SF_INT_V16SF_HI_INT", ":", "case", "V8DF_FTYPE_V8DF_V8DF_INT_V8DF_QI_INT", ":", "case", "V4SF_FTYPE_V4SF_V4SF_INT_V4SF_QI_INT", ":", "case", "V2DF_FTYPE_V2DF_V2DF_INT_V2DF_QI_INT", ":", "nargs", "=", "<NUM_LIT>", ";", "nargs_constant", "=", "<NUM_LIT>", ";", "break", ";", "case", "V8DF_FTYPE_V8DF_V8DF_V8DI_INT_QI_INT", ":", "case", "V16SF_FTYPE_V16SF_V16SF_V16SI_INT_HI_INT", ":", "case", "V2DF_FTYPE_V2DF_V2DF_V2DI_INT_QI_INT", ":", "case", "V4SF_FTYPE_V4SF_V4SF_V4SI_INT_QI_INT", ":", "nargs", "=", "<NUM_LIT>", ";", "nargs_constant", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "gcc_assert", "(", "nargs", "<=", "ARRAY_SIZE", "(", "args", ")", ")", ";", "if", "(", "optimize", "||", "target", "==", "<NUM_LIT>", "||", "GET_MODE", "(", "target", ")", "!=", "tmode", "||", "!", "insn_p", "->", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", "(", "target", ",", "tmode", ")", ")", "target", "=", "gen_reg_rtx", "(", "tmode", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nargs", ";", "i", "++", ")", "{", "tree", "arg", "=", "CALL_EXPR_ARG", "(", "exp", ",", "i", ")", ";", "rtx", "op", "=", "expand_normal", "(", "arg", ")", ";", "machine_mode", "mode", "=", "insn_p", "->", "operand", "[", "i", "+", "<NUM_LIT>", "]", ".", "mode", ";", "bool", "match", "=", "insn_p", "->", "operand", "[", "i", "+", "<NUM_LIT>", "]", ".", "predicate", "(", "op", ",", "mode", ")", ";"], "ground_truth": ["if", "(", "i", "==", "nargs", "-", "nargs_constant", ")", "{"], "File": "i3866", "Func": "ix86_expand_round_builtin", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1529, "Length": 305, "Cover_Rate": 0.31378600823045266, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CASE_VFMA_SPLATS", "(", "FNMSUB", ")", ":", "case", "CASE_VFMA_OPCODE_LMULS", "(", "FMACC", ",", "VV", ")", ":", "case", "CASE_VFMA_OPCODE_LMULS", "(", "FMSAC", ",", "VV", ")", ":", "case", "CASE_VFMA_OPCODE_LMULS", "(", "FNMACC", ",", "VV", ")", ":", "case", "CASE_VFMA_OPCODE_LMULS", "(", "FNMSAC", ",", "VV", ")", ":", "case", "CASE_VFMA_OPCODE_LMULS", "(", "MADD", ",", "VX", ")", ":", "case", "CASE_VFMA_OPCODE_LMULS", "(", "NMSUB", ",", "VX", ")", ":", "case", "CASE_VFMA_OPCODE_LMULS", "(", "MACC", ",", "VX", ")", ":", "case", "CASE_VFMA_OPCODE_LMULS", "(", "NMSAC", ",", "VX", ")", ":", "case", "CASE_VFMA_OPCODE_LMULS", "(", "MACC", ",", "VV", ")", ":", "case", "CASE_VFMA_OPCODE_LMULS", "(", "NMSAC", ",", "VV", ")", ":", "{", "assert", "(", "(", "OpIdx1", "==", "<NUM_LIT>", "||", "OpIdx2", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "OpIdx1", "==", "<NUM_LIT>", "||", "OpIdx2", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "Opc", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "CASE_VFMA_CHANGE_OPCODE_SPLATS", "(", "FMACC", ",", "FMADD", ")", "CASE_VFMA_CHANGE_OPCODE_SPLATS", "(", "FMADD", ",", "FMACC", ")", "CASE_VFMA_CHANGE_OPCODE_SPLATS", "(", "FMSAC", ",", "FMSUB", ")", "CASE_VFMA_CHANGE_OPCODE_SPLATS", "(", "FMSUB", ",", "FMSAC", ")", "CASE_VFMA_CHANGE_OPCODE_SPLATS", "(", "FNMACC", ",", "FNMADD", ")", "CASE_VFMA_CHANGE_OPCODE_SPLATS", "(", "FNMADD", ",", "FNMACC", ")", "CASE_VFMA_CHANGE_OPCODE_SPLATS", "(", "FNMSAC", ",", "FNMSUB", ")", "CASE_VFMA_CHANGE_OPCODE_SPLATS", "(", "FNMSUB", ",", "FNMSAC", ")", "CASE_VFMA_CHANGE_OPCODE_LMULS", "(", "FMACC", ",", "FMADD", ",", "VV", ")", "CASE_VFMA_CHANGE_OPCODE_LMULS", "(", "FMSAC", ",", "FMSUB", ",", "VV", ")", "CASE_VFMA_CHANGE_OPCODE_LMULS", "(", "FNMACC", ",", "FNMADD", ",", "VV", ")", "CASE_VFMA_CHANGE_OPCODE_LMULS", "(", "FNMSAC", ",", "FNMSUB", ",", "VV", ")", "CASE_VFMA_CHANGE_OPCODE_LMULS", "(", "MACC", ",", "MADD", ",", "VX", ")", "CASE_VFMA_CHANGE_OPCODE_LMULS", "(", "MADD", ",", "MACC", ",", "VX", ")", "CASE_VFMA_CHANGE_OPCODE_LMULS", "(", "NMSAC", ",", "NMSUB", ",", "VX", ")", "CASE_VFMA_CHANGE_OPCODE_LMULS", "(", "NMSUB", ",", "NMSAC", ",", "VX", ")", "CASE_VFMA_CHANGE_OPCODE_LMULS", "(", "MACC", ",", "MADD", ",", "VV", ")", "CASE_VFMA_CHANGE_OPCODE_LMULS", "(", "NMSAC", ",", "NMSUB", ",", "VV", ")", "}", "auto", "&", "WorkingMI", "=", "cloneIfNew", "(", "MI", ")", ";"], "ground_truth": ["WorkingMI", ".", "setDesc", "(", "get", "(", "Opc", ")", ")", ";"], "File": "RISCVInstrInfo (2)", "Func": "commuteInstructionImpl", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1530, "Length": 284, "Cover_Rate": 0.4663382594417077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<ISA_LIT>ABIInfo", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "Cpu0ABIInfo", "Func": "S32", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1531, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__X", "&", "(", "__X", "-", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "bmiintrin", "Func": "__blsr_u64", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1532, "Length": 12, "Cover_Rate": 0.3870967741935484, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_cvtph_epi64", "(", "__m512i", "__A", ",", "__mmask8", "__B", ",", "__m128h", "__C", ")", "{", "return", "__builtin_ia32_vcvtph2qq512_mask_round", "(", "__C", ",", "__A", ",", "__B", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm512_mask_cvtph_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1533, "Length": 38, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "dest", ";", "int", "dest_uid", ";", "rtx", "pat", "=", "PATTERN", "(", "branch", ")", ";", "if", "(", "GET_CODE", "(", "pat", ")", "==", "PARALLEL", ")", "pat", "=", "XVECEXP", "(", "pat", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "dest", "=", "SET_SRC", "(", "pat", ")", ";"], "ground_truth": ["if", "(", "GET_CODE", "(", "dest", ")", "==", "IF_THEN_ELSE", ")", "dest", "=", "XEXP", "(", "dest", ",", "<NUM_LIT>", ")", ";"], "File": "bfin2", "Func": "branch_dest", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 1534, "Length": 59, "Cover_Rate": 0.6555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "shouldConvert", "(", "const", "Constant", "*", "Cst", ")", "{", "if", "(", "isa", "<", "const", "UndefValue", ">", "(", "Cst", ")", ")", "return", "false", ";", "if", "(", "Cst", "->", "isZeroValue", "(", ")", ")", "return", "false", ";", "if", "(", "Stress", ")", "return", "true", ";", "if", "(", "Cst", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", ")", "return", "false", ";", "return", "isConstantUsingVectorTy", "(", "Cst", "->", "getType", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64PromoteConstant (2)", "Func": "shouldConvert", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1535, "Length": 68, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Dec", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "End", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getDesc", "(", ")", ".", "isCall", "(", ")", ")", "Revert", "=", "true", ";", "if", "(", "!", "Dec", ")", "continue", ";", "if", "(", "MI", ".", "mayLoad", "(", ")", "||", "MI", ".", "mayStore", "(", ")", ")", "Revert", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ";", "}", "if", "(", "Dec", "&&", "End", "&&", "Revert", ")", "break", ";", "}", "if", "(", "Start", "||", "Dec", "||", "End", ")", "{", "if", "(", "!", "Start", "||", "!", "Dec", "||", "!", "End", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "Changed", ";", "}", "if", "(", "!", "End", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isMBB", "(", ")", "||", "End", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", "!=", "ML", "->", "getHeader", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "if", "(", "!", "BBUtils", "->", "isBBInRange", "(", "End", ",", "ML", "->", "getHeader", "(", ")", ",", "<NUM_LIT>", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "Revert", "=", "true", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "Start", "<<", "<STR_LIT>", "<<", "*", "Dec", "<<", "<STR_LIT>", "<<", "*", "End", ")", ";", "Expand", "(", "ML", ",", "Start", ",", "Dec", ",", "End", ",", "Revert", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops16", "Func": "ProcessLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1536, "Length": 266, "Cover_Rate": 0.5807860262008734, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "pair", "<", "int", ",", "int", ">", "Res", "=", "{", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "switch", "(", "VectorKind", ")", "{", "case", "RegKind", "::", "NeonVector", ":", "Res", "=", "StringSwitch", "<", "std", "::", "pair", "<", "int", ",", "int", ">>", "(", "Suffix", ".", "lower", "(", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ".", "Case", "(", "<STR_LIT>", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ".", "Case", "(", "<STR_LIT>", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ".", "Case", "(", "<STR_LIT>", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ".", "Case", "(", "<STR_LIT>", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ".", "Case", "(", "<STR_LIT>", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ".", "Case", "(", "<STR_LIT>", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ".", "Case", "(", "<STR_LIT>", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ".", "Case", "(", "<STR_LIT>", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ".", "Case", "(", "<STR_LIT>", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ".", "Case", "(", "<STR_LIT>", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ".", "Case", "(", "<STR_LIT>", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ".", "Case", "(", "<STR_LIT>", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ".", "Case", "(", "<STR_LIT>", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ".", "Case", "(", "<STR_LIT>", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ".", "Case", "(", "<STR_LIT>", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ".", "Default", "(", "{", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ")", ";", "break", ";", "case", "RegKind", "::", "SVEPredicateVector", ":", "case", "RegKind", "::", "SVEDataVector", ":", "case", "RegKind", "::", "Matrix", ":", "Res", "=", "StringSwitch", "<", "std", "::", "pair", "<", "int", ",", "int", ">>", "(", "Suffix", ".", "lower", "(", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ".", "Case", "(", "<STR_LIT>", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ".", "Case", "(", "<STR_LIT>", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ".", "Case", "(", "<STR_LIT>", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ".", "Case", "(", "<STR_LIT>", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ".", "Case", "(", "<STR_LIT>", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ".", "Default", "(", "{", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser1", "Func": "parseVectorKind", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1537, "Length": 359, "Cover_Rate": 0.8466981132075472, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>Target", "(", ")", "{"], "ground_truth": ["RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "X", "(", "getThe<ISA_LIT>Target", "(", ")", ")", ";"], "File": "Z80oldTargetMachine", "Func": "LLVMInitializeZ80oldTarget", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1538, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "flags", "=", "aarch64_call_properties", "(", "d", ")", ";", "if", "(", "flags", "&", "FLAG_RAISE_FP_EXCEPTIONS", ")", "return", "true", ";"], "ground_truth": ["if", "(", "flags", "&", "FLAG_PREFETCH_MEMORY", ")", "return", "true", ";"], "File": "aarch64-builtins1", "Func": "aarch64_modifies_global_state_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1539, "Length": 27, "Cover_Rate": 0.6428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "VT", ".", "isVector", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["int64_t", "ElementBits", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "isVShiftLImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1540, "Length": 24, "Cover_Rate": 0.3116883116883117, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "override", "{"], "ground_truth": ["return", "&", "DL", ";"], "File": "MipsTargetMachine26", "Func": "getDataLayout", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1541, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "call", "[", "<NUM_LIT>", "]", ";", "rtx", "insn", ";", "gcc_assert", "(", "INTVAL", "(", "cookie", ")", "==", "<NUM_LIT>", ")", ";", "call", "[", "<NUM_LIT>", "]", "=", "gen_rtx_CALL", "(", "VOIDmode", ",", "gen_rtx_MEM", "(", "SImode", ",", "func_desc", ")", ",", "flag", ")", ";", "if", "(", "value", "!=", "NULL_RTX", ")", "call", "[", "<NUM_LIT>", "]", "=", "gen_rtx_SET", "(", "value", ",", "call", "[", "<NUM_LIT>", "]", ")", ";", "call", "[", "<NUM_LIT>", "]", "=", "simple_return_rtx", ";", "insn", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec_v", "(", "<NUM_LIT>", ",", "call", ")", ")", ";", "insn", "=", "emit_call_insn", "(", "insn", ")", ";", "use_reg", "(", "&", "CALL_INSN_FUNCTION_USAGE", "(", "insn", ")", ",", "gen_rtx_REG", "(", "Pmode", ",", "TOC_REGNUM", ")", ")", ";"], "ground_truth": ["}"], "File": "powerpcspe", "Func": "rs6000_sibcall_aix", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1542, "Length": 104, "Cover_Rate": 0.8666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FastISel", "*", "<STR_LIT>", "(", "FunctionLoweringInfo", "&", "funcInfo", ",", "const", "TargetLibraryInfo", "*", "libInfo", ")", "{", "const", "TargetMachine", "&", "TM", "=", "funcInfo", ".", "MF", "->", "getTarget", "(", ")", ";", "const", "<ISA_LIT>Subtarget", "*", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "bool", "UseFastISel", "=", "false", ";", "UseFastISel", "|=", "Subtarget", "->", "isTargetMachO", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ";"], "ground_truth": ["UseFastISel", "|=", "Subtarget", "->", "isTargetLinux", "(", ")", "&&", "!", "Subtarget", "->", "isThumb", "(", ")", ";"], "File": "ARMFastISel35", "Func": "createFastISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1543, "Length": 77, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "MemOpStart", "=", "<STR_LIT>", "(", "MCID", ".", "TSFlags", ")", ";", "if", "(", "MemOpStart", "==", "-", "<NUM_LIT>", ")", "return", "None", ";", "MemOpStart", "+=", "<STR_LIT>", "(", "MCID", ")", ";", "const", "MCOperand", "&", "SegReg", "=", "Inst", ".", "getOperand", "(", "MemOpStart", "+", "<STR_LIT>", ")", ";", "const", "MCOperand", "&", "BaseReg", "=", "Inst", ".", "getOperand", "(", "MemOpStart", "+", "<STR_LIT>", ")", ";", "const", "MCOperand", "&", "IndexReg", "=", "Inst", ".", "getOperand", "(", "MemOpStart", "+", "<STR_LIT>", ")", ";", "const", "MCOperand", "&", "ScaleAmt", "=", "Inst", ".", "getOperand", "(", "MemOpStart", "+", "<STR_LIT>", ")", ";"], "ground_truth": ["const", "MCOperand", "&", "Disp", "=", "Inst", ".", "getOperand", "(", "MemOpStart", "+", "<STR_LIT>", ")", ";"], "File": "X86MCTargetDesc21", "Func": "evaluateMemoryOperandAddress", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1544, "Length": 97, "Cover_Rate": 0.4597156398104265, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "Rsrc", "=", "TII", "->", "getDefaultRsrcDataFormat", "(", ")", "|", "APInt", "::", "getAllOnesValue", "(", "<NUM_LIT>", ")", ".", "getZExtValue", "(", ")", ";", "SDLoc", "DL", "(", "Addr", ")", ";", "const", "<ISA_LIT>TargetLowering", "&", "Lowering", "=", "*", "static_cast", "<", "const", "<ISA_LIT>TargetLowering", "*", ">", "(", "getTargetLowering", "(", ")", ")", ";", "SRsrc", "=", "SDValue", "(", "Lowering", ".", "buildRSRC", "(", "*", "CurDAG", ",", "DL", ",", "Ptr", ",", "<NUM_LIT>", ",", "Rsrc", ")", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUISelDAGToDAG41", "Func": "SelectMUBUFOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1545, "Length": 70, "Cover_Rate": 0.36082474226804123, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getVarArgsFrameIndex", "(", ")", "const", "{"], "ground_truth": ["return", "VarArgsFrameIndex", ";"], "File": "SystemZMachineFunctionInfo", "Func": "getVarArgsFrameIndex", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1546, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "*", "reg", "=", "&", "pcum", "->", "reg", ";", "machine_mode", "mode", "=", "arg", ".", "mode", ";"], "ground_truth": ["int", "param_size", "=", "csky_num_arg_regs", "(", "mode", ",", "arg", ".", "type", ",", "pcum", "->", "is_stdarg", ")", ";"], "File": "csky", "Func": "csky_function_arg_advance", "Target": "csky", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1547, "Length": 32, "Cover_Rate": 0.3047619047619048, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "CallInst", "*", ">", "PreserveDITypeCalls", ";", "for", "(", "auto", "&", "F", ":", "M", ")", "{", "for", "(", "auto", "&", "BB", ":", "F", ")", "{", "for", "(", "auto", "&", "I", ":", "BB", ")", "{", "auto", "*", "Call", "=", "dyn_cast", "<", "CallInst", ">", "(", "&", "I", ")", ";", "if", "(", "!", "Call", ")", "continue", ";", "const", "auto", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "Call", "->", "getCalledOperand", "(", ")", ")", ";", "if", "(", "!", "GV", ")", "continue", ";", "if", "(", "GV", "->", "getName", "(", ")", ".", "startswith", "(", "<STR_LIT>", ")", ")", "{", "if", "(", "!", "Call", "->", "getMetadata", "(", "LLVMContext", "::", "MD_preserve_access_index", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "PreserveDITypeCalls", ".", "push_back", "(", "Call", ")", ";", "}", "}", "}", "}", "if", "(", "PreserveDITypeCalls", ".", "empty", "(", ")", ")", "return", "false", ";", "std", "::", "string", "BaseName", "=", "<STR_LIT>", ";", "int", "Count", "=", "<NUM_LIT>", ";", "for", "(", "auto", "Call", ":", "PreserveDITypeCalls", ")", "{", "const", "ConstantInt", "*", "Flag", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Call", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ")", ";", "assert", "(", "Flag", ")", ";"], "ground_truth": ["uint64_t", "FlagValue", "=", "Flag", "->", "getValue", "(", ")", ".", "getZExtValue", "(", ")", ";"], "File": "BPFPreserveDIType5", "Func": "doTransformation", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1548, "Length": 189, "Cover_Rate": 0.4909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>ATTAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{"], "ground_truth": ["StringRef", "IDVal", "=", "DirectiveID", ".", "getIdentifier", "(", ")", ";"], "File": "X86AsmParser101", "Func": "ParseDirective", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1549, "Length": 18, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "(", "TrueCmp", ")", "<<", "'\\n'", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "TrueImm", "<<", "'\\n'", ")", ";", "if", "(", "(", "(", "HeadCmp", "==", "<STR_LIT>", "&&", "TrueCmp", "==", "<STR_LIT>", ")", "||", "(", "HeadCmp", "==", "<STR_LIT>", "&&", "TrueCmp", "==", "<STR_LIT>", ")", ")", "&&", "std", "::", "abs", "(", "TrueImm", "-", "HeadImm", ")", "==", "<NUM_LIT>", ")", "{", "CmpInfo", "HeadCmpInfo", "=", "adjustCmp", "(", "HeadCmpMI", ",", "HeadCmp", ")", ";", "CmpInfo", "TrueCmpInfo", "=", "adjustCmp", "(", "TrueCmpMI", ",", "TrueCmp", ")", ";", "if", "(", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "HeadCmpInfo", ")", "==", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "TrueCmpInfo", ")", "&&", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "HeadCmpInfo", ")", "==", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "TrueCmpInfo", ")", ")", "{", "modifyCmp", "(", "HeadCmpMI", ",", "HeadCmpInfo", ")", ";", "modifyCmp", "(", "TrueCmpMI", ",", "TrueCmpInfo", ")", ";", "Changed", "=", "true", ";", "}", "}", "else", "if", "(", "(", "(", "HeadCmp", "==", "<STR_LIT>", "&&", "TrueCmp", "==", "<STR_LIT>", ")", "||", "(", "HeadCmp", "==", "<STR_LIT>", "&&", "TrueCmp", "==", "<STR_LIT>", ")", ")", "&&", "std", "::", "abs", "(", "TrueImm", "-", "HeadImm", ")", "==", "<NUM_LIT>", ")", "{", "bool", "adjustHeadCond", "=", "(", "HeadImm", "<", "TrueImm", ")", ";", "if", "(", "HeadCmp", "==", "<STR_LIT>", ")", "{", "adjustHeadCond", "=", "!", "adjustHeadCond", ";", "}", "if", "(", "adjustHeadCond", ")", "{", "Changed", "|=", "adjustTo", "(", "HeadCmpMI", ",", "HeadCmp", ",", "TrueCmpMI", ",", "TrueImm", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "AArch64ConditionOptimizer1", "Func": "runOnMachineFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1550, "Length": 237, "Cover_Rate": 0.375594294770206, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_EXPAND_INSTR_SIZES", "(", "MNEMONIC", ",", "rr", ")", "\\", "LLVM_EXPAND_INSTR_SIZES", "(", "MNEMONIC", ",", "rr_REV", ")", "\\", "LLVM_EXPAND_INSTR_SIZES", "(", "MNEMONIC", ",", "rm", ")", "\\", "LLVM_EXPAND_INSTR_SIZES", "(", "MNEMONIC", ",", "mr", ")", "\\", "case", "<STR_LIT>", "##", "<NUM_LIT>", ":", "\\", "case", "<STR_LIT>", "##", "<NUM_LIT>", ":", "\\", "case", "<STR_LIT>", "##", "<NUM_LIT>", ":", "\\", "case", "<STR_LIT>", "##", "<NUM_LIT>", ":", "\\", "case", "<STR_LIT>", "##", "<NUM_LIT>", ":", "\\", "case", "<STR_LIT>", "##", "<NUM_LIT>", ":", "\\", "case", "<STR_LIT>", "##", "<NUM_LIT>", ":", "\\", "case", "<STR_LIT>", "##", "<NUM_LIT>", ":", "\\", "case", "<STR_LIT>", "##", "<NUM_LIT>", ":", "\\", "case", "<STR_LIT>", "##", "<NUM_LIT>", ":", "\\", "case", "<STR_LIT>", "##", "<NUM_LIT>", ":", "\\", "case", "<STR_LIT>", "##", "<NUM_LIT>", ":", "\\", "case", "<STR_LIT>", "##", "<NUM_LIT>", ":", "\\", "case", "<STR_LIT>", "##", "<NUM_LIT>", ":", "\\", "case", "<STR_LIT>", "##", "<NUM_LIT>", ":", "\\", "case", "<STR_LIT>", "##", "<NUM_LIT>", ":", "\\", "case", "<STR_LIT>", "##", "<NUM_LIT>", ":", "\\", "case", "<STR_LIT>", "##", "<NUM_LIT>", ":", "LLVM_EXPAND_ADC_SBB_INSTR", "(", "ADC", ")", "return", "FlagArithMnemonic", "::", "ADC", ";", "LLVM_EXPAND_ADC_SBB_INSTR", "(", "SBB", ")", "return", "FlagArithMnemonic", "::", "SBB", ";"], "ground_truth": ["LLVM_EXPAND_INSTR_SIZES", "(", "RCL", ",", "rCL", ")", "LLVM_EXPAND_INSTR_SIZES", "(", "RCL", ",", "r1", ")", "LLVM_EXPAND_INSTR_SIZES", "(", "RCL", ",", "ri", ")", "return", "FlagArithMnemonic", "::", "RCL", ";"], "File": "X86FlagsCopyLowering1", "Func": "getMnemonicFromOpcode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1551, "Length": 176, "Cover_Rate": 0.4861878453038674, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "aarch64_emit_atomic_load_op", "(", "enum", "aarch64_atomic_load_op_code", "code", ",", "machine_mode", "mode", ",", "rtx", "dst", ",", "rtx", "src", ",", "rtx", "mem", ",", "rtx", "model", ")", "{", "typedef", "rtx", "(", "*", "aarch64_atomic_load_op_fn", ")", "(", "rtx", ",", "rtx", ",", "rtx", ",", "rtx", ")", ";", "const", "aarch64_atomic_load_op_fn", "plus", "[", "]", "=", "{", "gen_aarch64_atomic_loadaddqi", ",", "gen_aarch64_atomic_loadaddhi", ",", "gen_aarch64_atomic_loadaddsi", ",", "gen_aarch64_atomic_loadadddi", "}", ";", "const", "aarch64_atomic_load_op_fn", "eor", "[", "]", "=", "{", "gen_aarch64_atomic_loadeorqi", ",", "gen_aarch64_atomic_loadeorhi", ",", "gen_aarch64_atomic_loadeorsi", ",", "gen_aarch64_atomic_loadeordi", "}", ";", "const", "aarch64_atomic_load_op_fn", "ior", "[", "]", "=", "{", "gen_aarch64_atomic_loadsetqi", ",", "gen_aarch64_atomic_loadsethi", ",", "gen_aarch64_atomic_loadsetsi", ",", "gen_aarch64_atomic_loadsetdi", "}", ";", "const", "aarch64_atomic_load_op_fn", "bic", "[", "]", "=", "{", "gen_aarch64_atomic_loadclrqi", ",", "gen_aarch64_atomic_loadclrhi", ",", "gen_aarch64_atomic_loadclrsi", ",", "gen_aarch64_atomic_loadclrdi", "}", ";", "aarch64_atomic_load_op_fn", "gen", ";", "int", "idx", "=", "<NUM_LIT>", ";", "switch", "(", "mode", ")", "{", "case", "E_QImode", ":", "idx", "=", "<NUM_LIT>", ";", "break", ";", "case", "E_HImode", ":", "idx", "=", "<NUM_LIT>", ";", "break", ";", "case", "E_SImode", ":", "idx", "=", "<NUM_LIT>", ";", "break", ";"], "ground_truth": ["case", "E_DImode", ":", "idx", "=", "<NUM_LIT>", ";", "break", ";"], "File": "aarch645", "Func": "aarch64_emit_atomic_load_op", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1552, "Length": 153, "Cover_Rate": 0.6510638297872341, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCSubtargetInfo", "*", "create<ISA_LIT>MCSubtargetInfo", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "return", "create<ISA_LIT>MCSubtargetInfoImpl", "(", "TT", ",", "CPU", ",", "CPU", ",", "FS", ")", ";"], "ground_truth": ["}"], "File": "BPFMCTargetDesc12", "Func": "createBPFMCSubtargetInfo", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1553, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "unsigned", "VReg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "getRegClassFor", "(", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "SDValue", "Arg", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "VReg", ",", "VA", ".", "getLocVT", "(", ")", ")", ";", "if", "(", "VA", ".", "getValVT", "(", ")", "==", "<STR_LIT>", "&&", "VA", ".", "needsCustom", "(", ")", ")", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "case", "CCValAssign", "::", "SExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "VA", ".", "isExtInLoc", "(", ")", ")", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VA", ".", "getValVT", "(", ")", ",", "Arg", ")", ";", "InVals", ".", "push_back", "(", "Arg", ")", ";", "continue", ";", "}", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "unsigned", "Offset", "=", "VA", ".", "getLocMemOffset", "(", ")", "+", "ArgsBaseOffset", ";"], "ground_truth": ["unsigned", "ValSize", "=", "VA", ".", "getValVT", "(", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";"], "File": "VEISelLowering", "Func": "LowerFormalArguments", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1554, "Length": 258, "Cover_Rate": 0.48956356736242884, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ADDiu", ")", ",", "SP", ")", ".", "addReg", "(", "SP", ")", ".", "addImm", "(", "Amount", ")", ";", "}", "else", "{", "unsigned", "Opc", "=", "ABI", ".", "GetPtrAdduOp", "(", ")", ";", "if", "(", "Amount", "<", "<NUM_LIT>", ")", "{", "Opc", "=", "ABI", ".", "GetPtrSubuOp", "(", ")", ";"], "ground_truth": ["Amount", "=", "-", "Amount", ";"], "File": "MipsSEInstrInfo10", "Func": "adjustStackPtr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1555, "Length": 58, "Cover_Rate": 0.3431952662721893, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "<ISA_LIT>VType", "::", "isValidSEW", "(", "SEW", ")", "&&", "<STR_LIT>", ")", ";", "<ISA_LIT>VSEW", "ElementWidth", "=", "static_cast", "<", "<ISA_LIT>VSEW", ">", "(", "Log2_32", "(", "SEW", "/", "<NUM_LIT>", ")", ")", ";", "<ISA_LIT>VLMUL", "Multiplier", "=", "static_cast", "<", "<ISA_LIT>VLMUL", ">", "(", "VLMul", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "if", "(", "VLIndex", ">=", "<NUM_LIT>", ")", "{", "Register", "DestReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "MIB", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "VLIndex", ")", ".", "getReg", "(", ")", ")", ";", "}", "else", "MIB", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ";", "MIB", ".", "addImm", "(", "<ISA_LIT>VType", "::", "encodeVTYPE", "(", "Multiplier", ",", "ElementWidth", ",", "true", ",", "false", ")", ")", ";"], "ground_truth": ["MI", ".", "getOperand", "(", "SEWIndex", ")", ".", "setImm", "(", "-", "<NUM_LIT>", ")", ";"], "File": "RISCVISelLowering38", "Func": "addVSetVL", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1556, "Length": 173, "Cover_Rate": 0.5924657534246576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcvtnq_x_u32_f32", "(", "float32x4_t", "__a", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__builtin_mve_vcvtnq_m_uv4si", "(", "__arm_vuninitializedq_u32", "(", ")", ",", "__a", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vcvtnq_x_u32_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1557, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isToken", "(", ")", "const", "override", "{"], "ground_truth": ["return", "Kind", "==", "KindToken", ";"], "File": "SystemZAsmParser (2)", "Func": "isToken", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1558, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "wr", "=", "(", "wr", "<<", "<NUM_LIT>", ")", "|", "(", "wr", "&", "<NUM_LIT>", ")", ";", "}", "wr", "=", "(", "wr", "<<", "<NUM_LIT>", ")", "|", "(", "wr", "&", "<NUM_LIT>", ")", ";", "return", "wr", ";"], "ground_truth": ["}"], "File": "TPCHWWA2", "Func": "extent_imm", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1559, "Length": 33, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "GPReg", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "SaveLocation", ")", ")", ";", "}", "getStreamer", "(", ")", ".", "emitInstruction", "(", "Inst", ",", "STI", ")", ";", "forbidModuleDirective", "(", ")", ";"], "ground_truth": ["}"], "File": "MipsTargetStreamer (2)1", "Func": "emitDirectiveCpreturn", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1560, "Length": 53, "Cover_Rate": 0.33125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", "=", "Insert", "->", "getDebugLoc", "(", ")", ";", "TIDReg", "=", "RI", ".", "findUnusedRegister", "(", "MF", "->", "getRegInfo", "(", ")", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "TIDReg", "==", "<STR_LIT>", ")", "return", "TIDReg", ";", "if", "(", "!", "<STR_LIT>", "(", "MF", "->", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ")", "&&", "WorkGroupSize", ">", "WavefrontSize", ")", "{", "unsigned", "TIDIGXReg", "=", "TRI", "->", "getPreloadedValue", "(", "*", "MF", ",", "<ISA_LIT>RegisterInfo", "::", "WORKGROUP_ID_X", ")", ";", "unsigned", "TIDIGYReg", "=", "TRI", "->", "getPreloadedValue", "(", "*", "MF", ",", "<ISA_LIT>RegisterInfo", "::", "WORKGROUP_ID_Y", ")", ";", "unsigned", "TIDIGZReg", "=", "TRI", "->", "getPreloadedValue", "(", "*", "MF", ",", "<ISA_LIT>RegisterInfo", "::", "WORKGROUP_ID_Z", ")", ";", "unsigned", "InputPtrReg", "=", "TRI", "->", "getPreloadedValue", "(", "*", "MF", ",", "<ISA_LIT>RegisterInfo", "::", "KERNARG_SEGMENT_PTR", ")", ";", "for", "(", "unsigned", "Reg", ":", "{", "TIDIGXReg", ",", "TIDIGYReg", ",", "TIDIGZReg", "}", ")", "{", "if", "(", "!", "Entry", ".", "isLiveIn", "(", "Reg", ")", ")", "Entry", ".", "addLiveIn", "(", "Reg", ")", ";", "}", "RS", "->", "enterBasicBlock", "(", "Entry", ")", ";", "unsigned", "STmp0", "=", "RS", "->", "scavengeRegister", "(", "&", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "STmp1", "=", "RS", "->", "scavengeRegister", "(", "&", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "STmp0", ")", ".", "addReg", "(", "InputPtrReg", ")", ".", "addImm", "(", "<STR_LIT>", "::", "NGROUPS_Z", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "STmp1", ")", ".", "addReg", "(", "InputPtrReg", ")", ".", "addImm", "(", "<STR_LIT>", "::", "NGROUPS_Y", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "STmp1", ")", ".", "addReg", "(", "STmp1", ")", ".", "addReg", "(", "STmp0", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "TIDReg", ")", ".", "addReg", "(", "STmp1", ")", ".", "addReg", "(", "TIDIGXReg", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "TIDReg", ")", ".", "addReg", "(", "STmp0", ")", ".", "addReg", "(", "TIDIGYReg", ")", ".", "addReg", "(", "TIDReg", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "TIDReg", ")", ".", "addReg", "(", "TIDReg", ")", ".", "addReg", "(", "TIDIGZReg", ")", ";", "}", "else", "{", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "TIDReg", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "TIDReg", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ".", "addReg", "(", "TIDReg", ")", ";", "}"], "ground_truth": ["BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "TIDReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "TIDReg", ")", ";"], "File": "SIInstrInfo128", "Func": "calculateLDSSpillAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1561, "Length": 429, "Cover_Rate": 0.637444279346211, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "LowerLOAD", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSTORE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerTRUNCATE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ",", "SDLoc", "(", "Op", ")", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSHL_PARTS", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSRL_PARTS", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSRA_PARTS", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSCALAR_TO_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerABS", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFP_EXTEND", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerROTL", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "SDValue", "(", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBITCAST", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINTRINSIC_VOID", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "LowerREM", "(", "Op", ",", "DAG", ")", ";"], "File": "PPCISelLowering9", "Func": "LowerOperation", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1562, "Length": 297, "Cover_Rate": 0.46845425867507884, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTarget", "<", "Triple", "::", "xtensa", ">", "X", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "XtensaTargetInfo1", "Func": "LLVMInitializeXtensaTargetInfo", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1563, "Length": 20, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint32_t", "*", "<ISA_LIT>RegisterInfo", "::", "getCallPreservedMask", "(", "CallingConv", "::", "ID", "CC", ")", "const", "{"], "ground_truth": ["if", "(", "Subtarget", ".", "isDarwinABI", "(", ")", ")", "return", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", "?", "(", "Subtarget", ".", "hasAltivec", "(", ")", "?", "CSR_Darwin64_Altivec_RegMask", ":"], "File": "PPCRegisterInfo (2)", "Func": "getCallPreservedMask", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1564, "Length": 38, "Cover_Rate": 0.4470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "Op", ")", ";", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "bool", "IsF128", "=", "(", "VT", "==", "<STR_LIT>", ")", ";", "assert", "(", "VT", ".", "isFloatingPoint", "(", ")", "&&", "VT", "!=", "<STR_LIT>", "&&", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", "&&", "<STR_LIT>", ")", ";", "bool", "IsFakeVector", "=", "!", "VT", ".", "isVector", "(", ")", "&&", "!", "IsF128", ";", "MVT", "LogicVT", "=", "VT", ";", "if", "(", "IsFakeVector", ")", "LogicVT", "=", "(", "VT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "(", "VT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "EltBits", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "APInt", "MaskElt", "=", "IsFABS", "?", "APInt", "::", "getSignedMaxValue", "(", "EltBits", ")", ":", "APInt", "::", "getSignMask", "(", "EltBits", ")", ";", "const", "fltSemantics", "&", "Sem", "=", "SelectionDAG", "::", "EVTToAPFloatSemantics", "(", "VT", ")", ";"], "ground_truth": ["SDValue", "Mask", "=", "DAG", ".", "getConstantFP", "(", "APFloat", "(", "Sem", ",", "MaskElt", ")", ",", "dl", ",", "LogicVT", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "LowerFABSorFNEG", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1565, "Length": 151, "Cover_Rate": 0.3793969849246231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_clzv2si", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vclz_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1566, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "char", "ME", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "bool", "useSubstituteMnemonic", "=", "false", ";", "if", "(", "SH", "<=", "<NUM_LIT>", "&&", "MB", "==", "<NUM_LIT>", "&&", "ME", "==", "(", "<NUM_LIT>", "-", "SH", ")", ")", "{", "O", "<<", "<STR_LIT>", ";", "useSubstituteMnemonic", "=", "true", ";", "}", "if", "(", "SH", "<=", "<NUM_LIT>", "&&", "MB", "==", "(", "<NUM_LIT>", "-", "SH", ")", "&&", "ME", "==", "<NUM_LIT>", ")", "{", "O", "<<", "<STR_LIT>", ";", "useSubstituteMnemonic", "=", "true", ";", "SH", "=", "<NUM_LIT>", "-", "SH", ";", "}", "if", "(", "useSubstituteMnemonic", ")", "{", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", "<<", "(", "unsigned", "int", ")", "SH", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "}", "if", "(", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "{", "O", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "unsigned", "char", "SH", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "char", "ME", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "<NUM_LIT>", "-", "SH", "==", "ME", ")", "{", "O", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", "<<", "(", "unsigned", "int", ")", "SH", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "unsigned", "char", "TH", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "O", "<<", "<STR_LIT>", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "O", "<<", "<STR_LIT>", ";", "if", "(", "TH", "==", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", ";", "bool", "IsBookE", "=", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ";", "if", "(", "IsBookE", "&&", "TH", "!=", "<NUM_LIT>", "&&", "TH", "!=", "<NUM_LIT>", ")", "O", "<<", "(", "unsigned", "int", ")", "TH", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";"], "ground_truth": ["if", "(", "!", "IsBookE", "&&", "TH", "!=", "<NUM_LIT>", "&&", "TH", "!=", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", "<<", "(", "unsigned", "int", ")", "TH", ";"], "File": "PPCInstPrinter35", "Func": "printInst", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1567, "Length": 451, "Cover_Rate": 0.7775862068965518, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "set_optab_libfunc", "(", "udiv_optab", ",", "SImode", ",", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "udiv_optab", ",", "DImode", ",", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "smod_optab", ",", "SImode", ",", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "smod_optab", ",", "DImode", ",", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "umod_optab", ",", "SImode", ",", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "umod_optab", ",", "DImode", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["abort_libfunc", "=", "init_one_libfunc", "(", "<STR_LIT>", ")", ";"], "File": "ia644", "Func": "ia64_vms_init_libfuncs", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1568, "Length": 61, "Cover_Rate": 0.6354166666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", "<<", "<STR_LIT>", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "<NUM_LIT>", ")", "<<", "<STR_LIT>", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "<NUM_LIT>", ")", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter18", "Func": "printVectorListThreeSpacedAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1569, "Length": 57, "Cover_Rate": 0.76, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_pmovsqd512_mask", "(", "(", "__v8di", ")", "__A", ",", "(", "__v8si", ")", "_mm256_undefined_si256", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin4", "Func": "_mm512_cvtsepi64_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1570, "Length": 26, "Cover_Rate": 0.5416666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", "(", "STI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler14", "Func": "isGFX9Plus", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1571, "Length": 7, "Cover_Rate": 0.4117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SPRDest", "&&", "SPRSrc", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "GPRDest", "&&", "SPRSrc", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "SPRDest", "&&", "GPRSrc", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", "&&", "Subtarget", ".", "hasFP64", "(", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "if", "(", "Opc", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ";", "MIB", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", ")", "MIB", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "return", ";", "}", "unsigned", "BeginIdx", "=", "<NUM_LIT>", ";", "unsigned", "SubRegs", "=", "<NUM_LIT>", ";", "int", "Spacing", "=", "<NUM_LIT>", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "<STR_LIT>", ";", "BeginIdx", "=", "<STR_LIT>", ";", "SubRegs", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "<STR_LIT>", ";", "BeginIdx", "=", "<STR_LIT>", ";", "SubRegs", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "<STR_LIT>", ";", "BeginIdx", "=", "<STR_LIT>", ";", "SubRegs", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "<STR_LIT>", ";", "BeginIdx", "=", "<STR_LIT>", ";", "SubRegs", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "<STR_LIT>", ";", "BeginIdx", "=", "<STR_LIT>", ";", "SubRegs", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "Subtarget", ".", "isThumb2", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BeginIdx", "=", "<STR_LIT>", ";", "SubRegs", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "<STR_LIT>", ";", "BeginIdx", "=", "<STR_LIT>", ";", "SubRegs", "=", "<NUM_LIT>", ";", "Spacing", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "<STR_LIT>", ";", "BeginIdx", "=", "<STR_LIT>", ";", "SubRegs", "=", "<NUM_LIT>", ";", "Spacing", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "<STR_LIT>", ";", "BeginIdx", "=", "<STR_LIT>", ";", "SubRegs", "=", "<NUM_LIT>", ";", "Spacing", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", "&&", "!", "Subtarget", ".", "hasFP64", "(", ")", ")", "{", "Opc", "=", "<STR_LIT>", ";", "BeginIdx", "=", "<STR_LIT>", ";"], "ground_truth": ["SubRegs", "=", "<NUM_LIT>", ";"], "File": "ARMBaseInstrInfo100", "Func": "copyPhysReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1572, "Length": 437, "Cover_Rate": 0.46, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CurDAG", "->", "getTargetConstant", "(", "Imm", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86ISelDAGToDAG100", "Func": "getI32Imm", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1573, "Length": 11, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int8x16_t", ")", "__builtin_aarch64_ashlv16qi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vshlq_n_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1574, "Length": 12, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OS", "<<", "<STR_LIT>", ";", "OS", "<<", "getReg", "(", ")", "<<", "<STR_LIT>", ";", "break", ";", "case", "Token", ":"], "ground_truth": ["OS", "<<", "<STR_LIT>", "<<", "getToken", "(", ")", "<<", "<STR_LIT>", ";"], "File": "MMIXAsmParser", "Func": "print", "Target": "MMIX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1575, "Length": 27, "Cover_Rate": 0.4426229508196721, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Index", "==", "<NUM_LIT>", "&&", "Val", "->", "isIntOrIntVectorTy", "(", ")", ")", "Cost", "+=", "<NUM_LIT>", ";", "return", "Cost", ";", "}", "return", "BaseT", "::", "getVectorInstrCost", "(", "Opcode", ",", "Val", ",", "Index", ")", ";"], "ground_truth": ["}"], "File": "SystemZTargetTransformInfo", "Func": "getVectorInstrCost", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1576, "Length": 33, "Cover_Rate": 0.3113207547169811, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "size_t", "Start", "=", "<NUM_LIT>", ",", "Next", "=", "Mask", ".", "find", "(", "'_'", ")", ";", "StringRef", "Flags", "=", "<STR_LIT>", ";", "std", "::", "string", "SpecReg", "=", "Mask", ".", "slice", "(", "Start", ",", "Next", ")", ".", "lower", "(", ")", ";", "if", "(", "Next", "!=", "StringRef", "::", "npos", ")", "Flags", "=", "Mask", ".", "slice", "(", "Next", "+", "<NUM_LIT>", ",", "Mask", ".", "size", "(", ")", ")", ";", "unsigned", "FlagsVal", "=", "<NUM_LIT>", ";", "if", "(", "SpecReg", "==", "<STR_LIT>", ")", "{", "FlagsVal", "=", "StringSwitch", "<", "unsigned", ">", "(", "Flags", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Default", "(", "~", "<NUM_LIT>", ")", ";", "if", "(", "FlagsVal", "==", "~", "<NUM_LIT>", ")", "{", "if", "(", "!", "Flags", ".", "empty", "(", ")", ")", "return", "MatchOperand_NoMatch", ";", "else", "FlagsVal", "=", "<NUM_LIT>", ";", "}", "}", "else", "if", "(", "SpecReg", "==", "<STR_LIT>", "||", "SpecReg", "==", "<STR_LIT>", ")", "{", "if", "(", "Flags", "==", "<STR_LIT>", ")", "Flags", "=", "<STR_LIT>", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "Flags", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Flag", "=", "StringSwitch", "<", "unsigned", ">", "(", "Flags", ".", "substr", "(", "i", ",", "<NUM_LIT>", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Default", "(", "~", "<NUM_LIT>", ")", ";", "if", "(", "FlagsVal", "==", "~", "<NUM_LIT>", "||", "(", "FlagsVal", "&", "Flag", ")", ")", "return", "MatchOperand_NoMatch", ";", "FlagsVal", "|=", "Flag", ";", "}", "}", "else", "return", "MatchOperand_NoMatch", ";", "if", "(", "SpecReg", "==", "<STR_LIT>", ")", "FlagsVal", "|=", "<NUM_LIT>", ";"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "ARMAsmParser114", "Func": "parseMSRMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1577, "Length": 277, "Cover_Rate": 0.5206766917293233, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_haddq_epi8", "(", "__m128i", "__A", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_vphaddbq", "(", "(", "__v16qi", ")", "__A", ")", ";"], "ground_truth": ["}"], "File": "xopintrin", "Func": "_mm_haddq_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1578, "Length": 32, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "HexagonAsmParser", "Func": "isMem", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1579, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Expression", ")", ")", "return", "true", ";", "SMLoc", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["Operands", ".", "push_back", "(", "<STR_LIT>", "(", "Expression", ",", "S", ",", "E", ")", ")", ";"], "File": "AVRAsmParser", "Func": "tryParseExpression", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1580, "Length": 52, "Cover_Rate": 0.34210526315789475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emitRRX", "(", "Opcode", ",", "Reg0", ",", "Reg1", ",", "MCOperand", "::", "createReg", "(", "Reg2", ")", ",", "IDLoc", ",", "STI", ")", ";"], "ground_truth": ["}"], "File": "MipsTargetStreamer (2)1", "Func": "emitRRR", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1581, "Length": 21, "Cover_Rate": 0.44680851063829785, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>ParamManager", "::", "addArgumentParam", "(", "unsigned", "AS", ",", "const", "Argument", "&", "Arg", ",", "const", "StringRef", "ParamName", ")", "{", "unsigned", "Param", "=", "addParam", "(", "(", "AS", "==", "<STR_LIT>", ")", "?", "<ISA_LIT>_PARAM_TYPE_ARGUMENT", ":", "<ISA_LIT>_PARAM_TYPE_KERNARG", ",", "Arg", ".", "getType", "(", ")", ",", "ParamName", ")", ";"], "ground_truth": ["AllParams", ".", "find", "(", "Param", ")", "->", "second", ".", "Arg", "=", "&", "Arg", ";"], "File": "HSAILParamManager", "Func": "addArgumentParam", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1582, "Length": 56, "Cover_Rate": 0.9032258064516129, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>MCCodeEmitter", "(", ")", "override", "{"], "ground_truth": ["}"], "File": "Z80MCCodeEmitter1", "Func": "~Z80MCCodeEmitter", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1583, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElts", ";", "i", "+=", "<NUM_LIT>", ")", "{"], "ground_truth": ["if", "(", "(", "M", "[", "i", "]", ">=", "<NUM_LIT>", "&&", "(", "unsigned", ")", "M", "[", "i", "]", "!=", "i", "+", "WhichResult", ")", "||", "(", "M", "[", "i", "+", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "<NUM_LIT>", "]", "!=", "i", "+", "WhichResult", ")", ")", "return", "false", ";"], "File": "ARMISelLowering131", "Func": "isVTRN_v_undef_Mask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1584, "Length": 67, "Cover_Rate": 0.4855072463768116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TOC_LO", ";", "break", ";", "case", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TLS", ";", "break", ";", "}", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "==", "<STR_LIT>", ")", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_PLT", ";", "const", "MachineFunction", "*", "MF", "=", "MO", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "Module", "*", "M", "=", "MF", "->", "getFunction", "(", ")", ".", "getParent", "(", ")", ";", "const", "<ISA_LIT>Subtarget", "*", "Subtarget", "=", "&", "(", "MF", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ")", ";", "const", "TargetMachine", "&", "TM", "=", "Printer", ".", "TM", ";", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "Symbol", ",", "RefKind", ",", "Ctx", ")", ";", "if", "(", "Subtarget", "->", "isSecurePlt", "(", ")", "&&", "TM", ".", "isPositionIndependent", "(", ")", "&&", "M", "->", "getPICLevel", "(", ")", "==", "PICLevel", "::", "BigPIC", "&&", "MO", ".", "getTargetFlags", "(", ")", "==", "<STR_LIT>", ")", "Expr", "=", "MCBinaryExpr", "::", "createAdd", "(", "Expr", ",", "MCConstantExpr", "::", "create", "(", "<NUM_LIT>", ",", "Ctx", ")", ",", "Ctx", ")", ";", "if", "(", "!", "MO", ".", "isJTI", "(", ")", "&&", "MO", ".", "getOffset", "(", ")", ")", "Expr", "=", "MCBinaryExpr", "::", "createAdd", "(", "Expr", ",", "MCConstantExpr", "::", "create", "(", "MO", ".", "getOffset", "(", ")", ",", "Ctx", ")", ",", "Ctx", ")", ";", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "&", "<STR_LIT>", ")", "{", "const", "MachineFunction", "*", "MF", "=", "MO", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "MCExpr", "*", "PB", "=", "MCSymbolRefExpr", "::", "create", "(", "MF", "->", "getPICBaseSymbol", "(", ")", ",", "Ctx", ")", ";", "Expr", "=", "MCBinaryExpr", "::", "createSub", "(", "Expr", ",", "PB", ",", "Ctx", ")", ";"], "ground_truth": ["}"], "File": "PPCMCInstLower51", "Func": "GetSymbolRef", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1585, "Length": 270, "Cover_Rate": 0.6108597285067874, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasFfl1", "(", ")", "const", "{", "return", "HasFfl1", ";"], "ground_truth": ["}"], "File": "OR1KSubtarget1", "Func": "hasFfl1", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1586, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ".", "getSExtValue", "(", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "if", "(", "RunFree", ")", "{", "if", "(", "Imm", ".", "getBitWidth", "(", ")", "<=", "<NUM_LIT>", "&&", "(", "isShiftedMask_32", "(", "Imm", ".", "getZExtValue", "(", ")", ")", "||", "isShiftedMask_32", "(", "~", "Imm", ".", "getZExtValue", "(", ")", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "if", "(", "ST", "->", "is<ISA_LIT>64", "(", ")", "&&", "(", "isShiftedMask_64", "(", "Imm", ".", "getZExtValue", "(", ")", ")", "||", "isShiftedMask_64", "(", "~", "Imm", ".", "getZExtValue", "(", ")", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "}", "if", "(", "UnsignedFree", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ".", "getZExtValue", "(", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "if", "(", "ShiftedFree", "&&", "(", "Imm", ".", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "TTI", "::", "TCC_Free", ";", "}", "return", "<ISA_LIT>TTIImpl", "::", "getIntImmCost", "(", "Imm", ",", "Ty", ")", ";"], "ground_truth": ["}"], "File": "PPCTargetTransformInfo22", "Func": "getIntImmCost", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1587, "Length": 149, "Cover_Rate": 0.36077481840193704, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "AMDGPUInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "OS", ",", "StringRef", "Annot", ")", "{"], "ground_truth": ["printInstruction", "(", "MI", ",", "OS", ")", ";"], "File": "AMDGPUInstPrinter27", "Func": "printInst", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1588, "Length": 25, "Cover_Rate": 0.7575757575757576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "&", "get<ISA_LIT>TargetMachine", "(", ")", "const", "{", "return", "getTM", "<", "<ISA_LIT>TargetMachine", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "CAHPTargetMachine", "Func": "getCAHPTargetMachine", "Target": "CAHP", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1589, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCConstantExpr", "*", "Value", "=", "dyn_cast_or_null", "<", "MCConstantExpr", ">", "(", "Expr", ")", ";", "if", "(", "check", "(", "!", "Value", ",", "L", ",", "<STR_LIT>", ")", ")", "return", "true", ";", "Out", "=", "Value", "->", "getValue", "(", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser1", "Func": "parseImmExpr", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1590, "Length": 40, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "rsym", "!=", "NULL", "&&", "<STR_LIT>", ")", ";", "if", "(", "config", "(", ")", ".", "isCodeStatic", "(", ")", ")", "return", ";", "assert", "(", "pSection", ".", "getLink", "(", ")", "!=", "NULL", ")", ";", "if", "(", "(", "pSection", ".", "getLink", "(", ")", "->", "flag", "(", ")", "&", "llvm", "::", "ELF", "::", "SHF_ALLOC", ")", "==", "<NUM_LIT>", ")", "return", ";", "if", "(", "rsym", "->", "isLocal", "(", ")", ")", "scanLocalReloc", "(", "pReloc", ",", "pLinker", ",", "pModule", ",", "pSection", ")", ";", "else", "scanGlobalReloc", "(", "pReloc", ",", "pLinker", ",", "pModule", ",", "pSection", ")", ";"], "ground_truth": ["if", "(", "rsym", "->", "isUndef", "(", ")", "&&", "!", "rsym", "->", "isDyn", "(", ")", "&&", "!", "rsym", "->", "isWeak", "(", ")", "&&", "!", "rsym", "->", "isNull", "(", ")", ")", "issueUndefRef", "(", "pReloc", ",", "pSection", ",", "pInput", ")", ";"], "File": "HexagonRelocator", "Func": "scanRelocation", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1591, "Length": 125, "Cover_Rate": 0.702247191011236, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "N", ")", ";", "EVT", "Ty", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "const", "GlobalValue", "*", "GV", "=", "N", "->", "getGlobal", "(", ")", ";", "MVT", "XLenVT", "=", "Subtarget", ".", "getXLenVT", "(", ")", ";", "if", "(", "UseGOT", ")", "{", "SDValue", "Addr", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "Ty", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "SDValue", "Load", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "Ty", ",", "Addr", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "TPReg", "=", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "XLenVT", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Ty", ",", "Load", ",", "TPReg", ")", ";", "}", "SDValue", "AddrHi", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "Ty", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "AddrAdd", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "Ty", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "AddrLo", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "Ty", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "MNHi", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "Ty", ",", "AddrHi", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "TPReg", "=", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "XLenVT", ")", ";"], "ground_truth": ["SDValue", "MNAdd", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "Ty", ",", "MNHi", ",", "TPReg", ",", "AddrAdd", ")", ",", "<NUM_LIT>", ")", ";"], "File": "RISCVISelLowering1", "Func": "getStaticTLSAddr", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1592, "Length": 223, "Cover_Rate": 0.7879858657243817, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Create", "(", "VK_AARCH64_ABS_G0_NC", ",", "Expr", ",", "Ctx", ")", ";"], "ground_truth": ["}"], "File": "AArch64MCExpr18", "Func": "CreateABS_G0_NC", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1593, "Length": 11, "Cover_Rate": 0.4074074074074074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";", "}", "const", "Function", "*", "F", "=", "dyn_cast_or_null", "<", "Function", ">", "(", "GV", ")", ";", "if", "(", "isTargetELF", "(", ")", ")", "{", "if", "(", "is64Bit", "(", ")", "&&", "F", "&&", "(", "CallingConv", "::", "<ISA_LIT>_RegCall", "==", "F", "->", "getCallingConv", "(", ")", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "F", "&&", "F", "->", "hasFnAttribute", "(", "Attribute", "::", "NonLazyBind", ")", "&&", "is64Bit", "(", ")", ")", "return", "<STR_LIT>", ";", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "X86Subtarget111", "Func": "classifyGlobalFunctionReference", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1594, "Length": 71, "Cover_Rate": 0.4226190476190476, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCELFObjectTargetWriter", "*", "MOTW", "=", "new", "AMDGPUELFObjectWriter", "(", ")", ";"], "ground_truth": ["return", "createELFObjectWriter", "(", "MOTW", ",", "OS", ",", "true", ")", ";"], "File": "AMDGPUELFObjectWriter11", "Func": "createAMDGPUELFObjectWriter", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1595, "Length": 19, "Cover_Rate": 0.6129032258064516, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_cvtepu16_ph", "(", "__m512h", "__A", ",", "__mmask32", "__B", ",", "__m512i", "__C", ")", "{"], "ground_truth": ["return", "__builtin_ia32_vcvtuw2ph512_mask_round", "(", "(", "__v32hi", ")", "__C", ",", "__A", ",", "__B", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fp16intrin", "Func": "_mm512_mask_cvtepu16_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1596, "Length": 40, "Cover_Rate": 0.975609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isV9", ")", "{", "PointerSize", "=", "CalleeSaveStackSlotSize", "=", "<NUM_LIT>", ";", "}", "Data16bitsDirective", "=", "<STR_LIT>", ";", "Data32bitsDirective", "=", "<STR_LIT>", ";"], "ground_truth": ["Data64bitsDirective", "=", "(", "isV9", ")", "?", "<STR_LIT>", ":", "nullptr", ";"], "File": "SparcMCAsmInfo12", "Func": "SparcELFMCAsmInfo", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1597, "Length": 30, "Cover_Rate": 0.3191489361702128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "direct_return", "(", "void", ")", "{", "if", "(", "reload_completed", ")", "{", "if", "(", "cfun", "->", "static_chain_decl", "==", "<NUM_LIT>", "&&", "(", "spu_saved_regs_size", "(", ")", "+", "get_frame_size", "(", ")", "+", "crtl", "->", "outgoing_args_size", "+", "crtl", "->", "args", ".", "pretend_args_size", "==", "<NUM_LIT>", ")", "&&", "crtl", "->", "is_leaf", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "spu", "Func": "direct_return", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1598, "Length": 49, "Cover_Rate": 0.9245283018867925, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "NaClAlignIndirectJumpTargets", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "MachineJumpTableInfo", "*", "JtInfo", "=", "MF", ".", "getJumpTableInfo", "(", ")", ")", "{", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "JtInfo", "->", "getJumpTables", "(", ")", ";"], "ground_truth": ["for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "JT", ".", "size", "(", ")", ";", "++", "I", ")", "{"], "File": "MipsAsmPrinter1", "Func": "NaClAlignIndirectJumpTargets", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1599, "Length": 58, "Cover_Rate": 0.3815789473684211, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "'v'", ":", "return", "C_RegisterClass", ";", "case", "'Q'", ":", "case", "'R'", ":", "case", "'S'", ":", "case", "'T'", ":", "case", "'m'", ":", "return", "C_Memory", ";", "case", "'I'", ":", "case", "'J'", ":", "case", "'K'", ":", "case", "'L'", ":", "case", "'M'", ":", "return", "C_Other", ";", "default", ":", "break", ";", "}", "}", "return", "TargetLowering", "::", "getConstraintType", "(", "Constraint", ")", ";"], "ground_truth": ["}"], "File": "SystemZISelLowering", "Func": "getConstraintType", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1600, "Length": 57, "Cover_Rate": 0.5533980582524272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printImmediate64", "(", "uint64_t", "Imm", ",", "raw_ostream", "&", "O", ")", "{", "int64_t", "<ISA_LIT>mm", "=", "static_cast", "<", "int64_t", ">", "(", "Imm", ")", ";", "if", "(", "<ISA_LIT>mm", ">=", "-", "<NUM_LIT>", "&&", "<ISA_LIT>mm", "<=", "<NUM_LIT>", ")", "{", "O", "<<", "<ISA_LIT>mm", ";", "return", ";", "}", "if", "(", "Imm", "==", "DoubleToBits", "(", "<NUM_LIT>", ")", ")", "O", "<<", "<STR_LIT>", ";", "else", "if", "(", "Imm", "==", "DoubleToBits", "(", "<NUM_LIT>", ")", ")", "O", "<<", "<STR_LIT>", ";", "else", "if", "(", "Imm", "==", "DoubleToBits", "(", "-", "<NUM_LIT>", ")", ")", "O", "<<", "<STR_LIT>", ";", "else", "if", "(", "Imm", "==", "DoubleToBits", "(", "<NUM_LIT>", ")", ")", "O", "<<", "<STR_LIT>", ";", "else", "if", "(", "Imm", "==", "DoubleToBits", "(", "-", "<NUM_LIT>", ")", ")", "O", "<<", "<STR_LIT>", ";", "else", "if", "(", "Imm", "==", "DoubleToBits", "(", "<NUM_LIT>", ")", ")", "O", "<<", "<STR_LIT>", ";", "else", "if", "(", "Imm", "==", "DoubleToBits", "(", "-", "<NUM_LIT>", ")", ")", "O", "<<", "<STR_LIT>", ";", "else", "if", "(", "Imm", "==", "DoubleToBits", "(", "<NUM_LIT>", ")", ")", "O", "<<", "<STR_LIT>", ";", "else", "if", "(", "Imm", "==", "DoubleToBits", "(", "-", "<NUM_LIT>", ")", ")", "O", "<<", "<STR_LIT>", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter", "Func": "printImmediate64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1601, "Length": 179, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "&", "FirstBB", "=", "*", "MIRBuilder", ".", "getMF", "(", ")", ".", "getBlockNumbered", "(", "<NUM_LIT>", ")", ";", "MIRBuilder", ".", "setInsertPt", "(", "FirstBB", ",", "FirstBB", ".", "instr_end", "(", ")", ")", ";", "SmallVector", "<", "ArrayRef", "<", "Register", ">", ",", "<NUM_LIT>", ">", "VRegArgs", ";", "SmallVector", "<", "SmallVector", "<", "Register", ",", "<NUM_LIT>", ">", ",", "<NUM_LIT>", ">", "ToInsert", ";", "for", "(", "const", "Argument", "&", "Arg", ":", "CF", "->", "args", "(", ")", ")", "{", "if", "(", "MIRBuilder", ".", "getDataLayout", "(", ")", ".", "getTypeStoreSize", "(", "Arg", ".", "getType", "(", ")", ")", ".", "isZero", "(", ")", ")", "continue", ";", "ToInsert", ".", "push_back", "(", "{", "MIRBuilder", ".", "getMRI", "(", ")", "->", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", "}", ")", ";", "VRegArgs", ".", "push_back", "(", "ToInsert", ".", "back", "(", ")", ")", ";", "}", "FunctionLoweringInfo", "FuncInfo", ";", "lowerFormalArguments", "(", "MIRBuilder", ",", "*", "CF", ",", "VRegArgs", ",", "FuncInfo", ")", ";", "MIRBuilder", ".", "setInsertPt", "(", "OldBB", ",", "OldII", ")", ";"], "ground_truth": ["}"], "File": "SPIRVCallLowering", "Func": "lowerCall", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1602, "Length": 150, "Cover_Rate": 0.352112676056338, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "HAS_NATIVE_OPERANDS", "(", "TargetFlags", ")", ")", "{", "MachineOperand", "&", "FlagOp", "=", "getFlagOp", "(", "MI", ",", "Operand", ",", "Flag", ")", ";", "if", "(", "Flag", "==", "MO_FLAG_NOT_LAST", ")", "{", "clearFlag", "(", "MI", ",", "Operand", ",", "MO_FLAG_LAST", ")", ";", "}", "else", "if", "(", "Flag", "==", "MO_FLAG_MASK", ")", "{", "clearFlag", "(", "MI", ",", "Operand", ",", "Flag", ")", ";", "}", "else", "{", "FlagOp", ".", "setImm", "(", "<NUM_LIT>", ")", ";", "}", "}", "else", "{", "MachineOperand", "&", "FlagOp", "=", "getFlagOp", "(", "MI", ",", "Operand", ")", ";", "FlagOp", ".", "setImm", "(", "FlagOp", ".", "getImm", "(", ")", "|", "(", "Flag", "<<", "(", "NUM_MO_FLAGS", "*", "Operand", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "R600InstrInfo", "Func": "addFlag", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1603, "Length": 103, "Cover_Rate": 0.7152777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FIN", "->", "getIndex", "(", ")", ",", "<STR_LIT>", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "return", "(", "IsS11_0_Offset", "(", "Offset", ".", "getNode", "(", ")", ")", ")", ";", "}", "Base", "=", "Addr", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "(", "IsS11_0_Offset", "(", "Offset", ".", "getNode", "(", ")", ")", ")", ";"], "File": "HexagonISelDAGToDAG13", "Func": "SelectADDRriS11_0", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1604, "Length": 66, "Cover_Rate": 0.5038167938931297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "enableMachineScheduler", "(", ")", ")", "return", "false", ";", "if", "(", "disablePostRAScheduler", "(", ")", ")", "return", "false", ";", "return", "!", "isThumb1Only", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget37", "Func": "enablePostRAMachineScheduler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1605, "Length": 26, "Cover_Rate": 0.7647058823529411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IRBuilder", "<", ">", "Builder", "(", "I", "->", "getContext", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "I", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "I", "->", "getDebugLoc", "(", ")", ")", ";", "Value", "*", "Store", "=", "tryCreateMaskedScatterOffset", "(", "I", ",", "Ptr", ",", "Builder", ")", ";", "if", "(", "!", "Store", ")", "Store", "=", "tryCreateMaskedScatterBase", "(", "I", ",", "Ptr", ",", "Builder", ")", ";", "if", "(", "!", "Store", ")", "return", "nullptr", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["I", "->", "replaceAllUsesWith", "(", "Store", ")", ";"], "File": "MVEGatherScatterLowering1", "Func": "lowerScatter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1606, "Length": 83, "Cover_Rate": 0.3915094339622642, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "copyRegToReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "const", "TargetRegisterClass", "*", "DestRC", ",", "const", "TargetRegisterClass", "*", "SrcRC", ")", "const", "{", "DebugLoc", "DL", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "DestRC", "==", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "}", "else", "if", "(", "DestRC", "==", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "}", "else", "if", "(", "DestRC", "==", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "}", "else", "if", "(", "DestRC", "==", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "}", "else", "if", "(", "DestRC", "==", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";"], "ground_truth": ["}", "else", "if", "(", "DestRC", "==", "<STR_LIT>", ")", "{"], "File": "SPUInstrInfo3", "Func": "copyRegToReg", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1607, "Length": 216, "Cover_Rate": 0.6352941176470588, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_u8_f32", "(", "float32x2_t", "__a", ")", "{", "return", "(", "uint8x8_t", ")", "__builtin_neon_vreinterpretv8qiv2sf", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vreinterpret_u8_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1608, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmvn_u16", "(", "uint16x4_t", "__a", ")", "{"], "ground_truth": ["return", "(", "uint16x4_t", ")", "__builtin_neon_vmvnv4hi", "(", "(", "int16x4_t", ")", "__a", ")", ";"], "File": "arm", "Func": "neon_vmvn_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1609, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetAsmStreamer", "::", "emitString", "(", "const", "Twine", "&", "Str", ")", "{"], "ground_truth": ["OS", "<<", "Str", "<<", "<STR_LIT>", ";"], "File": "JVMTargetStreamer", "Func": "emitString", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1610, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint8_t", "BitG", "=", "(", "Imm", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ";", "uint8_t", "BitH", "=", "(", "Imm", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ";", "uint8_t", "EncVal", "=", "BitA", ";", "EncVal", "<<=", "<NUM_LIT>", ";", "EncVal", "|=", "BitB", ";", "EncVal", "<<=", "<NUM_LIT>", ";", "EncVal", "|=", "BitC", ";", "EncVal", "<<=", "<NUM_LIT>", ";", "EncVal", "|=", "BitD", ";", "EncVal", "<<=", "<NUM_LIT>", ";", "EncVal", "|=", "BitE", ";", "EncVal", "<<=", "<NUM_LIT>", ";", "EncVal", "|=", "BitF", ";", "EncVal", "<<=", "<NUM_LIT>", ";"], "ground_truth": ["EncVal", "|=", "BitG", ";"], "File": "AArch64AddressingModes", "Func": "encodeAdvSIMDModImmType10", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1611, "Length": 75, "Cover_Rate": 0.46296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printBDVAddrOperand", "(", "const", "MCInst", "*", "MI", ",", "int", "OpNum", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["printAddress", "(", "&", "MAI", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ",", "MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ",", "MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "O", ")", ";"], "File": "SystemZInstPrinter6", "Func": "printBDVAddrOperand", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1612, "Length": 59, "Cover_Rate": 0.9833333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "case", "ELF", "::", "R_<ISA_LIT>_REL24", ":", "unsigned", "Other", "=", "cast", "<", "MCSymbolELF", ">", "(", "Sym", ")", ".", "getOther", "(", ")", "<<", "<NUM_LIT>", ";"], "ground_truth": ["return", "(", "Other", "&", "ELF", "::", "STO_<ISA_LIT>64_LOCAL_MASK", ")", "!=", "<NUM_LIT>", ";"], "File": "PPCELFObjectWriter", "Func": "needsRelocateWithSymbol", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1613, "Length": 36, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSubtargetInfo", "&", "NewSTI", "=", "OutStreamer", "->", "getContext", "(", ")", ".", "getSubtargetCopy", "(", "*", "TM", ".", "getMCSubtargetInfo", "(", ")", ")", ";", "NewSTI", ".", "setFeatureBits", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getFeatureBits", "(", ")", ")", ";", "MCSTI", "=", "&", "NewSTI", ";", "STI", "=", "&", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "SetupMachineFunction", "(", "MF", ")", ";", "emitFunctionBody", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "RISCVAsmPrinter", "Func": "runOnMachineFunction", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1614, "Length": 64, "Cover_Rate": 0.8533333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "get_list_of", "<", "IntrinsicInst", ",", "<NUM_LIT>", ">", "(", "&", "firstBB", ")", ",", "get_list_of", "<", "IntrinsicInst", ",", "<NUM_LIT>", ">", "(", "&", "secondBB", ")", "}", ";", "vector", "<", "Instruction", "*", ">", "selectItrin", "[", "<NUM_LIT>", "]", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "selectItrin", "[", "i", "]", "=", "extractIntrinFromList", "(", "itrin", "[", "i", "]", ",", "intrinId", ")", ";", "assert", "(", "selectItrin", "[", "<NUM_LIT>", "]", ".", "size", "(", ")", "==", "selectItrin", "[", "<NUM_LIT>", "]", ".", "size", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "createPhiInstruction", "(", "selectItrin", ",", "{", "firstBBLoc", ",", "secondBBLoc", "}", ",", "builder", ",", "after", ")", ";"], "ground_truth": ["}"], "File": "TPCoptimization", "Func": "phiFromTwoBasicBlock", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1615, "Length": 102, "Cover_Rate": 0.6415094339622641, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "imm", "=", "Val", "<<", "<NUM_LIT>", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "tryAddingPcLoadReferenceComment", "(", "Address", ",", "(", "Address", "&", "~", "<NUM_LIT>", ")", "+", "imm", "+", "<NUM_LIT>", ",", "Decoder", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler (2)", "Func": "DecodeThumbAddrModePC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1616, "Length": 43, "Cover_Rate": 0.6825396825396826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "STI", ".", "hasLoadStoreOnCond", "(", ")", "&&", "getConditionalMove", "(", "Opcode", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "STI", ".", "hasLoadStoreOnCond2", "(", ")", "&&", "getConditionalLoadImmediate", "(", "Opcode", ")", ")", "return", "true", ";"], "File": "SystemZInstrInfo18", "Func": "isPredicable", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1617, "Length": 32, "Cover_Rate": 0.3764705882352941, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "GV", "&&", "<STR_LIT>", ")", ";", "const", "MCExpr", "*", "E", "=", "MCSymbolRefExpr", "::", "Create", "(", "Mang", "->", "getSymbol", "(", "GV", ")", ",", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", "?", "MCSymbolRefExpr", "::", "VK_None", ":", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TARGET1", ")", ",", "OutContext", ")", ";"], "ground_truth": ["OutStreamer", ".", "EmitValue", "(", "E", ",", "Size", ")", ";"], "File": "ARMAsmPrinter109", "Func": "EmitXXStructor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1618, "Length": 51, "Cover_Rate": 0.4857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "sparc_frame_pointer_required", "(", "void", ")", "{", "if", "(", "cfun", "->", "calls_alloca", ")", "return", "true", ";", "if", "(", "cfun", "->", "has_nonlocal_label", ")", "return", "true", ";", "if", "(", "TARGET_FLAT", ")", "return", "false", ";", "return", "!", "(", "optimize", ">", "<NUM_LIT>", "&&", "crtl", "->", "is_leaf", "&&", "only_leaf_regs_used", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "sparc", "Func": "sparc_frame_pointer_required", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1619, "Length": 49, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "*", "loc", "=", "*", "iter", ";", "if", "(", "MEM_P", "(", "*", "loc", ")", ")", "{", "loongarch_rewrite_small_data_1", "(", "&", "XEXP", "(", "*", "loc", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["iter", ".", "skip_subrtxes", "(", ")", ";"], "File": "loongarch", "Func": "loongarch_rewrite_small_data_1", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1620, "Length": 34, "Cover_Rate": 0.5483870967741935, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>TargetLowering", "*", "getTargetLowering", "(", ")", "const", "override", "{", "return", "&", "TLInfo", ";"], "ground_truth": ["}"], "File": "TPCSubtarget", "Func": "getTargetLowering", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1621, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Outs", ",", "LLVMContext", "&", "Context", ")", "const", "{"], "ground_truth": ["SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";"], "File": "X86ISelLowering (2)3", "Func": "CanLowerReturn", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1622, "Length": 39, "Cover_Rate": 0.5909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>RegisterInfo", "::", "<ISA_LIT>RegisterInfo", "(", "<ISA_LIT>TargetMachine", "&", "tm", ")", ":", "<ISA_LIT>GenRegisterInfo", "(", "<STR_LIT>", ")", ",", "TM", "(", "tm", ")", "{", "StackAlign", "=", "TM", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ";"], "ground_truth": ["}"], "File": "MSP430RegisterInfo12", "Func": "MSP430RegisterInfo", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1623, "Length": 32, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>RegisterInfo", "::", "getBaseRegister", "(", ")", "const", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "OR1KRegisterInfo", "Func": "getBaseRegister", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1624, "Length": 12, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "mode", "==", "VNx2DImode", "&&", "BYTES_BIG_ENDIAN", ")", "aarch64_adjust_sve_callee_save_base", "(", "mode", ",", "base_rtx", ",", "anchor_reg", ",", "offset", ",", "ptrue", ")", ";", "else", "if", "(", "GP_REGNUM_P", "(", "regno", ")", "&&", "(", "!", "offset", ".", "is_constant", "(", "&", "const_offset", ")", "||", "const_offset", ">=", "<NUM_LIT>", ")", ")", "{", "gcc_assert", "(", "known_eq", "(", "start_offset", ",", "<NUM_LIT>", ")", ")", ";", "poly_int64", "fp_offset", "=", "cfun", "->", "machine", "->", "frame", ".", "below_hard_fp_saved_regs_size", ";", "if", "(", "hard_fp_valid_p", ")", "base_rtx", "=", "hard_frame_pointer_rtx", ";", "else", "{", "if", "(", "!", "anchor_reg", ")", "{", "anchor_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "STACK_CLASH_SVE_CFA_REGNUM", ")", ";", "emit_insn", "(", "gen_add3_insn", "(", "anchor_reg", ",", "base_rtx", ",", "gen_int_mode", "(", "fp_offset", ",", "Pmode", ")", ")", ")", ";", "}", "base_rtx", "=", "anchor_reg", ";", "}", "offset", "-=", "fp_offset", ";", "}", "mem", "=", "gen_frame_mem", "(", "mode", ",", "plus_constant", "(", "Pmode", ",", "base_rtx", ",", "offset", ")", ")", ";", "bool", "need_cfa_note_p", "=", "(", "base_rtx", "!=", "stack_pointer_rtx", ")", ";", "if", "(", "!", "aarch64_sve_mode_p", "(", "mode", ")", "&&", "(", "regno2", "=", "aarch64_next_callee_save", "(", "regno", "+", "<NUM_LIT>", ",", "limit", ")", ")", "<=", "limit", "&&", "!", "cfun", "->", "machine", "->", "reg_is_wrapped_separately", "[", "regno2", "]", "&&", "known_eq", "(", "GET_MODE_SIZE", "(", "mode", ")", ",", "cfun", "->", "machine", "->", "frame", ".", "reg_offset", "[", "regno2", "]", "-", "cfun", "->", "machine", "->", "frame", ".", "reg_offset", "[", "regno", "]", ")", ")", "{", "rtx", "reg2", "=", "gen_rtx_REG", "(", "mode", ",", "regno2", ")", ";", "rtx", "mem2", ";", "offset", "+=", "GET_MODE_SIZE", "(", "mode", ")", ";", "mem2", "=", "gen_frame_mem", "(", "mode", ",", "plus_constant", "(", "Pmode", ",", "base_rtx", ",", "offset", ")", ")", ";", "insn", "=", "emit_insn", "(", "aarch64_gen_store_pair", "(", "mode", ",", "mem", ",", "reg", ",", "mem2", ",", "reg2", ")", ")", ";", "if", "(", "aarch64_emit_cfi_for_reg_p", "(", "regno2", ")", ")", "{", "if", "(", "need_cfa_note_p", ")", "aarch64_add_cfa_expression", "(", "insn", ",", "reg2", ",", "stack_pointer_rtx", ",", "sp_offset", "+", "GET_MODE_SIZE", "(", "mode", ")", ")", ";", "else", "RTX_FRAME_RELATED_P", "(", "XVECEXP", "(", "PATTERN", "(", "insn", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "=", "<NUM_LIT>", ";", "}", "regno", "=", "regno2", ";", "}", "else", "if", "(", "mode", "==", "VNx2DImode", "&&", "BYTES_BIG_ENDIAN", ")", "{", "insn", "=", "emit_insn", "(", "gen_aarch64_pred_mov", "(", "mode", ",", "mem", ",", "ptrue", ",", "reg", ")", ")", ";", "need_cfa_note_p", "=", "true", ";", "}", "else", "if", "(", "aarch64_sve_mode_p", "(", "mode", ")", ")", "insn", "=", "emit_insn", "(", "gen_rtx_SET", "(", "mem", ",", "reg", ")", ")", ";"], "ground_truth": ["else", "insn", "=", "emit_move_insn", "(", "mem", ",", "reg", ")", ";"], "File": "aarch64", "Func": "aarch64_save_callee_saves", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1625, "Length": 375, "Cover_Rate": 0.6590509666080844, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>IREmitter", "::", "<ISA_LIT>IREmitter", "(", "Decompiler", "*", "TheDec", ",", "raw_ostream", "&", "InfoOut", ",", "raw_ostream", "&", "ErrOut", ")", ":", "IREmitter", "(", "TheDec", ",", "InfoOut", ",", "ErrOut", ")", "{"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "ARMIREmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1626, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__v8hi", "__result", "=", "(", "__v8hi", ")", "__A", ";"], "ground_truth": ["__result", "[", "(", "__N", "&", "<NUM_LIT>", ")", "]", "=", "__D", ";"], "File": "emmintrin2", "Func": "_mm_insert_epi16", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1627, "Length": 19, "Cover_Rate": 0.35185185185185186, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "long", "int", "mask", ";", "unsigned", "long", "int", "first", ";", "unsigned", "long", "int", "last", ";", "int", "i", ";", "static", "char", "buff", "[", "<NUM_LIT>", "]", ";", "if", "(", "count", "<=", "(", "TARGET_LONG_CALLS", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", "{", "error", "(", "<STR_LIT>", ",", "count", ")", ";", "return", "NULL", ";", "}", "gcc_assert", "(", "GET_CODE", "(", "XVECEXP", "(", "op", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "==", "SET", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "SET_SRC", "(", "XVECEXP", "(", "op", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", "==", "PLUS", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "XEXP", "(", "SET_SRC", "(", "XVECEXP", "(", "op", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ")", "==", "REG", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "XEXP", "(", "SET_SRC", "(", "XVECEXP", "(", "op", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", ")", ";", "stack_bytes", "=", "INTVAL", "(", "XEXP", "(", "SET_SRC", "(", "XVECEXP", "(", "op", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ")", ";", "stack_bytes", "+=", "(", "count", "-", "(", "TARGET_LONG_CALLS", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", "*", "<NUM_LIT>", ";", "if", "(", "stack_bytes", "!=", "<NUM_LIT>", ")", "{", "error", "(", "<STR_LIT>", ",", "stack_bytes", ")", ";", "return", "NULL", ";", "}", "mask", "=", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "count", "-", "(", "TARGET_LONG_CALLS", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "i", "++", ")", "{", "rtx", "vector_element", "=", "XVECEXP", "(", "op", ",", "<NUM_LIT>", ",", "i", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "vector_element", ")", "==", "SET", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "SET_SRC", "(", "vector_element", ")", ")", "==", "REG", ")", ";", "gcc_assert", "(", "register_is_ok_for_epilogue", "(", "SET_SRC", "(", "vector_element", ")", ",", "SImode", ")", ")", ";", "mask", "|=", "<NUM_LIT>", "<<", "REGNO", "(", "SET_SRC", "(", "vector_element", ")", ")", ";", "}", "for", "(", "first", "=", "<NUM_LIT>", ";", "first", "<", "<NUM_LIT>", ";", "first", "++", ")", "{", "if", "(", "mask", "&", "(", "<NUM_LIT>", "<<", "first", ")", ")", "break", ";"], "ground_truth": ["}"], "File": "v850", "Func": "construct_save_jarl", "Target": "v850", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1628, "Length": 306, "Cover_Rate": 0.6244897959183674, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AM", ".", "IndexReg", "=", "N", ";", "AM", ".", "Scale", "=", "<NUM_LIT>", ";", "return", "false", ";", "}", "return", "true", ";", "}", "AM", ".", "BaseType", "=", "<ISA_LIT>ISelAddressMode", "::", "RegBase", ";"], "ground_truth": ["AM", ".", "Base_Reg", "=", "N", ";"], "File": "X86ISelDAGToDAG103", "Func": "MatchAddressBase", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1629, "Length": 34, "Cover_Rate": 0.40963855421686746, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "MIRBuilder", ".", "buildCopy", "(", "ValVReg", ",", "PhysReg", ")", ";", "break", ";", "case", "CCValAssign", "::", "LocInfo", "::", "SExt", ":", "case", "CCValAssign", "::", "LocInfo", "::", "ZExt", ":", "case", "CCValAssign", "::", "LocInfo", "::", "AExt", ":", "{", "auto", "Copy", "=", "MIRBuilder", ".", "buildCopy", "(", "LLT", "{", "VA", ".", "getLocVT", "(", ")", "}", ",", "PhysReg", ")", ";", "MIRBuilder", ".", "buildTrunc", "(", "ValVReg", ",", "Copy", ")", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "X86CallLowering20", "Func": "assignValueToReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1630, "Length": 76, "Cover_Rate": 0.7835051546391752, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "PtrAdd", "||", "!", "isWorthFoldingIntoExtendedReg", "(", "*", "PtrAdd", ",", "MRI", ")", ")", "return", "None", ";", "MachineInstr", "*", "OffsetInst", "=", "getDefIgnoringCopies", "(", "PtrAdd", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MRI", ")", ";"], "ground_truth": ["return", "selectExtendedSHL", "(", "Root", ",", "PtrAdd", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "OffsetInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "SizeInBytes", ",", "false", ")", ";"], "File": "AArch64InstructionSelector (2)", "Func": "selectAddrModeShiftedExtendXReg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1631, "Length": 61, "Cover_Rate": 0.48031496062992124, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "BitcastVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "<STR_LIT>", ",", "Mask", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ")", ";", "VMask", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "MaskVT", ",", "DAG", ".", "getBitcast", "(", "BitcastVT", ",", "Mask", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "}", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op", ",", "VMask", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op", ",", "VMask", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "X86ISelLowering1", "Func": "getVectorMaskingNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1632, "Length": 125, "Cover_Rate": 0.3424657534246575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>HazardRecognizer", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "const", "<ISA_LIT>BaseInstrInfo", "&", "tii", ",", "const", "<ISA_LIT>BaseRegisterInfo", "&", "tri", ",", "const", "<ISA_LIT>Subtarget", "&", "sti", ")", ":", "ScoreboardHazardRecognizer", "(", "ItinData", ")", ",", "TII", "(", "tii", ")", ",", "TRI", "(", "tri", ")", ",", "STI", "(", "sti", ")", ",", "LastMI", "(", "<NUM_LIT>", ")", ",", "ITBlockSize", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "ARMHazardRecognizer7", "Func": "ARMHazardRecognizer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1633, "Length": 54, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addMutation", "(", "std", "::", "make_unique", "<", "<ISA_LIT>Subtarget", "::", "UsrOverflowMutation", ">", "(", ")", ")", ";", "addMutation", "(", "std", "::", "make_unique", "<", "<ISA_LIT>Subtarget", "::", "HVXMemLatencyMutation", ">", "(", ")", ")", ";", "addMutation", "(", "std", "::", "make_unique", "<", "<ISA_LIT>Subtarget", "::", "BankConflictMutation", ">", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "HexagonVLIWPacketizer16", "Func": "HexagonPacketizerList", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1634, "Length": 43, "Cover_Rate": 0.34959349593495936, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Type", "==", "Load", ";"], "ground_truth": ["}"], "File": "M680x0CollapseMOVEMPass", "Func": "IsLoad", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1635, "Length": 6, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "if", "(", "Reg", ">=", "<STR_LIT>", "&&", "Reg", "<=", "<STR_LIT>", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "X86FastTileConfig", "Func": "isTilePhysReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1636, "Length": 25, "Cover_Rate": 0.49019607843137253, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcageq_f32", "(", "float32x4_t", "__a", ",", "float32x4_t", "__b", ")", "{", "return", "(", "uint32x4_t", ")", "(", "vabsq_f32", "(", "__a", ")", ">=", "vabsq_f32", "(", "__b", ")", ")", ";"], "ground_truth": ["return", "(", "uint32x4_t", ")", "__builtin_neon_vcagev4sf", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon2_vcageq_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1637, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "OpcA", "=", "FirstMI", ".", "getOpcode", "(", ")", ";", "unsigned", "OpcB", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "OpcA", "==", "OpcB", ")", "return", "!", "<ISA_LIT>InstrInfo", "::", "isPreLdSt", "(", "FirstMI", ")", ";", "bool", "IsValidLdStrOpc", ",", "PairIsValidLdStrOpc", ";", "unsigned", "NonSExtOpc", "=", "getMatchingNonSExtOpcode", "(", "OpcA", ",", "&", "IsValidLdStrOpc", ")", ";", "assert", "(", "IsValidLdStrOpc", "&&", "<STR_LIT>", ")", ";", "if", "(", "NonSExtOpc", "==", "getMatchingNonSExtOpcode", "(", "OpcB", ",", "&", "PairIsValidLdStrOpc", ")", ")", "{"], "ground_truth": ["Flags", ".", "setSExtIdx", "(", "NonSExtOpc", "==", "(", "unsigned", ")", "OpcA", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";"], "File": "AArch64LoadStoreOptimizer (2)1", "Func": "areCandidatesToMergeOrPair", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1638, "Length": 85, "Cover_Rate": 0.40476190476190477, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "GV", ")", "return", "false", ";", "ConstantArray", "*", "GA", "=", "dyn_cast", "<", "ConstantArray", ">", "(", "GV", "->", "getInitializer", "(", ")", ")", ";", "if", "(", "!", "GA", "||", "GA", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", "return", "false", ";", "Function", "*", "InitOrFiniKernel", "=", "createInitOrFiniKernelFunction", "(", "M", ",", "IsCtor", ")", ";"], "ground_truth": ["IRBuilder", "<", ">", "IRB", "(", "InitOrFiniKernel", "->", "getEntryBlock", "(", ")", ".", "getTerminator", "(", ")", ")", ";"], "File": "AMDGPUCtorDtorLowering1", "Func": "createInitOrFiniKernel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1639, "Length": 67, "Cover_Rate": 0.39644970414201186, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BitVector", "<ISA_LIT>RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "{", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "}", "return", "Reserved", ";"], "ground_truth": ["}"], "File": "AArch64RegisterInfo20", "Func": "getReservedRegs", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1640, "Length": 92, "Cover_Rate": 0.8846153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ConstantSDNode", "*", "MaskC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Mask", ")", ";", "if", "(", "MaskC", ")", "MaskInReg", "=", "DAG", ".", "getTargetConstant", "(", "MaskC", "->", "getSExtValue", "(", ")", ",", "dl", ",", "MaskVT", ")", ";", "else", "{", "EVT", "BitcastVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "<STR_LIT>", ",", "Mask", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ")", ";", "MaskInReg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "MaskVT", ",", "DAG", ".", "getBitcast", "(", "BitcastVT", ",", "Mask", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "}", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "Op", ".", "getValueType", "(", ")", ",", "MaskVT", ",", "<STR_LIT>", ")", ";", "SDValue", "Disp", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "Segment", "=", "DAG", ".", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "Src", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Src", "=", "getZeroVector", "(", "Op", ".", "getValueType", "(", ")", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ";"], "ground_truth": ["SDValue", "Ops", "[", "]", "=", "{", "Src", ",", "MaskInReg", ",", "Base", ",", "Scale", ",", "Index", ",", "Disp", ",", "Segment", ",", "Chain", "}", ";"], "File": "X86ISelLowering1", "Func": "getGatherNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1641, "Length": 188, "Cover_Rate": 0.4845360824742268, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isRepeatedTargetShuffleMask", "(", "unsigned", "LaneSizeInBits", ",", "MVT", "VT", ",", "ArrayRef", "<", "int", ">", "Mask", ",", "SmallVectorImpl", "<", "int", ">", "&", "RepeatedMask", ")", "{", "return", "isRepeatedTargetShuffleMask", "(", "LaneSizeInBits", ",", "VT", ".", "getScalarSizeInBits", "(", ")", ",", "Mask", ",", "RepeatedMask", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)5", "Func": "isRepeatedTargetShuffleMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1642, "Length": 41, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "FK_Data_Sub_4", ":", "return", "ELF", "::", "R_<ISA_LIT>_SUB32", ";", "case", "FK_Data_Sub_8", ":", "return", "ELF", "::", "R_<ISA_LIT>_SUB64", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_HI20", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_LO12_I", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_LO12_S", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_PCREL_HI20", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_PCREL_LO12_I", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_PCREL_LO12_S", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_GOT_HI20", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_JAL", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_BRANCH", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_RVC_JUMP", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_RVC_BRANCH", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_CALL", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_RELAX", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_ALIGN", ";", "}"], "ground_truth": ["}"], "File": "RISCVELFObjectWriter20", "Func": "getRelocType", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1643, "Length": 130, "Cover_Rate": 0.49056603773584906, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int8x16_t", ")", "__builtin_neon_vclzv16qi", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vclzq_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1644, "Length": 10, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", "->", "isBundle", "(", ")", ")", "{", "MachineBasicBlock", "::", "instr_iterator", "II", "=", "I", ".", "getInstrIterator", "(", ")", ";", "++", "II", ";", "for", "(", ";", "II", "!=", "MBB", ".", "instr_end", "(", ")", "&&", "II", "->", "isInsideBundle", "(", ")", ";", "++", "II", ")", "{", "if", "(", "II", "->", "isDebugValue", "(", ")", ")", "continue", ";", "if", "(", "II", "->", "isImplicitDef", "(", ")", ")", "continue", ";", "if", "(", "hasHazard", "(", "MBB", ",", "II", ")", ")", "return", "true", ";", "}", "return", "false", ";", "}", "assert", "(", "!", "I", "->", "isKill", "(", ")", "&&", "!", "I", "->", "hasDelaySlot", "(", ")", ")", ";", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "PDSF", ".", "TII", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "true", ";", "if", "(", "I", "->", "mayLoad", "(", ")", ")", "{", "sawLoad", "=", "true", ";", "if", "(", "sawStore", ")", "return", "true", ";", "}", "if", "(", "I", "->", "mayStore", "(", ")", ")", "{", "if", "(", "sawStore", ")", "return", "true", ";", "sawStore", "=", "true", ";"], "ground_truth": ["if", "(", "sawLoad", ")", "return", "true", ";"], "File": "PatmosDelaySlotFiller1", "Func": "hasHazard", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 1645, "Length": 176, "Cover_Rate": 0.3793103448275862, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "signedIntDivRemHelper", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "TPCISelLowering", "Func": "lowerSREM", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1646, "Length": 11, "Cover_Rate": 0.4074074074074074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "gen_frame_store", "(", "rtx", "reg", ",", "rtx", "frame_reg", ",", "int", "offset", ")", "{", "return", "gen_frame_set", "(", "reg", ",", "frame_reg", ",", "offset", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "powerpcspe", "Func": "gen_frame_store", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1647, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "MBlazeISelLowering1", "Func": "LowerGlobalTLSAddress", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1648, "Length": 10, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_TLS_GD_HI20", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_JAL", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_BRANCH", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_RVC_JUMP", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_RVC_BRANCH", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_CALL", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_CALL_PLT", ";", "}", "}", "switch", "(", "Kind", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "FK_Data_4", ":", "return", "ELF", "::", "R_<ISA_LIT>_32", ";", "case", "FK_Data_8", ":", "return", "ELF", "::", "R_<ISA_LIT>_64", ";", "case", "FK_Data_Add_1", ":", "return", "ELF", "::", "R_<ISA_LIT>_ADD8", ";", "case", "FK_Data_Add_2", ":", "return", "ELF", "::", "R_<ISA_LIT>_ADD16", ";", "case", "FK_Data_Add_4", ":", "return", "ELF", "::", "R_<ISA_LIT>_ADD32", ";", "case", "FK_Data_Add_8", ":", "return", "ELF", "::", "R_<ISA_LIT>_ADD64", ";", "case", "FK_Data_Add_6b", ":", "return", "ELF", "::", "R_<ISA_LIT>_SET6", ";", "case", "FK_Data_Sub_1", ":", "return", "ELF", "::", "R_<ISA_LIT>_SUB8", ";", "case", "FK_Data_Sub_2", ":", "return", "ELF", "::", "R_<ISA_LIT>_SUB16", ";", "case", "FK_Data_Sub_4", ":", "return", "ELF", "::", "R_<ISA_LIT>_SUB32", ";", "case", "FK_Data_Sub_8", ":", "return", "ELF", "::", "R_<ISA_LIT>_SUB64", ";", "case", "FK_Data_Sub_6b", ":", "return", "ELF", "::", "R_<ISA_LIT>_SUB6", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_HI20", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_LO12_I", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_LO12_S", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_TPREL_HI20", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_TPREL_LO12_I", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_TPREL_LO12_S", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "ELF", "::", "R_<ISA_LIT>_TPREL_ADD", ";"], "File": "RISCVELFObjectWriter1", "Func": "getRelocType", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1649, "Length": 222, "Cover_Rate": 0.5796344647519582, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NODE_NAME_CASE", "(", "CALL", ")", ";", "NODE_NAME_CASE", "(", "UMUL", ")", ";", "NODE_NAME_CASE", "(", "RET_FLAG", ")", ";", "NODE_NAME_CASE", "(", "BRANCH_COND", ")", ";", "NODE_NAME_CASE", "(", "DWORDADDR", ")", "NODE_NAME_CASE", "(", "FRACT", ")", "NODE_NAME_CASE", "(", "CLAMP", ")", "NODE_NAME_CASE", "(", "COS_HW", ")", "NODE_NAME_CASE", "(", "<ISA_LIT>N_HW", ")", "NODE_NAME_CASE", "(", "FMAX_LEGACY", ")", "NODE_NAME_CASE", "(", "FMIN_LEGACY", ")", "NODE_NAME_CASE", "(", "FMAX3", ")", "NODE_NAME_CASE", "(", "SMAX3", ")", "NODE_NAME_CASE", "(", "UMAX3", ")", "NODE_NAME_CASE", "(", "FMIN3", ")", "NODE_NAME_CASE", "(", "SMIN3", ")", "NODE_NAME_CASE", "(", "UMIN3", ")", "NODE_NAME_CASE", "(", "FMED3", ")", "NODE_NAME_CASE", "(", "SMED3", ")", "NODE_NAME_CASE", "(", "UMED3", ")", "NODE_NAME_CASE", "(", "URECIP", ")", "NODE_NAME_CASE", "(", "DIV_SCALE", ")", "NODE_NAME_CASE", "(", "DIV_FMAS", ")", "NODE_NAME_CASE", "(", "DIV_FIXUP", ")", "NODE_NAME_CASE", "(", "TRIG_PREOP", ")", "NODE_NAME_CASE", "(", "RCP", ")", "NODE_NAME_CASE", "(", "RSQ", ")", "NODE_NAME_CASE", "(", "RSQ_LEGACY", ")", "NODE_NAME_CASE", "(", "RSQ_CLAMP", ")", "NODE_NAME_CASE", "(", "LDEXP", ")", "NODE_NAME_CASE", "(", "FP_CLASS", ")", "NODE_NAME_CASE", "(", "DOT4", ")", "NODE_NAME_CASE", "(", "CARRY", ")", "NODE_NAME_CASE", "(", "BORROW", ")", "NODE_NAME_CASE", "(", "BFE_U32", ")", "NODE_NAME_CASE", "(", "BFE_I32", ")", "NODE_NAME_CASE", "(", "BFI", ")", "NODE_NAME_CASE", "(", "BFM", ")", "NODE_NAME_CASE", "(", "FFBH_U32", ")", "NODE_NAME_CASE", "(", "MUL_U24", ")", "NODE_NAME_CASE", "(", "MUL_I24", ")", "NODE_NAME_CASE", "(", "MAD_U24", ")", "NODE_NAME_CASE", "(", "MAD_I24", ")", "NODE_NAME_CASE", "(", "TEXTURE_FETCH", ")", "NODE_NAME_CASE", "(", "EXPORT", ")", "NODE_NAME_CASE", "(", "CONST_ADDRESS", ")", "NODE_NAME_CASE", "(", "REGISTER_LOAD", ")", "NODE_NAME_CASE", "(", "REGISTER_STORE", ")", "NODE_NAME_CASE", "(", "LOAD_CONSTANT", ")", "NODE_NAME_CASE", "(", "LOAD_INPUT", ")", "NODE_NAME_CASE", "(", "SAMPLE", ")", "NODE_NAME_CASE", "(", "SAMPLEB", ")", "NODE_NAME_CASE", "(", "SAMPLED", ")", "NODE_NAME_CASE", "(", "SAMPLEL", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE0", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE1", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE2", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE3", ")", "NODE_NAME_CASE", "(", "BUILD_VERTICAL_VECTOR", ")", "NODE_NAME_CASE", "(", "CONST_DATA_PTR", ")", "case", "<STR_LIT>", ":", "break", ";", "NODE_NAME_CASE", "(", "SENDMSG", ")", "NODE_NAME_CASE", "(", "INTERP_MOV", ")", "NODE_NAME_CASE", "(", "INTERP_P1", ")", "NODE_NAME_CASE", "(", "INTERP_P2", ")", "NODE_NAME_CASE", "(", "STORE_MSKOR", ")", "NODE_NAME_CASE", "(", "TBUFFER_STORE_FORMAT", ")", "case", "<STR_LIT>", ":", "break", ";", "}", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering16", "Func": "getTargetNodeName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1650, "Length": 283, "Cover_Rate": 0.8955696202531646, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Offset", "==", "<NUM_LIT>", ")", ";", "Optional", "<", "int", ">", "FI", ";", "Register", "VAddr", "=", "Root", ".", "getReg", "(", ")", ";", "if", "(", "const", "MachineInstr", "*", "RootDef", "=", "MRI", ".", "getVRegDef", "(", "Root", ".", "getReg", "(", ")", ")", ")", "{", "if", "(", "isBaseWithConstantOffset", "(", "Root", ",", "MRI", ")", ")", "{", "const", "MachineOperand", "&", "LHS", "=", "RootDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MachineOperand", "&", "RHS", "=", "RootDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MachineInstr", "*", "LHSDef", "=", "MRI", ".", "getVRegDef", "(", "LHS", ".", "getReg", "(", ")", ")", ";", "const", "MachineInstr", "*", "RHSDef", "=", "MRI", ".", "getVRegDef", "(", "RHS", ".", "getReg", "(", ")", ")", ";", "if", "(", "LHSDef", "&&", "RHSDef", ")", "{", "int64_t", "PossibleOffset", "=", "RHSDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getCImm", "(", ")", "->", "getSExtValue", "(", ")", ";", "if", "(", "<ISA_LIT>InstrInfo", "::", "isLegalMUBUFImmOffset", "(", "PossibleOffset", ")", "&&", "(", "!", "STI", ".", "privateMemoryResourceIsRangeChecked", "(", ")", "||", "signBitIsZero", "(", "LHS", ",", "MRI", ")", ")", ")", "{", "if", "(", "LHSDef", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "FI", "=", "LHSDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "else", "VAddr", "=", "LHS", ".", "getReg", "(", ")", ";", "Offset", "=", "PossibleOffset", ";", "}", "}", "}", "else", "if", "(", "RootDef", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "FI", "=", "RootDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "}", "}", "Register", "SOffset", "=", "FI", ".", "hasValue", "(", ")", "?", "Info", "->", "getStackPtrOffsetReg", "(", ")", ":", "Info", "->", "getScratchWaveOffsetReg", "(", ")", ";", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "Info", "->", "getScratchRSrcReg", "(", ")", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "if", "(", "FI", ".", "hasValue", "(", ")", ")", "MIB", ".", "addFrameIndex", "(", "FI", ".", "getValue", "(", ")", ")", ";", "else", "MIB", ".", "addReg", "(", "VAddr", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "SOffset", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "Offset", ")", ";", "}", "}", "}", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector15", "Func": "selectMUBUFScratchOffen", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1651, "Length": 347, "Cover_Rate": 0.5642276422764227, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vmlsldavxq_s16", "(", "int16x8_t", "__a", ",", "int16x8_t", "__b", ")", "{", "return", "__builtin_mve_vmlsldavxq_sv8hi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vmlsldavxq_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1652, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "SelectAddrMode3", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "SDValue", "&", "Opc", ")", "{", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Offset", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "{", "Base", "=", "N", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "+", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";"], "ground_truth": ["Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";"], "File": "ARMISelDAGToDAG101", "Func": "SelectAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1653, "Length": 235, "Cover_Rate": 0.6438356164383562, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "b", "=", "*", "(", "const", "char", "*", "const", "*", ")", "vb", ";", "while", "(", "*", "a", "&&", "*", "b", ")", "{", "if", "(", "ISALPHA", "(", "*", "a", ")", "&&", "ISDIGIT", "(", "*", "b", ")", ")", "return", "-", "<NUM_LIT>", ";", "if", "(", "ISDIGIT", "(", "*", "a", ")", "&&", "ISALPHA", "(", "*", "b", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "*", "a", "!=", "*", "b", ")", "return", "*", "a", "-", "*", "b", ";"], "ground_truth": ["a", "++", ";"], "File": "avr-devices2", "Func": "comparator", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1654, "Length": 77, "Cover_Rate": 0.6470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "!", "arc_legitimate_constant_p", "(", "mode", ",", "x", ")", ";"], "ground_truth": ["}"], "File": "arc", "Func": "arc_cannot_force_const_mem", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1655, "Length": 10, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>RedundantCopyElimination", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["initialize<ISA_LIT>RedundantCopyEliminationPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "File": "RISCVRedundantCopyElimination", "Func": "RISCVRedundantCopyElimination", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1656, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstrInfo", "::", "<ISA_LIT>InstrInfo", "(", "<ISA_LIT>Subtarget", "&", "STI", ")", ":", "<ISA_LIT>GenInstrInfo", "(", "(", "STI", ".", "isTarget64BitLP64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "(", "STI", ".", "isTarget64BitLP64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "<STR_LIT>", ",", "(", "STI", ".", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ",", "Subtarget", "(", "STI", ")", ",", "RI", "(", "STI", ".", "getTargetTriple", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "X86InstrInfo153", "Func": "X86InstrInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1657, "Length": 65, "Cover_Rate": 0.8227848101265823, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "<ISA_LIT>CFGStructurizer", "::", "insertInstrBefore", "(", "MachineBasicBlock", "::", "iterator", "I", ",", "int", "NewOpcode", ")", "{"], "ground_truth": ["MachineInstr", "*", "OldMI", "=", "&", "(", "*", "I", ")", ";"], "File": "AMDILCFGStructurizer", "Func": "insertInstrBefore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1658, "Length": 25, "Cover_Rate": 0.3246753246753247, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "iq2000_save_fp_regs", "=", "(", "MAX_ARGS_IN_REGISTERS", "-", "cum", "->", "fp_arg_words", "-", "iq2000_fp_off", ")", ";", "if", "(", "iq2000_save_gp_regs", "<", "<NUM_LIT>", ")", "iq2000_save_gp_regs", "=", "<NUM_LIT>", ";", "if", "(", "iq2000_save_fp_regs", "<", "<NUM_LIT>", ")", "iq2000_save_fp_regs", "=", "<NUM_LIT>", ";", "*", "pretend_size", "=", "(", "(", "iq2000_save_gp_regs", "*", "UNITS_PER_WORD", ")", "+", "(", "iq2000_save_fp_regs", "*", "UNITS_PER_FPREG", ")", ")", ";", "if", "(", "!", "(", "no_rtl", ")", ")", "{", "if", "(", "cum", "->", "arg_words", "<", "MAX_ARGS_IN_REGISTERS", "-", "iq2000_off", ")", "{", "rtx", "ptr", ",", "mem", ";"], "ground_truth": ["ptr", "=", "plus_constant", "(", "Pmode", ",", "virtual_incoming_args_rtx", ",", "-", "(", "iq2000_save_gp_regs", "*", "UNITS_PER_WORD", ")", ")", ";"], "File": "iq2000", "Func": "iq2000_setup_incoming_varargs", "Target": "iq2000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1659, "Length": 90, "Cover_Rate": 0.48128342245989303, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "movImm16", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DstReg", ",", "uint64_t", "Val", ",", "MachineInstr", "::", "MIFlag", "Flag", ")", "const", "{", "assert", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Val", ")", "&&", "<STR_LIT>", ")", ";", "uint64_t", "Hi6", "=", "(", "(", "Val", "+", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "uint64_t", "Lo10", "=", "SignExtend64", "<", "<NUM_LIT>", ">", "(", "Val", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addImm", "(", "Hi6", ")", ".", "setMIFlag", "(", "Flag", ")", ";"], "File": "CAHPInstrInfo", "Func": "movImm16", "Target": "CAHP", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1660, "Length": 97, "Cover_Rate": 0.7293233082706767, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_HITACHI", "&&", "!", "TARGET_NOMACSAVE", ")", "{", "call_used_regs", "[", "MACH_REG", "]", "=", "<NUM_LIT>", ";", "call_used_regs", "[", "MACL_REG", "]", "=", "<NUM_LIT>", ";", "}", "for", "(", "int", "regno", "=", "FIRST_GENERAL_REG", ";", "regno", "<=", "LAST_GENERAL_REG", ";", "regno", "++", ")", "if", "(", "!", "fixed_regs", "[", "regno", "]", "&&", "call_used_regs", "[", "regno", "]", ")", "SET_HARD_REG_BIT", "(", "reg_class_contents", "[", "SIBCALL_REGS", "]", ",", "regno", ")", ";", "call_used_regs", "[", "FPSCR_MODES_REG", "]", "=", "<NUM_LIT>", ";"], "ground_truth": ["call_used_regs", "[", "FPSCR_STAT_REG", "]", "=", "<NUM_LIT>", ";"], "File": "sh", "Func": "sh_conditional_register_usage", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1661, "Length": 74, "Cover_Rate": 0.5211267605633803, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CodePointerSize", "=", "(", "is64Bit", "&&", "!", "isX32", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "CalleeSaveStackSlotSize", "=", "is64Bit", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "AssemblerDialect", "=", "AsmWriterFlavor", ";", "TextAlignFillValue", "=", "<NUM_LIT>", ";"], "ground_truth": ["SupportsDebugInformation", "=", "true", ";"], "File": "X86MCAsmInfo24", "Func": "X86ELFMCAsmInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1662, "Length": 33, "Cover_Rate": 0.4342105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "Opc", "=", "&", "OpcTable", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "&", "OpcTable", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", ";", "break", ";", "}", "const", "Value", "*", "LHS", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "Value", "*", "RHS", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "LHSReg", "=", "getRegForValue", "(", "LHS", ")", ";", "bool", "LHSIsKill", "=", "hasTrivialKill", "(", "LHS", ")", ";", "unsigned", "RHSReg", "=", "getRegForValue", "(", "RHS", ")", ";", "bool", "RHSIsKill", "=", "hasTrivialKill", "(", "RHS", ")", ";", "unsigned", "CmpLHSReg", "=", "getRegForValue", "(", "CmpLHS", ")", ";", "bool", "CmpLHSIsKill", "=", "hasTrivialKill", "(", "CmpLHS", ")", ";", "unsigned", "CmpRHSReg", "=", "getRegForValue", "(", "CmpRHS", ")", ";", "bool", "CmpRHSIsKill", "=", "hasTrivialKill", "(", "CmpRHS", ")", ";", "if", "(", "!", "LHSReg", "||", "!", "RHSReg", "||", "!", "CmpLHS", "||", "!", "CmpRHS", ")", "return", "false", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TLI", ".", "getRegClassFor", "(", "RetVT", ")", ";", "unsigned", "ResultReg", ";", "if", "(", "Subtarget", "->", "hasAVX512", "(", ")", ")", "{", "const", "TargetRegisterClass", "*", "VR128X", "=", "&", "<STR_LIT>", ";", "const", "TargetRegisterClass", "*", "VK1", "=", "&", "<STR_LIT>", ";", "unsigned", "CmpOpcode", "=", "(", "RetVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "CmpReg", "=", "fastEmitInst_rri", "(", "CmpOpcode", ",", "VK1", ",", "CmpLHSReg", ",", "CmpLHSIsKill", ",", "CmpRHSReg", ",", "CmpRHSIsKill", ",", "CC", ")", ";", "unsigned", "ImplicitDefReg", "=", "createResultReg", "(", "VR128X", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ")", ",", "ImplicitDefReg", ")", ";", "unsigned", "MovOpcode", "=", "(", "RetVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "MovReg", "=", "fastEmitInst_rrrr", "(", "MovOpcode", ",", "VR128X", ",", "RHSReg", ",", "RHSIsKill", ",", "CmpReg", ",", "true", ",", "ImplicitDefReg", ",", "true", ",", "LHSReg", ",", "LHSIsKill", ")", ";", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "MovReg", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasAVX", "(", ")", ")", "{", "const", "TargetRegisterClass", "*", "VR128", "=", "&", "<STR_LIT>", ";", "unsigned", "CmpOpcode", "=", "(", "RetVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "BlendOpcode", "=", "(", "RetVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "CmpReg", "=", "fastEmitInst_rri", "(", "CmpOpcode", ",", "RC", ",", "CmpLHSReg", ",", "CmpLHSIsKill", ",", "CmpRHSReg", ",", "CmpRHSIsKill", ",", "CC", ")", ";", "unsigned", "VBlendReg", "=", "fastEmitInst_rrr", "(", "BlendOpcode", ",", "VR128", ",", "RHSReg", ",", "RHSIsKill", ",", "LHSReg", ",", "LHSIsKill", ",", "CmpReg", ",", "true", ")", ";", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "VBlendReg", ")", ";", "}", "else", "{", "const", "TargetRegisterClass", "*", "VR128", "=", "&", "<STR_LIT>", ";"], "ground_truth": ["unsigned", "CmpReg", "=", "fastEmitInst_rri", "(", "Opc", "[", "<NUM_LIT>", "]", ",", "RC", ",", "CmpLHSReg", ",", "CmpLHSIsKill", ",", "CmpRHSReg", ",", "CmpRHSIsKill", ",", "CC", ")", ";"], "File": "X86FastISel108", "Func": "X86FastEmitSSESelect", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1663, "Length": 483, "Cover_Rate": 0.525, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "parsePCRel", "(", "Operands", ",", "-", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ",", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SystemZAsmParser10", "Func": "parsePCRel16", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1664, "Length": 22, "Cover_Rate": 0.6470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "name", ";", "switch", "(", "data_area", ")", "{", "case", "DATA_AREA_SDA", ":", "name", "=", "get_identifier", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "DATA_AREA_TDA", ":", "name", "=", "get_identifier", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "DATA_AREA_ZDA", ":", "name", "=", "get_identifier", "(", "<STR_LIT>", ")", ";", "break", ";", "default", ":", "return", ";", "}", "DECL_ATTRIBUTES", "(", "decl", ")", "=", "tree_cons", "(", "name", ",", "NULL", ",", "DECL_ATTRIBUTES", "(", "decl", ")", ")", ";"], "ground_truth": ["}"], "File": "v850", "Func": "v850_set_data_area", "Target": "v850", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1665, "Length": 67, "Cover_Rate": 0.8589743589743589, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "machine_mode", "pa_c_mode_for_suffix", "(", "char", "suffix", ")", "{", "if", "(", "HPUX_LONG_DOUBLE_LIBRARY", ")", "{", "if", "(", "suffix", "==", "'q'", ")", "return", "TFmode", ";", "}", "return", "VOIDmode", ";"], "ground_truth": ["}"], "File": "pa", "Func": "pa_c_mode_for_suffix", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1666, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeGBR32ShortRegister", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{"], "ground_truth": ["if", "(", "RegNo", ">", "<NUM_LIT>", ")", "RegNo", "+=", "<NUM_LIT>", ";"], "File": "ARCDisassembler", "Func": "DecodeGBR32ShortRegister", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1667, "Length": 30, "Cover_Rate": 0.6976744186046512, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Src0IsKill", "=", "MUL", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "Register", "SrcReg1", "=", "MUL", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "Src1IsKill", "=", "MUL", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "if", "(", "Register", "::", "isVirtualRegister", "(", "ResultReg", ")", ")", "MRI", ".", "constrainRegClass", "(", "ResultReg", ",", "RC", ")", ";", "if", "(", "Register", "::", "isVirtualRegister", "(", "SrcReg0", ")", ")", "MRI", ".", "constrainRegClass", "(", "SrcReg0", ",", "RC", ")", ";", "if", "(", "Register", "::", "isVirtualRegister", "(", "SrcReg1", ")", ")", "MRI", ".", "constrainRegClass", "(", "SrcReg1", ",", "RC", ")", ";", "if", "(", "Register", "::", "isVirtualRegister", "(", "VR", ")", ")", "MRI", ".", "constrainRegClass", "(", "VR", ",", "RC", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "Root", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "MaddOpc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "SrcReg0", ",", "getKillRegState", "(", "Src0IsKill", ")", ")", ".", "addReg", "(", "SrcReg1", ",", "getKillRegState", "(", "Src1IsKill", ")", ")", ".", "addReg", "(", "VR", ")", ";", "InsInstrs", ".", "push_back", "(", "MIB", ")", ";", "return", "MUL", ";"], "ground_truth": ["}"], "File": "AArch64InstrInfo104", "Func": "genMaddR", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1668, "Length": 173, "Cover_Rate": 0.6245487364620939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "needsMMLEByteOrder", "(", "unsigned", "Kind", ")", "{", "return", "Kind", ">=", "<STR_LIT>", "&&", "Kind", "<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "MipsAsmBackend", "Func": "needsMMLEByteOrder", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1669, "Length": 18, "Cover_Rate": 0.8181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["assert", "(", "MCE", "&&", "<STR_LIT>", ")", ";"], "File": "AArch64AsmParser2", "Func": "addImm1_63Operands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1670, "Length": 31, "Cover_Rate": 0.5166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Src", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Flags", "=", "MI", ".", "getFlags", "(", ")", ";", "LLT", "Ty", "=", "B", ".", "getMRI", "(", ")", "->", "getType", "(", "Dst", ")", ";", "auto", "K", "=", "B", ".", "buildFConstant", "(", "Ty", ",", "numbers", "::", "log2e", ")", ";", "auto", "Mul", "=", "B", ".", "buildFMul", "(", "Ty", ",", "Src", ",", "K", ",", "Flags", ")", ";"], "ground_truth": ["B", ".", "buildFExp2", "(", "Dst", ",", "Mul", ",", "Flags", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeFExp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1671, "Length": 92, "Cover_Rate": 0.7863247863247863, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Op", "=", "std", "::", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "k_Token", ")", ";", "Op", "->", "Tok", ".", "Data", "=", "Str", ".", "data", "(", ")", ";", "Op", "->", "Tok", ".", "Length", "=", "Str", ".", "size", "(", ")", ";"], "ground_truth": ["Op", "->", "StartLoc", "=", "S", ";"], "File": "VEAsmParser (2)", "Func": "CreateToken", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1672, "Length": 43, "Cover_Rate": 0.6231884057971014, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>MCExpr", "(", "<ISA_LIT>ExprKind", "Kind", ",", "const", "MCExpr", "*", "Expr", ")", ":", "Kind", "(", "Kind", ")", ",", "Expr", "(", "Expr", ")", "{"], "ground_truth": ["}"], "File": "Nios2MCExpr", "Func": "Nios2MCExpr", "Target": "Nios2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1673, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Idx", "=", "isPairedLdSt", "(", "MI", ")", "||", "<ISA_LIT>InstrInfo", "::", "isPreLdSt", "(", "MI", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "return", "MI", ".", "getOperand", "(", "Idx", ")", ";"], "ground_truth": ["}"], "File": "AArch64LoadStoreOptimizer (2)1", "Func": "getLdStOffsetOp", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1674, "Length": 28, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "{", "return", "create<ISA_LIT>ELFObjectWriter", "(", "OS", ",", "true", ",", "OSABI", ")", ";"], "ground_truth": ["}"], "File": "X86AsmBackend45", "Func": "createObjectWriter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1675, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ";"], "ground_truth": ["}"], "File": "MipsAsmParser (2)4", "Func": "hasMT", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1676, "Length": 13, "Cover_Rate": 0.6190476190476191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "aarch64_function_value_regno_p", "(", "const", "unsigned", "int", "regno", ")", "{", "if", "(", "regno", "==", "R0_REGNUM", "||", "regno", "==", "R1_REGNUM", ")", "return", "true", ";", "if", "(", "regno", ">=", "V0_REGNUM", "&&", "regno", "<", "V0_REGNUM", "+", "HA_MAX_NUM_FLDS", ")", "return", "TARGET_FLOAT", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "aarch64", "Func": "aarch64_function_value_regno_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1677, "Length": 42, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetLowering", "::", "AdjustInstrPostInstrSelection", "(", "MachineInstr", "&", "MI", ",", "SDNode", "*", "Node", ")", "const", "{", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "getSubtarget", "(", ")", "->", "getInstrInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "if", "(", "TII", "->", "isVOP3", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "{", "TII", "->", "legalizeOperandsVOP3", "(", "MRI", ",", "MI", ")", ";", "if", "(", "const", "MCOperandInfo", "*", "OpInfo", "=", "MI", ".", "getDesc", "(", ")", ".", "OpInfo", ")", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "const", "<ISA_LIT>RegisterInfo", "*", "TRI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "for", "(", "auto", "I", ":", "{", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "src0", ")", ",", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "src1", ")", "}", ")", "{", "if", "(", "I", "==", "-", "<NUM_LIT>", ")", "break", ";", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "I", ")", ";", "if", "(", "(", "OpInfo", "[", "I", "]", ".", "RegClass", "!=", "llvm", "::", "<STR_LIT>", "&&", "OpInfo", "[", "I", "]", ".", "RegClass", "!=", "llvm", "::", "<STR_LIT>", ")", "||", "!", "Register", "::", "isVirtualRegister", "(", "Op", ".", "getReg", "(", ")", ")", "||", "!", "TRI", "->", "isAGPR", "(", "MRI", ",", "Op", ".", "getReg", "(", ")", ")", ")", "continue", ";", "auto", "*", "Src", "=", "MRI", ".", "getUniqueVRegDef", "(", "Op", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "Src", "||", "!", "Src", "->", "isCopy", "(", ")", "||", "!", "TRI", "->", "isSGPRReg", "(", "MRI", ",", "Src", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "continue", ";", "auto", "*", "RC", "=", "TRI", "->", "getRegClassForReg", "(", "MRI", ",", "Op", ".", "getReg", "(", ")", ")", ";", "auto", "*", "NewRC", "=", "TRI", "->", "getEquivalentVGPRClass", "(", "RC", ")", ";", "MRI", ".", "setRegClass", "(", "Op", ".", "getReg", "(", ")", ",", "NewRC", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering106", "Func": "AdjustInstrPostInstrSelection", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1678, "Length": 295, "Cover_Rate": 0.6107660455486542, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "scalar_int_mode", "libval_mode", "=", "smallest_int_mode_for_size", "(", "<NUM_LIT>", "*", "GET_MODE_BITSIZE", "(", "mode", ")", ")", ";", "rtx", "libval", "=", "emit_library_call_value", "(", "libfunc", ",", "NULL_RTX", ",", "LCT_CONST", ",", "libval_mode", ",", "op0", ",", "mode", ",", "op1", ",", "mode", ")", ";", "rtx", "quotient", "=", "simplify_gen_subreg", "(", "mode", ",", "libval", ",", "libval_mode", ",", "<NUM_LIT>", ")", ";", "rtx", "remainder", "=", "simplify_gen_subreg", "(", "mode", ",", "libval", ",", "libval_mode", ",", "GET_MODE_SIZE", "(", "mode", ")", ")", ";", "gcc_assert", "(", "quotient", ")", ";", "gcc_assert", "(", "remainder", ")", ";"], "ground_truth": ["*", "quot_p", "=", "quotient", ";"], "File": "arm", "Func": "arm_expand_divmod_libfunc", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1679, "Length": 81, "Cover_Rate": 0.6532258064516129, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MachineOperand", "::", "MO_Register", ":", "{", "if", "(", "IsATT", ")", "O", "<<", "'%'", ";", "O", "<<", "<ISA_LIT>ATTInstPrinter", "::", "getRegisterName", "(", "MO", ".", "getReg", "(", ")", ")", ";", "return", ";", "}", "case", "MachineOperand", "::", "MO_Immediate", ":", "if", "(", "IsATT", ")", "O", "<<", "'$'", ";", "O", "<<", "MO", ".", "getImm", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "switch", "(", "MI", "->", "getInlineAsmDialect", "(", ")", ")", "{", "case", "InlineAsm", "::", "AD_ATT", ":", "O", "<<", "'$'", ";", "break", ";", "case", "InlineAsm", "::", "AD_Intel", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "}", "PrintSymbolOperand", "(", "MO", ",", "O", ")", ";"], "ground_truth": ["break", ";"], "File": "X86AsmPrinter10", "Func": "PrintOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1680, "Length": 105, "Cover_Rate": 0.5276381909547738, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "TargetRegisterClass", "*", "getAnyAGPRClassForBitWidth", "(", "unsigned", "BitWidth", ")", "{", "if", "(", "BitWidth", "<=", "<NUM_LIT>", ")", "return", "&", "<STR_LIT>", ";", "if", "(", "BitWidth", "<=", "<NUM_LIT>", ")", "return", "&", "<STR_LIT>", ";", "if", "(", "BitWidth", "<=", "<NUM_LIT>", ")", "return", "&", "<STR_LIT>", ";", "if", "(", "BitWidth", "<=", "<NUM_LIT>", ")", "return", "&", "<STR_LIT>", ";", "if", "(", "BitWidth", "<=", "<NUM_LIT>", ")", "return", "&", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "BitWidth", "<=", "<NUM_LIT>", ")", "return", "&", "<STR_LIT>", ";"], "File": "SIRegisterInfo (3)", "Func": "getAnyAGPRClassForBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1681, "Length": 70, "Cover_Rate": 0.5737704918032787, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>ISelDag", "(", "<ISA_LIT>TargetMachine", "&", "TM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>DAGToDAGISel", "(", "TM", ",", "OptLevel", ")", ";"], "File": "UPTISelDAGToDAG", "Func": "createUPTISelDag", "Target": "UPT", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1682, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Op", "=", "Bead", "&", "<NUM_LIT>", ";", "switch", "(", "Op", ")", "{", "case", "<STR_LIT>", ":", "assert", "(", "(", "Ext", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Builder", ".", "addBits", "(", "<NUM_LIT>", ",", "Ext", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Builder", ".", "addBits", "(", "<NUM_LIT>", ",", "Ext", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Builder", ".", "addBits", "(", "<NUM_LIT>", ",", "Ext", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Builder", ".", "addBits", "(", "<NUM_LIT>", ",", "Ext", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "Op", "!=", "<STR_LIT>", ")", "Builder", ".", "skipBits", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op", "!=", "<STR_LIT>", "&&", "Op", "!=", "<STR_LIT>", ")", "Builder", ".", "skipBits", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Builder", ".", "skipBits", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Builder", ".", "skipBits", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Builder", ".", "skipBits", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Builder", ".", "skipBits", "(", "<NUM_LIT>", ")", ";", "break", ";", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "M68kDisassembler", "Func": "buildBeadTable", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1683, "Length": 186, "Cover_Rate": 0.5758513931888545, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "HwLen", "/", "Rep", ";", "++", "i", ")", "{", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "!=", "Rep", ";", "++", "j", ")", "Mask", ".", "push_back", "(", "i", "+", "Offset", ")", ";", "}", "SDValue", "ShuffV", "=", "DAG", ".", "getVectorShuffle", "(", "ByteTy", ",", "dl", ",", "ByteVec", ",", "Undef", ",", "Mask", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResTy", ",", "ShuffV", ")", ";", "}", "unsigned", "Rep", "=", "<NUM_LIT>", "/", "ResLen", ";", "for", "(", "unsigned", "r", "=", "<NUM_LIT>", ";", "r", "!=", "HwLen", "/", "ResLen", ";", "++", "r", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "ResLen", ";", "++", "i", ")", "{", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "!=", "Rep", ";", "++", "j", ")", "Mask", ".", "push_back", "(", "Offset", "+", "i", "*", "BitBytes", ")", ";", "}", "}", "SDValue", "Zero", "=", "getZero", "(", "dl", ",", "<STR_LIT>", ",", "DAG", ")", ";", "SDValue", "ShuffV", "=", "DAG", ".", "getVectorShuffle", "(", "ByteTy", ",", "dl", ",", "ByteVec", ",", "Undef", ",", "Mask", ")", ";"], "ground_truth": ["SDValue", "W0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "{", "ShuffV", ",", "Zero", "}", ")", ";"], "File": "HexagonISelLoweringHVX (2)", "Func": "extractHvxSubvectorPred", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1684, "Length": 190, "Cover_Rate": 0.40948275862068967, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "InUseReg", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", ";", "MI", ".", "getOperand", "(", "OpNo", ")", ".", "ChangeToImmediate", "(", "Imm", ")", ";", "if", "(", "empty", "(", "MI", ".", "implicit_operands", "(", ")", ")", ")", "return", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "int", "UseOpIdx", "=", "MI", ".", "findRegisterUseOperandIdx", "(", "InUseReg", ",", "false", ",", "TRI", ")", ";", "if", "(", "UseOpIdx", ">=", "<NUM_LIT>", ")", "{"], "ground_truth": ["MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "UseOpIdx", ")", ";"], "File": "PPCInstrInfo (2)2", "Func": "replaceInstrOperandWithImm", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1685, "Length": 81, "Cover_Rate": 0.6183206106870229, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "FPDiff", "=", "TFI", "->", "hasFP", "(", "MF", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "switch", "(", "RC", "->", "getID", "(", ")", ")", "{", "default", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", "-", "FPDiff", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "X86RegisterInfo101", "Func": "getRegPressureLimit", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1686, "Length": 39, "Cover_Rate": 0.3482142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "RHSC", "=", "(", "int64_t", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "dl", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "XtensaISelDAGToDAG", "Func": "SelectShifted", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1687, "Length": 28, "Cover_Rate": 0.42424242424242425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isLoadInst", "(", "MCInstD", ")", ")", "return", "false", ";", "switch", "(", "getSlotOpCode", "(", "MCInstD", ")", ")", "{", "case", "LD_TNSR", ":", "case", "LD_TNSR_LOW", ":"], "ground_truth": ["case", "LD_TNSR_HIGH", ":"], "File": "TPCMCInstrInfo", "Func": "is_ld_tnsr", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1688, "Length": 28, "Cover_Rate": 0.6086956521739131, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "assert", "(", "isTypeLegal", "(", "EVT", "::", "getEVT", "(", "VecTy", ")", ")", "&&", "<STR_LIT>", ")", ";", "auto", "createLoadIntrinsic", "=", "[", "&", "]", "(", "Value", "*", "BaseAddr", ")", "{", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "{", "Type", "*", "Int8Ptr", "=", "Builder", ".", "getInt8PtrTy", "(", "LI", "->", "getPointerAddressSpace", "(", ")", ")", ";", "Type", "*", "Tys", "[", "]", "=", "{", "VecTy", ",", "Int8Ptr", "}", ";", "static", "const", "<STR_LIT>", "LoadInts", "[", "<NUM_LIT>", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "Function", "*", "VldnFunc", "=", "<STR_LIT>", "(", "LI", "->", "getModule", "(", ")", ",", "LoadInts", "[", "Factor", "-", "<NUM_LIT>", "]", ",", "Tys", ")", ";", "SmallVector", "<", "Value", "*", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Builder", ".", "CreateBitCast", "(", "BaseAddr", ",", "Int8Ptr", ")", ")", ";", "Ops", ".", "push_back", "(", "Builder", ".", "getInt32", "(", "LI", "->", "getAlignment", "(", ")", ")", ")", ";", "return", "Builder", ".", "CreateCall", "(", "VldnFunc", ",", "Ops", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "assert", "(", "(", "Factor", "==", "<NUM_LIT>", "||", "Factor", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "<STR_LIT>", "LoadInts", "=", "Factor", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Type", "*", "VecEltTy", "=", "VecTy", "->", "getElementType", "(", ")", "->", "getPointerTo", "(", "LI", "->", "getPointerAddressSpace", "(", ")", ")", ";", "Type", "*", "Tys", "[", "]", "=", "{", "VecTy", ",", "VecEltTy", "}", ";", "Function", "*", "VldnFunc", "=", "<STR_LIT>", "(", "LI", "->", "getModule", "(", ")", ",", "LoadInts", ",", "Tys", ")", ";", "SmallVector", "<", "Value", "*", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Builder", ".", "CreateBitCast", "(", "BaseAddr", ",", "VecEltTy", ")", ")", ";", "return", "Builder", ".", "CreateCall", "(", "VldnFunc", ",", "Ops", ",", "<STR_LIT>", ")", ";", "}", "}", ";", "DenseMap", "<", "ShuffleVectorInst", "*", ",", "SmallVector", "<", "Value", "*", ",", "<NUM_LIT>", ">>", "SubVecs", ";"], "ground_truth": ["for", "(", "unsigned", "LoadCount", "=", "<NUM_LIT>", ";", "LoadCount", "<", "NumLoads", ";", "++", "LoadCount", ")", "{"], "File": "ARMISelLowering103", "Func": "lowerInterleavedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1689, "Length": 297, "Cover_Rate": 0.40353260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CurrentArgIndex", "==", "Args", "[", "i", "]", ".", "OrigArgIndex", ")", "{", "Out", ".", "back", "(", ")", "++", ";", "}", "else", "{", "Out", ".", "push_back", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["CurrentArgIndex", "++", ";"], "File": "CJGISelLowering", "Func": "ParseFunctionArgs", "Target": "CJG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1690, "Length": 32, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "classify_argument", "(", "machine_mode", "mode", ",", "const_tree", "type", ",", "enum", "x86_64_reg_class", "classes", "[", "MAX_CLASSES", "]", ",", "int", "bit_offset", ")", "{", "int", "zero_width_bitfields", "=", "<NUM_LIT>", ";", "static", "bool", "warned", "=", "false", ";", "int", "n", "=", "classify_argument", "(", "mode", ",", "type", ",", "classes", ",", "bit_offset", ",", "zero_width_bitfields", ")", ";"], "ground_truth": ["if", "(", "!", "zero_width_bitfields", "||", "warned", "||", "!", "warn_psabi", ")", "return", "n", ";"], "File": "i386", "Func": "classify_argument", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1691, "Length": 61, "Cover_Rate": 0.3765432098765432, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "char", "symbol_name", "[", "<NUM_LIT>", "]", ";", "total_n_vectors", "=", "nds32_isr_vectors", "[", "<NUM_LIT>", "]", ".", "total_n_vectors", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "total_n_vectors", ";", "i", "++", ")", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "i", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "total_n_vectors", ";", "i", "++", ")", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "i", ")", ";", "snprintf", "(", "section_name", ",", "sizeof", "(", "section_name", ")", ",", "<STR_LIT>", ")", ";", "snprintf", "(", "symbol_name", ",", "sizeof", "(", "symbol_name", ")", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ")", ";"], "File": "nds32-isr", "Func": "nds32_emit_isr_reset_content", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1692, "Length": 125, "Cover_Rate": 0.30120481927710846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "SmallDataSection", "=", "getELFSection", "(", "<STR_LIT>", ",", "MCSectionELF", "::", "SHT_PROGBITS", ",", "MCSectionELF", "::", "SHF_WRITE", "|", "MCSectionELF", "::", "SHF_ALLOC", ",", "SectionKind", "::", "getDataRel", "(", ")", ")", ";", "SmallBSSSection", "=", "getELFSection", "(", "<STR_LIT>", ",", "MCSectionELF", "::", "SHT_NOBITS", ",", "MCSectionELF", "::", "SHF_WRITE", "|", "MCSectionELF", "::", "SHF_ALLOC", ",", "SectionKind", "::", "getBSS", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsTargetObjectFile29", "Func": "Initialize", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1693, "Length": 75, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "WebAssemblyFixIrreducibleControlFlow", "Func": "getPassName", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1694, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FuncInfo", "(", ")", ":", "MemInstCost", "(", "<NUM_LIT>", ")", ",", "InstCost", "(", "<NUM_LIT>", ")", ",", "IAMInstCost", "(", "<NUM_LIT>", ")", ",", "LSMInstCost", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUPerfHintAnalysis3", "Func": "FuncInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1695, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AArch64InstrInfo114", "Func": "hasShiftedReg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1696, "Length": 69, "Cover_Rate": 0.3026315789473684, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "!", "MFI", ".", "hasVarSizedObjects", "(", ")", "&&", "!", "HST", ".", "getRegisterInfo", "(", ")", "->", "hasStackRealignment", "(", "MF", ")", ")", ";"], "ground_truth": ["return", "F", ".", "hasFnAttribute", "(", "Attribute", "::", "NoReturn", ")", "&&", "F", ".", "hasFnAttribute", "(", "Attribute", "::", "NoUnwind", ")", "&&", "!", "F", ".", "hasFnAttribute", "(", "Attribute", "::", "UWTable", ")", "&&", "HST", ".", "noreturnStackElim", "(", ")", "&&", "MFI", ".", "getStackSize", "(", ")", "==", "<NUM_LIT>", ";"], "File": "HexagonFrameLowering12", "Func": "enableAllocFrameElim", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1697, "Length": 65, "Cover_Rate": 0.5803571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "buildRSRC", "(", "DAG", ",", "DL", ",", "Ptr", ",", "<NUM_LIT>", ",", "Rsrc", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG102", "Func": "buildScratchRSRC", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1698, "Length": 15, "Cover_Rate": 0.3488372093023256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "D", "(", "op", ",", "a", ",", "R", "(", "b", ")", ")", ";"], "ground_truth": ["}"], "File": "disassembler", "Func": "alu", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1699, "Length": 14, "Cover_Rate": 0.4117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "reader", "=", "new", "LineReader", "(", "filename", ")", ";", "}", "if", "(", "reader", "->", "fileName", "(", ")", "!=", "filename", ")", "{", "delete", "reader", ";", "reader", "=", "new", "LineReader", "(", "filename", ")", ";", "}"], "ground_truth": ["return", "reader", ";"], "File": "NVPTXAsmPrinter", "Func": "getReader", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1700, "Length": 35, "Cover_Rate": 0.6481481481481481, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "VideocoreAsmParser", "Func": "parseVectorPred", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1701, "Length": 6, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "Res", ";", "if", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", "!=", "AsmToken", "::", "Identifier", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "getLexer", "(", ")", ".", "peekTok", "(", ")", ".", "getKind", "(", ")", "!=", "AsmToken", "::", "EndOfStatement", ")", "return", "MatchOperand_NoMatch", ";", "StringRef", "Identifier", ";", "if", "(", "getParser", "(", ")", ".", "parseIdentifier", "(", "Identifier", ")", ")", "return", "MatchOperand_ParseFail", ";", "<ISA_LIT>MCExpr", "::", "VariantKind", "Kind", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_CALL", ";", "if", "(", "Identifier", ".", "consume_back", "(", "<STR_LIT>", ")", ")", "Kind", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_CALL_PLT", ";", "MCSymbol", "*", "Sym", "=", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "Identifier", ")", ";", "Res", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "getContext", "(", ")", ")", ";", "Res", "=", "<ISA_LIT>MCExpr", "::", "create", "(", "Res", ",", "Kind", ",", "getContext", "(", ")", ")", ";"], "ground_truth": ["Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "createImm", "(", "Res", ",", "S", ",", "E", ",", "isRV64", "(", ")", ")", ")", ";"], "File": "RISCVAsmParser", "Func": "parseCallSymbol", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1702, "Length": 149, "Cover_Rate": 0.8010752688172043, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "Triple", "::", "IOS", ":", "case", "Triple", "::", "TvOS", ":", "return", "Major", "<", "<NUM_LIT>", ";", "case", "Triple", "::", "WatchOS", ":", "return", "Major", "<", "<NUM_LIT>", ";", "case", "Triple", "::", "MacOSX", ":"], "ground_truth": ["case", "Triple", "::", "Darwin", ":"], "File": "X86Subtarget (2)2", "Func": "swiftAsyncContextIsDynamicallySet", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1703, "Length": 35, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "data_section", "->", "unnamed", ".", "callback", "=", "avr_output_data_section_asm_op", ";", "bss_section", "->", "unnamed", ".", "callback", "=", "avr_output_bss_section_asm_op", ";"], "ground_truth": ["}"], "File": "avr", "Func": "avr_asm_init_sections", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1704, "Length": 17, "Cover_Rate": 0.425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CPEMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isCPI", "(", ")", ")", "return", "CPEMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";"], "ground_truth": ["return", "JumpTableEntryIndices", "[", "CPEMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", "]", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "getCombinedIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1705, "Length": 40, "Cover_Rate": 0.7692307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "Kind", "=", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TPREL_LO", ";", "break", ";", "case", "<STR_LIT>", ":", "Kind", "=", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GPOFF_HI", ";", "break", ";", "case", "<STR_LIT>", ":", "Kind", "=", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GPOFF_LO", ";", "break", ";", "case", "<STR_LIT>", ":", "Kind", "=", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOT_DISP", ";", "break", ";", "case", "<STR_LIT>", ":", "Kind", "=", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOT_PAGE", ";", "break", ";", "case", "<STR_LIT>", ":", "Kind", "=", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOT_OFST", ";", "break", ";", "}", "switch", "(", "MOTy", ")", "{", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "Symbol", "=", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "Symbol", "=", "Mang", "->", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ";", "Offset", "+=", "MO", ".", "getOffset", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "Symbol", "=", "AsmPrinter", ".", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")", ")", ";", "Offset", "+=", "MO", ".", "getOffset", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "Symbol", "=", "AsmPrinter", ".", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";", "Offset", "+=", "MO", ".", "getOffset", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "Symbol", "=", "AsmPrinter", ".", "GetJTISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ";"], "ground_truth": ["break", ";"], "File": "MipsMCInstLower13", "Func": "LowerSymbolOperand", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1706, "Length": 195, "Cover_Rate": 0.3651685393258427, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Group", ")", "Flags", "|=", "ELF", "::", "SHF_GROUP", ";", "MCSectionELF", "*", "EHSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "EHSecName", ",", "Type", ",", "Flags", ",", "<NUM_LIT>", ",", "Group", ",", "FnSection", ".", "getUniqueID", "(", ")", ",", "&", "FnSection", ")", ";", "assert", "(", "EHSection", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["SwitchSection", "(", "EHSection", ")", ";"], "File": "ARMELFStreamer64", "Func": "SwitchToEHSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1707, "Length": 52, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", ";", "if", "(", "(", "Reg", "=", "isStoreToStackSlot", "(", "MI", ",", "FrameIndex", ")", ")", ")", "return", "Reg", ";", "SmallVector", "<", "const", "MachineMemOperand", "*", ",", "<NUM_LIT>", ">", "Accesses", ";", "if", "(", "hasStoreToStackSlot", "(", "MI", ",", "Accesses", ")", ")", "{", "FrameIndex", "=", "cast", "<", "FixedStackPseudoSourceValue", ">", "(", "Accesses", ".", "front", "(", ")", "->", "getPseudoValue", "(", ")", ")", "->", "getFrameIndex", "(", ")", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "X86InstrInfo1", "Func": "isStoreToStackSlotPostFE", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1708, "Length": 65, "Cover_Rate": 0.6310679611650486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "mt_epilogue_uses", "(", "int", "regno", ")", "{", "if", "(", "cfun", "->", "machine", "&&", "cfun", "->", "machine", "->", "interrupt_handler", "&&", "reload_completed", ")", "return", "<NUM_LIT>", ";", "return", "regno", "==", "GPR_LINK", ";"], "ground_truth": ["}"], "File": "mt", "Func": "mt_epilogue_uses", "Target": "mt", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1709, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "PopMI", "=", "MF", ".", "CreateMachineInstr", "(", "get", "(", "<STR_LIT>", ")", ",", "MI", "->", "getDebugLoc", "(", ")", ")", ";", "MBB", ".", "insert", "(", "MI", ",", "PopMI", ")", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "<NUM_LIT>", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ";"], "ground_truth": ["if", "(", "Reg", "==", "<STR_LIT>", ")", "{"], "File": "ARMInstrInfo14", "Func": "restoreCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1710, "Length": 69, "Cover_Rate": 0.3399014778325123, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "StackSize", "||", "MFI", "->", "hasCalls", "(", ")", ")", "{", "assert", "(", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "i", "=", "<NUM_LIT>", ";", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "while", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isImm", "(", ")", ")", "{", "++", "i", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "<STR_LIT>", ")", ";", "}", "uint64_t", "Offset", "=", "NumBytes", "+", "MI", ".", "getOperand", "(", "i", ")", ".", "getImm", "(", ")", ";", "if", "(", "Offset", ">", "<NUM_LIT>", ")", "{", "NumBytes", "=", "Offset", "-", "<NUM_LIT>", ";", "Offset", "=", "<NUM_LIT>", ";", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "NumBytes", ",", "TII", ")", ";", "}", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";"], "ground_truth": ["}"], "File": "SystemZRegisterInfo37", "Func": "emitEpilogue", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1711, "Length": 153, "Cover_Rate": 0.45808383233532934, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsIEEEMode", "=", "MFI", "->", "getMode", "(", ")", ".", "IEEE", ";", "bool", "HasNSZ", "=", "MFI", "->", "hasNoSignedZerosFPMath", "(", ")", ";", "for", "(", "MachineBasicBlock", "*", "MBB", ":", "depth_first", "(", "&", "MF", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "I", ",", "Next", ";", "MachineOperand", "*", "CurrentKnownM0Val", "=", "nullptr", ";", "for", "(", "I", "=", "MBB", "->", "begin", "(", ")", ";", "I", "!=", "MBB", "->", "end", "(", ")", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MI", "=", "*", "I", ";", "tryFoldInst", "(", "TII", ",", "&", "MI", ")", ";", "if", "(", "!", "TII", "->", "isFoldableCopy", "(", "MI", ")", ")", "{", "if", "(", "IsIEEEMode", "||", "(", "!", "HasNSZ", "&&", "!", "MI", ".", "getFlag", "(", "MachineInstr", "::", "FmNsz", ")", ")", "||", "!", "tryFoldOMod", "(", "MI", ")", ")", "tryFoldClamp", "(", "MI", ")", ";", "if", "(", "CurrentKnownM0Val", "&&", "MI", ".", "modifiesRegister", "(", "<STR_LIT>", ",", "TRI", ")", ")", "CurrentKnownM0Val", "=", "nullptr", ";", "continue", ";", "}", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "{", "MachineOperand", "&", "NewM0Val", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "CurrentKnownM0Val", "&&", "CurrentKnownM0Val", "->", "isIdenticalTo", "(", "NewM0Val", ")", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "continue", ";", "}", "CurrentKnownM0Val", "=", "(", "NewM0Val", ".", "isReg", "(", ")", "&&", "NewM0Val", ".", "getReg", "(", ")", ".", "isPhysical", "(", ")", ")", "?", "nullptr", ":", "&", "NewM0Val", ";", "continue", ";", "}", "MachineOperand", "&", "OpToFold", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "bool", "FoldingImm", "=", "OpToFold", ".", "isImm", "(", ")", "||", "OpToFold", ".", "isFI", "(", ")", "||", "OpToFold", ".", "isGlobal", "(", ")", ";"], "ground_truth": ["if", "(", "!", "FoldingImm", "&&", "!", "OpToFold", ".", "isReg", "(", ")", ")", "continue", ";"], "File": "SIFoldOperands12", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1712, "Length": 276, "Cover_Rate": 0.6555819477434679, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "LLVMTargetMachine", "(", "T", ",", "<ISA_LIT>DataLayout", ",", "TT", ",", "getCPU", "(", "CPU", ")", ",", "FS", ",", "Options", ",", "getEffectiveRelocModel", "(", "RM", ")", ",", "CM", ",", "OL", ")", ",", "SubTarget", "(", "TT", ",", "getCPU", "(", "CPU", ")", ",", "FS", ",", "*", "this", ")", "{", "this", "->", "TLOF", "=", "make_unique", "<", "<ISA_LIT>TargetObjectFile", ">", "(", ")", ";", "initAsmInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "AVRTargetMachine16", "Func": "AVRTargetMachine", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1713, "Length": 102, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "assert", "(", "Opc", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "File": "Cpu0InstrInfo1", "Func": "loadRegFromStackSlot", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1714, "Length": 51, "Cover_Rate": 0.3953488372093023, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CommentString", "=", "<STR_LIT>", ";", "HasLEB128", "=", "true", ";", "SupportsDebugInformation", "=", "true", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "DwarfCFI", ";", "SunStyleELFSectionSwitchSyntax", "=", "true", ";", "UsesELFSectionDirectiveForBSS", "=", "true", ";", "if", "(", "TheTriple", ".", "getOS", "(", ")", "==", "llvm", "::", "Triple", "::", "Solaris", ")", "UseIntegratedAssembler", "=", "true", ";"], "ground_truth": ["}"], "File": "SparcMCAsmInfo6", "Func": "SparcELFMCAsmInfo", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1715, "Length": 45, "Cover_Rate": 0.4017857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetInstrInfo", "*", "TII", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "MII", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MII", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Scratch", "=", "RS", ".", "scavengeRegister", "(", "&", "<STR_LIT>", ",", "MII", ",", "<NUM_LIT>", ")", ";", "if", "(", "MII", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "{", "BuildMI", "(", "*", "MBB", ",", "MII", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "MII", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "}", "else", "{"], "ground_truth": ["BuildMI", "(", "*", "MBB", ",", "MII", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Scratch", ")", ".", "addImm", "(", "MII", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";"], "File": "HexagonFixupHwLoops10", "Func": "convertLoopInstr", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1716, "Length": 132, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "llvm", "::", "getMatchingCondBranchOpcode", "(", "int", "Opc", ")", "{", "if", "(", "Opc", "==", "<STR_LIT>", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "Opc", "==", "<STR_LIT>", ")", "return", "<STR_LIT>", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "getMatchingCondBranchOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1717, "Length": 27, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "__volatile__", "(", "<STR_LIT>", ":", ":", "<STR_LIT>", "(", "(", "(", "char", "*", ")", "mm", ")", "[", "s", "]", ")", ")", ";"], "ground_truth": ["}"], "File": "ushmedia", "Func": "sh_media_OCBP", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1718, "Length": 22, "Cover_Rate": 0.6285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Init", "=", "createAString", "(", "<STR_LIT>", "+", "std", "::", "to_string", "(", "index", ")", "+", "<STR_LIT>", "+", "LoadStore", "+", "<STR_LIT>", "+", "printH", "(", "p_SEL", "->", "getAddExpr", "(", "init", ",", "innerValueMin", ")", ")", "+", "<STR_LIT>", ",", "Int8Ty", ")", ";", "ATy", "=", "ArrayType", "::", "get", "(", "Int8Ty", ",", "Init", ".", "size", "(", ")", ")", ";", "llvm", "::", "GlobalVariable", "*", "GV2", "=", "new", "llvm", "::", "GlobalVariable", "(", "*", "p_M", ",", "ATy", ",", "false", ",", "GlobalValue", "::", "ExternalLinkage", ",", "ConstantArray", "::", "get", "(", "ATy", ",", "Init", ")", ",", "Name", ",", "GV1", ")", ";", "Init", "=", "createAString", "(", "<STR_LIT>", "+", "std", "::", "to_string", "(", "index", ")", "+", "<STR_LIT>", "+", "LoadStore", "+", "<STR_LIT>", "+", "printH", "(", "p_SEL", "->", "getAddExpr", "(", "init", ",", "innerValueMax", ")", ")", "+", "<STR_LIT>", ",", "Int8Ty", ")", ";", "ATy", "=", "ArrayType", "::", "get", "(", "Int8Ty", ",", "Init", ".", "size", "(", ")", ")", ";", "llvm", "::", "GlobalVariable", "*", "GV3", "=", "new", "llvm", "::", "GlobalVariable", "(", "*", "p_M", ",", "ATy", ",", "false", ",", "GlobalValue", "::", "ExternalLinkage", ",", "ConstantArray", "::", "get", "(", "ATy", ",", "Init", ")", ",", "Name", ",", "GV2", ")", ";", "GV0", "->", "setSection", "(", "<STR_LIT>", ")", ";", "GV1", "->", "setSection", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["GV2", "->", "setSection", "(", "<STR_LIT>", ")", ";"], "File": "SCEVParser", "Func": "parseExpr", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1719, "Length": 195, "Cover_Rate": 0.36178107606679033, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmBackend", "::", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "{", "OW", "->", "WriteZeros", "(", "Count", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUAsmBackend (2)", "Func": "writeNopData", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1720, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Result", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GA", "->", "getGlobal", "(", ")", ",", "DL", ",", "GA", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "GA", "->", "getOffset", "(", ")", ",", "OpFlag", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getNode", "(", "WrapperKind", ",", "DL", ",", "PtrVT", ",", "Result", ")", ";", "if", "(", "PIC32", ")", "Offset", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", ")", ",", "PtrVT", ")", ",", "Offset", ")", ";", "SDValue", "Chain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCALLSEQ_START", "(", "Chain", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ",", "true", ")", ",", "DL", ")", ";", "SDValue", "Args", "[", "]", "=", "{", "Chain", ",", "Offset", "}", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "NodeTys", ",", "Args", ")", ";", "Chain", "=", "DAG", ".", "getCALLSEQ_END", "(", "Chain", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ",", "true", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ",", "true", ")", ",", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "DL", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "MFI", "->", "setAdjustsStack", "(", "true", ")", ";", "unsigned", "Reg", "=", "Subtarget", ".", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "PtrVT", ",", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "Subtarget", ".", "isTargetKnownWindowsMSVC", "(", ")", "||", "Subtarget", ".", "isTargetWindowsItanium", "(", ")", "||", "Subtarget", ".", "isTargetWindowsGNU", "(", ")", ")", "{", "SDLoc", "dl", "(", "GA", ")", ";", "SDValue", "Chain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "Value", "*", "Ptr", "=", "Constant", "::", "getNullValue", "(", "Subtarget", ".", "is64Bit", "(", ")", "?", "Type", "::", "getInt8PtrTy", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "<NUM_LIT>", ")", ":", "Type", "::", "getInt32PtrTy", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "SDValue", "TlsArray", "=", "Subtarget", ".", "is64Bit", "(", ")", "?", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ":", "(", "Subtarget", ".", "isTargetWindowsGNU", "(", ")", "?", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ":", "DAG", ".", "getExternalSymbol", "(", "<STR_LIT>", ",", "PtrVT", ")", ")", ";", "SDValue", "ThreadPointer", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "TlsArray", ",", "MachinePointerInfo", "(", "Ptr", ")", ")", ";", "SDValue", "res", ";", "if", "(", "GV", "->", "getThreadLocalMode", "(", ")", "==", "GlobalVariable", "::", "LocalExecTLSModel", ")", "{"], "ground_truth": ["res", "=", "ThreadPointer", ";"], "File": "X86ISelLowering137", "Func": "LowerGlobalTLSAddress", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1721, "Length": 408, "Cover_Rate": 0.44299674267100975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFObjectWriter", "::", "~", "<ISA_LIT>ELFObjectWriter", "(", ")", "{"], "ground_truth": ["}"], "File": "FISCELFObjectWriter", "Func": "~FISCELFObjectWriter", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1722, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__A", "=", "(", "__m128i", ")", "vec_mergeh", "(", "(", "__v8hu", ")", "__A", ",", "(", "__v8hu", ")", "__zero", ")", ";", "__A", "=", "(", "__m128i", ")", "vec_mergeh", "(", "__zero", ",", "(", "__v16qu", ")", "__A", ")", ";", "__A", "=", "(", "__m128i", ")", "vec_mergeh", "(", "(", "__v8hu", ")", "__zero", ",", "(", "__v8hu", ")", "__A", ")", ";"], "ground_truth": ["return", "__A", ";"], "File": "smmintrin2", "Func": "_mm_cvtepu8_epi32", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1723, "Length": 54, "Cover_Rate": 0.5567010309278351, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NumEntries", "=", "array_lengthof", "(", "SpillOffsetTable", ")", ";", "return", "SpillOffsetTable", ";"], "ground_truth": ["}"], "File": "SystemZFrameLowering (2)", "Func": "getCalleeSavedSpillSlots", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1724, "Length": 11, "Cover_Rate": 0.4230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_scvtfhi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "fp16_vcvth_n_f16_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1725, "Length": 9, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "opts", "->", "x_ix86_force_drap", "=", "ptr", "->", "x_ix86_force_drap", ";", "opts", "->", "x_ix86_incoming_stack_boundary_arg", "=", "ptr", "->", "x_ix86_incoming_stack_boundary_arg", ";", "opts", "->", "x_ix86_pmode", "=", "ptr", "->", "x_ix86_pmode", ";", "opts", "->", "x_ix86_preferred_stack_boundary_arg", "=", "ptr", "->", "x_ix86_preferred_stack_boundary_arg", ";", "opts", "->", "x_ix86_recip_name", "=", "ptr", "->", "x_ix86_recip_name", ";", "opts", "->", "x_ix86_regparm", "=", "ptr", "->", "x_ix86_regparm", ";", "opts", "->", "x_ix86_section_threshold", "=", "ptr", "->", "x_ix86_section_threshold", ";", "opts", "->", "x_ix86_sse2avx", "=", "ptr", "->", "x_ix86_sse2avx", ";", "opts", "->", "x_ix86_stack_protector_guard", "=", "ptr", "->", "x_ix86_stack_protector_guard", ";", "opts", "->", "x_ix86_stringop_alg", "=", "ptr", "->", "x_ix86_stringop_alg", ";", "opts", "->", "x_ix86_tls_dialect", "=", "ptr", "->", "x_ix86_tls_dialect", ";", "opts", "->", "x_ix86_tune_ctrl_string", "=", "ptr", "->", "x_ix86_tune_ctrl_string", ";", "opts", "->", "x_ix86_tune_memcpy_strategy", "=", "ptr", "->", "x_ix86_tune_memcpy_strategy", ";", "opts", "->", "x_ix86_tune_memset_strategy", "=", "ptr", "->", "x_ix86_tune_memset_strategy", ";", "opts", "->", "x_ix86_tune_no_default", "=", "ptr", "->", "x_ix86_tune_no_default", ";", "opts", "->", "x_ix86_veclibabi_type", "=", "ptr", "->", "x_ix86_veclibabi_type", ";", "ix86_tune_cost", "=", "processor_target_table", "[", "ix86_tune", "]", ".", "cost", ";", "if", "(", "opts", "->", "x_optimize_size", ")", "ix86_cost", "=", "&", "ix86_size_cost", ";", "else", "ix86_cost", "=", "ix86_tune_cost", ";", "if", "(", "old_arch", "!=", "ix86_arch", ")", "{"], "ground_truth": ["ix86_arch_mask", "=", "<NUM_LIT>", "<<", "ix86_arch", ";"], "File": "i3864", "Func": "ix86_function_specific_restore", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1726, "Length": 166, "Cover_Rate": 0.4213197969543147, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>ConstantIslands", "::", "OffsetIsInRange", "(", "unsigned", "UserOffset", ",", "unsigned", "TrialOffset", ",", "unsigned", "MaxDisp", ",", "bool", "NegativeOK", ",", "bool", "IsSoImm", ")", "{", "if", "(", "UserOffset", "<=", "TrialOffset", ")", "{", "if", "(", "TrialOffset", "-", "UserOffset", "<=", "MaxDisp", ")", "return", "true", ";", "}", "else", "if", "(", "NegativeOK", ")", "{"], "ground_truth": ["if", "(", "UserOffset", "-", "TrialOffset", "<=", "MaxDisp", ")", "return", "true", ";"], "File": "ARMConstantIslandPass51", "Func": "OffsetIsInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1727, "Length": 57, "Cover_Rate": 0.9193548387096774, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>AsmPrinter", "(", "TargetMachine", "&", "TM", ",", "std", "::", "unique_ptr", "<", "MCStreamer", ">", "Streamer", ")", ":", "AsmPrinter", "(", "TM", ",", "std", "::", "move", "(", "Streamer", ")", ")", ",", "cpi", "(", "<NUM_LIT>", ")", ",", "instructionCount", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "TGSIAsmPrinter", "Func": "TGSIAsmPrinter", "Target": "TGSI", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1728, "Length": 39, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetAsmInfo", "*", "<ISA_LIT>TargetMachine", "::", "createTargetAsmInfo", "(", ")", "const", "{", "return", "new", "<ISA_LIT>TargetAsmInfo", "(", "*", "this", ")", ";"], "ground_truth": ["}"], "File": "XCoreTargetMachine16", "Func": "createTargetAsmInfo", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1729, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "ThisVal", "=", "NumBytes", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "NumBytes", ")", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "{", "Opcode", "=", "<STR_LIT>", ";", "int64_t", "MinVal", "=", "-", "uint64_t", "(", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "int64_t", "MaxVal", "=", "(", "int64_t", "(", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "if", "(", "ThisVal", "<", "MinVal", ")", "ThisVal", "=", "MinVal", ";", "else", "if", "(", "ThisVal", ">", "MaxVal", ")", "ThisVal", "=", "MaxVal", ";", "}", "MachineInstr", "*", "MI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ")", ".", "addImm", "(", "ThisVal", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";"], "ground_truth": ["NumBytes", "-=", "ThisVal", ";"], "File": "SystemZFrameLowering1", "Func": "emitIncrement", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1730, "Length": 119, "Cover_Rate": 0.725609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "count", "=", "i", "=", "MIN_REGS", ";", "i", "<", "MAX_REGS", ";", "++", "i", ")", "{", "regno", "=", "REG_ORDER", "[", "i", "]", ";", "if", "(", "regno", "==", "BP_REG", "&&", "hfp", ")", "continue", ";", "if", "(", "!", "ix86_save_reg", "(", "regno", ",", "false", ",", "false", ")", ")", "break", ";", "++", "count", ";"], "ground_truth": ["}"], "File": "i386-features", "Func": "count_stub_managed_regs", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1731, "Length": 51, "Cover_Rate": 0.6623376623376623, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_unpacklo_epi16", "(", "__mmask32", "__U", ",", "__m512i", "__A", ",", "__m512i", "__B", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_punpcklwd512_mask", "(", "(", "__v32hi", ")", "__A", ",", "(", "__v32hi", ")", "__B", ",", "(", "__v32hi", ")", "_mm512_setzero_hi", "(", ")", ",", "(", "__mmask32", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin4", "Func": "_mm512_maskz_unpacklo_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1732, "Length": 55, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", ";", "printMemReference", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "X86IntelInstPrinter (2)", "Func": "printi128mem", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1733, "Length": 14, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MBB", ".", "getName", "(", ")", "<<", "<STR_LIT>", "<<", "MBB", ".", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "target", "->", "getName", "(", ")", "<<", "<STR_LIT>", "<<", "target", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", ")", ";", "MachineBasicBlock", "::", "instr_iterator", "II", "(", "BR", ")", ";", "while", "(", "II", "->", "isBundledWithPred", "(", ")", ")", "II", "--", ";", "if", "(", "PTM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", ")", "{", "if", "(", "opcode", "==", "<STR_LIT>", "||", "opcode", "==", "<STR_LIT>", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "II", ",", "DebugLoc", "(", ")", ",", "PII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ")", ".", "add", "(", "BR", "->", "getOperand", "(", "BR", "->", "getNumExplicitOperands", "(", ")", "-", "<NUM_LIT>", ")", ")", ";", "BR", "->", "RemoveOperand", "(", "BR", "->", "getNumExplicitOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "BR", "->", "addOperand", "(", "*", "MF", ",", "MachineOperand", "::", "CreateReg", "(", "<STR_LIT>", ",", "false", ",", "false", ",", "true", ")", ")", ";", "opcode", "=", "opcode", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "}", "BR", "->", "setDesc", "(", "PII", ".", "get", "(", "opcode", ")", ")", ";", "int", "delaySlots", "=", "PTM", ".", "getSubtargetImpl", "(", ")", "->", "getCFLDelaySlotCycles", "(", "false", ")", ";", "int", "cycles", "=", "delaySlots", "-", "PTM", ".", "getSubtargetImpl", "(", ")", "->", "getCFLDelaySlotCycles", "(", "true", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "II", ";", "if", "(", "PTM", ".", "getSubtargetImpl", "(", ")", "->", "getCFLType", "(", ")", "!=", "<ISA_LIT>Subtarget", "::", "CFL_NON_DELAYED", "&&", "!", "PII", ".", "hasRegUse", "(", "&", "*", "I", ")", "&&", "PII", ".", "canRemoveFromSchedule", "(", "MBB", ",", "I", ")", ")", "{", "cycles", "=", "PII", ".", "moveUp", "(", "MBB", ",", "I", ",", "cycles", ")", ";", "}", "PII", ".", "advanceCycles", "(", "MBB", ",", "I", ",", "delaySlots", "-", "cycles", "+", "<NUM_LIT>", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "cycles", ";", "i", "++", ")", "{"], "ground_truth": ["AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "PII", ".", "get", "(", "<STR_LIT>", ")", ")", ")", ";"], "File": "PatmosFunctionSplitter1", "Func": "rewriteBranch", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 1734, "Length": 321, "Cover_Rate": 0.5933456561922366, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "&", "STI", "=", "Subtarget", ";", "DebugLoc", "DL", "=", "I", "!=", "MBB", ".", "end", "(", ")", "?", "I", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "unsigned", "ADDu", "=", "<STR_LIT>", ";", "unsigned", "ADDiu", "=", "<STR_LIT>", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Amount", ")", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ADDiu", ")", ",", "SP", ")", ".", "addReg", "(", "SP", ")", ".", "addImm", "(", "Amount", ")", ";"], "ground_truth": ["else", "{"], "File": "MipsSEInstrInfo25", "Func": "adjustStackPtr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1735, "Length": 76, "Cover_Rate": 0.41081081081081083, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", "(", "Imm", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", "||", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", "{", "int16_t", "Trunc", "=", "static_cast", "<", "int16_t", ">", "(", "Imm", ")", ";", "return", "ST", ".", "has16BitInsts", "(", ")", "&&", "<STR_LIT>", "(", "Trunc", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ";", "}", "return", "false", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "uint32_t", "Trunc", "=", "static_cast", "<", "uint32_t", ">", "(", "Imm", ")", ";", "return", "<STR_LIT>", "(", "Trunc", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ";", "}", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "SIInstrInfo121", "Func": "isInlineConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1736, "Length": 119, "Cover_Rate": 0.33903133903133903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "<ISA_LIT>Operand", "::", "ImmTyOffset", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "<ISA_LIT>Operand", "::", "ImmTyFORMAT", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "<ISA_LIT>Operand", "::", "ImmTyGLC", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "<ISA_LIT>Operand", "::", "ImmTySLC", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "<ISA_LIT>Operand", "::", "ImmTyTFE", ")", ";"], "ground_truth": ["if", "(", "isGFX10", "(", ")", ")", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "<ISA_LIT>Operand", "::", "ImmTyDLC", ")", ";"], "File": "AMDGPUAsmParser11", "Func": "cvtMtbuf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1737, "Length": 85, "Cover_Rate": 0.3744493392070485, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "RegClass", ",", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", "}", ";"], "ground_truth": ["return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl", ",", "VT", ",", "Ops", ")", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "createQRegPairNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1738, "Length": 62, "Cover_Rate": 0.5391304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "<NUM_LIT>", ",", "Expr", ",", "MCFixupKind", "(", "<STR_LIT>", ")", ")", ")", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "MipsMCCodeEmitter2", "Func": "getSimm19Lsl2Encoding", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1739, "Length": 44, "Cover_Rate": 0.3492063492063492, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "count", ";", "i", "++", ")", "if", "(", "INTVAL", "(", "CONST_VECTOR_ELT", "(", "x", ",", "i", ")", ")", "!=", "firstval", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "aarch642", "Func": "aarch64_const_vec_all_same_in_range_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1740, "Length": 34, "Cover_Rate": 0.3119266055045872, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "rtx_insn", "*", "xinsn", "=", "avr_parallel_insn_from_insns", "(", "insns", ")", ";", "INSN_CODE", "(", "xinsn", ")", "=", "recog", "(", "PATTERN", "(", "xinsn", ")", ",", "xinsn", ",", "NULL", ")", ";", "if", "(", "INSN_CODE", "(", "xinsn", ")", "<", "<NUM_LIT>", ")", "{", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "gcc_assert", "(", "CODE_FOR_casesi_qi_sequence", "==", "INSN_CODE", "(", "xinsn", ")", "||", "CODE_FOR_casesi_hi_sequence", "==", "INSN_CODE", "(", "xinsn", ")", ")", ";", "extract_insn", "(", "xinsn", ")", ";", "gcc_assert", "(", "<NUM_LIT>", "==", "recog_data", ".", "n_operands", ")", ";", "gcc_assert", "(", "<NUM_LIT>", "==", "recog_data", ".", "n_dups", ")", ";", "if", "(", "dump_file", ")", "{", "fprintf", "(", "dump_file", ",", "<STR_LIT>", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "recog_data", ".", "n_operands", ";", "i", "++", ")", "avr_fdump", "(", "dump_file", ",", "<STR_LIT>", ",", "i", ",", "recog_data", ".", "operand", "[", "i", "]", ")", ";", "fprintf", "(", "dump_file", ",", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "avr6", "Func": "avr_is_casesi_sequence", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1741, "Length": 147, "Cover_Rate": 0.40384615384615385, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>RewriteOutArguments", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURewriteOutArguments (2)", "Func": "createAMDGPURewriteOutArgumentsPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1742, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DOTGraphTraits", "(", "bool", "isSimple", "=", "false", ")", ":", "DefaultDOTGraphTraits", "(", "isSimple", ")", "{"], "ground_truth": ["}"], "File": "PatmosCallGraphBuilder", "Func": "DOTGraphTraits", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 1743, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "top", "=", "Value", "&", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";", "auto", "middle", "=", "Value", "&", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";", "auto", "bottom", "=", "Value", "&", "<NUM_LIT>", ";", "Value", "=", "(", "top", "<<", "<NUM_LIT>", ")", "|", "(", "middle", "<<", "<NUM_LIT>", ")", "|", "(", "bottom", "<<", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AVRAsmBackend1", "Func": "fixup_call", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1744, "Length": 50, "Cover_Rate": 0.6024096385542169, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DecodeVecShiftRImm", "(", "Inst", ",", "Imm", "|", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AArch64Disassembler (2)2", "Func": "DecodeVecShiftR64ImmNarrow", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1745, "Length": 13, "Cover_Rate": 0.3939393939393939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "VT", ",", "<STR_LIT>", ")", ";", "unsigned", "Opc", ";", "bool", "ExtraOp", "=", "false", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "ExtraOp", "=", "true", ";"], "ground_truth": ["break", ";"], "File": "AArch64ISelLowering84", "Func": "LowerADDC_ADDE_SUBC_SUBE", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1746, "Length": 97, "Cover_Rate": 0.45754716981132076, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcvtq_m_n_to_f_uv4sf", "(", "__inactive", ",", "__a", ",", "__imm6", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcvtq_m_n_f32_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1747, "Length": 13, "Cover_Rate": 0.4482758620689655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "gen_compare_reg", "(", "rtx", "cmp", ")", "{", "return", "gen_compare_reg_1", "(", "GET_CODE", "(", "cmp", ")", ",", "XEXP", "(", "cmp", ",", "<NUM_LIT>", ")", ",", "XEXP", "(", "cmp", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "sparc", "Func": "gen_compare_reg", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1748, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "{", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "if", "(", "Offset", ")", "{", "const", "MCExpr", "*", "OffsetExpr", "=", "MCConstantExpr", "::", "create", "(", "Offset", ",", "Ctx", ")", ";", "Expr", "=", "MCBinaryExpr", "::", "createAdd", "(", "Expr", ",", "OffsetExpr", ",", "Ctx", ")", ";", "}", "}", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "Offset", ",", "Expr", ",", "(", "MCFixupKind", ")", "Kind", ")", ")", ";", "if", "(", "AllowTLS", "&&", "OpNum", "+", "<NUM_LIT>", "<", "MI", ".", "getNumOperands", "(", ")", ")", "{"], "ground_truth": ["const", "MCOperand", "&", "MOTLS", "=", "MI", ".", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ";"], "File": "SystemZMCCodeEmitter10", "Func": "getPCRelEncoding", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1749, "Length": 92, "Cover_Rate": 0.4717948717948718, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_pabsd256_mask", "(", "(", "__v8si", ")", "__A", ",", "(", "__v8si", ")", "_mm256_setzero_si256", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_maskz_abs_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1750, "Length": 25, "Cover_Rate": 0.5319148936170213, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "disablePass", "(", "&", "FuncletLayoutID", ")", ";", "disablePass", "(", "&", "PatchableFunctionID", ")", ";", "addPass", "(", "create<ISA_LIT>LowerIntrinsicsPass", "(", ")", ")", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "r600", "||", "!", "Enable<ISA_LIT>FunctionCalls", ")", "{", "addPass", "(", "create<ISA_LIT>AlwaysInlinePass", "(", ")", ")", ";", "addPass", "(", "createAlwaysInlinerLegacyPass", "(", ")", ")", ";", "addPass", "(", "createBarrierNoopPass", "(", ")", ")", ";", "}", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "{", "addPass", "(", "create<ISA_LIT>CodeGenPreparePass", "(", ")", ")", ";", "}", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "r600", ")", "addPass", "(", "create<ISA_LIT>OpenCLImageTypeLoweringPass", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>OpenCLEnqueuedBlockLoweringPass", "(", ")", ")", ";", "if", "(", "TM", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createInferAddressSpacesPass", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>PromoteAlloca", "(", ")", ")", ";", "if", "(", "EnableSROA", ")", "addPass", "(", "createSROAPass", "(", ")", ")", ";", "addStraightLineScalarOptimizationPasses", "(", ")", ";", "if", "(", "Enable<ISA_LIT>AliasAnalysis", ")", "{", "addPass", "(", "create<ISA_LIT>AAWrapperPass", "(", ")", ")", ";", "addPass", "(", "createExternalAAWrapperPass", "(", "[", "]", "(", "Pass", "&", "P", ",", "Function", "&", ",", "AAResults", "&", "AAR", ")", "{", "if", "(", "auto", "*", "WrapperPass", "=", "P", ".", "getAnalysisIfAvailable", "<", "<ISA_LIT>AAWrapperPass", ">", "(", ")", ")", "AAR", ".", "addAAResult", "(", "WrapperPass", "->", "getResult", "(", ")", ")", ";", "}", ")", ")", ";", "}", "}", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addEarlyCSEOrGVNPass", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine11", "Func": "addIRPasses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1751, "Length": 242, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isShiftOrExtend", "(", ")", ")", "return", "false", ";", "<STR_LIT>", "Ext", "=", "ShiftExtend", ".", "ShiftType", ";", "if", "(", "RmSize", "==", "<NUM_LIT>", "&&", "!", "(", "Ext", "==", "<STR_LIT>", "||", "Ext", "==", "<STR_LIT>", ")", ")", "return", "false", ";", "if", "(", "RmSize", "==", "<NUM_LIT>", "&&", "!", "(", "Ext", "==", "<STR_LIT>", "||", "Ext", "==", "<STR_LIT>", ")", ")", "return", "false", ";"], "ground_truth": ["return", "ShiftExtend", ".", "Amount", "==", "Log2_32", "(", "MemSize", ")", "||", "ShiftExtend", ".", "Amount", "==", "<NUM_LIT>", ";"], "File": "AArch64AsmParser13", "Func": "isAddrRegExtend", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1752, "Length": 73, "Cover_Rate": 0.8111111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_scalef_ss", "(", "__m128", "__A", ",", "__m128", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128", ")", "__builtin_ia32_scalefss_mask_round", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ",", "(", "__v4sf", ")", "_mm_setzero_ps", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fintrin", "Func": "_mm_scalef_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1753, "Length": 54, "Cover_Rate": 0.9818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DF", "->", "getFixups", "(", ")", ".", "push_back", "(", "MCFixup", "::", "create", "(", "DF", "->", "getContents", "(", ")", ".", "size", "(", ")", ",", "PersonalityRef", ",", "MCFixup", "::", "getKindForSize", "(", "<NUM_LIT>", ",", "false", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer (2)", "Func": "EmitPersonalityFixup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1754, "Length": 36, "Cover_Rate": 0.3870967741935484, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", "OutStreamer", ".", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getTextSection", "(", ")", ")", ";", "if", "(", "TT", ".", "isOSBinFormatCOFF", "(", ")", ")", "{", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "x86", ")", "{"], "ground_truth": ["MCSymbol", "*", "S", "=", "MMI", "->", "getContext", "(", ")", ".", "GetOrCreateSymbol", "(", "StringRef", "(", "<STR_LIT>", ")", ")", ";"], "File": "X86AsmPrinter23", "Func": "EmitStartOfAsmFile", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1755, "Length": 61, "Cover_Rate": 0.39869281045751637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "int", "words", "=", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "sh_pass_in_reg_p", "(", "*", "cum", ",", "mode", ",", "type", ")", "&&", "!", "TARGET_FPU_DOUBLE", "&&", "(", "sh_round_reg", "(", "*", "cum", ",", "mode", ")", "+", "(", "mode", "!=", "BLKmode", "?", "CEIL", "(", "GET_MODE_SIZE", "(", "mode", ")", ",", "UNITS_PER_WORD", ")", ":", "CEIL", "(", "int_size_in_bytes", "(", "type", ")", ",", "UNITS_PER_WORD", ")", ")", ">", "NPARM_REGS", "(", "mode", ")", ")", ")", "words", "=", "NPARM_REGS", "(", "mode", ")", "-", "sh_round_reg", "(", "*", "cum", ",", "mode", ")", ";"], "File": "sh6", "Func": "sh_arg_partial_bytes", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1756, "Length": 85, "Cover_Rate": 0.7798165137614679, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsAligned", "=", "Alignment", "==", "<NUM_LIT>", "||", "Alignment", ">=", "MemVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "if", "(", "RegVT", ".", "is256BitVector", "(", ")", "&&", "Subtarget", "->", "isUnalignedMem32Slow", "(", ")", "&&", "!", "DCI", ".", "isBeforeLegalizeOps", "(", ")", "&&", "!", "IsAligned", "&&", "Ext", "==", "<STR_LIT>", ")", "{", "unsigned", "NumElems", "=", "RegVT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "NumElems", "<", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Ptr", "=", "Ld", "->", "getBasePtr", "(", ")", ";", "SDValue", "Increment", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "TLI", ".", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "EVT", "HalfVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "MemVT", ".", "getScalarType", "(", ")", ",", "NumElems", "/", "<NUM_LIT>", ")", ";", "SDValue", "Load1", "=", "DAG", ".", "getLoad", "(", "HalfVT", ",", "dl", ",", "Ld", "->", "getChain", "(", ")", ",", "Ptr", ",", "Ld", "->", "getPointerInfo", "(", ")", ",", "Ld", "->", "isVolatile", "(", ")", ",", "Ld", "->", "isNonTemporal", "(", ")", ",", "Ld", "->", "isInvariant", "(", ")", ",", "Alignment", ")", ";", "Ptr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Ptr", ".", "getValueType", "(", ")", ",", "Ptr", ",", "Increment", ")", ";", "SDValue", "Load2", "=", "DAG", ".", "getLoad", "(", "HalfVT", ",", "dl", ",", "Ld", "->", "getChain", "(", ")", ",", "Ptr", ",", "Ld", "->", "getPointerInfo", "(", ")", ",", "Ld", "->", "isVolatile", "(", ")", ",", "Ld", "->", "isNonTemporal", "(", ")", ",", "Ld", "->", "isInvariant", "(", ")", ",", "std", "::", "min", "(", "<NUM_LIT>", ",", "Alignment", ")", ")", ";", "SDValue", "TF", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Load1", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "Load2", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "NewVec", "=", "DAG", ".", "getUNDEF", "(", "RegVT", ")", ";", "NewVec", "=", "Insert128BitVector", "(", "NewVec", ",", "Load1", ",", "<NUM_LIT>", ",", "DAG", ",", "dl", ")", ";", "NewVec", "=", "Insert128BitVector", "(", "NewVec", ",", "Load2", ",", "NumElems", "/", "<NUM_LIT>", ",", "DAG", ",", "dl", ")", ";"], "ground_truth": ["return", "DCI", ".", "CombineTo", "(", "N", ",", "NewVec", ",", "TF", ",", "true", ")", ";"], "File": "X86ISelLowering155", "Func": "PerformLOADCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1757, "Length": 327, "Cover_Rate": 0.7534562211981567, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "<NUM_LIT>", "]", ")", "return", "true", ";", "const", "MachineOperand", "&", "Base", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "const", "MachineOperand", "&", "Offset", "=", "MI", "->", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ";", "if", "(", "Base", ".", "isReg", "(", ")", ")", "printOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "else", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "Offset", ".", "isImm", "(", ")", ")", "{"], "ground_truth": ["if", "(", "Offset", ".", "getImm", "(", ")", ")", "O", "<<", "<STR_LIT>", "<<", "Offset", ".", "getImm", "(", ")", ";"], "File": "HexagonAsmPrinter36", "Func": "PrintAsmMemoryOperand", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1758, "Length": 116, "Cover_Rate": 0.8992248062015504, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rws_sum", "[", "regno", "]", ".", "written_by_fp", "|=", "flags", ".", "is_fp", ";", "rws_sum", "[", "regno", "]", ".", "written_by_and", "=", "flags", ".", "is_and", ";", "rws_sum", "[", "regno", "]", ".", "written_by_or", "=", "flags", ".", "is_or", ";"], "ground_truth": ["rws_sum", "[", "regno", "]", ".", "first_pred", "=", "pred", ";"], "File": "ia64", "Func": "rws_update", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1759, "Length": 42, "Cover_Rate": 0.525, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "src_gpr_p", "=", "INT_REGNO_P", "(", "src_regno", ")", ";", "src_fp_p", "=", "FP_REGNO_P", "(", "src_regno", ")", ";", "src_vmx_p", "=", "ALTIVEC_REGNO_P", "(", "src_regno", ")", ";", "src_vsx_p", "=", "src_fp_p", "|", "src_vmx_p", ";", "}", "else", "{", "src_regno", "=", "-", "<NUM_LIT>", ";", "src_gpr_p", "=", "src_fp_p", "=", "src_vmx_p", "=", "src_vsx_p", "=", "false", ";", "}", "if", "(", "dest_regno", ">=", "<NUM_LIT>", "&&", "src_regno", ">=", "<NUM_LIT>", ")", "{", "if", "(", "dest_gpr_p", ")", "{", "if", "(", "src_gpr_p", ")", "return", "<STR_LIT>", ";", "if", "(", "TARGET_DIRECT_MOVE_128", "&&", "src_vsx_p", ")", "return", "(", "WORDS_BIG_ENDIAN", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "else", "if", "(", "TARGET_VSX", "&&", "TARGET_DIRECT_MOVE", "&&", "src_vsx_p", ")", "return", "<STR_LIT>", ";", "}", "else", "if", "(", "TARGET_VSX", "&&", "dest_vsx_p", ")", "{", "if", "(", "src_vsx_p", ")", "return", "<STR_LIT>", ";", "else", "if", "(", "TARGET_DIRECT_MOVE_128", "&&", "src_gpr_p", ")", "return", "(", "WORDS_BIG_ENDIAN", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "else", "if", "(", "TARGET_DIRECT_MOVE", "&&", "src_gpr_p", ")", "return", "<STR_LIT>", ";", "}", "else", "if", "(", "TARGET_ALTIVEC", "&&", "dest_vmx_p", "&&", "src_vmx_p", ")", "return", "<STR_LIT>", ";", "else", "if", "(", "dest_fp_p", "&&", "src_fp_p", ")", "return", "<STR_LIT>", ";", "}", "else", "if", "(", "dest_regno", ">=", "<NUM_LIT>", "&&", "MEM_P", "(", "src", ")", ")", "{", "if", "(", "dest_gpr_p", ")", "{", "if", "(", "TARGET_QUAD_MEMORY", "&&", "quad_load_store_p", "(", "dest", ",", "src", ")", ")", "return", "<STR_LIT>", ";", "else", "return", "<STR_LIT>", ";", "}", "else", "if", "(", "TARGET_ALTIVEC", "&&", "dest_vmx_p", "&&", "altivec_indexed_or_indirect_operand", "(", "src", ",", "mode", ")", ")", "return", "<STR_LIT>", ";", "else", "if", "(", "TARGET_VSX", "&&", "dest_vsx_p", ")", "{", "if", "(", "mode", "==", "V16QImode", "||", "mode", "==", "V8HImode", "||", "mode", "==", "V4SImode", ")", "return", "<STR_LIT>", ";", "else", "return", "<STR_LIT>", ";", "}", "else", "if", "(", "TARGET_ALTIVEC", "&&", "dest_vmx_p", ")", "return", "<STR_LIT>", ";", "else", "if", "(", "dest_fp_p", ")", "return", "<STR_LIT>", ";", "}", "else", "if", "(", "src_regno", ">=", "<NUM_LIT>", "&&", "MEM_P", "(", "dest", ")", ")", "{", "if", "(", "src_gpr_p", ")", "{", "if", "(", "TARGET_QUAD_MEMORY", "&&", "quad_load_store_p", "(", "dest", ",", "src", ")", ")", "return", "<STR_LIT>", ";", "else", "return", "<STR_LIT>", ";", "}", "else", "if", "(", "TARGET_ALTIVEC", "&&", "src_vmx_p", "&&", "altivec_indexed_or_indirect_operand", "(", "src", ",", "mode", ")", ")", "return", "<STR_LIT>", ";", "else", "if", "(", "TARGET_VSX", "&&", "src_vsx_p", ")", "{", "if", "(", "mode", "==", "V16QImode", "||", "mode", "==", "V8HImode", "||", "mode", "==", "V4SImode", ")", "return", "<STR_LIT>", ";", "else", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "rs60005", "Func": "rs6000_output_move_128bit", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1760, "Length": 349, "Cover_Rate": 0.589527027027027, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>RegAlloc", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "PTXRegAlloc", "Func": "PTXRegAlloc", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1761, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_64BIT", ")", "return", "gen_adddi3", "(", "rt", ",", "ra", ",", "GEN_INT", "(", "c", ")", ")", ";", "else", "return", "gen_addsi3", "(", "rt", ",", "ra", ",", "GEN_INT", "(", "c", ")", ")", ";"], "ground_truth": ["}"], "File": "powerpcspe", "Func": "gen_add3_const", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1762, "Length": 32, "Cover_Rate": 0.6956521739130435, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCCodeEmitter", "::", "emitInstruction", "(", "uint64_t", "Val", ",", "unsigned", "Size", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "OS", ")", "const", "{", "if", "(", "IsLittleEndian", "&&", "Size", "==", "<NUM_LIT>", "&&", "isMicro<ISA_LIT>", "(", "STI", ")", ")", "{", "emitInstruction", "(", "Val", ">>", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "STI", ",", "OS", ")", ";"], "ground_truth": ["emitInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "STI", ",", "OS", ")", ";"], "File": "MipsMCCodeEmitter (2)2", "Func": "emitInstruction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1763, "Length": 60, "Cover_Rate": 0.5309734513274337, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vaba_u8", "(", "uint8x8_t", "__a", ",", "uint8x8_t", "__b", ",", "uint8x8_t", "__c", ")", "{"], "ground_truth": ["return", "(", "uint8x8_t", ")", "__builtin_neon_vabauv8qi", "(", "(", "int8x8_t", ")", "__a", ",", "(", "int8x8_t", ")", "__b", ",", "(", "int8x8_t", ")", "__c", ")", ";"], "File": "arm", "Func": "neon_vaba_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1764, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "BuildVectorSDNode", "*", "BV", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "Amt", ")", ")", "{", "BaseShAmt", "=", "BV", "->", "getSplatValue", "(", ")", ";", "if", "(", "BaseShAmt", "&&", "BaseShAmt", ".", "isUndef", "(", ")", ")", "BaseShAmt", "=", "SDValue", "(", ")", ";", "}", "else", "{", "if", "(", "Amt", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Amt", "=", "Amt", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "ShuffleVectorSDNode", "*", "SVN", "=", "dyn_cast", "<", "ShuffleVectorSDNode", ">", "(", "Amt", ")", ";", "if", "(", "SVN", "&&", "SVN", "->", "isSplat", "(", ")", ")", "{", "unsigned", "SplatIdx", "=", "(", "unsigned", ")", "SVN", "->", "getSplatIndex", "(", ")", ";", "SDValue", "InVec", "=", "Amt", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "InVec", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "assert", "(", "(", "SplatIdx", "<", "InVec", ".", "getSimpleValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "BaseShAmt", "=", "InVec", ".", "getOperand", "(", "SplatIdx", ")", ";", "}", "else", "if", "(", "InVec", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "InVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "C", "->", "getZExtValue", "(", ")", "==", "SplatIdx", ")", "BaseShAmt", "=", "InVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "}", "if", "(", "!", "BaseShAmt", ")", "BaseShAmt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "EltVT", ",", "InVec", ",", "DAG", ".", "getIntPtrConstant", "(", "SplatIdx", ",", "dl", ")", ")", ";", "}", "}", "if", "(", "BaseShAmt", ".", "getNode", "(", ")", ")", "{", "assert", "(", "EltVT", ".", "bitsLE", "(", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "EltVT", "!=", "<STR_LIT>", "&&", "EltVT", ".", "bitsGT", "(", "<STR_LIT>", ")", ")", "BaseShAmt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "BaseShAmt", ")", ";", "else", "if", "(", "EltVT", ".", "bitsLT", "(", "<STR_LIT>", ")", ")", "BaseShAmt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "BaseShAmt", ")", ";", "return", "getTargetVShiftNode", "(", "<ISA_LIT>OpcI", ",", "dl", ",", "VT", ",", "R", ",", "BaseShAmt", ",", "DAG", ")", ";", "}", "}", "if", "(", "!", "Subtarget", ".", "is64Bit", "(", ")", "&&", "VT", "==", "<STR_LIT>", "&&", "Amt", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Amt", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Amt", "=", "Amt", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Ratio", "=", "Amt", ".", "getSimpleValueType", "(", ")", ".", "getVectorNumElements", "(", ")", "/", "VT", ".", "getVectorNumElements", "(", ")", ";"], "ground_truth": ["std", "::", "vector", "<", "SDValue", ">", "Vals", "(", "Ratio", ")", ";"], "File": "X86ISelLowering (3)", "Func": "LowerScalarVariableShift", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1765, "Length": 396, "Cover_Rate": 0.5585331452750353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "AArch64TargetMachine15", "Func": "getRegisterInfo", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1766, "Length": 9, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vrev32q_m_uv16qi", "(", "__arm_vuninitializedq_u8", "(", ")", ",", "__a", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vrev32q_x_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1767, "Length": 13, "Cover_Rate": 0.5909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "bool", "isIdenticalOp", "(", "const", "MachineOperand", "&", "MO1", ",", "const", "MachineOperand", "&", "MO2", ")", "{", "return", "MO1", ".", "isIdenticalTo", "(", "MO2", ")", "&&", "(", "!", "MO1", ".", "isReg", "(", ")", "||", "!", "Register", "::", "isPhysicalRegister", "(", "MO1", ".", "getReg", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "X86OptimizeLEAs10", "Func": "isIdenticalOp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1768, "Length": 46, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "ls", "=", "sr", "->", "labeled_states", ";", "ls", ";", "ls", "=", "ls", "->", "next", ")", "{", "if", "(", "ls", "->", "label", "==", "label", ")", "{", "free_state_stack", "(", "&", "sr", "->", "curr", ")", ";"], "ground_truth": ["memcpy", "(", "&", "sr", "->", "curr", ",", "&", "ls", "->", "saved_state", ",", "sizeof", "(", "sr", "->", "curr", ")", ")", ";"], "File": "unwind-ia64", "Func": "desc_copy_state", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1769, "Length": 54, "Cover_Rate": 0.5567010309278351, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ")", ";", "assert", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "Thumb1InstrInfo", "Func": "copyPhysReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1770, "Length": 44, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsCrossAddressSpaceOrdering", "=", "false", ";", "if", "(", "Ordering", "!=", "AtomicOrdering", "::", "NotAtomic", ")", "{", "auto", "ScopeOrNone", "=", "to<ISA_LIT>AtomicScope", "(", "S<ISA_LIT>D", ",", "InstrAddrSpace", ")", ";", "if", "(", "!", "ScopeOrNone", ")", "{", "reportUnsupported", "(", "MI", ",", "<STR_LIT>", ")", ";", "return", "None", ";", "}", "std", "::", "tie", "(", "Scope", ",", "OrderingAddrSpace", ",", "IsCrossAddressSpaceOrdering", ")", "=", "ScopeOrNone", ".", "getValue", "(", ")", ";", "if", "(", "(", "OrderingAddrSpace", "==", "<STR_LIT>", ")", "||", "(", "(", "OrderingAddrSpace", "&", "<STR_LIT>", ")", "!=", "OrderingAddrSpace", ")", "||", "(", "(", "InstrAddrSpace", "&", "<STR_LIT>", ")", "==", "<STR_LIT>", ")", ")", "{", "reportUnsupported", "(", "MI", ",", "<STR_LIT>", ")", ";", "return", "None", ";", "}", "}"], "ground_truth": ["return", "<ISA_LIT>MemOpInfo", "(", "Ordering", ",", "Scope", ",", "OrderingAddrSpace", ",", "InstrAddrSpace", ",", "IsCrossAddressSpaceOrdering", ",", "FailureOrdering", ",", "IsVolatile", ",", "IsNonTemporal", ")", ";"], "File": "SIMemoryLegalizer", "Func": "constructFromMIWithMMO", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1771, "Length": 119, "Cover_Rate": 0.32075471698113206, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MFI", ".", "hasVarSizedObjects", "(", ")", ")", "{", "return", "-", "<NUM_LIT>", ";", "}", "if", "(", "MFI", ".", "getNumObjects", "(", ")", "==", "<NUM_LIT>", ")", "{", "return", "-", "<NUM_LIT>", ";", "}", "const", "<ISA_LIT>Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";"], "ground_truth": ["const", "<ISA_LIT>FrameLowering", "*", "TFL", "=", "ST", ".", "getFrameLowering", "(", ")", ";"], "File": "R600InstrInfo40", "Func": "getIndirectIndexEnd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1772, "Length": 55, "Cover_Rate": 0.5045871559633027, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "V1IsUndef", ")", "return", "DAG", ".", "getCommutedVectorShuffle", "(", "*", "SVOp", ")", ";", "if", "(", "V2IsUndef", ")", "for", "(", "int", "M", ":", "Mask", ")", "if", "(", "M", ">=", "NumElements", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "NewMask", "(", "Mask", ".", "begin", "(", ")", ",", "Mask", ".", "end", "(", ")", ")", ";", "for", "(", "int", "&", "M", ":", "NewMask", ")", "if", "(", "M", ">=", "NumElements", ")", "M", "=", "-", "<NUM_LIT>", ";", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "V1", ",", "V2", ",", "NewMask", ")", ";", "}", "if", "(", "VT", ".", "isInteger", "(", ")", "&&", "VT", ".", "getScalarSizeInBits", "(", ")", "<", "<NUM_LIT>", "&&", "canWidenShuffleElements", "(", "Mask", ")", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "NewMask", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "Size", "=", "Mask", ".", "size", "(", ")", ";", "i", "<", "Size", ";", "i", "+=", "<NUM_LIT>", ")", "NewMask", ".", "push_back", "(", "Mask", "[", "i", "]", "!=", "-", "<NUM_LIT>", "?", "Mask", "[", "i", "]", "/", "<NUM_LIT>", ":", "(", "Mask", "[", "i", "+", "<NUM_LIT>", "]", "!=", "-", "<NUM_LIT>", "?", "Mask", "[", "i", "+", "<NUM_LIT>", "]", "/", "<NUM_LIT>", ":", "-", "<NUM_LIT>", ")", ")", ";", "MVT", "NewVT", "=", "<STR_LIT>", "(", "<STR_LIT>", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "*", "<NUM_LIT>", ")", ",", "VT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ")", ";", "V1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "NewVT", ",", "V1", ")", ";", "V2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "NewVT", ",", "V2", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getVectorShuffle", "(", "NewVT", ",", "dl", ",", "V1", ",", "V2", ",", "NewMask", ")", ")", ";", "}", "int", "NumV1Elements", "=", "<NUM_LIT>", ",", "NumUndefElements", "=", "<NUM_LIT>", ",", "NumV2Elements", "=", "<NUM_LIT>", ";", "for", "(", "int", "M", ":", "SVOp", "->", "getMask", "(", ")", ")", "if", "(", "M", "<", "<NUM_LIT>", ")", "++", "NumUndefElements", ";", "else", "if", "(", "M", "<", "NumElements", ")", "++", "NumV1Elements", ";", "else", "++", "NumV2Elements", ";", "if", "(", "NumV2Elements", ">", "NumV1Elements", ")", "return", "DAG", ".", "getCommutedVectorShuffle", "(", "*", "SVOp", ")", ";", "if", "(", "NumV1Elements", "==", "NumV2Elements", ")", "{"], "ground_truth": ["int", "LowV1Elements", "=", "<NUM_LIT>", ",", "LowV2Elements", "=", "<NUM_LIT>", ";"], "File": "X86ISelLowering188", "Func": "lowerVectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1773, "Length": 346, "Cover_Rate": 0.5700164744645799, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Op", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", ";"], "ground_truth": ["assert", "(", "(", "ResVT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "||", "ResVT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";"], "File": "X86ISelLowering114", "Func": "LowerCONCAT_VECTORS", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1774, "Length": 34, "Cover_Rate": 0.4146341463414634, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "config", "(", ")", ".", "targets", "(", ")", ".", "fixCA53Erratum835769", "(", ")", ")", "{", "factory", "->", "addPrototype", "(", "new", "<ISA_LIT>CA53Erratum835769Stub", "(", ")", ")", ";", "}", "if", "(", "config", "(", ")", ".", "targets", "(", ")", ".", "fixCA53Erratum843419", "(", ")", ")", "{", "factory", "->", "addPrototype", "(", "new", "<ISA_LIT>CA53Erratum843419Stub", "(", ")", ")", ";", "factory", "->", "addPrototype", "(", "new", "<ISA_LIT>CA53Erratum843419Stub2", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64LDBackend", "Func": "initTargetStubs", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1775, "Length": 62, "Cover_Rate": 0.5688073394495413, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Externals", ".", "end", "(", ")", ";"], "ground_truth": ["}"], "File": "X86COFFMachineModuleInfo", "Func": "externals_end", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1776, "Length": 8, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NewMIs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MBB", ".", "insert", "(", "MI", ",", "NewMIs", "[", "i", "]", ")", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FrameIdx", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FrameIdx", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FrameIdx", ")", ")", ";"], "ground_truth": ["NewMIs", ".", "back", "(", ")", "->", "addMemOperand", "(", "MF", ",", "MMO", ")", ";"], "File": "PPCInstrInfo (3)", "Func": "LoadRegFromStackSlot", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1777, "Length": 95, "Cover_Rate": 0.38934426229508196, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "auto", "&", "Ty", ":", "{", "v4s32", ",", "v2s64", "}", ")", "{", "setAction", "(", "{", "G_CONCAT_VECTORS", ",", "Ty", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_UNMERGE_VALUES", ",", "<NUM_LIT>", ",", "Ty", "}", ",", "Legal", ")", ";", "}", "setAction", "(", "{", "G_MERGE_VALUES", ",", "<NUM_LIT>", ",", "s64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_UNMERGE_VALUES", ",", "s64", "}", ",", "Legal", ")", ";"], "ground_truth": ["}"], "File": "X86LegalizerInfo", "Func": "setLegalizerInfoSSE1", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1778, "Length": 64, "Cover_Rate": 0.3004694835680751, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Dummy", ";", "if", "(", "isFrameStoreOpcode", "(", "MI", ".", "getOpcode", "(", ")", ",", "Dummy", ")", ")", "{", "unsigned", "Reg", ";", "if", "(", "(", "Reg", "=", "isStoreToStackSlot", "(", "MI", ",", "FrameIndex", ")", ")", ")", "return", "Reg", ";", "const", "MachineMemOperand", "*", "Dummy", ";"], "ground_truth": ["return", "hasStoreToStackSlot", "(", "MI", ",", "Dummy", ",", "FrameIndex", ")", ";"], "File": "X86InstrInfo", "Func": "isStoreToStackSlotPostFE", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1779, "Length": 51, "Cover_Rate": 0.7083333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "V1_HI", "=", "extract128BitVector", "(", "V1", ",", "NumElts", "/", "<NUM_LIT>", ",", "DAG", ",", "DL", ")", ";", "MVT", "NewVT", "=", "V0_LO", ".", "getSimpleValueType", "(", ")", ";", "SDValue", "LO", "=", "DAG", ".", "getUNDEF", "(", "NewVT", ")", ";", "SDValue", "HI", "=", "DAG", ".", "getUNDEF", "(", "NewVT", ")", ";", "if", "(", "Mode", ")", "{", "if", "(", "!", "isUndefLO", "&&", "!", "V0", "->", "isUndef", "(", ")", ")", "LO", "=", "DAG", ".", "getNode", "(", "<ISA_LIT>Opcode", ",", "DL", ",", "NewVT", ",", "V0_LO", ",", "V0_HI", ")", ";", "if", "(", "!", "isUndefHI", "&&", "!", "V1", "->", "isUndef", "(", ")", ")", "HI", "=", "DAG", ".", "getNode", "(", "<ISA_LIT>Opcode", ",", "DL", ",", "NewVT", ",", "V1_LO", ",", "V1_HI", ")", ";", "}", "else", "{", "if", "(", "!", "isUndefLO", "&&", "(", "!", "V0_LO", "->", "isUndef", "(", ")", "||", "!", "V1_LO", "->", "isUndef", "(", ")", ")", ")", "LO", "=", "DAG", ".", "getNode", "(", "<ISA_LIT>Opcode", ",", "DL", ",", "NewVT", ",", "V0_LO", ",", "V1_LO", ")", ";", "if", "(", "!", "isUndefHI", "&&", "(", "!", "V0_HI", "->", "isUndef", "(", ")", "||", "!", "V1_HI", "->", "isUndef", "(", ")", ")", ")", "HI", "=", "DAG", ".", "getNode", "(", "<ISA_LIT>Opcode", ",", "DL", ",", "NewVT", ",", "V0_HI", ",", "V1_HI", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering148", "Func": "ExpandHorizontalBinOp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1780, "Length": 188, "Cover_Rate": 0.5838509316770186, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MVTToWasmReg", "(", "Reg", ".", "Type", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyAsmParser27", "Func": "getReg", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1781, "Length": 9, "Cover_Rate": 0.391304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "{", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ";", "xop", "[", "<NUM_LIT>", "]", "=", "xdest", "[", "n", "]", ";", "xop", "[", "<NUM_LIT>", "]", "=", "src", ";", "xop", "[", "<NUM_LIT>", "]", "=", "clobber_reg", ";", "avr_asm_len", "(", "asm_code", "[", "n", "]", "[", "ldreg_p", "]", ",", "xop", ",", "len", ",", "ldreg_p", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "continue", ";", "}", "xval", "=", "simplify_gen_subreg", "(", "QImode", ",", "src", ",", "mode", ",", "n", ")", ";", "ival", "[", "n", "]", "=", "INTVAL", "(", "xval", ")", ";", "if", "(", "n", "==", "<NUM_LIT>", "&&", "n_bytes", ">=", "<NUM_LIT>", "&&", "AVR_HAVE_MOVW", ")", "{", "rtx", "lo16", "=", "simplify_gen_subreg", "(", "HImode", ",", "src", ",", "mode", ",", "<NUM_LIT>", ")", ";", "rtx", "hi16", "=", "simplify_gen_subreg", "(", "HImode", ",", "src", ",", "mode", ",", "<NUM_LIT>", ")", ";", "if", "(", "INTVAL", "(", "lo16", ")", "==", "INTVAL", "(", "hi16", ")", ")", "{", "if", "(", "<NUM_LIT>", "!=", "INTVAL", "(", "lo16", ")", "||", "!", "clear_p", ")", "{", "avr_asm_len", "(", "<STR_LIT>", ",", "&", "op", "[", "<NUM_LIT>", "]", ",", "len", ",", "<NUM_LIT>", ")", ";", "}", "break", ";", "}", "}", "if", "(", "ival", "[", "n", "]", "==", "<NUM_LIT>", ")", "{", "if", "(", "!", "clear_p", ")", "avr_asm_len", "(", "ldreg_p", "?", "<STR_LIT>", ":", "AVR_ZERO_REGNO", "==", "REGNO", "(", "xdest", "[", "n", "]", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "&", "xdest", "[", "n", "]", ",", "len", ",", "<NUM_LIT>", ")", ";", "continue", ";", "}", "if", "(", "clobber_val", "==", "ival", "[", "n", "]", "&&", "REGNO", "(", "clobber_reg", ")", "==", "REGNO", "(", "xdest", "[", "n", "]", ")", ")", "{", "continue", ";", "}", "if", "(", "ldreg_p", ")", "{", "xop", "[", "<NUM_LIT>", "]", "=", "xdest", "[", "n", "]", ";", "xop", "[", "<NUM_LIT>", "]", "=", "xval", ";", "avr_asm_len", "(", "<STR_LIT>", ",", "xop", ",", "len", ",", "<NUM_LIT>", ")", ";", "continue", ";", "}", "for", "(", "j", "=", "<NUM_LIT>", ";", "j", "<", "n", ";", "j", "++", ")", "if", "(", "ival", "[", "j", "]", "==", "ival", "[", "n", "]", ")", "{", "xop", "[", "<NUM_LIT>", "]", "=", "xdest", "[", "n", "]", ";", "xop", "[", "<NUM_LIT>", "]", "=", "xdest", "[", "j", "]", ";", "avr_asm_len", "(", "<STR_LIT>", ",", "xop", ",", "len", ",", "<NUM_LIT>", ")", ";", "done_byte", "=", "true", ";", "break", ";", "}"], "ground_truth": ["if", "(", "done_byte", ")", "continue", ";"], "File": "avr4", "Func": "output_reload_in_const", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1782, "Length": 372, "Cover_Rate": 0.38390092879256965, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", "&&", "(", "GET_CODE", "(", "XEXP", "(", "(", "addr", ")", ",", "<NUM_LIT>", ")", ")", "==", "MULT", "||", "(", "CONST_INT_P", "(", "XEXP", "(", "(", "addr", ")", ",", "<NUM_LIT>", ")", ")", "&&", "!", "SMALL_INT", "(", "INTVAL", "(", "XEXP", "(", "(", "addr", ")", ",", "<NUM_LIT>", ")", ")", ")", ")", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "arc4", "Func": "arc_mode_dependent_address_p", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1783, "Length": 62, "Cover_Rate": 0.8611111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "long", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_tzcnt_u64", "(", "unsigned", "long", "long", "__X", ")", "{"], "ground_truth": ["return", "__builtin_ctzll", "(", "__X", ")", ";"], "File": "bmiintrin", "Func": "_tzcnt_u64", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1784, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "vdupq_n_f32", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vmovq_n_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1785, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_reduce_round_pd", "(", "__m512d", "__A", ",", "int", "__B", ",", "const", "int", "__R", ")", "{", "return", "(", "__m512d", ")", "__builtin_ia32_reducepd512_mask_round", "(", "(", "__v8df", ")", "__A", ",", "__B", ",", "(", "__v8df", ")", "_mm512_setzero_pd", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512dqintrin1", "Func": "_mm512_reduce_round_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1786, "Length": 56, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "XFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "SDValue", "Addr", "=", "DAG", ".", "getFrameIndex", "(", "XFI", "->", "getVarArgsFrameIndex", "(", ")", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "DAG", ".", "getStore", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "dl", ",", "Addr", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "MachinePointerInfo", "(", ")", ")", ";"], "File": "XCoreISelLowering (2)1", "Func": "LowerVASTART", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1787, "Length": 67, "Cover_Rate": 0.7444444444444445, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_srav_epi32", "(", "__m512i", "__X", ",", "__m512i", "__Y", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_psrav16si_mask", "(", "(", "__v16si", ")", "__X", ",", "(", "__v16si", ")", "__Y", ",", "(", "__v16si", ")", "_mm512_undefined_si512", "(", ")", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin4", "Func": "_mm512_srav_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1788, "Length": 53, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isAISrc_512B16", "(", ")", "const", "{", "return", "isRegOrInlineNoMods", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isAISrc_512B16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1789, "Length": 15, "Cover_Rate": 0.7894736842105263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "BaseOffset", ",", "<STR_LIT>", ",", "*", "MRI", ")", ")", "return", "false", ";", "Readfirstlane", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "BaseOffset", ")", ";", "BaseOffset", "=", "Readfirstlane", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "else", "{", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "BaseOffset", ",", "<STR_LIT>", ",", "*", "MRI", ")", ")", "return", "false", ";", "}", "Register", "M0Base", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "M0Base", ")", ".", "addReg", "(", "BaseOffset", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "M0Base", ")", ";", "}", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "gwsIntrinToOpcode", "(", "IID", ")", ")", ")", ";", "if", "(", "HasVSrc", ")", "{"], "ground_truth": ["Register", "VSrc", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "File": "AMDGPUInstructionSelector17", "Func": "selectDSGWSIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1790, "Length": 175, "Cover_Rate": 0.32771535580524347, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "BYTES_BIG_ENDIAN", "&&", "aarch64_composite_type_p", "(", "type", ",", "mode", ")", ")", "{"], "ground_truth": ["HOST_WIDE_INT", "size", "=", "(", "type", "?", "int_size_in_bytes", "(", "type", ")", ":", "GET_MODE_SIZE", "(", "mode", ")", ")", ";"], "File": "aarch642", "Func": "aarch64_pad_reg_upward", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1791, "Length": 29, "Cover_Rate": 0.48333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AttributeItem", "item", "=", "Contents", "[", "i", "]", ";", "switch", "(", "item", ".", "Type", ")", "{", "case", "AttributeItem", "::", "HiddenAttribute", ":", "break", ";", "case", "AttributeItem", "::", "NumericAttribute", ":"], "ground_truth": ["Result", "+=", "getULEBSize", "(", "item", ".", "Tag", ")", ";"], "File": "ARMELFStreamer52", "Func": "calculateContentSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1792, "Length": 36, "Cover_Rate": 0.3185840707964602, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "CoprocReg", ";"], "ground_truth": ["}"], "File": "ARMAsmParser35", "Func": "isCoprocReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1793, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FrameIx", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "Offset", ")", ".", "addMetadata", "(", "MDPtr", ")", ";", "return", "&", "*", "MIB", ";"], "ground_truth": ["}"], "File": "AArch64InstrInfo100", "Func": "emitFrameIndexDebugValue", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1794, "Length": 41, "Cover_Rate": 0.5942028985507246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_sha_epi8", "(", "__m128i", "__A", ",", "__m128i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_vpshab", "(", "(", "__v16qi", ")", "__A", ",", "(", "__v16qi", ")", "__B", ")", ";"], "File": "xopintrin", "Func": "_mm_sha_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1795, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__arm_vbicq_m_n_u32", "(", "__a", ",", "__imm", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vbicq_m_n", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1796, "Length": 11, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Table", ".", "resize", "(", "Order", ".", "size", "(", ")", ")", ";", "for", "(", "RowType", "&", "Row", ":", "Table", ")", "Row", ".", "resize", "(", "Mult", "*", "Log", ",", "None", ")", ";"], "ground_truth": ["}"], "File": "HexagonISelDAGToDAGHVX", "Func": "PermNetwork", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1797, "Length": 31, "Cover_Rate": 0.34444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setHasNonRISpills", "(", ")", "{"], "ground_truth": ["HasNonRISpills", "=", "true", ";"], "File": "PPCMachineFunctionInfo (2)", "Func": "setHasNonRISpills", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1798, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_cvtpd2ps", "(", "(", "__v2df", ")", "__A", ")", ";"], "ground_truth": ["}"], "File": "emmintrin4", "Func": "_mm_cvtpd_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1799, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "TrueV", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "FalseV", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<STR_LIT>", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "TargetCC", ";", "SDValue", "Cmp", "=", "get<ISA_LIT>Cmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "TargetCC", ",", "DAG", ",", "dl", ")", ";"], "ground_truth": ["SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "Op", ".", "getValueType", "(", ")", ",", "<STR_LIT>", ")", ";"], "File": "SNESISelLowering", "Func": "LowerSELECT_CC", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1800, "Length": 83, "Cover_Rate": 0.5424836601307189, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "RegOpnd", ".", "isGPRAsmReg", "(", ")", ")", "{", "reportParseError", "(", "RegOpnd", ".", "getStartLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "reportParseError", "(", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "getParser", "(", ")", ".", "Lex", "(", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveCpAdd", "(", "RegOpnd", ".", "getGPR32Reg", "(", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "MipsAsmParser22", "Func": "parseDirectiveCpAdd", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1801, "Length": 72, "Cover_Rate": 0.5142857142857142, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "Success", "=", "populateDestinationSPU", "(", "src", ",", "dest", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Success", "=", "populateDestinationVPU", "(", "src", ",", "dest", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Success", "=", "populateDestinationLDSlot", "(", "src", ",", "dest", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Success", "=", "populateDestinationSTSlot", "(", "src", ",", "dest", ")", ";", "break", ";", "}", "if", "(", "!", "Success", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Success", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "TPCTargetTransformInfo", "Func": "populateDestination", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1802, "Length": 77, "Cover_Rate": 0.41847826086956524, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>GOT", "::", "finalizeScan", "(", "const", "Input", "&", "pInput", ")", "{"], "ground_truth": ["}"], "File": "MipsGOT", "Func": "finalizeScan", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1803, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "Subtarget", "->", "hasSSE1", "(", ")", "?", "<STR_LIT>", ":", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "Subtarget", "->", "hasSSE2", "(", ")", "?", "<STR_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "X86FastISel39", "Func": "X86ChooseCmpOpcode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1804, "Length": 58, "Cover_Rate": 0.5420560747663551, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "decodeRegisterClass", "(", "Inst", ",", "RegNo", ",", "<ISA_LIT>Regs64", ")", ";"], "ground_truth": ["}"], "File": "AAPDisassembler", "Func": "DecodeGR64RegisterClass", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1805, "Length": 11, "Cover_Rate": 0.36666666666666664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IsFixed", ".", "resize", "(", "Ins", ".", "size", "(", ")", ",", "true", ")", ";"], "ground_truth": ["CCState", "::", "AnalyzeFormalArguments", "(", "Ins", ",", "Fn", ")", ";"], "File": "PPCCCState5", "Func": "AnalyzeFormalArguments", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1806, "Length": 22, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "TargetOpcode", "::", "G_SHL", ":", "case", "TargetOpcode", "::", "G_LSHR", ":", "case", "TargetOpcode", "::", "G_ASHR", ":", "return", "Helper", ".", "tryCombineShiftToUnmerge", "(", "MI", ",", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUPostLegalizerCombiner2", "Func": "combine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1807, "Length": 29, "Cover_Rate": 0.32954545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printf64mem", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ")", "{"], "ground_truth": ["printMemReference", "(", "MI", ",", "OpNo", ")", ";"], "File": "X86AsmPrinter30", "Func": "printf64mem", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1808, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "CurrentOp", "=", "SrcOp", "->", "getOperand", "(", "i", ")", ";", "if", "(", "CurrentOp", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Elts", ".", "push_back", "(", "CurrentOp", ")", ";", "continue", ";", "}", "ND", "=", "cast", "<", "ConstantSDNode", ">", "(", "CurrentOp", ")", ";", "const", "APInt", "&", "C", "=", "ND", "->", "getAPIntValue", "(", ")", ";", "Elts", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "C", ".", "shl", "(", "ShiftAmt", ")", ",", "dl", ",", "ElementType", ")", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "{", "SDValue", "CurrentOp", "=", "SrcOp", "->", "getOperand", "(", "i", ")", ";", "if", "(", "CurrentOp", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Elts", ".", "push_back", "(", "CurrentOp", ")", ";", "continue", ";", "}", "ND", "=", "cast", "<", "ConstantSDNode", ">", "(", "CurrentOp", ")", ";", "const", "APInt", "&", "C", "=", "ND", "->", "getAPIntValue", "(", ")", ";", "Elts", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "C", ".", "lshr", "(", "ShiftAmt", ")", ",", "dl", ",", "ElementType", ")", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)3", "Func": "getTargetVShiftByConstNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1809, "Length": 168, "Cover_Rate": 0.3326732673267327, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vdup_n_u8", "(", "uint8_t", "__a", ")", "{", "return", "(", "uint8x8_t", ")", "{", "__a", ",", "__a", ",", "__a", ",", "__a", ",", "__a", ",", "__a", ",", "__a", ",", "__a", "}", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vdup_n_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1810, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "D0", ",", "D1", ",", "D2", ",", "D3", ";", "GetDSubRegs", "(", "DstReg", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "<NUM_LIT>", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D1", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "<NUM_LIT>", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D2", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "<NUM_LIT>", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D3", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "TableEntry", "->", "isUpdating", ")", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "TableEntry", "->", "hasWritebackOperand", ")", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "unsigned", "SrcOpIdx", "=", "<NUM_LIT>", ";", "if", "(", "RegSpc", "==", "EvenDblSpc", "||", "RegSpc", "==", "OddDblSpc", ")", "SrcOpIdx", "=", "OpIdx", "++", ";"], "ground_truth": ["MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";"], "File": "ARMExpandPseudoInsts18", "Func": "ExpandVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1811, "Length": 217, "Cover_Rate": 0.49095022624434387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "OccupiedDwords", "(", "MachineInstr", "*", "MI", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "AMDGPU", "::", "INTERP_PAIR_XY", ":", "case", "AMDGPU", "::", "INTERP_PAIR_ZW", ":", "case", "AMDGPU", "::", "INTERP_VEC_LOAD", ":", "case", "AMDGPU", "::", "DOT_4", ":", "return", "<NUM_LIT>", ";", "case", "AMDGPU", "::", "KILL", ":", "return", "<NUM_LIT>", ";", "default", ":", "break", ";"], "ground_truth": ["}"], "File": "R600EmitClauseMarkers18", "Func": "OccupiedDwords", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1812, "Length": 54, "Cover_Rate": 0.34177215189873417, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "OptionalIdx", ".", "find", "(", "<ISA_LIT>Operand", "::", "ImmTyExpCompr", ")", "!=", "OptionalIdx", ".", "end", "(", ")", ")", "{", "Compr", "=", "true", ";", "Inst", ".", "getOperand", "(", "OperandIdx", "[", "<NUM_LIT>", "]", ")", "=", "Inst", ".", "getOperand", "(", "OperandIdx", "[", "<NUM_LIT>", "]", ")", ";", "Inst", ".", "getOperand", "(", "OperandIdx", "[", "<NUM_LIT>", "]", ")", ".", "setReg", "(", "<STR_LIT>", ")", ";", "Inst", ".", "getOperand", "(", "OperandIdx", "[", "<NUM_LIT>", "]", ")", ".", "setReg", "(", "<STR_LIT>", ")", ";", "}", "for", "(", "auto", "i", "=", "<NUM_LIT>", ";", "i", "<", "SrcIdx", ";", "++", "i", ")", "{", "if", "(", "Inst", ".", "getOperand", "(", "OperandIdx", "[", "i", "]", ")", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ")", "{", "EnMask", "|=", "Compr", "?", "(", "<NUM_LIT>", "<<", "i", "*", "<NUM_LIT>", ")", ":", "(", "<NUM_LIT>", "<<", "i", ")", ";", "}", "}", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "<ISA_LIT>Operand", "::", "ImmTyExpVM", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "<ISA_LIT>Operand", "::", "ImmTyExpCompr", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "EnMask", ")", ")", ";"], "File": "AMDGPUAsmParser40", "Func": "cvtExp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1813, "Length": 165, "Cover_Rate": 0.39568345323741005, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "ConstantFPSDNode", "*", "CN", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "N", ")", ";", "if", "(", "!", "CN", ")", "return", "false", ";", "bool", "IsExact", ";", "APSInt", "IntVal", "(", "<NUM_LIT>", ",", "true", ")", ";"], "ground_truth": ["CN", "->", "getValueAPF", "(", ")", ".", "convertToInteger", "(", "IntVal", ",", "APFloat", "::", "rmTowardZero", ",", "&", "IsExact", ")", ";"], "File": "AArch64ISelDAGToDAG13", "Func": "SelectCVTFixedPosOperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1814, "Length": 50, "Cover_Rate": 0.4098360655737705, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_mov_ps", "(", "__m256", "__W", ",", "__mmask8", "__U", ",", "__m256", "__A", ")", "{"], "ground_truth": ["return", "(", "__m256", ")", "__builtin_ia32_movaps256_mask", "(", "(", "__v8sf", ")", "__A", ",", "(", "__v8sf", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_mask_mov_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1815, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Align", "=", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ";", "return", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "Flag", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "Align", ")", ";"], "ground_truth": ["}"], "File": "MipsInstrInfo20", "Func": "GetMemOperand", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1816, "Length": 35, "Cover_Rate": 0.4794520547945205, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vaddq_m_uv16qi", "(", "__arm_vuninitializedq_u8", "(", ")", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vaddq_x_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1817, "Length": 15, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>MemoryLegalizer", "::", "insertVmem<ISA_LIT>MDCacheInvalidate", "(", "MachineBasicBlock", "::", "iterator", "&", "MI", ",", "bool", "Before", ")", "const", "{"], "ground_truth": ["MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";"], "File": "SIMemoryLegalizer22", "Func": "insertVmemSIMDCacheInvalidate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1818, "Length": 27, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "printT2AddrModeImm12Operand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ";", "O", "<<", "<STR_LIT>", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "unsigned", "OffImm", "=", "MO2", ".", "getImm", "(", ")", ";"], "ground_truth": ["if", "(", "OffImm", ")", "O", "<<", "<STR_LIT>", "<<", "OffImm", ";"], "File": "ARMAsmPrinter11", "Func": "printT2AddrModeImm12Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1819, "Length": 76, "Cover_Rate": 0.9382716049382716, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>MCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{"], "ground_truth": ["assert", "(", "(", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "||", "MO", ".", "getReg", "(", ")", "<", "<STR_LIT>", "||", "MO", ".", "getReg", "(", ")", ">", "<STR_LIT>", ")", ";"], "File": "PPCMCCodeEmitter45", "Func": "getMachineOpValue", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1820, "Length": 70, "Cover_Rate": 0.6140350877192983, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint16x8_t", "result", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ",", "<STR_LIT>", "(", "c", ")", ":", ")", ";", "return", "result", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vmlal_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1821, "Length": 33, "Cover_Rate": 0.7333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isSext", "(", ")", "const", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "VideocoreAsmParser", "Func": "isSext", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1822, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_p64_u64", "(", "uint64x1_t", "__a", ")", "{", "return", "(", "poly64x1_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vreinterpret_p64_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1823, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "A_Base", "==", "B_Base", "&&", "A_Base", ")", "report_fatal_error", "(", "<STR_LIT>", ",", "false", ")", ";", "if", "(", "A", "->", "isUndefined", "(", ")", "||", "B", "->", "isUndefined", "(", ")", ")", "{", "StringRef", "Name", "=", "A", "->", "isUndefined", "(", ")", "?", "A", "->", "getName", "(", ")", ":", "B", "->", "getName", "(", ")", ";", "Asm", ".", "getContext", "(", ")", ".", "reportFatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "+", "Name", "+", "<STR_LIT>", ")", ";", "}", "Value", "+=", "Writer", "->", "getSymbolAddress", "(", "*", "A", ",", "Layout", ")", "-", "(", "!", "A_Base", "?", "<NUM_LIT>", ":", "Writer", "->", "getSymbolAddress", "(", "*", "A_Base", ",", "Layout", ")", ")", ";", "Value", "-=", "Writer", "->", "getSymbolAddress", "(", "*", "B", ",", "Layout", ")", "-", "(", "!", "B_Base", "?", "<NUM_LIT>", ":", "Writer", "->", "getSymbolAddress", "(", "*", "B_Base", ",", "Layout", ")", ")", ";", "if", "(", "!", "A_Base", ")", "Index", "=", "A", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", "->", "getOrdinal", "(", ")", "+", "<NUM_LIT>", ";", "Type", "=", "MachO", "::", "<ISA_LIT>_64_RELOC_UNSIGNED", ";", "MachO", "::", "any_relocation_info", "MRE", ";", "MRE", ".", "r_word0", "=", "FixupOffset", ";", "MRE", ".", "r_word1", "=", "(", "Index", "<<", "<NUM_LIT>", ")", "|", "(", "IsPCRel", "<<", "<NUM_LIT>", ")", "|", "(", "Log2Size", "<<", "<NUM_LIT>", ")", "|", "(", "Type", "<<", "<NUM_LIT>", ")", ";", "Writer", "->", "addRelocation", "(", "A_Base", ",", "Fragment", "->", "getParent", "(", ")", ",", "MRE", ")", ";", "if", "(", "B_Base", ")", "RelSymbol", "=", "B_Base", ";", "else", "Index", "=", "B", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", "->", "getOrdinal", "(", ")", "+", "<NUM_LIT>", ";", "Type", "=", "MachO", "::", "<ISA_LIT>_64_RELOC_SUBTRACTOR", ";", "}", "else", "{", "const", "MCSymbol", "*", "Symbol", "=", "&", "Target", ".", "getSymA", "(", ")", "->", "getSymbol", "(", ")", ";", "if", "(", "Symbol", "->", "isTemporary", "(", ")", "&&", "Value", ")", "{", "const", "MCSection", "&", "Sec", "=", "Symbol", "->", "getSection", "(", ")", ";", "if", "(", "!", "Asm", ".", "getContext", "(", ")", ".", "getAsmInfo", "(", ")", "->", "isSectionAtomizableBySymbols", "(", "Sec", ")", ")", "Asm", ".", "addLocalUsedInReloc", "(", "*", "Symbol", ")", ";", "}", "RelSymbol", "=", "Asm", ".", "getAtom", "(", "*", "Symbol", ")", ";", "if", "(", "Symbol", "->", "isInSection", "(", ")", ")", "{", "const", "MCSectionMachO", "&", "Section", "=", "static_cast", "<", "const", "MCSectionMachO", "&", ">", "(", "*", "Fragment", "->", "getParent", "(", ")", ")", ";", "if", "(", "Section", ".", "hasAttribute", "(", "MachO", "::", "S_ATTR_DEBUG", ")", ")", "RelSymbol", "=", "nullptr", ";", "}", "if", "(", "RelSymbol", ")", "{", "if", "(", "RelSymbol", "!=", "Symbol", ")", "Value", "+=", "Layout", ".", "getSymbolOffset", "(", "*", "Symbol", ")", "-", "Layout", ".", "getSymbolOffset", "(", "*", "RelSymbol", ")", ";", "}", "else", "if", "(", "Symbol", "->", "isInSection", "(", ")", "&&", "!", "Symbol", "->", "isVariable", "(", ")", ")", "{"], "ground_truth": ["Index", "=", "Symbol", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", "->", "getOrdinal", "(", ")", "+", "<NUM_LIT>", ";"], "File": "X86MachObjectWriter28", "Func": "RecordX86_64Relocation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1824, "Length": 435, "Cover_Rate": 0.3463375796178344, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "*", "get<ISA_LIT>TargetMachine", "(", ")", ".", "getSubtargetImpl", "(", ")", ";"], "ground_truth": ["}"], "File": "SICTargetMachine", "Func": "getSICSubtarget", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1825, "Length": 11, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TARGET_SOM", ")", "return", "<STR_LIT>", ";", "if", "(", "TARGET_GAS", ")", "{", "if", "(", "cfun", "&&", "!", "cfun", "->", "machine", "->", "in_nsubspa", ")", "{", "cfun", "->", "machine", "->", "in_nsubspa", "=", "<NUM_LIT>", ";", "if", "(", "cfun", "->", "decl", "&&", "DECL_ONE_ONLY", "(", "cfun", "->", "decl", ")", "&&", "!", "DECL_WEAK", "(", "cfun", "->", "decl", ")", ")", "return", "<STR_LIT>", ";", "}", "else", "{", "forget_section", "(", ")", ";", "}"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "pa3", "Func": "som_text_section_asm_op", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1826, "Length": 68, "Cover_Rate": 0.8395061728395061, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initializeGlobalISel", "(", "PR", ")", ";", "initializeWinEHStatePassPass", "(", "PR", ")", ";", "initializeFixupBWInstPassPass", "(", "PR", ")", ";", "initializeEvexToVexInstPassPass", "(", "PR", ")", ";", "initializeFixupLEAPassPass", "(", "PR", ")", ";", "initializeFPSPass", "(", "PR", ")", ";", "initialize<ISA_LIT>FixupSetCCPassPass", "(", "PR", ")", ";", "initialize<ISA_LIT>CallFrameOptimizationPass", "(", "PR", ")", ";", "initialize<ISA_LIT>CmovConverterPassPass", "(", "PR", ")", ";", "initialize<ISA_LIT>ExpandPseudoPass", "(", "PR", ")", ";", "initialize<ISA_LIT>ExecutionDomainFixPass", "(", "PR", ")", ";", "initialize<ISA_LIT>DomainReassignmentPass", "(", "PR", ")", ";", "initialize<ISA_LIT>AvoidSFBPassPass", "(", "PR", ")", ";", "initialize<ISA_LIT>AvoidTrailingCallPassPass", "(", "PR", ")", ";", "initialize<ISA_LIT>SpeculativeLoadHardeningPassPass", "(", "PR", ")", ";", "initialize<ISA_LIT>SpeculativeExecutionSideEffectSuppressionPass", "(", "PR", ")", ";", "initialize<ISA_LIT>FlagsCopyLoweringPassPass", "(", "PR", ")", ";"], "ground_truth": ["initialize<ISA_LIT>LoadValueInjectionLoadHardeningPassPass", "(", "PR", ")", ";"], "File": "X86TargetMachine14", "Func": "LLVMInitializeX86Target", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1827, "Length": 90, "Cover_Rate": 0.6206896551724138, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "InNumEltBits", "-", "NumPackedZeroBits", ")", "<=", "Known", ".", "countMinLeadingZeros", "(", ")", ")", "if", "(", "SDValue", "V", "=", "truncateVectorWithPACK", "(", "<STR_LIT>", ",", "VT", ",", "In", ",", "DL", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "if", "(", "(", "InNumEltBits", "-", "NumPackedSignBits", ")", "<", "DAG", ".", "ComputeNumSignBits", "(", "In", ")", ")", "if", "(", "SDValue", "V", "=", "truncateVectorWithPACK", "(", "<STR_LIT>", ",", "VT", ",", "In", ",", "DL", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "if", "(", "(", "VT", "==", "<STR_LIT>", ")", "&&", "(", "InVT", "==", "<STR_LIT>", ")", ")", "{", "if", "(", "Subtarget", ".", "hasInt256", "(", ")", ")", "{", "static", "const", "int", "ShufMask", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "In", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "In", ")", ";", "In", "=", "DAG", ".", "getVectorShuffle", "(", "<STR_LIT>", ",", "DL", ",", "In", ",", "In", ",", "ShufMask", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "In", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "}", "SDValue", "OpLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "In", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "SDValue", "OpHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "In", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "OpLo", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "OpLo", ")", ";", "OpHi", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "OpHi", ")", ";", "static", "const", "int", "ShufMask", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "DL", ",", "OpLo", ",", "OpHi", ",", "ShufMask", ")", ";", "}", "if", "(", "(", "VT", "==", "<STR_LIT>", ")", "&&", "(", "InVT", "==", "<STR_LIT>", ")", ")", "{", "if", "(", "Subtarget", ".", "hasInt256", "(", ")", ")", "{", "In", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "In", ")", ";", "static", "const", "int", "ShufMask1", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";"], "ground_truth": ["In", "=", "DAG", ".", "getVectorShuffle", "(", "<STR_LIT>", ",", "DL", ",", "In", ",", "In", ",", "ShufMask1", ")", ";"], "File": "X86ISelLowering", "Func": "LowerTRUNCATE", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1828, "Length": 427, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "LowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ",", "true", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ",", "true", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ",", "true", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ",", "true", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ",", "true", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ",", "true", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ",", "true", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ",", "true", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ",", "true", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ",", "true", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ",", "true", ",", "true", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "LowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ",", "true", ",", "true", ")", ";"], "File": "MipsISelLowering101", "Func": "LowerINTRINSIC_W_CHAIN", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1829, "Length": 201, "Cover_Rate": 0.43412526997840173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "ArrayRef", "<", "MCPhysReg", ">", "<ISA_LIT>ABIInfo", "::", "GetByValArgRegs", "(", ")", "const", "{"], "ground_truth": ["if", "(", "IsO32", "(", ")", ")", "return", "makeArrayRef", "(", "O32IntRegs", ")", ";"], "File": "SICABIInfo", "Func": "GetByValArgRegs", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1830, "Length": 24, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DecodeStatus", "<ISA_LIT>64Disassembler", "::", "getInstruction", "(", "MCInst", "&", "Instr", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "VStream", ",", "raw_ostream", "&", "CStream", ")", "const", "{", "uint64_t", "Insn", ";", "DecodeStatus", "Result", "=", "readInstruction32", "(", "Bytes", ",", "Address", ",", "Size", ",", "Insn", ",", "IsBigEndian", ",", "false", ")", ";", "if", "(", "Result", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";", "Result", "=", "decodeInstruction", "(", "DecoderTable<ISA_LIT>32", ",", "Instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "Result", ";", "}", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["}"], "File": "MipsDisassembler35", "Func": "getInstruction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1831, "Length": 106, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SET_DEST", "(", "set", ")", "!=", "cc0_rtx", ")", "{", "if", "(", "GET_CODE", "(", "SET_DEST", "(", "set", ")", ")", "==", "STRICT_LOW_PART", ")", "cc_status", ".", "value2", "=", "XEXP", "(", "SET_DEST", "(", "set", ")", ",", "<NUM_LIT>", ")", ";", "else", "cc_status", ".", "value2", "=", "SET_DEST", "(", "set", ")", ";", "}", "break", ";", "case", "CC_COMPARE", ":", "CC_STATUS_INIT", ";", "cc_status", ".", "value1", "=", "SET_SRC", "(", "body", ")", ";", "break", ";", "case", "CC_CLOBBER", ":", "CC_STATUS_INIT", ";"], "ground_truth": ["break", ";"], "File": "h8300", "Func": "notice_update_cc", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1832, "Length": 72, "Cover_Rate": 0.3025210084033613, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isMem", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "Memory", ".", "OffsetRegNum", "==", "<NUM_LIT>", "&&", "Memory", ".", "OffsetImm", "==", "nullptr", "&&", "(", "alignOK", "||", "Memory", ".", "Alignment", "==", "Alignment", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isMemNoOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1833, "Length": 33, "Cover_Rate": 0.673469387755102, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "for", "(", "const", "MachineOperand", "&", "MOP", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "MOP", ".", "isCPI", "(", ")", "||", "MOP", ".", "isJTI", "(", ")", "||", "MOP", ".", "isCFIIndex", "(", ")", "||", "MOP", ".", "isFI", "(", ")", "||", "MOP", ".", "isTargetIndex", "(", ")", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "if", "(", "MOP", ".", "isReg", "(", ")", "&&", "!", "MOP", ".", "isImplicit", "(", ")", "&&", "(", "MOP", ".", "getReg", "(", ")", "==", "<STR_LIT>", "||", "MOP", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "outliner", "::", "InstrType", "::", "Legal", ";", "if", "(", "MI", ".", "isCall", "(", ")", ")", "{", "const", "Function", "*", "Callee", "=", "nullptr", ";", "for", "(", "const", "MachineOperand", "&", "MOP", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "MOP", ".", "isGlobal", "(", ")", ")", "{", "Callee", "=", "dyn_cast", "<", "Function", ">", "(", "MOP", ".", "getGlobal", "(", ")", ")", ";", "break", ";", "}", "}", "if", "(", "Callee", "&&", "Callee", "->", "getName", "(", ")", "==", "<STR_LIT>", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "auto", "UnknownCallOutlineType", "=", "outliner", "::", "InstrType", "::", "Illegal", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "UnknownCallOutlineType", "=", "outliner", "::", "InstrType", "::", "LegalTerminator", ";"], "ground_truth": ["if", "(", "!", "Callee", ")", "return", "UnknownCallOutlineType", ";"], "File": "AArch64InstrInfo120", "Func": "getOutliningType", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1834, "Length": 231, "Cover_Rate": 0.36037441497659906, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint32x4_t", ")", "__builtin_neon_vaddwuv4hi", "(", "(", "int32x4_t", ")", "__a", ",", "(", "int16x4_t", ")", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vaddw_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1835, "Length": 18, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_cmpeq_pd_mask", "(", "__mmask8", "__U", ",", "__m512d", "__X", ",", "__m512d", "__Y", ")", "{", "return", "(", "__mmask8", ")", "__builtin_ia32_cmppd512_mask", "(", "(", "__v8df", ")", "__X", ",", "(", "__v8df", ")", "__Y", ",", "_CMP_EQ_OQ", ",", "(", "__mmask8", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_mask_cmpeq_pd_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1836, "Length": 52, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "printOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum", ",", "raw_ostream", "&", "O", ",", "const", "char", "*", "Modifier", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "MachineOperand", "::", "MO_Register", ":", "{", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", ")", ";", "assert", "(", "!", "MO", ".", "getSubReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "O", "<<", "<ISA_LIT>InstPrinter", "::", "getRegisterName", "(", "Reg", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_Immediate", ":", "{", "int64_t", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "O", "<<", "'#'", ";", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "||", "(", "TF", "==", "<STR_LIT>", ")", ")", "O", "<<", "<STR_LIT>", ";", "else", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "||", "(", "TF", "==", "<STR_LIT>", ")", ")", "O", "<<", "<STR_LIT>", ";", "O", "<<", "Imm", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "O", "<<", "*", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "||", "(", "TF", "&", "<STR_LIT>", ")", ")", "O", "<<", "<STR_LIT>", ";", "else", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "||", "(", "TF", "&", "<STR_LIT>", ")", ")", "O", "<<", "<STR_LIT>", ";", "O", "<<", "*", "Mang", "->", "getSymbol", "(", "GV", ")", ";", "printOffset", "(", "MO", ".", "getOffset", "(", ")", ",", "O", ")", ";", "if", "(", "TF", "==", "<STR_LIT>", ")", "O", "<<", "<STR_LIT>", ";"], "ground_truth": ["break", ";"], "File": "ARMAsmPrinter10", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1837, "Length": 307, "Cover_Rate": 0.7851662404092071, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_MODE", "(", "SET_SRC", "(", "op1", ")", ")", "!=", "flags_mode", ")", "return", "false", ";", "if", "(", "GET_MODE_CLASS", "(", "flags_mode", ")", "!=", "MODE_CC", ")", "return", "false", ";", "if", "(", "flags_from_mode", "(", "flags_mode", ")", "&", "~", "flags_from_mode", "(", "cc_mode", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "rx", "Func": "rx_match_ccmode", "Target": "rx", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1838, "Length": 47, "Cover_Rate": 0.3884297520661157, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "MDT", "->", "print", "(", "dbgs", "(", ")", ",", "(", "const", "llvm", "::", "Module", "*", ")", "nullptr", ")", ";", ")", ";", "PDT", "=", "&", "getAnalysis", "<", "MachinePostDominatorTree", ">", "(", ")", ";", "DEBUG", "(", "PDT", "->", "print", "(", "dbgs", "(", ")", ")", ";", ")", ";", "prepare", "(", ")", ";", "run", "(", ")", ";", "DEBUG", "(", "MF", ".", "dump", "(", ")", ";", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer45", "Func": "runOnMachineFunction", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1839, "Length": 67, "Cover_Rate": 0.41358024691358025, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "Imm", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["uint64_t", "UImm", "=", "Imm", "<<", "(", "<NUM_LIT>", "-", "BitSize", ")", ">>", "(", "<NUM_LIT>", "-", "BitSize", ")", ";"], "File": "AArch64InstrInfo (2)", "Func": "canBeExpandedToORR", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1840, "Length": 31, "Cover_Rate": 0.5166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask3_fnmadd_pd", "(", "__m256d", "__A", ",", "__m256d", "__B", ",", "__m256d", "__C", ",", "__mmask8", "__U", ")", "{"], "ground_truth": ["return", "(", "__m256d", ")", "__builtin_ia32_vfmaddpd256_mask3", "(", "-", "(", "__v4df", ")", "__A", ",", "(", "__v4df", ")", "__B", ",", "(", "__v4df", ")", "__C", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin4", "Func": "_mm256_mask3_fnmadd_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1841, "Length": 56, "Cover_Rate": 0.9824561403508771, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>DAGToDAGISel", "(", "<ISA_LIT>TargetMachine", "&", "TM", ")", ":", "SelectionDAGISel", "(", "TM", ",", "TM", ".", "getOptLevel", "(", ")", ")", ",", "Lowering", "(", "*", "TM", ".", "getTargetLowering", "(", ")", ")", ",", "Subtarget", "(", "*", "TM", ".", "getSubtargetImpl", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "PatmosISelDAGToDAG", "Func": "PatmosDAGToDAGISel", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 1842, "Length": 39, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Modified", "=", "false", ";", "const", "<ISA_LIT>Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "TRI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "TII", "=", "STI", ".", "getInstrInfo", "(", ")", ";", "MF", ".", "getProperties", "(", ")", ".", "set", "(", "MachineFunctionProperties", "::", "Property", "::", "TracksLiveness", ")", ";", "for", "(", "Block", "&", "MBB", ":", "MF", ")", "{", "bool", "ContinueExpanding", "=", "true", ";", "unsigned", "ExpandCount", "=", "<NUM_LIT>", ";", "do", "{", "assert", "(", "ExpandCount", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "bool", "BlockModified", "=", "expandMBB", "(", "MBB", ")", ";", "Modified", "|=", "BlockModified", ";", "ExpandCount", "++", ";", "ContinueExpanding", "=", "BlockModified", ";", "}", "while", "(", "ContinueExpanding", ")", ";"], "ground_truth": ["}"], "File": "SNESExpandPseudoInsts", "Func": "runOnMachineFunction", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1843, "Length": 106, "Cover_Rate": 0.8833333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DelJmp", "(", "TargetMachine", "&", "tm", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "TM", "(", "tm", ")", ",", "TII", "(", "tm", ".", "getInstrInfo", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "Cpu0DelUselessJMP", "Func": "DelJmp", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1844, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmBackend", "(", "uint8_t", "OSABI", ",", "bool", "Is64Bit", ")", ":", "MCAsmBackend", "(", ")", "{"], "ground_truth": ["}"], "File": "TOYAsmBackend1", "Func": "TOYAsmBackend", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1845, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "rtx", "n", "=", "find_regno_note", "(", "i", ",", "REG_UNUSED", ",", "regno", ")", ")", "remove_note", "(", "i", ",", "n", ")", ";"], "ground_truth": ["}"], "File": "sh", "Func": "sh_remove_reg_dead_or_unused_notes", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1846, "Length": 22, "Cover_Rate": 0.4074074074074074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "getTCReturnAddrDelta", "(", ")", "const", "{"], "ground_truth": ["return", "TailCallReturnAddrDelta", ";"], "File": "M680x0MachineFunction", "Func": "getTCReturnAddrDelta", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1847, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Mask", "[", "i", "]", ">", "(", "int", ")", "NumElems", ")", "{", "Mask", "[", "i", "]", "=", "NumElems", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)", "Func": "NormalizeMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1848, "Length": 21, "Cover_Rate": 0.39622641509433965, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "AMDGPU710Device", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDIL7XXDevice", "Func": "~AMDGPU710Device", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1849, "Length": 6, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setAvailableFeatures", "(", "AssemblerOptions", ".", "front", "(", ")", "->", "getFeatures", "(", ")", ")", ";", "AssemblerOptions", ".", "back", "(", ")", "->", "setFeatures", "(", "AssemblerOptions", ".", "front", "(", ")", "->", "getFeatures", "(", ")", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveSet<ISA_LIT>0", "(", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "MipsAsmParser32", "Func": "parseSetMips0Directive", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1850, "Length": 44, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ")", "{", "int16_t", "Val", ";", "switch", "(", "getVariantKind", "(", "RelocStr", ")", ")", "{", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_ABS_LO", ":", "Val", "=", "MCE", "->", "getValue", "(", ")", "&", "<NUM_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_ABS_HI", ":", "Val", "=", "(", "(", "MCE", "->", "getValue", "(", ")", "+", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_HIGHER", ":", "Val", "=", "(", "(", "MCE", "->", "getValue", "(", ")", "+", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_HIGHEST", ":", "Val", "=", "(", "(", "MCE", "->", "getValue", "(", ")", "+", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "break", ";", "default", ":"], "ground_truth": ["report_fatal_error", "(", "<STR_LIT>", ")", ";"], "File": "MipsAsmParser19", "Func": "evaluateRelocExpr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1851, "Length": 126, "Cover_Rate": 0.32642487046632124, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setOperationAction", "(", "<STR_LIT>", ",", "LegalVecVT", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "LegalVecVT", ",", "Custom", ")", ";", "}", "for", "(", "MVT", "LegalPackedVT", ":", "AllPackedVTs", ")", "{", "setOperationAction", "(", "<STR_LIT>", ",", "LegalPackedVT", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "LegalPackedVT", ",", "Custom", ")", ";", "}"], "ground_truth": ["}"], "File": "VEISelLowering11", "Func": "initVPUActions", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1852, "Length": 47, "Cover_Rate": 0.4563106796116505, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AtomicLower", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "SmallVector", "<", "AtomicRMWInst", "*", ">", "LocalMemoryAtomics", ";", "for", "(", "Instruction", "&", "I", ":", "instructions", "(", "F", ")", ")", "if", "(", "AtomicRMWInst", "*", "RMWI", "=", "dyn_cast", "<", "AtomicRMWInst", ">", "(", "&", "I", ")", ")", "if", "(", "RMWI", "->", "getPointerAddressSpace", "(", ")", "==", "ADDRESS_SPACE_LOCAL", ")", "LocalMemoryAtomics", ".", "push_back", "(", "RMWI", ")", ";"], "ground_truth": ["bool", "Changed", "=", "false", ";"], "File": "NVPTXAtomicLower", "Func": "runOnFunction", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1853, "Length": 65, "Cover_Rate": 0.7738095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "DispVal", "=", "Op3", ".", "getImm", "(", ")", ";", "}", "const", "MachineOperand", "&", "Base", "=", "MI", ".", "getOperand", "(", "Op", ")", ";", "const", "MachineOperand", "&", "Scale", "=", "MI", ".", "getOperand", "(", "Op", "+", "<NUM_LIT>", ")", ";", "const", "MachineOperand", "&", "IndexReg", "=", "MI", ".", "getOperand", "(", "Op", "+", "<NUM_LIT>", ")", ";", "unsigned", "BaseReg", "=", "Base", ".", "getReg", "(", ")", ";", "if", "(", "BaseReg", "==", "<STR_LIT>", "||", "(", "Is64BitMode", "&&", "DispForReloc", ")", ")", "{", "assert", "(", "IndexReg", ".", "getReg", "(", ")", "==", "<NUM_LIT>", "&&", "Is64BitMode", "&&", "<STR_LIT>", ")", ";", "MCE", ".", "emitByte", "(", "ModRMByte", "(", "<NUM_LIT>", ",", "RegOpcodeField", ",", "<NUM_LIT>", ")", ")", ";", "emitDisplacementField", "(", "DispForReloc", ",", "DispVal", ",", "PCAdj", ",", "true", ")", ";", "return", ";", "}", "bool", "IsPCRel", "=", "MCE", ".", "earlyResolveAddresses", "(", ")", "?", "true", ":", "false", ";", "unsigned", "BaseRegNo", "=", "-", "<NUM_LIT>", ";", "if", "(", "BaseReg", "!=", "<NUM_LIT>", "&&", "BaseReg", "!=", "<STR_LIT>", ")", "BaseRegNo", "=", "get<ISA_LIT>RegNum", "(", "BaseReg", ")", ";", "if", "(", "IndexReg", ".", "getReg", "(", ")", "==", "<NUM_LIT>", "&&", "BaseRegNo", "!=", "N86", "::", "ESP", "&&", "(", "!", "Is64BitMode", "||", "BaseReg", "!=", "<NUM_LIT>", ")", ")", "{", "if", "(", "BaseReg", "==", "<NUM_LIT>", "||", "BaseReg", "==", "<STR_LIT>", ")", "{", "MCE", ".", "emitByte", "(", "ModRMByte", "(", "<NUM_LIT>", ",", "RegOpcodeField", ",", "<NUM_LIT>", ")", ")", ";", "emitDisplacementField", "(", "DispForReloc", ",", "DispVal", ",", "PCAdj", ",", "true", ")", ";", "return", ";", "}", "if", "(", "!", "DispForReloc", "&&", "DispVal", "==", "<NUM_LIT>", "&&", "BaseRegNo", "!=", "N86", "::", "EBP", ")", "{", "MCE", ".", "emitByte", "(", "ModRMByte", "(", "<NUM_LIT>", ",", "RegOpcodeField", ",", "BaseRegNo", ")", ")", ";", "return", ";", "}", "if", "(", "!", "DispForReloc", "&&", "isDisp8", "(", "DispVal", ")", ")", "{", "MCE", ".", "emitByte", "(", "ModRMByte", "(", "<NUM_LIT>", ",", "RegOpcodeField", ",", "BaseRegNo", ")", ")", ";", "emitConstant", "(", "DispVal", ",", "<NUM_LIT>", ")", ";", "return", ";", "}", "MCE", ".", "emitByte", "(", "ModRMByte", "(", "<NUM_LIT>", ",", "RegOpcodeField", ",", "BaseRegNo", ")", ")", ";", "emitDisplacementField", "(", "DispForReloc", ",", "DispVal", ",", "PCAdj", ",", "IsPCRel", ")", ";", "return", ";", "}", "assert", "(", "IndexReg", ".", "getReg", "(", ")", "!=", "<STR_LIT>", "&&", "IndexReg", ".", "getReg", "(", ")", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["bool", "ForceDisp32", "=", "false", ";"], "File": "X86CodeEmitter1", "Func": "emitMemModRMByte", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1854, "Length": 340, "Cover_Rate": 0.40865384615384615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setBooleanVectorContents", "(", "ZeroOrOneBooleanContent", ")", ";", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "for", "(", "MVT", "FPVT", ":", "<STR_LIT>", "(", ")", ")", "{", "for", "(", "MVT", "OtherFPVT", ":", "<STR_LIT>", "(", ")", ")", "{", "setLoadExtAction", "(", "<STR_LIT>", ",", "FPVT", ",", "OtherFPVT", ",", "Expand", ")", ";", "setTruncStoreAction", "(", "FPVT", ",", "OtherFPVT", ",", "Expand", ")", ";", "}", "}", "for", "(", "MVT", "VT", ":", "<STR_LIT>", "(", ")", ")", "{", "setLoadExtAction", "(", "<STR_LIT>", ",", "VT", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "VT", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "VT", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setTruncStoreAction", "(", "VT", ",", "<STR_LIT>", ",", "Expand", ")", ";", "}", "MVT", "PtrVT", "=", "<STR_LIT>", "(", "TM", ".", "getPointerSizeInBits", "(", "<NUM_LIT>", ")", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "PtrVT", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "PtrVT", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "for", "(", "MVT", "IntVT", ":", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ")", "{", "setOperationAction", "(", "<STR_LIT>", ",", "IntVT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "IntVT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "IntVT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "IntVT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "IntVT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "IntVT", ",", "Expand", ")", ";"], "ground_truth": ["setOperationAction", "(", "<STR_LIT>", ",", "IntVT", ",", "Expand", ")", ";"], "File": "VEISelLowering17", "Func": "VETargetLowering", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1855, "Length": 274, "Cover_Rate": 0.4866785079928952, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isLittle", ";"], "ground_truth": ["}"], "File": "SICTargetMachine", "Func": "isLittleEndian", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1856, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DAG", ".", "getConstant", "(", "FuncInfo", "->", "getVarArgsFirstGPR", "(", ")", ",", "PtrVT", ")", ",", "DAG", ".", "getConstant", "(", "FuncInfo", "->", "getVarArgsFirstFPR", "(", ")", ",", "PtrVT", ")", ",", "DAG", ".", "getFrameIndex", "(", "FuncInfo", "->", "getVarArgsFrameIndex", "(", ")", ",", "PtrVT", ")", ",", "DAG", ".", "getFrameIndex", "(", "FuncInfo", "->", "getRegSaveFrameIndex", "(", ")", ",", "PtrVT", ")", "}", ";", "SDValue", "MemOps", "[", "NumFields", "]", ";", "unsigned", "Offset", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "NumFields", ";", "++", "I", ")", "{", "SDValue", "FieldAddr", "=", "Addr", ";", "if", "(", "Offset", "!=", "<NUM_LIT>", ")", "FieldAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "FieldAddr", ",", "DAG", ".", "getIntPtrConstant", "(", "Offset", ")", ")", ";", "MemOps", "[", "I", "]", "=", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "Fields", "[", "I", "]", ",", "FieldAddr", ",", "MachinePointerInfo", "(", "SV", ",", "Offset", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "Offset", "+=", "<NUM_LIT>", ";", "}"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "MemOps", ",", "NumFields", ")", ";"], "File": "SystemZISelLowering (2)", "Func": "lowerVASTART", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1857, "Length": 167, "Cover_Rate": 0.5985663082437276, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_xor_si64", "(", "__m64", "__m1", ",", "__m64", "__m2", ")", "{"], "ground_truth": ["return", "__builtin_ia32_pxor", "(", "__m1", ",", "__m2", ")", ";"], "File": "mmintrin", "Func": "_mm_xor_si64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1858, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EndLoc", "=", "o", ".", "EndLoc", ";", "switch", "(", "Kind", ")", "{", "case", "Register", ":", "Reg", "=", "o", ".", "Reg", ";", "break", ";", "case", "Immediate", ":", "Imm", "=", "o", ".", "Imm", ";", "break", ";", "case", "Token", ":", "Tok", "=", "o", ".", "Tok", ";", "break", ";", "case", "Memory", ":", "Mem", "=", "o", ".", "Mem", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "PatmosAsmParser", "Func": "PatmosOperand", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 1859, "Length": 57, "Cover_Rate": 0.7037037037037037, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "regno", ";", "int", "offset_to_frame", ";", "int", "align_mask", ";", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "if", "(", "need_to_save_reg", "(", "regno", ")", ")", "reg_save_size", "+=", "UNITS_PER_WORD", ";"], "ground_truth": ["offset_to_frame", "=", "crtl", "->", "args", ".", "pretend_args_size", "+", "reg_save_size", ";"], "File": "tilepro", "Func": "tilepro_saved_regs_size", "Target": "tilepro", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 1860, "Length": 43, "Cover_Rate": 0.5512820512820513, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "supportSplitCSR", "(", "MachineFunction", "*", "MF", ")", "const", "override", "{"], "ground_truth": ["return", "MF", "->", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "CXX_FAST_TLS", "&&", "MF", "->", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "Attribute", "::", "NoUnwind", ")", ";"], "File": "ARMISelLowering103", "Func": "supportSplitCSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1861, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setMBB", "(", "DestBB", ")", ";", "unsigned", "OpNum", "=", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "setMBB", "(", "NewDest", ")", ";", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "getOppositeConditionOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ")", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "invertBccCondition", "(", "MI", ")", ";", "return", "true", ";", "}", "}", "}", "if", "(", "NeedSplit", ")", "{", "MachineBasicBlock", "*", "TBB", ",", "*", "FBB", ";", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "Cond", ";", "TII", "->", "AnalyzeBranch", "(", "*", "MBB", ",", "TBB", ",", "FBB", ",", "Cond", ",", "false", ")", ";", "MachineBasicBlock", "*", "NewBB", "=", "splitBlockBeforeInstr", "(", "MI", ")", ";", "int", "delta", "=", "TII", "->", "GetInstSizeInBytes", "(", "MBB", "->", "back", "(", ")", ")", ";", "BlockInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "delta", ";", "MBB", "->", "back", "(", ")", ".", "eraseFromParent", "(", ")", ";", "MBB", "->", "replaceSuccessor", "(", "FBB", ",", "NewBB", ")", ";", "NewBB", "->", "addSuccessor", "(", "FBB", ")", ";", "}", "MachineBasicBlock", "*", "NextBB", "=", "&", "*", "std", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "DestBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "NextBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "getOppositeConditionOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "invertBccCondition", "(", "MIB", ")", ";", "MIB", ".", "addMBB", "(", "NextBB", ")", ";", "BlockInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "TII", "->", "GetInstSizeInBytes", "(", "MBB", "->", "back", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "DestBB", ")", ";", "BlockInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "TII", "->", "GetInstSizeInBytes", "(", "MBB", "->", "back", "(", ")", ")", ";", "BlockInfo", "[", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "TII", "->", "GetInstSizeInBytes", "(", "*", "MI", ")", ";"], "ground_truth": ["MI", "->", "eraseFromParent", "(", ")", ";"], "File": "AArch64BranchRelaxation7", "Func": "fixupConditionalBranch", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1862, "Length": 445, "Cover_Rate": 0.71658615136876, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "Mnemonic", ".", "endswith", "(", "<STR_LIT>", ")", "&&", "!", "(", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "(", "Mnemonic", "==", "<STR_LIT>", "&&", "isThumb", "(", ")", ")", ")", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "<NUM_LIT>", ",", "Mnemonic", ".", "size", "(", ")", "-", "<NUM_LIT>", ")", ";", "CarrySetting", "=", "true", ";", "}", "if", "(", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", ")", ")", "{", "unsigned", "IMod", "=", "StringSwitch", "<", "unsigned", ">", "(", "Mnemonic", ".", "substr", "(", "Mnemonic", ".", "size", "(", ")", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "~", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "IMod", "!=", "~", "<NUM_LIT>", ")", "{"], "File": "ARMAsmParser", "Func": "splitMnemonic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1863, "Length": 208, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefetchDistance", "=", "<NUM_LIT>", ";", "MinPrefetchStride", "=", "<NUM_LIT>", ";", "MaxPrefetchIterationsAhead", "=", "<NUM_LIT>", ";", "break", ";", "case", "ExynosM3", ":", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "MaxJumpTableSize", "=", "<NUM_LIT>", ";", "PrefFunctionLogAlignment", "=", "<NUM_LIT>", ";", "PrefLoopLogAlignment", "=", "<NUM_LIT>", ";", "break", ";", "case", "Falkor", ":", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "MinVectorRegisterBitWidth", "=", "<NUM_LIT>", ";", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefetchDistance", "=", "<NUM_LIT>", ";", "MinPrefetchStride", "=", "<NUM_LIT>", ";", "MaxPrefetchIterationsAhead", "=", "<NUM_LIT>", ";", "break", ";", "case", "Kryo", ":", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "VectorInsertExtractBaseCost", "=", "<NUM_LIT>", ";", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefetchDistance", "=", "<NUM_LIT>", ";", "MinPrefetchStride", "=", "<NUM_LIT>", ";", "MaxPrefetchIterationsAhead", "=", "<NUM_LIT>", ";", "MinVectorRegisterBitWidth", "=", "<NUM_LIT>", ";", "break", ";", "case", "NeoverseE1", ":", "PrefFunctionLogAlignment", "=", "<NUM_LIT>", ";", "break", ";", "case", "NeoverseN1", ":", "PrefFunctionLogAlignment", "=", "<NUM_LIT>", ";", "PrefLoopLogAlignment", "=", "<NUM_LIT>", ";", "MaxBytesForLoopAlignment", "=", "<NUM_LIT>", ";", "break", ";", "case", "NeoverseN2", ":", "PrefFunctionLogAlignment", "=", "<NUM_LIT>", ";", "PrefLoopLogAlignment", "=", "<NUM_LIT>", ";", "MaxBytesForLoopAlignment", "=", "<NUM_LIT>", ";", "VScaleForTuning", "=", "<NUM_LIT>", ";", "break", ";", "case", "NeoverseV1", ":", "PrefFunctionLogAlignment", "=", "<NUM_LIT>", ";", "PrefLoopLogAlignment", "=", "<NUM_LIT>", ";", "MaxBytesForLoopAlignment", "=", "<NUM_LIT>", ";", "VScaleForTuning", "=", "<NUM_LIT>", ";", "break", ";", "case", "Neoverse512TVB", ":", "PrefFunctionLogAlignment", "=", "<NUM_LIT>", ";", "VScaleForTuning", "=", "<NUM_LIT>", ";", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "break", ";", "case", "Saphira", ":", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "MinVectorRegisterBitWidth", "=", "<NUM_LIT>", ";", "break", ";", "case", "ThunderX2T99", ":", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefFunctionLogAlignment", "=", "<NUM_LIT>", ";", "PrefLoopLogAlignment", "=", "<NUM_LIT>", ";", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "PrefetchDistance", "=", "<NUM_LIT>", ";", "MinPrefetchStride", "=", "<NUM_LIT>", ";", "MaxPrefetchIterationsAhead", "=", "<NUM_LIT>", ";", "MinVectorRegisterBitWidth", "=", "<NUM_LIT>", ";", "break", ";", "case", "ThunderX", ":", "case", "ThunderXT88", ":", "case", "ThunderXT81", ":", "case", "ThunderXT83", ":", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefFunctionLogAlignment", "=", "<NUM_LIT>", ";", "PrefLoopLogAlignment", "=", "<NUM_LIT>", ";", "MinVectorRegisterBitWidth", "=", "<NUM_LIT>", ";", "break", ";", "case", "TSV110", ":", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefFunctionLogAlignment", "=", "<NUM_LIT>", ";", "PrefLoopLogAlignment", "=", "<NUM_LIT>", ";"], "ground_truth": ["break", ";"], "File": "AArch64Subtarget22", "Func": "initializeProperties", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1864, "Length": 283, "Cover_Rate": 0.5463320463320464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "<STR_LIT>", ";", "Opnds", ".", "push_back", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Opnds", ".", "push_back", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "for", "(", "unsigned", "Slot", "=", "<NUM_LIT>", ",", "e", "=", "Opnds", ".", "size", "(", ")", ";", "Slot", "<", "e", ";", "++", "Slot", ")", "{", "SmallVectorImpl", "<", "SDValue", ">", "::", "const_iterator", "I", "=", "Opnds", ".", "begin", "(", ")", "+", "Slot", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Opnds", ".", "push_back", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Opnds", ".", "push_back", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "e", "+=", "<NUM_LIT>", ";", "continue", ";", "}", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Idx", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Idx", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "ExtractedFromVec", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "DenseMap", "<", "SDValue", ",", "unsigned", ">", "::", "iterator", "M", "=", "VecInMap", ".", "find", "(", "ExtractedFromVec", ")", ";", "if", "(", "M", "==", "VecInMap", ".", "end", "(", ")", ")", "{", "VT", "=", "ExtractedFromVec", ".", "getValueType", "(", ")", ";", "if", "(", "!", "VT", ".", "is128BitVector", "(", ")", "&&", "!", "VT", ".", "is256BitVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "VecInMap", ".", "begin", "(", ")", "!=", "VecInMap", ".", "end", "(", ")", "&&", "VT", "!=", "VecInMap", ".", "begin", "(", ")", "->", "first", ".", "getValueType", "(", ")", ")", "return", "SDValue", "(", ")", ";", "M", "=", "VecInMap", ".", "insert", "(", "std", "::", "make_pair", "(", "ExtractedFromVec", ",", "<NUM_LIT>", ")", ")", ".", "first", ";", "VecIns", ".", "push_back", "(", "ExtractedFromVec", ")", ";", "}", "M", "->", "second", "|=", "<NUM_LIT>", "<<", "cast", "<", "ConstantSDNode", ">", "(", "Idx", ")", "->", "getZExtValue", "(", ")", ";", "}", "assert", "(", "(", "VT", ".", "is128BitVector", "(", ")", "||", "VT", ".", "is256BitVector", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "FullMask", "=", "(", "<NUM_LIT>", "<<", "VT", ".", "getVectorNumElements", "(", ")", ")", "-", "<NUM_LIT>", ";", "for", "(", "DenseMap", "<", "SDValue", ",", "unsigned", ">", "::", "const_iterator", "I", "=", "VecInMap", ".", "begin", "(", ")", ",", "E", "=", "VecInMap", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "second", "!=", "FullMask", ")", "return", "SDValue", "(", ")", ";", "}"], "ground_truth": ["MVT", "TestVT", "=", "VT", ".", "is128BitVector", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "X86ISelLowering (2)3", "Func": "LowerVectorAllZeroTest", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1865, "Length": 391, "Cover_Rate": 0.6109375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetAsmStreamer", "*", "S", "=", "new", "<ISA_LIT>TargetAsmStreamer", "(", ")", ";"], "ground_truth": ["return", "llvm", "::", "createAsmStreamer", "(", "Ctx", ",", "S", ",", "OS", ",", "isVerboseAsm", ",", "useLoc", ",", "useCFI", ",", "useDwarfDirectory", ",", "InstPrint", ",", "CE", ",", "TAB", ",", "ShowInst", ")", ";"], "File": "MipsMCTargetDesc41", "Func": "createMCAsmStreamer", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1866, "Length": 37, "Cover_Rate": 0.46835443037974683, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DiagnosticInfoMisalignedTrap", "(", "StringRef", "M", ")", ":", "DiagnosticInfo", "(", "DK_MisalignedTrap", ",", "DS_Remark", ")", ",", "Msg", "(", "M", ")", "{"], "ground_truth": ["}"], "File": "HexagonISelLowering110", "Func": "DiagnosticInfoMisalignedTrap", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1867, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_shufflelo_epi16", "(", "__mmask32", "__U", ",", "__m512i", "__A", ",", "const", "int", "__imm", ")", "{"], "ground_truth": ["return", "(", "__m512i", ")", "__builtin_ia32_pshuflw512_mask", "(", "(", "__v32hi", ")", "__A", ",", "__imm", ",", "(", "__v32hi", ")", "_mm512_setzero_si512", "(", ")", ",", "(", "__mmask32", ")", "__U", ")", ";"], "File": "avx512bwintrin", "Func": "_mm512_maskz_shufflelo_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1868, "Length": 52, "Cover_Rate": 0.9811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "&", "Tok", "=", "Lexer", ".", "getTok", "(", ")", ";", "switch", "(", "Tok", ".", "getKind", "(", ")", ")", "{", "case", "AsmToken", "::", "Identifier", ":", "{", "auto", "&", "Id", "=", "Lexer", ".", "getTok", "(", ")", ";", "const", "MCExpr", "*", "Val", ";", "SMLoc", "End", ";", "if", "(", "Parser", ".", "parsePrimaryExpr", "(", "Val", ",", "End", ")", ")", "return", "Error", "(", "<STR_LIT>", ",", "Lexer", ".", "getTok", "(", ")", ")", ";", "Operands", ".", "push_back", "(", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "<STR_LIT>", ",", "Id", ".", "getLoc", "(", ")", ",", "Id", ".", "getEndLoc", "(", ")", ",", "<STR_LIT>", "{", "Val", "}", ")", ")", ";", "break", ";", "}", "case", "AsmToken", "::", "Minus", ":", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Lexer", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "return", "Error", "(", "<STR_LIT>", ",", "Lexer", ".", "getTok", "(", ")", ")", ";", "if", "(", "ParseOperandStartingWithInteger", "(", "true", ",", "Operands", ",", "NamePair", ".", "second", ")", ")", "return", "true", ";", "break", ";", "case", "AsmToken", "::", "Integer", ":", "if", "(", "ParseOperandStartingWithInteger", "(", "false", ",", "Operands", ",", "NamePair", ".", "second", ")", ")", "return", "true", ";", "break", ";", "case", "AsmToken", "::", "Real", ":", "{", "double", "Val", ";"], "ground_truth": ["if", "(", "Tok", ".", "getString", "(", ")", ".", "getAsDouble", "(", "Val", ",", "false", ")", ")", "return", "Error", "(", "<STR_LIT>", ",", "Tok", ")", ";"], "File": "WebAssemblyAsmParser4", "Func": "ParseInstruction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1869, "Length": 206, "Cover_Rate": 0.4458874458874459, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CalleeSavedFrameSize", ";"], "ground_truth": ["}"], "File": "CJGMachineFunctionInfo", "Func": "getCalleeSavedFrameSize", "Target": "CJG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1870, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "Operand", ".", "getValueType", "(", ")", ";", "if", "(", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasFRSQRTES", "(", ")", ")", "||", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasFRSQRTE", "(", ")", ")", "||", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasAltivec", "(", ")", ")", "||", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasVSX", "(", ")", ")", ")", "{", "if", "(", "RefinementSteps", "==", "ReciprocalEstimate", "::", "Unspecified", ")", "RefinementSteps", "=", "getEstimateRefinementSteps", "(", "VT", ",", "Subtarget", ")", ";", "UseOneConstNR", "=", "!", "Subtarget", ".", "needsTwoConstNR", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Operand", ")", ",", "VT", ",", "Operand", ")", ";"], "ground_truth": ["}"], "File": "PPCISelLowering100", "Func": "getSqrtEstimate", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1871, "Length": 104, "Cover_Rate": 0.7027027027027027, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Relocator", "::", "Address", "S", "=", "pReloc", ".", "symValue", "(", ")", ";", "if", "(", "rsym", "->", "reserved", "(", ")", "&", "<ISA_LIT>Relocator", "::", "ReservePLT", ")", "{", "S", "=", "helper_get_PLT_address", "(", "*", "rsym", ",", "pParent", ")", ";", "}", "Relocator", "::", "DWord", "A", "=", "pReloc", ".", "addend", "(", ")", ";", "Relocator", "::", "DWord", "P", "=", "pReloc", ".", "place", "(", ")", ";", "Relocator", "::", "DWord", "X", "=", "helper_get_page_address", "(", "S", "+", "A", ")", "-", "helper_get_page_address", "(", "P", ")", ";"], "ground_truth": ["pReloc", ".", "target", "(", ")", "=", "helper_reencode_adr_imm", "(", "pReloc", ".", "target", "(", ")", ",", "(", "X", ">>", "<NUM_LIT>", ")", ")", ";"], "File": "AArch64Relocator", "Func": "adr_prel_pg_hi21", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1872, "Length": 95, "Cover_Rate": 0.76, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "volatile_refs_p", "(", "a", ")", "||", "volatile_refs_p", "(", "b", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "(", "REG_P", "(", "XEXP", "(", "a", ",", "<NUM_LIT>", ")", ")", "||", "(", "GET_CODE", "(", "XEXP", "(", "a", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "CONST_INT_P", "(", "XEXP", "(", "XEXP", "(", "a", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", ")", "&&", "(", "REG_P", "(", "XEXP", "(", "b", ",", "<NUM_LIT>", ")", ")", "||", "(", "GET_CODE", "(", "XEXP", "(", "b", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "CONST_INT_P", "(", "XEXP", "(", "XEXP", "(", "b", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", ")", ")", "{", "HOST_WIDE_INT", "val0", "=", "<NUM_LIT>", ",", "val1", "=", "<NUM_LIT>", ";", "rtx", "reg0", ",", "reg1", ";", "int", "val_diff", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "a", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", ")", "{", "reg0", "=", "XEXP", "(", "XEXP", "(", "a", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "val0", "=", "INTVAL", "(", "XEXP", "(", "XEXP", "(", "a", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";", "}", "else", "reg0", "=", "XEXP", "(", "a", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "b", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", ")", "{", "reg1", "=", "XEXP", "(", "XEXP", "(", "b", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "val1", "=", "INTVAL", "(", "XEXP", "(", "XEXP", "(", "b", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";", "}", "else", "reg1", "=", "XEXP", "(", "b", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "const_ok_for_op", "(", "val0", ",", "PLUS", ")", "||", "!", "const_ok_for_op", "(", "val1", ",", "PLUS", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "arm_eliminable_register", "(", "reg0", ")", ")", "return", "<NUM_LIT>", ";", "val_diff", "=", "val1", "-", "val0", ";"], "ground_truth": ["if", "(", "arm_ld_sched", ")", "{"], "File": "arm", "Func": "adjacent_mem_locations", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1873, "Length": 273, "Cover_Rate": 0.7562326869806094, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_andnot_ps", "(", "__m256", "__A", ",", "__m256", "__B", ")", "{"], "ground_truth": ["return", "(", "__m256", ")", "__builtin_ia32_andnps256", "(", "(", "__v8sf", ")", "__A", ",", "(", "__v8sf", ")", "__B", ")", ";"], "File": "avxintrin", "Func": "_mm256_andnot_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1874, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BitVector", "Candidates", "=", "TRI", "->", "getAllocatableSet", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "&", "<STR_LIT>", ")", ";", "for", "(", "MachineOperand", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "!=", "<NUM_LIT>", "&&", "!", "MO", ".", "isDef", "(", ")", "&&", "!", "Register", "::", "isVirtualRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "Candidates", ".", "reset", "(", "MO", ".", "getReg", "(", ")", ")", ";", "}"], "ground_truth": ["BitVector", "Available", "=", "RS", ".", "getRegsAvailable", "(", "&", "<STR_LIT>", ")", ";"], "File": "AVRExpandPseudoInsts1", "Func": "scavengeGPR8", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1875, "Length": 89, "Cover_Rate": 0.5632911392405063, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_packs_epi16", "(", "__m128i", "__A", ",", "__m128i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_packsswb128", "(", "(", "__v8hi", ")", "__A", ",", "(", "__v8hi", ")", "__B", ")", ";"], "File": "emmintrin", "Func": "_mm_packs_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1876, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NumOperands", "!=", "<NUM_LIT>", "||", "(", "Ty", "!=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "||", "(", "Ty", "!=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "auto", "Mapping", "=", "getValueMapping", "(", "getPartialMappingIdx", "(", "Ty", ",", "isFP", ")", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "getInstructionMapping", "(", "DefaultMappingID", ",", "<NUM_LIT>", ",", "Mapping", ",", "NumOperands", ")", ";"], "File": "X86RegisterBankInfo", "Func": "getSameOperandsMapping", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1877, "Length": 78, "Cover_Rate": 0.5098039215686274, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "ParseIntelDotOperator", "(", "IntelExprStateMachine", "&", "SM", ",", "SMLoc", "&", "End", ")", "{", "const", "AsmToken", "&", "Tok", "=", "getTok", "(", ")", ";", "unsigned", "Offset", ";", "StringRef", "DotDispStr", "=", "Tok", ".", "getString", "(", ")", ";", "if", "(", "DotDispStr", ".", "startswith", "(", "<STR_LIT>", ")", ")", "DotDispStr", "=", "DotDispStr", ".", "drop_front", "(", "<NUM_LIT>", ")", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Real", ")", ")", "{", "APInt", "DotDisp", ";", "DotDispStr", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "DotDisp", ")", ";", "Offset", "=", "DotDisp", ".", "getZExtValue", "(", ")", ";", "}", "else", "if", "(", "isParsingMSInlineAsm", "(", ")", "&&", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "std", "::", "pair", "<", "StringRef", ",", "StringRef", ">", "BaseMember", "=", "DotDispStr", ".", "split", "(", "'.'", ")", ";", "if", "(", "SemaCallback", "->", "LookupInlineAsmField", "(", "BaseMember", ".", "first", ",", "BaseMember", ".", "second", ",", "Offset", ")", ")", "return", "Error", "(", "Tok", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "}", "else", "return", "Error", "(", "Tok", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "End", "=", "SMLoc", "::", "getFromPointer", "(", "DotDispStr", ".", "data", "(", ")", ")", ";"], "ground_truth": ["const", "char", "*", "DotExprEndLoc", "=", "DotDispStr", ".", "data", "(", ")", "+", "DotDispStr", ".", "size", "(", ")", ";"], "File": "X86AsmParser110", "Func": "ParseIntelDotOperator", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1878, "Length": 193, "Cover_Rate": 0.8693693693693694, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "ThumbRegisterInfo", "::", "emitLoadConstPool", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "const", "DebugLoc", "&", "dl", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "int", "Val", ",", "<STR_LIT>", "Pred", ",", "unsigned", "PredReg", ",", "unsigned", "MIFlags", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";"], "ground_truth": ["const", "<ISA_LIT>Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";"], "File": "ThumbRegisterInfo3", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1879, "Length": 65, "Cover_Rate": 0.46099290780141844, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "{", "int", "br", "=", "<NUM_LIT>", ";", "if", "(", "crtl", "->", "is_leaf", ")", "for", "(", "br", "=", "<NUM_LIT>", ";", "br", ">=", "<NUM_LIT>", "&&", "df_regs_ever_live_p", "(", "br", ")", ";", "br", "--", ")", ";", "cfun", "->", "machine", "->", "base_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "(", "br", ">=", "<NUM_LIT>", ")", "?", "br", ":", "BASE_REGNUM", ")", ";", "}", "s390_register_info", "(", ")", ";"], "ground_truth": ["s390_frame_info", "(", ")", ";"], "File": "s390", "Func": "s390_init_frame_layout", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1880, "Length": 62, "Cover_Rate": 0.46616541353383456, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "AMDGPUMCInstLower", "::", "lower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ")", "const", "{", "int", "MCOpcode", "=", "ST", ".", "getInstrInfo", "(", ")", "->", "pseudoToMCOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "MCOpcode", "==", "-", "<NUM_LIT>", ")", "{", "LLVMContext", "&", "C", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "C", ".", "emitError", "(", "<STR_LIT>", "<STR_LIT>", "+", "Twine", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ";", "}", "OutMI", ".", "setOpcode", "(", "MCOpcode", ")", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", "->", "explicit_operands", "(", ")", ")", "{", "MCOperand", "MCOp", ";", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "MCOp", "=", "MCOperand", "::", "CreateImm", "(", "MO", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_Register", ":", "MCOp", "=", "MCOperand", "::", "CreateReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "MCOp", "=", "MCOperand", "::", "CreateExpr", "(", "MCSymbolRefExpr", "::", "Create", "(", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ",", "Ctx", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "GetOrCreateSymbol", "(", "StringRef", "(", "GV", "->", "getName", "(", ")", ")", ")", ";", "MCOp", "=", "MCOperand", "::", "CreateExpr", "(", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "Ctx", ")", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_TargetIndex", ":", "{", "assert", "(", "MO", ".", "getIndex", "(", ")", "==", "AMDGPU", "::", "TI_CONSTDATA_START", ")", ";", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "GetOrCreateSymbol", "(", "StringRef", "(", "END_OF_TEXT_LABEL_NAME", ")", ")", ";", "const", "MCSymbolRefExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "Ctx", ")", ";", "MCOp", "=", "MCOperand", "::", "CreateExpr", "(", "Expr", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "GetOrCreateSymbol", "(", "StringRef", "(", "MO", ".", "getSymbolName", "(", ")", ")", ")", ";", "const", "MCSymbolRefExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "Ctx", ")", ";", "MCOp", "=", "MCOperand", "::", "CreateExpr", "(", "Expr", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "AMDGPUMCInstLower14", "Func": "lower", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1881, "Length": 356, "Cover_Rate": 0.9726775956284153, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ParseOperand", "(", "Operands", ",", "Mnemonic", ")", ")", "return", "true", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "break", ";", "getLexer", "(", ")", ".", "Lex", "(", ")", ";"], "ground_truth": ["}"], "File": "NyuziAsmParser", "Func": "ParseInstruction", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1882, "Length": 36, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>MCExpr", "::", "evaluateAsRelocatableImpl", "(", "MCValue", "&", "Res", ",", "MCAsmLayout", "const", "*", "Layout", ",", "MCFixup", "const", "*", "Fixup", ")", "const", "{", "return", "Expr", "->", "evaluateAsRelocatable", "(", "Res", ",", "Layout", ",", "Fixup", ")", ";"], "ground_truth": ["}"], "File": "HexagonMCExpr10", "Func": "evaluateAsRelocatableImpl", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1883, "Length": 34, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "JoinMBB", "->", "addLiveIn", "(", "<STR_LIT>", ")", ";", "}", "MBB", "=", "StartMBB", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "CCValid", ")", ".", "addImm", "(", "CCMask", ")", ".", "addMBB", "(", "JoinMBB", ")", ";", "MBB", "->", "addSuccessor", "(", "JoinMBB", ")", ";", "MBB", "->", "addSuccessor", "(", "FalseMBB", ")", ";", "MBB", "=", "FalseMBB", ";", "MBB", "->", "addSuccessor", "(", "JoinMBB", ")", ";", "MBB", "=", "JoinMBB", ";", "MachineBasicBlock", "::", "iterator", "MIItBegin", "=", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ";", "MachineBasicBlock", "::", "iterator", "MIItEnd", "=", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "LastMI", ")", ")", ";"], "ground_truth": ["createPHIsForSelects", "(", "MIItBegin", ",", "MIItEnd", ",", "StartMBB", ",", "FalseMBB", ",", "MBB", ")", ";"], "File": "SystemZISelLowering112", "Func": "emitSelect", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1884, "Length": 112, "Cover_Rate": 0.31024930747922436, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "M68kInstrInfo (2)", "Func": "anchor", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1885, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "{", "Row", "=", "II", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Col", "=", "II", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "break", ";", "}", "}", "assert", "(", "Count", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "Inst", ")", ";", "LLVMContext", "&", "Ctx", "=", "Builder", ".", "getContext", "(", ")", ";", "Value", "*", "Stride", "=", "Builder", ".", "getInt64", "(", "<NUM_LIT>", ")", ";", "Value", "*", "I8Ptr", "=", "Builder", ".", "CreateBitCast", "(", "Inst", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Type", "::", "getInt8PtrTy", "(", "Ctx", ")", ")", ";", "std", "::", "array", "<", "Value", "*", ",", "<NUM_LIT>", ">", "Args", "=", "{", "Row", ",", "Col", ",", "I8Ptr", ",", "Stride", "}", ";", "NewInst", "=", "Builder", ".", "CreateIntrinsic", "(", "<STR_LIT>", ",", "None", ",", "Args", ")", ";", "Inst", "->", "replaceAllUsesWith", "(", "NewInst", ")", ";", "}", "if", "(", "!", "NewInst", ")", "splitLD", "(", "Inst", ")", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "X86LowerAMXType6", "Func": "visitLD", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1886, "Length": 143, "Cover_Rate": 0.3844086021505376, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "buildOpImageSampleExplicitLod", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "Register", "resVReg", ",", "const", "StringRef", "typeStr", ",", "const", "SmallVectorImpl", "<", "Register", ">", "&", "args", ",", "<ISA_LIT>GlobalRegistry", "*", "GR", ")", "{", "auto", "spvTy", "=", "GR", "->", "getOrCreate<ISA_LIT>TypeByName", "(", "typeStr", ",", "MIRBuilder", ")", ";"], "ground_truth": ["Register", "image", "=", "args", "[", "<NUM_LIT>", "]", ";"], "File": "SPIRVOpenCLBIFs", "Func": "buildOpImageSampleExplicitLod", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1887, "Length": 48, "Cover_Rate": 0.41739130434782606, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "decodeLHU", "(", "uint32_t", "insn", ")", "{", "switch", "(", "(", "insn", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "{", "default", ":", "return", "UNSUPPORTED", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "}"], "ground_truth": ["}"], "File": "MBlazeDisassembler", "Func": "decodeLHU", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1888, "Length": 38, "Cover_Rate": 0.9047619047619048, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "write_one_arg", "(", "s", ",", "NULL_TREE", ",", "i", "+", "<NUM_LIT>", ",", "mode", ",", "false", ")", ";", "return", "i", "+", "<NUM_LIT>", ";", "}", "if", "(", "no_arg_types", "&&", "!", "AGGREGATE_TYPE_P", "(", "type", ")", ")", "{", "if", "(", "mode", "==", "SFmode", ")", "mode", "=", "DFmode", ";", "mode", "=", "arg_promotion", "(", "mode", ")", ";", "}", "if", "(", "i", ">", "<NUM_LIT>", ")", "s", "<<", "<STR_LIT>", ";", "s", "<<", "<STR_LIT>", "<<", "nvptx_ptx_type_from_mode", "(", "mode", ",", "false", ")", "<<", "<STR_LIT>", "<<", "(", "i", "+", "<NUM_LIT>", ")", "<<", "(", "mode", "==", "QImode", "||", "mode", "==", "HImode", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "mode", "==", "BLKmode", ")", "s", "<<", "<STR_LIT>", "<<", "int_size_in_bytes", "(", "type", ")", "<<", "<STR_LIT>", ";"], "File": "nvptx2", "Func": "write_one_arg", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 1889, "Length": 110, "Cover_Rate": 0.6111111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "create<ISA_LIT>ELFObjectWriter", "(", "OS", ",", "OSType", ",", "IsLittle", ",", "Is64Bit", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmBackend31", "Func": "createObjectWriter", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1890, "Length": 13, "Cover_Rate": 0.5652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "V", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "return", ";", "}", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "V", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "unsigned", "cnt", "=", "<NUM_LIT>", ";", "for", "(", "const", "Use", "&", "U", ":", "V", "->", "uses", "(", ")", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "cnt", "<<", "<STR_LIT>", ";"], "ground_truth": ["auto", "*", "Usr", "=", "U", ".", "getUser", "(", ")", ";"], "File": "TPCTools", "Func": "dump_users", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1891, "Length": 72, "Cover_Rate": 0.6605504587155964, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "<ISA_LIT>TTIImpl", "::", "getIntImmCost", "(", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "Imm", "==", "<NUM_LIT>", ")", "return", "TTI", "::", "TCC_Free", ";", "const", "DataLayout", "&", "DL", "=", "getDataLayout", "(", ")", ";"], "ground_truth": ["return", "<STR_LIT>", "(", "Imm", ",", "DL", ".", "getTypeSizeInBits", "(", "Ty", ")", ",", "getST", "(", ")", "->", "is64Bit", "(", ")", ")", ";"], "File": "RISCVTargetTransformInfo1", "Func": "getIntImmCost", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1892, "Length": 72, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "aarch64_vector_mode_p", "(", "machine_mode", "mode", ")", "{"], "ground_truth": ["return", "aarch64_vector_mode_supported_p", "(", "mode", ")", "||", "aarch64_vect_struct_mode_p", "(", "mode", ")", ";"], "File": "aarch642", "Func": "aarch64_vector_mode_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1893, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vsraq_n_s32", "(", "int32x4_t", "__a", ",", "int32x4_t", "__b", ",", "const", "int", "__c", ")", "{"], "ground_truth": ["return", "(", "int32x4_t", ")", "__builtin_neon_vsras_nv4si", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "File": "arm", "Func": "neon_vsraq_n_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1894, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "break", ";", "}", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "{"], "ground_truth": ["FrameIndex", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";"], "File": "RISCVInstrInfo", "Func": "isStoreToStackSlot", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1895, "Length": 63, "Cover_Rate": 0.48091603053435117, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vidupq_x_u8", "(", "uint32_t", "*", "__a", ",", "const", "int", "__imm", ",", "mve_pred16_t", "__p", ")", "{", "return", "__arm_vidupq_x_wb_u8", "(", "__a", ",", "__imm", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vidupq_x_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1896, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "NewLD2", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "DL", ",", "NewLD1", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "OffsetPtr", ",", "LD", "->", "getPointerInfo", "(", ")", ",", "LD", "->", "isVolatile", "(", ")", ",", "LD", "->", "isNonTemporal", "(", ")", ",", "LD", "->", "isInvariant", "(", ")", ",", "std", "::", "min", "(", "<NUM_LIT>", ",", "LD", "->", "getAlignment", "(", ")", "/", "<NUM_LIT>", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "LD", ",", "<NUM_LIT>", ")", ",", "NewLD2", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "DCI", ".", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", ")", "std", "::", "swap", "(", "NewLD1", ",", "NewLD2", ")", ";", "SDValue", "Result", "=", "DCI", ".", "CombineTo", "(", "N", ",", "NewLD1", ",", "NewLD2", ")", ";", "return", "Result", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "PerformVMOVRRDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1897, "Length": 120, "Cover_Rate": 0.3125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NoCPU", ")", "<ISA_LIT>ArchFeature", "=", "<STR_LIT>", ";", "else", "<ISA_LIT>ArchFeature", "=", "<STR_LIT>", ";", "break", ";", "case", "Triple", "::", "<ISA_LIT>SubArch_v7s", ":", "if", "(", "NoCPU", ")", "<ISA_LIT>ArchFeature", "=", "<STR_LIT>", ";", "else", "<ISA_LIT>ArchFeature", "=", "<STR_LIT>", ";", "break", ";", "case", "Triple", "::", "<ISA_LIT>SubArch_v7", ":", "if", "(", "NoCPU", ")", "<ISA_LIT>ArchFeature", "=", "<STR_LIT>", ";", "else", "<ISA_LIT>ArchFeature", "=", "<STR_LIT>", ";", "break", ";", "case", "Triple", "::", "<ISA_LIT>SubArch_v6t2", ":", "<ISA_LIT>ArchFeature", "=", "<STR_LIT>", ";", "break", ";", "case", "Triple", "::", "<ISA_LIT>SubArch_v6k", ":", "<ISA_LIT>ArchFeature", "=", "<STR_LIT>", ";", "break", ";", "case", "Triple", "::", "<ISA_LIT>SubArch_v6m", ":", "isThumb", "=", "true", ";", "if", "(", "NoCPU", ")", "<ISA_LIT>ArchFeature", "=", "<STR_LIT>", ";", "else", "<ISA_LIT>ArchFeature", "=", "<STR_LIT>", ";", "break", ";", "case", "Triple", "::", "<ISA_LIT>SubArch_v6", ":", "<ISA_LIT>ArchFeature", "=", "<STR_LIT>", ";", "break", ";", "case", "Triple", "::", "<ISA_LIT>SubArch_v5te", ":", "<ISA_LIT>ArchFeature", "=", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["case", "Triple", "::", "<ISA_LIT>SubArch_v5", ":"], "File": "ARMMCTargetDesc16", "Func": "ParseARMTriple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1898, "Length": 128, "Cover_Rate": 0.36056338028169016, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "BYTES_BIG_ENDIAN", ")", "{", "bool", "from_sve_p", "=", "aarch64_sve_data_mode_p", "(", "from", ")", ";", "bool", "to_sve_p", "=", "aarch64_sve_data_mode_p", "(", "to", ")", ";"], "ground_truth": ["if", "(", "from_sve_p", "!=", "to_sve_p", ")", "return", "false", ";"], "File": "aarch645", "Func": "aarch64_can_change_mode_class", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1899, "Length": 30, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "N0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "Commute", "&&", "MayFoldLoad", "(", "N1", ")", ")", "return", "false", ";", "if", "(", "MayFoldLoad", "(", "N0", ")", "&&", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "N1", ")", "||", "MayFoldIntoStore", "(", "Op", ")", ")", ")", "return", "false", ";", "if", "(", "MayFoldLoad", "(", "N1", ")", "&&", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "N0", ")", "||", "MayFoldIntoStore", "(", "Op", ")", ")", ")", "return", "false", ";", "Promote", "=", "true", ";", "}", "}", "PVT", "=", "<STR_LIT>", ";", "return", "Promote", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (3)", "Func": "IsDesirableToPromoteOp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1900, "Length": 99, "Cover_Rate": 0.3852140077821012, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "<ISA_LIT>AsmBackend", "::", "getNumFixupKinds", "(", ")", "const", "{"], "ground_truth": ["return", "<STR_LIT>", "::", "NumTargetFixupKinds", ";"], "File": "LC2200AsmBackend", "Func": "getNumFixupKinds", "Target": "LC2200", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1901, "Length": 14, "Cover_Rate": 0.8235294117647058, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__A", "=", "_mm512_maskz_mov_pd", "(", "__U", ",", "__A", ")", ";", "__MM512_REDUCE_OP", "(", "+", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_mask_reduce_add_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1902, "Length": 15, "Cover_Rate": 0.40540540540540543, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetFrameLowering", "::", "DwarfFrameBase", "<ISA_LIT>FrameLowering", "::", "getDwarfFrameBase", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "DwarfFrameBase", "Loc", ";", "Loc", ".", "Kind", "=", "DwarfFrameBase", "::", "WasmFrameBase", ";", "const", "<ISA_LIT>FunctionInfo", "&", "MFI", "=", "*", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "if", "(", "needsSP", "(", "MF", ")", "&&", "MFI", ".", "isFrameBaseVirtual", "(", ")", ")", "{", "unsigned", "LocalNum", "=", "MFI", ".", "getFrameBaseLocal", "(", ")", ";", "Loc", ".", "Location", ".", "WasmLoc", "=", "{", "<STR_LIT>", ",", "LocalNum", "}", ";"], "ground_truth": ["}", "else", "{"], "File": "WebAssemblyFrameLowering16", "Func": "getDwarfFrameBase", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1903, "Length": 78, "Cover_Rate": 0.7878787878787878, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "-", "<NUM_LIT>", ";", "std", "::", "string", "upperCase", "=", "Tok", ".", "getString", "(", ")", ".", "str", "(", ")", ";", "std", "::", "string", "lowerCase", "=", "LowercaseString", "(", "upperCase", ")", ";", "unsigned", "RegNum", "=", "MatchRegisterName", "(", "lowerCase", ")", ";", "if", "(", "!", "RegNum", ")", "{", "RegNum", "=", "StringSwitch", "<", "unsigned", ">", "(", "lowerCase", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "!", "RegNum", ")", "return", "-", "<NUM_LIT>", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "LBrac", ")", ")", "{", "SMLoc", "SIdx", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "ARMAsmParser111", "Func": "tryParseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1904, "Length": 159, "Cover_Rate": 0.5145631067961165, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__rv", ".", "__o", "=", "__builtin_neon_vld2_lanev8qi", "(", "(", "const", "__builtin_neon_qi", "*", ")", "__a", ",", "__bu", ".", "__o", ",", "__c", ")", ";"], "ground_truth": ["return", "__rv", ".", "__i", ";"], "File": "arm", "Func": "neon_vld2_lane_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1905, "Length": 25, "Cover_Rate": 0.373134328358209, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "ClassifyGlobalReference", "(", "GV", ",", "MF", ".", "getTarget", "(", ")", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "Register", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "uint64_t", "MinOffset", "=", "-", "<NUM_LIT>", ";", "for", "(", "auto", "&", "UseInstr", ":", "MRI", ".", "use_nodbg_instructions", "(", "Dst", ")", ")", "{", "if", "(", "UseInstr", ".", "getOpcode", "(", ")", "!=", "TargetOpcode", "::", "G_PTR_ADD", ")", "return", "false", ";"], "ground_truth": ["auto", "Cst", "=", "getIConstantVRegValWithLookThrough", "(", "UseInstr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MRI", ")", ";"], "File": "AArch64PreLegalizerCombiner15", "Func": "matchFoldGlobalOffset", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1906, "Length": 95, "Cover_Rate": 0.3220338983050847, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "isLittle", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "isLittle", "(", "isLittle", ")", ",", "Subtarget", "(", "nullptr", ")", ",", "DefaultSubtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "isLittle", ",", "this", ")", ",", "No<ISA_LIT>16Subtarget", "(", "TT", ",", "CPU", ",", "FS", ".", "empty", "(", ")", "?", "<STR_LIT>", ":", "FS", ".", "str", "(", ")", "+", "<STR_LIT>", ",", "isLittle", ",", "this", ")", ",", "<ISA_LIT>16Subtarget", "(", "TT", ",", "CPU", ",", "FS", ".", "empty", "(", ")", "?", "<STR_LIT>", ":", "FS", ".", "str", "(", ")", "+", "<STR_LIT>", ",", "isLittle", ",", "this", ")", "{", "Subtarget", "=", "&", "DefaultSubtarget", ";", "initAsmInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "MipsTargetMachine35", "Func": "MipsTargetMachine", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1907, "Length": 148, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Type", "==", "ELF", "::", "R_NYUZI_GOT", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "NyuziELFObjectWriter", "Func": "needsRelocateWithSymbol", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1908, "Length": 15, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NumRegs", ">", "<NUM_LIT>", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D1", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "<NUM_LIT>", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D2", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "<NUM_LIT>", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D3", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "}", "if", "(", "TableEntry", "->", "isUpdating", ")", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "TableEntry", "->", "hasWritebackOperand", ")", "{", "const", "MachineOperand", "&", "AM6Offset", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ";", "if", "(", "TableEntry", "->", "RealOpc", "==", "<STR_LIT>", "||", "TableEntry", "->", "RealOpc", "==", "<STR_LIT>", "||", "TableEntry", "->", "RealOpc", "==", "<STR_LIT>", "||", "TableEntry", "->", "RealOpc", "==", "<STR_LIT>", "||", "TableEntry", "->", "RealOpc", "==", "<STR_LIT>", "||", "TableEntry", "->", "RealOpc", "==", "<STR_LIT>", "||", "TableEntry", "->", "RealOpc", "==", "<STR_LIT>", "||", "TableEntry", "->", "RealOpc", "==", "<STR_LIT>", ")", "{", "assert", "(", "AM6Offset", ".", "getReg", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMExpandPseudoInsts21", "Func": "ExpandVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1909, "Length": 212, "Cover_Rate": 0.3122238586156112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "reg", "==", "reg2", ")", "reg", "=", "gen_raw_REG", "(", "GET_MODE", "(", "reg", ")", ",", "REGNO", "(", "reg", ")", ")", ";", "if", "(", "reg", "==", "rreg", ")", "reg", "=", "gen_raw_REG", "(", "GET_MODE", "(", "reg", ")", ",", "REGNO", "(", "reg", ")", ")", ";", "real", "=", "copy_rtx", "(", "PATTERN", "(", "insn", ")", ")", ";", "if", "(", "reg2", "!=", "NULL_RTX", ")", "real", "=", "replace_rtx", "(", "real", ",", "reg2", ",", "rreg", ")", ";", "if", "(", "REGNO", "(", "reg", ")", "==", "STACK_POINTER_REGNUM", ")", "gcc_checking_assert", "(", "val", "==", "<NUM_LIT>", ")", ";", "else", "real", "=", "replace_rtx", "(", "real", ",", "reg", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "gen_rtx_REG", "(", "Pmode", ",", "STACK_POINTER_REGNUM", ")", ",", "GEN_INT", "(", "val", ")", ")", ")", ";", "if", "(", "GET_CODE", "(", "real", ")", "==", "SET", ")", "{", "rtx", "set", "=", "real", ";", "temp", "=", "simplify_rtx", "(", "SET_SRC", "(", "set", ")", ")", ";", "if", "(", "temp", ")", "SET_SRC", "(", "set", ")", "=", "temp", ";", "temp", "=", "simplify_rtx", "(", "SET_DEST", "(", "set", ")", ")", ";", "if", "(", "temp", ")", "SET_DEST", "(", "set", ")", "=", "temp", ";", "if", "(", "GET_CODE", "(", "SET_DEST", "(", "set", ")", ")", "==", "MEM", ")", "{", "temp", "=", "simplify_rtx", "(", "XEXP", "(", "SET_DEST", "(", "set", ")", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "temp", ")", "XEXP", "(", "SET_DEST", "(", "set", ")", ",", "<NUM_LIT>", ")", "=", "temp", ";", "}", "}", "else", "{", "int", "i", ";", "gcc_assert", "(", "GET_CODE", "(", "real", ")", "==", "PARALLEL", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "XVECLEN", "(", "real", ",", "<NUM_LIT>", ")", ";", "i", "++", ")", "if", "(", "GET_CODE", "(", "XVECEXP", "(", "real", ",", "<NUM_LIT>", ",", "i", ")", ")", "==", "SET", ")", "{", "rtx", "set", "=", "XVECEXP", "(", "real", ",", "<NUM_LIT>", ",", "i", ")", ";", "temp", "=", "simplify_rtx", "(", "SET_SRC", "(", "set", ")", ")", ";", "if", "(", "temp", ")", "SET_SRC", "(", "set", ")", "=", "temp", ";", "temp", "=", "simplify_rtx", "(", "SET_DEST", "(", "set", ")", ")", ";", "if", "(", "temp", ")", "SET_DEST", "(", "set", ")", "=", "temp", ";", "if", "(", "GET_CODE", "(", "SET_DEST", "(", "set", ")", ")", "==", "MEM", ")", "{", "temp", "=", "simplify_rtx", "(", "XEXP", "(", "SET_DEST", "(", "set", ")", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "temp", ")", "XEXP", "(", "SET_DEST", "(", "set", ")", ",", "<NUM_LIT>", ")", "=", "temp", ";", "}", "RTX_FRAME_RELATED_P", "(", "set", ")", "=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "rs60005", "Func": "rs6000_frame_related", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1910, "Length": 372, "Cover_Rate": 0.7099236641221374, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MachineCombinerPattern", "::", "FMULADDS_OP2", ":", "case", "MachineCombinerPattern", "::", "FMULSUBS_OP1", ":", "case", "MachineCombinerPattern", "::", "FMULSUBS_OP2", ":", "case", "MachineCombinerPattern", "::", "FMULADDD_OP1", ":", "case", "MachineCombinerPattern", "::", "FMULADDD_OP2", ":", "case", "MachineCombinerPattern", "::", "FMULSUBD_OP1", ":", "case", "MachineCombinerPattern", "::", "FMULSUBD_OP2", ":", "case", "MachineCombinerPattern", "::", "FNMULSUBH_OP1", ":", "case", "MachineCombinerPattern", "::", "FNMULSUBS_OP1", ":", "case", "MachineCombinerPattern", "::", "FNMULSUBD_OP1", ":", "case", "MachineCombinerPattern", "::", "FMLAv4i16_indexed_OP1", ":", "case", "MachineCombinerPattern", "::", "FMLAv4i16_indexed_OP2", ":", "case", "MachineCombinerPattern", "::", "FMLAv8i16_indexed_OP1", ":", "case", "MachineCombinerPattern", "::", "FMLAv8i16_indexed_OP2", ":", "case", "MachineCombinerPattern", "::", "FMLAv1i32_indexed_OP1", ":", "case", "MachineCombinerPattern", "::", "FMLAv1i32_indexed_OP2", ":", "case", "MachineCombinerPattern", "::", "FMLAv1i64_indexed_OP1", ":", "case", "MachineCombinerPattern", "::", "FMLAv1i64_indexed_OP2", ":", "case", "MachineCombinerPattern", "::", "FMLAv4f16_OP2", ":", "case", "MachineCombinerPattern", "::", "FMLAv4f16_OP1", ":", "case", "MachineCombinerPattern", "::", "FMLAv8f16_OP1", ":", "case", "MachineCombinerPattern", "::", "FMLAv8f16_OP2", ":", "case", "MachineCombinerPattern", "::", "FMLAv2f32_OP2", ":", "case", "MachineCombinerPattern", "::", "FMLAv2f32_OP1", ":", "case", "MachineCombinerPattern", "::", "FMLAv2f64_OP1", ":", "case", "MachineCombinerPattern", "::", "FMLAv2f64_OP2", ":", "case", "MachineCombinerPattern", "::", "FMLAv2i32_indexed_OP1", ":", "case", "MachineCombinerPattern", "::", "FMLAv2i32_indexed_OP2", ":", "case", "MachineCombinerPattern", "::", "FMLAv2i64_indexed_OP1", ":", "case", "MachineCombinerPattern", "::", "FMLAv2i64_indexed_OP2", ":", "case", "MachineCombinerPattern", "::", "FMLAv4f32_OP1", ":", "case", "MachineCombinerPattern", "::", "FMLAv4f32_OP2", ":", "case", "MachineCombinerPattern", "::", "FMLAv4i32_indexed_OP1", ":", "case", "MachineCombinerPattern", "::", "FMLAv4i32_indexed_OP2", ":", "case", "MachineCombinerPattern", "::", "FMLSv4i16_indexed_OP1", ":", "case", "MachineCombinerPattern", "::", "FMLSv4i16_indexed_OP2", ":", "case", "MachineCombinerPattern", "::", "FMLSv8i16_indexed_OP1", ":", "case", "MachineCombinerPattern", "::", "FMLSv8i16_indexed_OP2", ":", "case", "MachineCombinerPattern", "::", "FMLSv1i32_indexed_OP2", ":", "case", "MachineCombinerPattern", "::", "FMLSv1i64_indexed_OP2", ":", "case", "MachineCombinerPattern", "::", "FMLSv2i32_indexed_OP2", ":"], "ground_truth": ["case", "MachineCombinerPattern", "::", "FMLSv2i64_indexed_OP2", ":"], "File": "AArch64InstrInfo124", "Func": "isThroughputPattern", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1911, "Length": 210, "Cover_Rate": 0.695364238410596, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ASM_GENERATE_INTERNAL_LABEL", "(", "label", ",", "<STR_LIT>", ",", "labelno", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "op", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "Pmode", ",", "RETURN_REGNUM", ")", ";", "op", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "Pmode", ",", "STACK_POINTER_REGNUM", ")", ";", "op", "[", "<NUM_LIT>", "]", "=", "gen_rtx_MEM", "(", "Pmode", ",", "plus_constant", "(", "op", "[", "<NUM_LIT>", "]", ",", "UNITS_PER_WORD", ")", ")", ";", "op", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "op", "[", "<NUM_LIT>", "]", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "label", ")", ";", "SYMBOL_REF_FLAGS", "(", "op", "[", "<NUM_LIT>", "]", ")", "=", "SYMBOL_FLAG_LOCAL", ";", "op", "[", "<NUM_LIT>", "]", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "<STR_LIT>", ")", ";", "if", "(", "flag_pic", ")", "{"], "ground_truth": ["op", "[", "<NUM_LIT>", "]", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "op", "[", "<NUM_LIT>", "]", ")", ",", "UNSPEC_PLT", ")", ";"], "File": "s3903", "Func": "s390_function_profiler", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1912, "Length": 133, "Cover_Rate": 0.3159144893111639, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "mi", "->", "isTerminator", "(", ")", "||", "mi", "->", "isReturn", "(", ")", "||", "mi", "->", "isBundle", "(", ")", ")", "continue", ";", "switch", "(", "mi", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "rewriteBranch", "(", "mi", ",", "<STR_LIT>", ",", "dbb", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "rewriteBranch", "(", "mi", ",", "<STR_LIT>", ",", "dbb", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "rewriteBranch", "(", "mi", ",", "<STR_LIT>", ",", "dbb", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "rewriteBranch", "(", "mi", ",", "<STR_LIT>", ",", "dbb", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "rewriteBranch", "(", "mi", ",", "<STR_LIT>", ",", "dbb", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "rewriteBranch", "(", "mi", ",", "<STR_LIT>", ",", "dbb", ")", ";", "break", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "PatmosFunctionSplitter", "Func": "rewriteEdge", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 1913, "Length": 119, "Cover_Rate": 0.36615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_popcnt_epi16", "(", "__mmask8", "__U", ",", "__m128i", "__A", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_vpopcountw_v8hi_mask", "(", "(", "__v8hi", ")", "__A", ",", "(", "__v8hi", ")", "_mm_setzero_si128", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512bitalgintrin", "Func": "_mm_maskz_popcnt_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1914, "Length": 47, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "SplatImm", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getSExtValue", "(", ")", ";", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "SplatImm", ")", ")", "return", "false", ";"], "ground_truth": ["SplatVal", "=", "CurDAG", "->", "getTargetConstant", "(", "SplatImm", ",", "SDLoc", "(", "N", ")", ",", "Subtarget", "->", "getXLenVT", "(", ")", ")", ";"], "File": "RISCVISelDAGToDAG2", "Func": "selectVSplatUimm5", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1915, "Length": 54, "Cover_Rate": 0.48214285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>CCState", "CCInfo", "=", "static_cast", "<", "<ISA_LIT>CCState", "&", ">", "(", "State", ")", ";", "static", "const", "MCPhysReg", "DataRegList", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "static", "const", "MCPhysReg", "AddrRegList", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "}", ";", "auto", "I", "=", "CCInfo", ".", "F", ".", "arg_begin", "(", ")", ";", "int", "No", "=", "ValNo", ";", "while", "(", "No", ">", "<NUM_LIT>", ")", "{", "No", "-=", "I", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "I", "++", ";", "}"], "ground_truth": ["bool", "IsPtr", "=", "I", "!=", "CCInfo", ".", "F", ".", "arg_end", "(", ")", "&&", "I", "->", "getType", "(", ")", "->", "isPointerTy", "(", ")", ";"], "File": "M68kCallingConv3", "Func": "CC_M68k_Any_AssignToReg", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1916, "Length": 114, "Cover_Rate": 0.5302325581395348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "vec_bint4", "vec_unpackh", "(", "vec_bshort8", "a", ")", "{", "return", "(", "(", "vec_bint4", ")", "(", "vec_unpackh", "(", "(", "vec_short8", ")", "(", "a", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "vmx2spu", "Func": "vec_unpackh", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1917, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "int", "vec_all_lt", "(", "vec_float4", "a", ",", "vec_float4", "b", ")", "{", "return", "(", "(", "int", ")", "(", "spu_extract", "(", "spu_gather", "(", "spu_cmpgt", "(", "b", ",", "a", ")", ")", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "vmx2spu", "Func": "vec_all_lt", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1918, "Length": 38, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint8x16_t", "__res", "=", "__builtin_mve_vddupq_n_uv16qi", "(", "*", "__a", ",", "__imm", ")", ";", "*", "__a", "-=", "__imm", "*", "<NUM_LIT>", ";"], "ground_truth": ["return", "__res", ";"], "File": "arm", "Func": "mve___arm_vddupq_wb_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1919, "Length": 21, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterAsmTargetStreamer", "(", "*", "T", ",", "create<ISA_LIT>AsmTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "*", "T", ",", "create<ISA_LIT>MCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "*", "T", ",", "create<ISA_LIT>MCInstPrinter", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCAsmBackend", "(", "*", "T", ",", "create<ISA_LIT>AsmBackend", ")", ";"], "File": "Nios2MCTargetDesc3", "Func": "LLVMInitializeNios2TargetMC", "Target": "Nios2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1920, "Length": 40, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>BaseInstrInfo", "::", "buildOutlinedFrame", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineFunction", "&", "MF", ",", "const", "outliner", "::", "OutlinedFunction", "&", "OF", ")", "const", "{", "if", "(", "OF", ".", "FrameConstructionID", "==", "MachineOutlinerThunk", ")", "{", "MachineInstr", "*", "Call", "=", "&", "*", "--", "MBB", ".", "instr_end", "(", ")", ";", "bool", "isThumb", "=", "Subtarget", ".", "isThumb", "(", ")", ";", "unsigned", "FuncOp", "=", "isThumb", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "unsigned", "Opc", "=", "Call", "->", "getOperand", "(", "FuncOp", ")", ".", "isReg", "(", ")", "?", "isThumb", "?", "<STR_LIT>", ":", "<STR_LIT>", ":", "isThumb", "?", "Subtarget", ".", "isTargetMachO", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ":", "<STR_LIT>", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBB", ".", "end", "(", ")", ",", "DebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ")", ".", "add", "(", "Call", "->", "getOperand", "(", "FuncOp", ")", ")", ";", "if", "(", "isThumb", "&&", "!", "Call", "->", "getOperand", "(", "FuncOp", ")", ".", "isReg", "(", ")", ")", "MIB", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "Call", "->", "eraseFromParent", "(", ")", ";", "}", "auto", "IsNonTailCall", "=", "[", "]", "(", "MachineInstr", "&", "MI", ")", "{", "return", "MI", ".", "isCall", "(", ")", "&&", "!", "MI", ".", "isReturn", "(", ")", ";"], "ground_truth": ["}", ";"], "File": "ARMBaseInstrInfo110", "Func": "buildOutlinedFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1921, "Length": 189, "Cover_Rate": 0.4621026894865526, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TT", ".", "size", "(", ")", ">=", "<NUM_LIT>", "&&", "std", "::", "string", "(", "TT", ".", "begin", "(", ")", ",", "TT", ".", "begin", "(", ")", "+", "<NUM_LIT>", ")", "==", "<STR_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "TT", ".", "size", "(", ")", ">=", "<NUM_LIT>", "&&", "std", "::", "string", "(", "TT", ".", "begin", "(", ")", ",", "TT", ".", "begin", "(", ")", "+", "<NUM_LIT>", ")", "==", "<STR_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "TT", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "std", "::", "string", "(", "TT", ".", "begin", "(", ")", ",", "TT", ".", "begin", "(", ")", "+", "<NUM_LIT>", ")", "==", "<STR_LIT>", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "MipsTargetMachine22", "Func": "getModuleMatchQuality", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1922, "Length": 105, "Cover_Rate": 0.8203125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printOffset1", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", "{", "O", "<<", "<STR_LIT>", ";", "printU8ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter45", "Func": "printOffset1", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1923, "Length": 47, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>BaseInstrInfo", "::", "isPredicated", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "if", "(", "MI", "->", "isBundle", "(", ")", ")", "{", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "MI", ";", "MachineBasicBlock", "::", "const_instr_iterator", "E", "=", "MI", "->", "getParent", "(", ")", "->", "instr_end", "(", ")", ";", "while", "(", "++", "I", "!=", "E", "&&", "I", "->", "isInsideBundle", "(", ")", ")", "{", "int", "PIdx", "=", "I", "->", "findFirstPredOperandIdx", "(", ")", ";"], "ground_truth": ["if", "(", "PIdx", "!=", "-", "<NUM_LIT>", "&&", "I", "->", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", "!=", "<STR_LIT>", ")", "return", "true", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "isPredicated", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1924, "Length": 89, "Cover_Rate": 0.7007874015748031, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "X", "(", "The<ISA_LIT>leTarget", ")", ";", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "Y", "(", "The<ISA_LIT>beTarget", ")", ";"], "ground_truth": ["RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "Z", "(", "The<ISA_LIT>Target", ")", ";"], "File": "BPFTargetMachine (2)", "Func": "LLVMInitializeBPFTarget", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1925, "Length": 27, "Cover_Rate": 0.8181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MEM_P", "(", "x", ")", ")", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "y", "=", "x", ";", "if", "(", "TARGET_CMODEL", "!=", "CMODEL_SMALL", "&&", "GET_CODE", "(", "y", ")", "==", "LO_SUM", ")", "y", "=", "XEXP", "(", "y", ",", "<NUM_LIT>", ")", ";", "offset", "=", "NULL_RTX", ";", "if", "(", "GET_CODE", "(", "y", ")", "==", "PLUS", "&&", "GET_MODE", "(", "y", ")", "==", "Pmode", "&&", "CONST_INT_P", "(", "XEXP", "(", "y", ",", "<NUM_LIT>", ")", ")", ")", "{", "offset", "=", "XEXP", "(", "y", ",", "<NUM_LIT>", ")", ";", "y", "=", "XEXP", "(", "y", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "GET_CODE", "(", "y", ")", "==", "UNSPEC", "&&", "XINT", "(", "y", ",", "<NUM_LIT>", ")", "==", "UNSPEC_TOCREL", ")", "{", "y", "=", "XVECEXP", "(", "y", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "TARGET_XCOFF", "&&", "GET_CODE", "(", "y", ")", "==", "SYMBOL_REF", "&&", "CONSTANT_POOL_ADDRESS_P", "(", "y", ")", "&&", "rs6000_real_tls_symbol_ref_p", "(", "get_pool_constant", "(", "y", ")", ")", ")", "return", "orig_x", ";", "if", "(", "offset", "!=", "NULL_RTX", ")", "y", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "y", ",", "offset", ")", ";", "if", "(", "!", "MEM_P", "(", "orig_x", ")", ")", "return", "y", ";", "else", "return", "replace_equiv_address_nv", "(", "orig_x", ",", "y", ")", ";", "}", "if", "(", "TARGET_MACHO", "&&", "GET_CODE", "(", "orig_x", ")", "==", "LO_SUM", "&&", "GET_CODE", "(", "XEXP", "(", "orig_x", ",", "<NUM_LIT>", ")", ")", "==", "CONST", ")", "{", "y", "=", "XEXP", "(", "XEXP", "(", "orig_x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "GET_CODE", "(", "y", ")", "==", "UNSPEC", "&&", "XINT", "(", "y", ",", "<NUM_LIT>", ")", "==", "UNSPEC_MACHOPIC_OFFSET", ")", "return", "XVECEXP", "(", "y", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "powerpcspe", "Func": "rs6000_delegitimize_address", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1926, "Length": 253, "Cover_Rate": 0.8908450704225352, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "force", "=", "is_costly_group", "(", "group_insns", ",", "next_insn", ")", ";", "if", "(", "!", "force", ")", "return", "can_issue_more", ";", "if", "(", "sched_verbose", ">", "<NUM_LIT>", ")", "fprintf", "(", "dump", ",", "<STR_LIT>", ",", "*", "group_count", ",", "can_issue_more", ")", ";", "if", "(", "rs6000_sched_insert_nops", "==", "sched_finish_regroup_exact", ")", "{", "if", "(", "*", "group_end", ")", "can_issue_more", "=", "<NUM_LIT>", ";", "if", "(", "can_issue_more", "&&", "!", "is_branch_slot_insn", "(", "next_insn", ")", ")", "can_issue_more", "--", ";", "while", "(", "can_issue_more", ">", "<NUM_LIT>", ")", "{", "nop", "=", "gen_nop", "(", ")", ";", "emit_insn_before", "(", "nop", ",", "next_insn", ")", ";", "can_issue_more", "--", ";", "}", "*", "group_end", "=", "true", ";", "return", "<NUM_LIT>", ";", "}", "if", "(", "rs6000_sched_insert_nops", "<", "sched_finish_regroup_exact", ")", "{", "int", "n_nops", "=", "rs6000_sched_insert_nops", ";", "if", "(", "can_issue_more", "==", "<NUM_LIT>", ")", "can_issue_more", "=", "issue_rate", ";", "can_issue_more", "--", ";", "if", "(", "can_issue_more", "==", "<NUM_LIT>", ")", "{", "can_issue_more", "=", "issue_rate", "-", "<NUM_LIT>", ";", "(", "*", "group_count", ")", "++", ";", "end", "=", "true", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "issue_rate", ";", "i", "++", ")", "{", "group_insns", "[", "i", "]", "=", "<NUM_LIT>", ";", "}", "}", "while", "(", "n_nops", ">", "<NUM_LIT>", ")", "{", "nop", "=", "gen_nop", "(", ")", ";"], "ground_truth": ["emit_insn_before", "(", "nop", ",", "next_insn", ")", ";"], "File": "rs60003", "Func": "force_new_group", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1927, "Length": 188, "Cover_Rate": 0.46078431372549017, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Idx", "==", "<NUM_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Vec", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ";", "EVT", "EltVT", "=", "<STR_LIT>", ";", "SDValue", "Extract", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "EltVT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Assert", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "EltVT", ",", "Extract", ",", "DAG", ".", "getValueType", "(", "VT", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Assert", ")", ";", "}", "else", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "unsigned", "Idx", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Idx", "==", "<NUM_LIT>", ")", "return", "Op", ";", "int", "Mask", "[", "<NUM_LIT>", "]", "=", "{", "static_cast", "<", "int", ">", "(", "Idx", ")", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "EVT", "VVT", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "SDValue", "Vec", "=", "DAG", ".", "getVectorShuffle", "(", "VVT", ",", "dl", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getUNDEF", "(", "VVT", ")", ",", "Mask", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Vec", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{"], "ground_truth": ["unsigned", "Idx", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";"], "File": "X86ISelLowering114", "Func": "LowerEXTRACT_VECTOR_ELT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1928, "Length": 282, "Cover_Rate": 0.40869565217391307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Blend1", "&=", "(", "M", "==", "(", "Lane", "+", "Elt", ")", ")", ";", "assert", "(", "Lane", "<=", "M", "&&", "M", "<", "(", "Lane", "+", "NumEltsPerLane", ")", "&&", "<STR_LIT>", ")", ";", "M", "=", "M", "%", "NumEltsPerLane", ";", "Range1", ".", "first", "=", "std", "::", "min", "(", "Range1", ".", "first", ",", "M", ")", ";", "Range1", ".", "second", "=", "std", "::", "max", "(", "Range1", ".", "second", ",", "M", ")", ";", "}", "else", "{", "M", "-=", "NumElts", ";", "Blend2", "&=", "(", "M", "==", "(", "Lane", "+", "Elt", ")", ")", ";", "assert", "(", "Lane", "<=", "M", "&&", "M", "<", "(", "Lane", "+", "NumEltsPerLane", ")", "&&", "<STR_LIT>", ")", ";", "M", "=", "M", "%", "NumEltsPerLane", ";", "Range2", ".", "first", "=", "std", "::", "min", "(", "Range2", ".", "first", ",", "M", ")", ";", "Range2", ".", "second", "=", "std", "::", "max", "(", "Range2", ".", "second", ",", "M", ")", ";", "}", "}", "}", "if", "(", "!", "(", "<NUM_LIT>", "<=", "Range1", ".", "first", "&&", "Range1", ".", "second", "<", "NumEltsPerLane", ")", "||", "!", "(", "<NUM_LIT>", "<=", "Range2", ".", "first", "&&", "Range2", ".", "second", "<", "NumEltsPerLane", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", ">", "<NUM_LIT>", "&&", "(", "Blend1", "||", "Blend2", ")", ")", "return", "SDValue", "(", ")", ";", "auto", "RotateAndPermute", "=", "[", "&", "]", "(", "SDValue", "Lo", ",", "SDValue", "Hi", ",", "int", "RotAmt", ",", "int", "Ofs", ")", "{", "MVT", "ByteVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", ";", "SDValue", "Rotate", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ByteVT", ",", "DAG", ".", "getBitcast", "(", "ByteVT", ",", "Hi", ")", ",", "DAG", ".", "getBitcast", "(", "ByteVT", ",", "Lo", ")", ",", "DAG", ".", "getConstant", "(", "Scale", "*", "RotAmt", ",", "DL", ",", "<STR_LIT>", ")", ")", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "PermMask", "(", "NumElts", ",", "SM_SentinelUndef", ")", ";", "for", "(", "int", "Lane", "=", "<NUM_LIT>", ";", "Lane", "!=", "NumElts", ";", "Lane", "+=", "NumEltsPerLane", ")", "{", "for", "(", "int", "Elt", "=", "<NUM_LIT>", ";", "Elt", "!=", "NumEltsPerLane", ";", "++", "Elt", ")", "{", "int", "M", "=", "Mask", "[", "Lane", "+", "Elt", "]", ";"], "ground_truth": ["if", "(", "M", "<", "<NUM_LIT>", ")", "continue", ";"], "File": "X86ISelLowering108", "Func": "lowerShuffleAsByteRotateAndPermute", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1929, "Length": 348, "Cover_Rate": 0.4793388429752066, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "unicosmk_output_dex", "(", "FILE", "*", "file", ")", "{", "struct", "unicosmk_dex", "*", "dex", ";", "int", "i", ";", "if", "(", "unicosmk_dex_list", "==", "NULL", ")", "return", ";"], "ground_truth": ["fprintf", "(", "file", ",", "<STR_LIT>", ")", ";"], "File": "alpha3", "Func": "unicosmk_output_dex", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1930, "Length": 32, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IsEligibleForTailCallOptimization", "(", "const", "<ISA_LIT>CC", "&", "<ISA_LIT>CCInfo", ",", "unsigned", "NextStackOffset", ",", "const", "<ISA_LIT>FunctionInfo", "&", "FI", ")", "const", "{", "if", "(", "!", "Enable<ISA_LIT>TailCalls", ")", "return", "false", ";"], "ground_truth": ["if", "(", "Subtarget", "->", "in<ISA_LIT>16Mode", "(", ")", ")", "return", "false", ";"], "File": "MipsISelLowering101", "Func": "IsEligibleForTailCallOptimization", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1931, "Length": 36, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "len", "==", "<NUM_LIT>", ")", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "if", "(", "speed", ")", "{", "int", "n", "=", "(", "len", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "if", "(", "xtensa_is_insn_L32R_p", "(", "insn", ")", ")", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", "+", "xtensa_extra_l32r_costs", ")", ";", "switch", "(", "get_attr_type", "(", "insn", ")", ")", "{", "case", "TYPE_STORE", ":", "case", "TYPE_MOVE", ":", "case", "TYPE_ARITH", ":", "case", "TYPE_MULTI", ":", "case", "TYPE_NOP", ":", "case", "TYPE_FSTORE", ":", "return", "COSTS_N_INSNS", "(", "n", ")", ";", "case", "TYPE_LOAD", ":", "return", "COSTS_N_INSNS", "(", "n", "-", "<NUM_LIT>", "+", "<NUM_LIT>", ")", ";", "case", "TYPE_JUMP", ":", "case", "TYPE_CALL", ":", "return", "COSTS_N_INSNS", "(", "n", "-", "<NUM_LIT>", "+", "<NUM_LIT>", ")", ";", "case", "TYPE_FCONV", ":", "case", "TYPE_FLOAD", ":", "case", "TYPE_MUL16", ":", "case", "TYPE_MUL32", ":", "case", "TYPE_RSR", ":", "return", "COSTS_N_INSNS", "(", "n", "*", "<NUM_LIT>", ")", ";", "case", "TYPE_FMADD", ":", "return", "COSTS_N_INSNS", "(", "n", "*", "<NUM_LIT>", ")", ";", "case", "TYPE_DIV32", ":", "return", "COSTS_N_INSNS", "(", "n", "*", "<NUM_LIT>", ")", ";", "default", ":", "break", ";"], "ground_truth": ["}"], "File": "xtensa1", "Func": "xtensa_insn_cost", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1932, "Length": 154, "Cover_Rate": 0.6416666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Data", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "VTSDNode", "*", "BaseType", "=", "cast", "<", "VTSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "DebugLoc", "DL", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "EVT", "DVT", "=", "Data", ".", "getValueType", "(", ")", ";", "EVT", "BVT", "=", "BaseType", "->", "getVT", "(", ")", ";", "unsigned", "baseBits", "=", "BVT", ".", "getScalarType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "unsigned", "srcBits", "=", "DVT", ".", "isSimple", "(", ")", "?", "DVT", ".", "getScalarType", "(", ")", ".", "getSizeInBits", "(", ")", ":", "<NUM_LIT>", ";", "unsigned", "shiftBits", "=", "srcBits", "-", "baseBits", ";", "if", "(", "srcBits", "<", "<NUM_LIT>", ")", "{", "EVT", "IVT", "=", "genIntType", "(", "<NUM_LIT>", ",", "DVT", ".", "isVector", "(", ")", "?", "DVT", ".", "getVectorNumElements", "(", ")", ":", "<NUM_LIT>", ")", ";", "Data", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "IVT", ",", "Data", ")", ";", "shiftBits", "=", "<NUM_LIT>", "-", "baseBits", ";"], "ground_truth": ["DVT", "=", "IVT", ";"], "File": "AMDILISelLowering", "Func": "LowerSIGN_EXTEND_INREG", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1933, "Length": 149, "Cover_Rate": 0.596, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "has<ISA_LIT>64r2", "(", ")", "const", "{"], "ground_truth": ["return", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ";"], "File": "MipsAsmParser (2)4", "Func": "hasMips64r2", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1934, "Length": 18, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "(", "GET_CODE", "(", "SET_DEST", "(", "exp", ")", ")", "==", "REG", "||", "GET_CODE", "(", "SET_DEST", "(", "exp", ")", ")", "==", "MEM", ")", "&&", "GET_CODE", "(", "SET_SRC", "(", "exp", ")", ")", "!=", "PC", "&&", "(", "GET_MODE", "(", "SET_DEST", "(", "exp", ")", ")", "==", "HImode", "||", "GET_MODE", "(", "SET_DEST", "(", "exp", ")", ")", "==", "QImode", ")", "&&", "(", "GET_CODE", "(", "SET_SRC", "(", "exp", ")", ")", "==", "PLUS", "||", "GET_CODE", "(", "SET_SRC", "(", "exp", ")", ")", "==", "MINUS", "||", "GET_CODE", "(", "SET_SRC", "(", "exp", ")", ")", "==", "AND", "||", "GET_CODE", "(", "SET_SRC", "(", "exp", ")", ")", "==", "IOR", "||", "GET_CODE", "(", "SET_SRC", "(", "exp", ")", ")", "==", "XOR", "||", "GET_CODE", "(", "SET_SRC", "(", "exp", ")", ")", "==", "NOT", "||", "GET_CODE", "(", "SET_SRC", "(", "exp", ")", ")", "==", "NEG", "||", "GET_CODE", "(", "SET_SRC", "(", "exp", ")", ")", "==", "REG", "||", "GET_CODE", "(", "SET_SRC", "(", "exp", ")", ")", "==", "MEM", ")", ")", "{", "cc_status", ".", "flags", "=", "<NUM_LIT>", ";", "cc_status", ".", "value1", "=", "SET_SRC", "(", "exp", ")", ";", "cc_status", ".", "value2", "=", "SET_DEST", "(", "exp", ")", ";", "if", "(", "cc_status", ".", "value1", "&&", "GET_CODE", "(", "cc_status", ".", "value1", ")", "==", "REG", "&&", "cc_status", ".", "value2", "&&", "reg_overlap_mentioned_p", "(", "cc_status", ".", "value1", ",", "cc_status", ".", "value2", ")", ")", "cc_status", ".", "value2", "=", "<NUM_LIT>", ";", "if", "(", "cc_status", ".", "value1", "&&", "GET_CODE", "(", "cc_status", ".", "value1", ")", "==", "MEM", "&&", "cc_status", ".", "value2", "&&", "GET_CODE", "(", "cc_status", ".", "value2", ")", "==", "MEM", ")", "cc_status", ".", "value2", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "GET_CODE", "(", "SET_SRC", "(", "exp", ")", ")", "==", "CALL", ")", "{"], "ground_truth": ["CC_STATUS_INIT", ";"], "File": "pdp113", "Func": "notice_update_cc_on_set", "Target": "pdp11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1935, "Length": 262, "Cover_Rate": 0.6616161616161617, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "!", "MRI", "->", "hasOneDef", "(", "Reg", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printReg", "(", "Reg", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "<<", "<STR_LIT>", ")", ";", "}", "assert", "(", "MRI", "->", "hasOneDef", "(", "Reg", ")", "&&", "<STR_LIT>", ")", ";", "MachineOperand", "*", "Def", "=", "&", "(", "*", "(", "MRI", "->", "def_begin", "(", "Reg", ")", ")", ")", ";", "MachineOperand", "*", "UseOperand", "=", "&", "(", "RI", ")", ";", "bool", "UseIsOutsideDefMBB", "=", "Def", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "!=", "MBB", ";"], "ground_truth": ["if", "(", "UseIsOutsideDefMBB", "&&", "UseOperand", "->", "isKill", "(", ")", ")", "{"], "File": "AMDGPUMachineCFGStructurizer1", "Func": "removeFalseRegisterKills", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1936, "Length": 100, "Cover_Rate": 0.31645569620253167, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "Bits", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "FP", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Bits", ")", ";", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "FP", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "FP", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "return", "FP", ";", "}", "assert", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "MachineFrameInfo", "*", "FrameInfo", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "int", "FrameIdx", "=", "FrameInfo", "->", "CreateStackObject", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "MVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", ")", ";", "SDValue", "FIdx", "=", "DAG", ".", "getFrameIndex", "(", "FrameIdx", ",", "PtrVT", ")", ";"], "ground_truth": ["SDValue", "Ext64", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "PPCISelLowering123", "Func": "LowerSINT_TO_FP", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1937, "Length": 179, "Cover_Rate": 0.45897435897435895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_rsqrt14_sd", "(", "__m128d", "__A", ",", "__m128d", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128d", ")", "__builtin_ia32_rsqrt14sd", "(", "(", "__v2df", ")", "__B", ",", "(", "__v2df", ")", "__A", ")", ";"], "File": "avx512fintrin", "Func": "_mm_rsqrt14_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1938, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "cast", "<", "MCSymbolELF", ">", "(", "Symbol", ")", "->", "setOther", "(", "ELF", "::", "STO_AARCH64_VARIANT_PCS", ")", ";"], "ground_truth": ["}"], "File": "AArch64ELFStreamer11", "Func": "emitDirectiveVariantPCS", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1939, "Length": 16, "Cover_Rate": 0.6153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "read_vl_insn_p", "(", "i", "->", "rtl", "(", ")", ")", ")", "continue", ";", "if", "(", "find_access", "(", "i", "->", "defs", "(", ")", ",", "REGNO", "(", "dem", ".", "get_avl", "(", ")", ")", ")", ")", "return", "false", ";", "if", "(", "dest", "&&", "find_access", "(", "i", "->", "defs", "(", ")", ",", "REGNO", "(", "dest", ")", ")", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "riscv-vsetvl", "Func": "available_occurrence_p", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1940, "Length": 58, "Cover_Rate": 0.35802469135802467, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EmitIMM", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "&", "CurByte", ",", "raw_ostream", "&", "OS", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{"], "ground_truth": ["default", ":", "break", ";"], "File": "MBlazeMCCodeEmitter2", "Func": "EmitIMM", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1941, "Length": 30, "Cover_Rate": 0.3488372093023256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "abs", "(", "complow", "-", "x", ")", "<=", "abs", "(", "comphigh", "-", "x", ")", ")", "return", "complow", ";"], "ground_truth": ["else", "return", "comphigh", ";"], "File": "AlphaISelDAGToDAG3", "Func": "getNearPower2", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1942, "Length": 23, "Cover_Rate": 0.32857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "NumElems", "/", "<NUM_LIT>", ",", "e", "=", "NumElems", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "!", "isUndefOrEqual", "(", "Mask", "[", "i", "]", ",", "i", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "X86ISelLowering82", "Func": "isMOVLPMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1943, "Length": 40, "Cover_Rate": 0.31496062992125984, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__aarch64_vset_lane_any", "(", "__aarch64_vget_lane_any", "(", "__b", ",", "__lane2", ")", ",", "__a", ",", "__lane1", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vcopy_laneq_p16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1944, "Length": 16, "Cover_Rate": 0.48484848484848486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Ptr", ")", ",", "Ptr", ".", "getValueType", "(", ")", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "SRLPad", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "R600ISelLowering", "Func": "stackPtrToRegIndex", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1945, "Length": 41, "Cover_Rate": 0.43157894736842106, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "union", "{", "bfloat16x8x4_t", "__i", ";", "__builtin_neon_xi", "__o", ";", "}", "__bu", "=", "{", "__val", "}", ";", "return", "__builtin_neon_vst4v8bf", "(", "__ptr", ",", "__bu", ".", "__o", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vst4q_bf16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1946, "Length": 26, "Cover_Rate": 0.7222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", "->", "hasV6Ops", "(", ")", "&&", "!", "Subtarget", "->", "isThumb", "(", ")", ")", "{", "Function", "*", "MCR", "=", "llvm", "::", "<STR_LIT>", "(", "M", ",", "<STR_LIT>", ")", ";", "Value", "*", "args", "[", "<NUM_LIT>", "]", "=", "{", "Builder", ".", "getInt32", "(", "<NUM_LIT>", ")", ",", "Builder", ".", "getInt32", "(", "<NUM_LIT>", ")", ",", "Builder", ".", "getInt32", "(", "<NUM_LIT>", ")", ",", "Builder", ".", "getInt32", "(", "<NUM_LIT>", ")", ",", "Builder", ".", "getInt32", "(", "<NUM_LIT>", ")", ",", "Builder", ".", "getInt32", "(", "<NUM_LIT>", ")", "}", ";", "return", "Builder", ".", "CreateCall", "(", "MCR", ",", "args", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMISelLowering (2)2", "Func": "makeDMB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1947, "Length": 93, "Cover_Rate": 0.4492753623188406, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Disassembler", "*", "Dis", "=", "static_cast", "<", "const", "<ISA_LIT>Disassembler", "*", ">", "(", "D", ")", ";", "const", "MCRegisterInfo", "*", "RegInfo", "=", "Dis", "->", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";"], "ground_truth": ["return", "RegInfo", "->", "getRegClass", "(", "RC", ")", ".", "getRegister", "(", "RegNo", ")", ";"], "File": "AArch64Disassembler32", "Func": "getReg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1948, "Length": 43, "Cover_Rate": 0.7166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "temp_reg", "=", "NULL", ";", "if", "(", "rl78_far_p", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "temp_reg", "=", "operands", "[", "<NUM_LIT>", "]", ";", "operands", "[", "<NUM_LIT>", "]", "=", "gen_reg_rtx", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "did", "=", "<NUM_LIT>", ";", "}", "if", "(", "!", "did", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["emit_insn", "(", "gen", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";"], "File": "rl78", "Func": "rl78_force_nonfar_2", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1949, "Length": 68, "Cover_Rate": 0.6181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasResetReferenceBitsMultiple", "(", ")", "const", "{"], "ground_truth": ["return", "HasResetReferenceBitsMultiple", ";"], "File": "SystemZSubtarget", "Func": "hasResetReferenceBitsMultiple", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1950, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "PFetchInstrID", "=", "PrefInfo", ".", "InstructionID", ";", "int64_t", "Delta", "=", "PrefInfo", ".", "Delta", ";", "const", "MCInstrDesc", "&", "Desc", "=", "TII", "->", "get", "(", "PFetchInstrID", ")", ";", "MachineInstr", "*", "PFetch", "=", "MF", ".", "CreateMachineInstr", "(", "Desc", ",", "Current", "->", "getDebugLoc", "(", ")", ",", "true", ")", ";", "MachineInstrBuilder", "MIB", "(", "MF", ",", "PFetch", ")", ";", "static_assert", "(", "<STR_LIT>", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "==", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "MIB", ".", "addReg", "(", "Current", "->", "getOperand", "(", "MemOpOffset", "+", "<STR_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "Current", "->", "getOperand", "(", "MemOpOffset", "+", "<STR_LIT>", ")", ".", "getImm", "(", ")", ")", ".", "addReg", "(", "Current", "->", "getOperand", "(", "MemOpOffset", "+", "<STR_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "Current", "->", "getOperand", "(", "MemOpOffset", "+", "<STR_LIT>", ")", ".", "getImm", "(", ")", "+", "Delta", ")", ".", "addReg", "(", "Current", "->", "getOperand", "(", "MemOpOffset", "+", "<STR_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "Current", "->", "memoperands_empty", "(", ")", ")", "{", "MachineMemOperand", "*", "CurrentOp", "=", "*", "(", "Current", "->", "memoperands_begin", "(", ")", ")", ";", "MIB", ".", "addMemOperand", "(", "MF", ".", "getMachineMemOperand", "(", "CurrentOp", ",", "CurrentOp", "->", "getOffset", "(", ")", "+", "Delta", ",", "CurrentOp", "->", "getSize", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "X86InsertPrefetch3", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1951, "Length": 212, "Cover_Rate": 0.4598698481561822, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "isImplicit", "(", ")", ")", "continue", ";", "if", "(", "(", "int", ")", "i", "!=", "OpNum", "+", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "i", ")", ";", "}"], "ground_truth": ["O", "<<", "<STR_LIT>", ";"], "File": "ARMAsmPrinter66", "Func": "printRegisterList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1952, "Length": 42, "Cover_Rate": 0.4883720930232558, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "DstReg", "-", "SrcReg", ")", "&", "<NUM_LIT>", ")", "<", "NumRegs", ";"], "ground_truth": ["}"], "File": "RISCVInstrInfo (2)", "Func": "forwardCopyWillClobberTuple", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1953, "Length": 14, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TII", "=", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "STM", ".", "getInstrInfo", "(", ")", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "LIS", "=", "&", "getAnalysis", "<", "LiveIntervals", ">", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "assert", "(", "!", "MRI", "->", "isSSA", "(", ")", ")", ";"], "ground_truth": ["bool", "Modified", "=", "false", ";"], "File": "SILoadStoreOptimizer19", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1954, "Length": 59, "Cover_Rate": 0.5130434782608696, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", "{", "std", "::", "string", "CPUName", "=", "<STR_LIT>", ";", "ParseSubtargetFeatures", "(", "CPUName", ",", "FS", ")", ";"], "ground_truth": ["}"], "File": "AZPRSubtarget", "Func": "AZPRSubtarget", "Target": "AZPR", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1955, "Length": 50, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "TSInfo", ";"], "ground_truth": ["}"], "File": "Dcpu16TargetMachine (2)", "Func": "getSelectionDAGInfo", "Target": "Dcpu16", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1956, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Register", ")", ")", ";", "return", "Success", ";"], "ground_truth": ["}"], "File": "AArch64Disassembler24", "Func": "DecodeDDDDRegisterClass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1957, "Length": 16, "Cover_Rate": 0.3018867924528302, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "Error", "=", "nullptr", ";"], "ground_truth": ["auto", "Val", "=", "Signed", "?", "decodeSLEB128", "(", "Bytes", ".", "data", "(", ")", "+", "Size", ",", "&", "N", ",", "Bytes", ".", "data", "(", ")", "+", "Bytes", ".", "size", "(", ")", ",", "&", "Error", ")", ":", "static_cast", "<", "int64_t", ">", "(", "decodeULEB128", "(", "Bytes", ".", "data", "(", ")", "+", "Size", ",", "&", "N", ",", "Bytes", ".", "data", "(", ")", "+", "Bytes", ".", "size", "(", ")", ",", "&", "Error", ")", ")", ";"], "File": "WebAssemblyDisassembler", "Func": "parseLEBImmediate", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1958, "Length": 76, "Cover_Rate": 0.5846153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "OriginalArgWasFloatVector", "[", "ValNo", "]", ";"], "ground_truth": ["}"], "File": "MipsCCState12", "Func": "WasOriginalArgVectorFloat", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1959, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "InstrItineraryData", "*", "II", "=", "TM", "->", "getInstrItineraryData", "(", ")", ";", "return", "TM", "->", "getSubtarget", "<", "<ISA_LIT>GenSubtargetInfo", ">", "(", ")", ".", "createDFAPacketizer", "(", "II", ")", ";"], "ground_truth": ["}"], "File": "PatmosInstrInfo", "Func": "CreateTargetScheduleState", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 1960, "Length": 27, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "The<ISA_LIT>leTarget", ",", "create<ISA_LIT>MCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "The<ISA_LIT>beTarget", ",", "create<ISA_LIT>MCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "The<ISA_LIT>leTarget", ",", "create<ISA_LIT>leAsmBackend", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "The<ISA_LIT>beTarget", ",", "create<ISA_LIT>beAsmBackend", ")", ";", "TargetRegistry", "::", "RegisterMCObjectStreamer", "(", "The<ISA_LIT>leTarget", ",", "createMCStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCObjectStreamer", "(", "The<ISA_LIT>beTarget", ",", "createMCStreamer", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCInstPrinter", "(", "The<ISA_LIT>leTarget", ",", "create<ISA_LIT>MCInstPrinter", ")", ";"], "File": "AArch64MCTargetDesc18", "Func": "LLVMInitializeAArch64TargetMC", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1961, "Length": 63, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Offset", "=", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "int", "RegisterIndex", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "BaseReg", "=", "getReg", "(", "Decoder", ",", "RC", ",", "RegisterIndex", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "BaseReg", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Offset", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "NyuziDisassembler", "Func": "decodeMemoryOpValue", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1962, "Length": 71, "Cover_Rate": 0.7473684210526316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "!", "tryParseRegisterOperand", "(", "Operands", ",", "is<ISA_LIT>64", "(", ")", ")", ")", "{", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "LParen", ")", ")", "{", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "S", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Dollar", ")", ")", "return", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "tryParseRegisterOperand", "(", "Operands", ",", "is<ISA_LIT>64", "(", ")", ")", ")", "return", "true", ";", "if", "(", "!", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "RParen", ")", ")", "return", "true", ";", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "S", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "return", "false", ";", "}", "StringRef", "Identifier", ";", "if", "(", "Parser", ".", "parseIdentifier", "(", "Identifier", ")", ")", "return", "true", ";", "SMLoc", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "MCSymbol", "*", "Sym", "=", "getContext", "(", ")", ".", "GetOrCreateSymbol", "(", "<STR_LIT>", "+", "Identifier", ")", ";", "const", "MCExpr", "*", "Res", "=", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "getContext", "(", ")", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "Res", ",", "S", ",", "E", ")", ")", ";", "return", "false", ";", "}", "case", "AsmToken", "::", "Identifier", ":", "if", "(", "searchSymbolAlias", "(", "Operands", ",", "<STR_LIT>", ")", ")", "return", "false", ";", "case", "AsmToken", "::", "LParen", ":", "case", "AsmToken", "::", "Minus", ":", "case", "AsmToken", "::", "Plus", ":", "case", "AsmToken", "::", "Integer", ":", "case", "AsmToken", "::", "String", ":", "{", "const", "MCExpr", "*", "IdVal", ";", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "IdVal", ")", ")", "return", "true", ";", "SMLoc", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "IdVal", ",", "S", ",", "E", ")", ")", ";", "return", "false", ";", "}", "case", "AsmToken", "::", "Percent", ":", "{", "const", "MCExpr", "*", "IdVal", ";", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "parseRelocOperand", "(", "IdVal", ")", ")", "return", "true", ";", "SMLoc", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["Operands", ".", "push_back", "(", "<STR_LIT>", "(", "IdVal", ",", "S", ",", "E", ")", ")", ";"], "File": "MipsAsmParser64", "Func": "ParseOperand", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1963, "Length": 433, "Cover_Rate": 0.8078358208955224, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "FrameInfo", ";"], "ground_truth": ["}"], "File": "MipsTargetMachine12", "Func": "getFrameInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1964, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vpadalq_u8", "(", "uint16x8_t", "a", ",", "uint8x16_t", "b", ")", "{"], "ground_truth": ["uint16x8_t", "result", ";"], "File": "arm", "Func": "neon2_vpadalq_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1965, "Length": 12, "Cover_Rate": 0.32432432432432434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeAVLdSt_96RegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "Imm", ",", "uint64_t", "Addr", ",", "const", "void", "*", "Decoder", ")", "{", "return", "decodeOperand_AVLdSt_Any", "(", "Inst", ",", "Imm", ",", "<ISA_LIT>Disassembler", "::", "OPW96", ",", "Decoder", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler15", "Func": "DecodeAVLdSt_96RegisterClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1966, "Length": 35, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "auto", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";"], "ground_truth": ["return", "MFI", ".", "getObjectOffset", "(", "FI", ")", "+", "MFI", ".", "getStackSize", "(", ")", ";"], "File": "AArch64FrameLowering105", "Func": "getStackOffset", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1967, "Length": 25, "Cover_Rate": 0.6410256410256411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isa", "<", "BitCastInst", ">", "(", "Inst", ")", ")", "{", "for", "(", "Use", "&", "U", ":", "Inst", "->", "uses", "(", ")", ")", "Uses", ".", "push_back", "(", "&", "U", ")", ";", "continue", ";", "}", "if", "(", "auto", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "Inst", ")", ")", "{", "Value", "*", "Index", "=", "GEPToVectorIndex", "(", "GEP", ",", "Alloca", ",", "VecEltTy", ",", "DL", ")", ";", "if", "(", "!", "Index", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "GEP", "<<", "'\\n'", ")", ";", "return", "false", ";", "}", "GEPVectorIdx", "[", "GEP", "]", "=", "Index", ";", "for", "(", "Use", "&", "U", ":", "Inst", "->", "uses", "(", ")", ")", "Uses", ".", "push_back", "(", "&", "U", ")", ";", "continue", ";", "}", "if", "(", "isAssumeLikeIntrinsic", "(", "Inst", ")", ")", "continue", ";", "if", "(", "isa", "<", "ICmpInst", ">", "(", "Inst", ")", "&&", "all_of", "(", "Inst", "->", "users", "(", ")", ",", "[", "]", "(", "User", "*", "U", ")", "{", "return", "isAssumeLikeIntrinsic", "(", "cast", "<", "Instruction", ">", "(", "U", ")", ")", ";", "}", ")", ")", "continue", ";", "return", "false", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "AllocaTy", "<<", "<STR_LIT>", "<<", "*", "VectorTy", "<<", "'\\n'", ")", ";", "for", "(", "Instruction", "*", "Inst", ":", "WorkList", ")", "{", "IRBuilder", "<", ">", "Builder", "(", "Inst", ")", ";", "switch", "(", "Inst", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Load", ":", "{", "Value", "*", "Ptr", "=", "cast", "<", "LoadInst", ">", "(", "Inst", ")", "->", "getPointerOperand", "(", ")", ";", "Value", "*", "Index", "=", "calculateVectorIndex", "(", "Ptr", ",", "GEPVectorIdx", ")", ";", "Type", "*", "VecPtrTy", "=", "VectorTy", "->", "getPointerTo", "(", "Alloca", "->", "getAddressSpace", "(", ")", ")", ";", "Value", "*", "BitCast", "=", "Builder", ".", "CreateBitCast", "(", "Alloca", ",", "VecPtrTy", ")", ";", "Value", "*", "VecValue", "=", "Builder", ".", "CreateLoad", "(", "VectorTy", ",", "BitCast", ")", ";", "Value", "*", "ExtractElement", "=", "Builder", ".", "CreateExtractElement", "(", "VecValue", ",", "Index", ")", ";", "if", "(", "Inst", "->", "getType", "(", ")", "!=", "VecEltTy", ")", "ExtractElement", "=", "Builder", ".", "CreateBitOrPointerCast", "(", "ExtractElement", ",", "Inst", "->", "getType", "(", ")", ")", ";", "Inst", "->", "replaceAllUsesWith", "(", "ExtractElement", ")", ";", "Inst", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "Instruction", "::", "Store", ":", "{", "StoreInst", "*", "<ISA_LIT>", "=", "cast", "<", "StoreInst", ">", "(", "Inst", ")", ";", "Value", "*", "Ptr", "=", "<ISA_LIT>", "->", "getPointerOperand", "(", ")", ";", "Value", "*", "Index", "=", "calculateVectorIndex", "(", "Ptr", ",", "GEPVectorIdx", ")", ";", "Type", "*", "VecPtrTy", "=", "VectorTy", "->", "getPointerTo", "(", "Alloca", "->", "getAddressSpace", "(", ")", ")", ";", "Value", "*", "BitCast", "=", "Builder", ".", "CreateBitCast", "(", "Alloca", ",", "VecPtrTy", ")", ";", "Value", "*", "VecValue", "=", "Builder", ".", "CreateLoad", "(", "VectorTy", ",", "BitCast", ")", ";", "Value", "*", "Elt", "=", "<ISA_LIT>", "->", "getValueOperand", "(", ")", ";", "if", "(", "Elt", "->", "getType", "(", ")", "!=", "VecEltTy", ")", "Elt", "=", "Builder", ".", "CreateBitOrPointerCast", "(", "Elt", ",", "VecEltTy", ")", ";", "Value", "*", "NewVecValue", "=", "Builder", ".", "CreateInsertElement", "(", "VecValue", ",", "Elt", ",", "Index", ")", ";", "Builder", ".", "CreateStore", "(", "NewVecValue", ",", "BitCast", ")", ";", "Inst", "->", "eraseFromParent", "(", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "AMDGPUPromoteAlloca27", "Func": "tryPromoteAllocaToVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1968, "Length": 491, "Cover_Rate": 0.525695931477516, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "MCExpr", "*", "FixupExpression", "=", "MCBinaryExpr", "::", "createAdd", "(", "MO", ".", "getExpr", "(", ")", ",", "MCConstantExpr", "::", "create", "(", "-", "<NUM_LIT>", ",", "Ctx", ")", ",", "Ctx", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "<NUM_LIT>", ",", "FixupExpression", ",", "MCFixupKind", "(", "<STR_LIT>", ")", ")", ")", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "MipsMCCodeEmitter (2)", "Func": "getBranchTarget21OpValueMM", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1969, "Length": 62, "Cover_Rate": 0.5166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "SpillList", "[", "i", "]", ".", "Offset", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "SpillList", "[", "i", "]", ".", "Offset", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "int", "OffsetFromTop", "=", "-", "SpillList", "[", "i", "]", ".", "Offset", "/", "<NUM_LIT>", ";", "IfNeededExtSP", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "MMI", ",", "OffsetFromTop", ",", "Adjusted", ",", "FrameSize", ",", "emitFrameMoves", ")", ";", "int", "Offset", "=", "Adjusted", "-", "OffsetFromTop", ";", "int", "Opcode", "=", "isImmU6", "(", "Offset", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MBB", ".", "addLiveIn", "(", "SpillList", "[", "i", "]", ".", "Reg", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "SpillList", "[", "i", "]", ".", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Offset", ")", ".", "addMemOperand", "(", "getFrameIndexMMO", "(", "MBB", ",", "SpillList", "[", "i", "]", ".", "FI", ",", "MachineMemOperand", "::", "MOStore", ")", ")", ";", "if", "(", "emitFrameMoves", ")", "{", "unsigned", "DRegNum", "=", "MRI", "->", "getDwarfRegNum", "(", "SpillList", "[", "i", "]", ".", "Reg", ",", "true", ")", ";", "EmitCfiOffset", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "MMI", ",", "DRegNum", ",", "SpillList", "[", "i", "]", ".", "Offset", ")", ";", "}", "}", "IfNeededExtSP", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "MMI", ",", "FrameSize", ",", "Adjusted", ",", "FrameSize", ",", "emitFrameMoves", ")", ";", "assert", "(", "Adjusted", "==", "FrameSize", "&&", "<STR_LIT>", ")", ";", "if", "(", "FP", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "FramePtr", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "if", "(", "emitFrameMoves", ")", "EmitDefCfaRegister", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "MMI", ",", "MRI", "->", "getDwarfRegNum", "(", "FramePtr", ",", "true", ")", ")", ";", "}", "if", "(", "emitFrameMoves", ")", "{", "for", "(", "const", "auto", "&", "SpillLabel", ":", "XFI", "->", "getSpillLabels", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "Pos", "=", "SpillLabel", ".", "first", ";", "++", "Pos", ";", "const", "CalleeSavedInfo", "&", "CSI", "=", "SpillLabel", ".", "second", ";", "int", "Offset", "=", "MFI", "->", "getObjectOffset", "(", "CSI", ".", "getFrameIdx", "(", ")", ")", ";"], "ground_truth": ["unsigned", "DRegNum", "=", "MRI", "->", "getDwarfRegNum", "(", "CSI", ".", "getReg", "(", ")", ",", "true", ")", ";"], "File": "XCoreFrameLowering45", "Func": "emitPrologue", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1970, "Length": 350, "Cover_Rate": 0.36082474226804123, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "register", "UDItype_x", "l", ";", "dl1", ".", "d", "=", "a1", ";", "if", "(", "!", "EXPD", "(", "dl1", ")", "||", "SIGND", "(", "dl1", ")", ")", "return", "<NUM_LIT>", ";", "exp", "=", "EXPD", "(", "dl1", ")", "-", "EXPONENT_BIAS", "-", "MANTISSA_BITS", ";", "if", "(", "exp", "<=", "-", "PRECISION", ")", "return", "<NUM_LIT>", ";", "if", "(", "(", "EXPD", "(", "dl1", ")", "==", "<NUM_LIT>", ")", "&&", "!", "FRACD_ZERO_P", "(", "dl1", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "exp", ">=", "-", "HIGH_LL_FRAC_BITS", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["exp", "+=", "HIGH_LL_FRAC_BITS", "+", "<NUM_LIT>", ";"], "File": "fixdfdi1", "Func": "__fixunstfdi", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1971, "Length": 83, "Cover_Rate": 0.6148148148148148, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "if", "(", "!", "Subtarget", "->", "hasDLInsts", "(", ")", "||", "VT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Op1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op2", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "FMA", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "FMA", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "Op1", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "Op2", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "const", "TargetOptions", "&", "Options", "=", "DAG", ".", "getTarget", "(", ")", ".", "Options", ";", "if", "(", "Options", ".", "AllowFPOpFusion", "==", "FPOpFusion", "::", "Fast", "||", "Options", ".", "UnsafeFPMath", "||", "(", "N", "->", "getFlags", "(", ")", ".", "hasAllowContract", "(", ")", "&&", "FMA", "->", "getFlags", "(", ")", ".", "hasAllowContract", "(", ")", ")", ")", "{", "Op1", "=", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Op2", "=", "Op2", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op1", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "Op2", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Vec1", "=", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Idx1", "=", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Vec2", "=", "Op2", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "FMAOp1", "=", "FMA", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "FMAOp2", "=", "FMA", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "FMAAcc", "=", "FMA", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "FMAOp1", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "FMAOp2", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "FMAOp1", "=", "FMAOp1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "FMAOp2", "=", "FMAOp2", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "FMAOp1", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "FMAOp2", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Vec3", "=", "FMAOp1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["SDValue", "Vec4", "=", "FMAOp2", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "SIISelLowering105", "Func": "performFMACombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1972, "Length": 338, "Cover_Rate": 0.6693069306930693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "LiveInterval", "&", "LI", "=", "LIS", ".", "getInterval", "(", "Reg", ")", ";", "VNInfo", "*", "DefVNI", "=", "MO", ".", "isDef", "(", ")", "?", "LI", ".", "getVNInfoAt", "(", "LIS", ".", "getInstructionIndex", "(", "Def", ")", ".", "getRegSlot", "(", ")", ")", ":", "LI", ".", "getVNInfoBefore", "(", "LIS", ".", "getInstructionIndex", "(", "Def", ")", ")", ";", "assert", "(", "DefVNI", "&&", "<STR_LIT>", ")", ";", "VNInfo", "*", "InsVNI", "=", "LI", ".", "getVNInfoBefore", "(", "LIS", ".", "getInstructionIndex", "(", "Insert", ")", ")", ";", "if", "(", "InsVNI", "&&", "DefVNI", "!=", "InsVNI", ")", "return", "false", ";", "}", "for", "(", "--", "I", ";", "I", "!=", "D", ";", "--", "I", ")", "SawSideEffects", "|=", "!", "I", "->", "isSafeToMove", "(", "&", "AA", ",", "SawStore", ")", ";"], "ground_truth": ["return", "!", "(", "SawStore", "&&", "Def", "->", "mayLoad", "(", ")", "&&", "!", "Def", "->", "isInvariantLoad", "(", "&", "AA", ")", ")", "&&", "!", "(", "SawSideEffects", "&&", "!", "Def", "->", "isSafeToMove", "(", "&", "AA", ",", "SawStore", ")", ")", ";"], "File": "WebAssemblyRegStackify21", "Func": "IsSafeToMove", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1973, "Length": 147, "Cover_Rate": 0.4819672131147541, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>InstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "subtarget", ".", "getInstrInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "P2TargetMachine", "Func": "getInstrInfo", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1974, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SDValue", "GA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "<STR_LIT>", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "GA", ")", ";"], "ground_truth": ["SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "GA", ")", ";"], "File": "SparcISelLowering22", "Func": "LowerGLOBALADDRESS", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1975, "Length": 53, "Cover_Rate": 0.4732142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SSB", "=", "T", ";", "}", "FP", ".", "SplitB", "->", "removeSuccessor", "(", "FP", ".", "SplitB", "->", "succ_begin", "(", ")", ")", ";", "}", "if", "(", "FP", ".", "JoinB", ")", "{", "assert", "(", "!", "SSB", "||", "SSB", "==", "FP", ".", "JoinB", ")", ";", "BuildMI", "(", "*", "FP", ".", "SplitB", ",", "FP", ".", "SplitB", "->", "end", "(", ")", ",", "DL", ",", "HII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "FP", ".", "JoinB", ")", ";", "FP", ".", "SplitB", "->", "addSuccessor", "(", "FP", ".", "JoinB", ")", ";", "}", "else", "{", "bool", "HasBranch", "=", "false", ";", "if", "(", "TSB", ")", "{", "BuildMI", "(", "*", "FP", ".", "SplitB", ",", "FP", ".", "SplitB", "->", "end", "(", ")", ",", "DL", ",", "HII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "FP", ".", "PredR", ")", ".", "addMBB", "(", "TSB", ")", ";", "FP", ".", "SplitB", "->", "addSuccessor", "(", "TSB", ")", ";", "HasBranch", "=", "true", ";", "}", "if", "(", "FSB", ")", "{", "const", "MCInstrDesc", "&", "D", "=", "HasBranch", "?", "HII", "->", "get", "(", "<STR_LIT>", ")", ":", "HII", "->", "get", "(", "<STR_LIT>", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FP", ".", "SplitB", ",", "FP", ".", "SplitB", "->", "end", "(", ")", ",", "DL", ",", "D", ")", ";", "if", "(", "!", "HasBranch", ")", "MIB", ".", "addReg", "(", "FP", ".", "PredR", ")", ";", "MIB", ".", "addMBB", "(", "FSB", ")", ";", "FP", ".", "SplitB", "->", "addSuccessor", "(", "FSB", ")", ";", "}", "if", "(", "SSB", ")", "{", "BuildMI", "(", "*", "FP", ".", "SplitB", ",", "FP", ".", "SplitB", "->", "end", "(", ")", ",", "DL", ",", "HII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "SSB", ")", ";", "FP", ".", "SplitB", "->", "addSuccessor", "(", "SSB", ")", ";", "}"], "ground_truth": ["}"], "File": "HexagonEarlyIfConv1", "Func": "convert", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1976, "Length": 273, "Cover_Rate": 0.5046210720887245, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isXNACKEnabled", "(", ")", "const", "{", "return", "EnableXNACK", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget (2)2", "Func": "isXNACKEnabled", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1977, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ReduceTo2Addr", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ")", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ";", "}", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "{", "static", "const", "ReduceEntry", "NarrowEntry", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "if", "(", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "NarrowEntry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ")", "return", "true", ";", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ";"], "ground_truth": ["}"], "File": "Thumb2SizeReduction24", "Func": "ReduceSpecial", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1978, "Length": 202, "Cover_Rate": 0.31911532385466035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "edge", "e", ";", "edge_iterator", "(", "ei", ")", ";", "FOR_EACH_EDGE", "(", "e", ",", "ei", ",", "edges", ")", "{", "basic_block", "target", "=", "*", "(", "basic_block", "*", ")", "(", "(", "char", "*", ")", "e", "+", "offset", ")", ";", "if", "(", "target", "->", "flags", "&", "BB_VISITED", ")", "n", "=", "nvptx_sese_number", "(", "n", ",", "p", ",", "dir", ",", "target", ",", "list", ")", ";", "}", "dir", "=", "-", "dir", ";", "}", "return", "n", ";"], "ground_truth": ["}"], "File": "nvptx3", "Func": "nvptx_sese_number", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 1979, "Length": 69, "Cover_Rate": 0.32701421800947866, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "WorkGroupIDZ", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "WorkItemIDX", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "WorkItemIDY", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "WorkItemIDZ", "=", "true", ";", "}", "bool", "HasStackObjects", "=", "FrameInfo", ".", "hasStackObjects", "(", ")", ";", "if", "(", "isEntryFunction", "(", ")", ")", "{", "if", "(", "WorkItemIDZ", ")", "WorkItemIDY", "=", "true", ";", "PrivateSegmentWaveByteOffset", "=", "true", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "<ISA_LIT>Subtarget", "::", "GFX9", "&&", "(", "CC", "==", "CallingConv", "::", "<ISA_LIT>_HS", "||", "CC", "==", "CallingConv", "::", "<ISA_LIT>_GS", ")", ")", "ArgInfo", ".", "PrivateSegmentWaveByteOffset", "=", "ArgDescriptor", "::", "createRegister", "(", "<STR_LIT>", ")", ";", "}", "bool", "isAmdHsaOrMesa", "=", "ST", ".", "isAmdHsaOrMesa", "(", "F", ")", ";", "if", "(", "isAmdHsaOrMesa", ")", "{", "PrivateSegmentBuffer", "=", "true", ";", "if", "(", "UseFixedABI", ")", "{", "DispatchPtr", "=", "true", ";", "QueuePtr", "=", "true", ";", "DispatchID", "=", "true", ";", "}", "else", "{", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "DispatchPtr", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "QueuePtr", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "DispatchID", "=", "true", ";", "}", "}", "else", "if", "(", "ST", ".", "isMesaGfxShader", "(", "F", ")", ")", "{", "ImplicitBufferPtr", "=", "true", ";", "}", "if", "(", "UseFixedABI", "||", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "KernargSegmentPtr", "=", "true", ";", "if", "(", "ST", ".", "hasFlatAddressSpace", "(", ")", "&&", "isEntryFunction", "(", ")", "&&", "isAmdHsaOrMesa", ")", "{", "auto", "hasNonSpillStackObjects", "=", "[", "&", "]", "(", ")", "{", "if", "(", "!", "HasStackObjects", ")", "return", "false", ";", "for", "(", "auto", "OI", "=", "FrameInfo", ".", "getObjectIndexBegin", "(", ")", ",", "OE", "=", "FrameInfo", ".", "getObjectIndexEnd", "(", ")", ";", "OI", "!=", "OE", ";", "++", "OI", ")", "if", "(", "!", "FrameInfo", ".", "isSpillSlotObjectIndex", "(", "OI", ")", ")", "return", "true", ";", "return", "false", ";", "}", ";", "if", "(", "HasCalls", "||", "hasNonSpillStackObjects", "(", ")", ")", "FlatScratchInit", "=", "true", ";", "}", "Attribute", "A", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ";", "StringRef", "S", "=", "A", ".", "getValueAsString", "(", ")", ";", "if", "(", "!", "S", ".", "empty", "(", ")", ")", "S", ".", "consumeInteger", "(", "<NUM_LIT>", ",", "GITPtrHigh", ")", ";", "A", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ";", "S", "=", "A", ".", "getValueAsString", "(", ")", ";", "if", "(", "!", "S", ".", "empty", "(", ")", ")", "S", ".", "consumeInteger", "(", "<NUM_LIT>", ",", "HighBitsOf32BitAddress", ")", ";"], "ground_truth": ["S", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", ";"], "File": "SIMachineFunctionInfo38", "Func": "SIMachineFunctionInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1980, "Length": 404, "Cover_Rate": 0.4752941176470588, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "node_names", "[", "(", "unsigned", ")", "<STR_LIT>", "]", "=", "<STR_LIT>", ";", "node_names", "[", "(", "unsigned", ")", "<STR_LIT>", "]", "=", "<STR_LIT>", ";", "node_names", "[", "(", "unsigned", ")", "<STR_LIT>", "]", "=", "<STR_LIT>", ";", "node_names", "[", "(", "unsigned", ")", "<STR_LIT>", "]", "=", "<STR_LIT>", ";", "node_names", "[", "(", "unsigned", ")", "<STR_LIT>", "]", "=", "<STR_LIT>", ";", "node_names", "[", "(", "unsigned", ")", "<STR_LIT>", "]", "=", "<STR_LIT>", ";", "node_names", "[", "(", "unsigned", ")", "<STR_LIT>", "]", "=", "<STR_LIT>", ";", "node_names", "[", "(", "unsigned", ")", "<STR_LIT>", "]", "=", "<STR_LIT>", ";", "node_names", "[", "(", "unsigned", ")", "<STR_LIT>", "]", "=", "<STR_LIT>", ";", "node_names", "[", "(", "unsigned", ")", "<STR_LIT>", "]", "=", "<STR_LIT>", ";", "node_names", "[", "(", "unsigned", ")", "<STR_LIT>", "]", "=", "<STR_LIT>", ";"], "ground_truth": ["node_names", "[", "(", "unsigned", ")", "<STR_LIT>", "]", "=", "<STR_LIT>", ";"], "File": "SPUISelLowering12", "Func": "getTargetNodeName", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1981, "Length": 120, "Cover_Rate": 0.31007751937984496, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "emit_unlikely_jump", "(", "rtx", "cond", ",", "rtx", "label", ")", "{"], "ground_truth": ["int", "very_unlikely", "=", "REG_BR_PROB_BASE", "/", "<NUM_LIT>", "-", "<NUM_LIT>", ";"], "File": "alpha5", "Func": "emit_unlikely_jump", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1982, "Length": 20, "Cover_Rate": 0.3448275862068966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isImplicitDependency", "(", "const", "MachineInstr", "&", "I", ",", "unsigned", "DepReg", ")", "{", "for", "(", "auto", "&", "MO", ":", "I", ".", "operands", "(", ")", ")", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isDef", "(", ")", "&&", "(", "MO", ".", "getReg", "(", ")", "==", "DepReg", ")", "&&", "MO", ".", "isImplicit", "(", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "HexagonVLIWPacketizer23", "Func": "isImplicitDependency", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1983, "Length": 61, "Cover_Rate": 0.9838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "isRunOfOnes", "(", "unsigned", "Val", ",", "unsigned", "&", "MB", ",", "unsigned", "&", "ME", ")", "{", "if", "(", "isShiftedMask_32", "(", "Val", ")", ")", "{", "MB", "=", "countLeadingZeros", "(", "Val", ")", ";"], "ground_truth": ["ME", "=", "countLeadingZeros", "(", "(", "Val", "-", "<NUM_LIT>", ")", "^", "Val", ")", ";"], "File": "PPCISelDAGToDAG116", "Func": "isRunOfOnes", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1984, "Length": 45, "Cover_Rate": 0.4639175257731959, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineOperand", "&", "Dest", "=", "(", "*", "MI", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "TrueValue", "=", "(", "*", "MI", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "FalseValue", "=", "(", "*", "MI", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "bool", "IsADDIInstRequired", "=", "!", "useSameRegister", "(", "Dest", ",", "TrueValue", ")", ";", "bool", "IsORIInstRequired", "=", "!", "useSameRegister", "(", "Dest", ",", "FalseValue", ")", ";", "if", "(", "!", "IsADDIInstRequired", "&&", "!", "IsORIInstRequired", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "NumRemoved", "++", ";", "(", "*", "MI", ")", "->", "eraseFromParent", "(", ")", ";", "MI", "=", "BIL", ".", "erase", "(", "MI", ")", ";", "continue", ";", "}", "if", "(", "useSameRegister", "(", "TrueValue", ",", "FalseValue", ")", "&&", "(", "BIL", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "NumFolded", "++", ";", "BuildMI", "(", "*", "MBB", ",", "(", "*", "MI", ")", ",", "dl", ",", "TII", "->", "get", "(", "isISEL8", "(", "*", "*", "MI", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "add", "(", "Dest", ")", ".", "add", "(", "TrueValue", ")", ".", "add", "(", "MachineOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "(", "*", "MI", ")", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["MI", "=", "BIL", ".", "erase", "(", "MI", ")", ";"], "File": "PPCExpandISEL12", "Func": "handleSpecialCases", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1985, "Length": 205, "Cover_Rate": 0.6972789115646258, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MF", "->", "RenumberBlocks", "(", "FromBB", ")", ";", "MachineFunction", "::", "iterator", "Begin", ";", "if", "(", "FromBB", "==", "nullptr", ")", "{", "Begin", "=", "MF", "->", "begin", "(", ")", ";", "}", "else", "{", "Begin", "=", "FromBB", "->", "getIterator", "(", ")", ";", "}"], "ground_truth": ["BlockOffsets", ".", "resize", "(", "MF", "->", "getNumBlockIDs", "(", ")", ")", ";"], "File": "MSP430BranchSelector14", "Func": "measureFunction", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1986, "Length": 50, "Cover_Rate": 0.3875968992248062, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "EnableRDFOpt", ")", "addPass", "(", "create<ISA_LIT>RDFOpt", "(", ")", ")", ";", "if", "(", "!", "Disable<ISA_LIT>CFGOpt", ")", "addPass", "(", "create<ISA_LIT>CFGOptimizer", "(", ")", ")", ";", "if", "(", "!", "DisableAModeOpt", ")", "addPass", "(", "create<ISA_LIT>OptAddrMode", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "HexagonTargetMachine", "Func": "addPostRegAlloc", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1987, "Length": 36, "Cover_Rate": 0.6545454545454545, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", ";", "printSaveRestore", "(", "MI", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", ";", "return", ";", "}", "if", "(", "!", "printAliasInstr", "(", "MI", ",", "Address", ",", "O", ")", "&&", "!", "printAlias", "(", "*", "MI", ",", "O", ")", ")", "printInstruction", "(", "MI", ",", "Address", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "MipsInstPrinter16", "Func": "printInst", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1988, "Length": 71, "Cover_Rate": 0.3317757009345794, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InOp", "=", "InOp", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "InVT", "=", "InOp", ".", "getSimpleValueType", "(", ")", ";", "InNumElts", "=", "InVT", ".", "getVectorNumElements", "(", ")", ";", "}", "}", "if", "(", "<STR_LIT>", "(", "InOp", ".", "getNode", "(", ")", ")", "||", "<STR_LIT>", "(", "InOp", ".", "getNode", "(", ")", ")", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "InNumElts", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "InOp", ".", "getOperand", "(", "i", ")", ")", ";", "SDValue", "FillVal", "=", "FillWithZeroes", "?", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "EltVT", ")", ":", "DAG", ".", "getUNDEF", "(", "EltVT", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "WidenNumElts", "-", "InNumElts", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "FillVal", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "NVT", ",", "Ops", ")", ";"], "File": "X86ISelLowering (2)3", "Func": "ExtendToType", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1989, "Length": 142, "Cover_Rate": 0.37967914438502676, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "MadeChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "PushPopMIs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineInstr", "*", "MI", "=", "PushPopMIs", "[", "i", "]", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "&&", "MI", "->", "getNumExplicitOperands", "(", ")", "==", "<NUM_LIT>", ")", "{"], "ground_truth": ["BuildMI", "(", "MI", "->", "getParent", "(", ")", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";"], "File": "ARMConstantIslandPass18", "Func": "UndoLRSpillRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1990, "Length": 91, "Cover_Rate": 0.7583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCInstLower", "::", "<ISA_LIT>MCInstLower", "(", "Mangler", "*", "mang", ",", "MCContext", "&", "ctx", ",", "<ISA_LIT>AsmPrinter", "&", "asmprinter", ")", ":", "Mang", "(", "mang", ")", ",", "Ctx", "(", "ctx", ")", ",", "AsmPrinter", "(", "asmprinter", ")", "{"], "ground_truth": ["}"], "File": "SystemZMCInstLower", "Func": "SystemZMCInstLower", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1991, "Length": 33, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vld1q_f64", "(", "const", "float64_t", "*", "a", ")", "{"], "ground_truth": ["return", "__builtin_aarch64_ld1v2df", "(", "(", "const", "__builtin_aarch64_simd_df", "*", ")", "a", ")", ";"], "File": "arm", "Func": "neon2_vld1q_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1992, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "VariantKind", "getKind", "(", ")", "const", "{"], "ground_truth": ["return", "Kind", ";"], "File": "RISCVMCExpr", "Func": "getKind", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1993, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addOptimizedRegAlloc", "(", ")", "override", "{"], "ground_truth": ["}"], "File": "SPIRVTargetMachine", "Func": "addOptimizedRegAlloc", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1994, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ELF<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ",", "const", "StringRef", "TT", ",", "uint8_t", "_OSABI", ")", ":", "<ISA_LIT>AsmBackend", "(", "T", ",", "TT", ")", ",", "OSABI", "(", "_OSABI", ")", "{"], "ground_truth": ["}"], "File": "TeakAsmBackend", "Func": "ELFTeakAsmBackend", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1995, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "fail", "(", "SDLoc", "DL", ",", "SelectionDAG", "&", "DAG", ",", "const", "char", "*", "msg", ")", "{"], "ground_truth": ["MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";"], "File": "WebAssemblyISelLowering10", "Func": "fail", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1996, "Length": 27, "Cover_Rate": 0.4909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "getStartLoc", "(", ")", "const", "{"], "ground_truth": ["return", "StartLoc", ";"], "File": "AAPAsmParser", "Func": "getStartLoc", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1997, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSectionELF", "*", "ConfigSection", "=", "Context", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "ConfigSection", ")", ";", "EmitProgramInfo<ISA_LIT>", "(", "MF", ")", ";", "EmitFunctionBody", "(", ")", ";"], "ground_truth": ["if", "(", "isVerbose", "(", ")", ")", "{"], "File": "R600AsmPrinter2", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1998, "Length": 40, "Cover_Rate": 0.3007518796992481, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_srli_epi16", "(", "__m512i", "__W", ",", "__mmask32", "__U", ",", "__m512i", "__A", ",", "const", "int", "__imm", ")", "{"], "ground_truth": ["return", "(", "__m512i", ")", "__builtin_ia32_psrlwi512_mask", "(", "(", "__v32hi", ")", "__A", ",", "__imm", ",", "(", "__v32hi", ")", "__W", ",", "(", "__mmask32", ")", "__U", ")", ";"], "File": "avx512bwintrin", "Func": "_mm512_mask_srli_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1999, "Length": 53, "Cover_Rate": 0.9814814814814815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>BitSimplify", "::", "replaceSubWithSub", "(", "unsigned", "OldR", ",", "unsigned", "OldSR", ",", "unsigned", "NewR", ",", "unsigned", "NewSR", ",", "MachineRegisterInfo", "&", "MRI", ")", "{", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "OldR", ")", "||", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "NewR", ")", ")", "return", "false", ";", "auto", "Begin", "=", "MRI", ".", "use_begin", "(", "OldR", ")", ",", "End", "=", "MRI", ".", "use_end", "(", ")", ";", "decltype", "(", "End", ")", "NextI", ";"], "ground_truth": ["for", "(", "auto", "I", "=", "Begin", ";", "I", "!=", "End", ";", "I", "=", "NextI", ")", "{"], "File": "HexagonBitSimplify (2)", "Func": "replaceSubWithSub", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2000, "Length": 83, "Cover_Rate": 0.664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "clear", "(", ")", "{"], "ground_truth": ["Map", ".", "clear", "(", ")", ";"], "File": "HexagonCommonGEP", "Func": "clear", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2001, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutStreamer", "->", "SwitchSection", "(", "Csect", ")", ";", "const", "DataLayout", "&", "DL", "=", "GV", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "if", "(", "GV", "->", "hasCommonLinkage", "(", ")", "||", "GVKind", ".", "isBSSLocal", "(", ")", "||", "GVKind", ".", "isThreadBSSLocal", "(", ")", ")", "{", "Align", "Alignment", "=", "GV", "->", "getAlign", "(", ")", ".", "getValueOr", "(", "DL", ".", "getPreferredAlign", "(", "GV", ")", ")", ";", "uint64_t", "Size", "=", "DL", ".", "getTypeAllocSize", "(", "GV", "->", "getValueType", "(", ")", ")", ";", "GVSym", "->", "setStorageClass", "(", "TargetLoweringObjectFileXCOFF", "::", "getStorageClassForGlobal", "(", "GV", ")", ")", ";", "if", "(", "GVKind", ".", "isBSSLocal", "(", ")", "||", "GVKind", ".", "isThreadBSSLocal", "(", ")", ")", "OutStreamer", "->", "emitXCOFFLocalCommonSymbol", "(", "OutContext", ".", "getOrCreateSymbol", "(", "GVSym", "->", "getSymbolTableName", "(", ")", ")", ",", "Size", ",", "GVSym", ",", "Alignment", ".", "value", "(", ")", ")", ";"], "ground_truth": ["else", "OutStreamer", "->", "emitCommonSymbol", "(", "GVSym", ",", "Size", ",", "Alignment", ".", "value", "(", ")", ",", "TailPaddingAmount", "::", "None", ")", ";"], "File": "PPCAsmPrinter60", "Func": "emitGlobalVariableHelper", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2002, "Length": 148, "Cover_Rate": 0.33636363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>16DAGToDAGISel", "::", "initGlobalBaseReg", "(", "MachineFunction", "&", "MF", ")", "{", "<ISA_LIT>FunctionInfo", "*", "<ISA_LIT>FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "if", "(", "!", "<ISA_LIT>FI", "->", "globalBaseRegSet", "(", ")", ")", "return", ";", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", "=", "I", "!=", "MBB", ".", "end", "(", ")", "?", "I", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "unsigned", "V0", ",", "V1", ",", "V2", ",", "GlobalBaseReg", "=", "<ISA_LIT>FI", "->", "getGlobalBaseReg", "(", ")", ";"], "ground_truth": ["const", "TargetRegisterClass", "*", "RC", "=", "(", "const", "TargetRegisterClass", "*", ")", "&", "<STR_LIT>", ";"], "File": "Mips16ISelDAGToDAG14", "Func": "initGlobalBaseReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2003, "Length": 130, "Cover_Rate": 0.4868913857677903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "MachO", "::", "<ISA_LIT>_THUMB_RELOC_BR22", ":", "Value", "-=", "<NUM_LIT>", ";", "Range", "=", "<NUM_LIT>", ";", "}", "Value", "+=", "Writer", "->", "getSectionAddress", "(", "&", "S", ".", "getSection", "(", ")", ")", ";", "Value", "-=", "Writer", "->", "getSectionAddress", "(", "Fragment", ".", "getParent", "(", ")", ")", ";", "if", "(", "Value", ">", "Range", "||", "Value", "<", "-", "(", "Range", "+", "<NUM_LIT>", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMMachObjectWriter14", "Func": "requiresExternRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2004, "Length": 65, "Cover_Rate": 0.42207792207792205, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "if", "(", "Use", "->", "isMachineOpcode", "(", ")", ")", "return", "<NUM_LIT>", ";", "MaxTruncation", "=", "std", "::", "max", "(", "MaxTruncation", ",", "Use", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getSizeInBits", "(", ")", ")", ";", "continue", ";", "case", "<STR_LIT>", ":", "{", "if", "(", "Use", "->", "isMachineOpcode", "(", ")", ")", "return", "<NUM_LIT>", ";", "StoreSDNode", "*", "STN", "=", "cast", "<", "StoreSDNode", ">", "(", "*", "Use", ")", ";", "unsigned", "MemVTSize", "=", "STN", "->", "getMemoryVT", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "MemVTSize", "==", "<NUM_LIT>", "||", "Use", ".", "getOperandNo", "(", ")", "!=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "MaxTruncation", "=", "std", "::", "max", "(", "MaxTruncation", ",", "MemVTSize", ")", ";", "continue", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "PPCISelDAGToDAG103", "Func": "allUsesTruncate", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2005, "Length": 117, "Cover_Rate": 0.3502994011976048, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CalleeSavedFrameSize", ";"], "ground_truth": ["}"], "File": "X86MachineFunctionInfo (2)", "Func": "getCalleeSavedFrameSize", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2006, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "has3E3r1", "(", ")", "const", "{", "return", "Has3E3r1", ";"], "ground_truth": ["}"], "File": "CSKYSubtarget", "Func": "has3E3r1", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2007, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MRI", ".", "constrainRegClass", "(", "SrcReg", ",", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "break", ";", "}", "case", "<NUM_LIT>", ":", "{", "switch", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "CC", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "CC", "=", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", "==", "<STR_LIT>", "||", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", "==", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "<STR_LIT>", "(", "<NUM_LIT>", "<<", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "else", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "<STR_LIT>", "(", "<NUM_LIT>", "<<", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "break", ";", "}", "}", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "const", "TargetRegisterClass", "*", "RC", "=", "nullptr", ";", "bool", "TryFold", "=", "false", ";", "if", "(", "MRI", ".", "constrainRegClass", "(", "DstReg", ",", "&", "<STR_LIT>", ")", ")", "{", "RC", "=", "&", "<STR_LIT>", ";", "Opc", "=", "<STR_LIT>", ";", "TryFold", "=", "true", ";", "}", "else", "if", "(", "MRI", ".", "constrainRegClass", "(", "DstReg", ",", "&", "<STR_LIT>", ")", ")", "{", "RC", "=", "&", "<STR_LIT>", ";", "Opc", "=", "<STR_LIT>", ";", "TryFold", "=", "true", ";", "}", "else", "if", "(", "MRI", ".", "constrainRegClass", "(", "DstReg", ",", "&", "<STR_LIT>", ")", ")", "{"], "ground_truth": ["RC", "=", "&", "<STR_LIT>", ";"], "File": "AArch64InstrInfo110", "Func": "insertSelect", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2008, "Length": 307, "Cover_Rate": 0.39258312020460356, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>LDCleanupPass", "(", "<ISA_LIT>TargetMachine", "&", "TM", ")", "{", "return", "new", "<ISA_LIT>LDCleanup", "(", ")", ";"], "ground_truth": ["}"], "File": "SystemZLDCleanup", "Func": "createSystemZLDCleanupPass", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2009, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "MSP430RegisterInfo38", "Func": "getFrameRegister", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2010, "Length": 40, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "&", "MO", "=", "II", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isRegMask", "(", ")", "&&", "MO", ".", "clobbersPhysReg", "(", "<STR_LIT>", ")", ")", "{", "UseMI", "=", "II", ";", "done", "=", "true", ";", "break", ";", "}", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isUndef", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", "||", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "continue", ";", "if", "(", "MO", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "{", "UseMI", "=", "II", ";", "done", "=", "true", ";", "break", ";", "}", "}", "}"], "ground_truth": ["AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "UseMI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ")", ";"], "File": "Thumb1RegisterInfo", "Func": "saveScavengerRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2011, "Length": 135, "Cover_Rate": 0.4838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "YIn", ".", "error", "(", ")", ")", "return", "false", ";", "return", "EmitHSAMetadata", "(", "HSAMetadataRoot", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetStreamer26", "Func": "EmitHSAMetadataV3", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2012, "Length": 20, "Cover_Rate": 0.39215686274509803, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MCID", ".", "TSFlags", "&", "<STR_LIT>", "||", "MCID", ".", "TSFlags", "&", "<STR_LIT>", "||", "MCID", ".", "TSFlags", "&", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "AMDGPUCustomBehaviour", "Func": "isVMEM", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2013, "Length": 20, "Cover_Rate": 0.5405405405405406, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCInstLower", "MCInstLowering", "(", "OutContext", ",", "*", "Mang", ",", "*", "this", ")", ";"], "ground_truth": ["MCInst", "TmpInst", ";"], "File": "OpenRISCAsmPrinter", "Func": "EmitInstruction", "Target": "OpenRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2014, "Length": 15, "Cover_Rate": 0.3488372093023256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>Subtarget", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "XtensaSubtarget", "Func": "anchor", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2015, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_max_epu8", "(", "__mmask32", "__M", ",", "__m256i", "__A", ",", "__m256i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m256i", ")", "__builtin_ia32_pmaxub256_mask", "(", "(", "__v32qi", ")", "__A", ",", "(", "__v32qi", ")", "__B", ",", "(", "__v32qi", ")", "_mm256_setzero_si256", "(", ")", ",", "(", "__mmask32", ")", "__M", ")", ";"], "File": "avx512vlbwintrin", "Func": "_mm256_maskz_max_epu8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2016, "Length": 54, "Cover_Rate": 0.9818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "d30v_expand_epilogue", "(", ")", "{", "rtx", "sp", "=", "stack_pointer_rtx", ";", "d30v_stack_t", "*", "info", "=", "d30v_stack_info", "(", ")", ";", "int", "i", ";", "rtx", "mem_di", "=", "NULL_RTX", ";", "rtx", "mem_si", "=", "NULL_RTX", ";", "rtx", "post_inc", ";", "int", "extra_stack", ";", "emit_insn", "(", "gen_blockage", "(", ")", ")", ";", "if", "(", "frame_pointer_needed", ")", "emit_move_insn", "(", "sp", ",", "frame_pointer_rtx", ")", ";", "if", "(", "info", "->", "save_offset", ")", "emit_insn", "(", "gen_addsi3", "(", "sp", ",", "sp", ",", "GEN_INT", "(", "info", "->", "save_offset", ")", ")", ")", ";", "post_inc", "=", "gen_rtx", "(", "POST_INC", ",", "Pmode", ",", "sp", ")", ";", "mem_di", "=", "gen_rtx", "(", "MEM", ",", "DImode", ",", "post_inc", ")", ";", "mem_si", "=", "gen_rtx", "(", "MEM", ",", "SImode", ",", "post_inc", ")", ";", "for", "(", "i", "=", "ACCUM_FIRST", ";", "i", "<=", "ACCUM_LAST", ";", "i", "++", ")", "if", "(", "info", "->", "save_p", "[", "i", "]", ")", "{", "rtx", "acc_tmp", "=", "gen_rtx", "(", "REG", ",", "DImode", ",", "GPR_ATMP_FIRST", ")", ";", "emit_insn", "(", "gen_movdi", "(", "acc_tmp", ",", "mem_di", ")", ")", ";", "emit_insn", "(", "gen_movdi", "(", "gen_rtx", "(", "REG", ",", "DImode", ",", "i", ")", ",", "acc_tmp", ")", ")", ";", "}", "for", "(", "i", "=", "GPR_FIRST", ";", "i", "<=", "GPR_LAST", ";", "i", "+=", "<NUM_LIT>", ")", "if", "(", "info", "->", "save_p", "[", "i", "]", "==", "<NUM_LIT>", ")", "emit_insn", "(", "gen_movdi", "(", "gen_rtx", "(", "REG", ",", "DImode", ",", "i", ")", ",", "mem_di", ")", ")", ";", "extra_stack", "=", "<NUM_LIT>", ";", "for", "(", "i", "=", "GPR_FIRST", ";", "i", "<=", "GPR_LAST", ";", "i", "++", ")", "if", "(", "info", "->", "save_p", "[", "i", "]", "==", "<NUM_LIT>", ")", "{", "if", "(", "cfun", "->", "machine", "->", "eh_epilogue_sp_ofs", "&&", "i", "==", "GPR_LINK", ")", "extra_stack", "=", "<NUM_LIT>", ";", "else", "{", "if", "(", "extra_stack", ")", "{", "emit_insn", "(", "gen_addsi3", "(", "sp", ",", "sp", ",", "GEN_INT", "(", "extra_stack", ")", ")", ")", ";", "extra_stack", "=", "<NUM_LIT>", ";", "}", "emit_insn", "(", "gen_movsi", "(", "gen_rtx", "(", "REG", ",", "SImode", ",", "i", ")", ",", "mem_si", ")", ")", ";", "}", "}", "if", "(", "(", "info", "->", "memrefs_1word", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "extra_stack", "+=", "UNITS_PER_WORD", ";", "extra_stack", "+=", "current_function_pretend_args_size", "+", "info", "->", "varargs_size", ";", "if", "(", "extra_stack", ")", "{", "if", "(", "cfun", "->", "machine", "->", "eh_epilogue_sp_ofs", ")", "emit_insn", "(", "gen_addsi3", "(", "cfun", "->", "machine", "->", "eh_epilogue_sp_ofs", ",", "cfun", "->", "machine", "->", "eh_epilogue_sp_ofs", ",", "GEN_INT", "(", "extra_stack", ")", ")", ")", ";", "else", "emit_insn", "(", "gen_addsi3", "(", "sp", ",", "sp", ",", "GEN_INT", "(", "extra_stack", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "d30v", "Func": "d30v_expand_epilogue", "Target": "d30v", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2017, "Length": 384, "Cover_Rate": 0.920863309352518, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PreRegAlloc", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "TOYPreRegAlloc", "Func": "TOYPreRegAlloc", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2018, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "PRE_DEC", ":", "case", "POST_DEC", ":", "if", "(", "mode", "!=", "QImode", "&&", "mode", "!=", "QFmode", ")", "return", "<NUM_LIT>", ";", "case", "PRE_INC", ":", "case", "POST_INC", ":", "op", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "case", "REG", ":", "return", "IS_ADDR_OR_PSEUDO_REG", "(", "op", ")", ";", "case", "PRE_MODIFY", ":", "case", "POST_MODIFY", ":", "{", "rtx", "op0", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "rtx", "op1", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "if", "(", "mode", "!=", "QImode", "&&", "mode", "!=", "QFmode", ")", "return", "<NUM_LIT>", ";", "if", "(", "(", "GET_CODE", "(", "op1", ")", "!=", "PLUS", "&&", "GET_CODE", "(", "op1", ")", "!=", "MINUS", ")", "||", "(", "op0", "!=", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ")", ")", "return", "<NUM_LIT>", ";", "op0", "=", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ";", "op1", "=", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ";", "return", "REG_P", "(", "op0", ")", "&&", "IS_ADDR_OR_PSEUDO_REG", "(", "op0", ")", "&&", "REG_P", "(", "op1", ")", "&&", "IS_INDEX_OR_PSEUDO_REG", "(", "op1", ")", ";"], "ground_truth": ["}"], "File": "c4x1", "Func": "c4x_S_indirect", "Target": "c4x", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 2019, "Length": 155, "Cover_Rate": 0.47112462006079026, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "RegWidth", ")", "{", "default", ":", "return", "-", "<NUM_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "AMDGPUAsmParser (2)", "Func": "getRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2020, "Length": 41, "Cover_Rate": 0.3153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op", "->", "getSrcTy", "(", ")", "==", "i128", ")", "{", "I", ".", "replaceAllUsesWith", "(", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "SITypeRewriter1", "Func": "visitBitCast", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2021, "Length": 32, "Cover_Rate": 0.3764705882352941, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "SourcePhysReg", "=", "VA", ".", "getLocReg", "(", ")", ";", "unsigned", "ResultReg", "=", "<NUM_LIT>", ";", "if", "(", "RetVT", "==", "CopyVT", ")", "{", "const", "TargetRegisterClass", "*", "CpyRC", "=", "TLI", ".", "getRegClassFor", "(", "CopyVT", ")", ";", "ResultReg", "=", "createResultReg", "(", "CpyRC", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "SourcePhysReg", ")", ";", "}", "else", "if", "(", "CopyVT", "==", "<STR_LIT>", ")", "{", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "RetVT", ")", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ResultReg", ")", ".", "addReg", "(", "SourcePhysReg", ")", ";", "}", "else", "if", "(", "RetVT", "==", "<STR_LIT>", "||", "RetVT", "==", "<STR_LIT>", "||", "RetVT", "==", "<STR_LIT>", ")", "{", "ResultReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "SourcePhysReg", "-=", "<STR_LIT>", "-", "<STR_LIT>", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "SourcePhysReg", ")", ";"], "ground_truth": ["}"], "File": "PPCFastISel66", "Func": "finishCall", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2022, "Length": 181, "Cover_Rate": 0.4469135802469136, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Is64bit", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget11", "Func": "is64bit", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2023, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "D0", ",", "D1", ",", "D2", ",", "D3", ";", "GetDSubRegs", "(", "SrcReg", ",", "SingleSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";"], "ground_truth": ["MIB", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", "|", "getKillRegState", "(", "SrcIsKill", ")", ")", ";"], "File": "ARMExpandPseudoInsts18", "Func": "ExpandVTBL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2024, "Length": 88, "Cover_Rate": 0.3876651982378855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isFMAddSubOrFMSubAdd", "(", "Subtarget", ",", "DAG", ",", "Opnd0", ",", "Opnd1", ",", "Opnd2", ",", "<NUM_LIT>", ")", ")", "{", "unsigned", "Opc", "=", "IsSubAdd", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "DL", ",", "VT", ",", "Opnd0", ",", "Opnd1", ",", "Opnd2", ")", ";", "}", "if", "(", "IsSubAdd", ")", "return", "SDValue", "(", ")", ";", "if", "(", "VT", ".", "is512BitVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Opnd0", ",", "Opnd1", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)6", "Func": "combineShuffleToAddSubOrFMAddSub", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2025, "Length": 85, "Cover_Rate": 0.48295454545454547, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx_insn", "*", "tmp", ";", "rtx", "load_mem", ",", "str_mem", ";", "if", "(", "is_store_insn", "(", "last_scheduled_insn", ",", "&", "str_mem", ")", ")", "load_store_pendulum", "--", ";", "else", "if", "(", "is_load_insn", "(", "last_scheduled_insn", ",", "&", "load_mem", ")", ")", "load_store_pendulum", "++", ";", "else", "return", "cached_can_issue_more", ";", "if", "(", "(", "load_store_pendulum", "==", "<NUM_LIT>", ")", "||", "(", "*", "pn_ready", "<=", "<NUM_LIT>", ")", ")", "return", "cached_can_issue_more", ";", "if", "(", "load_store_pendulum", "==", "<NUM_LIT>", ")", "{", "pos", "=", "*", "pn_ready", "-", "<NUM_LIT>", ";", "while", "(", "pos", ">=", "<NUM_LIT>", ")", "{", "if", "(", "is_load_insn", "(", "ready", "[", "pos", "]", ",", "&", "load_mem", ")", ")", "{", "tmp", "=", "ready", "[", "pos", "]", ";", "for", "(", "i", "=", "pos", ";", "i", "<", "*", "pn_ready", "-", "<NUM_LIT>", ";", "i", "++", ")", "ready", "[", "i", "]", "=", "ready", "[", "i", "+", "<NUM_LIT>", "]", ";", "ready", "[", "*", "pn_ready", "-", "<NUM_LIT>", "]", "=", "tmp", ";", "if", "(", "!", "sel_sched_p", "(", ")", "&&", "INSN_PRIORITY_KNOWN", "(", "tmp", ")", ")", "INSN_PRIORITY", "(", "tmp", ")", "++", ";", "break", ";", "}", "pos", "--", ";", "}", "}", "else", "if", "(", "load_store_pendulum", "==", "-", "<NUM_LIT>", ")", "{", "pos", "=", "*", "pn_ready", "-", "<NUM_LIT>", ";", "while", "(", "pos", ">=", "<NUM_LIT>", ")", "{", "if", "(", "is_load_insn", "(", "ready", "[", "pos", "]", ",", "&", "load_mem", ")", "&&", "!", "sel_sched_p", "(", ")", "&&", "INSN_PRIORITY_KNOWN", "(", "ready", "[", "pos", "]", ")", ")", "{", "INSN_PRIORITY", "(", "ready", "[", "pos", "]", ")", "++", ";", "load_store_pendulum", "--", ";"], "ground_truth": ["break", ";"], "File": "powerpcspe", "Func": "rs6000_sched_reorder2", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2026, "Length": 228, "Cover_Rate": 0.37438423645320196, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "fputs", "(", "sm_version_to_string", "(", "(", "enum", "ptx_isa", ")", "ptx_isa_option", ")", ",", "asm_out_file", ")", ";", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "GET_MODE_BITSIZE", "(", "Pmode", ")", ")", ";"], "ground_truth": ["fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";"], "File": "nvptx", "Func": "nvptx_file_start", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 2027, "Length": 47, "Cover_Rate": 0.5222222222222223, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "info1", ".", "get_vlmul", "(", ")", "!=", "info2", ".", "get_vlmul", "(", ")", ";"], "ground_truth": ["}"], "File": "riscv-vsetvl", "Func": "different_lmul_p", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2028, "Length": 14, "Cover_Rate": 0.4827586206896552, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CanFail", ")", "return", "false", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomMem", "(", "ValNo", ",", "ValVT", ",", "State", ".", "AllocateStack", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "true", ";", "}"], "ground_truth": ["if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "RegList", ",", "<NUM_LIT>", ")", ")", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";"], "File": "ARMISelLowering109", "Func": "f64AssignAPCS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2029, "Length": 72, "Cover_Rate": 0.36923076923076925, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "RegNo", "&", "<NUM_LIT>", ")", "||", "RegNo", "==", "<NUM_LIT>", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "unsigned", "RegisterPair", "=", "GPRPairDecoderTable", "[", "RegNo", "/", "<NUM_LIT>", "]", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "RegisterPair", ")", ")", ";"], "File": "ARMDisassembler", "Func": "DecodeGPRPairRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2030, "Length": 40, "Cover_Rate": 0.4878048780487805, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "CPEMI", "=", "U", ".", "CPEMI", ";", "if", "(", "isCPEntryInRange", "(", "UserMI", ",", "UserOffset", ",", "CPEMI", ",", "U", ".", "getMaxDisp", "(", ")", ",", "U", ".", "NegOk", ",", "true", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";", "}", "unsigned", "CPI", "=", "CPEMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "std", "::", "vector", "<", "CPEntry", ">", "&", "CPEs", "=", "CPEntries", "[", "CPI", "]", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CPEs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "CPEs", "[", "i", "]", ".", "CPEMI", "==", "CPEMI", ")", "continue", ";", "if", "(", "CPEs", "[", "i", "]", ".", "CPEMI", "==", "nullptr", ")", "continue", ";", "if", "(", "isCPEntryInRange", "(", "UserMI", ",", "UserOffset", ",", "CPEs", "[", "i", "]", ".", "CPEMI", ",", "U", ".", "getMaxDisp", "(", ")", ",", "U", ".", "NegOk", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "CPI", "<<", "<STR_LIT>", "<<", "CPEs", "[", "i", "]", ".", "CPI", "<<", "<STR_LIT>", ")", ";", "U", ".", "CPEMI", "=", "CPEs", "[", "i", "]", ".", "CPEMI", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ",", "e", "=", "UserMI", "->", "getNumOperands", "(", ")", ";", "j", "!=", "e", ";", "++", "j", ")", "if", "(", "UserMI", "->", "getOperand", "(", "j", ")", ".", "isCPI", "(", ")", ")", "{", "UserMI", "->", "getOperand", "(", "j", ")", ".", "setIndex", "(", "CPEs", "[", "i", "]", ".", "CPI", ")", ";", "break", ";", "}", "CPEs", "[", "i", "]", ".", "RefCount", "++", ";", "return", "decrementCPEReferenceCount", "(", "CPI", ",", "CPEMI", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "}", "}", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "MipsConstantIslandPass (2)2", "Func": "findInRangeCPEntry", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2031, "Length": 264, "Cover_Rate": 0.9263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TREE_CODE", "(", "*", "node", ")", "!=", "FUNCTION_DECL", ")", "{", "warning", "(", "OPT_Wattributes", ",", "<STR_LIT>", ",", "name", ")", ";", "*", "no_add_attrs", "=", "true", ";", "}", "else", "if", "(", "!", "TARGET_SV_MODE", ")", "{", "error", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["*", "no_add_attrs", "=", "true", ";"], "File": "visium2", "Func": "visium_handle_interrupt_attr", "Target": "visium", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 2032, "Length": 43, "Cover_Rate": 0.5972222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "WebAssemblyFrameLowering23", "Func": "emitEpilogue", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2033, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vaddw_s32", "(", "int64x2_t", "__a", ",", "int32x2_t", "__b", ")", "{"], "ground_truth": ["return", "(", "int64x2_t", ")", "__builtin_neon_vaddwsv2si", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon_vaddw_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2034, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmParser", "::", "emitCapLoadTLSIEAddress", "(", "MCInst", "&", "Inst", ",", "SMLoc", "IDLoc", ",", "MCStreamer", "&", "Out", ")", "{", "MCOperand", "DestReg", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["MCOperand", "TmpReg", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "RISCVAsmParser37", "Func": "emitCapLoadTLSIEAddress", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2035, "Length": 37, "Cover_Rate": 0.42045454545454547, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CodePointerSize", "=", "CalleeSaveStackSlotSize", "=", "TT", ".", "isArch64Bit", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "CommentString", "=", "<STR_LIT>", ";", "AlignmentIsInBytes", "=", "false", ";", "SupportsDebugInformation", "=", "true", ";", "Data16bitsDirective", "=", "<STR_LIT>", ";"], "ground_truth": ["Data32bitsDirective", "=", "<STR_LIT>", ";"], "File": "RISCVMCAsmInfo1", "Func": "RISCVMCAsmInfo", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2036, "Length": 34, "Cover_Rate": 0.7555555555555555, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>LowerControlFlowPass", "(", "tm", ")", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow16", "Func": "createSILowerControlFlowPass", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2037, "Length": 8, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "if", "(", "isDef", ")", "return", "false", ";", "if", "(", "!", "GV", "->", "hasHiddenVisibility", "(", ")", ")", "return", "true", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "if", "(", "GV", "->", "isDeclarationForLinker", "(", ")", "||", "GV", "->", "hasCommonLinkage", "(", ")", ")", "return", "true", ";", "}", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMSubtarget13", "Func": "GVIsIndirectSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2038, "Length": 54, "Cover_Rate": 0.453781512605042, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CC_STATUS_INIT", ";", "if", "(", "operands", "[", "<NUM_LIT>", "]", "==", "const0_rtx", ")", "return", "<STR_LIT>", ";", "return", "<STR_LIT>", ";", "}", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "CONST_INT", "&&", "(", "logval", "=", "exact_log2", "(", "~", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&", "<NUM_LIT>", ")", ")", ">=", "<NUM_LIT>", "&&", "(", "DATA_REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "||", "offsettable_memref_p", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ")", "{", "if", "(", "DATA_REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "logval", ")", ";", "else", "{", "operands", "[", "<NUM_LIT>", "]", "=", "adjust_address", "(", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ",", "<NUM_LIT>", "-", "(", "logval", "/", "<NUM_LIT>", ")", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "logval", "%", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "m68k4", "Func": "output_andsi3", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2039, "Length": 127, "Cover_Rate": 0.516260162601626, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "getVarArgsFrameIndex", "(", ")", "const", "{"], "ground_truth": ["return", "VarArgsFrameIndex", ";"], "File": "PPCMachineFunctionInfo (2)", "Func": "getVarArgsFrameIndex", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2040, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "(", "Bytes", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "||", "ExtraScale", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "CopyRange", "=", "(", "(", "<NUM_LIT>", "<<", "CopyBits", ")", "-", "<NUM_LIT>", ")", "*", "CopyScale", ";", "if", "(", "CopyOpc", "&&", "Bytes", "<", "CopyScale", ")", "{", "CopyOpc", "=", "<STR_LIT>", ";", "CopyScale", "=", "<NUM_LIT>", ";", "CopyNeedsCC", "=", "false", ";", "CopyRange", "=", "<NUM_LIT>", ";", "}", "unsigned", "ExtraRange", "=", "(", "(", "<NUM_LIT>", "<<", "ExtraBits", ")", "-", "<NUM_LIT>", ")", "*", "ExtraScale", ";", "unsigned", "RequiredCopyInstrs", "=", "CopyOpc", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "unsigned", "RangeAfterCopy", "=", "(", "CopyRange", ">", "Bytes", ")", "?", "<NUM_LIT>", ":", "(", "Bytes", "-", "CopyRange", ")", ";", "assert", "(", "RangeAfterCopy", "%", "ExtraScale", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "RequiredExtraInstrs", ";", "if", "(", "ExtraRange", ")", "RequiredExtraInstrs", "=", "alignTo", "(", "RangeAfterCopy", ",", "ExtraRange", ")", "/", "ExtraRange", ";", "else", "if", "(", "RangeAfterCopy", ">", "<NUM_LIT>", ")", "RequiredExtraInstrs", "=", "<NUM_LIT>", ";", "else", "RequiredExtraInstrs", "=", "<NUM_LIT>", ";", "unsigned", "RequiredInstrs", "=", "RequiredCopyInstrs", "+", "RequiredExtraInstrs", ";", "unsigned", "Threshold", "=", "(", "DestReg", "==", "<STR_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "RequiredInstrs", ">", "Threshold", ")", "{", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "MBBI", ",", "dl", ",", "DestReg", ",", "BaseReg", ",", "NumBytes", ",", "true", ",", "TII", ",", "MRI", ",", "MIFlags", ")", ";", "return", ";", "}", "if", "(", "CopyOpc", ")", "{", "unsigned", "CopyImm", "=", "std", "::", "min", "(", "Bytes", ",", "CopyRange", ")", "/", "CopyScale", ";", "Bytes", "-=", "CopyImm", "*", "CopyScale", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "CopyOpc", ")", ",", "DestReg", ")", ";", "if", "(", "CopyNeedsCC", ")", "MIB", "=", "MIB", ".", "add", "(", "t1CondCodeOp", "(", ")", ")", ";", "MIB", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ";", "if", "(", "CopyOpc", "!=", "<STR_LIT>", ")", "{", "MIB", ".", "addImm", "(", "CopyImm", ")", ";", "}", "MIB", ".", "setMIFlags", "(", "MIFlags", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "BaseReg", "=", "DestReg", ";", "}", "while", "(", "Bytes", ")", "{", "unsigned", "ExtraImm", "=", "std", "::", "min", "(", "Bytes", ",", "ExtraRange", ")", "/", "ExtraScale", ";", "Bytes", "-=", "ExtraImm", "*", "ExtraScale", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ExtraOpc", ")", ",", "DestReg", ")", ";", "if", "(", "ExtraNeedsCC", ")", "MIB", "=", "MIB", ".", "add", "(", "t1CondCodeOp", "(", ")", ")", ";", "MIB", ".", "addReg", "(", "BaseReg", ")", ".", "addImm", "(", "ExtraImm", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}"], "ground_truth": ["}"], "File": "ThumbRegisterInfo (2)1", "Func": "emitThumbRegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2041, "Length": 394, "Cover_Rate": 0.5580736543909348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "Ty1", "->", "getPrimitiveSizeInBits", "(", ")", ">", "Ty2", "->", "getPrimitiveSizeInBits", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "MSP430ISelLowering20", "Func": "isTruncateFree", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2042, "Length": 16, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "TARGET_LONG_DOUBLE_128", ")", "{"], "ground_truth": ["if", "(", "!", "TARGET_IEEEQUAD", ")", "init_float128_ibm", "(", "TFmode", ")", ";"], "File": "powerpcspe", "Func": "rs6000_init_libfuncs", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2043, "Length": 16, "Cover_Rate": 0.34782608695652173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "RetVal", "=", "Ret", "->", "getReturnValue", "(", ")", ";", "assert", "(", "RetVal", "&&", "<STR_LIT>", ")", ";", "FunctionType", "*", "FnType", "=", "FunctionType", "::", "get", "(", "Type", "::", "getVoidTy", "(", "Ctx", ")", ",", "{", "RetVal", "->", "getType", "(", ")", "}", ",", "false", ")", ";", "Constant", "*", "Fn", "=", "F", ".", "getParent", "(", ")", "->", "getOrInsertFunction", "(", "GetReturnSymbolName", "(", "*", "RetVal", ")", ",", "FnType", ")", ";"], "ground_truth": ["CallInst", "::", "Create", "(", "Fn", ",", "{", "RetVal", "}", ",", "<STR_LIT>", ",", "&", "I", ")", ";"], "File": "SNESInstrumentFunctions", "Func": "BuildExitHook", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2044, "Length": 80, "Cover_Rate": 0.6060606060606061, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "assert", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isSymbol", "(", ")", "&&", "<STR_LIT>", ")", ";", "OS", "<<", "<STR_LIT>", "<<", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSymbolName", "(", ")", "<<", "<STR_LIT>", "<<", "MAI", "->", "getCommentString", "(", ")", "<<", "<STR_LIT>", ";", "break", ";", "default", ":"], "ground_truth": ["return", "false", ";"], "File": "TMS320C64XAsmPrinter", "Func": "emit_special", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 2045, "Length": 51, "Cover_Rate": 0.3953488372093023, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "Modified", "|=", "runOnMBB", "(", "MBB", ")", ";", "return", "Modified", ";"], "ground_truth": ["}"], "File": "AArch64LowerHomogeneousPrologEpilog", "Func": "runOnMachineFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2046, "Length": 19, "Cover_Rate": 0.35185185185185186, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Build", "=", "ST", "->", "getValue", "(", ")", ";", "if", "(", "MemVT", "!=", "<STR_LIT>", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "MemVT", ".", "getVectorNumElements", "(", ")", ";", "I", "++", ")", "{", "unsigned", "Elt", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", "?", "MemVT", ".", "getVectorNumElements", "(", ")", "-", "I", "-", "<NUM_LIT>", ":", "I", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Build", ",", "DAG", ".", "getConstant", "(", "Elt", ",", "dl", ",", "<STR_LIT>", ")", ")", ")", ";", "}"], "ground_truth": ["for", "(", "unsigned", "I", "=", "MemVT", ".", "getVectorNumElements", "(", ")", ";", "I", "<", "<NUM_LIT>", ";", "I", "++", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ")", ";"], "File": "ARMISelLowering12", "Func": "LowerPredicateStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2047, "Length": 128, "Cover_Rate": 0.31840796019900497, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutStreamer", ".", "SwitchSection", "(", "ConfigSection", ")", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", ">", "AMDGPUSubtarget", "::", "NORTHERN_ISLANDS", ")", "{", "EmitProgramInfo<ISA_LIT>", "(", "MF", ")", ";", "}", "else", "{", "EmitProgramInfoR600", "(", "MF", ")", ";", "}", "OutStreamer", ".", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getTextSection", "(", ")", ")", ";", "EmitFunctionBody", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUAsmPrinter14", "Func": "runOnMachineFunction", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2048, "Length": 54, "Cover_Rate": 0.34838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcvtq_m_from_f_sv8hi", "(", "__inactive", ",", "__a", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcvtq_m_s16_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2049, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "createVTypeImm", "(", "APInt", "sew", ",", "APInt", "lmul", ",", "APInt", "ediv", ",", "SMLoc", "S", ",", "bool", "IsRV64", ")", "{", "auto", "Op", "=", "std", "::", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "KindTy", "::", "VTypeImm", ")", ";", "sew", ".", "ashrInPlace", "(", "<NUM_LIT>", ")", ";", "Op", "->", "Vtypei", ".", "Sew", "=", "static_cast", "<", "VSEW", ">", "(", "sew", ".", "logBase2", "(", ")", ")", ";", "Op", "->", "Vtypei", ".", "Lmul", "=", "static_cast", "<", "VLMUL", ">", "(", "lmul", ".", "logBase2", "(", ")", ")", ";", "Op", "->", "Vtypei", ".", "Ediv", "=", "static_cast", "<", "VEDIV", ">", "(", "ediv", ".", "logBase2", "(", ")", ")", ";", "Op", "->", "Vtypei", ".", "Encoding", "=", "(", "ediv", ".", "logBase2", "(", ")", "<<", "<NUM_LIT>", ")", "|", "(", "sew", ".", "logBase2", "(", ")", "<<", "<NUM_LIT>", ")", "|", "(", "lmul", ".", "logBase2", "(", ")", ")", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "IsRV64", "=", "IsRV64", ";", "return", "Op", ";"], "ground_truth": ["}"], "File": "RISCVAsmParser43", "Func": "createVTypeImm", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2050, "Length": 151, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "numArgs", ">", "<NUM_LIT>", ")", "{", "if", "(", "(", "copr2", "=", "dyn_cast", "<", "Constant", ">", "(", "aCI", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ")", ")", "==", "nullptr", ")", "return", "false", ";", "}", "double", "DVal0", "[", "<NUM_LIT>", "]", ",", "DVal1", "[", "<NUM_LIT>", "]", ";", "bool", "hasTwoResults", "=", "(", "FInfo", ".", "getId", "(", ")", "==", "<ISA_LIT>LibFunc", "::", "EI_<ISA_LIT>NCOS", ")", ";", "if", "(", "getVecSize", "(", "FInfo", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "!", "evaluateScalarMathFunc", "(", "FInfo", ",", "DVal0", "[", "<NUM_LIT>", "]", ",", "DVal1", "[", "<NUM_LIT>", "]", ",", "copr0", ",", "copr1", ",", "copr2", ")", ")", "{", "return", "false", ";", "}", "}", "else", "{", "ConstantDataVector", "*", "CDV0", "=", "dyn_cast_or_null", "<", "ConstantDataVector", ">", "(", "copr0", ")", ";", "ConstantDataVector", "*", "CDV1", "=", "dyn_cast_or_null", "<", "ConstantDataVector", ">", "(", "copr1", ")", ";", "ConstantDataVector", "*", "CDV2", "=", "dyn_cast_or_null", "<", "ConstantDataVector", ">", "(", "copr2", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "getVecSize", "(", "FInfo", ")", ";", "++", "i", ")", "{", "Constant", "*", "celt0", "=", "CDV0", "?", "CDV0", "->", "getElementAsConstant", "(", "i", ")", ":", "nullptr", ";", "Constant", "*", "celt1", "=", "CDV1", "?", "CDV1", "->", "getElementAsConstant", "(", "i", ")", ":", "nullptr", ";", "Constant", "*", "celt2", "=", "CDV2", "?", "CDV2", "->", "getElementAsConstant", "(", "i", ")", ":", "nullptr", ";", "if", "(", "!", "evaluateScalarMathFunc", "(", "FInfo", ",", "DVal0", "[", "i", "]", ",", "DVal1", "[", "i", "]", ",", "celt0", ",", "celt1", ",", "celt2", ")", ")", "{", "return", "false", ";", "}", "}", "}", "LLVMContext", "&", "context", "=", "CI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getContext", "(", ")", ";", "Constant", "*", "nval0", ",", "*", "nval1", ";", "if", "(", "getVecSize", "(", "FInfo", ")", "==", "<NUM_LIT>", ")", "{", "nval0", "=", "ConstantFP", "::", "get", "(", "CI", "->", "getType", "(", ")", ",", "DVal0", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "hasTwoResults", ")", "nval1", "=", "ConstantFP", "::", "get", "(", "CI", "->", "getType", "(", ")", ",", "DVal1", "[", "<NUM_LIT>", "]", ")", ";", "}", "else", "{", "if", "(", "getArgType", "(", "FInfo", ")", "==", "<ISA_LIT>LibFunc", "::", "F32", ")", "{", "SmallVector", "<", "float", ",", "<NUM_LIT>", ">", "FVal0", ",", "FVal1", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "getVecSize", "(", "FInfo", ")", ";", "++", "i", ")", "FVal0", ".", "push_back", "(", "(", "float", ")", "DVal0", "[", "i", "]", ")", ";", "ArrayRef", "<", "float", ">", "tmp0", "(", "FVal0", ")", ";", "nval0", "=", "ConstantDataVector", "::", "get", "(", "context", ",", "tmp0", ")", ";", "if", "(", "hasTwoResults", ")", "{", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "getVecSize", "(", "FInfo", ")", ";", "++", "i", ")", "FVal1", ".", "push_back", "(", "(", "float", ")", "DVal1", "[", "i", "]", ")", ";", "ArrayRef", "<", "float", ">", "tmp1", "(", "FVal1", ")", ";", "nval1", "=", "ConstantDataVector", "::", "get", "(", "context", ",", "tmp1", ")", ";", "}", "}", "else", "{", "ArrayRef", "<", "double", ">", "tmp0", "(", "DVal0", ")", ";"], "ground_truth": ["nval0", "=", "ConstantDataVector", "::", "get", "(", "context", ",", "tmp0", ")", ";"], "File": "AMDGPULibCalls27", "Func": "evaluateCall", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2051, "Length": 460, "Cover_Rate": 0.693815987933635, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_comgt_epi64", "(", "__m128i", "__A", ",", "__m128i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_vpcomgtq", "(", "(", "__v2di", ")", "__A", ",", "(", "__v2di", ")", "__B", ")", ";"], "File": "xopintrin", "Func": "_mm_comgt_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2052, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "insn", ".", "eaBase", ")", "{", "case", "EA_BASE_NONE", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "ALL_EA_BASES", "llvm_unreachable", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "break", ";", "case", "EA_REG_", "##", "x", ":", "\\", "mcInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ")", ";", "break", ";"], "ground_truth": ["ALL_REGS", "default", ":"], "File": "X86Disassembler54", "Func": "translateRMRegister", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2053, "Length": 49, "Cover_Rate": 0.5568181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "InstrAddrSpace", ";"], "ground_truth": ["}"], "File": "SIMemoryLegalizer", "Func": "getInstrAddrSpace", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2054, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutStreamer", "->", "EmitIntValue", "(", "R_00B84C_COMPUTE_PGM_RSRC2", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "R_00B860_COMPUTE_TMPRING_<ISA_LIT>ZE", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "S_00B860_WAVE<ISA_LIT>ZE", "(", "CurrentProgramInfo", ".", "ScratchBlocks", ")", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "OutStreamer", "->", "EmitIntValue", "(", "RsrcReg", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "S_00B028_VGPRS", "(", "CurrentProgramInfo", ".", "VGPRBlocks", ")", "|", "S_00B028_SGPRS", "(", "CurrentProgramInfo", ".", "SGPRBlocks", ")", ",", "<NUM_LIT>", ")", ";", "unsigned", "Rsrc2Val", "=", "<NUM_LIT>", ";", "if", "(", "STM", ".", "isVGPRSpillingEnabled", "(", "*", "MF", ".", "getFunction", "(", ")", ")", ")", "{", "OutStreamer", "->", "EmitIntValue", "(", "R_0286E8_SPI_TMPRING_<ISA_LIT>ZE", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "S_0286E8_WAVE<ISA_LIT>ZE", "(", "CurrentProgramInfo", ".", "ScratchBlocks", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDPAL", ")", "Rsrc2Val", "=", "S_00B84C_SCRATCH_EN", "(", "CurrentProgramInfo", ".", "ScratchBlocks", ">", "<NUM_LIT>", ")", ";", "}", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "<ISA_LIT>_PS", ")", "{", "OutStreamer", "->", "EmitIntValue", "(", "R_0286CC_SPI_PS_INPUT_ENA", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "MFI", "->", "getP<ISA_LIT>nputEnable", "(", ")", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "R_0286D0_SPI_PS_INPUT_ADDR", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "MFI", "->", "getP<ISA_LIT>nputAddr", "(", ")", ",", "<NUM_LIT>", ")", ";", "Rsrc2Val", "|=", "S_00B02C_EXTRA_LDS_<ISA_LIT>ZE", "(", "CurrentProgramInfo", ".", "LDSBlocks", ")", ";", "}", "if", "(", "Rsrc2Val", ")", "{", "OutStreamer", "->", "EmitIntValue", "(", "RsrcReg", "+", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "Rsrc2Val", ",", "<NUM_LIT>", ")", ";", "}", "}", "OutStreamer", "->", "EmitIntValue", "(", "R_SPILLED_SGPRS", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "MFI", "->", "getNumSpilledSGPRs", "(", ")", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["OutStreamer", "->", "EmitIntValue", "(", "R_SPILLED_VGPRS", ",", "<NUM_LIT>", ")", ";"], "File": "AMDGPUAsmPrinter24", "Func": "EmitProgramInfoSI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2055, "Length": 276, "Cover_Rate": 0.711340206185567, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "cz", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "uint64_t", "simm32", "=", "SignExtend64", "<", "<NUM_LIT>", ">", "(", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "DecodeStatus", "status", ";", "if", "(", "cz", ")", "{", "status", "=", "DecodeI64RegisterClass", "(", "MI", ",", "sz", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")", "return", "status", ";", "}", "else", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "cy", ")", "{", "status", "=", "DecodeI64RegisterClass", "(", "MI", ",", "sy", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")", "return", "status", ";", "}", "else", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "sy", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "VEDisassembler", "Func": "DecodeASX", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2056, "Length": 129, "Cover_Rate": 0.6354679802955665, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "HasDistinctOps", "(", "false", ")", ",", "HasLoadStoreOnCond", "(", "false", ")", ",", "HasHighWord", "(", "false", ")", ",", "HasFPExtension", "(", "false", ")", ",", "HasPopulationCount", "(", "false", ")", ",", "HasMessageSecurityAssist4", "(", "false", ")", ",", "HasFastSerialization", "(", "false", ")", ",", "HasInterlockedAccess1", "(", "false", ")", ",", "HasMiscellaneousExtensions", "(", "false", ")", ",", "HasExecutionHint", "(", "false", ")", ",", "HasLoadAndTrap", "(", "false", ")", ",", "HasTransactionalExecution", "(", "false", ")", ",", "HasProcessorAssist", "(", "false", ")", ",", "HasDFPZonedConversion", "(", "false", ")", ",", "HasVector", "(", "false", ")", ",", "HasLoadStoreOnCond2", "(", "false", ")", ",", "HasLoadAndZeroRightmostByte", "(", "false", ")", ",", "HasMessageSecurityAssist5", "(", "false", ")", ",", "HasDFPPackedConversion", "(", "false", ")", ",", "TargetTriple", "(", "TT", ")", ",", "InstrInfo", "(", "initializeSubtargetDependencies", "(", "CPU", ",", "FS", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", ",", "TSInfo", "(", ")", ",", "FrameLowering", "(", ")", "{"], "ground_truth": ["}"], "File": "SystemZSubtarget", "Func": "SystemZSubtarget", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2057, "Length": 165, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "II", "->", "getOperand", "(", "i", ")", ".", "isReg", "(", ")", "&&", "(", "II", "->", "getOperand", "(", "i", ")", ".", "isUse", "(", ")", "||", "II", "->", "getOperand", "(", "i", ")", ".", "isDef", "(", ")", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "localII", "=", "II", ";", "++", "localII", ";", "unsigned", "Reg", "=", "II", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "localBegin", "=", "localII", ";", "localBegin", "!=", "end", ";", "++", "localBegin", ")", "{", "if", "(", "localBegin", "==", "skip", ")", "continue", ";", "if", "(", "localBegin", "->", "modifiesRegister", "(", "Reg", ",", "TRI", ")", "||", "localBegin", "->", "readsRegister", "(", "Reg", ",", "TRI", ")", ")", "return", "false", ";", "}", "}", "}"], "ground_truth": ["return", "true", ";"], "File": "HexagonNewValueJump2", "Func": "canBeFeederToNewValueJump", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2058, "Length": 116, "Cover_Rate": 0.5858585858585859, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}", "if", "(", "TARGET_64BIT", ")", "{", "if", "(", "cfun_save_high_fprs_p", ")", "{", "next_offset", "=", "cfun_frame_layout", ".", "f8_offset", ";", "for", "(", "i", "=", "FPR8_REGNUM", ";", "i", "<=", "FPR15_REGNUM", ";", "i", "++", ")", "{", "if", "(", "cfun_fpr_save_p", "(", "i", ")", ")", "{", "restore_fpr", "(", "frame_pointer", ",", "offset", "+", "next_offset", ",", "i", ")", ";", "cfa_restores", "=", "alloc_reg_note", "(", "REG_CFA_RESTORE", ",", "gen_rtx_REG", "(", "DFmode", ",", "i", ")", ",", "cfa_restores", ")", ";", "next_offset", "+=", "<NUM_LIT>", ";", "}", "}", "}", "}", "else", "{", "next_offset", "=", "cfun_frame_layout", ".", "f4_offset", ";", "for", "(", "i", "=", "FPR4_REGNUM", ";", "i", "<=", "FPR4_REGNUM", "+", "<NUM_LIT>", ";", "i", "++", ")", "{", "if", "(", "cfun_fpr_save_p", "(", "i", ")", ")", "{", "restore_fpr", "(", "frame_pointer", ",", "offset", "+", "next_offset", ",", "i", ")", ";", "cfa_restores", "=", "alloc_reg_note", "(", "REG_CFA_RESTORE", ",", "gen_rtx_REG", "(", "DFmode", ",", "i", ")", ",", "cfa_restores", ")", ";", "next_offset", "+=", "<NUM_LIT>", ";", "}", "else", "if", "(", "!", "TARGET_PACKED_STACK", ")", "next_offset", "+=", "<NUM_LIT>", ";", "}", "}", "if", "(", "cfun_frame_layout", ".", "first_restore_gpr", "!=", "-", "<NUM_LIT>", ")", "{", "rtx", "insn", ",", "addr", ";", "int", "i", ";", "for", "(", "i", "=", "cfun_frame_layout", ".", "first_restore_gpr", ";", "i", "<=", "cfun_frame_layout", ".", "last_restore_gpr", ";", "i", "++", ")", "{", "if", "(", "global_not_special_regno_p", "(", "i", ")", ")", "{", "addr", "=", "plus_constant", "(", "Pmode", ",", "frame_pointer", ",", "offset", "+", "cfun_frame_layout", ".", "gprs_offset", "+", "(", "i", "-", "cfun_frame_layout", ".", "first_save_gpr_slot", ")", "*", "UNITS_PER_LONG", ")", ";", "addr", "=", "gen_rtx_MEM", "(", "Pmode", ",", "addr", ")", ";", "set_mem_alias_set", "(", "addr", ",", "get_frame_alias_set", "(", ")", ")", ";", "emit_move_insn", "(", "addr", ",", "gen_rtx_REG", "(", "Pmode", ",", "i", ")", ")", ";", "}", "else", "cfa_restores", "=", "alloc_reg_note", "(", "REG_CFA_RESTORE", ",", "gen_rtx_REG", "(", "Pmode", ",", "i", ")", ",", "cfa_restores", ")", ";", "}", "if", "(", "!", "sibcall", "&&", "cfun_gpr_save_slot", "(", "RETURN_REGNUM", ")", "==", "SAVE_SLOT_STACK", "&&", "s390_tune", "<=", "PROCESSOR_2097_Z10", ")", "{", "int", "return_regnum", "=", "find_unused_clobbered_reg", "(", ")", ";"], "ground_truth": ["if", "(", "!", "return_regnum", "||", "(", "TARGET_INDIRECT_BRANCH_NOBP_RET_OPTION", "&&", "!", "TARGET_CPU_Z10", "&&", "return_regnum", "==", "INDIRECT_BRANCH_THUNK_REGNUM", ")", ")", "{"], "File": "s3908", "Func": "s390_emit_epilogue", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2059, "Length": 316, "Cover_Rate": 0.41415465268676277, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "LLVMContext", "&", "Ctx", "=", "M", ".", "getContext", "(", ")", ";", "auto", "Ty", "=", "F", "->", "getFunctionType", "(", ")", ";", "Function", "*", "Fn", "=", "Function", "::", "Create", "(", "Ty", ",", "GlobalValue", "::", "WeakAnyLinkage", ",", "N", ",", "&", "M", ")", ";", "Fn", "->", "setDoesNotReturn", "(", ")", ";", "Fn", "->", "setVisibility", "(", "GlobalValue", "::", "DefaultVisibility", ")", ";", "Fn", "->", "setCallingConv", "(", "CallingConv", "::", "C", ")", ";", "Fn", "->", "setSection", "(", "<STR_LIT>", ")", ";", "Fn", "->", "setIsMaterializable", "(", "true", ")", ";", "AttrBuilder", "B", ";", "B", ".", "addAttribute", "(", "llvm", "::", "Attribute", "::", "NoUnwind", ")", ";", "B", ".", "addAttribute", "(", "llvm", "::", "Attribute", "::", "Naked", ")", ";"], "ground_truth": ["Fn", "->", "addAttributes", "(", "llvm", "::", "AttributeList", "::", "FunctionIndex", ",", "B", ")", ";"], "File": "X86FineIBTHashesSection", "Func": "CreatePLTTemplate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2060, "Length": 116, "Cover_Rate": 0.4915254237288136, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "*", "B", ".", "getParent", "(", ")", ";", "auto", "&", "HST", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "auto", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "auto", "&", "HRI", "=", "*", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "MachineInstr", "*", "MI", "=", "&", "*", "It", ";", "if", "(", "!", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", ")", "return", "false", ";", "LivePhysRegs", "LPR", "(", "HRI", ")", ";", "LPR", ".", "addLiveIns", "(", "B", ")", ";", "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "const", "MachineOperand", "*", ">", ",", "<NUM_LIT>", ">", "Clobbers", ";", "for", "(", "auto", "R", "=", "B", ".", "begin", "(", ")", ";", "R", "!=", "It", ";", "++", "R", ")", "{", "Clobbers", ".", "clear", "(", ")", ";", "LPR", ".", "stepForward", "(", "*", "R", ",", "Clobbers", ")", ";", "for", "(", "auto", "&", "C", ":", "Clobbers", ")", "if", "(", "C", ".", "second", "->", "isReg", "(", ")", "&&", "C", ".", "second", "->", "isDead", "(", ")", ")", "LPR", ".", "removeReg", "(", "C", ".", "first", ")", ";", "}", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "SrcR", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcLo", "=", "HRI", ".", "getSubReg", "(", "SrcR", ",", "<STR_LIT>", ")", ";", "unsigned", "SrcHi", "=", "HRI", ".", "getSubReg", "(", "SrcR", ",", "<STR_LIT>", ")", ";", "bool", "IsKill", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "int", "FI", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "bool", "Is128B", "=", "HST", ".", "useHVXDblOps", "(", ")", ";", "const", "auto", "&", "RC", "=", "!", "Is128B", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "Size", "=", "HRI", ".", "getSpillSize", "(", "RC", ")", ";", "unsigned", "NeedAlign", "=", "HRI", ".", "getSpillAlignment", "(", "RC", ")", ";", "unsigned", "HasAlign", "=", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ";", "unsigned", "StoreOpc", ";", "if", "(", "LPR", ".", "contains", "(", "SrcLo", ")", ")", "{", "if", "(", "NeedAlign", "<=", "HasAlign", ")", "StoreOpc", "=", "!", "Is128B", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "StoreOpc", "=", "!", "Is128B", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "B", ",", "It", ",", "DL", ",", "HII", ".", "get", "(", "StoreOpc", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcLo", ",", "getKillRegState", "(", "IsKill", ")", ")", ".", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";", "}", "if", "(", "LPR", ".", "contains", "(", "SrcHi", ")", ")", "{", "if", "(", "NeedAlign", "<=", "MinAlign", "(", "HasAlign", ",", "Size", ")", ")", "StoreOpc", "=", "!", "Is128B", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "StoreOpc", "=", "!", "Is128B", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "B", ",", "It", ",", "DL", ",", "HII", ".", "get", "(", "StoreOpc", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "Size", ")", ".", "addReg", "(", "SrcHi", ",", "getKillRegState", "(", "IsKill", ")", ")", ".", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "HexagonFrameLowering11", "Func": "expandStoreVec2", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2061, "Length": 486, "Cover_Rate": 0.8788426763110307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "create<ISA_LIT>ELFObjectWriter", "(", "OSABI", ",", "Is64Bit", ")", ";"], "ground_truth": ["}"], "File": "RISCVAsmBackend", "Func": "createObjectTargetWriter", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2062, "Length": 9, "Cover_Rate": 0.4090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "F", "=", "DefM", ".", "find", "(", "RR", ")", ";", "if", "(", "F", "==", "DefM", ".", "end", "(", ")", ")", "continue", ";", "DefStack", "&", "DS", "=", "F", "->", "second", ";", "if", "(", "Kind", "==", "NodeAttrs", "::", "Use", ")", "linkRefUp", "<", "UseNode", "*", ">", "(", "SA", ",", "RA", ",", "DS", ")", ";", "else", "if", "(", "Kind", "==", "NodeAttrs", "::", "Def", ")", "linkRefUp", "<", "DefNode", "*", ">", "(", "SA", ",", "RA", ",", "DS", ")", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "RDFGraph", "Func": "linkStmtRefs", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2063, "Length": 80, "Cover_Rate": 0.43956043956043955, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "for", "(", "unsigned", "Reg", ":", "LiveRegs", ")", "dbgs", "(", ")", "<<", "printVRegOrUnit", "(", "Reg", ",", "DAG", "->", "getTRI", "(", ")", ")", "<<", "' '", ";", "dbgs", "(", ")", "<<", "'\\n'", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "VregCurrentUsage", "<<", "'\\n'", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "SregCurrentUsage", "<<", "'\\n'", ";", ")", ";", "Cand", ".", "Block", "=", "nullptr", ";", "for", "(", "std", "::", "vector", "<", "<ISA_LIT>ScheduleBlock", "*", ">", "::", "iterator", "I", "=", "ReadyBlocks", ".", "begin", "(", ")", ",", "E", "=", "ReadyBlocks", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "<ISA_LIT>BlockSchedCandidate", "TryCand", ";", "TryCand", ".", "Block", "=", "*", "I", ";", "TryCand", ".", "IsHighLatency", "=", "TryCand", ".", "Block", "->", "isHighLatencyBlock", "(", ")", ";", "TryCand", ".", "VGPRUsageDiff", "=", "checkRegUsageImpact", "(", "TryCand", ".", "Block", "->", "getInRegs", "(", ")", ",", "TryCand", ".", "Block", "->", "getOutRegs", "(", ")", ")", "[", "DAG", "->", "getVGPRSetID", "(", ")", "]", ";", "TryCand", ".", "NumSuccessors", "=", "TryCand", ".", "Block", "->", "getSuccs", "(", ")", ".", "size", "(", ")", ";", "TryCand", ".", "NumHighLatencySuccessors", "=", "TryCand", ".", "Block", "->", "getNumHighLatencySuccessors", "(", ")", ";", "TryCand", ".", "LastPosHighLatParentScheduled", "=", "(", "unsigned", "int", ")", "std", "::", "max", "<", "int", ">", "(", "<NUM_LIT>", ",", "LastPosHighLatencyParentScheduled", "[", "TryCand", ".", "Block", "->", "getID", "(", ")", "]", "-", "LastPosWaitedHighLatency", ")", ";", "TryCand", ".", "Height", "=", "TryCand", ".", "Block", "->", "Height", ";", "if", "(", "VregCurrentUsage", ">", "<NUM_LIT>", "||", "Variant", "!=", "<STR_LIT>", ")", "{", "if", "(", "!", "tryCandidateRegUsage", "(", "Cand", ",", "TryCand", ")", "&&", "Variant", "!=", "<STR_LIT>", ")", "tryCandidateLatency", "(", "Cand", ",", "TryCand", ")", ";", "}", "else", "{", "if", "(", "!", "tryCandidateLatency", "(", "Cand", ",", "TryCand", ")", ")", "tryCandidateRegUsage", "(", "Cand", ",", "TryCand", ")", ";", "}", "if", "(", "TryCand", ".", "Reason", "!=", "NoCand", ")", "{", "Cand", ".", "setBest", "(", "TryCand", ")", ";", "Best", "=", "I", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Cand", ".", "Block", "->", "getID", "(", ")", "<<", "' '", "<<", "getReasonStr", "(", "Cand", ".", "Reason", ")", "<<", "'\\n'", ")", ";", "}", "}"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Cand", ".", "Block", "->", "getID", "(", ")", "<<", "'\\n'", ";"], "File": "SIMachineScheduler27", "Func": "pickBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2064, "Length": 341, "Cover_Rate": 0.6532567049808429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PerformSDIVReplace", "=", "false", ";", "InsertNOPLoad", "=", "false", ";", "FixFSMULD", "=", "false", ";", "ReplaceFMULS", "=", "false", ";", "FixAllFDIVSQRT", "=", "false", ";", "DetectRoundChange", "=", "false", ";", "std", "::", "string", "CPUName", "=", "CPU", ";", "if", "(", "CPUName", ".", "empty", "(", ")", ")", "CPUName", "=", "(", "Is64Bit", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "ParseSubtargetFeatures", "(", "CPUName", ",", "FS", ")", ";"], "ground_truth": ["if", "(", "!", "IsV9", ")", "UsePopc", "=", "false", ";"], "File": "SparcSubtarget23", "Func": "initializeSubtargetDependencies", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2065, "Length": 65, "Cover_Rate": 0.5284552845528455, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "CPUName", "=", "CPU", ";", "if", "(", "CPUName", ".", "empty", "(", ")", ")", "{", "CPUName", "=", "<STR_LIT>", ";", "}"], "ground_truth": ["ParseSubtargetFeatures", "(", "CPUName", ",", "FS", ")", ";"], "File": "TeeRISCSubtarget", "Func": "TeeRISCSubtarget", "Target": "TeeRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2066, "Length": 28, "Cover_Rate": 0.3888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "set", "<", "unsigned", ">", "SUColors", ";", "if", "(", "CurrentColoring", "[", "SU", "->", "NodeNum", "]", "<=", "(", "int", ")", "DAGSize", ")", "continue", ";", "if", "(", "SU", "->", "Preds", ".", "size", "(", ")", ">", "<NUM_LIT>", "&&", "!", "DAG", "->", "IsLowLatencySU", "[", "SU", "->", "NodeNum", "]", ")", "continue", ";", "for", "(", "SDep", "&", "SuccDep", ":", "SU", "->", "Succs", ")", "{", "SUnit", "*", "Succ", "=", "SuccDep", ".", "getSUnit", "(", ")", ";", "if", "(", "SuccDep", ".", "isWeak", "(", ")", "||", "Succ", "->", "NodeNum", ">=", "DAGSize", ")", "continue", ";", "SUColors", ".", "insert", "(", "CurrentColoring", "[", "Succ", "->", "NodeNum", "]", ")", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler (2)", "Func": "colorMergeConstantLoadsNextGroup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2067, "Length": 98, "Cover_Rate": 0.5975609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__b", "=", "(", "__vector", "unsigned", "char", ")", "vec_splats", "(", "__m2", ")", ";", "__c", "=", "vec_subs", "(", "__a", ",", "__b", ")", ";", "return", "(", "__m64", ")", "(", "(", "__vector", "long", "long", ")", "__c", ")", "[", "<NUM_LIT>", "]", ";"], "ground_truth": ["}"], "File": "mmintrin2", "Func": "_mm_subs_pu8", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2068, "Length": 38, "Cover_Rate": 0.4691358024691358, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "findCommutedOpIndices", "(", "MachineInstr", "&", "MI", ",", "unsigned", "&", "SrcOpIdx0", ",", "unsigned", "&", "SrcOpIdx1", ")", "const", "{", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "if", "(", "!", "MCID", ".", "isCommutable", "(", ")", ")", "return", "false", ";", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "int", "Src0Idx", "=", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "src0", ")", ";", "if", "(", "Src0Idx", "==", "-", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "MI", ".", "getOperand", "(", "Src0Idx", ")", ".", "isReg", "(", ")", ")", "return", "false", ";", "int", "Src1Idx", "=", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "src1", ")", ";", "if", "(", "Src1Idx", "==", "-", "<NUM_LIT>", ")", "return", "false", ";", "MachineOperand", "&", "Src1", "=", "MI", ".", "getOperand", "(", "Src1Idx", ")", ";", "if", "(", "Src1", ".", "isImm", "(", ")", ")", "{", "if", "(", "!", "isVOP2", "(", "MI", ".", "getOpcode", "(", ")", ")", "&&", "!", "isVOP3", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "return", "false", ";", "}", "else", "if", "(", "Src1", ".", "isReg", "(", ")", ")", "{", "if", "(", "hasModifiersSet", "(", "MI", ",", "<STR_LIT>", "::", "src0_modifiers", ")", "||", "hasModifiersSet", "(", "MI", ",", "<STR_LIT>", "::", "src1_modifiers", ")", ")", "return", "false", ";", "}", "else", "return", "false", ";", "return", "fixCommutedOpIndices", "(", "SrcOpIdx0", ",", "SrcOpIdx1", ",", "Src0Idx", ",", "Src1Idx", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo100", "Func": "findCommutedOpIndices", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2069, "Length": 209, "Cover_Rate": 0.9457013574660633, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "unsigned", "NEONDRegs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "MO", ".", "setReg", "(", "NEONDRegs", "[", "Offset", "+", "R", "*", "Stride", "]", ")", ";", "if", "(", "MO", ".", "isUse", "(", ")", ")", "{", "TII", "->", "copyRegToReg", "(", "MBB", ",", "MBBI", ",", "MO", ".", "getReg", "(", ")", ",", "VirtReg", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "MO", ".", "isKill", "(", ")", ")", "{", "MachineInstr", "*", "CopyMI", "=", "prior", "(", "MBBI", ")", ";", "CopyMI", "->", "findRegisterUseOperand", "(", "VirtReg", ")", "->", "setIsKill", "(", ")", ";", "}", "MO", ".", "setIsKill", "(", ")", ";", "}", "else", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "!", "MO", ".", "isDead", "(", ")", ")", "{", "TII", "->", "copyRegToReg", "(", "MBB", ",", "NextI", ",", "VirtReg", ",", "MO", ".", "getReg", "(", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "NEONPreAllocPass", "Func": "PreAllocNEONRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2070, "Length": 146, "Cover_Rate": 0.4306784660766962, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "return", "STI", ".", "hasTinyEncoding", "(", ")", "?", "CSR_NormalTiny_RegMask", ":", "CSR_Normal_RegMask", ";"], "ground_truth": ["}"], "File": "AVRRegisterInfo8", "Func": "getCallPreservedMask", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2071, "Length": 26, "Cover_Rate": 0.5777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TARGET_LDRD", "||", "mode", "!=", "DImode", ")", "return", "(", "code", "==", "CONST_INT", "&&", "INTVAL", "(", "index", ")", "<", "<NUM_LIT>", "&&", "INTVAL", "(", "index", ")", ">", "-", "<NUM_LIT>", "&&", "(", "INTVAL", "(", "index", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";", "}", "if", "(", "TARGET_NEON", "&&", "VALID_NEON_QREG_MODE", "(", "mode", ")", ")", "return", "(", "code", "==", "CONST_INT", "&&", "INTVAL", "(", "index", ")", "<", "<NUM_LIT>", "&&", "INTVAL", "(", "index", ")", ">", "-", "<NUM_LIT>", "&&", "(", "INTVAL", "(", "index", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";", "if", "(", "TARGET_NEON", "&&", "VALID_NEON_DREG_MODE", "(", "mode", ")", ")", "return", "(", "code", "==", "CONST_INT", "&&", "INTVAL", "(", "index", ")", "<", "<NUM_LIT>", "&&", "INTVAL", "(", "index", ")", ">", "-", "<NUM_LIT>", "&&", "(", "INTVAL", "(", "index", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";", "if", "(", "arm_address_register_rtx_p", "(", "index", ",", "strict_p", ")", "&&", "(", "GET_MODE_SIZE", "(", "mode", ")", "<=", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "mode", "==", "DImode", "||", "mode", "==", "DFmode", ")", "{", "if", "(", "code", "==", "CONST_INT", ")", "{", "HOST_WIDE_INT", "val", "=", "INTVAL", "(", "index", ")", ";", "return", "val", ">", "-", "<NUM_LIT>", "&&", "val", "<", "<NUM_LIT>", "&&", "(", "val", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";", "}", "else", "return", "<NUM_LIT>", ";", "}", "if", "(", "code", "==", "MULT", ")", "{", "rtx", "xiop0", "=", "XEXP", "(", "index", ",", "<NUM_LIT>", ")", ";", "rtx", "xiop1", "=", "XEXP", "(", "index", ",", "<NUM_LIT>", ")", ";", "return", "(", "(", "arm_address_register_rtx_p", "(", "xiop0", ",", "strict_p", ")", "&&", "thumb2_index_mul_operand", "(", "xiop1", ")", ")", "||", "(", "arm_address_register_rtx_p", "(", "xiop1", ",", "strict_p", ")", "&&", "thumb2_index_mul_operand", "(", "xiop0", ")", ")", ")", ";", "}", "else", "if", "(", "code", "==", "ASHIFT", ")", "{", "rtx", "op", "=", "XEXP", "(", "index", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "(", "arm_address_register_rtx_p", "(", "XEXP", "(", "index", ",", "<NUM_LIT>", ")", ",", "strict_p", ")", "&&", "CONST_INT_P", "(", "op", ")", "&&", "INTVAL", "(", "op", ")", ">", "<NUM_LIT>", "&&", "INTVAL", "(", "op", ")", "<=", "<NUM_LIT>", ")", ";"], "File": "arm4", "Func": "thumb2_legitimate_index_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2072, "Length": 309, "Cover_Rate": 0.744578313253012, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isEndChunk", "(", "uint64_t", "Chunk", ")", "{"], "ground_truth": ["if", "(", "Chunk", "==", "<NUM_LIT>", "||", "Chunk", "==", "UINT64_MAX", ")", "return", "false", ";"], "File": "AArch64ExpandPseudoInsts (2)", "Func": "isEndChunk", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2073, "Length": 21, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetInstrDesc", "&", "TID", "=", "MI", ".", "getDesc", "(", ")", ";", "unsigned", "Form", "=", "TID", ".", "TSFlags", "&", "<STR_LIT>", ";", "bool", "IsPrePost", "=", "(", "TID", ".", "TSFlags", "&", "<STR_LIT>", ")", "!=", "<NUM_LIT>", ";", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "<STR_LIT>", ";", "unsigned", "OpIdx", "=", "<NUM_LIT>", ";", "bool", "Skipped", "=", "false", ";", "if", "(", "IsPrePost", "&&", "Form", "==", "<STR_LIT>", ")", "{", "++", "OpIdx", ";", "Skipped", "=", "true", ";", "}", "if", "(", "ImplicitRd", ")", "Binary", "|=", "(", "get<ISA_LIT>RegisterNumbering", "(", "ImplicitRd", ")", "<<", "<STR_LIT>", ")", ";", "else", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "<STR_LIT>", ";", "if", "(", "ImplicitRn", ")", "Binary", "|=", "(", "get<ISA_LIT>RegisterNumbering", "(", "ImplicitRn", ")", "<<", "<STR_LIT>", ")", ";", "else", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "<STR_LIT>", ";", "if", "(", "!", "Skipped", "&&", "TID", ".", "getOperandConstraint", "(", "OpIdx", ",", "TOI", "::", "TIED_TO", ")", "!=", "-", "<NUM_LIT>", ")", "++", "OpIdx", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "unsigned", "AM2Opc", "=", "(", "ImplicitRn", "==", "<STR_LIT>", ")", "?", "<NUM_LIT>", ":", "MI", ".", "getOperand", "(", "OpIdx", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "Binary", "|=", "(", "(", "<STR_LIT>", "(", "AM2Opc", ")", "==", "<STR_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "<<", "<STR_LIT>", ")", ";", "if", "(", "!", "MO2", ".", "getReg", "(", ")", ")", "{", "if", "(", "<STR_LIT>", "(", "AM2Opc", ")", ")", "Binary", "|=", "<STR_LIT>", "(", "AM2Opc", ")", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "Binary", "|=", "<NUM_LIT>", "<<", "<STR_LIT>", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO2", ".", "getReg", "(", ")", ")", ")", ";", "Binary", "|=", "get<ISA_LIT>RegisterNumbering", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "if", "(", "unsigned", "ShImm", "=", "<STR_LIT>", "(", "AM2Opc", ")", ")", "{"], "ground_truth": ["Binary", "|=", "getShiftOp", "(", "AM2Opc", ")", "<<", "<STR_LIT>", ";"], "File": "ARMCodeEmitter10", "Func": "emitLoadStoreInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2074, "Length": 331, "Cover_Rate": 0.8213399503722084, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "<ISA_LIT>TargetLowering", "::", "LowerCustomJumpTableEntry", "(", "const", "MachineJumpTableInfo", "*", "MJTI", ",", "const", "MachineBasicBlock", "*", "MBB", ",", "unsigned", "uid", ",", "MCContext", "&", "Ctx", ")", "const", "{", "assert", "(", "isPositionIndependent", "(", ")", "&&", "Subtarget", ".", "isPICStyleGOT", "(", ")", ")", ";"], "ground_truth": ["return", "MCSymbolRefExpr", "::", "create", "(", "MBB", "->", "getSymbol", "(", ")", ",", "MCSymbolRefExpr", "::", "VK_GOTOFF", ",", "Ctx", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "LowerCustomJumpTableEntry", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2075, "Length": 57, "Cover_Rate": 0.9827586206896551, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>MCInstrInfo", "::", "isPrefix", "(", "MCInstrInfo", "const", "&", "MCII", ",", "MCInst", "const", "&", "MCI", ")", "{"], "ground_truth": ["return", "<STR_LIT>", "==", "<ISA_LIT>MCInstrInfo", "::", "getType", "(", "MCII", ",", "MCI", ")", ";"], "File": "HexagonMCInstrInfo (2)1", "Func": "isPrefix", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2076, "Length": 28, "Cover_Rate": 0.9032258064516129, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addm6ImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["addImmOperands", "(", "Inst", ",", "N", ")", ";"], "File": "HexagonAsmParser (2)", "Func": "addm6ImmOperands", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2077, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "printFCCOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "opNum", ",", "raw_ostream", "&", "O", ",", "const", "char", "*", "Modifier", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "opNum", ")", ";", "O", "<<", "<STR_LIT>", "(", "(", "<STR_LIT>", ")", "MO", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmPrinter (2)1", "Func": "printFCCOperand", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2078, "Length": 50, "Cover_Rate": 0.9259259259259259, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "machine_mode", "cmode", ";", "int", "first_val_regnum", "=", "MMIX_OUTGOING_RETURN_VALUE_REGNUM", ";", "rtx", "vec", "[", "MMIX_MAX_REGS_FOR_VALUE", "]", ";", "int", "i", ";", "int", "nregs", ";", "if", "(", "!", "outgoing", ")", "return", "gen_rtx_REG", "(", "mode", ",", "MMIX_RETURN_VALUE_REGNUM", ")", ";", "if", "(", "TARGET_ABI_GNU", "||", "GET_MODE_BITSIZE", "(", "mode", ")", "<=", "BITS_PER_WORD", ")", "return", "gen_rtx_REG", "(", "mode", ",", "MMIX_OUTGOING_RETURN_VALUE_REGNUM", ")", ";", "if", "(", "COMPLEX_MODE_P", "(", "mode", ")", ")", "cmode", "=", "TYPE_MODE", "(", "TREE_TYPE", "(", "valtype", ")", ")", ";"], "ground_truth": ["else", "{"], "File": "mmix", "Func": "mmix_function_value", "Target": "mmix", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2079, "Length": 71, "Cover_Rate": 0.30735930735930733, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ST", "->", "isTgSplitEnabled", "(", ")", ")", "return", "false", ";", "if", "(", "MI", ".", "memoperands_empty", "(", ")", ")", "return", "true", ";"], "ground_truth": ["for", "(", "const", "MachineMemOperand", "*", "Memop", ":", "MI", ".", "memoperands", "(", ")", ")", "{"], "File": "SIInsertWaitcnts16", "Func": "mayAccessLDSThroughFlat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2080, "Length": 36, "Cover_Rate": 0.35294117647058826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32_t", "Arg", "=", "DV", "->", "getArg", "(", ")", ";", "if", "(", "Arg", ")", "{", "visitTypeEntry", "(", "DV", "->", "getType", "(", ")", ")", ";", "FuncArgNames", "[", "Arg", "]", "=", "DV", "->", "getName", "(", ")", ";", "}", "}", "}", "uint32_t", "ProtoTypeId", ";", "visitSubroutineType", "(", "SP", "->", "getType", "(", ")", ",", "true", ",", "FuncArgNames", ",", "ProtoTypeId", ")", ";", "auto", "FuncTypeEntry", "=", "std", "::", "make_unique", "<", "BTFTypeFunc", ">", "(", "SP", "->", "getName", "(", ")", ",", "ProtoTypeId", ")", ";", "uint32_t", "FuncTypeId", "=", "addType", "(", "std", "::", "move", "(", "FuncTypeEntry", ")", ")", ";", "for", "(", "const", "auto", "&", "TypeEntry", ":", "TypeEntries", ")", "TypeEntry", "->", "completeType", "(", "*", "this", ")", ";", "MCSymbol", "*", "FuncLabel", "=", "Asm", "->", "getFunctionBegin", "(", ")", ";", "BTFFuncInfo", "FuncInfo", ";", "FuncInfo", ".", "Label", "=", "FuncLabel", ";", "FuncInfo", ".", "TypeId", "=", "FuncTypeId", ";", "if", "(", "FuncLabel", "->", "isInSection", "(", ")", ")", "{", "MCSection", "&", "Section", "=", "FuncLabel", "->", "getSection", "(", ")", ";", "const", "MCSectionELF", "*", "SectionELF", "=", "dyn_cast", "<", "MCSectionELF", ">", "(", "&", "Section", ")", ";", "assert", "(", "SectionELF", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["SecNameOff", "=", "addString", "(", "SectionELF", "->", "getSectionName", "(", ")", ")", ";"], "File": "BTFDebug11", "Func": "beginFunctionImpl", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2081, "Length": 180, "Cover_Rate": 0.569620253164557, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "unsigned", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "O", "<<", "getRegisterName", "(", "Reg", ")", ";", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "O", "<<", "'#'", "<<", "Op", ".", "getImm", "(", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "AArch64InstPrinter (2)", "Func": "printOperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2082, "Length": 84, "Cover_Rate": 0.7567567567567568, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "O", "<<", "*", "Mang", "->", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "O", "<<", "*", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "Tile64AsmPrinter", "Func": "printBSN", "Target": "Tile64", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 2083, "Length": 48, "Cover_Rate": 0.43636363636363634, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isToken", "(", ")", "const", "override", "{"], "ground_truth": ["return", "Kind", "==", "Token", ";"], "File": "ECLairAsmParser", "Func": "isToken", "Target": "ECLair", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2084, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "is256BitVector", "(", ")", "&&", "!", "Subtarget", "->", "hasInt256", "(", ")", ")", "return", "Lower256IntArith", "(", "Op", ",", "DAG", ")", ";", "SDValue", "A", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "B", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "assert", "(", "Subtarget", "->", "hasSSE2", "(", ")", "&&", "!", "Subtarget", "->", "hasSSE41", "(", ")", "&&", "<STR_LIT>", ")", ";", "static", "const", "int", "UnpackMask", "[", "]", "=", "{", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "SDValue", "Aodds", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "A", ",", "A", ",", "UnpackMask", ")", ";", "SDValue", "Bodds", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "B", ",", "B", ",", "UnpackMask", ")", ";", "SDValue", "Evens", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "A", ",", "B", ")", ";", "SDValue", "Odds", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Aodds", ",", "Bodds", ")", ";", "Evens", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Evens", ")", ";", "Odds", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Odds", ")", ";", "static", "const", "int", "ShufMask", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "Evens", ",", "Odds", ",", "ShufMask", ")", ";", "}", "assert", "(", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "Ahi", "=", "getTargetVShiftByConstNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "A", ",", "<NUM_LIT>", ",", "DAG", ")", ";", "SDValue", "Bhi", "=", "getTargetVShiftByConstNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "B", ",", "<NUM_LIT>", ",", "DAG", ")", ";", "EVT", "MulVT", "=", "(", "VT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "(", "VT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "A", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "MulVT", ",", "A", ")", ";", "B", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "MulVT", ",", "B", ")", ";", "Ahi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "MulVT", ",", "Ahi", ")", ";"], "ground_truth": ["Bhi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "MulVT", ",", "Bhi", ")", ";"], "File": "X86ISelLowering (2)", "Func": "LowerMUL", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2085, "Length": 359, "Cover_Rate": 0.6298245614035087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "if", "(", "TARGET_INTERWORK", "||", "arm_arch4t", ")", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";"], "ground_truth": ["else", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";"], "File": "arm3", "Func": "output_call", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2086, "Length": 29, "Cover_Rate": 0.35802469135802467, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isPredicateSetter", "(", "unsigned", "Opcode", ")", "{"], "ground_truth": ["switch", "(", "Opcode", ")", "{"], "File": "R600InstrInfo", "Func": "isPredicateSetter", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2087, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InsertWaitcnts", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{", "(", "void", ")", "ForceExpCounter", ";", "(", "void", ")", "ForceLgkmCounter", ";"], "ground_truth": ["(", "void", ")", "ForceVMCounter", ";"], "File": "SIInsertWaitcnts", "Func": "SIInsertWaitcnts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2088, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512d", ")", "__builtin_ia32_cvtuqq2pd512_mask", "(", "(", "__v8di", ")", "__A", ",", "(", "__v8df", ")", "_mm512_setzero_pd", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512dqintrin", "Func": "_mm512_cvtepu64_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2089, "Length": 28, "Cover_Rate": 0.5957446808510638, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "CODE_FOR_doloop_end_internal", ":", "insn_extract", "(", "insn", ")", ";", "loop", "=", "&", "loops", "[", "INTVAL", "(", "recog_data", ".", "operand", "[", "<NUM_LIT>", "]", ")", "]", ";", "end", "=", "(", "struct", "mep_doloop_end", "*", ")", "alloca", "(", "sizeof", "(", "struct", "mep_doloop_end", ")", ")", ";", "end", "->", "insn", "=", "insn", ";", "end", "->", "fallthrough", "=", "next_real_insn", "(", "insn", ")", ";", "end", "->", "counter", "=", "recog_data", ".", "operand", "[", "<NUM_LIT>", "]", ";", "end", "->", "label", "=", "recog_data", ".", "operand", "[", "<NUM_LIT>", "]", ";", "end", "->", "scratch", "=", "recog_data", ".", "operand", "[", "<NUM_LIT>", "]", ";", "if", "(", "loop", "->", "end", "!=", "<NUM_LIT>", "&&", "simplejump_p", "(", "end", "->", "fallthrough", ")", ")", "{", "end", "->", "next", "=", "loop", "->", "end", "->", "next", ";", "loop", "->", "end", "->", "next", "=", "end", ";", "}", "else", "{", "end", "->", "next", "=", "loop", "->", "end", ";", "loop", "->", "end", "=", "end", ";", "}", "break", ";", "}", "for", "(", "loop", "=", "loops", ";", "loop", "<", "loops", "+", "cfun", "->", "machine", "->", "doloop_tags", ";", "loop", "++", ")", "if", "(", "mep_repeat_loop_p", "(", "loop", ")", ")", "{", "rtx_code_label", "*", "repeat_label", ";", "rtx", "label_ref", ";", "repeat_label", "=", "gen_label_rtx", "(", ")", ";", "label_ref", "=", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "repeat_label", ")", ";", "emit_insn_before", "(", "gen_repeat", "(", "loop", "->", "begin", "->", "counter", ",", "label_ref", ")", ",", "loop", "->", "begin", "->", "insn", ")", ";", "delete_insn", "(", "loop", "->", "begin", "->", "insn", ")", ";", "mep_insert_repeat_label_last", "(", "loop", "->", "end", "->", "insn", ",", "repeat_label", ",", "false", ",", "loop", "->", "end", "->", "next", "!=", "<NUM_LIT>", ")", ";", "emit_insn_before", "(", "gen_repeat_end", "(", ")", ",", "loop", "->", "end", "->", "insn", ")", ";", "delete_insn", "(", "loop", "->", "end", "->", "insn", ")", ";", "for", "(", "end", "=", "loop", "->", "end", "->", "next", ";", "end", "!=", "<NUM_LIT>", ";", "end", "=", "end", "->", "next", ")", "{", "emit_jump_insn_before", "(", "gen_jump", "(", "repeat_label", ")", ",", "end", "->", "insn", ")", ";", "delete_insn", "(", "end", "->", "insn", ")", ";"], "ground_truth": ["delete_insn", "(", "end", "->", "fallthrough", ")", ";"], "File": "mep", "Func": "mep_reorg_repeat", "Target": "mep", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2090, "Length": 313, "Cover_Rate": 0.42935528120713307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VCCRValue", "&&", "Iter", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Iter", "->", "findRegisterUseOperandIdx", "(", "VCCRValue", ")", "!=", "-", "<NUM_LIT>", ")", "{", "if", "(", "!", "MoveVPNOTBeforeFirstUser", "(", "MBB", ",", "Iter", ",", "VCCRValue", ")", ")", "continue", ";", "OppositeVCCRValue", "=", "Dst", ";", "++", "Iter", ";", "break", ";", "}", "VCCRValue", "=", "Dst", ";", "}", "if", "(", "Iter", "==", "End", ")", "break", ";", "assert", "(", "VCCRValue", "&&", "OppositeVCCRValue", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "assert", "(", "VCCRValue", "!=", "OppositeVCCRValue", "&&", "<STR_LIT>", ")", ";", "Register", "LastVPNOTResult", "=", "OppositeVCCRValue", ";", "for", "(", ";", "Iter", "!=", "End", ";", "++", "Iter", ")", "{", "bool", "IsInteresting", "=", "false", ";", "if", "(", "MachineOperand", "*", "MO", "=", "Iter", "->", "findRegisterUseOperand", "(", "VCCRValue", ")", ")", "{", "IsInteresting", "=", "true", ";", "if", "(", "Iter", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Register", "Result", "=", "Iter", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MRI", "->", "replaceRegWith", "(", "Result", ",", "LastVPNOTResult", ")", ";", "DeadInstructions", ".", "push_back", "(", "&", "*", "Iter", ")", ";", "Modified", "=", "true", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printReg", "(", "Result", ")", "<<", "<STR_LIT>", "<<", "printReg", "(", "LastVPNOTResult", ")", "<<", "<STR_LIT>", ")", ";", "}", "else", "{", "MachineInstr", "&", "VPNOT", "=", "ReplaceRegisterUseWithVPNOT", "(", "MBB", ",", "*", "Iter", ",", "*", "MO", ",", "LastVPNOTResult", ")", ";", "Modified", "=", "true", ";", "LastVPNOTResult", "=", "VPNOT", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "std", "::", "swap", "(", "VCCRValue", ",", "OppositeVCCRValue", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printReg", "(", "VCCRValue", ")", "<<", "<STR_LIT>", "<<", "printReg", "(", "LastVPNOTResult", ")", "<<", "<STR_LIT>", "<<", "*", "Iter", ")", ";", "}", "}", "else", "{", "if", "(", "MachineOperand", "*", "MO", "=", "Iter", "->", "findRegisterUseOperand", "(", "OppositeVCCRValue", ")", ")", "{", "IsInteresting", "=", "true", ";", "if", "(", "LastVPNOTResult", "!=", "OppositeVCCRValue", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printReg", "(", "OppositeVCCRValue", ")", "<<", "<STR_LIT>", "<<", "printReg", "(", "LastVPNOTResult", ")", "<<", "<STR_LIT>", ";", "Iter", "->", "dump", "(", ")", ")", ";", "MO", "->", "setReg", "(", "LastVPNOTResult", ")", ";", "Modified", "=", "true", ";", "}", "MO", "->", "setIsKill", "(", "false", ")", ";", "}", "if", "(", "Iter", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "getVPTInstrPredicate", "(", "*", "Iter", ")", "==", "<STR_LIT>", ")", "{", "Register", "VPNOTOperand", "=", "Iter", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "VPNOTOperand", "==", "LastVPNOTResult", "||", "VPNOTOperand", "==", "OppositeVCCRValue", ")", "{", "IsInteresting", "=", "true", ";", "std", "::", "swap", "(", "VCCRValue", ",", "OppositeVCCRValue", ")", ";", "LastVPNOTResult", "=", "Iter", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "MVEVPTOptimisationsPass", "Func": "ReduceOldVCCRValueUses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2091, "Length": 411, "Cover_Rate": 0.7432188065099458, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "gpc_reg_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "mode", ")", "||", "gpc_reg_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "mode", ")", ")", ";"], "ground_truth": ["}"], "File": "rs6000", "Func": "rs6000_move_128bit_ok_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2092, "Length": 24, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint16x4_t", ")", "__builtin_neon_vsri_nv4hi", "(", "(", "int16x4_t", ")", "__a", ",", "(", "int16x4_t", ")", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vsri_n_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2093, "Length": 20, "Cover_Rate": 0.6060606060606061, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CUMULATIVE_ARGS", "*", "ca", "=", "get_cumulative_args", "(", "ca_v", ")", ";", "rtx", "rv", "=", "NULL_RTX", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "ca", "->", "parm_num", ",", "mode_name", "[", "arg", ".", "mode", "]", ",", "arg", ".", "named", ")", ";", "debug_tree", "(", "arg", ".", "type", ")", ";", "if", "(", "arg", ".", "end_marker_p", "(", ")", ")", "return", "GEN_INT", "(", "<NUM_LIT>", ")", ";", "if", "(", "ca", "->", "force_mem", "||", "!", "arg", ".", "named", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "ca", "->", "force_mem", ",", "arg", ".", "named", ")", ";", "return", "NULL_RTX", ";", "}", "if", "(", "arg", ".", "type", "&&", "INTEGRAL_TYPE_P", "(", "arg", ".", "type", ")", "&&", "POINTER_TYPE_P", "(", "arg", ".", "type", ")", ")", "return", "NULL_RTX", ";", "if", "(", "arg", ".", "aggregate_type_p", "(", ")", ")", "return", "NULL_RTX", ";", "switch", "(", "ca", "->", "parm_num", ")", "{", "case", "<NUM_LIT>", ":", "if", "(", "GET_MODE_SIZE", "(", "arg", ".", "mode", ")", "==", "<NUM_LIT>", "||", "GET_MODE_SIZE", "(", "arg", ".", "mode", ")", "==", "<NUM_LIT>", ")", "rv", "=", "gen_rtx_REG", "(", "arg", ".", "mode", ",", "TARGET_A16", "?", "R1_REGNO", ":", "R0_REGNO", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "TARGET_A16", "&&", "GET_MODE_SIZE", "(", "arg", ".", "mode", ")", "==", "<NUM_LIT>", ")", "rv", "=", "gen_rtx_REG", "(", "arg", ".", "mode", ",", "R2_REGNO", ")", ";", "break", ";", "}"], "ground_truth": ["debug_rtx", "(", "rv", ")", ";"], "File": "m32c", "Func": "m32c_function_arg", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2094, "Length": 204, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "unsigned", "MaxWorkGroupsPerCu", "=", "getMaxWorkGroupsPerCU", "(", "MaxWorkGroupSize", ")", ";", "if", "(", "!", "MaxWorkGroupsPerCu", ")", "return", "<NUM_LIT>", ";", "const", "unsigned", "WaveSize", "=", "getWavefrontSize", "(", ")", ";", "unsigned", "NumGroups", "=", "getLocalMemorySize", "(", ")", "/", "(", "Bytes", "?", "Bytes", ":", "<NUM_LIT>", ")", ";", "if", "(", "NumGroups", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "NumGroups", "=", "std", "::", "min", "(", "MaxWorkGroupsPerCu", ",", "NumGroups", ")", ";", "const", "unsigned", "MaxGroupNumWaves", "=", "(", "MaxWorkGroupSize", "+", "WaveSize", "-", "<NUM_LIT>", ")", "/", "WaveSize", ";", "unsigned", "MaxWaves", "=", "NumGroups", "*", "MaxGroupNumWaves", ";", "MaxWaves", "=", "std", "::", "min", "(", "MaxWaves", ",", "getMaxWavesPerEU", "(", ")", ")", ";", "assert", "(", "MaxWaves", ">", "<NUM_LIT>", "&&", "MaxWaves", "<=", "getMaxWavesPerEU", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "MaxWaves", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget1", "Func": "getOccupancyWithLocalMemSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2095, "Length": 113, "Cover_Rate": 0.8129496402877698, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "rs6000_offsettable_memref_p", "(", "op", ",", "mode", ",", "false", ")", ")", "return", "false", ";", "op", "=", "address_offset", "(", "addr", ")", ";", "if", "(", "op", "==", "NULL_RTX", ")", "return", "true", ";", "offset", "=", "INTVAL", "(", "op", ")", ";", "if", "(", "TARGET_POWERPC64", "&&", "(", "offset", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["extra", "=", "GET_MODE_SIZE", "(", "mode", ")", "-", "UNITS_PER_WORD", ";"], "File": "rs60001", "Func": "mem_operand_gpr", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2096, "Length": 62, "Cover_Rate": 0.30392156862745096, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addImm0_65535Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "AArch64AsmParser", "Func": "addImm0_65535Operands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2097, "Length": 21, "Cover_Rate": 0.39622641509433965, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "c_mask", "=", "TARGET_WINDOWED_ABI", "?", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ":", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";"], "ground_truth": ["for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "FIRST_PSEUDO_REGISTER", ";", "i", "++", ")", "{"], "File": "xtensa", "Func": "xtensa_conditional_register_usage", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2098, "Length": 30, "Cover_Rate": 0.36585365853658536, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "'r'", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "'f'", ":", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "MBlazeISelLowering7", "Func": "getRegForInlineAsmConstraint", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2099, "Length": 34, "Cover_Rate": 0.3541666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OS", "<<", "(", "char", ")", "C", ";"], "ground_truth": ["++", "CurByte", ";"], "File": "X86MCCodeEmitter (2)", "Func": "EmitByte", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2100, "Length": 10, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "RISCVInstrInfo (2)", "Func": "getCondFromBranchOpc", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2101, "Length": 31, "Cover_Rate": 0.36904761904761907, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCInstLower", "::", "<ISA_LIT>MCInstLower", "(", "MachineFunction", "&", "MF", ",", "<ISA_LIT>AsmPrinter", "&", "AP", ")", ":", "Ctx", "(", "MF", ".", "getContext", "(", ")", ")", ",", "MF", "(", "MF", ")", ",", "TM", "(", "MF", ".", "getTarget", "(", ")", ")", ",", "MAI", "(", "*", "TM", ".", "getMCAsmInfo", "(", ")", ")", ",", "AsmPrinter", "(", "AP", ")", "{"], "ground_truth": ["}"], "File": "M680x0MCInstLower", "Func": "M680x0MCInstLower", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2102, "Length": 52, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "<ISA_LIT>FunctionInfo", "::", "getCapGlobalBaseReg", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "CapGlobalBaseReg", ")", "return", "CapGlobalBaseReg", ";", "const", "TargetRegisterClass", "*", "RC", "=", "&", "<STR_LIT>", ";"], "ground_truth": ["return", "CapGlobalBaseReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "RC", ")", ";"], "File": "MipsMachineFunction24", "Func": "getCapGlobalBaseReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2103, "Length": 39, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCAsmInfo", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "ECLairMCAsmInfo", "Func": "anchor", "Target": "ECLair", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2104, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GR", ".", "isScalarOfType", "(", "CmpOperand", ",", "<STR_LIT>", ")", ")", "CmpOpc", "=", "getPtrCmpOpcode", "(", "Pred", ")", ";", "else", "if", "(", "GR", ".", "isScalarOrVectorOfType", "(", "CmpOperand", ",", "<STR_LIT>", ")", ")", "CmpOpc", "=", "getBoolCmpOpcode", "(", "Pred", ")", ";"], "ground_truth": ["else", "CmpOpc", "=", "getICmpOpcode", "(", "Pred", ")", ";"], "File": "SPIRVInstructionSelector", "Func": "selectICmp", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2105, "Length": 45, "Cover_Rate": 0.4017857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "Dcpu16InstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ";"], "ground_truth": ["}"], "File": "Dcpu16TargetMachine (2)", "Func": "getInstrInfo", "Target": "Dcpu16", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2106, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "std", "::", "string", "createGlobalValueName", "(", "const", "Module", "&", "M", ",", "const", "std", "::", "string", "&", "Propose", ")", "{"], "ground_truth": ["std", "::", "string", "Name", "=", "Propose", ";"], "File": "WebAssemblyLowerEmscriptenEHSjLj23", "Func": "createGlobalValueName", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2107, "Length": 27, "Cover_Rate": 0.6136363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "if", "(", "is64BitVector", "||", "NumVecs", "<=", "<NUM_LIT>", ")", "{", "SDValue", "SrcReg", ";", "if", "(", "NumVecs", "==", "<NUM_LIT>", ")", "{", "SrcReg", "=", "N", "->", "getOperand", "(", "Vec0Idx", ")", ";", "}", "else", "if", "(", "is64BitVector", ")", "{", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "<NUM_LIT>", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "<NUM_LIT>", ")", ";", "if", "(", "NumVecs", "==", "<NUM_LIT>", ")", "SrcReg", "=", "SDValue", "(", "createDRegPairNode", "(", "<STR_LIT>", ",", "V0", ",", "V1", ")", ",", "<NUM_LIT>", ")", ";", "else", "{", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "<NUM_LIT>", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "<NUM_LIT>", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "<NUM_LIT>", ")", ":", "N", "->", "getOperand", "(", "Vec0Idx", "+", "<NUM_LIT>", ")", ";", "SrcReg", "=", "SDValue", "(", "createQuadDRegsNode", "(", "<STR_LIT>", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "<NUM_LIT>", ")", ";", "}", "}", "else", "{", "SDValue", "Q0", "=", "N", "->", "getOperand", "(", "Vec0Idx", ")", ";", "SDValue", "Q1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "<NUM_LIT>", ")", ";", "SrcReg", "=", "SDValue", "(", "createQRegPairNode", "(", "<STR_LIT>", ",", "Q0", ",", "Q1", ")", ",", "<NUM_LIT>", ")", ";", "}", "unsigned", "Opc", "=", "(", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "QOpcodes0", "[", "OpcodeIndex", "]", ")", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "<NUM_LIT>", ")", ";", "if", "(", "NumVecs", "<=", "<NUM_LIT>", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Opc", "=", "getVLDSTRegisterUpdateOpcode", "(", "Opc", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Ops", ".", "push_back", "(", "Inc", ")", ";"], "ground_truth": ["else", "if", "(", "NumVecs", ">", "<NUM_LIT>", "&&", "!", "isVSTfixed", "(", "Opc", ")", ")", "Ops", ".", "push_back", "(", "Reg0", ")", ";"], "File": "ARMISelDAGToDAG108", "Func": "SelectVST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2108, "Length": 338, "Cover_Rate": 0.32406519654841803, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "const", "<ISA_LIT>RegisterInfo", "*", "TRI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "const", "<ISA_LIT>TargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "<ISA_LIT>TargetLowering", ">", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ",", "MF", ",", "ArgLocs", ",", "F", ".", "getContext", "(", ")", ")", ";", "allocateHSAUserSGPRs", "(", "CCInfo", ",", "B", ",", "MF", ",", "*", "TRI", ",", "*", "Info", ")", ";", "unsigned", "i", "=", "<NUM_LIT>", ";", "const", "Align", "KernArgBaseAlign", "(", "<NUM_LIT>", ")", ";", "const", "unsigned", "BaseOffset", "=", "Subtarget", "->", "getExplicitKernelArgOffset", "(", "F", ")", ";", "uint64_t", "ExplicitArgOffset", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "Type", "*", "ArgTy", "=", "Arg", ".", "getType", "(", ")", ";", "unsigned", "AllocSize", "=", "DL", ".", "getTypeAllocSize", "(", "ArgTy", ")", ";", "if", "(", "AllocSize", "==", "<NUM_LIT>", ")", "continue", ";", "Align", "ABIAlign", "=", "DL", ".", "getABITypeAlign", "(", "ArgTy", ")", ";", "uint64_t", "ArgOffset", "=", "alignTo", "(", "ExplicitArgOffset", ",", "ABIAlign", ")", "+", "BaseOffset", ";", "ExplicitArgOffset", "=", "alignTo", "(", "ExplicitArgOffset", ",", "ABIAlign", ")", "+", "AllocSize", ";", "if", "(", "Arg", ".", "use_empty", "(", ")", ")", "{", "++", "i", ";"], "ground_truth": ["continue", ";"], "File": "AMDGPUCallLowering50", "Func": "lowerFormalArgumentsKernel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2109, "Length": 227, "Cover_Rate": 0.5618811881188119, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_cvttpd2qq128_mask", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2di", ")", "_mm_setzero_si128", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vldqintrin", "Func": "_mm_cvttpd_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2110, "Length": 26, "Cover_Rate": 0.5777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "X", ";", "}", ";", "assert", "(", "VecLen", ">", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "I", "=", "VecLen", ";", "I", ">=", "<NUM_LIT>", ";", "I", ">>=", "<NUM_LIT>", ")", "{", "unsigned", "X", "=", "XorPow2", "(", "LocalMask", ",", "I", ")", ";", "if", "(", "!", "isPowerOf2_32", "(", "X", ")", ")", "return", "OpRef", "::", "fail", "(", ")", ";", "for", "(", "int", "J", "=", "I", ";", "J", "<", "VecLen", ";", "J", "+=", "I", ")", "{", "if", "(", "XorPow2", "(", "LocalMask", ".", "slice", "(", "J", ",", "I", ")", ",", "I", ")", "!=", "X", ")", "return", "OpRef", "::", "fail", "(", ")", ";", "}", "Perm", "[", "Log2_32", "(", "X", ")", "]", "=", "Log2_32", "(", "I", ")", "-", "<NUM_LIT>", ";", "}", "using", "CycleType", "=", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", ";", "std", "::", "set", "<", "CycleType", ">", "Cycles", ";", "std", "::", "set", "<", "unsigned", ">", "All", ";", "for", "(", "unsigned", "I", ":", "Perm", ")", "All", ".", "insert", "(", "I", ")", ";", "auto", "canonicalize", "=", "[", "LogLen", "]", "(", "const", "CycleType", "&", "C", ")", "->", "CycleType", "{", "unsigned", "LogPos", ",", "N", "=", "C", ".", "size", "(", ")", ";", "for", "(", "LogPos", "=", "<NUM_LIT>", ";", "LogPos", "!=", "N", ";", "++", "LogPos", ")", "if", "(", "C", "[", "LogPos", "]", "==", "LogLen", "-", "<NUM_LIT>", ")", "break", ";", "if", "(", "LogPos", "==", "N", ")", "return", "C", ";", "CycleType", "NewC", "(", "C", ".", "begin", "(", ")", "+", "LogPos", ",", "C", ".", "end", "(", ")", ")", ";", "NewC", ".", "append", "(", "C", ".", "begin", "(", ")", ",", "C", ".", "begin", "(", ")", "+", "LogPos", ")", ";", "return", "NewC", ";", "}", ";", "auto", "pfs", "=", "[", "]", "(", "const", "std", "::", "set", "<", "CycleType", ">", "&", "Cs", ",", "unsigned", "Len", ")", "{", "if", "(", "Cs", ".", "size", "(", ")", "!=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "const", "CycleType", "&", "C", "=", "*", "Cs", ".", "begin", "(", ")", ";", "if", "(", "C", "[", "<NUM_LIT>", "]", "!=", "Len", "-", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "int", "D", "=", "Len", "-", "C", ".", "size", "(", ")", ";", "if", "(", "D", "!=", "<NUM_LIT>", "&&", "D", "!=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "bool", "IsDeal", "=", "true", ",", "IsShuff", "=", "true", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "!=", "Len", "-", "D", ";", "++", "I", ")", "{", "if", "(", "C", "[", "I", "]", "!=", "Len", "-", "<NUM_LIT>", "-", "I", ")", "IsDeal", "=", "false", ";", "if", "(", "C", "[", "I", "]", "!=", "I", "-", "(", "<NUM_LIT>", "-", "D", ")", ")", "IsShuff", "=", "false", ";", "}", "assert", "(", "!", "(", "IsDeal", "||", "IsShuff", ")", "||", "IsDeal", "!=", "IsShuff", ")", ";", "static", "unsigned", "Deals", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "static", "unsigned", "Shufs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "return", "IsDeal", "?", "Deals", "[", "D", "]", ":", "(", "IsShuff", "?", "Shufs", "[", "D", "]", ":", "<NUM_LIT>", ")", ";", "}", ";", "while", "(", "!", "All", ".", "empty", "(", ")", ")", "{", "unsigned", "A", "=", "*", "All", ".", "begin", "(", ")", ";", "All", ".", "erase", "(", "A", ")", ";", "CycleType", "C", ";", "C", ".", "push_back", "(", "A", ")", ";"], "ground_truth": ["for", "(", "unsigned", "B", "=", "Perm", "[", "A", "]", ";", "B", "!=", "A", ";", "B", "=", "Perm", "[", "B", "]", ")", "{"], "File": "HexagonISelDAGToDAGHVX19", "Func": "perfect", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2111, "Length": 518, "Cover_Rate": 0.3811626195732156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "MI", "->", "hasOrderedMemoryRef", "(", ")", ")", "{", "++", "MBBI", ";", "break", ";", "}", "if", "(", "!", "getLdStOffsetOp", "(", "MI", ")", ".", "isImm", "(", ")", ")", "{", "++", "MBBI", ";", "break", ";", "}", "if", "(", "TII", "->", "isLdStPairSuppressed", "(", "MI", ")", ")", "{", "++", "MBBI", ";", "break", ";", "}", "LdStPairFlags", "Flags", ";", "MachineBasicBlock", "::", "iterator", "Paired", "=", "findMatchingInsn", "(", "MBBI", ",", "Flags", ",", "ScanLimit", ")", ";", "if", "(", "Paired", "!=", "E", ")", "{", "++", "NumPairCreated", ";", "if", "(", "isUnscaledLdSt", "(", "MI", ")", ")", "++", "NumUnscaledPairCreated", ";", "MBBI", "=", "mergePairedInsns", "(", "MBBI", ",", "Paired", ",", "Flags", ")", ";", "Modified", "=", "true", ";", "break", ";", "}", "++", "MBBI", ";", "break", ";", "}", "}", "}", "for", "(", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "MBBI", "!=", "E", ";", ")", "{", "MachineInstr", "*", "MI", "=", "MBBI", ";", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "++", "MBBI", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AArch64LoadStoreOptimizer47", "Func": "optimizeBlock", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2112, "Length": 216, "Cover_Rate": 0.3364485981308411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int16x4_t", ")", "__builtin_neon_vaddhnv4si", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vaddhn_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2113, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rm_iterator", "rm_end", "(", ")", "{"], "ground_truth": ["initGroupsOnce", "(", ")", ";"], "File": "X86InstrFMA3Info", "Func": "rm_end", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2114, "Length": 10, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetSubtargetInfo", "&", "STI", "=", "MF", ".", "getSubtarget", "(", ")", ";", "const", "TargetRegisterInfo", "&", "TRI", "=", "*", "STI", ".", "getRegisterInfo", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "TargetOpcode", "::", "G_LOAD", ":", "case", "TargetOpcode", "::", "G_STORE", ":", "case", "TargetOpcode", "::", "G_IMPLICIT_DEF", ":", "{", "unsigned", "Size", "=", "getSizeInBits", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "TRI", ")", ";"], "ground_truth": ["if", "(", "Size", "!=", "<NUM_LIT>", "&&", "Size", "!=", "<NUM_LIT>", ")", "break", ";"], "File": "X86RegisterBankInfo", "Func": "getInstrAlternativeMappings", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2115, "Length": 108, "Cover_Rate": 0.46956521739130436, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsTarget", "=", "<ISA_LIT>MCInstrInfo", "::", "isAccumulator", "(", "MCII", ",", "I", ")", "&&", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ";", "if", "(", "!", "IsTarget", ")", "continue", ";", "unsigned", "int", "R", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "TmpDefsIterator", "It", "=", "TmpDefs", ".", "find", "(", "R", ")", ";", "if", "(", "It", "!=", "TmpDefs", ".", "end", "(", ")", ")", "{"], "ground_truth": ["reportError", "(", "<STR_LIT>", "+", "Twine", "(", "RI", ".", "getName", "(", "R", ")", ")", "+", "<STR_LIT>", "+", "<STR_LIT>", ")", ";"], "File": "HexagonMCChecker2", "Func": "checkHVXAccum", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2116, "Length": 85, "Cover_Rate": 0.7203389830508474, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "vecClass", "=", "MRI", "->", "getRegClass", "(", "regnum", ")", ";", "const", "TargetRegisterClass", "*", "scalarClass", "=", "getScalarRegClass", "(", "vecClass", ")", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "temp", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "get<ISA_LIT>VectorSize", "(", "vecClass", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "temp", ".", "push_back", "(", "MRI", "->", "createVirtualRegister", "(", "scalarClass", ")", ")", ";", "VectorToScalarMap", "[", "regnum", "]", "=", "temp", ";", "}"], "ground_truth": ["return", "VectorToScalarMap", "[", "regnum", "]", ";"], "File": "VectorElementize", "Func": "getScalarRegisters", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2117, "Length": 77, "Cover_Rate": 0.652542372881356, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "FixupVCallsPass", "(", ")", ";"], "ground_truth": ["}"], "File": "X86FixupVCalls", "Func": "createX86FixupVCalls", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2118, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "RHSC", "=", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "(", "VT", "==", "<STR_LIT>", "&&", "RHSC", "!=", "<NUM_LIT>", ")", "||", "(", "VT", "==", "<STR_LIT>", "&&", "RHSC", "!=", "<NUM_LIT>", ")", ")", "return", "false", ";", "Base", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Offset", "=", "DAG", ".", "getConstant", "(", "RHSC", ",", "VT", ")", ";", "AM", "=", "<STR_LIT>", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "TLCS900ISelLowering", "Func": "getPostIndexedAddressParts", "Target": "TLCS900", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2119, "Length": 65, "Cover_Rate": 0.33678756476683935, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "cfa_relative_addr", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "cfa", ",", "gen_int_si", "(", "cfa_offset", ")", ")", ";", "rtx", "cfa_relative_mem", "=", "gen_frame_mem", "(", "Pmode", ",", "cfa_relative_addr", ")", ";", "rtx", "real", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "cfa_relative_mem", ",", "reg_note", ")", ";", "add_reg_note", "(", "mov", ",", "REG_CFA_OFFSET", ",", "real", ")", ";", "return", "emit_insn", "(", "mov", ")", ";"], "ground_truth": ["}"], "File": "tilepro2", "Func": "frame_emit_store", "Target": "tilepro", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 2120, "Length": 53, "Cover_Rate": 0.4690265486725664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "RISCVISelDAGToDAG", "Func": "getPassName", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2121, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerINSERT_VECTOR_ELT", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "MVT", "EltVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "if", "(", "EltVT", "==", "<STR_LIT>", ")", "return", "InsertBitToMaskVector", "(", "Op", ",", "DAG", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "N0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N2", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "N2", ")", ")", "return", "SDValue", "(", ")", ";", "auto", "*", "N2C", "=", "cast", "<", "ConstantSDNode", ">", "(", "N2", ")", ";", "unsigned", "IdxVal", "=", "N2C", "->", "getZExtValue", "(", ")", ";", "if", "(", "VT", ".", "is256BitVector", "(", ")", "||", "VT", ".", "is512BitVector", "(", ")", ")", "{", "if", "(", "VT", ".", "is256BitVector", "(", ")", "&&", "IdxVal", "==", "<NUM_LIT>", ")", "{", "if", "(", "(", "Subtarget", "->", "hasAVX", "(", ")", "&&", "(", "EltVT", "==", "<STR_LIT>", "||", "EltVT", "==", "<STR_LIT>", ")", ")", "||", "(", "Subtarget", "->", "hasAVX2", "(", ")", "&&", "EltVT", "==", "<STR_LIT>", ")", ")", "{", "SDValue", "N1Vec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "N1", ")", ";", "N2", "=", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "N0", ",", "N1Vec", ",", "N2", ")", ";", "}", "}", "SDValue", "V", "=", "Extract128BitVector", "(", "N0", ",", "IdxVal", ",", "DAG", ",", "dl", ")", ";", "unsigned", "NumEltsIn128", "=", "<NUM_LIT>", "/", "EltVT", ".", "getSizeInBits", "(", ")", ";", "unsigned", "IdxIn128", "=", "IdxVal", "-", "(", "IdxVal", "/", "NumEltsIn128", ")", "*", "NumEltsIn128", ";", "V", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "V", ".", "getValueType", "(", ")", ",", "V", ",", "N1", ",", "DAG", ".", "getConstant", "(", "IdxIn128", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "return", "Insert128BitVector", "(", "N0", ",", "V", ",", "IdxVal", ",", "DAG", ",", "dl", ")", ";", "}", "assert", "(", "VT", ".", "is128BitVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "Subtarget", "->", "hasSSE41", "(", ")", ")", "{", "if", "(", "EltVT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "||", "EltVT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "unsigned", "Opc", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["Opc", "=", "<STR_LIT>", ";"], "File": "X86ISelLowering1", "Func": "LowerINSERT_VECTOR_ELT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2122, "Length": 365, "Cover_Rate": 0.4866666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "drap_ok", "=", "drap_ok", "&&", "drap_align", ">=", "align_reqested", ";", "sp_ok", "=", "sp_ok", "&&", "sp_align", ">=", "align_reqested", ";", "}", "if", "(", "m", "->", "use_fast_prologue_epilogue", ")", "{", "if", "(", "hfp_ok", ")", "{", "base_reg", "=", "hard_frame_pointer_rtx", ";", "base_offset", "=", "m", "->", "fs", ".", "fp_offset", "-", "cfa_offset", ";", "}", "else", "if", "(", "drap_ok", ")", "{", "base_reg", "=", "crtl", "->", "drap_reg", ";", "base_offset", "=", "<NUM_LIT>", "-", "cfa_offset", ";", "}", "else", "if", "(", "sp_ok", ")", "{", "base_reg", "=", "stack_pointer_rtx", ";", "base_offset", "=", "m", "->", "fs", ".", "sp_offset", "-", "cfa_offset", ";", "}", "}", "else", "{", "HOST_WIDE_INT", "toffset", ";", "int", "len", "=", "<NUM_LIT>", ",", "tlen", ";", "if", "(", "sp_ok", ")", "{", "base_reg", "=", "stack_pointer_rtx", ";", "base_offset", "=", "m", "->", "fs", ".", "sp_offset", "-", "cfa_offset", ";", "len", "=", "choose_baseaddr_len", "(", "STACK_POINTER_REGNUM", ",", "base_offset", ")", ";", "}", "if", "(", "drap_ok", ")", "{", "toffset", "=", "<NUM_LIT>", "-", "cfa_offset", ";", "tlen", "=", "choose_baseaddr_len", "(", "REGNO", "(", "crtl", "->", "drap_reg", ")", ",", "toffset", ")", ";", "if", "(", "tlen", "<=", "len", ")", "{", "base_reg", "=", "crtl", "->", "drap_reg", ";", "base_offset", "=", "toffset", ";", "len", "=", "tlen", ";", "}", "}", "if", "(", "hfp_ok", ")", "{", "toffset", "=", "m", "->", "fs", ".", "fp_offset", "-", "cfa_offset", ";", "tlen", "=", "choose_baseaddr_len", "(", "HARD_FRAME_POINTER_REGNUM", ",", "toffset", ")", ";", "if", "(", "tlen", "<=", "len", ")", "{", "base_reg", "=", "hard_frame_pointer_rtx", ";", "base_offset", "=", "toffset", ";"], "ground_truth": ["len", "=", "tlen", ";"], "File": "i3867", "Func": "choose_basereg", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2123, "Length": 217, "Cover_Rate": 0.5564102564102564, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "useRegsForByval", "(", ")", "const", "{"], "ground_truth": ["return", "CallConv", "!=", "CallingConv", "::", "Fast", ";"], "File": "Cpu0ISelLowering", "Func": "useRegsForByval", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2124, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "SelValTy", "=", "TLI", "->", "getValueType", "(", "DL", ",", "ValTy", ")", ";", "if", "(", "SelCondTy", ".", "isSimple", "(", ")", "&&", "SelValTy", ".", "isSimple", "(", ")", ")", "{", "if", "(", "const", "auto", "*", "Entry", "=", "ConvertCostTableLookup", "(", "NEONVectorSelectTbl", ",", "ISD", ",", "SelCondTy", ".", "getSimpleVT", "(", ")", ",", "SelValTy", ".", "getSimpleVT", "(", ")", ")", ")", "return", "Entry", "->", "Cost", ";", "}", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "ValTy", ")", ";", "return", "LT", ".", "first", ";", "}"], "ground_truth": ["return", "BaseT", "::", "getCmpSelInstrCost", "(", "Opcode", ",", "ValTy", ",", "CondTy", ",", "I", ")", ";"], "File": "ARMTargetTransformInfo (2)1", "Func": "getCmpSelInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2125, "Length": 98, "Cover_Rate": 0.4279475982532751, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcaddq_rot270_s32", "(", "int32x4_t", "__a", ",", "int32x4_t", "__b", ")", "{", "return", "__builtin_mve_vcaddq_rot270v4si", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve1___arm_vcaddq_rot270_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2126, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "bool", "s390_preserve_gpr_arg_p", "(", "int", "regno", ")", "{"], "ground_truth": ["return", "s390_preserve_gpr_arg_in_range_p", "(", "regno", ",", "regno", ")", ";"], "File": "s3901", "Func": "s390_preserve_gpr_arg_p", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2127, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opcode1", "=", "Op1", ".", "getOpcode", "(", ")", ";", "if", "(", "(", "Opcode1", "==", "<STR_LIT>", "||", "Opcode1", "==", "<STR_LIT>", "||", "Opcode1", "==", "<STR_LIT>", ")", "&&", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getScalarValueSizeInBits", "(", ")", "<=", "TruncSizeInBits", ")", "return", "true", ";", "SDValue", "BC0", "=", "peekThroughOneUseBitcasts", "(", "Op0", ")", ";", "SDValue", "BC1", "=", "peekThroughOneUseBitcasts", "(", "Op1", ")", ";", "return", "<STR_LIT>", "(", "BC0", ".", "getNode", "(", ")", ")", "||", "<STR_LIT>", "(", "BC1", ".", "getNode", "(", ")", ")", ";", "}", ";", "auto", "TruncateArithmetic", "=", "[", "&", "]", "(", "SDValue", "N0", ",", "SDValue", "N1", ")", "{", "SDValue", "Trunc0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N0", ")", ";", "SDValue", "Trunc1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N1", ")", ";", "return", "DAG", ".", "getNode", "(", "Opcode", ",", "DL", ",", "VT", ",", "Trunc0", ",", "Trunc1", ")", ";", "}", ";", "if", "(", "!", "N", "->", "isOnlyUserOf", "(", "Src", ".", "getNode", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "SDValue", "Op0", "=", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "TLI", ".", "isOperationLegalOrPromote", "(", "Opcode", ",", "VT", ")", "&&", "IsRepeatedOpOrFreeTruncation", "(", "Op0", ",", "Op1", ")", ")", "return", "TruncateArithmetic", "(", "Op0", ",", "Op1", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "if", "(", "SrcVT", ".", "getScalarType", "(", ")", "==", "<STR_LIT>", "&&", "TLI", ".", "isOperationLegal", "(", "Opcode", ",", "VT", ")", "&&", "!", "Subtarget", ".", "hasDQI", "(", ")", ")", "return", "TruncateArithmetic", "(", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "{", "SDValue", "Op0", "=", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "TLI", ".", "isOperationLegal", "(", "Opcode", ",", "VT", ")", "&&", "IsRepeatedOpOrFreeTruncation", "(", "Op0", ",", "Op1", ")", ")", "return", "TruncateArithmetic", "(", "Op0", ",", "Op1", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "X86ISelLowering102", "Func": "combineTruncatedArithmetic", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2128, "Length": 341, "Cover_Rate": 0.6314814814814815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Zero", "=", "TBB", ";", "break", ";", "case", "<STR_LIT>", ":", "Nonzero", "=", "TBB", ";", "Zero", "=", "FBB", ";", "break", ";", "default", ":", "return", "Optional", "<", "BlockBRNZ", ">", "(", ")", ";", "}", "MachineBasicBlock", "::", "const_reverse_instr_iterator", "MI", "=", "MBB", ".", "instr_rbegin", "(", ")", ";", "while", "(", "MI", "!=", "MBB", ".", "instr_rend", "(", ")", "&&", "MI", "->", "isUnconditionalBranch", "(", ")", ")", "++", "MI", ";", "if", "(", "MI", "==", "MBB", ".", "instr_rend", "(", ")", "||", "!", "MI", "->", "isConditionalBranch", "(", ")", ")", "return", "Optional", "<", "BlockBRNZ", ">", "(", ")", ";", "BlockBRNZ", "Desc", ";", "Desc", ".", "Zero", "=", "Zero", ";", "Desc", ".", "Nonzero", "=", "Nonzero", ";", "while", "(", "++", "MI", "!=", "MBB", ".", "instr_rend", "(", ")", ")", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "const", "MachineOperand", "&", "op", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "op", ".", "getReg", "(", ")", "!=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "return", "Optional", "<", "BlockBRNZ", ">", "(", ")", ";", "Desc", ".", "IsKill", "=", "op", ".", "isKill", "(", ")", ";", "Desc", ".", "Regs", ".", "push_back", "(", "op", ".", "getReg", "(", ")", ")", ";", "break", ";", "}", "if", "(", "MI", "->", "modifiesRegister", "(", "<STR_LIT>", ",", "TRI", ")", ")", "return", "Optional", "<", "BlockBRNZ", ">", "(", ")", ";", "}", "if", "(", "Desc", ".", "Regs", ".", "size", "(", ")", "!=", "<NUM_LIT>", ")", "{", "return", "Optional", "<", "BlockBRNZ", ">", "(", ")", ";", "}", "const", "Register", "&", "Reg0", "=", "Desc", ".", "Regs", "[", "<NUM_LIT>", "]", ";", "while", "(", "++", "MI", "!=", "MBB", ".", "instr_rend", "(", ")", ")", "{", "if", "(", "MI", "->", "isPHI", "(", ")", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "Reg0", ")", "{", "unsigned", "NumOperands", "=", "MI", "->", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "NumOperands", ";", "I", "+=", "<NUM_LIT>", ")", "{", "Desc", ".", "Regs", ".", "push_back", "(", "MI", "->", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ")", ";", "}", "}", "return", "Desc", ";", "}", "if", "(", "MI", "->", "modifiesRegister", "(", "Reg0", ",", "TRI", ")", ")", "return", "Optional", "<", "BlockBRNZ", ">", "(", ")", ";", "if", "(", "MI", "->", "readsRegister", "(", "Reg0", ",", "TRI", ")", ")", "Desc", ".", "IsKill", "=", "false", ";", "}"], "ground_truth": ["return", "Desc", ";"], "File": "X86InstrInfo140", "Func": "isZeroTest", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2129, "Length": 368, "Cover_Rate": 0.7650727650727651, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildVectorSDNode", "*", "BVN0", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "N0", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "BuildVectorSDNode", "*", "BVN1", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "N1", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "BVN0", "&&", "BVN0", "->", "isConstantSplat", "(", "SplatBits0", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", "&&", "!", "HasAnyUndefs", ")", "{", "if", "(", "BVN1", "&&", "BVN1", "->", "isConstantSplat", "(", "SplatBits1", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", "&&", "!", "HasAnyUndefs", ")", "{", "if", "(", "SplatBits0", ".", "getBitWidth", "(", ")", "==", "SplatBits1", ".", "getBitWidth", "(", ")", "&&", "SplatBits0", "==", "~", "SplatBits1", ")", "{", "EVT", "CanonicalVT", "=", "VT", ".", "is128BitVector", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "CanonicalVT", ",", "N0", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N0", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N1", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Result", ")", ";", "}", "}", "}", "}", "if", "(", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", "&&", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", ")", "return", "PerformORCombine_i1", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N0", ".", "hasOneUse", "(", ")", ")", "{", "if", "(", "SDValue", "Res", "=", "PerformORCombineToBFI", "(", "N", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Res", ";", "}"], "ground_truth": ["if", "(", "SDValue", "Result", "=", "PerformSHLSimplify", "(", "N", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Result", ";"], "File": "ARMISelLowering (2)6", "Func": "PerformORCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2130, "Length": 246, "Cover_Rate": 0.38618524332810045, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getMaxWavesPerCU", "(", "unsigned", "FlatWorkGroupSize", ")", "const", "{"], "ground_truth": ["return", "<STR_LIT>", "::", "getMaxWavesPerCU", "(", "getFeatureBits", "(", ")", ",", "FlatWorkGroupSize", ")", ";"], "File": "AMDGPUSubtarget10", "Func": "getMaxWavesPerCU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2131, "Length": 20, "Cover_Rate": 0.8695652173913043, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Align", "NewAlignment", "=", "max", "(", "MaybeAlign", "(", "Info", ".", "AI", "->", "getAlign", "(", ")", ")", ",", "kTagGranuleSize", ")", ";", "Info", ".", "AI", "->", "setAlignment", "(", "NewAlignment", ")", ";", "uint64_t", "Size", "=", "Info", ".", "AI", "->", "getAllocationSizeInBits", "(", "*", "DL", ")", ".", "getValue", "(", ")", "/", "<NUM_LIT>", ";", "uint64_t", "AlignedSize", "=", "alignTo", "(", "Size", ",", "kTagGranuleSize", ")", ";", "if", "(", "Size", "==", "AlignedSize", ")", "return", ";", "Type", "*", "AllocatedType", "=", "Info", ".", "AI", "->", "isArrayAllocation", "(", ")", "?", "ArrayType", "::", "get", "(", "Info", ".", "AI", "->", "getAllocatedType", "(", ")", ",", "cast", "<", "ConstantInt", ">", "(", "Info", ".", "AI", "->", "getArraySize", "(", ")", ")", "->", "getZExtValue", "(", ")", ")", ":", "Info", ".", "AI", "->", "getAllocatedType", "(", ")", ";", "Type", "*", "PaddingType", "=", "ArrayType", "::", "get", "(", "Type", "::", "getInt8Ty", "(", "F", "->", "getContext", "(", ")", ")", ",", "AlignedSize", "-", "Size", ")", ";", "Type", "*", "TypeWithPadding", "=", "StructType", "::", "get", "(", "AllocatedType", ",", "PaddingType", ")", ";", "auto", "*", "NewAI", "=", "new", "AllocaInst", "(", "TypeWithPadding", ",", "Info", ".", "AI", "->", "getType", "(", ")", "->", "getAddressSpace", "(", ")", ",", "nullptr", ",", "<STR_LIT>", ",", "Info", ".", "AI", ")", ";"], "ground_truth": ["NewAI", "->", "takeName", "(", "Info", ".", "AI", ")", ";"], "File": "AArch64StackTagging17", "Func": "alignAndPadAlloca", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2132, "Length": 193, "Cover_Rate": 0.6433333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "unsigned_p", "=", "TYPE_UNSIGNED", "(", "type", ")", ";", "mode", "=", "TYPE_MODE", "(", "type", ")", ";", "mode", "=", "promote_function_mode", "(", "type", ",", "mode", ",", "&", "unsigned_p", ",", "func", ",", "<NUM_LIT>", ")", ";", "}", "memset", "(", "&", "args", ",", "<NUM_LIT>", ",", "sizeof", "(", "args", ")", ")", ";", "return", "loongarch_get_arg_info", "(", "&", "info", ",", "&", "args", ",", "mode", ",", "type", ",", "true", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "loongarch", "Func": "loongarch_function_value_1", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2133, "Length": 64, "Cover_Rate": 0.7111111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCInstLower", "::", "Lower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ")", "const", "{"], "ground_truth": ["OutMI", ".", "setOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ";"], "File": "ARCMCInstLower", "Func": "Lower", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2134, "Length": 27, "Cover_Rate": 0.3103448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCSymbol", "*", "GetLazyPtr", "(", "MCSymbol", "*", "Sym", ",", "MCContext", "&", "Ctx", ")", "{"], "ground_truth": ["SmallString", "<", "<NUM_LIT>", ">", "TmpStr", "(", "Sym", "->", "getName", "(", ")", ".", "begin", "(", ")", ",", "Sym", "->", "getName", "(", ")", ".", "end", "(", ")", "-", "<NUM_LIT>", ")", ";"], "File": "PPCAsmPrinter1", "Func": "GetLazyPtr", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2135, "Length": 43, "Cover_Rate": 0.7166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "MII", "=", "Inst", ";", "const", "DebugLoc", "&", "DL", "=", "Inst", ".", "getDebugLoc", "(", ")", ";", "MachineOperand", "&", "Dest", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Src", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MCInstrDesc", "&", "InstDesc", "=", "get", "(", "<STR_LIT>", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "Src", ".", "isReg", "(", ")", "?", "MRI", ".", "getRegClass", "(", "Src", ".", "getReg", "(", ")", ")", ":", "&", "<STR_LIT>", ";", "Register", "MidReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "Register", "ResultReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "const", "TargetRegisterClass", "*", "SrcSubRC", "=", "RI", ".", "getSubRegClass", "(", "SrcRC", ",", "<STR_LIT>", ")", ";", "MachineOperand", "SrcRegSub0", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src", ",", "SrcRC", ",", "<STR_LIT>", ",", "SrcSubRC", ")", ";"], "ground_truth": ["MachineOperand", "SrcRegSub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src", ",", "SrcRC", ",", "<STR_LIT>", ",", "SrcSubRC", ")", ";"], "File": "SIInstrInfo11", "Func": "splitScalar64BitBCNT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2136, "Length": 147, "Cover_Rate": 0.5444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "V_MOV_I1", ")", "{", "I1Defs", ".", "push_back", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "AMDGPU", "::", "V_MOV_B32_e32", ")", ")", ";", "continue", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "V_AND_I1", ")", "{", "I1Defs", ".", "push_back", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "AMDGPU", "::", "V_AND_B32_e32", ")", ")", ";", "continue", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "V_OR_I1", ")", "{", "I1Defs", ".", "push_back", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "AMDGPU", "::", "V_OR_B32_e32", ")", ")", ";", "continue", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "AMDGPU", "::", "COPY", "||", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "||", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "MRI", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "MRI", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "DstRC", "==", "&", "AMDGPU", "::", "VReg_1RegClass", "&&", "TRI", "->", "getCommonSubClass", "(", "SrcRC", ",", "&", "AMDGPU", "::", "SGPR_64RegClass", ")", ")", "{", "I1Defs", ".", "push_back", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "AMDGPU", "::", "V_CNDMASK_B32_e64", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "}", "else", "if", "(", "TRI", "->", "getCommonSubClass", "(", "DstRC", ",", "&", "AMDGPU", "::", "SGPR_64RegClass", ")", "&&", "SrcRC", "==", "&", "AMDGPU", "::", "VReg_1RegClass", ")", "{", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "AMDGPU", "::", "V_CMP_NE_I32_e64", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "SILowerI1Copies4", "Func": "runOnMachineFunction", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2137, "Length": 446, "Cover_Rate": 0.7216828478964401, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "isBundle", "(", "MCI", ")", ")", ";"], "ground_truth": ["int64_t", "Flags", "=", "MCI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";"], "File": "HexagonMCInstrInfo (2)1", "Func": "isInnerLoop", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2138, "Length": 22, "Cover_Rate": 0.5116279069767442, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>CombinerHelperState", "::", "matchSBCEqual", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ")", "const", "{", "assert", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "Register", "LHS", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "RHS", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["Register", "CarryIn", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "File": "MOSCombiner", "Func": "matchSBCEqual", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2139, "Length": 68, "Cover_Rate": 0.4473684210526316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "DestReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "{", "MI", ".", "setDesc", "(", "Builder", ".", "getTII", "(", ")", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "{", "MI", ".", "setDesc", "(", "Builder", ".", "getTII", "(", ")", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "MI", ".", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "MOSInstrInfo", "Func": "expandLDZ", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2140, "Length": 83, "Cover_Rate": 0.6916666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "reg", ";", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<=", "ACC_MASK", ";", "i", "++", ")", "if", "(", "(", "i", "&", "ACC_MASK", ")", "==", "i", ")", "global_regs", "[", "i", "+", "ACC_FIRST", "]", "=", "global_regs", "[", "i", "+", "ACCG_FIRST", "]", "=", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "opval", ")", "!=", "CONST_INT", ")", "{", "error", "(", "<STR_LIT>", ")", ";", "return", "NULL_RTX", ";", "}", "if", "(", "(", "INTVAL", "(", "opval", ")", "&", "~", "ACC_MASK", ")", "!=", "<NUM_LIT>", ")", "{", "error", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "NULL_RTX", ";"], "File": "frv2", "Func": "frv_int_to_acc", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 2141, "Length": 87, "Cover_Rate": 0.4223300970873786, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ")", "{", "OS", "<<", "<STR_LIT>", ";", "}", "else", "if", "(", "!", "printAliasInstr", "(", "MI", ",", "Address", ",", "OS", ")", "&&", "!", "printVecCompareInstr", "(", "MI", ",", "OS", ")", ")", "printInstruction", "(", "MI", ",", "Address", ",", "OS", ")", ";", "printAnnotation", "(", "OS", ",", "Annot", ")", ";"], "ground_truth": ["if", "(", "CommentStream", ")", "EmitAny<ISA_LIT>InstComments", "(", "MI", ",", "*", "CommentStream", ",", "MII", ")", ";"], "File": "X86IntelInstPrinter14", "Func": "printInst", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2142, "Length": 76, "Cover_Rate": 0.6551724137931034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalValue", ">", "(", "(", "*", "MIB", "->", "memoperands_begin", "(", ")", ")", "->", "getValue", "(", ")", ")", ";", "auto", "Flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOInvariant", ";", "MachineMemOperand", "*", "MMO", "=", "MBB", ".", "getParent", "(", ")", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getGOT", "(", "*", "MBB", ".", "getParent", "(", ")", ")", ",", "Flags", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MIB", ".", "getInstr", "(", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addGlobalAddress", "(", "GV", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "File": "X86InstrInfo10", "Func": "expandLoadStackGuard", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2143, "Length": 143, "Cover_Rate": 0.6059322033898306, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["MachineOperand", "&", "CCOp", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "AArch64BranchRelaxation2", "Func": "invertBccCondition", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2144, "Length": 24, "Cover_Rate": 0.35294117647058826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetStreamer", "::", "emitDirectiveSet<ISA_LIT>5", "(", ")", ";"], "ground_truth": ["}"], "File": "MipsTargetStreamer (2)1", "Func": "emitDirectiveSetMips5", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2145, "Length": 7, "Cover_Rate": 0.3888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "encodeNeonVMOVImmediate", "(", "unsigned", "Value", ")", "{", "if", "(", "Value", ">=", "<NUM_LIT>", "&&", "Value", "<=", "<NUM_LIT>", ")", "Value", "=", "(", "Value", ">>", "<NUM_LIT>", ")", "|", "(", "(", "Value", "&", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "else", "if", "(", "Value", ">", "<NUM_LIT>", "&&", "Value", "<=", "<NUM_LIT>", ")", "Value", "=", "(", "Value", ">>", "<NUM_LIT>", ")", "|", "(", "(", "Value", "&", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "else", "if", "(", "Value", ">", "<NUM_LIT>", ")", "Value", "=", "(", "Value", ">>", "<NUM_LIT>", ")", "|", "<NUM_LIT>", ";", "return", "Value", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "encodeNeonVMOVImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2146, "Length": 90, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "xtensa_match_CLAMPS_imms_p", "(", "rtx", "cst_max", ",", "rtx", "cst_min", ")", "{", "int", "max", ",", "min", ";"], "ground_truth": ["return", "IN_RANGE", "(", "max", "=", "exact_log2", "(", "-", "INTVAL", "(", "cst_max", ")", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "&&", "IN_RANGE", "(", "min", "=", "exact_log2", "(", "INTVAL", "(", "cst_min", ")", "+", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "&&", "max", "==", "min", ";"], "File": "xtensa1", "Func": "xtensa_match_CLAMPS_imms_p", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2147, "Length": 57, "Cover_Rate": 0.9827586206896551, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "::", "iterator", "MBBIter", "=", "MBB", ";", "++", "MBBIter", ";", "MachineBasicBlock", "*", "XMMSaveMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "EndMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "F", "->", "insert", "(", "MBBIter", ",", "XMMSaveMBB", ")", ";", "F", "->", "insert", "(", "MBBIter", ",", "EndMBB", ")", ";", "EndMBB", "->", "splice", "(", "EndMBB", "->", "begin", "(", ")", ",", "MBB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "MBB", "->", "end", "(", ")", ")", ";", "EndMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "MBB", ")", ";", "MBB", "->", "addSuccessor", "(", "XMMSaveMBB", ")", ";", "XMMSaveMBB", "->", "addSuccessor", "(", "EndMBB", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "MBB", "->", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "CountReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "int64_t", "RegSaveFrameIndex", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "int64_t", "VarArgsFPOffset", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "isTargetWin64", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "CountReg", ")", ".", "addReg", "(", "CountReg", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "EndMBB", ")", ";", "MBB", "->", "addSuccessor", "(", "EndMBB", ")", ";", "}", "assert", "(", "(", "MI", "->", "getNumOperands", "(", ")", "<=", "<NUM_LIT>", "||", "!", "MI", "->", "getOperand", "(", "MI", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "||", "MI", "->", "getOperand", "(", "MI", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "MOVOpc", "=", "Subtarget", "->", "hasFp256", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "int64_t", "Offset", "=", "(", "i", "-", "<NUM_LIT>", ")", "*", "<NUM_LIT>", "+", "VarArgsFPOffset", ";", "MachineMemOperand", "*", "MMO", "=", "F", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "RegSaveFrameIndex", ",", "Offset", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "BuildMI", "(", "XMMSaveMBB", ",", "DL", ",", "TII", "->", "get", "(", "MOVOpc", ")", ")", ".", "addFrameIndex", "(", "RegSaveFrameIndex", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "Offset", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering113", "Func": "EmitVAStartSaveXMMRegsWithCustomInserter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2148, "Length": 421, "Cover_Rate": 0.8807531380753139, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TM", ".", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", "return", ";", "Peephole<ISA_LIT>64", "(", ")", ";"], "ground_truth": ["PeepholeCROps", "(", ")", ";"], "File": "PPCISelDAGToDAG102", "Func": "PostprocessISelDAG", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2149, "Length": 22, "Cover_Rate": 0.7333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "rotamt", "=", "-", "vtm", "->", "prefslot_byte", ";", "if", "(", "rotamt", "<", "<NUM_LIT>", ")", "rotamt", "+=", "<NUM_LIT>", ";", "rotate", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "basePtr", ",", "DAG", ".", "getConstant", "(", "rotamt", ",", "PtrVT", ")", ")", ";", "}", "}", "else", "{", "if", "(", "basePtr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MF", ".", "getRegInfo", "(", ")", ";", "unsigned", "VReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "SDValue", "Flag", ";", "SDValue", "Op0", "=", "basePtr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "basePtr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "Op1", ")", ")", "{", "basePtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "Op0", ",", "Op1", ")", ";", "the_chain", "=", "DAG", ".", "getCopyToReg", "(", "the_chain", ",", "dl", ",", "VReg", ",", "basePtr", ",", "Flag", ")", ";", "basePtr", "=", "DAG", ".", "getCopyFromReg", "(", "the_chain", ",", "dl", ",", "VReg", ",", "PtrVT", ")", ";", "}", "else", "{", "basePtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "Op0", ",", "Op1", ")", ";", "}", "}", "else", "{", "basePtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "basePtr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "PtrVT", ")", ")", ";", "}", "rotate", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "basePtr", ",", "DAG", ".", "getConstant", "(", "-", "vtm", "->", "prefslot_byte", ",", "PtrVT", ")", ")", ";", "}", "result", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "dl", ",", "the_chain", ",", "basePtr", ",", "LN", "->", "getSrcValue", "(", ")", ",", "LN", "->", "getSrcValueOffset", "(", ")", ",", "LN", "->", "isVolatile", "(", ")", ",", "<NUM_LIT>", ")", ";", "the_chain", "=", "result", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "result", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "rotate", ")", ";", "MVT", "vecVT", "=", "<STR_LIT>", "(", "InVT", ",", "(", "<NUM_LIT>", "/", "InVT", ".", "getSizeInBits", "(", ")", ")", ")", ";", "result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "InVT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "vecVT", ",", "result", ")", ")", ";", "if", "(", "ExtType", "==", "<STR_LIT>", ")", "{", "result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "OutVT", ",", "result", ")", ";", "}", "else", "if", "(", "ExtType", "==", "<STR_LIT>", ")", "{", "result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "OutVT", ",", "result", ")", ";", "}", "else", "if", "(", "ExtType", "==", "<STR_LIT>", ")", "{", "unsigned", "NewOpc", "=", "<STR_LIT>", ";", "if", "(", "OutVT", ".", "isFloatingPoint", "(", ")", ")", "NewOpc", "=", "<STR_LIT>", ";", "result", "=", "DAG", ".", "getNode", "(", "NewOpc", ",", "dl", ",", "OutVT", ",", "result", ")", ";", "}", "SDVTList", "retvts", "=", "DAG", ".", "getVTList", "(", "OutVT", ",", "<STR_LIT>", ")", ";", "SDValue", "retops", "[", "<NUM_LIT>", "]", "=", "{"], "ground_truth": ["result", ",", "the_chain", "}", ";"], "File": "SPUISelLowering12", "Func": "LowerLOAD", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2150, "Length": 470, "Cover_Rate": 0.48205128205128206, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "RVFI", "=", "MF", "->", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "<ISA_LIT>TargetStreamer", "&", "RTS", "=", "static_cast", "<", "<ISA_LIT>TargetStreamer", "&", ">", "(", "*", "OutStreamer", "->", "getTargetStreamer", "(", ")", ")", ";", "if", "(", "RVFI", "->", "isHwlpBasicBlock", "(", "&", "MBB", ")", ")", "{"], "ground_truth": ["RTS", ".", "emitDirectiveOptionPush", "(", ")", ";"], "File": "RISCVAsmPrinter1", "Func": "emitBasicBlockStart", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2151, "Length": 48, "Cover_Rate": 0.6486486486486487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Tile64VLIWPacketizerList", "::", "isDirectJump", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "return", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "Tile64VLIWPacketizer", "Func": "isDirectJump", "Target": "Tile64", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 2152, "Length": 24, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "AllowModify", ")", "{", "TBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "continue", ";", "}", "while", "(", "llvm", "::", "next", "(", "I", ")", "!=", "MBB", ".", "end", "(", ")", ")", "llvm", "::", "next", "(", "I", ")", "->", "eraseFromParent", "(", ")", ";", "Cond", ".", "clear", "(", ")", ";", "FBB", "=", "<NUM_LIT>", ";", "if", "(", "MBB", ".", "isLayoutSuccessor", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ")", "{", "TBB", "=", "<NUM_LIT>", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";", "continue", ";", "}", "TBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "continue", ";", "}", "<STR_LIT>", "BranchCode", "=", "getCondFromBranchOpc", "(", "I", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "BranchCode", "==", "<STR_LIT>", ")", "return", "true", ";", "if", "(", "Cond", ".", "empty", "(", ")", ")", "{", "FBB", "=", "TBB", ";", "TBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "BranchCode", ")", ")", ";", "continue", ";", "}", "assert", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", ";", "assert", "(", "TBB", ")", ";", "if", "(", "TBB", "!=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", "return", "true", ";", "<STR_LIT>", "OldBranchCode", "=", "(", "<STR_LIT>", ")", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ";", "if", "(", "OldBranchCode", "==", "BranchCode", ")", "continue", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "SystemZInstrInfo25", "Func": "AnalyzeBranch", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2153, "Length": 240, "Cover_Rate": 0.6779661016949152, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "++", "i", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "<STR_LIT>", ")", ";", "}", "bool", "Done", "=", "rewriteFrameIndex", "(", "MI", ",", "i", ",", "BaseReg", ",", "Off", ",", "TII", ")", ";", "assert", "(", "Done", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["(", "void", ")", "Done", ";"], "File": "Thumb1RegisterInfo1", "Func": "resolveFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2154, "Length": 45, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "SplitImmOffset", ",", "RemainderOffset", ";", "std", "::", "tie", "(", "SplitImmOffset", ",", "RemainderOffset", ")", "=", "TII", "->", "splitFlatOffset", "(", "COffsetVal", ",", "<ISA_LIT>AS", "::", "PRIVATE_ADDRESS", ",", "<STR_LIT>", ")", ";", "COffsetVal", "=", "SplitImmOffset", ";", "SDValue", "AddOffset", "=", "SAddr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "getMaterializedScalarImm32", "(", "Lo_32", "(", "RemainderOffset", ")", ",", "DL", ")", ":", "CurDAG", "->", "getTargetConstant", "(", "RemainderOffset", ",", "DL", ",", "<STR_LIT>", ")", ";", "SAddr", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "SAddr", ",", "AddOffset", ")", ",", "<NUM_LIT>", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "COffsetVal", ",", "DL", ",", "<STR_LIT>", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG19", "Func": "SelectScratchSAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2155, "Length": 103, "Cover_Rate": 0.42213114754098363, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "CCValAssign", "::", "LocInfo", "LocInfo", "=", "determineLocInfo", "(", "Arguments", "[", "i", "]", ".", "VT", ",", "Arguments", "[", "i", "]", ".", "ArgVT", ",", "Arguments", "[", "i", "]", ".", "Flags", ")", ";", "if", "(", "VA", ".", "isMemLoc", "(", ")", ")", "ArgLocs", "[", "i", "]", "=", "CCValAssign", "::", "getMem", "(", "VA", ".", "getValNo", "(", ")", ",", "VA", ".", "getValVT", "(", ")", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ",", "LocInfo", ")", ";", "else", "ArgLocs", "[", "i", "]", "=", "CCValAssign", "::", "getReg", "(", "VA", ".", "getValNo", "(", ")", ",", "VA", ".", "getValVT", "(", ")", ",", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ",", "LocInfo", ")", ";"], "ground_truth": ["}"], "File": "MipsCallLowering37", "Func": "setLocInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2156, "Length": 121, "Cover_Rate": 0.75625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "rid_int128", "(", "void", ")", "{", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "NUM_INT_N_ENTS", ";", "i", "++", ")", "if", "(", "int_n_enabled_p", "[", "i", "]", "&&", "int_n_data", "[", "i", "]", ".", "bitsize", "==", "<NUM_LIT>", ")", "return", "RID_INT_N_0", "+", "i", ";", "return", "RID_MAX", "+", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "rs6000-c", "Func": "rid_int128", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2157, "Length": 50, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NamedMD", "&&", "NamedMD", "->", "getNumOperands", "(", ")", ")", "{", "BlobType", "=", "ELF", "::", "NT_<ISA_LIT>_METADATA", ";", "auto", "MDN", "=", "dyn_cast", "<", "MDTuple", ">", "(", "NamedMD", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "MDN", "&&", "MDN", "->", "getNumOperands", "(", ")", ")", "{", "if", "(", "auto", "MDS", "=", "dyn_cast", "<", "MDString", ">", "(", "MDN", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "setFromMsgPackBlob", "(", "MDS", "->", "getString", "(", ")", ")", ";", "}", "return", ";", "}", "BlobType", "=", "ELF", "::", "NT_AMD_<ISA_LIT>_PAL_METADATA", ";", "NamedMD", "=", "M", ".", "getNamedMetadata", "(", "<STR_LIT>", ")", ";", "if", "(", "!", "NamedMD", "||", "!", "NamedMD", "->", "getNumOperands", "(", ")", ")", "{", "BlobType", "=", "ELF", "::", "NT_<ISA_LIT>_METADATA", ";", "return", ";"], "ground_truth": ["}"], "File": "AMDGPUPALMetadata", "Func": "readFromIR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2158, "Length": 112, "Cover_Rate": 0.4534412955465587, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "IsSigned", "&&", "!", "Subtarget", "->", "hasFPCVT", "(", ")", ")", "return", "false", ";", "if", "(", "DstVT", "==", "<STR_LIT>", "&&", "!", "Subtarget", "->", "hasFPCVT", "(", ")", ")", "return", "false", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", "||", "SrcVT", "==", "<STR_LIT>", ")", "{", "Register", "TmpReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "if", "(", "!", "<ISA_LIT>EmitIntExt", "(", "SrcVT", ",", "SrcReg", ",", "<STR_LIT>", ",", "TmpReg", ",", "!", "IsSigned", ")", ")", "return", "false", ";", "SrcVT", "=", "<STR_LIT>", ";", "SrcReg", "=", "TmpReg", ";", "}", "unsigned", "FPReg", "=", "<ISA_LIT>MoveToFPReg", "(", "SrcVT", ",", "SrcReg", ",", "IsSigned", ")", ";", "if", "(", "FPReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "const", "TargetRegisterClass", "*", "RC", "=", "&", "<STR_LIT>", ";", "Register", "DestReg", "=", "createResultReg", "(", "RC", ")", ";", "unsigned", "Opc", ";", "if", "(", "DstVT", "==", "<STR_LIT>", ")", "Opc", "=", "IsSigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opc", "=", "IsSigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addReg", "(", "FPReg", ")", ";"], "File": "PPCFastISel12", "Func": "SelectIToFP", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2159, "Length": 171, "Cover_Rate": 0.3766519823788546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcvttq_f16_f32", "(", "float16x8_t", "__a", ",", "float32x4_t", "__b", ")", "{", "return", "__builtin_mve_vcvttq_f16_f32v8hf", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcvttq_f16_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2160, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "getReserveFP", "(", ")", "const", "{"], "ground_truth": ["return", "ReserveFP", ";"], "File": "X86MachineFunctionInfo22", "Func": "getReserveFP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2161, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Thumb2InstrInfo", "::", "Thumb2InstrInfo", "(", "const", "<ISA_LIT>Subtarget", "&", "STI", ")", ":", "<ISA_LIT>BaseInstrInfo", "(", "STI", ")", ",", "RI", "(", ")", "{"], "ground_truth": ["}"], "File": "Thumb2InstrInfo (2)", "Func": "Thumb2InstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2162, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Comparison", "C", "(", "getCmp", "(", "DAG", ",", "CmpOp0", ",", "CmpOp1", ",", "CC", ",", "DL", ")", ")", ";", "SDValue", "Glue", "=", "emitCmp", "(", "DAG", ",", "DL", ",", "C", ")", ";", "return", "emitSETCC", "(", "DAG", ",", "DL", ",", "Glue", ",", "C", ".", "CCValid", ",", "C", ".", "CCMask", ")", ";"], "ground_truth": ["}"], "File": "SystemZISelLowering (2)1", "Func": "lowerSETCC", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2163, "Length": 48, "Cover_Rate": 0.3356643356643357, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "aapcs_libcall_value", "(", "machine_mode", "mode", ")", "{", "if", "(", "BYTES_BIG_ENDIAN", "&&", "ALL_FIXED_POINT_MODE_P", "(", "mode", ")", "&&", "GET_MODE_SIZE", "(", "mode", ")", "<=", "<NUM_LIT>", ")", "mode", "=", "SImode", ";"], "ground_truth": ["return", "aapcs_allocate_return_reg", "(", "mode", ",", "NULL_TREE", ",", "NULL_TREE", ")", ";"], "File": "arm", "Func": "aapcs_libcall_value", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2164, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MachineFunctionInfo", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "DLXMachineFunctionInfo", "Func": "anchor", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2165, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BUILTIN_VDQF", "(", "UNOP", ",", "abs", ",", "<NUM_LIT>", ")", "return", "fold_build1", "(", "ABS_EXPR", ",", "type", ",", "args", "[", "<NUM_LIT>", "]", ")", ";", "VAR1", "(", "UNOP", ",", "floatv2si", ",", "<NUM_LIT>", ",", "v2sf", ")", "VAR1", "(", "UNOP", ",", "floatv4si", ",", "<NUM_LIT>", ",", "v4sf", ")", "VAR1", "(", "UNOP", ",", "floatv2di", ",", "<NUM_LIT>", ",", "v2df", ")", "return", "fold_build1", "(", "FLOAT_EXPR", ",", "type", ",", "args", "[", "<NUM_LIT>", "]", ")", ";", "default", ":", "break", ";", "}"], "ground_truth": ["return", "NULL_TREE", ";"], "File": "aarch64-builtins4", "Func": "aarch64_fold_builtin", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2166, "Length": 72, "Cover_Rate": 0.6206896551724138, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "MachineBasicBlock", "::", "iterator", "It", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "assert", "(", "It", "->", "isReturn", "(", ")", "&&", "std", "::", "next", "(", "It", ")", "==", "MBB", ".", "end", "(", ")", ")", ";", "unsigned", "ROpc", "=", "IsPIC", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "DeallocCall", "=", "BuildMI", "(", "MBB", ",", "It", ",", "DL", ",", "HII", ".", "get", "(", "ROpc", ")", ")", ".", "addExternalSymbol", "(", "RestoreFn", ")", ";", "DeallocCall", "->", "copyImplicitOps", "(", "MF", ",", "*", "It", ")", ";", "}", "addCalleeSaveRegistersAsImpOperand", "(", "DeallocCall", ",", "CSI", ",", "true", ",", "false", ")", ";", "return", "true", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "CSI", ".", "size", "(", ")", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "HRI", ".", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "int", "FI", "=", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ";", "HII", ".", "loadRegFromStackSlot", "(", "MBB", ",", "MI", ",", "Reg", ",", "FI", ",", "RC", ",", "&", "HRI", ")", ";"], "ground_truth": ["}"], "File": "HexagonFrameLowering45", "Func": "insertCSRRestoresInBlock", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2167, "Length": 168, "Cover_Rate": 0.4117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "unsigned", "rotr32", "(", "unsigned", "Val", ",", "unsigned", "Amt", ")", "{", "assert", "(", "Amt", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "return", "(", "Val", ">>", "Amt", ")", "|", "(", "Val", "<<", "(", "(", "<NUM_LIT>", "-", "Amt", ")", "&", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes11", "Func": "rotr32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2168, "Length": 42, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "FrameOffset", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "ChangeToRegister", "(", "<STR_LIT>", ",", "false", ")", ";", "}", "else", "{", "auto", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "auto", "*", "TII", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "unsigned", "OffsetReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "OffsetReg", ")", ".", "addImm", "(", "FrameOffset", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "OffsetReg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "OffsetReg", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "OffsetReg", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyRegisterInfo (2)", "Func": "eliminateFrameIndex", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2169, "Length": 157, "Cover_Rate": 0.5688405797101449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "msb", "=", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "lsb", "=", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "lsb", ">", "msb", ")", "{", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "lsb", "=", "msb", ";", "}", "uint32_t", "msb_mask", "=", "<NUM_LIT>", ";", "if", "(", "msb", "!=", "<NUM_LIT>", ")", "msb_mask", "=", "(", "<NUM_LIT>", "<<", "(", "msb", "+", "<NUM_LIT>", ")", ")", "-", "<NUM_LIT>", ";", "uint32_t", "lsb_mask", "=", "(", "<NUM_LIT>", "<<", "lsb", ")", "-", "<NUM_LIT>", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "~", "(", "msb_mask", "^", "lsb_mask", ")", ")", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeBitfieldMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2170, "Length": 109, "Cover_Rate": 0.8449612403100775, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vadd_u8", "(", "uint8x8_t", "__a", ",", "uint8x8_t", "__b", ")", "{"], "ground_truth": ["return", "__a", "+", "__b", ";"], "File": "arm", "Func": "neon_vadd_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2171, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "Depth", "--", ")", "{", "int", "Offset", "=", "-", "(", "XLenInBytes", "*", "<NUM_LIT>", ")", ";", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "FrameAddr", ",", "DAG", ".", "getIntPtrConstant", "(", "Offset", ",", "DL", ")", ")", ";", "FrameAddr", "=", "DAG", ".", "getLoad", "(", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Ptr", ",", "MachinePointerInfo", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "RISCVISelLowering", "Func": "lowerFRAMEADDR", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2172, "Length": 65, "Cover_Rate": 0.325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_addsub_pd", "(", "__m256d", "__A", ",", "__m256d", "__B", ")", "{"], "ground_truth": ["return", "(", "__m256d", ")", "__builtin_ia32_addsubpd256", "(", "(", "__v4df", ")", "__A", ",", "(", "__v4df", ")", "__B", ")", ";"], "File": "avxintrin", "Func": "_mm256_addsub_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2173, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vaddlvaq_p_sv4si", "(", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vaddlvaq_p_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2174, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "QUAL_TYPE", "(", "SI", ")", ";", "case", "E_DImode", ":", "return", "QUAL_TYPE", "(", "DI", ")", ";", "case", "E_TImode", ":", "return", "QUAL_TYPE", "(", "TI", ")", ";", "case", "E_OImode", ":", "return", "arm_simd_intOI_type_node", ";", "case", "E_EImode", ":", "return", "arm_simd_intEI_type_node", ";", "case", "E_CImode", ":", "return", "arm_simd_intCI_type_node", ";", "case", "E_XImode", ":", "return", "arm_simd_intXI_type_node", ";", "case", "E_HFmode", ":", "return", "arm_fp16_type_node", ";", "case", "E_SFmode", ":"], "ground_truth": ["return", "float_type_node", ";"], "File": "arm-builtins", "Func": "arm_simd_builtin_std_type", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2175, "Length": 60, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "<ISA_LIT>DAGToDAGISel", "::", "SelectArgLd", "(", "MemSDNode", "*", "Node", ")", "const", "{", "bool", "IsRetLd", "=", "Node", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "bool", "IsSext", "=", "Node", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "SDValue", "Base", ",", "Reg", ",", "Offset", ";", "if", "(", "!", "SelectAddr", "(", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Base", ",", "Reg", ",", "Offset", ")", ")", "return", "nullptr", ";", "MVT", "MemVT", "=", "Node", "->", "getMemoryVT", "(", ")", ".", "getSimpleVT", "(", ")", ";", "BrigType", "BT", "=", "getBrigType", "(", "MemVT", ".", "SimpleTy", ",", "IsSext", ")", ";", "SDLoc", "SL", "(", "Node", ")", ";"], "ground_truth": ["SDValue", "Ops", "[", "<NUM_LIT>", "]", "=", "{"], "File": "HSAILISelDAGToDAG", "Func": "SelectArgLd", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2176, "Length": 99, "Cover_Rate": 0.3793103448275862, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "Idx", ">=", "<NUM_LIT>", "&&", "Idx", "<", "LHSMaxIdx", ")", "||", "(", "Idx", ">=", "RHSMinIdx", "&&", "Idx", "<", "RHSMaxIdx", ")", ")", "ShuffV", "[", "i", "]", "+=", "HalfVec", ";", "}"], "ground_truth": ["return", ";"], "File": "PPCISelLowering100", "Func": "fixupShuffleMaskForPermutedSToV", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2177, "Length": 32, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "SavedRegs", ",", "RS", ")", ";"], "ground_truth": ["if", "(", "TRI", "->", "hasBasePointer", "(", "MF", ")", ")", "SavedRegs", ".", "set", "(", "TRI", "->", "getBaseRegister", "(", ")", ")", ";"], "File": "X86FrameLowering130", "Func": "determineCalleeSaves", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2178, "Length": 50, "Cover_Rate": 0.9803921568627451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "SDValue", "NewV", "=", "(", "Elt", "<", "(", "int", ")", "NumElems", ")", "?", "SV", "->", "getOperand", "(", "<NUM_LIT>", ")", ":", "SV", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "getShuffleScalarElt", "(", "NewV", ".", "getNode", "(", ")", ",", "Elt", "%", "NumElems", ",", "DAG", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "}", "if", "(", "isTargetShuffle", "(", "Opcode", ")", ")", "{", "MVT", "ShufVT", "=", "V", ".", "getSimpleValueType", "(", ")", ";", "MVT", "ShufSVT", "=", "ShufVT", ".", "getVectorElementType", "(", ")", ";", "int", "NumElems", "=", "(", "int", ")", "ShufVT", ".", "getVectorNumElements", "(", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ShuffleMask", ";", "bool", "IsUnary", ";", "if", "(", "!", "getTargetShuffleMask", "(", "N", ",", "ShufVT", ",", "true", ",", "ShuffleMask", ",", "IsUnary", ")", ")", "return", "SDValue", "(", ")", ";", "int", "Elt", "=", "ShuffleMask", "[", "Index", "]", ";", "if", "(", "Elt", "==", "SM_SentinelZero", ")", "return", "ShufSVT", ".", "isInteger", "(", ")", "?", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "ShufSVT", ")", ":", "DAG", ".", "getConstantFP", "(", "+", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "ShufSVT", ")", ";", "if", "(", "Elt", "==", "SM_SentinelUndef", ")", "return", "DAG", ".", "getUNDEF", "(", "ShufSVT", ")", ";", "assert", "(", "<NUM_LIT>", "<=", "Elt", "&&", "Elt", "<", "(", "<NUM_LIT>", "*", "NumElems", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "NewV", "=", "(", "Elt", "<", "NumElems", ")", "?", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ":", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "getShuffleScalarElt", "(", "NewV", ".", "getNode", "(", ")", ",", "Elt", "%", "NumElems", ",", "DAG", ",", "Depth", "+", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering149", "Func": "getShuffleScalarElt", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2179, "Length": 250, "Cover_Rate": 0.5263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "fa", "=", "DAG", ".", "getNode", "(", "ToFp", ",", "DL", ",", "FltVT", ",", "ia", ")", ";", "SDValue", "fb", "=", "DAG", ".", "getNode", "(", "ToFp", ",", "DL", ",", "FltVT", ",", "ib", ")", ";", "SDValue", "fq", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "FltVT", ",", "fa", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "FltVT", ",", "fb", ")", ")", ";", "fq", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "FltVT", ",", "fq", ")", ";", "SDValue", "fqneg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "FltVT", ",", "fq", ")", ";", "unsigned", "OpCode", "=", "Subtarget", "->", "hasFP32Denormals", "(", ")", "?", "(", "unsigned", ")", "<STR_LIT>", ":", "(", "unsigned", ")", "<STR_LIT>", ";", "SDValue", "fr", "=", "DAG", ".", "getNode", "(", "OpCode", ",", "DL", ",", "FltVT", ",", "fqneg", ",", "fb", ",", "fa", ")", ";", "SDValue", "iq", "=", "DAG", ".", "getNode", "(", "ToInt", ",", "DL", ",", "IntVT", ",", "fq", ")", ";", "fr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "FltVT", ",", "fr", ")", ";", "fb", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "FltVT", ",", "fb", ")", ";", "EVT", "SetCCVT", "=", "getSetCCResultType", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ")", ";", "SDValue", "cv", "=", "DAG", ".", "getSetCC", "(", "DL", ",", "SetCCVT", ",", "fr", ",", "fb", ",", "<STR_LIT>", ")", ";", "jq", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "cv", ",", "jq", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ")", ";", "SDValue", "Div", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "iq", ",", "jq", ")", ";", "SDValue", "Rem", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Div", ",", "RHS", ")", ";", "Rem", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "LHS", ",", "Rem", ")", ";", "if", "(", "Sign", ")", "{", "SDValue", "InRegSize", "=", "DAG", ".", "getValueType", "(", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "DivBits", ")", ")", ";", "Div", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Div", ",", "InRegSize", ")", ";", "Rem", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Rem", ",", "InRegSize", ")", ";", "}", "else", "{", "SDValue", "TruncMask", "=", "DAG", ".", "getConstant", "(", "(", "UINT64_C", "(", "<NUM_LIT>", ")", "<<", "DivBits", ")", "-", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ";", "Div", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Div", ",", "TruncMask", ")", ";", "Rem", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Rem", ",", "TruncMask", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)2", "Func": "LowerDIVREM24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2180, "Length": 419, "Cover_Rate": 0.5601604278074866, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetELFStreamer", "::", "emitDirectiveSetNoMicro<ISA_LIT>", "(", ")", "{", "Micro<ISA_LIT>Enabled", "=", "false", ";"], "ground_truth": ["forbidModuleDirective", "(", ")", ";"], "File": "MipsTargetStreamer (2)1", "Func": "emitDirectiveSetNoMicroMips", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2181, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Align", ">", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "cast", "<", "Constant", ">", "(", "CFP", ")", ",", "Align", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "(", "VT", "==", "<STR_LIT>", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "unsigned", "DestReg", "=", "createResultReg", "(", "RC", ")", ";", "CodeModel", "::", "Model", "CModel", "=", "TM", ".", "getCodeModel", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "FuncInfo", ".", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getConstantPool", "(", "*", "FuncInfo", ".", "MF", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "(", "VT", "==", "<STR_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "Align", ")", ";", "unsigned", "Opc", "=", "(", "VT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "TmpReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "<ISA_LIT>FuncInfo", "->", "setUsesTOCBasePtr", "(", ")", ";", "if", "(", "CModel", "==", "CodeModel", "::", "Small", "||", "CModel", "==", "CodeModel", "::", "JITDefault", ")", "{", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "TmpReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "TmpReg", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "PPCFastISel13", "Func": "PPCMaterializeFP", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2182, "Length": 217, "Cover_Rate": 0.4737991266375546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", "!=", "<STR_LIT>", ")", "return", "<NUM_LIT>", ";", "const", "TargetRegisterClass", "*", "RC", "=", "&", "<STR_LIT>", ";", "unsigned", "DestReg", "=", "createResultReg", "(", "RC", ")", ";", "const", "GlobalVariable", "*", "GVar", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "GV", ")", ";", "bool", "IsThreadLocal", "=", "GVar", "&&", "GVar", "->", "isThreadLocal", "(", ")", ";", "if", "(", "IsThreadLocal", ")", "return", "<NUM_LIT>", ";", "emitInst", "(", "<STR_LIT>", ",", "DestReg", ")", ".", "addReg", "(", "MFI", "->", "getGlobalBaseReg", "(", "*", "MF", ",", "IsThreadLocal", ")", ")", ".", "addGlobalAddress", "(", "GV", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "(", "GV", "->", "hasInternalLinkage", "(", ")", "||", "(", "GV", "->", "hasLocalLinkage", "(", ")", "&&", "!", "isa", "<", "Function", ">", "(", "GV", ")", ")", ")", ")", "{"], "ground_truth": ["unsigned", "TempReg", "=", "createResultReg", "(", "RC", ")", ";"], "File": "MipsFastISel28", "Func": "materializeGV", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2183, "Length": 121, "Cover_Rate": 0.6836158192090396, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MI", "->", "dump", "(", ")", ";", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "return", "EmitF128CSEL", "(", "MI", ",", "BB", ")", ";", "case", "TargetOpcode", "::", "STACKMAP", ":", "case", "TargetOpcode", "::", "PATCHPOINT", ":", "return", "emitPatchPoint", "(", "MI", ",", "BB", ")", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering84", "Func": "EmitInstrWithCustomInserter", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2184, "Length": 51, "Cover_Rate": 0.6375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "operand", ".", "type", ")", "{", "default", ":", "debug", "(", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "TYPE_R8", ":", "case", "TYPE_R16", ":", "case", "TYPE_R32", ":", "case", "TYPE_R64", ":", "case", "TYPE_Rv", ":", "case", "TYPE_MM64", ":", "case", "TYPE_XMM", ":", "case", "TYPE_XMM32", ":", "case", "TYPE_XMM64", ":", "case", "TYPE_XMM128", ":", "case", "TYPE_XMM256", ":", "case", "TYPE_XMM512", ":", "case", "TYPE_VK1", ":", "case", "TYPE_VK8", ":", "case", "TYPE_VK16", ":", "case", "TYPE_DEBUGREG", ":", "case", "TYPE_CONTROLREG", ":", "case", "TYPE_BNDR", ":", "return", "translateRMRegister", "(", "mcInst", ",", "insn", ")", ";", "case", "TYPE_M", ":", "case", "TYPE_M8", ":", "case", "TYPE_M16", ":", "case", "TYPE_M32", ":", "case", "TYPE_M64", ":", "case", "TYPE_M128", ":", "case", "TYPE_M256", ":", "case", "TYPE_M512", ":", "case", "TYPE_Mv", ":", "case", "TYPE_M32FP", ":", "case", "TYPE_M64FP", ":", "case", "TYPE_M80FP", ":", "case", "TYPE_M1616", ":", "case", "TYPE_M1632", ":", "case", "TYPE_M1664", ":", "case", "TYPE_LEA", ":"], "ground_truth": ["return", "translateRMMemory", "(", "mcInst", ",", "insn", ",", "Dis", ")", ";"], "File": "X86Disassembler39", "Func": "translateRM", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2185, "Length": 137, "Cover_Rate": 0.845679012345679, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "size_t", "numParams", "(", ")", "const", "{"], "ground_truth": ["return", "Params", ".", "size", "(", ")", ";"], "File": "TVMMachineFunctionInfo", "Func": "numParams", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2186, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "PIC16ISelLowering", "Func": "isDirectAddress", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2187, "Length": 23, "Cover_Rate": 0.3709677419354839, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Src", "->", "isVectorTy", "(", ")", "&&", "Alignment", "!=", "<NUM_LIT>", "&&", "Src", "->", "getVectorElementType", "(", ")", "->", "isDoubleTy", "(", ")", ")", "{", "return", "LT", ".", "first", "*", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo21", "Func": "getMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2188, "Length": 31, "Cover_Rate": 0.4189189189189189, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OperandMatchResultTy", "<ISA_LIT>AsmParser", "::", "ParseMemoryOperandV10", "(", "OperandVector", "&", "Operands", ")", "{"], "ground_truth": ["return", "ParseMemoryOperand", "(", "Operands", ",", "<NUM_LIT>", ",", "true", ")", ";"], "File": "NyuziAsmParser", "Func": "ParseMemoryOperandV10", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2189, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Asm", ".", "isThumbFunc", "(", "&", "Sym", ")", ")", "Value", "|=", "<NUM_LIT>", ";", "}", "}", "if", "(", "A", "&&", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "<STR_LIT>", "||", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "<STR_LIT>", "||", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "<STR_LIT>", "||", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "<STR_LIT>", "||", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "<STR_LIT>", ")", ")", "IsResolved", "=", "false", ";", "(", "void", ")", "adjustFixupValue", "(", "Fixup", ",", "Value", ",", "&", "Asm", ".", "getContext", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend (2)", "Func": "processFixupValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2190, "Length": 99, "Cover_Rate": 0.38223938223938225, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "is<ISA_LIT>64", ")", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", ")", ")", ";", "else", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", ")", ")", ";", "}", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "return", ";", "}", "const", "MCSection", "*", "StubSection", "=", "OutContext", ".", "getMachOSection", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "MCSectionMachO", "::", "S_SYMBOL_STUBS", "|", "MCSectionMachO", "::", "S_ATTR_PURE_INSTRUCTIONS", ",", "<NUM_LIT>", ",", "SectionKind", "::", "getText", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MCSymbol", "*", "Stub", "=", "Stubs", "[", "i", "]", ".", "first", ";", "MCSymbol", "*", "RawSym", "=", "Stubs", "[", "i", "]", ".", "second", ".", "getPointer", "(", ")", ";", "MCSymbol", "*", "LazyPtr", "=", "GetLazyPtr", "(", "Stub", ",", "OutContext", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "StubSection", ")", ";", "EmitAlignment", "(", "<NUM_LIT>", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "Stub", ")", ";", "OutStreamer", ".", "EmitSymbolAttribute", "(", "RawSym", ",", "MCSA_IndirectSymbol", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "<STR_LIT>", "+", "Twine", "(", "LazyPtr", "->", "getName", "(", ")", ")", "+", "<STR_LIT>", ")", ";", "if", "(", "is<ISA_LIT>64", ")", "OutStreamer", ".", "EmitRawText", "(", "<STR_LIT>", "+", "Twine", "(", "LazyPtr", "->", "getName", "(", ")", ")", "+", "<STR_LIT>", ")", ";", "else", "OutStreamer", ".", "EmitRawText", "(", "<STR_LIT>", "+", "Twine", "(", "LazyPtr", "->", "getName", "(", ")", ")", "+", "<STR_LIT>", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", ")", ")", ";"], "File": "PPCAsmPrinter55", "Func": "EmitFunctionStubs", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2191, "Length": 232, "Cover_Rate": 0.34887218045112783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InstrReplacer", "(", "unsigned", "SrcOpcode", ",", "unsigned", "DstOpcode", ")", ":", "InstrConverterBase", "(", "SrcOpcode", ")", ",", "DstOpcode", "(", "DstOpcode", ")", "{"], "ground_truth": ["}"], "File": "X86DomainReassignment", "Func": "InstrReplacer", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2192, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "pa_cannot_change_mode_class", "(", "machine_mode", "from", ",", "machine_mode", "to", ",", "enum", "reg_class", "rclass", ")", "{", "if", "(", "from", "==", "to", ")", "return", "false", ";", "if", "(", "COMPLEX_MODE_P", "(", "from", ")", "||", "VECTOR_MODE_P", "(", "from", ")", "||", "COMPLEX_MODE_P", "(", "to", ")", "||", "VECTOR_MODE_P", "(", "to", ")", ")", "return", "true", ";", "if", "(", "GET_MODE_SIZE", "(", "from", ")", "==", "GET_MODE_SIZE", "(", "to", ")", ")", "return", "false", ";", "if", "(", "MAYBE_FP_REG_CLASS_P", "(", "rclass", ")", ")", "return", "true", ";", "if", "(", "GET_MODE_SIZE", "(", "to", ")", ">", "UNITS_PER_WORD", "&&", "GET_MODE_SIZE", "(", "to", ")", ">", "GET_MODE_SIZE", "(", "from", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "pa4", "Func": "pa_cannot_change_mode_class", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2193, "Length": 98, "Cover_Rate": 0.98989898989899, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "struct", "machine_function", "*", "avr_init_machine_status", "(", "void", ")", "{", "return", "ggc_cleared_alloc", "<", "machine_function", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "avr", "Func": "avr_init_machine_status", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2194, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", ")", "{", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "if", "(", "<ISA_LIT>FI", "->", "needsFP", "(", "MF", ")", ")", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "if", "(", "hasBasePointer", "(", "MF", ")", ")", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "if", "(", "Subtarget", ".", "isSVR4ABI", "(", ")", ")", "{", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "}", "}", "if", "(", "<ISA_LIT>FI", "->", "needsFP", "(", "MF", ")", ")", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "if", "(", "hasBasePointer", "(", "MF", ")", ")", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "if", "(", "!", "Subtarget", ".", "hasAltivec", "(", ")", ")", "for", "(", "TargetRegisterClass", "::", "iterator", "I", "=", "<STR_LIT>", ".", "begin", "(", ")", ",", "IE", "=", "<STR_LIT>", ".", "end", "(", ")", ";", "I", "!=", "IE", ";", "++", "I", ")", "Reserved", ".", "set", "(", "*", "I", ")", ";", "return", "Reserved", ";"], "ground_truth": ["}"], "File": "PPCRegisterInfo (2)", "Func": "getReservedRegs", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2195, "Length": 158, "Cover_Rate": 0.4146981627296588, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask32", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_kor_mask32", "(", "__mmask32", "__A", ",", "__mmask32", "__B", ")", "{", "return", "(", "__mmask32", ")", "__builtin_ia32_korsi", "(", "(", "__mmask32", ")", "__A", ",", "(", "__mmask32", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin", "Func": "_kor_mask32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2196, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "tree", "ix86_md_asm_clobbers", "(", "tree", "outputs", "ATTRIBUTE_UNUSED", ",", "tree", "inputs", "ATTRIBUTE_UNUSED", ",", "tree", "clobbers", ")", "{"], "ground_truth": ["clobbers", "=", "tree_cons", "(", "NULL_TREE", ",", "build_string", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "clobbers", ")", ";"], "File": "i3863", "Func": "ix86_md_asm_clobbers", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2197, "Length": 32, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PassConfig", "::", "addPreEmitPass", "(", ")", "{"], "ground_truth": ["addPass", "(", "create<ISA_LIT>FrameToArgsOffsetEliminationPass", "(", ")", ")", ";"], "File": "XCoreTargetMachine22", "Func": "addPreEmitPass", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2198, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ArrayRef", "<", "MCPhysReg", ">", "RegList", "=", "CC_<ISA_LIT>_VectorCallGetSSEs", "(", "ValVT", ")", ";", "bool", "Is64bit", "=", "static_cast", "<", "const", "<ISA_LIT>Subtarget", "&", ">", "(", "State", ".", "getMachineFunction", "(", ")", ".", "getSubtarget", "(", ")", ")", ".", "is64Bit", "(", ")", ";", "for", "(", "auto", "Reg", ":", "RegList", ")", "{"], "ground_truth": ["if", "(", "!", "State", ".", "isAllocated", "(", "Reg", ")", ")", "{"], "File": "X86CallingConv (2)", "Func": "CC_X86_VectorCallAssignRegister", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2199, "Length": 55, "Cover_Rate": 0.3089887640449438, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "cvtMubufImpl", "(", "Inst", ",", "Operands", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "cvtMubuf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2200, "Length": 10, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "Insts", "=", "Block", ".", "getInsts", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Insts", ".", "size", "(", ")", ";", "++", "i", ")", "{", "MachineInstr", "*", "Next", "=", "Insts", "[", "i", "]", ";"], "ground_truth": ["if", "(", "isVectorPredicate", "(", "Next", ")", ")", "return", "Next", ";"], "File": "ARMLowOverheadLoops", "Func": "getDivergent", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2201, "Length": 52, "Cover_Rate": 0.7761194029850746, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "(", "Subtarget", ".", "isRV64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "Subtarget", ".", "isRV64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "RISCVRegisterInfo32", "Func": "getFrameRegister", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2202, "Length": 60, "Cover_Rate": 0.8823529411764706, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "X86InstrInfo114", "Func": "hasUndefRegUpdate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2203, "Length": 264, "Cover_Rate": 0.43564356435643564, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "AMDGPUInstrInfo", "Func": "loadRegFromStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2204, "Length": 37, "Cover_Rate": 0.9736842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "volatile", "(", "<STR_LIT>", "::", ")", ";"], "ground_truth": ["}"], "File": "amxtileintrin", "Func": "_tile_release", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2205, "Length": 8, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", "(", "STI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler14", "Func": "isGFX11Plus", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2206, "Length": 7, "Cover_Rate": 0.4117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isUImm8Shift8", "(", ")", "{", "return", "isUImm", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "CSKYAsmParser", "Func": "isUImm8Shift8", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2207, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "IOK_TYPE", ":", "CVal", "=", "Info", ".", "Type", ";", "break", ";", "}", "unsigned", "Len", "=", "End", ".", "getPointer", "(", ")", "-", "TypeLoc", ".", "getPointer", "(", ")", ";", "InstInfo", "->", "AsmRewrites", "->", "push_back", "(", "AsmRewrite", "(", "AOK_Imm", ",", "TypeLoc", ",", "Len", ",", "CVal", ")", ")", ";", "const", "MCExpr", "*", "Imm", "=", "MCConstantExpr", "::", "create", "(", "CVal", ",", "getContext", "(", ")", ")", ";"], "ground_truth": ["return", "<STR_LIT>", "(", "Imm", ",", "Start", ",", "End", ")", ";"], "File": "X86AsmParser", "Func": "ParseIntelOperator", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2208, "Length": 71, "Cover_Rate": 0.3169642857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "size", "=", "GET_MODE_SIZE", "(", "mode", ")", ";"], "ground_truth": ["return", "(", "size", "+", "<NUM_LIT>", ")", "&", "~", "<NUM_LIT>", ";"], "File": "avr", "Func": "avr_num_arg_regs", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2209, "Length": 18, "Cover_Rate": 0.391304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "SeenDbgInstr", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "llvm", "::", "make_early_inc_range", "(", "MBB", ")", ")", "{", "int", "FrameIndex", ";", "if", "(", "MI", ".", "isDebugInstr", "(", ")", ")", "SeenDbgInstr", "=", "true", ";", "if", "(", "TII", "->", "isVGPRSpill", "(", "MI", ")", ")", "{", "unsigned", "FIOp", "=", "<STR_LIT>", "(", "MI", ".", "getOpcode", "(", ")", ",", "<STR_LIT>", "::", "vaddr", ")", ";", "int", "FI", "=", "MI", ".", "getOperand", "(", "FIOp", ")", ".", "getIndex", "(", ")", ";", "Register", "VReg", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "vdata", ")", "->", "getReg", "(", ")", ";", "if", "(", "FuncInfo", "->", "allocateVGPRSpillToAGPR", "(", "MF", ",", "FI", ",", "TRI", "->", "isAGPR", "(", "MRI", ",", "VReg", ")", ")", ")", "{", "RS", "->", "enterBasicBlock", "(", "MBB", ")", ";", "TRI", "->", "eliminateFrameIndex", "(", "MI", ",", "<NUM_LIT>", ",", "FIOp", ",", "RS", ")", ";", "SpillFIs", ".", "set", "(", "FI", ")", ";", "continue", ";", "}", "}", "else", "if", "(", "TII", "->", "isStoreToStackSlot", "(", "MI", ",", "FrameIndex", ")", "||", "TII", "->", "isLoadFromStackSlot", "(", "MI", ",", "FrameIndex", ")", ")", "if", "(", "!", "MFI", ".", "isFixedObjectIndex", "(", "FrameIndex", ")", ")", "NonVGPRSpillFIs", ".", "set", "(", "FrameIndex", ")", ";", "}"], "ground_truth": ["}"], "File": "SIFrameLowering21", "Func": "processFunctionBeforeFrameFinalized", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2210, "Length": 193, "Cover_Rate": 0.3385964912280702, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Error", "(", "S", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "IntVal", "=", "IntVal32", ".", "getSExtValue", "(", ")", ";", "if", "(", "Negate", ")", "IntVal", "*=", "-", "<NUM_LIT>", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateImm", "(", "IntVal", ",", "S", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "case", "AsmToken", "::", "Real", ":", "{", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int64_t", "IntVal", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "IntVal", ")", ")", "return", "MatchOperand_ParseFail", ";", "APFloat", "F", "(", "(", "float", ")", "BitsToDouble", "(", "IntVal", ")", ")", ";", "if", "(", "Negate", ")", "F", ".", "changeSign", "(", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateImm", "(", "F", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ",", "S", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "case", "AsmToken", "::", "Identifier", ":", "{", "SMLoc", "S", ",", "E", ";", "unsigned", "RegNo", ";", "if", "(", "!", "ParseRegister", "(", "RegNo", ",", "S", ",", "E", ")", ")", "{", "bool", "HasModifiers", "=", "operandsHaveModifiers", "(", "Operands", ")", ";", "unsigned", "Modifiers", "=", "<NUM_LIT>", ";", "if", "(", "Negate", ")", "Modifiers", "|=", "<NUM_LIT>", ";", "if", "(", "Abs", ")", "{", "if", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", "!=", "AsmToken", "::", "Pipe", ")", "return", "MatchOperand_ParseFail", ";"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "AMDGPUAsmParser", "Func": "parseOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2211, "Length": 206, "Cover_Rate": 0.37522768670309653, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "legalizeInternalLoadStoreOp", "(", "Op", ",", "CDAG", ")", ";", "}", "EVT", "IdiomVT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "isPackedVectorType", "(", "IdiomVT", ")", "&&", "!", "supportsPackedMode", "(", "Op", ".", "getOpcode", "(", ")", ",", "IdiomVT", ")", ")", "return", "splitVectorOp", "(", "Op", ",", "CDAG", ")", ";"], "ground_truth": ["return", "legalizePackedAVL", "(", "Op", ",", "CDAG", ")", ";"], "File": "VVPISelLowering", "Func": "legalizeInternalVectorOp", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2212, "Length": 59, "Cover_Rate": 0.5619047619047619, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "RS6000_BUILTIN_NANQ", ":", "case", "RS6000_BUILTIN_NANSQ", ":", "{", "tree", "type", "=", "TREE_TYPE", "(", "TREE_TYPE", "(", "fndecl", ")", ")", ";", "const", "char", "*", "str", "=", "c_getstr", "(", "*", "args", ")", ";", "int", "quiet", "=", "fn_code", "==", "RS6000_BUILTIN_NANQ", ";", "REAL_VALUE_TYPE", "real", ";", "if", "(", "str", "&&", "real_nan", "(", "&", "real", ",", "str", ",", "quiet", ",", "TYPE_MODE", "(", "type", ")", ")", ")", "return", "build_real", "(", "type", ",", "real", ")", ";", "return", "NULL_TREE", ";", "}", "case", "RS6000_BUILTIN_INFQ", ":", "case", "RS6000_BUILTIN_HUGE_VALQ", ":", "{", "tree", "type", "=", "TREE_TYPE", "(", "TREE_TYPE", "(", "fndecl", ")", ")", ";", "REAL_VALUE_TYPE", "inf", ";", "real_inf", "(", "&", "inf", ")", ";", "return", "build_real", "(", "type", ",", "inf", ")", ";", "}", "default", ":"], "ground_truth": ["break", ";"], "File": "rs60006", "Func": "rs6000_fold_builtin", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2213, "Length": 110, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsSlow3OpsLEA", ")", "{", "if", "(", "auto", "*", "NewMI", "=", "processInstrForSlow3OpLEA", "(", "*", "I", ",", "MFI", ")", ")", "{", "MFI", "->", "erase", "(", "I", ")", ";", "I", "=", "NewMI", ";", "}", "continue", ";", "}"], "ground_truth": ["processInstruction", "(", "I", ",", "MFI", ")", ";"], "File": "X86FixupLEAs (2)2", "Func": "processBasicBlock", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2214, "Length": 42, "Cover_Rate": 0.32558139534883723, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "AsmToken", "&", "Tok", "=", "getParser", "(", ")", ".", "getTok", "(", ")", ";", "StartLoc", "=", "Tok", ".", "getLoc", "(", ")", ";", "EndLoc", "=", "Tok", ".", "getEndLoc", "(", ")", ";", "RegNo", "=", "<NUM_LIT>", ";", "int64_t", "IntVal", ";", "if", "(", "MatchRegisterName", "(", "RegNo", ",", "IntVal", ")", ")", "return", "MatchOperand_NoMatch", ";", "return", "MatchOperand_Success", ";"], "ground_truth": ["}"], "File": "PPCAsmParser12", "Func": "tryParseRegister", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2215, "Length": 52, "Cover_Rate": 0.7428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "selectIndexedLoad", "(", "SDNode", "*", "N", ")", "{", "const", "LoadSDNode", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "N", ")", ";", "<STR_LIT>", "AM", "=", "LD", "->", "getAddressingMode", "(", ")", ";", "MVT", "VT", "=", "LD", "->", "getMemoryVT", "(", ")", ".", "getSimpleVT", "(", ")", ";", "auto", "PtrVT", "=", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ";", "if", "(", "(", "LD", "->", "getExtensionType", "(", ")", "!=", "<STR_LIT>", ")", "||", "(", "AM", "!=", "<STR_LIT>", "&&", "AM", "!=", "<STR_LIT>", ")", ")", "{", "return", "false", ";", "}", "unsigned", "Opcode", "=", "<NUM_LIT>", ";", "bool", "isPre", "=", "(", "AM", "==", "<STR_LIT>", ")", ";", "int", "Offs", "=", "cast", "<", "ConstantSDNode", ">", "(", "LD", "->", "getOffset", "(", ")", ")", "->", "getSExtValue", "(", ")", ";", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "case", "<STR_LIT>", ":", "{", "if", "(", "(", "!", "isPre", "&&", "Offs", "!=", "<NUM_LIT>", ")", "||", "(", "isPre", "&&", "Offs", "!=", "-", "<NUM_LIT>", ")", ")", "{", "return", "false", ";", "}", "Opcode", "=", "(", "isPre", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "if", "(", "(", "!", "isPre", "&&", "Offs", "!=", "<NUM_LIT>", ")", "||", "(", "isPre", "&&", "Offs", "!=", "-", "<NUM_LIT>", ")", ")", "{", "return", "false", ";", "}", "Opcode", "=", "(", "isPre", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "}", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "SNESISelDAGToDAG", "Func": "selectIndexedLoad", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2216, "Length": 218, "Cover_Rate": 0.7414965986394558, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "__vector", "unsigned", "int", "mask", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "a", "=", "vec_splat", "(", "__A", ",", "<NUM_LIT>", ")", ";", "c", "=", "vec_rsqrte", "(", "a", ")", ";", "return", "(", "vec_sel", "(", "__A", ",", "c", ",", "mask", ")", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin", "Func": "_mm_rsqrt_ss", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2217, "Length": 46, "Cover_Rate": 0.6571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "N", ")", ")", "return", "false", ";", "int64_t", "MulImm", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", ")", "->", "getSExtValue", "(", ")", ";", "if", "(", "MulImm", ">=", "<NUM_LIT>", "&&", "MulImm", "<=", "Max", ")", "{", "MulImm", "*=", "Scale", ";"], "ground_truth": ["Imm", "=", "CurDAG", "->", "getTargetConstant", "(", "MulImm", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ")", ";"], "File": "AArch64ISelDAGToDAG1", "Func": "SelectEXTImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2218, "Length": 60, "Cover_Rate": 0.7407407407407407, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "TargetOpcode", "::", "G_FADD", ":", "case", "TargetOpcode", "::", "G_FSUB", ":", "case", "TargetOpcode", "::", "G_FMUL", ":", "case", "TargetOpcode", "::", "G_FDIV", ":", "case", "TargetOpcode", "::", "G_FABS", ":", "case", "TargetOpcode", "::", "G_FSQRT", ":"], "ground_truth": ["case", "TargetOpcode", "::", "G_FCEIL", ":"], "File": "MipsRegisterBankInfo10", "Func": "isFloatingPointOpcode", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2219, "Length": 35, "Cover_Rate": 0.44871794871794873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printClamp", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "printIfSet", "(", "MI", ",", "OpNo", ",", "O", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter14", "Func": "printClamp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2220, "Length": 35, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VCCUsed", ")", "ExtraSGPRs", "=", "<NUM_LIT>", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", "<", "<ISA_LIT>Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "if", "(", "FlatScrUsed", ")", "ExtraSGPRs", "=", "<NUM_LIT>", ";"], "ground_truth": ["}", "else", "{"], "File": "AMDGPUAsmPrinter13", "Func": "getNumExtraSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2221, "Length": 32, "Cover_Rate": 0.41025641025641024, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>SEFrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";"], "File": "MipsSEFrameLowering", "Func": "hasReservedCallFrame", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2222, "Length": 23, "Cover_Rate": 0.4791666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DstReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "DstReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "if", "(", "Opc", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "return", ";", "}", "bool", "FromCCR", "=", "SrcReg", "==", "<STR_LIT>", ";", "bool", "FromSR", "=", "SrcReg", "==", "<STR_LIT>", ";", "bool", "ToCCR", "=", "DstReg", "==", "<STR_LIT>", ";", "bool", "ToSR", "=", "DstReg", "==", "<STR_LIT>", ";", "if", "(", "FromCCR", ")", "{", "assert", "(", "<STR_LIT>", ".", "contains", "(", "DstReg", ")", "&&", "<STR_LIT>", ")", ";", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "ToCCR", ")", "{", "assert", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", "&&", "<STR_LIT>", ")", ";", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "FromSR", "||", "ToSR", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "if", "(", "Opc", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "M68kInstrInfo (2)", "Func": "copyPhysReg", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2223, "Length": 189, "Cover_Rate": 0.45215311004784686, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)", "Func": "isCheapToSpeculateCtlz", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2224, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCELFStreamer", "*", "llvm", "::", "create<ISA_LIT>ELFStreamer", "(", "MCContext", "&", "Context", ",", "MCAsmBackend", "&", "MAB", ",", "raw_ostream", "&", "OS", ",", "MCCodeEmitter", "*", "Emitter", ",", "bool", "RelaxAll", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>ELFStreamer", "(", "Context", ",", "MAB", ",", "OS", ",", "Emitter", ")", ";"], "File": "MipsELFStreamer21", "Func": "createMipsELFStreamer", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2225, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "(", "!", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "VT", "==", "<STR_LIT>", ")", "||", "(", "VT", "==", "<STR_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "Op0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "<STR_LIT>", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Op0", ".", "hasOneUse", "(", ")", "&&", "isNullConstant", "(", "Op1", ")", "&&", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", ")", ")", "{", "if", "(", "SDValue", "NewSetCC", "=", "LowerToBT", "(", "Op0", ",", "CC", ",", "dl", ",", "DAG", ")", ")", "{", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "NewSetCC", ")", ";", "return", "NewSetCC", ";", "}", "}", "if", "(", "(", "isOneConstant", "(", "Op1", ")", "||", "isNullConstant", "(", "Op1", ")", ")", "&&", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", ")", ")", "{", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "<STR_LIT>", "CCode", "=", "(", "<STR_LIT>", ")", "Op0", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "bool", "Invert", "=", "(", "CC", "==", "<STR_LIT>", ")", "^", "isNullConstant", "(", "Op1", ")", ";", "if", "(", "!", "Invert", ")", "return", "Op0", ";", "CCode", "=", "<STR_LIT>", "(", "CCode", ")", ";", "SDValue", "SetCC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getConstant", "(", "CCode", ",", "dl", ",", "<STR_LIT>", ")", ",", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SetCC", ")", ";", "return", "SetCC", ";", "}", "}", "if", "(", "Op0", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", ")", ")", "{"], "ground_truth": ["if", "(", "isOneConstant", "(", "Op1", ")", ")", "{"], "File": "X86ISelLowering148", "Func": "LowerSETCC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2226, "Length": 310, "Cover_Rate": 0.4881889763779528, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask16", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_cmplt_epu32_mask", "(", "__mmask16", "__M", ",", "__m512i", "__X", ",", "__m512i", "__Y", ")", "{"], "ground_truth": ["return", "(", "__mmask16", ")", "__builtin_ia32_ucmpd512_mask", "(", "(", "__v16si", ")", "__X", ",", "(", "__v16si", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask16", ")", "__M", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_cmplt_epu32_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2227, "Length": 49, "Cover_Rate": 0.98, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_stream_pd", "(", "double", "*", "__A", ",", "__m128d", "__B", ")", "{", "__builtin_ia32_movntpd", "(", "__A", ",", "(", "__v2df", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "emmintrin", "Func": "_mm_stream_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2228, "Length": 34, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "performADDECombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "performSUBECombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "performSHLCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "performSRACombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "MipsSEISelLowering78", "Func": "PerformDAGCombine", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2229, "Length": 63, "Cover_Rate": 0.3620689655172414, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "VECTOR_MODE_P", "(", "p", ".", "mode", ")", "&&", "VECTOR_MODE_P", "(", "prev", ".", "mode", ")", ")", ";", "unsigned", "int", "nelems1", ",", "nelems2", ";"], "ground_truth": ["if", "(", "prev", ".", "orig_mode", "==", "p", ".", "orig_mode", "&&", "known_eq", "(", "prev", ".", "offset", "+", "GET_MODE_SIZE", "(", "prev", ".", "mode", ")", ",", "p", ".", "offset", ")", "&&", "constant_multiple_p", "(", "GET_MODE_NUNITS", "(", "prev", ".", "mode", ")", ",", "GET_MODE_NUNITS", "(", "p", ".", "orig_mode", ")", ",", "&", "nelems1", ")", "&&", "constant_multiple_p", "(", "GET_MODE_NUNITS", "(", "p", ".", "mode", ")", ",", "GET_MODE_NUNITS", "(", "p", ".", "orig_mode", ")", ",", "&", "nelems2", ")", "&&", "targetm", ".", "array_mode", "(", "p", ".", "orig_mode", ",", "nelems1", "+", "nelems2", ")", ".", "exists", "(", "&", "prev", ".", "mode", ")", ")", "{"], "File": "aarch64", "Func": "add_piece", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2230, "Length": 113, "Cover_Rate": 0.6569767441860465, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "IntrMemName", "=", "isa", "<", "MemCpyInst", ">", "(", "I", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "SelectCall", "(", "&", "I", ",", "IntrMemName", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "const", "MemSetInst", "&", "MSI", "=", "cast", "<", "MemSetInst", ">", "(", "I", ")", ";", "if", "(", "MSI", ".", "isVolatile", "(", ")", ")", "return", "false", ";", "if", "(", "!", "MSI", ".", "getLength", "(", ")", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "MSI", ".", "getDestAddressSpace", "(", ")", ">", "<NUM_LIT>", ")", "return", "false", ";", "return", "SelectCall", "(", "&", "I", ",", "<STR_LIT>", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AArch64FastISel1", "Func": "SelectIntrinsicCall", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2231, "Length": 132, "Cover_Rate": 0.358695652173913, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "postKnownBits", "(", "unsigned", "LogAlign", "=", "<NUM_LIT>", ")", "const", "{"], "ground_truth": ["return", "std", "::", "max", "(", "std", "::", "max", "(", "unsigned", "(", "PostAlign", ")", ",", "LogAlign", ")", ",", "internalKnownBits", "(", ")", ")", ";"], "File": "ARMBasicBlockInfo", "Func": "postKnownBits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2232, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "<ISA_LIT>TargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "<ISA_LIT>TargetLowering", ">", "(", ")", ";", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "getCCAssignFn", "(", "F", ".", "getCallingConv", "(", ")", ",", "true", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "auto", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "if", "(", "!", "VRegs", ".", "empty", "(", ")", ")", "{", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "SplitArgs", ";", "ArgInfo", "OrigArg", "{", "VRegs", ",", "Val", "->", "getType", "(", ")", ",", "<NUM_LIT>", "}", ";", "setArgFlags", "(", "OrigArg", ",", "AttributeList", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "OrigArg", ",", "SplitArgs", ",", "DL", ",", "F", ".", "getCallingConv", "(", ")", ")", ";", "OutgoingValueAssigner", "ArgAssigner", "(", "AssignFn", ")", ";", "<ISA_LIT>OutgoingArgHandler", "ArgHandler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ")", ";", "Success", "=", "determineAndHandleAssignments", "(", "ArgHandler", ",", "ArgAssigner", ",", "SplitArgs", ",", "MIRBuilder", ",", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "}"], "ground_truth": ["MIRBuilder", ".", "insertInstr", "(", "MIB", ")", ";"], "File": "M68kCallLowering1", "Func": "lowerReturn", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2233, "Length": 190, "Cover_Rate": 0.7916666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasCaymanISA", "(", ")", "const", "{"], "ground_truth": ["return", "CaymanISA", ";"], "File": "AMDGPUSubtarget (2)", "Func": "hasCaymanISA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2234, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "IsFrameChange", "(", "MachineInstr", "&", "MI", ")", "{"], "ground_truth": ["return", "MI", ".", "modifiesRegister", "(", "<STR_LIT>", ",", "NULL", ")", "||", "MI", ".", "modifiesRegister", "(", "<STR_LIT>", ",", "NULL", ")", ";"], "File": "X86NaClRewritePass1", "Func": "IsFrameChange", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2235, "Length": 28, "Cover_Rate": 0.8484848484848485, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PassConfig", "::", "addInstSelector", "(", ")", "{"], "ground_truth": ["PM", "->", "add", "(", "create<ISA_LIT>ISelDag", "(", "get<ISA_LIT>TargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";"], "File": "PTXTargetMachine4", "Func": "addInstSelector", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2236, "Length": 23, "Cover_Rate": 0.8518518518518519, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetELFStreamer", "::", "EmitDirectiveHSACodeObjectVersion", "(", "uint32_t", "Major", ",", "uint32_t", "Minor", ")", "{"], "ground_truth": ["Emit<ISA_LIT>Note", "(", "MCConstantExpr", "::", "create", "(", "<NUM_LIT>", ",", "getContext", "(", ")", ")", ",", "ElfNote", "::", "NT_AMDGPU_HSA_CODE_OBJECT_VER<ISA_LIT>ON", ",", "[", "&", "]", "(", "MCELFStreamer", "&", "OS", ")", "{"], "File": "AMDGPUTargetStreamer31", "Func": "EmitDirectiveHSACodeObjectVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2237, "Length": 38, "Cover_Rate": 0.6333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>LowerEmscriptenEHSjLj", "::", "runSjLjOnFunction", "(", "Function", "&", "F", ")", "{", "assert", "(", "EnableEmSjLj", "||", "EnableWasmSjLj", ")", ";", "Module", "&", "M", "=", "*", "F", ".", "getParent", "(", ")", ";", "LLVMContext", "&", "C", "=", "F", ".", "getContext", "(", ")", ";", "IRBuilder", "<", ">", "IRB", "(", "C", ")", ";", "SmallVector", "<", "Instruction", "*", ",", "<NUM_LIT>", ">", "ToErase", ";", "SmallVector", "<", "Instruction", "*", ",", "<NUM_LIT>", ">", "SetjmpTableInsts", ";", "SmallVector", "<", "Instruction", "*", ",", "<NUM_LIT>", ">", "SetjmpTableSizeInsts", ";", "BasicBlock", "*", "Entry", "=", "&", "F", ".", "getEntryBlock", "(", ")", ";", "DebugLoc", "FirstDL", "=", "getOrCreateDebugLoc", "(", "&", "*", "Entry", "->", "begin", "(", ")", ",", "F", ".", "getSubprogram", "(", ")", ")", ";", "SplitBlock", "(", "Entry", ",", "&", "*", "Entry", "->", "getFirstInsertionPt", "(", ")", ")", ";", "BinaryOperator", "*", "SetjmpTableSize", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Add", ",", "IRB", ".", "getInt32", "(", "<NUM_LIT>", ")", ",", "IRB", ".", "getInt32", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "Entry", "->", "getTerminator", "(", ")", ")", ";", "SetjmpTableSize", "->", "setDebugLoc", "(", "FirstDL", ")", ";", "Instruction", "*", "SetjmpTable", "=", "CallInst", "::", "CreateMalloc", "(", "SetjmpTableSize", ",", "IRB", ".", "getInt32Ty", "(", ")", ",", "IRB", ".", "getInt32Ty", "(", ")", ",", "IRB", ".", "getInt32", "(", "<NUM_LIT>", ")", ",", "nullptr", ",", "nullptr", ",", "<STR_LIT>", ")", ";", "SetjmpTable", "->", "setDebugLoc", "(", "FirstDL", ")", ";", "auto", "*", "MallocCall", "=", "SetjmpTable", "->", "stripPointerCasts", "(", ")", ";", "if", "(", "auto", "*", "MallocCallI", "=", "dyn_cast", "<", "Instruction", ">", "(", "MallocCall", ")", ")", "{", "MallocCallI", "->", "setDebugLoc", "(", "FirstDL", ")", ";", "}", "IRB", ".", "SetInsertPoint", "(", "SetjmpTableSize", ")", ";", "IRB", ".", "CreateStore", "(", "IRB", ".", "getInt32", "(", "<NUM_LIT>", ")", ",", "SetjmpTable", ")", ";", "SetjmpTableInsts", ".", "push_back", "(", "SetjmpTable", ")", ";", "SetjmpTableSizeInsts", ".", "push_back", "(", "SetjmpTableSize", ")", ";", "SmallVector", "<", "PHINode", "*", ",", "<NUM_LIT>", ">", "SetjmpRetPHIs", ";", "Function", "*", "SetjmpF", "=", "M", ".", "getFunction", "(", "<STR_LIT>", ")", ";", "for", "(", "User", "*", "U", ":", "SetjmpF", "->", "users", "(", ")", ")", "{", "auto", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "U", ")", ";", "if", "(", "!", "CI", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "BasicBlock", "*", "BB", "=", "CI", "->", "getParent", "(", ")", ";", "if", "(", "BB", "->", "getParent", "(", ")", "!=", "&", "F", ")", "continue", ";", "BasicBlock", "*", "Tail", "=", "SplitBlock", "(", "BB", ",", "CI", "->", "getNextNode", "(", ")", ")", ";", "IRB", ".", "SetInsertPoint", "(", "Tail", "->", "getFirstNonPHI", "(", ")", ")", ";"], "ground_truth": ["PHINode", "*", "SetjmpRet", "=", "IRB", ".", "CreatePHI", "(", "IRB", ".", "getInt32Ty", "(", ")", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "WebAssemblyLowerEmscriptenEHSjLj18", "Func": "runSjLjOnFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2238, "Length": 393, "Cover_Rate": 0.4216738197424893, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_pcmpistria128", "(", "(", "__v16qi", ")", "__X", ",", "(", "__v16qi", ")", "__Y", ",", "__M", ")", ";"], "ground_truth": ["}"], "File": "smmintrin", "Func": "_mm_cmpistra", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2239, "Length": 17, "Cover_Rate": 0.3953488372093023, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ConstantPoolValue", "*", "CPV", "=", "<ISA_LIT>ConstantPoolConstant", "::", "Create", "(", "BA", ",", "<ISA_LIT>PCLabelIndex", ",", "<STR_LIT>", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "}", "CPAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "if", "(", "!", "IsPositionIndependent", ")", "return", "Result", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "<ISA_LIT>PCLabelIndex", ",", "DL", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "LowerBlockAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2240, "Length": 115, "Cover_Rate": 0.4423076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "CountS", "=", "(", "Imm", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "unsigned", "InVal", "=", "<NUM_LIT>", "+", "CountS", ";", "ShuffleMask", "[", "CountD", "]", "=", "InVal", ";", "if", "(", "ZMask", "&", "<NUM_LIT>", ")", "ShuffleMask", "[", "<NUM_LIT>", "]", "=", "SM_SentinelZero", ";", "if", "(", "ZMask", "&", "<NUM_LIT>", ")", "ShuffleMask", "[", "<NUM_LIT>", "]", "=", "SM_SentinelZero", ";", "if", "(", "ZMask", "&", "<NUM_LIT>", ")", "ShuffleMask", "[", "<NUM_LIT>", "]", "=", "SM_SentinelZero", ";", "if", "(", "ZMask", "&", "<NUM_LIT>", ")", "ShuffleMask", "[", "<NUM_LIT>", "]", "=", "SM_SentinelZero", ";"], "ground_truth": ["}"], "File": "X86ShuffleDecode", "Func": "DecodeINSERTPSMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2241, "Length": 78, "Cover_Rate": 0.5652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "G", "->", "requiresFixup", "(", ")", "&&", "C", "!=", "G", "->", "getPreferredColor", "(", ")", ")", "{", "C", "=", "G", "->", "getPreferredColor", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "G", "->", "str", "(", ")", "<<", "<STR_LIT>", "<STR_LIT>", "<<", "ColorNames", "[", "(", "int", ")", "C", "]", "<<", "<STR_LIT>", ")", ";", "}", "Changed", "|=", "colorChain", "(", "G", ",", "C", ",", "MBB", ")", ";", "Parity", "+=", "(", "C", "==", "Color", "::", "Even", ")", "?", "G", "->", "size", "(", ")", ":", "-", "G", "->", "size", "(", ")", ";", "PreferredColor", "=", "Parity", "<", "<NUM_LIT>", "?", "Color", "::", "Even", ":", "Color", "::", "Odd", ";", "}"], "ground_truth": ["return", "Changed", ";"], "File": "AArch64A57FPLoadBalancing10", "Func": "colorChainSet", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2242, "Length": 106, "Cover_Rate": 0.3581081081081081, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "cris_return_address_on_stack", "(", "void", ")", "{"], "ground_truth": ["return", "df_regs_ever_live_p", "(", "CRIS_SRP_REGNUM", ")", "||", "cfun", "->", "machine", "->", "needs_return_address_on_stack", ";"], "File": "cris", "Func": "cris_return_address_on_stack", "Target": "cris", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2243, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "MAI", "=", "new", "<ISA_LIT>ELFMCAsmInfo", "(", "is<ISA_LIT>64", ",", "TheTriple", ")", ";", "unsigned", "Reg", "=", "is<ISA_LIT>64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MCCFIInstruction", "Inst", "=", "MCCFIInstruction", "::", "createDefCfa", "(", "nullptr", ",", "MRI", ".", "getDwarfRegNum", "(", "Reg", ",", "true", ")", ",", "<NUM_LIT>", ")", ";", "MAI", "->", "addInitialFrameState", "(", "Inst", ")", ";", "return", "MAI", ";"], "ground_truth": ["}"], "File": "PPCMCTargetDesc12", "Func": "createPPCMCAsmInfo", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2244, "Length": 52, "Cover_Rate": 0.42276422764227645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "int", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_testc_si256", "(", "__m256i", "__M", ",", "__m256i", "__V", ")", "{"], "ground_truth": ["return", "__builtin_ia32_ptestc256", "(", "(", "__v4di", ")", "__M", ",", "(", "__v4di", ")", "__V", ")", ";"], "File": "avxintrin", "Func": "_mm256_testc_si256", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2245, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "Ty", "!=", "<STR_LIT>", ")", "&&", "(", "Ty", "!=", "<STR_LIT>", ")", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["return", "performDSPShiftCombine", "(", "<STR_LIT>", ",", "N", ",", "Ty", ",", "DAG", ",", "Subtarget", ")", ";"], "File": "MipsSEISelLowering (2)", "Func": "performSHLCombine", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2246, "Length": 33, "Cover_Rate": 0.44594594594594594, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "collectFunctionUsers", "(", "User", "*", "U", ",", "DenseSet", "<", "Function", "*", ">", "&", "Funcs", ")", "{", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "U", ")", ")", "{", "auto", "*", "F", "=", "I", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "if", "(", "Funcs", ".", "insert", "(", "F", ")", ".", "second", ")", "collectCallers", "(", "F", ",", "Funcs", ")", ";", "return", ";", "}"], "ground_truth": ["if", "(", "!", "isa", "<", "Constant", ">", "(", "U", ")", ")", "return", ";"], "File": "AMDGPUOpenCLEnqueuedBlockLowering (2)1", "Func": "collectFunctionUsers", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2247, "Length": 80, "Cover_Rate": 0.7920792079207921, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Wt", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Wt", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "Fs", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Wd", ")", ".", "addReg", "(", "Wd_in", ")", ".", "addImm", "(", "Lane", ")", ".", "addReg", "(", "Wt", ")", ";"], "File": "MipsSEISelLowering (2)", "Func": "emitINSERT_FD", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2248, "Length": 79, "Cover_Rate": 0.3691588785046729, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<ISA_LIT>II", "::", "LoopLT", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<ISA_LIT>II", "::", "LoopLE", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<ISA_LIT>II", "::", "LoopGT", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "TPCHardwareLoops", "Func": "getCmpMode", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2249, "Length": 36, "Cover_Rate": 0.3103448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "break", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";", "++", "Count", ";", "}", "return", "Count", ";"], "ground_truth": ["}"], "File": "SHUXIInstrInfo", "Func": "removeBranch", "Target": "SHUXI", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2250, "Length": 42, "Cover_Rate": 0.3853211009174312, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DCI", ".", "isBeforeLegalizeOps", "(", ")", "&&", "Value", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Value", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", "&&", "ST", "->", "isUnindexed", "(", ")", "&&", "Subtarget", "->", "useSVEForFixedLengthVectors", "(", ")", "&&", "Value", ".", "getValueType", "(", ")", ".", "isFixedLengthVector", "(", ")", "&&", "Value", ".", "getValueType", "(", ")", ".", "getFixedSizeInBits", "(", ")", ">=", "Subtarget", "->", "getMinSVEVectorSizeInBits", "(", ")", ")", "return", "DAG", ".", "getTruncStore", "(", "Chain", ",", "SDLoc", "(", "N", ")", ",", "Value", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Ptr", ",", "ST", "->", "getMemoryVT", "(", ")", ",", "ST", "->", "getMemOperand", "(", ")", ")", ";", "if", "(", "SDValue", "Split", "=", "splitStores", "(", "N", ",", "DCI", ",", "DAG", ",", "Subtarget", ")", ")", "return", "Split", ";"], "ground_truth": ["if", "(", "Subtarget", "->", "supportsAddressTopByteIgnored", "(", ")", "&&", "performTBISimplification", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DCI", ",", "DAG", ")", ")", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";"], "File": "AArch64ISelLowering168", "Func": "performSTORECombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2251, "Length": 147, "Cover_Rate": 0.630901287553648, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "RI", ".", "getCommonSubClass", "(", "MRI", ".", "getRegClass", "(", "TrueReg", ")", ",", "MRI", ".", "getRegClass", "(", "FalseReg", ")", ")", ";", "if", "(", "!", "RC", ")", "return", "false", ";", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", "||", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", "||", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "CondCycles", "=", "<NUM_LIT>", ";", "TrueCycles", "=", "<NUM_LIT>", ";", "FalseCycles", "=", "<NUM_LIT>", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "X86InstrInfo106", "Func": "canInsertSelect", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2252, "Length": 90, "Cover_Rate": 0.4891304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcmpeqq_uv8hi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcmpeqq_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2253, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "bool", "has_func_attr", "(", "const_tree", "decl", ",", "const", "char", "*", "func_attr", ")", "{", "if", "(", "decl", "==", "NULL_TREE", ")", "decl", "=", "current_function_decl", ";"], "ground_truth": ["return", "lookup_attribute", "(", "func_attr", ",", "DECL_ATTRIBUTES", "(", "decl", ")", ")", "!=", "NULL_TREE", ";"], "File": "rx", "Func": "has_func_attr", "Target": "rx", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2254, "Length": 37, "Cover_Rate": 0.9736842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint16x4_t", ")", "__builtin_neon_vshrn_nv4si", "(", "(", "int32x4_t", ")", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vshrn_n_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2255, "Length": 15, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m128d", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_cvtepi32_pd", "(", "__m128i", "__A", ")", "{", "return", "(", "__m128d", ")", "__builtin_ia32_cvtdq2pd", "(", "(", "__v4si", ")", "__A", ")", ";"], "ground_truth": ["}"], "File": "emmintrin4", "Func": "_mm_cvtepi32_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2256, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "get<ISA_LIT>Subtarget", "(", ")", ".", "is64Bit", "(", ")", ")", "PM", "->", "add", "(", "createGlobalBaseRegPass", "(", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "X86TargetMachine87", "Func": "addInstSelector", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2257, "Length": 24, "Cover_Rate": 0.5106382978723404, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "gen_no_side_effects_vsetvl_rtx", "(", "machine_mode", "vmode", ",", "rtx", "vl", ",", "rtx", "avl", ")", "{", "unsigned", "int", "sew", "=", "get_sew", "(", "vmode", ")", ";"], "ground_truth": ["return", "gen_vsetvl_no_side_effects", "(", "Pmode", ",", "vl", ",", "avl", ",", "gen_int_mode", "(", "sew", ",", "Pmode", ")", ",", "gen_int_mode", "(", "get_vlmul", "(", "vmode", ")", ",", "Pmode", ")", ",", "const0_rtx", ",", "const0_rtx", ")", ";"], "File": "riscv-v", "Func": "gen_no_side_effects_vsetvl_rtx", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2258, "Length": 54, "Cover_Rate": 0.9818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";"], "File": "AlphaInstrInfo", "Func": "copyPhysReg", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2259, "Length": 133, "Cover_Rate": 0.726775956284153, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "unsigned", "Opc", "=", "LHS", ".", "getOpcode", "(", ")", ";", "if", "(", "LHS", ".", "getResNo", "(", ")", "==", "<NUM_LIT>", "&&", "(", "isOneConstant", "(", "RHS", ")", "||", "isNullConstant", "(", "RHS", ")", ")", "&&", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "&&", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", ")", ")", "{", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "LHS", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Value", ",", "OverflowCmp", ";", "SDValue", "<ISA_LIT>cc", ";", "std", "::", "tie", "(", "Value", ",", "OverflowCmp", ")", "=", "get<ISA_LIT>XALUOOp", "(", "LHS", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "DAG", ",", "<ISA_LIT>cc", ")", ";", "if", "(", "(", "CC", "==", "<STR_LIT>", ")", "!=", "isOneConstant", "(", "RHS", ")", ")", "{", "<STR_LIT>", "CondCode", "=", "(", "<STR_LIT>", ")", "cast", "<", "const", "ConstantSDNode", ">", "(", "<ISA_LIT>cc", ")", "->", "getZExtValue", "(", ")", ";", "CondCode", "=", "<STR_LIT>", "(", "CondCode", ")", ";", "<ISA_LIT>cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "SDLoc", "(", "<ISA_LIT>cc", ")", ",", "<STR_LIT>", ")", ";", "}", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "Dest", ",", "<ISA_LIT>cc", ",", "CCR", ",", "OverflowCmp", ")", ";", "}", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "<ISA_LIT>cc", ";", "SDValue", "Cmp", "=", "get<ISA_LIT>Cmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "<ISA_LIT>cc", ",", "DAG", ",", "dl", ")", ";"], "ground_truth": ["SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "ARMISelLowering186", "Func": "LowerBR_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2260, "Length": 261, "Cover_Rate": 0.3484646194926569, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_cmplt_epi8_mask", "(", "__m512i", "__X", ",", "__m512i", "__Y", ")", "{"], "ground_truth": ["return", "(", "__mmask64", ")", "__builtin_ia32_cmpb512_mask", "(", "(", "__v64qi", ")", "__X", ",", "(", "__v64qi", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask64", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512bwintrin", "Func": "_mm512_cmplt_epi8_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2261, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", "->", "operands", "(", ")", ")", "{", "MCOperand", "MCOp", ";", "if", "(", "Lower<ISA_LIT>MachineOperandToMCOperand", "(", "MO", ",", "MCOp", ",", "AP", ")", ")", "OutMI", ".", "addOperand", "(", "MCOp", ")", ";", "}"], "ground_truth": ["}"], "File": "PPCMCInstLower14", "Func": "LowerPPCMachineInstrToMCInst", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2262, "Length": 37, "Cover_Rate": 0.5522388059701493, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::", "emitCalleeSavedFrameMoves", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "DebugLoc", "&", "DL", ",", "bool", "IsPrologue", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineModuleInfo", "&", "MMI", "=", "MF", ".", "getMMI", "(", ")", ";", "const", "MCRegisterInfo", "*", "MRI", "=", "MMI", ".", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", ".", "getCalleeSavedInfo", "(", ")", ";", "for", "(", "const", "CalleeSavedInfo", "&", "I", ":", "CSI", ")", "{"], "ground_truth": ["int64_t", "Offset", "=", "MFI", ".", "getObjectOffset", "(", "I", ".", "getFrameIdx", "(", ")", ")", ";"], "File": "X86FrameLowering (2)3", "Func": "emitCalleeSavedFrameMoves", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2263, "Length": 110, "Cover_Rate": 0.6111111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "SelectTLSADDRAddr", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Scale", ",", "SDValue", "&", "Index", ",", "SDValue", "&", "Disp", ",", "SDValue", "&", "Segment", ")", "{", "assert", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "const", "GlobalAddressSDNode", "*", "GA", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "N", ")", ";", "<ISA_LIT>ISelAddressMode", "AM", ";", "AM", ".", "GV", "=", "GA", "->", "getGlobal", "(", ")", ";", "AM", ".", "Disp", "+=", "GA", "->", "getOffset", "(", ")", ";", "AM", ".", "Base_Reg", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "N", ".", "getValueType", "(", ")", ")", ";", "AM", ".", "SymbolFlags", "=", "GA", "->", "getTargetFlags", "(", ")", ";", "if", "(", "N", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "!", "Subtarget", "->", "isTargetNaCl64", "(", ")", ")", "{"], "ground_truth": ["AM", ".", "Scale", "=", "<NUM_LIT>", ";"], "File": "X86ISelDAGToDAG125", "Func": "SelectTLSADDRAddr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2264, "Length": 127, "Cover_Rate": 0.6827956989247311, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "EmitSectionList", "(", "Module", "&", "M", ",", "const", "std", "::", "vector", "<", "<ISA_LIT>Section", "*", ">", "&", "SList", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "SList", ".", "size", "(", ")", ";", "i", "++", ")", "{", "if", "(", "SList", "[", "i", "]", "->", "getName", "(", ")", ".", "find", "(", "<STR_LIT>", ")", "!=", "std", "::", "string", "::", "npos", ")", "continue", ";", "O", "<<", "<STR_LIT>", ";", "EmitSingleSection", "(", "SList", "[", "i", "]", ")", ";"], "ground_truth": ["}"], "File": "PIC16AsmPrinter3", "Func": "EmitSectionList", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2265, "Length": 77, "Cover_Rate": 0.9871794871794872, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_s64_s8", "(", "int8x8_t", "__a", ")", "{", "return", "(", "int64x1_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vreinterpret_s64_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2266, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addRequired", "<", "MachineDominanceFrontier", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "setPreservesAll", "(", ")", ";"], "File": "HexagonRDFOpt", "Func": "getAnalysisUsage", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2267, "Length": 15, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Cond", ".", "empty", "(", ")", ")", "{", "BuildMI", "(", "&", "MBB", ",", "dl", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "}", "else", "{", "unsigned", "Opc", "=", "GetCondBranchFromCond", "(", "(", "<STR_LIT>", ")", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ";", "const", "TargetInstrDesc", "&", "TID", "=", "get", "(", "Opc", ")", ";", "if", "(", "TID", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", "BuildMI", "(", "&", "MBB", ",", "dl", ",", "TID", ")", ".", "addReg", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "TBB", ")", ";"], "ground_truth": ["else", "BuildMI", "(", "&", "MBB", ",", "dl", ",", "TID", ")", ".", "addReg", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "TBB", ")", ";"], "File": "MipsInstrInfo19", "Func": "InsertBranch", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2268, "Length": 135, "Cover_Rate": 0.3792134831460674, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "qword", "si_or", "(", "qword", "a", ",", "qword", "b", ")", "{"], "ground_truth": ["return", "(", "(", "qword", ")", "(", "vec_or", "(", "(", "vec_uchar16", ")", "(", "a", ")", ",", "(", "vec_uchar16", ")", "(", "b", ")", ")", ")", ")", ";"], "File": "si2vmx", "Func": "si_or", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2269, "Length": 37, "Cover_Rate": 0.9736842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "mode", "==", "VOIDmode", ")", "mode", "=", "TImode", ";", "gcc_assert", "(", "!", "FP_REG_RTX_P", "(", "op", ")", ")", ";"], "ground_truth": ["if", "(", "MEM_P", "(", "op", ")", ")", "return", "mips_rewrite_small_data", "(", "adjust_address", "(", "op", ",", "word_mode", ",", "byte", ")", ")", ";"], "File": "mips", "Func": "mips_subword_at_byte", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2270, "Length": 39, "Cover_Rate": 0.5342465753424658, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "poly64x2_t", "__b", "=", "vreinterpretq_p64_u32", "(", "vdupq_n_u32", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["return", "vceqq_p64", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon1_vceqzq_p64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2271, "Length": 19, "Cover_Rate": 0.7307692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getStoredByValParamsPadding", "(", ")", "const", "{"], "ground_truth": ["return", "StByValParamsPadding", ";"], "File": "ARMMachineFunctionInfo (2)", "Func": "getStoredByValParamsPadding", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2272, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "decl", "=", "exp", ";", "}", "else", "{", "type", "=", "exp", ";", "decl", "=", "NULL", ";", "}", "if", "(", "!", "TARGET_64BIT", "&&", "align", "==", "<NUM_LIT>", "&&", "ix86_preferred_stack_boundary", "<", "<NUM_LIT>", "&&", "(", "mode", "==", "DImode", "||", "(", "type", "&&", "TYPE_MODE", "(", "type", ")", "==", "DImode", ")", ")", "&&", "(", "!", "type", "||", "!", "TYPE_USER_ALIGN", "(", "type", ")", ")", "&&", "(", "!", "decl", "||", "!", "DECL_USER_ALIGN", "(", "decl", ")", ")", ")", "align", "=", "<NUM_LIT>", ";", "if", "(", "!", "type", ")", "{", "if", "(", "mode", "==", "XFmode", "&&", "align", "<", "GET_MODE_ALIGNMENT", "(", "DFmode", ")", ")", "align", "=", "GET_MODE_ALIGNMENT", "(", "DFmode", ")", ";", "return", "align", ";", "}", "if", "(", "TARGET_IAMCU", ")", "return", "align", ";", "if", "(", "TARGET_64BIT", "&&", "optimize_function_for_speed_p", "(", "cfun", ")", "&&", "TARGET_SSE", ")", "{", "if", "(", "AGGREGATE_TYPE_P", "(", "type", ")", "&&", "(", "va_list_type_node", "==", "NULL_TREE", "||", "(", "TYPE_MAIN_VARIANT", "(", "type", ")", "!=", "TYPE_MAIN_VARIANT", "(", "va_list_type_node", ")", ")", ")", "&&", "TYPE_SIZE", "(", "type", ")", "&&", "TREE_CODE", "(", "TYPE_SIZE", "(", "type", ")", ")", "==", "INTEGER_CST", "&&", "wi", "::", "geu_p", "(", "TYPE_SIZE", "(", "type", ")", ",", "<NUM_LIT>", ")", "&&", "align", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "}", "if", "(", "TREE_CODE", "(", "type", ")", "==", "ARRAY_TYPE", ")", "{", "if", "(", "TYPE_MODE", "(", "TREE_TYPE", "(", "type", ")", ")", "==", "DFmode", "&&", "align", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "ALIGN_MODE_128", "(", "TYPE_MODE", "(", "TREE_TYPE", "(", "type", ")", ")", ")", "&&", "align", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "TREE_CODE", "(", "type", ")", "==", "COMPLEX_TYPE", ")", "{", "if", "(", "TYPE_MODE", "(", "type", ")", "==", "DCmode", "&&", "align", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "(", "TYPE_MODE", "(", "type", ")", "==", "XCmode", "||", "TYPE_MODE", "(", "type", ")", "==", "TCmode", ")", "&&", "align", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "(", "TREE_CODE", "(", "type", ")", "==", "RECORD_TYPE", "||", "TREE_CODE", "(", "type", ")", "==", "UNION_TYPE", "||", "TREE_CODE", "(", "type", ")", "==", "QUAL_UNION_TYPE", ")", "&&", "TYPE_FIELDS", "(", "type", ")", ")", "{", "if", "(", "DECL_MODE", "(", "TYPE_FIELDS", "(", "type", ")", ")", "==", "DFmode", "&&", "align", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "ALIGN_MODE_128", "(", "DECL_MODE", "(", "TYPE_FIELDS", "(", "type", ")", ")", ")", "&&", "align", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";"], "File": "i3866", "Func": "ix86_local_alignment", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2273, "Length": 355, "Cover_Rate": 0.7785087719298246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getVectorShuffle", "(", "OpVT", ",", "dl", ",", "Vec", ",", "SubVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Mask", ")", ";", "}", "}", "if", "(", "(", "Vec", ".", "isUndef", "(", ")", "||", "Vec", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "SubVec", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "VecSrc", "=", "peekThroughBitcasts", "(", "Vec", ")", ";", "SDValue", "SubVecSrc", "=", "peekThroughBitcasts", "(", "SubVec", ")", ";", "MVT", "VecSrcSVT", "=", "VecSrc", ".", "getSimpleValueType", "(", ")", ".", "getScalarType", "(", ")", ";", "MVT", "SubVecSrcSVT", "=", "SubVecSrc", ".", "getSimpleValueType", "(", ")", ".", "getScalarType", "(", ")", ";", "if", "(", "Vec", ".", "isUndef", "(", ")", "||", "VecSrcSVT", "==", "SubVecSrcSVT", ")", "{", "MVT", "NewOpVT", ";", "SDValue", "NewIdx", ";", "unsigned", "NumElts", "=", "OpVT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "EltSizeInBits", "=", "OpVT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "(", "EltSizeInBits", "%", "SubVecSrcSVT", ".", "getSizeInBits", "(", ")", ")", "==", "<NUM_LIT>", ")", "{", "unsigned", "Scale", "=", "EltSizeInBits", "/", "SubVecSrcSVT", ".", "getSizeInBits", "(", ")", ";", "NewOpVT", "=", "<STR_LIT>", "(", "SubVecSrcSVT", ",", "NumElts", "*", "Scale", ")", ";", "NewIdx", "=", "DAG", ".", "getIntPtrConstant", "(", "IdxVal", "*", "Scale", ",", "dl", ")", ";", "}", "else", "if", "(", "(", "SubVecSrcSVT", ".", "getSizeInBits", "(", ")", "%", "EltSizeInBits", ")", "==", "<NUM_LIT>", ")", "{", "unsigned", "Scale", "=", "SubVecSrcSVT", ".", "getSizeInBits", "(", ")", "/", "EltSizeInBits", ";", "if", "(", "(", "IdxVal", "%", "Scale", ")", "==", "<NUM_LIT>", ")", "{", "NewOpVT", "=", "<STR_LIT>", "(", "SubVecSrcSVT", ",", "NumElts", "/", "Scale", ")", ";", "NewIdx", "=", "DAG", ".", "getIntPtrConstant", "(", "IdxVal", "/", "Scale", ",", "dl", ")", ";", "}", "}", "if", "(", "NewIdx", "&&", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isOperationLegal", "(", "<STR_LIT>", ",", "NewOpVT", ")", ")", "{", "SDValue", "Res", "=", "DAG", ".", "getBitcast", "(", "NewOpVT", ",", "VecSrc", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "NewOpVT", ",", "Res", ",", "SubVecSrc", ",", "NewIdx", ")", ";", "return", "DAG", ".", "getBitcast", "(", "OpVT", ",", "Res", ")", ";", "}", "}", "}", "if", "(", "(", "IdxVal", "==", "OpVT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ")", "&&", "Vec", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "OpVT", ".", "getSizeInBits", "(", ")", "==", "SubVecVT", ".", "getSizeInBits", "(", ")", "*", "<NUM_LIT>", ")", "{", "if", "(", "isNullConstant", "(", "Vec", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "SDValue", "SubVec2", "=", "Vec", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "SubVec2", ",", "SubVec", "}", ";", "if", "(", "SDValue", "Fold", "=", "combineConcatVectorOps", "(", "dl", ",", "OpVT", ",", "Ops", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Fold", ";", "if", "(", "!", "Vec", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isUndef", "(", ")", "&&", "Vec", ".", "hasOneUse", "(", ")", ")", "{"], "ground_truth": ["Vec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "DAG", ".", "getUNDEF", "(", "OpVT", ")", ",", "SubVec2", ",", "Vec", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "X86ISelLowering202", "Func": "combineInsertSubvector", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2274, "Length": 450, "Cover_Rate": 0.42938931297709926, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "D", "->", "front", "(", ")", "==", "I1", "&&", "D", "->", "back", "(", ")", "==", "I2", "&&", "D", "->", "iterations", "(", ")", "==", "Iters", ")", "return", "D", ";"], "ground_truth": ["}"], "File": "HexagonVectorLoopCarriedReuse", "Func": "getDepChainBtwn", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2275, "Length": 30, "Cover_Rate": 0.4918032786885246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "UseVZeroUpper", ")", "addPass", "(", "create<ISA_LIT>IssueVZeroUpperPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "create<ISA_LIT>PadShortFunctions", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>FixupLEAs", "(", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "X86TargetMachine110", "Func": "addPreEmitPass", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2276, "Length": 38, "Cover_Rate": 0.5757575757575758, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "csky_can_change_mode_class", "(", "machine_mode", "from", ",", "machine_mode", "to", ",", "reg_class_t", "rclass", ")", "{", "return", "(", "GET_MODE_SIZE", "(", "from", ")", "==", "GET_MODE_SIZE", "(", "to", ")", "||", "!", "reg_classes_intersect_p", "(", "V_REGS", ",", "rclass", ")", ")", ";"], "ground_truth": ["}"], "File": "csky", "Func": "csky_can_change_mode_class", "Target": "csky", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2277, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint8_t", "OSABI", "=", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "TheTriple", ".", "getOS", "(", ")", ")", ";"], "ground_truth": ["bool", "IsILP32", "=", "Options", ".", "getABIName", "(", ")", "==", "<STR_LIT>", ";"], "File": "AArch64AsmBackend12", "Func": "createAArch64beAsmBackend", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2278, "Length": 25, "Cover_Rate": 0.3048780487804878, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "InstrItins", ";"], "ground_truth": ["}"], "File": "LC3Subtarget", "Func": "getInstrItineraryData", "Target": "LC3", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2279, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Offset", ">=", "NumElts", "||", "Offset", "<", "<NUM_LIT>", ")", "return", "std", "::", "make_pair", "(", "<STR_LIT>", ",", "Offset", ")", ";"], "ground_truth": ["return", "std", "::", "make_pair", "(", "<STR_LIT>", "+", "Offset", ",", "<NUM_LIT>", ")", ";"], "File": "SIISelLowering101", "Func": "computeIndirectRegAndOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2280, "Length": 32, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "HasPackedStackAttr", "=", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ";", "bool", "IsVarArg", "=", "MF", ".", "getFunction", "(", ")", ".", "isVarArg", "(", ")", ";"], "ground_truth": ["bool", "CallConv", "=", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "!=", "CallingConv", "::", "GHC", ";"], "File": "SystemZFrameLowering54", "Func": "usePackedStack", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2281, "Length": 44, "Cover_Rate": 0.41509433962264153, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasFP16Math", "(", ")", "const", "{"], "ground_truth": ["return", "SmVersion", ">=", "<NUM_LIT>", ";"], "File": "NVPTXSubtarget1", "Func": "hasFP16Math", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2282, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "TSFlags", "&", "<STR_LIT>", ")", "||", "(", "Flags", "&", "<STR_LIT>", ")", ")", "OS", "<<", "<STR_LIT>", ";", "printInstruction", "(", "MI", ",", "OS", ")", ";", "printAnnotation", "(", "OS", ",", "Annot", ")", ";", "if", "(", "CommentStream", ")", "EmitAny<ISA_LIT>InstComments", "(", "MI", ",", "*", "CommentStream", ",", "MII", ")", ";"], "ground_truth": ["}"], "File": "X86IntelInstPrinter34", "Func": "printInst", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2283, "Length": 47, "Cover_Rate": 0.30718954248366015, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MBB", ".", "splice", "(", "Insert", ",", "&", "MBB", ",", "Def", ")", ";", "LIS", ".", "handleMove", "(", "Def", ")", ";", "const", "auto", "*", "RegClass", "=", "MRI", ".", "getRegClass", "(", "Reg", ")", ";", "unsigned", "NewReg", "=", "MRI", ".", "createVirtualRegister", "(", "RegClass", ")", ";", "unsigned", "TeeReg", "=", "MRI", ".", "createVirtualRegister", "(", "RegClass", ")", ";", "MRI", ".", "replaceRegWith", "(", "Reg", ",", "NewReg", ")", ";", "MachineInstr", "*", "Tee", "=", "BuildMI", "(", "MBB", ",", "Insert", ",", "Insert", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "GetTeeLocalOpcode", "(", "RegClass", ")", ")", ",", "TeeReg", ")", ".", "addReg", "(", "NewReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Reg", ")", ";", "Op", ".", "setReg", "(", "TeeReg", ")", ";", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "Reg", ")", ";", "LIS", ".", "InsertMachineInstrInMaps", "(", "Tee", ")", ";", "LIS", ".", "shrinkToUses", "(", "&", "LIS", ".", "getInterval", "(", "Reg", ")", ")", ";", "LIS", ".", "createAndComputeVirtRegInterval", "(", "NewReg", ")", ";", "LIS", ".", "createAndComputeVirtRegInterval", "(", "TeeReg", ")", ";", "MFI", ".", "stackifyVReg", "(", "Reg", ")", ";", "MFI", ".", "stackifyVReg", "(", "TeeReg", ")", ";", "ImposeStackOrdering", "(", "Def", ")", ";"], "ground_truth": ["ImposeStackOrdering", "(", "Tee", ")", ";"], "File": "WebAssemblyRegStackify21", "Func": "MoveAndTeeForMultiUse", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2284, "Length": 180, "Cover_Rate": 0.7964601769911505, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_neon_vst2_lanev8qi", "(", "(", "__builtin_neon_qi", "*", ")", "__a", ",", "__bu", ".", "__o", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vst2_lane_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2285, "Length": 16, "Cover_Rate": 0.35555555555555557, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "RegName", "=", "getRegisterName", "(", "Op", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "isDarwinSyntax", "(", ")", ")", "RegName", "=", "stripRegisterPrefix", "(", "RegName", ")", ";", "O", "<<", "RegName", ";", "return", ";"], "ground_truth": ["}"], "File": "PPCInstPrinter1", "Func": "printOperand", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2286, "Length": 35, "Cover_Rate": 0.30434782608695654, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "legitimate_pic_operand_p", "(", "rtx", "op", ")", "{", "if", "(", "!", "SYMBOLIC_CONST", "(", "op", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "larl_operand", "(", "op", ",", "VOIDmode", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "s390", "Func": "legitimate_pic_operand_p", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2287, "Length": 34, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MBB", "->", "getName", "(", ")", "<<", "'\\n'", ")", ";"], "ground_truth": ["}"], "File": "JVMPostAllocationFixups", "Func": "ExitScope", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2288, "Length": 18, "Cover_Rate": 0.6428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isStride64", "(", "Opc", ")", ")", "EltSize", "*=", "<NUM_LIT>", ";", "const", "MachineOperand", "*", "AddrReg", "=", "getNamedOperand", "(", "*", "LdSt", ",", "<STR_LIT>", "::", "addr", ")", ";", "BaseReg", "=", "AddrReg", "->", "getReg", "(", ")", ";", "Offset", "=", "EltSize", "*", "Offset0", ";", "return", "true", ";", "}", "return", "false", ";", "}", "if", "(", "isMUBUF", "(", "*", "LdSt", ")", "||", "isMTBUF", "(", "*", "LdSt", ")", ")", "{", "if", "(", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "soffset", ")", "!=", "-", "<NUM_LIT>", ")", "return", "false", ";", "const", "MachineOperand", "*", "AddrReg", "=", "getNamedOperand", "(", "*", "LdSt", ",", "<STR_LIT>", "::", "vaddr", ")", ";", "if", "(", "!", "AddrReg", ")", "return", "false", ";", "const", "MachineOperand", "*", "OffsetImm", "=", "getNamedOperand", "(", "*", "LdSt", ",", "<STR_LIT>", "::", "offset", ")", ";", "BaseReg", "=", "AddrReg", "->", "getReg", "(", ")", ";", "Offset", "=", "OffsetImm", "->", "getImm", "(", ")", ";", "return", "true", ";", "}", "if", "(", "isSMRD", "(", "*", "LdSt", ")", ")", "{", "const", "MachineOperand", "*", "OffsetImm", "=", "getNamedOperand", "(", "*", "LdSt", ",", "<STR_LIT>", "::", "offset", ")", ";", "if", "(", "!", "OffsetImm", ")", "return", "false", ";", "const", "MachineOperand", "*", "SBaseReg", "=", "getNamedOperand", "(", "*", "LdSt", ",", "<STR_LIT>", "::", "sbase", ")", ";", "BaseReg", "=", "SBaseReg", "->", "getReg", "(", ")", ";", "Offset", "=", "OffsetImm", "->", "getImm", "(", ")", ";", "return", "true", ";", "}", "if", "(", "isFLAT", "(", "*", "LdSt", ")", ")", "{", "const", "MachineOperand", "*", "AddrReg", "=", "getNamedOperand", "(", "*", "LdSt", ",", "<STR_LIT>", "::", "addr", ")", ";"], "ground_truth": ["BaseReg", "=", "AddrReg", "->", "getReg", "(", ")", ";"], "File": "SIInstrInfo128", "Func": "getMemOpBaseRegImmOfs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2289, "Length": 237, "Cover_Rate": 0.474, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "AsmTokStr", "==", "<STR_LIT>", "||", "AsmTokStr", "==", "<STR_LIT>", ")", "return", "ParseIntelOperator", "(", "IOK_TYPE", ")", ";", "}", "unsigned", "Size", "=", "getIntelMemOperandSize", "(", "Tok", ".", "getString", "(", ")", ")", ";", "if", "(", "Size", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Tok", ".", "getString", "(", ")", "!=", "<STR_LIT>", "&&", "Tok", ".", "getString", "(", ")", "!=", "<STR_LIT>", ")", "return", "ErrorOperand", "(", "Start", ",", "<STR_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "Start", "=", "Tok", ".", "getLoc", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Integer", ")", "||", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", "||", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "LParen", ")", ")", "{", "AsmToken", "StartTok", "=", "Tok", ";", "IntelExprStateMachine", "SM", "(", "<NUM_LIT>", ",", "true", ",", "false", ")", ";", "if", "(", "ParseIntelExpression", "(", "SM", ",", "End", ")", ")", "return", "nullptr", ";", "int64_t", "Imm", "=", "SM", ".", "getImm", "(", ")", ";", "if", "(", "isParsingInlineAsm", "(", ")", ")", "{", "unsigned", "Len", "=", "Tok", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "Start", ".", "getPointer", "(", ")", ";"], "ground_truth": ["if", "(", "StartTok", ".", "getString", "(", ")", ".", "size", "(", ")", "==", "Len", ")", "InstInfo", "->", "AsmRewrites", "->", "push_back", "(", "AsmRewrite", "(", "AOK_ImmPrefix", ",", "Start", ")", ")", ";"], "File": "X86AsmParser55", "Func": "ParseIntelOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2290, "Length": 207, "Cover_Rate": 0.43670886075949367, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FunctionInfo", "*", "FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "int", "RASI", "=", "FI", "->", "getReturnAddrSaveIndex", "(", ")", ";", "if", "(", "!", "RASI", ")", "{", "int", "LROffset", "=", "Subtarget", ".", "getFrameLowering", "(", ")", "->", "getReturnSaveOffset", "(", ")", ";", "RASI", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "is<ISA_LIT>64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "LROffset", ",", "false", ")", ";"], "ground_truth": ["FI", "->", "setReturnAddrSaveIndex", "(", "RASI", ")", ";"], "File": "PPCISelLowering (2)2", "Func": "getReturnAddrFrameIndex", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2291, "Length": 69, "Cover_Rate": 0.5348837209302325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "SU", "->", "dump", "(", "DAG", ")", ";", ")", ";", "if", "(", "isPhysicalRegCopy", "(", "SU", "->", "getInstr", "(", ")", ")", ")", "{", "PhysicalRegCopy", ".", "push_back", "(", "SU", ")", ";", "return", ";", "}", "int", "IK", "=", "getInstKind", "(", "SU", ")", ";"], "ground_truth": ["if", "(", "IK", "==", "IDOther", ")", "Available", "[", "IDOther", "]", ".", "push_back", "(", "SU", ")", ";"], "File": "R600MachineScheduler11", "Func": "releaseBottomNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2292, "Length": 63, "Cover_Rate": 0.7411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerJumpTable", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "MVT", "PtrVT", "=", "Op", ".", "getValueType", "(", ")", ";", "JumpTableSDNode", "*", "JT", "=", "cast", "<", "JumpTableSDNode", ">", "(", "Op", ")", ";", "SDValue", "JTI", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PtrVT", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "JTI", ")", ";"], "ground_truth": ["}"], "File": "XCoreISelLowering17", "Func": "LowerJumpTable", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2293, "Length": 74, "Cover_Rate": 0.9487179487179487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqsubq_s16", "(", "int16x8_t", "__a", ",", "int16x8_t", "__b", ")", "{"], "ground_truth": ["return", "__builtin_mve_vqsubq_sv8hi", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "mve___arm_vqsubq_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2294, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegName", "[", "<NUM_LIT>", "]", "==", "'q'", ")", "{", "std", "::", "string", "RN", "(", "RegName", ")", ";", "RN", "[", "<NUM_LIT>", "]", "=", "'f'", ";"], "ground_truth": ["OS", "<<", "RN", ";"], "File": "PPCInstPrinter", "Func": "printRegName", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2295, "Length": 29, "Cover_Rate": 0.47540983606557374, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "EVT", ">", "&", "OutTys", ",", "const", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "ArgsFlags", ",", "SelectionDAG", "&", "DAG", ")", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "getTargetMachine", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "return", "CCInfo", ".", "CheckReturn", "(", "OutTys", ",", "ArgsFlags", ",", "RetCC_<ISA_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering144", "Func": "CanLowerReturn", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2296, "Length": 76, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "set_hard_empty", "(", ")", "{"], "ground_truth": ["m_state", "=", "HARD_EMPTY", ";"], "File": "riscv-vsetvl", "Func": "set_hard_empty", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2297, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>IREmitter", "::", "visitFNMADD", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "X86IREmitter", "Func": "visitFNMADD", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2298, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_inserti64x2", "(", "__mmask8", "__U", ",", "__m256i", "__A", ",", "__m128i", "__B", ",", "const", "int", "__imm", ")", "{"], "ground_truth": ["return", "(", "__m256i", ")", "__builtin_ia32_inserti64x2_256_mask", "(", "(", "__v4di", ")", "__A", ",", "(", "__v2di", ")", "__B", ",", "__imm", ",", "(", "__v4di", ")", "_mm256_setzero_si256", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vldqintrin", "Func": "_mm256_maskz_inserti64x2", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2299, "Length": 60, "Cover_Rate": 0.9836065573770492, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "NewAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Addr", ".", "getSimpleValueType", "(", ")", ",", "Addr", ",", "DAG", ".", "getConstant", "(", "Index", "*", "EVT", ".", "getStoreSize", "(", ")", ",", "dl", ",", "Addr", ".", "getSimpleValueType", "(", ")", ")", ")", ";", "SDValue", "NewLoad", "=", "DAG", ".", "getLoad", "(", "EVT", ",", "dl", ",", "Load", "->", "getChain", "(", ")", ",", "NewAddr", ",", "DAG", ".", "getMachineFunction", "(", ")", ".", "getMachineMemOperand", "(", "Load", "->", "getMemOperand", "(", ")", ",", "<NUM_LIT>", ",", "EVT", ".", "getStoreSize", "(", ")", ")", ")", ";"], "ground_truth": ["return", "NewLoad", ";"], "File": "X86ISelLowering1", "Func": "NarrowVectorLoadToElement", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2300, "Length": 87, "Cover_Rate": 0.6170212765957447, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ST", ".", "enable<ISA_LIT>Scheduler", "(", ")", ")", "return", "create<ISA_LIT>MachineScheduler", "(", "C", ")", ";"], "ground_truth": ["return", "createGCNMaxOccupancyMachineScheduler", "(", "C", ")", ";"], "File": "AMDGPUTargetMachine113", "Func": "createMachineScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2301, "Length": 20, "Cover_Rate": 0.40816326530612246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MI", ".", "isCopy", "(", ")", ")", ";"], "ground_truth": ["Register", "Dest", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "File": "SIInstrInfo10", "Func": "isVGPRCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2302, "Length": 23, "Cover_Rate": 0.3194444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", "{", "case", "VCCNZ", ":", "case", "VCCZ", ":", "{", "const", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", ".", "getRegClass", "(", "TrueReg", ")", ";", "assert", "(", "MRI", ".", "getRegClass", "(", "FalseReg", ")", "==", "RC", ")", ";", "int", "NumInsts", "=", "<STR_LIT>", "(", "RC", "->", "getID", "(", ")", ")", "/", "<NUM_LIT>", ";", "CondCycles", "=", "TrueCycles", "=", "FalseCycles", "=", "NumInsts", ";", "return", "RI", ".", "hasVGPRs", "(", "RC", ")", "&&", "NumInsts", "<=", "<NUM_LIT>", ";", "}", "case", "SCC_TRUE", ":", "case", "SCC_FALSE", ":", "{", "const", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", ".", "getRegClass", "(", "TrueReg", ")", ";", "assert", "(", "MRI", ".", "getRegClass", "(", "FalseReg", ")", "==", "RC", ")", ";", "int", "NumInsts", "=", "<STR_LIT>", "(", "RC", "->", "getID", "(", ")", ")", "/", "<NUM_LIT>", ";", "if", "(", "NumInsts", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "NumInsts", "/=", "<NUM_LIT>", ";", "CondCycles", "=", "TrueCycles", "=", "FalseCycles", "=", "NumInsts", ";", "return", "RI", ".", "isSGPRClass", "(", "RC", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo140", "Func": "canInsertSelect", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2303, "Length": 182, "Cover_Rate": 0.7844827586206896, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "expandStoreVecPred", "(", "MachineBasicBlock", "&", "B", ",", "MachineBasicBlock", "::", "iterator", "It", ",", "MachineRegisterInfo", "&", "MRI", ",", "const", "<ISA_LIT>InstrInfo", "&", "HII", ",", "SmallVectorImpl", "<", "unsigned", ">", "&", "NewRegs", ")", "const", "{", "MachineInstr", "*", "MI", "=", "&", "*", "It", ";", "if", "(", "!", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", ")", "return", "false", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "SrcR", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "IsKill", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "int", "FI", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "auto", "*", "RC", "=", "&", "<STR_LIT>", ";", "unsigned", "TmpR0", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";"], "ground_truth": ["unsigned", "TmpR1", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";"], "File": "HexagonFrameLowering13", "Func": "expandStoreVecPred", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2304, "Length": 136, "Cover_Rate": 0.4738675958188153, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "vec_int4", "spu_or", "(", "vec_int4", "a", ",", "signed", "int", "b", ")", "{", "return", "(", "(", "vec_int4", ")", "(", "si_ori", "(", "(", "qword", ")", "(", "a", ")", ",", "(", "unsigned", "int", ")", "(", "b", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "spu2vmx", "Func": "spu_or", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2305, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "Condition", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "SDValue", "VL", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "ContainerVT", "=", "VT", ";", "if", "(", "VT", ".", "isFixedLengthVector", "(", ")", ")", "{", "ContainerVT", "=", "getContainerForFixedLengthVector", "(", "VT", ")", ";", "Op1", "=", "convertToScalableVector", "(", "ContainerVT", ",", "Op1", ",", "DAG", ",", "Subtarget", ")", ";", "Op2", "=", "convertToScalableVector", "(", "ContainerVT", ",", "Op2", ",", "DAG", ",", "Subtarget", ")", ";", "}", "SDValue", "Result", ";", "SDValue", "AllOneMask", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ContainerVT", ",", "VL", ")", ";", "switch", "(", "Condition", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ContainerVT", ",", "Op1", ",", "Op2", ",", "VL", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "{", "SDValue", "Temp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ContainerVT", ",", "Op1", ",", "Op2", ",", "VL", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ContainerVT", ",", "Temp", ",", "AllOneMask", ",", "VL", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "SDValue", "Temp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ContainerVT", ",", "Op1", ",", "AllOneMask", ",", "VL", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ContainerVT", ",", "Temp", ",", "Op2", ",", "VL", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "SDValue", "Temp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ContainerVT", ",", "Op2", ",", "AllOneMask", ",", "VL", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ContainerVT", ",", "Op1", ",", "Temp", ",", "VL", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "SDValue", "Temp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ContainerVT", ",", "Op1", ",", "AllOneMask", ",", "VL", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ContainerVT", ",", "Temp", ",", "Op2", ",", "VL", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "SDValue", "Temp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ContainerVT", ",", "Op2", ",", "AllOneMask", ",", "VL", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ContainerVT", ",", "Temp", ",", "Op1", ",", "VL", ")", ";"], "ground_truth": ["break", ";"], "File": "RISCVISelLowering33", "Func": "lowerVPSetCCMaskOp", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2306, "Length": 371, "Cover_Rate": 0.7525354969574036, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addPreserved", "<", "ScalarEvolutionWrapperPass", ">", "(", ")", ";"], "ground_truth": ["getLoopAnalysisUsage", "(", "AU", ")", ";"], "File": "TPCoptimization", "Func": "getAnalysisUsage", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2307, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "ScratchRegI32", "=", "RegCtx", ".", "scratchReg", "(", "<STR_LIT>", ")", ";", "ComputeMemOperandAddress", "(", "Op", ",", "<STR_LIT>", ",", "AddressRegI64", ",", "Ctx", ",", "Out", ")", ";", "EmitInstruction", "(", "Out", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "ShadowRegI64", ")", ".", "addReg", "(", "AddressRegI64", ")", ")", ";", "EmitInstruction", "(", "Out", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "ShadowRegI64", ")", ".", "addReg", "(", "ShadowRegI64", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "{", "MCInst", "Inst", ";", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "ShadowRegI8", ")", ")", ";", "const", "MCExpr", "*", "Disp", "=", "MCConstantExpr", "::", "Create", "(", "kShadowOffset", ",", "Ctx", ")", ";", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "Op", "(", "<STR_LIT>", "(", "<NUM_LIT>", ",", "Disp", ",", "ShadowRegI64", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "SMLoc", "(", ")", ",", "SMLoc", "(", ")", ")", ")", ";", "Op", "->", "addMemOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "EmitInstruction", "(", "Out", ",", "Inst", ")", ";", "}", "EmitInstruction", "(", "Out", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "ShadowRegI8", ")", ".", "addReg", "(", "ShadowRegI8", ")", ")", ";", "MCSymbol", "*", "DoneSym", "=", "Ctx", ".", "CreateTempSymbol", "(", ")", ";", "const", "MCExpr", "*", "DoneExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "DoneSym", ",", "Ctx", ")", ";", "EmitInstruction", "(", "Out", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addExpr", "(", "DoneExpr", ")", ")", ";", "EmitInstruction", "(", "Out", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "ScratchRegI32", ")", ".", "addReg", "(", "AddressRegI32", ")", ")", ";", "EmitInstruction", "(", "Out", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "ScratchRegI32", ")", ".", "addReg", "(", "ScratchRegI32", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "switch", "(", "AccessSize", ")", "{", "case", "<NUM_LIT>", ":", "break", ";", "case", "<NUM_LIT>", ":", "{", "const", "MCExpr", "*", "Disp", "=", "MCConstantExpr", "::", "Create", "(", "<NUM_LIT>", ",", "Ctx", ")", ";", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "Op", "(", "<STR_LIT>", "(", "<NUM_LIT>", ",", "Disp", ",", "ScratchRegI32", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "SMLoc", "(", ")", ",", "SMLoc", "(", ")", ")", ")", ";", "EmitLEA", "(", "*", "Op", ",", "<STR_LIT>", ",", "ScratchRegI32", ",", "Out", ")", ";", "break", ";", "}", "case", "<NUM_LIT>", ":", "EmitInstruction", "(", "Out", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "ScratchRegI32", ")", ".", "addReg", "(", "ScratchRegI32", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "default", ":", "assert", "(", "false", "&&", "<STR_LIT>", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "X86AsmInstrumentation7", "Func": "InstrumentMemOperandSmall", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2308, "Length": 371, "Cover_Rate": 0.6407599309153713, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "getLinkageSize", "(", "bool", "LP64", ",", "bool", "isMacho", ")", "{", "if", "(", "isMacho", ")", "return", "<NUM_LIT>", "*", "(", "LP64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "PPCFrameInfo", "Func": "getLinkageSize", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2309, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ssize_t", "bytes", "=", "snprintf", "(", "s", ",", "sizeof", "(", "s", ")", ",", "<STR_LIT>", ",", "n", ")", ";", "gcc_assert", "(", "(", "size_t", ")", "bytes", "<", "sizeof", "(", "s", ")", ")", ";"], "ground_truth": ["return", "s", ";"], "File": "riscv", "Func": "riscv_output_gpr_save", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2310, "Length": 33, "Cover_Rate": 0.5689655172413793, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>AsmPrinter", "(", "TargetMachine", "&", "TM", ",", "MCStreamer", "&", "Streamer", ")", ":", "AsmPrinter", "(", "TM", ",", "Streamer", ")", "{"], "ground_truth": ["}"], "File": "BPFAsmPrinter16", "Func": "BPFAsmPrinter", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2311, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cmpneq_epu16_mask", "(", "__m128i", "__X", ",", "__m128i", "__Y", ")", "{", "return", "(", "__mmask8", ")", "__builtin_ia32_ucmpw128_mask", "(", "(", "__v8hi", ")", "__X", ",", "(", "__v8hi", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin4", "Func": "_mm_cmpneq_epu16_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2312, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "X86IREmitter", "Func": "visitATOMUMAX64_DAG", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2313, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeI64RegsRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Reg", "=", "IntRegDecoderTable", "[", "RegNo", "]", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";"], "File": "SparcDisassembler (2)", "Func": "DecodeI64RegsRegisterClass", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2314, "Length": 51, "Cover_Rate": 0.8947368421052632, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmParser", "(", "MCSubtargetInfo", "&", "_STI", ",", "MCAsmParser", "&", "_Parser", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCTargetOptions", "&", "Options", ")", ":", "MCTargetAsmParser", "(", ")", ",", "STI", "(", "_STI", ")", ",", "Parser", "(", "_Parser", ")", ",", "MII", "(", "MII", ")", ",", "UC", "(", "_Parser", ")", "{", "MCAsmParserExtension", "::", "Initialize", "(", "_Parser", ")", ";", "MRI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";"], "ground_truth": ["ITState", ".", "CurPosition", "=", "~", "<NUM_LIT>", ";"], "File": "ARMAsmParser122", "Func": "ARMAsmParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2315, "Length": 81, "Cover_Rate": 0.9418604651162791, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128d", ")", "__builtin_ia32_vfmaddsd3_mask", "(", "(", "__v2df", ")", "__W", ",", "-", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__B", ",", "(", "__mmask8", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm_mask_fnmadd_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2316, "Length": 31, "Cover_Rate": 0.5254237288135594, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SDValue", "Select", "=", "pushAddIntoCmovOfConsts", "(", "N", ",", "DAG", ")", ")", "return", "Select", ";", "if", "(", "SDValue", "MAdd", "=", "matchPMADDWD", "(", "DAG", ",", "Op0", ",", "Op1", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "Subtarget", ")", ")", "return", "MAdd", ";", "if", "(", "SDValue", "MAdd", "=", "matchPMADDWD_2", "(", "DAG", ",", "Op0", ",", "Op1", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "Subtarget", ")", ")", "return", "MAdd", ";", "if", "(", "SDValue", "MAdd", "=", "matchPMADDWD_3", "(", "DAG", ",", "Op0", ",", "Op1", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "Subtarget", ")", ")", "return", "MAdd", ";", "if", "(", "SDValue", "V", "=", "combineToHorizontalAddSub", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "{", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "&&", "TLI", ".", "isTypeLegal", "(", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ")", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "SExt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op1", ",", "SExt", ")", ";", "}", "if", "(", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "&&", "TLI", ".", "isTypeLegal", "(", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ")", ")", "{", "SDLoc", "DL", "(", "N", ")", ";"], "ground_truth": ["SDValue", "SExt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "X86ISelLowering107", "Func": "combineAdd", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2317, "Length": 289, "Cover_Rate": 0.7487046632124352, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OpDetailMap", "[", "<STR_LIT>", "]", "=", "std", "::", "make_tuple", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "TPCImmToReg", "Func": "registerInstructionsForXform", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2318, "Length": 17, "Cover_Rate": 0.5666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["Cond", ".", "front", "(", ")", "=", "MachineOperand", "::", "CreateImm", "(", "!", "Cond", ".", "front", "(", ")", ".", "getImm", "(", ")", ")", ";"], "File": "WebAssemblyInstrInfo11", "Func": "reverseBranchCondition", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2319, "Length": 35, "Cover_Rate": 0.660377358490566, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "{", "const", "MachineRegisterInfo", "&", "MRI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "||", "RI", ".", "isAGPR", "(", "MRI", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "case", "<STR_LIT>", ":", "return", "ST", ".", "hasAddNoCarry", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "ST", ".", "hasAddNoCarry", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "ST", ".", "hasDLInsts", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "SIInstrInfo11", "Func": "getVALUOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2320, "Length": 274, "Cover_Rate": 0.3810848400556328, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CONST_INT_P", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ")", "offset", "=", "INTVAL", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ",", "base", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "CONST_INT_P", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ")", "offset", "=", "INTVAL", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ",", "base", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "else", "base", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "index", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "if", "(", "REG_P", "(", "base", ")", ")", "{", "if", "(", "index", "==", "<NUM_LIT>", ")", "{", "if", "(", "offset", "!=", "<NUM_LIT>", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "offset", ")", ";", "fputs", "(", "reg_names", "[", "REGNO", "(", "base", ")", "]", ",", "file", ")", ";", "}", "else", "if", "(", "REG_P", "(", "index", ")", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "base", ")", "]", ",", "reg_names", "[", "REGNO", "(", "index", ")", "]", ")", ";", "else", "if", "(", "GET_CODE", "(", "index", ")", "==", "SYMBOL_REF", ")", "{", "output_addr_const", "(", "file", ",", "index", ")", ";", "fputc", "(", "','", ",", "file", ")", ";", "fputs", "(", "reg_names", "[", "REGNO", "(", "base", ")", "]", ",", "file", ")", ";", "}", "else", "fatal_insn", "(", "<STR_LIT>", ",", "addr", ")", ";"], "ground_truth": ["}"], "File": "m32r", "Func": "m32r_print_operand_address", "Target": "m32r", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2321, "Length": 209, "Cover_Rate": 0.37657657657657656, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcageq_f32", "(", "float32x4_t", "__a", ",", "float32x4_t", "__b", ")", "{"], "ground_truth": ["return", "(", "uint32x4_t", ")", "__builtin_neon_vcagev4sf", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon_vcageq_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2322, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Subtarget", ".", "hasInt256", "(", ")", "||", "VT", ".", "getScalarSizeInBits", "(", ")", "<", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "!", "Subtarget", ".", "hasBWI", "(", ")", ")", "return", "false", ";", "if", "(", "VT", ".", "is512BitVector", "(", ")", "||", "Subtarget", ".", "hasVLX", "(", ")", ")", "return", "true", ";"], "ground_truth": ["bool", "LShift", "=", "VT", ".", "is128BitVector", "(", ")", "||", "VT", ".", "is256BitVector", "(", ")", ";"], "File": "X86ISelLowering (3)", "Func": "SupportedVectorVarShift", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2323, "Length": 72, "Cover_Rate": 0.6050420168067226, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "PPCISelLowering101", "Func": "getTargetNodeName", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2324, "Length": 372, "Cover_Rate": 0.39658848614072495, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "POST_MODIFY", ":", "if", "(", "REG_P", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "&&", "(", "!", "reload_completed", "||", "(", "REGNO", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "==", "regno", ")", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "REG_P", "(", "XEXP", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "&&", "(", "!", "reload_completed", "||", "(", "REGNO", "(", "XEXP", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "regno", ")", ")", ")", "return", "<NUM_LIT>", ";", "break", ";", "case", "PLUS", ":", "{", "rtx", "op0", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "rtx", "op1", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "if", "(", "(", "REG_P", "(", "op0", ")", "&&", "(", "!", "reload_completed", "||", "(", "REGNO", "(", "op0", ")", "==", "regno", ")", ")", ")", "||", "(", "REG_P", "(", "op1", ")", "&&", "(", "!", "reload_completed", "||", "(", "REGNO", "(", "op1", ")", "==", "regno", ")", ")", ")", ")", "return", "<NUM_LIT>", ";", "}", "break", ";", "default", ":", "break", ";", "}"], "ground_truth": ["}"], "File": "c4x1", "Func": "c4x_arn_mem_operand", "Target": "c4x", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 2325, "Length": 163, "Cover_Rate": 0.5970695970695971, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "fixELFSymbolsInTLSFixups", "(", "MCAssembler", "&", "Asm", ")", "const", "override", "{"], "ground_truth": ["}"], "File": "MipsMCExpr", "Func": "fixELFSymbolsInTLSFixups", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2326, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "p", "=", "&", "pool", "->", "first", ";", "*", "p", "!=", "<NUM_LIT>", ";", "p", "=", "&", "(", "*", "p", ")", "->", "next", ")", "{", "if", "(", "mode", "==", "(", "*", "p", ")", "->", "mode", "&&", "rtx_equal_p", "(", "value", ",", "(", "*", "p", ")", "->", "value", ")", ")", "return", "(", "*", "p", ")", "->", "label", ";", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "<", "GET_MODE_SIZE", "(", "(", "*", "p", ")", "->", "mode", ")", ")", "break", ";", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "==", "GET_MODE_SIZE", "(", "(", "*", "p", ")", "->", "mode", ")", ")", "first_of_size_p", "=", "false", ";", "}", "if", "(", "pool", "->", "first", "==", "<NUM_LIT>", ")", "pool", "->", "highest_address", "=", "pool", "->", "insn_address", "-", "(", "UNITS_PER_WORD", "-", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ";", "pool", "->", "highest_address", "-=", "GET_MODE_SIZE", "(", "mode", ")", ";", "if", "(", "first_of_size_p", ")", "pool", "->", "highest_address", "-=", "GET_MODE_SIZE", "(", "mode", ")", "-", "<NUM_LIT>", ";", "c", "=", "(", "struct", "mips16_constant", "*", ")", "xmalloc", "(", "sizeof", "*", "c", ")", ";", "c", "->", "value", "=", "value", ";", "c", "->", "mode", "=", "mode", ";", "c", "->", "label", "=", "gen_label_rtx", "(", ")", ";", "c", "->", "next", "=", "*", "p", ";", "*", "p", "=", "c", ";", "return", "c", "->", "label", ";"], "ground_truth": ["}"], "File": "mips3", "Func": "add_constant", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2327, "Length": 197, "Cover_Rate": 0.8565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "MemVT", "=", "SN", "->", "getMemoryVT", "(", ")", ";", "if", "(", "MemVT", ".", "isInteger", "(", ")", "&&", "SN", "->", "isTruncatingStore", "(", ")", ")", "{", "if", "(", "SDValue", "Value", "=", "combineTruncateExtract", "(", "SDLoc", "(", "N", ")", ",", "MemVT", ",", "SN", "->", "getValue", "(", ")", ",", "DCI", ")", ")", "{", "DCI", ".", "AddToWorklist", "(", "Value", ".", "getNode", "(", ")", ")", ";", "return", "DAG", ".", "getTruncStore", "(", "SN", "->", "getChain", "(", ")", ",", "SDLoc", "(", "SN", ")", ",", "Value", ",", "SN", "->", "getBasePtr", "(", ")", ",", "SN", "->", "getMemoryVT", "(", ")", ",", "SN", "->", "getMemOperand", "(", ")", ")", ";", "}", "}", "if", "(", "!", "SN", "->", "isTruncatingStore", "(", ")", "&&", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Op1", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", "&&", "(", "Op1", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "||", "Op1", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "||", "Op1", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", ")", "{"], "ground_truth": ["SDValue", "BSwapOp", "=", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "SystemZISelLowering", "Func": "combineSTORE", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2328, "Length": 162, "Cover_Rate": 0.5159235668789809, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSymbolRefExpr", "::", "VariantKind", "VK", "=", "getVariantKind", "(", "RelocStr", ")", ";", "if", "(", "<ISA_LIT>MCExpr", "::", "isSupportedBinaryExpr", "(", "VK", ",", "BE", ")", ")", "return", "<ISA_LIT>MCExpr", "::", "create", "(", "VK", ",", "Expr", ",", "getContext", "(", ")", ")", ";", "const", "MCExpr", "*", "LExp", "=", "evaluateRelocExpr", "(", "BE", "->", "getLHS", "(", ")", ",", "RelocStr", ")", ";", "const", "MCExpr", "*", "RExp", "=", "evaluateRelocExpr", "(", "BE", "->", "getRHS", "(", ")", ",", "RelocStr", ")", ";", "Res", "=", "MCBinaryExpr", "::", "create", "(", "BE", "->", "getOpcode", "(", ")", ",", "LExp", ",", "RExp", ",", "getContext", "(", ")", ")", ";", "return", "Res", ";", "}", "if", "(", "const", "MCUnaryExpr", "*", "UN", "=", "dyn_cast", "<", "MCUnaryExpr", ">", "(", "Expr", ")", ")", "{", "const", "MCExpr", "*", "UnExp", "=", "evaluateRelocExpr", "(", "UN", "->", "getSubExpr", "(", ")", ",", "RelocStr", ")", ";", "Res", "=", "MCUnaryExpr", "::", "create", "(", "UN", "->", "getOpcode", "(", ")", ",", "UnExp", ",", "getContext", "(", ")", ")", ";", "return", "Res", ";"], "ground_truth": ["}"], "File": "MipsAsmParser", "Func": "evaluateRelocExpr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2329, "Length": 147, "Cover_Rate": 0.38181818181818183, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>HazardRecognizer", "::", "emitInstruction", "(", "MachineInstr", "*", "MI", ",", "bool", "TakenBranch", ")", "{", "SUnit", "SU", "(", "MI", ",", "<NUM_LIT>", ")", ";", "SU", ".", "isCall", "=", "MI", "->", "isCall", "(", ")", ";", "const", "MCSchedClassDesc", "*", "SC", "=", "SchedModel", "->", "resolveSchedClass", "(", "MI", ")", ";", "for", "(", "const", "MCWriteProcResEntry", "&", "PRE", ":", "make_range", "(", "SchedModel", "->", "getWriteProcResBegin", "(", "SC", ")", ",", "SchedModel", "->", "getWriteProcResEnd", "(", "SC", ")", ")", ")", "{", "switch", "(", "SchedModel", "->", "getProcResource", "(", "PRE", ".", "ProcResourceIdx", ")", "->", "BufferSize", ")", "{", "case", "<NUM_LIT>", ":", "SU", ".", "hasReservedResource", "=", "true", ";", "break", ";", "case", "<NUM_LIT>", ":", "SU", ".", "isUnbuffered", "=", "true", ";", "break", ";", "default", ":", "break", ";", "}", "}", "EmitInstruction", "(", "&", "SU", ")", ";", "if", "(", "TakenBranch", "&&", "CurrGroupSize", ">", "<NUM_LIT>", ")", "nextGroup", "(", "false", ")", ";", "assert", "(", "(", "!", "MI", "->", "isTerminator", "(", ")", "||", "isBranchRetTrap", "(", "MI", ")", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SystemZHazardRecognizer1", "Func": "EmitInstruction", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2330, "Length": 149, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ELF<ISA_LIT>_X32AsmBackend", "(", "const", "Target", "&", "T", ",", "uint8_t", "OSABI", ",", "StringRef", "CPU", ")", ":", "ELF<ISA_LIT>AsmBackend", "(", "T", ",", "OSABI", ",", "CPU", ")", "{"], "ground_truth": ["}"], "File": "X86AsmBackend (2)", "Func": "ELFX86_X32AsmBackend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2331, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_madd_epi16", "(", "__mmask8", "__U", ",", "__m256i", "__A", ",", "__m256i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m256i", ")", "__builtin_ia32_pmaddwd256_mask", "(", "(", "__v16hi", ")", "__A", ",", "(", "__v16hi", ")", "__B", ",", "(", "__v8si", ")", "_mm256_setzero_si256", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlbwintrin", "Func": "_mm256_maskz_madd_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2332, "Length": 54, "Cover_Rate": 0.9818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "SDValue", "getI32Imm", "(", "unsigned", "Imm", ")", "{", "return", "CurDAG", "->", "getTargetConstant", "(", "Imm", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MipsISelDAGToDAG11", "Func": "getI32Imm", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2333, "Length": 19, "Cover_Rate": 0.9047619047619048, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "mem", "=", "or1k_adjust_atomic_subword", "(", "mem", ",", "&", "shift", ",", "&", "mask", ")", ";", "if", "(", "oldval", "!=", "const0_rtx", ")", "{", "oldval", "=", "convert_modes", "(", "SImode", ",", "mode", ",", "oldval", ",", "<NUM_LIT>", ")", ";", "oldval", "=", "expand_binop", "(", "SImode", ",", "ashl_optab", ",", "oldval", ",", "shift", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ";", "}", "if", "(", "newval", "!=", "const0_rtx", ")", "{", "newval", "=", "convert_modes", "(", "SImode", ",", "mode", ",", "newval", ",", "<NUM_LIT>", ")", ";", "newval", "=", "expand_binop", "(", "SImode", ",", "ashl_optab", ",", "newval", ",", "shift", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ";", "}", "label1", "=", "NULL_RTX", ";", "if", "(", "!", "is_weak", ")", "{", "label1", "=", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "gen_label_rtx", "(", ")", ")", ";", "emit_label", "(", "XEXP", "(", "label1", ",", "<NUM_LIT>", ")", ")", ";", "}", "label2", "=", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "gen_label_rtx", "(", ")", ")", ";", "scratch", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "emit_load_locked", "(", "SImode", ",", "scratch", ",", "mem", ")", ";", "retval", "=", "expand_binop", "(", "SImode", ",", "and_optab", ",", "scratch", ",", "mask", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ";", "scratch", "=", "expand_binop", "(", "SImode", ",", "xor_optab", ",", "scratch", ",", "retval", ",", "scratch", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ";", "emit_compare", "(", "EQ", ",", "retval", ",", "oldval", ")", ";"], "ground_truth": ["emit_unlikely_jump", "(", "EQ", ",", "label2", ")", ";"], "File": "or1k", "Func": "or1k_expand_atomic_compare_and_swap_qihi", "Target": "or1k", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2334, "Length": 206, "Cover_Rate": 0.5464190981432361, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Newname", "=", "Name", ".", "substr", "(", "<NUM_LIT>", ",", "pos", ")", "+", "<STR_LIT>", "+", "getTagName", "(", "id", ")", ";", "return", "Newname", ";", "}", "return", "Name", "+", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "PIC16ABINames", "Func": "Rename", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2335, "Length": 28, "Cover_Rate": 0.34146341463414637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "dump_registers", "(", "TmpSup", ",", "*", "TRI", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "SRegs", "|=", "TmpSup", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "dump_registers", "(", "SRegs", ",", "*", "TRI", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "for", "(", "int", "x", "=", "SRegs", ".", "find_first", "(", ")", ";", "x", ">=", "<NUM_LIT>", ";", "x", "=", "SRegs", ".", "find_next", "(", "x", ")", ")", "{", "unsigned", "R", "=", "x", ";", "for", "(", "MCSuperRegIterator", "SR", "(", "R", ",", "TRI", ")", ";", "SR", ".", "isValid", "(", ")", ";", "++", "SR", ")", "{", "if", "(", "!", "SRegs", "[", "*", "SR", "]", ")", "continue", ";", "SRegs", "[", "R", "]", "=", "false", ";", "break", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "dump_registers", "(", "SRegs", ",", "*", "TRI", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "CSI", ".", "clear", "(", ")", ";", "using", "SpillSlot", "=", "TargetFrameLowering", "::", "SpillSlot", ";", "unsigned", "NumFixed", ";", "int", "MinOffset", "=", "<NUM_LIT>", ";", "const", "SpillSlot", "*", "FixedSlots", "=", "getCalleeSavedSpillSlots", "(", "NumFixed", ")", ";", "for", "(", "const", "SpillSlot", "*", "S", "=", "FixedSlots", ";", "S", "!=", "FixedSlots", "+", "NumFixed", ";", "++", "S", ")", "{", "if", "(", "!", "SRegs", "[", "S", "->", "Reg", "]", ")", "continue", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "S", "->", "Reg", ")", ";", "int", "FI", "=", "MFI", ".", "CreateFixedSpillStackObject", "(", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", ",", "S", "->", "Offset", ")", ";", "MinOffset", "=", "std", "::", "min", "(", "MinOffset", ",", "S", "->", "Offset", ")", ";", "CSI", ".", "push_back", "(", "CalleeSavedInfo", "(", "S", "->", "Reg", ",", "FI", ")", ")", ";", "SRegs", "[", "S", "->", "Reg", "]", "=", "false", ";", "}", "for", "(", "int", "x", "=", "SRegs", ".", "find_first", "(", ")", ";", "x", ">=", "<NUM_LIT>", ";", "x", "=", "SRegs", ".", "find_next", "(", "x", ")", ")", "{", "unsigned", "R", "=", "x", ";"], "ground_truth": ["const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "R", ")", ";"], "File": "HexagonFrameLowering10", "Func": "assignCalleeSavedSpillSlots", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2336, "Length": 322, "Cover_Rate": 0.33541666666666664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFObjectWriter", "::", "~", "<ISA_LIT>ELFObjectWriter", "(", ")", "{"], "ground_truth": ["}"], "File": "BPFELFObjectWriter18", "Func": "~BPFELFObjectWriter", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2337, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "get<ISA_LIT>Subtarget", "(", ")", ".", "hasAVX", "(", ")", "&&", "UseVZeroUpper", ")", "{", "PM", ".", "add", "(", "create<ISA_LIT>IssueVZeroUpperPass", "(", ")", ")", ";", "ShouldPrint", "=", "true", ";", "}"], "ground_truth": ["return", "ShouldPrint", ";"], "File": "X86TargetMachine43", "Func": "addPreEmitPass", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2338, "Length": 31, "Cover_Rate": 0.3875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "Flat", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addReg", "(", "PtrReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "bool", "Ret", "=", "constrainSelectedInstRegOperands", "(", "*", "Flat", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "Ret", ";"], "File": "AMDGPUInstructionSelector48", "Func": "selectG_LOAD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2339, "Length": 76, "Cover_Rate": 0.3392857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasCmpBccFusion", ";"], "ground_truth": ["}"], "File": "AArch64Subtarget (2)1", "Func": "hasCmpBccFusion", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2340, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFTargetAsmInfo", "::", "<ISA_LIT>ELFTargetAsmInfo", "(", "const", "Triple", "&", "Triple", ")", "{", "AsmTransCBE", "=", "x86_asm_table", ";", "AssemblerDialect", "=", "AsmWriterFlavor", ";", "PrivateGlobalPrefix", "=", "<STR_LIT>", ";", "WeakRefDirective", "=", "<STR_LIT>", ";", "SetDirective", "=", "<STR_LIT>", ";", "PCSymbol", "=", "<STR_LIT>", ";", "HasLEB128", "=", "true", ";"], "ground_truth": ["AbsoluteDebugSectionOffsets", "=", "true", ";"], "File": "X86TargetAsmInfo1", "Func": "X86ELFTargetAsmInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2341, "Length": 42, "Cover_Rate": 0.5753424657534246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getSramEccSetting", "(", ")", "==", "TargetIDSetting", "::", "On", "||", "getSramEccSetting", "(", ")", "==", "TargetIDSetting", "::", "Off", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo (2)1", "Func": "isSramEccOnOrOff", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2342, "Length": 18, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>64TargetMachine", "::", "<ISA_LIT>64TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "<ISA_LIT>TargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", "{"], "ground_truth": ["}"], "File": "RISCVTargetMachine (2)1", "Func": "RISCV64TargetMachine", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2343, "Length": 61, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "assert", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "<STR_LIT>", "SetCCOpcode", "=", "cast", "<", "CondCodeSDNode", ">", "(", "CC", ")", "->", "get", "(", ")", ";", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "bool", "Unsigned", "=", "false", ";", "bool", "Swap", "=", "false", ";", "unsigned", "SSECC", ";", "switch", "(", "SetCCOpcode", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "SSECC", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "SSECC", "=", "<NUM_LIT>", ";", "Unsigned", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "Swap", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "SSECC", "=", "<NUM_LIT>", ";", "Unsigned", "=", "true", ";", "break", ";"], "File": "X86ISelLowering115", "Func": "LowerIntVSETCC_AVX512", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2344, "Length": 135, "Cover_Rate": 0.4153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CC", "=", "<STR_LIT>", "(", "CC", ")", ";", "unsigned", "CCReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "BMI", "=", "&", "MBB", "->", "back", "(", ")", ";", "bool", "NeedSplit", "=", "(", "BMI", "!=", "MI", ")", "||", "!", "BBHasFallthrough", "(", "MBB", ")", ";", "++", "NumCBrFixed", ";", "if", "(", "BMI", "!=", "MI", ")", "{", "if", "(", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", "==", "std", "::", "prev", "(", "MBB", "->", "end", "(", ")", ")", "&&", "BMI", "->", "getOpcode", "(", ")", "==", "Br", ".", "UncondBr", ")", "{", "MachineBasicBlock", "*", "NewDest", "=", "BMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "isBBInRange", "(", "MI", ",", "NewDest", ",", "Br", ".", "MaxDisp", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "BMI", ")", ";", "BMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setMBB", "(", "DestBB", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setMBB", "(", "NewDest", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "CC", ")", ";", "return", "true", ";", "}", "}", "}", "if", "(", "NeedSplit", ")", "{", "splitBlockBeforeInstr", "(", "MI", ")", ";", "int", "delta", "=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "delta", ";", "MBB", "->", "back", "(", ")", ".", "eraseFromParent", "(", ")", ";", "}", "MachineBasicBlock", "*", "NextBB", "=", "&", "*", "++", "MBB", "->", "getIterator", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "DestBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "NextBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ".", "addMBB", "(", "NextBB", ")", ".", "addImm", "(", "CC", ")", ".", "addReg", "(", "CCReg", ")", ";", "Br", ".", "MI", "=", "&", "MBB", "->", "back", "(", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "if", "(", "isThumb", ")", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Br", ".", "UncondBr", ")", ")", ".", "addMBB", "(", "DestBB", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "else", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Br", ".", "UncondBr", ")", ")", ".", "addMBB", "(", "DestBB", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "Br", ".", "UncondBr", ")", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "MBB", "->", "back", "(", ")", ",", "MaxDisp", ",", "false", ",", "Br", ".", "UncondBr", ")", ")", ";", "BBInfo", "[", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "TII", "->", "GetInstSizeInBytes", "(", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "adjustBBOffsetsAfter", "(", "MBB", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "fixupConditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2345, "Length": 495, "Cover_Rate": 0.8935018050541517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vld4_u16", "(", "const", "uint16_t", "*", "__a", ")", "{", "union", "{", "uint16x4x4_t", "__i", ";", "__builtin_neon_oi", "__o", ";", "}", "__rv", ";", "__rv", ".", "__o", "=", "__builtin_neon_vld4v4hi", "(", "(", "const", "__builtin_neon_hi", "*", ")", "__a", ")", ";"], "ground_truth": ["return", "__rv", ".", "__i", ";"], "File": "arm", "Func": "neon_vld4_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2346, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "TrueV", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "FalseV", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<STR_LIT>", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SDValue", "TargetCC", ";", "SDValue", "Flag", "=", "EmitCMP", "(", "LHS", ",", "RHS", ",", "TargetCC", ",", "CC", ",", "dl", ",", "DAG", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "Op", ".", "getValueType", "(", ")", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";"], "File": "XNCMISelLowering", "Func": "LowerSELECT_CC", "Target": "XNCM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2347, "Length": 104, "Cover_Rate": 0.5561497326203209, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "shouldTransformSignedTruncationCheck", "(", "EVT", "XVT", ",", "unsigned", "KeptBits", ")", "const", "override", "{", "if", "(", "XVT", ".", "isVector", "(", ")", ")", "return", "false", ";", "auto", "VTIsOk", "=", "[", "]", "(", "EVT", "VT", ")", "->", "bool", "{"], "ground_truth": ["return", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ";"], "File": "AArch64ISelLowering (2)1", "Func": "shouldTransformSignedTruncationCheck", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2348, "Length": 52, "Cover_Rate": 0.6190476190476191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>IREmitter", "::", "visitCMPZ", "(", "const", "SDNode", "*", "N", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitCMPZ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2349, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CallingConv", "::", "<ISA_LIT>_APCS", ":", "case", "CallingConv", "::", "Swift", ":", "break", ";", "}", "for", "(", "const", "Argument", "&", "Arg", ":", "F", "->", "args", "(", ")", ")", "{", "if", "(", "Arg", ".", "getArgNo", "(", ")", ">=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "InReg", ")", "||", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "StructRet", ")", "||", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "SwiftSelf", ")", "||", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "SwiftError", ")", "||", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "ByVal", ")", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "Arg", ".", "getType", "(", ")", ";", "if", "(", "ArgTy", "->", "isStructTy", "(", ")", "||", "ArgTy", "->", "isArrayTy", "(", ")", "||", "ArgTy", "->", "isVectorTy", "(", ")", ")", "return", "false", ";", "EVT", "ArgVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "ArgTy", ")", ";", "if", "(", "!", "ArgVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "switch", "(", "ArgVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "ARMFastISel5", "Func": "fastLowerArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2350, "Length": 164, "Cover_Rate": 0.39805825242718446, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "dump_pretty", "(", "OS", ")", ";", "OS", "<<", "<STR_LIT>", ";", "report_fatal_error", "(", "<STR_LIT>", "+", "OS", ".", "str", "(", ")", ")", ";", "}", "Inst", ".", "setOpcode", "(", "RelaxedOp", ")", ";"], "ground_truth": ["}"], "File": "X86AsmBackend (2)1", "Func": "relaxInstruction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2351, "Length": 31, "Cover_Rate": 0.32978723404255317, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["case", "<NUM_LIT>", ":"], "File": "AMDGPUInstPrinter25", "Func": "printBankSwizzle", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2352, "Length": 36, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "if", "(", "need_to_save", "(", "i", "*", "<NUM_LIT>", ")", "||", "need_to_save", "(", "i", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ")", ")", "{", "cfun", "->", "machine", "->", "need_to_push", "[", "i", "]", "=", "<NUM_LIT>", ";", "cfun", "->", "machine", "->", "framesize_regs", "+=", "<NUM_LIT>", ";", "}"], "ground_truth": ["else", "cfun", "->", "machine", "->", "need_to_push", "[", "i", "]", "=", "<NUM_LIT>", ";"], "File": "rl78", "Func": "rl78_compute_frame_info", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2353, "Length": 64, "Cover_Rate": 0.3950617283950617, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "<NUM_LIT>", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "ErrorLoc", "=", "(", "(", "<ISA_LIT>Operand", "*", ")", "Operands", "[", "ErrorInfo", "]", ")", "->", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "<STR_LIT>", ")", ";", "}", "case", "Match_MnemonicFail", ":", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ",", "(", "(", "<ISA_LIT>Operand", "*", ")", "Operands", "[", "<NUM_LIT>", "]", ")", "->", "getLocRange", "(", ")", ")", ";", "case", "Match_ConversionFail", ":", "return", "true", ";", "case", "Match_RequiresNotITBlock", ":", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "case", "Match_RequiresITBlock", ":", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "case", "Match_RequiresV6", ":", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "case", "Match_RequiresThumb2", ":", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "ARMAsmParser86", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2354, "Length": 156, "Cover_Rate": 0.5435540069686411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasJMPCALL", "(", ")", "const", "{", "return", "m_hasJMPCALL", ";"], "ground_truth": ["}"], "File": "AVRSubtarget", "Func": "hasJMPCALL", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2355, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "t", "=", "__ev_mwhsmf", "(", "a", ",", "b", ")", ";", "return", "__ev_addsmiaaw", "(", "t", ")", ";"], "ground_truth": ["}"], "File": "spe", "Func": "__internal_ev_mwhsmfaaw", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2356, "Length": 16, "Cover_Rate": 0.5161290322580645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "fi", ">=", "Size", ")", "{", "Size", "*=", "<NUM_LIT>", ";", "if", "(", "fi", ">=", "Size", ")", "Size", "=", "fi", "+", "<NUM_LIT>", ";", "GPRCS2Frames", ".", "resize", "(", "Size", ")", ";", "}"], "ground_truth": ["GPRCS2Frames", "[", "fi", "]", "=", "true", ";"], "File": "ARMMachineFunctionInfo10", "Func": "addGPRCalleeSavedArea2Frame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2357, "Length": 38, "Cover_Rate": 0.6031746031746031, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "SoftFloat", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "getValueAsBool", "(", ")", ";", "if", "(", "SoftFloat", ")", "FS", "+=", "FS", ".", "empty", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "auto", "&", "I", "=", "SubtargetMap", "[", "CPU", "+", "FS", "]", ";", "if", "(", "!", "I", ")", "{", "resetTargetOptions", "(", "F", ")", ";", "I", "=", "std", "::", "make_unique", "<", "<ISA_LIT>Subtarget", ">", "(", "TargetTriple", ",", "CPU", ",", "computeFSAdditions", "(", "FS", ",", "getOptLevel", "(", ")", ",", "getTargetTriple", "(", ")", ")", ",", "*", "this", ")", ";", "}"], "ground_truth": ["return", "I", ".", "get", "(", ")", ";"], "File": "PPCTargetMachine40", "Func": "getSubtargetImpl", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2358, "Length": 90, "Cover_Rate": 0.5263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rn", "==", "<NUM_LIT>", "||", "Rd", "==", "Rn", "||", "Rd", "==", "Rt", "||", "Rd", "==", "Rt", "+", "<NUM_LIT>", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRPairRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeDoubleRegStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2359, "Length": 125, "Cover_Rate": 0.6218905472636815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "regno", ">=", "<NUM_LIT>", "&&", "regno", "<=", "<NUM_LIT>", ")", "return", "LOW_REGS", ";", "else", "if", "(", "regno", ">=", "<NUM_LIT>", "&&", "regno", "<=", "<NUM_LIT>", ")", "return", "MIDDLE_REGS", ";", "else", "if", "(", "regno", ">=", "<NUM_LIT>", "&&", "regno", "<=", "<NUM_LIT>", ")", "return", "HIGH_REGS", ";", "else", "if", "(", "regno", "==", "<NUM_LIT>", ")", "return", "R15_TA_REG", ";"], "ground_truth": ["else", "if", "(", "regno", ">=", "<NUM_LIT>", "&&", "regno", "<=", "<NUM_LIT>", ")", "return", "MIDDLE_REGS", ";"], "File": "nds322", "Func": "nds32_regno_reg_class", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2360, "Length": 65, "Cover_Rate": 0.6132075471698113, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "lowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerShiftRightParts", "(", "Op", ",", "DAG", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerShiftRightParts", "(", "Op", ",", "DAG", ",", "false", ")", ";", "case", "<STR_LIT>", ":", "{", "assert", "(", "(", "(", "Subtarget", ".", "is64Bit", "(", ")", "&&", "Subtarget", ".", "hasStdExtF", "(", ")", ")", "||", "Subtarget", ".", "hasStdExtZfh", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Op0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasStdExtZfh", "(", ")", ")", "{", "if", "(", "Op0", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "NewOp0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Subtarget", ".", "getXLenVT", "(", ")", ",", "Op0", ")", ";", "SDValue", "FPConv", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "NewOp0", ")", ";", "return", "FPConv", ";", "}", "else", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "Subtarget", ".", "is64Bit", "(", ")", "&&", "Subtarget", ".", "hasStdExtF", "(", ")", ")", "{", "if", "(", "Op0", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "NewOp0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op0", ")", ";", "SDValue", "FPConv", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "NewOp0", ")", ";", "return", "FPConv", ";", "}", "return", "SDValue", "(", ")", ";", "}", "case", "<STR_LIT>", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "assert", "(", "Subtarget", ".", "hasStdExtZbp", "(", ")", "&&", "<STR_LIT>", ")", ";", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";"], "ground_truth": ["unsigned", "Imm", "=", "VT", ".", "getSizeInBits", "(", ")", "-", "<NUM_LIT>", ";"], "File": "RISCVISelLowering38", "Func": "LowerOperation", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2361, "Length": 325, "Cover_Rate": 0.6274131274131274, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cvttps_epu64", "(", "__m128", "__A", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_cvttps2uqq128_mask", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v2di", ")", "_mm_setzero_di", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vldqintrin4", "Func": "_mm_cvttps_epu64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2362, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "R0", "=", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Register", "R12", "=", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "SR1", ")", "*", "SR1", "=", "R0", ";", "if", "(", "SR2", ")", "{", "assert", "(", "SR1", "&&", "<STR_LIT>", ")", ";", "*", "SR2", "=", "R12", ";", "}", "if", "(", "(", "UseAtEnd", "&&", "MBB", "->", "isReturnBlock", "(", ")", ")", "||", "(", "!", "UseAtEnd", "&&", "(", "&", "MBB", "->", "getParent", "(", ")", "->", "front", "(", ")", "==", "MBB", ")", ")", ")", "return", "true", ";", "RS", ".", "enterBasicBlock", "(", "*", "MBB", ")", ";", "if", "(", "UseAtEnd", "&&", "!", "MBB", "->", "empty", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", "->", "getFirstTerminator", "(", ")", ";", "if", "(", "MBBI", "==", "MBB", "->", "end", "(", ")", ")", "MBBI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "if", "(", "MBBI", "!=", "MBB", "->", "begin", "(", ")", ")", "RS", ".", "forward", "(", "MBBI", ")", ";", "}", "if", "(", "!", "RS", ".", "isRegUsed", "(", "R0", ")", "&&", "!", "RS", ".", "isRegUsed", "(", "R12", ")", ")", "return", "true", ";", "const", "<ISA_LIT>RegisterInfo", "*", "RegInfo", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "const", "MCPhysReg", "*", "CSRegs", "=", "RegInfo", "->", "getCalleeSavedRegs", "(", "MBB", "->", "getParent", "(", ")", ")", ";", "BitVector", "BV", "=", "RS", ".", "getRegsAvailable", "(", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "CSRegs", "[", "i", "]", ";", "++", "i", ")", "BV", ".", "reset", "(", "CSRegs", "[", "i", "]", ")", ";", "if", "(", "SR1", ")", "{", "int", "FirstScratchReg", "=", "BV", ".", "find_first", "(", ")", ";", "*", "SR1", "=", "FirstScratchReg", "==", "-", "<NUM_LIT>", "?", "(", "unsigned", ")", "<STR_LIT>", ":", "FirstScratchReg", ";", "}", "if", "(", "SR2", ")", "{", "int", "SecondScratchReg", "=", "BV", ".", "find_next", "(", "*", "SR1", ")", ";", "if", "(", "SecondScratchReg", "!=", "-", "<NUM_LIT>", ")", "*", "SR2", "=", "SecondScratchReg", ";", "else", "*", "SR2", "=", "TwoUniqueRegsRequired", "?", "Register", "(", ")", ":", "*", "SR1", ";"], "ground_truth": ["}"], "File": "PPCFrameLowering16", "Func": "findScratchRegister", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2363, "Length": 321, "Cover_Rate": 0.8316062176165803, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>DAGToDAGISel", "::", "SelectDSAppendConsume", "(", "SDNode", "*", "N", ",", "unsigned", "IntrID", ")", "{", "unsigned", "Opc", "=", "IntrID", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Ptr", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MemIntrinsicSDNode", "*", "M", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "N", ")", ";", "MachineMemOperand", "*", "MMO", "=", "M", "->", "getMemOperand", "(", ")", ";", "bool", "IsGDS", "=", "M", "->", "getAddressSpace", "(", ")", "==", "<ISA_LIT>AS", "::", "REGION_ADDRESS", ";", "SDValue", "Offset", ";", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Ptr", ")", ")", "{", "SDValue", "PtrBase", "=", "Ptr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "PtrOffset", "=", "Ptr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "APInt", "&", "OffsetVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "PtrOffset", ")", "->", "getAPIntValue", "(", ")", ";", "if", "(", "isDSOffsetLegal", "(", "PtrBase", ",", "OffsetVal", ".", "getZExtValue", "(", ")", ")", ")", "{", "N", "=", "glueCopyToM0", "(", "N", ",", "PtrBase", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "OffsetVal", ",", "SDLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "}", "}", "if", "(", "!", "Offset", ")", "{"], "ground_truth": ["N", "=", "glueCopyToM0", "(", "N", ",", "Ptr", ")", ";"], "File": "AMDGPUISelDAGToDAG19", "Func": "SelectDSAppendConsume", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2364, "Length": 184, "Cover_Rate": 0.6388888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "decodeSrcOp", "(", "OPW32", ",", "Val", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler1", "Func": "decodeOperand_VRegOrLds_32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2365, "Length": 9, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isBitfieldWidth", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "CE", ")", "return", "false", ";"], "File": "AArch64AsmParser13", "Func": "isBitfieldWidth", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2366, "Length": 39, "Cover_Rate": 0.6842105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "getSubExpr", "(", ")", "->", "evaluateAsRelocatable", "(", "Res", ",", "Layout", ",", "Fixup", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "Res", ".", "getSymB", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";"], "File": "AArch64MCExpr17", "Func": "evaluateAsRelocatableImpl", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2367, "Length": 32, "Cover_Rate": 0.3902439024390244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "name", ";", "while", "(", "<NUM_LIT>", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "MEM", ":", "case", "CONST", ":", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "UNSPEC", ":", "x", "=", "XVECEXP", "(", "x", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "PLUS", ":", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "!=", "CONST_INT", ")", "return", "<NUM_LIT>", ";", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "break", ";", "default", ":", "goto", "done", ";", "}", "}", "done", ":"], "ground_truth": ["if", "(", "GET_CODE", "(", "x", ")", "!=", "SYMBOL_REF", ")", "return", "<NUM_LIT>", ";"], "File": "mep", "Func": "mep_section_tag", "Target": "mep", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2368, "Length": 103, "Cover_Rate": 0.5722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "getNextCallSiteMagicPrivate", "(", ")", "{"], "ground_truth": ["sgx_callsite_magic_index_private", "++", ";"], "File": "X86AsmPrinter2", "Func": "getNextCallSiteMagicPrivate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2369, "Length": 10, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_reduc_smin_nan_scal_v2df", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vminvq_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2370, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Ops", "[", "<NUM_LIT>", "]", "=", "{", "Hi", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "Data_Lo", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ";", "Data_Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VTList", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "SDValue", "PCLATH", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Data_Hi", ")", ";", "Callee", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Data_Lo", ",", "PCLATH", ")", ";", "SDValue", "Call", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Tys", ",", "Chain", ",", "Callee", ",", "OperFlag", ")", ";", "Chain", "=", "getChain", "(", "Call", ")", ";", "OperFlag", "=", "getOutFlag", "(", "Call", ")", ";", "SDValue", "SeqEnd", "=", "DAG", ".", "getCALLSEQ_END", "(", "Chain", ",", "ZeroOperand", ",", "ZeroOperand", ",", "OperFlag", ")", ";", "Chain", "=", "getChain", "(", "SeqEnd", ")", ";", "OperFlag", "=", "getOutFlag", "(", "SeqEnd", ")", ";", "DataAddr_Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Call", ",", "OperFlag", ")", ";", "SeqStart", "=", "DAG", ".", "getCALLSEQ_START", "(", "Chain", ",", "ZeroOperand", ")", ";", "Chain", "=", "getChain", "(", "SeqStart", ")", ";", "OperFlag", "=", "getOutFlag", "(", "SeqStart", ")", ";"], "ground_truth": ["Data_Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VTList", ",", "Lo", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";"], "File": "PIC16ISelLowering", "Func": "GetDataAddress", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2371, "Length": 206, "Cover_Rate": 0.3588850174216028, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcmpeqq_fv8hf", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcmpeqq_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2372, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "bool", "Signed", "=", "true", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "Signed", "=", "false", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "CI", "->", "getSExtValue", "(", ")", ")", ")", "Opc", "=", "<STR_LIT>", ";", "break", ";", "}"], "ground_truth": ["if", "(", "Opc", ")", "{"], "File": "X86FastISel (2)4", "Func": "X86FastEmitStore", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2373, "Length": 90, "Cover_Rate": 0.30927835051546393, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Rm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "if", "(", "Rt", "==", "<NUM_LIT>", "||", "Rt2", "==", "<NUM_LIT>", "||", "Rm", "==", "<NUM_LIT>", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler13", "Func": "DecodeVMOVRRS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2374, "Length": 105, "Cover_Rate": 0.4449152542372881, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DwarfAbbrevSection", "=", "<STR_LIT>", ";", "DwarfInfoSection", "=", "<STR_LIT>", ";", "DwarfLineSection", "=", "<STR_LIT>", ";", "DwarfFrameSection", "=", "<STR_LIT>", ";", "DwarfPubNamesSection", "=", "<STR_LIT>", ";", "DwarfPubTypesSection", "=", "<STR_LIT>", ";", "DwarfStrSection", "=", "<STR_LIT>", ";", "DwarfLocSection", "=", "<STR_LIT>", ";", "DwarfARangesSection", "=", "<STR_LIT>", ";", "DwarfRangesSection", "=", "<STR_LIT>", ";", "DwarfMacInfoSection", "=", "<STR_LIT>", ";", "SupportsExceptionHandling", "=", "false", ";"], "ground_truth": ["}"], "File": "SPUTargetAsmInfo1", "Func": "SPULinuxTargetAsmInfo", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2375, "Length": 49, "Cover_Rate": 0.3828125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", "&&", "isTargetMachO", "(", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Small", "&&", "GV", "->", "hasExternalWeakLinkage", "(", ")", ")", "{"], "ground_truth": ["if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "Static", ")", "return", "<STR_LIT>", ";"], "File": "AArch64Subtarget11", "Func": "ClassifyGlobalReference", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2376, "Length": 53, "Cover_Rate": 0.35333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "EnableSpillCFISavedRegs", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo1", "Func": "isCFISavedRegsSpillEnabled", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2377, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineOperand", "&", "Op1", "=", "AluIter", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Op2", "=", "AluIter", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "isSameOperand", "(", "Dest", ",", "Base", ")", "||", "!", "isSameOperand", "(", "Dest", ",", "Op1", ")", ")", "return", "false", ";", "if", "(", "Op2", ".", "isImm", "(", ")", ")", "{", "if", "(", "Offset", ".", "isReg", "(", ")", "&&", "Offset", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "return", "true", ";", "if", "(", "Offset", ".", "isImm", "(", ")", "&&", "(", "(", "Offset", ".", "getImm", "(", ")", "==", "<NUM_LIT>", "&&", "(", "(", "IsSpls", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "Op2", ".", "getImm", "(", ")", ")", ")", "||", "(", "!", "IsSpls", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "Op2", ".", "getImm", "(", ")", ")", ")", ")", ")", "||", "Offset", ".", "getImm", "(", ")", "==", "Op2", ".", "getImm", "(", ")", ")", ")", "return", "true", ";", "}", "else", "if", "(", "Op2", ".", "isReg", "(", ")", ")", "{", "if", "(", "Offset", ".", "isReg", "(", ")", "&&", "Op2", ".", "getReg", "(", ")", "==", "Offset", ".", "getReg", "(", ")", ")", "return", "true", ";", "}", "else", "return", "false", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "DLXMemAluCombiner", "Func": "isSuitableAluInstr", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2378, "Length": 184, "Cover_Rate": 0.7931034482758621, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isVerbose", "(", ")", ")", "{", "const", "MCSectionELF", "*", "CommentSection", "=", "Context", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "<NUM_LIT>", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "CommentSection", ")", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", ">=", "AMDGPUSubtarget", "::", "SOUTHERN_ISLANDS", ")", "{", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "KernelInfo", ".", "CodeLen", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "KernelInfo", ".", "NumSGPR", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "KernelInfo", ".", "NumVGPR", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "KernelInfo", ".", "FloatMode", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "KernelInfo", ".", "IEEEMode", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "KernelInfo", ".", "ScratchSize", ")", ",", "false", ")", ";", "}", "else", "{"], "ground_truth": ["R600MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "R600MachineFunctionInfo", ">", "(", ")", ";"], "File": "AMDGPUAsmPrinter27", "Func": "runOnMachineFunction", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2379, "Length": 166, "Cover_Rate": 0.3577586206896552, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TII", ".", "isLegalFLATOffset", "(", "Offset", ".", "getValue", "(", ")", ",", "AddrSpace", ",", "Signed", ")", ")", "return", "Default", ";", "Register", "BasePtr", "=", "OpDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "BasePtr", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "Offset", ".", "getValue", "(", ")", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{"], "ground_truth": ["MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "File": "AMDGPUInstructionSelector29", "Func": "selectFlatOffsetImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2380, "Length": 94, "Cover_Rate": 0.32867132867132864, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SDValue", "BlendOp", "=", "lowerVSELECTtoVectorShuffle", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ")", "return", "BlendOp", ";", "MVT", "CondVT", "=", "Cond", ".", "getSimpleValueType", "(", ")", ";", "unsigned", "CondEltSize", "=", "Cond", ".", "getScalarValueSizeInBits", "(", ")", ";", "if", "(", "CondEltSize", "==", "<NUM_LIT>", ")", "return", "Op", ";", "if", "(", "!", "Subtarget", ".", "hasSSE41", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "unsigned", "EltSize", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "MVT", "MaskVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "NumElts", ")", ";", "SDValue", "Mask", "=", "DAG", ".", "getSetCC", "(", "dl", ",", "MaskVT", ",", "Cond", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "CondVT", ")", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getSelect", "(", "dl", ",", "VT", ",", "Mask", ",", "LHS", ",", "RHS", ")", ";", "}", "if", "(", "CondEltSize", "!=", "EltSize", ")", "{", "if", "(", "CondEltSize", "!=", "DAG", ".", "ComputeNumSignBits", "(", "Cond", ")", ")", "return", "SDValue", "(", ")", ";", "MVT", "NewCondSVT", "=", "<STR_LIT>", "(", "EltSize", ")", ";", "MVT", "NewCondVT", "=", "<STR_LIT>", "(", "NewCondSVT", ",", "NumElts", ")", ";", "Cond", "=", "DAG", ".", "getSExtOrTrunc", "(", "Cond", ",", "dl", ",", "NewCondVT", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Cond", ",", "LHS", ",", "RHS", ")", ";", "}", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "default", ":", "return", "Op", ";", "case", "<STR_LIT>", ":", "if", "(", "Subtarget", ".", "hasAVX2", "(", ")", ")", "return", "Op", ";", "return", "SDValue", "(", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "MVT", "CastVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "NumElts", "*", "<NUM_LIT>", ")", ";"], "ground_truth": ["Cond", "=", "DAG", ".", "getBitcast", "(", "CastVT", ",", "Cond", ")", ";"], "File": "X86ISelLowering (2)6", "Func": "LowerVSELECT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2381, "Length": 290, "Cover_Rate": 0.6401766004415012, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vornq_m_s32", "(", "int32x4_t", "__inactive", ",", "int32x4_t", "__a", ",", "int32x4_t", "__b", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__builtin_mve_vornq_m_sv4si", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vornq_m_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2382, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_usri_nv2si_uuus", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vsri_n_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2383, "Length": 11, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "Opcode", "==", "Instruction", "::", "Load", "||", "Opcode", "==", "Instruction", "::", "Store", ")", "&&", "<STR_LIT>", ")", ";", "int", "Cost", "=", "BaseT", "::", "getMemoryOpCost", "(", "Opcode", ",", "Src", ",", "Alignment", ",", "AddressSpace", ")", ";", "bool", "IsAltivecType", "=", "ST", "->", "hasAltivec", "(", ")", "&&", "(", "LT", ".", "second", "==", "<STR_LIT>", "||", "LT", ".", "second", "==", "<STR_LIT>", "||", "LT", ".", "second", "==", "<STR_LIT>", "||", "LT", ".", "second", "==", "<STR_LIT>", ")", ";", "bool", "IsVSXType", "=", "ST", "->", "hasVSX", "(", ")", "&&", "(", "LT", ".", "second", "==", "<STR_LIT>", "||", "LT", ".", "second", "==", "<STR_LIT>", ")", ";", "bool", "IsQPXType", "=", "ST", "->", "hasQPX", "(", ")", "&&", "(", "LT", ".", "second", "==", "<STR_LIT>", "||", "LT", ".", "second", "==", "<STR_LIT>", ")", ";", "unsigned", "MemBytes", "=", "Src", "->", "getPrimitiveSizeInBits", "(", ")", ";", "if", "(", "Opcode", "==", "Instruction", "::", "Load", "&&", "ST", "->", "hasVSX", "(", ")", "&&", "IsAltivecType", "&&", "(", "MemBytes", "==", "<NUM_LIT>", "||", "(", "ST", "->", "hasP8Vector", "(", ")", "&&", "MemBytes", "==", "<NUM_LIT>", ")", ")", ")", "return", "<NUM_LIT>", ";", "unsigned", "SrcBytes", "=", "LT", ".", "second", ".", "getStoreSize", "(", ")", ";", "if", "(", "!", "SrcBytes", "||", "!", "Alignment", "||", "Alignment", ">=", "SrcBytes", ")", "return", "Cost", ";", "if", "(", "Opcode", "==", "Instruction", "::", "Load", "&&", "(", "(", "!", "ST", "->", "hasP8Vector", "(", ")", "&&", "IsAltivecType", ")", "||", "IsQPXType", ")", "&&", "Alignment", ">=", "LT", ".", "second", ".", "getScalarType", "(", ")", ".", "getStoreSize", "(", ")", ")", "return", "Cost", "+", "LT", ".", "first", ";", "if", "(", "IsVSXType", "||", "(", "ST", "->", "hasVSX", "(", ")", "&&", "IsAltivecType", ")", ")", "return", "Cost", ";", "Cost", "+=", "LT", ".", "first", "*", "(", "SrcBytes", "/", "Alignment", "-", "<NUM_LIT>", ")", ";", "if", "(", "Src", "->", "isVectorTy", "(", ")", "&&", "Opcode", "==", "Instruction", "::", "Store", ")", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "Src", "->", "getVectorNumElements", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "Cost", "+=", "getVectorInstrCost", "(", "Instruction", "::", "ExtractElement", ",", "Src", ",", "i", ")", ";", "return", "Cost", ";"], "ground_truth": ["}"], "File": "PPCTargetTransformInfo57", "Func": "getMemoryOpCost", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2384, "Length": 316, "Cover_Rate": 0.8540540540540541, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "constantFoldBFE", "(", "SelectionDAG", "&", "DAG", ",", "IntTy", "Src0", ",", "uint32_t", "Offset", ",", "uint32_t", "Width", ",", "const", "SDLoc", "&", "DL", ")", "{", "if", "(", "Width", "+", "Offset", "<", "<NUM_LIT>", ")", "{", "uint32_t", "Shl", "=", "static_cast", "<", "uint32_t", ">", "(", "Src0", ")", "<<", "(", "<NUM_LIT>", "-", "Offset", "-", "Width", ")", ";", "IntTy", "Result", "=", "static_cast", "<", "IntTy", ">", "(", "Shl", ")", ">>", "(", "<NUM_LIT>", "-", "Width", ")", ";", "return", "DAG", ".", "getConstant", "(", "Result", ",", "DL", ",", "<STR_LIT>", ")", ";", "}", "return", "DAG", ".", "getConstant", "(", "Src0", ">>", "Offset", ",", "DL", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)1", "Func": "constantFoldBFE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2385, "Length": 96, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "xtensa_reorg_loops", "(", "void", ")", "{"], "ground_truth": ["if", "(", "TARGET_LOOPS", ")", "reorg_loops", "(", "false", ",", "&", "xtensa_doloop_hooks", ")", ";"], "File": "xtensa", "Func": "xtensa_reorg_loops", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2386, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "BRIG_TYPE_U8X4", ":", "case", "BRIG_TYPE_S8X4", ":", "case", "BRIG_TYPE_F16X2", ":", "case", "BRIG_TYPE_S16X2", ":", "case", "BRIG_TYPE_U16X2", ":", "return", "true", ";", "default", ":", "return", "false", ";", "}", "}", "case", "<NUM_LIT>", ":", "{", "switch", "(", "BT", ")", "{", "case", "BRIG_TYPE_U64", ":", "case", "BRIG_TYPE_B64", ":", "case", "BRIG_TYPE_F64", ":", "case", "BRIG_TYPE_S64", ":", "case", "BRIG_TYPE_F16X4", ":", "case", "BRIG_TYPE_F32X2", ":", "case", "BRIG_TYPE_ROIMG", ":", "case", "BRIG_TYPE_RWIMG", ":", "case", "BRIG_TYPE_S16X4", ":", "case", "BRIG_TYPE_S32X2", ":", "case", "BRIG_TYPE_S8X8", ":", "case", "BRIG_TYPE_SAMP", ":", "case", "BRIG_TYPE_SIG32", ":", "case", "BRIG_TYPE_SIG64", ":", "case", "BRIG_TYPE_U16X4", ":", "case", "BRIG_TYPE_U32X2", ":", "case", "BRIG_TYPE_U8X8", ":", "case", "BRIG_TYPE_WOIMG", ":", "return", "true", ";", "default", ":", "return", "false", ";", "}", "}", "case", "<NUM_LIT>", ":", "{", "switch", "(", "BT", ")", "{", "case", "BRIG_TYPE_B1", ":", "case", "BRIG_TYPE_B8", ":", "case", "BRIG_TYPE_S8", ":", "case", "BRIG_TYPE_U8", ":", "return", "true", ";", "default", ":", "return", "false", ";", "}", "}", "case", "<NUM_LIT>", ":", "{", "switch", "(", "BT", ")", "{", "case", "BRIG_TYPE_U16", ":", "case", "BRIG_TYPE_B16", ":", "case", "BRIG_TYPE_S16", ":", "case", "BRIG_TYPE_F16", ":", "return", "true", ";"], "ground_truth": ["default", ":"], "File": "HSAILInstPrinter", "Func": "isNaturalAlignment", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2387, "Length": 155, "Cover_Rate": 0.5984555984555985, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCCodeGenInfo", "*", "create<ISA_LIT>MCCodeGenInfo", "(", "StringRef", "TT", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", "{", "MCCodeGenInfo", "*", "X", "=", "new", "MCCodeGenInfo", "(", ")", ";", "if", "(", "RM", "==", "Reloc", "::", "Default", ")", "{", "Triple", "TheTriple", "(", "TT", ")", ";", "RM", "=", "TheTriple", ".", "isOSDarwin", "(", ")", "?", "Reloc", "::", "PIC_", ":", "Reloc", "::", "DynamicNoPIC", ";", "}"], "ground_truth": ["X", "->", "initMCCodeGenInfo", "(", "RM", ",", "CM", ",", "OL", ")", ";"], "File": "ARMMCTargetDesc44", "Func": "createARMMCCodeGenInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2388, "Length": 76, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isVShiftRImm", "(", "SDValue", "Op", ",", "EVT", "VT", ",", "bool", "isNarrow", ",", "bool", "isIntrinsic", ",", "int64_t", "&", "Cnt", ")", "{", "assert", "(", "VT", ".", "isVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "ElementBits", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "!", "getVShiftImm", "(", "Op", ",", "ElementBits", ",", "Cnt", ")", ")", "return", "false", ";", "if", "(", "isIntrinsic", ")", "Cnt", "=", "-", "Cnt", ";"], "ground_truth": ["return", "(", "Cnt", ">=", "<NUM_LIT>", "&&", "Cnt", "<=", "(", "isNarrow", "?", "ElementBits", "/", "<NUM_LIT>", ":", "ElementBits", ")", ")", ";"], "File": "ARMISelLowering (2)", "Func": "isVShiftRImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2389, "Length": 88, "Cover_Rate": 0.9887640449438202, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "case", "MachineOperand", "::", "MO_Register", ":", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO", ".", "getReg", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "operand", "=", "<STR_LIT>", "+", "LowercaseString", "(", "getRegisterName", "(", "MO", ".", "getReg", "(", ")", ")", ")", ";", "break", ";", "}", "unsigned", "mfNum", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getFunctionNumber", "(", ")", ";", "unsigned", "bbNum", "=", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", ";", "O", "<<", "'\\n'", "<<", "<STR_LIT>", "<<", "mfNum", "<<", "'_'", "<<", "bbNum", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", "<<", "mfNum", "<<", "'_'", "<<", "bbNum", "<<", "'\\n'", ";"], "ground_truth": ["O", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "mfNum", "<<", "'_'", "<<", "bbNum", "<<", "<STR_LIT>", "<<", "operand", "<<", "'\\n'", ";"], "File": "SparcAsmPrinter8", "Func": "printGetPCX", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2390, "Length": 132, "Cover_Rate": 0.6082949308755761, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "Opc", "==", "<STR_LIT>", ")", "{", "const", "SDValue", "Op0", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "SDValue", "Op1", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "||", "(", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "{", "Base", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "PtrTy", ")", ";", "Index", "=", "N", ";", "return", "true", ";", "}", "else", "if", "(", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "ConstantSDNode", "*", "CN", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op1", ")", ";", "int32_t", "offset", "=", "int32_t", "(", "CN", "->", "getSExtValue", "(", ")", ")", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "FrameIndexSDNode", "*", "FIN", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Op0", ")", ";", "int", "FI", "=", "int", "(", "FIN", "->", "getIndex", "(", ")", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "offset", "<<", "<STR_LIT>", "<<", "FI", "<<", "<STR_LIT>", ")", ";", "if", "(", "<ISA_LIT>FrameLowering", "::", "FItoStackOffset", "(", "FI", ")", "<", "maxOffset", ")", "{", "Base", "=", "CurDAG", "->", "getTargetConstant", "(", "offset", ",", "PtrTy", ")", ";", "Index", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "PtrTy", ")", ";", "return", "true", ";", "}", "}", "else", "if", "(", "offset", ">", "minOffset", "&&", "offset", "<", "maxOffset", ")", "{", "Base", "=", "CurDAG", "->", "getTargetConstant", "(", "offset", ",", "PtrTy", ")", ";", "Index", "=", "Op0", ";", "return", "true", ";", "}", "}", "else", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "ConstantSDNode", "*", "CN", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op0", ")", ";", "int32_t", "offset", "=", "int32_t", "(", "CN", "->", "getSExtValue", "(", ")", ")", ";", "if", "(", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "FrameIndexSDNode", "*", "FIN", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Op1", ")", ";", "int", "FI", "=", "int", "(", "FIN", "->", "getIndex", "(", ")", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "offset", "<<", "<STR_LIT>", "<<", "FI", "<<", "<STR_LIT>", ")", ";", "if", "(", "<ISA_LIT>FrameLowering", "::", "FItoStackOffset", "(", "FI", ")", "<", "maxOffset", ")", "{", "Base", "=", "CurDAG", "->", "getTargetConstant", "(", "offset", ",", "PtrTy", ")", ";", "Index", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "PtrTy", ")", ";", "return", "true", ";", "}", "}", "else", "if", "(", "offset", ">", "minOffset", "&&", "offset", "<", "maxOffset", ")", "{", "Base", "=", "CurDAG", "->", "getTargetConstant", "(", "offset", ",", "PtrTy", ")", ";", "Index", "=", "Op1", ";", "return", "true", ";", "}", "}", "}", "else", "if", "(", "Opc", "==", "<STR_LIT>", ")", "{", "const", "SDValue", "Op0", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "SDValue", "Op1", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{"], "File": "SPUISelDAGToDAG", "Func": "DFormAddressPredicate", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2391, "Length": 473, "Cover_Rate": 0.4504761904761905, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "TREE_CODE", "(", "type", ")", "==", "ARRAY_TYPE", ")", "type", "=", "TREE_TYPE", "(", "type", ")", ";", "while", "(", "AGGREGATE_TYPE_P", "(", "type", ")", ")", "{", "tree", "field", "=", "TYPE_FIELDS", "(", "type", ")", ";"], "ground_truth": ["while", "(", "field", "!=", "NULL", "&&", "(", "TREE_CODE", "(", "field", ")", "!=", "FIELD_DECL", "||", "DECL_FIELD_ABI_IGNORED", "(", "field", ")", ")", ")", "field", "=", "DECL_CHAIN", "(", "field", ")", ";"], "File": "rs6000", "Func": "rs6000_special_adjust_field_align", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2392, "Length": 59, "Cover_Rate": 0.3532934131736527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "error_at", "(", "location", ",", "<STR_LIT>", "<STR_LIT>", ",", "get_argument_type", "(", "argno", ")", ",", "argno", "+", "<NUM_LIT>", ",", "fndecl", ",", "expected", ")", ";", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "aarch64-sve-builtins", "Func": "require_scalar_type", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2393, "Length": 28, "Cover_Rate": 0.5283018867924528, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MIB", ".", "addUse", "(", "PhysReg", ",", "RegState", "::", "Implicit", ")", ";", "Register", "ExtReg", "=", "extendRegisterMin32", "(", "*", "this", ",", "ValVReg", ",", "VA", ")", ";"], "ground_truth": ["MIRBuilder", ".", "buildCopy", "(", "PhysReg", ",", "ExtReg", ")", ";"], "File": "AMDGPUCallLowering22", "Func": "assignValueToReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2394, "Length": 33, "Cover_Rate": 0.673469387755102, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "in_set", "(", "const", "NodeSet", "&", "S", ")", ":", "NS", "(", "S", ")", "{"], "ground_truth": ["}"], "File": "HexagonCommonGEP", "Func": "in_set", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2395, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "aarch64_simd_vector_alignment_reachable", "(", "const_tree", "type", ",", "bool", "is_packed", ")", "{", "if", "(", "is_packed", ")", "return", "false", ";", "poly_uint64", "preferred_alignment", "=", "aarch64_vectorize_preferred_vector_alignment", "(", "type", ")", ";", "if", "(", "TREE_CODE", "(", "TYPE_SIZE", "(", "type", ")", ")", "==", "INTEGER_CST", "&&", "maybe_ne", "(", "wi", "::", "to_widest", "(", "TYPE_SIZE", "(", "type", ")", ")", ",", "preferred_alignment", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "aarch64", "Func": "aarch64_simd_vector_alignment_reachable", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2396, "Length": 59, "Cover_Rate": 0.9833333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcvtad_u64_f64", "(", "float64_t", "__a", ")", "{", "return", "__builtin_aarch64_lroundudfdi", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vcvtad_u64_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2397, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "getConstantMemOff", "(", ")", "const", "{"], "ground_truth": ["return", "static_cast", "<", "const", "MCConstantExpr", "*", ">", "(", "getMemOff", "(", ")", ")", "->", "getValue", "(", ")", ";"], "File": "MipsAsmParser (2)4", "Func": "getConstantMemOff", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2398, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "hi_half", "[", "num", "]", "=", "adjust_address", "(", "op", ",", "SImode", ",", "<NUM_LIT>", ")", ";", "}", "else", "{"], "ground_truth": ["lo_half", "[", "num", "]", "=", "simplify_gen_subreg", "(", "SImode", ",", "op", ",", "GET_MODE", "(", "op", ")", "==", "VOIDmode", "?", "DImode", ":", "GET_MODE", "(", "op", ")", ",", "<NUM_LIT>", ")", ";"], "File": "m68k", "Func": "split_di", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2399, "Length": 45, "Cover_Rate": 0.33088235294117646, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "NonKernelOnly", "=", "true", ";", "return", "WORKITEM_ID_X", ";", "case", "<STR_LIT>", ":", "NonKernelOnly", "=", "true", ";", "return", "WORKGROUP_ID_X", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "WORKITEM_ID_Y", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "WORKITEM_ID_Z", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "WORKGROUP_ID_Y", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "WORKGROUP_ID_Z", ";", "case", "<STR_LIT>", ":", "return", "DISPATCH_PTR", ";", "case", "<STR_LIT>", ":", "return", "DISPATCH_ID", ";", "case", "<STR_LIT>", ":", "return", "IMPLICIT_ARG_PTR", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AMDGPUAttributor", "Func": "intrinsicToAttrMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2400, "Length": 89, "Cover_Rate": 0.5493827160493827, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "unicosmk_add_extern", "(", "const", "char", "*", "name", ")", "{", "struct", "unicosmk_extern_list", "*", "p", ";", "p", "=", "(", "struct", "unicosmk_extern_list", "*", ")", "xmalloc", "(", "sizeof", "(", "struct", "unicosmk_extern_list", ")", ")", ";", "p", "->", "next", "=", "unicosmk_extern_head", ";", "p", "->", "name", "=", "name", ";", "unicosmk_extern_head", "=", "p", ";"], "ground_truth": ["}"], "File": "alpha3", "Func": "unicosmk_add_extern", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2401, "Length": 47, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Node", "=", "Kernel", ".", "getMetadata", "(", "<STR_LIT>", ")", ";", "if", "(", "Node", "&&", "Node", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", "return", "mdconst", "::", "extract", "<", "ConstantInt", ">", "(", "Node", "->", "getOperand", "(", "Dim", ")", ")", "->", "getZExtValue", "(", ")", ";", "return", "std", "::", "numeric_limits", "<", "unsigned", ">", "::", "max", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget1", "Func": "getReqdWorkGroupSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2402, "Length": 55, "Cover_Rate": 0.8088235294117647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Arg", ".", "mPointeeAlign", "=", "PointeeAlign", ";", "if", "(", "auto", "PtrTy", "=", "dyn_cast", "<", "PointerType", ">", "(", "Ty", ")", ")", "Arg", ".", "mAddrSpaceQual", "=", "getAddressSpaceQualifier", "(", "PtrTy", "->", "getAddressSpace", "(", ")", ")", ";", "Arg", ".", "mAccQual", "=", "getAccessQualifier", "(", "AccQual", ")", ";", "SmallVector", "<", "StringRef", ",", "<NUM_LIT>", ">", "SplitTypeQuals", ";", "TypeQual", ".", "split", "(", "SplitTypeQuals", ",", "<STR_LIT>", ",", "-", "<NUM_LIT>", ",", "false", ")", ";", "for", "(", "StringRef", "Key", ":", "SplitTypeQuals", ")", "{", "auto", "P", "=", "StringSwitch", "<", "bool", "*", ">", "(", "Key", ")", ".", "Case", "(", "<STR_LIT>", ",", "&", "Arg", ".", "mIsConst", ")", ".", "Case", "(", "<STR_LIT>", ",", "&", "Arg", ".", "mIsRestrict", ")", ".", "Case", "(", "<STR_LIT>", ",", "&", "Arg", ".", "mIsVolatile", ")", ".", "Case", "(", "<STR_LIT>", ",", "&", "Arg", ".", "mIsPipe", ")", ".", "Default", "(", "nullptr", ")", ";", "if", "(", "P", ")", "*", "P", "=", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUHSAMetadataStreamer18", "Func": "emitKernelArg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2403, "Length": 138, "Cover_Rate": 0.5207547169811321, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "swap", "(", "TVal", ",", "FVal", ")", ";", "std", "::", "swap", "(", "CTVal", ",", "CFVal", ")", ";", "CC", "=", "<STR_LIT>", "(", "CC", ",", "true", ")", ";", "}", "else", "if", "(", "CTVal", "&&", "CFVal", "&&", "CTVal", "->", "isOne", "(", ")", "&&", "CFVal", "->", "isNullValue", "(", ")", ")", "{", "std", "::", "swap", "(", "TVal", ",", "FVal", ")", ";", "std", "::", "swap", "(", "CTVal", ",", "CFVal", ")", ";", "CC", "=", "<STR_LIT>", "(", "CC", ",", "true", ")", ";", "}", "else", "if", "(", "TVal", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "ConstantSDNode", "*", "CVal", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "TVal", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "CVal", "&&", "CVal", "->", "isAllOnesValue", "(", ")", ")", "{", "std", "::", "swap", "(", "TVal", ",", "FVal", ")", ";", "std", "::", "swap", "(", "CTVal", ",", "CFVal", ")", ";", "CC", "=", "<STR_LIT>", "(", "CC", ",", "true", ")", ";", "}", "}", "else", "if", "(", "TVal", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "ConstantSDNode", "*", "CVal", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "TVal", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "CVal", "&&", "CVal", "->", "isNullValue", "(", ")", ")", "{", "std", "::", "swap", "(", "TVal", ",", "FVal", ")", ";", "std", "::", "swap", "(", "CTVal", ",", "CFVal", ")", ";", "CC", "=", "<STR_LIT>", "(", "CC", ",", "true", ")", ";", "}", "}", "else", "if", "(", "CTVal", "&&", "CFVal", ")", "{", "const", "int64_t", "TrueVal", "=", "CTVal", "->", "getSExtValue", "(", ")", ";", "const", "int64_t", "FalseVal", "=", "CFVal", "->", "getSExtValue", "(", ")", ";", "bool", "Swap", "=", "false", ";", "if", "(", "TrueVal", "==", "~", "FalseVal", ")", "{", "Opcode", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "TrueVal", "==", "-", "FalseVal", ")", "{", "Opcode", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "TVal", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "{", "const", "uint32_t", "TrueVal32", "=", "CTVal", "->", "getZExtValue", "(", ")", ";", "const", "uint32_t", "FalseVal32", "=", "CFVal", "->", "getZExtValue", "(", ")", ";", "if", "(", "(", "TrueVal32", "==", "FalseVal32", "+", "<NUM_LIT>", ")", "||", "(", "TrueVal32", "+", "<NUM_LIT>", "==", "FalseVal32", ")", ")", "{", "Opcode", "=", "<STR_LIT>", ";", "if", "(", "TrueVal32", ">", "FalseVal32", ")", "{", "Swap", "=", "true", ";", "}"], "ground_truth": ["}"], "File": "AArch64ISelLowering1", "Func": "LowerSELECT_CC", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2404, "Length": 342, "Cover_Rate": 0.3922018348623853, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstPrinter", "(", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ")", ":", "MCInstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", "{"], "ground_truth": ["}"], "File": "SparcInstPrinter", "Func": "SparcInstPrinter", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2405, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "EmitFunctionEntryLabel", "(", ")", "override", ";", "void", "EmitFunctionBodyStart", "(", ")", "override", ";", "void", "EmitFunctionBodyEnd", "(", ")", "override", ";", "void", "EmitBasicBlockEnd", "(", "const", "MachineBasicBlock", "&", "MBB", ")", "override", ";", "bool", "isBlockOnlyReachableByFallthrough", "(", "const", "MachineBasicBlock", "*", "MBB", ")", "const", "override", ";", "bool", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "override", ";", "bool", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNum", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "override", ";", "void", "printOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "opNum", ",", "raw_ostream", "&", "O", ")", ";", "void", "printMemOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "opNum", ",", "raw_ostream", "&", "O", ")", ";", "void", "printMemOperandEA", "(", "const", "MachineInstr", "*", "MI", ",", "int", "opNum", ",", "raw_ostream", "&", "O", ")", ";", "void", "printFCCOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "opNum", ",", "raw_ostream", "&", "O", ",", "const", "char", "*", "Modifier", "=", "nullptr", ")", ";", "void", "printRegisterList", "(", "const", "MachineInstr", "*", "MI", ",", "int", "opNum", ",", "raw_ostream", "&", "O", ")", ";", "void", "EmitStartOfAsmFile", "(", "Module", "&", "M", ")", "override", ";", "void", "EmitEndOfAsmFile", "(", "Module", "&", "M", ")", "override", ";"], "ground_truth": ["void", "PrintDebugValueComment", "(", "const", "MachineInstr", "*", "MI", ",", "raw_ostream", "&", "OS", ")", ";"], "File": "MipsAsmPrinter27", "Func": "getTargetStreamer", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2406, "Length": 207, "Cover_Rate": 0.30307467057101023, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "_mm_max_pi16", "(", "__A", ",", "__B", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin5", "Func": "_m_pmaxsw", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2407, "Length": 9, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "addSavedGPR", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineInstrBuilder", "&", "MIB", ",", "unsigned", "GPR64", ",", "bool", "IsImplicit", ")", "{"], "ground_truth": ["const", "TargetRegisterInfo", "*", "RI", "=", "MBB", ".", "getParent", "(", ")", "->", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";"], "File": "SystemZFrameLowering", "Func": "addSavedGPR", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2408, "Length": 38, "Cover_Rate": 0.34545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", ";", "bool", "PrecUp", "=", "RAI", ".", "covers", "(", "QR", ",", "RR", ")", ";", "if", "(", "any_of", "(", "Defs", ",", "AliasQR", ")", ")", "{", "if", "(", "PrecUp", ")", "break", ";", "continue", ";", "}", "NodeAddr", "<", "DefNode", "*", ">", "RDA", "=", "*", "I", ";", "if", "(", "TAP", ".", "Id", "==", "<NUM_LIT>", ")", "{", "TAP", "=", "TA", ";", "}", "else", "{", "TAP", ".", "Addr", "->", "setFlags", "(", "TAP", ".", "Addr", "->", "getFlags", "(", ")", "|", "NodeAttrs", "::", "Shadow", ")", ";", "TAP", "=", "getNextShadow", "(", "IA", ",", "TAP", ",", "true", ")", ";", "}", "TAP", ".", "Addr", "->", "linkToDef", "(", "TAP", ".", "Id", ",", "RDA", ")", ";", "if", "(", "PrecUp", ")", "break", ";", "Defs", ".", "insert", "(", "QR", ")", ";", "}"], "ground_truth": ["}"], "File": "RDFGraph18", "Func": "linkRefUp", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2409, "Length": 118, "Cover_Rate": 0.4978902953586498, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "alg_usable_p", "(", "enum", "stringop_alg", "alg", ",", "bool", "memset", ",", "bool", "have_as", ")", "{", "if", "(", "alg", "==", "no_stringop", ")", "return", "false", ";", "if", "(", "alg", "==", "vector_loop", ")", "return", "TARGET_SSE", "||", "TARGET_AVX", ";"], "ground_truth": ["if", "(", "alg", "==", "rep_prefix_1_byte", "||", "alg", "==", "rep_prefix_4_byte", "||", "alg", "==", "rep_prefix_8_byte", ")", "{"], "File": "i386-expand", "Func": "alg_usable_p", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2410, "Length": 50, "Cover_Rate": 0.5494505494505495, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TTIImpl", "(", "<ISA_LIT>TTIImpl", "&&", "Arg", ")", ":", "BaseT", "(", "std", "::", "move", "(", "static_cast", "<", "BaseT", "&", ">", "(", "Arg", ")", ")", ")", ",", "TM", "(", "std", "::", "move", "(", "Arg", ".", "TM", ")", ")", ",", "ST", "(", "std", "::", "move", "(", "Arg", ".", "ST", ")", ")", ",", "TLI", "(", "std", "::", "move", "(", "Arg", ".", "TLI", ")", ")", "{"], "ground_truth": ["}"], "File": "AArch64TargetTransformInfo38", "Func": "AArch64TTIImpl", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2411, "Length": 61, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "unsigned", "Val", "=", "(", "MO", ".", "getImm", "(", ")", "&", "<NUM_LIT>", ")", ";", "assert", "(", "Val", "==", "MO", ".", "getImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "Shift", "=", "<STR_LIT>", "(", "MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["O", "<<", "'#'", "<<", "Val", ";"], "File": "AArch64InstPrinter16", "Func": "printAddSubImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2412, "Length": 72, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "M", ".", "getOrInsertGlobal", "(", "<STR_LIT>", ",", "Type", "::", "getInt8PtrTy", "(", "M", ".", "getContext", "(", ")", ")", ")", ";", "FunctionCallee", "SecurityCheckCookie", "=", "M", ".", "getOrInsertFunction", "(", "<STR_LIT>", ",", "Type", "::", "getVoidTy", "(", "M", ".", "getContext", "(", ")", ")", ",", "Type", "::", "getInt8PtrTy", "(", "M", ".", "getContext", "(", ")", ")", ")", ";", "if", "(", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "SecurityCheckCookie", ".", "getCallee", "(", ")", ")", ")", "{", "F", "->", "setCallingConv", "(", "CallingConv", "::", "<ISA_LIT>_FastCall", ")", ";", "F", "->", "addAttribute", "(", "<NUM_LIT>", ",", "Attribute", "::", "AttrKind", "::", "InReg", ")", ";", "}"], "ground_truth": ["return", ";"], "File": "X86ISelLowering (2)6", "Func": "insertSSPDeclarations", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2413, "Length": 94, "Cover_Rate": 0.6266666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "AddcNode", "->", "getNumValues", "(", ")", "==", "<NUM_LIT>", "&&", "AddcNode", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "AddcNode", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "AddcOp0", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "AddcOp0", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "AddcOp1", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "AddcOp1", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDNode", "*", "AddeNode", "=", "AddcNode", "->", "getGluedUser", "(", ")", ";", "if", "(", "AddeNode", "==", "NULL", ")", "return", "SDValue", "(", ")", ";", "if", "(", "AddeNode", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "AddeNode", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "AddeNode", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "SDValue", "AddeOp0", "=", "AddeNode", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "AddeOp1", "=", "AddeNode", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "AddeOp0", ".", "getNode", "(", ")", "==", "AddeOp1", ".", "getNode", "(", ")", ")", "return", "SDValue", "(", ")", ";", "bool", "IsLeftOperandMUL", "=", "false", ";", "SDValue", "MULOp", "=", "findMUL_LOHI", "(", "AddeOp0", ")", ";", "if", "(", "MULOp", "==", "SDValue", "(", ")", ")", "MULOp", "=", "findMUL_LOHI", "(", "AddeOp1", ")", ";", "else", "IsLeftOperandMUL", "=", "true", ";", "if", "(", "MULOp", "==", "SDValue", "(", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Opc", "=", "MULOp", "->", "getOpcode", "(", ")", ";", "unsigned", "FinalOpc", "=", "(", "Opc", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "*", "HiMul", "=", "&", "MULOp", ";", "SDValue", "*", "HiAdd", "=", "NULL", ";", "SDValue", "*", "LoMul", "=", "NULL", ";", "SDValue", "*", "LowAdd", "=", "NULL", ";", "if", "(", "IsLeftOperandMUL", ")", "HiAdd", "=", "&", "AddeOp1", ";", "else", "HiAdd", "=", "&", "AddeOp0", ";", "if", "(", "AddcOp0", "->", "getOpcode", "(", ")", "==", "Opc", ")", "{", "LoMul", "=", "&", "AddcOp0", ";", "LowAdd", "=", "&", "AddcOp1", ";", "}"], "ground_truth": ["if", "(", "AddcOp1", "->", "getOpcode", "(", ")", "==", "Opc", ")", "{"], "File": "ARMISelLowering (2)1", "Func": "AddCombineTo64bitMLAL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2414, "Length": 319, "Cover_Rate": 0.4968847352024922, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MCID", ".", "isReturn", "(", ")", "||", "MCID", ".", "isCall", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "NumCycles", "<=", "<NUM_LIT>", ";"], "File": "PatmosInstrInfo1", "Func": "isProfitableToDupForIfCvt", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 2415, "Length": 22, "Cover_Rate": 0.3728813559322034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int32x4_t", ")", "__builtin_neon_vqdmull_lanev4hi", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vqdmull_lane_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2416, "Length": 14, "Cover_Rate": 0.5185185185185185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "DISubprogram", "*", "SP", "=", "F", "->", "getSubprogram", "(", ")", ";", "if", "(", "!", "SP", "||", "SP", "->", "isDefinition", "(", ")", ")", "return", ";"], "ground_truth": ["if", "(", "ProtoFunctions", ".", "find", "(", "F", ")", "!=", "ProtoFunctions", ".", "end", "(", ")", ")", "return", ";"], "File": "BTFDebug10", "Func": "processFuncPrototypes", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2417, "Length": 41, "Cover_Rate": 0.30597014925373134, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>LoadStoreOpt", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "AArch64LoadStoreOptimizer18", "Func": "AArch64LoadStoreOpt", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2418, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcmpeqq_v4si", "(", "(", "int32x4_t", ")", "__a", ",", "(", "int32x4_t", ")", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve2___arm_vcmpeqq_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2419, "Length": 15, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "auto", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "SMLoc", "StartLoc", "=", "Tok", ".", "getLoc", "(", ")", ";", "SMLoc", "EndLoc", "=", "Tok", ".", "getEndLoc", "(", ")", ";", "RegisterKind", "RegKind", ";", "unsigned", "Reg", ",", "RegNum", ",", "RegWidth", ";", "if", "(", "!", "Parse<ISA_LIT>Register", "(", "RegKind", ",", "Reg", ",", "RegNum", ",", "RegWidth", ")", ")", "{", "Error", "(", "StartLoc", ",", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "if", "(", "<STR_LIT>", "::", "hasCodeObjectV3", "(", "&", "getSTI", "(", ")", ")", ")", "{"], "ground_truth": ["if", "(", "!", "updateGprCountSymbols", "(", "RegKind", ",", "RegNum", ",", "RegWidth", ")", ")", "return", "nullptr", ";"], "File": "AMDGPUAsmParser13", "Func": "parseRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2420, "Length": 93, "Cover_Rate": 0.6888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ArrayRef", "<", "MCPhysReg", ">", "<ISA_LIT>ABIInfo", "::", "GetByValArgRegs", "(", ")", "const", "{", "if", "(", "IsCheriPureCap", "(", ")", ")", "return", "{", "}", ";", "if", "(", "IsO32", "(", ")", ")", "return", "makeArrayRef", "(", "O32IntRegs", ")", ";"], "ground_truth": ["if", "(", "IsN32", "(", ")", "||", "IsN64", "(", ")", ")", "return", "makeArrayRef", "(", "<ISA_LIT>64IntRegs", ")", ";"], "File": "MipsABIInfo10", "Func": "GetByValArgRegs", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2421, "Length": 49, "Cover_Rate": 0.8909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CONSTEXPR", "svprf_bhwd_impl", "(", "machine_mode", "mode", ")", ":", "m_mode", "(", "mode", ")", "{"], "ground_truth": ["}"], "File": "aarch64-sve-builtins-base", "Func": "svprf_bhwd_impl", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2422, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ModeRegisterDefaults", "(", ")", ":", "IEEE", "(", "true", ")", ",", "DX10Clamp", "(", "true", ")", ",", "FP32Denormals", "(", "true", ")", ",", "FP64FP16Denormals", "(", "true", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo10", "Func": "SIModeRegisterDefaults", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2423, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AddDefaultPred", "(", "BuildMI", "(", "*", "fallthrough", ",", "fallthrough", "->", "instr_end", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "target", "->", "MBB", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "fallthrough", ",", "fallthrough", "->", "instr_end", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ";", "}", "MachineBasicBlock", "::", "iterator", "II", "=", "fallthrough", "->", "end", "(", ")", ";", "--", "II", ";", "unsigned", "cycles", "=", "PTM", ".", "getSubtargetImpl", "(", ")", "->", "getDelaySlotCycles", "(", "&", "*", "II", ")", ";", "if", "(", "PTM", ".", "getSubtargetImpl", "(", ")", "->", "getCFLType", "(", ")", "!=", "<ISA_LIT>Subtarget", "::", "CFL_NON_DELAYED", "&&", "!", "PII", ".", "hasRegUse", "(", "&", "*", "II", ")", ")", "{", "cycles", "=", "PII", ".", "moveUp", "(", "*", "fallthrough", ",", "II", ")", ";"], "ground_truth": ["}"], "File": "PatmosFunctionSplitter", "Func": "fixupFallThrough", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 2424, "Length": 141, "Cover_Rate": 0.35877862595419846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "O", "<<", "Op", ".", "getImm", "(", ")", ";", "}", "else", "if", "(", "Op", ".", "isFPImm", "(", ")", ")", "{", "assert", "(", "OpNo", "<", "Desc", ".", "getNumOperands", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Desc", ".", "TSFlags", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "Info", ".", "OperandType", "==", "<STR_LIT>", ")", "{", "O", "<<", "Op", ".", "getFPImm", "(", ")", ";", "}", "else", "{", "assert", "(", "Info", ".", "OperandType", "==", "<STR_LIT>", ")", ";"], "ground_truth": ["O", "<<", "Op", ".", "getFPImm", "(", ")", ";"], "File": "JVMInstPrinter", "Func": "printOperand", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2425, "Length": 105, "Cover_Rate": 0.5303030303030303, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "SrcReg2", "=", "<NUM_LIT>", ";", "CmpMask", "=", "~", "<NUM_LIT>", ";", "CmpValue", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "SrcReg2", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "CmpMask", "=", "~", "<NUM_LIT>", ";", "CmpValue", "=", "<NUM_LIT>", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "SrcReg2", "=", "<NUM_LIT>", ";"], "ground_truth": ["CmpMask", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";"], "File": "ARMBaseInstrInfo10", "Func": "analyzeCompare", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2426, "Length": 124, "Cover_Rate": 0.6231155778894473, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "zero_call_used_regno_p", "(", "const", "unsigned", "int", "regno", ",", "bool", "all_sse_zeroed", ",", "bool", "need_zero_mmx", ")", "{", "return", "GENERAL_REGNO_P", "(", "regno", ")", "||", "(", "!", "all_sse_zeroed", "&&", "SSE_REGNO_P", "(", "regno", ")", ")", "||", "MASK_REGNO_P", "(", "regno", ")", "||", "(", "need_zero_mmx", "&&", "MMX_REGNO_P", "(", "regno", ")", ")", ";"], "ground_truth": ["}"], "File": "i386", "Func": "zero_call_used_regno_p", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2427, "Length": 47, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MinSize", "=", "<NUM_LIT>", ";"], "ground_truth": ["PrefAlign", "=", "(", "Subtarget", "->", "hasV6Ops", "(", ")", "&&", "!", "Subtarget", "->", "isMClass", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "shouldAlignPointerArgs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2428, "Length": 25, "Cover_Rate": 0.4032258064516129, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MBBInfo", "&", "Block", "=", "MBBs", "[", "I", "]", ";", "Block", ".", "Alignment", "=", "MBB", "->", "getAlignment", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MI", "=", "MBB", "->", "begin", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "End", "=", "MBB", "->", "end", "(", ")", ";", "while", "(", "MI", "!=", "End", "&&", "!", "MI", "->", "isTerminator", "(", ")", ")", "{", "Block", ".", "Size", "+=", "TII", "->", "getInstSizeInBytes", "(", "*", "MI", ")", ";"], "ground_truth": ["++", "MI", ";"], "File": "SystemZLongBranch16", "Func": "initMBBInfo", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2429, "Length": 70, "Cover_Rate": 0.30303030303030304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_arm_crypto_sha1su1", "(", "__tw0_3", ",", "__w12_15", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vsha1su1q_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2430, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isHardwareLoopOne", "(", "const", "MachineInstr", "&", "MI", ")", "{"], "ground_truth": ["return", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ";"], "File": "PULPFixupHwLoops", "Func": "isHardwareLoopOne", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2431, "Length": 27, "Cover_Rate": 0.84375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "leading_ones", "=", "clz_hwi", "(", "~", "value", ")", ";", "int", "trailing_ones", "=", "ctz_hwi", "(", "~", "value", ")", ";", "if", "(", "leading_ones", "<", "<NUM_LIT>", "&&", "(", "(", "<NUM_LIT>", "-", "leading_ones", "-", "trailing_ones", ")", "<", "<NUM_LIT>", ")", ")", "{", "codes", "[", "<NUM_LIT>", "]", ".", "code", "=", "UNKNOWN", ";", "codes", "[", "<NUM_LIT>", "]", ".", "value", "=", "(", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "value", ">>", "trailing_ones", ")", "|", "(", "value", "<<", "(", "<NUM_LIT>", "-", "trailing_ones", ")", ")", ")", ";", "codes", "[", "<NUM_LIT>", "]", ".", "code", "=", "ROTATERT", ";", "codes", "[", "<NUM_LIT>", "]", ".", "value", "=", "<NUM_LIT>", "-", "trailing_ones", ";", "cost", "=", "<NUM_LIT>", ";", "}", "else", "{", "int", "upper_trailing_ones", "=", "ctz_hwi", "(", "~", "value", ">>", "<NUM_LIT>", ")", ";", "int", "lower_leading_ones", "=", "clz_hwi", "(", "~", "value", "<<", "<NUM_LIT>", ")", ";", "if", "(", "upper_trailing_ones", "<", "<NUM_LIT>", "&&", "lower_leading_ones", "<", "<NUM_LIT>", "&&", "(", "(", "<NUM_LIT>", "-", "upper_trailing_ones", "-", "lower_leading_ones", ")", "<", "<NUM_LIT>", ")", ")", "{", "codes", "[", "<NUM_LIT>", "]", ".", "code", "=", "UNKNOWN", ";", "codes", "[", "<NUM_LIT>", "]", ".", "value", "=", "(", "(", "value", "<<", "(", "<NUM_LIT>", "-", "upper_trailing_ones", ")", ")", "|", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "value", ">>", "(", "<NUM_LIT>", "+", "upper_trailing_ones", ")", ")", ")", ";", "codes", "[", "<NUM_LIT>", "]", ".", "code", "=", "ROTATERT", ";", "codes", "[", "<NUM_LIT>", "]", ".", "value", "=", "<NUM_LIT>", "-", "upper_trailing_ones", ";", "cost", "=", "<NUM_LIT>", ";", "}"], "ground_truth": ["}"], "File": "riscv1", "Func": "riscv_build_integer_1", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2432, "Length": 215, "Cover_Rate": 0.30626780626780625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask16", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_cmpneq_epu16_mask", "(", "__m256i", "__X", ",", "__m256i", "__Y", ")", "{", "return", "(", "__mmask16", ")", "__builtin_ia32_ucmpw256_mask", "(", "(", "__v16hi", ")", "__X", ",", "(", "__v16hi", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin4", "Func": "_mm256_cmpneq_epu16_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2433, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "bool", "getMemDoShift", "(", "unsigned", "Imm", ")", "{", "return", "(", "Imm", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AArch64AddressingModes", "Func": "getMemDoShift", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2434, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Src", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "LLT", "DstTy", "=", "MRI", ".", "getType", "(", "Dst", ")", ";", "LLT", "SrcTy", "=", "MRI", ".", "getType", "(", "Src", ")", ";", "unsigned", "DestAS", "=", "DstTy", ".", "getAddressSpace", "(", ")", ";", "unsigned", "SrcAS", "=", "SrcTy", ".", "getAddressSpace", "(", ")", ";", "assert", "(", "!", "DstTy", ".", "isVector", "(", ")", ")", ";", "const", "<ISA_LIT>TargetMachine", "&", "TM", "=", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "&", ">", "(", "MF", ".", "getTarget", "(", ")", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "getTargetLowering", "(", ")", "->", "isNoopAddrSpaceCast", "(", "SrcAS", ",", "DestAS", ")", ")", "{", "MI", ".", "setDesc", "(", "MIRBuilder", ".", "getTII", "(", ")", ".", "get", "(", "TargetOpcode", "::", "G_BITCAST", ")", ")", ";", "return", "true", ";", "}", "if", "(", "SrcAS", "==", "<ISA_LIT>AS", "::", "FLAT_ADDRESS", ")", "{", "assert", "(", "DestAS", "==", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", "||", "DestAS", "==", "<ISA_LIT>AS", "::", "PRIVATE_ADDRESS", ")", ";", "unsigned", "NullVal", "=", "TM", ".", "getNullPointerValue", "(", "DestAS", ")", ";", "auto", "SegmentNull", "=", "MIRBuilder", ".", "buildConstant", "(", "DstTy", ",", "NullVal", ")", ";", "auto", "FlatNull", "=", "MIRBuilder", ".", "buildConstant", "(", "SrcTy", ",", "<NUM_LIT>", ")", ";", "unsigned", "PtrLo32", "=", "MRI", ".", "createGenericVirtualRegister", "(", "DstTy", ")", ";", "MIRBuilder", ".", "buildExtract", "(", "PtrLo32", ",", "Src", ",", "<NUM_LIT>", ")", ";", "unsigned", "CmpRes", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", ";", "MIRBuilder", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_NE", ",", "CmpRes", ",", "Src", ",", "FlatNull", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "MIRBuilder", ".", "buildSelect", "(", "Dst", ",", "CmpRes", ",", "PtrLo32", ",", "SegmentNull", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "assert", "(", "SrcAS", "==", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", "||", "SrcAS", "==", "<ISA_LIT>AS", "::", "PRIVATE_ADDRESS", ")", ";", "auto", "SegmentNull", "=", "MIRBuilder", ".", "buildConstant", "(", "SrcTy", ",", "TM", ".", "getNullPointerValue", "(", "SrcAS", ")", ")", ";", "auto", "FlatNull", "=", "MIRBuilder", ".", "buildConstant", "(", "DstTy", ",", "TM", ".", "getNullPointerValue", "(", "DestAS", ")", ")", ";", "unsigned", "ApertureReg", "=", "getSegmentAperture", "(", "DestAS", ",", "MRI", ",", "MIRBuilder", ")", ";", "unsigned", "CmpRes", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", ";", "MIRBuilder", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_NE", ",", "CmpRes", ",", "Src", ",", "SegmentNull", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "BuildPtr", "=", "MRI", ".", "createGenericVirtualRegister", "(", "DstTy", ")", ";", "unsigned", "SrcAsInt", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", ";", "MIRBuilder", ".", "buildInstr", "(", "TargetOpcode", "::", "G_PTRTOINT", ")", ".", "addDef", "(", "SrcAsInt", ")", ".", "addUse", "(", "Src", ")", ";", "MIRBuilder", ".", "buildMerge", "(", "BuildPtr", ",", "{", "SrcAsInt", ",", "ApertureReg", "}", ")", ";", "MIRBuilder", ".", "buildSelect", "(", "Dst", ",", "CmpRes", ",", "BuildPtr", ",", "FlatNull", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo62", "Func": "legalizeAddrSpaceCast", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2435, "Length": 456, "Cover_Rate": 0.9011857707509882, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask16", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_cmpge_epi16_mask", "(", "__m256i", "__X", ",", "__m256i", "__Y", ")", "{"], "ground_truth": ["return", "(", "__mmask16", ")", "__builtin_ia32_cmpw256_mask", "(", "(", "__v16hi", ")", "__X", ",", "(", "__v16hi", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vlbwintrin", "Func": "_mm256_cmpge_epi16_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2436, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ELF<ISA_LIT>_32AsmBackend", "(", "const", "Target", "&", "T", ",", "Triple", "::", "OSType", "OSType", ")", ":", "ELF<ISA_LIT>AsmBackend", "(", "T", ",", "OSType", ")", "{"], "ground_truth": ["}"], "File": "X86AsmBackend32", "Func": "ELFX86_32AsmBackend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2437, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "if", "(", "!", "Subtarget", ".", "hasSSE2", "(", ")", "||", "FromVT", "!=", "<STR_LIT>", ")", "return", "false", ";", "return", "ToVT", "==", "<STR_LIT>", "||", "(", "Subtarget", ".", "hasAVX", "(", ")", "&&", "ToVT", "==", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["if", "(", "!", "Subtarget", ".", "hasAVX512", "(", ")", "||", "FromVT", "!=", "<STR_LIT>", ")", "return", "false", ";"], "File": "X86ISelLowering (2)5", "Func": "useVectorCast", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2438, "Length": 55, "Cover_Rate": 0.4954954954954955, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getParser", "(", ")", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "if", "(", "getParser", "(", ")", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "return", "TokError", "(", "<STR_LIT>", ")", ";", "int64_t", "Id", "=", "getParser", "(", ")", ".", "getTok", "(", ")", ".", "getIntVal", "(", ")", ";", "if", "(", "Id", "<=", "-", "<NUM_LIT>", "&&", "!", "isValidMCLOHType", "(", "Id", ")", ")", "return", "TokError", "(", "<STR_LIT>", ")", ";", "Kind", "=", "(", "MCLOHType", ")", "Id", ";", "}", "else", "{", "StringRef", "Name", "=", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";", "int", "Id", "=", "MCLOHNameToId", "(", "Name", ")", ";", "if", "(", "Id", "==", "-", "<NUM_LIT>", ")", "return", "TokError", "(", "<STR_LIT>", ")", ";", "Kind", "=", "(", "MCLOHType", ")", "Id", ";", "}", "Lex", "(", ")", ";", "int", "NbArgs", "=", "MCLOHIdToNbArgs", "(", "Kind", ")", ";", "assert", "(", "NbArgs", "!=", "-", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "SmallVector", "<", "MCSymbol", "*", ",", "<NUM_LIT>", ">", "Args", ";", "for", "(", "int", "Idx", "=", "<NUM_LIT>", ";", "Idx", "<", "NbArgs", ";", "++", "Idx", ")", "{", "StringRef", "Name", ";", "if", "(", "getParser", "(", ")", ".", "parseIdentifier", "(", "Name", ")", ")", "return", "TokError", "(", "<STR_LIT>", ")", ";", "Args", ".", "push_back", "(", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "Name", ")", ")", ";"], "ground_truth": ["if", "(", "Idx", "+", "<NUM_LIT>", "==", "NbArgs", ")", "break", ";"], "File": "AArch64AsmParser", "Func": "parseDirectiveLOH", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2439, "Length": 215, "Cover_Rate": 0.680379746835443, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>ScalarTargetTransformImpl", "(", "const", "TargetLowering", "*", "TL", ")", ":"], "ground_truth": ["ScalarTargetTransformImpl", "(", "TL", ")", ",", "Subtarget", "(", "&", "TL", "->", "getTargetMachine", "(", ")", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ")", "{", "}"], "File": "ARMISelLowering48", "Func": "ARMScalarTargetTransformImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2440, "Length": 32, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SDValue", "R", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "LLVMContext", "*", "Context", "=", "DAG", ".", "getContext", "(", ")", ";", "assert", "(", "Subtarget", "->", "hasSSE41", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "ConstantInt", "*", "CI", "=", "ConstantInt", "::", "get", "(", "*", "Context", ",", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "std", "::", "vector", "<", "Constant", "*", ">", "CV", "(", "<NUM_LIT>", ",", "CI", ")", ";", "Constant", "*", "C", "=", "ConstantVector", "::", "get", "(", "CV", ")", ";", "SDValue", "CPIdx", "=", "DAG", ".", "getConstantPool", "(", "C", ",", "getPointerTy", "(", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "Addend", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPIdx", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op", ",", "Addend", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op", ",", "R", ")", ";", "}"], "ground_truth": ["if", "(", "VT", "==", "<STR_LIT>", ")", "{"], "File": "X86ISelLowering170", "Func": "LowerSHL", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2441, "Length": 248, "Cover_Rate": 0.3241830065359477, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "opt_scalar_float_mode", "arm_floatn_mode", "(", "int", "n", ",", "bool", "extended", ")", "{", "if", "(", "!", "extended", "&&", "n", "==", "<NUM_LIT>", ")", "{"], "ground_truth": ["if", "(", "arm_fp16_format", "==", "ARM_FP16_FORMAT_IEEE", ")", "return", "HFmode", ";"], "File": "arm", "Func": "arm_floatn_mode", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2442, "Length": 30, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "lowerFABS32", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "bool", "HasExtractInsert", ")", "{", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Res", ",", "Const1", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "X", "=", "(", "Op", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "?", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ":", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Const1", ")", ";"], "ground_truth": ["if", "(", "HasExtractInsert", ")", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "Const1", ",", "X", ")", ";"], "File": "MipsISelLowering (2)4", "Func": "lowerFABS32", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2443, "Length": 129, "Cover_Rate": 0.45104895104895104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "hi_chain", "=", "riscv_force_binary", "(", "SImode", ",", "AND", ",", "hi_chain", ",", "uimm_mask", ")", ";", "lui_hi_chain_code", "=", "OPCODE_LUI", "|", "(", "STATIC_CHAIN_REGNUM", "<<", "SHIFT_RD", ")", ";", "rtx", "lui_hi_chain", "=", "riscv_force_binary", "(", "SImode", ",", "IOR", ",", "hi_chain", ",", "gen_int_mode", "(", "lui_hi_chain_code", ",", "SImode", ")", ")", ";", "mem", "=", "adjust_address", "(", "m_tramp", ",", "SImode", ",", "<NUM_LIT>", ")", ";", "riscv_emit_move", "(", "mem", ",", "riscv_swap_instruction", "(", "lui_hi_chain", ")", ")", ";", "rtx", "hi_func", "=", "riscv_force_binary", "(", "SImode", ",", "PLUS", ",", "target_function", ",", "fixup_value", ")", ";", "hi_func", "=", "riscv_force_binary", "(", "SImode", ",", "AND", ",", "hi_func", ",", "uimm_mask", ")", ";", "lui_hi_func_code", "=", "OPCODE_LUI", "|", "(", "RISCV_PROLOGUE_TEMP_REGNUM", "<<", "SHIFT_RD", ")", ";", "rtx", "lui_hi_func", "=", "riscv_force_binary", "(", "SImode", ",", "IOR", ",", "hi_func", ",", "gen_int_mode", "(", "lui_hi_func_code", ",", "SImode", ")", ")", ";", "mem", "=", "adjust_address", "(", "m_tramp", ",", "SImode", ",", "<NUM_LIT>", "*", "GET_MODE_SIZE", "(", "SImode", ")", ")", ";", "riscv_emit_move", "(", "mem", ",", "riscv_swap_instruction", "(", "lui_hi_func", ")", ")", ";", "rtx", "lo_chain", "=", "riscv_force_binary", "(", "SImode", ",", "AND", ",", "chain_value", ",", "imm12_mask", ")", ";", "lo_chain", "=", "riscv_force_binary", "(", "SImode", ",", "ASHIFT", ",", "lo_chain", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ";", "lo_chain_code", "=", "OPCODE_ADDI", "|", "(", "STATIC_CHAIN_REGNUM", "<<", "SHIFT_RD", ")", "|", "(", "STATIC_CHAIN_REGNUM", "<<", "SHIFT_RS1", ")", ";", "rtx", "addi_lo_chain", "=", "riscv_force_binary", "(", "SImode", ",", "IOR", ",", "lo_chain", ",", "force_reg", "(", "SImode", ",", "GEN_INT", "(", "lo_chain_code", ")", ")", ")", ";", "mem", "=", "adjust_address", "(", "m_tramp", ",", "SImode", ",", "<NUM_LIT>", "*", "GET_MODE_SIZE", "(", "SImode", ")", ")", ";", "riscv_emit_move", "(", "mem", ",", "riscv_swap_instruction", "(", "addi_lo_chain", ")", ")", ";", "rtx", "lo_func", "=", "riscv_force_binary", "(", "SImode", ",", "AND", ",", "target_function", ",", "imm12_mask", ")", ";", "lo_func", "=", "riscv_force_binary", "(", "SImode", ",", "ASHIFT", ",", "lo_func", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ";", "lo_func_code", "=", "OPCODE_JALR", "|", "(", "RISCV_PROLOGUE_TEMP_REGNUM", "<<", "SHIFT_RS1", ")", ";", "rtx", "jr_lo_func", "=", "riscv_force_binary", "(", "SImode", ",", "IOR", ",", "lo_func", ",", "force_reg", "(", "SImode", ",", "GEN_INT", "(", "lo_func_code", ")", ")", ")", ";"], "ground_truth": ["mem", "=", "adjust_address", "(", "m_tramp", ",", "SImode", ",", "<NUM_LIT>", "*", "GET_MODE_SIZE", "(", "SImode", ")", ")", ";"], "File": "riscv", "Func": "riscv_trampoline_init", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2444, "Length": 317, "Cover_Rate": 0.41655716162943496, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "CreateTokenWithStringCopy", "(", "StringRef", "Str", ",", "SMLoc", "S", ",", "bool", "Is<ISA_LIT>64", ")", "{", "void", "*", "Mem", "=", "::", "operator", "new", "(", "sizeof", "(", "<ISA_LIT>Operand", ")", "+", "Str", ".", "size", "(", ")", ")", ";", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "Op", "(", "new", "(", "Mem", ")", "<ISA_LIT>Operand", "(", "Token", ")", ")", ";", "Op", "->", "Tok", ".", "Data", "=", "reinterpret_cast", "<", "const", "char", "*", ">", "(", "Op", ".", "get", "(", ")", "+", "<NUM_LIT>", ")", ";", "Op", "->", "Tok", ".", "Length", "=", "Str", ".", "size", "(", ")", ";", "std", "::", "memcpy", "(", "const_cast", "<", "char", "*", ">", "(", "Op", "->", "Tok", ".", "Data", ")", ",", "Str", ".", "data", "(", ")", ",", "Str", ".", "size", "(", ")", ")", ";"], "ground_truth": ["Op", "->", "StartLoc", "=", "S", ";"], "File": "PPCAsmParser (2)1", "Func": "CreateTokenWithStringCopy", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2445, "Length": 127, "Cover_Rate": 0.8881118881118881, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "insertOutlinerPrologue", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineFunction", "&", "MF", ",", "bool", "IsTailCall", ")", "const", "{"], "ground_truth": ["}"], "File": "X86InstrInfo26", "Func": "insertOutlinerPrologue", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2446, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HII", "=", "HST", ".", "getInstrInfo", "(", ")", ";", "HRI", "=", "HST", ".", "getRegisterInfo", "(", ")", ";", "bool", "Changed", "=", "false", ";"], "ground_truth": ["Changed", "=", "relaxBranches", "(", "MF", ")", ";"], "File": "HexagonBranchRelaxation", "Func": "runOnMachineFunction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2447, "Length": 28, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "MSP430BranchSelector14", "Func": "getPassName", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2448, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "}", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "RISCVISelLowering62", "Func": "getTargetNodeName", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2449, "Length": 65, "Cover_Rate": 0.30952380952380953, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "mayBeNewStore", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "MI", ".", "mayStore", "(", ")", "&&", "!", "Subtarget", ".", "useNewValueStores", "(", ")", ")", "return", "false", ";", "const", "uint64_t", "F", "=", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", ";", "return", "(", "F", ">>", "<STR_LIT>", ")", "&", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "HexagonInstrInfo (2)2", "Func": "mayBeNewStore", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2450, "Length": 52, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitializeDcpu16TargetInfo", "(", ")", "{", "RegisterTarget", "<", "Triple", "::", "dcpu16", ">", "X", "(", "TheDcpu16Target", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "Dcpu16TargetInfo (2)", "Func": "LLVMInitializeDcpu16TargetInfo", "Target": "Dcpu16", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2451, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "std", "::", "string", ">", "getCallMagicLabels", "(", ")", "{", "std", "::", "vector", "<", "std", "::", "string", ">", "labels", ";"], "ground_truth": ["for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "sgx_call_magic_labels_index", ";", "i", "++", ")", "labels", ".", "push_back", "(", "<STR_LIT>", "+", "std", "::", "to_string", "(", "i", ")", ")", ";"], "File": "X86AsmPrinter2", "Func": "getCallMagicLabels", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2452, "Length": 50, "Cover_Rate": 0.9259259259259259, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Mul1", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "DAG", ".", "getNode", "(", "Opcode", ",", "dl", ",", "MulVT", ",", "Op0", ",", "Op1", ")", ")", ";", "SDValue", "Mul2", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "DAG", ".", "getNode", "(", "Opcode", ",", "dl", ",", "MulVT", ",", "Odd0", ",", "Odd1", ")", ")", ";", "SDValue", "Highs", ",", "Lows", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "const", "int", "HighMask", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "Highs", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "Mul1", ",", "Mul2", ",", "HighMask", ")", ";", "const", "int", "LowMask", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "Lows", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "Mul1", ",", "Mul2", ",", "LowMask", ")", ";", "}", "else", "{", "const", "int", "HighMask", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "Highs", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "Mul1", ",", "Mul2", ",", "HighMask", ")", ";", "const", "int", "LowMask", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "Lows", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "Mul1", ",", "Mul2", ",", "LowMask", ")", ";", "}", "if", "(", "IsSigned", "&&", "!", "Subtarget", ".", "hasSSE41", "(", ")", ")", "{", "SDValue", "ShAmt", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getShiftAmountTy", "(", "VT", ",", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "SDValue", "T1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op0", ",", "ShAmt", ")", ",", "Op1", ")", ";"], "ground_truth": ["SDValue", "T2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op1", ",", "ShAmt", ")", ",", "Op0", ")", ";"], "File": "X86ISelLowering149", "Func": "LowerMUL_LOHI", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2453, "Length": 317, "Cover_Rate": 0.5391156462585034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Modifier", "&&", "strncmp", "(", "Modifier", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "strncmp", "(", "Modifier", "+", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "Reg", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "<STR_LIT>", ")", ";", "else", "if", "(", "strncmp", "(", "Modifier", "+", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "Reg", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "<STR_LIT>", ")", ";", "else", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "}", "O", "<<", "'%'", "<<", "TRI", "->", "getAsmName", "(", "Reg", ")", ";", "return", ";", "}", "case", "MachineOperand", "::", "MO_Immediate", ":", "O", "<<", "MO", ".", "getImm", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "printBasicBlockLabel", "(", "MO", ".", "getMBB", "(", ")", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "O", "<<", "TAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "<<", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "MO", ".", "getIndex", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "O", "<<", "TAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "<<", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "MO", ".", "getIndex", "(", ")", ";", "printOffset", "(", "MO", ".", "getOffset", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "std", "::", "string", "Name", "=", "Mang", "->", "getMangledName", "(", "GV", ")", ";", "O", "<<", "Name", ";", "break", ";"], "ground_truth": ["}"], "File": "SystemZAsmPrinter30", "Func": "printOperand", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2454, "Length": 226, "Cover_Rate": 0.565, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "LimitReg", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "ThreadEnvironmentStackLimit", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "FinalReg", ")", ".", "addReg", "(", "LimitReg", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "ContinueMBB", ")", ";", "BuildMI", "(", "RoundMBB", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "RoundedReg", ")", ".", "addReg", "(", "FinalReg", ")", ".", "addImm", "(", "PageMask", ")", ";", "BuildMI", "(", "RoundMBB", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "LoopMBB", ")", ";", "if", "(", "!", "InProlog", ")", "{", "BuildMI", "(", "LoopMBB", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "JoinReg", ")", ".", "addReg", "(", "LimitReg", ")", ".", "addMBB", "(", "RoundMBB", ")", ".", "addReg", "(", "ProbeReg", ")", ".", "addMBB", "(", "LoopMBB", ")", ";", "}", "addRegOffset", "(", "BuildMI", "(", "LoopMBB", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ProbeReg", ")", ",", "JoinReg", ",", "false", ",", "-", "PageSize", ")", ";", "BuildMI", "(", "LoopMBB", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "ProbeReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "LoopMBB", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "RoundedReg", ")", ".", "addReg", "(", "ProbeReg", ")", ";", "BuildMI", "(", "LoopMBB", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "LoopMBB", ")", ";", "MachineBasicBlock", "::", "iterator", "ContinueMBBI", "=", "ContinueMBB", "->", "getFirstNonPHI", "(", ")", ";", "if", "(", "InProlog", ")", "{", "addRegOffset", "(", "BuildMI", "(", "*", "ContinueMBB", ",", "ContinueMBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ",", "<STR_LIT>", ",", "false", ",", "RCXShadowSlot", ")", ";", "addRegOffset", "(", "BuildMI", "(", "*", "ContinueMBB", ",", "ContinueMBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ",", "<STR_LIT>", ",", "false", ",", "RDXShadowSlot", ")", ";", "}", "BuildMI", "(", "*", "ContinueMBB", ",", "ContinueMBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "SizeReg", ")", ";", "MBB", ".", "addSuccessor", "(", "ContinueMBB", ")", ";"], "ground_truth": ["MBB", ".", "addSuccessor", "(", "RoundMBB", ")", ";"], "File": "X86FrameLowering102", "Func": "emitStackProbeInline", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2455, "Length": 404, "Cover_Rate": 0.3166144200626959, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCTargetOptions", "&", "getTargetOptions", "(", ")", "const", "{"], "ground_truth": ["return", "TargetOptions", ";"], "File": "RISCVAsmBackend", "Func": "getTargetOptions", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2456, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "compare_diff_p", "(", "insn", ")", ")", "{", "rtx_insn", "*", "next", "=", "next_real_insn", "(", "insn", ")", ";", "rtx", "pat", "=", "PATTERN", "(", "next", ")", ";", "pattern", "=", "SET_SRC", "(", "pattern", ")", ";", "if", "(", "true_regnum", "(", "XEXP", "(", "pattern", ",", "<NUM_LIT>", ")", ")", ">=", "<NUM_LIT>", "&&", "true_regnum", "(", "XEXP", "(", "pattern", ",", "<NUM_LIT>", ")", ")", ">=", "<NUM_LIT>", ")", "{", "rtx", "x", "=", "XEXP", "(", "pattern", ",", "<NUM_LIT>", ")", ";", "rtx", "src", "=", "SET_SRC", "(", "pat", ")", ";", "rtx", "t", "=", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ";", "PUT_CODE", "(", "t", ",", "swap_condition", "(", "GET_CODE", "(", "t", ")", ")", ")", ";", "XEXP", "(", "pattern", ",", "<NUM_LIT>", ")", "=", "XEXP", "(", "pattern", ",", "<NUM_LIT>", ")", ";", "XEXP", "(", "pattern", ",", "<NUM_LIT>", ")", "=", "x", ";", "INSN_CODE", "(", "next", ")", "=", "-", "<NUM_LIT>", ";", "}", "else", "if", "(", "true_regnum", "(", "XEXP", "(", "pattern", ",", "<NUM_LIT>", ")", ")", ">=", "<NUM_LIT>", "&&", "XEXP", "(", "pattern", ",", "<NUM_LIT>", ")", "==", "const0_rtx", ")", "{", "rtx", "src", "=", "SET_SRC", "(", "pat", ")", ";", "rtx", "t", "=", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ";", "PUT_CODE", "(", "t", ",", "swap_condition", "(", "GET_CODE", "(", "t", ")", ")", ")", ";", "XEXP", "(", "pattern", ",", "<NUM_LIT>", ")", "=", "XEXP", "(", "pattern", ",", "<NUM_LIT>", ")", ";", "XEXP", "(", "pattern", ",", "<NUM_LIT>", ")", "=", "const0_rtx", ";", "INSN_CODE", "(", "next", ")", "=", "-", "<NUM_LIT>", ";", "INSN_CODE", "(", "insn", ")", "=", "-", "<NUM_LIT>", ";", "}", "else", "if", "(", "true_regnum", "(", "XEXP", "(", "pattern", ",", "<NUM_LIT>", ")", ")", ">=", "<NUM_LIT>", "&&", "CONST_INT_P", "(", "XEXP", "(", "pattern", ",", "<NUM_LIT>", ")", ")", ")", "{", "rtx", "x", "=", "XEXP", "(", "pattern", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["rtx", "src", "=", "SET_SRC", "(", "pat", ")", ";"], "File": "avr5", "Func": "avr_reorg", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2457, "Length": 272, "Cover_Rate": 0.64, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "enableMultipleCopyHints", "(", ")", "const", "override", "{"], "ground_truth": ["return", "true", ";"], "File": "AArch64RegisterInfo11", "Func": "enableMultipleCopyHints", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2458, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>RegisterInfo", "::", "<ISA_LIT>RegisterInfo", "(", "const", "Triple", "&", "TT", ")", ":", "<ISA_LIT>GenRegisterInfo", "(", "<NUM_LIT>", ")", ",", "TT", "(", "TT", ")", "{"], "ground_truth": ["}"], "File": "JVMRegisterInfo", "Func": "JVMRegisterInfo", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2459, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Changes", "|=", "insertWait", "(", "MBB", ",", "I", ",", "handleOperands", "(", "*", "I", ")", ")", ";", "pushInstruction", "(", "*", "I", ")", ";", "}", "Changes", "|=", "insertWait", "(", "MBB", ",", "MBB", ".", "getFirstTerminator", "(", ")", ",", "LastIssued", ")", ";"], "ground_truth": ["}"], "File": "SIInsertWaits15", "Func": "runOnMachineFunction", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2460, "Length": 67, "Cover_Rate": 0.32682926829268294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "size_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "<ISA_LIT>GOTPLT0Num", ";", "++", "i", ")", "{", "create", "(", ")", ";", "}"], "ground_truth": ["pSection", ".", "setAlign", "(", "<NUM_LIT>", ")", ";"], "File": "HexagonGOTPLT", "Func": "HexagonGOTPLT", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2461, "Length": 27, "Cover_Rate": 0.6428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "calculateSetFPREG", "(", "uint64_t", "SPAdjust", ")", "{", "const", "uint64_t", "Win64MaxSEHOffset", "=", "<NUM_LIT>", ";", "uint64_t", "SEHFrameOffset", "=", "std", "::", "min", "(", "SPAdjust", ",", "Win64MaxSEHOffset", ")", ";", "return", "SEHFrameOffset", "&", "-", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "X86FrameLowering (2)2", "Func": "calculateSetFPREG", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2462, "Length": 33, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getCommonDomains", "(", "unsigned", "mask", ")", "const", "{"], "ground_truth": ["return", "AvailableDomains", "&", "mask", ";"], "File": "SSEDomainFix", "Func": "getCommonDomains", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2463, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MachineBasicBlock", "::", "iterator", "FindLastAluClause", "(", "MachineBasicBlock", "&", "MBB", ")", "{", "for", "(", "MachineBasicBlock", "::", "reverse_iterator", "It", "=", "MBB", ".", "rbegin", "(", ")", ",", "E", "=", "MBB", ".", "rend", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "if", "(", "It", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "It", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "It", ".", "getReverse", "(", ")", ";", "}", "return", "MBB", ".", "end", "(", ")", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)1", "Func": "FindLastAluClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2464, "Length": 74, "Cover_Rate": 0.9487179487179487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ExpandPseudo", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{", "initialize<ISA_LIT>ExpandPseudoPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AGCExpandPseudos", "Func": "AGCExpandPseudo", "Target": "AGC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2465, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "&", "<ISA_LIT>InstrInfo", "::", "getRegisterInfo", "(", ")", "const", "{"], "ground_truth": ["return", "RI", ";"], "File": "Cpu0InstrInfo1", "Func": "getRegisterInfo", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2466, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "regno", "=", "REGNO", "(", "dest", ")", ";", "rtx", "dest1", "=", "gen_highpart", "(", "SImode", ",", "dest", ")", ";", "rtx", "dest2", "=", "gen_lowpart", "(", "SImode", ",", "dest", ")", ";", "rtx", "address", "=", "XEXP", "(", "source", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "address", ")", "==", "PRE_MODIFY", "||", "!", "refers_to_regno_p", "(", "regno", ",", "regno", "+", "<NUM_LIT>", ",", "address", ",", "NULL", ")", ")", "{", "emit_move_insn", "(", "dest1", ",", "change_address", "(", "source", ",", "SImode", ",", "NULL", ")", ")", ";", "emit_move_insn", "(", "dest2", ",", "frv_index_memory", "(", "source", ",", "SImode", ",", "<NUM_LIT>", ")", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "frv2", "Func": "frv_split_double_load", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 2467, "Length": 93, "Cover_Rate": 0.6992481203007519, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "&", "MI", "=", "*", "I", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "AMDGPU", "::", "<ISA_LIT>_IF", ":", "++", "Depth", ";", "If", "(", "MI", ")", ";", "break", ";", "case", "AMDGPU", "::", "<ISA_LIT>_ELSE", ":", "Else", "(", "MI", ")", ";", "break", ";", "case", "AMDGPU", "::", "<ISA_LIT>_BREAK", ":", "Break", "(", "MI", ")", ";", "break", ";", "case", "AMDGPU", "::", "<ISA_LIT>_IF_BREAK", ":", "IfBreak", "(", "MI", ")", ";", "break", ";", "case", "AMDGPU", "::", "<ISA_LIT>_ELSE_BREAK", ":", "ElseBreak", "(", "MI", ")", ";", "break", ";", "case", "AMDGPU", "::", "<ISA_LIT>_LOOP", ":", "++", "Depth", ";", "Loop", "(", "MI", ")", ";", "break", ";", "case", "AMDGPU", "::", "<ISA_LIT>_END_CF", ":", "if", "(", "--", "Depth", "==", "<NUM_LIT>", "&&", "HaveKill", ")", "{", "SkipIfDead", "(", "MI", ")", ";", "HaveKill", "=", "false", ";", "}", "EndCf", "(", "MI", ")", ";", "break", ";", "case", "AMDGPU", "::", "<ISA_LIT>_KILL", ":", "if", "(", "Depth", "==", "<NUM_LIT>", ")", "SkipIfDead", "(", "MI", ")", ";", "else", "HaveKill", "=", "true", ";", "Kill", "(", "MI", ")", ";", "break", ";", "case", "AMDGPU", "::", "S_BRANCH", ":", "Branch", "(", "MI", ")", ";", "break", ";", "case", "AMDGPU", "::", "<ISA_LIT>_INDIRECT_SRC", ":", "IndirectSrc", "(", "MI", ")", ";", "break", ";"], "ground_truth": ["case", "AMDGPU", "::", "<ISA_LIT>_INDIRECT_DST_V2", ":"], "File": "SILowerControlFlow59", "Func": "runOnMachineFunction", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2468, "Length": 187, "Cover_Rate": 0.3617021276595745, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__v16qi", "__result", "=", "(", "__v16qi", ")", "__A", ";", "__result", "[", "__N", "&", "<NUM_LIT>", "]", "=", "__D", ";"], "ground_truth": ["return", "(", "__m128i", ")", "__result", ";"], "File": "smmintrin2", "Func": "_mm_insert_epi8", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2469, "Length": 23, "Cover_Rate": 0.4423076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Imm", "=", "SplatBits", ">>", "<NUM_LIT>", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "OpCmode", "=", "<NUM_LIT>", ";", "Imm", "=", "SplatBits", ">>", "<NUM_LIT>", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "OpCmode", "=", "<NUM_LIT>", ";", "Imm", "=", "SplatBits", ">>", "<NUM_LIT>", ";", "break", ";", "}", "if", "(", "type", "==", "OtherModImm", ")", "return", "SDValue", "(", ")", ";", "if", "(", "(", "SplatBits", "&", "~", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "OpCmode", "=", "<NUM_LIT>", ";", "Imm", "=", "SplatBits", ">>", "<NUM_LIT>", ";", "SplatBits", "|=", "<NUM_LIT>", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "OpCmode", "=", "<NUM_LIT>", ";", "Imm", "=", "SplatBits", ">>", "<NUM_LIT>", ";", "SplatBits", "|=", "<NUM_LIT>", ";", "break", ";", "}", "return", "SDValue", "(", ")", ";", "case", "<NUM_LIT>", ":", "{", "if", "(", "type", "!=", "VMOVModImm", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "BitMask", "=", "<NUM_LIT>", ";", "uint64_t", "Val", "=", "<NUM_LIT>", ";", "unsigned", "ImmMask", "=", "<NUM_LIT>", ";", "Imm", "=", "<NUM_LIT>", ";", "for", "(", "int", "ByteNum", "=", "<NUM_LIT>", ";", "ByteNum", "<", "<NUM_LIT>", ";", "++", "ByteNum", ")", "{", "if", "(", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "BitMask", ")", "==", "BitMask", ")", "{", "Val", "|=", "BitMask", ";", "Imm", "|=", "ImmMask", ";", "}", "else", "if", "(", "(", "SplatBits", "&", "BitMask", ")", "!=", "<NUM_LIT>", ")", "{", "return", "SDValue", "(", ")", ";", "}", "BitMask", "<<=", "<NUM_LIT>", ";"], "ground_truth": ["ImmMask", "<<=", "<NUM_LIT>", ";"], "File": "ARMISelLowering131", "Func": "isNEONModifiedImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2470, "Length": 256, "Cover_Rate": 0.4758364312267658, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "BasePtr", "=", "Load", "->", "getBasePtr", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "Load", "->", "getMemOperand", "(", ")", ";", "SDValue", "NewLD", "=", "DAG", ".", "getExtLoad", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Chain", ",", "BasePtr", ",", "<STR_LIT>", ",", "MMO", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "MemVT", ",", "NewLD", ")", ",", "NewLD", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "DL", ")", ";", "}", "if", "(", "!", "MemVT", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "Op", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "AS", "=", "Load", "->", "getAddressSpace", "(", ")", ";", "if", "(", "!", "allowsMemoryAccess", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "DAG", ".", "getDataLayout", "(", ")", ",", "MemVT", ",", "AS", ",", "Load", "->", "getAlignment", "(", ")", ")", ")", "{", "SDValue", "Ops", "[", "<NUM_LIT>", "]", ";", "std", "::", "tie", "(", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ")", "=", "expandUnalignedLoad", "(", "Load", ",", "DAG", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "DL", ")", ";", "}", "unsigned", "NumElements", "=", "MemVT", ".", "getVectorNumElements", "(", ")", ";", "switch", "(", "AS", ")", "{", "case", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", ":", "if", "(", "isMemOpUniform", "(", "Load", ")", ")", "return", "SDValue", "(", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "<ISA_LIT>AS", "::", "GLOBAL_ADDRESS", ":", "case", "<ISA_LIT>AS", "::", "FLAT_ADDRESS", ":", "if", "(", "NumElements", ">", "<NUM_LIT>", ")", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "case", "<ISA_LIT>AS", "::", "PRIVATE_ADDRESS", ":", "{", "switch", "(", "Subtarget", "->", "getMaxPrivateElementSize", "(", ")", ")", "{", "case", "<NUM_LIT>", ":", "return", "scalarizeVectorLoad", "(", "Load", ",", "DAG", ")", ";", "case", "<NUM_LIT>", ":", "if", "(", "NumElements", ">", "<NUM_LIT>", ")", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "case", "<NUM_LIT>", ":", "if", "(", "NumElements", ">", "<NUM_LIT>", ")", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "case", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", ":", "{", "if", "(", "NumElements", ">", "<NUM_LIT>", ")", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "if", "(", "NumElements", "==", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "}", "default", ":"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "SIISelLowering121", "Func": "LowerLOAD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2471, "Length": 376, "Cover_Rate": 0.7882599580712788, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "nodes_iterator", "nodes_begin", "(", "const", "GraphType", "&", "G", ")", "{", "return", "G", ".", "Blocks", ".", "begin", "(", ")", ";"], "ground_truth": ["}"], "File": "PatmosFunctionSplitter1", "Func": "nodes_begin", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 2472, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "EmitDefCfaRegister", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "DebugLoc", "dl", ",", "const", "TargetInstrInfo", "&", "TII", ",", "MachineModuleInfo", "*", "MMI", ",", "unsigned", "DRegNum", ")", "{"], "ground_truth": ["unsigned", "CFIIndex", "=", "MMI", "->", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaRegister", "(", "nullptr", ",", "DRegNum", ")", ")", ";"], "File": "XCoreFrameLowering (2)", "Func": "EmitDefCfaRegister", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2473, "Length": 46, "Cover_Rate": 0.6571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "LowerDextDins", "(", "TmpInst", ")", ";", "}", "unsigned", "long", "N", "=", "Fixups", ".", "size", "(", ")", ";", "uint32_t", "Binary", "=", "getBinaryCodeForInstr", "(", "TmpInst", ",", "Fixups", ",", "STI", ")", ";", "unsigned", "Opcode", "=", "TmpInst", ".", "getOpcode", "(", ")", ";", "if", "(", "(", "Opcode", "!=", "<STR_LIT>", ")", "&&", "(", "Opcode", "!=", "<STR_LIT>", ")", "&&", "!", "Binary", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "&", "<STR_LIT>", ")", "{", "int", "NewOpcode", "=", "<STR_LIT>", "(", "Opcode", ",", "<STR_LIT>", ")", ";", "if", "(", "NewOpcode", "!=", "-", "<NUM_LIT>", ")", "{", "if", "(", "Fixups", ".", "size", "(", ")", ">", "N", ")", "Fixups", ".", "pop_back", "(", ")", ";", "Opcode", "=", "NewOpcode", ";", "TmpInst", ".", "setOpcode", "(", "NewOpcode", ")", ";", "Binary", "=", "getBinaryCodeForInstr", "(", "TmpInst", ",", "Fixups", ",", "STI", ")", ";", "}", "}", "const", "MCInstrDesc", "&", "Desc", "=", "MCII", ".", "get", "(", "TmpInst", ".", "getOpcode", "(", ")", ")", ";", "unsigned", "Size", "=", "Desc", ".", "getSize", "(", ")", ";"], "ground_truth": ["if", "(", "!", "Size", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "MipsMCCodeEmitter2", "Func": "EncodeInstruction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2474, "Length": 166, "Cover_Rate": 0.6287878787878788, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "getDataLayoutString", "(", ")", "const", "{", "return", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SPUSubtarget3", "Func": "getDataLayoutString", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2475, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "FrameSize", "||", "FrameSize", ">", "Subtarget", ".", "getRedZoneSize", "(", ")", ")", "return", "false", ";", "if", "(", "hasFP", "(", "MF", ")", "||", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "FI", "->", "hasFastCall", "(", ")", "||", "FI", "->", "usesPICBase", "(", ")", ")", "return", "false", ";"], "File": "PPCFrameLowering3", "Func": "stackUpdateCanBeMoved", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2476, "Length": 50, "Cover_Rate": 0.3472222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "LowerScalarVariableShift", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ")", "{", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "R", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Amt", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Opcode", "=", "Op", ".", "getOpcode", "(", ")", ";", "unsigned", "<ISA_LIT>OpcI", "=", "(", "Opcode", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "(", "Opcode", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "<ISA_LIT>OpcV", "=", "(", "Opcode", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "(", "Opcode", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Amt", "=", "peekThroughEXTRACT_SUBVECTORs", "(", "Amt", ")", ";", "if", "(", "SupportedVectorShiftWithBaseAmnt", "(", "VT", ",", "Subtarget", ",", "Opcode", ")", ")", "{", "if", "(", "SDValue", "BaseShAmt", "=", "IsSplatValue", "(", "VT", ",", "Amt", ",", "dl", ",", "DAG", ",", "Subtarget", ",", "Opcode", ")", ")", "{", "MVT", "EltVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "assert", "(", "EltVT", ".", "bitsLE", "(", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "EltVT", "!=", "<STR_LIT>", "&&", "EltVT", ".", "bitsGT", "(", "<STR_LIT>", ")", ")", "BaseShAmt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "BaseShAmt", ")", ";", "else", "if", "(", "EltVT", ".", "bitsLT", "(", "<STR_LIT>", ")", ")", "BaseShAmt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "BaseShAmt", ")", ";", "return", "getTargetVShiftNode", "(", "<ISA_LIT>OpcI", ",", "dl", ",", "VT", ",", "R", ",", "BaseShAmt", ",", "Subtarget", ",", "DAG", ")", ";", "}", "}", "if", "(", "VT", "==", "<STR_LIT>", "&&", "Amt", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Amt", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Amt", "=", "Amt", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Ratio", "=", "Amt", ".", "getSimpleValueType", "(", ")", ".", "getVectorNumElements", "(", ")", "/", "VT", ".", "getVectorNumElements", "(", ")", ";"], "ground_truth": ["std", "::", "vector", "<", "SDValue", ">", "Vals", "(", "Ratio", ")", ";"], "File": "X86ISelLowering", "Func": "LowerScalarVariableShift", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2477, "Length": 304, "Cover_Rate": 0.6454352441613588, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasMOVBE", "(", ")", "const", "{"], "ground_truth": ["return", "HasMOVBE", ";"], "File": "X86Subtarget (2)", "Func": "hasMOVBE", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2478, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "_semctl", "(", "semid", ",", "semnum", ",", "cmd", ",", "arg", "<<", "SHIFT_BITS", ")", ";"], "ground_truth": ["}"], "File": "irix6-libc-compat", "Func": "semctl", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2479, "Length": 15, "Cover_Rate": 0.4838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TFI", "->", "hasFP", "(", "MF", ")", ")", "Offset", "+=", "MF", ".", "getFrameInfo", "(", ")", ".", "getStackSize", "(", ")", ";", "else", "Offset", "+=", "<NUM_LIT>", ";", "Offset", "+=", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "BasePtr", ",", "false", ")", ";", "if", "(", "Offset", "==", "<NUM_LIT>", ")", "return", ";", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "Offset", "<", "<NUM_LIT>", ")", "BuildMI", "(", "MBB", ",", "std", "::", "next", "(", "II", ")", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addReg", "(", "DstReg", ")", ".", "addImm", "(", "-", "Offset", ")", ";", "else", "BuildMI", "(", "MBB", ",", "std", "::", "next", "(", "II", ")", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addReg", "(", "DstReg", ")", ".", "addImm", "(", "Offset", ")", ";", "return", ";", "}", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "BasePtr", ",", "false", ")", ";"], "ground_truth": ["MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";"], "File": "MSP430RegisterInfo41", "Func": "eliminateFrameIndex", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2480, "Length": 222, "Cover_Rate": 0.6132596685082873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "code", "==", "BPF_BUILTIN_LOAD_BYTE", "||", "code", "==", "BPF_BUILTIN_LOAD_HALF", "||", "code", "==", "BPF_BUILTIN_LOAD_WORD", ")", "{", "enum", "insn_code", "abs_icode", "=", "(", "code", "==", "BPF_BUILTIN_LOAD_BYTE", "?", "CODE_FOR_ldabsb", ":", "code", "==", "BPF_BUILTIN_LOAD_HALF", "?", "CODE_FOR_ldabsh", ":", "CODE_FOR_ldabsw", ")", ";", "enum", "insn_code", "ind_icode", "=", "(", "code", "==", "BPF_BUILTIN_LOAD_BYTE", "?", "CODE_FOR_ldindb", ":", "code", "==", "BPF_BUILTIN_LOAD_HALF", "?", "CODE_FOR_ldindh", ":", "CODE_FOR_ldindw", ")", ";", "tree", "offset_arg", "=", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ";", "struct", "expand_operand", "ops", "[", "<NUM_LIT>", "]", ";", "create_input_operand", "(", "&", "ops", "[", "<NUM_LIT>", "]", ",", "expand_normal", "(", "offset_arg", ")", ",", "TYPE_MODE", "(", "TREE_TYPE", "(", "offset_arg", ")", ")", ")", ";", "create_input_operand", "(", "&", "ops", "[", "<NUM_LIT>", "]", ",", "const0_rtx", ",", "SImode", ")", ";", "if", "(", "!", "maybe_expand_insn", "(", "abs_icode", ",", "<NUM_LIT>", ",", "ops", ")", "&&", "!", "maybe_expand_insn", "(", "ind_icode", ",", "<NUM_LIT>", ",", "ops", ")", ")", "{", "error", "(", "<STR_LIT>", ")", ";", "return", "gen_rtx_REG", "(", "ops", "[", "<NUM_LIT>", "]", ".", "mode", ",", "BPF_R0", ")", ";", "}", "return", "gen_rtx_REG", "(", "ops", "[", "<NUM_LIT>", "]", ".", "mode", ",", "BPF_R0", ")", ";", "}", "else", "if", "(", "code", "==", "-", "BPF_BUILTIN_PRESERVE_ACCESS_INDEX", ")", "{"], "ground_truth": ["tree", "arg", "=", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ";"], "File": "bpf1", "Func": "bpf_expand_builtin", "Target": "bpf", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 2481, "Length": 182, "Cover_Rate": 0.39651416122004357, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "FS", "=", "TM", ".", "getTargetFeatureString", "(", ")", ";", "const", "<ISA_LIT>TargetMachine", "&", "CTM", "=", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "&", ">", "(", "TM", ")", ";", "const", "<ISA_LIT>Subtarget", "STI", "(", "TT", ",", "CPU", ",", "CPU", ",", "FS", ",", "CTM", ")", ";"], "ground_truth": ["CTS", ".", "emitTargetAttributes", "(", "STI", ")", ";"], "File": "CSKYAsmPrinter1", "Func": "emitAttributes", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2482, "Length": 46, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "=", "adjustFixupValue", "(", "Fixup", ",", "Value", ",", "IsPCRel", ",", "Ctx", ",", "IsLittleEndian", ",", "true", ")", ";", "if", "(", "!", "Value", ")", "return", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "assert", "(", "Offset", "+", "NumBytes", "<=", "Data", ".", "size", "(", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "FullSizeBytes", ";", "if", "(", "!", "IsLittleEndian", ")", "{"], "ground_truth": ["FullSizeBytes", "=", "getFixupKindContainerSizeBytes", "(", "Fixup", ".", "getKind", "(", ")", ")", ";"], "File": "ARMAsmBackend4", "Func": "applyFixup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2483, "Length": 68, "Cover_Rate": 0.35978835978835977, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FunctionInfo", "(", "MachineFunction", "&", "MF", ")", "{"], "ground_truth": ["}"], "File": "MipsMachineFunction18", "Func": "MipsFunctionInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2484, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "MCB", ".", "dump_pretty", "(", "dbgs", "(", ")", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "MCB", ".", "setLoc", "(", "IDLoc", ")", ";", "const", "MCRegisterInfo", "*", "RI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "<ISA_LIT>MCChecker", "Check", "(", "getContext", "(", ")", ",", "MCII", ",", "getSTI", "(", ")", ",", "MCB", ",", "*", "RI", ")", ";", "bool", "CheckOk", "=", "<ISA_LIT>MCInstrInfo", "::", "canonicalizePacket", "(", "MCII", ",", "getSTI", "(", ")", ",", "getContext", "(", ")", ",", "MCB", ",", "&", "Check", ")", ";", "if", "(", "CheckOk", ")", "{", "if", "(", "<ISA_LIT>MCInstrInfo", "::", "bundleSize", "(", "MCB", ")", "==", "<NUM_LIT>", ")", "{", "assert", "(", "!", "<ISA_LIT>MCInstrInfo", "::", "isInnerLoop", "(", "MCB", ")", ")", ";", "assert", "(", "!", "<ISA_LIT>MCInstrInfo", "::", "isOuterLoop", "(", "MCB", ")", ")", ";", "return", "false", ";", "}", "Out", ".", "EmitInstruction", "(", "MCB", ",", "getSTI", "(", ")", ")", ";", "}", "else", "{", "if", "(", "<ISA_LIT>MCInstrInfo", "::", "bundleSize", "(", "MCB", ")", ">", "HEXAGON_PACKET_SIZE", ")", "{", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "HexagonAsmParser3", "Func": "finishBundle", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2485, "Length": 177, "Cover_Rate": 0.9315789473684211, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>FunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "FramePointerSaveIndex", "(", "<NUM_LIT>", ")", ",", "ReturnAddrSaveIndex", "(", "<NUM_LIT>", ")", ",", "HasSpills", "(", "false", ")", ",", "HasNonRISpills", "(", "false", ")", ",", "SpillsCR", "(", "false", ")", ",", "SpillsVRSAVE", "(", "false", ")", ",", "LRStoreRequired", "(", "false", ")", ",", "MinReservedArea", "(", "<NUM_LIT>", ")", ",", "TailCallSPDelta", "(", "<NUM_LIT>", ")", ",", "HasFastCall", "(", "false", ")", ",", "VarArgsFrameIndex", "(", "<NUM_LIT>", ")", ",", "VarArgsStackOffset", "(", "<NUM_LIT>", ")", ",", "VarArgsNumGPR", "(", "<NUM_LIT>", ")", ",", "VarArgsNumFPR", "(", "<NUM_LIT>", ")", ",", "CRSpillFrameIndex", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "PPCMachineFunctionInfo40", "Func": "PPCFunctionInfo", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2486, "Length": 84, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "Fast", ":", "return", "LowerCCCArguments", "(", "Chain", ",", "CallConv", ",", "isVarArg", ",", "Ins", ",", "dl", ",", "DAG", ",", "InVals", ")", ";"], "ground_truth": ["}"], "File": "OR1KISelLowering1", "Func": "LowerFormalArguments", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2487, "Length": 34, "Cover_Rate": 0.3953488372093023, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "<ISA_LIT>Operand", "::", "Ptr", "CreateReg", "(", "const", "<ISA_LIT>AsmParser", "*", "AsmParser", ",", "unsigned", "RegNo", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{"], "ground_truth": ["auto", "Op", "=", "llvm", "::", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "Register", ",", "AsmParser", ")", ";"], "File": "AMDGPUAsmParser15", "Func": "CreateReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2488, "Length": 36, "Cover_Rate": 0.5142857142857142, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_rsqrt14_ss", "(", "__m128", "__W", ",", "__mmask8", "__U", ",", "__m128", "__A", ",", "__m128", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128", ")", "__builtin_ia32_rsqrt14ss_mask", "(", "(", "__v4sf", ")", "__B", ",", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512fintrin", "Func": "_mm_mask_rsqrt14_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2489, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "changeSection", "(", "const", "MCSection", "*", "CurSection", ",", "MCSection", "*", "Section", ",", "const", "MCExpr", "*", "SubSection", ",", "raw_ostream", "&", "OS", ")", "override", "{"], "ground_truth": ["}"], "File": "JVMTargetStreamer", "Func": "changeSection", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2490, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SupportsDebugInformation", "=", "true", ";", "CommentString", "=", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "CSKYMCAsmInfo", "Func": "CSKYMCAsmInfo", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2491, "Length": 9, "Cover_Rate": 0.391304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "count", "!=", "<NUM_LIT>", ")", "return", "NULL_RTX", ";"], "ground_truth": ["return", "get_hard_reg_initial_val", "(", "Pmode", ",", "CSKY_LR_REGNUM", ")", ";"], "File": "csky", "Func": "csky_return_addr", "Target": "csky", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2492, "Length": 17, "Cover_Rate": 0.5862068965517241, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>InstrInfo", "::", "getUndefRegClearance", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "&", "OpNum", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{"], "ground_truth": ["if", "(", "!", "hasUndefRegUpdate", "(", "MI", ".", "getOpcode", "(", ")", ",", "OpNum", ")", ")", "return", "<NUM_LIT>", ";"], "File": "X86InstrInfo106", "Func": "getUndefRegClearance", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2493, "Length": 38, "Cover_Rate": 0.48717948717948717, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emitLEAzii", "(", "*", "OutStreamer", ",", "cim24", ",", "loImm", ",", "RegS0", ",", "STI", ")", ";", "MCOperand", "M032", "=", "MCOperand", "::", "createImm", "(", "M0", "(", "<NUM_LIT>", ")", ")", ";", "emitANDrm", "(", "*", "OutStreamer", ",", "RegS0", ",", "M032", ",", "RegS0", ",", "STI", ")", ";", "emitSIC", "(", "*", "OutStreamer", ",", "RegLR", ",", "STI", ")", ";", "MCOperand", "hiImm", "=", "createGOTRelExprOp", "(", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TLS_GD_HI32", ",", "AddrSym", ",", "OutContext", ")", ";", "emitLEASLrri", "(", "*", "OutStreamer", ",", "RegS0", ",", "RegLR", ",", "hiImm", ",", "RegS0", ",", "STI", ")", ";", "MCOperand", "ci8", "=", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", ")", ";", "MCOperand", "loImm2", "=", "createGOTRelExprOp", "(", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_PLT_LO32", ",", "GetTLSLabel", ",", "OutContext", ")", ";", "emitLEAzii", "(", "*", "OutStreamer", ",", "ci8", ",", "loImm2", ",", "RegS12", ",", "STI", ")", ";", "emitANDrm", "(", "*", "OutStreamer", ",", "RegS12", ",", "M032", ",", "RegS12", ",", "STI", ")", ";", "MCOperand", "hiImm2", "=", "createGOTRelExprOp", "(", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_PLT_HI32", ",", "GetTLSLabel", ",", "OutContext", ")", ";"], "ground_truth": ["emitLEASLrri", "(", "*", "OutStreamer", ",", "RegS12", ",", "RegLR", ",", "hiImm2", ",", "RegS12", ",", "STI", ")", ";"], "File": "VEAsmPrinter", "Func": "lowerGETTLSAddrAndEmitMCInsts", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2494, "Length": 163, "Cover_Rate": 0.4478021978021978, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "void", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_MM_SET_ROUNDING_MODE", "(", "unsigned", "int", "__mode", ")", "{"], "ground_truth": ["_mm_setcsr", "(", "(", "_mm_getcsr", "(", ")", "&", "~", "_MM_ROUND_MASK", ")", "|", "__mode", ")", ";"], "File": "xmmintrin5", "Func": "_MM_SET_ROUNDING_MODE", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2495, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_nmsub_sd", "(", "__m128d", "__A", ",", "__m128d", "__B", ",", "__m128d", "__C", ")", "{"], "ground_truth": ["return", "(", "__m128d", ")", "__builtin_ia32_vfmaddsd", "(", "-", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__B", ",", "-", "(", "__v2df", ")", "__C", ")", ";"], "File": "fma4intrin", "Func": "_mm_nmsub_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2496, "Length": 49, "Cover_Rate": 0.98, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_sqrt_pd", "(", "__m128d", "__A", ")", "{"], "ground_truth": ["return", "(", "__m128d", ")", "__builtin_ia32_sqrtpd", "(", "(", "__v2df", ")", "__A", ")", ";"], "File": "emmintrin", "Func": "_mm_sqrt_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2497, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_64BIT", "&&", "!", "TARGET_POWERPC64", ")", "{", "rs6000_isa_flags", "|=", "OPTION_MASK_POWERPC64", ";", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "flag_mkernel", ")", "{", "rs6000_default_long_calls", "=", "<NUM_LIT>", ";", "rs6000_isa_flags", "|=", "OPTION_MASK_SOFT_FLOAT", ";", "}", "if", "(", "!", "flag_mkernel", "&&", "!", "flag_apple_kext", "&&", "TARGET_64BIT", "&&", "!", "(", "rs6000_isa_flags_explicit", "&", "OPTION_MASK_ALTIVEC", ")", ")", "rs6000_isa_flags", "|=", "OPTION_MASK_ALTIVEC", ";", "if", "(", "!", "flag_mkernel", "&&", "!", "flag_apple_kext", "&&", "strverscmp", "(", "darwin_macosx_version_min", ",", "<STR_LIT>", ")", ">=", "<NUM_LIT>", "&&", "!", "(", "rs6000_isa_flags_explicit", "&", "OPTION_MASK_ALTIVEC", ")", "&&", "!", "global_options_set", ".", "x_rs6000_cpu_index", ")", "{", "rs6000_isa_flags", "|=", "OPTION_MASK_ALTIVEC", ";", "}"], "ground_truth": ["}"], "File": "rs60004", "Func": "darwin_rs6000_override_options", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2498, "Length": 91, "Cover_Rate": 0.7459016393442623, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMemOffs16_8", "(", ")", "const", "{", "return", "isMemOffs", "(", ")", "&&", "Mem", ".", "ModeSize", "==", "<NUM_LIT>", "&&", "(", "!", "Mem", ".", "Size", "||", "Mem", ".", "Size", "==", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86Operand (2)", "Func": "isMemOffs16_8", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2499, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MachObjectWriter", "(", "uint32_t", "CPUType", ",", "uint32_t", "CPUSubtype", ",", "bool", "IsILP32", ")", ":", "MCMachObjectTargetWriter", "(", "!", "IsILP32", ",", "CPUType", ",", "CPUSubtype", ")", "{"], "ground_truth": ["}"], "File": "AArch64MachObjectWriter14", "Func": "AArch64MachObjectWriter", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2500, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Ty", "->", "isArrayTy", "(", ")", ";"], "ground_truth": ["}"], "File": "PPCISelLowering (2)1", "Func": "functionArgumentNeedsConsecutiveRegisters", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2501, "Length": 8, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_loadu_ps", "(", "float", "const", "*", "__P", ")", "{"], "ground_truth": ["return", "*", "(", "__m128_u", "*", ")", "__P", ";"], "File": "xmmintrin", "Func": "_mm_loadu_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2502, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasPredRes", "(", ")", "const", "{", "return", "HasPredRes", ";"], "ground_truth": ["}"], "File": "AArch64Subtarget (2)1", "Func": "hasPredRes", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2503, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FIN", "->", "getIndex", "(", ")", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", ")", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "ConstantSDNode", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "CN", "->", "getSExtValue", "(", ")", ")", ")", "{"], "ground_truth": ["if", "(", "FrameIndexSDNode", "*", "FIN", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{"], "File": "SparcISelDAGToDAG", "Func": "SelectADDRri", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2504, "Length": 131, "Cover_Rate": 0.3841642228739003, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "pushReg", "(", "AsReg", ")", ";", "BuildMI", "(", "*", "MBB", ",", "I", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "STReg", ")", ";"], "ground_truth": ["}"], "File": "X86FloatingPoint23", "Func": "duplicateToTop", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2505, "Length": 28, "Cover_Rate": 0.45901639344262296, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "unsigned", "StackAlign", "=", "TFI", "->", "getStackAlignment", "(", ")", ";", "bool", "requiresRealignment", "=", "(", "(", "MFI", "->", "getMaxAlignment", "(", ")", ">", "StackAlign", ")", "||", "F", "->", "hasFnAttribute", "(", "Attribute", "::", "StackAlignment", ")", ")", ";", "return", "requiresRealignment", "&&", "canRealignStack", "(", "MF", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo5", "Func": "needsStackRealignment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2506, "Length": 63, "Cover_Rate": 0.7325581395348837, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "HexagonOptimizeSZextends (2)", "Func": "getPassName", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2507, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "microblaze_frame_pointer_required", "(", "void", ")", "{", "if", "(", "cfun", "->", "calls_alloca", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "microblaze", "Func": "microblaze_frame_pointer_required", "Target": "microblaze", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2508, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Ret", "+=", "<STR_LIT>", ";", "Ret", "+=", "<STR_LIT>", ";", "Ret", "+=", "<STR_LIT>", ";", "Ret", "+=", "<STR_LIT>", ";", "Ret", "+=", "<STR_LIT>", ";", "Ret", "+=", "<STR_LIT>", ";"], "ground_truth": ["Ret", "+=", "<STR_LIT>", ";"], "File": "VETargetMachine", "Func": "computeDataLayout", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2509, "Length": 28, "Cover_Rate": 0.37333333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "fr30_num_arg_regs", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "int", "size", ";", "if", "(", "targetm", ".", "calls", ".", "must_pass_in_stack", "(", "mode", ",", "type", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "type", "&&", "mode", "==", "BLKmode", ")", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "else", "size", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "return", "(", "size", "+", "UNITS_PER_WORD", "-", "<NUM_LIT>", ")", "/", "UNITS_PER_WORD", ";"], "ground_truth": ["}"], "File": "fr304", "Func": "fr30_num_arg_regs", "Target": "fr30", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 2510, "Length": 65, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", "||", "RegInfo", "->", "hasStackRealignment", "(", "MF", ")", "||", "MFI", ".", "hasVarSizedObjects", "(", ")", "||", "MFI", ".", "isFrameAddressTaken", "(", ")", ";"], "ground_truth": ["}"], "File": "RISCVFrameLowering (2)", "Func": "hasFP", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2511, "Length": 34, "Cover_Rate": 0.4722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>MCCodeEmitter", "(", "MCII", ",", "Ctx", ")", ";"], "ground_truth": ["}"], "File": "P2MCCodeEmitter", "Func": "createP2MCCodeEmitter", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2512, "Length": 10, "Cover_Rate": 0.3225806451612903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isPICBase", "=", "false", ";", "for", "(", "MachineRegisterInfo", "::", "def_iterator", "I", "=", "MRI", ".", "def_begin", "(", "BaseReg", ")", ",", "E", "=", "MRI", ".", "def_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineInstr", "*", "DefMI", "=", "I", ".", "getOperand", "(", ")", ".", "getParent", "(", ")", ";", "if", "(", "DefMI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "assert", "(", "!", "isPICBase", "&&", "<STR_LIT>", ")", ";", "isPICBase", "=", "true", ";", "}", "return", "isPICBase", ";"], "ground_truth": ["}"], "File": "X86InstrInfo (2)", "Func": "regIsPICBase", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2513, "Length": 79, "Cover_Rate": 0.7383177570093458, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "qword", "si_ila", "(", "unsigned", "int", "imm", ")", "{"], "ground_truth": ["return", "(", "(", "qword", ")", "(", "vec_splat", "(", "(", "vec_uint4", ")", "(", "si_from_uint", "(", "imm", ")", ")", ",", "<NUM_LIT>", ")", ")", ")", ";"], "File": "si2vmx", "Func": "si_ila", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2514, "Length": 33, "Cover_Rate": 0.9705882352941176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint32x4_t", ")", "(", "__a", ">", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vcgtq_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2515, "Length": 11, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "TOYAsmBackend1", "Func": "fixupNeedsRelaxation", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2516, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "}", "case", "'q'", ":", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "}", "case", "'v'", ":", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "Subtarget", ".", "hasV60TOps", "(", ")", "&&", "UseHVX", "&&", "UseHVXDbl", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "else", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";"], "File": "HexagonISelLowering (2)", "Func": "getRegForInlineAsmConstraint", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2517, "Length": 169, "Cover_Rate": 0.465564738292011, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Size", "!=", "<NUM_LIT>", "&&", "Size", "!=", "<NUM_LIT>", ")", "return", "Opc", ";"], "ground_truth": ["if", "(", "Opc", "==", "G_SEXT", ")", "return", "Size", "==", "<NUM_LIT>", "?", "Opcodes", ".", "SEXT8", ":", "Opcodes", ".", "SEXT16", ";"], "File": "ARMInstructionSelector (2)", "Func": "selectSimpleExtOpc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2518, "Length": 32, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Chain2", "=", "N2", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Chain1", "==", "Chain2", ")", "return", "Chain1", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "SystemZISelLowering (2)2", "Func": "MergeInputChains", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2519, "Length": 25, "Cover_Rate": 0.5208333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "<ISA_LIT>RegisterInfo", "::", "getDwarfRegNum", "(", "unsigned", "RegNum", ",", "bool", "isEH", ")", "const", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "-", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "PIC16RegisterInfo", "Func": "getDwarfRegNum", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2520, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_ia32_scatterpfdps", "(", "__mask", ",", "(", "__v16si", ")", "__index", ",", "__addr", ",", "__scale", ",", "__hint", ")", ";"], "ground_truth": ["}"], "File": "avx512pfintrin", "Func": "_mm512_mask_prefetch_i32scatter_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2521, "Length": 17, "Cover_Rate": 0.3469387755102041, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "FrameIndexSDNode", "*", "FX", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", ";"], "ground_truth": ["R", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FX", "->", "getIndex", "(", ")", ",", "<STR_LIT>", ")", ";"], "File": "HexagonISelDAGToDAG19", "Func": "SelectAddrFI", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2522, "Length": 40, "Cover_Rate": 0.6451612903225806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineBasicBlock", "*", "MBB", ":", "CurLoop", "->", "getBlocks", "(", ")", ")", "{", "for", "(", "const", "MachineInstr", "&", "MI", ":", "MBB", "->", "instrs", "(", ")", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "true", ";", "}", "if", "(", "<ISA_LIT>InstrInfo", "::", "isMMIOAccess", "(", "MI", ")", ")", "{", "return", "true", ";", "}", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "defs", "(", ")", ")", "{", "assert", "(", "MO", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "MO", ".", "getReg", "(", ")", ".", "isPhysical", "(", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", "->", "getRegClass", "(", "MO", ".", "getReg", "(", ")", ")", ";", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "return", "true", ";", "}", "}", "}", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "TPCSoftwareLoopPipelining", "Func": "checkForProhibitingInstructions", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2523, "Length": 132, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutMI", ".", "addOperand", "(", "OutMI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "OutMI", ".", "addOperand", "(", "OutMI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "X86MCInstLower102", "Func": "LowerUnaryToTwoAddr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2524, "Length": 25, "Cover_Rate": 0.5681818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_packs_pu16", "(", "__m64", "__m1", ",", "__m64", "__m2", ")", "{"], "ground_truth": ["return", "(", "__m64", ")", "__builtin_ia32_packuswb", "(", "(", "__v4hi", ")", "__m1", ",", "(", "__v4hi", ")", "__m2", ")", ";"], "File": "mmintrin5", "Func": "_mm_packs_pu16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2525, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "D", "(", "<STR_LIT>", ",", "MemR", "(", "a", ",", "as", ")", ")", ";"], "ground_truth": ["}"], "File": "disassembler", "Func": "modr", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2526, "Length": 14, "Cover_Rate": 0.45161290322580644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ")", ":", "MCAsmBackend", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAsmBackend (2)", "Func": "AMDGPUAsmBackend", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2527, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "struct", "ix86_address", "parts", ";", "int", "ok", ";", "if", "(", "!", "TARGET_AVOID_LEA_FOR_ADDR", "||", "optimize_function_for_size_p", "(", "cfun", ")", ")", "return", "false", ";", "if", "(", "REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "||", "(", "SImode_address_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "VOIDmode", ")", "&&", "REG_P", "(", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ")", ")", ")", "return", "false", ";", "if", "(", "!", "ix86_ok_to_clobber_flags", "(", "insn", ")", ")", "return", "false", ";", "ok", "=", "ix86_decompose_address", "(", "operands", "[", "<NUM_LIT>", "]", ",", "&", "parts", ")", ";", "gcc_assert", "(", "ok", ")", ";", "if", "(", "(", "parts", ".", "base", "!=", "NULL_RTX", ")", "+", "(", "parts", ".", "index", "!=", "NULL_RTX", ")", "+", "(", "parts", ".", "disp", "!=", "NULL_RTX", ")", "+", "(", "parts", ".", "scale", ">", "<NUM_LIT>", ")", "<", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "parts", ".", "disp", "&&", "flag_pic", "&&", "!", "LEGITIMATE_PIC_OPERAND_P", "(", "parts", ".", "disp", ")", ")", "return", "false", ";", "regno0", "=", "true_regnum", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "regno1", "=", "INVALID_REGNUM", ";", "regno2", "=", "INVALID_REGNUM", ";", "if", "(", "parts", ".", "base", ")", "regno1", "=", "true_regnum", "(", "parts", ".", "base", ")", ";", "if", "(", "parts", ".", "index", ")", "regno2", "=", "true_regnum", "(", "parts", ".", "index", ")", ";"], "ground_truth": ["split_cost", "=", "<NUM_LIT>", ";"], "File": "i3864", "Func": "ix86_avoid_lea_for_addr", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2528, "Length": 197, "Cover_Rate": 0.5777126099706745, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetPassConfig", "*", "<ISA_LIT>TargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "<ISA_LIT>PassConfig", "(", "*", "this", ",", "PM", ")", ";"], "ground_truth": ["}"], "File": "MSP430TargetMachine", "Func": "createPassConfig", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2529, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "Opc", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "numArgs", ";", "++", "i", ")", "{", "MachineOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ";", "if", "(", "!", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "isImplicit", "(", ")", ")", ")", "MIB", ".", "addOperand", "(", "Op", ")", ";", "}", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "return", "BB", ";"], "ground_truth": ["}"], "File": "X86ISelLowering170", "Func": "EmitPCMP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2530, "Length": 116, "Cover_Rate": 0.43609022556390975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "}", "if", "(", "eatTerm", "(", "FuncName", ",", "<STR_LIT>", ")", ")", "F", ".", "Impl", "=", "std", "::", "make_unique", "<", "<ISA_LIT>MangledLibFunc", ">", "(", ")", ";"], "ground_truth": ["else", "F", ".", "Impl", "=", "std", "::", "make_unique", "<", "<ISA_LIT>UnmangledLibFunc", ">", "(", ")", ";"], "File": "AMDGPULibFunc (2)", "Func": "parse", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2531, "Length": 40, "Cover_Rate": 0.37735849056603776, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Arg1", "=", "Builder", ".", "CreateSelect", "(", "Builder", ".", "CreateICmpSLT", "(", "Arg1", ",", "MinC", ")", ",", "MinC", ",", "Arg1", ")", ";", "Arg0", "=", "Builder", ".", "CreateSelect", "(", "Builder", ".", "CreateICmpSGT", "(", "Arg0", ",", "MaxC", ")", ",", "MaxC", ",", "Arg0", ")", ";", "Arg1", "=", "Builder", ".", "CreateSelect", "(", "Builder", ".", "CreateICmpSGT", "(", "Arg1", ",", "MaxC", ")", ",", "MaxC", ",", "Arg1", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "PackMask", ";", "for", "(", "unsigned", "Lane", "=", "<NUM_LIT>", ";", "Lane", "!=", "NumLanes", ";", "++", "Lane", ")", "{", "for", "(", "unsigned", "Elt", "=", "<NUM_LIT>", ";", "Elt", "!=", "NumSrcEltsPerLane", ";", "++", "Elt", ")", "PackMask", ".", "push_back", "(", "Elt", "+", "(", "Lane", "*", "NumSrcEltsPerLane", ")", ")", ";", "for", "(", "unsigned", "Elt", "=", "<NUM_LIT>", ";", "Elt", "!=", "NumSrcEltsPerLane", ";", "++", "Elt", ")", "PackMask", ".", "push_back", "(", "Elt", "+", "(", "Lane", "*", "NumSrcEltsPerLane", ")", "+", "NumSrcElts", ")", ";", "}"], "ground_truth": ["auto", "*", "Shuffle", "=", "Builder", ".", "CreateShuffleVector", "(", "Arg0", ",", "Arg1", ",", "PackMask", ")", ";"], "File": "X86InstCombineIntrinsic", "Func": "simplifyX86pack", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2532, "Length": 155, "Cover_Rate": 0.32908704883227174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";"], "ground_truth": ["fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";"], "File": "nvptx2", "Func": "nvptx_file_start", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 2533, "Length": 21, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "emit_insn", "(", "gen_load_gotsi", "(", "tmp1", ",", "pic_offset_table_rtx", ",", "tmp2", ")", ")", ";", "dest", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "emit_insn", "(", "gen_add3_insn", "(", "dest", ",", "tmp1", ",", "tp", ")", ")", ";", "break", ";", "case", "TLS_MODEL_LOCAL_EXEC", ":", "tmp1", "=", "mips_get_tp", "(", ")", ";", "offset", "=", "mips_unspec_address", "(", "loc", ",", "SYMBOL_TPREL", ")", ";", "if", "(", "mips_split_p", "[", "SYMBOL_TPREL", "]", ")", "{", "tmp2", "=", "mips_unspec_offset_high", "(", "NULL", ",", "tmp1", ",", "loc", ",", "SYMBOL_TPREL", ")", ";", "dest", "=", "gen_rtx_LO_SUM", "(", "Pmode", ",", "tmp2", ",", "offset", ")", ";", "}", "else", "dest", "=", "expand_binop", "(", "Pmode", ",", "add_optab", ",", "tmp1", ",", "offset", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "return", "dest", ";"], "ground_truth": ["}"], "File": "mips4", "Func": "mips_legitimize_tls_address", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2534, "Length": 118, "Cover_Rate": 0.31466666666666665, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "GBZ80ISelLowering (2)", "Func": "getTargetNodeName", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2535, "Length": 54, "Cover_Rate": 0.3068181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "offset", ";", "addr_space_t", "as", "=", "DEFAULT_TLS_SEG_REG", ";", "rtx", "r", ";", "gcc_assert", "(", "flag_split_stack", ")", ";", "offset", "=", "TARGET_THREAD_SPLIT_STACK_OFFSET", ";", "gcc_unreachable", "(", ")", ";", "r", "=", "GEN_INT", "(", "offset", ")", ";", "r", "=", "gen_const_mem", "(", "Pmode", ",", "r", ")", ";", "set_mem_addr_space", "(", "r", ",", "as", ")", ";"], "ground_truth": ["return", "r", ";"], "File": "i386", "Func": "ix86_split_stack_guard", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2536, "Length": 50, "Cover_Rate": 0.8771929824561403, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "emitAddSub_rr", "(", "false", ",", "RetVT", ",", "LHSReg", ",", "RHSReg", ",", "true", ",", "WantResult", ")", ";"], "ground_truth": ["}"], "File": "AArch64FastISel18", "Func": "emitSubs_rr", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2537, "Length": 17, "Cover_Rate": 0.4857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "MCE", ")", "return", "false", ";", "int64_t", "Val", "=", "MCE", "->", "getValue", "(", ")", ";"], "ground_truth": ["int64_t", "Shift", "=", "Bits", "-", "<NUM_LIT>", ";"], "File": "AArch64AsmParser59", "Func": "isSImmScaled", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2538, "Length": 49, "Cover_Rate": 0.46226415094339623, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "l", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "GlobalValue", "::", "InternalLinkage", ":", "case", "GlobalValue", "::", "PrivateLinkage", ":", "case", "GlobalValue", "::", "LinkerPrivateLinkage", ":", "break", ";", "case", "GlobalValue", "::", "ExternalLinkage", ":", "O", "<<", "TAI", "->", "getGlobalDirective", "(", ")", "<<", "name", "<<", "<STR_LIT>", ";", "break", ";", "case", "GlobalValue", "::", "LinkOnceAnyLinkage", ":", "case", "GlobalValue", "::", "LinkOnceODRLinkage", ":", "case", "GlobalValue", "::", "WeakAnyLinkage", ":", "case", "GlobalValue", "::", "WeakODRLinkage", ":", "O", "<<", "TAI", "->", "getGlobalDirective", "(", ")", "<<", "name", "<<", "<STR_LIT>", ";", "O", "<<", "TAI", "->", "getWeakDefDirective", "(", ")", "<<", "name", "<<", "<STR_LIT>", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "BlackfinAsmPrinter1", "Func": "emitLinkage", "Target": "Blackfin", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2539, "Length": 96, "Cover_Rate": 0.8421052631578947, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SrcReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "Address", "Addr", ";", "if", "(", "!", "<ISA_LIT>ComputeAddress", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Addr", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "!", "<ISA_LIT>EmitStore", "(", "VT", ",", "SrcReg", ",", "Addr", ",", "cast", "<", "StoreInst", ">", "(", "I", ")", "->", "getAlignment", "(", ")", ")", ")", "return", "false", ";"], "File": "ARMFastISel (2)", "Func": "SelectStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2540, "Length": 57, "Cover_Rate": 0.41605839416058393, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "AARCH64_CHECK_BUILTIN_MODE", "(", "<NUM_LIT>", ",", "S", ")", ")", "return", "aarch64_builtin_decls", "[", "AARCH64_SIMD_BUILTIN_UNOP_clzv4si", "]", ";", "return", "NULL_TREE", ";", "}", "CASE_CFN_CTZ", ":", "{", "if", "(", "AARCH64_CHECK_BUILTIN_MODE", "(", "<NUM_LIT>", ",", "S", ")", ")", "return", "aarch64_builtin_decls", "[", "AARCH64_SIMD_BUILTIN_UNOP_ctzv2si", "]", ";", "else", "if", "(", "AARCH64_CHECK_BUILTIN_MODE", "(", "<NUM_LIT>", ",", "S", ")", ")", "return", "aarch64_builtin_decls", "[", "AARCH64_SIMD_BUILTIN_UNOP_ctzv4si", "]", ";", "return", "NULL_TREE", ";", "}", "(", "out_mode", "==", "N", "##", "Imode", "&&", "out_n", "==", "C", "\\", "&&", "in_mode", "==", "N", "##", "Fmode", "&&", "in_n", "==", "C", ")", "CASE_CFN_IFLOOR", ":", "CASE_CFN_LFLOOR", ":", "CASE_CFN_LLFLOOR", ":", "{", "enum", "aarch64_builtins", "builtin", ";", "if", "(", "AARCH64_CHECK_BUILTIN_MODE", "(", "<NUM_LIT>", ",", "D", ")", ")", "builtin", "=", "AARCH64_SIMD_BUILTIN_UNOP_lfloorv2dfv2di", ";", "else", "if", "(", "AARCH64_CHECK_BUILTIN_MODE", "(", "<NUM_LIT>", ",", "S", ")", ")", "builtin", "=", "AARCH64_SIMD_BUILTIN_UNOP_lfloorv4sfv4si", ";", "else", "if", "(", "AARCH64_CHECK_BUILTIN_MODE", "(", "<NUM_LIT>", ",", "S", ")", ")", "builtin", "=", "AARCH64_SIMD_BUILTIN_UNOP_lfloorv2sfv2si", ";", "else", "return", "NULL_TREE", ";", "return", "aarch64_builtin_decls", "[", "builtin", "]", ";", "}", "CASE_CFN_ICEIL", ":", "CASE_CFN_LCEIL", ":", "CASE_CFN_LLCEIL", ":", "{", "enum", "aarch64_builtins", "builtin", ";", "if", "(", "AARCH64_CHECK_BUILTIN_MODE", "(", "<NUM_LIT>", ",", "D", ")", ")", "builtin", "=", "AARCH64_SIMD_BUILTIN_UNOP_lceilv2dfv2di", ";", "else", "if", "(", "AARCH64_CHECK_BUILTIN_MODE", "(", "<NUM_LIT>", ",", "S", ")", ")", "builtin", "=", "AARCH64_SIMD_BUILTIN_UNOP_lceilv4sfv4si", ";"], "ground_truth": ["else", "if", "(", "AARCH64_CHECK_BUILTIN_MODE", "(", "<NUM_LIT>", ",", "S", ")", ")", "builtin", "=", "AARCH64_SIMD_BUILTIN_UNOP_lceilv2sfv2si", ";"], "File": "aarch64-builtins3", "Func": "aarch64_builtin_vectorized_function", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2541, "Length": 194, "Cover_Rate": 0.30793650793650795, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "bool", "IsConstantImm", "=", "evaluateConstantImm", "(", "getImm", "(", ")", ",", "Imm", ",", "VK", ")", ";", "bool", "IsValid", ";", "if", "(", "!", "IsConstantImm", ")", "IsValid", "=", "<ISA_LIT>AsmParser", "::", "classifySymbolRef", "(", "getImm", "(", ")", ",", "VK", ",", "Imm", ")", ";", "else", "IsValid", "=", "isShiftedUInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "Imm", ")", ";", "return", "IsValid", "&&", "VK", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ";"], "ground_truth": ["}"], "File": "RISCVAsmParser61", "Func": "isUImm13Lsb0", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2542, "Length": 70, "Cover_Rate": 0.7954545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Enabled", "=", "getConstant", "(", "MRI", ".", "getVRegDef", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", ";", "int64_t", "Done", "=", "getConstant", "(", "MRI", ".", "getVRegDef", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", ";", "int64_t", "VM", "=", "getConstant", "(", "MRI", ".", "getVRegDef", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", ";", "MachineInstr", "*", "Exp", "=", "buildEXP", "(", "TII", ",", "&", "I", ",", "Tgt", ",", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "VM", ",", "false", ",", "Enabled", ",", "Done", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "*", "Exp", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "const", "DebugLoc", "&", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "int64_t", "Tgt", "=", "getConstant", "(", "MRI", ".", "getVRegDef", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", ";"], "ground_truth": ["int64_t", "Enabled", "=", "getConstant", "(", "MRI", ".", "getVRegDef", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", ";"], "File": "AMDGPUInstructionSelector15", "Func": "selectG_INTRINSIC_W_SIDE_EFFECTS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2543, "Length": 211, "Cover_Rate": 0.3781362007168459, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "EmitDefCfaRegister", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "DebugLoc", "&", "dl", ",", "const", "TargetInstrInfo", "&", "TII", ",", "MachineFunction", "&", "MF", ",", "unsigned", "DRegNum", ")", "{"], "ground_truth": ["unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaRegister", "(", "nullptr", ",", "DRegNum", ")", ")", ";"], "File": "XCoreFrameLowering12", "Func": "EmitDefCfaRegister", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2544, "Length": 48, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>DAGToDAGISel", "(", "TargetMachine", "*", "TM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", ":"], "ground_truth": ["<ISA_LIT>DAGToDAGISel", "(", "TM", ",", "OptLevel", ")", "{"], "File": "AMDGPUISelDAGToDAG10", "Func": "R600DAGToDAGISel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2545, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>WinCOFFStreamer", "::", "EmitWinEHHandlerData", "(", "SMLoc", "Loc", ")", "{"], "ground_truth": ["MCStreamer", "::", "EmitWinEHHandlerData", "(", "Loc", ")", ";"], "File": "X86WinCOFFStreamer17", "Func": "EmitWinEHHandlerData", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2546, "Length": 16, "Cover_Rate": 0.3902439024390244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "bool", "isSingleUnscheduledSucc", "(", "SUnit", "*", "SU", ",", "SUnit", "*", "SU2", ")", "{", "if", "(", "SU", "->", "NumSuccsLeft", "==", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["for", "(", "auto", "&", "Succ", ":", "SU", "->", "Succs", ")", "{"], "File": "HexagonMachineScheduler (2)", "Func": "isSingleUnscheduledSucc", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2547, "Length": 36, "Cover_Rate": 0.5538461538461539, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setAttributeItem", "(", "Virtualization_use", ",", "AllowTZ", ",", "false", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<ISA_LIT>V6M", ":", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<ISA_LIT>V7A", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "ApplicationProfile", ",", "false", ")", ";", "setAttributeItem", "(", "<ISA_LIT>_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<ISA_LIT>V7R", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "RealTimeProfile", ",", "false", ")", ";", "setAttributeItem", "(", "<ISA_LIT>_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<ISA_LIT>V7M", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "MicroControllerProfile", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<ISA_LIT>V8A", ":", "case", "<STR_LIT>", "::", "<ISA_LIT>V8_1A", ":", "case", "<STR_LIT>", "::", "<ISA_LIT>V8_2A", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "ApplicationProfile", ",", "false", ")", ";", "setAttributeItem", "(", "<ISA_LIT>_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "setAttributeItem", "(", "MPextension_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "Virtualization_use", ",", "AllowTZVirtualization", ",", "false", ")", ";", "break", ";"], "ground_truth": ["case", "<STR_LIT>", "::", "<ISA_LIT>V8MBaseline", ":"], "File": "ARMELFStreamer12", "Func": "emitArchDefaultAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2548, "Length": 187, "Cover_Rate": 0.3431192660550459, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rbt_inorder_callback", "(", "t", ",", "subtree", "->", "left", ",", "fn", ")", ";", "(", "*", "fn", ")", "(", "subtree", "->", "str", ")", ";", "rbt_inorder_callback", "(", "t", ",", "subtree", "->", "right", ",", "fn", ")", ";"], "ground_truth": ["}"], "File": "rbtree", "Func": "rbt_inorder_callback", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2549, "Length": 33, "Cover_Rate": 0.4925373134328358, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Size", "=", "ScalarVT", ".", "getSizeInBits", "(", ")", ";", "if", "(", "Size", "==", "<NUM_LIT>", ")", "return", "ScalarVT", ".", "getSimpleVT", "(", ")", ";", "if", "(", "Size", "==", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "Size", "==", "<NUM_LIT>", "&&", "Subtarget", "->", "has16BitInsts", "(", ")", ")", "return", "VT", ".", "isInteger", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "SIISelLowering (2)3", "Func": "getRegisterTypeForCallingConv", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2550, "Length": 54, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDVTList", "getMemMemVTs", "(", "unsigned", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "return", "Op", "==", "<STR_LIT>", "?", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ":", "DAG", ".", "getVTList", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SystemZSelectionDAGInfo16", "Func": "getMemMemVTs", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2551, "Length": 34, "Cover_Rate": 0.8095238095238095, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Offset", "+=", "getOffsetOfLocalArea", "(", ")", ";", "}", "if", "(", "IsWin64Prologue", ")", "{", "assert", "(", "!", "MFI", ".", "hasCalls", "(", ")", "||", "(", "StackSize", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";", "uint64_t", "FrameSize", "=", "StackSize", "-", "SlotSize", ";", "if", "(", "<ISA_LIT>FI", "->", "getRestoreBasePointer", "(", ")", ")", "FrameSize", "+=", "SlotSize", ";", "uint64_t", "NumBytes", "=", "FrameSize", "-", "CSSize", ";", "uint64_t", "SEHFrameOffset", "=", "calculateSetFPREG", "(", "NumBytes", ")", ";", "if", "(", "FI", "&&", "FI", "==", "<ISA_LIT>FI", "->", "getFAIndex", "(", ")", ")", "return", "StackOffset", "::", "getFixed", "(", "-", "SEHFrameOffset", ")", ";", "FPDelta", "=", "FrameSize", "-", "SEHFrameOffset", ";", "assert", "(", "(", "!", "MFI", ".", "hasCalls", "(", ")", "||", "(", "FPDelta", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "}", "if", "(", "TRI", "->", "hasBasePointer", "(", "MF", ")", ")", "{", "assert", "(", "HasFP", "&&", "<STR_LIT>", ")", ";", "if", "(", "FI", "<", "<NUM_LIT>", ")", "{", "return", "StackOffset", "::", "getFixed", "(", "Offset", "+", "SlotSize", "+", "FPDelta", ")", ";", "}", "else", "{", "assert", "(", "isAligned", "(", "MFI", ".", "getObjectAlign", "(", "FI", ")", ",", "-", "(", "Offset", "+", "StackSize", ")", ")", ")", ";", "return", "StackOffset", "::", "getFixed", "(", "Offset", "+", "StackSize", ")", ";", "}", "}", "else", "if", "(", "TRI", "->", "hasStackRealignment", "(", "MF", ")", ")", "{", "if", "(", "FI", "<", "<NUM_LIT>", ")", "{", "return", "StackOffset", "::", "getFixed", "(", "Offset", "+", "SlotSize", "+", "FPDelta", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "X86FrameLowering26", "Func": "getFrameIndexReference", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2552, "Length": 218, "Cover_Rate": 0.436, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetELFStreamer", "::", "emitDirectiveOptionNoCapMode", "(", ")", "{"], "ground_truth": ["}"], "File": "RISCVELFStreamer8", "Func": "emitDirectiveOptionNoCapMode", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2553, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "D", "(", "<STR_LIT>", ",", "a", ",", "R", "(", "b", ")", ")", ";"], "ground_truth": ["}"], "File": "disassembler", "Func": "mov", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2554, "Length": 14, "Cover_Rate": 0.45161290322580644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>MCExpr", "*", "<ISA_LIT>MCExpr", "::", "create", "(", "const", "MCSymbol", "*", "Symbol", ",", "<ISA_LIT>MCExpr", "::", "<ISA_LIT>ExprKind", "Kind", ",", "MCContext", "&", "Ctx", ")", "{", "const", "MCSymbolRefExpr", "*", "MCSym", "=", "MCSymbolRefExpr", "::", "create", "(", "Symbol", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "Ctx", ")", ";"], "ground_truth": ["return", "new", "(", "Ctx", ")", "<ISA_LIT>MCExpr", "(", "Kind", ",", "MCSym", ")", ";"], "File": "SICMCExpr", "Func": "create", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2555, "Length": 52, "Cover_Rate": 0.9811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "<STR_LIT>", ",", "<NUM_LIT>", ">", "Params", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", "->", "defs", "(", ")", ")", "Returns", ".", "push_back", "(", "getType", "(", "MRI", ".", "getRegClass", "(", "MO", ".", "getReg", "(", ")", ")", ")", ")", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", "->", "explicit_uses", "(", ")", ")", "if", "(", "MO", ".", "isReg", "(", ")", ")", "Params", ".", "push_back", "(", "getType", "(", "MRI", ".", "getRegClass", "(", "MO", ".", "getReg", "(", ")", ")", ")", ")", ";", "if", "(", "<STR_LIT>", "(", "*", "MI", ")", ")", "Params", ".", "pop_back", "(", ")", ";", "MCSymbolWasm", "*", "WasmSym", "=", "cast", "<", "MCSymbolWasm", ">", "(", "Sym", ")", ";", "WasmSym", "->", "setReturns", "(", "std", "::", "move", "(", "Returns", ")", ")", ";", "WasmSym", "->", "setParams", "(", "std", "::", "move", "(", "Params", ")", ")", ";", "WasmSym", "->", "setIsFunction", "(", "true", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "WasmSym", ",", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TYPEINDEX", ",", "Ctx", ")", ";", "MCOp", "=", "MCOperand", "::", "createExpr", "(", "Expr", ")", ";", "break", ";", "}", "}", "}", "MCOp", "=", "MCOperand", "::", "createImm", "(", "MO", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_FPImmediate", ":", "{", "const", "ConstantFP", "*", "Imm", "=", "MO", ".", "getFPImm", "(", ")", ";", "if", "(", "Imm", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", ")", "MCOp", "=", "MCOperand", "::", "createFPImm", "(", "Imm", "->", "getValueAPF", "(", ")", ".", "convertToFloat", "(", ")", ")", ";", "else", "if", "(", "Imm", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", ")", "MCOp", "=", "MCOperand", "::", "createFPImm", "(", "Imm", "->", "getValueAPF", "(", ")", ".", "convertToDouble", "(", ")", ")", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "assert", "(", "MO", ".", "getTargetFlags", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["MCOp", "=", "LowerSymbolOperand", "(", "GetGlobalAddressSymbol", "(", "MO", ")", ",", "MO", ".", "getOffset", "(", ")", ",", "MO", ".", "getGlobal", "(", ")", "->", "getValueType", "(", ")", "->", "isFunctionTy", "(", ")", ")", ";"], "File": "WebAssemblyMCInstLower15", "Func": "Lower", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2556, "Length": 336, "Cover_Rate": 0.5153374233128835, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<ISA_LIT>AsmParser", "::", "classifySymbolRef", "(", "getImm", "(", ")", ",", "VK", ",", "Imm", ")", "&&", "(", "VK", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_CALL", "||", "VK", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_CALL_PLT", ")", ";"], "ground_truth": ["}"], "File": "RISCVAsmParser15", "Func": "isCallSymbol", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2557, "Length": 29, "Cover_Rate": 0.453125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCSubtargetInfo", ")", ";"], "ground_truth": ["}"], "File": "HexagonMCTargetDesc2", "Func": "LLVMInitializeHexagonTargetMC", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2558, "Length": 19, "Cover_Rate": 0.38, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "loongarch_global_symbol_noweak_p", "(", "const_rtx", "x", ")", "{", "if", "(", "LABEL_REF_P", "(", "x", ")", ")", "return", "false", ";", "const_tree", "decl", "=", "SYMBOL_REF_DECL", "(", "x", ")", ";", "if", "(", "!", "decl", ")", "return", "!", "SYMBOL_REF_LOCAL_P", "(", "x", ")", "||", "SYMBOL_REF_EXTERNAL_P", "(", "x", ")", ";"], "ground_truth": ["return", "DECL_P", "(", "decl", ")", "&&", "TREE_PUBLIC", "(", "decl", ")", ";"], "File": "loongarch", "Func": "loongarch_global_symbol_noweak_p", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2559, "Length": 53, "Cover_Rate": 0.9814814814814815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ModulePass", "*", "create<ISA_LIT>ClonerPass", "(", ")", "{", "return", "new", "<ISA_LIT>Cloner", "(", ")", ";"], "ground_truth": ["}"], "File": "PIC16Cloner", "Func": "createPIC16ClonerPass", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2560, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCInstPrinter", "*", "create<ISA_LIT>MCInstPrinter", "(", "const", "Target", "&", "T", ",", "unsigned", "SyntaxVariant", ",", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{"], "ground_truth": ["if", "(", "SyntaxVariant", "==", "<NUM_LIT>", ")", "return", "new", "<ISA_LIT>InstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", ";"], "File": "OR1KMCTargetDesc", "Func": "createOR1KMCInstPrinter", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2561, "Length": 51, "Cover_Rate": 0.9272727272727272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "*", "getSubtargetImpl", "(", ")", "const", "override", "{", "return", "&", "Subtarget", ";"], "ground_truth": ["}"], "File": "PPCTargetMachine", "Func": "getSubtargetImpl", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2562, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cvt_roundsd_ss", "(", "__m128", "__A", ",", "__m128d", "__B", ",", "const", "int", "__R", ")", "{"], "ground_truth": ["return", "(", "__m128", ")", "__builtin_ia32_cvtsd2ss_round", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v2df", ")", "__B", ",", "__R", ")", ";"], "File": "avx512fintrin", "Func": "_mm_cvt_roundsd_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2563, "Length": 45, "Cover_Rate": 0.9782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Filler", "(", "TargetMachine", "&", "tm", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "TM", "(", "tm", ")", ",", "TII", "(", "tm", ".", "getInstrInfo", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "DelaySlotFiller", "Func": "Filler", "Target": "AZPR", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2564, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsO32", "(", ")", "const", "{"], "ground_truth": ["return", "ThisABI", "==", "ABI", "::", "O32", ";"], "File": "MipsABIInfo (2)", "Func": "IsO32", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2565, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ELF<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ",", "uint8_t", "_OSABI", ",", "StringRef", "CPU", ")", ":", "<ISA_LIT>AsmBackend", "(", "T", ",", "CPU", ")", ",", "OSABI", "(", "_OSABI", ")", "{"], "ground_truth": ["}"], "File": "X86AsmBackend1", "Func": "ELFX86AsmBackend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2566, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getMinNumVGPRs", "(", "unsigned", "WavesPerEU", ")", "const", "{"], "ground_truth": ["return", "<STR_LIT>", "::", "getMinNumVGPRs", "(", "MCSubtargetInfo", "::", "getFeatureBits", "(", ")", ",", "WavesPerEU", ")", ";"], "File": "AMDGPUSubtarget", "Func": "getMinNumVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2567, "Length": 22, "Cover_Rate": 0.88, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", ")", "{", "uint64_t", "Val", "=", "cast", "<", "ConstantSDNode", ">", "(", "Node", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "!", "<STR_LIT>", "(", "Val", ")", "&&", "!", "<STR_LIT>", "(", "Val", ")", "&&", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Val", ")", ")", "{", "splitLargeImmediate", "(", "<STR_LIT>", ",", "Node", ",", "SDValue", "(", ")", ",", "Val", "-", "uint32_t", "(", "Val", ")", ",", "uint32_t", "(", "Val", ")", ")", ";", "return", ";", "}", "}", "break", ";", "case", "<STR_LIT>", ":", "{", "SDValue", "Op0", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "(", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Op0", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "||", "(", "Subtarget", "->", "hasLoadStoreOnCond2", "(", ")", "&&", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "isInteger", "(", ")", "&&", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "cast", "<", "ConstantSDNode", ">", "(", "Op1", ")", "->", "getSExtValue", "(", ")", ")", "&&", "!", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "cast", "<", "ConstantSDNode", ">", "(", "Op0", ")", "->", "getSExtValue", "(", ")", ")", ")", ")", ")", "{", "SDValue", "CCValid", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "CCMask", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "uint64_t", "ConstCCValid", "=", "cast", "<", "ConstantSDNode", ">", "(", "CCValid", ".", "getNode", "(", ")", ")", "->", "getZExtValue", "(", ")", ";", "uint64_t", "ConstCCMask", "=", "cast", "<", "ConstantSDNode", ">", "(", "CCMask", ".", "getNode", "(", ")", ")", "->", "getZExtValue", "(", ")", ";", "CCMask", "=", "CurDAG", "->", "getConstant", "(", "ConstCCValid", "^", "ConstCCMask", ",", "SDLoc", "(", "Node", ")", ",", "CCMask", ".", "getValueType", "(", ")", ")", ";", "SDValue", "Op4", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDNode", "*", "UpdatedNode", "=", "CurDAG", "->", "UpdateNodeOperands", "(", "Node", ",", "Op1", ",", "Op0", ",", "CCValid", ",", "CCMask", ",", "Op4", ")", ";", "if", "(", "UpdatedNode", "!=", "Node", ")", "{", "ReplaceNode", "(", "Node", ",", "UpdatedNode", ")", ";", "Node", "=", "UpdatedNode", ";", "}", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "EVT", "VT", "=", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "unsigned", "ElemBitSize", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "ElemBitSize", "==", "<NUM_LIT>", ")", "{", "if", "(", "tryGather", "(", "Node", ",", "<STR_LIT>", ")", ")", "return", ";", "}", "else", "if", "(", "ElemBitSize", "==", "<NUM_LIT>", ")", "{", "if", "(", "tryGather", "(", "Node", ",", "<STR_LIT>", ")", ")", "return", ";", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "auto", "*", "BVN", "=", "cast", "<", "BuildVectorSDNode", ">", "(", "Node", ")", ";", "<ISA_LIT>VectorConstantInfo", "VCI", "(", "BVN", ")", ";", "if", "(", "VCI", ".", "isVectorConstantLegal", "(", "*", "Subtarget", ")", ")", "{", "loadVectorConstant", "(", "VCI", ",", "Node", ")", ";", "return", ";", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "APFloat", "Imm", "=", "cast", "<", "ConstantFPSDNode", ">", "(", "Node", ")", "->", "getValueAPF", "(", ")", ";", "if", "(", "Imm", ".", "isZero", "(", ")", "||", "Imm", ".", "isNegZero", "(", ")", ")", "break", ";"], "ground_truth": ["<ISA_LIT>VectorConstantInfo", "VCI", "(", "Imm", ")", ";"], "File": "SystemZISelDAGToDAG12", "Func": "Select", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2568, "Length": 490, "Cover_Rate": 0.45202952029520294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "Op", ")", ";", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "ScaleOp", ")", ";", "assert", "(", "C", "&&", "<STR_LIT>", ")", ";", "SDValue", "Scale", "=", "DAG", ".", "getTargetConstant", "(", "C", "->", "getZExtValue", "(", ")", ",", "<STR_LIT>", ")", ";", "SDValue", "Disp", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Segment", "=", "DAG", ".", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["EVT", "MaskVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "Index", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ")", ";"], "File": "X86ISelLowering163", "Func": "getMScatterNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2569, "Length": 83, "Cover_Rate": 0.40096618357487923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "use<ISA_LIT>PostRASchedStrategy", "(", ")", "const", "{", "return", "Use<ISA_LIT>PostRASchedStrategy", ";"], "ground_truth": ["}"], "File": "PPCSubtarget12", "Func": "usePPCPostRASchedStrategy", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2570, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "i", ")", ";", "rtx_insn", "*", "insn", "=", "emit_insn", "(", "gen_frame_load", "(", "reg", ",", "ptr_reg", ",", "offset", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "add_reg_note", "(", "insn", ",", "REG_CFA_RESTORE", ",", "reg", ")", ";", "}", "offset", "+=", "reg_size", ";", "}", "if", "(", "bitmap_bit_p", "(", "components", ",", "<NUM_LIT>", ")", ")", "{", "int", "offset", "=", "info", "->", "lr_save_offset", ";", "if", "(", "info", "->", "push_p", ")", "offset", "+=", "info", "->", "total_size", ";", "rtx", "reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "rtx_insn", "*", "insn", "=", "emit_insn", "(", "gen_frame_load", "(", "reg", ",", "ptr_reg", ",", "offset", ")", ")", ";", "rtx", "lr", "=", "gen_rtx_REG", "(", "Pmode", ",", "LR_REGNO", ")", ";", "insn", "=", "emit_move_insn", "(", "lr", ",", "reg", ")", ";"], "ground_truth": ["RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";"], "File": "rs60006", "Func": "rs6000_emit_epilogue_components", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2571, "Length": 129, "Cover_Rate": 0.5733333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TM", "->", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "Aggressive", "&&", "EnableGEPOpt", ")", "{", "addPass", "(", "createSeparateConstOffsetFromGEPPass", "(", "TM", ",", "true", ")", ")", ";"], "ground_truth": ["addPass", "(", "createEarlyCSEPass", "(", ")", ")", ";"], "File": "PPCTargetMachine27", "Func": "addIRPasses", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2572, "Length": 32, "Cover_Rate": 0.49230769230769234, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "ES", "=", "DAG", ".", "getTargetExternalSymbol", "(", "tmpName", ",", "<STR_LIT>", ")", ";", "SDValue", "BS", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "RetVal", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumRet", ";", "++", "i", ")", "{", "RetVal", "=", "Outs", "[", "i", "]", ".", "Val", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "RetVal", ",", "ES", ",", "BS", ",", "DAG", ".", "getConstant", "(", "i", ",", "<STR_LIT>", ")", ")", ";", "}"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ")", ";"], "File": "PIC16ISelLowering3", "Func": "LowerReturn", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2573, "Length": 96, "Cover_Rate": 0.44651162790697674, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AsmPrinter", "::", "runOnMachineFunction", "(", "MF", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "KudeyarAsmPrinter", "Func": "runOnMachineFunction", "Target": "Kudeyar", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2574, "Length": 10, "Cover_Rate": 0.3125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "assert", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", ";", "unsigned", "AmountReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "Def", "=", "MRI", "->", "getUniqueVRegDef", "(", "AmountReg", ")", ";"], "ground_truth": ["while", "(", "Def", "&&", "Def", "->", "isCopy", "(", ")", "&&", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "Def", "=", "MRI", "->", "getUniqueVRegDef", "(", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";"], "File": "X86WinAllocaExpander1", "Func": "getWinAllocaAmount", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2575, "Length": 97, "Cover_Rate": 0.5705882352941176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "(", "*", "targetm", ".", "asm_out", ".", "internal_label", ")", "(", "file", ",", "<STR_LIT>", ",", "CODE_LABEL_NUMBER", "(", "lab", ")", ")", ";", "for", "(", "idx", "=", "<NUM_LIT>", ";", "idx", "<", "vlen", ";", "idx", "++", ")", "{", "ASM_OUTPUT_ADDR_VEC_ELT", "(", "file", ",", "CODE_LABEL_NUMBER", "(", "XEXP", "(", "XVECEXP", "(", "body", ",", "<NUM_LIT>", ",", "idx", ")", ",", "<NUM_LIT>", ")", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "alpha3", "Func": "unicosmk_output_addr_vec", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2576, "Length": 57, "Cover_Rate": 0.5588235294117647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "Thumb2SizeReduction14", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2577, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "insertOutlinerEpilogue", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineFunction", "&", "MF", ",", "bool", "IsTailCall", ")", "const", "{", "if", "(", "IsTailCall", ")", "return", ";"], "ground_truth": ["MachineInstr", "*", "retq", "=", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ";"], "File": "X86InstrInfo114", "Func": "insertOutlinerEpilogue", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2578, "Length": 42, "Cover_Rate": 0.7241379310344828, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "SDValue", "Elt0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "EltVT", ",", "Vec", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Idx", ")", ";", "SDValue", "Elt1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "EltVT", ",", "Vec", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Idx", ")", ";", "DCI", ".", "AddToWorklist", "(", "Elt0", ".", "getNode", "(", ")", ")", ";", "DCI", ".", "AddToWorklist", "(", "Elt1", ".", "getNode", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "SL", ",", "EltVT", ",", "Elt0", ",", "Elt1", ",", "Vec", "->", "getFlags", "(", ")", ")", ";", "}", "}", "}", "if", "(", "!", "DCI", ".", "isBeforeLegalize", "(", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "VecSize", "=", "VecVT", ".", "getSizeInBits", "(", ")", ";", "unsigned", "EltSize", "=", "EltVT", ".", "getSizeInBits", "(", ")", ";", "auto", "*", "Idx", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "isa", "<", "MemSDNode", ">", "(", "Vec", ")", "&&", "EltSize", "<=", "<NUM_LIT>", "&&", "EltVT", ".", "isByteSized", "(", ")", "&&", "VecSize", ">", "<NUM_LIT>", "&&", "VecSize", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "Idx", ")", "{", "EVT", "NewVT", "=", "getEquivalentMemType", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VecVT", ")", ";", "unsigned", "BitIndex", "=", "Idx", "->", "getZExtValue", "(", ")", "*", "EltSize", ";", "unsigned", "EltIdx", "=", "BitIndex", "/", "<NUM_LIT>", ";"], "ground_truth": ["unsigned", "LeftoverBitIdx", "=", "BitIndex", "%", "<NUM_LIT>", ";"], "File": "SIISelLowering147", "Func": "performExtractVectorEltCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2579, "Length": 228, "Cover_Rate": 0.3392857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getVectorNumElements", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "return", "isUndefOrEqual", "(", "N", "->", "getMaskElt", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "&&", "isUndefOrEqual", "(", "N", "->", "getMaskElt", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "&&", "isUndefOrEqual", "(", "N", "->", "getMaskElt", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "&&", "isUndefOrEqual", "(", "N", "->", "getMaskElt", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering144", "Func": "isMOVHLPSMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2580, "Length": 68, "Cover_Rate": 0.8717948717948718, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCDisassembler", "(", "STI", ")", ",", "fMode", "(", "mode", ")", "{"], "ground_truth": ["}"], "File": "X86Disassembler37", "Func": "X86GenericDisassembler", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2581, "Length": 11, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "DstReg", "=", "LEA", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "AddrDispOp", "=", "<NUM_LIT>", "+", "<STR_LIT>", ";"], "ground_truth": ["return", "SrcReg", "==", "DstReg", "&&", "LEA", ".", "getOperand", "(", "<NUM_LIT>", "+", "<STR_LIT>", ")", ".", "getReg", "(", ")", "==", "<NUM_LIT>", "&&", "LEA", ".", "getOperand", "(", "<NUM_LIT>", "+", "<STR_LIT>", ")", ".", "getReg", "(", ")", "==", "<NUM_LIT>", "&&", "LEA", ".", "getOperand", "(", "AddrDispOp", ")", ".", "isImm", "(", ")", "&&", "(", "LEA", ".", "getOperand", "(", "AddrDispOp", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", "||", "LEA", ".", "getOperand", "(", "AddrDispOp", ")", ".", "getImm", "(", ")", "==", "-", "<NUM_LIT>", ")", ";"], "File": "X86FixupLEAs", "Func": "isLEASimpleIncOrDec", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2582, "Length": 96, "Cover_Rate": 0.732824427480916, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "ParseBFI", "(", "SDNode", "*", "N", ",", "APInt", "&", "ToMask", ",", "APInt", "&", "FromMask", ")", "{", "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "SDValue", "From", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "ToMask", "=", "~", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getAPIntValue", "(", ")", ";", "FromMask", "=", "APInt", "::", "getLowBitsSet", "(", "ToMask", ".", "getBitWidth", "(", ")", ",", "ToMask", ".", "countPopulation", "(", ")", ")", ";", "if", "(", "From", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isa", "<", "ConstantSDNode", ">", "(", "From", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "APInt", "Shift", "=", "cast", "<", "ConstantSDNode", ">", "(", "From", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getAPIntValue", "(", ")", ";", "assert", "(", "Shift", ".", "getLimitedValue", "(", ")", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "FromMask", "<<=", "Shift", ".", "getLimitedValue", "(", "<NUM_LIT>", ")", ";", "From", "=", "From", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "return", "From", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "ParseBFI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2583, "Length": 157, "Cover_Rate": 0.9751552795031055, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nunits", "/", "<NUM_LIT>", ";", "i", "++", ")", "RTVEC_ELT", "(", "v", ",", "i", ")", "=", "GEN_INT", "(", "base", "+", "i", ")", ";", "t1", "=", "gen_rtx_PARALLEL", "(", "mode", ",", "v", ")", ";"], "ground_truth": ["return", "t1", ";"], "File": "aarch64", "Func": "aarch64_simd_vect_par_cnst_half", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2584, "Length": 41, "Cover_Rate": 0.38317757009345793, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Res", ";", "if", "(", "CP", "->", "isMachineConstantPoolEntry", "(", ")", ")", "{", "Res", "=", "DAG", ".", "getTargetConstantPool", "(", "CP", "->", "getMachineCPVal", "(", ")", ",", "PtrVT", ",", "CP", "->", "getAlignment", "(", ")", ")", ";", "}", "else", "{", "Res", "=", "DAG", ".", "getTargetConstantPool", "(", "CP", "->", "getConstVal", "(", ")", ",", "PtrVT", ",", "CP", "->", "getAlignment", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "XCoreISelLowering17", "Func": "LowerConstantPool", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2585, "Length": 58, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "CondReg", ";", "bool", "Inverted", ";", "std", "::", "tie", "(", "CondReg", ",", "Inverted", ")", "=", "getCondOrInverseInReg", "(", "TestMBB", ",", "TestPos", ",", "TestLoc", ",", "Cond", ",", "CondRegs", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "CMovI", ".", "getParent", "(", ")", ";", "insertTest", "(", "MBB", ",", "CMovI", ".", "getIterator", "(", ")", ",", "CMovI", ".", "getDebugLoc", "(", ")", ",", "CondReg", ")", ";"], "ground_truth": ["auto", "&", "CMovRC", "=", "*", "MRI", "->", "getRegClass", "(", "CMovI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";"], "File": "X86FlagsCopyLowering", "Func": "rewriteCMov", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2586, "Length": 79, "Cover_Rate": 0.41798941798941797, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TARGET_LINK_STACK", ")", "return", ";", "get_ppc476_thunk_name", "(", "name", ")", ";", "decl", "=", "build_decl", "(", "BUILTINS_LOCATION", ",", "FUNCTION_DECL", ",", "get_identifier", "(", "name", ")", ",", "build_function_type_list", "(", "void_type_node", ",", "NULL_TREE", ")", ")", ";", "DECL_RESULT", "(", "decl", ")", "=", "build_decl", "(", "BUILTINS_LOCATION", ",", "RESULT_DECL", ",", "NULL_TREE", ",", "void_type_node", ")", ";", "TREE_PUBLIC", "(", "decl", ")", "=", "<NUM_LIT>", ";", "TREE_STATIC", "(", "decl", ")", "=", "<NUM_LIT>", ";", "if", "(", "USE_HIDDEN_LINKONCE", ")", "{", "cgraph_node", "::", "create", "(", "decl", ")", "->", "set_comdat_group", "(", "DECL_ASSEMBLER_NAME", "(", "decl", ")", ")", ";", "targetm", ".", "asm_out", ".", "unique_section", "(", "decl", ",", "<NUM_LIT>", ")", ";", "switch_to_section", "(", "get_named_section", "(", "decl", ",", "NULL", ",", "<NUM_LIT>", ")", ")", ";", "DECL_WEAK", "(", "decl", ")", "=", "<NUM_LIT>", ";", "ASM_WEAKEN_DECL", "(", "asm_out_file", ",", "decl", ",", "name", ",", "<NUM_LIT>", ")", ";", "targetm", ".", "asm_out", ".", "globalize_label", "(", "asm_out_file", ",", "name", ")", ";", "targetm", ".", "asm_out", ".", "assemble_visibility", "(", "decl", ",", "VISIBILITY_HIDDEN", ")", ";", "ASM_DECLARE_FUNCTION_NAME", "(", "asm_out_file", ",", "name", ",", "decl", ")", ";", "}", "else", "{"], "ground_truth": ["switch_to_section", "(", "text_section", ")", ";"], "File": "rs60004", "Func": "rs6000_code_end", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2587, "Length": 163, "Cover_Rate": 0.649402390438247, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "false", ";", "}", "}", "if", "(", "FrameIndexSDNode", "*", "FIN", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Addr", ")", ")", "{", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FIN", "->", "getIndex", "(", ")", ",", "ValTy", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "ValTy", ")", ";", "return", "true", ";", "}", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Base", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Offset", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "PIC_", ")", "{", "if", "(", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "return", "false", ";", "}", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Addr", ")", ")", "{", "ConstantSDNode", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "CN", "->", "getSExtValue", "(", ")", ")", ")", "{"], "ground_truth": ["if", "(", "FrameIndexSDNode", "*", "FIN", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FIN", "->", "getIndex", "(", ")", ",", "ValTy", ")", ";"], "File": "Cpu0ISelDAGToDAG4", "Func": "SelectAddr", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2588, "Length": 204, "Cover_Rate": 0.5698324022346368, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OperandMatchResultTy", "parseFP64", "(", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "return", "parseRegister", "(", "Operands", ",", "RegFP", ",", "<STR_LIT>", ",", "FP64Reg", ")", ";"], "ground_truth": ["}"], "File": "SystemZAsmParser10", "Func": "parseFP64", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2589, "Length": 25, "Cover_Rate": 0.9259259259259259, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerHvxBuildVector", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "const", "SDLoc", "&", "dl", "(", "Op", ")", ";", "MVT", "VecTy", "=", "ty", "(", "Op", ")", ";", "unsigned", "Size", "=", "Op", ".", "getNumOperands", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "Size", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "Op", ".", "getOperand", "(", "i", ")", ")", ";", "if", "(", "VecTy", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "*", "Subtarget", ".", "getVectorLength", "(", ")", ")", "{", "ArrayRef", "<", "SDValue", ">", "A", "(", "Ops", ")", ";", "MVT", "SingleTy", "=", "typeSplit", "(", "VecTy", ")", ".", "first", ";", "SDValue", "V0", "=", "buildHvxVectorReg", "(", "A", ".", "take_front", "(", "Size", "/", "<NUM_LIT>", ")", ",", "dl", ",", "SingleTy", ",", "DAG", ")", ";", "SDValue", "V1", "=", "buildHvxVectorReg", "(", "A", ".", "drop_front", "(", "Size", "/", "<NUM_LIT>", ")", ",", "dl", ",", "SingleTy", ",", "DAG", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VecTy", ",", "V0", ",", "V1", ")", ";", "}", "if", "(", "VecTy", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", "return", "buildHvxVectorPred", "(", "Ops", ",", "dl", ",", "VecTy", ",", "DAG", ")", ";", "if", "(", "VecTy", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "NewOps", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "Size", ";", "i", "++", ")", "NewOps", ".", "push_back", "(", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Ops", "[", "i", "]", ")", ")", ";", "SDValue", "T0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "tyVector", "(", "VecTy", ",", "<STR_LIT>", ")", ",", "NewOps", ")", ";", "return", "DAG", ".", "getBitcast", "(", "tyVector", "(", "VecTy", ",", "<STR_LIT>", ")", ",", "T0", ")", ";", "}"], "ground_truth": ["return", "buildHvxVectorReg", "(", "Ops", ",", "dl", ",", "VecTy", ",", "DAG", ")", ";"], "File": "HexagonISelLoweringHVX (2)", "Func": "LowerHvxBuildVector", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2590, "Length": 289, "Cover_Rate": 0.9506578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "DBGSCHED", "(", "dbgs", "(", ")", ",", "MI", ")", "<<", "<STR_LIT>", "<<", "<ISA_LIT>InstrInfo", "::", "getUnitStrings", "(", ")", "[", "unit", "]", "<<", "<STR_LIT>", ")", ";", "udx", "=", "getUnitIndex", "(", "side", ",", "unit", ")", ";", "break", ";", "}", "}", "if", "(", "desc", ".", "TSFlags", "&", "<STR_LIT>", ")", "{", "xuse", "=", "(", "side", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "{", "std", "::", "set", "<", "const", "TargetRegisterClass", "*", ">", "RCs", "=", "getOperandRCs", "(", "MI", ")", ";", "if", "(", "RCs", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "xuse", "=", "(", "side", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "DEBUG", "(", "DBGSCHED", "(", "dbgs", "(", ")", ",", "MI", ")", "<<", "<STR_LIT>", "<<", "(", "xuse", "?", "getExtraStr", "(", "xuse", ")", ":", "<STR_LIT>", ")", "<<", "<STR_LIT>", ")", ";", "}", "else", "{", "udx", "=", "getUnitIndex", "(", "SU", ")", ";", "xuse", "=", "getExtraUse", "(", "SU", ")", ";", "}", "assert", "(", "udx", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "Hzd", "->", "isUnitBusy", "(", "udx", ")", ")", "{"], "File": "TMS320C64XHazardRecognizer", "Func": "ScheduleOnSide", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 2591, "Length": 164, "Cover_Rate": 0.4079601990049751, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Shape", "(", "ShapeKind", "KindInit", ")", ":", "Id", "(", "-", "<NUM_LIT>", ")", ",", "Next", "(", "nullptr", ")", ",", "Kind", "(", "KindInit", ")", "{"], "ground_truth": ["}"], "File": "Relooper1", "Func": "Shape", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2592, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isIntS16Immediate", "(", "cast", "<", "ConstantSDNode", ">", "(", "N", ")", ",", "Imm", ")", ")", ";"], "ground_truth": ["}"], "File": "SPUISelDAGToDAG1", "Func": "isIntS16Immediate", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2593, "Length": 25, "Cover_Rate": 0.6410256410256411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "LRSavedOnEntry", ")", "{", "MachineLocation", "CSDst", "(", "MachineLocation", "::", "VirtualFP", ",", "<NUM_LIT>", ")", ";", "MachineLocation", "CSSrc", "(", "<STR_LIT>", ")", ";", "Moves", ".", "push_back", "(", "MachineMove", "(", "FrameLabel", ",", "CSDst", ",", "CSSrc", ")", ")", ";", "}", "}", "if", "(", "saveLR", ")", "{", "int", "LRSpillOffset", "=", "MFI", "->", "getObjectOffset", "(", "XFI", "->", "getLRSpillSlot", "(", ")", ")", ";", "storeToStack", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ",", "LRSpillOffset", "+", "FrameSize", "*", "<NUM_LIT>", ",", "dl", ")", ";", "MBB", ".", "addLiveIn", "(", "<STR_LIT>", ")", ";", "if", "(", "emitFrameMoves", ")", "{", "MCSymbol", "*", "SaveLRLabel", "=", "MMI", "->", "getContext", "(", ")", ".", "CreateTempSymbol", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addSym", "(", "SaveLRLabel", ")", ";", "MachineLocation", "CSDst", "(", "MachineLocation", "::", "VirtualFP", ",", "LRSpillOffset", ")", ";", "MachineLocation", "CSSrc", "(", "<STR_LIT>", ")", ";", "MMI", "->", "getFrameMoves", "(", ")", ".", "push_back", "(", "MachineMove", "(", "SaveLRLabel", ",", "CSDst", ",", "CSSrc", ")", ")", ";", "}", "}", "}", "if", "(", "FP", ")", "{", "int", "FPSpillOffset", "=", "MFI", "->", "getObjectOffset", "(", "XFI", "->", "getFPSpillSlot", "(", ")", ")", ";", "storeToStack", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ",", "FPSpillOffset", "+", "FrameSize", "*", "<NUM_LIT>", ",", "dl", ")", ";", "MBB", ".", "addLiveIn", "(", "<STR_LIT>", ")", ";", "if", "(", "emitFrameMoves", ")", "{", "MCSymbol", "*", "SaveR10Label", "=", "MMI", "->", "getContext", "(", ")", ".", "CreateTempSymbol", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addSym", "(", "SaveR10Label", ")", ";", "MachineLocation", "CSDst", "(", "MachineLocation", "::", "VirtualFP", ",", "FPSpillOffset", ")", ";", "MachineLocation", "CSSrc", "(", "<STR_LIT>", ")", ";", "MMI", "->", "getFrameMoves", "(", ")", ".", "push_back", "(", "MachineMove", "(", "SaveR10Label", ",", "CSDst", ",", "CSSrc", ")", ")", ";", "}", "unsigned", "FramePtr", "=", "<STR_LIT>", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "FramePtr", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "if", "(", "emitFrameMoves", ")", "{", "MCSymbol", "*", "FrameLabel", "=", "MMI", "->", "getContext", "(", ")", ".", "CreateTempSymbol", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addSym", "(", "FrameLabel", ")", ";", "MachineLocation", "SPDst", "(", "FramePtr", ")", ";", "MachineLocation", "SPSrc", "(", "MachineLocation", "::", "VirtualFP", ")", ";", "MMI", "->", "getFrameMoves", "(", ")", ".", "push_back", "(", "MachineMove", "(", "FrameLabel", ",", "SPDst", ",", "SPSrc", ")", ")", ";", "}", "}", "if", "(", "emitFrameMoves", ")", "{", "std", "::", "vector", "<", "MachineMove", ">", "&", "Moves", "=", "MMI", "->", "getFrameMoves", "(", ")", ";"], "ground_truth": ["std", "::", "vector", "<", "std", "::", "pair", "<", "MCSymbol", "*", ",", "CalleeSavedInfo", ">", ">", "&", "SpillLabels", "=", "XFI", "->", "getSpillLabels", "(", ")", ";"], "File": "XCoreRegisterInfo2", "Func": "emitPrologue", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2594, "Length": 420, "Cover_Rate": 0.46306504961411243, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isFrameLoadOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "if", "(", "isFrameOperand", "(", "MI", ",", "<NUM_LIT>", ",", "FrameIndex", ")", ")", "return", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "X86InstrInfo134", "Func": "isLoadFromStackSlot", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2595, "Length": 37, "Cover_Rate": 0.6851851851851852, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "getReg", "(", ")", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", "+", "getReg", "(", ")", "-", "<STR_LIT>", ")", ")", ";"], "File": "AArch64AsmParser (2)1", "Func": "addVectorReg64Operands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2596, "Length": 42, "Cover_Rate": 0.6885245901639344, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "words", "=", "(", "bytes", "+", "UNITS_PER_WORD", "-", "<NUM_LIT>", ")", "/", "UNITS_PER_WORD", ";", "int", "arg_num", "=", "*", "cum", ";", "int", "ret", ";", "arg_num", "=", "ROUND_ADVANCE_CUM", "(", "arg_num", ",", "mode", ",", "type", ")", ";"], "ground_truth": ["ret", "=", "GPR_REST_ARG_REGS", "(", "arg_num", ")", ";"], "File": "arc4", "Func": "arc_arg_partial_bytes", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2597, "Length": 40, "Cover_Rate": 0.37383177570093457, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addu32MustExtOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "addImmOperands", "(", "Inst", ",", "N", ")", ";"], "ground_truth": ["}"], "File": "HexagonAsmParser (2)", "Func": "addu32MustExtOperands", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2598, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "mips_get_unaligned_mem", "(", "&", "src", ",", "width", ",", "bitpos", ",", "&", "left", ",", "&", "right", ")", ")", "return", "false", ";", "temp", "=", "gen_reg_rtx", "(", "GET_MODE", "(", "dest", ")", ")", ";", "if", "(", "GET_MODE", "(", "dest", ")", "==", "DImode", ")", "{", "emit_insn", "(", "gen_mov_ldl", "(", "temp", ",", "src", ",", "left", ")", ")", ";", "emit_insn", "(", "gen_mov_ldr", "(", "dest", ",", "copy_rtx", "(", "src", ")", ",", "right", ",", "temp", ")", ")", ";", "}", "else", "{", "emit_insn", "(", "gen_mov_lwl", "(", "temp", ",", "src", ",", "left", ")", ")", ";", "emit_insn", "(", "gen_mov_lwr", "(", "dest", ",", "copy_rtx", "(", "src", ")", ",", "right", ",", "temp", ")", ")", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "mips3", "Func": "mips_expand_unaligned_load", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2599, "Length": 108, "Cover_Rate": 0.5775401069518716, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "UC", ".", "cantUnwind", "(", ")", ")", "{", "Error", "(", "L", ",", "<STR_LIT>", ")", ";", "UC", ".", "emitCantUnwindLocNotes", "(", ")", ";", "return", "false", ";", "}", "if", "(", "UC", ".", "hasHandlerData", "(", ")", ")", "{", "Error", "(", "L", ",", "<STR_LIT>", ")", ";", "UC", ".", "emitHandlerDataLocNotes", "(", ")", ";", "return", "false", ";", "}", "if", "(", "HasExistingPersonality", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "Error", "(", "L", ",", "<STR_LIT>", ")", ";", "UC", ".", "emitPersonalityLocNotes", "(", ")", ";", "return", "false", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "Error", "(", "L", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser (2)5", "Func": "parseDirectivePersonality", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2600, "Length": 113, "Cover_Rate": 0.5207373271889401, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerShifts", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "unsigned", "Opc", "=", "Op", ".", "getOpcode", "(", ")", ";", "SDNode", "*", "N", "=", "Op", ".", "getNode", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "Op", ";", "uint64_t", "ShiftAmount", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "SDValue", "Victim", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ShiftAmount", ">=", "<NUM_LIT>", ")", "{", "assert", "(", "VT", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Victim", "=", "DAG", ".", "getZeroExtendInReg", "(", "Victim", ",", "dl", ",", "<STR_LIT>", ")", ";", "Victim", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Victim", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Victim", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Victim", ")", ";", "Victim", "=", "(", "Opc", "==", "<STR_LIT>", ")", "?", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Victim", ",", "DAG", ".", "getValueType", "(", "<STR_LIT>", ")", ")", ":", "DAG", ".", "getZeroExtendInReg", "(", "Victim", ",", "dl", ",", "<STR_LIT>", ")", ";", "break", ";", "}", "ShiftAmount", "-=", "<NUM_LIT>", ";", "}", "if", "(", "Opc", "==", "<STR_LIT>", "&&", "ShiftAmount", ")", "{", "Victim", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Victim", ")", ";", "ShiftAmount", "-=", "<NUM_LIT>", ";", "}", "while", "(", "ShiftAmount", "--", ")", "Victim", "=", "DAG", ".", "getNode", "(", "(", "Opc", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "dl", ",", "VT", ",", "Victim", ")", ";"], "ground_truth": ["return", "Victim", ";"], "File": "MSP430ISelLowering (2)1", "Func": "LowerShifts", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2601, "Length": 286, "Cover_Rate": 0.896551724137931, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "InstrItineraryData", "&", "II", "=", "*", "Subtarget", ".", "getInstrItineraryData", "(", ")", ";", "const", "InstrStage", "&", "IS", "=", "*", "II", ".", "beginStage", "(", "MI", ".", "getDesc", "(", ")", ".", "getSchedClass", "(", ")", ")", ";", "return", "IS", ".", "getUnits", "(", ")", ";"], "ground_truth": ["}"], "File": "HexagonInstrInfo15", "Func": "getUnits", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2602, "Length": 41, "Cover_Rate": 0.7454545454545455, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isGPR32as64", "(", ")", "const", "{"], "ground_truth": ["return", "Kind", "==", "k_Register", "&&", "Reg", ".", "Kind", "==", "RegKind", "::", "Scalar", "&&", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "Reg", ".", "RegNum", ")", ";"], "File": "AArch64AsmParser (2)2", "Func": "isGPR32as64", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2603, "Length": 31, "Cover_Rate": 0.9117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "float32x2_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vreinterpret_f32_p8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2604, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", "=", "<NUM_LIT>", ")", "const", "override", "{"], "ground_truth": ["return", "&", "<STR_LIT>", ";"], "File": "TL45RegisterInfo", "Func": "getPointerRegClass", "Target": "TL45", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2605, "Length": 22, "Cover_Rate": 0.88, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EDInstInfo", "*", "<ISA_LIT>GenericDisassembler", "::", "getEDInfo", "(", ")", "const", "{"], "ground_truth": ["return", "instInfo<ISA_LIT>", ";"], "File": "X86Disassembler12", "Func": "getEDInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2606, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstPrinter", "(", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ")", ":", "MCInstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter10", "Func": "R600InstPrinter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2607, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Val", "==", "<NUM_LIT>", ")", "{", "assert", "(", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "isThumb", "(", ")", "&&", "<STR_LIT>", ")", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitAssemblerFlag", "(", "MCAF_Code16", ")", ";", "}", "else", "{", "assert", "(", "!", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "isThumb", "(", ")", "&&", "<STR_LIT>", ")", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitAssemblerFlag", "(", "MCAF_Code32", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser35", "Func": "ParseDirectiveCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2608, "Length": 78, "Cover_Rate": 0.39195979899497485, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__v8hi", "__unsigned", "=", "vec_splats", "(", "(", "signed", "short", ")", "<NUM_LIT>", ")", ";", "__v8hi", "__C", "=", "vec_and", "(", "vec_unpackh", "(", "(", "__v16qi", ")", "__A", ")", ",", "__unsigned", ")", ";", "__v8hi", "__D", "=", "vec_and", "(", "vec_unpackl", "(", "(", "__v16qi", ")", "__A", ")", ",", "__unsigned", ")", ";", "__v8hi", "__E", "=", "vec_unpackh", "(", "(", "__v16qi", ")", "__B", ")", ";"], "ground_truth": ["__v8hi", "__F", "=", "vec_unpackl", "(", "(", "__v16qi", ")", "__B", ")", ";"], "File": "tmmintrin", "Func": "_mm_maddubs_epi16", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2609, "Length": 66, "Cover_Rate": 0.3055555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ImmutablePass", "*", "llvm", "::", "create<ISA_LIT>ExternalAAWrapperPass", "(", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>ExternalAAWrapper", "(", ")", ";"], "File": "AMDGPUAliasAnalysis", "Func": "createAMDGPUExternalAAWrapperPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2610, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "}", "bool", "Gatscat", "=", "true", ";", "for", "(", "User", "*", "U", ":", "I", "->", "users", "(", ")", ")", "{", "if", "(", "!", "isa", "<", "Instruction", ">", "(", "U", ")", ")", "return", "false", ";", "if", "(", "isa", "<", "GetElementPtrInst", ">", "(", "U", ")", "||", "isGatherScatter", "(", "dyn_cast", "<", "IntrinsicInst", ">", "(", "U", ")", ")", ")", "{", "return", "Gatscat", ";", "}", "else", "{"], "ground_truth": ["unsigned", "OpCode", "=", "cast", "<", "Instruction", ">", "(", "U", ")", "->", "getOpcode", "(", ")", ";"], "File": "MVEGatherScatterLowering", "Func": "hasAllGatScatUsers", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2611, "Length": 79, "Cover_Rate": 0.572463768115942, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SectionData", "*", "sectData", "=", "IRBuilder", "::", "CreateSectionData", "(", "*", "m_pEXIDX", ")", ";", "const", "size_t", "alignExIdx", "=", "<NUM_LIT>", ";", "m_pEXIDX", "->", "setAlign", "(", "alignExIdx", ")", ";", "AlignFragment", "*", "frag", "=", "new", "AlignFragment", "(", "alignExIdx", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "alignExIdx", "-", "<NUM_LIT>", ")", ";", "frag", "->", "setOffset", "(", "<NUM_LIT>", ")", ";", "frag", "->", "setParent", "(", "sectData", ")", ";", "sectData", "->", "getFragmentList", "(", ")", ".", "push_back", "(", "frag", ")", ";", "m_pEXIDX", "->", "setSize", "(", "frag", "->", "size", "(", ")", ")", ";", "}", "uint64_t", "offset", "=", "m_pEXIDX", "->", "size", "(", ")", ";", "SectionData", "::", "FragmentListType", "&", "src", "=", "pSection", ".", "getSectionData", "(", ")", "->", "getFragmentList", "(", ")", ";", "SectionData", "::", "FragmentListType", "&", "dst", "=", "m_pEXIDX", "->", "getSectionData", "(", ")", "->", "getFragmentList", "(", ")", ";", "SectionData", "::", "FragmentListType", "::", "iterator", "frag", "=", "src", ".", "begin", "(", ")", ";", "SectionData", "::", "FragmentListType", "::", "iterator", "fragEnd", "=", "src", ".", "end", "(", ")", ";", "while", "(", "frag", "!=", "fragEnd", ")", "{"], "ground_truth": ["if", "(", "frag", "->", "getKind", "(", ")", "!=", "Fragment", "::", "Region", ")", "{"], "File": "ARMLDBackend", "Func": "mergeSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2612, "Length": 167, "Cover_Rate": 0.43832020997375326, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StackOffset", "Offset", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "const", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "FrameReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Offset", "=", "{", "MFI", ".", "getObjectOffset", "(", "FrameIndex", ")", "+", "AFI", "->", "getTaggedBasePointerOffset", "(", ")", ",", "<STR_LIT>", "}", ";", "}", "else", "if", "(", "Tagged", ")", "{", "StackOffset", "SPOffset", "=", "{", "MFI", ".", "getObjectOffset", "(", "FrameIndex", ")", "+", "(", "int64_t", ")", "MFI", ".", "getStackSize", "(", ")", ",", "<STR_LIT>", "}", ";", "if", "(", "MFI", ".", "hasVarSizedObjects", "(", ")", "||", "is<ISA_LIT>FrameOffsetLegal", "(", "MI", ",", "SPOffset", ",", "nullptr", ",", "nullptr", ",", "nullptr", ")", "!=", "(", "<ISA_LIT>FrameOffsetCanUpdate", "|", "<ISA_LIT>FrameOffsetIsLegal", ")", ")", "{", "Offset", "=", "TFI", "->", "resolveFrameIndexReference", "(", "MF", ",", "FrameIndex", ",", "FrameReg", ",", "false", ",", "true", ")", ";", "Register", "ScratchReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "emitFrameOffset", "(", "MBB", ",", "II", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "ScratchReg", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ScratchReg", ")", ".", "addReg", "(", "ScratchReg", ")", ".", "addReg", "(", "ScratchReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "ScratchReg", ",", "false", ",", "false", ",", "true", ")", ";", "return", ";", "}", "FrameReg", "=", "<STR_LIT>", ";", "Offset", "=", "{", "MFI", ".", "getObjectOffset", "(", "FrameIndex", ")", "+", "(", "int64_t", ")", "MFI", ".", "getStackSize", "(", ")", ",", "<STR_LIT>", "}", ";", "}", "else", "{", "Offset", "=", "TFI", "->", "resolveFrameIndexReference", "(", "MF", ",", "FrameIndex", ",", "FrameReg", ",", "false", ",", "true", ")", ";", "}", "if", "(", "rewrite<ISA_LIT>FrameIndex", "(", "MI", ",", "FIOperandNum", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ")", "return", ";"], "ground_truth": ["assert", "(", "(", "!", "RS", "||", "!", "RS", "->", "isScavengingFrameIndex", "(", "FrameIndex", ")", ")", "&&", "<STR_LIT>", ")", ";"], "File": "AArch64RegisterInfo68", "Func": "eliminateFrameIndex", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2613, "Length": 311, "Cover_Rate": 0.47192716236722304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "(", "ac", ".", "aligned", "&&", "code", "==", "SET", "&&", "MEM_P", "(", "val", ")", ")", ")", "val", "=", "s390_expand_mask_and_shift", "(", "val", ",", "mode", ",", "ac", ".", "shift", ")", ";", "if", "(", "code", "==", "PLUS", "||", "code", "==", "MINUS", ")", "emit_move_insn", "(", "orig", ",", "val", ")", ";", "else", "if", "(", "code", "==", "MULT", "||", "code", "==", "AND", ")", "val", "=", "expand_simple_binop", "(", "SImode", ",", "XOR", ",", "val", ",", "ac", ".", "modemaski", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "cmp", "=", "force_reg", "(", "SImode", ",", "ac", ".", "memsi", ")", ";", "emit_label", "(", "csloop", ")", ";", "emit_move_insn", "(", "new_rtx", ",", "cmp", ")", ";", "switch", "(", "code", ")", "{", "case", "PLUS", ":", "case", "MINUS", ":", "val", "=", "expand_simple_binop", "(", "SImode", ",", "code", ",", "new_rtx", ",", "orig", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "val", "=", "expand_simple_binop", "(", "SImode", ",", "AND", ",", "val", ",", "ac", ".", "modemask", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "case", "SET", ":", "if", "(", "ac", ".", "aligned", "&&", "MEM_P", "(", "val", ")", ")", "store_bit_field", "(", "new_rtx", ",", "GET_MODE_BITSIZE", "(", "mode", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "SImode", ",", "val", ",", "false", ",", "false", ")", ";"], "ground_truth": ["else", "{"], "File": "s3901", "Func": "s390_expand_atomic", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2614, "Length": 194, "Cover_Rate": 0.420824295010846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Mutations", ".", "push_back", "(", "make_unique", "<", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>DAGMutation", ">", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "HexagonSubtarget", "Func": "getPostRAMutations", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2615, "Length": 15, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_MODE", "(", "op", ")", "==", "V4SFmode", "||", "GET_MODE", "(", "op", ")", "==", "V2SFmode", ")", "tmp", "=", "gen_lowpart", "(", "SImode", ",", "tmp", ")", ";"], "ground_truth": ["return", "INTVAL", "(", "tmp", ")", ";"], "File": "rs60004", "Func": "const_vector_elt_as_int", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2616, "Length": 31, "Cover_Rate": 0.4305555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TM", ".", "Options", ".", "EnableFastISel", "&&", "(", "(", "isTargetMachO", "(", ")", "&&", "!", "isThumb1Only", "(", ")", ")", "||", "(", "isTargetLinux", "(", ")", "&&", "!", "isThumb", "(", ")", ")", "||", "(", "isTargetNaCl", "(", ")", "&&", "!", "isThumb", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget59", "Func": "useFastISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2617, "Length": 43, "Cover_Rate": 0.8431372549019608, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InChain", "=", "FprIndex", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "RegSaveAreaPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "VAListPtr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "OverflowAreaPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "VAListPtr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "OverflowArea", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "dl", ",", "InChain", ",", "OverflowAreaPtr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "InChain", "=", "OverflowArea", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "RegSaveArea", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "dl", ",", "InChain", ",", "RegSaveAreaPtr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "InChain", "=", "RegSaveArea", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "CC", "=", "DAG", ".", "getSetCC", "(", "dl", ",", "<STR_LIT>", ",", "VT", ".", "isInteger", "(", ")", "?", "GprIndex", ":", "FprIndex", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ";", "SDValue", "RegConstant", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "VT", ".", "isInteger", "(", ")", "?", "GprIndex", ":", "FprIndex", ",", "DAG", ".", "getConstant", "(", "VT", ".", "isInteger", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "OurReg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "RegSaveArea", ",", "RegConstant", ")", ";", "if", "(", "VT", ".", "isFloatingPoint", "(", ")", ")", "OurReg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "OurReg", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["SDValue", "IndexPlus1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "VT", ".", "isInteger", "(", ")", "?", "GprIndex", ":", "FprIndex", ",", "DAG", ".", "getConstant", "(", "VT", "==", "<STR_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";"], "File": "PPCISelLowering (2)2", "Func": "LowerVAARG", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2618, "Length": 308, "Cover_Rate": 0.345679012345679, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_add_ph", "(", "__mmask8", "__A", ",", "__m128h", "__B", ",", "__m128h", "__C", ")", "{", "return", "__builtin_ia32_addph128_mask", "(", "__B", ",", "__C", ",", "_mm_setzero_ph", "(", ")", ",", "__A", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16vlintrin", "Func": "_mm_maskz_add_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2619, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "IsTailPredicationLegal", "(", ")", ")", "return", "IsDo", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["return", "VCTPOpcodeToLSTP", "(", "VCTPs", ".", "back", "(", ")", "->", "getOpcode", "(", ")", ",", "IsDo", ")", ";"], "File": "ARMLowOverheadLoops2", "Func": "getStartOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2620, "Length": 30, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "Tile64RegisterInfo", "Func": "getEHExceptionRegister", "Target": "Tile64", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 2621, "Length": 8, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", ".", "get", "(", "BROpcode", ")", ")", ".", "addMBB", "(", "sinkMBB", ")", ".", "addImm", "(", "CC", ")", ";", "BB", "=", "copy0MBB", ";", "BB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "BB", "=", "sinkMBB", ";", "BuildMI", "(", "*", "BB", ",", "BB", "->", "begin", "(", ")", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "copy0MBB", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "thisMBB", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "return", "BB", ";"], "ground_truth": ["}"], "File": "SparcISelLowering34", "Func": "expandSelectCC", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2622, "Length": 126, "Cover_Rate": 0.4077669902912621, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setCFGStackified", "(", "bool", "Value", "=", "true", ")", "{", "CFGStackified", "=", "Value", ";"], "ground_truth": ["}"], "File": "WebAssemblyMachineFunctionInfo1", "Func": "setCFGStackified", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2623, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "default", ":", "break", ";", "}", "if", "(", "GET_CODE", "(", "x", ")", "==", "MINUS", "&&", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", "==", "got_register_rtx", "||", "sparc_pic_register_p", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", ")", "{", "rtx", "y", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "y", ")", "==", "LO_SUM", ")", "y", "=", "XEXP", "(", "y", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "y", ")", "==", "UNSPEC", "&&", "XINT", "(", "y", ",", "<NUM_LIT>", ")", "==", "UNSPEC_MOVE_PIC_LABEL", ")", "{", "x", "=", "XVECEXP", "(", "y", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "x", ")", "==", "LABEL_REF", "||", "(", "GET_CODE", "(", "x", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "LABEL_REF", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", ")", ")", ";", "}", "}"], "ground_truth": ["return", "x", ";"], "File": "sparc", "Func": "sparc_delegitimize_address", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2624, "Length": 166, "Cover_Rate": 0.6102941176470589, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getReg", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "LanaiAsmParser (2)", "Func": "addRegOperands", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2625, "Length": 15, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CC", "==", "<STR_LIT>", ")", "{", "std", "::", "string", "Msg", "=", "<STR_LIT>", ";", "if", "(", "!", "Suggestion", ".", "empty", "(", ")", ")", "Msg", "+=", "<STR_LIT>", "+", "Suggestion", "+", "<STR_LIT>", ";", "return", "TokError", "(", "Msg", ")", ";", "}", "Lex", "(", ")", ";", "if", "(", "invertCondCode", ")", "{", "if", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", ")", "return", "TokError", "(", "<STR_LIT>", ")", ";", "CC", "=", "<STR_LIT>", "(", "<STR_LIT>", "(", "CC", ")", ")", ";", "}"], "ground_truth": ["Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateCondCode", "(", "CC", ",", "S", ",", "getLoc", "(", ")", ",", "getContext", "(", ")", ")", ")", ";"], "File": "AArch64AsmParser47", "Func": "parseCondCode", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2626, "Length": 96, "Cover_Rate": 0.5363128491620112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "num_insns_constant_wide", "(", "HOST_WIDE_INT", "value", ")", "{", "if", "(", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "value", "+", "<NUM_LIT>", ")", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "(", "value", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "(", "value", ">>", "<NUM_LIT>", "==", "-", "<NUM_LIT>", "||", "value", ">>", "<NUM_LIT>", "==", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["else", "if", "(", "TARGET_POWERPC64", ")", "{"], "File": "rs60004", "Func": "num_insns_constant_wide", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2627, "Length": 59, "Cover_Rate": 0.3933333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "pru_regno_ok_for_base_p", "(", "regno", ",", "strict_p", ")", ";"], "ground_truth": ["}"], "File": "pru-protos", "Func": "pru_regno_ok_for_index_p", "Target": "pru", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2628, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "high", "=", "riscv_force_temporary", "(", "temp", ",", "high", ")", ";", "reg", "=", "riscv_force_temporary", "(", "temp", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "high", ",", "reg", ")", ")", ";"], "ground_truth": ["}"], "File": "riscv2", "Func": "riscv_add_offset", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2629, "Length": 26, "Cover_Rate": 0.3170731707317073, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Outs", ",", "const", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", ",", "DebugLoc", "dl", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "getTargetMachine", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "RetCC_<ISA_LIT>", ")", ";", "SDValue", "Flag", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "RetOps", "(", "<NUM_LIT>", ",", "Chain", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";"], "ground_truth": ["assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";"], "File": "PPCISelLowering164", "Func": "LowerReturn", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2630, "Length": 140, "Cover_Rate": 0.3867403314917127, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vaddvq_s8", "(", "int8x16_t", "__a", ")", "{", "return", "__builtin_aarch64_reduc_plus_scal_v16qi", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vaddvq_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2631, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "ARMISelLowering (3)", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2632, "Length": 450, "Cover_Rate": 0.40394973070017953, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "FI", ")", "{", "MachineFrameInfo", "&", "MFFrame", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int", "Offset", "=", "getBackchainOffset", "(", "MF", ")", "-", "<STR_LIT>", ";", "FI", "=", "MFFrame", ".", "CreateFixedObject", "(", "<NUM_LIT>", ",", "Offset", ",", "false", ")", ";", "ZFI", "->", "setFramePointerSaveIndex", "(", "FI", ")", ";", "}", "return", "FI", ";"], "ground_truth": ["}"], "File": "SystemZFrameLowering10", "Func": "getOrCreateFramePointerSaveIndex", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2633, "Length": 51, "Cover_Rate": 0.5930232558139535, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "num_saves", "=", "XVECLEN", "(", "parallel_op", ",", "<NUM_LIT>", ")", ";", "if", "(", "TARGET_ARM", ")", "return", "<NUM_LIT>", ";", "if", "(", "TARGET_THUMB1", ")", "return", "<NUM_LIT>", ";", "regno", "=", "REGNO", "(", "first_op", ")", ";", "hi_reg", "=", "(", "REGNO_REG_CLASS", "(", "regno", ")", "==", "HI_REGS", ")", "&&", "(", "regno", "!=", "LR_REGNUM", ")", ";"], "ground_truth": ["for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "num_saves", "&&", "!", "hi_reg", ";", "i", "++", ")", "{"], "File": "arm", "Func": "arm_attr_length_push_multi", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2634, "Length": 65, "Cover_Rate": 0.4961832061068702, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "_U_Qfge", "(", "long", "double", "a", ",", "long", "double", "b", ")", "{"], "ground_truth": ["return", "(", "_U_Qfcmp", "(", "a", ",", "b", ",", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", ";"], "File": "quadlib", "Func": "_U_Qfge", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2635, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "d", ".", "perm", "[", "<NUM_LIT>", "]", "=", "which", "+", "<NUM_LIT>", ";", "emit_insn", "(", "gen_fpack", "(", "d", ".", "op1", ",", "operands", "[", "<NUM_LIT>", "]", ",", "CONST0_RTX", "(", "SFmode", ")", ")", ")", ";", "ok", "=", "ia64_expand_vec_perm_const_1", "(", "&", "d", ")", ";"], "ground_truth": ["gcc_assert", "(", "ok", ")", ";"], "File": "ia64", "Func": "ia64_expand_vec_setv2sf", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2636, "Length": 44, "Cover_Rate": 0.30344827586206896, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "RegBits", "=", "getMachineOpValue", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpNo", ")", ",", "Fixups", ",", "STI", ")", "<<", "<NUM_LIT>", ";", "return", "RegBits", ";"], "ground_truth": ["}"], "File": "PPCMCCodeEmitter13", "Func": "getVSRpEvenEncoding", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2637, "Length": 25, "Cover_Rate": 0.36764705882352944, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "StringRef", "ModifierName", "=", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "ModifierKind", "=", "<ISA_LIT>MCExpr", "::", "getKindByName", "(", "ModifierName", ")", ";", "if", "(", "ModifierKind", "!=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", "==", "GENERATE_STUBS", "&&", "Parser", ".", "getTok", "(", ")", ".", "getKind", "(", ")", "==", "AsmToken", "::", "Identifier", ")", "{", "std", "::", "string", "GSModName", "=", "ModifierName", ".", "str", "(", ")", "+", "<STR_LIT>", "+", "GENERATE_STUBS", ";", "ModifierKind", "=", "<ISA_LIT>MCExpr", "::", "getKindByName", "(", "GSModName", ")", ";", "if", "(", "ModifierKind", "!=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ")", "Parser", ".", "Lex", "(", ")", ";", "}", "}", "else", "{", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "tokens", "[", "<NUM_LIT>", "]", ".", "getKind", "(", ")", "==", "AsmToken", "::", "Minus", "||", "tokens", "[", "<NUM_LIT>", "]", ".", "getKind", "(", ")", "==", "AsmToken", "::", "Plus", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "assert", "(", "Parser", ".", "getTok", "(", ")", ".", "getKind", "(", ")", "==", "AsmToken", "::", "LParen", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "MCExpr", "const", "*", "InnerExpression", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "InnerExpression", ")", ")", "return", "true", ";", "if", "(", "tokens", "[", "<NUM_LIT>", "]", ".", "getKind", "(", ")", "==", "AsmToken", "::", "Minus", "||", "tokens", "[", "<NUM_LIT>", "]", ".", "getKind", "(", ")", "==", "AsmToken", "::", "Plus", ")", "{", "assert", "(", "Parser", ".", "getTok", "(", ")", ".", "getKind", "(", ")", "==", "AsmToken", "::", "RParen", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "assert", "(", "Parser", ".", "getTok", "(", ")", ".", "getKind", "(", ")", "==", "AsmToken", "::", "RParen", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "MCExpr", "const", "*", "Expression", "=", "<ISA_LIT>MCExpr", "::", "create", "(", "ModifierKind", ",", "InnerExpression", ",", "isNegated", ",", "getContext", "(", ")", ")", ";", "SMLoc", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "Expression", ",", "S", ",", "E", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AVRAsmParser13", "Func": "tryParseRelocExpression", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2638, "Length": 347, "Cover_Rate": 0.5871404399323181, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Comparison", "C", "(", "getCmp", "(", "DAG", ",", "CmpOp0", ",", "CmpOp1", ",", "CC", ",", "DL", ")", ")", ";", "SDValue", "Glue", "=", "emitCmp", "(", "DAG", ",", "DL", ",", "C", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "C", ".", "CCValid", ",", "DL", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "C", ".", "CCMask", ",", "DL", ",", "<STR_LIT>", ")", ",", "Dest", ",", "Glue", ")", ";"], "File": "SystemZISelLowering (2)1", "Func": "lowerBR_CC", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2639, "Length": 82, "Cover_Rate": 0.5093167701863354, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "mips_unspec_offset_high", "(", "rtx", "temp", ",", "rtx", "base", ",", "rtx", "addr", ",", "enum", "mips_symbol_type", "symbol_type", ")", "{", "if", "(", "mips_split_p", "[", "symbol_type", "]", ")", "{", "addr", "=", "gen_rtx_HIGH", "(", "Pmode", ",", "mips_unspec_address", "(", "addr", ",", "symbol_type", ")", ")", ";", "addr", "=", "mips_force_temporary", "(", "temp", ",", "addr", ")", ";", "base", "=", "mips_force_temporary", "(", "temp", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "addr", ",", "base", ")", ")", ";", "}", "return", "base", ";"], "ground_truth": ["}"], "File": "mips", "Func": "mips_unspec_offset_high", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2640, "Length": 70, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "snprintf", "(", "section_name", ",", "sizeof", "(", "section_name", ")", ",", "<STR_LIT>", ")", ";", "snprintf", "(", "symbol_name", ",", "sizeof", "(", "symbol_name", ")", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ")", ";", "nds32_emit_section_head_template", "(", "section_name", ",", "symbol_name", ",", "<NUM_LIT>", ",", "true", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "(", "strlen", "(", "nds32_isr_vectors", "[", "<NUM_LIT>", "]", ".", "nmi_name", ")", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "nds32_isr_vectors", "[", "<NUM_LIT>", "]", ".", "nmi_name", ")", ";", "nds32_emit_section_tail_template", "(", "symbol_name", ")", ";", "snprintf", "(", "section_name", ",", "sizeof", "(", "section_name", ")", ",", "<STR_LIT>", ")", ";", "snprintf", "(", "symbol_name", ",", "sizeof", "(", "symbol_name", ")", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ")", ";", "nds32_emit_section_head_template", "(", "section_name", ",", "symbol_name", ",", "<NUM_LIT>", ",", "true", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "(", "strlen", "(", "nds32_isr_vectors", "[", "<NUM_LIT>", "]", ".", "warm_name", ")", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "nds32_isr_vectors", "[", "<NUM_LIT>", "]", ".", "warm_name", ")", ";"], "ground_truth": ["nds32_emit_section_tail_template", "(", "symbol_name", ")", ";"], "File": "nds32-isr2", "Func": "nds32_emit_isr_reset_content", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2641, "Length": 154, "Cover_Rate": 0.3515981735159817, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "VR", ":", "NewRegs", ")", "SpillRCs", ".", "insert", "(", "MRI", ".", "getRegClass", "(", "VR", ")", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetRegisterClass", "&", "IntRC", "=", "<STR_LIT>", ";", "if", "(", "SpillRCs", ".", "count", "(", "&", "IntRC", ")", ")", "{", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumberScavengerSlots", ";", "i", "++", ")", "{", "int", "NewFI", "=", "MFI", ".", "CreateSpillStackObject", "(", "IntRC", ".", "getSize", "(", ")", ",", "IntRC", ".", "getAlignment", "(", ")", ")", ";", "RS", "->", "addScavengingFrameIndex", "(", "NewFI", ")", ";", "}", "}", "for", "(", "auto", "*", "RC", ":", "SpillRCs", ")", "{", "if", "(", "RC", "==", "&", "IntRC", ")", "continue", ";", "int", "NewFI", "=", "MFI", ".", "CreateSpillStackObject", "(", "RC", "->", "getSize", "(", ")", ",", "RC", "->", "getAlignment", "(", ")", ")", ";", "RS", "->", "addScavengingFrameIndex", "(", "NewFI", ")", ";", "}", "}", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "SavedRegs", ",", "RS", ")", ";"], "ground_truth": ["}"], "File": "HexagonFrameLowering6", "Func": "determineCalleeSaves", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2642, "Length": 151, "Cover_Rate": 0.483974358974359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "x", "=", "XEXP", "(", "dest", ",", "<NUM_LIT>", ")", ";", "if", "(", "CONSTANT_ADDRESS_P", "(", "x", ")", ")", "{", "int", "n_words", "=", "AVR_TINY", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "return", "optimize", ">", "<NUM_LIT>", "&&", "io_address_operand", "(", "x", ",", "QImode", ")", "?", "avr_asm_len", "(", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ":", "avr_asm_len", "(", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "n_words", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "REG_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "{", "int", "disp", "=", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "AVR_TINY", ")", "return", "avr_out_movqi_mr_r_reg_disp_tiny", "(", "insn", ",", "op", ",", "plen", ")", ";", "if", "(", "disp", "-", "GET_MODE_SIZE", "(", "GET_MODE", "(", "dest", ")", ")", ">=", "<NUM_LIT>", ")", "{", "if", "(", "REGNO", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "!=", "REG_Y", ")", "fatal_insn", "(", "<STR_LIT>", ",", "insn", ")", ";", "if", "(", "disp", "<=", "<NUM_LIT>", "+", "MAX_LD_OFFSET", "(", "GET_MODE", "(", "dest", ")", ")", ")", "return", "avr_asm_len", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";", "return", "avr_asm_len", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "REGNO", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "REG_X", ")", "{", "if", "(", "reg_overlap_mentioned_p", "(", "src", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "{", "avr_asm_len", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avr6", "Func": "out_movqi_mr_r", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2643, "Length": 259, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "opts", "->", "x_nopcrelative_literal_loads", "==", "<NUM_LIT>", ")", "aarch64_nopcrelative_literal_loads", "=", "false", ";", "if", "(", "opts", "->", "x_nopcrelative_literal_loads", "==", "<NUM_LIT>", "&&", "!", "TARGET_FIX_ERR_A53_843419", ")", "aarch64_nopcrelative_literal_loads", "=", "true", ";"], "ground_truth": ["if", "(", "opts", "->", "x_nopcrelative_literal_loads", "&&", "(", "aarch64_cmodel", "==", "AARCH64_CMODEL_TINY", "||", "aarch64_cmodel", "==", "AARCH64_CMODEL_TINY_PIC", ")", ")", "aarch64_nopcrelative_literal_loads", "=", "false", ";"], "File": "aarch643", "Func": "aarch64_override_options_after_change_1", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2644, "Length": 48, "Cover_Rate": 0.3116883116883117, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "poly16x4_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vreinterpret_p16_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2645, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcopyq_lane_f32", "(", "float32x4_t", "__a", ",", "const", "int", "__lane1", ",", "float32x2_t", "__b", ",", "const", "int", "__lane2", ")", "{"], "ground_truth": ["return", "__aarch64_vset_lane_any", "(", "__aarch64_vget_lane_any", "(", "__b", ",", "__lane2", ")", ",", "__a", ",", "__lane1", ")", ";"], "File": "arm", "Func": "neon4_vcopyq_lane_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2646, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "return", ";", "}", "case", "'i'", ":", "{", "if", "(", "ConstantSDNode", "*", "CST", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ")", "{", "Result", "=", "DAG", ".", "getTargetConstant", "(", "CST", "->", "getSExtValue", "(", ")", ",", "<STR_LIT>", ")", ";", "break", ";", "}", "if", "(", "Subtarget", "->", "isPICStyleGOT", "(", ")", "||", "Subtarget", "->", "isPICStyleStubPIC", "(", ")", ")", "return", ";", "GlobalAddressSDNode", "*", "GA", "=", "nullptr", ";", "int64_t", "Offset", "=", "<NUM_LIT>", ";", "while", "(", "<NUM_LIT>", ")", "{", "if", "(", "(", "GA", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", ")", ")", "{", "Offset", "+=", "GA", "->", "getOffset", "(", ")", ";", "break", ";", "}", "else", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "Offset", "+=", "C", "->", "getZExtValue", "(", ")", ";", "Op", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "continue", ";", "}", "}", "else", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "Offset", "+=", "-", "C", "->", "getZExtValue", "(", ")", ";", "Op", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "continue", ";", "}", "}", "return", ";", "}", "const", "GlobalValue", "*", "GV", "=", "GA", "->", "getGlobal", "(", ")", ";", "if", "(", "isGlobalStubReference", "(", "Subtarget", "->", "ClassifyGlobalReference", "(", "GV", ",", "DAG", ".", "getTarget", "(", ")", ")", ")", ")", "return", ";", "Result", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "SDLoc", "(", "Op", ")", ",", "GA", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Offset", ")", ";", "break", ";", "}", "}", "if", "(", "Result", ".", "getNode", "(", ")", ")", "{", "Ops", ".", "push_back", "(", "Result", ")", ";", "return", ";", "}", "return", "TargetLowering", "::", "LowerAsmOperandForConstraint", "(", "Op", ",", "Constraint", ",", "Ops", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)", "Func": "LowerAsmOperandForConstraint", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2647, "Length": 302, "Cover_Rate": 0.4171270718232044, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RC", "=", "&", "<STR_LIT>", ";", "}", "else", "if", "(", "VT", ".", "getSimpleVT", "(", ")", "==", "<STR_LIT>", ")", "{", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "}", "else", "{", "return", "false", ";", "}", "unsigned", "Op0Reg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "Op0Reg", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "Op1Reg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "Op1Reg", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "Op2Reg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "Op2Reg", "==", "<NUM_LIT>", ")", "return", "false", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "Op0Reg", ")", ".", "addReg", "(", "Op0Reg", ")", ";"], "ground_truth": ["unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";"], "File": "X86FastISel117", "Func": "X86SelectSelect", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2648, "Length": 132, "Cover_Rate": 0.45993031358885017, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getTargetStreamer", "(", ")", "->", "emitFunctionType", "(", "WasmSym", ")", ";", "if", "(", "MDNode", "*", "Idx", "=", "F", ".", "getMetadata", "(", "<STR_LIT>", ")", ")", "{", "assert", "(", "Idx", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", ";", "getTargetStreamer", "(", ")", "->", "emitIndIdx", "(", "AsmPrinter", "::", "lowerConstant", "(", "cast", "<", "ConstantAsMetadata", ">", "(", "Idx", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ")", ")", ";", "}", "SmallVector", "<", "<STR_LIT>", ",", "<NUM_LIT>", ">", "Locals", ";"], "ground_truth": ["valTypesFromMVTs", "(", "MFI", "->", "getLocals", "(", ")", ",", "Locals", ")", ";"], "File": "WebAssemblyAsmPrinter11", "Func": "EmitFunctionBodyStart", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2649, "Length": 83, "Cover_Rate": 0.4068627450980392, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "GroupDesc", ".", "Val", ")", ")", ";"], "ground_truth": ["}"], "File": "TPCAsmParser", "Func": "addGroupDescOperands", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2650, "Length": 15, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint64x2_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "ground_truth": ["return", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint64x2_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "File": "arm", "Func": "neon2_vtrn2q_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2651, "Length": 34, "Cover_Rate": 0.7727272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "*", "Int32Ty", "=", "Type", "::", "getInt32Ty", "(", "*", "Ctx", ")", ";", "IdxList", "[", "IdxC", "++", "]", "=", "ConstantInt", "::", "get", "(", "Int32Ty", ",", "<NUM_LIT>", ")", ";", "}", "while", "(", "++", "nax", "<=", "Num", ")", "{", "GepNode", "*", "N", "=", "NA", "[", "nax", "-", "<NUM_LIT>", "]", ";", "IdxList", "[", "IdxC", "++", "]", "=", "N", "->", "Idx", ";", "if", "(", "nax", "<", "Num", ")", "{", "Type", "*", "NextTy", "=", "next_type", "(", "N", "->", "PTy", ",", "N", "->", "Idx", ")", ";", "if", "(", "NextTy", "!=", "NA", "[", "nax", "]", "->", "PTy", ")", "break", ";", "}", "}", "ArrayRef", "<", "Value", "*", ">", "A", "(", "IdxList", ",", "IdxC", ")", ";", "Type", "*", "InpTy", "=", "Input", "->", "getType", "(", ")", ";", "Type", "*", "ElTy", "=", "cast", "<", "PointerType", ">", "(", "InpTy", "->", "getScalarType", "(", ")", ")", "->", "getElementType", "(", ")", ";", "NewInst", "=", "GetElementPtrInst", "::", "Create", "(", "ElTy", ",", "Input", ",", "A", ",", "<STR_LIT>", ",", "At", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "NewInst", "<<", "'\\n'", ")", ";", "Input", "=", "NewInst", ";"], "ground_truth": ["}", "while", "(", "nax", "<=", "Num", ")", ";"], "File": "HexagonCommonGEP1", "Func": "fabricateGEP", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2652, "Length": 179, "Cover_Rate": 0.5682539682539682, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "{", "const", "TargetRegisterClass", "*", "SrcRC", "=", "getOpRegClass", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "if", "(", "RI", ".", "isAGPRClass", "(", "SrcRC", ")", ")", "{", "if", "(", "RI", ".", "isAGPRClass", "(", "NewDstRC", ")", ")", "return", "nullptr", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "NewDstRC", "=", "RI", ".", "getEquivalentAGPRClass", "(", "NewDstRC", ")", ";", "break", ";", "default", ":", "NewDstRC", "=", "RI", ".", "getEquivalentVGPRClass", "(", "NewDstRC", ")", ";", "}", "if", "(", "!", "NewDstRC", ")", "return", "nullptr", ";", "}", "else", "{"], "ground_truth": ["if", "(", "RI", ".", "isVGPRClass", "(", "NewDstRC", ")", "||", "NewDstRC", "==", "&", "<STR_LIT>", ")", "return", "nullptr", ";"], "File": "SIInstrInfo11", "Func": "getDestEquivalentVGPRClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2653, "Length": 107, "Cover_Rate": 0.49537037037037035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "pat", ",", "addr", ";", "tree", "arg0", "=", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ";", "tree", "arg1", "=", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ";", "machine_mode", "tmode", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "machine_mode", "mode0", "=", "Pmode", ";", "machine_mode", "mode1", "=", "Pmode", ";", "rtx", "op0", "=", "expand_normal", "(", "arg0", ")", ";", "rtx", "op1", "=", "expand_normal", "(", "arg1", ")", ";", "if", "(", "icode", "==", "CODE_FOR_nothing", ")", "return", "<NUM_LIT>", ";", "if", "(", "arg0", "==", "error_mark_node", "||", "arg1", "==", "error_mark_node", ")", "return", "const0_rtx", ";", "if", "(", "target", "==", "<NUM_LIT>", "||", "GET_MODE", "(", "target", ")", "!=", "tmode", "||", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "target", ",", "tmode", ")", ")", "target", "=", "gen_reg_rtx", "(", "tmode", ")", ";", "op1", "=", "copy_to_mode_reg", "(", "mode1", ",", "op1", ")", ";", "if", "(", "icode", "==", "CODE_FOR_altivec_lvx_v1ti", "||", "icode", "==", "CODE_FOR_altivec_lvx_v2df", "||", "icode", "==", "CODE_FOR_altivec_lvx_v2di", "||", "icode", "==", "CODE_FOR_altivec_lvx_v4sf", "||", "icode", "==", "CODE_FOR_altivec_lvx_v4si", "||", "icode", "==", "CODE_FOR_altivec_lvx_v8hi", "||", "icode", "==", "CODE_FOR_altivec_lvx_v16qi", ")", "{", "rtx", "rawaddr", ";", "if", "(", "op0", "==", "const0_rtx", ")", "rawaddr", "=", "op1", ";"], "ground_truth": ["else", "{"], "File": "rs60007", "Func": "altivec_expand_lv_builtin", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2654, "Length": 184, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_cvttph_epi32", "(", "__m256h", "__A", ")", "{"], "ground_truth": ["return", "(", "__m512i", ")", "__builtin_ia32_vcvttph2dq512_mask_round", "(", "__A", ",", "(", "__v16si", ")", "_mm512_setzero_si512", "(", ")", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fp16intrin", "Func": "_mm512_cvttph_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2655, "Length": 43, "Cover_Rate": 0.9772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "*", "offset_ptr", "=", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "*", "base_ptr", "=", "x", ";"], "ground_truth": ["*", "offset_ptr", "=", "<NUM_LIT>", ";"], "File": "thead", "Func": "split_plus", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2656, "Length": 26, "Cover_Rate": 0.35135135135135137, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rsym", "->", "setReserved", "(", "rsym", "->", "reserved", "(", ")", "|", "ReserveRel", ")", ";", "getTarget", "(", ")", ".", "checkAndSetHasTextRel", "(", "*", "pSection", ".", "getLink", "(", ")", ")", ";", "}", "return", ";", "}", "case", "llvm", "::", "ELF", "::", "R_<ISA_LIT>_ABS16", ":", "case", "llvm", "::", "ELF", "::", "R_<ISA_LIT>_ABS12", ":", "case", "llvm", "::", "ELF", "::", "R_<ISA_LIT>_THM_ABS5", ":", "case", "llvm", "::", "ELF", "::", "R_<ISA_LIT>_ABS8", ":", "case", "llvm", "::", "ELF", "::", "R_<ISA_LIT>_BASE_ABS", ":", "case", "llvm", "::", "ELF", "::", "R_<ISA_LIT>_MOVW_ABS_NC", ":", "case", "llvm", "::", "ELF", "::", "R_<ISA_LIT>_MOVT_ABS", ":", "case", "llvm", "::", "ELF", "::", "R_<ISA_LIT>_THM_MOVW_ABS_NC", ":", "case", "llvm", "::", "ELF", "::", "R_<ISA_LIT>_THM_MOVT_ABS", ":", "{", "if", "(", "config", "(", ")", ".", "isCodeIndep", "(", ")", ")", "{", "error", "(", "diag", "::", "non_pic_relocation", ")", "<<", "getName", "(", "pReloc", ".", "type", "(", ")", ")", "<<", "pReloc", ".", "symInfo", "(", ")", "->", "name", "(", ")", ";", "}", "return", ";", "}", "case", "llvm", "::", "ELF", "::", "R_<ISA_LIT>_GOTOFF32", ":", "case", "llvm", "::", "ELF", "::", "R_<ISA_LIT>_GOTOFF12", ":", "{", "return", ";", "}", "case", "llvm", "::", "ELF", "::", "R_<ISA_LIT>_TARGET2", ":", "pReloc", ".", "setType", "(", "llvm", "::", "ELF", "::", "R_<ISA_LIT>_GOT_PREL", ")", ";", "case", "llvm", "::", "ELF", "::", "R_<ISA_LIT>_GOT_BREL", ":", "case", "llvm", "::", "ELF", "::", "R_<ISA_LIT>_GOT_PREL", ":", "{"], "ground_truth": ["if", "(", "rsym", "->", "reserved", "(", ")", "&", "ReserveGOT", ")", "return", ";"], "File": "ARMRelocator", "Func": "scanLocalReloc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2657, "Length": 199, "Cover_Rate": 0.44124168514412415, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printCallOperand", "(", "const", "MCInst", "*", "MI", ",", "int", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "printOperand", "(", "MI", ",", "OpNum", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "RISCVInstPrinter (2)", "Func": "printCallOperand", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2658, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "mask", "==", "<NUM_LIT>", "||", "(", "mask", "&", "ix86_isa_flags", ")", "!=", "<NUM_LIT>", "||", "(", "lang_hooks", ".", "builtin_function", "==", "lang_hooks", ".", "builtin_function_ext_scope", ")", ")", "{", "tree", "type", "=", "ix86_get_builtin_func_type", "(", "tcode", ")", ";", "decl", "=", "add_builtin_function", "(", "name", ",", "type", ",", "code", ",", "BUILT_IN_MD", ",", "NULL", ",", "NULL_TREE", ")", ";", "ix86_builtins", "[", "(", "int", ")", "code", "]", "=", "decl", ";", "ix86_builtins_isa", "[", "(", "int", ")", "code", "]", ".", "set_and_not_built_p", "=", "false", ";", "}", "else", "{", "deferred_isa_values", "|=", "mask", ";", "ix86_builtins", "[", "(", "int", ")", "code", "]", "=", "NULL_TREE", ";", "ix86_builtins_isa", "[", "(", "int", ")", "code", "]", ".", "tcode", "=", "tcode", ";", "ix86_builtins_isa", "[", "(", "int", ")", "code", "]", ".", "name", "=", "name", ";", "ix86_builtins_isa", "[", "(", "int", ")", "code", "]", ".", "leaf_p", "=", "false", ";", "ix86_builtins_isa", "[", "(", "int", ")", "code", "]", ".", "nothrow_p", "=", "false", ";", "ix86_builtins_isa", "[", "(", "int", ")", "code", "]", ".", "const_p", "=", "false", ";", "ix86_builtins_isa", "[", "(", "int", ")", "code", "]", ".", "set_and_not_built_p", "=", "true", ";", "}"], "ground_truth": ["}"], "File": "i3864", "Func": "def_builtin", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2659, "Length": 163, "Cover_Rate": 0.7309417040358744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vfmaq_n_f16", "(", "float16x8_t", "__a", ",", "float16x8_t", "__b", ",", "float16_t", "__c", ")", "{", "return", "__builtin_mve_vfmaq_n_fv8hf", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vfmaq_n_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2660, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isSSrc64", "(", ")", "const", "{"], "ground_truth": ["return", "isImm", "(", ")", "||", "isSCSrc64", "(", ")", ";"], "File": "AMDGPUAsmParser10", "Func": "isSSrc64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2661, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "Base", "=", "N", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}"], "ground_truth": ["int", "RHSC", ";"], "File": "ARMISelDAGToDAG", "Func": "SelectThumbAddrModeImm5S", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2662, "Length": 105, "Cover_Rate": 0.4772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "D", "(", "<STR_LIT>", ",", "MemARPSI", "(", "xy", ",", "i", ")", ",", "MemARPSJ", "(", "xy", ",", "j", ")", ",", "PA", "(", "base", ",", "sub_p0", ",", "p0_align", ",", "sub_p1", ",", "p1_align", ")", ",", "DsmReg", "(", "a", ")", ",", "Mul", "(", "x0_sign", ",", "y0_sign", ")", ",", "Mul", "(", "x1_sign", ",", "y1_sign", ")", ",", "dmodi", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "dmodj", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "disassembler", "Func": "mma", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2663, "Length": 65, "Cover_Rate": 0.5371900826446281, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "V1", "->", "hasOneUse", "(", ")", "||", "!", "V2", "->", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "LHS", "=", "V1", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "RHS", "=", "V1", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "(", "V2", "->", "getOperand", "(", "<NUM_LIT>", ")", "!=", "LHS", "||", "V2", "->", "getOperand", "(", "<NUM_LIT>", ")", "!=", "RHS", ")", "&&", "(", "V2", "->", "getOperand", "(", "<NUM_LIT>", ")", "!=", "RHS", "||", "V2", "->", "getOperand", "(", "<NUM_LIT>", ")", "!=", "LHS", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "(", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", "||", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", "||", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", ")", "return", "SDValue", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "LHS", ",", "RHS", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering197", "Func": "combineShuffleToAddSub", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2664, "Length": 175, "Cover_Rate": 0.42997542997543, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_cmpneq_epi32_mask", "(", "__m256i", "__X", ",", "__m256i", "__Y", ")", "{", "return", "(", "__mmask8", ")", "__builtin_ia32_cmpd256_mask", "(", "(", "__v8si", ")", "__X", ",", "(", "__v8si", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_cmpneq_epi32_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2665, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_conflict_epi64", "(", "__m128i", "__A", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_vpconflictdi_128_mask", "(", "(", "__v2di", ")", "__A", ",", "(", "__v2di", ")", "_mm_setzero_di", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vlintrin4", "Func": "_mm_conflict_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2666, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Value", ",", "FPHalfs", ",", "FPHalfs", ")", ";", "Value", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ",", "Value", ")", ";", "MachineFrameInfo", "*", "FrameInfo", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "int", "FrameIdx", "=", "FrameInfo", "->", "CreateStackObject", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "false", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "FrameIdx", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "FIdx", "=", "DAG", ".", "getFrameIndex", "(", "FrameIdx", ",", "PtrVT", ")", ";", "SDValue", "StoreChain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "StoreChain", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ",", "Value", ",", "FIdx", "}", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ")", ";", "StoreChain", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "Ops", ",", "<STR_LIT>", ",", "PtrInfo", ")", ";", "unsigned", "Offset", "=", "<NUM_LIT>", "*", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "SDValue", "Idx", "=", "DAG", ".", "getConstant", "(", "Offset", ",", "dl", ",", "FIdx", ".", "getValueType", "(", ")", ")", ";", "Idx", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "FIdx", ".", "getValueType", "(", ")", ",", "FIdx", ",", "Idx", ")", ";"], "ground_truth": ["SDValue", "IntVal", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "dl", ",", "StoreChain", ",", "Idx", ",", "PtrInfo", ".", "getWithOffset", "(", "Offset", ")", ")", ";"], "File": "PPCISelLowering119", "Func": "LowerEXTRACT_VECTOR_ELT", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2667, "Length": 259, "Cover_Rate": 0.6301703163017032, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BeginToEnd", ".", "clear", "(", ")", ";", "EndToBegin", ".", "clear", "(", ")", ";"], "ground_truth": ["TryToEHPad", ".", "clear", "(", ")", ";"], "File": "WebAssemblyCFGStackify (2)2", "Func": "releaseMemory", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2668, "Length": 18, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_mve_vstrbq_uv16qi", "(", "(", "__builtin_neon_qi", "*", ")", "__addr", ",", "__value", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vstrbq_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2669, "Length": 12, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vst4q_p8", "(", "poly8_t", "*", "__a", ",", "poly8x16x4_t", "__b", ")", "{", "union", "{", "poly8x16x4_t", "__i", ";", "__builtin_neon_xi", "__o", ";", "}", "__bu", "=", "{", "__b", "}", ";", "__builtin_neon_vst4v16qi", "(", "(", "__builtin_neon_qi", "*", ")", "__a", ",", "__bu", ".", "__o", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vst4q_p8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2670, "Length": 39, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "&", "ReadOnlySection", "=", "*", "ObjectFileInfo", ".", "getReadOnlySection", "(", ")", ";", "Streamer", ".", "PushSection", "(", ")", ";", "Streamer", ".", "SwitchSection", "(", "&", "ReadOnlySection", ")", ";", "Streamer", ".", "EmitValueToAlignment", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "ReadOnlySection", ".", "getAlignment", "(", ")", "<", "<NUM_LIT>", ")", "ReadOnlySection", ".", "setAlignment", "(", "<NUM_LIT>", ")", ";", "SmallString", "<", "<NUM_LIT>", ">", "KernelName", ";", "getNameWithPrefix", "(", "KernelName", ",", "&", "MF", "->", "getFunction", "(", ")", ")", ";"], "ground_truth": ["getTargetStreamer", "(", ")", "->", "EmitAmdhsaKernelDescriptor", "(", "*", "getSTI", "(", ")", ",", "KernelName", ",", "getAmdhsaKernelDescriptor", "(", "*", "MF", ",", "CurrentProgramInfo", ")", ",", "CurrentProgramInfo", ".", "NumVGPRsForWavesPerEU", ",", "CurrentProgramInfo", ".", "NumSGPRsForWavesPerEU", "-", "IsaInfo", "::", "getNumExtraSGPRs", "(", "getSTI", "(", ")", "->", "getFeatureBits", "(", ")", ",", "CurrentProgramInfo", ".", "VCCUsed", ",", "CurrentProgramInfo", ".", "FlatUsed", ")", ",", "CurrentProgramInfo", ".", "VCCUsed", ",", "CurrentProgramInfo", ".", "FlatUsed", ",", "hasXNACK", "(", "*", "getSTI", "(", ")", ")", ")", ";"], "File": "AMDGPUAsmPrinter101", "Func": "EmitFunctionBodyEnd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2671, "Length": 140, "Cover_Rate": 0.5809128630705395, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Type", ")", "{", "case", "PPR", ":", "return", "<NUM_LIT>", ";", "case", "GPR", ":", "case", "FPR64", ":"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "AArch64FrameLowering (2)1", "Func": "getScale", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2672, "Length": 20, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getSysReg", "(", ")", "const", "{", "assert", "(", "Kind", "==", "SystemRegister", "&&", "<STR_LIT>", ")", ";", "return", "StringRef", "(", "SysReg", ".", "Data", ",", "SysReg", ".", "Length", ")", ";"], "ground_truth": ["}"], "File": "RISCVAsmParser", "Func": "getSysReg", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2673, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineBasicBlock", "::", "instr_iterator", "MI", "=", "MBB", "->", "instr_begin", "(", ")", ";", "MI", "!=", "MBB", "->", "instr_end", "(", ")", ";", "++", "MI", ")", "MBBInfos", "[", "I", "]", ".", "Size", "+=", "TII", "->", "getInstSizeInBytes", "(", "*", "MI", ")", ";"], "ground_truth": ["}"], "File": "MipsBranchExpansion (2)", "Func": "initMBBInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2674, "Length": 40, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "Reg", ";", "if", "(", "VT", "==", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", "{", "Reg", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "AVRISelLowering1", "Func": "getRegisterByName", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2675, "Length": 278, "Cover_Rate": 0.4894366197183099, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "<NUM_LIT>", "+", "<NUM_LIT>", ";"], "File": "TeakRegisterInfo", "Func": "getRegPressureLimit", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2676, "Length": 49, "Cover_Rate": 0.5444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint16x8_t", ")", "__builtin_neon_vsli_nv8hi", "(", "(", "int16x8_t", ")", "__a", ",", "(", "int16x8_t", ")", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vsliq_n_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2677, "Length": 20, "Cover_Rate": 0.6060606060606061, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "<ISA_LIT>Subtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "Subtarget", ";"], "ground_truth": ["}"], "File": "Cpu0TargetMachine1", "Func": "getSubtargetImpl", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2678, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "RegisterBank", "&", "<ISA_LIT>RegisterBankInfo", "::", "getRegBankFromRegClass", "(", "const", "TargetRegisterClass", "&", "RC", ",", "LLT", "Ty", ")", "const", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "MOSRegisterBankInfo", "Func": "getRegBankFromRegClass", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2679, "Length": 21, "Cover_Rate": 0.9130434782608695, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TLOF", ".", "get", "(", ")", ";"], "ground_truth": ["}"], "File": "TVMTargetMachine", "Func": "getObjFileLowering", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2680, "Length": 8, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "InBits", "=", "UnpackFromEltSize", "*", "<NUM_LIT>", ";", "EVT", "InVT", "=", "<STR_LIT>", "(", "<STR_LIT>", "(", "InBits", ")", ",", "<STR_LIT>", "/", "InBits", ")", ";", "SDValue", "PackedOp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "InVT", ",", "Op", ")", ";", "unsigned", "OutBits", "=", "InBits", "*", "<NUM_LIT>", ";"], "ground_truth": ["EVT", "OutVT", "=", "<STR_LIT>", "(", "<STR_LIT>", "(", "OutBits", ")", ",", "<STR_LIT>", "/", "OutBits", ")", ";"], "File": "SystemZISelLowering (2)2", "Func": "insertUnpackIfPrepared", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2681, "Length": 60, "Cover_Rate": 0.5042016806722689, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "int", "SSFI", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateStackObject", "(", "Size", ",", "Size", ",", "false", ")", ";", "SDValue", "StackSlot", "=", "DAG", ".", "getFrameIndex", "(", "SSFI", ",", "getPointerTy", "(", ")", ")", ";", "SDValue", "Chain", "=", "DAG", ".", "getStore", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "StackSlot", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "SSFI", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "return", "BuildFILD", "(", "Op", ",", "SrcVT", ",", "Chain", ",", "StackSlot", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)2", "Func": "LowerSINT_TO_FP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2682, "Length": 95, "Cover_Rate": 0.42035398230088494, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "i", ">=", "FIRST_REX_INT_REG", ")", "i", "-=", "(", "FIRST_REX_INT_REG", "-", "LAST_INT_REG", "-", "<NUM_LIT>", ")", ";", "indirect_thunks_used", "|=", "<NUM_LIT>", "<<", "i", ";", "}", "indirect_thunk_name", "(", "thunk_name_buf", ",", "regno", ",", "need_prefix", ",", "false", ")", ";", "thunk_name", "=", "thunk_name_buf", ";", "}", "else", "thunk_name", "=", "NULL", ";", "if", "(", "sibcall_p", ")", "{", "if", "(", "thunk_name", "!=", "NULL", ")", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "thunk_name", ")", ";", "else", "output_indirect_thunk", "(", "regno", ")", ";", "}", "else", "{", "if", "(", "thunk_name", "!=", "NULL", ")", "{", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "thunk_name", ")", ";", "return", ";", "}", "char", "indirectlabel1", "[", "<NUM_LIT>", "]", ";", "char", "indirectlabel2", "[", "<NUM_LIT>", "]", ";", "ASM_GENERATE_INTERNAL_LABEL", "(", "indirectlabel1", ",", "INDIRECT_LABEL", ",", "indirectlabelno", "++", ")", ";", "ASM_GENERATE_INTERNAL_LABEL", "(", "indirectlabel2", ",", "INDIRECT_LABEL", ",", "indirectlabelno", "++", ")", ";", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "assemble_name_raw", "(", "asm_out_file", ",", "indirectlabel2", ")", ";", "fputc", "(", "'\\n'", ",", "asm_out_file", ")", ";", "ASM_OUTPUT_INTERNAL_LABEL", "(", "asm_out_file", ",", "indirectlabel1", ")", ";", "if", "(", "thunk_name", "!=", "NULL", ")", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "thunk_name", ")", ";", "else", "output_indirect_thunk", "(", "regno", ")", ";", "ASM_OUTPUT_INTERNAL_LABEL", "(", "asm_out_file", ",", "indirectlabel2", ")", ";", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "assemble_name_raw", "(", "asm_out_file", ",", "indirectlabel1", ")", ";", "fputc", "(", "'\\n'", ",", "asm_out_file", ")", ";", "}"], "ground_truth": ["}"], "File": "i3868", "Func": "ix86_output_indirect_branch_via_reg", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2683, "Length": 203, "Cover_Rate": 0.7574626865671642, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "NumLanes", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "unsigned", "NumLaneElts", "=", "NumElts", "/", "NumLanes", ";", "unsigned", "NewImm", "=", "Imm", ";", "for", "(", "unsigned", "l", "=", "<NUM_LIT>", ";", "l", "!=", "NumElts", ";", "l", "+=", "NumLaneElts", ")", "{", "for", "(", "unsigned", "s", "=", "<NUM_LIT>", ";", "s", "!=", "NumElts", "*", "<NUM_LIT>", ";", "s", "+=", "NumElts", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumLaneElts", "/", "<NUM_LIT>", ";", "++", "i", ")", "{", "ShuffleMask", ".", "push_back", "(", "NewImm", "%", "NumLaneElts", "+", "s", "+", "l", ")", ";", "NewImm", "/=", "NumLaneElts", ";"], "ground_truth": ["}"], "File": "X86ShuffleDecode", "Func": "DecodeSHUFPMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2684, "Length": 101, "Cover_Rate": 0.7709923664122137, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vornq_s32", "(", "int32x4_t", "__a", ",", "int32x4_t", "__b", ")", "{", "return", "__a", "|", "~", "__b", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vornq_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2685, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "scalar_load", ":", "return", "ix86_cost", "->", "scalar_load_cost", ";", "case", "scalar_store", ":", "return", "ix86_cost", "->", "scalar_store_cost", ";", "case", "vector_stmt", ":", "return", "ix86_cost", "->", "vec_stmt_cost", ";", "case", "vector_load", ":", "return", "ix86_cost", "->", "vec_align_load_cost", ";", "case", "vector_store", ":", "return", "ix86_cost", "->", "vec_store_cost", ";", "case", "vec_to_scalar", ":", "return", "ix86_cost", "->", "vec_to_scalar_cost", ";", "case", "scalar_to_vec", ":", "return", "ix86_cost", "->", "scalar_to_vec_cost", ";", "case", "unaligned_load", ":", "case", "unaligned_store", ":", "return", "ix86_cost", "->", "vec_unalign_load_cost", ";", "case", "cond_branch_taken", ":", "return", "ix86_cost", "->", "cond_taken_branch_cost", ";", "case", "cond_branch_not_taken", ":", "return", "ix86_cost", "->", "cond_not_taken_branch_cost", ";", "case", "vec_perm", ":", "case", "vec_promote_demote", ":"], "ground_truth": ["return", "ix86_cost", "->", "vec_stmt_cost", ";"], "File": "i3865", "Func": "ix86_builtin_vectorization_cost", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2686, "Length": 94, "Cover_Rate": 0.6064516129032258, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Requires88110", "=", "true", ";"], "ground_truth": ["}"], "File": "M88kTargetStreamer", "Func": "emitDirectiveRequires881100", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2687, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerGC_TRANSITION_END", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";"], "ground_truth": ["Ops", ".", "push_back", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "X86ISelLowering (2)3", "Func": "LowerGC_TRANSITION_END", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2688, "Length": 34, "Cover_Rate": 0.3090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>Subtarget", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "KudeyarSubtarget", "Func": "anchor", "Target": "Kudeyar", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2689, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "gen_rtx_REG", "(", "mode", ",", "regno", ")", ";", "}", "else", "if", "(", "POINTER_TYPE_P", "(", "valtype", ")", ")", "{", "mode", "=", "word_mode", ";", "}", "ret", "=", "construct_container", "(", "mode", ",", "orig_mode", ",", "valtype", ",", "<NUM_LIT>", ",", "X86_64_REGPARM_MAX", ",", "X86_64_SSE_REGPARM_MAX", ",", "x86_64_int_return_registers", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "ret", ")", "ret", "=", "gen_rtx_REG", "(", "orig_mode", ",", "AX_REG", ")", ";", "return", "ret", ";"], "ground_truth": ["}"], "File": "i3864", "Func": "function_value_64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2690, "Length": 62, "Cover_Rate": 0.41333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint64x2_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vtrn2q_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2691, "Length": 18, "Cover_Rate": 0.4090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "NumExpectedSteps", "=", "APInt", "(", "<NUM_LIT>", ",", "NumVecElts", ")", ".", "logBase2", "(", ")", ";", "SDValue", "PreOp", "=", "OpV", ";", "for", "(", "int", "CurStep", "=", "<NUM_LIT>", ";", "CurStep", "!=", "NumExpectedSteps", ";", "++", "CurStep", ")", "{", "SDValue", "CurOp", "=", "PreOp", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Shuffle", "=", "PreOp", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Shuffle", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "{", "CurOp", "=", "PreOp", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Shuffle", "=", "PreOp", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Shuffle", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "}", "if", "(", "CurOp", ".", "getOpcode", "(", ")", "!=", "Op", "&&", "(", "CurStep", "!=", "(", "NumExpectedSteps", "-", "<NUM_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Shuffle", ".", "getOperand", "(", "<NUM_LIT>", ")", "!=", "CurOp", ")", "return", "SDValue", "(", ")", ";", "int", "NumMaskElts", "=", "<NUM_LIT>", "<<", "CurStep", ";", "ArrayRef", "<", "int", ">", "Mask", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "Shuffle", ")", "->", "getMask", "(", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumVecElts", ";", "++", "i", ")", "if", "(", "(", "i", "<", "NumMaskElts", "&&", "Mask", "[", "i", "]", "!=", "(", "NumMaskElts", "+", "i", ")", ")", "||", "(", "i", ">=", "NumMaskElts", "&&", "!", "(", "Mask", "[", "i", "]", "<", "<NUM_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "PreOp", "=", "CurOp", ";", "}", "unsigned", "Opcode", ";", "bool", "IsIntrinsic", "=", "false", ";", "switch", "(", "Op", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";"], "ground_truth": ["break", ";"], "File": "AArch64ISelLowering (2)", "Func": "tryMatchAcrossLaneShuffleForReduction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2692, "Length": 289, "Cover_Rate": 0.53125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Literal", ".", "lshr", "(", "<NUM_LIT>", ")", ".", "getZExtValue", "(", ")", ")", ")", ";", "setImmKindLiteral", "(", ")", ";", "return", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "bool", "lost", ";", "APFloat", "FPLiteral", "(", "APFloat", "::", "IEEEdouble", "(", ")", ",", "Literal", ")", ";", "FPLiteral", ".", "convert", "(", "*", "getOpFltSemantics", "(", "OpTy", ")", ",", "APFloat", "::", "rmNearestTiesToEven", ",", "&", "lost", ")", ";", "uint64_t", "ImmVal", "=", "FPLiteral", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "ImmVal", ")", ")", ";", "setImmKindLiteral", "(", ")", ";", "return", ";", "}", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "return", ";", "}", "switch", "(", "OpTy", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "isSafeTruncation", "(", "Val", ",", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "(", "static_cast", "<", "int32_t", ">", "(", "Val", ")", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "setImmKindConst", "(", ")", ";", "return", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", "&", "<NUM_LIT>", ")", ")", ";", "setImmKindLiteral", "(", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "<STR_LIT>", "(", "Val", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "setImmKindConst", "(", ")", ";", "return", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Lo_32", "(", "Val", ")", ")", ")", ";", "setImmKindLiteral", "(", ")", ";"], "ground_truth": ["return", ";"], "File": "AMDGPUAsmParser1", "Func": "addLiteralImmOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2693, "Length": 367, "Cover_Rate": 0.38469601677148846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Is64Bit", ")", "return", "CSR_64_MostRegs_RegMask", ";", "break", ";", "case", "CallingConv", "::", "Win64", ":", "return", "CSR_Win64_RegMask", ";", "case", "CallingConv", "::", "<ISA_LIT>_64_SysV", ":", "return", "CSR_64_RegMask", ";", "case", "CallingConv", "::", "<ISA_LIT>_INTR", ":", "if", "(", "Is64Bit", ")", "{", "if", "(", "HasAVX512", ")", "return", "CSR_64_AllRegs_AVX512_RegMask", ";", "if", "(", "HasAVX", ")", "return", "CSR_64_AllRegs_AVX_RegMask", ";", "if", "(", "HasSSE", ")", "return", "CSR_64_AllRegs_RegMask", ";", "return", "CSR_64_AllRegs_NoSSE_RegMask", ";", "}", "else", "{", "if", "(", "HasAVX512", ")", "return", "CSR_32_AllRegs_AVX512_RegMask", ";", "if", "(", "HasAVX", ")", "return", "CSR_32_AllRegs_AVX_RegMask", ";", "if", "(", "HasSSE", ")", "return", "CSR_32_AllRegs_SSE_RegMask", ";", "return", "CSR_32_AllRegs_RegMask", ";", "}", "default", ":", "break", ";", "}", "if", "(", "Is64Bit", ")", "{", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "bool", "IsSwiftCC", "=", "Subtarget", ".", "getTargetLowering", "(", ")", "->", "supportSwiftError", "(", ")", "&&", "F", ".", "getAttributes", "(", ")", ".", "hasAttrSomewhere", "(", "Attribute", "::", "SwiftError", ")", ";", "if", "(", "IsSwiftCC", ")", "return", "IsWin64", "?", "CSR_Win64_SwiftError_RegMask", ":", "CSR_64_SwiftError_RegMask", ";"], "ground_truth": ["return", "IsWin64", "?", "CSR_Win64_RegMask", ":", "CSR_64_RegMask", ";"], "File": "X86RegisterInfo (2)2", "Func": "getCallPreservedMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2694, "Length": 152, "Cover_Rate": 0.37254901960784315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "createImmTLS", "(", "const", "MCExpr", "*", "Imm", ",", "const", "MCExpr", "*", "Sym", ",", "SMLoc", "StartLoc", ",", "SMLoc", "EndLoc", ")", "{", "auto", "Op", "=", "std", "::", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "KindImmTLS", ",", "StartLoc", ",", "EndLoc", ")", ";", "Op", "->", "ImmTLS", ".", "Imm", "=", "Imm", ";", "Op", "->", "ImmTLS", ".", "Sym", "=", "Sym", ";", "return", "Op", ";"], "ground_truth": ["}"], "File": "SystemZAsmParser (2)1", "Func": "createImmTLS", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2695, "Length": 63, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "visium_legitimate_constant_p", "(", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "x", "ATTRIBUTE_UNUSED", ")", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "visium2", "Func": "visium_legitimate_constant_p", "Target": "visium", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 2696, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isImmediate", "(", "MO", ")", ")", "{", "CmpRegs", ".", "insert", "(", "MO", ".", "getReg", "(", ")", ")", ";", "continue", ";", "}", "if", "(", "CmpImmOp", ")", "return", "false", ";", "CmpImmOp", "=", "&", "MO", ";", "}", "}", "else", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "if", "(", "CmpImmOp", ")", "return", "false", ";", "CmpImmOp", "=", "&", "MO", ";", "}", "}", "if", "(", "CmpRegs", ".", "empty", "(", ")", ")", "return", "false", ";", "for", "(", "RegisterInductionSet", "::", "iterator", "I", "=", "IndRegs", ".", "begin", "(", ")", ",", "E", "=", "IndRegs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "CmpRegs", ".", "count", "(", "I", "->", "first", ")", ")", "return", "true", ";", "const", "RegisterBump", "&", "RB", "=", "I", "->", "second", ";", "if", "(", "CmpRegs", ".", "count", "(", "RB", ".", "first", ")", ")", "{", "if", "(", "!", "CmpImmOp", ")", "{", "MachineInstr", "*", "IndI", "=", "nullptr", ";", "MachineInstr", "*", "nonIndI", "=", "nullptr", ";", "MachineOperand", "*", "IndMO", "=", "nullptr", ";", "MachineOperand", "*", "nonIndMO", "=", "nullptr", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "n", "=", "PredDef", "->", "getNumOperands", "(", ")", ";", "i", "<", "n", ";", "++", "i", ")", "{", "MachineOperand", "&", "MO", "=", "PredDef", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "RB", ".", "first", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "i", "<<", "<STR_LIT>", "<<", "*", "(", "MRI", "->", "getVRegDef", "(", "I", "->", "first", ")", ")", ")", ";", "if", "(", "IndI", ")", "return", "false", ";", "IndI", "=", "MRI", "->", "getVRegDef", "(", "I", "->", "first", ")", ";", "IndMO", "=", "&", "MO", ";", "}", "else", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "i", "<<", "<STR_LIT>", "<<", "*", "(", "MRI", "->", "getVRegDef", "(", "MO", ".", "getReg", "(", ")", ")", ")", ")", ";", "if", "(", "nonIndI", ")", "return", "false", ";", "nonIndI", "=", "MRI", "->", "getVRegDef", "(", "MO", ".", "getReg", "(", ")", ")", ";", "nonIndMO", "=", "&", "MO", ";", "}", "}", "if", "(", "IndI", "&&", "nonIndI", "&&", "nonIndI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "nonIndI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "nonIndI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "-", "RB", ".", "second", ")", "{", "bool", "Order", "=", "orderBumpCompare", "(", "IndI", ",", "PredDef", ")", ";", "if", "(", "Order", ")", "{", "IndMO", "->", "setReg", "(", "I", "->", "first", ")", ";", "nonIndMO", "->", "setReg", "(", "nonIndI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "return", "true", ";", "}", "}", "return", "false", ";", "}", "Comparison", "::", "Kind", "Cmp", "=", "getComparisonKind", "(", "PredDef", "->", "getOpcode", "(", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "!", "Cmp", "||", "Comparison", "::", "isUnsigned", "(", "Cmp", ")", ")", "return", "false", ";"], "File": "HexagonHardwareLoops34", "Func": "fixupInductionVariable", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2697, "Length": 458, "Cover_Rate": 0.3485540334855403, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodePtrRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{"], "ground_truth": ["if", "(", "static_cast", "<", "const", "<ISA_LIT>Disassembler", "*", ">", "(", "Decoder", ")", "->", "isGP64Bit", "(", ")", ")", "return", "DecodeGPR64RegisterClass", "(", "Inst", ",", "RegNo", ",", "Address", ",", "Decoder", ")", ";"], "File": "MipsDisassembler27", "Func": "DecodePtrRegisterClass", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2698, "Length": 48, "Cover_Rate": 0.7868852459016393, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetMachine", "::", "addCodeEmitter", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ",", "bool", "DumpAsm", ",", "JITCodeEmitter", "&", "JCE", ")", "{", "if", "(", "DefRelocModel", "==", "Reloc", "::", "Default", "&&", "(", "!", "Subtarget", ".", "isTargetDarwin", "(", ")", "||", "!", "Subtarget", ".", "is64Bit", "(", ")", ")", ")", "setRelocationModel", "(", "Reloc", "::", "Static", ")", ";", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", ")", "{", "if", "(", "Subtarget", ".", "isTargetDarwin", "(", ")", ")", "setCodeModel", "(", "CodeModel", "::", "Small", ")", ";", "else", "setCodeModel", "(", "CodeModel", "::", "Large", ")", ";", "}", "PM", ".", "add", "(", "create<ISA_LIT>JITCodeEmitterPass", "(", "*", "this", ",", "JCE", ")", ")", ";", "if", "(", "DumpAsm", ")", "{", "assert", "(", "AsmPrinterCtor", "&&", "<STR_LIT>", ")", ";", "if", "(", "AsmPrinterCtor", ")", "PM", ".", "add", "(", "AsmPrinterCtor", "(", "errs", "(", ")", ",", "*", "this", ",", "OptLevel", ",", "true", ")", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "X86TargetMachine40", "Func": "addCodeEmitter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2699, "Length": 138, "Cover_Rate": 0.9928057553956835, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "DstVT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", "&&", "DstVT", "==", "<STR_LIT>", ")", "{", "assert", "(", "!", "Subtarget", ".", "is64Bit", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Subtarget", ".", "hasBWI", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Src", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "Lo", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Lo", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Src", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "Hi", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Hi", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Lo", ",", "Hi", ")", ";", "}", "if", "(", "(", "SrcVT", "==", "<STR_LIT>", "||", "SrcVT", "==", "<STR_LIT>", ")", "&&", "DstVT", ".", "isScalarInteger", "(", ")", ")", "{", "assert", "(", "!", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "<STR_LIT>", ")", ";", "MVT", "SExtVT", "=", "SrcVT", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "V", "=", "DAG", ".", "getSExtOrTrunc", "(", "Src", ",", "DL", ",", "SExtVT", ")", ";", "V", "=", "getPMOVMSKB", "(", "DL", ",", "V", ",", "DAG", ",", "Subtarget", ")", ";", "return", "DAG", ".", "getZExtOrTrunc", "(", "V", ",", "DL", ",", "DstVT", ")", ";", "}", "assert", "(", "(", "SrcVT", "==", "<STR_LIT>", "||", "SrcVT", "==", "<STR_LIT>", "||", "SrcVT", "==", "<STR_LIT>", "||", "SrcVT", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Subtarget", ".", "hasSSE2", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "(", "DstVT", "==", "<STR_LIT>", "&&", "SrcVT", "==", "<STR_LIT>", ")", "&&", "!", "(", "DstVT", "==", "<STR_LIT>", "&&", "SrcVT", ".", "isVector", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["SDLoc", "dl", "(", "Op", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "LowerBITCAST", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2700, "Length": 297, "Cover_Rate": 0.533213644524237, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "rx_modes_tieable_p", "(", "machine_mode", "mode1", ",", "machine_mode", "mode2", ")", "{", "return", "(", "(", "GET_MODE_CLASS", "(", "mode1", ")", "==", "MODE_FLOAT", "||", "GET_MODE_CLASS", "(", "mode1", ")", "==", "MODE_COMPLEX_FLOAT", ")", "==", "(", "GET_MODE_CLASS", "(", "mode2", ")", "==", "MODE_FLOAT", "||", "GET_MODE_CLASS", "(", "mode2", ")", "==", "MODE_COMPLEX_FLOAT", ")", ")", ";"], "ground_truth": ["}"], "File": "rx", "Func": "rx_modes_tieable_p", "Target": "rx", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2701, "Length": 47, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_MODE", "(", "x", ")", "==", "SFmode", ")", "return", "<NUM_LIT>", ";", "if", "(", "real_equal", "(", "r", ",", "&", "values_68881", "[", "<NUM_LIT>", "]", ")", ")", "return", "(", "codes_68881", "[", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "m68k", "Func": "standard_68881_constant_p", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2702, "Length": 36, "Cover_Rate": 0.32432432432432434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PB", ".", "registerPipelineStartEPCallback", "(", "[", "this", "]", "(", "ModulePassManager", "&", "PM", ",", "OptimizationLevel", "Level", ")", "{", "FunctionPassManager", "FPM", ";", "FPM", ".", "addPass", "(", "NVVMReflectPass", "(", "Subtarget", ".", "getSmVersion", "(", ")", ")", ")", ";", "PM", ".", "addPass", "(", "createModuleToFunctionPassAdaptor", "(", "std", "::", "move", "(", "FPM", ")", ")", ")", ";", "}", ")", ";"], "ground_truth": ["}"], "File": "NVPTXTargetMachine (2)1", "Func": "registerPassBuilderCallbacks", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2703, "Length": 52, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "OpWidth", "==", "<NUM_LIT>", ")", "return", "Subtarget", ".", "hasCmpxchg16b", "(", ")", ";", "else", "return", "false", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)8", "Func": "needsCmpXchgNb", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2704, "Length": 19, "Cover_Rate": 0.3584905660377358, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getSubtarget", "(", ")", ".", "hasV8Ops", "(", ")", ")", "return", "isV8EligibleForIT", "(", "MI", ")", ";", "}", "else", "{"], "ground_truth": ["if", "(", "(", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "<STR_LIT>", ")", "==", "<STR_LIT>", ")", "return", "false", ";"], "File": "ARMBaseInstrInfo107", "Func": "isPredicable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2705, "Length": 38, "Cover_Rate": 0.38, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isCSRSystemRegister", "(", ")", "const", "{"], "ground_truth": ["return", "isSystemRegister", "(", ")", ";"], "File": "RISCVAsmParser (2)", "Func": "isCSRSystemRegister", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2706, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Offset", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Offset", ")", ")", "return", "false", ";", "SelectMUBUFConstant", "(", "Offset", ",", "SOffset", ",", "ImmOffset", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG59", "Func": "SelectMUBUFIntrinsicOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2707, "Length": 33, "Cover_Rate": 0.6470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printAS8Mem", "(", "const", "MCInst", "*", "MI", ",", "int", "opNum", ",", "raw_ostream", "&", "O", ")", "{", "printAbsMem", "(", "MI", ",", "opNum", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "M680x0InstPrinter", "Func": "printAS8Mem", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2708, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Is32Bit", "=", "Size", "==", "<NUM_LIT>", ";", "if", "(", "auto", "Fns", "=", "selectArithImmed", "(", "RHS", ")", ")", "return", "emitInstr", "(", "AddrModeAndSizeToOpcode", "[", "<NUM_LIT>", "]", "[", "Is32Bit", "]", ",", "{", "Dst", "}", ",", "{", "LHS", "}", ",", "MIRBuilder", ",", "Fns", ")", ";", "if", "(", "auto", "Fns", "=", "selectNegArithImmed", "(", "RHS", ")", ")", "return", "emitInstr", "(", "AddrModeAndSizeToOpcode", "[", "<NUM_LIT>", "]", "[", "Is32Bit", "]", ",", "{", "Dst", "}", ",", "{", "LHS", "}", ",", "MIRBuilder", ",", "Fns", ")", ";", "if", "(", "auto", "Fns", "=", "selectArithExtendedRegister", "(", "RHS", ")", ")", "return", "emitInstr", "(", "AddrModeAndSizeToOpcode", "[", "<NUM_LIT>", "]", "[", "Is32Bit", "]", ",", "{", "Dst", "}", ",", "{", "LHS", "}", ",", "MIRBuilder", ",", "Fns", ")", ";", "if", "(", "auto", "Fns", "=", "selectShiftedRegister", "(", "RHS", ")", ")", "return", "emitInstr", "(", "AddrModeAndSizeToOpcode", "[", "<NUM_LIT>", "]", "[", "Is32Bit", "]", ",", "{", "Dst", "}", ",", "{", "LHS", "}", ",", "MIRBuilder", ",", "Fns", ")", ";"], "ground_truth": ["return", "emitInstr", "(", "AddrModeAndSizeToOpcode", "[", "<NUM_LIT>", "]", "[", "Is32Bit", "]", ",", "{", "Dst", "}", ",", "{", "LHS", ",", "RHS", "}", ",", "MIRBuilder", ")", ";"], "File": "AArch64InstructionSelector (2)", "Func": "emitAddSub", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2709, "Length": 167, "Cover_Rate": 0.5738831615120275, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "is64bit", "(", ")", "const", "{"], "ground_truth": ["return", "Is64bit", ";"], "File": "AMDGPUSubtarget (2)", "Func": "is64bit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2710, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "defaultRhuOperands", "(", ")", "{"], "ground_truth": ["return", "<STR_LIT>", "(", "<NUM_LIT>", ",", "SMLoc", "(", ")", ",", "SMLoc", "(", ")", ")", ";"], "File": "TPCAsmParser", "Func": "defaultRhuOperands", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2711, "Length": 25, "Cover_Rate": 0.8928571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "X86AvoidStoreForwardingBlocks", "Func": "isXMMLoadOpcode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2712, "Length": 66, "Cover_Rate": 0.6226415094339622, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "ShiftAmt", "=", "<NUM_LIT>", ";", "break", ";", "}", "unsigned", "TempReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "emitInst", "(", "<STR_LIT>", ",", "TempReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "ShiftAmt", ")", ";", "emitInst", "(", "<STR_LIT>", ",", "DestReg", ")", ".", "addReg", "(", "TempReg", ")", ".", "addImm", "(", "ShiftAmt", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "MipsFastISel", "Func": "emitIntSExt32r1", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2713, "Length": 58, "Cover_Rate": 0.5321100917431193, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "nvptx_welformed_vector_length_p", "(", "int", "l", ")", "{", "gcc_assert", "(", "l", ">", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "l", "%", "PTX_WARP_SIZE", "==", "<NUM_LIT>", ";"], "File": "nvptx", "Func": "nvptx_welformed_vector_length_p", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 2714, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addMemOffsetOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "(", "N", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Mem", ".", "Base", ")", ")", ";"], "ground_truth": ["if", "(", "Mem", ".", "Index", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Mem", ".", "Index", ")", ")", ";"], "File": "VideocoreAsmParser", "Func": "addMemOffsetOperands", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2715, "Length": 57, "Cover_Rate": 0.8382352941176471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isPredicateSetter", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "return", "&", "MI", ";", "}", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)1", "Func": "findFirstPredicateSetterFrom", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2716, "Length": 20, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineBasicBlock", "*", "MBB", "=", "MBBI", "->", "getParent", "(", ")", ";", "while", "(", "MBBI", "==", "MBB", "->", "begin", "(", ")", ")", "{"], "ground_truth": ["if", "(", "MBB", "==", "&", "MBB", "->", "getParent", "(", ")", "->", "front", "(", ")", ")", "return", "MachineBasicBlock", "::", "const_iterator", "(", ")", ";"], "File": "X86MCInstLower (2)2", "Func": "PrevCrossBBInst", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2717, "Length": 44, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ELFSymbol", "->", "setExternal", "(", "true", ")", ";", "}", "ELFSymbol", "->", "setType", "(", "ELF", "::", "STT_OBJECT", ")", ";", "if", "(", "ELFSymbol", "->", "getBinding", "(", ")", "==", "ELF", "::", "STB_LOCAL", ")", "{", "StringRef", "SectionName", "=", "(", "(", "AccessSize", "==", "<NUM_LIT>", ")", "||", "(", "Size", "==", "<NUM_LIT>", ")", "||", "(", "Size", ">", "GPSize", ")", ")", "?", "<STR_LIT>", ":", "sbss", "[", "(", "Log2_64", "(", "AccessSize", ")", ")", "]", ";", "MCSection", "&", "Section", "=", "*", "getAssembler", "(", ")", ".", "getContext", "(", ")", ".", "getELFSection", "(", "SectionName", ",", "ELF", "::", "SHT_NOBITS", ",", "ELF", "::", "SHF_WRITE", "|", "ELF", "::", "SHF_ALLOC", ")", ";", "MCSectionSubPair", "P", "=", "getCurrentSection", "(", ")", ";", "SwitchSection", "(", "&", "Section", ")", ";", "EmitValueToAlignment", "(", "ByteAlignment", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "EmitLabel", "(", "Symbol", ")", ";", "EmitZeros", "(", "Size", ")", ";", "if", "(", "ByteAlignment", ">", "Section", ".", "getAlignment", "(", ")", ")", "Section", ".", "setAlignment", "(", "ByteAlignment", ")", ";", "SwitchSection", "(", "P", ".", "first", ",", "P", ".", "second", ")", ";", "}", "else", "{", "if", "(", "ELFSymbol", "->", "declareCommon", "(", "Size", ",", "ByteAlignment", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "+", "Symbol", "->", "getName", "(", ")", "+", "<STR_LIT>", ")", ";", "if", "(", "(", "AccessSize", ")", "&&", "(", "Size", "<=", "GPSize", ")", ")", "{", "uint64_t", "SectionIndex", "=", "(", "AccessSize", "<=", "GPSize", ")", "?", "ELF", "::", "SHN_HEXAGON_SCOMMON", "+", "(", "Log2_64", "(", "AccessSize", ")", "+", "<NUM_LIT>", ")", ":", "(", "unsigned", ")", "ELF", "::", "SHN_HEXAGON_SCOMMON", ";", "ELFSymbol", "->", "setIndex", "(", "SectionIndex", ")", ";"], "ground_truth": ["}"], "File": "HexagonMCELFStreamer15", "Func": "HexagonMCEmitCommonSymbol", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2718, "Length": 234, "Cover_Rate": 0.7155963302752294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "Mem", ".", "Base", "=", "<NUM_LIT>", ";", "Op", "->", "Mem", ".", "IndexReg", "=", "Index", ";", "Op", "->", "Mem", ".", "Index", "=", "nullptr", ";"], "ground_truth": ["Op", "->", "Mem", ".", "Offset", "=", "Imm", ";"], "File": "VEAsmParser (2)", "Func": "MorphToMEMzri", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2719, "Length": 32, "Cover_Rate": 0.43243243243243246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>LowerMemoryIntrinsics", "::", "ProcessFunction", "(", ")", "{", "LLVMContext", "&", "Cxt", "=", "Func", "->", "getContext", "(", ")", ";", "SmallVector", "<", "MemIntrinsic", "*", ",", "<NUM_LIT>", ">", "WorkList", ";", "const", "DataLayout", "&", "DL", "=", "Func", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "TargetIdxTy", "=", "GetTargetIndexType", "(", "DL", ",", "Cxt", ")", ";"], "ground_truth": ["for", "(", "auto", "&", "BB", ":", "*", "Func", ")", "for", "(", "auto", "&", "I", ":", "BB", ")", "if", "(", "isa", "<", "MemIntrinsic", ">", "(", "&", "I", ")", ")", "{"], "File": "JVMLowerMemoryIntrinsics", "Func": "ProcessFunction", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2720, "Length": 79, "Cover_Rate": 0.6171875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCObjectWriter", "*", "llvm", "::", "create<ISA_LIT>ELFObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ",", "bool", "IsELF64", ",", "uint8_t", "OSABI", ",", "uint16_t", "EMachine", ")", "{", "MCELFObjectTargetWriter", "*", "MOTW", "=", "new", "<ISA_LIT>ELFObjectWriter", "(", "IsELF64", ",", "OSABI", ",", "EMachine", ")", ";", "return", "createELFObjectWriter", "(", "MOTW", ",", "OS", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "X86ELFObjectWriter (2)", "Func": "createX86ELFObjectWriter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2721, "Length": 45, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "worker_red_size", ")", "write_worker_buffer", "(", "asm_out_file", ",", "worker_red_sym", ",", "worker_red_align", ",", "worker_red_size", ")", ";", "if", "(", "need_softstack_decl", ")", "{", "write_var_marker", "(", "asm_out_file", ",", "false", ",", "true", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "POINTER_SIZE", ")", ";", "}", "if", "(", "need_unisimt_decl", ")", "{", "write_var_marker", "(", "asm_out_file", ",", "false", ",", "true", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "nvptx4", "Func": "nvptx_file_end", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 2722, "Length": 65, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "SDNode", "::", "use_iterator", "I", "=", "LoadVal", "->", "use_begin", "(", ")", ";", "!", "I", ".", "atEnd", "(", ")", ";", "++", "I", ")", "{"], "ground_truth": ["if", "(", "!", "<STR_LIT>", "(", "*", "I", ")", ")", "return", "false", ";"], "File": "AMDGPUISelLowering (2)", "Func": "usesAllNormalStores", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2723, "Length": 36, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_move_insn", "(", "tmp", ",", "gen_rtx_MEM", "(", "Pmode", ",", "loc", ")", ")", ";", "}", "emit_insn", "(", "gen_add3_insn", "(", "this_rtx", ",", "this_rtx", ",", "tmp", ")", ")", ";", "}", "if", "(", "!", "TREE_USED", "(", "function", ")", ")", "{", "assemble_external", "(", "function", ")", ";", "TREE_USED", "(", "function", ")", "=", "<NUM_LIT>", ";", "}", "funexp", "=", "XEXP", "(", "DECL_RTL", "(", "function", ")", ",", "<NUM_LIT>", ")", ";", "funexp", "=", "gen_rtx_MEM", "(", "FUNCTION_MODE", ",", "funexp", ")", ";", "if", "(", "MACHOPIC_INDIRECT", ")", "funexp", "=", "machopic_indirect_call_target", "(", "funexp", ")", ";", "insn", "=", "emit_call_insn", "(", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "gen_rtx_CALL", "(", "VOIDmode", ",", "funexp", ",", "const0_rtx", ")", ",", "gen_rtx_USE", "(", "VOIDmode", ",", "const0_rtx", ")", ",", "simple_return_rtx", ")", ")", ")", ";", "SIBLING_CALL_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "emit_barrier", "(", ")", ";"], "ground_truth": ["insn", "=", "get_insns", "(", ")", ";"], "File": "rs60006", "Func": "rs6000_output_mi_thunk", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2724, "Length": 130, "Cover_Rate": 0.3693181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "ARM64BaseInfo", "Func": "ARM64VectorLayoutToString", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2725, "Length": 66, "Cover_Rate": 0.5365853658536586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "struct", "aarch64_address_info", "addr", ";", "if", "(", "!", "aarch64_classify_address", "(", "&", "addr", ",", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "GET_MODE", "(", "op", ")", ",", "false", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "addr", ".", "type", "==", "ADDRESS_REG_IMM", ")", "return", "known_eq", "(", "addr", ".", "const_offset", ",", "<NUM_LIT>", ")", ";"], "File": "aarch64", "Func": "aarch64_sve_ldff1_operand_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2726, "Length": 48, "Cover_Rate": 0.6486486486486487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Info", ".", "vol", "=", "false", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "switch", "(", "IntrData", "->", "Type", ")", "{", "case", "EXPAND_FROM_MEM", ":", "{", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "memVT", "=", "<STR_LIT>", "(", "I", ".", "getType", "(", ")", ")", ";", "Info", ".", "align", "=", "<NUM_LIT>", ";", "Info", ".", "readMem", "=", "true", ";", "break", ";", "}", "case", "COMPRESS_TO_MEM", ":", "{", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "memVT", "=", "<STR_LIT>", "(", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";", "Info", ".", "align", "=", "<NUM_LIT>", ";", "Info", ".", "writeMem", "=", "true", ";", "break", ";", "}", "case", "TRUNCATE_TO_MEM_VI8", ":", "case", "TRUNCATE_TO_MEM_VI16", ":", "case", "TRUNCATE_TO_MEM_VI32", ":", "{", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "VT", "=", "<STR_LIT>", "(", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";", "MVT", "ScalarVT", "=", "<STR_LIT>", ";", "if", "(", "IntrData", "->", "Type", "==", "TRUNCATE_TO_MEM_VI8", ")", "ScalarVT", "=", "<STR_LIT>", ";", "else", "if", "(", "IntrData", "->", "Type", "==", "TRUNCATE_TO_MEM_VI16", ")", "ScalarVT", "=", "<STR_LIT>", ";", "else", "if", "(", "IntrData", "->", "Type", "==", "TRUNCATE_TO_MEM_VI32", ")", "ScalarVT", "=", "<STR_LIT>", ";", "Info", ".", "memVT", "=", "<STR_LIT>", "(", "ScalarVT", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ";", "Info", ".", "align", "=", "<NUM_LIT>", ";", "Info", ".", "writeMem", "=", "true", ";", "break", ";", "}", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (3)", "Func": "getTgtMemIntrinsic", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2727, "Length": 227, "Cover_Rate": 0.7467105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MergeBaseOffsetOpt", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "RISCVMergeBaseOffset", "Func": "RISCVMergeBaseOffsetOpt", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2728, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "msp430_do_not_relax_short_jumps", "(", "void", ")", "{", "return", "msp430_code_region", "==", "EITHER", "||", "msp430_code_region", "==", "LOWER", "||", "has_attr", "(", "ATTR_EITHER", ",", "current_function_decl", ")", "||", "has_attr", "(", "ATTR_LOWER", ",", "current_function_decl", ")", ";"], "ground_truth": ["}"], "File": "msp4303", "Func": "msp430_do_not_relax_short_jumps", "Target": "msp430", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2729, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setAction", "(", "{", "G_FRAME_INDEX", ",", "p0", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GLOBAL_VALUE", ",", "p0", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "p0", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "<NUM_LIT>", ",", "s32", "}", ",", "Legal", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s1", ",", "s8", ",", "s16", "}", ")", "setAction", "(", "{", "G_GEP", ",", "<NUM_LIT>", ",", "Ty", "}", ",", "WidenScalar", ")", ";", "setAction", "(", "{", "G_BRCOND", ",", "s1", "}", ",", "Legal", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s8", ",", "s16", ",", "s32", ",", "p0", "}", ")", "setAction", "(", "{", "TargetOpcode", "::", "G_CONSTANT", ",", "Ty", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "TargetOpcode", "::", "G_CONSTANT", ",", "s1", "}", ",", "WidenScalar", ")", ";", "setAction", "(", "{", "TargetOpcode", "::", "G_CONSTANT", ",", "s64", "}", ",", "NarrowScalar", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s8", ",", "s16", ",", "s32", "}", ")", "{", "setAction", "(", "{", "G_ZEXT", ",", "Ty", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SEXT", ",", "Ty", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_ANYEXT", ",", "Ty", "}", ",", "Legal", ")", ";", "}", "for", "(", "auto", "Ty", ":", "{", "s1", ",", "s8", ",", "s16", "}", ")", "{", "setAction", "(", "{", "G_ZEXT", ",", "<NUM_LIT>", ",", "Ty", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SEXT", ",", "<NUM_LIT>", ",", "Ty", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_ANYEXT", ",", "<NUM_LIT>", ",", "Ty", "}", ",", "Legal", ")", ";", "}", "setAction", "(", "{", "G_ICMP", ",", "s1", "}", ",", "Legal", ")", ";"], "ground_truth": ["for", "(", "auto", "Ty", ":", "{", "s8", ",", "s16", ",", "s32", ",", "p0", "}", ")", "setAction", "(", "{", "G_ICMP", ",", "<NUM_LIT>", ",", "Ty", "}", ",", "Legal", ")", ";"], "File": "X86LegalizerInfo8", "Func": "setLegalizerInfo32bit", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2730, "Length": 278, "Cover_Rate": 0.48013816925734026, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ISelAddressMode", "(", ")", ":", "BaseType", "(", "RegBase", ")", ",", "Base_FrameIndex", "(", "<NUM_LIT>", ")", ",", "Scale", "(", "<NUM_LIT>", ")", ",", "IndexReg", "(", ")", ",", "Disp", "(", "<NUM_LIT>", ")", ",", "Segment", "(", ")", ",", "GV", "(", "nullptr", ")", ",", "CP", "(", "nullptr", ")", ",", "BlockAddr", "(", "nullptr", ")", ",", "ES", "(", "nullptr", ")", ",", "JT", "(", "-", "<NUM_LIT>", ")", ",", "Align", "(", "<NUM_LIT>", ")", ",", "SymbolFlags", "(", "<STR_LIT>", ")", "{"], "ground_truth": ["}"], "File": "X86ISelDAGToDAG100", "Func": "X86ISelAddressMode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2731, "Length": 69, "Cover_Rate": 0.971830985915493, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vqmovuntq_sv4si", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vqmovuntq_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2732, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "override", "{"], "ground_truth": ["return", "create<ISA_LIT>ELFObjectWriter", "(", "Is64Bit", ",", "HasRelocationAddend", ",", "OS", ")", ";"], "File": "AMDGPUAsmBackend11", "Func": "createObjectWriter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2733, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "__result", "=", "__builtin_bpermd", "(", "__p", ",", "__X", ")", ";", "}", "else", "{", "__p", "=", "<NUM_LIT>", "-", "__builtin_popcountl", "(", "__M", ")", ";", "__result", "=", "<NUM_LIT>", ";", "while", "(", "__m", "!=", "<NUM_LIT>", ")", "{", "unsigned", "long", "__t", ";", "__c", "=", "__builtin_clzl", "(", "__m", ")", ";", "__t", "=", "(", "__X", "&", "(", "__mask", ">>", "__c", ")", ")", ">>", "(", "__p", "-", "__c", ")", ";", "__m", "^=", "(", "__mask", ">>", "__c", ")", ";", "__result", "|=", "(", "__t", ")", ";", "__p", "++", ";"], "ground_truth": ["}"], "File": "bmi2intrin2", "Func": "_pext_u64", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2734, "Length": 80, "Cover_Rate": 0.40404040404040403, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasTransactionalExecution", "(", ")", "const", "{"], "ground_truth": ["return", "HasTransactionalExecution", ";"], "File": "SystemZSubtarget", "Func": "hasTransactionalExecution", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2735, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_permutex2var_ps", "(", "__mmask16", "__U", ",", "__m512", "__A", ",", "__m512i", "__I", ",", "__m512", "__B", ")", "{", "return", "(", "__m512", ")", "__builtin_ia32_vpermt2varps512_maskz", "(", "(", "__v16si", ")", "__I", ",", "(", "__v16sf", ")", "__A", ",", "(", "__v16sf", ")", "__B", ",", "(", "__mmask16", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_maskz_permutex2var_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2736, "Length": 56, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Inputs", ".", "has", "(", "CR", ".", "Reg", ")", ")", ";", "LatticeCell", "LS", ";", "if", "(", "!", "getCell", "(", "CR", ",", "Inputs", ",", "LS", ")", ")", "return", "false", ";", "uint32_t", "Ps", "=", "LS", ".", "properties", "(", ")", ";", "unsigned", "TakeOp", ";", "if", "(", "Ps", "&", "ConstantProperties", "::", "Zero", ")", "TakeOp", "=", "<NUM_LIT>", ";", "else", "if", "(", "Ps", "&", "ConstantProperties", "::", "NonZero", ")", "TakeOp", "=", "<NUM_LIT>", ";", "else", "return", "false", ";", "const", "MachineOperand", "&", "ValOp", "=", "MI", ".", "getOperand", "(", "TakeOp", ")", ";", "Register", "DefR", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "LatticeCell", "RC", "=", "Outputs", ".", "get", "(", "DefR", ".", "Reg", ")", ";", "if", "(", "ValOp", ".", "isImm", "(", ")", ")", "{", "int64_t", "V", "=", "ValOp", ".", "getImm", "(", ")", ";", "unsigned", "W", "=", "getRegBitWidth", "(", "DefR", ".", "Reg", ")", ";", "APInt", "A", "(", "W", ",", "V", ",", "true", ")", ";", "const", "Constant", "*", "C", "=", "intToConst", "(", "A", ")", ";", "RC", ".", "add", "(", "C", ")", ";", "Outputs", ".", "update", "(", "DefR", ".", "Reg", ",", "RC", ")", ";", "return", "true", ";", "}", "if", "(", "ValOp", ".", "isReg", "(", ")", ")", "{", "Register", "R", "(", "ValOp", ")", ";"], "ground_truth": ["const", "LatticeCell", "&", "LR", "=", "Inputs", ".", "get", "(", "R", ".", "Reg", ")", ";"], "File": "HexagonConstPropagation", "Func": "evaluateHexCondMove", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2737, "Length": 205, "Cover_Rate": 0.7321428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "PI", "!=", "TopMBB", "->", "pred_end", "(", ")", "&&", "<STR_LIT>", ")", ";", "MachineBasicBlock", "*", "Backedge", "=", "*", "PI", "++", ";", "if", "(", "PI", "==", "TopMBB", "->", "pred_end", "(", ")", ")", "return", ";", "MachineBasicBlock", "*", "Incoming", "=", "*", "PI", "++", ";", "if", "(", "PI", "!=", "TopMBB", "->", "pred_end", "(", ")", ")", "return", ";", "if", "(", "L", "->", "contains", "(", "Incoming", ")", ")", "{", "if", "(", "L", "->", "contains", "(", "Backedge", ")", ")", "return", ";", "std", "::", "swap", "(", "Incoming", ",", "Backedge", ")", ";", "}", "else", "if", "(", "!", "L", "->", "contains", "(", "Backedge", ")", ")", "return", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "TopMBB", "->", "begin", "(", ")", ",", "E", "=", "TopMBB", "->", "end", "(", ")", ";", "I", "!=", "E", "&&", "I", "->", "isPHI", "(", ")", ";", "++", "I", ")", "{", "MachineInstr", "*", "MPhi", "=", "&", "*", "I", ";", "unsigned", "DefReg", "=", "MPhi", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "MPhi", "->", "getNumOperands", "(", ")", ";", "i", "+=", "<NUM_LIT>", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "MPhi", "->", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "L", "->", "contains", "(", "MBB", ")", ")", "{", "MachineInstr", "*", "DI", "=", "MRI", "->", "getVRegDef", "(", "MPhi", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "isInductionOperation", "(", "DI", ",", "DefReg", ")", ")", "{", "IOps", ".", "push_back", "(", "DI", ")", ";", "IVars", ".", "push_back", "(", "MPhi", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "PPCCTRLoops2", "Func": "getCanonicalInductionVariable", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2738, "Length": 248, "Cover_Rate": 0.8157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "OPW_FIRST_", "<=", "Width", "&&", "Width", "<", "OPW_LAST_", ")", ";", "switch", "(", "Width", ")", "{", "default", ":", "case", "OPW32", ":", "return", "SGPR_32RegClassID", ";", "case", "OPW64", ":", "return", "SGPR_64RegClassID", ";"], "ground_truth": ["case", "OPW128", ":", "return", "SGPR_128RegClassID", ";"], "File": "AMDGPUDisassembler19", "Func": "getSgprClassId", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2739, "Length": 36, "Cover_Rate": 0.6792452830188679, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>ExpandPseudo", "::", "ExpandMI", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ")", "{", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "DebugLoc", "DL", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "bool", "isMem", "=", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ";", "MachineOperand", "&", "JumpTarget", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "StackAdjust", "=", "MBBI", "->", "getOperand", "(", "isMem", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "assert", "(", "StackAdjust", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "int", "StackAdj", "=", "StackAdjust", ".", "getImm", "(", ")", ";", "if", "(", "StackAdj", ")", "{", "StackAdj", "+=", "<ISA_LIT>FL", "->", "mergeSPUpdates", "(", "MBB", ",", "MBBI", ",", "true", ")", ";", "<ISA_LIT>FL", "->", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "StackAdj", ",", "true", ")", ";", "}", "bool", "IsWin64", "=", "STI", "->", "isTargetWin64", "(", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "{", "unsigned", "Op", "=", "(", "Opcode", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "(", "IsWin64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "Op", ")", ")", ";", "if", "(", "JumpTarget", ".", "isGlobal", "(", ")", ")", "MIB", ".", "addGlobalAddress", "(", "JumpTarget", ".", "getGlobal", "(", ")", ",", "JumpTarget", ".", "getOffset", "(", ")", ",", "JumpTarget", ".", "getTargetFlags", "(", ")", ")", ";", "else", "{", "assert", "(", "JumpTarget", ".", "isSymbol", "(", ")", ")", ";", "MIB", ".", "addExternalSymbol", "(", "JumpTarget", ".", "getSymbolName", "(", ")", ",", "JumpTarget", ".", "getTargetFlags", "(", ")", ")", ";", "}", "}", "else", "if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "{", "unsigned", "Op", "=", "(", "Opcode", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "(", "IsWin64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "Op", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "MIB", ".", "addOperand", "(", "MBBI", "->", "getOperand", "(", "i", ")", ")", ";", "}", "else", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "IsWin64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addReg", "(", "JumpTarget", ".", "getReg", "(", ")", ",", "RegState", "::", "Kill", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "JumpTarget", ".", "getReg", "(", ")", ",", "RegState", "::", "Kill", ")", ";", "}", "MachineInstr", "*", "NewMI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "NewMI", "->", "copyImplicitOps", "(", "*", "MBBI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MBBI", ")", ";", "MBB", ".", "erase", "(", "MBBI", ")", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "MachineOperand", "&", "DestAddr", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "DestAddr", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["const", "bool", "Uses64BitFramePtr", "=", "STI", "->", "isTarget64BitLP64", "(", ")", "||", "STI", "->", "isTargetNaCl64", "(", ")", ";"], "File": "X86ExpandPseudo22", "Func": "ExpandMI", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2740, "Length": 513, "Cover_Rate": 0.7633928571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "HSAMD", "::", "fromString", "(", "HSAMetadataString", ",", "HSAMetadata", ")", ")", "return", "false", ";"], "ground_truth": ["return", "EmitHSAMetadata", "(", "HSAMetadata", ")", ";"], "File": "AMDGPUTargetStreamer1", "Func": "EmitHSAMetadataV2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2741, "Length": 20, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "int", "rs6000_elf_section_type_flags", "(", "tree", "decl", ",", "const", "char", "*", "name", ",", "int", "reloc", ")", "{", "return", "default_section_type_flags_1", "(", "decl", ",", "name", ",", "reloc", ",", "flag_pic", "||", "DEFAULT_ABI", "==", "ABI_AIX", ")", ";"], "ground_truth": ["}"], "File": "rs60003", "Func": "rs6000_elf_section_type_flags", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2742, "Length": 34, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>DAGToDAGISel", "::", "SelectPostLoadLane", "(", "SDNode", "*", "N", ",", "unsigned", "NumVecs", ",", "unsigned", "Opc", ")", "{", "SDLoc", "dl", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "bool", "Narrow", "=", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Regs", "(", "N", "->", "op_begin", "(", ")", "+", "<NUM_LIT>", ",", "N", "->", "op_begin", "(", ")", "+", "<NUM_LIT>", "+", "NumVecs", ")", ";", "if", "(", "Narrow", ")", "transform", "(", "Regs", ",", "Regs", ".", "begin", "(", ")", ",", "WidenVector", "(", "*", "CurDAG", ")", ")", ";", "SDValue", "RegSeq", "=", "createQTuple", "(", "Regs", ")", ";", "const", "EVT", "ResTys", "[", "]", "=", "{", "<STR_LIT>", ",", "RegSeq", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", "}", ";", "unsigned", "LaneNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "NumVecs", "+", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "RegSeq", ",", "CurDAG", "->", "getTargetConstant", "(", "LaneNo", ",", "dl", ",", "<STR_LIT>", ")", ",", "N", "->", "getOperand", "(", "NumVecs", "+", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "NumVecs", "+", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "SDNode", "*", "Ld", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "NumVecs", ")", ",", "SDValue", "(", "Ld", ",", "<NUM_LIT>", ")", ")", ";", "SDValue", "SuperReg", "=", "SDValue", "(", "Ld", ",", "<NUM_LIT>", ")", ";", "if", "(", "NumVecs", "==", "<NUM_LIT>", ")", "{", "ReplaceUses", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "Narrow", "?", "NarrowVector", "(", "SuperReg", ",", "*", "CurDAG", ")", ":", "SuperReg", ")", ";", "}", "else", "{", "EVT", "WideVT", "=", "RegSeq", ".", "getOperand", "(", "<NUM_LIT>", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "static", "const", "unsigned", "QSubs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumVecs", ";", "++", "i", ")", "{", "SDValue", "NV", "=", "CurDAG", "->", "getTargetExtractSubreg", "(", "QSubs", "[", "i", "]", ",", "dl", ",", "WideVT", ",", "SuperReg", ")", ";", "if", "(", "Narrow", ")", "NV", "=", "NarrowVector", "(", "NV", ",", "*", "CurDAG", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "i", ")", ",", "NV", ")", ";", "}", "}", "ReplaceUses", "(", "SDValue", "(", "N", ",", "NumVecs", "+", "<NUM_LIT>", ")", ",", "SDValue", "(", "Ld", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["CurDAG", "->", "RemoveDeadNode", "(", "N", ")", ";"], "File": "AArch64ISelDAGToDAG (2)2", "Func": "SelectPostLoadLane", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2743, "Length": 381, "Cover_Rate": 0.9621212121212122, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "*", "total", "=", "COSTS_N_INSNS", "(", "INTVAL", "(", "XEXP", "(", "(", "x", ")", ",", "<NUM_LIT>", ")", ")", ")", ";", "if", "(", "*", "total", "<", "<NUM_LIT>", ")", "*", "total", "=", "<NUM_LIT>", ";", "}", "return", "false", ";", "case", "DIV", ":", "case", "UDIV", ":", "if", "(", "speed", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "else", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "false", ";", "case", "MULT", ":", "if", "(", "(", "TARGET_DPFP", "&&", "GET_MODE", "(", "x", ")", "==", "DFmode", ")", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "else", "if", "(", "speed", ")", "*", "total", "=", "arc_multcost", ";", "else", "if", "(", "TARGET_MUL64_SET", "||", "(", "TARGET_ARC700", "&&", "!", "TARGET_NOMPY_SET", ")", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "else", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "false", ";", "case", "PLUS", ":", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "MULT", "&&", "_2_4_8_operand", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "VOIDmode", ")", ")", "{", "*", "total", "+=", "(", "rtx_cost", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "PLUS", ",", "<NUM_LIT>", ",", "speed", ")", "+", "rtx_cost", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "PLUS", ",", "<NUM_LIT>", ",", "speed", ")", ")", ";", "return", "true", ";", "}", "return", "false", ";", "case", "MINUS", ":", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "MULT", "&&", "_2_4_8_operand", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "VOIDmode", ")", ")", "{", "*", "total", "+=", "(", "rtx_cost", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "PLUS", ",", "<NUM_LIT>", ",", "speed", ")", "+", "rtx_cost", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "PLUS", ",", "<NUM_LIT>", ",", "speed", ")", ")", ";", "return", "true", ";", "}", "return", "false", ";", "case", "COMPARE", ":", "{", "rtx", "op0", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "rtx", "op1", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "op0", ")", "==", "ZERO_EXTRACT", "&&", "op1", "==", "const0_rtx", "&&", "XEXP", "(", "op0", ",", "<NUM_LIT>", ")", "==", "const1_rtx", ")", "{", "*", "total", "=", "(", "rtx_cost", "(", "XEXP", "(", "op0", ",", "<NUM_LIT>", ")", ",", "SET", ",", "<NUM_LIT>", ",", "speed", ")", "+", "rtx_cost", "(", "XEXP", "(", "op0", ",", "<NUM_LIT>", ")", ",", "SET", ",", "<NUM_LIT>", ",", "speed", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "arc4", "Func": "arc_rtx_costs", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2744, "Length": 385, "Cover_Rate": 0.3748782862706913, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "insn", ",", "clobs", "[", "TOTAL_ALTIVEC_REGS", "+", "<NUM_LIT>", "]", ";", "rtx", "vrsave", "=", "gen_rtx_REG", "(", "SImode", ",", "VRSAVE_REGNO", ")", ";", "clobs", "[", "<NUM_LIT>", "]", "=", "gen_rtx_SET", "(", "vrsave", ",", "gen_rtx_UNSPEC_VOLATILE", "(", "SImode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "reg", ",", "vrsave", ")", ",", "UNSPECV_SET_VRSAVE", ")", ")", ";", "nclobs", "=", "<NUM_LIT>", ";", "for", "(", "i", "=", "FIRST_ALTIVEC_REGNO", ";", "i", "<=", "LAST_ALTIVEC_REGNO", ";", "++", "i", ")", "if", "(", "info", "->", "vrsave_mask", "&", "ALTIVEC_REG_BIT", "(", "i", ")", ")", "{", "if", "(", "!", "epiloguep", "||", "call_used_or_fixed_reg_p", "(", "i", ")", ")", "clobs", "[", "nclobs", "++", "]", "=", "gen_hard_reg_clobber", "(", "V4SImode", ",", "i", ")", ";", "else", "{", "rtx", "reg", "=", "gen_rtx_REG", "(", "V4SImode", ",", "i", ")", ";", "clobs", "[", "nclobs", "++", "]", "=", "gen_rtx_SET", "(", "reg", ",", "gen_rtx_UNSPEC", "(", "V4SImode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "reg", ")", ",", "<NUM_LIT>", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "rs6000-logue", "Func": "generate_set_vrsave", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2745, "Length": 137, "Cover_Rate": 0.685, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "Value", "==", "<NUM_LIT>", "||", "Value", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "Value", ";"], "File": "ARMISelDAGToDAG100", "Func": "SDValueToConstBool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2746, "Length": 18, "Cover_Rate": 0.32727272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NextVA", ".", "isMemLoc", "(", ")", ")", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "<NUM_LIT>", ",", "NextVA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "ArgValue2", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "dl", ",", "Root", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "FI", ")", ")", ";", "}", "else", "{", "Reg", "=", "MF", ".", "addLiveIn", "(", "NextVA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "ArgValue2", "=", "DAG", ".", "getCopyFromReg", "(", "Root", ",", "dl", ",", "Reg", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering12", "Func": "GetF64FormalArgument", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2747, "Length": 118, "Cover_Rate": 0.4259927797833935, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "!", "cfun", "->", "machine", "->", "lr_save_eliminated", "&&", "(", "!", "leaf_function_p", "(", ")", "||", "thumb_far_jump_used_p", "(", ")", "||", "df_regs_ever_live_p", "(", "LR_REGNUM", ")", ")", ";"], "ground_truth": ["}"], "File": "arm4", "Func": "thumb_force_lr_save", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2748, "Length": 25, "Cover_Rate": 0.78125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "HalfMask", "=", "Imm", ">>", "(", "l", "*", "<NUM_LIT>", ")", ";", "unsigned", "HalfBegin", "=", "(", "HalfMask", "&", "<NUM_LIT>", ")", "*", "HalfSize", ";", "for", "(", "unsigned", "i", "=", "HalfBegin", ",", "e", "=", "HalfBegin", "+", "HalfSize", ";", "i", "!=", "e", ";", "++", "i", ")", "ShuffleMask", ".", "push_back", "(", "HalfMask", "&", "<NUM_LIT>", "?", "SM_SentinelZero", ":", "(", "int", ")", "i", ")", ";", "}"], "ground_truth": ["}"], "File": "X86ShuffleDecode", "Func": "DecodeVPERM2X128Mask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2749, "Length": 60, "Cover_Rate": 0.5825242718446602, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ShiftName", "==", "<STR_LIT>", "||", "ShiftName", "==", "<STR_LIT>", ")", "St", "=", "Lsl", ";", "else", "if", "(", "ShiftName", "==", "<STR_LIT>", "||", "ShiftName", "==", "<STR_LIT>", ")", "St", "=", "Lsr", ";", "else", "if", "(", "ShiftName", "==", "<STR_LIT>", "||", "ShiftName", "==", "<STR_LIT>", ")", "St", "=", "Asr", ";", "else", "if", "(", "ShiftName", "==", "<STR_LIT>", "||", "ShiftName", "==", "<STR_LIT>", ")", "St", "=", "Ror", ";", "else", "if", "(", "ShiftName", "==", "<STR_LIT>", "||", "ShiftName", "==", "<STR_LIT>", ")", "St", "=", "Rrx", ";", "else", "return", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "St", "==", "Rrx", ")", "return", "false", ";", "const", "AsmToken", "&", "HashTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "HashTok", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", ")", "return", "Error", "(", "HashTok", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "ShiftAmount", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser79", "Func": "ParseShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2750, "Length": 151, "Cover_Rate": 0.7438423645320197, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "op", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "GET_CODE", "(", "op", ")", "!=", "PLUS", "||", "GET_MODE", "(", "op", ")", "!=", "Pmode", "||", "!", "register_operand", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "Pmode", ")", "||", "!", "nonmemory_operand", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "Pmode", ")", ")", "return", "<NUM_LIT>", ";"], "File": "arc3", "Func": "load_update_operand", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2751, "Length": 54, "Cover_Rate": 0.6136363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "int", "_mm_extract_pi16", "(", "__m64", "__A", ",", "int", "__N", ")", "{"], "ground_truth": ["return", "__builtin_ia32_pextrw", "(", "(", "__v4hi", ")", "__A", ",", "__N", ")", ";"], "File": "xmmintrin4", "Func": "_mm_extract_pi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2752, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Mask", "[", "<NUM_LIT>", "]", ">=", "-", "<NUM_LIT>", "&&", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Mask", "[", "<NUM_LIT>", "]", ">=", "-", "<NUM_LIT>", "&&", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Mask", "[", "<NUM_LIT>", "]", ">=", "-", "<NUM_LIT>", "&&", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Mask", "[", "<NUM_LIT>", "]", ">=", "-", "<NUM_LIT>", "&&", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["unsigned", "Imm", "=", "<NUM_LIT>", ";"], "File": "X86ISelLowering (2)", "Func": "getV4X86ShuffleImm8ForMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2753, "Length": 85, "Cover_Rate": 0.40476190476190477, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "Str", ":", "MAI", "->", "SrcExt", ")", "{", "MCInst", "Inst", ";", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "addStringImm", "(", "Str", ".", "first", "(", ")", ",", "Inst", ")", ";"], "ground_truth": ["outputMCInst", "(", "Inst", ")", ";"], "File": "SPIRVAsmPrinter1", "Func": "outputDebugSourceAndStrings", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2754, "Length": 37, "Cover_Rate": 0.38144329896907214, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetMachine", "&", "TM", "=", "funcInfo", ".", "MF", "->", "getTarget", "(", ")", ";"], "ground_truth": ["const", "<ISA_LIT>Subtarget", "*", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";"], "File": "ARMFastISel28", "Func": "createFastISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2755, "Length": 28, "Cover_Rate": 0.4307692307692308, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128d", ")", "__builtin_ia32_andnpd128_mask", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__B", ",", "(", "__v2df", ")", "_mm_setzero_pd", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vldqintrin", "Func": "_mm_maskz_andnot_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2756, "Length": 30, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "MI", ")", "{", "for", "(", "auto", "&", "MO", ":", "BI", "->", "operands", "(", ")", ")", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "return", ";", "}", "}", "if", "(", "!", "MI", ")", "return", ";", "MI", "->", "setDesc", "(", "HII", "->", "get", "(", "HII", "->", "getNonDotCurOp", "(", "*", "MI", ")", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "MI", "->", "dump", "(", ")", ";", ")", ";"], "ground_truth": ["}"], "File": "HexagonVLIWPacketizer (2)1", "Func": "cleanUpDotCur", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2757, "Length": 89, "Cover_Rate": 0.6223776223776224, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "SD", "->", "getMemoryVT", "(", ")", ".", "getSizeInBits", "(", ")", ")", "{", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "AliasReg", "=", "TM", ".", "getFrameLowering", "(", ")", "->", "hasFP", "(", "*", "MF", ")", "?", "AliasFPReg", ":", "get<ISA_LIT>16SPAliasReg", "(", ")", ";", "return", ";", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "StoreSDNode", "*", "SD", "=", "dyn_cast", "<", "StoreSDNode", ">", "(", "Parent", ")", ";", "switch", "(", "SD", "->", "getMemoryVT", "(", ")", ".", "getSizeInBits", "(", ")", ")", "{", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "AliasReg", "=", "TM", ".", "getFrameLowering", "(", ")", "->", "hasFP", "(", "*", "MF", ")", "?", "AliasFPReg", ":", "get<ISA_LIT>16SPAliasReg", "(", ")", ";", "return", ";", "}", "break", ";", "}", "}", "}"], "ground_truth": ["AliasReg", "=", "CurDAG", "->", "getRegister", "(", "<STR_LIT>", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";"], "File": "MipsISelDAGToDAG32", "Func": "getMips16SPRefReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2758, "Length": 123, "Cover_Rate": 0.634020618556701, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "demoteInst", "(", "MCInst", "&", "Inst", ",", "const", "MCInstrInfo", "&", "InstInfo", ")", "{", "unsigned", "NewOpc", "=", "demoteOpcode", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "Inst", ".", "setOpcode", "(", "NewOpc", ")", ";"], "ground_truth": ["const", "MCOperandInfo", "*", "OpInfo", "=", "InstInfo", ".", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ".", "OpInfo", ";"], "File": "X86MCNaClExpander", "Func": "demoteInst", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2759, "Length": 51, "Cover_Rate": 0.35172413793103446, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "LiveIntervals", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "addPreserved", "<", "LiveIntervals", ">", "(", ")", ";"], "File": "HexagonExpandCondsets24", "Func": "getAnalysisUsage", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2760, "Length": 28, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GCNILPScheduler", "S", ";"], "ground_truth": ["return", "S", ".", "schedule", "(", "BotRoots", ",", "DAG", ")", ";"], "File": "GCNILPSched", "Func": "makeGCNILPScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2761, "Length": 13, "Cover_Rate": 0.34210526315789475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isTargetELF", "(", ")", ")", "{", "if", "(", "is64Bit", "(", ")", "&&", "F", "&&", "(", "CallingConv", "::", "<ISA_LIT>_RegCall", "==", "F", "->", "getCallingConv", "(", ")", ")", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "(", "(", "F", "&&", "F", "->", "hasFnAttribute", "(", "Attribute", "::", "NonLazyBind", ")", ")", "||", "(", "!", "F", "&&", "M", ".", "getRtLibUseGOT", "(", ")", ")", ")", "&&", "is64Bit", "(", ")", ")", "return", "<STR_LIT>", ";"], "File": "X86Subtarget (2)3", "Func": "classifyGlobalFunctionReference", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2762, "Length": 65, "Cover_Rate": 0.35135135135135137, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__o", "=", "__builtin_aarch64_set_qregoiv2di", "(", "__o", ",", "(", "int64x2_t", ")", "temp", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "__o", "=", "__builtin_aarch64_set_qregoiv2di", "(", "__o", ",", "(", "int64x2_t", ")", "temp", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["__builtin_aarch64_st2di", "(", "(", "__builtin_aarch64_simd_di", "*", ")", "__a", ",", "__o", ")", ";"], "File": "arm", "Func": "neon2_vst2_s64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2763, "Length": 49, "Cover_Rate": 0.4083333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printJT2BlockOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter3", "Func": "printJT2BlockOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2764, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>MachineFunctionInfo", "(", "MachineFunction", "&", "MF", ")", "{"], "ground_truth": ["}"], "File": "OpenRISCMachineFunctionInfo", "Func": "OpenRISCMachineFunctionInfo", "Target": "OpenRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2765, "Length": 9, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "TokStr", "=", "Tok", ".", "getString", "(", ")", ";", "if", "(", "TokStr", ".", "equals", "(", "<STR_LIT>", ")", ")", "Start", "=", "Tok", ".", "getLoc", "(", ")", ";", "else", "if", "(", "TokStr", ".", "equals", "(", "<STR_LIT>", ")", ")", "{", "End", "=", "Tok", ".", "getEndLoc", "(", ")", ";", "break", ";", "}", "if", "(", "Tok", ".", "getKind", "(", ")", "==", "AsmToken", "::", "Eof", ")", "return", "false", ";", "Lexer", ".", "Lex", "(", ")", ";", "}", "IndexMap", "=", "std", "::", "string", "(", "Start", ".", "getPointer", "(", ")", ",", "End", ".", "getPointer", "(", ")", ")", ";", "Lexer", ".", "setSkipSpace", "(", "true", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "TPCAsmParser", "Func": "parseIndexMap", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2766, "Length": 99, "Cover_Rate": 0.7226277372262774, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ",", "const", "MCSubtargetInfo", "*", "STI", ")", "const", "override", "{"], "ground_truth": ["return", "false", ";"], "File": "SPIRVAsmBackend", "Func": "writeNopData", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2767, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeSMLAInstruction", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rd", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Ra", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "pred", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "pred", "==", "<NUM_LIT>", ")", "return", "DecodeCPSInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeSMLAInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2768, "Length": 153, "Cover_Rate": 0.6681222707423581, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Target", "&", "T", "=", "The<ISA_LIT>Target", ";", "RegisterMCAsmInfoFn", "X", "(", "T", ",", "create<ISA_LIT>MCAsmInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "T", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "T", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "T", ",", "create<ISA_LIT>MCSubtargetInfo", ")", ";"], "File": "M680x0MCTargetDesc", "Func": "LLVMInitializeM680x0TargetMC", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2769, "Length": 41, "Cover_Rate": 0.4939759036144578, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Modifier", "&&", "strncmp", "(", "Modifier", ",", "<STR_LIT>", ",", "strlen", "(", "<STR_LIT>", ")", ")", "==", "<NUM_LIT>", ")", "{", "EVT", "VT", "=", "(", "strcmp", "(", "Modifier", "+", "<NUM_LIT>", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "(", "(", "strcmp", "(", "Modifier", "+", "<NUM_LIT>", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "(", "(", "strcmp", "(", "Modifier", "+", "<NUM_LIT>", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";", "Reg", "=", "get<ISA_LIT>SubSuperRegister", "(", "Reg", ",", "VT", ")", ";", "}"], "ground_truth": ["O", "<<", "TRI", "->", "getAsmName", "(", "Reg", ")", ";"], "File": "X86ATTAsmPrinter2", "Func": "printOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2770, "Length": 92, "Cover_Rate": 0.3881856540084388, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isCCallSymbol", "(", ")", "const", "{", "int64_t", "Imm", ";"], "ground_truth": ["<ISA_LIT>MCExpr", "::", "VariantKind", "VK", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ";"], "File": "RISCVAsmParser37", "Func": "isCCallSymbol", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2771, "Length": 18, "Cover_Rate": 0.3103448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "!", "<STR_LIT>", "(", "F", ".", "getCallingConv", "(", ")", ")", "||", "EnableVGPRSpilling", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget68", "Func": "isVGPRSpillingEnabled", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2772, "Length": 14, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "const", "MCInstrDesc", "*", "MCID", "=", "&", "MI", "->", "getDesc", "(", ")", ";", "unsigned", "NewOpc", "=", "convertAddSubFlagsOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "NewOpc", ")", "{", "const", "<ISA_LIT>BaseInstrInfo", "*", "TII", "=", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "MCID", "=", "&", "TII", "->", "get", "(", "NewOpc", ")", ";", "assert", "(", "MCID", "->", "getNumOperands", "(", ")", "==", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "+", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MI", "->", "setDesc", "(", "*", "MCID", ")", ";", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "<NUM_LIT>", ",", "true", ")", ")", ";", "}", "unsigned", "ccOutIdx", "=", "MCID", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "if", "(", "!", "MI", "->", "hasOptionalDef", "(", ")", "||", "!", "MCID", "->", "OpInfo", "[", "ccOutIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "assert", "(", "!", "NewOpc", "&&", "<STR_LIT>", ")", ";", "return", ";", "}"], "ground_truth": ["bool", "definesCPSR", "=", "false", ";"], "File": "ARMISelLowering (2)2", "Func": "AdjustInstrPostInstrSelection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2773, "Length": 146, "Cover_Rate": 0.3989071038251366, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "{", "return", "&", "DL", ";"], "ground_truth": ["}"], "File": "SparcTargetMachine17", "Func": "getDataLayout", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2774, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "int", "INSTR_DISTANCE_THRESHOLD", "=", "<NUM_LIT>", ";", "CurInst", "=", "I", ";", "bool", "Found", ";", "Found", "=", "getPreviousInstr", "(", "CurInst", ",", "MFI", ")", ";", "while", "(", "Found", "&&", "I", "!=", "CurInst", ")", "{", "if", "(", "CurInst", "->", "isCall", "(", ")", "||", "CurInst", "->", "isInlineAsm", "(", ")", ")", "break", ";", "if", "(", "InstrDistance", ">", "INSTR_DISTANCE_THRESHOLD", ")", "break", ";", "if", "(", "usesRegister", "(", "p", ",", "CurInst", ")", "==", "RU_Write", ")", "{", "return", "CurInst", ";", "}"], "ground_truth": ["InstrDistance", "+=", "TII", "->", "getInstrLatency", "(", "MF", "->", "getSubtarget", "(", ")", ".", "getInstrItineraryData", "(", ")", ",", "*", "CurInst", ")", ";"], "File": "X86FixupLEAs13", "Func": "searchBackwards", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2775, "Length": 92, "Cover_Rate": 0.6433566433566433, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "legalizeInternalLoadStoreOp", "(", "SDValue", "Op", ",", "<ISA_LIT>CustomDAG", "&", "CDAG", ")", "const", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", ")", ";", "MVT", "DataVT", "=", "getIdiomaticVectorType", "(", "Op", ".", "getNode", "(", ")", ")", "->", "getSimpleVT", "(", ")", ";", "if", "(", "isPackedVectorType", "(", "DataVT", ")", ")", "return", "splitPackedLoadStore", "(", "Op", ",", "CDAG", ")", ";", "return", "legalizePackedAVL", "(", "Op", ",", "CDAG", ")", ";"], "ground_truth": ["}"], "File": "VVPISelLowering", "Func": "legalizeInternalLoadStoreOp", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2776, "Length": 64, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "<STR_LIT>", ";", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "X86LoadValueInjectionLoadHardening", "Func": "getNodeAttributes", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2777, "Length": 17, "Cover_Rate": 0.32075471698113206, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__vector", "unsigned", "long", "long", "__p", "=", "vec_splats", "(", "*", "__P", ")", ";", "__a", "[", "<NUM_LIT>", "]", "=", "__p", "[", "<NUM_LIT>", "]", ";"], "ground_truth": ["return", "(", "__m128", ")", "__a", ";"], "File": "xmmintrin", "Func": "_mm_loadl_pi", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2778, "Length": 28, "Cover_Rate": 0.417910447761194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "int", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "__crcc_w_b_w", "(", "char", "_1", ",", "int", "_2", ")", "{"], "ground_truth": ["return", "(", "int", ")", "__builtin_loongarch_crcc_w_b_w", "(", "(", "char", ")", "_1", ",", "(", "int", ")", "_2", ")", ";"], "File": "larchintrin", "Func": "__crcc_w_b_w", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2779, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AddDefaultPred", "(", "MIB", ")", ";", "MIB", ".", "setMIFlags", "(", "MI", "->", "getFlags", "(", ")", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MI", "<<", "<STR_LIT>", "<<", "*", "MIB", ")", ";", "MBB", ".", "erase_instr", "(", "MI", ")", ";", "++", "NumNarrows", ";", "return", "true", ";", "}", "if", "(", "Entry", ".", "LowRegs1", "&&", "!", "VerifyLowRegs", "(", "MI", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "mayLoad", "(", ")", "||", "MI", "->", "mayStore", "(", ")", ")", "return", "ReduceLoadStore", "(", "MBB", ",", "MI", ",", "Entry", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "PredReg", "=", "<NUM_LIT>", ";", "if", "(", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", "==", "<STR_LIT>", ")", "{", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "{", "if", "(", "ReduceTo2Addr", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ")", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ";", "}", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "{", "static", "const", "ReduceEntry", "NarrowEntry", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "if", "(", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "NarrowEntry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ")", "return", "true", ";", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ";", "}"], "ground_truth": ["}"], "File": "Thumb2SizeReduction37", "Func": "ReduceSpecial", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2780, "Length": 333, "Cover_Rate": 0.5277337559429477, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MI", "->", "getNumExplicitOperands", "(", ")", "==", "<NUM_LIT>", ")", ";", "const", "Register", "Reg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "unsigned", "SubReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", ";", "if", "(", "TRI", "->", "isVGPR", "(", "*", "MRI", ",", "Reg", ")", ")", "{", "const", "TargetRegisterClass", "*", "regClass", "=", "Reg", ".", "isVirtual", "(", ")", "?", "MRI", "->", "getRegClass", "(", "Reg", ")", ":", "TRI", "->", "getPhysRegClass", "(", "Reg", ")", ";", "if", "(", "SubReg", ")", "regClass", "=", "TRI", "->", "getSubRegClass", "(", "regClass", ",", "SubReg", ")", ";", "const", "unsigned", "MovOp", "=", "TII", "->", "getMovOpcode", "(", "regClass", ")", ";", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "MovOp", ")", ")", ";", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "<STR_LIT>", ",", "false", ",", "true", ")", ")", ";", "}", "else", "if", "(", "!", "MRI", "->", "isSSA", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MI", ")", ";", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isEarlyClobber", "(", ")", ")", "{", "LIS", "->", "removeInterval", "(", "Reg", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsEarlyClobber", "(", "false", ")", ";", "LIS", "->", "createAndComputeVirtRegInterval", "(", "Reg", ")", ";", "}", "int", "Index", "=", "MI", "->", "findRegisterUseOperandIdx", "(", "<STR_LIT>", ")", ";", "while", "(", "Index", ">=", "<NUM_LIT>", ")", "{", "MI", "->", "RemoveOperand", "(", "Index", ")", ";", "Index", "=", "MI", "->", "findRegisterUseOperandIdx", "(", "<STR_LIT>", ")", ";", "}", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MI", ")", ";", "}", "}", "for", "(", "MachineInstr", "*", "MI", ":", "LowerToCopyInstrs", ")", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "assert", "(", "MI", "->", "getNumExplicitOperands", "(", ")", "==", "<NUM_LIT>", ")", ";", "assert", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isUndef", "(", ")", ")", ";", "MI", "->", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "MI", "->", "untieRegOperand", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "assert", "(", "MI", "->", "getNumExplicitOperands", "(", ")", "==", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SIWholeQuadMode19", "Func": "lowerCopyInstrs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2781, "Length": 340, "Cover_Rate": 0.8854166666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "InVT", "=", "In", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "<", "InVT", ".", "getVectorNumElements", "(", ")", "&&", "<STR_LIT>", "(", "In", ".", "getNode", "(", ")", ")", "&&", "In", ".", "hasOneUse", "(", ")", ")", "{", "assert", "(", "InVT", ".", "is128BitVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "LoadSDNode", "*", "LN", "=", "cast", "<", "LoadSDNode", ">", "(", "In", ")", ";", "unsigned", "NumBits", "=", "InVT", ".", "getScalarSizeInBits", "(", ")", "*", "VT", ".", "getVectorNumElements", "(", ")", ";", "MVT", "MemVT", "=", "<STR_LIT>", "(", "NumBits", ")", ";", "MVT", "LoadVT", "=", "<STR_LIT>", "(", "MemVT", ",", "<NUM_LIT>", "/", "NumBits", ")", ";", "if", "(", "SDValue", "VZLoad", "=", "narrowLoadToVZLoad", "(", "LN", ",", "MemVT", ",", "LoadVT", ",", "DAG", ")", ")", "{", "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "IsStrict", ")", "{", "SDValue", "Convert", "=", "DAG", ".", "getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "dl", ",", "{", "VT", ",", "<STR_LIT>", "}", ",", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getBitcast", "(", "InVT", ",", "VZLoad", ")", "}", ")", ";", "DCI", ".", "CombineTo", "(", "N", ",", "Convert", ",", "Convert", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "SDValue", "Convert", "=", "DAG", ".", "getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "dl", ",", "VT", ",", "DAG", ".", "getBitcast", "(", "InVT", ",", "VZLoad", ")", ")", ";", "DCI", ".", "CombineTo", "(", "N", ",", "Convert", ")", ";", "}", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "LN", ",", "<NUM_LIT>", ")", ",", "VZLoad", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "DCI", ".", "recursivelyDeleteUnusedNodes", "(", "LN", ")", ";", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";", "}", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "combineCVTP2I_CVTTP2I", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2782, "Length": 262, "Cover_Rate": 0.8111455108359134, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>BaseRegisterInfo", "::", "getEHExceptionRegister", "(", ")", "const", "{"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "ARMBaseRegisterInfo19", "Func": "getEHExceptionRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2783, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "addr", ")", "==", "CONST", ")", "{", "if", "(", "GET_CODE", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "SYMBOL_REF", ")", "tls_kind", "=", "SYMBOL_REF_TLS_MODEL", "(", "XEXP", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "ia643", "Func": "tls_symbolic_operand_type", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2784, "Length": 59, "Cover_Rate": 0.6210526315789474, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "JoinMBB", "=", "splitBlockAfter", "(", "MI", ",", "MBB", ")", ";", "MachineBasicBlock", "*", "FalseMBB", "=", "emitBlockAfter", "(", "StartMBB", ")", ";", "MBB", "=", "StartMBB", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "CCValid", ")", ".", "addImm", "(", "CCMask", ")", ".", "addMBB", "(", "JoinMBB", ")", ";", "MBB", "->", "addSuccessor", "(", "JoinMBB", ")", ";", "MBB", "->", "addSuccessor", "(", "FalseMBB", ")", ";", "MBB", "=", "FalseMBB", ";", "MBB", "->", "addSuccessor", "(", "JoinMBB", ")", ";", "MBB", "=", "JoinMBB", ";", "BuildMI", "(", "*", "MBB", ",", "MBB", "->", "begin", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "TrueReg", ")", ".", "addMBB", "(", "StartMBB", ")", ".", "addReg", "(", "FalseReg", ")", ".", "addMBB", "(", "FalseMBB", ")", ";"], "ground_truth": ["MI", "->", "eraseFromParent", "(", ")", ";"], "File": "SystemZISelLowering (2)", "Func": "emitSelect", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2785, "Length": 131, "Cover_Rate": 0.5219123505976095, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "TSInfo", ";"], "ground_truth": ["}"], "File": "OR1KTargetMachine", "Func": "getSelectionDAGInfo", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2786, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>BaseInstrInfo", "::", "hasHighOperandLatency", "(", "const", "TargetSchedModel", "&", "SchedModel", ",", "const", "MachineRegisterInfo", "*", "MRI", ",", "const", "MachineInstr", "*", "DefMI", ",", "unsigned", "DefIdx", ",", "const", "MachineInstr", "*", "UseMI", ",", "unsigned", "UseIdx", ")", "const", "{", "unsigned", "DDomain", "=", "DefMI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "<STR_LIT>", ";", "unsigned", "UDomain", "=", "UseMI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "Subtarget", ".", "isCortexA8", "(", ")", "&&", "(", "DDomain", "==", "<STR_LIT>", "||", "UDomain", "==", "<STR_LIT>", ")", ")", "return", "true", ";"], "File": "ARMBaseInstrInfo (2)3", "Func": "hasHighOperandLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2787, "Length": 80, "Cover_Rate": 0.5755395683453237, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "popType", "(", "ErrorLoc", ",", "RVT", ")", ")", "return", "true", ";", "}", "if", "(", "!", "Stack", ".", "empty", "(", ")", ")", "{", "return", "typeError", "(", "ErrorLoc", ",", "std", "::", "to_string", "(", "Stack", ".", "size", "(", ")", ")", "+", "<STR_LIT>", ")", ";", "}", "Unreachable", "=", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "WebAssemblyAsmTypeCheck (2)", "Func": "endOfFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2788, "Length": 50, "Cover_Rate": 0.684931506849315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<STR_LIT>", "(", "GO", ")", "&&", "!", "GO", "->", "hasSection", "(", ")", ")", "return", "ProgmemDataSection", ";", "return", "Base", "::", "SelectSectionForGlobal", "(", "GO", ",", "Kind", ",", "TM", ")", ";"], "ground_truth": ["}"], "File": "AVRTargetObjectFile", "Func": "SelectSectionForGlobal", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2789, "Length": 30, "Cover_Rate": 0.5660377358490566, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "return", "false", ";", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "-", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "CCUsers", ".", "size", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "MachineInstr", "*", "Branch", "=", "CCUsers", "[", "<NUM_LIT>", "]", ";", "if", "(", "Branch", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "Branch", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "<STR_LIT>", "||", "Branch", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "getCompareSourceReg", "(", "Compare", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "Compare", ",", "MBBE", "=", "Branch", ";", "for", "(", "++", "MBBI", ";", "MBBI", "!=", "MBBE", ";", "++", "MBBI", ")", "if", "(", "getRegReferences", "(", "*", "MBBI", ",", "SrcReg", ")", ")", "return", "false", ";", "MachineOperand", "Target", "(", "Branch", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "while", "(", "Branch", "->", "getNumOperands", "(", ")", ")", "Branch", "->", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "Branch", "->", "setDesc", "(", "TII", "->", "get", "(", "BRCT", ")", ")", ";", "MachineInstrBuilder", "MIB", "(", "*", "Branch", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "Branch", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "Target", ")", ";"], "ground_truth": ["if", "(", "BRCT", "!=", "<STR_LIT>", ")", "MIB", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "ImplicitDefine", "|", "RegState", "::", "Dead", ")", ";"], "File": "SystemZElimCompare (2)1", "Func": "convertToBRCT", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2790, "Length": 231, "Cover_Rate": 0.7021276595744681, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Bits", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Bits", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "return", "SelectCode", "(", "N", ")", ";", "}", "SDValue", "const", "&", "V", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "U", ";", "if", "(", "isValueExtension", "(", "V", ",", "Bits", ",", "U", ")", ")", "{", "SDValue", "R", "=", "CurDAG", "->", "getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "U", ")", ";"], "ground_truth": ["return", "SelectCode", "(", "R", ".", "getNode", "(", ")", ")", ";"], "File": "HexagonISelDAGToDAG", "Func": "SelectIntrinsicWOChain", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2791, "Length": 96, "Cover_Rate": 0.64, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmPrinter", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "SmallString", "<", "<NUM_LIT>", ">", "Str1", ";", "raw_svector_ostream", "OS1", "(", "Str1", ")", ";", "MMI", "=", "getAnalysisIfAvailable", "<", "MachineModuleInfo", ">", "(", ")", ";", "MMI", "->", "AnalyzeModule", "(", "M", ")", ";", "const_cast", "<", "TargetLoweringObjectFile", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ".", "Initialize", "(", "OutContext", ",", "TM", ")", ";", "Mang", "=", "new", "Mangler", "(", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getDataLayout", "(", ")", ")", ";", "emitHeader", "(", "M", ",", "OS1", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "OS1", ".", "str", "(", ")", ")", ";", "if", "(", "!", "M", ".", "getModuleInlineAsm", "(", ")", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "AddComment", "(", "<STR_LIT>", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "M", ".", "getModuleInlineAsm", "(", ")", ")", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "OutStreamer", ".", "AddComment", "(", "<STR_LIT>", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "}", "if", "(", "nvptxSubtarget", ".", "getDrvInterface", "(", ")", "==", "<STR_LIT>", ")", "recordAndEmitFilenames", "(", "M", ")", ";", "GlobalsEmitted", "=", "false", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "NVPTXAsmPrinter76", "Func": "doInitialization", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2792, "Length": 174, "Cover_Rate": 0.9886363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Optional", "<", "<ISA_LIT>MemOpInfo", ">", "<ISA_LIT>MemOpInfo", "::", "getAtomicCmpxchgOrRmwInfo", "(", "const", "MachineBasicBlock", "::", "iterator", "&", "MI", ")", "{"], "ground_truth": ["assert", "(", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "<STR_LIT>", ")", ";"], "File": "SIMemoryLegalizer22", "Func": "getAtomicCmpxchgOrRmwInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2793, "Length": 29, "Cover_Rate": 0.3372093023255814, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_EXTERNAL_VISIBILITY", "void", "LLVMInitialize<ISA_LIT>Target", "(", ")", "{", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "X", "(", "getThe<ISA_LIT>leTarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "Y", "(", "getThe<ISA_LIT>beTarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "Z", "(", "getThe<ISA_LIT>Target", "(", ")", ")", ";", "PassRegistry", "&", "PR", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initialize<ISA_LIT>AbstractMemberAccessPass", "(", "PR", ")", ";", "initialize<ISA_LIT>PreserveDITypePass", "(", "PR", ")", ";", "initialize<ISA_LIT>CheckAndAdjustIRPass", "(", "PR", ")", ";", "initialize<ISA_LIT>MIPeepholePass", "(", "PR", ")", ";", "initialize<ISA_LIT>MIPeepholeTruncElimPass", "(", "PR", ")", ";"], "ground_truth": ["}"], "File": "BPFTargetMachine32", "Func": "LLVMInitializeBPFTarget", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2794, "Length": 76, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "getCondFromBranchOpc", "(", "I", "->", "getOpcode", "(", ")", ")", "==", "<STR_LIT>", ")", "break", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";", "++", "Count", ";", "}"], "ground_truth": ["return", "Count", ";"], "File": "SystemZInstrInfo25", "Func": "RemoveBranch", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2795, "Length": 44, "Cover_Rate": 0.44, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "OutOffset", "[", "&", "MBB", "]", "=", "INT32_MAX", ";", "ReversePostOrderTraversal", "<", "MachineFunction", "*", ">", "RPO", "(", "&", "MF", ")", ";", "for", "(", "MachineBasicBlock", "*", "MBB", ":", "RPO", ")", "{", "int64_t", "Offset", "=", "-", "<NUM_LIT>", ";", "for", "(", "MachineBasicBlock", "*", "Pred", ":", "MBB", "->", "predecessors", "(", ")", ")", "Offset", "=", "std", "::", "max", "(", "Offset", ",", "OutOffset", "[", "Pred", "]", ")", ";", "if", "(", "Offset", "==", "-", "<NUM_LIT>", ")", "Offset", "=", "INT32_MAX", ";", "for", "(", "MachineInstr", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "int64_t", "Amount", "=", "getWinAllocaAmount", "(", "&", "MI", ",", "MRI", ")", ";", "Lowering", "L", "=", "getLowering", "(", "Offset", ",", "Amount", ")", ";", "Lowerings", "[", "&", "MI", "]", "=", "L", ";", "switch", "(", "L", ")", "{", "case", "Sub", ":", "Offset", "+=", "Amount", ";", "break", ";", "case", "TouchAndSub", ":", "Offset", "=", "Amount", ";", "break", ";", "case", "Probe", ":", "Offset", "=", "<NUM_LIT>", ";", "break", ";", "}", "}", "else", "if", "(", "MI", ".", "isCall", "(", ")", "||", "isPushPop", "(", "MI", ")", ")", "{"], "ground_truth": ["Offset", "=", "<NUM_LIT>", ";"], "File": "X86WinAllocaExpander", "Func": "computeLowerings", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2796, "Length": 190, "Cover_Rate": 0.5900621118012422, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "Constant", "*", "getTargetConstantFromNode", "(", "LoadSDNode", "*", "Load", ")", "{", "if", "(", "!", "Load", ")", "return", "nullptr", ";", "SDValue", "Ptr", "=", "Load", "->", "getBasePtr", "(", ")", ";", "if", "(", "Ptr", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Ptr", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Ptr", "=", "Ptr", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "auto", "*", "CNode", "=", "dyn_cast", "<", "ConstantPoolSDNode", ">", "(", "Ptr", ")", ";"], "ground_truth": ["if", "(", "!", "CNode", "||", "CNode", "->", "isMachineConstantPoolEntry", "(", ")", "||", "CNode", "->", "getOffset", "(", ")", "!=", "<NUM_LIT>", ")", "return", "nullptr", ";"], "File": "X86ISelLowering108", "Func": "getTargetConstantFromNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2797, "Length": 89, "Cover_Rate": 0.8811881188118812, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AAResult", "(", "<ISA_LIT>AAResult", "&&", "Arg", ")", ":", "AAResultBase", "(", "std", "::", "move", "(", "Arg", ")", ")", "{"], "ground_truth": ["}"], "File": "TPCAliasAnalysis", "Func": "TPCAAResult", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2798, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "switch", "(", "code", ")", "{", "case", "EQ", ":", "pos", "=", "<STR_LIT>", ",", "neg", "=", "<STR_LIT>", ";", "break", ";", "case", "NE", ":", "pos", "=", "<STR_LIT>", ",", "neg", "=", "<STR_LIT>", ";", "break", ";", "case", "GT", ":", "pos", "=", "<STR_LIT>", ",", "neg", "=", "<STR_LIT>", ";", "break", ";", "case", "GTU", ":", "pos", "=", "<STR_LIT>", ",", "neg", "=", "<STR_LIT>", ";", "break", ";", "case", "LT", ":", "pos", "=", "<STR_LIT>", ",", "neg", "=", "<STR_LIT>", ";", "break", ";", "case", "LTU", ":", "pos", "=", "<STR_LIT>", ",", "neg", "=", "<STR_LIT>", ";", "break", ";", "case", "GE", ":", "pos", "=", "<STR_LIT>", ",", "neg", "=", "<STR_LIT>", ";", "break", ";", "case", "GEU", ":", "pos", "=", "<STR_LIT>", ",", "neg", "=", "<STR_LIT>", ";", "break", ";", "case", "LE", ":", "pos", "=", "<STR_LIT>", ",", "neg", "=", "<STR_LIT>", ";", "break", ";", "case", "LEU", ":", "pos", "=", "<STR_LIT>", ",", "neg", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "cc_status", ".", "flags", "&", "CC_IN_FPU", ")", "output_asm_insn", "(", "<STR_LIT>", ",", "NULL", ")", ";", "switch", "(", "length", ")", "{", "case", "<NUM_LIT>", ":", "sprintf", "(", "buf", ",", "<STR_LIT>", ",", "inv", "?", "neg", ":", "pos", ")", ";"], "ground_truth": ["return", "buf", ";"], "File": "pdp114", "Func": "output_jump", "Target": "pdp11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2799, "Length": 182, "Cover_Rate": 0.5928338762214984, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcmphiq_m_uv4si", "(", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcmphiq_m_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2800, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "SPScheduler1", "Func": "getPassName", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 2801, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "AddrBase", "=", "IsStore", ";", "unsigned", "RegOp", "=", "IsStore", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "unsigned", "AddrOp", "=", "AddrBase", "+", "<NUM_LIT>", ";", "assert", "(", "Inst", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "Inst", ".", "getOperand", "(", "RegOp", ")", ".", "isReg", "(", ")", "&&", "Inst", ".", "getOperand", "(", "AddrBase", "+", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "Inst", ".", "getOperand", "(", "AddrBase", "+", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "Inst", ".", "getOperand", "(", "AddrBase", "+", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "(", "Inst", ".", "getOperand", "(", "AddrOp", ")", ".", "isExpr", "(", ")", "||", "Inst", ".", "getOperand", "(", "AddrOp", ")", ".", "isImm", "(", ")", ")", "&&", "Inst", ".", "getOperand", "(", "AddrBase", "+", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "Reg", "=", "Inst", ".", "getOperand", "(", "RegOp", ")", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "!=", "<STR_LIT>", "&&", "Reg", "!=", "<STR_LIT>", "&&", "Reg", "!=", "<STR_LIT>", "&&", "Reg", "!=", "<STR_LIT>", ")", "return", ";", "bool", "Absolute", "=", "true", ";", "if", "(", "Inst", ".", "getOperand", "(", "AddrOp", ")", ".", "isExpr", "(", ")", ")", "{", "const", "MCExpr", "*", "MCE", "=", "Inst", ".", "getOperand", "(", "AddrOp", ")", ".", "getExpr", "(", ")", ";", "if", "(", "const", "MCSymbolRefExpr", "*", "SRE", "=", "dyn_cast", "<", "MCSymbolRefExpr", ">", "(", "MCE", ")", ")", "if", "(", "SRE", "->", "getKind", "(", ")", "==", "MCSymbolRefExpr", "::", "VK_TLVP", ")", "Absolute", "=", "false", ";", "}", "if", "(", "Absolute", "&&", "(", "Inst", ".", "getOperand", "(", "AddrBase", "+", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "<NUM_LIT>", "||", "Inst", ".", "getOperand", "(", "AddrBase", "+", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "<NUM_LIT>", "||", "Inst", ".", "getOperand", "(", "AddrBase", "+", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "<NUM_LIT>", "||", "Inst", ".", "getOperand", "(", "AddrBase", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", ")", "return", ";"], "ground_truth": ["MCOperand", "Saved", "=", "Inst", ".", "getOperand", "(", "AddrOp", ")", ";"], "File": "X86MCInstLower102", "Func": "SimplifyShortMoveForm", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2802, "Length": 300, "Cover_Rate": 0.78125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "*", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "override", "{"], "ground_truth": ["return", "&", "Subtarget", ";"], "File": "TVMTargetMachine", "Func": "getSubtargetImpl", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2803, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "SDValue", "LHS", "=", "DAG", ".", "getSExtOrTrunc", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DL", ",", "INTTY", ")", ";", "SDValue", "RHS", "=", "DAG", ".", "getSExtOrTrunc", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DL", ",", "INTTY", ")", ";", "LHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "INTTY", ",", "LHS", ",", "RHS", ")", ";", "LHS", "=", "DAG", ".", "getSExtOrTrunc", "(", "LHS", ",", "DL", ",", "OVT", ")", ";", "return", "LHS", ";"], "ground_truth": ["}"], "File": "AMDILISelLowering1", "Func": "LowerSREM8", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2804, "Length": 73, "Cover_Rate": 0.5104895104895105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "V", "=", "Extract128BitVector", "(", "N0", ",", "IdxVal", ",", "DAG", ",", "dl", ")", ";", "bool", "Upper", "=", "IdxVal", ">=", "NumElems", "/", "<NUM_LIT>", ";", "V", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "V", ".", "getValueType", "(", ")", ",", "V", ",", "N1", ",", "DAG", ".", "getConstant", "(", "Upper", "?", "IdxVal", "-", "NumElems", "/", "<NUM_LIT>", ":", "IdxVal", ",", "<STR_LIT>", ")", ")", ";", "return", "Insert128BitVector", "(", "N0", ",", "V", ",", "IdxVal", ",", "DAG", ",", "dl", ")", ";", "}", "if", "(", "Subtarget", "->", "hasSSE41", "(", ")", ")", "return", "LowerINSERT_VECTOR_ELT_SSE4", "(", "Op", ",", "DAG", ")", ";", "if", "(", "EltVT", "==", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "EltVT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "isa", "<", "ConstantSDNode", ">", "(", "N2", ")", ")", "{", "if", "(", "N1", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", "N1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N1", ")", ";"], "ground_truth": ["if", "(", "N2", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", "N2", "=", "DAG", ".", "getIntPtrConstant", "(", "cast", "<", "ConstantSDNode", ">", "(", "N2", ")", "->", "getZExtValue", "(", ")", ")", ";"], "File": "X86ISelLowering117", "Func": "LowerINSERT_VECTOR_ELT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2805, "Length": 176, "Cover_Rate": 0.5222551928783383, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "RC", "=", "getRegClassFor", "(", "<STR_LIT>", "(", "Size", "*", "<NUM_LIT>", ")", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "const", "bool", "ArePtrs64bit", "=", "ABI", ".", "ArePtrs64bit", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "LL", ",", "SC", ",", "ZERO", ",", "BNE", ",", "BEQ", ";", "if", "(", "Size", "==", "<NUM_LIT>", ")", "{", "if", "(", "isMicro<ISA_LIT>", ")", "{", "LL", "=", "<STR_LIT>", ";", "SC", "=", "<STR_LIT>", ";", "}", "else", "{", "LL", "=", "Subtarget", ".", "has<ISA_LIT>32r6", "(", ")", "?", "(", "ArePtrs64bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "ArePtrs64bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "SC", "=", "Subtarget", ".", "has<ISA_LIT>32r6", "(", ")", "?", "(", "ArePtrs64bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "ArePtrs64bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "}", "ZERO", "=", "<STR_LIT>", ";", "BNE", "=", "<STR_LIT>", ";", "BEQ", "=", "<STR_LIT>", ";", "}", "else", "{", "LL", "=", "Subtarget", ".", "has<ISA_LIT>64r6", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SC", "=", "Subtarget", ".", "has<ISA_LIT>64r6", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "ZERO", "=", "<STR_LIT>", ";", "BNE", "=", "<STR_LIT>", ";", "BEQ", "=", "<STR_LIT>", ";", "}", "unsigned", "Dest", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Ptr", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "OldVal", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "NewVal", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Success", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "loop1MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "loop2MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "++", "BB", "->", "getIterator", "(", ")", ";", "MF", "->", "insert", "(", "It", ",", "loop1MBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loop2MBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "loop1MBB", ")", ";", "loop1MBB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "loop1MBB", "->", "addSuccessor", "(", "loop2MBB", ")", ";", "loop2MBB", "->", "addSuccessor", "(", "loop1MBB", ")", ";", "loop2MBB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "BB", "=", "loop1MBB", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "LL", ")", ",", "Dest", ")", ".", "addReg", "(", "Ptr", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "BNE", ")", ")", ".", "addReg", "(", "Dest", ")", ".", "addReg", "(", "OldVal", ")", ".", "addMBB", "(", "exitMBB", ")", ";"], "ground_truth": ["BB", "=", "loop2MBB", ";"], "File": "MipsISelLowering118", "Func": "emitAtomicCmpSwap", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2806, "Length": 465, "Cover_Rate": 0.7369255150554676, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vsqaddq_u16", "(", "uint16x8_t", "__a", ",", "int16x8_t", "__b", ")", "{"], "ground_truth": ["return", "__builtin_aarch64_usqaddv8hi_uus", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon2_vsqaddq_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2807, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "selectCopy", "(", "MachineInstr", "&", "I", ",", "const", "TargetInstrInfo", "&", "TII", ",", "MachineRegisterInfo", "&", "MRI", ",", "const", "TargetRegisterInfo", "&", "TRI", ",", "const", "RegisterBankInfo", "&", "RBI", ")", "{", "unsigned", "DstReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "DstReg", ")", ")", "return", "true", ";", "const", "TargetRegisterClass", "*", "RC", "=", "&", "<STR_LIT>", ";", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "RC", ",", "MRI", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "TII", ".", "getName", "(", "I", ".", "getOpcode", "(", ")", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "MipsInstructionSelector6", "Func": "selectCopy", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2808, "Length": 107, "Cover_Rate": 0.9727272727272728, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "ResultReg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "ResultReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "MVT", "SrcVT", "=", "TLI", ".", "getSimpleValueType", "(", "DL", ",", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", ")", "{", "ResultReg", "=", "fastEmitZExtFromI1", "(", "<STR_LIT>", ",", "ResultReg", ",", "false", ")", ";", "SrcVT", "=", "<STR_LIT>", ";", "if", "(", "ResultReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "}", "if", "(", "DstVT", "==", "<STR_LIT>", ")", "{", "unsigned", "MovInst", ";", "switch", "(", "SrcVT", ".", "SimpleTy", ")", "{", "case", "<STR_LIT>", ":", "MovInst", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "MovInst", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "MovInst", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "Register", "Result32", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "MovInst", ")", ",", "Result32", ")", ".", "addReg", "(", "ResultReg", ")", ";", "ResultReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "SUBREG_TO_REG", ")", ",", "ResultReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "Result32", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "DstVT", "==", "<STR_LIT>", ")", "{", "Register", "Result32", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Result32", ")", ".", "addReg", "(", "ResultReg", ")", ";", "ResultReg", "=", "fastEmitInst_extractsubreg", "(", "<STR_LIT>", ",", "Result32", ",", "true", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}", "else", "if", "(", "DstVT", "!=", "<STR_LIT>", ")", "{"], "File": "X86FastISel104", "Func": "X86SelectZExt", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2809, "Length": 280, "Cover_Rate": 0.6965174129353234, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "MemVT", "=", "Splits", "[", "i", "]", ".", "VT", ";", "const", "unsigned", "Offset", "=", "<NUM_LIT>", "+", "VA", ".", "getLocMemOffset", "(", ")", ";", "SDValue", "Arg", "=", "LowerParameter", "(", "DAG", ",", "VT", ",", "MemVT", ",", "DL", ",", "DAG", ".", "getRoot", "(", ")", ",", "Offset", ",", "Ins", "[", "i", "]", ".", "Flags", ".", "isSExt", "(", ")", ")", ";", "const", "PointerType", "*", "ParamTy", "=", "dyn_cast", "<", "PointerType", ">", "(", "FType", "->", "getParamType", "(", "Ins", "[", "i", "]", ".", "OrigArgIndex", ")", ")", ";", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "==", "AMDGPUSubtarget", "::", "SOUTHERN_ISLANDS", "&&", "ParamTy", "&&", "ParamTy", "->", "getAddressSpace", "(", ")", "==", "<STR_LIT>", ")", "{", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Arg", ".", "getValueType", "(", ")", ",", "Arg", ",", "DAG", ".", "getValueType", "(", "<STR_LIT>", ")", ")", ";", "}", "InVals", ".", "push_back", "(", "Arg", ")", ";", "Info", "->", "ABIArgOffset", "=", "Offset", "+", "MemVT", ".", "getStoreSize", "(", ")", ";", "continue", ";", "}", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "Reg", "=", "VA", ".", "getLocReg", "(", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "Reg", "=", "TRI", "->", "getMatchingSuperReg", "(", "Reg", ",", "AMDGPU", "::", "sub0", ",", "&", "AMDGPU", "::", "SReg_64RegClass", ")", ";", "Reg", "=", "MF", ".", "addLiveIn", "(", "Reg", ",", "&", "AMDGPU", "::", "SReg_64RegClass", ")", ";", "InVals", ".", "push_back", "(", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "VT", ")", ")", ";", "continue", ";", "}", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ",", "VT", ")", ";", "Reg", "=", "MF", ".", "addLiveIn", "(", "Reg", ",", "RC", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "VT", ")", ";", "if", "(", "Arg", ".", "VT", ".", "isVector", "(", ")", ")", "{", "Type", "*", "ParamType", "=", "FType", "->", "getParamType", "(", "Arg", ".", "OrigArgIndex", ")", ";", "unsigned", "NumElements", "=", "ParamType", "->", "getVectorNumElements", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Regs", ";", "Regs", ".", "push_back", "(", "Val", ")", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "!=", "NumElements", ";", "++", "j", ")", "{", "Reg", "=", "ArgLocs", "[", "ArgIdx", "++", "]", ".", "getLocReg", "(", ")", ";", "Reg", "=", "MF", ".", "addLiveIn", "(", "Reg", ",", "RC", ")", ";", "Regs", ".", "push_back", "(", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "VT", ")", ")", ";", "}", "NumElements", "=", "Arg", ".", "VT", ".", "getVectorNumElements", "(", ")", "-", "NumElements", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "!=", "NumElements", ";", "++", "j", ")", "Regs", ".", "push_back", "(", "DAG", ".", "getUNDEF", "(", "VT", ")", ")", ";", "InVals", ".", "push_back", "(", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Arg", ".", "VT", ",", "Regs", ")", ")", ";"], "ground_truth": ["continue", ";"], "File": "SIISelLowering127", "Func": "LowerFormalArguments", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2810, "Length": 436, "Cover_Rate": 0.3507642799678198, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "ptr_mode_size", "=", "GET_MODE_SIZE", "(", "ptr_mode", ")", ";", "fnaddr", "=", "copy_to_reg", "(", "XEXP", "(", "DECL_RTL", "(", "fndecl", ")", ",", "<NUM_LIT>", ")", ")", ";", "chaddr", "=", "copy_to_reg", "(", "static_chain", ")", ";", "emit_block_move", "(", "m_tramp", ",", "assemble_trampoline_template", "(", ")", ",", "GEN_INT", "(", "TRAMPOLINE_SIZE", ")", ",", "BLOCK_OP_NORMAL", ")", ";"], "ground_truth": ["mem", "=", "adjust_address", "(", "m_tramp", ",", "ptr_mode", ",", "TRAMPOLINE_SIZE", "-", "<NUM_LIT>", "*", "ptr_mode_size", ")", ";"], "File": "tilegx", "Func": "tilegx_trampoline_init", "Target": "tilegx", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 2811, "Length": 61, "Cover_Rate": 0.3860759493670886, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int16_t", ")", "__builtin_aarch64_sqshrun_nsi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vqshruns_n_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2812, "Length": 12, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>TTIImpl", "::", "getMaxInterleaveFactor", "(", ")", "{", "unsigned", "Directive", "=", "ST", "->", "getDarwinDirective", "(", ")", ";", "if", "(", "Directive", "==", "<STR_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "Directive", "==", "<STR_LIT>", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "Directive", "==", "<STR_LIT>", "||", "Directive", "==", "<STR_LIT>", ")", "return", "<NUM_LIT>", ";"], "File": "PPCTargetTransformInfo19", "Func": "getMaxInterleaveFactor", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2813, "Length": 47, "Cover_Rate": 0.7966101694915254, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__a", "^", "__b", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_veorq_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2814, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "Val", "<=", "<NUM_LIT>", ")", "{", "Shift", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "Imm", "=", "CurDAG", "->", "getTargetConstant", "(", "Val", ",", "DL", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "Val", "<=", "<NUM_LIT>", "&&", "Val", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "{", "Shift", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "Imm", "=", "CurDAG", "->", "getTargetConstant", "(", "Val", ">>", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "break", ";", "default", ":"], "ground_truth": ["break", ";"], "File": "AArch64ISelDAGToDAG47", "Func": "SelectSVEAddSubImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2815, "Length": 94, "Cover_Rate": 0.4104803493449782, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "LowerVAARG", "(", "Op", ",", "DAG", ")", ";"], "File": "Tile64ISelLowering", "Func": "LowerOperation", "Target": "Tile64", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 2816, "Length": 59, "Cover_Rate": 0.43703703703703706, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<ISA_LIT>CompilationCallback_SSE", ";", "if", "(", "useSSE", ")", "return", "<ISA_LIT>CompilationCallback_SSE", ";", "return", "<ISA_LIT>CompilationCallback", ";"], "ground_truth": ["}"], "File": "X86JITInfo", "Func": "getLazyResolverFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2817, "Length": 14, "Cover_Rate": 0.3783783783783784, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "BB", "=", "MI", ".", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "Register", "LoReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "Register", "HiReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "Register", "ConstReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "Register", "OpReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "LoReg", ")", ".", "addReg", "(", "Src", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "HiReg", ")", ".", "addReg", "(", "Src", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ConstReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "unsigned", "Opc", "=", "Fabs", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "OpReg", ")", ".", "addReg", "(", "HiReg", ")", ".", "addReg", "(", "ConstReg", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Dst", ")", ".", "addReg", "(", "LoReg", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "OpReg", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector", "Func": "selectG_FNEG", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2818, "Length": 237, "Cover_Rate": 0.5669856459330144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "SysM", "=", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "!", "<STR_LIT>", "(", "(", "R", "<<", "<NUM_LIT>", ")", "|", "SysM", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeBankedReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2819, "Length": 31, "Cover_Rate": 0.37349397590361444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "<ISA_LIT>ScalarSSEf32", ")", "{", "Opc", "=", "Subtarget", "->", "hasAVX", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "}", "else", "{", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "<ISA_LIT>ScalarSSEf64", ")", "{", "Opc", "=", "Subtarget", "->", "hasAVX", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "}", "else", "{", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "return", "false", ";", "}"], "ground_truth": ["ResultReg", "=", "createResultReg", "(", "RC", ")", ";"], "File": "X86FastISel (2)", "Func": "X86FastEmitLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2820, "Length": 136, "Cover_Rate": 0.48056537102473496, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "Subtarget", "->", "hasDSP", "(", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "return", "TargetLowering", "::", "getRepRegClassFor", "(", "VT", ")", ";"], "ground_truth": ["}"], "File": "MipsSEISelLowering19", "Func": "getRepRegClassFor", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2821, "Length": 28, "Cover_Rate": 0.6222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "machine_mode", "mode", "=", "GET_MODE", "(", "op1", ")", ";", "const", "struct", "real_format", "*", "fmt", ";", "REAL_VALUE_TYPE", "pred_half", ",", "half_minus_pred_half", ";", "rtx", "adj", ";", "fmt", "=", "REAL_MODE_FORMAT", "(", "mode", ")", ";", "real_2expN", "(", "&", "half_minus_pred_half", ",", "-", "(", "fmt", "->", "p", ")", "-", "<NUM_LIT>", ",", "mode", ")", ";", "REAL_ARITHMETIC", "(", "pred_half", ",", "MINUS_EXPR", ",", "dconsthalf", ",", "half_minus_pred_half", ")", ";"], "ground_truth": ["adj", "=", "force_reg", "(", "mode", ",", "const_double_from_real_value", "(", "pred_half", ",", "mode", ")", ")", ";"], "File": "i3864", "Func": "ix86_expand_lround", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2822, "Length": 71, "Cover_Rate": 0.5634920634920635, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "XLenVT", "=", "Subtarget", "->", "getXLenVT", "(", ")", ";", "SDLoc", "DL", "(", "Node", ")", ";", "EVT", "VT", "=", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "switch", "(", "Opcode", ")", "{", "case", "<STR_LIT>", ":", "{", "auto", "ConstNode", "=", "cast", "<", "ConstantSDNode", ">", "(", "Node", ")", ";", "if", "(", "VT", "==", "XLenVT", "&&", "ConstNode", "->", "isNullValue", "(", ")", ")", "{", "SDValue", "New", "=", "CurDAG", "->", "getCopyFromReg", "(", "CurDAG", "->", "getEntryNode", "(", ")", ",", "SDLoc", "(", "Node", ")", ",", "<STR_LIT>", ",", "XLenVT", ")", ";", "ReplaceNode", "(", "Node", ",", "New", ".", "getNode", "(", ")", ")", ";", "return", ";", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "{"], "ground_truth": ["SDValue", "Imm", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "XLenVT", ")", ";"], "File": "RISCVISelDAGToDAG43", "Func": "Select", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2823, "Length": 116, "Cover_Rate": 0.4793388429752066, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "{", "SDValue", "CurrentOp", "=", "SrcOp", "->", "getOperand", "(", "i", ")", ";", "if", "(", "CurrentOp", "->", "isUndef", "(", ")", ")", "{", "Elts", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "ElementType", ")", ")", ";", "continue", ";", "}", "auto", "*", "ND", "=", "cast", "<", "ConstantSDNode", ">", "(", "CurrentOp", ")", ";", "const", "APInt", "&", "C", "=", "ND", "->", "getAPIntValue", "(", ")", ";", "Elts", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "C", ".", "shl", "(", "ShiftAmt", ")", ",", "dl", ",", "ElementType", ")", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "{", "SDValue", "CurrentOp", "=", "SrcOp", "->", "getOperand", "(", "i", ")", ";", "if", "(", "CurrentOp", "->", "isUndef", "(", ")", ")", "{", "Elts", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "ElementType", ")", ")", ";", "continue", ";", "}", "auto", "*", "ND", "=", "cast", "<", "ConstantSDNode", ">", "(", "CurrentOp", ")", ";", "const", "APInt", "&", "C", "=", "ND", "->", "getAPIntValue", "(", ")", ";"], "ground_truth": ["Elts", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "C", ".", "lshr", "(", "ShiftAmt", ")", ",", "dl", ",", "ElementType", ")", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "getTargetVShiftByConstNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2824, "Length": 210, "Cover_Rate": 0.39399624765478425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Chain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Args", "[", "]", "=", "{", "Chain", ",", "Offset", "}", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "NodeTys", ",", "Args", ",", "<NUM_LIT>", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "MFI", "->", "setAdjustsStack", "(", "true", ")", ";", "unsigned", "Reg", "=", "Subtarget", "->", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "getPointerTy", "(", ")", ",", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "||", "Subtarget", "->", "isTargetMingw", "(", ")", ")", "{", "if", "(", "const", "GlobalAlias", "*", "GA", "=", "dyn_cast", "<", "GlobalAlias", ">", "(", "GV", ")", ")", "GV", "=", "GA", "->", "resolveAliasedGlobal", "(", "false", ")", ";", "DebugLoc", "dl", "=", "GA", "->", "getDebugLoc", "(", ")", ";", "SDValue", "Chain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "Value", "*", "Ptr", "=", "Constant", "::", "getNullValue", "(", "Subtarget", "->", "is64Bit", "(", ")", "?", "Type", "::", "getInt8PtrTy", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "<NUM_LIT>", ")", ":", "Type", "::", "getInt32PtrTy", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "SDValue", "TlsArray", "=", "Subtarget", "->", "is64Bit", "(", ")", "?", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ":", "(", "Subtarget", "->", "isTargetMingw", "(", ")", "?", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ":", "DAG", ".", "getExternalSymbol", "(", "<STR_LIT>", ",", "getPointerTy", "(", ")", ")", ")", ";", "SDValue", "ThreadPointer", "=", "DAG", ".", "getLoad", "(", "getPointerTy", "(", ")", ",", "dl", ",", "Chain", ",", "TlsArray", ",", "MachinePointerInfo", "(", "Ptr", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "IDX", "=", "DAG", ".", "getExternalSymbol", "(", "<STR_LIT>", ",", "getPointerTy", "(", ")", ")", ";", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", ")", "IDX", "=", "DAG", ".", "getExtLoad", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ",", "Chain", ",", "IDX", ",", "MachinePointerInfo", "(", ")", ",", "<STR_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "else", "IDX", "=", "DAG", ".", "getLoad", "(", "getPointerTy", "(", ")", ",", "dl", ",", "Chain", ",", "IDX", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "Scale", "=", "DAG", ".", "getConstant", "(", "Log2_64_Ceil", "(", "TD", "->", "getPointerSize", "(", ")", ")", ",", "getPointerTy", "(", ")", ")", ";", "IDX", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ",", "IDX", ",", "Scale", ")", ";"], "ground_truth": ["SDValue", "res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ",", "ThreadPointer", ",", "IDX", ")", ";"], "File": "X86ISelLowering116", "Func": "LowerGlobalTLSAddress", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2825, "Length": 423, "Cover_Rate": 0.47262569832402235, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SrcSize", ">", "DestSize", ")", "{", "assert", "(", "SrcSize", "==", "<NUM_LIT>", "&&", "DestSize", "==", "<NUM_LIT>", ")", ";", "return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "DL", ",", "DestVT", ",", "Src", ",", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "}", "if", "(", "DestSize", ">", "SrcSize", ")", "{", "assert", "(", "SrcSize", "==", "<NUM_LIT>", "&&", "DestSize", "==", "<NUM_LIT>", ")", ";", "SDValue", "RC", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "RC", ",", "Src", ",", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "CurDAG", "->", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "DL", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Ops", ")", ";", "}", "assert", "(", "SrcSize", "==", "<NUM_LIT>", "&&", "DestSize", "==", "<NUM_LIT>", ")", ";", "return", "CurDAG", "->", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "DestVT", ",", "Src", ")", ".", "getNode", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "SelectAddrSpaceCast", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2826, "Length": 191, "Cover_Rate": 0.5247252747252747, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Packet", ".", "clear", "(", ")", ";"], "ground_truth": ["ResourcesModel", "->", "clearResources", "(", ")", ";"], "File": "TPCMachineScheduler", "Func": "reset", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2827, "Length": 12, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "*", "*", "PI", ",", "J", ",", "J", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "J", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addReg", "(", "J", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "copyImplicitOps", "(", "I", ")", ";", "MachineBasicBlock", "::", "iterator", "K", "=", "J", "--", ";", "K", "->", "eraseFromParent", "(", ")", ";", "BlockChanged", "=", "true", ";", "++", "NumBCLR", ";", "continue", ";", "}", "}", "else", "if", "(", "J", "->", "isBranch", "(", ")", ")", "{", "if", "(", "J", "->", "isIndirectBranch", "(", ")", ")", "{", "if", "(", "ReturnMBB", ".", "hasAddressTaken", "(", ")", ")", "OtherReference", "=", "true", ";", "}", "else", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "J", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "if", "(", "J", "->", "getOperand", "(", "i", ")", ".", "isMBB", "(", ")", "&&", "J", "->", "getOperand", "(", "i", ")", ".", "getMBB", "(", ")", "==", "&", "ReturnMBB", ")", "OtherReference", "=", "true", ";", "}", "else", "if", "(", "!", "J", "->", "isTerminator", "(", ")", "&&", "!", "J", "->", "isDebugValue", "(", ")", ")", "break", ";", "if", "(", "J", "==", "(", "*", "PI", ")", "->", "begin", "(", ")", ")", "break", ";", "--", "J", ";", "}", "if", "(", "(", "*", "PI", ")", "->", "canFallThrough", "(", ")", "&&", "(", "*", "PI", ")", "->", "isLayoutSuccessor", "(", "&", "ReturnMBB", ")", ")", "OtherReference", "=", "true", ";", "if", "(", "!", "OtherReference", "&&", "BlockChanged", ")", "{", "PredToRemove", ".", "push_back", "(", "*", "PI", ")", ";", "}", "if", "(", "BlockChanged", ")", "Changed", "=", "true", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "ie", "=", "PredToRemove", ".", "size", "(", ")", ";", "i", "!=", "ie", ";", "++", "i", ")", "PredToRemove", "[", "i", "]", "->", "removeSuccessor", "(", "&", "ReturnMBB", ",", "true", ")", ";", "if", "(", "Changed", "&&", "!", "ReturnMBB", ".", "hasAddressTaken", "(", ")", ")", "{", "if", "(", "ReturnMBB", ".", "pred_size", "(", ")", "==", "<NUM_LIT>", ")", "{", "MachineBasicBlock", "&", "PrevMBB", "=", "*", "*", "ReturnMBB", ".", "pred_begin", "(", ")", ";", "if", "(", "PrevMBB", ".", "isLayoutSuccessor", "(", "&", "ReturnMBB", ")", "&&", "PrevMBB", ".", "canFallThrough", "(", ")", ")", "{"], "ground_truth": ["PrevMBB", ".", "splice", "(", "PrevMBB", ".", "end", "(", ")", ",", "&", "ReturnMBB", ",", "I", ")", ";"], "File": "PPCEarlyReturn16", "Func": "processBlock", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2828, "Length": 352, "Cover_Rate": 0.4405506883604506, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "DebugLoc", "DL", ";", "bool", "isTailCall", "=", "false", ";", "bool", "isInterrupt", "=", "false", ";", "bool", "isTrap", "=", "false", ";", "if", "(", "MBB", ".", "end", "(", ")", "!=", "MI", ")", "{", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "RetOpcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "isTailCall", "=", "(", "RetOpcode", "==", "<STR_LIT>", "||", "RetOpcode", "==", "<STR_LIT>", ")", ";", "isInterrupt", "=", "RetOpcode", "==", "<STR_LIT>", "||", "RetOpcode", "==", "<STR_LIT>", ";", "isTrap", "=", "RetOpcode", "==", "<STR_LIT>", "||", "RetOpcode", "==", "<STR_LIT>", "||", "RetOpcode", "==", "<STR_LIT>", ";", "}", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "Regs", ";", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "while", "(", "i", "!=", "<NUM_LIT>", ")", "{", "unsigned", "LastReg", "=", "<NUM_LIT>", ";", "bool", "DeleteRet", "=", "false", ";", "for", "(", ";", "i", "!=", "<NUM_LIT>", ";", "--", "i", ")", "{", "CalleeSavedInfo", "&", "Info", "=", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ";", "unsigned", "Reg", "=", "Info", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "splitFramePushPop", "(", "MF", ")", ")", ")", "continue", ";", "if", "(", "Reg", ">=", "<STR_LIT>", "&&", "Reg", "<", "<STR_LIT>", "+", "NumAlignedDPRCS2Regs", ")", "continue", ";", "if", "(", "Reg", "==", "<STR_LIT>", "&&", "!", "isTailCall", "&&", "!", "isVarArg", "&&", "!", "isInterrupt", "&&", "!", "isTrap", "&&", "STI", ".", "hasV5TOps", "(", ")", ")", "{", "if", "(", "MBB", ".", "succ_empty", "(", ")", ")", "{", "Reg", "=", "<STR_LIT>", ";", "DeleteRet", "=", "true", ";", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Info", ".", "setRestored", "(", "false", ")", ";", "}", "else", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "<NUM_LIT>", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "llvm", "::", "sort", "(", "Regs", ".", "begin", "(", ")", ",", "Regs", ".", "end", "(", ")", ",", "[", "&", "]", "(", "unsigned", "LHS", ",", "unsigned", "RHS", ")", "{", "return", "TRI", ".", "getEncodingValue", "(", "LHS", ")", "<", "TRI", ".", "getEncodingValue", "(", "RHS", ")", ";", "}", ")", ";"], "ground_truth": ["if", "(", "Regs", ".", "size", "(", ")", ">", "<NUM_LIT>", "||", "LdrOpc", "==", "<NUM_LIT>", ")", "{"], "File": "ARMFrameLowering20", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2829, "Length": 366, "Cover_Rate": 0.48221343873517786, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCExpr", "::", "VariantKind", "LHSVariant", ",", "RHSVariant", ";", "const", "MCExpr", "*", "LHS", "=", "ExtractModifierFromExpr", "(", "BE", "->", "getLHS", "(", ")", ",", "LHSVariant", ")", ";", "const", "MCExpr", "*", "RHS", "=", "ExtractModifierFromExpr", "(", "BE", "->", "getRHS", "(", ")", ",", "RHSVariant", ")", ";", "if", "(", "!", "LHS", "&&", "!", "RHS", ")", "return", "nullptr", ";", "if", "(", "!", "LHS", ")", "LHS", "=", "BE", "->", "getLHS", "(", ")", ";", "if", "(", "!", "RHS", ")", "RHS", "=", "BE", "->", "getRHS", "(", ")", ";", "if", "(", "LHSVariant", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ")", "Variant", "=", "RHSVariant", ";", "else", "if", "(", "RHSVariant", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ")", "Variant", "=", "LHSVariant", ";", "else", "if", "(", "LHSVariant", "==", "RHSVariant", ")", "Variant", "=", "LHSVariant", ";", "else", "return", "nullptr", ";"], "ground_truth": ["return", "MCBinaryExpr", "::", "Create", "(", "BE", "->", "getOpcode", "(", ")", ",", "LHS", ",", "RHS", ",", "Context", ")", ";"], "File": "PPCAsmParser2", "Func": "ExtractModifierFromExpr", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2830, "Length": 134, "Cover_Rate": 0.3182897862232779, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "Opc", "==", "TargetOpcode", "::", "G_SEXTLOAD", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":"], "ground_truth": ["return", "Opc", "==", "TargetOpcode", "::", "G_SEXTLOAD", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "MipsInstructionSelector25", "Func": "selectLoadStoreOpCode", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2831, "Length": 31, "Cover_Rate": 0.3263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "print<ISA_LIT>SymbolOperand", "(", "const", "MCInst", "*", "MI", ",", "uint64_t", "Address", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";"], "ground_truth": ["if", "(", "!", "MO", ".", "isImm", "(", ")", ")", "{"], "File": "CSKYInstPrinter", "Func": "printCSKYSymbolOperand", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2832, "Length": 48, "Cover_Rate": 0.4752475247524752, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isLegalAddressingMode", "(", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ")", "const", "{", "if", "(", "AM", ".", "BaseGV", ")", "return", "false", ";"], "ground_truth": ["switch", "(", "AM", ".", "Scale", ")", "{"], "File": "Z80ISelLowering (2)", "Func": "isLegalAddressingMode", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2833, "Length": 32, "Cover_Rate": 0.5161290322580645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "CC", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "regX", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["unsigned", "regY", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "File": "Mips16InstrInfo12", "Func": "ExpandFEXT_CCRX16_ins", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2834, "Length": 42, "Cover_Rate": 0.35294117647058826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "convert_registers", "(", ")", "{"], "ground_truth": ["}"], "File": "i386-features", "Func": "convert_registers", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2835, "Length": 6, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isa", "<", "FrameIndexSDNode", ">", "(", "Src", ".", "getNode", "(", ")", ")", ")", "{", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "unsigned", "Reg", "=", "cast", "<", "RegisterSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getReg", "(", ")", ";", "EVT", "VT", "=", "Src", ".", "getValueType", "(", ")", ";", "SDValue", "Copy", "(", "DAG", ".", "getMachineNode", "(", "VT", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Src", ")", ",", "<NUM_LIT>", ")", ";", "return", "Op", ".", "getNode", "(", ")", "->", "getNumValues", "(", ")", "==", "<NUM_LIT>", "?", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "Copy", ")", ":", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "Copy", ",", "Op", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "?", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ":", "SDValue", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyISelLowering", "Func": "LowerCopyToReg", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2836, "Length": 144, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TARGET_EXPLICIT_RELOCS", "&&", "mips_must_initialize_gp_p", "(", ")", "&&", "cfun", "->", "machine", "->", "global_pointer", "!=", "GLOBAL_POINTER_REGNUM", ")", "output_asm_insn", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "mips", "Func": "mips_output_cplocal", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2837, "Length": 25, "Cover_Rate": 0.78125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "TYPE_FSTORESF", ":", "priority", "=", "priority", "<<", "<NUM_LIT>", ";", "break", ";", "case", "TYPE_STORE", ":", "case", "TYPE_STM", ":", "priority", "=", "priority", "<<", "<NUM_LIT>", ";", "break", ";", "default", ":", "break", ";"], "ground_truth": ["}"], "File": "s390", "Func": "s390_adjust_priority", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2838, "Length": 30, "Cover_Rate": 0.38961038961038963, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "BC0", ".", "hasOneUse", "(", ")", "&&", "SVT", ".", "isVector", "(", ")", "&&", "SVT", ".", "getVectorNumElements", "(", ")", "*", "<NUM_LIT>", "==", "NumElts", "&&", "TLI", ".", "isOperationLegal", "(", "Opcode", ",", "VT", ")", ")", "{", "bool", "CanFold", "=", "false", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "CanFold", "=", "true", ";", "}", "unsigned", "SVTNumElts", "=", "SVT", ".", "getVectorNumElements", "(", ")", ";", "ShuffleVectorSDNode", "*", "SVOp", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "N", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "SVTNumElts", ";", "i", "!=", "e", "&&", "CanFold", ";", "++", "i", ")", "CanFold", "=", "SVOp", "->", "getMaskElt", "(", "i", ")", "==", "(", "int", ")", "(", "i", "*", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "SVTNumElts", ",", "e", "=", "NumElts", ";", "i", "!=", "e", "&&", "CanFold", ";", "++", "i", ")", "CanFold", "=", "SVOp", "->", "getMaskElt", "(", "i", ")", "<", "<NUM_LIT>", ";", "if", "(", "CanFold", ")", "{", "SDValue", "BC00", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "BC0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "BC01", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "BC0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "NewBinOp", "=", "DAG", ".", "getNode", "(", "BC0", ".", "getOpcode", "(", ")", ",", "dl", ",", "VT", ",", "BC00", ",", "BC01", ")", ";", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "NewBinOp", ",", "N1", ",", "&", "SVOp", "->", "getMask", "(", ")", "[", "<NUM_LIT>", "]", ")", ";", "}", "}", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Elts", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "Elts", ".", "push_back", "(", "getShuffleScalarElt", "(", "N", ",", "i", ",", "DAG", ",", "<NUM_LIT>", ")", ")", ";", "SDValue", "LD", "=", "EltsFromConsecutiveLoads", "(", "VT", ",", "Elts", ",", "dl", ",", "DAG", ",", "true", ")", ";", "if", "(", "LD", ".", "getNode", "(", ")", ")", "return", "LD", ";", "if", "(", "isTargetShuffle", "(", "N", "->", "getOpcode", "(", ")", ")", ")", "{", "SDValue", "Shuffle", "=", "PerformTargetShuffleCombine", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "if", "(", "Shuffle", ".", "getNode", "(", ")", ")", "return", "Shuffle", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "NonceMask", ";"], "ground_truth": ["NonceMask", ".", "push_back", "(", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering171", "Func": "PerformShuffleCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2839, "Length": 388, "Cover_Rate": 0.5739644970414202, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "current_frame_info", ".", "save_fp", ")", "emit_insn", "(", "gen_movsi_push", "(", "stack_pointer_rtx", ",", "frame_pointer_rtx", ")", ")", ";", "gmask", "&=", "~", "(", "FRAME_POINTER_MASK", "|", "RETURN_ADDR_MASK", ")", ";", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<=", "M32R_MAX_INT_REGS", ";", "++", "regno", ")", "{", "if", "(", "(", "gmask", "&", "(", "<NUM_LIT>", "<<", "regno", ")", ")", "!=", "<NUM_LIT>", ")", "emit_insn", "(", "gen_movsi_push", "(", "stack_pointer_rtx", ",", "gen_rtx_REG", "(", "Pmode", ",", "regno", ")", ")", ")", ";", "}", "if", "(", "current_frame_info", ".", "save_lr", ")", "emit_insn", "(", "gen_movsi_push", "(", "stack_pointer_rtx", ",", "gen_rtx_REG", "(", "Pmode", ",", "RETURN_ADDR_REGNUM", ")", ")", ")", ";", "frame_size", "=", "(", "current_frame_info", ".", "total_size", "-", "(", "current_frame_info", ".", "pretend_size", "+", "current_frame_info", ".", "reg_size", ")", ")", ";", "if", "(", "frame_size", "==", "<NUM_LIT>", ")", ";", "else", "if", "(", "frame_size", "<=", "<NUM_LIT>", ")", "emit_insn", "(", "gen_addsi3", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "-", "frame_size", ")", ")", ")", ";", "else", "{", "rtx", "tmp", "=", "gen_rtx_REG", "(", "Pmode", ",", "PROLOGUE_TMP_REGNUM", ")", ";", "emit_insn", "(", "gen_movsi", "(", "tmp", ",", "GEN_INT", "(", "frame_size", ")", ")", ")", ";", "emit_insn", "(", "gen_subsi3", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "tmp", ")", ")", ";", "}"], "ground_truth": ["if", "(", "frame_pointer_needed", ")", "emit_insn", "(", "gen_movsi", "(", "frame_pointer_rtx", ",", "stack_pointer_rtx", ")", ")", ";"], "File": "m32r4", "Func": "m32r_expand_prologue", "Target": "m32r", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2840, "Length": 190, "Cover_Rate": 0.547550432276657, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcmpleq", "(", "float32x4_t", "__a", ",", "float32x4_t", "__b", ")", "{", "return", "__arm_vcmpleq_f32", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcmpleq", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2841, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "transformToNewImmFormFedByAdd", "(", "MachineInstr", "&", "MI", ",", "MachineInstr", "&", "DefMI", ",", "unsigned", "OpNoForForwarding", ")", "const", "{", "MachineRegisterInfo", "*", "MRI", "=", "&", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "bool", "PostRA", "=", "!", "MRI", "->", "isSSA", "(", ")", ";", "if", "(", "PostRA", ")", "return", "false", ";", "if", "(", "!", "MI", ".", "mayLoadOrStore", "(", ")", ")", "return", "false", ";", "unsigned", "XFormOpcode", "=", "RI", ".", "getMappedIdxOpcForImmOpc", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "assert", "(", "(", "XFormOpcode", "!=", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "ImmInstrInfo", "III", ";", "bool", "IsVFReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "?", "isVFRegister", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ":", "false", ";", "if", "(", "!", "instrHasImmForm", "(", "XFormOpcode", ",", "IsVFReg", ",", "III", ",", "PostRA", ")", ")", "return", "false", ";", "if", "(", "!", "III", ".", "IsSummingOperands", ")", "return", "false", ";", "if", "(", "OpNoForForwarding", "!=", "III", ".", "OpNoForForwarding", ")", "return", "false", ";", "MachineOperand", "ImmOperandMI", "=", "MI", ".", "getOperand", "(", "III", ".", "ImmOpNo", ")", ";", "if", "(", "!", "ImmOperandMI", ".", "isImm", "(", ")", ")", "return", "false", ";", "MachineOperand", "*", "ImmMO", "=", "nullptr", ";", "MachineOperand", "*", "RegMO", "=", "nullptr", ";", "if", "(", "!", "isDefMIElgibleForForwarding", "(", "DefMI", ",", "III", ",", "ImmMO", ",", "RegMO", ")", ")", "return", "false", ";", "assert", "(", "ImmMO", "&&", "RegMO", "&&", "<STR_LIT>", ")", ";", "int64_t", "ImmBase", "=", "ImmOperandMI", ".", "getImm", "(", ")", ";", "int64_t", "Imm", "=", "<NUM_LIT>", ";", "if", "(", "!", "isImmElgibleForForwarding", "(", "*", "ImmMO", ",", "DefMI", ",", "III", ",", "Imm", ",", "ImmBase", ")", ")", "return", "false", ";", "unsigned", "ForwardKilledOperandReg", "=", "~", "<NUM_LIT>", ";", "if", "(", "MI", ".", "getOperand", "(", "III", ".", "OpNoForForwarding", ")", ".", "isKill", "(", ")", ")", "ForwardKilledOperandReg", "=", "MI", ".", "getOperand", "(", "III", ".", "OpNoForForwarding", ")", ".", "getReg", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "MI", ".", "dump", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["LLVM_DEBUG", "(", "DefMI", ".", "dump", "(", ")", ")", ";"], "File": "PPCInstrInfo", "Func": "transformToNewImmFormFedByAdd", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2842, "Length": 330, "Cover_Rate": 0.6111111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "MultLo", "=", "ADDCNode", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDNode", "*", "MultNode", "=", "MultHi", ".", "getNode", "(", ")", ";", "unsigned", "MultOpc", "=", "MultHi", ".", "getOpcode", "(", ")", ";", "if", "(", "MultLo", ".", "getNode", "(", ")", "!=", "MultNode", ")", "return", "false", ";", "if", "(", "MultOpc", "!=", "<STR_LIT>", "&&", "MultOpc", "!=", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "MultHi", ".", "getResNo", "(", ")", "!=", "<NUM_LIT>", "||", "MultLo", ".", "getResNo", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "MultHi", ".", "hasOneUse", "(", ")", "||", "!", "MultLo", ".", "hasOneUse", "(", ")", ")", "return", "false", ";", "SDLoc", "DL", "(", "ADDENode", ")", ";", "SDValue", "ACCIn", "=", "CurDAG", "->", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "ADDCNode", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "ADDENode", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MultOpc", "=", "MultOpc", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "MAdd", "=", "CurDAG", "->", "getNode", "(", "MultOpc", ",", "DL", ",", "<STR_LIT>", ",", "MultNode", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "MultNode", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "ACCIn", ")", ";", "if", "(", "!", "SDValue", "(", "ADDCNode", ",", "<NUM_LIT>", ")", ".", "use_empty", "(", ")", ")", "{", "SDValue", "LoOut", "=", "CurDAG", "->", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "MAdd", ")", ";", "CurDAG", "->", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "ADDCNode", ",", "<NUM_LIT>", ")", ",", "LoOut", ")", ";", "}"], "ground_truth": ["if", "(", "!", "SDValue", "(", "ADDENode", ",", "<NUM_LIT>", ")", ".", "use_empty", "(", ")", ")", "{"], "File": "MipsSEISelLowering (2)", "Func": "selectMADD", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2843, "Length": 230, "Cover_Rate": 0.672514619883041, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getReg", "(", ")", ")", ")", ";"], "File": "BPFAsmParser", "Func": "addRegOperands", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2844, "Length": 23, "Cover_Rate": 0.6388888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "DecodeMOVLHPSMask", "(", "NumElems", ",", "Mask", ")", ";", "IsUnary", "=", "IsFakeUnary", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "==", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "ImmN", "=", "N", "->", "getOperand", "(", "N", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "DecodePALIGNRMask", "(", "VT", ",", "cast", "<", "ConstantSDNode", ">", "(", "ImmN", ")", "->", "getZExtValue", "(", ")", ",", "Mask", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "ImmN", "=", "N", "->", "getOperand", "(", "N", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "DecodePSHUFMask", "(", "VT", ",", "cast", "<", "ConstantSDNode", ">", "(", "ImmN", ")", "->", "getZExtValue", "(", ")", ",", "Mask", ")", ";", "IsUnary", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "ImmN", "=", "N", "->", "getOperand", "(", "N", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "DecodePSHUFHWMask", "(", "VT", ",", "cast", "<", "ConstantSDNode", ">", "(", "ImmN", ")", "->", "getZExtValue", "(", ")", ",", "Mask", ")", ";", "IsUnary", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "ImmN", "=", "N", "->", "getOperand", "(", "N", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "DecodePSHUFLWMask", "(", "VT", ",", "cast", "<", "ConstantSDNode", ">", "(", "ImmN", ")", "->", "getZExtValue", "(", ")", ",", "Mask", ")", ";", "IsUnary", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "{", "IsUnary", "=", "true", ";", "SDValue", "MaskNode", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "while", "(", "MaskNode", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "MaskNode", "=", "MaskNode", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "MaskNode", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "EVT", "VT", "=", "MaskNode", ".", "getValueType", "(", ")", ";", "assert", "(", "VT", ".", "isVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "VT", ".", "isInteger", "(", ")", ")", "return", "false", ";", "int", "NumBytesPerElement", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "SmallVector", "<", "uint64_t", ",", "<NUM_LIT>", ">", "RawMask", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "MaskNode", "->", "getNumOperands", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "SDValue", "Op", "=", "MaskNode", "->", "getOperand", "(", "i", ")", ";", "if", "(", "Op", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "RawMask", ".", "push_back", "(", "(", "uint64_t", ")", "SM_SentinelUndef", ")", ";", "continue", ";", "}", "auto", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";", "if", "(", "!", "CN", ")", "return", "false", ";", "APInt", "MaskElement", "=", "CN", "->", "getAPIntValue", "(", ")", ";", "for", "(", "int", "j", "=", "<NUM_LIT>", ";", "j", "<", "NumBytesPerElement", ";", "++", "j", ")", "{", "RawMask", ".", "push_back", "(", "MaskElement", ".", "getLoBits", "(", "<NUM_LIT>", ")", ".", "getZExtValue", "(", ")", ")", ";", "MaskElement", "=", "MaskElement", ".", "lshr", "(", "<NUM_LIT>", ")", ";", "}", "}", "DecodePSHUFBMask", "(", "RawMask", ",", "Mask", ")", ";", "break", ";", "}"], "ground_truth": ["auto", "*", "MaskLoad", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "MaskNode", ")", ";"], "File": "X86ISelLowering113", "Func": "getTargetShuffleMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2845, "Length": 460, "Cover_Rate": 0.4343720491029273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "SVOp", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ".", "is128BitVector", "(", ")", ")", "return", "false", ";", "if", "(", "isVectorShiftLeft", "(", "SVOp", ",", "DAG", ",", "isLeft", ",", "ShVal", ",", "ShAmt", ")", "||", "isVectorShiftRight", "(", "SVOp", ",", "DAG", ",", "isLeft", ",", "ShVal", ",", "ShAmt", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)", "Func": "isVectorShift", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2846, "Length": 52, "Cover_Rate": 0.6753246753246753, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "IsKernelFunction", "(", "const", "Function", "&", "F", ")", "{", "return", "F", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "SPIR_KERNEL", ";"], "ground_truth": ["}"], "File": "FPGATargetTransformInfo", "Func": "IsKernelFunction", "Target": "FPGA", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2847, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setCalleeSavedFrameSize", "(", "unsigned", "bytes", ")", "{", "CalleeSavedFrameSize", "=", "bytes", ";"], "ground_truth": ["}"], "File": "mprocMachineFunctionInfo", "Func": "setCalleeSavedFrameSize", "Target": "mproc", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2848, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Op", ")", ";", "auto", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getTargetBlockAddress", "(", "BA", ",", "PtrVT", ",", "Offset", ",", "OpFlags", ")", ";", "if", "(", "<STR_LIT>", "(", "OpFlags", ")", ")", "{", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "Result", ")", ";", "}", "else", "{", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "Result", ")", ";"], "ground_truth": ["}"], "File": "M680x0ISelLowering", "Func": "LowerBlockAddress", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2849, "Length": 76, "Cover_Rate": 0.41530054644808745, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "uint64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Value", "==", "<NUM_LIT>", "||", "Value", "==", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "isMveSaturateOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2850, "Length": 42, "Cover_Rate": 0.7241379310344828, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask8", ")", "__builtin_ia32_ucmpw128_mask", "(", "(", "__v8hi", ")", "__X", ",", "(", "__v8hi", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask8", ")", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin", "Func": "_mm_mask_cmplt_epu16_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2851, "Length": 25, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "SlotWithTag", "(", "const", "MachineInstr", "&", "MI", ")", ":", "FI", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ")", ",", "Tag", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "AArch64StackTaggingPreRA1", "Func": "SlotWithTag", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2852, "Length": 38, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "builtin_define", "(", "<STR_LIT>", ")", ";", "def_or_undef_macro", "(", "pfile", ",", "NAME", ",", "CONDITION", ")", ";", "builtin_define_with_int_value", "(", "<STR_LIT>", ",", "arc_tp_regno", ")", ";"], "ground_truth": ["builtin_define", "(", "TARGET_BIG_ENDIAN", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";"], "File": "arc-c2", "Func": "arc_cpu_cpp_builtins", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2853, "Length": 30, "Cover_Rate": 0.5172413793103449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{"], "ground_truth": ["return", "RI", ";"], "File": "SIInstrInfo35", "Func": "getRegisterInfo", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2854, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PassConfig", "(", "<ISA_LIT>TargetMachine", "*", "TM", ",", "PassManagerBase", "&", "PM", ")", ":", "TargetPassConfig", "(", "TM", ",", "PM", ")", "{"], "ground_truth": ["}"], "File": "TLCS900TargetMachine", "Func": "TLCS900PassConfig", "Target": "TLCS900", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2855, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "BoundCtrl", "==", "<NUM_LIT>", ")", "{", "BoundCtrl", "=", "<NUM_LIT>", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUAsmParser10", "Func": "ConvertBoundCtrl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2856, "Length": 14, "Cover_Rate": 0.3111111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Tmp3", "=", "DAG", ".", "getStore", "(", "VAList", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "dl", ",", "Tmp3", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "MachinePointerInfo", "(", "V", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Tmp3", ",", "VAList", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "XCoreISelLowering1", "Func": "LowerVAARG", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2857, "Length": 63, "Cover_Rate": 0.3058252427184466, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "DataLayout", "&", "DL", "=", "M", ".", "getDataLayout", "(", ")", ";", "bool", "Changed", "=", "false", ";", "if", "(", "!", "SuperAlignLDSGlobals", ")", "{", "return", "Changed", ";", "}", "for", "(", "auto", "&", "GV", ":", "M", ".", "globals", "(", ")", ")", "{", "if", "(", "GV", ".", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", "!=", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", ")", "{", "continue", ";", "}", "if", "(", "!", "GV", ".", "hasInitializer", "(", ")", ")", "{", "continue", ";", "}", "Align", "Alignment", "=", "<STR_LIT>", "(", "DL", ",", "&", "GV", ")", ";", "TypeSize", "GVSize", "=", "DL", ".", "getTypeAllocSize", "(", "GV", ".", "getValueType", "(", ")", ")", ";", "if", "(", "GVSize", ">", "<NUM_LIT>", ")", "{", "Alignment", "=", "std", "::", "max", "(", "Alignment", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "if", "(", "GVSize", ">", "<NUM_LIT>", ")", "{", "Alignment", "=", "std", "::", "max", "(", "Alignment", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "if", "(", "GVSize", ">", "<NUM_LIT>", ")", "{", "Alignment", "=", "std", "::", "max", "(", "Alignment", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "if", "(", "GVSize", ">", "<NUM_LIT>", ")", "{", "Alignment", "=", "std", "::", "max", "(", "Alignment", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "Alignment", "!=", "<STR_LIT>", "(", "DL", ",", "&", "GV", ")", ")", "{", "Changed", "=", "true", ";", "GV", ".", "setAlignment", "(", "Alignment", ")", ";", "}", "}", "return", "Changed", ";"], "ground_truth": ["}"], "File": "AMDGPULowerModuleLDSPass", "Func": "superAlignLDSGlobals", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2858, "Length": 218, "Cover_Rate": 0.9437229437229437, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "B", "==", "&", "<STR_LIT>", "||", "B", "==", "&", "<STR_LIT>", ")", "{", "if", "(", "A", "==", "&", "<STR_LIT>", "||", "A", "==", "&", "<STR_LIT>", "||", "A", "==", "&", "<STR_LIT>", "||", "A", "==", "&", "<STR_LIT>", "||", "A", "==", "&", "<STR_LIT>", ")", "return", "&", "<STR_LIT>", ";", "else", "if", "(", "A", "==", "&", "<STR_LIT>", "||", "A", "==", "&", "<STR_LIT>", "||", "A", "==", "&", "<STR_LIT>", "||", "A", "==", "&", "<STR_LIT>", ")", "return", "&", "<STR_LIT>", ";", "else", "if", "(", "A", "==", "&", "<STR_LIT>", "||", "A", "==", "&", "<STR_LIT>", "||", "A", "==", "&", "<STR_LIT>", ")", "return", "&", "<STR_LIT>", ";", "}", "else", "if", "(", "B", "==", "&", "<STR_LIT>", ")", "{", "if", "(", "A", "==", "&", "<STR_LIT>", "||", "A", "==", "&", "<STR_LIT>", "||", "A", "==", "&", "<STR_LIT>", "||", "A", "==", "&", "<STR_LIT>", ")", "return", "&", "<STR_LIT>", ";", "else", "if", "(", "A", "==", "&", "<STR_LIT>", ")", "return", "&", "<STR_LIT>", ";", "else", "if", "(", "A", "==", "&", "<STR_LIT>", "||", "A", "==", "&", "<STR_LIT>", "||", "A", "==", "&", "<STR_LIT>", ")", "return", "&", "<STR_LIT>", ";", "else", "if", "(", "A", "==", "&", "<STR_LIT>", ")", "return", "&", "<STR_LIT>", ";", "else", "if", "(", "A", "==", "&", "<STR_LIT>", "||", "A", "==", "&", "<STR_LIT>", ")", "return", "&", "<STR_LIT>", ";", "else", "if", "(", "A", "==", "&", "<STR_LIT>", ")", "return", "&", "<STR_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "B", "==", "&", "<STR_LIT>", ")", "{", "if", "(", "A", "==", "&", "<STR_LIT>", "||", "A", "==", "&", "<STR_LIT>", "||", "A", "==", "&", "<STR_LIT>", "||", "A", "==", "&", "<STR_LIT>", "||", "A", "==", "&", "<STR_LIT>", ")", "return", "&", "<STR_LIT>", ";", "else", "if", "(", "A", "==", "&", "<STR_LIT>", "||", "A", "==", "&", "<STR_LIT>", "||", "A", "==", "&", "<STR_LIT>", "||", "A", "==", "&", "<STR_LIT>", ")", "return", "&", "<STR_LIT>", ";", "else", "if", "(", "A", "==", "&", "<STR_LIT>", "||", "A", "==", "&", "<STR_LIT>", "||", "A", "==", "&", "<STR_LIT>", ")", "return", "&", "<STR_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "B", "==", "&", "<STR_LIT>", ")", "{", "if", "(", "A", "->", "getSize", "(", ")", "==", "<NUM_LIT>", "||", "A", "->", "getSize", "(", ")", "==", "<NUM_LIT>", ")", "return", "A", ";", "}", "else", "if", "(", "B", "==", "&", "<STR_LIT>", ")", "{", "if", "(", "A", "==", "&", "<STR_LIT>", "||", "A", "==", "&", "<STR_LIT>", "||", "A", "==", "&", "<STR_LIT>", "||", "A", "==", "&", "<STR_LIT>", "||", "A", "==", "&", "<STR_LIT>", ")", "return", "&", "<STR_LIT>", ";", "else", "if", "(", "A", "==", "&", "<STR_LIT>", "||", "A", "==", "&", "<STR_LIT>", "||", "A", "==", "&", "<STR_LIT>", "||", "A", "==", "&", "<STR_LIT>", ")", "return", "&", "<STR_LIT>", ";", "}", "else", "if", "(", "B", "==", "&", "<STR_LIT>", ")", "{"], "ground_truth": ["if", "(", "A", "==", "&", "<STR_LIT>", "||", "A", "==", "&", "<STR_LIT>", "||", "A", "==", "&", "<STR_LIT>", "||", "A", "==", "&", "<STR_LIT>", ")", "return", "&", "<STR_LIT>", ";"], "File": "X86RegisterInfo34", "Func": "getMatchingSuperRegClass", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2859, "Length": 439, "Cover_Rate": 0.4420946626384693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "(", "Offset", "<", "<NUM_LIT>", ")", "||", "(", "Offset", "&", "(", "ScaleFactor", "-", "<NUM_LIT>", ")", ")", ")", "&&", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", ")", "ImmediateOffsetNeedsLowering", "=", "true", ";", "else", "if", "(", "Offset", ">", "<NUM_LIT>", "&&", "!", "(", "Offset", "&", "(", "ScaleFactor", "-", "<NUM_LIT>", ")", ")", "&&", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "Offset", "/", "ScaleFactor", ")", ")", "ImmediateOffsetNeedsLowering", "=", "true", ";", "if", "(", "!", "ImmediateOffsetNeedsLowering", "&&", "Addr", ".", "getOffset", "(", ")", "&&", "Addr", ".", "getOffsetReg", "(", ")", ")", "RegisterOffsetNeedsLowering", "=", "true", ";", "if", "(", "Addr", ".", "isRegBase", "(", ")", "&&", "Addr", ".", "getOffsetReg", "(", ")", "&&", "!", "Addr", ".", "getReg", "(", ")", ")", "RegisterOffsetNeedsLowering", "=", "true", ";", "if", "(", "(", "ImmediateOffsetNeedsLowering", "||", "Addr", ".", "getOffsetReg", "(", ")", ")", "&&", "Addr", ".", "isFIBase", "(", ")", ")", "{", "unsigned", "ResultReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ResultReg", ")", ".", "addFrameIndex", "(", "Addr", ".", "getFI", "(", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "Addr", ".", "setKind", "(", "Address", "::", "RegBase", ")", ";", "Addr", ".", "setReg", "(", "ResultReg", ")", ";", "}", "if", "(", "RegisterOffsetNeedsLowering", ")", "{", "unsigned", "ResultReg", "=", "<NUM_LIT>", ";", "if", "(", "Addr", ".", "getReg", "(", ")", ")", "{", "if", "(", "Addr", ".", "getExtendType", "(", ")", "==", "<STR_LIT>", "||", "Addr", ".", "getExtendType", "(", ")", "==", "<STR_LIT>", ")", "ResultReg", "=", "emitAddSub_rx", "(", "true", ",", "<STR_LIT>", ",", "Addr", ".", "getReg", "(", ")", ",", "Addr", ".", "getOffsetReg", "(", ")", ",", "Addr", ".", "getExtendType", "(", ")", ",", "Addr", ".", "getShift", "(", ")", ")", ";", "else", "ResultReg", "=", "emitAddSub_rs", "(", "true", ",", "<STR_LIT>", ",", "Addr", ".", "getReg", "(", ")", ",", "Addr", ".", "getOffsetReg", "(", ")", ",", "<STR_LIT>", ",", "Addr", ".", "getShift", "(", ")", ")", ";", "}", "else", "{", "if", "(", "Addr", ".", "getExtendType", "(", ")", "==", "<STR_LIT>", ")", "ResultReg", "=", "emitLSL_ri", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Addr", ".", "getOffsetReg", "(", ")", ",", "Addr", ".", "getShift", "(", ")", ",", "true", ")", ";", "else", "if", "(", "Addr", ".", "getExtendType", "(", ")", "==", "<STR_LIT>", ")", "ResultReg", "=", "emitLSL_ri", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Addr", ".", "getOffsetReg", "(", ")", ",", "Addr", ".", "getShift", "(", ")", ",", "false", ")", ";", "else", "ResultReg", "=", "emitLSL_ri", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Addr", ".", "getOffsetReg", "(", ")", ",", "Addr", ".", "getShift", "(", ")", ")", ";", "}", "if", "(", "!", "ResultReg", ")", "return", "false", ";", "Addr", ".", "setReg", "(", "ResultReg", ")", ";", "Addr", ".", "setOffsetReg", "(", "<NUM_LIT>", ")", ";", "Addr", ".", "setShift", "(", "<NUM_LIT>", ")", ";", "Addr", ".", "setExtendType", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["if", "(", "ImmediateOffsetNeedsLowering", ")", "{"], "File": "AArch64FastISel21", "Func": "simplifyAddress", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2860, "Length": 434, "Cover_Rate": 0.7233333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "JTI", "->", "Initialize", "(", "MF", ",", "IsPIC", ")", ";", "MCE", ".", "setModuleInfo", "(", "&", "getAnalysis", "<", "MachineModuleInfo", ">", "(", ")", ")", ";", "do", "{", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "MF", ".", "getName", "(", ")", "<<", "<STR_LIT>", ")", ";", "MCE", ".", "startFunction", "(", "MF", ")", ";"], "ground_truth": ["for", "(", "MachineFunction", "::", "iterator", "MBB", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";"], "File": "SparcCodeEmitter", "Func": "runOnMachineFunction", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2861, "Length": 69, "Cover_Rate": 0.3150684931506849, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "df_regs_ever_live_p", "(", "TILEGX_LINK_REGNUM", ")", "||", "crtl", "->", "calls_eh_return", ")", "FRP", "(", "frame_emit_store", "(", "TILEGX_LINK_REGNUM", ",", "TILEGX_LINK_REGNUM", ",", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "total_size", "==", "<NUM_LIT>", ")", "{", "if", "(", "flag_pic", "&&", "crtl", "->", "uses_pic_offset_table", ")", "load_pic_register", "(", "false", ")", ";", "return", ";", "}", "cfa", "=", "stack_pointer_rtx", ";", "if", "(", "frame_pointer_needed", ")", "{", "fp_copy_regno", "=", "next_scratch_regno", "--", ";", "insn", "=", "FRP", "(", "emit_move_insn", "(", "gen_rtx_REG", "(", "word_mode", ",", "fp_copy_regno", ")", ",", "gen_lowpart", "(", "word_mode", ",", "hard_frame_pointer_rtx", ")", ")", ")", ";", "add_reg_note", "(", "insn", ",", "REG_CFA_REGISTER", ",", "NULL_RTX", ")", ";", "insn", "=", "FRP", "(", "emit_move_insn", "(", "hard_frame_pointer_rtx", ",", "stack_pointer_rtx", ")", ")", ";", "add_reg_note", "(", "insn", ",", "REG_CFA_DEF_CFA", ",", "hard_frame_pointer_rtx", ")", ";", "cfa", "=", "hard_frame_pointer_rtx", ";", "REGNO_POINTER_ALIGN", "(", "HARD_FRAME_POINTER_REGNUM", ")", "=", "STACK_BOUNDARY", ";", "sp_copy_regno", "=", "HARD_FRAME_POINTER_REGNUM", ";", "}", "else", "if", "(", "!", "tilegx_current_function_is_leaf", "(", ")", ")", "{", "sp_copy_regno", "=", "next_scratch_regno", "--", ";", "emit_move_insn", "(", "gen_rtx_REG", "(", "Pmode", ",", "sp_copy_regno", ")", ",", "stack_pointer_rtx", ")", ";", "}", "if", "(", "tilegx_current_function_is_leaf", "(", ")", ")", "{", "emit_sp_adjust", "(", "-", "total_size", ",", "&", "next_scratch_regno", ",", "!", "frame_pointer_needed", ",", "NULL_RTX", ")", ";", "}", "else", "{", "rtx", "chain_addr", "=", "gen_rtx_REG", "(", "Pmode", ",", "next_scratch_regno", "--", ")", ";", "rtx", "size_rtx", "=", "GEN_INT", "(", "-", "(", "total_size", "-", "UNITS_PER_WORD", ")", ")", ";", "if", "(", "add_operand", "(", "size_rtx", ",", "Pmode", ")", ")", "{", "rtx", "p", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "size_rtx", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "chain_addr", ",", "p", ")", ")", ";", "emit_sp_adjust", "(", "-", "total_size", ",", "&", "next_scratch_regno", ",", "!", "frame_pointer_needed", ",", "NULL_RTX", ")", ";"], "ground_truth": ["}"], "File": "tilegx2", "Func": "tilegx_expand_prologue", "Target": "tilegx", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 2862, "Length": 256, "Cover_Rate": 0.4231404958677686, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "Terminator", "=", "&", "BB", "->", "instr_back", "(", ")", ";", "if", "(", "Terminator", "->", "isUnconditionalBranch", "(", ")", "&&", "I", "!=", "Terminator", ")", "{", "MachineBasicBlock", "*", "Succ", "=", "Terminator", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BB", "->", "isLayoutSuccessor", "(", "Succ", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "Terminator", ")", ";", "Terminator", "->", "eraseFromParent", "(", ")", ";", "}", "}", "}", ";", "if", "(", "LoLoop", ".", "Revert", ")", "{", "if", "(", "LoLoop", ".", "Start", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "RevertWhile", "(", "LoLoop", ".", "Start", ")", ";", "else", "LoLoop", ".", "Start", "->", "eraseFromParent", "(", ")", ";", "bool", "FlagsAlreadySet", "=", "RevertLoopDec", "(", "LoLoop", ".", "Dec", ")", ";", "RevertLoopEnd", "(", "LoLoop", ".", "End", ",", "FlagsAlreadySet", ")", ";", "}", "else", "{", "LoLoop", ".", "Start", "=", "ExpandLoopStart", "(", "LoLoop", ")", ";", "RemoveDeadBranch", "(", "LoLoop", ".", "Start", ")", ";", "LoLoop", ".", "End", "=", "ExpandLoopEnd", "(", "LoLoop", ")", ";", "RemoveDeadBranch", "(", "LoLoop", ".", "End", ")", ";", "if", "(", "LoLoop", ".", "IsTailPredicationLegal", "(", ")", ")", "ConvertVPTBlocks", "(", "LoLoop", ")", ";", "for", "(", "auto", "*", "I", ":", "LoLoop", ".", "ToRemove", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "I", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "}", "for", "(", "auto", "*", "I", ":", "LoLoop", ".", "BlockMasksToRecompute", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "I", ")", ";", "recomputeVPTBlockMask", "(", "*", "I", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "I", ")", ";", "}", "}", "PostOrderLoopTraversal", "DFS", "(", "LoLoop", ".", "ML", ",", "*", "MLI", ")", ";", "DFS", ".", "ProcessLoop", "(", ")", ";"], "ground_truth": ["const", "SmallVectorImpl", "<", "MachineBasicBlock", "*", ">", "&", "PostOrder", "=", "DFS", ".", "getOrder", "(", ")", ";"], "File": "ARMLowOverheadLoops19", "Func": "Expand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2863, "Length": 278, "Cover_Rate": 0.556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "IsINC", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "IsINC", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "X86FixupLEAs1", "Func": "getINCDECFromLEA", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2864, "Length": 30, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>WinCOFFStreamer", "(", "Context", ",", "MAB", ",", "*", "Emitter", ",", "OS", ")", ";"], "ground_truth": ["}"], "File": "ARMWinCOFFStreamer9", "Func": "createARMWinCOFFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2865, "Length": 15, "Cover_Rate": 0.36585365853658536, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ControlFlowFinalizer", "(", "TargetMachine", "&", "tm", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "R600ControlFlowFinalizer44", "Func": "R600ControlFlowFinalizer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2866, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "UseQueueType", "(", ")", ":", "Uses", "(", "Dist", ")", "{"], "ground_truth": ["}"], "File": "BitTracker17", "Func": "UseQueueType", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2867, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "{", "MCSymbol", "*", "DotSym", "=", "OutContext", ".", "createTempSymbol", "(", ")", ";", "const", "MCSymbolRefExpr", "*", "Dot", "=", "MCSymbolRefExpr", "::", "create", "(", "DotSym", ",", "OutContext", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "DotSym", ")", ";", "OutStreamer", ".", "EmitInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addExpr", "(", "Dot", ")", ",", "STI", ")", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "SystemZAsmPrinter20", "Func": "EmitNop", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2868, "Length": 58, "Cover_Rate": 0.31693989071038253, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ")", ":", "TargetAsmBackend", "(", ")", ",", "TheTarget", "(", "T", ")", "{"], "ground_truth": ["}"], "File": "PPCAsmBackend26", "Func": "PPCAsmBackend", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2869, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_float_truncate_hi_v4sf", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vcvt_high_f32_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2870, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isGFX10Plus", "(", "STI", ")", "?", "getGfx10PlusBufferFormatInfo", "(", "Format", ")", ":", "getGfx9BufferFormatInfo", "(", "Format", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "getGcnBufferFormatInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2871, "Length": 17, "Cover_Rate": 0.5483870967741935, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "v", "&", "(", "<NUM_LIT>", "<<", "msb", ")", ")", "--", "msb", ";", "while", "(", "v", "&", "(", "<NUM_LIT>", "<<", "lsb", ")", ")", "++", "lsb", ";", "for", "(", "unsigned", "int", "i", "=", "lsb", ";", "i", "<=", "msb", ";", "++", "i", ")", "{", "if", "(", "v", "&", "(", "<NUM_LIT>", "<<", "i", ")", ")", "return", "<NUM_LIT>", ";", "}", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARMISelLowering107", "Func": "isBitFieldInvertedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2872, "Length": 60, "Cover_Rate": 0.6818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>FrameLowering", "(", "const", "<ISA_LIT>Subtarget", "&", "sti", ")", ":", "TargetFrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsDown", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "STI", "(", "sti", ")", "{"], "ground_truth": ["}"], "File": "MSP430FrameLowering12", "Func": "MSP430FrameLowering", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2873, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "getNextSVEVectorRegister", "(", "unsigned", "Reg", ")", "{", "if", "(", "Reg", "==", "<STR_LIT>", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["else", "return", "Reg", "+", "<NUM_LIT>", ";"], "File": "AArch64InstPrinter37", "Func": "getNextSVEVectorRegister", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2874, "Length": 23, "Cover_Rate": 0.8214285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vrshrntq_m_n_u32", "(", "uint16x8_t", "__a", ",", "uint32x4_t", "__b", ",", "const", "int", "__imm", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vrshrntq_m_n_uv4si", "(", "__a", ",", "__b", ",", "__imm", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vrshrntq_m_n_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2875, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "U", ".", "getUser", "(", ")", ")", ";", "if", "(", "!", "II", ")", "return", "false", ";", "Prepare", "(", "AMXCast", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";", "Builder", ".", "CreateStore", "(", "Src", ",", "AllocaAddr", ")", ";", "Value", "*", "Row", "=", "nullptr", ",", "*", "Col", "=", "nullptr", ";", "std", "::", "tie", "(", "Row", ",", "Col", ")", "=", "getShape", "(", "II", ",", "OpNo", ")", ";", "std", "::", "array", "<", "Value", "*", ",", "<NUM_LIT>", ">", "Args", "=", "{", "Row", ",", "Col", ",", "I8Ptr", ",", "Builder", ".", "CreateSExt", "(", "Col", ",", "Builder", ".", "getInt64Ty", "(", ")", ")", "}", ";", "Value", "*", "NewInst", "=", "Builder", ".", "CreateIntrinsic", "(", "<STR_LIT>", ",", "None", ",", "Args", ")", ";", "AMXCast", "->", "replaceAllUsesWith", "(", "NewInst", ")", ";", "AMXCast", "->", "eraseFromParent", "(", ")", ";", "}", "else", "{", "auto", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "Src", ")", ";", "if", "(", "!", "II", ")", "return", "false", ";", "Prepare", "(", "AMXCast", "->", "getType", "(", ")", ")", ";", "Value", "*", "Row", "=", "II", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "Col", "=", "II", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "std", "::", "array", "<", "Value", "*", ",", "<NUM_LIT>", ">", "Args", "=", "{", "Row", ",", "Col", ",", "I8Ptr", ",", "Builder", ".", "CreateSExt", "(", "Col", ",", "Builder", ".", "getInt64Ty", "(", ")", ")", ",", "Src", "}", ";", "Builder", ".", "CreateIntrinsic", "(", "<STR_LIT>", ",", "None", ",", "Args", ")", ";"], "ground_truth": ["Value", "*", "NewInst", "=", "Builder", ".", "CreateLoad", "(", "AMXCast", "->", "getType", "(", ")", ",", "AllocaAddr", ")", ";"], "File": "X86LowerAMXType", "Func": "transformAMXCast", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2876, "Length": 250, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CalleeSavedFrameSize", "=", "bytes", ";"], "ground_truth": ["}"], "File": "Z80MachineFunctionInfo", "Func": "setCalleeSavedFrameSize", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2877, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "regno", "==", "MOXIE_R0", ")", ";"], "ground_truth": ["}"], "File": "moxie", "Func": "moxie_function_value_regno_p", "Target": "moxie", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2878, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "LR", ":", "interferenceGraph", ")", "{", "if", "(", "LR", "->", "contains", "(", "MI", ")", ")", "{"], "ground_truth": ["ranges", ".", "push_back", "(", "LR", ")", ";"], "File": "regAlloc", "Func": "getLiveRangesFor", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2879, "Length": 26, "Cover_Rate": 0.4727272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "EltNo", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "EltNo", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "OriginalVT", "=", "InVec", ".", "getValueType", "(", ")", ";", "if", "(", "InVec", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "InVec", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "BCVT", "=", "InVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "if", "(", "!", "BCVT", ".", "isVector", "(", ")", "||", "BCVT", ".", "getVectorNumElements", "(", ")", "!=", "OriginalVT", ".", "getVectorNumElements", "(", ")", ")", "return", "SDValue", "(", ")", ";", "InVec", "=", "InVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "EVT", "CurrentVT", "=", "InVec", ".", "getValueType", "(", ")", ";", "if", "(", "!", "isTargetShuffle", "(", "InVec", ".", "getOpcode", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "InVec", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ShuffleMask", ";", "bool", "UnaryShuffle", ";", "if", "(", "!", "getTargetShuffleMask", "(", "InVec", ".", "getNode", "(", ")", ",", "CurrentVT", ".", "getSimpleVT", "(", ")", ",", "ShuffleMask", ",", "UnaryShuffle", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "NumElems", "=", "CurrentVT", ".", "getVectorNumElements", "(", ")", ";", "int", "Elt", "=", "cast", "<", "ConstantSDNode", ">", "(", "EltNo", ")", "->", "getZExtValue", "(", ")", ";", "int", "Idx", "=", "(", "Elt", ">", "(", "int", ")", "NumElems", ")", "?", "-", "<NUM_LIT>", ":", "ShuffleMask", "[", "Elt", "]", ";", "SDValue", "LdNode", "=", "(", "Idx", "<", "(", "int", ")", "NumElems", ")", "?", "InVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ":", "InVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "AllowedUses", "=", "InVec", ".", "getNumOperands", "(", ")", ">", "<NUM_LIT>", "&&", "InVec", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "InVec", ".", "getOperand", "(", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "LdNode", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{"], "File": "X86ISelLowering171", "Func": "XFormVExtractWithShuffleIntoLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2880, "Length": 298, "Cover_Rate": 0.49584026622296173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vsubq_m_f32", "(", "float32x4_t", "__inactive", ",", "float32x4_t", "__a", ",", "float32x4_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vsubq_m_fv4sf", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vsubq_m_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2881, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "{", "nullptr", ",", "MCSymbolRefExpr", "::", "VariantKind", "::", "VK_Invalid", "}", ";"], "ground_truth": ["}"], "File": "PPCAsmPrinter (2)3", "Func": "getTombstoneKey", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2882, "Length": 12, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "<ISA_LIT>DAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{"], "ground_truth": ["}"], "File": "mprocISelDAGToDAG", "Func": "Select", "Target": "mproc", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2883, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "VAList", "=", "DAG", ".", "getLoad", "(", "getPointerTy", "(", ")", ",", "dl", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "V", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["SDValue", "Tmp3", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ",", "VAList", ",", "DAG", ".", "getConstant", "(", "VT", ".", "getSizeInBits", "(", ")", ",", "getPointerTy", "(", ")", ")", ")", ";"], "File": "XCoreISelLowering17", "Func": "LowerVAARG", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2884, "Length": 65, "Cover_Rate": 0.34946236559139787, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Modified", "=", "false", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "while", "(", "MBBI", "!=", "E", ")", "{", "MachineBasicBlock", "::", "iterator", "NMBBI", "=", "std", "::", "next", "(", "MBBI", ")", ";", "Modified", "|=", "ExpandMI", "(", "MBB", ",", "MBBI", ")", ";", "MBBI", "=", "NMBBI", ";", "}", "return", "Modified", ";"], "ground_truth": ["}"], "File": "M680x0ExpandPseudo", "Func": "ExpandMBB", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2885, "Length": 61, "Cover_Rate": 0.8591549295774648, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128d", ")", "__builtin_ia32_vpermt2varpd128_mask", "(", "(", "__v2di", ")", "__I", ",", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__B", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin4", "Func": "_mm_permutex2var_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2886, "Length": 29, "Cover_Rate": 0.5370370370370371, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCDisassembler", "(", "STI", ")", ",", "fMode", "(", "mode", ")", "{"], "ground_truth": ["}"], "File": "X86Disassembler37", "Func": "X86GenericDisassembler", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2887, "Length": 11, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "VT1", ".", "isInteger", "(", ")", "||", "!", "VT2", ".", "isInteger", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "(", "VT1", ".", "getSizeInBits", "(", ")", ">", "VT2", ".", "getSizeInBits", "(", ")", ")", ";"], "File": "mprocISelLowering", "Func": "isTruncateFree", "Target": "mproc", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2888, "Length": 34, "Cover_Rate": 0.7083333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RefFlags", "|=", "<ISA_LIT>MCExpr", "::", "VK_TPREL", ";", "break", ";", "case", "TLSModel", "::", "LocalDynamic", ":", "RefFlags", "|=", "<ISA_LIT>MCExpr", "::", "VK_DTPREL", ";", "break", ";", "case", "TLSModel", "::", "GeneralDynamic", ":", "RefFlags", "|=", "<ISA_LIT>MCExpr", "::", "VK_TLSDESC", ";", "break", ";", "}", "}", "else", "if", "(", "PlatformFlag", "==", "<STR_LIT>", ")", "{", "RefFlags", "|=", "<ISA_LIT>MCExpr", "::", "VK_SEC", ";", "}", "else", "{", "RefFlags", "|=", "<ISA_LIT>MCExpr", "::", "VK_ABS", ";", "}", "if", "(", "FragmentFlag", "==", "<STR_LIT>", ")", "RefFlags", "|=", "<ISA_LIT>MCExpr", "::", "VK_PAGE", ";", "else", "if", "(", "FragmentFlag", "==", "<STR_LIT>", ")", "RefFlags", "|=", "<ISA_LIT>MCExpr", "::", "VK_PAGEOFF", ";", "else", "if", "(", "FragmentFlag", "==", "<STR_LIT>", ")", "RefFlags", "|=", "<ISA_LIT>MCExpr", "::", "VK_G3", ";", "else", "if", "(", "FragmentFlag", "==", "<STR_LIT>", ")", "RefFlags", "|=", "<ISA_LIT>MCExpr", "::", "VK_G2", ";", "else", "if", "(", "FragmentFlag", "==", "<STR_LIT>", ")", "RefFlags", "|=", "<ISA_LIT>MCExpr", "::", "VK_G1", ";", "else", "if", "(", "FragmentFlag", "==", "<STR_LIT>", ")", "RefFlags", "|=", "<ISA_LIT>MCExpr", "::", "VK_G0", ";", "else", "if", "(", "FragmentFlag", "==", "<STR_LIT>", ")", "RefFlags", "|=", "<ISA_LIT>MCExpr", "::", "VK_HI12", ";", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "&", "<STR_LIT>", ")", "RefFlags", "|=", "<ISA_LIT>MCExpr", "::", "VK_NC", ";", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "Ctx", ")", ";", "if", "(", "!", "MO", ".", "isJTI", "(", ")", "&&", "MO", ".", "getOffset", "(", ")", ")", "Expr", "=", "MCBinaryExpr", "::", "createAdd", "(", "Expr", ",", "MCConstantExpr", "::", "create", "(", "MO", ".", "getOffset", "(", ")", ",", "Ctx", ")", ",", "Ctx", ")", ";"], "ground_truth": ["if", "(", "PlatformFlag", "==", "<STR_LIT>", ")", "{"], "File": "AArch64MCInstLower1", "Func": "lowerSymbolOperandELF", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2889, "Length": 230, "Cover_Rate": 0.3058510638297872, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "temp", "=", "!", "can_create_pseudo_p", "(", ")", "?", "dest", ":", "gen_reg_rtx", "(", "SImode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "copy_rtx", "(", "temp", ")", ",", "GEN_INT", "(", "c", "&", "~", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "dest", ",", "gen_rtx_IOR", "(", "SImode", ",", "copy_rtx", "(", "temp", ")", ",", "GEN_INT", "(", "c", "&", "<NUM_LIT>", ")", ")", ")", ")", ";", "break", ";", "case", "E_DImode", ":", "if", "(", "!", "TARGET_POWERPC64", ")", "{", "rtx", "hi", ",", "lo", ";", "hi", "=", "operand_subword_force", "(", "copy_rtx", "(", "dest", ")", ",", "WORDS_BIG_ENDIAN", "==", "<NUM_LIT>", ",", "DImode", ")", ";", "lo", "=", "operand_subword_force", "(", "dest", ",", "WORDS_BIG_ENDIAN", "!=", "<NUM_LIT>", ",", "DImode", ")", ";", "emit_move_insn", "(", "hi", ",", "GEN_INT", "(", "c", ">>", "<NUM_LIT>", ")", ")", ";", "c", "=", "(", "(", "c", "&", "<NUM_LIT>", ")", "^", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "emit_move_insn", "(", "lo", ",", "GEN_INT", "(", "c", ")", ")", ";", "}"], "ground_truth": ["else", "rs6000_emit_set_long_const", "(", "dest", ",", "c", ")", ";"], "File": "powerpcspe", "Func": "rs6000_emit_set_const", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2890, "Length": 151, "Cover_Rate": 0.5551470588235294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "IsValid", "=", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ";"], "ground_truth": ["return", "IsValid", "&&", "(", "VK", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", "||", "VK", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_LO", ")", ";"], "File": "RISCVAsmParser16", "Func": "isSImm6", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2891, "Length": 28, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "MULT", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", "+", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "DIV", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", "-", "<NUM_LIT>", ")", ";", "return", "true", ";", "default", ":", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "stormy164", "Func": "xstormy16_rtx_costs", "Target": "stormy16", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2892, "Length": 50, "Cover_Rate": 0.3125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "trackLivenessAfterRegAlloc", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "GBZ80RegisterInfo", "Func": "trackLivenessAfterRegAlloc", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2893, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "seen_vector_label", "=", "true", ";", "gcc_assert", "(", "vector_neutered", ")", ";", "vector_neutered", "=", "false", ";", "}", "else", "if", "(", "INSN_P", "(", "insn", ")", ")", "switch", "(", "recog_memoized", "(", "insn", ")", ")", "{", "case", "CODE_FOR_nvptx_barsync", ":", "gcc_assert", "(", "!", "vector_neutered", "&&", "!", "worker_neutered", ")", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "insn", "!=", "BB_END", "(", "bb", ")", ")", "insn", "=", "NEXT_INSN", "(", "insn", ")", ";", "else", "if", "(", "JUMP_P", "(", "insn", ")", "&&", "single_succ_p", "(", "bb", ")", "&&", "!", "seen_vector_jump", "&&", "!", "seen_worker_jump", ")", "{", "bb", "=", "single_succ", "(", "bb", ")", ";", "insn", "=", "BB_HEAD", "(", "bb", ")", ";", "}", "else", "break", ";", "}", "gcc_assert", "(", "!", "(", "vector_jump", "&&", "!", "seen_vector_jump", ")", ")", ";", "gcc_assert", "(", "!", "(", "worker_jump", "&&", "!", "seen_worker_jump", ")", ")", ";"], "ground_truth": ["if", "(", "seen_vector_label", "||", "seen_worker_label", ")", "{"], "File": "nvptx", "Func": "verify_neutering_jumps", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 2894, "Length": 133, "Cover_Rate": 0.4360655737704918, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "DstIsDead", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ";", "bool", "DstIsKill", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "bool", "ImpIsDead", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ";", "TRI", "->", "splitReg", "(", "DstReg", ",", "DstLoReg", ",", "DstHiReg", ")", ";", "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ")", ".", "addReg", "(", "DstHiReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstHiReg", ",", "getKillRegState", "(", "DstIsKill", ")", ")", ";", "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ")", ".", "addReg", "(", "DstLoReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstLoReg", ",", "getKillRegState", "(", "DstIsKill", ")", ")", ";", "auto", "MI0", "=", "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ")", ".", "addReg", "(", "DstHiReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstHiReg", ",", "getKillRegState", "(", "DstIsKill", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MI0", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "auto", "MI1", "=", "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ")", ".", "addReg", "(", "DstHiReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstHiReg", ",", "getKillRegState", "(", "DstIsKill", ")", ")", ".", "addReg", "(", "DstLoReg", ")", ";", "MI1", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "auto", "MI2", "=", "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ")", ".", "addReg", "(", "DstLoReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstLoReg", ",", "getKillRegState", "(", "DstIsKill", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["MI2", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";"], "File": "MCS51ExpandPseudoInsts", "Func": "expandLSLW4Rd", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2895, "Length": 289, "Cover_Rate": 0.7372448979591837, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>Disassembler", "::", "<ISA_LIT>_64Disassembler", ";"], "ground_truth": ["}"], "File": "X86Disassembler54", "Func": "createX86_64Disassembler", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2896, "Length": 7, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "return", "LowerSymbolOperand", "(", "MO", ",", "Offset", ")", ";", "case", "MachineOperand", "::", "MO_Metadata", ":"], "ground_truth": ["break", ";"], "File": "PatmosMCInstLower", "Func": "LowerOperand", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 2897, "Length": 45, "Cover_Rate": 0.33088235294117646, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>II", "::", "getDefaultSwitches", "(", "StringRef", "Mnemonic", ",", "SlotParser", "Slot", ",", "OpType", "Type", ",", "unsigned", "&", "CurrentSwitchSet", ",", "const", "std", "::", "vector", "<", "std", "::", "string", ">", "&", "Switches", ")", "{", "assert", "(", "Slot", "!=", "SlotParser", "::", "Unknown", ")", ";", "assert", "(", "SubTargetInfo", ")", ";", "bool", "Changed", "=", "false", ";", "if", "(", "const", "InstructionInfo", "*", "Info", "=", "getSwitchesForMnemonic", "(", "Mnemonic", ",", "Slot", ")", ")", "{", "auto", "Sws", "=", "getApplicableSwitches", "(", "Info", ",", "SubTargetInfo", "->", "getFeatureBits", "(", ")", ",", "Type", ")", ";", "for", "(", "auto", "SwPtr", ":", "Sws", ")", "{"], "ground_truth": ["if", "(", "(", "(", "SwPtr", "->", "Default", ")", "&", "~", "PrintFlagMask", ")", "==", "<NUM_LIT>", ")", "continue", ";"], "File": "InstructionDB", "Func": "getDefaultSwitches", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2898, "Length": 106, "Cover_Rate": 0.6162790697674418, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "LdStNInstrDesc", "*", "getLdStNInstrDesc", "(", "unsigned", "Opcode", ")", "{", "unsigned", "Idx", ";"], "ground_truth": ["for", "(", "Idx", "=", "<NUM_LIT>", ";", "Idx", "!=", "array_lengthof", "(", "LdStNInstInfo", ")", ";", "++", "Idx", ")", "if", "(", "LdStNInstInfo", "[", "Idx", "]", ".", "Opcode", "==", "Opcode", ")", "return", "&", "LdStNInstInfo", "[", "Idx", "]", ";"], "File": "AArch64InstPrinter (2)", "Func": "getLdStNInstrDesc", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2899, "Length": 47, "Cover_Rate": 0.9215686274509803, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "shouldReduceLoadWidth", "(", "SDNode", "*", "Load", ",", "<STR_LIT>", "ExtTy", ",", "EVT", "NewVT", ")", "const", "{"], "ground_truth": ["SDValue", "BasePtr", "=", "cast", "<", "LoadSDNode", ">", "(", "Load", ")", "->", "getBasePtr", "(", ")", ";"], "File": "X86ISelLowering (2)3", "Func": "shouldReduceLoadWidth", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2900, "Length": 32, "Cover_Rate": 0.3950617283950617, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "Op", ":", "{", "G_ADD", ",", "G_SUB", ",", "G_MUL", "}", ")", "for", "(", "auto", "Ty", ":", "{", "s1", ",", "s8", ",", "s16", ",", "s32", "}", ")", "setAction", "(", "{", "Op", ",", "Ty", "}", ",", "Legal", ")", ";", "for", "(", "unsigned", "Op", ":", "{", "G_SDIV", ",", "G_UDIV", "}", ")", "{", "for", "(", "auto", "Ty", ":", "{", "s8", ",", "s16", "}", ")", "setAction", "(", "{", "Op", ",", "Ty", "}", ",", "Custom", ")", ";", "if", "(", "ST", ".", "hasDivideIn<ISA_LIT>Mode", "(", ")", ")", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Legal", ")", ";", "else", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Libcall", ")", ";", "}", "for", "(", "unsigned", "Op", ":", "{", "G_SEXT", ",", "G_ZEXT", "}", ")", "{", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Legal", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s1", ",", "s8", ",", "s16", "}", ")", "setAction", "(", "{", "Op", ",", "<NUM_LIT>", ",", "Ty", "}", ",", "Legal", ")", ";", "}", "setAction", "(", "{", "G_GEP", ",", "p0", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "<NUM_LIT>", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_CONSTANT", ",", "s32", "}", ",", "Legal", ")", ";", "if", "(", "!", "ST", ".", "useSoftFloat", "(", ")", "&&", "ST", ".", "hasVFP2", "(", ")", ")", "{", "setAction", "(", "{", "G_FADD", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FADD", ",", "s64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_LOAD", ",", "s64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_STORE", ",", "s64", "}", ",", "Legal", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMLegalizerInfo27", "Func": "ARMLegalizerInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2901, "Length": 253, "Cover_Rate": 0.5488069414316703, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqsubq_n_u16", "(", "uint16x8_t", "__a", ",", "uint16_t", "__b", ")", "{", "return", "__builtin_mve_vqsubq_n_uv8hi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vqsubq_n_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2902, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PredicateInstruction", "(", "MachineInstr", "*", "MI", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred", ")", "const", "{", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "isUncondBranchOpcode", "(", "Opc", ")", ")", "{", "MI", "->", "setDesc", "(", "get", "(", "getMatchingCondBranchOpcode", "(", "Opc", ")", ")", ")", ";"], "ground_truth": ["MachineInstrBuilder", "(", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ".", "addImm", "(", "Pred", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ".", "addReg", "(", "Pred", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ")", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "PredicateInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2903, "Length": 86, "Cover_Rate": 0.524390243902439, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "And", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "AndC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "And", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "AndC", "||", "!", "AndC", "->", "getAPIntValue", "(", ")", ".", "isPowerOf2", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "X", "=", "And", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "CC", "==", "<STR_LIT>", ")", "{", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "}", "else", "{", "assert", "(", "CC", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "}", "if", "(", "Op1", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "OrC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op1", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "OrC", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Y", "=", "Op1", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op0", "!=", "Y", ")", "return", "SDValue", "(", ")", ";", "APInt", "OrCI", "=", "OrC", "->", "getAPIntValue", "(", ")", ";", "unsigned", "Heuristic", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "OrCI", ".", "countPopulation", "(", ")", ">", "Heuristic", ")", "return", "SDValue", "(", ")", ";", "APInt", "KnownZero", ",", "KnownOne", ";", "DAG", ".", "computeKnownBits", "(", "Y", ",", "KnownZero", ",", "KnownOne", ")", ";", "if", "(", "(", "OrCI", "&", "KnownZero", ")", "!=", "OrCI", ")", "return", "SDValue", "(", ")", ";", "SDValue", "V", "=", "Y", ";", "SDLoc", "dl", "(", "X", ")", ";", "EVT", "VT", "=", "X", ".", "getValueType", "(", ")", ";", "unsigned", "BitInX", "=", "AndC", "->", "getAPIntValue", "(", ")", ".", "logBase2", "(", ")", ";", "if", "(", "BitInX", "!=", "<NUM_LIT>", ")", "{", "X", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "X", ",", "DAG", ".", "getConstant", "(", "BitInX", ",", "dl", ",", "VT", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering53", "Func": "PerformCMOVToBFICombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2904, "Length": 290, "Cover_Rate": 0.5753968253968254, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "case", "'h'", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "case", "'f'", ":", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "}", "}", "if", "(", "Constraint", "[", "<NUM_LIT>", "]", "==", "'{'", ")", "{", "if", "(", "Constraint", "[", "<NUM_LIT>", "]", "==", "'r'", ")", "{", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "parseRegisterNumber", "(", "Constraint", ",", "&", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "parseRegisterNumber", "(", "Constraint", ",", "&", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "return", "parseRegisterNumber", "(", "Constraint", ",", "&", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "Constraint", "[", "<NUM_LIT>", "]", "==", "'f'", ")", "{", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "parseRegisterNumber", "(", "Constraint", ",", "&", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "parseRegisterNumber", "(", "Constraint", ",", "&", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "return", "parseRegisterNumber", "(", "Constraint", ",", "&", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}", "}"], "ground_truth": ["return", "TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "Constraint", ",", "VT", ")", ";"], "File": "SystemZISelLowering103", "Func": "getRegForInlineAsmConstraint", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2905, "Length": 209, "Cover_Rate": 0.5060532687651331, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CheckImmRange", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ",", "false", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "HexagonAsmParser", "Func": "iss10_0Imm", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2906, "Length": 15, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "VECTOR_MODE_P", "(", "dst_mode", ")", ")", ";", "gcc_assert", "(", "register_operand", "(", "dst", ",", "dst_mode", ")", "&&", "register_operand", "(", "src1", ",", "src_mode", ")", "&&", "register_operand", "(", "src2", ",", "src_mode", ")", ")", ";", "emit_insn", "(", "gen_aarch64_simd_combine", "(", "src_mode", ",", "dst", ",", "src1", ",", "src2", ")", ")", ";"], "ground_truth": ["return", ";"], "File": "aarch64", "Func": "aarch64_split_simd_combine", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2907, "Length": 48, "Cover_Rate": 0.6153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumLaneElts", "/", "<NUM_LIT>", ";", "++", "i", ")", "{", "ShuffleMask", ".", "push_back", "(", "NewImm", "%", "NumLaneElts", "+", "NumElts", "+", "l", ")", ";", "NewImm", "/=", "NumLaneElts", ";", "}", "if", "(", "NumLaneElts", "==", "<NUM_LIT>", ")", "NewImm", "=", "Imm", ";", "}"], "ground_truth": ["}"], "File": "X86ShuffleDecode12", "Func": "DecodeSHUFPMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2908, "Length": 48, "Cover_Rate": 0.3310344827586207, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", "==", "<STR_LIT>", "||", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", "==", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "<STR_LIT>", "(", "<NUM_LIT>", "<<", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "else", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "<STR_LIT>", "(", "<NUM_LIT>", "<<", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "break", ";", "}", "}", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "const", "TargetRegisterClass", "*", "RC", "=", "nullptr", ";", "bool", "TryFold", "=", "false", ";", "if", "(", "MRI", ".", "constrainRegClass", "(", "DstReg", ",", "&", "<STR_LIT>", ")", ")", "{", "RC", "=", "&", "<STR_LIT>", ";", "Opc", "=", "<STR_LIT>", ";", "TryFold", "=", "true", ";", "}", "else", "if", "(", "MRI", ".", "constrainRegClass", "(", "DstReg", ",", "&", "<STR_LIT>", ")", ")", "{", "RC", "=", "&", "<STR_LIT>", ";", "Opc", "=", "<STR_LIT>", ";", "TryFold", "=", "true", ";", "}", "else", "if", "(", "MRI", ".", "constrainRegClass", "(", "DstReg", ",", "&", "<STR_LIT>", ")", ")", "{", "RC", "=", "&", "<STR_LIT>", ";", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "MRI", ".", "constrainRegClass", "(", "DstReg", ",", "&", "<STR_LIT>", ")", ")", "{", "RC", "=", "&", "<STR_LIT>", ";", "Opc", "=", "<STR_LIT>", ";", "}", "assert", "(", "RC", "&&", "<STR_LIT>", ")", ";", "if", "(", "TryFold", ")", "{", "unsigned", "NewVReg", "=", "<NUM_LIT>", ";", "unsigned", "FoldedOpc", "=", "canFoldIntoCSel", "(", "MRI", ",", "TrueReg", ",", "&", "NewVReg", ")", ";", "if", "(", "FoldedOpc", ")", "{", "CC", "=", "<STR_LIT>", "(", "CC", ")", ";", "TrueReg", "=", "FalseReg", ";", "}", "else", "FoldedOpc", "=", "canFoldIntoCSel", "(", "MRI", ",", "FalseReg", ",", "&", "NewVReg", ")", ";", "if", "(", "FoldedOpc", ")", "{", "FalseReg", "=", "NewVReg", ";", "Opc", "=", "FoldedOpc", ";", "MRI", ".", "clearKillFlags", "(", "NewVReg", ")", ";"], "ground_truth": ["}"], "File": "AArch64InstrInfo (2)", "Func": "insertSelect", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2909, "Length": 324, "Cover_Rate": 0.4143222506393862, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "type_mode", "!=", "value_mode", ")", "{", "x", "=", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "x", ",", "GEN_INT", "(", "offset", ")", ")", ";", "x", "=", "gen_rtx_PARALLEL", "(", "type_mode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "x", ")", ")", ";"], "ground_truth": ["}"], "File": "riscv", "Func": "riscv_pass_fpr_single", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2910, "Length": 36, "Cover_Rate": 0.5373134328358209, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "cr16_expand_prologue", "(", "void", ")", "{", "rtx", "insn", ";", "cr16_compute_frame", "(", ")", ";", "cr16_compute_save_regs", "(", ")", ";", "if", "(", "(", "current_frame_info", ".", "total_size", "+", "current_frame_info", ".", "reg_size", ")", "==", "<NUM_LIT>", ")", "return", ";", "if", "(", "current_frame_info", ".", "last_reg_to_save", "!=", "-", "<NUM_LIT>", ")", "{", "insn", "=", "emit_insn", "(", "gen_push_for_prologue", "(", "GEN_INT", "(", "current_frame_info", ".", "reg_size", ")", ")", ")", ";", "cr16_create_dwarf_for_multi_push", "(", "insn", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}", "if", "(", "current_frame_info", ".", "total_size", ">", "<NUM_LIT>", ")", "{"], "ground_truth": ["insn", "=", "emit_insn", "(", "gen_addsi3", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "-", "current_frame_info", ".", "total_size", ")", ")", ")", ";"], "File": "cr16", "Func": "cr16_expand_prologue", "Target": "cr16", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2911, "Length": 100, "Cover_Rate": 0.8064516129032258, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "ScratchReg", ";", "ScratchReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";"], "ground_truth": ["MIB", ".", "addReg", "(", "ScratchReg", ",", "RegState", "::", "Define", "|", "RegState", "::", "Dead", "|", "RegState", "::", "EarlyClobber", ")", ";"], "File": "BPFISelLowering", "Func": "EmitInstrWithCustomInserterMemcpy", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2912, "Length": 32, "Cover_Rate": 0.367816091954023, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OPCODE", "(", "SHL_DOUBLE", ")", ";", "OPCODE", "(", "PERMUTE_DWORDS", ")", ";", "OPCODE", "(", "PERMUTE", ")", ";", "OPCODE", "(", "PACK", ")", ";", "OPCODE", "(", "PACKS_CC", ")", ";", "OPCODE", "(", "PACKLS_CC", ")", ";", "OPCODE", "(", "UNPACK_HIGH", ")", ";", "OPCODE", "(", "UNPACKL_HIGH", ")", ";", "OPCODE", "(", "UNPACK_LOW", ")", ";", "OPCODE", "(", "UNPACKL_LOW", ")", ";", "OPCODE", "(", "VSHL_BY_SCALAR", ")", ";", "OPCODE", "(", "VSRL_BY_SCALAR", ")", ";", "OPCODE", "(", "VSRA_BY_SCALAR", ")", ";", "OPCODE", "(", "VSUM", ")", ";", "OPCODE", "(", "VICMPE", ")", ";", "OPCODE", "(", "VICMPH", ")", ";", "OPCODE", "(", "VICMPHL", ")", ";", "OPCODE", "(", "VICMPES", ")", ";", "OPCODE", "(", "VICMPHS", ")", ";", "OPCODE", "(", "VICMPHLS", ")", ";", "OPCODE", "(", "VFCMPE", ")", ";", "OPCODE", "(", "VFCMPH", ")", ";", "OPCODE", "(", "VFCMPHE", ")", ";", "OPCODE", "(", "VFCMPES", ")", ";", "OPCODE", "(", "VFCMPHS", ")", ";", "OPCODE", "(", "VFCMPHES", ")", ";", "OPCODE", "(", "VFTCI", ")", ";", "OPCODE", "(", "VEXTEND", ")", ";", "OPCODE", "(", "VROUND", ")", ";", "OPCODE", "(", "VTM", ")", ";", "OPCODE", "(", "VFAE_CC", ")", ";", "OPCODE", "(", "VFAEZ_CC", ")", ";", "OPCODE", "(", "VFEE_CC", ")", ";", "OPCODE", "(", "VFEEZ_CC", ")", ";", "OPCODE", "(", "VFENE_CC", ")", ";", "OPCODE", "(", "VFENEZ_CC", ")", ";", "OPCODE", "(", "VISTR_CC", ")", ";", "OPCODE", "(", "VSTRC_CC", ")", ";", "OPCODE", "(", "VSTRCZ_CC", ")", ";", "OPCODE", "(", "ATOMIC_SWAPW", ")", ";", "OPCODE", "(", "ATOMIC_LOADW_ADD", ")", ";", "OPCODE", "(", "ATOMIC_LOADW_SUB", ")", ";", "OPCODE", "(", "ATOMIC_LOADW_AND", ")", ";", "OPCODE", "(", "ATOMIC_LOADW_OR", ")", ";", "OPCODE", "(", "ATOMIC_LOADW_XOR", ")", ";", "OPCODE", "(", "ATOMIC_LOADW_NAND", ")", ";", "OPCODE", "(", "ATOMIC_LOADW_MIN", ")", ";", "OPCODE", "(", "ATOMIC_LOADW_MAX", ")", ";"], "ground_truth": ["OPCODE", "(", "ATOMIC_LOADW_UMIN", ")", ";"], "File": "SystemZISelLowering (2)1", "Func": "getTargetNodeName", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2913, "Length": 245, "Cover_Rate": 0.4675572519083969, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "scaleOffset", "(", "unsigned", "Opc", ",", "int64_t", "&", "Offset", ")", "{", "unsigned", "OffsetStride", "=", "getOffsetStride", "(", "Opc", ")", ";", "if", "(", "OffsetStride", "==", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "Offset", "%", "OffsetStride", "!=", "<NUM_LIT>", ")", "return", "false", ";", "Offset", "/=", "OffsetStride", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AArch64InstrInfo (2)1", "Func": "scaleOffset", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2914, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AbstractMemberAccessPass", "(", "<ISA_LIT>TargetMachine", "*", "TM", ")", ":", "TM", "(", "TM", ")", "{"], "ground_truth": ["}"], "File": "BPF", "Func": "BPFAbstractMemberAccessPass", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2915, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "getPLT0Size", "(", ")", "const", "{", "return", "m_PLT0Size", ";"], "ground_truth": ["}"], "File": "X86PLT", "Func": "getPLT0Size", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2916, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "<ISA_LIT>FloatMCExpr", "*", "createConstantFPSingle", "(", "const", "APFloat", "&", "Flt", ",", "MCContext", "&", "Ctx", ")", "{", "return", "create", "(", "VK_<ISA_LIT>_SINGLE_PREC_FLOAT", ",", "Flt", ",", "Ctx", ")", ";"], "ground_truth": ["}"], "File": "NVPTXMCExpr11", "Func": "createConstantFPSingle", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2917, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isPSHUFDMask", "(", "ArrayRef", "<", "int", ">", "Mask", ",", "EVT", "VT", ")", "{", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "return", "(", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "&&", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "&&", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "&&", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "return", "(", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "&&", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)2", "Func": "isPSHUFDMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2918, "Length": 86, "Cover_Rate": 0.9148936170212766, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "const", "*", "<ISA_LIT>RegisterInfo", "::", "getCalleeSavedRegClasses", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "static", "const", "TargetRegisterClass", "*", "const", "CalleeSavedRegClasses", "[", "]", "=", "{"], "ground_truth": ["&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "<NUM_LIT>", "}", ";"], "File": "SystemZRegisterInfo2", "Func": "getCalleeSavedRegClasses", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2919, "Length": 83, "Cover_Rate": 0.6747967479674797, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "OffsetOfLoc", ";"], "ground_truth": ["}"], "File": "X86AsmParser (2)2", "Func": "getOffsetOfLoc", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2920, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "ShAmt", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "<ISA_LIT>cc", ";", "unsigned", "Opc", "=", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "assert", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "SDValue", "RevShAmt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getConstant", "(", "VTBits", ",", "dl", ",", "<STR_LIT>", ")", ",", "ShAmt", ")", ";", "SDValue", "Tmp1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "ShOpLo", ",", "ShAmt", ")", ";", "SDValue", "ExtraShAmt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ShAmt", ",", "DAG", ".", "getConstant", "(", "VTBits", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Tmp2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "RevShAmt", ")", ";", "SDValue", "FalseVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Tmp1", ",", "Tmp2", ")", ";", "SDValue", "TrueVal", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "ExtraShAmt", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Cmp", "=", "get<ISA_LIT>Cmp", "(", "ExtraShAmt", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ",", "<STR_LIT>", ",", "<ISA_LIT>cc", ",", "DAG", ",", "dl", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "ShAmt", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "<ISA_LIT>cc", ",", "CCR", ",", "Cmp", ")", ";", "SDValue", "Ops", "[", "<NUM_LIT>", "]", "=", "{", "Lo", ",", "Hi", "}", ";"], "ground_truth": ["return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "dl", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerShiftRightParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2921, "Length": 278, "Cover_Rate": 0.7164948453608248, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "num_ops", ";", "i", "++", ")", "{", "if", "(", "!", "can_create_pseudo", ")", "x", "=", "riscv_emit_set", "(", "temp", ",", "x", ")", ";", "else", "x", "=", "force_reg", "(", "mode", ",", "x", ")", ";", "codes", "[", "i", "]", ".", "value", "=", "trunc_int_for_mode", "(", "codes", "[", "i", "]", ".", "value", ",", "mode", ")", ";", "x", "=", "gen_rtx_fmt_ee", "(", "codes", "[", "i", "]", ".", "code", ",", "mode", ",", "x", ",", "GEN_INT", "(", "codes", "[", "i", "]", ".", "value", ")", ")", ";", "}", "}"], "ground_truth": ["riscv_emit_set", "(", "dest", ",", "x", ")", ";"], "File": "riscv1", "Func": "riscv_move_integer", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2922, "Length": 92, "Cover_Rate": 0.42790697674418604, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>InstrInfo", "::", "InsertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "TBB", ",", "MachineBasicBlock", "*", "FBB", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "DebugLoc", "DL", ")", "const", "{"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "KudeyarInstrInfo", "Func": "InsertBranch", "Target": "Kudeyar", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2923, "Length": 33, "Cover_Rate": 0.9705882352941176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "getImplicitBufferPtrUserSGPR", "(", ")", "const", "{"], "ground_truth": ["return", "ArgInfo", ".", "ImplicitBufferPtr", ".", "getRegister", "(", ")", ";"], "File": "SIMachineFunctionInfo (2)2", "Func": "getImplicitBufferPtrUserSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2924, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_writegsbase_u32", "(", "unsigned", "int", "__B", ")", "{", "__builtin_ia32_wrgsbase32", "(", "__B", ")", ";"], "ground_truth": ["}"], "File": "immintrin", "Func": "_writegsbase_u32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2925, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Parser", ".", "Error", "(", "L", ",", "Msg", ")", ";"], "ground_truth": ["}"], "File": "HexagonAsmParser (2)", "Func": "Error", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2926, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "MCPhysReg", "*", "CSR", "=", "TRI", "->", "getCalleeSavedRegs", "(", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ")", ";", "*", "CSR", ";", "++", "CSR", ")", "{", "unsigned", "CalleeSavedReg", "=", "*", "CSR", ";", "if", "(", "MI", "->", "modifiesRegister", "(", "CalleeSavedReg", ",", "TRI", ")", ")", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "HexagonVLIWPacketizer", "Func": "DoesModifyCalleeSavedReg", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2927, "Length": 53, "Cover_Rate": 0.7794117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Valid", ";"], "ground_truth": ["}"], "File": "PatmosStackCacheAnalysis", "Func": "isValid", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 2928, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "OP_VDUP1", ":", "case", "OP_VDUP2", ":", "case", "OP_VDUP3", ":", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "isLegalMVEShuffleOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2929, "Length": 17, "Cover_Rate": 0.34, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "TrueValue", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "FalseValue", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<STR_LIT>", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "EVT", "TrueType", "=", "TrueValue", ".", "getValueType", "(", ")", ";", "EVT", "FalseType", "=", "FalseValue", ".", "getValueType", "(", ")", ";", "if", "(", "TrueType", "!=", "FalseType", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "TL45ISelLowering", "Func": "lowerSelectCc", "Target": "TL45", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2930, "Length": 87, "Cover_Rate": 0.54375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCTargetStreamer", "*", "create<ISA_LIT>ObjectTargetStreamer", "(", "MCStreamer", "&", "S", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>ELFStreamer", "(", "S", ",", "STI", ")", ";"], "File": "AVRMCTargetDesc", "Func": "createAVRObjectTargetStreamer", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2931, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>BaseRegisterInfo", "::", "cannotEliminateFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";"], "ground_truth": ["if", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", "&&", "MFI", ".", "adjustsStack", "(", ")", ")", "return", "true", ";"], "File": "ARMBaseRegisterInfo10", "Func": "cannotEliminateFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2932, "Length": 47, "Cover_Rate": 0.7121212121212122, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineModuleInfo", "&", "MMI", "=", "MF", ".", "getMMI", "(", ")", ";", "const", "MCRegisterInfo", "*", "MRI", "=", "MMI", ".", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";"], "ground_truth": ["unsigned", "RegNum", "=", "MRI", "->", "getDwarfRegNum", "(", "Reg", ",", "true", ")", ";"], "File": "SystemZFrameLowering1", "Func": "buildDefCFAReg", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2933, "Length": 37, "Cover_Rate": 0.31896551724137934, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printMemSrcPostIncOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ",", "const", "char", "*", "Modifier", ")", "{", "printMemSrcOperand", "(", "MI", ",", "OpNo", ",", "O", ",", "Modifier", ",", "false", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "AAPInstPrinter", "Func": "printMemSrcPostIncOperand", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2934, "Length": 39, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printX2", "(", "const", "MCInst", "*", ",", "unsigned", ",", "raw_ostream", "&", ")", "{"], "ground_truth": ["}"], "File": "TPCInstPrinter", "Func": "printX2", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2935, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "}", "if", "(", "inClass", "(", "<STR_LIT>", ",", "DestReg", ",", "DestRC", ")", "&&", "inClass", "(", "<STR_LIT>", ",", "SrcReg", ",", "SrcRC", ")", ")", "{", "if", "(", "inClass", "(", "<STR_LIT>", ",", "DestReg", ",", "DestRC", ")", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "else", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "return", "true", ";", "}", "if", "(", "inClass", "(", "<STR_LIT>", ",", "DestReg", ",", "DestRC", ")", "&&", "inClass", "(", "<STR_LIT>", ",", "SrcReg", ",", "SrcRC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "return", "true", ";", "}", "if", "(", "inClass", "(", "<STR_LIT>", ",", "DestReg", ",", "DestRC", ")", "&&", "inClass", "(", "<STR_LIT>", ",", "SrcReg", ",", "SrcRC", ")", ")", "{"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";"], "File": "BlackfinInstrInfo", "Func": "copyRegToReg", "Target": "Blackfin", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2936, "Length": 171, "Cover_Rate": 0.3475609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "isRV64", "(", ")", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", "||", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ";"], "ground_truth": ["}"], "File": "RISCVAsmParser", "Func": "isUImmLog2XLen", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2937, "Length": 24, "Cover_Rate": 0.3380281690140845, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint64x1_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vreinterpret_u64_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2938, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "CPUString", "(", "CPU", ")", ",", "InstrInfo", "(", "initializeSubtargetDependencies", "(", "CPU", ",", "FS", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", ",", "FrameLowering", "(", ")", "{", "initializeEnvironment", "(", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUString", ")", ";", "if", "(", "DisableMemOps", ")", "UseMemOps", "=", "false", ";", "else", "if", "(", "EnableMemOps", ")", "UseMemOps", "=", "true", ";", "else", "UseMemOps", "=", "false", ";", "if", "(", "EnableIEEERndNear", ")", "ModeIEEERndNear", "=", "true", ";", "else", "ModeIEEERndNear", "=", "false", ";"], "ground_truth": ["UseBSBScheduling", "=", "hasV60TOps", "(", ")", "&&", "EnableBSBSched", ";"], "File": "HexagonSubtarget (2)", "Func": "HexagonSubtarget", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2939, "Length": 111, "Cover_Rate": 0.9910714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "while", "(", "Depth", "--", ")", "{", "int", "Offset", "=", "-", "<NUM_LIT>", ";"], "ground_truth": ["SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "FrameAddr", ",", "DAG", ".", "getIntPtrConstant", "(", "Offset", ",", "DL", ")", ")", ";"], "File": "CAHPISelLowering", "Func": "LowerFRAMEADDR", "Target": "CAHP", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2940, "Length": 57, "Cover_Rate": 0.3081081081081081, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Val", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Reg", ";", "computeIndirectRegAndOffset", "(", "Dst", ",", "Reg", ",", "Off", ")", ";", "MachineInstr", "*", "MovRel", "=", "BuildMI", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Val", ")", ".", "addReg", "(", "Dst", ",", "RegState", "::", "Implicit", ")", ";", "LoadM0", "(", "MI", ",", "MovRel", ",", "Off", ")", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow (2)", "Func": "IndirectDst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2941, "Length": 82, "Cover_Rate": 0.5774647887323944, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "selectBITCAST_TO_LOHI", "(", "SDNode", "*", "N", ")", "{", "SDLoc", "Dl", "(", "N", ")", ";", "auto", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "auto", "V", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "Subtarget", "->", "hasFPUv2DoubleFloat", "(", ")", ")", "return", "false", ";"], "ground_truth": ["SDValue", "V1", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "Dl", ",", "VT", ",", "V", ")", ",", "<NUM_LIT>", ")", ";"], "File": "CSKYISelDAGToDAG3", "Func": "selectBITCAST_TO_LOHI", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2942, "Length": 69, "Cover_Rate": 0.5348837209302325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vbicq_m_n_sv8hi", "(", "__a", ",", "__imm", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vbicq_m_n_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2943, "Length": 11, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>Z80PostRAPass", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "GBZ80TargetMachine", "Func": "addPostRegAlloc", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2944, "Length": 8, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "return", "load", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "return", "load", "?", "(", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "return", "load", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "return", "load", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "assert", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", "&&", "<STR_LIT>", ")", ";", "return", "load", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "{", "assert", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "isStackAligned", ")", "return", "load", "?", "(", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "else", "return", "load", "?", "(", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86InstrInfo116", "Func": "getLoadStoreRegOpcode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2945, "Length": 163, "Cover_Rate": 0.32086614173228345, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "parm", ";", "parm", "=", "TREE_CHAIN", "(", "parm", ")", ")", "{", "if", "(", "DECL_RTL", "(", "parm", ")", "==", "<NUM_LIT>", "||", "GET_CODE", "(", "DECL_RTL", "(", "parm", ")", ")", "==", "MEM", ")", "return", "<NUM_LIT>", ";", "if", "(", "DECL_INCOMING_RTL", "(", "parm", ")", "==", "<NUM_LIT>", "||", "GET_CODE", "(", "DECL_INCOMING_RTL", "(", "parm", ")", ")", "==", "MEM", ")", "return", "<NUM_LIT>", ";", "}"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "m88k", "Func": "uses_arg_area_p", "Target": "m88k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2946, "Length": 58, "Cover_Rate": 0.6373626373626373, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "AMDGPU", "::", "R600_Reg128RegClass", ")", ";", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "AMDGPU", "::", "R600_Reg32RegClass", ")", ";", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "AMDGPU", "::", "R600_Reg64RegClass", ")", ";", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "AMDGPU", "::", "R600_Reg64RegClass", ")", ";", "computeRegisterProperties", "(", ")", ";", "setCondCodeAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setCondCodeAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setCondCodeAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setCondCodeAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setCondCodeAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setCondCodeAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setCondCodeAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setCondCodeAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setCondCodeAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setCondCodeAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setCondCodeAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setCondCodeAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setCondCodeAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setCondCodeAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setCondCodeAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setCondCodeAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";"], "ground_truth": ["setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";"], "File": "R600ISelLowering27", "Func": "R600TargetLowering", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2947, "Length": 467, "Cover_Rate": 0.5264937993235626, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MF", "->", "RenumberBlocks", "(", "NewBB", ")", ";", "BBInfo", ".", "insert", "(", "BBInfo", ".", "begin", "(", ")", "+", "NewBB", "->", "getNumber", "(", ")", ",", "BasicBlockInfo", "(", ")", ")", ";", "water_iterator", "IP", "=", "std", "::", "lower_bound", "(", "WaterList", ".", "begin", "(", ")", ",", "WaterList", ".", "end", "(", ")", ",", "OrigBB", ",", "CompareMBBNumbers", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "if", "(", "WaterBB", "==", "OrigBB", ")", "WaterList", ".", "insert", "(", "std", "::", "next", "(", "IP", ")", ",", "NewBB", ")", ";", "else", "WaterList", ".", "insert", "(", "IP", ",", "OrigBB", ")", ";", "NewWaterList", ".", "insert", "(", "OrigBB", ")", ";", "computeBlockSize", "(", "OrigBB", ")", ";", "computeBlockSize", "(", "NewBB", ")", ";"], "ground_truth": ["adjustBBOffsetsAfter", "(", "OrigBB", ")", ";"], "File": "MipsConstantIslandPass", "Func": "splitBlockBeforeInstr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2948, "Length": 111, "Cover_Rate": 0.4805194805194805, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto_sbitmap", "cand_fpubits", "(", "isa_num_bits", ")", ";", "bitmap_and", "(", "fpubits", ",", "isa", ",", "isa_all_fpubits", ")", ";", "if", "(", "bitmap_empty_p", "(", "fpubits", ")", ")", "return", "<STR_LIT>", ";", "for", "(", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "all_fpus", ")", ";", "i", "++", ")", "{"], "ground_truth": ["arm_initialize_isa", "(", "cand_fpubits", ",", "all_fpus", "[", "i", "]", ".", "isa_bits", ")", ";"], "File": "arm6", "Func": "arm_identify_fpu_from_isa", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2949, "Length": 56, "Cover_Rate": 0.5894736842105263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "member", "=", "OVL_CURRENT", "(", "member", ")", ";", "member", ";", "member", "=", "OVL_NEXT", "(", "member", ")", ")", "{", "if", "(", "TREE_CODE", "(", "member", ")", "!=", "FUNCTION_DECL", ")", "continue", ";", "if", "(", "DECL_PURE_VIRTUAL_P", "(", "member", ")", ")", "continue", ";", "if", "(", "!", "DECL_VIRTUAL_P", "(", "member", ")", ")", "continue", ";", "if", "(", "lookup_attribute", "(", "attribute_name", ",", "DECL_ATTRIBUTES", "(", "member", ")", ")", ")", "{", "print_node_brief", "(", "stderr", ",", "<STR_LIT>", ",", "ctype", ",", "<NUM_LIT>", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "attribute_name", ")", ";", "print_node_brief", "(", "stderr", ",", "<STR_LIT>", ",", "member", ",", "<NUM_LIT>", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "}", "}", "}", "print_node_brief", "(", "stderr", ",", "<STR_LIT>", ",", "ctype", ",", "<NUM_LIT>", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "attribute_name", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "symbian", "Func": "symbian_class_needs_attribute_p", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2950, "Length": 131, "Cover_Rate": 0.5390946502057613, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "DescSZ", "=", "sizeof", "(", "VendorNameSize", ")", "+", "sizeof", "(", "ArchNameSize", ")", "+", "sizeof", "(", "Major", ")", "+", "sizeof", "(", "Minor", ")", "+", "sizeof", "(", "Stepping", ")", "+", "VendorNameSize", "+", "ArchNameSize", ";", "Emit<ISA_LIT>Note", "(", "MCConstantExpr", "::", "create", "(", "DescSZ", ",", "getContext", "(", ")", ")", ",", "ElfNote", "::", "NT_<ISA_LIT>_HSA_ISA", ",", "[", "&", "]", "(", "MCELFStreamer", "&", "OS", ")", "{", "OS", ".", "EmitIntValue", "(", "VendorNameSize", ",", "<NUM_LIT>", ")", ";", "OS", ".", "EmitIntValue", "(", "ArchNameSize", ",", "<NUM_LIT>", ")", ";", "OS", ".", "EmitIntValue", "(", "Major", ",", "<NUM_LIT>", ")", ";", "OS", ".", "EmitIntValue", "(", "Minor", ",", "<NUM_LIT>", ")", ";", "OS", ".", "EmitIntValue", "(", "Stepping", ",", "<NUM_LIT>", ")", ";", "OS", ".", "EmitBytes", "(", "VendorName", ")", ";", "OS", ".", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "OS", ".", "EmitBytes", "(", "ArchName", ")", ";", "OS", ".", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetStreamer21", "Func": "EmitDirectiveHSACodeObjectISA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2951, "Length": 139, "Cover_Rate": 0.7637362637362637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gen_il", "=", "gen_avx2_interleave_lowv32qi", ";", "gen_ih", "=", "gen_avx2_interleave_highv32qi", ";", "break", ";", "case", "V64QImode", ":", "himode", "=", "V32HImode", ";", "gen_il", "=", "gen_avx512bw_interleave_lowv64qi", ";", "gen_ih", "=", "gen_avx512bw_interleave_highv64qi", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "op2_l", "=", "op2_h", "=", "op2", ";", "switch", "(", "code", ")", "{", "case", "MULT", ":", "op2_l", "=", "gen_reg_rtx", "(", "qimode", ")", ";", "op2_h", "=", "gen_reg_rtx", "(", "qimode", ")", ";", "emit_insn", "(", "gen_il", "(", "op2_l", ",", "op2", ",", "op2", ")", ")", ";", "emit_insn", "(", "gen_ih", "(", "op2_h", ",", "op2", ",", "op2", ")", ")", ";", "op1_l", "=", "gen_reg_rtx", "(", "qimode", ")", ";", "op1_h", "=", "gen_reg_rtx", "(", "qimode", ")", ";", "emit_insn", "(", "gen_il", "(", "op1_l", ",", "op1", ",", "op1", ")", ")", ";", "emit_insn", "(", "gen_ih", "(", "op1_h", ",", "op1", ",", "op1", ")", ")", ";", "full_interleave", "=", "qimode", "==", "V16QImode", ";", "break", ";", "case", "ASHIFT", ":", "case", "LSHIFTRT", ":", "uns_p", "=", "true", ";", "case", "ASHIFTRT", ":", "op1_l", "=", "gen_reg_rtx", "(", "himode", ")", ";", "op1_h", "=", "gen_reg_rtx", "(", "himode", ")", ";", "ix86_expand_sse_unpack", "(", "op1_l", ",", "op1", ",", "uns_p", ",", "false", ")", ";", "ix86_expand_sse_unpack", "(", "op1_h", ",", "op1", ",", "uns_p", ",", "true", ")", ";", "full_interleave", "=", "true", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "res_l", "=", "expand_simple_binop", "(", "himode", ",", "code", ",", "op1_l", ",", "op2_l", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "res_h", "=", "expand_simple_binop", "(", "himode", ",", "code", ",", "op1_h", ",", "op2_h", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "gcc_assert", "(", "res_l", "&&", "res_h", ")", ";", "d", ".", "target", "=", "dest", ";", "d", ".", "op0", "=", "gen_lowpart", "(", "qimode", ",", "res_l", ")", ";", "d", ".", "op1", "=", "gen_lowpart", "(", "qimode", ",", "res_h", ")", ";", "d", ".", "vmode", "=", "qimode", ";", "d", ".", "nelt", "=", "GET_MODE_NUNITS", "(", "qimode", ")", ";", "d", ".", "one_operand_p", "=", "false", ";", "d", ".", "testing_p", "=", "false", ";", "if", "(", "full_interleave", ")", "{", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "d", ".", "perm", "[", "i", "]", "=", "i", "*", "<NUM_LIT>", ";", "}", "else", "{", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "d", ".", "perm", "[", "i", "]", "=", "i", "*", "<NUM_LIT>", "+", "(", "(", "i", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "(", "i", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "?", "-", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["ok", "=", "ix86_expand_vec_perm_const_1", "(", "&", "d", ")", ";"], "File": "i3864", "Func": "ix86_expand_vecop_qihi", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2952, "Length": 384, "Cover_Rate": 0.734225621414914, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Op", "=", "std", "::", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "Immediate", ")", ";", "Op", "->", "Imm", ".", "Val", "=", "Val", ";"], "ground_truth": ["Op", "->", "StartLoc", "=", "S", ";"], "File": "CSKYAsmParser", "Func": "createImm", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2953, "Length": 27, "Cover_Rate": 0.46551724137931033, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "arc_predicate_delay_insns", "(", ")", ";"], "ground_truth": ["}"], "File": "arc", "Func": "execute", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2954, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "Reloc", "::", "Model", "getEffectiveRelocModel", "(", "bool", "JIT", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ")", "{", "if", "(", "!", "RM", ".", "hasValue", "(", ")", "||", "JIT", ")", "return", "Reloc", "::", "Static", ";"], "ground_truth": ["return", "*", "RM", ";"], "File": "Cpu0TargetMachine4", "Func": "getEffectiveRelocModel", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2955, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", ")", ")", ";", "Instrumentation", ".", "reset", "(", "Create<ISA_LIT>AsmInstrumentation", "(", "Options", ",", "Parser", ".", "getContext", "(", ")", ",", "STI", ")", ")", ";"], "ground_truth": ["}"], "File": "X86AsmParser125", "Func": "X86AsmParser", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2956, "Length": 33, "Cover_Rate": 0.44594594594594594, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "CONSTANT_CLASS_P", "(", "exp", ")", "&&", "!", "reloc", ")", "return", "readonly_data_section", ";"], "ground_truth": ["else", "if", "(", "TARGET_SOM", "&&", "TREE_CODE", "(", "exp", ")", "==", "VAR_DECL", "&&", "DECL_ONE_ONLY", "(", "exp", ")", "&&", "!", "DECL_WEAK", "(", "exp", ")", ")", "return", "som_one_only_data_section", ";"], "File": "pa4", "Func": "pa_select_section", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2957, "Length": 40, "Cover_Rate": 0.3053435114503817, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vmvnq_m_n_sv4si", "(", "__arm_vuninitializedq_s32", "(", ")", ",", "__imm", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vmvnq_x_n_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2958, "Length": 13, "Cover_Rate": 0.5652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "tmp", ";", "gcc_assert", "(", "GET_MODE", "(", "op", ")", "!=", "V2DImode", "&&", "GET_MODE", "(", "op", ")", "!=", "V2DFmode", ")", ";", "tmp", "=", "CONST_VECTOR_ELT", "(", "op", ",", "elt", ")", ";"], "ground_truth": ["if", "(", "GET_MODE", "(", "op", ")", "==", "V4SFmode", ")", "tmp", "=", "gen_lowpart", "(", "SImode", ",", "tmp", ")", ";"], "File": "rs6000", "Func": "const_vector_elt_as_int", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2959, "Length": 47, "Cover_Rate": 0.7230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "const", "TargetInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "<NUM_LIT>", ")", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "<NUM_LIT>", "]", ")", ")", ";", "}", "return", "ResultReg", ";"], "ground_truth": ["}"], "File": "ARMFastISel23", "Func": "FastEmitInst_i", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2960, "Length": 125, "Cover_Rate": 0.8802816901408451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "split_const", "(", "x", ",", "&", "base", ",", "&", "offset", ")", ";"], "ground_truth": ["if", "(", "GET_CODE", "(", "base", ")", "==", "SYMBOL_REF", "||", "GET_CODE", "(", "base", ")", "==", "LABEL_REF", ")", "{"], "File": "aarch642", "Func": "aarch64_cannot_force_const_mem", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2961, "Length": 28, "Cover_Rate": 0.3218390804597701, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Symbol", "->", "setExternal", "(", "false", ")", ";", "AssignSection", "(", "Symbol", ",", "getCurrentSection", "(", ")", ".", "first", ")", ";", "const", "MCExpr", "*", "Value", "=", "MCSymbolRefExpr", "::", "create", "(", "Start", ",", "getContext", "(", ")", ")", ";"], "ground_truth": ["Symbol", "->", "setVariableValue", "(", "Value", ")", ";"], "File": "ARMELFStreamer44", "Func": "EmitMappingSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2962, "Length": 41, "Cover_Rate": 0.33884297520661155, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "SavedRegs", ",", "RS", ")", ";", "MachineFrameInfo", "&", "MFFrame", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "MFFrame", ".", "hasCalls", "(", ")", ")", "SavedRegs", ".", "set", "(", "<STR_LIT>", ")", ";", "if", "(", "hasFP", "(", "MF", ")", ")", "SavedRegs", ".", "set", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "M88kFrameLowering", "Func": "determineCalleeSaves", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2963, "Length": 51, "Cover_Rate": 0.6891891891891891, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Nest", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "EVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", ")", ";", "bool", "is<ISA_LIT>64", "=", "(", "PtrVT", "==", "<STR_LIT>", ")", ";", "Type", "*", "IntPtrTy", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getDataLayout", "(", ")", "->", "getIntPtrType", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Entry", ".", "Ty", "=", "IntPtrTy", ";", "Entry", ".", "Node", "=", "Trmp", ";", "Args", ".", "push_back", "(", "Entry", ")", ";"], "ground_truth": ["Entry", ".", "Node", "=", "DAG", ".", "getConstant", "(", "is<ISA_LIT>64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "is<ISA_LIT>64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";"], "File": "PPCISelLowering148", "Func": "LowerINIT_TRAMPOLINE", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2964, "Length": 112, "Cover_Rate": 0.41025641025641024, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TII", "->", "mayBeNewStore", "(", "MI", ")", ")", "return", "false", ";", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "MI", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "return", "(", "MO", ".", "isReg", "(", ")", "&&", "RegDefs", ".", "count", "(", "MO", ".", "getReg", "(", ")", ")", "!=", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "HexagonHazardRecognizer1", "Func": "isNewStore", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2965, "Length": 53, "Cover_Rate": 0.8412698412698413, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TT", ".", "getOS", "(", ")", "==", "Triple", "::", "AIX", ")", "return", "false", ";", "return", "FullRegNamesWithPercent", "||", "FullRegNames", ";"], "ground_truth": ["}"], "File": "PPCInstPrinter36", "Func": "showRegistersWithPrefix", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2966, "Length": 21, "Cover_Rate": 0.7241379310344828, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "(", "TARGET_NORMAL_MODE", ")", ")", "{", "error", "(", "<STR_LIT>", ")", ";", "target_flags", "^=", "MASK_NORMAL_MODE", ";", "}", "if", "(", "optimize_size", ")", "{", "shift_alg_hi", "[", "H8_300", "]", "[", "SHIFT_ASHIFT", "]", "[", "<NUM_LIT>", "]", "=", "SHIFT_LOOP", ";", "shift_alg_hi", "[", "H8_300", "]", "[", "SHIFT_ASHIFT", "]", "[", "<NUM_LIT>", "]", "=", "SHIFT_LOOP", ";", "shift_alg_hi", "[", "H8_300", "]", "[", "SHIFT_ASHIFT", "]", "[", "<NUM_LIT>", "]", "=", "SHIFT_LOOP", ";", "shift_alg_hi", "[", "H8_300", "]", "[", "SHIFT_ASHIFT", "]", "[", "<NUM_LIT>", "]", "=", "SHIFT_LOOP", ";", "shift_alg_hi", "[", "H8_300", "]", "[", "SHIFT_LSHIFTRT", "]", "[", "<NUM_LIT>", "]", "=", "SHIFT_LOOP", ";", "shift_alg_hi", "[", "H8_300", "]", "[", "SHIFT_LSHIFTRT", "]", "[", "<NUM_LIT>", "]", "=", "SHIFT_LOOP", ";", "shift_alg_hi", "[", "H8_300", "]", "[", "SHIFT_ASHIFTRT", "]", "[", "<NUM_LIT>", "]", "=", "SHIFT_LOOP", ";", "shift_alg_hi", "[", "H8_300", "]", "[", "SHIFT_ASHIFTRT", "]", "[", "<NUM_LIT>", "]", "=", "SHIFT_LOOP", ";", "shift_alg_hi", "[", "H8_300H", "]", "[", "SHIFT_ASHIFT", "]", "[", "<NUM_LIT>", "]", "=", "SHIFT_LOOP", ";", "shift_alg_hi", "[", "H8_300H", "]", "[", "SHIFT_ASHIFT", "]", "[", "<NUM_LIT>", "]", "=", "SHIFT_LOOP", ";", "shift_alg_hi", "[", "H8_300H", "]", "[", "SHIFT_LSHIFTRT", "]", "[", "<NUM_LIT>", "]", "=", "SHIFT_LOOP", ";", "shift_alg_hi", "[", "H8_300H", "]", "[", "SHIFT_LSHIFTRT", "]", "[", "<NUM_LIT>", "]", "=", "SHIFT_LOOP", ";", "shift_alg_hi", "[", "H8_300H", "]", "[", "SHIFT_ASHIFTRT", "]", "[", "<NUM_LIT>", "]", "=", "SHIFT_LOOP", ";", "shift_alg_hi", "[", "H8_300H", "]", "[", "SHIFT_ASHIFTRT", "]", "[", "<NUM_LIT>", "]", "=", "SHIFT_LOOP", ";", "shift_alg_hi", "[", "H8_300H", "]", "[", "SHIFT_ASHIFTRT", "]", "[", "<NUM_LIT>", "]", "=", "SHIFT_LOOP", ";", "shift_alg_hi", "[", "H8_300H", "]", "[", "SHIFT_ASHIFTRT", "]", "[", "<NUM_LIT>", "]", "=", "SHIFT_LOOP", ";", "shift_alg_hi", "[", "H8_S", "]", "[", "SHIFT_ASHIFTRT", "]", "[", "<NUM_LIT>", "]", "=", "SHIFT_LOOP", ";", "}", "if", "(", "!", "TARGET_H8300SX", ")", "{", "h8300_move_ratio", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "flag_omit_frame_pointer", ")", "{", "h8300_move_ratio", "=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "h83005", "Func": "h8300_option_override", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2967, "Length": 267, "Cover_Rate": 0.49080882352941174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "double", "log2", "(", "double", "V", ")", "{"], "ground_truth": ["return", "::", "log2", "(", "V", ")", ";"], "File": "AMDGPULibCalls", "Func": "log2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2968, "Length": 15, "Cover_Rate": 0.5769230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "targetm", ".", "target_option", ".", "pragma_parse", "=", "aarch64_pragma_target_parse", ";", "targetm", ".", "resolve_overloaded_builtin", "=", "aarch64_resolve_overloaded_builtin", ";"], "ground_truth": ["targetm", ".", "check_builtin_call", "=", "aarch64_check_builtin_call", ";"], "File": "aarch64-c", "Func": "aarch64_register_pragmas", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2969, "Length": 20, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "*", "MF", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "ToErase", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "ToErase", "->", "dump", "(", ")", ")", ";", "ToErase", "->", "eraseFromParent", "(", ")", ";", "ToErase", "=", "nullptr", ";", "}", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "{", "Register", "dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "src", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "dst", "=", "TRI", "->", "getSubReg", "(", "dst", ",", "<STR_LIT>", ")", ";", "if", "(", "dst", "!=", "src", ")", "continue", ";", "ToErase", "=", "&", "MI", ";", "RedundantMovElemNum", "++", ";", "Eliminated", "=", "true", ";"], "ground_truth": ["}"], "File": "BPFMIPeephole", "Func": "eliminateRedundantMov", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2970, "Length": 143, "Cover_Rate": 0.8033707865168539, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "InpV", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "ElemTy", "=", "ty", "(", "InpV", ")", ".", "getVectorElementType", "(", ")", ";", "if", "(", "ElemTy", "==", "<STR_LIT>", "&&", "Subtarget", ".", "isHVXVectorType", "(", "ResTy", ")", ")", "return", "extendHvxVectorPred", "(", "InpV", ",", "SDLoc", "(", "Op", ")", ",", "ty", "(", "Op", ")", ",", "false", ",", "DAG", ")", ";", "return", "Op", ";"], "ground_truth": ["}"], "File": "HexagonISelLowering21", "Func": "LowerSIGN_EXTEND", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2971, "Length": 59, "Cover_Rate": 0.7108433734939759, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "Register", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "SrcReg", ")", ")", "return", "false", ";", "const", "MachineInstr", "*", "SrcMI", "=", "MRI", "->", "getVRegDef", "(", "SrcReg", ")", ";", "if", "(", "SrcMI", "!=", "NULL", ")", "return", "isSignOrZeroExtended", "(", "*", "SrcMI", ",", "SignExt", ",", "Depth", ")", ";", "return", "false", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "Depth", ">=", "MAX_DEPTH", ")", "return", "false", ";", "unsigned", "E", "=", "<NUM_LIT>", ",", "D", "=", "<NUM_LIT>", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "E", "=", "MI", ".", "getNumOperands", "(", ")", ";", "D", "=", "<NUM_LIT>", ";", "}", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "!=", "E", ";", "I", "+=", "D", ")", "{", "if", "(", "MI", ".", "getOperand", "(", "I", ")", ".", "isReg", "(", ")", ")", "{", "Register", "SrcReg", "=", "MI", ".", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "SrcReg", ")", ")", "return", "false", ";", "const", "MachineInstr", "*", "SrcMI", "=", "MRI", "->", "getVRegDef", "(", "SrcReg", ")", ";", "if", "(", "SrcMI", "==", "NULL", "||", "!", "isSignOrZeroExtended", "(", "*", "SrcMI", ",", "SignExt", ",", "Depth", "+", "<NUM_LIT>", ")", ")", "return", "false", ";", "}", "else", "return", "false", ";", "}", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "Depth", ">=", "MAX_DEPTH", ")", "return", "false", ";", "assert", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", ";", "Register", "SrcReg1", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "SrcReg2", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["if", "(", "!", "Register", "::", "isVirtualRegister", "(", "SrcReg1", ")", "||", "!", "Register", "::", "isVirtualRegister", "(", "SrcReg2", ")", ")", "return", "false", ";"], "File": "PPCInstrInfo", "Func": "isSignOrZeroExtended", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2972, "Length": 319, "Cover_Rate": 0.35444444444444445, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_cvtepu16_epi32", "(", "__mmask8", "__U", ",", "__m128i", "__A", ")", "{"], "ground_truth": ["return", "(", "__m256i", ")", "__builtin_ia32_pmovzxwd256_mask", "(", "(", "__v8hi", ")", "__A", ",", "(", "__v8si", ")", "_mm256_setzero_si256", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_maskz_cvtepu16_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2973, "Length": 46, "Cover_Rate": 0.9787234042553191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Occupancy", "=", "MFI", "->", "getOccupancy", "(", ")", ";", "MaxNumVGPRs", "=", "ST", "->", "getMaxNumVGPRs", "(", "MF", ")", ";", "MaxNumSGPRs", "=", "ST", "->", "getMaxNumSGPRs", "(", "MF", ")", ";", "MaxNumVGPRs", "=", "std", "::", "min", "(", "ST", "->", "getMaxNumVGPRs", "(", "Occupancy", ")", ",", "MaxNumVGPRs", ")", ";", "MaxNumSGPRs", "=", "std", "::", "min", "(", "ST", "->", "getMaxNumSGPRs", "(", "Occupancy", ",", "true", ")", ",", "MaxNumSGPRs", ")", ";", "CSRegs", "=", "TRI", "->", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "RegsUsed", ".", "resize", "(", "<STR_LIT>", ".", "getNumRegs", "(", ")", "+", "TRI", "->", "getEncodingValue", "(", "<STR_LIT>", ")", "/", "<NUM_LIT>", "+", "<NUM_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MF", ".", "getName", "(", ")", "<<", "'\\n'", ")", ";", "unsigned", "StallCycles", "=", "collectCandidates", "(", "MF", ")", ";", "NumStallsDetected", "+=", "StallCycles", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "StallCycles", "<<", "<STR_LIT>", "<STR_LIT>", "<<", "MF", ".", "getName", "(", ")", "<<", "'\\n'", ")", ";", "Candidates", ".", "sort", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "for", "(", "auto", "C", ":", "Candidates", ")", "C", ".", "dump", "(", "this", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "unsigned", "CyclesSaved", "=", "<NUM_LIT>", ";", "while", "(", "!", "Candidates", ".", "empty", "(", ")", ")", "{", "Candidate", "C", "=", "Candidates", ".", "back", "(", ")", ";", "unsigned", "LocalCyclesSaved", "=", "tryReassign", "(", "C", ")", ";", "CyclesSaved", "+=", "LocalCyclesSaved", ";", "if", "(", "VerifyStallCycles", ">", "<NUM_LIT>", "&&", "!", "verifyCycles", "(", "MF", ",", "StallCycles", ",", "CyclesSaved", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "Candidates", ".", "pop_back", "(", ")", ";", "if", "(", "LocalCyclesSaved", ")", "{", "removeCandidates", "(", "C", ".", "Reg", ")", ";", "computeStallCycles", "(", "C", ".", "Reg", ",", "<STR_LIT>", ",", "-", "<NUM_LIT>", ",", "true", ")", ";", "Candidates", ".", "sort", "(", ")", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";"], "File": "GCNRegBankReassign10", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2974, "Length": 282, "Cover_Rate": 0.5766871165644172, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "else", "{", "ImmInstrInfo", "III", ";", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "bool", "ConvertibleImmForm", "=", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ";", "if", "(", "!", "instrHasImmForm", "(", "MI", ",", "III", ",", "true", ")", "&&", "!", "ConvertibleImmForm", ")", "return", "nullptr", ";", "if", "(", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "return", "nullptr", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "<", "e", ";", "i", "++", ")", "{", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "SeenIntermediateUse", "=", "false", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isUse", "(", ")", "&&", "!", "MO", ".", "isImplicit", "(", ")", ")", "{", "MachineBasicBlock", "::", "reverse_iterator", "E", "=", "MI", ".", "getParent", "(", ")", "->", "rend", "(", ")", ",", "It", "=", "MI", ";", "It", "++", ";", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "Reg", "=", "Reg", "-", "<STR_LIT>", "+", "<STR_LIT>", ";", "for", "(", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "if", "(", "It", "->", "modifiesRegister", "(", "Reg", ",", "&", "getRegisterInfo", "(", ")", ")", ")", "{", "switch", "(", "It", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "PPCInstrInfo (2)2", "Func": "getForwardingDefMI", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2975, "Length": 301, "Cover_Rate": 0.4918300653594771, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "x", "=", "orig_x", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "REG_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "REGNO", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "PIC_OFFSET_TABLE_REGNUM", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "CONST", ")", "{", "HOST_WIDE_INT", "offset", "=", "<NUM_LIT>", ";", "y", "=", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "y", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "y", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", ")", "{", "offset", "=", "INTVAL", "(", "XEXP", "(", "y", ",", "<NUM_LIT>", ")", ")", ";", "y", "=", "XEXP", "(", "y", ",", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["if", "(", "GET_CODE", "(", "y", ")", "==", "UNSPEC", "&&", "(", "XINT", "(", "y", ",", "<NUM_LIT>", ")", "==", "UNSPEC_GOTOFF", "||", "XINT", "(", "y", ",", "<NUM_LIT>", ")", "==", "UNSPEC_PLTOFF", ")", ")", "return", "plus_constant", "(", "Pmode", ",", "XVECEXP", "(", "y", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "offset", ")", ";"], "File": "s390", "Func": "s390_delegitimize_address", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2976, "Length": 157, "Cover_Rate": 0.38106796116504854, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCInst", "&", "Res", ")", "const", "override", "{"], "ground_truth": ["assert", "(", "!", "<STR_LIT>", ")", ";"], "File": "AMDGPUAsmBackend32", "Func": "relaxInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2977, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_cmpgt_epi64_mask", "(", "__mmask8", "__U", ",", "__m128i", "__A", ",", "__m128i", "__B", ")", "{", "return", "(", "__mmask8", ")", "__builtin_ia32_pcmpgtq128_mask", "(", "(", "__v2di", ")", "__A", ",", "(", "__v2di", ")", "__B", ",", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_mask_cmpgt_epi64_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2978, "Length": 45, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "poly128_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vreinterpretq_p128_bf16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2979, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>MCInstrInfo", "::", "isExtended", "(", "MCInstrInfo", "const", "&", "MCII", ",", "MCInst", "const", "&", "MCI", ")", "{", "uint64_t", "const", "F", "=", "<ISA_LIT>MCInstrInfo", "::", "getDesc", "(", "MCII", ",", "MCI", ")", ".", "TSFlags", ";", "return", "(", "F", ">>", "<STR_LIT>", ")", "&", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "HexagonMCInstrInfo (2)1", "Func": "isExtended", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2980, "Length": 41, "Cover_Rate": 0.9111111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getReg", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "P2AsmParser", "Func": "addRegOperands", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2981, "Length": 24, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "OutgoingValueAssigner", "ArgAssigner", "(", "AssignFn", ")", ";", "FormalArgHandler", "ArgHandler", "(", "MIRBuilder", ",", "MIRBuilder", ".", "getMF", "(", ")", ".", "getRegInfo", "(", ")", ")", ";", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "SplitArgInfos", ";", "unsigned", "Idx", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "ArgInfo", "OrigArgInfo", "(", "VRegs", "[", "Idx", "]", ",", "Arg", ".", "getType", "(", ")", ")", ";", "setArgFlags", "(", "OrigArgInfo", ",", "Idx", "+", "AttributeList", "::", "FirstArgIndex", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "OrigArgInfo", ",", "SplitArgInfos", ",", "DL", ",", "F", ".", "getCallingConv", "(", ")", ")", ";", "Idx", "++", ";", "}"], "ground_truth": ["if", "(", "!", "MBB", ".", "empty", "(", ")", ")", "MIRBuilder", ".", "setInstr", "(", "*", "MBB", ".", "begin", "(", ")", ")", ";"], "File": "ARMCallLowering29", "Func": "lowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2982, "Length": 140, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "DestReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "MachineOperand", "&", "Symbol", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineBasicBlock", "*", "NewMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "MBB", ".", "getBasicBlock", "(", ")", ")", ";", "NewMBB", "->", "setLabelMustBeEmitted", "(", ")", ";", "MF", "->", "insert", "(", "++", "MBB", ".", "getIterator", "(", ")", ",", "NewMBB", ")", ";", "BuildMI", "(", "NewMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addDisp", "(", "Symbol", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "NewMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "DestReg", ")", ".", "addMBB", "(", "NewMBB", ",", "<STR_LIT>", ")", ";", "NewMBB", "->", "splice", "(", "NewMBB", "->", "end", "(", ")", ",", "&", "MBB", ",", "std", "::", "next", "(", "MBBI", ")", ",", "MBB", ".", "end", "(", ")", ")", ";", "NewMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "&", "MBB", ")", ";", "MBB", ".", "addSuccessor", "(", "NewMBB", ")", ";", "LivePhysRegs", "LiveRegs", ";"], "ground_truth": ["computeAndAddLiveIns", "(", "LiveRegs", ",", "*", "NewMBB", ")", ";"], "File": "RISCVExpandPseudoInsts13", "Func": "expandLoadLocalAddress", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2983, "Length": 176, "Cover_Rate": 0.7333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "V8DF_FTYPE_PCV8DF_V8DF_UQI", ":", "case", "V2DI_FTYPE_PCV2DI_V2DI_UQI", ":", "case", "V4DI_FTYPE_PCV4DI_V4DI_UQI", ":", "case", "V8DI_FTYPE_PCV8DI_V8DI_UQI", ":", "case", "V64QI_FTYPE_PCV64QI_V64QI_UDI", ":", "case", "V32HI_FTYPE_PCV32HI_V32HI_USI", ":", "case", "V32QI_FTYPE_PCV32QI_V32QI_USI", ":", "case", "V16QI_FTYPE_PCV16QI_V16QI_UHI", ":", "case", "V16HI_FTYPE_PCV16HI_V16HI_UHI", ":", "case", "V8HI_FTYPE_PCV8HI_V8HI_UQI", ":", "switch", "(", "icode", ")", "{", "case", "CODE_FOR_avx512f_loadv16sf_mask", ":", "case", "CODE_FOR_avx512f_loadv16si_mask", ":", "case", "CODE_FOR_avx512f_loadv8df_mask", ":", "case", "CODE_FOR_avx512f_loadv8di_mask", ":", "case", "CODE_FOR_avx512vl_loadv8sf_mask", ":", "case", "CODE_FOR_avx512vl_loadv8si_mask", ":", "case", "CODE_FOR_avx512vl_loadv4df_mask", ":", "case", "CODE_FOR_avx512vl_loadv4di_mask", ":", "case", "CODE_FOR_avx512vl_loadv4sf_mask", ":", "case", "CODE_FOR_avx512vl_loadv4si_mask", ":", "case", "CODE_FOR_avx512vl_loadv2df_mask", ":", "case", "CODE_FOR_avx512vl_loadv2di_mask", ":", "case", "CODE_FOR_avx512bw_loadv64qi_mask", ":", "case", "CODE_FOR_avx512vl_loadv32qi_mask", ":", "case", "CODE_FOR_avx512vl_loadv16qi_mask", ":", "case", "CODE_FOR_avx512bw_loadv32hi_mask", ":", "case", "CODE_FOR_avx512vl_loadv16hi_mask", ":", "case", "CODE_FOR_avx512vl_loadv8hi_mask", ":", "aligned_mem", "=", "true", ";", "break", ";", "default", ":", "break", ";", "}", "case", "V64QI_FTYPE_PCCHAR_V64QI_UDI", ":", "case", "V32QI_FTYPE_PCCHAR_V32QI_USI", ":", "case", "V16QI_FTYPE_PCCHAR_V16QI_UHI", ":", "case", "V32HI_FTYPE_PCSHORT_V32HI_USI", ":", "case", "V16HI_FTYPE_PCSHORT_V16HI_UHI", ":", "case", "V8HI_FTYPE_PCSHORT_V8HI_UQI", ":", "case", "V16SI_FTYPE_PCINT_V16SI_UHI", ":", "case", "V8SI_FTYPE_PCINT_V8SI_UQI", ":", "case", "V4SI_FTYPE_PCINT_V4SI_UQI", ":", "case", "V8DI_FTYPE_PCINT64_V8DI_UQI", ":", "case", "V4DI_FTYPE_PCINT64_V4DI_UQI", ":", "case", "V2DI_FTYPE_PCINT64_V2DI_UQI", ":", "case", "V8DF_FTYPE_PCDOUBLE_V8DF_UQI", ":", "case", "V4DF_FTYPE_PCDOUBLE_V4DF_UQI", ":", "case", "V2DF_FTYPE_PCDOUBLE_V2DF_UQI", ":", "case", "V16SF_FTYPE_PCFLOAT_V16SF_UHI", ":", "case", "V8SF_FTYPE_PCFLOAT_V8SF_UQI", ":", "case", "V4SF_FTYPE_PCFLOAT_V4SF_UQI", ":", "case", "V8HF_FTYPE_PCFLOAT16_V8HF_UQI", ":", "nargs", "=", "<NUM_LIT>", ";", "klass", "=", "load", ";", "memory", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "gcc_assert", "(", "nargs", "<=", "ARRAY_SIZE", "(", "xops", ")", ")", ";", "if", "(", "klass", "==", "store", ")", "{", "arg", "=", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ";", "op", "=", "expand_normal", "(", "arg", ")", ";", "gcc_assert", "(", "target", "==", "<NUM_LIT>", ")", ";", "if", "(", "memory", ")", "{", "op", "=", "ix86_zero_extend_to_Pmode", "(", "op", ")", ";", "target", "=", "gen_rtx_MEM", "(", "tmode", ",", "op", ")", ";", "unsigned", "int", "align", "=", "get_pointer_alignment", "(", "arg", ")", ";", "if", "(", "aligned_mem", "&&", "align", "<", "GET_MODE_ALIGNMENT", "(", "tmode", ")", ")", "align", "=", "GET_MODE_ALIGNMENT", "(", "tmode", ")", ";", "if", "(", "MEM_ALIGN", "(", "target", ")", "<", "align", ")", "set_mem_align", "(", "target", ",", "align", ")", ";", "}", "else", "target", "=", "force_reg", "(", "tmode", ",", "op", ")", ";", "arg_adjust", "=", "<NUM_LIT>", ";", "}", "else", "{", "arg_adjust", "=", "<NUM_LIT>", ";", "if", "(", "optimize", "||", "target", "==", "<NUM_LIT>", "||", "!", "register_operand", "(", "target", ",", "tmode", ")", "||", "GET_MODE", "(", "target", ")", "!=", "tmode", ")", "target", "=", "gen_reg_rtx", "(", "tmode", ")", ";", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nargs", ";", "i", "++", ")", "{", "machine_mode", "mode", "=", "insn_p", "->", "operand", "[", "i", "+", "<NUM_LIT>", "]", ".", "mode", ";", "arg", "=", "CALL_EXPR_ARG", "(", "exp", ",", "i", "+", "arg_adjust", ")", ";", "op", "=", "expand_normal", "(", "arg", ")", ";", "if", "(", "i", "==", "memory", ")", "{", "op", "=", "ix86_zero_extend_to_Pmode", "(", "op", ")", ";", "op", "=", "gen_rtx_MEM", "(", "mode", ",", "op", ")", ";", "unsigned", "int", "align", "=", "get_pointer_alignment", "(", "arg", ")", ";", "if", "(", "aligned_mem", "&&", "align", "<", "GET_MODE_ALIGNMENT", "(", "mode", ")", ")", "align", "=", "GET_MODE_ALIGNMENT", "(", "mode", ")", ";", "if", "(", "MEM_ALIGN", "(", "op", ")", "<", "align", ")", "set_mem_align", "(", "op", ",", "align", ")", ";"], "ground_truth": ["}"], "File": "i386-expand", "Func": "ix86_expand_special_args_builtin", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2984, "Length": 448, "Cover_Rate": 0.3150492264416315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "last_fn", "=", "NULL_TREE", ";", "return", "fn_type", ";", "}", "if", "(", "decl", "==", "last_fn", "&&", "fn_type", "!=", "M32R_FUNCTION_UNKNOWN", ")", "return", "fn_type", ";", "fn_type", "=", "(", "lookup_attribute", "(", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "current_function_decl", ")", ")", "!=", "NULL_TREE", "?", "M32R_FUNCTION_INTERRUPT", ":", "M32R_FUNCTION_NORMAL", ")", ";", "last_fn", "=", "decl", ";", "return", "fn_type", ";"], "ground_truth": ["}"], "File": "m32r", "Func": "m32r_compute_function_type", "Target": "m32r", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2985, "Length": 49, "Cover_Rate": 0.6049382716049383, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "aarch64_simd_gen_const_vector_dup", "(", "machine_mode", "mode", ",", "HOST_WIDE_INT", "val", ")", "{"], "ground_truth": ["rtx", "c", "=", "gen_int_mode", "(", "val", ",", "GET_MODE_INNER", "(", "mode", ")", ")", ";"], "File": "aarch64", "Func": "aarch64_simd_gen_const_vector_dup", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2986, "Length": 23, "Cover_Rate": 0.71875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initializeGlobalISel", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>GatherScatterLoweringPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>MergeBaseOffsetOptPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>ExpandPseudoPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>InsertVSETVLIPass", "(", "*", "PR", ")", ";"], "ground_truth": ["}"], "File": "RISCVTargetMachine28", "Func": "LLVMInitializeRISCVTarget", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2987, "Length": 31, "Cover_Rate": 0.4492753623188406, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InstructionCost", "<ISA_LIT>TTIImpl", "::", "getGatherScatterOpCost", "(", "unsigned", "Opcode", ",", "Type", "*", "DataTy", ",", "const", "Value", "*", "Ptr", ",", "bool", "VariableMask", ",", "Align", "Alignment", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "const", "Instruction", "*", "I", ")", "{"], "ground_truth": ["if", "(", "useNeonVector", "(", "DataTy", ")", ")", "return", "BaseT", "::", "getGatherScatterOpCost", "(", "Opcode", ",", "DataTy", ",", "Ptr", ",", "VariableMask", ",", "Alignment", ",", "CostKind", ",", "I", ")", ";"], "File": "AArch64TargetTransformInfo", "Func": "getGatherScatterOpCost", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2988, "Length": 61, "Cover_Rate": 0.3446327683615819, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "I", "++", ")", "{", "(", "*", "I", ")", "->", "eraseFromParent", "(", ")", ";", "}"], "ground_truth": ["EraseSet", ".", "clear", "(", ")", ";"], "File": "JVMCopyElision", "Func": "Cleanup", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2989, "Length": 20, "Cover_Rate": 0.39215686274509803, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstrBuilder", "buildLoad", "(", "const", "DstOp", "&", "Res", ",", "Register", "Addr", ",", "LLT", "MemTy", ",", "MachinePointerInfo", "&", "MPO", ")", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "auto", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MPO", ",", "MachineMemOperand", "::", "MOLoad", ",", "MemTy", ",", "inferAlignFromPtrInfo", "(", "MF", ",", "MPO", ")", ")", ";"], "ground_truth": ["return", "MIRBuilder", ".", "buildLoad", "(", "Res", ",", "Addr", ",", "*", "MMO", ")", ";"], "File": "ARMCallLowering14", "Func": "buildLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2990, "Length": 65, "Cover_Rate": 0.9848484848484849, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "bpf_rtx_costs", "(", "rtx", "x", "ATTRIBUTE_UNUSED", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "outer_code", "ATTRIBUTE_UNUSED", ",", "int", "opno", "ATTRIBUTE_UNUSED", ",", "int", "*", "total", "ATTRIBUTE_UNUSED", ",", "bool", "speed", "ATTRIBUTE_UNUSED", ")", "{"], "ground_truth": ["return", "false", ";"], "File": "bpf", "Func": "bpf_rtx_costs", "Target": "bpf", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 2991, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isDXReg", "(", ")", "const", "{", "return", "Kind", "==", "Memory", "&&", "getMemBaseReg", "(", ")", "==", "<STR_LIT>", "&&", "!", "getMemIndexReg", "(", ")", "&&", "getMemScale", "(", ")", "==", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "X86Operand42", "Func": "isDXReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2992, "Length": 29, "Cover_Rate": 0.9354838709677419, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vadciq_s32", "(", "int32x4_t", "__a", ",", "int32x4_t", "__b", ",", "unsigned", "*", "__carry_out", ")", "{", "int32x4_t", "__res", "=", "__builtin_mve_vadciq_sv4si", "(", "__a", ",", "__b", ")", ";", "*", "__carry_out", "=", "(", "__builtin_arm_get_fpscr_nzcvqc", "(", ")", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";"], "ground_truth": ["return", "__res", ";"], "File": "arm", "Func": "mve___arm_vadciq_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2993, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionType", "*", "NewType", "=", "nullptr", ";", "for", "(", "Use", "&", "U", ":", "F", ".", "uses", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "F", ".", "getName", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "*", "U", ".", "getUser", "(", ")", "<<", "<STR_LIT>", ")", ";", "if", "(", "auto", "*", "BC", "=", "dyn_cast", "<", "BitCastOperator", ">", "(", "U", ".", "getUser", "(", ")", ")", ")", "{", "if", "(", "auto", "*", "DestType", "=", "dyn_cast", "<", "FunctionType", ">", "(", "BC", "->", "getDestTy", "(", ")", "->", "getPointerElementType", "(", ")", ")", ")", "{", "if", "(", "!", "NewType", ")", "{", "NewType", "=", "DestType", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "NewType", "<<", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "NewType", "!=", "DestType", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<STR_LIT>", "<<", "F", ".", "getName", "(", ")", "<<", "<STR_LIT>", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "DestType", "<<", "<STR_LIT>", ")", ";"], "File": "WebAssemblyAddMissingPrototypes12", "Func": "runOnModule", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2994, "Length": 156, "Cover_Rate": 0.32231404958677684, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "fnaddr", ",", "mem", ",", "a_tramp", ";", "const", "int", "tramp_code_sz", "=", "<NUM_LIT>", ";", "rtx", "temp", "=", "convert_memory_address", "(", "Pmode", ",", "XEXP", "(", "m_tramp", ",", "<NUM_LIT>", ")", ")", ";", "emit_block_move", "(", "gen_rtx_MEM", "(", "BLKmode", ",", "temp", ")", ",", "assemble_trampoline_template", "(", ")", ",", "GEN_INT", "(", "tramp_code_sz", ")", ",", "BLOCK_OP_NORMAL", ")", ";"], "ground_truth": ["mem", "=", "adjust_address", "(", "m_tramp", ",", "ptr_mode", ",", "tramp_code_sz", ")", ";"], "File": "aarch641", "Func": "aarch64_trampoline_init", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2995, "Length": 60, "Cover_Rate": 0.3870967741935484, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CV1", ".", "push_back", "(", "ConstantFP", "::", "get", "(", "*", "Context", ",", "APFloat", "(", "APFloat", "::", "IEEEdouble", ",", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ")", ";", "Constant", "*", "C1", "=", "ConstantVector", "::", "get", "(", "CV1", ")", ";", "SDValue", "CPIdx1", "=", "DAG", ".", "getConstantPool", "(", "C1", ",", "getPointerTy", "(", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "XR1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "CLod0", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPIdx0", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "Unpck1", "=", "getUnpackl", "(", "DAG", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "XR1", ")", ",", "CLod0", ")", ";", "SDValue", "CLod1", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "dl", ",", "CLod0", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "CPIdx1", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "XR2F", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Unpck1", ")", ";", "SDValue", "Sub", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "XR2F", ",", "CLod1", ")", ";", "SDValue", "Result", ";", "if", "(", "Subtarget", "->", "hasSSE3", "(", ")", ")", "{", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Sub", ",", "Sub", ")", ";", "}", "else", "{", "SDValue", "S2F", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Sub", ")", ";", "SDValue", "Shuffle", "=", "getTargetShuffleNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "S2F", ",", "<NUM_LIT>", ",", "DAG", ")", ";"], "ground_truth": ["Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Shuffle", ")", ",", "Sub", ")", ";"], "File": "X86ISelLowering171", "Func": "LowerUINT_TO_FP_i64", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2996, "Length": 283, "Cover_Rate": 0.616557734204793, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "pass_arc_predicate_delay_insns", "(", "gcc", "::", "context", "*", "ctxt", ")", ":", "rtl_opt_pass", "(", "pass_data_arc_predicate_delay_insns", ",", "ctxt", ")", "{"], "ground_truth": ["}"], "File": "arc", "Func": "pass_arc_predicate_delay_insns", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2997, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsCMN", "(", "LHSDef", ",", "CC", ")", ")", "{", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "LHSDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "DidFold", "=", "true", ";", "}", "else", "if", "(", "IsCMN", "(", "RHSDef", ",", "CC", ")", ")", "{", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "RHSDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "DidFold", "=", "true", ";", "}", "if", "(", "DidFold", ")", "{", "static", "const", "unsigned", "OpcTable", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ";", "bool", "Is32Bit", "=", "(", "MRI", ".", "getType", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", ";", "auto", "ImmFns", "=", "selectArithImmed", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "Opc", "=", "OpcTable", "[", "Is32Bit", "]", "[", "ImmFns", ".", "hasValue", "(", ")", "]", ";", "Register", "ZReg", "=", "Is32Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "auto", "CmpMI", "=", "MIRBuilder", ".", "buildInstr", "(", "Opc", ",", "{", "ZReg", "}", ",", "{", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "}", ")", ";", "if", "(", "ImmFns", ")", "{", "for", "(", "auto", "&", "RenderFn", ":", "*", "ImmFns", ")", "RenderFn", "(", "CmpMI", ")", ";", "}", "else", "{", "CmpMI", ".", "addUse", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "}", "constrainSelectedInstRegOperands", "(", "*", "CmpMI", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "emitCSetForICMP", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getPredicate", "(", ")", ",", "MIRBuilder", ")", ";"], "ground_truth": ["I", ".", "eraseFromParent", "(", ")", ";"], "File": "AArch64InstructionSelector33", "Func": "tryOptCMN", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2998, "Length": 277, "Cover_Rate": 0.46554621848739497, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "InstrInfo", ";"], "ground_truth": ["}"], "File": "MMIXSubtarget", "Func": "getInstrInfo", "Target": "MMIX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2999, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "is<ISA_LIT>LogicalCmp", "(", "SDValue", "Op", ")", "{", "unsigned", "Opc", "=", "Op", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "return", "true", ";", "if", "(", "Op", ".", "getResNo", "(", ")", "==", "<NUM_LIT>", "&&", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", ")", "return", "true", ";", "if", "(", "Op", ".", "getResNo", "(", ")", "==", "<NUM_LIT>", "&&", "Opc", "==", "<STR_LIT>", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "X86ISelLowering114", "Func": "isX86LogicalCmp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3000, "Length": 118, "Cover_Rate": 0.7972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>_64PLT", "::", "<ISA_LIT>_64PLT", "(", "LDSection", "&", "pSection", ",", "<ISA_LIT>_64GOTPLT", "&", "pGOTPLT", ",", "const", "LinkerConfig", "&", "pConfig", ")", ":", "<ISA_LIT>PLT", "(", "pSection", ",", "pConfig", ",", "<NUM_LIT>", ")", ",", "m_GOTPLT", "(", "pGOTPLT", ")", "{"], "ground_truth": ["}"], "File": "X86PLT", "Func": "X86_64PLT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3001, "Length": 33, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "MCSymbolRefExpr", "::", "VK_TLSGD", ";", "case", "<STR_LIT>", ":", "return", "MCSymbolRefExpr", "::", "VK_TPOFF", ";", "case", "<STR_LIT>", ":", "return", "MCSymbolRefExpr", "::", "VK_GOTTPOFF", ";", "case", "<STR_LIT>", ":", "return", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOT_PREL", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "ARMAsmPrinter102", "Func": "getModifierVariantKind", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3002, "Length": 35, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isOffsetFoldingLegal", "(", "const", "GlobalAddressSDNode", "*", "GA", ")", "const", "{", "return", "(", "GA", "->", "getAddressSpace", "(", ")", "==", "<ISA_LIT>AS", "::", "GLOBAL_ADDRESS", "||", "GA", "->", "getAddressSpace", "(", ")", "==", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", ")", "&&", "!", "shouldEmitGOTReloc", "(", "GA", "->", "getGlobal", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering113", "Func": "isOffsetFoldingLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3003, "Length": 46, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "'o'", ":", "case", "'v'", ":", "default", ":", "return", "true", ";", "case", "'m'", ":"], "ground_truth": ["if", "(", "!", "SelectAddr", "(", "Op", ".", "getNode", "(", ")", ",", "Op", ",", "Op0", ",", "Op1", ")", ")", "return", "true", ";"], "File": "HexagonISelDAGToDAG13", "Func": "SelectInlineAsmMemoryOperand", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3004, "Length": 35, "Cover_Rate": 0.39325842696629215, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "LeftoverBytes", "=", "(", "NumRegs", "*", "RegSizeInBytes", ">", "ByValSizeInBytes", ")", ";", "unsigned", "I", "=", "<NUM_LIT>", ";", "for", "(", ";", "I", "<", "NumRegs", "-", "LeftoverBytes", ";", "++", "I", ",", "OffsetInBytes", "+=", "RegSizeInBytes", ")", "{", "SDValue", "LoadPtr", "=", "DAG", ".", "getPointerAdd", "(", "DL", ",", "Arg", ",", "OffsetInBytes", ")", ";", "SDValue", "LoadVal", "=", "DAG", ".", "getLoad", "(", "RegTy", ",", "DL", ",", "Chain", ",", "LoadPtr", ",", "MachinePointerInfo", "(", ")", ",", "Alignment", ")", ";", "MemOpChains", ".", "push_back", "(", "LoadVal", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "ArgReg", "=", "ArgRegs", "[", "FirstReg", "+", "I", "]", ";", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "ArgReg", ",", "LoadVal", ")", ")", ";", "}", "if", "(", "ByValSizeInBytes", "==", "OffsetInBytes", ")", "return", ";", "if", "(", "LeftoverBytes", ")", "{", "SDValue", "Val", ";", "for", "(", "unsigned", "LoadSizeInBytes", "=", "RegSizeInBytes", "/", "<NUM_LIT>", ",", "TotalBytesLoaded", "=", "<NUM_LIT>", ";", "OffsetInBytes", "<", "ByValSizeInBytes", ";", "LoadSizeInBytes", "/=", "<NUM_LIT>", ")", "{", "unsigned", "RemainingSizeInBytes", "=", "ByValSizeInBytes", "-", "OffsetInBytes", ";", "if", "(", "RemainingSizeInBytes", "<", "LoadSizeInBytes", ")", "continue", ";", "SDValue", "LoadPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrTy", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "OffsetInBytes", ",", "DL", ",", "PtrTy", ")", ")", ";", "SDValue", "LoadVal", "=", "DAG", ".", "getExtLoad", "(", "<STR_LIT>", ",", "DL", ",", "RegTy", ",", "Chain", ",", "LoadPtr", ",", "MachinePointerInfo", "(", ")", ",", "<STR_LIT>", "(", "LoadSizeInBytes", "*", "<NUM_LIT>", ")", ",", "Alignment", ")", ";", "MemOpChains", ".", "push_back", "(", "LoadVal", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "Shamt", ";", "if", "(", "isLittle", ")", "Shamt", "=", "TotalBytesLoaded", "*", "<NUM_LIT>", ";", "else", "Shamt", "=", "(", "RegSizeInBytes", "-", "(", "TotalBytesLoaded", "+", "LoadSizeInBytes", ")", ")", "*", "<NUM_LIT>", ";", "SDValue", "Shift", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "RegTy", ",", "LoadVal", ",", "DAG", ".", "getConstant", "(", "Shamt", ",", "DL", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["if", "(", "Val", ".", "getNode", "(", ")", ")", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "RegTy", ",", "Val", ",", "Shift", ")", ";"], "File": "MipsISelLowering66", "Func": "passByValArg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3005, "Length": 309, "Cover_Rate": 0.4703196347031963, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ompactSelectionDAGInfo", "::", "<ISA_LIT>ompactSelectionDAGInfo", "(", "const", "<ISA_LIT>ompactTargetMachine", "&", "TM", ")", ":", "TargetSelectionDAGInfo", "(", "TM", ")", "{"], "ground_truth": ["}"], "File": "ARCompactSelectionDAGInfo", "Func": "ARCompactSelectionDAGInfo", "Target": "ARCompact", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3006, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printSelectionControl", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["if", "(", "OpNo", "<", "MI", "->", "getNumOperands", "(", ")", ")", "{"], "File": "SPIRVInstPrinter", "Func": "printSelectionControl", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3007, "Length": 29, "Cover_Rate": 0.48333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ZeroDirective", "=", "<STR_LIT>", ";", "Data64bitsDirective", "=", "is64Bit", "?", "<STR_LIT>", ":", "nullptr", ";", "AssemblerDialect", "=", "<NUM_LIT>", ";", "if", "(", "T", ".", "getOS", "(", ")", "==", "llvm", "::", "Triple", "::", "FreeBSD", "||", "(", "T", ".", "getOS", "(", ")", "==", "llvm", "::", "Triple", "::", "NetBSD", "&&", "!", "is64Bit", ")", "||", "(", "T", ".", "getOS", "(", ")", "==", "llvm", "::", "Triple", "::", "OpenBSD", "&&", "!", "is64Bit", ")", ")", "UseIntegratedAssembler", "=", "true", ";"], "ground_truth": ["}"], "File": "PPCMCAsmInfo", "Func": "PPCLinuxMCAsmInfo", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3008, "Length": 69, "Cover_Rate": 0.4928571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "or1k_function_value", "(", "const_tree", "valtype", ",", "const_tree", ",", "bool", ")", "{"], "ground_truth": ["return", "gen_rtx_REG", "(", "TYPE_MODE", "(", "valtype", ")", ",", "RV_REGNUM", ")", ";"], "File": "or1k", "Func": "or1k_function_value", "Target": "or1k", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3009, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineModuleInfoWrapperPass", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "SPIRVModuleAnalysis", "Func": "getAnalysisUsage", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3010, "Length": 19, "Cover_Rate": 0.6333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "std", "::", "string", ">", "retd", "(", ")", "{"], "ground_truth": ["return", "D", "(", "<STR_LIT>", ")", ";"], "File": "disassembler", "Func": "retd", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3011, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "unsigned", "RegClassIDs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "return", "createTupleImpl", "(", "CurDAG", ",", "Regs", ",", "RegClassIDs", "[", "NF", "-", "<NUM_LIT>", "]", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "RISCVISelDAGToDAG", "Func": "createM2Tuple", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3012, "Length": 33, "Cover_Rate": 0.559322033898305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getSGPREncodingGranule", "(", ")", "const", "{", "return", "<STR_LIT>", "::", "getSGPREncodingGranule", "(", "this", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget101", "Func": "getSGPREncodingGranule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3013, "Length": 15, "Cover_Rate": 0.8823529411764706, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_SIMD", "&&", "(", "mode", "==", "V4SImode", "||", "mode", "==", "V8HImode", "||", "mode", "==", "V16QImode", "||", "mode", "==", "V2DImode", "||", "mode", "==", "V2SImode", "||", "mode", "==", "V4HImode", "||", "mode", "==", "V8QImode", "||", "mode", "==", "V2SFmode", "||", "mode", "==", "V4SFmode", "||", "mode", "==", "V2DFmode", "||", "mode", "==", "V1DFmode", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "aarch642", "Func": "aarch64_vector_mode_supported_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3014, "Length": 57, "Cover_Rate": 0.8769230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "SUNum", ":", "DAG", "->", "BottomUpIndex2SU", ")", "{", "SUnit", "*", "SU", "=", "&", "DAG", "->", "SUnits", "[", "SUNum", "]", ";", "bool", "hasSuccessor", "=", "false", ";", "if", "(", "CurrentColoring", "[", "SU", "->", "NodeNum", "]", "<=", "(", "int", ")", "DAGSize", ")", "continue", ";", "for", "(", "SDep", "&", "SuccDep", ":", "SU", "->", "Succs", ")", "{", "SUnit", "*", "Succ", "=", "SuccDep", ".", "getSUnit", "(", ")", ";", "if", "(", "SuccDep", ".", "isWeak", "(", ")", "||", "Succ", "->", "NodeNum", ">=", "DAGSize", ")", "continue", ";", "hasSuccessor", "=", "true", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler (2)", "Func": "regroupNoUserInstructions", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3015, "Length": 85, "Cover_Rate": 0.68, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fma_node", "::", "fma_node", "(", "fma_node", "*", "parent", ",", "du_chain", "*", "chain", ")", "{", "memset", "(", "this", ",", "<NUM_LIT>", ",", "sizeof", "(", "*", "this", ")", ")", ";", "this", "->", "m_parent", "=", "parent", ";", "this", "->", "m_children", "=", "new", "std", "::", "list", "<", "fma_node", "*", ">", ";"], "ground_truth": ["this", "->", "m_insn", "=", "chain", "->", "insn", ";"], "File": "cortex-a57-fma-steering", "Func": "fma_node", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3016, "Length": 53, "Cover_Rate": 0.5463917525773195, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "NodeVect", "::", "iterator", "I", "=", "Cs", ".", "begin", "(", ")", ",", "E", "=", "Cs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "recalculatePlacementRec", "(", "*", "I", ",", "NCM", ",", "Loc", ")", ";", "}", "BasicBlock", "*", "LB", "=", "recalculatePlacement", "(", "Node", ",", "NCM", ",", "Loc", ")", ";"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Node", "<<", "'\\n'", ")", ";"], "File": "HexagonCommonGEP", "Func": "recalculatePlacementRec", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3017, "Length": 65, "Cover_Rate": 0.49242424242424243, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";"], "ground_truth": ["return", "CE", "->", "getValue", "(", ")", ">=", "-", "(", "<NUM_LIT>", "<<", "(", "BitWidth", "-", "<NUM_LIT>", ")", ")", "&&", "CE", "->", "getValue", "(", ")", "<", "(", "<NUM_LIT>", "<<", "(", "BitWidth", "-", "<NUM_LIT>", ")", ")", ";"], "File": "AArch64AsmParser13", "Func": "isSImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3018, "Length": 57, "Cover_Rate": 0.7702702702702703, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Src1ModIdx", "=", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "src1_modifiers", ")", ";", "int", "Src2ModIdx", "=", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "src2_modifiers", ")", ";", "MI", ".", "RemoveOperand", "(", "Src2ModIdx", ")", ";", "MI", ".", "RemoveOperand", "(", "Src1ModIdx", ")", ";"], "ground_truth": ["MI", ".", "RemoveOperand", "(", "Src0ModIdx", ")", ";"], "File": "SIInstrInfo (2)", "Func": "removeModOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3019, "Length": 45, "Cover_Rate": 0.5113636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "int", "Offset", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getObjectOffset", "(", "FrameIndex", ")", "+", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "<STR_LIT>", ",", "false", ")", ";"], "ground_truth": ["MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";"], "File": "NVPTXRegisterInfo19", "Func": "eliminateFrameIndex", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3020, "Length": 70, "Cover_Rate": 0.56, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "CInfo", ".", "Metadata", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "CInfo", ".", "AccessIndex", "=", "getConstant", "(", "Call", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ")", ";", "CInfo", ".", "Base", "=", "Call", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "CInfo", ".", "RecordAlignment", "=", "DL", "->", "getABITypeAlignment", "(", "CInfo", ".", "Base", "->", "getType", "(", ")", "->", "getPointerElementType", "(", ")", ")", ";", "return", "true", ";", "}", "if", "(", "GV", "->", "getName", "(", ")", ".", "startswith", "(", "<STR_LIT>", ")", ")", "{", "CInfo", ".", "Kind", "=", "<ISA_LIT>PreserveUnionAI", ";", "CInfo", ".", "Metadata", "=", "Call", "->", "getMetadata", "(", "LLVMContext", "::", "MD_preserve_access_index", ")", ";", "if", "(", "!", "CInfo", ".", "Metadata", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "CInfo", ".", "AccessIndex", "=", "getConstant", "(", "Call", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ")", ";", "CInfo", ".", "Base", "=", "Call", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "CInfo", ".", "RecordAlignment", "=", "DL", "->", "getABITypeAlignment", "(", "CInfo", ".", "Base", "->", "getType", "(", ")", "->", "getPointerElementType", "(", ")", ")", ";", "return", "true", ";", "}", "if", "(", "GV", "->", "getName", "(", ")", ".", "startswith", "(", "<STR_LIT>", ")", ")", "{", "CInfo", ".", "Kind", "=", "<ISA_LIT>PreserveStructAI", ";"], "ground_truth": ["CInfo", ".", "Metadata", "=", "Call", "->", "getMetadata", "(", "LLVMContext", "::", "MD_preserve_access_index", ")", ";"], "File": "BPFAbstractMemberAccess12", "Func": "IsPreserveDIAccessIndexCall", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3021, "Length": 190, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_m_psrldi", "(", "__m64", "__m", ",", "int", "__count", ")", "{", "return", "_mm_srli_pi32", "(", "__m", ",", "__count", ")", ";"], "ground_truth": ["}"], "File": "mmintrin", "Func": "_m_psrldi", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3022, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "llvm", "::", "<ISA_LIT>GetLastSlot", "(", ")", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "HexagonMCTargetDesc22", "Func": "HexagonGetLastSlot", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3023, "Length": 11, "Cover_Rate": 0.8461538461538461, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Src", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "int64_t", "Width", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "Src", ")", ";", "assert", "(", "(", "Ty", "==", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", "||", "Ty", "==", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";", "Register", "ShiftSrc", ";", "int64_t", "ShiftImm", ";", "if", "(", "!", "mi_match", "(", "Src", ",", "MRI", ",", "m_OneNonDBGUse", "(", "m_any_of", "(", "m_GAShr", "(", "m_Reg", "(", "ShiftSrc", ")", ",", "m_ICst", "(", "ShiftImm", ")", ")", ",", "m_GLShr", "(", "m_Reg", "(", "ShiftSrc", ")", ",", "m_ICst", "(", "ShiftImm", ")", ")", ")", ")", ")", ")", "return", "false", ";", "if", "(", "ShiftImm", "<", "<NUM_LIT>", "||", "ShiftImm", "+", "Width", ">", "Ty", ".", "getSizeInBits", "(", ")", ")", "return", "false", ";", "MatchInfo", "=", "[", "=", "]", "(", "MachineIRBuilder", "&", "B", ")", "{"], "ground_truth": ["auto", "Cst1", "=", "B", ".", "buildConstant", "(", "Ty", ",", "ShiftImm", ")", ";"], "File": "AArch64PostLegalizerCombiner11", "Func": "matchBitfieldExtractFromSExtInReg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3024, "Length": 170, "Cover_Rate": 0.6854838709677419, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_p16_s16", "(", "int16x8_t", "__a", ")", "{"], "ground_truth": ["return", "(", "poly16x8_t", ")", "__a", ";"], "File": "arm", "Func": "neon2_vreinterpretq_p16_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3025, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MBBI", "==", "BeginMBBI", ")", "return", "EndMBBI", ";", "MachineBasicBlock", "::", "iterator", "PrevMBBI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "while", "(", "PrevMBBI", "->", "isDebugInstr", "(", ")", "&&", "PrevMBBI", "!=", "BeginMBBI", ")", "--", "PrevMBBI", ";"], "ground_truth": ["Offset", "=", "isIncrementOrDecrement", "(", "*", "PrevMBBI", ",", "Reg", ",", "Pred", ",", "PredReg", ")", ";"], "File": "ARMLoadStoreOptimizer15", "Func": "findIncDecBefore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3026, "Length": 50, "Cover_Rate": 0.4032258064516129, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "continue", ";", "}", "legalizeOpWithMove", "(", "MI", ",", "Idx", ")", ";", "}", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "REG_SEQUENCE", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "NULL", ",", "*", "SRC", "=", "NULL", ",", "*", "VRC", "=", "NULL", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "i", "+=", "<NUM_LIT>", ")", "{", "if", "(", "!", "MI", "->", "getOperand", "(", "i", ")", ".", "isReg", "(", ")", "||", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "OpRC", "=", "MRI", ".", "getRegClass", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "RI", ".", "hasVGPRs", "(", "OpRC", ")", ")", "{", "VRC", "=", "OpRC", ";", "}", "else", "{", "SRC", "=", "OpRC", ";", "}", "}", "if", "(", "VRC", "||", "!", "RI", ".", "isSGPRClass", "(", "getOpRegClass", "(", "*", "MI", ",", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "!", "VRC", ")", "{", "assert", "(", "SRC", ")", ";", "VRC", "=", "RI", ".", "getEquivalentVGPRClass", "(", "SRC", ")", ";", "}", "RC", "=", "VRC", ";", "}", "else", "{", "RC", "=", "SRC", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "i", "+=", "<NUM_LIT>", ")", "{", "if", "(", "!", "MI", "->", "getOperand", "(", "i", ")", ".", "isReg", "(", ")", "||", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ")", ")", "continue", ";"], "ground_truth": ["unsigned", "DstReg", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";"], "File": "SIInstrInfo16", "Func": "legalizeOperands", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3027, "Length": 262, "Cover_Rate": 0.34564643799472294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_set1_epi32", "(", "__m512i", "__O", ",", "__mmask16", "__M", ",", "int", "__A", ")", "{"], "ground_truth": ["return", "(", "__m512i", ")", "__builtin_ia32_pbroadcastd512_gpr_mask", "(", "__A", ",", "(", "__v16si", ")", "__O", ",", "__M", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_set1_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3028, "Length": 41, "Cover_Rate": 0.9761904761904762, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NumBytes", "&=", "~", "ThisVal", ";", "assert", "(", "<STR_LIT>", "(", "ThisVal", ")", "!=", "-", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "Opc", "=", "isSub", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "ThisVal", ")", ".", "addImm", "(", "(", "unsigned", ")", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "BaseReg", "=", "DestReg", ";", "}"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)2", "Func": "emitARMRegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3029, "Length": 88, "Cover_Rate": 0.34108527131782945, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BTFDebug", "::", "BTFDebug", "(", "AsmPrinter", "*", "AP", ")", ":", "DebugHandlerBase", "(", "AP", ")", ",", "OS", "(", "*", "Asm", "->", "OutStreamer", ")", ",", "SkipInstruction", "(", "false", ")", ",", "LineInfoGenerated", "(", "false", ")", ",", "SecNameOff", "(", "<NUM_LIT>", ")", ",", "ArrayIndexTypeId", "(", "<NUM_LIT>", ")", "{", "addString", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "BTFDebug (2)", "Func": "BTFDebug", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3030, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__i1", "=", "__i1", "<<", "<NUM_LIT>", "|", "(", "unsigned", "char", ")", "__b4", ";", "__i0", "=", "(", "unsigned", "char", ")", "__b3", ";", "__i0", "=", "__i0", "<<", "<NUM_LIT>", "|", "(", "unsigned", "char", ")", "__b2", ";"], "ground_truth": ["__i0", "=", "__i0", "<<", "<NUM_LIT>", "|", "(", "unsigned", "char", ")", "__b1", ";"], "File": "mmintrin", "Func": "_mm_set_pi8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3031, "Length": 44, "Cover_Rate": 0.3308270676691729, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>MCExpr", "*", "<ISA_LIT>MCExpr", "::", "create", "(", "VariantKind", "Kind", ",", "const", "MCExpr", "*", "Expr", ",", "bool", "Negated", ",", "MCContext", "&", "Ctx", ")", "{"], "ground_truth": ["return", "new", "(", "Ctx", ")", "<ISA_LIT>MCExpr", "(", "Kind", ",", "Expr", ",", "Negated", ")", ";"], "File": "MOSMCExpr", "Func": "create", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3032, "Length": 37, "Cover_Rate": 0.9736842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MCK__HASH_0", ":", "if", "(", "Op", ".", "isImm", "(", ")", ")", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Op", ".", "getImm", "(", ")", ")", ")", "if", "(", "CE", "->", "getValue", "(", ")", "==", "<NUM_LIT>", ")", "return", "Match_Success", ";", "break", ";", "case", "MCK__HASH_8", ":", "if", "(", "Op", ".", "isImm", "(", ")", ")", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Op", ".", "getImm", "(", ")", ")", ")", "if", "(", "CE", "->", "getValue", "(", ")", "==", "<NUM_LIT>", ")", "return", "Match_Success", ";", "break", ";", "case", "MCK__HASH_16", ":", "if", "(", "Op", ".", "isImm", "(", ")", ")", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Op", ".", "getImm", "(", ")", ")", ")", "if", "(", "CE", "->", "getValue", "(", ")", "==", "<NUM_LIT>", ")", "return", "Match_Success", ";", "break", ";", "case", "MCK_ModImm", ":", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "const", "MCExpr", "*", "SOExpr", "=", "Op", ".", "getImm", "(", ")", ";", "int64_t", "Value", ";", "if", "(", "!", "SOExpr", "->", "evaluateAsAbsolute", "(", "Value", ")", ")", "return", "Match_Success", ";", "assert", "(", "(", "Value", ">=", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", "&&", "Value", "<=", "std", "::", "numeric_limits", "<", "uint32_t", ">", "::", "max", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "}", "break", ";", "case", "MCK_rGPR", ":", "if", "(", "hasV8Ops", "(", ")", "&&", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "return", "Match_Success", ";"], "ground_truth": ["return", "Match_rGPR", ";"], "File": "ARMAsmParser (2)3", "Func": "validateTargetOperandClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3033, "Length": 239, "Cover_Rate": 0.7587301587301587, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "FrameReg", "=", "TRI", "->", "getFrameRegister", "(", "MF", ")", ";", "int", "Offset", "=", "MFI", ".", "getObjectOffset", "(", "FI", ")", "-", "getOffsetOfLocalArea", "(", ")", ";", "const", "<ISA_LIT>MachineFunctionInfo", "*", "MMFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "uint64_t", "StackSize", "=", "MFI", ".", "getStackSize", "(", ")", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "if", "(", "TRI", "->", "hasBasePointer", "(", "MF", ")", ")", "{", "assert", "(", "HasFP", "&&", "<STR_LIT>", ")", ";", "if", "(", "FI", "<", "<NUM_LIT>", ")", "{", "return", "Offset", "+", "SlotSize", ";", "}", "else", "{", "assert", "(", "(", "-", "(", "Offset", "+", "StackSize", ")", ")", "%", "MFI", ".", "getObjectAlignment", "(", "FI", ")", "==", "<NUM_LIT>", ")", ";", "return", "Offset", "+", "StackSize", ";", "}", "}", "else", "if", "(", "TRI", "->", "needsStackRealignment", "(", "MF", ")", ")", "{", "if", "(", "FI", "<", "<NUM_LIT>", ")", "{", "return", "Offset", "+", "SlotSize", ";", "}", "else", "{", "assert", "(", "(", "-", "(", "Offset", "+", "StackSize", ")", ")", "%", "MFI", ".", "getObjectAlignment", "(", "FI", ")", "==", "<NUM_LIT>", ")", ";", "return", "Offset", "+", "StackSize", ";", "}", "}", "else", "{", "if", "(", "!", "HasFP", ")", "return", "Offset", "+", "StackSize", ";", "Offset", "+=", "SlotSize", ";", "int", "TailCallReturnAddrDelta", "=", "MMFI", "->", "getTCReturnAddrDelta", "(", ")", ";", "if", "(", "TailCallReturnAddrDelta", "<", "<NUM_LIT>", ")", "Offset", "-=", "TailCallReturnAddrDelta", ";", "}"], "ground_truth": ["return", "Offset", ";"], "File": "M680x0FrameLowering", "Func": "getFrameIndexReference", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3034, "Length": 208, "Cover_Rate": 0.7591240875912408, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setStackAlignBasePhysReg", "(", "unsigned", "R", ")", "{"], "ground_truth": ["StackAlignBasePhysReg", "=", "R", ";"], "File": "HexagonMachineFunctionInfo11", "Func": "setStackAlignBasePhysReg", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3035, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "i", ";", "unsigned", "int", "count", "=", "(", "high", "-", "low", ")", "+", "<NUM_LIT>", ";", "rtx", "vector", ";", "vector", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "rtvec_alloc", "(", "count", ")", ")", ";"], "ground_truth": ["XVECEXP", "(", "vector", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "stack_pointer_rtx", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "(", "count", "-", "<NUM_LIT>", ")", "*", "UNITS_PER_WORD", ")", ")", ";"], "File": "rx2", "Func": "gen_rx_popm_vector", "Target": "rx", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3036, "Length": 62, "Cover_Rate": 0.4397163120567376, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "isFloatingPoint", "(", ")", ")", "{", "assert", "(", "(", "ScalarSize", "==", "<NUM_LIT>", "||", "ScalarSize", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "ScalarSize", "==", "<NUM_LIT>", ")", "Const", "=", "ConstantFP", "::", "get", "(", "Type", "::", "getFloatTy", "(", "C", ")", ",", "Val", ".", "bitsToFloat", "(", ")", ")", ";", "else", "Const", "=", "ConstantFP", "::", "get", "(", "Type", "::", "getDoubleTy", "(", "C", ")", ",", "Val", ".", "bitsToDouble", "(", ")", ")", ";"], "ground_truth": ["}", "else", "Const", "=", "Constant", "::", "getIntegerValue", "(", "Type", "::", "getIntNTy", "(", "C", ",", "ScalarSize", ")", ",", "Val", ")", ";"], "File": "X86ISelLowering115", "Func": "getConstantVector", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3037, "Length": 91, "Cover_Rate": 0.4619289340101523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineOperand", "SrcRegOpnd", "=", "PseudoMI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "TII", ".", "get", "(", "st_opc", ")", ")", ".", "add", "(", "SrcRegOpnd", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "basePtr", ",", "false", ")", ".", "addImm", "(", "offset", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "if", "(", "SrcRegOpnd", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "TII", ".", "get", "(", "st_opc", ")", ")", ".", "add", "(", "SrcRegOpnd", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "basePtr", ",", "false", ")", ".", "addImm", "(", "offset", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "}", "}", "break", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["{"], "File": "PatmosRegisterInfo1", "Func": "expandPseudoPregInstr", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 3038, "Length": 115, "Cover_Rate": 0.3484848484848485, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Value", "=", "ConstExpr", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "(", "Value", "!=", "<NUM_LIT>", ")", "&&", "(", "(", "Value", "&", "~", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";"], "File": "LanaiAsmParser (2)", "Func": "isHiImm16And", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3039, "Length": 27, "Cover_Rate": 0.40298507462686567, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_EXTERNAL_VISIBILITY", "void", "LLVMInitializeDirectXTarget", "(", ")", "{", "RegisterTargetMachine", "<", "DirectXTargetMachine", ">", "X", "(", "getTheDirectXTarget", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "DirectXTargetMachine", "Func": "LLVMInitializeDirectXTarget", "Target": "DirectX", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3040, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "performMinMaxCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "unsigned", "Opc", "=", "N", "->", "getOpcode", "(", ")", ";", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Opc", "!=", "<STR_LIT>", "&&", "Opc", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", "&&", "(", "(", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", ")", "||", "Subtarget", "->", "hasMin3Max3_16", "(", ")", ")", ")", "{", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "Opc", "&&", "Op0", ".", "hasOneUse", "(", ")", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "return", "DAG", ".", "getNode", "(", "minMaxOpcToMin3Max3Opc", "(", "Opc", ")", ",", "DL", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op1", ")", ";", "}", "if", "(", "Op1", ".", "getOpcode", "(", ")", "==", "Opc", "&&", "Op1", ".", "hasOneUse", "(", ")", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "return", "DAG", ".", "getNode", "(", "minMaxOpcToMin3Max3Opc", "(", "Opc", ")", ",", "DL", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Op0", ",", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "}", "if", "(", "Opc", "==", "<STR_LIT>", "&&", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Op0", ".", "hasOneUse", "(", ")", ")", "{", "if", "(", "SDValue", "Med3", "=", "performIntMed3ImmCombine", "(", "DAG", ",", "SDLoc", "(", "N", ")", ",", "Op0", ",", "Op1", ",", "true", ")", ")", "return", "Med3", ";", "}", "if", "(", "Opc", "==", "<STR_LIT>", "&&", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Op0", ".", "hasOneUse", "(", ")", ")", "{", "if", "(", "SDValue", "Med3", "=", "performIntMed3ImmCombine", "(", "DAG", ",", "SDLoc", "(", "N", ")", ",", "Op0", ",", "Op1", ",", "false", ")", ")", "return", "Med3", ";", "}"], "ground_truth": ["if", "(", "(", "(", "Opc", "==", "<STR_LIT>", "&&", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "||", "(", "Opc", "==", "<STR_LIT>", "&&", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "&&", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", "->", "has16BitInsts", "(", ")", ")", ")", "&&", "Op0", ".", "hasOneUse", "(", ")", ")", "{"], "File": "SIISelLowering16", "Func": "performMinMaxCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3041, "Length": 369, "Cover_Rate": 0.858139534883721, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "WasmPEI", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{", "initializeWasmPEIPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyPEI", "Func": "WasmPEI", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3042, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "PPCBranchCoalescing", "Func": "getPassName", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3043, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "tmp", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "tmp", ",", "gen_rtx_fmt_ee", "(", "GTU", ",", "Pmode", ",", "avl", ",", "const0_rtx", ")", ")", ")", ";", "return", "tmp", ";", "}"], "ground_truth": ["}"], "File": "riscv-v", "Func": "gen_avl_for_scalar_move", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3044, "Length": 32, "Cover_Rate": 0.48484848484848486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "CC_<ISA_LIT>_AAPCS_Custom_f64", "(", "unsigned", "&", "ValNo", ",", "EVT", "&", "ValVT", ",", "EVT", "&", "LocVT", ",", "CCValAssign", "::", "LocInfo", "&", "LocInfo", ",", "<STR_LIT>", "&", "ArgFlags", ",", "CCState", "&", "State", ")", "{", "if", "(", "!", "f64AssignAAPCS", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "State", ",", "true", ")", ")", "return", "false", ";", "if", "(", "LocVT", "==", "<STR_LIT>", "&&", "!", "f64AssignAAPCS", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "State", ",", "false", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelLowering109", "Func": "CC_ARM_AAPCS_Custom_f64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3045, "Length": 80, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "getEquivalentCallShort", "(", "int", "Opcode", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MipsDelaySlotFiller30", "Func": "getEquivalentCallShort", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3046, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "liveout_empty", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "if", "(", "RVLocs", "[", "i", "]", ".", "isRegLoc", "(", ")", ")", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "addLiveOut", "(", "RVLocs", "[", "i", "]", ".", "getLocReg", "(", ")", ")", ";", "}", "SDValue", "Flag", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";"], "ground_truth": ["assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";"], "File": "MSP430ISelLowering13", "Func": "LowerReturn", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3047, "Length": 111, "Cover_Rate": 0.42045454545454547, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "Reloc", "::", "Model", "getEffectiveRelocModel", "(", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ")", "{"], "ground_truth": ["if", "(", "!", "RM", ".", "hasValue", "(", ")", ")", "return", "Reloc", "::", "Static", ";"], "File": "HexagonTargetMachine (2)", "Func": "getEffectiveRelocModel", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3048, "Length": 29, "Cover_Rate": 0.8529411764705882, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_m_pmaxsw", "(", "__m64", "__A", ",", "__m64", "__B", ")", "{"], "ground_truth": ["return", "_mm_max_pi16", "(", "__A", ",", "__B", ")", ";"], "File": "xmmintrin", "Func": "_m_pmaxsw", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3049, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "I", "=", "Next", ")", "{", "MachineInstr", "&", "MI", "=", "*", "I", ";", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "if", "(", "SpillToAGPR", "&&", "TII", "->", "isVGPRSpill", "(", "MI", ")", ")", "{", "unsigned", "FIOp", "=", "<STR_LIT>", "(", "MI", ".", "getOpcode", "(", ")", ",", "<STR_LIT>", "::", "vaddr", ")", ";", "int", "FI", "=", "MI", ".", "getOperand", "(", "FIOp", ")", ".", "getIndex", "(", ")", ";", "Register", "VReg", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "vdata", ")", "->", "getReg", "(", ")", ";", "if", "(", "FuncInfo", "->", "allocateVGPRSpillToAGPR", "(", "MF", ",", "FI", ",", "TRI", "->", "isAGPR", "(", "MRI", ",", "VReg", ")", ")", ")", "{", "NewReservedRegs", "=", "true", ";", "if", "(", "!", "RS", ")", "RS", ".", "reset", "(", "new", "RegScavenger", "(", ")", ")", ";", "RS", "->", "enterBasicBlock", "(", "MBB", ")", ";", "TRI", "->", "eliminateFrameIndex", "(", "MI", ",", "<NUM_LIT>", ",", "FIOp", ",", "RS", ".", "get", "(", ")", ")", ";", "SpillFIs", ".", "set", "(", "FI", ")", ";", "continue", ";", "}", "}", "if", "(", "!", "TII", "->", "isSGPRSpill", "(", "MI", ")", "||", "!", "TRI", "->", "spillSGPRToVGPR", "(", ")", ")", "continue", ";", "int", "FI", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "addr", ")", "->", "getIndex", "(", ")", ";", "assert", "(", "MFI", ".", "getStackID", "(", "FI", ")", "==", "TargetStackID", "::", "SGPRSpill", ")", ";", "if", "(", "FuncInfo", "->", "allocateSGPRSpillToVGPR", "(", "MF", ",", "FI", ")", ")", "{", "NewReservedRegs", "=", "true", ";", "bool", "Spilled", "=", "TRI", "->", "eliminateSGPRToVGPRSpillFrameIndex", "(", "MI", ",", "FI", ",", "nullptr", ")", ";", "(", "void", ")", "Spilled", ";", "assert", "(", "Spilled", "&&", "<STR_LIT>", ")", ";", "SpillFIs", ".", "set", "(", "FI", ")", ";", "}"], "ground_truth": ["}"], "File": "SILowerSGPRSpills10", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3050, "Length": 281, "Cover_Rate": 0.36973684210526314, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "&", "getSubtarget", "(", ")", "const", "{"], "ground_truth": ["return", "Subtarget", ";"], "File": "RISCVISelLowering", "Func": "getSubtarget", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3051, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "crm", ")", ")", ";", "bool", "ValidNamed", ";", "const", "<ISA_LIT>Disassembler", "*", "Dis", "=", "static_cast", "<", "const", "<ISA_LIT>Disassembler", "*", ">", "(", "Decoder", ")", ";", "(", "void", ")", "<STR_LIT>", "(", ")", ".", "toString", "(", "pstate_field", ",", "Dis", "->", "getSubtargetInfo", "(", ")", ".", "getFeatureBits", "(", ")", ",", "ValidNamed", ")", ";", "return", "ValidNamed", "?", "Success", ":", "Fail", ";"], "ground_truth": ["}"], "File": "AArch64Disassembler", "Func": "DecodeSystemPStateInstruction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3052, "Length": 62, "Cover_Rate": 0.3875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_cvtpd_epu32", "(", "__mmask8", "__U", ",", "__m128d", "__A", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_cvtpd2udq128_mask", "(", "(", "__v2df", ")", "__A", ",", "(", "__v4si", ")", "_mm_setzero_si128", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_maskz_cvtpd_epu32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3053, "Length": 47, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Units", "&=", "RG", ".", "Units", ";", "return", "*", "this", ";"], "ground_truth": ["}"], "File": "RDFRegisters", "Func": "intersect", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3054, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "UndefUppers", "=", "UpperElts", ">", "<NUM_LIT>", "&&", "isUndefInRange", "(", "Mask", ",", "NumSrcElts", ",", "UpperElts", ")", ";", "MVT", "ConcatVT", "=", "<STR_LIT>", "(", "VT", ".", "getScalarType", "(", ")", ",", "NumElts", "*", "<NUM_LIT>", ")", ";", "SDValue", "Src", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ConcatVT", ",", "V1", ",", "V2", ")", ";", "MVT", "SrcSVT", "=", "<STR_LIT>", "(", "SrcEltBits", ")", ";", "MVT", "SrcVT", "=", "<STR_LIT>", "(", "SrcSVT", ",", "NumSrcElts", ")", ";", "Src", "=", "DAG", ".", "getBitcast", "(", "SrcVT", ",", "Src", ")", ";", "return", "getAVX512TruncNode", "(", "DL", ",", "VT", ",", "Src", ",", "Subtarget", ",", "DAG", ",", "!", "UndefUppers", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)5", "Func": "lowerShuffleAsVTRUNC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3055, "Length": 103, "Cover_Rate": 0.3259493670886076, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "if", "(", "INSN_P", "(", "insn", ")", "&&", "for_each_rtx", "(", "&", "PATTERN", "(", "insn", ")", ",", "get_some_local_dynamic_name_1", ",", "<NUM_LIT>", ")", ")", "return", "cfun", "->", "machine", "->", "some_ld_name", ";", "gcc_unreachable", "(", ")", ";"], "ground_truth": ["}"], "File": "s3903", "Func": "get_some_local_dynamic_name", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3056, "Length": 49, "Cover_Rate": 0.6447368421052632, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256d", ")", "__builtin_ia32_vfmaddpd256_mask3", "(", "-", "(", "__v4df", ")", "__A", ",", "(", "__v4df", ")", "__B", ",", "(", "__v4df", ")", "__C", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin4", "Func": "_mm256_mask3_fnmadd_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3057, "Length": 29, "Cover_Rate": 0.5087719298245614, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "*", "I", ";", "}", "++", "NumCmpTermRejs", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "I", ")", ";", "return", "nullptr", ";", "}", "for", "(", "MachineBasicBlock", "::", "iterator", "B", "=", "MBB", "->", "begin", "(", ")", ";", "I", "!=", "B", ";", ")", "{", "--", "I", ";", "assert", "(", "!", "I", "->", "isTerminator", "(", ")", "&&", "<STR_LIT>", ")", ";", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "||", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "I", ")", ";", "++", "NumImmRangeRejs", ";", "return", "nullptr", ";", "}", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AArch64ConditionalCompares26", "Func": "findConvertibleCompare", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3058, "Length": 142, "Cover_Rate": 0.3541147132169576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>LDBackend", "::", "<ISA_LIT>LDBackend", "(", "const", "LinkerConfig", "&", "pConfig", ",", "<ISA_LIT>GNUInfo", "*", "pInfo", ")", ":", "GNULDBackend", "(", "pConfig", ",", "pInfo", ")", ",", "m_pRelocator", "(", "NULL", ")", ",", "m_pGOT", "(", "NULL", ")", ",", "m_pGOTPLT", "(", "NULL", ")", ",", "m_pPLT", "(", "NULL", ")", ",", "m_pRelaDyn", "(", "NULL", ")", ",", "m_pRelaPLT", "(", "NULL", ")", ",", "m_pDynamic", "(", "NULL", ")", ",", "m_pGOTSymbol", "(", "NULL", ")", ",", "m_CopyRel", "(", "llvm", "::", "ELF", "::", "R_HEX_COPY", ")", "{"], "ground_truth": ["}"], "File": "HexagonLDBackend", "Func": "HexagonLDBackend", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3059, "Length": 71, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addFGR32AsmRegOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "MipsAsmParser1", "Func": "addFGR32AsmRegOperands", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3060, "Length": 21, "Cover_Rate": 0.3442622950819672, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "*", "TRI", "=", "static_cast", "<", "const", "<ISA_LIT>RegisterInfo", "*", ">", "(", "DAG", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";"], "ground_truth": ["Register", "BaseReg", "=", "TRI", "->", "getBaseRegister", "(", ")", ";"], "File": "X86SelectionDAGInfo32", "Func": "isBaseRegConflictPossible", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3061, "Length": 32, "Cover_Rate": 0.3137254901960784, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "b", "=", "(", "__vector", "unsigned", "char", ")", "vec_splats", "(", "__m2", ")", ";", "c", "=", "vec_adds", "(", "a", ",", "b", ")", ";", "return", "(", "__m64", ")", "(", "(", "__vector", "long", "long", ")", "c", ")", "[", "<NUM_LIT>", "]", ";"], "ground_truth": ["}"], "File": "mmintrin", "Func": "_mm_adds_pu8", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3062, "Length": 38, "Cover_Rate": 0.4691358024691358, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printMBBReference", "(", "*", "C", ".", "LB", ")", "<<", "<STR_LIT>", ")", ";", "std", "::", "vector", "<", "PhiInfo", ">", "Phis", ";", "for", "(", "auto", "&", "I", ":", "*", "C", ".", "LB", ")", "{", "if", "(", "!", "I", ".", "isPHI", "(", ")", ")", "break", ";", "unsigned", "PR", "=", "getDefReg", "(", "&", "I", ")", ";", "if", "(", "isConst", "(", "PR", ")", ")", "continue", ";", "bool", "BadUse", "=", "false", ",", "GoodUse", "=", "false", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MRI", "->", "use_operands", "(", "PR", ")", ")", "{", "const", "MachineInstr", "*", "UseI", "=", "MO", ".", "getParent", "(", ")", ";", "if", "(", "UseI", "->", "getParent", "(", ")", "!=", "C", ".", "LB", ")", "{", "BadUse", "=", "true", ";", "break", ";", "}", "if", "(", "isBitShuffle", "(", "UseI", ",", "PR", ")", "||", "isStoreInput", "(", "UseI", ",", "PR", ")", ")", "GoodUse", "=", "true", ";", "}", "if", "(", "BadUse", "||", "!", "GoodUse", ")", "continue", ";", "Phis", ".", "push_back", "(", "PhiInfo", "(", "I", ",", "*", "C", ".", "LB", ")", ")", ";", "}", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "for", "(", "auto", "&", "I", ":", "Phis", ")", "{", "dbgs", "(", ")", "<<", "' '", "<<", "printReg", "(", "I", ".", "DefR", ",", "HRI", ")", "<<", "<STR_LIT>", "<<", "printReg", "(", "I", ".", "PR", ".", "Reg", ",", "HRI", ",", "I", ".", "PR", ".", "Sub", ")", "<<", "<STR_LIT>", "<<", "I", ".", "PB", "->", "getNumber", "(", ")", "<<", "','", "<<", "printReg", "(", "I", ".", "LR", ".", "Reg", ",", "HRI", ",", "I", ".", "LR", ".", "Sub", ")", "<<", "<STR_LIT>", "<<", "I", ".", "LB", "->", "getNumber", "(", ")", "<<", "')'", ";", "}"], "ground_truth": ["dbgs", "(", ")", "<<", "<STR_LIT>", ";"], "File": "HexagonBitSimplify10", "Func": "processLoop", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3063, "Length": 269, "Cover_Rate": 0.9607142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_SPE", "&&", "SPE_VECTOR_MODE", "(", "mode", ")", ")", "return", "true", ";"], "ground_truth": ["else", "if", "(", "VECTOR_MEM_ALTIVEC_OR_VSX_P", "(", "mode", ")", "&&", "!", "FLOAT128_IEEE_P", "(", "mode", ")", ")", "return", "true", ";"], "File": "powerpcspe", "Func": "rs6000_vector_mode_supported_p", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3064, "Length": 29, "Cover_Rate": 0.5370370370370371, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "SubTargetInfo", ")", ";", "bool", "Changed", "=", "false", ";", "if", "(", "const", "InstructionInfo", "*", "Info", "=", "getSwitchesForMnemonic", "(", "Mnemonic", ",", "Slot", ")", ")", "{", "auto", "Sws", "=", "getApplicableSwitches", "(", "Info", ",", "SubTargetInfo", "->", "getFeatureBits", "(", ")", ",", "Type", ")", ";", "for", "(", "auto", "SwPtr", ":", "Sws", ")", "{", "if", "(", "(", "(", "SwPtr", "->", "Default", ")", "&", "~", "PrintFlagMask", ")", "==", "<NUM_LIT>", ")", "continue", ";", "if", "(", "std", "::", "find", "(", "Switches", ".", "begin", "(", ")", ",", "Switches", ".", "end", "(", ")", ",", "SwPtr", "->", "Name", ")", "!=", "Switches", ".", "end", "(", ")", ")", "continue", ";", "if", "(", "!", "meetsDependencies", "(", "CurrentSwitchSet", ",", "SwPtr", ",", "Sws", ")", ")", "continue", ";", "CurrentSwitchSet", "|=", "(", "SwPtr", "->", "Default", ")", "&", "~", "PrintFlagMask", ";", "Changed", "=", "true", ";", "}"], "ground_truth": ["}"], "File": "InstructionDB", "Func": "getDefaultSwitches", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3065, "Length": 128, "Cover_Rate": 0.7441860465116279, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Result", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";", "Result", "=", "decodeInstruction", "(", "DecoderTable<ISA_LIT>32", ",", "Instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "PostOperandDecodeAdjust", "(", "Instr", ",", "Insn", ")", ";", "Size", "=", "<NUM_LIT>", ";", "return", "Result", ";"], "ground_truth": ["}"], "File": "DLXDisassembler", "Func": "getInstruction", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3066, "Length": 54, "Cover_Rate": 0.5142857142857142, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_u16_u64", "(", "uint64x2_t", "__a", ")", "{", "return", "(", "uint16x8_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vreinterpretq_u16_u64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3067, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>JITInfo", "::", "relocate", "(", "void", "*", "Function", ",", "MachineRelocation", "*", "MR", ",", "unsigned", "NumRelocs", ",", "unsigned", "char", "*", "GOTBase", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumRelocs", ";", "++", "i", ",", "++", "MR", ")", "{", "void", "*", "RelocPos", "=", "(", "char", "*", ")", "Function", "+", "MR", "->", "getMachineCodeOffset", "(", ")", ";", "intptr_t", "ResultPtr", "=", "(", "intptr_t", ")", "MR", "->", "getResultPointer", "(", ")", ";", "switch", "(", "(", "<STR_LIT>", ")", "MR", "->", "getRelocationType", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "{", "ResultPtr", "=", "ResultPtr", "-", "(", "intptr_t", ")", "RelocPos", "-", "<NUM_LIT>", "-", "MR", "->", "getConstantVal", "(", ")", ";", "*", "(", "(", "unsigned", "*", ")", "RelocPos", ")", "+=", "(", "unsigned", ")", "ResultPtr", ";", "break", ";", "}"], "ground_truth": ["case", "<STR_LIT>", ":", "{"], "File": "X86JITInfo11", "Func": "relocate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3068, "Length": 122, "Cover_Rate": 0.583732057416268, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "}", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "SelectT2AddrModeImm8", "(", "N", ",", "Base", ",", "OffImm", ")", ")", "return", "false", ";", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "RHSC", ">=", "<NUM_LIT>", "&&", "RHSC", "<", "<NUM_LIT>", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";"], "ground_truth": ["Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", ")", ")", ";"], "File": "ARMISelDAGToDAG108", "Func": "SelectT2AddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3069, "Length": 128, "Cover_Rate": 0.3626062322946176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "n_bytes", "%", "<NUM_LIT>", ")", ";", "if", "(", "n_bytes", "%", "<NUM_LIT>", ">=", "<NUM_LIT>", ")", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "if", "(", "n_bytes", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "}", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "n_bytes", "-", "<NUM_LIT>", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "if", "(", "n_bytes", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "n_bytes", "%", "<NUM_LIT>", ")", ";", "if", "(", "n_bytes", "%", "<NUM_LIT>", ">=", "<NUM_LIT>", ")", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "if", "(", "n_bytes", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "}", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "n_bytes", "-", "<NUM_LIT>", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "if", "(", "n_bytes", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", "{", "if", "(", "n_bytes", "%", "<NUM_LIT>", ">=", "<NUM_LIT>", ")", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "if", "(", "n_bytes", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "}", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "n_bytes", "-", "<NUM_LIT>", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "if", "(", "n_bytes", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "return", "<STR_LIT>", ";", "default", ":", "gcc_unreachable", "(", ")", ";"], "ground_truth": ["}"], "File": "pa", "Func": "pa_output_block_clear", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3070, "Length": 298, "Cover_Rate": 0.7180722891566265, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "unsigned", "BitSize", "=", "getFixupKindInfo", "(", "Kind", ")", ".", "TargetSize", ";", "unsigned", "Size", "=", "(", "BitSize", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "assert", "(", "Offset", "+", "Size", "<=", "Data", ".", "size", "(", ")", "&&", "<STR_LIT>", ")", ";", "Value", "=", "extractBitsForFixup", "(", "Kind", ",", "Value", ")", ";", "if", "(", "BitSize", "<", "<NUM_LIT>", ")", "Value", "&=", "(", "(", "uint64_t", ")", "<NUM_LIT>", "<<", "BitSize", ")", "-", "<NUM_LIT>", ";", "unsigned", "ShiftValue", "=", "(", "Size", "*", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "!=", "Size", ";", "++", "I", ")", "{", "Data", "[", "Offset", "+", "I", "]", "|=", "uint8_t", "(", "Value", ">>", "ShiftValue", ")", ";"], "ground_truth": ["ShiftValue", "-=", "<NUM_LIT>", ";"], "File": "SystemZMCAsmBackend15", "Func": "applyFixup", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3071, "Length": 117, "Cover_Rate": 0.7005988023952096, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "unsigned", "RegClassIDs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";"], "ground_truth": ["return", "createTupleImpl", "(", "CurDAG", ",", "Regs", ",", "RegClassIDs", "[", "NF", "-", "<NUM_LIT>", "]", ",", "<STR_LIT>", ")", ";"], "File": "RISCVISelDAGToDAG", "Func": "createM1Tuple", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3072, "Length": 40, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo12", "Func": "getMinVectorRegisterBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3073, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "(", "*", "targetm", ".", "asm_out", ".", "internal_label", ")", "(", "file", ",", "<STR_LIT>", ",", "labelno", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST_DOUBLE", "&&", "GET_MODE", "(", "x", ")", "==", "TFmode", ")", "{", "REAL_VALUE_TYPE", "rv", ";", "long", "k", "[", "<NUM_LIT>", "]", ";", "REAL_VALUE_FROM_CONST_DOUBLE", "(", "rv", ",", "x", ")", ";", "REAL_VALUE_TO_TARGET_LONG_DOUBLE", "(", "rv", ",", "k", ")", ";", "if", "(", "TARGET_64BIT", ")", "{", "if", "(", "TARGET_MINIMAL_TOC", ")", "fputs", "(", "DOUBLE_INT_ASM_OP", ",", "file", ")", ";", "else", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "k", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ",", "k", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ",", "k", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ",", "k", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "k", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ",", "k", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ",", "k", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ",", "k", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ")", ";", "return", ";", "}", "else", "{", "if", "(", "TARGET_MINIMAL_TOC", ")", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "else", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "k", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ",", "k", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ",", "k", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ",", "k", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "k", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ",", "k", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ",", "k", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ",", "k", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ")", ";", "return", ";", "}", "}", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST_DOUBLE", "&&", "GET_MODE", "(", "x", ")", "==", "DFmode", ")", "{", "REAL_VALUE_TYPE", "rv", ";", "long", "k", "[", "<NUM_LIT>", "]", ";", "REAL_VALUE_FROM_CONST_DOUBLE", "(", "rv", ",", "x", ")", ";", "REAL_VALUE_TO_TARGET_DOUBLE", "(", "rv", ",", "k", ")", ";", "if", "(", "TARGET_64BIT", ")", "{", "if", "(", "TARGET_MINIMAL_TOC", ")", "fputs", "(", "DOUBLE_INT_ASM_OP", ",", "file", ")", ";", "else", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "k", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ",", "k", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "k", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ",", "k", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ")", ";", "return", ";", "}", "else", "{", "if", "(", "TARGET_MINIMAL_TOC", ")", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "else", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "k", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ",", "k", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "k", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ",", "k", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ")", ";", "return", ";", "}", "}", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST_DOUBLE", "&&", "GET_MODE", "(", "x", ")", "==", "SFmode", ")", "{"], "ground_truth": ["REAL_VALUE_TYPE", "rv", ";"], "File": "rs60003", "Func": "output_toc", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3074, "Length": 419, "Cover_Rate": 0.3036231884057971, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Ctx", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "<NUM_LIT>", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SystemZMCAsmInfo", "Func": "getNonexecutableStackSection", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3075, "Length": 21, "Cover_Rate": 0.6176470588235294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutStreamer", "->", "PushSection", "(", ")", ";", "MCSectionELF", "*", "M", "=", "OutContext", ".", "getELFSection", "(", "<STR_LIT>", "+", "std", "::", "string", "(", "Symbol", ")", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_ALLOC", "|", "ELF", "::", "SHF_EXECINSTR", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "M", ",", "nullptr", ")", ";", "OutStreamer", "->", "EmitValueToAlignment", "(", "<NUM_LIT>", ")", ";", "<ISA_LIT>TargetStreamer", "&", "TS", "=", "getTargetStreamer", "(", ")", ";", "TS", ".", "emitDirectiveSetNo<ISA_LIT>16", "(", ")", ";", "TS", ".", "emitDirectiveSetNoMicro<ISA_LIT>", "(", ")", ";", "std", "::", "string", "x", "=", "<STR_LIT>", "+", "std", "::", "string", "(", "Symbol", ")", ";", "MCSymbolELF", "*", "Stub", "=", "cast", "<", "MCSymbolELF", ">", "(", "OutContext", ".", "getOrCreateSymbol", "(", "StringRef", "(", "x", ")", ")", ")", ";", "TS", ".", "emitDirectiveEnt", "(", "*", "Stub", ")", ";", "MCSymbol", "*", "MType", "=", "OutContext", ".", "getOrCreateSymbol", "(", "<STR_LIT>", "+", "Twine", "(", "Symbol", ")", ")", ";", "OutStreamer", "->", "EmitSymbolAttribute", "(", "MType", ",", "MCSA_ELF_TypeFunction", ")", ";", "OutStreamer", "->", "EmitLabel", "(", "Stub", ")", ";", "assert", "(", "TM", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "PIC_", "&&", "<STR_LIT>", ")", ";", "TS", ".", "emitDirectiveSetReorder", "(", ")", ";", "EmitInstrRegRegReg", "(", "*", "STI", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "EmitSwapFPIntParams", "(", "*", "STI", ",", "Signature", "->", "ParamSig", ",", "LE", ",", "true", ")", ";", "EmitJal", "(", "*", "STI", ",", "MSymbol", ")", ";", "EmitSwapFPIntRetval", "(", "*", "STI", ",", "Signature", "->", "RetSig", ",", "LE", ")", ";", "EmitInstrReg", "(", "*", "STI", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "MCSymbol", "*", "Tmp", "=", "OutContext", ".", "createTempSymbol", "(", ")", ";", "OutStreamer", "->", "EmitLabel", "(", "Tmp", ")", ";", "const", "MCSymbolRefExpr", "*", "E", "=", "MCSymbolRefExpr", "::", "create", "(", "Stub", ",", "OutContext", ")", ";", "const", "MCSymbolRefExpr", "*", "T", "=", "MCSymbolRefExpr", "::", "create", "(", "Tmp", ",", "OutContext", ")", ";", "const", "MCExpr", "*", "T_min_E", "=", "MCBinaryExpr", "::", "createSub", "(", "T", ",", "E", ",", "OutContext", ")", ";", "OutStreamer", "->", "emitELFSize", "(", "Stub", ",", "T_min_E", ")", ";", "TS", ".", "emitDirectiveEnd", "(", "x", ")", ";", "OutStreamer", "->", "PopSection", "(", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmPrinter69", "Func": "EmitFPCallStub", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3076, "Length": 309, "Cover_Rate": 0.5373913043478261, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printARIPIMem", "(", "MI", ",", "opNum", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "M680x0InstPrinter", "Func": "printARIPI32Mem", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3077, "Length": 10, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "-", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "{", "bool", "HasVEX_4V", "=", "(", "TSFlags", ">>", "<STR_LIT>", ")", "&", "<STR_LIT>", ";", "bool", "HasMemOp4", "=", "(", "TSFlags", ">>", "<STR_LIT>", ")", "&", "<STR_LIT>", ";", "unsigned", "FirstMemOp", "=", "<NUM_LIT>", ";", "if", "(", "HasVEX_4V", ")", "++", "FirstMemOp", ";", "if", "(", "HasMemOp4", ")", "++", "FirstMemOp", ";", "return", "FirstMemOp", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "-", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "bool", "HasVEX_4V", "=", "(", "TSFlags", ">>", "<STR_LIT>", ")", "&", "<STR_LIT>", ";", "unsigned", "FirstMemOp", "=", "<NUM_LIT>", ";", "if", "(", "HasVEX_4V", ")", "++", "FirstMemOp", ";", "return", "FirstMemOp", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "File": "X86BaseInfo", "Func": "getMemoryOperandNo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3078, "Length": 151, "Cover_Rate": 0.4037433155080214, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Size", "=", "Mask", ".", "size", "(", ")", ";", "int", "LaneSize", "=", "Size", "/", "<NUM_LIT>", ";", "if", "(", "!", "Subtarget", ".", "hasAVX2", "(", ")", ")", "{", "bool", "LaneCrossing", "[", "<NUM_LIT>", "]", "=", "{", "false", ",", "false", "}", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "Size", ";", "++", "i", ")", "if", "(", "Mask", "[", "i", "]", ">=", "<NUM_LIT>", "&&", "(", "Mask", "[", "i", "]", "%", "Size", ")", "/", "LaneSize", "!=", "i", "/", "LaneSize", ")", "LaneCrossing", "[", "(", "Mask", "[", "i", "]", "%", "Size", ")", "/", "LaneSize", "]", "=", "true", ";", "if", "(", "!", "LaneCrossing", "[", "<NUM_LIT>", "]", "||", "!", "LaneCrossing", "[", "<NUM_LIT>", "]", ")", "return", "splitAndLowerShuffle", "(", "DL", ",", "VT", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ";", "}", "else", "{", "bool", "LaneUsed", "[", "<NUM_LIT>", "]", "=", "{", "false", ",", "false", "}", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "Size", ";", "++", "i", ")", "if", "(", "Mask", "[", "i", "]", ">=", "<NUM_LIT>", ")", "LaneUsed", "[", "(", "Mask", "[", "i", "]", "/", "LaneSize", ")", "]", "=", "true", ";", "if", "(", "!", "LaneUsed", "[", "<NUM_LIT>", "]", "||", "!", "LaneUsed", "[", "<NUM_LIT>", "]", ")", "return", "splitAndLowerShuffle", "(", "DL", ",", "VT", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ";", "}", "assert", "(", "V2", ".", "isUndef", "(", ")", "&&", "<STR_LIT>", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "InLaneMask", "(", "Mask", ".", "begin", "(", ")", ",", "Mask", ".", "end", "(", ")", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "Size", ";", "++", "i", ")", "{", "int", "&", "M", "=", "InLaneMask", "[", "i", "]", ";", "if", "(", "M", "<", "<NUM_LIT>", ")", "continue", ";", "if", "(", "(", "(", "M", "%", "Size", ")", "/", "LaneSize", ")", "!=", "(", "i", "/", "LaneSize", ")", ")", "M", "=", "(", "M", "%", "LaneSize", ")", "+", "(", "(", "i", "/", "LaneSize", ")", "*", "LaneSize", ")", "+", "Size", ";", "}", "assert", "(", "!", "is128BitLaneCrossingShuffleMask", "(", "VT", ",", "InLaneMask", ")", "&&", "<STR_LIT>", ")", ";", "MVT", "PVT", "=", "VT", ".", "isFloatingPoint", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "Flipped", "=", "DAG", ".", "getBitcast", "(", "PVT", ",", "V1", ")", ";", "Flipped", "=", "DAG", ".", "getVectorShuffle", "(", "PVT", ",", "DL", ",", "Flipped", ",", "DAG", ".", "getUNDEF", "(", "PVT", ")", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "Flipped", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "Flipped", ")", ";", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "DL", ",", "V1", ",", "Flipped", ",", "InLaneMask", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)6", "Func": "lowerShuffleAsLanePermuteAndShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3079, "Length": 404, "Cover_Rate": 0.891832229580574, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vpselq", "(", "float32x4_t", "__a", ",", "float32x4_t", "__b", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__arm_vpselq_f32", "(", "__a", ",", "__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vpselq", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3080, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "addPass", "(", "&", "MachineSchedulerID", ")", ")", "printAndVerify", "(", "<STR_LIT>", ")", ";", "addPass", "(", "&", "StackSlotColoringID", ")", ";", "printAndVerify", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "NVPTXTargetMachine (2)", "Func": "addOptimizedRegAlloc", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3081, "Length": 25, "Cover_Rate": 0.31645569620253167, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Imm", "=", "C", "->", "getSExtValue", "(", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "if", "(", "(", "Imm", ">=", "-", "<NUM_LIT>", ")", "&&", "(", "Imm", "<=", "<NUM_LIT>", ")", ")", "{", "Base", "=", "CurDAG", "->", "getTargetConstant", "(", "Imm", ",", "DL", ",", "Ty", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "Ty", ")", ";", "return", "true", ";", "}", "if", "(", "(", "(", "Imm", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "&&", "(", "Imm", ">=", "-", "<NUM_LIT>", ")", "&&", "(", "Imm", "<=", "<NUM_LIT>", ")", ")", "{", "Base", "=", "CurDAG", "->", "getTargetConstant", "(", "Imm", "/", "<NUM_LIT>", ",", "DL", ",", "Ty", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "Ty", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AArch64ISelDAGToDAG60", "Func": "Select8BitLslImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3082, "Length": 119, "Cover_Rate": 0.7041420118343196, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "continue", ";", "}", "if", "(", "Op", "==", "<STR_LIT>", ")", "{", "const", "SDValue", "&", "TruncInput", "=", "Arg", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "TruncInput", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "cast", "<", "VTSDNode", ">", "(", "TruncInput", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getVT", "(", ")", "==", "Arg", ".", "getValueType", "(", ")", ")", "{", "Arg", "=", "TruncInput", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "continue", ";", "}", "}", "break", ";", "}", "int", "FI", "=", "INT_MAX", ";", "if", "(", "Arg", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "unsigned", "VR", "=", "cast", "<", "RegisterSDNode", ">", "(", "Arg", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getReg", "(", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "VR", ")", ")", "return", "false", ";", "MachineInstr", "*", "Def", "=", "MRI", "->", "getVRegDef", "(", "VR", ")", ";", "if", "(", "!", "Def", ")", "return", "false", ";", "if", "(", "!", "Flags", ".", "isByVal", "(", ")", ")", "{", "if", "(", "!", "TII", "->", "isLoadFromStackSlot", "(", "*", "Def", ",", "FI", ")", ")", "return", "false", ";", "}", "else", "{", "unsigned", "Opcode", "=", "Def", "->", "getOpcode", "(", ")", ";", "if", "(", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "&&", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", ")", "{", "FI", "=", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "Bytes", "=", "Flags", ".", "getByValSize", "(", ")", ";", "}", "else", "return", "false", ";", "}", "}", "else", "if", "(", "LoadSDNode", "*", "Ld", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Arg", ")", ")", "{", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "return", "false", ";", "SDValue", "Ptr", "=", "Ld", "->", "getBasePtr", "(", ")", ";", "FrameIndexSDNode", "*", "FINode", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Ptr", ")", ";", "if", "(", "!", "FINode", ")", "return", "false", ";", "FI", "=", "FINode", "->", "getIndex", "(", ")", ";", "}", "else", "if", "(", "Arg", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Flags", ".", "isByVal", "(", ")", ")", "{", "FrameIndexSDNode", "*", "FINode", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Arg", ")", ";", "FI", "=", "FINode", "->", "getIndex", "(", ")", ";", "Bytes", "=", "Flags", ".", "getByValSize", "(", ")", ";", "}", "else", "return", "false", ";", "assert", "(", "FI", "!=", "INT_MAX", ")", ";", "if", "(", "!", "MFI", ".", "isFixedObjectIndex", "(", "FI", ")", ")", "return", "false", ";", "if", "(", "Offset", "!=", "MFI", ".", "getObjectOffset", "(", "FI", ")", ")", "return", "false", ";", "if", "(", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", ">", "Arg", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ")", "{", "if", "(", "Flags", ".", "isZExt", "(", ")", "!=", "MFI", ".", "isObjectZExt", "(", "FI", ")", "||", "Flags", ".", "isSExt", "(", ")", "!=", "MFI", ".", "isObjectSExt", "(", "FI", ")", ")", "{", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "M680x0ISelLowering", "Func": "MatchingStackOffset", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3083, "Length": 437, "Cover_Rate": 0.7873873873873873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Kind", "==", "KindTy", "::", "Immediate", ")", "return", "isVTypeImm", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "Kind", "==", "KindTy", "::", "VType", ";"], "File": "RISCVAsmParser (2)", "Func": "isVTypeI11", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3084, "Length": 21, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "memOpsEnd", ",", "e", "=", "memOps", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "memOps", "[", "i", "]", ".", "Position", "<", "insertPos", "&&", "memOps", "[", "i", "]", ".", "isKill", ")", "{", "unsigned", "Reg", "=", "memOps", "[", "i", "]", ".", "Reg", ";", "KilledRegs", ".", "insert", "(", "Reg", ")", ";", "Killer", "[", "Reg", "]", "=", "i", ";", "}", "}", "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "bool", ">", ",", "<NUM_LIT>", ">", "Regs", ";", "for", "(", "unsigned", "i", "=", "memOpsBegin", ";", "i", "<", "memOpsEnd", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "memOps", "[", "i", "]", ".", "Reg", ";", "if", "(", "UnavailRegs", ".", "count", "(", "Reg", ")", ")", "return", ";", "bool", "isKill", "=", "memOps", "[", "i", "]", ".", "isKill", "||", "KilledRegs", ".", "count", "(", "Reg", ")", ";", "Regs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "isKill", ")", ")", ";", "}", "MachineBasicBlock", "::", "iterator", "Loc", "=", "memOps", "[", "insertAfter", "]", ".", "MBBI", ";", "++", "Loc", ";", "if", "(", "!", "MergeOps", "(", "MBB", ",", "Loc", ",", "Offset", ",", "Base", ",", "BaseKill", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "dl", ",", "Regs", ")", ")", "return", ";", "Merges", ".", "push_back", "(", "prior", "(", "Loc", ")", ")", ";", "for", "(", "unsigned", "i", "=", "memOpsBegin", ";", "i", "<", "memOpsEnd", ";", "++", "i", ")", "{", "if", "(", "Regs", "[", "i", "-", "memOpsBegin", "]", ".", "second", ")", "{", "unsigned", "Reg", "=", "Regs", "[", "i", "-", "memOpsBegin", "]", ".", "first", ";", "if", "(", "KilledRegs", ".", "count", "(", "Reg", ")", ")", "{", "unsigned", "j", "=", "Killer", "[", "Reg", "]", ";", "memOps", "[", "j", "]", ".", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsKill", "(", "false", ")", ";", "memOps", "[", "j", "]", ".", "isKill", "=", "false", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer25", "Func": "MergeOpsUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3085, "Length": 290, "Cover_Rate": 0.5942622950819673, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "Error", "(", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "StringRef", "Arch", "=", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "SMLoc", "ArchLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Lex", "(", ")", ";", "unsigned", "ID", "=", "<STR_LIT>", "(", "Arch", ")", ";", "if", "(", "ID", "==", "<STR_LIT>", ")", "return", "Error", "(", "ArchLoc", ",", "<STR_LIT>", "+", "Arch", "+", "<STR_LIT>", ")", ";", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "true", ";", "getTargetStreamer", "(", ")", ".", "emitObjectArch", "(", "ID", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser10", "Func": "parseDirectiveObjectArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3086, "Length": 107, "Cover_Rate": 0.8294573643410853, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "optimize", ">", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "avr", "Func": "gate", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3087, "Length": 6, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "mode", "==", "SImode", ")", "fn", "=", "gen_store_conditional_si", ";", "else", "if", "(", "mode", "==", "DImode", ")", "fn", "=", "gen_store_conditional_di", ";"], "ground_truth": ["if", "(", "PPC405_ERRATUM77", ")", "emit_insn", "(", "gen_memory_barrier", "(", ")", ")", ";"], "File": "rs60003", "Func": "emit_store_conditional", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3088, "Length": 32, "Cover_Rate": 0.41025641025641024, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_castph_pd", "(", "__m512h", "__a", ")", "{", "return", "(", "__m512d", ")", "__a", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm512_castph_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3089, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "const", "auto", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "GV", ")", ")", "{", "if", "(", "F", "->", "getSectionPrefix", "(", ")", "!=", "Caller", "->", "getSectionPrefix", "(", ")", ")", "return", "false", ";", "}", "if", "(", "!", "TM", ".", "shouldAssumeDSOLocal", "(", "*", "Caller", "->", "getParent", "(", ")", ",", "GV", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "PPCISelLowering135", "Func": "resideInSameSection", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3090, "Length": 58, "Cover_Rate": 0.37662337662337664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "operands", "[", "n", "]", "=", "operands", "[", "n", "+", "<NUM_LIT>", "]", ";", "operands", "[", "n", "+", "<NUM_LIT>", "]", "=", "tem", ";", "}"], "ground_truth": ["}"], "File": "cris", "Func": "cris_order_for_addsi3", "Target": "cris", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3091, "Length": 23, "Cover_Rate": 0.42592592592592593, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "ResultPtr", "=", "(", "ResultPtr", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";", "*", "(", "(", "unsigned", "*", ")", "RelocPos", ")", "|=", "(", "unsigned", ")", "ResultPtr", ";", "break", ";", "case", "<STR_LIT>", ":", "ResultPtr", "=", "ResultPtr", ">>", "<NUM_LIT>", ";", "if", "(", "(", "(", "(", "intptr_t", ")", "(", "MR", "->", "getResultPointer", "(", ")", ")", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "ResultPtr", "+=", "<NUM_LIT>", ";", "}", "*", "(", "(", "unsigned", "*", ")", "RelocPos", ")", "|=", "(", "unsigned", ")", "ResultPtr", ";", "break", ";", "case", "<STR_LIT>", ":", "{", "int", "Addend", "=", "*", "(", "(", "unsigned", "*", ")", "RelocPos", ")", "&", "<NUM_LIT>", ";", "ResultPtr", "=", "(", "ResultPtr", "+", "Addend", ")", "&", "<NUM_LIT>", ";"], "ground_truth": ["*", "(", "(", "unsigned", "*", ")", "RelocPos", ")", "&=", "<NUM_LIT>", ";"], "File": "MipsJITInfo10", "Func": "relocate", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3092, "Length": 122, "Cover_Rate": 0.4485294117647059, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Kind", "==", "k_Token", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "Tok", ";"], "File": "SNESAsmParser", "Func": "getToken", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3093, "Length": 12, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "<STR_LIT>", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "unsigned", "<ISA_LIT>PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "<ISA_LIT>ConstantPoolValue", "*", "CPV", "=", "new", "<ISA_LIT>ConstantPoolValue", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "<STR_LIT>", ",", "<ISA_LIT>PCLabelIndex", ",", "PCAdj", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["CPAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "CPAddr", ")", ";"], "File": "ARMISelLowering131", "Func": "LowerGLOBAL_OFFSET_TABLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3094, "Length": 122, "Cover_Rate": 0.5951219512195122, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "LowerSCALAR_TO_VECTOR", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDValue", "Op0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "if", "(", "Op0", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "ConstantSDNode", "*", "CN", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op0", ".", "getNode", "(", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "ConstVecValues", ";", "EVT", "VT", ";", "size_t", "n_copies", ";", "switch", "(", "Op", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "n_copies", "=", "<NUM_LIT>", ";", "VT", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "n_copies", "=", "<NUM_LIT>", ";", "VT", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "n_copies", "=", "<NUM_LIT>", ";", "VT", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "n_copies", "=", "<NUM_LIT>", ";", "VT", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "n_copies", "=", "<NUM_LIT>", ";", "VT", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "n_copies", "=", "<NUM_LIT>", ";", "VT", "=", "<STR_LIT>", ";", "break", ";", "}", "SDValue", "CValue", "=", "DAG", ".", "getConstant", "(", "CN", "->", "getZExtValue", "(", ")", ",", "VT", ")", ";", "for", "(", "size_t", "j", "=", "<NUM_LIT>", ";", "j", "<", "n_copies", ";", "++", "j", ")", "ConstVecValues", ".", "push_back", "(", "CValue", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "&", "ConstVecValues", "[", "<NUM_LIT>", "]", ",", "ConstVecValues", ".", "size", "(", ")", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "SPUISelLowering1", "Func": "LowerSCALAR_TO_VECTOR", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3095, "Length": 246, "Cover_Rate": 0.6910112359550562, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "for", "(", "std", "::", "pair", "<", "<ISA_LIT>ScheduleBlock", "*", ",", "<ISA_LIT>ScheduleBlockLinkKind", ">", "S", ":", "Succs", ")", "{", "if", "(", "S", ".", "second", "==", "<STR_LIT>", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "S", ".", "first", "->", "printDebug", "(", "false", ")", ";", "}", "if", "(", "Scheduled", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "LiveInPressure", "[", "DAG", "->", "getSGPRSetID", "(", ")", "]", "<<", "' '", "<<", "LiveInPressure", "[", "DAG", "->", "getVGPRSetID", "(", ")", "]", "<<", "'\\n'", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "LiveOutPressure", "[", "DAG", "->", "getSGPRSetID", "(", ")", "]", "<<", "' '", "<<", "LiveOutPressure", "[", "DAG", "->", "getVGPRSetID", "(", ")", "]", "<<", "<STR_LIT>", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "for", "(", "unsigned", "Reg", ":", "LiveInRegs", ")", "dbgs", "(", ")", "<<", "printVRegOrUnit", "(", "Reg", ",", "DAG", "->", "getTRI", "(", ")", ")", "<<", "' '", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "for", "(", "unsigned", "Reg", ":", "LiveOutRegs", ")", "dbgs", "(", ")", "<<", "printVRegOrUnit", "(", "Reg", ",", "DAG", "->", "getTRI", "(", ")", ")", "<<", "' '", ";", "}", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "if", "(", "!", "Scheduled", ")", "{", "for", "(", "SUnit", "*", "SU", ":", "SUnits", ")", "{", "SU", "->", "dump", "(", "DAG", ")", ";", "}", "}", "else", "{", "for", "(", "SUnit", "*", "SU", ":", "SUnits", ")", "{", "SU", "->", "dump", "(", "DAG", ")", ";", "}", "}"], "ground_truth": ["dbgs", "(", ")", "<<", "<STR_LIT>", ";"], "File": "SIMachineScheduler2", "Func": "printDebug", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3096, "Length": 224, "Cover_Rate": 0.7832167832167832, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FixupHwLoops", "::", "fixupLoopInstrs", "(", "MachineFunction", "&", "MF", ")", "{", "unsigned", "InstOffset", "=", "<NUM_LIT>", ";", "DenseMap", "<", "const", "MachineBasicBlock", "*", ",", "unsigned", ">", "BlockToInstOffset", ";", "const", "<ISA_LIT>InstrInfo", "*", "HII", "=", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "for", "(", "const", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "if", "(", "MBB", ".", "getAlignment", "(", ")", ")", "{", "int", "ByteAlign", "=", "(", "<NUM_LIT>", "<<", "MBB", ".", "getAlignment", "(", ")", ")", "-", "<NUM_LIT>", ";", "InstOffset", "=", "(", "InstOffset", "+", "ByteAlign", ")", "&", "~", "(", "ByteAlign", ")", ";", "}", "BlockToInstOffset", "[", "&", "MBB", "]", "=", "InstOffset", ";", "for", "(", "const", "MachineInstr", "&", "MI", ":", "MBB", ")", "InstOffset", "+=", "HII", "->", "getSize", "(", "MI", ")", ";", "}", "bool", "Changed", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "InstOffset", "=", "BlockToInstOffset", "[", "&", "MBB", "]", ";", "MachineBasicBlock", "::", "iterator", "MII", "=", "MBB", ".", "begin", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MIE", "=", "MBB", ".", "end", "(", ")", ";", "while", "(", "MII", "!=", "MIE", ")", "{", "unsigned", "InstSize", "=", "HII", "->", "getSize", "(", "*", "MII", ")", ";", "if", "(", "MII", "->", "isMetaInstruction", "(", ")", ")", "{", "++", "MII", ";", "continue", ";", "}", "if", "(", "isHardwareLoop", "(", "*", "MII", ")", ")", "{", "assert", "(", "MII", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isMBB", "(", ")", "&&", "<STR_LIT>", ")", ";", "MachineBasicBlock", "*", "TargetBB", "=", "MII", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "unsigned", "Diff", "=", "AbsoluteDifference", "(", "InstOffset", ",", "BlockToInstOffset", "[", "TargetBB", "]", ")", ";", "if", "(", "Diff", ">", "MaxLoopRange", ")", "{", "useExtLoopInstr", "(", "MF", ",", "MII", ")", ";", "MII", "=", "MBB", ".", "erase", "(", "MII", ")", ";", "Changed", "=", "true", ";", "}", "else", "{", "++", "MII", ";", "}", "}", "else", "{", "++", "MII", ";"], "ground_truth": ["}"], "File": "HexagonFixupHwLoops26", "Func": "fixupLoopInstrs", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3097, "Length": 294, "Cover_Rate": 0.9671052631578947, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "TLInfo", ".", "getTargetMachine", "(", ")", ".", "getCodeModel", "(", ")", ")", "{", "case", "CodeModel", "::", "Kernel", ":", "case", "CodeModel", "::", "Small", ":", "return", "true", ";", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "AArch64Subtarget (2)1", "Func": "useSmallAddressing", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3098, "Length": 32, "Cover_Rate": 0.8205128205128205, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>Section", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "NVPTXISelLowering (2)", "Func": "anchor", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3099, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";", "if", "(", "!", "<ISA_LIT>SubTarget", "->", "isSVR4ABI", "(", ")", ")", "InsertVRSaveCode", "(", "MF", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "PPCISelDAGToDAG102", "Func": "runOnMachineFunction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3100, "Length": 24, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "vax_function_arg", "(", "cumulative_args_t", "cum", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "const_tree", "type", "ATTRIBUTE_UNUSED", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "return", "NULL_RTX", ";"], "ground_truth": ["}"], "File": "vax4", "Func": "vax_function_arg", "Target": "vax", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3101, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCAsmInfo", "*", "create<ISA_LIT>MCAsmInfo", "(", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "Triple", "&", "TT", ",", "const", "MCTargetOptions", "&", "Options", ")", "{", "MCAsmInfo", "*", "MAI", "=", "new", "<ISA_LIT>MCAsmInfo", "(", "TT", ")", ";"], "ground_truth": ["return", "MAI", ";"], "File": "M88kMCTargetDesc", "Func": "createM88kMCAsmInfo", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3102, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initialize<ISA_LIT>PostLegalizerLoweringPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "M88kPostLegalizerLowering", "Func": "M88kPostLegalizerLowering", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3103, "Length": 11, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Family", "==", "<NUM_LIT>", "||", "Family", "==", "<NUM_LIT>", ")", "{", "if", "(", "Family", "==", "<NUM_LIT>", ")", "Family", "+=", "(", "EAX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "Model", "+=", "(", "(", "EAX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "}"], "ground_truth": ["}"], "File": "X86Subtarget10", "Func": "DetectFamilyModel", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3104, "Length": 43, "Cover_Rate": 0.5443037974683544, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>Subtarget", "::", "useConstantIslands", "(", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<ISA_LIT>16ConstantIslands", "<<", "<STR_LIT>", ")", ";", "return", "<ISA_LIT>16ConstantIslands", ";"], "ground_truth": ["}"], "File": "MipsSubtarget (2)2", "Func": "useConstantIslands", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3105, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerToPredicatedOp", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "unsigned", "NewOp", ")", "const", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "assert", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "isScalableVector", "(", ")", "&&", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "isScalableVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "auto", "PredTy", "=", "VT", ".", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "<STR_LIT>", ",", "VT", ".", "getVectorElementCount", "(", ")", ")", ";", "SDValue", "Mask", "=", "getPTrue", "(", "DAG", ",", "DL", ",", "PredTy", ",", "<STR_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Operands", "=", "{", "Mask", "}", ";", "Operands", ".", "append", "(", "Op", "->", "op_begin", "(", ")", ",", "Op", "->", "op_end", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "NewOp", ",", "DL", ",", "VT", ",", "Operands", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering65", "Func": "LowerToPredicatedOp", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3106, "Length": 148, "Cover_Rate": 0.9736842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "ArgFlags", ".", "isInConsecutiveRegsLast", "(", ")", ")", "return", "true", ";", "auto", "&", "DL", "=", "State", ".", "getMachineFunction", "(", ")", ".", "getDataLayout", "(", ")", ";", "unsigned", "StackAlign", "=", "DL", ".", "getStackAlignment", "(", ")", ".", "value", "(", ")", ";", "unsigned", "Align", "=", "std", "::", "min", "(", "PendingMembers", "[", "<NUM_LIT>", "]", ".", "getExtraInfo", "(", ")", ",", "StackAlign", ")", ";", "ArrayRef", "<", "MCPhysReg", ">", "RegList", ";", "switch", "(", "LocVT", ".", "SimpleTy", ")", "{", "case", "<STR_LIT>", ":", "{", "RegList", "=", "RRegList", ";", "unsigned", "RegIdx", "=", "State", ".", "getFirstUnallocated", "(", "RegList", ")", ";", "unsigned", "RegAlign", "=", "alignTo", "(", "Align", ",", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "while", "(", "RegIdx", "%", "RegAlign", "!=", "<NUM_LIT>", "&&", "RegIdx", "<", "RegList", ".", "size", "(", ")", ")", "State", ".", "AllocateReg", "(", "RegList", "[", "RegIdx", "++", "]", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "RegList", "=", "SRegList", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "RegList", "=", "DRegList", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "RegList", "=", "QRegList", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "}", "unsigned", "RegResult", "=", "State", ".", "AllocateRegBlock", "(", "RegList", ",", "PendingMembers", ".", "size", "(", ")", ")", ";", "if", "(", "RegResult", ")", "{", "for", "(", "SmallVectorImpl", "<", "CCValAssign", ">", "::", "iterator", "It", "=", "PendingMembers", ".", "begin", "(", ")", ";", "It", "!=", "PendingMembers", ".", "end", "(", ")", ";", "++", "It", ")", "{", "It", "->", "convertToReg", "(", "RegResult", ")", ";", "State", ".", "addLoc", "(", "*", "It", ")", ";", "++", "RegResult", ";", "}", "PendingMembers", ".", "clear", "(", ")", ";", "return", "true", ";", "}", "unsigned", "Size", "=", "LocVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "if", "(", "LocVT", "==", "<STR_LIT>", "&&", "State", ".", "getNextStackOffset", "(", ")", "==", "<NUM_LIT>", ")", "{", "unsigned", "RegIdx", "=", "State", ".", "getFirstUnallocated", "(", "RegList", ")", ";", "for", "(", "auto", "&", "It", ":", "PendingMembers", ")", "{", "if", "(", "RegIdx", ">=", "RegList", ".", "size", "(", ")", ")", "It", ".", "convertToMem", "(", "State", ".", "AllocateStack", "(", "Size", ",", "Size", ")", ")", ";", "else", "It", ".", "convertToReg", "(", "State", ".", "AllocateReg", "(", "RegList", "[", "RegIdx", "++", "]", ")", ")", ";", "State", ".", "addLoc", "(", "It", ")", ";", "}", "PendingMembers", ".", "clear", "(", ")", ";", "return", "true", ";", "}", "else", "if", "(", "LocVT", "!=", "<STR_LIT>", ")", "RegList", "=", "SRegList", ";"], "ground_truth": ["for", "(", "auto", "Reg", ":", "RegList", ")", "State", ".", "AllocateReg", "(", "Reg", ")", ";"], "File": "ARMCallingConv6", "Func": "CC_ARM_AAPCS_Custom_Aggregate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3107, "Length": 384, "Cover_Rate": 0.7007299270072993, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCDisassembler", "*", "create<ISA_LIT>Disassembler", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "<ISA_LIT>Disassembler", "(", "STI", ",", "Ctx", ")", ";"], "ground_truth": ["}"], "File": "TriCoreDisassembler (2)", "Func": "createTriCoreDisassembler", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3108, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "LowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "ExpandBITCAST", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerConstantFP", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSDIV", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerUDIV", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "ARMISelLowering107", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3109, "Length": 232, "Cover_Rate": 0.3712, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetLowering", "::", "LowerAsmOperandForConstraint", "(", "SDValue", "Op", ",", "std", "::", "string", "&", "Constraint", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "Ops", ",", "SelectionDAG", "&", "DAG", ")", "const", "{"], "ground_truth": ["TargetLowering", "::", "LowerAsmOperandForConstraint", "(", "Op", ",", "Constraint", ",", "Ops", ",", "DAG", ")", ";"], "File": "P2ISelLowering", "Func": "LowerAsmOperandForConstraint", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3110, "Length": 42, "Cover_Rate": 0.9767441860465116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_m_psllq", "(", "__m64", "__m", ",", "__m64", "__count", ")", "{"], "ground_truth": ["return", "_mm_sll_si64", "(", "__m", ",", "__count", ")", ";"], "File": "mmintrin", "Func": "_m_psllq", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3111, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "It", "->", "isDebugInstr", "(", ")", ")", "{", "InstrExec", ".", "insert", "(", "&", "*", "It", ")", ";", "visitNonBranch", "(", "*", "It", ")", ";", "}", "++", "It", ";", "}", "if", "(", "It", "!=", "End", ")", "{", "visitBranchesFrom", "(", "*", "It", ")", ";", "}", "else", "{", "unsigned", "SBN", "=", "SB", "->", "getNumber", "(", ")", ";", "for", "(", "const", "MachineBasicBlock", "*", "SSB", ":", "SB", "->", "successors", "(", ")", ")", "FlowQ", ".", "push", "(", "CFGEdge", "(", "SBN", ",", "SSB", "->", "getNumber", "(", ")", ")", ")", ";", "}", "}", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "Cells", ".", "print", "(", "dbgs", "(", ")", ",", "MCE", ".", "TRI", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "for", "(", "const", "MachineBasicBlock", "&", "B", ":", "MF", ")", "{", "unsigned", "BN", "=", "B", ".", "getNumber", "(", ")", ";", "for", "(", "const", "MachineBasicBlock", "*", "SB", ":", "B", ".", "successors", "(", ")", ")", "{", "unsigned", "SN", "=", "SB", "->", "getNumber", "(", ")", ";"], "ground_truth": ["if", "(", "!", "EdgeExec", ".", "count", "(", "CFGEdge", "(", "BN", ",", "SN", ")", ")", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printMBBReference", "(", "B", ")", "<<", "<STR_LIT>", "<<", "printMBBReference", "(", "*", "SB", ")", "<<", "'\\n'", ";"], "File": "HexagonConstPropagation10", "Func": "propagate", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3112, "Length": 192, "Cover_Rate": 0.41830065359477125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getInlineAsmLength", "(", "AsmStr", ",", "*", "MF", "->", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", ")", ";", "}", "return", "MI", ".", "getDesc", "(", ")", ".", "getSize", "(", ")", ";"], "ground_truth": ["}"], "File": "ARCInstrInfo", "Func": "getInstSizeInBytes", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3113, "Length": 30, "Cover_Rate": 0.3488372093023256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "FPSI", "=", "FI", "->", "getFramePointerSaveIndex", "(", ")", ";", "if", "(", "!", "FPSI", ")", "{", "int", "FPOffset", "=", "Subtarget", ".", "getFrameLowering", "(", ")", "->", "getFramePointerSaveOffset", "(", ")", ";", "FPSI", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "CreateFixedObject", "(", "is<ISA_LIT>64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "FPOffset", ",", "true", ")", ";", "FI", "->", "setFramePointerSaveIndex", "(", "FPSI", ")", ";"], "ground_truth": ["}"], "File": "PPCISelLowering (2)7", "Func": "getFramePointerFrameIndex", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3114, "Length": 57, "Cover_Rate": 0.4634146341463415, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Neg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "VT", ",", "<STR_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Neg", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "Cmp", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";"], "File": "AArch64ISelLowering16", "Func": "LowerABS", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3115, "Length": 125, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "{", "SDValue", "N1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N0", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N1", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "<STR_LIT>", ",", "N0", ",", "N1", ")", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "SDValue", "N1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N0", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N1", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "<STR_LIT>", ",", "N0", ",", "N1", ")", ")", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "SDValue", "N1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "N1VT", "=", "N1", ".", "getValueType", "(", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N0", ")", ";", "if", "(", "!", "N1VT", ".", "bitsEq", "(", "ShiftVT", ")", ")", "{", "unsigned", "N1Opc", "=", "N1", ".", "getValueType", "(", ")", ".", "bitsLT", "(", "ShiftVT", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "N1", "=", "DAG", ".", "getNode", "(", "N1Opc", ",", "dl", ",", "ShiftVT", ",", "N1", ")", ";", "}", "SDValue", "ExpandArg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N0", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N0", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "<STR_LIT>", ",", "ExpandArg", ",", "N1", ")", ")", ";", "}", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":", "{"], "File": "SPUISelLowering1", "Func": "LowerI8Math", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3116, "Length": 303, "Cover_Rate": 0.38305941845764857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "regno", "==", "RETURN_ADDR_REGNUM", ")", "return", "true", ";", "if", "(", "TARGET_USE_GOT", "&&", "(", "regno", ")", "==", "GOT_VERSION_REGNUM", ")", "return", "true", ";", "if", "(", "cfun", "->", "machine", "->", "interrupt_handler_p", "&&", "mips_interrupt_extra_call_saved_reg_p", "(", "regno", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "mips", "Func": "mips_epilogue_uses", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3117, "Length": 42, "Cover_Rate": 0.84, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "i", "=", "<NUM_LIT>", ";", "MachineInstr", "&", "MI", "=", "*", "II", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "DebugLoc", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "bool", "FP", "=", "hasFP", "(", "MF", ")", ";", "while", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "++", "i", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "<STR_LIT>", ")", ";", "}", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getIndex", "(", ")", ";", "unsigned", "BaseRegister", "=", "FP", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "BaseRegister", ",", "false", ")", ";", "int", "Offset", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getObjectOffset", "(", "FrameIndex", ")", ";", "Offset", "+=", "MF", ".", "getFrameInfo", "(", ")", "->", "getStackSize", "(", ")", ";", "if", "(", "Offset", "<=", "<NUM_LIT>", "&&", "Offset", ">=", "-", "<NUM_LIT>", ")", "{", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "<STR_LIT>", ",", "false", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "BaseRegister", ")", ".", "addImm", "(", "Offset", ")", ";", "}", "else", "{", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "<STR_LIT>", ",", "false", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addImm", "(", "Offset", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "BaseRegister", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";"], "File": "IA64RegisterInfo", "Func": "eliminateFrameIndex", "Target": "IA64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3118, "Length": 268, "Cover_Rate": 0.8375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "__uninit", ")", ")", ";", "return", "__uninit", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve_types___arm_vuninitializedq_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3119, "Length": 14, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "getStackSlotRange", "(", "const", "TargetRegisterClass", "*", "RC", ",", "unsigned", "SubIdx", ",", "unsigned", "&", "Size", ",", "unsigned", "&", "Offset", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "Size", "=", "<NUM_LIT>", ";", "Offset", "=", "<NUM_LIT>", ";"], "ground_truth": ["return", "true", ";"], "File": "M680x0InstrInfo", "Func": "getStackSlotRange", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3120, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasSoftFloat", "(", ")", "const", "{"], "ground_truth": ["return", "HasSoftFloat", ";"], "File": "SystemZSubtarget", "Func": "hasSoftFloat", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3121, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "XformMskToBitPosU5Imm", "(", "uint32_t", "Imm", ",", "const", "SDLoc", "&", "DL", ")", "{", "int32_t", "bitPos", ";", "bitPos", "=", "Log2_32", "(", "Imm", ")", ";", "assert", "(", "bitPos", ">=", "<NUM_LIT>", "&&", "bitPos", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "return", "CurDAG", "->", "getTargetConstant", "(", "bitPos", ",", "DL", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "HexagonISelDAGToDAG45", "Func": "XformMskToBitPosU5Imm", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3122, "Length": 48, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Cond", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "ConstTrue", "=", "CurDAG", "->", "getConstant", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "-", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ";", "SDValue", "ConstFalse", "=", "CurDAG", "->", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ";", "do", "{", "SDNode", "*", "User", "=", "*", "N", "->", "use_begin", "(", ")", ";", "if", "(", "User", "->", "getNumOperands", "(", ")", "!=", "<NUM_LIT>", ")", "break", ";", "auto", "TryFold", "=", "[", "this", ",", "N", ",", "User", ",", "dl", "]", "(", "SDValue", "Val", ")", "{", "SDValue", "UserO0", "=", "User", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "UserO1", "=", "User", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "O0", "=", "UserO0", ".", "getNode", "(", ")", "==", "N", "?", "Val", ":", "UserO0", ";", "SDValue", "O1", "=", "UserO1", ".", "getNode", "(", ")", "==", "N", "?", "Val", ":", "UserO1", ";", "return", "CurDAG", "->", "FoldConstantArithmetic", "(", "User", "->", "getOpcode", "(", ")", ",", "dl", ",", "User", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "O0", ".", "getNode", "(", ")", ",", "O1", ".", "getNode", "(", ")", ")", ";"], "ground_truth": ["}", ";"], "File": "PPCISelDAGToDAG (2)2", "Func": "foldBoolExts", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3123, "Length": 175, "Cover_Rate": 0.4156769596199525, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CPUName", ".", "empty", "(", ")", ")", "CPUName", "=", "<STR_LIT>", ";", "if", "(", "TuneCPUName", ".", "empty", "(", ")", ")", "TuneCPUName", "=", "CPUName", ";", "UseHardFloat", "=", "false", ";", "UseHardFloatABI", "=", "false", ";", "HasFPUv2SingleFloat", "=", "false", ";", "HasFPUv2DoubleFloat", "=", "false", ";", "HasFPUv3SingleFloat", "=", "false", ";", "HasFPUv3DoubleFloat", "=", "false", ";", "HasBTST16", "=", "false", ";", "HasJAVA", "=", "false", ";", "HasExtendLrw", "=", "false", ";", "HasDoloop", "=", "false", ";", "HasHighRegisters", "=", "false", ";"], "ground_truth": ["HasE1", "=", "false", ";"], "File": "CSKYSubtarget2", "Func": "initializeSubtargetDependencies", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3124, "Length": 72, "Cover_Rate": 0.4897959183673469, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "uint64_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "(", "SizeVal", "/", "CapSize", ")", ";", "i", "++", ")", "{", "uint64_t", "DstOff", "=", "i", "*", "CapSize", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "ZeroCap", ",", "DAG", ".", "getMemBasePlusOffset", "(", "Dst", ",", "TypeSize", "::", "Fixed", "(", "DstOff", ")", ",", "dl", ")", ",", "DstPtrInfo", ".", "getWithOffset", "(", "DstOff", ")", ",", "Alignment", ",", "isVolatile", "?", "MachineMemOperand", "::", "MOVolatile", ":", "MachineMemOperand", "::", "MONone", ")", ";", "OutChains", ".", "push_back", "(", "Store", ")", ";", "}", "uint64_t", "Remainder", "=", "SizeVal", "%", "CapSize", ";", "SDValue", "Zero64", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "uint64_t", "Done", "=", "(", "SizeVal", "/", "CapSize", ")", "*", "CapSize", ";", "while", "(", "Remainder", ">=", "<NUM_LIT>", ")", "{", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Zero64", ",", "DAG", ".", "getMemBasePlusOffset", "(", "Dst", ",", "TypeSize", "::", "Fixed", "(", "Done", ")", ",", "dl", ")", ",", "DstPtrInfo", ".", "getWithOffset", "(", "Done", ")", ",", "Alignment", ",", "isVolatile", "?", "MachineMemOperand", "::", "MOVolatile", ":", "MachineMemOperand", "::", "MONone", ")", ";", "OutChains", ".", "push_back", "(", "Store", ")", ";", "Done", "+=", "<NUM_LIT>", ";", "Remainder", "-=", "<NUM_LIT>", ";", "}", "while", "(", "Remainder", ">", "<NUM_LIT>", ")", "{", "SDValue", "Zero", "=", "Zero64", ";", "uint64_t", "DstOff", ";", "switch", "(", "Remainder", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "Zero", "=", "Zero64", ";", "DstOff", "=", "SizeVal", "-", "<NUM_LIT>", ";", "Remainder", "-=", "<NUM_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", ";", "DstOff", "=", "SizeVal", "-", "Remainder", ";", "Remainder", "-=", "<NUM_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", ";", "DstOff", "=", "SizeVal", "-", "Remainder", ";", "Remainder", "-=", "<NUM_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", ";", "DstOff", "=", "SizeVal", "-", "Remainder", ";", "Remainder", "-=", "<NUM_LIT>", ";", "break", ";", "}", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Zero", ",", "DAG", ".", "getMemBasePlusOffset", "(", "Dst", ",", "TypeSize", "::", "Fixed", "(", "DstOff", ")", ",", "dl", ")", ",", "DstPtrInfo", ".", "getWithOffset", "(", "DstOff", ")", ",", "Alignment", ",", "isVolatile", "?", "MachineMemOperand", "::", "MOVolatile", ":", "MachineMemOperand", "::", "MONone", ")", ";", "OutChains", ".", "push_back", "(", "Store", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "OutChains", ")", ";", "}"], "ground_truth": ["}"], "File": "MipsSelectionDAGInfo3", "Func": "EmitTargetCodeForMemset", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3125, "Length": 403, "Cover_Rate": 0.6468699839486356, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emitSled", "(", "MI", ",", "SledKind", "::", "FUNCTION_EXIT", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmPrinter1", "Func": "LowerPATCHABLE_FUNCTION_EXIT", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3126, "Length": 10, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "op_chain", "=", "regrename_chain_from_id", "(", "info", "->", "op_info", "[", "i", "]", ".", "heads", "[", "<NUM_LIT>", "]", "->", "id", ")", ";", "involved_chains", ".", "safe_push", "(", "op_chain", ")", ";", "tmp_mask", "&=", "~", "(", "<NUM_LIT>", "<<", "i", ")", ";", "}", "if", "(", "involved_chains", ".", "length", "(", ")", ">", "<NUM_LIT>", ")", "goto", "out_fail", ";", "this_head", "=", "involved_chains", "[", "<NUM_LIT>", "]", ";", "if", "(", "this_head", "->", "cannot_rename", ")", "goto", "out_fail", ";", "for", "(", "chain", "=", "this_head", "->", "first", ";", "chain", ";", "chain", "=", "chain", "->", "next_use", ")", "{", "unsigned", "int", "mask1", ",", "mask2", ",", "mask_changed", ";", "int", "count", ",", "side1", ",", "side2", ",", "req1", ",", "req2", ";", "insn_rr_info", "*", "this_rr", "=", "&", "insn_rr", "[", "INSN_UID", "(", "chain", "->", "insn", ")", "]", ";", "count", "=", "get_unit_reqs", "(", "chain", "->", "insn", ",", "&", "req1", ",", "&", "side1", ",", "&", "req2", ",", "&", "side2", ")", ";", "if", "(", "count", "==", "<NUM_LIT>", ")", "goto", "out_fail", ";", "if", "(", "!", "get_unit_operand_masks", "(", "chain", "->", "insn", ",", "&", "mask1", ",", "&", "mask2", ")", ")", "goto", "out_fail", ";", "extract_insn", "(", "chain", "->", "insn", ")", ";", "mask_changed", "=", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "recog_data", ".", "n_operands", ";", "i", "++", ")", "{", "int", "j", ";", "int", "n_this_op", "=", "this_rr", "->", "op_info", "[", "i", "]", ".", "n_chains", ";", "for", "(", "j", "=", "<NUM_LIT>", ";", "j", "<", "n_this_op", ";", "j", "++", ")", "{"], "ground_truth": ["du_head_p", "other", "=", "this_rr", "->", "op_info", "[", "i", "]", ".", "heads", "[", "j", "]", ";"], "File": "c6x3", "Func": "try_rename_operands", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 3127, "Length": 236, "Cover_Rate": 0.4054982817869416, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TT", ".", "isOSBinFormatELF", "(", ")", ")", "return", "llvm", "::", "make_unique", "<", "<ISA_LIT>ELFTargetObjectFile", ">", "(", ")", ";", "if", "(", "TT", ".", "isKnownWindowsMSVCEnvironment", "(", ")", "||", "TT", ".", "isWindowsCoreCLREnvironment", "(", ")", ")", "return", "llvm", "::", "make_unique", "<", "<ISA_LIT>WindowsTargetObjectFile", ">", "(", ")", ";"], "ground_truth": ["if", "(", "TT", ".", "isOSBinFormatCOFF", "(", ")", ")", "return", "llvm", "::", "make_unique", "<", "TargetLoweringObjectFileCOFF", ">", "(", ")", ";"], "File": "X86TargetMachine18", "Func": "createTLOF", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3128, "Length": 60, "Cover_Rate": 0.31746031746031744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Val", "==", "DoubleToBits", "(", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "Val", "==", "DoubleToBits", "(", "-", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "Val", "==", "DoubleToBits", "(", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "Val", "==", "DoubleToBits", "(", "-", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "Val", "==", "DoubleToBits", "(", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";"], "File": "SIMCCodeEmitter12", "Func": "getLit64Encoding", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3129, "Length": 62, "Cover_Rate": 0.45925925925925926, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{"], "ground_truth": ["}"], "File": "VideocoreFrameLowering", "Func": "emitEpilogue", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3130, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "int", "VOP3Idx", "[", "<NUM_LIT>", "]", "=", "{", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "src0", ")", ",", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "src1", ")", ",", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "src2", ")", "}", ";", "int", "ConstantBusLimit", "=", "ST", ".", "getConstantBusLimit", "(", "Opc", ")", ";", "int", "LiteralLimit", "=", "ST", ".", "hasVOP3Literal", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "SmallDenseSet", "<", "unsigned", ">", "SGPRsUsed", ";", "unsigned", "SGPRReg", "=", "findUsedSGPR", "(", "MI", ",", "VOP3Idx", ")", ";", "if", "(", "SGPRReg", "!=", "<STR_LIT>", ")", "{", "SGPRsUsed", ".", "insert", "(", "SGPRReg", ")", ";", "--", "ConstantBusLimit", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "int", "Idx", "=", "VOP3Idx", "[", "i", "]", ";", "if", "(", "Idx", "==", "-", "<NUM_LIT>", ")", "break", ";", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "Idx", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "{", "if", "(", "!", "isLiteralConstantLike", "(", "MO", ",", "get", "(", "Opc", ")", ".", "OpInfo", "[", "Idx", "]", ")", ")", "continue", ";", "if", "(", "LiteralLimit", ">", "<NUM_LIT>", "&&", "ConstantBusLimit", ">", "<NUM_LIT>", ")", "{", "--", "LiteralLimit", ";", "--", "ConstantBusLimit", ";", "continue", ";", "}", "--", "LiteralLimit", ";", "--", "ConstantBusLimit", ";", "legalizeOpWithMove", "(", "MI", ",", "Idx", ")", ";"], "ground_truth": ["continue", ";"], "File": "SIInstrInfo91", "Func": "legalizeOperandsVOP3", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3131, "Length": 209, "Cover_Rate": 0.6785714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "PerformMulCombine", "(", "N", ",", "DAG", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "PerformShiftCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformAndCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformOrCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformXorCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformLOADCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformSTORECombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformSINT_TO_FPCombine", "(", "N", ",", "DAG", ",", "this", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformFADDCombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformFSUBCombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "PerformFORCombine", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "PerformFMinFMaxCombine", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformFANDCombine", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformFANDNCombine", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformBTCombine", "(", "N", ",", "DAG", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformVZEXT_MOVLCombine", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "PerformZExtCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformSExtCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformSIGN_EXTEND_INREGCombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "PerformTruncateCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";"], "File": "X86ISelLowering (2)2", "Func": "PerformDAGCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3132, "Length": 281, "Cover_Rate": 0.443217665615142, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512", ")", "__builtin_ia32_cvtdq2ps512_mask", "(", "(", "__v16si", ")", "__A", ",", "(", "__v16sf", ")", "__W", ",", "(", "__mmask16", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_mask_cvtepi32_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3133, "Length": 25, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CommentString", "=", "<STR_LIT>", ";", "GlobalPrefix", "=", "<STR_LIT>", ";", "PrivateGlobalPrefix", "=", "<STR_LIT>", ";", "WeakRefDirective", "=", "<STR_LIT>", ";", "UsesELFSectionDirectiveForBSS", "=", "true", ";", "SupportsDebugInformation", "=", "true", ";", "PCSymbol", "=", "<STR_LIT>", ";"], "ground_truth": ["HasLEB128", "=", "true", ";"], "File": "PPCMCAsmInfo45", "Func": "PPCLinuxMCAsmInfo", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3134, "Length": 32, "Cover_Rate": 0.367816091954023, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "set_optab_libfunc", "(", "udiv_optab", ",", "HImode", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["set_optab_libfunc", "(", "smod_optab", ",", "HImode", ",", "<STR_LIT>", ")", ";"], "File": "h8300", "Func": "h8300_init_libfuncs", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3135, "Length": 18, "Cover_Rate": 0.33962264150943394, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "auto", "*", "RegInfo", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "return", "MFI", "->", "isFrameAddressTaken", "(", ")", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "MFI", "->", "hasStackMap", "(", ")", "||", "MFI", "->", "hasPatchPoint", "(", ")", "||", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyFrameLowering21", "Func": "hasFP", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3136, "Length": 51, "Cover_Rate": 0.6891891891891891, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "m68k_legitimate_constant_p", "(", "machine_mode", "mode", ",", "rtx", "x", ")", "{", "return", "mode", "!=", "XFmode", "&&", "!", "m68k_illegitimate_symbolic_constant_p", "(", "x", ")", ";"], "ground_truth": ["}"], "File": "m68k", "Func": "m68k_legitimate_constant_p", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3137, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "TSInfo", ";"], "ground_truth": ["}"], "File": "BPFSubtarget10", "Func": "getSelectionDAGInfo", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3138, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCInstLower", "MCInstLowering", "(", "OutContext", ",", "*", "this", ")", ";", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "Lower", "(", "MI", ",", "TmpInst", ")", ";"], "ground_truth": ["EmitToStreamer", "(", "*", "OutStreamer", ",", "TmpInst", ")", ";"], "File": "MSP430AsmPrinter (2)", "Func": "EmitInstruction", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3139, "Length": 29, "Cover_Rate": 0.7073170731707317, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "mmix_local_regno", "(", "int", "regno", ")", "{", "return", "regno", "<=", "MMIX_LAST_STACK_REGISTER_REGNUM", "&&", "!", "call_used_regs", "[", "regno", "]", ";"], "ground_truth": ["}"], "File": "mmix3", "Func": "mmix_local_regno", "Target": "mmix", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3140, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Tmp1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "SrcVT", "=", "Tmp1", ".", "getValueType", "(", ")", ";", "SDValue", "AbsVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Tmp0", ")", ";"], "ground_truth": ["SDValue", "Cmp", "=", "getVFPCmp", "(", "Tmp1", ",", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "SrcVT", ")", ",", "DAG", ",", "dl", ")", ";"], "File": "ARMISelLowering109", "Func": "LowerFCOPYSIGN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3141, "Length": 74, "Cover_Rate": 0.4774193548387097, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Cond", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Cond", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Cond", "=", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Cond", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "!", "Cond", ".", "hasOneUse", "(", ")", ")", "return", "false", ";", "MVT", "VT", "=", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "true", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "auto", "ST", "=", "static_cast", "<", "const", "<ISA_LIT>Subtarget", "*", ">", "(", "Subtarget", ")", ";", "<STR_LIT>", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "return", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", ")", "&&", "ST", "->", "hasScalarCompareEq64", "(", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG107", "Func": "isCBranchSCC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3142, "Length": 134, "Cover_Rate": 0.7243243243243244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "needsLowering", "&&", "Addr", ".", "BaseType", "==", "Address", "::", "FrameIndexBase", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "unsigned", "Opc", "=", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addFrameIndex", "(", "Addr", ".", "Base", ".", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "Addr", ".", "Base", ".", "Reg", "=", "ResultReg", ";", "Addr", ".", "BaseType", "=", "Address", "::", "RegBase", ";", "}", "if", "(", "needsLowering", ")", "{", "Addr", ".", "Base", ".", "Reg", "=", "fastEmit_ri_", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Addr", ".", "Base", ".", "Reg", ",", "false", ",", "Addr", ".", "Offset", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["Addr", ".", "Offset", "=", "<NUM_LIT>", ";"], "File": "ARMFastISel (2)2", "Func": "ARMSimplifyAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3143, "Length": 139, "Cover_Rate": 0.4440894568690096, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<ISA_LIT>SubTarget", ".", "isSVR4ABI", "(", ")", "&&", "!", "<ISA_LIT>SubTarget", ".", "is<ISA_LIT>64", "(", ")", ")", "{", "return", "LowerCall_SVR4", "(", "Chain", ",", "Callee", ",", "CallConv", ",", "isVarArg", ",", "isTailCall", ",", "Outs", ",", "OutVals", ",", "Ins", ",", "dl", ",", "DAG", ",", "InVals", ")", ";", "}", "else", "{"], "ground_truth": ["return", "LowerCall_Darwin", "(", "Chain", ",", "Callee", ",", "CallConv", ",", "isVarArg", ",", "isTailCall", ",", "Outs", ",", "OutVals", ",", "Ins", ",", "dl", ",", "DAG", ",", "InVals", ")", ";"], "File": "PPCISelLowering54", "Func": "LowerCall", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3144, "Length": 71, "Cover_Rate": 0.44654088050314467, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ";", "if", "(", "!", "I", ")", "return", "false", ";", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Add", ":", "if", "(", "Match", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "||", "(", "Match", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ")", "return", "true", ";", "break", ";", "case", "Instruction", "::", "Mul", ":", "{", "Value", "*", "Op0", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "Op1", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "IsExtendingLoad", "<", "SExtInst", ",", "<NUM_LIT>", ">", "(", "Op0", ")", "&&", "IsExtendingLoad", "<", "SExtInst", ",", "<NUM_LIT>", ">", "(", "Op1", ")", ")", "{", "ValueList", "LHS", "=", "{", "cast", "<", "SExtInst", ">", "(", "Op0", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op0", "}", ";", "ValueList", "RHS", "=", "{", "cast", "<", "SExtInst", ">", "(", "Op1", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op1", "}", ";", "Candidates", ".", "push_back", "(", "make_unique", "<", "BinOpChain", ">", "(", "I", ",", "LHS", ",", "RHS", ")", ")", ";", "}", "return", "false", ";", "}", "case", "Instruction", "::", "SExt", ":", "return", "Match", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "return", "false", ";", "}", ";"], "ground_truth": ["while", "(", "Match", "(", "Acc", ")", ")", ";"], "File": "ARMParallelDSP4", "Func": "MatchParallelMACSequences", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3145, "Length": 206, "Cover_Rate": 0.7202797202797203, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "RI", "=", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", "&&", "MFI", "->", "hasCalls", "(", ")", ")", "return", "true", ";"], "ground_truth": ["return", "(", "RI", "->", "needsStackRealignment", "(", "MF", ")", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "MFI", "->", "isFrameAddressTaken", "(", ")", ")", ";"], "File": "AArch64FrameLowering1", "Func": "hasFP", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3146, "Length": 84, "Cover_Rate": 0.9882352941176471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>CallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "unsigned", "VReg", ")", "const", "{", "if", "(", "Val", ")", "return", "false", ";"], "ground_truth": ["MIRBuilder", ".", "buildInstr", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "File": "X86CallLowering4", "Func": "lowerReturn", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3147, "Length": 38, "Cover_Rate": 0.8636363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NumOpsAdded", "=", "<NUM_LIT>", ";", "}", "else", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "<STR_LIT>", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "<STR_LIT>", "AddrOpcode", "=", "getUBit", "(", "insn", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "<STR_LIT>", "ShOp", "=", "getShiftOpcForBits", "(", "slice", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "unsigned", "ShImm", "=", "slice", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "getImmShiftSE", "(", "ShOp", ",", "ShImm", ")", ";"], "ground_truth": ["MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<STR_LIT>", "(", "AddrOpcode", ",", "ShImm", ",", "ShOp", ")", ")", ")", ";"], "File": "ARMDisassemblerCore", "Func": "DisassemblePreLoadFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3148, "Length": 94, "Cover_Rate": 0.4051724137931034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "STI", ".", "getInstrInfo", "(", ")", ";", "unsigned", "PC", ";", "if", "(", "STI", ".", "isPICStyleGOT", "(", ")", ")", "PC", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "else", "PC", "=", "GlobalBaseReg", ";", "if", "(", "STI", ".", "is64Bit", "(", ")", ")", "{", "if", "(", "TM", "->", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Medium", ")", "{", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "PC", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "TM", "->", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", ")", "{", "Register", "PBReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "Register", "GOTReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "PBReg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addSym", "(", "MF", ".", "getPICBaseSymbol", "(", ")", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "std", "::", "prev", "(", "MBBI", ")", "->", "setPreInstrSymbol", "(", "MF", ",", "MF", ".", "getPICBaseSymbol", "(", ")", ")", ";", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "GOTReg", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "PC", ")", ".", "addReg", "(", "PBReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "GOTReg", ",", "RegState", "::", "Kill", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "else", "{", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "PC", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "if", "(", "STI", ".", "isPICStyleGOT", "(", ")", ")", "{", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "GlobalBaseReg", ")", ".", "addReg", "(", "PC", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "X86InstrInfo106", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3149, "Length": 345, "Cover_Rate": 0.6497175141242938, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DarwinDirective", "=", "<STR_LIT>", ";", "HasMFOCRF", "=", "false", ";", "Has64BitSupport", "=", "false", ";", "Use64BitRegs", "=", "false", ";", "UseCRBits", "=", "false", ";", "UseSoftFloat", "=", "false", ";", "HasAltivec", "=", "false", ";", "HasSPE", "=", "false", ";", "HasQPX", "=", "false", ";", "HasVSX", "=", "false", ";", "HasP8Vector", "=", "false", ";", "HasP8Altivec", "=", "false", ";", "HasP8Crypto", "=", "false", ";", "HasP9Vector", "=", "false", ";", "HasP9Altivec", "=", "false", ";", "HasFCPSGN", "=", "false", ";", "HasFSQRT", "=", "false", ";", "HasFRE", "=", "false", ";", "HasFRES", "=", "false", ";", "HasFRSQRTE", "=", "false", ";", "HasFRSQRTES", "=", "false", ";", "HasRecipPrec", "=", "false", ";", "HasSTFIWX", "=", "false", ";", "HasLFIWAX", "=", "false", ";", "HasFPRND", "=", "false", ";", "HasFPCVT", "=", "false", ";", "HasISEL", "=", "false", ";", "HasBPERMD", "=", "false", ";", "HasExtDiv", "=", "false", ";", "HasCMPB", "=", "false", ";", "HasLDBRX", "=", "false", ";", "IsBookE", "=", "false", ";", "HasOnlyMSYNC", "=", "false", ";", "Is<ISA_LIT>4xx", "=", "false", ";", "Is<ISA_LIT>6xx", "=", "false", ";", "IsE500", "=", "false", ";", "FeatureMFTB", "=", "false", ";", "DeprecatedDST", "=", "false", ";"], "ground_truth": ["HasLazyResolverStubs", "=", "false", ";"], "File": "PPCSubtarget44", "Func": "initializeEnvironment", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3150, "Length": 156, "Cover_Rate": 0.7428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RelaxAll", ")", "S", "->", "getAssembler", "(", ")", ".", "setRelaxAll", "(", "true", ")", ";", "S", "->", "EmitBundleAlignMode", "(", "Log2", "(", "MIPS_NACL_BUNDLE_ALIGN", ")", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "MipsNaClELFStreamer18", "Func": "createMipsNaClELFStreamer", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3151, "Length": 29, "Cover_Rate": 0.3020833333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCExpr", "::", "VariantKind", "<ISA_LIT>MCExpr", "::", "getVariantKindForName", "(", "StringRef", "name", ")", "{"], "ground_truth": ["return", "StringSwitch", "<", "<ISA_LIT>MCExpr", "::", "VariantKind", ">", "(", "name", ")", ".", "Case", "(", "<STR_LIT>", ",", "VK_<ISA_LIT>_LO", ")", ".", "Case", "(", "<STR_LIT>", ",", "VK_<ISA_LIT>_HI", ")", ".", "Case", "(", "<STR_LIT>", ",", "VK_<ISA_LIT>_PCREL_HI", ")", ".", "Default", "(", "VK_<ISA_LIT>_Invalid", ")", ";"], "File": "RISCVMCExpr", "Func": "getVariantKindForName", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3152, "Length": 48, "Cover_Rate": 0.9795918367346939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "FrameReg", "=", "getFrameRegister", "(", "MF", ")", ";", "int64_t", "Offset", ";", "Offset", "=", "SPOffset", "+", "(", "int64_t", ")", "StackSize", ";", "Offset", "+=", "MI", ".", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "Offset", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ")", ";", "MI", ".", "getOperand", "(", "OpNo", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";"], "ground_truth": ["MI", ".", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";"], "File": "Mips16RegisterInfo23", "Func": "eliminateFI", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3153, "Length": 78, "Cover_Rate": 0.3406113537117904, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "DNum", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", "-", "<STR_LIT>", ";", "if", "(", "DNum", ">=", "<NUM_LIT>", ")", "continue", ";", "int", "FI", "=", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ";", "MFI", ".", "setObjectAlignment", "(", "FI", ",", "DNum", "%", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "DNum", "==", "<NUM_LIT>", ")", "MFI", ".", "setObjectAlignment", "(", "FI", ",", "MFI", ".", "getMaxAlignment", "(", ")", ")", ";", "}", "bool", "isThumb", "=", "AFI", "->", "isThumbFunction", "(", ")", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "<STR_LIT>", ")", ";", "AFI", "->", "setShouldRestoreSPFromFP", "(", "true", ")", ";", "unsigned", "Opc", "=", "isThumb", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", "*", "NumAlignedDPRCS2Regs", ")", ")", ")", ";", "unsigned", "MaxAlign", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getMaxAlignment", "(", ")", ";", "emitAligningInstructions", "(", "MF", ",", "AFI", ",", "TII", ",", "MBB", ",", "MI", ",", "DL", ",", "<STR_LIT>", ",", "MaxAlign", ",", "true", ")", ";"], "ground_truth": ["Opc", "=", "isThumb", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "ARMFrameLowering13", "Func": "emitAlignedDPRCS2Spills", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3154, "Length": 218, "Cover_Rate": 0.3002754820936639, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "In", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Idx", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "IdxVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "Idx", ")", "->", "getZExtValue", "(", ")", ";", "MVT", "ResVT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "MVT", "InVT", "=", "In", ".", "getSimpleValueType", "(", ")", ";"], "ground_truth": ["if", "(", "Subtarget", "->", "hasFp256", "(", ")", ")", "{"], "File": "X86ISelLowering (2)", "Func": "LowerEXTRACT_SUBVECTOR", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3155, "Length": 68, "Cover_Rate": 0.3953488372093023, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", ")", "{", "default", ":", "return", "MatchOperand_NoMatch", ";", "case", "AsmToken", "::", "Identifier", ":", "StringRef", "Name", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";", "MCRegister", "RegNo", ";", "matchRegisterNameHelper", "(", "isRV32E", "(", ")", ",", "RegNo", ",", "Name", ")", ";", "if", "(", "RegNo", "==", "<STR_LIT>", ")", "return", "MatchOperand_NoMatch", ";", "SMLoc", "S", "=", "getLoc", "(", ")", ";", "SMLoc", "E", "=", "SMLoc", "::", "getFromPointer", "(", "S", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["getLexer", "(", ")", ".", "Lex", "(", ")", ";"], "File": "RISCVAsmParser (2)", "Func": "parseGPRAsFPR", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3156, "Length": 90, "Cover_Rate": 0.6474820143884892, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "isConstantLoad", "(", "const", "MemSDNode", "*", "N", ",", "int", "CbId", ")", "const", "{"], "ground_truth": ["if", "(", "!", "N", "->", "readMem", "(", ")", ")", "return", "false", ";"], "File": "AMDGPUISelDAGToDAG10", "Func": "isConstantLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3157, "Length": 27, "Cover_Rate": 0.391304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "sh2a_function_vector_p", "(", "tree", "func", ")", "{"], "ground_truth": ["if", "(", "TREE_CODE", "(", "func", ")", "!=", "FUNCTION_DECL", ")", "return", "false", ";"], "File": "sh6", "Func": "sh2a_function_vector_p", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3158, "Length": 19, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__res", ".", "as_int", "[", "<NUM_LIT>", "]", "=", "__i", ";"], "ground_truth": ["__res", ".", "as_int", "[", "<NUM_LIT>", "]", "=", "__i", ";"], "File": "mmintrin2", "Func": "_mm_set1_pi32", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3159, "Length": 18, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "N", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "VT", "==", "<STR_LIT>", ")", "{", "SDValue", "Index", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDNode", "*", "Extract", "=", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "DL", ",", "VT", ",", "N", ",", "Index", ")", ";", "return", "SDValue", "(", "Extract", ",", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["assert", "(", "N", ".", "getValueType", "(", ")", "==", "VT", "&&", "<STR_LIT>", ")", ";"], "File": "SystemZISelDAGToDAG15", "Func": "convertTo", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3160, "Length": 70, "Cover_Rate": 0.41916167664670656, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "IsAccVgprReadFn", "=", "[", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "}", ";", "for", "(", "const", "MachineOperand", "&", "Op", ":", "MI", "->", "explicit_uses", "(", ")", ")", "{", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "!", "TRI", ".", "isVGPR", "(", "MF", ".", "getRegInfo", "(", ")", ",", "Op", ".", "getReg", "(", ")", ")", ")", "continue", ";", "Register", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "const", "int", "AccVgprReadLdStWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "VALUWriteAccVgprRdWrLdStDepVALUWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "MaxWaitStates", "=", "<NUM_LIT>", ";"], "ground_truth": ["int", "WaitStatesNeededForUse", "=", "AccVgprReadLdStWaitStates", "-", "getWaitStatesSinceDef", "(", "Reg", ",", "IsAccVgprReadFn", ",", "MaxWaitStates", ")", ";"], "File": "GCNHazardRecognizer3", "Func": "checkMAILdStHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3161, "Length": 106, "Cover_Rate": 0.38545454545454544, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isTargetShuffleEquivalent", "(", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "{", "Shuffle", "=", "<STR_LIT>", ";", "ShuffleVT", "=", "<STR_LIT>", ";", "return", "true", ";", "}", "if", "(", "isTargetShuffleEquivalent", "(", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "{", "Shuffle", "=", "<STR_LIT>", ";", "ShuffleVT", "=", "<STR_LIT>", ";", "return", "true", ";", "}", "}", "if", "(", "MaskVT", ".", "is256BitVector", "(", ")", "&&", "FloatDomain", ")", "{", "assert", "(", "Subtarget", ".", "hasAVX", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "isTargetShuffleEquivalent", "(", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "{", "Shuffle", "=", "<STR_LIT>", ";", "ShuffleVT", "=", "<STR_LIT>", ";", "return", "true", ";", "}", "if", "(", "isTargetShuffleEquivalent", "(", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "{", "Shuffle", "=", "<STR_LIT>", ";", "ShuffleVT", "=", "<STR_LIT>", ";", "return", "true", ";", "}", "if", "(", "isTargetShuffleEquivalent", "(", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "{", "Shuffle", "=", "<STR_LIT>", ";", "ShuffleVT", "=", "<STR_LIT>", ";", "return", "true", ";", "}", "}", "if", "(", "MaskVT", ".", "is512BitVector", "(", ")", "&&", "FloatDomain", ")", "{", "assert", "(", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "isTargetShuffleEquivalent", "(", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "{", "Shuffle", "=", "<STR_LIT>", ";", "ShuffleVT", "=", "<STR_LIT>", ";", "return", "true", ";", "}", "if", "(", "isTargetShuffleEquivalent", "(", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "{", "Shuffle", "=", "<STR_LIT>", ";", "ShuffleVT", "=", "<STR_LIT>", ";", "return", "true", ";", "}"], "ground_truth": ["if", "(", "isTargetShuffleEquivalent", "(", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "{"], "File": "X86ISelLowering110", "Func": "matchUnaryVectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3162, "Length": 346, "Cover_Rate": 0.5884353741496599, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>Disassembler", ")", ";", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "getThe<ISA_LIT>leTarget", "(", ")", ",", "create<ISA_LIT>Disassembler", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCDisassembler", "(", "getThe<ISA_LIT>beTarget", "(", ")", ",", "create<ISA_LIT>Disassembler", ")", ";"], "File": "BPFDisassembler11", "Func": "LLVMInitializeBPFDisassembler", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3163, "Length": 33, "Cover_Rate": 0.825, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "adds3_6ImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "HexagonAsmParser1", "Func": "adds3_6ImmOperands", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3164, "Length": 21, "Cover_Rate": 0.3387096774193548, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "uint64_t", "Flags", "=", "MCID", ".", "TSFlags", ";", "return", "(", "Flags", "&", "<STR_LIT>", ")", "!=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops", "Func": "producesDoubleWidthResult", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3165, "Length": 28, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmlaq_lane_u16", "(", "uint16x8_t", "__a", ",", "uint16x8_t", "__b", ",", "uint16x4_t", "__c", ",", "const", "int", "__d", ")", "{"], "ground_truth": ["return", "(", "uint16x8_t", ")", "__builtin_neon_vmla_lanev8hi", "(", "(", "int16x8_t", ")", "__a", ",", "(", "int16x8_t", ")", "__b", ",", "(", "int16x4_t", ")", "__c", ",", "__d", ")", ";"], "File": "arm", "Func": "neon_vmlaq_lane_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3166, "Length": 40, "Cover_Rate": 0.975609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmul_n_u32", "(", "uint32x2_t", "a", ",", "uint32_t", "b", ")", "{", "uint32x2_t", "result", ";"], "ground_truth": ["__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ":", ")", ";"], "File": "arm", "Func": "neon2_vmul_n_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3167, "Length": 33, "Cover_Rate": 0.8918918918918919, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ComplexRendererFns", "selectArithShiftedRegister", "(", "MachineOperand", "&", "Root", ")", "const", "{"], "ground_truth": ["return", "selectShiftedRegister", "(", "Root", ")", ";"], "File": "AArch64InstructionSelector (2)", "Func": "selectArithShiftedRegister", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3168, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CMPTermImag8_match", "(", "Register", "&", "LHS", ",", "Register", "&", "RHS", ",", "Register", "&", "Flag", ")", ":", "Cmp_match", "(", "LHS", ",", "Flag", ")", ",", "RHS", "(", "RHS", ")", "{"], "ground_truth": ["}"], "File": "MOSInstructionSelector", "Func": "CMPTermImag8_match", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3169, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "PredEdge", "->", "isWeak", "(", ")", ")", "{", "--", "PredSU", "->", "WeakSuccsLeft", ";", "return", ";", "}", "if", "(", "PredSU", "->", "NumSuccsLeft", "==", "<NUM_LIT>", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "PredSU", "->", "dump", "(", "this", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "llvm_unreachable", "(", "<NUM_LIT>", ")", ";", "}", "--", "PredSU", "->", "NumSuccsLeft", ";", "if", "(", "PredSU", "->", "NumSuccsLeft", "==", "<NUM_LIT>", "&&", "PredSU", "!=", "&", "EntrySU", ")", "SchedImpl", "->", "releaseBottomNode", "(", "PredSU", ")", ";"], "ground_truth": ["}"], "File": "PatmosPostRAScheduler", "Func": "releasePred", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 3170, "Length": 77, "Cover_Rate": 0.7623762376237624, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "AMDGPUFrameLowering", "::", "getStackWidth", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AMDGPUFrameLowering", "Func": "getStackWidth", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3171, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Parser", ".", "eatToEndOfStatement", "(", ")", ";"], "ground_truth": ["return", "Error", "(", "Loc", ",", "ErrorMsg", ")", ";"], "File": "FISCAsmParser", "Func": "reportParseError", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3172, "Length": 14, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "useSmallSection", "(", ")", "const", "{"], "ground_truth": ["return", "UseSmallSection", ";"], "File": "M680x0Subtarget", "Func": "useSmallSection", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3173, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>RegisterSema", "::", "updateEFLAGS", "(", "Value", "*", "Def", ")", "{", "LastEFLAGSChangingDef", "=", "<NUM_LIT>", ";", "getReg", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["LastEFLAGSChangingDef", "=", "Def", ";"], "File": "X86RegisterSema", "Func": "updateEFLAGS", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3174, "Length": 23, "Cover_Rate": 0.7666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_veorq_uv16qi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_veorq_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3175, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ev32", "=", "__ev_create_s64", "(", "a", ")", ";"], "ground_truth": ["__ev_mra", "(", "ev32", ")", ";"], "File": "spe", "Func": "__ev_set_acc_s64", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3176, "Length": 12, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Offset", "=", "N", "->", "getOffset", "(", ")", ";", "MVT", "XLenVT", "=", "<STR_LIT>", ";", "const", "GlobalValue", "*", "GV", "=", "N", "->", "getGlobal", "(", ")", ";"], "ground_truth": ["bool", "IsLocal", "=", "getTargetMachine", "(", ")", ".", "shouldAssumeDSOLocal", "(", "*", "GV", "->", "getParent", "(", ")", ",", "GV", ")", ";"], "File": "TL45ISelLowering", "Func": "lowerGlobalAddress", "Target": "TL45", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3177, "Length": 44, "Cover_Rate": 0.3235294117647059, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_loaddqudi512_mask", "(", "(", "const", "long", "long", "*", ")", "__P", ",", "(", "__v8di", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_mask_loadu_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3178, "Length": 26, "Cover_Rate": 0.49056603773584906, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Value", ".", "isAbsolute", "(", ")", ")", "{"], "ground_truth": ["Result", "=", "evaluateAsInt64", "(", "Value", ".", "getConstant", "(", ")", ")", ";"], "File": "GBZ80MCExpr", "Func": "evaluateAsConstant", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3179, "Length": 20, "Cover_Rate": 0.30303030303030304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "<ISA_LIT>TTIImpl", "::", "getShuffleCost", "(", "TTI", "::", "ShuffleKind", "Kind", ",", "Type", "*", "Tp", ",", "int", "Index", ",", "Type", "*", "SubTp", ")", "{", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Tp", ")", ";"], "ground_truth": ["return", "vectorCostAdjustment", "(", "LT", ".", "first", ",", "Instruction", "::", "ShuffleVector", ",", "Tp", ",", "nullptr", ")", ";"], "File": "PPCTargetTransformInfo10", "Func": "getShuffleCost", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3180, "Length": 57, "Cover_Rate": 0.9827586206896551, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "use64BitAddresses", "(", ")", "const", "{"], "ground_truth": ["return", "Use64BitAddresses", ";"], "File": "PTXSubtarget3", "Func": "use64BitAddresses", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3181, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "IR", ".", "first", ".", "Wdh", "==", "<NUM_LIT>", "&&", "(", "IR", ".", "first", ".", "Off", "==", "<NUM_LIT>", "||", "IR", ".", "first", ".", "Off", "==", "<NUM_LIT>", ")", ";", "}", ";", "auto", "End", "=", "llvm", "::", "remove_if", "(", "LL", ",", "IsCopy", ")", ";"], "ground_truth": ["if", "(", "End", "!=", "LL", ".", "end", "(", ")", ")", "LL", ".", "erase", "(", "End", ",", "LL", ".", "end", "(", ")", ")", ";"], "File": "HexagonGenInsert11", "Func": "pruneRegCopies", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3182, "Length": 64, "Cover_Rate": 0.5378151260504201, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "Reloc", "::", "Model", "RM", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "RM", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "DataLayout", "(", "<STR_LIT>", "<STR_LIT>", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ")", "{"], "ground_truth": ["}"], "File": "SystemZTargetMachine1", "Func": "SystemZTargetMachine", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3183, "Length": 76, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "FrameBaseLocal", "!=", "-", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "FrameBaseLocal", ";"], "File": "WebAssemblyMachineFunctionInfo1", "Func": "getFrameBaseLocal", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3184, "Length": 13, "Cover_Rate": 0.65, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "parseDirectiveAttribute", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "CSKYAsmParser1", "Func": "ParseDirective", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3185, "Length": 15, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "Options", ".", "setMacro", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "Cpu0AsmParser", "Func": "parseSetMacroDirective", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3186, "Length": 17, "Cover_Rate": 0.3269230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "enum", "loongarch_symbol_type", "loongarch_classify_symbol", "(", "const_rtx", "x", ")", "{"], "ground_truth": ["if", "(", "LABEL_REF_P", "(", "x", ")", ")", "return", "SYMBOL_GOT_DISP", ";"], "File": "loongarch", "Func": "loongarch_classify_symbol", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3187, "Length": 19, "Cover_Rate": 0.37254901960784315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "IsStackChange", "(", "MachineInstr", "&", "MI", ")", "{", "return", "MI", ".", "modifiesRegister", "(", "<STR_LIT>", ",", "NULL", ")", "||", "MI", ".", "modifiesRegister", "(", "<STR_LIT>", ",", "NULL", ")", ";"], "ground_truth": ["}"], "File": "X86NaClRewritePass1", "Func": "IsStackChange", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3188, "Length": 29, "Cover_Rate": 0.8787878787878788, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "imm", ")", ")", "CmpOpc", "=", "CmpiOpc", ";", "else", "if", "(", "(", "!", "ImmSigned", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "imm", ")", ")", "||", "(", "ImmSigned", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "imm", ")", ")", ")", "CmpOpc", "=", "CmpiXOpc", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "CmpOpc", ")", ")", ".", "addReg", "(", "regX", ")", ".", "addImm", "(", "imm", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "BtOpc", ")", ")", ".", "addMBB", "(", "target", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "return", "BB", ";"], "ground_truth": ["}"], "File": "Mips16ISelLowering (2)", "Func": "emitFEXT_T8I8I16_ins", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3189, "Length": 119, "Cover_Rate": 0.5639810426540285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFunction", "*", "MF", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "char", "*", "AsmStr", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSymbolName", "(", ")", ";"], "ground_truth": ["return", "getInlineAsmLength", "(", "AsmStr", ",", "*", "MF", "->", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", ")", ";"], "File": "PPCInstrInfo107", "Func": "GetInstSizeInBytes", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3190, "Length": 48, "Cover_Rate": 0.4528301886792453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Op", "=", "AtomicRMWInst", "::", "UMin", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Op", "=", "AtomicRMWInst", "::", "Max", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Op", "=", "AtomicRMWInst", "::", "UMax", ";", "break", ";", "}", "const", "unsigned", "ValIdx", "=", "<NUM_LIT>", ";", "const", "bool", "ValDivergent", "=", "DA", "->", "isDivergent", "(", "I", ".", "getOperand", "(", "ValIdx", ")", ")", ";", "if", "(", "ValDivergent", "&&", "(", "!", "HasDPP", "||", "(", "DL", "->", "getTypeSizeInBits", "(", "I", ".", "getType", "(", ")", ")", "!=", "<NUM_LIT>", ")", ")", ")", "{", "return", ";", "}", "for", "(", "unsigned", "Idx", "=", "<NUM_LIT>", ";", "Idx", "<", "I", ".", "getNumOperands", "(", ")", ";", "Idx", "++", ")", "{", "if", "(", "DA", "->", "isDivergent", "(", "I", ".", "getOperand", "(", "Idx", ")", ")", ")", "{", "return", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAtomicOptimizer15", "Func": "visitIntrinsicInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3191, "Length": 137, "Cover_Rate": 0.49280575539568344, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isKnownNeverSNan", "(", "SelectionDAG", "&", "DAG", ",", "SDValue", "Op", ")", "{"], "ground_truth": ["if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "hasFloatingPointExceptions", "(", ")", ")", "return", "true", ";"], "File": "SIISelLowering101", "Func": "isKnownNeverSNan", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3192, "Length": 28, "Cover_Rate": 0.7567567567567568, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "emit_insn", "(", "gen_rtx_SET", "(", "dest", ",", "const0_rtx", ")", ")", ";", "if", "(", "GET_MODE", "(", "op0", ")", "!=", "DImode", ")", "{", "temp", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "convert_move", "(", "temp", ",", "op0", ",", "<NUM_LIT>", ")", ";", "}", "else", "temp", "=", "op0", ";", "emit_insn", "(", "gen_rtx_SET", "(", "dest", ",", "gen_rtx_IF_THEN_ELSE", "(", "GET_MODE", "(", "dest", ")", ",", "gen_rtx_fmt_ee", "(", "compare_code", ",", "DImode", ",", "temp", ",", "const0_rtx", ")", ",", "const1_rtx", ",", "dest", ")", ")", ")", ";", "return", "<NUM_LIT>", ";", "}", "else", "{", "x", "=", "gen_compare_reg_1", "(", "compare_code", ",", "x", ",", "y", ")", ";", "y", "=", "const0_rtx", ";", "gcc_assert", "(", "GET_MODE", "(", "x", ")", "!=", "CC_NOOVmode", "&&", "GET_MODE", "(", "x", ")", "!=", "CCX_NOOVmode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "dest", ",", "const0_rtx", ")", ")", ";"], "ground_truth": ["emit_insn", "(", "gen_rtx_SET", "(", "dest", ",", "gen_rtx_IF_THEN_ELSE", "(", "GET_MODE", "(", "dest", ")", ",", "gen_rtx_fmt_ee", "(", "compare_code", ",", "GET_MODE", "(", "x", ")", ",", "x", ",", "y", ")", ",", "const1_rtx", ",", "dest", ")", ")", ")", ";"], "File": "sparc5", "Func": "gen_v9_scc", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3193, "Length": 156, "Cover_Rate": 0.49523809523809526, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "'r'", ":", "if", "(", "GET_CODE", "(", "op", ")", "==", "REG", ")", "fputs", "(", "reg_names", "[", "REGNO", "(", "op", ")", "]", ",", "file", ")", ";", "else", "fputs", "(", "reg_names", "[", "<NUM_LIT>", "]", ",", "file", ")", ";", "return", ";", "case", "'f'", ":", "if", "(", "GET_CODE", "(", "op", ")", "==", "REG", ")", "fputs", "(", "reg_names", "[", "REGNO", "(", "op", ")", "]", ",", "file", ")", ";", "else", "fputs", "(", "reg_names", "[", "FP_FIRST_REGNUM", "]", ",", "file", ")", ";", "return", ";", "}", "switch", "(", "GET_CODE", "(", "op", ")", ")", "{", "case", "REG", ":", "if", "(", "letter", "==", "'d'", ")", "fputs", "(", "reg_names", "[", "REGNO", "(", "op", ")", "+", "<NUM_LIT>", "]", ",", "file", ")", ";", "else", "fputs", "(", "reg_names", "[", "REGNO", "(", "op", ")", "]", ",", "file", ")", ";", "break", ";", "case", "SYMBOL_REF", ":", "case", "LABEL_REF", ":", "case", "CONST", ":", "output_addr_const", "(", "file", ",", "op", ")", ";", "break", ";", "case", "MEM", ":", "visium_output_address", "(", "file", ",", "GET_MODE", "(", "op", ")", ",", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "CONST_INT", ":", "fprintf", "(", "file", ",", "HOST_WIDE_INT_PRINT_DEC", ",", "INTVAL", "(", "op", ")", ")", ";", "break", ";", "case", "CODE_LABEL", ":", "asm_fprintf", "(", "file", ",", "<STR_LIT>", ",", "CODE_LABEL_NUMBER", "(", "op", ")", ")", ";", "break", ";", "case", "HIGH", ":", "print_operand", "(", "file", ",", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "letter", ")", ";", "break", ";"], "ground_truth": ["default", ":"], "File": "visium2", "Func": "print_operand", "Target": "visium", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 3194, "Length": 220, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MCSymbolRefExpr", "::", "VK_WASM_TYPEINDEX", ":", "return", "<STR_LIT>", ";", "default", ":", "break", ";", "}", "switch", "(", "unsigned", "(", "Fixup", ".", "getKind", "(", ")", ")", ")", "{", "case", "<STR_LIT>", ":", "if", "(", "SymA", ".", "isFunction", "(", ")", ")", "return", "<STR_LIT>", ";", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "if", "(", "SymA", ".", "isFunction", "(", ")", ")", "return", "<STR_LIT>", ";", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "if", "(", "SymA", ".", "isGlobal", "(", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "SymA", ".", "isFunction", "(", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "SymA", ".", "isEvent", "(", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "SymA", ".", "isTable", "(", ")", ")", "return", "<STR_LIT>", ";", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "assert", "(", "SymA", ".", "isData", "(", ")", ")", ";", "return", "<STR_LIT>", ";", "case", "FK_Data_4", ":", "if", "(", "SymA", ".", "isFunction", "(", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "SymA", ".", "isGlobal", "(", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "auto", "Section", "=", "static_cast", "<", "const", "MCSectionWasm", "*", ">", "(", "getFixupSection", "(", "Fixup", ".", "getValue", "(", ")", ")", ")", ")", "{", "if", "(", "Section", "->", "getKind", "(", ")", ".", "isText", "(", ")", ")", "return", "<STR_LIT>", ";", "else", "if", "(", "!", "Section", "->", "isWasmData", "(", ")", ")", "return", "<STR_LIT>", ";", "}", "return", "<STR_LIT>", ";", "case", "FK_Data_8", ":", "if", "(", "SymA", ".", "isFunction", "(", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "SymA", ".", "isGlobal", "(", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "auto", "Section", "=", "static_cast", "<", "const", "MCSectionWasm", "*", ">", "(", "getFixupSection", "(", "Fixup", ".", "getValue", "(", ")", ")", ")", ")", "{"], "File": "WebAssemblyWasmObjectWriter17", "Func": "getRelocType", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3195, "Length": 254, "Cover_Rate": 0.5269709543568465, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "DL", "(", "Subtarget", ".", "getDataLayoutString", "(", ")", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "InstrItins", "(", "Subtarget", ".", "getInstrItineraryData", "(", ")", ")", ",", "STTI", "(", "&", "TLInfo", ")", ",", "VTTI", "(", "&", "TLInfo", ")", "{"], "ground_truth": ["}"], "File": "SPUTargetMachine3", "Func": "SPUTargetMachine", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3196, "Length": 121, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "A", ".", "isStringAttribute", "(", ")", ")", "{", "StringRef", "Str", "=", "A", ".", "getValueAsString", "(", ")", ";", "Str", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "ShaderType", ")", ";", "}", "if", "(", "ShaderType", "==", "ShaderType", "::", "COMPUTE", ")", "return", "false", ";"], "ground_truth": ["visit", "(", "F", ")", ";"], "File": "SITypeRewriter6", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3197, "Length": 44, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "!", "EarlyTermInstrs", ".", "empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "EarlyExitBlock", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "DebugLoc", "DL", ";", "MF", ".", "insert", "(", "MF", ".", "end", "(", ")", ",", "EarlyExitBlock", ")", ";", "BuildMI", "(", "*", "EarlyExitBlock", ",", "EarlyExitBlock", "->", "end", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "MovOpc", ")", ",", "ExecReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "generateEndPgm", "(", "*", "EarlyExitBlock", ",", "EarlyExitBlock", "->", "end", "(", ")", ",", "DL", ",", "TII", ",", "MF", ")", ";", "for", "(", "MachineInstr", "*", "Instr", ":", "EarlyTermInstrs", ")", "{", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "!=", "CallingConv", "::", "<ISA_LIT>_GS", ")", "earlyTerm", "(", "*", "Instr", ",", "EarlyExitBlock", ")", ";", "Instr", "->", "eraseFromParent", "(", ")", ";", "}", "EarlyTermInstrs", ".", "clear", "(", ")", ";", "MadeChange", "=", "true", ";", "}", "if", "(", "!", "EpilogInstrs", ".", "empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "EmptyMBBAtEnd", "=", "nullptr", ";", "assert", "(", "!", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", "->", "returnsVoid", "(", ")", ")", ";", "if", "(", "EpilogInstrs", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "{", "EmptyMBBAtEnd", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MF", ".", "insert", "(", "MF", ".", "end", "(", ")", ",", "EmptyMBBAtEnd", ")", ";", "}", "for", "(", "auto", "MI", ":", "EpilogInstrs", ")", "{", "auto", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "if", "(", "MBB", "==", "&", "MF", ".", "back", "(", ")", "&&", "MI", "==", "&", "MBB", "->", "back", "(", ")", ")", "continue", ";", "if", "(", "!", "EmptyMBBAtEnd", ")", "{", "EmptyMBBAtEnd", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MF", ".", "insert", "(", "MF", ".", "end", "(", ")", ",", "EmptyMBBAtEnd", ")", ";", "}", "MBB", "->", "addSuccessor", "(", "EmptyMBBAtEnd", ")", ";", "MDT", "->", "getBase", "(", ")", ".", "insertEdge", "(", "MBB", ",", "EmptyMBBAtEnd", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "EmptyMBBAtEnd", ")", ";"], "ground_truth": ["MI", "->", "eraseFromParent", "(", ")", ";"], "File": "SILateBranchLowering", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3198, "Length": 319, "Cover_Rate": 0.5686274509803921, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "getExpcntBitShift", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3199, "Length": 4, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MO", ".", "isImm", "(", ")", "||", "MO", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "isImm", "(", ")", "?", "MCConstantExpr", "::", "create", "(", "MO", ".", "getImm", "(", ")", ",", "Ctx", ")", ":", "MO", ".", "getExpr", "(", ")", ";"], "ground_truth": ["Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "<NUM_LIT>", ",", "Expr", ",", "static_cast", "<", "MCFixupKind", ">", "(", "<STR_LIT>", ")", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";"], "File": "M88kMCCodeEmitter", "Func": "getPC16Encoding", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3200, "Length": 75, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "packSplitRegsToOrigType", "(", "MachineIRBuilder", "&", "B", ",", "ArrayRef", "<", "Register", ">", "OrigRegs", ",", "ArrayRef", "<", "Register", ">", "Regs", ",", "LLT", "LLTy", ",", "LLT", "PartLLT", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "*", "B", ".", "getMRI", "(", ")", ";", "if", "(", "!", "LLTy", ".", "isVector", "(", ")", "&&", "!", "PartLLT", ".", "isVector", "(", ")", ")", "{", "assert", "(", "OrigRegs", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", ";", "LLT", "OrigTy", "=", "MRI", ".", "getType", "(", "OrigRegs", "[", "<NUM_LIT>", "]", ")", ";", "unsigned", "SrcSize", "=", "PartLLT", ".", "getSizeInBits", "(", ")", "*", "Regs", ".", "size", "(", ")", ";", "if", "(", "SrcSize", "==", "OrigTy", ".", "getSizeInBits", "(", ")", ")", "B", ".", "buildMerge", "(", "OrigRegs", "[", "<NUM_LIT>", "]", ",", "Regs", ")", ";", "else", "{", "auto", "Widened", "=", "B", ".", "buildMerge", "(", "LLT", "::", "scalar", "(", "SrcSize", ")", ",", "Regs", ")", ";", "B", ".", "buildTrunc", "(", "OrigRegs", "[", "<NUM_LIT>", "]", ",", "Widened", ")", ";", "}", "return", ";", "}", "if", "(", "LLTy", ".", "isVector", "(", ")", "&&", "PartLLT", ".", "isVector", "(", ")", ")", "{", "assert", "(", "OrigRegs", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", ";", "assert", "(", "LLTy", ".", "getElementType", "(", ")", "==", "PartLLT", ".", "getElementType", "(", ")", ")", ";", "mergeVectorRegsToResultRegs", "(", "B", ",", "OrigRegs", ",", "Regs", ")", ";", "return", ";", "}", "assert", "(", "LLTy", ".", "isVector", "(", ")", "&&", "!", "PartLLT", ".", "isVector", "(", ")", ")", ";", "LLT", "DstEltTy", "=", "LLTy", ".", "getElementType", "(", ")", ";", "LLT", "RealDstEltTy", "=", "MRI", ".", "getType", "(", "OrigRegs", "[", "<NUM_LIT>", "]", ")", ".", "getElementType", "(", ")", ";", "assert", "(", "DstEltTy", ".", "getSizeInBits", "(", ")", "==", "RealDstEltTy", ".", "getSizeInBits", "(", ")", ")", ";", "if", "(", "DstEltTy", "==", "PartLLT", ")", "{", "if", "(", "RealDstEltTy", ".", "isPointer", "(", ")", ")", "{", "for", "(", "Register", "Reg", ":", "Regs", ")", "MRI", ".", "setType", "(", "Reg", ",", "RealDstEltTy", ")", ";", "}", "B", ".", "buildBuildVector", "(", "OrigRegs", "[", "<NUM_LIT>", "]", ",", "Regs", ")", ";", "}", "else", "if", "(", "DstEltTy", ".", "getSizeInBits", "(", ")", ">", "PartLLT", ".", "getSizeInBits", "(", ")", ")", "{", "SmallVector", "<", "Register", ",", "<NUM_LIT>", ">", "EltMerges", ";", "int", "PartsPerElt", "=", "DstEltTy", ".", "getSizeInBits", "(", ")", "/", "PartLLT", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "DstEltTy", ".", "getSizeInBits", "(", ")", "%", "PartLLT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", ";", "for", "(", "int", "I", "=", "<NUM_LIT>", ",", "NumElts", "=", "LLTy", ".", "getNumElements", "(", ")", ";", "I", "!=", "NumElts", ";", "++", "I", ")", "{"], "ground_truth": ["auto", "Merge", "=", "B", ".", "buildMerge", "(", "RealDstEltTy", ",", "Regs", ".", "take_front", "(", "PartsPerElt", ")", ")", ";"], "File": "AMDGPUCallLowering16", "Func": "packSplitRegsToOrigType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3201, "Length": 403, "Cover_Rate": 0.8125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "{", "unsigned", "Temp", "=", "Reg1", ";", "Reg1", "=", "Reg2", ";", "Reg2", "=", "Temp", ";", "}", "I", ".", "setOpcode", "(", "Opcode", ")", ";"], "ground_truth": ["I", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Reg1", ")", ")", ";"], "File": "MipsAsmPrinter22", "Func": "EmitInstrRegReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3202, "Length": 40, "Cover_Rate": 0.45977011494252873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "SYSTEMZ_COPYPHYSREGS_NAME", ";"], "ground_truth": ["}"], "File": "SystemZCopyPhysRegs", "Func": "getPassName", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3203, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "static_cast", "<", "unsigned", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["if", "(", "MO", ".", "isExpr", "(", ")", ")", "return", "<NUM_LIT>", ";"], "File": "TeeRISCMCCodeEmitter", "Func": "getMachineOpValue", "Target": "TeeRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3204, "Length": 32, "Cover_Rate": 0.4050632911392405, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "LHS", "=", "Op1", ";", "RHS", "=", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "}", "else", "if", "(", "auto", "*", "AndRHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op1", ")", ")", "{", "uint64_t", "AndRHSVal", "=", "AndRHS", "->", "getZExtValue", "(", ")", ";", "SDValue", "AndLHS", "=", "Op0", ";", "if", "(", "AndRHSVal", "==", "<NUM_LIT>", "&&", "AndLHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "LHS", "=", "AndLHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "RHS", "=", "AndLHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "AndRHSVal", ")", "&&", "isPowerOf2_64", "(", "AndRHSVal", ")", ")", "{", "LHS", "=", "AndLHS", ";"], "ground_truth": ["RHS", "=", "DAG", ".", "getConstant", "(", "Log2_64_Ceil", "(", "AndRHSVal", ")", ",", "DL", ",", "LHS", ".", "getValueType", "(", ")", ")", ";"], "File": "M68kISelLowering1", "Func": "LowerAndToBT", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3205, "Length": 121, "Cover_Rate": 0.3548387096774194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "}", "Register", "VReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "RegInfo", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "VReg", ")", ";", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "VReg", ",", "LocVT", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "Indirect", ")", "return", "Val", ";", "return", "convertLocVTToValVT", "(", "DAG", ",", "Val", ",", "VA", ",", "DL", ")", ";"], "ground_truth": ["}"], "File": "LC2200ISelLowering", "Func": "unpackFromRegLoc", "Target": "LC2200", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3206, "Length": 82, "Cover_Rate": 0.5189873417721519, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "TargetTransformInfo", "(", "BasicTTIImpl", "(", "this", ",", "F", ")", ")", ";"], "ground_truth": ["}", ")", ";"], "File": "MipsTargetMachine2", "Func": "getTargetIRAnalysis", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3207, "Length": 24, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "FK_DTPRel_8", ":", "case", "FK_TPRel_4", ":", "case", "FK_TPRel_8", ":", "case", "FK_GPRel_4", ":", "case", "FK_Data_4", ":", "case", "FK_Data_8", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "break", ";", "case", "<STR_LIT>", ":", "Value", "=", "(", "int64_t", ")", "Value", "/", "<NUM_LIT>", ";", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Value", ")", "&&", "Ctx", ")", "{", "Ctx", "->", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Value", "=", "(", "int64_t", ")", "Value", "/", "<NUM_LIT>", ";", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Value", ")", "&&", "Ctx", ")", "{", "Ctx", "->", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "Value", ">>=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Value", "=", "(", "(", "Value", "+", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Value", "=", "(", "(", "Value", "+", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Value", "=", "(", "(", "Value", "+", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Value", ">>=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Value", "-=", "<NUM_LIT>", ";", "Value", "=", "(", "int64_t", ")", "Value", "/", "<NUM_LIT>", ";", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Value", ")", "&&", "Ctx", ")", "{", "Ctx", "->", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "Value", "-=", "<NUM_LIT>", ";", "Value", "=", "(", "int64_t", ")", "Value", "/", "<NUM_LIT>", ";", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Value", ")", "&&", "Ctx", ")", "{"], "ground_truth": ["Ctx", "->", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";"], "File": "MipsAsmBackend32", "Func": "adjustFixupValue", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3208, "Length": 304, "Cover_Rate": 0.36670687575392036, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "selectIntAddrSImm10", "(", "SDValue", "Addr", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ")", "const", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "MipsISelDAGToDAG12", "Func": "selectIntAddrSImm10", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3209, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCStreamer", "*", "createMCStreamer", "(", "const", "Triple", "&", "T", ",", "MCContext", "&", "Context", ",", "MCAsmBackend", "&", "MAB", ",", "raw_pwrite_stream", "&", "OS", ",", "MCCodeEmitter", "*", "Emitter", ",", "bool", "RelaxAll", ")", "{", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "GBZ80MCTargetDesc", "Func": "createMCStreamer", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3210, "Length": 34, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumVariadicDefs", "=", "<NUM_LIT>", ";", "if", "(", "Desc", ".", "variadicOpsAreDefs", "(", ")", ")", "{", "NumVariadicDefs", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "Start", "=", "<NUM_LIT>", ";", "}", "bool", "NeedsComma", "=", "Desc", ".", "getNumOperands", "(", ")", ">", "<NUM_LIT>", "&&", "!", "Desc", ".", "variadicOpsAreDefs", "(", ")", ";", "for", "(", "auto", "I", "=", "Start", ",", "E", "=", "MI", "->", "getNumOperands", "(", ")", ";", "I", "<", "E", ";", "++", "I", ")", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "I", "-", "Start", "==", "NumVariadicDefs", ")", "{", "++", "I", ";", "continue", ";", "}", "if", "(", "NeedsComma", ")", "OS", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "I", ",", "OS", ",", "I", "-", "Start", "<", "NumVariadicDefs", ")", ";", "NeedsComma", "=", "true", ";", "}", "}", "printAnnotation", "(", "OS", ",", "Annot", ")", ";", "if", "(", "CommentStream", ")", "{", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "printAnnotation", "(", "OS", ",", "<STR_LIT>", "+", "utostr", "(", "ControlFlowCounter", ")", "+", "':'", ")", ";", "ControlFlowStack", ".", "push_back", "(", "std", "::", "make_pair", "(", "ControlFlowCounter", "++", ",", "true", ")", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "ControlFlowStack", ".", "push_back", "(", "std", "::", "make_pair", "(", "ControlFlowCounter", "++", ",", "false", ")", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "ControlFlowStack", ".", "push_back", "(", "std", "::", "make_pair", "(", "ControlFlowCounter", ",", "false", ")", ")", ";", "EHPadStack", ".", "push_back", "(", "ControlFlowCounter", "++", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "ControlFlowStack", ".", "empty", "(", ")", ")", "{", "printAnnotation", "(", "OS", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "ControlFlowStack", ".", "pop_back", "(", ")", ";", "}", "return", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "ControlFlowStack", ".", "empty", "(", ")", ")", "{", "printAnnotation", "(", "OS", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "printAnnotation", "(", "OS", ",", "<STR_LIT>", "+", "utostr", "(", "ControlFlowStack", ".", "pop_back_val", "(", ")", ".", "first", ")", "+", "':'", ")", ";", "}", "return", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "ControlFlowStack", ".", "empty", "(", ")", ")", "{", "printAnnotation", "(", "OS", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "printAnnotation", "(", "OS", ",", "<STR_LIT>", "+", "utostr", "(", "ControlFlowStack", ".", "pop_back_val", "(", ")", ".", "first", ")", "+", "':'", ")", ";", "}", "return", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "EHPadStack", ".", "empty", "(", ")", ")", "{", "printAnnotation", "(", "OS", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "printAnnotation", "(", "OS", ",", "<STR_LIT>", "+", "utostr", "(", "EHPadStack", ".", "pop_back_val", "(", ")", ")", "+", "':'", ")", ";", "}", "return", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "EHPadStack", ".", "empty", "(", ")", ")", "{"], "ground_truth": ["printAnnotation", "(", "OS", ",", "<STR_LIT>", ")", ";"], "File": "WebAssemblyInstPrinter29", "Func": "printInst", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3211, "Length": 449, "Cover_Rate": 0.5690747782002535, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EmitRawState", "(", "<ISA_LIT>MCNaClSFIState", "&", "S", ")", ":", "State", "(", "S", ")", "{", "State", ".", "EmitRaw", "=", "true", ";"], "ground_truth": ["}"], "File": "X86MCNaCl2", "Func": "EmitRawState", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3212, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MBB", "&&", "TBB", "&&", "FBB", "&&", "<STR_LIT>", ")", ";", "std", "::", "set", "<", "PHIEntryInfo", ">", "replacedPhisInfo", ";", "std", "::", "list", "<", "MachineInstr", "*", ">", "deadPhis", ";", "MachineBasicBlock", "::", "iterator", "MI", ";", "for", "(", "MI", "=", "MBB", "->", "begin", "(", ")", ";", "MI", "!=", "MBB", "->", "end", "(", ")", "&&", "MI", "->", "isPHI", "(", ")", ";", "++", "MI", ")", "{", "unsigned", "indexTBB", "=", "getPHISourceRegIndex", "(", "*", "MI", ",", "FBB", ")", ";", "unsigned", "indexFBB", "=", "getPHISourceRegIndex", "(", "*", "MI", ",", "TBB", ")", ";", "if", "(", "indexTBB", "&&", "indexFBB", ")", "{", "unsigned", "destReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "valueTBB", "=", "MI", "->", "getOperand", "(", "indexTBB", ")", ".", "getReg", "(", ")", ";", "unsigned", "valueFBB", "=", "MI", "->", "getOperand", "(", "indexFBB", ")", ".", "getReg", "(", ")", ";", "PHIEntryInfo", "PEI", "(", "destReg", ",", "std", "::", "make_pair", "(", "valueTBB", ",", "valueFBB", ")", ")", ";", "assert", "(", "!", "replacedPhisInfo", ".", "count", "(", "PEI", ")", "&&", "<STR_LIT>", ")", ";", "replacedPhisInfo", ".", "insert", "(", "PEI", ")", ";", "assert", "(", "MI", "->", "getNumOperands", "(", ")", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "deadPhis", ".", "push_back", "(", "MI", ")", ";", "}"], "ground_truth": ["}"], "File": "TMS320C64XIfConversion", "Func": "updatePHIs", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 3213, "Length": 189, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "isVector", "(", ")", "&&", "isPowerOf2_32", "(", "VT", ".", "getVectorNumElements", "(", ")", ")", "&&", "(", "SVT", "==", "<STR_LIT>", "||", "SVT", "==", "<STR_LIT>", ")", "&&", "(", "InSVT", "==", "<STR_LIT>", "||", "InSVT", "==", "<STR_LIT>", ")", ")", "{", "if", "(", "auto", "SSatVal", "=", "detectSSatPattern", "(", "In", ",", "VT", ")", ")", "return", "truncateVectorWithPACK", "(", "<STR_LIT>", ",", "VT", ",", "SSatVal", ",", "DL", ",", "DAG", ",", "Subtarget", ")", ";", "if", "(", "auto", "USatVal", "=", "detectSSatPattern", "(", "In", ",", "VT", ",", "true", ")", ")", "{", "if", "(", "SVT", "==", "<STR_LIT>", "&&", "InSVT", "==", "<STR_LIT>", ")", "{", "EVT", "MidVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "<STR_LIT>", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ";", "SDValue", "Mid", "=", "truncateVectorWithPACK", "(", "<STR_LIT>", ",", "MidVT", ",", "USatVal", ",", "DL", ",", "DAG", ",", "Subtarget", ")", ";", "if", "(", "Mid", ")", "return", "truncateVectorWithPACK", "(", "<STR_LIT>", ",", "VT", ",", "Mid", ",", "DL", ",", "DAG", ",", "Subtarget", ")", ";", "}", "else", "if", "(", "SVT", "==", "<STR_LIT>", "||", "Subtarget", ".", "hasSSE41", "(", ")", ")", "return", "truncateVectorWithPACK", "(", "<STR_LIT>", ",", "VT", ",", "USatVal", ",", "DL", ",", "DAG", ",", "Subtarget", ")", ";", "}", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering102", "Func": "combineTruncateWithSat", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3214, "Length": 190, "Cover_Rate": 0.5263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "mcore_ior_cost", "(", "rtx", "x", ")", "{", "HOST_WIDE_INT", "val", ";"], "ground_truth": ["if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "!=", "CONST_INT", ")", "return", "<NUM_LIT>", ";"], "File": "mcore", "Func": "mcore_ior_cost", "Target": "mcore", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3215, "Length": 28, "Cover_Rate": 0.358974358974359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "NotKnownZero", "=", "(", "~", "Known", ".", "Zero", ")", ".", "getZExtValue", "(", ")", ";", "if", "(", "!", "isShiftedMask", "(", "Known", ".", "Zero", ".", "getZExtValue", "(", ")", ",", "VT", ")", ")", "return", "false", ";", "if", "(", "(", "OrImm", "&", "NotKnownZero", ")", "!=", "<NUM_LIT>", ")", "{", "return", "false", ";", "}", "int", "LSB", "=", "countTrailingOnes", "(", "NotKnownZero", ")", ";", "int", "Width", "=", "BitWidth", "-", "APInt", "(", "BitWidth", ",", "NotKnownZero", ")", ".", "countPopulation", "(", ")", ";", "unsigned", "ImmR", "=", "(", "BitWidth", "-", "LSB", ")", "%", "BitWidth", ";", "unsigned", "ImmS", "=", "Width", "-", "<NUM_LIT>", ";", "bool", "IsBFI", "=", "LSB", "!=", "<NUM_LIT>", ";", "uint64_t", "BFIImm", "=", "OrImm", ">>", "LSB", ";", "if", "(", "IsBFI", "&&", "!", "<STR_LIT>", "(", "BFIImm", ",", "BitWidth", ")", ")", "{", "unsigned", "OrChunks", "=", "<NUM_LIT>", ",", "BFIChunks", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "Shift", "=", "<NUM_LIT>", ";", "Shift", "<", "BitWidth", ";", "Shift", "+=", "<NUM_LIT>", ")", "{", "if", "(", "(", "(", "OrImm", ">>", "Shift", ")", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "++", "OrChunks", ";", "if", "(", "(", "(", "BFIImm", ">>", "Shift", ")", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "++", "BFIChunks", ";", "}", "if", "(", "BFIChunks", ">", "OrChunks", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "AArch64ISelDAGToDAG (2)2", "Func": "tryBitfieldInsertOpFromOrAndImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3216, "Length": 187, "Cover_Rate": 0.4012875536480687, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCContext", "&", "Ctx", "=", "MF", "->", "getContext", "(", ")", ";", "if", "(", "MF", "->", "getFunction", "(", ")", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", "==", "<STR_LIT>", ")", "{", "EmitNop", "(", "Ctx", ",", "*", "OutStreamer", ",", "<NUM_LIT>", ",", "getSubtargetInfo", "(", ")", ")", ";", "return", ";", "}"], "ground_truth": ["MCSymbol", "*", "fentry", "=", "Ctx", ".", "getOrCreateSymbol", "(", "<STR_LIT>", ")", ";"], "File": "SystemZAsmPrinter (2)1", "Func": "LowerFENTRY_CALL", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3217, "Length": 58, "Cover_Rate": 0.48333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ADefined", "=", "true", ";", "AOffs", "=", "Target", ".", "getConstant", "(", ")", "+", "Layout", ".", "getFragmentOffset", "(", "Fragment", ")", ";", "}"], "ground_truth": ["if", "(", "!", "Target", ".", "getSymB", "(", ")", "&&", "(", "!", "ADefined", "||", "Target", ".", "getConstant", "(", ")", "==", "<NUM_LIT>", "||", "AOffs", ">", "<NUM_LIT>", ")", ")", "recordRegularRelocation", "(", "Writer", ",", "Asm", ",", "Layout", ",", "Fragment", ",", "Fixup", ",", "Target", ",", "FixedValue", ",", "FK", ")", ";"], "File": "PPCMachObjectWriter5", "Func": "recordRelocation", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3218, "Length": 65, "Cover_Rate": 0.3051643192488263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printExtOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "const", "{", "const", "<ISA_LIT>MCInst", "*", "HMCI", "=", "static_cast", "<", "const", "<ISA_LIT>MCInst", "*", ">", "(", "MI", ")", ";", "if", "(", "HMCI", "->", "isConstExtended", "(", ")", ")", "O", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "HexagonInstPrinter", "Func": "printExtOperand", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3219, "Length": 56, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isVectorIndexInRange", "<", "<NUM_LIT>", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "isVectorIndex8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3220, "Length": 9, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__a", "+", "(", "__b", "*", "__aarch64_vget_lane_any", "(", "__c", ",", "__lane", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vmlaq_lane_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3221, "Length": 17, "Cover_Rate": 0.5151515151515151, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "unsigned", "long", "long", "sh_media_MSHALDS_W", "(", "unsigned", "long", "long", "mm", ",", "unsigned", "int", "mn", ")", "{"], "ground_truth": ["typedef", "float", "v4hi", "__attribute__", "(", "(", "mode", "(", "V4HI", ")", ")", ")", ";"], "File": "ushmedia1", "Func": "sh_media_MSHALDS_W", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3222, "Length": 30, "Cover_Rate": 0.6382978723404256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>SchedBoundary", "(", ")", "{", "delete", "ResourceModel", ";"], "ground_truth": ["delete", "HazardRec", ";"], "File": "TPCMachineScheduler", "Func": "~TPCSchedBoundary", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3223, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "*", "F", ":", "Functions", ")", "{", "DominatorTree", "*", "DT", "=", "&", "getAnalysis", "<", "DominatorTreeWrapperPass", ">", "(", "*", "F", ")", ".", "getDomTree", "(", ")", ";", "BasicBlock", "*", "Root", "=", "DT", "->", "getRoot", "(", ")", ";", "ReversePostOrderTraversal", "<", "BasicBlock", "*", ">", "RPOT", "(", "Root", ")", ";", "for", "(", "auto", "*", "BB", ":", "RPOT", ")", "for", "(", "Instruction", "&", "I", ":", "make_early_inc_range", "(", "*", "BB", ")", ")", "Changed", "|=", "optimizeIntrinsic", "(", "&", "I", ")", ";", "}"], "ground_truth": ["return", "Changed", ";"], "File": "SVEIntrinsicOpts", "Func": "optimizeFunctions", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3224, "Length": 84, "Cover_Rate": 0.8316831683168316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "macro", "=", "true", ";"], "ground_truth": ["}"], "File": "Cpu0AsmParser", "Func": "setMacro", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3225, "Length": 5, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vtrn1_u16", "(", "uint16x4_t", "__a", ",", "uint16x4_t", "__b", ")", "{"], "ground_truth": ["return", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint16x4_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "File": "arm", "Func": "neon2_vtrn1_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3226, "Length": 30, "Cover_Rate": 0.5769230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetPassConfig", "*", "<ISA_LIT>TargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>PassConfig", "(", "this", ",", "PM", ")", ";"], "File": "SPUTargetMachine11", "Func": "createPassConfig", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3227, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "nelt_v16", "=", "GET_MODE_NUNITS", "(", "V16QImode", ")", ";", "if", "(", "length", ">=", "nelt_v16", "&&", "unaligned_access", "&&", "!", "BYTES_BIG_ENDIAN", ")", "mode", "=", "V16QImode", ";", "else", "mode", "=", "V8QImode", ";", "nelt_mode", "=", "GET_MODE_NUNITS", "(", "mode", ")", ";", "gcc_assert", "(", "length", ">=", "nelt_mode", ")", ";", "if", "(", "!", "arm_block_set_vect_profit_p", "(", "length", ",", "align", ",", "mode", ")", ")", "return", "false", ";", "dst", "=", "copy_addr_to_reg", "(", "XEXP", "(", "dstbase", ",", "<NUM_LIT>", ")", ")", ";", "reg", "=", "gen_reg_rtx", "(", "mode", ")", ";", "val_vec", "=", "gen_const_vec_duplicate", "(", "mode", ",", "gen_int_mode", "(", "value", ",", "QImode", ")", ")", ";", "emit_move_insn", "(", "reg", ",", "val_vec", ")", ";", "i", "=", "<NUM_LIT>", ";", "if", "(", "mode", "==", "V16QImode", ")", "{", "mem", "=", "adjust_automodify_address", "(", "dstbase", ",", "mode", ",", "dst", ",", "offset", ")", ";", "emit_insn", "(", "gen_movmisalignv16qi", "(", "mem", ",", "reg", ")", ")", ";", "i", "+=", "nelt_mode", ";", "if", "(", "i", "+", "nelt_v8", "<", "length", "&&", "i", "+", "nelt_v16", ">", "length", ")", "{", "emit_insn", "(", "gen_add2_insn", "(", "dst", ",", "GEN_INT", "(", "length", "-", "nelt_mode", ")", ")", ")", ";", "offset", "+=", "length", "-", "nelt_mode", ";", "mem", "=", "adjust_automodify_address", "(", "dstbase", ",", "mode", ",", "dst", ",", "offset", ")", ";", "if", "(", "(", "length", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "set_mem_align", "(", "mem", ",", "BITS_PER_UNIT", "*", "<NUM_LIT>", ")", ";"], "ground_truth": ["else", "if", "(", "(", "length", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "set_mem_align", "(", "mem", ",", "BITS_PER_UNIT", "*", "<NUM_LIT>", ")", ";"], "File": "arm", "Func": "arm_block_set_aligned_vect", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3228, "Length": 222, "Cover_Rate": 0.3985637342908438, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vtbx4_u8", "(", "uint8x8_t", "__a", ",", "uint8x8x4_t", "__b", ",", "uint8x8_t", "__c", ")", "{"], "ground_truth": ["union", "{", "uint8x8x4_t", "__i", ";", "__builtin_neon_oi", "__o", ";", "}", "__bu", "=", "{", "__b", "}", ";"], "File": "arm", "Func": "neon_vtbx4_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3229, "Length": 27, "Cover_Rate": 0.5510204081632653, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isVarArg", "=", "CLI", ".", "IsVarArg", ";", "CLI", ".", "IsTailCall", "=", "false", ";", "assert", "(", "!", "isVarArg", "&&", "<STR_LIT>", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "MF", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "CC_<ISA_LIT>", ")", ";", "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "SDValue", ">", ",", "<NUM_LIT>", ">", "RegsToPass", ";", "SDValue", "Glue", ";", "for", "(", "size_t", "i", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "SDValue", "Arg", "=", "OutVals", "[", "i", "]", ";", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ",", "Glue", ")", ";", "Glue", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RegsToPass", ".", "emplace_back", "(", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ")", ";", "}", "if", "(", "isa", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "Callee", "=", "LowerGlobalAddress", "(", "Callee", ",", "DAG", ")", ";", "else", "if", "(", "ExternalSymbolSDNode", "*", "E", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", "Callee", "=", "DAG", ".", "getTargetExternalSymbol", "(", "E", "->", "getSymbol", "(", ")", ",", "<STR_LIT>", ")", ";", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", "{", "Chain", ",", "Callee", "}", ";", "std", "::", "transform", "(", "RegsToPass", ".", "begin", "(", ")", ",", "RegsToPass", ".", "end", "(", ")", ",", "std", "::", "back_inserter", "(", "Ops", ")", ",", "[", "&", "]", "(", "std", "::", "pair", "<", "unsigned", ",", "SDValue", ">", "&", "elt", ")", "{", "return", "DAG", ".", "getRegister", "(", "elt", ".", "first", ",", "elt", ".", "second", ".", "getValueType", "(", ")", ")", ";", "}", ")", ";", "if", "(", "Glue", ".", "getNode", "(", ")", ")", "Ops", ".", "push_back", "(", "Glue", ")", ";", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "NodeTys", ",", "Ops", ")", ";", "Glue", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "Ins", ",", "RetCC_<ISA_LIT>", ")", ";", "for", "(", "auto", "&", "Loc", ":", "RVLocs", ")", "{", "auto", "RetValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Loc", ".", "getLocReg", "(", ")", ",", "Loc", ".", "getValVT", "(", ")", ",", "Glue", ")", ";", "Chain", "=", "RetValue", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Glue", "=", "RetValue", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InVals", ".", "push_back", "(", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "}", "}", "return", "Chain", ";"], "ground_truth": ["}"], "File": "J2ISelLowering", "Func": "LowerCall", "Target": "J2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3230, "Length": 454, "Cover_Rate": 0.7992957746478874, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCSymbol", "*", "Symbol", "=", "CLI", ".", "Symbol", ";", "if", "(", "!", "Callee", "&&", "!", "Symbol", ")", "return", "false", ";", "if", "(", "IsTailCall", ")", "return", "false", ";", "if", "(", "IsVarArg", ")", "return", "false", ";", "Type", "*", "RetTy", "=", "CLI", ".", "RetTy", ";", "MVT", "RetVT", ";", "if", "(", "RetTy", "->", "isVoidTy", "(", ")", ")", "RetVT", "=", "<STR_LIT>", ";", "else", "if", "(", "!", "isTypeLegal", "(", "RetTy", ",", "RetVT", ")", "&&", "RetVT", "!=", "<STR_LIT>", "&&", "RetVT", "!=", "<STR_LIT>", ")", "return", "false", ";", "else", "if", "(", "RetVT", "==", "<STR_LIT>", "&&", "Subtarget", "->", "useCRBits", "(", ")", ")", "return", "false", ";", "if", "(", "RetVT", "!=", "<STR_LIT>", "&&", "RetVT", "!=", "<STR_LIT>", "&&", "RetVT", "!=", "<STR_LIT>", "&&", "RetVT", "!=", "<STR_LIT>", "&&", "RetVT", "!=", "<STR_LIT>", "&&", "RetVT", "!=", "<STR_LIT>", "&&", "RetVT", "!=", "<STR_LIT>", ")", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "IsVarArg", ",", "*", "FuncInfo", ".", "MF", ",", "RVLocs", ",", "*", "Context", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "RetVT", ",", "RetCC_<ISA_LIT>64_ELF_FIS", ")", ";", "if", "(", "RVLocs", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "return", "false", ";", "}", "unsigned", "NumArgs", "=", "CLI", ".", "OutVals", ".", "size", "(", ")", ";", "if", "(", "NumArgs", ">", "<NUM_LIT>", ")", "return", "false", ";", "SmallVector", "<", "Value", "*", ",", "<NUM_LIT>", ">", "Args", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "ArgRegs", ";", "SmallVector", "<", "MVT", ",", "<NUM_LIT>", ">", "ArgVTs", ";", "SmallVector", "<", "<STR_LIT>", ",", "<NUM_LIT>", ">", "ArgFlags", ";", "Args", ".", "reserve", "(", "NumArgs", ")", ";"], "ground_truth": ["ArgRegs", ".", "reserve", "(", "NumArgs", ")", ";"], "File": "PPCFastISel37", "Func": "fastLowerCall", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3231, "Length": 242, "Cover_Rate": 0.34277620396600567, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", "||", "Subtarget", "->", "isFPOnlySP", "(", ")", ")", "return", "false", ";", "Value", "*", "V", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "!", "I", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", "||", "!", "V", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", ")", "return", "false", ";"], "File": "ARMFastISel (2)2", "Func": "SelectFPExt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3232, "Length": 56, "Cover_Rate": 0.4028776978417266, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addRequired", "<", "MachinePostDominatorTree", ">", "(", ")", ";", "AU", ".", "setPreservesCFG", "(", ")", ";"], "ground_truth": ["AU", ".", "addPreserved", "<", "LiveIntervals", ">", "(", ")", ";"], "File": "SIFixSGPRLiveRanges5", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3233, "Length": 24, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>FrameInfo", "(", "const", "<ISA_LIT>Subtarget", "&", "sti", ")", ":", "TargetFrameInfo", "(", "TargetFrameInfo", "::", "StackGrowsUp", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "STI", "(", "sti", ")", "{"], "ground_truth": ["}"], "File": "MBlazeFrameInfo", "Func": "MBlazeFrameInfo", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3234, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "checkAsmConstraintValA", "(", "Op", ",", "Val", ")", ";", "case", "'B'", ":", "return", "isInt", "<", "<NUM_LIT>", ">", "(", "Val", ")", ";", "case", "'C'", ":", "return", "isUInt", "<", "<NUM_LIT>", ">", "(", "clearUnusedBits", "(", "Val", ",", "Op", ".", "getScalarValueSizeInBits", "(", ")", ")", ")", "||", "<STR_LIT>", "(", "Val", ")", ";", "default", ":", "break", ";", "}", "}", "else", "if", "(", "Constraint", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "Constraint", "==", "<STR_LIT>", ")", "{", "int64_t", "HiBits", "=", "static_cast", "<", "int32_t", ">", "(", "Val", ">>", "<NUM_LIT>", ")", ";", "int64_t", "LoBits", "=", "static_cast", "<", "int32_t", ">", "(", "Val", ")", ";", "return", "checkAsmConstraintValA", "(", "Op", ",", "HiBits", ",", "<NUM_LIT>", ")", "&&", "checkAsmConstraintValA", "(", "Op", ",", "LoBits", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "checkAsmConstraintVal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3235, "Length": 115, "Cover_Rate": 0.575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "DstReg", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "OpReg", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "warnIfNoMacro", "(", "IDLoc", ")", ";", "if", "(", "SrcReg", "!=", "<STR_LIT>", "&&", "OpReg", "!=", "<STR_LIT>", ")", "{", "TOut", ".", "emitRRR", "(", "<STR_LIT>", ",", "DstReg", ",", "SrcReg", ",", "OpReg", ",", "IDLoc", ",", "STI", ")", ";"], "ground_truth": ["TOut", ".", "emitRRR", "(", "<STR_LIT>", ",", "DstReg", ",", "<STR_LIT>", ",", "DstReg", ",", "IDLoc", ",", "STI", ")", ";"], "File": "MipsAsmParser22", "Func": "expandSne", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3236, "Length": 92, "Cover_Rate": 0.4088888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MI", ".", "setDesc", "(", "HII", "->", "get", "(", "NewOpcode", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "HexagonVLIWPacketizer (2)1", "Func": "demoteToDotOld", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3237, "Length": 15, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "<STR_LIT>", ";", "unsigned", "OpIdx", "=", "<NUM_LIT>", ";", "if", "(", "IsUpdating", ")", "++", "OpIdx", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "<STR_LIT>", ";", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ";", "Binary", "|=", "getAddrModeUPBits", "(", "<STR_LIT>", "(", "MO", ".", "getImm", "(", ")", ")", ")", ";", "if", "(", "IsUpdating", ")", "Binary", "|=", "<NUM_LIT>", "<<", "<STR_LIT>", ";", "Binary", "|=", "encodeVFPRd", "(", "MI", ",", "OpIdx", "+", "<NUM_LIT>", ")", ";", "unsigned", "NumRegs", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "OpIdx", "+", "<NUM_LIT>", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImplicit", "(", ")", ")", "break", ";", "++", "NumRegs", ";", "}", "Binary", "|=", "NumRegs", "*", "<NUM_LIT>", ";", "emitWordLE", "(", "Binary", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter1", "Func": "emitVFPLoadStoreMultipleInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3238, "Length": 159, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_f32_s8", "(", "int8x16_t", "__a", ")", "{"], "ground_truth": ["return", "(", "float32x4_t", ")", "__a", ";"], "File": "arm", "Func": "neon2_vreinterpretq_f32_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3239, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int32x4_t", "result", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ":", ")", ";", "return", "result", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vmvnq_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3240, "Length": 23, "Cover_Rate": 0.7931034482758621, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "UserMI", "=", "U", ".", "MI", ";", "MachineInstr", "*", "CPEMI", "=", "U", ".", "CPEMI", ";", "if", "(", "isCPEntryInRange", "(", "UserMI", ",", "UserOffset", ",", "CPEMI", ",", "U", ".", "getLongFormMaxDisp", "(", ")", ",", "U", ".", "NegOk", ",", "true", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "UserMI", "->", "setDesc", "(", "TII", "->", "get", "(", "U", ".", "getLongFormOpcode", "(", ")", ")", ")", ";", "U", ".", "setMaxDisp", "(", "U", ".", "getLongFormMaxDisp", "(", ")", ")", ";", "return", "<NUM_LIT>", ";", "}", "unsigned", "CPI", "=", "CPEMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "std", "::", "vector", "<", "CPEntry", ">", "&", "CPEs", "=", "CPEntries", "[", "CPI", "]", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CPEs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "CPEs", "[", "i", "]", ".", "CPEMI", "==", "CPEMI", ")", "continue", ";", "if", "(", "CPEs", "[", "i", "]", ".", "CPEMI", "==", "NULL", ")", "continue", ";", "if", "(", "isCPEntryInRange", "(", "UserMI", ",", "UserOffset", ",", "CPEs", "[", "i", "]", ".", "CPEMI", ",", "U", ".", "getLongFormMaxDisp", "(", ")", ",", "U", ".", "NegOk", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "CPI", "<<", "<STR_LIT>", "<<", "CPEs", "[", "i", "]", ".", "CPI", "<<", "<STR_LIT>", ")", ";", "U", ".", "CPEMI", "=", "CPEs", "[", "i", "]", ".", "CPEMI", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ",", "e", "=", "UserMI", "->", "getNumOperands", "(", ")", ";", "j", "!=", "e", ";", "++", "j", ")", "if", "(", "UserMI", "->", "getOperand", "(", "j", ")", ".", "isCPI", "(", ")", ")", "{", "UserMI", "->", "getOperand", "(", "j", ")", ".", "setIndex", "(", "CPEs", "[", "i", "]", ".", "CPI", ")", ";", "break", ";", "}", "CPEs", "[", "i", "]", ".", "RefCount", "++", ";", "return", "decrementCPEReferenceCount", "(", "CPI", ",", "CPEMI", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "}", "}"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "MipsConstantIslandPass12", "Func": "findLongFormInRangeCPEntry", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3241, "Length": 298, "Cover_Rate": 0.9551282051282052, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addImmShiftOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "addExpr", "(", "Inst", ",", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "DLXAsmParser", "Func": "addImmShiftOperands", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3242, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printMemOperand", "(", "const", "MCInst", "*", "MI", ",", "int", "opNum", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "<STR_LIT>", ";"], "ground_truth": ["printOperand", "(", "MI", ",", "opNum", ",", "O", ")", ";"], "File": "LM32InstPrinter", "Func": "printMemOperand", "Target": "LM32", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3243, "Length": 31, "Cover_Rate": 0.6078431372549019, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getPCRelEncoding", "(", "MI", ",", "OpNum", ",", "Fixups", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "SystemZMCCodeEmitter10", "Func": "getPC12DBLBPPEncoding", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3244, "Length": 17, "Cover_Rate": 0.38636363636363635, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "std", "::", "string", ">", "mov2s", "(", "Px", "a", ",", "ArRn2", "b", ",", "ArStep2", "bs", ")", "{"], "ground_truth": ["return", "D", "(", "<STR_LIT>", ",", "R", "(", "a", ")", ",", "MemARS", "(", "b", ",", "bs", ")", ")", ";"], "File": "disassembler", "Func": "mov2s", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3245, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "D", "(", "<STR_LIT>", ",", "a", ",", "R", "(", "b", ")", ")", ";"], "ground_truth": ["}"], "File": "disassembler", "Func": "divs", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3246, "Length": 14, "Cover_Rate": 0.45161290322580644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isValidIndexedStore", "(", "ST", ")", ")", "return", "NULL", ";", "MVT", "VT", "=", "ST", "->", "getMemoryVT", "(", ")", ".", "getSimpleVT", "(", ")", ";", "unsigned", "Opcode", "=", "<NUM_LIT>", ";", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["default", ":"], "File": "KudeyarISelDAGToDAG", "Func": "SelectIndexedStore", "Target": "Kudeyar", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3247, "Length": 65, "Cover_Rate": 0.4304635761589404, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasAVXVNNI", "(", ")", "const", "{"], "ground_truth": ["return", "HasAVXVNNI", ";"], "File": "X86Subtarget107", "Func": "hasAVXVNNI", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3248, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CONST_WIDE_INT", ":", "case", "CONST_VECTOR", ":", "return", "false", ";", "case", "NEG", ":", "switch", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "{", "case", "CONST_INT", ":", "case", "CONST_DOUBLE", ":", "case", "CONST_WIDE_INT", ":", "return", "false", ";", "default", ":", "return", "true", ";", "}", "case", "LABEL_REF", ":", "return", "flag_pic", "!=", "<NUM_LIT>", ";", "case", "SYMBOL_REF", ":", "if", "(", "tls_symbolic_operand", "(", "x", ")", ")", "return", "true", ";", "else", "return", "flag_pic", "!=", "<NUM_LIT>", ";", "case", "CONST", ":", "return", "s390_cannot_force_const_mem", "(", "mode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "case", "PLUS", ":", "case", "MINUS", ":", "return", "s390_cannot_force_const_mem", "(", "mode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "||", "s390_cannot_force_const_mem", "(", "mode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "case", "UNSPEC", ":", "switch", "(", "XINT", "(", "x", ",", "<NUM_LIT>", ")", ")", "{", "case", "UNSPEC_LTREL_OFFSET", ":", "case", "UNSPEC_GOT", ":", "case", "UNSPEC_GOTOFF", ":", "case", "UNSPEC_PLTOFF", ":", "case", "UNSPEC_TLSGD", ":", "case", "UNSPEC_TLSLDM", ":", "case", "UNSPEC_NTPOFF", ":", "case", "UNSPEC_DTPOFF", ":", "case", "UNSPEC_GOTNTPOFF", ":", "case", "UNSPEC_INDNTPOFF", ":", "return", "false", ";", "case", "UNSPEC_INSN", ":", "default", ":", "return", "true", ";", "}"], "ground_truth": ["break", ";"], "File": "s390", "Func": "s390_cannot_force_const_mem", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3249, "Length": 174, "Cover_Rate": 0.8405797101449275, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "else", "{", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalValue", ">", "(", "(", "*", "MI", "->", "memoperands_begin", "(", ")", ")", "->", "getValue", "(", ")", ")", ";", "bool", "IsIndirect", "=", "Subtarget", ".", "isGVIndirectSymbol", "(", "GV", ")", ";", "unsigned", "TargetFlags", "=", "<STR_LIT>", ";", "if", "(", "Subtarget", ".", "isTargetMachO", "(", ")", ")", "{", "TargetFlags", "|=", "<STR_LIT>", ";", "}", "else", "if", "(", "Subtarget", ".", "isTargetCOFF", "(", ")", ")", "{", "if", "(", "GV", "->", "hasDLLImportStorageClass", "(", ")", ")", "TargetFlags", "|=", "<STR_LIT>", ";", "else", "if", "(", "IsIndirect", ")", "TargetFlags", "|=", "<STR_LIT>", ";", "}", "else", "if", "(", "Subtarget", ".", "isGVInGOT", "(", "GV", ")", ")", "{", "TargetFlags", "|=", "<STR_LIT>", ";", "}", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "LoadImmOpc", ")", ",", "Reg", ")", ".", "addGlobalAddress", "(", "GV", ",", "<NUM_LIT>", ",", "TargetFlags", ")", ";", "if", "(", "IsIndirect", ")", "{", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "LoadOpc", ")", ",", "Reg", ")", ";"], "ground_truth": ["MIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "File": "ARMBaseInstrInfo128", "Func": "expandLoadStackGuardBase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3250, "Length": 169, "Cover_Rate": 0.30124777183600715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MEM_VOLATILE_P", "(", "mem", ")", "=", "<NUM_LIT>", ";", "return", "mem", ";"], "ground_truth": ["}"], "File": "visium", "Func": "visium_eh_return_handler_rtx", "Target": "visium", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 3251, "Length": 11, "Cover_Rate": 0.3235294117647059, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Mul", "=", "getMul24", "(", "DAG", ",", "DL", ",", "N0", ",", "N1", ",", "Size", ",", "false", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasMulI24", "(", ")", "&&", "isI24", "(", "N0", ",", "DAG", ")", "&&", "isI24", "(", "N1", ",", "DAG", ")", ")", "{", "N0", "=", "DAG", ".", "getSExtOrTrunc", "(", "N0", ",", "DL", ",", "<STR_LIT>", ")", ";", "N1", "=", "DAG", ".", "getSExtOrTrunc", "(", "N1", ",", "DL", ",", "<STR_LIT>", ")", ";", "Mul", "=", "getMul24", "(", "DAG", ",", "DL", ",", "N0", ",", "N1", ",", "Size", ",", "true", ")", ";", "}", "else", "{", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering103", "Func": "performMulCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3252, "Length": 94, "Cover_Rate": 0.3381294964028777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isRegOrImmWithInputMods", "(", "unsigned", "RCID", ",", "MVT", "type", ")", "const", "{", "return", "isRegClass", "(", "RCID", ")", "||", "isInlinableImm", "(", "type", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser76", "Func": "isRegOrImmWithInputMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3253, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "Mask", ";", "if", "(", "Subtarget", ".", "isHVXVectorType", "(", "ResTy", ",", "true", ")", ")", "{", "unsigned", "Rep", "=", "VecTy", ".", "getVectorNumElements", "(", ")", "/", "ResLen", ";", "assert", "(", "isPowerOf2_32", "(", "Rep", ")", "&&", "HwLen", "%", "Rep", "==", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "HwLen", "/", "Rep", ";", "++", "i", ")", "{", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "!=", "Rep", ";", "++", "j", ")", "Mask", ".", "push_back", "(", "i", "+", "Offset", ")", ";", "}", "SDValue", "ShuffV", "=", "DAG", ".", "getVectorShuffle", "(", "ByteTy", ",", "dl", ",", "ByteVec", ",", "Undef", ",", "Mask", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResTy", ",", "ShuffV", ")", ";", "}", "unsigned", "Rep", "=", "<NUM_LIT>", "/", "ResLen", ";", "for", "(", "unsigned", "r", "=", "<NUM_LIT>", ";", "r", "!=", "HwLen", "/", "ResLen", ";", "++", "r", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "ResLen", ";", "++", "i", ")", "{", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "!=", "Rep", ";", "++", "j", ")", "Mask", ".", "push_back", "(", "Offset", "+", "i", "*", "BitBytes", ")", ";", "}"], "ground_truth": ["}"], "File": "HexagonISelLoweringHVX7", "Func": "extractHvxSubvectorPred", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3254, "Length": 185, "Cover_Rate": 0.39870689655172414, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", "{", "unsigned", "SuperReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "DestReg", ",", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "VSXSelfCopyCrash", "&&", "SrcReg", "==", "SuperReg", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "DestReg", "=", "SuperReg", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", "{", "unsigned", "SuperReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "DestReg", ",", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "VSXSelfCopyCrash", "&&", "SrcReg", "==", "SuperReg", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "DestReg", "=", "SuperReg", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "{", "unsigned", "SuperReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "SrcReg", ",", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "VSXSelfCopyCrash", "&&", "DestReg", "==", "SuperReg", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "SrcReg", "=", "SuperReg", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "{", "unsigned", "SuperReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "SrcReg", ",", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "VSXSelfCopyCrash", "&&", "DestReg", "==", "SuperReg", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "SrcReg", "=", "SuperReg", ";", "}", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "{", "unsigned", "CRReg", "=", "getCRFromCRBit", "(", "SrcReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "CRReg", ")", ";", "getKillRegState", "(", "KillSrc", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "TRI", "->", "getEncodingValue", "(", "CRReg", ")", "*", "<NUM_LIT>", "+", "(", "<NUM_LIT>", "-", "getCRBitValue", "(", "SrcReg", ")", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "return", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "getKillRegState", "(", "KillSrc", ")", ";", "return", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "getKillRegState", "(", "KillSrc", ")", ";", "return", ";", "}", "unsigned", "Opc", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ";"], "ground_truth": ["else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", "||", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ";"], "File": "PPCInstrInfo100", "Func": "copyPhysReg", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3255, "Length": 530, "Cover_Rate": 0.6535141800246609, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isCortexM7", "(", ")", "const", "{"], "ground_truth": ["return", "<ISA_LIT>ProcFamily", "==", "CortexM7", ";"], "File": "ARMSubtarget100", "Func": "isCortexM7", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3256, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "!", "CheckSingleUse", "||", "N", "->", "hasOneUse", "(", ")", ";"], "ground_truth": ["}"], "File": "HexagonISelDAGToDAG1", "Func": "hasOneUse", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3257, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>MCInstrInfo", "::", "isCVINew", "(", "MCInstrInfo", "const", "&", "MCII", ",", "MCInst", "const", "&", "MCI", ")", "{"], "ground_truth": ["const", "uint64_t", "F", "=", "<ISA_LIT>MCInstrInfo", "::", "getDesc", "(", "MCII", ",", "MCI", ")", ".", "TSFlags", ";"], "File": "HexagonMCInstrInfo (2)1", "Func": "isCVINew", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3258, "Length": 31, "Cover_Rate": 0.6595744680851063, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "NO_REGS", ";", "}", "if", "(", "mode", "==", "QImode", "&&", "(", "(", "!", "TARGET_64BIT", "&&", "!", "in_p", "&&", "INTEGER_CLASS_P", "(", "rclass", ")", "&&", "MAYBE_NON_Q_CLASS_P", "(", "rclass", ")", ")", "||", "(", "!", "TARGET_AVX512DQ", "&&", "MAYBE_MASK_CLASS_P", "(", "rclass", ")", ")", ")", ")", "{", "int", "regno", "=", "true_regnum", "(", "x", ")", ";", "if", "(", "regno", "==", "-", "<NUM_LIT>", ")", "return", "Q_REGS", ";", "return", "NO_REGS", ";", "}", "if", "(", "(", "mode", "==", "HFmode", "||", "mode", "==", "HImode", "||", "mode", "==", "V2QImode", "||", "mode", "==", "BFmode", ")", "&&", "!", "TARGET_SSE4_1", "&&", "SSE_CLASS_P", "(", "rclass", ")", "&&", "!", "in_p", "&&", "MEM_P", "(", "x", ")", ")", "{", "sri", "->", "extra_cost", "=", "<NUM_LIT>", ";"], "ground_truth": ["return", "GENERAL_REGS", ";"], "File": "i3861", "Func": "ix86_secondary_reload", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3259, "Length": 109, "Cover_Rate": 0.5317073170731708, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addRegOperands", "(", "Inst", ",", "N", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "addBoolRegOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3260, "Length": 8, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "size_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "mag_comparisons", ")", ";", "i", "++", ")", "{", "HOST_WIDE_INT", "new_rhs", ";", "bool", "increment", "=", "*", "code", "==", "mag_comparisons", "[", "i", "]", "[", "<NUM_LIT>", "]", ";", "bool", "decrement", "=", "*", "code", "==", "mag_comparisons", "[", "i", "]", "[", "<NUM_LIT>", "]", ";", "if", "(", "!", "increment", "&&", "!", "decrement", ")", "continue", ";", "if", "(", "(", "increment", "&&", "rhs", "==", "HOST_WIDE_INT_MAX", ")", "||", "(", "decrement", "&&", "rhs", "==", "HOST_WIDE_INT_MIN", ")", ")", "break", ";", "new_rhs", "=", "rhs", "+", "(", "increment", "?", "<NUM_LIT>", ":", "-", "<NUM_LIT>", ")", ";", "if", "(", "loongarch_integer_cost", "(", "new_rhs", ")", "<", "loongarch_integer_cost", "(", "rhs", ")", ")", "{", "*", "op1", "=", "GEN_INT", "(", "new_rhs", ")", ";", "*", "code", "=", "mag_comparisons", "[", "i", "]", "[", "increment", "]", ";", "}", "break", ";"], "ground_truth": ["}"], "File": "loongarch1", "Func": "loongarch_emit_int_compare", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3261, "Length": 128, "Cover_Rate": 0.4280936454849498, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>TargetObjectFile", "*", "TLOF", "=", "static_cast", "<", "const", "<ISA_LIT>TargetObjectFile", "*", ">", "(", "getTargetMachine", "(", ")", ".", "getObjFileLowering", "(", ")", ")", ";"], "ground_truth": ["if", "(", "TLOF", "->", "IsConstantInSmallSection", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "N", "->", "getConstVal", "(", ")", ",", "getTargetMachine", "(", ")", ")", ")", "return", "getAddrGPRel", "(", "N", ",", "SDLoc", "(", "N", ")", ",", "Ty", ",", "DAG", ")", ";"], "File": "MipsISelLowering103", "Func": "lowerConstantPool", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3262, "Length": 59, "Cover_Rate": 0.35542168674698793, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>RegisterInfo", "::", "<ISA_LIT>RegisterInfo", "(", "<ISA_LIT>TargetMachine", "&", "tm", ",", "const", "TargetInstrInfo", "&", "tii", ")", ":", "<ISA_LIT>GenRegisterInfo", "(", "<STR_LIT>", ")", "{"], "ground_truth": ["}"], "File": "VideoCore4RegisterInfo", "Func": "VideoCore4RegisterInfo", "Target": "VideoCore4", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3263, "Length": 20, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "lowerVectorShuffleAsDecomposedShuffleBlend", "(", "const", "SDLoc", "&", "DL", ",", "MVT", "VT", ",", "SDValue", "V1", ",", "SDValue", "V2", ",", "ArrayRef", "<", "int", ">", "Mask", ",", "SelectionDAG", "&", "DAG", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "V1Mask", "(", "Mask", ".", "size", "(", ")", ",", "-", "<NUM_LIT>", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "V2Mask", "(", "Mask", ".", "size", "(", ")", ",", "-", "<NUM_LIT>", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "BlendMask", "(", "Mask", ".", "size", "(", ")", ",", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["for", "(", "int", "i", "=", "<NUM_LIT>", ",", "Size", "=", "Mask", ".", "size", "(", ")", ";", "i", "<", "Size", ";", "++", "i", ")", "if", "(", "Mask", "[", "i", "]", ">=", "<NUM_LIT>", "&&", "Mask", "[", "i", "]", "<", "Size", ")", "{"], "File": "X86ISelLowering (3)", "Func": "lowerVectorShuffleAsDecomposedShuffleBlend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3264, "Length": 122, "Cover_Rate": 0.45018450184501846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ")", ",", "Subtarget", "(", "TT", ",", "FS", ")", ",", "DataLayout", "(", "<STR_LIT>", "<STR_LIT>", ")", ",", "InstrInfo", "(", ")", ",", "FrameLowering", "(", "Subtarget", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", "{"], "ground_truth": ["}"], "File": "XCoreTargetMachine2", "Func": "XCoreTargetMachine", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3265, "Length": 66, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AsmToken", "::", "TokenKind", "kind", "=", "getLexer", "(", ")", ".", "getKind", "(", ")", ";", "switch", "(", "kind", ")", "{", "default", ":", "return", "true", ";", "case", "AsmToken", "::", "Minus", ":", "case", "AsmToken", "::", "Integer", ":"], "ground_truth": ["if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "EVal", ")", ")", "return", "true", ";"], "File": "LC2200AsmParser", "Func": "ParseImmediate", "Target": "LC2200", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3266, "Length": 47, "Cover_Rate": 0.39166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "arc_print_operand_address", "(", "file", ",", "base", ")", ";", "if", "(", "CONSTANT_P", "(", "base", ")", "&&", "CONST_INT_P", "(", "index", ")", ")", "fputc", "(", "'+'", ",", "file", ")", ";", "else", "fputc", "(", "','", ",", "file", ")", ";", "gcc_assert", "(", "OBJECT_P", "(", "index", ")", ")", ";", "arc_print_operand_address", "(", "file", ",", "index", ")", ";", "break", ";", "case", "CONST", ":", "{", "rtx", "c", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "if", "(", "(", "GET_CODE", "(", "c", ")", "==", "UNSPEC", "&&", "(", "XINT", "(", "c", ",", "<NUM_LIT>", ")", "==", "UNSPEC_TLS_OFF", "||", "XINT", "(", "c", ",", "<NUM_LIT>", ")", "==", "UNSPEC_TLS_IE", ")", ")", "||", "(", "GET_CODE", "(", "c", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "c", ",", "<NUM_LIT>", ")", ")", "==", "UNSPEC", "&&", "(", "XINT", "(", "XEXP", "(", "c", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "==", "UNSPEC_TLS_OFF", "||", "XINT", "(", "XEXP", "(", "c", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "==", "ARC_UNSPEC_GOTOFFPC", ")", ")", ")", "{", "arc_output_pic_addr_const", "(", "file", ",", "c", ",", "<NUM_LIT>", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "arc6", "Func": "arc_print_operand_address", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3267, "Length": 160, "Cover_Rate": 0.37825059101654845, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NumLaneElts", "==", "<NUM_LIT>", ")", "return", "false", ";", "for", "(", "unsigned", "l", "=", "<NUM_LIT>", ";", "l", "!=", "NumElts", ";", "l", "+=", "NumLaneElts", ")", "{", "unsigned", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumLaneElts", ";", "++", "i", ")", "{", "if", "(", "Mask", "[", "i", "+", "l", "]", ">=", "<NUM_LIT>", ")", "break", ";", "}", "if", "(", "i", "==", "NumLaneElts", ")", "continue", ";", "int", "Start", "=", "Mask", "[", "i", "+", "l", "]", ";", "if", "(", "!", "isUndefOrInRange", "(", "Start", ",", "l", ",", "l", "+", "NumLaneElts", ")", "&&", "!", "isUndefOrInRange", "(", "Start", ",", "l", "+", "NumElts", ",", "l", "+", "NumElts", "+", "NumLaneElts", ")", ")", "return", "false", ";", "if", "(", "l", "!=", "<NUM_LIT>", "&&", "Mask", "[", "i", "]", ">=", "<NUM_LIT>", "&&", "!", "isUndefOrEqual", "(", "Start", ",", "Mask", "[", "i", "]", "+", "l", ")", ")", "return", "false", ";", "if", "(", "Start", ">=", "(", "int", ")", "NumElts", ")", "Start", "-=", "NumElts", "-", "NumLaneElts", ";", "if", "(", "Start", "<=", "(", "int", ")", "(", "i", "+", "l", ")", ")", "return", "false", ";", "Start", "-=", "i", ";", "for", "(", "++", "i", ";", "i", "!=", "NumLaneElts", ";", "++", "i", ")", "{", "int", "Idx", "=", "Mask", "[", "i", "+", "l", "]", ";", "if", "(", "!", "isUndefOrInRange", "(", "Idx", ",", "l", ",", "l", "+", "NumLaneElts", ")", "&&", "!", "isUndefOrInRange", "(", "Idx", ",", "l", "+", "NumElts", ",", "l", "+", "NumElts", "+", "NumLaneElts", ")", ")", "return", "false", ";", "if", "(", "l", "!=", "<NUM_LIT>", "&&", "Mask", "[", "i", "]", ">=", "<NUM_LIT>", "&&", "!", "isUndefOrEqual", "(", "Idx", ",", "Mask", "[", "i", "]", "+", "l", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "Idx", ">=", "(", "int", ")", "NumElts", ")", "Idx", "-=", "NumElts", "-", "NumLaneElts", ";"], "File": "X86ISelLowering114", "Func": "isPALIGNRMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3268, "Length": 271, "Cover_Rate": 0.7188328912466844, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "this", "->", "MF", "=", "&", "MF", ";"], "ground_truth": ["}"], "File": "X86AsmPrinter (2)2", "Func": "startFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3269, "Length": 8, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "SDUse", "&", "U", ":", "Op", "->", "ops", "(", ")", ")", "DAG", ".", "ExtractVectorElements", "(", "U", ".", "get", "(", ")", ",", "Args", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Args", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering51", "Func": "LowerCONCAT_VECTORS", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3270, "Length": 48, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask8", ")", "__builtin_ia32_ptestmq256", "(", "(", "__v4di", ")", "__A", ",", "(", "__v4di", ")", "__B", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_test_epi64_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3271, "Length": 24, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmParser", "::", "cvtSdwaVOP2", "(", "MCInst", "&", "Inst", ",", "const", "OperandVector", "&", "Operands", ")", "{", "cvtSDWA", "(", "Inst", ",", "Operands", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "cvtSdwaVOP2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3272, "Length": 25, "Cover_Rate": 0.9259259259259259, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";"], "ground_truth": ["}"], "File": "MandarinTargetMachine", "Func": "addPreEmitPass", "Target": "Mandarin", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3273, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "X", "(", "getThe<ISA_LIT>Target", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "MSP430AsmPrinter (2)1", "Func": "LLVMInitializeMSP430AsmPrinter", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3274, "Length": 12, "Cover_Rate": 0.7058823529411765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "get_attr_type", "(", "insn", ")", ")", "{", "case", "TYPE_JMPREG", ":", "return", "TARGET_POWER", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "case", "TYPE_BRANCH", ":", "if", "(", "(", "rs6000_cpu_attr", "==", "CPU_PPC603", "||", "rs6000_cpu_attr", "==", "CPU_PPC604", "||", "rs6000_cpu_attr", "==", "CPU_PPC604E", "||", "rs6000_cpu_attr", "==", "CPU_PPC620", "||", "rs6000_cpu_attr", "==", "CPU_PPC630", "||", "rs6000_cpu_attr", "==", "CPU_PPC750", "||", "rs6000_cpu_attr", "==", "CPU_PPC7400", "||", "rs6000_cpu_attr", "==", "CPU_PPC7450", "||", "rs6000_cpu_attr", "==", "CPU_POWER4", "||", "rs6000_cpu_attr", "==", "CPU_POWER5", ")", "&&", "recog_memoized", "(", "dep_insn", ")", "&&", "(", "INSN_CODE", "(", "dep_insn", ")", ">=", "<NUM_LIT>", ")", "&&", "(", "get_attr_type", "(", "dep_insn", ")", "==", "TYPE_CMP", "||", "get_attr_type", "(", "dep_insn", ")", "==", "TYPE_COMPARE", "||", "get_attr_type", "(", "dep_insn", ")", "==", "TYPE_DELAYED_COMPARE", "||", "get_attr_type", "(", "dep_insn", ")", "==", "TYPE_IMUL_COMPARE", "||", "get_attr_type", "(", "dep_insn", ")", "==", "TYPE_LMUL_COMPARE", "||", "get_attr_type", "(", "dep_insn", ")", "==", "TYPE_FPCOMPARE", "||", "get_attr_type", "(", "dep_insn", ")", "==", "TYPE_CR_LOGICAL", "||", "get_attr_type", "(", "dep_insn", ")", "==", "TYPE_DELAYED_CR", ")", ")", "return", "cost", "+", "<NUM_LIT>", ";", "default", ":", "break", ";", "}", "}", "return", "cost", ";"], "ground_truth": ["}"], "File": "rs60003", "Func": "rs6000_adjust_cost", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3275, "Length": 152, "Cover_Rate": 0.5152542372881356, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "Inst", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "{", "assert", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "emitToStreamer", "(", "Out", ",", "MCInstBuilder", "(", "Opcode", ")", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ";", "emitToStreamer", "(", "Out", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ";", "}", "else", "if", "(", "Inst", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", "{", "assert", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["emitToStreamer", "(", "Out", ",", "MCInstBuilder", "(", "Opcode", ")", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ")", ";"], "File": "RISCVAsmParser (2)", "Func": "emitVMSGE", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3276, "Length": 228, "Cover_Rate": 0.37748344370860926, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_getmant_ps", "(", "__m512", "__A", ",", "_MM_MANTISSA_NORM_ENUM", "__B", ",", "_MM_MANTISSA_SIGN_ENUM", "__C", ")", "{"], "ground_truth": ["return", "(", "__m512", ")", "__builtin_ia32_getmantps512_mask", "(", "(", "__v16sf", ")", "__A", ",", "(", "__C", "<<", "<NUM_LIT>", ")", "|", "__B", ",", "_mm512_undefined_ps", "(", ")", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_getmant_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3277, "Length": 57, "Cover_Rate": 0.9827586206896551, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmBackendELF", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "uint8_t", "OSABI", ",", "bool", "IsLittle", ")", ":", "<ISA_LIT>AsmBackend", "(", "T", ",", "TT", ",", "IsLittle", ")", ",", "OSABI", "(", "OSABI", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackendELF12", "Func": "ARMAsmBackendELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3278, "Length": 32, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MemOpClusterMutation", "(", "const", "<ISA_LIT>InstrInfo", "*", "tii", ")", ":", "TII", "(", "tii", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "MemOpClusterMutation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3279, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Fits", "=", "true", ";", "}", "else", "if", "(", "(", "NumBytes", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "DestReg", ")", ".", "addImm", "(", "NumBytes", ">>", "<NUM_LIT>", ")", ".", "addImm", "(", "(", "unsigned", ")", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "Fits", "=", "true", ";", "}", "if", "(", "Fits", ")", "{", "if", "(", "isSub", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "(", "unsigned", ")", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "(", "unsigned", ")", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "}", "return", ";", "}", "}", "while", "(", "NumBytes", ")", "{", "unsigned", "ThisVal", "=", "NumBytes", ";", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "if", "(", "DestReg", "==", "<STR_LIT>", "&&", "BaseReg", "!=", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ")", ";", "BaseReg", "=", "<STR_LIT>", ";", "continue", ";", "}"], "ground_truth": ["if", "(", "BaseReg", "==", "<STR_LIT>", ")", "{"], "File": "Thumb2InstrInfo37", "Func": "emitT2RegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3280, "Length": 259, "Cover_Rate": 0.3514246947082768, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "SDValue", "XformM5ToU5Imm", "(", "signed", "Imm", ",", "SDLoc", "DL", ")", "{", "assert", "(", "(", "Imm", ">=", "-", "<NUM_LIT>", "&&", "Imm", "<=", "-", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "CurDAG", "->", "getTargetConstant", "(", "-", "Imm", ",", "DL", ",", "<STR_LIT>", ")", ";"], "File": "HexagonISelDAGToDAG41", "Func": "XformM5ToU5Imm", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3281, "Length": 41, "Cover_Rate": 0.9318181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Promote", ")", ";", "AddPromotedToType", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Promote", ")", ";", "AddPromotedToType", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Promote", ")", ";", "AddPromotedToType", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Promote", ")", ";", "AddPromotedToType", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "int", "types", "[", "]", "=", "{", "(", "int", ")", "<STR_LIT>", ",", "(", "int", ")", "<STR_LIT>", "}", ";", "size_t", "NumTypes", "=", "sizeof", "(", "types", ")", "/", "sizeof", "(", "*", "types", ")", ";", "for", "(", "unsigned", "int", "x", "=", "<NUM_LIT>", ";", "x", "<", "NumTypes", ";", "++", "x", ")", "{", "<STR_LIT>", "VT", "=", "(", "<STR_LIT>", ")", "types", "[", "x", "]", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Expand", ")", ";"], "ground_truth": ["setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Expand", ")", ";"], "File": "AMDGPUISelLowering5", "Func": "AMDGPUTargetLowering", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3282, "Length": 220, "Cover_Rate": 0.4462474645030426, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_ternarylogic_epi32", "(", "__m512i", "__A", ",", "__m512i", "__B", ",", "__m512i", "__C", ",", "const", "int", "__imm", ")", "{"], "ground_truth": ["return", "(", "__m512i", ")", "__builtin_ia32_pternlogd512_mask", "(", "(", "__v16si", ")", "__A", ",", "(", "__v16si", ")", "__B", ",", "(", "__v16si", ")", "__C", ",", "__imm", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_ternarylogic_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3283, "Length": 59, "Cover_Rate": 0.9833333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isConstantImm", "(", ")", "const", "{"], "ground_truth": ["return", "isImm", "(", ")", "&&", "isa", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "File": "TeakAsmParser", "Func": "isConstantImm", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3284, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "BBPrevious", "&&", "<STR_LIT>", ")", ";", "MachineBasicBlock", "*", "AfterNext", "=", "After", "->", "getNextNode", "(", ")", ";", "MachineBasicBlock", "*", "BBNext", "=", "BB", "->", "getNextNode", "(", ")", ";", "BB", "->", "moveAfter", "(", "After", ")", ";", "auto", "FixFallthrough", "=", "[", "&", "]", "(", "MachineBasicBlock", "*", "From", ",", "MachineBasicBlock", "*", "To", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "DEBUG_PREFIX", "<<", "<STR_LIT>", "<<", "From", "->", "getName", "(", ")", "<<", "<STR_LIT>", "<<", "To", "->", "getName", "(", ")", "<<", "<STR_LIT>", ")", ";", "assert", "(", "From", "->", "isSuccessor", "(", "To", ")", "&&", "<STR_LIT>", ")", ";", "MachineInstr", "&", "Terminator", "=", "*", "(", "--", "From", "->", "terminators", "(", ")", ".", "end", "(", ")", ")", ";", "if", "(", "!", "Terminator", ".", "isUnconditionalBranch", "(", ")", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "From", ",", "Terminator", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "MIB", ".", "addMBB", "(", "To", ")", ";", "MIB", ".", "addImm", "(", "<STR_LIT>", "::", "AL", ")", ";", "MIB", ".", "addReg", "(", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "DEBUG_PREFIX", "<<", "<STR_LIT>", "<<", "From", "->", "getName", "(", ")", "<<", "<STR_LIT>", "<<", "To", "->", "getName", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MIB", ".", "getInstr", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMBlockPlacement8", "Func": "moveBasicBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3285, "Length": 196, "Cover_Rate": 0.6222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ob_fcode", "-=", "S390_BUILTIN_MAX", ";", "for", "(", "b_arg_chain", "=", "TYPE_ARG_TYPES", "(", "TREE_TYPE", "(", "ob_fndecl", ")", ")", ";", "!", "VOID_TYPE_P", "(", "TREE_VALUE", "(", "b_arg_chain", ")", ")", ";", "b_arg_chain", "=", "TREE_CHAIN", "(", "b_arg_chain", ")", ")", "ob_args_num", "++", ";", "if", "(", "ob_args_num", "!=", "in_args_num", ")", "{", "error_at", "(", "loc", ",", "<STR_LIT>", "<STR_LIT>", ",", "ob_fndecl", ",", "ob_args_num", ",", "in_args_num", ")", ";", "return", "error_mark_node", ";", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "in_args_num", ";", "i", "++", ")", "if", "(", "(", "*", "arglist", ")", "[", "i", "]", "==", "error_mark_node", ")", "return", "error_mark_node", ";", "if", "(", "desc_start_for_overloaded_builtin", "[", "ob_fcode", "]", "==", "S390_OVERLOADED_BUILTIN_VAR_MAX", ")", "return", "s390_expand_overloaded_builtin", "(", "loc", ",", "ob_fcode", ",", "arglist", ",", "NULL_TREE", ")", ";", "for", "(", "bindex", "=", "desc_start_for_overloaded_builtin", "[", "ob_fcode", "]", ";", "bindex", "<=", "desc_end_for_overloaded_builtin", "[", "ob_fcode", "]", ";", "bindex", "=", "(", "enum", "s390_overloaded_builtin_vars", ")", "(", "(", "int", ")", "bindex", "+", "<NUM_LIT>", ")", ")", "{", "int", "match_type", ";", "enum", "s390_builtin_ov_type_index", "type_index", "=", "type_for_overloaded_builtin_var", "[", "bindex", "]", ";", "if", "(", "TARGET_DEBUG_ARG", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "(", "int", ")", "bindex", ")", ";", "match_type", "=", "s390_fn_types_compatible", "(", "type_index", ",", "arglist", ")", ";", "if", "(", "match_type", "==", "INT_MAX", ")", "continue", ";", "if", "(", "TARGET_DEBUG_ARG", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "match_type", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "match_type", ")", ";", "if", "(", "match_type", "<", "last_match_type", ")", "{", "num_matches", "=", "<NUM_LIT>", ";", "last_match_type", "=", "match_type", ";", "last_match_fntype_index", "=", "type_index", ";", "last_match_index", "=", "bindex", ";", "}", "else", "if", "(", "match_type", "==", "last_match_type", ")", "num_matches", "++", ";", "}", "if", "(", "last_match_type", "==", "INT_MAX", ")", "{", "error_at", "(", "loc", ",", "<STR_LIT>", ",", "IDENTIFIER_POINTER", "(", "DECL_NAME", "(", "ob_fndecl", ")", ")", ")", ";", "return", "error_mark_node", ";", "}", "else", "if", "(", "num_matches", ">", "<NUM_LIT>", ")", "{", "error_at", "(", "loc", ",", "<STR_LIT>", ",", "IDENTIFIER_POINTER", "(", "DECL_NAME", "(", "ob_fndecl", ")", ")", ")", ";", "return", "error_mark_node", ";", "}", "if", "(", "!", "TARGET_VXE", "&&", "bflags_overloaded_builtin_var", "[", "last_match_index", "]", "&", "B_VXE", ")", "{", "error_at", "(", "loc", ",", "<STR_LIT>", ",", "IDENTIFIER_POINTER", "(", "DECL_NAME", "(", "ob_fndecl", ")", ")", ")", ";", "return", "error_mark_node", ";", "}", "if", "(", "bflags_overloaded_builtin_var", "[", "last_match_index", "]", "&", "B_DEP", ")", "warning_at", "(", "loc", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "IDENTIFIER_POINTER", "(", "DECL_NAME", "(", "ob_fndecl", ")", ")", ")", ";", "if", "(", "bt_for_overloaded_builtin_var", "[", "last_match_index", "]", "==", "S390_BUILTIN_MAX", ")", "target_builtin_decl", "=", "ob_fndecl", ";"], "ground_truth": ["else", "target_builtin_decl", "=", "s390_builtin_decls", "[", "bt_for_overloaded_builtin_var", "[", "last_match_index", "]", "]", ";"], "File": "s390-c5", "Func": "s390_resolve_overloaded_builtin", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3286, "Length": 377, "Cover_Rate": 0.4027777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Scale", "=", "<NUM_LIT>", ";", "if", "(", "Offset", "<", "<NUM_LIT>", ")", "{", "NumBits", "=", "<NUM_LIT>", ";", "Offset", "=", "-", "Offset", ";", "}", "else", "{", "NumBits", "=", "<NUM_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "NumBits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "NumBits", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NumBits", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NumBits", "=", "(", "BaseReg", "==", "<STR_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "Scale", "=", "<NUM_LIT>", ";", "isSigned", "=", "false", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "Offset", "+=", "getFrameIndexInstrOffset", "(", "MI", ",", "i", ")", ";"], "ground_truth": ["if", "(", "(", "Offset", "&", "(", "Scale", "-", "<NUM_LIT>", ")", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";"], "File": "ARMBaseRegisterInfo66", "Func": "isFrameOffsetLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3287, "Length": 129, "Cover_Rate": 0.40822784810126583, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "FirstOp", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "FirstOp", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "FirstOp", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "FirstOp", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "FirstOp", "=", "<NUM_LIT>", ";", "isZBranch", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "FirstOp", "=", "<NUM_LIT>", ";", "isZBranch", "=", "true", ";", "break", ";", "}", "unsigned", "NZCV", "=", "<STR_LIT>", "(", "CmpBBTailCC", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "Opc", ")", ";", "MRI", "->", "constrainRegClass", "(", "CmpMI", "->", "getOperand", "(", "FirstOp", ")", ".", "getReg", "(", ")", ",", "TII", "->", "getRegClass", "(", "MCID", ",", "<NUM_LIT>", ",", "TRI", ",", "*", "MF", ")", ")", ";", "if", "(", "CmpMI", "->", "getOperand", "(", "FirstOp", "+", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "MRI", "->", "constrainRegClass", "(", "CmpMI", "->", "getOperand", "(", "FirstOp", "+", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "TII", "->", "getRegClass", "(", "MCID", ",", "<NUM_LIT>", ",", "TRI", ",", "*", "MF", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "Head", ",", "CmpMI", ",", "CmpMI", "->", "getDebugLoc", "(", ")", ",", "MCID", ")", ".", "add", "(", "CmpMI", "->", "getOperand", "(", "FirstOp", ")", ")", ";", "if", "(", "isZBranch", ")", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "else", "MIB", ".", "add", "(", "CmpMI", "->", "getOperand", "(", "FirstOp", "+", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "addImm", "(", "NZCV", ")", ".", "addImm", "(", "HeadCmpBBCC", ")", ";", "if", "(", "isZBranch", ")", "{"], "ground_truth": ["bool", "isNZ", "=", "CmpMI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "CmpMI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ";"], "File": "AArch64ConditionalCompares26", "Func": "convert", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3288, "Length": 326, "Cover_Rate": 0.3343589743589744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAssembler", "*", "getAssembler", "(", ")", "const", "{", "return", "Assembler", ";"], "ground_truth": ["}"], "File": "HexagonAsmParser (2)", "Func": "getAssembler", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3289, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "canGuaranteeTCO", "(", "CallingConv", "::", "ID", "CC", ")", "{", "return", "(", "CC", "==", "CallingConv", "::", "Fast", "||", "CC", "==", "CallingConv", "::", "GHC", "||", "CC", "==", "CallingConv", "::", "X86_RegCall", "||", "CC", "==", "CallingConv", "::", "HiPE", "||", "CC", "==", "CallingConv", "::", "HHVM", ")", ";"], "ground_truth": ["}"], "File": "Z80oldISelLowering", "Func": "canGuaranteeTCO", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3290, "Length": 44, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "MachineIRBuilder", "MIB", "(", "I", ")", ";", "auto", "UShl", "=", "MIB", ".", "buildInstr", "(", "Opc", ",", "{", "DstReg", "}", ",", "{", "Src1Reg", ",", "Src2Reg", "}", ")", ";", "constrainSelectedInstRegOperands", "(", "*", "UShl", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AArch64InstructionSelector13", "Func": "selectVectorSHL", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3291, "Length": 64, "Cover_Rate": 0.3137254901960784, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "Emitter", "<", "CodeEmitter", ">", "::", "emitPseudoInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "unsigned", "Opcode", "=", "MI", ".", "getDesc", "(", ")", ".", "Opcode", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "TargetInstrInfo", "::", "INLINEASM", ":", "{", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSymbolName", "(", ")", "[", "<NUM_LIT>", "]", ")", "{", "llvm_report_error", "(", "<STR_LIT>", ")", ";", "}", "break", ";", "}", "case", "TargetInstrInfo", "::", "DBG_LABEL", ":", "case", "TargetInstrInfo", "::", "EH_LABEL", ":", "MCE", ".", "emitLabel", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "TargetInstrInfo", "::", "IMPLICIT_DEF", ":", "case", "TargetInstrInfo", "::", "DECLARE", ":", "case", "<STR_LIT>", ":", "break", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["emitConstPoolInstruction", "(", "MI", ")", ";"], "File": "ARMCodeEmitter11", "Func": "emitPseudoInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3292, "Length": 120, "Cover_Rate": 0.39473684210526316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PassConfig", "::", "addPreSched2", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "!", "get<ISA_LIT>Subtarget", "(", ")", ".", "isThumb1Only", "(", ")", ")", "{", "addPass", "(", "create<ISA_LIT>LoadStoreOptimizationPass", "(", ")", ")", ";", "printAndVerify", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "get<ISA_LIT>Subtarget", "(", ")", ".", "hasNEON", "(", ")", ")", "addPass", "(", "createExecutionDependencyFixPass", "(", "&", "<STR_LIT>", ")", ")", ";", "}", "addPass", "(", "create<ISA_LIT>ExpandPseudoPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "!", "get<ISA_LIT>Subtarget", "(", ")", ".", "isThumb1Only", "(", ")", ")", "addPass", "(", "&", "IfConverterID", ")", ";", "}", "if", "(", "get<ISA_LIT>Subtarget", "(", ")", ".", "isThumb2", "(", ")", ")", "addPass", "(", "createThumb2ITBlockPass", "(", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMTargetMachine106", "Func": "addPreSched2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3293, "Length": 119, "Cover_Rate": 0.9754098360655737, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_FDPIC", ")", "bitmap_set_bit", "(", "regs", ",", "FDPIC_REGNO", ")", ";"], "ground_truth": ["}"], "File": "bfin", "Func": "bfin_extra_live_on_entry", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 3294, "Length": 12, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "{", "if", "(", "!", "isSetCCr", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "continue", ";", "MachineInstr", "*", "ZExt", "=", "nullptr", ";", "for", "(", "auto", "&", "Use", ":", "MRI", "->", "use_instructions", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "if", "(", "Use", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "ZExt", "=", "&", "Use", ";", "if", "(", "!", "ZExt", ")", "continue", ";", "MachineInstr", "*", "FlagsDefMI", "=", "findFlagsImpDef", "(", "MI", ".", "getParent", "(", ")", ",", "MachineBasicBlock", "::", "reverse_iterator", "(", "&", "MI", ")", ")", ";"], "ground_truth": ["if", "(", "!", "FlagsDefMI", ")", "continue", ";"], "File": "X86FixupSetCC", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3295, "Length": 110, "Cover_Rate": 0.3160919540229885, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>IREmitter", "::", "visitCALL_NOLINK", "(", "const", "SDNode", "*", "N", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitCALL_NOLINK", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3296, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "TLSOffsetSym", "=", "CurDAG", "->", "getTargetGlobalAddress", "(", "GA", "->", "getGlobal", "(", ")", ",", "DL", ",", "PtrVT", ",", "GA", "->", "getOffset", "(", ")", ",", "<NUM_LIT>", ")", ";", "MachineSDNode", "*", "TLSBase", "=", "CurDAG", "->", "getMachineNode", "(", "GlobalGetIns", ",", "DL", ",", "PtrVT", ",", "TLSBaseSym", ")", ";", "MachineSDNode", "*", "TLSOffset", "=", "CurDAG", "->", "getMachineNode", "(", "ConstIns", ",", "DL", ",", "PtrVT", ",", "TLSOffsetSym", ")", ";", "MachineSDNode", "*", "TLSAddress", "=", "CurDAG", "->", "getMachineNode", "(", "AddIns", ",", "DL", ",", "PtrVT", ",", "SDValue", "(", "TLSBase", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "TLSOffset", ",", "<NUM_LIT>", ")", ")", ";", "ReplaceNode", "(", "Node", ",", "TLSAddress", ")", ";", "return", ";", "}", "case", "<STR_LIT>", ":", "{", "unsigned", "IntNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "switch", "(", "IntNo", ")", "{", "case", "<STR_LIT>", ":", "{", "MachineSDNode", "*", "TLSSize", "=", "CurDAG", "->", "getMachineNode", "(", "GlobalGetIns", ",", "DL", ",", "PtrVT", ",", "CurDAG", "->", "getTargetExternalSymbol", "(", "<STR_LIT>", ",", "PtrVT", ")", ")", ";", "ReplaceNode", "(", "Node", ",", "TLSSize", ")", ";", "return", ";", "}", "case", "<STR_LIT>", ":", "{", "MachineSDNode", "*", "TLSAlign", "=", "CurDAG", "->", "getMachineNode", "(", "GlobalGetIns", ",", "DL", ",", "PtrVT", ",", "CurDAG", "->", "getTargetExternalSymbol", "(", "<STR_LIT>", ",", "PtrVT", ")", ")", ";", "ReplaceNode", "(", "Node", ",", "TLSAlign", ")", ";", "return", ";", "}", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "unsigned", "IntNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "switch", "(", "IntNo", ")", "{", "case", "<STR_LIT>", ":", "{", "MachineSDNode", "*", "TLSBase", "=", "CurDAG", "->", "getMachineNode", "(", "GlobalGetIns", ",", "DL", ",", "PtrVT", ",", "<STR_LIT>", ",", "CurDAG", "->", "getTargetExternalSymbol", "(", "<STR_LIT>", ",", "PtrVT", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "ReplaceNode", "(", "Node", ",", "TLSBase", ")", ";"], "ground_truth": ["return", ";"], "File": "WebAssemblyISelDAGToDAG32", "Func": "Select", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3297, "Length": 283, "Cover_Rate": 0.31905298759864714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "getParser", "(", ")", ".", "eatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["getParser", "(", ")", ".", "Lex", "(", ")", ";"], "File": "MMIXAsmParser", "Func": "ParseInstruction", "Target": "MMIX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3298, "Length": 50, "Cover_Rate": 0.3401360544217687, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "spu_modes_tieable_p", "(", "machine_mode", "mode1", ",", "machine_mode", "mode2", ")", "{", "return", "(", "GET_MODE_BITSIZE", "(", "mode1", ")", "<=", "MAX_FIXED_MODE_SIZE", "&&", "GET_MODE_BITSIZE", "(", "mode2", ")", "<=", "MAX_FIXED_MODE_SIZE", ")", ";"], "ground_truth": ["}"], "File": "spu3", "Func": "spu_modes_tieable_p", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3299, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fprintf", "(", "f", ",", "<STR_LIT>", ")", ";", "asm_fprintf", "(", "f", ",", "<STR_LIT>", ",", "STATIC_CHAIN_REGNUM", ",", "PC_REGNUM", ")", ";", "asm_fprintf", "(", "f", ",", "<STR_LIT>", ",", "PC_REGNUM", ",", "PC_REGNUM", ")", ";", "}", "else", "if", "(", "TARGET_THUMB2", ")", "{", "fprintf", "(", "f", ",", "<STR_LIT>", ")", ";", "asm_fprintf", "(", "f", ",", "<STR_LIT>", ",", "STATIC_CHAIN_REGNUM", ",", "PC_REGNUM", ")", ";", "asm_fprintf", "(", "f", ",", "<STR_LIT>", ",", "PC_REGNUM", ",", "PC_REGNUM", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "arm5", "Func": "arm_asm_trampoline_template", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3300, "Length": 68, "Cover_Rate": 0.38202247191011235, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>ELFObjectWriter", "(", ")", "{"], "ground_truth": ["}"], "File": "CSKYELFObjectWriter", "Func": "~CSKYELFObjectWriter", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3301, "Length": 6, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DenseSet", "<", "const", "char", "*", ">", "Allowed", "(", "{", "&", "AAAMDAttributes", "::", "ID", ",", "&", "AAUniformWorkGroupSize", "::", "ID", ",", "&", "AACallEdges", "::", "ID", "}", ")", ";", "Attributor", "A", "(", "Functions", ",", "InfoCache", ",", "CGUpdater", ",", "&", "Allowed", ")", ";", "for", "(", "Function", "&", "F", ":", "M", ")", "{", "if", "(", "!", "F", ".", "isIntrinsic", "(", ")", ")", "{", "A", ".", "getOrCreateAAFor", "<", "AAAMDAttributes", ">", "(", "IRPosition", "::", "function", "(", "F", ")", ")", ";"], "ground_truth": ["A", ".", "getOrCreateAAFor", "<", "AAUniformWorkGroupSize", ">", "(", "IRPosition", "::", "function", "(", "F", ")", ")", ";"], "File": "AMDGPUAttributor9", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3302, "Length": 88, "Cover_Rate": 0.5057471264367817, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Lo", ")", "{", "unsigned", "TmpReg", "=", "createResultReg", "(", "RC", ")", ";", "EmitInst", "(", "<STR_LIT>", ",", "TmpReg", ")", ".", "addImm", "(", "Hi", ")", ";", "EmitInst", "(", "<STR_LIT>", ",", "ResultReg", ")", ".", "addReg", "(", "TmpReg", ")", ".", "addImm", "(", "Lo", ")", ";", "}", "else", "{", "EmitInst", "(", "<STR_LIT>", ",", "ResultReg", ")", ".", "addImm", "(", "Hi", ")", ";"], "ground_truth": ["}"], "File": "MipsFastISel2", "Func": "Materialize32BitInt", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3303, "Length": 58, "Cover_Rate": 0.3118279569892473, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Src1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Src0", ".", "isUndef", "(", ")", "&&", "Src1", ".", "isUndef", "(", ")", ")", "return", "DCI", ".", "DAG", ".", "getUNDEF", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "SIISelLowering (2)3", "Func": "performCvtPkRTZCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3304, "Length": 44, "Cover_Rate": 0.6285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512", ")", "__builtin_ia32_maxps512_mask", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v16sf", ")", "__B", ",", "(", "__v16sf", ")", "_mm512_setzero_ps", "(", ")", ",", "(", "__mmask16", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_maskz_max_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3305, "Length": 32, "Cover_Rate": 0.5614035087719298, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_smax_nanpv2df", "(", "a", ",", "b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vpmaxq_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3306, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoopInfo", "(", ")", ";", "SE", "=", "&", "getAnalysis", "<", "ScalarEvolutionWrapperPass", ">", "(", ")", ".", "getSE", "(", ")", ";", "auto", "*", "DTWP", "=", "getAnalysisIfAvailable", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "DT", "=", "DTWP", "?", "&", "DTWP", "->", "getDomTree", "(", ")", ":", "nullptr", ";", "PreserveLCSSA", "=", "mustPreserveAnalysisID", "(", "LCSSAID", ")", ";"], "ground_truth": ["ST", "=", "TM", "?", "TM", "->", "getSubtargetImpl", "(", "F", ")", ":", "nullptr", ";"], "File": "PPCLoopInstrFormPrep", "Func": "runOnFunction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3307, "Length": 72, "Cover_Rate": 0.43636363636363634, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "thumb_shiftable_const", "(", "unsigned", "HOST_WIDE_INT", "val", ")", "{", "unsigned", "HOST_WIDE_INT", "mask", "=", "<NUM_LIT>", ";", "int", "i", ";", "val", "=", "val", "&", "(", "unsigned", "HOST_WIDE_INT", ")", "<NUM_LIT>", ";", "if", "(", "val", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "if", "(", "(", "val", "&", "(", "mask", "<<", "i", ")", ")", "==", "val", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "arm", "Func": "thumb_shiftable_const", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3308, "Length": 69, "Cover_Rate": 0.9857142857142858, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "<STR_LIT>", "getMemExtendType", "(", "unsigned", "Imm", ")", "{"], "ground_truth": ["return", "getExtendType", "(", "(", "Imm", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ";"], "File": "AArch64AddressingModes", "Func": "getMemExtendType", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3309, "Length": 21, "Cover_Rate": 0.875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>LowerAMXType", "(", "Function", "&", "F", ")", ":", "Func", "(", "F", ")", ",", "DL", "(", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "X86LowerAMXType6", "Func": "X86LowerAMXType", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3310, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetAsmStreamer", "::", "<ISA_LIT>TargetAsmStreamer", "(", "MCStreamer", "&", "S", ")", ":", "<ISA_LIT>TargetStreamer", "(", "S", ")", "{"], "ground_truth": ["}"], "File": "MCS51TargetStreamer", "Func": "MCS51TargetAsmStreamer", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3311, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Depth", ")", "{", "SDValue", "FrameAddr", "=", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["SDValue", "Offset", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "LowerRETURNADDR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3312, "Length": 62, "Cover_Rate": 0.328042328042328, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "Disp", "=", "Field", "&", "<NUM_LIT>", ";", "assert", "(", "Length", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Base", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "Regs", "[", "Base", "]", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Disp", ")", ")", ";"], "File": "SystemZDisassembler20", "Func": "decodeBDLAddr12Len8Operand", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3313, "Length": 49, "Cover_Rate": 0.47115384615384615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "dest", "=", "adjust_address", "(", "dest", ",", "BLKmode", ",", "<NUM_LIT>", ")", ";", "set_mem_size", "(", "dest", ",", "size", ")", ";", "s390_expand_cpymem", "(", "dest", ",", "src_mem", ",", "GEN_INT", "(", "size", ")", ")", ";", "return", "true", ";", "}", "else", "if", "(", "register_operand", "(", "src", ",", "word_mode", ")", ")", "{", "if", "(", "bitsize", "<=", "<NUM_LIT>", ")", "emit_move_insn", "(", "gen_rtx_ZERO_EXTRACT", "(", "word_mode", ",", "dest", ",", "op1", ",", "const0_rtx", ")", ",", "src", ")", ";", "else", "{", "int", "stcmh_width", "=", "bitsize", "-", "<NUM_LIT>", ";", "int", "size", "=", "stcmh_width", "/", "BITS_PER_UNIT", ";", "emit_move_insn", "(", "adjust_address", "(", "dest", ",", "SImode", ",", "size", ")", ",", "gen_lowpart", "(", "SImode", ",", "src", ")", ")", ";", "set_mem_size", "(", "dest", ",", "size", ")", ";", "emit_move_insn", "(", "gen_rtx_ZERO_EXTRACT", "(", "word_mode", ",", "dest", ",", "GEN_INT", "(", "stcmh_width", ")", ",", "const0_rtx", ")", ",", "gen_rtx_LSHIFTRT", "(", "word_mode", ",", "src", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "}", "return", "true", ";", "}", "}", "if", "(", "(", "bitpos", "%", "BITS_PER_UNIT", ")", "==", "<NUM_LIT>", "&&", "(", "bitsize", "%", "BITS_PER_UNIT", ")", "==", "<NUM_LIT>", "&&", "(", "bitpos", "&", "<NUM_LIT>", ")", "==", "(", "(", "bitpos", "+", "bitsize", "-", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "&&", "MEM_P", "(", "src", ")", "&&", "(", "mode", "==", "DImode", "||", "mode", "==", "SImode", ")", "&&", "mode", "!=", "smode", "&&", "register_operand", "(", "dest", ",", "mode", ")", ")", "{", "if", "(", "smode_bsize", "==", "bitsize", "&&", "bitpos", "==", "mode_bsize", "-", "smode_bsize", ")", "{", "rtx", "low_dest", "=", "gen_lowpart", "(", "smode", ",", "dest", ")", ";", "rtx", "low_src", "=", "gen_lowpart", "(", "smode", ",", "src", ")", ";", "switch", "(", "smode", ")", "{", "case", "E_QImode", ":", "emit_insn", "(", "gen_movstrictqi", "(", "low_dest", ",", "low_src", ")", ")", ";", "return", "true", ";", "case", "E_HImode", ":", "emit_insn", "(", "gen_movstricthi", "(", "low_dest", ",", "low_src", ")", ")", ";", "return", "true", ";", "case", "E_SImode", ":", "emit_insn", "(", "gen_movstrictsi", "(", "low_dest", ",", "low_src", ")", ")", ";", "return", "true", ";", "default", ":", "break", ";", "}", "}", "}", "if", "(", "TARGET_Z10", "&&", "(", "mode", "==", "DImode", "||", "mode", "==", "SImode", ")", ")", "{", "machine_mode", "mode_s", "=", "GET_MODE", "(", "src", ")", ";", "if", "(", "CONSTANT_P", "(", "src", ")", ")", "{", "if", "(", "src", "==", "const0_rtx", "&&", "bitpos", "/", "<NUM_LIT>", "==", "(", "bitpos", "+", "bitsize", "-", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ")", "return", "false", ";", "else", "src", "=", "force_reg", "(", "mode", ",", "src", ")", ";", "}", "else", "if", "(", "mode_s", "!=", "mode", ")", "{", "gcc_assert", "(", "GET_MODE_BITSIZE", "(", "mode_s", ")", ">=", "bitsize", ")", ";", "src", "=", "force_reg", "(", "mode_s", ",", "src", ")", ";", "src", "=", "gen_lowpart", "(", "mode", ",", "src", ")", ";", "}", "op", "=", "gen_rtx_ZERO_EXTRACT", "(", "mode", ",", "dest", ",", "op1", ",", "op2", ")", ",", "op", "=", "gen_rtx_SET", "(", "op", ",", "src", ")", ";", "if", "(", "!", "TARGET_ZEC12", ")", "{", "clobber", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "CCmode", ",", "CC_REGNUM", ")", ")", ";"], "ground_truth": ["op", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "op", ",", "clobber", ")", ")", ";"], "File": "s390", "Func": "s390_expand_insv", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3314, "Length": 460, "Cover_Rate": 0.5437352245862884, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "generateEndPgm", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "const", "<ISA_LIT>InstrInfo", "*", "TII", ",", "bool", "IsPS", ")", "{", "if", "(", "IsPS", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<STR_LIT>", "::", "ET_NULL", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Undef", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SIInsertSkips5", "Func": "generateEndPgm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3315, "Length": 105, "Cover_Rate": 0.7446808510638298, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TRI", "=", "static_cast", "<", "const", "<ISA_LIT>RegisterInfo", "*", ">", "(", "MF", "->", "getTarget", "(", ")", ".", "getSubtargetImpl", "(", ")", "->", "getRegisterInfo", "(", ")", ")", ";", "LIs", "=", "LI", ";", "DEBUG", "(", "MF", "->", "dump", "(", ")", ";", ")", ";", "for", "(", "MachineFunction", "::", "const_iterator", "mbbItr", "=", "MF", "->", "begin", "(", ")", ",", "mbbEnd", "=", "MF", "->", "end", "(", ")", ";", "mbbItr", "!=", "mbbEnd", ";", "++", "mbbItr", ")", "{", "const", "MachineBasicBlock", "*", "MBB", "=", "&", "*", "mbbItr", ";", "Chains", ".", "clear", "(", ")", ";", "for", "(", "MachineBasicBlock", "::", "const_iterator", "miItr", "=", "MBB", "->", "begin", "(", ")", ",", "miEnd", "=", "MBB", "->", "end", "(", ")", ";", "miItr", "!=", "miEnd", ";", "++", "miItr", ")", "{", "const", "MachineInstr", "*", "MI", "=", "&", "*", "miItr", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AArch64PBQPRegAlloc13", "Func": "build", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3316, "Length": 135, "Cover_Rate": 0.32066508313539194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "GlobalsEmitted", ")", "{", "emitGlobals", "(", "*", "MF", "->", "getFunction", "(", ")", "->", "getParent", "(", ")", ")", ";", "GlobalsEmitted", "=", "true", ";", "}", "MRI", "=", "&", "MF", "->", "getRegInfo", "(", ")", ";", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "emitLinkageDirective", "(", "F", ",", "O", ")", ";", "if", "(", "llvm", "::", "isKernelFunction", "(", "*", "F", ")", ")", "O", "<<", "<STR_LIT>", ";", "else", "{", "O", "<<", "<STR_LIT>", ";"], "ground_truth": ["printReturnValStr", "(", "*", "MF", ",", "O", ")", ";"], "File": "NVPTXAsmPrinter64", "Func": "EmitFunctionEntryLabel", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3317, "Length": 77, "Cover_Rate": 0.5273972602739726, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "bid", "(", "unsigned", "B", ")", "{", "unsigned", "b", "=", "B", "&", "~", "isSold", ";", "if", "(", "b", ")", "{"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "HEXAGON_PACKET_SIZE", ";", "++", "i", ")", "if", "(", "b", "&", "(", "<NUM_LIT>", "<<", "i", ")", ")", "{"], "File": "HexagonShuffler (2)1", "Func": "bid", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3318, "Length": 45, "Cover_Rate": 0.5769230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", "}", ";", "return", "emitAddSub", "(", "OpcTable", ",", "Dst", ",", "LHS", ",", "RHS", ",", "MIRBuilder", ")", ";"], "ground_truth": ["}"], "File": "AArch64InstructionSelector (2)", "Func": "emitSUBS", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3319, "Length": 48, "Cover_Rate": 0.44036697247706424, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "res", "=", "parseNamedBit", "(", "Op", ".", "Name", ",", "Operands", ",", "Op", ".", "Type", ")", ";", "}", "else", "if", "(", "Op", ".", "Type", "==", "<ISA_LIT>Operand", "::", "ImmTyOMod<ISA_LIT>", ")", "{", "res", "=", "parseOModOperand", "(", "Operands", ")", ";", "}", "else", "if", "(", "Op", ".", "Type", "==", "<ISA_LIT>Operand", "::", "ImmTySdwaDstSel", "||", "Op", ".", "Type", "==", "<ISA_LIT>Operand", "::", "ImmTySdwaSrc0Sel", "||", "Op", ".", "Type", "==", "<ISA_LIT>Operand", "::", "ImmTySdwaSrc1Sel", ")", "{", "res", "=", "parseSDWASel", "(", "Operands", ",", "Op", ".", "Name", ",", "Op", ".", "Type", ")", ";", "}", "else", "if", "(", "Op", ".", "Type", "==", "<ISA_LIT>Operand", "::", "ImmTySdwaDstUnused", ")", "{", "res", "=", "parseSDWADstUnused", "(", "Operands", ")", ";", "}", "else", "{", "res", "=", "parseIntWithPrefix", "(", "Op", ".", "Name", ",", "Operands", ",", "Op", ".", "Type", ",", "Op", ".", "ConvertResult", ")", ";", "}", "if", "(", "res", "!=", "MatchOperand_NoMatch", ")", "{", "return", "res", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmParser27", "Func": "parseOptionalOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3320, "Length": 134, "Cover_Rate": 0.7976190476190477, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "void", "_mm_torvsch", "(", ")", "{", "__asm", "__volatile", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "mmintrin", "Func": "_mm_torvsch", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3321, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "Instruction", "*", ",", "<NUM_LIT>", ">", "Users", ";", "Instruction", "*", "InstTo", "=", "dyn_cast", "<", "Instruction", ">", "(", "To", ")", ";", "for", "(", "Use", "&", "U", ":", "From", "->", "uses", "(", ")", ")", "{"], "ground_truth": ["auto", "*", "User", "=", "cast", "<", "Instruction", ">", "(", "U", ".", "getUser", "(", ")", ")", ";"], "File": "ARMCodeGenPrepare12", "Func": "ReplaceAllUsersOfWith", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3322, "Length": 50, "Cover_Rate": 0.49019607843137253, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>GOT", "::", "applyGOT0", "(", "uint64_t", "pAddress", ")", "{", "llvm", "::", "cast", "<", "<ISA_LIT>GOTEntry", ">", "(", "*", "(", "m_SectionData", "->", "getFragmentList", "(", ")", ".", "begin", "(", ")", ")", ")", ".", "setValue", "(", "pAddress", ")", ";"], "ground_truth": ["}"], "File": "ARMGOT", "Func": "applyGOT0", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3323, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ud2", "!=", "<NUM_LIT>", ")", "emit_move_insn", "(", "dest", ",", "gen_rtx_IOR", "(", "DImode", ",", "dest", ",", "GEN_INT", "(", "ud2", ")", ")", ")", ";", "emit_move_insn", "(", "dest", ",", "gen_rtx_ASHIFT", "(", "DImode", ",", "dest", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "if", "(", "ud1", "!=", "<NUM_LIT>", ")", "emit_move_insn", "(", "dest", ",", "gen_rtx_IOR", "(", "DImode", ",", "dest", ",", "GEN_INT", "(", "ud1", ")", ")", ")", ";", "}", "else", "{", "if", "(", "ud4", "&", "<NUM_LIT>", ")", "emit_move_insn", "(", "dest", ",", "GEN_INT", "(", "(", "(", "ud4", "<<", "<NUM_LIT>", ")", "^", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ")", ";", "else", "emit_move_insn", "(", "dest", ",", "GEN_INT", "(", "ud4", "<<", "<NUM_LIT>", ")", ")", ";", "if", "(", "ud3", "!=", "<NUM_LIT>", ")", "emit_move_insn", "(", "dest", ",", "gen_rtx_IOR", "(", "DImode", ",", "dest", ",", "GEN_INT", "(", "ud3", ")", ")", ")", ";", "emit_move_insn", "(", "dest", ",", "gen_rtx_ASHIFT", "(", "DImode", ",", "dest", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "if", "(", "ud2", "!=", "<NUM_LIT>", ")", "emit_move_insn", "(", "dest", ",", "gen_rtx_IOR", "(", "DImode", ",", "dest", ",", "GEN_INT", "(", "ud2", "<<", "<NUM_LIT>", ")", ")", ")", ";", "if", "(", "ud1", "!=", "<NUM_LIT>", ")", "emit_move_insn", "(", "dest", ",", "gen_rtx_IOR", "(", "DImode", ",", "dest", ",", "GEN_INT", "(", "ud1", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "rs60003", "Func": "rs6000_emit_set_long_const", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3324, "Length": 194, "Cover_Rate": 0.3415492957746479, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "if", "(", "REAL_VALUES_EQUAL", "(", "*", "r", ",", "values_fp", "[", "i", "]", ")", ")", "return", "strings_fp", "[", "i", "]", ";", "gcc_unreachable", "(", ")", ";"], "ground_truth": ["}"], "File": "arm3", "Func": "fp_const_from_val", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3325, "Length": 37, "Cover_Rate": 0.6166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "Latency", "+=", "getInstrLatency", "(", "ItinData", ",", "*", "I", ",", "PredCost", ")", ";", "}", "return", "Latency", ";", "}", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "if", "(", "PredCost", "&&", "(", "MCID", ".", "isCall", "(", ")", "||", "MCID", ".", "hasImplicitDefOfPhysReg", "(", "<STR_LIT>", ")", ")", ")", "{", "*", "PredCost", "=", "<NUM_LIT>", ";", "}", "if", "(", "!", "ItinData", ")", "return", "MI", ".", "mayLoad", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "unsigned", "Class", "=", "MCID", ".", "getSchedClass", "(", ")", ";", "if", "(", "!", "ItinData", "->", "isEmpty", "(", ")", "&&", "ItinData", "->", "getNumMicroOps", "(", "Class", ")", "<", "<NUM_LIT>", ")", "return", "getNumMicroOps", "(", "ItinData", ",", "MI", ")", ";", "unsigned", "Latency", "=", "ItinData", "->", "getStageLatency", "(", "Class", ")", ";", "unsigned", "DefAlign", "=", "MI", ".", "hasOneMemOperand", "(", ")", "?", "(", "*", "MI", ".", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", ":", "<NUM_LIT>", ";", "int", "Adj", "=", "adjustDefLatency", "(", "Subtarget", ",", "MI", ",", "MCID", ",", "DefAlign", ")", ";", "if", "(", "Adj", ">=", "<NUM_LIT>", "||", "(", "int", ")", "Latency", ">", "-", "Adj", ")", "{"], "ground_truth": ["return", "Latency", "+", "Adj", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "getInstrLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3326, "Length": 183, "Cover_Rate": 0.6182432432432432, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isReallyTriviallyReMaterializable", "(", "const", "MachineInstr", "&", "MI", ",", "AAResults", "*", "AA", ")", "const", "{", "unsigned", "NumOperands", "=", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "if", "(", "NumOperands", "<", "<NUM_LIT>", ")", "return", "false", ";", "const", "MachineOperand", "&", "PredMO", "=", "MI", ".", "getOperand", "(", "NumOperands", "-", "<NUM_LIT>", ")", ";", "if", "(", "!", "PredMO", ".", "isReg", "(", ")", ")", "return", "false", ";", "return", "PredMO", ".", "getReg", "(", ")", "==", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "TPCInstrInfo", "Func": "isReallyTriviallyReMaterializable", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3327, "Length": 74, "Cover_Rate": 0.9736842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SchedCandidate", "(", ")", ":", "SU", "(", "NULL", ")", ",", "SCost", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "HexagonMachineScheduler17", "Func": "SchedCandidate", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3328, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "UNSPEC_VSEL4SI", ";", "break", ";", "case", "V4SFmode", ":", "return", "UNSPEC_VSEL4SF", ";", "break", ";", "case", "V8HImode", ":", "return", "UNSPEC_VSEL8HI", ";", "break", ";", "case", "V16QImode", ":", "return", "UNSPEC_VSEL16QI", ";", "break", ";"], "ground_truth": ["default", ":"], "File": "rs60003", "Func": "get_vsel_insn", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3329, "Length": 31, "Cover_Rate": 0.5344827586206896, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "EmitInstruction", "(", "uint32_t", "Val", ",", "raw_ostream", "&", "OS", ")", "const", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "{", "EmitByte", "(", "Val", "&", "<NUM_LIT>", ",", "OS", ")", ";", "Val", ">>=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "TeeRISCMCCodeEmitter", "Func": "EmitInstruction", "Target": "TeeRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3330, "Length": 41, "Cover_Rate": 0.9761904761904762, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "regclass_iterator", "I", "=", "regclass_begin", "(", ")", ",", "E", "=", "regclass_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "*", "I", ";", "if", "(", "(", "VT", "==", "<STR_LIT>", "||", "RC", "->", "hasType", "(", "VT", ")", ")", "&&", "RC", "->", "contains", "(", "reg", ")", "&&", "(", "!", "BestRC", "||", "RC", "->", "getNumRegs", "(", ")", "<", "BestRC", "->", "getNumRegs", "(", ")", ")", ")", "BestRC", "=", "RC", ";", "}", "assert", "(", "BestRC", "&&", "<STR_LIT>", ")", ";", "return", "BestRC", ";"], "ground_truth": ["}"], "File": "BlackfinRegisterInfo1", "Func": "getPhysicalRegisterRegClass", "Target": "Blackfin", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3331, "Length": 86, "Cover_Rate": 0.7166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "VT", "=", "V", ".", "getSimpleValueType", "(", ")", ";", "MVT", "EltVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "NewVecC", ";", "SDLoc", "DL", "(", "V", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "auto", "*", "Elt", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BV", "->", "getOperand", "(", "i", ")", ")", ";", "if", "(", "!", "Elt", "||", "Elt", "->", "isOpaque", "(", ")", "||", "Elt", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", "!=", "EltVT", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["const", "APInt", "&", "EltC", "=", "Elt", "->", "getAPIntValue", "(", ")", ";"], "File": "X86ISelLowering (2)6", "Func": "incDecVectorConstant", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3332, "Length": 109, "Cover_Rate": 0.5023041474654378, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "cast", "<", "VTSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getVT", "(", ")", ".", "bitsLE", "(", "<STR_LIT>", ")", ")", "{", "Val", "=", "N", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "RISCVISelDAGToDAG18", "Func": "selectZExti32", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3333, "Length": 41, "Cover_Rate": 0.3360655737704918, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "getIndex", "(", ")", ";", "unsigned", "BasePtr", ";", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "bool", "AfterFPPop", "=", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ";", "if", "(", "hasBasePointer", "(", "MF", ")", ")", "BasePtr", "=", "(", "FrameIndex", "<", "<NUM_LIT>", "?", "FramePtr", ":", "getBaseRegister", "(", ")", ")", ";", "else", "if", "(", "needsStackRealignment", "(", "MF", ")", ")", "BasePtr", "=", "(", "FrameIndex", "<", "<NUM_LIT>", "?", "FramePtr", ":", "StackPtr", ")", ";", "else", "if", "(", "AfterFPPop", ")", "BasePtr", "=", "StackPtr", ";", "else", "BasePtr", "=", "(", "TFI", "->", "hasFP", "(", "MF", ")", "?", "FramePtr", ":", "StackPtr", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "BasePtr", ",", "false", ")", ";", "int", "FIOffset", ";", "if", "(", "AfterFPPop", ")", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "FIOffset", "=", "MFI", "->", "getObjectOffset", "(", "FrameIndex", ")", "-", "TFI", "->", "getOffsetOfLocalArea", "(", ")", ";", "}", "else", "FIOffset", "=", "TFI", "->", "getFrameIndexOffset", "(", "MF", ",", "FrameIndex", ")", ";", "if", "(", "Opc", "==", "TargetOpcode", "::", "STACKMAP", "||", "Opc", "==", "TargetOpcode", "::", "PATCHPOINT", ")", "{", "assert", "(", "BasePtr", "==", "FramePtr", "&&", "<STR_LIT>", ")", ";", "int64_t", "Offset", "=", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "+", "FIOffset", ";", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "return", ";", "}", "if", "(", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "{", "int", "Imm", "=", "(", "int", ")", "(", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "int", "Offset", "=", "FIOffset", "+", "Imm", ";", "assert", "(", "(", "!", "Is64Bit", "||", "isInt", "<", "<NUM_LIT>", ">", "(", "(", "long", "long", ")", "FIOffset", "+", "Imm", ")", ")", "&&", "<STR_LIT>", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "}", "else", "{", "uint64_t", "Offset", "=", "FIOffset", "+", "(", "uint64_t", ")", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "getOffset", "(", ")", ";"], "ground_truth": ["MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "setOffset", "(", "Offset", ")", ";"], "File": "X86RegisterInfo2", "Func": "eliminateFrameIndex", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3334, "Length": 358, "Cover_Rate": 0.8585131894484412, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "TSInfo", ";"], "ground_truth": ["}"], "File": "LEGSubtarget", "Func": "getSelectionDAGInfo", "Target": "LEG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3335, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "NyuziISelLowering", "Func": "LowerSCALAR_TO_VECTOR", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3336, "Length": 42, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "union", "{", "int8x16x4_t", "__i", ";", "__builtin_neon_xi", "__o", ";", "}", "__rv", ";", "__rv", ".", "__o", "=", "__builtin_mve_vld4qv16qi", "(", "(", "__builtin_neon_qi", "*", ")", "__addr", ")", ";"], "ground_truth": ["return", "__rv", ".", "__i", ";"], "File": "arm", "Func": "mve___arm_vld4q_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3337, "Length": 29, "Cover_Rate": 0.7631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "ToErase", ";", "for", "(", "auto", "*", "MI", ":", "C", ".", "instructions", "(", ")", ")", "if", "(", "Converters", ".", "find", "(", "{", "Domain", ",", "MI", "->", "getOpcode", "(", ")", "}", ")", "->", "second", "->", "convertInstr", "(", "MI", ",", "TII", ",", "MRI", ")", ")", "ToErase", ".", "push_back", "(", "MI", ")", ";", "for", "(", "Register", "Reg", ":", "C", ".", "edges", "(", ")", ")", "{"], "ground_truth": ["MRI", "->", "setRegClass", "(", "Reg", ",", "getDstRC", "(", "MRI", "->", "getRegClass", "(", "Reg", ")", ",", "Domain", ")", ")", ";"], "File": "X86DomainReassignment11", "Func": "reassign", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3338, "Length": 87, "Cover_Rate": 0.54375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "char", "*", "dlerror", "(", "void", ")", "{", "return", "_", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "xtensa-dynconfig", "Func": "dlerror", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3339, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "Trad", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ")", ",", "Subtarget", "(", "TT", ",", "FS", ",", "Trad", ")", ",", "DataLayout", "(", "<STR_LIT>", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameInfo", "(", "TargetFrameInfo", "::", "StackGrowsUp", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "PIC16TargetMachine", "Func": "PIC16TargetMachine", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3340, "Length": 78, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printMemReference", "(", "MI", ",", "OpNo", ")", ";"], "ground_truth": ["}"], "File": "X86IntelInstPrinter23", "Func": "printf64mem", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3341, "Length": 8, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "assert", "(", "Mask", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "Index", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasVLX", "(", ")", ")", "{", "Src", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Src", ",", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "Src", ",", "Mask", ",", "BasePtr", ",", "Index", ",", "Scale", "}", ";", "SDValue", "NewScatter", "=", "DAG", ".", "getTargetMemSDNode", "<", "<ISA_LIT>MaskedScatterSDNode", ">", "(", "VTs", ",", "Ops", ",", "dl", ",", "N", "->", "getMemoryVT", "(", ")", ",", "N", "->", "getMemOperand", "(", ")", ")", ";", "return", "SDValue", "(", "NewScatter", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ";", "}", "return", "SDValue", "(", ")", ";", "}", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "assert", "(", "Mask", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "Src", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Src", ",", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ")", ";", "if", "(", "Index", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasVLX", "(", ")", ")", "{", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "Src", ",", "Mask", ",", "BasePtr", ",", "Index", ",", "Scale", "}", ";", "SDValue", "NewScatter", "=", "DAG", ".", "getTargetMemSDNode", "<", "<ISA_LIT>MaskedScatterSDNode", ">", "(", "VTs", ",", "Ops", ",", "dl", ",", "N", "->", "getMemoryVT", "(", ")", ",", "N", "->", "getMemOperand", "(", ")", ")", ";", "return", "SDValue", "(", "NewScatter", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ";", "}", "EVT", "NewIndexVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "Index", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", ",", "<NUM_LIT>", ")", ";", "Index", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "NewIndexVT", ",", "Index", ",", "DAG", ".", "getUNDEF", "(", "Index", ".", "getValueType", "(", ")", ")", ")", ";"], "ground_truth": ["Mask", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Mask", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";"], "File": "X86ISelLowering151", "Func": "LowerMSCATTER", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3342, "Length": 349, "Cover_Rate": 0.42560975609756097, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Last", ".", "getParent", "(", ")", "==", "First", ".", "getParent", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["assert", "(", "InstrPos", ".", "find", "(", "&", "First", ")", "!=", "InstrPos", ".", "end", "(", ")", "&&", "InstrPos", ".", "find", "(", "&", "Last", ")", "!=", "InstrPos", ".", "end", "(", ")", "&&", "<STR_LIT>", ")", ";"], "File": "X86OptimizeLEAs10", "Func": "calcInstrDist", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3343, "Length": 50, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128d", ")", "__builtin_ia32_cmpunordsd", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "emmintrin", "Func": "_mm_cmpunord_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3344, "Length": 18, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vector_type_index", "function_resolver", "::", "infer_vector_base_type", "(", "unsigned", "int", "argno", ")", "{", "type_suffix_index", "type", "=", "infer_vector_type", "(", "argno", ")", ";", "if", "(", "type", "==", "NUM_TYPE_SUFFIXES", ")", "return", "NUM_VECTOR_TYPES", ";", "if", "(", "type", "==", "TYPE_SUFFIX_u32", "||", "type", "==", "TYPE_SUFFIX_u64", ")", "return", "type_suffixes", "[", "type", "]", ".", "vector_type", ";", "error_at", "(", "location", ",", "<STR_LIT>", "<STR_LIT>", ",", "get_argument_type", "(", "argno", ")", ",", "argno", "+", "<NUM_LIT>", ",", "fndecl", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "NUM_VECTOR_TYPES", ";"], "File": "aarch64-sve-builtins", "Func": "infer_vector_base_type", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3345, "Length": 71, "Cover_Rate": 0.9861111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LDSSize", "=", "YamlMFI", ".", "LDSSize", ";", "GDSSize", "=", "YamlMFI", ".", "GDSSize", ";", "DynLDSAlign", "=", "YamlMFI", ".", "DynLDSAlign", ";", "HighBitsOf32BitAddress", "=", "YamlMFI", ".", "HighBitsOf32BitAddress", ";", "Occupancy", "=", "YamlMFI", ".", "Occupancy", ";", "IsEntryFunction", "=", "YamlMFI", ".", "IsEntryFunction", ";", "NoSignedZerosFPMath", "=", "YamlMFI", ".", "NoSignedZerosFPMath", ";", "MemoryBound", "=", "YamlMFI", ".", "MemoryBound", ";", "WaveLimiter", "=", "YamlMFI", ".", "WaveLimiter", ";", "HasSpilledSGPRs", "=", "YamlMFI", ".", "HasSpilledSGPRs", ";", "HasSpilledVGPRs", "=", "YamlMFI", ".", "HasSpilledVGPRs", ";", "BytesInStackArgArea", "=", "YamlMFI", ".", "BytesInStackArgArea", ";", "ReturnsVoid", "=", "YamlMFI", ".", "ReturnsVoid", ";", "if", "(", "YamlMFI", ".", "ScavengeFI", ")", "{", "auto", "FIOrErr", "=", "YamlMFI", ".", "ScavengeFI", "->", "getFI", "(", "MF", ".", "getFrameInfo", "(", ")", ")", ";", "if", "(", "!", "FIOrErr", ")", "{", "const", "MemoryBuffer", "&", "Buffer", "=", "*", "PFS", ".", "SM", "->", "getMemoryBuffer", "(", "PFS", ".", "SM", "->", "getMainFileID", "(", ")", ")", ";", "Error", "=", "SMDiagnostic", "(", "*", "PFS", ".", "SM", ",", "SMLoc", "(", ")", ",", "Buffer", ".", "getBufferIdentifier", "(", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "SourceMgr", "::", "DK_Error", ",", "toString", "(", "FIOrErr", ".", "takeError", "(", ")", ")", ",", "<STR_LIT>", ",", "None", ",", "None", ")", ";", "SourceRange", "=", "YamlMFI", ".", "ScavengeFI", "->", "SourceRange", ";", "return", "true", ";", "}", "ScavengeFI", "=", "*", "FIOrErr", ";"], "ground_truth": ["}", "else", "{"], "File": "SIMachineFunctionInfo34", "Func": "initializeBaseYamlFields", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3346, "Length": 191, "Cover_Rate": 0.7795918367346939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HII", "->", "getCondOpcode", "(", "Opc", ",", "!", "IfTrue", ")", ";"], "ground_truth": ["}"], "File": "HexagonEarlyIfConv1", "Func": "getCondStoreOpcode", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3347, "Length": 12, "Cover_Rate": 0.48, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "add_sve_type_attribute", "(", "tree", "type", ",", "unsigned", "int", "num_zr", ",", "unsigned", "int", "num_pr", ",", "const", "char", "*", "mangled_name", ",", "const", "char", "*", "acle_name", ")", "{", "tree", "mangled_name_tree", "=", "(", "mangled_name", "?", "get_identifier", "(", "mangled_name", ")", ":", "NULL_TREE", ")", ";"], "ground_truth": ["tree", "value", "=", "tree_cons", "(", "NULL_TREE", ",", "get_identifier", "(", "acle_name", ")", ",", "NULL_TREE", ")", ";"], "File": "aarch64-sve-builtins1", "Func": "add_sve_type_attribute", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3348, "Length": 55, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "ENCODING_IW", ":", "if", "(", "immediate", "&", "<NUM_LIT>", ")", "immediate", "|=", "~", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "ENCODING_ID", ":", "if", "(", "immediate", "&", "<NUM_LIT>", ")", "immediate", "|=", "~", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "ENCODING_IO", ":", "break", ";", "}", "}", "switch", "(", "type", ")", "{", "case", "TYPE_XMM", ":", "mcInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", "+", "(", "immediate", ">>", "<NUM_LIT>", ")", ")", ")", ";", "return", ";", "case", "TYPE_YMM", ":", "mcInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", "+", "(", "immediate", ">>", "<NUM_LIT>", ")", ")", ")", ";", "return", ";", "case", "TYPE_ZMM", ":", "mcInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", "+", "(", "immediate", ">>", "<NUM_LIT>", ")", ")", ")", ";", "return", ";", "default", ":", "break", ";", "}", "if", "(", "!", "Dis", "->", "tryAddingSymbolicOperand", "(", "mcInst", ",", "immediate", "+", "pcrel", ",", "insn", ".", "startLocation", ",", "isBranch", ",", "insn", ".", "immediateOffset", ",", "insn", ".", "immediateSize", ",", "insn", ".", "length", ")", ")", "mcInst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "immediate", ")", ")", ";", "if", "(", "type", "==", "TYPE_MOFFS", ")", "{"], "ground_truth": ["MCOperand", "segmentReg", ";"], "File": "X86Disassembler (2)2", "Func": "translateImmediate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3349, "Length": 178, "Cover_Rate": 0.3938053097345133, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "!", "Subtarget", "->", "hasAVX", "(", ")", ")", "return", "SDValue", "(", ")", ";", "ISDNo", "=", "<STR_LIT>", ";", "OpTy", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "!", "Subtarget", "->", "hasAVX", "(", ")", ")", "return", "SDValue", "(", ")", ";", "ISDNo", "=", "<STR_LIT>", ";", "OpTy", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "!", "Subtarget", "->", "hasAVX2", "(", ")", ")", "return", "SDValue", "(", ")", ";", "ISDNo", "=", "<STR_LIT>", ";", "OpTy", "=", "<STR_LIT>", ";", "break", ";", "}", "assert", "(", "ISDNo", "&&", "<STR_LIT>", ")", ";", "unsigned", "MaskVals", "=", "<NUM_LIT>", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "MaskSize", ";", "++", "i", ")", "{", "int", "EltIdx", "=", "SVOp", "->", "getMaskElt", "(", "i", ")", ";", "if", "(", "EltIdx", "==", "i", "||", "EltIdx", "==", "-", "<NUM_LIT>", ")", "MaskVals", "|=", "(", "<NUM_LIT>", "<<", "i", ")", ";", "else", "if", "(", "EltIdx", "==", "(", "i", "+", "MaskSize", ")", ")", "continue", ";", "else", "return", "SDValue", "(", ")", ";", "}", "V1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "OpTy", ",", "V1", ")", ";", "V2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "OpTy", ",", "V2", ")", ";", "SDValue", "Ret", "=", "DAG", ".", "getNode", "(", "ISDNo", ",", "dl", ",", "OpTy", ",", "V1", ",", "V2", ",", "DAG", ".", "getConstant", "(", "MaskVals", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Ret", ")", ";"], "File": "X86ISelLowering147", "Func": "LowerVECTOR_SHUFFLEtoBlend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3350, "Length": 235, "Cover_Rate": 0.4916317991631799, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "return", "true", ";", "unsigned", "RegNumber", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "RegNumber", ")", ")", "RegNumber", "=", "TRI", "->", "getSubReg", "(", "RegNumber", ",", "ExtraCode", "[", "<NUM_LIT>", "]", "==", "'L'", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "OS", "<<", "<ISA_LIT>InstPrinter", "::", "getRegisterName", "(", "RegNumber", ")", ";", "return", "false", ";", "}", "case", "'I'", ":", "if", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "isImm", "(", ")", ")", "OS", "<<", "<STR_LIT>", ";"], "ground_truth": ["return", "false", ";"], "File": "HexagonAsmPrinter", "Func": "PrintAsmOperand", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3351, "Length": 101, "Cover_Rate": 0.4105691056910569, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "DigitalelTargetMachine", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "DigitalTargetMachine", "Func": "anchor", "Target": "Digital", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3352, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";", "}", "else", "{", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "RegOrOffset", ")", ")", ";", "}", "getStreamer", "(", ")", ".", "EmitInstruction", "(", "Inst", ",", "STI", ")", ";", "Inst", ".", "clear", "(", ")", ";", "const", "<ISA_LIT>MCExpr", "*", "HiExpr", "=", "<ISA_LIT>MCExpr", "::", "createGpOff", "(", "<ISA_LIT>MCExpr", "::", "MEK_HI", ",", "MCSymbolRefExpr", "::", "create", "(", "&", "Sym", ",", "MCA", ".", "getContext", "(", ")", ")", ",", "MCA", ".", "getContext", "(", ")", ")", ";", "const", "<ISA_LIT>MCExpr", "*", "LoExpr", "=", "<ISA_LIT>MCExpr", "::", "createGpOff", "(", "<ISA_LIT>MCExpr", "::", "MEK_LO", ",", "MCSymbolRefExpr", "::", "create", "(", "&", "Sym", ",", "MCA", ".", "getContext", "(", ")", ")", ",", "MCA", ".", "getContext", "(", ")", ")", ";", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "HiExpr", ")", ")", ";", "getStreamer", "(", ")", ".", "EmitInstruction", "(", "Inst", ",", "STI", ")", ";", "Inst", ".", "clear", "(", ")", ";", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "LoExpr", ")", ")", ";"], "ground_truth": ["getStreamer", "(", ")", ".", "EmitInstruction", "(", "Inst", ",", "STI", ")", ";"], "File": "MipsTargetStreamer23", "Func": "emitDirectiveCpsetup", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3353, "Length": 258, "Cover_Rate": 0.591743119266055, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Align", "Alignment", "=", "std", "::", "max", "(", "TargetAlign", ",", "MaxAlign", ")", ";", "const", "<ISA_LIT>RegisterInfo", "*", "RegInfo", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "LR", "=", "RegInfo", "->", "getRARegister", "(", ")", ";", "bool", "DisableRedZone", "=", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "NoRedZone", ")", ";"], "ground_truth": ["bool", "CanUseRedZone", "=", "!", "MFI", ".", "hasVarSizedObjects", "(", ")", "&&", "!", "MFI", ".", "adjustsStack", "(", ")", "&&", "!", "MustSaveLR", "(", "MF", ",", "LR", ")", "&&", "!", "FI", "->", "mustSaveTOC", "(", ")", "&&", "!", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ";"], "File": "PPCFrameLowering16", "Func": "determineFrameLayout", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3354, "Length": 88, "Cover_Rate": 0.3371647509578544, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Code", ";", "switch", "(", "Val", "&", "<NUM_LIT>", ")", "{", "case", "<NUM_LIT>", ":", "Code", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "Code", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "Code", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "Code", "=", "<STR_LIT>", ";"], "ground_truth": ["break", ";"], "File": "ARMDisassembler15", "Func": "DecodeRestrictedSPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3355, "Length": 46, "Cover_Rate": 0.4946236559139785, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "<ISA_LIT>LoopIdiomRecognize", "::", "getSCEVStride", "(", "const", "SCEVAddRecExpr", "*", "S", ")", "{", "if", "(", "const", "SCEVConstant", "*", "SC", "=", "dyn_cast", "<", "SCEVConstant", ">", "(", "S", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "SC", "->", "getAPInt", "(", ")", ".", "getSExtValue", "(", ")", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "HexagonLoopIdiomRecognition", "Func": "getSCEVStride", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3356, "Length": 45, "Cover_Rate": 0.9782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCSubtargetInfo", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCInstPrinter", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCInstPrinter", ")", ";"], "File": "FISCMCTargetDesc", "Func": "LLVMInitializeFISCTargetMC", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3357, "Length": 36, "Cover_Rate": 0.4675324675324675, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint16x8_t", ")", "__builtin_neon_vcgev8hi", "(", "__b", ",", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vcleq_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3358, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "REG_P", "(", "op", ")", ")", "gcc_assert", "(", "!", "FP_REG_RTX_P", "(", "op", ")", ")", ";", "return", "simplify_gen_subreg", "(", "word_mode", ",", "op", ",", "mode", ",", "byte", ")", ";"], "ground_truth": ["}"], "File": "riscv2", "Func": "riscv_subword", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3359, "Length": 29, "Cover_Rate": 0.3258426966292135, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "static", "bool", "isTruncatedShiftCountForLEA", "(", "unsigned", "ShAmt", ")", "{"], "ground_truth": ["return", "ShAmt", "<", "<NUM_LIT>", "&&", "ShAmt", ">", "<NUM_LIT>", ";"], "File": "X86InstrInfo (2)", "Func": "isTruncatedShiftCountForLEA", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3360, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "isThumb", "=", "true", ";", "if", "(", "NoCPU", ")", "<ISA_LIT>ArchFeature", "=", "<STR_LIT>", ";", "else", "<ISA_LIT>ArchFeature", "=", "<STR_LIT>", ";", "break", ";", "case", "Triple", "::", "<ISA_LIT>SubArch_v6", ":", "<ISA_LIT>ArchFeature", "=", "<STR_LIT>", ";", "break", ";", "case", "Triple", "::", "<ISA_LIT>SubArch_v5te", ":", "<ISA_LIT>ArchFeature", "=", "<STR_LIT>", ";", "break", ";", "case", "Triple", "::", "<ISA_LIT>SubArch_v5", ":", "<ISA_LIT>ArchFeature", "=", "<STR_LIT>", ";", "break", ";", "case", "Triple", "::", "<ISA_LIT>SubArch_v4t", ":", "<ISA_LIT>ArchFeature", "=", "<STR_LIT>", ";", "break", ";", "case", "Triple", "::", "NoSubArch", ":", "break", ";", "}", "if", "(", "isThumb", ")", "{", "if", "(", "<ISA_LIT>ArchFeature", ".", "empty", "(", ")", ")", "<ISA_LIT>ArchFeature", "=", "<STR_LIT>", ";", "else", "<ISA_LIT>ArchFeature", "+=", "<STR_LIT>", ";", "}", "if", "(", "TT", ".", "isOSNaCl", "(", ")", ")", "{", "if", "(", "<ISA_LIT>ArchFeature", ".", "empty", "(", ")", ")", "<ISA_LIT>ArchFeature", "=", "<STR_LIT>", ";", "else", "<ISA_LIT>ArchFeature", "+=", "<STR_LIT>", ";", "}", "return", "<ISA_LIT>ArchFeature", ";"], "ground_truth": ["}"], "File": "ARMMCTargetDesc34", "Func": "ParseARMTriple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3361, "Length": 125, "Cover_Rate": 0.3561253561253561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "NumEltsPerLane", "=", "NumElts", "/", "NumLanes", ";", "int", "NumInnerEltsPerLane", "=", "NumInnerElts", "/", "NumLanes", ";", "DemandedLHS", "=", "APInt", "::", "getZero", "(", "NumInnerElts", ")", ";", "DemandedRHS", "=", "APInt", "::", "getZero", "(", "NumInnerElts", ")", ";", "for", "(", "int", "Lane", "=", "<NUM_LIT>", ";", "Lane", "!=", "NumLanes", ";", "++", "Lane", ")", "{", "for", "(", "int", "Elt", "=", "<NUM_LIT>", ";", "Elt", "!=", "NumInnerEltsPerLane", ";", "++", "Elt", ")", "{", "int", "OuterIdx", "=", "(", "Lane", "*", "NumEltsPerLane", ")", "+", "Elt", ";", "int", "InnerIdx", "=", "(", "Lane", "*", "NumInnerEltsPerLane", ")", "+", "Elt", ";", "if", "(", "DemandedElts", "[", "OuterIdx", "]", ")", "DemandedLHS", ".", "setBit", "(", "InnerIdx", ")", ";"], "ground_truth": ["if", "(", "DemandedElts", "[", "OuterIdx", "+", "NumInnerEltsPerLane", "]", ")", "DemandedRHS", ".", "setBit", "(", "InnerIdx", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "getPackDemandedElts", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3362, "Length": 114, "Cover_Rate": 0.6909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "DCI", ".", "isAfterLegalizeDAG", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "N", "->", "use_begin", "(", ")", ",", "UE", "=", "N", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";"], "ground_truth": ["++", "UI", ")", "{"], "File": "VEISelLowering1", "Func": "combineTRUNCATE", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3363, "Length": 109, "Cover_Rate": 0.4823008849557522, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vaddlv_u16", "(", "uint16x4_t", "a", ")", "{", "uint32_t", "result", ";"], "ground_truth": ["__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ":", ")", ";"], "File": "arm", "Func": "neon2_vaddlv_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3364, "Length": 25, "Cover_Rate": 0.8620689655172413, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "createRegOperand", "(", "IsAGPR", "?", "getAgprClassId", "(", "Width", ")", ":", "getVgprClassId", "(", "Width", ")", ",", "Val", "-", "VGPR_MIN", ")", ";", "}", "if", "(", "Val", "<=", "SGPR_MAX", ")", "{", "assert", "(", "SGPR_MIN", "==", "<NUM_LIT>", ")", ";", "return", "createSRegOperand", "(", "getSgprClassId", "(", "Width", ")", ",", "Val", "-", "SGPR_MIN", ")", ";", "}", "int", "TTmpIdx", "=", "getTTmpIdx", "(", "Val", ")", ";", "if", "(", "TTmpIdx", ">=", "<NUM_LIT>", ")", "{", "return", "createSRegOperand", "(", "getTtmpClassId", "(", "Width", ")", ",", "TTmpIdx", ")", ";", "}", "if", "(", "INLINE_INTEGER_C_MIN", "<=", "Val", "&&", "Val", "<=", "INLINE_INTEGER_C_MAX", ")", "return", "decodeIntImmed", "(", "Val", ")", ";", "if", "(", "INLINE_FLOATING_C_MIN", "<=", "Val", "&&", "Val", "<=", "INLINE_FLOATING_C_MAX", ")", "return", "decodeFPImmed", "(", "Width", ",", "Val", ")", ";"], "ground_truth": ["if", "(", "Val", "==", "LITERAL_CONST", ")", "return", "decodeLiteralConstant", "(", ")", ";"], "File": "AMDGPUDisassembler1", "Func": "decodeSrcOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3365, "Length": 121, "Cover_Rate": 0.5817307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>32GNULDBackend", "::", "<ISA_LIT>32GNULDBackend", "(", "const", "LinkerConfig", "&", "pConfig", ",", "<ISA_LIT>GNUInfo", "*", "pInfo", ")", ":", "<ISA_LIT>GNULDBackend", "(", "pConfig", ",", "pInfo", ")", "{"], "ground_truth": ["}"], "File": "MipsLDBackend", "Func": "Mips32GNULDBackend", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3366, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "CCVT", "=", "SrcVT", ".", "changeVectorElementTypeToInteger", "(", ")", ";", "SDLoc", "DL", "(", "N0", ")", ";", "SDValue", "LHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "SrcVT", ",", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "RHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "SrcVT", ",", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "SetCC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "CCVT", ",", "LHS", ",", "RHS", ",", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "DUPMask", "(", "CCVT", ".", "getVectorNumElements", "(", ")", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["SDValue", "Mask", "=", "DAG", ".", "getVectorShuffle", "(", "CCVT", ",", "DL", ",", "SetCC", ",", "SetCC", ",", "DUPMask", ".", "data", "(", ")", ")", ";"], "File": "AArch64ISelLowering137", "Func": "performSelectCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3367, "Length": 121, "Cover_Rate": 0.4033333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Use64BitRegs", "=", "false", ";", "UseCRBits", "=", "false", ";", "HasHardFloat", "=", "false", ";", "HasAltivec", "=", "false", ";", "HasSPE", "=", "false", ";", "HasQPX", "=", "false", ";", "HasVSX", "=", "false", ";", "HasP8Vector", "=", "false", ";", "HasP8Altivec", "=", "false", ";", "HasP8Crypto", "=", "false", ";", "HasP9Vector", "=", "false", ";", "HasP9Altivec", "=", "false", ";", "HasFCPSGN", "=", "false", ";", "HasFSQRT", "=", "false", ";", "HasFRE", "=", "false", ";", "HasFRES", "=", "false", ";", "HasFRSQRTE", "=", "false", ";", "HasFRSQRTES", "=", "false", ";", "HasRecipPrec", "=", "false", ";", "HasSTFIWX", "=", "false", ";", "HasLFIWAX", "=", "false", ";", "HasFPRND", "=", "false", ";", "HasFPCVT", "=", "false", ";", "HasISEL", "=", "false", ";", "HasBPERMD", "=", "false", ";", "HasExtDiv", "=", "false", ";", "HasCMPB", "=", "false", ";", "HasLDBRX", "=", "false", ";", "IsBookE", "=", "false", ";", "HasOnlyMSYNC", "=", "false", ";", "Is<ISA_LIT>4xx", "=", "false", ";", "Is<ISA_LIT>6xx", "=", "false", ";", "IsE500", "=", "false", ";", "FeatureMFTB", "=", "false", ";", "DeprecatedDST", "=", "false", ";", "HasLazyResolverStubs", "=", "false", ";", "HasICBT", "=", "false", ";", "HasInvariantFunctionDescriptors", "=", "false", ";", "HasPartwordAtomics", "=", "false", ";", "HasDirectMove", "=", "false", ";", "IsQPXStackUnaligned", "=", "false", ";", "HasHTM", "=", "false", ";", "HasFusion", "=", "false", ";", "HasFloat128", "=", "false", ";"], "ground_truth": ["IsISA3_0", "=", "false", ";"], "File": "PPCSubtarget76", "Func": "initializeEnvironment", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3368, "Length": 180, "Cover_Rate": 0.8256880733944955, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getSubtargetImpl", "(", ")", "->", "getTargetLowering", "(", ")", ";"], "ground_truth": ["}"], "File": "XCoreTargetMachine", "Func": "getTargetLowering", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3369, "Length": 10, "Cover_Rate": 0.5263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "MBB", "=", "Blocks", "[", "i", "]", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "MII", "=", "MBB", "->", "begin", "(", ")", ",", "E", "=", "MBB", "->", "end", "(", ")", ";", "MII", "!=", "E", ";", "++", "MII", ")", "{", "const", "MachineInstr", "*", "MI", "=", "&", "*", "MII", ";", "if", "(", "isInvalidLoopOperation", "(", "MI", ",", "IsInnerHWLoop", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "MI", "->", "dump", "(", ")", ";", ")", ";", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "HexagonHardwareLoops3", "Func": "containsInvalidInstruction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3370, "Length": 78, "Cover_Rate": 0.5032258064516129, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "Cmp", "&", "(", "L", "|", "G", ")", ")", "!=", "(", "L", "|", "G", ")", ")", ";", "return", "Cmp", "^", "(", "L", "|", "G", ")", ";"], "ground_truth": ["}"], "File": "HexagonConstPropagation", "Func": "negate", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3371, "Length": 29, "Cover_Rate": 0.5272727272727272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "PSVa", "&&", "PSVb", "&&", "(", "PSVa", "==", "PSVb", ")", ")", "SameVal", "=", "true", ";", "}", "if", "(", "SameVal", ")", "{", "int", "OffsetA", "=", "MMOa", "->", "getOffset", "(", ")", ",", "OffsetB", "=", "MMOb", "->", "getOffset", "(", ")", ";", "int", "WidthA", "=", "MMOa", "->", "getSize", "(", ")", ",", "WidthB", "=", "MMOb", "->", "getSize", "(", ")", ";", "int", "LowOffset", "=", "OffsetA", "<", "OffsetB", "?", "OffsetA", ":", "OffsetB", ";", "int", "HighOffset", "=", "OffsetA", "<", "OffsetB", "?", "OffsetB", ":", "OffsetA", ";", "int", "LowWidth", "=", "(", "LowOffset", "==", "OffsetA", ")", "?", "WidthA", ":", "WidthB", ";", "if", "(", "LowOffset", "+", "LowWidth", "<=", "HighOffset", ")", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "SystemZInstrInfo16", "Func": "areMemAccessesTriviallyDisjoint", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3372, "Length": 106, "Cover_Rate": 0.4608695652173913, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__o", "=", "__builtin_aarch64_set_qregxiv16qi", "(", "__o", ",", "(", "int8x16_t", ")", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "__o", "=", "__builtin_aarch64_set_qregxiv16qi", "(", "__o", ",", "(", "int8x16_t", ")", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "__o", "=", "__builtin_aarch64_set_qregxiv16qi", "(", "__o", ",", "(", "int8x16_t", ")", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "__builtin_aarch64_st4v16qi", "(", "(", "__builtin_aarch64_simd_qi", "*", ")", "__a", ",", "__o", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vst4q_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3373, "Length": 69, "Cover_Rate": 0.6831683168316832, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "curr_range_str", "=", "strategy_str", ";", "do", "{", "int", "maxs", ";", "char", "alg_name", "[", "<NUM_LIT>", "]", ";", "char", "align", "[", "<NUM_LIT>", "]", ";", "next_range_str", "=", "strchr", "(", "curr_range_str", ",", "','", ")", ";", "if", "(", "next_range_str", ")", "*", "next_range_str", "++", "=", "'\\0'", ";", "if", "(", "sscanf", "(", "curr_range_str", ",", "<STR_LIT>", ",", "alg_name", ",", "&", "maxs", ",", "align", ")", "!=", "<NUM_LIT>", ")", "{", "error", "(", "<STR_LIT>", ",", "curr_range_str", ",", "opt", ")", ";", "return", ";", "}", "if", "(", "n", ">", "<NUM_LIT>", "&&", "(", "maxs", "<", "(", "input_ranges", "[", "n", "-", "<NUM_LIT>", "]", ".", "max", "+", "<NUM_LIT>", ")", "&&", "maxs", "!=", "-", "<NUM_LIT>", ")", ")", "{", "error", "(", "<STR_LIT>", ",", "opt", ")", ";", "return", ";", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "last_alg", ";", "i", "++", ")", "if", "(", "!", "strcmp", "(", "alg_name", ",", "stringop_alg_names", "[", "i", "]", ")", ")", "break", ";", "if", "(", "i", "==", "last_alg", ")", "{", "error", "(", "<STR_LIT>", ",", "alg_name", ",", "opt", ")", ";", "auto_vec", "<", "const", "char", "*", ">", "candidates", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "last_alg", ";", "i", "++", ")", "if", "(", "(", "stringop_alg", ")", "i", "!=", "rep_prefix_8_byte", "||", "TARGET_64BIT", ")", "candidates", ".", "safe_push", "(", "stringop_alg_names", "[", "i", "]", ")", ";", "char", "*", "s", ";", "const", "char", "*", "hint", "=", "candidates_list_and_hint", "(", "alg_name", ",", "s", ",", "candidates", ")", ";", "if", "(", "hint", ")", "inform", "(", "input_location", ",", "<STR_LIT>", ",", "opt", ",", "s", ",", "hint", ")", ";", "else", "inform", "(", "input_location", ",", "<STR_LIT>", ",", "opt", ",", "s", ")", ";", "XDELETEVEC", "(", "s", ")", ";"], "ground_truth": ["return", ";"], "File": "i386-options", "Func": "ix86_parse_stringop_strategy_string", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3374, "Length": 250, "Cover_Rate": 0.43252595155709345, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "PASS_NAME", ";"], "ground_truth": ["}"], "File": "AArch64ExpandHardenedPseudos", "Func": "getPassName", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3375, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "<ISA_LIT>TargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "MBB", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "return", "emitBrCC", "(", "MI", ",", "MBB", ")", ";", "case", "<STR_LIT>", ":", "return", "emitSelectCC", "(", "MI", ",", "MBB", ")", ";", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "AAPISelLowering", "Func": "EmitInstrWithCustomInserter", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3376, "Length": 54, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstPrinter", "(", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ")", ":", "MCInstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", "{"], "ground_truth": ["}"], "File": "OR1KInstPrinter", "Func": "OR1KInstPrinter", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3377, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "break", ";", "}"], "ground_truth": ["if", "(", "!", "MO", ".", "isJTI", "(", ")", "&&", "MO", ".", "getOffset", "(", ")", ")", "Expr", "=", "MCBinaryExpr", "::", "CreateAdd", "(", "Expr", ",", "MCConstantExpr", "::", "Create", "(", "MO", ".", "getOffset", "(", ")", ",", "Ctx", ")", ",", "Ctx", ")", ";"], "File": "DCPU16MCInstLower", "Func": "LowerSymbolOperand", "Target": "Dcpu16", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3378, "Length": 45, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "B", ".", "addAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "!", "B", ".", "hasAttributes", "(", ")", ")", "return", "false", ";", "F", ".", "addAttributes", "(", "AttributeList", "::", "FunctionIndex", ",", "B", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPULibCalls10", "Func": "setFastFlags", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3379, "Length": 36, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Expr", ";"], "ground_truth": ["}"], "File": "DLXMCExpr", "Func": "getSubExpr", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3380, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "UUSetMap", "P2Rs", ";", "LoopRegMap", "IRM", ";", "collectIndRegs", "(", "IRM", ")", ";", "partitionRegisters", "(", "P2Rs", ")", ";", "DEBUG", "(", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "for", "(", "UUSetMap", "::", "iterator", "I", "=", "P2Rs", ".", "begin", "(", ")", ",", "E", "=", "P2Rs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "dbgs", "(", ")", "<<", "'#'", "<<", "I", "->", "first", "<<", "<STR_LIT>", ";", "dump_partition", "(", "dbgs", "(", ")", ",", "I", "->", "second", ",", "*", "TRI", ")", ";", "dbgs", "(", ")", "<<", "'\\n'", ";", "}", "}", ")", ";", "bool", "Changed", "=", "false", ";", "int", "Limit", "=", "MaxHSDR", ";", "for", "(", "UUSetMap", "::", "iterator", "I", "=", "P2Rs", ".", "begin", "(", ")", ",", "E", "=", "P2Rs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "first", "==", "<NUM_LIT>", ")", "continue", ";", "if", "(", "Limit", ">=", "<NUM_LIT>", "&&", "Counter", ">=", "Limit", ")", "break", ";", "USet", "&", "Part", "=", "I", "->", "second", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "I", "->", "first", "<<", "'\\n'", ")", ";", "if", "(", "!", "isProfitable", "(", "Part", ",", "IRM", ")", ")", "continue", ";", "Counter", "++", ";", "Changed", "|=", "splitPartition", "(", "Part", ")", ";", "}", "return", "Changed", ";"], "ground_truth": ["}"], "File": "HexagonSplitDouble6", "Func": "runOnMachineFunction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3381, "Length": 201, "Cover_Rate": 0.7282608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isSlotPreAllocated", "(", "MFI", ",", "ST", ".", "FI", ")", ")", "continue", ";", "Register", "RetagReg", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "RetagReg", ")", ")", "continue", ";", "int", "Score", "=", "<NUM_LIT>", ";", "SmallVector", "<", "Register", ",", "<NUM_LIT>", ">", "WorkList", ";", "WorkList", ".", "push_back", "(", "RetagReg", ")", ";", "while", "(", "!", "WorkList", ".", "empty", "(", ")", ")", "{", "Register", "UseReg", "=", "WorkList", ".", "pop_back_val", "(", ")", ";", "for", "(", "auto", "&", "UseI", ":", "MRI", "->", "use_instructions", "(", "UseReg", ")", ")", "{", "unsigned", "Opcode", "=", "UseI", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "continue", ";", "if", "(", "UseI", ".", "isCopy", "(", ")", ")", "{", "Register", "DstReg", "=", "UseI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "Register", "::", "isVirtualRegister", "(", "DstReg", ")", ")", "WorkList", ".", "push_back", "(", "DstReg", ")", ";", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "ST", ".", "FI", "<<", "<STR_LIT>", "<<", "ST", ".", "Tag", "<<", "<STR_LIT>", "<<", "Register", "::", "virtReg2Index", "(", "UseReg", ")", "<<", "<STR_LIT>", "<<", "UseI", "<<", "<STR_LIT>", ")", ";", "Score", "++", ";", "}", "}", "int", "TotalScore", "=", "RetagScore", "[", "ST", "]", "+=", "Score", ";", "if", "(", "TotalScore", ">", "MaxScore", "||", "(", "TotalScore", "==", "MaxScore", "&&", "ST", ".", "FI", ">", "MaxScoreST", ".", "FI", ")", ")", "{", "MaxScore", "=", "TotalScore", ";", "MaxScoreST", "=", "ST", ";", "}", "}", "if", "(", "MaxScoreST", ".", "FI", "<", "<NUM_LIT>", ")", "return", "None", ";", "if", "(", "MaxScoreST", ".", "Tag", "==", "<NUM_LIT>", ")", "return", "MaxScoreST", ".", "FI", ";", "SlotWithTag", "SwapST", "{", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "for", "(", "auto", "*", "I", ":", "ReTags", ")", "{", "SlotWithTag", "ST", "{", "*", "I", "}", ";"], "ground_truth": ["if", "(", "ST", ".", "Tag", "==", "<NUM_LIT>", ")", "{"], "File": "AArch64StackTaggingPreRA5", "Func": "findFirstSlotCandidate", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3382, "Length": 322, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256d", ")", "__builtin_ia32_gatherdiv4df", "(", "(", "__v4df", ")", "src", ",", "base", ",", "(", "__v4di", ")", "index", ",", "(", "__v4df", ")", "mask", ",", "scale", ")", ";"], "ground_truth": ["}"], "File": "avx2intrin4", "Func": "_mm256_mask_i64gather_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3383, "Length": 27, "Cover_Rate": 0.4426229508196721, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Common", "=", "true", ";", "break", ";", "}", "if", "(", "!", "Common", ")", "return", ";", "for", "(", "auto", "&", "R", ":", "RDefMap", ")", "{", "if", "(", "!", "RRs", ".", "count", "(", "R", ".", "first", ")", ")", "continue", ";", "auto", "F", "=", "DefM", ".", "find", "(", "R", ".", "first", ".", "Reg", ")", ";"], "ground_truth": ["if", "(", "F", "==", "DefM", ".", "end", "(", ")", "||", "F", "->", "second", ".", "empty", "(", ")", ")", "continue", ";"], "File": "RDFCopy10", "Func": "updateMap", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3384, "Length": 71, "Cover_Rate": 0.4226190476190476, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "tree", "ix86_d_handle_target_float_abi", "(", "void", ")", "{", "const", "char", "*", "abi", ";", "if", "(", "!", "(", "TARGET_80387", "||", "TARGET_FLOAT_RETURNS_IN_80387", ")", ")", "abi", "=", "<STR_LIT>", ";", "else", "abi", "=", "<STR_LIT>", ";"], "ground_truth": ["return", "build_string_literal", "(", "strlen", "(", "abi", ")", "+", "<NUM_LIT>", ",", "abi", ")", ";"], "File": "i386-d", "Func": "ix86_d_handle_target_float_abi", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3385, "Length": 43, "Cover_Rate": 0.9772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__arm_vidupq_x_wb_u32", "(", "__a", ",", "__imm", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vidupq_x_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3386, "Length": 11, "Cover_Rate": 0.44, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "char", "*", "specfile_name", ";", "const", "char", "*", "mmcu", "=", "NULL", ";", "if", "(", "verbose_flag", ")", "fnotice", "(", "stderr", ",", "<STR_LIT>", ",", "__FUNCTION__", ",", "argc", ")", ";", "switch", "(", "argc", ")", "{", "case", "<NUM_LIT>", ":", "fatal_error", "(", "input_location", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "return", "X_NODEVLIB", ";", "case", "<NUM_LIT>", ":", "if", "(", "<NUM_LIT>", "==", "strcmp", "(", "<STR_LIT>", ",", "argv", "[", "<NUM_LIT>", "]", ")", ")", "{", "return", "X_NODEVLIB", ";", "}", "mmcu", "=", "AVR_MMCU_DEFAULT", ";", "break", ";", "default", ":", "mmcu", "=", "argv", "[", "<NUM_LIT>", "]", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "argc", ";", "i", "++", ")", "if", "(", "<NUM_LIT>", "!=", "strcmp", "(", "mmcu", ",", "argv", "[", "i", "]", ")", ")", "{", "error", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "return", "X_NODEVLIB", ";", "}", "break", ";", "}", "specfile_name", "=", "concat", "(", "argv", "[", "<NUM_LIT>", "]", ",", "dir_separator_str", ",", "<STR_LIT>", ",", "mmcu", ",", "NULL", ")", ";"], "ground_truth": ["if", "(", "verbose_flag", ")", "fnotice", "(", "stderr", ",", "<STR_LIT>", ",", "__FUNCTION__", ",", "mmcu", ",", "__FUNCTION__", ",", "specfile_name", ")", ";"], "File": "driver-avr2", "Func": "avr_devicespecs_file", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3387, "Length": 163, "Cover_Rate": 0.5344262295081967, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Subtarget", ".", "hasAnyFMA", "(", ")", ")", "return", "false", ";", "VT", "=", "VT", ".", "getScalarType", "(", ")", ";", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "default", ":", "break", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)6", "Func": "isFMAFasterThanFMulAndFAdd", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3388, "Length": 57, "Cover_Rate": 0.7125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "areCFlagsAliveInSuccessors", "(", "CmpParent", ")", ")", "return", "None", ";", "UsedNZCV", "NZCVUsedAfterCmp", ";", "for", "(", "MachineInstr", "&", "Instr", ":", "instructionsWithoutDebug", "(", "std", "::", "next", "(", "CmpInstr", ".", "getIterator", "(", ")", ")", ",", "CmpParent", "->", "instr_end", "(", ")", ")", ")", "{", "if", "(", "Instr", ".", "readsRegister", "(", "<STR_LIT>", ",", "&", "TRI", ")", ")", "{", "<STR_LIT>", "CC", "=", "findCondCodeUsedByInstr", "(", "Instr", ")", ";", "if", "(", "CC", "==", "<STR_LIT>", ")", "return", "None", ";", "NZCVUsedAfterCmp", "|=", "getUsedNZCV", "(", "CC", ")", ";"], "ground_truth": ["if", "(", "CCUseInstrs", ")", "CCUseInstrs", "->", "push_back", "(", "&", "Instr", ")", ";"], "File": "AArch64InstrInfo105", "Func": "examineCFlagsUse", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3389, "Length": 89, "Cover_Rate": 0.483695652173913, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "std", "::", "unique_ptr", "<", "MCParsedAsmOperand", ">", ",", "<NUM_LIT>", ">", "TmpReg", ";", "OperandMatchResultTy", "ResTy", "=", "parseAnyRegister", "(", "TmpReg", ")", ";", "if", "(", "ResTy", "==", "MatchOperand_NoMatch", ")", "{", "reportParseError", "(", "<STR_LIT>", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "<ISA_LIT>Operand", "&", "FuncRegOpnd", "=", "static_cast", "<", "<ISA_LIT>Operand", "&", ">", "(", "*", "TmpReg", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "!", "FuncRegOpnd", ".", "isGPRAsmReg", "(", ")", ")", "{", "reportParseError", "(", "FuncRegOpnd", ".", "getStartLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "FuncReg", "=", "FuncRegOpnd", ".", "getGPR32Reg", "(", ")", ";", "TmpReg", ".", "clear", "(", ")", ";", "if", "(", "!", "eatComma", "(", "<STR_LIT>", ")", ")", "return", "true", ";", "ResTy", "=", "parseAnyRegister", "(", "TmpReg", ")", ";", "if", "(", "ResTy", "==", "MatchOperand_NoMatch", ")", "{", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{"], "ground_truth": ["Save", "=", "Tok", ".", "getIntVal", "(", ")", ";"], "File": "MipsAsmParser32", "Func": "parseDirectiveCPSetup", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3390, "Length": 161, "Cover_Rate": 0.49085365853658536, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "if", "(", "!", "Subtarget", ".", "hasStdExtV", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "RISCVFrameLowering41", "Func": "shouldEnableVectorUnit", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3391, "Length": 28, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerVECTOR_SHIFT", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "BuildVectorSDNode", "*", "BVN", "=", "nullptr", ";", "SDValue", "V1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "V2", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "V3", ";", "SDLoc", "dl", "(", "Op", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "(", "BVN", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "V1", ".", "getNode", "(", ")", ")", ")", "&&", "isCommonSplatElement", "(", "BVN", ")", ")", "V3", "=", "V2", ";", "else", "if", "(", "(", "BVN", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "V2", ".", "getNode", "(", ")", ")", ")", "&&", "isCommonSplatElement", "(", "BVN", ")", ")", "V3", "=", "V1", ";", "else", "return", "SDValue", "(", ")", ";", "SDValue", "CommonSplat", "=", "BVN", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Result", ";", "if", "(", "VT", ".", "getSimpleVT", "(", ")", "==", "<STR_LIT>", ")", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V3", ",", "CommonSplat", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V3", ",", "CommonSplat", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V3", ",", "CommonSplat", ")", ";", "break", ";", "default", ":", "return", "SDValue", "(", ")", ";", "}", "}", "else", "if", "(", "VT", ".", "getSimpleVT", "(", ")", "==", "<STR_LIT>", ")", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V3", ",", "CommonSplat", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V3", ",", "CommonSplat", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V3", ",", "CommonSplat", ")", ";", "break", ";", "default", ":", "return", "SDValue", "(", ")", ";", "}", "}", "else", "{"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "HexagonISelLowering114", "Func": "LowerVECTOR_SHIFT", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3392, "Length": 330, "Cover_Rate": 0.8776595744680851, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_abs_pd", "(", "__m512d", "__W", ",", "__mmask8", "__U", ",", "__m512d", "__A", ")", "{"], "ground_truth": ["return", "(", "__m512d", ")", "_mm512_mask_and_epi64", "(", "(", "__m512i", ")", "__W", ",", "__U", ",", "(", "__m512i", ")", "__A", ",", "_mm512_set1_epi64", "(", "<NUM_LIT>", ")", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_abs_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3393, "Length": 49, "Cover_Rate": 0.98, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCRegister", "<ISA_LIT>ElfTargetObjectFile", "::", "getStaticBase", "(", ")", "const", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "ARMTargetObjectFile38", "Func": "getStaticBase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3394, "Length": 13, "Cover_Rate": 0.8666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "parseDirectiveSEHSaveFPLRX", "(", "SMLoc", "L", ")", "{", "int64_t", "Offset", ";", "if", "(", "parseImmExpr", "(", "Offset", ")", ")", "return", "true", ";", "getTargetStreamer", "(", ")", ".", "EmitARM64WinCFISaveFPLRX", "(", "Offset", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser105", "Func": "parseDirectiveSEHSaveFPLRX", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3395, "Length": 35, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "bool", "is<ISA_LIT>_64ExtendedReg", "(", "unsigned", "RegNo", ")", "{", "switch", "(", "RegNo", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "File": "X86BaseInfo37", "Func": "isX86_64ExtendedReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3396, "Length": 102, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{"], "ground_truth": ["}"], "File": "JVMFrameLowering", "Func": "emitPrologue", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3397, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "Binary", "=", "(", "MO", ".", "getImm", "(", ")", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "return", "(", "(", "(", "Binary", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "|", "(", "Binary", "&", "<NUM_LIT>", ")", ")", ";", "}", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "MipsMCCodeEmitter31", "Func": "getSImm9AddiuspValue", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3398, "Length": 39, "Cover_Rate": 0.4482758620689655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m128i", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_and_si128", "(", "__m128i", "__A", ",", "__m128i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_pand128", "(", "(", "__v2di", ")", "__A", ",", "(", "__v2di", ")", "__B", ")", ";"], "File": "emmintrin4", "Func": "_mm_and_si128", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3399, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>MCAsmInfo", "(", "TT", ")", ";"], "ground_truth": ["}"], "File": "RV16KMCTargetDesc", "Func": "createRV16KMCAsmInfo", "Target": "RV16K", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3400, "Length": 8, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "psllh_u", "(", "uint16x4_t", "s", ",", "uint8_t", "amount", ")", "{"], "ground_truth": ["return", "__builtin_loongson_psllh_u", "(", "s", ",", "amount", ")", ";"], "File": "loongson-mmiintrin", "Func": "psllh_u", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3401, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "getMemOperandWithOffset", "(", "MachineInstr", "&", "MemOp", ",", "MachineOperand", "*", "&", "BaseOp", ",", "int64_t", "&", "Offset", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MemOp", ".", "getDesc", "(", ")", ";", "int", "MemRefBegin", "=", "<STR_LIT>", "(", "Desc", ".", "TSFlags", ")", ";", "if", "(", "MemRefBegin", "<", "<NUM_LIT>", ")", "return", "false", ";", "MemRefBegin", "+=", "<STR_LIT>", "(", "Desc", ")", ";", "BaseOp", "=", "&", "MemOp", ".", "getOperand", "(", "MemRefBegin", "+", "<STR_LIT>", ")", ";", "if", "(", "!", "BaseOp", "->", "isReg", "(", ")", ")", "return", "false", ";", "if", "(", "MemOp", ".", "getOperand", "(", "MemRefBegin", "+", "<STR_LIT>", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "MemOp", ".", "getOperand", "(", "MemRefBegin", "+", "<STR_LIT>", ")", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "const", "MachineOperand", "&", "DispMO", "=", "MemOp", ".", "getOperand", "(", "MemRefBegin", "+", "<STR_LIT>", ")", ";", "if", "(", "!", "DispMO", ".", "isImm", "(", ")", ")", "return", "false", ";", "Offset", "=", "DispMO", ".", "getImm", "(", ")", ";", "assert", "(", "BaseOp", "->", "isReg", "(", ")", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "X86InstrInfo1", "Func": "getMemOperandWithOffset", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3402, "Length": 176, "Cover_Rate": 0.9263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "V", ".", "reset", "(", "Idx", ")", ";"], "ground_truth": ["}"], "File": "ImmutableGraph", "Func": "reset", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3403, "Length": 8, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "AluOp", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", ";", "OutOps", ".", "push_back", "(", "Op0", ")", ";", "OutOps", ".", "push_back", "(", "Op1", ")", ";", "OutOps", ".", "push_back", "(", "AluOp", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "BPFISelDAGToDAG1", "Func": "SelectInlineAsmMemoryOperand", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3404, "Length": 45, "Cover_Rate": 0.40540540540540543, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "res", ")", ":", "<STR_LIT>", "(", "mm", ")", ",", "<STR_LIT>", "(", "mn", ")", ")", ";"], "ground_truth": ["return", "res", ";"], "File": "ushmedia", "Func": "sh_media_MADD_W", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3405, "Length": 23, "Cover_Rate": 0.48936170212765956, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "State", ".", "isVarArg", "(", ")", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "ArgsParts", ";", "ParseFunctionArgs", "(", "Args", ",", "ArgsParts", ")", ";", "unsigned", "RegsLeft", "=", "NbRegs", ";", "bool", "UseStack", "=", "false", ";", "unsigned", "ValNo", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ArgsParts", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "i", "++", ")", "{", "MVT", "ArgVT", "=", "Args", "[", "ValNo", "]", ".", "VT", ";", "<STR_LIT>", "ArgFlags", "=", "Args", "[", "ValNo", "]", ".", "Flags", ";", "MVT", "LocVT", "=", "ArgVT", ";", "CCValAssign", "::", "LocInfo", "LocInfo", "=", "CCValAssign", "::", "Full", ";", "if", "(", "ArgFlags", ".", "isByVal", "(", ")", ")", "{", "State", ".", "HandleByVal", "(", "ValNo", "++", ",", "ArgVT", ",", "LocVT", ",", "LocInfo", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "ArgFlags", ")", ";", "continue", ";", "}", "unsigned", "Parts", "=", "ArgsParts", "[", "i", "]", ";"], "ground_truth": ["if", "(", "!", "UseStack", "&&", "Parts", "<=", "RegsLeft", ")", "{"], "File": "CJGISelLowering", "Func": "AnalyzeArguments", "Target": "CJG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3406, "Length": 152, "Cover_Rate": 0.43304843304843305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SrcReg2", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "CmpMask", "=", "~", "<NUM_LIT>", ";", "CmpValue", "=", "<NUM_LIT>", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "SrcReg2", "=", "<NUM_LIT>", ";"], "ground_truth": ["CmpMask", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "analyzeCompare", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3407, "Length": 61, "Cover_Rate": 0.32275132275132273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser32", "Func": "ParseDirectiveCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3408, "Length": 38, "Cover_Rate": 0.304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "N1", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", ")", "if", "(", "SDValue", "Result", "=", "combineSelectAndUse", "(", "N", ",", "N1", ",", "N0", ",", "DCI", ")", ")", "return", "Result", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (3)", "Func": "PerformSUBCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3409, "Length": 57, "Cover_Rate": 0.7916666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "WritesElement0", "=", "TSFlags", "&", "<STR_LIT>", ";", "<ISA_LIT>VLMUL", "VLMul", "=", "static_cast", "<", "<ISA_LIT>VLMUL", ">", "(", "(", "TSFlags", "&", "<STR_LIT>", ")", ">>", "<STR_LIT>", ")", ";", "return", "addVSetVL", "(", "MI", ",", "BB", ",", "VLIndex", ",", "SEWIndex", ",", "VLMul", ",", "WritesElement0", ")", ";", "}", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "assert", "(", "!", "Subtarget", ".", "is64Bit", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "emitReadCycleWidePseudo", "(", "MI", ",", "BB", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "emitSelectPseudo", "(", "MI", ",", "BB", ")", ";"], "File": "RISCVISelLowering70", "Func": "EmitInstrWithCustomInserter", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3410, "Length": 100, "Cover_Rate": 0.4672897196261682, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCCodeEmitter", "*", "create<ISA_LIT>MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "MCII", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "MCContext", "&", "Ctx", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>MCCodeEmitter", "(", "MCII", ",", "Ctx", ")", ";"], "File": "AVRMCCodeEmitter", "Func": "createAVRMCCodeEmitter", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3411, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isFlavorAtt", "(", ")", "const", "{", "return", "AsmFlavor", "==", "ATT", ";"], "ground_truth": ["}"], "File": "X86Subtarget36", "Func": "isFlavorAtt", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3412, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "Size", "=", "Mask", ".", "size", "(", ")", ";", "i", "<", "Size", ";", "++", "i", ")", "{", "if", "(", "Mask", "[", "i", "]", "<", "<NUM_LIT>", ")", "continue", ";", "int", "InputIdx", "=", "Mask", "[", "i", "]", ">=", "Size", ";", "if", "(", "i", "<", "Size", "/", "<NUM_LIT>", ")", "++", "NumLoInputs", "[", "InputIdx", "]", ";", "else", "++", "NumHiInputs", "[", "InputIdx", "]", ";", "if", "(", "(", "i", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "++", "NumEvenInputs", "[", "InputIdx", "]", ";", "else", "++", "NumOddInputs", "[", "InputIdx", "]", ";", "}", "int", "InterleavedCrosses", "=", "std", "::", "min", "(", "NumEvenInputs", "[", "<NUM_LIT>", "]", "+", "NumOddInputs", "[", "<NUM_LIT>", "]", ",", "NumEvenInputs", "[", "<NUM_LIT>", "]", "+", "NumOddInputs", "[", "<NUM_LIT>", "]", ")", ";", "int", "SplitCrosses", "=", "std", "::", "min", "(", "NumLoInputs", "[", "<NUM_LIT>", "]", "+", "NumHiInputs", "[", "<NUM_LIT>", "]", ",", "NumLoInputs", "[", "<NUM_LIT>", "]", "+", "NumHiInputs", "[", "<NUM_LIT>", "]", ")", ";", "return", "InterleavedCrosses", "<", "SplitCrosses", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)", "Func": "shouldLowerAsInterleaving", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3413, "Length": 151, "Cover_Rate": 0.719047619047619, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "int", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask2int", "(", "__mmask16", "__M", ")", "{", "return", "(", "int", ")", "__M", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_mask2int", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3414, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "inline", "isOff22", "(", "int64_t", "I", ")", "{"], "ground_truth": ["return", "isInt", "<", "<NUM_LIT>", ">", "(", "I", ")", ";"], "File": "AAP", "Func": "isOff22", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3415, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", ";", "int64_t", "Offset", ";", "if", "(", "parseRegisterInRange", "(", "Reg", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", "||", "parseComma", "(", ")", "||", "parseImmExpr", "(", "Offset", ")", ")", "return", "true", ";", "getTargetStreamer", "(", ")", ".", "emitARM64WinCFISaveRegPX", "(", "Reg", ",", "Offset", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AArch64AsmParser1", "Func": "parseDirectiveSEHSaveRegPX", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3416, "Length": 45, "Cover_Rate": 0.7377049180327869, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VTs", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Flags", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)8", "Func": "combineSBB", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3417, "Length": 38, "Cover_Rate": 0.40860215053763443, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "isEnvironmentMusl", "(", ")", ")", "return", "true", ";", "if", "(", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", "->", "hasEHReturn", "(", ")", ")", "return", "true", ";", "if", "(", "!", "hasFP", "(", "MF", ")", ")", "return", "true", ";", "if", "(", "!", "isOptSize", "(", "MF", ")", "&&", "!", "isMinSize", "(", "MF", ")", ")", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "Default", ")", "return", "true", ";", "BitVector", "Regs", "(", "<STR_LIT>", ")", ";", "for", "(", "const", "CalleeSavedInfo", "&", "I", ":", "CSI", ")", "{", "unsigned", "R", "=", "I", ".", "getReg", "(", ")", ";", "if", "(", "!", "<STR_LIT>", ".", "contains", "(", "R", ")", ")", "return", "true", ";", "Regs", "[", "R", "]", "=", "true", ";", "}", "int", "F", "=", "Regs", ".", "find_first", "(", ")", ";", "if", "(", "F", "!=", "<STR_LIT>", ")", "return", "true", ";"], "ground_truth": ["while", "(", "F", ">=", "<NUM_LIT>", ")", "{"], "File": "HexagonFrameLowering15", "Func": "shouldInlineCSR", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3418, "Length": 151, "Cover_Rate": 0.7259615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "!", "(", "MFI", "->", "hasCalls", "(", ")", "||", "!", "MRI", ".", "reg_nodbg_empty", "(", "<STR_LIT>", ")", "||", "!", "MRI", ".", "reg_nodbg_empty", "(", "<STR_LIT>", ")", "||", "hasFP", "(", "MF", ")", ")", ";"], "ground_truth": ["}"], "File": "SparcFrameLowering (2)", "Func": "isLeafProc", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3419, "Length": 32, "Cover_Rate": 0.47761194029850745, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LEONMachineFunctionPass", "(", "tm", ",", "ID", ")", "{"], "ground_truth": ["}"], "File": "LeonPasses12", "Func": "FixAllFDIVSQRT", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3420, "Length": 8, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "CC_<ISA_LIT>_APCS_Custom_f64", "(", "unsigned", "ValNo", ",", "MVT", "ValVT", ",", "MVT", "LocVT", ",", "CCValAssign", "::", "LocInfo", "LocInfo", ",", "<STR_LIT>", "ArgFlags", ",", "CCState", "&", "State", ")", "{"], "ground_truth": ["if", "(", "!", "f64AssignAPCS", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "State", ",", "true", ")", ")", "return", "false", ";"], "File": "ARMCallingConv", "Func": "CC_ARM_APCS_Custom_f64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3421, "Length": 47, "Cover_Rate": 0.5875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "decodePCDBLOperand", "<", "<NUM_LIT>", ">", "(", "Inst", ",", "Imm", ",", "Address", ")", ";"], "ground_truth": ["}"], "File": "SystemZDisassembler1", "Func": "decodePC16DBLOperand", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3422, "Length": 14, "Cover_Rate": 0.4117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__v8sf", "mask", "=", "_mm256_cmp_ps", "(", "src", ",", "src", ",", "_CMP_EQ_OQ", ")", ";"], "ground_truth": ["return", "(", "__m256", ")", "__builtin_ia32_gathersiv8sf", "(", "src", ",", "base", ",", "(", "__v8si", ")", "index", ",", "mask", ",", "scale", ")", ";"], "File": "avx2intrin4", "Func": "_mm256_i32gather_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3423, "Length": 32, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vaddq_n_uv8hi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vaddq_n_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3424, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CortexA73", ":", "case", "CortexA75", ":", "case", "CortexA76", ":", "PrefFunctionAlignment", "=", "<NUM_LIT>", ";", "break", ";", "case", "Cyclone", ":", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefetchDistance", "=", "<NUM_LIT>", ";", "MinPrefetchStride", "=", "<NUM_LIT>", ";", "MaxPrefetchIterationsAhead", "=", "<NUM_LIT>", ";", "break", ";", "case", "ExynosM1", ":", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "MaxJumpTableSize", "=", "<NUM_LIT>", ";", "PrefFunctionAlignment", "=", "<NUM_LIT>", ";", "PrefLoopAlignment", "=", "<NUM_LIT>", ";", "break", ";", "case", "ExynosM3", ":", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "MaxJumpTableSize", "=", "<NUM_LIT>", ";", "PrefFunctionAlignment", "=", "<NUM_LIT>", ";", "PrefLoopAlignment", "=", "<NUM_LIT>", ";", "break", ";", "case", "Falkor", ":", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "MinVectorRegisterBitWidth", "=", "<NUM_LIT>", ";", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefetchDistance", "=", "<NUM_LIT>", ";", "MinPrefetchStride", "=", "<NUM_LIT>", ";", "MaxPrefetchIterationsAhead", "=", "<NUM_LIT>", ";", "break", ";", "case", "Kryo", ":", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "VectorInsertExtractBaseCost", "=", "<NUM_LIT>", ";"], "ground_truth": ["CacheLineSize", "=", "<NUM_LIT>", ";"], "File": "AArch64Subtarget15", "Func": "initializeProperties", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3425, "Length": 122, "Cover_Rate": 0.37538461538461537, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "WasThumb", "!=", "isThumb", "(", ")", ")", "{", "if", "(", "WasThumb", "&&", "hasThumb", "(", ")", ")", "{", "SwitchMode", "(", ")", ";", "}", "else", "if", "(", "!", "WasThumb", "&&", "has<ISA_LIT>", "(", ")", ")", "{", "SwitchMode", "(", ")", ";", "}", "else", "{", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitAssemblerFlag", "(", "isThumb", "(", ")", "?", "MCAF_Code16", ":", "MCAF_Code32", ")", ";", "Warning", "(", "Loc", ",", "Twine", "(", "<STR_LIT>", ")", "+", "(", "WasThumb", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", "+", "<STR_LIT>", "+", "(", "!", "WasThumb", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", "+", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "FixModeAfterArchChange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3426, "Length": 93, "Cover_Rate": 0.8773584905660378, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "anchor", "(", ")", "override", "{"], "ground_truth": ["}"], "File": "Z80MCAsmInfo (2)", "Func": "anchor", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3427, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "return", ";", "}", "if", "(", "arm_ccfsm_state", "==", "<NUM_LIT>", ")", "{", "if", "(", "simplejump_p", "(", "insn", ")", ")", "{", "start_insn", "=", "next_nonnote_insn", "(", "start_insn", ")", ";", "if", "(", "GET_CODE", "(", "start_insn", ")", "==", "BARRIER", ")", "{", "start_insn", "=", "next_nonnote_insn", "(", "start_insn", ")", ";", "}", "if", "(", "GET_CODE", "(", "start_insn", ")", "==", "CODE_LABEL", "&&", "CODE_LABEL_NUMBER", "(", "start_insn", ")", "==", "arm_target_label", "&&", "LABEL_NUSES", "(", "start_insn", ")", "==", "<NUM_LIT>", ")", "reverse", "=", "TRUE", ";", "else", "return", ";", "}", "else", "if", "(", "GET_CODE", "(", "body", ")", "==", "RETURN", ")", "{", "start_insn", "=", "next_nonnote_insn", "(", "start_insn", ")", ";", "if", "(", "GET_CODE", "(", "start_insn", ")", "==", "BARRIER", ")", "start_insn", "=", "next_nonnote_insn", "(", "start_insn", ")", ";", "if", "(", "GET_CODE", "(", "start_insn", ")", "==", "CODE_LABEL", "&&", "CODE_LABEL_NUMBER", "(", "start_insn", ")", "==", "arm_target_label", "&&", "LABEL_NUSES", "(", "start_insn", ")", "==", "<NUM_LIT>", ")", "{", "reverse", "=", "TRUE", ";", "seeking_return", "=", "<NUM_LIT>", ";", "}", "else", "return", ";", "}", "else", "return", ";", "}", "gcc_assert", "(", "!", "arm_ccfsm_state", "||", "reverse", ")", ";", "if", "(", "GET_CODE", "(", "insn", ")", "!=", "JUMP_INSN", ")", "return", ";", "if", "(", "GET_CODE", "(", "body", ")", "==", "PARALLEL", "&&", "XVECLEN", "(", "body", ",", "<NUM_LIT>", ")", ">", "<NUM_LIT>", ")", "body", "=", "XVECEXP", "(", "body", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "reverse", "||", "(", "GET_CODE", "(", "body", ")", "==", "SET", "&&", "GET_CODE", "(", "SET_DEST", "(", "body", ")", ")", "==", "PC", "&&", "GET_CODE", "(", "SET_SRC", "(", "body", ")", ")", "==", "IF_THEN_ELSE", ")", ")", "{", "int", "insns_skipped", ";", "int", "fail", "=", "FALSE", ",", "succeed", "=", "FALSE", ";", "int", "then_not_else", "=", "TRUE", ";", "rtx", "this_insn", "=", "start_insn", ",", "label", "=", "<NUM_LIT>", ";", "if", "(", "get_attr_conds", "(", "insn", ")", "==", "CONDS_JUMP_CLOB", ")", "{", "jump_clobbers", "=", "<NUM_LIT>", ";", "return", ";", "}", "if", "(", "reverse", ")", "{", "if", "(", "!", "seeking_return", ")", "label", "=", "XEXP", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "XEXP", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ")", ")", "==", "LABEL_REF", ")", "label", "=", "XEXP", "(", "XEXP", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "GET_CODE", "(", "XEXP", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ")", ")", "==", "LABEL_REF", ")", "{", "label", "=", "XEXP", "(", "XEXP", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "then_not_else", "=", "FALSE", ";", "}", "else", "if", "(", "GET_CODE", "(", "XEXP", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ")", ")", "==", "RETURN", ")", "seeking_return", "=", "<NUM_LIT>", ";", "else", "if", "(", "GET_CODE", "(", "XEXP", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ")", ")", "==", "RETURN", ")", "{", "seeking_return", "=", "<NUM_LIT>", ";", "then_not_else", "=", "FALSE", ";", "}", "else", "gcc_unreachable", "(", ")", ";", "for", "(", "insns_skipped", "=", "<NUM_LIT>", ";", "!", "fail", "&&", "!", "succeed", "&&", "insns_skipped", "++", "<", "max_insns_skipped", ";", ")", "{", "rtx", "scanbody", ";", "this_insn", "=", "next_nonnote_insn", "(", "this_insn", ")", ";", "if", "(", "!", "this_insn", ")", "break", ";", "switch", "(", "GET_CODE", "(", "this_insn", ")", ")", "{"], "ground_truth": ["case", "CODE_LABEL", ":"], "File": "arm3", "Func": "arm_final_prescan_insn", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3428, "Length": 476, "Cover_Rate": 0.3901639344262295, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "COMPLEX_TYPE", ":", "mode", "=", "TYPE_MODE", "(", "TREE_TYPE", "(", "type", ")", ")", ";", "if", "(", "!", "SCALAR_FLOAT_MODE_P", "(", "mode", ")", ")", "return", "-", "<NUM_LIT>", ";", "if", "(", "*", "modep", "==", "VOIDmode", ")", "*", "modep", "=", "mode", ";", "if", "(", "*", "modep", "==", "mode", ")", "return", "<NUM_LIT>", ";", "break", ";", "case", "VECTOR_TYPE", ":", "if", "(", "!", "TARGET_ALTIVEC_ABI", "||", "!", "TARGET_ALTIVEC", ")", "return", "-", "<NUM_LIT>", ";", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "switch", "(", "size", ")", "{", "case", "<NUM_LIT>", ":", "mode", "=", "V4SImode", ";", "break", ";", "default", ":", "return", "-", "<NUM_LIT>", ";", "}", "if", "(", "*", "modep", "==", "VOIDmode", ")", "*", "modep", "=", "mode", ";", "if", "(", "*", "modep", "==", "mode", ")", "return", "<NUM_LIT>", ";", "break", ";", "case", "ARRAY_TYPE", ":", "{", "int", "count", ";", "tree", "index", "=", "TYPE_DOMAIN", "(", "type", ")", ";", "if", "(", "!", "COMPLETE_TYPE_P", "(", "type", ")", "||", "TREE_CODE", "(", "TYPE_SIZE", "(", "type", ")", ")", "!=", "INTEGER_CST", ")", "return", "-", "<NUM_LIT>", ";", "count", "=", "rs6000_aggregate_candidate", "(", "TREE_TYPE", "(", "type", ")", ",", "modep", ",", "empty_base_seen", ",", "zero_width_bf_seen", ")", ";", "if", "(", "count", "==", "-", "<NUM_LIT>", "||", "!", "index", "||", "!", "TYPE_MAX_VALUE", "(", "index", ")", "||", "!", "tree_fits_uhwi_p", "(", "TYPE_MAX_VALUE", "(", "index", ")", ")", "||", "!", "TYPE_MIN_VALUE", "(", "index", ")", "||", "!", "tree_fits_uhwi_p", "(", "TYPE_MIN_VALUE", "(", "index", ")", ")", "||", "count", "<", "<NUM_LIT>", ")", "return", "-", "<NUM_LIT>", ";", "count", "*=", "(", "<NUM_LIT>", "+", "tree_to_uhwi", "(", "TYPE_MAX_VALUE", "(", "index", ")", ")", "-", "tree_to_uhwi", "(", "TYPE_MIN_VALUE", "(", "index", ")", ")", ")", ";", "if", "(", "wi", "::", "to_wide", "(", "TYPE_SIZE", "(", "type", ")", ")", "!=", "count", "*", "GET_MODE_BITSIZE", "(", "*", "modep", ")", ")", "return", "-", "<NUM_LIT>", ";", "return", "count", ";", "}", "case", "RECORD_TYPE", ":", "{", "int", "count", "=", "<NUM_LIT>", ";", "int", "sub_count", ";", "tree", "field", ";", "if", "(", "!", "COMPLETE_TYPE_P", "(", "type", ")", "||", "TREE_CODE", "(", "TYPE_SIZE", "(", "type", ")", ")", "!=", "INTEGER_CST", ")", "return", "-", "<NUM_LIT>", ";", "for", "(", "field", "=", "TYPE_FIELDS", "(", "type", ")", ";", "field", ";", "field", "=", "TREE_CHAIN", "(", "field", ")", ")", "{", "if", "(", "TREE_CODE", "(", "field", ")", "!=", "FIELD_DECL", ")", "continue", ";", "if", "(", "DECL_FIELD_CXX_ZERO_WIDTH_BIT_FIELD", "(", "field", ")", ")", "{", "*", "zero_width_bf_seen", "=", "<NUM_LIT>", ";", "continue", ";", "}", "if", "(", "DECL_FIELD_ABI_IGNORED", "(", "field", ")", ")", "{", "if", "(", "lookup_attribute", "(", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "field", ")", ")", ")", "*", "empty_base_seen", "|=", "<NUM_LIT>", ";", "else", "*", "empty_base_seen", "|=", "<NUM_LIT>", ";", "continue", ";", "}", "sub_count", "=", "rs6000_aggregate_candidate", "(", "TREE_TYPE", "(", "field", ")", ",", "modep", ",", "empty_base_seen", ",", "zero_width_bf_seen", ")", ";"], "ground_truth": ["if", "(", "sub_count", "<", "<NUM_LIT>", ")", "return", "-", "<NUM_LIT>", ";"], "File": "rs6000-call", "Func": "rs6000_aggregate_candidate", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3429, "Length": 412, "Cover_Rate": 0.6167664670658682, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "base", "=", "emit_adjust_base_to_offset", "(", "base", ",", "offset", ")", ";", "offset", "=", "<NUM_LIT>", ";", "}", "offset", "=", "emit_save_or_restore_regs", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "base", ",", "offset", ",", "<NUM_LIT>", ",", "save_global_or_fp_reg_p", ",", "action", ",", "SORR_NONE", ")", ";"], "ground_truth": ["emit_save_or_restore_regs", "(", "<NUM_LIT>", ",", "TARGET_V9", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "base", ",", "offset", ",", "<NUM_LIT>", ",", "save_global_or_fp_reg_p", ",", "action", ",", "SORR_NONE", ")", ";"], "File": "sparc", "Func": "emit_save_or_restore_global_fp_regs", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3430, "Length": 58, "Cover_Rate": 0.651685393258427, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isSupportedReturnType", "(", "Type", "*", "T", ")", "{", "if", "(", "T", "->", "isIntegerTy", "(", ")", ")", "return", "true", ";", "if", "(", "T", "->", "isPointerTy", "(", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "T", "->", "isFloatingPointTy", "(", ")", ")", "return", "true", ";"], "File": "MipsCallLowering (2)", "Func": "isSupportedReturnType", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3431, "Length": 42, "Cover_Rate": 0.7368421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Opc", "=", "Entry", ".", "NarrowOpc2", ";", "OpNum", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "!", "is<ISA_LIT>LowRegister", "(", "BaseReg", ")", "||", "(", "Entry", ".", "WideOpc", "!=", "<STR_LIT>", "&&", "Entry", ".", "WideOpc", "!=", "<STR_LIT>", ")", ")", "{", "return", "false", ";", "}", "isLdStMul", "=", "true", ";", "break", ";", "}", "}", "unsigned", "OffsetReg", "=", "<NUM_LIT>", ";", "bool", "OffsetKill", "=", "false", ";", "bool", "OffsetInternal", "=", "false", ";", "if", "(", "HasShift", ")", "{", "OffsetReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "OffsetKill", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "OffsetInternal", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isInternalRead", "(", ")", ";", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", "return", "false", ";", "}", "unsigned", "OffsetImm", "=", "<NUM_LIT>", ";", "if", "(", "HasImmOffset", ")", "{", "OffsetImm", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "MaxOffset", "=", "(", "(", "<NUM_LIT>", "<<", "ImmLimit", ")", "-", "<NUM_LIT>", ")", "*", "Scale", ";", "if", "(", "(", "OffsetImm", "&", "(", "Scale", "-", "<NUM_LIT>", ")", ")", "||", "OffsetImm", ">", "MaxOffset", ")", "return", "false", ";", "}", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "Opc", ")", ")", ";", "if", "(", "Entry", ".", "WideOpc", "==", "<STR_LIT>", ")", "MIB", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";", "if", "(", "!", "isLdStMul", ")", "{", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "HasImmOffset", ")", "MIB", ".", "addImm", "(", "OffsetImm", "/", "Scale", ")", ";", "assert", "(", "(", "!", "HasShift", "||", "OffsetReg", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "HasOffReg", ")", "MIB", ".", "addReg", "(", "OffsetReg", ",", "getKillRegState", "(", "OffsetKill", ")", "|", "getInternalReadRegState", "(", "OffsetInternal", ")", ")", ";", "}", "for", "(", "unsigned", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "OpNum", "!=", "e", ";", "++", "OpNum", ")", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ")", ";", "MIB", ".", "setMemRefs", "(", "MI", "->", "memoperands", "(", ")", ")", ";", "MIB", ".", "setMIFlags", "(", "MI", "->", "getFlags", "(", ")", ")", ";", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MI", "<<", "<STR_LIT>", "<<", "*", "MIB", ")", ";", "MBB", ".", "erase_instr", "(", "MI", ")", ";"], "ground_truth": ["++", "NumLdSts", ";"], "File": "Thumb2SizeReduction9", "Func": "ReduceLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3432, "Length": 397, "Cover_Rate": 0.3467248908296943, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", "-", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "addFBits32Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3433, "Length": 19, "Cover_Rate": 0.34545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>64TargetMachine", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "PTXTargetMachine2", "Func": "anchor", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3434, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_unpacklo_epi64", "(", "__m512i", "__W", ",", "__mmask8", "__U", ",", "__m512i", "__A", ",", "__m512i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m512i", ")", "__builtin_ia32_punpcklqdq512_mask", "(", "(", "__v8di", ")", "__A", ",", "(", "__v8di", ")", "__B", ",", "(", "__v8di", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_unpacklo_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3435, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "RISCVDisassembler", "Func": "DecodeVRRegisterClass", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3436, "Length": 18, "Cover_Rate": 0.3103448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCOp", "=", "lowerSymbolOperand", "(", "MO", ",", "AP", ".", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")", ")", ",", "AP", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "MCOp", "=", "lowerSymbolOperand", "(", "MO", ",", "AP", ".", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ",", "AP", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "MCOp", "=", "lowerSymbolOperand", "(", "MO", ",", "AP", ".", "GetCPISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ",", "AP", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "MCOp", "=", "lowerSymbolOperand", "(", "MO", ",", "AP", ".", "GetJTISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ",", "AP", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "RISCVMCInstLower13", "Func": "LowerRISCVMachineOperandToMCOperand", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3437, "Length": 104, "Cover_Rate": 0.3969465648854962, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>UnmangledLibFunc", "(", "StringRef", "FName", ",", "FunctionType", "*", "FT", ")", "{", "Name", "=", "std", "::", "string", "(", "FName", ")", ";", "FuncTy", "=", "FT", ";"], "ground_truth": ["}"], "File": "AMDGPULibFunc2", "Func": "AMDGPUUnmangledLibFunc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3438, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "adds32_0ImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["addSignedImmOperands", "(", "Inst", ",", "N", ")", ";"], "File": "HexagonAsmParser27", "Func": "adds32_0ImmOperands", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3439, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "Initialize", "(", "const", "MachineFunction", "&", "MF", ",", "bool", "isPIC", ")", "{"], "ground_truth": ["IsPIC", "=", "isPIC", ";"], "File": "MipsJITInfo2", "Func": "Initialize", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3440, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "CFStack", "::", "updateMaxStackSize", "(", ")", "{", "unsigned", "CurrentStackSize", "=", "CurrentEntries", "+", "(", "alignTo", "(", "CurrentSubEntries", ",", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ")", ";"], "ground_truth": ["MaxStackSize", "=", "std", "::", "max", "(", "CurrentStackSize", ",", "MaxStackSize", ")", ";"], "File": "R600ControlFlowFinalizer (2)1", "Func": "updateMaxStackSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3441, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeGPCRCRegisterClass", "(", "MCInst", "&", "Inst", ",", "uint64_t", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{"], "ground_truth": ["if", "(", "RegNo", ">=", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "RISCVDisassembler14", "Func": "DecodeGPCRCRegisterClass", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3442, "Length": 31, "Cover_Rate": 0.5344827586206896, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vminnmavq_p_f16", "(", "float16_t", "__a", ",", "float16x8_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vminnmavq_p_fv8hf", "(", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vminnmavq_p_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3443, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m128i", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_setr_epi32", "(", "int", "__q0", ",", "int", "__q1", ",", "int", "__q2", ",", "int", "__q3", ")", "{", "return", "_mm_set_epi32", "(", "__q3", ",", "__q2", ",", "__q1", ",", "__q0", ")", ";"], "ground_truth": ["}"], "File": "emmintrin4", "Func": "_mm_setr_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3444, "Length": 37, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "c", "=", "pool", "->", "execute", ";", "c", "!=", "NULL", ";", "c", "=", "c", "->", "next", ")", "if", "(", "INSN_UID", "(", "insn", ")", "==", "INSN_UID", "(", "c", "->", "value", ")", ")", "break", ";", "gcc_assert", "(", "c", ")", ";", "return", "s390_pool_offset", "(", "pool", ",", "gen_rtx_LABEL_REF", "(", "Pmode", ",", "c", "->", "label", ")", ")", ";"], "ground_truth": ["}"], "File": "s390", "Func": "s390_find_execute", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3445, "Length": 55, "Cover_Rate": 0.7534246575342466, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Type", "*", "<ISA_LIT>GlobalRegistry", "::", "getOpTypeByOpcode", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "unsigned", "Opcode", ")", "{", "Register", "ResVReg", "=", "createTypeVReg", "(", "MIRBuilder", ")", ";", "auto", "MIB", "=", "MIRBuilder", ".", "buildInstr", "(", "Opcode", ")", ".", "addDef", "(", "ResVReg", ")", ";", "constrainRegOperands", "(", "MIB", ")", ";", "return", "MIB", ";"], "ground_truth": ["}"], "File": "SPIRVGlobalRegistry1", "Func": "getOpTypeByOpcode", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3446, "Length": 46, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "Register", ";"], "ground_truth": ["}"], "File": "MBlazeAsmParser1", "Func": "isReg", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3447, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "if", "(", "isDef", ")", "return", "false", ";", "if", "(", "!", "GV", "->", "hasHiddenVisibility", "(", ")", ")", "return", "true", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "if", "(", "GV", "->", "isDeclarationForLinker", "(", ")", "||", "GV", "->", "hasCommonLinkage", "(", ")", ")", "return", "true", ";", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMSubtarget13", "Func": "GVIsIndirectSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3448, "Length": 53, "Cover_Rate": 0.44537815126050423, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "(", "mask2", "==", "<NUM_LIT>", "||", "(", "mask2", "&", "ix86_isa_flags2", ")", "!=", "<NUM_LIT>", ")", "&&", "(", "mask", "==", "<NUM_LIT>", "||", "(", "mask", "&", "ix86_isa_flags", ")", "!=", "<NUM_LIT>", ")", ")", "||", "(", "(", "mask", "&", "OPTION_MASK_ISA_MMX", ")", "!=", "<NUM_LIT>", "&&", "TARGET_MMX_WITH_SSE", ")", "||", "(", "mask2", "==", "OPTION_MASK_ISA2_AVXVNNI", ")", "||", "(", "mask2", "==", "OPTION_MASK_ISA2_AVXIFMA", ")", "||", "(", "mask2", "==", "(", "OPTION_MASK_ISA2_AVXNECONVERT", "|", "OPTION_MASK_ISA2_AVX512BF16", ")", ")", "||", "(", "lang_hooks", ".", "builtin_function", "==", "lang_hooks", ".", "builtin_function_ext_scope", ")", ")", "{", "tree", "type", "=", "ix86_get_builtin_func_type", "(", "tcode", ")", ";", "decl", "=", "add_builtin_function", "(", "name", ",", "type", ",", "code", ",", "BUILT_IN_MD", ",", "NULL", ",", "NULL_TREE", ")", ";", "ix86_builtins", "[", "(", "int", ")", "code", "]", "=", "decl", ";", "ix86_builtins_isa", "[", "(", "int", ")", "code", "]", ".", "set_and_not_built_p", "=", "false", ";", "}", "else", "{", "deferred_isa_values", "|=", "mask", ";", "deferred_isa_values2", "|=", "mask2", ";", "ix86_builtins", "[", "(", "int", ")", "code", "]", "=", "NULL_TREE", ";", "ix86_builtins_isa", "[", "(", "int", ")", "code", "]", ".", "tcode", "=", "tcode", ";"], "ground_truth": ["ix86_builtins_isa", "[", "(", "int", ")", "code", "]", ".", "name", "=", "name", ";"], "File": "i386-builtins1", "Func": "def_builtin", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3449, "Length": 169, "Cover_Rate": 0.528125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "frv_trampoline_init", "(", "rtx", "m_tramp", ",", "tree", "fndecl", ",", "rtx", "static_chain", ")", "{", "rtx", "addr", "=", "XEXP", "(", "m_tramp", ",", "<NUM_LIT>", ")", ";", "rtx", "fnaddr", "=", "XEXP", "(", "DECL_RTL", "(", "fndecl", ")", ",", "<NUM_LIT>", ")", ";", "rtx", "sc_reg", "=", "force_reg", "(", "Pmode", ",", "static_chain", ")", ";"], "ground_truth": ["emit_library_call", "(", "gen_rtx_SYMBOL_REF", "(", "SImode", ",", "<STR_LIT>", ")", ",", "LCT_NORMAL", ",", "VOIDmode", ",", "<NUM_LIT>", ",", "addr", ",", "Pmode", ",", "GEN_INT", "(", "frv_trampoline_size", "(", ")", ")", ",", "SImode", ",", "fnaddr", ",", "Pmode", ",", "sc_reg", ",", "Pmode", ")", ";"], "File": "frv3", "Func": "frv_trampoline_init", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 3450, "Length": 84, "Cover_Rate": 0.9882352941176471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "&", "S", "=", "getStreamer", "(", ")", ";", "WinEH", "::", "FrameInfo", "*", "CurFrame", "=", "S", ".", "EnsureValidWinFrameInfo", "(", "SMLoc", "(", ")", ")", ";", "if", "(", "!", "CurFrame", ")", "return", ";", "MCSymbol", "*", "Label", "=", "S", ".", "emitCFILabel", "(", ")", ";", "CurFrame", "->", "PrologEnd", "=", "Label", ";", "WinEH", "::", "Instruction", "Inst", "=", "WinEH", "::", "Instruction", "(", "Win64EH", "::", "UOP_End", ",", "Label", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["auto", "it", "=", "CurFrame", "->", "Instructions", ".", "begin", "(", ")", ";"], "File": "AArch64WinCOFFStreamer11", "Func": "EmitARM64WinCFIPrologEnd", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3451, "Length": 78, "Cover_Rate": 0.8041237113402062, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetStreamer", "::", "emitPad", "(", "int64_t", "Offset", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)", "Func": "emitPad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3452, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vst2q_p8", "(", "poly8_t", "*", "__a", ",", "poly8x16x2_t", "val", ")", "{", "__builtin_aarch64_simd_oi", "__o", ";", "__o", "=", "__builtin_aarch64_set_qregoiv16qi", "(", "__o", ",", "(", "int8x16_t", ")", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "__o", "=", "__builtin_aarch64_set_qregoiv16qi", "(", "__o", ",", "(", "int8x16_t", ")", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "__builtin_aarch64_st2v16qi", "(", "(", "__builtin_aarch64_simd_qi", "*", ")", "__a", ",", "__o", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vst2q_p8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3453, "Length": 63, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "selectAddress", "(", "Addr", ",", "AM", ")", ")", "return", "false", ";"], "ground_truth": ["getAddressOperands", "(", "AM", ",", "Addr", ".", "getValueType", "(", ")", ",", "Base", ",", "Disp", ",", "Index", ")", ";"], "File": "SystemZISelDAGToDAG1", "Func": "selectBDXAddr", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3454, "Length": 30, "Cover_Rate": 0.410958904109589, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_ia32_scatterdiv2di", "(", "__addr", ",", "__mask", ",", "(", "__v2di", ")", "__index", ",", "(", "__v2di", ")", "__v1", ",", "__scale", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin4", "Func": "_mm_mask_i64scatter_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3455, "Length": 20, "Cover_Rate": 0.37037037037037035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Fn", "(", "MF", ".", "getDataLayout", "(", ")", ",", "ABI", ",", "i", ",", "ArgVT", ",", "ArgVT", ",", "CCValAssign", "::", "Full", ",", "ArgFlags", ",", "CCInfo", ",", "Outs", "[", "i", "]", ".", "IsFixed", ",", "IsRet", ",", "OrigTy", ",", "*", "this", ",", "FirstMaskArgument", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "i", "<<", "<STR_LIT>", "<<", "EVT", "(", "ArgVT", ")", ".", "getEVTString", "(", ")", "<<", "<STR_LIT>", ")", ";", "llvm_unreachable", "(", "nullptr", ")", ";"], "ground_truth": ["}"], "File": "RISCVISelLowering18", "Func": "analyzeOutputArgs", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3456, "Length": 74, "Cover_Rate": 0.33636363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256", ")", "__builtin_ia32_cvtpd2ps512_mask", "(", "(", "__v8df", ")", "__A", ",", "(", "__v8sf", ")", "__W", ",", "(", "__mmask8", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_mask_cvtpd_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3457, "Length": 25, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vhsubq_s16", "(", "int16x8_t", "__a", ",", "int16x8_t", "__b", ")", "{"], "ground_truth": ["return", "__builtin_mve_vhsubq_sv8hi", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "mve___arm_vhsubq_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3458, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "CurFrame", ")", "return", ";", "auto", "Inst", "=", "WinEH", "::", "Instruction", "(", "UnwindCode", ",", "nullptr", ",", "Reg", ",", "Offset", ")", ";"], "ground_truth": ["if", "(", "InEpilogCFI", ")", "CurFrame", "->", "EpilogMap", "[", "CurrentEpilog", "]", ".", "Instructions", ".", "push_back", "(", "Inst", ")", ";"], "File": "AArch64WinCOFFStreamer5", "Func": "emitARM64WinUnwindCode", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3459, "Length": 41, "Cover_Rate": 0.45555555555555555, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "loongarch_save_libcall_count", "(", "unsigned", "mask", ")", "{"], "ground_truth": ["for", "(", "unsigned", "n", "=", "GP_REG_LAST", ";", "n", ">", "GP_REG_FIRST", ";", "n", "--", ")", "if", "(", "BITSET_P", "(", "mask", ",", "n", ")", ")", "return", "CALLEE_SAVED_REG_NUMBER", "(", "n", ")", "+", "<NUM_LIT>", ";"], "File": "loongarch", "Func": "loongarch_save_libcall_count", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3460, "Length": 39, "Cover_Rate": 0.8863636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "emitSETCC", "(", "SelectionDAG", "&", "DAG", ",", "SDLoc", "DL", ",", "SDValue", "Glue", ",", "unsigned", "CCValid", ",", "unsigned", "CCMask", ")", "{", "IPMConversion", "Conversion", "=", "getIPMConversion", "(", "CCValid", ",", "CCMask", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Glue", ")", ";", "if", "(", "Conversion", ".", "XORValue", ")", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Result", ",", "DAG", ".", "getConstant", "(", "Conversion", ".", "XORValue", ",", "<STR_LIT>", ")", ")", ";", "if", "(", "Conversion", ".", "AddValue", ")", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Result", ",", "DAG", ".", "getConstant", "(", "Conversion", ".", "AddValue", ",", "<STR_LIT>", ")", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Result", ",", "DAG", ".", "getConstant", "(", "Conversion", ".", "Bit", ",", "<STR_LIT>", ")", ")", ";", "if", "(", "Conversion", ".", "Bit", "!=", "<NUM_LIT>", ")", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Result", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["return", "Result", ";"], "File": "SystemZISelLowering106", "Func": "emitSETCC", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3461, "Length": 172, "Cover_Rate": 0.8557213930348259, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Ptr", ";", "if", "(", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ")", "{", "VT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "Ptr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "}", "else", "if", "(", "StoreSDNode", "*", "ST", "=", "dyn_cast", "<", "StoreSDNode", ">", "(", "N", ")", ")", "{", "VT", "=", "ST", "->", "getMemoryVT", "(", ")", ";", "Ptr", "=", "ST", "->", "getBasePtr", "(", ")", ";", "}", "else", "return", "false", ";", "bool", "IsInc", ";", "if", "(", "!", "getIndexedAddressParts", "(", "Op", ",", "Base", ",", "Offset", ",", "AM", ",", "IsInc", ",", "DAG", ")", ")", "return", "false", ";", "if", "(", "Ptr", "!=", "Base", ")", "return", "false", ";", "AM", "=", "IsInc", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering (2)", "Func": "getPostIndexedAddressParts", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3462, "Length": 117, "Cover_Rate": 0.7452229299363057, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isLoadFromConstantPool", "(", "MachineInstr", "*", "I", ")", "const", "{", "if", "(", "!", "I", "->", "hasOneMemOperand", "(", ")", ")", "return", "false", ";"], "ground_truth": ["MachineMemOperand", "*", "Op", "=", "I", "->", "memoperands", "(", ")", "[", "<NUM_LIT>", "]", ";"], "File": "PPCInstrInfo", "Func": "isLoadFromConstantPool", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3463, "Length": 36, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "CE", "&&", "<STR_LIT>", ")", ";", "int", "Imm", "=", "CE", "->", "getValue", "(", ")", ";", "bool", "isAdd", "=", "Imm", ">=", "<NUM_LIT>", ";", "if", "(", "Imm", "==", "INT32_MIN", ")", "Imm", "=", "<NUM_LIT>", ";", "Imm", "=", "(", "(", "Imm", "<", "<NUM_LIT>", "?", "-", "Imm", ":", "Imm", ")", "/", "<NUM_LIT>", ")", "|", "(", "int", ")", "isAdd", "<<", "<NUM_LIT>", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Imm", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addPostIdxImm8s4Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3464, "Length": 69, "Cover_Rate": 0.6509433962264151, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "SizeRatio", "=", "FromSz", "/", "ToSz", ";", "assert", "(", "SizeRatio", "*", "NumElems", "*", "ToSz", "==", "VT", ".", "getSizeInBits", "(", ")", ")", ";", "EVT", "WideVecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "StVT", ".", "getScalarType", "(", ")", ",", "NumElems", "*", "SizeRatio", ")", ";", "assert", "(", "WideVecVT", ".", "getSizeInBits", "(", ")", "==", "VT", ".", "getSizeInBits", "(", ")", ")", ";", "SDValue", "WideVec", "=", "DAG", ".", "getBitcast", "(", "WideVecVT", ",", "Mst", "->", "getValue", "(", ")", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ShuffleVec", "(", "NumElems", "*", "SizeRatio", ",", "-", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElems", ";", "++", "i", ")", "ShuffleVec", "[", "i", "]", "=", "i", "*", "SizeRatio", ";", "assert", "(", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "WideVecVT", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "TruncatedVal", "=", "DAG", ".", "getVectorShuffle", "(", "WideVecVT", ",", "dl", ",", "WideVec", ",", "DAG", ".", "getUNDEF", "(", "WideVecVT", ")", ",", "&", "ShuffleVec", "[", "<NUM_LIT>", "]", ")", ";", "SDValue", "NewMask", ";", "SDValue", "Mask", "=", "Mst", "->", "getMask", "(", ")", ";", "if", "(", "Mask", ".", "getValueType", "(", ")", "==", "VT", ")", "{", "NewMask", "=", "DAG", ".", "getBitcast", "(", "WideVecVT", ",", "Mask", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElems", ";", "++", "i", ")", "ShuffleVec", "[", "i", "]", "=", "i", "*", "SizeRatio", ";", "for", "(", "unsigned", "i", "=", "NumElems", ";", "i", "!=", "NumElems", "*", "SizeRatio", ";", "++", "i", ")", "ShuffleVec", "[", "i", "]", "=", "NumElems", "*", "SizeRatio", ";", "NewMask", "=", "DAG", ".", "getVectorShuffle", "(", "WideVecVT", ",", "dl", ",", "NewMask", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "WideVecVT", ")", ",", "&", "ShuffleVec", "[", "<NUM_LIT>", "]", ")", ";", "}", "else", "{", "assert", "(", "Mask", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", ";", "unsigned", "WidenNumElts", "=", "NumElems", "*", "SizeRatio", ";", "unsigned", "MaskNumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "EVT", "NewMaskVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "<STR_LIT>", ",", "WidenNumElts", ")", ";", "unsigned", "NumConcat", "=", "WidenNumElts", "/", "MaskNumElts", ";"], "ground_truth": ["SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", "(", "NumConcat", ")", ";"], "File": "X86ISelLowering173", "Func": "PerformMSTORECombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3465, "Length": 343, "Cover_Rate": 0.5532258064516129, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint8_t", "Prefixes", "=", "ThisNopLength", "<=", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "ThisNopLength", "-", "<NUM_LIT>", ";", "for", "(", "uint8_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "Prefixes", ";", "i", "++", ")", "OS", "<<", "'\\x66'", ";", "const", "uint8_t", "Rest", "=", "ThisNopLength", "-", "Prefixes", ";", "if", "(", "Rest", "!=", "<NUM_LIT>", ")", "OS", ".", "write", "(", "Nops", "[", "Rest", "-", "<NUM_LIT>", "]", ",", "Rest", ")", ";", "Count", "-=", "ThisNopLength", ";", "}", "while", "(", "Count", "!=", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "X86AsmBackend (2)2", "Func": "writeNopData", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3466, "Length": 75, "Cover_Rate": 0.31645569620253167, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", ";"], "ground_truth": ["printMemOffset", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "File": "X86IntelInstPrinter (2)", "Func": "printMemOffs32", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3467, "Length": 13, "Cover_Rate": 0.43333333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "V", ".", "getContext", "(", ")", ".", "isSubprogram", "(", ")", ")", "O", "<<", "DISubprogram", "(", "V", ".", "getContext", "(", ")", ")", ".", "getDisplayName", "(", ")", "<<", "<STR_LIT>", ";", "O", "<<", "V", ".", "getName", "(", ")", ";", "O", "<<", "<STR_LIT>", ";", "O", "<<", "'['", ";"], "ground_truth": ["if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";"], "File": "X86AsmPrinter101", "Func": "PrintDebugValueComment", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3468, "Length": 78, "Cover_Rate": 0.4262295081967213, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "TargetOpcode", "::", "COPY", ":", "if", "(", "!", "expandCopy", "(", "MBB", ",", "I", ")", ")", "return", "false", ";", "break", ";", "default", ":", "return", "false", ";", "}", "MBB", ".", "erase", "(", "I", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "MipsSEFrameLowering34", "Func": "expandInstr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3469, "Length": 46, "Cover_Rate": 0.7796610169491526, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "pass_shorten_memrefs", "::", "execute", "(", "function", "*", "fn", ")", "{", "basic_block", "bb", ";", "FOR_ALL_BB_FN", "(", "bb", ",", "fn", ")", "{", "regno_map", "*", "m", ";", "if", "(", "optimize_bb_for_speed_p", "(", "bb", ")", ")", "continue", ";", "m", "=", "analyze", "(", "bb", ")", ";"], "ground_truth": ["transform", "(", "m", ",", "bb", ")", ";"], "File": "riscv-shorten-memrefs", "Func": "execute", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3470, "Length": 48, "Cover_Rate": 0.9056603773584906, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MBB", ".", "getParent", "(", ")", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "bool", "IsWave32", "=", "ST", ".", "isWave32", "(", ")", ";", "const", "unsigned", "CondReg", "=", "TRI", "->", "getVCC", "(", ")", ";", "const", "unsigned", "ExecReg", "=", "IsWave32", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "const", "unsigned", "And", "=", "IsWave32", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MachineBasicBlock", "::", "reverse_iterator", "A", "=", "MI", ".", "getReverseIterator", "(", ")", ",", "E", "=", "MBB", ".", "rend", "(", ")", ";", "bool", "ReadsCond", "=", "false", ";", "unsigned", "Threshold", "=", "<NUM_LIT>", ";", "for", "(", "++", "A", ";", "A", "!=", "E", ";", "++", "A", ")", "{", "if", "(", "!", "--", "Threshold", ")", "return", "false", ";", "if", "(", "A", "->", "modifiesRegister", "(", "ExecReg", ",", "TRI", ")", ")", "return", "false", ";", "if", "(", "A", "->", "modifiesRegister", "(", "CondReg", ",", "TRI", ")", ")", "{", "if", "(", "!", "A", "->", "definesRegister", "(", "CondReg", ",", "TRI", ")", "||", "A", "->", "getOpcode", "(", ")", "!=", "And", ")", "return", "false", ";", "break", ";", "}", "ReadsCond", "|=", "A", "->", "readsRegister", "(", "CondReg", ",", "TRI", ")", ";", "}", "if", "(", "A", "==", "E", ")", "return", "false", ";", "MachineOperand", "&", "Op1", "=", "A", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Op2", "=", "A", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op1", ".", "getReg", "(", ")", "!=", "ExecReg", "&&", "Op2", ".", "isReg", "(", ")", "&&", "Op2", ".", "getReg", "(", ")", "==", "ExecReg", ")", "{", "TII", "->", "commuteInstruction", "(", "*", "A", ")", ";", "Changed", "=", "true", ";", "}", "if", "(", "Op1", ".", "getReg", "(", ")", "!=", "ExecReg", ")", "return", "Changed", ";", "if", "(", "Op2", ".", "isImm", "(", ")", "&&", "Op2", ".", "getImm", "(", ")", "!=", "-", "<NUM_LIT>", ")", "return", "Changed", ";", "unsigned", "SReg", "=", "<STR_LIT>", ";", "if", "(", "Op2", ".", "isReg", "(", ")", ")", "{", "SReg", "=", "Op2", ".", "getReg", "(", ")", ";", "auto", "M", "=", "std", "::", "next", "(", "A", ")", ";", "bool", "ReadsSreg", "=", "false", ";", "for", "(", ";", "M", "!=", "E", ";", "++", "M", ")", "{", "if", "(", "M", "->", "definesRegister", "(", "SReg", ",", "TRI", ")", ")", "break", ";", "if", "(", "M", "->", "modifiesRegister", "(", "SReg", ",", "TRI", ")", ")", "return", "Changed", ";", "ReadsSreg", "|=", "M", "->", "readsRegister", "(", "SReg", ",", "TRI", ")", ";", "}"], "ground_truth": ["if", "(", "M", "==", "E", "||", "!", "M", "->", "isMoveImmediate", "(", ")", "||", "!", "M", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "||", "M", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "-", "<NUM_LIT>", ")", "return", "Changed", ";"], "File": "SIInsertSkips14", "Func": "optimizeVccBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3471, "Length": 415, "Cover_Rate": 0.6825657894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "MIaG", "!=", "<STR_LIT>", ")", "&&", "(", "MIbG", "!=", "<STR_LIT>", ")", ")", "{", "if", "(", "subInstWouldBeExtended", "(", "MIa", ")", ")", "return", "false", ";", "if", "(", "subInstWouldBeExtended", "(", "MIb", ")", "&&", "!", "ExtendedB", ")", "return", "false", ";", "}", "if", "(", "MIbG", "==", "<STR_LIT>", ")", "{", "if", "(", "(", "MIb", ".", "getNumOperands", "(", ")", ">", "<NUM_LIT>", ")", "&&", "MIb", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "(", "MIb", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", ")", "return", "false", ";", "if", "(", "(", "MIb", ".", "getNumOperands", "(", ")", ">", "<NUM_LIT>", ")", "&&", "MIb", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "(", "MIb", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", ")", "return", "false", ";", "}"], "ground_truth": ["if", "(", "(", "MIbG", "==", "<STR_LIT>", ")", "||", "(", "MIbG", "==", "<STR_LIT>", ")", ")", "{"], "File": "HexagonMCDuplexInfo20", "Func": "isOrderedDuplexPair", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3472, "Length": 144, "Cover_Rate": 0.35555555555555557, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>_64Relocator", "::", "<ISA_LIT>_64Relocator", "(", "<ISA_LIT>_64GNULDBackend", "&", "pParent", ",", "const", "LinkerConfig", "&", "pConfig", ")", ":", "<ISA_LIT>Relocator", "(", "pConfig", ")", ",", "m_Target", "(", "pParent", ")", "{"], "ground_truth": ["}"], "File": "X86Relocator", "Func": "X86_64Relocator", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3473, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IntegerType", "*", "getPmpyType", "(", ")", "const", "{", "LLVMContext", "&", "Ctx", "=", "CurLoop", "->", "getHeader", "(", ")", "->", "getParent", "(", ")", "->", "getContext", "(", ")", ";", "return", "IntegerType", "::", "get", "(", "Ctx", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "HexagonLoopIdiomRecognition", "Func": "getPmpyType", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3474, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "}", "AM", ".", "BaseType", "=", "<ISA_LIT>ISelAddressMode", "::", "RegBase", ";", "AM", ".", "Base", ".", "Reg", "=", "N", ";"], "ground_truth": ["return", "false", ";"], "File": "mprocISelDAGToDAG", "Func": "MatchAddressBase", "Target": "mproc", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3475, "Length": 23, "Cover_Rate": 0.39655172413793105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "instr_iterator", "II", "(", "MI", "->", "getIterator", "(", ")", ")", ";", "for", "(", "MachineBasicBlock", "::", "instr_iterator", "I", "=", "++", "II", ",", "E", "=", "MBB", ".", "instr_end", "(", ")", ";", "I", "!=", "E", "&&", "I", "->", "isBundledWithPred", "(", ")", ";", "++", "I", ")", "{", "I", "->", "unbundleFromPred", "(", ")", ";", "for", "(", "MachineOperand", "&", "MO", ":", "I", "->", "operands", "(", ")", ")", "if", "(", "MO", ".", "isReg", "(", ")", ")", "MO", ".", "setIsInternalRead", "(", "false", ")", ";", "}", "MI", "->", "eraseFromParent", "(", ")", ";", "MI", "=", "II", "->", "getIterator", "(", ")", ";", "}", "if", "(", "!", "(", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "<STR_LIT>", ")", ")", "continue", ";", "if", "(", "const", "auto", "&", "MOI", "=", "MOA", ".", "getLoadInfo", "(", "MI", ")", ")", "Changed", "|=", "expandLoad", "(", "MOI", ".", "getValue", "(", ")", ",", "MI", ")", ";", "else", "if", "(", "const", "auto", "&", "MOI", "=", "MOA", ".", "getStoreInfo", "(", "MI", ")", ")", "Changed", "|=", "expandStore", "(", "MOI", ".", "getValue", "(", ")", ",", "MI", ")", ";", "else", "if", "(", "const", "auto", "&", "MOI", "=", "MOA", ".", "getAtomicFenceInfo", "(", "MI", ")", ")", "Changed", "|=", "expandAtomicFence", "(", "MOI", ".", "getValue", "(", ")", ",", "MI", ")", ";", "else", "if", "(", "const", "auto", "&", "MOI", "=", "MOA", ".", "getAtomicCmpxchgOrRmwInfo", "(", "MI", ")", ")", "Changed", "|=", "expandAtomicCmpxchgOrRmw", "(", "MOI", ".", "getValue", "(", ")", ",", "MI", ")", ";", "}"], "ground_truth": ["}"], "File": "SIMemoryLegalizer", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3476, "Length": 223, "Cover_Rate": 0.7124600638977636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumBytes", "=", "getFixupKindNumBytes", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "uint32_t", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "assert", "(", "Offset", "+", "NumBytes", "<=", "DataSize", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "Data", "[", "Offset", "+", "i", "]", "|=", "static_cast", "<", "uint8_t", ">", "(", "(", "Value", ">>", "(", "i", "*", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ")", ";"], "File": "AMDGPUAsmBackend22", "Func": "applyFixup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3477, "Length": 71, "Cover_Rate": 0.5819672131147541, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_u16_p64", "(", "poly64x2_t", "__a", ")", "{", "return", "(", "uint16x8_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vreinterpretq_u16_p64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3478, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addr", "=", "expand_normal", "(", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ")", ";", "mem", "=", "gen_rtx_MEM", "(", "SImode", ",", "addr", ")", ";", "create_input_operand", "(", "&", "ops", "[", "<NUM_LIT>", "]", ",", "mem", ",", "SImode", ")", ";", "return", "nios2_expand_builtin_insn", "(", "d", ",", "<NUM_LIT>", ",", "ops", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "nios2", "Func": "nios2_expand_cache_builtin", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3479, "Length": 47, "Cover_Rate": 0.6103896103896104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_ucomilt", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin5", "Func": "_mm_ucomilt_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3480, "Length": 15, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "*", "(", "__m256", "*", ")", "__P", "=", "__A", ";"], "ground_truth": ["}"], "File": "avxintrin", "Func": "_mm256_store_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3481, "Length": 10, "Cover_Rate": 0.30303030303030304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "getCCResult", "(", "SelectionDAG", "&", "DAG", ",", "SDNode", "*", "After", ")", "{", "SDLoc", "DL", "(", "After", ")", ";", "SDValue", "Glue", "=", "SDValue", "(", "After", ",", "After", "->", "getNumValues", "(", ")", "-", "<NUM_LIT>", ")", ";", "SDValue", "IPM", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Glue", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "IPM", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "SystemZISelLowering (2)1", "Func": "getCCResult", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3482, "Length": 77, "Cover_Rate": 0.8651685393258427, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isEndChunk", "(", "uint64_t", "Chunk", ")", "{", "if", "(", "Chunk", "==", "<NUM_LIT>", "||", "Chunk", "==", "UINT64_MAX", ")", "return", "false", ";"], "ground_truth": ["return", "isMask_64", "(", "Chunk", ")", ";"], "File": "AArch64ExpandPseudoInsts (2)", "Func": "isEndChunk", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3483, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Entry", "=", "RegisterReqs", ".", "find", "(", "Name", ".", "lower", "(", ")", ")", ";", "if", "(", "Entry", "==", "RegisterReqs", ".", "end", "(", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "Kind", "==", "Entry", "->", "getValue", "(", ")", ".", "first", ")", "return", "Entry", "->", "getValue", "(", ")", ".", "second", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser59", "Func": "matchReqRegisterNameAlias", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3484, "Length": 52, "Cover_Rate": 0.8125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "selectIntToBool", "(", "IntReg", ",", "ResVReg", ",", "ArgType", ",", "ResType", ",", "I", ")", ";", "}", "bool", "IsSigned", "=", "GR", ".", "isScalarOrVectorSigned", "(", "ResType", ")", ";", "unsigned", "Opcode", "=", "IsSigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "selectUnOp", "(", "ResVReg", ",", "ResType", ",", "I", ",", "Opcode", ")", ";"], "ground_truth": ["}"], "File": "SPIRVInstructionSelector", "Func": "selectTrunc", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3485, "Length": 47, "Cover_Rate": 0.42727272727272725, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<NUM_LIT>", "-", "MI", ".", "getOperand", "(", "Op", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["}"], "File": "AArch64MCCodeEmitter36", "Func": "getShiftRightImm32", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3486, "Length": 15, "Cover_Rate": 0.40540540540540543, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printS7ImmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "int", "value", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["value", "=", "(", "value", "<<", "(", "<NUM_LIT>", "-", "<NUM_LIT>", ")", ")", ">>", "(", "<NUM_LIT>", "-", "<NUM_LIT>", ")", ";"], "File": "SPUAsmPrinter2", "Func": "printS7ImmOperand", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3487, "Length": 48, "Cover_Rate": 0.6075949367088608, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "B", ".", "getMF", "(", ")", ";", "const", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "Register", "KernArgSegmentPtr", "=", "MFI", "->", "getPreloadedReg", "(", "<STR_LIT>", ")", ";", "Register", "KernArgSegmentVReg", "=", "MRI", ".", "getLiveInVirtReg", "(", "KernArgSegmentPtr", ")", ";"], "ground_truth": ["auto", "OffsetReg", "=", "B", ".", "buildConstant", "(", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ",", "Offset", ")", ";"], "File": "AMDGPUCallLowering", "Func": "lowerParameterPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3488, "Length": 71, "Cover_Rate": 0.696078431372549, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "enum", "symbol_visibility", "vis", "=", "DECL_VISIBILITY", "(", "decl", ")", ";"], "ground_truth": ["return", "visibility_types", "[", "vis", "]", ";"], "File": "rs6000", "Func": "rs6000_xcoff_visibility", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3489, "Length": 24, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", ";", "MI", "->", "getOperand", "(", "NumDefs", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "NumDefs", ")", ".", "isDef", "(", ")", ";", "++", "NumDefs", ")", ";", "const", "char", "*", "AsmStr", "=", "MI", "->", "getOperand", "(", "NumDefs", ")", ".", "getSymbolName", "(", ")", ";", "if", "(", "AsmStr", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "return", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "processReloc", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "processReloc", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "{", "processFuncPrototypes", "(", "dyn_cast", "<", "Function", ">", "(", "MO", ".", "getGlobal", "(", ")", ")", ")", ";", "}", "}", "const", "DebugLoc", "&", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "!", "DL", "||", "PrevInstLoc", "==", "DL", ")", "{", "if", "(", "LineInfoGenerated", "==", "false", ")", "{", "auto", "*", "S", "=", "MI", "->", "getMF", "(", ")", "->", "getFunction", "(", ")", ".", "getSubprogram", "(", ")", ";", "MCSymbol", "*", "FuncLabel", "=", "Asm", "->", "getFunctionBegin", "(", ")", ";"], "ground_truth": ["constructLineInfo", "(", "S", ",", "FuncLabel", ",", "S", "->", "getLine", "(", ")", ",", "<NUM_LIT>", ")", ";"], "File": "BTFDebug18", "Func": "beginInstruction", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3490, "Length": 239, "Cover_Rate": 0.6356382978723404, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "HOST_WIDE_INT", "ival", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST_DOUBLE", "&&", "SCALAR_FLOAT_MODE_P", "(", "mode", ")", "&&", "aarch64_reinterpret_float_as_int", "(", "x", ",", "&", "ival", ")", ")", "{", "scalar_int_mode", "imode", "=", "(", "mode", "==", "HFmode", "?", "SImode", ":", "int_mode_for_mode", "(", "mode", ")", ".", "require", "(", ")", ")", ";", "int", "num_instr", "=", "aarch64_internal_mov_immediate", "(", "NULL_RTX", ",", "gen_int_mode", "(", "ival", ",", "imode", ")", ",", "false", ",", "imode", ")", ";", "return", "num_instr", "<", "<NUM_LIT>", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "aarch64", "Func": "aarch64_float_const_rtx_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3491, "Length": 75, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Opnd2", ";", "if", "(", "isFMAddSubOrFMSubAdd", "(", "Subtarget", ",", "DAG", ",", "Opnd0", ",", "Opnd1", ",", "Opnd2", ",", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Opnd0", ",", "Opnd1", ",", "Opnd2", ")", ";", "if", "(", "VT", ".", "is512BitVector", "(", ")", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Opnd0", ",", "Opnd1", ")", ";"], "File": "X86ISelLowering184", "Func": "combineShuffleToAddSubOrFMAddSub", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3492, "Length": 67, "Cover_Rate": 0.5153846153846153, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StripThreadLocal", "(", ")", ":", "ModulePass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "WebAssemblyTargetMachine", "Func": "StripThreadLocal", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3493, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCValue", "Target", ";", "if", "(", "!", "TargetFixup", "->", "getValue", "(", ")", "->", "evaluateAsValue", "(", "Target", ",", "*", "Layout", ")", ")", "return", "false", ";", "if", "(", "!", "Target", ".", "getSymA", "(", ")", "||", "!", "Target", ".", "getSymA", "(", ")", "->", "getSymbol", "(", ")", ".", "isInSection", "(", ")", ")", "return", "false", ";", "if", "(", "&", "Target", ".", "getSymA", "(", ")", "->", "getSymbol", "(", ")", ".", "getSection", "(", ")", "!=", "findAssociatedFragment", "(", ")", "->", "getParent", "(", ")", ")", "return", "false", ";", "uint64_t", "AUIPCOffset", "=", "AUIPCSymbol", "->", "getOffset", "(", ")", ";", "Res", "=", "MCValue", "::", "get", "(", "Target", ".", "getSymA", "(", ")", ",", "nullptr", ",", "Target", ".", "getConstant", "(", ")", "+", "(", "Fixup", "->", "getOffset", "(", ")", "-", "AUIPCOffset", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "RISCVMCExpr20", "Func": "evaluatePCRelLo", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3494, "Length": 121, "Cover_Rate": 0.43214285714285716, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Parser", ".", "getTargetParser", "(", ")", ".", "ParseRegister", "(", "RegNo", ",", "StartLoc", ",", "EndLoc", ")", ")", "return", "true", ";", "Parser", ".", "clearPendingErrors", "(", ")", ";", "Res", "=", "<STR_LIT>", "(", "RegNo", ",", "Parser", ".", "getContext", "(", ")", ")", ";", "return", "false", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "X86AsmParser56", "Func": "parseAssignmentExpression", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3495, "Length": 46, "Cover_Rate": 0.45544554455445546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__v2df", "__tmp", "=", "_mm_load_pd", "(", "__P", ")", ";", "return", "(", "__m128d", ")", "vec_xxpermdi", "(", "__tmp", ",", "__tmp", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "emmintrin", "Func": "_mm_loadr_pd", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3496, "Length": 22, "Cover_Rate": 0.5116279069767442, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "bool", "SrcIsCheri", "=", "isCheriPointer", "(", "SrcAS", ",", "nullptr", ")", ";"], "ground_truth": ["const", "bool", "DestIsCheri", "=", "isCheriPointer", "(", "DestAS", ",", "nullptr", ")", ";"], "File": "MipsTargetMachine29", "Func": "isNoopAddrSpaceCast", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3497, "Length": 22, "Cover_Rate": 0.36065573770491804, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "ix86_split_xorsign", "(", "rtx", "operands", "[", "]", ")", "{", "machine_mode", "mode", ",", "vmode", ";", "rtx", "dest", ",", "op0", ",", "mask", ",", "x", ";", "dest", "=", "operands", "[", "<NUM_LIT>", "]", ";"], "ground_truth": ["op0", "=", "operands", "[", "<NUM_LIT>", "]", ";"], "File": "i386-expand", "Func": "ix86_split_xorsign", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3498, "Length": 37, "Cover_Rate": 0.3008130081300813, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_storeu_si128", "(", "__m128i_u", "*", "__P", ",", "__m128i", "__B", ")", "{"], "ground_truth": ["*", "__P", "=", "__B", ";"], "File": "emmintrin", "Func": "_mm_storeu_si128", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3499, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", ")", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "<STR_LIT>", "+", "Twine", "(", "CurrentFnSym", "->", "getName", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmPrinter12", "Func": "EmitFunctionEntryLabel", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3500, "Length": 28, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "XtensaAsmPrinter", "Func": "getPassName", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3501, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "EnableA53Fix835769", ")", "addPass", "(", "create<ISA_LIT>A53Fix835769", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>BranchRelaxation", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableCollectLOH", "&&", "TM", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "isTargetMachO", "(", ")", ")", "addPass", "(", "create<ISA_LIT>CollectLOHPass", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64TargetMachine65", "Func": "addPreEmitPass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3502, "Length": 53, "Cover_Rate": 0.8833333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "-", "UNITS_PER_WORD", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "if", "(", "NumBytes", ">", "<NUM_LIT>", ")", "{", "assert", "(", "(", "NumBytes", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "NumBytes", ")", ";", "}", "EmitComment", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARCompactFrameLowering", "Func": "emitPrologue", "Target": "ARCompact", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3503, "Length": 116, "Cover_Rate": 0.3178082191780822, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Success", "=", "Extender", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getExpr", "(", ")", "->", "evaluateAsAbsolute", "(", "Bits", ")", ";", "assert", "(", "Success", ")", ";", "(", "void", ")", "Success", ";", "uint32_t", "Upper26", "=", "static_cast", "<", "uint32_t", ">", "(", "Bits", ")", ";", "uint32_t", "Operand", "=", "Upper26", "|", "Lower6", ";", "return", "Operand", ";"], "ground_truth": ["}"], "File": "HexagonDisassembler17", "Func": "fullValue", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3504, "Length": 51, "Cover_Rate": 0.35664335664335667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "InNumElts", "=", "InVT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "OutNumElts", "=", "OutVT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "NumInPerOut", "=", "InNumElts", "/", "OutNumElts", ";", "SDValue", "ZeroVec", "=", "DAG", ".", "getSplatVector", "(", "InVT", ",", "DL", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "InVT", ".", "getScalarType", "(", ")", ")", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "Mask", "(", "InNumElts", ")", ";", "unsigned", "ZeroVecElt", "=", "InNumElts", ";", "for", "(", "unsigned", "PackedElt", "=", "<NUM_LIT>", ";", "PackedElt", "<", "OutNumElts", ";", "PackedElt", "++", ")", "{", "unsigned", "MaskElt", "=", "PackedElt", "*", "NumInPerOut", ";", "unsigned", "End", "=", "MaskElt", "+", "NumInPerOut", "-", "<NUM_LIT>", ";", "for", "(", ";", "MaskElt", "<", "End", ";", "MaskElt", "++", ")", "Mask", "[", "MaskElt", "]", "=", "ZeroVecElt", "++", ";", "Mask", "[", "MaskElt", "]", "=", "PackedElt", ";", "}", "SDValue", "Shuf", "=", "DAG", ".", "getVectorShuffle", "(", "InVT", ",", "DL", ",", "PackedOp", ",", "ZeroVec", ",", "Mask", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "OutVT", ",", "Shuf", ")", ";"], "ground_truth": ["}"], "File": "SystemZISelLowering (2)2", "Func": "lowerZERO_EXTEND_VECTOR_INREG", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3505, "Length": 158, "Cover_Rate": 0.7596153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "selectImpl", "(", "I", ",", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_ADD", ":", "return", "selectG_ADD", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_BITCAST", ":", "return", "selectCOPY", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_CONSTANT", ":", "case", "TargetOpcode", "::", "G_FCONSTANT", ":", "return", "selectG_CONSTANT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_GEP", ":", "return", "selectG_GEP", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_IMPLICIT_DEF", ":", "return", "selectG_IMPLICIT_DEF", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTRIN<ISA_LIT>C", ":"], "ground_truth": ["return", "selectG_INTRIN<ISA_LIT>C", "(", "I", ",", "CoverageInfo", ")", ";"], "File": "AMDGPUInstructionSelector2", "Func": "select", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3506, "Length": 83, "Cover_Rate": 0.46629213483146065, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vaesdq_u8", "(", "uint8x16_t", "__data", ",", "uint8x16_t", "__key", ")", "{", "return", "__builtin_arm_crypto_aesd", "(", "__data", ",", "__key", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vaesdq_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3507, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "TryFoldLoad", "(", "SDNode", "*", "P", ",", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Disp", ",", "SDValue", "&", "Index", ")", "{", "if", "(", "<STR_LIT>", "(", "N", ".", "getNode", "(", ")", ")", "&&", "IsLegalToFold", "(", "N", ",", "P", ",", "P", ",", "OptLevel", ")", ")", "return", "SelectAddrRRI20", "(", "P", ",", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Base", ",", "Disp", ",", "Index", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "SystemZISelDAGToDAG16", "Func": "TryFoldLoad", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3508, "Length": 69, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "GET_CODE", "(", "op1", ")", "==", "SYMBOL_REF", "||", "GET_CODE", "(", "op1", ")", "==", "LABEL_REF", ")", "{", "rtx", "result", ";", "if", "(", "microblaze_tls_symbol_p", "(", "op1", ")", ")", "{", "result", "=", "microblaze_legitimize_tls_address", "(", "op1", ",", "NULL_RTX", ")", ";", "emit_move_insn", "(", "op0", ",", "result", ")", ";", "return", "true", ";", "}", "else", "if", "(", "flag_pic", ")", "{", "if", "(", "reload_in_progress", ")", "df_set_regs_ever_live", "(", "PIC_OFFSET_TABLE_REGNUM", ",", "true", ")", ";", "result", "=", "expand_pic_symbol_ref", "(", "mode", ",", "op1", ")", ";", "if", "(", "TARGET_PIC_DATA_TEXT_REL", "&&", "GET_CODE", "(", "op0", ")", "==", "REG", "&&", "REGNO", "(", "op0", ")", ">=", "FIRST_PSEUDO_REGISTER", ")", "result", "=", "force_reg", "(", "SImode", ",", "result", ")", ";", "emit_move_insn", "(", "op0", ",", "result", ")", ";", "return", "true", ";", "}", "}", "if", "(", "GET_CODE", "(", "op1", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ")", "==", "CONST", ")", "{", "rtx", "p0", ",", "p1", "=", "NULL", ",", "result", ",", "temp", ";", "p0", "=", "XEXP", "(", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "p0", ")", "==", "PLUS", ")", "{", "p1", "=", "XEXP", "(", "p0", ",", "<NUM_LIT>", ")", ";", "p0", "=", "XEXP", "(", "p0", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "p1", "==", "NULL", ")", "gcc_unreachable", "(", ")", ";", "if", "(", "GET_CODE", "(", "p0", ")", "==", "UNSPEC", "&&", "GET_CODE", "(", "p1", ")", "==", "CONST_INT", "&&", "flag_pic", "&&", "TARGET_PIC_DATA_TEXT_REL", ")", "{", "result", "=", "gen_rtx_CONST", "(", "Pmode", ",", "p0", ")", ";", "result", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "pic_offset_table_rtx", ",", "result", ")", ";", "temp", "=", "force_reg", "(", "SImode", ",", "result", ")", ";", "emit_move_insn", "(", "op0", ",", "gen_rtx_PLUS", "(", "SImode", ",", "temp", ",", "p1", ")", ")", ";", "return", "true", ";", "}", "}"], "ground_truth": ["if", "(", "GET_CODE", "(", "op1", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", ")", "{"], "File": "microblaze1", "Func": "microblaze_expand_move", "Target": "microblaze", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3509, "Length": 291, "Cover_Rate": 0.5606936416184971, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "onOr", "(", ")", "{", "IntelExprState", "CurrState", "=", "State", ";", "switch", "(", "State", ")", "{", "default", ":", "State", "=", "IES_ERROR", ";", "break", ";", "case", "IES_INTEGER", ":", "case", "IES_RPAREN", ":", "case", "IES_REGISTER", ":", "State", "=", "IES_OR", ";", "IC", ".", "pushOperator", "(", "IC_OR", ")", ";", "break", ";", "}", "PrevState", "=", "CurrState", ";"], "ground_truth": ["}"], "File": "X86AsmParser (2)", "Func": "onOr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3510, "Length": 51, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "if", "(", "MBB", ".", "isEHPad", "(", ")", ")", "{", "if", "(", "MCAI", "->", "getExceptionHandlingType", "(", ")", "==", "ExceptionHandling", "::", "Wasm", "&&", "MF", ".", "getFunction", "(", ")", ".", "hasPersonalityFn", "(", ")", ")", "placeTryMarker", "(", "MBB", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "WebAssemblyCFGStackify27", "Func": "placeMarkers", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3511, "Length": 48, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>FrameLowering", "(", ")", ":", "TargetFrameLowering", "(", "StackGrowsDown", ",", "Align", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "HexagonFrameLowering19", "Func": "HexagonFrameLowering", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3512, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "selected_cpu", "=", "aarch64_get_tune_cpu", "(", "aarch64_none", ")", ";", "aarch64_isa_flags", "=", "TARGET_CPU_DEFAULT", ">>", "<NUM_LIT>", ";", "}", "if", "(", "selected_tune", ")", "explicit_tune_core", "=", "selected_tune", "->", "ident", ";", "}", "else", "if", "(", "selected_arch", ")", "{", "if", "(", "selected_arch", "->", "arch", "!=", "selected_cpu", "->", "arch", ")", "{", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", ",", "all_architectures", "[", "selected_cpu", "->", "arch", "]", ".", "name", ",", "selected_arch", "->", "name", ")", ";", "}", "aarch64_isa_flags", "=", "arch_isa", ";", "explicit_arch", "=", "selected_arch", "->", "arch", ";", "explicit_tune_core", "=", "selected_tune", "?", "selected_tune", "->", "ident", ":", "selected_cpu", "->", "ident", ";", "}", "else", "{", "aarch64_isa_flags", "=", "cpu_isa", ";", "explicit_tune_core", "=", "selected_tune", "?", "selected_tune", "->", "ident", ":", "selected_cpu", "->", "ident", ";", "gcc_assert", "(", "selected_cpu", ")", ";", "selected_arch", "=", "&", "all_architectures", "[", "selected_cpu", "->", "arch", "]", ";", "explicit_arch", "=", "selected_arch", "->", "arch", ";", "}", "if", "(", "!", "selected_arch", ")", "{", "gcc_assert", "(", "selected_cpu", ")", ";", "selected_arch", "=", "&", "all_architectures", "[", "selected_cpu", "->", "arch", "]", ";", "}", "if", "(", "!", "selected_tune", ")", "selected_tune", "=", "selected_cpu", ";"], "ground_truth": ["if", "(", "TARGET_ILP32", ")", "error", "(", "<STR_LIT>", ")", ";"], "File": "aarch643", "Func": "aarch64_override_options", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3513, "Length": 169, "Cover_Rate": 0.46814404432132967, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "uint32_t", ",", "<NUM_LIT>", ">", "OptimizeShuf", ";", "Value", "*", "Temp", "[", "<NUM_LIT>", "]", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "(", "VecElems", "/", "<NUM_LIT>", ")", "*", "Stride", ";", "i", "+=", "<NUM_LIT>", ")", "{", "genShuffleBland", "(", "VT", ",", "VPShuf", ",", "OptimizeShuf", ",", "(", "i", "/", "Stride", ")", "*", "<NUM_LIT>", ",", "(", "i", "+", "<NUM_LIT>", ")", "/", "Stride", "*", "<NUM_LIT>", ")", ";", "Temp", "[", "i", "/", "<NUM_LIT>", "]", "=", "Builder", ".", "CreateShuffleVector", "(", "Vec", "[", "i", "%", "Stride", "]", ",", "Vec", "[", "(", "i", "+", "<NUM_LIT>", ")", "%", "Stride", "]", ",", "OptimizeShuf", ")", ";", "OptimizeShuf", ".", "clear", "(", ")", ";", "}"], "ground_truth": ["if", "(", "VecElems", "==", "<NUM_LIT>", ")", "{"], "File": "X86InterleavedAccess15", "Func": "reorderSubVector", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3514, "Length": 110, "Cover_Rate": 0.4074074074074074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TLI", ".", "SimplifyDemandedVectorElts", "(", "Src", ",", "DemandedElts", ",", "KnownUndef", ",", "KnownZero", ",", "DCI", ")", ")", "{", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "DCI", ".", "AddToWorklist", "(", "N", ")", ";", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "IsStrict", ")", "return", "SDValue", "(", ")", ";", "if", "(", "<STR_LIT>", "(", "Src", ".", "getNode", "(", ")", ")", "&&", "Src", ".", "hasOneUse", "(", ")", ")", "{", "LoadSDNode", "*", "LN", "=", "cast", "<", "LoadSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "LN", "->", "isSimple", "(", ")", ")", "{", "SDLoc", "dl", "(", "N", ")", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "LN", "->", "getChain", "(", ")", ",", "LN", "->", "getBasePtr", "(", ")", "}", ";", "SDValue", "VZLoad", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "dl", ",", "Tys", ",", "Ops", ",", "<STR_LIT>", ",", "LN", "->", "getPointerInfo", "(", ")", ",", "LN", "->", "getOriginalAlign", "(", ")", ",", "LN", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "SDValue", "Convert", "=", "DAG", ".", "getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "VZLoad", ")", ")", ";", "DCI", ".", "CombineTo", "(", "N", ",", "Convert", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "LN", ",", "<NUM_LIT>", ")", ",", "VZLoad", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";", "}", "}", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering125", "Func": "combineCVTPH2PS", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3515, "Length": 245, "Cover_Rate": 0.6805555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "auto", "SysReg", "=", "<STR_LIT>", "(", "Imm", ")", ";", "if", "(", "SysReg", "&&", "SysReg", "->", "haveRequiredFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", "O", "<<", "SysReg", "->", "Name", ";"], "ground_truth": ["else", "O", "<<", "Imm", ";"], "File": "RISCVInstPrinter", "Func": "printCSRSystemRegister", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3516, "Length": 48, "Cover_Rate": 0.6486486486486487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "static", "MCFixupKindInfo", "Infos", "[", "<STR_LIT>", "]", "=", "{", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "*", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "*", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "*", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";"], "ground_truth": ["if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";"], "File": "WebAssemblyAsmBackend16", "Func": "getFixupKindInfo", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3517, "Length": 61, "Cover_Rate": 0.61, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_MODE", "(", "op", ")", "==", "VOIDmode", "||", "GET_MODE", "(", "op", ")", "==", "BLKmode", ")", "{", "if", "(", "(", "SCALAR_INT_MODE_P", "(", "mode", ")", "&&", "GET_CODE", "(", "op", ")", "==", "CONST_INT", ")", "||", "GET_MODE", "(", "op", ")", "==", "BLKmode", ")", "return", "force_reg", "(", "mode", ",", "convert_to_mode", "(", "mode", ",", "op", ",", "<NUM_LIT>", ")", ")", ";", "abort", "(", ")", ";", "}", "r", "=", "force_reg", "(", "GET_MODE", "(", "op", ")", ",", "op", ")", ";", "if", "(", "GET_MODE_SIZE", "(", "GET_MODE", "(", "op", ")", ")", "==", "GET_MODE_SIZE", "(", "mode", ")", ")", "{", "x", "=", "simplify_gen_subreg", "(", "mode", ",", "r", ",", "GET_MODE", "(", "op", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "x", ")", "return", "x", ";", "}", "x", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_insn", "(", "gen_spu_convert", "(", "x", ",", "r", ")", ")", ";"], "ground_truth": ["return", "x", ";"], "File": "spu", "Func": "spu_force_reg", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3518, "Length": 132, "Cover_Rate": 0.8859060402684564, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isSupportedType", "(", "Arg", ".", "getType", "(", ")", ")", ")", "return", "false", ";", "}", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "const", "<ISA_LIT>TargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "<ISA_LIT>TargetLowering", ">", "(", ")", ";", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "ArgInfos", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "OrigArgIndices", ";", "unsigned", "i", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "ArgInfo", "AInfo", "(", "VRegs", "[", "i", "]", ",", "Arg", ".", "getType", "(", ")", ")", ";", "setArgFlags", "(", "AInfo", ",", "i", "+", "AttributeList", "::", "FirstArgIndex", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "AInfo", ",", "i", ",", "ArgInfos", ",", "OrigArgIndices", ")", ";", "++", "i", ";", "}", "SmallVector", "<", "<STR_LIT>", ",", "<NUM_LIT>", ">", "Ins", ";", "subTargetRegTypeForCallingConv", "(", "MIRBuilder", ",", "ArgInfos", ",", "OrigArgIndices", ",", "[", "&", "]", "(", "<STR_LIT>", "flags", ",", "EVT", "vt", ",", "EVT", "argvt", ",", "bool", "used", ",", "unsigned", "origIdx", ",", "unsigned", "partOffs", ")", "{", "Ins", ".", "emplace_back", "(", "flags", ",", "vt", ",", "argvt", ",", "used", ",", "origIdx", ",", "partOffs", ")", ";", "}", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "<ISA_LIT>CCState", "CCInfo", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ",", "MF", ",", "ArgLocs", ",", "F", ".", "getContext", "(", ")", ")", ";"], "ground_truth": ["const", "<ISA_LIT>TargetMachine", "&", "TM", "=", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "&", ">", "(", "MF", ".", "getTarget", "(", ")", ")", ";"], "File": "MipsCallLowering5", "Func": "lowerFormalArguments", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3519, "Length": 241, "Cover_Rate": 0.6276041666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "STI", "=", "static_cast", "<", "const", "<ISA_LIT>RegisterInfo", "*", ">", "(", "MRI", ".", "getTargetRegisterInfo", "(", ")", ")", ";", "return", "STI", "->", "isSGPRClass", "(", "RC", ")", "?", "(", "STI", "->", "getRegSizeInBits", "(", "*", "RC", ")", "==", "<NUM_LIT>", "?", "SGPR32", ":", "SGPR_TUPLE", ")", ":"], "ground_truth": ["STI", "->", "hasAGPRs", "(", "RC", ")", "?", "(", "STI", "->", "getRegSizeInBits", "(", "*", "RC", ")", "==", "<NUM_LIT>", "?", "AGPR32", ":", "AGPR_TUPLE", ")", ":"], "File": "GCNRegPressure1", "Func": "getRegKind", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3520, "Length": 64, "Cover_Rate": 0.5565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isRegOrImmWithFP32InputMods", "(", ")", "const", "{", "return", "isRegOrImmWithInputMods", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isRegOrImmWithFP32InputMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3521, "Length": 15, "Cover_Rate": 0.7894736842105263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "InvalidateWithChildren", "(", "Block", "*", "New", ")", "{", "BlockList", "ToInvalidate", ";", "ToInvalidate", ".", "push_back", "(", "New", ")", ";", "while", "(", "!", "ToInvalidate", ".", "empty", "(", ")", ")", "{", "Block", "*", "Invalidatee", "=", "ToInvalidate", ".", "front", "(", ")", ";", "ToInvalidate", ".", "pop_front", "(", ")", ";", "Block", "*", "Owner", "=", "Ownership", "[", "Invalidatee", "]", ";", "if", "(", "contains", "(", "IndependentGroups", ",", "Owner", ")", ")", "IndependentGroups", "[", "Owner", "]", ".", "remove", "(", "Invalidatee", ")", ";", "if", "(", "Ownership", "[", "Invalidatee", "]", ")", "{", "Ownership", "[", "Invalidatee", "]", "=", "nullptr", ";", "for", "(", "const", "auto", "&", "iter", ":", "Invalidatee", "->", "BranchesOut", ")", "{", "Block", "*", "Target", "=", "iter", ".", "first", ";"], "ground_truth": ["BlockBlockMap", "::", "iterator", "Known", "=", "Ownership", ".", "find", "(", "Target", ")", ";"], "File": "Relooper3", "Func": "InvalidateWithChildren", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3522, "Length": 119, "Cover_Rate": 0.7727272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "static", "const", "MCPhysReg", "GPR_64", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "switch", "(", "ValVT", ".", "SimpleTy", ")", "{", "default", ":", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "assert", "(", "Is<ISA_LIT>64", "&&", "<STR_LIT>", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "State", ".", "AllocateStack", "(", "PtrByteSize", ",", "PtrByteSize", ")", ";", "if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "Is<ISA_LIT>64", "?", "GPR_64", ":", "GPR_32", ")", ")", "{", "MVT", "RegVT", "=", "Is<ISA_LIT>64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "ValVT", ".", "getSizeInBits", "(", ")", "<", "RegVT", ".", "getSizeInBits", "(", ")", ")", "LocInfo", "=", "ArgFlags", ".", "isSExt", "(", ")", "?", "CCValAssign", "::", "LocInfo", "::", "SExt", ":", "CCValAssign", "::", "LocInfo", "::", "ZExt", ";"], "ground_truth": ["State", ".", "addLoc", "(", "CCValAssign", "::", "getReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "RegVT", ",", "LocInfo", ")", ")", ";"], "File": "PPCISelLowering104", "Func": "CC_AIX", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3523, "Length": 163, "Cover_Rate": 0.30754716981132074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m128", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_sub_ps", "(", "__m128", "__A", ",", "__m128", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128", ")", "__builtin_ia32_subps", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ")", ";"], "File": "xmmintrin5", "Func": "_mm_sub_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3524, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "unsigned", "ImmOffs", "=", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["O", "<<", "markup", "(", "<STR_LIT>", ")", "<<", "'#'", "<<", "<STR_LIT>", "(", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "<<", "ImmOffs", "<<", "markup", "(", "<STR_LIT>", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printAddrMode3OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3525, "Length": 41, "Cover_Rate": 0.3153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "BTFTypeTag", "::", "completeType", "(", "BTFDebug", "&", "BDebug", ")", "{", "if", "(", "IsCompleted", ")", "return", ";", "IsCompleted", "=", "true", ";", "BTFType", ".", "NameOff", "=", "BDebug", ".", "addString", "(", "Tag", ")", ";"], "ground_truth": ["}"], "File": "BTFDebug19", "Func": "completeType", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3526, "Length": 32, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "DesiredClass", "=", "TRI", "->", "getRegClass", "(", "RegClassIDs", "[", "NumRegs", "-", "<NUM_LIT>", "]", ")", ";", "auto", "RegSequence", "=", "MIB", ".", "buildInstr", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "{", "DesiredClass", "}", ",", "{", "}", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "Regs", ".", "size", "(", ")", ";", "I", "<", "E", ";", "++", "I", ")", "{"], "ground_truth": ["RegSequence", ".", "addUse", "(", "Regs", "[", "I", "]", ")", ";"], "File": "AArch64InstructionSelector (2)", "Func": "createTuple", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3527, "Length": 68, "Cover_Rate": 0.40476190476190477, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<STR_LIT>", "&", "Out", "=", "Outs", "[", "i", "]", ";", "if", "(", "Out", ".", "VT", ".", "isVector", "(", ")", ")", "{", "MVT", "VT", "=", "Out", ".", "VT", ".", "getVectorElementType", "(", ")", ";", "<STR_LIT>", "NewOut", "=", "Out", ";", "NewOut", ".", "Flags", ".", "setSplit", "(", ")", ";", "NewOut", ".", "VT", "=", "VT", ";", "unsigned", "NumElements", "=", "Out", ".", "ArgVT", ".", "getVectorNumElements", "(", ")", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "!=", "NumElements", ";", "++", "j", ")", "{", "SDValue", "Elem", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "OutVals", "[", "i", "]", ",", "DAG", ".", "getConstant", "(", "j", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SplitVals", ".", "push_back", "(", "Elem", ")", ";", "Splits", ".", "push_back", "(", "NewOut", ")", ";", "NewOut", ".", "PartOffset", "+=", "NewOut", ".", "VT", ".", "getStoreSize", "(", ")", ";", "}", "}", "else", "{", "SplitVals", ".", "push_back", "(", "OutVals", "[", "i", "]", ")", ";", "Splits", ".", "push_back", "(", "Out", ")", ";", "}", "}", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "AnalyzeReturn", "(", "CCInfo", ",", "Splits", ")", ";", "SDValue", "Flag", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "RetOps", ";", "RetOps", ".", "push_back", "(", "Chain", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "realRVLocIdx", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ",", "++", "realRVLocIdx", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "Arg", "=", "SplitVals", "[", "realRVLocIdx", "]", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "}", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}"], "ground_truth": ["RetOps", "[", "<NUM_LIT>", "]", "=", "Chain", ";"], "File": "SIISelLowering95", "Func": "LowerReturn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3528, "Length": 376, "Cover_Rate": 0.6596491228070176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineBasicBlock", "*", "S", ":", "Preheader", "->", "successors", "(", ")", ")", "{", "if", "(", "S", "==", "HB", ")", "continue", ";", "MachineLoop", "*", "T", "=", "MLI", "->", "getLoopFor", "(", "S", ")", ";", "if", "(", "T", "&&", "T", "->", "getHeader", "(", ")", "==", "S", ")", "return", "nullptr", ";", "}"], "ground_truth": ["return", "Preheader", ";"], "File": "HexagonHardwareLoops26", "Func": "findLoopPreheader", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3529, "Length": 51, "Cover_Rate": 0.31097560975609756, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OS", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "AArch64ELFStreamer11", "Func": "emitARM64WinCFIContext", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3530, "Length": 5, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "L", "==", "Seq", ".", "end", "(", ")", ")", "Seq", ".", "push_back", "(", "VR", ")", ";"], "ground_truth": ["else", "Seq", ".", "insert", "(", "L", ",", "VR", ")", ";"], "File": "HexagonGenInsert (2)", "Func": "insert", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3531, "Length": 27, "Cover_Rate": 0.4426229508196721, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "RISCVMakeCompressible", "Func": "log2LdstWidth", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3532, "Length": 27, "Cover_Rate": 0.39705882352941174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "::", "iterator", "MBBIter", "=", "MBB", ";", "++", "MBBIter", ";", "MachineBasicBlock", "*", "XMMSaveMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "EndMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "F", "->", "insert", "(", "MBBIter", ",", "XMMSaveMBB", ")", ";", "F", "->", "insert", "(", "MBBIter", ",", "EndMBB", ")", ";", "EndMBB", "->", "transferSuccessors", "(", "MBB", ")", ";", "MBB", "->", "addSuccessor", "(", "XMMSaveMBB", ")", ";", "XMMSaveMBB", "->", "addSuccessor", "(", "EndMBB", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "CountReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["int64_t", "RegSaveFrameIndex", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";"], "File": "X86ISelLowering94", "Func": "EmitVAStartSaveXMMRegsWithCustomInserter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3533, "Length": 121, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "AMDGPUInstPrinter", "::", "printCT", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "CT", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "switch", "(", "CT", ")", "{", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":"], "ground_truth": ["O", "<<", "<STR_LIT>", ";"], "File": "AMDGPUInstPrinter12", "Func": "printCT", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3534, "Length": 53, "Cover_Rate": 0.8688524590163934, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "SrcVT", "=", "Src", ".", "ShuffleVec", ".", "getValueType", "(", ")", ";", "if", "(", "SrcVT", ".", "getSizeInBits", "(", ")", "==", "VT", ".", "getSizeInBits", "(", ")", ")", "continue", ";", "EVT", "EltVT", "=", "SrcVT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "NumSrcElts", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "EltVT", ".", "getSizeInBits", "(", ")", ";", "EVT", "DestVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "EltVT", ",", "NumSrcElts", ")", ";", "if", "(", "SrcVT", ".", "getSizeInBits", "(", ")", "<", "VT", ".", "getSizeInBits", "(", ")", ")", "{", "assert", "(", "<NUM_LIT>", "*", "SrcVT", ".", "getSizeInBits", "(", ")", "==", "VT", ".", "getSizeInBits", "(", ")", ")", ";", "Src", ".", "ShuffleVec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DestVT", ",", "Src", ".", "ShuffleVec", ",", "DAG", ".", "getUNDEF", "(", "Src", ".", "ShuffleVec", ".", "getValueType", "(", ")", ")", ")", ";", "continue", ";", "}", "assert", "(", "SrcVT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "*", "VT", ".", "getSizeInBits", "(", ")", ")", ";", "if", "(", "Src", ".", "MaxElt", "-", "Src", ".", "MinElt", ">=", "NumSrcElts", ")", "{", "return", "SDValue", "(", ")", ";", "}", "if", "(", "Src", ".", "MinElt", ">=", "NumSrcElts", ")", "{", "Src", ".", "ShuffleVec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DestVT", ",", "Src", ".", "ShuffleVec", ",", "DAG", ".", "getIntPtrConstant", "(", "NumSrcElts", ")", ")", ";", "Src", ".", "WindowBase", "=", "-", "NumSrcElts", ";", "}", "else", "if", "(", "Src", ".", "MaxElt", "<", "NumSrcElts", ")", "{", "Src", ".", "ShuffleVec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DestVT", ",", "Src", ".", "ShuffleVec", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "SDValue", "VEXTSrc1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DestVT", ",", "Src", ".", "ShuffleVec", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "VEXTSrc2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DestVT", ",", "Src", ".", "ShuffleVec", ",", "DAG", ".", "getIntPtrConstant", "(", "NumSrcElts", ")", ")", ";", "unsigned", "Imm", "=", "Src", ".", "MinElt", "*", "getExtFactor", "(", "VEXTSrc1", ")", ";", "Src", ".", "ShuffleVec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DestVT", ",", "VEXTSrc1", ",", "VEXTSrc2", ",", "DAG", ".", "getConstant", "(", "Imm", ",", "<STR_LIT>", ")", ")", ";", "Src", ".", "WindowBase", "=", "-", "Src", ".", "MinElt", ";", "}", "}", "for", "(", "auto", "&", "Src", ":", "Sources", ")", "{", "EVT", "SrcEltTy", "=", "Src", ".", "ShuffleVec", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", ";", "if", "(", "SrcEltTy", "==", "SmallestEltTy", ")", "continue", ";"], "ground_truth": ["assert", "(", "ShuffleVT", ".", "getVectorElementType", "(", ")", "==", "SmallestEltTy", ")", ";"], "File": "AArch64ISelLowering163", "Func": "ReconstructShuffle", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3535, "Length": 399, "Cover_Rate": 0.31742243436754175, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_aarch64_simd_ci", "__o", ";", "__o", "=", "__builtin_aarch64_ld3v8hi", "(", "(", "const", "__builtin_aarch64_simd_hi", "*", ")", "__a", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "uint16x8_t", ")", "__builtin_aarch64_get_qregciv8hi", "(", "__o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "uint16x8_t", ")", "__builtin_aarch64_get_qregciv8hi", "(", "__o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "uint16x8_t", ")", "__builtin_aarch64_get_qregciv8hi", "(", "__o", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "ret", ";"], "File": "arm", "Func": "neon2_vld3q_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3536, "Length": 69, "Cover_Rate": 0.8518518518518519, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>BaseRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "return", "FramePtr", ";"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "ARMBaseRegisterInfo1", "Func": "getFrameRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3537, "Length": 42, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutStreamer", "->", "EmitLabel", "(", "CurrentFnSym", ")", ";"], "ground_truth": ["}"], "File": "LC3AsmPrinter", "Func": "EmitFunctionEntryLabel", "Target": "LC3", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3538, "Length": 8, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>DAGToDAGISel", "(", "<ISA_LIT>TargetMachine", "&", "targetmachine", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", ":", "SelectionDAGISel", "(", "targetmachine", ",", "OptLevel", ")", ",", "Subtarget", "(", "targetmachine", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ")", ",", "TM", "(", "targetmachine", ")", ",", "TII", "(", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "TM", ".", "getInstrInfo", "(", ")", ")", ")", "{", "initialize<ISA_LIT>DAGToDAGISelPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "HexagonISelDAGToDAG2", "Func": "HexagonDAGToDAGISel", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3539, "Length": 65, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ABIInfo", "(", "ABI", "ThisABI", ")", ":", "ThisABI", "(", "ThisABI", ")", "{"], "ground_truth": ["}"], "File": "Cpu0ABIInfo", "Func": "Cpu0ABIInfo", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3540, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "RNext", "=", "<STR_LIT>", ";", "RPair", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "RNext", "=", "<STR_LIT>", ";", "RPair", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "RNext", "=", "<STR_LIT>", ";", "RPair", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "RNext", "=", "<STR_LIT>", ";", "RPair", "=", "<STR_LIT>", ";", "break", ";", "}", "const", "MCParsedAsmOperand", "&", "Op3", "=", "*", "Operands", "[", "<NUM_LIT>", "+", "NumPredOps", "]", ";", "if", "(", "!", "Op3", ".", "isReg", "(", ")", "||", "Op3", ".", "getReg", "(", ")", "!=", "RNext", ")", "return", "Error", "(", "Op3", ".", "getStartLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "Operands", ".", "erase", "(", "Operands", ".", "begin", "(", ")", "+", "<NUM_LIT>", "+", "NumPredOps", ")", ";"], "ground_truth": ["Operands", "[", "<NUM_LIT>", "+", "NumPredOps", "]", "=", "<ISA_LIT>Operand", "::", "CreateReg", "(", "RPair", ",", "Op2", ".", "getStartLoc", "(", ")", ",", "Op2", ".", "getEndLoc", "(", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "CDEConvertDualRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3541, "Length": 138, "Cover_Rate": 0.4144144144144144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "struct", "constant_pool", "*", "pool", ",", "*", "*", "prev", ";", "pool", "=", "s390_alloc_pool", "(", ")", ";"], "ground_truth": ["pool", "->", "first_insn", "=", "insn", ";"], "File": "s390", "Func": "s390_start_pool", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3542, "Length": 21, "Cover_Rate": 0.31343283582089554, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "insertAssignInstr", "(", "Register", "Reg", ",", "Type", "*", "Ty", ",", "<ISA_LIT>Type", "*", "SpirvTy", ",", "<ISA_LIT>GlobalRegistry", "*", "GR", ",", "MachineIRBuilder", "&", "MIB", ",", "MachineRegisterInfo", "&", "MRI", ")", "{", "MachineInstr", "*", "Def", "=", "MRI", ".", "getVRegDef", "(", "Reg", ")", ";", "assert", "(", "(", "Ty", "||", "SpirvTy", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["MIB", ".", "setInsertPt", "(", "*", "Def", "->", "getParent", "(", ")", ",", "(", "Def", "->", "getNextNode", "(", ")", "?", "Def", "->", "getNextNode", "(", ")", "->", "getIterator", "(", ")", ":", "Def", "->", "getParent", "(", ")", "->", "end", "(", ")", ")", ")", ";"], "File": "SPIRVPreLegalizer1", "Func": "insertAssignInstr", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3543, "Length": 89, "Cover_Rate": 0.39035087719298245, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "static", "unsigned", "SETFOpcTable", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ";", "unsigned", "*", "SETFOpc", "=", "nullptr", ";", "switch", "(", "Predicate", ")", "{", "default", ":", "break", ";", "case", "CmpInst", "::", "FCMP_OEQ", ":", "SETFOpc", "=", "&", "SETFOpcTable", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", ";", "break", ";", "case", "CmpInst", "::", "FCMP_UNE", ":", "SETFOpc", "=", "&", "SETFOpcTable", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", ";", "break", ";", "}", "ResultReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "if", "(", "SETFOpc", ")", "{", "if", "(", "!", "<ISA_LIT>FastEmitCompare", "(", "LHS", ",", "RHS", ",", "VT", ",", "I", "->", "getDebugLoc", "(", ")", ")", ")", "return", "false", ";", "unsigned", "FlagReg1", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "unsigned", "FlagReg2", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "SETFOpc", "[", "<NUM_LIT>", "]", ")", ",", "FlagReg1", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "SETFOpc", "[", "<NUM_LIT>", "]", ")", ",", "FlagReg2", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "SETFOpc", "[", "<NUM_LIT>", "]", ")", ",", "ResultReg", ")", ".", "addReg", "(", "FlagReg1", ")", ".", "addReg", "(", "FlagReg2", ")", ";", "updateValueMap", "(", "I", ",", "ResultReg", ")", ";", "return", "true", ";", "}", "<STR_LIT>", "CC", ";", "bool", "SwapArgs", ";", "std", "::", "tie", "(", "CC", ",", "SwapArgs", ")", "=", "get<ISA_LIT>ConditionCode", "(", "Predicate", ")", ";", "assert", "(", "CC", "<=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "Opc", "=", "<STR_LIT>", "(", "CC", ")", ";", "if", "(", "SwapArgs", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "if", "(", "!", "<ISA_LIT>FastEmitCompare", "(", "LHS", ",", "RHS", ",", "VT", ",", "I", "->", "getDebugLoc", "(", ")", ")", ")", "return", "false", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ";"], "ground_truth": ["updateValueMap", "(", "I", ",", "ResultReg", ")", ";"], "File": "X86FastISel (2)6", "Func": "X86SelectCmp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3544, "Length": 333, "Cover_Rate": 0.5244094488188976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "OneSubA", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "OneSubAC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "OneSubA", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "OneSubAC", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering55", "Func": "LowerIntrinsicLRP", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3545, "Length": 82, "Cover_Rate": 0.6721311475409836, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Thumb1InstrInfo", "::", "Thumb1InstrInfo", "(", "const", "<ISA_LIT>Subtarget", "&", "STI", ")", ":", "<ISA_LIT>BaseInstrInfo", "(", "STI", ")", "{"], "ground_truth": ["}"], "File": "Thumb1InstrInfo32", "Func": "Thumb1InstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3546, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int_arg_words", "=", "current_function_args_info", ".", "arg_words", ";", "if", "(", "int_arg_words", "<", "<NUM_LIT>", ")", "gpr_save_area_size", "=", "(", "<NUM_LIT>", "-", "int_arg_words", ")", "*", "UNITS_PER_WORD", ";"], "ground_truth": ["else", "gpr_save_area_size", "=", "<NUM_LIT>", ";"], "File": "iq20002", "Func": "iq2000_va_start", "Target": "iq2000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3547, "Length": 27, "Cover_Rate": 0.4426229508196721, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "ARMSLSHardening", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3548, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "Imm", ".", "Val", "=", "Val", ";", "Op", "->", "StartLoc", "=", "S", ";"], "ground_truth": ["Op", "->", "EndLoc", "=", "E", ";"], "File": "AArch64AsmParser (2)1", "Func": "CreateImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3549, "Length": 20, "Cover_Rate": 0.3225806451612903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "OpNum", "=", "(", "PFEntry", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "unsigned", "LHSID", "=", "(", "PFEntry", ">>", "<NUM_LIT>", ")", "&", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ";", "unsigned", "RHSID", "=", "(", "PFEntry", ">>", "<NUM_LIT>", ")", "&", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ";", "enum", "{", "OP_COPY", "=", "<NUM_LIT>", ",", "OP_VREV", ",", "OP_VDUP0", ",", "OP_VDUP1", ",", "OP_VDUP2", ",", "OP_VDUP3", ",", "OP_VEXT1", ",", "OP_VEXT2", ",", "OP_VEXT3", ",", "OP_VUZPL", ",", "OP_VUZPR", ",", "OP_VZIPL", ",", "OP_VZIPR", ",", "OP_VTRNL", ",", "OP_VTRNR", "}", ";", "if", "(", "OpNum", "==", "OP_COPY", ")", "{", "if", "(", "LHSID", "==", "(", "<NUM_LIT>", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ")", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ")", "return", "LHS", ";", "assert", "(", "LHSID", "==", "(", "(", "<NUM_LIT>", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ")", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ")", "*", "<NUM_LIT>", "+", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "return", "RHS", ";", "}", "SDValue", "OpLHS", ",", "OpRHS", ";", "OpLHS", "=", "GeneratePerfectShuffle", "(", "PerfectShuffleTable", "[", "LHSID", "]", ",", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "OpRHS", "=", "GeneratePerfectShuffle", "(", "PerfectShuffleTable", "[", "RHSID", "]", ",", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "EVT", "VT", "=", "OpLHS", ".", "getValueType", "(", ")", ";", "switch", "(", "OpNum", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "OP_VREV", ":", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "||", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "OpLHS", ")", ";", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "OpLHS", ")", ";", "assert", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "OpLHS", ")", ";"], "ground_truth": ["case", "OP_VDUP0", ":"], "File": "ARMISelLowering (3)", "Func": "GeneratePerfectShuffle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3550, "Length": 288, "Cover_Rate": 0.5485714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GISelKnownBits", "*", "KB", "=", "&", "getAnalysis", "<", "GISelKnownBitsAnalysis", ">", "(", ")", ".", "get", "(", "MF", ")", ";", "MachineDominatorTree", "*", "MDT", "=", "IsOptNone", "?", "nullptr", ":", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";"], "ground_truth": ["<ISA_LIT>RegBankCombinerInfo", "PCInfo", "(", "EnableOpt", ",", "F", ".", "hasOptSize", "(", ")", ",", "F", ".", "hasMinSize", "(", ")", ",", "LI", ",", "KB", ",", "MDT", ")", ";"], "File": "AMDGPURegBankCombiner", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3551, "Length": 57, "Cover_Rate": 0.3081081081081081, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "total_frame_size", "(", ")", "{", "unsigned", "int", "size", "=", "get_frame_size", "(", ")", ";", "unsigned", "int", "outgoing_args_size", "=", "current_function_outgoing_args_size", ";", "int", "i", ";", "if", "(", "optimize", "&&", "!", "current_function_needs_context", "&&", "!", "frame_pointer_needed", ")", "{", "int", "inline_count", ",", "outline_count", ";", "inline_count", "=", "<NUM_LIT>", ";", "if", "(", "regs_ever_live", "[", "<NUM_LIT>", "]", ")", "inline_count", "+=", "<NUM_LIT>", ";", "if", "(", "regs_ever_live", "[", "<NUM_LIT>", "]", ")", "inline_count", "+=", "<NUM_LIT>", ";", "if", "(", "regs_ever_live", "[", "<NUM_LIT>", "]", ")", "inline_count", "+=", "<NUM_LIT>", ";", "if", "(", "regs_ever_live", "[", "<NUM_LIT>", "]", ")", "inline_count", "+=", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "size", "||", "outgoing_args_size", "||", "regs_ever_live", "[", "<NUM_LIT>", "]", "||", "regs_ever_live", "[", "<NUM_LIT>", "]", "||", "regs_ever_live", "[", "<NUM_LIT>", "]", "||", "regs_ever_live", "[", "<NUM_LIT>", "]", ")", "inline_count", "+=", "<NUM_LIT>", ";"], "File": "mn10200", "Func": "total_frame_size", "Target": "mn10200", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3552, "Length": 116, "Cover_Rate": 0.4715447154471545, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isCPUValid", "(", "std", "::", "string", "CPU", ")", "{", "std", "::", "vector", "<", "std", "::", "string", ">", "table", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "}", ";", "return", "std", "::", "find", "(", "table", ".", "begin", "(", ")", ",", "table", ".", "end", "(", ")", ",", "CPU", ")", "!=", "table", ".", "end", "(", ")", ";"], "ground_truth": ["}"], "File": "HexagonMCTargetDesc11", "Func": "isCPUValid", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3553, "Length": 63, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Vector", ")", "return", "<NUM_LIT>", ";", "else", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "NyuziTargetTransformInfo", "Func": "getRegisterBitWidth", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3554, "Length": 12, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "<ISA_LIT>DAGToDAGISel", "::", "getGlobalBaseReg", "(", ")", "{", "unsigned", "GlobalBaseReg", "=", "getInstrInfo", "(", ")", "->", "getGlobalBaseReg", "(", "MF", ")", ";", "auto", "&", "DL", "=", "MF", "->", "getDataLayout", "(", ")", ";"], "ground_truth": ["return", "CurDAG", "->", "getRegister", "(", "GlobalBaseReg", ",", "TLI", "->", "getPointerTy", "(", "DL", ")", ")", ".", "getNode", "(", ")", ";"], "File": "M680x0ISelDAGToDAG", "Func": "getGlobalBaseReg", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3555, "Length": 49, "Cover_Rate": 0.98, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "UseMI", "->", "getParent", "(", ")", "!=", "MBB", ")", "return", "Reg", ";", "while", "(", "UseMI", "->", "isCopy", "(", ")", "||", "UseMI", "->", "isInsertSubreg", "(", ")", ")", "{", "Reg", "=", "UseMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "Register", "::", "isPhysicalRegister", "(", "Reg", ")", "||", "!", "MRI", "->", "hasOneNonDBGUse", "(", "Reg", ")", ")", "return", "Reg", ";", "UseMI", "=", "&", "*", "MRI", "->", "use_instr_nodbg_begin", "(", "Reg", ")", ";", "if", "(", "UseMI", "->", "getParent", "(", ")", "!=", "MBB", ")", "return", "Reg", ";"], "ground_truth": ["}"], "File": "MLxExpansionPass11", "Func": "getDefReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3556, "Length": 86, "Cover_Rate": 0.5443037974683544, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "N", ")", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "-", "imm", ",", "DL", ",", "<STR_LIT>", ")", ";", "unsigned", "Opcode", "=", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "Opcode", ",", "DL", ",", "N", "->", "getVTList", "(", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "RHS", ")", ";", "}", "}", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering108", "Func": "PerformAddcSubcCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3557, "Length": 71, "Cover_Rate": 0.44375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "eax", "==", "<NUM_LIT>", ")", "return", ";", "asm", "volatile", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "eax", ")", ",", "<STR_LIT>", "(", "ebx", ")", ",", "<STR_LIT>", "(", "ecx", ")", ",", "<STR_LIT>", "(", "edx", ")", ":", "<STR_LIT>", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "edx", "&", "SSE", ")", "{", "unsigned", "int", "mxcsr", "=", "__builtin_ia32_stmxcsr", "(", ")", ";", "mxcsr", "|=", "MXCSR_FTZ", ";", "if", "(", "edx", "&", "FXSAVE", ")", "{", "struct", "{", "unsigned", "short", "int", "cwd", ";", "unsigned", "short", "int", "swd", ";", "unsigned", "short", "int", "twd", ";", "unsigned", "short", "int", "fop", ";", "long", "int", "fip", ";"], "ground_truth": ["long", "int", "fcs", ";"], "File": "crtfastmath", "Func": "set_fast_math", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3558, "Length": 95, "Cover_Rate": 0.3125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "ft32_setup_incoming_varargs", "(", "cumulative_args_t", "cum_v", ",", "enum", "machine_mode", "mode", ",", "tree", "type", "ATTRIBUTE_UNUSED", ",", "int", "*", "pretend_size", ",", "int", "no_rtl", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";"], "ground_truth": ["int", "named_size", "=", "GET_MODE_SIZE", "(", "SImode", ")", "*", "(", "*", "cum", "-", "FT32_R0", ")", "+", "GET_MODE_SIZE", "(", "mode", ")", ";"], "File": "ft323", "Func": "ft32_setup_incoming_varargs", "Target": "ft32", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3559, "Length": 53, "Cover_Rate": 0.726027397260274, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isField16", "(", ")", "const", "{"], "ground_truth": ["return", "isImm", "(", ")", "&&", "isField16", "(", "getImm", "(", ")", ")", ";"], "File": "AAPAsmParser", "Func": "isField16", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3560, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "DefMI", "=", "MRI", ".", "getVRegDef", "(", "SrcReg", ")", ";", "unsigned", "SMovOp", ";", "int64_t", "Imm", ";", "if", "(", "isSafeToFoldImmIntoCopy", "(", "&", "MI", ",", "DefMI", ",", "TII", ",", "SMovOp", ",", "Imm", ")", ")", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "Imm", ")", ";", "MI", ".", "addImplicitDefUseOperands", "(", "MF", ")", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "SMovOp", ")", ")", ";", "break", ";", "}", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "}", "else", "if", "(", "isSGPRToVGPRCopy", "(", "SrcRC", ",", "DstRC", ",", "*", "TRI", ")", ")", "{", "tryChangeVGPRtoSGPRinCopy", "(", "MI", ",", "TRI", ",", "TII", ")", ";", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "Reg", ")", ")", ")", "break", ";", "bool", "HasVGPROperand", "=", "phiHasVGPROperands", "(", "MI", ",", "MRI", ",", "TRI", ",", "TII", ")", ";", "if", "(", "MI", ".", "getNumExplicitOperands", "(", ")", "==", "<NUM_LIT>", "&&", "!", "HasVGPROperand", ")", "{", "MachineBasicBlock", "*", "MBB0", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "MachineBasicBlock", "*", "MBB1", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "!", "predsHasDivergentTerminator", "(", "MBB0", ",", "TRI", ")", "&&", "!", "predsHasDivergentTerminator", "(", "MBB1", ",", "TRI", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", "<<", "'\\n'", ")", ";", "break", ";", "}", "}", "SmallSet", "<", "unsigned", ",", "<NUM_LIT>", ">", "Visited", ";", "if", "(", "HasVGPROperand", "||", "!", "phiHasBreakDef", "(", "MI", ",", "MRI", ",", "Visited", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", ")", ";", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "if", "(", "TRI", "->", "hasVGPRs", "(", "TII", "->", "getOpRegClass", "(", "MI", ",", "<NUM_LIT>", ")", ")", "||", "!", "hasVGPROperands", "(", "MI", ",", "TRI", ")", ")", "{", "foldVGPRCopyIntoRegSequence", "(", "MI", ",", "TRI", ",", "TII", ",", "MRI", ")", ";", "continue", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", ")", ";", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "{", "const", "TargetRegisterClass", "*", "DstRC", ",", "*", "Src0RC", ",", "*", "Src1RC", ";", "DstRC", "=", "MRI", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "Src0RC", "=", "MRI", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "Src1RC", "=", "MRI", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "TRI", "->", "isSGPRClass", "(", "DstRC", ")", "&&", "(", "TRI", "->", "hasVGPRs", "(", "Src0RC", ")", "||", "TRI", "->", "hasVGPRs", "(", "Src1RC", ")", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", ")", ";", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "}", "break", ";", "}", "}", "}"], "ground_truth": ["}"], "File": "SIFixSGPRCopies16", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3561, "Length": 459, "Cover_Rate": 0.5953307392996109, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emitExternalSymbolAddress", "(", "const", "char", "*", "ES", ",", "unsigned", "Reloc", ")", "const", "{", "MCE", ".", "addRelocation", "(", "MachineRelocation", "::", "getExtSym", "(", "MCE", ".", "getCurrentPCOffset", "(", ")", ",", "Reloc", ",", "ES", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter", "Func": "emitExternalSymbolAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3562, "Length": 33, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isEndPacket", "(", ")", "const", "{", "return", "(", "endPacket", ")", ";"], "ground_truth": ["}"], "File": "HexagonMCInst2", "Func": "isEndPacket", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3563, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "spOffset", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getObjectOffset", "(", "FrameIndex", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "FrameIndex", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "spOffset", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "stackSize", "<<", "<STR_LIT>", ")", ";", "int", "Offset", "=", "(", "spOffset", "<", "<NUM_LIT>", ")", "?", "(", "stackSize", "-", "spOffset", ")", ":", "(", "spOffset", "+", "<NUM_LIT>", ")", ";", "Offset", "+=", "MI", ".", "getOperand", "(", "oi", ")", ".", "getImm", "(", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "Offset", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ")", ";", "MI", ".", "getOperand", "(", "oi", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "getFrameRegister", "(", "MF", ")", ",", "false", ")", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "MBlazeRegisterInfo12", "Func": "eliminateFrameIndex", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3564, "Length": 121, "Cover_Rate": 0.44814814814814813, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqnegq_m", "(", "int32x4_t", "__inactive", ",", "int32x4_t", "__a", ",", "mve_pred16_t", "__p", ")", "{", "return", "__arm_vqnegq_m_s32", "(", "__inactive", ",", "__a", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vqnegq_m", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3565, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IsaInfo", "::", "streamIsaVersion", "(", "getGlobalSTI", "(", ")", ",", "ExpectedTargetOS", ")", ";", "getTargetStreamer", "(", ")", "->", "EmitDirectiveAMDGCNTarget", "(", "ExpectedTarget", ")", ";", "}", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDHSA", "&&", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDPAL", ")", "return", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ")", "HSAMetadataStream", "->", "begin", "(", "M", ")", ";"], "ground_truth": ["if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDPAL", ")", "readPALMetadata", "(", "M", ")", ";"], "File": "AMDGPUAsmPrinter102", "Func": "EmitStartOfAsmFile", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3566, "Length": 97, "Cover_Rate": 0.46634615384615385, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "legitimate_constant_address_p", "(", "rtx", "x", ")", "{", "return", "(", "GET_CODE", "(", "x", ")", "==", "LABEL_REF", "||", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "||", "GET_CODE", "(", "x", ")", "==", "CONST_INT", "||", "GET_CODE", "(", "x", ")", "==", "CONST", "||", "GET_CODE", "(", "x", ")", "==", "HIGH", ")", ";"], "ground_truth": ["}"], "File": "vax3", "Func": "legitimate_constant_address_p", "Target": "vax", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3567, "Length": 46, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>MachineFunctionInfo", "::", "addDispatchID", "(", "const", "<ISA_LIT>RegisterInfo", "&", "TRI", ")", "{", "ArgInfo", ".", "DispatchID", "=", "ArgDescriptor", "::", "createRegister", "(", "TRI", ".", "getMatchingSuperReg", "(", "getNextUserSGPR", "(", ")", ",", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["NumUserSGPRs", "+=", "<NUM_LIT>", ";"], "File": "SIMachineFunctionInfo (2)", "Func": "addDispatchID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3568, "Length": 38, "Cover_Rate": 0.7307692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ";"], "ground_truth": ["}"], "File": "MipsAsmParser17", "Func": "hasDSPR3", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3569, "Length": 11, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "true", ";", "auto", "Keyword", "=", "Tok", ".", "getString", "(", ")", ";", "Keyword", "=", "StringSwitch", "<", "StringRef", ">", "(", "Keyword", ".", "lower", "(", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "Keyword", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateToken", "(", "Keyword", ",", "Tok", ".", "getLoc", "(", ")", ",", "getContext", "(", ")", ")", ")", ";"], "ground_truth": ["Lex", "(", ")", ";"], "File": "AArch64AsmParser1", "Func": "parseKeywordOperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3570, "Length": 82, "Cover_Rate": 0.7961165048543689, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_shuffle_i64x2", "(", "__m512i", "__A", ",", "__m512i", "__B", ",", "const", "int", "__imm", ")", "{"], "ground_truth": ["return", "(", "__m512i", ")", "__builtin_ia32_shuf_i64x2_mask", "(", "(", "__v8di", ")", "__A", ",", "(", "__v8di", ")", "__B", ",", "__imm", ",", "(", "__v8di", ")", "_mm512_undefined_si512", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512fintrin4", "Func": "_mm512_shuffle_i64x2", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3571, "Length": 58, "Cover_Rate": 0.9830508474576272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCInst", "::", "setPacketEnd", "(", "bool", "Y", ")", "{"], "ground_truth": ["packetEnd", "=", "Y", ";"], "File": "HexagonMCInst4", "Func": "setPacketEnd", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3572, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LoadSDNode", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "Op", ")", ";", "SDValue", "Chain", "=", "LD", "->", "getChain", "(", ")", ";", "SDValue", "BasePtr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "LD", "->", "getMemOperand", "(", ")", ";", "SDValue", "NewLD", "=", "DAG", ".", "getExtLoad", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ",", "Chain", ",", "BasePtr", ",", "<STR_LIT>", ",", "MMO", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "NewLD", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Result", ",", "SDValue", "(", "NewLD", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", "}", ";"], "ground_truth": ["return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "dl", ")", ";"], "File": "PPCISelLowering (2)2", "Func": "LowerLOAD", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3573, "Length": 115, "Cover_Rate": 0.6424581005586593, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tmp", "=", "gen_reg_rtx", "(", "Pmode", ")", ";"], "ground_truth": ["emit_move_insn", "(", "tmp", ",", "copy_rtx", "(", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ")", ")", ";"], "File": "s390", "Func": "s390_legitimize_cs_operand", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3574, "Length": 22, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Value", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "assert", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Value", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["O", "<<", "<STR_LIT>", "<<", "Value", "<<", "<STR_LIT>", ";"], "File": "M88kInstPrinter", "Func": "printBFOffsetOperand", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3575, "Length": 35, "Cover_Rate": 0.5932203389830508, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "HOST_WIDE_INT", "const1", ";", "unsigned", "HOST_WIDE_INT", "const2", "=", "<NUM_LIT>", ";", "if", "(", "!", "CONST_INT_P", "(", "XEXP", "(", "op0", ",", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "const1", "=", "UINTVAL", "(", "XEXP", "(", "op0", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "CONST_INT_P", "(", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ")", "||", "~", "UINTVAL", "(", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ")", "!=", "const1", ")", "return", "false", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "op0", ",", "<NUM_LIT>", ")", ")", "==", "ASHIFT", "&&", "CONST_INT_P", "(", "XEXP", "(", "XEXP", "(", "op0", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", "{", "const2", "=", "UINTVAL", "(", "XEXP", "(", "XEXP", "(", "op0", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["*", "sub0", "=", "XEXP", "(", "XEXP", "(", "op0", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";"], "File": "arm1", "Func": "arm_bfi_1_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3576, "Length": 129, "Cover_Rate": 0.645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "TSInfo", ";"], "ground_truth": ["}"], "File": "AlphaTargetMachine", "Func": "getSelectionDAGInfo", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3577, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "Spill", ".", "FullyAllocated", "=", "true", ";", "BitVector", "OtherUsedRegs", ";", "OtherUsedRegs", ".", "resize", "(", "TRI", "->", "getNumRegs", "(", ")", ")", ";", "const", "uint32_t", "*", "CSRMask", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ";", "if", "(", "CSRMask", ")", "OtherUsedRegs", ".", "setBitsInMask", "(", "CSRMask", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "SpillAGPR", ")", "OtherUsedRegs", ".", "set", "(", "Reg", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "SpillVGPR", ")", "OtherUsedRegs", ".", "set", "(", "Reg", ")", ";", "SmallVectorImpl", "<", "MCPhysReg", ">", "::", "const_iterator", "NextSpillReg", "=", "Regs", ".", "begin", "(", ")", ";", "for", "(", "int", "I", "=", "NumLanes", "-", "<NUM_LIT>", ";", "I", ">=", "<NUM_LIT>", ";", "--", "I", ")", "{", "NextSpillReg", "=", "std", "::", "find_if", "(", "NextSpillReg", ",", "Regs", ".", "end", "(", ")", ",", "[", "&", "MRI", ",", "&", "OtherUsedRegs", "]", "(", "MCPhysReg", "Reg", ")", "{", "return", "MRI", ".", "isAllocatable", "(", "Reg", ")", "&&", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", "&&", "!", "OtherUsedRegs", "[", "Reg", "]", ";"], "ground_truth": ["}", ")", ";"], "File": "SIMachineFunctionInfo", "Func": "allocateVGPRSpillToAGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3578, "Length": 174, "Cover_Rate": 0.45430809399477806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NumModuleValues", "=", "Values", ".", "size", "(", ")", ";", "incorporateFunctionMetadata", "(", "F", ")", ";", "for", "(", "const", "auto", "&", "I", ":", "F", ".", "args", "(", ")", ")", "{", "EnumerateValue", "(", "&", "I", ")", ";", "if", "(", "I", ".", "hasAttribute", "(", "Attribute", "::", "ByVal", ")", ")", "EnumerateType", "(", "I", ".", "getParamByValType", "(", ")", ")", ";", "else", "if", "(", "I", ".", "hasAttribute", "(", "Attribute", "::", "StructRet", ")", ")", "EnumerateType", "(", "I", ".", "getParamStructRetType", "(", ")", ")", ";", "else", "if", "(", "I", ".", "hasAttribute", "(", "Attribute", "::", "ByRef", ")", ")", "EnumerateType", "(", "I", ".", "getParamByRefType", "(", ")", ")", ";", "}", "FirstFuncConstantID", "=", "Values", ".", "size", "(", ")", ";", "for", "(", "const", "BasicBlock", "&", "BB", ":", "F", ")", "{", "for", "(", "const", "Instruction", "&", "I", ":", "BB", ")", "{", "for", "(", "const", "Use", "&", "OI", ":", "I", ".", "operands", "(", ")", ")", "{", "if", "(", "(", "isa", "<", "Constant", ">", "(", "OI", ")", "&&", "!", "isa", "<", "GlobalValue", ">", "(", "OI", ")", ")", "||", "isa", "<", "InlineAsm", ">", "(", "OI", ")", ")", "EnumerateValue", "(", "OI", ")", ";", "}", "if", "(", "auto", "*", "SVI", "=", "dyn_cast", "<", "ShuffleVectorInst", ">", "(", "&", "I", ")", ")", "EnumerateValue", "(", "SVI", "->", "getShuffleMaskForBitcode", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "DXILValueEnumerator", "Func": "incorporateFunction", "Target": "DirectX", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3579, "Length": 198, "Cover_Rate": 0.3844660194174757, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "Ty", ":", "{", "s8", ",", "s16", ",", "s32", ",", "s64", ",", "p0", "}", ")", "setAction", "(", "{", "MemOp", ",", "Ty", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "MemOp", ",", "<NUM_LIT>", ",", "p0", "}", ",", "Legal", ")", ";", "}", "setAction", "(", "{", "G_FRAME_INDEX", ",", "p0", "}", ",", "Legal", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s8", ",", "s16", ",", "s32", ",", "s64", ",", "p0", "}", ")", "setAction", "(", "{", "TargetOpcode", "::", "G_CONSTANT", ",", "Ty", "}", ",", "Legal", ")", ";"], "ground_truth": ["setAction", "(", "{", "TargetOpcode", "::", "G_CONSTANT", ",", "s1", "}", ",", "WidenScalar", ")", ";"], "File": "X86LegalizerInfo24", "Func": "setLegalizerInfo64bit", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3580, "Length": 96, "Cover_Rate": 0.40336134453781514, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "createToken", "(", "std", "::", "string", "Str", ",", "SMLoc", "S", ",", "bool", "isInt", "=", "false", ",", "bool", "hasIntSign", "=", "false", ",", "bool", "hasIntType", "=", "false", ",", "unsigned", "intVal", "=", "<NUM_LIT>", ")", "{", "auto", "Op", "=", "std", "::", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "Token", ")", ";", "Op", "->", "Tok", "=", "Str", ";", "Op", "->", "IsInt", "=", "isInt", ";", "Op", "->", "HasIntSign", "=", "hasIntSign", ";", "Op", "->", "HasIntType", "=", "hasIntType", ";", "Op", "->", "IntVal", "=", "intVal", ";", "Op", "->", "StartLoc", "=", "S", ";"], "ground_truth": ["Op", "->", "EndLoc", "=", "S", ";"], "File": "TeakAsmParser", "Func": "createToken", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3581, "Length": 93, "Cover_Rate": 0.9587628865979382, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isSafe", "=", "false", ";", "I", "=", "CmpInstr", ";", "E", "=", "CmpInstr", ".", "getParent", "(", ")", "->", "end", "(", ")", ";", "while", "(", "!", "isSafe", "&&", "++", "I", "!=", "E", ")", "{", "const", "MachineInstr", "&", "Instr", "=", "*", "I", ";", "for", "(", "unsigned", "IO", "=", "<NUM_LIT>", ",", "EO", "=", "Instr", ".", "getNumOperands", "(", ")", ";", "!", "isSafe", "&&", "IO", "!=", "EO", ";", "++", "IO", ")", "{", "const", "MachineOperand", "&", "MO", "=", "Instr", ".", "getOperand", "(", "IO", ")", ";", "if", "(", "MO", ".", "isRegMask", "(", ")", "&&", "MO", ".", "clobbersPhysReg", "(", "<STR_LIT>", ")", ")", "{", "isSafe", "=", "true", ";", "break", ";", "}", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{", "isSafe", "=", "true", ";", "break", ";", "}", "<STR_LIT>", "CC", ";", "bool", "IsInstrVSel", "=", "true", ";", "switch", "(", "Instr", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "IsInstrVSel", "=", "false", ";", "CC", "=", "(", "<STR_LIT>", ")", "Instr", ".", "getOperand", "(", "IO", "-", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "CC", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "CC", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "CC", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "CC", "=", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "SubAdd", ")", "{", "unsigned", "Opc", "=", "SubAdd", "->", "getOpcode", "(", ")", ";", "bool", "IsSub", "=", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ";", "unsigned", "OpI", "=", "Opc", "!=", "<STR_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "!", "IsSub", "||", "(", "SrcReg2", "!=", "<NUM_LIT>", "&&", "SubAdd", "->", "getOperand", "(", "OpI", ")", ".", "getReg", "(", ")", "==", "SrcReg2", "&&", "SubAdd", "->", "getOperand", "(", "OpI", "+", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "SrcReg", ")", ")", "{", "if", "(", "IsInstrVSel", ")", "return", "false", ";", "<STR_LIT>", "NewCC", "=", "(", "IsSub", "?", "getSwappedCondition", "(", "CC", ")", ":", "getCmpToAddCondition", "(", "CC", ")", ")", ";", "if", "(", "NewCC", "==", "<STR_LIT>", ")", "return", "false", ";", "OperandsToUpdate", ".", "push_back", "(", "std", "::", "make_pair", "(", "&", "(", "(", "*", "I", ")", ".", "getOperand", "(", "IO", "-", "<NUM_LIT>", ")", ")", ",", "NewCC", ")", ")", ";", "}", "}", "else", "{", "switch", "(", "CC", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "false", ";", "}", "}", "}", "}"], "ground_truth": ["if", "(", "!", "isSafe", ")", "{"], "File": "ARMBaseInstrInfo110", "Func": "optimizeCompareInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3582, "Length": 465, "Cover_Rate": 0.3621495327102804, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "MustExtend", "=", "MO", ".", "getTargetFlags", "(", ")", "&", "<STR_LIT>", ";", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "MI", "->", "print", "(", "errs", "(", ")", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "MachineOperand", "::", "MO_Register", ":", "if", "(", "MO", ".", "isImplicit", "(", ")", ")", "continue", ";", "MCO", "=", "MCOperand", "::", "createReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_FPImmediate", ":", "{", "APFloat", "Val", "=", "MO", ".", "getFPImm", "(", ")", "->", "getValueAPF", "(", ")", ";", "auto", "Expr", "=", "<ISA_LIT>MCExpr", "::", "create", "(", "MCConstantExpr", "::", "create", "(", "*", "Val", ".", "bitcastToAPInt", "(", ")", ".", "getRawData", "(", ")", ",", "AP", ".", "OutContext", ")", ",", "AP", ".", "OutContext", ")", ";", "<ISA_LIT>MCInstrInfo", "::", "setMustExtend", "(", "*", "Expr", ",", "MustExtend", ")", ";", "MCO", "=", "MCOperand", "::", "createExpr", "(", "Expr", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_Immediate", ":", "{", "auto", "Expr", "=", "<ISA_LIT>MCExpr", "::", "create", "(", "MCConstantExpr", "::", "create", "(", "MO", ".", "getImm", "(", ")", ",", "AP", ".", "OutContext", ")", ",", "AP", ".", "OutContext", ")", ";", "<ISA_LIT>MCInstrInfo", "::", "setMustExtend", "(", "*", "Expr", ",", "MustExtend", ")", ";", "MCO", "=", "MCOperand", "::", "createExpr", "(", "Expr", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "{", "MCExpr", "const", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ",", "AP", ".", "OutContext", ")", ";", "Expr", "=", "<ISA_LIT>MCExpr", "::", "create", "(", "Expr", ",", "AP", ".", "OutContext", ")", ";", "<ISA_LIT>MCInstrInfo", "::", "setMustExtend", "(", "*", "Expr", ",", "MustExtend", ")", ";", "MCO", "=", "MCOperand", "::", "createExpr", "(", "Expr", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "MCO", "=", "GetSymbolRef", "(", "MO", ",", "AP", ".", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ",", "AP", ",", "MustExtend", ")", ";"], "ground_truth": ["break", ";"], "File": "HexagonMCInstLower11", "Func": "HexagonLowerToMC", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3583, "Length": 288, "Cover_Rate": 0.4729064039408867, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "IsAccVgprReadFn", "=", "[", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "}", ";", "for", "(", "const", "MachineOperand", "&", "Op", ":", "MI", "->", "explicit_uses", "(", ")", ")", "{", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "!", "TRI", ".", "isVGPR", "(", "MF", ".", "getRegInfo", "(", ")", ",", "Op", ".", "getReg", "(", ")", ")", ")", "continue", ";", "unsigned", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "const", "int", "AccVgprReadLdStWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "VALUWriteAccVgprReadLdStDepVALUWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "MaxWaitStates", "=", "<NUM_LIT>", ";", "int", "WaitStatesNeededForUse", "=", "AccVgprReadLdStWaitStates", "-", "getWaitStatesSinceDef", "(", "Reg", ",", "IsAccVgprReadFn", ",", "MaxWaitStates", ")", ";"], "ground_truth": ["WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "WaitStatesNeededForUse", ")", ";"], "File": "GCNHazardRecognizer36", "Func": "checkMAILdStHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3584, "Length": 117, "Cover_Rate": 0.44150943396226416, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "LittleEndian", ")", ":", "LLVMTargetMachine", "(", "T", ",", "computeDataLayout", "(", "TT", ",", "Options", ".", "MCOptions", ",", "LittleEndian", ")", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "getEffectiveRelocModel", "(", "TT", ",", "RM", ")", ",", "CM", ",", "OL", ")", ",", "TLOF", "(", "createTLOF", "(", "getTargetTriple", "(", ")", ")", ")", ",", "isLittle", "(", "LittleEndian", ")", "{", "initAsmInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "AArch64TargetMachine17", "Func": "AArch64TargetMachine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3585, "Length": 102, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "VGPRBlocks", "(", "<NUM_LIT>", ")", ",", "SGPRBlocks", "(", "<NUM_LIT>", ")", ",", "Priority", "(", "<NUM_LIT>", ")", ",", "FloatMode", "(", "<NUM_LIT>", ")", ",", "Priv", "(", "<NUM_LIT>", ")", ",", "DX10Clamp", "(", "<NUM_LIT>", ")", ",", "DebugMode", "(", "<NUM_LIT>", ")", ",", "IEEEMode", "(", "<NUM_LIT>", ")", ",", "ScratchSize", "(", "<NUM_LIT>", ")", ",", "ComputePGMRSrc1", "(", "<NUM_LIT>", ")", ",", "LDSBlocks", "(", "<NUM_LIT>", ")", ",", "ScratchBlocks", "(", "<NUM_LIT>", ")", ",", "ComputePGMRSrc2", "(", "<NUM_LIT>", ")", ",", "NumVGPR", "(", "<NUM_LIT>", ")", ",", "NumSGPR", "(", "<NUM_LIT>", ")", ",", "FlatUsed", "(", "false", ")", ",", "VCCUsed", "(", "false", ")", ",", "CodeLen", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter (2)", "Func": "SIProgramInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3586, "Length": 91, "Cover_Rate": 0.9578947368421052, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Module", "&", "M", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "Subtarget", "(", "*", "this", ",", "M", ",", "FS", ")", ",", "DataLayout", "(", "<STR_LIT>", "<STR_LIT>", ")", ",", "InstrInfo", "(", ")", ",", "FrameInfo", "(", "*", "this", ")", ",", "TLInfo", "(", "*", "this", ")", "{"], "ground_truth": ["}"], "File": "XCoreTargetMachine16", "Func": "XCoreTargetMachine", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3587, "Length": 50, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VecTy", ".", "getNumElements", "(", ")", "==", "<NUM_LIT>", ")", "{", "Opc", "=", "<STR_LIT>", ";", "}", "else", "{", "Opc", "=", "<STR_LIT>", ";", "assert", "(", "VecTy", ".", "getNumElements", "(", ")", "==", "<NUM_LIT>", ")", ";", "}", "break", ";", "case", "<NUM_LIT>", ":", "assert", "(", "VecTy", ".", "getNumElements", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Opc", "=", "<STR_LIT>", ";", "break", ";", "}", "}", "assert", "(", "Opc", "&&", "<STR_LIT>", ")", ";", "if", "(", "IsFP", ")", "{", "MachineInstr", "*", "Widen", "=", "emitScalarToVector", "(", "EltTy", ".", "getSizeInBits", "(", ")", ",", "&", "<STR_LIT>", ",", "ScalarReg", ",", "MIB", ")", ";", "if", "(", "!", "Widen", ")", "return", "false", ";", "ScalarReg", "=", "Widen", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "auto", "Dup", "=", "MIB", ".", "buildInstr", "(", "Opc", ",", "{", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "}", ",", "{", "ScalarReg", "}", ")", ";", "if", "(", "IsFP", ")", "Dup", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "constrainSelectedInstRegOperands", "(", "*", "Dup", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AArch64InstructionSelector10", "Func": "tryOptVectorDup", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3588, "Length": 174, "Cover_Rate": 0.30905861456483125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>RegisterCounter", "(", ")", ";"], "ground_truth": ["}"], "File": "TPCRegisterCounter", "Func": "createTPCRegisterCounter", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3589, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "LoRegsToSave", ".", "count", "(", "Reg", ")", ")", "{", "bool", "isKill", "=", "!", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "Reg", ")", ";", "if", "(", "isKill", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "getKillRegState", "(", "isKill", ")", ")", ";", "}", "}", "MIB", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "static", "const", "unsigned", "AllCopyRegs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "static", "const", "unsigned", "AllHighRegs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "const", "unsigned", "*", "AllCopyRegsEnd", "=", "std", "::", "end", "(", "AllCopyRegs", ")", ";", "const", "unsigned", "*", "AllHighRegsEnd", "=", "std", "::", "end", "(", "AllHighRegs", ")", ";", "const", "unsigned", "*", "HiRegToSave", "=", "findNextOrderedReg", "(", "std", "::", "begin", "(", "AllHighRegs", ")", ",", "HiRegsToSave", ",", "AllHighRegsEnd", ")", ";", "while", "(", "HiRegToSave", "!=", "AllHighRegsEnd", ")", "{", "const", "unsigned", "*", "CopyReg", "=", "findNextOrderedReg", "(", "std", "::", "begin", "(", "AllCopyRegs", ")", ",", "CopyRegs", ",", "AllCopyRegsEnd", ")", ";", "MachineInstrBuilder", "PushMIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "RegsToPush", ";", "while", "(", "HiRegToSave", "!=", "AllHighRegsEnd", "&&", "CopyReg", "!=", "AllCopyRegsEnd", ")", "{", "if", "(", "HiRegsToSave", ".", "count", "(", "*", "HiRegToSave", ")", ")", "{", "bool", "isKill", "=", "!", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "*", "HiRegToSave", ")", ";", "if", "(", "isKill", ")", "MBB", ".", "addLiveIn", "(", "*", "HiRegToSave", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "*", "CopyReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "*", "HiRegToSave", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";"], "File": "Thumb1FrameLowering14", "Func": "spillCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3590, "Length": 301, "Cover_Rate": 0.38392857142857145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "Cpu0ISelLowering", "Func": "EmitInstrWithCustomInserter", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3591, "Length": 246, "Cover_Rate": 0.5211864406779662, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "unsigned", "Reg", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "<NUM_LIT>", ")", ";", "if", "(", "Reg", "==", "<STR_LIT>", "||", "Reg", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "TFI", ".", "hasFP", "(", "MF", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "+", "StringRef", "(", "RegName", ")", "+", "<STR_LIT>", ")", ";"], "ground_truth": ["else", "{"], "File": "X86ISelLowering (2)8", "Func": "getRegisterByName", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3592, "Length": 90, "Cover_Rate": 0.46875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "verifyReturnAddressArgumentIsConstant", "(", "Op", ",", "DAG", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "(", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "unsigned", "LR", "=", "<STR_LIT>", ";", "MFI", ".", "setReturnAddressIsTaken", "(", "true", ")", ";", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "LR", ",", "getRegClassFor", "(", "VT", ")", ")", ";", "return", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "SDLoc", "(", "Op", ")", ",", "Reg", ",", "VT", ")", ";"], "ground_truth": ["}"], "File": "Cpu0ISelLowering", "Func": "lowerRETURNADDR", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3593, "Length": 118, "Cover_Rate": 0.8805970149253731, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "const", "ExternalSymbolSDNode", "*", "G", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", "FuncName", "=", "G", "->", "getSymbol", "(", ")", ";", "else", "if", "(", "const", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "FuncName", "=", "G", "->", "getGlobal", "(", ")", "->", "getName", "(", ")", ";", "DiagnosticInfoUnsupported", "NoCalls", "(", "Fn", ",", "Reason", "+", "FuncName", ",", "CLI", ".", "DL", ".", "getDebugLoc", "(", ")", ")", ";", "DAG", ".", "getContext", "(", ")", "->", "diagnose", "(", "NoCalls", ")", ";", "if", "(", "!", "CLI", ".", "IsTailCall", ")", "{", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "CLI", ".", "Ins", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "InVals", ".", "push_back", "(", "DAG", ".", "getUNDEF", "(", "CLI", ".", "Ins", "[", "I", "]", ".", "VT", ")", ")", ";", "}"], "ground_truth": ["return", "DAG", ".", "getEntryNode", "(", ")", ";"], "File": "AMDGPUISelLowering37", "Func": "lowerUnhandledCall", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3594, "Length": 139, "Cover_Rate": 0.702020202020202, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_comigt", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin5", "Func": "_mm_comigt_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3595, "Length": 15, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256h", ")", "__builtin_ia32_vfmsubaddph256_mask", "(", "(", "__v16hf", ")", "__A", ",", "(", "__v16hf", ")", "__B", ",", "(", "__v16hf", ")", "__C", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16vlintrin", "Func": "_mm256_fmsubadd_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3596, "Length": 29, "Cover_Rate": 0.5370370370370371, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__inline__", "static", "void", "sh_media_TRAPA", "(", "unsigned", "long", "long", "mm", ")", "{", "__asm__", "__volatile__", "(", "<STR_LIT>", ":", ":", "<STR_LIT>", "(", "mm", ")", ")", ";"], "ground_truth": ["}"], "File": "ushmedia", "Func": "sh_media_TRAPA", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3597, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "AluDestReg", "==", "IndexReg", ")", "{", "if", "(", "BaseReg", "==", "IndexReg", ")", "return", "false", ";", "std", "::", "swap", "(", "BaseReg", ",", "IndexReg", ")", ";", "std", "::", "swap", "(", "KilledBase", ",", "KilledIndex", ")", ";", "}", "if", "(", "BaseReg", "==", "IndexReg", ")", "KilledBase", "=", "nullptr", ";", "MachineInstr", "*", "NewMI1", ",", "*", "NewMI2", ";", "unsigned", "NewOpcode", "=", "AluI", "->", "getOpcode", "(", ")", ";", "NewMI1", "=", "BuildMI", "(", "MBB", ",", "InsertPos", ",", "AluI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpcode", ")", ",", "AluDestReg", ")", ".", "addReg", "(", "AluDestReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "BaseReg", ",", "KilledBase", "?", "RegState", "::", "Kill", ":", "<NUM_LIT>", ")", ";", "NewMI1", "->", "addRegisterDead", "(", "<STR_LIT>", ",", "TRI", ")", ";"], "ground_truth": ["NewMI2", "=", "BuildMI", "(", "MBB", ",", "InsertPos", ",", "AluI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpcode", ")", ",", "AluDestReg", ")", ".", "addReg", "(", "AluDestReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "IndexReg", ",", "KilledIndex", "?", "RegState", "::", "Kill", ":", "<NUM_LIT>", ")", ";"], "File": "X86FixupLEAs1", "Func": "optLEAALU", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3598, "Length": 163, "Cover_Rate": 0.38173302107728335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";"], "ground_truth": ["return", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", "||", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", "||", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", "||", "MFI", "->", "isFrameAddressTaken", "(", ")", ")", ";"], "File": "LM32FrameLowering", "Func": "hasFP", "Target": "LM32", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3599, "Length": 65, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "CondCode", "=", "CD", "->", "getSExtValue", "(", ")", ";", "if", "(", "CondCode", "<", "FCmpInst", "::", "Predicate", "::", "FIRST_FCMP_PREDICATE", "||", "CondCode", ">", "FCmpInst", "::", "Predicate", "::", "LAST_FCMP_PREDICATE", ")", "{", "return", "DAG", ".", "getUNDEF", "(", "VT", ")", ";", "}", "SDValue", "Src0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Src1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "CmpVT", "=", "Src0", ".", "getValueType", "(", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "if", "(", "CmpVT", "==", "<STR_LIT>", "&&", "!", "TLI", ".", "isTypeLegal", "(", "CmpVT", ")", ")", "{", "Src0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Src0", ")", ";", "Src1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Src1", ")", ";", "}", "FCmpInst", "::", "Predicate", "IcInput", "=", "static_cast", "<", "FCmpInst", "::", "Predicate", ">", "(", "CondCode", ")", ";", "<STR_LIT>", "CCOpcode", "=", "getFCmpCondCode", "(", "IcInput", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VT", ",", "Src0", ",", "Src1", ",", "DAG", ".", "getCondCode", "(", "CCOpcode", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "lowerFCMPIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3600, "Length": 165, "Cover_Rate": 0.6932773109243697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_set1_epi8", "(", "__mmask32", "__M", ",", "char", "__A", ")", "{"], "ground_truth": ["return", "(", "__m256i", ")", "__builtin_ia32_pbroadcastb256_gpr_mask", "(", "__A", ",", "(", "__v32qi", ")", "_mm256_setzero_si256", "(", ")", ",", "__M", ")", ";"], "File": "avx512vlbwintrin", "Func": "_mm256_maskz_set1_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3601, "Length": 40, "Cover_Rate": 0.975609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "EmitTST", "(", "MCStreamer", "&", "Out", ",", "unsigned", "Reg", ")", "{", "const", "unsigned", "Mask", "=", "<NUM_LIT>", ";", "MCInst", "TSTInst", ";", "TSTInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "TSTInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Reg", ")", ")", ";", "if", "(", "FlagSfiZeroMask", ")", "{", "TSTInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "TSTInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Mask", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMMCNaCl", "Func": "EmitTST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3602, "Length": 73, "Cover_Rate": 0.6517857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Result", ".", "reset", "(", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAliasAnalysis (2)", "Func": "doFinalization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3603, "Length": 10, "Cover_Rate": 0.5263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "uint64_t", "FrameSize", "=", "StackSize", "-", "SlotSize", ";", "NumBytes", "=", "FrameSize", "-", "CSSize", ";", "if", "(", "TRI", "->", "needsStackRealignment", "(", "MF", ")", "&&", "!", "IsWin64Prologue", ")", "NumBytes", "=", "RoundUpToAlignment", "(", "FrameSize", ",", "MaxAlign", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "MachineFramePtr", ")", ";", "}", "else", "{", "NumBytes", "=", "StackSize", "-", "CSSize", ";", "}", "uint64_t", "SEHStackAllocAmt", "=", "NumBytes", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "PI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "unsigned", "Opc", "=", "PI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "!=", "<STR_LIT>", "&&", "Opc", "!=", "<STR_LIT>", "&&", "Opc", "!=", "<STR_LIT>", "&&", "!", "PI", "->", "isTerminator", "(", ")", ")", "break", ";", "--", "MBBI", ";", "}", "MachineBasicBlock", "::", "iterator", "FirstCSPop", "=", "MBBI", ";", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "NumBytes", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "mergeSPUpdatesUp", "(", "MBB", ",", "MBBI", ",", "StackPtr", ",", "&", "NumBytes", ")", ";", "if", "(", "TRI", "->", "needsStackRealignment", "(", "MF", ")", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "{", "if", "(", "TRI", "->", "needsStackRealignment", "(", "MF", ")", ")", "MBBI", "=", "FirstCSPop", ";", "unsigned", "SEHFrameOffset", "=", "calculateSetFPREG", "(", "SEHStackAllocAmt", ")", ";"], "ground_truth": ["uint64_t", "LEAAmount", "=", "IsWin64Prologue", "?", "SEHStackAllocAmt", "-", "SEHFrameOffset", ":", "-", "CSSize", ";"], "File": "X86FrameLowering82", "Func": "emitEpilogue", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3604, "Length": 234, "Cover_Rate": 0.3848684210526316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "const", "*", "<ISA_LIT>RegisterInfo", "::", "getCalleeSavedRegClasses", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{"], "ground_truth": ["static", "const", "TargetRegisterClass", "*", "const", "CalleeSavedRegClasses", "[", "]", "=", "{"], "File": "IA64RegisterInfo", "Func": "getCalleeSavedRegClasses", "Target": "IA64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3605, "Length": 26, "Cover_Rate": 0.6842105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "s390_label_align", "(", "rtx_insn", "*", "label", ")", "{", "rtx_insn", "*", "prev_insn", "=", "prev_active_insn", "(", "label", ")", ";", "rtx", "set", ",", "src", ";", "if", "(", "prev_insn", "==", "NULL_RTX", ")", "goto", "old", ";", "set", "=", "single_set", "(", "prev_insn", ")", ";", "if", "(", "set", "==", "NULL_RTX", ")", "goto", "old", ";", "src", "=", "SET_SRC", "(", "set", ")", ";", "if", "(", "GET_CODE", "(", "src", ")", "==", "UNSPEC", "&&", "XINT", "(", "src", ",", "<NUM_LIT>", ")", "==", "UNSPEC_MAIN_BASE", ")", "return", "<NUM_LIT>", ";", "old", ":"], "ground_truth": ["return", "align_labels", ".", "levels", "[", "<NUM_LIT>", "]", ".", "log", ";"], "File": "s390", "Func": "s390_label_align", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3606, "Length": 87, "Cover_Rate": 0.9886363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "Clone", "=", "MF", "->", "CloneMachineInstr", "(", "DBI", ")", ";", "Clone", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "NewReg", ")", ";", "MBB", "->", "insert", "(", "Insert", ",", "Clone", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyDebugValueManager", "Func": "clone", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3607, "Length": 33, "Cover_Rate": 0.4177215189873418, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_movedup_pd", "(", "__mmask8", "__U", ",", "__m128d", "__A", ")", "{", "return", "(", "__m128d", ")", "__builtin_ia32_movddup128_mask", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "_mm_setzero_pd", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_maskz_movedup_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3608, "Length": 47, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "CN1", ")", "return", "SDValue", "(", ")", ";", "const", "ConstantSDNode", "*", "CAdd", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "CAdd", ")", "return", "SDValue", "(", ")", ";", "APInt", "Offset", "=", "CAdd", "->", "getAPIntValue", "(", ")", "<<", "CN1", "->", "getAPIntValue", "(", ")", ";", "if", "(", "!", "canFoldOffset", "(", "Offset", ".", "getZExtValue", "(", ")", ",", "AddrSpace", ",", "*", "getSubtarget", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "SL", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "ShlX", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VT", ",", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "N1", ")", ";", "SDValue", "COffset", "=", "DAG", ".", "getConstant", "(", "Offset", ",", "SL", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VT", ",", "ShlX", ",", "COffset", ")", ";"], "File": "SIISelLowering101", "Func": "performSHLPtrCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3609, "Length": 154, "Cover_Rate": 0.6724890829694323, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "LoadedVT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "int64_t", "Offset", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Base", ")", "->", "getOffset", "(", ")", ";", "if", "(", "Offset", "!=", "<NUM_LIT>", "&&", "OffsetFitsS11", "(", "LoadedVT", ",", "Offset", ")", ")", "{", "MVT", "PointerTy", "=", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", ")", ";", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Base", ")", "->", "getGlobal", "(", ")", ";", "SDValue", "TargAddr", "=", "CurDAG", "->", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PointerTy", ",", "<NUM_LIT>", ")", ";", "SDNode", "*", "NewBase", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "PointerTy", ",", "TargAddr", ")", ";", "if", "(", "LoadedVT", "==", "<STR_LIT>", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "LoadedVT", "==", "<STR_LIT>", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "LoadedVT", "==", "<STR_LIT>", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "LoadedVT", "==", "<STR_LIT>", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "SDValue", "TargetConstOff", "=", "CurDAG", "->", "getTargetConstant", "(", "Offset", ",", "PointerTy", ")", ";", "SDNode", "*", "Result", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "dl", ",", "LD", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "SDValue", "(", "NewBase", ",", "<NUM_LIT>", ")", ",", "TargetConstOff", ",", "Chain", ")", ";"], "ground_truth": ["MachineSDNode", "::", "mmo_iterator", "MemOp", "=", "MF", "->", "allocateMemRefsArray", "(", "<NUM_LIT>", ")", ";"], "File": "HexagonISelDAGToDAG19", "Func": "SelectBaseOffsetLoad", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3610, "Length": 205, "Cover_Rate": 0.5959302325581395, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "get_element_number", "(", "tree", "vec_type", ",", "tree", "arg", ")", "{", "unsigned", "HOST_WIDE_INT", "elt", ",", "max", "=", "TYPE_VECTOR_SUBPARTS", "(", "vec_type", ")", "-", "<NUM_LIT>", ";", "if", "(", "!", "tree_fits_uhwi_p", "(", "arg", ")", "||", "(", "elt", "=", "tree_to_uhwi", "(", "arg", ")", ",", "elt", ">", "max", ")", ")", "{", "error", "(", "<STR_LIT>", ",", "max", ")", ";", "return", "<NUM_LIT>", ";", "}", "return", "elt", ";"], "ground_truth": ["}"], "File": "i3864", "Func": "get_element_number", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3611, "Length": 61, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "AmtVT", "=", "Z", ".", "getValueType", "(", ")", ";", "Z", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "AmtVT", ",", "Z", ",", "DAG", ".", "getConstant", "(", "BitWidth", "-", "<NUM_LIT>", ",", "dl", ",", "AmtVT", ")", ")", ";", "SDValue", "SubZ", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "AmtVT", ",", "DAG", ".", "getConstant", "(", "BitWidth", ",", "dl", ",", "AmtVT", ")", ",", "Z", ")", ";", "X", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "X", ",", "IsFSHL", "?", "Z", ":", "SubZ", ")", ";", "Y", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Y", ",", "IsFSHL", "?", "SubZ", ":", "Z", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "X", ",", "Y", ")", ";"], "File": "PPCISelLowering100", "Func": "LowerFunnelShift", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3612, "Length": 122, "Cover_Rate": 0.5700934579439252, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>InstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", ")", "&&", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "&&", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "}", "default", ":", "break", ";", "}"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "AVRInstrInfo15", "Func": "isStoreToStackSlot", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3613, "Length": 113, "Cover_Rate": 0.9576271186440678, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "poly8x16_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vreinterpretq_p8_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3614, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "find_addr_reg", "(", "rtx", "addr", ")", "{", "while", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", ")", "{", "if", "(", "GET_CODE", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "==", "REG", ")", "addr", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["else", "if", "(", "GET_CODE", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "==", "REG", ")", "addr", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";"], "File": "m68k", "Func": "find_addr_reg", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3615, "Length": 65, "Cover_Rate": 0.5038759689922481, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "parseDirectiveArch", "(", "SMLoc", "L", ")", "{", "StringRef", "Arch", "=", "getParser", "(", ")", ".", "parseStringToEndOfStatement", "(", ")", ".", "trim", "(", ")", ";"], "ground_truth": ["unsigned", "ID", "=", "<STR_LIT>", "(", "Arch", ")", ";"], "File": "ARMAsmParser87", "Func": "parseDirectiveArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3616, "Length": 32, "Cover_Rate": 0.3137254901960784, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "ReplaceTXF", "(", "CallInst", "&", "I", ")", "{", "Value", "*", "Coord", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "ResourceId", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "SamplerId", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "TextureType", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";"], "ground_truth": ["unsigned", "SrcSelect", "[", "<NUM_LIT>", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";"], "File": "R600TextureIntrinsicsReplacer5", "Func": "ReplaceTXF", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3617, "Length": 77, "Cover_Rate": 0.47530864197530864, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StackFixup", "StackFixup", "::", "DiffForHiddenStack", "(", "const", "Stack", "&", "Src", ",", "size_t", "Element", ",", "unsigned", "OutRegister", ")", "{", "Stack", "CurrentStack", "(", "Src", ")", ";", "StackFixup", "rv", ";", "rv", "(", "CurrentStack", "+=", "rv", "(", "pushHidden", "(", "Src", ".", "size", "(", ")", "+", "Element", ",", "OutRegister", ")", ")", ")", ";", "return", "rv", ";"], "ground_truth": ["}"], "File": "TVMStackFixup", "Func": "DiffForHiddenStack", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3618, "Length": 51, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FastTileConfig", "::", "rewriteTileCfg", "(", "SmallVector", "<", "MachineOperand", "*", ">", "&", "ShapedTiles", ",", "std", "::", "map", "<", "unsigned", ",", "MachineInstr", "*", ">", "&", "RowCfgs", ",", "std", "::", "map", "<", "unsigned", ",", "MachineInstr", "*", ">", "&", "ColCfgs", ")", "{", "assert", "(", "(", "RowCfgs", ".", "size", "(", ")", "==", "ShapedTiles", ".", "size", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "ShapedTiles", ".", "size", "(", ")", ";", "I", "<", "E", ";", "I", "++", ")", "{", "MachineOperand", "*", "MO", "=", "ShapedTiles", "[", "I", "]", ";"], "ground_truth": ["unsigned", "TmmIdx", "=", "getTilePhysRegIdx", "(", "MO", ")", ";"], "File": "X86FastTileConfig", "Func": "rewriteTileCfg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3619, "Length": 97, "Cover_Rate": 0.7637795275590551, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Alignment", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Alignment", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Alignment", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "return", "nullptr", ";", "}", "if", "(", "Ops", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "Ops", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", "&&", "Ops", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "{", "unsigned", "NewOpc", "=", "<NUM_LIT>", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "nullptr", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "}", "MI", ".", "setDesc", "(", "get", "(", "NewOpc", ")", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "Ops", ".", "size", "(", ")", "!=", "<NUM_LIT>", ")", "return", "nullptr", ";", "if", "(", "LoadMI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", "!=", "MI", ".", "getOperand", "(", "Ops", "[", "<NUM_LIT>", "]", ")", ".", "getSubReg", "(", ")", ")", "return", "nullptr", ";", "SmallVector", "<", "MachineOperand", ",", "<STR_LIT>", ">", "MOs", ";", "switch", "(", "LoadMI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "getCodeModel", "(", ")", "!=", "CodeModel", "::", "Small", "&&", "MF", ".", "getTarget", "(", ")", ".", "getCodeModel", "(", ")", "!=", "CodeModel", "::", "Kernel", ")", "return", "nullptr", ";", "unsigned", "PICBase", "=", "<NUM_LIT>", ";", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "isPositionIndependent", "(", ")", ")", "{", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", ")", "PICBase", "=", "<STR_LIT>", ";"], "ground_truth": ["else", "return", "nullptr", ";"], "File": "X86InstrInfo", "Func": "foldMemoryOperandImpl", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3620, "Length": 323, "Cover_Rate": 0.3030018761726079, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "std", "::", "find", "(", "Caps", ".", "begin", "(", ")", ",", "Caps", ".", "end", "(", ")", ",", "C", ")", "!=", "Caps", ".", "end", "(", ")", ";"], "ground_truth": ["}"], "File": "SPIRVSubtarget1", "Func": "canUseCapability", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3621, "Length": 27, "Cover_Rate": 0.5869565217391305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_cvtsepi64_epi8", "(", "__m256i", "__A", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_pmovsqb256_mask", "(", "(", "__v4di", ")", "__A", ",", "(", "__v16qi", ")", "_mm_undefined_si128", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vlintrin4", "Func": "_mm256_cvtsepi64_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3622, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MaybeIdxVal", ")", "return", "true", ";", "int64_t", "IdxVal", "=", "MaybeIdxVal", "->", "Value", ".", "getSExtValue", "(", ")", ";", "Register", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Vec", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Ins", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "LLT", "VecTy", "=", "MRI", ".", "getType", "(", "Vec", ")", ";", "LLT", "EltTy", "=", "VecTy", ".", "getElementType", "(", ")", ";", "assert", "(", "EltTy", "==", "MRI", ".", "getType", "(", "Ins", ")", ")", ";", "if", "(", "IdxVal", "<", "VecTy", ".", "getNumElements", "(", ")", ")", "B", ".", "buildInsert", "(", "Dst", ",", "Vec", ",", "Ins", ",", "IdxVal", "*", "EltTy", ".", "getSizeInBits", "(", ")", ")", ";", "else", "B", ".", "buildUndef", "(", "Dst", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeInsertVectorElt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3623, "Length": 135, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "&", "IfConverterID", ")", ";"], "ground_truth": ["if", "(", "!", "TLOF", ".", "IsSmallDataEnabled", "(", ")", ")", "{"], "File": "HexagonTargetMachine16", "Func": "addPreSched2", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3624, "Length": 26, "Cover_Rate": 0.3058823529411765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "k_VPTPred", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "isVPTPred", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3625, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "Kind", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_ABS_LO", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "Ctx", ")", ";", "if", "(", "!", "MO", ".", "isJTI", "(", ")", "&&", "MO", ".", "getOffset", "(", ")", ")", "Expr", "=", "MCBinaryExpr", "::", "createAdd", "(", "Expr", ",", "MCConstantExpr", "::", "create", "(", "MO", ".", "getOffset", "(", ")", ",", "Ctx", ")", ",", "Ctx", ")", ";"], "ground_truth": ["Expr", "=", "<ISA_LIT>MCExpr", "::", "create", "(", "Kind", ",", "Expr", ",", "Ctx", ")", ";"], "File": "LanaiMCInstLower", "Func": "LowerSymbolOperand", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3626, "Length": 91, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "HasDistinctOps", "(", "false", ")", ",", "HasLoadStoreOnCond", "(", "false", ")", ",", "HasHighWord", "(", "false", ")", ",", "HasFPExtension", "(", "false", ")", ",", "HasFastSerialization", "(", "false", ")", ",", "HasInterlockedAccess1", "(", "false", ")", ",", "TargetTriple", "(", "TT", ")", ",", "DL", "(", "<STR_LIT>", ")", ",", "InstrInfo", "(", "initializeSubtargetDependencies", "(", "CPU", ",", "FS", ")", ")", ",", "TLInfo", "(", "TM", ")", ",", "TSInfo", "(", "DL", ")", ",", "FrameLowering", "(", ")", "{"], "ground_truth": ["}"], "File": "SystemZSubtarget32", "Func": "SystemZSubtarget", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3627, "Length": 105, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasEIJMPCALL", "(", ")", "const", "{", "return", "m_hasEIJMPCALL", ";"], "ground_truth": ["}"], "File": "MCS51Subtarget", "Func": "hasEIJMPCALL", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3628, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>ProxyRegErasurePass", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "NVPTXTargetMachine (2)1", "Func": "addPreRegAlloc", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3629, "Length": 8, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isSSrcOrLdsB32", "(", ")", "const", "{"], "ground_truth": ["return", "isRegOrInlineNoMods", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", "||", "isLiteralImm", "(", "<STR_LIT>", ")", "||", "isExpr", "(", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isSSrcOrLdsB32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3630, "Length": 23, "Cover_Rate": 0.7666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_neon_vcadd90v4sf", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vcaddq_rot90_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3631, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstrInfo", "::", "<ISA_LIT>InstrInfo", "(", "const", "GCNSubtarget", "&", "ST", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUInstrInfo21", "Func": "AMDGPUInstrInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3632, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "last_insn", "=", "emit_insn_after", "(", "gen_nopv", "(", ")", ",", "last_insn", ")", ";", "}", "add_reg_note", "(", "last_insn", ",", "REG_SAVE_NOTE", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ";", "loop", "->", "last_insn", "=", "last_insn", ";", "iter_reg", "=", "loop", "->", "iter_reg", ";", "gcc_assert", "(", "REG_P", "(", "iter_reg", ")", ")", ";", "entry_edge", "=", "NULL", ";", "FOR_EACH_VEC_SAFE_ELT", "(", "loop", "->", "incoming", ",", "i", ",", "entry_edge", ")", "if", "(", "entry_edge", "->", "flags", "&", "EDGE_FALLTHRU", ")", "break", ";", "if", "(", "entry_edge", "==", "NULL", ")", "{", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "<STR_LIT>", "<STR_LIT>", ",", "loop", "->", "loop_no", ")", ";", "return", "false", ";", "}", "end_label", "=", "gen_label_rtx", "(", ")", ";", "loop", "->", "end_label", "=", "end_label", ";", "entry_bb", "=", "entry_edge", "->", "src", ";", "start_sequence", "(", ")", ";", "if", "(", "need_fix", ")", "{", "emit_insn", "(", "gen_rtx_SET", "(", "lp_reg", ",", "iter_reg", ")", ")", ";", "SET_HARD_REG_BIT", "(", "loop", "->", "regs_set_in_loop", ",", "LP_COUNT", ")", ";", "iter_reg", "=", "lp_reg", ";", "if", "(", "dump_file", ")", "{", "fprintf", "(", "dump_file", ",", "<STR_LIT>", ",", "loop", "->", "loop_no", ")", ";", "}", "}", "insn", "=", "emit_insn", "(", "gen_arc_lp", "(", "loop", "->", "start_label", ",", "loop", "->", "end_label", ")", ")", ";", "seq", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")", ";", "entry_after", "=", "BB_END", "(", "entry_bb", ")", ";", "if", "(", "!", "single_succ_p", "(", "entry_bb", ")", "||", "vec_safe_length", "(", "loop", "->", "incoming", ")", ">", "<NUM_LIT>", "||", "!", "entry_after", ")", "{", "basic_block", "new_bb", ";", "edge", "e", ";", "edge_iterator", "ei", ";", "emit_insn_before", "(", "seq", ",", "BB_HEAD", "(", "loop", "->", "head", ")", ")", ";", "seq", "=", "emit_label_before", "(", "gen_label_rtx", "(", ")", ",", "seq", ")", ";", "new_bb", "=", "create_basic_block", "(", "seq", ",", "insn", ",", "entry_bb", ")", ";", "FOR_EACH_EDGE", "(", "e", ",", "ei", ",", "loop", "->", "incoming", ")", "{", "if", "(", "!", "(", "e", "->", "flags", "&", "EDGE_FALLTHRU", ")", ")", "redirect_edge_and_branch_force", "(", "e", ",", "new_bb", ")", ";", "else", "redirect_edge_succ", "(", "e", ",", "new_bb", ")", ";", "}", "make_edge", "(", "new_bb", ",", "loop", "->", "head", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "while", "(", "DEBUG_INSN_P", "(", "entry_after", ")", "||", "(", "NOTE_P", "(", "entry_after", ")", "&&", "NOTE_KIND", "(", "entry_after", ")", "!=", "NOTE_INSN_BASIC_BLOCK", "&&", "NOTE_KIND", "(", "entry_after", ")", "!=", "NOTE_INSN_CALL_ARG_LOCATION", ")", ")", "entry_after", "=", "NEXT_INSN", "(", "entry_after", ")", ";", "entry_after", "=", "next_nonnote_insn_bb", "(", "entry_after", ")", ";"], "ground_truth": ["gcc_assert", "(", "entry_after", ")", ";"], "File": "arc", "Func": "hwloop_optimize", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3633, "Length": 359, "Cover_Rate": 0.30142737195633923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>TargetMachine", "&", "getTargetMachine", "(", ")", "{"], "ground_truth": ["return", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "&", ">", "(", "TM", ")", ";"], "File": "M680x0ISelDAGToDAG", "Func": "getTargetMachine", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3634, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>BaseRegisterInfo", "::", "<ISA_LIT>BaseRegisterInfo", "(", "const", "<ISA_LIT>Subtarget", "&", "sti", ")", ":", "<ISA_LIT>GenRegisterInfo", "(", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "STI", "(", "sti", ")", ",", "FramePtr", "(", "(", "STI", ".", "isTargetMachO", "(", ")", "||", "STI", ".", "isThumb", "(", ")", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "BasePtr", "(", "<STR_LIT>", ")", "{"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo31", "Func": "ARMBaseRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3635, "Length": 53, "Cover_Rate": 0.8412698412698413, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineInstr", "*", "DefInst", "=", "Def", ".", "getParent", "(", ")", ";", "if", "(", "!", "TII", "->", "isFoldableCopy", "(", "*", "DefInst", ")", "||", "!", "isSameBB", "(", "Op", ".", "getParent", "(", ")", ",", "DefInst", ")", ")", "return", "None", ";", "const", "MachineOperand", "&", "Copied", "=", "DefInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "Copied", ".", "isImm", "(", ")", ")", "return", "None", ";", "return", "Copied", ".", "getImm", "(", ")", ";"], "ground_truth": ["}"], "File": "SIPeepholeSDWA26", "Func": "foldToImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3636, "Length": 69, "Cover_Rate": 0.4726027397260274, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "UsedSGPRs", "[", "<NUM_LIT>", "]", "=", "{", "<STR_LIT>", "}", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "int", "Idx", "=", "OpIndices", "[", "i", "]", ";", "if", "(", "Idx", "==", "-", "<NUM_LIT>", ")", "break", ";", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "Idx", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "OpRC", "=", "RI", ".", "getRegClass", "(", "Desc", ".", "OpInfo", "[", "Idx", "]", ".", "RegClass", ")", ";", "bool", "IsRequiredSGPR", "=", "RI", ".", "isSGPRClass", "(", "OpRC", ")", ";", "if", "(", "IsRequiredSGPR", ")", "return", "MO", ".", "getReg", "(", ")", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RegRC", "=", "MRI", ".", "getRegClass", "(", "Reg", ")", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RegRC", ")", ")", "UsedSGPRs", "[", "i", "]", "=", "Reg", ";", "}", "if", "(", "UsedSGPRs", "[", "<NUM_LIT>", "]", "!=", "<STR_LIT>", ")", "{", "if", "(", "UsedSGPRs", "[", "<NUM_LIT>", "]", "==", "UsedSGPRs", "[", "<NUM_LIT>", "]", "||", "UsedSGPRs", "[", "<NUM_LIT>", "]", "==", "UsedSGPRs", "[", "<NUM_LIT>", "]", ")", "SGPRReg", "=", "UsedSGPRs", "[", "<NUM_LIT>", "]", ";", "}", "if", "(", "SGPRReg", "==", "<STR_LIT>", "&&", "UsedSGPRs", "[", "<NUM_LIT>", "]", "!=", "<STR_LIT>", ")", "{", "if", "(", "UsedSGPRs", "[", "<NUM_LIT>", "]", "==", "UsedSGPRs", "[", "<NUM_LIT>", "]", ")", "SGPRReg", "=", "UsedSGPRs", "[", "<NUM_LIT>", "]", ";"], "ground_truth": ["}"], "File": "SIInstrInfo11", "Func": "findUsedSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3637, "Length": 236, "Cover_Rate": 0.7972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "mask", "&=", "(", "GOMP_DIM_MASK", "(", "GOMP_DIM_WORKER", ")", "|", "GOMP_DIM_MASK", "(", "GOMP_DIM_VECTOR", ")", ")", ";"], "ground_truth": ["if", "(", "mask", ")", "{"], "File": "nvptx", "Func": "nvptx_emit_joining", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 3638, "Length": 19, "Cover_Rate": 0.3064516129032258, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "isInteger", "(", ")", "&&", "!", "VT", ".", "isVector", "(", ")", "&&", "VT", ".", "getSizeInBits", "(", ")", "<=", "<NUM_LIT>", ")", "{", "CondMovOpc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "}", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "CondMovOpc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "}", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "CondMovOpc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "}", "else", "return", "false", ";", "const", "SelectInst", "*", "SI", "=", "cast", "<", "SelectInst", ">", "(", "I", ")", ";", "const", "Value", "*", "Cond", "=", "SI", "->", "getCondition", "(", ")", ";", "unsigned", "Src1Reg", "=", "getRegForValue", "(", "SI", "->", "getTrueValue", "(", ")", ")", ";", "unsigned", "Src2Reg", "=", "getRegForValue", "(", "SI", "->", "getFalseValue", "(", ")", ")", ";", "unsigned", "CondReg", "=", "getRegForValue", "(", "Cond", ")", ";", "if", "(", "!", "Src1Reg", "||", "!", "Src2Reg", "||", "!", "CondReg", ")", "return", "false", ";", "unsigned", "ZExtCondReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "if", "(", "!", "ZExtCondReg", ")", "return", "false", ";", "if", "(", "!", "emitIntExt", "(", "<STR_LIT>", ",", "CondReg", ",", "<STR_LIT>", ",", "ZExtCondReg", ",", "true", ")", ")", "return", "false", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "unsigned", "TempReg", "=", "createResultReg", "(", "RC", ")", ";", "if", "(", "!", "ResultReg", "||", "!", "TempReg", ")", "return", "false", ";", "emitInst", "(", "TargetOpcode", "::", "COPY", ",", "TempReg", ")", ".", "addReg", "(", "Src2Reg", ")", ";", "emitInst", "(", "CondMovOpc", ",", "ResultReg", ")", ".", "addReg", "(", "Src1Reg", ")", ".", "addReg", "(", "ZExtCondReg", ")", ".", "addReg", "(", "TempReg", ")", ";"], "ground_truth": ["updateValueMap", "(", "I", ",", "ResultReg", ")", ";"], "File": "MipsFastISel16", "Func": "selectSelect", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3639, "Length": 250, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "float32x4x2_t", "__rv", ";", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint32x4_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint32x4_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint32x4_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint32x4_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "ground_truth": ["return", "__rv", ";"], "File": "arm", "Func": "neon_vzipq_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3640, "Length": 114, "Cover_Rate": 0.9193548387096774, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterRef", "LRExtRR", ";", "NodeId", "LRExtRegRD", "=", "<NUM_LIT>", ";", "for", "(", "NodeAddr", "<", "UseNode", "*", ">", "UA", ":", "SN", ".", "Addr", "->", "members_if", "(", "DFG", "->", "IsUse", ",", "*", "DFG", ")", ")", "{", "RegisterRef", "RR", "=", "UA", ".", "Addr", "->", "getRegRef", "(", "*", "DFG", ")", ";", "if", "(", "LRExtReg", "==", "RR", ".", "Reg", ")", "{", "LRExtRR", "=", "RR", ";", "LRExtRegRD", "=", "UA", ".", "Addr", "->", "getReachingDef", "(", ")", ";", "}", "}", "for", "(", "auto", "I", "=", "UNodeList", ".", "rbegin", "(", ")", ",", "E", "=", "UNodeList", ".", "rend", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "NodeAddr", "<", "UseNode", "*", ">", "UA", "=", "*", "I", ";", "NodeAddr", "<", "InstrNode", "*", ">", "IA", "=", "UA", ".", "Addr", "->", "getOwner", "(", "*", "DFG", ")", ";", "if", "(", "UA", ".", "Addr", "->", "getFlags", "(", ")", "&", "NodeAttrs", "::", "PhiRef", ")", "return", "false", ";", "NodeAddr", "<", "RefNode", "*", ">", "AA", "=", "LV", "->", "getNearestAliasedRef", "(", "LRExtRR", ",", "IA", ")", ";", "if", "(", "(", "DFG", "->", "IsDef", "(", "AA", ")", "&&", "AA", ".", "Id", "!=", "LRExtRegRD", ")", "||", "AA", ".", "Addr", "->", "getReachingDef", "(", ")", "!=", "LRExtRegRD", ")", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "File": "HexagonOptAddrMode21", "Func": "isSafeToExtLR", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3641, "Length": 194, "Cover_Rate": 0.6360655737704918, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vget_lane_p64", "(", "poly64x1_t", "__a", ",", "const", "int", "__b", ")", "{"], "ground_truth": ["return", "(", "poly64_t", ")", "__builtin_neon_vget_lanedi", "(", "(", "int64x1_t", ")", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon_vget_lane_p64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3642, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "off", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST", ")", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "PLUS", ":", "off", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "output_address", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "output_address", "(", "off", ")", ";", "break", ";", "case", "SYMBOL_REF", ":", "case", "LABEL_REF", ":", "output_addr_const", "(", "file", ",", "x", ")", ";", "break", ";", "default", ":", "gcc_assert", "(", "GET_CODE", "(", "x", ")", "!=", "MEM", ")", ";", "nvptx_print_operand", "(", "file", ",", "x", ",", "<NUM_LIT>", ")", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "nvptx2", "Func": "nvptx_print_address_operand", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 3643, "Length": 105, "Cover_Rate": 0.8823529411764706, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "shouldScheduleAdjacent", "(", "const", "TargetInstrInfo", "&", "TII", ",", "const", "TargetSubtargetInfo", "&", "TSI", ",", "const", "MachineInstr", "*", "FirstMI", ",", "const", "MachineInstr", "&", "SecondMI", ")", "{", "const", "<ISA_LIT>Subtarget", "&", "ST", "=", "static_cast", "<", "const", "<ISA_LIT>Subtarget", "&", ">", "(", "TSI", ")", ";", "unsigned", "FirstOpc", "=", "FirstMI", "?", "FirstMI", "->", "getOpcode", "(", ")", ":", "static_cast", "<", "unsigned", ">", "(", "<STR_LIT>", ")", ";", "unsigned", "SecondOpc", "=", "SecondMI", ".", "getOpcode", "(", ")", ";", "if", "(", "ST", ".", "hasArithmeticBccFusion", "(", ")", "&&", "isArithmeticBccPair", "(", "FirstOpc", ",", "SecondOpc", ",", "FirstMI", ")", ")", "return", "true", ";", "if", "(", "ST", ".", "hasArithmeticCbzFusion", "(", ")", "&&", "isArithmeticCbzPair", "(", "FirstOpc", ",", "SecondOpc", ",", "FirstMI", ")", ")", "return", "true", ";", "if", "(", "ST", ".", "hasFuseAES", "(", ")", "&&", "isAESPair", "(", "FirstOpc", ",", "SecondOpc", ")", ")", "return", "true", ";", "if", "(", "ST", ".", "hasFuseCryptoEOR", "(", ")", "&&", "isCryptoEORPair", "(", "FirstOpc", ",", "SecondOpc", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "ST", ".", "hasFuseLiterals", "(", ")", "&&", "isLiteralsPair", "(", "FirstOpc", ",", "SecondOpc", ",", "FirstMI", ",", "SecondMI", ")", ")", "return", "true", ";"], "File": "AArch64MacroFusion5", "Func": "shouldScheduleAdjacent", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3644, "Length": 166, "Cover_Rate": 0.7830188679245284, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrshl_u8", "(", "uint8x8_t", "__a", ",", "int8x8_t", "__b", ")", "{", "return", "__builtin_aarch64_urshlv8qi_uus", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vrshl_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3645, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IRBuilder", "<", ">", "Builder", "(", "InsertAtEnd", ")", ";", "Value", "*", "Idx", "[", "<NUM_LIT>", "]", ";", "Idx", "[", "<NUM_LIT>", "]", "=", "Builder", ".", "getInt32", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["Idx", "[", "<NUM_LIT>", "]", "=", "Builder", ".", "getInt32", "(", "getTranslator", "(", ")", ".", "getRegSetDesc", "(", ")", ".", "RegOffsetsInSet", "[", "getTranslator", "(", ")", ".", "getRegSetDesc", "(", ")", ".", "RegLargestSupers", "[", "<STR_LIT>", "]", "]", ")", ";"], "File": "X86DCModule", "Func": "insertCodeForFiniRegSet", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3646, "Length": 61, "Cover_Rate": 0.580952380952381, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "m_SymPLTMap", ";"], "ground_truth": ["}"], "File": "AArch64Relocator", "Func": "getSymPLTMap", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3647, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "ELF<ISA_LIT>AsmBackend", "(", "T", ",", "STI", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SparcAsmBackend1", "Func": "createSparcAsmBackend", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3648, "Length": 18, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "{", "s", "<<", "<STR_LIT>", "<<", "ID", ";", "}", "return", "s", ".", "str", "(", ")", ";"], "ground_truth": ["}"], "File": "PatmosFunctionSplitter", "Func": "getName", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 3649, "Length": 17, "Cover_Rate": 0.3269230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>MCCodeEmitter", "::", "encodeRelCondBrTarget", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "<NUM_LIT>", ",", "MO", ".", "getExpr", "(", ")", ",", "MCFixupKind", "(", "Fixup", ")", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "return", "<NUM_LIT>", ";", "}", "assert", "(", "MO", ".", "isImm", "(", ")", ")", ";", "auto", "target", "=", "MO", ".", "getImm", "(", ")", ";"], "ground_truth": ["<STR_LIT>", "::", "adjustBranchTarget", "(", "target", ")", ";"], "File": "AVRMCCodeEmitter", "Func": "encodeRelCondBrTarget", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3650, "Length": 106, "Cover_Rate": 0.9464285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "X", "(", "The<ISA_LIT>Target", ")", ";"], "ground_truth": ["}"], "File": "SparcAsmPrinter15", "Func": "LLVMInitializeSparcAsmPrinter", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3651, "Length": 10, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "combineSExt", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ")", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["SDLoc", "DL", "(", "N", ")", ";"], "File": "Z80ISelLowering2", "Func": "combineSExt", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3652, "Length": 44, "Cover_Rate": 0.4631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "BasicBlock", "*", "getBBHead", "(", ")", "{", "return", "BB", ";"], "ground_truth": ["}"], "File": "TPCCostModelEmitter", "Func": "getBBHead", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3653, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcmulq_f32", "(", "float32x4_t", "__a", ",", "float32x4_t", "__b", ")", "{", "return", "__builtin_mve_vcmulqv4sf", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve1___arm_vcmulq_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3654, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "}", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "<NUM_LIT>", "]", ")", "{", "if", "(", "ExtraCode", "[", "<NUM_LIT>", "]", "!=", "<NUM_LIT>", ")", "return", "true", ";", "switch", "(", "ExtraCode", "[", "<NUM_LIT>", "]", ")", "{", "default", ":", "return", "true", ";", "case", "'b'", ":", "case", "'h'", ":", "case", "'w'", ":", "case", "'k'", ":", "case", "'q'", ":", "break", ";", "case", "'H'", ":", "PrintMemReference", "(", "MI", ",", "OpNo", ",", "O", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "case", "'P'", ":", "PrintMemReference", "(", "MI", ",", "OpNo", ",", "O", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "X86AsmPrinter (2)2", "Func": "PrintAsmMemoryOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3655, "Length": 92, "Cover_Rate": 0.6052631578947368, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "CVXMM8Start", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "<NUM_LIT>", ";", "++", "I", ")", "MRI", "->", "mapLLVMRegToCVReg", "(", "<STR_LIT>", "+", "I", ",", "CVXMM8Start", "+", "I", ")", ";", "unsigned", "CVX64RegStart", "=", "<NUM_LIT>", ";", "static", "const", "MCPhysReg", "CVX64Regs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "}", ";"], "ground_truth": ["for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "array_lengthof", "(", "CVX64Regs", ")", ";", "++", "I", ")", "MRI", "->", "mapLLVMRegToCVReg", "(", "CVX64Regs", "[", "I", "]", ",", "CVX64RegStart", "+", "I", ")", ";"], "File": "X86MCTargetDesc57", "Func": "initLLVMToSEHAndCVRegMapping", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3656, "Length": 198, "Cover_Rate": 0.3402061855670103, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "*", "U", ":", "V", "->", "users", "(", ")", ")", "Worklist", ".", "push_back", "(", "U", ")", ";", "while", "(", "!", "Worklist", ".", "empty", "(", ")", ")", "{", "auto", "*", "U", "=", "Worklist", ".", "pop_back_val", "(", ")", ";", "if", "(", "isa", "<", "ConstantExpr", ">", "(", "U", ")", ")", "{", "for", "(", "auto", "*", "UU", ":", "U", "->", "users", "(", ")", ")", "Worklist", ".", "push_back", "(", "UU", ")", ";", "continue", ";", "}", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "U", ")", ";"], "ground_truth": ["if", "(", "!", "I", "||", "I", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "!=", "F", ")", "return", "false", ";"], "File": "ARMISelLowering (2)6", "Func": "allUsersAreInFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3657, "Length": 104, "Cover_Rate": 0.7761194029850746, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstrBuilder", "buildMI", "(", "Block", "&", "MBB", ",", "BlockIt", "MBBI", ",", "unsigned", "Opcode", ",", "unsigned", "DstReg", ")", "{"], "ground_truth": ["return", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "DstReg", ")", ";"], "File": "SNESExpandPseudoInsts", "Func": "buildMI", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3658, "Length": 40, "Cover_Rate": 0.975609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_cvtepi32_epi16", "(", "__m256i", "__A", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_pmovdw256_mask", "(", "(", "__v8si", ")", "__A", ",", "(", "__v8hi", ")", "_mm_setzero_si128", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vlintrin4", "Func": "_mm256_cvtepi32_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3659, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "unsigned", "char", ")", "__builtin_ia32_kortestzqi", "(", "__A", ",", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx512dqintrin", "Func": "_kortestz_mask8_u8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3660, "Length": 13, "Cover_Rate": 0.5909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InitializeELF", "(", "isAAPCS_ABI", ")", ";", "if", "(", "isAAPCS_ABI", ")", "{", "LSDASection", "=", "nullptr", ";", "}", "if", "(", "genExecuteOnly", ")", "{", "unsigned", "Type", "=", "ELF", "::", "SHT_PROGBITS", ";", "unsigned", "Flags", "=", "ELF", "::", "SHF_EXECINSTR", "|", "ELF", "::", "SHF_ALLOC", "|", "ELF", "::", "SHF_<ISA_LIT>_PURECODE", ";"], "ground_truth": ["TextSection", "=", "Ctx", ".", "getELFSection", "(", "<STR_LIT>", ",", "Type", ",", "Flags", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "ARMTargetObjectFile (2)1", "Func": "Initialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3661, "Length": 61, "Cover_Rate": 0.46564885496183206, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCDisassembler", "*", "create<ISA_LIT>Disassembler", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "<ISA_LIT>Disassembler", "(", "STI", ",", "Ctx", ")", ";"], "ground_truth": ["}"], "File": "PPCDisassembler12", "Func": "createPPCDisassembler", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3662, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HOST_WIDE_INT", "size", ";", "tree", "section_name", ";", "if", "(", "TREE_CODE", "(", "decl", ")", "!=", "VAR_DECL", "||", "DECL_ARTIFICIAL", "(", "decl", ")", ")", "return", "false", ";", "section_name", "=", "DECL_SECTION_NAME", "(", "decl", ")", ";", "if", "(", "section_name", ")", "{", "gcc_assert", "(", "TREE_CODE", "(", "section_name", ")", "==", "STRING_CST", ")", ";", "if", "(", "frv_string_begins_with", "(", "section_name", ",", "<STR_LIT>", ")", ")", "return", "true", ";", "if", "(", "frv_string_begins_with", "(", "section_name", ",", "<STR_LIT>", ")", ")", "return", "true", ";", "return", "false", ";", "}", "size", "=", "int_size_in_bytes", "(", "TREE_TYPE", "(", "decl", ")", ")", ";"], "ground_truth": ["if", "(", "size", ">", "<NUM_LIT>", "&&", "(", "unsigned", "HOST_WIDE_INT", ")", "size", "<=", "g_switch_value", ")", "return", "true", ";"], "File": "frv2", "Func": "frv_in_small_data_p", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 3663, "Length": 100, "Cover_Rate": 0.8928571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AllowSwitchFromAlu", "=", "true", ";", "}", "else", "{", "unsigned", "NeededWF", "=", "<NUM_LIT>", "/", "ALUFetchRationEstimate", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "NeededWF", "<<", "<STR_LIT>", ")", ";", "unsigned", "NearRegisterRequirement", "=", "<NUM_LIT>", "*", "Available", "[", "IDFetch", "]", ".", "size", "(", ")", ";", "if", "(", "NeededWF", ">", "getWFCountLimitedByGPR", "(", "NearRegisterRequirement", ")", ")", "AllowSwitchFromAlu", "=", "true", ";", "}", "}", "if", "(", "!", "SU", "&&", "(", "(", "AllowSwitchToAlu", "&&", "CurInstKind", "!=", "IDAlu", ")", "||", "(", "!", "AllowSwitchFromAlu", "&&", "CurInstKind", "==", "IDAlu", ")", ")", ")", "{", "SU", "=", "pickAlu", "(", ")", ";", "if", "(", "!", "SU", "&&", "!", "PhysicalRegCopy", ".", "empty", "(", ")", ")", "{", "SU", "=", "PhysicalRegCopy", ".", "front", "(", ")", ";", "PhysicalRegCopy", ".", "erase", "(", "PhysicalRegCopy", ".", "begin", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "R600MachineScheduler10", "Func": "pickNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3664, "Length": 118, "Cover_Rate": 0.30971128608923887, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "find_regmode_weight", "(", "b", "->", "index", ",", "SFmode", ")", ";"], "ground_truth": ["}"], "File": "sh3", "Func": "FOR_EACH_BB_REVERSE", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3665, "Length": 10, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "D", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "disassembler", "Func": "mov_a0h_stepj0", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3666, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Idx", "=", "CurrGroupSize", ";", "if", "(", "GrpCount", "%", "<NUM_LIT>", ")", "Idx", "+=", "<NUM_LIT>", ";", "return", "Idx", ";"], "ground_truth": ["}"], "File": "SystemZHazardRecognizer1", "Func": "getCurrCycleIdx", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3667, "Length": 19, "Cover_Rate": 0.7307692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cmpgt_pi8", "(", "__m64", "__m1", ",", "__m64", "__m2", ")", "{", "return", "(", "__m64", ")", "__builtin_ia32_pcmpgtb", "(", "(", "__v8qi", ")", "__m1", ",", "(", "__v8qi", ")", "__m2", ")", ";"], "ground_truth": ["}"], "File": "mmintrin", "Func": "_mm_cmpgt_pi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3668, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "DCI", ".", "isBeforeLegalize", "(", ")", ")", "break", ";", "return", "performMemSDNodeCombine", "(", "cast", "<", "MemSDNode", ">", "(", "N", ")", ",", "DCI", ")", ";", "}", "case", "<STR_LIT>", ":", "return", "performAndCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performOrCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performXorCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performClassCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performFCanonicalizeCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "SDValue", "Src", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Src", ".", "isUndef", "(", ")", ")", "return", "Src", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "performUCharToFloatCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "SIISelLowering113", "Func": "PerformDAGCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3669, "Length": 198, "Cover_Rate": 0.4267241379310345, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "ParseDirectiveWord", "(", "<NUM_LIT>", ",", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", ".", "startswith", "(", "<STR_LIT>", ")", ")", "return", "ParseDirectiveCode", "(", "IDVal", ",", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "X86AsmParser14", "Func": "ParseDirective", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3670, "Length": 44, "Cover_Rate": 0.7096774193548387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "ResultReg", "=", "<NUM_LIT>", ";", "if", "(", "RetVT", "==", "CopyVT", ")", "{", "const", "TargetRegisterClass", "*", "CpyRC", "=", "TLI", ".", "getRegClassFor", "(", "CopyVT", ")", ";", "ResultReg", "=", "createResultReg", "(", "CpyRC", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "SourcePhysReg", ")", ";", "}", "else", "if", "(", "CopyVT", "==", "<STR_LIT>", ")", "{", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "RetVT", ")", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ResultReg", ")", ".", "addReg", "(", "SourcePhysReg", ")", ";", "}", "else", "if", "(", "RetVT", "==", "<STR_LIT>", "||", "RetVT", "==", "<STR_LIT>", "||", "RetVT", "==", "<STR_LIT>", ")", "{", "ResultReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "SourcePhysReg", "-=", "<STR_LIT>", "-", "<STR_LIT>", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "SourcePhysReg", ")", ";"], "ground_truth": ["}"], "File": "PPCFastISel1", "Func": "finishCall", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3671, "Length": 172, "Cover_Rate": 0.4226044226044226, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>SelectionDAGInfo", "::", "~", "<ISA_LIT>SelectionDAGInfo", "(", ")", "{"], "ground_truth": ["}"], "File": "TMS320C64XSelectionDAGInfo", "Func": "~TMS320C64XSelectionDAGInfo", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 3672, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMem", "(", ")", "const", "override", "{"], "ground_truth": ["return", "false", ";"], "File": "WebAssemblyAsmParser (2)", "Func": "isMem", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3673, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "mem", "=", "gen_frame_mem", "(", "GET_MODE", "(", "reg", ")", ",", "addr", ")", ";"], "ground_truth": ["return", "gen_rtx_SET", "(", "store", "?", "mem", ":", "reg", ",", "store", "?", "reg", ":", "mem", ")", ";"], "File": "powerpcspe", "Func": "gen_frame_set", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3674, "Length": 28, "Cover_Rate": 0.4307692307692308, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "last", "=", "first", "+", "rounded_size", ";", "emit_insn", "(", "gen_probe_stack_range", "(", "Pmode", ",", "sr", ".", "reg", ",", "sr", ".", "reg", ",", "GEN_INT", "(", "-", "last", ")", ")", ")", ";", "if", "(", "size", "!=", "rounded_size", ")", "emit_stack_probe", "(", "plus_constant", "(", "Pmode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "sr", ".", "reg", ")", ",", "rounded_size", "-", "size", ")", ")", ";", "release_scratch_register_on_entry", "(", "&", "sr", ",", "size", ",", "true", ")", ";", "}"], "ground_truth": ["emit_insn", "(", "gen_blockage", "(", ")", ")", ";"], "File": "i386", "Func": "ix86_emit_probe_stack_range", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3675, "Length": 75, "Cover_Rate": 0.36764705882352944, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "RegSeq", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "R", "=", "<NUM_LIT>", ";", "R", "<", "NumRegs", ";", "++", "R", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "FirstOpnd", "+", "R", ")", ";", "assert", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getSubReg", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "VirtReg", "=", "MO", ".", "getReg", "(", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "VirtReg", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "MRI", "->", "hasOneNonDBGUse", "(", "VirtReg", ")", ")", "return", "false", ";", "MachineInstr", "*", "UseMI", "=", "&", "*", "MRI", "->", "use_nodbg_begin", "(", "VirtReg", ")", ";", "if", "(", "!", "UseMI", "->", "isRegSequence", "(", ")", ")", "return", "false", ";", "if", "(", "RegSeq", "&&", "RegSeq", "!=", "UseMI", ")", "return", "false", ";", "unsigned", "OpIdx", "=", "<NUM_LIT>", "+", "(", "Offset", "+", "R", "*", "Stride", ")", "*", "<NUM_LIT>", ";", "if", "(", "UseMI", "->", "getOperand", "(", "OpIdx", ")", ".", "getReg", "(", ")", "!=", "VirtReg", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "unsigned", "SubIdx", "=", "UseMI", "->", "getOperand", "(", "OpIdx", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "LastSubIdx", ")", "{", "if", "(", "LastSubIdx", "!=", "SubIdx", "-", "Stride", ")", "return", "false", ";", "}", "else", "{", "if", "(", "SubIdx", "!=", "(", "<STR_LIT>", "+", "Offset", ")", "&&", "SubIdx", "!=", "(", "<STR_LIT>", "+", "Offset", ")", ")", "return", "false", ";", "}", "RegSeq", "=", "UseMI", ";", "LastSubIdx", "=", "SubIdx", ";", "}", "if", "(", "NumRegs", "==", "<NUM_LIT>", ")", "{", "unsigned", "OpIdx", "=", "<NUM_LIT>", "+", "(", "Offset", "+", "<NUM_LIT>", "*", "Stride", ")", "*", "<NUM_LIT>", ";", "const", "MachineOperand", "&", "MO", "=", "RegSeq", "->", "getOperand", "(", "OpIdx", ")", ";", "unsigned", "VirtReg", "=", "MO", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "DefMI", "=", "MRI", "->", "getVRegDef", "(", "VirtReg", ")", ";", "if", "(", "!", "DefMI", "||", "!", "DefMI", "->", "isImplicitDef", "(", ")", ")", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "NEONPreAllocPass1", "Func": "FormsRegSequence", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3676, "Length": 299, "Cover_Rate": 0.3981358189081225, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "&", "Ctx", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "assert", "(", "(", "OpSize", "==", "<NUM_LIT>", "||", "OpSize", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "auto", "*", "ArgTy", "=", "OpSize", "==", "<NUM_LIT>", "?", "Type", "::", "getFloatTy", "(", "Ctx", ")", ":", "Type", "::", "getDoubleTy", "(", "Ctx", ")", ";", "auto", "*", "RetTy", "=", "Type", "::", "getInt32Ty", "(", "Ctx", ")", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "Results", ";", "for", "(", "auto", "Libcall", ":", "Libcalls", ")", "{", "auto", "LibcallResult", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", ";", "auto", "Status", "=", "createLibcall", "(", "MIRBuilder", ",", "Libcall", ".", "LibcallID", ",", "{", "LibcallResult", ",", "RetTy", "}", ",", "{", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "ArgTy", "}", ",", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "ArgTy", "}", "}", ")", ";", "if", "(", "Status", "!=", "LegalizerHelper", "::", "Legalized", ")", "return", "false", ";", "auto", "ProcessedResult", "=", "Libcalls", ".", "size", "(", ")", "==", "<NUM_LIT>", "?", "OriginalResult", ":", "MRI", ".", "createGenericVirtualRegister", "(", "MRI", ".", "getType", "(", "OriginalResult", ")", ")", ";", "CmpInst", "::", "Predicate", "ResultPred", "=", "Libcall", ".", "Predicate", ";", "if", "(", "ResultPred", "==", "CmpInst", "::", "BAD_ICMP_PREDICATE", ")", "{", "MIRBuilder", ".", "buildTrunc", "(", "ProcessedResult", ",", "LibcallResult", ")", ";", "}", "else", "{", "assert", "(", "CmpInst", "::", "isIntPredicate", "(", "ResultPred", ")", "&&", "<STR_LIT>", ")", ";", "auto", "Zero", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", ";", "MIRBuilder", ".", "buildConstant", "(", "Zero", ",", "<NUM_LIT>", ")", ";", "MIRBuilder", ".", "buildICmp", "(", "ResultPred", ",", "ProcessedResult", ",", "LibcallResult", ",", "Zero", ")", ";", "}", "Results", ".", "push_back", "(", "ProcessedResult", ")", ";", "}"], "ground_truth": ["if", "(", "Results", ".", "size", "(", ")", "!=", "<NUM_LIT>", ")", "{"], "File": "ARMLegalizerInfo20", "Func": "legalizeCustom", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3677, "Length": 282, "Cover_Rate": 0.373015873015873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasWAITPKG", "(", ")", "const", "{", "return", "HasWAITPKG", ";"], "ground_truth": ["}"], "File": "X86Subtarget100", "Func": "hasWAITPKG", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3678, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DCI", ".", "DAG", ".", "getConstant", "(", "-", "<NUM_LIT>", ",", "dl", ",", "ty", "(", "Op", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "getZero", "(", "dl", ",", "ty", "(", "Op", ")", ",", "DCI", ".", "DAG", ")", ";", "default", ":", "break", ";", "}", "}", "else", "if", "(", "Opc", "==", "<STR_LIT>", ")", "{", "SDValue", "Cond", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Cond", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "C0", "=", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "C1", "=", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "C1", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "VSel", "=", "DCI", ".", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ty", "(", "Op", ")", ",", "C0", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "VSel", ";", "}", "}", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "HexagonISelLowering103", "Func": "PerformDAGCombine", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3679, "Length": 148, "Cover_Rate": 0.5692307692307692, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "res", ")", ":", "<STR_LIT>", "(", "mm", ")", ",", "<STR_LIT>", "(", "mn", ")", ")", ";", "return", "res", ";"], "ground_truth": ["}"], "File": "ushmedia", "Func": "sh_media_MMULFX_W", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3680, "Length": 24, "Cover_Rate": 0.5106382978723404, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Store", "&&", "Store", "->", "getValue", "(", ")", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "allowsMemoryAccessForAlignment", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "DAG", ".", "getDataLayout", "(", ")", ",", "Store", "->", "getMemoryVT", "(", ")", ",", "*", "Store", "->", "getMemOperand", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "StoredVal", "=", "Store", "->", "getValue", "(", ")", ";", "MVT", "VT", "=", "StoredVal", ".", "getSimpleValueType", "(", ")", ";", "unsigned", "EltSizeBits", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "assert", "(", "(", "EltSizeBits", "==", "<NUM_LIT>", "||", "EltSizeBits", "==", "<NUM_LIT>", "||", "EltSizeBits", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "MVT", "NewVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "VT", ".", "getVectorElementCount", "(", ")", "*", "(", "EltSizeBits", "/", "<NUM_LIT>", ")", ")", ";", "assert", "(", "NewVT", ".", "isValid", "(", ")", "&&", "<STR_LIT>", ")", ";", "StoredVal", "=", "DAG", ".", "getBitcast", "(", "NewVT", ",", "StoredVal", ")", ";"], "ground_truth": ["return", "DAG", ".", "getStore", "(", "Store", "->", "getChain", "(", ")", ",", "DL", ",", "StoredVal", ",", "Store", "->", "getBasePtr", "(", ")", ",", "Store", "->", "getPointerInfo", "(", ")", ",", "Store", "->", "getOriginalAlign", "(", ")", ",", "Store", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";"], "File": "RISCVISelLowering1", "Func": "expandUnalignedRVVStore", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3681, "Length": 195, "Cover_Rate": 0.8628318584070797, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ArrayRef", "<", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">>", "<ISA_LIT>InstrInfo", "::", "getSerializableDirectMachineOperandTargetFlags", "(", ")", "const", "{", "using", "namespace", "<ISA_LIT>II", ";"], "ground_truth": ["static", "const", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">", "TargetFlags", "[", "]", "=", "{"], "File": "RISCVInstrInfo", "Func": "getSerializableDirectMachineOperandTargetFlags", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3682, "Length": 40, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "code", ")", "{", "case", "ASHIFT", ":", "case", "ASHIFTRT", ":", "case", "LSHIFTRT", ":", "case", "ROTATERT", ":", "case", "PLUS", ":", "case", "MINUS", ":", "case", "COMPARE", ":", "case", "NEG", ":", "case", "NOT", ":", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "case", "MULT", ":", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", ")", "{", "int", "cycles", "=", "<NUM_LIT>", ";", "unsigned", "HOST_WIDE_INT", "i", "=", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "while", "(", "i", ")", "{", "i", ">>=", "<NUM_LIT>", ";", "cycles", "++", ";", "}", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", "+", "cycles", ";", "}", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ";", "case", "SET", ":", "return", "(", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", "+", "<NUM_LIT>", "*", "(", "(", "GET_CODE", "(", "SET_SRC", "(", "x", ")", ")", "==", "MEM", ")", "+", "GET_CODE", "(", "SET_DEST", "(", "x", ")", ")", "==", "MEM", ")", ")", ";", "case", "CONST_INT", ":", "if", "(", "outer", "==", "SET", ")", "{", "if", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "INTVAL", "(", "x", ")", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "thumb_shiftable_const", "(", "INTVAL", "(", "x", ")", ")", ")", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";"], "File": "arm3", "Func": "thumb_rtx_costs", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3683, "Length": 190, "Cover_Rate": 0.34172661870503596, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "UsesRedZone", ";"], "ground_truth": ["}"], "File": "X86MachineFunctionInfo", "Func": "getUsesRedZone", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3684, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "RC", "=", "CurDAG", "->", "getTargetConstant", "(", "TRC", "->", "getID", "(", ")", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "NewOp", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "COPY_TO_REGCLASS", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ",", "RC", ")", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["OutOps", ".", "push_back", "(", "NewOp", ")", ";"], "File": "AArch64ISelDAGToDAG10", "Func": "SelectInlineAsmMemoryOperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3685, "Length": 60, "Cover_Rate": 0.4316546762589928, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PreservedAnalyses", "<ISA_LIT>LoopIdiomRecognitionPass", "::", "run", "(", "Loop", "&", "L", ",", "LoopAnalysisManager", "&", "AM", ",", "LoopStandardAnalysisResults", "&", "AR", ",", "LPMUpdater", "&", "U", ")", "{"], "ground_truth": ["return", "<ISA_LIT>LoopIdiomRecognize", "(", "&", "AR", ".", "AA", ",", "&", "AR", ".", "DT", ",", "&", "AR", ".", "LI", ",", "&", "AR", ".", "TLI", ",", "&", "AR", ".", "SE", ")", ".", "run", "(", "&", "L", ")", "?", "getLoopPassPreservedAnalyses", "(", ")", ":", "PreservedAnalyses", "::", "all", "(", ")", ";"], "File": "HexagonLoopIdiomRecognition1", "Func": "run", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3686, "Length": 67, "Cover_Rate": 0.9852941176470589, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "LN", ";", "++", "i", ")", "{", "bool", "Eval", "=", "constToInt", "(", "LSL", ".", "Values", "[", "i", "]", ",", "LoVs", "[", "i", "]", ")", ";", "if", "(", "!", "Eval", ")", "return", "false", ";", "assert", "(", "LoVs", "[", "i", "]", ".", "getBitWidth", "(", ")", "==", "<NUM_LIT>", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "HN", ";", "++", "i", ")", "{", "bool", "Eval", "=", "constToInt", "(", "LSH", ".", "Values", "[", "i", "]", ",", "HiVs", "[", "i", "]", ")", ";", "if", "(", "!", "Eval", ")", "return", "false", ";", "assert", "(", "HiVs", "[", "i", "]", ".", "getBitWidth", "(", ")", "==", "<NUM_LIT>", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "HiVs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "APInt", "HV", "=", "HiVs", "[", "i", "]", ".", "zextOrSelf", "(", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "<", "LoVs", ".", "size", "(", ")", ";", "++", "j", ")", "{", "APInt", "LV", "=", "LoVs", "[", "j", "]", ".", "zextOrSelf", "(", "<NUM_LIT>", ")", ";", "const", "Constant", "*", "C", "=", "intToConst", "(", "HV", "|", "LV", ")", ";", "Result", ".", "add", "(", "C", ")", ";", "if", "(", "Result", ".", "isBottom", "(", ")", ")", "return", "false", ";", "}", "}", "return", "!", "Result", ".", "isBottom", "(", ")", ";"], "ground_truth": ["}"], "File": "HexagonConstPropagation", "Func": "evaluateHexRSEQ32", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3687, "Length": 219, "Cover_Rate": 0.6422287390029325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasRegisterBanking", "(", ")", "const", "{", "return", "HasRegisterBanking", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget106", "Func": "hasRegisterBanking", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3688, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCPhysReg", "*", "<ISA_LIT>RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "static", "const", "MCPhysReg", "CalleeSavedRegs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ";", "static", "const", "MCPhysReg", "CalleeSavedRegsFP", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", "->", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";"], "ground_truth": ["if", "(", "TFI", "->", "hasFP", "(", "*", "MF", ")", ")", "return", "CalleeSavedRegsFP", ";"], "File": "XCoreRegisterInfo", "Func": "getCalleeSavedRegs", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3689, "Length": 90, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "return", "true", ";"], "ground_truth": ["if", "(", "Opcode", "==", "<STR_LIT>", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ">=", "<NUM_LIT>", ")", "return", "true", ";"], "File": "PPCInstrInfo10", "Func": "isSignExtendingOp", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3690, "Length": 199, "Cover_Rate": 0.5292553191489362, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isGFX940", "(", ")", ")", "return", "true", ";", "uint64_t", "TSFlags", "=", "MII", ".", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ".", "TSFlags", ";"], "ground_truth": ["if", "(", "(", "TSFlags", "&", "(", "<STR_LIT>", "|", "<STR_LIT>", ")", ")", "!=", "(", "<STR_LIT>", "|", "<STR_LIT>", ")", ")", "return", "true", ";"], "File": "AMDGPUAsmParser40", "Func": "validateFlatLdsDMA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3691, "Length": 46, "Cover_Rate": 0.37398373983739835, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "LocInfo", "::", "FPExt", ")", "{", "MVT", "LocVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "MVT", "ValVT", "=", "VA", ".", "getValVT", "(", ")", ";", "if", "(", "VA", ".", "getValVT", "(", ")", "==", "<STR_LIT>", "||", "VA", ".", "getValVT", "(", ")", "==", "<STR_LIT>", ")", "{", "std", "::", "swap", "(", "ValVT", ",", "LocVT", ")", ";", "MemSize", "=", "VA", ".", "getValVT", "(", ")", ".", "getStoreSize", "(", ")", ";", "}", "ValVReg", "=", "extendRegister", "(", "ValVReg", ",", "VA", ",", "MaxSize", ")", ";", "const", "LLT", "RegTy", "=", "MRI", ".", "getType", "(", "ValVReg", ")", ";", "if", "(", "RegTy", ".", "getSizeInBits", "(", ")", "<", "LocVT", ".", "getSizeInBits", "(", ")", ")", "ValVReg", "=", "MIRBuilder", ".", "buildTrunc", "(", "RegTy", ",", "ValVReg", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "}", "else", "{"], "ground_truth": ["MemSize", "=", "VA", ".", "getValVT", "(", ")", ".", "getStoreSize", "(", ")", ";"], "File": "AArch64CallLowering30", "Func": "assignValueToAddress", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3692, "Length": 141, "Cover_Rate": 0.6497695852534562, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "BTI", "=", "<NUM_LIT>", ",", "BTE", "=", "Block", ".", "NumTerminators", ";", "BTI", "!=", "BTE", ";", "++", "BTI", ")", "{", "skipTerminator", "(", "Position", ",", "*", "TI", ",", "true", ")", ";"], "ground_truth": ["++", "TI", ";"], "File": "SystemZLongBranch10", "Func": "setWorstCaseAddresses", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3693, "Length": 34, "Cover_Rate": 0.3953488372093023, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Val", "<<", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ",", "true", ",", "<NUM_LIT>", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Val", "<<", "<NUM_LIT>", ")", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler (2)", "Func": "DecodeThumbBROperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3694, "Length": 56, "Cover_Rate": 0.7368421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "regno", "==", "C_REG", "||", "regno", "==", "B_REG", "||", "regno", "==", "E_REG", "||", "regno", "==", "L_REG", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "rl78", "Func": "rl78_regno_mode_code_ok_for_base_p", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3695, "Length": 25, "Cover_Rate": 0.3424657534246575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "reload_in_progress", "||", "reload_completed", ")", "&&", "!", "strict_memory_address_p", "(", "Pmode", ",", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "lra_in_progress", "&&", "!", "memory_address_p", "(", "Pmode", ",", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ")", "return", "<NUM_LIT>", ";"], "File": "sparc", "Func": "memory_ok_for_ldd", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3696, "Length": 44, "Cover_Rate": 0.6470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setForcedEncodingSize", "(", "<NUM_LIT>", ")", ";", "if", "(", "Name", ".", "endswith", "(", "<STR_LIT>", ")", ")", "setForcedEncodingSize", "(", "<NUM_LIT>", ")", ";", "else", "if", "(", "Name", ".", "endswith", "(", "<STR_LIT>", ")", ")", "setForcedEncodingSize", "(", "<NUM_LIT>", ")", ";", "Operands", ".", "push_back", "(", "AMDGPUOperand", "::", "CreateToken", "(", "Name", ",", "NameLoc", ")", ")", ";", "while", "(", "!", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "AMDGPUAsmParser", "::", "OperandMatchResultTy", "Res", "=", "parseOperand", "(", "Operands", ",", "Name", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "switch", "(", "Res", ")", "{", "case", "MatchOperand_Success", ":", "break", ";", "case", "MatchOperand_ParseFail", ":", "return", "Error", "(", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "case", "MatchOperand_NoMatch", ":", "return", "Error", "(", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "}", "}"], "ground_truth": ["AMDGPUAsmParser", "::", "OperandMatchResultTy", "Res", ";"], "File": "AMDGPUAsmParser18", "Func": "ParseInstruction", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3697, "Length": 145, "Cover_Rate": 0.7038834951456311, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "}"], "ground_truth": ["}"], "File": "MipsSEInstrInfo15", "Func": "getOppositeBranchOpc", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3698, "Length": 56, "Cover_Rate": 0.34146341463414637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqmovn_high_s32", "(", "int16x4_t", "a", ",", "int32x4_t", "b", ")", "{", "int16x8_t", "result", "=", "vcombine_s16", "(", "a", ",", "vcreate_s16", "(", "__AARCH64_UINT64_C", "(", "<NUM_LIT>", ")", ")", ")", ";"], "ground_truth": ["__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "b", ")", ":", ")", ";"], "File": "arm", "Func": "neon2_vqmovn_high_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3699, "Length": 41, "Cover_Rate": 0.9111111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GlobalBaseReg", ")", "return", "GlobalBaseReg", ";", "if", "(", "FixGlobalBaseReg", ")", "return", "GlobalBaseReg", "=", "<STR_LIT>", ";"], "ground_truth": ["const", "TargetRegisterClass", "*", "RC", ";"], "File": "Cpu0MachineFunction1", "Func": "getGlobalBaseReg", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3700, "Length": 21, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "getThe<ISA_LIT>BETarget", "(", ")", ",", "create<ISA_LIT>Disassembler", ")", ";", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "getTheThumbLETarget", "(", ")", ",", "create<ISA_LIT>Disassembler", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCDisassembler", "(", "getTheThumbBETarget", "(", ")", ",", "create<ISA_LIT>Disassembler", ")", ";"], "File": "ARMDisassembler34", "Func": "LLVMInitializeARMDisassembler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3701, "Length": 33, "Cover_Rate": 0.66, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MFI", ".", "isFixedObjectIndex", "(", "FI", ")", ")", "FrameReg", "=", "hasFP", "(", "MF", ")", "?", "ABI", ".", "GetFramePtr", "(", ")", ":", "ABI", ".", "GetStackPtr", "(", ")", ";"], "ground_truth": ["else", "FrameReg", "=", "hasBP", "(", "MF", ")", "?", "ABI", ".", "GetBasePtr", "(", ")", ":", "ABI", ".", "GetStackPtr", "(", ")", ";"], "File": "MipsSEFrameLowering16", "Func": "getFrameIndexReference", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3702, "Length": 48, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "getStackAddress", "(", "uint64_t", "Size", ",", "int64_t", "Offset", ",", "MachinePointerInfo", "&", "MPO", ")", "override", "{", "assert", "(", "(", "Size", "==", "<NUM_LIT>", "||", "Size", "==", "<NUM_LIT>", "||", "Size", "==", "<NUM_LIT>", "||", "Size", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "auto", "&", "MFI", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getFrameInfo", "(", ")", ";"], "ground_truth": ["int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "Size", ",", "Offset", ",", "true", ")", ";"], "File": "ARMCallLowering1", "Func": "getStackAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3703, "Length": 66, "Cover_Rate": 0.5739130434782609, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "tree", "spu_handle_fndecl_attribute", "(", "tree", "*", "node", ",", "tree", "name", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "*", "no_add_attrs", ")", "{", "if", "(", "TREE_CODE", "(", "*", "node", ")", "!=", "FUNCTION_DECL", ")", "{", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", ",", "name", ")", ";", "*", "no_add_attrs", "=", "true", ";", "}"], "ground_truth": ["return", "NULL_TREE", ";"], "File": "spu", "Func": "spu_handle_fndecl_attribute", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3704, "Length": 53, "Cover_Rate": 0.9814814814814815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_loongson_pandn_sd", "(", "s", ",", "t", ")", ";"], "ground_truth": ["}"], "File": "loongson-mmiintrin", "Func": "pandn_sd", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3705, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqrshrntq_m_n_u16", "(", "uint8x16_t", "__a", ",", "uint16x8_t", "__b", ",", "const", "int", "__imm", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vqrshrntq_m_n_uv8hi", "(", "__a", ",", "__b", ",", "__imm", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vqrshrntq_m_n_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3706, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Desc", ".", "TSFlags", "&", "<STR_LIT>", ")", "printRptDirective", "(", "MI", ",", "O", ")", ";", "if", "(", "!", "printAliasInstr", "(", "MI", ",", "Address", ",", "O", ")", ")", "printInstruction", "(", "MI", ",", "Address", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";"], "ground_truth": ["}"], "File": "MSP430InstPrinter18", "Func": "printInst", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3707, "Length": 44, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "I", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_ASHR", "||", "I", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_LSHR", ")", ";", "Register", "DstReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "DstReg", ")", ";", "Register", "Src1Reg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Src2Reg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "Ty", ".", "isVector", "(", ")", ")", "return", "false", ";", "bool", "IsASHR", "=", "I", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_ASHR", ";", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "unsigned", "NegOpc", "=", "<NUM_LIT>", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getRegClassForTypeOnBank", "(", "Ty", ",", "RBI", ".", "getRegBank", "(", "<STR_LIT>", ")", ",", "RBI", ")", ";", "if", "(", "Ty", "==", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "Opc", "=", "IsASHR", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "NegOpc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "Ty", "==", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "Opc", "=", "IsASHR", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "NegOpc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "Ty", "==", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "Opc", "=", "IsASHR", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "NegOpc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "Ty", "==", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "Opc", "=", "IsASHR", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "NegOpc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "Ty", "==", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "Opc", "=", "IsASHR", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "NegOpc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "Ty", "==", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "Opc", "=", "IsASHR", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "NegOpc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "Ty", "==", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "Opc", "=", "IsASHR", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "NegOpc", "=", "<STR_LIT>", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AArch64InstructionSelector70", "Func": "selectVectorAshrLshr", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3708, "Length": 339, "Cover_Rate": 0.710691823899371, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_m_psrlwi", "(", "__m64", "__m", ",", "int", "__count", ")", "{"], "ground_truth": ["return", "_mm_srli_pi16", "(", "__m", ",", "__count", ")", ";"], "File": "mmintrin", "Func": "_m_psrlwi", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3709, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIntrinsicID", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";"], "ground_truth": ["BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";"], "File": "X86InstructionSelector", "Func": "selectIntrinsicWSideEffects", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3710, "Length": 43, "Cover_Rate": 0.4725274725274725, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "FrameObjSize", "=", "std", "::", "max", "(", "Flags", ".", "getByValSize", "(", ")", ",", "RegAreaSize", ")", ";", "int", "FrameObjOffset", ";", "ArrayRef", "<", "MCPhysReg", ">", "ByValArgRegs", "=", "ABI", ".", "GetByValArgRegs", "(", ")", ";", "if", "(", "RegAreaSize", ")", "FrameObjOffset", "=", "(", "int", ")", "ABI", ".", "GetCalleeAllocdArgSizeInBytes", "(", "State", ".", "getCallingConv", "(", ")", ")", "-", "(", "int", ")", "(", "(", "ByValArgRegs", ".", "size", "(", ")", "-", "FirstReg", ")", "*", "GPRSizeInBytes", ")", ";", "else", "FrameObjOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "EVT", "PtrTy", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "FrameObjSize", ",", "FrameObjOffset", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "PtrTy", ")", ";", "InVals", ".", "push_back", "(", "FIN", ")", ";", "if", "(", "!", "NumRegs", ")", "return", ";", "MVT", "RegTy", "=", "<STR_LIT>", "(", "GPRSizeInBytes", "*", "<NUM_LIT>", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getRegClassFor", "(", "RegTy", ")", ";"], "ground_truth": ["for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "NumRegs", ";", "++", "I", ")", "{"], "File": "MipsISelLowering69", "Func": "copyByValRegs", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3711, "Length": 164, "Cover_Rate": 0.44565217391304346, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineInstr", "::", "const_mop_iterator", "I", "=", "MI", ".", "operands_begin", "(", ")", ",", "E", "=", "MI", ".", "operands_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "MachineOperand", "&", "MO", "=", "*", "I", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "DstMI", "=", "Reg", ";"], "ground_truth": ["else", "DstMI", "=", "TRI", "->", "getMatchingSuperReg", "(", "Reg", ",", "<ISA_LIT>RegisterInfo", "::", "getSubRegFromChannel", "(", "TRI", "->", "getHWRegChan", "(", "Reg", ")", ")", ",", "&", "<STR_LIT>", ")", ";"], "File": "R600ControlFlowFinalizer12", "Func": "isCompatibleWithClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3712, "Length": 104, "Cover_Rate": 0.45414847161572053, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "ParseDirectiveHSACodeObjectVersion", "(", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "ParseDirectiveHSACodeObjectISA", "(", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "ParseDirectiveRuntimeMetadata", "(", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "ParseDirectiveAMDKernelCodeT", "(", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "ParseSectionDirectiveHSAText", "(", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "ParseDirective<ISA_LIT>HsaKernel", "(", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "ParseDirective<ISA_LIT>HsaModuleGlobal", "(", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "ParseDirective<ISA_LIT>HsaProgramGlobal", "(", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "ParseSectionDirectiveHSADataGlobalAgent", "(", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "ParseSectionDirectiveHSADataGlobalProgram", "(", ")", ";"], "ground_truth": ["if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "ParseSectionDirectiveHSARodataReadonlyAgent", "(", ")", ";"], "File": "AMDGPUAsmParser27", "Func": "ParseDirective", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3713, "Length": 121, "Cover_Rate": 0.8461538461538461, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "HasEVEX", "=", "(", "TSFlags", "&", "<STR_LIT>", ")", "==", "<STR_LIT>", ";", "int", "CD8_Scale", "=", "(", "TSFlags", "&", "<STR_LIT>", ")", ">>", "<STR_LIT>", ";", "if", "(", "!", "HasEVEX", "||", "CD8_Scale", "==", "<NUM_LIT>", ")", "return", "isInt", "<", "<NUM_LIT>", ">", "(", "Value", ")", ";", "assert", "(", "isPowerOf2_32", "(", "CD8_Scale", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "Value", "&", "(", "CD8_Scale", "-", "<NUM_LIT>", ")", ")", "return", "false", ";"], "File": "X86MCCodeEmitter27", "Func": "isDispOrCDisp8", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3714, "Length": 63, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "Type", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "SDValue", "Two", "=", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "DL", ",", "Type", ")", ";", "SDValue", "Denominator", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Estimate", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Type", ",", "Denominator", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "SDValue", "Trial", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Type", ",", "Estimate", ",", "Denominator", ")", ";", "SDValue", "Error", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Type", ",", "Two", ",", "Trial", ")", ";", "Estimate", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Type", ",", "Estimate", ",", "Error", ")", ";", "}", "bool", "IsOne", "=", "false", ";", "if", "(", "Type", ".", "isVector", "(", ")", ")", "{", "if", "(", "isSplatVector", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ")", "{", "ConstantFPSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "IsOne", "=", "C", "&&", "C", "->", "isExactlyValue", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "NyuziISelLowering", "Func": "LowerFDIV", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3715, "Length": 188, "Cover_Rate": 0.6690391459074733, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "void", "desc_reg_gr", "(", "unsigned", "char", "reg", ",", "unsigned", "char", "dst", ",", "struct", "unw_state_record", "*", "sr", ")", "{"], "ground_truth": ["set_reg", "(", "sr", "->", "curr", ".", "reg", "+", "reg", ",", "UNW_WHERE_GR", ",", "sr", "->", "region_start", "+", "sr", "->", "region_len", "-", "<NUM_LIT>", ",", "dst", ")", ";"], "File": "unwind-ia64", "Func": "desc_reg_gr", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3716, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isa", "<", "BuildVectorSDNode", ">", "(", "ConstVec", ")", ")", "return", "SDValue", "(", ")", ";", "MVT", "FloatTy", "=", "Op", ".", "getSimpleValueType", "(", ")", ".", "getVectorElementType", "(", ")", ";", "uint32_t", "FloatBits", "=", "FloatTy", ".", "getSizeInBits", "(", ")", ";", "if", "(", "FloatBits", "!=", "<NUM_LIT>", "&&", "FloatBits", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "MVT", "IntTy", "=", "N", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ".", "getVectorElementType", "(", ")", ";", "uint32_t", "IntBits", "=", "IntTy", ".", "getSizeInBits", "(", ")", ";", "if", "(", "IntBits", "!=", "<NUM_LIT>", "&&", "IntBits", "!=", "<NUM_LIT>", "&&", "IntBits", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "IntBits", ">", "FloatBits", ")", "return", "SDValue", "(", ")", ";", "BitVector", "UndefElements", ";", "BuildVectorSDNode", "*", "BV", "=", "cast", "<", "BuildVectorSDNode", ">", "(", "ConstVec", ")", ";", "int32_t", "Bits", "=", "IntBits", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "int32_t", "C", "=", "BV", "->", "getConstantFPSplatPow2ToLog2Int", "(", "&", "UndefElements", ",", "Bits", "+", "<NUM_LIT>", ")", ";", "if", "(", "C", "==", "-", "<NUM_LIT>", "||", "C", "==", "<NUM_LIT>", "||", "C", ">", "Bits", ")", "return", "SDValue", "(", ")", ";", "MVT", "ResTy", ";", "unsigned", "NumLanes", "=", "Op", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "switch", "(", "NumLanes", ")", "{", "default", ":", "return", "SDValue", "(", ")", ";", "case", "<NUM_LIT>", ":", "ResTy", "=", "FloatBits", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "ResTy", "=", "<STR_LIT>", ";", "break", ";", "}", "SDLoc", "DL", "(", "N", ")", ";", "bool", "IsSigned", "=", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "unsigned", "IntrinsicOpcode", "=", "IsSigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "FixConv", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ResTy", ",", "DAG", ".", "getConstant", "(", "IntrinsicOpcode", ",", "DL", ",", "<STR_LIT>", ")", ",", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "C", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "if", "(", "IntBits", "<", "FloatBits", ")", "FixConv", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "FixConv", ")", ";"], "ground_truth": ["return", "FixConv", ";"], "File": "AArch64ISelLowering (2)1", "Func": "performFpToIntCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3717, "Length": 318, "Cover_Rate": 0.7589498806682577, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "SplatVal", ";", "if", "(", "!", "(", "ShiftVec", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ")", "||", "!", "(", "SplatVal", "=", "ShiftVec", "->", "getSplatValue", "(", ")", ")", ")", "return", "DAG", ".", "UnrollVectorOp", "(", "Op", ".", "getNode", "(", ")", ")", ";", "ConstantSDNode", "*", "SplatConst", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "SplatVal", ")", ";", "if", "(", "!", "SplatConst", "||", "Op", ".", "getSimpleValueType", "(", ")", "!=", "<STR_LIT>", ")", "return", "Op", ";", "unsigned", "Opcode", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["default", ":"], "File": "WebAssemblyISelLowering2", "Func": "LowerShift", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3718, "Length": 119, "Cover_Rate": 0.5242290748898678, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "assert", "(", "MCE", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "MCE", "->", "getValue", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARM64AsmParser", "Func": "addImm0_127Operands", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3719, "Length": 48, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getDispOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNum", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "<STR_LIT>", "Kind", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNum", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "static_cast", "<", "uint64_t", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "unsigned", "ByteOffs", "=", "Fixups", ".", "size", "(", ")", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "ByteOffs", ",", "MO", ".", "getExpr", "(", ")", ",", "(", "MCFixupKind", ")", "Kind", ")", ")", ";", "assert", "(", "Fixups", ".", "size", "(", ")", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "SystemZMCCodeEmitter7", "Func": "getDispOpValue", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3720, "Length": 118, "Cover_Rate": 0.9076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "UPTInstrInfo", "Func": "storeRegToStackSlot", "Target": "UPT", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3721, "Length": 74, "Cover_Rate": 0.9736842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumElts", "=", "SrcVT", ".", "getVectorNumElements", "(", ")", ";", "LLVMContext", "&", "Ctx", "=", "*", "DAG", ".", "getContext", "(", ")", ";", "SDValue", "Mid", ",", "SplitLo", ",", "SplitHi", ",", "ExtLo", ",", "ExtHi", ";", "EVT", "MidVT", "=", "EVT", "::", "getVectorVT", "(", "Ctx", ",", "EVT", "::", "getIntegerVT", "(", "Ctx", ",", "SrcEltSize", "*", "<NUM_LIT>", ")", ",", "NumElts", ")", ";", "EVT", "SplitVT", "=", "EVT", "::", "getVectorVT", "(", "Ctx", ",", "EVT", "::", "getIntegerVT", "(", "Ctx", ",", "SrcEltSize", "*", "<NUM_LIT>", ")", ",", "NumElts", "/", "<NUM_LIT>", ")", ";", "EVT", "ExtVT", "=", "EVT", "::", "getVectorVT", "(", "Ctx", ",", "EVT", "::", "getIntegerVT", "(", "Ctx", ",", "DestEltSize", ")", ",", "NumElts", "/", "<NUM_LIT>", ")", ";", "Mid", "=", "DAG", ".", "getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "dl", ",", "MidVT", ",", "Op", ")", ";"], "ground_truth": ["SplitLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "SplitVT", ",", "Mid", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";"], "File": "ARMISelLowering137", "Func": "ExpandVectorExtension", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3722, "Length": 143, "Cover_Rate": 0.40509915014164305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MEM_P", "(", "x", ")", ")", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "x", "=", "arc_delegitimize_address_0", "(", "x", ")", ";", "if", "(", "!", "x", ")", "return", "orig_x", ";", "if", "(", "MEM_P", "(", "orig_x", ")", ")", "x", "=", "replace_equiv_address_nv", "(", "orig_x", ",", "x", ")", ";"], "ground_truth": ["return", "x", ";"], "File": "arc", "Func": "arc_delegitimize_address", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3723, "Length": 50, "Cover_Rate": 0.78125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "AMDGPU", "::", "TEX_SAMPLE_L", ":", "case", "AMDGPU", "::", "TEX_SAMPLE_C_L", ":", "case", "AMDGPU", "::", "TEX_SAMPLE_LB", ":", "case", "AMDGPU", "::", "TEX_SAMPLE_C_LB", ":", "case", "AMDGPU", "::", "TEX_SAMPLE_G", ":", "case", "AMDGPU", "::", "TEX_SAMPLE_C_G", ":", "case", "AMDGPU", "::", "TEX_GET_GRADIENTS_H", ":", "case", "AMDGPU", "::", "TEX_GET_GRADIENTS_V", ":"], "ground_truth": ["case", "AMDGPU", "::", "TEX_SET_GRADIENTS_H", ":"], "File": "R600MCCodeEmitter11", "Func": "isTexOp", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3724, "Length": 45, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Printer", ".", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64MCInstLower", "Func": "GetExternalSymbolSymbol", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3725, "Length": 13, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "auto", "E", "=", "Obj", ".", "takeError", "(", ")", ")", "return", "std", "::", "move", "(", "E", ")", ";"], "ground_truth": ["std", "::", "unique_ptr", "<", "HSACodeObject", ">", "Ret", "(", "new", "HSACodeObject", "(", "std", "::", "move", "(", "*", "Obj", ")", ")", ")", ";"], "File": "CodeObject", "Func": "create", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3726, "Length": 40, "Cover_Rate": 0.5263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "FB_REGNO", ":", "case", "SP_REGNO", ":", "return", "<NUM_LIT>", ";", "default", ":", "if", "(", "IS_PSEUDO", "(", "patternr", "[", "<NUM_LIT>", "]", ",", "strict", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "}", "}", "if", "(", "RTX_IS", "(", "<STR_LIT>", ")", ")", "{", "int", "rn", "=", "REGNO", "(", "patternr", "[", "<NUM_LIT>", "]", ")", ";", "HOST_WIDE_INT", "offs", "=", "INTVAL", "(", "patternr", "[", "<NUM_LIT>", "]", ")", ";", "switch", "(", "rn", ")", "{", "case", "A0_REGNO", ":", "case", "A1_REGNO", ":", "case", "SB_REGNO", ":", "if", "(", "TARGET_A16", ")", "return", "(", "offs", ">=", "-", "<NUM_LIT>", "&&", "offs", "<=", "<NUM_LIT>", "-", "mode_adjust", ")", ";", "if", "(", "rn", "==", "SB_REGNO", ")", "return", "(", "offs", ">=", "<NUM_LIT>", "&&", "offs", "<=", "<NUM_LIT>", "-", "mode_adjust", ")", ";", "return", "(", "offs", ">=", "-", "<NUM_LIT>", "&&", "offs", "<=", "<NUM_LIT>", ")", ";", "case", "FB_REGNO", ":", "if", "(", "TARGET_A16", ")", "return", "(", "offs", ">=", "-", "<NUM_LIT>", "&&", "offs", "<=", "<NUM_LIT>", "-", "mode_adjust", ")", ";", "return", "(", "offs", ">=", "-", "<NUM_LIT>", "&&", "offs", "<=", "<NUM_LIT>", "-", "mode_adjust", ")", ";", "case", "SP_REGNO", ":", "return", "(", "offs", ">=", "-", "<NUM_LIT>", "&&", "offs", "<=", "<NUM_LIT>", "-", "mode_adjust", ")", ";", "default", ":", "if", "(", "IS_PSEUDO", "(", "patternr", "[", "<NUM_LIT>", "]", ",", "strict", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "}", "}", "if", "(", "RTX_IS", "(", "<STR_LIT>", ")", "||", "RTX_IS", "(", "<STR_LIT>", ")", ")", "{", "rtx", "reg", "=", "patternr", "[", "<NUM_LIT>", "]", ";", "switch", "(", "REGNO", "(", "reg", ")", ")", "{", "case", "A0_REGNO", ":", "case", "A1_REGNO", ":", "return", "<NUM_LIT>", ";", "default", ":", "if", "(", "IS_PSEUDO", "(", "reg", ",", "strict", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "m32c2", "Func": "m32c_legitimate_address_p", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3727, "Length": 254, "Cover_Rate": 0.6033254156769596, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";"], "ground_truth": ["}"], "File": "PPCInstPrinter33", "Func": "printPredicateOperand", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3728, "Length": 73, "Cover_Rate": 0.37435897435897436, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>MachineFunctionInfo", "::", "addImplicitBufferPtr", "(", "const", "<ISA_LIT>RegisterInfo", "&", "TRI", ")", "{", "ImplicitBufferPtrUserSGPR", "=", "TRI", ".", "getMatchingSuperReg", "(", "getNextUserSGPR", "(", ")", ",", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "NumUserSGPRs", "+=", "<NUM_LIT>", ";", "return", "ImplicitBufferPtrUserSGPR", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo16", "Func": "addImplicitBufferPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3729, "Length": 35, "Cover_Rate": 0.8974358974358975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "f_skip", "=", "TREE_CHAIN", "(", "f_args", ")", ";", "args", "=", "build3", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_args", ")", ",", "valist", ",", "f_args", ",", "NULL_TREE", ")", ";", "skip", "=", "build3", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_skip", ")", ",", "valist", ",", "f_skip", ",", "NULL_TREE", ")", ";", "t", "=", "make_tree", "(", "TREE_TYPE", "(", "args", ")", ",", "virtual_incoming_args_rtx", ")", ";", "t", "=", "fold_build_pointer_plus_hwi", "(", "t", ",", "UNITS_PER_WORD", "*", "(", "crtl", "->", "args", ".", "info", "-", "TILEPRO_NUM_ARG_REGS", ")", ")", ";", "if", "(", "crtl", "->", "args", ".", "pretend_args_size", ">", "<NUM_LIT>", ")", "t", "=", "fold_build_pointer_plus_hwi", "(", "t", ",", "-", "STACK_POINTER_OFFSET", ")", ";", "t", "=", "build2", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "args", ")", ",", "args", ",", "t", ")", ";", "TREE_SIDE_EFFECTS", "(", "t", ")", "=", "<NUM_LIT>", ";", "expand_expr", "(", "t", ",", "const0_rtx", ",", "VOIDmode", ",", "EXPAND_NORMAL", ")", ";", "t", "=", "make_tree", "(", "TREE_TYPE", "(", "skip", ")", ",", "virtual_incoming_args_rtx", ")", ";", "t", "=", "fold_build_pointer_plus_hwi", "(", "t", ",", "-", "STACK_POINTER_OFFSET", ")", ";", "t", "=", "build2", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "skip", ")", ",", "skip", ",", "t", ")", ";"], "ground_truth": ["TREE_SIDE_EFFECTS", "(", "t", ")", "=", "<NUM_LIT>", ";"], "File": "tilepro", "Func": "tilepro_va_start", "Target": "tilepro", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 3730, "Length": 173, "Cover_Rate": 0.7899543378995434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isTopOfStack", "(", "BB", ")", ")", "closeControlFlow", "(", "BB", ")", ";", "continue", ";", "}", "if", "(", "I", ".", "nodeVisited", "(", "Term", "->", "getSuccessor", "(", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "isTopOfStack", "(", "BB", ")", ")", "closeControlFlow", "(", "BB", ")", ";", "handleLoop", "(", "Term", ")", ";", "continue", ";", "}", "if", "(", "isTopOfStack", "(", "BB", ")", ")", "{", "PHINode", "*", "Phi", "=", "dyn_cast", "<", "PHINode", ">", "(", "Term", "->", "getCondition", "(", ")", ")", ";", "if", "(", "Phi", "&&", "Phi", "->", "getParent", "(", ")", "==", "BB", "&&", "isElse", "(", "Phi", ")", ")", "{", "insertElse", "(", "Term", ")", ";", "eraseIfUnused", "(", "Phi", ")", ";", "continue", ";", "}"], "ground_truth": ["closeControlFlow", "(", "BB", ")", ";"], "File": "SIAnnotateControlFlow34", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3731, "Length": 110, "Cover_Rate": 0.4247104247104247, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "Half", ";", "++", "i", ")", "if", "(", "!", "isUndefOrInRange", "(", "Mask", "[", "i", "]", ",", "NumElems", ",", "NumElems", "*", "<NUM_LIT>", ")", ")", "return", "false", ";", "for", "(", "int", "i", "=", "Half", ";", "i", "<", "NumElems", ";", "++", "i", ")", "if", "(", "!", "isUndefOrInRange", "(", "Mask", "[", "i", "]", ",", "<NUM_LIT>", ",", "NumElems", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "X86ISelLowering144", "Func": "isCommutedSHUFPMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3732, "Length": 70, "Cover_Rate": 0.6086956521739131, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "<ISA_LIT>MCAsmInfo", "::", "getDataASDirective", "(", "unsigned", "Size", ",", "unsigned", "AS", ")", "const", "{", "if", "(", "AS", "!=", "<STR_LIT>", ")", "return", "<NUM_LIT>", ";", "switch", "(", "Size", ")", "{", "case", "<NUM_LIT>", ":", "return", "RomData8bitsDirective", ";"], "ground_truth": ["case", "<NUM_LIT>", ":", "return", "RomData16bitsDirective", ";"], "File": "PIC16MCAsmInfo", "Func": "getDataASDirective", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3733, "Length": 41, "Cover_Rate": 0.7321428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DAG", ".", "computeKnownBits", "(", "X", ",", "Known", ")", ";", "unsigned", "LZ", "=", "Known", ".", "countMinLeadingZeros", "(", ")", ";", "if", "(", "LZ", "<", "RHSVal", ")", "break", ";", "EVT", "XVT", "=", "X", ".", "getValueType", "(", ")", ";", "SDValue", "Shl", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "XVT", ",", "X", ",", "SDValue", "(", "RHS", ",", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getZExtOrTrunc", "(", "Shl", ",", "SL", ",", "VT", ")", ";", "}", "case", "<STR_LIT>", ":", "if", "(", "!", "isOrEquivalentToAdd", "(", "DAG", ",", "LHS", ")", ")", "break", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "{", "if", "(", "ConstantSDNode", "*", "C2", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "LHS", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "SDValue", "Shl", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VT", ",", "LHS", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "SDValue", "(", "RHS", ",", "<NUM_LIT>", ")", ")", ";", "SDValue", "C2V", "=", "DAG", ".", "getConstant", "(", "C2", "->", "getAPIntValue", "(", ")", "<<", "RHSVal", ",", "SDLoc", "(", "C2", ")", ",", "VT", ")", ";", "return", "DAG", ".", "getNode", "(", "LHS", "->", "getOpcode", "(", ")", ",", "SL", ",", "VT", ",", "Shl", ",", "C2V", ")", ";", "}", "break", ";", "}", "}", "if", "(", "VT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "RHSVal", "<", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "ShiftAmt", "=", "DAG", ".", "getConstant", "(", "RHSVal", "-", "<NUM_LIT>", ",", "SL", ",", "<STR_LIT>", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "LHS", ")", ";", "SDValue", "NewShift", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Lo", ",", "ShiftAmt", ")", ";", "const", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "SL", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["SDValue", "Vec", "=", "DAG", ".", "getBuildVector", "(", "<STR_LIT>", ",", "SL", ",", "{", "Zero", ",", "NewShift", "}", ")", ";"], "File": "AMDGPUISelLowering112", "Func": "performShlCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3734, "Length": 293, "Cover_Rate": 0.6091476091476091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Module", "&", "M", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "DataLayout", "(", "<STR_LIT>", ")", ",", "Subtarget", "(", "M", ",", "FS", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "InstrInfo", "(", "Subtarget", ")", ",", "FrameInfo", "(", "TargetFrameInfo", "::", "StackGrowsDown", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "SparcTargetMachine14", "Func": "SparcTargetMachine", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3735, "Length": 52, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "mips_end_function_definition", "(", "const", "char", "*", "name", ")", "{"], "ground_truth": ["if", "(", "!", "flag_inhibit_size_directive", ")", "{"], "File": "mips", "Func": "mips_end_function_definition", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3736, "Length": 16, "Cover_Rate": 0.41025641025641024, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmPrinter", "(", "formatted_raw_ostream", "&", "O", ",", "TargetMachine", "&", "TM", ",", "MCContext", "&", "Ctx", ",", "MCStreamer", "&", "Streamer", ",", "const", "MCAsmInfo", "*", "MAI", ")", ":", "AsmPrinter", "(", "O", ",", "TM", ",", "Ctx", ",", "Streamer", ",", "MAI", ")", "{"], "ground_truth": ["}"], "File": "MSP430AsmPrinter21", "Func": "MSP430AsmPrinter", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3737, "Length": 38, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "SplatBits", "&", "~", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getTargetConstant", "(", "SplatBits", ",", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "if", "(", "(", "SplatBits", "&", "~", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "||", "(", "SplatBits", "&", "~", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "DAG", ".", "getTargetConstant", "(", "SplatBits", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "(", "SplatBits", "&", "~", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "||", "(", "SplatBits", "&", "~", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "||", "(", "SplatBits", "&", "~", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "||", "(", "SplatBits", "&", "~", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "DAG", ".", "getTargetConstant", "(", "SplatBits", ",", "<STR_LIT>", ")", ";", "if", "(", "(", "SplatBits", "&", "~", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "DAG", ".", "getTargetConstant", "(", "SplatBits", "|", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "(", "SplatBits", "&", "~", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "DAG", ".", "getTargetConstant", "(", "SplatBits", "|", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "{", "uint64_t", "BitMask", "=", "<NUM_LIT>", ";", "uint64_t", "Val", "=", "<NUM_LIT>", ";", "for", "(", "int", "ByteNum", "=", "<NUM_LIT>", ";", "ByteNum", "<", "<NUM_LIT>", ";", "++", "ByteNum", ")", "{", "if", "(", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "BitMask", ")", "==", "BitMask", ")", "Val", "|=", "BitMask", ";", "else", "if", "(", "(", "SplatBits", "&", "BitMask", ")", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "BitMask", "<<=", "<NUM_LIT>", ";", "}", "return", "DAG", ".", "getTargetConstant", "(", "Val", ",", "<STR_LIT>", ")", ";", "}", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "ARMISelLowering109", "Func": "isVMOVSplat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3738, "Length": 268, "Cover_Rate": 0.8507936507936508, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "unsigned", "BitSize", "=", "N", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "unsigned", "Val", "=", "RHS", "->", "getZExtValue", "(", ")", "&", "(", "BitSize", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["unsigned", "ShVal", "=", "<STR_LIT>", "(", "ShType", ",", "Val", ")", ";"], "File": "AArch64ISelDAGToDAG", "Func": "SelectShiftedRegister", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3739, "Length": 58, "Cover_Rate": 0.3790849673202614, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "alignment", "<", "PARM_BOUNDARY", ")", "alignment", "=", "PARM_BOUNDARY", ";"], "ground_truth": ["if", "(", "alignment", ">", "STACK_BOUNDARY", ")", "alignment", "=", "STACK_BOUNDARY", ";"], "File": "tilepro", "Func": "tilepro_function_arg_boundary", "Target": "tilepro", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 3740, "Length": 20, "Cover_Rate": 0.37037037037037035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "LeonPasses11", "Func": "getPassName", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3741, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Out", ".", "EmitInstruction", "(", "Inst", ",", "STI", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AVRAsmParser1", "Func": "emit", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3742, "Length": 13, "Cover_Rate": 0.325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>FunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "FramePointerSaveIndex", "(", "<NUM_LIT>", ")", ",", "ReturnAddrSaveIndex", "(", "<NUM_LIT>", ")", ",", "BasePointerSaveIndex", "(", "<NUM_LIT>", ")", ",", "PICBasePointerSaveIndex", "(", "<NUM_LIT>", ")", ",", "HasSpills", "(", "false", ")", ",", "HasNonRISpills", "(", "false", ")", ",", "SpillsCR", "(", "false", ")", ",", "SpillsVRSAVE", "(", "false", ")", ",", "LRStoreRequired", "(", "false", ")", ",", "UsesTOCBasePtr", "(", "false", ")", ",", "MinReservedArea", "(", "<NUM_LIT>", ")", ",", "TailCallSPDelta", "(", "<NUM_LIT>", ")", ",", "HasFastCall", "(", "false", ")", ",", "VarArgsFrameIndex", "(", "<NUM_LIT>", ")", ",", "VarArgsStackOffset", "(", "<NUM_LIT>", ")", ",", "VarArgsNumGPR", "(", "<NUM_LIT>", ")", ",", "VarArgsNumFPR", "(", "<NUM_LIT>", ")", ",", "CRSpillFrameIndex", "(", "<NUM_LIT>", ")", ",", "MF", "(", "MF", ")", ",", "UsesPICBase", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "PPCMachineFunctionInfo20", "Func": "PPCFunctionInfo", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3743, "Length": 109, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SIWholeQuadMode", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3744, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MI", "->", "getDesc", "(", ")", ".", "mayLoad", "(", ")", "||", "!", "isPredicated", "(", "*", "MI", ")", ")", "return", "false", ";", "int", "PNewOpcode", "=", "<STR_LIT>", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "return", "PNewOpcode", ">=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "HexagonInstrInfo (2)", "Func": "isConditionalLoad", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3745, "Length": 41, "Cover_Rate": 0.7454545454545455, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "tie", "(", "Lo1", ",", "Hi1", ")", "=", "DAG", ".", "SplitVectorOperand", "(", "Op", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "Lo2", ",", "Hi2", ";", "std", "::", "tie", "(", "Lo2", ",", "Hi2", ")", "=", "DAG", ".", "SplitVectorOperand", "(", "Op", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ";", "SDLoc", "SL", "(", "Op", ")", ";"], "ground_truth": ["SDValue", "OpLo", "=", "DAG", ".", "getNode", "(", "Opc", ",", "SL", ",", "Lo0", ".", "getValueType", "(", ")", ",", "Lo0", ",", "Lo1", ",", "Lo2", ",", "Op", "->", "getFlags", "(", ")", ")", ";"], "File": "SIISelLowering12", "Func": "splitTernaryVectorOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3746, "Length": 85, "Cover_Rate": 0.3541666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "MetadataStreamer", "::", "emitKernelDebugProps", "(", "const", "amd_kernel_code_t", "&", "KernelCode", ")", "{", "if", "(", "!", "(", "KernelCode", ".", "code_properties", "&", "AMD_CODE_PROPERTY_IS_DEBUG_SUPPORTED", ")", ")", "return", ";", "auto", "&", "DebugProps", "=", "CodeObjectMetadata", ".", "mKernels", ".", "back", "(", ")", ".", "mDebugProps", ";", "DebugProps", ".", "mDebuggerABIVersion", ".", "push_back", "(", "<NUM_LIT>", ")", ";", "DebugProps", ".", "mDebuggerABIVersion", ".", "push_back", "(", "<NUM_LIT>", ")", ";", "DebugProps", ".", "mReservedNumVGPRs", "=", "KernelCode", ".", "reserved_vgpr_count", ";", "DebugProps", ".", "mReservedFirstVGPR", "=", "KernelCode", ".", "reserved_vgpr_first", ";", "DebugProps", ".", "mPrivateSegmentBufferSGPR", "=", "KernelCode", ".", "debug_private_segment_buffer_sgpr", ";"], "ground_truth": ["DebugProps", ".", "mWavefrontPrivateSegmentOffsetSGPR", "=", "KernelCode", ".", "debug_wavefront_private_segment_offset_sgpr", ";"], "File": "AMDGPUCodeObjectMetadataStreamer", "Func": "emitKernelDebugProps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3747, "Length": 88, "Cover_Rate": 0.9887640449438202, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "expand_binop", "(", "GET_MODE", "(", "cmp0", ")", ",", "sub_optab", ",", "cmp0", ",", "cmp1", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";"], "ground_truth": ["}"], "File": "loongarch", "Func": "loongarch_zero_if_equal", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3748, "Length": 22, "Cover_Rate": 0.3055555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_DEBUG_BUILTIN", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "combined_fn_name", "(", "combined_fn", "(", "fn", ")", ")", ",", "GET_MODE_NAME", "(", "TYPE_MODE", "(", "type_out", ")", ")", ",", "GET_MODE_NAME", "(", "TYPE_MODE", "(", "type_in", ")", ")", ")", ";", "if", "(", "TREE_CODE", "(", "type_out", ")", "!=", "VECTOR_TYPE", "||", "TREE_CODE", "(", "type_in", ")", "!=", "VECTOR_TYPE", ")", "return", "NULL_TREE", ";", "out_mode", "=", "TYPE_MODE", "(", "TREE_TYPE", "(", "type_out", ")", ")", ";", "out_n", "=", "TYPE_VECTOR_SUBPARTS", "(", "type_out", ")", ";", "in_mode", "=", "TYPE_MODE", "(", "TREE_TYPE", "(", "type_in", ")", ")", ";", "in_n", "=", "TYPE_VECTOR_SUBPARTS", "(", "type_in", ")", ";", "switch", "(", "fn", ")", "{", "CASE_CFN_COPYSIGN", ":", "if", "(", "VECTOR_UNIT_VSX_P", "(", "V2DFmode", ")", "&&", "out_mode", "==", "DFmode", "&&", "out_n", "==", "<NUM_LIT>", "&&", "in_mode", "==", "DFmode", "&&", "in_n", "==", "<NUM_LIT>", ")", "return", "rs6000_builtin_decls", "[", "RS6000_BIF_CPSGNDP", "]", ";", "if", "(", "VECTOR_UNIT_VSX_P", "(", "V4SFmode", ")", "&&", "out_mode", "==", "SFmode", "&&", "out_n", "==", "<NUM_LIT>", "&&", "in_mode", "==", "SFmode", "&&", "in_n", "==", "<NUM_LIT>", ")", "return", "rs6000_builtin_decls", "[", "RS6000_BIF_CPSGNSP", "]", ";", "if", "(", "VECTOR_UNIT_ALTIVEC_P", "(", "V4SFmode", ")", "&&", "out_mode", "==", "SFmode", "&&", "out_n", "==", "<NUM_LIT>", "&&", "in_mode", "==", "SFmode", "&&", "in_n", "==", "<NUM_LIT>", ")", "return", "rs6000_builtin_decls", "[", "RS6000_BIF_COPYSIGN_V4SF", "]", ";", "break", ";", "CASE_CFN_CEIL", ":", "if", "(", "VECTOR_UNIT_VSX_P", "(", "V2DFmode", ")", "&&", "out_mode", "==", "DFmode", "&&", "out_n", "==", "<NUM_LIT>", "&&", "in_mode", "==", "DFmode", "&&", "in_n", "==", "<NUM_LIT>", ")", "return", "rs6000_builtin_decls", "[", "RS6000_BIF_XVRDPIP", "]", ";", "if", "(", "VECTOR_UNIT_VSX_P", "(", "V4SFmode", ")", "&&", "out_mode", "==", "SFmode", "&&", "out_n", "==", "<NUM_LIT>", "&&", "in_mode", "==", "SFmode", "&&", "in_n", "==", "<NUM_LIT>", ")", "return", "rs6000_builtin_decls", "[", "RS6000_BIF_XVRSPIP", "]", ";"], "ground_truth": ["if", "(", "VECTOR_UNIT_ALTIVEC_P", "(", "V4SFmode", ")", "&&", "out_mode", "==", "SFmode", "&&", "out_n", "==", "<NUM_LIT>", "&&", "in_mode", "==", "SFmode", "&&", "in_n", "==", "<NUM_LIT>", ")", "return", "rs6000_builtin_decls", "[", "RS6000_BIF_VRFIP", "]", ";"], "File": "rs6000", "Func": "rs6000_builtin_vectorized_function", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3749, "Length": 273, "Cover_Rate": 0.37244201909959074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_bitshuffle_epi64_mask", "(", "__m512i", "__A", ",", "__m512i", "__B", ")", "{"], "ground_truth": ["return", "(", "__mmask64", ")", "__builtin_ia32_vpshufbitqmb512_mask", "(", "(", "__v64qi", ")", "__A", ",", "(", "__v64qi", ")", "__B", ",", "(", "__mmask64", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512bitalgintrin", "Func": "_mm512_bitshuffle_epi64_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3750, "Length": 45, "Cover_Rate": 0.9782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "<NUM_LIT>", ")", ";", "Reg", "=", "get<ISA_LIT>RegisterNumbering", "(", "MO", ".", "getReg", "(", ")", ")", ";", "int32_t", "SImm", "=", "MO1", ".", "getImm", "(", ")", ";"], "ground_truth": ["bool", "isAdd", "=", "true", ";"], "File": "ARMMCCodeEmitter10", "Func": "EncodeAddrModeOpValues", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3751, "Length": 39, "Cover_Rate": 0.319672131147541, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vreinterpretq_u8_s16", "(", "int16x8_t", "__a", ")", "{", "return", "(", "uint8x16_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve_types___arm_vreinterpretq_u8_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3752, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmInstrumentation", "*", "llvm", "::", "Create<ISA_LIT>AsmInstrumentation", "(", "const", "MCTargetOptions", "&", "MCOptions", ",", "const", "MCContext", "&", "Ctx", ",", "const", "MCSubtargetInfo", "*", "&", "STI", ")", "{", "Triple", "T", "(", "STI", "->", "getTargetTriple", "(", ")", ")", ";", "const", "bool", "hasCompilerRTSupport", "=", "T", ".", "isOSLinux", "(", ")", ";", "if", "(", "ClAsanInstrumentAssembly", "&&", "hasCompilerRTSupport", "&&", "MCOptions", ".", "SanitizeAddress", ")", "{", "if", "(", "STI", "->", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", "!=", "<NUM_LIT>", ")", "return", "new", "<ISA_LIT>AddressSanitizer32", "(", "STI", ")", ";"], "ground_truth": ["if", "(", "STI", "->", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", "!=", "<NUM_LIT>", ")", "return", "new", "<ISA_LIT>AddressSanitizer64", "(", "STI", ")", ";"], "File": "X86AsmInstrumentation1", "Func": "CreateX86AsmInstrumentation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3753, "Length": 94, "Cover_Rate": 0.8785046728971962, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "NVPTXAllocaHoisting14", "Func": "getPassName", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3754, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_p128_p16", "(", "poly16x8_t", "__a", ")", "{"], "ground_truth": ["return", "(", "poly128_t", ")", "__builtin_neon_vreinterprettiv8hi", "(", "(", "int16x8_t", ")", "__a", ")", ";"], "File": "arm", "Func": "neon4_vreinterpretq_p128_p16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3755, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AlignmentIsInBytes", "=", "false", ";", "SupportsDebugInformation", "=", "true", ";", "CodePointerSize", "=", "<NUM_LIT>", ";", "CommentString", "=", "<STR_LIT>", ";"], "ground_truth": ["ExceptionsType", "=", "ExceptionHandling", "::", "DwarfCFI", ";"], "File": "AArch64MCAsmInfo12", "Func": "AArch64MCAsmInfoGNUCOFF", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3756, "Length": 22, "Cover_Rate": 0.38596491228070173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SIInsertWaits", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3757, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "uint64_t", "StackSize", "=", "MFI", ".", "getStackSize", "(", ")", ";", "if", "(", "MFI", ".", "isFixedObjectIndex", "(", "FI", ")", "&&", "TRI", "->", "needsStackRealignment", "(", "MF", ")", "&&", "!", "STI", ".", "isTargetWin64", "(", ")", ")", "return", "getFrameIndexReference", "(", "MF", ",", "FI", ",", "FrameReg", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";"], "ground_truth": ["if", "(", "!", "IgnoreSPUpdates", "&&", "!", "TFI", "->", "hasReservedCallFrame", "(", "MF", ")", ")", "return", "getFrameIndexReference", "(", "MF", ",", "FI", ",", "FrameReg", ")", ";"], "File": "X86FrameLowering102", "Func": "getFrameIndexReferencePreferSP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3758, "Length": 92, "Cover_Rate": 0.5679012345679012, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeSPR_8RegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "DecodeSPRRegisterClass", "(", "Inst", ",", "RegNo", ",", "Address", ",", "Decoder", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassembler15", "Func": "DecodeSPR_8RegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3759, "Length": 44, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "F", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ")", "{", "return", "CSR_NoRegs_SaveList", ";", "}", "else", "if", "(", "F", "->", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "{", "if", "(", "STI", ".", "isMClass", "(", ")", ")", "{", "return", "CSR_AAPCS_SaveList", ";", "}", "else", "if", "(", "F", "->", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["return", "CSR_FIQ_SaveList", ";"], "File": "ARMBaseRegisterInfo5", "Func": "getCalleeSavedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3760, "Length": 61, "Cover_Rate": 0.48031496062992124, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "label_ref", "=", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "test_rtx", "=", "gen_rtx_fmt_ee", "(", "test", ",", "cc_mode", ",", "cc_reg", ",", "const0_rtx", ")", ";"], "ground_truth": ["if_else", "=", "gen_rtx_IF_THEN_ELSE", "(", "cc_mode", ",", "test_rtx", ",", "label_ref", ",", "pc_rtx", ")", ";"], "File": "frv", "Func": "frv_emit_cond_branch", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 3761, "Length": 38, "Cover_Rate": 0.35185185185185186, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "D", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "disassembler", "Func": "pop_x0", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3762, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Info", ".", "memVT", "=", "getValueType", "(", "DL", ",", "I", ".", "getType", "(", ")", "->", "getScalarType", "(", ")", ")", ";", "Info", ".", "align", "=", "Align", "(", "DL", ".", "getTypeSizeInBits", "(", "I", ".", "getType", "(", ")", "->", "getScalarType", "(", ")", ")", "/", "<NUM_LIT>", ")", ";", "Info", ".", "size", "=", "MemoryLocation", "::", "UnknownSize", ";", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOLoad", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "Info", ".", "opc", "=", "<STR_LIT>", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "memVT", "=", "getValueType", "(", "DL", ",", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", "->", "getScalarType", "(", ")", ")", ";", "Info", ".", "align", "=", "Align", "(", "DL", ".", "getTypeSizeInBits", "(", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", "->", "getScalarType", "(", ")", ")", "/", "<NUM_LIT>", ")", ";", "Info", ".", "size", "=", "MemoryLocation", "::", "UnknownSize", ";", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOStore", ";"], "ground_truth": ["return", "true", ";"], "File": "RISCVISelLowering1", "Func": "getTgtMemIntrinsic", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3763, "Length": 154, "Cover_Rate": 0.4196185286103542, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "struct", "expand_operand", "ops", "[", "MAX_RECOG_OPERANDS", "]", ";", "enum", "insn_code", "icode", "=", "N2FPU_ICODE", "(", "code", ")", ";", "int", "nargs", ",", "argno", ",", "opno", "=", "<NUM_LIT>", ";", "int", "num_operands", "=", "N2FPU", "(", "code", ")", ".", "num_operands", ";", "machine_mode", "dst_mode", "=", "TYPE_MODE", "(", "TREE_TYPE", "(", "exp", ")", ")", ";", "bool", "has_target_p", "=", "(", "dst_mode", "!=", "VOIDmode", ")", ";", "if", "(", "N2FPU_N", "(", "code", ")", "<", "<NUM_LIT>", ")", "fatal_error", "(", "input_location", ",", "<STR_LIT>", "<STR_LIT>", ",", "N2FPU_NAME", "(", "code", ")", ",", "N2FPU_NAME", "(", "code", ")", ")", ";", "if", "(", "has_target_p", ")", "create_output_operand", "(", "&", "ops", "[", "opno", "++", "]", ",", "target", ",", "dst_mode", ")", ";", "else", "num_operands", "-=", "<NUM_LIT>", ";", "nargs", "=", "call_expr_nargs", "(", "exp", ")", ";", "for", "(", "argno", "=", "<NUM_LIT>", ";", "argno", "<", "nargs", ";", "argno", "++", ")", "{", "tree", "arg", "=", "CALL_EXPR_ARG", "(", "exp", ",", "argno", ")", ";", "create_input_operand", "(", "&", "ops", "[", "opno", "++", "]", ",", "expand_normal", "(", "arg", ")", ",", "TYPE_MODE", "(", "TREE_TYPE", "(", "arg", ")", ")", ")", ";", "}", "if", "(", "!", "maybe_expand_insn", "(", "icode", ",", "num_operands", ",", "ops", ")", ")", "{", "error", "(", "<STR_LIT>", ")", ";", "return", "has_target_p", "?", "gen_reg_rtx", "(", "ops", "[", "<NUM_LIT>", "]", ".", "mode", ")", ":", "const0_rtx", ";", "}"], "ground_truth": ["return", "has_target_p", "?", "ops", "[", "<NUM_LIT>", "]", ".", "value", ":", "const0_rtx", ";"], "File": "nios2", "Func": "nios2_expand_fpu_builtin", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3764, "Length": 206, "Cover_Rate": 0.9279279279279279, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getReg", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "VideocoreAsmParser", "Func": "addRegOperands", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3765, "Length": 15, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isTailCall", "(", "MI", ")", ")", "return", "MachineOutlinerInstrType", "::", "Legal", ";", "if", "(", "MI", ".", "isTerminator", "(", ")", "||", "MI", ".", "isReturn", "(", ")", ")", "{", "if", "(", "MI", ".", "getParent", "(", ")", "->", "succ_empty", "(", ")", ")", "return", "MachineOutlinerInstrType", "::", "Legal", ";", "return", "MachineOutlinerInstrType", "::", "Illegal", ";", "}", "if", "(", "MI", ".", "modifiesRegister", "(", "<STR_LIT>", ",", "&", "RI", ")", "||", "MI", ".", "readsRegister", "(", "<STR_LIT>", ",", "&", "RI", ")", "||", "MI", ".", "getDesc", "(", ")", ".", "hasImplicitUseOfPhysReg", "(", "<STR_LIT>", ")", "||", "MI", ".", "getDesc", "(", ")", ".", "hasImplicitDefOfPhysReg", "(", "<STR_LIT>", ")", ")", "return", "MachineOutlinerInstrType", "::", "Illegal", ";", "if", "(", "MI", ".", "readsRegister", "(", "<STR_LIT>", ",", "&", "RI", ")", "||", "MI", ".", "getDesc", "(", ")", ".", "hasImplicitUseOfPhysReg", "(", "<STR_LIT>", ")", "||", "MI", ".", "getDesc", "(", ")", ".", "hasImplicitDefOfPhysReg", "(", "<STR_LIT>", ")", ")", "return", "MachineOutlinerInstrType", "::", "Illegal", ";", "if", "(", "MI", ".", "isPosition", "(", ")", ")", "return", "MachineOutlinerInstrType", "::", "Illegal", ";"], "ground_truth": ["for", "(", "const", "MachineOperand", "&", "MOP", ":", "MI", ".", "operands", "(", ")", ")", "if", "(", "MOP", ".", "isCPI", "(", ")", "||", "MOP", ".", "isJTI", "(", ")", "||", "MOP", ".", "isCFIIndex", "(", ")", "||", "MOP", ".", "isFI", "(", ")", "||", "MOP", ".", "isTargetIndex", "(", ")", ")", "return", "MachineOutlinerInstrType", "::", "Illegal", ";"], "File": "X86InstrInfo42", "Func": "getOutliningType", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3766, "Length": 201, "Cover_Rate": 0.7230215827338129, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "SpecialMemcpyName", "=", "<STR_LIT>", ";", "const", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "bool", "LongCalls", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "useLongCalls", "(", ")", ";", "unsigned", "Flags", "=", "LongCalls", "?", "<STR_LIT>", ":", "<NUM_LIT>", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";"], "ground_truth": ["CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "Chain", ")", ".", "setCallee", "(", "TLI", ".", "getLibcallCallingConv", "(", "RTLIB", "::", "MEMCPY", ")", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "DAG", ".", "getTargetExternalSymbol", "(", "SpecialMemcpyName", ",", "TLI", ".", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ",", "Flags", ")", ",", "std", "::", "move", "(", "Args", ")", ")", ".", "setDiscardResult", "(", ")", ";"], "File": "HexagonSelectionDAGInfo5", "Func": "EmitTargetCodeForMemcpy", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3767, "Length": 118, "Cover_Rate": 0.3564954682779456, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "int", "FI", "=", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ";", "switch", "(", "Reg", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "AFI", "->", "addGPRCalleeSavedArea1Frame", "(", "FI", ")", ";", "GPRCS1Size", "+=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "if", "(", "STI", ".", "isTargetIOS", "(", ")", ")", "{", "AFI", "->", "addGPRCalleeSavedArea2Frame", "(", "FI", ")", ";", "GPRCS2Size", "+=", "<NUM_LIT>", ";", "}", "else", "{", "AFI", "->", "addGPRCalleeSavedArea1Frame", "(", "FI", ")", ";", "GPRCS1Size", "+=", "<NUM_LIT>", ";", "}", "break", ";", "default", ":", "AFI", "->", "addDPRCalleeSavedAreaFrame", "(", "FI", ")", ";", "DPRCSSize", "+=", "<NUM_LIT>", ";", "}", "}", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "++", "MBBI", ";", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "}", "unsigned", "DPRCSOffset", "=", "NumBytes", "-", "(", "GPRCS1Size", "+", "GPRCS2Size", "+", "DPRCSSize", ")", ";", "unsigned", "GPRCS2Offset", "=", "DPRCSOffset", "+", "DPRCSSize", ";", "unsigned", "GPRCS1Offset", "=", "GPRCS2Offset", "+", "GPRCS2Size", ";", "AFI", "->", "setFramePtrSpillOffset", "(", "MFI", "->", "getObjectOffset", "(", "FramePtrSpillFI", ")", "+", "NumBytes", ")", ";", "AFI", "->", "setGPRCalleeSavedArea1Offset", "(", "GPRCS1Offset", ")", ";", "AFI", "->", "setGPRCalleeSavedArea2Offset", "(", "GPRCS2Offset", ")", ";", "AFI", "->", "setDPRCalleeSavedAreaOffset", "(", "DPRCSOffset", ")", ";", "NumBytes", "=", "DPRCSOffset", ";", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "FramePtr", ")", ".", "addFrameIndex", "(", "FramePtrSpillFI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ")", ";", "if", "(", "NumBytes", ">", "<NUM_LIT>", ")", "AFI", "->", "setShouldRestoreSPFromFP", "(", "true", ")", ";", "}"], "ground_truth": ["if", "(", "NumBytes", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "-", "NumBytes", ",", "MachineInstr", "::", "FrameSetup", ")", ";"], "File": "Thumb1FrameLowering22", "Func": "emitPrologue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3768, "Length": 356, "Cover_Rate": 0.4593548387096774, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "addRegUnits", "(", "const", "<ISA_LIT>RegisterInfo", "&", "TRI", ",", "BitVector", "&", "BV", ",", "MCRegister", "Reg", ")", "{", "for", "(", "MCRegUnitIterator", "RUI", "(", "Reg", ",", "&", "TRI", ")", ";", "RUI", ".", "isValid", "(", ")", ";", "++", "RUI", ")", "BV", ".", "set", "(", "*", "RUI", ")", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer (2)", "Func": "addRegUnits", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3769, "Length": 46, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "LowerMINMAX", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "VT", ".", "getScalarType", "(", ")", "!=", "<STR_LIT>", "&&", "VT", ".", "is256BitVector", "(", ")", ")", "return", "Lower256IntArith", "(", "Op", ",", "DAG", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "unsigned", "Opcode", "=", "Op", ".", "getOpcode", "(", ")", ";", "SDValue", "N0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "assert", "(", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "Sign", "=", "DAG", ".", "getConstant", "(", "APInt", "::", "getSignedMinValue", "(", "<NUM_LIT>", ")", ",", "DL", ",", "VT", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N0", ",", "Sign", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N1", ",", "Sign", ")", ";", "Opcode", "=", "(", "Opcode", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "Opcode", ",", "DL", ",", "VT", ",", "N0", ",", "N1", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Result", ",", "Sign", ")", ";", "}", "<STR_LIT>", "CC", ";", "switch", "(", "Opcode", ")", "{", "case", "<STR_LIT>", ":", "CC", "=", "<STR_LIT>", "::", "SETLT", ";", "break", ";", "case", "<STR_LIT>", ":", "CC", "=", "<STR_LIT>", "::", "SETGT", ";", "break", ";", "case", "<STR_LIT>", ":", "CC", "=", "<STR_LIT>", "::", "SETULT", ";", "break", ";", "case", "<STR_LIT>", ":", "CC", "=", "<STR_LIT>", "::", "SETUGT", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "SDValue", "Cond", "=", "DAG", ".", "getSetCC", "(", "DL", ",", "VT", ",", "N0", ",", "N1", ",", "CC", ")", ";", "return", "DAG", ".", "getSelect", "(", "DL", ",", "VT", ",", "Cond", ",", "N0", ",", "N1", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering", "Func": "LowerMINMAX", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3770, "Length": 297, "Cover_Rate": 0.8865671641791045, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "SIISelLowering111", "Func": "minMaxOpcToMin3Max3Opc", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3771, "Length": 36, "Cover_Rate": 0.43902439024390244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vctp16q_mv8bi", "(", "__a", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve3___arm_vctp16q_m", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3772, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HaveCond", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "HaveCond", ")", "return", "true", ";", "if", "(", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isMBB", "(", ")", ")", "return", "true", ";", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "false", ")", ")", ";", "Cond", ".", "push_back", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "TBB", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "HaveCond", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isMBB", "(", ")", ")", "return", "true", ";", "if", "(", "!", "HaveCond", ")", "TBB", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "else", "FBB", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";"], "ground_truth": ["break", ";"], "File": "WebAssemblyInstrInfo17", "Func": "analyzeBranch", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3773, "Length": 130, "Cover_Rate": 0.37142857142857144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512h", ")", "__builtin_ia32_vfmaddcph512_mask_round", "(", "(", "__v32hf", ")", "__A", ",", "(", "__v32hf", ")", "__C", ",", "(", "__v32hf", ")", "__D", ",", "__B", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm512_mask_fmadd_pch", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3774, "Length": 27, "Cover_Rate": 0.4909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "result", "!=", "<NUM_LIT>", ")", "return", "true", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "createNewWater", "(", "CPUserIndex", ",", "UserOffset", ",", "NewMBB", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "&", "*", "--", "NewMBB", "->", "getIterator", "(", ")", ";", "IP", "=", "llvm", "::", "find", "(", "WaterList", ",", "WaterBB", ")", ";", "if", "(", "IP", "!=", "WaterList", ".", "end", "(", ")", ")", "NewWaterList", ".", "erase", "(", "WaterBB", ")", ";", "NewWaterList", ".", "insert", "(", "NewIsland", ")", ";", "}", "if", "(", "IP", "!=", "WaterList", ".", "end", "(", ")", ")", "WaterList", ".", "erase", "(", "IP", ")", ";", "MF", "->", "insert", "(", "NewMBB", "->", "getIterator", "(", ")", ",", "NewIsland", ")", ";", "updateForInsertedWaterBlock", "(", "NewIsland", ")", ";", "decrementCPEReferenceCount", "(", "CPI", ",", "CPEMI", ")", ";", "unsigned", "ID", "=", "createPICLabelUId", "(", ")", ";", "U", ".", "HighWaterMark", "=", "NewIsland", ";", "U", ".", "CPEMI", "=", "BuildMI", "(", "NewIsland", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "ID", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addImm", "(", "Size", ")", ";", "CPEntries", "[", "CPI", "]", ".", "push_back", "(", "CPEntry", "(", "U", ".", "CPEMI", ",", "ID", ",", "<NUM_LIT>", ")", ")", ";", "++", "NumCPEs", ";", "NewIsland", "->", "setAlignment", "(", "getCPEAlign", "(", "*", "U", ".", "CPEMI", ")", ")", ";", "BBInfo", "[", "NewIsland", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "Size", ";", "adjustBBOffsetsAfter", "(", "&", "*", "--", "NewIsland", "->", "getIterator", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "UserMI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "UserMI", "->", "getOperand", "(", "i", ")", ".", "isCPI", "(", ")", ")", "{", "UserMI", "->", "getOperand", "(", "i", ")", ".", "setIndex", "(", "ID", ")", ";", "break", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "ID", "<<", "<STR_LIT>", "<<", "CPI", "<<", "format", "(", "<STR_LIT>", ",", "BBInfo", "[", "NewIsland", "->", "getNumber", "(", ")", "]", ".", "Offset", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "MipsConstantIslandPass (2)2", "Func": "handleConstantPoolUser", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3775, "Length": 312, "Cover_Rate": 0.6190476190476191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", "->", "isTargetNaCl", "(", ")", ")", "EmitAlignment", "(", "std", "::", "max", "(", "MF", "->", "getAlignment", "(", ")", ",", "MIPS_NACL_BUNDLE_ALIGN", ")", ")", ";", "if", "(", "Subtarget", "->", "inMicro<ISA_LIT>Mode", "(", ")", ")", "{", "TS", ".", "emitDirectiveSetMicro<ISA_LIT>", "(", ")", ";", "TS", ".", "setUsesMicro<ISA_LIT>", "(", ")", ";", "TS", ".", "updateABIInfo", "(", "*", "Subtarget", ")", ";", "}", "else", "TS", ".", "emitDirectiveSetNoMicro<ISA_LIT>", "(", ")", ";"], "ground_truth": ["if", "(", "Subtarget", "->", "in<ISA_LIT>16Mode", "(", ")", ")", "TS", ".", "emitDirectiveSet<ISA_LIT>16", "(", ")", ";"], "File": "MipsAsmPrinter (2)1", "Func": "EmitFunctionEntryLabel", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3776, "Length": 75, "Cover_Rate": 0.6637168141592921, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitializeMDSPTarget", "(", ")", "{"], "ground_truth": ["RegisterTargetMachine", "<", "MDSPTargetMachine", ">", "X", "(", "TheMDSPTarget", ")", ";"], "File": "MDSPTargetMachine", "Func": "LLVMInitializeMDSPTarget", "Target": "MDSP", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3777, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "I387_CW_FLOOR", ":", "emit_insn", "(", "gen_andhi3", "(", "reg", ",", "reg", ",", "GEN_INT", "(", "~", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "gen_iorhi3", "(", "reg", ",", "reg", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "slot", "=", "SLOT_CW_FLOOR", ";", "break", ";", "case", "I387_CW_CEIL", ":", "emit_insn", "(", "gen_andhi3", "(", "reg", ",", "reg", ",", "GEN_INT", "(", "~", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "gen_iorhi3", "(", "reg", ",", "reg", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "slot", "=", "SLOT_CW_CEIL", ";", "break", ";", "case", "I387_CW_MASK_PM", ":", "emit_insn", "(", "gen_iorhi3", "(", "reg", ",", "reg", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "slot", "=", "SLOT_CW_MASK_PM", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "else", "{", "switch", "(", "mode", ")", "{", "case", "I387_CW_TRUNC", ":", "emit_insn", "(", "gen_movsi_insv_1", "(", "reg", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "slot", "=", "SLOT_CW_TRUNC", ";", "break", ";"], "ground_truth": ["case", "I387_CW_FLOOR", ":"], "File": "i3864", "Func": "emit_i387_cw_initialization", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3778, "Length": 146, "Cover_Rate": 0.4397590361445783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ProgramInfo", "(", ")", ":", "VGPRBlocks", "(", "<NUM_LIT>", ")", ",", "SGPRBlocks", "(", "<NUM_LIT>", ")", ",", "Priority", "(", "<NUM_LIT>", ")", ",", "FloatMode", "(", "<NUM_LIT>", ")", ",", "Priv", "(", "<NUM_LIT>", ")", ",", "DX10Clamp", "(", "<NUM_LIT>", ")", ",", "DebugMode", "(", "<NUM_LIT>", ")", ",", "IEEEMode", "(", "<NUM_LIT>", ")", ",", "ScratchSize", "(", "<NUM_LIT>", ")", ",", "ComputePGMRSrc1", "(", "<NUM_LIT>", ")", ",", "LDSBlocks", "(", "<NUM_LIT>", ")", ",", "ScratchBlocks", "(", "<NUM_LIT>", ")", ",", "ComputePGMRSrc2", "(", "<NUM_LIT>", ")", ",", "NumVGPR", "(", "<NUM_LIT>", ")", ",", "NumSGPR", "(", "<NUM_LIT>", ")", ",", "FlatUsed", "(", "false", ")", ",", "NumSGPRsForWavesPerEU", "(", "<NUM_LIT>", ")", ",", "NumVGPRsForWavesPerEU", "(", "<NUM_LIT>", ")", ",", "ReservedVGPRFirst", "(", "<NUM_LIT>", ")", ",", "ReservedVGPRCount", "(", "<NUM_LIT>", ")", ",", "DebuggerWavefrontPrivateSegmentOffsetSGPR", "(", "(", "uint16_t", ")", "-", "<NUM_LIT>", ")", ",", "DebuggerPrivateSegmentBufferSGPR", "(", "(", "uint16_t", ")", "-", "<NUM_LIT>", ")", ",", "VCCUsed", "(", "false", ")", ",", "CodeLen", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter13", "Func": "SIProgramInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3779, "Length": 133, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<STR_LIT>", "(", "SDWAOpcode", ",", "<STR_LIT>", "::", "dst_sel", ")", "!=", "-", "<NUM_LIT>", ")", "{", "MachineOperand", "*", "DstSel", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "dst_sel", ")", ";", "if", "(", "DstSel", ")", "{", "SDWAInst", ".", "add", "(", "*", "DstSel", ")", ";", "}", "else", "{", "SDWAInst", ".", "addImm", "(", "<STR_LIT>", "::", "SdwaSel", "::", "DWORD", ")", ";", "}", "}", "if", "(", "<STR_LIT>", "(", "SDWAOpcode", ",", "<STR_LIT>", "::", "dst_unused", ")", "!=", "-", "<NUM_LIT>", ")", "{", "MachineOperand", "*", "DstUnused", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "dst_unused", ")", ";", "if", "(", "DstUnused", ")", "{", "SDWAInst", ".", "add", "(", "*", "DstUnused", ")", ";", "}", "else", "{", "SDWAInst", ".", "addImm", "(", "<STR_LIT>", "::", "DstUnused", "::", "UNUSED_PAD", ")", ";", "}", "}", "assert", "(", "<STR_LIT>", "(", "SDWAOpcode", ",", "<STR_LIT>", "::", "src0_sel", ")", "!=", "-", "<NUM_LIT>", ")", ";", "MachineOperand", "*", "Src0Sel", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "src0_sel", ")", ";", "if", "(", "Src0Sel", ")", "{", "SDWAInst", ".", "add", "(", "*", "Src0Sel", ")", ";", "}", "else", "{", "SDWAInst", ".", "addImm", "(", "<STR_LIT>", "::", "SdwaSel", "::", "DWORD", ")", ";", "}", "if", "(", "Src1", ")", "{", "assert", "(", "<STR_LIT>", "(", "SDWAOpcode", ",", "<STR_LIT>", "::", "src1_sel", ")", "!=", "-", "<NUM_LIT>", ")", ";", "MachineOperand", "*", "Src1Sel", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "src1_sel", ")", ";", "if", "(", "Src1Sel", ")", "{", "SDWAInst", ".", "add", "(", "*", "Src1Sel", ")", ";", "}", "else", "{", "SDWAInst", ".", "addImm", "(", "<STR_LIT>", "::", "SdwaSel", "::", "DWORD", ")", ";", "}", "}", "auto", "DstUnused", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "dst_unused", ")", ";", "if", "(", "DstUnused", "&&", "DstUnused", "->", "getImm", "(", ")", "==", "<STR_LIT>", "::", "DstUnused", "::", "UNUSED_PRESERVE", ")", "{", "assert", "(", "Dst", "&&", "Dst", "->", "isTied", "(", ")", ")", ";", "assert", "(", "Opcode", "==", "static_cast", "<", "unsigned", "int", ">", "(", "SDWAOpcode", ")", ")", ";", "auto", "PreserveDstIdx", "=", "<STR_LIT>", "(", "SDWAOpcode", ",", "<STR_LIT>", "::", "vdst", ")", ";", "assert", "(", "PreserveDstIdx", "!=", "-", "<NUM_LIT>", ")", ";", "auto", "TiedIdx", "=", "MI", ".", "findTiedOperandIdx", "(", "PreserveDstIdx", ")", ";", "auto", "Tied", "=", "MI", ".", "getOperand", "(", "TiedIdx", ")", ";", "SDWAInst", ".", "add", "(", "Tied", ")", ";", "SDWAInst", "->", "tieOperands", "(", "PreserveDstIdx", ",", "SDWAInst", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "}", "bool", "Converted", "=", "false", ";", "for", "(", "auto", "&", "Operand", ":", "SDWAOperands", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "*", "SDWAInst", "<<", "<STR_LIT>", "<<", "*", "Operand", ")", ";", "if", "(", "PotentialMatches", ".", "count", "(", "Operand", "->", "getParentInst", "(", ")", ")", "==", "<NUM_LIT>", ")", "Converted", "|=", "Operand", "->", "convertToSDWA", "(", "*", "SDWAInst", ",", "TII", ")", ";", "}"], "ground_truth": ["if", "(", "Converted", ")", "{"], "File": "SIPeepholeSDWA20", "Func": "convertToSDWA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3780, "Length": 421, "Cover_Rate": 0.368006993006993, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Op", ".", "isImm", "(", ")", ")", "return", "printOperand", "(", "MI", ",", "OpNo", ",", "STI", ",", "O", ")", ";", "if", "(", "PrintBranchImmAsAddress", ")", "O", "<<", "formatHex", "(", "Op", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["else", "O", "<<", "formatImm", "(", "Op", ".", "getImm", "(", ")", ")", ";"], "File": "MipsInstPrinter15", "Func": "printJumpOperand", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3781, "Length": 48, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "CheriRangeChecker", "(", ")", ";"], "ground_truth": ["}"], "File": "CheriRangeChecker", "Func": "createCheriRangeChecker", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3782, "Length": 7, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "InFlag", ";", "DebugLoc", "dl", "=", "GA", "->", "getDebugLoc", "(", ")", ";", "SDValue", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DebugLoc", "(", ")", ",", "PtrVT", ")", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "GetTLSADDR", "(", "DAG", ",", "Chain", ",", "GA", ",", "&", "InFlag", ",", "PtrVT", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "X86ISelLowering114", "Func": "LowerToTLSGeneralDynamicModel32", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3783, "Length": 73, "Cover_Rate": 0.7373737373737373, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__v4sf", "__zero", "=", "(", "__v4sf", ")", "__builtin_ia32_setzerops", "(", ")", ";", "__v4sf", "__sfa", "=", "__builtin_ia32_cvtpi2ps", "(", "__zero", ",", "(", "__v2si", ")", "__A", ")", ";", "__v4sf", "__sfb", "=", "__builtin_ia32_cvtpi2ps", "(", "__zero", ",", "(", "__v2si", ")", "__B", ")", ";", "return", "(", "__m128", ")", "__builtin_ia32_movlhps", "(", "__sfa", ",", "__sfb", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin4", "Func": "_mm_cvtpi32x2_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3784, "Length": 48, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "SExtVT", "=", "<STR_LIT>", ";", "FPCastVT", "=", "<STR_LIT>", ";", "if", "(", "N0", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N0", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "is256BitVector", "(", ")", "&&", "Subtarget", ".", "hasInt256", "(", ")", ")", "{", "SExtVT", "=", "<STR_LIT>", ";", "FPCastVT", "=", "<STR_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "SExtVT", "=", "<STR_LIT>", ";", "if", "(", "N0", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N0", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "is256BitVector", "(", ")", "&&", "Subtarget", ".", "hasInt256", "(", ")", ")", "{", "SExtVT", "=", "<STR_LIT>", ";", "FPCastVT", "=", "<STR_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "SExtVT", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "!", "Subtarget", ".", "hasInt256", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SExtVT", "=", "<STR_LIT>", ";", "break", ";", "}", ";", "SDLoc", "DL", "(", "BitCast", ")", ";", "SDValue", "V", "=", "DAG", ".", "getSExtOrTrunc", "(", "N0", ",", "DL", ",", "SExtVT", ")", ";", "if", "(", "SExtVT", "==", "<STR_LIT>", ")", "{", "V", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "V", ")", ";"], "ground_truth": ["V", "=", "DAG", ".", "getVectorShuffle", "(", "<STR_LIT>", ",", "DL", ",", "V", ",", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ")", ";"], "File": "X86ISelLowering152", "Func": "combineBitcastvxi1", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3785, "Length": 242, "Cover_Rate": 0.5041666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "translateImmediate", "(", "MCInst", "&", "mcInst", ",", "uint64_t", "immediate", ")", "{", "mcInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "immediate", ")", ")", ";"], "ground_truth": ["}"], "File": "X86Disassembler4", "Func": "translateImmediate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3786, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "extract_base_offset_in_addr", "(", "rtx", "mem", ",", "rtx", "*", "base", ",", "rtx", "*", "offset", ")", "{", "rtx", "addr", ";", "gcc_assert", "(", "MEM_P", "(", "mem", ")", ")", ";", "addr", "=", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "CONST", ")", "addr", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "if", "(", "REG_P", "(", "addr", ")", "||", "GET_CODE", "(", "addr", ")", "==", "SYMBOL_REF", ")", "{", "*", "base", "=", "addr", ";", "*", "offset", "=", "const0_rtx", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "i386", "Func": "extract_base_offset_in_addr", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3787, "Length": 83, "Cover_Rate": 0.535483870967742, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Amount", "!=", "<NUM_LIT>", ")", "{", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "unsigned", "Align", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", "->", "getStackAlignment", "(", ")", ";", "Amount", "=", "(", "Amount", "+", "Align", "-", "<NUM_LIT>", ")", "/", "Align", "*", "Align", ";", "unsigned", "Opc", "=", "Old", "->", "getOpcode", "(", ")", ";", "bool", "isThumb", "=", "AFI", "->", "isThumbFunction", "(", ")", ";", "<STR_LIT>", "Pred", "=", "isThumb", "?", "<STR_LIT>", ":", "(", "<STR_LIT>", ")", "Old", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["unsigned", "PredReg", "=", "isThumb", "?", "<NUM_LIT>", ":", "Old", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "File": "ARMRegisterInfo13", "Func": "eliminateCallFramePseudoInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3788, "Length": 119, "Cover_Rate": 0.4265232974910394, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__vector", "signed", "int", "a", ",", "b", ",", "c", ";", "a", "=", "(", "__vector", "signed", "int", ")", "vec_splats", "(", "__m1", ")", ";", "b", "=", "(", "__vector", "signed", "int", ")", "vec_splats", "(", "__m2", ")", ";", "c", "=", "vec_add", "(", "a", ",", "b", ")", ";", "return", "(", "__builtin_unpack_vector_int128", "(", "(", "__vector", "__int128_t", ")", "c", ",", "<NUM_LIT>", ")", ")", ";", "__m64_union", "m1", ",", "m2", ",", "res", ";", "m1", ".", "as_m64", "=", "__m1", ";", "m2", ".", "as_m64", "=", "__m2", ";", "res", ".", "as_int", "[", "<NUM_LIT>", "]", "=", "m1", ".", "as_int", "[", "<NUM_LIT>", "]", "+", "m2", ".", "as_int", "[", "<NUM_LIT>", "]", ";", "res", ".", "as_int", "[", "<NUM_LIT>", "]", "=", "m1", ".", "as_int", "[", "<NUM_LIT>", "]", "+", "m2", ".", "as_int", "[", "<NUM_LIT>", "]", ";", "return", "(", "__m64", ")", "res", ".", "as_m64", ";"], "ground_truth": ["}"], "File": "mmintrin4", "Func": "_mm_add_pi32", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3789, "Length": 126, "Cover_Rate": 0.8513513513513513, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getExceptionSelectorRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "override", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "SparcISelLowering (2)2", "Func": "getExceptionSelectorRegister", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3790, "Length": 14, "Cover_Rate": 0.8235294117647058, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IncInstruction", "->", "getNumUses", "(", ")", "!=", "<NUM_LIT>", ")", "{", "IncInstruction", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "BinaryOps", "(", "IncInstruction", "->", "getOpcode", "(", ")", ")", ",", "Phi", ",", "IncrementPerRound", ",", "<STR_LIT>", ",", "IncInstruction", ")", ";", "Phi", "->", "setIncomingValue", "(", "IncrementingBlock", ",", "IncInstruction", ")", ";", "}", "NewPhi", "=", "Phi", ";", "}", "else", "{", "NewPhi", "=", "PHINode", "::", "Create", "(", "Phi", "->", "getType", "(", ")", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "Phi", ")", ";", "NewPhi", "->", "addIncoming", "(", "Phi", "->", "getIncomingValue", "(", "IncrementingBlock", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ",", "Phi", "->", "getIncomingBlock", "(", "IncrementingBlock", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ";", "IncInstruction", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "BinaryOps", "(", "IncInstruction", "->", "getOpcode", "(", ")", ")", ",", "NewPhi", ",", "IncrementPerRound", ",", "<STR_LIT>", ",", "IncInstruction", ")", ";", "NewPhi", "->", "addIncoming", "(", "IncInstruction", ",", "Phi", "->", "getIncomingBlock", "(", "IncrementingBlock", ")", ")", ";", "IncrementingBlock", "=", "<NUM_LIT>", ";", "}", "IRBuilder", "<", ">", "Builder", "(", "BB", "->", "getContext", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "Phi", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "Offs", "->", "getDebugLoc", "(", ")", ")", ";", "switch", "(", "Offs", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Add", ":", "case", "Instruction", "::", "Or", ":", "pushOutAdd", "(", "NewPhi", ",", "OffsSecondOperand", ",", "IncrementingBlock", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "break", ";", "case", "Instruction", "::", "Mul", ":", "case", "Instruction", "::", "Shl", ":", "pushOutMulShl", "(", "Offs", "->", "getOpcode", "(", ")", ",", "NewPhi", ",", "IncrementPerRound", ",", "OffsSecondOperand", ",", "IncrementingBlock", ",", "Builder", ")", ";", "break", ";", "default", ":", "return", "false", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["Offs", "->", "replaceAllUsesWith", "(", "NewPhi", ")", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "optimiseOffsets", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3791, "Length": 270, "Cover_Rate": 0.3050847457627119, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "rs6000_legitimate_offset_address_p", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "bool", "strict", ",", "bool", "worst_case", ")", "{", "unsigned", "HOST_WIDE_INT", "offset", ";", "unsigned", "int", "extra", ";", "if", "(", "GET_CODE", "(", "x", ")", "!=", "PLUS", ")", "return", "false", ";", "if", "(", "!", "REG_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "if", "(", "!", "INT_REG_OK_FOR_BASE_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "strict", ")", ")", "return", "false", ";", "if", "(", "!", "reg_offset_addressing_ok_p", "(", "mode", ")", ")", "return", "virtual_stack_registers_memory_p", "(", "x", ")", ";", "if", "(", "legitimate_constant_pool_address_p", "(", "x", ",", "mode", ",", "strict", "||", "lra_in_progress", ")", ")", "return", "true", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "!=", "CONST_INT", ")", "return", "false", ";", "offset", "=", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "extra", "=", "<NUM_LIT>", ";", "switch", "(", "mode", ")", "{", "case", "V4HImode", ":", "case", "V2SImode", ":", "case", "V1DImode", ":", "case", "V2SFmode", ":", "return", "SPE_CONST_OFFSET_OK", "(", "offset", ")", ";", "case", "DFmode", ":", "case", "DDmode", ":", "case", "DImode", ":", "if", "(", "TARGET_E500_DOUBLE", ")", "return", "SPE_CONST_OFFSET_OK", "(", "offset", ")", ";", "if", "(", "VECTOR_MEM_VSX_P", "(", "mode", ")", ")", "return", "false", ";", "if", "(", "!", "worst_case", ")", "break", ";", "if", "(", "!", "TARGET_POWERPC64", ")", "extra", "=", "<NUM_LIT>", ";", "else", "if", "(", "offset", "&", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["break", ";"], "File": "rs60004", "Func": "rs6000_legitimate_offset_address_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3792, "Length": 213, "Cover_Rate": 0.726962457337884, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_broadcasti32x2_256_mask", "(", "(", "__v4si", ")", "__A", ",", "(", "__v8si", ")", "_mm256_undefined_si256", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vldqintrin", "Func": "_mm256_broadcast_i32x2", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3793, "Length": 26, "Cover_Rate": 0.5777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int32_t", "max", "=", "(", "<NUM_LIT>", "<<", "(", "bits", "-", "<NUM_LIT>", ")", ")", "-", "<NUM_LIT>", ";"], "ground_truth": ["int32_t", "min", "=", "-", "(", "<NUM_LIT>", "<<", "(", "bits", "-", "<NUM_LIT>", ")", ")", ";"], "File": "ARMRelocator", "Func": "helper_check_signed_overflow", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3794, "Length": 29, "Cover_Rate": 0.38666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BI", "!=", "BE", ";", "++", "BI", ")", "for", "(", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "BI", "->", "end", "(", ")", ";", "MBBI", "!=", "BI", "->", "begin", "(", ")", ";", ")", "{", "--", "MBBI", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "MBBI", "->", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineOperand", "&", "MO", "=", "MBBI", "->", "getOperand", "(", "I", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "switch", "(", "MO", ".", "getReg", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "MO", ".", "setReg", "(", "FPReg", ")", ";"], "ground_truth": ["break", ";"], "File": "PPCFrameLowering79", "Func": "replaceFPWithRealFP", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3795, "Length": 99, "Cover_Rate": 0.3574007220216607, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Fixups", ".", "push_back", "(", "llvm", "::", "MCFixup", "::", "create", "(", "<NUM_LIT>", ",", "DiffExpr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "return", "<NUM_LIT>", ";", "}", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "BranchMO", ".", "isImm", "(", ")", ")", ";", "int", "Diff", "=", "MO", ".", "getImm", "(", ")", "-", "BranchMO", ".", "getImm", "(", ")", ";"], "ground_truth": ["assert", "(", "Diff", "==", "<NUM_LIT>", "||", "Diff", "==", "<NUM_LIT>", ")", ";"], "File": "ARMMCCodeEmitter15", "Func": "getBFAfterTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3796, "Length": 69, "Cover_Rate": 0.39204545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>CodeEmitter", "::", "emitExternalSymbolAddress", "(", "const", "char", "*", "ES", ",", "unsigned", "Reloc", ")", "const", "{", "MCE", ".", "addRelocation", "(", "MachineRelocation", "::", "getExtSym", "(", "MCE", ".", "getCurrentPCOffset", "(", ")", ",", "Reloc", ",", "ES", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsCodeEmitter", "Func": "emitExternalSymbolAddress", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3797, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "Value", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Value", ")", ")", "return", "true", ";"], "ground_truth": ["getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitGPRel32Value", "(", "Value", ")", ";"], "File": "MipsAsmParser32", "Func": "parseDirectiveGpWord", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3798, "Length": 32, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>RegisterInfo", "::", "<ISA_LIT>RegisterInfo", "(", "<ISA_LIT>Subtarget", "&", "st", ")", ":", "<ISA_LIT>GenRegisterInfo", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "ST", "(", "st", ")", "{"], "ground_truth": ["}"], "File": "HSAILRegisterInfo", "Func": "HSAILRegisterInfo", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3799, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "const", "Constant", "*", "PerFn", "=", "MF", "->", "getFunction", "(", ")", "->", "getPersonalityFn", "(", ")", ";", "bool", "IsSEH", "=", "isAsynchronousEHPersonality", "(", "classifyEHPersonality", "(", "PerFn", ")", ")", ";", "if", "(", "IsSEH", "&&", "Subtarget", "->", "is32Bit", "(", ")", ")", "{", "const", "TargetInstrInfo", "&", "TII", "=", "*", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";"], "File": "X86ISelLowering (2)3", "Func": "EmitLoweredCatchPad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3800, "Length": 85, "Cover_Rate": 0.7456140350877193, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "insertOutlinerPrologue", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineFunction", "&", "MF", ",", "bool", "IsTailCall", ")", "const", "{"], "ground_truth": ["}"], "File": "AArch64InstrInfo109", "Func": "insertOutlinerPrologue", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3801, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Has<ISA_LIT>4_32r2", ";"], "ground_truth": ["}"], "File": "MipsSubtarget (2)", "Func": "hasMips4_32r2", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3802, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MF", "->", "getRegInfo", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getRegClassFor", "(", "<STR_LIT>", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Dest", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Ptr", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "OldVal", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "NewVal", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Success", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "loop1MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "loop2MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "BB", ";", "++", "It", ";", "MF", "->", "insert", "(", "It", ",", "loop1MBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loop2MBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";"], "ground_truth": ["exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";"], "File": "MipsISelLowering109", "Func": "EmitAtomicCmpSwap", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3803, "Length": 237, "Cover_Rate": 0.5325842696629214, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "CandPolicy", "BotPolicy", ";", "setPolicy", "(", "BotPolicy", ",", "false", ",", "Bot", ",", "&", "Top", ")", ";", "CandPolicy", "TopPolicy", ";", "setPolicy", "(", "TopPolicy", ",", "false", ",", "Top", ",", "&", "Bot", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "if", "(", "!", "BotCand", ".", "isValid", "(", ")", "||", "BotCand", ".", "SU", "->", "isScheduled", "||", "BotCand", ".", "Policy", "!=", "BotPolicy", ")", "{", "BotCand", ".", "reset", "(", "CandPolicy", "(", ")", ")", ";", "pickNodeFromQueue", "(", "Bot", ",", "BotPolicy", ",", "DAG", "->", "getBotRPTracker", "(", ")", ",", "BotCand", ")", ";", "assert", "(", "BotCand", ".", "Reason", "!=", "NoCand", "&&", "<STR_LIT>", ")", ";", "}", "else", "{", "DEBUG", "(", "traceCandidate", "(", "BotCand", ")", ")", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "if", "(", "!", "TopCand", ".", "isValid", "(", ")", "||", "TopCand", ".", "SU", "->", "isScheduled", "||", "TopCand", ".", "Policy", "!=", "TopPolicy", ")", "{", "TopCand", ".", "reset", "(", "CandPolicy", "(", ")", ")", ";", "pickNodeFromQueue", "(", "Top", ",", "TopPolicy", ",", "DAG", "->", "getTopRPTracker", "(", ")", ",", "TopCand", ")", ";", "assert", "(", "TopCand", ".", "Reason", "!=", "NoCand", "&&", "<STR_LIT>", ")", ";", "}", "else", "{", "DEBUG", "(", "traceCandidate", "(", "TopCand", ")", ")", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "traceCandidate", "(", "TopCand", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "traceCandidate", "(", "BotCand", ")", ";", ")", ";", "SchedCandidate", "Cand", ";", "if", "(", "TopCand", ".", "Reason", "==", "BotCand", ".", "Reason", ")", "{", "Cand", "=", "BotCand", ";", "GenericSchedulerBase", "::", "CandReason", "TopReason", "=", "TopCand", ".", "Reason", ";"], "ground_truth": ["TopCand", ".", "Reason", "=", "NoCand", ";"], "File": "GCNSchedStrategy12", "Func": "pickNodeBidirectional", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3804, "Length": 246, "Cover_Rate": 0.47766990291262135, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_frame_insn", "(", "gen_MOVEI", "(", "hard_frame_pointer_rtx", ",", "plus_constant", "(", "stack_pointer_rtx", ",", "offset", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "pdp10", "Func": "expand_set_up_frame_pointer", "Target": "pdp10", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3805, "Length": 16, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "VT", "=", "Op", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "In", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "InVT", "=", "In", ".", "getSimpleValueType", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "assert", "(", "VT", ".", "isVector", "(", ")", "&&", "InVT", ".", "isVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "VT", ".", "getVectorNumElements", "(", ")", "==", "VT", ".", "getVectorNumElements", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "||", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "||", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "InVT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "||", "InVT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "||", "InVT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "InVT", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "ExperimentalVectorWideningLegalization", "||", "VT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "In", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "<STR_LIT>", ",", "In", ",", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "In", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering158", "Func": "LowerAVXExtend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3806, "Length": 192, "Cover_Rate": 0.463768115942029, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "CostTblEntry", "AVX2CostTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", "}", ";", "static", "const", "CostTblEntry", "AVX1CostTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", "}", ";", "static", "const", "CostTblEntry", "SSSE3CostTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", "}", ";", "static", "const", "CostTblEntry", "SSE2CostTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", "}", ";", "unsigned", "ISD", "=", "<STR_LIT>", ";", "switch", "(", "IID", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "ISD", "=", "<STR_LIT>", ";"], "ground_truth": ["break", ";"], "File": "X86TargetTransformInfo110", "Func": "getIntrinsicInstrCost", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3807, "Length": 251, "Cover_Rate": 0.33422103861517977, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "GET_MODE_SIZE", "(", "mode", ")", "/", "UNITS_PER_VREG", ")", "*", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "aarch642", "Func": "aarch64_simd_attr_length_rglist", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3808, "Length": 13, "Cover_Rate": 0.6190476190476191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint16_t", "*", "<ISA_LIT>RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{"], "ground_truth": ["const", "TargetFrameLowering", "*", "TFI", "=", "MF", "->", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";"], "File": "VideoCore4RegisterInfo", "Func": "getCalleeSavedRegs", "Target": "VideoCore4", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3809, "Length": 29, "Cover_Rate": 0.6444444444444445, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Instruction", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ")", "return", "I", "->", "getOpcode", "(", ")", "==", "Opcode", ";", "if", "(", "ConstantExpr", "*", "E", "=", "dyn_cast", "<", "ConstantExpr", ">", "(", "V", ")", ")", "return", "E", "->", "getOpcode", "(", ")", "==", "Opcode", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "CheriRangeChecker", "Func": "checkOpcode", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3810, "Length": 50, "Cover_Rate": 0.819672131147541, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "note_rtx", "=", "gen_rtx_SET", "(", "stack_pointer_rtx", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "xtensa_callee_save_size", ")", ")", ";", "add_reg_note", "(", "insn", ",", "REG_FRAME_RELATED_EXPR", ",", "note_rtx", ")", ";", "offset", "=", "xtensa_callee_save_size", "-", "UNITS_PER_WORD", ";", "}", "else", "{", "rtx", "tmp_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "A9_REG", ")", ";", "emit_move_insn", "(", "tmp_reg", ",", "GEN_INT", "(", "total_size", ")", ")", ";", "insn", "=", "emit_insn", "(", "gen_subsi3", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "tmp_reg", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "note_rtx", "=", "gen_rtx_SET", "(", "stack_pointer_rtx", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "total_size", ")", ")", ";", "add_reg_note", "(", "insn", ",", "REG_FRAME_RELATED_EXPR", ",", "note_rtx", ")", ";", "offset", "=", "total_size", "-", "UNITS_PER_WORD", ";", "}", "}", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "++", "regno", ")", "{", "if", "(", "xtensa_call_save_reg", "(", "regno", ")", ")", "{", "rtx", "x", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "offset", ")", ")", ";", "rtx", "mem", "=", "gen_frame_mem", "(", "SImode", ",", "x", ")", ";", "rtx", "reg", "=", "gen_rtx_REG", "(", "SImode", ",", "regno", ")", ";", "offset", "-=", "UNITS_PER_WORD", ";", "insn", "=", "emit_move_insn", "(", "mem", ",", "reg", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "add_reg_note", "(", "insn", ",", "REG_FRAME_RELATED_EXPR", ",", "gen_rtx_SET", "(", "mem", ",", "reg", ")", ")", ";", "}", "}", "if", "(", "total_size", ">", "<NUM_LIT>", ")", "{", "rtx", "tmp_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "A9_REG", ")", ";", "emit_move_insn", "(", "tmp_reg", ",", "GEN_INT", "(", "total_size", "-", "xtensa_callee_save_size", ")", ")", ";", "insn", "=", "emit_insn", "(", "gen_subsi3", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "tmp_reg", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "note_rtx", "=", "gen_rtx_SET", "(", "stack_pointer_rtx", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "xtensa_callee_save_size", "-", "total_size", ")", ")", ";", "add_reg_note", "(", "insn", ",", "REG_FRAME_RELATED_EXPR", ",", "note_rtx", ")", ";", "}", "}", "if", "(", "frame_pointer_needed", ")", "{", "if", "(", "cfun", "->", "machine", "->", "set_frame_ptr_insn", ")", "{", "rtx_insn", "*", "first", ";"], "ground_truth": ["push_topmost_sequence", "(", ")", ";"], "File": "xtensa5", "Func": "xtensa_expand_prologue", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3811, "Length": 304, "Cover_Rate": 0.43243243243243246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "<ISA_LIT>InstrInfo", "::", "getCondOpcode", "(", "int", "Opc", ",", "bool", "IfTrue", ")", "const", "{"], "ground_truth": ["if", "(", "Opc", "==", "<STR_LIT>", ")", "{"], "File": "TVMInstrInfo", "Func": "getCondOpcode", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3812, "Length": 20, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "EmitFunctionBodyEnd", "(", ")", "{"], "ground_truth": ["}"], "File": "M680x0AsmPrinter", "Func": "EmitFunctionBodyEnd", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3813, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "RegAreaSize", "=", "NumRegs", "*", "GPRSizeInBytes", ";", "unsigned", "FrameObjSize", "=", "std", "::", "max", "(", "Flags", ".", "getByValSize", "(", ")", ",", "RegAreaSize", ")", ";", "int", "FrameObjOffset", ";", "ArrayRef", "<", "MCPhysReg", ">", "ByValArgRegs", "=", "ABI", ".", "GetByValArgRegs", "(", ")", ";", "if", "(", "RegAreaSize", ")", "FrameObjOffset", "=", "(", "int", ")", "ABI", ".", "GetCalleeAllocdArgSizeInBytes", "(", "State", ".", "getCallingConv", "(", ")", ")", "-", "(", "int", ")", "(", "(", "ByValArgRegs", ".", "size", "(", ")", "-", "FirstReg", ")", "*", "GPRSizeInBytes", ")", ";", "else", "FrameObjOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "EVT", "PtrTy", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "FrameObjSize", ",", "FrameObjOffset", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "PtrTy", ")", ";"], "ground_truth": ["InVals", ".", "push_back", "(", "FIN", ")", ";"], "File": "MipsISelLowering118", "Func": "copyByValRegs", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3814, "Length": 129, "Cover_Rate": 0.3449197860962567, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "known_eq", "(", "TYPE_VECTOR_SUBPARTS", "(", "TREE_TYPE", "(", "pred", ")", ")", ",", "TYPE_VECTOR_SUBPARTS", "(", "vectype", ")", ")", ")", "return", "pred", ";"], "ground_truth": ["return", "gimple_build", "(", "&", "stmts", ",", "VIEW_CONVERT_EXPR", ",", "truth_type_for", "(", "vectype", ")", ",", "pred", ")", ";"], "File": "aarch64-sve-builtins", "Func": "convert_pred", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3815, "Length": 37, "Cover_Rate": 0.5692307692307692, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>Subtarget", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "CJGSubtarget", "Func": "anchor", "Target": "CJG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3816, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "RewriteAsNarrowerShuffle", "(", "ShuffleVectorSDNode", "*", "SVOp", ",", "SelectionDAG", "&", "DAG", ",", "DebugLoc", "dl", ")", "{", "EVT", "VT", "=", "SVOp", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "V1", "=", "SVOp", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "V2", "=", "SVOp", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "NewWidth", "=", "(", "NumElems", "==", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "EVT", "NewVT", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "assert", "(", "false", "&&", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "NewVT", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewVT", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewVT", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewVT", "=", "<STR_LIT>", ";", "break", ";", "}"], "ground_truth": ["int", "Scale", "=", "NumElems", "/", "NewWidth", ";"], "File": "X86ISelLowering150", "Func": "RewriteAsNarrowerShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3817, "Length": 135, "Cover_Rate": 0.4115853658536585, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "s390_decompose_address", "(", "op1", ",", "&", "addr", ")", ")", "return", "false", ";", "if", "(", "addr", ".", "base", "&&", "!", "REGNO_OK_FOR_BASE_P", "(", "REGNO", "(", "addr", ".", "base", ")", ")", ")", "return", "false", ";", "if", "(", "addr", ".", "indx", "&&", "!", "REGNO_OK_FOR_INDEX_P", "(", "REGNO", "(", "addr", ".", "indx", ")", ")", ")", "return", "false", ";", "if", "(", "addr", ".", "indx", "&&", "s390_tune", ">=", "PROCESSOR_2817_Z196", ")", "return", "false", ";", "if", "(", "!", "TARGET_64BIT", "&&", "!", "addr", ".", "pointer", ")", "return", "false", ";", "if", "(", "addr", ".", "pointer", ")", "return", "true", ";", "if", "(", "(", "addr", ".", "base", "&&", "REG_P", "(", "addr", ".", "base", ")", "&&", "REG_POINTER", "(", "addr", ".", "base", ")", ")", "||", "(", "addr", ".", "indx", "&&", "REG_P", "(", "addr", ".", "indx", ")", "&&", "REG_POINTER", "(", "addr", ".", "indx", ")", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "s390", "Func": "preferred_la_operand_p", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3818, "Length": 137, "Cover_Rate": 0.8106508875739645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcvtmd_u64_f64", "(", "float64_t", "__a", ")", "{", "return", "__builtin_aarch64_lfloorudfdi_us", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon3_vcvtmd_u64_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3819, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "AMDGPUDAGToDAGISel", "::", "SelectGlobalValueConstantOffset", "(", "SDValue", "Addr", ",", "SDValue", "&", "IntPtr", ")", "{", "if", "(", "ConstantSDNode", "*", "Cst", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ")", ")", "{", "IntPtr", "=", "CurDAG", "->", "getIntPtrConstant", "(", "Cst", "->", "getZExtValue", "(", ")", "/", "<NUM_LIT>", ",", "true", ")", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUISelDAGToDAG102", "Func": "SelectGlobalValueConstantOffset", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3820, "Length": 52, "Cover_Rate": 0.9811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasDirectMove", "(", ")", "const", "{", "return", "HasDirectMove", ";"], "ground_truth": ["}"], "File": "PPCSubtarget (2)1", "Func": "hasDirectMove", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3821, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "OpcodeR", "=", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "{", "MachineInstrBuilder", "MIB", ";", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "transferImpOps", "(", "MI", ",", "MIB", ",", "MIB", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "{", "MachineInstrBuilder", "MIB", ";", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "OpcodeR", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "transferImpOps", "(", "MI", ",", "MIB", ",", "MIB", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AArch64ExpandPseudoInsts30", "Func": "expandSVE_FMLA", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3822, "Length": 252, "Cover_Rate": 0.34332425068119893, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "Result", ";", "}", "MI", ".", "clear", "(", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableThumbSBit16", ",", "MI", ",", "Insn16", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", ")", "{", "Size", "=", "<NUM_LIT>", ";", "bool", "InITBlock", "=", "ITBlock", ".", "instrInITBlock", "(", ")", ";", "Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "AddThumb1SBit", "(", "MI", ",", "InITBlock", ")", ";", "return", "Result", ";", "}", "MI", ".", "clear", "(", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableThumb216", ",", "MI", ",", "Insn16", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "ITBlock", ".", "instrInITBlock", "(", ")", ")", "Result", "=", "MCDisassembler", "::", "SoftFail", ";", "Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "unsigned", "Firstcond", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "Mask", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "ITBlock", ".", "setITState", "(", "Firstcond", ",", "Mask", ")", ";", "}", "return", "Result", ";", "}", "if", "(", "Bytes", ".", "size", "(", ")", "<", "<NUM_LIT>", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "MCDisassembler", "::", "Fail", ";", "}", "uint32_t", "Insn32", "=", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", ";", "MI", ".", "clear", "(", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableThumb32", ",", "MI", ",", "Insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "bool", "InITBlock", "=", "ITBlock", ".", "instrInITBlock", "(", ")", ";", "Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "AddThumb1SBit", "(", "MI", ",", "InITBlock", ")", ";", "return", "Result", ";", "}"], "ground_truth": ["MI", ".", "clear", "(", ")", ";"], "File": "ARMDisassembler3", "Func": "getInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3823, "Length": 329, "Cover_Rate": 0.34342379958246344, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "m_pGOTSymbol", "=", "pBuilder", ".", "AddSymbol", "<", "IRBuilder", "::", "AsReferred", ",", "IRBuilder", "::", "Resolve", ">", "(", "<STR_LIT>", ",", "ResolveInfo", "::", "Object", ",", "ResolveInfo", "::", "Define", ",", "ResolveInfo", "::", "Local", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "FragmentRef", "::", "Null", "(", ")", ",", "ResolveInfo", "::", "Hidden", ")", ";"], "ground_truth": ["}"], "File": "X86LDBackend", "Func": "initTargetSymbols", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3824, "Length": 45, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "MCPhysReg", "RegList", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "static", "const", "unsigned", "NumRegs", "=", "sizeof", "(", "RegList", ")", "/", "sizeof", "(", "RegList", "[", "<NUM_LIT>", "]", ")", ";", "SmallVectorImpl", "<", "CCValAssign", ">", "&", "PendingMembers", "=", "State", ".", "getPendingLocs", "(", ")", ";", "if", "(", "ArgFlags", ".", "isSplit", "(", ")", "||", "!", "PendingMembers", ".", "empty", "(", ")", ")", "{", "PendingMembers", ".", "push_back", "(", "CCValAssign", "::", "getPending", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "if", "(", "!", "ArgFlags", ".", "isSplitEnd", "(", ")", ")", "return", "true", ";", "}", "if", "(", "PendingMembers", ".", "empty", "(", ")", ")", "{", "if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "RegList", ")", ")", "{", "State", ".", "addLoc", "(", "CCValAssign", "::", "getReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "X86CallingConv (2)", "Func": "CC_X86_32_MCUInReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3825, "Length": 142, "Cover_Rate": 0.4965034965034965, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>Disassembler", "(", ")", "override", "{"], "ground_truth": ["}"], "File": "SystemZDisassembler17", "Func": "~SystemZDisassembler", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3826, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmax_s8", "(", "int8x8_t", "__a", ",", "int8x8_t", "__b", ")", "{"], "ground_truth": ["return", "__builtin_aarch64_smaxv8qi", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon2_vmax_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3827, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>TargetMC", "(", ")", "{", "RegisterMCAsmInfo", "<", "<ISA_LIT>MCAsmInfo", ">", "X", "(", "The<ISA_LIT>Target", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCCodeGenInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCCodeGenInfo", ")", ";"], "File": "KudeyarMCTargetDesc", "Func": "LLVMInitializeKudeyarTargetMC", "Target": "Kudeyar", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3828, "Length": 23, "Cover_Rate": 0.38333333333333336, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "raw_svector_ostream", "(", "Name", ")", "<<", "DL", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "<<", "Printer", ".", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "MO", ".", "getIndex", "(", ")", ";", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{"], "ground_truth": ["default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "MSP430MCInstLower22", "Func": "GetConstantPoolIndexSymbol", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3829, "Length": 43, "Cover_Rate": 0.4387755102040816, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "PerformTailCallOpt", "&&", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "int", "CalleeAmt", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", "{", "bool", "is64Bit", "=", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", ";", "CalleeAmt", "*=", "-", "<NUM_LIT>", ";", "unsigned", "StackReg", "=", "is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "TmpReg", "=", "is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "ADDIInstr", "=", "is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "ADDInstr", "=", "is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "LISInstr", "=", "is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "ORIInstr", "=", "is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MachineInstr", "*", "MI", "=", "I", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "isInt16", "(", "CalleeAmt", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "dl", ",", "TII", ".", "get", "(", "ADDIInstr", ")", ",", "StackReg", ")", ".", "addReg", "(", "StackReg", ")", ".", "addImm", "(", "CalleeAmt", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "PPCRegisterInfo62", "Func": "eliminateCallFramePseudoInstr", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3830, "Length": 152, "Cover_Rate": 0.4935064935064935, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "MCOp", "=", "MCOperand", "::", "createExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ",", "Ctx", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "StringRef", "(", "GV", "->", "getName", "(", ")", ")", ")", ";", "const", "MCExpr", "*", "SymExpr", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "Ctx", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MCBinaryExpr", "::", "createAdd", "(", "SymExpr", ",", "MCConstantExpr", "::", "create", "(", "MO", ".", "getOffset", "(", ")", ",", "Ctx", ")", ",", "Ctx", ")", ";", "MCOp", "=", "MCOperand", "::", "createExpr", "(", "Expr", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "StringRef", "(", "MO", ".", "getSymbolName", "(", ")", ")", ")", ";", "Sym", "->", "setExternal", "(", "true", ")", ";", "const", "MCSymbolRefExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "Ctx", ")", ";", "MCOp", "=", "MCOperand", "::", "createExpr", "(", "Expr", ")", ";", "break", ";", "}", "}"], "ground_truth": ["OutMI", ".", "addOperand", "(", "MCOp", ")", ";"], "File": "AMDGPUMCInstLower49", "Func": "lower", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3831, "Length": 186, "Cover_Rate": 0.523943661971831, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "buildDefCFAReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "Reg", ",", "const", "<ISA_LIT>InstrInfo", "*", "ZII", ")", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";"], "ground_truth": ["MachineModuleInfo", "&", "MMI", "=", "MF", ".", "getMMI", "(", ")", ";"], "File": "SystemZFrameLowering1", "Func": "buildDefCFAReg", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3832, "Length": 48, "Cover_Rate": 0.41379310344827586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>Subtarget", "::", "updateLatency", "(", "MachineInstr", "&", "SrcInst", ",", "MachineInstr", "&", "DstInst", ",", "SDep", "&", "Dep", ")", "const", "{", "if", "(", "Dep", ".", "isArtificial", "(", ")", ")", "{"], "ground_truth": ["Dep", ".", "setLatency", "(", "<NUM_LIT>", ")", ";"], "File": "HexagonSubtarget10", "Func": "updateLatency", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3833, "Length": 35, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "new", "GOTPLTEntry", "(", "<NUM_LIT>", ",", "m_SectionData", ")", ";"], "ground_truth": ["new", "GOTPLTEntry", "(", "<NUM_LIT>", ",", "m_SectionData", ")", ";"], "File": "MipsGOTPLT", "Func": "MipsGOTPLT", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3834, "Length": 16, "Cover_Rate": 0.5161290322580645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vhcaddq_rot270", "(", "int32x4_t", "__a", ",", "int32x4_t", "__b", ")", "{"], "ground_truth": ["return", "__arm_vhcaddq_rot270_s32", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "mve___arm_vhcaddq_rot270", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3835, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vrshrntq_m_n_u32", "(", "uint16x8_t", "__a", ",", "uint32x4_t", "__b", ",", "const", "int", "__imm", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__builtin_mve_vrshrntq_m_n_uv4si", "(", "__a", ",", "__b", ",", "__imm", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vrshrntq_m_n_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3836, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "std", "::", "string", ">", "shfc", "(", "Ab", "a", ",", "Ab", "b", ",", "Cond", "cond", ")", "{", "return", "D", "(", "<STR_LIT>", ",", "R", "(", "a", ")", ",", "R", "(", "b", ")", ",", "cond", ")", ";"], "ground_truth": ["}"], "File": "disassembler", "Func": "shfc", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3837, "Length": 39, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "create<ISA_LIT>ELFObjectWriter", "(", "OSABI", ",", "CPU", ")", ";"], "ground_truth": ["}"], "File": "HexagonAsmBackend11", "Func": "createObjectTargetWriter", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3838, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "IDVal", "=", "DirectiveID", ".", "getString", "(", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "parseDirectiveOption", "(", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "parseDirectiveAttribute", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "RISCVAsmParser10", "Func": "ParseDirective", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3839, "Length": 36, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "int_or_sig_p", "&&", "!", "leaf_func_p", "&&", "call_used_regs", "[", "reg", "]", ")", "||", "(", "regs_ever_live", "[", "reg", "]", "&&", "(", "int_or_sig_p", "||", "!", "call_used_regs", "[", "reg", "]", ")", "&&", "!", "(", "frame_pointer_needed", "&&", "(", "reg", "==", "REG_Y", "||", "reg", "==", "(", "REG_Y", "+", "<NUM_LIT>", ")", ")", ")", ")", ")", "{", "if", "(", "set", ")", "SET_HARD_REG_BIT", "(", "*", "set", ",", "reg", ")", ";"], "ground_truth": ["count", "++", ";"], "File": "avr3", "Func": "avr_regs_to_save", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3840, "Length": 66, "Cover_Rate": 0.4258064516129032, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printlea64_32mem", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ")", "{", "O", "<<", "<STR_LIT>", ";"], "ground_truth": ["printMemReference", "(", "MI", ",", "OpNo", ",", "<STR_LIT>", ")", ";"], "File": "X86IntelAsmPrinter1", "Func": "printlea64_32mem", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3841, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "Emitter", "<", "CodeEmitter", ">", "::", "emitBasicBlock", "(", "MachineBasicBlock", "&", "MBB", ")", "{", "MCE", ".", "StartMachineBasicBlock", "(", "&", "MBB", ")", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "MachineInstr", "&", "MI", "=", "*", "I", ";", "MCE", ".", "processDebugLoc", "(", "MI", ".", "getDebugLoc", "(", ")", ")", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "MCE", ".", "emitWordLE", "(", "getBinaryCodeForInstr", "(", "*", "I", ")", ")", ";", "break", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AlphaCodeEmitter3", "Func": "emitBasicBlock", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3842, "Length": 96, "Cover_Rate": 0.8135593220338984, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MD", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Load", "->", "setMetadata", "(", "MD", "[", "i", "]", ".", "first", ",", "MD", "[", "i", "]", ".", "second", ")", ";", "}", "Value", "*", "BitCastLoad", "=", "Builder", ".", "CreateBitCast", "(", "Load", ",", "I", ".", "getType", "(", ")", ")", ";", "I", ".", "replaceAllUsesWith", "(", "BitCastLoad", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "SITypeRewriter", "Func": "visitLoadInst", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3843, "Length": 75, "Cover_Rate": 0.3968253968253968, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256d", ")", "__builtin_ia32_getexppd256_mask", "(", "(", "__v4df", ")", "__A", ",", "(", "__v4df", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_mask_getexp_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3844, "Length": 23, "Cover_Rate": 0.4791666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "&", "<ISA_LIT>Subtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{"], "ground_truth": ["initializeEnvironment", "(", ")", ";"], "File": "PPCSubtarget (2)", "Func": "initializeSubtargetDependencies", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3845, "Length": 17, "Cover_Rate": 0.5862068965517241, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__GET_HIGH", "(", "f32", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vget_high_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3846, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "MachineFrameInfo", "*", "FrameInfo", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "int", "FrameIdx", "=", "FrameInfo", "->", "CreateStackObject", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["MVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", ")", ";"], "File": "PPCISelLowering123", "Func": "LowerSCALAR_TO_VECTOR", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3847, "Length": 48, "Cover_Rate": 0.384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isITBlockFull", "(", ")", "{", "return", "inITBlock", "(", ")", "&&", "(", "ITState", ".", "Mask", "&", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "isITBlockFull", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3848, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int16_t", ")", "__builtin_aarch64_sqrshrun_nsi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vqrshruns_n_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3849, "Length": 12, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CurDAG", "->", "computeKnownBits", "(", "And", ",", "Known", ")", ";", "uint64_t", "NotKnownZero", "=", "(", "~", "Known", ".", "Zero", ")", ".", "getZExtValue", "(", ")", ";", "if", "(", "!", "isShiftedMask", "(", "Known", ".", "Zero", ".", "getZExtValue", "(", ")", ",", "VT", ")", ")", "return", "false", ";", "if", "(", "(", "OrImm", "&", "NotKnownZero", ")", "!=", "<NUM_LIT>", ")", "{", "return", "false", ";", "}", "int", "LSB", "=", "countTrailingOnes", "(", "NotKnownZero", ")", ";", "int", "Width", "=", "BitWidth", "-", "APInt", "(", "BitWidth", ",", "NotKnownZero", ")", ".", "countPopulation", "(", ")", ";", "unsigned", "ImmR", "=", "(", "BitWidth", "-", "LSB", ")", "%", "BitWidth", ";", "unsigned", "ImmS", "=", "Width", "-", "<NUM_LIT>", ";", "bool", "IsBFI", "=", "LSB", "!=", "<NUM_LIT>", ";", "uint64_t", "BFIImm", "=", "OrImm", ">>", "LSB", ";", "if", "(", "IsBFI", "&&", "!", "<STR_LIT>", "(", "BFIImm", ",", "BitWidth", ")", ")", "{", "unsigned", "OrChunks", "=", "<NUM_LIT>", ",", "BFIChunks", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "Shift", "=", "<NUM_LIT>", ";", "Shift", "<", "BitWidth", ";", "Shift", "+=", "<NUM_LIT>", ")", "{", "if", "(", "(", "(", "OrImm", ">>", "Shift", ")", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "++", "OrChunks", ";", "if", "(", "(", "(", "BFIImm", ">>", "Shift", ")", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "++", "BFIChunks", ";", "}", "if", "(", "BFIChunks", ">", "OrChunks", ")", "return", "false", ";", "}"], "ground_truth": ["SDLoc", "DL", "(", "N", ")", ";"], "File": "AArch64ISelDAGToDAG17", "Func": "tryBitfieldInsertOpFromOrAndImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3850, "Length": 202, "Cover_Rate": 0.43162393162393164, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "LoadVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "IntVT", ",", "BufferLoad", ")", ";", "LoadVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "LoadVT", ",", "LoadVal", ")", ";"], "ground_truth": ["return", "DAG", ".", "getMergeValues", "(", "{", "LoadVal", ",", "BufferLoad", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ",", "DL", ")", ";"], "File": "SIISelLowering10", "Func": "handleByteShortBufferLoads", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3851, "Length": 50, "Cover_Rate": 0.3246753246753247, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "i", "==", "avr_addrspace", "[", "i", "]", ".", "id", ")", ";", "if", "(", "!", "ADDR_SPACE_GENERIC_P", "(", "i", ")", ")", "c_register_addr_space", "(", "avr_addrspace", "[", "i", "]", ".", "name", ",", "avr_addrspace", "[", "i", "]", ".", "id", ")", ";"], "ground_truth": ["}"], "File": "avr-c2", "Func": "avr_register_target_pragmas", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3852, "Length": 38, "Cover_Rate": 0.5066666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "!", "strict", ")", ";", "return", "true", ";", "}", "if", "(", "FLOAT_CLASS_P", "(", "class1", ")", "!=", "FLOAT_CLASS_P", "(", "class2", ")", ")", "return", "true", ";", "if", "(", "MMX_CLASS_P", "(", "class1", ")", "!=", "MMX_CLASS_P", "(", "class2", ")", ")", "return", "true", ";", "if", "(", "SSE_CLASS_P", "(", "class1", ")", "!=", "SSE_CLASS_P", "(", "class2", ")", ")", "{", "if", "(", "!", "TARGET_SSE2", ")", "return", "true", ";", "if", "(", "!", "TARGET_INTER_UNIT_MOVES", "&&", "!", "optimize_size", ")", "return", "true", ";", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", ">", "UNITS_PER_WORD", ")", "return", "true", ";", "if", "(", "mode", "==", "SFmode", "||", "mode", "==", "DFmode", ")", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "i3863", "Func": "ix86_secondary_memory_needed", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3853, "Length": 102, "Cover_Rate": 0.5543478260869565, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "}", "if", "(", "I", "!=", "BI", "&&", "clobbersCTR", "(", "*", "I", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "printMBBReference", "(", "*", "MBB", ")", "<<", "<STR_LIT>", "<<", "MBB", "->", "getFullName", "(", ")", "<<", "<STR_LIT>", "<<", "*", "I", "<<", "<STR_LIT>", "<<", "printMBBReference", "(", "*", "BI", "->", "getParent", "(", ")", ")", "<<", "<STR_LIT>", "<<", "BI", "->", "getParent", "(", ")", "->", "getFullName", "(", ")", "<<", "<STR_LIT>", "<<", "*", "BI", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "I", "==", "IE", ")", "break", ";", "}", "if", "(", "!", "CheckPreds", "&&", "Preds", ".", "empty", "(", ")", ")", "return", "true", ";", "if", "(", "CheckPreds", ")", "{", "queue_preds", ":", "if", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", "==", "MBB", "->", "getParent", "(", ")", "->", "begin", "(", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printMBBReference", "(", "*", "BI", "->", "getParent", "(", ")", ")", "<<", "<STR_LIT>", "<<", "BI", "->", "getParent", "(", ")", "->", "getFullName", "(", ")", "<<", "<STR_LIT>", "<<", "*", "BI", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "for", "(", "MachineBasicBlock", "::", "pred_iterator", "PI", "=", "MBB", "->", "pred_begin", "(", ")", ",", "PIE", "=", "MBB", "->", "pred_end", "(", ")", ";", "PI", "!=", "PIE", ";", "++", "PI", ")", "Preds", ".", "push_back", "(", "*", "PI", ")", ";", "}", "do", "{", "MBB", "=", "Preds", ".", "pop_back_val", "(", ")", ";", "if", "(", "!", "Visited", ".", "count", "(", "MBB", ")", ")", "{", "I", "=", "MBB", "->", "getLastNonDebugInstr", "(", ")", ";", "goto", "check_block", ";"], "ground_truth": ["}"], "File": "PPCCTRLoops11", "Func": "verifyCTRBranch", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3854, "Length": 239, "Cover_Rate": 0.6065989847715736, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "DemandedBits", "=", "Demanded", ".", "getZExtValue", "(", ")", ";", "Imm", "&=", "DemandedBits", ";", "while", "(", "true", ")", "{", "uint64_t", "NonDemandedBits", "=", "~", "DemandedBits", ";", "uint64_t", "InvertedImm", "=", "~", "Imm", "&", "DemandedBits", ";", "uint64_t", "RotatedImm", "=", "(", "(", "InvertedImm", "<<", "<NUM_LIT>", ")", "|", "(", "InvertedImm", ">>", "(", "EltSize", "-", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ")", "&", "NonDemandedBits", ";", "uint64_t", "Sum", "=", "RotatedImm", "+", "NonDemandedBits", ";", "bool", "Carry", "=", "NonDemandedBits", "&", "~", "Sum", "&", "(", "<NUM_LIT>", "<<", "(", "EltSize", "-", "<NUM_LIT>", ")", ")", ";", "uint64_t", "Ones", "=", "(", "Sum", "+", "Carry", ")", "&", "NonDemandedBits", ";", "NewImm", "=", "(", "Imm", "|", "Ones", ")", "&", "Mask", ";", "if", "(", "isShiftedMask_64", "(", "NewImm", ")", "||", "isShiftedMask_64", "(", "~", "(", "NewImm", "|", "~", "Mask", ")", ")", ")", "break", ";", "if", "(", "EltSize", "==", "<NUM_LIT>", ")", "return", "false", ";", "EltSize", "/=", "<NUM_LIT>", ";", "Mask", ">>=", "EltSize", ";", "uint64_t", "Hi", "=", "Imm", ">>", "EltSize", ",", "DemandedBitsHi", "=", "DemandedBits", ">>", "EltSize", ";", "if", "(", "(", "(", "Imm", "^", "Hi", ")", "&", "(", "DemandedBits", "&", "DemandedBitsHi", ")", "&", "Mask", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "Imm", "|=", "Hi", ";", "DemandedBits", "|=", "DemandedBitsHi", ";", "}", "++", "NumOptimizedImms", ";", "while", "(", "EltSize", "<", "Size", ")", "{", "NewImm", "|=", "NewImm", "<<", "EltSize", ";", "EltSize", "*=", "<NUM_LIT>", ";", "}", "(", "void", ")", "OldImm", ";", "assert", "(", "(", "(", "OldImm", "^", "NewImm", ")", "&", "Demanded", ".", "getZExtValue", "(", ")", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "OldImm", "!=", "NewImm", "&&", "<STR_LIT>", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "if", "(", "NewImm", "==", "<NUM_LIT>", "||", "NewImm", "==", "OrigMask", ")", "return", "TLO", ".", "CombineTo", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "TLO", ".", "DAG", ".", "getConstant", "(", "NewImm", ",", "DL", ",", "VT", ")", ")", ";", "Enc", "=", "<STR_LIT>", "(", "NewImm", ",", "Size", ")", ";", "SDValue", "EncConst", "=", "TLO", ".", "DAG", ".", "getTargetConstant", "(", "Enc", ",", "DL", ",", "VT", ")", ";", "SDValue", "New", "(", "TLO", ".", "DAG", ".", "getMachineNode", "(", "NewOpc", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "EncConst", ")", ",", "<NUM_LIT>", ")", ";", "return", "TLO", ".", "CombineTo", "(", "Op", ",", "New", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering120", "Func": "optimizeLogicalImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3855, "Length": 356, "Cover_Rate": 0.796420581655481, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>Disassembler", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUDisassembler19", "Func": "~AMDGPUDisassembler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3856, "Length": 6, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ConstantPoolSDNode", "*", "N", "=", "cast", "<", "ConstantPoolSDNode", ">", "(", "Op", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "const", "Constant", "*", "C", "=", "N", "->", "getConstVal", "(", ")", ";", "SDValue", "CP", "=", "DAG", ".", "getTargetConstantPool", "(", "C", ",", "<STR_LIT>", ",", "N", "->", "getAlignment", "(", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "CP", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "CP", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Lo", ",", "Hi", ")", ";"], "File": "LM32ISelLowering", "Func": "LowerConstantPool", "Target": "LM32", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3857, "Length": 95, "Cover_Rate": 0.7661290322580645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "nvptx_output_aligned_decl", "(", "FILE", "*", "file", ",", "const", "char", "*", "name", ",", "const_tree", "decl", ",", "HOST_WIDE_INT", "size", ",", "unsigned", "align", ")", "{", "write_var_marker", "(", "file", ",", "true", ",", "TREE_PUBLIC", "(", "decl", ")", ",", "name", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "TREE_PUBLIC", "(", "decl", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "nvptx_assemble_decl_begin", "(", "file", ",", "name", ",", "section_for_decl", "(", "decl", ")", ",", "TREE_TYPE", "(", "decl", ")", ",", "size", ",", "align", ")", ";", "nvptx_assemble_decl_end", "(", ")", ";"], "ground_truth": ["}"], "File": "nvptx", "Func": "nvptx_output_aligned_decl", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 3858, "Length": 78, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Operands", ".", "push_back", "(", "Op", ".", "take", "(", ")", ")", ";", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "OwningPtr", "<", "<ISA_LIT>Operand", ">", "Op", ";", "if", "(", "ParseOperand", "(", "Op", ")", ")", "return", "true", ";", "Operands", ".", "push_back", "(", "Op", ".", "take", "(", ")", ")", ";", "while", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "ParseOperand", "(", "Op", ")", ")", "return", "true", ";", "Operands", ".", "push_back", "(", "Op", ".", "take", "(", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMAsmParser13", "Func": "ParseInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3859, "Length": 108, "Cover_Rate": 0.7152317880794702, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>MCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>MCCodeEmitter", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCAsmBackend", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>AsmBackend", ")", ";"], "File": "LanaiMCTargetDesc14", "Func": "LLVMInitializeLanaiTargetMC", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3860, "Length": 44, "Cover_Rate": 0.3793103448275862, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "val", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["O", "<<", "<STR_LIT>", "(", "val", ",", "(", "STI", ".", "getFeatureBits", "(", ")", "&", "<STR_LIT>", ")", ")", ";"], "File": "ARMInstPrinter31", "Func": "printMemBOption", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3861, "Length": 31, "Cover_Rate": 0.5254237288135594, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "bool", "isAM5", "=", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ";", "bool", "isAM2", "=", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ";", "if", "(", "isAM2", "&&", "<STR_LIT>", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "else", "if", "(", "isAM5", "&&", "<STR_LIT>", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "else", "if", "(", "isT2i32Load", "(", "Opcode", ")", "||", "isT2i32Store", "(", "Opcode", ")", ")", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "bool", "isLd", "=", "isi32Load", "(", "Opcode", ")", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ";", "if", "(", "isLd", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "Base", ")", "return", "false", ";", "unsigned", "PredReg", "=", "<NUM_LIT>", ";", "<STR_LIT>", "Pred", "=", "llvm", "::", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "bool", "DoMerge", "=", "false", ";", "<STR_LIT>", "AddSub", "=", "<STR_LIT>", ";", "unsigned", "NewOpc", "=", "<NUM_LIT>", ";", "unsigned", "Limit", "=", "isAM5", "?", "<NUM_LIT>", ":", "(", "isAM2", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "PrevMBBI", "=", "prior", "(", "MBBI", ")", ";", "if", "(", "isMatchingDecrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "Limit", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "AddSub", "=", "<STR_LIT>", ";", "NewOpc", "=", "getPreIndexedLoadStoreOpcode", "(", "Opcode", ")", ";", "}", "else", "if", "(", "!", "isAM5", "&&", "isMatchingIncrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "Limit", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "NewOpc", "=", "getPreIndexedLoadStoreOpcode", "(", "Opcode", ")", ";", "}", "if", "(", "DoMerge", ")", "MBB", ".", "erase", "(", "PrevMBBI", ")", ";", "}", "if", "(", "!", "DoMerge", "&&", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "NextMBBI", "=", "llvm", "::", "next", "(", "MBBI", ")", ";", "if", "(", "!", "isAM5", "&&", "isMatchingDecrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "Limit", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "AddSub", "=", "<STR_LIT>", ";", "NewOpc", "=", "getPostIndexedLoadStoreOpcode", "(", "Opcode", ")", ";", "}", "else", "if", "(", "isMatchingIncrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "Limit", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "NewOpc", "=", "getPostIndexedLoadStoreOpcode", "(", "Opcode", ")", ";", "}", "if", "(", "DoMerge", ")", "{", "if", "(", "NextMBBI", "==", "I", ")", "{", "Advance", "=", "true", ";", "++", "I", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer56", "Func": "MergeBaseUpdateLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3862, "Length": 415, "Cover_Rate": 0.39448669201520914, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "*", "AddrOp", "=", "AddrReg", "[", "i", "]", ";", "if", "(", "AddrOp", "->", "isImm", "(", ")", ")", "continue", ";", "if", "(", "!", "AddrOp", "->", "isReg", "(", ")", ")", "return", "false", ";", "if", "(", "AddrOp", "->", "getReg", "(", ")", ".", "isPhysical", "(", ")", ")", "return", "false", ";", "if", "(", "MRI", ".", "hasOneNonDBGUse", "(", "AddrOp", "->", "getReg", "(", ")", ")", ")", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer10", "Func": "hasMergeableAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3863, "Length": 68, "Cover_Rate": 0.7391304347826086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "m68k_function_arg", "(", "cumulative_args_t", "cum", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "const_tree", "type", "ATTRIBUTE_UNUSED", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{"], "ground_truth": ["return", "NULL_RTX", ";"], "File": "m68k4", "Func": "m68k_function_arg", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3864, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "SIISelLowering64", "Func": "getAlignedAGPRClassID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3865, "Length": 66, "Cover_Rate": 0.36464088397790057, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MatchOperand_ParseFail", ";", "}", "getParser", "(", ")", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", "!=", "AsmToken", "::", "Identifier", ")", "{", "Error", "(", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "StringRef", "Identifier", "=", "getParser", "(", ")", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";", "<ISA_LIT>MCExpr", "::", "VariantKind", "VK", "=", "<ISA_LIT>MCExpr", "::", "getVariantKindForName", "(", "Identifier", ")", ";", "if", "(", "VK", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_Invalid", ")", "{", "Error", "(", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "getParser", "(", ")", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", "!=", "AsmToken", "::", "LParen", ")", "{", "Error", "(", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "MatchOperand_ParseFail", ";"], "File": "RISCVAsmParser", "Func": "parseOperandWithModifier", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3866, "Length": 124, "Cover_Rate": 0.48627450980392156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ")", "||", "(", "Val", ">", "-", "<NUM_LIT>", "&&", "Val", "<", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "isMemImm8Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3867, "Length": 28, "Cover_Rate": 0.3111111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasGaudiISA", ";"], "ground_truth": ["}"], "File": "TPCSubtarget", "Func": "hasGaudiISA", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3868, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask8", ")", "__builtin_ia32_cmpq128_mask", "(", "(", "__v2di", ")", "__X", ",", "(", "__v2di", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin4", "Func": "_mm_cmplt_epi64_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3869, "Length": 26, "Cover_Rate": 0.5416666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", "false", ";", "DebugLoc", "DL", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "bool", "is64Bit", "=", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "is64Bit", "(", ")", ";", "unsigned", "Opc", "=", "is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opc", ")", ",", "Reg", ")", ";"], "File": "X86InstrInfo101", "Func": "restoreCalleeSavedRegisters", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3870, "Length": 114, "Cover_Rate": 0.7651006711409396, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "important_for_bundling_p", "(", "rtx_insn", "*", "insn", ")", "{"], "ground_truth": ["return", "(", "INSN_P", "(", "insn", ")", "&&", "ia64_safe_itanium_class", "(", "insn", ")", "!=", "ITANIUM_CLASS_IGNORE", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "!=", "USE", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "!=", "CLOBBER", ")", ";"], "File": "ia64", "Func": "important_for_bundling_p", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3871, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "{", "int", "FrameIdx", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "true", ")", ";"], "ground_truth": ["(", "void", ")", "FrameIdx", ";"], "File": "TLCS900RegisterInfo", "Func": "processFunctionBeforeFrameFinalized", "Target": "TLCS900", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3872, "Length": 49, "Cover_Rate": 0.620253164556962, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Operand", "(", "enum", "Kind", "Kind", ",", "SMLoc", "Start", ",", "SMLoc", "End", ")", ":", "Base", "(", ")", ",", "Kind", "(", "Kind", ")", ",", "Start", "(", "Start", ")", ",", "End", "(", "End", ")", "{"], "ground_truth": ["}"], "File": "M68kAsmParser3", "Func": "M68kOperand", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3873, "Length": 33, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCOperand", "<ISA_LIT>Disassembler", "::", "decodeOperand_VGPR_32", "(", "unsigned", "Val", ")", "const", "{", "return", "createRegOperand", "(", "<STR_LIT>", ",", "Val", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler3", "Func": "decodeOperand_VGPR_32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3874, "Length": 19, "Cover_Rate": 0.9047619047619048, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<NUM_LIT>", ":", "LoadMI", "=", "&", "*", "MIRBuilder", ".", "buildInstr", "(", "<STR_LIT>", ",", "{", "&", "<STR_LIT>", "}", ",", "{", "Adrp", "}", ")", ".", "addConstantPoolIndex", "(", "CPIdx", ",", "<NUM_LIT>", ",", "<STR_LIT>", "|", "<STR_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "LoadMI", "=", "&", "*", "MIRBuilder", ".", "buildInstr", "(", "<STR_LIT>", ",", "{", "&", "<STR_LIT>", "}", ",", "{", "Adrp", "}", ")", ".", "addConstantPoolIndex", "(", "CPIdx", ",", "<NUM_LIT>", ",", "<STR_LIT>", "|", "<STR_LIT>", ")", ";", "break", ";", "default", ":", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "CPVal", "->", "getType", "(", ")", ")", ";", "return", "nullptr", ";", "}", "LoadMI", "->", "addMemOperand", "(", "MF", ",", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", ",", "Size", ",", "Align", "(", "Size", ")", ")", ")", ";"], "ground_truth": ["constrainSelectedInstRegOperands", "(", "*", "Adrp", ",", "TII", ",", "TRI", ",", "RBI", ")", ";"], "File": "AArch64InstructionSelector (2)", "Func": "emitLoadFromConstantPool", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3875, "Length": 133, "Cover_Rate": 0.36944444444444446, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SHFIndices", "[", "i", "]", "==", "-", "<NUM_LIT>", ")", "SHFIndices", "[", "i", "]", "=", "Idx", ";", "if", "(", "!", "(", "Idx", "==", "-", "<NUM_LIT>", "||", "Idx", "==", "SHFIndices", "[", "i", "]", ")", ")", "return", "SDValue", "(", ")", ";", "}", "}", "APInt", "Imm", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "--", "i", ")", "{", "int", "Idx", "=", "SHFIndices", "[", "i", "]", ";", "if", "(", "Idx", "==", "-", "<NUM_LIT>", ")", "Idx", "=", "<NUM_LIT>", ";", "Imm", "<<=", "<NUM_LIT>", ";"], "ground_truth": ["Imm", "|=", "Idx", "&", "<NUM_LIT>", ";"], "File": "MipsSEISelLowering (2)", "Func": "lowerVECTOR_SHUFFLE_SHF", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3876, "Length": 93, "Cover_Rate": 0.35094339622641507, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "unsigned", "*", "Alias", "=", "TM", ".", "getRegisterInfo", "(", ")", "->", "getAliasSet", "(", "Reg", ")", ";"], "ground_truth": ["*", "Alias", ";", "++", "Alias", ")", "if", "(", "RegSet", ".", "count", "(", "*", "Alias", ")", ")", "return", "true", ";"], "File": "DelaySlotFiller1", "Func": "IsRegInSet", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3877, "Length": 37, "Cover_Rate": 0.5211267605633803, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "MadeChange", "=", "false", ";", "for", "(", "BasicBlock", "&", "BB", ":", "F", ")", "{", "BasicBlock", "::", "iterator", "Next", ";", "for", "(", "BasicBlock", "::", "iterator", "I", "=", "BB", ".", "begin", "(", ")", ",", "E", "=", "BB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MadeChange", "|=", "visit", "(", "*", "I", ")", ";", "}", "}", "return", "MadeChange", ";"], "ground_truth": ["}"], "File": "AMDGPUCodeGenPrepare10", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3878, "Length": 72, "Cover_Rate": 0.4645161290322581, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "emitCALL", "(", "MI", ",", "MBB", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "emitPEXTRACT", "(", "MI", ",", "MBB", ",", "false", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "emitPEXTRACT", "(", "MI", ",", "MBB", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "return", "emitPINSERT", "(", "MI", ",", "MBB", ")", ";", "case", "<STR_LIT>", ":", "return", "emitPBCLRSET", "(", "MI", ",", "MBB", ",", "false", ")", ";", "case", "<STR_LIT>", ":", "return", "emitPBCLRSET", "(", "MI", ",", "MBB", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "emitPRN", "(", "MI", ",", "MBB", ")", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "RISCVISelLowering75", "Func": "EmitInstrWithCustomInserter", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3879, "Length": 111, "Cover_Rate": 0.5522388059701493, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "}", "case", "Instruction", "::", "GetElementPtr", ":", "{", "<ISA_LIT>AddressMode", "SavedAM", "=", "AM", ";", "uint64_t", "Disp", "=", "(", "int32_t", ")", "AM", ".", "Disp", ";", "unsigned", "IndexReg", "=", "AM", ".", "IndexReg", ";", "unsigned", "Scale", "=", "AM", ".", "Scale", ";", "gep_type_iterator", "GTI", "=", "gep_type_begin", "(", "U", ")", ";", "for", "(", "User", "::", "op_iterator", "i", "=", "U", "->", "op_begin", "(", ")", "+", "<NUM_LIT>", ",", "e", "=", "U", "->", "op_end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ",", "++", "GTI", ")", "{", "Value", "*", "Op", "=", "*", "i", ";", "if", "(", "const", "StructType", "*", "STy", "=", "dyn_cast", "<", "StructType", ">", "(", "*", "GTI", ")", ")", "{", "const", "StructLayout", "*", "SL", "=", "TD", ".", "getStructLayout", "(", "STy", ")", ";", "unsigned", "Idx", "=", "cast", "<", "ConstantInt", ">", "(", "Op", ")", "->", "getZExtValue", "(", ")", ";", "Disp", "+=", "SL", "->", "getElementOffset", "(", "Idx", ")", ";", "}", "else", "{", "uint64_t", "S", "=", "TD", ".", "getTypeAllocSize", "(", "GTI", ".", "getIndexedType", "(", ")", ")", ";", "if", "(", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Op", ")", ")", "{", "Disp", "+=", "CI", "->", "getSExtValue", "(", ")", "*", "S", ";", "}", "else", "if", "(", "IndexReg", "==", "<NUM_LIT>", "&&", "(", "!", "AM", ".", "GV", "||", "!", "Subtarget", "->", "isPICStyleRIPRel", "(", ")", ")", "&&", "(", "S", "==", "<NUM_LIT>", "||", "S", "==", "<NUM_LIT>", "||", "S", "==", "<NUM_LIT>", "||", "S", "==", "<NUM_LIT>", ")", ")", "{", "Scale", "=", "S", ";", "IndexReg", "=", "getRegForGEPIndex", "(", "Op", ")", ";", "if", "(", "IndexReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "}", "else", "goto", "unsupported_gep", ";", "}", "}", "if", "(", "!", "isInt32", "(", "Disp", ")", ")", "break", ";", "AM", ".", "IndexReg", "=", "IndexReg", ";", "AM", ".", "Scale", "=", "Scale", ";", "AM", ".", "Disp", "=", "(", "uint32_t", ")", "Disp", ";", "if", "(", "<ISA_LIT>SelectAddress", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "AM", ")", ")", "return", "true", ";", "AM", "=", "SavedAM", ";", "break", ";", "unsupported_gep", ":", "break", ";", "}", "}", "if", "(", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "V", ")", ")", "{", "if", "(", "TM", ".", "getCodeModel", "(", ")", "!=", "CodeModel", "::", "Small", ")", "return", "false", ";", "if", "(", "Subtarget", "->", "isPICStyleRIPRel", "(", ")", "&&", "(", "AM", ".", "Base", ".", "Reg", "!=", "<NUM_LIT>", "||", "AM", ".", "IndexReg", "!=", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "GlobalVariable", "*", "GVar", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "GV", ")", ")", "if", "(", "GVar", "->", "isThreadLocal", "(", ")", ")", "return", "false", ";", "AM", ".", "GV", "=", "GV", ";", "unsigned", "char", "GVFlags", "=", "Subtarget", "->", "ClassifyGlobalReference", "(", "GV", ",", "TM", ")", ";", "if", "(", "isGlobalRelativeToPICBase", "(", "GVFlags", ")", ")", "{", "AM", ".", "Base", ".", "Reg", "=", "getInstrInfo", "(", ")", "->", "getGlobalBaseReg", "(", "&", "MF", ")", ";", "}", "if", "(", "!", "isGlobalStubReference", "(", "GVFlags", ")", ")", "{"], "ground_truth": ["if", "(", "Subtarget", "->", "isPICStyleRIPRel", "(", ")", ")", "{"], "File": "X86FastISel117", "Func": "X86SelectAddress", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3880, "Length": 454, "Cover_Rate": 0.40319715808170514, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Ops", ".", "push_back", "(", "Target", ")", ";", "SDNode", "*", "Result", "=", "DAG", ".", "getNode", "(", "Res", ".", "size", "(", ")", ">", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "Res", ")", ",", "Ops", ")", ".", "getNode", "(", ")", ";", "if", "(", "BR", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "BR", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "BRCOND", ".", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "SDValue", "NewBR", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "BR", "->", "getVTList", "(", ")", ",", "Ops", ")", ";", "DAG", ".", "ReplaceAllUsesWith", "(", "BR", ",", "NewBR", ".", "getNode", "(", ")", ")", ";", "BR", "=", "NewBR", ".", "getNode", "(", ")", ";", "}", "SDValue", "Chain", "=", "SDValue", "(", "Result", ",", "Result", "->", "getNumValues", "(", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Intr", "->", "getNumValues", "(", ")", "-", "<NUM_LIT>", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "File": "SIISelLowering (2)", "Func": "LowerBRCOND", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3881, "Length": 152, "Cover_Rate": 0.3146997929606625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "classof", "(", "const", "<ISA_LIT>ConstantPoolValue", "*", "ACPV", ")", "{", "return", "ACPV", "->", "isJT", "(", ")", ";"], "ground_truth": ["}"], "File": "CSKYConstantPoolValue", "Func": "classof", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3882, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "mergeable_constant_section", "(", "mode", ",", "align", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "iq20002", "Func": "iq2000_select_rtx_section", "Target": "iq2000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3883, "Length": 10, "Cover_Rate": 0.37037037037037035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "<ISA_LIT>FrameLowering", "::", "getTOCSaveOffset", "(", ")", "const", "{", "return", "TOCSaveOffset", ";"], "ground_truth": ["}"], "File": "PPCFrameLowering16", "Func": "getTOCSaveOffset", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3884, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>DeadRegisterDefinitions", "::", "processMachineBasicBlock", "(", "MachineBasicBlock", "&", "MBB", ")", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "usesFrameIndex", "(", "MI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "continue", ";", "}", "if", "(", "MI", ".", "definesRegister", "(", "<STR_LIT>", ")", "||", "MI", ".", "definesRegister", "(", "<STR_LIT>", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "continue", ";", "}", "if", "(", "atomicBarrierDroppedOnZero", "(", "MI", ".", "getOpcode", "(", ")", ")", "||", "atomicReadDroppedOnZero", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "continue", ";", "}", "const", "MCInstrDesc", "&", "Desc", "=", "MI", ".", "getDesc", "(", ")", ";"], "ground_truth": ["for", "(", "int", "I", "=", "<NUM_LIT>", ",", "E", "=", "Desc", ".", "getNumDefs", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{"], "File": "AArch64DeadRegisterDefinitionsPass17", "Func": "processMachineBasicBlock", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3885, "Length": 147, "Cover_Rate": 0.35853658536585364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "int", "ReturnAddrIndex", "=", "FuncInfo", "->", "getRAIndex", "(", ")", ";", "if", "(", "ReturnAddrIndex", "==", "<NUM_LIT>", ")", "{"], "ground_truth": ["unsigned", "SlotSize", "=", "Subtarget", ".", "getSlotSize", "(", ")", ";"], "File": "M68kISelLowering", "Func": "getReturnAddressFrameIndex", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3886, "Length": 48, "Cover_Rate": 0.4528301886792453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrhadd_u16", "(", "uint16x4_t", "__a", ",", "uint16x4_t", "__b", ")", "{"], "ground_truth": ["return", "(", "uint16x4_t", ")", "__builtin_neon_vrhadduv4hi", "(", "(", "int16x4_t", ")", "__a", ",", "(", "int16x4_t", ")", "__b", ")", ";"], "File": "arm", "Func": "neon_vrhadd_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3887, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_add_ph", "(", "__m512h", "__A", ",", "__mmask32", "__B", ",", "__m512h", "__C", ",", "__m512h", "__D", ")", "{"], "ground_truth": ["return", "__builtin_ia32_addph512_mask", "(", "__C", ",", "__D", ",", "__A", ",", "__B", ")", ";"], "File": "avx512fp16intrin", "Func": "_mm512_mask_add_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3888, "Length": 40, "Cover_Rate": 0.975609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerROTL", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ")", "return", "Op", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "HexagonISelLowering1", "Func": "LowerROTL", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3889, "Length": 41, "Cover_Rate": 0.9761904761904762, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isProfitableToIfCvt", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "NumCycles", ",", "unsigned", "ExtraPredCycles", ",", "const", "BranchProbability", "&", "Probability", ")", "const", "override", "{"], "ground_truth": ["return", "true", ";"], "File": "PPCInstrInfo", "Func": "isProfitableToIfCvt", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3890, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32_t", "Enc", "=", "<STR_LIT>", "(", "-", "CE", "->", "getValue", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Enc", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser101", "Func": "addModImmNegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3891, "Length": 26, "Cover_Rate": 0.40625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "def_builtin", "(", "<STR_LIT>", ",", "v2hi_ftype_v2hi_v2hi", ",", "C6X_BUILTIN_SADD2", ")", ";", "def_builtin", "(", "<STR_LIT>", ",", "v2hi_ftype_v2hi_v2hi", ",", "C6X_BUILTIN_SSUB2", ")", ";", "def_builtin", "(", "<STR_LIT>", ",", "v4qi_ftype_v4qi_v4qi", ",", "C6X_BUILTIN_SADDU4", ")", ";", "def_builtin", "(", "<STR_LIT>", ",", "v2si_ftype_v2hi_v2hi", ",", "C6X_BUILTIN_SMPY2", ")", ";", "def_builtin", "(", "<STR_LIT>", ",", "int_ftype_int_int", ",", "C6X_BUILTIN_SMPY", ")", ";", "def_builtin", "(", "<STR_LIT>", ",", "int_ftype_int_int", ",", "C6X_BUILTIN_SMPYH", ")", ";", "def_builtin", "(", "<STR_LIT>", ",", "int_ftype_int_int", ",", "C6X_BUILTIN_SMPYHL", ")", ";", "def_builtin", "(", "<STR_LIT>", ",", "int_ftype_int_int", ",", "C6X_BUILTIN_SMPYLH", ")", ";", "def_builtin", "(", "<STR_LIT>", ",", "int_ftype_int_int", ",", "C6X_BUILTIN_SSHL", ")", ";", "def_builtin", "(", "<STR_LIT>", ",", "int_ftype_int_int", ",", "C6X_BUILTIN_SUBC", ")", ";", "def_builtin", "(", "<STR_LIT>", ",", "v2hi_ftype_v2hi_v2hi", ",", "C6X_BUILTIN_AVG2", ")", ";"], "ground_truth": ["def_builtin", "(", "<STR_LIT>", ",", "v4qi_ftype_v4qi_v4qi", ",", "C6X_BUILTIN_AVGU4", ")", ";"], "File": "c6x", "Func": "c6x_init_builtins", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 3892, "Length": 108, "Cover_Rate": 0.32335329341317365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "i", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "(", "optional_tbtab", "<<", "<NUM_LIT>", ")", "|", "(", "(", "info", "->", "first_fp_reg_save", "!=", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "(", "(", "optional_tbtab", "<<", "<NUM_LIT>", ")", "|", "(", "(", "optional_tbtab", "&", "frame_pointer_needed", ")", "<<", "<NUM_LIT>", ")", "|", "(", "info", "->", "cr_save_p", "<<", "<NUM_LIT>", ")", "|", "(", "info", "->", "lr_save_p", ")", ")", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "(", "info", "->", "push_p", "<<", "<NUM_LIT>", ")", "|", "(", "<NUM_LIT>", "-", "info", "->", "first_fp_reg_save", ")", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "(", "<NUM_LIT>", "-", "first_reg_to_save", "(", ")", ")", ")", ";", "if", "(", "optional_tbtab", ")", "{", "tree", "decl", ";", "int", "next_parm_info_bit", "=", "<NUM_LIT>", ";", "for", "(", "decl", "=", "DECL_ARGUMENTS", "(", "current_function_decl", ")", ";", "decl", ";", "decl", "=", "DECL_CHAIN", "(", "decl", ")", ")", "{", "rtx", "parameter", "=", "DECL_INCOMING_RTL", "(", "decl", ")", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "parameter", ")", ";", "if", "(", "GET_CODE", "(", "parameter", ")", "==", "REG", ")", "{", "if", "(", "SCALAR_FLOAT_MODE_P", "(", "mode", ")", ")", "{", "int", "bits", ";", "float_parms", "++", ";", "switch", "(", "mode", ")", "{", "case", "SFmode", ":", "case", "SDmode", ":", "bits", "=", "<NUM_LIT>", ";", "break", ";", "case", "DFmode", ":", "case", "DDmode", ":", "case", "TFmode", ":", "case", "TDmode", ":", "case", "IFmode", ":", "case", "KFmode", ":", "bits", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "next_parm_info_bit", ">", "<NUM_LIT>", ")", "parm_info", "|=", "(", "bits", "<<", "(", "next_parm_info_bit", "-", "<NUM_LIT>", ")", ")", ";", "next_parm_info_bit", "-=", "<NUM_LIT>", ";", "}", "else", "{", "fixed_parms", "+=", "(", "(", "GET_MODE_SIZE", "(", "mode", ")", "+", "(", "UNITS_PER_WORD", "-", "<NUM_LIT>", ")", ")", "/", "UNITS_PER_WORD", ")", ";", "next_parm_info_bit", "-=", "<NUM_LIT>", ";", "}", "}", "}", "}", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "fixed_parms", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "(", "(", "float_parms", "<<", "<NUM_LIT>", ")", "|", "(", "!", "optimize", ")", ")", ")", ";", "if", "(", "optional_tbtab", ")", "{", "if", "(", "fixed_parms", "||", "float_parms", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "parm_info", ")", ";", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "ASM_OUTPUT_INTERNAL_LABEL_PREFIX", "(", "file", ",", "<STR_LIT>", ")", ";", "RS6000_OUTPUT_BASENAME", "(", "file", ",", "fname", ")", ";", "putc", "(", "'-'", ",", "file", ")", ";", "rs6000_output_function_entry", "(", "file", ",", "fname", ")", ";"], "ground_truth": ["putc", "(", "'\\n'", ",", "file", ")", ";"], "File": "rs60006", "Func": "rs6000_output_function_epilogue", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3893, "Length": 374, "Cover_Rate": 0.3932702418506835, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>JITInfo", "::", "replaceMachineCodeForFunction", "(", "void", "*", "Old", ",", "void", "*", "New", ")", "{"], "ground_truth": ["assert", "(", "<NUM_LIT>", ")", ";"], "File": "AlphaJITInfo2", "Func": "replaceMachineCodeForFunction", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3894, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printf256mem", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "<STR_LIT>", ";", "printMemReference", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "X86IntelInstPrinter (2)", "Func": "printf256mem", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3895, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NumElem", "==", "<NUM_LIT>", "&&", "VTy", "->", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "NumElem", "==", "<NUM_LIT>", "&&", "VTy", "->", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "!", "isPowerOf2_32", "(", "NumElem", ")", ")", "{", "unsigned", "Cost", "=", "BaseT", "::", "getMemoryOpCost", "(", "Opcode", ",", "VTy", "->", "getScalarType", "(", ")", ",", "Alignment", ",", "AddressSpace", ")", ";", "unsigned", "SplitCost", "=", "getScalarizationOverhead", "(", "Src", ",", "Opcode", "==", "Instruction", "::", "Load", ",", "Opcode", "==", "Instruction", "::", "Store", ")", ";", "return", "NumElem", "*", "Cost", "+", "SplitCost", ";", "}", "}", "std", "::", "pair", "<", "unsigned", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "Src", ")", ";", "assert", "(", "(", "Opcode", "==", "Instruction", "::", "Load", "||", "Opcode", "==", "Instruction", "::", "Store", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "Cost", "=", "LT", ".", "first", "*", "<NUM_LIT>", ";", "if", "(", "LT", ".", "second", ".", "getSizeInBits", "(", ")", ">", "<NUM_LIT>", "&&", "!", "ST", "->", "hasAVX2", "(", ")", ")", "Cost", "*=", "<NUM_LIT>", ";"], "ground_truth": ["return", "Cost", ";"], "File": "X86TargetTransformInfo86", "Func": "getMemoryOpCost", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3896, "Length": 163, "Cover_Rate": 0.7874396135265701, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "bool", "getAM6WBFlag", "(", "unsigned", "Mode", ")", "{"], "ground_truth": ["return", "Mode", "&", "<NUM_LIT>", ";"], "File": "ARMAddressingModes28", "Func": "getAM6WBFlag", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3897, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "<STR_LIT>", ",", "<NUM_LIT>", ">", "Outs", ";", "GetReturnInfo", "(", "F", ".", "getReturnType", "(", ")", ",", "F", ".", "getAttributes", "(", ")", ".", "getRetAttributes", "(", ")", ",", "Outs", ",", "TLI", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ValLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "F", ".", "isVarArg", "(", ")", ",", "TM", ",", "ValLocs", ",", "I", "->", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "CCAssignFnForRet", "(", "CC", ")", ")", ";", "const", "Value", "*", "RV", "=", "Ret", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Reg", "=", "getRegForValue", "(", "RV", ")", ";", "if", "(", "Reg", "==", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "ValLocs", ".", "size", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "CCValAssign", "&", "VA", "=", "ValLocs", "[", "<NUM_LIT>", "]", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "return", "false", ";", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "VA", ".", "getValVT", "(", ")", "!=", "TLI", ".", "getValueType", "(", "RV", "->", "getType", "(", ")", ")", ")", "return", "false", ";", "if", "(", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", "||", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "Reg", "+", "VA", ".", "getValNo", "(", ")", ";", "unsigned", "DstReg", "=", "VA", ".", "getLocReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "MRI", ".", "getRegClass", "(", "SrcReg", ")", ";", "if", "(", "!", "SrcRC", "->", "contains", "(", "DstReg", ")", ")", "return", "false", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "MRI", ".", "addLiveOut", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "}", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "X86FastISel39", "Func": "X86SelectRet", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3898, "Length": 306, "Cover_Rate": 0.6566523605150214, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter11", "Func": "isThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3899, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_crypto_sha1cv4si_uuuu", "(", "hash_abcd", ",", "hash_e", ",", "wk", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vsha1cq_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3900, "Length": 11, "Cover_Rate": 0.4230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Signature", "=", "std", "::", "make_unique", "<", "<STR_LIT>", ">", "(", "std", "::", "move", "(", "Returns", ")", ",", "std", "::", "move", "(", "Params", ")", ")", ";", "MCSymbol", "*", "Sym", "=", "Printer", ".", "createTempSymbol", "(", "<STR_LIT>", ")", ";", "auto", "*", "WasmSym", "=", "cast", "<", "MCSymbolWasm", ">", "(", "Sym", ")", ";", "WasmSym", "->", "setSignature", "(", "Signature", ".", "get", "(", ")", ")", ";", "Printer", ".", "addSignature", "(", "std", "::", "move", "(", "Signature", ")", ")", ";", "WasmSym", "->", "setType", "(", "<STR_LIT>", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "WasmSym", ",", "MCSymbolRefExpr", "::", "VK_WASM_TYPEINDEX", ",", "Ctx", ")", ";"], "ground_truth": ["return", "MCOperand", "::", "createExpr", "(", "Expr", ")", ";"], "File": "WebAssemblyMCInstLower1", "Func": "lowerTypeIndexOperand", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3901, "Length": 104, "Cover_Rate": 0.7536231884057971, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "int", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_ucomige_sh", "(", "__m128h", "__A", ",", "__m128h", "__B", ")", "{", "return", "__builtin_ia32_cmpsh_mask_round", "(", "__A", ",", "__B", ",", "_CMP_GE_OQ", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm_ucomige_sh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3902, "Length": 41, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isIndirectJump", "(", "const", "MCInst", "&", "MI", ")", "{", "return", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "MipsNaClELFStreamer11", "Func": "isIndirectJump", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3903, "Length": 27, "Cover_Rate": 0.8709677419354839, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TT", ".", "isOSDarwin", "(", ")", "&&", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "ppc64", "||", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "ppc64le", ")", ")", "CM", "=", "CodeModel", "::", "Medium", ";", "}", "X", "->", "initMCCodeGenInfo", "(", "RM", ",", "CM", ",", "OL", ")", ";", "return", "X", ";"], "ground_truth": ["}"], "File": "PPCMCTargetDesc (2)", "Func": "createPPCMCCodeGenInfo", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3904, "Length": 53, "Cover_Rate": 0.4140625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "raw_string_ostream", "OS", "(", "Str", ")", ";", "if", "(", "DLoc", ".", "isUnknown", "(", ")", "==", "false", ")", "{", "DILocation", "DIL", "(", "DLoc", ".", "getAsMDNode", "(", "Fn", ".", "getContext", "(", ")", ")", ")", ";", "StringRef", "Filename", "=", "DIL", ".", "getFilename", "(", ")", ";", "unsigned", "Line", "=", "DIL", ".", "getLineNumber", "(", ")", ";", "unsigned", "Column", "=", "DIL", ".", "getColumnNumber", "(", ")", ";", "OS", "<<", "Filename", "<<", "':'", "<<", "Line", "<<", "':'", "<<", "Column", "<<", "' '", ";", "}"], "ground_truth": ["OS", "<<", "<STR_LIT>", "<<", "Fn", ".", "getName", "(", ")", "<<", "' '", "<<", "*", "Fn", ".", "getFunctionType", "(", ")", "<<", "'\\n'", "<<", "Description", ";"], "File": "BPFISelLowering14", "Func": "print", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3905, "Length": 97, "Cover_Rate": 0.7028985507246377, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "TargetConst0", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDNode", "*", "Result_1", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SDValue", "(", "IsIntrinsic", ",", "<NUM_LIT>", ")", ")", ";", "SDNode", "*", "Result_2", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "TargetConst0", ")", ";", "SDNode", "*", "Result_3", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "SDValue", "(", "Result_2", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "Result_1", ",", "<NUM_LIT>", ")", ")", ";", "ReplaceUses", "(", "N", ",", "Result_3", ")", ";"], "ground_truth": ["return", "Result_3", ";"], "File": "HexagonISelDAGToDAG15", "Func": "SelectZeroExtend", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3906, "Length": 104, "Cover_Rate": 0.39543726235741444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "HexagonExpandCondsets1", "Func": "getPassName", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3907, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "Register", "DestPhiReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "Register", "CurrDestReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "TpLoopBody", ",", "Dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DestPhiReg", ")", ".", "addUse", "(", "OpDestReg", ")", ".", "addMBB", "(", "TpEntry", ")", ".", "addUse", "(", "CurrDestReg", ")", ".", "addMBB", "(", "TpLoopBody", ")", ";", "Register", "LoopCounterPhiReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "Register", "RemainingLoopIterationsReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "TpLoopBody", ",", "Dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "LoopCounterPhiReg", ")", ".", "addUse", "(", "TotalIterationsReg", ")", ".", "addMBB", "(", "TpEntry", ")", ".", "addUse", "(", "RemainingLoopIterationsReg", ")", ".", "addMBB", "(", "TpLoopBody", ")", ";", "Register", "PredCounterPhiReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "Register", "RemainingElementsReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "TpLoopBody", ",", "Dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "PredCounterPhiReg", ")", ".", "addUse", "(", "ElementCountReg", ")", ".", "addMBB", "(", "TpEntry", ")", ".", "addUse", "(", "RemainingElementsReg", ")", ".", "addMBB", "(", "TpLoopBody", ")", ";", "Register", "VccrReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "TpLoopBody", ",", "Dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "VccrReg", ")", ".", "addUse", "(", "PredCounterPhiReg", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "TpLoopBody", ",", "Dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "RemainingElementsReg", ")", ".", "addUse", "(", "PredCounterPhiReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "Register", "SrcValueReg", ";", "if", "(", "IsMemcpy", ")", "{", "SrcValueReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";"], "ground_truth": ["BuildMI", "(", "TpLoopBody", ",", "Dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addDef", "(", "CurrSrcReg", ")", ".", "addDef", "(", "SrcValueReg", ")", ".", "addReg", "(", "SrcPhiReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addUse", "(", "VccrReg", ")", ";"], "File": "ARMISelLowering100", "Func": "genTPLoopBody", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3908, "Length": 318, "Cover_Rate": 0.5230263157894737, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printMemReference", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "X86IntelInstPrinter10", "Func": "printf80mem", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3909, "Length": 10, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isImm", "(", ")", "&&", "!", "isa", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";"], "File": "ARMAsmParser101", "Func": "isAdrLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3910, "Length": 30, "Cover_Rate": 0.3191489361702128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "SDValue", "CPAddr", ";", "if", "(", "RelocM", "==", "Reloc", "::", "Static", ")", "{", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "BA", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "<ISA_LIT>PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "<ISA_LIT>ConstantPoolValue", "*", "CPV", "=", "<ISA_LIT>ConstantPoolConstant", "::", "Create", "(", "BA", ",", "<ISA_LIT>PCLabelIndex", ",", "<STR_LIT>", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "}", "CPAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "Static", ")", "return", "Result", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "<ISA_LIT>PCLabelIndex", ",", "DL", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerBlockAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3911, "Length": 188, "Cover_Rate": 0.6861313868613139, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initialize", "(", "MF", ")", ";", "unskipableSimplifyCode", "(", ")", ";", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "return", "simplifyCode", "(", ")", ";"], "ground_truth": ["}"], "File": "PPCMIPeephole5", "Func": "runOnMachineFunction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3912, "Length": 29, "Cover_Rate": 0.7631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "FPSCR", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Ops", ")", ";", "SDValue", "FltRounds", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "FPSCR", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "RMODE", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "FltRounds", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "RMODE", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "LowerFLT_ROUNDS_", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3913, "Length": 97, "Cover_Rate": 0.5773809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initialize<ISA_LIT>ParallelDSPPass", "(", "Registry", ")", ";", "initialize<ISA_LIT>ConstantIslandsPass", "(", "Registry", ")", ";", "initialize<ISA_LIT>ExecutionDomainFixPass", "(", "Registry", ")", ";", "initialize<ISA_LIT>ExpandPseudoPass", "(", "Registry", ")", ";", "initializeThumb2SizeReducePass", "(", "Registry", ")", ";", "initializeMVEVPTBlockPass", "(", "Registry", ")", ";", "initializeMVETPAndVPTOptimisationsPass", "(", "Registry", ")", ";", "initializeMVETailPredicationPass", "(", "Registry", ")", ";", "initialize<ISA_LIT>LowOverheadLoopsPass", "(", "Registry", ")", ";", "initialize<ISA_LIT>BlockPlacementPass", "(", "Registry", ")", ";", "initializeMVEGatherScatterLoweringPass", "(", "Registry", ")", ";", "initialize<ISA_LIT>SLSHardeningPass", "(", "Registry", ")", ";"], "ground_truth": ["initializeMVELaneInterleavingPass", "(", "Registry", ")", ";"], "File": "ARMTargetMachine1", "Func": "LLVMInitializeARMTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3914, "Length": 65, "Cover_Rate": 0.45774647887323944, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>LegalizerInfo", "::", "legalizePreloadedArgIntrin", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineIRBuilder", "&", "B", ",", "<STR_LIT>", "ArgType", ")", "const", "{"], "ground_truth": ["const", "ArgDescriptor", "*", "Arg", "=", "getArgDescriptor", "(", "B", ",", "ArgType", ")", ";"], "File": "AMDGPULegalizerInfo17", "Func": "legalizePreloadedArgIntrin", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3915, "Length": 34, "Cover_Rate": 0.4358974358974359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeDoubleRegsRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", ",", "const", "void", "*", "Decoder", ")", "{", "static", "const", "MCPhysReg", "DoubleRegDecoderTable", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";"], "ground_truth": ["return", "DecodeRegisterClass", "(", "Inst", ",", "RegNo", ">>", "<NUM_LIT>", ",", "DoubleRegDecoderTable", ")", ";"], "File": "HexagonDisassembler", "Func": "DecodeDoubleRegsRegisterClass", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3916, "Length": 72, "Cover_Rate": 0.6857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "edge", "e", ";", "if", "(", "!", "crtl", "->", "tail_call_emit", ")", "return", "false", ";", "FOR_EACH_EDGE", "(", "e", ",", "ei", ",", "EXIT_BLOCK_PTR_FOR_FN", "(", "cfun", ")", "->", "preds", ")", "if", "(", "e", "->", "flags", "&", "EDGE_SIBCALL", ")", "{", "rtx_insn", "*", "call", "=", "BB_END", "(", "e", "->", "src", ")", ";", "if", "(", "!", "CALL_P", "(", "call", ")", ")", "call", "=", "prev_nonnote_nondebug_insn", "(", "call", ")", ";", "gcc_assert", "(", "CALL_P", "(", "call", ")", "&&", "SIBLING_CALL_P", "(", "call", ")", ")", ";", "if", "(", "find_regno_fusage", "(", "call", ",", "USE", ",", "<NUM_LIT>", ")", "||", "is_indirect_tailcall_p", "(", "call", ")", ")", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "arm", "Func": "any_sibcall_could_use_r3", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3917, "Length": 97, "Cover_Rate": 0.8981481481481481, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "UsedNZCV", "(", ")", ":", "N", "(", "false", ")", ",", "Z", "(", "false", ")", ",", "C", "(", "false", ")", ",", "V", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "AArch64InstrInfo110", "Func": "UsedNZCV", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3918, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addSignedImmOperands", "(", "Inst", ",", "N", ")", ";"], "ground_truth": ["}"], "File": "HexagonAsmParser (2)", "Func": "adds4_2ImmOperands", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3919, "Length": 8, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NodeAddr", "<", "PhiUseNode", "*", ">", "PUA", "=", "newNode", "(", "NodeAttrs", "::", "Ref", "|", "NodeAttrs", "::", "Use", "|", "Flags", ")", ";", "assert", "(", "Flags", "&", "NodeAttrs", "::", "PhiRef", ")", ";", "PUA", ".", "Addr", "->", "setRegRef", "(", "RR", ",", "*", "this", ")", ";", "PUA", ".", "Addr", "->", "setPredecessor", "(", "PredB", ".", "Id", ")", ";", "return", "PUA", ";"], "ground_truth": ["}"], "File": "RDFGraph11", "Func": "newPhiUse", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3920, "Length": 56, "Cover_Rate": 0.6511627906976745, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "cast", "<", "ConstantInt", ">", "(", "DupQLane", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ")", "->", "isZero", "(", ")", ")", "return", "None", ";", "auto", "*", "VecIns", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "DupQLane", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "VecIns", "||", "VecIns", "->", "getIntrinsicID", "(", ")", "!=", "<STR_LIT>", ")", "return", "None", ";", "if", "(", "!", "isa", "<", "UndefValue", ">", "(", "VecIns", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "None", ";", "if", "(", "!", "cast", "<", "ConstantInt", ">", "(", "VecIns", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ")", "->", "isZero", "(", ")", ")", "return", "None", ";", "auto", "*", "ConstVec", "=", "dyn_cast", "<", "Constant", ">", "(", "VecIns", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "ConstVec", ")", "return", "None", ";", "auto", "*", "VecTy", "=", "dyn_cast", "<", "FixedVectorType", ">", "(", "ConstVec", "->", "getType", "(", ")", ")", ";", "auto", "*", "OutTy", "=", "dyn_cast", "<", "ScalableVectorType", ">", "(", "II", ".", "getType", "(", ")", ")", ";", "if", "(", "!", "VecTy", "||", "!", "OutTy", "||", "VecTy", "->", "getNumElements", "(", ")", "!=", "OutTy", "->", "getMinNumElements", "(", ")", ")", "return", "None", ";", "unsigned", "NumElts", "=", "VecTy", "->", "getNumElements", "(", ")", ";", "unsigned", "PredicateBits", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "NumElts", ";", "++", "I", ")", "{", "auto", "*", "Arg", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "ConstVec", "->", "getAggregateElement", "(", "I", ")", ")", ";", "if", "(", "!", "Arg", ")", "return", "None", ";", "if", "(", "!", "Arg", "->", "isZero", "(", ")", ")", "PredicateBits", "|=", "<NUM_LIT>", "<<", "(", "I", "*", "(", "<NUM_LIT>", "/", "NumElts", ")", ")", ";", "}", "if", "(", "PredicateBits", "==", "<NUM_LIT>", ")", "{", "auto", "*", "PFalse", "=", "Constant", "::", "getNullValue", "(", "II", ".", "getType", "(", ")", ")", ";", "PFalse", "->", "takeName", "(", "&", "II", ")", ";", "return", "IC", ".", "replaceInstUsesWith", "(", "II", ",", "PFalse", ")", ";", "}", "unsigned", "Mask", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "<NUM_LIT>", ";", "++", "I", ")", "if", "(", "(", "PredicateBits", "&", "(", "<NUM_LIT>", "<<", "I", ")", ")", "!=", "<NUM_LIT>", ")", "Mask", "|=", "(", "I", "%", "<NUM_LIT>", ")", ";", "unsigned", "PredSize", "=", "Mask", "&", "-", "Mask", ";", "auto", "*", "PredType", "=", "ScalableVectorType", "::", "get", "(", "Type", "::", "getInt1Ty", "(", "Ctx", ")", ",", "<STR_LIT>", "/", "(", "PredSize", "*", "<NUM_LIT>", ")", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "<NUM_LIT>", ";", "I", "+=", "PredSize", ")", "if", "(", "(", "PredicateBits", "&", "(", "<NUM_LIT>", "<<", "I", ")", ")", "==", "<NUM_LIT>", ")", "return", "None", ";", "auto", "*", "PTruePat", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "Ctx", ")", ",", "<STR_LIT>", ")", ";", "auto", "*", "PTrue", "=", "Builder", ".", "CreateIntrinsic", "(", "<STR_LIT>", ",", "{", "PredType", "}", ",", "{", "PTruePat", "}", ")", ";", "auto", "*", "ConvertToSVBool", "=", "Builder", ".", "CreateIntrinsic", "(", "<STR_LIT>", ",", "{", "PredType", "}", ",", "{", "PTrue", "}", ")", ";"], "ground_truth": ["auto", "*", "ConvertFromSVBool", "=", "Builder", ".", "CreateIntrinsic", "(", "<STR_LIT>", ",", "{", "II", ".", "getType", "(", ")", "}", ",", "{", "ConvertToSVBool", "}", ")", ";"], "File": "AArch64TargetTransformInfo25", "Func": "instCombineSVECmpNE", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3921, "Length": 481, "Cover_Rate": 0.664364640883978, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "InsVal", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "InsVector", ".", "isUndef", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "SDValue", "NegInsVal", "=", "isFNEG", "(", "DAG", ",", "InsVal", ".", "getNode", "(", ")", ",", "Depth", "+", "<NUM_LIT>", ")", ")", "if", "(", "NegInsVal", ".", "getValueType", "(", ")", "==", "VT", ".", "getVectorElementType", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "VT", ",", "InsVector", ",", "NegInsVal", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "SDValue", "Op1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", ")", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "APInt", "UndefElts", ";", "SmallVector", "<", "APInt", ",", "<NUM_LIT>", ">", "EltBits", ";", "if", "(", "getTargetConstantBitsFromNode", "(", "Op1", ",", "ScalarSize", ",", "UndefElts", ",", "EltBits", ",", "true", ",", "false", ")", ")", "{", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "EltBits", ".", "size", "(", ")", ";", "I", "<", "E", ";", "I", "++", ")", "if", "(", "!", "UndefElts", "[", "I", "]", "&&", "!", "EltBits", "[", "I", "]", ".", "isSignMask", "(", ")", ")", "return", "SDValue", "(", ")", ";", "Op0", "=", "peekThroughBitcasts", "(", "Op0", ")", ";"], "ground_truth": ["if", "(", "Op0", ".", "getScalarValueSizeInBits", "(", ")", "==", "ScalarSize", ")", "return", "Op0", ";"], "File": "X86ISelLowering104", "Func": "isFNEG", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3922, "Length": 226, "Cover_Rate": 0.47379454926624737, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__extension__", "(", "__m128", ")", "(", "__v4sf", ")", "{", "__F", ",", "__F", ",", "__F", ",", "__F", "}", ";"], "ground_truth": ["}"], "File": "xmmintrin", "Func": "_mm_set1_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3923, "Length": 19, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "const", "bool", "UseZeroBasedSandbox", "=", "FlagUseZeroBasedSandbox", ";", "if", "(", "!", "IsLoad", "(", "MI", ")", "&&", "!", "IsStore", "(", "MI", ")", ")", "return", "false", ";", "if", "(", "IsPushPop", "(", "MI", ")", ")", "return", "false", ";", "unsigned", "MemOp", ";", "if", "(", "!", "FindMemoryOperand", "(", "MI", ",", "&", "MemOp", ")", ")", "return", "false", ";", "assert", "(", "isMem", "(", "&", "MI", ",", "MemOp", ")", ")", ";", "MachineOperand", "&", "BaseReg", "=", "MI", ".", "getOperand", "(", "MemOp", "+", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Scale", "=", "MI", ".", "getOperand", "(", "MemOp", "+", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "IndexReg", "=", "MI", ".", "getOperand", "(", "MemOp", "+", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "SegmentReg", "=", "MI", ".", "getOperand", "(", "MemOp", "+", "<NUM_LIT>", ")", ";", "if", "(", "BaseReg", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "IndexReg", ".", "setReg", "(", "PromoteRegTo64", "(", "IndexReg", ".", "getReg", "(", ")", ")", ")", ";", "BaseReg", ".", "setReg", "(", "PromoteRegTo64", "(", "BaseReg", ".", "getReg", "(", ")", ")", ")", ";"], "ground_truth": ["assert", "(", "IndexReg", ".", "getSubReg", "(", ")", "==", "<NUM_LIT>", ")", ";"], "File": "X86NaClRewritePass1", "Func": "ApplyMemorySFI", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3924, "Length": 172, "Cover_Rate": 0.39359267734553777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "isInt", "<", "<NUM_LIT>", ">", "(", "MFI", ".", "getMaxCallFrameSize", "(", ")", ")", "&&", "!", "MFI", ".", "hasVarSizedObjects", "(", ")", ";"], "ground_truth": ["}"], "File": "Mips16FrameLowering12", "Func": "hasReservedCallFrame", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3925, "Length": 32, "Cover_Rate": 0.7272727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128d", ")", "__builtin_ia32_extractf64x2_512_mask", "(", "(", "__v8df", ")", "__A", ",", "__imm", ",", "(", "__v2df", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512dqintrin", "Func": "_mm512_mask_extractf64x2_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3926, "Length": 25, "Cover_Rate": 0.46296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "}", "const", "MCExpr", "*", "IdVal", ";", "SMLoc", "S", "=", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "IdVal", ")", ")", "return", "MatchOperand_ParseFail", ";"], "ground_truth": ["SMLoc", "E", "=", "SMLoc", "::", "getFromPointer", "(", "S", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";"], "File": "ECLairAsmParser", "Func": "parseImmediate", "Target": "ECLair", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3927, "Length": 45, "Cover_Rate": 0.3879310344827586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<ISA_LIT>", ".", "first", "==", "SourceReg", "&&", "(", "<ISA_LIT>", ".", "second", "==", "nullptr", "||", "<ISA_LIT>", ".", "second", "==", "SourceMBB", ")", ")", "{", "return", "I", ";", "}", "}"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "findPHIInfoElementFromSource", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3928, "Length": 29, "Cover_Rate": 0.4264705882352941, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initializeFunctionInfo", "(", "CPEMIs", ")", ";", "CPEMIs", ".", "clear", "(", ")", ";", "LLVM_DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "T2JumpTables", ".", "empty", "(", ")", ")", "MF", "->", "ensureAlignment", "(", "Align", "(", "<NUM_LIT>", ")", ")", ";", "MadeChange", "|=", "removeUnusedCPEntries", "(", ")", ";", "unsigned", "NoCPIters", "=", "<NUM_LIT>", ",", "NoBRIters", "=", "<NUM_LIT>", ";", "while", "(", "true", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "NoCPIters", "<<", "'\\n'", ")", ";", "bool", "CPChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "CPChange", "|=", "handleConstantPoolUser", "(", "i", ",", "NoCPIters", ">=", "CPMaxIteration", "/", "<NUM_LIT>", ")", ";", "if", "(", "CPChange", "&&", "++", "NoCPIters", ">", "CPMaxIteration", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "NewWaterList", ".", "clear", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "NoBRIters", "<<", "'\\n'", ")", ";", "bool", "BRChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ImmBranches", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BRChange", "|=", "fixupImmediateBr", "(", "ImmBranches", "[", "i", "]", ")", ";", "if", "(", "BRChange", "&&", "++", "NoBRIters", ">", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "CPChange", "&&", "!", "BRChange", ")", "break", ";", "MadeChange", "=", "true", ";", "}", "if", "(", "isThumb2", "&&", "!", "STI", "->", "prefers32BitThumb", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2Instructions", "(", ")", ";", "if", "(", "isThumb", "&&", "STI", "->", "hasV8MBaselineOps", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2Branches", "(", ")", ";", "if", "(", "GenerateTBB", "&&", "!", "STI", "->", "genExecuteOnly", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2JumpTables", "(", ")", ";", "verify", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CPEntries", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ",", "je", "=", "CPEntries", "[", "i", "]", ".", "size", "(", ")", ";", "j", "!=", "je", ";", "++", "j", ")", "{", "const", "CPEntry", "&", "CPE", "=", "CPEntries", "[", "i", "]", "[", "j", "]", ";", "if", "(", "CPE", ".", "CPEMI", "&&", "CPE", ".", "CPEMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isCPI", "(", ")", ")", "AFI", "->", "recordCPEClone", "(", "i", ",", "CPE", ".", "CPI", ")", ";", "}", "}"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "'\\n'", ";", "dumpBBs", "(", ")", ")", ";"], "File": "ARMConstantIslandPass41", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3929, "Length": 384, "Cover_Rate": 0.5509325681492109, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "TARGET_AVX512F", "&&", "vector_size", "==", "<NUM_LIT>", ")", "||", "(", "TARGET_AVX512VL", "&&", "(", "vector_size", "==", "<NUM_LIT>", "||", "vector_size", "==", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "elem_size", "==", "<NUM_LIT>", "||", "elem_size", "==", "<NUM_LIT>", "||", "TARGET_AVX512BW", ")", "return", "smallest_int_mode_for_size", "(", "nunits", ")", ";", "}", "scalar_int_mode", "elem_mode", "=", "smallest_int_mode_for_size", "(", "elem_size", "*", "BITS_PER_UNIT", ")", ";", "gcc_assert", "(", "elem_size", "*", "nunits", "==", "vector_size", ")", ";"], "ground_truth": ["return", "mode_for_vector", "(", "elem_mode", ",", "nunits", ")", ";"], "File": "i3867", "Func": "ix86_get_mask_mode", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3930, "Length": 71, "Cover_Rate": 0.7888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "val", "&", "(", "(", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ")", "==", "val", "||", "(", "val", "&", "(", "(", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ")", "==", "val", ")", ";"], "ground_truth": ["}"], "File": "aarch64", "Func": "aarch64_uimm12_shift", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3931, "Length": 38, "Cover_Rate": 0.8444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasDPP", "&&", "getGeneration", "(", ")", "<", "GFX10", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget107", "Func": "hasDPPBroadcasts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3932, "Length": 10, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Is64Bit", "=", "Subtarget", "->", "is64Bit", "(", ")", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "getTargetMachine", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "Ins", ",", "RetCC_<ISA_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RVLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "EVT", "CopyVT", "=", "VA", ".", "getValVT", "(", ")", ";", "if", "(", "(", "CopyVT", "==", "<STR_LIT>", "||", "CopyVT", "==", "<STR_LIT>", ")", "&&", "(", "(", "Is64Bit", "||", "Ins", "[", "i", "]", ".", "Flags", ".", "isInReg", "(", ")", ")", "&&", "!", "Subtarget", "->", "hasSSE1", "(", ")", ")", ")", "{", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "}", "SDValue", "Val", ";", "if", "(", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", "||", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "isScalarFPTypeInSSEReg", "(", "VA", ".", "getValVT", "(", ")", ")", ")", "CopyVT", "=", "<STR_LIT>", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "InFlag", "}", ";", "Chain", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "CopyVT", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Ops", ")", ",", "<NUM_LIT>", ")", ";", "Val", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "if", "(", "CopyVT", "!=", "VA", ".", "getValVT", "(", ")", ")", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "{"], "ground_truth": ["Chain", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "CopyVT", ",", "InFlag", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering (2)1", "Func": "LowerCallResult", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3933, "Length": 275, "Cover_Rate": 0.7294429708222812, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "MachineInstr", "*", "SecondLastInst", "=", "I", ";", "if", "(", "SecondLastInst", "&&", "I", "!=", "MBB", ".", "begin", "(", ")", "&&", "isUnpredicatedTerminator", "(", "*", "--", "I", ")", ")", "return", "true", ";", "if", "(", "SecondLastInst", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "LastInst", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "TBB", "=", "SecondLastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "SecondLastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "FBB", "=", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "return", "false", ";", "}", "if", "(", "SecondLastInst", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "LastInst", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "TBB", "=", "SecondLastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "I", "=", "LastInst", ";", "if", "(", "AllowModify", ")", "I", "->", "eraseFromParent", "(", ")", ";", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "NVPTXInstrInfo27", "Func": "AnalyzeBranch", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3934, "Length": 144, "Cover_Rate": 0.45569620253164556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PseudoSourceValue", "(", "unsigned", "Kind", ",", "const", "TargetInstrInfo", "&", "TII", ")", ":", "PseudoSourceValue", "(", "Kind", ",", "TII", ")", "{"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo", "Func": "AMDGPUPseudoSourceValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3935, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "TypeLegal", ";", "return", "TargetLoweringBase", "::", "getPreferredVectorAction", "(", "VT", ")", ";"], "ground_truth": ["}"], "File": "NVPTXISelLowering (2)1", "Func": "getPreferredVectorAction", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3936, "Length": 18, "Cover_Rate": 0.32727272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "!", "isThumb", "(", ")", ")", "{", "CanAcceptPredicationCode", "=", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "!", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", ")", "&&", "!", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "isThumbOne", "(", ")", ")", "{"], "ground_truth": ["CanAcceptPredicationCode", "=", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", ";"], "File": "ARMAsmParser2", "Func": "getMnemonicAcceptInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3937, "Length": 111, "Cover_Rate": 0.35691318327974275, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Result", ",", "Chain", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "MergedValues", ",", "DL", ")", ";", "}", "if", "(", "LoadNode", "->", "getExtensionType", "(", ")", "==", "<STR_LIT>", ")", "{", "EVT", "MemVT", "=", "LoadNode", "->", "getMemoryVT", "(", ")", ";", "assert", "(", "!", "MemVT", ".", "isVector", "(", ")", "&&", "(", "MemVT", "==", "<STR_LIT>", "||", "MemVT", "==", "<STR_LIT>", ")", ")", ";", "SDValue", "NewLoad", "=", "DAG", ".", "getExtLoad", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Chain", ",", "Ptr", ",", "LoadNode", "->", "getPointerInfo", "(", ")", ",", "MemVT", ",", "LoadNode", "->", "getAlignment", "(", ")", ",", "LoadNode", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "NewLoad", ",", "DAG", ".", "getValueType", "(", "MemVT", ")", ")", ";", "SDValue", "MergedValues", "[", "<NUM_LIT>", "]", "=", "{", "Res", ",", "Chain", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "MergedValues", ",", "DL", ")", ";", "}", "if", "(", "LoadNode", "->", "getAddressSpace", "(", ")", "!=", "<ISA_LIT>AS", "::", "PRIVATE_ADDRESS", ")", "{", "return", "SDValue", "(", ")", ";", "}", "if", "(", "Ptr", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "{", "assert", "(", "VT", "==", "<STR_LIT>", ")", ";", "Ptr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "Ptr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Ptr", ")", ";", "return", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "DL", ",", "Chain", ",", "Ptr", ",", "LoadNode", "->", "getMemOperand", "(", ")", ")", ";", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "R600ISelLowering11", "Func": "LowerLOAD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3938, "Length": 248, "Cover_Rate": 0.38271604938271603, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "<ISA_LIT>MachOWriterInfo", "*", "getMachOWriterInfo", "(", ")", "const", "{", "return", "&", "MachOWriterInfo", ";"], "ground_truth": ["}"], "File": "PPCTargetMachine13", "Func": "getMachOWriterInfo", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3939, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "call", ";", "call", "=", "XVECEXP", "(", "PATTERN", "(", "branch", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "call", ")", "==", "SET", ")", "call", "=", "SET_SRC", "(", "call", ")", ";"], "ground_truth": ["if", "(", "GET_CODE", "(", "call", ")", "!=", "CALL", ")", "abort", "(", ")", ";"], "File": "microblaze", "Func": "get_branch_target", "Target": "microblaze", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3940, "Length": 46, "Cover_Rate": 0.575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunctionProperties", "getClearedProperties", "(", ")", "const", "override", "{"], "ground_truth": ["return", "MachineFunctionProperties", "(", ")", ".", "set", "(", "MachineFunctionProperties", "::", "Property", "::", "NoPHIs", ")", ";"], "File": "MOSLowerSelect", "Func": "getClearedProperties", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3941, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isThumb2", "&&", "TotalAdj", "!=", "<NUM_LIT>", ")", "MaxDisp", "-=", "(", "<NUM_LIT>", "-", "TotalAdj", ")", ";", "if", "(", "UserOffset", "<=", "TrialOffset", ")", "{", "if", "(", "TrialOffset", "-", "UserOffset", "<=", "MaxDisp", ")", "return", "true", ";", "}", "else", "if", "(", "NegativeOK", ")", "{", "if", "(", "UserOffset", "-", "TrialOffset", "<=", "MaxDisp", ")", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass11", "Func": "OffsetIsInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3942, "Length": 57, "Cover_Rate": 0.4634146341463415, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "V2", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "<STR_LIT>", "(", "SVOp", ",", "<NUM_LIT>", ")", "||", "<STR_LIT>", "(", "SVOp", ",", "<NUM_LIT>", ")", "||", "<STR_LIT>", "(", "SVOp", ",", "<NUM_LIT>", ")", "||", "<STR_LIT>", "(", "SVOp", ",", "true", ")", "||", "<STR_LIT>", "(", "SVOp", ",", "true", ")", "||", "<STR_LIT>", "(", "SVOp", ",", "true", ")", "!=", "-", "<NUM_LIT>", "||", "<STR_LIT>", "(", "SVOp", ",", "<NUM_LIT>", ",", "true", ")", "||", "<STR_LIT>", "(", "SVOp", ",", "<NUM_LIT>", ",", "true", ")", "||", "<STR_LIT>", "(", "SVOp", ",", "<NUM_LIT>", ",", "true", ")", "||", "<STR_LIT>", "(", "SVOp", ",", "<NUM_LIT>", ",", "true", ")", "||", "<STR_LIT>", "(", "SVOp", ",", "<NUM_LIT>", ",", "true", ")", "||", "<STR_LIT>", "(", "SVOp", ",", "<NUM_LIT>", ",", "true", ")", ")", "{", "return", "Op", ";", "}", "}", "if", "(", "<STR_LIT>", "(", "SVOp", ",", "false", ")", "||", "<STR_LIT>", "(", "SVOp", ",", "false", ")", "||", "<STR_LIT>", "(", "SVOp", ",", "false", ")", "!=", "-", "<NUM_LIT>", "||", "<STR_LIT>", "(", "SVOp", ",", "<NUM_LIT>", ",", "false", ")", "||", "<STR_LIT>", "(", "SVOp", ",", "<NUM_LIT>", ",", "false", ")", "||", "<STR_LIT>", "(", "SVOp", ",", "<NUM_LIT>", ",", "false", ")", "||", "<STR_LIT>", "(", "SVOp", ",", "<NUM_LIT>", ",", "false", ")", "||", "<STR_LIT>", "(", "SVOp", ",", "<NUM_LIT>", ",", "false", ")", "||", "<STR_LIT>", "(", "SVOp", ",", "<NUM_LIT>", ",", "false", ")", ")", "return", "Op", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "PermMask", ";", "SVOp", "->", "getMask", "(", "PermMask", ")", ";", "unsigned", "PFIndexes", "[", "<NUM_LIT>", "]", ";", "bool", "isFourElementShuffle", "=", "true", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", "&&", "isFourElementShuffle", ";", "++", "i", ")", "{", "unsigned", "EltNo", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "!=", "<NUM_LIT>", ";", "++", "j", ")", "{", "if", "(", "PermMask", "[", "i", "*", "<NUM_LIT>", "+", "j", "]", "<", "<NUM_LIT>", ")", "continue", ";", "unsigned", "ByteSource", "=", "PermMask", "[", "i", "*", "<NUM_LIT>", "+", "j", "]", ";", "if", "(", "(", "ByteSource", "&", "<NUM_LIT>", ")", "!=", "j", ")", "{", "isFourElementShuffle", "=", "false", ";", "break", ";", "}", "if", "(", "EltNo", "==", "<NUM_LIT>", ")", "{", "EltNo", "=", "ByteSource", "/", "<NUM_LIT>", ";", "}", "else", "if", "(", "EltNo", "!=", "ByteSource", "/", "<NUM_LIT>", ")", "{", "isFourElementShuffle", "=", "false", ";"], "ground_truth": ["break", ";"], "File": "PPCISelLowering58", "Func": "LowerVECTOR_SHUFFLE", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3943, "Length": 339, "Cover_Rate": 0.476123595505618, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "rs6000_expand_extract_even", "(", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "machine_mode", "vmode", "=", "GET_MODE", "(", "target", ")", ";", "unsigned", "i", ",", "nelt", "=", "GET_MODE_NUNITS", "(", "vmode", ")", ";", "vec_perm_builder", "perm", "(", "nelt", ",", "nelt", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelt", ";", "i", "++", ")", "perm", ".", "quick_push", "(", "i", "*", "<NUM_LIT>", ")", ";"], "File": "rs6000", "Func": "rs6000_expand_extract_even", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3944, "Length": 63, "Cover_Rate": 0.8181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addBarrierOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "getBarrier", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser (2)1", "Func": "addBarrierOperands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3945, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "const", "MachineOperand", "MOp1", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MachineOperand", "MOp2", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "MOp1", ".", "isImm", "(", ")", "&&", "MOp2", ".", "isFI", "(", ")", ")", "{", "FrameIndex", "=", "MOp2", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["}"], "File": "SPUInstrInfo", "Func": "isStoreToStackSlot", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3946, "Length": 68, "Cover_Rate": 0.4657534246575342, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Forbidden", ".", "insert", "(", "R", ")", ";", "continue", ";", "}", "if", "(", "FRC", "==", "&", "<STR_LIT>", "||", "FRC", "==", "&", "<STR_LIT>", ")", "{", "unsigned", "SubLo", "=", "HRI", ".", "get<ISA_LIT>SubRegIndex", "(", "*", "FRC", ",", "<STR_LIT>", ")", ";", "unsigned", "SubHi", "=", "HRI", ".", "get<ISA_LIT>SubRegIndex", "(", "*", "FRC", ",", "<STR_LIT>", ")", ";", "BitTracker", "::", "RegisterRef", "TL", "=", "{", "R", ",", "SubLo", "}", ";", "BitTracker", "::", "RegisterRef", "TH", "=", "{", "R", ",", "SubHi", "}", ";", "BitTracker", "::", "RegisterRef", "ML", ",", "MH", ";", "if", "(", "findMatch", "(", "TL", ",", "ML", ",", "AVB", ")", "&&", "findMatch", "(", "TH", ",", "MH", ",", "AVB", ")", ")", "{", "auto", "*", "FRC", "=", "HBS", "::", "getFinalVRegClass", "(", "R", ",", "MRI", ")", ";", "unsigned", "NewR", "=", "MRI", ".", "createVirtualRegister", "(", "FRC", ")", ";", "BuildMI", "(", "B", ",", "At", ",", "DL", ",", "HII", ".", "get", "(", "TargetOpcode", "::", "REG_SEQUENCE", ")", ",", "NewR", ")", ".", "addReg", "(", "ML", ".", "Reg", ",", "<NUM_LIT>", ",", "ML", ".", "Sub", ")", ".", "addImm", "(", "SubLo", ")", ".", "addReg", "(", "MH", ".", "Reg", ",", "<NUM_LIT>", ",", "MH", ".", "Sub", ")", ".", "addImm", "(", "SubHi", ")", ";", "BT", ".", "put", "(", "BitTracker", "::", "RegisterRef", "(", "NewR", ")", ",", "BT", ".", "get", "(", "R", ")", ")", ";"], "ground_truth": ["HBS", "::", "replaceReg", "(", "R", ",", "NewR", ",", "MRI", ")", ";"], "File": "HexagonBitSimplify11", "Func": "processBlock", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3947, "Length": 208, "Cover_Rate": 0.4007707129094412, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", ";", "static", "const", "StringRef", "HSAIntrinsicToAttr", "[", "]", "[", "<NUM_LIT>", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ";", "bool", "Changed", "=", "addAttrsForIntrinsics", "(", "M", ",", "IntrinsicToAttr", ")", ";"], "ground_truth": ["if", "(", "TT", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ")", "Changed", "|=", "addAttrsForIntrinsics", "(", "M", ",", "HSAIntrinsicToAttr", ")", ";"], "File": "AMDGPUAnnotateKernelFeatures4", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3948, "Length": 87, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Symbol", ".", "setIsRegistered", "(", "true", ")", ";"], "ground_truth": ["Symbols", ".", "push_back", "(", "&", "Symbol", ")", ";"], "File": "F2003fMCAsmStreamer", "Func": "visitUsedSymbol", "Target": "F2003f", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3949, "Length": 15, "Cover_Rate": 0.39473684210526316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isImm", "(", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "VideocoreAsmParser", "Func": "isImmS6", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3950, "Length": 10, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "Imm", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARM64AddressingModes", "Func": "encodeAdvSIMDModImmType7", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3951, "Length": 10, "Cover_Rate": 0.5263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_tile_storeconfig", "(", "void", "*", "__config", ")", "{", "__asm__", "volatile", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "*", "(", "(", "void", "*", "*", ")", "__config", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "amxtileintrin", "Func": "_tile_storeconfig", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3952, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "RC", "=", "MRI", ".", "getRegClass", "(", "Reg", ")", ";", "else", "RC", "=", "getPhysRegClass", "(", "Reg", ")", ";"], "ground_truth": ["return", "hasVGPRs", "(", "RC", ")", ";"], "File": "SIRegisterInfo106", "Func": "isVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3953, "Length": 37, "Cover_Rate": 0.6981132075471698, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Op", ")", ";", "bool", "HasAddrDiversity", "=", "!", "isNullConstant", "(", "AddrDiscriminator", ")", ";", "uint64_t", "PtrOffsetC", "=", "<NUM_LIT>", ";", "if", "(", "Ptr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "PtrOffsetC", "=", "Ptr", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "Ptr", "=", "Ptr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "GlobalAddressSDNode", "*", "PtrN", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Ptr", ".", "getNode", "(", ")", ")", ";", "SDValue", "TPtr", "=", "DAG", ".", "getTargetGlobalAddress", "(", "PtrN", "->", "getGlobal", "(", ")", ",", "DL", ",", "VT", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "PtrOffsetC", "+=", "PtrN", "->", "getOffset", "(", ")", ";", "assert", "(", "PtrN", "->", "getTargetFlags", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "SDValue", "Ld", "=", "LowerPtrAuthGlobalAddressViaGOT", "(", "Wrapper", ",", "(", "<STR_LIT>", ")", "KeyC", ",", "HasAddrDiversity", ",", "PtrN", ",", "DAG", ")", ")", "return", "Ld", ";", "if", "(", "HasAddrDiversity", ")", "{"], "ground_truth": ["SDValue", "BlendIntID", "=", "DAG", ".", "getTargetConstant", "(", "<STR_LIT>", ",", "DL", ",", "VT", ")", ";"], "File": "AArch64ISelLowering16", "Func": "LowerPtrAuthGlobalAddress", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3954, "Length": 152, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "MVT", "VT", "=", "N", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", "||", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "%", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "N0", "=", "peekThroughBitcasts", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "N1", "=", "peekThroughBitcasts", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "N1", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "(", "Subtarget", ".", "hasXOP", "(", ")", "||", "useVPTERNLOG", "(", "Subtarget", ",", "VT", ")", "||", "!", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "hasOneUse", "(", ")", "||", "!", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "hasOneUse", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["APInt", "UndefElts0", ",", "UndefElts1", ";"], "File": "X86ISelLowering3", "Func": "canonicalizeBitSelect", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3955, "Length": 150, "Cover_Rate": 0.3138075313807531, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FunctionInfo", "::", "~", "<ISA_LIT>FunctionInfo", "(", ")", "{"], "ground_truth": ["}"], "File": "JVMMachineFunctionInfo", "Func": "~JVMFunctionInfo", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3956, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "CONSTANT_P", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ")", "addr", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "CONSTANT_P", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ")", "addr", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "else", "gcc_unreachable", "(", ")", ";"], "ground_truth": ["}"], "File": "powerpcspe", "Func": "find_addr_reg", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3957, "Length": 50, "Cover_Rate": 0.31446540880503143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Addr", ")", ")", "{", "Base", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "isa", "<", "FrameIndexSDNode", ">", "(", "Base", ")", ")", "{", "return", "false", ";", "}", "ConstantSDNode", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "CN", "->", "getZExtValue", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "PTXISelDAGToDAG3", "Func": "SelectADDRri", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3958, "Length": 70, "Cover_Rate": 0.4861111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "F64Val", "->", "dump", "(", "CurDAG", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "SDValue", "From", "[", "]", "=", "{", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", "}", ";", "SDValue", "To", "[", "]", "=", "{", "F64Val", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "F64Val", ".", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "CurDAG", "->", "ReplaceAllUsesOfValuesWith", "(", "From", ",", "To", ",", "<NUM_LIT>", ")", ";", "}", "}"], "ground_truth": ["CurDAG", "->", "RemoveDeadNodes", "(", ")", ";"], "File": "RISCVISelDAGToDAG8", "Func": "doPeepholeBuildPairF64SplitF64", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3959, "Length": 80, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>MCELFStreamer", "(", "Context", ",", "std", "::", "move", "(", "MAB", ")", ",", "std", "::", "move", "(", "OW", ")", ",", "std", "::", "move", "(", "CE", ")", ")", ";"], "ground_truth": ["}"], "File": "AVRMCELFStreamer1", "Func": "createAVRELFStreamer", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3960, "Length": 29, "Cover_Rate": 0.43283582089552236, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>DAGToDAGISel", "::", "PostprocessISelDAG", "(", ")", "{", "const", "<ISA_LIT>TargetLowering", "&", "Lowering", "=", "*", "static_cast", "<", "const", "<ISA_LIT>TargetLowering", "*", ">", "(", "getTargetLowering", "(", ")", ")", ";", "bool", "IsModified", "=", "false", ";", "do", "{", "IsModified", "=", "false", ";"], "ground_truth": ["SelectionDAG", "::", "allnodes_iterator", "Position", "=", "CurDAG", "->", "allnodes_begin", "(", ")", ";"], "File": "AMDGPUISelDAGToDAG", "Func": "PostprocessISelDAG", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3961, "Length": 47, "Cover_Rate": 0.34306569343065696, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_p64_u8", "(", "uint8x16_t", "__a", ")", "{"], "ground_truth": ["return", "(", "poly64x2_t", ")", "__a", ";"], "File": "arm", "Func": "neon_vreinterpretq_p64_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3962, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeG8RC_NOX0RegisterClass", "(", "MCInst", "&", "Inst", ",", "uint64_t", "RegNo", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "return", "decodeRegisterClass", "(", "Inst", ",", "RegNo", ",", "XRegsNoX0", ")", ";"], "ground_truth": ["}"], "File": "PPCDisassembler16", "Func": "DecodeG8RC_NOX0RegisterClass", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3963, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "DL", ",", "<STR_LIT>", ",", "VT", ")", ";"], "ground_truth": ["while", "(", "Depth", "--", ")", "FrameAddr", "=", "DAG", ".", "getLoad", "(", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "FrameAddr", ",", "MachinePointerInfo", "(", ")", ")", ";"], "File": "AArch64ISelLowering108", "Func": "LowerFRAMEADDR", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3964, "Length": 83, "Cover_Rate": 0.6693548387096774, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LSDASection", "=", "NULL", ";", "}"], "ground_truth": ["AttributesSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_<ISA_LIT>_ATTRIBUTES", ",", "<NUM_LIT>", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";"], "File": "ARMTargetObjectFile15", "Func": "Initialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3965, "Length": 28, "Cover_Rate": 0.3010752688172043, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CurFile", "!=", "<STR_LIT>", ")", "OS", ".", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "PIC16DebugInfo", "Func": "EmitEOF", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3966, "Length": 17, "Cover_Rate": 0.7083333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_pabsd512_mask", "(", "(", "__v16si", ")", "__A", ",", "(", "__v16si", ")", "_mm512_undefined_si512", "(", ")", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin4", "Func": "_mm512_abs_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3967, "Length": 26, "Cover_Rate": 0.5777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "hasVInstructions", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "RVVVectorBitsMin", "==", "<NUM_LIT>", "||", "(", "RVVVectorBitsMin", ">=", "<NUM_LIT>", "&&", "RVVVectorBitsMax", "<=", "<NUM_LIT>", "&&", "isPowerOf2_32", "(", "RVVVectorBitsMin", ")", ")", ")", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";"], "ground_truth": ["assert", "(", "(", "RVVVectorBitsMax", ">=", "RVVVectorBitsMin", "||", "RVVVectorBitsMax", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";"], "File": "RISCVSubtarget26", "Func": "getMinRVVVectorSizeInBits", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3968, "Length": 52, "Cover_Rate": 0.5148514851485149, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "parseIntWithPrefix", "(", "<STR_LIT>", ",", "Operands", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "parseDMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3969, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isAbsoluteReg", "(", "unsigned", "Reg", ")", "{"], "ground_truth": ["Reg", "=", "getReg64", "(", "Reg", ")", ";"], "File": "X86MCNaClExpander", "Func": "isAbsoluteReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3970, "Length": 15, "Cover_Rate": 0.3488372093023256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "BytesRemoved", ")", "*", "BytesRemoved", "=", "<NUM_LIT>", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "end", "(", ")", ";", "unsigned", "Count", "=", "<NUM_LIT>", ";", "while", "(", "I", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "--", "I", ";", "if", "(", "I", "->", "isDebugValue", "(", ")", ")", "{", "continue", ";", "}", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "getCondFromBranchOpc", "(", "I", "->", "getOpcode", "(", ")", ")", "==", "<STR_LIT>", ")", "{", "break", ";", "}", "if", "(", "BytesRemoved", ")", "*", "BytesRemoved", "+=", "getInstSizeInBytes", "(", "*", "I", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";", "++", "Count", ";", "}"], "ground_truth": ["return", "Count", ";"], "File": "SNESInstrInfo", "Func": "removeBranch", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3971, "Length": 110, "Cover_Rate": 0.8461538461538461, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MI", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "COPY", "&&", "<STR_LIT>", ")", ";", "for", "(", "const", "auto", "&", "MO", ":", "MI", "->", "operands", "(", ")", ")", "{", "if", "(", "Register", "::", "isPhysicalRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "return", "<NUM_LIT>", ";", "RegDomain", "OpDomain", "=", "getDomain", "(", "MRI", "->", "getRegClass", "(", "MO", ".", "getReg", "(", ")", ")", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", ";", "if", "(", "OpDomain", "==", "DstDomain", ")", "return", "-", "<NUM_LIT>", ";", "}"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "X86DomainReassignment", "Func": "getExtraCost", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3972, "Length": 82, "Cover_Rate": 0.8367346938775511, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "Imm", "=", "Op", "->", "getImm", "(", ")", ";", "Op", "->", "Kind", "=", "MEMORY_REG_IMM", ";", "Op", "->", "Mem", ".", "BaseReg", "=", "BaseReg", ";", "Op", "->", "Mem", ".", "AluOp", "=", "AluOp", ";"], "ground_truth": ["Op", "->", "Mem", ".", "OffsetReg", "=", "<NUM_LIT>", ";"], "File": "LanaiAsmParser (2)", "Func": "MorphToMemRegImm", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3973, "Length": 41, "Cover_Rate": 0.5324675324675324, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "char", "ConstraintCode", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "SDValue", "Op0", ",", "Op1", ";", "switch", "(", "ConstraintCode", ")", "{", "default", ":", "return", "true", ";", "case", "'m'", ":", "if", "(", "!", "SelectAddr", "(", "Op", ",", "Op0", ",", "Op1", ")", ")", "return", "true", ";"], "ground_truth": ["break", ";"], "File": "TLCS900ISelDAGToDAG", "Func": "SelectInlineAsmMemoryOperand", "Target": "TLCS900", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3974, "Length": 58, "Cover_Rate": 0.7532467532467533, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "unique_ptr", "<", "MCObjectTargetWriter", ">", "llvm", "::", "create<ISA_LIT>ELFObjectWriter", "(", "uint8_t", "OSABI", ")", "{"], "ground_truth": ["return", "std", "::", "make_unique", "<", "<ISA_LIT>ELFObjectWriter", ">", "(", "OSABI", ")", ";"], "File": "ARMELFObjectWriter (2)2", "Func": "createARMELFObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3975, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<NUM_LIT>", ";", "case", "FK_SecRel_4", ":", "case", "FK_Data_4", ":", "case", "FK_PCRel_4", ":", "return", "<NUM_LIT>", ";", "case", "FK_SecRel_8", ":", "case", "FK_Data_8", ":"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "AMDGPUAsmBackend32", "Func": "getFixupKindNumBytes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3976, "Length": 24, "Cover_Rate": 0.39344262295081966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>FunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "GlobalBaseReg", "(", "<NUM_LIT>", ")", ",", "VarArgsFrameOffset", "(", "<NUM_LIT>", ")", ",", "SRetReturnReg", "(", "<NUM_LIT>", ")", ",", "IsLeafProc", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "Nios2MachineFunction", "Func": "Nios2FunctionInfo", "Target": "Nios2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3977, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "type", "=", "TREE_TYPE", "(", "field", ")", ";", "if", "(", "TARGET_64BIT", "||", "TARGET_ALIGN_DOUBLE", ")", "return", "computed", ";", "if", "(", "TARGET_IAMCU", ")", "return", "iamcu_alignment", "(", "type", ",", "computed", ")", ";", "mode", "=", "TYPE_MODE", "(", "strip_array_types", "(", "type", ")", ")", ";", "if", "(", "mode", "==", "DFmode", "||", "mode", "==", "DCmode", "||", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_INT", "||", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_COMPLEX_INT", ")", "return", "MIN", "(", "<NUM_LIT>", ",", "computed", ")", ";", "return", "computed", ";"], "ground_truth": ["}"], "File": "i3865", "Func": "x86_field_alignment", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3978, "Length": 75, "Cover_Rate": 0.8522727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TSTInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "TSTInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Reg", ")", ")", ";", "if", "(", "FlagSfiZeroMask", ")", "{", "TSTInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "{"], "ground_truth": ["TSTInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Mask", ")", ")", ";"], "File": "ARMMCNaCl", "Func": "EmitTST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3979, "Length": 51, "Cover_Rate": 0.45535714285714285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Mask", ".", "size", "(", ")", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "HalfSize", "=", "Mask", ".", "size", "(", ")", "/", "<NUM_LIT>", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "HalfSize", ";", "++", "i", ")", "{"], "File": "X86ISelLowering (2)5", "Func": "hasIdenticalHalvesShuffleMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3980, "Length": 41, "Cover_Rate": 0.5540540540540541, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MV55", ")", "return", "<STR_LIT>", ";", "if", "(", "MV60", ")", "return", "<STR_LIT>", ";", "if", "(", "MV62", ")", "return", "<STR_LIT>", ";", "if", "(", "MV65", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "HexagonMCTargetDesc49", "Func": "HexagonGetArchVariant", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3981, "Length": 31, "Cover_Rate": 0.6888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "VT", ".", "isVector", "(", ")", "&&", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "Op", "(", "N", ",", "<NUM_LIT>", ")", ";", "if", "(", "combine<ISA_LIT>ShufflesRecursively", "(", "{", "Op", "}", ",", "<NUM_LIT>", ",", "Op", ",", "{", "<NUM_LIT>", "}", ",", "{", "}", ",", "<NUM_LIT>", ",", "false", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ")", "return", "SDValue", "(", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering71", "Func": "combineAnd", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3982, "Length": 81, "Cover_Rate": 0.43548387096774194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vbicq_n_sv4si", "(", "__a", ",", "__imm", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve1___arm_vbicq_n_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3983, "Length": 9, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ValidSwizzle", ".", "clear", "(", ")", ";", "unsigned", "ConstCount", ";", "BankSwizzle", "TransBS", "=", "ALU_VEC_012_SCL_210", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "IG", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "IGSrcs", ".", "push_back", "(", "ExtractSrcs", "(", "*", "IG", "[", "i", "]", ",", "PV", ",", "ConstCount", ")", ")", ";", "unsigned", "Op", "=", "getOperandIdx", "(", "IG", "[", "i", "]", "->", "getOpcode", "(", ")", ",", "<STR_LIT>", "::", "bank_swizzle", ")", ";", "ValidSwizzle", ".", "push_back", "(", "(", "<ISA_LIT>InstrInfo", "::", "BankSwizzle", ")", "IG", "[", "i", "]", "->", "getOperand", "(", "Op", ")", ".", "getImm", "(", ")", ")", ";", "}", "std", "::", "vector", "<", "std", "::", "pair", "<", "int", ",", "unsigned", ">", ">", "TransOps", ";", "if", "(", "!", "isLastAluTrans", ")", "return", "FindSwizzleForVectorSlot", "(", "IGSrcs", ",", "ValidSwizzle", ",", "TransOps", ",", "TransBS", ")", ";", "TransOps", "=", "std", "::", "move", "(", "IGSrcs", ".", "back", "(", ")", ")", ";", "IGSrcs", ".", "pop_back", "(", ")", ";"], "ground_truth": ["ValidSwizzle", ".", "pop_back", "(", ")", ";"], "File": "R600InstrInfo10", "Func": "fitsReadPortLimitations", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3984, "Length": 156, "Cover_Rate": 0.5064935064935064, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>GenInstrInfo", "(", "NULL", ",", "NULL", ")", ",", "RI", "(", "tm", ",", "*", "this", ")", "{"], "ground_truth": ["}"], "File": "mprocInstrInfo", "Func": "mprocInstrInfo", "Target": "mproc", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3985, "Length": 16, "Cover_Rate": 0.64, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>CallLowering", "::", "lowerCall", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "CallLoweringInfo", "&", "Info", ")", "const", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "RISCVCallLowering", "Func": "lowerCall", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3986, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getStore", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DL", ",", "FR", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "MachinePointerInfo", "(", "SV", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "MemOps", ";", "SDValue", "FIN", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DL", ",", "DAG", ".", "getConstant", "(", "FuncInfo", "->", "getVarArgsGPOffset", "(", ")", ",", "DL", ",", "<STR_LIT>", ")", ",", "FIN", ",", "MachinePointerInfo", "(", "SV", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "MemOps", ".", "push_back", "(", "Store", ")", ";", "FIN", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "FIN", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "Store", "=", "DAG", ".", "getStore", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DL", ",", "DAG", ".", "getConstant", "(", "FuncInfo", "->", "getVarArgsFPOffset", "(", ")", ",", "DL", ",", "<STR_LIT>", ")", ",", "FIN", ",", "MachinePointerInfo", "(", "SV", ",", "<NUM_LIT>", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "MemOps", ".", "push_back", "(", "Store", ")", ";", "FIN", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "FIN", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";"], "ground_truth": ["SDValue", "OVFIN", "=", "DAG", ".", "getFrameIndex", "(", "FuncInfo", "->", "getVarArgsFrameIndex", "(", ")", ",", "PtrVT", ")", ";"], "File": "X86ISelLowering185", "Func": "LowerVASTART", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3987, "Length": 223, "Cover_Rate": 0.45510204081632655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "PtrLo", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "<STR_LIT>", ",", "Offset", "+", "<NUM_LIT>", ",", "GAFlags", ")", ";", "SDValue", "PtrHi", ";", "if", "(", "GAFlags", "==", "<ISA_LIT>InstrInfo", "::", "MO_NONE", ")", "{", "PtrHi", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "PtrHi", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "<STR_LIT>", ",", "Offset", "+", "<NUM_LIT>", ",", "GAFlags", "+", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "buildPCRelGlobalAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3988, "Length": 70, "Cover_Rate": 0.49295774647887325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "RI", ".", "get", "(", "MO", ".", "getReg", "(", ")", ")", ".", "AsmName", ";", "return", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "printBasicBlockLabel", "(", "MO", ".", "getMBB", "(", ")", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "O", "<<", "TAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "<<", "getFunctionNumber", "(", ")", "<<", "<STR_LIT>", "<<", "MO", ".", "getIndex", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "O", "<<", "MO", ".", "getSymbolName", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "O", "<<", "Mang", "->", "getMangledName", "(", "MO", ".", "getGlobal", "(", ")", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "O", "<<", "TAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "<<", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "MO", ".", "getIndex", "(", ")", ";", "return", ";", "default", ":"], "ground_truth": ["O", "<<", "<STR_LIT>", "<<", "MO", ".", "getType", "(", ")", "<<", "<STR_LIT>", ";"], "File": "AlphaAsmPrinter1", "Func": "printOp", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3989, "Length": 152, "Cover_Rate": 0.7755102040816326, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isa", "<", "PointerType", ">", "(", "Ty", ")", "&&", "AS", "==", "<STR_LIT>", ")", "{", "return", "false", ";", "}", "if", "(", "Offs", "<", "<NUM_LIT>", ")", "Offs", "=", "-", "Offs", ";", "if", "(", "AM", ".", "BaseGV", "==", "<NUM_LIT>", "&&", "AM", ".", "HasBaseReg", "&&", "AM", ".", "Scale", "==", "<NUM_LIT>", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "Offs", ")", ")", "{", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AVRISelLowering", "Func": "isLegalAddressingMode", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3990, "Length": 65, "Cover_Rate": 0.5078125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "init_alignment_context", "(", "struct", "alignment_context", "*", "ac", ",", "rtx", "mem", ",", "enum", "machine_mode", "mode", ")", "{", "ac", "->", "shift", "=", "GEN_INT", "(", "GET_MODE_SIZE", "(", "SImode", ")", "-", "GET_MODE_SIZE", "(", "mode", ")", ")", ";", "ac", "->", "aligned", "=", "(", "MEM_ALIGN", "(", "mem", ")", ">=", "GET_MODE_BITSIZE", "(", "SImode", ")", ")", ";", "if", "(", "ac", "->", "aligned", ")", "ac", "->", "memsi", "=", "adjust_address", "(", "mem", ",", "SImode", ",", "<NUM_LIT>", ")", ";", "else", "{", "rtx", "byteoffset", ",", "addr", ",", "align", ";", "addr", "=", "force_reg", "(", "Pmode", ",", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["align", "=", "expand_simple_binop", "(", "Pmode", ",", "AND", ",", "addr", ",", "GEN_INT", "(", "-", "GET_MODE_SIZE", "(", "SImode", ")", ")", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";"], "File": "s3903", "Func": "init_alignment_context", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3991, "Length": 118, "Cover_Rate": 0.4097222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "arc_decl_anon_ns_mem_p", "(", "const_tree", "decl", ")", "{", "while", "(", "<NUM_LIT>", ")", "{", "if", "(", "decl", "==", "NULL_TREE", "||", "decl", "==", "error_mark_node", ")", "return", "false", ";"], "ground_truth": ["if", "(", "TREE_CODE", "(", "decl", ")", "==", "NAMESPACE_DECL", "&&", "DECL_NAME", "(", "decl", ")", "==", "NULL_TREE", ")", "return", "true", ";"], "File": "arc4", "Func": "arc_decl_anon_ns_mem_p", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3992, "Length": 45, "Cover_Rate": 0.46875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "type", ")", "return", "mode", "==", "SFmode", "||", "mode", "==", "DFmode", "||", "mode", "==", "SDmode", "||", "mode", "==", "DDmode", ";"], "ground_truth": ["if", "(", "!", "s390_single_field_struct_p", "(", "REAL_TYPE", ",", "type", ",", "false", ")", ")", "return", "false", ";"], "File": "s390", "Func": "s390_function_arg_float", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3993, "Length": 37, "Cover_Rate": 0.5068493150684932, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", ")", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "AlphaAsmPrinter", "Func": "EmitStartOfAsmFile", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3994, "Length": 21, "Cover_Rate": 0.6774193548387096, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", "->", "isTargetFuchsia", "(", ")", ")", "return", "UseTlsOffset", "(", "IRB", ",", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "TargetLowering", "::", "getSafeStackPointerLocation", "(", "IRB", ")", ";"], "File": "AArch64ISelLowering (2)3", "Func": "getSafeStackPointerLocation", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3995, "Length": 25, "Cover_Rate": 0.44642857142857145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", "##", "<NUM_LIT>", "##", "SUFFIX", ":", "\\", "case", "<STR_LIT>", "##", "<NUM_LIT>", "##", "SUFFIX", ":", "\\", "case", "<STR_LIT>", "##", "<NUM_LIT>", "##", "SUFFIX", ":", "\\", "case", "<STR_LIT>", "##", "<NUM_LIT>", "##", "SUFFIX", ":", "LLVM_EXPAND_INSTR_SIZES", "(", "MNEMONIC", ",", "rr", ")", "\\", "LLVM_EXPAND_INSTR_SIZES", "(", "MNEMONIC", ",", "rr_REV", ")", "\\", "LLVM_EXPAND_INSTR_SIZES", "(", "MNEMONIC", ",", "rm", ")", "\\", "LLVM_EXPAND_INSTR_SIZES", "(", "MNEMONIC", ",", "mr", ")", "\\", "case", "<STR_LIT>", "##", "<NUM_LIT>", ":", "\\", "case", "<STR_LIT>", "##", "<NUM_LIT>", ":", "\\", "case", "<STR_LIT>", "##", "<NUM_LIT>", ":", "\\", "case", "<STR_LIT>", "##", "<NUM_LIT>", ":", "\\", "case", "<STR_LIT>", "##", "<NUM_LIT>", ":", "\\", "case", "<STR_LIT>", "##", "<NUM_LIT>", ":", "\\", "case", "<STR_LIT>", "##", "<NUM_LIT>", ":", "\\", "case", "<STR_LIT>", "##", "<NUM_LIT>", ":", "\\", "case", "<STR_LIT>", "##", "<NUM_LIT>", ":", "\\", "case", "<STR_LIT>", "##", "<NUM_LIT>", ":", "\\", "case", "<STR_LIT>", "##", "<NUM_LIT>", ":", "\\", "case", "<STR_LIT>", "##", "<NUM_LIT>", ":", "\\", "case", "<STR_LIT>", "##", "<NUM_LIT>", ":", "\\", "case", "<STR_LIT>", "##", "<NUM_LIT>", ":", "\\", "case", "<STR_LIT>", "##", "<NUM_LIT>", ":", "\\", "case", "<STR_LIT>", "##", "<NUM_LIT>", ":", "\\", "case", "<STR_LIT>", "##", "<NUM_LIT>", ":", "\\", "case", "<STR_LIT>", "##", "<NUM_LIT>", ":", "LLVM_EXPAND_ADC_SBB_INSTR", "(", "ADC", ")", "return", "FlagArithMnemonic", "::", "ADC", ";", "LLVM_EXPAND_ADC_SBB_INSTR", "(", "SBB", ")", "return", "FlagArithMnemonic", "::", "SBB", ";"], "ground_truth": ["LLVM_EXPAND_INSTR_SIZES", "(", "RCL", ",", "rCL", ")", "LLVM_EXPAND_INSTR_SIZES", "(", "RCL", ",", "r1", ")", "LLVM_EXPAND_INSTR_SIZES", "(", "RCL", ",", "ri", ")", "return", "FlagArithMnemonic", "::", "RCL", ";"], "File": "X86FlagsCopyLowering", "Func": "getMnemonicFromOpcode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3996, "Length": 207, "Cover_Rate": 0.5965417867435159, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "Imm", ".", "Val", "=", "Val", ";", "Op", "->", "StartLoc", "=", "S", ";"], "ground_truth": ["Op", "->", "EndLoc", "=", "E", ";"], "File": "MipsAsmParser (2)4", "Func": "CreateImm", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3997, "Length": 20, "Cover_Rate": 0.3125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "crx_function_arg_advance", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "enum", "machine_mode", "mode", ",", "tree", "type", ",", "int", "named", "ATTRIBUTE_UNUSED", ")", "{", "int", "l", "=", "GET_MODE_BITSIZE", "(", "mode", ")", "/", "BITS_PER_WORD", ";", "if", "(", "!", "last_parm_in_reg", ")", "return", ";", "if", "(", "targetm", ".", "calls", ".", "must_pass_in_stack", "(", "mode", ",", "type", ")", "||", "(", "cum", "->", "ints", "<", "<NUM_LIT>", ")", ")", "return", ";", "if", "(", "mode", "==", "SImode", "||", "mode", "==", "HImode", "||", "mode", "==", "QImode", "||", "mode", "==", "DImode", ")", "{", "if", "(", "l", "<=", "<NUM_LIT>", ")", "cum", "->", "ints", "+=", "<NUM_LIT>", ";", "else", "cum", "->", "ints", "+=", "l", ";", "}", "else", "if", "(", "mode", "==", "SFmode", "||", "mode", "==", "DFmode", ")", "cum", "->", "ints", "+=", "l", ";"], "ground_truth": ["else", "if", "(", "(", "mode", ")", "==", "BLKmode", ")", "{"], "File": "crx", "Func": "crx_function_arg_advance", "Target": "crx", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3998, "Length": 125, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isLegalSMRDEncodedSignedOffset", "(", "const", "MCSubtargetInfo", "&", "ST", ",", "int64_t", "EncodedOffset", ",", "bool", "IsBuffer", ")", "{", "return", "!", "IsBuffer", "&&", "hasSMRDSignedImmOffset", "(", "ST", ")", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "EncodedOffset", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "isLegalSMRDEncodedSignedOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3999, "Length": 33, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "Copy<ISA_LIT>64ByValRegs", "(", "MachineFunction", "&", "MF", ",", "SDValue", "Chain", ",", "DebugLoc", "dl", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutChains", ",", "SelectionDAG", "&", "DAG", ",", "const", "CCValAssign", "&", "VA", ",", "const", "<STR_LIT>", "&", "Flags", ",", "MachineFrameInfo", "*", "MFI", ",", "bool", "IsRegLoc", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ",", "<ISA_LIT>FunctionInfo", "*", "<ISA_LIT>FI", ",", "EVT", "PtrTy", ",", "const", "Argument", "*", "FuncArg", ")", "{", "const", "uint16_t", "*", "Reg", "=", "<ISA_LIT>64IntRegs", "+", "<NUM_LIT>", ";", "int", "FOOffset", ";", "if", "(", "IsRegLoc", ")", "{", "Reg", "=", "std", "::", "find", "(", "<ISA_LIT>64IntRegs", ",", "<ISA_LIT>64IntRegs", "+", "<NUM_LIT>", ",", "VA", ".", "getLocReg", "(", ")", ")", ";", "FOOffset", "=", "(", "Reg", "-", "<ISA_LIT>64IntRegs", ")", "*", "<NUM_LIT>", "-", "<NUM_LIT>", "*", "<NUM_LIT>", ";", "}", "else", "FOOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "unsigned", "NumRegs", "=", "(", "Flags", ".", "getByValSize", "(", ")", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "unsigned", "LastFI", "=", "MFI", "->", "CreateFixedObject", "(", "NumRegs", "*", "<NUM_LIT>", ",", "FOOffset", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "LastFI", ",", "PtrTy", ")", ";", "InVals", ".", "push_back", "(", "FIN", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "(", "Reg", "!=", "<ISA_LIT>64IntRegs", "+", "<NUM_LIT>", ")", "&&", "(", "I", "<", "NumRegs", ")", ";", "++", "Reg", ",", "++", "I", ")", "{", "unsigned", "VReg", "=", "AddLiveIn", "(", "MF", ",", "*", "Reg", ",", "&", "<STR_LIT>", ")", ";", "SDValue", "StorePtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrTy", ",", "FIN", ",", "DAG", ".", "getConstant", "(", "I", "*", "<NUM_LIT>", ",", "PtrTy", ")", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "DAG", ".", "getRegister", "(", "VReg", ",", "<STR_LIT>", ")", ",", "StorePtr", ",", "MachinePointerInfo", "(", "FuncArg", ",", "I", "*", "<NUM_LIT>", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["OutChains", ".", "push_back", "(", "Store", ")", ";"], "File": "MipsISelLowering39", "Func": "CopyMips64ByValRegs", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4000, "Length": 288, "Cover_Rate": 0.9568106312292359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Target", "&", "getThe<ISA_LIT>Target", "(", ")", "{"], "ground_truth": ["static", "Target", "The<ISA_LIT>Target", ";"], "File": "DLXTargetInfo", "Func": "getTheDLXTarget", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4001, "Length": 10, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "int8x8_t", ")", "__builtin_aarch64_get_dregoiv8qi", "(", "__o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "int8x8_t", ")", "__builtin_aarch64_get_dregoiv8qi", "(", "__o", ",", "<NUM_LIT>", ")", ";", "return", "ret", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vld2_dup_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4002, "Length": 38, "Cover_Rate": 0.59375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqshlq_n_s32", "(", "int32x4_t", "__a", ",", "const", "int", "__b", ")", "{", "return", "(", "int32x4_t", ")", "__builtin_neon_vqshl_s_nv4si", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vqshlq_n_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4003, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "LDSMisalignedBug", "&&", "!", "EnableCuMode", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget106", "Func": "hasLDSMisalignedBug", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4004, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "Reloc", "=", "<STR_LIT>", ";", "useGOT", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Reloc", "=", "<STR_LIT>", ";", "Offset", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "break", ";", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "abort", "(", ")", ";", "}", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "MCE", ".", "addRelocation", "(", "MachineRelocation", "::", "getGV", "(", "MCE", ".", "getCurrentPCOffset", "(", ")", ",", "Reloc", ",", "MO", ".", "getGlobal", "(", ")", ",", "Offset", ",", "isa", "<", "Function", ">", "(", "MO", ".", "getGlobal", "(", ")", ")", ",", "useGOT", ")", ")", ";", "else", "if", "(", "MO", ".", "isSymbol", "(", ")", ")", "MCE", ".", "addRelocation", "(", "MachineRelocation", "::", "getExtSym", "(", "MCE", ".", "getCurrentPCOffset", "(", ")", ",", "Reloc", ",", "MO", ".", "getSymbolName", "(", ")", ",", "Offset", ",", "true", ")", ")", ";"], "ground_truth": ["else", "MCE", ".", "addRelocation", "(", "MachineRelocation", "::", "getConstPool", "(", "MCE", ".", "getCurrentPCOffset", "(", ")", ",", "Reloc", ",", "MO", ".", "getIndex", "(", ")", ",", "Offset", ")", ")", ";"], "File": "AlphaCodeEmitter2", "Func": "getMachineOpValue", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4005, "Length": 164, "Cover_Rate": 0.3668903803131991, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printHBROperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ")", "{", "O", "<<", "<STR_LIT>", ";"], "ground_truth": ["printOp", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ")", ";"], "File": "SPUAsmPrinter1", "Func": "printHBROperand", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4006, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "this", "->", "Options", ".", "TLSSize", "==", "<NUM_LIT>", ")", "this", "->", "Options", ".", "TLSSize", "=", "<NUM_LIT>", ";", "if", "(", "(", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Small", "||", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Kernel", ")", "&&", "this", "->", "Options", ".", "TLSSize", ">", "<NUM_LIT>", ")", "this", "->", "Options", ".", "TLSSize", "=", "<NUM_LIT>", ";", "else", "if", "(", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Tiny", "&&", "this", "->", "Options", ".", "TLSSize", ">", "<NUM_LIT>", ")", "this", "->", "Options", ".", "TLSSize", "=", "<NUM_LIT>", ";", "if", "(", "getOptLevel", "(", ")", "<=", "EnableGlobalISelAtO", "&&", "TT", ".", "getArch", "(", ")", "!=", "Triple", "::", "aarch64_32", "&&", "!", "(", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", "&&", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", ")", "{", "setGlobalISel", "(", "true", ")", ";", "setGlobalISelAbort", "(", "GlobalISelAbortMode", "::", "Disable", ")", ";", "}"], "ground_truth": ["setMachineOutliner", "(", "true", ")", ";"], "File": "AArch64TargetMachine14", "Func": "AArch64TargetMachine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4007, "Length": 135, "Cover_Rate": 0.4411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "DataLayout", "&", "DL", "=", "getDataLayout", "(", ")", ";", "Type", "*", "ETy", "=", "GVar", "->", "getValueType", "(", ")", ";", "O", "<<", "<STR_LIT>", ";", "emitPTXAddressSpace", "(", "GVar", "->", "getType", "(", ")", "->", "getAddressSpace", "(", ")", ",", "O", ")", ";", "if", "(", "GVar", "->", "getAlignment", "(", ")", "==", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", "<<", "(", "int", ")", "DL", ".", "getPrefTypeAlignment", "(", "ETy", ")", ";", "else", "O", "<<", "<STR_LIT>", "<<", "GVar", "->", "getAlignment", "(", ")", ";", "if", "(", "ETy", "->", "isFloatingPointTy", "(", ")", "||", "ETy", "->", "isIntegerTy", "(", ")", "||", "ETy", "->", "isPointerTy", "(", ")", ")", "{", "O", "<<", "<STR_LIT>", ";", "O", "<<", "getPTXFundamentalTypeStr", "(", "ETy", ")", ";", "O", "<<", "<STR_LIT>", ";", "getSymbol", "(", "GVar", ")", "->", "print", "(", "O", ",", "MAI", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "NVPTXAsmPrinter18", "Func": "emitPTXGlobalVariable", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4008, "Length": 124, "Cover_Rate": 0.5585585585585585, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initialize<ISA_LIT>PostLegalizerCombinerPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>PreLegalizerCombinerPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>PromoteAllocaPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>CodeGenPreparePass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>PropagateAttributesEarlyPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>PropagateAttributesLatePass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>RewriteOutArgumentsPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>UnifyMetadataPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>AnnotateControlFlowPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>InsertWaitcntsPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>ModeRegisterPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>WholeQuadModePass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>LowerControlFlowPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>RemoveShortExecBranchesPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>PreEmitPeepholePass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>InsertSkipsPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>MemoryLegalizerPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>OptimizeExecMaskingPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>PreAllocateWWMRegsPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>FormMemoryClausesPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>PostRABundlerPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>UnifyDivergentExitNodesPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>AAWrapperPassPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>ExternalAAWrapperPass", "(", "*", "PR", ")", ";"], "ground_truth": ["initialize<ISA_LIT>UseNativeCallsPass", "(", "*", "PR", ")", ";"], "File": "AMDGPUTargetMachine16", "Func": "LLVMInitializeAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4009, "Length": 150, "Cover_Rate": 0.3816793893129771, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Z80Subtarget", "*", "<ISA_LIT>Z80TargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", ")", "const", "{"], "ground_truth": ["return", "&", "SubTarget", ";"], "File": "GBZ80TargetMachine", "Func": "getSubtargetImpl", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4010, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__b", "=", "vec_splats", "(", "__B", "[", "<NUM_LIT>", "]", ")", ";", "__c", "=", "vec_min", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["return", "(", "__m128d", ")", "_mm_setr_pd", "(", "__c", "[", "<NUM_LIT>", "]", ",", "__A", "[", "<NUM_LIT>", "]", ")", ";"], "File": "emmintrin2", "Func": "_mm_min_sd", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4011, "Length": 36, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "X", "(", "The<ISA_LIT>_32Target", ")", ";"], "ground_truth": ["RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "Y", "(", "The<ISA_LIT>_64Target", ")", ";"], "File": "X86TargetMachine", "Func": "LLVMInitializeX86Target", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4012, "Length": 18, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isAISrc_512V2B16", "(", ")", "const", "{", "return", "isAISrc_512B16", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isAISrc_512V2B16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4013, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tmpInst", ".", "setOpcode", "(", "Opcode", ")", ";", "tmpInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg0", ")", ")", ";", "tmpInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg1", ")", ")", ";", "tmpInst", ".", "addOperand", "(", "Op2", ")", ";", "tmpInst", ".", "setLoc", "(", "IDLoc", ")", ";", "Instructions", ".", "push_back", "(", "tmpInst", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmParser", "Func": "emitRRX", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4014, "Length": 53, "Cover_Rate": 0.6463414634146342, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "LocMemOffset", ")", ";", "PtrOff", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ",", "StackPtr", ",", "PtrOff", ")", ";", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "return", "CreateCopyOfByValArgument", "(", "Arg", ",", "PtrOff", ",", "Chain", ",", "Flags", ",", "DAG", ",", "dl", ")", ";"], "ground_truth": ["return", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Arg", ",", "PtrOff", ",", "MachinePointerInfo", "::", "getStack", "(", "LocMemOffset", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "File": "ARMISelLowering131", "Func": "LowerMemOpCallTo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4015, "Length": 80, "Cover_Rate": 0.64, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "a", "%", "b", ";"], "ground_truth": ["}"], "File": "modi", "Func": "__modi", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 4016, "Length": 6, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cmp_ps", "(", "__m128", "__X", ",", "__m128", "__Y", ",", "const", "int", "__P", ")", "{", "return", "(", "__m128", ")", "__builtin_ia32_cmpps", "(", "(", "__v4sf", ")", "__X", ",", "(", "__v4sf", ")", "__Y", ",", "__P", ")", ";"], "ground_truth": ["}"], "File": "avxintrin", "Func": "_mm_cmp_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4017, "Length": 46, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Error", "(", "SMLoc", "L", ",", "const", "Twine", "&", "Msg", ")", "{", "return", "Parser", ".", "Error", "(", "L", ",", "Msg", ")", ";"], "ground_truth": ["}"], "File": "HexagonAsmParser (2)", "Func": "Error", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4018, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "{", "LHS", ",", "Flag", "}", ";"], "ground_truth": ["}"], "File": "MOSInstructionSelector", "Func": "m_CMPTermZ", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4019, "Length": 8, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", "{", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addOperand", "(", "Cond", "[", "<NUM_LIT>", "]", ")", ".", "addMBB", "(", "TBB", ")", ";", "}", "else", "{", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addOperand", "(", "Cond", "[", "<NUM_LIT>", "]", ")", ".", "addMBB", "(", "TBB", ")", ";", "}", "if", "(", "!", "FBB", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "FBB", ")", ";"], "File": "WebAssemblyInstrInfo19", "Func": "InsertBranch", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4020, "Length": 94, "Cover_Rate": 0.5053763440860215, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Src", "=", "N0", ";", "while", "(", "(", "Src", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Src", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", "->", "hasOneUse", "(", ")", ")", "Src", "=", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<STR_LIT>", "<ISA_LIT>CC", "=", "<STR_LIT>", ";", "if", "(", "isBitwiseNot", "(", "Src", ")", ")", "{", "Src", "=", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<ISA_LIT>CC", "=", "<STR_LIT>", ";", "}", "if", "(", "Src", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "SDValue", "BitNo", "=", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Src", "=", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "isBitwiseNot", "(", "Src", ")", ")", "{", "Src", "=", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<ISA_LIT>CC", "=", "<ISA_LIT>CC", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "if", "(", "SDValue", "BT", "=", "getBT", "(", "Src", ",", "BitNo", ",", "dl", ",", "DAG", ")", ")", "return", "DAG", ".", "getZExtOrTrunc", "(", "getSETCC", "(", "<ISA_LIT>CC", ",", "BT", ",", "dl", ",", "DAG", ")", ",", "dl", ",", "VT", ")", ";", "}", "}", "if", "(", "VT", ".", "isVector", "(", ")", "&&", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "Op", "(", "N", ",", "<NUM_LIT>", ")", ";", "if", "(", "SDValue", "Res", "=", "combine<ISA_LIT>ShufflesRecursively", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ")", "return", "Res", ";", "auto", "GetDemandedMasks", "=", "[", "&", "]", "(", "SDValue", "Op", ")", "{", "APInt", "UndefElts", ";", "SmallVector", "<", "APInt", ">", "EltBits", ";", "int", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "int", "EltSizeInBits", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "APInt", "DemandedBits", "=", "APInt", "::", "getAllOnes", "(", "EltSizeInBits", ")", ";", "APInt", "DemandedElts", "=", "APInt", "::", "getAllOnes", "(", "NumElts", ")", ";", "if", "(", "getTargetConstantBitsFromNode", "(", "Op", ",", "EltSizeInBits", ",", "UndefElts", ",", "EltBits", ")", ")", "{", "DemandedBits", ".", "clearAllBits", "(", ")", ";", "DemandedElts", ".", "clearAllBits", "(", ")", ";", "for", "(", "int", "I", "=", "<NUM_LIT>", ";", "I", "!=", "NumElts", ";", "++", "I", ")", "if", "(", "!", "EltBits", "[", "I", "]", ".", "isZero", "(", ")", ")", "{", "DemandedBits", "|=", "EltBits", "[", "I", "]", ";", "DemandedElts", ".", "setBit", "(", "I", ")", ";", "}", "}", "return", "std", "::", "make_pair", "(", "DemandedBits", ",", "DemandedElts", ")", ";", "}", ";", "std", "::", "pair", "<", "APInt", ",", "APInt", ">", "Demand0", "=", "GetDemandedMasks", "(", "N1", ")", ";", "std", "::", "pair", "<", "APInt", ",", "APInt", ">", "Demand1", "=", "GetDemandedMasks", "(", "N0", ")", ";", "if", "(", "TLI", ".", "SimplifyDemandedVectorElts", "(", "N0", ",", "Demand0", ".", "second", ",", "DCI", ")", "||", "TLI", ".", "SimplifyDemandedVectorElts", "(", "N1", ",", "Demand1", ".", "second", ",", "DCI", ")", "||", "TLI", ".", "SimplifyDemandedBits", "(", "N0", ",", "Demand0", ".", "first", ",", "Demand0", ".", "second", ",", "DCI", ")", "||", "TLI", ".", "SimplifyDemandedBits", "(", "N1", ",", "Demand1", ".", "first", ",", "Demand1", ".", "second", ",", "DCI", ")", ")", "{", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "DCI", ".", "AddToWorklist", "(", "N", ")", ";", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";", "}", "SDValue", "NewN0", "=", "TLI", ".", "SimplifyMultipleUseDemandedBits", "(", "N0", ",", "Demand0", ".", "first", ",", "Demand0", ".", "second", ",", "DAG", ")", ";"], "ground_truth": ["SDValue", "NewN1", "=", "TLI", ".", "SimplifyMultipleUseDemandedBits", "(", "N1", ",", "Demand1", ".", "first", ",", "Demand1", ".", "second", ",", "DAG", ")", ";"], "File": "X86ISelLowering109", "Func": "combineAnd", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4021, "Length": 527, "Cover_Rate": 0.34265279583875163, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "<ISA_LIT>DarwinTargetAsmInfo", "::", "getEHGlobalPrefix", "(", ")", "const", "{", "const", "<ISA_LIT>Subtarget", "*", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";"], "ground_truth": ["if", "(", "Subtarget", "->", "getDarwinVers", "(", ")", ">", "<NUM_LIT>", ")", "return", "PrivateGlobalPrefix", ";"], "File": "PPCTargetAsmInfo", "Func": "getEHGlobalPrefix", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4022, "Length": 38, "Cover_Rate": 0.8837209302325582, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__o", "=", "__builtin_aarch64_set_qregoiv16qi", "(", "__o", ",", "(", "int8x16_t", ")", "tab", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "__o", "=", "__builtin_aarch64_set_qregoiv16qi", "(", "__o", ",", "(", "int8x16_t", ")", "tab", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "return", "(", "poly8x16_t", ")", "__builtin_aarch64_tbl3v16qi", "(", "__o", ",", "(", "int8x16_t", ")", "idx", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon3_vqtbl2q_p8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4023, "Length": 53, "Cover_Rate": 0.8153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCInstLower", "::", "Lower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ")", "const", "{", "OutMI", ".", "setOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "ground_truth": ["const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";"], "File": "SICMCInstLower", "Func": "Lower", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4024, "Length": 62, "Cover_Rate": 0.7126436781609196, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "AsmToken", "::", "Integer", ":", "case", "AsmToken", "::", "String", ":", "case", "AsmToken", "::", "Identifier", ":", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Res", ")", ")", "return", "MatchOperand_ParseFail", ";", "break", ";", "}"], "ground_truth": ["Operands", ".", "push_back", "(", "<STR_LIT>", "(", "Res", ",", "S", ",", "E", ")", ")", ";"], "File": "RV16KAsmParser", "Func": "parseImmediate", "Target": "RV16K", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4025, "Length": 46, "Cover_Rate": 0.38016528925619836, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__v4sf", "a", ",", "b", ",", "c", ";", "a", "=", "vec_splat", "(", "(", "__v4sf", ")", "__A", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["b", "=", "vec_splat", "(", "(", "__v4sf", ")", "__B", ",", "<NUM_LIT>", ")", ";"], "File": "xmmintrin", "Func": "_mm_cmpnle_ss", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4026, "Length": 31, "Cover_Rate": 0.3069306930693069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["return", "(", "Kind", "==", "k_Register", "&&", "Reg", ".", "Kind", "==", "RK", ")", "&&", "<ISA_LIT>MCRegisterClasses", "[", "Class", "]", ".", "contains", "(", "getReg", "(", ")", ")", ";"], "File": "AArch64AsmParser19", "Func": "isSVEVectorReg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4027, "Length": 35, "Cover_Rate": 0.47297297297297297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "AtomicOrdering", "::", "SequentiallyConsistent", ":", "if", "(", "!", "Inst", "->", "hasAtomicStore", "(", ")", ")", "return", "nullptr", ";", "return", "Builder", ".", "CreateFence", "(", "AtomicOrdering", "::", "SequentiallyConsistent", ")", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "VEISelLowering1", "Func": "emitLeadingFence", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4028, "Length": 34, "Cover_Rate": 0.3148148148148148, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "ID", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "AArch64RegisterBankInfo11", "Func": "isFPIntrinsic", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4029, "Length": 18, "Cover_Rate": 0.6428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Constant", "*", "C", ";", "if", "(", "EltVT", "==", "<STR_LIT>", ")", "C", "=", "ConstantFP", "::", "get", "(", "*", "Context", ",", "APFloat", "(", "APFloat", "::", "IEEEdouble", ",", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", ")", ";", "else", "C", "=", "ConstantFP", "::", "get", "(", "*", "Context", ",", "APFloat", "(", "APFloat", "::", "IEEEsingle", ",", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", ")", ";", "C", "=", "ConstantVector", "::", "getSplat", "(", "NumElts", ",", "C", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "SDValue", "CPIdx", "=", "DAG", ".", "getConstantPool", "(", "C", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";"], "ground_truth": ["unsigned", "Alignment", "=", "cast", "<", "ConstantPoolSDNode", ">", "(", "CPIdx", ")", "->", "getAlignment", "(", ")", ";"], "File": "X86ISelLowering (2)", "Func": "LowerFNEG", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4030, "Length": 116, "Cover_Rate": 0.332378223495702, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "riscv_can_use_return_insn", "(", "void", ")", "{"], "ground_truth": ["return", "(", "reload_completed", "&&", "cfun", "->", "machine", "->", "frame", ".", "total_size", "==", "<NUM_LIT>", "&&", "!", "cfun", "->", "machine", "->", "interrupt_handler_p", ")", ";"], "File": "riscv", "Func": "riscv_can_use_return_insn", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4031, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>InstrInfo", "*", "<ISA_LIT>InstrInfo", "::", "create", "(", "<ISA_LIT>Subtarget", "&", "STI", ")", "{", "return", "llvm", "::", "create<ISA_LIT>SEInstrInfo", "(", "STI", ")", ";"], "ground_truth": ["}"], "File": "Cpu0InstrInfo", "Func": "create", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4032, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__aarch64_vset_lane_any", "(", "__aarch64_vget_lane_any", "(", "__b", ",", "__lane2", ")", ",", "__a", ",", "__lane1", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vcopy_lane_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4033, "Length": 16, "Cover_Rate": 0.48484848484848486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "'('", ";", "printOperand", "(", "MI", ",", "opNum", ",", "O", ")", ";", "O", "<<", "')'", ";"], "ground_truth": ["}"], "File": "M68kInstPrinter", "Func": "printARIMem", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4034, "Length": 18, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "<ISA_LIT>DAGToDAGISel", "::", "SelectStoreLane", "(", "SDNode", "*", "N", ",", "unsigned", "NumVecs", ",", "unsigned", "Opc", ")", "{", "SDLoc", "dl", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "bool", "Narrow", "=", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Regs", "(", "N", "->", "op_begin", "(", ")", "+", "<NUM_LIT>", ",", "N", "->", "op_begin", "(", ")", "+", "<NUM_LIT>", "+", "NumVecs", ")", ";", "if", "(", "Narrow", ")", "std", "::", "transform", "(", "Regs", ".", "begin", "(", ")", ",", "Regs", ".", "end", "(", ")", ",", "Regs", ".", "begin", "(", ")", ",", "WidenVector", "(", "*", "CurDAG", ")", ")", ";", "SDValue", "RegSeq", "=", "createQTuple", "(", "Regs", ")", ";", "unsigned", "LaneNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "NumVecs", "+", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "RegSeq", ",", "CurDAG", "->", "getTargetConstant", "(", "LaneNo", ",", "<STR_LIT>", ")", ",", "N", "->", "getOperand", "(", "NumVecs", "+", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "SDNode", "*", "St", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "<STR_LIT>", ",", "Ops", ")", ";", "MachineSDNode", "::", "mmo_iterator", "MemOp", "=", "MF", "->", "allocateMemRefsArray", "(", "<NUM_LIT>", ")", ";", "MemOp", "[", "<NUM_LIT>", "]", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "St", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "St", ";"], "File": "AArch64ISelDAGToDAG29", "Func": "SelectStoreLane", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4035, "Length": 239, "Cover_Rate": 0.9795081967213115, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_EXTERNAL_VISIBILITY", "void", "LLVMInitialize<ISA_LIT>AsmParser", "(", ")", "{"], "ground_truth": ["RegisterMCAsmParser", "<", "<ISA_LIT>AsmParser", ">", "X", "(", "getThe<ISA_LIT>Target", "(", ")", ")", ";"], "File": "PatmosAsmParser1", "Func": "LLVMInitializePatmosAsmParser", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 4036, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Features", "=", "computeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ";", "verifyInstructionPredicates", "(", "MI", ",", "Features", ")", ";", "EndianWriter", "OSE", "(", "OS", ",", "<STR_LIT>", ")", ";", "const", "uint64_t", "OpCode", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ",", "STI", ")", ";", "const", "uint32_t", "NumWords", "=", "MI", ".", "getNumOperands", "(", ")", "+", "<NUM_LIT>", ";", "const", "uint32_t", "FirstWord", "=", "(", "NumWords", "<<", "<NUM_LIT>", ")", "|", "OpCode", ";", "OSE", ".", "write", "<", "uint32_t", ">", "(", "FirstWord", ")", ";"], "ground_truth": ["if", "(", "hasType", "(", "MI", ",", "MCII", ",", "MRI", ")", ")", "emitTypedInstrOperands", "(", "MI", ",", "OSE", ")", ";"], "File": "SPIRVMCCodeEmitter1", "Func": "encodeInstruction", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4037, "Length": 92, "Cover_Rate": 0.7022900763358778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "LowerFTRUNC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFRINT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFNEARBYINT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFROUND", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFFLOOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFLOG", "(", "Op", ",", "DAG", ",", "numbers", "::", "ln2f", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFLOG", "(", "Op", ",", "DAG", ",", "numbers", "::", "ln2f", "/", "numbers", "::", "ln10f", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerFEXP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "Lower<ISA_LIT>NT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerUINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFP_TO_FP16", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerCTLZ_CTTZ", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "}", "return", "Op", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)1", "Func": "LowerOperation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4038, "Length": 183, "Cover_Rate": 0.5154929577464789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "PatmosCallGraphBuilder1", "Func": "getPassName", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 4039, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "O", "<<", "getRegisterName", "(", "Reg", ")", ";", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "printImm", "(", "MI", ",", "OpNo", ",", "STI", ",", "O", ")", ";", "}", "else", "{", "assert", "(", "Op", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["Op", ".", "getExpr", "(", ")", "->", "print", "(", "O", ",", "&", "MAI", ")", ";"], "File": "AArch64InstPrinter11", "Func": "printOperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4040, "Length": 66, "Cover_Rate": 0.5892857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "StackReg", ")", ".", "addReg", "(", "StackReg", ")", ".", "addReg", "(", "OffsetReg", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "else", "{"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "StackReg", ")", ".", "addReg", "(", "StackReg", ")", ".", "addImm", "(", "StackSize", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";"], "File": "LEGFrameLowering", "Func": "emitPrologue", "Target": "LEG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4041, "Length": 73, "Cover_Rate": 0.3882978723404255, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "s11_3ImmDecoder", "(", "MCInst", "&", "MI", ",", "unsigned", "tmp", ",", "uint64_t", ",", "const", "void", "*", "Decoder", ")", "{", "signedDecoder", "<", "<NUM_LIT>", ">", "(", "MI", ",", "tmp", ",", "Decoder", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "HexagonDisassembler13", "Func": "s11_3ImmDecoder", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4042, "Length": 37, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "CC", "=", "StringSwitch", "<", "<STR_LIT>", ">", "(", "Cond", ".", "lower", "(", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", "::", "COND_EQ", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", "::", "COND_NE", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", "::", "COND_GT", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", "::", "COND_GT", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", "::", "COND_LE", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", "::", "COND_LE", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", "::", "COND_GE", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", "::", "COND_LT", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", "::", "COND_GT", ")", ".", "Default", "(", "<STR_LIT>", "::", "COND_INVAL", ")", ";", "return", "CC", ";"], "ground_truth": ["}"], "File": "FISCAsmParser", "Func": "parseCondCodeString", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4043, "Length": 107, "Cover_Rate": 0.7535211267605634, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Builder", ".", "SetCurrentDebugLocation", "(", "I", ".", "getDebugLoc", "(", ")", ")", ";", "Type", "*", "I32Ty", "=", "Builder", ".", "getInt32Ty", "(", ")", ";", "Type", "*", "PT", "=", "PointerType", "::", "get", "(", "I32Ty", ",", "I", ".", "getPointerAddressSpace", "(", ")", ")", ";", "Value", "*", "BitCast", "=", "Builder", ".", "CreateBitCast", "(", "I", ".", "getPointerOperand", "(", ")", ",", "PT", ")", ";", "Value", "*", "WidenLoad", "=", "Builder", ".", "CreateLoad", "(", "BitCast", ")", ";", "int", "TySize", "=", "Mod", "->", "getDataLayout", "(", ")", ".", "getTypeSizeInBits", "(", "I", ".", "getType", "(", ")", ")", ";", "Type", "*", "IntNTy", "=", "Builder", ".", "getIntNTy", "(", "TySize", ")", ";"], "ground_truth": ["Value", "*", "ValTrunc", "=", "Builder", ".", "CreateTrunc", "(", "WidenLoad", ",", "IntNTy", ")", ";"], "File": "AMDGPUCodeGenPrepare16", "Func": "visitLoadInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4044, "Length": 108, "Cover_Rate": 0.5538461538461539, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", ")", "{"], "ground_truth": ["if", "(", "Subtarget", "->", "isTargetWin64", "(", ")", ")", "return", "RetCC_<ISA_LIT>_Win64_C", ";"], "File": "X86FastISel39", "Func": "CCAssignFnForRet", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4045, "Length": 20, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CDP", "?", "slice", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ":", "slice", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "GetCopOpc1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4046, "Length": 22, "Cover_Rate": 0.6470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "get", "(", "AMDGPU", "::", "<ISA_LIT>_INDIRECT_SRC", ")", ")", ".", "addOperand", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addReg", "(", "IndirectBaseReg", ")", ".", "addReg", "(", "OffsetReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo116", "Func": "buildIndirectRead", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4047, "Length": 54, "Cover_Rate": 0.4864864864864865, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Trmp", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "FPtr", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Nest", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "EVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", ")", ";", "bool", "is<ISA_LIT>64", "=", "(", "PtrVT", "==", "<STR_LIT>", ")", ";", "Type", "*", "IntPtrTy", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getTargetData", "(", ")", "->", "getIntPtrType", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Entry", ".", "Ty", "=", "IntPtrTy", ";", "Entry", ".", "Node", "=", "Trmp", ";", "Args", ".", "push_back", "(", "Entry", ")", ";"], "ground_truth": ["Entry", ".", "Node", "=", "DAG", ".", "getConstant", "(", "is<ISA_LIT>64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "is<ISA_LIT>64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";"], "File": "PPCISelLowering15", "Func": "LowerINIT_TRAMPOLINE", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4048, "Length": 135, "Cover_Rate": 0.4927007299270073, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "OS", "<<", "StringRef", "(", "getRegisterName", "(", "RegNo", ")", ")", ".", "lower", "(", ")", ";"], "ground_truth": ["}"], "File": "DLXInstPrinter", "Func": "printRegName", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4049, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "STM", ".", "getInstrInfo", "(", ")", ";", "const", "<ISA_LIT>RegisterInfo", "*", "RI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "unsigned", "ExtraSGPRs", "=", "IsaInfo", "::", "getNumExtraSGPRs", "(", "&", "STM", ",", "ProgInfo", ".", "VCCUsed", ",", "ProgInfo", ".", "FlatUsed", ")", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", ">=", "<ISA_LIT>Subtarget", "::", "VOLCANIC_ISLANDS", "&&", "!", "STM", ".", "hasSGPRInitBug", "(", ")", ")", "{", "unsigned", "MaxAddressableNumSGPRs", "=", "STM", ".", "getAddressableNumSGPRs", "(", ")", ";", "if", "(", "ProgInfo", ".", "NumSGPR", ">", "MaxAddressableNumSGPRs", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "DiagnosticInfoResourceLimit", "Diag", "(", "MF", ".", "getFunction", "(", ")", ",", "<STR_LIT>", ",", "ProgInfo", ".", "NumSGPR", ",", "DS_Error", ",", "DK_ResourceLimit", ",", "MaxAddressableNumSGPRs", ")", ";", "Ctx", ".", "diagnose", "(", "Diag", ")", ";", "ProgInfo", ".", "NumSGPR", "=", "MaxAddressableNumSGPRs", "-", "<NUM_LIT>", ";", "}", "}", "ProgInfo", ".", "NumSGPR", "+=", "ExtraSGPRs", ";", "unsigned", "WaveDispatchNumSGPR", "=", "<NUM_LIT>", ",", "WaveDispatchNumVGPR", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "Arg", ":", "MF", ".", "getFunction", "(", ")", ".", "args", "(", ")", ")", "{", "unsigned", "NumRegs", "=", "(", "Arg", ".", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "if", "(", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "InReg", ")", ")", "WaveDispatchNumSGPR", "+=", "NumRegs", ";", "else", "WaveDispatchNumVGPR", "+=", "NumRegs", ";", "}", "ProgInfo", ".", "NumSGPR", "=", "std", "::", "max", "(", "ProgInfo", ".", "NumSGPR", ",", "WaveDispatchNumSGPR", ")", ";", "ProgInfo", ".", "NumVGPR", "=", "std", "::", "max", "(", "ProgInfo", ".", "NumVGPR", ",", "WaveDispatchNumVGPR", ")", ";", "ProgInfo", ".", "NumSGPRsForWavesPerEU", "=", "std", "::", "max", "(", "std", "::", "max", "(", "ProgInfo", ".", "NumSGPR", ",", "<NUM_LIT>", ")", ",", "STM", ".", "getMinNumSGPRs", "(", "MFI", "->", "getMaxWavesPerEU", "(", ")", ")", ")", ";", "ProgInfo", ".", "NumVGPRsForWavesPerEU", "=", "std", "::", "max", "(", "std", "::", "max", "(", "ProgInfo", ".", "NumVGPR", ",", "<NUM_LIT>", ")", ",", "STM", ".", "getMinNumVGPRs", "(", "MFI", "->", "getMaxWavesPerEU", "(", ")", ")", ")", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", "<=", "<ISA_LIT>Subtarget", "::", "SEA_ISLANDS", "||", "STM", ".", "hasSGPRInitBug", "(", ")", ")", "{", "unsigned", "MaxAddressableNumSGPRs", "=", "STM", ".", "getAddressableNumSGPRs", "(", ")", ";", "if", "(", "ProgInfo", ".", "NumSGPR", ">", "MaxAddressableNumSGPRs", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "DiagnosticInfoResourceLimit", "Diag", "(", "MF", ".", "getFunction", "(", ")", ",", "<STR_LIT>", ",", "ProgInfo", ".", "NumSGPR", ",", "DS_Error", ",", "DK_ResourceLimit", ",", "MaxAddressableNumSGPRs", ")", ";", "Ctx", ".", "diagnose", "(", "Diag", ")", ";", "ProgInfo", ".", "NumSGPR", "=", "MaxAddressableNumSGPRs", ";", "ProgInfo", ".", "NumSGPRsForWavesPerEU", "=", "MaxAddressableNumSGPRs", ";", "}", "}", "if", "(", "STM", ".", "hasSGPRInitBug", "(", ")", ")", "{", "ProgInfo", ".", "NumSGPR", "=", "<STR_LIT>", "::", "FIXED_NUM_SGPRS_FOR_INIT_BUG", ";", "ProgInfo", ".", "NumSGPRsForWavesPerEU", "=", "<STR_LIT>", "::", "FIXED_NUM_SGPRS_FOR_INIT_BUG", ";", "}", "if", "(", "MFI", "->", "getNumUserSGPRs", "(", ")", ">", "STM", ".", "getMaxNumUserSGPRs", "(", ")", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "DiagnosticInfoResourceLimit", "Diag", "(", "MF", ".", "getFunction", "(", ")", ",", "<STR_LIT>", ",", "MFI", "->", "getNumUserSGPRs", "(", ")", ",", "DS_Error", ")", ";"], "ground_truth": ["Ctx", ".", "diagnose", "(", "Diag", ")", ";"], "File": "AMDGPUAsmPrinter102", "Func": "getSIProgramInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4050, "Length": 487, "Cover_Rate": 0.4476102941176471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isUse", "(", ")", "&&", "MO", ".", "isKill", "(", ")", "&&", "getRegisterInfo", "(", ")", ".", "regsOverlap", "(", "MO", ".", "getReg", "(", ")", ",", "RegNo", ")", ")", "MO", ".", "setIsKill", "(", "false", ")", ";", "}", ";", "int", "UseIndex", "=", "EndMI", "->", "findRegisterUseOperandIdx", "(", "RegNo", ",", "false", ",", "&", "getRegisterInfo", "(", ")", ")", ";", "if", "(", "UseIndex", "!=", "-", "<NUM_LIT>", ")", "{", "EndMI", "->", "getOperand", "(", "UseIndex", ")", ".", "setIsKill", "(", "true", ")", ";", "IsKillSet", "=", "true", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "EndMI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "i", "!=", "UseIndex", ")", "clearOperandKillInfo", "(", "*", "EndMI", ",", "i", ")", ";", "}", "MachineBasicBlock", "::", "reverse_iterator", "It", "=", "*", "EndMI", ";", "MachineBasicBlock", "::", "reverse_iterator", "E", "=", "EndMI", "->", "getParent", "(", ")", "->", "rend", "(", ")", ";", "It", "++", ";", "MachineOperand", "*", "MO", "=", "nullptr", ";", "for", "(", ";", "It", "!=", "E", ";", "++", "It", ")", "{"], "ground_truth": ["if", "(", "It", "->", "isDebugInstr", "(", ")", "||", "It", "->", "isPosition", "(", ")", ")", "continue", ";"], "File": "PPCInstrInfo", "Func": "fixupIsDeadOrKill", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4051, "Length": 181, "Cover_Rate": 0.353515625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "union", "{", "int64x1x4_t", "__i", ";", "__builtin_neon_oi", "__o", ";", "}", "__bu", "=", "{", "__b", "}", ";"], "ground_truth": ["__builtin_neon_vst4di", "(", "(", "__builtin_neon_di", "*", ")", "__a", ",", "__bu", ".", "__o", ")", ";"], "File": "arm", "Func": "neon_vst4_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4052, "Length": 28, "Cover_Rate": 0.717948717948718, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CondSrc", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Cond", "=", "CondSrc", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "MVT", "VT", "=", "N", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ";", "MVT", "EltVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "VT", ".", "is512BitVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "hasSSE41", "(", ")", "||", "EltVT", "==", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "hasInt256", "(", ")", "&&", "VT", "==", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["if", "(", "!", "<STR_LIT>", "(", "Cond", ".", "getNode", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering (2)", "Func": "TransformVSELECTtoBlendVECTOR_SHUFFLE", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4053, "Length": 114, "Cover_Rate": 0.35514018691588783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Subtarget", ".", "hasSSE2", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "MulOp", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Phi", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "MulOp", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "std", "::", "swap", "(", "MulOp", ",", "Phi", ")", ";", "if", "(", "MulOp", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "ShrinkMode", "Mode", ";", "if", "(", "!", "canReduceVMulWidth", "(", "MulOp", ".", "getNode", "(", ")", ",", "DAG", ",", "Mode", ")", "||", "Mode", "==", "MULU16", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "unsigned", "RegSize", "=", "<NUM_LIT>", ";", "if", "(", "Subtarget", ".", "useBWIRegs", "(", ")", ")", "RegSize", "=", "<NUM_LIT>", ";", "else", "if", "(", "Subtarget", ".", "hasAVX2", "(", ")", ")", "RegSize", "=", "<NUM_LIT>", ";", "unsigned", "VectorSize", "=", "VT", ".", "getVectorNumElements", "(", ")", "*", "<NUM_LIT>", ";", "if", "(", "VectorSize", "<", "<NUM_LIT>", "||", "VectorSize", ">", "RegSize", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "EVT", "ReducedVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "<STR_LIT>", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ";", "EVT", "MAddVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "<STR_LIT>", ",", "VT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ")", ";", "SDValue", "N0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ReducedVT", ",", "MulOp", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["SDValue", "N1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ReducedVT", ",", "MulOp", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "X86ISelLowering238", "Func": "combineLoopMAddPattern", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4054, "Length": 258, "Cover_Rate": 0.7068493150684931, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "aarch64_frame_pointer_required", "(", "void", ")", "{", "if", "(", "flag_omit_leaf_frame_pointer", "&&", "(", "!", "crtl", "->", "is_leaf", "||", "df_regs_ever_live_p", "(", "LR_REGNUM", ")", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "aarch642", "Func": "aarch64_frame_pointer_required", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4055, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasITOF", "(", ")", "{"], "ground_truth": ["return", "useITOF", ";"], "File": "AlphaISelLowering5", "Func": "hasITOF", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4056, "Length": 8, "Cover_Rate": 0.8888888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "assert", "(", "MF", ".", "getFrameInfo", "(", ")", "->", "getObjectSize", "(", "FrameIdx", ")", ">=", "RC", "->", "getSize", "(", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "Alignment", "=", "std", "::", "max", "<", "uint32_t", ">", "(", "RC", "->", "getSize", "(", ")", ",", "<NUM_LIT>", ")", ";", "bool", "isAligned", "=", "(", "MF", ".", "getTarget", "(", ")", ".", "getSubtargetImpl", "(", ")", "->", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ">=", "Alignment", ")", "||", "RI", ".", "canRealignStack", "(", "MF", ")", ";"], "ground_truth": ["unsigned", "Opc", "=", "getStoreRegOpcode", "(", "SrcReg", ",", "RC", ",", "isAligned", ",", "Subtarget", ")", ";"], "File": "X86InstrInfo110", "Func": "storeRegToStackSlot", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4057, "Length": 99, "Cover_Rate": 0.5689655172413793, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ";"], "ground_truth": ["O", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", "<<", "<STR_LIT>", "<<", "(", "int", ")", "MO2", ".", "getImm", "(", ")", ";"], "File": "HexagonAsmPrinter36", "Func": "printHexagonMEMriOperand", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4058, "Length": 36, "Cover_Rate": 0.5538461538461539, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "IsCRField", ")", "{", "<ISA_LIT>FunctionInfo", "*", "FuncInfo", "=", "MF", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "if", "(", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", ")", "{", "FuncInfo", "->", "addMustSaveCR", "(", "Reg", ")", ";", "}", "else", "{", "CRSpilled", "=", "true", ";", "FuncInfo", "->", "setSpillsCR", "(", ")", ";", "CRMIB", "=", "BuildMI", "(", "*", "MF", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "ImplicitKill", ")", ";", "MBB", ".", "insert", "(", "MI", ",", "CRMIB", ")", ";", "MBB", ".", "insert", "(", "MI", ",", "addFrameReference", "(", "BuildMI", "(", "*", "MF", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "getKillRegState", "(", "true", ")", ")", ",", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ")", ")", ";", "}", "}", "else", "{", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "TII", ".", "storeRegToStackSlot", "(", "MBB", ",", "MI", ",", "Reg", ",", "true", ",", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";", "}"], "ground_truth": ["}"], "File": "PPCFrameLowering79", "Func": "spillCalleeSavedRegisters", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4059, "Length": 173, "Cover_Rate": 0.4713896457765668, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "MO", ".", "setImm", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "MO", ".", "setImm", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "MO", ".", "setImm", "(", "<STR_LIT>", ")", ";", "break", ";", "default", ":", "return", "true", ";", "}"], "ground_truth": ["MachineOperand", "&", "MO2", "=", "Cond", "[", "<NUM_LIT>", "]", ";"], "File": "R600InstrInfo21", "Func": "reverseBranchCondition", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4060, "Length": 53, "Cover_Rate": 0.3271604938271605, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PRINT_FIELD", "(", "OS", ",", "<STR_LIT>", ",", "KD", ",", "kernel_code_properties", ",", "amdhsa", "::", "KERNEL_CODE_PROPERTY_ENABLE_SGPR_PRIVATE_SEGMENT_<ISA_LIT>ZE", ")", ";", "if", "(", "IVersion", ".", "Major", ">=", "<NUM_LIT>", ")", "PRINT_FIELD", "(", "OS", ",", "<STR_LIT>", ",", "KD", ",", "kernel_code_properties", ",", "amdhsa", "::", "KERNEL_CODE_PROPERTY_ENABLE_WAVEFRONT_<ISA_LIT>ZE32", ")", ";", "PRINT_FIELD", "(", "OS", ",", "<STR_LIT>", ",", "KD", ",", "compute_pgm_rsrc2", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC2_ENABLE_PRIVATE_SEGMENT", ")", ";", "PRINT_FIELD", "(", "OS", ",", "<STR_LIT>", ",", "KD", ",", "compute_pgm_rsrc2", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC2_ENABLE_SGPR_WORKGROUP_ID_X", ")", ";", "PRINT_FIELD", "(", "OS", ",", "<STR_LIT>", ",", "KD", ",", "compute_pgm_rsrc2", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC2_ENABLE_SGPR_WORKGROUP_ID_Y", ")", ";", "PRINT_FIELD", "(", "OS", ",", "<STR_LIT>", ",", "KD", ",", "compute_pgm_rsrc2", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC2_ENABLE_SGPR_WORKGROUP_ID_Z", ")", ";", "PRINT_FIELD", "(", "OS", ",", "<STR_LIT>", ",", "KD", ",", "compute_pgm_rsrc2", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC2_ENABLE_SGPR_WORKGROUP_INFO", ")", ";", "PRINT_FIELD", "(", "OS", ",", "<STR_LIT>", ",", "KD", ",", "compute_pgm_rsrc2", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC2_ENABLE_VGPR_WORKITEM_ID", ")", ";", "OS", "<<", "<STR_LIT>", "<<", "NextVGPR", "<<", "'\\n'", ";", "OS", "<<", "<STR_LIT>", "<<", "NextSGPR", "<<", "'\\n'", ";", "if", "(", "!", "ReserveVCC", ")", "OS", "<<", "<STR_LIT>", "<<", "ReserveVCC", "<<", "'\\n'", ";", "if", "(", "IVersion", ".", "Major", ">=", "<NUM_LIT>", "&&", "!", "ReserveFlatScr", ")", "OS", "<<", "<STR_LIT>", "<<", "ReserveFlatScr", "<<", "'\\n'", ";", "if", "(", "IVersion", ".", "Major", ">=", "<NUM_LIT>", "&&", "ReserveXNACK", "!=", "hasXNACK", "(", "STI", ")", ")", "OS", "<<", "<STR_LIT>", "<<", "ReserveXNACK", "<<", "'\\n'", ";", "PRINT_FIELD", "(", "OS", ",", "<STR_LIT>", ",", "KD", ",", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_FLOAT_ROUND_MODE_32", ")", ";", "PRINT_FIELD", "(", "OS", ",", "<STR_LIT>", ",", "KD", ",", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_FLOAT_ROUND_MODE_16_64", ")", ";", "PRINT_FIELD", "(", "OS", ",", "<STR_LIT>", ",", "KD", ",", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_FLOAT_DENORM_MODE_32", ")", ";", "PRINT_FIELD", "(", "OS", ",", "<STR_LIT>", ",", "KD", ",", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_FLOAT_DENORM_MODE_16_64", ")", ";", "PRINT_FIELD", "(", "OS", ",", "<STR_LIT>", ",", "KD", ",", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_ENABLE_DX10_CLAMP", ")", ";", "PRINT_FIELD", "(", "OS", ",", "<STR_LIT>", ",", "KD", ",", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_ENABLE_IEEE_MODE", ")", ";", "if", "(", "IVersion", ".", "Major", ">=", "<NUM_LIT>", ")", "PRINT_FIELD", "(", "OS", ",", "<STR_LIT>", ",", "KD", ",", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_FP16_OVFL", ")", ";", "if", "(", "IVersion", ".", "Major", ">=", "<NUM_LIT>", ")", "{"], "ground_truth": ["PRINT_FIELD", "(", "OS", ",", "<STR_LIT>", ",", "KD", ",", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_WGP_MODE", ")", ";"], "File": "AMDGPUTargetStreamer38", "Func": "EmitAmdhsaKernelDescriptor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4061, "Length": 336, "Cover_Rate": 0.5067873303167421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "USE_HIDDEN_LINKONCE", ")", "sprintf", "(", "name", ",", "<STR_LIT>", ")", ";", "else", "ASM_GENERATE_INTERNAL_LABEL", "(", "name", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "powerpcspe", "Func": "get_ppc476_thunk_name", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4062, "Length": 22, "Cover_Rate": 0.5945945945945946, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "rs6000_legitimate_combined_insn", "(", "rtx_insn", "*", "insn", ")", "{", "int", "icode", "=", "INSN_CODE", "(", "insn", ")", ";", "if", "(", "icode", "!=", "CODE_FOR_nothing", "&&", "(", "icode", "==", "CODE_FOR_ctrsi_internal1", "||", "icode", "==", "CODE_FOR_ctrdi_internal1", "||", "icode", "==", "CODE_FOR_ctrsi_internal2", "||", "icode", "==", "CODE_FOR_ctrdi_internal2", "||", "icode", "==", "CODE_FOR_ctrsi_internal3", "||", "icode", "==", "CODE_FOR_ctrdi_internal3", "||", "icode", "==", "CODE_FOR_ctrsi_internal4", "||", "icode", "==", "CODE_FOR_ctrdi_internal4", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "powerpcspe", "Func": "rs6000_legitimate_combined_insn", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4063, "Length": 63, "Cover_Rate": 0.984375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isLittle", "(", ")", "const", "{", "return", "IsLittle", ";"], "ground_truth": ["}"], "File": "rvexSubtarget", "Func": "isLittle", "Target": "rvex", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 4064, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "decodeRegisterClass", "(", "Inst", ",", "RegNo", ",", "GP0Regs", ")", ";"], "ground_truth": ["}"], "File": "PPCDisassembler1", "Func": "DecodeGPRC_NOR0RegisterClass", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4065, "Length": 11, "Cover_Rate": 0.3548387096774194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "expandStoreInt", "(", "MachineBasicBlock", "&", "B", ",", "MachineBasicBlock", "::", "iterator", "It", ",", "MachineRegisterInfo", "&", "MRI", ",", "const", "<ISA_LIT>InstrInfo", "&", "HII", ",", "SmallVectorImpl", "<", "unsigned", ">", "&", "NewRegs", ")", "const", "{", "MachineInstr", "*", "MI", "=", "&", "*", "It", ";", "if", "(", "!", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", ")", "return", "false", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";"], "ground_truth": ["Register", "SrcR", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "File": "HexagonFrameLowering10", "Func": "expandStoreInt", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4066, "Length": 89, "Cover_Rate": 0.3739495798319328, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "s3_0ImmDecoder", "(", "MCInst", "&", "MI", ",", "unsigned", "tmp", ",", "uint64_t", ",", "const", "void", "*", "Decoder", ")", "{"], "ground_truth": ["signedDecoder", "<", "<NUM_LIT>", ">", "(", "MI", ",", "tmp", ",", "Decoder", ")", ";"], "File": "HexagonDepDecoders1", "Func": "s3_0ImmDecoder", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4067, "Length": 31, "Cover_Rate": 0.8378378378378378, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Read", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Read", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "Read", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ")", ";", "Results", ".", "push_back", "(", "Read", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "ExpandREAD_REGISTER", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4068, "Length": 80, "Cover_Rate": 0.5970149253731343, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Instr", ")", "return", "false", ";", "if", "(", "Index", ">=", "Instr", "->", "getNumOperands", "(", ")", ")", "return", "false", ";", "const", "MachineOperand", "&", "Operand", "=", "Instr", "->", "getOperand", "(", "Index", ")", ";", "if", "(", "!", "Operand", ".", "isImm", "(", ")", ")", "return", "false", ";", "if", "(", "ImmValue", "!=", "Operand", ".", "getImm", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "TVMMachineInstrMatcher", "Func": "checkOperand", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4069, "Length": 61, "Cover_Rate": 0.7922077922077922, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "STI", ".", "isTargetXPLINK64", "(", ")", ")", "return", "std", "::", "make_unique", "<", "<ISA_LIT>XPLINKFrameLowering", ">", "(", ")", ";"], "ground_truth": ["return", "std", "::", "make_unique", "<", "<ISA_LIT>ELFFrameLowering", ">", "(", ")", ";"], "File": "SystemZFrameLowering10", "Func": "create", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4070, "Length": 28, "Cover_Rate": 0.6222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>DAGToDAGISel", "(", "<ISA_LIT>TargetMachine", "&", "TM", ")", ":", "SelectionDAGISel", "(", "TM", ")", ",", "Subtarget", "(", "&", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "MipsISelDAGToDAG1", "Func": "MipsDAGToDAGISel", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4071, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCOp", "=", "lowerSymbolOperand", "(", "MO", ",", "Printer", ".", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "MCOp", "=", "MCOperand", "::", "createExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ",", "Ctx", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_RegisterMask", ":", "continue", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "MCOp", "=", "lowerSymbolOperand", "(", "MO", ",", "Printer", ".", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "MCOp", "=", "lowerSymbolOperand", "(", "MO", ",", "Printer", ".", "GetJTISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ")", ";"], "ground_truth": ["break", ";"], "File": "SNESMCInstLower", "Func": "lowerInstruction", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4072, "Length": 108, "Cover_Rate": 0.3698630136986301, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_fnmadd_ps", "(", "__mmask8", "__U", ",", "__m256", "__A", ",", "__m256", "__B", ",", "__m256", "__C", ")", "{", "return", "(", "__m256", ")", "__builtin_ia32_vfnmaddps256_maskz", "(", "(", "__v8sf", ")", "__A", ",", "(", "__v8sf", ")", "__B", ",", "(", "__v8sf", ")", "__C", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_maskz_fnmadd_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4073, "Length": 56, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Subtarget", ".", "isTargetLinux", "(", ")", ")", "return", "false", ";", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", ")", "{", "Offset", "=", "<NUM_LIT>", ";", "if", "(", "getTargetMachine", "(", ")", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Kernel", ")", "AddressSpace", "=", "<NUM_LIT>", ";", "else", "AddressSpace", "=", "<NUM_LIT>", ";"], "ground_truth": ["}", "else", "{"], "File": "X86ISelLowering149", "Func": "getStackCookieLocation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4074, "Length": 51, "Cover_Rate": 0.6455696202531646, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "if", "(", "Cond", ".", "size", "(", ")", "!=", "<NUM_LIT>", ")", "{", "return", "true", ";", "}", "if", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "isImm", "(", ")", ")", "{"], "ground_truth": ["Cond", "[", "<NUM_LIT>", "]", ".", "setImm", "(", "-", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ";"], "File": "SIInstrInfo (2)", "Func": "reverseBranchCondition", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4075, "Length": 59, "Cover_Rate": 0.8805970149253731, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MachineInstr", "*", "DefMI", "=", "MRI", "->", "getVRegDef", "(", "Require", ".", "getAVLReg", "(", ")", ")", ")", "{", "if", "(", "DefMI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "DefMI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "VSETVLIInfo", "DefInfo", "=", "getInfoForVSETVLI", "(", "*", "DefMI", ")", ";"], "ground_truth": ["if", "(", "DefInfo", ".", "hasSameAVL", "(", "CurInfo", ")", "&&", "DefInfo", ".", "hasSameVTYPE", "(", "CurInfo", ")", ")", "return", "false", ";"], "File": "RISCVInsertVSETVLI8", "Func": "needVSETVLI", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4076, "Length": 65, "Cover_Rate": 0.4513888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", ")", ";", "O", "<<", "TRI", "->", "getAsmName", "(", "Reg", ")", ";", "O", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "(", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "<<", "<STR_LIT>", ";"], "ground_truth": ["assert", "(", "MO2", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";"], "File": "ARMAsmPrinter20", "Func": "printT2SOOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4077, "Length": 48, "Cover_Rate": 0.41025641025641024, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "else", "{", "SmallVector", "<", "EVT", ",", "<NUM_LIT>", ">", "vtparts", ";", "ComputeValueVTs", "(", "*", "TLI", ",", "Ty", ",", "vtparts", ")", ";", "unsigned", "idx", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "vtparts", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "elems", "=", "<NUM_LIT>", ";", "EVT", "elemtype", "=", "vtparts", "[", "i", "]", ";", "if", "(", "vtparts", "[", "i", "]", ".", "isVector", "(", ")", ")", "{", "elems", "=", "vtparts", "[", "i", "]", ".", "getVectorNumElements", "(", ")", ";", "elemtype", "=", "vtparts", "[", "i", "]", ".", "getVectorElementType", "(", ")", ";", "}", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ",", "je", "=", "elems", ";", "j", "!=", "je", ";", "++", "j", ")", "{", "unsigned", "sz", "=", "elemtype", ".", "getSizeInBits", "(", ")", ";", "if", "(", "elemtype", ".", "isInteger", "(", ")", "&&", "(", "sz", "<", "<NUM_LIT>", ")", ")", "sz", "=", "<NUM_LIT>", ";", "O", "<<", "<STR_LIT>", "<<", "sz", "<<", "<STR_LIT>", "<<", "idx", ";", "if", "(", "j", "<", "je", "-", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", ";", "++", "idx", ";", "}", "if", "(", "i", "<", "e", "-", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", ";", "}", "}", "O", "<<", "<STR_LIT>", ";"], "ground_truth": ["return", ";"], "File": "NVPTXAsmPrinter25", "Func": "printReturnValStr", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4078, "Length": 196, "Cover_Rate": 0.41702127659574467, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "REG_P", "(", "tem1", ")", "&&", "GET_CODE", "(", "tem1", ")", "!=", "MULT", ")", "tem1", "=", "tem2", ",", "tem2", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "REG_P", "(", "tem1", ")", "||", "GET_CODE", "(", "tem1", ")", "==", "MULT", ")", ";", "if", "(", "(", "GET_CODE", "(", "tem1", ")", "==", "MULT", "&&", "cris_biap_index_p", "(", "tem1", ",", "false", ")", ")", "||", "REG_P", "(", "tem2", ")", ")", "return", "<NUM_LIT>", "/", "<NUM_LIT>", ";", "if", "(", "CONST_INT_P", "(", "tem2", ")", "&&", "INTVAL", "(", "tem2", ")", "<", "<NUM_LIT>", "&&", "INTVAL", "(", "tem2", ")", ">=", "-", "<NUM_LIT>", ")", "return", "<NUM_LIT>", "/", "<NUM_LIT>", ";", "if", "(", "satisfies_constraint_L", "(", "tem2", ")", ")", "return", "(", "<NUM_LIT>", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "if", "(", "CONSTANT_P", "(", "tem2", ")", ")", "return", "(", "<NUM_LIT>", "+", "<NUM_LIT>", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "return", "(", "<NUM_LIT>", "+", "<NUM_LIT>", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "cris", "Func": "cris_address_cost", "Target": "cris", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4079, "Length": 144, "Cover_Rate": 0.5950413223140496, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "!", "DCI", ".", "isBeforeLegalizeOps", "(", ")", "&&", "<STR_LIT>", "(", "In", ".", "getNode", "(", ")", ")", "&&", "In", ".", "hasOneUse", "(", ")", ")", "{", "auto", "*", "Ld", "=", "cast", "<", "LoadSDNode", ">", "(", "In", ")", ";", "if", "(", "Ld", "->", "isSimple", "(", ")", ")", "{", "MVT", "SVT", "=", "In", ".", "getSimpleValueType", "(", ")", ".", "getVectorElementType", "(", ")", ";", "<STR_LIT>", "Ext", "=", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "EVT", "MemVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "SVT", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ";", "if", "(", "TLI", ".", "isLoadExtLegal", "(", "Ext", ",", "VT", ",", "MemVT", ")", ")", "{", "SDValue", "Load", "=", "DAG", ".", "getExtLoad", "(", "Ext", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "Ld", "->", "getChain", "(", ")", ",", "Ld", "->", "getBasePtr", "(", ")", ",", "Ld", "->", "getPointerInfo", "(", ")", ",", "MemVT", ",", "Ld", "->", "getOriginalAlign", "(", ")", ",", "Ld", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "Ld", ",", "<NUM_LIT>", ")", ",", "Load", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "return", "Load", ";", "}", "}", "}"], "ground_truth": ["if", "(", "Subtarget", ".", "hasAVX", "(", ")", "&&", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "{"], "File": "X86ISelLowering125", "Func": "combineExtInVec", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4080, "Length": 217, "Cover_Rate": 0.6676923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "=", "(", "Value", "<<", "(", "<NUM_LIT>", "-", "<NUM_LIT>", ")", ")", ">>", "(", "<NUM_LIT>", "-", "<NUM_LIT>", ")", ";", "O", "<<", "(", "int", ")", "Value", ";"], "ground_truth": ["}"], "File": "PPCInstPrinter16", "Func": "printS5ImmOperand", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4081, "Length": 26, "Cover_Rate": 0.4482758620689655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isCheapAddrSpaceCast", "(", "unsigned", "SrcAS", ",", "unsigned", "DestAS", ")", "const", "{"], "ground_truth": ["if", "(", "SrcAS", "==", "<ISA_LIT>AS", "::", "FLAT_ADDRESS", ")", "return", "true", ";"], "File": "SIISelLowering (2)3", "Func": "isCheapAddrSpaceCast", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4082, "Length": 24, "Cover_Rate": 0.7272727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Type", "->", "getOpcode", "(", ")", "==", "TypeOpcode", ")", "return", "true", ";", "if", "(", "Type", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Register", "ScalarTypeVReg", "=", "Type", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<ISA_LIT>Type", "*", "ScalarType", "=", "get<ISA_LIT>TypeForVReg", "(", "ScalarTypeVReg", ")", ";"], "ground_truth": ["return", "ScalarType", "->", "getOpcode", "(", ")", "==", "TypeOpcode", ";"], "File": "SPIRVGlobalRegistry", "Func": "isScalarOrVectorOfType", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4083, "Length": 56, "Cover_Rate": 0.6086956521739131, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>Subtarget", "::", "initializeEnvironment", "(", ")", "{"], "ground_truth": ["}"], "File": "FPGASubtarget", "Func": "initializeEnvironment", "Target": "FPGA", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4084, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Res", "=", "std", "::", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "OpKind", "::", "WR", ",", "StartLoc", ",", "EndLoc", ")", ";", "Res", "->", "MovDualGroup", ".", "Val", "=", "Val", ";", "Res", "->", "MovDualGroup", ".", "Name", "=", "Name", ";", "return", "Res", ";"], "ground_truth": ["}"], "File": "TPCAsmParser", "Func": "CreateWR", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4085, "Length": 39, "Cover_Rate": 0.639344262295082, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "SDValue", "(", ")", ";", "case", "<STR_LIT>", ":", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "MVT", "PtrVT", "=", "TLI", ".", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "auto", "&", "Context", "=", "MF", ".", "getMMI", "(", ")", ".", "getContext", "(", ")", ";", "MCSymbol", "*", "S", "=", "Context", ".", "getOrCreateSymbol", "(", "Twine", "(", "<STR_LIT>", ")", "+", "Twine", "(", "MF", ".", "getFunctionNumber", "(", ")", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getMCSymbol", "(", "S", ",", "PtrVT", ")", ")", ";", "}", "case", "<STR_LIT>", ":", "{"], "ground_truth": ["SDValue", "Ops", "[", "<NUM_LIT>", "]", ";"], "File": "WebAssemblyISelLowering26", "Func": "LowerIntrinsic", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4086, "Length": 114, "Cover_Rate": 0.32947976878612717, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetLowering", "::", "AtomicExpansionKind", "<ISA_LIT>TargetLowering", "::", "shouldExpandAtomicRMWInIR", "(", "AtomicRMWInst", "*", "AI", ")", "const", "{", "if", "(", "AI", "->", "getOperation", "(", ")", "==", "AtomicRMWInst", "::", "Xchg", ")", "{", "return", "AtomicExpansionKind", "::", "None", ";", "}"], "ground_truth": ["return", "AtomicExpansionKind", "::", "CmpXChg", ";"], "File": "VEISelLowering11", "Func": "shouldExpandAtomicRMWInIR", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4087, "Length": 37, "Cover_Rate": 0.9736842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "<STR_LIT>", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ",", "RHS", ",", "DAG", ".", "getConstant", "(", "FPCondCCodeToFCC", "(", "CC", ")", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsISelLowering101", "Func": "CreateFPCmp", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4088, "Length": 58, "Cover_Rate": 0.44274809160305345, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "MemIntrinsicsHandler", "::", "AddToLazyDeletionSet", "(", "User", "*", "Elm", ")", "{"], "ground_truth": ["if", "(", "DeletionSet", ".", "find", "(", "Elm", ")", "==", "DeletionSet", ".", "end", "(", ")", ")", "DeletionSet", ".", "insert", "(", "Elm", ")", ";"], "File": "JVMMemIntrinsicsHandler", "Func": "AddToLazyDeletionSet", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4089, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "bool", "AllowsUnaligned", "=", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ";", "auto", "Ty", "=", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ";", "if", "(", "Ty", "==", "<STR_LIT>", "||", "Ty", "==", "<STR_LIT>", "||", "Ty", "==", "<STR_LIT>", ")", "{", "if", "(", "AllowsUnaligned", ")", "{", "if", "(", "Fast", ")", "*", "Fast", "=", "Subtarget", "->", "hasV7Ops", "(", ")", ";", "return", "true", ";", "}", "}", "if", "(", "Ty", "==", "<STR_LIT>", "||", "Ty", "==", "<STR_LIT>", ")", "{", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "(", "AllowsUnaligned", "||", "Subtarget", "->", "isLittle", "(", ")", ")", ")", "{", "if", "(", "Fast", ")", "*", "Fast", "=", "true", ";", "return", "true", ";", "}", "}", "if", "(", "!", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "if", "(", "Ty", "!=", "<STR_LIT>", "&&", "Ty", "!=", "<STR_LIT>", "&&", "Ty", "!=", "<STR_LIT>", "&&", "Ty", "!=", "<STR_LIT>", "&&", "Ty", "!=", "<STR_LIT>", "&&", "Ty", "!=", "<STR_LIT>", "&&", "Ty", "!=", "<STR_LIT>", "&&", "Ty", "!=", "<STR_LIT>", "&&", "Ty", "!=", "<STR_LIT>", "&&", "Ty", "!=", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "Subtarget", "->", "isLittle", "(", ")", ")", "{", "if", "(", "Fast", ")", "*", "Fast", "=", "true", ";", "return", "true", ";", "}", "else", "{", "if", "(", "Ty", "==", "<STR_LIT>", "||", "(", "(", "Ty", "==", "<STR_LIT>", "||", "Ty", "==", "<STR_LIT>", ")", "&&", "Alignment", ">=", "<NUM_LIT>", ")", "||", "(", "(", "Ty", "==", "<STR_LIT>", "||", "Ty", "==", "<STR_LIT>", ")", "&&", "Alignment", ">=", "<NUM_LIT>", ")", ")", "{"], "ground_truth": ["if", "(", "Fast", ")", "*", "Fast", "=", "true", ";"], "File": "ARMISelLowering10", "Func": "allowsMisalignedMemoryAccesses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4090, "Length": 243, "Cover_Rate": 0.7714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterRef", "(", "const", "MachineOperand", "&", "MO", ")", ":", "Reg", "(", "MO", ".", "getReg", "(", ")", ")", ",", "Sub", "(", "MO", ".", "getSubReg", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "BitTracker", "Func": "RegisterRef", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4091, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Chain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "Lo", "=", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "Lo", ",", "StackSlot", ",", "MPI", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "OffsetSlot", "=", "DAG", ".", "getMemBasePlusOffset", "(", "StackSlot", ",", "TypeSize", "::", "Fixed", "(", "<NUM_LIT>", ")", ",", "DL", ")", ";", "Hi", "=", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "Hi", ",", "OffsetSlot", ",", "MPI", ".", "getWithOffset", "(", "<NUM_LIT>", ")", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Lo", ",", "Hi", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "{", "VT", ",", "<STR_LIT>", "}", ")", ";", "SDValue", "IntID", "=", "DAG", ".", "getTargetConstant", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "IntID", ",", "StackSlot", ",", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "VL", "}", ";", "return", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "DL", ",", "VTs", ",", "Ops", ",", "<STR_LIT>", ",", "MPI", ",", "Align", "(", "<NUM_LIT>", ")", ",", "MachineMemOperand", "::", "MOLoad", ")", ";"], "ground_truth": ["}"], "File": "RISCVISelLowering57", "Func": "splatPartsI64ThroughStack", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4092, "Length": 174, "Cover_Rate": 0.5178571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Value", ",", "Value", ")", ";"], "ground_truth": ["}"], "File": "LC2200ISelLowering", "Func": "notValue", "Target": "LC2200", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4093, "Length": 17, "Cover_Rate": 0.4358974358974359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CC", "==", "CallingConv", "::", "AnyReg", ")", "return", "CSR_<ISA_LIT>_AllRegs_RegMask", ";", "else", "return", "CSR_<ISA_LIT>_AAPCS_RegMask", ";"], "ground_truth": ["}"], "File": "AArch64RegisterInfo63", "Func": "getCallPreservedMask", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4094, "Length": 16, "Cover_Rate": 0.3902439024390244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Subtarget", ".", "hasSSE2", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", "||", "!", "VT", ".", "isSimple", "(", ")", "||", "!", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "RegSize", "=", "<NUM_LIT>", ";", "if", "(", "Subtarget", ".", "useBWIRegs", "(", ")", ")", "RegSize", "=", "<NUM_LIT>", ";", "else", "if", "(", "Subtarget", ".", "hasAVX", "(", ")", ")", "RegSize", "=", "<NUM_LIT>", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ">", "RegSize", ")", "return", "SDValue", "(", ")", ";", "SDValue", "AbsOp", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "OtherOp", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "AbsOp", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "std", "::", "swap", "(", "AbsOp", ",", "OtherOp", ")", ";", "if", "(", "AbsOp", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "SadOp0", ",", "SadOp1", ";", "if", "(", "!", "detectZextAbsDiff", "(", "AbsOp", ",", "SadOp0", ",", "SadOp1", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Sad", "=", "createPSADBW", "(", "DAG", ",", "SadOp0", ",", "SadOp1", ",", "DL", ",", "Subtarget", ")", ";", "MVT", "ResVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "Sad", ".", "getValueSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", ">=", "ResVT", ".", "getSizeInBits", "(", ")", ")", "Sad", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ResVT", ",", "Sad", ")", ";", "else", "Sad", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Sad", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", ">", "ResVT", ".", "getSizeInBits", "(", ")", ")", "{", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ";", "Sad", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Zero", ",", "Sad", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "}", "SDNodeFlags", "Flags", ";", "Flags", ".", "setVectorReduction", "(", "true", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Sad", ",", "OtherOp", ",", "Flags", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering14", "Func": "combineLoopSADPattern", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4095, "Length": 347, "Cover_Rate": 0.9060052219321149, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "int", "vec_all_nlt", "(", "vector", "float", "a1", ",", "vector", "float", "a2", ")", "{"], "ground_truth": ["return", "__builtin_altivec_vcmpgtfp_p", "(", "__CR6_EQ", ",", "a2", ",", "a1", ")", ";"], "File": "altivec4", "Func": "vec_all_nlt", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4096, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "MEM", "&&", "GET_CODE", "(", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ")", "!=", "REG", "&&", "!", "legitimate_constant_pool_address_p", "(", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ",", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ",", "false", ")", ")", "operands", "[", "<NUM_LIT>", "]", "=", "replace_equiv_address", "(", "operands", "[", "<NUM_LIT>", "]", ",", "copy_addr_to_reg", "(", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "powerpcspe", "Func": "rs6000_eliminate_indexed_memrefs", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4097, "Length": 78, "Cover_Rate": 0.45348837209302323, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__aarch64_vset_lane_any", "(", "__elem", ",", "__vec", ",", "__index", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vsetq_lane_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4098, "Length": 11, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "}", "OutOps", ".", "push_back", "(", "Op0", ")", ";", "OutOps", ".", "push_back", "(", "Op1", ")", ";", "OutOps", ".", "push_back", "(", "Op2", ")", ";", "OutOps", ".", "push_back", "(", "Op3", ")", ";", "OutOps", ".", "push_back", "(", "Op4", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "X86ISelDAGToDAG45", "Func": "SelectInlineAsmMemoryOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4099, "Length": 41, "Cover_Rate": 0.3474576271186441, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "SelectAddrModeIndexed7S16", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "OffImm", ")", "{", "return", "SelectAddrModeIndexed7S", "(", "N", ",", "<NUM_LIT>", ",", "Base", ",", "OffImm", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelDAGToDAG (2)2", "Func": "SelectAddrModeIndexed7S16", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4100, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Chain", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "SysRegNo", "=", "DAG", ".", "getTargetConstant", "(", "<STR_LIT>", "(", "<STR_LIT>", ")", "->", "Encoding", ",", "DL", ",", "XLenVT", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "XLenVT", ",", "<STR_LIT>", ")", ";", "SDValue", "RM", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VTs", ",", "Chain", ",", "SysRegNo", ")", ";"], "ground_truth": ["static", "const", "int", "Table", "=", "(", "int", "(", "RoundingMode", "::", "NearestTiesToEven", ")", "<<", "<NUM_LIT>", "*", "<STR_LIT>", ")", "|", "(", "int", "(", "RoundingMode", "::", "TowardZero", ")", "<<", "<NUM_LIT>", "*", "<STR_LIT>", ")", "|", "(", "int", "(", "RoundingMode", "::", "TowardNegative", ")", "<<", "<NUM_LIT>", "*", "<STR_LIT>", ")", "|", "(", "int", "(", "RoundingMode", "::", "TowardPositive", ")", "<<", "<NUM_LIT>", "*", "<STR_LIT>", ")", "|", "(", "int", "(", "RoundingMode", "::", "NearestTiesToAway", ")", "<<", "<NUM_LIT>", "*", "<STR_LIT>", ")", ";"], "File": "RISCVISelLowering18", "Func": "lowerGET_ROUNDING", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4101, "Length": 135, "Cover_Rate": 0.48736462093862815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCInstrAnalysis", "(", "const", "MCInstrInfo", "*", "Info", ")", ":", "MCInstrAnalysis", "(", "Info", ")", "{"], "ground_truth": ["}"], "File": "ARMMCTargetDesc (2)", "Func": "ARMMCInstrAnalysis", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4102, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "DebugLoc", "Loc", "=", "MI", ".", "getDebugLoc", "(", ")", ";"], "ground_truth": ["auto", "InsertPt", "=", "MI", ".", "getIterator", "(", ")", ";"], "File": "X86SpeculativeLoadHardening11", "Func": "hardenReturnInstr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4103, "Length": 29, "Cover_Rate": 0.4461538461538462, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SET_HARD_REG_BIT", "(", "in", ",", "base", "+", "<NUM_LIT>", ")", ";", "SET_HARD_REG_BIT", "(", "in", ",", "base", "+", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "i3865", "Func": "set_rop_modrm_reg_bits", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4104, "Length": 19, "Cover_Rate": 0.37254901960784315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "N", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ";", "if", "(", "!", "<STR_LIT>", "(", "N", ")", ")", "return", "false", ";", "if", "(", "LD", ")", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "N", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)1", "Func": "isScalarLoadToVector", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4105, "Length": 43, "Cover_Rate": 0.5657894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "return", "AFI", "->", "isThumb2Function", "(", ")", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)1", "Func": "isPredicable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4106, "Length": 33, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_fmsub_sh", "(", "__m128h", "__W", ",", "__m128h", "__A", ",", "__m128h", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128h", ")", "__builtin_ia32_vfmaddsh3_mask", "(", "(", "__v8hf", ")", "__W", ",", "(", "__v8hf", ")", "__A", ",", "-", "(", "__v8hf", ")", "__B", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fp16intrin", "Func": "_mm_fmsub_sh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4107, "Length": 56, "Cover_Rate": 0.9824561403508771, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "(", "IntrID", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "Ops", "[", "]", "=", "{", "M", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "M", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "M", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "return", "DAG", ".", "getMemIntrinsicNode", "(", "Opc", ",", "SDLoc", "(", "Op", ")", ",", "M", "->", "getVTList", "(", ")", ",", "Ops", ",", "M", "->", "getMemoryVT", "(", ")", ",", "M", "->", "getMemOperand", "(", ")", ")", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "SDValue", "Ops", "[", "]", "=", "{", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "Opc", "=", "(", "IntrID", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "IntVT", "=", "VT", ".", "changeTypeToInteger", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", "MFI", "->", "getBufferPSV", "(", ")", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "VT", ".", "getStoreSize", "(", ")", ",", "VT", ".", "getStoreSize", "(", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getMemIntrinsicNode", "(", "Opc", ",", "DL", ",", "Op", "->", "getVTList", "(", ")", ",", "Ops", ",", "IntVT", ",", "MMO", ")", ";"], "File": "SIISelLowering113", "Func": "LowerINTRINSIC_W_CHAIN", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4108, "Length": 241, "Cover_Rate": 0.7194029850746269, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>VectorLoopCarriedReuse", "::", "findLoopCarriedDeps", "(", ")", "{", "BasicBlock", "*", "BB", "=", "CurLoop", "->", "getHeader", "(", ")", ";", "for", "(", "auto", "I", "=", "BB", "->", "begin", "(", ")", ",", "E", "=", "BB", "->", "end", "(", ")", ";", "I", "!=", "E", "&&", "isa", "<", "PHINode", ">", "(", "I", ")", ";", "++", "I", ")", "{", "auto", "*", "PN", "=", "cast", "<", "PHINode", ">", "(", "I", ")", ";", "if", "(", "!", "isa", "<", "VectorType", ">", "(", "PN", "->", "getType", "(", ")", ")", ")", "continue", ";", "DepChain", "*", "D", "=", "new", "DepChain", "(", ")", ";", "findDepChainFromPHI", "(", "PN", ",", "*", "D", ")", ";", "if", "(", "D", "->", "size", "(", ")", "!=", "<NUM_LIT>", ")", "Dependences", ".", "insert", "(", "D", ")", ";", "else", "delete", "D", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Dependences", ".", "size", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "for", "(", "const", "DepChain", "*", "D", ":", "Dependences", ")", "dbgs", "(", ")", "<<", "*", "D", "<<", "<STR_LIT>", ";", ")", ";"], "ground_truth": ["}"], "File": "HexagonVectorLoopCarriedReuse4", "Func": "findLoopCarriedDeps", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4109, "Length": 160, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "isMem", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4110, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "ggc_cleared_alloc", "<", "machine_function", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "alpha", "Func": "alpha_init_machine_status", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4111, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CC", "==", "CallingConv", "::", "Fast", "&&", "GuaranteedTailCallOpt", ")", "return", "false", ";", "if", "(", "F", ".", "isVarArg", "(", ")", ")", "return", "false", ";", "if", "(", "Ret", "->", "getNumOperands", "(", ")", ">", "<NUM_LIT>", ")", "{", "SmallVector", "<", "<STR_LIT>", ",", "<NUM_LIT>", ">", "Outs", ";", "GetReturnInfo", "(", "F", ".", "getReturnType", "(", ")", ",", "F", ".", "getAttributes", "(", ")", ".", "getRetAttributes", "(", ")", ",", "Outs", ",", "TLI", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ValLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "F", ".", "isVarArg", "(", ")", ",", "*", "FuncInfo", ".", "MF", ",", "TM", ",", "ValLocs", ",", "I", "->", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "RetCC_<ISA_LIT>", ")", ";", "const", "Value", "*", "RV", "=", "Ret", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Reg", "=", "getRegForValue", "(", "RV", ")", ";", "if", "(", "Reg", "==", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "ValLocs", ".", "size", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "CCValAssign", "&", "VA", "=", "ValLocs", "[", "<NUM_LIT>", "]", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "return", "false", ";", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", "||", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "Reg", "+", "VA", ".", "getValNo", "(", ")", ";", "EVT", "SrcVT", "=", "TLI", ".", "getValueType", "(", "RV", "->", "getType", "(", ")", ")", ";", "EVT", "DstVT", "=", "VA", ".", "getValVT", "(", ")", ";", "if", "(", "SrcVT", "!=", "DstVT", ")", "{", "if", "(", "SrcVT", "!=", "<STR_LIT>", "&&", "SrcVT", "!=", "<STR_LIT>", "&&", "SrcVT", "!=", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "!", "Outs", "[", "<NUM_LIT>", "]", ".", "Flags", ".", "isZExt", "(", ")", "&&", "!", "Outs", "[", "<NUM_LIT>", "]", ".", "Flags", ".", "isSExt", "(", ")", ")", "return", "false", ";", "assert", "(", "DstVT", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", ")", "{", "if", "(", "Outs", "[", "<NUM_LIT>", "]", ".", "Flags", ".", "isSExt", "(", ")", ")", "return", "false", ";", "SrcReg", "=", "FastEmitZExtFromI1", "(", "<STR_LIT>", ",", "SrcReg", ",", "false", ")", ";", "SrcVT", "=", "<STR_LIT>", ";", "}", "unsigned", "Op", "=", "Outs", "[", "<NUM_LIT>", "]", ".", "Flags", ".", "isZExt", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["SrcReg", "=", "FastEmit_r", "(", "SrcVT", ".", "getSimpleVT", "(", ")", ",", "DstVT", ".", "getSimpleVT", "(", ")", ",", "Op", ",", "SrcReg", ",", "false", ")", ";"], "File": "X86FastISel112", "Func": "X86SelectRet", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4112, "Length": 385, "Cover_Rate": 0.6111111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "MaxReg", "=", "MaxNumVGPRs", "-", "NumRegs", "+", "<STR_LIT>", ";", "for", "(", "unsigned", "Reg", "=", "<STR_LIT>", ";", "Reg", "<=", "MaxReg", ";", "++", "Reg", ")", "{", "if", "(", "!", "canAssign", "(", "Reg", ",", "NumRegs", ")", ")", "continue", ";", "if", "(", "tryAssignRegisters", "(", "Intervals", ",", "Reg", ")", ")", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "GCNNSAReassign", "Func": "scavengeRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4113, "Length": 52, "Cover_Rate": 0.5777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printOpConstantVarOps", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "StartIndex", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "' '", ";", "if", "(", "MI", "->", "getNumOperands", "(", ")", "-", "StartIndex", "==", "<NUM_LIT>", ")", "{", "uint64_t", "Imm", "=", "MI", "->", "getOperand", "(", "StartIndex", ")", ".", "getImm", "(", ")", ";", "Imm", "|=", "(", "MI", "->", "getOperand", "(", "StartIndex", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "<<", "<NUM_LIT>", ")", ";", "O", "<<", "Imm", ";"], "ground_truth": ["}", "else", "{"], "File": "SPIRVInstPrinter", "Func": "printOpConstantVarOps", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4114, "Length": 75, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "(", "Commuted", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", "<<", "<STR_LIT>", "<<", "OpNo", "<<", "<STR_LIT>", "<<", "*", "MI", ")", ";", "FoldList", ".", "emplace_back", "(", "MI", ",", "OpNo", ",", "FoldOp", ",", "Commuted", ",", "ShrinkOp", ")", ";"], "ground_truth": ["}"], "File": "SIFoldOperands11", "Func": "appendFoldCandidate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4115, "Length": 42, "Cover_Rate": 0.42, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "long", "long", ")", "__builtin_ia32_cvtsd2si64", "(", "(", "__v2df", ")", "__A", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin1", "Func": "_mm_cvtsd_i64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4116, "Length": 14, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getSTI", "(", ")", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDHSA", ")", "{", "return", "Error", "(", "getParser", "(", ")", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "(", "Twine", "(", "HSAMD", "::", "AssemblerDirectiveBegin", ")", "+", "Twine", "(", "<STR_LIT>", "<STR_LIT>", ")", ")", ".", "str", "(", ")", ")", ";", "}", "std", "::", "string", "HSAMetadataString", ";", "raw_string_ostream", "YamlStream", "(", "HSAMetadataString", ")", ";", "getLexer", "(", ")", ".", "setSkipSpace", "(", "false", ")", ";", "bool", "FoundEnd", "=", "false", ";", "while", "(", "!", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Eof", ")", ")", "{", "while", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Space", ")", ")", "{", "YamlStream", "<<", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "Lex", "(", ")", ";", "}", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "StringRef", "ID", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";", "if", "(", "ID", "==", "<STR_LIT>", "::", "AssemblerDirectiveEnd", ")", "{", "Lex", "(", ")", ";", "FoundEnd", "=", "true", ";"], "ground_truth": ["break", ";"], "File": "AMDGPUAsmParser16", "Func": "ParseDirectiveHSAMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4117, "Length": 176, "Cover_Rate": 0.5827814569536424, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "typedef", "float", "v8qi", "__attribute__", "(", "(", "mode", "(", "V8QI", ")", ")", ")", ";", "return", "(", "unsigned", "long", "long", ")", "__builtin_sh_media_MEXTR3", "(", "(", "v8qi", ")", "mm", ",", "(", "v8qi", ")", "mn", ")", ";"], "ground_truth": ["}"], "File": "ushmedia1", "Func": "sh_media_MEXTR3", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4118, "Length": 33, "Cover_Rate": 0.6470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "emitSelectPseudo", "(", "MI", ",", "BB", ")", ";", "case", "<STR_LIT>", ":", "return", "emitBuildPairF64Pseudo", "(", "MI", ",", "BB", ")", ";", "case", "<STR_LIT>", ":", "return", "emitSplitF64Pseudo", "(", "MI", ",", "BB", ")", ";"], "ground_truth": ["}"], "File": "RISCVISelLowering42", "Func": "EmitInstrWithCustomInserter", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4119, "Length": 46, "Cover_Rate": 0.3898305084745763, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "GCNTTIImpl", "::", "getPeelingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "PeelingPreferences", "&", "PP", ")", "{"], "ground_truth": ["CommonTTI", ".", "getPeelingPreferences", "(", "L", ",", "SE", ",", "PP", ")", ";"], "File": "AMDGPUTargetTransformInfo (2)1", "Func": "getPeelingPreferences", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4120, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "RC", "->", "hasType", "(", "<STR_LIT>", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "RC", "->", "hasType", "(", "<STR_LIT>", ")", "||", "RC", "->", "hasType", "(", "<STR_LIT>", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "RC", "->", "hasType", "(", "<STR_LIT>", ")", "||", "RC", "->", "hasType", "(", "<STR_LIT>", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "RC", "->", "hasType", "(", "<STR_LIT>", ")", "||", "RC", "->", "hasType", "(", "<STR_LIT>", ")", ")", "Opc", "=", "<STR_LIT>", ";", "assert", "(", "Opc", "&&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "Offset", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "ground_truth": ["}"], "File": "MipsSEInstrInfo", "Func": "storeRegToStack", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4121, "Length": 180, "Cover_Rate": 0.4891304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "void", "gt_pch_nx", "(", "function_instance", "*", ",", "void", "(", "*", ")", "(", "void", "*", ",", "void", "*", ")", ",", "void", "*", ")", "{"], "ground_truth": ["}"], "File": "aarch64-sve-builtins", "Func": "gt_pch_nx", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4122, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "SrcC", "=", "decodeCField", "(", "Insn", ")", ";", "DecodeGPR32RegisterClass", "(", "Inst", ",", "SrcC", ",", "Address", ",", "Decoder", ")", ";", "LImm", "=", "(", "Insn", ">>", "<NUM_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "LImm", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARCDisassembler", "Func": "DecodeStLImmInstruction", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4123, "Length": 56, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ops", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "SImode", ",", "<NUM_LIT>", "+", "arm_reg0", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "ops", ")", ";"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "arm3", "Func": "output_mov_long_double_arm_from_fpa", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4124, "Length": 31, "Cover_Rate": 0.33695652173913043, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "moxie_function_arg_advance", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{"], "ground_truth": ["CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";"], "File": "moxie", "Func": "moxie_function_arg_advance", "Target": "moxie", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4125, "Length": 22, "Cover_Rate": 0.3793103448275862, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printMemReference", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "X86IntelInstPrinter10", "Func": "printf80mem", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4126, "Length": 10, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "II", "!=", "MBB", ".", "end", "(", ")", "&&", "isPseudo", "(", "II", ")", ")", "{", "II", "++", ";"], "ground_truth": ["}"], "File": "PatmosInstrInfo", "Func": "skipPseudos", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 4127, "Length": 20, "Cover_Rate": 0.5263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "!", "Val", "==", "VRegs", ".", "empty", "(", ")", "&&", "<STR_LIT>", ")", ";", "CallingConv", "::", "ID", "CC", "=", "B", ".", "getMF", "(", ")", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ";", "const", "bool", "IsShader", "=", "<STR_LIT>", "(", "CC", ")", ";", "const", "bool", "IsWaveEnd", "=", "(", "IsShader", "&&", "MFI", "->", "returnsVoid", "(", ")", ")", "||", "<STR_LIT>", "(", "CC", ")", ";", "if", "(", "IsWaveEnd", ")", "{", "B", ".", "buildInstr", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "auto", "const", "&", "ST", "=", "B", ".", "getMF", "(", ")", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "unsigned", "ReturnOpc", "=", "IsShader", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "auto", "Ret", "=", "B", ".", "buildInstrNoInsert", "(", "ReturnOpc", ")", ";", "Register", "ReturnAddrVReg", ";", "if", "(", "ReturnOpc", "==", "<STR_LIT>", ")", "{", "ReturnAddrVReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "Ret", ".", "addUse", "(", "ReturnAddrVReg", ")", ";", "}", "if", "(", "!", "lowerReturnVal", "(", "B", ",", "Val", ",", "VRegs", ",", "Ret", ")", ")", "return", "false", ";", "if", "(", "ReturnOpc", "==", "<STR_LIT>", ")", "{", "const", "<ISA_LIT>RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "Register", "LiveInReturn", "=", "MF", ".", "addLiveIn", "(", "TRI", "->", "getReturnAddressReg", "(", "MF", ")", ",", "&", "<STR_LIT>", ")", ";"], "ground_truth": ["B", ".", "buildCopy", "(", "ReturnAddrVReg", ",", "LiveInReturn", ")", ";"], "File": "AMDGPUCallLowering23", "Func": "lowerReturn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4128, "Length": 209, "Cover_Rate": 0.6920529801324503, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "X", "(", "getThe<ISA_LIT>Target", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "Nios2TargetMachine1", "Func": "LLVMInitializeNios2Target", "Target": "Nios2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4129, "Length": 12, "Cover_Rate": 0.7058823529411765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Bid", "(", ")", ":", "Bid", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "HexagonShuffler11", "Func": "HexagonBid", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4130, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printThumbAddrModeRI5Operand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "Op", ",", "raw_ostream", "&", "O", ",", "unsigned", "Scale", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "<NUM_LIT>", ")", ";", "const", "MCOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "Op", "+", "<NUM_LIT>", ")", ";", "if", "(", "!", "MO1", ".", "isReg", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "Op", ",", "O", ")", ";", "return", ";", "}", "O", "<<", "<STR_LIT>", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO3", ".", "getReg", "(", ")", ")", "O", "<<", "<STR_LIT>", "<<", "getRegisterName", "(", "MO3", ".", "getReg", "(", ")", ")", ";", "else", "if", "(", "unsigned", "ImmOffs", "=", "MO2", ".", "getImm", "(", ")", ")", "O", "<<", "<STR_LIT>", "<<", "ImmOffs", "*", "Scale", ";"], "ground_truth": ["O", "<<", "<STR_LIT>", ";"], "File": "ARMInstPrinter14", "Func": "printThumbAddrModeRI5Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4131, "Length": 141, "Cover_Rate": 0.9929577464788732, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "sh_treg_combine", "::", "touched_insn", "(", "rtx", "i", ")", "{", "m_touched_insns", ".", "push_back", "(", "i", ")", ";", "return", "i", ";"], "ground_truth": ["}"], "File": "sh", "Func": "treg_combine_touched_insn", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4132, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MCID", ".", "mayStore", "(", ")", ")", "Flags", "|=", "MachineMemOperand", "::", "MOStore", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ",", "Offset", ")", ",", "Flags", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlign", "(", "FI", ")", ")", ";"], "ground_truth": ["return", "addOffset", "(", "MIB", ".", "addFrameIndex", "(", "FI", ")", ",", "Offset", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "File": "X86InstrBuilder19", "Func": "addFrameReference", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4133, "Length": 68, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Outs", ",", "const", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", ",", "SDLoc", "DL", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Chain", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)", "Func": "LowerReturn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4134, "Length": 56, "Cover_Rate": 0.9032258064516129, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "LittleEndian", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "AArch64TargetMachine28", "Func": "computeDataLayout", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4135, "Length": 21, "Cover_Rate": 0.38181818181818183, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "ThisVal", ">", "MaxVal", ")", "ThisVal", "=", "MaxVal", ";", "}", "MachineInstr", "*", "MI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ")", ".", "addImm", "(", "ThisVal", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "NumBytes", "-=", "ThisVal", ";", "}"], "ground_truth": ["}"], "File": "SystemZFrameLowering (2)", "Func": "emitIncrement", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4136, "Length": 61, "Cover_Rate": 0.3719512195121951, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", "::", "tc_7f7f45f5", ":", "case", "<STR_LIT>", "::", "tc_9783714b", ":", "case", "<STR_LIT>", "::", "tc_9e72dc89", ":", "case", "<STR_LIT>", "::", "tc_9edb7c77", ":", "case", "<STR_LIT>", "::", "tc_f0e8e832", ":", "case", "<STR_LIT>", "::", "tc_f7569068", ":", "return", "true", ";", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "HexagonDepTimingClasses", "Func": "is_TC4x", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4137, "Length": 39, "Cover_Rate": 0.4936708860759494, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "MachineBasicBlock", "*", "Copy0MBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "BB", ")", ";", "MachineBasicBlock", "*", "SinkMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "BB", ")", ";", "F", "->", "insert", "(", "It", ",", "Copy0MBB", ")", ";", "F", "->", "insert", "(", "It", ",", "SinkMBB", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "MachineInstr", "*", "LastCCRSUser", "=", "CascadedCMOV", "?", "CascadedCMOV", ":", "LastCMOV", ";", "if", "(", "!", "LastCCRSUser", "->", "killsRegister", "(", "<STR_LIT>", ")", "&&", "!", "checkAndUpdateCCRKill", "(", "LastCCRSUser", ",", "MBB", ",", "TRI", ")", ")", "{", "Copy0MBB", "->", "addLiveIn", "(", "<STR_LIT>", ")", ";", "SinkMBB", "->", "addLiveIn", "(", "<STR_LIT>", ")", ";", "}", "SinkMBB", "->", "splice", "(", "SinkMBB", "->", "begin", "(", ")", ",", "MBB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "LastCMOV", ")", ")", ",", "MBB", "->", "end", "(", ")", ")", ";", "SinkMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "MBB", ")", ";", "if", "(", "CascadedCMOV", ")", "{", "MBB", "->", "addSuccessor", "(", "Jcc1MBB", ")", ";", "Jcc1MBB", "->", "addSuccessor", "(", "Copy0MBB", ")", ";", "Jcc1MBB", "->", "addSuccessor", "(", "SinkMBB", ")", ";", "}", "else", "{", "MBB", "->", "addSuccessor", "(", "Copy0MBB", ")", ";", "}", "MBB", "->", "addSuccessor", "(", "SinkMBB", ")", ";", "unsigned", "Opc", "=", "<STR_LIT>", "(", "CC", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "SinkMBB", ")", ";", "if", "(", "CascadedCMOV", ")", "{", "unsigned", "Opc2", "=", "<STR_LIT>", "(", "(", "<STR_LIT>", ")", "CascadedCMOV", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "BuildMI", "(", "Jcc1MBB", ",", "DL", ",", "TII", "->", "get", "(", "Opc2", ")", ")", ".", "addMBB", "(", "SinkMBB", ")", ";", "}", "Copy0MBB", "->", "addSuccessor", "(", "SinkMBB", ")", ";", "MachineBasicBlock", "::", "iterator", "MIItBegin", "=", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ";", "MachineBasicBlock", "::", "iterator", "MIItEnd", "=", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "LastCMOV", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "SinkInsertionPoint", "=", "SinkMBB", "->", "begin", "(", ")", ";", "DenseMap", "<", "unsigned", ",", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">>", "RegRewriteTable", ";", "MachineInstrBuilder", "MIB", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "MIIt", "=", "MIItBegin", ";", "MIIt", "!=", "MIItEnd", ";", "++", "MIIt", ")", "{", "Register", "DestReg", "=", "MIIt", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Op1Reg", "=", "MIIt", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["Register", "Op2Reg", "=", "MIIt", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "File": "M68kISelLowering", "Func": "EmitLoweredSelect", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4138, "Length": 375, "Cover_Rate": 0.38860103626943004, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>AAResult", "(", "const", "DataLayout", "&", "DL", ")", ":", "AAResultBase", "(", ")", ",", "DL", "(", "DL", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAliasAnalysis14", "Func": "AMDGPUAAResult", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4139, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPrr", ")", ")", ".", "addReg", "(", "Dest", ".", "getReg", "(", ")", ",", "getKillRegState", "(", "Dest", ".", "isDead", "(", ")", ")", ")", ".", "addReg", "(", "DesiredReg", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "unsigned", "Bcc", "=", "IsThumb", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "DoneBB", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "StoreBB", ")", ";", "MIB", "=", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "StrexOp", ")", ",", "TempReg", ")", ".", "addReg", "(", "NewReg", ")", ".", "addReg", "(", "AddrReg", ")", ";", "if", "(", "StrexOp", "==", "<STR_LIT>", ")", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "unsigned", "CMPri", "=", "IsThumb", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPri", ")", ")", ".", "addReg", "(", "TempReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "LoadCmpBB", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ";", "StoreBB", "->", "addSuccessor", "(", "LoadCmpBB", ")", ";"], "ground_truth": ["StoreBB", "->", "addSuccessor", "(", "DoneBB", ")", ";"], "File": "ARMExpandPseudoInsts37", "Func": "ExpandCMP_SWAP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4140, "Length": 244, "Cover_Rate": 0.3057644110275689, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "return", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "&", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "Z80oldRegisterInfo", "Func": "getPointerRegClass", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4141, "Length": 29, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstReg", ",", "getKillRegState", "(", "DstIsKill", ")", ")", ".", "addReg", "(", "DstReg", ",", "getKillRegState", "(", "DstIsKill", ")", ")", ";"], "ground_truth": ["buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstReg", ",", "getKillRegState", "(", "DstIsKill", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsKill", "(", ")", ";"], "File": "AVRExpandPseudoInsts3", "Func": "expandASRB6Rd", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4142, "Length": 90, "Cover_Rate": 0.371900826446281, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Val", "=", "MO", ".", "getImm", "(", ")", ";", "return", "true", ";", "}", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "return", "false", ";", "int64_t", "TV", ";", "unsigned", "R", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "R", ")", ")", "return", "false", ";", "MachineInstr", "*", "DI", "=", "MRI", "->", "getVRegDef", "(", "R", ")", ";", "unsigned", "DOpc", "=", "DI", "->", "getOpcode", "(", ")", ";", "switch", "(", "DOpc", ")", "{", "case", "TargetOpcode", "::", "COPY", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "!", "checkForImmediate", "(", "DI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "TV", ")", ")", "return", "false", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "const", "MachineOperand", "&", "S1", "=", "DI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MachineOperand", "&", "S2", "=", "DI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "int64_t", "V1", ",", "V2", ";", "if", "(", "!", "checkForImmediate", "(", "S1", ",", "V1", ")", "||", "!", "checkForImmediate", "(", "S2", ",", "V2", ")", ")", "return", "false", ";", "TV", "=", "V2", "|", "(", "V1", "<<", "<NUM_LIT>", ")", ";", "break", ";", "}", "case", "TargetOpcode", "::", "REG_SEQUENCE", ":", "{", "const", "MachineOperand", "&", "S1", "=", "DI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MachineOperand", "&", "S3", "=", "DI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "int64_t", "V1", ",", "V3", ";", "if", "(", "!", "checkForImmediate", "(", "S1", ",", "V1", ")", "||", "!", "checkForImmediate", "(", "S3", ",", "V3", ")", ")", "return", "false", ";", "unsigned", "Sub2", "=", "DI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "Sub4", "=", "DI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "Sub2", "==", "<STR_LIT>", "&&", "Sub4", "==", "<STR_LIT>", ")", "TV", "=", "V1", "|", "(", "V3", "<<", "<NUM_LIT>", ")", ";", "else", "if", "(", "Sub2", "==", "<STR_LIT>", "&&", "Sub4", "==", "<STR_LIT>", ")", "TV", "=", "V3", "|", "(", "V1", "<<", "<NUM_LIT>", ")", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "}", "default", ":", "return", "false", ";", "}"], "ground_truth": ["switch", "(", "MO", ".", "getSubReg", "(", ")", ")", "{"], "File": "HexagonHardwareLoops10", "Func": "checkForImmediate", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4143, "Length": 341, "Cover_Rate": 0.7839080459770115, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "DefMCID", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "isSLoad", "=", "true", ";", "break", ";", "}", "if", "(", "(", "isSLoad", "&&", "(", "RegNo", "%", "<NUM_LIT>", ")", ")", "||", "DefAlign", "<", "<NUM_LIT>", ")", "++", "DefCycle", ";", "}", "else", "{", "DefCycle", "=", "RegNo", "+", "<NUM_LIT>", ";", "}"], "ground_truth": ["return", "DefCycle", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "getVLDMDefCycle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4144, "Length": 61, "Cover_Rate": 0.3193717277486911, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegNum", "=", "matchRegisterName", "(", "lowerCase", ")", ";", "}", "else", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{"], "ground_truth": ["RegNum", "=", "matchRegisterByNumber", "(", "static_cast", "<", "unsigned", ">", "(", "Tok", ".", "getIntVal", "(", ")", ")", ",", "Mnemonic", ".", "lower", "(", ")", ")", ";"], "File": "Cpu0AsmParser", "Func": "tryParseRegister", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4145, "Length": 44, "Cover_Rate": 0.4074074074074074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "TargetOpcode", "::", "G_INTRINSIC_W_SIDE_EFFECTS", "||", "!", "IntrsWConstsToFold", ".", "count", "(", "MI", ".", "getIntrinsicID", "(", ")", ")", ")", "continue", ";", "unsigned", "NumOp", "=", "MI", ".", "getNumExplicitDefs", "(", ")", "+", "IntrsWConstsToFold", ".", "at", "(", "MI", ".", "getIntrinsicID", "(", ")", ")", ";", "while", "(", "MI", ".", "getOperand", "(", "NumOp", ")", ".", "isReg", "(", ")", ")", "{", "MachineOperand", "&", "MOp", "=", "MI", ".", "getOperand", "(", "NumOp", ")", ";", "MachineInstr", "*", "ConstMI", "=", "MRI", ".", "getVRegDef", "(", "MOp", ".", "getReg", "(", ")", ")", ";", "assert", "(", "ConstMI", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_CONSTANT", ")", ";", "MI", ".", "RemoveOperand", "(", "NumOp", ")", ";", "MI", ".", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "ConstMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getCImm", "(", ")", "->", "getZExtValue", "(", ")", ")", ")", ";", "if", "(", "MRI", ".", "use_empty", "(", "ConstMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "ToErase", ".", "push_back", "(", "ConstMI", ")", ";", "}", "}", "}", "for", "(", "MachineInstr", "*", "MI", ":", "ToErase", ")", "MI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}"], "File": "SPIRVPreLegalizer1", "Func": "foldConstantsIntoIntrinsics", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4146, "Length": 174, "Cover_Rate": 0.7909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__v4si", "__C", "=", "(", "__v4si", ")", "(", "__v2du", ")", "{", "__A", ",", "__A", "}", ";", "__v4si", "__D", "=", "(", "__v4si", ")", "(", "__v2du", ")", "{", "__B", ",", "__B", "}", ";"], "ground_truth": ["__C", "=", "(", "__v4si", ")", "_mm_sign_epi32", "(", "(", "__m128i", ")", "__C", ",", "(", "__m128i", ")", "__D", ")", ";"], "File": "tmmintrin", "Func": "_mm_sign_pi32", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4147, "Length": 48, "Cover_Rate": 0.5052631578947369, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "finish", "(", ")", "override", "{", "for", "(", "auto", "*", "Sym", ":", "UpdateOther", ")", "copyLocalEntry", "(", "Sym", ",", "Sym", "->", "getVariableValue", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "PPCMCTargetDesc (2)1", "Func": "finish", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4148, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasNo<ISA_LIT>16Attr", "=", "!", "F", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", ";", "Attribute", "SFAttr", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ";", "bool", "softFloat", "=", "!", "SFAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "SFAttr", ".", "getValueAsString", "(", ")", "==", "<STR_LIT>", ":", "Options", ".", "UseSoftFloat", ";", "if", "(", "has<ISA_LIT>16Attr", ")", "FS", "+=", "FS", ".", "empty", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "if", "(", "hasNo<ISA_LIT>16Attr", ")", "FS", "+=", "FS", ".", "empty", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "auto", "&", "I", "=", "SubtargetMap", "[", "CPU", "+", "FS", "+", "(", "softFloat", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", "]", ";", "if", "(", "!", "I", ")", "{"], "ground_truth": ["resetTargetOptions", "(", "F", ")", ";"], "File": "MipsTargetMachine71", "Func": "getSubtargetImpl", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4149, "Length": 116, "Cover_Rate": 0.4603174603174603, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "AArch64BaseInfo (2)", "Func": "getXRegFromWReg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4150, "Length": 138, "Cover_Rate": 0.3954154727793696, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ",", "<STR_LIT>", "(", "c", ")", ":", ")", ";"], "ground_truth": ["return", "result", ";"], "File": "arm", "Func": "neon2_vmls_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4151, "Length": 29, "Cover_Rate": 0.6444444444444445, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "EmitARM64WinCFISaveRegP", "(", "unsigned", "Reg", ",", "int", "Offset", ")", "{"], "ground_truth": ["}"], "File": "AArch64TargetStreamer1", "Func": "EmitARM64WinCFISaveRegP", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4152, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "nds32_expand_movmemsi_loop_unknown_size", "(", "rtx", "dstmem", ",", "rtx", "srcmem", ",", "rtx", "size", ",", "rtx", "alignment", ")", "{", "rtx", "dst_base_reg", ",", "src_base_reg", ";", "rtx", "dst_itr", ",", "src_itr", ";", "rtx", "dstmem_m", ",", "srcmem_m", ",", "dst_itr_m", ",", "src_itr_m", ";", "rtx", "dst_end", ";", "rtx", "size_least_3_bit", ";", "rtx", "double_word_end", ";", "rtx", "double_word_mode_loop", ",", "byte_mode_entry", ",", "byte_mode_loop", ",", "end_label", ";", "rtx", "tmp", ";", "rtx", "mask_least_3_bit", ";", "int", "start_regno", ";", "bool", "align_to_4_bytes", "=", "(", "INTVAL", "(", "alignment", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";", "if", "(", "TARGET_ISA_V3M", "&&", "!", "align_to_4_bytes", ")", "return", "<NUM_LIT>", ";", "if", "(", "TARGET_REDUCED_REGS", ")", "start_regno", "=", "<NUM_LIT>", ";", "else", "start_regno", "=", "<NUM_LIT>", ";", "dst_itr", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "src_itr", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "dst_end", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "tmp", "=", "gen_reg_rtx", "(", "QImode", ")", ";", "mask_least_3_bit", "=", "GEN_INT", "(", "~", "<NUM_LIT>", ")", ";", "double_word_mode_loop", "=", "gen_label_rtx", "(", ")", ";", "byte_mode_entry", "=", "gen_label_rtx", "(", ")", ";", "byte_mode_loop", "=", "gen_label_rtx", "(", ")", ";", "end_label", "=", "gen_label_rtx", "(", ")", ";", "dst_base_reg", "=", "copy_to_mode_reg", "(", "Pmode", ",", "XEXP", "(", "dstmem", ",", "<NUM_LIT>", ")", ")", ";", "src_base_reg", "=", "copy_to_mode_reg", "(", "Pmode", ",", "XEXP", "(", "srcmem", ",", "<NUM_LIT>", ")", ")", ";", "size_least_3_bit", "=", "expand_binop", "(", "SImode", ",", "and_optab", ",", "size", ",", "mask_least_3_bit", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_WIDEN", ")", ";", "dst_end", "=", "expand_binop", "(", "Pmode", ",", "add_optab", ",", "dst_base_reg", ",", "size", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_WIDEN", ")", ";", "emit_move_insn", "(", "dst_itr", ",", "dst_base_reg", ")", ";", "emit_move_insn", "(", "src_itr", ",", "src_base_reg", ")", ";", "emit_cmp_and_jump_insns", "(", "size_least_3_bit", ",", "const0_rtx", ",", "EQ", ",", "NULL", ",", "SImode", ",", "<NUM_LIT>", ",", "byte_mode_entry", ")", ";", "double_word_end", "=", "expand_binop", "(", "Pmode", ",", "add_optab", ",", "dst_base_reg", ",", "size_least_3_bit", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_WIDEN", ")", ";"], "ground_truth": ["emit_label", "(", "double_word_mode_loop", ")", ";"], "File": "nds32-memory-manipulation5", "Func": "nds32_expand_movmemsi_loop_unknown_size", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4153, "Length": 281, "Cover_Rate": 0.6627358490566038, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "const", "<ISA_LIT>Subtarget", "&", "STI", "=", "MI", "->", "getMF", "(", ")", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";"], "ground_truth": ["OutStreamer", "->", "AddComment", "(", "Twine", "(", "<STR_LIT>", ")", "+", "STI", ".", "getRegisterInfo", "(", ")", "->", "getName", "(", "RegNo", ")", ")", ";"], "File": "NVPTXAsmPrinter15", "Func": "emitImplicitDef", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4154, "Length": 42, "Cover_Rate": 0.4158415841584158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "pair", "<", "InstructionCost", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "VecTy", ")", ";", "InstructionCost", "Cost", "=", "getMemoryOpCost", "(", "Opcode", ",", "VecTy", ",", "MaybeAlign", "(", "Alignment", ")", ",", "AddressSpace", ",", "CostKind", ")", ";", "Cost", "+=", "Factor", "*", "(", "LT", ".", "first", "-", "<NUM_LIT>", ")", ";", "return", "Cost", ";"], "ground_truth": ["}"], "File": "PPCTargetTransformInfo1", "Func": "getInterleavedMemoryOpCost", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4155, "Length": 54, "Cover_Rate": 0.39705882352941174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineInstr", "*", "BMI", "=", "BSU", "->", "getInstr", "(", ")", ";", "if", "(", "!", "BMI", "||", "BMI", "->", "isPseudo", "(", ")", "||", "BMI", "->", "isTransient", "(", ")", "||", "(", "Preds", "&&", "!", "shouldScheduleAdjacent", "(", "*", "TII", ",", "ST", ",", "BMI", ",", "AMI", ")", ")", "||", "(", "!", "Preds", "&&", "!", "shouldScheduleAdjacent", "(", "*", "TII", ",", "ST", ",", "AMI", ",", "BMI", ")", ")", ")", "continue", ";", "if", "(", "Preds", ")", "DAG", "->", "addEdge", "(", "ASU", ",", "SDep", "(", "BSU", ",", "SDep", "::", "Cluster", ")", ")", ";", "else", "DAG", "->", "addEdge", "(", "BSU", ",", "SDep", "(", "ASU", ",", "SDep", "::", "Cluster", ")", ")", ";", "for", "(", "SDep", "&", "Dep", ":", "APreds", ")", "if", "(", "Dep", ".", "getSUnit", "(", ")", "==", "BSU", ")", "Dep", ".", "setLatency", "(", "<NUM_LIT>", ")", ";", "auto", "&", "BSuccs", "=", "Preds", "?", "BSU", "->", "Succs", ":", "BSU", "->", "Preds", ";", "for", "(", "SDep", "&", "Dep", ":", "BSuccs", ")", "if", "(", "Dep", ".", "getSUnit", "(", ")", "==", "ASU", ")", "Dep", ".", "setLatency", "(", "<NUM_LIT>", ")", ";", "++", "NumFused", ";", "DEBUG", "(", "{", "SUnit", "*", "LSU", "=", "Preds", "?", "BSU", ":", "ASU", ";", "SUnit", "*", "RSU", "=", "Preds", "?", "ASU", ":", "BSU", ";", "const", "MachineInstr", "*", "LMI", "=", "Preds", "?", "BMI", ":", "AMI", ";", "const", "MachineInstr", "*", "RMI", "=", "Preds", "?", "AMI", ":", "BMI", ";", "dbgs", "(", ")", "<<", "DAG", "->", "MF", ".", "getName", "(", ")", "<<", "<STR_LIT>", ";", "LSU", "->", "print", "(", "dbgs", "(", ")", ",", "DAG", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "RSU", "->", "print", "(", "dbgs", "(", ")", ",", "DAG", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "TII", "->", "getName", "(", "LMI", "->", "getOpcode", "(", ")", ")", "<<", "<STR_LIT>", "<<", "TII", "->", "getName", "(", "RMI", "->", "getOpcode", "(", ")", ")", "<<", "'\\n'", ";"], "ground_truth": ["}", ")", ";"], "File": "AArch64MacroFusion21", "Func": "scheduleAdjacentImpl", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4156, "Length": 291, "Cover_Rate": 0.6466666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>RegisterInfo", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "DisableFramePointerElim", "(", "MF", ")", "||", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ";"], "ground_truth": ["}"], "File": "XCoreRegisterInfo9", "Func": "hasFP", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4157, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getT2AddrModeImm0_1020s4OpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter", "Func": "getT2AddrModeImm0_1020s4OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4158, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "thisMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "sinkMBB", ")", ";", "thisMBB", "->", "addSuccessor", "(", "mainMBB", ")", ";", "thisMBB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "BuildMI", "(", "mainMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";", "mainMBB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "sinkMBB", "->", "addLiveIn", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "sinkMBB", ",", "sinkMBB", "->", "begin", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";"], "File": "X86ISelLowering148", "Func": "emitXBegin", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4159, "Length": 108, "Cover_Rate": 0.3956043956043956, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "V1Mask", "[", "i", "]", "=", "V2Mask", "[", "i", "]", "=", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ";", "}", "else", "{", "const", "int", "ZeroMask", "=", "<NUM_LIT>", ";", "int", "V1Idx", "=", "Mask", "[", "i", "/", "Scale", "]", "<", "Size", "?", "Mask", "[", "i", "/", "Scale", "]", "*", "Scale", "+", "i", "%", "Scale", ":", "ZeroMask", ";", "int", "V2Idx", "=", "Mask", "[", "i", "/", "Scale", "]", "<", "Size", "?", "ZeroMask", ":", "(", "Mask", "[", "i", "/", "Scale", "]", "-", "Size", ")", "*", "Scale", "+", "i", "%", "Scale", ";", "if", "(", "Zeroable", "[", "i", "/", "Scale", "]", ")", "V1Idx", "=", "V2Idx", "=", "ZeroMask", ";", "V1Mask", "[", "i", "]", "=", "DAG", ".", "getConstant", "(", "V1Idx", ",", "DL", ",", "<STR_LIT>", ")", ";", "V2Mask", "[", "i", "]", "=", "DAG", ".", "getConstant", "(", "V2Idx", ",", "DL", ",", "<STR_LIT>", ")", ";", "V1InUse", "|=", "(", "ZeroMask", "!=", "V1Idx", ")", ";", "V2InUse", "|=", "(", "ZeroMask", "!=", "V2Idx", ")", ";", "}", "}", "if", "(", "V1InUse", ")", "V1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "V1", ")", ",", "DAG", ".", "getBuildVector", "(", "<STR_LIT>", ",", "DL", ",", "V1Mask", ")", ")", ";", "if", "(", "V2InUse", ")", "V2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "V2", ")", ",", "DAG", ".", "getBuildVector", "(", "<STR_LIT>", ",", "DL", ",", "V2Mask", ")", ")", ";"], "ground_truth": ["SDValue", "V", ";"], "File": "X86ISelLowering148", "Func": "lowerVectorShuffleAsBlendOfPSHUFBs", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4160, "Length": 226, "Cover_Rate": 0.5419664268585132, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", ".", "getCalleeSavedInfo", "(", ")", ";", "int", "MinCSFI", "=", "<NUM_LIT>", ";", "int", "MaxCSFI", "=", "-", "<NUM_LIT>", ";", "if", "(", "CSI", ".", "size", "(", ")", ")", "{", "MinCSFI", "=", "CSI", "[", "<NUM_LIT>", "]", ".", "getFrameIdx", "(", ")", ";", "MaxCSFI", "=", "CSI", "[", "CSI", ".", "size", "(", ")", "-", "<NUM_LIT>", "]", ".", "getFrameIdx", "(", ")", ";", "}", "unsigned", "FrameReg", ";", "if", "(", "FrameIndex", ">=", "MinCSFI", "&&", "FrameIndex", "<=", "MaxCSFI", ")", "FrameReg", "=", "<STR_LIT>", ";", "else", "FrameReg", "=", "getFrameRegister", "(", "MF", ")", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", ")", "{", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";"], "ground_truth": ["}", "else", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", ")", "{"], "File": "NyuziRegisterInfo", "Func": "eliminateFrameIndex", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4161, "Length": 142, "Cover_Rate": 0.3008474576271186, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "auto", "SavedBytes", "=", "Bytes", ";", "if", "(", "decodeInstruction", "(", "Table", ",", "TmpInst", ",", "Inst", ",", "Address", ",", "this", ",", "STI", ")", ")", "{", "MI", "=", "TmpInst", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler12", "Func": "tryDecodeInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4162, "Length": 34, "Cover_Rate": 0.37362637362637363, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>JITInfo", "::", "replaceMachineCodeForFunction", "(", "void", "*", "Old", ",", "void", "*", "New", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", "<STR_LIT>", ")", ";"], "File": "SparcJITInfo1", "Func": "replaceMachineCodeForFunction", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4163, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Opc", "=", "I", "->", "getOpcode", "(", ")", ";", "bool", "IsDestroy", "=", "Opc", "==", "TII", "->", "getCallFrameDestroyOpcode", "(", ")", ";", "uint64_t", "CalleePopAmount", "=", "IsDestroy", "?", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ":", "<NUM_LIT>", ";", "if", "(", "!", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "Amount", "=", "alignTo", "(", "Amount", ",", "getStackAlign", "(", ")", ")", ";", "assert", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Amount", ")", "&&", "<STR_LIT>", ")", ";", "const", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "Register", "SPReg", "=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ";", "Amount", "*=", "getScratchScaleFactor", "(", "ST", ")", ";", "if", "(", "IsDestroy", ")", "Amount", "=", "-", "Amount", ";", "auto", "Add", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "SPReg", ")", ".", "addReg", "(", "SPReg", ")", ".", "addImm", "(", "Amount", ")", ";", "Add", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "}", "else", "if", "(", "CalleePopAmount", "!=", "<NUM_LIT>", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "SIFrameLowering12", "Func": "eliminateCallFramePseudoInstr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4164, "Length": 202, "Cover_Rate": 0.7651515151515151, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PLT1", "::", "<ISA_LIT>PLT1", "(", "SectionData", "&", "pParent", ")", ":", "PLT", "::", "Entry", "<", "sizeof", "(", "aarch64_plt1", ")", ">", "(", "pParent", ")", "{"], "ground_truth": ["}"], "File": "AArch64PLT", "Func": "AArch64PLT1", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4165, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_punpckhwd128_mask", "(", "(", "__v8hi", ")", "__A", ",", "(", "__v8hi", ")", "__B", ",", "(", "__v8hi", ")", "_mm_setzero_si128", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin", "Func": "_mm_maskz_unpackhi_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4166, "Length": 30, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>CodeEmitter", "(", "TargetMachine", "&", "tm", ",", "JITCodeEmitter", "&", "mce", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "JTI", "(", "<NUM_LIT>", ")", ",", "II", "(", "(", "const", "<ISA_LIT>InstrInfo", "*", ")", "tm", ".", "getInstrInfo", "(", ")", ")", ",", "TD", "(", "tm", ".", "getDataLayout", "(", ")", ")", ",", "TM", "(", "tm", ")", ",", "MCE", "(", "mce", ")", ",", "MCPEs", "(", "<NUM_LIT>", ")", ",", "MJTEs", "(", "<NUM_LIT>", ")", ",", "IsPIC", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{"], "ground_truth": ["}"], "File": "MipsCodeEmitter10", "Func": "MipsCodeEmitter", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4167, "Length": 78, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "GET_CODE", "(", "XEXP", "(", "SET_SRC", "(", "pat", ")", ",", "<NUM_LIT>", ")", ")", "==", "LABEL_REF", ")", "label", "=", "XEXP", "(", "SET_SRC", "(", "pat", ")", ",", "<NUM_LIT>", ")", ";", "else", "continue", ";", "}", "else", "continue", ";", "if", "(", "get_attr_length", "(", "insn", ")", "==", "<NUM_LIT>", ")", "continue", ";", "if", "(", "flag_pic", ")", "{", "target", "=", "gen_rtx_UNSPEC", "(", "SImode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "label", ")", ",", "<NUM_LIT>", ")", ";", "target", "=", "gen_rtx_CONST", "(", "SImode", ",", "target", ")", ";", "target", "=", "force_const_mem", "(", "SImode", ",", "target", ")", ";", "jump", "=", "gen_rtx_REG", "(", "Pmode", ",", "BASE_REGISTER", ")", ";", "jump", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "jump", ",", "temp_reg", ")", ";", "}", "else", "{", "target", "=", "force_const_mem", "(", "Pmode", ",", "label", ")", ";", "jump", "=", "temp_reg", ";"], "ground_truth": ["}"], "File": "s3902", "Func": "s390_split_branches", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4168, "Length": 124, "Cover_Rate": 0.3069306930693069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>DAGToDAGISel", "(", "<ISA_LIT>TargetMachine", "&", "TargetMachine", ")", ":", "SelectionDAGISel", "(", "TargetMachine", ")", "{"], "ground_truth": ["}"], "File": "RISCVISelDAGToDAG", "Func": "RISCVDAGToDAGISel", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4169, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>RegisterInfo", "::", "<ISA_LIT>RegisterInfo", "(", "const", "<ISA_LIT>TargetMachine", "&", "TM", ")", ":", "<ISA_LIT>GenRegisterInfo", "(", "<STR_LIT>", ")", "{"], "ground_truth": ["}"], "File": "LC3bRegisterInfo", "Func": "LC3bRegisterInfo", "Target": "LC3b", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4170, "Length": 16, "Cover_Rate": 0.8888888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addRequired", "<", "MachineLoopInfo", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "ReachingDefAnalysis", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4171, "Length": 26, "Cover_Rate": 0.6190476190476191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetAsmStreamer", "::", "<ISA_LIT>TargetAsmStreamer", "(", "MCStreamer", "&", "S", ",", "formatted_raw_ostream", "&", "OS", ")", ":", "<ISA_LIT>TargetStreamer", "(", "S", ")", "{"], "ground_truth": ["}"], "File": "Nios2TargetStreamer1", "Func": "Nios2TargetAsmStreamer", "Target": "Nios2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4172, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PtrOff", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ",", "StackPtr", ",", "PtrOff", ")", ";", "return", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Arg", ",", "PtrOff", ",", "MachinePointerInfo", "::", "getStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "LocMemOffset", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "LowerMemOpCallTo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4173, "Length": 58, "Cover_Rate": 0.5087719298245614, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "if", "(", "XNACKUsed", ")", "ExtraSGPRs", "=", "<NUM_LIT>", ";", "if", "(", "FlatScrUsed", "||", "STI", "->", "getFeatureBits", "(", ")", ".", "test", "(", "<STR_LIT>", ")", ")", "ExtraSGPRs", "=", "<NUM_LIT>", ";", "}", "return", "ExtraSGPRs", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "getNumExtraSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4174, "Length": 35, "Cover_Rate": 0.32407407407407407, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "<NUM_LIT>", ")", ";"], "ground_truth": ["bool", "isAdd", "=", "MO1", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ";"], "File": "ARMMCCodeEmitter10", "Func": "getPostIdxRegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4175, "Length": 25, "Cover_Rate": 0.32894736842105265, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "N1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "N1", "=", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "LoOpcode", ",", "HiOpcode", ";", "if", "(", "Subtarget", "->", "hasMulU24", "(", ")", "&&", "isU24", "(", "N0", ",", "DAG", ")", "&&", "isU24", "(", "N1", ",", "DAG", ")", ")", "{", "N0", "=", "DAG", ".", "getZExtOrTrunc", "(", "N0", ",", "DL", ",", "<STR_LIT>", ")", ";", "N1", "=", "DAG", ".", "getZExtOrTrunc", "(", "N1", ",", "DL", ",", "<STR_LIT>", ")", ";", "LoOpcode", "=", "<STR_LIT>", ";", "HiOpcode", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "Subtarget", "->", "hasMulI24", "(", ")", "&&", "isI24", "(", "N0", ",", "DAG", ")", "&&", "isI24", "(", "N1", ",", "DAG", ")", ")", "{"], "ground_truth": ["N0", "=", "DAG", ".", "getSExtOrTrunc", "(", "N0", ",", "DL", ",", "<STR_LIT>", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "performMulLoHiCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4176, "Length": 119, "Cover_Rate": 0.37777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "createShadowCallStackPass", "(", ")", "{"], "ground_truth": ["return", "new", "ShadowCallStack", "(", ")", ";"], "File": "ShadowCallStack", "Func": "createShadowCallStackPass", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4177, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NumV2Elements", "==", "<NUM_LIT>", "&&", "Mask", "[", "<NUM_LIT>", "]", ">=", "NumElts", ")", "if", "(", "SDValue", "Insertion", "=", "lowerVectorShuffleAsElementInsertion", "(", "DL", ",", "VT", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Insertion", ";", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleWithUndefHalf", "(", "DL", ",", "VT", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "VT", ".", "isInteger", "(", ")", "&&", "!", "Subtarget", "->", "hasAVX2", "(", ")", ")", "{", "int", "ElementBits", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "ElementBits", "<", "<NUM_LIT>", ")", "return", "splitAndLowerVectorShuffle", "(", "DL", ",", "VT", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ";", "MVT", "FpVT", "=", "<STR_LIT>", "(", "<STR_LIT>", "(", "ElementBits", ")", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ";", "V1", "=", "DAG", ".", "getBitcast", "(", "FpVT", ",", "V1", ")", ";", "V2", "=", "DAG", ".", "getBitcast", "(", "FpVT", ",", "V2", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "DAG", ".", "getVectorShuffle", "(", "FpVT", ",", "DL", ",", "V1", ",", "V2", ",", "Mask", ")", ")", ";", "}", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "case", "<STR_LIT>", ":", "return", "lowerV4F64VectorShuffle", "(", "Op", ",", "V1", ",", "V2", ",", "Subtarget", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerV4I64VectorShuffle", "(", "Op", ",", "V1", ",", "V2", ",", "Subtarget", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "lowerV8F32VectorShuffle", "(", "Op", ",", "V1", ",", "V2", ",", "Subtarget", ",", "DAG", ")", ";"], "File": "X86ISelLowering (2)3", "Func": "lower256BitVectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4178, "Length": 231, "Cover_Rate": 0.5675675675675675, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "(", "void", ")", "FrameIdx", ";"], "ground_truth": ["assert", "(", "FrameIdx", "==", "MF", ".", "getFrameInfo", "(", ")", "->", "getObjectIndexBegin", "(", ")", "&&", "<STR_LIT>", ")", ";"], "File": "MSP430FrameLowering25", "Func": "processFunctionBeforeFrameFinalized", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4179, "Length": 22, "Cover_Rate": 0.3384615384615385, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "||", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "||", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ";"], "ground_truth": ["}"], "File": "X86InstrInfo (2)", "Func": "MaskRegClassContains", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4180, "Length": 23, "Cover_Rate": 0.6052631578947368, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "Ty", "=", "Op", ".", "getValueType", "(", ")", ";", "unsigned", "GOTFlag", "=", "<STR_LIT>", ";", "SDValue", "GOT", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Ty", ",", "getGlobalReg", "(", "DAG", ",", "Ty", ")", ",", "getTargetNode", "(", "Op", ",", "DAG", ",", "GOTFlag", ")", ")", ";", "SDValue", "Load", "=", "DAG", ".", "getLoad", "(", "Ty", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "GOT", ",", "MachinePointerInfo", "::", "getGOT", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "unsigned", "LoFlag", "=", "<STR_LIT>", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Ty", ",", "getTargetNode", "(", "Op", ",", "DAG", ",", "LoFlag", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Ty", ",", "Load", ",", "Lo", ")", ";"], "ground_truth": ["}"], "File": "Cpu0ISelLowering1", "Func": "getAddrLocal", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4181, "Length": 123, "Cover_Rate": 0.7884615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "Tok", ".", "getString", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "parseSetFeature", "(", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "Tok", ".", "getString", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "parseSetFeature", "(", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "Tok", ".", "getString", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "parseSetFeature", "(", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "Tok", ".", "getString", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "parseSetFeature", "(", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "Tok", ".", "getString", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "parseSetFeature", "(", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "Tok", ".", "getString", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "parseSetFeature", "(", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "Tok", ".", "getString", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "parseSetFeature", "(", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "Tok", ".", "getString", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "parseSetMsaDirective", "(", ")", ";", "}", "else", "if", "(", "Tok", ".", "getString", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "parseSetNoMsaDirective", "(", ")", ";", "}", "else", "{", "parseSetAssignment", "(", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "MipsAsmParser92", "Func": "parseDirectiveSet", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4182, "Length": 180, "Cover_Rate": 0.325497287522604, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TRI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "Is64Bit", "=", "Subtarget", "->", "is64Bit", "(", ")", ";", "assert", "(", "Subtarget", "->", "isTargetNaCl", "(", ")", "&&", "<STR_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";"], "File": "X86NaClRewritePass", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4183, "Length": 73, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "HiOperand", ".", "isBlockAddress", "(", ")", ")", "{", "BuildMI", "(", "*", "BB", ",", "InsertPt", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DoubleDestReg", ")", ".", "addBlockAddress", "(", "HiOperand", ".", "getBlockAddress", "(", ")", ",", "HiOperand", ".", "getOffset", "(", ")", ",", "HiOperand", ".", "getTargetFlags", "(", ")", ")", ".", "addReg", "(", "LoReg", ",", "LoRegKillFlag", ")", ";", "return", ";", "}", "if", "(", "HiOperand", ".", "isJTI", "(", ")", ")", "{", "BuildMI", "(", "*", "BB", ",", "InsertPt", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DoubleDestReg", ")", ".", "addJumpTableIndex", "(", "HiOperand", ".", "getIndex", "(", ")", ",", "HiOperand", ".", "getTargetFlags", "(", ")", ")", ".", "addReg", "(", "LoReg", ",", "LoRegKillFlag", ")", ";", "return", ";", "}"], "ground_truth": ["if", "(", "HiOperand", ".", "isCPI", "(", ")", ")", "{"], "File": "HexagonCopyToCombine (2)1", "Func": "emitCombineIR", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4184, "Length": 121, "Cover_Rate": 0.35693215339233036, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx_insn", "*", "insn", ";", "if", "(", "offset", "==", "<NUM_LIT>", ")", "return", ";", "if", "(", "offset", "<", "-", "<NUM_LIT>", "||", "offset", ">", "<NUM_LIT>", ")", "{", "rtx", "reg", "=", "gen_rtx_REG", "(", "SImode", ",", "REG_A0", ")", ";", "rtx", "low", "=", "GEN_INT", "(", "trunc_int_for_mode", "(", "offset", ",", "HImode", ")", ")", ";", "insn", "=", "emit_insn", "(", "gen_movsi_high", "(", "reg", ",", "low", ")", ")", ";", "if", "(", "frame_related_p", ")", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "insn", "=", "emit_insn", "(", "gen_movsi_lo_sum", "(", "reg", ",", "reg", ",", "to_add", ")", ")", ";", "if", "(", "frame_related_p", ")", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "to_add", "=", "reg", ";", "}"], "ground_truth": ["insn", "=", "emit_insn", "(", "gen_addsi3", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "to_add", ")", ")", ";"], "File": "c6x2", "Func": "emit_add_sp_const", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 4185, "Length": 114, "Cover_Rate": 0.6263736263736264, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "std", "::", "min", "(", "STC", ".", "getStackCacheSize", "(", ")", ",", "getMinMaxDisplacement", "(", "Node", ",", "true", ")", ")", ";"], "ground_truth": ["}"], "File": "PatmosStackCacheAnalysis", "Func": "getMaxDisplacement", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 4186, "Length": 20, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MDNode", "*", "Node", "=", "cast", "<", "MDNode", ">", "(", "KernelMDNode", "->", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ")", ";", "Res", ".", "push_back", "(", "Node", "->", "getOperand", "(", "OpIdx", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUOpenCLImageTypeLoweringPass", "Func": "GetArgMD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4187, "Length": 32, "Cover_Rate": 0.48484848484848486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "const", "unsigned", "*", "CSRegs", "=", "getCalleeSavedRegs", "(", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "--", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "if", "(", "(", "STI", ".", "isTargetDarwin", "(", ")", "&&", "NumBytes", ")", "||", "HasFP", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "HasFP", "||", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "||", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", "||", "AFI", "->", "getDPRCalleeSavedAreaOffset", "(", ")", ")", "{", "if", "(", "NumBytes", ")", "{", "if", "(", "is<ISA_LIT>", ")", "emit<ISA_LIT>RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "<STR_LIT>", ",", "FramePtr", ",", "-", "NumBytes", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "TII", ")", ";", "else", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "<STR_LIT>", ",", "FramePtr", ",", "-", "NumBytes", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "TII", ")", ";", "}", "else", "{", "if", "(", "is<ISA_LIT>", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "(", "unsigned", ")", "<STR_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "FramePtr", ")", ";", "}", "}", "}", "else", "if", "(", "NumBytes", ")", "emitSPUpdate", "(", "is<ISA_LIT>", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ")", ";", "movePastCSLoadStoreOps", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "STI", ")", ";", "emitSPUpdate", "(", "is<ISA_LIT>", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "movePastCSLoadStoreOps", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "STI", ")", ";", "emitSPUpdate", "(", "is<ISA_LIT>", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", ")", ";", "movePastCSLoadStoreOps", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "STI", ")", ";", "emitSPUpdate", "(", "is<ISA_LIT>", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", ")", ";", "}"], "ground_truth": ["if", "(", "VARegSaveSize", ")", "emitSPUpdate", "(", "is<ISA_LIT>", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "VARegSaveSize", ")", ";"], "File": "ARMBaseRegisterInfo20", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4188, "Length": 412, "Cover_Rate": 0.6971235194585449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "V0", ".", "getNode", "(", ")", ")", ";", "SDValue", "RegClass", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "createQRegPairNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4189, "Length": 52, "Cover_Rate": 0.45217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Result", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "getPointerTy", "(", ")", ",", "Offset", ")", ";", "Offset", "=", "<NUM_LIT>", ";", "}", "else", "{", "Result", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "getPointerTy", "(", ")", ",", "<NUM_LIT>", ",", "OpFlags", ")", ";", "}", "if", "(", "Subtarget", "->", "isPICStyleRIPRel", "(", ")", "&&", "(", "M", "==", "CodeModel", "::", "Small", "||", "M", "==", "CodeModel", "::", "Kernel", ")", ")", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ",", "Result", ")", ";", "else", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ",", "Result", ")", ";", "if", "(", "isGlobalRelativeToPICBase", "(", "OpFlags", ")", ")", "{", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ")", ",", "Result", ")", ";", "}"], "ground_truth": ["if", "(", "isGlobalStubReference", "(", "OpFlags", ")", ")", "Result", "=", "DAG", ".", "getLoad", "(", "getPointerTy", "(", ")", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Result", ",", "PseudoSourceValue", "::", "getGOT", "(", ")", ",", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering94", "Func": "LowerGlobalAddress", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4190, "Length": 172, "Cover_Rate": 0.5910652920962199, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Opc", ")", "{", "case", "TargetOpcode", "::", "IMPLICIT_DEF", ":", "case", "TargetOpcode", "::", "KILL", ":", "case", "TargetOpcode", "::", "BUNDLE", ":", "case", "TargetOpcode", "::", "CFI_INSTRUCTION", ":", "case", "TargetOpcode", "::", "EH_LABEL", ":"], "ground_truth": ["case", "TargetOpcode", "::", "GC_LABEL", ":"], "File": "SIInsertSkips10", "Func": "opcodeEmitsNoInsts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4191, "Length": 35, "Cover_Rate": 0.603448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "emit_move_insn", "(", "target", ",", "GEN_INT", "(", "d3", ")", ")", ";", "emit_move_insn", "(", "target", ",", "gen_rtx_ASHIFT", "(", "DImode", ",", "target", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "if", "(", "d2", ")", "emit_move_insn", "(", "target", ",", "gen_rtx_PLUS", "(", "DImode", ",", "target", ",", "GEN_INT", "(", "d2", ")", ")", ")", ";"], "ground_truth": ["if", "(", "d1", ")", "emit_move_insn", "(", "target", ",", "gen_rtx_PLUS", "(", "DImode", ",", "target", ",", "GEN_INT", "(", "d1", ")", ")", ")", ";"], "File": "alpha", "Func": "alpha_emit_set_long_const", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4192, "Length": 71, "Cover_Rate": 0.33490566037735847, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "first_reg", ";", "for", "(", "first_reg", "=", "<NUM_LIT>", ";", "first_reg", "<=", "<NUM_LIT>", ";", "first_reg", "++", ")", "if", "(", "save_reg_p", "(", "first_reg", ")", ")", "break", ";", "if", "(", "first_reg", ">", "RS6000_PIC_OFFSET_TABLE_REGNUM", "&&", "(", "(", "DEFAULT_ABI", "==", "ABI_V4", "&&", "flag_pic", "!=", "<NUM_LIT>", ")", "||", "(", "DEFAULT_ABI", "==", "ABI_DARWIN", "&&", "flag_pic", ")", "||", "(", "TARGET_TOC", "&&", "TARGET_MINIMAL_TOC", ")", ")", "&&", "rs6000_reg_live_or_pic_offset_p", "(", "RS6000_PIC_OFFSET_TABLE_REGNUM", ")", ")", "first_reg", "=", "RS6000_PIC_OFFSET_TABLE_REGNUM", ";", "if", "(", "flag_pic", "&&", "crtl", "->", "uses_pic_offset_table", "&&", "first_reg", ">", "RS6000_PIC_OFFSET_TABLE_REGNUM", ")", "return", "RS6000_PIC_OFFSET_TABLE_REGNUM", ";"], "ground_truth": ["return", "first_reg", ";"], "File": "powerpcspe", "Func": "first_reg_to_save", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4193, "Length": 84, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", "{", "Shift", "=", "countTrailingZeros", "<", "uint64_t", ">", "(", "Imm", ")", ";", "int64_t", "ImmSh", "=", "static_cast", "<", "uint64_t", ">", "(", "Imm", ")", ">>", "Shift", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "ImmSh", ")", ")", "{", "Imm", "=", "ImmSh", ";", "}", "else", "{", "Remainder", "=", "Imm", ";", "Shift", "=", "<NUM_LIT>", ";", "Imm", ">>=", "<NUM_LIT>", ";", "}", "}", "unsigned", "Result", "=", "<NUM_LIT>", ";", "unsigned", "Lo", "=", "Imm", "&", "<NUM_LIT>", ";", "unsigned", "Hi", "=", "(", "Imm", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", "{", "++", "Result", ";", "}", "else", "if", "(", "Lo", ")", "{", "Result", "+=", "<NUM_LIT>", ";", "}", "else", "{", "++", "Result", ";", "}", "if", "(", "!", "Shift", ")", "return", "Result", ";", "if", "(", "Imm", ")", "++", "Result", ";", "if", "(", "(", "Hi", "=", "(", "Remainder", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ")", "++", "Result", ";", "if", "(", "(", "Lo", "=", "Remainder", "&", "<NUM_LIT>", ")", ")", "++", "Result", ";"], "ground_truth": ["return", "Result", ";"], "File": "PPCISelDAGToDAG", "Func": "SelectInt64CountDirect", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4194, "Length": 170, "Cover_Rate": 0.8994708994708994, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "N00", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N01", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "APInt", "ShlConst", "=", "(", "cast", "<", "ConstantSDNode", ">", "(", "N01", ")", ")", "->", "getAPIntValue", "(", ")", ";", "APInt", "SarConst", "=", "(", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ")", "->", "getAPIntValue", "(", ")", ";", "EVT", "CVT", "=", "N1", ".", "getValueType", "(", ")", ";", "if", "(", "SarConst", ".", "isNegative", "(", ")", ")", "return", "SDValue", "(", ")", ";", "for", "(", "MVT", "SVT", ":", "<STR_LIT>", "(", ")", ")", "{", "unsigned", "ShiftSize", "=", "SVT", ".", "getSizeInBits", "(", ")", ";", "if", "(", "ShiftSize", "<", "<NUM_LIT>", "||", "ShiftSize", ">", "<NUM_LIT>", "||", "ShlConst", "!=", "Size", "-", "ShiftSize", ")", "continue", ";", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "NN", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N00", ",", "DAG", ".", "getValueType", "(", "SVT", ")", ")", ";", "SarConst", "=", "SarConst", "-", "(", "Size", "-", "ShiftSize", ")", ";", "if", "(", "SarConst", "==", "<NUM_LIT>", ")", "return", "NN", ";"], "ground_truth": ["else", "if", "(", "SarConst", ".", "isNegative", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "NN", ",", "DAG", ".", "getConstant", "(", "-", "SarConst", ",", "DL", ",", "CVT", ")", ")", ";"], "File": "X86ISelLowering143", "Func": "combineShiftRightArithmetic", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4195, "Length": 196, "Cover_Rate": 0.56, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Offset", "=", "CurDAG", "->", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "SDLoc", "(", "Addr", ")", ",", "true", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "SelectGlobalValueVariableOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4196, "Length": 19, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>LoopRescheduling", "::", "moveGroup", "(", "InstrGroup", "&", "G", ",", "MachineBasicBlock", "&", "LB", ",", "MachineBasicBlock", "&", "PB", ",", "MachineBasicBlock", "::", "iterator", "At", ",", "unsigned", "OldPhiR", ",", "unsigned", "NewPredR", ")", "{", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "RegMap", ";", "const", "TargetRegisterClass", "*", "PhiRC", "=", "MRI", "->", "getRegClass", "(", "NewPredR", ")", ";", "Register", "PhiR", "=", "MRI", "->", "createVirtualRegister", "(", "PhiRC", ")", ";", "BuildMI", "(", "LB", ",", "At", ",", "At", "->", "getDebugLoc", "(", ")", ",", "HII", "->", "get", "(", "TargetOpcode", "::", "PHI", ")", ",", "PhiR", ")", ".", "addReg", "(", "NewPredR", ")", ".", "addMBB", "(", "&", "PB", ")", ".", "addReg", "(", "G", ".", "Inp", ".", "Reg", ")", ".", "addMBB", "(", "&", "LB", ")", ";", "RegMap", ".", "insert", "(", "std", "::", "make_pair", "(", "G", ".", "Inp", ".", "Reg", ",", "PhiR", ")", ")", ";", "for", "(", "unsigned", "i", "=", "G", ".", "Ins", ".", "size", "(", ")", ";", "i", ">", "<NUM_LIT>", ";", "--", "i", ")", "{", "const", "MachineInstr", "*", "SI", "=", "G", ".", "Ins", "[", "i", "-", "<NUM_LIT>", "]", ";", "unsigned", "DR", "=", "getDefReg", "(", "SI", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", "->", "getRegClass", "(", "DR", ")", ";", "Register", "NewDR", "=", "MRI", "->", "createVirtualRegister", "(", "RC", ")", ";", "DebugLoc", "DL", "=", "SI", "->", "getDebugLoc", "(", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "LB", ",", "At", ",", "DL", ",", "HII", "->", "get", "(", "SI", "->", "getOpcode", "(", ")", ")", ",", "NewDR", ")", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ",", "m", "=", "SI", "->", "getNumOperands", "(", ")", ";", "j", "<", "m", ";", "++", "j", ")", "{", "const", "MachineOperand", "&", "Op", "=", "SI", "->", "getOperand", "(", "j", ")", ";"], "ground_truth": ["if", "(", "!", "Op", ".", "isReg", "(", ")", ")", "{"], "File": "HexagonBitSimplify", "Func": "moveGroup", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4197, "Length": 271, "Cover_Rate": 0.7633802816901408, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "out_adj_frame_ptr", "(", "FILE", "*", "file", ",", "int", "adj", ")", "{", "int", "size", "=", "<NUM_LIT>", ";", "if", "(", "adj", ")", "{", "if", "(", "TARGET_TINY_STACK", ")", "{", "if", "(", "adj", "<", "-", "<NUM_LIT>", "||", "adj", ">", "<NUM_LIT>", ")", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", ",", "adj", ")", ";", "fprintf", "(", "file", ",", "(", "AS2", "(", "subi", ",", "r28", ",", "%", "d", ")", "CR_TAB", ")", ",", "adj", ")", ";", "size", "++", ";", "}", "else", "if", "(", "adj", "<", "-", "<NUM_LIT>", "||", "adj", ">", "<NUM_LIT>", ")", "{", "fprintf", "(", "file", ",", "(", "AS2", "(", "subi", ",", "r28", ",", "lo8", "(", "%", "d", ")", ")", "CR_TAB", "AS2", "(", "sbci", ",", "r29", ",", "hi8", "(", "%", "d", ")", ")", "CR_TAB", ")", ",", "adj", ",", "adj", ")", ";"], "ground_truth": ["size", "+=", "<NUM_LIT>", ";"], "File": "avr3", "Func": "out_adj_frame_ptr", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4198, "Length": 126, "Cover_Rate": 0.6596858638743456, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "mep_note_pragma_flag", "(", "funcname", ",", "FUNC_DISINTERRUPT", ")", ";"], "ground_truth": ["}"], "File": "mep", "Func": "mep_note_pragma_disinterrupt", "Target": "mep", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4199, "Length": 8, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "O", "<<", "MO", ".", "getImm", "(", ")", "+", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "RISCVInstPrinter12", "Func": "printSImm5Plus1", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4200, "Length": 34, "Cover_Rate": 0.5964912280701754, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Count", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", "return", "false", ";", "uint64_t", "NumNops", "=", "Count", "/", "<NUM_LIT>", ";"], "ground_truth": ["for", "(", "uint64_t", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumNops", ";", "++", "i", ")", "OW", "->", "Write32", "(", "<NUM_LIT>", ")", ";"], "File": "AArch64AsmBackend16", "Func": "writeNopData", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4201, "Length": 39, "Cover_Rate": 0.6842105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "void", "maybe_add_dllimport", "(", "tree", "decl", ")", "{", "if", "(", "i386_pe_type_dllimport_p", "(", "decl", ")", ")", "DECL_DLLIMPORT_P", "(", "decl", ")", "=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "winnt-cxx", "Func": "maybe_add_dllimport", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4202, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ConstantSDNode", "*", "Cst", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ")", ")", "{"], "ground_truth": ["IntPtr", "=", "CurDAG", "->", "getIntPtrConstant", "(", "Cst", "->", "getZExtValue", "(", ")", "/", "<NUM_LIT>", ",", "SDLoc", "(", "Addr", ")", ",", "true", ")", ";"], "File": "AMDGPUISelDAGToDAG72", "Func": "SelectGlobalValueConstantOffset", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4203, "Length": 37, "Cover_Rate": 0.6379310344827587, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Thumb2InstrInfo", "::", "Thumb2InstrInfo", "(", "const", "<ISA_LIT>Subtarget", "&", "STI", ")", ":", "RI", "(", "*", "this", ",", "STI", ")", "{"], "ground_truth": ["}"], "File": "Thumb2InstrInfo49", "Func": "Thumb2InstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4204, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "FPOffset", "=", "Subtarget", ".", "getFrameLowering", "(", ")", "->", "getFramePointerSaveOffset", "(", ")", ";", "FPSI", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "is<ISA_LIT>64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "FPOffset", ",", "true", ")", ";", "FI", "->", "setFramePointerSaveIndex", "(", "FPSI", ")", ";", "}", "return", "DAG", ".", "getFrameIndex", "(", "FPSI", ",", "PtrVT", ")", ";"], "ground_truth": ["}"], "File": "PPCISelLowering119", "Func": "getFramePointerFrameIndex", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4205, "Length": 53, "Cover_Rate": 0.43089430894308944, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MCDisassembler", "::", "SoftFail", ":", "Out", "=", "In", ";", "return", "true", ";", "case", "MCDisassembler", "::", "Fail", ":", "Out", "=", "In", ";", "return", "false", ";", "}"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "AArch64Disassembler (2)2", "Func": "Check", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4206, "Length": 30, "Cover_Rate": 0.5357142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "Op", ":", "{", "G_ASHR", ",", "G_LSHR", ",", "G_SHL", "}", ")", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "p0", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "<NUM_LIT>", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SELECT", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SELECT", ",", "p0", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SELECT", ",", "<NUM_LIT>", ",", "s1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_BRCOND", ",", "s1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_CONSTANT", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_CONSTANT", ",", "p0", "}", ",", "Legal", ")", ";", "setLegalizeScalarToDifferentSizeStrategy", "(", "G_CONSTANT", ",", "<NUM_LIT>", ",", "widen_1_8_16", ")", ";", "setAction", "(", "{", "G_ICMP", ",", "s1", "}", ",", "Legal", ")", ";", "setLegalizeScalarToDifferentSizeStrategy", "(", "G_ICMP", ",", "<NUM_LIT>", ",", "widenToLargerTypesUnsupportedOtherwise", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s32", ",", "p0", "}", ")", "setAction", "(", "{", "G_ICMP", ",", "<NUM_LIT>", ",", "Ty", "}", ",", "Legal", ")", ";", "if", "(", "!", "ST", ".", "useSoftFloat", "(", ")", "&&", "ST", ".", "hasVFP2", "(", ")", ")", "{", "for", "(", "unsigned", "BinOp", ":", "{", "G_FADD", ",", "G_FSUB", ",", "G_FMUL", ",", "G_FDIV", "}", ")", "for", "(", "auto", "Ty", ":", "{", "s32", ",", "s64", "}", ")", "setAction", "(", "{", "BinOp", ",", "Ty", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_LOAD", ",", "s64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_STORE", ",", "s64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "s1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "<NUM_LIT>", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "<NUM_LIT>", ",", "s64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_MERGE_VALUES", ",", "s64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_MERGE_VALUES", ",", "<NUM_LIT>", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_UNMERGE_VALUES", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_UNMERGE_VALUES", ",", "<NUM_LIT>", ",", "s64", "}", ",", "Legal", ")", ";", "}", "else", "{", "for", "(", "unsigned", "BinOp", ":", "{", "G_FADD", ",", "G_FSUB", ",", "G_FMUL", ",", "G_FDIV", "}", ")", "for", "(", "auto", "Ty", ":", "{", "s32", ",", "s64", "}", ")", "setAction", "(", "{", "BinOp", ",", "Ty", "}", ",", "Libcall", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "s1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "<NUM_LIT>", ",", "s32", "}", ",", "Custom", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "<NUM_LIT>", ",", "s64", "}", ",", "Custom", ")", ";", "if", "(", "AEABI", "(", "ST", ")", ")", "setFCmpLibcallsAEABI", "(", ")", ";"], "ground_truth": ["else", "setFCmpLibcallsGNU", "(", ")", ";"], "File": "ARMLegalizerInfo2", "Func": "ARMLegalizerInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4207, "Length": 422, "Cover_Rate": 0.48786127167630056, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetLoweringObjectFileMachO", "&", "TLOFMacho", "=", "static_cast", "<", "TargetLoweringObjectFileMachO", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "const", "MCSection", "*", "LSPSection", "=", "TLOFMacho", ".", "getLazySymbolPointerSection", "(", ")", ";", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "const", "MCSection", "*", "StubSection", "=", "TLOFMacho", ".", "getMachOSection", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "MCSectionMachO", "::", "S_SYMBOL_STUBS", "|", "MCSectionMachO", "::", "S_ATTR_PURE_INSTRUCTIONS", ",", "<NUM_LIT>", ",", "SectionKind", "::", "getText", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "StubSection", ")", ";", "EmitAlignment", "(", "<NUM_LIT>", ")", ";", "const", "MCSymbol", "*", "Stub", "=", "Stubs", "[", "i", "]", ".", "first", ";", "const", "MCSymbol", "*", "RawSym", "=", "Stubs", "[", "i", "]", ".", "second", ";", "const", "MCSymbol", "*", "LazyPtr", "=", "GetLazyPtr", "(", "Stub", ",", "OutContext", ")", ";", "const", "MCSymbol", "*", "AnonSymbol", "=", "GetAnonSym", "(", "Stub", ",", "OutContext", ")", ";", "O", "<<", "*", "Stub", "<<", "<STR_LIT>", ";"], "ground_truth": ["O", "<<", "<STR_LIT>", "<<", "*", "RawSym", "<<", "'\\n'", ";"], "File": "PPCAsmPrinter71", "Func": "EmitFunctionStubs", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4208, "Length": 168, "Cover_Rate": 0.33399602385685884, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CPUser", "&", "U", "=", "CPUsers", "[", "i", "]", ";", "unsigned", "UserOffset", "=", "getUserOffset", "(", "U", ")", ";", "if", "(", "isCPEntryInRange", "(", "U", ".", "MI", ",", "UserOffset", ",", "U", ".", "CPEMI", ",", "U", ".", "getMaxDisp", "(", ")", "+", "<NUM_LIT>", ",", "U", ".", "NegOk", ",", "true", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "continue", ";", "}"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "File": "ARMConstantIslandPass10", "Func": "verify", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4209, "Length": 91, "Cover_Rate": 0.3939393939393939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "cvtLdWriteBackRegAddrMode2", "(", "MCInst", "&", "Inst", ",", "unsigned", "Opcode", ",", "const", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "(", "(", "<ISA_LIT>Operand", "*", ")", "Operands", "[", "<NUM_LIT>", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["(", "(", "<ISA_LIT>Operand", "*", ")", "Operands", "[", "<NUM_LIT>", "]", ")", "->", "addAddrMode2Operands", "(", "Inst", ",", "<NUM_LIT>", ")", ";"], "File": "ARMAsmParser111", "Func": "cvtLdWriteBackRegAddrMode2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4210, "Length": 67, "Cover_Rate": 0.7282608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "MCPhysReg", "CalleeSavedRegs", "[", "]", "=", "{", "<NUM_LIT>", "}", ";", "return", "CalleeSavedRegs", ";"], "ground_truth": ["}"], "File": "TVMRegisterInfo", "Func": "getCalleeSavedRegs", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4211, "Length": 15, "Cover_Rate": 0.5172413793103449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCCodeEmitter", "*", "create<ISA_LIT>Z80MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "MCII", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "<ISA_LIT>Z80MCCodeEmitter", "(", "MCII", ",", "Ctx", ")", ";"], "ground_truth": ["}"], "File": "GBZ80MCCodeEmitter", "Func": "createGBZ80MCCodeEmitter", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4212, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_abs_epi16", "(", "__m128i", "__W", ",", "__mmask8", "__U", ",", "__m128i", "__A", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_pabsw128_mask", "(", "(", "__v8hi", ")", "__A", ",", "(", "__v8hi", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlbwintrin", "Func": "_mm_mask_abs_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4213, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "RegClassWeight", "&", "<ISA_LIT>RegisterInfo", "::", "getRegClassWeight", "(", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{"], "ground_truth": ["return", "RCW", ";"], "File": "R600RegisterInfo (2)", "Func": "getRegClassWeight", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4214, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vdupq_x_n_s16", "(", "int16_t", "__a", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vdupq_m_n_sv8hi", "(", "__arm_vuninitializedq_s16", "(", ")", ",", "__a", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vdupq_x_n_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4215, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OS", "<<", "<STR_LIT>", "<<", "Sym", "->", "getName", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "(", "static_cast", "<", "<STR_LIT>", ">", "(", "Sym", "->", "getGlobalType", "(", ")", ".", "Type", ")", ")", "<<", "'\\n'", ";"], "ground_truth": ["}"], "File": "WebAssemblyTargetStreamer", "Func": "emitGlobalType", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4216, "Length": 32, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setFunctionType", "(", "FunctionType", "*", "FT", ")", "{", "FuncTy", "=", "FT", ";"], "ground_truth": ["}"], "File": "AMDGPULibFunc (2)", "Func": "setFunctionType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4217, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "Cpu0ISelDAGToDAG", "Func": "getPassName", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4218, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "ORDERED", ":", "temp", "=", "gen_reg_rtx", "(", "compare_mode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "temp", ",", "gen_rtx_ABS", "(", "compare_mode", ",", "op0", ")", ")", ")", ";", "op0", "=", "temp", ";", "break", ";", "case", "EQ", ":", "temp", "=", "gen_reg_rtx", "(", "compare_mode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "temp", ",", "gen_rtx_NEG", "(", "compare_mode", ",", "gen_rtx_ABS", "(", "compare_mode", ",", "op0", ")", ")", ")", ")", ";", "op0", "=", "temp", ";", "break", ";", "case", "UNGE", ":", "temp", "=", "gen_reg_rtx", "(", "result_mode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "temp", ",", "gen_rtx_IF_THEN_ELSE", "(", "result_mode", ",", "gen_rtx_GE", "(", "VOIDmode", ",", "op0", ",", "op1", ")", ",", "true_cond", ",", "false_cond", ")", ")", ")", ";", "false_cond", "=", "true_cond", ";", "true_cond", "=", "temp", ";", "temp", "=", "gen_reg_rtx", "(", "compare_mode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "temp", ",", "gen_rtx_NEG", "(", "compare_mode", ",", "op0", ")", ")", ")", ";", "op0", "=", "temp", ";", "break", ";", "case", "GT", ":", "temp", "=", "gen_reg_rtx", "(", "result_mode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "temp", ",", "gen_rtx_IF_THEN_ELSE", "(", "result_mode", ",", "gen_rtx_GE", "(", "VOIDmode", ",", "op0", ",", "op1", ")", ",", "true_cond", ",", "false_cond", ")", ")", ")", ";", "true_cond", "=", "false_cond", ";", "false_cond", "=", "temp", ";", "temp", "=", "gen_reg_rtx", "(", "compare_mode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "temp", ",", "gen_rtx_NEG", "(", "compare_mode", ",", "op0", ")", ")", ")", ";", "op0", "=", "temp", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "emit_insn", "(", "gen_rtx_SET", "(", "dest", ",", "gen_rtx_IF_THEN_ELSE", "(", "result_mode", ",", "gen_rtx_GE", "(", "VOIDmode", ",", "op0", ",", "op1", ")", ",", "true_cond", ",", "false_cond", ")", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "rs6000", "Func": "rs6000_emit_cmove", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4219, "Length": 247, "Cover_Rate": 0.3211963589076723, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HOST_WIDE_INT", "mask", "=", "d", "->", "mask", ";", "unsigned", "attr", "=", "rs6000_builtin_info", "[", "d", "->", "code", "]", ".", "attr", ";", "bool", "void_func", "=", "(", "attr", "&", "RS6000_BTC_VOID", ")", ";", "int", "attr_args", "=", "(", "attr", "&", "RS6000_BTC_TYPE_MASK", ")", ";", "int", "nopnds", "=", "<NUM_LIT>", ";", "tree", "argtype", "=", "(", "attr", "&", "RS6000_BTC_SPR", ")", "?", "long_unsigned_type_node", ":", "unsigned_type_node", ";", "if", "(", "(", "mask", "&", "builtin_mask", ")", "!=", "mask", ")", "{", "if", "(", "TARGET_DEBUG_BUILTIN", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "d", "->", "name", ")", ";", "continue", ";", "}", "if", "(", "d", "->", "name", "==", "<NUM_LIT>", ")", "{", "if", "(", "TARGET_DEBUG_BUILTIN", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "(", "long", "unsigned", ")", "i", ")", ";", "continue", ";", "}", "op", "[", "nopnds", "++", "]", "=", "(", "void_func", ")", "?", "void_type_node", ":", "argtype", ";", "if", "(", "attr_args", "==", "RS6000_BTC_UNARY", ")", "op", "[", "nopnds", "++", "]", "=", "argtype", ";", "else", "if", "(", "attr_args", "==", "RS6000_BTC_BINARY", ")", "{", "op", "[", "nopnds", "++", "]", "=", "argtype", ";", "op", "[", "nopnds", "++", "]", "=", "argtype", ";", "}", "else", "if", "(", "attr_args", "==", "RS6000_BTC_TERNARY", ")", "{", "op", "[", "nopnds", "++", "]", "=", "argtype", ";", "op", "[", "nopnds", "++", "]", "=", "argtype", ";", "op", "[", "nopnds", "++", "]", "=", "argtype", ";", "}", "switch", "(", "nopnds", ")", "{", "case", "<NUM_LIT>", ":", "type", "=", "build_function_type_list", "(", "op", "[", "<NUM_LIT>", "]", ",", "NULL_TREE", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "type", "=", "build_function_type_list", "(", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "NULL_TREE", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "type", "=", "build_function_type_list", "(", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "NULL_TREE", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "type", "=", "build_function_type_list", "(", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "NULL_TREE", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "def_builtin", "(", "d", "->", "name", ",", "type", ",", "d", "->", "code", ")", ";", "}"], "ground_truth": ["}"], "File": "rs60004", "Func": "htm_init_builtins", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4220, "Length": 324, "Cover_Rate": 0.8594164456233422, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Alignment", "==", "<NUM_LIT>", ")", "{", "SDValue", "Loads", "[", "<NUM_LIT>", "]", ";", "Loads", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getExtLoad", "(", "Ext", ",", "DL", ",", "<STR_LIT>", ",", "Chain", ",", "Base", ",", "LoadNode", "->", "getPointerInfo", "(", ")", ",", "<STR_LIT>", ",", "LoadNode", "->", "isVolatile", "(", ")", ",", "LoadNode", "->", "isNonTemporal", "(", ")", ",", "LoadNode", "->", "isInvariant", "(", ")", ",", "Alignment", ")", ";", "SDValue", "Increment", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "Ptr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Base", ".", "getValueType", "(", ")", ",", "Base", ",", "Increment", ")", ";", "Loads", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getExtLoad", "(", "Ext", ",", "DL", ",", "<STR_LIT>", ",", "Chain", ",", "Ptr", ",", "LoadNode", "->", "getPointerInfo", "(", ")", ",", "<STR_LIT>", ",", "LoadNode", "->", "isVolatile", "(", ")", ",", "LoadNode", "->", "isNonTemporal", "(", ")", ",", "LoadNode", "->", "isInvariant", "(", ")", ",", "Alignment", ")", ";", "SDValue", "ShiftAmount", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Tmp1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Loads", "[", "<NUM_LIT>", "]", ",", "ShiftAmount", ")", ";", "SDValue", "Tmp2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Tmp1", ",", "Loads", "[", "<NUM_LIT>", "]", ")", ";", "Increment", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["Ptr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Base", ".", "getValueType", "(", ")", ",", "Base", ",", "Increment", ")", ";"], "File": "HexagonISelLowering61", "Func": "LowerLOAD", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4221, "Length": 228, "Cover_Rate": 0.3048128342245989, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_simd_bslv16qi_uuuu", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vbslq_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4222, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcmpgtq_m_n_fv8hf", "(", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcmpgtq_m_n_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4223, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BasicBlock", "*", "<ISA_LIT>CommonGEP", "::", "adjustForInvariance", "(", "GepNode", "*", "Node", ",", "NodeChildrenMap", "&", "NCM", ",", "NodeToValueMap", "&", "Loc", ")", "{", "ValueVect", "Bs", ";", "if", "(", "Node", "->", "Flags", "&", "GepNode", "::", "Root", ")", "{", "if", "(", "Instruction", "*", "PIn", "=", "dyn_cast", "<", "Instruction", ">", "(", "Node", "->", "BaseVal", ")", ")", "Bs", ".", "push_back", "(", "PIn", "->", "getParent", "(", ")", ")", ";", "}", "else", "{", "Bs", ".", "push_back", "(", "Loc", "[", "Node", "->", "Parent", "]", ")", ";", "}", "if", "(", "Instruction", "*", "IIn", "=", "dyn_cast", "<", "Instruction", ">", "(", "Node", "->", "Idx", ")", ")", "Bs", ".", "push_back", "(", "IIn", "->", "getParent", "(", ")", ")", ";", "BasicBlock", "*", "TopB", "=", "nearest_common_dominatee", "(", "DT", ",", "Bs", ")", ";", "BasicBlock", "*", "LocB", "=", "cast_or_null", "<", "BasicBlock", ">", "(", "Loc", "[", "Node", "]", ")", ";", "if", "(", "LocB", ")", "{", "Loop", "*", "Lp", "=", "LI", "->", "getLoopFor", "(", "LocB", ")", ";", "while", "(", "Lp", ")", "{", "if", "(", "!", "isInvariantIn", "(", "Node", ",", "Lp", ")", "||", "!", "isInMainPath", "(", "LocB", ",", "Lp", ")", ")", "break", ";", "BasicBlock", "*", "NewLoc", "=", "preheader", "(", "DT", ",", "Lp", ")", ";", "if", "(", "!", "NewLoc", "||", "!", "DT", "->", "dominates", "(", "TopB", ",", "NewLoc", ")", ")", "break", ";", "Lp", "=", "Lp", "->", "getParentLoop", "(", ")", ";", "LocB", "=", "NewLoc", ";", "}", "}", "Loc", "[", "Node", "]", "=", "LocB", ";", "NodeChildrenMap", "::", "iterator", "CF", "=", "NCM", ".", "find", "(", "Node", ")", ";", "if", "(", "CF", "!=", "NCM", ".", "end", "(", ")", ")", "{", "NodeVect", "&", "Cs", "=", "CF", "->", "second", ";", "for", "(", "GepNode", "*", "C", ":", "Cs", ")", "adjustForInvariance", "(", "C", ",", "NCM", ",", "Loc", ")", ";"], "ground_truth": ["}"], "File": "HexagonCommonGEP12", "Func": "adjustForInvariance", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4224, "Length": 268, "Cover_Rate": 0.9852941176470589, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__a", "<=", "<NUM_LIT>", "?", "-", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vclezd_s64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4225, "Length": 11, "Cover_Rate": 0.6470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineModuleInfo", "&", "MMI", "=", "MF", ".", "getMMI", "(", ")", ";"], "ground_truth": ["return", "(", "DisableFramePointerElim", "(", "MF", ")", "||", "needsStackRealignment", "(", "MF", ")", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "MFI", "->", "isFrameAddressTaken", "(", ")", "||", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", "->", "getForceFramePointer", "(", ")", "||", "MMI", ".", "callsUnwindInit", "(", ")", ")", ";"], "File": "X86RegisterInfo31", "Func": "hasFP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4226, "Length": 66, "Cover_Rate": 0.8354430379746836, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "optimize_size", "&&", "hard_regno", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "nds322", "Func": "nds32_register_priority", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4227, "Length": 15, "Cover_Rate": 0.6521739130434783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstPrinter", "(", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ")", ":", "MCInstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", "{"], "ground_truth": ["}"], "File": "J2InstPrinter", "Func": "J2InstPrinter", "Target": "J2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4228, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "getLibcallName", "(", "LC", ")", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "Type", "*", "RetTy", "=", "(", "Type", "*", ")", "StructType", "::", "get", "(", "Ty", ",", "Ty", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "InChain", ")", ".", "setLibCallee", "(", "getLibcallCallingConv", "(", "LC", ")", ",", "RetTy", ",", "Callee", ",", "std", "::", "move", "(", "Args", ")", ")", ".", "setInRegister", "(", ")", ".", "setSExtResult", "(", "IsSigned", ")", ".", "setZExtResult", "(", "!", "IsSigned", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallInfo", "=", "LowerCallTo", "(", "CLI", ")", ";", "return", "CallInfo", ".", "first", ";"], "ground_truth": ["}"], "File": "AVRISelLowering", "Func": "LowerDivRem", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4229, "Length": 120, "Cover_Rate": 0.3015075376884422, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isInlineImmediate32", "(", "int64_t", "Imm", ")", "const", "{", "return", "<STR_LIT>", "(", "Imm", ",", "Subtarget", "->", "hasInv2PiInlineImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG", "Func": "isInlineImmediate32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4230, "Length": 21, "Cover_Rate": 0.9130434782608695, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ElimCompare", "(", "const", "<ISA_LIT>TargetMachine", "&", "tm", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "SystemZElimCompare (2)1", "Func": "SystemZElimCompare", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4231, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "readsLDSSrcReg", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "if", "(", "!", "isALUInstr", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "{", "return", "false", ";", "}"], "ground_truth": ["for", "(", "MachineInstr", "::", "const_mop_iterator", "I", "=", "MI", "->", "operands_begin", "(", ")", ",", "E", "=", "MI", "->", "operands_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{"], "File": "R600InstrInfo (2)", "Func": "readsLDSSrcReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4232, "Length": 58, "Cover_Rate": 0.5272727272727272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HSACodeProps", ".", "mGroupSegmentFixedSize", "=", "ProgramInfo", ".", "LDSSize", ";", "HSACodeProps", ".", "mPrivateSegmentFixedSize", "=", "ProgramInfo", ".", "ScratchSize", ";", "HSACodeProps", ".", "mKernargSegmentAlign", "=", "std", "::", "max", "(", "uint32_t", "(", "<NUM_LIT>", ")", ",", "MFI", ".", "getMaxKernArgAlign", "(", ")", ")", ";", "HSACodeProps", ".", "mWavefrontSize", "=", "STM", ".", "getWavefrontSize", "(", ")", ";", "HSACodeProps", ".", "mNumSGPRs", "=", "CurrentProgramInfo", ".", "NumSGPR", ";", "HSACodeProps", ".", "mNumVGPRs", "=", "CurrentProgramInfo", ".", "NumVGPR", ";", "HSACodeProps", ".", "mMaxFlatWorkGroupSize", "=", "MFI", ".", "getMaxFlatWorkGroupSize", "(", ")", ";", "HSACodeProps", ".", "mIsDynamicCallStack", "=", "ProgramInfo", ".", "DynamicCallStack", ";", "HSACodeProps", ".", "mIsXNACKEnabled", "=", "STM", ".", "isXNACKEnabled", "(", ")", ";"], "ground_truth": ["return", "HSACodeProps", ";"], "File": "AMDGPUAsmPrinter55", "Func": "getHSACodeProps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4233, "Length": 93, "Cover_Rate": 0.5344827586206896, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "frv_must_pass_in_stack", "(", "enum", "machine_mode", "mode", ",", "tree", "type", ")", "{"], "ground_truth": ["if", "(", "mode", "==", "BLKmode", ")", "return", "true", ";"], "File": "frv2", "Func": "frv_must_pass_in_stack", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 4234, "Length": 21, "Cover_Rate": 0.5675675675675675, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "PtrArgAS", "=", "PtrArg", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ";", "auto", "*", "PtrTy", "=", "llvm", "::", "PointerType", "::", "get", "(", "PtrElemTy", ",", "PtrArgAS", ")", ";", "SmallVector", "<", "llvm", "::", "Type", "*", ",", "<NUM_LIT>", ">", "ArgTys", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "!=", "PtrArgLoc", ";", "++", "I", ")", "ArgTys", ".", "push_back", "(", "CI", "->", "getArgOperand", "(", "I", ")", "->", "getType", "(", ")", ")", ";", "ArgTys", ".", "push_back", "(", "PtrTy", ")", ";", "Name", "=", "Name", "+", "<STR_LIT>", "+", "std", "::", "to_string", "(", "Size", ")", ";", "auto", "*", "FTy", "=", "FunctionType", "::", "get", "(", "Callee", "->", "getReturnType", "(", ")", ",", "ArrayRef", "<", "Type", "*", ">", "(", "ArgTys", ")", ",", "false", ")", ";", "<ISA_LIT>LibFunc", "NewLibFunc", "(", "Name", ",", "FTy", ")", ";", "FunctionCallee", "F", "=", "<ISA_LIT>LibFunc", "::", "getOrInsertFunction", "(", "M", ",", "NewLibFunc", ")", ";", "if", "(", "!", "F", ")", "return", "false", ";", "auto", "*", "BCast", "=", "B", ".", "CreatePointerCast", "(", "PtrArg", ",", "PtrTy", ")", ";", "SmallVector", "<", "Value", "*", ",", "<NUM_LIT>", ">", "Args", ";"], "ground_truth": ["for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "!=", "PtrArgLoc", ";", "++", "I", ")", "Args", ".", "push_back", "(", "CI", "->", "getArgOperand", "(", "I", ")", ")", ";"], "File": "AMDGPULibCalls13", "Func": "fold_read_write_pipe", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4235, "Length": 191, "Cover_Rate": 0.37598425196850394, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_cvtepi32_ps", "(", "__m512", "__W", ",", "__mmask16", "__U", ",", "__m512i", "__A", ")", "{"], "ground_truth": ["return", "(", "__m512", ")", "__builtin_ia32_cvtdq2ps512_mask", "(", "(", "__v16si", ")", "__A", ",", "(", "__v16sf", ")", "__W", ",", "(", "__mmask16", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_cvtepi32_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4236, "Length": 49, "Cover_Rate": 0.98, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__inline__", "static", "void", "sh_media_STHI_L", "(", "void", "*", "p", ",", "int", "s", ",", "unsigned", "int", "mw", ")", "{"], "ground_truth": ["__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "(", "(", "char", "*", ")", "p", ")", "[", "s", "]", ")", ":", "<STR_LIT>", "(", "mw", ")", ")", ";"], "File": "ushmedia", "Func": "sh_media_STHI_L", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4237, "Length": 41, "Cover_Rate": 0.9761904761904762, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>CallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "ArrayRef", "<", "Register", ">", "VRegs", ",", "Register", "SwiftErrorVReg", ")", "const", "{", "assert", "(", "(", "(", "Val", "&&", "!", "VRegs", ".", "empty", "(", ")", ")", "||", "(", "!", "Val", "&&", "VRegs", ".", "empty", "(", ")", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "VRegs", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "return", "false", ";", "MIRBuilder", ".", "buildInstr", "(", "<STR_LIT>", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "PPCCallLowering2", "Func": "lowerReturn", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4238, "Length": 78, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmaxq_u8", "(", "uint8x16_t", "__a", ",", "uint8x16_t", "__b", ")", "{"], "ground_truth": ["return", "(", "uint8x16_t", ")", "__builtin_aarch64_umaxv16qi", "(", "(", "int8x16_t", ")", "__a", ",", "(", "int8x16_t", ")", "__b", ")", ";"], "File": "arm", "Func": "neon2_vmaxq_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4239, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "IsPCRel", "=", "<NUM_LIT>", ";", "if", "(", "auto", "*", "SymB", "=", "Target", ".", "getSymB", "(", ")", ")", "{", "uint32_t", "FixupAddress", "=", "Writer", "->", "getFragmentAddress", "(", "Fragment", ",", "Layout", ")", "+", "Fixup", ".", "getOffset", "(", ")", ";", "IsPCRel", "=", "<NUM_LIT>", ";", "FixedValue", "=", "FixupAddress", "-", "Writer", "->", "getSymbolAddress", "(", "SymB", "->", "getSymbol", "(", ")", ",", "Layout", ")", "+", "Target", ".", "getConstant", "(", ")", ";", "FixedValue", "+=", "<NUM_LIT>", "<<", "Log2Size", ";", "}", "else", "{", "FixedValue", "=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "X86MachObjectWriter14", "Func": "recordTLVPRelocation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4240, "Length": 77, "Cover_Rate": 0.33624454148471616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeSPE4RCRegisterClass", "(", "MCInst", "&", "Inst", ",", "uint64_t", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{"], "ground_truth": ["return", "decodeRegisterClass", "(", "Inst", ",", "RegNo", ",", "RRegs", ")", ";"], "File": "PPCDisassembler", "Func": "DecodeSPE4RCRegisterClass", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4241, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "x", ")", "==", "VOIDmode", "?", "GET_MODE", "(", "y", ")", ":", "GET_MODE_CLASS", "(", "GET_MODE", "(", "x", ")", ")", "==", "MODE_FLOAT", "?", "DFmode", ":", "DImode", ";", "if", "(", "!", "mmix_valid_comparison", "(", "code", ",", "mode", ",", "x", ")", ")", "return", "NULL_RTX", ";", "cc_reg", "=", "gen_reg_rtx", "(", "ccmode", ")", ";", "if", "(", "!", "REG_P", "(", "x", ")", "&&", "!", "REG_P", "(", "y", ")", ")", "x", "=", "force_reg", "(", "mode", ",", "x", ")", ";"], "ground_truth": ["if", "(", "!", "REG_P", "(", "y", ")", "&&", "(", "GET_CODE", "(", "y", ")", "!=", "CONST_INT", "||", "!", "CONST_OK_FOR_LETTER_P", "(", "INTVAL", "(", "y", ")", ",", "'I'", ")", ")", ")", "y", "=", "force_reg", "(", "mode", ",", "y", ")", ";"], "File": "mmix3", "Func": "mmix_gen_compare_reg", "Target": "mmix", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4242, "Length": 112, "Cover_Rate": 0.6829268292682927, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "rdx", "=", "DAG", ".", "getCopyFromReg", "(", "rax", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "dl", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "rax", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Tmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "rdx", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "rax", ",", "Tmp", ")", ",", "rdx", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ";"], "ground_truth": ["return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "<NUM_LIT>", ",", "dl", ")", ";"], "File": "X86ISelLowering144", "Func": "LowerREADCYCLECOUNTER", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4243, "Length": 94, "Cover_Rate": 0.4351851851851852, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "Catches", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "if", "(", "<STR_LIT>", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "Catches", ".", "push_back", "(", "&", "MI", ")", ";", "for", "(", "auto", "*", "Catch", ":", "Catches", ")", "{", "MachineBasicBlock", "*", "EHPad", "=", "getMatchingEHPad", "(", "Catch", ")", ";", "assert", "(", "EHPad", "&&", "<STR_LIT>", ")", ";", "auto", "InsertPos", "=", "EHPad", "->", "begin", "(", ")", ";", "while", "(", "InsertPos", "!=", "EHPad", "->", "end", "(", ")", "&&", "InsertPos", "->", "isEHLabel", "(", ")", ")", "InsertPos", "++", ";"], "ground_truth": ["if", "(", "InsertPos", "==", "Catch", ")", "continue", ";"], "File": "WebAssemblyLateEHPrepare10", "Func": "hoistCatches", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4244, "Length": 105, "Cover_Rate": 0.7291666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ":", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_LO", ":", "return", "<STR_LIT>", ";", "case", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_HI", ":", "return", "<STR_LIT>", ";", "case", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_H44", ":", "return", "<STR_LIT>", ";", "case", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_M44", ":", "return", "<STR_LIT>", ";", "case", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_L44", ":", "return", "<STR_LIT>", ";", "case", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_HH", ":", "return", "<STR_LIT>", ";", "case", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_HM", ":", "return", "<STR_LIT>", ";", "}", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SparcCodeEmitter", "Func": "getRelocation", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4245, "Length": 107, "Cover_Rate": 0.6079545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "pminub", "(", "uint8x8_t", "s", ",", "uint8x8_t", "t", ")", "{"], "ground_truth": ["return", "__builtin_loongson_pminub", "(", "s", ",", "t", ")", ";"], "File": "loongson-mmiintrin", "Func": "pminub", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4246, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "EABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "EABIHF", ")", "&&", "!", "isTargetDarwin", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget34", "Func": "isTargetAEABI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4247, "Length": 29, "Cover_Rate": 0.8285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "parseSSectionDirective", "(", "StringRef", "Section", ",", "unsigned", "Type", ")", "{", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "reportParseError", "(", "<STR_LIT>", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "MipsAsmParser (2)4", "Func": "parseSSectionDirective", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4248, "Length": 35, "Cover_Rate": 0.40229885057471265, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "auto", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "const", "auto", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "auto", "&", "HST", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "assert", "(", "!", "MFI", ".", "hasVarSizedObjects", "(", ")", "&&", "!", "HST", ".", "getRegisterInfo", "(", ")", "->", "needsStackRealignment", "(", "MF", ")", ")", ";"], "ground_truth": ["return", "F", ".", "hasFnAttribute", "(", "Attribute", "::", "NoReturn", ")", "&&", "F", ".", "hasFnAttribute", "(", "Attribute", "::", "NoUnwind", ")", "&&", "!", "F", ".", "hasFnAttribute", "(", "Attribute", "::", "UWTable", ")", "&&", "HST", ".", "noreturnStackElim", "(", ")", "&&", "MFI", ".", "getStackSize", "(", ")", "==", "<NUM_LIT>", ";"], "File": "HexagonFrameLowering10", "Func": "enableAllocFrameElim", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4249, "Length": 101, "Cover_Rate": 0.9017857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "PtrVT", ")", ";", "Disp", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "dl", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "MVT", "VT", "=", "cast", "<", "MemSDNode", ">", "(", "Op", ")", "->", "getMemoryVT", "(", ")", ".", "getSimpleVT", "(", ")", ";", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "RHSC", ")", "&&", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Disp", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "dl", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "AVRISelDAGToDAG", "Func": "SelectAddr", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4250, "Length": 135, "Cover_Rate": 0.4090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "State", ".", "PrefixSaved", "=", "<NUM_LIT>", ";", "State", ".", "PrefixPass", "=", "false", ";"], "ground_truth": ["State", ".", "EmitRaw", "=", "false", ";"], "File": "X86AsmBackend83", "Func": "NaClX86_64AsmBackend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4251, "Length": 18, "Cover_Rate": 0.32142857142857145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IRBuilder", "<", ">", "Builder", "(", "&", "BB", ")", ";", "for", "(", "auto", "&", "I", ":", "make_early_inc_range", "(", "BB", ")", ")", "{", "if", "(", "I", ".", "getOpcode", "(", ")", "==", "Instruction", "::", "FNeg", ")", "{", "Builder", ".", "SetInsertPoint", "(", "&", "I", ")", ";", "Value", "*", "In", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "Zero", "=", "ConstantFP", "::", "get", "(", "In", "->", "getType", "(", ")", ",", "-", "<NUM_LIT>", ")", ";", "I", ".", "replaceAllUsesWith", "(", "Builder", ".", "CreateFSub", "(", "Zero", ",", "In", ")", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "continue", ";", "}", "if", "(", "!", "M", ".", "getContext", "(", ")", ".", "hasSetOpaquePointersValue", "(", ")", ")", "continue", ";", "if", "(", "auto", "LI", "=", "dyn_cast", "<", "LoadInst", ">", "(", "&", "I", ")", ")", "{", "if", "(", "Value", "*", "NoOpBitcast", "=", "maybeGenerateBitcast", "(", "Builder", ",", "PointerTypes", ",", "I", ",", "LI", "->", "getPointerOperand", "(", ")", ",", "LI", "->", "getType", "(", ")", ")", ")", "{", "LI", "->", "replaceAllUsesWith", "(", "Builder", ".", "CreateLoad", "(", "LI", "->", "getType", "(", ")", ",", "NoOpBitcast", ")", ")", ";", "LI", "->", "eraseFromParent", "(", ")", ";", "}", "continue", ";", "}", "if", "(", "auto", "SI", "=", "dyn_cast", "<", "StoreInst", ">", "(", "&", "I", ")", ")", "{", "if", "(", "Value", "*", "NoOpBitcast", "=", "maybeGenerateBitcast", "(", "Builder", ",", "PointerTypes", ",", "I", ",", "SI", "->", "getPointerOperand", "(", ")", ",", "SI", "->", "getValueOperand", "(", ")", "->", "getType", "(", ")", ")", ")", "{", "SI", "->", "replaceAllUsesWith", "(", "Builder", ".", "CreateStore", "(", "SI", "->", "getValueOperand", "(", ")", ",", "NoOpBitcast", ")", ")", ";", "SI", "->", "eraseFromParent", "(", ")", ";", "}", "continue", ";"], "ground_truth": ["}"], "File": "DXILPrepare1", "Func": "runOnModule", "Target": "DirectX", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4252, "Length": 255, "Cover_Rate": 0.5666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "i386_pe_type_dllimport_p", "(", "tree", ")", "{"], "ground_truth": ["return", "false", ";"], "File": "winnt-stubs", "Func": "i386_pe_type_dllimport_p", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4253, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "stkSze", "=", "MF", "->", "getFrameInfo", "(", ")", "->", "getStackSize", "(", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "<STR_LIT>", "+", "Twine", "(", "<ISA_LIT>InstPrinter", "::", "getRegisterName", "(", "stkReg", ")", ")", "+", "<STR_LIT>", "+", "Twine", "(", "stkSze", ")", "+", "<STR_LIT>", "+", "Twine", "(", "<ISA_LIT>InstPrinter", "::", "getRegisterName", "(", "retReg", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "TeeRISCAsmPrinter", "Func": "emitFrameDirective", "Target": "TeeRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4254, "Length": 50, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "unsigned", "TmpBasereg", "=", "Basereg", ";", "if", "(", "CSRs", ".", "size", "(", ")", ">", "<NUM_LIT>", "&&", "(", "(", "(", "AddedSize", "+", "Offset", ")", "-", "Scale", ")", ">", "(", "uint64_t", ")", "Scale", "*", "<NUM_LIT>", ")", ")", "{", "TmpBasereg", "=", "adjustRegBySVE", "(", "MF", ",", "MBB", ",", "MBBI", ",", "DL", ",", "Basereg", ",", "<NUM_LIT>", ",", "false", ")", ";", "Offset", "=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AArch64FrameLowering62", "Func": "emitPrologue", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4255, "Length": 60, "Cover_Rate": 0.3508771929824561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "Register", "getFPReg", "(", "const", "<ISA_LIT>Subtarget", "&", "STI", ")", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "CSKYFrameLowering", "Func": "getFPReg", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4256, "Length": 14, "Cover_Rate": 0.875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Cond", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "BaseOp", "=", "<STR_LIT>", ";", "Cond", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "BaseOp", "=", "<STR_LIT>", ";", "Cond", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "{", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ")", ";", "SDValue", "Sum", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VTs", ",", "LHS", ",", "RHS", ")", ";", "SDValue", "SetCC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "SDValue", "(", "Sum", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "SetCC", ")", ";", "return", "Sum", ";", "}", "}", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ")", ";", "SDValue", "Sum", "=", "DAG", ".", "getNode", "(", "BaseOp", ",", "DL", ",", "VTs", ",", "LHS", ",", "RHS", ")", ";", "SDValue", "SetCC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "Cond", ",", "<STR_LIT>", ")", ",", "SDValue", "(", "Sum", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "SetCC", ")", ";"], "ground_truth": ["return", "Sum", ";"], "File": "X86ISelLowering78", "Func": "LowerXALUO", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4257, "Length": 222, "Cover_Rate": 0.48156182212581344, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TARGET_TOC", ")", "return", "false", ";", "if", "(", "TARGET_CMODEL", "!=", "CMODEL_SMALL", ")", "{", "if", "(", "strict", "&&", "!", "(", "GET_CODE", "(", "op", ")", "==", "LO_SUM", "&&", "REG_P", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "&&", "INT_REG_OK_FOR_BASE_P", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "strict", ")", ")", ")", "return", "false", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "LO_SUM", ")", "op", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "}", "tocrel_base", "=", "op", ";", "tocrel_offset", "=", "const0_rtx", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "PLUS", "&&", "add_cint_operand", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "GET_MODE", "(", "op", ")", ")", ")", "{", "tocrel_base", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "tocrel_offset", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "}", "return", "(", "GET_CODE", "(", "tocrel_base", ")", "==", "UNSPEC", "&&", "XINT", "(", "tocrel_base", ",", "<NUM_LIT>", ")", "==", "UNSPEC_TOCREL", ")", ";"], "ground_truth": ["}"], "File": "powerpcspe", "Func": "toc_relative_expr_p", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4258, "Length": 145, "Cover_Rate": 0.9354838709677419, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter (2)", "Func": "printNoHashImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4259, "Length": 14, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCDisassembler", "*", "create<ISA_LIT>LEDisassembler", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCContext", "&", "Ctx", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>Disassembler", "(", "STI", ",", "Ctx", ",", "true", ")", ";"], "File": "PPCDisassembler", "Func": "createPPCLEDisassembler", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4260, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask3_fmadd_round_ph", "(", "__m512h", "__A", ",", "__m512h", "__B", ",", "__m512h", "__C", ",", "__mmask32", "__U", ",", "const", "int", "__R", ")", "{", "return", "(", "__m512h", ")", "__builtin_ia32_vfmaddph512_mask3", "(", "(", "__v32hf", ")", "__A", ",", "(", "__v32hf", ")", "__B", ",", "(", "__v32hf", ")", "__C", ",", "(", "__mmask32", ")", "__U", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm512_mask3_fmadd_round_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4261, "Length": 62, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ResTy", "!=", "MatchOperand_NoMatch", ")", "return", "ResTy", ";", "ResTy", "=", "ParseAnyRegister", "(", "Operands", ")", ";", "if", "(", "ResTy", "!=", "MatchOperand_NoMatch", ")", "return", "ResTy", ";", "const", "MCExpr", "*", "Expr", "=", "nullptr", ";"], "ground_truth": ["if", "(", "Parser", ".", "parseExpression", "(", "Expr", ")", ")", "{"], "File": "MipsAsmParser1", "Func": "ParseJumpTarget", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4262, "Length": 42, "Cover_Rate": 0.3652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PM", ".", "add", "(", "create<ISA_LIT>CodePrinterPass", "(", "Out", ",", "*", "this", ",", "Fast", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "MipsTargetMachine62", "Func": "addAssemblyEmitter", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4263, "Length": 18, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "decodeRegisterClass", "(", "Inst", ",", "RegNo", ",", "CRRegs", ")", ";"], "ground_truth": ["}"], "File": "PPCDisassembler16", "Func": "DecodeCRRCRegisterClass", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4264, "Length": 11, "Cover_Rate": 0.3548387096774194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isSImm9Lsb0", "(", ")", "const", "{", "return", "isBareSimmNLsb0", "<", "<NUM_LIT>", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "RISCVAsmParser", "Func": "isSImm9Lsb0", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4265, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getParser", "(", ")", ".", "parseIdentifier", "(", "Name", ")", ")", "return", "TokError", "(", "<STR_LIT>", ")", ";", "MCSymbol", "*", "Sym", "=", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "Name", ")", ";", "getStreamer", "(", ")", ".", "emitSymbolAttribute", "(", "Sym", ",", "MCSA_Global", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "MSP430AsmParser10", "Func": "ParseDirectiveRefSym", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4266, "Length": 45, "Cover_Rate": 0.7894736842105263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "<ISA_LIT>TTIImpl", "::", "getInterleavedMemoryOpCostAVX512", "(", "unsigned", "Opcode", ",", "Type", "*", "VecTy", ",", "unsigned", "Factor", ",", "ArrayRef", "<", "unsigned", ">", "Indices", ",", "unsigned", "Alignment", ",", "unsigned", "AddressSpace", ",", "bool", "UseMaskForCond", ",", "bool", "UseMaskForGaps", ")", "{", "if", "(", "UseMaskForCond", "||", "UseMaskForGaps", ")", "return", "BaseT", "::", "getInterleavedMemoryOpCost", "(", "Opcode", ",", "VecTy", ",", "Factor", ",", "Indices", ",", "Alignment", ",", "AddressSpace", ",", "UseMaskForCond", ",", "UseMaskForGaps", ")", ";", "MVT", "LegalVT", "=", "getTLI", "(", ")", "->", "getTypeLegalizationCost", "(", "DL", ",", "VecTy", ")", ".", "second", ";", "unsigned", "VecTySize", "=", "DL", ".", "getTypeStoreSize", "(", "VecTy", ")", ";", "unsigned", "LegalVTSize", "=", "LegalVT", ".", "getStoreSize", "(", ")", ";", "unsigned", "NumOfMemOps", "=", "(", "VecTySize", "+", "LegalVTSize", "-", "<NUM_LIT>", ")", "/", "LegalVTSize", ";", "auto", "*", "SingleMemOpTy", "=", "VectorType", "::", "get", "(", "cast", "<", "VectorType", ">", "(", "VecTy", ")", "->", "getElementType", "(", ")", ",", "LegalVT", ".", "getVectorNumElements", "(", ")", ")", ";", "unsigned", "MemOpCost", "=", "getMemoryOpCost", "(", "Opcode", ",", "SingleMemOpTy", ",", "MaybeAlign", "(", "Alignment", ")", ",", "AddressSpace", ")", ";", "unsigned", "VF", "=", "cast", "<", "VectorType", ">", "(", "VecTy", ")", "->", "getNumElements", "(", ")", "/", "Factor", ";", "MVT", "VT", "=", "<STR_LIT>", "(", "<STR_LIT>", "(", "VecTy", "->", "getScalarType", "(", ")", ")", ",", "VF", ")", ";", "if", "(", "Opcode", "==", "Instruction", "::", "Load", ")", "{", "static", "const", "CostTblEntry", "AVX512InterleavedLoadTbl", "[", "]", "=", "{", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "AVX512InterleavedLoadTbl", ",", "Factor", ",", "VT", ")", ")", "return", "NumOfMemOps", "*", "MemOpCost", "+", "Entry", "->", "Cost", ";", "TTI", "::", "ShuffleKind", "ShuffleKind", "=", "(", "NumOfMemOps", ">", "<NUM_LIT>", ")", "?", "TTI", "::", "SK_PermuteTwoSrc", ":", "TTI", "::", "SK_PermuteSingleSrc", ";", "unsigned", "ShuffleCost", "=", "getShuffleCost", "(", "ShuffleKind", ",", "SingleMemOpTy", ",", "<NUM_LIT>", ",", "nullptr", ")", ";", "unsigned", "NumOfLoadsInInterleaveGrp", "=", "Indices", ".", "size", "(", ")", "?", "Indices", ".", "size", "(", ")", ":", "Factor", ";"], "ground_truth": ["Type", "*", "ResultTy", "=", "VectorType", "::", "get", "(", "cast", "<", "VectorType", ">", "(", "VecTy", ")", "->", "getElementType", "(", ")", ",", "cast", "<", "VectorType", ">", "(", "VecTy", ")", "->", "getNumElements", "(", ")", "/", "Factor", ")", ";"], "File": "X86TargetTransformInfo62", "Func": "getInterleavedMemoryOpCostAVX512", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4267, "Length": 341, "Cover_Rate": 0.5508885298869144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{"], "ground_truth": ["}"], "File": "SHUXIFrameLowering", "Func": "emitEpilogue", "Target": "SHUXI", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4268, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "if", "(", "needsRegArgSlots", "&&", "TFI", ".", "hasReservedCallFrame", "(", "MF", ")", ")", "MFI", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ")", ";", "if", "(", "!", "MemOpChains", ".", "empty", "(", ")", ")", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "&", "MemOpChains", "[", "<NUM_LIT>", "]", ",", "MemOpChains", ".", "size", "(", ")", ")", ";", "SDValue", "InFlag", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "Callee", "=", "DAG", ".", "getTargetGlobalAddress", "(", "G", "->", "getGlobal", "(", ")", ",", "dl", ",", "getPointerTy", "(", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "ExternalSymbolSDNode", "*", "S", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", "Callee", "=", "DAG", ".", "getTargetExternalSymbol", "(", "S", "->", "getSymbol", "(", ")", ",", "getPointerTy", "(", ")", ",", "<NUM_LIT>", ")", ";", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "Ops", ".", "push_back", "(", "Callee", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Ops", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ".", "getValueType", "(", ")", ")", ")", ";", "}", "if", "(", "InFlag", ".", "getNode", "(", ")", ")", "Ops", ".", "push_back", "(", "InFlag", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "NodeTys", ",", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", ".", "size", "(", ")", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCALLSEQ_END", "(", "Chain", ",", "DAG", ".", "getIntPtrConstant", "(", "NumBytes", ",", "true", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "true", ")", ",", "InFlag", ",", "dl", ")", ";", "if", "(", "!", "Ins", ".", "empty", "(", ")", ")", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "LowerCallResult", "(", "Chain", ",", "InFlag", ",", "CallConv", ",", "isVarArg", ",", "Ins", ",", "dl", ",", "DAG", ",", "InVals", ")", ";"], "File": "MBlazeISelLowering4", "Func": "LowerCall", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4269, "Length": 396, "Cover_Rate": 0.42127659574468085, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CPEMIs", ".", "clear", "(", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "MadeChange", "|=", "RemoveUnusedCPEntries", "(", ")", ";", "unsigned", "NoCPIters", "=", "<NUM_LIT>", ",", "NoBRIters", "=", "<NUM_LIT>", ";", "while", "(", "true", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "NoCPIters", "<<", "'\\n'", ")", ";", "bool", "CPChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "CPChange", "|=", "HandleConstantPoolUser", "(", "i", ")", ";", "if", "(", "CPChange", "&&", "++", "NoCPIters", ">", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "NewWaterList", ".", "clear", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "NoBRIters", "<<", "'\\n'", ")", ";", "bool", "BRChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ImmBranches", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BRChange", "|=", "FixUpImmediateBr", "(", "ImmBranches", "[", "i", "]", ")", ";", "if", "(", "BRChange", "&&", "++", "NoBRIters", ">", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "CPChange", "&&", "!", "BRChange", ")", "break", ";", "MadeChange", "=", "true", ";", "}", "if", "(", "isThumb2", "&&", "!", "STI", "->", "prefers32BitThumb", "(", ")", ")", "MadeChange", "|=", "OptimizeThumb2Instructions", "(", ")", ";", "verify", "(", ")", ";", "if", "(", "isThumb", "&&", "!", "HasFarJump", "&&", "AFI", "->", "isLRSpilledForFarJump", "(", ")", ")", "MadeChange", "|=", "UndoLRSpillRestore", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CPEntries", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ",", "je", "=", "CPEntries", "[", "i", "]", ".", "size", "(", ")", ";", "j", "!=", "je", ";", "++", "j", ")", "{"], "ground_truth": ["const", "CPEntry", "&", "CPE", "=", "CPEntries", "[", "i", "]", "[", "j", "]", ";"], "File": "ARMConstantIslandPass51", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4270, "Length": 295, "Cover_Rate": 0.5060034305317325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Outs", "[", "<NUM_LIT>", "]", ".", "Flags", ".", "isSRet", "(", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering114", "Func": "CallIsStructReturn", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4271, "Length": 13, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "invert_find_roots", "(", "Nodes", ",", "NCM", ",", "Roots", ")", ";", "for", "(", "NodeVect", "::", "iterator", "I", "=", "Roots", ".", "begin", "(", ")", ",", "E", "=", "Roots", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "recalculatePlacementRec", "(", "*", "I", ",", "NCM", ",", "Loc", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "LocationAsBlock", "(", "Loc", ")", ")", ";"], "ground_truth": ["if", "(", "OptEnableInv", ")", "{"], "File": "HexagonCommonGEP11", "Func": "computeNodePlacement", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4272, "Length": 66, "Cover_Rate": 0.32195121951219513, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "far", "=", "<NUM_LIT>", ";", "jump", "=", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ";", "}", "else", "{", "far", "=", "<NUM_LIT>", ";", "if", "(", "flag_pic", ")", "{", "if", "(", "TARGET_SH2", ")", "jump", "=", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ";", "else", "jump", "=", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ";", "}", "else", "jump", "=", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ";", "}", "if", "(", "NONJUMP_INSN_P", "(", "(", "prev", "=", "prev_nonnote_insn", "(", "insn", ")", ")", ")", "&&", "INSN_CODE", "(", "prev", ")", "==", "CODE_FOR_indirect_jump_scratch", ")", "{", "this_jmp", ".", "reg", "=", "SET_DEST", "(", "XVECEXP", "(", "PATTERN", "(", "prev", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "REGNO", "(", "this_jmp", ".", "reg", ")", "==", "R0_REG", "&&", "flag_pic", "&&", "!", "TARGET_SH2", ")", "jump", "=", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ";", "output_asm_insn", "(", "jump", ",", "&", "this_jmp", ".", "lab", ")", ";", "if", "(", "dbr_sequence_length", "(", ")", ")", "print_slot", "(", "final_sequence", ")", ";", "else", "output_asm_insn", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "if", "(", "dbr_sequence_length", "(", ")", ")", "print_slot", "(", "final_sequence", ")", ";", "this_jmp", ".", "reg", "=", "gen_rtx_REG", "(", "SImode", ",", "<NUM_LIT>", ")", ";", "if", "(", "TARGET_SH5", ")", "output_asm_insn", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "else", "output_asm_insn", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "output_asm_insn", "(", "jump", ",", "&", "this_jmp", ".", "lab", ")", ";", "if", "(", "TARGET_SH5", ")", "output_asm_insn", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "else", "output_asm_insn", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "far", "&&", "flag_pic", "&&", "TARGET_SH2", ")", "{", "braf_base_lab", "=", "gen_label_rtx", "(", ")", ";"], "ground_truth": ["(", "*", "targetm", ".", "asm_out", ".", "internal_label", ")", "(", "asm_out_file", ",", "<STR_LIT>", ",", "CODE_LABEL_NUMBER", "(", "braf_base_lab", ")", ")", ";"], "File": "sh4", "Func": "output_far_jump", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4273, "Length": 264, "Cover_Rate": 0.6055045871559633, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isVarArg", "&&", "Subtarget", ".", "isSVR4ABI", "(", ")", "&&", "!", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", ";", "int", "BytesCalleePops", "=", "(", "CallConv", "==", "CallingConv", "::", "Fast", "&&", "getTargetMachine", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", ")", "?", "NumBytes", ":", "<NUM_LIT>", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "const", "uint32_t", "*", "Mask", "=", "TRI", "->", "getCallPreservedMask", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "CallConv", ")", ";", "assert", "(", "Mask", "&&", "<STR_LIT>", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getRegisterMask", "(", "Mask", ")", ")", ";", "if", "(", "InFlag", ".", "getNode", "(", ")", ")", "Ops", ".", "push_back", "(", "InFlag", ")", ";", "if", "(", "isTailCall", ")", "{", "assert", "(", "(", "(", "Callee", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "cast", "<", "RegisterSDNode", ">", "(", "Callee", ")", "->", "getReg", "(", ")", "==", "<STR_LIT>", ")", "||", "Callee", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Callee", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "isa", "<", "ConstantSDNode", ">", "(", "Callee", ")", ")", "&&", "<STR_LIT>", ")", ";", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", "->", "setHasTailCall", "(", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Ops", ")", ";"], "File": "PPCISelLowering (2)2", "Func": "FinishCall", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4274, "Length": 205, "Cover_Rate": 0.32385466034755134, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "&", "BranchRelaxationPassID", ")", ";"], "ground_truth": ["}"], "File": "RISCVTargetMachine", "Func": "addPreEmitPass", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4275, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Op", ".", "getValueType", "(", ")", ".", "is128BitVector", "(", ")", "&&", "Op", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ";", "SDValue", "Op0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Val", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op0", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "Op1", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Val", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op1", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Val", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "LowerCONCAT_VECTORS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4276, "Length": 168, "Cover_Rate": 0.8235294117647058, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "array_lengthof", "(", "ReservedCPURegs", ")", ";", "++", "I", ")", "Reserved", ".", "set", "(", "ReservedCPURegs", "[", "I", "]", ")", ";"], "ground_truth": ["const", "<ISA_LIT>MachineFunctionInfo", "*", "<ISA_LIT>FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";"], "File": "Cpu0RegisterInfo4", "Func": "getReservedRegs", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4277, "Length": 41, "Cover_Rate": 0.36936936936936937, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>WinCOFFStreamer", "*", "S", "=", "new", "<ISA_LIT>WinCOFFStreamer", "(", "C", ",", "AB", ",", "CE", ",", "OS", ")", ";", "S", "->", "getAssembler", "(", ")", ".", "setRelaxAll", "(", "RelaxAll", ")", ";", "S", "->", "getAssembler", "(", ")", ".", "setIncrementalLinkerCompatible", "(", "IncrementalLinkerCompatible", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "X86WinCOFFStreamer23", "Func": "createX86WinCOFFStreamer", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4278, "Length": 42, "Cover_Rate": 0.5915492957746479, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "strlen", "(", "Original", "->", "Code", ")", "*", "(", "Original", "->", "BranchesIn", ".", "size", "(", ")", "-", "<NUM_LIT>", ")", ">", "TotalCodeSize", "/", "RelooperSplittingFactor", ")", "continue", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Original", "->", "Code", "<<", "<STR_LIT>", ")", ";", "for", "(", "const", "auto", "&", "Prior", ":", "Original", "->", "BranchesIn", ")", "{", "Block", "*", "Split", "=", "new", "Block", "(", "Original", "->", "Code", ",", "Original", "->", "BranchVar", ")", ";", "Parent", "->", "AddBlock", "(", "Split", ",", "Original", "->", "Id", ")", ";", "Split", "->", "BranchesIn", ".", "insert", "(", "Prior", ")", ";", "std", "::", "unique_ptr", "<", "Branch", ">", "Details", ";"], "ground_truth": ["Details", ".", "swap", "(", "Prior", "->", "BranchesOut", "[", "Original", "]", ")", ";"], "File": "Relooper3", "Func": "SplitDeadEnds", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4279, "Length": 110, "Cover_Rate": 0.30985915492957744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "break", ";", "case", "<STR_LIT>", ":", "MCE", ".", "emitByte", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "MCE", ".", "emitByte", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "MCE", ".", "emitByte", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "MCE", ".", "emitByte", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "MCE", ".", "emitByte", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "MCE", ".", "emitByte", "(", "<NUM_LIT>", ")", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "X86CodeEmitter1", "Func": "emitSegmentOverridePrefix", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4280, "Length": 79, "Cover_Rate": 0.5448275862068965, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OperandMatchResultTy", "parseAR32", "(", "OperandVector", "&", "Operands", ")", "{"], "ground_truth": ["return", "parseRegister", "(", "Operands", ",", "AR32Reg", ")", ";"], "File": "SystemZAsmParser1", "Func": "parseAR32", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4281, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "printInstruction", "(", "MI", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "J2InstPrinter", "Func": "printInst", "Target": "J2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4282, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "Name", ",", "NameLoc", ")", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "if", "(", "parseOperand", "(", "Operands", ",", "Name", ")", "!=", "MatchOperand_Success", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "}", "while", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "parseOperand", "(", "Operands", ",", "Name", ")", "!=", "MatchOperand_Success", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "VEAsmParser3", "Func": "ParseInstruction", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4283, "Length": 110, "Cover_Rate": 0.6179775280898876, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MI", ".", "mayLoad", "(", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "isMUBUF", "(", "MI", ")", "||", "isVGPRSpill", "(", "MI", ")", ")", "return", "isStackAccess", "(", "MI", ",", "FrameIndex", ")", ";", "if", "(", "isSGPRSpill", "(", "MI", ")", ")", "return", "isSGPRStackAccess", "(", "MI", ",", "FrameIndex", ")", ";", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "isLoadFromStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4284, "Length": 51, "Cover_Rate": 0.7183098591549296, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ISA_HAS_SEB_SEH", "||", "GENERATE_MIPS16E", ")", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "COSTS_N_INSNS", "(", "TARGET_MIPS16", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";"], "File": "mips", "Func": "mips_sign_extend_cost", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4285, "Length": 22, "Cover_Rate": 0.3548387096774194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "i", "+", "<NUM_LIT>", "<", "Count", ")", "{", "unsigned", "NextReg", "=", "CSI", "[", "i", "+", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ";", "if", "(", "(", "RPI", ".", "IsGPR", "&&", "<STR_LIT>", ".", "contains", "(", "NextReg", ")", ")", "||", "(", "!", "RPI", ".", "IsGPR", "&&", "<STR_LIT>", ".", "contains", "(", "NextReg", ")", ")", ")", "RPI", ".", "Reg2", "=", "NextReg", ";", "}", "assert", "(", "(", "!", "RPI", ".", "isPaired", "(", ")", "||", "(", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", "+", "<NUM_LIT>", "==", "CSI", "[", "i", "+", "<NUM_LIT>", "]", ".", "getFrameIdx", "(", ")", ")", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "!", "produceCompactUnwindFrame", "(", "MF", ")", "||", "CC", "==", "CallingConv", "::", "PreserveMost", "||", "(", "RPI", ".", "isPaired", "(", ")", "&&", "(", "(", "RPI", ".", "Reg1", "==", "<STR_LIT>", "&&", "RPI", ".", "Reg2", "==", "<STR_LIT>", ")", "||", "RPI", ".", "Reg1", "+", "<NUM_LIT>", "==", "RPI", ".", "Reg2", ")", ")", ")", "&&", "<STR_LIT>", ")", ";", "RPI", ".", "FrameIdx", "=", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ";", "if", "(", "Count", "*", "<NUM_LIT>", "!=", "AFI", "->", "getCalleeSavedStackSize", "(", ")", "&&", "!", "RPI", ".", "isPaired", "(", ")", ")", "{", "Offset", "-=", "<NUM_LIT>", ";", "assert", "(", "MFI", ".", "getObjectAlignment", "(", "RPI", ".", "FrameIdx", ")", "<=", "<NUM_LIT>", ")", ";", "MFI", ".", "setObjectAlignment", "(", "RPI", ".", "FrameIdx", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["AFI", "->", "setCalleeSaveStackHasFreeSpace", "(", "true", ")", ";"], "File": "AArch64FrameLowering28", "Func": "computeCalleeSaveRegisterPairs", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4286, "Length": 219, "Cover_Rate": 0.4397590361445783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "int", "Idx", "=", "<NUM_LIT>", ";", "*", "CURegs", ";", "++", "CURegs", ",", "++", "Idx", ")", "if", "(", "*", "CURegs", "==", "Reg", ")", "return", "Idx", ";"], "ground_truth": ["return", "-", "<NUM_LIT>", ";"], "File": "X86FrameLowering128", "Func": "getCompactUnwindRegNum", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4287, "Length": 30, "Cover_Rate": 0.6818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "Insert", "=", "L", "->", "getHeader", "(", ")", "->", "getFirstNonPHIOrDbgOrLifetime", "(", ")", ";", "}", "Value", "*", "Args", "[", "]", "=", "{", "Cond", ",", "Broken", "}", ";", "return", "CallInst", "::", "Create", "(", "IfBreak", ",", "Args", ",", "<STR_LIT>", ",", "Insert", ")", ";", "}"], "ground_truth": ["if", "(", "isa", "<", "Constant", ">", "(", "Cond", ")", ")", "{"], "File": "SIAnnotateControlFlow21", "Func": "handleLoopCondition", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4288, "Length": 54, "Cover_Rate": 0.3016759776536313, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_cvtepi64_storeu_epi16", "(", "void", "*", "__P", ",", "__mmask8", "__M", ",", "__m256i", "__A", ")", "{", "__builtin_ia32_pmovqw256mem_mask", "(", "(", "unsigned", "long", "long", "*", ")", "__P", ",", "(", "__v4di", ")", "__A", ",", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin1", "Func": "_mm256_mask_cvtepi64_storeu_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4289, "Length": 45, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_sra_epi32", "(", "__m512i", "__W", ",", "__mmask16", "__U", ",", "__m512i", "__A", ",", "__m128i", "__B", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_psrad512_mask", "(", "(", "__v16si", ")", "__A", ",", "(", "__v4si", ")", "__B", ",", "(", "__v16si", ")", "__W", ",", "(", "__mmask16", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_mask_sra_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4290, "Length": 56, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "atomic", "<", "bool", ">", "FoldTablesChecked", "(", "false", ")", ";", "if", "(", "!", "FoldTablesChecked", ".", "load", "(", "std", "::", "memory_order_relaxed", ")", ")", "{", "assert", "(", "std", "::", "is_sorted", "(", "std", "::", "begin", "(", "MemoryFoldTable2Addr", ")", ",", "std", "::", "end", "(", "MemoryFoldTable2Addr", ")", ")", "&&", "std", "::", "adjacent_find", "(", "std", "::", "begin", "(", "MemoryFoldTable2Addr", ")", ",", "std", "::", "end", "(", "MemoryFoldTable2Addr", ")", ")", "==", "std", "::", "end", "(", "MemoryFoldTable2Addr", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["assert", "(", "std", "::", "is_sorted", "(", "std", "::", "begin", "(", "MemoryFoldTable0", ")", ",", "std", "::", "end", "(", "MemoryFoldTable0", ")", ")", "&&", "std", "::", "adjacent_find", "(", "std", "::", "begin", "(", "MemoryFoldTable0", ")", ",", "std", "::", "end", "(", "MemoryFoldTable0", ")", ")", "==", "std", "::", "end", "(", "MemoryFoldTable0", ")", "&&", "<STR_LIT>", ")", ";"], "File": "X86InstrFoldTables1", "Func": "lookupFoldTableImpl", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4291, "Length": 125, "Cover_Rate": 0.3132832080200501, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "iter", "=", "Next", ";", "}", "}", "Multiple", "->", "InnerMap", "[", "CurrEntry", "->", "Id", "]", "=", "Process", "(", "CurrBlocks", ",", "CurrEntries", ",", "nullptr", ")", ";", "if", "(", "!", "Fused", ")", "CurrEntry", "->", "IsCheckedMultipleEntry", "=", "true", ";", "}", "for", "(", "const", "auto", "&", "Entry", ":", "Entries", ")", "if", "(", "!", "contains", "(", "IndependentGroups", ",", "Entry", ")", ")", "NextEntries", ".", "insert", "(", "Entry", ")", ";", "if", "(", "Multiple", "->", "InnerMap", ".", "size", "(", ")", ">=", "RelooperMultipleSwitchThreshold", ")", "{", "Multiple", "->", "UseSwitch", "=", "true", ";"], "ground_truth": ["Multiple", "->", "Breaks", "++", ";"], "File": "Relooper3", "Func": "MakeMultiple", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4292, "Length": 86, "Cover_Rate": 0.3161764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "getDepthOfOptCmov", "(", "unsigned", "TrueOpDepth", ",", "unsigned", "FalseOpDepth", ")", "{"], "ground_truth": ["return", "std", "::", "max", "(", "divideCeil", "(", "TrueOpDepth", "*", "<NUM_LIT>", "+", "FalseOpDepth", ",", "<NUM_LIT>", ")", ",", "divideCeil", "(", "FalseOpDepth", "*", "<NUM_LIT>", "+", "TrueOpDepth", ",", "<NUM_LIT>", ")", ")", ";"], "File": "X86CmovConversion (2)1", "Func": "getDepthOfOptCmov", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4293, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstPrinter", "(", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ")", ":", "MCInstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", "{"], "ground_truth": ["}"], "File": "LEGInstPrinter", "Func": "LEGInstPrinter", "Target": "LEG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4294, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "imm", "=", "Val", "<<", "<NUM_LIT>", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeThumbAddrModePC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4295, "Length": 19, "Cover_Rate": 0.30158730158730157, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "epiphany_mode_entry_exit", "(", "int", "entity", ",", "bool", "exit", ")", "{", "int", "normal_mode", "=", "epiphany_normal_fp_mode", ";", "MACHINE_FUNCTION", "(", "cfun", ")", "->", "sw_entities_processed", "|=", "(", "<NUM_LIT>", "<<", "entity", ")", ";", "if", "(", "epiphany_is_interrupt_p", "(", "current_function_decl", ")", ")", "normal_mode", "=", "FP_MODE_CALLER", ";", "switch", "(", "entity", ")", "{", "case", "EPIPHANY_MSW_ENTITY_AND", ":", "if", "(", "exit", ")", "return", "normal_mode", "!=", "FP_MODE_INT", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "epiphany", "Func": "epiphany_mode_entry_exit", "Target": "epiphany", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4296, "Length": 64, "Cover_Rate": 0.45390070921985815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BBGen", "=", "make_unique", "<", "const", "MachineInstr", "*", "[", "]", ">", "(", "NbReg", ")", ";", "std", "::", "fill", "(", "BBGen", ".", "get", "(", ")", ",", "BBGen", ".", "get", "(", ")", "+", "NbReg", ",", "nullptr", ")", ";", "BitVector", "&", "BBKillSet", "=", "Kill", "[", "&", "MBB", "]", ";", "BBKillSet", ".", "resize", "(", "NbReg", ")", ";", "for", "(", "const", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "bool", "IsADRP", "=", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "if", "(", "IsADRP", "||", "!", "ADRPMode", ")", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "(", "!", "ADRPMode", "&&", "!", "MO", ".", "isUse", "(", ")", ")", "||", "(", "ADRPMode", "&&", "(", "!", "IsADRP", "||", "!", "MO", ".", "isDef", "(", ")", ")", ")", ")", "continue", ";", "unsigned", "CurReg", "=", "MO", ".", "getReg", "(", ")", ";", "MapRegToId", "::", "const_iterator", "ItCurRegId", "=", "RegToId", ".", "find", "(", "CurReg", ")", ";", "if", "(", "ItCurRegId", "==", "RegToId", ".", "end", "(", ")", ")", "continue", ";", "CurReg", "=", "ItCurRegId", "->", "second", ";", "if", "(", "!", "BBGen", "[", "CurReg", "]", "&&", "!", "BBKillSet", ".", "test", "(", "CurReg", ")", ")", "getSet", "(", "ReachableUses", ",", "MBB", ",", "CurReg", ",", "NbReg", ")", ".", "insert", "(", "&", "MI", ")", ";", "if", "(", "BBGen", "[", "CurReg", "]", ")", "getUses", "(", "ColorOpToReachedUses", ",", "CurReg", ",", "*", "BBGen", "[", "CurReg", "]", ")", ".", "insert", "(", "&", "MI", ")", ";", "}", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isRegMask", "(", ")", ")", "continue", ";", "const", "uint32_t", "*", "PreservedRegs", "=", "MO", ".", "getRegMask", "(", ")", ";", "for", "(", "const", "auto", "Entry", ":", "RegToId", ")", "{", "unsigned", "Reg", "=", "Entry", ".", "second", ";", "if", "(", "MachineOperand", "::", "clobbersPhysReg", "(", "PreservedRegs", ",", "Entry", ".", "first", ")", ")", "{", "BBGen", "[", "Reg", "]", "=", "ADRPMode", "?", "&", "MI", ":", "nullptr", ";", "BBKillSet", ".", "set", "(", "Reg", ")", ";", "}", "}", "}", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "unsigned", "CurReg", "=", "MO", ".", "getReg", "(", ")", ";", "MapRegToId", "::", "const_iterator", "ItCurRegId", "=", "RegToId", ".", "find", "(", "CurReg", ")", ";", "if", "(", "ItCurRegId", "==", "RegToId", ".", "end", "(", ")", ")", "continue", ";", "for", "(", "MCRegAliasIterator", "AI", "(", "CurReg", ",", "TRI", ",", "true", ")", ";", "AI", ".", "isValid", "(", ")", ";", "++", "AI", ")", "{", "MapRegToId", "::", "const_iterator", "ItRegId", "=", "RegToId", ".", "find", "(", "*", "AI", ")", ";", "assert", "(", "ItRegId", "!=", "RegToId", ".", "end", "(", ")", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "BBKillSet", ".", "set", "(", "ItRegId", "->", "second", ")", ";", "BBGen", "[", "ItRegId", "->", "second", "]", "=", "&", "MI", ";"], "ground_truth": ["}"], "File": "AArch64CollectLOH22", "Func": "initReachingDef", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4297, "Length": 454, "Cover_Rate": 0.7382113821138211, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PassRegistry", "&", "PR", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initialize<ISA_LIT>CTRLoopsVerifyPass", "(", "PR", ")", ";", "initialize<ISA_LIT>LoopPreIncPrepPass", "(", "PR", ")", ";", "initialize<ISA_LIT>TOCRegDepsPass", "(", "PR", ")", ";", "initialize<ISA_LIT>EarlyReturnPass", "(", "PR", ")", ";", "initialize<ISA_LIT>VSXCopyPass", "(", "PR", ")", ";", "initialize<ISA_LIT>VSXFMAMutatePass", "(", "PR", ")", ";", "initialize<ISA_LIT>VSXSwapRemovalPass", "(", "PR", ")", ";", "initialize<ISA_LIT>ReduceCRLogicalsPass", "(", "PR", ")", ";", "initialize<ISA_LIT>BSelPass", "(", "PR", ")", ";", "initialize<ISA_LIT>BranchCoalescingPass", "(", "PR", ")", ";", "initialize<ISA_LIT>QPXLoadSplatPass", "(", "PR", ")", ";", "initialize<ISA_LIT>BoolRetToIntPass", "(", "PR", ")", ";", "initialize<ISA_LIT>ExpandISELPass", "(", "PR", ")", ";", "initialize<ISA_LIT>PreEmitPeepholePass", "(", "PR", ")", ";", "initialize<ISA_LIT>TLSDynamicCallPass", "(", "PR", ")", ";"], "ground_truth": ["initialize<ISA_LIT>MIPeepholePass", "(", "PR", ")", ";"], "File": "PPCTargetMachine1", "Func": "LLVMInitializePowerPCTarget", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4298, "Length": 91, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isUnmovable", "[", "<NUM_LIT>", "]", "=", "{", "false", ",", "false", ",", "false", ",", "false", "}", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "RemapSwizzle", "[", "i", "]", "=", "i", ";", "if", "(", "NewBldVec", "[", "i", "]", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "unsigned", "Idx", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "NewBldVec", "[", "i", "]", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "i", "==", "Idx", ")", "isUnmovable", "[", "Idx", "]", "=", "true", ";"], "ground_truth": ["}"], "File": "R600ISelLowering27", "Func": "ReorganizeVector", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4299, "Length": 89, "Cover_Rate": 0.30272108843537415, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "CPIndex", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "const", "MachineConstantPoolEntry", "&", "MCPE", "=", "(", "*", "MCPEs", ")", "[", "CPIndex", "]", ";", "JTI", "->", "addConstantPoolEntryAddr", "(", "CPI", ",", "MCE", ".", "getCurrentPCValue", "(", ")", ")", ";", "if", "(", "MCPE", ".", "isMachineConstantPoolEntry", "(", ")", ")", "{", "<ISA_LIT>ConstantPoolValue", "*", "ACPV", "=", "static_cast", "<", "<ISA_LIT>ConstantPoolValue", "*", ">", "(", "MCPE", ".", "Val", ".", "MachineCPVal", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "CPI", "<<", "<STR_LIT>", "<<", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue", "(", ")", "<<", "<STR_LIT>", "<<", "*", "ACPV", "<<", "'\\n'", ")", ";", "assert", "(", "ACPV", "->", "isGlobalValue", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["const", "GlobalValue", "*", "GV", "=", "cast", "<", "<ISA_LIT>ConstantPoolConstant", ">", "(", "ACPV", ")", "->", "getGV", "(", ")", ";"], "File": "ARMCodeEmitter", "Func": "emitConstPoolInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4300, "Length": 124, "Cover_Rate": 0.5020242914979757, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "REG", ":", "case", "SUBREG", ":", "info", "->", "type", "=", "ADDRESS_REG", ";", "info", "->", "reg", "=", "x", ";", "info", "->", "offset", "=", "const0_rtx", ";", "return", "riscv_valid_base_register_p", "(", "info", "->", "reg", ",", "mode", ",", "strict_p", ")", ";", "case", "PLUS", ":", "if", "(", "riscv_v_ext_vector_mode_p", "(", "mode", ")", ")", "return", "false", ";", "info", "->", "type", "=", "ADDRESS_REG", ";", "info", "->", "reg", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "info", "->", "offset", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "return", "(", "riscv_valid_base_register_p", "(", "info", "->", "reg", ",", "mode", ",", "strict_p", ")", "&&", "riscv_valid_offset_p", "(", "info", "->", "offset", ",", "mode", ")", ")", ";", "case", "LO_SUM", ":", "if", "(", "riscv_v_ext_vector_mode_p", "(", "mode", ")", ")", "return", "false", ";", "info", "->", "type", "=", "ADDRESS_LO_SUM", ";", "info", "->", "reg", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "info", "->", "offset", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["info", "->", "symbol_type", "=", "riscv_classify_symbolic_expression", "(", "info", "->", "offset", ")", ";"], "File": "riscv1", "Func": "riscv_classify_address", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4301, "Length": 160, "Cover_Rate": 0.6639004149377593, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "epiphany_is_long_call_p", "(", "rtx", "x", ")", "{", "tree", "decl", "=", "SYMBOL_REF_DECL", "(", "x", ")", ";", "bool", "ret_val", "=", "!", "TARGET_SHORT_CALLS", ";", "tree", "attrs", ";", "if", "(", "decl", ")", "{", "attrs", "=", "TYPE_ATTRIBUTES", "(", "TREE_TYPE", "(", "decl", ")", ")", ";", "if", "(", "lookup_attribute", "(", "<STR_LIT>", ",", "attrs", ")", ")", "ret_val", "=", "true", ";", "else", "if", "(", "lookup_attribute", "(", "<STR_LIT>", ",", "attrs", ")", ")", "ret_val", "=", "false", ";", "}", "return", "ret_val", ";"], "ground_truth": ["}"], "File": "epiphany", "Func": "epiphany_is_long_call_p", "Target": "epiphany", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4302, "Length": 71, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "PrologueBB", ")", "{", "PrologueBB", "=", "AI", "->", "getParent", "(", ")", ";", "continue", ";", "}", "PrologueBB", "=", "DT", "->", "findNearestCommonDominator", "(", "PrologueBB", ",", "AI", "->", "getParent", "(", ")", ")", ";", "}", "assert", "(", "PrologueBB", ")", ";", "IRBuilder", "<", ">", "IRB", "(", "&", "PrologueBB", "->", "front", "(", ")", ")", ";", "Function", "*", "IRG_SP", "=", "<STR_LIT>", "(", "F", "->", "getParent", "(", ")", ",", "<STR_LIT>", ")", ";", "Instruction", "*", "Base", "=", "IRB", ".", "CreateCall", "(", "IRG_SP", ",", "{", "Constant", "::", "getNullValue", "(", "IRB", ".", "getInt64Ty", "(", ")", ")", "}", ")", ";", "Base", "->", "setName", "(", "<STR_LIT>", ")", ";", "return", "Base", ";"], "ground_truth": ["}"], "File": "AArch64StackTagging", "Func": "insertBaseTaggedPointer", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4303, "Length": 101, "Cover_Rate": 0.5941176470588235, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "case", "CCValAssign", "::", "ZExt", ":", "case", "CCValAssign", "::", "AExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "}", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";"], "File": "AArch64ISelLowering123", "Func": "LowerReturn", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4304, "Length": 138, "Cover_Rate": 0.39316239316239315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "&", "PostRAHazardRecognizerID", ")", ";", "if", "(", "Enable<ISA_LIT>InsertWaitcntsPass", ")", "addPass", "(", "create<ISA_LIT>InsertWaitcntsPass", "(", ")", ")", ";", "else", "addPass", "(", "create<ISA_LIT>InsertWaitsPass", "(", ")", ")", ";"], "ground_truth": ["addPass", "(", "create<ISA_LIT>ShrinkInstructionsPass", "(", ")", ")", ";"], "File": "AMDGPUTargetMachine18", "Func": "addPreEmitPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4305, "Length": 32, "Cover_Rate": 0.5423728813559322, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "EVT", "OpTy", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "if", "(", "OpTy", "==", "<STR_LIT>", ")", "NewTy", "=", "<STR_LIT>", ";", "else", "if", "(", "OpTy", "==", "<STR_LIT>", "&&", "HasFullFP16", ")", "NewTy", "=", "<STR_LIT>", ";", "else", "if", "(", "OpTy", "==", "<STR_LIT>", "&&", "HasFullFP16", ")", "NewTy", "=", "<STR_LIT>", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "if", "(", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", ")", "return", "DAG", ".", "UnrollVectorOp", "(", "Op", ".", "getNode", "(", ")", ")", ";"], "ground_truth": ["Op", "=", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "NewTy", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "ARMISelLowering93", "Func": "LowerVectorFP_TO_INT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4306, "Length": 103, "Cover_Rate": 0.4345991561181435, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "unsigned", "StackProbeSize", "=", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "F", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "StackProbeSize", ")", ";"], "File": "AArch64FrameLowering (2)1", "Func": "windowsRequiresStackProbe", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4307, "Length": 43, "Cover_Rate": 0.44329896907216493, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "CRIS_CONSTANT_P", "(", "x", ")", "&&", "(", "!", "flag_pic", "||", "cris_valid_pic_const", "(", "x", ",", "true", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "cris", "Func": "cris_constant_index_p", "Target": "cris", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4308, "Length": 21, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "OpLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "In", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "OpHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "In", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "OpLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "OpLo", ")", ";", "OpHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "OpHi", ")", ";", "static", "const", "int", "ShufMask", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "DL", ",", "OpLo", ",", "OpHi", ",", "ShufMask", ")", ";", "}", "if", "(", "(", "VT", "==", "<STR_LIT>", ")", "&&", "(", "InVT", "==", "<STR_LIT>", ")", ")", "{", "if", "(", "Subtarget", "->", "hasInt256", "(", ")", ")", "{", "In", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "In", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "pshufbMask", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "pshufbMask", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "pshufbMask", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "pshufbMask", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "pshufbMask", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "pshufbMask", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "pshufbMask", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "pshufbMask", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "pshufbMask", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "<", "<NUM_LIT>", ";", "++", "j", ")", "pshufbMask", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "}", "SDValue", "BV", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "&", "pshufbMask", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "In", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "In", ",", "BV", ")", ";", "In", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "In", ")", ";", "static", "const", "int", "ShufMask", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "In", "=", "DAG", ".", "getVectorShuffle", "(", "<STR_LIT>", ",", "DL", ",", "In", ",", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ",", "&", "ShufMask", "[", "<NUM_LIT>", "]", ")", ";", "In", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "In", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "In", ")", ";", "}", "SDValue", "OpLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "In", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "OpHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "In", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "OpLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "OpLo", ")", ";"], "ground_truth": ["OpHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "OpHi", ")", ";"], "File": "X86ISelLowering (2)1", "Func": "LowerTRUNCATE", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4309, "Length": 525, "Cover_Rate": 0.33460803059273425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Subtarget", "->", "hasFPARMv8", "(", ")", ")", "break", ";", "if", "(", "VT", ".", "isScalableVector", "(", ")", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "break", ";", "}", "}", "else", "{", "PredicateConstraint", "PC", "=", "parsePredicateConstraint", "(", "Constraint", ")", ";", "if", "(", "PC", "!=", "PredicateConstraint", "::", "Invalid", ")", "{", "assert", "(", "VT", ".", "isScalableVector", "(", ")", ")", ";", "bool", "restricted", "=", "(", "PC", "==", "PredicateConstraint", "::", "Upl", ")", ";", "return", "restricted", "?", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ":", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "}", "}", "if", "(", "StringRef", "(", "<STR_LIT>", ")", ".", "equals_lower", "(", "Constraint", ")", ")", "return", "std", "::", "make_pair", "(", "unsigned", "(", "<STR_LIT>", ")", ",", "&", "<STR_LIT>", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "Res", ";", "Res", "=", "TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "TRI", ",", "Constraint", ",", "VT", ")", ";", "if", "(", "!", "Res", ".", "second", ")", "{", "unsigned", "Size", "=", "Constraint", ".", "size", "(", ")", ";", "if", "(", "(", "Size", "==", "<NUM_LIT>", "||", "Size", "==", "<NUM_LIT>", ")", "&&", "Constraint", "[", "<NUM_LIT>", "]", "==", "'{'", "&&", "tolower", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "==", "'v'", "&&", "Constraint", "[", "Size", "-", "<NUM_LIT>", "]", "==", "'}'", ")", "{", "int", "RegNo", ";", "bool", "Failed", "=", "Constraint", ".", "slice", "(", "<NUM_LIT>", ",", "Size", "-", "<NUM_LIT>", ")", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "RegNo", ")", ";", "if", "(", "!", "Failed", "&&", "RegNo", ">=", "<NUM_LIT>", "&&", "RegNo", "<=", "<NUM_LIT>", ")", "{", "if", "(", "VT", "!=", "<STR_LIT>", "&&", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "Res", ".", "first", "=", "<STR_LIT>", ".", "getRegister", "(", "RegNo", ")", ";", "Res", ".", "second", "=", "&", "<STR_LIT>", ";", "}", "else", "{", "Res", ".", "first", "=", "<STR_LIT>", ".", "getRegister", "(", "RegNo", ")", ";", "Res", ".", "second", "=", "&", "<STR_LIT>", ";", "}", "}", "}", "}"], "ground_truth": ["if", "(", "Res", ".", "second", "&&", "!", "Subtarget", "->", "hasFPARMv8", "(", ")", "&&", "!", "<STR_LIT>", ".", "hasSubClassEq", "(", "Res", ".", "second", ")", "&&", "!", "<STR_LIT>", ".", "hasSubClassEq", "(", "Res", ".", "second", ")", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "nullptr", ")", ";"], "File": "AArch64ISelLowering (2)3", "Func": "getRegForInlineAsmConstraint", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4310, "Length": 344, "Cover_Rate": 0.5300462249614792, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSymbol", "*", "DoneSym", "=", "Ctx", ".", "CreateTempSymbol", "(", ")", ";", "const", "MCExpr", "*", "DoneExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "DoneSym", ",", "Ctx", ")", ";", "EmitInstruction", "(", "Out", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ")", ";", "EmitInstruction", "(", "Out", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addExpr", "(", "DoneExpr", ")", ")", ";", "InstrumentMOVSBase", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "AccessSize", ",", "Ctx", ",", "Out", ")", ";", "EmitLabel", "(", "Out", ",", "DoneSym", ")", ";"], "ground_truth": ["RestoreFlags", "(", "Out", ")", ";"], "File": "X86AsmInstrumentation21", "Func": "InstrumentMOVSImpl", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4311, "Length": 86, "Cover_Rate": 0.6991869918699187, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "set", "<", "Instruction", "*", ">", "worklist", ";", "for", "(", "inst_iterator", "I", "=", "inst_begin", "(", "F", ")", ",", "E", "=", "inst_end", "(", "F", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "PtrToIntInst", "*", "PTI", "=", "dyn_cast", "<", "PtrToIntInst", ">", "(", "&", "*", "I", ")", ";", "IntToPtrInst", "*", "ITP", "=", "dyn_cast", "<", "IntToPtrInst", ">", "(", "&", "*", "I", ")", ";", "if", "(", "!", "(", "PTI", "&&", "<STR_LIT>", "(", "PTI", "->", "getPointerOperand", "(", ")", "->", "getType", "(", ")", ")", ")", "&&", "!", "(", "ITP", "&&", "<STR_LIT>", "(", "ITP", "->", "getDestTy", "(", ")", ")", ")", ")", "continue", ";", "UndefValue", "*", "U", "=", "UndefValue", "::", "get", "(", "I", "->", "getType", "(", ")", ")", ";", "I", "->", "replaceAllUsesWith", "(", "U", ")", ";", "Function", "*", "TrapIntrin", "=", "<STR_LIT>", "(", "F", ".", "getParent", "(", ")", ",", "<STR_LIT>", ")", ";", "CallInst", "::", "Create", "(", "TrapIntrin", ",", "{", "}", ",", "<STR_LIT>", ",", "&", "*", "I", ")", ";", "worklist", ".", "insert", "(", "&", "*", "I", ")", ";", "}", "for", "(", "Instruction", "*", "I", ":", "worklist", ")", "I", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "!", "worklist", ".", "empty", "(", ")", ";"], "File": "WebAssemblyLowerRefTypesIntPtrConv", "Func": "runOnFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4312, "Length": 183, "Cover_Rate": 0.8318181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", ".", "isExpr", "(", ")", "&&", "cast", "<", "<ISA_LIT>MCExpr", ">", "(", "I", ".", "getExpr", "(", ")", ")", "->", "signMismatch", "(", ")", "&&", "WarnSignedMismatch", ")", "Warning", "(", "MCI", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "NewInst", ".", "addOperand", "(", "I", ")", ";", "}"], "ground_truth": ["MCI", "=", "NewInst", ";"], "File": "HexagonAsmParser12", "Func": "canonicalizeImmediates", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4313, "Length": 49, "Cover_Rate": 0.3656716417910448, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcvtpq_x_u32_f32", "(", "float32x4_t", "__a", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__builtin_mve_vcvtpq_m_uv4si", "(", "__arm_vuninitializedq_u32", "(", ")", ",", "__a", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vcvtpq_x_u32_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4314, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "EncVal", "=", "Imm", ";"], "ground_truth": ["return", "(", "EncVal", "<<", "<NUM_LIT>", ")", "|", "(", "EncVal", "<<", "<NUM_LIT>", ")", ";"], "File": "AArch64AddressingModes", "Func": "decodeAdvSIMDModImmType3", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4315, "Length": 18, "Cover_Rate": 0.6428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getActionDefinitionsBuilder", "(", "{", "G_AND", ",", "G_OR", ",", "G_XOR", "}", ")", ".", "legalFor", "(", "{", "s32", "}", ")", ".", "clampScalar", "(", "<NUM_LIT>", ",", "s32", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_SDIV", ",", "G_SREM", ",", "G_UREM", ",", "G_UDIV", "}", ")", ".", "legalFor", "(", "{", "s32", "}", ")", ".", "minScalar", "(", "<NUM_LIT>", ",", "s32", ")", ".", "libcallFor", "(", "{", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_SHL", ",", "G_ASHR", ",", "G_LSHR", "}", ")", ".", "legalFor", "(", "{", "{", "s32", ",", "s32", "}", "}", ")", ".", "clampScalar", "(", "<NUM_LIT>", ",", "s32", ",", "s32", ")", ".", "clampScalar", "(", "<NUM_LIT>", ",", "s32", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "G_ICMP", ")", ".", "legalForCartesianProduct", "(", "{", "s32", "}", ",", "{", "s32", ",", "p0", "}", ")", ".", "clampScalar", "(", "<NUM_LIT>", ",", "s32", ",", "s32", ")", ".", "minScalar", "(", "<NUM_LIT>", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "G_CONSTANT", ")", ".", "legalFor", "(", "{", "s32", "}", ")", ".", "clampScalar", "(", "<NUM_LIT>", ",", "s32", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_GEP", ",", "G_INTTOPTR", "}", ")", ".", "legalFor", "(", "{", "{", "p0", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_PTRTOINT", ")", ".", "legalFor", "(", "{", "{", "s32", ",", "p0", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FRAME_INDEX", ")", ".", "legalFor", "(", "{", "p0", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_GLOBAL_VALUE", ",", "G_JUMP_TABLE", "}", ")", ".", "legalFor", "(", "{", "p0", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FCONSTANT", ")", ".", "legalFor", "(", "{", "s32", ",", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_FADD", ",", "G_FSUB", ",", "G_FMUL", ",", "G_FDIV", ",", "G_FABS", ",", "G_FSQRT", "}", ")", ".", "legalFor", "(", "{", "s32", ",", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FCMP", ")", ".", "legalFor", "(", "{", "{", "s32", ",", "s32", "}", ",", "{", "s32", ",", "s64", "}", "}", ")", ".", "minScalar", "(", "<NUM_LIT>", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_FCEIL", ",", "G_FFLOOR", "}", ")", ".", "libcallFor", "(", "{", "s32", ",", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FPEXT", ")", ".", "legalFor", "(", "{", "{", "s64", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FPTRUNC", ")", ".", "legalFor", "(", "{", "{", "s32", ",", "s64", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FPTOSI", ")", ".", "legalForCartesianProduct", "(", "{", "s32", "}", ",", "{", "s64", ",", "s32", "}", ")", ".", "libcallForCartesianProduct", "(", "{", "s64", "}", ",", "{", "s64", ",", "s32", "}", ")", ".", "minScalar", "(", "<NUM_LIT>", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "G_FPTOUI", ")", ".", "libcallForCartesianProduct", "(", "{", "s64", "}", ",", "{", "s64", ",", "s32", "}", ")", ".", "lowerForCartesianProduct", "(", "{", "s32", "}", ",", "{", "s64", ",", "s32", "}", ")", ".", "minScalar", "(", "<NUM_LIT>", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "G_SITOFP", ")", ".", "legalForCartesianProduct", "(", "{", "s64", ",", "s32", "}", ",", "{", "s32", "}", ")", ".", "libcallForCartesianProduct", "(", "{", "s64", ",", "s32", "}", ",", "{", "s64", "}", ")", ".", "minScalar", "(", "<NUM_LIT>", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "G_UITOFP", ")", ".", "libcallForCartesianProduct", "(", "{", "s64", ",", "s32", "}", ",", "{", "s64", "}", ")", ".", "customForCartesianProduct", "(", "{", "s64", ",", "s32", "}", ",", "{", "s32", "}", ")", ".", "minScalar", "(", "<NUM_LIT>", ",", "s32", ")", ";"], "ground_truth": ["getActionDefinitionsBuilder", "(", "G_SEXT_INREG", ")", ".", "lower", "(", ")", ";"], "File": "MipsLegalizerInfo25", "Func": "MipsLegalizerInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4316, "Length": 500, "Cover_Rate": 0.5279831045406547, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CurDAG", "->", "getTargetConstant", "(", "Imm", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86ISelDAGToDAG100", "Func": "getI8Imm", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4317, "Length": 11, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Parse<ISA_LIT>Register", "(", "RegKind", ",", "Reg", ",", "RegNum", ",", "RegWidth", ",", "&", "DwordRegIndex", ")", ")", "{", "return", "nullptr", ";", "}", "KernelScope", ".", "usesRegister", "(", "RegKind", ",", "DwordRegIndex", ",", "RegWidth", ")", ";", "return", "<ISA_LIT>Operand", "::", "CreateReg", "(", "this", ",", "Reg", ",", "StartLoc", ",", "EndLoc", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser14", "Func": "parseRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4318, "Length": 50, "Cover_Rate": 0.4854368932038835, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "CC", ")", "{", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "XCoreInstrInfo12", "Func": "GetCondBranchFromCond", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4319, "Length": 27, "Cover_Rate": 0.574468085106383, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SPR_P", "(", "REGNO", "(", "reg", ")", ")", ")", "{", "rtx", "temp", "=", "gen_rtx_REG", "(", "mode", ",", "TEMP_REGNO", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "temp", ",", "reg", ")", ")", ";", "frv_frame_insn", "(", "gen_rtx_SET", "(", "Pmode", ",", "mem", ",", "temp", ")", ",", "frv_dwarf_store", "(", "reg", ",", "stack_offset", ")", ")", ";", "}", "else", "if", "(", "GET_MODE", "(", "reg", ")", "==", "DImode", ")", "{", "rtx", "reg1", "=", "gen_rtx_REG", "(", "SImode", ",", "REGNO", "(", "reg", ")", ")", ";", "rtx", "reg2", "=", "gen_rtx_REG", "(", "SImode", ",", "REGNO", "(", "reg", ")", "+", "<NUM_LIT>", ")", ";", "rtx", "set1", "=", "frv_dwarf_store", "(", "reg1", ",", "stack_offset", ")", ";", "rtx", "set2", "=", "frv_dwarf_store", "(", "reg2", ",", "stack_offset", "+", "<NUM_LIT>", ")", ";", "frv_frame_insn", "(", "gen_rtx_SET", "(", "Pmode", ",", "mem", ",", "reg", ")", ",", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "set1", ",", "set2", ")", ")", ")", ";", "}"], "ground_truth": ["else", "frv_frame_insn", "(", "gen_rtx_SET", "(", "Pmode", ",", "mem", ",", "reg", ")", ",", "frv_dwarf_store", "(", "reg", ",", "stack_offset", ")", ")", ";"], "File": "frv2", "Func": "frv_frame_access", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 4320, "Length": 161, "Cover_Rate": 0.5629370629370629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "GV", "->", "getValueType", "(", ")", "->", "isFunctionTy", "(", ")", "||", "!", "isNonGlobalAddrSpace", "(", "GV", "->", "getAddressSpace", "(", ")", ")", ")", "&&", "!", "shouldEmitFixup", "(", "GV", ")", "&&", "!", "getTargetMachine", "(", ")", ".", "shouldAssumeDSOLocal", "(", "*", "GV", "->", "getParent", "(", ")", ",", "GV", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "shouldEmitGOTReloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4321, "Length": 47, "Cover_Rate": 0.7966101694915254, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "PromEltTy", "=", "IntegerType", "::", "getIntNTy", "(", "EltTy", "->", "getContext", "(", ")", ",", "PromEltTyBits", ")", ";", "auto", "*", "SrcVecTy", "=", "FixedVectorType", "::", "get", "(", "EltTy", ",", "VF", ")", ";", "auto", "*", "PromSrcVecTy", "=", "FixedVectorType", "::", "get", "(", "PromEltTy", ",", "VF", ")", ";", "int", "NumDstElements", "=", "VF", "*", "ReplicationFactor", ";", "auto", "*", "PromDstVecTy", "=", "FixedVectorType", "::", "get", "(", "PromEltTy", ",", "NumDstElements", ")", ";", "auto", "*", "DstVecTy", "=", "FixedVectorType", "::", "get", "(", "EltTy", ",", "NumDstElements", ")", ";", "MVT", "LegalSrcVecTy", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "SrcVecTy", ")", ".", "second", ";", "MVT", "LegalPromSrcVecTy", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "PromSrcVecTy", ")", ".", "second", ";", "MVT", "LegalPromDstVecTy", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "PromDstVecTy", ")", ".", "second", ";", "MVT", "LegalDstVecTy", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "DstVecTy", ")", ".", "second", ";", "if", "(", "!", "LegalSrcVecTy", ".", "isVector", "(", ")", "||", "!", "LegalPromSrcVecTy", ".", "isVector", "(", ")", "||", "!", "LegalPromDstVecTy", ".", "isVector", "(", ")", "||", "!", "LegalDstVecTy", ".", "isVector", "(", ")", ")", "return", "bailout", "(", ")", ";", "if", "(", "PromEltTyBits", "!=", "EltTyBits", ")", "{", "InstructionCost", "PromotionCost", ";", "PromotionCost", "+=", "getCastInstrCost", "(", "Instruction", "::", "SExt", ",", "PromSrcVecTy", ",", "SrcVecTy", ",", "TargetTransformInfo", "::", "CastContextHint", "::", "None", ",", "CostKind", ")", ";", "PromotionCost", "+=", "getCastInstrCost", "(", "Instruction", "::", "Trunc", ",", "DstVecTy", ",", "PromDstVecTy", ",", "TargetTransformInfo", "::", "CastContextHint", "::", "None", ",", "CostKind", ")", ";", "return", "PromotionCost", "+", "getReplicationShuffleCost", "(", "PromEltTy", ",", "ReplicationFactor", ",", "VF", ",", "DemandedDstElts", ",", "CostKind", ")", ";"], "ground_truth": ["}"], "File": "X86TargetTransformInfo55", "Func": "getReplicationShuffleCost", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4322, "Length": 236, "Cover_Rate": 0.4229390681003584, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "VF", "=", "SrcVecTy", "->", "getNumElements", "(", ")", ";", "unsigned", "NumDstVectors", "=", "getNumVectorRegs", "(", "Dst", ")", ";", "unsigned", "NumSrcVectors", "=", "getNumVectorRegs", "(", "Src", ")", ";", "if", "(", "Opcode", "==", "Instruction", "::", "Trunc", ")", "{", "if", "(", "Src", "->", "getScalarSizeInBits", "(", ")", "==", "Dst", "->", "getScalarSizeInBits", "(", ")", ")", "return", "<NUM_LIT>", ";", "return", "getVectorTruncCost", "(", "Src", ",", "Dst", ")", ";", "}", "if", "(", "Opcode", "==", "Instruction", "::", "ZExt", "||", "Opcode", "==", "Instruction", "::", "SExt", ")", "{", "if", "(", "SrcScalarBits", ">=", "<NUM_LIT>", ")", "{", "unsigned", "NumUnpacks", "=", "getElSizeLog2Diff", "(", "Src", ",", "Dst", ")", ";", "unsigned", "NumSrcVectorOps", "=", "(", "NumUnpacks", ">", "<NUM_LIT>", "?", "(", "NumDstVectors", "-", "NumSrcVectors", ")", ":", "(", "NumDstVectors", "/", "<NUM_LIT>", ")", ")", ";", "return", "(", "NumUnpacks", "*", "NumDstVectors", ")", "+", "NumSrcVectorOps", ";", "}", "else", "if", "(", "SrcScalarBits", "==", "<NUM_LIT>", ")", "return", "getBoolVecToIntConversionCost", "(", "Opcode", ",", "Dst", ",", "I", ")", ";", "}", "if", "(", "Opcode", "==", "Instruction", "::", "SIToFP", "||", "Opcode", "==", "Instruction", "::", "UIToFP", "||", "Opcode", "==", "Instruction", "::", "FPToSI", "||", "Opcode", "==", "Instruction", "::", "FPToUI", ")", "{", "if", "(", "DstScalarBits", "==", "<NUM_LIT>", "||", "ST", "->", "hasVectorEnhancements2", "(", ")", ")", "{", "if", "(", "SrcScalarBits", "==", "DstScalarBits", ")", "return", "NumDstVectors", ";", "if", "(", "SrcScalarBits", "==", "<NUM_LIT>", ")", "return", "getBoolVecToIntConversionCost", "(", "Opcode", ",", "Dst", ",", "I", ")", "+", "NumDstVectors", ";", "}", "InstructionCost", "ScalarCost", "=", "getCastInstrCost", "(", "Opcode", ",", "Dst", "->", "getScalarType", "(", ")", ",", "Src", "->", "getScalarType", "(", ")", ",", "CCH", ",", "CostKind", ")", ";", "InstructionCost", "TotCost", "=", "VF", "*", "ScalarCost", ";", "bool", "NeedsInserts", "=", "true", ",", "NeedsExtracts", "=", "true", ";", "if", "(", "DstScalarBits", "==", "<NUM_LIT>", "&&", "(", "Opcode", "==", "Instruction", "::", "SIToFP", "||", "Opcode", "==", "Instruction", "::", "UIToFP", ")", ")", "NeedsInserts", "=", "false", ";", "if", "(", "SrcScalarBits", "==", "<NUM_LIT>", "&&", "(", "Opcode", "==", "Instruction", "::", "FPToSI", "||", "Opcode", "==", "Instruction", "::", "FPToUI", ")", ")", "NeedsExtracts", "=", "false", ";", "TotCost", "+=", "getScalarizationOverhead", "(", "SrcVecTy", ",", "false", ",", "NeedsExtracts", ")", ";", "TotCost", "+=", "getScalarizationOverhead", "(", "DstVecTy", ",", "NeedsInserts", ",", "false", ")", ";", "if", "(", "VF", "==", "<NUM_LIT>", "&&", "SrcScalarBits", "==", "<NUM_LIT>", "&&", "DstScalarBits", "==", "<NUM_LIT>", ")", "TotCost", "*=", "<NUM_LIT>", ";", "return", "TotCost", ";", "}", "if", "(", "Opcode", "==", "Instruction", "::", "FPTrunc", ")", "{", "if", "(", "SrcScalarBits", "==", "<NUM_LIT>", ")", "return", "VF", "+", "getScalarizationOverhead", "(", "DstVecTy", ",", "true", ",", "false", ")", ";", "else", "return", "VF", "/", "<NUM_LIT>", "+", "std", "::", "max", "(", "<NUM_LIT>", ",", "VF", "/", "<NUM_LIT>", ")", ";", "}", "if", "(", "Opcode", "==", "Instruction", "::", "FPExt", ")", "{", "if", "(", "SrcScalarBits", "==", "<NUM_LIT>", "&&", "DstScalarBits", "==", "<NUM_LIT>", ")", "{", "return", "VF", "*", "<NUM_LIT>", ";", "}"], "ground_truth": ["return", "VF", "+", "getScalarizationOverhead", "(", "SrcVecTy", ",", "false", ",", "true", ")", ";"], "File": "SystemZTargetTransformInfo1", "Func": "getCastInstrCost", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4323, "Length": 424, "Cover_Rate": 0.541507024265645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "clamp", ")", "->", "getImm", "(", ")", ")", "return", "nullptr", ";", "const", "MachineOperand", "*", "Src0", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "src0", ")", ";", "const", "MachineOperand", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "src1", ")", ";", "if", "(", "!", "Src0", "->", "isReg", "(", ")", "||", "!", "Src1", "->", "isReg", "(", ")", "||", "Src0", "->", "getSubReg", "(", ")", "!=", "Src1", "->", "getSubReg", "(", ")", "||", "Src0", "->", "getSubReg", "(", ")", "!=", "<STR_LIT>", ")", "return", "nullptr", ";", "if", "(", "TII", "->", "hasModifiersSet", "(", "MI", ",", "<STR_LIT>", "::", "omod", ")", ")", "return", "nullptr", ";", "unsigned", "Src0Mods", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "src0_modifiers", ")", "->", "getImm", "(", ")", ";", "unsigned", "Src1Mods", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "src1_modifiers", ")", "->", "getImm", "(", ")", ";", "unsigned", "UnsetMods", "=", "(", "Op", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "Src0Mods", "!=", "UnsetMods", "&&", "Src1Mods", "!=", "UnsetMods", ")", "return", "nullptr", ";", "return", "Src0", ";"], "ground_truth": ["}"], "File": "SIFoldOperands16", "Func": "isClamp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4324, "Length": 174, "Cover_Rate": 0.7016129032258065, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmInstrumentation", "::", "~", "<ISA_LIT>AsmInstrumentation", "(", ")", "{"], "ground_truth": ["}"], "File": "X86AsmInstrumentation", "Func": "~X86AsmInstrumentation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4325, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "ImmTyOffset1", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyGLC", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTySLC", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyTFE", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyD16", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyFORMAT", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyClamp<ISA_LIT>", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyOMod<ISA_LIT>", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyDppCtrl", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyDppRowMask", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyDppBankMask", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyDppBoundCtrl", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTySdwaDstSel", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTySdwaSrc0Sel", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTySdwaSrc1Sel", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTySdwaDstUnused", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyDMask", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyUNorm", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyDA", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyR128", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyLWE", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyOff", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyExpTgt", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyExpCompr", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyExpVM", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyHwreg", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTySendMsg", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["case", "ImmTyInterpSlot", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";"], "File": "AMDGPUAsmParser26", "Func": "printImmTy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4326, "Length": 252, "Cover_Rate": 0.5943396226415094, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "Params", ".", "push_back", "(", "iPTR", ")", ";", "for", "(", "Type", "*", "Ty", ":", "FuncTy", "->", "params", "(", ")", ")", "{", "SmallVector", "<", "MVT", ",", "<NUM_LIT>", ">", "ParamMVTs", ";", "ComputeLegalValueVTs", "(", "CurrentFunc", ",", "TM", ",", "Ty", ",", "ParamMVTs", ")", ";", "for", "(", "MVT", "ParamMVT", ":", "ParamMVTs", ")", "Params", ".", "push_back", "(", "<STR_LIT>", "(", "ParamMVT", ")", ")", ";", "}", "if", "(", "FuncTy", "->", "isVarArg", "(", ")", ")", "Params", ".", "push_back", "(", "iPTR", ")", ";", "WasmSym", "->", "setReturns", "(", "std", "::", "move", "(", "Returns", ")", ")", ";", "WasmSym", "->", "setParams", "(", "std", "::", "move", "(", "Params", ")", ")", ";", "WasmSym", "->", "setIsFunction", "(", "true", ")", ";", "}", "return", "WasmSym", ";"], "ground_truth": ["}"], "File": "WebAssemblyMCInstLower28", "Func": "GetGlobalAddressSymbol", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4327, "Length": 109, "Cover_Rate": 0.3244047619047619, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_avg_epu16", "(", "__m512i", "__A", ",", "__m512i", "__B", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_pavgw512_mask", "(", "(", "__v32hi", ")", "__A", ",", "(", "__v32hi", ")", "__B", ",", "(", "__v32hi", ")", "_mm512_setzero_hi", "(", ")", ",", "(", "__mmask32", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin4", "Func": "_mm512_avg_epu16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4328, "Length": 53, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "FPSI", "=", "FI", "->", "getFramePointerSaveIndex", "(", ")", ";", "unsigned", "OpC", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "FPSI", "&&", "FrameIndex", "==", "FPSI", "&&", "(", "OpC", "==", "<STR_LIT>", "||", "OpC", "==", "<STR_LIT>", ")", ")", "{", "lowerDynamicAlloc", "(", "II", ")", ";", "return", ";", "}", "if", "(", "OpC", "==", "<STR_LIT>", ")", "{", "lowerCRSpilling", "(", "II", ",", "FrameIndex", ")", ";", "return", ";", "}", "else", "if", "(", "OpC", "==", "<STR_LIT>", ")", "{", "lowerCRRestore", "(", "II", ",", "FrameIndex", ")", ";", "return", ";", "}", "else", "if", "(", "OpC", "==", "<STR_LIT>", ")", "{", "lowerCRBitSpilling", "(", "II", ",", "FrameIndex", ")", ";", "return", ";", "}", "else", "if", "(", "OpC", "==", "<STR_LIT>", ")", "{", "lowerCRBitRestore", "(", "II", ",", "FrameIndex", ")", ";", "return", ";", "}", "else", "if", "(", "OpC", "==", "<STR_LIT>", ")", "{", "lowerVRSAVESpilling", "(", "II", ",", "FrameIndex", ")", ";", "return", ";", "}", "else", "if", "(", "OpC", "==", "<STR_LIT>", ")", "{", "lowerVRSAVERestore", "(", "II", ",", "FrameIndex", ")", ";", "return", ";", "}", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "FrameIndex", "<", "<NUM_LIT>", "?", "getBaseRegister", "(", "MF", ")", ":", "getFrameRegister", "(", "MF", ")", ",", "false", ")", ";", "bool", "isIXAddr", "=", "usesIXAddr", "(", "MI", ")", ";", "bool", "noImmForm", "=", "!", "MI", ".", "isInlineAsm", "(", ")", "&&", "OpC", "!=", "TargetOpcode", "::", "STACKMAP", "&&", "OpC", "!=", "TargetOpcode", "::", "PATCHPOINT", "&&", "!", "ImmToIdxMap", ".", "count", "(", "OpC", ")", ";", "int", "Offset", "=", "MFI", "->", "getObjectOffset", "(", "FrameIndex", ")", ";", "Offset", "+=", "MI", ".", "getOperand", "(", "OffsetOperandNo", ")", ".", "getImm", "(", ")", ";", "if", "(", "!", "MF", ".", "getFunction", "(", ")", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "Naked", ")", ")", "{", "if", "(", "!", "(", "hasBasePointer", "(", "MF", ")", "&&", "FrameIndex", "<", "<NUM_LIT>", ")", ")", "Offset", "+=", "MFI", "->", "getStackSize", "(", ")", ";", "}", "assert", "(", "OpC", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "noImmForm", "&&", "(", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", "&&", "(", "!", "isIXAddr", "||", "(", "Offset", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ")", "||", "OpC", "==", "TargetOpcode", "::", "STACKMAP", "||", "OpC", "==", "TargetOpcode", "::", "PATCHPOINT", ")", ")", "{"], "ground_truth": ["MI", ".", "getOperand", "(", "OffsetOperandNo", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";"], "File": "PPCRegisterInfo68", "Func": "eliminateFrameIndex", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4329, "Length": 351, "Cover_Rate": 0.46062992125984253, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>HardwareLoops", "::", "orderBumpCompare", "(", "MachineInstr", "*", "BumpI", ",", "MachineInstr", "*", "CmpI", ")", "{", "assert", "(", "BumpI", "!=", "CmpI", "&&", "<STR_LIT>", ")", ";", "MachineBasicBlock", "*", "BB", "=", "BumpI", "->", "getParent", "(", ")", ";", "if", "(", "CmpI", "->", "getParent", "(", ")", "!=", "BB", ")", "return", "false", ";", "typedef", "MachineBasicBlock", "::", "instr_iterator", "instr_iterator", ";", "for", "(", "instr_iterator", "I", "(", "BumpI", ")", ",", "E", "=", "BB", "->", "instr_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "if", "(", "&", "*", "I", "==", "CmpI", ")", "return", "true", ";", "unsigned", "PredR", "=", "CmpI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "FoundBump", "=", "false", ";", "instr_iterator", "CmpIt", "=", "CmpI", "->", "getIterator", "(", ")", ",", "NextIt", "=", "std", "::", "next", "(", "CmpIt", ")", ";", "for", "(", "instr_iterator", "I", "=", "NextIt", ",", "E", "=", "BB", "->", "instr_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineInstr", "*", "In", "=", "&", "*", "I", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "n", "=", "In", "->", "getNumOperands", "(", ")", ";", "i", "<", "n", ";", "++", "i", ")", "{", "MachineOperand", "&", "MO", "=", "In", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isUse", "(", ")", ")", "{", "if", "(", "MO", ".", "getReg", "(", ")", "==", "PredR", ")", "return", "false", ";", "}", "}", "if", "(", "In", "==", "BumpI", ")", "{", "BB", "->", "splice", "(", "++", "BumpI", "->", "getIterator", "(", ")", ",", "BB", ",", "CmpI", "->", "getIterator", "(", ")", ")", ";", "FoundBump", "=", "true", ";", "break", ";", "}", "}", "assert", "(", "FoundBump", "&&", "<STR_LIT>", ")", ";", "return", "FoundBump", ";"], "ground_truth": ["}"], "File": "HexagonHardwareLoops10", "Func": "orderBumpCompare", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4330, "Length": 264, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "reg", "->", "where", "==", "UNW_WHERE_NONE", ")", "reg", "->", "where", "=", "UNW_WHERE_GR_SAVE", ";", "reg", "->", "when", "=", "sr", "->", "region_start", "+", "MIN", "(", "(", "int", ")", "t", ",", "sr", "->", "region_len", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "unwind-ia64", "Func": "desc_reg_when", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4331, "Length": 37, "Cover_Rate": 0.5441176470588235, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "createImm", "(", "const", "MCExpr", "*", "Val", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{"], "ground_truth": ["auto", "Op", "=", "std", "::", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "Immediate", ")", ";"], "File": "BPFAsmParser1", "Func": "createImm", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4332, "Length": 34, "Cover_Rate": 0.5862068965517241, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "enableStackSize", "(", ")", "const", "{"], "ground_truth": ["return", "EnableStackSize", ";"], "File": "CSKYSubtarget2", "Func": "enableStackSize", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4333, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "TGSICFGStructurizer", "Func": "isCondBranch", "Target": "TGSI", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4334, "Length": 11, "Cover_Rate": 0.34375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "!", "MFI", ".", "hasStackObjects", "(", ")", ")", "return", ";", "bool", "MayNeedScavengingEmergencySlot", "=", "MFI", ".", "hasStackObjects", "(", ")", ";"], "ground_truth": ["assert", "(", "(", "RS", "||", "!", "MayNeedScavengingEmergencySlot", ")", "&&", "<STR_LIT>", ")", ";"], "File": "SIFrameLowering48", "Func": "processFunctionBeforeFrameFinalized", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4335, "Length": 57, "Cover_Rate": 0.5876288659793815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_urshlv16qi_uus", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vrshlq_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4336, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["printSOImm", "(", "O", ",", "MO", ".", "getImm", "(", ")", ",", "VerboseAsm", ",", "MAI", ")", ";"], "File": "ARMAsmPrinter100", "Func": "printSOImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4337, "Length": 26, "Cover_Rate": 0.49056603773584906, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VectorType", "*", "VT", "=", "dyn_cast", "<", "VectorType", ">", "(", "Ty", ")", ")", "{", "NewDiv", "=", "UndefValue", "::", "get", "(", "VT", ")", ";", "for", "(", "unsigned", "N", "=", "<NUM_LIT>", ",", "E", "=", "VT", "->", "getNumElements", "(", ")", ";", "N", "!=", "E", ";", "++", "N", ")", "{", "Value", "*", "NumEltN", "=", "Builder", ".", "CreateExtractElement", "(", "Num", ",", "N", ")", ";", "Value", "*", "DenEltN", "=", "Builder", ".", "CreateExtractElement", "(", "Den", ",", "N", ")", ";", "Value", "*", "NewElt", ";", "if", "(", "ScalarSize", "<=", "<NUM_LIT>", ")", "{", "NewElt", "=", "expandDivRem32", "(", "Builder", ",", "I", ",", "NumEltN", ",", "DenEltN", ")", ";", "if", "(", "!", "NewElt", ")", "NewElt", "=", "Builder", ".", "CreateBinOp", "(", "Opc", ",", "NumEltN", ",", "DenEltN", ")", ";", "}", "else", "{", "NewElt", "=", "shrinkDivRem64", "(", "Builder", ",", "I", ",", "NumEltN", ",", "DenEltN", ")", ";", "if", "(", "!", "NewElt", ")", "{", "NewElt", "=", "Builder", ".", "CreateBinOp", "(", "Opc", ",", "NumEltN", ",", "DenEltN", ")", ";", "Div64ToExpand", ".", "push_back", "(", "cast", "<", "BinaryOperator", ">", "(", "NewElt", ")", ")", ";", "}", "}", "NewDiv", "=", "Builder", ".", "CreateInsertElement", "(", "NewDiv", ",", "NewElt", ",", "N", ")", ";", "}", "}", "else", "{", "if", "(", "ScalarSize", "<=", "<NUM_LIT>", ")", "NewDiv", "=", "expandDivRem32", "(", "Builder", ",", "I", ",", "Num", ",", "Den", ")", ";", "else", "{", "NewDiv", "=", "shrinkDivRem64", "(", "Builder", ",", "I", ",", "Num", ",", "Den", ")", ";", "if", "(", "!", "NewDiv", ")", "Div64ToExpand", ".", "push_back", "(", "&", "I", ")", ";", "}", "}", "if", "(", "NewDiv", ")", "{"], "ground_truth": ["I", ".", "replaceAllUsesWith", "(", "NewDiv", ")", ";"], "File": "AMDGPUCodeGenPrepare27", "Func": "visitBinaryOperator", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4338, "Length": 243, "Cover_Rate": 0.5083682008368201, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "MI", ",", "dl", ",", "tm", ".", "getInstrInfo", "(", ")", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "}", "else", "{", "MachineInstr", "*", "MI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "tm", ".", "getInstrInfo", "(", ")", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "dl", ",", "tm", ".", "getInstrInfo", "(", ")", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "}", "}", "else", "{", "if", "(", "is64bit", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "tm", ".", "getInstrInfo", "(", ")", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "tm", ".", "getInstrInfo", "(", ")", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "NVPTXFrameLowering22", "Func": "emitPrologue", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4339, "Length": 152, "Cover_Rate": 0.5223367697594502, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "EltsFromConsecutiveLoads", "(", "SVN", ",", "NumElems", ",", "EVT", ",", "Base", ",", "DAG", ",", "MFI", ",", "TLI", ")", ")", "return", "SDValue", "(", ")", ";", "LoadSDNode", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "Base", ")", ";", "if", "(", "isBaseAlignmentOfN", "(", "<NUM_LIT>", ",", "Base", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ",", "TLI", ")", ")", "return", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "LD", "->", "getChain", "(", ")", ",", "LD", "->", "getBasePtr", "(", ")", ",", "LD", "->", "getSrcValue", "(", ")", ",", "LD", "->", "getSrcValueOffset", "(", ")", ",", "LD", "->", "isVolatile", "(", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "LD", "->", "getChain", "(", ")", ",", "LD", "->", "getBasePtr", "(", ")", ",", "LD", "->", "getSrcValue", "(", ")", ",", "LD", "->", "getSrcValueOffset", "(", ")", ",", "LD", "->", "isVolatile", "(", ")", ",", "LD", "->", "getAlignment", "(", ")", ")", ";"], "File": "X86ISelLowering77", "Func": "PerformShuffleCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4340, "Length": 143, "Cover_Rate": 0.3302540415704388, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bitmap_set_bit", "(", "regs", ",", "split_stack_prologue_scratch_regno", "(", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "i386", "Func": "ix86_live_on_entry", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4341, "Length": 11, "Cover_Rate": 0.3142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "if", "(", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "SDValue", "Result", "=", "combineSelectAndUseCommutative", "(", "N", ",", "false", ",", "DCI", ")", ";", "if", "(", "Result", ".", "getNode", "(", ")", ")", "return", "Result", ";", "}", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "!", "N0", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "N1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "VT", ".", "isVector", "(", ")", "&&", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", ")", "{", "APInt", "SplatUndef", ";", "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";", "BuildVectorSDNode", "*", "BVN0", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "N0", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "APInt", "SplatBits0", ";", "if", "(", "BVN0", "&&", "BVN0", "->", "isConstantSplat", "(", "SplatBits0", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", "&&", "!", "HasAnyUndefs", ")", "{", "BuildVectorSDNode", "*", "BVN1", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "N1", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "APInt", "SplatBits1", ";", "if", "(", "BVN1", "&&", "BVN1", "->", "isConstantSplat", "(", "SplatBits1", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", "&&", "!", "HasAnyUndefs", "&&", "SplatBits0", "==", "~", "SplatBits1", ")", "{", "EVT", "CanonicalVT", "=", "VT", ".", "is128BitVector", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "CanonicalVT", ",", "N0", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N0", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N1", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Result", ")", ";", "}", "}", "}", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", "||", "!", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "return", "SDValue", "(", ")", ";", "DebugLoc", "DL", "=", "N", "->", "getDebugLoc", "(", ")", ";", "if", "(", "VT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "N00", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "MaskOp", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "ConstantSDNode", "*", "MaskC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "MaskOp", ")", ";", "if", "(", "!", "MaskC", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Mask", "=", "MaskC", "->", "getZExtValue", "(", ")", ";", "if", "(", "Mask", "==", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["SDValue", "Res", ";"], "File": "ARMISelLowering107", "Func": "PerformORCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4342, "Length": 378, "Cover_Rate": 0.31711409395973156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "<ISA_LIT>InstrInfo", "::", "GetDotNewOp", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "int", "NVOpcode", "=", "<STR_LIT>", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "NVOpcode", ">=", "<NUM_LIT>", ")", "return", "NVOpcode", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "HexagonInstrInfo11", "Func": "GetDotNewOp", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4343, "Length": 55, "Cover_Rate": 0.5188679245283019, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "AnyExt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "EVT", "VT", "=", "<STR_LIT>", ";", "switch", "(", "Op", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["VT", "=", "<STR_LIT>", ";"], "File": "X86ISelLowering73", "Func": "LowerSCALAR_TO_VECTOR", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4344, "Length": 106, "Cover_Rate": 0.5988700564971752, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vmullbq_poly_m", "(", "uint32x4_t", "__inactive", ",", "uint16x8_t", "__a", ",", "uint16x8_t", "__b", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__arm_vmullbq_poly_m_p16", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vmullbq_poly_m", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4345, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "NaCl<ISA_LIT>_64AsmBackend", "(", ")", "override", "{"], "ground_truth": ["}"], "File": "X86AsmBackend21", "Func": "~NaClX86_64AsmBackend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4346, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallString", "<", "<NUM_LIT>", ">", "SubtargetKey", "(", "GPU", ")", ";", "SubtargetKey", ".", "append", "(", "FS", ")", ";", "auto", "&", "I", "=", "SubtargetMap", "[", "SubtargetKey", "]", ";", "if", "(", "!", "I", ")", "{", "resetTargetOptions", "(", "F", ")", ";", "I", "=", "std", "::", "make_unique", "<", "<ISA_LIT>Subtarget", ">", "(", "TargetTriple", ",", "GPU", ",", "FS", ",", "*", "this", ")", ";"], "ground_truth": ["}"], "File": "R600TargetMachine", "Func": "getSubtargetImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4347, "Length": 56, "Cover_Rate": 0.5957446808510638, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getCumLocs", "(", "void", ")", "const", "{", "return", "NumLocs", "+", "ChildrenMaxCumLocs", ";"], "ground_truth": ["}"], "File": "RAInfo", "Func": "getCumLocs", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 4348, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vldrbq_u8", "(", "uint8_t", "const", "*", "__base", ")", "{"], "ground_truth": ["return", "__builtin_mve_vldrbq_uv16qi", "(", "(", "__builtin_neon_qi", "*", ")", "__base", ")", ";"], "File": "arm", "Func": "mve___arm_vldrbq_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4349, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsPIC", "=", "isPositionIndependent", "(", ")", ";", "getLabelAccessInfo", "(", "IsPIC", ",", "Subtarget", ",", "MOHiFlag", ",", "MOLoFlag", ")", ";", "SDValue", "TgtBAHi", "=", "DAG", ".", "getTargetBlockAddress", "(", "BA", ",", "PtrVT", ",", "<NUM_LIT>", ",", "MOHiFlag", ")", ";", "SDValue", "TgtBALo", "=", "DAG", ".", "getTargetBlockAddress", "(", "BA", ",", "PtrVT", ",", "<NUM_LIT>", ",", "MOLoFlag", ")", ";", "return", "LowerLabelRef", "(", "TgtBAHi", ",", "TgtBALo", ",", "IsPIC", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "PPCISelLowering145", "Func": "LowerBlockAddress", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4350, "Length": 63, "Cover_Rate": 0.3181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "extra", "<", "<NUM_LIT>", ")", "extra", "=", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "LO_SUM", ")", "offset", "=", "(", "(", "offset", "&", "<NUM_LIT>", ")", "^", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";"], "ground_truth": ["return", "offset", "+", "<NUM_LIT>", "<", "<NUM_LIT>", "-", "extra", ";"], "File": "rs60004", "Func": "mem_operand_gpr", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4351, "Length": 42, "Cover_Rate": 0.358974358974359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "setAttributeItem", "(", "<ISA_LIT>_ISA_use", ",", "Allowed", ",", "false", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "setAttributeItem", "(", "<ISA_LIT>_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "setAttributeItem", "(", "<ISA_LIT>_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "setAttributeItem", "(", "<ISA_LIT>_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "Virtualization_use", ",", "AllowTZ", ",", "false", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "ApplicationProfile", ",", "false", ")", ";", "setAttributeItem", "(", "<ISA_LIT>_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "RealTimeProfile", ",", "false", ")", ";", "setAttributeItem", "(", "<ISA_LIT>_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "MicroControllerProfile", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "ApplicationProfile", ",", "false", ")", ";", "setAttributeItem", "(", "<ISA_LIT>_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "setAttributeItem", "(", "MPextension_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "Virtualization_use", ",", "AllowTZVirtualization", ",", "false", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "setAttributeItem", "(", "<ISA_LIT>_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "WMMX_arch", ",", "AllowWMMXv1", ",", "false", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "setAttributeItem", "(", "<ISA_LIT>_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "WMMX_arch", ",", "AllowWMMXv2", ",", "false", ")", ";"], "ground_truth": ["break", ";"], "File": "ARMELFStreamer", "Func": "emitArchDefaultAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4352, "Length": 354, "Cover_Rate": 0.7254098360655737, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ProgInfo", ".", "NumSGPR", "=", "Info", ".", "NumExplicitSGPR", ";", "ProgInfo", ".", "ScratchSize", "=", "Info", ".", "PrivateSegmentSize", ";", "ProgInfo", ".", "VCCUsed", "=", "Info", ".", "UsesVCC", ";", "ProgInfo", ".", "FlatUsed", "=", "Info", ".", "UsesFlatScratch", ";", "ProgInfo", ".", "DynamicCallStack", "=", "Info", ".", "HasDynamicallySizedStack", "||", "Info", ".", "HasRecursion", ";", "const", "uint64_t", "MaxScratchPerWorkitem", "=", "GCNSubtarget", "::", "MaxWaveScratchSize", "/", "STM", ".", "getWavefrontSize", "(", ")", ";", "if", "(", "ProgInfo", ".", "ScratchSize", ">", "MaxScratchPerWorkitem", ")", "{", "DiagnosticInfoStackSize", "DiagStackSize", "(", "MF", ".", "getFunction", "(", ")", ",", "ProgInfo", ".", "ScratchSize", ",", "MaxScratchPerWorkitem", ",", "DS_Error", ")", ";", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ".", "diagnose", "(", "DiagStackSize", ")", ";", "}", "const", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "ExtraSGPRs", "=", "IsaInfo", "::", "getNumExtraSGPRs", "(", "&", "STM", ",", "ProgInfo", ".", "VCCUsed", ",", "ProgInfo", ".", "FlatUsed", ")", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", ">=", "<ISA_LIT>Subtarget", "::", "VOLCANIC_ISLANDS", "&&", "!", "STM", ".", "hasSGPRInitBug", "(", ")", ")", "{", "unsigned", "MaxAddressableNumSGPRs", "=", "STM", ".", "getAddressableNumSGPRs", "(", ")", ";", "if", "(", "ProgInfo", ".", "NumSGPR", ">", "MaxAddressableNumSGPRs", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "DiagnosticInfoResourceLimit", "Diag", "(", "MF", ".", "getFunction", "(", ")", ",", "<STR_LIT>", ",", "ProgInfo", ".", "NumSGPR", ",", "MaxAddressableNumSGPRs", ",", "DS_Error", ",", "DK_ResourceLimit", ")", ";", "Ctx", ".", "diagnose", "(", "Diag", ")", ";", "ProgInfo", ".", "NumSGPR", "=", "MaxAddressableNumSGPRs", "-", "<NUM_LIT>", ";", "}", "}", "ProgInfo", ".", "NumSGPR", "+=", "ExtraSGPRs", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "unsigned", "WaveDispatchNumSGPR", "=", "<NUM_LIT>", ",", "WaveDispatchNumVGPR", "=", "<NUM_LIT>", ";", "if", "(", "isShader", "(", "F", ".", "getCallingConv", "(", ")", ")", ")", "{", "bool", "IsPixelShader", "=", "F", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "<ISA_LIT>_PS", "&&", "!", "STM", ".", "isAmdHsaOS", "(", ")", ";", "uint32_t", "InputEna", "=", "<NUM_LIT>", ";", "uint32_t", "InputAddr", "=", "<NUM_LIT>", ";", "unsigned", "LastEna", "=", "<NUM_LIT>", ";", "if", "(", "IsPixelShader", ")", "{", "InputEna", "=", "MFI", "->", "getP<ISA_LIT>nputEnable", "(", ")", ";", "InputAddr", "=", "MFI", "->", "getP<ISA_LIT>nputAddr", "(", ")", ";", "assert", "(", "(", "InputEna", "||", "InputAddr", ")", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "LastEna", "=", "InputEna", "?", "findLastSet", "(", "InputEna", ")", "+", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "}", "const", "DataLayout", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "unsigned", "PSArgCount", "=", "<NUM_LIT>", ";", "unsigned", "IntermediateVGPR", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "unsigned", "NumRegs", "=", "(", "DL", ".", "getTypeSizeInBits", "(", "Arg", ".", "getType", "(", ")", ")", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "if", "(", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "InReg", ")", ")", "{", "WaveDispatchNumSGPR", "+=", "NumRegs", ";", "}", "else", "{"], "ground_truth": ["if", "(", "IsPixelShader", "&&", "PSArgCount", "<", "<NUM_LIT>", ")", "{"], "File": "AMDGPUAsmPrinter", "Func": "getSIProgramInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4353, "Length": 431, "Cover_Rate": 0.31436907366885486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isa", "<", "StructType", ">", "(", "Ty", ")", ")", "return", "<STR_LIT>", ";", "else", "if", "(", "isa", "<", "ArrayType", ">", "(", "Ty", ")", ")", "{", "Type", "*", "ElmTy", "=", "cast", "<", "ArrayType", ">", "(", "Ty", ")", "->", "getElementType", "(", ")", ";", "if", "(", "isa", "<", "CompositeType", ">", "(", "ElmTy", ")", ")", "return", "<STR_LIT>", ";", "return", "GetLoadString", "(", "ElmTy", ")", ";", "}", "else", "{", "const", "DataLayout", "&", "DL", "=", "MF", "->", "getDataLayout", "(", ")", ";", "const", "<ISA_LIT>TargetLowering", "&", "TLI", "=", "*", "MF", "->", "getTarget", "(", ")", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", "MF", "->", "getFunction", "(", ")", ")", ".", "getTargetLowering", "(", ")", ";"], "ground_truth": ["EVT", "VT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "Ty", ")", ";"], "File": "JVMAsmPrinter", "Func": "GetLoadString", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4354, "Length": 114, "Cover_Rate": 0.6368715083798883, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "I", "==", "<NUM_LIT>", "&&", "(", "<STR_LIT>", "==", "Saved", "[", "<NUM_LIT>", "]", ".", "getOpcode", "(", ")", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["Out", ".", "EmitBundleLock", "(", "true", ")", ";"], "File": "ARMMCNaCl", "Func": "EmitDirectGuardCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4355, "Length": 29, "Cover_Rate": 0.4461538461538462, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "SC", "->", "isValid", "(", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "SC", "->", "BeginGroup", ")", "{", "if", "(", "CurrGroupSize", ")", "return", "<NUM_LIT>", "-", "CurrGroupSize", ";", "return", "-", "<NUM_LIT>", ";", "}", "if", "(", "SC", "->", "EndGroup", ")", "{"], "ground_truth": ["unsigned", "resultingGroupSize", "=", "(", "CurrGroupSize", "+", "getNumDecoderSlots", "(", "SU", ")", ")", ";"], "File": "SystemZHazardRecognizer", "Func": "groupingCost", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4356, "Length": 52, "Cover_Rate": 0.46017699115044247, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m64", ")", "__builtin_arm_wmaxsw", "(", "(", "__v2si", ")", "__A", ",", "(", "__v2si", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "mmintrin", "Func": "_mm_max_pi32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4357, "Length": 18, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", ")", "{", "VT", "=", "<STR_LIT>", ";", "}", "return", "VT", ".", "getSizeInBits", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "SPUISelLowering12", "Func": "ComputeNumSignBitsForTargetNode", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4358, "Length": 29, "Cover_Rate": 0.3625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Op", "=", "Inst", ".", "getOpcode", "(", ")", ";"], "ground_truth": ["return", "Op", ";"], "File": "M68kAsmBackend", "Func": "getRelaxedOpcodeArith", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4359, "Length": 12, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_ia32_storeups", "(", "__P", ",", "(", "__v4sf", ")", "__A", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin4", "Func": "_mm_storeu_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4360, "Length": 11, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_packus_epi32", "(", "__m512i", "__W", ",", "__mmask32", "__M", ",", "__m512i", "__A", ",", "__m512i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m512i", ")", "__builtin_ia32_packusdw512_mask", "(", "(", "__v16si", ")", "__A", ",", "(", "__v16si", ")", "__B", ",", "(", "__v32hi", ")", "__W", ",", "__M", ")", ";"], "File": "avx512bwintrin", "Func": "_mm512_mask_packus_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4361, "Length": 52, "Cover_Rate": 0.9811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCInstrInfo", "*", "X", "=", "new", "MCInstrInfo", "(", ")", ";"], "ground_truth": ["Init<ISA_LIT>MCInstrInfo", "(", "X", ")", ";"], "File": "KudeyarMCTargetDesc", "Func": "createKudeyarMCInstrInfo", "Target": "Kudeyar", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4362, "Length": 14, "Cover_Rate": 0.56, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Changed", "|=", "addRangeMetadata", "(", "<NUM_LIT>", ",", "MaxBlockSize", ".", "x", ",", "Call", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Changed", "|=", "addRangeMetadata", "(", "<NUM_LIT>", ",", "MaxBlockSize", ".", "y", ",", "Call", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Changed", "|=", "addRangeMetadata", "(", "<NUM_LIT>", ",", "MaxBlockSize", ".", "z", ",", "Call", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Changed", "|=", "addRangeMetadata", "(", "<NUM_LIT>", ",", "MaxBlockSize", ".", "x", "+", "<NUM_LIT>", ",", "Call", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Changed", "|=", "addRangeMetadata", "(", "<NUM_LIT>", ",", "MaxBlockSize", ".", "y", "+", "<NUM_LIT>", ",", "Call", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Changed", "|=", "addRangeMetadata", "(", "<NUM_LIT>", ",", "MaxBlockSize", ".", "z", "+", "<NUM_LIT>", ",", "Call", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Changed", "|=", "addRangeMetadata", "(", "<NUM_LIT>", ",", "MaxGridSize", ".", "x", ",", "Call", ")", ";", "break", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "NVVMIntrRange8", "Func": "runOnFunction", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4363, "Length": 156, "Cover_Rate": 0.3627906976744186, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "return", "(", "(", "val", "&", "(", "(", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ")", "==", "val", "||", "(", "val", "&", "(", "(", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ")", "==", "val", ")", ";"], "ground_truth": ["}"], "File": "aarch64", "Func": "aarch64_movw_imm", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4364, "Length": 39, "Cover_Rate": 0.3577981651376147, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint32_t", ")", "ISAExtension", ";"], "ground_truth": ["}"], "File": "MipsABIFlagsSection (2)1", "Func": "getISAExtensionValue", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4365, "Length": 7, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "avr_option_override", "(", "void", ")", "{", "if", "(", "avr_strict_X", ")", "flag_caller_saves", "=", "<NUM_LIT>", ";", "maybe_set_param_value", "(", "PARAM_ALLOW_STORE_DATA_RACES", ",", "<NUM_LIT>", ",", "global_options", ".", "x_param_values", ",", "global_options_set", ".", "x_param_values", ")", ";", "if", "(", "(", "flag_unwind_tables", "||", "flag_non_call_exceptions", "||", "flag_asynchronous_unwind_tables", ")", "&&", "!", "ACCUMULATE_OUTGOING_ARGS", ")", "{", "flag_omit_frame_pointer", "=", "<NUM_LIT>", ";", "}", "if", "(", "flag_pic", "==", "<NUM_LIT>", ")", "warning", "(", "OPT_fpic", ",", "<STR_LIT>", ")", ";", "if", "(", "flag_pic", "==", "<NUM_LIT>", ")", "warning", "(", "OPT_fPIC", ",", "<STR_LIT>", ")", ";", "if", "(", "flag_pie", "==", "<NUM_LIT>", ")", "warning", "(", "OPT_fpie", ",", "<STR_LIT>", ")", ";", "if", "(", "flag_pie", "==", "<NUM_LIT>", ")", "warning", "(", "OPT_fPIE", ",", "<STR_LIT>", ")", ";", "avr_gasisr_prologues", "=", "<NUM_LIT>", ";", "if", "(", "!", "avr_set_core_architecture", "(", ")", ")", "return", ";", "avr_addr", ".", "sreg", "=", "<NUM_LIT>", "+", "avr_arch", "->", "sfr_offset", ";", "avr_addr", ".", "rampz", "=", "<NUM_LIT>", "+", "avr_arch", "->", "sfr_offset", ";", "avr_addr", ".", "rampy", "=", "<NUM_LIT>", "+", "avr_arch", "->", "sfr_offset", ";"], "ground_truth": ["avr_addr", ".", "rampx", "=", "<NUM_LIT>", "+", "avr_arch", "->", "sfr_offset", ";"], "File": "avr8", "Func": "avr_option_override", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4366, "Length": 154, "Cover_Rate": 0.7368421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "<ISA_LIT>InstructionSelector", "::", "emitVectorConcat", "(", "Optional", "<", "unsigned", ">", "Dst", ",", "unsigned", "Op1", ",", "unsigned", "Op2", ",", "MachineIRBuilder", "&", "MIRBuilder", ")", "const", "{", "MachineRegisterInfo", "&", "MRI", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getRegInfo", "(", ")", ";", "const", "LLT", "Op1Ty", "=", "MRI", ".", "getType", "(", "Op1", ")", ";", "const", "LLT", "Op2Ty", "=", "MRI", ".", "getType", "(", "Op2", ")", ";", "if", "(", "Op1Ty", "!=", "Op2Ty", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "assert", "(", "Op1Ty", ".", "isVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "Op1Ty", ".", "getSizeInBits", "(", ")", ">=", "<NUM_LIT>", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "if", "(", "Op1Ty", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "const", "LLT", "ScalarTy", "=", "LLT", "::", "scalar", "(", "Op1Ty", ".", "getSizeInBits", "(", ")", ")", ";", "const", "RegisterBank", "&", "FPRBank", "=", "*", "RBI", ".", "getRegBank", "(", "Op1", ",", "MRI", ",", "TRI", ")", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "getMinClassForRegBank", "(", "FPRBank", ",", "Op1Ty", ".", "getSizeInBits", "(", ")", "*", "<NUM_LIT>", ")", ";", "MachineInstr", "*", "WidenedOp1", "=", "emitScalarToVector", "(", "ScalarTy", ".", "getSizeInBits", "(", ")", ",", "DstRC", ",", "Op1", ",", "MIRBuilder", ")", ";", "MachineInstr", "*", "WidenedOp2", "=", "emitScalarToVector", "(", "ScalarTy", ".", "getSizeInBits", "(", ")", ",", "DstRC", ",", "Op2", ",", "MIRBuilder", ")", ";", "if", "(", "!", "WidenedOp1", "||", "!", "WidenedOp2", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "unsigned", "InsertOpc", ",", "InsSubRegIdx", ";", "std", "::", "tie", "(", "InsertOpc", ",", "InsSubRegIdx", ")", "=", "getInsertVecEltOpInfo", "(", "FPRBank", ",", "ScalarTy", ".", "getSizeInBits", "(", ")", ")", ";", "if", "(", "!", "Dst", ")", "Dst", "=", "MRI", ".", "createVirtualRegister", "(", "DstRC", ")", ";", "auto", "InsElt", "=", "MIRBuilder", ".", "buildInstr", "(", "InsertOpc", ",", "{", "*", "Dst", "}", ",", "{", "WidenedOp1", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "}", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addUse", "(", "WidenedOp2", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["constrainSelectedInstRegOperands", "(", "*", "InsElt", ",", "TII", ",", "TRI", ",", "RBI", ")", ";"], "File": "AArch64InstructionSelector55", "Func": "emitVectorConcat", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4367, "Length": 352, "Cover_Rate": 0.9832402234636871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "isLittle", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "Subtarget", "(", "nullptr", ")", ",", "DefaultSubtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "isLittle", ",", "this", ")", ",", "No<ISA_LIT>16Subtarget", "(", "TT", ",", "CPU", ",", "FS", ".", "empty", "(", ")", "?", "<STR_LIT>", ":", "FS", ".", "str", "(", ")", "+", "<STR_LIT>", ",", "isLittle", ",", "this", ")", ",", "<ISA_LIT>16Subtarget", "(", "TT", ",", "CPU", ",", "FS", ".", "empty", "(", ")", "?", "<STR_LIT>", ":", "FS", ".", "str", "(", ")", "+", "<STR_LIT>", ",", "isLittle", ",", "this", ")", "{", "Subtarget", "=", "&", "DefaultSubtarget", ";"], "ground_truth": ["initAsmInfo", "(", ")", ";"], "File": "MipsTargetMachine4", "Func": "MipsTargetMachine", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4368, "Length": 142, "Cover_Rate": 0.993006993006993, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "SawLoad", "=", "false", ";", "bool", "SawStore", "=", "false", ";", "for", "(", "ReverseIter", "I", "(", "Slot", ")", ";", "I", "!=", "MBB", ".", "rend", "(", ")", ";", "++", "I", ")", "{", "if", "(", "I", "->", "isDebugValue", "(", ")", ")", "continue", ";", "if", "(", "terminateSearch", "(", "*", "I", ")", ")", "break", ";", "if", "(", "delayHasHazard", "(", "*", "I", ",", "SawLoad", ",", "SawStore", ",", "RegDefs", ",", "RegUses", ")", ")", "continue", ";", "Filler", "=", "llvm", "::", "next", "(", "I", ")", ".", "base", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "MipsDelaySlotFiller10", "Func": "findDelayInstr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4369, "Length": 85, "Cover_Rate": 0.6028368794326241, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFObjectWriter", "::", "<ISA_LIT>ELFObjectWriter", "(", "uint8_t", "OSABI", ",", "StringRef", "C", ")", ":", "MCELFObjectTargetWriter", "(", "false", ",", "OSABI", ",", "ELF", "::", "EM_HEXAGON", ",", "true", ")", ",", "CPU", "(", "C", ")", "{"], "ground_truth": ["}"], "File": "HexagonELFObjectWriter", "Func": "HexagonELFObjectWriter", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4370, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "puxc2", "(", "unsigned", "i", ",", "unsigned", "j", ",", "unsigned", "k", ")", ":", "tripleChange", "(", "true", ",", "false", ",", "false", ",", "i", ",", "j", ",", "k", ")", "{"], "ground_truth": ["}"], "File": "TVMStackFixup", "Func": "puxc2", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4371, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "x", "=", "emit_insn", "(", "x", ")", ";", "RTX_FRAME_RELATED_P", "(", "x", ")", "=", "<NUM_LIT>", ";", "return", "x", ";"], "ground_truth": ["}"], "File": "arc", "Func": "frame_insn", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4372, "Length": 18, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "*", "new_link_args", "=", "(", "const", "char", "*", "*", ")", "xcalloc", "(", "link_arg_max", "+", "<NUM_LIT>", ",", "sizeof", "(", "char", "*", ")", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<=", "link_arg_max", ";", "i", "++", ")", "new_link_args", "[", "i", "]", "=", "link_args", "[", "i", "]", ";", "if", "(", "link_args", ")", "free", "(", "link_args", ")", ";"], "ground_truth": ["link_arg_max", "+=", "<NUM_LIT>", ";"], "File": "vms-ld1", "Func": "addarg", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4373, "Length": 61, "Cover_Rate": 0.6421052631578947, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isLoopInstr", "(", "instr", ")", ")", "{", "nop", "=", "<NUM_LIT>", ";", "}", "for", "(", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "nop", ";", "i", "++", ")", "{", "if", "(", "MOPIsLoopRegUse", "(", "&", "instr", "->", "getOperand", "(", "i", ")", ")", ")", "{", "return", "true", ";", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "TPCUnHardwareLoops", "Func": "InstrWithLoopReg", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4374, "Length": 51, "Cover_Rate": 0.5543478260869565, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcvtq_to_f_sv8hf", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcvtq_f16_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4375, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_pternlogq256_mask", "(", "(", "__v4di", ")", "__A", ",", "(", "__v4di", ")", "__B", ",", "(", "__v4di", ")", "__C", ",", "(", "unsigned", "char", ")", "__imm", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin2", "Func": "_mm256_ternarylogic_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4376, "Length": 35, "Cover_Rate": 0.546875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Desc", ".", "Regs", ".", "push_back", "(", "op", ".", "getReg", "(", ")", ")", ";", "break", ";", "}", "if", "(", "MI", "->", "modifiesRegister", "(", "<STR_LIT>", ",", "TRI", ")", ")", "return", "Optional", "<", "BlockBRNZ", ">", "(", ")", ";", "}", "if", "(", "Desc", ".", "Regs", ".", "size", "(", ")", "!=", "<NUM_LIT>", ")", "{", "return", "Optional", "<", "BlockBRNZ", ">", "(", ")", ";", "}", "const", "Register", "&", "Reg0", "=", "Desc", ".", "Regs", "[", "<NUM_LIT>", "]", ";", "while", "(", "++", "MI", "!=", "MBB", ".", "instr_rend", "(", ")", ")", "{", "if", "(", "MI", "->", "isPHI", "(", ")", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "Reg0", ")", "{", "unsigned", "NumOperands", "=", "MI", "->", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "NumOperands", ";", "I", "+=", "<NUM_LIT>", ")", "{"], "ground_truth": ["Desc", ".", "Regs", ".", "push_back", "(", "MI", "->", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ")", ";"], "File": "X86InstrInfo140", "Func": "isZeroTest", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4377, "Length": 150, "Cover_Rate": 0.31185031185031187, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", ";", "flag", "->", "name", "!=", "NULL", ";", "flag", "++", ")", "{", "if", "(", "length", "==", "strlen", "(", "flag", "->", "name", ")", "&&", "!", "strncmp", "(", "flag", "->", "name", ",", "token", ",", "length", ")", ")", "return", "flag", "->", "flag", ";", "}", "error", "(", "<STR_LIT>", ",", "option_name", ",", "token", ")", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "aarch643", "Func": "aarch64_parse_one_option_token", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4378, "Length": 55, "Cover_Rate": 0.6875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", "&&", "!", "MI", "->", "isDebugInstr", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "for", "(", "auto", "&", "CS", ":", "reverse", "(", "CSI", ")", ")", "{", "Register", "Reg", "=", "CS", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "TII", ".", "loadRegFromStackSlot", "(", "MBB", ",", "MI", ",", "Reg", ",", "CS", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";", "assert", "(", "MI", "!=", "MBB", ".", "begin", "(", ")", "&&", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "CSKYFrameLowering1", "Func": "restoreCalleeSavedRegisters", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4379, "Length": 96, "Cover_Rate": 0.5853658536585366, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "T", "=", "PAN", "::", "getFrameSectionName", "(", "FnName", ")", ";"], "ground_truth": ["return", "get<ISA_LIT>Section", "(", "T", ".", "c_str", "(", ")", ",", "SectionKind", "::", "getDataRel", "(", ")", ")", ";"], "File": "PIC16TargetObjectFile2", "Func": "getSectionForFunctionFrame", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4380, "Length": 28, "Cover_Rate": 0.6222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_fmsub_ss", "(", "__m128", "__W", ",", "__mmask8", "__U", ",", "__m128", "__A", ",", "__m128", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128", ")", "__builtin_ia32_vfmaddss3_mask", "(", "(", "__v4sf", ")", "__W", ",", "(", "__v4sf", ")", "__A", ",", "-", "(", "__v4sf", ")", "__B", ",", "(", "__mmask8", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fintrin", "Func": "_mm_mask_fmsub_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4381, "Length": 58, "Cover_Rate": 0.9830508474576272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "cloneVarName", "=", "Var", ";", "std", "::", "string", "cloneFnName", "=", "getCloneFnName", "(", "Fn", ")", ";"], "ground_truth": ["cloneVarName", ".", "replace", "(", "cloneVarName", ".", "find", "(", "Fn", ")", ",", "Fn", ".", "length", "(", ")", ",", "cloneFnName", ")", ";"], "File": "PIC16ABINames", "Func": "getCloneVarName", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4382, "Length": 37, "Cover_Rate": 0.5967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "GCNPassConfig", "::", "addPreISel", "(", ")", "{", "AMDGPUPassConfig", "::", "addPreISel", "(", ")", ";", "addPass", "(", "createSinkingPass", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>TypeRewriter", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>AnnotateControlFlowPass", "(", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine80", "Func": "addPreISel", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4383, "Length": 38, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Reg", "=", "o", ".", "Reg", ";", "break", ";", "case", "Immediate", ":", "Imm", "=", "o", ".", "Imm", ";", "break", ";", "case", "Token", ":", "Tok", "=", "o", ".", "Tok", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "CAHPAsmParser", "Func": "CAHPOperand", "Target": "CAHP", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4384, "Length": 32, "Cover_Rate": 0.45714285714285713, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "X86IREmitter", "Func": "visitTC_RETURN", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4385, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TargetIRAnalysis", "(", "[", "this", "]", "(", "Function", "&", "F", ")", "{", "return", "TargetTransformInfo", "(", "<ISA_LIT>TTIImpl", "(", "this", ",", "F", ")", ")", ";", "}", ")", ";"], "ground_truth": ["}"], "File": "X86TargetMachine110", "Func": "getTargetIRAnalysis", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4386, "Length": 27, "Cover_Rate": 0.7941176470588235, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isSystemRegister", "(", ")", "const", "{", "return", "Kind", "==", "KindTy", "::", "SystemRegister", ";"], "ground_truth": ["}"], "File": "RISCVAsmParser (2)", "Func": "isSystemRegister", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4387, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "getStackAddress", "(", "uint64_t", "Size", ",", "int64_t", "Offset", ",", "MachinePointerInfo", "&", "MPO", ",", "<STR_LIT>", "Flags", ")", "override", "{", "assert", "(", "(", "Size", "==", "<NUM_LIT>", "||", "Size", "==", "<NUM_LIT>", "||", "Size", "==", "<NUM_LIT>", "||", "Size", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "auto", "&", "MFI", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getFrameInfo", "(", ")", ";"], "ground_truth": ["const", "bool", "IsImmutable", "=", "!", "Flags", ".", "isByVal", "(", ")", ";"], "File": "ARMCallLowering14", "Func": "getStackAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4388, "Length": 66, "Cover_Rate": 0.532258064516129, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCOperand", "<ISA_LIT>MCInstLower", "::", "LowerSymbolOperand", "(", "const", "MachineOperand", "&", "MO", ",", "MachineOperandType", "MOTy", ",", "unsigned", "Offset", ")", "const", "{"], "ground_truth": ["return", "MCOperand", "(", ")", ";"], "File": "XtensaMCInstLower1", "Func": "LowerSymbolOperand", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4389, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TmpOp0", "=", "Op0", ";", "TmpOp1", "=", "Op1", ";", "Opc", "=", "<STR_LIT>", ";", "Op0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "CmpVT", ",", "TmpOp1", ",", "TmpOp0", ")", ";", "Op1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "CmpVT", ",", "TmpOp0", ",", "TmpOp1", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Invert", "=", "true", ";", "case", "<STR_LIT>", ":", "TmpOp0", "=", "Op0", ";", "TmpOp1", "=", "Op1", ";", "Opc", "=", "<STR_LIT>", ";", "Op0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "CmpVT", ",", "TmpOp1", ",", "TmpOp0", ")", ";", "Op1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "CmpVT", ",", "TmpOp0", ",", "TmpOp1", ")", ";", "break", ";", "}", "}", "else", "{", "switch", "(", "SetCCOpcode", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Invert", "=", "true", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Swap", "=", "true", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Swap", "=", "true", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Swap", "=", "true", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Swap", "=", "true", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "Opc", "==", "<STR_LIT>", ")", "{", "SDValue", "AndOp", ";", "if", "(", "<STR_LIT>", "(", "Op1", ".", "getNode", "(", ")", ")", ")", "AndOp", "=", "Op0", ";", "else", "if", "(", "<STR_LIT>", "(", "Op0", ".", "getNode", "(", ")", ")", ")", "AndOp", "=", "Op1", ";", "if", "(", "AndOp", ".", "getNode", "(", ")", "&&", "AndOp", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "AndOp", "=", "AndOp", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "AndOp", ".", "getNode", "(", ")", "&&", "AndOp", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Opc", "=", "<STR_LIT>", ";", "Op0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "CmpVT", ",", "AndOp", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Op1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "CmpVT", ",", "AndOp", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Invert", "=", "!", "Invert", ";", "}", "}", "}", "if", "(", "Swap", ")", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "SDValue", "SingleOp", ";", "if", "(", "<STR_LIT>", "(", "Op1", ".", "getNode", "(", ")", ")", ")", "SingleOp", "=", "Op0", ";", "else", "if", "(", "<STR_LIT>", "(", "Op0", ".", "getNode", "(", ")", ")", ")", "{", "if", "(", "Opc", "==", "<STR_LIT>", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "Opc", "==", "<STR_LIT>", ")", "Opc", "=", "<STR_LIT>", ";", "SingleOp", "=", "Op1", ";", "}", "SDValue", "Result", ";", "if", "(", "SingleOp", ".", "getNode", "(", ")", ")", "{", "switch", "(", "Opc", ")", "{", "case", "<STR_LIT>", ":"], "ground_truth": ["Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "CmpVT", ",", "SingleOp", ")", ";", "break", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerVSETCC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4390, "Length": 445, "Cover_Rate": 0.4427860696517413, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "continue", ";", "}", "int", "RootMaskedIdx", "=", "RootMask", "[", "RootIdx", "]", "*", "RootRatio", "+", "i", "%", "RootRatio", ";", "int", "OpIdx", "=", "RootMaskedIdx", "/", "OpRatio", ";", "if", "(", "OpMask", "[", "OpIdx", "]", "<", "<NUM_LIT>", ")", "{", "Mask", ".", "push_back", "(", "OpMask", "[", "OpIdx", "]", ")", ";", "continue", ";", "}", "Mask", ".", "push_back", "(", "OpMask", "[", "OpIdx", "]", "*", "OpRatio", "+", "RootMaskedIdx", "%", "OpRatio", ")", ";", "}", "if", "(", "llvm", "::", "all_of", "(", "Mask", ",", "[", "]", "(", "int", "Idx", ")", "{", "return", "Idx", "==", "SM_SentinelUndef", ";", "}", ")", ")", "{", "DCI", ".", "CombineTo", "(", "Root", ".", "getNode", "(", ")", ",", "DAG", ".", "getUNDEF", "(", "Root", ".", "getValueType", "(", ")", ")", ")", ";", "return", "true", ";", "}", "if", "(", "llvm", "::", "all_of", "(", "Mask", ",", "[", "]", "(", "int", "Idx", ")", "{", "return", "Idx", "<", "<NUM_LIT>", ";", "}", ")", ")", "{", "DCI", ".", "CombineTo", "(", "Root", ".", "getNode", "(", ")", ",", "getZeroVector", "(", "Root", ".", "getSimpleValueType", "(", ")", ",", "Subtarget", ",", "DAG", ",", "SDLoc", "(", "Root", ")", ")", ")", ";", "return", "true", ";", "}", "int", "MaskSize", "=", "Mask", ".", "size", "(", ")", ";", "bool", "UseInput0", "=", "std", "::", "any_of", "(", "Mask", ".", "begin", "(", ")", ",", "Mask", ".", "end", "(", ")", ",", "[", "MaskSize", "]", "(", "int", "Idx", ")", "{", "return", "<NUM_LIT>", "<=", "Idx", "&&", "Idx", "<", "MaskSize", ";", "}", ")", ";", "bool", "UseInput1", "=", "std", "::", "any_of", "(", "Mask", ".", "begin", "(", ")", ",", "Mask", ".", "end", "(", ")", ",", "[", "MaskSize", "]", "(", "int", "Idx", ")", "{", "return", "MaskSize", "<=", "Idx", ";", "}", ")", ";", "if", "(", "UseInput0", "&&", "UseInput1", ")", "return", "false", ";", "else", "if", "(", "UseInput1", ")", "{", "std", "::", "swap", "(", "Input0", ",", "Input1", ")", ";", "ShuffleVectorSDNode", "::", "commuteMask", "(", "Mask", ")", ";", "}", "assert", "(", "Input0", "&&", "<STR_LIT>", ")", ";", "HasVariableMask", "|=", "isTargetShuffleVariableMask", "(", "Op", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "Op", "->", "isOnlyUserOf", "(", "Input0", ".", "getNode", "(", ")", ")", "&&", "combine<ISA_LIT>ShufflesRecursively", "(", "Input0", ",", "Root", ",", "Mask", ",", "Depth", "+", "<NUM_LIT>", ",", "HasVariableMask", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ")", "return", "true", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "WidenedMask", ";", "while", "(", "Mask", ".", "size", "(", ")", ">", "<NUM_LIT>", "&&", "canWidenShuffleElements", "(", "Mask", ",", "WidenedMask", ")", ")", "{", "Mask", "=", "std", "::", "move", "(", "WidenedMask", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (3)", "Func": "combineX86ShufflesRecursively", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4391, "Length": 377, "Cover_Rate": 0.4625766871165644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "if", "(", "bundleSize", "==", "HEXAGON_PACKET_SIZE", "-", "<NUM_LIT>", "&&", "fixupCount", ")", "return", "false", ";", "}", "if", "(", "DisableShuffle", ")", "return", "false", ";", "<ISA_LIT>MCShuffler", "MCS", "(", "MCII", ",", "STI", ",", "MCB", ",", "AddMI", ")", ";", "if", "(", "!", "MCS", ".", "reshuffleTo", "(", "MCB", ")", ")", "{", "unsigned", "shuffleError", "=", "MCS", ".", "getError", "(", ")", ";", "switch", "(", "shuffleError", ")", "{", "default", ":", "return", "false", ";"], "ground_truth": ["case", "<ISA_LIT>Shuffler", "::", "SHUFFLE_SUCCESS", ":"], "File": "HexagonMCShuffler10", "Func": "HexagonMCShuffle", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4392, "Length": 71, "Cover_Rate": 0.461038961038961, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "loop1MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "loop2MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "sinkMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "BB", ";", "++", "It", ";", "MF", "->", "insert", "(", "It", ",", "loop1MBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loop2MBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "sinkMBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "loop1MBB", ")", ";", "loop1MBB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "loop1MBB", "->", "addSuccessor", "(", "loop2MBB", ")", ";", "loop2MBB", "->", "addSuccessor", "(", "loop1MBB", ")", ";", "loop2MBB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "sinkMBB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "int64_t", "MaskImm", "=", "(", "Size", "==", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "MaskLSB2", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "AlignedAddr", ")", ".", "addReg", "(", "Ptr", ")", ".", "addReg", "(", "MaskLSB2", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "PtrLSB2", ")", ".", "addReg", "(", "Ptr", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "if", "(", "Subtarget", ".", "isLittle", "(", ")", ")", "{", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ShiftAmt", ")", ".", "addReg", "(", "PtrLSB2", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "unsigned", "Off", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Off", ")", ".", "addReg", "(", "PtrLSB2", ")", ".", "addImm", "(", "(", "Size", "==", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ShiftAmt", ")", ".", "addReg", "(", "Off", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "MaskUpper", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "MaskImm", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Mask", ")", ".", "addReg", "(", "MaskUpper", ")", ".", "addReg", "(", "ShiftAmt", ")", ";"], "ground_truth": ["BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Mask2", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "Mask", ")", ";"], "File": "MipsISelLowering120", "Func": "emitAtomicCmpSwapPartword", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4393, "Length": 449, "Cover_Rate": 0.37922297297297297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "memset", "(", "rws_sum", ",", "<NUM_LIT>", ",", "sizeof", "(", "rws_sum", ")", ")", ";", "first_instruction", "=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ia64", "Func": "init_insn_group_barriers", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4394, "Length": 17, "Cover_Rate": 0.7083333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GPREL", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOT_CALL", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOT16", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOT", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_ABS_HI", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_ABS_LO", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TLSGD", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TLSLDM", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_DTPREL_HI", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_DTPREL_LO", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOTTPREL", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TPREL_HI", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TPREL_LO", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GPOFF_HI", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GPOFF_LO", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOT_DISP", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOT_PAGE", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOT_OFST", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "}", "OS", "<<", "SRE", "->", "getSymbol", "(", ")", ";", "if", "(", "Offset", ")", "{", "if", "(", "Offset", ">", "<NUM_LIT>", ")", "OS", "<<", "'+'", ";", "OS", "<<", "Offset", ";", "}"], "ground_truth": ["if", "(", "(", "Kind", "==", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GPOFF_HI", ")", "||", "(", "Kind", "==", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GPOFF_LO", ")", ")", "OS", "<<", "<STR_LIT>", ";"], "File": "MipsInstPrinter11", "Func": "printExpr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4395, "Length": 249, "Cover_Rate": 0.6148148148148148, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printPCRelTLSOperand", "(", "const", "MCInst", "*", "MI", ",", "int", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "printPCRelOperand", "(", "MI", ",", "OpNum", ",", "O", ")", ";", "if", "(", "(", "unsigned", ")", "OpNum", "+", "<NUM_LIT>", "<", "MI", "->", "getNumOperands", "(", ")", ")", "{"], "ground_truth": ["const", "MCOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ";"], "File": "SystemZInstPrinter10", "Func": "printPCRelTLSOperand", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4396, "Length": 57, "Cover_Rate": 0.4453125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "I", ".", "setLatency", "(", "Lat", ")", ";", "T", ".", "setSUnit", "(", "Src", ")", ";", "auto", "F", "=", "find", "(", "Dst", "->", "Preds", ",", "T", ")", ";"], "ground_truth": ["assert", "(", "F", "!=", "Dst", "->", "Preds", ".", "end", "(", ")", ")", ";"], "File": "HexagonSubtarget (2)1", "Func": "changeLatency", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4397, "Length": 39, "Cover_Rate": 0.38613861386138615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "auto", "VarEntry", "=", "std", "::", "make_unique", "<", "BTFKindVar", ">", "(", "Global", ".", "getName", "(", ")", ",", "GVTypeId", ",", "GVarInfo", ")", ";", "uint32_t", "VarId", "=", "addType", "(", "std", "::", "move", "(", "VarEntry", ")", ")", ";", "assert", "(", "!", "SecName", ".", "empty", "(", ")", ")", ";", "if", "(", "DataSecEntries", ".", "find", "(", "std", "::", "string", "(", "SecName", ")", ")", "==", "DataSecEntries", ".", "end", "(", ")", ")", "{", "DataSecEntries", "[", "std", "::", "string", "(", "SecName", ")", "]", "=", "std", "::", "make_unique", "<", "BTFKindDataSec", ">", "(", "Asm", ",", "std", "::", "string", "(", "SecName", ")", ")", ";", "}", "const", "DataLayout", "&", "DL", "=", "Global", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "uint32_t", "Size", "=", "DL", ".", "getTypeAllocSize", "(", "Global", ".", "getType", "(", ")", "->", "getElementType", "(", ")", ")", ";", "DataSecEntries", "[", "std", "::", "string", "(", "SecName", ")", "]", "->", "addVar", "(", "VarId", ",", "Asm", "->", "getSymbol", "(", "&", "Global", ")", ",", "Size", ")", ";", "}"], "ground_truth": ["}"], "File": "BTFDebug10", "Func": "processGlobals", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4398, "Length": 154, "Cover_Rate": 0.35079726651480636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", ";", "static", "const", "StringRef", "HSAIntrinsicToAttr", "[", "]", "[", "<NUM_LIT>", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ";", "bool", "Changed", "=", "addAttrsForIntrinsics", "(", "M", ",", "IntrinsicToAttr", ")", ";", "if", "(", "TT", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", "||", "TT", ".", "getOS", "(", ")", "==", "Triple", "::", "Mesa3D", ")", "{", "Changed", "|=", "addAttrsForIntrinsics", "(", "M", ",", "HSAIntrinsicToAttr", ")", ";", "for", "(", "Function", "&", "F", ":", "M", ")", "{", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "continue", ";", "bool", "HasApertureRegs", "=", "TM", "&&", "TM", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", "F", ")", ".", "hasApertureRegs", "(", ")", ";", "if", "(", "!", "HasApertureRegs", "&&", "hasAddrSpaceCast", "(", "F", ",", "AS", ")", ")", "F", ".", "addFnAttr", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateKernelFeatures29", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4399, "Length": 145, "Cover_Rate": 0.6118143459915611, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "qword", "q", ";", "long", "long", "l", "[", "<NUM_LIT>", "]", ";", "}", "x", ";", "x", ".", "q", "=", "q", ";"], "ground_truth": ["return", "(", "x", ".", "l", "[", "<NUM_LIT>", "]", ")", ";"], "File": "si2vmx", "Func": "si_to_llong", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4400, "Length": 29, "Cover_Rate": 0.6904761904761905, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "char", "*", "newsym", ";", "char", "*", "p", ";", "tree", "formal_type", ";", "if", "(", "*", "asmname", "==", "'*'", "||", "strchr", "(", "asmname", ",", "'@'", ")", ")", "return", "DECL_ASSEMBLER_NAME", "(", "decl", ")", ";", "formal_type", "=", "TYPE_ARG_TYPES", "(", "TREE_TYPE", "(", "decl", ")", ")", ";", "if", "(", "formal_type", "!=", "NULL_TREE", ")", "{", "if", "(", "TREE_VALUE", "(", "tree_last", "(", "formal_type", ")", ")", "!=", "void_type_node", ")", "return", "DECL_ASSEMBLER_NAME", "(", "decl", ")", ";", "while", "(", "TREE_VALUE", "(", "formal_type", ")", "!=", "void_type_node", "&&", "COMPLETE_TYPE_P", "(", "TREE_VALUE", "(", "formal_type", ")", ")", ")", "{", "int", "parm_size", "=", "TREE_INT_CST_LOW", "(", "TYPE_SIZE", "(", "TREE_VALUE", "(", "formal_type", ")", ")", ")", ";", "parm_size", "=", "(", "(", "parm_size", "+", "PARM_BOUNDARY", "-", "<NUM_LIT>", ")", "/", "PARM_BOUNDARY", "*", "PARM_BOUNDARY", ")", ";"], "ground_truth": ["total", "+=", "parm_size", ";"], "File": "winnt3", "Func": "gen_stdcall_or_fastcall_suffix", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4401, "Length": 118, "Cover_Rate": 0.5645933014354066, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "llvm", "::", "once_flag", "InitializeRegisterBankFlag", ";", "static", "auto", "InitializeRegisterBankOnce", "=", "[", "&", "]", "(", ")", "{", "const", "RegisterBank", "&", "RBGPR", "=", "getRegBank", "(", "<STR_LIT>", ")", ";", "(", "void", ")", "RBGPR", ";", "assert", "(", "&", "<STR_LIT>", "==", "&", "RBGPR", "&&", "<STR_LIT>", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "<STR_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "<STR_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "<STR_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "<STR_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "<STR_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "<STR_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "<STR_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "<STR_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";"], "File": "ARMRegisterBankInfo12", "Func": "ARMRegisterBankInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4402, "Length": 186, "Cover_Rate": 0.6813186813186813, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_vpcomeqq", "(", "(", "__v2di", ")", "__A", ",", "(", "__v2di", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "xopintrin", "Func": "_mm_comeq_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4403, "Length": 18, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "R", "==", "Match_Success", ")", "||", "(", "R", "==", "Match_PreferE32", ")", "||", "(", "R", "==", "Match_MissingFeature", "&&", "Result", "!=", "Match_PreferE32", ")", "||", "(", "R", "==", "Match_InvalidOperand", "&&", "Result", "!=", "Match_MissingFeature", "&&", "Result", "!=", "Match_PreferE32", ")", "||", "(", "R", "==", "Match_MnemonicFail", "&&", "Result", "!=", "Match_InvalidOperand", "&&", "Result", "!=", "Match_MissingFeature", "&&", "Result", "!=", "Match_PreferE32", ")", ")", "{", "Result", "=", "R", ";", "ErrorInfo", "=", "EI", ";", "}", "if", "(", "R", "==", "Match_Success", ")", "break", ";", "}", "switch", "(", "Result", ")", "{", "default", ":", "break", ";", "case", "Match_Success", ":", "if", "(", "!", "validateInstruction", "(", "Inst", ",", "IDLoc", ")", ")", "{", "return", "true", ";", "}", "Inst", ".", "setLoc", "(", "IDLoc", ")", ";", "Out", ".", "EmitInstruction", "(", "Inst", ",", "getSTI", "(", ")", ")", ";", "return", "false", ";", "case", "Match_MissingFeature", ":", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "case", "Match_MnemonicFail", ":", "{", "FeatureBitset", "FBS", "=", "ComputeAvailableFeatures", "(", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", ")", ";", "std", "::", "string", "Suggestion", "=", "<ISA_LIT>MnemonicSpellCheck", "(", "(", "(", "<ISA_LIT>Operand", "&", ")", "*", "Operands", "[", "<NUM_LIT>", "]", ")", ".", "getToken", "(", ")", ",", "FBS", ")", ";", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", "+", "Suggestion", ",", "(", "(", "<ISA_LIT>Operand", "&", ")", "*", "Operands", "[", "<NUM_LIT>", "]", ")", ".", "getLocRange", "(", ")", ")", ";", "}"], "ground_truth": ["case", "Match_InvalidOperand", ":", "{"], "File": "AMDGPUAsmParser35", "Func": "MatchAndEmitInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4404, "Length": 209, "Cover_Rate": 0.5710382513661202, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isCortexA9", "(", ")", "const", "{", "return", "<ISA_LIT>ProcFamily", "==", "CortexA9", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "isCortexA9", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4405, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "d_field", "<<", "<STR_LIT>", "<<", "d_is_imm", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "s_field", "<<", "<STR_LIT>", "<<", "s_is_imm", "<<", "<STR_LIT>", ")", ";", "if", "(", "d_is_imm", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "d_field", ")", ")", ";", "}", "else", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getRegForField", "(", "d_field", ")", ")", ")", ";", "}"], "ground_truth": ["if", "(", "s_is_imm", ")", "{"], "File": "P2Disassembler", "Func": "DecodeCordicInstruction", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4406, "Length": 75, "Cover_Rate": 0.3968253968253968, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TARGET_OPT_AGU", "||", "optimize_function_for_size_p", "(", "cfun", ")", ")", "return", "false", ";", "if", "(", "!", "REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "||", "!", "REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "return", "false", ";", "regno0", "=", "true_regnum", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "regno1", "=", "true_regnum", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "return", "ix86_lea_outperforms", "(", "insn", ",", "regno0", ",", "regno1", ",", "INVALID_REGNUM", ",", "<NUM_LIT>", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "i386", "Func": "ix86_use_lea_for_mov", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4407, "Length": 73, "Cover_Rate": 0.7934782608695652, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getIntegerAttribute", "(", "F", ",", "<STR_LIT>", ",", "F", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "<ISA_LIT>_PS", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "getHasColorExport", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4408, "Length": 25, "Cover_Rate": 0.7352941176470589, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "N1", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", ")", "if", "(", "SDValue", "Result", "=", "combineSelectAndUse", "(", "N", ",", "N1", ",", "N0", ",", "DCI", ",", "AllOnes", ")", ")", "return", "Result", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "LanaiISelLowering", "Func": "combineSelectAndUseCommutative", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4409, "Length": 38, "Cover_Rate": 0.34545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_move_insn", "(", "ptr_reg", ",", "XEXP", "(", "XEXP", "(", "xinsn", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";", "result", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "ptr_reg", ",", "constant", ")", ";", "if", "(", "SMALL_INT", "(", "constant", ")", ")", "return", "result", ";", "xinsn", "=", "result", ";", "}", "if", "(", "GET_CODE", "(", "xinsn", ")", "==", "PLUS", ")", "{", "rtx", "xplus0", "=", "XEXP", "(", "xinsn", ",", "<NUM_LIT>", ")", ";", "rtx", "xplus1", "=", "XEXP", "(", "xinsn", ",", "<NUM_LIT>", ")", ";", "enum", "rtx_code", "code0", "=", "GET_CODE", "(", "xplus0", ")", ";", "enum", "rtx_code", "code1", "=", "GET_CODE", "(", "xplus1", ")", ";", "if", "(", "code0", "!=", "REG", "&&", "code1", "==", "REG", ")", "{", "xplus0", "=", "XEXP", "(", "xinsn", ",", "<NUM_LIT>", ")", ";", "xplus1", "=", "XEXP", "(", "xinsn", ",", "<NUM_LIT>", ")", ";", "code0", "=", "GET_CODE", "(", "xplus0", ")", ";", "code1", "=", "GET_CODE", "(", "xplus1", ")", ";", "}", "if", "(", "code0", "==", "REG", "&&", "REG_OK_FOR_BASE_P", "(", "xplus0", ")", "&&", "code1", "==", "CONST_INT", "&&", "!", "SMALL_INT", "(", "xplus1", ")", ")", "{", "rtx", "int_reg", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "rtx", "ptr_reg", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "emit_move_insn", "(", "int_reg", ",", "GEN_INT", "(", "INTVAL", "(", "xplus1", ")", "&", "~", "<NUM_LIT>", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "ptr_reg", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "xplus0", ",", "int_reg", ")", ")", ")", ";", "result", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "ptr_reg", ",", "GEN_INT", "(", "INTVAL", "(", "xplus1", ")", "&", "<NUM_LIT>", ")", ")", ";", "return", "result", ";", "}", "if", "(", "code0", "==", "REG", "&&", "REG_OK_FOR_BASE_P", "(", "xplus0", ")", ")", "{", "if", "(", "reload_in_progress", ")", "df_set_regs_ever_live", "(", "PIC_OFFSET_TABLE_REGNUM", ",", "true", ")", ";", "if", "(", "code1", "==", "CONST", ")", "{", "xplus1", "=", "XEXP", "(", "xplus1", ",", "<NUM_LIT>", ")", ";", "code1", "=", "GET_CODE", "(", "xplus1", ")", ";", "}", "if", "(", "code1", "==", "SYMBOL_REF", ")", "{", "if", "(", "microblaze_tls_symbol_p", "(", "xplus1", ")", ")", "{", "rtx", "tls_ref", ",", "reg", ";", "reg", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "tls_ref", "=", "microblaze_legitimize_tls_address", "(", "xplus1", ",", "NULL_RTX", ")", ";", "emit_move_insn", "(", "reg", ",", "tls_ref", ")", ";", "result", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "xplus0", ",", "reg", ")", ";", "return", "result", ";", "}", "else", "if", "(", "flag_pic", "==", "<NUM_LIT>", ")", "{", "if", "(", "!", "TARGET_PIC_DATA_TEXT_REL", ")", "{", "rtx", "pic_ref", ",", "reg", ";", "reg", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "pic_ref", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "xplus1", ")", ",", "UNSPEC_GOTOFF", ")", ";", "pic_ref", "=", "gen_rtx_CONST", "(", "Pmode", ",", "pic_ref", ")", ";", "pic_ref", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "pic_offset_table_rtx", ",", "pic_ref", ")", ";", "pic_ref", "=", "gen_const_mem", "(", "Pmode", ",", "pic_ref", ")", ";", "emit_move_insn", "(", "reg", ",", "pic_ref", ")", ";", "result", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "xplus0", ",", "reg", ")", ";", "return", "result", ";", "}", "else", "{", "rtx", "pic_ref", ",", "reg", ";", "reg", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "pic_ref", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "xplus1", ")", ",", "UNSPEC_TEXT", ")", ";", "pic_ref", "=", "gen_rtx_CONST", "(", "Pmode", ",", "pic_ref", ")", ";", "emit_insn", "(", "gen_addsi3", "(", "reg", ",", "pic_offset_table_rtx", ",", "xplus0", ")", ")", ";", "result", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "reg", ",", "pic_ref", ")", ";", "return", "result", ";", "}", "}"], "ground_truth": ["}"], "File": "microblaze", "Func": "microblaze_legitimize_address", "Target": "microblaze", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4410, "Length": 495, "Cover_Rate": 0.6837016574585635, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Result", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerTrig", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFDIV", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerATOMIC_CMP_SWAP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSTORE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";"], "ground_truth": ["<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";"], "File": "SIISelLowering95", "Func": "LowerOperation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4411, "Length": 89, "Cover_Rate": 0.322463768115942, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vdwdupq_m_n_u8", "(", "uint8x16_t", "__inactive", ",", "uint32_t", "__a", ",", "uint32_t", "__b", ",", "const", "int", "__imm", ",", "mve_pred16_t", "__p", ")", "{", "uint64_t", "__c", "=", "(", "(", "uint64_t", ")", "__b", ")", "<<", "<NUM_LIT>", ";"], "ground_truth": ["return", "__builtin_mve_vdwdupq_m_n_uv16qi", "(", "__inactive", ",", "__a", ",", "__c", ",", "__imm", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vdwdupq_m_n_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4412, "Length": 45, "Cover_Rate": 0.9782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int64x1_t", ")", "__builtin_neon_vshrs_ndi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vshr_n_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4413, "Length": 12, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "InsertPt", "=", "std", "::", "next", "(", "OpDef", "->", "getIterator", "(", ")", ")", ";", "if", "(", "InsertPt", "!=", "OpDefBB", ".", "end", "(", ")", "&&", "InsertPt", "->", "isPHI", "(", ")", ")", "InsertPt", "=", "OpDefBB", ".", "getFirstNonPHI", "(", ")", ";", "MIB", ".", "setInsertPt", "(", "*", "OpDef", "->", "getParent", "(", ")", ",", "InsertPt", ")", ";", "auto", "Copy", "=", "MIB", ".", "buildCopy", "(", "Ty", ",", "OpReg", ")", ";", "MRI", ".", "setRegBank", "(", "Copy", ".", "getReg", "(", "<NUM_LIT>", ")", ",", "*", "DstRB", ")", ";", "MO", ".", "setReg", "(", "Copy", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64InstructionSelector (2)", "Func": "fixupPHIOpBanks", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4414, "Length": 94, "Cover_Rate": 0.36293436293436293, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "<ISA_LIT>TargetLowering", "::", "EmitLoweredSelect", "(", "MachineInstr", "*", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "++", "BB", "->", "getIterator", "(", ")", ";", "MachineBasicBlock", "*", "thisMBB", "=", "BB", ";", "MachineFunction", "*", "F", "=", "BB", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "CascadedCMOV", "=", "nullptr", ";", "MachineInstr", "*", "LastCMOV", "=", "MI", ";", "<STR_LIT>", "CC", "=", "<STR_LIT>", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "<STR_LIT>", "OppCC", "=", "<STR_LIT>", "(", "CC", ")", ";", "MachineBasicBlock", "::", "iterator", "NextMIIt", "=", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ";", "if", "(", "isCMOVPseudo", "(", "MI", ")", ")", "{", "while", "(", "NextMIIt", "!=", "BB", "->", "end", "(", ")", "&&", "isCMOVPseudo", "(", "NextMIIt", ")", "&&", "(", "NextMIIt", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "CC", "||", "NextMIIt", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "OppCC", ")", ")", "{", "LastCMOV", "=", "&", "*", "NextMIIt", ";", "++", "NextMIIt", ";", "}", "}", "if", "(", "LastCMOV", "==", "MI", "&&", "NextMIIt", "!=", "BB", "->", "end", "(", ")", "&&", "NextMIIt", "->", "getOpcode", "(", ")", "==", "MI", "->", "getOpcode", "(", ")", "&&", "NextMIIt", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "&&", "NextMIIt", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "&&", "NextMIIt", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ")", "{", "CascadedCMOV", "=", "&", "*", "NextMIIt", ";", "}", "MachineBasicBlock", "*", "jcc1MBB", "=", "nullptr", ";", "if", "(", "CascadedCMOV", ")", "{", "jcc1MBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "F", "->", "insert", "(", "It", ",", "jcc1MBB", ")", ";", "jcc1MBB", "->", "addLiveIn", "(", "<STR_LIT>", ")", ";", "}", "MachineBasicBlock", "*", "copy0MBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "sinkMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "F", "->", "insert", "(", "It", ",", "copy0MBB", ")", ";", "F", "->", "insert", "(", "It", ",", "sinkMBB", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";"], "ground_truth": ["MachineInstr", "*", "LastEFLAGSUser", "=", "CascadedCMOV", "?", "CascadedCMOV", ":", "LastCMOV", ";"], "File": "X86ISelLowering197", "Func": "EmitLoweredSelect", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4415, "Length": 379, "Cover_Rate": 0.39397089397089397, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Mask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Subtarget", ".", "hasBWI", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "SDValue", "ZExt", "=", "lowerVectorShuffleAsZeroOrAnyExtend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "ZExt", ";", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "SDValue", "Shift", "=", "lowerVectorShuffleAsShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";"], "ground_truth": ["if", "(", "SDValue", "Rotate", "=", "lowerVectorShuffleAsByteRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";"], "File": "X86ISelLowering62", "Func": "lowerV32I16VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4416, "Length": 126, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "__i", "=", "__w", "<<", "<NUM_LIT>", "|", "__w", ";", "return", "_mm_set1_pi32", "(", "__i", ")", ";"], "ground_truth": ["}"], "File": "mmintrin4", "Func": "_mm_set1_pi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4417, "Length": 17, "Cover_Rate": 0.38636363636363635, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_mve_vstrwq_scatter_base_wb_fv4sf", "(", "*", "__addr", ",", "__offset", ",", "__value", ")", ";"], "ground_truth": ["__builtin_mve_vstrwq_scatter_base_wb_add_fv4sf", "(", "*", "__addr", ",", "__offset", ",", "*", "__addr", ")", ";"], "File": "arm", "Func": "mve___arm_vstrwq_scatter_base_wb_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4418, "Length": 21, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_crc32_u8", "(", "unsigned", "int", "__C", ",", "unsigned", "char", "__V", ")", "{"], "ground_truth": ["return", "__builtin_ia32_crc32qi", "(", "__C", ",", "__V", ")", ";"], "File": "smmintrin", "Func": "_mm_crc32_u8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4419, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "Value", "*", "Input", "=", "I", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "Ptr", "=", "I", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Alignment", "=", "cast", "<", "ConstantInt", ">", "(", "I", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "Type", "*", "Ty", "=", "Input", "->", "getType", "(", ")", ";"], "ground_truth": ["if", "(", "!", "isLegalTypeAndAlignment", "(", "Ty", "->", "getVectorNumElements", "(", ")", ",", "Ty", "->", "getScalarSizeInBits", "(", ")", ",", "Alignment", ")", ")", "return", "nullptr", ";"], "File": "MVEGatherScatterLowering1", "Func": "lowerScatter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4420, "Length": 84, "Cover_Rate": 0.39622641509433965, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "GetGlobalReg", "(", "SelectionDAG", "&", "DAG", ",", "EVT", "Ty", ")", "{", "<ISA_LIT>FunctionInfo", "*", "FI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";"], "ground_truth": ["return", "DAG", ".", "getRegister", "(", "FI", "->", "getGlobalBaseReg", "(", ")", ",", "Ty", ")", ";"], "File": "rvexISelLowering", "Func": "GetGlobalReg", "Target": "rvex", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 4421, "Length": 43, "Cover_Rate": 0.9772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint16x8_t", ")", "__builtin_neon_vcltv8hf", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vcltq_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4422, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CallingConv", "::", "<ISA_LIT>_CS", ":", "return", "R_00B848_COMPUTE_PGM_RSRC1", ";", "case", "CallingConv", "::", "<ISA_LIT>_GS", ":", "return", "R_00B228_SPI_SHADER_PGM_RSRC1_GS", ";", "case", "CallingConv", "::", "<ISA_LIT>_PS", ":", "return", "R_00B028_SPI_SHADER_PGM_RSRC1_PS", ";", "case", "CallingConv", "::", "<ISA_LIT>_VS", ":", "return", "R_00B128_SPI_SHADER_PGM_RSRC1_VS", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter15", "Func": "getRsrcReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4423, "Length": 34, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_loongson_pmaxsh", "(", "s", ",", "t", ")", ";"], "ground_truth": ["}"], "File": "loongson-mmiintrin", "Func": "pmaxsh", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4424, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "shouldScheduleLoadsNear", "(", "SDNode", "*", "Load0", ",", "SDNode", "*", "Load1", ",", "int64_t", "Offset0", ",", "int64_t", "Offset1", ",", "unsigned", "NumLoads", ")", "const", "{", "assert", "(", "Offset1", ">", "Offset0", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "(", "NumLoads", "<=", "<NUM_LIT>", "&&", "(", "Offset1", "-", "Offset0", ")", "<", "<NUM_LIT>", ")", ";"], "File": "AMDGPUInstrInfo", "Func": "shouldScheduleLoadsNear", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4425, "Length": 48, "Cover_Rate": 0.9795918367346939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Modified", "=", "false", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "Modified", "|=", "expandMBB", "(", "MBB", ")", ";", "return", "Modified", ";"], "ground_truth": ["}"], "File": "AArch64ExpandPseudoInsts30", "Func": "runOnMachineFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4426, "Length": 24, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "FrameReg", "=", "getFrameRegister", "(", "MF", ")", ";", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getIndex", "(", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "int", "Offset", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getObjectOffset", "(", "FrameIndex", ")", ";", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "unsigned", "reg", "=", "MI", ".", "getOperand", "(", "i", "-", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "MBB", ",", "++", "II", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "reg", ")", ".", "addReg", "(", "reg", ")", ".", "addImm", "(", "Offset", ")", ";", "return", ";", "}", "int", "Offset", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getObjectOffset", "(", "FrameIndex", ")", "+", "MI", ".", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";"], "ground_truth": ["}"], "File": "BPFRegisterInfo2", "Func": "eliminateFrameIndex", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4427, "Length": 208, "Cover_Rate": 0.6688102893890675, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vreinterpretq_u16_s64", "(", "int64x2_t", "__a", ")", "{", "return", "(", "uint16x8_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve_types___arm_vreinterpretq_u16_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4428, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "Memory", ".", "BaseRegNum", "=", "BaseRegNum", ";", "Op", "->", "Memory", ".", "OffsetImm", "=", "OffsetImm", ";", "Op", "->", "Memory", ".", "OffsetRegNum", "=", "OffsetRegNum", ";", "Op", "->", "Memory", ".", "ShiftType", "=", "ShiftType", ";", "Op", "->", "Memory", ".", "ShiftImm", "=", "ShiftImm", ";", "Op", "->", "Memory", ".", "Alignment", "=", "Alignment", ";", "Op", "->", "Memory", ".", "isNegative", "=", "isNegative", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "Op", "->", "AlignmentLoc", "=", "AlignmentLoc", ";"], "ground_truth": ["return", "Op", ";"], "File": "ARMAsmParser67", "Func": "CreateMem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4429, "Length": 77, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "BT", ".", "has", "(", "RD", ".", "Reg", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "FRC", "=", "HBS", "::", "getFinalVRegClass", "(", "RD", ",", "MRI", ")", ";", "const", "BitTracker", "::", "RegisterCell", "&", "RC", "=", "BT", ".", "lookup", "(", "RD", ".", "Reg", ")", ";", "if", "(", "FRC", "->", "getID", "(", ")", "==", "<STR_LIT>", ")", "{", "bool", "T", "=", "genPackhl", "(", "MI", ",", "RD", ",", "RC", ")", ";", "Changed", "|=", "T", ";", "continue", ";", "}", "if", "(", "FRC", "->", "getID", "(", ")", "==", "<STR_LIT>", ")", "{", "bool", "T", "=", "genExtractHalf", "(", "MI", ",", "RD", ",", "RC", ")", ";"], "ground_truth": ["T", "=", "T", "||", "genCombineHalf", "(", "MI", ",", "RD", ",", "RC", ")", ";"], "File": "HexagonBitSimplify (2)", "Func": "processBlock", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4430, "Length": 110, "Cover_Rate": 0.3021978021978022, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Chain", "=", "LD", "->", "getChain", "(", ")", ";", "Base", "=", "LD", "->", "getBasePtr", "(", ")", ";", "MMO", "=", "LD", "->", "getMemOperand", "(", ")", ";", "if", "(", "MMO", "->", "getSize", "(", ")", "<", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "MemIntrinsicSDNode", "*", "Intrin", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "N", ")", ";", "Chain", "=", "Intrin", "->", "getChain", "(", ")", ";", "Base", "=", "Intrin", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MMO", "=", "Intrin", "->", "getMemOperand", "(", ")", ";", "break", ";", "}", "}", "MVT", "VecTy", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getSimpleVT", "(", ")", ";", "SDValue", "LoadOps", "[", "]", "=", "{", "Chain", ",", "Base", "}", ";", "SDValue", "Load", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VecTy", ",", "<STR_LIT>", ")", ",", "LoadOps", ",", "VecTy", ",", "MMO", ")", ";", "DCI", ".", "AddToWorklist", "(", "Load", ".", "getNode", "(", ")", ")", ";", "Chain", "=", "Load", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "Swap", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VecTy", ",", "<STR_LIT>", ")", ",", "Chain", ",", "Load", ")", ";"], "ground_truth": ["DCI", ".", "AddToWorklist", "(", "Swap", ".", "getNode", "(", ")", ")", ";"], "File": "PPCISelLowering (2)2", "Func": "expandVSXLoadForLE", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4431, "Length": 195, "Cover_Rate": 0.6914893617021277, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MachineBasicBlock", "*", "getTargetMBB", "(", "const", "MachineInstr", "&", "Br", ")", "{"], "ground_truth": ["for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "Br", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "I", "<", "E", ";", "++", "I", ")", "{"], "File": "Cpu0LongBranch", "Func": "getTargetMBB", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4432, "Length": 38, "Cover_Rate": 0.5277777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "srcBlk", "=", "*", "srcBlk", "->", "succ_begin", "(", ")", ";", "if", "(", "srcBlk", "==", "NULL", ")", "{", "return", "preBlk", ";", "}", "if", "(", "!", "allowSideEntry", "&&", "srcBlk", "->", "pred_size", "(", ")", ">", "<NUM_LIT>", ")", "{", "return", "NULL", ";", "}", "}", "if", "(", "srcBlk", "&&", "srcBlk", "->", "succ_size", "(", ")", "==", "<NUM_LIT>", ")", "{", "return", "srcBlk", ";", "}"], "ground_truth": ["return", "NULL", ";"], "File": "AMDILCFGStructurizer16", "Func": "singlePathEnd", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4433, "Length": 59, "Cover_Rate": 0.4306569343065693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", ")", ";", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "Reg", ")", ")", ")", "break", ";", "bool", "SGPRBranch", "=", "false", ";", "bool", "HasBreakDef", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "MI", ".", "getNumOperands", "(", ")", ";", "i", "+=", "<NUM_LIT>", ")", "{", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "if", "(", "TRI", "->", "hasVGPRs", "(", "MRI", ".", "getRegClass", "(", "Reg", ")", ")", ")", "{", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "break", ";", "}", "MachineInstr", "*", "DefInstr", "=", "MRI", ".", "getUniqueVRegDef", "(", "Reg", ")", ";", "assert", "(", "DefInstr", ")", ";", "switch", "(", "DefInstr", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "HasBreakDef", "=", "true", ";", "break", ";", "}", "}"], "ground_truth": ["if", "(", "!", "SGPRBranch", "&&", "!", "HasBreakDef", ")", "TII", "->", "moveToVALU", "(", "MI", ")", ";"], "File": "SIFixSGPRCopies", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4434, "Length": 179, "Cover_Rate": 0.3207885304659498, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Offset", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getOffset", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "Result", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "getPointerTy", "(", ")", ",", "Offset", ")", ";"], "ground_truth": ["<ISA_LIT>TargetObjectFile", "&", "TLOF", "=", "(", "<ISA_LIT>TargetObjectFile", "&", ")", "getObjFileLowering", "(", ")", ";"], "File": "HexagonISelLowering15", "Func": "LowerGLOBALADDRESS", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4435, "Length": 53, "Cover_Rate": 0.381294964028777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "ImmValue", "=", "ImmOp", ".", "getImm", "(", ")", ";", "if", "(", "-", "<NUM_LIT>", "<=", "ImmValue", "&&", "ImmValue", "<=", "<NUM_LIT>", ")", "{", "tmpInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "tmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "RegOp", ".", "getReg", "(", ")", ")", ")", ";", "tmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ")", ";", "tmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "ImmValue", ")", ")", ";", "Instructions", ".", "push_back", "(", "tmpInst", ")", ";", "}", "else", "{", "tmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "RegOp", ".", "getReg", "(", ")", ")", ")", ";", "tmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "(", "ImmValue", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", ")", ";", "Instructions", ".", "push_back", "(", "tmpInst", ")", ";", "tmpInst", ".", "clear", "(", ")", ";", "tmpInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "tmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "RegOp", ".", "getReg", "(", ")", ")", ")", ";", "tmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "RegOp", ".", "getReg", "(", ")", ")", ")", ";", "tmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "ImmValue", "&", "<NUM_LIT>", ")", ")", ";", "Instructions", ".", "push_back", "(", "tmpInst", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "MipsAsmParser38", "Func": "expandLoadAddressImm", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4436, "Length": 189, "Cover_Rate": 0.6385135135135135, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "HOST_WIDE_INT", "rs6000_constant_alignment", "(", "const_tree", "exp", ",", "HOST_WIDE_INT", "align", ")", "{", "if", "(", "TREE_CODE", "(", "exp", ")", "==", "STRING_CST", "&&", "(", "STRICT_ALIGNMENT", "||", "!", "optimize_size", ")", ")", "return", "MAX", "(", "align", ",", "BITS_PER_WORD", ")", ";", "return", "align", ";"], "ground_truth": ["}"], "File": "rs6000", "Func": "rs6000_constant_alignment", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4437, "Length": 39, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "_mm_avg_pu8", "(", "__m64", "__A", ",", "__m64", "__B", ")", "{", "return", "(", "__m64", ")", "__builtin_arm_wavg2br", "(", "(", "__v8qi", ")", "__A", ",", "(", "__v8qi", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "mmintrin", "Func": "_mm_avg_pu8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4438, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "WinEHStatePass", "::", "linkExceptionRegistration", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "Function", "*", "Handler", ")", "{", "Handler", "->", "addFnAttr", "(", "<STR_LIT>", ")", ";", "Type", "*", "LinkTy", "=", "getEHLinkRegistrationType", "(", ")", ";", "Value", "*", "HandlerI8", "=", "Builder", ".", "CreateBitCast", "(", "Handler", ",", "Builder", ".", "getInt8PtrTy", "(", ")", ")", ";", "Builder", ".", "CreateStore", "(", "HandlerI8", ",", "Builder", ".", "CreateStructGEP", "(", "LinkTy", ",", "Link", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["Constant", "*", "FSZero", "=", "Constant", "::", "getNullValue", "(", "LinkTy", "->", "getPointerTo", "(", ")", "->", "getPointerTo", "(", "<NUM_LIT>", ")", ")", ";"], "File": "X86WinEHState (2)", "Func": "linkExceptionRegistration", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4439, "Length": 86, "Cover_Rate": 0.688, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>CallingConvHook", "::", "getNextExtRegs", "(", "StringRef", "fName", ")", "{", "std", "::", "vector", "<", "unsigned", ">", "regList", ";", "for", "(", "auto", "&", "rec", ":", "regRecord", ")", "{", "if", "(", "rec", ".", "fName", "==", "fName", "&&", "rec", ".", "reg", ">=", "<STR_LIT>", "&&", "rec", ".", "reg", "<=", "<STR_LIT>", ")", "regList", ".", "push_back", "(", "rec", ".", "reg", ")", ";", "}"], "ground_truth": ["if", "(", "regList", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";"], "File": "TriCoreCallingConvHook", "Func": "getNextExtRegs", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4440, "Length": 69, "Cover_Rate": 0.6831683168316832, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "RM", ",", "CM", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "DataLayout", "(", "<STR_LIT>", "<STR_LIT>", ")", ",", "InstrInfo", "(", ")", ",", "FrameLowering", "(", "Subtarget", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", "{"], "ground_truth": ["}"], "File": "XCoreTargetMachine49", "Func": "XCoreTargetMachine", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4441, "Length": 81, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128d", ")", "__builtin_ia32_divsd_mask_round", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__B", ",", "(", "__v2df", ")", "__W", ",", "(", "__mmask8", ")", "__U", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm_mask_div_round_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4442, "Length": 30, "Cover_Rate": 0.4838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARMGNUInfo", "Func": "defaultTextSegmentAddr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4443, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TmpSeq", ".", "size", "(", ")", "<", "Res", ".", "size", "(", ")", ")", "{", "Res", "=", "TmpSeq", ";", "if", "(", "Res", ".", "size", "(", ")", "<=", "<NUM_LIT>", ")", "return", "Res", ";", "}", "ShiftedVal", "&=", "maskTrailingZeros", "<", "uint64_t", ">", "(", "LeadingZeros", ")", ";", "TmpSeq", ".", "clear", "(", ")", ";", "generateInstSeqImpl", "(", "ShiftedVal", ",", "ActiveFeatures", ",", "TmpSeq", ")", ";", "TmpSeq", ".", "push_back", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "LeadingZeros", ")", ")", ";", "if", "(", "TmpSeq", ".", "size", "(", ")", "<", "Res", ".", "size", "(", ")", ")", "{", "Res", "=", "TmpSeq", ";", "if", "(", "Res", ".", "size", "(", ")", "<=", "<NUM_LIT>", ")", "return", "Res", ";", "}", "if", "(", "LeadingZeros", "==", "<NUM_LIT>", "&&", "ActiveFeatures", "[", "<STR_LIT>", "]", ")", "{", "uint64_t", "LeadingOnesVal", "=", "Val", "|", "maskLeadingOnes", "<", "uint64_t", ">", "(", "LeadingZeros", ")", ";", "TmpSeq", ".", "clear", "(", ")", ";", "generateInstSeqImpl", "(", "LeadingOnesVal", ",", "ActiveFeatures", ",", "TmpSeq", ")", ";", "TmpSeq", ".", "push_back", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "TmpSeq", ".", "size", "(", ")", "<", "Res", ".", "size", "(", ")", ")", "{", "Res", "=", "TmpSeq", ";", "if", "(", "Res", ".", "size", "(", ")", "<=", "<NUM_LIT>", ")", "return", "Res", ";", "}", "}", "}", "if", "(", "Res", ".", "size", "(", ")", ">", "<NUM_LIT>", "&&", "ActiveFeatures", "[", "<STR_LIT>", "]", ")", "{", "assert", "(", "ActiveFeatures", "[", "<STR_LIT>", "]", "&&", "<STR_LIT>", ")", ";", "int64_t", "NewVal", ";", "unsigned", "Opc", ";", "if", "(", "Val", "<", "<NUM_LIT>", ")", "{", "Opc", "=", "<STR_LIT>", ";", "NewVal", "=", "Val", "|", "<NUM_LIT>", ";", "}", "else", "{", "Opc", "=", "<STR_LIT>", ";", "NewVal", "=", "Val", "&", "~", "<NUM_LIT>", ";", "}", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "NewVal", ")", ")", "{", "<STR_LIT>", "TmpSeq", ";", "generateInstSeqImpl", "(", "NewVal", ",", "ActiveFeatures", ",", "TmpSeq", ")", ";", "TmpSeq", ".", "push_back", "(", "<STR_LIT>", "(", "Opc", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "TmpSeq", ".", "size", "(", ")", "<", "Res", ".", "size", "(", ")", ")", "Res", "=", "TmpSeq", ";", "}", "int32_t", "Lo", "=", "Val", ";", "uint32_t", "Hi", "=", "Val", ">>", "<NUM_LIT>", ";", "Opc", "=", "<NUM_LIT>", ";", "<STR_LIT>", "TmpSeq", ";", "generateInstSeqImpl", "(", "Lo", ",", "ActiveFeatures", ",", "TmpSeq", ")", ";", "if", "(", "Lo", ">", "<NUM_LIT>", "&&", "TmpSeq", ".", "size", "(", ")", "+", "countPopulation", "(", "Hi", ")", "<", "Res", ".", "size", "(", ")", ")", "{", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "Lo", "<", "<NUM_LIT>", "&&", "TmpSeq", ".", "size", "(", ")", "+", "countPopulation", "(", "~", "Hi", ")", "<", "Res", ".", "size", "(", ")", ")", "{", "Opc", "=", "<STR_LIT>", ";", "Hi", "=", "~", "Hi", ";", "}", "if", "(", "Opc", ">", "<NUM_LIT>", ")", "{", "while", "(", "Hi", "!=", "<NUM_LIT>", ")", "{", "unsigned", "Bit", "=", "countTrailingZeros", "(", "Hi", ")", ";", "TmpSeq", ".", "push_back", "(", "<STR_LIT>", "(", "Opc", ",", "Bit", "+", "<NUM_LIT>", ")", ")", ";", "Hi", "&=", "~", "(", "<NUM_LIT>", "<<", "Bit", ")", ";", "}", "if", "(", "TmpSeq", ".", "size", "(", ")", "<", "Res", ".", "size", "(", ")", ")", "Res", "=", "TmpSeq", ";", "}", "}", "if", "(", "Res", ".", "size", "(", ")", ">", "<NUM_LIT>", "&&", "ActiveFeatures", "[", "<STR_LIT>", "]", ")", "{", "assert", "(", "ActiveFeatures", "[", "<STR_LIT>", "]", "&&", "<STR_LIT>", ")", ";", "int64_t", "Div", "=", "<NUM_LIT>", ";", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "<STR_LIT>", "TmpSeq", ";"], "ground_truth": ["if", "(", "(", "Val", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "Val", "/", "<NUM_LIT>", ")", ")", "{"], "File": "RISCVMatInt9", "Func": "generateInstSeq", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4444, "Length": 527, "Cover_Rate": 0.4260307194826192, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printClamp", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["<ISA_LIT>InstPrinter", "::", "printIfSet", "(", "MI", ",", "OpNo", ",", "O", ",", "<STR_LIT>", ")", ";"], "File": "AMDGPUInstPrinter1", "Func": "printClamp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4445, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint64_t", "F", "=", "<ISA_LIT>MCInstrInfo", "::", "getDesc", "(", "MCII", ",", "MCI", ")", ".", "TSFlags", ";", "return", "(", "(", "F", ">>", "<STR_LIT>", ")", "&", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "HexagonMCInstrInfo (2)1", "Func": "getExtendableOp", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4446, "Length": 27, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "EmitLoad", "(", "STI", ",", "false", ",", "Reg32", ",", "SandboxedInst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "SandboxedInst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ",", "SandboxedInst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "SandboxedInst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ",", "SandboxedInst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "Out", ")", ";"], "ground_truth": ["}"], "File": "X86MCNaCl2", "Func": "EmitREST", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4447, "Length": 68, "Cover_Rate": 0.3383084577114428, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>BaseInstrInfo", "::", "isStoreToStackSlotPostFE", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "const", "MachineMemOperand", "*", "Dummy", ";"], "ground_truth": ["return", "MI", "->", "mayStore", "(", ")", "&&", "hasStoreToStackSlot", "(", "MI", ",", "Dummy", ",", "FrameIndex", ")", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "isStoreToStackSlotPostFE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4448, "Length": 37, "Cover_Rate": 0.9736842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "MCValue", "Res", ";", "bool", "Relocatable", "=", "Expr", "->", "evaluateAsRelocatable", "(", "Res", ",", "nullptr", ",", "nullptr", ")", ";", "if", "(", "!", "Relocatable", "||", "Res", ".", "getSymB", "(", ")", ")", "return", "false", ";", "if", "(", "!", "Res", ".", "getSymA", "(", ")", "&&", "ELFRefKind", "==", "<ISA_LIT>MCExpr", "::", "VK_INVALID", ")", "return", "false", ";", "if", "(", "Res", ".", "getSymA", "(", ")", ")", "DarwinRefKind", "=", "Res", ".", "getSymA", "(", ")", "->", "getKind", "(", ")", ";"], "ground_truth": ["Addend", "=", "Res", ".", "getConstant", "(", ")", ";"], "File": "AArch64AsmParser (2)2", "Func": "classifySymbolRef", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4449, "Length": 78, "Cover_Rate": 0.39593908629441626, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isNonUniformBranchInstr", "(", "MachineInstr", "&", "Branch", ")", "const", "{", "return", "Branch", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "isNonUniformBranchInstr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4450, "Length": 21, "Cover_Rate": 0.9130434782608695, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "EmitEndOfAsmFile", "(", "Module", "&", ")", "{"], "ground_truth": ["}"], "File": "SHUXIAsmPrinter", "Func": "EmitEndOfAsmFile", "Target": "SHUXI", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4451, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "APInt", "MaskElt", "=", "IsFABS", "?", "APInt", "::", "getSignedMaxValue", "(", "EltBits", ")", ":", "APInt", "::", "getSignBit", "(", "EltBits", ")", ";", "Constant", "*", "C", "=", "ConstantInt", "::", "get", "(", "*", "Context", ",", "MaskElt", ")", ";", "C", "=", "ConstantVector", "::", "getSplat", "(", "NumElts", ",", "C", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "SDValue", "CPIdx", "=", "DAG", ".", "getConstantPool", "(", "C", ",", "TLI", ".", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "unsigned", "Alignment", "=", "cast", "<", "ConstantPoolSDNode", ">", "(", "CPIdx", ")", "->", "getAlignment", "(", ")", ";", "SDValue", "Mask", "=", "DAG", ".", "getLoad", "(", "LogicVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPIdx", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "Alignment", ")", ";", "SDValue", "Op0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "bool", "IsFNABS", "=", "!", "IsFABS", "&&", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "unsigned", "LogicOp", "=", "IsFABS", "?", "<STR_LIT>", ":", "IsFNABS", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "Operand", "=", "IsFNABS", "?", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ":", "Op0", ";", "if", "(", "VT", ".", "isVector", "(", ")", "||", "IsF128", ")", "return", "DAG", ".", "getNode", "(", "LogicOp", ",", "dl", ",", "LogicVT", ",", "Operand", ",", "Mask", ")", ";", "Operand", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "LogicVT", ",", "Operand", ")", ";", "SDValue", "LogicNode", "=", "DAG", ".", "getNode", "(", "LogicOp", ",", "dl", ",", "LogicVT", ",", "Operand", ",", "Mask", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "LogicNode", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)3", "Func": "LowerFABSorFNEG", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4452, "Length": 266, "Cover_Rate": 0.52465483234714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DataSection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getDataRel", "(", ")", ")", ";", "BSSSection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getBSS", "(", ")", ")", ";", "ReadOnlySection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getReadOnly", "(", ")", ")", ";", "StaticCtorSection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "StaticDtorSection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "LSDASection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";"], "ground_truth": ["EHFrameSection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";"], "File": "NVPTXTargetObjectFile1", "Func": "Initialize", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4453, "Length": 112, "Cover_Rate": 0.358974358974359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "gpc_reg_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "mode", ")", "||", "gpc_reg_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "mode", ")", ")", ";"], "ground_truth": ["}"], "File": "rs6000", "Func": "rs6000_move_128bit_ok_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4454, "Length": 24, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "unique_ptr", "<", "MCObjectTargetWriter", ">", "<ISA_LIT>AsmBackend", "::", "createObjectTargetWriter", "(", ")", "const", "{"], "ground_truth": ["return", "create<ISA_LIT>ELFObjectWriter", "(", "TheTriple", ")", ";"], "File": "Cpu0AsmBackend3", "Func": "createObjectTargetWriter", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4455, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCRegisterInfo", "*", "X", "=", "new", "MCRegisterInfo", "(", ")", ";", "Init<ISA_LIT>MCRegisterInfo", "(", "X", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "X", ";"], "File": "XNCMMCTargetDesc", "Func": "createXNCMMCRegisterInfo", "Target": "XNCM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4456, "Length": 19, "Cover_Rate": 0.6129032258064516, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "loongarch_va_start", "(", "tree", "valist", ",", "rtx", "nextarg", ")", "{", "nextarg", "=", "plus_constant", "(", "Pmode", ",", "nextarg", ",", "-", "cfun", "->", "machine", "->", "varargs_size", ")", ";"], "ground_truth": ["std_expand_builtin_va_start", "(", "valist", ",", "nextarg", ")", ";"], "File": "loongarch", "Func": "loongarch_va_start", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4457, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isDef", "(", ")", ")", "{", "Register", "R", "=", "MO", ".", "getReg", "(", ")", ";", "assert", "(", "MO", ".", "getSubReg", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "R", ".", "isVirtual", "(", ")", ")", "RO", ".", "insert", "(", "std", "::", "make_pair", "(", "R", ",", "Index", "++", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "HexagonGenInsert10", "Func": "buildOrderingMF", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4458, "Length": 76, "Cover_Rate": 0.5801526717557252, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "||", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "TII", ".", "loadRegFromStackSlot", "(", "MBB", ",", "MI", ",", "Reg", ",", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";", "}"], "ground_truth": ["unsigned", "Opc", "=", "STI", ".", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "X86FrameLowering122", "Func": "restoreCalleeSavedRegisters", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4459, "Length": 114, "Cover_Rate": 0.34545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LoadChains", ".", "push_back", "(", "Load", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "BasePtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "BasePtr", ".", "getValueType", "(", ")", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "Stride", ",", "dl", ",", "BasePtr", ".", "getValueType", "(", ")", ")", ")", ";", "}", "SDValue", "TF", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LoadChains", ")", ";", "SDValue", "Value", "=", "DAG", ".", "getBuildVector", "(", "Op", ".", "getValueType", "(", ")", ",", "dl", ",", "Vals", ")", ";", "if", "(", "LN", "->", "isIndexed", "(", ")", ")", "{", "SDValue", "RetOps", "[", "]", "=", "{", "Value", ",", "Vals", "[", "<NUM_LIT>", "]", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "TF", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "RetOps", ",", "dl", ")", ";", "}", "SDValue", "RetOps", "[", "]", "=", "{", "Value", ",", "TF", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "RetOps", ",", "dl", ")", ";", "}", "assert", "(", "Op", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "LN", "->", "isUnindexed", "(", ")", "&&", "<STR_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "VectElmts", ",", "VectElmtChains", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "SDValue", "Idx", "=", "DAG", ".", "getConstant", "(", "i", ",", "dl", ",", "BasePtr", ".", "getValueType", "(", ")", ")", ";"], "ground_truth": ["Idx", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "BasePtr", ".", "getValueType", "(", ")", ",", "BasePtr", ",", "Idx", ")", ";"], "File": "PPCISelLowering111", "Func": "LowerVectorLoad", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4460, "Length": 232, "Cover_Rate": 0.3118279569892473, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "Options", ".", "AllowFPOpFusion", "==", "FPOpFusion", "::", "Fast", "||", "Options", ".", "UnsafeFPMath", "||", "(", "N0", "->", "getFlags", "(", ")", ".", "hasAllowContract", "(", ")", "&&", "N1", "->", "getFlags", "(", ")", ".", "hasAllowContract", "(", ")", ")", ")", "&&", "isFMAFasterThanFMulAndFAdd", "(", "VT", ")", ")", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SIISelLowering103", "Func": "getFusedOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4461, "Length": 48, "Cover_Rate": 0.3096774193548387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "I", ",", "dl", ",", "Mtc1Tdd", ",", "TRI", ".", "getSubReg", "(", "DstReg", ",", "<STR_LIT>", ")", ")", ".", "addReg", "(", "LoReg", ")", ";", "if", "(", "FP64", ")", "{"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "dl", ",", "get", "(", "<STR_LIT>", ")", ",", "TRI", ".", "getSubReg", "(", "DstReg", ",", "<STR_LIT>", ")", ")", ".", "addReg", "(", "HiReg", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Implicit", ")", ";"], "File": "MipsSEInstrInfo15", "Func": "expandBuildPairF64", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4462, "Length": 67, "Cover_Rate": 0.3471502590673575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "machine_mode", "cmpmode", ";", "rtx", "tmp", ",", "flags", ";", "cmpmode", "=", "SELECT_CC_MODE", "(", "code", ",", "op0", ",", "op1", ")", ";", "flags", "=", "gen_rtx_REG", "(", "cmpmode", ",", "FLAGS_REG", ")", ";", "tmp", "=", "gen_rtx_COMPARE", "(", "cmpmode", ",", "op0", ",", "op1", ")", ";"], "ground_truth": ["emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "flags", ",", "tmp", ")", ")", ";"], "File": "i3864", "Func": "ix86_expand_int_compare", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4463, "Length": 51, "Cover_Rate": 0.6455696202531646, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "PI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "!=", "<STR_LIT>", "&&", "!", "PI", "->", "getDesc", "(", ")", ".", "isTerminator", "(", ")", ")", "break", ";", "--", "MBBI", ";", "}", "DL", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "{", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "}", "else", "{", "if", "(", "NumBytes", ")", "{"], "ground_truth": ["MachineInstr", "*", "MI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "NumBytes", ")", ";"], "File": "MSP430RegisterInfo11", "Func": "emitEpilogue", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4464, "Length": 96, "Cover_Rate": 0.30670926517571884, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addUse", "(", "Gep", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}", "}", "}", ";"], "File": "AArch64InstructionSelector1", "Func": "selectAddrModeRegisterOffset", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4465, "Length": 56, "Cover_Rate": 0.32748538011695905, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsStackReg", "(", "Op", ".", "getMemBaseReg", "(", ")", ")", ")", "Displacement", "-=", "OrigSPOffset", ";", "if", "(", "IsStackReg", "(", "Op", ".", "getMemIndexReg", "(", ")", ")", ")", "Displacement", "-=", "OrigSPOffset", "*", "Op", ".", "getMemScale", "(", ")", ";", "assert", "(", "Displacement", ">=", "<NUM_LIT>", ")", ";", "if", "(", "Displacement", "==", "<NUM_LIT>", ")", "{", "EmitLEA", "(", "Op", ",", "Size", ",", "Reg", ",", "Out", ")", ";", "return", ";", "}"], "ground_truth": ["int64_t", "Residue", ";"], "File": "X86AsmInstrumentation1", "Func": "ComputeMemOperandAddress", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4466, "Length": 67, "Cover_Rate": 0.32057416267942584, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cvtsi64_si64x", "(", "__m64", "__i", ")", "{", "return", "(", "long", "long", ")", "__i", ";"], "ground_truth": ["}"], "File": "mmintrin", "Func": "_mm_cvtsi64_si64x", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4467, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "if", "(", "Subtarget", "->", "hasFPARMv8", "(", ")", "&&", "!", "IsMemset", "&&", "Size", ">=", "<NUM_LIT>", "&&", "!", "F", "->", "hasFnAttribute", "(", "Attribute", "::", "NoImplicitFloat", ")", "&&", "(", "memOpAlign", "(", "SrcAlign", ",", "DstAlign", ",", "<NUM_LIT>", ")", "||", "(", "allowsMisalignedMemoryAccesses", "(", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "&", "Fast", ")", "&&", "Fast", ")", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "Size", ">=", "<NUM_LIT>", "&&", "(", "memOpAlign", "(", "SrcAlign", ",", "DstAlign", ",", "<NUM_LIT>", ")", "||", "(", "allowsMisalignedMemoryAccesses", "(", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "&", "Fast", ")", "&&", "Fast", ")", ")", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "Size", ">=", "<NUM_LIT>", "&&", "(", "memOpAlign", "(", "SrcAlign", ",", "DstAlign", ",", "<NUM_LIT>", ")", "||", "(", "allowsMisalignedMemoryAccesses", "(", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "&", "Fast", ")", "&&", "Fast", ")", ")", ")", "return", "<STR_LIT>", ";"], "File": "AArch64ISelLowering (2)", "Func": "getOptimalMemOpType", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4468, "Length": 138, "Cover_Rate": 0.7340425531914894, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Ok", "=", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Ok", "=", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Ok", "=", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Ok", "=", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Ok", "=", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "STI", ".", "getTargetTriple", "(", ")", ".", "isArch64Bit", "(", ")", ")", "Ok", "=", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ";", "else", "Ok", "=", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ";"], "ground_truth": ["break", ";"], "File": "RISCVInstrInfo (2)", "Func": "verifyInstruction", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4469, "Length": 110, "Cover_Rate": 0.3313253012048193, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "assert", "(", "(", "predRegClass", "==", "&", "<STR_LIT>", ")", "&&", "(", "<STR_LIT>", ")", ")", ";", "if", "(", "(", "predRegNumDst", "!=", "predRegNumSrc", ")", "||", "QII", "->", "isDotNewInst", "(", "PacketMI", ")", "!=", "QII", "->", "isDotNewInst", "(", "MI", ")", "||", "getPredicateSense", "(", "MI", ",", "QII", ")", "!=", "getPredicateSense", "(", "PacketMI", ",", "QII", ")", ")", "{", "return", "false", ";", "}", "}", "std", "::", "vector", "<", "MachineInstr", "*", ">", "::", "iterator", "VI", ";", "std", "::", "vector", "<", "MachineInstr", "*", ">", "::", "iterator", "VE", ";", "unsigned", "StartCheck", "=", "<NUM_LIT>", ";", "for", "(", "VI", "=", "CurrentPacketMIs", ".", "begin", "(", ")", ",", "VE", "=", "CurrentPacketMIs", ".", "end", "(", ")", ";", "(", "VI", "!=", "VE", ")", ";", "++", "VI", ")", "{", "SUnit", "*", "TempSU", "=", "MIToSUnit", ".", "find", "(", "*", "VI", ")", "->", "second", ";", "MachineInstr", "*", "TempMI", "=", "TempSU", "->", "getInstr", "(", ")", ";", "if", "(", "TempMI", "!=", "PacketMI", "&&", "!", "StartCheck", ")", "continue", ";", "StartCheck", "=", "<NUM_LIT>", ";", "if", "(", "TempMI", "==", "PacketMI", ")", "continue", ";", "for", "(", "unsigned", "opNum", "=", "<NUM_LIT>", ";", "opNum", "<", "MI", "->", "getNumOperands", "(", ")", ";", "opNum", "++", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "opNum", ")", ".", "isReg", "(", ")", "&&", "TempSU", "->", "getInstr", "(", ")", "->", "modifiesRegister", "(", "MI", "->", "getOperand", "(", "opNum", ")", ".", "getReg", "(", ")", ",", "QRI", ")", ")", "return", "false", ";", "}", "}", "if", "(", "!", "QII", "->", "isPostIncrement", "(", "MI", ")", "&&", "GetStoreValueOperand", "(", "MI", ")", ".", "isReg", "(", ")", "&&", "GetStoreValueOperand", "(", "MI", ")", ".", "getReg", "(", ")", "==", "DepReg", ")", "{", "for", "(", "unsigned", "opNum", "=", "<NUM_LIT>", ";", "opNum", "<", "MI", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "opNum", "++", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "opNum", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "opNum", ")", ".", "getReg", "(", ")", "==", "DepReg", ")", "{", "return", "false", ";", "}", "}"], "ground_truth": ["for", "(", "unsigned", "opNum", "=", "<NUM_LIT>", ";", "opNum", "<", "PacketMI", "->", "getNumOperands", "(", ")", ";", "opNum", "++", ")", "{"], "File": "HexagonVLIWPacketizer18", "Func": "CanPromoteToNewValueStore", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4470, "Length": 321, "Cover_Rate": 0.36067415730337077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Register", "+", "<NUM_LIT>", ")", ")", ";", "unsigned", "Offset", "=", "(", "Insn", "&", "<NUM_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Offset", ")", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "OR1KDisassembler", "Func": "DecodeMemoryValue", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4471, "Length": 46, "Cover_Rate": 0.5897435897435898, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vst1q_lane_p16", "(", "poly16_t", "*", "__a", ",", "poly16x8_t", "__b", ",", "const", "int", "__c", ")", "{"], "ground_truth": ["__builtin_neon_vst1_lanev8hi", "(", "(", "__builtin_neon_hi", "*", ")", "__a", ",", "(", "int16x8_t", ")", "__b", ",", "__c", ")", ";"], "File": "arm", "Func": "neon_vst1q_lane_p16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4472, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "insns", "=", "get_insns", "(", ")", ";", "for", "(", "insn", "=", "NEXT_INSN", "(", "insns", ")", ";", "insn", "!=", "NULL_RTX", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "{", "if", "(", "INSN_P", "(", "insn", ")", ")", "{", "rtx", "i", ";", "i", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "i", ")", "==", "SET", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "SET_SRC", "(", "i", ")", ")", ";", "if", "(", "SPE_VECTOR_MODE", "(", "mode", ")", ")", "return", "true", ";", "if", "(", "TARGET_E500_DOUBLE", "&&", "(", "mode", "==", "DFmode", "||", "FLOAT128_2REG_P", "(", "mode", ")", ")", ")", "return", "true", ";", "}", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "rs60005", "Func": "spe_func_has_64bit_regs_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4473, "Length": 100, "Cover_Rate": 0.7575757575757576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Base", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Base", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Reg", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Base", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Offset", ")", ")", ";"], "File": "MipsDisassembler27", "Func": "DecodeFMem3", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4474, "Length": 47, "Cover_Rate": 0.376, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isUnalignedLoadStore", "(", "unsigned", "Opc", ")", "{", "return", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "MipsAsmPrinter8", "Func": "isUnalignedLoadStore", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4475, "Length": 50, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "target_mcu", "==", "cached_match", ")", "return", "cached_result", ";", "cached_match", "=", "target_mcu", ";", "msp430_extract_mcu_data", "(", "target_mcu", ")", ";"], "ground_truth": ["if", "(", "extracted_mcu_data", ".", "name", "!=", "NULL", ")", "return", "cached_result", "=", "extracted_mcu_data", ".", "hwmpy", "!=", "<NUM_LIT>", ";"], "File": "msp430", "Func": "msp430_has_hwmult", "Target": "msp430", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4476, "Length": 35, "Cover_Rate": 0.4069767441860465, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NodeAddr", "<", "DefNode", "*", ">", "PDA", "=", "Rel", ".", "front", "(", ")", ";", "RegisterRef", "RR", "=", "PDA", ".", "Addr", "->", "getRegRef", "(", "*", "this", ")", ";", "DefM", "[", "RR", ".", "Reg", "]", ".", "push", "(", "DA", ")", ";", "Defined", ".", "insert", "(", "RR", ".", "Reg", ")", ";", "for", "(", "RegisterId", "A", ":", "PRI", ".", "getAliasSet", "(", "RR", ".", "Reg", ")", ")", "{", "assert", "(", "A", "!=", "RR", ".", "Reg", ")", ";", "if", "(", "!", "Defined", ".", "count", "(", "A", ")", ")", "DefM", "[", "A", "]", ".", "push", "(", "DA", ")", ";", "}", "for", "(", "NodeAddr", "<", "NodeBase", "*", ">", "T", ":", "Rel", ")", "Visited", ".", "insert", "(", "T", ".", "Id", ")", ";"], "ground_truth": ["}"], "File": "RDFGraph11", "Func": "pushClobbers", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4477, "Length": 113, "Cover_Rate": 0.5485436893203883, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "Token", ":", "OS", "<<", "<STR_LIT>", "<<", "getToken", "(", ")", "<<", "<STR_LIT>", ";"], "ground_truth": ["break", ";"], "File": "AGCAsmParser", "Func": "print", "Target": "AGC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4478, "Length": 15, "Cover_Rate": 0.3409090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>MCCodeEmitter", "::", "get<ISA_LIT>RegEncoding", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNum", ")", "const", "{", "return", "Ctx", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MI", ".", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "X86MCCodeEmitter2", "Func": "getX86RegEncoding", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4479, "Length": 37, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PassConfig", "::", "addPreISel", "(", ")", ";", "addPass", "(", "create<ISA_LIT>LateCodeGenPreparePass", "(", ")", ")", ";", "if", "(", "EnableAtomicOptimizations", ")", "{", "addPass", "(", "create<ISA_LIT>AtomicOptimizerPass", "(", ")", ")", ";", "}", "addPass", "(", "createSinkingPass", "(", ")", ")", ";", "addPass", "(", "&", "<ISA_LIT>UnifyDivergentExitNodesID", ")", ";", "if", "(", "!", "LateCFGStructurize", ")", "{", "if", "(", "EnableStructurizerWorkarounds", ")", "{", "addPass", "(", "createFixIrreduciblePass", "(", ")", ")", ";", "addPass", "(", "createUnifyLoopExitsPass", "(", ")", ")", ";", "}", "addPass", "(", "createStructurizeCFGPass", "(", "false", ")", ")", ";", "}", "addPass", "(", "create<ISA_LIT>AnnotateUniformValues", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "LateCFGStructurize", ")", "{"], "File": "AMDGPUTargetMachine74", "Func": "addPreISel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4480, "Length": 87, "Cover_Rate": 0.7699115044247787, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "size_t", "THMToTHMStub", "::", "size", "(", ")", "const", "{", "return", "m_Size", ";"], "ground_truth": ["}"], "File": "THMToTHMStub", "Func": "size", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4481, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "VectorComponents", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", "||", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "&&", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", "||", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", ")", "{", "VectorComponents", "=", "<NUM_LIT>", ";", "}", "if", "(", "VectorComponents", ">", "<NUM_LIT>", ")", "{", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "VectorComponents", ";", "I", "++", ")", "{", "unsigned", "SubRegIndex", "=", "<ISA_LIT>RegisterInfo", "::", "getSubRegFromChannel", "(", "I", ")", ";", "buildDefaultInstruction", "(", "MBB", ",", "MI", ",", "<STR_LIT>", ",", "RI", ".", "getSubReg", "(", "DestReg", ",", "SubRegIndex", ")", ",", "RI", ".", "getSubReg", "(", "SrcReg", ",", "SubRegIndex", ")", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Define", "|", "RegState", "::", "Implicit", ")", ";", "}", "}", "else", "{", "MachineInstr", "*", "NewMI", "=", "buildDefaultInstruction", "(", "MBB", ",", "MI", ",", "<STR_LIT>", ",", "DestReg", ",", "SrcReg", ")", ";"], "ground_truth": ["NewMI", "->", "getOperand", "(", "getOperandIdx", "(", "*", "NewMI", ",", "<STR_LIT>", "::", "src0", ")", ")", ".", "setIsKill", "(", "KillSrc", ")", ";"], "File": "R600InstrInfo (2)1", "Func": "copyPhysReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4482, "Length": 159, "Cover_Rate": 0.6284584980237155, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getMemOpcode", "(", ")", "const", "{", "unsigned", "Opcode", "=", "I", "->", "first", ";", "const", "<ISA_LIT>InstrFMA3Group", "*", "Group", "=", "I", "->", "second", ";", "return", "Group", "->", "getMemOpcode", "(", "Opcode", ")", ";"], "ground_truth": ["}"], "File": "X86InstrFMA3Info", "Func": "getMemOpcode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4483, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_cmpsh_mask_round", "(", "__A", ",", "__B", ",", "_CMP_LE_OS", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm_comile_sh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4484, "Length": 19, "Cover_Rate": 0.4634146341463415, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InstructionCost", "<ISA_LIT>TTIImpl", "::", "getShuffleCost", "(", "TTI", "::", "ShuffleKind", "Kind", ",", "Type", "*", "Tp", ",", "ArrayRef", "<", "int", ">", "Mask", ",", "int", "Index", ",", "Type", "*", "SubTp", ")", "{", "std", "::", "pair", "<", "InstructionCost", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Tp", ")", ";", "return", "vectorCostAdjustment", "(", "LT", ".", "first", ",", "Instruction", "::", "ShuffleVector", ",", "Tp", ",", "nullptr", ")", ";"], "ground_truth": ["}"], "File": "PPCTargetTransformInfo1", "Func": "getShuffleCost", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4485, "Length": 64, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "reportParseError", "(", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "<ISA_LIT>Operand", "&", "RegOpnd", "=", "static_cast", "<", "<ISA_LIT>Operand", "&", ">", "(", "*", "Reg", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "!", "RegOpnd", ".", "isGPRAsmReg", "(", ")", ")", "{", "reportParseError", "(", "RegOpnd", ".", "getStartLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "MipsAsmParser1", "Func": "parseDirectiveCPLoad", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4486, "Length": 51, "Cover_Rate": 0.4112903225806452, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "shouldConvertUse", "(", "Val", ",", "User", ",", "Use", ".", "getOperandNo", "(", ")", ")", ")", "continue", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Use", ".", "getOperandNo", "(", ")", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "User", "->", "print", "(", "dbgs", "(", ")", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "'\\n'", ")", ";", "Instruction", "*", "InsertionPoint", "=", "findInsertionPoint", "(", "Use", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "InsertionPoint", "->", "print", "(", "dbgs", "(", ")", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "'\\n'", ")", ";", "InsertionPoints", "&", "InsertPts", "=", "InsPtsPerFunc", "[", "InsertionPoint", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "]", ";", "if", "(", "isDominated", "(", "InsertionPoint", ",", "Use", ",", "InsertPts", ")", ")", "continue", ";", "if", "(", "tryAndMerge", "(", "InsertionPoint", ",", "Use", ",", "InsertPts", ")", ")", "continue", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "InsertPts", "[", "InsertionPoint", "]", ".", "push_back", "(", "&", "Use", ")", ";"], "ground_truth": ["}"], "File": "AArch64PromoteConstant (2)", "Func": "computeInsertionPoints", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4487, "Length": 159, "Cover_Rate": 0.726027397260274, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ELF<ISA_LIT>_64AsmBackend", "(", "const", "Target", "&", "T", ",", "uint8_t", "OSABI", ")", ":", "ELF<ISA_LIT>AsmBackend", "(", "T", ",", "OSABI", ")", "{"], "ground_truth": ["}"], "File": "X86AsmBackend59", "Func": "ELFX86_64AsmBackend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4488, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "ScratchReg", "=", "MI", ".", "getOperand", "(", "Opers", ".", "getNextScratchIdx", "(", ")", ")", ".", "getReg", "(", ")", ";", "EncodedBytes", "=", "<NUM_LIT>", ";", "EmitToStreamer", "(", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "ScratchReg", ")", ".", "addImm", "(", "(", "CallTarget", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "EmitToStreamer", "(", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "ScratchReg", ")", ".", "addReg", "(", "ScratchReg", ")", ".", "addImm", "(", "(", "CallTarget", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "EmitToStreamer", "(", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "ScratchReg", ")", ".", "addReg", "(", "ScratchReg", ")", ".", "addImm", "(", "CallTarget", "&", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "EmitToStreamer", "(", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "ScratchReg", ")", ")", ";", "}", "unsigned", "NumBytes", "=", "Opers", ".", "getNumPatchBytes", "(", ")", ";", "assert", "(", "NumBytes", ">=", "EncodedBytes", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["assert", "(", "(", "NumBytes", "-", "EncodedBytes", ")", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "AArch64AsmPrinter1", "Func": "LowerPATCHPOINT", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4489, "Length": 170, "Cover_Rate": 0.5483870967741935, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetAsmStreamer", "::", "emitDirectiveSet<ISA_LIT>0", "(", ")", "{", "OS", "<<", "<STR_LIT>", ";"], "ground_truth": ["<ISA_LIT>TargetStreamer", "::", "emitDirectiveSet<ISA_LIT>0", "(", ")", ";"], "File": "MipsTargetStreamer (2)1", "Func": "emitDirectiveSetMips0", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4490, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Subtarget", ".", "hasSSE2", "(", ")", "&&", "VT", ".", "is128BitVector", "(", ")", ")", "{", "Vec", "=", "DAG", ".", "getConstantFP", "(", "+", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", "{", "assert", "(", "(", "Subtarget", ".", "hasBWI", "(", ")", "||", "VT", ".", "getVectorNumElements", "(", ")", "<=", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "Subtarget", ".", "hasVLX", "(", ")", "||", "VT", ".", "getVectorNumElements", "(", ")", ">=", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "Vec", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "X86ISelLowering (3)", "Func": "getZeroVector", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4491, "Length": 101, "Cover_Rate": 0.48095238095238096, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmParser", "(", "const", "MCSubtargetInfo", "&", "STI", ",", "MCAsmParser", "&", "Parser", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCTargetOptions", "&", "Options", ")", ":", "MCTargetAsmParser", "(", "Options", ",", "STI", ",", "MII", ")", ",", "UC", "(", "Parser", ")", "{", "MCAsmParserExtension", "::", "Initialize", "(", "Parser", ")", ";"], "ground_truth": ["MRI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "ARMAsmParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4492, "Length": 53, "Cover_Rate": 0.5888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Chain", "=", "CWD", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "SDValue", "CWD1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "CWD", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "CWD2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "CWD", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "RetVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "CWD1", ",", "CWD2", ")", ";", "RetVal", "=", "DAG", ".", "getNode", "(", "(", "VT", ".", "getSizeInBits", "(", ")", "<", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "dl", ",", "VT", ",", "RetVal", ")", ";"], "ground_truth": ["return", "DAG", ".", "getMergeValues", "(", "{", "RetVal", ",", "Chain", "}", ",", "dl", ")", ";"], "File": "PPCISelLowering109", "Func": "LowerFLT_ROUNDS_", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4493, "Length": 167, "Cover_Rate": 0.35456475583864117, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vld4_dup_p8", "(", "const", "poly8_t", "*", "__a", ")", "{", "union", "{", "poly8x8x4_t", "__i", ";", "__builtin_neon_oi", "__o", ";", "}", "__rv", ";"], "ground_truth": ["__rv", ".", "__o", "=", "__builtin_neon_vld4_dupv8qi", "(", "(", "const", "__builtin_neon_qi", "*", ")", "__a", ")", ";"], "File": "arm", "Func": "neon_vld4_dup_p8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4494, "Length": 33, "Cover_Rate": 0.8461538461538461, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_s16_s64", "(", "int64x1_t", "__a", ")", "{", "return", "(", "int16x4_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vreinterpret_s16_s64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4495, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>MCCodeEmitter", "::", "getRpt2ImmOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "Op", ")", ";", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "int64_t", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "assert", "(", "(", "Imm", ">=", "<NUM_LIT>", "&&", "Imm", "<=", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "return", "Imm", "-", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "MSP430MCCodeEmitter6", "Func": "getRpt2ImmOpValue", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4496, "Length": 80, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "&", "Ty", "!=", "&", "Returns", "[", "<NUM_LIT>", "]", ")", "OS", "<<", "<STR_LIT>", ";", "OS", "<<", "<STR_LIT>", "(", "Ty", ")", ";", "}"], "ground_truth": ["}"], "File": "WebAssemblyTargetStreamer", "Func": "emitReturnList", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4497, "Length": 24, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "PredReg", ";", "NumInstrsSteppedOver", "=", "<NUM_LIT>", ";", "while", "(", "Iter", "!=", "EndIter", ")", "{", "if", "(", "Iter", "->", "isDebugInstr", "(", ")", ")", "{", "++", "Iter", ";", "continue", ";", "}", "NextPred", "=", "getVPTInstrPredicate", "(", "*", "Iter", ",", "PredReg", ")", ";", "assert", "(", "NextPred", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "NextPred", "==", "<STR_LIT>", "||", "MaxSteps", "==", "<NUM_LIT>", ")", "break", ";"], "ground_truth": ["--", "MaxSteps", ";"], "File": "MVEVPTBlockPass (2)", "Func": "StepOverPredicatedInstrs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4498, "Length": 63, "Cover_Rate": 0.504, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printAddrMode5Operand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ";", "if", "(", "!", "MO1", ".", "isReg", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "OpNum", ",", "STI", ",", "O", ")", ";", "return", ";", "}", "O", "<<", "markup", "(", "<STR_LIT>", ")", "<<", "<STR_LIT>", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "unsigned", "ImmOffs", "=", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "<STR_LIT>", "Op", "=", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "if", "(", "AlwaysPrintImm0", "||", "ImmOffs", "||", "Op", "==", "<STR_LIT>", ")", "{", "O", "<<", "<STR_LIT>", "<<", "markup", "(", "<STR_LIT>", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "(", "Op", ")", "<<", "ImmOffs", "*", "<NUM_LIT>", "<<", "markup", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter1", "Func": "printAddrMode5Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4499, "Length": 154, "Cover_Rate": 0.8850574712643678, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "rx_function_value", "(", "const_tree", "ret_type", ",", "const_tree", "fn_decl_or_type", "ATTRIBUTE_UNUSED", ",", "bool", "outgoing", "ATTRIBUTE_UNUSED", ")", "{", "machine_mode", "mode", "=", "TYPE_MODE", "(", "ret_type", ")", ";"], "ground_truth": ["if", "(", "GET_MODE_SIZE", "(", "mode", ")", ">", "<NUM_LIT>", "&&", "GET_MODE_SIZE", "(", "mode", ")", "<", "<NUM_LIT>", "&&", "!", "COMPLEX_MODE_P", "(", "mode", ")", "&&", "!", "VECTOR_TYPE_P", "(", "ret_type", ")", "&&", "!", "VECTOR_MODE_P", "(", "mode", ")", ")", "return", "gen_rtx_REG", "(", "SImode", ",", "FUNC_RETURN_REGNUM", ")", ";"], "File": "rx", "Func": "rx_function_value", "Target": "rx", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4500, "Length": 66, "Cover_Rate": 0.88, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vdot_u32", "(", "uint32x2_t", "__r", ",", "uint8x8_t", "__a", ",", "uint8x8_t", "__b", ")", "{"], "ground_truth": ["return", "__builtin_neon_udotv8qi_uuuu", "(", "__r", ",", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon_vdot_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4501, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_insn", "(", "gen_rtx_SET", "(", "target", ",", "x", ")", ")", ";", "return", "true", ";", "}", "return", "false", ";", "case", "E_V8QImode", ":", "case", "E_V4QImode", ":", "if", "(", "!", "mmx_ok", ")", "return", "false", ";", "goto", "widen", ";", "case", "E_V8HImode", ":", "case", "E_V8HFmode", ":", "case", "E_V8BFmode", ":", "if", "(", "TARGET_AVX2", ")", "return", "ix86_vector_duplicate_value", "(", "mode", ",", "target", ",", "val", ")", ";", "if", "(", "TARGET_SSE2", ")", "{", "struct", "expand_vec_perm_d", "dperm", ";", "rtx", "tmp1", ",", "tmp2", ";", "permute", ":", "memset", "(", "&", "dperm", ",", "<NUM_LIT>", ",", "sizeof", "(", "dperm", ")", ")", ";", "dperm", ".", "target", "=", "target", ";", "dperm", ".", "vmode", "=", "mode", ";", "dperm", ".", "nelt", "=", "GET_MODE_NUNITS", "(", "mode", ")", ";", "dperm", ".", "op0", "=", "dperm", ".", "op1", "=", "gen_reg_rtx", "(", "mode", ")", ";", "dperm", ".", "one_operand_p", "=", "true", ";", "if", "(", "mode", "==", "V8HFmode", "||", "mode", "==", "V8BFmode", ")", "{", "tmp1", "=", "force_reg", "(", "GET_MODE_INNER", "(", "mode", ")", ",", "val", ")", ";", "tmp2", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_insn", "(", "maybe_gen_vec_set_0", "(", "mode", ",", "tmp2", ",", "CONST0_RTX", "(", "mode", ")", ",", "tmp1", ")", ")", ";", "tmp1", "=", "gen_lowpart", "(", "mode", ",", "tmp2", ")", ";", "}", "else", "{", "tmp1", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "emit_move_insn", "(", "tmp1", ",", "gen_lowpart", "(", "SImode", ",", "val", ")", ")", ";", "tmp2", "=", "gen_reg_rtx", "(", "V4SImode", ")", ";", "emit_insn", "(", "gen_vec_setv4si_0", "(", "tmp2", ",", "CONST0_RTX", "(", "V4SImode", ")", ",", "tmp1", ")", ")", ";", "tmp1", "=", "gen_lowpart", "(", "mode", ",", "tmp2", ")", ";", "}", "emit_move_insn", "(", "dperm", ".", "op0", ",", "tmp1", ")", ";", "ok", "=", "(", "expand_vec_perm_1", "(", "&", "dperm", ")", "||", "expand_vec_perm_broadcast_1", "(", "&", "dperm", ")", ")", ";", "gcc_assert", "(", "ok", ")", ";", "return", "ok", ";", "}", "goto", "widen", ";", "case", "E_V16QImode", ":", "if", "(", "TARGET_AVX2", ")", "return", "ix86_vector_duplicate_value", "(", "mode", ",", "target", ",", "val", ")", ";", "if", "(", "TARGET_SSE2", ")", "goto", "permute", ";", "goto", "widen", ";", "widen", ":", "{", "machine_mode", "smode", ",", "wsmode", ",", "wvmode", ";", "rtx", "x", ";", "smode", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "wvmode", "=", "get_mode_wider_vector", "(", "mode", ")", ";", "wsmode", "=", "GET_MODE_INNER", "(", "wvmode", ")", ";", "val", "=", "convert_modes", "(", "wsmode", ",", "smode", ",", "val", ",", "true", ")", ";", "if", "(", "smode", "==", "QImode", "&&", "!", "TARGET_PARTIAL_REG_STALL", ")", "emit_insn", "(", "gen_insv_1", "(", "wsmode", ",", "val", ",", "val", ")", ")", ";", "else", "{", "x", "=", "expand_simple_binop", "(", "wsmode", ",", "ASHIFT", ",", "val", ",", "GEN_INT", "(", "GET_MODE_BITSIZE", "(", "smode", ")", ")", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ";", "val", "=", "expand_simple_binop", "(", "wsmode", ",", "IOR", ",", "val", ",", "x", ",", "x", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ";", "}", "x", "=", "gen_reg_rtx", "(", "wvmode", ")", ";", "ok", "=", "ix86_expand_vector_init_duplicate", "(", "mmx_ok", ",", "wvmode", ",", "x", ",", "val", ")", ";", "gcc_assert", "(", "ok", ")", ";", "emit_move_insn", "(", "target", ",", "gen_lowpart", "(", "GET_MODE", "(", "target", ")", ",", "x", ")", ")", ";", "return", "ok", ";", "}", "case", "E_V16HImode", ":", "case", "E_V16HFmode", ":"], "ground_truth": ["case", "E_V16BFmode", ":"], "File": "i386-expand1", "Func": "ix86_expand_vector_init_duplicate", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4502, "Length": 468, "Cover_Rate": 0.5125958378970427, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "SrcReg", ",", "<STR_LIT>", ",", "MRI", ")", ")", "return", "false", ";", "if", "(", "Signed", "&&", "DstSize", "==", "<NUM_LIT>", "&&", "(", "SrcSize", "==", "<NUM_LIT>", "||", "SrcSize", "==", "<NUM_LIT>", ")", ")", "{", "const", "unsigned", "SextOpc", "=", "SrcSize", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "SextOpc", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "return", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "<STR_LIT>", ",", "MRI", ")", ";", "}", "const", "unsigned", "BFE64", "=", "Signed", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "const", "unsigned", "BFE32", "=", "Signed", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "DstSize", ">", "<NUM_LIT>", "&&", "SrcSize", "<=", "<NUM_LIT>", ")", "{", "unsigned", "ExtReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "unsigned", "UndefReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "UndefReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ExtReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "UndefReg", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "BFE64", ")", ",", "DstReg", ")", ".", "addReg", "(", "ExtReg", ")", ".", "addImm", "(", "SrcSize", "<<", "<NUM_LIT>", ")", ";", "return", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "<STR_LIT>", ",", "MRI", ")", ";", "}", "unsigned", "Mask", ";", "if", "(", "!", "Signed", "&&", "shouldUseAndMask", "(", "SrcSize", ",", "Mask", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "Mask", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "BFE32", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "SrcSize", "<<", "<NUM_LIT>", ")", ";", "}", "return", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "<STR_LIT>", ",", "MRI", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector3", "Func": "selectG_SZA_EXT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4503, "Length": 331, "Cover_Rate": 0.33434343434343433, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "X86FixupLEAs13", "Func": "getPassName", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4504, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmvn_s16", "(", "int16x4_t", "a", ")", "{"], "ground_truth": ["int16x4_t", "result", ";"], "File": "arm", "Func": "neon2_vmvn_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4505, "Length": 9, "Cover_Rate": 0.3103448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCCodeGenInfo", "*", "create<ISA_LIT>MCCodeGenInfo", "(", "const", "Triple", "&", "TT", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", "{"], "ground_truth": ["MCCodeGenInfo", "*", "X", "=", "new", "MCCodeGenInfo", "(", ")", ";"], "File": "MipsMCTargetDesc32", "Func": "createMipsMCCodeGenInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4506, "Length": 35, "Cover_Rate": 0.4430379746835443, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "pConfig", ".", "targets", "(", ")", ".", "triple", "(", ")", ".", "isOSWindows", "(", ")", ")", "{", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["return", "new", "<ISA_LIT>GNULDBackend", "(", "pConfig", ",", "new", "<ISA_LIT>GNUInfo", "(", "pConfig", ".", "targets", "(", ")", ".", "triple", "(", ")", ")", ")", ";"], "File": "ARMLDBackend", "Func": "createARMLDBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4507, "Length": 46, "Cover_Rate": 0.5609756097560976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "<ISA_LIT>TargetLowering", "::", "getOptimalMemOpType", "(", "const", "MemOp", "&", "Op", ",", "const", "AttributeList", "&", "FuncAttributes", ")", "const", "{", "if", "(", "(", "Op", ".", "isMemcpy", "(", ")", "||", "Op", ".", "isZeroMemset", "(", ")", ")", "&&", "Subtarget", "->", "hasNEON", "(", ")", "&&", "!", "FuncAttributes", ".", "hasFnAttribute", "(", "Attribute", "::", "NoImplicitFloat", ")", ")", "{", "bool", "Fast", ";", "if", "(", "Op", ".", "size", "(", ")", ">=", "<NUM_LIT>", "&&", "(", "Op", ".", "isAligned", "(", "Align", "(", "<NUM_LIT>", ")", ")", "||", "(", "allowsMisalignedMemoryAccesses", "(", "<STR_LIT>", ",", "<NUM_LIT>", ",", "Align", "(", "<NUM_LIT>", ")", ",", "MachineMemOperand", "::", "MONone", ",", "&", "Fast", ")", "&&", "Fast", ")", ")", ")", "{", "return", "<STR_LIT>", ";", "}", "else", "if", "(", "Op", ".", "size", "(", ")", ">=", "<NUM_LIT>", "&&", "(", "Op", ".", "isAligned", "(", "Align", "(", "<NUM_LIT>", ")", ")", "||", "(", "allowsMisalignedMemoryAccesses", "(", "<STR_LIT>", ",", "<NUM_LIT>", ",", "Align", "(", "<NUM_LIT>", ")", ",", "MachineMemOperand", "::", "MONone", ",", "&", "Fast", ")", "&&", "Fast", ")", ")", ")", "{", "return", "<STR_LIT>", ";", "}", "}", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "ARMISelLowering123", "Func": "getOptimalMemOpType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4508, "Length": 159, "Cover_Rate": 0.9408284023668639, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "bfloat16x4_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vreinterpret_bf16_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4509, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FastISel", "::", "fastLowerArguments", "(", ")", "{", "if", "(", "!", "FuncInfo", ".", "CanLowerReturn", ")", "return", "false", ";", "const", "Function", "*", "F", "=", "FuncInfo", ".", "Fn", ";", "if", "(", "F", "->", "isVarArg", "(", ")", ")", "return", "false", ";", "unsigned", "i", "=", "<NUM_LIT>", ";", "for", "(", "auto", "const", "&", "Arg", ":", "F", "->", "args", "(", ")", ")", "{", "const", "AttributeSet", "&", "Attrs", "=", "F", "->", "getAttributes", "(", ")", ";", "if", "(", "Attrs", ".", "hasAttribute", "(", "i", "+", "<NUM_LIT>", ",", "Attribute", "::", "ByVal", ")", "||", "Attrs", ".", "hasAttribute", "(", "i", "+", "<NUM_LIT>", ",", "Attribute", "::", "SwiftSelf", ")", "||", "Attrs", ".", "hasAttribute", "(", "i", "+", "<NUM_LIT>", ",", "Attribute", "::", "SwiftError", ")", "||", "Attrs", ".", "hasAttribute", "(", "i", "+", "<NUM_LIT>", ",", "Attribute", "::", "InAlloca", ")", "||", "Attrs", ".", "hasAttribute", "(", "i", "+", "<NUM_LIT>", ",", "Attribute", "::", "Nest", ")", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "Arg", ".", "getType", "(", ")", ";", "if", "(", "ArgTy", "->", "isStructTy", "(", ")", "||", "ArgTy", "->", "isArrayTy", "(", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "!", "Subtarget", "->", "hasSIMD128", "(", ")", "&&", "ArgTy", "->", "isVectorTy", "(", ")", ")", "return", "false", ";"], "File": "WebAssemblyFastISel17", "Func": "fastLowerArguments", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4510, "Length": 182, "Cover_Rate": 0.35477582846003897, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MIRBuilder", ".", "setInstr", "(", "MI", ")", ";", "auto", "FMFlags", "=", "getFastMathFlags", "(", "MI", ")", ";", "if", "(", "FMFlags", "!=", "FPFastMathMode", "::", "None", ")", "{", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "assert", "(", "MRI", ".", "hasOneUse", "(", "DstReg", ")", "&&", "<STR_LIT>", ")", ";", "Register", "NewReg", "=", "MRI", ".", "use_instr_begin", "(", "DstReg", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MIRBuilder", ".", "buildInstr", "(", "<STR_LIT>", ")", ".", "addUse", "(", "NewReg", ")", ".", "addImm", "(", "Decoration", "::", "FPFastMathMode", ")", ".", "addImm", "(", "FMFlags", ")", ";", "}", "}", "}"], "ground_truth": ["for", "(", "auto", "&", "MBB", ":", "MF", ")", "{"], "File": "SPIRVGenerateDecorations", "Func": "runOnMachineFunction", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4511, "Length": 105, "Cover_Rate": 0.36713286713286714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VecRegBitWidth", ">", "<NUM_LIT>", "&&", "VecTy", "->", "getScalarSizeInBits", "(", ")", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", "/", "LoadSize", ";"], "ground_truth": ["return", "VF", ";"], "File": "AMDGPUTargetTransformInfo15", "Func": "getLoadVectorFactor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4512, "Length": 22, "Cover_Rate": 0.44, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "__b", ";", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "__b", ";", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "__b", ";", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "__b", ";", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "__b", ";", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "__b", ";", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "__b", ";", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "__b", ";", "return", "(", "res", ".", "as_m64", ")", ";"], "ground_truth": ["}"], "File": "mmintrin4", "Func": "_mm_set1_pi8", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4513, "Length": 80, "Cover_Rate": 0.5970149253731343, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>RegisterInfo", "::", "getNumArgRegs", "(", "const", "MachineFunction", "*", "MF", ")", "{"], "ground_truth": ["return", "array_lengthof", "(", "<ISA_LIT>_ArgRegs", ")", ";"], "File": "XCoreRegisterInfo11", "Func": "getNumArgRegs", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4514, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "CallIsStructReturn", "(", "CallSDNode", "*", "TheCall", ")", "{"], "ground_truth": ["unsigned", "NumOps", "=", "TheCall", "->", "getNumArgs", "(", ")", ";"], "File": "X86ISelLowering160", "Func": "CallIsStructReturn", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4515, "Length": 18, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "{", "Register", "Tmp", "=", "createVReg", "(", "Builder", ",", "<STR_LIT>", ")", ";", "Builder", ".", "buildInstr", "(", "<STR_LIT>", ")", ".", "addDef", "(", "Tmp", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Builder", ".", "buildInstr", "(", "<STR_LIT>", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addUse", "(", "Tmp", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", ";", "}", "unsigned", "Opcode", ";", "switch", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["Opcode", "=", "<STR_LIT>", ";"], "File": "MOSInstrInfo", "Func": "expandLDIdx", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4516, "Length": 138, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "getIndex", "(", ")", ";", "unsigned", "FrameReg", ";", "int", "Offset", "=", "getFrameLowering", "(", "MF", ")", "->", "getFrameIndexReference", "(", "MF", ",", "FrameIndex", ",", "FrameReg", ")", "+", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", ")", "{"], "File": "RISCVRegisterInfo", "Func": "eliminateFrameIndex", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4517, "Length": 96, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MIb", ".", "mayLoadOrStore", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "MIa", ".", "hasUnmodeledSideEffects", "(", ")", "||", "MIb", ".", "hasUnmodeledSideEffects", "(", ")", "||", "MIa", ".", "hasOrderedMemoryRef", "(", ")", "||", "MIb", ".", "hasOrderedMemoryRef", "(", ")", ")", "return", "false", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "const", "MachineOperand", "*", "BaseOpA", "=", "nullptr", ",", "*", "BaseOpB", "=", "nullptr", ";", "int64_t", "OffsetA", "=", "<NUM_LIT>", ",", "OffsetB", "=", "<NUM_LIT>", ";", "unsigned", "int", "WidthA", "=", "<NUM_LIT>", ",", "WidthB", "=", "<NUM_LIT>", ";", "if", "(", "getMemOperandWithOffsetWidth", "(", "MIa", ",", "BaseOpA", ",", "OffsetA", ",", "WidthA", ",", "TRI", ")", "&&", "getMemOperandWithOffsetWidth", "(", "MIb", ",", "BaseOpB", ",", "OffsetB", ",", "WidthB", ",", "TRI", ")", ")", "{", "if", "(", "BaseOpA", "->", "isIdenticalTo", "(", "*", "BaseOpB", ")", ")", "{", "int", "LowOffset", "=", "std", "::", "min", "(", "OffsetA", ",", "OffsetB", ")", ";", "int", "HighOffset", "=", "std", "::", "max", "(", "OffsetA", ",", "OffsetB", ")", ";"], "ground_truth": ["int", "LowWidth", "=", "(", "LowOffset", "==", "OffsetA", ")", "?", "WidthA", ":", "WidthB", ";"], "File": "RISCVInstrInfo (2)", "Func": "areMemAccessesTriviallyDisjoint", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4518, "Length": 159, "Cover_Rate": 0.7794117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Kind", "=", "VK_<ISA_LIT>_HI", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_HIGHER", ":", "Kind", "=", "VK_<ISA_LIT>_HIGHER", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_HIGHEST", ":", "Kind", "=", "VK_<ISA_LIT>_HIGHEST", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "return", "new", "(", "Ctx", ")", "<ISA_LIT>MCExpr", "(", "Kind", ",", "Expr", ")", ";"], "ground_truth": ["}"], "File": "MipsMCExpr1", "Func": "Create", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4519, "Length": 49, "Cover_Rate": 0.5157894736842106, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "ClassDef", "=", "EmitClassDefinition", "(", "TyNmPair", ".", "first", ",", "ClassName", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "ClassDef", ";", ")", ";", "std", "::", "error_code", "EC", ";", "sys", "::", "fs", "::", "OpenFlags", "OpenFlags", "=", "sys", "::", "fs", "::", "F_None", ";", "raw_fd_ostream", "ClassFile", "(", "ClassName", "+", "<STR_LIT>", ",", "EC", ",", "OpenFlags", ")", ";"], "ground_truth": ["ClassFile", "<<", "ClassDef", ";"], "File": "JVMAsmPrinter", "Func": "EmitClassDefinitions", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4520, "Length": 60, "Cover_Rate": 0.5660377358490566, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "DebugLoc", "DL", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";"], "ground_truth": ["MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FrameIdx", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "<NUM_LIT>", ",", "MFI", ".", "getObjectSize", "(", "FrameIdx", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FrameIdx", ")", ")", ";"], "File": "MSP430InstrInfo38", "Func": "loadRegFromStackSlot", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4521, "Length": 112, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "int", "_mm_movemask_ps", "(", "__m128", "__A", ")", "{"], "ground_truth": ["return", "__builtin_ia32_movmskps", "(", "(", "__v4sf", ")", "__A", ")", ";"], "File": "xmmintrin4", "Func": "_mm_movemask_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4522, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "CC", "==", "CallingConv", "::", "Fast", "||", "CC", "==", "CallingConv", "::", "GHC", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering114", "Func": "IsTailCallConvention", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4523, "Length": 16, "Cover_Rate": 0.6153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "evaluateBranch", "(", "const", "MCInst", "&", "Inst", ",", "uint64_t", "Addr", ",", "uint64_t", "Size", ")", "const", "{", "if", "(", "Info", "->", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ".", "OpInfo", "[", "<NUM_LIT>", "]", ".", "OperandType", "!=", "MCOI", "::", "OPERAND_PCREL", ")", "return", "-", "<NUM_LIT>", ";"], "ground_truth": ["int64_t", "Imm", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";"], "File": "ARMMCTargetDesc1", "Func": "evaluateBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4524, "Length": 58, "Cover_Rate": 0.8787878787878788, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Counter", ">=", "CTRLoopLimit", ")", "return", "false", ";", "Counter", "++", ";", "}", "for", "(", "Loop", "::", "block_iterator", "I", "=", "L", "->", "block_begin", "(", ")", ",", "IE", "=", "L", "->", "block_end", "(", ")", ";", "I", "!=", "IE", ";", "++", "I", ")", "if", "(", "mightUseCTR", "(", "TT", ",", "*", "I", ")", ")", "return", "MadeChange", ";", "SmallVector", "<", "BasicBlock", "*", ",", "<NUM_LIT>", ">", "ExitingBlocks", ";", "L", "->", "getExitingBlocks", "(", "ExitingBlocks", ")", ";", "BasicBlock", "*", "CountedExitBlock", "=", "nullptr", ";", "const", "SCEV", "*", "ExitCount", "=", "nullptr", ";", "BranchInst", "*", "CountedExitBranch", "=", "nullptr", ";", "for", "(", "SmallVectorImpl", "<", "BasicBlock", "*", ">", "::", "iterator", "I", "=", "ExitingBlocks", ".", "begin", "(", ")", ",", "IE", "=", "ExitingBlocks", ".", "end", "(", ")", ";", "I", "!=", "IE", ";", "++", "I", ")", "{", "const", "SCEV", "*", "EC", "=", "SE", "->", "getExitCount", "(", "L", ",", "*", "I", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "L", "<<", "<STR_LIT>", "<<", "(", "*", "I", ")", "->", "getName", "(", ")", "<<", "<STR_LIT>", "<<", "*", "EC", "<<", "<STR_LIT>", ")", ";", "if", "(", "isa", "<", "SCEVCouldNotCompute", ">", "(", "EC", ")", ")", "continue", ";", "if", "(", "const", "SCEVConstant", "*", "ConstEC", "=", "dyn_cast", "<", "SCEVConstant", ">", "(", "EC", ")", ")", "{", "if", "(", "ConstEC", "->", "getValue", "(", ")", "->", "isZero", "(", ")", ")", "continue", ";", "}", "else", "if", "(", "!", "SE", "->", "isLoopInvariant", "(", "EC", ",", "L", ")", ")", "continue", ";", "if", "(", "SE", "->", "getTypeSizeInBits", "(", "EC", "->", "getType", "(", ")", ")", ">", "(", "TT", ".", "isArch64Bit", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", "continue", ";", "bool", "NotAlways", "=", "false", ";", "for", "(", "pred_iterator", "PI", "=", "pred_begin", "(", "L", "->", "getHeader", "(", ")", ")", ",", "PIE", "=", "pred_end", "(", "L", "->", "getHeader", "(", ")", ")", ";", "PI", "!=", "PIE", ";", "++", "PI", ")", "{", "if", "(", "!", "L", "->", "contains", "(", "*", "PI", ")", ")", "continue", ";", "if", "(", "!", "DT", "->", "dominates", "(", "*", "I", ",", "*", "PI", ")", ")", "{", "NotAlways", "=", "true", ";", "break", ";", "}", "}"], "ground_truth": ["if", "(", "NotAlways", ")", "continue", ";"], "File": "PPCCTRLoops19", "Func": "convertToCTRLoop", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4525, "Length": 332, "Cover_Rate": 0.3933649289099526, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFAttributeData", "(", ")", ":", "ELFAttributeData", "(", "<STR_LIT>", ")", ",", "m_CurrentCPUArch", "(", "-", "<NUM_LIT>", ")", ",", "m_DIVUseInitialized", "(", "false", ")", ",", "m_HardFPUseInitialized", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "ARMELFAttributeData", "Func": "ARMELFAttributeData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4526, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering173", "Func": "LowerCLEANUPRET", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4527, "Length": 23, "Cover_Rate": 0.5609756097560976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "Register", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "I", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FrameIndex", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FrameIndex", ")", ",", "MFI", ".", "getObjectAlign", "(", "FrameIndex", ")", ")", ";"], "ground_truth": ["assert", "(", "MMO", "&&", "<STR_LIT>", ")", ";"], "File": "ARCInstrInfo4", "Func": "loadRegFromStackSlot", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4528, "Length": 106, "Cover_Rate": 0.5353535353535354, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initialize<ISA_LIT>FixCortexA57AES1742098Pass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMFixCortexA57AES1742098Pass", "Func": "ARMFixCortexA57AES1742098", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4529, "Length": 11, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "*", "D", ":", "Dependences", ")", "{", "if", "(", "D", "->", "front", "(", ")", "==", "I1", "&&", "D", "->", "back", "(", ")", "==", "I2", ")", "return", "D", ";", "}"], "ground_truth": ["return", "nullptr", ";"], "File": "HexagonVectorLoopCarriedReuse1", "Func": "getDepChainBtwn", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4530, "Length": 34, "Cover_Rate": 0.68, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_EXTERNAL_VI<ISA_LIT>BILITY", "void", "LLVMInitialize<ISA_LIT>Target", "(", ")", "{", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "X", "(", "getThe<ISA_LIT>Target", "(", ")", ")", ";", "RegisterTargetMachine", "<", "GCNTargetMachine", ">", "Y", "(", "getTheGCNTarget", "(", ")", ")", ";", "PassRegistry", "*", "PR", "=", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initialize<ISA_LIT>ClauseMergePassPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>ControlFlowFinalizerPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>PacketizerPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>ExpandSpecialInstrsPassPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>VectorRegMergerPass", "(", "*", "PR", ")", ";", "initializeGlobalISel", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>DAGToDAGISelPass", "(", "*", "PR", ")", ";", "initializeGCNDPPCombinePass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>LowerI1CopiesPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>LowerSGPRSpillsPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>FixSGPRCopiesPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>FixVGPRCopiesPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>FixupVectorISelPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>FoldOperandsPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>PeepholeSDWAPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>ShrinkInstructionsPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>OptimizeExecMaskingPreRAPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>LoadStoreOptimizerPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>FixFunctionBitcastsPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>AlwaysInlinePass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>AnnotateKernelFeaturesPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>AnnotateUniformValuesPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>ArgumentUsageInfoPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>AtomicOptimizerPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>LowerKernelArgumentsPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>LowerKernelAttributesPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>LowerIntrinsicsPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>OpenCLEnqueuedBlockLoweringPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>PreLegalizerCombinerPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>PromoteAllocaPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>CodeGenPreparePass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>PropagateAttributesEarlyPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>PropagateAttributesLatePass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>RewriteOutArgumentsPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>UnifyMetadataPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>AnnotateControlFlowPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>InsertWaitcntsPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>ModeRegisterPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>WholeQuadModePass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>LowerControlFlowPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>RemoveShortExecBranchesPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>InsertSkipsPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>MemoryLegalizerPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>OptimizeExecMaskingPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>PreAllocateWWMRegsPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>FormMemoryClausesPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>PostRABundlerPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>UnifyDivergentExitNodesPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>AAWrapperPassPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>ExternalAAWrapperPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>UseNativeCallsPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>SimplifyLibCallsPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>InlinerPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>PrintfRuntimeBindingPass", "(", "*", "PR", ")", ";"], "ground_truth": ["initializeGCNRegBankReassignPass", "(", "*", "PR", ")", ";"], "File": "AMDGPUTargetMachine79", "Func": "LLVMInitializeAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4531, "Length": 368, "Cover_Rate": 0.9658792650918635, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "general_scalar_chain", "::", "vector_const_cost", "(", "rtx", "exp", ")", "{", "gcc_assert", "(", "CONST_INT_P", "(", "exp", ")", ")", ";", "if", "(", "standard_sse_constant_p", "(", "exp", ",", "vmode", ")", ")", "return", "ix86_cost", "->", "sse_op", ";"], "ground_truth": ["return", "ix86_cost", "->", "sse_load", "[", "smode", "==", "DImode", "?", "<NUM_LIT>", ":", "<NUM_LIT>", "]", ";"], "File": "i386-features", "Func": "vector_const_cost", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4532, "Length": 45, "Cover_Rate": 0.9782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmBackend", "::", "needAlign", "(", "MCObjectStreamer", "&", "OS", ")", "const", "{", "if", "(", "!", "OS", ".", "getAllowAutoPadding", "(", ")", ")", "return", "false", ";", "assert", "(", "allowAutoPadding", "(", ")", "&&", "<STR_LIT>", ")", ";", "MCAssembler", "&", "Assembler", "=", "OS", ".", "getAssembler", "(", ")", ";", "MCSection", "*", "Sec", "=", "OS", ".", "getCurrentSectionOnly", "(", ")", ";", "if", "(", "Assembler", ".", "isBundlingEnabled", "(", ")", "&&", "Sec", "->", "isBundleLocked", "(", ")", ")", "return", "false", ";", "if", "(", "!", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", "||", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "X86AsmBackend17", "Func": "needAlign", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4533, "Length": 94, "Cover_Rate": 0.9494949494949495, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "PrinterDebugValueComment", "(", "const", "MachineInstr", "*", "MI", ",", "raw_ostream", "&", "OS", ")", "{", "OS", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "Cpu0AsmPrinter3", "Func": "PrinterDebugValueComment", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4534, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetAsmStreamer", "::", "<ISA_LIT>TargetAsmStreamer", "(", "MCStreamer", "&", "S", ",", "formatted_raw_ostream", "&", "OS", ",", "MCInstPrinter", "&", "InstPrinter", ",", "bool", "VerboseAsm", ")", ":", "<ISA_LIT>TargetStreamer", "(", "S", ")", ",", "OS", "(", "OS", ")", ",", "InstPrinter", "(", "InstPrinter", ")", ",", "IsVerboseAsm", "(", "VerboseAsm", ")", "{"], "ground_truth": ["}"], "File": "ARMELFStreamer (2)", "Func": "ARMTargetAsmStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4535, "Length": 41, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "AddrMode", "DecodeSrcAddrModeII", "(", "unsigned", "Insn", ")", "{", "unsigned", "Rs", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["unsigned", "As", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "MSP430Disassembler", "Func": "DecodeSrcAddrModeII", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4536, "Length": 32, "Cover_Rate": 0.7804878048780488, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "TREE_CODE", "(", "type", ")", "==", "UNION_TYPE", ")", "{", "const", "int", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "gcc_assert", "(", "size", "<=", "<NUM_LIT>", ")", ";", "return", "function_arg_union_value", "(", "size", ",", "mode", ",", "<NUM_LIT>", ",", "regbase", ")", ";", "}", "else", "if", "(", "VECTOR_TYPE_P", "(", "type", ")", "&&", "mode", "==", "BLKmode", ")", "{", "const", "int", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "gcc_assert", "(", "size", "<=", "<NUM_LIT>", ")", ";", "return", "function_arg_vector_value", "(", "size", ",", "<NUM_LIT>", ",", "true", ",", "SPARC_FP_ARG_FIRST", ")", ";", "}", "else", "if", "(", "mclass", "==", "MODE_FLOAT", "||", "mclass", "==", "MODE_COMPLEX_FLOAT", ")", ";", "else", "if", "(", "AGGREGATE_TYPE_P", "(", "type", ")", ")", "{", "const", "int", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "gcc_assert", "(", "size", "<=", "<NUM_LIT>", ")", ";", "mode", "=", "int_mode_for_size", "(", "size", "*", "BITS_PER_UNIT", ",", "<NUM_LIT>", ")", ".", "else_blk", "(", ")", ";"], "ground_truth": ["if", "(", "mode", "==", "BLKmode", ")", "return", "function_arg_union_value", "(", "size", ",", "mode", ",", "<NUM_LIT>", ",", "regbase", ")", ";"], "File": "sparc", "Func": "sparc_function_value_1", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4537, "Length": 153, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "Latency", "+=", "getInstrLatency", "(", "ItinData", ",", "I", ",", "PredCost", ")", ";", "}", "return", "Latency", ";", "}", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "unsigned", "Class", "=", "MCID", ".", "getSchedClass", "(", ")", ";", "unsigned", "UOps", "=", "ItinData", "->", "Itineraries", "[", "Class", "]", ".", "NumMicroOps", ";", "if", "(", "PredCost", "&&", "MCID", ".", "hasImplicitDefOfPhysReg", "(", "<STR_LIT>", ")", ")", "*", "PredCost", "=", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "UOps", ")", "return", "ItinData", "->", "getStageLatency", "(", "Class", ")", ";"], "File": "ARMBaseInstrInfo83", "Func": "getInstrLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4538, "Length": 86, "Cover_Rate": 0.40375586854460094, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256", ")", "__builtin_ia32_vfmaddps256_mask3", "(", "-", "(", "__v8sf", ")", "__A", ",", "(", "__v8sf", ")", "__B", ",", "(", "__v8sf", ")", "__C", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin4", "Func": "_mm256_mask3_fnmadd_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4539, "Length": 29, "Cover_Rate": 0.5087719298245614, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "align_flags", "(", "rx_align_log_for_label", "(", "lab", ",", "uses_threshold", ")", ",", "rx_max_skip_for_label", "(", "lab", ")", ")", ";"], "ground_truth": ["}"], "File": "rx", "Func": "rx_align_for_label", "Target": "rx", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4540, "Length": 17, "Cover_Rate": 0.6071428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>BaseInstrInfo", "*", "TII", "=", "static_cast", "<", "const", "<ISA_LIT>BaseInstrInfo", "*", ">", "(", "TM", ".", "getInstrInfo", "(", ")", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "Use", "->", "getMachineOpcode", "(", ")", ")", ";", "if", "(", "MCID", ".", "mayStore", "(", ")", ")", "return", "true", ";", "unsigned", "Opcode", "=", "MCID", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "return", "true", ";", "return", "TII", "->", "isFpMLxInstruction", "(", "Opcode", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG31", "Func": "hasNoVMLxHazardUse", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4541, "Length": 81, "Cover_Rate": 0.4308510638297872, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", "(", "MI", "->", "getOpcode", "(", ")", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "HexagonInstrInfo (2)", "Func": "getEquivalentHWInstr", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4542, "Length": 13, "Cover_Rate": 0.4482758620689655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>ConditionalCompares", "::", "invalidateTraces", "(", ")", "{"], "ground_truth": ["Traces", "->", "invalidate", "(", "CmpConv", ".", "Head", ")", ";"], "File": "AArch64ConditionalCompares (2)", "Func": "invalidateTraces", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4543, "Length": 16, "Cover_Rate": 0.6153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Addr", "=", "From", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "NewAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Addr", ".", "getSimpleValueType", "(", ")", ",", "Addr", ",", "DAG", ".", "getConstant", "(", "DestIndex", "*", "EVT", ".", "getStoreSize", "(", ")", ",", "Addr", ".", "getSimpleValueType", "(", ")", ")", ")", ";", "LoadSDNode", "*", "Load", "=", "cast", "<", "LoadSDNode", ">", "(", "From", ")", ";", "SDValue", "NewLoad", "=", "DAG", ".", "getLoad", "(", "EVT", ",", "dl", ",", "Load", "->", "getChain", "(", ")", ",", "NewAddr", ",", "DAG", ".", "getMachineFunction", "(", ")", ".", "getMachineMemOperand", "(", "Load", "->", "getMemOperand", "(", ")", ",", "<NUM_LIT>", ",", "EVT", ".", "getStoreSize", "(", ")", ")", ")", ";", "if", "(", "EVT", "==", "<STR_LIT>", ")", "{", "SDValue", "LoadScalarToVector", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "NewLoad", ")", ";", "SDValue", "InsertpsMask", "=", "DAG", ".", "getIntPtrConstant", "(", "DestIndex", "<<", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "To", ",", "LoadScalarToVector", ",", "InsertpsMask", ")", ";", "}", "else", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "To", ",", "NewLoad", ",", "DAG", ".", "getConstant", "(", "DestIndex", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering122", "Func": "getINSERTPS", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4544, "Length": 186, "Cover_Rate": 0.3780487804878049, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "int", "align_mask", "=", "mov_insn_alignment_mask", "(", "mode", ",", "consider_sh2a", ")", ";", "if", "(", "!", "allow_zero", "&&", "max_disp", "<", "<NUM_LIT>", ")", "return", "false", ";", "return", "offset", ">=", "<NUM_LIT>", "&&", "offset", "<=", "max_disp", "&&", "(", "offset", "&", "align_mask", ")", "==", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "sh", "Func": "sh_legitimate_index_p", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4545, "Length": 41, "Cover_Rate": 0.45555555555555555, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint32_t", "*", "<ISA_LIT>RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", ")", "const", "{", "return", "CC_Save_RegMask", ";"], "ground_truth": ["}"], "File": "TOYRegisterInfo1", "Func": "getCallPreservedMask", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4546, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "HOST_WIDE_INT", "aarch64_simd_vector_alignment", "(", "const_tree", "type", ")", "{", "if", "(", "TREE_CODE", "(", "TYPE_SIZE", "(", "type", ")", ")", "!=", "INTEGER_CST", ")", "return", "GET_MODE_CLASS", "(", "TYPE_MODE", "(", "type", ")", ")", "==", "MODE_VECTOR_BOOL", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "HOST_WIDE_INT", "align", "=", "tree_to_shwi", "(", "TYPE_SIZE", "(", "type", ")", ")", ";"], "ground_truth": ["return", "MIN", "(", "align", ",", "<NUM_LIT>", ")", ";"], "File": "aarch645", "Func": "aarch64_simd_vector_alignment", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4547, "Length": 54, "Cover_Rate": 0.9818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_min_round_ss", "(", "__m128", "__W", ",", "__mmask8", "__U", ",", "__m128", "__A", ",", "__m128", "__B", ",", "const", "int", "__R", ")", "{", "return", "(", "__m128", ")", "__builtin_ia32_minss_mask_round", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ",", "(", "__v4sf", ")", "__W", ",", "(", "__mmask8", ")", "__U", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm_mask_min_round_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4548, "Length": 62, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetIRAnalysis", "<ISA_LIT>TargetMachine", "::", "getTargetIRAnalysis", "(", ")", "{", "return", "TargetIRAnalysis", "(", "[", "this", "]", "(", "Function", "&", ")", "{", "return", "TargetTransformInfo", "(", "<ISA_LIT>TTIImpl", "(", "this", ")", ")", ";", "}", ")", ";"], "ground_truth": ["}"], "File": "NVPTXTargetMachine17", "Func": "getTargetIRAnalysis", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4549, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vfmlsl_laneq_high_f16", "(", "float32x2_t", "__r", ",", "float16x4_t", "__a", ",", "float16x8_t", "__b", ",", "const", "int", "__index", ")", "{", "__builtin_arm_lane_check", "(", "<NUM_LIT>", ",", "__index", ")", ";"], "ground_truth": ["return", "__builtin_neon_vfmsl_lane_highv8hfv2sf", "(", "__r", ",", "__a", ",", "__b", ",", "__index", ")", ";"], "File": "arm", "Func": "neon_vfmlsl_laneq_high_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4550, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "STI", "->", "has<ISA_LIT>2", "(", ")", ")", "return", "false", ";", "return", "handleSlot", "(", "[", "this", "]", "(", "auto", "&", "I", ")", "->", "bool", "{", "return", "TII", "->", "HasLoadDelaySlot", "(", "I", ")", ";", "}", ",", "[", "this", "]", "(", "auto", "&", "IInSlot", ",", "auto", "&", "I", ")", "->", "bool", "{", "return", "TII", "->", "SafeInLoadDelaySlot", "(", "IInSlot", ",", "I", ")", ";"], "ground_truth": ["}", ")", ";"], "File": "MipsBranchExpansion (2)", "Func": "handleLoadDelaySlot", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4551, "Length": 63, "Cover_Rate": 0.8873239436619719, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "bool", "isHigh", "=", "!", "is<ISA_LIT>LowRegister", "(", "DestReg", ")", "||", "(", "BaseReg", "!=", "<NUM_LIT>", "&&", "!", "is<ISA_LIT>LowRegister", "(", "BaseReg", ")", ")", ";", "bool", "isSub", "=", "false", ";", "if", "(", "NumBytes", "<", "<NUM_LIT>", "&&", "!", "isHigh", "&&", "CanChangeCC", ")", "{", "isSub", "=", "true", ";", "NumBytes", "=", "-", "NumBytes", ";", "}", "unsigned", "LdReg", "=", "DestReg", ";", "if", "(", "DestReg", "==", "<STR_LIT>", ")", "assert", "(", "BaseReg", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "is<ISA_LIT>LowRegister", "(", "DestReg", ")", "&&", "!", "MRI", ".", "isVirtualRegister", "(", "DestReg", ")", ")", "LdReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "if", "(", "NumBytes", "<=", "<NUM_LIT>", "&&", "NumBytes", ">=", "<NUM_LIT>", "&&", "CanChangeCC", ")", "{", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "LdReg", ")", ")", ".", "addImm", "(", "NumBytes", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "else", "if", "(", "NumBytes", "<", "<NUM_LIT>", "&&", "NumBytes", ">=", "-", "<NUM_LIT>", "&&", "CanChangeCC", ")", "{", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "LdReg", ")", ")", ".", "addImm", "(", "NumBytes", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "LdReg", ")", ")", ".", "addReg", "(", "LdReg", ",", "RegState", "::", "Kill", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "else", "MRI", ".", "emitLoadConstPool", "(", "MBB", ",", "MBBI", ",", "dl", ",", "LdReg", ",", "<NUM_LIT>", ",", "NumBytes", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "MIFlags", ")", ";", "int", "Opc", "=", "(", "isSub", ")", "?", "<STR_LIT>", ":", "(", "(", "isHigh", "||", "!", "CanChangeCC", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ";", "if", "(", "Opc", "!=", "<STR_LIT>", ")", "MIB", "=", "AddDefaultT1CC", "(", "MIB", ")", ";", "if", "(", "DestReg", "==", "<STR_LIT>", "||", "isSub", ")", "MIB", ".", "addReg", "(", "BaseReg", ")", ".", "addReg", "(", "LdReg", ",", "RegState", "::", "Kill", ")", ";", "else", "MIB", ".", "addReg", "(", "LdReg", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ";"], "ground_truth": ["AddDefaultPred", "(", "MIB", ")", ";"], "File": "ThumbRegisterInfo", "Func": "emitThumbRegPlusImmInReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4552, "Length": 362, "Cover_Rate": 0.8302752293577982, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ScheduleDAGInstrs", "::", "finalizeSchedule", "(", ")", ";", "finalizeBundles", "(", "MF", ")", ";"], "ground_truth": ["}"], "File": "PatmosPostRAScheduler", "Func": "finalizeSchedule", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 4553, "Length": 12, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FrameAnalyzer", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "SNESFrameLowering", "Func": "SNESFrameAnalyzer", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4554, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "maybe_suffix_2", "=", "<STR_LIT>", ";", "if", "(", "ALL_FIXED_POINT_MODE_P", "(", "from", ")", "&&", "ALL_FIXED_POINT_MODE_P", "(", "to", ")", "&&", "UNSIGNED_FIXED_POINT_MODE_P", "(", "from", ")", "==", "UNSIGNED_FIXED_POINT_MODE_P", "(", "to", ")", "&&", "ALL_FRACT_MODE_P", "(", "from", ")", "==", "ALL_FRACT_MODE_P", "(", "to", ")", ")", "maybe_suffix_2", "=", "<STR_LIT>", ";", "sprintf", "(", "buffer", ",", "<STR_LIT>", ",", "funcname", ",", "fromname", ",", "toname", ",", "maybe_suffix_2", ")", ";"], "ground_truth": ["set_conv_libfunc", "(", "optable", ",", "to", ",", "from", ",", "buffer", ")", ";"], "File": "arm", "Func": "arm_set_fixed_conv_libfunc", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4555, "Length": 69, "Cover_Rate": 0.6571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_mov_epi16", "(", "__mmask8", "__U", ",", "__m128i", "__A", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_movdquhi128_mask", "(", "(", "__v8hi", ")", "__A", ",", "(", "__v8hi", ")", "_mm_setzero_hi", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin4", "Func": "_mm_maskz_mov_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4556, "Length": 47, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "std", "::", "next", "(", "Def", ")", "==", "MRI", "->", "def_instr_end", "(", ")", "&&", "<STR_LIT>", ")", ";", "MachineOperand", "*", "MOSrc0", "=", "getSrcFromCopy", "(", "&", "*", "Def", ",", "MRI", ",", "SubReg0", ")", ";", "if", "(", "MOSrc0", ")", "--", "NumNewCopies", ";", "if", "(", "MOSrc0", "&&", "MRI", "->", "hasOneNonDBGUse", "(", "OrigSrc0", ")", ")", "++", "NumRemovableCopies", ";", "}", "if", "(", "!", "MRI", "->", "def_empty", "(", "OrigSrc1", ")", ")", "{", "MachineRegisterInfo", "::", "def_instr_iterator", "Def", "=", "MRI", "->", "def_instr_begin", "(", "OrigSrc1", ")", ";", "assert", "(", "std", "::", "next", "(", "Def", ")", "==", "MRI", "->", "def_instr_end", "(", ")", "&&", "<STR_LIT>", ")", ";", "MachineOperand", "*", "MOSrc1", "=", "getSrcFromCopy", "(", "&", "*", "Def", ",", "MRI", ",", "SubReg1", ")", ";", "if", "(", "MOSrc1", ")", "--", "NumNewCopies", ";", "if", "(", "MOSrc1", "&&", "MRI", "->", "hasOneNonDBGUse", "(", "OrigSrc1", ")", ")", "++", "NumRemovableCopies", ";", "}", "unsigned", "Dst", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "AllUsesAreCopies", "=", "true", ";", "for", "(", "MachineRegisterInfo", "::", "use_instr_nodbg_iterator", "Use", "=", "MRI", "->", "use_instr_nodbg_begin", "(", "Dst", ")", ",", "E", "=", "MRI", "->", "use_instr_nodbg_end", "(", ")", ";", "Use", "!=", "E", ";", "++", "Use", ")", "{", "unsigned", "SubReg", ";", "if", "(", "getSrcFromCopy", "(", "&", "*", "Use", ",", "MRI", ",", "SubReg", ")", "||", "isTransformable", "(", "&", "*", "Use", ")", ")", "++", "NumRemovableCopies", ";", "else", "if", "(", "Use", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Use", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";"], "ground_truth": ["else", "AllUsesAreCopies", "=", "false", ";"], "File": "AArch64AdvSIMDScalarPass18", "Func": "isProfitableToTransform", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4557, "Length": 233, "Cover_Rate": 0.6695402298850575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "Structor", "&", "S", ":", "Structors", ")", "{", "if", "(", "const", "ConstantExpr", "*", "CE", "=", "dyn_cast", "<", "ConstantExpr", ">", "(", "S", ".", "Func", ")", ")", "S", ".", "Func", "=", "CE", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "llvm", "::", "GlobalAlias", "::", "create", "(", "GlobalValue", "::", "ExternalLinkage", ",", "(", "IsCtor", "?", "llvm", "::", "Twine", "(", "<STR_LIT>", ")", ":", "llvm", "::", "Twine", "(", "<STR_LIT>", ")", ")", "+", "llvm", "::", "Twine", "(", "convertToSinitPriority", "(", "S", ".", "Priority", ")", ")", "+", "llvm", "::", "Twine", "(", "<STR_LIT>", ",", "FormatIndicatorAndUniqueModId", ")", "+", "llvm", "::", "Twine", "(", "<STR_LIT>", ",", "llvm", "::", "utostr", "(", "Index", "++", ")", ")", ",", "cast", "<", "Function", ">", "(", "S", ".", "Func", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "PPCAsmPrinter (2)3", "Func": "emitXXStructorList", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4558, "Length": 114, "Cover_Rate": 0.6909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "RI", "->", "getDwarfRegNum", "(", "Reg", ",", "true", ")", ",", "Offset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "}", "if", "(", "hasFramePointer", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "adjustReg", "(", "MBB", ",", "MBBI", ",", "DL", ",", "FPReg", ",", "SPReg", ",", "<NUM_LIT>", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfa", "(", "nullptr", ",", "RI", "->", "getDwarfRegNum", "(", "FPReg", ",", "true", ")", ",", "<NUM_LIT>", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "const", "<ISA_LIT>RegisterInfo", "*", "RI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "if", "(", "RI", "->", "needsStackRealignment", "(", "MF", ")", ")", "{", "unsigned", "MaxAlignment", "=", "MFI", ".", "getMaxAlignment", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "STI", ".", "getInstrInfo", "(", ")", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "-", "(", "int", ")", "MaxAlignment", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "SPReg", ")", ".", "addReg", "(", "SPReg", ")", ".", "addImm", "(", "-", "(", "int", ")", "MaxAlignment", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "TL45FrameLowering", "Func": "emitPrologue", "Target": "TL45", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4559, "Length": 258, "Cover_Rate": 0.44482758620689655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsCastIntrinsicWithRoundMode", ")", "{", "InputSwitch", "=", "Op", ".", "getConstantOperandVal", "(", "NumOp", "-", "<NUM_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "InputSwitch", "<<", "<STR_LIT>", ")", ";", "}", "EVT", "OpType", "=", "(", "IsCastIntrinsicWithRoundMode", ")", "?", "Op", ".", "getValueType", "(", ")", ":", "Op", "->", "getValueType", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["const", "SDValue", "&", "Src", "=", "(", "IsCastIntrinsicWithRoundMode", ")", "?", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ":", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "TPCISelLowering", "Func": "lowerCONVERTSIGNED", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4560, "Length": 73, "Cover_Rate": 0.5140845070422535, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "AsmPrinter", "::", "PrintAsmOperand", "(", "MI", ",", "OpNo", ",", "AsmVariant", ",", "ExtraCode", ",", "O", ")", ";", "}", "printOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "XCoreAsmPrinter12", "Func": "PrintAsmOperand", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4561, "Length": 31, "Cover_Rate": 0.3563218390804598, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "ELF", "::", "R_<ISA_LIT>_GOTPCREL", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOTPCREL32_LO", ":", "return", "ELF", "::", "R_<ISA_LIT>_GOTPCREL32_LO", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOTPCREL32_HI", ":", "return", "ELF", "::", "R_<ISA_LIT>_GOTPCREL32_HI", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_REL32_LO", ":", "return", "ELF", "::", "R_<ISA_LIT>_REL32_LO", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_REL32_HI", ":", "return", "ELF", "::", "R_<ISA_LIT>_REL32_HI", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_REL64", ":", "return", "ELF", "::", "R_<ISA_LIT>_REL64", ";", "}", "switch", "(", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "break", ";", "case", "FK_PCRel_4", ":", "return", "ELF", "::", "R_<ISA_LIT>_REL32", ";", "case", "FK_Data_4", ":", "case", "FK_SecRel_4", ":"], "ground_truth": ["return", "ELF", "::", "R_<ISA_LIT>_ABS32", ";"], "File": "AMDGPUELFObjectWriter17", "Func": "getRelocType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4562, "Length": 88, "Cover_Rate": 0.3464566929133858, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "issue_rate", ";", "i", "++", ")", "{", "group_insns", "[", "i", "]", "=", "<NUM_LIT>", ";", "}", "can_issue_more", "=", "issue_rate", ";", "slot", "=", "<NUM_LIT>", ";", "insn", "=", "get_next_active_insn", "(", "prev_head_insn", ",", "tail", ")", ";", "group_end", "=", "false", ";", "while", "(", "insn", "!=", "NULL_RTX", ")", "{", "slot", "=", "(", "issue_rate", "-", "can_issue_more", ")", ";", "group_insns", "[", "slot", "]", "=", "insn", ";", "can_issue_more", "=", "rs6000_variable_issue", "(", "dump", ",", "sched_verbose", ",", "insn", ",", "can_issue_more", ")", ";", "if", "(", "insn_terminates_group_p", "(", "insn", ",", "current_group", ")", ")", "can_issue_more", "=", "<NUM_LIT>", ";", "next_insn", "=", "get_next_active_insn", "(", "insn", ",", "tail", ")", ";", "if", "(", "next_insn", "==", "NULL_RTX", ")", "return", "group_count", "+", "<NUM_LIT>", ";", "group_end", "=", "(", "can_issue_more", "==", "<NUM_LIT>", "||", "(", "can_issue_more", "==", "<NUM_LIT>", "&&", "!", "is_branch_slot_insn", "(", "next_insn", ")", ")", "||", "(", "can_issue_more", "<=", "<NUM_LIT>", "&&", "is_cracked_insn", "(", "next_insn", ")", ")", "||", "(", "can_issue_more", "<", "issue_rate", "&&", "insn_terminates_group_p", "(", "next_insn", ",", "previous_group", ")", ")", ")", ";"], "ground_truth": ["can_issue_more", "=", "force_new_group", "(", "sched_verbose", ",", "dump", ",", "group_insns", ",", "next_insn", ",", "&", "group_end", ",", "can_issue_more", ",", "&", "group_count", ")", ";"], "File": "rs60003", "Func": "redefine_groups", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4563, "Length": 176, "Cover_Rate": 0.5301204819277109, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "outedges", "[", "&", "n", "]", "=", "e", ";"], "ground_truth": ["connect", "(", "n", ")", ";"], "File": "SPScope", "Func": "connect", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 4564, "Length": 13, "Cover_Rate": 0.48148148148148145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask32", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_cmple_epi16_mask", "(", "__m512i", "__X", ",", "__m512i", "__Y", ")", "{"], "ground_truth": ["return", "(", "__mmask32", ")", "__builtin_ia32_cmpw512_mask", "(", "(", "__v32hi", ")", "__X", ",", "(", "__v32hi", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask32", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512bwintrin4", "Func": "_mm512_cmple_epi16_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4565, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MachineInstr", "*", "Def", "=", "MRI", ".", "getUniqueVRegDef", "(", "MO", ".", "getReg", "(", ")", ")", ")", "if", "(", "Def", "->", "getParent", "(", ")", "==", "&", "MBB", ")", "MFI", ".", "unstackifyVReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "}", "}", "for", "(", "auto", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "MachineInstr", "&", "MI", "=", "*", "I", "++", ";", "if", "(", "!", "<STR_LIT>", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "continue", ";", "Register", "TeeReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "DefReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "MFI", ".", "isVRegStackified", "(", "TeeReg", ")", ")", "{", "MFI", ".", "unstackifyVReg", "(", "DefReg", ")", ";", "unsigned", "CopyOpc", "=", "getCopyOpcode", "(", "MRI", ".", "getRegClass", "(", "DefReg", ")", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "CopyOpc", ")", ",", "TeeReg", ")", ".", "addReg", "(", "DefReg", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "CopyOpc", ")", ",", "Reg", ")", ".", "addReg", "(", "DefReg", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "WebAssemblyCFGStackify2", "Func": "unstackifyVRegsUsedInSplitBB", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4566, "Length": 225, "Cover_Rate": 0.7550335570469798, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_unpacklo_epi8", "(", "__m256i", "__A", ",", "__m256i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m256i", ")", "__builtin_ia32_punpcklbw256", "(", "(", "__v32qi", ")", "__A", ",", "(", "__v32qi", ")", "__B", ")", ";"], "File": "avx2intrin", "Func": "_mm256_unpacklo_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4567, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "<ISA_LIT>DAGToDAGISel", "::", "SelectAddrSpaceCast", "(", "SDNode", "*", "N", ")", "{", "SDValue", "Src", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "AddrSpaceCastSDNode", "*", "CastN", "=", "cast", "<", "AddrSpaceCastSDNode", ">", "(", "N", ")", ";", "unsigned", "SrcAddrSpace", "=", "CastN", "->", "getSrcAddressSpace", "(", ")", ";", "unsigned", "DstAddrSpace", "=", "CastN", "->", "getDestAddressSpace", "(", ")", ";", "assert", "(", "SrcAddrSpace", "!=", "DstAddrSpace", "&&", "<STR_LIT>", ")", ";", "if", "(", "DstAddrSpace", "==", "ADDRESS_SPACE_GENERIC", ")", "{", "unsigned", "Opc", ";", "switch", "(", "SrcAddrSpace", ")", "{", "default", ":", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "case", "ADDRESS_SPACE_GLOBAL", ":", "Opc", "=", "TM", ".", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "ADDRESS_SPACE_SHARED", ":", "Opc", "=", "TM", ".", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "ADDRESS_SPACE_CONST", ":", "Opc", "=", "TM", ".", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "ADDRESS_SPACE_LOCAL", ":", "Opc", "=", "TM", ".", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "}", "return", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Src", ")", ";", "}", "else", "{", "if", "(", "SrcAddrSpace", "!=", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "unsigned", "Opc", ";", "switch", "(", "DstAddrSpace", ")", "{", "default", ":", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "case", "ADDRESS_SPACE_GLOBAL", ":", "Opc", "=", "TM", ".", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["case", "ADDRESS_SPACE_SHARED", ":"], "File": "NVPTXISelDAGToDAG2", "Func": "SelectAddrSpaceCast", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4568, "Length": 222, "Cover_Rate": 0.6379310344827587, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "WebAssemblyRegStackify", "Func": "getPassName", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4569, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "!", "(", "UseUN", ".", "Addr", "->", "getFlags", "(", ")", "&", "NodeAttrs", "::", "PhiRef", ")", "&&", "<STR_LIT>", ")", ";", "NodeAddr", "<", "StmtNode", "*", ">", "UseIA", "=", "UseUN", ".", "Addr", "->", "getOwner", "(", "*", "DFG", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Print", "<", "NodeAddr", "<", "InstrNode", "*", ">>", "(", "UseIA", ",", "*", "DFG", ")", "<<", "<STR_LIT>", ")", ";", "MachineInstr", "*", "UseMI", "=", "UseIA", ".", "Addr", "->", "getCode", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printMBBReference", "(", "*", "UseMI", "->", "getParent", "(", ")", ")", "<<", "<STR_LIT>", "<<", "*", "UseMI", "<<", "<STR_LIT>", ")", ";", "const", "MCInstrDesc", "&", "UseMID", "=", "UseMI", "->", "getDesc", "(", ")", ";", "assert", "(", "HII", "->", "getAddrMode", "(", "*", "UseMI", ")", "==", "<STR_LIT>", ")", ";", "auto", "UsePos", "=", "MachineBasicBlock", "::", "iterator", "(", "UseMI", ")", ";", "MachineBasicBlock", "::", "instr_iterator", "InsertPt", "=", "UsePos", ".", "getInstrIterator", "(", ")", ";", "short", "NewOpCode", "=", "getBaseWithLongOffset", "(", "*", "UseMI", ")", ";", "assert", "(", "NewOpCode", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "OpStart", ";", "unsigned", "OpEnd", "=", "UseMI", "->", "getNumOperands", "(", ")", ";", "MachineBasicBlock", "*", "BB", "=", "UseMI", "->", "getParent", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "InsertPt", ",", "UseMI", "->", "getDebugLoc", "(", ")", ",", "HII", "->", "get", "(", "NewOpCode", ")", ")", ";", "if", "(", "UseMID", ".", "mayLoad", "(", ")", ")", "{", "MIB", ".", "add", "(", "UseMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["MIB", ".", "add", "(", "AddAslMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "HexagonOptAddrMode (2)", "Func": "changeAddAsl", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4570, "Length": 242, "Cover_Rate": 0.44731977818853974, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmInfo", "*", "MAI", "=", "new", "<ISA_LIT>MCAsmInfo", "(", "TT", ")", ";", "unsigned", "SP", "=", "MRI", ".", "getDwarfRegNum", "(", "<STR_LIT>", ",", "true", ")", ";", "MCCFIInstruction", "Inst", "=", "MCCFIInstruction", "::", "cfiDefCfa", "(", "nullptr", ",", "SP", ",", "<NUM_LIT>", ")", ";", "MAI", "->", "addInitialFrameState", "(", "Inst", ")", ";"], "ground_truth": ["return", "MAI", ";"], "File": "PatmosMCTargetDesc1", "Func": "createPatmosMCAsmInfo", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 4571, "Length": 46, "Cover_Rate": 0.6571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "RHS", "=", "VecIns", "[", "Slot", "+", "<NUM_LIT>", "]", ";", "VecIns", ".", "push_back", "(", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "LHS", ",", "RHS", ")", ")", ";", "}", "<STR_LIT>", "CCode", ";", "if", "(", "SDValue", "V", "=", "LowerVectorAllZero", "(", "DL", ",", "VecIns", ".", "back", "(", ")", ",", "CC", ",", "Mask", ",", "Subtarget", ",", "DAG", ",", "CCode", ")", ")", "{", "<ISA_LIT>CC", "=", "DAG", ".", "getTargetConstant", "(", "CCode", ",", "DL", ",", "<STR_LIT>", ")", ";", "return", "V", ";", "}", "}", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "<STR_LIT>", "BinOp", ";", "if", "(", "SDValue", "Match", "=", "DAG", ".", "matchBinOpReduction", "(", "Op", ".", "getNode", "(", ")", ",", "BinOp", ",", "{", "<STR_LIT>", "}", ")", ")", "{", "<STR_LIT>", "CCode", ";", "if", "(", "SDValue", "V", "=", "LowerVectorAllZero", "(", "DL", ",", "Match", ",", "CC", ",", "Mask", ",", "Subtarget", ",", "DAG", ",", "CCode", ")", ")", "{", "<ISA_LIT>CC", "=", "DAG", ".", "getTargetConstant", "(", "CCode", ",", "DL", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "V", ";"], "File": "X86ISelLowering101", "Func": "MatchVectorAllZeroTest", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4572, "Length": 158, "Cover_Rate": 0.31287128712871287, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "findChainOperand", "(", "Load0", ")", "!=", "findChainOperand", "(", "Load1", ")", ")", "return", "false", ";", "Offset0", "=", "Load0Offset", "->", "getZExtValue", "(", ")", ";", "Offset1", "=", "Load1Offset", "->", "getZExtValue", "(", ")", ";", "return", "true", ";", "}", "if", "(", "(", "isMUBUF", "(", "Opc0", ")", "||", "isMTBUF", "(", "Opc0", ")", ")", "&&", "(", "isMUBUF", "(", "Opc1", ")", "||", "isMTBUF", "(", "Opc1", ")", ")", ")", "{", "if", "(", "!", "nodesHaveSameOperandValue", "(", "Load0", ",", "Load1", ",", "<STR_LIT>", "::", "soffset", ")", "||", "findChainOperand", "(", "Load0", ")", "!=", "findChainOperand", "(", "Load1", ")", "||", "!", "nodesHaveSameOperandValue", "(", "Load0", ",", "Load1", ",", "<STR_LIT>", "::", "vaddr", ")", "||", "!", "nodesHaveSameOperandValue", "(", "Load0", ",", "Load1", ",", "<STR_LIT>", "::", "srsrc", ")", ")", "return", "false", ";", "int", "OffIdx0", "=", "<STR_LIT>", "(", "Opc0", ",", "<STR_LIT>", "::", "offset", ")", ";", "int", "OffIdx1", "=", "<STR_LIT>", "(", "Opc1", ",", "<STR_LIT>", "::", "offset", ")", ";", "if", "(", "OffIdx0", "==", "-", "<NUM_LIT>", "||", "OffIdx1", "==", "-", "<NUM_LIT>", ")", "return", "false", ";", "--", "OffIdx0", ";", "--", "OffIdx1", ";", "SDValue", "Off0", "=", "Load0", "->", "getOperand", "(", "OffIdx0", ")", ";", "SDValue", "Off1", "=", "Load1", "->", "getOperand", "(", "OffIdx1", ")", ";"], "ground_truth": ["if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Off0", ")", "||", "!", "isa", "<", "ConstantSDNode", ">", "(", "Off1", ")", ")", "return", "false", ";"], "File": "SIInstrInfo (3)", "Func": "areLoadsFromSameBasePtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4573, "Length": 201, "Cover_Rate": 0.3532513181019332, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";"], "ground_truth": ["}"], "File": "PPCRegisterInfo3", "Func": "enableMultipleCopyHints", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4574, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "uint64_t", "Mask", "=", "(", "(", "uint64_t", ")", "(", "-", "<NUM_LIT>", ")", ">>", "(", "<NUM_LIT>", "-", "getFixupKindInfo", "(", "Kind", ")", ".", "TargetSize", ")", ")", ";", "CurVal", "|=", "Value", "&", "Mask", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{", "unsigned", "Idx", "=", "IsLittle", "?", "i", ":", "(", "FullSize", "-", "<NUM_LIT>", "-", "i", ")", ";"], "ground_truth": ["Data", "[", "Offset", "+", "Idx", "]", "=", "(", "uint8_t", ")", "(", "(", "CurVal", ">>", "(", "i", "*", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ")", ";"], "File": "Cpu0AsmBackend", "Func": "applyFixup", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4575, "Length": 85, "Cover_Rate": 0.3346456692913386, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "auto", "*", "DAsm", "=", "static_cast", "<", "const", "<ISA_LIT>Disassembler", "*", ">", "(", "Decoder", ")", ";", "return", "addOperand", "(", "Inst", ",", "DAsm", "->", "decodeMandatoryLiteralConstant", "(", "Imm", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler8", "Func": "decodeOperand_f16kimm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4576, "Length": 29, "Cover_Rate": 0.5918367346938775, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MFI", "->", "setReturnAddressIsTaken", "(", "true", ")", ";", "if", "(", "TLI", ".", "verifyReturnAddressArgumentIsConstant", "(", "Op", ",", "DAG", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "uint64_t", "depth", "=", "Op", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "SDValue", "RetAddr", ";", "if", "(", "depth", "==", "<NUM_LIT>", ")", "{", "auto", "PtrVT", "=", "TLI", ".", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "unsigned", "RetReg", "=", "MF", ".", "addLiveIn", "(", "<STR_LIT>", ",", "TLI", ".", "getRegClassFor", "(", "PtrVT", ")", ")", ";", "RetAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "RetReg", ",", "VT", ")", ";", "return", "RetAddr", ";", "}", "SDValue", "FrameAddr", "=", "getFRAMEADDR", "(", "depth", "-", "<NUM_LIT>", ",", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "unsigned", "Offset", "=", "(", "Subtarget", "->", "is64Bit", "(", ")", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "FrameAddr", ",", "DAG", ".", "getIntPtrConstant", "(", "Offset", ",", "dl", ")", ")", ";", "RetAddr", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Ptr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "return", "RetAddr", ";"], "ground_truth": ["}"], "File": "SparcISelLowering", "Func": "LowerRETURNADDR", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4577, "Length": 223, "Cover_Rate": 0.8955823293172691, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCSymbol", "*", "Sym", "=", "Ctx", "->", "GetOrCreateSymbol", "(", "SymName", ")", ";", "const", "MCSymbolRefExpr", "*", "MCSym", ";", "MCSym", "=", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_ABS_HI", ",", "*", "Ctx", ")", ";", "MCOperand", "SymHi", "=", "MCOperand", "::", "CreateExpr", "(", "MCSym", ")", ";", "MCSym", "=", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_ABS_LO", ",", "*", "Ctx", ")", ";", "MCOperand", "SymLo", "=", "MCOperand", "::", "CreateExpr", "(", "MCSym", ")", ";"], "ground_truth": ["MCInsts", ".", "resize", "(", "<NUM_LIT>", ")", ";"], "File": "MipsMCInstLower9", "Func": "LowerCPLOAD", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4578, "Length": 76, "Cover_Rate": 0.4367816091954023, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "assert", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", "&&", "<STR_LIT>", ")", ";", "int", "RegNum", ";", "RegNum", "=", "MatchRegisterName", "(", "Tok", ".", "getString", "(", ")", ")", ";", "if", "(", "RegNum", "==", "-", "<NUM_LIT>", ")", "return", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "bool", "Writeback", "=", "false", ";", "if", "(", "ParseWriteBack", ")", "{", "const", "AsmToken", "&", "ExclaimTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "ExclaimTok", ".", "is", "(", "AsmToken", "::", "Exclaim", ")", ")", "{", "Writeback", "=", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMAsmParser79", "Func": "MaybeParseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4579, "Length": 100, "Cover_Rate": 0.78125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DECL_ARTIFICIAL", "(", "space", ")", "=", "<NUM_LIT>", ";", "DECL_IGNORED_P", "(", "space", ")", "=", "<NUM_LIT>", ";", "ofs", "=", "build_decl", "(", "FIELD_DECL", ",", "get_identifier", "(", "<STR_LIT>", ")", ",", "integer_type_node", ")", ";", "DECL_FIELD_CONTEXT", "(", "ofs", ")", "=", "record", ";", "TREE_CHAIN", "(", "ofs", ")", "=", "space", ";", "base", "=", "build_decl", "(", "FIELD_DECL", ",", "get_identifier", "(", "<STR_LIT>", ")", ",", "ptr_type_node", ")", ";", "DECL_FIELD_CONTEXT", "(", "base", ")", "=", "record", ";", "TREE_CHAIN", "(", "base", ")", "=", "ofs", ";", "TYPE_FIELDS", "(", "record", ")", "=", "base", ";", "layout_type", "(", "record", ")", ";", "va_list_gpr_counter_field", "=", "ofs", ";"], "ground_truth": ["return", "record", ";"], "File": "alpha3", "Func": "alpha_build_builtin_va_list", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4580, "Length": 89, "Cover_Rate": 0.5028248587570622, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_32BIT", "&&", "DEFAULT_ABI", "==", "ABI_V4", ")", "{", "if", "(", "rs6000_passes_vector", ")", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "(", "TARGET_ALTIVEC_ABI", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ";", "if", "(", "rs6000_returns_struct", ")", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "aix_struct_return", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "}", "if", "(", "TARGET_32BIT", "||", "DEFAULT_ABI", "==", "ABI_ELFv2", ")", "file_end_indicate_exec_stack", "(", ")", ";", "if", "(", "flag_split_stack", ")", "file_end_indicate_split_stack", "(", ")", ";", "if", "(", "cpu_builtin_p", ")", "{", "switch_to_section", "(", "data_section", ")", ";"], "ground_truth": ["fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "TARGET_32BIT", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";"], "File": "rs60007", "Func": "rs6000_elf_file_end", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4581, "Length": 89, "Cover_Rate": 0.45408163265306123, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "ParamRegs", "=", "<NUM_LIT>", ";", "if", "(", "auto", "*", "M", "=", "MF", "->", "getFunction", "(", ")", "->", "getParent", "(", ")", ")", "ParamRegs", "=", "M", "->", "getNumberRegisterParameters", "(", ")", ";", "for", "(", "unsigned", "Idx", "=", "<NUM_LIT>", ";", "Idx", "<", "Args", ".", "size", "(", ")", ";", "Idx", "++", ")", "{", "Type", "*", "T", "=", "Args", "[", "Idx", "]", ".", "Ty", ";"], "ground_truth": ["if", "(", "T", "->", "isPointerTy", "(", ")", "||", "T", "->", "isIntegerTy", "(", ")", ")", "if", "(", "MF", "->", "getDataLayout", "(", ")", ".", "getTypeAllocSize", "(", "T", ")", "<=", "<NUM_LIT>", ")", "{"], "File": "X86ISelLowering63", "Func": "markLibCallAttributes", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4582, "Length": 89, "Cover_Rate": 0.46113989637305697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "findCommutedOpIndices", "(", "MachineInstr", "&", "MI", ",", "unsigned", "&", "SrcOpIdx1", ",", "unsigned", "&", "SrcOpIdx2", ")", "const", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MI", ".", "getDesc", "(", ")", ";", "if", "(", "!", "Desc", ".", "isCommutable", "(", ")", ")", "return", "false", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "Imm", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "&", "<NUM_LIT>", ";", "switch", "(", "Imm", ")", "{", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "return", "fixCommutedOpIndices", "(", "SrcOpIdx1", ",", "SrcOpIdx2", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "return", "false", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "Subtarget", ".", "hasSSE41", "(", ")", ")", "return", "TargetInstrInfo", "::", "findCommutedOpIndices", "(", "MI", ",", "SrcOpIdx1", ",", "SrcOpIdx2", ")", ";", "return", "false", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "File": "X86InstrInfo114", "Func": "findCommutedOpIndices", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4583, "Length": 205, "Cover_Rate": 0.31931464174454827, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printS13ImmDecOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "<STR_LIT>", "(", "STI", ")", ")", "{"], "ground_truth": ["O", "<<", "formatDec", "(", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", ")", ";"], "File": "AMDGPUInstPrinter49", "Func": "printS13ImmDecOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4584, "Length": 53, "Cover_Rate": 0.6463414634146342, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ParseSubtargetFeatures", "(", "CPUName", ",", "FS", ")", ";", "if", "(", "Is<ISA_LIT>64", "&&", "has64BitSupport", "(", ")", ")", "Use64BitRegs", "=", "true", ";", "if", "(", "isDarwin", "(", ")", ")", "HasLazyResolverStubs", "=", "true", ";", "if", "(", "hasQPX", "(", ")", "||", "isBGQ", "(", ")", ")", "StackAlignment", "=", "<NUM_LIT>", ";", "IsLittleEndian", "=", "(", "TargetTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "ppc64le", ")", ";", "if", "(", "IsLittleEndian", ")", "{", "HasVSX", "=", "false", ";", "HasP8Vector", "=", "false", ";", "}", "if", "(", "TargetABI", "==", "<ISA_LIT>_ABI_UNKNOWN", ")", "{", "if", "(", "!", "isDarwin", "(", ")", "&&", "Is<ISA_LIT>64", ")", "{", "if", "(", "IsLittleEndian", ")", "TargetABI", "=", "<ISA_LIT>_ABI_ELFv2", ";", "else", "TargetABI", "=", "<ISA_LIT>_ABI_ELFv1", ";"], "ground_truth": ["}"], "File": "PPCSubtarget28", "Func": "initSubtargetFeatures", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4585, "Length": 102, "Cover_Rate": 0.6107784431137725, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "int", "m32c_function_arg_boundary", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "const_tree", "type", "ATTRIBUTE_UNUSED", ")", "{", "return", "(", "TARGET_A16", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "m32c", "Func": "m32c_function_arg_boundary", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4586, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isZExtFree", "(", "EVT", "VT1", ",", "EVT", "VT2", ")", "const", "{"], "ground_truth": ["return", "<NUM_LIT>", "&&", "VT1", "==", "<STR_LIT>", "&&", "VT2", "==", "<STR_LIT>", ";"], "File": "XNCMISelLowering", "Func": "isZExtFree", "Target": "XNCM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4587, "Length": 24, "Cover_Rate": 0.8275862068965517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "mode", "==", "SImode", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "ft322", "Func": "ft32_valid_pointer_mode", "Target": "ft32", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4588, "Length": 12, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MOOMap", ".", "size", "(", ")", "&&", "MOOMap", ".", "find", "(", "Reg", ")", "!=", "MOOMap", ".", "end", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "MOOMap", "[", "Reg", "]", ";"], "ground_truth": ["}"], "File": "JVMMachineFunctionInfo", "Func": "getRegisterOffset", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4589, "Length": 31, "Cover_Rate": 0.775, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "unsigned", "regIdx", "=", "Reg", "-", "<STR_LIT>", ";", "if", "(", "regIdx", ">", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["Op", ".", "Reg", ".", "RegNum", "=", "F32Regs", "[", "regIdx", "]", ";"], "File": "VEAsmParser (2)", "Func": "MorphToF32Reg", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4590, "Length": 36, "Cover_Rate": 0.7058823529411765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCInstPrinter", "*", "create<ISA_LIT>MCInstPrinter", "(", "const", "Triple", "&", "T", ",", "unsigned", "SyntaxVariant", ",", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ")", "{", "if", "(", "SyntaxVariant", "==", "<NUM_LIT>", ")", "return", "new", "<ISA_LIT>InstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", ";"], "ground_truth": ["return", "nullptr", ";"], "File": "NVPTXMCTargetDesc10", "Func": "createNVPTXMCInstPrinter", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4591, "Length": 49, "Cover_Rate": 0.98, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "const", "BasicBlock", "*", "BB", "=", "MBB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "I", "=", "++", "MBB", "->", "getIterator", "(", ")", ";", "MachineBasicBlock", "*", "thisMBB", "=", "MBB", ";", "MachineFunction", "*", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "mainMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "BB", ")", ";", "MachineBasicBlock", "*", "sinkMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "BB", ")", ";", "MF", "->", "insert", "(", "I", ",", "mainMBB", ")", ";", "MF", "->", "insert", "(", "I", ",", "sinkMBB", ")", ";", "sinkMBB", "->", "splice", "(", "sinkMBB", "->", "begin", "(", ")", ",", "MBB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "MBB", "->", "end", "(", ")", ")", ";", "sinkMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "MBB", ")", ";", "BuildMI", "(", "thisMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "sinkMBB", ")", ";", "thisMBB", "->", "addSuccessor", "(", "mainMBB", ")", ";", "thisMBB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "BuildMI", "(", "mainMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";", "mainMBB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "sinkMBB", "->", "addLiveIn", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "sinkMBB", ",", "sinkMBB", "->", "begin", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["MI", "->", "eraseFromParent", "(", ")", ";"], "File": "X86ISelLowering (2)3", "Func": "EmitXBegin", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4592, "Length": 240, "Cover_Rate": 0.8791208791208791, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MaskVT", ".", "isInteger", "(", ")", "||", "DAG", ".", "ComputeNumSignBits", "(", "Mask", ")", "!=", "EltBits", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "if", "(", "X", ".", "getValueType", "(", ")", "==", "MaskVT", "&&", "Y", ".", "getValueType", "(", ")", "==", "MaskVT", "&&", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isOperationLegal", "(", "<STR_LIT>", ",", "MaskVT", ")", ")", "{", "auto", "IsNegV", "=", "[", "]", "(", "SDNode", "*", "N", ",", "SDValue", "V", ")", "{", "return", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "==", "V", "&&", "<STR_LIT>", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ";", "}", ";", "SDValue", "V", ";", "if", "(", "IsNegV", "(", "Y", ".", "getNode", "(", ")", ",", "X", ")", ")", "V", "=", "X", ";", "else", "if", "(", "IsNegV", "(", "X", ".", "getNode", "(", ")", ",", "Y", ")", ")", "V", "=", "Y", ";"], "ground_truth": ["if", "(", "V", ")", "{"], "File": "X86ISelLowering", "Func": "combineLogicBlendIntoPBLENDV", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4593, "Length": 152, "Cover_Rate": 0.32340425531914896, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "REG_P", "(", "x1", ")", ")", "{", "rtx", "tem", "=", "x1", ";", "x1", "=", "x2", ";", "x2", "=", "tem", ";", "}", "if", "(", "!", "REG_P", "(", "x1", ")", "||", "!", "MMIX_REG_OK", "(", "x1", ")", ")", "return", "TARGET_BASE_ADDRESSES", "&&", "mmix_constant_address_p", "(", "x", ")", ";", "if", "(", "REG_P", "(", "x2", ")", "&&", "MMIX_REG_OK", "(", "x2", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "satisfies_constraint_I", "(", "x2", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "mmix", "Func": "mmix_legitimate_address_p", "Target": "mmix", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4594, "Length": 74, "Cover_Rate": 0.3474178403755869, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "parseAddress", "(", "Operands", ",", "BDXMem", ",", "<STR_LIT>", ",", "ADDR64Reg", ")", ";"], "ground_truth": ["}"], "File": "SystemZAsmParser (2)", "Func": "parseBDXAddr64", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4595, "Length": 13, "Cover_Rate": 0.5652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "&&", "SYMBOL_REF_LOCAL_P", "(", "x", ")", "&&", "!", "SYMBOL_REF_EXTERNAL_P", "(", "x", ")", "&&", "(", "mips_get_compress_mode", "(", "SYMBOL_REF_DECL", "(", "x", ")", ")", "&", "MASK_MIPS16", ")", ")", ";"], "ground_truth": ["}"], "File": "mips", "Func": "mips16_local_function_p", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4596, "Length": 34, "Cover_Rate": 0.8095238095238095, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "if", "(", "is<ISA_LIT>", ")", "emit<ISA_LIT>RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "<STR_LIT>", ",", "FramePtr", ",", "-", "NumBytes", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "TII", ",", "MachineInstr", "::", "FrameDestroy", ")", ";", "else", "{", "assert", "(", "!", "MFI", ".", "getPristineRegs", "(", "MF", ")", ".", "test", "(", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "<STR_LIT>", ",", "FramePtr", ",", "-", "NumBytes", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "TII", ",", "MachineInstr", "::", "FrameDestroy", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "}", "}", "else", "{", "if", "(", "is<ISA_LIT>", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "FramePtr", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "FramePtr", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "}", "}", "else", "if", "(", "NumBytes", "&&", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "&", "*", "MBBI", ",", "NumBytes", ")", ")", "emitSPUpdate", "(", "is<ISA_LIT>", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ",", "MachineInstr", "::", "FrameDestroy", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", "{", "MBBI", "++", ";", "while", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "MBBI", "++", ";", "}", "if", "(", "AFI", "->", "getDPRCalleeSavedGapSize", "(", ")", ")", "{", "assert", "(", "AFI", "->", "getDPRCalleeSavedGapSize", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "emitSPUpdate", "(", "is<ISA_LIT>", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "AFI", "->", "getDPRCalleeSavedGapSize", "(", ")", ",", "MachineInstr", "::", "FrameDestroy", ")", ";", "}"], "ground_truth": ["if", "(", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", ")", "MBBI", "++", ";"], "File": "ARMFrameLowering5", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4597, "Length": 369, "Cover_Rate": 0.46946564885496184, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Reg", ")", "{"], "ground_truth": ["case", "D15", ":", "case", "D14", ":", "case", "D13", ":", "case", "D12", ":"], "File": "ARMBaseRegisterInfo22", "Func": "isARMArea3Register", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4598, "Length": 17, "Cover_Rate": 0.3090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetAsmInfo", "*", "<ISA_LIT>TargetMachine", "::", "createTargetAsmInfo", "(", ")", "const", "{", "return", "new", "<ISA_LIT>TargetAsmInfo", "(", "*", "this", ")", ";"], "ground_truth": ["}"], "File": "MipsTargetMachine22", "Func": "createTargetAsmInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4599, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MCID", ".", "mayLoad", "(", ")", ")", "Flags", "|=", "MachineMemOperand", "::", "MOLoad", ";", "if", "(", "MCID", ".", "mayStore", "(", ")", ")", "Flags", "|=", "MachineMemOperand", "::", "MOStore", ";", "int64_t", "Offset", "=", "<NUM_LIT>", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ",", "Offset", ")", ",", "Flags", ",", "MFFrame", "->", "getObjectSize", "(", "FI", ")", ",", "MFFrame", "->", "getObjectAlignment", "(", "FI", ")", ")", ";", "return", "MIB", ".", "addImm", "(", "Offset", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "ground_truth": ["}"], "File": "RISCVInstrBuilder", "Func": "addFrameReference", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4600, "Length": 88, "Cover_Rate": 0.5751633986928104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "set_optab_libfunc", "(", "ne_optab", ",", "TFmode", ",", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "gt_optab", ",", "TFmode", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["set_optab_libfunc", "(", "ge_optab", ",", "TFmode", ",", "<STR_LIT>", ")", ";"], "File": "ia64", "Func": "ia64_sysv4_init_libfuncs", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4601, "Length": 27, "Cover_Rate": 0.4090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "V1", "=", "DAG", ".", "getTargetExtractSubreg", "(", "<STR_LIT>", ",", "dl", ",", "SingleTy", ",", "VecV", ")", ";", "SDValue", "HalfV", "=", "DAG", ".", "getConstant", "(", "SingleTy", ".", "getVectorNumElements", "(", ")", ",", "dl", ",", "<STR_LIT>", ")", ";", "PickHi", "=", "DAG", ".", "getSetCC", "(", "dl", ",", "<STR_LIT>", ",", "IdxV", ",", "HalfV", ",", "<STR_LIT>", ")", ";", "if", "(", "isHvxSingleTy", "(", "SubTy", ")", ")", "{", "if", "(", "const", "auto", "*", "CN", "=", "dyn_cast", "<", "const", "ConstantSDNode", ">", "(", "IdxV", ".", "getNode", "(", ")", ")", ")", "{", "unsigned", "Idx", "=", "CN", "->", "getZExtValue", "(", ")", ";", "assert", "(", "Idx", "==", "<NUM_LIT>", "||", "Idx", "==", "VecTy", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ")", ";", "unsigned", "SubIdx", "=", "(", "Idx", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "DAG", ".", "getTargetInsertSubreg", "(", "SubIdx", ",", "dl", ",", "VecTy", ",", "VecV", ",", "SubV", ")", ";", "}", "SDValue", "InLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VecTy", ",", "{", "SubV", ",", "V1", "}", ")", ";", "SDValue", "InHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VecTy", ",", "{", "V0", ",", "SubV", "}", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VecTy", ",", "PickHi", ",", "InHi", ",", "InLo", ")", ";", "}", "SDValue", "S", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "IdxV", ",", "HalfV", ")", ";", "IdxV", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "PickHi", ",", "S", ",", "IdxV", ")", ";", "SingleV", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "SingleTy", ",", "PickHi", ",", "V1", ",", "V0", ")", ";", "}", "assert", "(", "SubTy", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "||", "SubTy", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", ";", "auto", "*", "IdxN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "IdxV", ".", "getNode", "(", ")", ")", ";", "if", "(", "!", "IdxN", "||", "!", "IdxN", "->", "isZero", "(", ")", ")", "{", "IdxV", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "IdxV", ",", "DAG", ".", "getConstant", "(", "ElemWidth", "/", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "SingleV", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "SingleTy", ",", "SingleV", ",", "IdxV", ")", ";", "}", "unsigned", "RolBase", "=", "HwLen", ";", "if", "(", "VecTy", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "V", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "SubV", ")", ";", "SingleV", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "SingleTy", ",", "V", ")", ";", "}", "else", "{", "SDValue", "V", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "SubV", ")", ";", "SDValue", "R0", "=", "DAG", ".", "getTargetExtractSubreg", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "V", ")", ";", "SDValue", "R1", "=", "DAG", ".", "getTargetExtractSubreg", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "V", ")", ";", "SingleV", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "SingleTy", ",", "SingleV", ",", "R0", ")", ";", "SingleV", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "SingleTy", ",", "SingleV", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["SingleV", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "SingleTy", ",", "SingleV", ",", "R1", ")", ";"], "File": "HexagonISelLoweringHVX (2)", "Func": "insertHvxSubvectorReg", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4602, "Length": 495, "Cover_Rate": 0.5942376950780313, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "imm", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "imm", "&", "(", "<NUM_LIT>", "<<", "(", "<NUM_LIT>", "-", "<NUM_LIT>", ")", ")", ")", "imm", "|=", "~", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ";"], "File": "AArch64Disassembler33", "Func": "DecodeUnconditionalBranch", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4603, "Length": 39, "Cover_Rate": 0.3939393939393939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", "->", "getFrameInfo", "(", ")", ";"], "ground_truth": ["MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlign", "(", "FI", ")", ")", ";"], "File": "RISCVInstrInfo19", "Func": "loadRegFromStackSlot", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4604, "Length": 79, "Cover_Rate": 0.3319327731092437, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "I", "->", "start", ".", "isBlock", "(", ")", "||", "I", "->", "valno", "!=", "OldVN", ")", "continue", ";", "if", "(", "!", "NewVN", ")", "NewVN", "=", "LI", ".", "getNextValue", "(", "I", "->", "start", ",", "LIS", "->", "getVNInfoAllocator", "(", ")", ")", ";", "I", "->", "valno", "=", "NewVN", ";"], "ground_truth": ["}"], "File": "HexagonExpandCondsets1", "Func": "terminateSegment", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4605, "Length": 48, "Cover_Rate": 0.3287671232876712, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PreBuilder", ".", "SetInsertPoint", "(", "TileDP", ")", ";", "Value", "*", "NDWord", "=", "PreBuilder", ".", "CreateLShr", "(", "N", ",", "PreBuilder", ".", "getInt16", "(", "<NUM_LIT>", ")", ")", ";", "Value", "*", "KDWord", "=", "PreBuilder", ".", "CreateLShr", "(", "K", ",", "PreBuilder", ".", "getInt16", "(", "<NUM_LIT>", ")", ")", ";", "BasicBlock", "*", "Start", "=", "InsertI", "->", "getParent", "(", ")", ";", "BasicBlock", "*", "End", "=", "SplitBlock", "(", "InsertI", "->", "getParent", "(", ")", ",", "InsertI", ",", "&", "DTU", ",", "LI", ",", "nullptr", ",", "<STR_LIT>", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "TileDP", ")", ";", "Value", "*", "ResVec", "=", "createTileDPLoops", "<", "IntrID", ">", "(", "Start", ",", "End", ",", "Builder", ",", "M", ",", "NDWord", ",", "KDWord", ",", "C", ",", "A", ",", "B", ")", ";", "Builder", ".", "SetInsertPoint", "(", "End", "->", "getFirstNonPHI", "(", ")", ")", ";", "Value", "*", "ResAMX", "=", "Builder", ".", "CreateBitCast", "(", "ResVec", ",", "Type", "::", "get<ISA_LIT>_AMXTy", "(", "Builder", ".", "getContext", "(", ")", ")", ")", ";", "for", "(", "auto", "UI", "=", "TileDP", "->", "use_begin", "(", ")", ",", "UE", "=", "TileDP", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", ")", "{", "Instruction", "*", "I", "=", "cast", "<", "Instruction", ">", "(", "(", "UI", "++", ")", "->", "getUser", "(", ")", ")", ";", "Value", "*", "Vec", ";", "if", "(", "match", "(", "I", ",", "m_BitCast", "(", "m_Value", "(", "Vec", ")", ")", ")", ")", "{", "I", "->", "replaceAllUsesWith", "(", "ResVec", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "}", "}", "TileDP", "->", "replaceAllUsesWith", "(", "ResAMX", ")", ";", "TileDP", "->", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "X86LowerAMXIntrinsics1", "Func": "lowerTileDP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4606, "Length": 242, "Cover_Rate": 0.6648351648351648, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<ISA_LIT>FrameOffsetCannotUpdate", ";", "}", "unsigned", "Scale", ",", "Width", ";", "int64_t", "MinOff", ",", "MaxOff", ";", "if", "(", "!", "<ISA_LIT>InstrInfo", "::", "getMemOpInfo", "(", "MI", ".", "getOpcode", "(", ")", ",", "Scale", ",", "Width", ",", "MinOff", ",", "MaxOff", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "const", "MachineOperand", "&", "ImmOpnd", "=", "MI", ".", "getOperand", "(", "<ISA_LIT>InstrInfo", "::", "getLoadStoreImmIdx", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", ";", "Offset", "+=", "ImmOpnd", ".", "getImm", "(", ")", "*", "Scale", ";", "Optional", "<", "unsigned", ">", "UnscaledOp", "=", "<ISA_LIT>InstrInfo", "::", "getUnscaledLdSt", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "bool", "useUnscaledOp", "=", "UnscaledOp", "&&", "(", "Offset", "%", "Scale", "||", "Offset", "<", "<NUM_LIT>", ")", ";", "if", "(", "useUnscaledOp", "&&", "!", "<ISA_LIT>InstrInfo", "::", "getMemOpInfo", "(", "*", "UnscaledOp", ",", "Scale", ",", "Width", ",", "MinOff", ",", "MaxOff", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "int64_t", "Remainder", "=", "Offset", "%", "Scale", ";"], "ground_truth": ["assert", "(", "!", "(", "Remainder", "&&", "useUnscaledOp", ")", "&&", "<STR_LIT>", ")", ";"], "File": "AArch64InstrInfo10", "Func": "isAArch64FrameOffsetLegal", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4607, "Length": 173, "Cover_Rate": 0.4516971279373368, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "&", "HST", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "auto", "&", "HII", "=", "*", "HST", ".", "getInstrInfo", "(", ")", ";", "auto", "&", "HFI", "=", "*", "HST", ".", "getFrameLowering", "(", ")", ";", "unsigned", "BP", "=", "<NUM_LIT>", ";", "int", "FI", "=", "MI", ".", "getOperand", "(", "FIOp", ")", ".", "getIndex", "(", ")", ";", "int", "Offset", "=", "HFI", ".", "getFrameIndexReference", "(", "MF", ",", "FI", ",", "BP", ")", ";", "int", "RealOffset", "=", "Offset", "+", "MI", ".", "getOperand", "(", "FIOp", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "case", "<STR_LIT>", ":", "MI", ".", "setDesc", "(", "HII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "MI", ".", "getOperand", "(", "FIOp", ")", ".", "ChangeToImmediate", "(", "RealOffset", ")", ";", "MI", ".", "RemoveOperand", "(", "FIOp", "+", "<NUM_LIT>", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "MI", ".", "setDesc", "(", "HII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "break", ";", "}", "if", "(", "HII", ".", "isValidOffset", "(", "Opc", ",", "RealOffset", ")", ")", "{", "MI", ".", "getOperand", "(", "FIOp", ")", ".", "ChangeToRegister", "(", "BP", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FIOp", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "RealOffset", ")", ";", "return", ";", "}", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "if", "(", "F", ")", "dbgs", "(", ")", "<<", "F", "->", "getName", "(", ")", ";", "else", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MB", ".", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "MI", ";"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "HexagonRegisterInfo (2)", "Func": "eliminateFrameIndex", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4608, "Length": 258, "Cover_Rate": 0.7889908256880734, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "&", "get<ISA_LIT>TargetMachine", "(", ")", "const", "{"], "ground_truth": ["return", "getTM", "<", "<ISA_LIT>TargetMachine", ">", "(", ")", ";"], "File": "RV16KTargetMachine", "Func": "getRV16KTargetMachine", "Target": "RV16K", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4609, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "isLD_TNSR", "(", "SU1", ")", "&&", "isLD_TNSR", "(", "SU2", ")", ")", "||", "(", "isLD_TNSR", "(", "SU1", ")", "&&", "isST_TNSR", "(", "SU2", ")", ")", "||", "(", "isLD_TNSR", "(", "SU2", ")", "&&", "isST_TNSR", "(", "SU1", ")", ")", ")", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "TPCSubtarget", "Func": "canRemoveOrderDep", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4610, "Length": 43, "Cover_Rate": 0.5443037974683544, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OS", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "(", "FPU", ")", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer44", "Func": "emitFPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4611, "Length": 12, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mulhi_pu16", "(", "__m64", "__A", ",", "__m64", "__B", ")", "{", "__vector", "unsigned", "short", "a", ",", "b", ";", "__vector", "unsigned", "short", "c", ";", "__vector", "unsigned", "int", "w0", ",", "w1", ";", "__vector", "unsigned", "char", "xform1", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "a", "=", "(", "__vector", "unsigned", "short", ")", "vec_splats", "(", "__A", ")", ";", "b", "=", "(", "__vector", "unsigned", "short", ")", "vec_splats", "(", "__B", ")", ";", "w0", "=", "vec_vmuleuh", "(", "a", ",", "b", ")", ";", "w1", "=", "vec_vmulouh", "(", "a", ",", "b", ")", ";"], "ground_truth": ["c", "=", "(", "__vector", "unsigned", "short", ")", "vec_perm", "(", "w0", ",", "w1", ",", "xform1", ")", ";"], "File": "xmmintrin", "Func": "_mm_mulhi_pu16", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4612, "Length": 169, "Cover_Rate": 0.9086021505376344, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MI", "=", "II", "->", "getIterator", "(", ")", ";", "}", "if", "(", "!", "(", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "<STR_LIT>", ")", ")", "continue", ";", "if", "(", "const", "auto", "&", "MOI", "=", "MOA", ".", "getLoadInfo", "(", "MI", ")", ")", "Changed", "|=", "expandLoad", "(", "MOI", ".", "getValue", "(", ")", ",", "MI", ")", ";", "else", "if", "(", "const", "auto", "&", "MOI", "=", "MOA", ".", "getStoreInfo", "(", "MI", ")", ")", "Changed", "|=", "expandStore", "(", "MOI", ".", "getValue", "(", ")", ",", "MI", ")", ";", "else", "if", "(", "const", "auto", "&", "MOI", "=", "MOA", ".", "getAtomicFenceInfo", "(", "MI", ")", ")", "Changed", "|=", "expandAtomicFence", "(", "MOI", ".", "getValue", "(", ")", ",", "MI", ")", ";", "else", "if", "(", "const", "auto", "&", "MOI", "=", "MOA", ".", "getAtomicCmpxchgOrRmwInfo", "(", "MI", ")", ")", "Changed", "|=", "expandAtomicCmpxchgOrRmw", "(", "MOI", ".", "getValue", "(", ")", ",", "MI", ")", ";"], "ground_truth": ["}"], "File": "SIMemoryLegalizer14", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4613, "Length": 138, "Cover_Rate": 0.42724458204334365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__a", "*", "__b", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vmulq_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4614, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "SubVecSize", "=", "DL", ".", "getTypeSizeInBits", "(", "SubVecTy", ")", ";", "if", "(", "NumElts", "%", "Factor", "==", "<NUM_LIT>", "&&", "(", "SubVecSize", "==", "<NUM_LIT>", "||", "SubVecSize", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", ")", "return", "Factor", "*", "(", "(", "SubVecSize", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["return", "BaseT", "::", "getInterleavedMemoryOpCost", "(", "Opcode", ",", "VecTy", ",", "Factor", ",", "Indices", ",", "Alignment", ",", "AddressSpace", ")", ";"], "File": "AArch64TargetTransformInfo64", "Func": "getInterleavedMemoryOpCost", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4615, "Length": 62, "Cover_Rate": 0.40789473684210525, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>AsmPrinter", "(", ")", "{"], "ground_truth": ["RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "X", "(", "getThe<ISA_LIT>Target", "(", ")", ")", ";"], "File": "MipsAsmPrinter (2)1", "Func": "LLVMInitializeMipsAsmPrinter", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4616, "Length": 16, "Cover_Rate": 0.32, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "helperANDvipNodeCreate", "(", "const", "SDValue", "&", "SDNodeArg", ",", "SDLoc", "&", "DL", ",", "SelectionDAG", "&", "DAG", ",", "unsigned", "opType", ",", "unsigned", "mask", ",", "EVT", "ResultVT", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", "(", "<NUM_LIT>", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "SDNodeArg", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getTargetConstant", "(", "mask", ",", "DL", ",", "<STR_LIT>", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getTargetConstant", "(", "opType", ",", "DL", ",", "<STR_LIT>", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getUNDEF", "(", "ResultVT", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["Ops", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";"], "File": "TPCISelLowering", "Func": "helperANDvipNodeCreate", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4617, "Length": 134, "Cover_Rate": 0.7701149425287356, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_test_epi64_mask", "(", "__m512i", "__A", ",", "__m512i", "__B", ")", "{", "return", "(", "__mmask8", ")", "__builtin_ia32_ptestmq512", "(", "(", "__v8di", ")", "__A", ",", "(", "__v8di", ")", "__B", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_test_epi64_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4618, "Length": 46, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "i", "=", "GET_RTX_LENGTH", "(", "code", ")", "-", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "i", "--", ")", "{", "if", "(", "fmt", "[", "i", "]", "==", "'e'", "&&", "reg_used_in_mem_p", "(", "regno", ",", "XEXP", "(", "x", ",", "i", ")", ")", ")", "return", "true", ";"], "ground_truth": ["else", "if", "(", "fmt", "[", "i", "]", "==", "'E'", ")", "for", "(", "j", "=", "<NUM_LIT>", ";", "j", "<", "XVECLEN", "(", "x", ",", "i", ")", ";", "j", "++", ")", "if", "(", "reg_used_in_mem_p", "(", "regno", ",", "XVECEXP", "(", "x", ",", "i", ",", "j", ")", ")", ")", "return", "true", ";"], "File": "s390", "Func": "reg_used_in_mem_p", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4619, "Length": 90, "Cover_Rate": 0.4712041884816754, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isO32", "(", ")", "const", "{", "return", "STI", ".", "getFeatureBits", "(", ")", "&", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "MipsTargetStreamer2", "Func": "isO32", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4620, "Length": 16, "Cover_Rate": 0.8888888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256d", ")", "__builtin_ia32_vperm2f128_pd256", "(", "(", "__v4df", ")", "__X", ",", "(", "__v4df", ")", "__Y", ",", "__C", ")", ";"], "ground_truth": ["}"], "File": "avxintrin", "Func": "_mm256_permute2f128_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4621, "Length": 20, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "RtReg", "==", "<STR_LIT>", "||", "RtReg", "==", "<STR_LIT>", ")", "{", "Warning", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "if", "(", "Signed", ")", "{", "if", "(", "UseTraps", ")", "{", "emitRRI", "(", "<STR_LIT>", ",", "RtReg", ",", "ZeroReg", ",", "<NUM_LIT>", ",", "IDLoc", ",", "Instructions", ")", ";", "return", "false", ";", "}", "emitII", "(", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "IDLoc", ",", "Instructions", ")", ";", "return", "false", ";", "}", "}", "unsigned", "BranchTargetNoTraps", ";", "unsigned", "BranchTarget", ";", "if", "(", "UseTraps", ")", "{", "BranchTarget", "=", "Is<ISA_LIT>64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "emitRRI", "(", "<STR_LIT>", ",", "RtReg", ",", "ZeroReg", ",", "<NUM_LIT>", ",", "IDLoc", ",", "Instructions", ")", ";", "}", "else", "{", "BranchTarget", "=", "Is<ISA_LIT>64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "BranchTargetNoTraps", "=", "<NUM_LIT>", ";", "emitRRI", "(", "<STR_LIT>", ",", "RtReg", ",", "ZeroReg", ",", "BranchTargetNoTraps", ",", "IDLoc", ",", "Instructions", ")", ";", "}", "emitRR", "(", "DivOp", ",", "RsReg", ",", "RtReg", ",", "IDLoc", ",", "Instructions", ")", ";", "if", "(", "!", "UseTraps", ")", "emitII", "(", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "IDLoc", ",", "Instructions", ")", ";", "if", "(", "!", "Signed", ")", "{", "emitR", "(", "<STR_LIT>", ",", "RsReg", ",", "IDLoc", ",", "Instructions", ")", ";", "return", "false", ";", "}", "unsigned", "ATReg", "=", "getATReg", "(", "IDLoc", ")", ";", "if", "(", "!", "ATReg", ")", "return", "true", ";", "emitRRI", "(", "<STR_LIT>", ",", "ATReg", ",", "ZeroReg", ",", "-", "<NUM_LIT>", ",", "IDLoc", ",", "Instructions", ")", ";"], "ground_truth": ["if", "(", "Is<ISA_LIT>64", ")", "{"], "File": "MipsAsmParser", "Func": "expandDiv", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4622, "Length": 220, "Cover_Rate": 0.30726256983240224, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "CI", ".", "InstClass", "==", "Paired", ".", "InstClass", ")", ";"], "ground_truth": ["if", "(", "(", "CI", ".", "InstClass", "==", "FLAT_LOAD", "||", "CI", ".", "InstClass", "==", "FLAT_STORE", ")", "&&", "<ISA_LIT>InstrInfo", "::", "isFLATGlobal", "(", "*", "CI", ".", "I", ")", "&&", "<ISA_LIT>InstrInfo", "::", "isFLATGlobal", "(", "*", "Paired", ".", "I", ")", ")", "return", "(", "CI", ".", "InstClass", "==", "FLAT_STORE", ")", "?", "GLOBAL_STORE", ":", "GLOBAL_LOAD", ";"], "File": "SILoadStoreOptimizer23", "Func": "getCommonInstClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4623, "Length": 60, "Cover_Rate": 0.7317073170731707, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "noImmForm", "=", "true", ";", "break", ";", "}", "int", "Offset", "=", "MFI", "->", "getObjectOffset", "(", "FrameIndex", ")", ";", "if", "(", "!", "isIXAddr", ")", "Offset", "+=", "MI", ".", "getOperand", "(", "OffsetOperandNo", ")", ".", "getImm", "(", ")", ";", "else", "Offset", "+=", "MI", ".", "getOperand", "(", "OffsetOperandNo", ")", ".", "getImm", "(", ")", "<<", "<NUM_LIT>", ";", "if", "(", "!", "MF", ".", "getFunction", "(", ")", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "Naked", ")", ")", "Offset", "+=", "MFI", "->", "getStackSize", "(", ")", ";", "if", "(", "OpC", "==", "<STR_LIT>", "||", "(", "!", "noImmForm", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", "&&", "(", "!", "isIXAddr", "||", "(", "Offset", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "isIXAddr", ")", "Offset", ">>=", "<NUM_LIT>", ";", "MI", ".", "getOperand", "(", "OffsetOperandNo", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "return", ";", "}", "const", "TargetRegisterClass", "*", "G8RC", "=", "&", "<STR_LIT>", ";", "const", "TargetRegisterClass", "*", "GPRC", "=", "&", "<STR_LIT>", ";", "unsigned", "SReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "is64Bit", "?", "G8RC", ":", "GPRC", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "SReg", ")", ".", "addImm", "(", "Offset", ">>", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "SReg", ")", ".", "addReg", "(", "SReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Offset", ")", ";", "unsigned", "OperandBase", ";", "if", "(", "noImmForm", ")", "OperandBase", "=", "<NUM_LIT>", ";", "else", "if", "(", "OpC", "!=", "TargetOpcode", "::", "INLINEASM", ")", "{", "assert", "(", "ImmToIdxMap", ".", "count", "(", "OpC", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "NewOpcode", "=", "ImmToIdxMap", ".", "find", "(", "OpC", ")", "->", "second", ";", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "NewOpcode", ")", ")", ";", "OperandBase", "=", "<NUM_LIT>", ";", "}", "else", "{", "OperandBase", "=", "OffsetOperandNo", ";"], "ground_truth": ["}"], "File": "PPCRegisterInfo92", "Func": "eliminateFrameIndex", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4624, "Length": 325, "Cover_Rate": 0.41827541827541825, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "Ptr", ":", "Switches", ")", "if", "(", "Ptr", "!=", "SwPtr", "&&", "Ptr", "->", "fitsTargetFeatures", "(", "Features", ")", ")", "if", "(", "Ptr", "->", "Value", "==", "SwPtr", "->", "Value", "&&", "meetsDependencies", "(", "SwSet", ",", "Ptr", ",", "Switches", ")", ")", "{", "DISASM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "SwPtr", "->", "Name", "<<", "<STR_LIT>", "<<", "Ptr", "->", "Name", "<<", "'\\n'", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "InstructionDB", "Func": "switchIsAmbiguous", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4625, "Length": 64, "Cover_Rate": 0.64, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>DAGToDAGISel", "::", "SelectIndexedLoadZeroExtend64", "(", "LoadSDNode", "*", "LD", ",", "unsigned", "Opcode", ",", "SDLoc", "dl", ")", "{", "SDValue", "Chain", "=", "LD", "->", "getChain", "(", ")", ";", "EVT", "LoadedVT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "SDValue", "Base", "=", "LD", "->", "getBasePtr", "(", ")", ";", "SDValue", "Offset", "=", "LD", "->", "getOffset", "(", ")", ";", "SDNode", "*", "OffsetNode", "=", "Offset", ".", "getNode", "(", ")", ";", "int32_t", "Val", "=", "cast", "<", "ConstantSDNode", ">", "(", "OffsetNode", ")", "->", "getSExtValue", "(", ")", ";", "if", "(", "HII", "->", "isValidAutoIncImm", "(", "LoadedVT", ",", "Val", ")", ")", "{", "SDValue", "TargetConstVal", "=", "CurDAG", "->", "getTargetConstant", "(", "Val", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "TargetConst0", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDNode", "*", "Result_1", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "dl", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Base", ",", "TargetConstVal", ",", "Chain", ")", ";", "SDNode", "*", "Result_2", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "TargetConst0", ",", "SDValue", "(", "Result_1", ",", "<NUM_LIT>", ")", ")", ";", "MachineSDNode", "::", "mmo_iterator", "MemOp", "=", "MF", "->", "allocateMemRefsArray", "(", "<NUM_LIT>", ")", ";", "MemOp", "[", "<NUM_LIT>", "]", "=", "LD", "->", "getMemOperand", "(", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "Result_1", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "<NUM_LIT>", ")", ";", "const", "SDValue", "Froms", "[", "]", "=", "{", "SDValue", "(", "LD", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "LD", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "LD", ",", "<NUM_LIT>", ")", "}", ";"], "ground_truth": ["const", "SDValue", "Tos", "[", "]", "=", "{", "SDValue", "(", "Result_2", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "Result_1", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "Result_1", ",", "<NUM_LIT>", ")", "}", ";"], "File": "HexagonISelDAGToDAG41", "Func": "SelectIndexedLoadZeroExtend64", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4626, "Length": 266, "Cover_Rate": 0.4935064935064935, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcle_s64", "(", "int64x1_t", "__a", ",", "int64x1_t", "__b", ")", "{"], "ground_truth": ["return", "(", "uint64x1_t", ")", "{", "__a", "[", "<NUM_LIT>", "]", "<=", "__b", "[", "<NUM_LIT>", "]", "?", "-", "<NUM_LIT>", ":", "<NUM_LIT>", "}", ";"], "File": "arm", "Func": "neon2_vcle_s64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4627, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "MachineInstrBuilder", "InvertedMI", ";", "int", "InvertedOpcode", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "InvertedOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "InvertedOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "InvertedOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "InvertedOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "InvertedOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "InvertedOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "InvertedOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "InvertedOpcode", "=", "<STR_LIT>", ";", "break", ";", "}", "InvertedMI", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "InvertedOpcode", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "InvertedMI", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "i", ")", ")", ";", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "isMBB", "(", ")", ")", "CondBrMBBOperand", "=", "i", ";", "}", "MI", "->", "eraseFromParent", "(", ")", ";", "MI", "=", "Br", ".", "MI", "=", "InvertedMI", ";", "}", "MachineInstr", "*", "BMI", "=", "&", "MBB", "->", "back", "(", ")", ";", "bool", "NeedSplit", "=", "(", "BMI", "!=", "MI", ")", "||", "!", "BBHasFallthrough", "(", "MBB", ")", ";", "++", "NumCBrFixed", ";", "if", "(", "BMI", "!=", "MI", ")", "{", "if", "(", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", "==", "std", "::", "prev", "(", "MBB", "->", "end", "(", ")", ")", "&&", "BMI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "MachineBasicBlock", "*", "NewDest", "=", "BMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "isBBInRange", "(", "MI", ",", "NewDest", ",", "Br", ".", "OffsetBits", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "BMI", ")", ";", "MachineBasicBlock", "*", "DestBB", "=", "MI", "->", "getOperand", "(", "CondBrMBBOperand", ")", ".", "getMBB", "(", ")", ";", "BMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setMBB", "(", "DestBB", ")", ";", "MI", "->", "getOperand", "(", "CondBrMBBOperand", ")", ".", "setMBB", "(", "NewDest", ")", ";", "return", "true", ";", "}", "}", "}", "if", "(", "NeedSplit", ")", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MI", ";", "++", "MBBI", ";", "splitBlockBeforeInstr", "(", "MBBI", ")", ";", "int", "delta", "=", "TII", "->", "getInstSizeInBytes", "(", "MBB", "->", "back", "(", ")", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "delta", ";", "MBB", "->", "back", "(", ")", ".", "eraseFromParent", "(", ")", ";", "}", "MachineBasicBlock", "*", "NextBB", "=", "std", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ";"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", "->", "getOperand", "(", "CondBrMBBOperand", ")", ".", "getMBB", "(", ")", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "NextBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", ")", ";"], "File": "AArch64BranchFixupPass1", "Func": "fixupConditionalBr", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4628, "Length": 453, "Cover_Rate": 0.668141592920354, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "Def", "=", "MRI", ".", "getUniqueVRegDef", "(", "CFMask", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "InsPt", "=", "Def", "&&", "Def", "->", "getParent", "(", ")", "==", "&", "MBB", "?", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "Def", ")", ")", ":", "MBB", ".", "begin", "(", ")", ";", "MachineInstr", "*", "NewMI", "=", "BuildMI", "(", "MBB", ",", "InsPt", ",", "DL", ",", "TII", "->", "get", "(", "OrOpc", ")", ",", "Exec", ")", ".", "addReg", "(", "Exec", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "LoweredEndCf", ".", "insert", "(", "NewMI", ")", ";", "MachineInstr", "*", "CleanUpMI", "=", "nullptr", ";", "if", "(", "NeedsKillCleanup", ".", "count", "(", "&", "MI", ")", ")", "CleanUpMI", "=", "BuildMI", "(", "MBB", ",", "InsPt", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "if", "(", "LIS", ")", "{"], "ground_truth": ["LIS", "->", "ReplaceMachineInstrInMaps", "(", "MI", ",", "*", "NewMI", ")", ";"], "File": "SILowerControlFlow43", "Func": "emitEndCf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4629, "Length": 149, "Cover_Rate": 0.6422413793103449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "this", "->", "<ISA_LIT>SubTarget", ".", "is<ISA_LIT>64", "(", ")", ")", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}", "else", "{"], "File": "PPCISelLowering107", "Func": "getOptimalMemOpType", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4630, "Length": 17, "Cover_Rate": 0.3469387755102041, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vst3q_lane_u16", "(", "uint16_t", "*", "__a", ",", "uint16x8x3_t", "__b", ",", "const", "int", "__c", ")", "{"], "ground_truth": ["union", "{", "uint16x8x3_t", "__i", ";", "__builtin_neon_ci", "__o", ";", "}", "__bu", "=", "{", "__b", "}", ";"], "File": "arm", "Func": "neon_vst3q_lane_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4631, "Length": 29, "Cover_Rate": 0.6444444444444445, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<ISA_LIT>_CLEANUP_VSETVLI_NAME", ";"], "ground_truth": ["}"], "File": "RISCVCleanupVSETVLI", "Func": "getPassName", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4632, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "DestVT", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "Outs", "[", "<NUM_LIT>", "]", ".", "Flags", ".", "isZExt", "(", ")", "||", "Outs", "[", "<NUM_LIT>", "]", ".", "Flags", ".", "isSExt", "(", ")", ")", "{", "SrcReg", "=", "<ISA_LIT>EmitIntExt", "(", "RVVT", ",", "SrcReg", ",", "DestVT", ",", "Outs", "[", "<NUM_LIT>", "]", ".", "Flags", ".", "isZExt", "(", ")", ")", ";", "if", "(", "SrcReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "}", "}", "unsigned", "DstReg", "=", "VA", ".", "getLocReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "MRI", ".", "getRegClass", "(", "SrcReg", ")", ";", "if", "(", "!", "SrcRC", "->", "contains", "(", "DstReg", ")", ")", "return", "false", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "RetRegs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "}", "unsigned", "RetOpc", "=", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "RetOpc", ")", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RetRegs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "RetRegs", "[", "i", "]", ",", "RegState", "::", "Implicit", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMFastISel29", "Func": "SelectRet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4633, "Length": 220, "Cover_Rate": 0.37037037037037035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "insertDAGNode", "(", "DAG", ",", "N", ",", "NewX", ")", ";", "X", "=", "NewX", ";", "}", "SDValue", "NewMask", "=", "DAG", ".", "getConstant", "(", "Mask", ">>", "ShiftAmt", ",", "DL", ",", "VT", ")", ";", "SDValue", "NewAnd", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "X", ",", "NewMask", ")", ";", "SDValue", "NewShift", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "NewAnd", ",", "Shift", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "insertDAGNode", "(", "DAG", ",", "N", ",", "NewMask", ")", ";", "insertDAGNode", "(", "DAG", ",", "N", ",", "NewAnd", ")", ";", "insertDAGNode", "(", "DAG", ",", "N", ",", "NewShift", ")", ";", "DAG", ".", "ReplaceAllUsesWith", "(", "N", ",", "NewShift", ")", ";", "DAG", ".", "RemoveDeadNode", "(", "N", ".", "getNode", "(", ")", ")", ";"], "ground_truth": ["AM", ".", "Scale", "=", "<NUM_LIT>", "<<", "ShiftAmt", ";"], "File": "X86ISelDAGToDAG1", "Func": "foldMaskedShiftToScaledMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4634, "Length": 126, "Cover_Rate": 0.34054054054054056, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "asm", "volatile", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "eax", ")", ",", "<STR_LIT>", "(", "ebx", ")", ",", "<STR_LIT>", "(", "ecx", ")", ",", "<STR_LIT>", "(", "edx", ")", ":", "<STR_LIT>", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "eax", "==", "<NUM_LIT>", ")", "return", ";", "asm", "volatile", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "eax", ")", ",", "<STR_LIT>", "(", "ebx", ")", ",", "<STR_LIT>", "(", "ecx", ")", ",", "<STR_LIT>", "(", "edx", ")", ":", "<STR_LIT>", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "edx", "&", "SSE", ")", "{", "unsigned", "int", "mxcsr", "=", "__builtin_ia32_stmxcsr", "(", ")", ";", "mxcsr", "|=", "MXCSR_FTZ", ";"], "ground_truth": ["if", "(", "edx", "&", "FXSAVE", ")", "{"], "File": "crtfastmath", "Func": "set_fast_math", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4635, "Length": 96, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "for", "(", "const", "CalleeSavedInfo", "&", "I", ":", "CSI", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "I", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "MSP430FrameLowering (2)", "Func": "restoreCalleeSavedRegisters", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4636, "Length": 79, "Cover_Rate": 0.6422764227642277, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineRegisterInfo", "&", "RegInfo", "=", "MF", ".", "getRegInfo", "(", ")", ";", "EVT", "LocVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "EVT", "ValVT", "=", "VA", ".", "getValVT", "(", ")", ";", "SDValue", "Val", ";", "unsigned", "VReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "RegInfo", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "VReg", ")", ";"], "ground_truth": ["Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "VReg", ",", "LocVT", ")", ";"], "File": "RISCVISelLowering10", "Func": "unpackFromRegLoc", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4637, "Length": 70, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineInstr", "*", "MI", "=", "MRI", ".", "getUniqueVRegDef", "(", "Reg", ")", ";"], "ground_truth": ["return", "MI", "&&", "MI", "->", "isImplicitDef", "(", ")", ";"], "File": "R600OptimizeVectorRegisters", "Func": "isImplicitlyDef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4638, "Length": 21, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "{", "HOST_WIDE_INT", "rounded_size", ";", "rtx", "r3", "=", "MIPS_PROLOGUE_TEMP", "(", "Pmode", ")", ";", "rtx", "r12", "=", "MIPS_PROLOGUE_TEMP2", "(", "Pmode", ")", ";", "gcc_assert", "(", "first", "<=", "<NUM_LIT>", ")", ";", "rounded_size", "=", "size", "&", "-", "PROBE_INTERVAL", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "r3", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "first", ")", ")", ")", ";", "if", "(", "rounded_size", ">", "<NUM_LIT>", ")", "{", "emit_move_insn", "(", "r12", ",", "GEN_INT", "(", "rounded_size", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "r12", ",", "gen_rtx_MINUS", "(", "Pmode", ",", "r3", ",", "r12", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "mips4", "Func": "mips_emit_probe_stack_range", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4639, "Length": 92, "Cover_Rate": 0.38493723849372385, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Available", ".", "erase", "(", "SU", ")", ";"], "ground_truth": ["HazardRec", ".", "EmitInstruction", "(", "SU", ")", ";"], "File": "SystemZMachineScheduler13", "Func": "schedNode", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4640, "Length": 14, "Cover_Rate": 0.3181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>AtomicOptimizer", "::", "buildScan", "(", "IRBuilder", "<", ">", "&", "B", ",", "AtomicRMWInst", "::", "BinOp", "Op", ",", "Value", "*", "V", ",", "Value", "*", "const", "Identity", ")", "const", "{", "Type", "*", "const", "Ty", "=", "V", "->", "getType", "(", ")", ";", "Module", "*", "M", "=", "B", ".", "GetInsertBlock", "(", ")", "->", "getModule", "(", ")", ";", "Function", "*", "UpdateDPP", "=", "<STR_LIT>", "(", "M", ",", "<STR_LIT>", ",", "Ty", ")", ";", "Function", "*", "PermLaneX16", "=", "<STR_LIT>", "(", "M", ",", "<STR_LIT>", ",", "{", "}", ")", ";", "Function", "*", "ReadLane", "=", "<STR_LIT>", "(", "M", ",", "<STR_LIT>", ",", "{", "}", ")", ";", "for", "(", "unsigned", "Idx", "=", "<NUM_LIT>", ";", "Idx", "<", "<NUM_LIT>", ";", "Idx", "++", ")", "{", "V", "=", "buildNonAtomicBinOp", "(", "B", ",", "Op", ",", "V", ",", "B", ".", "CreateCall", "(", "UpdateDPP", ",", "{", "Identity", ",", "V", ",", "B", ".", "getInt32", "(", "DPP", "::", "ROW_SHR0", "|", "<NUM_LIT>", "<<", "Idx", ")", ",", "B", ".", "getInt32", "(", "<NUM_LIT>", ")", ",", "B", ".", "getInt32", "(", "<NUM_LIT>", ")", ",", "B", ".", "getFalse", "(", ")", "}", ")", ")", ";", "}", "if", "(", "ST", "->", "hasDPPBroadcasts", "(", ")", ")", "{", "V", "=", "buildNonAtomicBinOp", "(", "B", ",", "Op", ",", "V", ",", "B", ".", "CreateCall", "(", "UpdateDPP", ",", "{", "Identity", ",", "V", ",", "B", ".", "getInt32", "(", "DPP", "::", "BCAST15", ")", ",", "B", ".", "getInt32", "(", "<NUM_LIT>", ")", ",", "B", ".", "getInt32", "(", "<NUM_LIT>", ")", ",", "B", ".", "getFalse", "(", ")", "}", ")", ")", ";", "V", "=", "buildNonAtomicBinOp", "(", "B", ",", "Op", ",", "V", ",", "B", ".", "CreateCall", "(", "UpdateDPP", ",", "{", "Identity", ",", "V", ",", "B", ".", "getInt32", "(", "DPP", "::", "BCAST31", ")", ",", "B", ".", "getInt32", "(", "<NUM_LIT>", ")", ",", "B", ".", "getInt32", "(", "<NUM_LIT>", ")", ",", "B", ".", "getFalse", "(", ")", "}", ")", ")", ";", "}", "else", "{", "Value", "*", "const", "PermX", "=", "B", ".", "CreateCall", "(", "PermLaneX16", ",", "{", "V", ",", "V", ",", "B", ".", "getInt32", "(", "-", "<NUM_LIT>", ")", ",", "B", ".", "getInt32", "(", "-", "<NUM_LIT>", ")", ",", "B", ".", "getFalse", "(", ")", ",", "B", ".", "getFalse", "(", ")", "}", ")", ";", "V", "=", "buildNonAtomicBinOp", "(", "B", ",", "Op", ",", "V", ",", "B", ".", "CreateCall", "(", "UpdateDPP", ",", "{", "Identity", ",", "PermX", ",", "B", ".", "getInt32", "(", "DPP", "::", "QUAD_PERM_ID", ")", ",", "B", ".", "getInt32", "(", "<NUM_LIT>", ")", ",", "B", ".", "getInt32", "(", "<NUM_LIT>", ")", ",", "B", ".", "getFalse", "(", ")", "}", ")", ")", ";", "if", "(", "!", "ST", "->", "isWave32", "(", ")", ")", "{", "Value", "*", "const", "Lane31", "=", "B", ".", "CreateCall", "(", "ReadLane", ",", "{", "V", ",", "B", ".", "getInt32", "(", "<NUM_LIT>", ")", "}", ")", ";"], "ground_truth": ["V", "=", "buildNonAtomicBinOp", "(", "B", ",", "Op", ",", "V", ",", "B", ".", "CreateCall", "(", "UpdateDPP", ",", "{", "Identity", ",", "Lane31", ",", "B", ".", "getInt32", "(", "DPP", "::", "QUAD_PERM_ID", ")", ",", "B", ".", "getInt32", "(", "<NUM_LIT>", ")", ",", "B", ".", "getInt32", "(", "<NUM_LIT>", ")", ",", "B", ".", "getFalse", "(", ")", "}", ")", ")", ";"], "File": "AMDGPUAtomicOptimizer10", "Func": "buildScan", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4641, "Length": 470, "Cover_Rate": 0.9631147540983607, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "TSInfo", ";"], "ground_truth": ["}"], "File": "FISCSubtarget", "Func": "getSelectionDAGInfo", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4642, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "auto", "E", "=", "BB", "->", "end", "(", ")", ";", "for", "(", "auto", "I", "=", "std", "::", "next", "(", "DefI", "->", "getIterator", "(", ")", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Uses", ".", "erase", "(", "&", "*", "I", ")", ";", "if", "(", "Uses", ".", "empty", "(", ")", "||", "I", "->", "modifiesRegister", "(", "<STR_LIT>", ",", "TRI", ")", ")", "break", ";", "}", "return", "Uses", ".", "empty", "(", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo110", "Func": "isEXECMaskConstantBetweenDefAndUses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4643, "Length": 71, "Cover_Rate": 0.39444444444444443, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SystemZElimCompare (2)", "Func": "isLoadAndTestAsCmp", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4644, "Length": 41, "Cover_Rate": 0.7321428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Src1Idx", "=", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "src1", ")", ";", "if", "(", "Src1Idx", "==", "-", "<NUM_LIT>", ")", "return", "false", ";", "int", "Src0Idx", "=", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "src0", ")", ";", "MachineOperand", "*", "Src0", "=", "getImmOrMaterializedImm", "(", "MRI", ",", "MI", "->", "getOperand", "(", "Src0Idx", ")", ")", ";", "MachineOperand", "*", "Src1", "=", "getImmOrMaterializedImm", "(", "MRI", ",", "MI", "->", "getOperand", "(", "Src1Idx", ")", ")", ";", "if", "(", "!", "Src0", "->", "isImm", "(", ")", "&&", "!", "Src1", "->", "isImm", "(", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "Src0", "->", "isImm", "(", ")", "&&", "Src0", "->", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "{", "bool", "UseCopy", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "<STR_LIT>", "::", "src2", ")", "->", "isReg", "(", ")", ";", "MI", "->", "RemoveOperand", "(", "Src1Idx", ")", ";", "MI", "->", "RemoveOperand", "(", "Src0Idx", ")", ";", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "UseCopy", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";", "return", "true", ";", "}", "}", "if", "(", "Src0", "->", "isImm", "(", ")", "&&", "Src1", "->", "isImm", "(", ")", ")", "{", "int32_t", "NewImm", ";", "if", "(", "!", "evalBinaryInstruction", "(", "Opc", ",", "NewImm", ",", "Src0", "->", "getImm", "(", ")", ",", "Src1", "->", "getImm", "(", ")", ")", ")", "return", "false", ";", "const", "<ISA_LIT>RegisterInfo", "&", "TRI", "=", "TII", "->", "getRegisterInfo", "(", ")", ";", "bool", "IsSGPR", "=", "TRI", ".", "isSGPRReg", "(", "MRI", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "MI", "->", "getOperand", "(", "Src0Idx", ")", ".", "ChangeToImmediate", "(", "NewImm", ")", ";", "MI", "->", "RemoveOperand", "(", "Src1Idx", ")", ";", "mutateCopyOp", "(", "*", "MI", ",", "TII", "->", "get", "(", "getMovOpc", "(", "IsSGPR", ")", ")", ")", ";", "return", "true", ";", "}", "if", "(", "!", "MI", "->", "isCommutable", "(", ")", ")", "return", "false", ";", "if", "(", "Src0", "->", "isImm", "(", ")", "&&", "!", "Src1", "->", "isImm", "(", ")", ")", "{"], "ground_truth": ["std", "::", "swap", "(", "Src0", ",", "Src1", ")", ";"], "File": "SIFoldOperands13", "Func": "tryConstantFoldOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4645, "Length": 334, "Cover_Rate": 0.4435590969455511, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "get<ISA_LIT>ArchVersion", "(", ")", ">=", "<STR_LIT>", "::", "V55", ";"], "ground_truth": ["}"], "File": "HexagonSubtarget14", "Func": "hasV55TOps", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4646, "Length": 10, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "StackVreg", "::", "print", "(", "const", "Stack", "&", "S", ")", "const", "{", "S", ".", "printElement", "(", "dbgs", "(", ")", ",", "*", "this", ")", ";"], "ground_truth": ["}"], "File": "TVMStack", "Func": "print", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4647, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "=", "(", "(", "Value", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "Value", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "Value", "&", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MCS51AsmBackend", "Func": "fixup_6", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4648, "Length": 29, "Cover_Rate": 0.43283582089552236, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FrameIndex", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", ",", "Size", ",", "Align", ")", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "unsigned", "Opcode", "=", "getSGPRSpillRestoreOpcode", "(", "RC", "->", "getSize", "(", ")", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DestReg", ")", "&&", "RC", "->", "getSize", "(", ")", "==", "<NUM_LIT>", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "DestReg", ",", "&", "<STR_LIT>", ")", ";", "}", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "return", ";", "}"], "ground_truth": ["if", "(", "!", "ST", ".", "isVGPRSpillingEnabled", "(", "*", "MF", "->", "getFunction", "(", ")", ")", ")", "{"], "File": "SIInstrInfo112", "Func": "loadRegFromStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4649, "Length": 138, "Cover_Rate": 0.3909348441926346, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrev64q_s8", "(", "int8x16_t", "a", ")", "{", "return", "__builtin_shuffle", "(", "a", ",", "(", "uint8x16_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vrev64q_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4650, "Length": 50, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "mips_function_value", "(", "const_tree", "valtype", ",", "const_tree", "fn_decl_or_type", ",", "bool", "outgoing", "ATTRIBUTE_UNUSED", ")", "{"], "ground_truth": ["return", "mips_function_value_1", "(", "valtype", ",", "fn_decl_or_type", ",", "VOIDmode", ")", ";"], "File": "mips", "Func": "mips_function_value", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4651, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>FastISel", "::", "getRegForPromotedValue", "(", "const", "Value", "*", "V", ",", "bool", "IsSigned", ")", "{"], "ground_truth": ["return", "IsSigned", "?", "getRegForSignedValue", "(", "V", ")", ":", "getRegForUnsignedValue", "(", "V", ")", ";"], "File": "WebAssemblyFastISel (2)2", "Func": "getRegForPromotedValue", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4652, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "TargetLowering", "::", "ArgListTy", "getDivRemArgList", "(", "const", "SDNode", "*", "N", ",", "LLVMContext", "*", "Context", ",", "const", "<ISA_LIT>Subtarget", "*", "Subtarget", ")", "{", "assert", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "bool", "isSigned", "=", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "N", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "EVT", "ArgVT", "=", "N", "->", "getOperand", "(", "i", ")", ".", "getValueType", "(", ")", ";", "Type", "*", "ArgTy", "=", "ArgVT", ".", "getTypeForEVT", "(", "*", "Context", ")", ";", "Entry", ".", "Node", "=", "N", "->", "getOperand", "(", "i", ")", ";", "Entry", ".", "Ty", "=", "ArgTy", ";", "Entry", ".", "isSExt", "=", "isSigned", ";", "Entry", ".", "isZExt", "=", "!", "isSigned", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "Args", ".", "size", "(", ")", ">=", "<NUM_LIT>", ")", "std", "::", "swap", "(", "Args", "[", "<NUM_LIT>", "]", ",", "Args", "[", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["return", "Args", ";"], "File": "ARMISelLowering134", "Func": "getDivRemArgList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4653, "Length": 210, "Cover_Rate": 0.9417040358744395, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_cvtps_epu32", "(", "__m512i", "__W", ",", "__mmask16", "__U", ",", "__m512", "__A", ")", "{"], "ground_truth": ["return", "(", "__m512i", ")", "__builtin_ia32_cvtps2udq512_mask", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v16si", ")", "__W", ",", "(", "__mmask16", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_cvtps_epu32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4654, "Length": 49, "Cover_Rate": 0.98, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallString", "<", "<NUM_LIT>", ">", "Str", ";", "raw_svector_ostream", "O", "(", "Str", ")", ";"], "ground_truth": ["emitDemotedVars", "(", "&", "MF", "->", "getFunction", "(", ")", ",", "O", ")", ";"], "File": "NVPTXAsmPrinter15", "Func": "emitFunctionBodyStart", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4655, "Length": 24, "Cover_Rate": 0.5581395348837209, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "LLT", "s1", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "const", "LLT", "s32", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "const", "LLT", "s64", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "const", "LLT", "p0", "=", "LLT", "::", "pointer", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "getActionDefinitionsBuilder", "(", "G_ADD", ")", ".", "legalFor", "(", "{", "s32", "}", ")", ".", "clampScalar", "(", "<NUM_LIT>", ",", "s32", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "G_UADDE", ")", ".", "lowerFor", "(", "{", "{", "s32", ",", "s1", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_LOAD", ",", "G_STORE", "}", ")", ".", "legalForCartesianProduct", "(", "{", "p0", ",", "s32", "}", ",", "{", "p0", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_AND", ",", "G_OR", ",", "G_XOR", "}", ")", ".", "legalFor", "(", "{", "s32", "}", ")", ".", "clampScalar", "(", "<NUM_LIT>", ",", "s32", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_SHL", ",", "G_ASHR", ",", "G_LSHR", "}", ")", ".", "legalFor", "(", "{", "s32", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_SDIV", ",", "G_SREM", ",", "G_UREM", ",", "G_UDIV", "}", ")", ".", "legalFor", "(", "{", "s32", "}", ")", ".", "minScalar", "(", "<NUM_LIT>", ",", "s32", ")", ".", "libcallFor", "(", "{", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_ICMP", ")", ".", "legalFor", "(", "{", "{", "s32", ",", "s32", "}", "}", ")", ".", "minScalar", "(", "<NUM_LIT>", ",", "s32", ")", ";"], "ground_truth": ["getActionDefinitionsBuilder", "(", "G_CONSTANT", ")", ".", "legalFor", "(", "{", "s32", "}", ")", ".", "clampScalar", "(", "<NUM_LIT>", ",", "s32", ",", "s32", ")", ";"], "File": "MipsLegalizerInfo1", "Func": "MipsLegalizerInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4656, "Length": 228, "Cover_Rate": 0.7676767676767676, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_viwdupq_x_u16", "(", "uint32_t", "*", "__a", ",", "uint32_t", "__b", ",", "const", "int", "__imm", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__arm_viwdupq_x_wb_u16", "(", "__a", ",", "__b", ",", "__imm", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_viwdupq_x_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4657, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "UP", ".", "Partial", "=", "UP", ".", "Runtime", "=", "true", ";", "}"], "ground_truth": ["TargetTransformInfo", "::", "getUnrollingPreferences", "(", "F", ",", "L", ",", "UP", ")", ";"], "File": "PPCTargetTransformInfo26", "Func": "getUnrollingPreferences", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4658, "Length": 22, "Cover_Rate": 0.34375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "HasNestArgument", "(", "const", "MachineFunction", "*", "MF", ")", "{"], "ground_truth": ["const", "Function", "*", "F", "=", "MF", "->", "getFunction", "(", ")", ";"], "File": "X86FrameLowering (2)", "Func": "HasNestArgument", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4659, "Length": 21, "Cover_Rate": 0.3181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "vec_int4", "vec_adds", "(", "vec_int4", "a", ",", "vec_bint4", "b", ")", "{", "return", "(", "vec_adds", "(", "a", ",", "(", "vec_int4", ")", "(", "b", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "vmx2spu", "Func": "vec_adds", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4660, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "getVShift", "(", "bool", "isLeft", ",", "EVT", "VT", ",", "SDValue", "SrcOp", ",", "unsigned", "NumBits", ",", "SelectionDAG", "&", "DAG", ",", "const", "TargetLowering", "&", "TLI", ",", "DebugLoc", "dl", ")", "{", "assert", "(", "VT", ".", "is128BitVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "EVT", "ShVT", "=", "<STR_LIT>", ";", "unsigned", "Opc", "=", "isLeft", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["SrcOp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ShVT", ",", "SrcOp", ")", ";"], "File": "X86ISelLowering116", "Func": "getVShift", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4661, "Length": 69, "Cover_Rate": 0.5609756097560976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Val", ")", "return", "true", ";", "auto", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "const", "auto", "&", "F", "=", "*", "MF", ".", "getFunction", "(", ")", ";", "auto", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "auto", "&", "TLI", "=", "*", "getTLI", "<", "<ISA_LIT>TargetLowering", ">", "(", ")", ";", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Val", "->", "getType", "(", ")", ")", ")", "return", "false", ";", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "SplitVTs", ";", "ArgInfo", "RetInfo", "(", "VReg", ",", "Val", "->", "getType", "(", ")", ")", ";", "setArgFlags", "(", "RetInfo", ",", "AttributeSet", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "RetInfo", ",", "SplitVTs", ",", "DL", ",", "MF", ".", "getRegInfo", "(", ")", ")", ";", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "OutgoingValueHandler", "RetHandler", "(", "MIRBuilder", ",", "MF", ".", "getRegInfo", "(", ")", ",", "Ret", ",", "AssignFn", ")", ";", "return", "handleAssignments", "(", "MIRBuilder", ",", "SplitVTs", ",", "RetHandler", ")", ";"], "ground_truth": ["}"], "File": "ARMCallLowering18", "Func": "lowerReturnVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4662, "Length": 166, "Cover_Rate": 0.8783068783068783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__vector", "signed", "int", "zero", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "return", "(", "__m128i", ")", "vec_vmsumshm", "(", "(", "__v8hi", ")", "__A", ",", "(", "__v8hi", ")", "__B", ",", "zero", ")", ";"], "ground_truth": ["}"], "File": "emmintrin", "Func": "_mm_madd_epi16", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4663, "Length": 35, "Cover_Rate": 0.6140350877192983, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "SllX", ",", "Const1", ")", ";", "}", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Res", ")", ";", "SDValue", "LowX", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "LowX", ",", "Res", ")", ";"], "ground_truth": ["}"], "File": "MipsISelLowering126", "Func": "lowerFABS32", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4664, "Length": 89, "Cover_Rate": 0.31448763250883394, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "StrictAlign", ";"], "ground_truth": ["}"], "File": "AArch64Subtarget (2)", "Func": "requiresStrictAlign", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4665, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Offset", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "getPointerTy", "(", "DL", ")", ",", "Result", ",", "Offset", ")", ";"], "ground_truth": ["}"], "File": "GBZ80ISelLowering", "Func": "LowerFrameIndex", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4666, "Length": 40, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Register", "::", "isPhysicalRegister", "(", "MO", ".", "getReg", "(", ")", ")", "&&", "hasUndefRegUpdate", "(", "MI", ".", "getOpcode", "(", ")", ",", "OpNum", ")", ")", "return", "UndefRegClearance", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "X86InstrInfo (2)3", "Func": "getUndefRegClearance", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4667, "Length": 31, "Cover_Rate": 0.49206349206349204, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "arm_poke_function_name", "(", "FILE", "*", "stream", ",", "const", "char", "*", "name", ")", "{", "unsigned", "long", "alignlength", ";", "unsigned", "long", "length", ";", "rtx", "x", ";", "length", "=", "strlen", "(", "name", ")", "+", "<NUM_LIT>", ";", "alignlength", "=", "ROUND_UP_WORD", "(", "length", ")", ";", "ASM_OUTPUT_ASCII", "(", "stream", ",", "name", ",", "length", ")", ";", "ASM_OUTPUT_ALIGN", "(", "stream", ",", "<NUM_LIT>", ")", ";", "x", "=", "GEN_INT", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "<NUM_LIT>", "+", "alignlength", ")", ";", "assemble_aligned_integer", "(", "UNITS_PER_WORD", ",", "x", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "arm_poke_function_name", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4668, "Length": 77, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "getTailCallSPDelta", "(", ")", "const", "{"], "ground_truth": ["return", "TailCallSPDelta", ";"], "File": "PPCMachineFunctionInfo (2)", "Func": "getTailCallSPDelta", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4669, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emitRRI", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "IDLoc", ",", "STI", ")", ";"], "ground_truth": ["}"], "File": "MipsTargetStreamer1", "Func": "emitNop", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4670, "Length": 16, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "out_args_size", ";", "int", "save_reg_size", ";", "int", "callee_save_reg_size", ";", "if", "(", "cfun", "->", "machine", "->", "initialized", ")", "return", "cfun", "->", "machine", "->", "total_size", ";", "save_reg_size", "=", "<NUM_LIT>", ";", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<=", "LAST_GP_REG", ";", "regno", "++", ")", "if", "(", "prologue_saved_reg_p", "(", "regno", ")", ")", "{", "save_mask", "|=", "<NUM_LIT>", "<<", "regno", ";", "save_reg_size", "+=", "<NUM_LIT>", ";", "}", "if", "(", "TARGET_HAS_CDX", "&&", "save_reg_size", "!=", "<NUM_LIT>", ")", "{", "if", "(", "(", "save_mask", "&", "(", "<NUM_LIT>", "<<", "RA_REGNO", ")", ")", "==", "<NUM_LIT>", ")", "{", "save_mask", "|=", "<NUM_LIT>", "<<", "RA_REGNO", ";", "save_reg_size", "+=", "<NUM_LIT>", ";", "}", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", ">=", "<NUM_LIT>", ";", "regno", "--", ")", "if", "(", "(", "save_mask", "&", "(", "<NUM_LIT>", "<<", "regno", ")", ")", "!=", "<NUM_LIT>", ")", "{", "unsigned", "int", "i", ";", "for", "(", "i", "=", "regno", "-", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "i", "--", ")", "if", "(", "(", "save_mask", "&", "(", "<NUM_LIT>", "<<", "i", ")", ")", "==", "<NUM_LIT>", ")", "{"], "ground_truth": ["save_mask", "|=", "<NUM_LIT>", "<<", "i", ";"], "File": "nios2", "Func": "nios2_compute_frame_layout", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4671, "Length": 163, "Cover_Rate": 0.37557603686635943, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "assert", "(", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "isSeveralBitsExtractOpFromShr", "(", "N", ",", "Opc", ",", "Opd0", ",", "Immr", ",", "Imms", ")", ")", "return", "true", ";", "uint64_t", "ShlImm", "=", "<NUM_LIT>", ";", "uint64_t", "TruncBits", "=", "<NUM_LIT>", ";", "if", "(", "isOpcWithIntImmediate", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ",", "<STR_LIT>", ",", "ShlImm", ")", ")", "{", "Opd0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "VT", "==", "<STR_LIT>", "&&", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Opd0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "TruncBits", "=", "Opd0", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getSizeInBits", "(", ")", "-", "VT", ".", "getSizeInBits", "(", ")", ";", "VT", "=", "Opd0", ".", "getValueType", "(", ")", ";", "assert", "(", "VT", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "BiggerPattern", ")", "{", "Opd0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "else", "return", "false", ";", "if", "(", "ShlImm", ">=", "VT", ".", "getSizeInBits", "(", ")", ")", "{", "DEBUG", "(", "(", "dbgs", "(", ")", "<<", "N", "<<", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AArch64ISelDAGToDAG18", "Func": "isBitfieldExtractOpFromShr", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4672, "Length": 220, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Format", ";"], "ground_truth": ["}"], "File": "X86AsmBackend37", "Func": "getObjectFormat", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4673, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "<STR_LIT>", "(", "N", ".", "getNode", "(", ")", ")", "||", "!", "IsProfitableToFold", "(", "N", ",", "P", ",", "P", ")", "||", "!", "IsLegalToFold", "(", "N", ",", "P", ",", "P", ",", "OptLevel", ")", ")", "return", "false", ";"], "ground_truth": ["return", "selectAddr", "(", "N", ".", "getNode", "(", ")", ",", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Base", ",", "Scale", ",", "Index", ",", "Disp", ",", "Segment", ")", ";"], "File": "X86ISelDAGToDAG (2)", "Func": "tryFoldLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4674, "Length": 64, "Cover_Rate": 0.64, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "get_aligned_mem", "(", "rtx", "ref", ",", "rtx", "*", "paligned_mem", ",", "rtx", "*", "pbitnum", ")", "{", "rtx", "base", ";", "HOST_WIDE_INT", "disp", ",", "offset", ";", "gcc_assert", "(", "GET_CODE", "(", "ref", ")", "==", "MEM", ")", ";", "if", "(", "reload_in_progress", "&&", "!", "memory_address_p", "(", "GET_MODE", "(", "ref", ")", ",", "XEXP", "(", "ref", ",", "<NUM_LIT>", ")", ")", ")", "{", "base", "=", "find_replacement", "(", "&", "XEXP", "(", "ref", ",", "<NUM_LIT>", ")", ")", ";", "gcc_assert", "(", "memory_address_p", "(", "GET_MODE", "(", "ref", ")", ",", "base", ")", ")", ";", "}", "else", "base", "=", "XEXP", "(", "ref", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "base", ")", "==", "PLUS", ")", "disp", "=", "INTVAL", "(", "XEXP", "(", "base", ",", "<NUM_LIT>", ")", ")", ",", "base", "=", "XEXP", "(", "base", ",", "<NUM_LIT>", ")", ";", "else", "disp", "=", "<NUM_LIT>", ";", "if", "(", "MEM_ALIGN", "(", "ref", ")", ">=", "<NUM_LIT>", ")", "offset", "=", "<NUM_LIT>", ";", "else", "offset", "=", "disp", "&", "<NUM_LIT>", ";"], "ground_truth": ["*", "paligned_mem", "=", "widen_memory_access", "(", "ref", ",", "SImode", ",", "-", "offset", ")", ";"], "File": "alpha3", "Func": "get_aligned_mem", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4675, "Length": 159, "Cover_Rate": 0.8153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "firstInst", "=", "MF", "->", "getBlockNumbered", "(", "<NUM_LIT>", ")", "->", "instr_begin", "(", ")", ";", "MachineInstr", "*", "cacheIns", "=", "MF", "->", "CreateMachineInstr", "(", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "firstInst", "->", "getDebugLoc", "(", ")", ",", "true", ")", ";", "cacheIns", "->", "addOperand", "(", "*", "MF", ",", "MachineOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "cacheIns", "->", "addOperand", "(", "*", "MF", ",", "MachineOperand", "::", "CreateReg", "(", "<STR_LIT>", ",", "false", ")", ")", ";", "cacheIns", "->", "addOperand", "(", "*", "MF", ",", "MachineOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "firstInst", "->", "getParent", "(", ")", ";", "MBB", "->", "insert", "(", "firstInst", ",", "cacheIns", ")", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "TPCHwWaGeneral", "Func": "lookupWorkAround", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4676, "Length": 112, "Cover_Rate": 0.4827586206896552, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "delete", "static_cast", "<", "<ISA_LIT>Section", "*", ">", "(", "DwarfFrameSection", ")", ";", "delete", "static_cast", "<", "<ISA_LIT>Section", "*", ">", "(", "DwarfPubTypesSection", ")", ";", "delete", "static_cast", "<", "const", "<ISA_LIT>Section", "*", ">", "(", "DwarfDebugInlineSection", ")", ";", "delete", "static_cast", "<", "<ISA_LIT>Section", "*", ">", "(", "DwarfStrSection", ")", ";", "delete", "static_cast", "<", "<ISA_LIT>Section", "*", ">", "(", "DwarfLocSection", ")", ";"], "ground_truth": ["delete", "static_cast", "<", "<ISA_LIT>Section", "*", ">", "(", "DwarfARangesSection", ")", ";"], "File": "NVPTXISelLowering (2)", "Func": "~NVPTXTargetObjectFile", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4677, "Length": 61, "Cover_Rate": 0.32275132275132273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vrshlq_uv16qi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vrshlq_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4678, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>StoreResults", "(", ")", "{", "return", "new", "<ISA_LIT>StoreResults", "(", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyStoreResults", "Func": "createWebAssemblyStoreResults", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4679, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "ELF", "::", "R_<ISA_LIT>_REFLONG", ";", "case", "FK_PCRel_8", ":", "return", "ELF", "::", "R_<ISA_LIT>_REFQUAD", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_PC_HI32", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_PC_LO32", ";", "}", "}", "switch", "(", "Fixup", ".", "getTargetKind", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "FK_Data_1", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "FK_Data_2", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "FK_Data_4", ":", "return", "ELF", "::", "R_<ISA_LIT>_REFLONG", ";", "case", "FK_Data_8", ":", "return", "ELF", "::", "R_<ISA_LIT>_REFQUAD", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_REFLONG", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_HI32", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_LO32", ";", "case", "<STR_LIT>", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_GOT_HI32", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_GOT_LO32", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_GOTOFF_HI32", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "VEELFObjectWriter2", "Func": "getRelocType", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4680, "Length": 146, "Cover_Rate": 0.4269005847953216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Op0", "=", "DAG", ".", "getBitcast", "(", "IntVT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Op1", "=", "DAG", ".", "getBitcast", "(", "IntVT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "IntOpcode", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "IntOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "IntOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "IntOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "IntOpcode", "=", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["}"], "File": "X86ISelLowering102", "Func": "lowerX86FPLogicOp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4681, "Length": 90, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vornq_x_s16", "(", "int16x8_t", "__a", ",", "int16x8_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vornq_m_sv8hi", "(", "__arm_vuninitializedq_s16", "(", ")", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vornq_x_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4682, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Pred", "=", "<STR_LIT>", "(", "<ISA_LIT>Pred", ")", ";", "}", "unsigned", "CondReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "if", "(", "!", "<ISA_LIT>EmitCmp", "(", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "CI", "->", "isUnsigned", "(", ")", ",", "CondReg", ")", ")", "return", "false", ";", "BuildMI", "(", "*", "BrBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<ISA_LIT>Pred", ")", ".", "addReg", "(", "CondReg", ")", ".", "addMBB", "(", "TBB", ")", ";", "finishCondBranch", "(", "BI", "->", "getParent", "(", ")", ",", "TBB", ",", "FBB", ")", ";", "return", "true", ";", "}", "}", "else", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "BI", "->", "getCondition", "(", ")", ")", ")", "{", "uint64_t", "Imm", "=", "CI", "->", "getZExtValue", "(", ")", ";", "MachineBasicBlock", "*", "Target", "=", "(", "Imm", "==", "<NUM_LIT>", ")", "?", "FBB", ":", "TBB", ";", "fastEmitBranch", "(", "Target", ",", "DbgLoc", ")", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "PPCFastISel (2)", "Func": "SelectBranch", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4683, "Length": 159, "Cover_Rate": 0.5063694267515924, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Subtarget", ".", "prefers32BitThumb", "(", ")", ")", "PM", ".", "add", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";", "PM", ".", "add", "(", "createUnpackMachineBundlesPass", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine61", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4684, "Length": 28, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "CodeModel", "::", "Model", "getEffectiveCodeModel", "(", "Optional", "<", "CodeModel", "::", "Model", ">", "CM", ",", "Reloc", "::", "Model", "RM", ",", "bool", "JIT", ")", "{"], "ground_truth": ["if", "(", "CM", ")", "return", "*", "CM", ";"], "File": "Nios2TargetMachine1", "Func": "getEffectiveCodeModel", "Target": "Nios2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4685, "Length": 31, "Cover_Rate": 0.8378378378378378, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isVCSrcB32", "(", ")", "const", "{", "return", "isRegOrInlineNoMods", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isVCSrcB32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4686, "Length": 15, "Cover_Rate": 0.7894736842105263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "struct", "__htm_tdb", "*", "tdb", "=", "(", "struct", "__htm_tdb", "*", ")", "tdb_ptr", ";"], "ground_truth": ["return", "tdb", "->", "abort_code", ";"], "File": "htmxlintrin", "Func": "__TM_failure_code", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4687, "Length": 17, "Cover_Rate": 0.4358974358974359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_insn", "(", "gen_addsi3", "(", "this_rtx", ",", "this_rtx", ",", "temp1", ")", ")", ";", "}", "if", "(", "!", "TREE_USED", "(", "function", ")", ")", "{", "assemble_external", "(", "function", ")", ";", "TREE_USED", "(", "function", ")", "=", "<NUM_LIT>", ";", "}", "funexp", "=", "XEXP", "(", "DECL_RTL", "(", "function", ")", ",", "<NUM_LIT>", ")", ";", "rtx", "temp2", "=", "gen_rtx_REG", "(", "Pmode", ",", "MB_ABI_TEMP2_REGNUM", ")", ";", "if", "(", "flag_pic", ")", "emit_move_insn", "(", "temp2", ",", "expand_pic_symbol_ref", "(", "Pmode", ",", "funexp", ")", ")", ";", "else", "emit_move_insn", "(", "temp2", ",", "funexp", ")", ";", "emit_insn", "(", "gen_indirect_jump", "(", "temp2", ")", ")", ";", "insn", "=", "get_insns", "(", ")", ";", "shorten_branches", "(", "insn", ")", ";", "assemble_start_function", "(", "thunk_fndecl", ",", "fnname", ")", ";"], "ground_truth": ["final_start_function", "(", "insn", ",", "file", ",", "<NUM_LIT>", ")", ";"], "File": "microblaze", "Func": "microblaze_asm_output_mi_thunk", "Target": "microblaze", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4688, "Length": 116, "Cover_Rate": 0.36477987421383645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "!", "INSN_P", "(", "insn", ")", ")", "continue", ";", "if", "(", "CALL_P", "(", "insn", ")", ")", "++", "call_count", ";", "else", "if", "(", "insn", "==", "prologue_matched", ")", ";", "else", "{", "df_ref", "use", ";", "FOR_EACH_INSN_USE", "(", "use", ",", "insn", ")", "{", "if", "(", "!", "call_used_regs", "[", "DF_REF_REGNO", "(", "use", ")", "]", ")", "{"], "ground_truth": ["if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "<STR_LIT>", "<STR_LIT>", ",", "INSN_UID", "(", "insn", ")", ")", ";"], "File": "riscv-sr", "Func": "FOR_BB_INSNS", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4689, "Length": 70, "Cover_Rate": 0.5223880597014925, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "getVectorIdxTy", "(", "const", "DataLayout", "&", "DL", ")", "const", "override", "{"], "ground_truth": ["return", "<STR_LIT>", "(", "<NUM_LIT>", ")", ";"], "File": "SPIRVISelLowering", "Func": "getVectorIdxTy", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4690, "Length": 17, "Cover_Rate": 0.85, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m128", "_mm_cmpord_ss", "(", "__m128", "__A", ",", "__m128", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128", ")", "__builtin_ia32_cmpordss", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ")", ";"], "File": "xmmintrin4", "Func": "_mm_cmpord_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4691, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "CreateSysCR", "(", "unsigned", "Val", ",", "SMLoc", "S", ",", "SMLoc", "E", ",", "MCContext", "&", "Ctx", ")", "{", "auto", "Op", "=", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "k_SysCR", ",", "Ctx", ")", ";", "Op", "->", "SysCRImm", ".", "Val", "=", "Val", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "return", "Op", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser (2)1", "Func": "CreateSysCR", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4692, "Length": 60, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "Tok", ".", "getString", "(", ")", ".", "find", "(", "'.'", ")", "!=", "StringRef", "::", "npos", ")", "{", "const", "MCExpr", "*", "NewDisp", ";", "if", "(", "ParseIntelDotOperator", "(", "Disp", ",", "NewDisp", ")", ")", "return", "nullptr", ";", "End", "=", "Tok", ".", "getEndLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Disp", "=", "NewDisp", ";", "}", "int", "BaseReg", "=", "SM", ".", "getBaseReg", "(", ")", ";", "int", "IndexReg", "=", "SM", ".", "getIndexReg", "(", ")", ";", "int", "Scale", "=", "SM", ".", "getScale", "(", ")", ";", "if", "(", "!", "isParsingInlineAsm", "(", ")", ")", "{", "if", "(", "!", "BaseReg", "&&", "!", "IndexReg", ")", "{", "if", "(", "!", "SegReg", ")", "return", "<STR_LIT>", "(", "getPointerWidth", "(", ")", ",", "Disp", ",", "Start", ",", "End", ",", "Size", ")", ";", "return", "<STR_LIT>", "(", "getPointerWidth", "(", ")", ",", "SegReg", ",", "Disp", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "Start", ",", "End", ",", "Size", ")", ";", "}"], "ground_truth": ["StringRef", "ErrMsg", ";"], "File": "X86AsmParser100", "Func": "ParseIntelBracExpression", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4693, "Length": 148, "Cover_Rate": 0.3128964059196617, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegionFragment", "*", "getExIdxFragment", "(", ")", "const", "{"], "ground_truth": ["return", "m_pExIdxFragment", ";"], "File": "ARMException", "Func": "getExIdxFragment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4694, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "KMaskOp", "=", "<NUM_LIT>", ";", "if", "(", "<STR_LIT>", "(", "TSFlags", ")", ")", "FirstCommutableVecOp", "=", "<NUM_LIT>", ";", "LastCommutableVecOp", "++", ";", "}", "else", "if", "(", "IsIntrinsic", ")", "{", "FirstCommutableVecOp", "=", "<NUM_LIT>", ";", "}", "if", "(", "isMem", "(", "MI", ",", "LastCommutableVecOp", ")", ")", "LastCommutableVecOp", "--", ";", "if", "(", "SrcOpIdx1", "!=", "CommuteAnyOperandIndex", "&&", "(", "SrcOpIdx1", "<", "FirstCommutableVecOp", "||", "SrcOpIdx1", ">", "LastCommutableVecOp", "||", "SrcOpIdx1", "==", "KMaskOp", ")", ")", "return", "false", ";", "if", "(", "SrcOpIdx2", "!=", "CommuteAnyOperandIndex", "&&", "(", "SrcOpIdx2", "<", "FirstCommutableVecOp", "||", "SrcOpIdx2", ">", "LastCommutableVecOp", "||", "SrcOpIdx2", "==", "KMaskOp", ")", ")", "return", "false", ";", "if", "(", "SrcOpIdx1", "==", "CommuteAnyOperandIndex", "||", "SrcOpIdx2", "==", "CommuteAnyOperandIndex", ")", "{", "unsigned", "CommutableOpIdx2", "=", "SrcOpIdx2", ";", "if", "(", "SrcOpIdx1", "==", "SrcOpIdx2", ")", "CommutableOpIdx2", "=", "LastCommutableVecOp", ";"], "ground_truth": ["else", "if", "(", "SrcOpIdx2", "==", "CommuteAnyOperandIndex", ")", "CommutableOpIdx2", "=", "SrcOpIdx1", ";"], "File": "X86InstrInfo106", "Func": "findThreeSrcCommutedOpIndices", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4695, "Length": 125, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "static", "AluCode", "stringTo<ISA_LIT>AluCode", "(", "StringRef", "S", ")", "{", "return", "StringSwitch", "<", "AluCode", ">", "(", "S", ")", ".", "Case", "(", "<STR_LIT>", ",", "ADD", ")", ".", "Case", "(", "<STR_LIT>", ",", "ADDC", ")", ".", "Case", "(", "<STR_LIT>", ",", "SUB", ")", ".", "Case", "(", "<STR_LIT>", ",", "SUBB", ")", ".", "Case", "(", "<STR_LIT>", ",", "AND", ")", ".", "Case", "(", "<STR_LIT>", ",", "OR", ")", ".", "Case", "(", "<STR_LIT>", ",", "XOR", ")", ".", "Case", "(", "<STR_LIT>", ",", "SHL", ")", ".", "Case", "(", "<STR_LIT>", ",", "SRL", ")", ".", "Case", "(", "<STR_LIT>", ",", "SRA", ")", ".", "Default", "(", "UNKNOWN", ")", ";"], "ground_truth": ["}"], "File": "DLXAluCode", "Func": "stringToDLXAluCode", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4696, "Length": 94, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_APCS_FRAME", "&&", "frame_pointer_needed", "&&", "TARGET_ARM", ")", "save_reg_mask", "|=", "(", "<NUM_LIT>", "<<", "ARM_HARD_FRAME_POINTER_REGNUM", ")", "|", "(", "<NUM_LIT>", "<<", "IP_REGNUM", ")", "|", "(", "<NUM_LIT>", "<<", "LR_REGNUM", ")", "|", "(", "<NUM_LIT>", "<<", "PC_REGNUM", ")", ";", "save_reg_mask", "|=", "arm_compute_save_reg0_reg12_mask", "(", ")", ";", "if", "(", "df_regs_ever_live_p", "(", "LR_REGNUM", ")", "||", "(", "save_reg_mask", "&&", "optimize_size", "&&", "ARM_FUNC_TYPE", "(", "func_type", ")", "==", "ARM_FT_NORMAL", "&&", "!", "crtl", "->", "tail_call_emit", "&&", "!", "crtl", "->", "calls_eh_return", ")", ")", "save_reg_mask", "|=", "<NUM_LIT>", "<<", "LR_REGNUM", ";", "if", "(", "cfun", "->", "machine", "->", "lr_save_eliminated", ")", "save_reg_mask", "&=", "~", "(", "<NUM_LIT>", "<<", "LR_REGNUM", ")", ";", "if", "(", "TARGET_REALLY_IWMMXT", "&&", "(", "(", "bit_count", "(", "save_reg_mask", ")", "+", "ARM_NUM_INTS", "(", "crtl", "->", "args", ".", "pretend_args_size", "+", "arm_compute_static_chain_stack_bytes", "(", ")", ")", ")", "%", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "{", "for", "(", "reg", "=", "<NUM_LIT>", ";", "reg", "<=", "<NUM_LIT>", ";", "reg", "++", ")", "if", "(", "(", "save_reg_mask", "&", "(", "<NUM_LIT>", "<<", "reg", ")", ")", "==", "<NUM_LIT>", ")", "break", ";", "if", "(", "reg", "<=", "<NUM_LIT>", ")", "save_reg_mask", "|=", "(", "<NUM_LIT>", "<<", "reg", ")", ";", "else", "{", "cfun", "->", "machine", "->", "sibcall_blocked", "=", "<NUM_LIT>", ";"], "ground_truth": ["save_reg_mask", "|=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";"], "File": "arm", "Func": "arm_compute_save_core_reg_mask", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4697, "Length": 185, "Cover_Rate": 0.6776556776556777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PassConfig", "(", "<ISA_LIT>TargetMachine", "&", "TM", ",", "PassManagerBase", "&", "PM", ")", ":", "TargetPassConfig", "(", "TM", ",", "PM", ")", "{"], "ground_truth": ["}"], "File": "PPCTargetMachine15", "Func": "PPCPassConfig", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4698, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "unsigned", "ExtOff", "=", "isExt", ";", "unsigned", "Vec0Off", "=", "ExtOff", "+", "<NUM_LIT>", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Regs", "(", "N", "->", "op_begin", "(", ")", "+", "Vec0Off", ",", "N", "->", "op_begin", "(", ")", "+", "Vec0Off", "+", "NumVecs", ")", ";", "SDValue", "RegSeq", "=", "createQTuple", "(", "Regs", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "if", "(", "isExt", ")", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "RegSeq", ")", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "NumVecs", "+", "ExtOff", "+", "<NUM_LIT>", ")", ")", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "VT", ",", "Ops", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelDAGToDAG (2)2", "Func": "SelectTable", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4699, "Length": 123, "Cover_Rate": 0.831081081081081, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "{", "Reg", "=", "CTX", ".", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "<STR_LIT>", ")", ";", "Imm12", "=", "<NUM_LIT>", ";", "isAdd", "=", "false", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", ";"], "ground_truth": ["if", "(", "isThumb2", "(", ")", ")", "Kind", "=", "MCFixupKind", "(", "<STR_LIT>", ")", ";"], "File": "ARMMCCodeEmitter14", "Func": "getAddrModeImm12OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4700, "Length": 79, "Cover_Rate": 0.3319327731092437, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "true", ")", "{", "if", "(", "!", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Colon", ")", ")", "return", "false", ";", "Lex", "(", ")", ";", "StringRef", "Option", "=", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "if", "(", "Option", ".", "compare_lower", "(", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "<ISA_LIT>MCInstrInfo", "::", "setInnerLoop", "(", "MCB", ")", ";"], "ground_truth": ["else", "if", "(", "Option", ".", "compare_lower", "(", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "<ISA_LIT>MCInstrInfo", "::", "setOuterLoop", "(", "MCB", ")", ";"], "File": "HexagonAsmParser12", "Func": "matchBundleOptions", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4701, "Length": 78, "Cover_Rate": 0.7572815533980582, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "&", "<ISA_LIT>LateBranchLoweringPassID", ")", ";", "if", "(", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "addPass", "(", "&", "<ISA_LIT>PreEmitPeepholeID", ")", ";"], "ground_truth": ["addPass", "(", "&", "PostRAHazardRecognizerID", ")", ";"], "File": "AMDGPUTargetMachine74", "Func": "addPreEmitPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4702, "Length": 28, "Cover_Rate": 0.32558139534883723, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "AMDGPUISelLowering107", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4703, "Length": 384, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_min_epu16", "(", "__m256i", "__A", ",", "__m256i", "__B", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_pminuw256", "(", "(", "__v16hi", ")", "__A", ",", "(", "__v16hi", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx2intrin", "Func": "_mm256_min_epu16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4704, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_monitor", "(", "void", "const", "*", "__P", ",", "unsigned", "int", "__E", ",", "unsigned", "int", "__H", ")", "{", "__builtin_ia32_monitor", "(", "__P", ",", "__E", ",", "__H", ")", ";"], "ground_truth": ["}"], "File": "mwaitintrin", "Func": "_mm_monitor", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4705, "Length": 39, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "align_labels", ".", "levels", "[", "<NUM_LIT>", "]", ".", "log", "<", "<NUM_LIT>", ")", "{", "rtx_insn", "*", "next", "=", "next_nonnote_nondebug_insn", "(", "label", ")", ";", "if", "(", "INSN_P", "(", "next", ")", "&&", "recog_memoized", "(", "next", ")", ">=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "}"], "ground_truth": ["return", "align_labels", ".", "levels", "[", "<NUM_LIT>", "]", ".", "log", ";"], "File": "arc", "Func": "arc_label_align", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4706, "Length": 51, "Cover_Rate": 0.85, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Shift", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "!", "Shift", ".", "hasOneUse", "(", ")", "||", "!", "isa", "<", "ConstantSDNode", ">", "(", "Shift", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "true", ";", "unsigned", "ShiftAmt", "=", "Shift", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "unsigned", "MaskLZ", "=", "countLeadingZeros", "(", "Mask", ")", ";", "unsigned", "MaskTZ", "=", "countTrailingZeros", "(", "Mask", ")", ";", "unsigned", "AMShiftAmt", "=", "MaskTZ", ";", "if", "(", "AMShiftAmt", "==", "<NUM_LIT>", "||", "AMShiftAmt", ">", "<NUM_LIT>", ")", "return", "true", ";", "if", "(", "countTrailingOnes", "(", "Mask", ">>", "MaskTZ", ")", "+", "MaskTZ", "+", "MaskLZ", "!=", "<NUM_LIT>", ")", "return", "true", ";", "unsigned", "ScaleDown", "=", "(", "<NUM_LIT>", "-", "X", ".", "getSimpleValueType", "(", ")", ".", "getSizeInBits", "(", ")", ")", "+", "ShiftAmt", ";", "if", "(", "MaskLZ", "<", "ScaleDown", ")", "return", "true", ";", "MaskLZ", "-=", "ScaleDown", ";", "bool", "ReplacingAnyExtend", "=", "false", ";", "if", "(", "X", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "unsigned", "ExtendBits", "=", "X", ".", "getSimpleValueType", "(", ")", ".", "getSizeInBits", "(", ")", "-", "X", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSimpleValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "X", "=", "X", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MaskLZ", "=", "ExtendBits", ">", "MaskLZ", "?", "<NUM_LIT>", ":", "MaskLZ", "-", "ExtendBits", ";", "ReplacingAnyExtend", "=", "true", ";", "}", "APInt", "MaskedHighBits", "=", "APInt", "::", "getHighBitsSet", "(", "X", ".", "getSimpleValueType", "(", ")", ".", "getSizeInBits", "(", ")", ",", "MaskLZ", ")", ";", "KnownBits", "Known", "=", "DAG", ".", "computeKnownBits", "(", "X", ")", ";", "if", "(", "MaskedHighBits", "!=", "Known", ".", "Zero", ")", "return", "true", ";", "MVT", "VT", "=", "N", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "ReplacingAnyExtend", ")", "{"], "ground_truth": ["assert", "(", "X", ".", "getValueType", "(", ")", "!=", "VT", ")", ";"], "File": "X86ISelDAGToDAG1", "Func": "foldMaskAndShiftToScale", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4707, "Length": 264, "Cover_Rate": 0.5477178423236515, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Addr", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "addOperand", "(", "Addr", "[", "i", "]", ")", ";", "MIB", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ";", "(", "*", "MIB", ")", ".", "setMemRefs", "(", "MMOBegin", ",", "MMOEnd", ")", ";", "NewMIs", ".", "push_back", "(", "MIB", ")", ";"], "ground_truth": ["}"], "File": "X86InstrInfo116", "Func": "storeRegToAddr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4708, "Length": 64, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "Val", ";", "InlineAsmIdentifierInfo", "Info", ";", "SMLoc", "Start", "=", "Tok", ".", "getLoc", "(", ")", ",", "End", ";", "StringRef", "Identifier", "=", "Tok", ".", "getString", "(", ")", ";", "if", "(", "ParseIntelInlineAsmIdentifier", "(", "Val", ",", "Identifier", ",", "Info", ",", "false", ",", "End", ")", ")", "return", "nullptr", ";", "void", "*", "Decl", "=", "nullptr", ";", "if", "(", "Info", ".", "isKind", "(", "InlineAsmIdentifierInfo", "::", "IK_EnumVal", ")", ")", "return", "ErrorOperand", "(", "Start", ",", "<STR_LIT>", ")", ";", "else", "if", "(", "Info", ".", "isKind", "(", "InlineAsmIdentifierInfo", "::", "IK_Var", ")", ")", "Decl", "=", "Info", ".", "Var", ".", "Decl", ";", "InstInfo", "->", "AsmRewrites", "->", "emplace_back", "(", "AOK_Skip", ",", "OffsetOfLoc", ",", "<NUM_LIT>", ")", ";", "bool", "Parse32", "=", "is32BitMode", "(", ")", "||", "Code16GCC", ";"], "ground_truth": ["unsigned", "RegNo", "=", "is64BitMode", "(", ")", "?", "<STR_LIT>", ":", "(", "Parse32", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";"], "File": "X86AsmParser (2)5", "Func": "ParseIntelOffsetOfOperator", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4709, "Length": 136, "Cover_Rate": 0.6699507389162561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>DAGToDAGISel", "(", "TargetMachine", "*", "TM", "=", "nullptr", ",", "CodeGenOpt", "::", "Level", "OptLevel", "=", "CodeGenOpt", "::", "Default", ")", ":", "SelectionDAGISel", "(", "*", "TM", ",", "OptLevel", ")", "{", "EnableLateStructurizeCFG", "=", "<ISA_LIT>TargetMachine", "::", "EnableLateStructurizeCFG", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG10", "Func": "AMDGPUDAGToDAGISel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4710, "Length": 34, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "compare_sign_p", "(", "rtx_insn", "*", "insn", ")", "{", "RTX_CODE", "cond", "=", "compare_condition", "(", "insn", ")", ";", "return", "(", "cond", "==", "GE", "||", "cond", "==", "LT", ")", ";"], "ground_truth": ["}"], "File": "avr", "Func": "compare_sign_p", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4711, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isConsecutiveAccess", "(", "MemOp0", ",", "MemOp1", ",", "DL", ",", "SE", ")", ")", "{", "VecMem", ".", "clear", "(", ")", ";", "VecMem", ".", "push_back", "(", "MemOp0", ")", ";", "VecMem", ".", "push_back", "(", "MemOp1", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMParallelDSP22", "Func": "AreSequentialAccesses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4712, "Length": 60, "Cover_Rate": 0.5172413793103449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ConstantIslands", "(", "TargetMachine", "&", "tm", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "TM", "(", "tm", ")", ",", "IsPIC", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", ",", "ABI", "(", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getTargetABI", "(", ")", ")", ",", "STI", "(", "&", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ")", ",", "MF", "(", "<NUM_LIT>", ")", ",", "MCP", "(", "<NUM_LIT>", ")", ",", "PrescannedForConstants", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "MipsConstantIslandPass12", "Func": "MipsConstantIslands", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4713, "Length": 75, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "ap_field", "=", "TYPE_FIELDS", "(", "TREE_TYPE", "(", "valist", ")", ")", ";", "valist", "=", "build3", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "ap_field", ")", ",", "valist", ",", "ap_field", ",", "NULL_TREE", ")", ";", "}", "return", "valist", ";"], "ground_truth": ["}"], "File": "arm", "Func": "arm_extract_valist_ptr", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4714, "Length": 34, "Cover_Rate": 0.576271186440678, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "Kind", "==", "TTI", "::", "SK_Alternate", ")", "{", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Tp", ")", ";", "if", "(", "ST", "->", "hasAVX2", "(", ")", "&&", "LT", ".", "second", "==", "<STR_LIT>", ")", "return", "LT", ".", "first", ";", "static", "const", "CostTblEntry", "<", "<STR_LIT>", ">", "AVXAltShuffleTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", "}", ";", "if", "(", "ST", "->", "hasAVX", "(", ")", ")", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "AVXAltShuffleTbl", ",", "<STR_LIT>", ",", "LT", ".", "second", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", ";", "static", "const", "CostTblEntry", "<", "<STR_LIT>", ">", "SSE41AltShuffleTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", "}", ";", "if", "(", "ST", "->", "hasSSE41", "(", ")", ")", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "SSE41AltShuffleTbl", ",", "<STR_LIT>", ",", "LT", ".", "second", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", ";", "static", "const", "CostTblEntry", "<", "<STR_LIT>", ">", "SSSE3AltShuffleTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}"], "ground_truth": ["}", ";"], "File": "X86TargetTransformInfo66", "Func": "getShuffleCost", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4715, "Length": 298, "Cover_Rate": 0.44477611940298506, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{"], "ground_truth": ["assert", "(", "(", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "||", "MO", ".", "getReg", "(", ")", "<", "<STR_LIT>", "||", "MO", ".", "getReg", "(", ")", ">", "<STR_LIT>", ")", ";"], "File": "PPCMCCodeEmitter (2)", "Func": "getMachineOpValue", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4716, "Length": 62, "Cover_Rate": 0.4460431654676259, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "CONST", ":", "operands", "[", "<NUM_LIT>", "]", "=", "adjust_address", "(", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ",", "<NUM_LIT>", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "break", ";", "case", "PLUS", ":", "arg1", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "arg2", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "if", "(", "CONSTANT_P", "(", "arg1", ")", ")", "base", "=", "arg2", ",", "offset", "=", "arg1", ";", "else", "base", "=", "arg1", ",", "offset", "=", "arg2", ";", "gcc_assert", "(", "REG_P", "(", "base", ")", ")", ";", "if", "(", "REG_P", "(", "offset", ")", ")", "{", "int", "reg_offset", "=", "REGNO", "(", "offset", ")", ";", "int", "reg_base", "=", "REGNO", "(", "base", ")", ";", "int", "reg_dest", "=", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "reg_dest", "+", "<NUM_LIT>", ",", "reg_base", ",", "reg_offset", ")", ";", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "reg_dest", ",", "reg_dest", "+", "<NUM_LIT>", ")", ";", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "reg_dest", "+", "<NUM_LIT>", ",", "reg_dest", "+", "<NUM_LIT>", ")", ";", "}", "else", "{", "operands", "[", "<NUM_LIT>", "]", "=", "adjust_address", "(", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ",", "<NUM_LIT>", ")", ";", "if", "(", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "REGNO", "(", "base", ")", ")", "{", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "thumb_load_double_from_address", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4717, "Length": 220, "Cover_Rate": 0.5213270142180095, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GCNPassConfig", "(", "LLVMTargetMachine", "&", "TM", ",", "PassManagerBase", "&", "PM", ")", ":", "<ISA_LIT>PassConfig", "(", "TM", ",", "PM", ")", "{"], "ground_truth": ["setRequiresCodeGenSCCOrder", "(", "true", ")", ";"], "File": "AMDGPUTargetMachine10", "Func": "GCNPassConfig", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4718, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "report_fatal_error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "RetOps", ".", "insert", "(", "RetOps", ".", "begin", "(", ")", "+", "<NUM_LIT>", ",", "DAG", ".", "getConstant", "(", "LROffset", ",", "<STR_LIT>", ",", "false", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "RetOps", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "LowerInterruptReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4719, "Length": 46, "Cover_Rate": 0.3129251700680272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "RegisterBankInfo", "*", "<ISA_LIT>Subtarget", "::", "getRegBankInfo", "(", ")", "const", "{"], "ground_truth": ["return", "RegBankInfo", ".", "get", "(", ")", ";"], "File": "RISCVSubtarget", "Func": "getRegBankInfo", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4720, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "<STR_LIT>", ";", "}", "assert", "(", "Opc", "&&", "<STR_LIT>", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ")", ";", "if", "(", "DestReg", ")", "MIB", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Define", ")", ";", "if", "(", "SrcReg", ")", "MIB", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "if", "(", "ZeroReg", ")", "MIB", ".", "addReg", "(", "ZeroReg", ")", ";"], "ground_truth": ["}"], "File": "MipsSEInstrInfo25", "Func": "copyPhysReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4721, "Length": 90, "Cover_Rate": 0.37656903765690375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emitFrameOffset", "(", "MBB", ",", "MBBI", ",", "DL", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "FPOffset", ",", "TII", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "if", "(", "NumBytes", ")", "{", "const", "bool", "NeedsRealignment", "=", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", ";", "unsigned", "scratchSPReg", "=", "<STR_LIT>", ";", "if", "(", "NeedsRealignment", ")", "{", "scratchSPReg", "=", "findScratchNonCalleeSaveRegister", "(", "&", "MBB", ")", ";", "assert", "(", "scratchSPReg", "!=", "<STR_LIT>", ")", ";", "}", "if", "(", "!", "canUseRedZone", "(", "MF", ")", ")", "emitFrameOffset", "(", "MBB", ",", "MBBI", ",", "DL", ",", "scratchSPReg", ",", "<STR_LIT>", ",", "-", "NumBytes", ",", "TII", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "(", "NeedsRealignment", ")", "{", "const", "unsigned", "Alignment", "=", "MFI", ".", "getMaxAlignment", "(", ")", ";", "const", "unsigned", "NrBitsToZero", "=", "countTrailingZeros", "(", "Alignment", ")", ";", "assert", "(", "NrBitsToZero", ">", "<NUM_LIT>", ")", ";", "assert", "(", "scratchSPReg", "!=", "<STR_LIT>", ")", ";", "uint32_t", "andMaskEncoded", "=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "|", "(", "(", "<NUM_LIT>", "-", "NrBitsToZero", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "<NUM_LIT>", "-", "NrBitsToZero", "-", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "scratchSPReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "andMaskEncoded", ")", ";", "AFI", "->", "setStackRealigned", "(", "true", ")", ";", "}", "}", "if", "(", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ")", "{", "TII", "->", "copyPhysReg", "(", "MBB", ",", "MBBI", ",", "DL", ",", "RegInfo", "->", "getBaseRegister", "(", ")", ",", "<STR_LIT>", ",", "false", ")", ";", "}", "if", "(", "needsFrameMoves", ")", "{", "const", "DataLayout", "&", "TD", "=", "MF", ".", "getDataLayout", "(", ")", ";", "const", "int", "StackGrowth", "=", "-", "TD", ".", "getPointerSize", "(", "<NUM_LIT>", ")", ";", "unsigned", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "if", "(", "HasFP", ")", "{"], "ground_truth": ["unsigned", "Reg", "=", "RegInfo", "->", "getDwarfRegNum", "(", "FramePtr", ",", "true", ")", ";"], "File": "AArch64FrameLowering39", "Func": "emitPrologue", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4722, "Length": 291, "Cover_Rate": 0.32441471571906355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "tree", "alpha_fold_builtin_extxx", "(", "tree", "op", "[", "]", ",", "unsigned", "HOST_WIDE_INT", "opint", "[", "]", ",", "long", "op_const", ",", "unsigned", "HOST_WIDE_INT", "bytemask", ",", "bool", "is_high", ")", "{", "long", "zap_const", "=", "<NUM_LIT>", ";", "tree", "*", "zap_op", "=", "NULL", ";", "if", "(", "op_const", "&", "<NUM_LIT>", ")", "{", "unsigned", "HOST_WIDE_INT", "loc", ";", "loc", "=", "opint", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ";", "loc", "*=", "BITS_PER_UNIT", ";", "if", "(", "loc", "!=", "<NUM_LIT>", ")", "{"], "ground_truth": ["if", "(", "op_const", "&", "<NUM_LIT>", ")", "{"], "File": "alpha", "Func": "alpha_fold_builtin_extxx", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4723, "Length": 75, "Cover_Rate": 0.5597014925373134, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "}", "if", "(", "!", "register_operand", "(", "dest", ",", "mode", ")", "&&", "!", "register_operand", "(", "src", ",", "mode", ")", "&&", "!", "const_0_operand", "(", "src", ",", "mode", ")", ")", "{", "loongarch_emit_move", "(", "dest", ",", "force_reg", "(", "mode", ",", "src", ")", ")", ";", "return", "true", ";", "}", "if", "(", "CONSTANT_P", "(", "src", ")", "&&", "!", "move_operand", "(", "src", ",", "mode", ")", ")", "{", "loongarch_legitimize_const_move", "(", "mode", ",", "dest", ",", "src", ")", ";"], "ground_truth": ["set_unique_reg_note", "(", "get_last_insn", "(", ")", ",", "REG_EQUAL", ",", "copy_rtx", "(", "src", ")", ")", ";"], "File": "loongarch", "Func": "loongarch_legitimize_move", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4724, "Length": 86, "Cover_Rate": 0.6231884057971014, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__arm_vld1q_z_f32", "(", "__base", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vld1q_z", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4725, "Length": 9, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getVectorNumElements", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "if", "(", "N", "->", "getMaskElt", "(", "i", ")", ">", "<NUM_LIT>", ")", "return", "false", ";", "bool", "HasHi", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "int", "Elt", "=", "N", "->", "getMaskElt", "(", "i", ")", ";", "if", "(", "Elt", ">=", "<NUM_LIT>", "&&", "Elt", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "Elt", "==", "<NUM_LIT>", ")", "HasHi", "=", "true", ";"], "ground_truth": ["}"], "File": "X86ISelLowering144", "Func": "isMOVSLDUPMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4726, "Length": 100, "Cover_Rate": 0.8771929824561403, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "rs6000_emit_msub", "(", "rtx", "target", ",", "rtx", "m1", ",", "rtx", "m2", ",", "rtx", "a", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "target", ")", ";", "rtx", "dst", ";", "if", "(", "optab_handler", "(", "fms_optab", ",", "mode", ")", "!=", "CODE_FOR_nothing", ")", "dst", "=", "expand_ternary_op", "(", "mode", ",", "fms_optab", ",", "m1", ",", "m2", ",", "a", ",", "target", ",", "<NUM_LIT>", ")", ";", "else", "{"], "ground_truth": ["a", "=", "expand_unop", "(", "mode", ",", "neg_optab", ",", "a", ",", "NULL_RTX", ",", "<NUM_LIT>", ")", ";"], "File": "rs60004", "Func": "rs6000_emit_msub", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4727, "Length": 75, "Cover_Rate": 0.646551724137931, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "N", "=", "I", "++", ";", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", "&&", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "!", "Subtarget", "->", "callRegIndirect", "(", ")", ")", "||", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "(", "Subtarget", "->", "is64Bit", "(", ")", "||", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "PIC_", ")", ")", ")", ")", "{", "bool", "HasCallSeq", "=", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Load", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "isCalleeLoad", "(", "Load", ",", "Chain", ",", "HasCallSeq", ")", ")", "continue", ";", "MoveBelowOrigChain", "(", "CurDAG", ",", "Load", ",", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "Chain", ")", ";", "++", "NumLoadMoved", ";", "continue", ";", "}", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "EVT", "SrcVT", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "EVT", "DstVT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "SrcVT", ".", "isVector", "(", ")", "||", "DstVT", ".", "isVector", "(", ")", ")", "continue", ";", "const", "<ISA_LIT>TargetLowering", "*", "<ISA_LIT>Lowering", "=", "static_cast", "<", "const", "<ISA_LIT>TargetLowering", "*", ">", "(", "getTargetLowering", "(", ")", ")", ";", "bool", "SrcIsSSE", "=", "<ISA_LIT>Lowering", "->", "isScalarFPTypeInSSEReg", "(", "SrcVT", ")", ";", "bool", "DstIsSSE", "=", "<ISA_LIT>Lowering", "->", "isScalarFPTypeInSSEReg", "(", "DstVT", ")", ";", "if", "(", "SrcIsSSE", "&&", "DstIsSSE", ")", "continue", ";", "if", "(", "!", "SrcIsSSE", "&&", "!", "DstIsSSE", ")", "{", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "continue", ";", "if", "(", "N", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ")", "continue", ";", "}", "EVT", "MemVT", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "MemVT", "=", "DstVT", ";", "else", "MemVT", "=", "SrcIsSSE", "?", "SrcVT", ":", "DstVT", ";"], "ground_truth": ["SDValue", "MemTmp", "=", "CurDAG", "->", "CreateStackTemporary", "(", "MemVT", ")", ";"], "File": "X86ISelDAGToDAG19", "Func": "PreprocessISelDAG", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4728, "Length": 306, "Cover_Rate": 0.6361746361746362, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Cycle", "=", "getTransSwizzle", "(", "TransSwz", ",", "i", ")", ";", "if", "(", "Src", ".", "first", "<", "<NUM_LIT>", ")", "continue", ";", "if", "(", "ConstCount", ">", "<NUM_LIT>", "&&", "Cycle", "==", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "ConstCount", ">", "<NUM_LIT>", "&&", "Cycle", "==", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "R600InstrInfo19", "Func": "isConstCompatible", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4729, "Length": 47, "Cover_Rate": 0.3884297520661157, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "EVT", "StVT", "=", "St", "->", "getMemoryVT", "(", ")", ";", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "assert", "(", "StVT", "!=", "VT", "&&", "<STR_LIT>", ")", ";", "unsigned", "FromEltSz", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "unsigned", "ToEltSz", "=", "StVT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "!", "isPowerOf2_32", "(", "NumElems", "*", "FromEltSz", "*", "ToEltSz", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "<NUM_LIT>", "!=", "(", "NumElems", "*", "FromEltSz", ")", "%", "ToEltSz", ")", "return", "SDValue", "(", ")", ";", "unsigned", "SizeRatio", "=", "FromEltSz", "/", "ToEltSz", ";", "assert", "(", "SizeRatio", "*", "NumElems", "*", "ToEltSz", "==", "VT", ".", "getSizeInBits", "(", ")", ")", ";", "EVT", "WideVecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "StVT", ".", "getScalarType", "(", ")", ",", "NumElems", "*", "SizeRatio", ")", ";", "assert", "(", "WideVecVT", ".", "getSizeInBits", "(", ")", "==", "VT", ".", "getSizeInBits", "(", ")", ")", ";", "SDLoc", "DL", "(", "St", ")", ";", "SDValue", "WideVec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "WideVecVT", ",", "StVal", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ShuffleVec", "(", "NumElems", "*", "SizeRatio", ",", "-", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElems", ";", "++", "i", ")", "ShuffleVec", "[", "i", "]", "=", "TLI", ".", "isBigEndian", "(", ")", "?", "(", "i", "+", "<NUM_LIT>", ")", "*", "SizeRatio", "-", "<NUM_LIT>", ":", "i", "*", "SizeRatio", ";", "if", "(", "!", "TLI", ".", "isTypeLegal", "(", "WideVecVT", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Shuff", "=", "DAG", ".", "getVectorShuffle", "(", "WideVecVT", ",", "DL", ",", "WideVec", ",", "DAG", ".", "getUNDEF", "(", "WideVec", ".", "getValueType", "(", ")", ")", ",", "ShuffleVec", ".", "data", "(", ")", ")", ";", "MVT", "StoreType", "=", "<STR_LIT>", ";", "for", "(", "MVT", "Tp", ":", "<STR_LIT>", "(", ")", ")", "{", "if", "(", "TLI", ".", "isTypeLegal", "(", "Tp", ")", "&&", "Tp", ".", "getSizeInBits", "(", ")", "<=", "NumElems", "*", "ToEltSz", ")", "StoreType", "=", "Tp", ";", "}", "if", "(", "!", "TLI", ".", "isTypeLegal", "(", "StoreType", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "StoreVecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "StoreType", ",", "VT", ".", "getSizeInBits", "(", ")", "/", "EVT", "(", "StoreType", ")", ".", "getSizeInBits", "(", ")", ")", ";", "assert", "(", "StoreVecVT", ".", "getSizeInBits", "(", ")", "==", "VT", ".", "getSizeInBits", "(", ")", ")", ";", "SDValue", "ShuffWide", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "StoreVecVT", ",", "Shuff", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Chains", ";", "SDValue", "Increment", "=", "DAG", ".", "getConstant", "(", "StoreType", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ",", "DL", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "SDValue", "BasePtr", "=", "St", "->", "getBasePtr", "(", ")", ";", "unsigned", "E", "=", "(", "ToEltSz", "*", "NumElems", ")", "/", "StoreType", ".", "getSizeInBits", "(", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "E", ";", "I", "++", ")", "{"], "ground_truth": ["SDValue", "SubVec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "StoreType", ",", "ShuffWide", ",", "DAG", ".", "getIntPtrConstant", "(", "I", ",", "DL", ")", ")", ";"], "File": "ARMISelLowering132", "Func": "PerformSTORECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4730, "Length": 504, "Cover_Rate": 0.4217573221757322, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeMemBarrierOption", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "if", "(", "Val", "&", "~", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeMemBarrierOption", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4731, "Length": 50, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "GlobalValue", "*", ",", "<NUM_LIT>", ">", "TmpVec", ";", "collectUsedGlobalVariables", "(", "M", ",", "TmpVec", ",", "true", ")", ";", "UsedList", ".", "insert", "(", "TmpVec", ".", "begin", "(", ")", ",", "TmpVec", ".", "end", "(", ")", ")", ";", "TmpVec", ".", "clear", "(", ")", ";", "collectUsedGlobalVariables", "(", "M", ",", "TmpVec", ",", "false", ")", ";", "UsedList", ".", "insert", "(", "TmpVec", ".", "begin", "(", ")", ",", "TmpVec", ".", "end", "(", ")", ")", ";"], "ground_truth": ["return", "UsedList", ";"], "File": "AMDGPULDSUtils", "Func": "getUsedList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4732, "Length": 70, "Cover_Rate": 0.7446808510638298, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Src0", ".", "isImm", "(", ")", "&&", "TII", "->", "isLiteralConstant", "(", "Src0", ",", "TII", "->", "getOpSize", "(", "MI", ",", "Src0Idx", ")", ")", ")", "return", ";", "if", "(", "Src0", ".", "isReg", "(", ")", "&&", "!", "isVGPR", "(", "&", "Src0", ",", "TRI", ",", "MRI", ")", ")", "return", ";", "if", "(", "Src0", ".", "isReg", "(", ")", "&&", "MRI", ".", "hasOneUse", "(", "Src0", ".", "getReg", "(", ")", ")", ")", "{", "unsigned", "Reg", "=", "Src0", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "Def", "=", "MRI", ".", "getUniqueVRegDef", "(", "Reg", ")", ";", "if", "(", "Def", "&&", "Def", "->", "isMoveImmediate", "(", ")", ")", "{", "MachineOperand", "&", "MovSrc", "=", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "bool", "ConstantFolded", "=", "false", ";", "if", "(", "MovSrc", ".", "isImm", "(", ")", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "MovSrc", ".", "getImm", "(", ")", ")", ")", "{", "Src0", ".", "ChangeToImmediate", "(", "MovSrc", ".", "getImm", "(", ")", ")", ";", "ConstantFolded", "=", "true", ";", "}", "if", "(", "ConstantFolded", ")", "{", "if", "(", "MRI", ".", "use_empty", "(", "Reg", ")", ")", "Def", "->", "eraseFromParent", "(", ")", ";", "++", "NumLiteralConstantsFolded", ";", "return", ";", "}", "}", "}", "if", "(", "TryToCommute", "&&", "MI", ".", "isCommutable", "(", ")", "&&", "TII", "->", "commuteInstruction", "(", "MI", ")", ")", "foldImmediates", "(", "MI", ",", "TII", ",", "MRI", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "SIShrinkInstructions38", "Func": "foldImmediates", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4733, "Length": 208, "Cover_Rate": 0.6753246753246753, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vuninitializedq_s64", "(", "void", ")", "{"], "ground_truth": ["int64x2_t", "__uninit", ";"], "File": "arm", "Func": "mve_types___arm_vuninitializedq_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4734, "Length": 8, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GA", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getGlobal", "(", ")", ";", "Offset", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getOffset", "(", ")", ";", "return", "true", ";", "}", "}", "return", "TargetLowering", "::", "isGAPlusOffset", "(", "N", ",", "GA", ",", "Offset", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)", "Func": "isGAPlusOffset", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4735, "Length": 56, "Cover_Rate": 0.5283018867924528, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "LP64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ")", ")", ";", "if", "(", "SrcReg", "!=", "<STR_LIT>", ")", "{", "unsigned", "Reg1", "=", "Reg", ";", "Reg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "LP64", "?", "G8RC", ":", "GPRC", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "LP64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg1", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "getEncodingValue", "(", "SrcReg", ")", "*", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "PPCRegisterInfo22", "Func": "lowerCRSpilling", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4736, "Length": 122, "Cover_Rate": 0.40131578947368424, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "assert", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "<STR_LIT>", ",", "FramePtr", ",", "-", "NumBytes", ",", "TII", ",", "*", "RegInfo", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "}", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "FramePtr", ")", ";", "}", "else", "{", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "&", "MBB", ".", "front", "(", ")", "!=", "MBBI", "&&", "prior", "(", "MBBI", ")", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "MachineBasicBlock", "::", "iterator", "PMBBI", "=", "prior", "(", "MBBI", ")", ";", "emitSPUpdate", "(", "MBB", ",", "PMBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ")", ";", "}", "else", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ")", ";"], "ground_truth": ["}"], "File": "Thumb1FrameLowering38", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4737, "Length": 179, "Cover_Rate": 0.30033557046979864, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Error", "(", "Tok", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int", "Val", "=", "StringSwitch", "<", "int", ">", "(", "Tok", ".", "getString", "(", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Default", "(", "-", "<NUM_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Val", "==", "-", "<NUM_LIT>", ")", "{", "Error", "(", "Tok", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "MatchOperand_ParseFail", ";"], "File": "ARMAsmParser104", "Func": "parseSetEndImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4738, "Length": 78, "Cover_Rate": 0.47560975609756095, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "stackGrowth", "=", "-", "<NUM_LIT>", ";", "MCCFIInstruction", "Inst", "=", "MCCFIInstruction", "::", "createDefCfa", "(", "nullptr", ",", "MRI", ".", "getDwarfRegNum", "(", "llvm", "::", "<STR_LIT>", ",", "true", ")", ",", "-", "stackGrowth", ")", ";", "MAI", "->", "addInitialFrameState", "(", "Inst", ")", ";"], "ground_truth": ["return", "MAI", ";"], "File": "M680x0MCTargetDesc", "Func": "createM680x0MCAsmInfo", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4739, "Length": 40, "Cover_Rate": 0.5797101449275363, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeThumbAddSPImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4740, "Length": 24, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "AsmToken", "&", "RegTok", "=", "Parser", ".", "getTok", "(", ")", ";", "int", "RegNo", "=", "tryParseRegister", "(", ")", ";", "if", "(", "RegNo", "==", "-", "<NUM_LIT>", ")", "return", "true", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateReg", "(", "RegNo", ",", "RegTok", ".", "getLoc", "(", ")", ",", "RegTok", ".", "getEndLoc", "(", ")", ")", ")", ";", "const", "AsmToken", "&", "ExclaimTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "ExclaimTok", ".", "is", "(", "AsmToken", "::", "Exclaim", ")", ")", "{", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateToken", "(", "ExclaimTok", ".", "getString", "(", ")", ",", "ExclaimTok", ".", "getLoc", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "false", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "LBrac", ")", ")", "{", "SMLoc", "SIdx", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "ImmVal", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ImmVal", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ImmVal", ")", ";", "if", "(", "!", "MCE", ")", "return", "TokError", "(", "<STR_LIT>", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RBrac", ")", ")", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "SMLoc", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateVectorIndex", "(", "MCE", "->", "getValue", "(", ")", ",", "SIdx", ",", "E", ",", "getContext", "(", ")", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "tryParseRegisterWithWriteBack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4741, "Length": 259, "Cover_Rate": 0.9316546762589928, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "emitARM64WinCFIClearUnwoundToCall", "(", ")", "{"], "ground_truth": ["}"], "File": "AArch64TargetStreamer2", "Func": "emitARM64WinCFIClearUnwoundToCall", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4742, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_cmpeq_epu64_mask", "(", "__m512i", "__A", ",", "__m512i", "__B", ")", "{", "return", "(", "__mmask8", ")", "__builtin_ia32_ucmpq512_mask", "(", "(", "__v8di", ")", "__A", ",", "(", "__v8di", ")", "__B", ",", "<NUM_LIT>", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_cmpeq_epu64_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4743, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "update_base_reg_p", ")", "{", "offset", "=", "count", "*", "<NUM_LIT>", ";", "new_addr", "=", "plus_constant", "(", "Pmode", ",", "base_addr", ",", "offset", ")", ";", "*", "update_base_reg", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "XVECEXP", "(", "result", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "=", "gen_rtx_SET", "(", "*", "update_base_reg", ",", "new_addr", ")", ";", "}", "for", "(", "par_index", "=", "<NUM_LIT>", ";", "par_index", "<", "count", ";", "par_index", "++", ")", "{", "offset", "=", "par_index", "*", "<NUM_LIT>", ";", "new_addr", "=", "plus_constant", "(", "Pmode", ",", "base_addr", ",", "offset", ")", ";", "mem", "=", "adjust_automodify_address_nv", "(", "basemem", ",", "SImode", ",", "new_addr", ",", "offset", ")", ";", "reg", "=", "gen_rtx_REG", "(", "SImode", ",", "base_regno", "+", "par_index", ")", ";", "XVECEXP", "(", "result", ",", "<NUM_LIT>", ",", "par_index", "+", "start_idx", ")", "=", "gen_rtx_SET", "(", "mem", ",", "reg", ")", ";", "}", "return", "result", ";"], "ground_truth": ["}"], "File": "nds32-memory-manipulation", "Func": "nds32_expand_store_multiple", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4744, "Length": 127, "Cover_Rate": 0.4756554307116105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "EmitALUClause", "(", "MachineBasicBlock", "::", "iterator", "InsertPos", ",", "ClauseFile", "&", "Clause", ",", "unsigned", "&", "CfCount", ")", "{", "CounterPropagateAddr", "(", "Clause", ".", "first", ",", "CfCount", ")", ";", "MachineBasicBlock", "*", "BB", "=", "Clause", ".", "first", "->", "getParent", "(", ")", ";", "BuildMI", "(", "BB", ",", "InsertPos", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "AMDGPU", "::", "ALU_CLAUSE", ")", ")", ".", "addImm", "(", "CfCount", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Clause", ".", "second", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "BB", "->", "splice", "(", "InsertPos", ",", "BB", ",", "Clause", ".", "second", "[", "i", "]", ")", ";", "}", "CfCount", "+=", "Clause", ".", "second", ".", "size", "(", ")", ";"], "ground_truth": ["}"], "File": "R600ControlFlowFinalizer15", "Func": "EmitALUClause", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4745, "Length": 116, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FormalArgHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ",", "CCAssignFn", "*", "AssignFn", ")", ":", "IncomingValueHandler", "(", "MIRBuilder", ",", "MRI", ",", "AssignFn", ")", "{"], "ground_truth": ["}"], "File": "X86CallLowering", "Func": "FormalArgHandler", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4746, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Triple", "&", "TT", "=", "TM", ".", "getTargetTriple", "(", ")", ";", "if", "(", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", "{", "OutStreamer", "->", "emitAssemblerFlag", "(", "MCAF_SubsectionsViaSymbols", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmPrinter14", "Func": "emitEndOfAsmFile", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4747, "Length": 28, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "Opc", "=", "HasAVX512", "?", "<STR_LIT>", ":", "HasSSE1", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "HasAVX512", "?", "<STR_LIT>", ":", "HasSSE2", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "}", "Register", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ";"], "File": "X86FastISel56", "Func": "fastMaterializeFloatZero", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4748, "Length": 82, "Cover_Rate": 0.47126436781609193, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "MipsExpandPseudo10", "Func": "getPassName", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4749, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "StackVreg", "(", "unsigned", "VirtReg", ",", "const", "DILocalVariable", "*", "DbgVar", "=", "nullptr", ")", ":", "VirtReg", "(", "VirtReg", ")", ",", "DbgVar", "(", "DbgVar", ")", "{"], "ground_truth": ["}"], "File": "TVMStackVreg", "Func": "StackVreg", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4750, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_u16_p16", "(", "poly16x4_t", "__a", ")", "{", "return", "(", "uint16x4_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vreinterpret_u16_p16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4751, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "getLength", "(", ")", "{"], "ground_truth": ["return", "length", ";"], "File": "TPCCostModelEmitter", "Func": "getLength", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4752, "Length": 8, "Cover_Rate": 0.8888888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "offset", ";", "rtx", "elt", ";", "rtx", "update_base", ";", "if", "(", "bim_p", ")", "{", "count", "=", "XVECLEN", "(", "op", ",", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "elt", "=", "XVECEXP", "(", "op", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "count", "=", "XVECLEN", "(", "op", ",", "<NUM_LIT>", ")", ";", "elt", "=", "XVECEXP", "(", "op", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "GET_CODE", "(", "elt", ")", "!=", "SET", "||", "count", "<=", "<NUM_LIT>", "||", "count", ">", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "load_p", ")", "{", "if", "(", "GET_CODE", "(", "SET_DEST", "(", "elt", ")", ")", "!=", "REG", "||", "GET_CODE", "(", "SET_SRC", "(", "elt", ")", ")", "!=", "MEM", ")", "return", "false", ";", "first_elt_regno", "=", "REGNO", "(", "SET_DEST", "(", "elt", ")", ")", ";", "}", "else", "{", "if", "(", "GET_CODE", "(", "SET_SRC", "(", "elt", ")", ")", "!=", "REG", "||", "GET_CODE", "(", "SET_DEST", "(", "elt", ")", ")", "!=", "MEM", ")", "return", "false", ";", "first_elt_regno", "=", "REGNO", "(", "SET_SRC", "(", "elt", ")", ")", ";", "}", "if", "(", "!", "nds32_consecutive_registers_load_store_p", "(", "op", ",", "load_p", ",", "bim_p", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "first_elt_regno", ",", "count", ")", ")", "return", "false", ";", "if", "(", "bim_p", ")", "{", "update_base_elt_idx", "=", "<NUM_LIT>", ";"], "ground_truth": ["update_base", "=", "XVECEXP", "(", "op", ",", "<NUM_LIT>", ",", "update_base_elt_idx", ")", ";"], "File": "nds32-predicates", "Func": "nds32_valid_multiple_load_store_p", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4753, "Length": 202, "Cover_Rate": 0.6733333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Dest", "=", "&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Src", "=", "&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "return", "true", ";", "}", "else", "if", "(", "MI", ".", "isMoveReg", "(", ")", "||", "isORCopyInst", "(", "MI", ")", ")", "{", "Dest", "=", "&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Src", "=", "&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "MipsSEInstrInfo11", "Func": "isCopyInstr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4754, "Length": 68, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Opc", ")", "{", "default", ":", "return", "CSEConfigFull", "::", "shouldCSEOpc", "(", "Opc", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "MOSTargetMachine", "Func": "shouldCSEOpc", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4755, "Length": 27, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "HighShift", "=", "DAG", ".", "getConstant", "(", "(", "HighOffset", "-", "Offset", ")", "*", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "Low", "=", "DAG", ".", "getLoad", "(", "getPointerTy", "(", ")", ",", "DL", ",", "Chain", ",", "LowAddr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "High", "=", "DAG", ".", "getLoad", "(", "getPointerTy", "(", ")", ",", "DL", ",", "Chain", ",", "HighAddr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "LowShifted", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Low", ",", "LowShift", ")", ";", "SDValue", "HighShifted", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "High", ",", "HighShift", ")", ";"], "ground_truth": ["SDValue", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "LowShifted", ",", "HighShifted", ")", ";"], "File": "XCoreISelLowering61", "Func": "lowerLoadWordFromAlignedBasePlusOffset", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4756, "Length": 134, "Cover_Rate": 0.30385487528344673, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "(", "Cond", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", "<<", "<STR_LIT>", "<<", "*", "TfrI", ")", ";", "MachineOperand", "&", "MD", "=", "TfrI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "MP", "=", "TfrI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "MS", "=", "TfrI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "MS", ".", "isKill", "(", ")", ")", "return", "false", ";", "if", "(", "MD", ".", "getSubReg", "(", ")", ")", "return", "false", ";", "RegisterRef", "RT", "(", "MS", ")", ";", "unsigned", "PredR", "=", "MP", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "DefI", "=", "getReachingDefForPred", "(", "RT", ",", "TfrI", ",", "PredR", ",", "Cond", ")", ";", "if", "(", "!", "DefI", "||", "!", "isPredicable", "(", "DefI", ")", ")", "return", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "DefI", ")", ";", "ReferenceMap", "Uses", ",", "Defs", ";", "MachineBasicBlock", "::", "iterator", "DefIt", "=", "DefI", ",", "TfrIt", "=", "TfrI", ";", "bool", "PredValid", "=", "true", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "std", "::", "next", "(", "DefIt", ")", ";", "I", "!=", "TfrIt", ";", "++", "I", ")", "{", "if", "(", "!", "I", "->", "modifiesRegister", "(", "PredR", ",", "<NUM_LIT>", ")", ")", "continue", ";", "PredValid", "=", "false", ";", "break", ";", "}", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "std", "::", "next", "(", "DefIt", ")", ";", "I", "!=", "TfrIt", ";", "++", "I", ")", "{", "MachineInstr", "*", "MI", "=", "&", "*", "I", ";", "unsigned", "Exec", "=", "Exec_Then", "|", "Exec_Else", ";", "if", "(", "PredValid", "&&", "HII", "->", "isPredicated", "(", "*", "MI", ")", "&&", "MI", "->", "readsRegister", "(", "PredR", ")", ")", "Exec", "=", "(", "Cond", "==", "HII", "->", "isPredicatedTrue", "(", "*", "MI", ")", ")", "?", "Exec_Then", ":", "Exec_Else", ";", "for", "(", "auto", "&", "Op", ":", "MI", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "Op", ".", "isReg", "(", ")", ")", "continue", ";", "RegisterRef", "RR", "=", "Op", ";"], "ground_truth": ["if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "RR", ".", "Reg", ")", ")", "return", "false", ";"], "File": "HexagonExpandCondsets24", "Func": "predicate", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4757, "Length": 316, "Cover_Rate": 0.535593220338983, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "y", "=", "(", "vec_uchar16", ")", "(", "vec_sr", "(", "(", "vec_uint4", ")", "vec_sro", "(", "(", "vec_uchar16", ")", "(", "a", ")", ",", "(", "(", "vec_uchar16", ")", "(", "(", "vec_uint4", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", ")", ",", "(", "vec_uint4", ")", "vec_sub", "(", "vec_splat_u8", "(", "<NUM_LIT>", ")", ",", "x", ")", ")", ")", ";"], "ground_truth": ["result", "=", "vec_or", "(", "vec_sll", "(", "(", "qword", ")", "(", "a", ")", ",", "x", ")", ",", "y", ")", ";"], "File": "si2vmx", "Func": "si_rotqbi", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4758, "Length": 75, "Cover_Rate": 0.5859375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "attributes", "=", "TYPE_ATTRIBUTES", "(", "TREE_TYPE", "(", "current_function_decl", ")", ")", ";"], "ground_truth": ["return", "lookup_attribute", "(", "<STR_LIT>", ",", "attributes", ")", "!=", "NULL_TREE", ";"], "File": "crx", "Func": "crx_interrupt_function_p", "Target": "crx", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4759, "Length": 20, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HOST_WIDE_INT", "locals_size", "=", "get_frame_size", "(", ")", ";", "int", "regno", ";", "HOST_WIDE_INT", "stack_space_to_deallocate", "=", "(", "current_function_outgoing_args_size", "+", "current_function_pretend_args_size", "+", "locals_size", "+", "<NUM_LIT>", ")", "&", "~", "<NUM_LIT>", ";", "HOST_WIDE_INT", "offset", "=", "current_function_outgoing_args_size", ";", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", ">=", "MMIX_FIRST_GLOBAL_REGNUM", ";", "regno", "--", ")", "if", "(", "(", "(", "regno", "!=", "MMIX_FRAME_POINTER_REGNUM", "||", "!", "frame_pointer_needed", ")", "&&", "regs_ever_live", "[", "regno", "]", "&&", "!", "call_used_regs", "[", "regno", "]", ")", "||", "IS_MMIX_EH_RETURN_DATA_REG", "(", "regno", ")", ")", "stack_space_to_deallocate", "+=", "<NUM_LIT>", ";", "if", "(", "MMIX_CFUN_HAS_LANDING_PAD", ")", "stack_space_to_deallocate", "+=", "<NUM_LIT>", ";", "else", "if", "(", "MMIX_CFUN_NEEDS_SAVED_EH_RETURN_ADDRESS", ")", "stack_space_to_deallocate", "+=", "<NUM_LIT>", ";", "if", "(", "frame_pointer_needed", ")", "stack_space_to_deallocate", "+=", "<NUM_LIT>", ";", "if", "(", "(", "stack_space_to_deallocate", "%", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "internal_error", "(", "<STR_LIT>", ",", "stack_space_to_deallocate", ")", ";", "for", "(", "regno", "=", "MMIX_FIRST_GLOBAL_REGNUM", ";", "regno", "<=", "<NUM_LIT>", ";", "regno", "++", ")", "if", "(", "(", "(", "regno", "!=", "MMIX_FRAME_POINTER_REGNUM", "||", "!", "frame_pointer_needed", ")", "&&", "regs_ever_live", "[", "regno", "]", "&&", "!", "call_used_regs", "[", "regno", "]", ")", "||", "IS_MMIX_EH_RETURN_DATA_REG", "(", "regno", ")", ")", "{"], "ground_truth": ["if", "(", "offset", ">", "<NUM_LIT>", ")", "{"], "File": "mmix3", "Func": "mmix_expand_epilogue", "Target": "mmix", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4760, "Length": 169, "Cover_Rate": 0.52, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMachineVerifierClean", "(", ")", "const", "override", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "SNESTargetMachine", "Func": "isMachineVerifierClean", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4761, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>IREmitter", "::", "visitVLD2_UPD", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVLD2_UPD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4762, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "VK_<ISA_LIT>_LO12", ":", "return", "<STR_LIT>", ";", "case", "VK_<ISA_LIT>_HI20", ":", "return", "<STR_LIT>", ";", "case", "VK_<ISA_LIT>_PCREL_LO12", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "VK_<ISA_LIT>_PCREL_HI20", ":", "return", "<STR_LIT>", ";"], "File": "RISCVMCExpr19", "Func": "getFixupKind", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4763, "Length": 24, "Cover_Rate": 0.32, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "MBB", ".", "end", "(", ")", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addOperand", "(", "Cond", "[", "<NUM_LIT>", "]", ")", ".", "addMBB", "(", "TBB", ")", ";", "NumInserted", "++", ";", "}", "if", "(", "Cond", ".", "empty", "(", ")", "||", "FBB", ")", "{", "BuildMI", "(", "MBB", ",", "MBB", ".", "end", "(", ")", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "Cond", ".", "empty", "(", ")", "?", "TBB", ":", "FBB", ")", ";", "NumInserted", "++", ";"], "ground_truth": ["}"], "File": "LEGInstrInfo", "Func": "insertBranch", "Target": "LEG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4764, "Length": 81, "Cover_Rate": 0.5827338129496403, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "<ISA_LIT>TTIImpl", "::", "getShuffleCost", "(", "TTI", "::", "ShuffleKind", "Kind", ",", "Type", "*", "Tp", ",", "int", "Index", ",", "Type", "*", "SubTp", ")", "{", "assert", "(", "Tp", "->", "isVectorTy", "(", ")", ")", ";", "assert", "(", "ST", "->", "hasVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "NumVectors", "=", "getNumVectorRegs", "(", "Tp", ")", ";", "if", "(", "Tp", "->", "getScalarType", "(", ")", "->", "isFP128Ty", "(", ")", ")", "return", "(", "Kind", "==", "TargetTransformInfo", "::", "SK_Broadcast", "?", "NumVectors", "-", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "switch", "(", "Kind", ")", "{", "case", "TargetTransformInfo", "::", "SK_ExtractSubvector", ":", "return", "(", "Index", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "NumVectors", ")", ";", "case", "TargetTransformInfo", "::", "SK_Broadcast", ":", "return", "NumVectors", "-", "<NUM_LIT>", ";"], "ground_truth": ["default", ":"], "File": "SystemZTargetTransformInfo32", "Func": "getShuffleCost", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4765, "Length": 110, "Cover_Rate": 0.8527131782945736, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFrameInfo", "*", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Loc", ")", "->", "getIndex", "(", ")", ";", "int", "BFI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "BaseLoc", ")", "->", "getIndex", "(", ")", ";", "int", "FS", "=", "MFI", "->", "getObjectSize", "(", "FI", ")", ";", "int", "BFS", "=", "MFI", "->", "getObjectSize", "(", "BFI", ")", ";", "if", "(", "FS", "!=", "BFS", "||", "FS", "!=", "(", "int", ")", "Bytes", ")", "return", "false", ";", "return", "MFI", "->", "getObjectOffset", "(", "FI", ")", "==", "(", "MFI", "->", "getObjectOffset", "(", "BFI", ")", "+", "Dist", "*", "Bytes", ")", ";", "}", "if", "(", "DAG", ".", "isBaseWithConstantOffset", "(", "Loc", ")", "&&", "Loc", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "BaseLoc", "&&", "cast", "<", "ConstantSDNode", ">", "(", "Loc", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getSExtValue", "(", ")", "==", "Dist", "*", "Bytes", ")", "return", "true", ";"], "ground_truth": ["const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";"], "File": "PPCISelLowering120", "Func": "isConsecutiveLS", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4766, "Length": 156, "Cover_Rate": 0.46706586826347307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "!", "MRI", "->", "canReserveReg", "(", "FramePtr", ")", ")", "return", "false", ";", "if", "(", "CantUseSP", "(", "MFI", ")", ")", "return", "MRI", "->", "canReserveReg", "(", "BasePtr", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "M680x0RegisterInfo", "Func": "canRealignStack", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4767, "Length": 44, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "const", "TargetRegisterInfo", "*", "TRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "unsigned", "*", "SubSet", "=", "TRI", "->", "getSubRegisters", "(", "DestReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "SubSet", "[", "<NUM_LIT>", "]", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addFrameIndex", "(", "FI", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "SubSet", "[", "<NUM_LIT>", "]", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addFrameIndex", "(", "FI", ")", ";"], "ground_truth": ["}"], "File": "MipsInstrInfo38", "Func": "loadRegFromStackSlot", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4768, "Length": 93, "Cover_Rate": 0.3240418118466899, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "lowerV16F32VectorShuffle", "(", "SDValue", "Op", ",", "SDValue", "V1", ",", "SDValue", "V2", ",", "const", "<ISA_LIT>Subtarget", "*", "Subtarget", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDLoc", "DL", "(", "Op", ")", ";", "assert", "(", "V1", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "V2", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "ShuffleVectorSDNode", "*", "SVOp", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ")", ";", "ArrayRef", "<", "int", ">", "Mask", "=", "SVOp", "->", "getMask", "(", ")", ";", "assert", "(", "Mask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "SDValue", "UnpckNode", "=", "lowerVectorShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ";", "if", "(", "UnpckNode", ")", "return", "UnpckNode", ";"], "ground_truth": ["return", "lowerVectorShuffleWithPERMV", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ";"], "File": "X86ISelLowering173", "Func": "lowerV16F32VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4769, "Length": 133, "Cover_Rate": 0.9366197183098591, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "c4x_leaf_function_p", "(", ")", "{"], "ground_truth": ["if", "(", "lookup_attribute", "(", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "TREE_TYPE", "(", "current_function_decl", ")", ")", ")", ")", "return", "<NUM_LIT>", ";"], "File": "c4x", "Func": "c4x_leaf_function_p", "Target": "c4x", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 4770, "Length": 24, "Cover_Rate": 0.6486486486486487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "AM", ".", "BaseOffs", "<=", "-", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "||", "AM", ".", "BaseOffs", ">=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "AM", ".", "BaseGV", ")", "return", "false", ";", "switch", "(", "AM", ".", "Scale", ")", "{"], "ground_truth": ["case", "<NUM_LIT>", ":"], "File": "PPCISelLowering (2)", "Func": "isLegalAddressingMode", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4771, "Length": 47, "Cover_Rate": 0.42342342342342343, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_pdep_u32", "(", "unsigned", "int", "__X", ",", "unsigned", "int", "__Y", ")", "{"], "ground_truth": ["return", "_pdep_u64", "(", "__X", ",", "__Y", ")", ";"], "File": "bmi2intrin", "Func": "_pdep_u32", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4772, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "G", ".", "Nodes", ".", "end", "(", ")", ";"], "ground_truth": ["}"], "File": "PatmosCallGraphBuilder1", "Func": "nodes_end", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 4773, "Length": 10, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasRTC", "(", ")", "const", "{", "return", "m_RTC", ";"], "ground_truth": ["}"], "File": "GBZ80Subtarget", "Func": "hasRTC", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4774, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_insn", "(", "gen_insql_be", "(", "ins_tmps", "[", "i", "]", ",", "data_regs", "[", "i", "]", ",", "dreg", ")", ")", ";", "emit_insn", "(", "gen_insxh", "(", "data_regs", "[", "i", "]", ",", "data_regs", "[", "i", "]", ",", "i64", ",", "dreg", ")", ")", ";", "}", "else", "{", "emit_insn", "(", "gen_insxh", "(", "ins_tmps", "[", "i", "]", ",", "data_regs", "[", "i", "]", ",", "i64", ",", "dreg", ")", ")", ";", "emit_insn", "(", "gen_insql_le", "(", "data_regs", "[", "i", "]", ",", "data_regs", "[", "i", "]", ",", "dreg", ")", ")", ";", "}", "}", "for", "(", "i", "=", "words", "-", "<NUM_LIT>", ";", "i", ">", "<NUM_LIT>", ";", "--", "i", ")", "{", "ins_tmps", "[", "i", "-", "<NUM_LIT>", "]", "=", "expand_binop", "(", "DImode", ",", "ior_optab", ",", "data_regs", "[", "i", "]", ",", "ins_tmps", "[", "i", "-", "<NUM_LIT>", "]", ",", "ins_tmps", "[", "i", "-", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "OPTAB_WIDEN", ")", ";", "}", "}", "if", "(", "WORDS_BIG_ENDIAN", ")", "{", "emit_insn", "(", "gen_mskxl_be", "(", "st_tmp_2", ",", "st_tmp_2", ",", "constm1_rtx", ",", "dreg", ")", ")", ";", "emit_insn", "(", "gen_mskxh", "(", "st_tmp_1", ",", "st_tmp_1", ",", "i64", ",", "dreg", ")", ")", ";", "}", "else", "{", "emit_insn", "(", "gen_mskxh", "(", "st_tmp_2", ",", "st_tmp_2", ",", "i64", ",", "dreg", ")", ")", ";", "emit_insn", "(", "gen_mskxl_le", "(", "st_tmp_1", ",", "st_tmp_1", ",", "constm1_rtx", ",", "dreg", ")", ")", ";", "}", "if", "(", "data_regs", "!=", "NULL", ")", "{", "st_tmp_2", "=", "expand_binop", "(", "DImode", ",", "ior_optab", ",", "st_tmp_2", ",", "ins_tmps", "[", "words", "-", "<NUM_LIT>", "]", ",", "st_tmp_2", ",", "<NUM_LIT>", ",", "OPTAB_WIDEN", ")", ";", "st_tmp_1", "=", "expand_binop", "(", "DImode", ",", "ior_optab", ",", "st_tmp_1", ",", "data_regs", "[", "<NUM_LIT>", "]", ",", "st_tmp_1", ",", "<NUM_LIT>", ",", "OPTAB_WIDEN", ")", ";", "}", "if", "(", "WORDS_BIG_ENDIAN", ")", "emit_move_insn", "(", "st_addr_1", ",", "st_tmp_1", ")", ";", "else", "emit_move_insn", "(", "st_addr_2", ",", "st_tmp_2", ")", ";"], "ground_truth": ["for", "(", "i", "=", "words", "-", "<NUM_LIT>", ";", "i", ">", "<NUM_LIT>", ";", "--", "i", ")", "{"], "File": "alpha3", "Func": "alpha_expand_unaligned_store_words", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4775, "Length": 290, "Cover_Rate": 0.4517133956386293, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NewReg", "=", "MRI", ".", "createVirtualRegister", "(", "MRI", ".", "getRegClass", "(", "Reg", ")", ")", ";", "TII", "->", "reMaterialize", "(", "MBB", ",", "Insert", ",", "NewReg", ",", "<NUM_LIT>", ",", "Def", ",", "*", "TRI", ")", ";", "Op", ".", "setReg", "(", "NewReg", ")", ";", "MachineInstr", "*", "Clone", "=", "&", "*", "std", "::", "prev", "(", "Insert", ")", ";", "LIS", ".", "InsertMachineInstrInMaps", "(", "*", "Clone", ")", ";", "LIS", ".", "createAndComputeVirtRegInterval", "(", "NewReg", ")", ";", "MFI", ".", "stackifyVReg", "(", "NewReg", ")", ";", "ImposeStackOrdering", "(", "Clone", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "Clone", "->", "dump", "(", ")", ")", ";", "bool", "IsDead", "=", "MRI", ".", "use_empty", "(", "Reg", ")", ";", "if", "(", "!", "IsDead", ")", "{", "LiveInterval", "&", "LI", "=", "LIS", ".", "getInterval", "(", "Reg", ")", ";", "ShrinkToUses", "(", "LI", ",", "LIS", ")", ";", "IsDead", "=", "!", "LI", ".", "liveAt", "(", "LIS", ".", "getInstructionIndex", "(", "Def", ")", ".", "getDeadSlot", "(", ")", ")", ";", "}", "if", "(", "IsDead", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "SlotIndex", "Idx", "=", "LIS", ".", "getInstructionIndex", "(", "Def", ")", ".", "getRegSlot", "(", ")", ";"], "ground_truth": ["LIS", ".", "removePhysRegDefAt", "(", "<STR_LIT>", ",", "Idx", ")", ";"], "File": "WebAssemblyRegStackify10", "Func": "RematerializeCheapDef", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4776, "Length": 186, "Cover_Rate": 0.6305084745762712, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_ror_epi64", "(", "__m512i", "__A", ",", "int", "__B", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_prorq512_mask", "(", "(", "__v8di", ")", "__A", ",", "__B", ",", "(", "__v8di", ")", "_mm512_undefined_epi32", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_ror_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4777, "Length": 50, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "->", "isCall", "(", ")", ")", "return", "true", ";", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "default", ":", "break", ";", "}", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", "->", "operands", "(", ")", ")", "{", "if", "(", "MO", ".", "isFI", "(", ")", ")", "return", "true", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "R", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "R", ")", ")", "return", "true", ";", "for", "(", "MCSubRegIterator", "S", "(", "R", ",", "&", "HRI", ",", "true", ")", ";", "S", ".", "isValid", "(", ")", ";", "++", "S", ")", "if", "(", "CSR", "[", "*", "S", "]", ")", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "HexagonFrameLowering59", "Func": "needsStackFrame", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4778, "Length": 131, "Cover_Rate": 0.7485714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "NextVA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "Lo", ",", "Hi", ";", "SDValue", "ArgValueLo", ",", "ArgValueHi", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "&", "<STR_LIT>", ";", "if", "(", "nullptr", "==", "InFlag", ")", "{", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "ArgValueLo", "=", "DAG", ".", "getCopyFromReg", "(", "Root", ",", "Dl", ",", "Reg", ",", "<STR_LIT>", ")", ";", "Reg", "=", "MF", ".", "addLiveIn", "(", "NextVA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "ArgValueHi", "=", "DAG", ".", "getCopyFromReg", "(", "Root", ",", "Dl", ",", "Reg", ",", "<STR_LIT>", ")", ";", "}", "else", "{"], "ground_truth": ["ArgValueLo", "=", "DAG", ".", "getCopyFromReg", "(", "Root", ",", "Dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "<STR_LIT>", ",", "*", "InFlag", ")", ";"], "File": "X86ISelLowering (2)6", "Func": "getv64i1Argument", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4779, "Length": 138, "Cover_Rate": 0.4169184290030212, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Splat", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "ConstantSDNode", "*", "Mask", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Splat", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Mask", "||", "Mask", "->", "getZExtValue", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "AArch64ISelLowering (2)2", "Func": "getGatherScatterIndexIsExtended", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4780, "Length": 49, "Cover_Rate": 0.4803921568627451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vreinterpretq_s16_s32", "(", "int32x4_t", "__a", ")", "{"], "ground_truth": ["return", "(", "int16x8_t", ")", "__a", ";"], "File": "arm", "Func": "mve_types___arm_vreinterpretq_s16_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4781, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "if", "(", "VT", ".", "is256BitVector", "(", ")", ")", "{", "SDValue", "R", "=", "WidenMaskArithmetic", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "if", "(", "R", ".", "getNode", "(", ")", ")", "return", "R", ";", "}", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N0", ".", "getResNo", "(", ")", "==", "<NUM_LIT>", "&&", "N0", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", ")", "{", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "VT", ")", ";", "SDValue", "R", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "NodeTys", ",", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "N0", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "R", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "return", "R", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering171", "Func": "PerformZExtCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4782, "Length": 148, "Cover_Rate": 0.3238512035010941, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask3_fmadd_sd", "(", "__m128d", "__W", ",", "__m128d", "__A", ",", "__m128d", "__B", ",", "__mmask8", "__U", ")", "{", "return", "(", "__m128d", ")", "__builtin_ia32_vfmaddsd3_mask3", "(", "(", "__v2df", ")", "__W", ",", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__B", ",", "(", "__mmask8", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm_mask3_fmadd_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4783, "Length": 58, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "X86InstrInfo (2)", "Func": "anchor", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4784, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Skipped", "&&", "MCID", ".", "getOperandConstraint", "(", "OpIdx", ",", "MCOI", "::", "TIED_TO", ")", "!=", "-", "<NUM_LIT>", ")", "++", "OpIdx", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "unsigned", "AM3Opc", "=", "(", "ImplicitRn", "==", "<STR_LIT>", ")", "?", "<NUM_LIT>", ":", "MI", ".", "getOperand", "(", "OpIdx", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "Binary", "|=", "(", "(", "<STR_LIT>", "(", "AM3Opc", ")", "==", "<STR_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "<<", "<STR_LIT>", ")", ";", "if", "(", "MO2", ".", "getReg", "(", ")", ")", "{", "Binary", "|=", "get<ISA_LIT>RegisterNumbering", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "Binary", "|=", "<NUM_LIT>", "<<", "<STR_LIT>", ";", "if", "(", "unsigned", "ImmOffs", "=", "<STR_LIT>", "(", "AM3Opc", ")", ")", "{", "Binary", "|=", "(", "ImmOffs", ">>", "<NUM_LIT>", ")", "<<", "<STR_LIT>", ";", "Binary", "|=", "(", "ImmOffs", "&", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter12", "Func": "emitMiscLoadStoreInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4785, "Length": 141, "Cover_Rate": 0.42727272727272725, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "inMicro<ISA_LIT>Mode", "(", ")", "const", "{", "return", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ";"], "ground_truth": ["}"], "File": "MipsAsmParser", "Func": "inMicroMipsMode", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4786, "Length": 17, "Cover_Rate": 0.8947368421052632, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "MipsInstrInfo (2)", "Func": "anchor", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4787, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", ";", "}", "TOut", ".", "emitStoreWithImmOffset", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "StackOffset", ",", "[", "&", "]", "(", ")", "{", "return", "getATReg", "(", "IDLoc", ")", ";", "}", ",", "IDLoc", ",", "STI", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmParser56", "Func": "createCpRestoreMemOp", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4788, "Length": 35, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vqrdmlahq_n_uv8hi", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vqrdmlahq_n_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4789, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasSMEF64", "(", ")", "const", "{"], "ground_truth": ["return", "HasSMEF64", ";"], "File": "AArch64Subtarget (2)1", "Func": "hasSMEF64", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4790, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Target", "&", "llvm", "::", "getThe<ISA_LIT>Target", "(", ")", "{", "static", "Target", "The<ISA_LIT>Target", ";", "return", "The<ISA_LIT>Target", ";"], "ground_truth": ["}"], "File": "ARCTargetInfo", "Func": "getTheARCTarget", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4791, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "Module", "::", "iterator", "F", "=", "M", ".", "begin", "(", ")", ",", "E", "=", "M", ".", "end", "(", ")", ";", "F", "!=", "E", ";", "++", "F", ")", "{", "if", "(", "F", "->", "isDeclaration", "(", ")", "||", "F", "->", "hasFnAttribute", "(", "<STR_LIT>", ")", "||", "F", "->", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "continue", ";", "Modified", "|=", "fixupFPReturnAndCall", "(", "*", "F", ",", "&", "M", ",", "Subtarget", ")", ";", "FPParamVariant", "V", "=", "whichFPParamVariantNeeded", "(", "*", "F", ")", ";", "if", "(", "V", "!=", "NoSig", ")", "{", "Modified", "=", "true", ";", "createFPFnStub", "(", "F", ",", "&", "M", ",", "V", ",", "Subtarget", ")", ";", "}", "}"], "ground_truth": ["return", "Modified", ";"], "File": "Mips16HardFloat", "Func": "runOnModule", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4792, "Length": 103, "Cover_Rate": 0.8046875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmParserExtension", "::", "Initialize", "(", "Parser", ")", ";", "MRI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";"], "ground_truth": ["setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";"], "File": "CSKYAsmParser1", "Func": "CSKYAsmParser", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4793, "Length": 29, "Cover_Rate": 0.4142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>BaseInstrInfo", "::", "isLdstSoMinusReg", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{", "unsigned", "OffImm", "=", "MI", ".", "getOperand", "(", "Op", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["return", "<STR_LIT>", "(", "OffImm", ")", "==", "<STR_LIT>", ";"], "File": "ARMBaseInstrInfo1", "Func": "isLdstSoMinusReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4794, "Length": 39, "Cover_Rate": 0.8863636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "*", "cost", "=", "XNEWVEC", "(", "unsigned", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["cost", "[", "vect_prologue", "]", "=", "cost", "[", "vect_body", "]", "=", "cost", "[", "vect_epilogue", "]", "=", "<NUM_LIT>", ";"], "File": "spu", "Func": "spu_init_cost", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4795, "Length": 28, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "arg0", "=", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ";", "arg1", "=", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ";", "arg2", "=", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ";", "tmode", "=", "TYPE_MODE", "(", "TREE_TYPE", "(", "arg0", ")", ")", ";", "mode1", "=", "TYPE_MODE", "(", "TREE_TYPE", "(", "TREE_TYPE", "(", "arg0", ")", ")", ")", ";", "gcc_assert", "(", "VECTOR_MODE_P", "(", "tmode", ")", ")", ";", "op0", "=", "expand_expr", "(", "arg0", ",", "NULL_RTX", ",", "tmode", ",", "EXPAND_NORMAL", ")", ";", "op1", "=", "expand_expr", "(", "arg1", ",", "NULL_RTX", ",", "mode1", ",", "EXPAND_NORMAL", ")", ";", "elt", "=", "get_element_number", "(", "TREE_TYPE", "(", "arg0", ")", ",", "arg2", ")", ";", "if", "(", "GET_MODE", "(", "op1", ")", "!=", "mode1", "&&", "GET_MODE", "(", "op1", ")", "!=", "VOIDmode", ")", "op1", "=", "convert_modes", "(", "mode1", ",", "GET_MODE", "(", "op1", ")", ",", "op1", ",", "true", ")", ";", "op0", "=", "force_reg", "(", "tmode", ",", "op0", ")", ";", "op1", "=", "force_reg", "(", "mode1", ",", "op1", ")", ";", "rs6000_expand_vector_set", "(", "op0", ",", "op1", ",", "GEN_INT", "(", "elt", ")", ")", ";", "return", "op0", ";"], "ground_truth": ["}"], "File": "rs6000-builtin", "Func": "altivec_expand_vec_set_builtin", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4796, "Length": 162, "Cover_Rate": 0.8526315789473684, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "STI", ".", "is32Bit", "(", ")", ")", "return", "true", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "const", "Function", "&", "F", "=", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", ";", "bool", "IsSEH", "=", "isAsynchronousEHPersonality", "(", "classifyEHPersonality", "(", "F", ".", "getPersonalityFn", "(", ")", ")", ")", ";", "if", "(", "IsSEH", ")", "return", "true", ";", "}", "}", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "||", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "TII", ".", "loadRegFromStackSlot", "(", "MBB", ",", "MI", ",", "Reg", ",", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";", "}", "unsigned", "Opc", "=", "STI", ".", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "ground_truth": ["unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";"], "File": "X86FrameLowering (2)2", "Func": "restoreCalleeSavedRegisters", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4797, "Length": 209, "Cover_Rate": 0.6201780415430267, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ",", "SubIdx", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo43", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4798, "Length": 54, "Cover_Rate": 0.32926829268292684, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ForCodeSize", "||", "V", ".", "hasOneUse", "(", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AArch64ISelDAGToDAG", "Func": "isWorthFolding", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4799, "Length": 17, "Cover_Rate": 0.6296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "GT", ":", "case", "LT", ":", "case", "LE", ":", "if", "(", "op1", "==", "CONST0_RTX", "(", "mode", ")", "&&", "(", "CSKY_ISA_FEATURE_GET", "(", "fpv2_sf", ")", "||", "CSKY_ISA_FEATURE_GET", "(", "fpv2_df", ")", "||", "CSKY_ISA_FEATURE_GET", "(", "fpv2_divd", ")", ")", ")", "op1", "=", "force_reg", "(", "mode", ",", "op1", ")", ";", "break", ";", "case", "ORDERED", ":", "code", "=", "UNORDERED", ";", "invert", "=", "true", ";", "break", ";", "default", ":", "break", ";"], "ground_truth": ["}"], "File": "csky", "Func": "csky_emit_compare_float", "Target": "csky", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4800, "Length": 64, "Cover_Rate": 0.3950617283950617, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Result", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";", "Result", "=", "decode<ISA_LIT>64Instruction32", "(", "instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "Result", ";", "}", "Result", "=", "decode<ISA_LIT>Instruction32", "(", "instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "Result", ";", "}", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["}"], "File": "MipsDisassembler23", "Func": "getInstruction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4801, "Length": 83, "Cover_Rate": 0.6240601503759399, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "{", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", "return", "HasAVX512", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", "return", "<STR_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", "{", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "return", "HasAVX512", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "return", "<STR_LIT>", ";", "}", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", "return", "HasAVX512", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", "return", "HasAVX512", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":"], "ground_truth": ["<STR_LIT>", ";"], "File": "X86InstrInfo", "Func": "CopyToFromAsymmetricReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4802, "Length": 142, "Cover_Rate": 0.3955431754874652, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "X", "=", "peekThroughBitcasts", "(", "X", ")", ";", "Y", "=", "peekThroughBitcasts", "(", "Y", ")", ";", "EVT", "MaskVT", "=", "Mask", ".", "getValueType", "(", ")", ";", "unsigned", "EltBits", "=", "MaskVT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "!", "MaskVT", ".", "isInteger", "(", ")", "||", "DAG", ".", "ComputeNumSignBits", "(", "Mask", ")", "!=", "EltBits", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "if", "(", "SDValue", "Res", "=", "combineLogicBlendIntoConditionalNegate", "(", "VT", ",", "Mask", ",", "X", ",", "Y", ",", "DL", ",", "DAG", ",", "Subtarget", ")", ")", "return", "Res", ";", "if", "(", "!", "Subtarget", ".", "hasSSE41", "(", ")", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["MVT", "BlendVT", "=", "VT", ".", "is256BitVector", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "X86ISelLowering (2)6", "Func": "combineLogicBlendIntoPBLENDV", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4803, "Length": 113, "Cover_Rate": 0.386986301369863, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "char", "ME", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "bool", "useSubstituteMnemonic", "=", "false", ";", "if", "(", "SH", "<=", "<NUM_LIT>", "&&", "MB", "==", "<NUM_LIT>", "&&", "ME", "==", "(", "<NUM_LIT>", "-", "SH", ")", ")", "{", "O", "<<", "<STR_LIT>", ";", "useSubstituteMnemonic", "=", "true", ";", "}", "if", "(", "SH", "<=", "<NUM_LIT>", "&&", "MB", "==", "(", "<NUM_LIT>", "-", "SH", ")", "&&", "ME", "==", "<NUM_LIT>", ")", "{", "O", "<<", "<STR_LIT>", ";", "useSubstituteMnemonic", "=", "true", ";", "SH", "=", "<NUM_LIT>", "-", "SH", ";", "}", "if", "(", "useSubstituteMnemonic", ")", "{", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", "<<", "(", "unsigned", "int", ")", "SH", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "}", "if", "(", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "{", "O", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "unsigned", "char", "SH", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "char", "ME", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "<NUM_LIT>", "-", "SH", "==", "ME", ")", "{", "O", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", "<<", "(", "unsigned", "int", ")", "SH", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "unsigned", "char", "TH", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "O", "<<", "<STR_LIT>", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "O", "<<", "<STR_LIT>", ";", "if", "(", "TH", "==", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", ";", "bool", "IsBookE", "=", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ";", "if", "(", "IsBookE", "&&", "TH", "!=", "<NUM_LIT>", "&&", "TH", "!=", "<NUM_LIT>", ")", "O", "<<", "(", "unsigned", "int", ")", "TH", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "if", "(", "!", "IsBookE", "&&", "TH", "!=", "<NUM_LIT>", "&&", "TH", "!=", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", "<<", "(", "unsigned", "int", ")", "TH", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "unsigned", "char", "L", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["if", "(", "!", "L", "||", "L", "==", "<NUM_LIT>", "||", "L", "==", "<NUM_LIT>", ")", "{"], "File": "PPCInstPrinter23", "Func": "printInst", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4804, "Length": 509, "Cover_Rate": 0.6177184466019418, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>CallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "ArrayRef", "<", "Register", ">", "VRegs", ",", "FunctionLoweringInfo", "&", "FLI", ")", "const", "{", "assert", "(", "!", "Val", "==", "VRegs", ".", "empty", "(", ")", "&&", "<STR_LIT>", ")", ";", "auto", "const", "&", "ST", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "unsigned", "Opcode", "=", "ST", ".", "getReturnOpcode", "(", ")", ";", "auto", "Ret", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "Opcode", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "if", "(", "!", "lowerReturnVal", "(", "MIRBuilder", ",", "Val", ",", "VRegs", ",", "Ret", ")", ")", "return", "false", ";"], "ground_truth": ["MIRBuilder", ".", "insertInstr", "(", "Ret", ")", ";"], "File": "ARMCallLowering14", "Func": "lowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4805, "Length": 109, "Cover_Rate": 0.9478260869565217, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FrameLowering", "::", "<ISA_LIT>FrameLowering", "(", "const", "<ISA_LIT>Subtarget", "&", "STI", ",", "unsigned", "Alignment", ")", ":", "TargetFrameLowering", "(", "StackGrowsDown", ",", "Alignment", ",", "-", "<NUM_LIT>", ")", ",", "STI", "(", "STI", ")", ",", "TII", "(", "*", "STI", ".", "getInstrInfo", "(", ")", ")", ",", "TRI", "(", "STI", ".", "getRegisterInfo", "(", ")", ")", "{"], "ground_truth": ["SlotSize", "=", "STI", ".", "getSlotSize", "(", ")", ";"], "File": "M680x0FrameLowering", "Func": "M680x0FrameLowering", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4806, "Length": 55, "Cover_Rate": 0.859375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printAddress", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ",", "MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ",", "MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "SystemZInstPrinter10", "Func": "printBDVAddrOperand", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4807, "Length": 43, "Cover_Rate": 0.7049180327868853, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "string", "GetTypeName", "(", "Type", "&", "Ty", ")", "{", "if", "(", "auto", "*", "IntTy", "=", "dyn_cast", "<", "IntegerType", ">", "(", "&", "Ty", ")", ")", "{", "return", "std", "::", "string", "(", "<STR_LIT>", ")", "+", "std", "::", "to_string", "(", "IntTy", "->", "getBitWidth", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AVRInstrumentFunctions", "Func": "GetTypeName", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4808, "Length": 47, "Cover_Rate": 0.573170731707317, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Idx", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "InVT", ".", "isScalableVector", "(", ")", ")", "{", "SDLoc", "DL", "(", "Op", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "!", "isTypeLegal", "(", "VT", ")", "||", "!", "VT", ".", "isInteger", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Vec0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Vec1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "VT", ".", "getVectorElementCount", "(", ")", "!=", "(", "InVT", ".", "getVectorElementCount", "(", ")", "*", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "WideVT", "=", "InVT", ".", "widenIntegerVectorElementType", "(", "*", "(", "DAG", ".", "getContext", "(", ")", ")", ")", ";", "SDValue", "ExtVec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "WideVT", ",", "Vec1", ")", ";", "if", "(", "Idx", "==", "<NUM_LIT>", ")", "{", "SDValue", "HiVec0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "WideVT", ",", "Vec0", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "ExtVec", ",", "HiVec0", ")", ";", "}", "else", "if", "(", "Idx", "==", "InVT", ".", "getVectorMinNumElements", "(", ")", ")", "{", "SDValue", "LoVec0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "WideVT", ",", "Vec0", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "LoVec0", ",", "ExtVec", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering (2)2", "Func": "LowerINSERT_SUBVECTOR", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4809, "Length": 225, "Cover_Rate": 0.7097791798107256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCELFObjectTargetWriter", "*", "MOTW", "=", "new", "<ISA_LIT>ELFObjectWriter", "(", "Is64Bit", ",", "OSABI", ",", "(", "Is64Bit", ")", "?", "true", ":", "false", ")", ";"], "ground_truth": ["return", "createELFObjectWriter", "(", "MOTW", ",", "OS", ",", "IsLittleEndian", ")", ";"], "File": "MipsELFObjectWriter23", "Func": "createMipsELFObjectWriter", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4810, "Length": 30, "Cover_Rate": 0.5882352941176471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", ")", "{"], "ground_truth": ["if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", ")", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";"], "File": "arc4", "Func": "arc_rewrite_small_data_p", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4811, "Length": 33, "Cover_Rate": 0.4342105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "XOPA_MAP", ":", "decision", "=", "&", "XOPA_MAP_SYM", ";", "break", ";", "case", "THREEDNOW_MAP", ":", "decision", "=", "&", "THREEDNOW_MAP_SYM", ";", "break", ";", "}", "return", "decision", "->", "opcodeDecisions", "[", "insnContext", "]", ".", "modRMDecisions", "[", "opcode", "]", ".", "modrm_type", "!=", "MODRM_ONEENTRY", ";"], "ground_truth": ["}"], "File": "X86DisassemblerDecoder", "Func": "modRMRequired", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4812, "Length": 39, "Cover_Rate": 0.30952380952380953, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "isFI", "(", ")", "||", "MO", ".", "isCPI", "(", ")", "||", "MO", ".", "isJTI", "(", ")", ")", "return", "nullptr", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isTied", "(", ")", ")", "return", "nullptr", ";", "if", "(", "Register", "::", "isPhysicalRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "return", "nullptr", ";"], "ground_truth": ["if", "(", "MO", ".", "isDef", "(", ")", "&&", "!", "MO", ".", "isDead", "(", ")", ")", "return", "nullptr", ";"], "File": "LanaiInstrInfo13", "Func": "canFoldIntoSelect", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4813, "Length": 79, "Cover_Rate": 0.37799043062200954, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["int64_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ":", "<NUM_LIT>", ";"], "File": "ARMAsmParser (2)", "Func": "addMemImm8OffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4814, "Length": 26, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SelectionDAG", "&", "DAG", "=", "CLI", ".", "DAG", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "const", "char", "*", "<ISA_LIT>16HelperFunction", "=", "nullptr", ";", "bool", "Need<ISA_LIT>16Helper", "=", "false", ";", "if", "(", "Subtarget", ".", "in<ISA_LIT>16HardFloat", "(", ")", ")", "{", "bool", "LookupHelper", "=", "true", ";", "if", "(", "ExternalSymbolSDNode", "*", "S", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "CLI", ".", "Callee", ")", ")", "{", "<ISA_LIT>16Libcall", "Find", "=", "{", "RTLIB", "::", "UNKNOWN_LIBCALL", ",", "S", "->", "getSymbol", "(", ")", "}", ";", "if", "(", "std", "::", "binary_search", "(", "std", "::", "begin", "(", "HardFloatLibCalls", ")", ",", "std", "::", "end", "(", "HardFloatLibCalls", ")", ",", "Find", ")", ")", "LookupHelper", "=", "false", ";", "else", "{", "const", "char", "*", "Symbol", "=", "S", "->", "getSymbol", "(", ")", ";", "<ISA_LIT>16IntrinsicHelperType", "IntrinsicFind", "=", "{", "Symbol", ",", "<STR_LIT>", "}", ";", "const", "<STR_LIT>", "*", "Signature", "=", "<STR_LIT>", "(", "Symbol", ")", ";", "if", "(", "!", "IsPICCall", "&&", "(", "Signature", "&&", "(", "FuncInfo", "->", "StubsNeeded", ".", "find", "(", "Symbol", ")", "==", "FuncInfo", "->", "StubsNeeded", ".", "end", "(", ")", ")", ")", ")", "{", "FuncInfo", "->", "StubsNeeded", "[", "Symbol", "]", "=", "Signature", ";", "if", "(", "<NUM_LIT>", "||", "(", "Signature", "->", "RetSig", "!=", "<STR_LIT>", ")", ")", "FuncInfo", "->", "setSaveS2", "(", ")", ";", "}", "const", "<ISA_LIT>16IntrinsicHelperType", "*", "Helper", "=", "std", "::", "lower_bound", "(", "std", "::", "begin", "(", "<ISA_LIT>16IntrinsicHelper", ")", ",", "std", "::", "end", "(", "<ISA_LIT>16IntrinsicHelper", ")", ",", "IntrinsicFind", ")", ";", "if", "(", "Helper", "!=", "std", "::", "end", "(", "<ISA_LIT>16IntrinsicHelper", ")", "&&", "*", "Helper", "==", "IntrinsicFind", ")", "{", "<ISA_LIT>16HelperFunction", "=", "Helper", "->", "Helper", ";", "Need<ISA_LIT>16Helper", "=", "true", ";", "LookupHelper", "=", "false", ";", "}", "}", "}", "else", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "CLI", ".", "Callee", ")", ")", "{", "<ISA_LIT>16Libcall", "Find", "=", "{", "RTLIB", "::", "UNKNOWN_LIBCALL", ",", "G", "->", "getGlobal", "(", ")", "->", "getName", "(", ")", ".", "data", "(", ")", "}", ";", "if", "(", "std", "::", "binary_search", "(", "std", "::", "begin", "(", "HardFloatLibCalls", ")", ",", "std", "::", "end", "(", "HardFloatLibCalls", ")", ",", "Find", ")", ")", "LookupHelper", "=", "false", ";", "}", "if", "(", "LookupHelper", ")", "<ISA_LIT>16HelperFunction", "=", "get<ISA_LIT>16HelperFunction", "(", "CLI", ".", "RetTy", ",", "CLI", ".", "getArgs", "(", ")", ",", "Need<ISA_LIT>16Helper", ")", ";", "}", "SDValue", "JumpTarget", "=", "Callee", ";", "if", "(", "IsPICCall", "||", "!", "GlobalOrExternal", ")", "{", "unsigned", "V0Reg", "=", "<STR_LIT>", ";", "if", "(", "Need<ISA_LIT>16Helper", ")", "{", "RegsToPass", ".", "push_front", "(", "std", "::", "make_pair", "(", "V0Reg", ",", "Callee", ")", ")", ";"], "ground_truth": ["JumpTarget", "=", "DAG", ".", "getExternalSymbol", "(", "<ISA_LIT>16HelperFunction", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";"], "File": "Mips16ISelLowering (2)", "Func": "getOpndList", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4815, "Length": 411, "Cover_Rate": 0.7185314685314685, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Is64Bit", "&&", "(", "TargetTriple", ".", "isX32", "(", ")", "||", "TargetTriple", ".", "isOSNaCl", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "X86Subtarget (2)2", "Func": "isTarget64BitILP32", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4816, "Length": 18, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Ctx", "=", "C", ";"], "ground_truth": ["}"], "File": "XCoreMCInstLower12", "Func": "Initialize", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4817, "Length": 5, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "<ISA_LIT>Name", "=", "CPU", ";", "if", "(", "<ISA_LIT>Name", ".", "empty", "(", ")", ")", "<ISA_LIT>Name", "=", "<STR_LIT>", ";"], "ground_truth": ["std", "::", "string", "FullFS", "=", "FS", ";"], "File": "FPGASubtarget", "Func": "initSubtargetFeatures", "Target": "FPGA", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4818, "Length": 26, "Cover_Rate": 0.5652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "arm_gen_multiple_op", "(", "FALSE", ",", "regs", ",", "count", ",", "basereg", ",", "write_back", ",", "basemem", ",", "offsetp", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "arm_gen_store_multiple", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4819, "Length": 19, "Cover_Rate": 0.4418604651162791, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FastISel", "::", "SelectCall", "(", "const", "Instruction", "*", "I", ",", "const", "char", "*", "IntrMemName", "=", "nullptr", ")", "{", "const", "CallInst", "*", "CI", "=", "cast", "<", "CallInst", ">", "(", "I", ")", ";", "const", "Value", "*", "Callee", "=", "CI", "->", "getCalledOperand", "(", ")", ";", "if", "(", "isa", "<", "InlineAsm", ">", "(", "Callee", ")", ")", "return", "false", ";", "if", "(", "CI", "->", "isTailCall", "(", ")", ")", "return", "false", ";", "CallingConv", "::", "ID", "CC", "=", "CI", "->", "getCallingConv", "(", ")", ";", "FunctionType", "*", "FTy", "=", "CI", "->", "getFunctionType", "(", ")", ";", "bool", "isVarArg", "=", "FTy", "->", "isVarArg", "(", ")", ";", "Type", "*", "RetTy", "=", "I", "->", "getType", "(", ")", ";", "MVT", "RetVT", ";", "if", "(", "RetTy", "->", "isVoidTy", "(", ")", ")", "RetVT", "=", "<STR_LIT>", ";", "else", "if", "(", "!", "isTypeLegal", "(", "RetTy", ",", "RetVT", ")", "&&", "RetVT", "!=", "<STR_LIT>", "&&", "RetVT", "!=", "<STR_LIT>", "&&", "RetVT", "!=", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "RetVT", "!=", "<STR_LIT>", "&&", "RetVT", "!=", "<STR_LIT>", "&&", "RetVT", "!=", "<STR_LIT>", "&&", "RetVT", "!=", "<STR_LIT>", "&&", "RetVT", "!=", "<STR_LIT>", ")", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "isVarArg", ",", "*", "FuncInfo", ".", "MF", ",", "RVLocs", ",", "*", "Context", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "RetVT", ",", "CCAssignFnForCall", "(", "CC", ",", "true", ",", "isVarArg", ")", ")", ";", "if", "(", "RVLocs", ".", "size", "(", ")", ">=", "<NUM_LIT>", "&&", "RetVT", "!=", "<STR_LIT>", ")", "return", "false", ";", "}", "SmallVector", "<", "Value", "*", ",", "<NUM_LIT>", ">", "Args", ";", "SmallVector", "<", "Register", ",", "<NUM_LIT>", ">", "ArgRegs", ";", "SmallVector", "<", "MVT", ",", "<NUM_LIT>", ">", "ArgVTs", ";", "SmallVector", "<", "<STR_LIT>", ",", "<NUM_LIT>", ">", "ArgFlags", ";", "unsigned", "arg_size", "=", "CI", "->", "arg_size", "(", ")", ";", "Args", ".", "reserve", "(", "arg_size", ")", ";", "ArgRegs", ".", "reserve", "(", "arg_size", ")", ";", "ArgVTs", ".", "reserve", "(", "arg_size", ")", ";", "ArgFlags", ".", "reserve", "(", "arg_size", ")", ";", "for", "(", "auto", "ArgI", "=", "CI", "->", "arg_begin", "(", ")", ",", "ArgE", "=", "CI", "->", "arg_end", "(", ")", ";", "ArgI", "!=", "ArgE", ";", "++", "ArgI", ")", "{", "if", "(", "IntrMemName", "&&", "ArgE", "-", "ArgI", "<=", "<NUM_LIT>", ")", "break", ";", "<STR_LIT>", "Flags", ";"], "ground_truth": ["unsigned", "ArgIdx", "=", "ArgI", "-", "CI", "->", "arg_begin", "(", ")", ";"], "File": "ARMFastISel81", "Func": "SelectCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4820, "Length": 353, "Cover_Rate": 0.4048165137614679, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CallContext", "(", ")", ":", "FrameSetup", "(", "nullptr", ")", ",", "Call", "(", "nullptr", ")", ",", "SPCopy", "(", "nullptr", ")", ",", "ExpectedDist", "(", "<NUM_LIT>", ")", ",", "MovVector", "(", "<NUM_LIT>", ",", "nullptr", ")", ",", "NoStackParams", "(", "false", ")", ",", "UsePush", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "X86CallFrameOptimization2", "Func": "CallContext", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4821, "Length": 42, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "if", "(", "!", "Is64Bit", ")", "{", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "n", "=", "<NUM_LIT>", ";", "n", "!=", "<NUM_LIT>", ";", "++", "n", ")", "{", "static", "const", "uint16_t", "GPR64", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "for", "(", "MCRegAliasIterator", "AI", "(", "GPR64", "[", "n", "]", ",", "this", ",", "true", ")", ";", "AI", ".", "isValid", "(", ")", ";", "++", "AI", ")", "Reserved", ".", "set", "(", "*", "AI", ")", ";", "assert", "(", "<STR_LIT>", "==", "<STR_LIT>", "+", "<NUM_LIT>", ")", ";", "for", "(", "MCRegAliasIterator", "AI", "(", "<STR_LIT>", "+", "n", ",", "this", ",", "true", ")", ";", "AI", ".", "isValid", "(", ")", ";", "++", "AI", ")", "Reserved", ".", "set", "(", "*", "AI", ")", ";", "}", "}", "return", "Reserved", ";"], "ground_truth": ["}"], "File": "X86RegisterInfo36", "Func": "getReservedRegs", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4822, "Length": 201, "Cover_Rate": 0.42948717948717946, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "call_used_regs", "[", "regno", "]", "&&", "df_regs_ever_live_p", "(", "regno", ")", ")", "return", "true", ";", "if", "(", "regno", "==", "HARD_FRAME_POINTER_REGNUM", "&&", "frame_pointer_needed", ")", "return", "true", ";"], "ground_truth": ["if", "(", "regno", "==", "RETURN_ADDR_REGNUM", "&&", "return_addr_reg_needed_p", "(", "leaf_function", ")", ")", "return", "true", ";"], "File": "sparc4", "Func": "save_local_or_in_reg_p", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4823, "Length": 41, "Cover_Rate": 0.4606741573033708, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CurDAG", "->", "getTargetConstant", "(", "Imm", ",", "dl", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "PPCISelDAGToDAG1", "Func": "getI16Imm", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4824, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "PostRA", "&&", "III", ".", "ZeroIsSpecialOrig", "!=", "III", ".", "ZeroIsSpecialNew", ")", "{", "unsigned", "PosForOrigZero", "=", "III", ".", "ZeroIsSpecialOrig", "?", "III", ".", "ZeroIsSpecialOrig", ":", "III", ".", "ZeroIsSpecialNew", "+", "<NUM_LIT>", ";", "unsigned", "OrigZeroReg", "=", "MI", ".", "getOperand", "(", "PosForOrigZero", ")", ".", "getReg", "(", ")", ";", "unsigned", "NewZeroReg", "=", "MI", ".", "getOperand", "(", "III", ".", "ZeroIsSpecialNew", ")", ".", "getReg", "(", ")", ";", "if", "(", "(", "NewZeroReg", "==", "<STR_LIT>", "||", "NewZeroReg", "==", "<STR_LIT>", ")", "&&", "ConstantOpNo", "!=", "III", ".", "ZeroIsSpecialNew", ")", "return", "false", ";", "if", "(", "(", "OrigZeroReg", "==", "<STR_LIT>", "||", "OrigZeroReg", "==", "<STR_LIT>", ")", "&&", "ConstantOpNo", "!=", "PosForOrigZero", ")", "return", "false", ";", "}", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "bool", "SpecialShift32", "=", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ";", "bool", "SpecialShift64", "=", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ";", "bool", "SetCR", "=", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ";", "bool", "RightShift", "=", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ";", "MI", ".", "setDesc", "(", "get", "(", "III", ".", "ImmOpcode", ")", ")", ";", "if", "(", "ConstantOpNo", "==", "III", ".", "ConstantOpNo", ")", "{", "if", "(", "SpecialShift32", "||", "SpecialShift64", ")", "{", "LoadImmediateInfo", "LII", ";", "LII", ".", "Imm", "=", "<NUM_LIT>", ";", "LII", ".", "SetCR", "=", "SetCR", ";", "LII", ".", "Is64Bit", "=", "SpecialShift64", ";", "uint64_t", "ShAmt", "=", "Imm", "&", "(", "SpecialShift32", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "Imm", "&", "(", "SpecialShift32", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", "replaceInstrWithLI", "(", "MI", ",", "LII", ")", ";", "else", "if", "(", "!", "SetCR", "&&", "ShAmt", "==", "<NUM_LIT>", "&&", "!", "PostRA", ")", "{", "MI", ".", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "MI", ".", "setDesc", "(", "get", "(", "<STR_LIT>", ")", ")", ";", "}", "else", "{", "if", "(", "SpecialShift32", ")", "{", "uint64_t", "SH", "=", "RightShift", "?", "<NUM_LIT>", "-", "ShAmt", ":", "ShAmt", ";", "uint64_t", "MB", "=", "RightShift", "?", "ShAmt", ":", "<NUM_LIT>", ";", "uint64_t", "ME", "=", "RightShift", "?", "<NUM_LIT>", ":", "<NUM_LIT>", "-", "ShAmt", ";", "MI", ".", "getOperand", "(", "III", ".", "ConstantOpNo", ")", ".", "ChangeToImmediate", "(", "SH", ")", ";", "MachineInstrBuilder", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ".", "addImm", "(", "MB", ")", ".", "addImm", "(", "ME", ")", ";", "}", "else", "{", "uint64_t", "SH", "=", "RightShift", "?", "<NUM_LIT>", "-", "ShAmt", ":", "ShAmt", ";", "uint64_t", "ME", "=", "RightShift", "?", "ShAmt", ":", "<NUM_LIT>", "-", "ShAmt", ";", "MI", ".", "getOperand", "(", "III", ".", "ConstantOpNo", ")", ".", "ChangeToImmediate", "(", "SH", ")", ";", "MachineInstrBuilder", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ".", "addImm", "(", "ME", ")", ";"], "ground_truth": ["}"], "File": "PPCInstrInfo10", "Func": "transformToImmForm", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4825, "Length": 438, "Cover_Rate": 0.5475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "RegNo", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "MipsDisassembler40", "Func": "DecodeGPRMM16RegisterClass", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4826, "Length": 29, "Cover_Rate": 0.4603174603174603, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint16x8_t", ")", "__builtin_neon_vdup_nv8hi", "(", "(", "__builtin_neon_hi", ")", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vdupq_n_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4827, "Length": 13, "Cover_Rate": 0.6842105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N0", ".", "hasOneUse", "(", ")", "&&", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "hasOneUse", "(", ")", ")", "{", "SDValue", "N00", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "N00", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "X86ISelLowering (2)2", "Func": "PerformZExtCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4828, "Length": 86, "Cover_Rate": 0.3722943722943723, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ELF<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ",", "const", "StringRef", "TT", ",", "uint8_t", "_OSABI", ")", ":", "<ISA_LIT>AsmBackend", "(", "T", ",", "TT", ")", ",", "OSABI", "(", "_OSABI", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackend (2)", "Func": "ELFARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4829, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{"], "ground_truth": ["AU", ".", "setPreservesAll", "(", ")", ";"], "File": "DXILWriterPass", "Func": "getAnalysisUsage", "Target": "DirectX", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4830, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "false", ";", "Type", "*", "Ty", "=", "I", "->", "getType", "(", ")", ";", "if", "(", "Ty", "->", "isFloatTy", "(", ")", "&&", "!", "Subtarget", "->", "hasVFP2Base", "(", ")", ")", "return", "false", ";", "if", "(", "Ty", "->", "isDoubleTy", "(", ")", "&&", "(", "!", "Subtarget", "->", "hasVFP2Base", "(", ")", "||", "!", "Subtarget", "->", "hasFP64", "(", ")", ")", ")", "return", "false", ";", "unsigned", "Opc", ";", "bool", "is64bit", "=", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ";", "switch", "(", "ISDOpcode", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "Opc", "=", "is64bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["break", ";"], "File": "ARMFastISel36", "Func": "SelectBinaryFPOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4831, "Length": 103, "Cover_Rate": 0.3311897106109325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_vcvtph2w512_mask_round", "(", "__B", ",", "(", "__v32hi", ")", "_mm512_setzero_si512", "(", ")", ",", "__A", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm512_maskz_cvtph_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4832, "Length": 21, "Cover_Rate": 0.4883720930232558, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSymbol", "*", "<ISA_LIT>_MachoTargetObjectFile", "::", "getCFIPersonalitySymbol", "(", "const", "GlobalValue", "*", "GV", ",", "Mangler", "&", "Mang", ",", "const", "TargetMachine", "&", "TM", ",", "MachineModuleInfo", "*", "MMI", ")", "const", "{", "return", "TM", ".", "getSymbol", "(", "GV", ",", "Mang", ")", ";"], "ground_truth": ["}"], "File": "AArch64TargetObjectFile", "Func": "getCFIPersonalitySymbol", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4833, "Length": 37, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "Temp", "[", "<NUM_LIT>", "]", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "(", "VecElems", "/", "<NUM_LIT>", ")", "*", "Stride", ";", "i", "+=", "<NUM_LIT>", ")", "{", "genShuffleBland", "(", "VT", ",", "VPShuf", ",", "OptimizeShuf", ",", "(", "i", "/", "Stride", ")", "*", "<NUM_LIT>", ",", "(", "i", "+", "<NUM_LIT>", ")", "/", "Stride", "*", "<NUM_LIT>", ")", ";", "Temp", "[", "i", "/", "<NUM_LIT>", "]", "=", "Builder", ".", "CreateShuffleVector", "(", "Vec", "[", "i", "%", "Stride", "]", ",", "Vec", "[", "(", "i", "+", "<NUM_LIT>", ")", "%", "Stride", "]", ",", "OptimizeShuf", ")", ";"], "ground_truth": ["OptimizeShuf", ".", "clear", "(", ")", ";"], "File": "X86InterleavedAccess14", "Func": "reorderSubVector", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4834, "Length": 94, "Cover_Rate": 0.34814814814814815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_insertf32x4", "(", "__m256", "__W", ",", "__mmask8", "__U", ",", "__m256", "__A", ",", "__m128", "__B", ",", "const", "int", "__imm", ")", "{", "return", "(", "__m256", ")", "__builtin_ia32_insertf32x4_256_mask", "(", "(", "__v8sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ",", "__imm", ",", "(", "__v8sf", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_mask_insertf32x4", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4835, "Length": 62, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_tzcnt_u16", "(", "unsigned", "short", "__X", ")", "{", "return", "__builtin_ia32_tzcnt_u16", "(", "__X", ")", ";"], "ground_truth": ["}"], "File": "bmiintrin2", "Func": "_tzcnt_u16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4836, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RTX_FLAG", "(", "new_mem_exp", ",", "jump", ")", "=", "RTX_FLAG", "(", "original_mem_exp", ",", "jump", ")", ";", "RTX_FLAG", "(", "new_mem_exp", ",", "call", ")", "=", "RTX_FLAG", "(", "original_mem_exp", ",", "call", ")", ";", "RTX_FLAG", "(", "new_mem_exp", ",", "unchanging", ")", "=", "RTX_FLAG", "(", "original_mem_exp", ",", "unchanging", ")", ";", "RTX_FLAG", "(", "new_mem_exp", ",", "volatil", ")", "=", "RTX_FLAG", "(", "original_mem_exp", ",", "volatil", ")", ";", "RTX_FLAG", "(", "new_mem_exp", ",", "frame_related", ")", "=", "RTX_FLAG", "(", "original_mem_exp", ",", "frame_related", ")", ";", "RTX_FLAG", "(", "new_mem_exp", ",", "in_struct", ")", "=", "RTX_FLAG", "(", "original_mem_exp", ",", "in_struct", ")", ";", "RTX_FLAG", "(", "new_mem_exp", ",", "return_val", ")", "=", "RTX_FLAG", "(", "original_mem_exp", ",", "return_val", ")", ";", "struct", "mem_attrs", "original_attrs", "=", "*", "get_mem_attrs", "(", "original_mem_exp", ")", ";", "alias_set_type", "set", "=", "original_attrs", ".", "alias", ";", "set_mem_alias_set", "(", "new_mem_exp", ",", "set", ")", ";", "addr_space_t", "addrspace", "=", "original_attrs", ".", "addrspace", ";", "set_mem_addr_space", "(", "new_mem_exp", ",", "addrspace", ")", ";", "unsigned", "int", "align", "=", "original_attrs", ".", "align", ";", "set_mem_align", "(", "new_mem_exp", ",", "align", ")", ";"], "ground_truth": ["tree", "expr", "=", "original_attrs", ".", "expr", ";"], "File": "rs6000-p8swap", "Func": "mimic_memory_attributes_and_flags", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4837, "Length": 158, "Cover_Rate": 0.6781115879828327, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Vec", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "int", "Off", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "Reg", ";", "computeIndirectRegAndOffset", "(", "Vec", ",", "Reg", ",", "Off", ")", ";"], "ground_truth": ["MachineInstr", "*", "MovRel", "=", "BuildMI", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Dst", ")", ".", "addReg", "(", "Reg", ")", ".", "addReg", "(", "Vec", ",", "RegState", "::", "Implicit", ")", ";"], "File": "SILowerControlFlow12", "Func": "IndirectSrc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4838, "Length": 79, "Cover_Rate": 0.5851851851851851, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "+", "ShiftOffset", "/", "<NUM_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Shift", ")", ";", "}", "}", "}", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "APInt", "DemandedBits", "=", "APInt", "::", "getBitsSet", "(", "<NUM_LIT>", ",", "<NUM_LIT>", "*", "Offset", ",", "<NUM_LIT>", "*", "Offset", "+", "<NUM_LIT>", ")", ";", "if", "(", "TLI", ".", "SimplifyDemandedBits", "(", "Src", ",", "DemandedBits", ",", "DCI", ")", ")", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "SDValue", "DemandedSrc", "=", "TLI", ".", "SimplifyMultipleUseDemandedBits", "(", "Src", ",", "DemandedBits", ",", "DAG", ")", ")", "return", "DAG", ".", "getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "SL", ",", "<STR_LIT>", ",", "DemandedSrc", ")", ";"], "File": "SIISelLowering82", "Func": "performCvtF32UByteNCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4839, "Length": 107, "Cover_Rate": 0.33024691358024694, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ix86_init_builtin_types", "(", ")", ";", "ix86_init_platform_type_builtins", "(", ")", ";", "def_builtin_const", "(", "<NUM_LIT>", ",", "<STR_LIT>", ",", "FLOAT128_FTYPE_VOID", ",", "IX86_BUILTIN_INFQ", ")", ";", "def_builtin_const", "(", "<NUM_LIT>", ",", "<STR_LIT>", ",", "FLOAT128_FTYPE_VOID", ",", "IX86_BUILTIN_HUGE_VALQ", ")", ";", "t", "=", "ix86_get_builtin_func_type", "(", "FLOAT128_FTYPE_FLOAT128", ")", ";", "t", "=", "add_builtin_function", "(", "<STR_LIT>", ",", "t", ",", "IX86_BUILTIN_FABSQ", ",", "BUILT_IN_MD", ",", "<STR_LIT>", ",", "NULL_TREE", ")", ";", "TREE_READONLY", "(", "t", ")", "=", "<NUM_LIT>", ";"], "ground_truth": ["ix86_builtins", "[", "(", "int", ")", "IX86_BUILTIN_FABSQ", "]", "=", "t", ";"], "File": "i3864", "Func": "ix86_init_builtins", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4840, "Length": 71, "Cover_Rate": 0.4896551724137931, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AllAnalyzable", "&=", "Term", ".", "isBranch", "(", ")", "&&", "!", "Term", ".", "isIndirectBranch", "(", ")", ";", "}"], "ground_truth": ["assert", "(", "(", "AnyBarrier", "||", "AllAnalyzable", ")", "&&", "<STR_LIT>", ")", ";"], "File": "WebAssemblyCFGSort15", "Func": "maybeUpdateTerminator", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4841, "Length": 27, "Cover_Rate": 0.34177215189873417, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "CN1", ")", "return", "SDValue", "(", ")", ";", "const", "ConstantSDNode", "*", "CAdd", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "CAdd", ")", "return", "SDValue", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "getTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", ")", ";", "APInt", "Offset", "=", "CAdd", "->", "getAPIntValue", "(", ")", "<<", "CN1", "->", "getAPIntValue", "(", ")", ";", "if", "(", "!", "TII", "->", "canFoldOffset", "(", "Offset", ".", "getZExtValue", "(", ")", ",", "AddrSpace", ")", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "SL", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "ShlX", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VT", ",", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "N1", ")", ";", "SDValue", "COffset", "=", "DAG", ".", "getConstant", "(", "Offset", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VT", ",", "ShlX", ",", "COffset", ")", ";"], "File": "SIISelLowering126", "Func": "performSHLPtrCombine", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4842, "Length": 174, "Cover_Rate": 0.6987951807228916, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "fcode", ">=", "RS6000_OVLD_MAX", ")", "return", "error_mark_node", ";"], "ground_truth": ["return", "rs6000_builtin_decls", "[", "code", "]", ";"], "File": "rs6000-builtin", "Func": "rs6000_builtin_decl", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4843, "Length": 15, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Cond", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "LHS", "=", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "CC", "=", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "True", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "False", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Cond", ".", "hasOneUse", "(", ")", ")", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "if", "(", "(", "DAG", ".", "isConstantValueOfAnyType", "(", "True", ")", "||", "DAG", ".", "isConstantValueOfAnyType", "(", "True", ")", ")", "&&", "(", "!", "DAG", ".", "isConstantValueOfAnyType", "(", "False", ")", "&&", "!", "DAG", ".", "isConstantValueOfAnyType", "(", "False", ")", ")", ")", "{", "SDLoc", "SL", "(", "N", ")", ";", "<STR_LIT>", "NewCC", "=", "getSetCCInverse", "(", "cast", "<", "CondCodeSDNode", ">", "(", "CC", ")", "->", "get", "(", ")", ",", "LHS", ".", "getValueType", "(", ")", ".", "isInteger", "(", ")", ")", ";", "SDValue", "NewCond", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "Cond", ".", "getValueType", "(", ")", ",", "LHS", ",", "RHS", ",", "NewCC", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VT", ",", "NewCond", ",", "False", ",", "True", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering", "Func": "performSelectCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4844, "Length": 204, "Cover_Rate": 0.6415094339622641, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "EmitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "EmitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "EmitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "EmitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "EmitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "EmitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "EmitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "EmitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "MipsISelLowering101", "Func": "EmitInstrWithCustomInserter", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4845, "Length": 278, "Cover_Rate": 0.35145385587863465, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "RVV_VXSAT", ":", "__asm__", "__volatile__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "rv", ")", ":", ":", "<STR_LIT>", ")", ";", "break", ";", "case", "RVV_VXRM", ":"], "ground_truth": ["__asm__", "__volatile__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "rv", ")", ":", ":", "<STR_LIT>", ")", ";"], "File": "riscv", "Func": "vector_vread_csr", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4846, "Length": 38, "Cover_Rate": 0.3838383838383838, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "reg", "=", "<STR_LIT>", ";", "reg", "<=", "<STR_LIT>", ";", "++", "reg", ")", "if", "(", "MRI", "->", "isPhysRegUsed", "(", "reg", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "SparcFrameLowering (2)1", "Func": "verifyLeafProcRegUse", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4847, "Length": 29, "Cover_Rate": 0.3918918918918919, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "APInt", "ShlConst", "=", "(", "cast", "<", "ConstantSDNode", ">", "(", "N01", ")", ")", "->", "getAPIntValue", "(", ")", ";", "APInt", "SarConst", "=", "(", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ")", "->", "getAPIntValue", "(", ")", ";", "EVT", "CVT", "=", "N1", ".", "getValueType", "(", ")", ";", "if", "(", "SarConst", ".", "isNegative", "(", ")", ")", "return", "SDValue", "(", ")", ";", "for", "(", "MVT", "SVT", ":", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ")", "{", "unsigned", "ShiftSize", "=", "SVT", ".", "getSizeInBits", "(", ")", ";", "if", "(", "ShiftSize", ">=", "Size", "||", "ShlConst", "!=", "Size", "-", "ShiftSize", ")", "continue", ";", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "NN", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N00", ",", "DAG", ".", "getValueType", "(", "SVT", ")", ")", ";", "SarConst", "=", "SarConst", "-", "(", "Size", "-", "ShiftSize", ")", ";", "if", "(", "SarConst", "==", "<NUM_LIT>", ")", "return", "NN", ";", "else", "if", "(", "SarConst", ".", "isNegative", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "NN", ",", "DAG", ".", "getConstant", "(", "-", "SarConst", ",", "DL", ",", "CVT", ")", ")", ";", "else", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "NN", ",", "DAG", ".", "getConstant", "(", "SarConst", ",", "DL", ",", "CVT", ")", ")", ";", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering (2)6", "Func": "combineShiftRightArithmetic", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4848, "Length": 208, "Cover_Rate": 0.5994236311239193, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint32x4_t", ")", "__builtin_neon_vshru_nv4si", "(", "(", "int32x4_t", ")", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vshrq_n_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4849, "Length": 15, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_prolq512_mask", "(", "(", "__v8di", ")", "__A", ",", "__B", ",", "(", "__v8di", ")", "_mm512_undefined_epi32", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_rol_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4850, "Length": 28, "Cover_Rate": 0.5490196078431373, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__inline__", "static", "unsigned", "long", "long", "sh_media_MSAD_UBQ", "(", "unsigned", "long", "long", "mm", ",", "unsigned", "long", "long", "mn", ",", "unsigned", "long", "long", "mw", ")", "{", "unsigned", "long", "long", "res", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "res", ")", ":", "<STR_LIT>", "(", "mm", ")", ",", "<STR_LIT>", "(", "mn", ")", ",", "<STR_LIT>", "(", "mw", ")", ")", ";"], "ground_truth": ["return", "res", ";"], "File": "ushmedia", "Func": "sh_media_MSAD_UBQ", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4851, "Length": 56, "Cover_Rate": 0.9824561403508771, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmParser", "&", "getParser", "(", ")", "const", "{"], "ground_truth": ["return", "Parser", ";"], "File": "PatmosAsmParser", "Func": "getParser", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 4852, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_undefined_si256", "(", "void", ")", "{"], "ground_truth": ["__m256i", "__Y", "=", "__Y", ";"], "File": "avxintrin", "Func": "_mm256_undefined_si256", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4853, "Length": 23, "Cover_Rate": 0.8518518518518519, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ConstantSDNode", "*", "ConstantSize", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Size", ")", ";", "if", "(", "!", "ConstantSize", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "LanaiSelectionDAGInfo4", "Func": "EmitTargetCodeForMemcpy", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4854, "Length": 27, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setFAIndex", "(", "int", "Index", ")", "{", "FrameAddrIndex", "=", "Index", ";"], "ground_truth": ["}"], "File": "X86MachineFunctionInfo (2)", "Func": "setFAIndex", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4855, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isMesaKernel", "(", "MF", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "isAmdHsaOS", "(", ")", "&&", "isOpenCLEnv", "(", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "AMDGPUSubtarget10", "Func": "getImplicitArgNumBytes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4856, "Length": 26, "Cover_Rate": 0.7027027027027027, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "long", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "__crc32q", "(", "unsigned", "long", "long", "__C", ",", "unsigned", "long", "long", "__V", ")", "{"], "ground_truth": ["return", "__builtin_ia32_crc32di", "(", "__C", ",", "__V", ")", ";"], "File": "ia32intrin", "Func": "__crc32q", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4857, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Vl", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "ShiftAmt", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ShiftAmt", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "{", "return", "ExpandLibCall", "(", "<STR_LIT>", ",", "Op", ",", "false", ",", "DAG", ")", ";", "}", "EVT", "VT", "=", "Vl", ".", "getValueType", "(", ")", ";", "uint64_t", "ShAmt", "=", "cast", "<", "ConstantSDNode", ">", "(", "ShiftAmt", ".", "getNode", "(", ")", ")", "->", "getZExtValue", "(", ")", ";"], "ground_truth": ["for", "(", "uint64_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "ShAmt", ";", "i", "++", ")", "{"], "File": "LC2200ISelLowering", "Func": "lowerShiftLeft", "Target": "LC2200", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4858, "Length": 93, "Cover_Rate": 0.6992481203007519, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "getVarArgsFrameIndex", "(", ")", "{"], "ground_truth": ["return", "VarArgsFrameIndex", ";"], "File": "HexagonMachineFunctionInfo", "Func": "getVarArgsFrameIndex", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4859, "Length": 8, "Cover_Rate": 0.8888888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "FirstEncoding", "=", "RI", "->", "getEncodingValue", "(", "FirstReg", ")", ";", "if", "(", "FirstEncoding", "&", "<NUM_LIT>", ")", "{", "Error", "(", "S", ",", "<STR_LIT>", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "SMLoc", "M", "=", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Error", "(", "M", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "getParser", "(", ")", ".", "Lex", "(", ")", ";", "SMLoc", "E", "=", "getLoc", "(", ")", ";", "int", "SecondReg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "SecondReg", "==", "-", "<NUM_LIT>", ")", "{", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "RI", "->", "getEncodingValue", "(", "SecondReg", ")", "!=", "FirstEncoding", "+", "<NUM_LIT>", "||", "(", "isXReg", "&&", "!", "XRegClass", ".", "contains", "(", "SecondReg", ")", ")", "||", "(", "isWReg", "&&", "!", "WRegClass", ".", "contains", "(", "SecondReg", ")", ")", ")", "{", "Error", "(", "E", ",", "<STR_LIT>", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser59", "Func": "tryParseGPRSeqPair", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4860, "Length": 149, "Cover_Rate": 0.39313984168865435, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Flag", "?", "CC_<ISA_LIT>64_ELF_FIS", ":", "RetCC_<ISA_LIT>64_ELF_FIS", ";"], "ground_truth": ["}"], "File": "PPCISelLowering (2)", "Func": "useFastISelCCs", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4861, "Length": 8, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "BytesToPopOnReturn", ";"], "ground_truth": ["}"], "File": "Z80MachineFunctionInfo1", "Func": "getBytesToPopOnReturn", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4862, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineLoopInfo", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "addPreserved", "<", "MachineLoopInfo", ">", "(", ")", ";"], "File": "R600OptimizeVectorRegisters27", "Func": "getAnalysisUsage", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4863, "Length": 36, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ST", "->", "hasAVX", "(", ")", ")", "{", "int", "Idx", "=", "FindInTable", "(", "AVX1CostTable", ",", "array_lengthof", "(", "AVX1CostTable", ")", ",", "ISD", ",", "LT", ".", "second", ")", ";", "if", "(", "Idx", "!=", "-", "<NUM_LIT>", ")", "return", "LT", ".", "first", "*", "AVX1CostTable", "[", "Idx", "]", ".", "Cost", ";", "}"], "ground_truth": ["return", "TargetTransformInfo", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ")", ";"], "File": "X86TargetTransformInfo41", "Func": "getArithmeticInstrCost", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4864, "Length": 58, "Cover_Rate": 0.30687830687830686, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "lowerAnd", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerOr", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerXor", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "LC2200ISelLowering", "Func": "LowerOperation", "Target": "LC2200", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4865, "Length": 47, "Cover_Rate": 0.30718954248366015, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "flag_delayed_branch", ")", "{", "sparc_leaf_function_p", "=", "crtl", "->", "uses_only_leaf_regs", "=", "<NUM_LIT>", ";", "int_arg_first", "=", "SPARC_INCOMING_INT_ARG_FIRST", ";", "}", "else", "{", "sparc_leaf_function_p", "=", "crtl", "->", "uses_only_leaf_regs", "=", "<NUM_LIT>", ";", "int_arg_first", "=", "SPARC_OUTGOING_INT_ARG_FIRST", ";", "}", "if", "(", "TARGET_ARCH64", "&&", "aggregate_value_p", "(", "TREE_TYPE", "(", "TREE_TYPE", "(", "function", ")", ")", ",", "function", ")", ")", "this_rtx", "=", "gen_rtx_REG", "(", "Pmode", ",", "int_arg_first", "+", "<NUM_LIT>", ")", ";", "else", "this_rtx", "=", "gen_rtx_REG", "(", "Pmode", ",", "int_arg_first", ")", ";", "if", "(", "delta", ")", "{", "rtx", "delta_rtx", "=", "GEN_INT", "(", "delta", ")", ";", "if", "(", "!", "SPARC_SIMM13_P", "(", "delta", ")", ")", "{", "rtx", "scratch", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "scratch", ",", "delta_rtx", ")", ";", "delta_rtx", "=", "scratch", ";", "}", "emit_insn", "(", "gen_add2_insn", "(", "this_rtx", ",", "delta_rtx", ")", ")", ";", "}", "if", "(", "vcall_offset", ")", "{", "rtx", "vcall_offset_rtx", "=", "GEN_INT", "(", "vcall_offset", ")", ";", "rtx", "scratch", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "vcall_offset", "<", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "scratch", ",", "gen_rtx_MEM", "(", "Pmode", ",", "this_rtx", ")", ")", ";", "if", "(", "SPARC_SIMM13_P", "(", "vcall_offset", ")", ")", ";", "else", "if", "(", "!", "fixed_regs", "[", "<NUM_LIT>", "]", "&&", "vcall_offset", "<", "-", "<NUM_LIT>", ")", "{", "rtx", "scratch2", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "scratch2", ",", "vcall_offset_rtx", ")", ";", "vcall_offset_rtx", "=", "scratch2", ";", "}", "else", "{", "rtx", "increment", "=", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ";", "while", "(", "!", "SPARC_SIMM13_P", "(", "vcall_offset", ")", ")", "{", "emit_insn", "(", "gen_add2_insn", "(", "scratch", ",", "increment", ")", ")", ";", "vcall_offset", "+=", "<NUM_LIT>", ";", "}", "vcall_offset_rtx", "=", "GEN_INT", "(", "vcall_offset", ")", ";", "}", "emit_move_insn", "(", "scratch", ",", "gen_rtx_MEM", "(", "Pmode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "scratch", ",", "vcall_offset_rtx", ")", ")", ")", ";", "emit_insn", "(", "gen_add2_insn", "(", "this_rtx", ",", "scratch", ")", ")", ";", "}", "if", "(", "!", "TREE_USED", "(", "function", ")", ")", "{", "assemble_external", "(", "function", ")", ";", "TREE_USED", "(", "function", ")", "=", "<NUM_LIT>", ";", "}", "funexp", "=", "XEXP", "(", "DECL_RTL", "(", "function", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "flag_delayed_branch", ")", "{", "funexp", "=", "gen_rtx_MEM", "(", "FUNCTION_MODE", ",", "funexp", ")", ";", "insn", "=", "emit_call_insn", "(", "gen_sibcall", "(", "funexp", ")", ")", ";", "SIBLING_CALL_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}", "else", "{", "rtx", "spill_reg", ",", "seq", ",", "scratch", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "if", "(", "flag_pic", ")", "{", "spill_reg", "=", "gen_rtx_REG", "(", "word_mode", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["start_sequence", "(", ")", ";"], "File": "sparc", "Func": "sparc_output_mi_thunk", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4866, "Length": 388, "Cover_Rate": 0.5598845598845599, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isVINSERTIndex", "(", "SDNode", "*", "N", ",", "unsigned", "vecWidth", ")", "{", "assert", "(", "(", "vecWidth", "==", "<NUM_LIT>", "||", "vecWidth", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ")", "return", "false", ";", "uint64_t", "Index", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", "->", "getZExtValue", "(", ")", ";", "MVT", "VT", "=", "N", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["unsigned", "ElSize", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";"], "File": "X86ISelLowering (2)", "Func": "isVINSERTIndex", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4867, "Length": 97, "Cover_Rate": 0.8508771929824561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "byval_iterator", "byval_end", "(", ")", "const", "{", "return", "ByValArgs", ".", "end", "(", ")", ";"], "ground_truth": ["}"], "File": "MipsISelLowering", "Func": "byval_end", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4868, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "VariantKind", "getKind", "(", ")", "const", "{", "return", "Kind", ";"], "ground_truth": ["}"], "File": "MOSMCExpr", "Func": "getKind", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4869, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "avr_eval_addr_attrib", "(", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "&&", "(", "SYMBOL_REF_FLAGS", "(", "x", ")", "&", "SYMBOL_FLAG_ADDRESS", ")", ")", "{", "tree", "decl", "=", "SYMBOL_REF_DECL", "(", "x", ")", ";", "tree", "attr", "=", "NULL_TREE", ";", "if", "(", "SYMBOL_REF_FLAGS", "(", "x", ")", "&", "SYMBOL_FLAG_IO", ")", "{", "attr", "=", "lookup_attribute", "(", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "decl", ")", ")", ";"], "ground_truth": ["if", "(", "!", "attr", "||", "!", "TREE_VALUE", "(", "attr", ")", ")", "attr", "=", "lookup_attribute", "(", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "decl", ")", ")", ";"], "File": "avr5", "Func": "avr_eval_addr_attrib", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4870, "Length": 84, "Cover_Rate": 0.5562913907284768, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "sh_file_start", "(", "void", ")", "{", "default_file_start", "(", ")", ";", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "if", "(", "TARGET_ELF", ")", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "TEXT_SECTION_ASM_OP", ")", ";", "else", "data_section", "(", ")", ";", "if", "(", "TARGET_LITTLE_ENDIAN", ")", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "if", "(", "!", "TARGET_ELF", ")", "{", "if", "(", "TARGET_SHCOMPACT", ")", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "else", "if", "(", "TARGET_SHMEDIA", ")", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "TARGET_SHMEDIA64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "sh3", "Func": "sh_file_start", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4871, "Length": 91, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "SparcISelLowering1", "Func": "getTargetNodeName", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4872, "Length": 76, "Cover_Rate": 0.5588235294117647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "getVectorIndex", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addVectorIndex64Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4873, "Length": 15, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>ReplaceImageHandles", "::", "findIndexForHandle", "(", "MachineOperand", "&", "Op", ",", "MachineFunction", "&", "MF", ",", "unsigned", "&", "Idx", ")", "{", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "assert", "(", "Op", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "MachineInstr", "&", "TexHandleDef", "=", "*", "MRI", ".", "getVRegDef", "(", "Op", ".", "getReg", "(", ")", ")", ";", "switch", "(", "TexHandleDef", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "{", "const", "<ISA_LIT>Subtarget", "&", "ST", "=", "MF", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "getDrvInterface", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "false", ";", "}", "assert", "(", "TexHandleDef", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isSymbol", "(", ")", "&&", "<STR_LIT>", ")", ";", "StringRef", "Sym", "=", "TexHandleDef", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSymbolName", "(", ")", ";", "std", "::", "string", "ParamBaseName", "=", "MF", ".", "getName", "(", ")", ";", "ParamBaseName", "+=", "<STR_LIT>", ";", "assert", "(", "Sym", ".", "startswith", "(", "ParamBaseName", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "Param", "=", "atoi", "(", "Sym", ".", "data", "(", ")", "+", "ParamBaseName", ".", "size", "(", ")", ")", ";", "std", "::", "string", "NewSym", ";", "raw_string_ostream", "NewSymStr", "(", "NewSym", ")", ";", "NewSymStr", "<<", "MF", ".", "getFunction", "(", ")", "->", "getName", "(", ")", "<<", "<STR_LIT>", "<<", "Param", ";", "InstrsToRemove", ".", "insert", "(", "&", "TexHandleDef", ")", ";", "Idx", "=", "MFI", "->", "getImageHandleSymbolIndex", "(", "NewSymStr", ".", "str", "(", ")", ".", "c_str", "(", ")", ")", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "{", "assert", "(", "TexHandleDef", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isGlobal", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "GlobalValue", "*", "GV", "=", "TexHandleDef", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getGlobal", "(", ")", ";", "assert", "(", "GV", "->", "hasName", "(", ")", "&&", "<STR_LIT>", ")", ";", "InstrsToRemove", ".", "insert", "(", "&", "TexHandleDef", ")", ";", "Idx", "=", "MFI", "->", "getImageHandleSymbolIndex", "(", "GV", "->", "getName", "(", ")", ".", "data", "(", ")", ")", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "case", "TargetOpcode", "::", "COPY", ":", "{", "bool", "Res", "=", "findIndexForHandle", "(", "TexHandleDef", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "MF", ",", "Idx", ")", ";", "if", "(", "Res", ")", "{", "InstrsToRemove", ".", "insert", "(", "&", "TexHandleDef", ")", ";", "}", "return", "Res", ";", "}", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "NVPTXReplaceImageHandles", "Func": "findIndexForHandle", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4874, "Length": 375, "Cover_Rate": 0.97911227154047, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "LD", "->", "isSimple", "(", ")", "||", "!", "N0", ".", "hasOneUse", "(", ")", "||", "LD", "->", "isIndexed", "(", ")", "||", "LD", "->", "getExtensionType", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "EVT", "FromVT", "=", "LD", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "EVT", "ToVT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "ToVT", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "FromVT", ".", "getVectorNumElements", "(", ")", "==", "ToVT", ".", "getVectorNumElements", "(", ")", ")", ";", "EVT", "ToEltVT", "=", "ToVT", ".", "getVectorElementType", "(", ")", ";", "EVT", "FromEltVT", "=", "FromVT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "NumElements", "=", "<NUM_LIT>", ";", "if", "(", "ToEltVT", "==", "<STR_LIT>", "&&", "(", "FromEltVT", "==", "<STR_LIT>", "||", "FromEltVT", "==", "<STR_LIT>", ")", ")", "NumElements", "=", "<NUM_LIT>", ";", "if", "(", "ToEltVT", "==", "<STR_LIT>", "&&", "FromEltVT", "==", "<STR_LIT>", ")", "NumElements", "=", "<NUM_LIT>", ";", "if", "(", "NumElements", "==", "<NUM_LIT>", "||", "FromVT", ".", "getVectorNumElements", "(", ")", "==", "NumElements", "||", "FromVT", ".", "getVectorNumElements", "(", ")", "%", "NumElements", "!=", "<NUM_LIT>", "||", "!", "isPowerOf2_32", "(", "NumElements", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "LD", ")", ";", "SDValue", "Ch", "=", "LD", "->", "getChain", "(", ")", ";", "SDValue", "BasePtr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "Align", "Alignment", "=", "LD", "->", "getOriginalAlign", "(", ")", ";", "MachineMemOperand", "::", "Flags", "MMOFlags", "=", "LD", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ";", "AAMDNodes", "AAInfo", "=", "LD", "->", "getAAInfo", "(", ")", ";", "<STR_LIT>", "NewExtType", "=", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "Offset", "=", "DAG", ".", "getUNDEF", "(", "BasePtr", ".", "getValueType", "(", ")", ")", ";", "EVT", "NewFromVT", "=", "FromVT", ".", "getHalfNumVectorElementsVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "EVT", "NewToVT", "=", "ToVT", ".", "getHalfNumVectorElementsVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "unsigned", "NewOffset", "=", "NewFromVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "SDValue", "NewPtr", "=", "DAG", ".", "getObjectPtrOffset", "(", "DL", ",", "BasePtr", ",", "NewOffset", ")", ";", "SDValue", "NewLoad1", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "NewExtType", ",", "NewToVT", ",", "DL", ",", "Ch", ",", "BasePtr", ",", "Offset", ",", "LD", "->", "getPointerInfo", "(", ")", ",", "NewFromVT", ",", "Alignment", ".", "value", "(", ")", ",", "MMOFlags", ",", "AAInfo", ")", ";", "SDValue", "NewLoad2", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "NewExtType", ",", "NewToVT", ",", "DL", ",", "Ch", ",", "NewPtr", ",", "Offset", ",", "LD", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "NewOffset", ")", ",", "NewFromVT", ",", "Alignment", ".", "value", "(", ")", ",", "MMOFlags", ",", "AAInfo", ")", ";", "SDValue", "NewChain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "SDValue", "(", "NewLoad1", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "NewLoad2", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "LD", ",", "<NUM_LIT>", ")", ",", "NewChain", ")", ";"], "File": "ARMISelLowering104", "Func": "PerformSplittingToWideningLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4875, "Length": 452, "Cover_Rate": 0.8144144144144144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "IntrData", "->", "Opc0", ",", "dl", ",", "VTs", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "GenCF", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "dl", ",", "Res", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "MachinePointerInfo", "(", ")", ")", ";", "SDValue", "SetCC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ",", "Res", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Results", "[", "]", "=", "{", "SetCC", ",", "Store", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Results", ",", "dl", ")", ";", "}", "case", "COMPRESS_TO_MEM", ":", "{", "SDValue", "Mask", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "DataToCompress", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Addr", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "VT", "=", "DataToCompress", ".", "getSimpleValueType", "(", ")", ";", "MemIntrinsicSDNode", "*", "MemIntr", "=", "dyn_cast", "<", "MemIntrinsicSDNode", ">", "(", "Op", ")", ";", "assert", "(", "MemIntr", "&&", "<STR_LIT>", ")", ";", "if", "(", "isAllOnesConstant", "(", "Mask", ")", ")", "return", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "DataToCompress", ",", "Addr", ",", "MemIntr", "->", "getMemOperand", "(", ")", ")", ";", "SDValue", "Compressed", "=", "getVectorMaskingNode", "(", "DAG", ".", "getNode", "(", "IntrData", "->", "Opc0", ",", "dl", ",", "VT", ",", "DataToCompress", ")", ",", "Mask", ",", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "Subtarget", ",", "DAG", ")", ";", "return", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Compressed", ",", "Addr", ",", "MemIntr", "->", "getMemOperand", "(", ")", ")", ";", "}", "case", "TRUNCATE_TO_MEM_VI8", ":", "case", "TRUNCATE_TO_MEM_VI16", ":", "case", "TRUNCATE_TO_MEM_VI32", ":", "{", "SDValue", "Mask", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "DataToTruncate", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Addr", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MemIntrinsicSDNode", "*", "MemIntr", "=", "dyn_cast", "<", "MemIntrinsicSDNode", ">", "(", "Op", ")", ";", "assert", "(", "MemIntr", "&&", "<STR_LIT>", ")", ";", "EVT", "VT", "=", "MemIntr", "->", "getMemoryVT", "(", ")", ";", "if", "(", "isAllOnesConstant", "(", "Mask", ")", ")", "return", "DAG", ".", "getTruncStore", "(", "Chain", ",", "dl", ",", "DataToTruncate", ",", "Addr", ",", "VT", ",", "MemIntr", "->", "getMemOperand", "(", ")", ")", ";", "MVT", "MaskVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ";", "SDValue", "VMask", "=", "getMaskNode", "(", "Mask", ",", "MaskVT", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ";", "return", "DAG", ".", "getMaskedStore", "(", "Chain", ",", "dl", ",", "DataToTruncate", ",", "Addr", ",", "VMask", ",", "VT", ",", "MemIntr", "->", "getMemOperand", "(", ")", ",", "true", ")", ";", "}", "case", "EXPAND_FROM_MEM", ":", "{", "SDValue", "Mask", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "PassThru", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Addr", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";"], "File": "X86ISelLowering10", "Func": "LowerINTRINSIC_W_CHAIN", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4876, "Length": 497, "Cover_Rate": 0.3143580012650221, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "using", "namespace", "llvm", "::", "<STR_LIT>", ";", "unsigned", "<ISA_LIT>mm16", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "const", "unsigned", "Id", "=", "(", "<ISA_LIT>mm16", "&", "ID_MASK_", ")", ">>", "ID_SHIFT_", ";", "const", "unsigned", "Offset", "=", "(", "<ISA_LIT>mm16", "&", "OFFSET_MASK_", ")", ">>", "OFFSET_SHIFT_", ";", "const", "unsigned", "Width", "=", "(", "(", "<ISA_LIT>mm16", "&", "WIDTH_M1_MASK_", ")", ">>", "WIDTH_M1_SHIFT_", ")", "+", "<NUM_LIT>", ";"], "ground_truth": ["O", "<<", "<STR_LIT>", ";"], "File": "AMDGPUInstPrinter14", "Func": "printHwreg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4877, "Length": 64, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isBitfieldPositioningOp", "(", "CurDAG", ",", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "false", ",", "Op0", ",", "DstLSB", ",", "Width", ")", ")", "return", "false", ";", "unsigned", "ImmR", "=", "(", "VT", ".", "getSizeInBits", "(", ")", "-", "DstLSB", ")", "%", "VT", ".", "getSizeInBits", "(", ")", ";", "unsigned", "ImmS", "=", "Width", "-", "<NUM_LIT>", ";", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Op0", ",", "CurDAG", "->", "getTargetConstant", "(", "ImmR", ",", "DL", ",", "VT", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "ImmS", ",", "DL", ",", "VT", ")", "}", ";"], "ground_truth": ["unsigned", "Opc", "=", "(", "VT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "AArch64ISelDAGToDAG (2)2", "Func": "tryBitfieldInsertInZeroOp", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4878, "Length": 102, "Cover_Rate": 0.5513513513513514, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "BlackfinFrameInfo", "(", "const", "BlackfinSubtarget", "&", "sti", ")", ":", "TargetFrameInfo", "(", "TargetFrameInfo", "::", "StackGrowsDown", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "STI", "(", "sti", ")", "{"], "ground_truth": ["}"], "File": "BlackfinFrameInfo", "Func": "BlackfinFrameInfo", "Target": "Blackfin", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4879, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isNonTemporal", "(", ")", "const", "{", "return", "IsNonTemporal", ";"], "ground_truth": ["}"], "File": "SIMemoryLegalizer", "Func": "isNonTemporal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4880, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Predicate_so_imm", "(", "TrueVal", ".", "getNode", "(", ")", ")", ")", "{", "SDValue", "True", "=", "CurDAG", "->", "getTargetConstant", "(", "T", "->", "getZExtValue", "(", ")", ",", "<STR_LIT>", ")", ";", "SDValue", "CC", "=", "CurDAG", "->", "getTargetConstant", "(", "CCVal", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "FalseVal", ",", "True", ",", "CC", ",", "CCR", ",", "InFlag", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Ops", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG12", "Func": "SelectARMCMOVSoImmOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4881, "Length": 74, "Cover_Rate": 0.5522388059701493, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "&", "MLI", "=", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";", "Changed", "|=", "VisitLoop", "(", "MF", ",", "MLI", ",", "nullptr", ")", ";", "SmallVector", "<", "MachineLoop", "*", ",", "<NUM_LIT>", ">", "Worklist", "(", "MLI", ".", "begin", "(", ")", ",", "MLI", ".", "end", "(", ")", ")", ";", "while", "(", "!", "Worklist", ".", "empty", "(", ")", ")", "{", "MachineLoop", "*", "CurLoop", "=", "Worklist", ".", "pop_back_val", "(", ")", ";", "Worklist", ".", "append", "(", "CurLoop", "->", "begin", "(", ")", ",", "CurLoop", "->", "end", "(", ")", ")", ";", "Changed", "|=", "VisitLoop", "(", "MF", ",", "MLI", ",", "CurLoop", ")", ";", "}", "if", "(", "LLVM_UNLIKELY", "(", "Changed", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "MF", ".", "getRegInfo", "(", ")", ".", "invalidateLiveness", "(", ")", ";", "MF", ".", "RenumberBlocks", "(", ")", ";", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ".", "runOnMachineFunction", "(", "MF", ")", ";", "MLI", ".", "runOnMachineFunction", "(", "MF", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyFixIrreducibleControlFlow12", "Func": "runOnMachineFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4882, "Length": 146, "Cover_Rate": 0.7978142076502732, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "SelectARIPI", "(", "SDNode", "*", "Parent", ",", "SDValue", "N", ",", "SDValue", "&", "Base", ")", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "File": "M680x0ISelDAGToDAG", "Func": "SelectARIPI", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4883, "Length": 26, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32_t", "Imm8", ";"], "ground_truth": ["return", "isFPImm", "(", "Val", ",", "Imm8", ")", ";"], "File": "AArch64BaseInfo11", "Func": "isFPImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4884, "Length": 11, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerBRCOND", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Cond", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Jump", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Chain", ",", "Jump", ",", "Cond", ")", ";"], "File": "R600ISelLowering (2)", "Func": "LowerBRCOND", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4885, "Length": 69, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>GenPredicate", "(", ")", "{", "return", "new", "<ISA_LIT>GenPredicate", "(", ")", ";"], "ground_truth": ["}"], "File": "HexagonGenPredicate (2)", "Func": "createHexagonGenPredicate", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4886, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "ValLow", ")", "{", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "break", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "if", "(", "!", "(", "FeatureBits", "[", "<STR_LIT>", "]", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "if", "(", "!", "(", "FeatureBits", "[", "<STR_LIT>", "]", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "if", "(", "!", "(", "FeatureBits", "[", "<STR_LIT>", "]", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "unsigned", "Mask", "=", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "(", "FeatureBits", "[", "<STR_LIT>", "]", ")", ")", "{", "if", "(", "Mask", "!=", "<NUM_LIT>", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "else", "{", "if", "(", "Mask", "==", "<NUM_LIT>", "||", "(", "Mask", "!=", "<NUM_LIT>", "&&", "ValLow", ">", "<NUM_LIT>", ")", "||", "(", "!", "(", "FeatureBits", "[", "<STR_LIT>", "]", ")", "&&", "(", "Mask", "&", "<NUM_LIT>", ")", ")", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "}", "}", "else", "{", "if", "(", "Val", "==", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler12", "Func": "DecodeMSRMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4887, "Length": 262, "Cover_Rate": 0.7705882352941177, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "unsigned", "WAReg", "=", "Op", ".", "getReg", "(", ")", ";", "if", "(", "int", "(", "WAReg", ")", ">=", "<NUM_LIT>", ")", "printRegName", "(", "O", ",", "WAReg", ")", ";", "else", "if", "(", "OpNo", ">=", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ".", "getNumDefs", "(", ")", ")", "O", "<<", "<STR_LIT>", "<<", "<ISA_LIT>FunctionInfo", "::", "getWARegStackId", "(", "WAReg", ")", ";", "else", "if", "(", "WAReg", "!=", "<ISA_LIT>FunctionInfo", "::", "UnusedReg", ")", "O", "<<", "<STR_LIT>", "<<", "<ISA_LIT>FunctionInfo", "::", "getWARegStackId", "(", "WAReg", ")", ";", "else", "O", "<<", "<STR_LIT>", ";", "if", "(", "OpNo", "<", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ".", "getNumDefs", "(", ")", ")", "O", "<<", "'='", ";", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "O", "<<", "Op", ".", "getImm", "(", ")", ";", "}", "else", "if", "(", "Op", ".", "isFPImm", "(", ")", ")", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "const", "MCOperandInfo", "&", "Info", "=", "Desc", ".", "OpInfo", "[", "OpNo", "]", ";", "if", "(", "Info", ".", "OperandType", "==", "<STR_LIT>", ")", "{", "O", "<<", "::", "toString", "(", "APFloat", "(", "float", "(", "Op", ".", "getFPImm", "(", ")", ")", ")", ")", ";", "}", "else", "{", "assert", "(", "Info", ".", "OperandType", "==", "<STR_LIT>", ")", ";", "O", "<<", "::", "toString", "(", "APFloat", "(", "Op", ".", "getFPImm", "(", ")", ")", ")", ";", "}", "}", "else", "{", "assert", "(", "Op", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";", "auto", "SRE", "=", "static_cast", "<", "const", "MCSymbolRefExpr", "*", ">", "(", "Op", ".", "getExpr", "(", ")", ")", ";", "if", "(", "SRE", "->", "getKind", "(", ")", "==", "MCSymbolRefExpr", "::", "VK_WASM_TYPEINDEX", ")", "{", "auto", "&", "Sym", "=", "static_cast", "<", "const", "MCSymbolWasm", "&", ">", "(", "SRE", "->", "getSymbol", "(", ")", ")", ";"], "ground_truth": ["O", "<<", "<STR_LIT>", "(", "Sym", ".", "getSignature", "(", ")", ")", ";"], "File": "WebAssemblyInstPrinter17", "Func": "printOperand", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4888, "Length": 299, "Cover_Rate": 0.8422535211267606, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "strncmp", "(", "str", ",", "prefix", ",", "strlen", "(", "prefix", ")", ")", "==", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "vms-ld2", "Func": "startswith", "Target": "vms", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 4889, "Length": 16, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "<ISA_LIT>ConstantIslands", "::", "splitBlockBeforeInstr", "(", "MachineInstr", "&", "MI", ")", "{", "MachineBasicBlock", "*", "OrigBB", "=", "MI", ".", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "NewBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "OrigBB", "->", "getBasicBlock", "(", ")", ")", ";", "MachineFunction", "::", "iterator", "MBBI", "=", "++", "OrigBB", "->", "getIterator", "(", ")", ";", "MF", "->", "insert", "(", "MBBI", ",", "NewBB", ")", ";", "NewBB", "->", "splice", "(", "NewBB", "->", "end", "(", ")", ",", "OrigBB", ",", "MI", ",", "OrigBB", "->", "end", "(", ")", ")", ";", "BuildMI", "(", "OrigBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "NewBB", ")", ";", "++", "NumSplit", ";", "NewBB", "->", "transferSuccessors", "(", "OrigBB", ")", ";", "OrigBB", "->", "addSuccessor", "(", "NewBB", ")", ";", "MF", "->", "RenumberBlocks", "(", "NewBB", ")", ";", "BBInfo", ".", "insert", "(", "BBInfo", ".", "begin", "(", ")", "+", "NewBB", "->", "getNumber", "(", ")", ",", "BasicBlockInfo", "(", ")", ")", ";"], "ground_truth": ["water_iterator", "IP", "=", "std", "::", "lower_bound", "(", "WaterList", ".", "begin", "(", ")", ",", "WaterList", ".", "end", "(", ")", ",", "OrigBB", ",", "CompareMBBNumbers", ")", ";"], "File": "MipsConstantIslandPass11", "Func": "splitBlockBeforeInstr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4890, "Length": 168, "Cover_Rate": 0.721030042918455, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "LI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ">", "<NUM_LIT>", "?", "AtomicExpansionKind", "::", "LLSC", ":", "AtomicExpansionKind", "::", "None", ";"], "ground_truth": ["}"], "File": "HexagonISelLowering", "Func": "shouldExpandAtomicLoadInIR", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4891, "Length": 22, "Cover_Rate": 0.6285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vhsub_u8", "(", "uint8x8_t", "__a", ",", "uint8x8_t", "__b", ")", "{", "return", "(", "uint8x8_t", ")", "__builtin_neon_vhsubuv8qi", "(", "(", "int8x8_t", ")", "__a", ",", "(", "int8x8_t", ")", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vhsub_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4892, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "DataLayout", "&", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";"], "ground_truth": ["return", "MF", ".", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "Twine", "(", "DL", ".", "getPrivateGlobalPrefix", "(", ")", ")", "+", "Twine", "(", "MF", ".", "getFunctionNumber", "(", ")", ")", "+", "<STR_LIT>", ")", ";"], "File": "PPCMachineFunctionInfo14", "Func": "getPICOffsetSymbol", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4893, "Length": 41, "Cover_Rate": 0.7592592592592593, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Type", "=", "cast", "<", "MCSymbolELF", ">", "(", "Sym", ")", "->", "getType", "(", ")", ";", "if", "(", "(", "Type", "==", "ELF", "::", "STT_FUNC", "||", "Type", "==", "ELF", "::", "STT_GNU_IFUNC", ")", ")", "{", "if", "(", "Asm", ".", "isThumbFunc", "(", "Sym", ")", "&&", "(", "FixupKind", "==", "<STR_LIT>", ")", ")", "return", "true", ";", "if", "(", "!", "Asm", ".", "isThumbFunc", "(", "Sym", ")", "&&", "(", "FixupKind", "==", "<STR_LIT>", "||", "FixupKind", "==", "<STR_LIT>", "||", "FixupKind", "==", "<STR_LIT>", "||", "FixupKind", "==", "<STR_LIT>", ")", ")", "return", "true", ";", "}", "}", "if", "(", "A", "&&", "(", "FixupKind", "==", "<STR_LIT>", "||", "FixupKind", "==", "<STR_LIT>", "||", "FixupKind", "==", "<STR_LIT>", "||", "FixupKind", "==", "<STR_LIT>", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend10", "Func": "shouldForceRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4894, "Length": 112, "Cover_Rate": 0.4745762711864407, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "h8300_encode_section_info", "(", "tree", "decl", ",", "rtx", "rtl", ",", "int", "first", ")", "{", "int", "extra_flags", "=", "<NUM_LIT>", ";", "default_encode_section_info", "(", "decl", ",", "rtl", ",", "first", ")", ";"], "ground_truth": ["if", "(", "TREE_CODE", "(", "decl", ")", "==", "FUNCTION_DECL", "&&", "h8300_funcvec_function_p", "(", "decl", ")", ")", "extra_flags", "=", "SYMBOL_FLAG_FUNCVEC_FUNCTION", ";"], "File": "h8300", "Func": "h8300_encode_section_info", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4895, "Length": 46, "Cover_Rate": 0.4107142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "NamedMD", "=", "M", ".", "getNamedMetadata", "(", "Name", ")", ";", "if", "(", "!", "NamedMD", "||", "NamedMD", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", "return", "false", ";", "SmallVector", "<", "Metadata", "*", ",", "<NUM_LIT>", ">", "All", ";", "for", "(", "const", "auto", "&", "MD", ":", "NamedMD", "->", "operands", "(", ")", ")", "for", "(", "const", "auto", "&", "Op", ":", "MD", "->", "operands", "(", ")", ")", "if", "(", "std", "::", "find", "(", "All", ".", "begin", "(", ")", ",", "All", ".", "end", "(", ")", ",", "Op", ".", "get", "(", ")", ")", "==", "All", ".", "end", "(", ")", ")", "All", ".", "push_back", "(", "Op", ".", "get", "(", ")", ")", ";"], "ground_truth": ["NamedMD", "->", "eraseFromParent", "(", ")", ";"], "File": "AMDGPUUnifyMetadata10", "Func": "unifyExtensionMD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4896, "Length": 109, "Cover_Rate": 0.68125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_cmpsh_mask_round", "(", "__A", ",", "__B", ",", "_CMP_LT_OS", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm_comilt_sh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4897, "Length": 19, "Cover_Rate": 0.4634146341463415, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Operand", "*", "Op", "=", "new", "<ISA_LIT>Operand", "(", "Shifter", ")", ";", "Op", "->", "Shift", ".", "ShiftTy", "=", "ShTy", ";", "Op", "->", "StartLoc", "=", "S", ";"], "ground_truth": ["Op", "->", "EndLoc", "=", "E", ";"], "File": "ARMAsmParser35", "Func": "CreateShifter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4898, "Length": 30, "Cover_Rate": 0.5882352941176471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printU6ImmOperand", "(", "const", "MCInst", "*", "MI", ",", "int", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "int", "Value", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["assert", "(", "Value", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "VideocoreInstPrinter", "Func": "printU6ImmOperand", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4899, "Length": 42, "Cover_Rate": 0.8235294117647058, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_scalef_ph", "(", "__m256h", "__A", ",", "__m256h", "__B", ")", "{", "return", "__builtin_ia32_scalefph256_mask", "(", "__A", ",", "__B", ",", "_mm256_setzero_ph", "(", ")", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16vlintrin", "Func": "_mm256_scalef_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4900, "Length": 41, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "SawStore", "=", "false", ";", "for", "(", "MachineBasicBlock", "::", "reverse_instr_iterator", "I", "=", "++", "Slot", ".", "getReverse", "(", ")", ";", "I", "!=", "MBB", ".", "instr_rend", "(", ")", ";", "++", "I", ")", "{", "if", "(", "I", "->", "isDebugInstr", "(", ")", ")", "continue", ";", "MachineBasicBlock", "::", "instr_iterator", "FI", "=", "I", ".", "getReverse", "(", ")", ";", "if", "(", "I", "->", "isInlineAsm", "(", ")", "||", "I", "->", "isLabel", "(", ")", "||", "FI", "==", "LastFiller", "||", "I", "->", "isPseudo", "(", ")", ")", "break", ";", "if", "(", "delayHasHazard", "(", "FI", ",", "SawLoad", ",", "SawStore", ",", "RegDefs", ",", "RegUses", ")", ")", "{", "insertDefsUses", "(", "FI", ",", "RegDefs", ",", "RegUses", ")", ";", "continue", ";", "}", "Filler", "=", "FI", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "M88kDelaySlotFiller", "Func": "findDelayInstr", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4901, "Length": 118, "Cover_Rate": 0.6982248520710059, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "NeedTrunc", "=", "true", ";", "Mask", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "}", "const", "TargetRegisterClass", "*", "RC", "=", "(", "RetVT", "==", "<STR_LIT>", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "if", "(", "NeedTrunc", ")", "Op1Reg", "=", "emitAnd_ri", "(", "<STR_LIT>", ",", "Op1Reg", ",", "Mask", ")", ";", "unsigned", "ResultReg", "=", "fastEmitInst_rr", "(", "Opc", ",", "RC", ",", "Op0Reg", ",", "Op1Reg", ")", ";", "if", "(", "NeedTrunc", ")", "ResultReg", "=", "emitAnd_ri", "(", "<STR_LIT>", ",", "ResultReg", ",", "Mask", ")", ";"], "ground_truth": ["return", "ResultReg", ";"], "File": "AArch64FastISel21", "Func": "emitLSL_rr", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4902, "Length": 100, "Cover_Rate": 0.5376344086021505, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "std", "::", "max", "(", "info1", ".", "get_sew", "(", ")", ",", "info2", ".", "get_sew", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "riscv-vsetvl", "Func": "greatest_sew", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4903, "Length": 19, "Cover_Rate": 0.5588235294117647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "struct", "unw_reg_state", "*", "dup_state_stack", "(", "struct", "unw_reg_state", "*", "rs", ")", "{", "struct", "unw_reg_state", "*", "copy", ",", "*", "prev", "=", "NULL", ",", "*", "first", "=", "NULL", ";", "while", "(", "rs", ")", "{", "copy", "=", "alloc_reg_state", "(", ")", ";"], "ground_truth": ["memcpy", "(", "copy", ",", "rs", ",", "sizeof", "(", "*", "copy", ")", ")", ";"], "File": "unwind-ia64", "Func": "dup_state_stack", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4904, "Length": 51, "Cover_Rate": 0.6296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "OrigCallInst", ">>", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "intptr_t", "Offset", "=", "(", "(", "intptr_t", ")", "Target", "-", "(", "intptr_t", ")", "OrigCallAddr", ")", ">>", "<NUM_LIT>", ";", "if", "(", "Offset", ">=", "-", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "&&", "Offset", "<", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", "{", "OrigCallInst", "&=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "|", "<NUM_LIT>", ";", "OrigCallInst", "|=", "(", "Offset", "&", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ")", "<<", "<NUM_LIT>", ";", "*", "OrigCallAddr", "=", "OrigCallInst", ";", "}", "}", "if", "(", "(", "*", "StubCallAddr", ">>", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "StubCallAddr", "-=", "<NUM_LIT>", ";", "else", "{"], "ground_truth": ["assert", "(", "(", "*", "StubCallAddr", ">>", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "PPCJITInfo10", "Func": "PPCCompilationCallbackC", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4905, "Length": 114, "Cover_Rate": 0.5968586387434555, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_checking_assert", "(", "GET_CODE", "(", "SET_SRC", "(", "op1", ")", ")", "==", "COMPARE", ")", ";", "flags", "=", "SET_DEST", "(", "op1", ")", ";", "flags_mode", "=", "GET_MODE", "(", "flags", ")", ";"], "ground_truth": ["if", "(", "GET_MODE", "(", "SET_SRC", "(", "op1", ")", ")", "!=", "flags_mode", ")", "return", "false", ";"], "File": "mn103004", "Func": "mn10300_match_ccmode", "Target": "mn10300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4906, "Length": 42, "Cover_Rate": 0.34710743801652894, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasSpilledVGPRs", "(", ")", "const", "{"], "ground_truth": ["return", "HasSpilledVGPRs", ";"], "File": "SIMachineFunctionInfo35", "Func": "hasSpilledVGPRs", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4907, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "decl", "=", "<NUM_LIT>", ";", "if", "(", "!", "flag_pic", "||", "!", "(", "TARGET_WARN_RELOC", "||", "TARGET_ERROR_RELOC", ")", ")", "return", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", ")", "decl", "=", "SYMBOL_REF_DECL", "(", "x", ")", ";", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "SYMBOL_REF", ")", "decl", "=", "SYMBOL_REF_DECL", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "decl", "&&", "!", "DECL_P", "(", "decl", ")", ")", "decl", "=", "<NUM_LIT>", ";", "if", "(", "decl", "&&", "DECL_P", "(", "decl", ")", ")", "{", "location_t", "loc", ";", "if", "(", "!", "last_assemble_variable_decl", "||", "in_section", "==", "ctors_section", ")", "loc", "=", "DECL_SOURCE_LOCATION", "(", "decl", ")", ";", "else", "loc", "=", "DECL_SOURCE_LOCATION", "(", "last_assemble_variable_decl", ")", ";", "if", "(", "TARGET_WARN_RELOC", ")", "warning_at", "(", "loc", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "decl", ")", ";", "else", "error_at", "(", "loc", ",", "<STR_LIT>", ",", "decl", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "spu", "Func": "reloc_diagnostic", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4908, "Length": 158, "Cover_Rate": 0.8359788359788359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Ret", ".", "hasValue", "(", ")", ")", "{", "Error", "(", "TagLoc", ",", "<STR_LIT>", "+", "Name", ")", ";", "return", "false", ";", "}", "Tag", "=", "Ret", ".", "getValue", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "{", "const", "MCExpr", "*", "AttrExpr", ";", "TagLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "parseExpression", "(", "AttrExpr", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "AttrExpr", ")", ";", "if", "(", "check", "(", "!", "CE", ",", "TagLoc", ",", "<STR_LIT>", ")", ")", "return", "true", ";", "Tag", "=", "CE", "->", "getValue", "(", ")", ";", "}", "if", "(", "Parser", ".", "parseToken", "(", "AsmToken", "::", "Comma", ",", "<STR_LIT>", ")", ")", "return", "true", ";", "StringRef", "StringValue", "=", "<STR_LIT>", ";", "bool", "IsStringValue", "=", "false", ";", "int64_t", "IntegerValue", "=", "<NUM_LIT>", ";", "bool", "IsIntegerValue", "=", "false", ";", "if", "(", "Tag", "==", "<STR_LIT>", "||", "Tag", "==", "<STR_LIT>", ")", "IsStringValue", "=", "true", ";", "else", "if", "(", "Tag", "==", "<STR_LIT>", ")", "{", "IsStringValue", "=", "true", ";", "IsIntegerValue", "=", "true", ";", "}", "else", "if", "(", "Tag", "<", "<NUM_LIT>", "||", "Tag", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "IsIntegerValue", "=", "true", ";", "else", "if", "(", "Tag", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "IsStringValue", "=", "true", ";"], "ground_truth": ["else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "ARMAsmParser19", "Func": "parseDirectiveEabiAttr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4909, "Length": 209, "Cover_Rate": 0.3950850661625709, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_loongson_psllh_s", "(", "s", ",", "amount", ")", ";"], "ground_truth": ["}"], "File": "loongson-mmiintrin", "Func": "psllh_s", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4910, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "if", "(", "RepeatedMask", "[", "i", "]", ">=", "<NUM_LIT>", ")", "BlendMask", "|=", "<NUM_LIT>", "<<", "i", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "DAG", ".", "getConstant", "(", "BlendMask", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "}", "uint64_t", "LoMask", "=", "BlendMask", "&", "<NUM_LIT>", ";", "uint64_t", "HiMask", "=", "(", "BlendMask", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "if", "(", "LoMask", "==", "<NUM_LIT>", "||", "LoMask", "==", "<NUM_LIT>", "||", "HiMask", "==", "<NUM_LIT>", "||", "HiMask", "==", "<NUM_LIT>", ")", "{", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "DAG", ".", "getConstant", "(", "LoMask", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "DAG", ".", "getConstant", "(", "HiMask", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getVectorShuffle", "(", "<STR_LIT>", ",", "DL", ",", "Lo", ",", "Hi", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "}", "LLVM_FALLTHROUGH", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "assert", "(", "(", "VT", ".", "is128BitVector", "(", ")", "||", "Subtarget", ".", "hasAVX2", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "SDValue", "Masked", "=", "lowerVectorShuffleAsBitMask", "(", "DL", ",", "VT", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "DAG", ")", ")", "return", "Masked", ";", "if", "(", "Subtarget", ".", "hasBWI", "(", ")", "&&", "Subtarget", ".", "hasVLX", "(", ")", ")", "{", "MVT", "IntegerType", "=", "<STR_LIT>", "(", "std", "::", "max", "(", "(", "int", ")", "VT", ".", "getVectorNumElements", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "SDValue", "MaskNode", "=", "DAG", ".", "getConstant", "(", "BlendMask", ",", "DL", ",", "IntegerType", ")", ";", "return", "getVectorMaskingNode", "(", "V2", ",", "MaskNode", ",", "V1", ",", "Subtarget", ",", "DAG", ")", ";", "}", "int", "Scale", "=", "VT", ".", "getScalarSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "MVT", "BlendVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", ";", "if", "(", "!", "<STR_LIT>", "(", "V1", ".", "getNode", "(", ")", ")", "&&", "<STR_LIT>", "(", "V2", ".", "getNode", "(", ")", ")", ")", "{", "ShuffleVectorSDNode", "::", "commuteMask", "(", "Mask", ")", ";", "std", "::", "swap", "(", "V1", ",", "V2", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)8", "Func": "lowerVectorShuffleAsBlend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4911, "Length": 387, "Cover_Rate": 0.33799126637554583, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_bslli_epi128", "(", "__m256i", "__A", ",", "const", "int", "__N", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_pslldqi256", "(", "__A", ",", "__N", "*", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx2intrin", "Func": "_mm256_bslli_epi128", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4912, "Length": 37, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addUImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "if", "(", "isImm", "(", ")", "&&", "!", "isConstantImm", "(", ")", ")", "{", "addExpr", "(", "Inst", ",", "getImm", "(", ")", ")", ";", "return", ";", "}"], "ground_truth": ["addConstantUImmOperands", "<", "Bits", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "Inst", ",", "N", ")", ";"], "File": "MipsAsmParser (2)4", "Func": "addUImmOperands", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4913, "Length": 50, "Cover_Rate": 0.9803921568627451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printMemOperand", "(", "const", "MCInst", "*", "MI", ",", "int", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "printOperand", "(", "MI", ",", "OpNum", "+", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "OpNum", ",", "O", ")", ";"], "ground_truth": ["O", "<<", "<STR_LIT>", ";"], "File": "Cpu0InstPrinter3", "Func": "printMemOperand", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4914, "Length": 46, "Cover_Rate": 0.9787234042553191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Disassembler", "(", "const", "MCSubtargetInfo", "&", "STI", ",", "const", "MCRegisterInfo", "*", "Info", ")", ":", "MCDisassembler", "(", "STI", ")", ",", "RegInfo", "(", "Info", ")", "{"], "ground_truth": ["}"], "File": "AArch64Disassembler10", "Func": "AArch64Disassembler", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4915, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "rl78_valid_pointer_mode", "(", "machine_mode", "m", ")", "{", "return", "(", "m", "==", "HImode", "||", "m", "==", "SImode", ")", ";"], "ground_truth": ["}"], "File": "rl782", "Func": "rl78_valid_pointer_mode", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4916, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vtbx1_s8", "(", "int8x8_t", "__r", ",", "int8x8_t", "__tab", ",", "int8x8_t", "__idx", ")", "{", "uint8x8_t", "__mask", "=", "vclt_u8", "(", "vreinterpret_u8_s8", "(", "__idx", ")", ",", "vmov_n_u8", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["int8x8_t", "__tbl", "=", "vtbl1_s8", "(", "__tab", ",", "__idx", ")", ";"], "File": "arm", "Func": "neon2_vtbx1_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4917, "Length": 38, "Cover_Rate": 0.7755102040816326, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TargetTriple", ".", "isWindowsCoreCLREnvironment", "(", ")", ";"], "ground_truth": ["}"], "File": "X86Subtarget (2)", "Func": "isTargetWindowsCoreCLR", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4918, "Length": 8, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCInstPrinter", "*", "create<ISA_LIT>MCInstPrinter", "(", "const", "Target", "&", "T", ",", "unsigned", "SyntaxVariant", ",", "const", "MCAsmInfo", "&", "MAI", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "SyntaxVariant", "==", "<NUM_LIT>", ")", "return", "new", "<ISA_LIT>ATTInstPrinter", "(", "O", ",", "MAI", ")", ";"], "ground_truth": ["if", "(", "SyntaxVariant", "==", "<NUM_LIT>", ")", "return", "new", "<ISA_LIT>IntelInstPrinter", "(", "O", ",", "MAI", ")", ";"], "File": "X86AsmPrinter58", "Func": "createX86MCInstPrinter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4919, "Length": 53, "Cover_Rate": 0.9298245614035088, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "FK_PCRel_4", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_64_PC32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_PLT", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_64_PLT32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTPCREL", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_64_GOTPCREL", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTTPOFF", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_64_GOTTPOFF", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSGD", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_64_TLSGD", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSLD", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_64_TLSLD", ";", "break", ";", "}", "break", ";", "case", "FK_PCRel_2", ":", "assert", "(", "Modifier", "==", "MCSymbolRefExpr", "::", "VK_None", ")", ";", "Type", "=", "ELF", "::", "R_<ISA_LIT>_64_PC16", ";", "break", ";", "case", "FK_PCRel_1", ":", "assert", "(", "Modifier", "==", "MCSymbolRefExpr", "::", "VK_None", ")", ";", "Type", "=", "ELF", "::", "R_<ISA_LIT>_64_PC8", ";", "break", ";", "}", "}", "else", "{", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "FK_Data_8", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_64_64", ";", "break", ";", "case", "<STR_LIT>", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_64_32S", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_GOT", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_64_GOT32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTPCREL", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_64_GOTPCREL", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TPOFF", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_64_TPOFF32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_DTPOFF", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_64_DTPOFF32", ";", "break", ";", "}", "break", ";", "case", "FK_Data_4", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_64_32", ";", "break", ";", "case", "FK_Data_2", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_64_16", ";", "break", ";", "case", "FK_PCRel_1", ":", "case", "FK_Data_1", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_64_8", ";", "break", ";"], "ground_truth": ["}"], "File": "X86ELFObjectWriter21", "Func": "GetRelocType", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4920, "Length": 296, "Cover_Rate": 0.38193548387096776, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getParser", "(", ")", ".", "Lex", "(", ")", ";", "getStreamer", "(", ")", ".", "EmitWinCFIPushReg", "(", "Reg", ",", "Loc", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "X86AsmParser (2)5", "Func": "parseDirectiveSEHPushReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4921, "Length": 23, "Cover_Rate": 0.32857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "VectorType", "::", "get", "(", "ArrayTy", "->", "getArrayElementType", "(", ")", ",", "ArrayTy", "->", "getArrayNumElements", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPromoteAlloca36", "Func": "arrayTypeToVecType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4922, "Length": 19, "Cover_Rate": 0.6333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "slice", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "slice", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "slice", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "ThumbDisassemblerCore", "Func": "t2MiscCtrlInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4923, "Length": 41, "Cover_Rate": 0.803921568627451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>Subtarget", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "LM32Subtarget", "Func": "anchor", "Target": "LM32", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4924, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Instruction", "*", "ArgInGlobal", "=", "new", "AddrSpaceCastInst", "(", "Arg", ",", "PointerType", "::", "get", "(", "Arg", "->", "getType", "(", ")", "->", "getPointerElementType", "(", ")", ",", "ADDRESS_SPACE_GLOBAL", ")", ",", "Arg", "->", "getName", "(", ")", ",", "FirstInst", ")", ";", "Value", "*", "ArgInGeneric", "=", "new", "AddrSpaceCastInst", "(", "ArgInGlobal", ",", "Arg", "->", "getType", "(", ")", ",", "Arg", "->", "getName", "(", ")", ",", "FirstInst", ")", ";"], "ground_truth": ["Arg", "->", "replaceAllUsesWith", "(", "ArgInGeneric", ")", ";"], "File": "NVPTXLowerKernelArgs2", "Func": "handlePointerParam", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4925, "Length": 66, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "Subtarget", ".", "getInstrInfo", "(", ")", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";"], "ground_truth": ["Register", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "File": "SystemZISelLowering108", "Func": "emitLoadAndTestCmp0", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4926, "Length": 53, "Cover_Rate": 0.381294964028777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "CC_<ISA_LIT>_APCS_Custom_f64", "(", "unsigned", "&", "ValNo", ",", "EVT", "&", "ValVT", ",", "EVT", "&", "LocVT", ",", "CCValAssign", "::", "LocInfo", "&", "LocInfo", ",", "<STR_LIT>", "&", "ArgFlags", ",", "CCState", "&", "State", ")", "{"], "ground_truth": ["if", "(", "!", "f64AssignAPCS", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "State", ",", "true", ")", ")", "return", "false", ";"], "File": "ARMISelLowering109", "Func": "CC_ARM_APCS_Custom_f64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4927, "Length": 52, "Cover_Rate": 0.611764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isMemInstrToReplace", "(", "Instruction", "*", "I", ")", "{"], "ground_truth": ["return", "isa", "<", "StoreInst", ">", "(", "I", ")", "||", "isa", "<", "LoadInst", ">", "(", "I", ")", "||", "isa", "<", "InsertValueInst", ">", "(", "I", ")", "||", "isa", "<", "ExtractValueInst", ">", "(", "I", ")", ";"], "File": "SPIRVEmitIntrinsics", "Func": "isMemInstrToReplace", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4928, "Length": 42, "Cover_Rate": 0.9767441860465116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "!", "GVar", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "SDValue", "(", ")", ";", "}", "const", "Type", "*", "Ty", "=", "cast", "<", "PointerType", ">", "(", "GV", "->", "getType", "(", ")", ")", "->", "getElementType", "(", ")", ";", "if", "(", "!", "Ty", "->", "isSized", "(", ")", "||", "isZeroLengthArray", "(", "Ty", ")", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "GVar", "->", "getName", "(", ")", "<<", "<STR_LIT>", ";", "llvm_unreachable", "(", "<NUM_LIT>", ")", ";", "}", "SDValue", "base", "=", "getGlobalAddressWrapper", "(", "GA", ",", "GV", ",", "DAG", ")", ";", "const", "TargetData", "*", "TD", "=", "TM", ".", "getTargetData", "(", ")", ";", "unsigned", "Size", "=", "TD", "->", "getTypeAllocSize", "(", "Ty", ")", ";"], "ground_truth": ["SDValue", "offset", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "BuildGetId", "(", "DAG", ",", "dl", ")", ",", "DAG", ".", "getConstant", "(", "Size", ",", "<STR_LIT>", ")", ")", ";"], "File": "XCoreISelLowering43", "Func": "LowerGlobalTLSAddress", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4929, "Length": 137, "Cover_Rate": 0.5189393939393939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "PrinterDebugValueComment", "(", "const", "MachineInstr", "*", "MI", ",", "raw_ostream", "&", "OS", ")", "{", "OS", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "Cpu0AsmPrinter3", "Func": "PrinterDebugValueComment", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4930, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "{", "assert", "(", "!", "Subtarget", ".", "is64Bit", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "RCW", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VTs", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Results", ".", "push_back", "(", "RCW", ")", ";", "Results", ".", "push_back", "(", "RCW", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "Results", ".", "push_back", "(", "RCW", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "assert", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "&&", "Subtarget", ".", "is64Bit", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", ";", "Results", ".", "push_back", "(", "customLegalizeToWOp", "(", "N", ",", "DAG", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "assert", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "&&", "Subtarget", ".", "is64Bit", "(", ")", "&&", "Subtarget", ".", "hasStdExtM", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", ";", "Results", ".", "push_back", "(", "customLegalizeToWOp", "(", "N", ",", "DAG", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "{", "assert", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "&&", "Subtarget", ".", "is64Bit", "(", ")", "&&", "Subtarget", ".", "hasStdExtF", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op0", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", "return", ";", "SDValue", "FPConv", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op0", ")", ";", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "FPConv", ")", ")", ";"], "ground_truth": ["break", ";"], "File": "RISCVISelLowering16", "Func": "ReplaceNodeResults", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4931, "Length": 323, "Cover_Rate": 0.7858880778588808, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "pFormat", ".", "hasGOTPLT", "(", ")", ")", "reserveOne", "(", "llvm", "::", "ELF", "::", "DT_PLTGOT", ")", ";"], "ground_truth": ["}"], "File": "HexagonELFDynamic", "Func": "reserveTargetEntries", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4932, "Length": 18, "Cover_Rate": 0.6206896551724138, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "!", "MI", "->", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ";", "++", "i", ")", "assert", "(", "i", "<", "MI", "->", "getNumOperands", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "MI", "->", "mayLoad", "(", ")", "&&", "!", "MI", "->", "mayStore", "(", ")", ")", "return", "false", ";", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";"], "ground_truth": ["const", "<ISA_LIT>FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";"], "File": "AArch64RegisterInfo12", "Func": "needsFrameBaseReg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4933, "Length": 79, "Cover_Rate": 0.42934782608695654, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InstructionCost", "Cost", "=", "<NUM_LIT>", ";", "if", "(", "isWideningInstruction", "(", "Ty", ",", "Opcode", ",", "Args", ")", ")", "Cost", "+=", "ST", "->", "getWideningBaseCost", "(", ")", ";", "int", "ISD", "=", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", ";", "switch", "(", "ISD", ")", "{", "default", ":", "return", "Cost", "+", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "case", "<STR_LIT>", ":", "if", "(", "Opd2Info", "==", "TargetTransformInfo", "::", "OK_UniformConstantValue", "&&", "Opd2PropInfo", "==", "TargetTransformInfo", "::", "OP_PowerOf2", ")", "{", "Cost", "+=", "getArithmeticInstrCost", "(", "Instruction", "::", "Add", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "Cost", "+=", "getArithmeticInstrCost", "(", "Instruction", "::", "Sub", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "Cost", "+=", "getArithmeticInstrCost", "(", "Instruction", "::", "Select", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "Cost", "+=", "getArithmeticInstrCost", "(", "Instruction", "::", "AShr", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "return", "Cost", ";", "}", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "if", "(", "Opd2Info", "==", "TargetTransformInfo", "::", "OK_UniformConstantValue", ")", "{", "auto", "VT", "=", "TLI", "->", "getValueType", "(", "DL", ",", "Ty", ")", ";", "if", "(", "TLI", "->", "isOperationLegalOrCustom", "(", "<STR_LIT>", ",", "VT", ")", ")", "{", "InstructionCost", "MulCost", "=", "getArithmeticInstrCost", "(", "Instruction", "::", "Mul", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "InstructionCost", "AddCost", "=", "getArithmeticInstrCost", "(", "Instruction", "::", "Add", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "InstructionCost", "ShrCost", "=", "getArithmeticInstrCost", "(", "Instruction", "::", "AShr", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "return", "MulCost", "*", "<NUM_LIT>", "+", "AddCost", "*", "<NUM_LIT>", "+", "ShrCost", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "}", "}", "Cost", "+=", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "if", "(", "Ty", "->", "isVectorTy", "(", ")", ")", "{", "Cost", "+=", "getArithmeticInstrCost", "(", "Instruction", "::", "ExtractElement", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "Cost", "+=", "getArithmeticInstrCost", "(", "Instruction", "::", "InsertElement", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "Cost", "+=", "Cost", ";", "}", "return", "Cost", ";", "case", "<STR_LIT>", ":", "if", "(", "LT", ".", "second", "!=", "<STR_LIT>", ")", "return", "(", "Cost", "+", "<NUM_LIT>", ")", "*", "LT", ".", "first", ";", "return", "LT", ".", "first", "*", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "(", "Cost", "+", "<NUM_LIT>", ")", "*", "LT", ".", "first", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["if", "(", "!", "Ty", "->", "getScalarType", "(", ")", "->", "isFP128Ty", "(", ")", ")", "return", "(", "Cost", "+", "<NUM_LIT>", ")", "*", "LT", ".", "first", ";"], "File": "AArch64TargetTransformInfo3", "Func": "getArithmeticInstrCost", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4934, "Length": 498, "Cover_Rate": 0.756838905775076, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "CPU", "=", "STI", ".", "getCPU", "(", ")", ";", "if", "(", "TheTriple", ".", "isOSBinFormatMachO", "(", ")", ")", "return", "new", "Darwin<ISA_LIT>_32AsmBackend", "(", "T", ",", "MRI", ",", "CPU", ")", ";"], "ground_truth": ["if", "(", "TheTriple", ".", "isOSWindows", "(", ")", "&&", "TheTriple", ".", "isOSBinFormatCOFF", "(", ")", ")", "return", "new", "Windows<ISA_LIT>AsmBackend", "(", "T", ",", "false", ",", "CPU", ")", ";"], "File": "X86AsmBackend (2)", "Func": "createX86_32AsmBackend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4935, "Length": 53, "Cover_Rate": 0.3897058823529412, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerJumpTable", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "EVT", "PtrVT", "=", "Op", ".", "getValueType", "(", ")", ";", "JumpTableSDNode", "*", "JT", "=", "cast", "<", "JumpTableSDNode", ">", "(", "Op", ")", ";", "SDValue", "JTI", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PtrVT", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "JTI", ")", ";"], "File": "XCoreISelLowering59", "Func": "LowerJumpTable", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4936, "Length": 73, "Cover_Rate": 0.9358974358974359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "!=", "Len", ";", "++", "i", ")", "{", "int", "M", "=", "Mask", "[", "i", "]", ";", "if", "(", "M", "==", "SM_SentinelUndef", ")", "continue", ";", "SDValue", "&", "V", "=", "(", "M", "<", "Size", "?", "V1", ":", "V2", ")", ";", "M", "=", "M", "%", "Size", ";", "if", "(", "i", ">", "M", "||", "M", ">=", "HalfSize", ")", "return", "false", ";", "if", "(", "Idx", "<", "<NUM_LIT>", "||", "(", "Src", "==", "V", "&&", "Idx", "==", "(", "M", "-", "i", ")", ")", ")", "{", "Src", "=", "V", ";", "Idx", "=", "M", "-", "i", ";", "continue", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)8", "Func": "matchVectorShuffleAsEXTRQ", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4937, "Length": 98, "Cover_Rate": 0.32450331125827814, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "SubIdx", "=", "(", "IsI64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "bool", "DstIsLarger", ",", "SrcIsLarger", ";", "tie", "(", "DstIsLarger", ",", "SrcIsLarger", ")", "=", "compareOpndSize", "(", "CvtOpc", ",", "*", "MBB", ".", "getParent", "(", ")", ")", ";", "if", "(", "DstIsLarger", ")", "TmpReg", "=", "getRegisterInfo", "(", ")", ".", "getSubReg", "(", "DstReg", ",", "SubIdx", ")", ";", "if", "(", "SrcIsLarger", ")", "DstReg", "=", "getRegisterInfo", "(", ")", ".", "getSubReg", "(", "DstReg", ",", "SubIdx", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "MovDesc", ",", "TmpReg", ")", ".", "addReg", "(", "SrcReg", ",", "KillSrc", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "CvtDesc", ",", "DstReg", ")", ".", "addReg", "(", "TmpReg", ",", "RegState", "::", "Kill", ")", ";"], "File": "MipsSEInstrInfo6", "Func": "expandCvtFPInt", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4938, "Length": 111, "Cover_Rate": 0.4977578475336323, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "arm_tune", ")", "{", "case", "TARGET_CPU_cortexa7", ":"], "ground_truth": ["cortexa7_sched_reorder", "(", "file", ",", "verbose", ",", "ready", ",", "n_readyp", ",", "clock", ")", ";"], "File": "arm", "Func": "arm_sched_reorder", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4939, "Length": 21, "Cover_Rate": 0.3620689655172414, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "STI", "=", "&", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "SetupMachineFunction", "(", "MF", ")", ";", "if", "(", "STI", "->", "isTargetCOFF", "(", ")", ")", "{", "bool", "Internal", "=", "MF", ".", "getFunction", "(", ")", ".", "hasInternalLinkage", "(", ")", ";", "COFF", "::", "SymbolStorageClass", "Scl", "=", "Internal", "?", "COFF", "::", "IMAGE_SYM_CLASS_STATIC", ":", "COFF", "::", "IMAGE_SYM_CLASS_EXTERNAL", ";", "int", "Type", "=", "COFF", "::", "IMAGE_SYM_DTYPE_FUNCTION", "<<", "COFF", "::", "SCT_COMPLEX_TYPE_SHIFT", ";", "OutStreamer", "->", "BeginCOFFSymbolDef", "(", "CurrentFnSym", ")", ";", "OutStreamer", "->", "emitCOFFSymbolStorageClass", "(", "Scl", ")", ";", "OutStreamer", "->", "emitCOFFSymbolType", "(", "Type", ")", ";", "OutStreamer", "->", "EndCOFFSymbolDef", "(", ")", ";", "}", "emitFunctionBody", "(", ")", ";", "emitXRayTable", "(", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AArch64AsmPrinter34", "Func": "runOnMachineFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4940, "Length": 105, "Cover_Rate": 0.84, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "CC", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "CC", "=", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "SubAdd", ")", "{", "unsigned", "Opc", "=", "SubAdd", "->", "getOpcode", "(", ")", ";", "bool", "IsSub", "=", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ";", "if", "(", "!", "IsSub", "||", "(", "SrcReg2", "!=", "<NUM_LIT>", "&&", "SubAdd", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "SrcReg2", "&&", "SubAdd", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "SrcReg", ")", ")", "{", "if", "(", "IsInstrVSel", ")", "return", "false", ";", "<STR_LIT>", "NewCC", "=", "(", "IsSub", "?", "getSwappedCondition", "(", "CC", ")", ":", "getCmpToAddCondition", "(", "CC", ")", ")", ";", "if", "(", "NewCC", "==", "<STR_LIT>", ")", "return", "false", ";", "OperandsToUpdate", ".", "push_back", "(", "std", "::", "make_pair", "(", "&", "(", "(", "*", "I", ")", ".", "getOperand", "(", "IO", "-", "<NUM_LIT>", ")", ")", ",", "NewCC", ")", ")", ";", "}", "}", "else", "{", "switch", "(", "CC", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "false", ";", "}", "}", "}", "}", "if", "(", "!", "isSafe", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "CmpInstr", ".", "getParent", "(", ")", ";", "for", "(", "MachineBasicBlock", "::", "succ_iterator", "SI", "=", "MBB", "->", "succ_begin", "(", ")", ",", "SE", "=", "MBB", "->", "succ_end", "(", ")", ";", "SI", "!=", "SE", ";", "++", "SI", ")", "if", "(", "(", "*", "SI", ")", "->", "isLiveIn", "(", "<STR_LIT>", ")", ")", "return", "false", ";", "}", "if", "(", "!", "IsThumb1", ")", "{", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "<STR_LIT>", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDef", "(", "true", ")", ";", "}", "assert", "(", "!", "isPredicated", "(", "*", "MI", ")", "&&", "<STR_LIT>", ")", ";", "CmpInstr", ".", "eraseFromParent", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "OperandsToUpdate", ".", "size", "(", ")", ";", "i", "<", "e", ";", "i", "++", ")", "OperandsToUpdate", "[", "i", "]", ".", "first", "->", "setImm", "(", "OperandsToUpdate", "[", "i", "]", ".", "second", ")", ";", "MI", "->", "clearRegisterDeads", "(", "<STR_LIT>", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo1", "Func": "optimizeCompareInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4941, "Length": 378, "Cover_Rate": 0.3176470588235294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "FlagsVal", "==", "~", "<NUM_LIT>", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "!", "hasDSP", "(", ")", "&&", "(", "FlagsVal", "&", "<NUM_LIT>", ")", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "!", "hasV7Ops", "(", ")", "&&", "FlagsVal", ">=", "<NUM_LIT>", "&&", "FlagsVal", "<=", "<NUM_LIT>", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "!", "has8MSecExt", "(", ")", "&&", "(", "FlagsVal", "==", "<NUM_LIT>", "||", "FlagsVal", "==", "<NUM_LIT>", "||", "(", "FlagsVal", ">", "<NUM_LIT>", "&&", "FlagsVal", "<", "<NUM_LIT>", ")", ")", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "!", "hasV8MMainline", "(", ")", "&&", "(", "FlagsVal", "==", "<NUM_LIT>", "||", "FlagsVal", "==", "<NUM_LIT>", "||", "(", "FlagsVal", ">", "<NUM_LIT>", "&&", "FlagsVal", "<=", "<NUM_LIT>", ")", ")", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateMSRMask", "(", "FlagsVal", ",", "S", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "size_t", "Start", "=", "<NUM_LIT>", ",", "Next", "=", "Mask", ".", "find", "(", "'_'", ")", ";", "StringRef", "Flags", "=", "<STR_LIT>", ";", "std", "::", "string", "SpecReg", "=", "Mask", ".", "slice", "(", "Start", ",", "Next", ")", ".", "lower", "(", ")", ";", "if", "(", "Next", "!=", "StringRef", "::", "npos", ")", "Flags", "=", "Mask", ".", "slice", "(", "Next", "+", "<NUM_LIT>", ",", "Mask", ".", "size", "(", ")", ")", ";", "unsigned", "FlagsVal", "=", "<NUM_LIT>", ";", "if", "(", "SpecReg", "==", "<STR_LIT>", ")", "{", "FlagsVal", "=", "StringSwitch", "<", "unsigned", ">", "(", "Flags", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Default", "(", "~", "<NUM_LIT>", ")", ";", "if", "(", "FlagsVal", "==", "~", "<NUM_LIT>", ")", "{", "if", "(", "!", "Flags", ".", "empty", "(", ")", ")", "return", "MatchOperand_NoMatch", ";"], "ground_truth": ["else", "FlagsVal", "=", "<NUM_LIT>", ";"], "File": "ARMAsmParser10", "Func": "parseMSRMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4942, "Length": 264, "Cover_Rate": 0.33249370277078083, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "NumVectorElts", ")", "{", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<NUM_LIT>", ":"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "selectSGPRVectorRegClassID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4943, "Length": 20, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmParser", "::", "applyLVILoadHardeningMitigation", "(", "MCInst", "&", "Inst", ",", "MCStreamer", "&", "Out", ")", "{", "auto", "Opcode", "=", "Inst", ".", "getOpcode", "(", ")", ";", "auto", "Flags", "=", "Inst", ".", "getFlags", "(", ")", ";", "if", "(", "(", "Flags", "&", "<STR_LIT>", ")", "||", "(", "Flags", "&", "<STR_LIT>", ")", ")", "{", "switch", "(", "Opcode", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "X86AsmParser (2)4", "Func": "applyLVILoadHardeningMitigation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4944, "Length": 64, "Cover_Rate": 0.3004694835680751, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "u", "[", "<NUM_LIT>", "]", ";", "char", "c", "[", "<NUM_LIT>", "]", ";", "}", "text", ";", "if", "(", "GetCpuIDAndInfo", "(", "<NUM_LIT>", ",", "&", "EAX", ",", "text", ".", "u", "+", "<NUM_LIT>", ",", "text", ".", "u", "+", "<NUM_LIT>", ",", "text", ".", "u", "+", "<NUM_LIT>", ")", ")", "return", ";", "GetCpuIDAndInfo", "(", "<NUM_LIT>", ",", "&", "EAX", ",", "&", "EBX", ",", "&", "ECX", ",", "&", "EDX", ")", ";", "if", "(", "(", "EDX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "HasCMov", "=", "true", ";", "if", "(", "(", "EDX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "<ISA_LIT>SSELevel", "=", "MMX", ";", "if", "(", "(", "EDX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "<ISA_LIT>SSELevel", "=", "SSE1", ";", "if", "(", "(", "EDX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "<ISA_LIT>SSELevel", "=", "SSE2", ";", "if", "(", "ECX", "&", "<NUM_LIT>", ")", "<ISA_LIT>SSELevel", "=", "SSE3", ";", "if", "(", "(", "ECX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "<ISA_LIT>SSELevel", "=", "SSSE3", ";", "if", "(", "(", "ECX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "<ISA_LIT>SSELevel", "=", "SSE41", ";", "if", "(", "(", "ECX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "<ISA_LIT>SSELevel", "=", "SSE42", ";", "bool", "IsIntel", "=", "memcmp", "(", "text", ".", "c", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";", "bool", "IsAMD", "=", "!", "IsIntel", "&&", "memcmp", "(", "text", ".", "c", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";", "HasFMA3", "=", "IsIntel", "&&", "(", "(", "ECX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ";"], "ground_truth": ["HasAVX", "=", "(", "(", "ECX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ";"], "File": "X86Subtarget62", "Func": "AutoDetectSubtargetFeatures", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4945, "Length": 231, "Cover_Rate": 0.652542372881356, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ":", "<STR_LIT>", "(", "__A", ")", ",", "<STR_LIT>", "(", "res", ")", ",", "<STR_LIT>", "(", "dtmp", ")", ":", ")", ";", "res", "=", "__builtin_llrint", "(", "__A", "[", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["return", "(", "res", ")", ";"], "File": "xmmintrin", "Func": "_mm_cvtss_si64", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4946, "Length": 39, "Cover_Rate": 0.6190476190476191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstructionSelector", "::", "isRegInGprb", "(", "Register", "Reg", ",", "MachineRegisterInfo", "&", "MRI", ")", "const", "{", "return", "RBI", ".", "getRegBank", "(", "Reg", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "MipsInstructionSelector1", "Func": "isRegInGprb", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4947, "Length": 33, "Cover_Rate": 0.9428571428571428, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "FP_REG_P", "(", "src", ")", "||", "FP_REG_P", "(", "dst", ")", "||", "VECTOR_REG_P", "(", "src", ")", "||", "VECTOR_REG_P", "(", "dst", ")", ")", "return", "false", ";", "if", "(", "(", "GET_CODE", "(", "src", ")", "==", "MEM", "&&", "!", "offsettable_memref_p", "(", "src", ")", ")", "||", "(", "GET_CODE", "(", "dst", ")", "==", "MEM", "&&", "!", "offsettable_memref_p", "(", "dst", ")", ")", ")", "return", "false", ";", "if", "(", "register_operand", "(", "dst", ",", "mode", ")", ")", "{", "rtx", "subreg", "=", "operand_subword", "(", "dst", ",", "first_subword", ",", "<NUM_LIT>", ",", "mode", ")", ";", "if", "(", "reg_overlap_mentioned_p", "(", "subreg", ",", "src", ")", ")", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "s390", "Func": "s390_split_ok_p", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4948, "Length": 100, "Cover_Rate": 0.8547008547008547, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "xop", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "SImode", ",", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "xop", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "SImode", ",", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", "+", "<NUM_LIT>", ")", ";", "xop", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "trunc_int_for_mode", "(", "intval0", ",", "SImode", ")", ")", ";", "xop", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "trunc_int_for_mode", "(", "intval1", ",", "SImode", ")", ")", ";", "emit_move_insn", "(", "xop", "[", "<NUM_LIT>", "]", ",", "xop", "[", "<NUM_LIT>", "]", ")", ";", "emit_move_insn", "(", "xop", "[", "<NUM_LIT>", "]", ",", "xop", "[", "<NUM_LIT>", "]", ")", ";", "return", ";", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "if", "(", "MEM_P", "(", "operands", "[", "i", "]", ")", "&&", "auto_inc_p", "(", "XEXP", "(", "operands", "[", "i", "]", ",", "<NUM_LIT>", ")", ")", ")", "{", "rtx", "addr", "=", "XEXP", "(", "operands", "[", "i", "]", ",", "<NUM_LIT>", ")", ";", "rtx", "r", ",", "o", ";", "enum", "rtx_code", "code", ";", "gcc_assert", "(", "!", "reg_overlap_mentioned_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "addr", ")", ")", ";", "switch", "(", "GET_CODE", "(", "addr", ")", ")", "{", "case", "PRE_DEC", ":", "o", "=", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ";", "goto", "pre_modify", ";", "case", "PRE_INC", ":", "o", "=", "GEN_INT", "(", "<NUM_LIT>", ")", ";", "goto", "pre_modify", ";", "case", "PRE_MODIFY", ":", "o", "=", "XEXP", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "pre_modify", ":", "code", "=", "PRE_MODIFY", ";", "break", ";", "case", "POST_DEC", ":", "o", "=", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ";", "goto", "post_modify", ";", "case", "POST_INC", ":", "o", "=", "GEN_INT", "(", "<NUM_LIT>", ")", ";", "goto", "post_modify", ";", "case", "POST_MODIFY", ":", "o", "=", "XEXP", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "post_modify", ":", "code", "=", "POST_MODIFY", ";", "swap", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "r", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "xop", "[", "<NUM_LIT>", "+", "i", "]", "=", "adjust_automodify_address_nv", "(", "operands", "[", "i", "]", ",", "SImode", ",", "gen_rtx_fmt_ee", "(", "code", ",", "Pmode", ",", "r", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "r", ",", "o", ")", ")", ",", "<NUM_LIT>", ")", ";", "xop", "[", "<NUM_LIT>", "+", "i", "]", "=", "adjust_automodify_address_nv", "(", "operands", "[", "i", "]", ",", "SImode", ",", "plus_constant", "(", "Pmode", ",", "r", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "xop", "[", "<NUM_LIT>", "+", "i", "]", "=", "operand_subword", "(", "operands", "[", "i", "]", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "mode", ")", ";", "xop", "[", "<NUM_LIT>", "+", "i", "]", "=", "operand_subword", "(", "operands", "[", "i", "]", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "mode", ")", ";", "}", "}", "if", "(", "reg_overlap_mentioned_p", "(", "xop", "[", "<NUM_LIT>", "]", ",", "xop", "[", "<NUM_LIT>", "]", ")", ")", "{", "swap", "=", "<NUM_LIT>", ";"], "ground_truth": ["gcc_assert", "(", "!", "reg_overlap_mentioned_p", "(", "xop", "[", "<NUM_LIT>", "]", ",", "xop", "[", "<NUM_LIT>", "]", ")", ")", ";"], "File": "arc1", "Func": "arc_split_move", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4949, "Length": 453, "Cover_Rate": 0.5655430711610487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Kind", ".", "isText", "(", ")", "||", "Kind", ".", "isReadOnly", "(", ")", ")", "{", "Type", "=", "ST_ROM0", ";", "}", "else", "if", "(", "Kind", ".", "isBSS", "(", ")", "||", "Kind", ".", "isData", "(", ")", ")", "{", "Type", "=", "ST_WRAM0", ";"], "ground_truth": ["}"], "File": "GBZ80TargetObjectFile", "Func": "SelectSectionForGlobal", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4950, "Length": 41, "Cover_Rate": 0.35964912280701755, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setVarArgsFrameOffset", "(", "int", "Offset", ")", "{", "VarArgsFrameOffset", "=", "Offset", ";"], "ground_truth": ["}"], "File": "WDC65816MachineFunctionInfo", "Func": "setVarArgsFrameOffset", "Target": "WDC65816", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4951, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setCalleeSavedFrameSize", "(", "unsigned", "bytes", ")", "{", "CalleeSavedFrameSize", "=", "bytes", ";"], "ground_truth": ["}"], "File": "GBZ80MachineFunctionInfo (2)", "Func": "setCalleeSavedFrameSize", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4952, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "false", ";", "}", "return", "true", ";", "}", "if", "(", "<ISA_LIT>InstrInfo", "::", "isGenericOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", "||", "<ISA_LIT>InstrInfo", "::", "isSALU", "(", "MI", ")", "||", "<ISA_LIT>InstrInfo", "::", "isSMRD", "(", "MI", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "SIInstrInfo110", "Func": "shouldReadExec", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4953, "Length": 53, "Cover_Rate": 0.4774774774774775, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TmpOffset", "+=", "SL", "->", "getElementOffset", "(", "Idx", ")", ";", "}", "else", "{", "uint64_t", "S", "=", "DL", ".", "getTypeAllocSize", "(", "GTI", ".", "getIndexedType", "(", ")", ")", ";", "for", "(", ";", ";", ")", "{", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Op", ")", ")", "{", "TmpOffset", "+=", "CI", "->", "getSExtValue", "(", ")", "*", "S", ";", "break", ";", "}", "if", "(", "canFoldAddIntoGEP", "(", "U", ",", "Op", ")", ")", "{", "ConstantInt", "*", "CI", "=", "cast", "<", "ConstantInt", ">", "(", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "TmpOffset", "+=", "CI", "->", "getSExtValue", "(", ")", "*", "S", ";", "Op", "=", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "continue", ";", "}", "goto", "unsupported_gep", ";", "}", "}", "}", "Addr", ".", "Offset", "=", "TmpOffset", ";", "if", "(", "<ISA_LIT>ComputeAddress", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Addr", ")", ")", "return", "true", ";", "Addr", "=", "SavedAddr", ";", "unsupported_gep", ":", "break", ";", "}", "case", "Instruction", "::", "Alloca", ":", "{", "const", "AllocaInst", "*", "AI", "=", "cast", "<", "AllocaInst", ">", "(", "Obj", ")", ";", "DenseMap", "<", "const", "AllocaInst", "*", ",", "int", ">", "::", "iterator", "SI", "=", "FuncInfo", ".", "StaticAllocaMap", ".", "find", "(", "AI", ")", ";", "if", "(", "SI", "!=", "FuncInfo", ".", "StaticAllocaMap", ".", "end", "(", ")", ")", "{", "Addr", ".", "BaseType", "=", "Address", "::", "FrameIndexBase", ";", "Addr", ".", "Base", ".", "FI", "=", "SI", "->", "second", ";", "return", "true", ";", "}"], "ground_truth": ["break", ";"], "File": "ARMFastISel (3)", "Func": "ARMComputeAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4954, "Length": 237, "Cover_Rate": 0.36349693251533743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Imm", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "!", "isRV64", "(", ")", ")", "Imm", "=", "SignExtend64", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ";"], "ground_truth": ["emitLoadImm", "(", "Reg", ",", "Imm", ",", "Out", ")", ";"], "File": "RISCVAsmParser2", "Func": "processInstruction", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4955, "Length": 40, "Cover_Rate": 0.37735849056603776, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NewOpc", "=", "<NUM_LIT>", ";", "if", "(", "(", "N0", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "<STR_LIT>", "(", "N0", ")", ")", "&&", "(", "N1", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "<STR_LIT>", "(", "N1", ")", ")", ")", "{", "NewOpc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "(", "N0", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "<STR_LIT>", "(", "N0", ")", ")", "&&", "(", "N1", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "<STR_LIT>", "(", "N1", ")", ")", ")", "{", "NewOpc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", "==", "<STR_LIT>", ")", "{", "return", "SDValue", "(", ")", ";", "}", "else", "{", "return", "Op", ";", "}", "DebugLoc", "DL", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SDValue", "Op0", "=", "SkipExtension", "(", "N0", ",", "DAG", ")", ";", "SDValue", "Op1", "=", "SkipExtension", "(", "N1", ",", "DAG", ")", ";", "assert", "(", "Op0", ".", "getValueType", "(", ")", ".", "is64BitVector", "(", ")", "&&", "Op1", ".", "getValueType", "(", ")", ".", "is64BitVector", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "NewOpc", ",", "DL", ",", "VT", ",", "Op0", ",", "Op1", ")", ";"], "File": "ARMISelLowering54", "Func": "LowerMUL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4956, "Length": 178, "Cover_Rate": 0.6768060836501901, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "struct", "u4", "*", ")", "ptr", ")", "->", "data", ";"], "ground_truth": ["}"], "File": "unaligned-funcs", "Func": "__aeabi_uread4", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4957, "Length": 13, "Cover_Rate": 0.6190476190476191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printf", "(", "<STR_LIT>", ",", "n", "+", "<NUM_LIT>", ",", "(", "unsigned", "MUL_TYPE", ")", "n", ")", ";", "}", "else", "{", "printf", "(", "<STR_LIT>", ",", "n", ",", "(", "unsigned", ")", "n", ")", ";", "printf", "(", "<STR_LIT>", ",", "n", ",", "(", "unsigned", "MUL_TYPE", ")", "n", ")", ";", "}", "bool", "first", "=", "true", ";", "for", "(", "int", "j", "=", "<NUM_LIT>", ";", "j", "<", "s", "->", "m_num_vals", ";", "j", "++", ")", "{", "Expr", "*", "e", "=", "&", "s", "->", "m_exprs", "[", "j", "]", ";", "const", "Operator", "*", "op", "=", "e", "->", "m_op", ";", "if", "(", "op", "==", "NULL", ")", "continue", ";", "char", "buf", "[", "<NUM_LIT>", "]", ";", "snprintf", "(", "buf", ",", "sizeof", "buf", ",", "<STR_LIT>", ",", "first", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "op", "->", "m_top_index", ",", "e", "->", "m_lhs", ",", "e", "->", "m_rhs", ",", "(", "j", "+", "<NUM_LIT>", ")", "==", "s", "->", "m_num_vals", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "char", "opnd0", "[", "<NUM_LIT>", "]", ";", "if", "(", "e", "->", "m_lhs", ")", "snprintf", "(", "opnd0", ",", "sizeof", "opnd0", ",", "<STR_LIT>", ",", "e", "->", "m_lhs", ")", ";", "else", "snprintf", "(", "opnd0", ",", "sizeof", "opnd0", ",", "<STR_LIT>", ")", ";", "printf", "(", "<STR_LIT>", ",", "buf", ",", "op", "->", "m_name", ",", "j", ",", "opnd0", ",", "op", "->", "is_unary", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "e", "->", "m_rhs", ")", ";", "first", "=", "false", ";", "}", "printf", "(", "<STR_LIT>", ")", ";", "comma_separator", "=", "<STR_LIT>", ";", "}"], "ground_truth": ["printf", "(", "<STR_LIT>", ")", ";"], "File": "gen-mul-tables1", "Func": "main", "Target": "tilepro", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 4958, "Length": 229, "Cover_Rate": 0.39145299145299145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "i", "&=", "~", "mask", ";", "__builtin_spe_mtspefscr", "(", "i", ")", ";"], "ground_truth": ["}"], "File": "spe", "Func": "__ev_clr_spefscr_field", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4959, "Length": 11, "Cover_Rate": 0.3793103448275862, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "vector", "float", "vec_vsubfp", "(", "vector", "float", "a1", ",", "vector", "float", "a2", ")", "{", "return", "(", "vector", "float", ")", "__builtin_altivec_vsubfp", "(", "(", "vector", "float", ")", "a1", ",", "(", "vector", "float", ")", "a2", ")", ";"], "ground_truth": ["}"], "File": "altivec4", "Func": "vec_vsubfp", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4960, "Length": 35, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "NewFI", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "CreateStackObject", "(", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", ",", "TRI", "->", "getSpillAlign", "(", "*", "RC", ")", ",", "true", ",", "nullptr", ",", "TargetStackID", "::", "SGPRSpill", ")", ";", "if", "(", "TRI", "->", "spillSGPRToVGPR", "(", ")", "&&", "MFI", "->", "allocateSGPRSpillToVGPR", "(", "MF", ",", "NewFI", ")", ")", "{", "FI", "=", "NewFI", ";", "}", "else", "{", "MF", ".", "getFrameInfo", "(", ")", ".", "RemoveStackObject", "(", "NewFI", ")", ";"], "ground_truth": ["FI", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "CreateSpillStackObject", "(", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", ",", "Align", "(", "TRI", "->", "getSpillAlign", "(", "*", "RC", ")", ")", ")", ";"], "File": "SIFrameLowering", "Func": "allocateCFISave", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4961, "Length": 102, "Cover_Rate": 0.40476190476190477, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "translate_unix", "(", "char", "*", "name", ",", "int", "type", "ATTRIBUTE_UNUSED", ")", "{", "strcpy", "(", "filename_buff", ",", "name", ")", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "vms-cc1", "Func": "translate_unix", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4962, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "getStartLoc", "(", ")", "const", "override", "{", "return", "StartLoc", ";"], "ground_truth": ["}"], "File": "MINA32AsmParser", "Func": "getStartLoc", "Target": "MINA32", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4963, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "auto", "ConditionCode", "=", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "resolveComparison", "(", "MBB", ",", "MI", ",", "DL", ",", "ConditionCode", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "auto", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "auto", "TrueValue", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "auto", "FalseValue", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "Dst", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "FalseValue", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "Dst", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "TrueValue", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "auto", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "auto", "ConditionCode", "=", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "auto", "TrueValue", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "auto", "FalseValue", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "resolveComparison", "(", "MBB", ",", "MI", ",", "DL", ",", "ConditionCode", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "File": "LC2200InstrInfo1", "Func": "expandPostRAPseudo", "Target": "LC2200", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4964, "Length": 328, "Cover_Rate": 0.4530386740331492, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "assert", "(", "Op2", ".", "isReg", "(", ")", "&&", "(", "Op2", ".", "getReg", "(", ")", "==", "<STR_LIT>", "||", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Op2", ".", "getReg", "(", ")", ")", ")", ")", ";", "if", "(", "(", "Op1", ".", "isReg", "(", ")", "&&", "Op1", ".", "getReg", "(", ")", "==", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "||", "Op2", ".", "getReg", "(", ")", "==", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "return", "None", ";", "else", "if", "(", "(", "Op1", ".", "isReg", "(", ")", "&&", "Op1", ".", "getReg", "(", ")", "!=", "<STR_LIT>", "&&", "TRI", "->", "regsOverlap", "(", "Op1", ".", "getReg", "(", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "||", "(", "Op2", ".", "getReg", "(", ")", "!=", "<STR_LIT>", "&&", "TRI", "->", "regsOverlap", "(", "Op2", ".", "getReg", "(", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", ")", "return", "None", ";", "int64_t", "Coef", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "int64_t", "Offset", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "SmallVector", "<", "uint64_t", ",", "<NUM_LIT>", ">", "Elements", ";", "if", "(", "(", "Op1", ".", "isReg", "(", ")", "&&", "Op1", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ")", ")", "{", "Op", "=", "&", "Op1", ";", "}", "else", "if", "(", "Op1", ".", "isFI", "(", ")", ")", "Op", "=", "&", "Op1", ";", "if", "(", "Op", "&&", "Op", "->", "isReg", "(", ")", "&&", "Op", "->", "getReg", "(", ")", "==", "Op2", ".", "getReg", "(", ")", "&&", "Coef", ">", "<NUM_LIT>", ")", "{", "Elements", ".", "push_back", "(", "dwarf", "::", "DW_OP_constu", ")", ";", "Elements", ".", "push_back", "(", "Coef", "+", "<NUM_LIT>", ")", ";", "Elements", ".", "push_back", "(", "dwarf", "::", "DW_OP_mul", ")", ";", "}", "else", "{", "if", "(", "Op", "&&", "Op2", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ")", "{", "int", "dwarfReg", "=", "TRI", "->", "getDwarfRegNum", "(", "Op2", ".", "getReg", "(", ")", ",", "false", ")", ";", "if", "(", "dwarfReg", "<", "<NUM_LIT>", ")", "return", "None", ";", "else", "if", "(", "dwarfReg", "<", "<NUM_LIT>", ")", "Elements", ".", "push_back", "(", "dwarf", "::", "DW_OP_reg0", "+", "dwarfReg", ")", ";", "else", "{", "Elements", ".", "push_back", "(", "dwarf", "::", "DW_OP_regx", ")", ";"], "ground_truth": ["Elements", ".", "push_back", "(", "dwarfReg", ")", ";"], "File": "X86InstrInfo27", "Func": "describeLoadedValue", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4965, "Length": 369, "Cover_Rate": 0.5110803324099723, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeBitfieldMaskOperand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "unsigned", "msb", "=", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "lsb", "=", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "lsb", ">", "msb", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "uint32_t", "msb_mask", "=", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "msb", "!=", "<NUM_LIT>", ")", "msb_mask", "=", "(", "<NUM_LIT>", "<<", "(", "msb", "+", "<NUM_LIT>", ")", ")", "-", "<NUM_LIT>", ";"], "File": "ARMDisassembler18", "Func": "DecodeBitfieldMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4966, "Length": 91, "Cover_Rate": 0.7398373983739838, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "RI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "Register", "LoReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "HiReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "&", "<STR_LIT>", ";", "int", "FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", "->", "getMoveF64FrameIndex", "(", "MF", ")", ";"], "ground_truth": ["TII", ".", "storeRegToStackSlot", "(", "*", "BB", ",", "MI", ",", "SrcReg", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ",", "FI", ",", "SrcRC", ",", "RI", ")", ";"], "File": "RISCVISelLowering1", "Func": "emitSplitF64Pseudo", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4967, "Length": 127, "Cover_Rate": 0.3956386292834891, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>AsmBackend", "(", "bool", "Is64Bit", ",", "bool", "IsELF", ")", ":", "MCAsmBackend", "(", "<STR_LIT>", ")", ",", "Is64Bit", "(", "Is64Bit", ")", ",", "IsELF", "(", "IsELF", ")", "{"], "ground_truth": ["}"], "File": "WebAssemblyAsmBackend20", "Func": "WebAssemblyAsmBackend", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4968, "Length": 26, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstructionSelector", "::", "selectConcatVectors", "(", "MachineInstr", "&", "I", ",", "MachineRegisterInfo", "&", "MRI", ")", "{", "assert", "(", "I", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_CONCAT_VECTORS", "&&", "<STR_LIT>", ")", ";", "Register", "Dst", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Op1", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["Register", "Op2", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "File": "AArch64InstructionSelector (2)", "Func": "selectConcatVectors", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4969, "Length": 71, "Cover_Rate": 0.6826923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HOST_WIDE_INT", "max_offset", ";", "if", "(", "TARGET_THUMB2", "&&", "(", "(", "offset", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "TARGET_THUMB2", ")", "max_offset", "=", "<NUM_LIT>", ";", "else", "if", "(", "TARGET_ARM", ")", "max_offset", "=", "<NUM_LIT>", ";", "else", "return", "false", ";", "return", "(", "(", "offset", "<=", "max_offset", ")", "&&", "(", "offset", ">=", "-", "max_offset", ")", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "offset_ok_for_ldrd_strd", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4970, "Length": 58, "Cover_Rate": 0.8923076923076924, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__a", "*", "__b", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vmul_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4971, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setAllIllegal", "(", ")", "{"], "ground_truth": ["LegalDstDomains", ".", "clear", "(", ")", ";"], "File": "X86DomainReassignment14", "Func": "setAllIllegal", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4972, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>FrameLowering", "(", ")", ":", "TargetFrameLowering", "(", "StackGrowsDown", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "AArch64FrameLowering", "Func": "AArch64FrameLowering", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4973, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "InsMI", ")", "return", "false", ";", "if", "(", "!", "getOpcodeDef", "(", "TargetOpcode", "::", "G_IMPLICIT_DEF", ",", "InsMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MRI", ")", ")", "return", "false", ";", "int64_t", "Index", "=", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "!", "mi_match", "(", "InsMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "m_ICst", "(", "Index", ")", ")", "||", "Index", ")", "return", "false", ";"], "File": "AArch64PostLegalizerCombiner", "Func": "matchDup", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4974, "Length": 68, "Cover_Rate": 0.3675675675675676, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ImmReg", ")", ".", "addImm", "(", "CI", ".", "BaseOff", ")", ";", "BaseReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BaseRegFlags", "=", "RegState", "::", "Kill", ";", "TII", "->", "getAddNoCarry", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "BaseReg", ")", ".", "addReg", "(", "ImmReg", ")", ".", "addReg", "(", "AddrReg", "->", "getReg", "(", ")", ",", "<NUM_LIT>", ",", "BaseSubReg", ")", ";", "BaseSubReg", "=", "<NUM_LIT>", ";", "}", "MachineInstrBuilder", "Write2", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "Write2Desc", ")", ".", "addReg", "(", "BaseReg", ",", "BaseRegFlags", ",", "BaseSubReg", ")", ".", "add", "(", "*", "Data0", ")", ".", "add", "(", "*", "Data1", ")", ".", "addImm", "(", "NewOffset0", ")", ".", "addImm", "(", "NewOffset1", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "cloneMergedMemRefs", "(", "{", "&", "*", "CI", ".", "I", ",", "&", "*", "CI", ".", "Paired", "}", ")", ";", "moveInstsAfter", "(", "Write2", ",", "CI", ".", "InstsToMove", ")", ";", "MachineBasicBlock", "::", "iterator", "Next", "=", "std", "::", "next", "(", "CI", ".", "I", ")", ";", "CI", ".", "I", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["CI", ".", "Paired", "->", "eraseFromParent", "(", ")", ";"], "File": "SILoadStoreOptimizer11", "Func": "mergeWrite2Pair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4975, "Length": 192, "Cover_Rate": 0.4201312910284464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "Target", "The<ISA_LIT>64Target", ";"], "ground_truth": ["return", "The<ISA_LIT>64Target", ";"], "File": "RISCVTargetInfo2", "Func": "getTheRISCV64Target", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4976, "Length": 7, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "do_add3", "(", "rtx", "dest", ",", "rtx", "src1", ",", "rtx", "src2", ")", "{", "if", "(", "GET_MODE", "(", "dest", ")", "==", "DImode", ")", "emit_insn", "(", "gen_adddi3", "(", "dest", ",", "src1", ",", "src2", ")", ")", ";", "else", "emit_insn", "(", "gen_addsi3", "(", "dest", ",", "src1", ",", "src2", ")", ")", ";"], "ground_truth": ["}"], "File": "rs6000-string", "Func": "do_add3", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4977, "Length": 49, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printInstruction", "(", "MI", ",", "Address", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";"], "ground_truth": ["}"], "File": "P2InstPrinter", "Func": "printInst", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4978, "Length": 17, "Cover_Rate": 0.3953488372093023, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Res", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Res", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "Res", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Res", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";", "Res", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["Res", ".", "setOpcode", "(", "<STR_LIT>", ")", ";"], "File": "RISCVAsmBackend14", "Func": "relaxInstruction", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4979, "Length": 72, "Cover_Rate": 0.3025210084033613, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCOperand", "lowerSymbolOperand", "(", "const", "MachineOperand", "&", "MO", ",", "MCSymbol", "*", "Sym", ")", "const", ";", "public", ":", "<ISA_LIT>MCInstLower", "(", "MCContext", "&", "ctx", ",", "<ISA_LIT>AsmPrinter", "&", "printer", ")", ":", "Ctx", "(", "ctx", ")", ",", "Printer", "(", "printer", ")", "{", "}", "void", "lower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ")", "const", ";"], "ground_truth": ["}"], "File": "WebAssemblyMCInstLower9", "Func": "GetGlobalAddressSymbol", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4980, "Length": 53, "Cover_Rate": 0.6091954022988506, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isTRNMask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "{", "unsigned", "Opc", "=", "(", "WhichResult", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "V1", ".", "getValueType", "(", ")", ",", "V1", ",", "V2", ")", ";", "}", "if", "(", "isZIP_v_undef_Mask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "{", "unsigned", "Opc", "=", "(", "WhichResult", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "V1", ".", "getValueType", "(", ")", ",", "V1", ",", "V1", ")", ";", "}", "if", "(", "isUZP_v_undef_Mask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "{", "unsigned", "Opc", "=", "(", "WhichResult", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "V1", ".", "getValueType", "(", ")", ",", "V1", ",", "V1", ")", ";", "}", "if", "(", "isTRN_v_undef_Mask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "{", "unsigned", "Opc", "=", "(", "WhichResult", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "V1", ".", "getValueType", "(", ")", ",", "V1", ",", "V1", ")", ";", "}", "if", "(", "SDValue", "Concat", "=", "tryFormConcatFromShuffle", "(", "Op", ",", "DAG", ")", ")", "return", "Concat", ";", "bool", "DstIsLeft", ";", "int", "Anomaly", ";", "int", "NumInputElements", "=", "V1", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "isINSMask", "(", "ShuffleMask", ",", "NumInputElements", ",", "DstIsLeft", ",", "Anomaly", ")", ")", "{", "SDValue", "DstVec", "=", "DstIsLeft", "?", "V1", ":", "V2", ";", "SDValue", "DstLaneV", "=", "DAG", ".", "getConstant", "(", "Anomaly", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "SrcVec", "=", "V1", ";", "int", "SrcLane", "=", "ShuffleMask", "[", "Anomaly", "]", ";", "if", "(", "SrcLane", ">=", "NumInputElements", ")", "{", "SrcVec", "=", "V2", ";", "SrcLane", "-=", "VT", ".", "getVectorNumElements", "(", ")", ";", "}", "SDValue", "SrcLaneV", "=", "DAG", ".", "getConstant", "(", "SrcLane", ",", "dl", ",", "<STR_LIT>", ")", ";", "EVT", "ScalarVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "if", "(", "ScalarVT", ".", "getSizeInBits", "(", ")", "<", "<NUM_LIT>", "&&", "ScalarVT", ".", "isInteger", "(", ")", ")", "ScalarVT", "=", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DstVec", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ScalarVT", ",", "SrcVec", ",", "SrcLaneV", ")", ",", "DstLaneV", ")", ";", "}", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "NumElts", "==", "<NUM_LIT>", ")", "{", "unsigned", "PFIndexes", "[", "<NUM_LIT>", "]", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "{", "if", "(", "ShuffleMask", "[", "i", "]", "<", "<NUM_LIT>", ")", "PFIndexes", "[", "i", "]", "=", "<NUM_LIT>", ";"], "ground_truth": ["else", "PFIndexes", "[", "i", "]", "=", "ShuffleMask", "[", "i", "]", ";"], "File": "AArch64ISelLowering135", "Func": "LowerVECTOR_SHUFFLE", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4981, "Length": 427, "Cover_Rate": 0.3013408609738885, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "pat", "=", "gen_sp_adjust", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "to_add", ")", ";", "insn", "=", "emit_insn", "(", "pat", ")", ";", "REG_NOTES", "(", "insn", ")", "=", "reg_notes", ";", "if", "(", "frame_related", ")", "{", "rtx", "real", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "stack_pointer_rtx", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "imm_rtx", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "add_reg_note", "(", "insn", ",", "REG_CFA_ADJUST_CFA", ",", "real", ")", ";", "}", "return", "insn", ";"], "ground_truth": ["}"], "File": "tilegx2", "Func": "emit_sp_adjust", "Target": "tilegx", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 4982, "Length": 71, "Cover_Rate": 0.4329268292682927, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Chain", "=", "DAG", ".", "getCALLSEQ_START", "(", "Chain", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "dl", ")", ";", "Chain", "=", "LowerWindowsDYNAMIC_STACKALLOC", "(", "Op", ",", "Chain", ",", "Size", ",", "DAG", ")", ";", "SDValue", "SP", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "Chain", "=", "SP", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SP", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SP", ",", "Size", ")", ";", "if", "(", "Align", ")", "SP", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "SP", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "-", "(", "uint64_t", ")", "Align", ",", "dl", ",", "VT", ")", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "<STR_LIT>", ",", "SP", ")", ";", "Chain", "=", "DAG", ".", "getCALLSEQ_END", "(", "Chain", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ",", "true", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ",", "true", ")", ",", "SDValue", "(", ")", ",", "dl", ")", ";", "SDValue", "Ops", "[", "<NUM_LIT>", "]", "=", "{", "SP", ",", "Chain", "}", ";"], "ground_truth": ["return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "dl", ")", ";"], "File": "AArch64ISelLowering (2)3", "Func": "LowerDYNAMIC_STACKALLOC", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4983, "Length": 183, "Cover_Rate": 0.4197247706422018, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "{", "v0", "=", "gen_rtx_REG", "(", "Pmode", ",", "GP_RETURN", ")", ";", "rtx_insn", "*", "insn", "=", "mips_call_tls_get_addr", "(", "loc", ",", "SYMBOL_TLSGD", ",", "v0", ")", ";", "dest", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "emit_libcall_block", "(", "insn", ",", "dest", ",", "v0", ",", "loc", ")", ";", "break", ";", "}", "case", "TLS_MODEL_LOCAL_DYNAMIC", ":", "{", "v0", "=", "gen_rtx_REG", "(", "Pmode", ",", "GP_RETURN", ")", ";", "rtx_insn", "*", "insn", "=", "mips_call_tls_get_addr", "(", "loc", ",", "SYMBOL_TLSLDM", ",", "v0", ")", ";", "tmp1", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "eqv", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "const0_rtx", ")", ",", "UNSPEC_TLS_LDM", ")", ";", "emit_libcall_block", "(", "insn", ",", "tmp1", ",", "v0", ",", "eqv", ")", ";", "offset", "=", "mips_unspec_address", "(", "loc", ",", "SYMBOL_DTPREL", ")", ";", "if", "(", "mips_split_p", "[", "SYMBOL_DTPREL", "]", ")", "{", "tmp2", "=", "mips_unspec_offset_high", "(", "NULL", ",", "tmp1", ",", "loc", ",", "SYMBOL_DTPREL", ")", ";", "dest", "=", "gen_rtx_LO_SUM", "(", "Pmode", ",", "tmp2", ",", "offset", ")", ";", "}", "else", "dest", "=", "expand_binop", "(", "Pmode", ",", "add_optab", ",", "tmp1", ",", "offset", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "break", ";", "}", "case", "TLS_MODEL_INITIAL_EXEC", ":", "tp", "=", "mips_get_tp", "(", ")", ";", "tmp1", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "tmp2", "=", "mips_unspec_address", "(", "loc", ",", "SYMBOL_GOTTPREL", ")", ";", "if", "(", "Pmode", "==", "DImode", ")", "emit_insn", "(", "gen_load_gotdi", "(", "tmp1", ",", "pic_offset_table_rtx", ",", "tmp2", ")", ")", ";", "else", "emit_insn", "(", "gen_load_gotsi", "(", "tmp1", ",", "pic_offset_table_rtx", ",", "tmp2", ")", ")", ";", "dest", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "emit_insn", "(", "gen_add3_insn", "(", "dest", ",", "tmp1", ",", "tp", ")", ")", ";", "break", ";", "case", "TLS_MODEL_LOCAL_EXEC", ":", "tmp1", "=", "mips_get_tp", "(", ")", ";", "offset", "=", "mips_unspec_address", "(", "loc", ",", "SYMBOL_TPREL", ")", ";"], "ground_truth": ["if", "(", "mips_split_p", "[", "SYMBOL_TPREL", "]", ")", "{"], "File": "mips", "Func": "mips_legitimize_tls_address", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4984, "Length": 272, "Cover_Rate": 0.7139107611548556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "shouldInsertFencesForAtomic", "(", "const", "Instruction", "*", "I", ")", "const", "{", "return", "isOpSuitableForLDPSTP", "(", "I", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering (2)2", "Func": "shouldInsertFencesForAtomic", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4985, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "ATTRIBUTE_UNUSED", "ix86_encode_section_info", "(", "tree", "decl", ",", "rtx", "rtl", ",", "int", "first", ")", "{"], "ground_truth": ["default_encode_section_info", "(", "decl", ",", "rtl", ",", "first", ")", ";"], "File": "i386", "Func": "ix86_encode_section_info", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4986, "Length": 24, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "k_Register", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser (2)2", "Func": "isReg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4987, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "PDT", ".", "getRoots", "(", ")", ".", "size", "(", ")", "<=", "<NUM_LIT>", ")", "return", "false", ";", "DivergenceAnalysis", "&", "DA", "=", "getAnalysis", "<", "DivergenceAnalysis", ">", "(", ")", ";", "SmallVector", "<", "BasicBlock", "*", ",", "<NUM_LIT>", ">", "ReturningBlocks", ";", "SmallVector", "<", "BasicBlock", "*", ",", "<NUM_LIT>", ">", "UnreachableBlocks", ";", "for", "(", "BasicBlock", "*", "BB", ":", "PDT", ".", "getRoots", "(", ")", ")", "{", "if", "(", "isa", "<", "ReturnInst", ">", "(", "BB", "->", "getTerminator", "(", ")", ")", ")", "{", "if", "(", "!", "isUniformlyReached", "(", "DA", ",", "*", "BB", ")", ")", "ReturningBlocks", ".", "push_back", "(", "BB", ")", ";", "}", "else", "if", "(", "isa", "<", "UnreachableInst", ">", "(", "BB", "->", "getTerminator", "(", ")", ")", ")", "{", "if", "(", "!", "isUniformlyReached", "(", "DA", ",", "*", "BB", ")", ")", "UnreachableBlocks", ".", "push_back", "(", "BB", ")", ";", "}", "}", "if", "(", "!", "UnreachableBlocks", ".", "empty", "(", ")", ")", "{", "BasicBlock", "*", "UnreachableBlock", "=", "nullptr", ";", "if", "(", "UnreachableBlocks", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "UnreachableBlock", "=", "UnreachableBlocks", ".", "front", "(", ")", ";", "}", "else", "{", "UnreachableBlock", "=", "BasicBlock", "::", "Create", "(", "F", ".", "getContext", "(", ")", ",", "<STR_LIT>", ",", "&", "F", ")", ";", "new", "UnreachableInst", "(", "F", ".", "getContext", "(", ")", ",", "UnreachableBlock", ")", ";", "for", "(", "BasicBlock", "*", "BB", ":", "UnreachableBlocks", ")", "{", "BB", "->", "getInstList", "(", ")", ".", "pop_back", "(", ")", ";", "BranchInst", "::", "Create", "(", "UnreachableBlock", ",", "BB", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUUnifyDivergentExitNodes17", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4988, "Length": 226, "Cover_Rate": 0.5458937198067633, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Pred", "=", "static_cast", "<", "CmpInst", "::", "Predicate", ">", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getPredicate", "(", ")", ")", ";", "if", "(", "auto", "MaybeNewImmAndPred", "=", "tryAdjustICmpImmAndPred", "(", "RHS", ",", "Pred", ",", "MRI", ")", ")", "{", "MatchInfo", "=", "*", "MaybeNewImmAndPred", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AArch64PostLegalizerLowering", "Func": "matchAdjustICmpImmAndPred", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4989, "Length": 50, "Cover_Rate": 0.4854368932038835, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "F", "=", "A", "[", "<NUM_LIT>", "]", ";", "int", "E", "=", "F", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "!=", "MaxLen", ";", "++", "I", ")", "{", "if", "(", "A", "[", "I", "]", "-", "E", "!=", "Inc", ")", "return", "{", "F", ",", "I", "}", ";"], "ground_truth": ["E", "=", "A", "[", "I", "]", ";"], "File": "HexagonISelDAGToDAGHVX", "Func": "findStrip", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4990, "Length": 53, "Cover_Rate": 0.5047619047619047, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DstBank", "->", "getID", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "Register", "Src0", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Src1", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "MRI", "->", "getType", "(", "Src0", ")", "!=", "S32", ")", "return", "false", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "*", "BB", "=", "MI", ".", "getParent", "(", ")", ";", "auto", "ConstSrc1", "=", "getAnyConstantVRegValWithLookThrough", "(", "Src1", ",", "*", "MRI", ",", "true", ",", "true", ")", ";", "if", "(", "ConstSrc1", ")", "{", "auto", "ConstSrc0", "=", "getAnyConstantVRegValWithLookThrough", "(", "Src0", ",", "*", "MRI", ",", "true", ",", "true", ")", ";", "if", "(", "ConstSrc0", ")", "{", "const", "int64_t", "K0", "=", "ConstSrc0", "->", "Value", ".", "getSExtValue", "(", ")", ";", "const", "int64_t", "K1", "=", "ConstSrc1", "->", "Value", ".", "getSExtValue", "(", ")", ";", "uint32_t", "Lo16", "=", "static_cast", "<", "uint32_t", ">", "(", "K0", ")", "&", "<NUM_LIT>", ";", "uint32_t", "Hi16", "=", "static_cast", "<", "uint32_t", ">", "(", "K1", ")", "&", "<NUM_LIT>", ";", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Dst", ")", ".", "addImm", "(", "Lo16", "|", "(", "Hi16", "<<", "<NUM_LIT>", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "RBI", ".", "constrainGenericRegister", "(", "Dst", ",", "<STR_LIT>", ",", "*", "MRI", ")", ";", "}", "}", "MachineInstr", "*", "Src1Def", "=", "getDefIgnoringCopies", "(", "Src1", ",", "*", "MRI", ")", ";", "if", "(", "Src1Def", "&&", "Src1Def", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "MI", ".", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "return", "RBI", ".", "constrainGenericRegister", "(", "Dst", ",", "<STR_LIT>", ",", "*", "MRI", ")", "&&", "RBI", ".", "constrainGenericRegister", "(", "Src0", ",", "<STR_LIT>", ",", "*", "MRI", ")", ";", "}", "Register", "ShiftSrc0", ";", "Register", "ShiftSrc1", ";", "bool", "Shift0", "=", "mi_match", "(", "Src0", ",", "*", "MRI", ",", "m_OneUse", "(", "m_GLShr", "(", "m_Reg", "(", "ShiftSrc0", ")", ",", "m_SpecificICst", "(", "<NUM_LIT>", ")", ")", ")", ")", ";", "bool", "Shift1", "=", "mi_match", "(", "Src1", ",", "*", "MRI", ",", "m_OneUse", "(", "m_GLShr", "(", "m_Reg", "(", "ShiftSrc1", ")", ",", "m_SpecificICst", "(", "<NUM_LIT>", ")", ")", ")", ")", ";", "unsigned", "Opc", "=", "<STR_LIT>", ";", "if", "(", "Shift0", "&&", "Shift1", ")", "{", "Opc", "=", "<STR_LIT>", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "ShiftSrc0", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "ShiftSrc1", ")", ";", "}", "else", "if", "(", "Shift1", ")", "{", "Opc", "=", "<STR_LIT>", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "ShiftSrc1", ")", ";", "}", "else", "if", "(", "Shift0", "&&", "ConstSrc1", "&&", "ConstSrc1", "->", "Value", "==", "<NUM_LIT>", ")", "{", "auto", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Dst", ")", ".", "addReg", "(", "ShiftSrc0", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "*", "MIB", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "Opc", ")", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "MI", ",", "TII", ",", "TRI", ",", "RBI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector10", "Func": "selectG_BUILD_VECTOR_TRUNC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4991, "Length": 504, "Cover_Rate": 0.81421647819063, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "r1", ",", "r2", ";", "machine_mode", "inner", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "unsigned", "int", "inner_bytes", "=", "GET_MODE_SIZE", "(", "inner", ")", ";", "if", "(", "FLOAT_MODE_P", "(", "mode", ")", "&&", "TARGET_HARD_FLOAT", "&&", "TARGET_FPRS", ")", "regno", "=", "FP_ARG_RETURN", ";", "else", "{", "regno", "=", "GP_ARG_RETURN", ";", "if", "(", "TARGET_32BIT", "&&", "inner_bytes", ">=", "<NUM_LIT>", ")", "return", "gen_rtx_REG", "(", "mode", ",", "regno", ")", ";", "}", "if", "(", "inner_bytes", ">=", "<NUM_LIT>", ")", "return", "gen_rtx_REG", "(", "mode", ",", "regno", ")", ";"], "ground_truth": ["r1", "=", "gen_rtx_EXPR_LIST", "(", "inner", ",", "gen_rtx_REG", "(", "inner", ",", "regno", ")", ",", "const0_rtx", ")", ";"], "File": "rs60004", "Func": "rs6000_complex_function_value", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4992, "Length": 90, "Cover_Rate": 0.6474820143884892, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isUndef", "(", "SDValue", "Op", ")", "const", "{", "if", "(", "Op", ".", "isMachineOpcode", "(", ")", ")", "return", "Op", ".", "getMachineOpcode", "(", ")", "==", "TargetOpcode", "::", "IMPLICIT_DEF", ";", "return", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "HexagonISelLowering (2)3", "Func": "isUndef", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4993, "Length": 37, "Cover_Rate": 0.9487179487179487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeVecShiftL32Imm", "(", "MCInst", "&", "Inst", ",", "unsigned", "Imm", ",", "uint64_t", "Addr", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "return", "DecodeVecShiftLImm", "(", "Inst", ",", "Imm", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AArch64Disassembler33", "Func": "DecodeVecShiftL32Imm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4994, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "const", "bool", "SpillVGPRToAGPR", "=", "ST", ".", "hasMAIInsts", "(", ")", "&&", "FuncInfo", "->", "hasSpilledVGPRs", "(", ")", "&&", "EnableSpillVGPRToAGPR", ";", "if", "(", "SpillVGPRToAGPR", ")", "{", "BitVector", "SpillFIs", "(", "MFI", ".", "getObjectIndexEnd", "(", ")", ",", "false", ")", ";", "BitVector", "NonVGPRSpillFIs", "(", "MFI", ".", "getObjectIndexEnd", "(", ")", ",", "false", ")", ";", "bool", "SeenDbgInstr", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "llvm", "::", "make_early_inc_range", "(", "MBB", ")", ")", "{", "int", "FrameIndex", ";", "if", "(", "MI", ".", "isDebugInstr", "(", ")", ")", "SeenDbgInstr", "=", "true", ";", "if", "(", "TII", "->", "isVGPRSpill", "(", "MI", ")", ")", "{", "unsigned", "FIOp", "=", "<STR_LIT>", "(", "MI", ".", "getOpcode", "(", ")", ",", "<STR_LIT>", "::", "vaddr", ")", ";", "int", "FI", "=", "MI", ".", "getOperand", "(", "FIOp", ")", ".", "getIndex", "(", ")", ";", "Register", "VReg", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "vdata", ")", "->", "getReg", "(", ")", ";", "if", "(", "FuncInfo", "->", "allocateVGPRSpillToAGPR", "(", "MF", ",", "FI", ",", "TRI", "->", "isAGPR", "(", "MRI", ",", "VReg", ")", ")", ")", "{", "RS", "->", "enterBasicBlock", "(", "MBB", ")", ";", "TRI", "->", "eliminateFrameIndex", "(", "MI", ",", "<NUM_LIT>", ",", "FIOp", ",", "RS", ")", ";", "SpillFIs", ".", "set", "(", "FI", ")", ";", "continue", ";", "}", "}", "else", "if", "(", "TII", "->", "isStoreToStackSlot", "(", "MI", ",", "FrameIndex", ")", "||", "TII", "->", "isLoadFromStackSlot", "(", "MI", ",", "FrameIndex", ")", ")", "if", "(", "!", "MFI", ".", "isFixedObjectIndex", "(", "FrameIndex", ")", ")", "NonVGPRSpillFIs", ".", "set", "(", "FrameIndex", ")", ";", "}", "}", "for", "(", "unsigned", "FI", ":", "SpillFIs", ".", "set_bits", "(", ")", ")", "if", "(", "!", "NonVGPRSpillFIs", ".", "test", "(", "FI", ")", ")", "FuncInfo", "->", "setVGPRToAGPRSpillDead", "(", "FI", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "MCPhysReg", "Reg", ":", "FuncInfo", "->", "getVGPRSpillAGPRs", "(", ")", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "FuncInfo", "->", "getAGPRSpillVGPRs", "(", ")", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "MBB", ".", "sortUniqueLiveIns", "(", ")", ";", "if", "(", "!", "SpillFIs", ".", "empty", "(", ")", "&&", "SeenDbgInstr", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "isDebugValue", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", "&&", "SpillFIs", "[", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", "]", ")", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "ChangeToRegister", "(", "Register", "(", ")", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "SIFrameLowering52", "Func": "processFunctionBeforeFrameFinalized", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4995, "Length": 425, "Cover_Rate": 0.794392523364486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PassConfig", "(", "<ISA_LIT>TargetMachine", "*", "TM", ",", "PassManagerBase", "&", "PM", ")", ":", "TargetPassConfig", "(", "TM", ",", "PM", ")", "{"], "ground_truth": ["}"], "File": "VideoCore4TargetMachine", "Func": "VideoCore4PassConfig", "Target": "VideoCore4", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4996, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "NarrowStateReg", "=", "MRI", "->", "createVirtualRegister", "(", "RC", ")", ";", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "Loc", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "NarrowStateReg", ")", ".", "addReg", "(", "StateReg", ",", "<NUM_LIT>", ",", "SubRegImm", ")", ";", "StateReg", "=", "NarrowStateReg", ";", "}", "unsigned", "FlagsReg", "=", "<NUM_LIT>", ";", "if", "(", "isEFLAGSLive", "(", "MBB", ",", "InsertPt", ",", "*", "TRI", ")", ")", "FlagsReg", "=", "saveEFLAGS", "(", "MBB", ",", "InsertPt", ",", "Loc", ")", ";", "Register", "NewReg", "=", "MRI", "->", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "OrOpCodes", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "unsigned", "OrOpCode", "=", "OrOpCodes", "[", "Log2_32", "(", "Bytes", ")", "]", ";", "auto", "OrI", "=", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "Loc", ",", "TII", "->", "get", "(", "OrOpCode", ")", ",", "NewReg", ")", ".", "addReg", "(", "StateReg", ")", ".", "addReg", "(", "Reg", ")", ";", "OrI", "->", "addRegisterDead", "(", "<STR_LIT>", ",", "TRI", ")", ";", "++", "NumInstsInserted", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "OrI", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "File": "X86SpeculativeLoadHardening3", "Func": "hardenValueInRegister", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4997, "Length": 172, "Cover_Rate": 0.5058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "nvptx_expand_oacc_join", "(", "unsigned", "mode", ")", "{", "nvptx_emit_joining", "(", "GOMP_DIM_MASK", "(", "mode", ")", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "nvptx", "Func": "nvptx_expand_oacc_join", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 4998, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "SMRange", "(", "StartLoc", ",", "EndLoc", ")", ";"], "ground_truth": ["}"], "File": "PPCAsmParser (2)3", "Func": "getLocRange", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4999, "Length": 9, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "SelectXFormAddr", "(", "SDNode", "*", "Op", ",", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Index", ")", "{", "if", "(", "!", "SelectAFormAddr", "(", "Op", ",", "N", ",", "Base", ",", "Index", ")", "&&", "!", "SelectDFormAddr", "(", "Op", ",", "N", ",", "Base", ",", "Index", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Index", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "SPUISelDAGToDAG", "Func": "SelectXFormAddr", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5000, "Length": 69, "Cover_Rate": 0.9324324324324325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "MCExpr", "::", "Binary", ":", "{", "const", "MCBinaryExpr", "*", "BE", "=", "cast", "<", "MCBinaryExpr", ">", "(", "Expr", ")", ";", "fixELFSymbolsInTLSFixupsImpl", "(", "BE", "->", "getLHS", "(", ")", ",", "Asm", ")", ";", "fixELFSymbolsInTLSFixupsImpl", "(", "BE", "->", "getRHS", "(", ")", ",", "Asm", ")", ";", "break", ";", "}", "case", "MCExpr", "::", "SymbolRef", ":", "{", "const", "MCSymbolRefExpr", "&", "SymRef", "=", "*", "cast", "<", "MCSymbolRefExpr", ">", "(", "Expr", ")", ";", "cast", "<", "MCSymbolELF", ">", "(", "SymRef", ".", "getSymbol", "(", ")", ")", ".", "setType", "(", "ELF", "::", "STT_TLS", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "CSKYMCExpr", "Func": "fixELFSymbolsInTLSFixupsImpl", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5001, "Length": 88, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>64TargetMachine", "::", "<ISA_LIT>64TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "Optional", "<", "CodeModel", "::", "Model", ">", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "JIT", ")", ":", "<ISA_LIT>TargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "JIT", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "SHUXITargetMachine", "Func": "SHUXI64TargetMachine", "Target": "SHUXI", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5002, "Length": 74, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "NewFromVT", "=", "EVT", "::", "getVectorVT", "(", "C", ",", "FromEltVT", ",", "NumElements", ")", ";", "EVT", "NewToVT", "=", "EVT", "::", "getVectorVT", "(", "C", ",", "EVT", "::", "getIntegerVT", "(", "C", ",", "ToEltVT", ".", "getSizeInBits", "(", ")", ")", ",", "NumElements", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Stores", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "FromVT", ".", "getVectorNumElements", "(", ")", "/", "NumElements", ";", "i", "++", ")", "{", "unsigned", "NewOffset", "=", "i", "*", "NumElements", "*", "ToEltVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "SDValue", "NewPtr", "=", "DAG", ".", "getObjectPtrOffset", "(", "DL", ",", "BasePtr", ",", "TypeSize", "::", "Fixed", "(", "NewOffset", ")", ")", ";", "SDValue", "Extract", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "NewFromVT", ",", "Trunc", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "i", "*", "NumElements", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "FPTrunc", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ",", "Extract", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "Extract", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "FPTrunc", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getTruncStore", "(", "Ch", ",", "DL", ",", "Extract", ",", "NewPtr", ",", "St", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "NewOffset", ")", ",", "NewToVT", ",", "Alignment", ".", "value", "(", ")", ",", "MMOFlags", ",", "AAInfo", ")", ";", "Stores", ".", "push_back", "(", "Store", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "PerformSplittingToNarrowingStores", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5003, "Length": 232, "Cover_Rate": 0.32907801418439714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "*", "T", ",", "create<ISA_LIT>MCInstPrinter", ")", ";", "TargetRegistry", "::", "RegisterMCRelocationInfo", "(", "*", "T", ",", "create<ISA_LIT>MCRelocationInfo", ")", ";", "}", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "The<ISA_LIT>_32Target", ",", "create<ISA_LIT>_32AsmBackend", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "The<ISA_LIT>_64Target", ",", "create<ISA_LIT>_64AsmBackend", ")", ";", "TargetRegistry", "::", "RegisterMCNaClExpander", "(", "The<ISA_LIT>_32Target", ",", "create<ISA_LIT>_32MCNaClExpander", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCNaClExpander", "(", "The<ISA_LIT>_64Target", ",", "create<ISA_LIT>_64MCNaClExpander", ")", ";"], "File": "X86MCTargetDesc11", "Func": "LLVMInitializeX86TargetMC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5004, "Length": 57, "Cover_Rate": 0.36075949367088606, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_loaddqudi128_mask", "(", "(", "__v2di", "*", ")", "__P", ",", "(", "__v2di", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin4", "Func": "_mm_mask_loadu_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5005, "Length": 24, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "{", "assert", "(", "!", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "isVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "ConstantSDNode", "*", "Width", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Width", ")", "break", ";", "uint32_t", "WidthVal", "=", "Width", "->", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ";", "if", "(", "WidthVal", "==", "<NUM_LIT>", ")", "return", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "ConstantSDNode", "*", "Offset", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Offset", ")", "break", ";", "SDValue", "BitsFrom", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "uint32_t", "OffsetVal", "=", "Offset", "->", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ";", "bool", "Signed", "=", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "if", "(", "OffsetVal", "==", "<NUM_LIT>", ")", "{", "unsigned", "SignBits", "=", "Signed", "?", "(", "<NUM_LIT>", "-", "WidthVal", "+", "<NUM_LIT>", ")", ":", "(", "<NUM_LIT>", "-", "WidthVal", ")", ";", "unsigned", "OpSignBits", "=", "DAG", ".", "ComputeNumSignBits", "(", "BitsFrom", ")", ";", "if", "(", "OpSignBits", ">=", "SignBits", ")", "return", "BitsFrom", ";", "EVT", "SmallVT", "=", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "WidthVal", ")", ";", "if", "(", "Signed", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "BitsFrom", ",", "DAG", ".", "getValueType", "(", "SmallVT", ")", ")", ";", "}", "return", "DAG", ".", "getZeroExtendInReg", "(", "BitsFrom", ",", "DL", ",", "SmallVT", ")", ";", "}", "if", "(", "ConstantSDNode", "*", "CVal", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BitsFrom", ")", ")", "{", "if", "(", "Signed", ")", "{", "return", "constantFoldBFE", "<", "int32_t", ">", "(", "DAG", ",", "CVal", "->", "getSExtValue", "(", ")", ",", "OffsetVal", ",", "WidthVal", ",", "DL", ")", ";", "}", "return", "constantFoldBFE", "<", "uint32_t", ">", "(", "DAG", ",", "CVal", "->", "getZExtValue", "(", ")", ",", "OffsetVal", ",", "WidthVal", ",", "DL", ")", ";", "}", "if", "(", "(", "OffsetVal", "+", "WidthVal", ")", ">=", "<NUM_LIT>", ")", "{", "SDValue", "ShiftVal", "=", "DAG", ".", "getConstant", "(", "OffsetVal", ",", "DL", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "Signed", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "BitsFrom", ",", "ShiftVal", ")", ";", "}", "if", "(", "BitsFrom", ".", "hasOneUse", "(", ")", ")", "{", "APInt", "Demanded", "=", "APInt", "::", "getBitsSet", "(", "<NUM_LIT>", ",", "OffsetVal", ",", "OffsetVal", "+", "WidthVal", ")", ";", "APInt", "KnownZero", ",", "KnownOne", ";", "TargetLowering", "::", "TargetLoweringOpt", "TLO", "(", "DAG", ",", "!", "DCI", ".", "isBeforeLegalize", "(", ")", ",", "!", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "TLI", ".", "ShrinkDemandedConstant", "(", "BitsFrom", ",", "Demanded", ",", "TLO", ")", "||", "TLI", ".", "SimplifyDemandedBits", "(", "BitsFrom", ",", "Demanded", ",", "KnownZero", ",", "KnownOne", ",", "TLO", ")", ")", "{", "DCI", ".", "CommitTargetLoweringOpt", "(", "TLO", ")", ";", "}", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "return", "performLoadCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performStoreCombine", "(", "N", ",", "DCI", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AMDGPUISelLowering38", "Func": "PerformDAGCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5006, "Length": 471, "Cover_Rate": 0.3744038155802862, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Or", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Lo", ",", "Hi", ")", ";", "SDValue", "DBZCHK", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Or", ")", ";", "SDValue", "Result", "=", "LowerWindowsDIVLibCall", "(", "Op", ",", "DAG", ",", "Signed", ",", "DBZCHK", ")", ";", "SDValue", "Lower", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Result", ")", ";", "SDValue", "Upper", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Result", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "TLI", ".", "getPointerTy", "(", "DL", ")", ")", ")", ";", "Upper", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Upper", ")", ";", "Results", ".", "push_back", "(", "Lower", ")", ";", "Results", ".", "push_back", "(", "Upper", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "ExpandDIV_Windows", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5007, "Length": 196, "Cover_Rate": 0.6644067796610169, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "SrcRC", ",", "*", "DstRC", ";", "std", "::", "tie", "(", "SrcRC", ",", "DstRC", ")", "=", "getCopyRegClasses", "(", "MI", ",", "*", "TRI", ",", "MRI", ")", ";", "if", "(", "isVGPRToSGPRCopy", "(", "SrcRC", ",", "DstRC", ",", "*", "TRI", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", ")", ";", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", ")", ";", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "Reg", ")", ")", ")", "break", ";", "bool", "SGPRBranch", "=", "false", ";", "bool", "HasBreakDef", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "MI", ".", "getNumOperands", "(", ")", ";", "i", "+=", "<NUM_LIT>", ")", "{", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "if", "(", "TRI", "->", "hasVGPRs", "(", "MRI", ".", "getRegClass", "(", "Reg", ")", ")", ")", "{", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "break", ";", "}", "MachineInstr", "*", "DefInstr", "=", "MRI", ".", "getUniqueVRegDef", "(", "Reg", ")", ";", "assert", "(", "DefInstr", ")", ";", "switch", "(", "DefInstr", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "HasBreakDef", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "SGPRBranch", "&&", "!", "HasBreakDef", ")", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "if", "(", "TRI", "->", "hasVGPRs", "(", "TII", "->", "getOpRegClass", "(", "MI", ",", "<NUM_LIT>", ")", ")", "||", "!", "hasVGPROperands", "(", "MI", ",", "TRI", ")", ")", "{", "foldVGPRCopyIntoRegSequence", "(", "MI", ",", "TRI", ",", "TII", ",", "MRI", ")", ";", "continue", ";", "}"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", ")", ";"], "File": "SIFixSGPRCopies49", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5008, "Length": 294, "Cover_Rate": 0.47495961227786754, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vrmlsldavhaq_p", "(", "int64_t", "__a", ",", "int32x4_t", "__b", ",", "int32x4_t", "__c", ",", "mve_pred16_t", "__p", ")", "{", "return", "__arm_vrmlsldavhaq_p_s32", "(", "__a", ",", "__b", ",", "__c", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vrmlsldavhaq_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5009, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "NumBytes", "+=", "ArgumentPopSize", ";", "unsigned", "NumRestores", "=", "<NUM_LIT>", ";", "MachineBasicBlock", "::", "iterator", "LastPopI", "=", "MBBI", ";", "const", "MCPhysReg", "*", "CSRegs", "=", "RegInfo", "->", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "if", "(", "LastPopI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "{", "++", "NumRestores", ";", "--", "LastPopI", ";", "}", "while", "(", "LastPopI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "LastPopI", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "LastPopI", ",", "CSRegs", ")", ")", "{", "++", "LastPopI", ";", "--", "NumRestores", ";", "}", "}", "NumBytes", "-=", "NumRestores", "*", "<NUM_LIT>", ";", "assert", "(", "NumBytes", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "hasFP", "(", "MF", ")", ")", "{", "if", "(", "!", "canUseRedZone", "(", "MF", ")", ")", "emitFrameOffset", "(", "MBB", ",", "LastPopI", ",", "DL", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "NumBytes", ",", "TII", ")", ";", "return", ";", "}", "if", "(", "NumBytes", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "emitFrameOffset", "(", "MBB", ",", "LastPopI", ",", "DL", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "-", "(", "NumRestores", "-", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ",", "TII", ",", "MachineInstr", "::", "NoFlags", ")", ";"], "ground_truth": ["}"], "File": "AArch64FrameLowering43", "Func": "emitEpilogue", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5010, "Length": 178, "Cover_Rate": 0.4587628865979381, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "}", "if", "(", "!", "Header", ")", "return", ";", "if", "(", "!", "IsBranchedTo", ")", "return", ";", "assert", "(", "&", "MBB", "!=", "&", "MF", ".", "front", "(", ")", "&&", "<STR_LIT>", ")", ";", "MachineBasicBlock", "*", "LayoutPred", "=", "&", "*", "std", "::", "prev", "(", "MachineFunction", "::", "iterator", "(", "&", "MBB", ")", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "I", "(", "LayoutPred", ")", ",", "E", "(", "Header", ")", ";", "I", "!=", "E", ";", "--", "I", ")", "{", "if", "(", "MachineBasicBlock", "*", "ScopeTop", "=", "ScopeTops", "[", "I", "->", "getNumber", "(", ")", "]", ")", "{", "if", "(", "ScopeTop", "->", "getNumber", "(", ")", ">", "Header", "->", "getNumber", "(", ")", ")", "{", "I", "=", "std", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "ScopeTop", ")", ")", ";", "}", "else", "{", "Header", "=", "ScopeTop", ";", "break", ";", "}", "}", "}", "SmallPtrSet", "<", "const", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "BeforeSet", ";", "SmallPtrSet", "<", "const", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "AfterSet", ";", "for", "(", "const", "auto", "&", "MI", ":", "*", "Header", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "MBB", ".", "getNumber", "(", ")", ">", "getBottom", "(", "&", "MI", ")", "->", "getNumber", "(", ")", ")", "AfterSet", ".", "insert", "(", "&", "MI", ")", ";", "else", "BeforeSet", ".", "insert", "(", "&", "MI", ")", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "AfterSet", ".", "insert", "(", "&", "MI", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "BeforeSet", ".", "insert", "(", "&", "MI", ")", ";", "if", "(", "MI", ".", "isTerminator", "(", ")", ")", "AfterSet", ".", "insert", "(", "&", "MI", ")", ";", "}", "for", "(", "auto", "I", "=", "Header", "->", "getFirstTerminator", "(", ")", ",", "E", "=", "Header", "->", "begin", "(", ")", ";", "I", "!=", "E", ";", "--", "I", ")", "{", "if", "(", "std", "::", "prev", "(", "I", ")", "->", "isDebugInstr", "(", ")", "||", "std", "::", "prev", "(", "I", ")", "->", "isPosition", "(", ")", ")", "continue", ";", "if", "(", "<STR_LIT>", "(", "*", "std", "::", "prev", "(", "I", ")", ",", "MFI", ")", ")", "AfterSet", ".", "insert", "(", "&", "*", "std", "::", "prev", "(", "I", ")", ")", ";"], "ground_truth": ["else", "break", ";"], "File": "WebAssemblyCFGStackify22", "Func": "placeBlockMarker", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5011, "Length": 371, "Cover_Rate": 0.4145251396648045, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128d", ")", "__builtin_ia32_vpermilvarpd_mask", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2di", ")", "__C", ",", "(", "__v2df", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_mask_permutevar_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5012, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "Opc", "==", "<STR_LIT>", "&&", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Op0", ".", "hasOneUse", "(", ")", ")", "{", "if", "(", "SDValue", "Med3", "=", "performIntMed3ImmCombine", "(", "DAG", ",", "SDLoc", "(", "N", ")", ",", "Op0", ",", "Op1", ",", "true", ")", ")", "return", "Med3", ";", "}", "if", "(", "Opc", "==", "<STR_LIT>", "&&", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Op0", ".", "hasOneUse", "(", ")", ")", "{", "if", "(", "SDValue", "Med3", "=", "performIntMed3ImmCombine", "(", "DAG", ",", "SDLoc", "(", "N", ")", ",", "Op0", ",", "Op1", ",", "false", ")", ")", "return", "Med3", ";", "}"], "ground_truth": ["if", "(", "(", "(", "Opc", "==", "<STR_LIT>", "&&", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "||", "(", "Opc", "==", "<STR_LIT>", "&&", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "||", "(", "Opc", "==", "<STR_LIT>", "&&", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "&&", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", "->", "has16BitInsts", "(", ")", ")", "||", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", "->", "hasVOP3PInsts", "(", ")", ")", ")", "&&", "Op0", ".", "hasOneUse", "(", ")", ")", "{"], "File": "SIISelLowering10", "Func": "performMinMaxCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5013, "Length": 180, "Cover_Rate": 0.37735849056603776, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uw_update_reg_address", "(", "context", ",", "fs", ",", "i", ")", ";", "}", "for", "(", "i", "=", "UNW_REG_BSP", ";", "i", "<", "UNW_NUM_REGS", ";", "++", "i", ")", "uw_update_reg_address", "(", "context", ",", "fs", ",", "i", ")", ";", "if", "(", "!", "(", "fs", "->", "no_reg_stack_frame", ")", ")", "{", "unsigned", "long", "pfs", "=", "*", "context", "->", "pfs_loc", ";", "unsigned", "long", "sol", "=", "(", "pfs", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "context", "->", "bsp", "=", "(", "unsigned", "long", ")", "ia64_rse_skip_regs", "(", "(", "unsigned", "long", "*", ")", "context", "->", "bsp", ",", "-", "sol", ")", ";"], "ground_truth": ["}"], "File": "unwind-ia641", "Func": "uw_update_context", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5014, "Length": 87, "Cover_Rate": 0.32954545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">", "TargetFlags", "[", "]", "=", "{", "{", "MO_LO16", ",", "<STR_LIT>", "}", ",", "{", "MO_HI16", ",", "<STR_LIT>", "}", "}", ";", "return", "makeArrayRef", "(", "TargetFlags", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo1", "Func": "getSerializableDirectMachineOperandTargetFlags", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5015, "Length": 37, "Cover_Rate": 0.6166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "ShuffleMask", ".", "push_back", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElts", ";", "i", "++", ")", "ShuffleMask", ".", "push_back", "(", "SM_SentinelZero", ")", ";"], "File": "X86ShuffleDecode", "Func": "DecodeZeroMoveLowMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5016, "Length": 37, "Cover_Rate": 0.7115384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>ElimCompare", "::", "convertToBRCT", "(", "MachineInstr", "*", "MI", ",", "MachineInstr", "*", "Compare", ",", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "CCUsers", ")", "{", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "unsigned", "BRCT", ";", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "BRCT", "=", "<STR_LIT>", ";", "else", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "BRCT", "=", "<STR_LIT>", ";", "else", "return", "false", ";", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "-", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "CCUsers", ".", "size", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["MachineInstr", "*", "Branch", "=", "CCUsers", "[", "<NUM_LIT>", "]", ";"], "File": "SystemZElimCompare26", "Func": "convertToBRCT", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5017, "Length": 100, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_fnmsub_sd", "(", "__m128d", "__A", ",", "__m128d", "__B", ",", "__m128d", "__C", ")", "{", "return", "(", "__m128d", ")", "__builtin_ia32_vfnmsubsd3", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__B", ",", "(", "__v2df", ")", "__C", ")", ";"], "ground_truth": ["}"], "File": "fmaintrin", "Func": "_mm_fnmsub_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5018, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "uint32_t", "v", "=", "~", "MO", ".", "getImm", "(", ")", ";", "int32_t", "lsb", "=", "CountTrailingZeros_32", "(", "v", ")", ";"], "ground_truth": ["int32_t", "width", "=", "(", "<NUM_LIT>", "-", "CountLeadingZeros_32", "(", "v", ")", ")", "-", "lsb", ";"], "File": "ARMInstPrinter6", "Func": "printBitfieldInvMaskImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5019, "Length": 44, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetLowering", "::", "AtomicExpansionKind", "<ISA_LIT>TargetLowering", "::", "shouldExpandAtomicLoadInIR", "(", "LoadInst", "*", "LI", ")", "const", "{", "unsigned", "Size", "=", "LI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";", "if", "(", "Size", "!=", "<NUM_LIT>", "||", "isOpSuitableForLDPSTP", "(", "LI", ")", ")", "return", "AtomicExpansionKind", "::", "None", ";", "if", "(", "getTargetMachine", "(", ")", ".", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", "return", "AtomicExpansionKind", "::", "CmpXChg", ";", "return", "AtomicExpansionKind", "::", "LLSC", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering (2)2", "Func": "shouldExpandAtomicLoadInIR", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5020, "Length": 67, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallDataSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_WRITE", "|", "ELF", "::", "SHF_ALLOC", ")", ";", "SmallBSSSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_NOBITS", ",", "ELF", "::", "SHF_WRITE", "|", "ELF", "::", "SHF_ALLOC", ")", ";", "this", "->", "TM", "=", "&", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "&", ">", "(", "TM", ")", ";"], "ground_truth": ["}"], "File": "SICTargetObjectFile", "Func": "Initialize", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5021, "Length": 62, "Cover_Rate": 0.6526315789473685, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "Header", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "L", "->", "dump", "(", ")", ")", ";", "bool", "Changed", "=", "false", ";", "ReductionList", "Reductions", "=", "MatchReductions", "(", "F", ",", "L", ",", "Header", ")", ";", "for", "(", "auto", "&", "R", ":", "Reductions", ")", "{", "ParallelMACList", "MACCandidates", "=", "MatchParallelMACs", "(", "R", ")", ";", "if", "(", "!", "SetMemoryLocations", "(", "MACCandidates", ")", ")", "continue", ";", "Instructions", "Aliases", "=", "AliasCandidates", "(", "Header", ",", "MACCandidates", ")", ";"], "ground_truth": ["if", "(", "AreAliased", "(", "AA", ",", "Aliases", ",", "MACCandidates", ")", ")", "continue", ";"], "File": "ARMParallelDSP15", "Func": "MatchSMLAD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5022, "Length": 92, "Cover_Rate": 0.5609756097560976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsNegative", ")", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Op", ".", "getValueType", "(", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "Op", ".", "getValueType", "(", ")", ")", ",", "Op", ")", ";", "return", "Op", ";"], "ground_truth": ["}"], "File": "SystemZISelLowering (2)2", "Func": "getAbsolute", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5023, "Length": 42, "Cover_Rate": 0.49411764705882355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isImm", "(", ")", "&&", "isConstantImm", "(", ")", "&&", "isUInt", "<", "Bits", ">", "(", "getConstantImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmParser", "Func": "isUImm", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5024, "Length": 20, "Cover_Rate": 0.7692307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int32_t", "i", "[", "<NUM_LIT>", "]", ";", "}", "u", ";", "u", ".", "v", "=", "a", ";"], "ground_truth": ["return", "u", ".", "i", "[", "pos", "]", ";"], "File": "spe", "Func": "__ev_get_s32_internal", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5025, "Length": 23, "Cover_Rate": 0.5609756097560976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "reg", "=", "reload_reg_map", "[", "rc", "]", ".", "reg", ";", "if", "(", "reg", ">=", "<NUM_LIT>", "&&", "rs6000_hard_regno_mode_ok_p", "[", "m", "]", "[", "reg", "]", ")", "{", "bool", "small_int_vsx_p", "=", "(", "small_int_p", "&&", "(", "rc", "==", "RELOAD_REG_FPR", "||", "rc", "==", "RELOAD_REG_VMX", ")", ")", ";", "nregs", "=", "rs6000_hard_regno_nregs", "[", "m", "]", "[", "reg", "]", ";", "addr_mask", "|=", "RELOAD_REG_VALID", ";", "if", "(", "small_int_vsx_p", ")", "addr_mask", "|=", "RELOAD_REG_INDEXED", ";", "else", "if", "(", "nregs", ">", "<NUM_LIT>", "||", "m", "==", "BLKmode", "||", "complex_p", ")", "addr_mask", "|=", "RELOAD_REG_MULTIPLE", ";", "else", "addr_mask", "|=", "RELOAD_REG_INDEXED", ";", "if", "(", "TARGET_UPDATE", "&&", "(", "rc", "==", "RELOAD_REG_GPR", "||", "rc", "==", "RELOAD_REG_FPR", ")", "&&", "msize", "<=", "<NUM_LIT>", "&&", "!", "VECTOR_MODE_P", "(", "m2", ")", "&&", "!", "FLOAT128_VECTOR_P", "(", "m2", ")", "&&", "!", "complex_p", "&&", "!", "small_int_vsx_p", "&&", "(", "m2", "!=", "DFmode", "||", "!", "TARGET_UPPER_REGS_DF", ")", "&&", "(", "m2", "!=", "SFmode", "||", "!", "TARGET_UPPER_REGS_SF", ")", "&&", "!", "(", "TARGET_E500_DOUBLE", "&&", "msize", "==", "<NUM_LIT>", ")", ")", "{", "addr_mask", "|=", "RELOAD_REG_PRE_INCDEC", ";", "switch", "(", "m", ")", "{", "default", ":", "addr_mask", "|=", "RELOAD_REG_PRE_MODIFY", ";", "break", ";", "case", "DImode", ":", "if", "(", "TARGET_POWERPC64", ")", "addr_mask", "|=", "RELOAD_REG_PRE_MODIFY", ";", "break", ";", "case", "DFmode", ":", "case", "DDmode", ":", "if", "(", "TARGET_DF_INSN", ")", "addr_mask", "|=", "RELOAD_REG_PRE_MODIFY", ";", "break", ";", "}", "}", "}", "if", "(", "(", "addr_mask", "!=", "<NUM_LIT>", ")", "&&", "!", "indexed_only_p", "&&", "msize", "<=", "<NUM_LIT>", "&&", "(", "rc", "==", "RELOAD_REG_GPR", "||", "(", "(", "msize", "==", "<NUM_LIT>", "||", "m2", "==", "SFmode", ")", "&&", "(", "rc", "==", "RELOAD_REG_FPR", "||", "(", "rc", "==", "RELOAD_REG_VMX", "&&", "TARGET_P9_DFORM_SCALAR", ")", ")", ")", ")", ")", "addr_mask", "|=", "RELOAD_REG_OFFSET", ";", "else", "if", "(", "(", "addr_mask", "!=", "<NUM_LIT>", ")", "&&", "!", "indexed_only_p", "&&", "msize", "==", "<NUM_LIT>", "&&", "TARGET_P9_DFORM_VECTOR", "&&", "(", "ALTIVEC_OR_VSX_VECTOR_MODE", "(", "m2", ")", "||", "(", "m2", "==", "TImode", "&&", "TARGET_VSX_TIMODE", ")", ")", ")", "{", "addr_mask", "|=", "RELOAD_REG_OFFSET", ";", "if", "(", "rc", "==", "RELOAD_REG_FPR", "||", "rc", "==", "RELOAD_REG_VMX", ")", "addr_mask", "|=", "RELOAD_REG_QUAD_OFFSET", ";", "}", "if", "(", "rc", "==", "RELOAD_REG_VMX", "&&", "msize", "==", "<NUM_LIT>", "&&", "(", "addr_mask", "&", "RELOAD_REG_VALID", ")", "!=", "<NUM_LIT>", ")", "addr_mask", "|=", "RELOAD_REG_AND_M16", ";"], "ground_truth": ["reg_addr", "[", "m", "]", ".", "addr_mask", "[", "rc", "]", "=", "addr_mask", ";"], "File": "rs60006", "Func": "rs6000_setup_reg_addr_masks", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5026, "Length": 336, "Cover_Rate": 0.6956521739130435, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "emitImplicitDef", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "unsigned", "RegNo", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "TM", ".", "getRegisterInfo", "(", ")", ";", "if", "(", "TRI", "->", "isVirtualRegister", "(", "RegNo", ")", ")", "{", "OutStreamer", ".", "AddComment", "(", "Twine", "(", "<STR_LIT>", ")", "+", "getVirtualRegisterName", "(", "RegNo", ")", ")", ";", "}", "else", "{", "OutStreamer", ".", "AddComment", "(", "Twine", "(", "<STR_LIT>", ")", "+", "TM", ".", "getRegisterInfo", "(", ")", "->", "getName", "(", "RegNo", ")", ")", ";", "}", "OutStreamer", ".", "AddBlankLine", "(", ")", ";"], "ground_truth": ["}"], "File": "NVPTXAsmPrinter1", "Func": "emitImplicitDef", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5027, "Length": 94, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "SMRange", "(", "StartLoc", ",", "EndLoc", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "getLocRange", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5028, "Length": 9, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TheTriple", ".", "isOSBinFormatMachO", "(", ")", ")", "return", "new", "Darwin<ISA_LIT>_32AsmBackend", "(", "T", ",", "MRI", ",", "STI", ")", ";", "if", "(", "TheTriple", ".", "isOSWindows", "(", ")", "&&", "TheTriple", ".", "isOSBinFormatCOFF", "(", ")", ")", "return", "new", "Windows<ISA_LIT>AsmBackend", "(", "T", ",", "false", ",", "STI", ")", ";"], "ground_truth": ["uint8_t", "OSABI", "=", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "TheTriple", ".", "getOS", "(", ")", ")", ";"], "File": "X86AsmBackend (2)2", "Func": "createX86_32AsmBackend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5029, "Length": 58, "Cover_Rate": 0.4566929133858268, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "string", "getGraphName", "(", "const", "SpillCostAnalysisGraph", "&", "G", ")", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "PatmosStackCacheAnalysis", "Func": "getGraphName", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 5030, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isa", "<", "ConstantSDNode", ">", "(", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "cast", "<", "ConstantSDNode", ">", "(", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", "&&", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", ")", ")", "{", "Opcode", "=", "<STR_LIT>", ";", "RHS", "=", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "LHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isa", "<", "ConstantSDNode", ">", "(", "RHS", ")", "&&", "cast", "<", "ConstantSDNode", ">", "(", "RHS", ")", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", "&&", "!", "isUnsignedIntSetCC", "(", "CC", ")", ")", "{", "Opcode", "=", "<STR_LIT>", ";", "RHS", "=", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "LHS", "=", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "Opcode", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "MVT_CC", ")", ",", "LHS", ",", "RHS", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering1", "Func": "emitComparison", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5031, "Length": 159, "Cover_Rate": 0.673728813559322, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "getVarArgsFrameIndex", "(", ")", "const", "{", "return", "VarArgsFrameIndex", ";"], "ground_truth": ["}"], "File": "M68kMachineFunction (2)", "Func": "getVarArgsFrameIndex", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5032, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "ImmValue", "=", "ImmOp", ".", "getImm", "(", ")", ";", "tmpInst", ".", "setLoc", "(", "IDLoc", ")", ";", "if", "(", "<NUM_LIT>", "<=", "ImmValue", "&&", "ImmValue", "<=", "<NUM_LIT>", ")", "{", "tmpInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "tmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "RegOp", ".", "getReg", "(", ")", ")", ")", ";", "tmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ")", ";", "tmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "ImmValue", ")", ")", ";", "Instructions", ".", "push_back", "(", "tmpInst", ")", ";", "}", "else", "if", "(", "ImmValue", "<", "<NUM_LIT>", "&&", "ImmValue", ">=", "-", "<NUM_LIT>", ")", "{", "tmpInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "tmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "RegOp", ".", "getReg", "(", ")", ")", ")", ";", "tmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ")", ";", "tmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "ImmValue", ")", ")", ";", "Instructions", ".", "push_back", "(", "tmpInst", ")", ";", "}", "else", "if", "(", "(", "ImmValue", "&", "<NUM_LIT>", ")", "==", "ImmValue", ")", "{", "tmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "RegOp", ".", "getReg", "(", ")", ")", ")", ";", "tmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "(", "ImmValue", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", ")", ";", "Instructions", ".", "push_back", "(", "tmpInst", ")", ";", "createShiftOr", "<", "<NUM_LIT>", ",", "false", ">", "(", "ImmValue", ",", "RegOp", ".", "getReg", "(", ")", ",", "IDLoc", ",", "Instructions", ")", ";", "}", "else", "if", "(", "(", "ImmValue", "&", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "!", "isGP64bit", "(", ")", ")", "{", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "tmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "RegOp", ".", "getReg", "(", ")", ")", ")", ";", "tmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "(", "ImmValue", "&", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", ">>", "<NUM_LIT>", ")", ")", ";", "Instructions", ".", "push_back", "(", "tmpInst", ")", ";", "createShiftOr", "<", "<NUM_LIT>", ",", "false", ">", "(", "ImmValue", ",", "RegOp", ".", "getReg", "(", ")", ",", "IDLoc", ",", "Instructions", ")", ";", "createShiftOr", "<", "<NUM_LIT>", ",", "true", ">", "(", "ImmValue", ",", "RegOp", ".", "getReg", "(", ")", ",", "IDLoc", ",", "Instructions", ")", ";", "}", "else", "{", "if", "(", "!", "isGP64bit", "(", ")", ")", "{", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "tmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "RegOp", ".", "getReg", "(", ")", ")", ")", ";", "tmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "(", "ImmValue", "&", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", ">>", "<NUM_LIT>", ")", ")", ";", "Instructions", ".", "push_back", "(", "tmpInst", ")", ";", "createShiftOr", "<", "<NUM_LIT>", ",", "false", ">", "(", "ImmValue", ",", "RegOp", ".", "getReg", "(", ")", ",", "IDLoc", ",", "Instructions", ")", ";", "createShiftOr", "<", "<NUM_LIT>", ",", "true", ">", "(", "ImmValue", ",", "RegOp", ".", "getReg", "(", ")", ",", "IDLoc", ",", "Instructions", ")", ";", "createShiftOr", "<", "<NUM_LIT>", ",", "true", ">", "(", "ImmValue", ",", "RegOp", ".", "getReg", "(", ")", ",", "IDLoc", ",", "Instructions", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "MipsAsmParser38", "Func": "expandLoadImm", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5033, "Length": 476, "Cover_Rate": 0.8607594936708861, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TmpInst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Imm2", ")", ")", ";", "TmpInst", ".", "setLoc", "(", "IDLoc", ")", ";", "getStreamer", "(", ")", ".", "EmitInstruction", "(", "TmpInst", ",", "*", "STI", ")", ";"], "ground_truth": ["}"], "File": "MipsTargetStreamer1", "Func": "emitII", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5034, "Length": 32, "Cover_Rate": 0.4155844155844156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isPredicateCCSettingOp", "(", "SDValue", "N", ")", "{"], "ground_truth": ["if", "(", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "||", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "(", "N", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "||", "N", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "||", "N", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "||", "N", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "||", "N", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "||", "N", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "||", "N", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "||", "N", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "||", "N", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", ")", ")", ")", "return", "true", ";"], "File": "AArch64ISelLowering87", "Func": "isPredicateCCSettingOp", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5035, "Length": 116, "Cover_Rate": 0.8169014084507042, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Flags", ".", "isSExt", "(", ")", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "LocVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "ValVT", ")", ")", ";"], "ground_truth": ["else", "if", "(", "Flags", ".", "isZExt", "(", ")", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "LocVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "ValVT", ")", ")", ";"], "File": "PPCISelLowering100", "Func": "truncateScalarIntegerArg", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5036, "Length": 61, "Cover_Rate": 0.4357142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_broadcastd_epi32", "(", "__m128i", "__X", ")", "{"], "ground_truth": ["return", "(", "__m256i", ")", "__builtin_ia32_pbroadcastd256", "(", "(", "__v4si", ")", "__X", ")", ";"], "File": "avx2intrin", "Func": "_mm256_broadcastd_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5037, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "std", "::", "prev", "(", "MBBI", ")", "->", "isTerminator", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "ST", "->", "getInstrInfo", "(", ")", ";", "assert", "(", "ST", "->", "hasDataBarrier", "(", ")", "||", "ST", "->", "hasSB", "(", ")", ")", ";", "bool", "ProduceSB", "=", "ST", "->", "hasSB", "(", ")", "&&", "!", "AlwaysUseISBDSB", ";", "unsigned", "BarrierOpc", "=", "ProduceSB", "?", "(", "ST", "->", "isThumb", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "ST", "->", "isThumb", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "MBBI", "==", "MBB", ".", "end", "(", ")", "||", "!", "isSpeculationBarrierEndBBOpcode", "(", "MBBI", "->", "getOpcode", "(", ")", ")", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "BarrierOpc", ")", ")", ";"], "File": "ARMSLSHardening", "Func": "insertSpeculationBarrier", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5038, "Length": 119, "Cover_Rate": 0.6432432432432432, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TT", ".", "isOSBinFormatELF", "(", ")", ")", "return", "create<ISA_LIT>ObjectTargetELFStreamer", "(", "S", ")", ";"], "ground_truth": ["if", "(", "TT", ".", "isOSBinFormatCOFF", "(", ")", ")", "return", "create<ISA_LIT>ObjectTargetWinCOFFStreamer", "(", "S", ")", ";"], "File": "ARMTargetStreamer (2)1", "Func": "createARMObjectTargetStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5039, "Length": 28, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "int", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_cvtss_si32", "(", "__m128", "__A", ")", "{", "return", "__builtin_ia32_cvtss2si", "(", "(", "__v4sf", ")", "__A", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin5", "Func": "_mm_cvtss_si32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5040, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "_mm_set_epi64x", "(", "__A", ",", "__A", ")", ";"], "ground_truth": ["}"], "File": "emmintrin4", "Func": "_mm_set1_epi64x", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5041, "Length": 9, "Cover_Rate": 0.36, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "qualifiers", "&", "qualifier_poly", ")", "{", "type_signature", "[", "arg_num", "]", "=", "'p'", ";", "print_type_signature_p", "=", "true", ";", "}", "else", "type_signature", "[", "arg_num", "]", "=", "'s'", ";", "if", "(", "qualifiers", "&", "qualifier_internal", ")", "continue", ";", "if", "(", "qualifiers", "&", "qualifier_map_mode", ")", "op_mode", "=", "d", "->", "mode", ";", "if", "(", "qualifiers", "&", "qualifier_pointer", "&&", "VECTOR_MODE_P", "(", "op_mode", ")", ")", "op_mode", "=", "GET_MODE_INNER", "(", "op_mode", ")", ";", "eltype", "=", "arm_simd_builtin_type", "(", "op_mode", ",", "(", "qualifiers", "&", "qualifier_unsigned", ")", "!=", "<NUM_LIT>", ",", "(", "qualifiers", "&", "qualifier_poly", ")", "!=", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "eltype", "!=", "NULL", ")", ";", "if", "(", "qualifiers", "&", "qualifier_const", ")", "eltype", "=", "build_qualified_type", "(", "eltype", ",", "TYPE_QUAL_CONST", ")", ";", "if", "(", "qualifiers", "&", "qualifier_pointer", ")", "eltype", "=", "build_pointer_type", "(", "eltype", ")", ";", "if", "(", "arg_num", "==", "<NUM_LIT>", ")", "return_type", "=", "eltype", ";"], "ground_truth": ["else", "args", "=", "tree_cons", "(", "NULL_TREE", ",", "eltype", ",", "args", ")", ";"], "File": "arm-builtins4", "Func": "arm_init_builtin", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5042, "Length": 146, "Cover_Rate": 0.36318407960199006, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>FrameLowering", "(", "const", "<ISA_LIT>Subtarget", "&", "sti", ",", "const", "DataLayout", "*", "DL", ")", ":", "TargetFrameLowering", "(", "StackGrowsDown", ",", "DL", "->", "getStackAlignment", "(", ")", ",", "<NUM_LIT>", ")", ",", "STC", "(", "sti", ")", "{"], "ground_truth": ["}"], "File": "PatmosFrameLowering1", "Func": "PatmosFrameLowering", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 5043, "Length": 33, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EmitInstruction", "(", "Out", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "RegCtx", ".", "shadowReg", "(", "<STR_LIT>", ")", ")", ")", ";", "EmitInstruction", "(", "Out", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "RegCtx", ".", "addressReg", "(", "<STR_LIT>", ")", ")", ")", ";", "if", "(", "RegCtx", ".", "ScratchReg", "!=", "<STR_LIT>", ")", "{", "EmitInstruction", "(", "Out", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "RegCtx", ".", "scratchReg", "(", "<STR_LIT>", ")", ")", ")", ";", "}"], "ground_truth": ["StoreFlags", "(", "Out", ")", ";"], "File": "X86AsmInstrumentation21", "Func": "InstrumentMemOperandPrologue", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5044, "Length": 75, "Cover_Rate": 0.30991735537190085, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCAsmInfo", "*", "create<ISA_LIT>MCAsmInfo", "(", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "Triple", "&", "TT", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>MCAsmInfo", "(", "TT", ")", ";"], "File": "CAHPMCTargetDesc", "Func": "createCAHPMCAsmInfo", "Target": "CAHP", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5045, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "u", ".", "i", "[", "<NUM_LIT>", "]", "=", "a", ";", "u", ".", "i", "[", "<NUM_LIT>", "]", "=", "b", ";", "u", ".", "i", "[", "<NUM_LIT>", "]", "=", "c", ";"], "ground_truth": ["u", ".", "i", "[", "<NUM_LIT>", "]", "=", "d", ";"], "File": "spe", "Func": "__ev_create_u16", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5046, "Length": 36, "Cover_Rate": 0.4864864864864865, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "printThumbAddrModeS1Operand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "Op", ")", "{"], "ground_truth": ["printThumbAddrModeRI5Operand", "(", "MI", ",", "Op", ",", "<NUM_LIT>", ")", ";"], "File": "ARMAsmPrinter100", "Func": "printThumbAddrModeS1Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5047, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "UseMI", "==", "&", "MI", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", "||", "UseMI", "->", "getParent", "(", ")", "!=", "MI", ".", "getParent", "(", ")", "||", "UseMI", "->", "getOpcode", "(", ")", "<=", "TargetOpcode", "::", "GENERIC_OP_END", "||", "!", "TII", "->", "isOperandLegal", "(", "*", "UseMI", ",", "UseMI", "->", "getOperandNo", "(", "&", "MO", ")", ",", "&", "Src", ")", ")", "return", "false", ";", "}", "MRI", ".", "setRegClass", "(", "DstReg", ",", "TRI", "->", "getEquivalentSGPRClass", "(", "MRI", ".", "getRegClass", "(", "DstReg", ")", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SIFixSGPRCopies3", "Func": "tryChangeVGPRtoSGPRinCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5048, "Length": 86, "Cover_Rate": 0.42574257425742573, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask8", ")", "__builtin_ia32_korqi", "(", "(", "__mmask8", ")", "__A", ",", "(", "__mmask8", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx512dqintrin", "Func": "_kor_mask8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5049, "Length": 18, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", "&&", "ST", ".", "loadStoreOptEnabled", "(", ")", ")", "{", "initialize<ISA_LIT>LoadStoreOptimizerPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";", "insertPass", "(", "&", "MachineSchedulerID", ",", "&", "<ISA_LIT>LoadStoreOptimizerID", ")", ";", "}", "addPass", "(", "create<ISA_LIT>ShrinkInstructionsPass", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>FixSGPRLiveRangesPass", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine40", "Func": "addPreRegAlloc", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5050, "Length": 52, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmPrinter", "(", "TargetMachine", "&", "TM", ",", "std", "::", "unique_ptr", "<", "MCStreamer", ">", "Streamer", ")", ":", "AsmPrinter", "(", "TM", ",", "std", "::", "move", "(", "Streamer", ")", ")", "{"], "ground_truth": ["}"], "File": "MSP430AsmPrinter (2)", "Func": "MSP430AsmPrinter", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5051, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "combineZext", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ")", "{", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N0", ".", "hasOneUse", "(", ")", "&&", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "hasOneUse", "(", ")", ")", "{", "SDValue", "N00", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "N00", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "isOneConstant", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "N00", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "N00", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ")", ";", "}", "}", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N0", ".", "hasOneUse", "(", ")", "&&", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "hasOneUse", "(", ")", ")", "{"], "ground_truth": ["SDValue", "N00", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering (3)", "Func": "combineZext", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5052, "Length": 205, "Cover_Rate": 0.5873925501432665, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "if", "(", "virt_insn_was_frame", ")", "RTX_FRAME_RELATED_P", "(", "r", ")", "=", "<NUM_LIT>", ";"], "ground_truth": ["return", "r", ";"], "File": "rl78", "Func": "EM2", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5053, "Length": 21, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint16_t", "Val", "=", "static_cast", "<", "uint16_t", ">", "(", "Literal", ")", ";", "return", "Val", "==", "<NUM_LIT>", "||", "Val", "==", "<NUM_LIT>", "||", "Val", "==", "<NUM_LIT>", "||", "Val", "==", "<NUM_LIT>", "||", "Val", "==", "<NUM_LIT>", "||", "Val", "==", "<NUM_LIT>", "||", "Val", "==", "<NUM_LIT>", "||", "Val", "==", "<NUM_LIT>", "||", "Val", "==", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo53", "Func": "isInlinableLiteral16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5054, "Length": 49, "Cover_Rate": 0.6282051282051282, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ")", "{", "UP", ".", "Runtime", "=", "UP", ".", "Partial", "=", "true", ";"], "ground_truth": ["}"], "File": "HexagonTargetTransformInfo10", "Func": "getUnrollingPreferences", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5055, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "{", "SDValue", "CurrentOp", "=", "SrcOp", "->", "getOperand", "(", "i", ")", ";", "if", "(", "CurrentOp", "->", "isUndef", "(", ")", ")", "{", "Elts", ".", "push_back", "(", "CurrentOp", ")", ";", "continue", ";", "}", "ND", "=", "cast", "<", "ConstantSDNode", ">", "(", "CurrentOp", ")", ";", "const", "APInt", "&", "C", "=", "ND", "->", "getAPIntValue", "(", ")", ";", "Elts", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "C", ".", "lshr", "(", "ShiftAmt", ")", ",", "dl", ",", "ElementType", ")", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "{", "SDValue", "CurrentOp", "=", "SrcOp", "->", "getOperand", "(", "i", ")", ";", "if", "(", "CurrentOp", "->", "isUndef", "(", ")", ")", "{", "Elts", ".", "push_back", "(", "CurrentOp", ")", ";", "continue", ";", "}", "ND", "=", "cast", "<", "ConstantSDNode", ">", "(", "CurrentOp", ")", ";", "const", "APInt", "&", "C", "=", "ND", "->", "getAPIntValue", "(", ")", ";", "Elts", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "C", ".", "ashr", "(", "ShiftAmt", ")", ",", "dl", ",", "ElementType", ")", ")", ";", "}", "break", ";", "}", "return", "DAG", ".", "getBuildVector", "(", "VT", ",", "dl", ",", "Elts", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (3)", "Func": "getTargetVShiftByConstNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5056, "Length": 198, "Cover_Rate": 0.40325865580448067, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineOperand", "&", "Src1", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "NewDest", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "unsigned", "Interm", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "MachineInstr", "&", "Not", "=", "*", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "Interm", ")", ".", "add", "(", "Src1", ")", ";", "MachineInstr", "&", "Op", "=", "*", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "NewDest", ")", ".", "add", "(", "Src0", ")", ".", "addReg", "(", "Interm", ")", ";"], "ground_truth": ["Worklist", ".", "insert", "(", "&", "Not", ")", ";"], "File": "SIInstrInfo1", "Func": "splitScalarBinOpN2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5057, "Length": 98, "Cover_Rate": 0.44954128440366975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isTargetIOS", "(", ")", "const", "{", "return", "TargetTriple", ".", "isiOS", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "isTargetIOS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5058, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "unfoldMemoryOperand", "(", "SelectionDAG", "&", "DAG", ",", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDNode", "*", ">", "&", "NewNodes", ")", "const", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUInstrInfo", "Func": "unfoldMemoryOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5059, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SDValue", "ZExt", "=", "lowerVectorShuffleAsZeroOrAnyExtend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "ZExt", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RepeatedMask", ";", "bool", "Is128BitLaneRepeatedShuffle", "=", "is128BitLaneRepeatedShuffleMask", "(", "<STR_LIT>", ",", "Mask", ",", "RepeatedMask", ")", ";", "if", "(", "Is128BitLaneRepeatedShuffle", ")", "{", "assert", "(", "RepeatedMask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "V2", ".", "isUndef", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "RepeatedMask", ",", "DL", ",", "DAG", ")", ")", ";", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "}", "if", "(", "SDValue", "Shift", "=", "lowerVectorShuffleAsShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "SDValue", "Rotate", "=", "lowerVectorShuffleAsRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "Subtarget", ".", "hasBWI", "(", ")", ")", "if", "(", "SDValue", "Rotate", "=", "lowerVectorShuffleAsByteRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "Is128BitLaneRepeatedShuffle", "&&", "isSingleSHUFPSMask", "(", "RepeatedMask", ")", ")", "{", "SDValue", "CastV1", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "V1", ")", ";", "SDValue", "CastV2", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "V2", ")", ";", "SDValue", "ShufPS", "=", "lowerVectorShuffleWithSHUFPS", "(", "DL", ",", "<STR_LIT>", ",", "RepeatedMask", ",", "CastV1", ",", "CastV2", ",", "DAG", ")", ";", "return", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "ShufPS", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering115", "Func": "lowerV16I32VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5060, "Length": 268, "Cover_Rate": 0.5982142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["return", "Subtarget", "->", "isThumb", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "ARMAsmPrinter17", "Func": "getISAEncoding", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5061, "Length": 23, "Cover_Rate": 0.6571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CCValAssign", "&", "VA", "=", "ValLocs", "[", "<NUM_LIT>", "]", ";", "const", "Value", "*", "RV", "=", "Ret", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "&&", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "BCvt", ")", ")", "return", "false", ";", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "Register", "Reg", "=", "getRegForValue", "(", "RV", ")", ";", "if", "(", "Reg", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "Reg", "+", "VA", ".", "getValNo", "(", ")", ";", "Register", "DestReg", "=", "VA", ".", "getLocReg", "(", ")", ";", "if", "(", "!", "MRI", ".", "getRegClass", "(", "SrcReg", ")", "->", "contains", "(", "DestReg", ")", ")", "return", "false", ";", "EVT", "RVEVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "RV", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "RVEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "if", "(", "RVEVT", ".", "isVector", "(", ")", "&&", "RVEVT", ".", "getVectorElementCount", "(", ")", ".", "isVector", "(", ")", "&&", "!", "Subtarget", "->", "isLittleEndian", "(", ")", ")", "return", "false", ";", "MVT", "RVVT", "=", "RVEVT", ".", "getSimpleVT", "(", ")", ";", "if", "(", "RVVT", "==", "<STR_LIT>", ")", "return", "false", ";", "MVT", "DestVT", "=", "VA", ".", "getValVT", "(", ")", ";", "if", "(", "RVVT", "!=", "DestVT", ")", "{", "if", "(", "RVVT", "!=", "<STR_LIT>", "&&", "RVVT", "!=", "<STR_LIT>", "&&", "RVVT", "!=", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "!", "Outs", "[", "<NUM_LIT>", "]", ".", "Flags", ".", "isZExt", "(", ")", "&&", "!", "Outs", "[", "<NUM_LIT>", "]", ".", "Flags", ".", "isSExt", "(", ")", ")", "return", "false", ";"], "ground_truth": ["bool", "IsZExt", "=", "Outs", "[", "<NUM_LIT>", "]", ".", "Flags", ".", "isZExt", "(", ")", ";"], "File": "AArch64FastISel18", "Func": "selectRet", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5062, "Length": 267, "Cover_Rate": 0.4107692307692308, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineOperand", "&", "Dest", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "TempReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "assert", "(", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isUndef", "(", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "AddrReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "DesiredReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineOperand", "New", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "New", ".", "setIsKill", "(", "false", ")", ";", "unsigned", "DestLo", "=", "TRI", "->", "getSubReg", "(", "Dest", ".", "getReg", "(", ")", ",", "<STR_LIT>", ")", ";", "unsigned", "DestHi", "=", "TRI", "->", "getSubReg", "(", "Dest", ".", "getReg", "(", ")", ",", "<STR_LIT>", ")", ";", "unsigned", "DesiredLo", "=", "TRI", "->", "getSubReg", "(", "DesiredReg", ",", "<STR_LIT>", ")", ";", "unsigned", "DesiredHi", "=", "TRI", "->", "getSubReg", "(", "DesiredReg", ",", "<STR_LIT>", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "auto", "LoadCmpBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "MBB", ".", "getBasicBlock", "(", ")", ")", ";", "auto", "StoreBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "MBB", ".", "getBasicBlock", "(", ")", ")", ";", "auto", "DoneBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "MBB", ".", "getBasicBlock", "(", ")", ")", ";", "MF", "->", "insert", "(", "++", "MBB", ".", "getIterator", "(", ")", ",", "LoadCmpBB", ")", ";", "MF", "->", "insert", "(", "++", "LoadCmpBB", "->", "getIterator", "(", ")", ",", "StoreBB", ")", ";", "MF", "->", "insert", "(", "++", "StoreBB", "->", "getIterator", "(", ")", ",", "DoneBB", ")", ";", "unsigned", "LDREXD", "=", "IsThumb", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MachineInstrBuilder", "MIB", ";", "MIB", "=", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "LDREXD", ")", ")", ";", "addExclusiveRegPair", "(", "MIB", ",", "Dest", ",", "RegState", "::", "Define", ",", "IsThumb", ",", "TRI", ")", ";", "MIB", ".", "addReg", "(", "AddrReg", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "unsigned", "CMPrr", "=", "IsThumb", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPrr", ")", ")", ".", "addReg", "(", "DestLo", ",", "getKillRegState", "(", "Dest", ".", "isDead", "(", ")", ")", ")", ".", "addReg", "(", "DesiredLo", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPrr", ")", ")", ".", "addReg", "(", "DestHi", ",", "getKillRegState", "(", "Dest", ".", "isDead", "(", ")", ")", ")", ".", "addReg", "(", "DesiredHi", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ";", "unsigned", "Bcc", "=", "IsThumb", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "DoneBB", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ";"], "File": "ARMExpandPseudoInsts24", "Func": "ExpandCMP_SWAP_64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5063, "Length": 443, "Cover_Rate": 0.5544430538172715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getLanes", "(", ")", "const", "{", "return", "Lanes", ";"], "ground_truth": ["}"], "File": "HexagonShuffler", "Func": "getLanes", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5064, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "return", "<STR_LIT>", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "return", "<STR_LIT>", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "RC", "==", "&", "<STR_LIT>", ")", "return", "<STR_LIT>", ";"], "File": "WebAssemblyExplicitLocals (2)", "Func": "getSetLocalOpcode", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5065, "Length": 40, "Cover_Rate": 0.46511627906976744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "containsLongjmpableCalls", "(", "const", "Function", "*", "F", ")", "{", "for", "(", "const", "auto", "&", "BB", ":", "*", "F", ")", "for", "(", "const", "auto", "&", "I", ":", "BB", ")", "if", "(", "const", "auto", "*", "CB", "=", "dyn_cast", "<", "CallBase", ">", "(", "&", "I", ")", ")", "if", "(", "canLongjmp", "(", "CB", "->", "getCalledOperand", "(", ")", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "WebAssemblyLowerEmscriptenEHSjLj10", "Func": "containsLongjmpableCalls", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5066, "Length": 62, "Cover_Rate": 0.9841269841269841, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "Opcode", "==", "Instruction", "::", "ZExt", "||", "Opcode", "==", "Instruction", "::", "SExt", ")", "&&", "Src", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")", "{", "if", "(", "ST", "->", "hasLoadStoreOnCond2", "(", ")", ")", "return", "<NUM_LIT>", ";", "unsigned", "Cost", "=", "<NUM_LIT>", ";", "if", "(", "Opcode", "==", "Instruction", "::", "SExt", ")", "Cost", "=", "(", "DstScalarBits", "<", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "Opcode", "==", "Instruction", "::", "ZExt", ")", "Cost", "=", "<NUM_LIT>", ";", "Type", "*", "CmpOpTy", "=", "(", "(", "I", "!=", "nullptr", ")", "?", "getCmpOpsType", "(", "I", ")", ":", "nullptr", ")", ";", "if", "(", "CmpOpTy", "!=", "nullptr", "&&", "CmpOpTy", "->", "isFloatingPointTy", "(", ")", ")", "Cost", "++", ";", "return", "Cost", ";", "}", "}", "else", "if", "(", "ST", "->", "hasVector", "(", ")", ")", "{", "assert", "(", "Dst", "->", "isVectorTy", "(", ")", ")", ";", "unsigned", "VF", "=", "cast", "<", "VectorType", ">", "(", "Src", ")", "->", "getNumElements", "(", ")", ";", "unsigned", "NumDstVectors", "=", "getNumVectorRegs", "(", "Dst", ")", ";", "unsigned", "NumSrcVectors", "=", "getNumVectorRegs", "(", "Src", ")", ";", "if", "(", "Opcode", "==", "Instruction", "::", "Trunc", ")", "{", "if", "(", "Src", "->", "getScalarSizeInBits", "(", ")", "==", "Dst", "->", "getScalarSizeInBits", "(", ")", ")", "return", "<NUM_LIT>", ";", "return", "getVectorTruncCost", "(", "Src", ",", "Dst", ")", ";", "}", "if", "(", "Opcode", "==", "Instruction", "::", "ZExt", "||", "Opcode", "==", "Instruction", "::", "SExt", ")", "{", "if", "(", "SrcScalarBits", ">=", "<NUM_LIT>", ")", "{", "unsigned", "NumUnpacks", "=", "getElSizeLog2Diff", "(", "Src", ",", "Dst", ")", ";", "unsigned", "NumSrcVectorOps", "=", "(", "NumUnpacks", ">", "<NUM_LIT>", "?", "(", "NumDstVectors", "-", "NumSrcVectors", ")", ":", "(", "NumDstVectors", "/", "<NUM_LIT>", ")", ")", ";", "return", "(", "NumUnpacks", "*", "NumDstVectors", ")", "+", "NumSrcVectorOps", ";", "}", "else", "if", "(", "SrcScalarBits", "==", "<NUM_LIT>", ")", "return", "getBoolVecToIntConversionCost", "(", "Opcode", ",", "Dst", ",", "I", ")", ";", "}", "if", "(", "Opcode", "==", "Instruction", "::", "SIToFP", "||", "Opcode", "==", "Instruction", "::", "UIToFP", "||", "Opcode", "==", "Instruction", "::", "FPToSI", "||", "Opcode", "==", "Instruction", "::", "FPToUI", ")", "{", "if", "(", "DstScalarBits", "==", "<NUM_LIT>", "||", "ST", "->", "hasVectorEnhancements2", "(", ")", ")", "{", "if", "(", "SrcScalarBits", "==", "DstScalarBits", ")", "return", "NumDstVectors", ";", "if", "(", "SrcScalarBits", "==", "<NUM_LIT>", ")", "return", "getBoolVecToIntConversionCost", "(", "Opcode", ",", "Dst", ",", "I", ")", "+", "NumDstVectors", ";", "}", "unsigned", "ScalarCost", "=", "getCastInstrCost", "(", "Opcode", ",", "Dst", "->", "getScalarType", "(", ")", ",", "Src", "->", "getScalarType", "(", ")", ")", ";", "unsigned", "TotCost", "=", "VF", "*", "ScalarCost", ";", "bool", "NeedsInserts", "=", "true", ",", "NeedsExtracts", "=", "true", ";", "if", "(", "DstScalarBits", "==", "<NUM_LIT>", "&&", "(", "Opcode", "==", "Instruction", "::", "SIToFP", "||", "Opcode", "==", "Instruction", "::", "UIToFP", ")", ")", "NeedsInserts", "=", "false", ";", "if", "(", "SrcScalarBits", "==", "<NUM_LIT>", "&&", "(", "Opcode", "==", "Instruction", "::", "FPToSI", "||", "Opcode", "==", "Instruction", "::", "FPToUI", ")", ")", "NeedsExtracts", "=", "false", ";", "TotCost", "+=", "getScalarizationOverhead", "(", "Src", ",", "false", ",", "NeedsExtracts", ")", ";", "TotCost", "+=", "getScalarizationOverhead", "(", "Dst", ",", "NeedsInserts", ",", "false", ")", ";", "if", "(", "VF", "==", "<NUM_LIT>", "&&", "SrcScalarBits", "==", "<NUM_LIT>", "&&", "DstScalarBits", "==", "<NUM_LIT>", ")", "TotCost", "*=", "<NUM_LIT>", ";", "return", "TotCost", ";", "}", "if", "(", "Opcode", "==", "Instruction", "::", "FPTrunc", ")", "{", "if", "(", "SrcScalarBits", "==", "<NUM_LIT>", ")", "return", "VF", "+", "getScalarizationOverhead", "(", "Dst", ",", "true", ",", "false", ")", ";"], "ground_truth": ["else", "return", "VF", "/", "<NUM_LIT>", "+", "std", "::", "max", "(", "<NUM_LIT>", ",", "VF", "/", "<NUM_LIT>", ")", ";"], "File": "SystemZTargetTransformInfo28", "Func": "getCastInstrCost", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5067, "Length": 517, "Cover_Rate": 0.7536443148688047, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>WholeQuadModePass", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine30", "Func": "addPreRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5068, "Length": 8, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ST", ".", "isAmdHsaOS", "(", ")", ")", "{", "if", "(", "ST", ".", "getGeneration", "(", ")", "<=", "<ISA_LIT>Subtarget", "::", "VOLCANIC_ISLANDS", ")", "RsrcDataFormat", "|=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", "==", "<ISA_LIT>Subtarget", "::", "VOLCANIC_ISLANDS", ")", "RsrcDataFormat", "|=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo111", "Func": "getDefaultRsrcDataFormat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5069, "Length": 50, "Cover_Rate": 0.49019607843137253, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "SelectionDAGTargetInfo", "*", "getSelectionDAGInfo", "(", ")", "const", "override", "{", "return", "&", "TSInfo", ";"], "ground_truth": ["}"], "File": "SystemZSubtarget", "Func": "getSelectionDAGInfo", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5070, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsLOHI", "=", "(", "Reg", "==", "<STR_LIT>", "||", "Reg", "==", "<STR_LIT>", "||", "Reg", "==", "<STR_LIT>", "||", "Reg", "==", "<STR_LIT>", ")", ";", "const", "Function", "&", "Func", "=", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", ";", "if", "(", "IsLOHI", "&&", "Func", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "{", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Op", "=", "<NUM_LIT>", ";", "if", "(", "!", "STI", ".", "getABI", "(", ")", ".", "ArePtrs64bit", "(", ")", ")", "{", "Op", "=", "(", "Reg", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Reg", "=", "<STR_LIT>", ";", "}", "else", "{", "Op", "=", "(", "Reg", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Reg", "=", "<STR_LIT>", ";", "}", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Op", ")", ",", "<STR_LIT>", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";"], "ground_truth": ["}"], "File": "MipsSEFrameLowering (2)1", "Func": "spillCalleeSavedRegisters", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5071, "Length": 138, "Cover_Rate": 0.4353312302839117, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "{", "LHS", ",", "Addr", ",", "Idx", ",", "Flag", ",", "Load", ",", "AA", "}", ";"], "ground_truth": ["}"], "File": "MOSInstructionSelector", "Func": "m_CMPTermIdx", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5072, "Length": 16, "Cover_Rate": 0.34782608695652173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "AGGREGATE_TYPE_P", "(", "type", ")", ")", "{", "tree", "field", "=", "TYPE_FIELDS", "(", "type", ")", ";", "while", "(", "field", "!=", "NULL", "&&", "(", "TREE_CODE", "(", "field", ")", "!=", "FIELD_DECL", "||", "DECL_FIELD_ABI_IGNORED", "(", "field", ")", ")", ")", "field", "=", "DECL_CHAIN", "(", "field", ")", ";", "if", "(", "!", "field", ")", "break", ";", "if", "(", "DECL_PACKED", "(", "field", ")", ")", "return", "computed", ";", "type", "=", "TREE_TYPE", "(", "field", ")", ";"], "ground_truth": ["while", "(", "TREE_CODE", "(", "type", ")", "==", "ARRAY_TYPE", ")", "type", "=", "TREE_TYPE", "(", "type", ")", ";"], "File": "rs60001", "Func": "rs6000_special_adjust_field_align", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5073, "Length": 83, "Cover_Rate": 0.5123456790123457, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVMTargetMachine", "(", "T", ",", "TT", ")", ",", "Subtarget", "(", "TT", ",", "FS", ",", "isLittle", ")", ",", "DataLayout", "(", "isLittle", "?", "std", "::", "string", "(", "<STR_LIT>", ")", ":", "std", "::", "string", "(", "<STR_LIT>", ")", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", "{", "if", "(", "getRelocationModel", "(", ")", "==", "Reloc", "::", "Default", ")", "{", "if", "(", "Subtarget", ".", "isABI_O32", "(", ")", ")", "setRelocationModel", "(", "Reloc", "::", "PIC_", ")", ";"], "ground_truth": ["else", "setRelocationModel", "(", "Reloc", "::", "Static", ")", ";"], "File": "MipsTargetMachine66", "Func": "MipsTargetMachine", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5074, "Length": 92, "Cover_Rate": 0.7479674796747967, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128d", ")", "__builtin_ia32_fixupimmsd_mask", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__B", ",", "(", "__v2di", ")", "__C", ",", "__imm", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm_fixupimm_round_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5075, "Length": 33, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "ST", ".", "needsAlignedVGPRs", "(", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo (3)", "Func": "getVGPR64Class", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5076, "Length": 14, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "no_rtl", ")", "{", "if", "(", "gr_saved", ">", "<NUM_LIT>", ")", "{", "rtx", "ptr", ",", "mem", ";", "ptr", "=", "plus_constant", "(", "Pmode", ",", "virtual_incoming_args_rtx", ",", "-", "gr_saved", "*", "UNITS_PER_WORD", ")", ";", "mem", "=", "gen_frame_mem", "(", "BLKmode", ",", "ptr", ")", ";", "set_mem_alias_set", "(", "mem", ",", "get_varargs_alias_set", "(", ")", ")", ";", "move_block_from_reg", "(", "local_cum", ".", "aapcs_ncrn", "+", "R0_REGNUM", ",", "mem", ",", "gr_saved", ")", ";", "}", "if", "(", "vr_saved", ">", "<NUM_LIT>", ")", "{", "machine_mode", "mode", "=", "TImode", ";", "int", "off", ",", "i", ",", "vr_start", ";", "off", "=", "-", "ROUND_UP", "(", "gr_saved", "*", "UNITS_PER_WORD", ",", "STACK_BOUNDARY", "/", "BITS_PER_UNIT", ")", ";", "off", "-=", "vr_saved", "*", "UNITS_PER_VREG", ";", "vr_start", "=", "V0_REGNUM", "+", "local_cum", ".", "aapcs_nvrn", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "vr_saved", ";", "++", "i", ")", "{", "rtx", "ptr", ",", "mem", ";", "ptr", "=", "plus_constant", "(", "Pmode", ",", "virtual_incoming_args_rtx", ",", "off", ")", ";", "mem", "=", "gen_frame_mem", "(", "mode", ",", "ptr", ")", ";", "set_mem_alias_set", "(", "mem", ",", "get_varargs_alias_set", "(", ")", ")", ";", "aarch64_emit_move", "(", "mem", ",", "gen_rtx_REG", "(", "mode", ",", "vr_start", "+", "i", ")", ")", ";", "off", "+=", "UNITS_PER_VREG", ";", "}", "}"], "ground_truth": ["}"], "File": "aarch64", "Func": "aarch64_setup_incoming_varargs", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5077, "Length": 180, "Cover_Rate": 0.5373134328358209, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetELFStreamer", "::", "emitDirectiveOptionPIC", "(", ")", "{"], "ground_truth": ["}"], "File": "RISCVELFStreamer", "Func": "emitDirectiveOptionPIC", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5078, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "str", "==", "<STR_LIT>", ")", "{", "operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateBrCC", "(", "<ISA_LIT>Operand", "::", "BrCC", "::", "C", ",", "tok", ".", "getLoc", "(", ")", ",", "tok", ".", "getEndLoc", "(", ")", ")", ")", ";", "}", "else", "if", "(", "str", "==", "<STR_LIT>", ")", "{", "operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateBrCC", "(", "<ISA_LIT>Operand", "::", "BrCC", "::", "PO", ",", "tok", ".", "getLoc", "(", ")", ",", "tok", ".", "getEndLoc", "(", ")", ")", ")", ";", "}", "else", "if", "(", "str", "==", "<STR_LIT>", ")", "{", "operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateBrCC", "(", "<ISA_LIT>Operand", "::", "BrCC", "::", "PE", ",", "tok", ".", "getLoc", "(", ")", ",", "tok", ".", "getEndLoc", "(", ")", ")", ")", ";", "}", "else", "if", "(", "str", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateBrCC", "(", "<ISA_LIT>Operand", "::", "BrCC", "::", "P", ",", "tok", ".", "getLoc", "(", ")", ",", "tok", ".", "getEndLoc", "(", ")", ")", ")", ";"], "File": "Z80AsmParser", "Func": "parseBranchCC", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5079, "Length": 148, "Cover_Rate": 0.4010840108401084, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int32x2_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vreinterpret_s32_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5080, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_srl_epi32", "(", "__m512i", "__W", ",", "__mmask16", "__U", ",", "__m512i", "__A", ",", "__m128i", "__B", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_psrld512_mask", "(", "(", "__v16si", ")", "__A", ",", "(", "__v4si", ")", "__B", ",", "(", "__v16si", ")", "__W", ",", "(", "__mmask16", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_mask_srl_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5081, "Length": 56, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "pred", "==", "PRED_TYPE_tu", "||", "pred", "==", "PRED_TYPE_tum", "||", "pred", "==", "PRED_TYPE_tumu", ";"], "ground_truth": ["}"], "File": "riscv-vector-builtins-bases", "Func": "can_be_overloaded_p", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5082, "Length": 14, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isExtImm", "<", "<NUM_LIT>", ">", "(", "false", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "PPCAsmParser46", "Func": "isU16Imm", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5083, "Length": 12, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>LatencyQueue", "::", "clear", "(", ")", "{"], "ground_truth": ["PendingQueue", ".", "clear", "(", ")", ";"], "File": "PatmosSchedStrategy", "Func": "clear", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 5084, "Length": 13, "Cover_Rate": 0.65, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "}", ";", "int64_t", "Offsets", "[", "<NUM_LIT>", "]", "=", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "&", "<NUM_LIT>", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "&", "<NUM_LIT>", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "&", "<NUM_LIT>", "}", ";", "uint64_t", "Word01", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ",", "STI", ")", ";", "uint32_t", "Word2", "=", "Sampler", "<<", "<NUM_LIT>", "|", "SrcSelect", "[", "ELEMENT_X", "]", "<<", "<NUM_LIT>", "|", "SrcSelect", "[", "ELEMENT_Y", "]", "<<", "<NUM_LIT>", "|", "SrcSelect", "[", "ELEMENT_Z", "]", "<<", "<NUM_LIT>", "|", "SrcSelect", "[", "ELEMENT_W", "]", "<<", "<NUM_LIT>", "|", "Offsets", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", "|", "Offsets", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", "|", "Offsets", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ";"], "ground_truth": ["Emit", "(", "Word01", ",", "OS", ")", ";"], "File": "R600MCCodeEmitter1", "Func": "encodeInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5085, "Length": 167, "Cover_Rate": 0.3346693386773547, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512", ")", "__builtin_ia32_vfmsubps512_mask", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v16sf", ")", "__B", ",", "(", "__v16sf", ")", "__C", ",", "(", "__mmask16", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_mask_fmsub_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5086, "Length": 30, "Cover_Rate": 0.5172413793103449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint8x16_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve_types___arm_vreinterpretq_u8_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5087, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetStreamer", "::", "~", "<ISA_LIT>TargetStreamer", "(", ")", "{"], "ground_truth": ["}"], "File": "AArch64TargetStreamer", "Func": "~AArch64TargetStreamer", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5088, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "<ISA_LIT>MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "DebugLoc", "DL", "=", "MBBI", "!=", "MBB", ".", "end", "(", ")", "?", "MBBI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "uint64_t", "StackSize", "=", "MFI", "->", "getStackSize", "(", ")", ";", "StackSize", "-=", "<ISA_LIT>MFI", "->", "getCalleeSavedFrameSize", "(", ")", ";", "uint64_t", "NumBytes", "=", "StackSize", "-", "TFI", ".", "getOffsetOfLocalArea", "(", ")", ";", "while", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "++", "MBBI", ";", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "StackSize", "||", "MFI", "->", "hasCalls", "(", ")", ")", "{", "assert", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "-", "(", "int64_t", ")", "NumBytes", ",", "TII", ")", ";"], "ground_truth": ["}"], "File": "SystemZFrameInfo", "Func": "emitPrologue", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5089, "Length": 189, "Cover_Rate": 0.5851393188854489, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ca", "->", "mem_count", "=", "<NUM_LIT>", ";", "if", "(", "!", "named", ")", "return", ";", "if", "(", "mode", "==", "PSImode", ")", "nregs", "=", "<NUM_LIT>", ";", "else", "nregs", "=", "(", "nregs", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "if", "(", "ca", "->", "special_p", ")", "{", "ca", "->", "start_reg", "=", "<NUM_LIT>", ";", "ca", "->", "reg_count", "=", "<NUM_LIT>", ";", "return", ";", "}", "switch", "(", "nregs", ")", "{", "case", "<NUM_LIT>", ":", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "if", "(", "!", "ca", "->", "reg_used", "[", "i", "]", ")", "{", "ca", "->", "reg_count", "=", "<NUM_LIT>", ";", "ca", "->", "start_reg", "=", "CA_FIRST_REG", "+", "i", ";", "return", ";", "}", "break", ";", "case", "<NUM_LIT>", ":", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "if", "(", "!", "ca", "->", "reg_used", "[", "i", "]", "&&", "!", "ca", "->", "reg_used", "[", "i", "+", "<NUM_LIT>", "]", ")", "{", "ca", "->", "reg_count", "=", "<NUM_LIT>", ";", "ca", "->", "start_reg", "=", "CA_FIRST_REG", "+", "i", ";", "return", ";"], "ground_truth": ["}"], "File": "msp430", "Func": "msp430_evaluate_arg", "Target": "msp430", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5090, "Length": 161, "Cover_Rate": 0.5176848874598071, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstrInfo", "::", "<ISA_LIT>InstrInfo", "(", ")", ":", "<ISA_LIT>GenInstrInfo", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "RI", "(", ")", "{"], "ground_truth": ["}"], "File": "TeakInstrInfo", "Func": "TeakInstrInfo", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5091, "Length": 18, "Cover_Rate": 0.8181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "save_regs", "[", "regno", "]", "=", "<NUM_LIT>", ";", "continue", ";", "}", "if", "(", "crx_interrupt_function_p", "(", ")", ")", "{", "if", "(", "!", "current_function_is_leaf", "&&", "call_used_regs", "[", "regno", "]", ")", "save_regs", "[", "regno", "]", "=", "<NUM_LIT>", ";", "else", "if", "(", "regs_ever_live", "[", "regno", "]", ")", "save_regs", "[", "regno", "]", "=", "<NUM_LIT>", ";", "else", "save_regs", "[", "regno", "]", "=", "<NUM_LIT>", ";", "}", "else", "{", "if", "(", "regs_ever_live", "[", "regno", "]", "&&", "(", "!", "call_used_regs", "[", "regno", "]", "||", "regno", "==", "RETURN_ADDRESS_REGNUM", ")", ")", "save_regs", "[", "regno", "]", "=", "<NUM_LIT>", ";", "else", "save_regs", "[", "regno", "]", "=", "<NUM_LIT>", ";", "}", "}", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "if", "(", "save_regs", "[", "regno", "]", "==", "<NUM_LIT>", ")", "{", "last_reg_to_save", "=", "regno", ";", "sum_regs", "+=", "UNITS_PER_WORD", ";", "}"], "ground_truth": ["}"], "File": "crx", "Func": "crx_compute_save_regs", "Target": "crx", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5092, "Length": 129, "Cover_Rate": 0.7166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "mode", "!=", "V4SFmode", "&&", "all_const_zero", ")", "{", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "target", ",", "gen_rtx_XOR", "(", "mode", ",", "target", ",", "target", ")", ")", ")", ";", "return", ";", "}", "else", "if", "(", "mode", "!=", "V4SFmode", "&&", "easy_vector_constant", "(", "vals", ",", "mode", ")", ")", "{", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "target", ",", "vals", ")", ")", ";", "return", ";", "}", "else", "if", "(", "all_same", ")", ";", "else", "{", "emit_move_insn", "(", "target", ",", "gen_rtx_CONST_VECTOR", "(", "mode", ",", "XVEC", "(", "vals", ",", "<NUM_LIT>", ")", ")", ")", ";", "return", ";", "}", "}", "if", "(", "all_same", ")", "{", "mem", "=", "assign_stack_temp", "(", "mode", ",", "GET_MODE_SIZE", "(", "inner_mode", ")", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "adjust_address_nv", "(", "mem", ",", "inner_mode", ",", "<NUM_LIT>", ")", ",", "XVECEXP", "(", "vals", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "x", "=", "gen_rtx_UNSPEC", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "const0_rtx", ")", ",", "UNSPEC_LVE", ")", ";", "emit_insn", "(", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "gen_rtx_SET", "(", "VOIDmode", ",", "target", ",", "mem", ")", ",", "x", ")", ")", ")", ";", "x", "=", "gen_rtx_VEC_SELECT", "(", "inner_mode", ",", "target", ",", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "const0_rtx", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "target", ",", "gen_rtx_VEC_DUPLICATE", "(", "mode", ",", "x", ")", ")", ")", ";", "return", ";", "}", "if", "(", "n_var", "==", "<NUM_LIT>", ")", "{", "rtx", "copy", "=", "copy_rtx", "(", "vals", ")", ";", "XVECEXP", "(", "copy", ",", "<NUM_LIT>", ",", "one_var", ")", "=", "XVECEXP", "(", "vals", ",", "<NUM_LIT>", ",", "(", "one_var", "+", "<NUM_LIT>", ")", "%", "n_elts", ")", ";", "rs6000_expand_vector_init", "(", "target", ",", "copy", ")", ";", "rs6000_expand_vector_set", "(", "target", ",", "XVECEXP", "(", "vals", ",", "<NUM_LIT>", ",", "one_var", ")", ",", "one_var", ")", ";", "return", ";", "}", "mem", "=", "assign_stack_temp", "(", "mode", ",", "GET_MODE_SIZE", "(", "mode", ")", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "n_elts", ";", "i", "++", ")", "emit_move_insn", "(", "adjust_address_nv", "(", "mem", ",", "inner_mode", ",", "i", "*", "GET_MODE_SIZE", "(", "inner_mode", ")", ")", ",", "XVECEXP", "(", "vals", ",", "<NUM_LIT>", ",", "i", ")", ")", ";"], "File": "rs60003", "Func": "rs6000_expand_vector_init", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5093, "Length": 329, "Cover_Rate": 0.675564681724846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcvtah_s32_f16", "(", "float16_t", "__a", ")", "{"], "ground_truth": ["return", "__builtin_neon_vcvtahssi", "(", "__a", ")", ";"], "File": "arm", "Func": "fp16_vcvtah_s32_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5094, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "RegNo", "=", "tryParseRegister", "(", ")", ";", "if", "(", "RegNo", "==", "-", "<NUM_LIT>", ")", "return", "true", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateReg", "(", "RegNo", ",", "S", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "const", "AsmToken", "&", "ExclaimTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "ExclaimTok", ".", "is", "(", "AsmToken", "::", "Exclaim", ")", ")", "{", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateToken", "(", "ExclaimTok", ".", "getString", "(", ")", ",", "ExclaimTok", ".", "getLoc", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "false", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "LBrac", ")", ")", "{", "SMLoc", "SIdx", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "ImmVal", ";", "SMLoc", "ExprLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "ImmVal", ")", ")", "return", "MatchOperand_ParseFail", ";", "const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ImmVal", ")", ";", "if", "(", "!", "MCE", ")", "{"], "ground_truth": ["TokError", "(", "<STR_LIT>", ")", ";"], "File": "ARMAsmParser111", "Func": "tryParseRegisterWithWriteBack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5095, "Length": 187, "Cover_Rate": 0.6382252559726962, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "mips_emit_binary", "(", "enum", "rtx_code", "code", ",", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "target", ",", "gen_rtx_fmt_ee", "(", "code", ",", "GET_MODE", "(", "target", ")", ",", "op0", ",", "op1", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "mips4", "Func": "mips_emit_binary", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5096, "Length": 42, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vextq_u8", "(", "uint8x16_t", "__a", ",", "uint8x16_t", "__b", ",", "__const", "int", "__c", ")", "{", "__AARCH64_LANE_CHECK", "(", "__a", ",", "__c", ")", ";", "return", "__builtin_shuffle", "(", "__b", ",", "__a", ",", "(", "uint8x16_t", ")", "{", "<NUM_LIT>", "-", "__c", ",", "<NUM_LIT>", "-", "__c", ",", "<NUM_LIT>", "-", "__c", ",", "<NUM_LIT>", "-", "__c", ",", "<NUM_LIT>", "-", "__c", ",", "<NUM_LIT>", "-", "__c", ",", "<NUM_LIT>", "-", "__c", ",", "<NUM_LIT>", "-", "__c", ",", "<NUM_LIT>", "-", "__c", ",", "<NUM_LIT>", "-", "__c", ",", "<NUM_LIT>", "-", "__c", ",", "<NUM_LIT>", "-", "__c", ",", "<NUM_LIT>", "-", "__c", ",", "<NUM_LIT>", "-", "__c", ",", "<NUM_LIT>", "-", "__c", ",", "<NUM_LIT>", "-", "__c", "}", ")", ";"], "ground_truth": ["return", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint8x16_t", ")", "{", "__c", ",", "__c", "+", "<NUM_LIT>", ",", "__c", "+", "<NUM_LIT>", ",", "__c", "+", "<NUM_LIT>", ",", "__c", "+", "<NUM_LIT>", ",", "__c", "+", "<NUM_LIT>", ",", "__c", "+", "<NUM_LIT>", ",", "__c", "+", "<NUM_LIT>", ",", "__c", "+", "<NUM_LIT>", ",", "__c", "+", "<NUM_LIT>", ",", "__c", "+", "<NUM_LIT>", ",", "__c", "+", "<NUM_LIT>", ",", "__c", "+", "<NUM_LIT>", ",", "__c", "+", "<NUM_LIT>", ",", "__c", "+", "<NUM_LIT>", ",", "__c", "+", "<NUM_LIT>", "}", ")", ";"], "File": "arm", "Func": "neon2_vextq_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5097, "Length": 172, "Cover_Rate": 0.9942196531791907, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "p1", "=", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "p1", ")", "==", "CONST_INT", ")", "{", "if", "(", "(", "GET_CODE", "(", "p0", ")", "==", "UNSPEC", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "(", "GET_CODE", "(", "p0", ")", "==", "SYMBOL_REF", "||", "GET_CODE", "(", "p0", ")", "==", "LABEL_REF", ")", "&&", "(", "microblaze_tls_symbol_p", "(", "p0", ")", "||", "!", "SMALL_INT", "(", "p1", ")", ")", ")", "return", "false", ";"], "File": "microblaze", "Func": "microblaze_legitimate_constant_p", "Target": "microblaze", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5098, "Length": 72, "Cover_Rate": 0.43636363636363634, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "slice", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "slice", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "slice", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "slice", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "ARMDisassemblerCore1", "Func": "decodeSaturatePos", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5099, "Length": 71, "Cover_Rate": 0.6761904761904762, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetLowering", "::", "bundleInstWithWaitcnt", "(", "MachineInstr", "&", "MI", ")", "const", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "getSubtarget", "(", ")", "->", "getInstrInfo", "(", ")", ";", "auto", "I", "=", "MI", ".", "getIterator", "(", ")", ";", "auto", "E", "=", "std", "::", "next", "(", "I", ")", ";", "BuildMI", "(", "*", "MBB", ",", "E", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MIBundleBuilder", "Bundler", "(", "*", "MBB", ",", "I", ",", "E", ")", ";", "finalizeBundle", "(", "*", "MBB", ",", "Bundler", ".", "begin", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "bundleInstWithWaitcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5100, "Length": 103, "Cover_Rate": 0.9809523809523809, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>SPMark", "(", "<ISA_LIT>TargetMachine", "&", "tm", ")", ":", "MachineModulePass", "(", "ID", ")", ",", "TM", "(", "tm", ")", "{", "(", "void", ")", "TM", ";"], "ground_truth": ["}"], "File": "PatmosSPMark", "Func": "PatmosSPMark", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 5101, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<ISA_LIT>ABIInfo", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SICABIInfo", "Func": "O32", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5102, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "EmitUniquedSection", ")", "{", "Name", ".", "append", "(", "<STR_LIT>", ")", ";", "Name", ".", "append", "(", "GO", "->", "getName", "(", ")", ")", ";", "}", "TRACE", "(", "<STR_LIT>", "<<", "Name", "<<", "<STR_LIT>", ")", ";", "return", "getContext", "(", ")", ".", "getELFSection", "(", "Name", ".", "str", "(", ")", ",", "ELF", "::", "SHT_NOBITS", ",", "ELF", "::", "SHF_WRITE", "|", "ELF", "::", "SHF_ALLOC", "|", "ELF", "::", "SHF_HEX_GPREL", ")", ";", "}", "if", "(", "Kind", ".", "isCommon", "(", ")", ")", "{", "if", "(", "NoSmallDataSorting", ")", "return", "BSSSection", ";", "Twine", "Name", "=", "Twine", "(", "<STR_LIT>", ")", "+", "getSectionSuffixForSize", "(", "Size", ")", ";", "TRACE", "(", "<STR_LIT>", "<<", "Name", "<<", "<STR_LIT>", ")", ";", "return", "getContext", "(", ")", ".", "getELFSection", "(", "Name", ".", "str", "(", ")", ",", "ELF", "::", "SHT_NOBITS", ",", "ELF", "::", "SHF_WRITE", "|", "ELF", "::", "SHF_ALLOC", "|", "ELF", "::", "SHF_HEX_GPREL", ")", ";", "}", "if", "(", "Kind", ".", "isMergeableConst", "(", ")", ")", "{", "TRACE", "(", "<STR_LIT>", ")", ";", "const", "GlobalVariable", "*", "GVar", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "GO", ")", ";", "if", "(", "GVar", "->", "hasSection", "(", ")", "&&", "isSmallDataSection", "(", "GVar", "->", "getSection", "(", ")", ")", ")", "Kind", "=", "SectionKind", "::", "getData", "(", ")", ";", "}", "if", "(", "Kind", ".", "isData", "(", ")", ")", "{", "if", "(", "NoSmallDataSorting", ")", "{", "TRACE", "(", "<STR_LIT>", ")", ";", "return", "SmallDataSection", ";", "}", "StringRef", "Prefix", "(", "<STR_LIT>", ")", ";", "SmallString", "<", "<NUM_LIT>", ">", "Name", "(", "Prefix", ")", ";", "Name", ".", "append", "(", "getSectionSuffixForSize", "(", "Size", ")", ")", ";", "if", "(", "EmitUniquedSection", ")", "{", "Name", ".", "append", "(", "<STR_LIT>", ")", ";", "Name", ".", "append", "(", "GO", "->", "getName", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "HexagonTargetObjectFile10", "Func": "selectSmallSectionForGlobal", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5103, "Length": 258, "Cover_Rate": 0.591743119266055, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vclsq_x_s16", "(", "int16x8_t", "__a", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vclsq_m_sv8hi", "(", "__arm_vuninitializedq_s16", "(", ")", ",", "__a", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vclsq_x_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5104, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uintptr_t", "P1", "=", "reinterpret_cast", "<", "uintptr_t", ">", "(", "N1", ")", ";"], "ground_truth": ["uintptr_t", "P2", "=", "reinterpret_cast", "<", "uintptr_t", ">", "(", "N2", ")", ";"], "File": "HexagonCommonGEP12", "Func": "node_pair", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5105, "Length": 22, "Cover_Rate": 0.3548387096774194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";", "assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<", "getNumFixupKinds", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "Infos", "[", "Kind", "-", "FirstTargetFixupKind", "]", ";"], "File": "WebAssemblyAsmBackend13", "Func": "getFixupKindInfo", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5106, "Length": 38, "Cover_Rate": 0.38, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>BaseRegisterInfo", "::", "<ISA_LIT>BaseRegisterInfo", "(", ")", ":", "<ISA_LIT>GenRegisterInfo", "(", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", "{"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo10", "Func": "ARMBaseRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5107, "Length": 18, "Cover_Rate": 0.8181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "unsigned", "LogAlign", "=", "MF", "->", "getAlignment", "(", ")", ";", "assert", "(", "LogAlign", ">=", "CPELogAlign", "&&", "<STR_LIT>", ")", ";", "unsigned", "KnownBits", "=", "UserBBI", ".", "internalKnownBits", "(", ")", ";", "unsigned", "UPad", "=", "UnknownPadding", "(", "LogAlign", ",", "KnownBits", ")", ";", "unsigned", "BaseInsertOffset", "=", "UserOffset", "+", "U", ".", "getMaxDisp", "(", ")", "-", "UPad", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "<STR_LIT>", ",", "BaseInsertOffset", ")", ")", ";", "BaseInsertOffset", "-=", "<NUM_LIT>", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "<STR_LIT>", ",", "BaseInsertOffset", ")", "<<", "<STR_LIT>", "<<", "LogAlign", "<<", "<STR_LIT>", "<<", "KnownBits", "<<", "<STR_LIT>", "<<", "UPad", "<<", "'\\n'", ")", ";", "if", "(", "BaseInsertOffset", "+", "<NUM_LIT>", ">=", "UserBBI", ".", "postOffset", "(", ")", ")", "{", "BaseInsertOffset", "=", "std", "::", "max", "(", "UserBBI", ".", "postOffset", "(", ")", "-", "UPad", "-", "<NUM_LIT>", ",", "UserOffset", "+", "TII", "->", "GetInstSizeInBytes", "(", "UserMI", ")", "+", "<NUM_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "<STR_LIT>", ",", "BaseInsertOffset", ")", ")", ";", "}", "unsigned", "EndInsertOffset", "=", "BaseInsertOffset", "+", "<NUM_LIT>", "+", "UPad", "+", "CPEMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MI", "=", "UserMI", ";", "++", "MI", ";", "unsigned", "CPUIndex", "=", "CPUserIndex", "+", "<NUM_LIT>", ";", "unsigned", "NumCPUsers", "=", "CPUsers", ".", "size", "(", ")", ";", "MachineInstr", "*", "LastIT", "=", "nullptr", ";", "for", "(", "unsigned", "Offset", "=", "UserOffset", "+", "TII", "->", "GetInstSizeInBytes", "(", "UserMI", ")", ";", "Offset", "<", "BaseInsertOffset", ";", "Offset", "+=", "TII", "->", "GetInstSizeInBytes", "(", "MI", ")", ",", "MI", "=", "std", "::", "next", "(", "MI", ")", ")", "{", "assert", "(", "MI", "!=", "UserMBB", "->", "end", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "CPUIndex", "<", "NumCPUsers", "&&", "CPUsers", "[", "CPUIndex", "]", ".", "MI", "==", "MI", ")", "{", "CPUser", "&", "U", "=", "CPUsers", "[", "CPUIndex", "]", ";", "if", "(", "!", "isOffsetInRange", "(", "Offset", ",", "EndInsertOffset", ",", "U", ")", ")", "{", "BaseInsertOffset", "-=", "<NUM_LIT>", "<<", "LogAlign", ";", "EndInsertOffset", "-=", "<NUM_LIT>", "<<", "LogAlign", ";", "}", "EndInsertOffset", "+=", "U", ".", "CPEMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "CPUIndex", "++", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "LastIT", "=", "MI", ";", "}", "--", "MI", ";", "if", "(", "LastIT", ")", "{", "unsigned", "PredReg", "=", "<NUM_LIT>", ";"], "ground_truth": ["<STR_LIT>", "CC", "=", "getITInstrPredicate", "(", "MI", ",", "PredReg", ")", ";"], "File": "ARMConstantIslandPass36", "Func": "createNewWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5108, "Length": 363, "Cover_Rate": 0.5283842794759825, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Offset", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Offset", "/=", "<NUM_LIT>", ";", "bool", "isU6", "=", "isImmU6", "(", "Offset", ")", ";", "if", "(", "!", "isU6", "&&", "!", "isImmU16", "(", "Offset", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "+", "Twine", "(", "Offset", ")", ")", ";", "int", "Opcode", "=", "isU6", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "dl", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "DstReg", ")", ".", "addImm", "(", "Offset", ")", ";"], "File": "XCoreRegisterInfo2", "Func": "loadFromStack", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5109, "Length": 76, "Cover_Rate": 0.7169811320754716, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmParser", "::", "OperandMatchResultTy", "<ISA_LIT>AsmParser", "::", "parseMSA128HRegs", "(", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{"], "ground_truth": ["return", "parseMSARegs", "(", "Operands", ",", "(", "int", ")", "<STR_LIT>", ")", ";"], "File": "MipsAsmParser29", "Func": "parseMSA128HRegs", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5110, "Length": 27, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "ParseSubtargetFeatures", "(", "CPUName", ",", "FullFS", ")", ";", "if", "(", "hasSSE42", "(", ")", "||", "hasSSE4A", "(", ")", ")", "IsUAMem16Slow", "=", "false", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUName", ")", ";", "if", "(", "In64BitMode", ")", "ToggleFeature", "(", "<STR_LIT>", ")", ";", "else", "if", "(", "In32BitMode", ")", "ToggleFeature", "(", "<STR_LIT>", ")", ";", "else", "if", "(", "In16BitMode", ")", "ToggleFeature", "(", "<STR_LIT>", ")", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<ISA_LIT>SSELevel", "<<", "<STR_LIT>", "<<", "<ISA_LIT>3DNowLevel", "<<", "<STR_LIT>", "<<", "Has<ISA_LIT>_64", "<<", "<STR_LIT>", ")", ";", "assert", "(", "(", "!", "In64BitMode", "||", "Has<ISA_LIT>_64", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "StackAlignOverride", ")", "stackAlignment", "=", "StackAlignOverride", ";", "else", "if", "(", "isTargetDarwin", "(", ")", "||", "isTargetLinux", "(", ")", "||", "isTargetSolaris", "(", ")", "||", "In64BitMode", ")", "stackAlignment", "=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "X86Subtarget1", "Func": "initSubtargetFeatures", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5111, "Length": 127, "Cover_Rate": 0.6479591836734694, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "RISCVDisassembler16", "Func": "DecodeVMASKRegisterClass", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5112, "Length": 17, "Cover_Rate": 0.30357142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "tmp", ";", "tmp", "=", "gen_rtx_SET", "(", "dst", ",", "gen_rtx_fmt_ee", "(", "code", ",", "mode", ",", "src1", ",", "src2", ")", ")", ";"], "ground_truth": ["if", "(", "GET_MODE_SIZE", "(", "mode", ")", "<=", "GET_MODE_SIZE", "(", "SImode", ")", "&&", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_VECTOR_INT", ")", "{"], "File": "i386-expand", "Func": "ix86_emit_vec_binop", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5113, "Length": 41, "Cover_Rate": 0.41, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "Opc", "==", "<STR_LIT>", ")", "{", "SDValue", "AndOp", ";", "if", "(", "<STR_LIT>", "(", "Op1", ".", "getNode", "(", ")", ")", ")", "AndOp", "=", "Op0", ";", "else", "if", "(", "<STR_LIT>", "(", "Op0", ".", "getNode", "(", ")", ")", ")", "AndOp", "=", "Op1", ";", "if", "(", "AndOp", ".", "getNode", "(", ")", "&&", "AndOp", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "AndOp", "=", "AndOp", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "AndOp", ".", "getNode", "(", ")", "&&", "AndOp", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Opc", "=", "<STR_LIT>", ";", "Op0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "AndOp", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Op1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "AndOp", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Invert", "=", "!", "Invert", ";", "}", "}", "}", "if", "(", "Swap", ")", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "SDValue", "SingleOp", ";", "if", "(", "<STR_LIT>", "(", "Op1", ".", "getNode", "(", ")", ")", ")", "SingleOp", "=", "Op0", ";", "else", "if", "(", "<STR_LIT>", "(", "Op0", ".", "getNode", "(", ")", ")", ")", "{", "if", "(", "Opc", "==", "<STR_LIT>", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "Opc", "==", "<STR_LIT>", ")", "Opc", "=", "<STR_LIT>", ";", "SingleOp", "=", "Op1", ";", "}", "SDValue", "Result", ";", "if", "(", "SingleOp", ".", "getNode", "(", ")", ")", "{", "switch", "(", "Opc", ")", "{", "case", "<STR_LIT>", ":", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "SingleOp", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "SingleOp", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "SingleOp", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "SingleOp", ")", ";", "break", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "ARMISelLowering107", "Func": "LowerVSETCC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5114, "Length": 315, "Cover_Rate": 0.3247422680412371, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op", "==", "ADD", ")", "{", "if", "(", "(", "CNVal", "==", "<NUM_LIT>", ")", "||", "(", "CNVal", "==", "-", "<NUM_LIT>", ")", ")", "{", "Op", "=", "(", "CNVal", "==", "<NUM_LIT>", ")", "?", "INC", ":", "DEC", ";", "return", "SDValue", "(", ")", ";", "}", "if", "(", "CNVal", "<", "<NUM_LIT>", ")", "{", "Op", "=", "SUB", ";", "CNVal", "=", "-", "CNVal", ";", "}", "}", "return", "CurDAG", "->", "getTargetConstant", "(", "CNVal", ",", "NVT", ")", ";", "}", "if", "(", "Op", "==", "ADD", "&&", "Val", ".", "hasOneUse", "(", ")", ")", "{", "if", "(", "Val", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", "(", "Val", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "Op", "=", "SUB", ";", "return", "Val", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "Val", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "NVT", "==", "<STR_LIT>", "&&", "Val", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", "(", "Val", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "Op", "=", "SUB", ";", "Val", "=", "Val", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "CurDAG", "->", "getTargetExtractSubreg", "(", "<STR_LIT>", ",", "dl", ",", "NVT", ",", "Val", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "}"], "ground_truth": ["return", "Val", ";"], "File": "X86ISelDAGToDAG150", "Func": "getAtomicLoadArithTargetConstant", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5115, "Length": 197, "Cover_Rate": 0.7269372693726938, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isPromotableZeroStoreInst", "(", "MachineInstr", "&", "MI", ")", "{", "return", "(", "isPromotableZeroStoreOpcode", "(", "MI", ")", ")", "&&", "getLdStRegOp", "(", "MI", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "AArch64LoadStoreOptimizer", "Func": "isPromotableZeroStoreInst", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5116, "Length": 29, "Cover_Rate": 0.9354838709677419, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "aarch64_split_128bit_move_p", "(", "rtx", "dst", ",", "rtx", "src", ")", "{", "return", "(", "!", "REG_P", "(", "src", ")", "||", "!", "(", "FP_REGNUM_P", "(", "REGNO", "(", "dst", ")", ")", "&&", "FP_REGNUM_P", "(", "REGNO", "(", "src", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "aarch64", "Func": "aarch64_split_128bit_move_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5117, "Length": 39, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_psrav16si_mask", "(", "(", "__v16si", ")", "__X", ",", "(", "__v16si", ")", "__Y", ",", "(", "__v16si", ")", "__W", ",", "(", "__mmask16", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_mask_srav_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5118, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_cdp", "(", "const", "unsigned", "int", "__coproc", ",", "const", "unsigned", "int", "__opc1", ",", "const", "unsigned", "int", "__CRd", ",", "const", "unsigned", "int", "__CRn", ",", "const", "unsigned", "int", "__CRm", ",", "const", "unsigned", "int", "__opc2", ")", "{"], "ground_truth": ["return", "__builtin_arm_cdp", "(", "__coproc", ",", "__opc1", ",", "__CRd", ",", "__CRn", ",", "__CRm", ",", "__opc2", ")", ";"], "File": "arm", "Func": "acle6___arm_cdp", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5119, "Length": 49, "Cover_Rate": 0.98, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isLegalAddressingMode", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ",", "unsigned", "AS", ",", "Instruction", "*", "I", ")", "const", "{", "if", "(", "AM", ".", "BaseGV", ")", "return", "false", ";", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "AM", ".", "BaseOffs", ")", ")", "return", "false", ";", "AddressingMode", "SupportedAM", "(", "true", ",", "true", ")", ";", "if", "(", "I", "!=", "nullptr", ")", "SupportedAM", "=", "supportedAddressingMode", "(", "I", ",", "Subtarget", ".", "hasVector", "(", ")", ")", ";", "if", "(", "!", "SupportedAM", ".", "LongDisplacement", "&&", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "AM", ".", "BaseOffs", ")", ")", "return", "false", ";", "if", "(", "!", "SupportedAM", ".", "IndexReg", ")", "return", "AM", ".", "Scale", "==", "<NUM_LIT>", ";", "else", "return", "AM", ".", "Scale", "==", "<NUM_LIT>", "||", "AM", ".", "Scale", "==", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "SystemZISelLowering (2)2", "Func": "isLegalAddressingMode", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5120, "Length": 130, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DwarfFrameSection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "DwarfPubTypesSection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "DwarfDebugInlineSection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "DwarfStrSection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "DwarfLocSection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "DwarfARangesSection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "DwarfRangesSection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "HSAILTargetObjectFile", "Func": "Initialize", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5121, "Length": 113, "Cover_Rate": 0.3610223642172524, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "addRegOffset", "(", "MIB", ",", "leaInReg", ",", "true", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "Src2", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "isKill2", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "unsigned", "leaInReg2", "=", "<NUM_LIT>", ";", "MachineInstr", "*", "InsMI2", "=", "<NUM_LIT>", ";", "if", "(", "Src", "==", "Src2", ")", "{", "addRegReg", "(", "MIB", ",", "leaInReg", ",", "true", ",", "leaInReg", ",", "false", ")", ";", "}", "else", "{", "leaInReg2", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "MFI", ",", "MIB", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ",", "leaInReg2", ")", ";", "InsMI2", "=", "BuildMI", "(", "*", "MFI", ",", "MIB", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "TargetOpcode", "::", "COPY", ")", ")", ".", "addReg", "(", "leaInReg2", ",", "RegState", "::", "Define", ",", "<STR_LIT>", ")", ".", "addReg", "(", "Src2", ",", "getKillRegState", "(", "isKill2", ")", ")", ";", "addRegReg", "(", "MIB", ",", "leaInReg", ",", "true", ",", "leaInReg2", ",", "true", ")", ";", "}", "if", "(", "LV", "&&", "isKill2", "&&", "InsMI2", ")", "LV", "->", "replaceKillInstruction", "(", "Src2", ",", "MI", ",", "InsMI2", ")", ";", "break", ";", "}", "}", "MachineInstr", "*", "NewMI", "=", "MIB", ";", "MachineInstr", "*", "ExtMI", "=", "BuildMI", "(", "*", "MFI", ",", "MBBI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "TargetOpcode", "::", "COPY", ")", ")", ".", "addReg", "(", "Dest", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "isDead", ")", ")", ".", "addReg", "(", "leaOutReg", ",", "RegState", "::", "Kill", ",", "<STR_LIT>", ")", ";", "if", "(", "LV", ")", "{", "LV", "->", "getVarInfo", "(", "leaInReg", ")", ".", "Kills", ".", "push_back", "(", "NewMI", ")", ";", "LV", "->", "getVarInfo", "(", "leaOutReg", ")", ".", "Kills", ".", "push_back", "(", "ExtMI", ")", ";", "if", "(", "isKill", ")", "LV", "->", "replaceKillInstruction", "(", "Src", ",", "MI", ",", "InsMI", ")", ";", "if", "(", "isDead", ")", "LV", "->", "replaceKillInstruction", "(", "Dest", ",", "MI", ",", "ExtMI", ")", ";", "}", "return", "ExtMI", ";"], "ground_truth": ["}"], "File": "X86InstrInfo12", "Func": "convertToThreeAddressWithLEA", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5122, "Length": 333, "Cover_Rate": 0.4599447513812155, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "popFeatureBits", "(", ")", "{", "assert", "(", "FeatureBitStack", ".", "size", "(", ")", "==", "ParserOptionsStack", ".", "size", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "FeatureBitStack", ".", "empty", "(", ")", ")", "return", "true", ";", "FeatureBitset", "FeatureBits", "=", "FeatureBitStack", ".", "pop_back_val", "(", ")", ";", "copySTI", "(", ")", ".", "setFeatureBits", "(", "FeatureBits", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "FeatureBits", ")", ")", ";", "ParserOptions", "=", "ParserOptionsStack", ".", "pop_back_val", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "RISCVAsmParser (2)", "Func": "popFeatureBits", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5123, "Length": 70, "Cover_Rate": 0.9859154929577465, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ")", ";", "bool", "done", "=", "false", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "II", "=", "I", ";", "!", "done", "&&", "II", "!=", "UseMI", ";", "++", "II", ")", "{", "if", "(", "II", "->", "isDebugValue", "(", ")", ")", "continue", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "II", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "II", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isUndef", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", "||", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "continue", ";", "if", "(", "MO", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "{", "UseMI", "=", "II", ";", "done", "=", "true", ";", "break", ";", "}", "}"], "ground_truth": ["}"], "File": "Thumb1RegisterInfo17", "Func": "saveScavengerRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5124, "Length": 169, "Cover_Rate": 0.676, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "ShiftOpc", "getAM2ShiftOpc", "(", "unsigned", "AM2Opc", ")", "{", "return", "(", "ShiftOpc", ")", "(", "(", "AM2Opc", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes", "Func": "getAM2ShiftOpc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5125, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "I", ".", "isPHI", "(", ")", ")", "break", ";", "for", "(", "unsigned", "oi", "=", "I", ".", "getNumOperands", "(", ")", ";", "oi", ">", "<NUM_LIT>", ";", "oi", "-=", "<NUM_LIT>", ")", "{", "if", "(", "I", ".", "getOperand", "(", "oi", "-", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", "==", "CmpBB", ")", "{", "I", ".", "RemoveOperand", "(", "oi", "-", "<NUM_LIT>", ")", ";", "I", ".", "RemoveOperand", "(", "oi", "-", "<NUM_LIT>", ")", ";", "}", "}", "}"], "ground_truth": ["}"], "File": "AArch64ConditionalCompares (2)", "Func": "updateTailPHIs", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5126, "Length": 71, "Cover_Rate": 0.8068181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vaddlvq_p_s32", "(", "int32x4_t", "__a", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__builtin_mve_vaddlvq_p_sv4si", "(", "__a", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vaddlvq_p_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5127, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "TeakInstPrinter", "Func": "printMemR0425", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5128, "Length": 30, "Cover_Rate": 0.32608695652173914, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Offset", "=", "StackOffset", "::", "getFixed", "(", "MFI", ".", "getObjectOffset", "(", "FrameIndex", ")", "+", "AFI", "->", "getTaggedBasePointerOffset", "(", ")", ")", ";", "}", "else", "if", "(", "Tagged", ")", "{", "StackOffset", "SPOffset", "=", "StackOffset", "::", "getFixed", "(", "MFI", ".", "getObjectOffset", "(", "FrameIndex", ")", "+", "(", "int64_t", ")", "MFI", ".", "getStackSize", "(", ")", ")", ";", "if", "(", "MFI", ".", "hasVarSizedObjects", "(", ")", "||", "is<ISA_LIT>FrameOffsetLegal", "(", "MI", ",", "SPOffset", ",", "nullptr", ",", "nullptr", ",", "nullptr", ")", "!=", "(", "<ISA_LIT>FrameOffsetCanUpdate", "|", "<ISA_LIT>FrameOffsetIsLegal", ")", ")", "{", "Offset", "=", "TFI", "->", "resolveFrameIndexReference", "(", "MF", ",", "FrameIndex", ",", "FrameReg", ",", "false", ",", "true", ")", ";", "Register", "ScratchReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "emitFrameOffset", "(", "MBB", ",", "II", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "ScratchReg", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ScratchReg", ")", ".", "addReg", "(", "ScratchReg", ")", ".", "addReg", "(", "ScratchReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "ScratchReg", ",", "false", ",", "false", ",", "true", ")", ";", "return", ";", "}", "FrameReg", "=", "<STR_LIT>", ";"], "ground_truth": ["Offset", "=", "StackOffset", "::", "getFixed", "(", "MFI", ".", "getObjectOffset", "(", "FrameIndex", ")", "+", "(", "int64_t", ")", "MFI", ".", "getStackSize", "(", ")", ")", ";"], "File": "AArch64RegisterInfo25", "Func": "eliminateFrameIndex", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5129, "Length": 217, "Cover_Rate": 0.3219584569732938, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "sparc_file_end", "(", "void", ")", "{", "if", "(", "pic_helper_symbol_name", "[", "<NUM_LIT>", "]", "&&", "!", "pic_helper_emitted_p", ")", "emit_pic_helper", "(", ")", ";", "if", "(", "NEED_INDICATE_EXEC_STACK", ")", "file_end_indicate_exec_stack", "(", ")", ";"], "ground_truth": ["}"], "File": "sparc3", "Func": "sparc_file_end", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5130, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "EltTy", "->", "isPointerTy", "(", ")", ")", "{", "Type", "*", "IntTy", "=", "DL", ".", "getIntPtrType", "(", "EltTy", ")", ";", "Type", "*", "IntVecTy", "=", "VectorType", "::", "get", "(", "IntTy", ",", "Op0", "->", "getType", "(", ")", "->", "getVectorNumElements", "(", ")", ")", ";", "Op0", "=", "Builder", ".", "CreatePtrToInt", "(", "Op0", ",", "IntVecTy", ")", ";", "Op1", "=", "Builder", ".", "CreatePtrToInt", "(", "Op1", ",", "IntVecTy", ")", ";", "SubVecTy", "=", "VectorType", "::", "get", "(", "IntTy", ",", "NumSubElts", ")", ";", "}", "static", "<STR_LIT>", "StoreInts", "[", "<NUM_LIT>", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "Function", "*", "VstNFunc", "=", "<STR_LIT>", "(", "SI", "->", "getModule", "(", ")", ",", "StoreInts", "[", "Factor", "-", "<NUM_LIT>", "]", ",", "SubVecTy", ")", ";", "SmallVector", "<", "Value", "*", ",", "<NUM_LIT>", ">", "Ops", ";", "Type", "*", "Int8Ptr", "=", "Builder", ".", "getInt8PtrTy", "(", "SI", "->", "getPointerAddressSpace", "(", ")", ")", ";", "Ops", ".", "push_back", "(", "Builder", ".", "CreateBitCast", "(", "SI", "->", "getPointerOperand", "(", ")", ",", "Int8Ptr", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Factor", ";", "i", "++", ")", "Ops", ".", "push_back", "(", "Builder", ".", "CreateShuffleVector", "(", "Op0", ",", "Op1", ",", "getSequentialMask", "(", "Builder", ",", "NumSubElts", "*", "i", ",", "NumSubElts", ")", ")", ")", ";"], "ground_truth": ["Ops", ".", "push_back", "(", "Builder", ".", "getInt32", "(", "SI", "->", "getAlignment", "(", ")", ")", ")", ";"], "File": "ARMISelLowering136", "Func": "lowerInterleavedStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5131, "Length": 209, "Cover_Rate": 0.5122549019607843, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "N", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";"], "File": "X86ISelDAGToDAG114", "Func": "SelectMOV64Imm32", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5132, "Length": 75, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BasicBlock", "*", "NewBlk", "=", "OldTI", "->", "getParent", "(", ")", ";", "BasicBlock", "*", "TrueBlk", "=", "BasicBlock", "::", "Create", "(", "Cxt", ",", "NewBlk", "->", "getName", "(", ")", "+", "<STR_LIT>", ",", "Func", ")", ";", "TrueBlk", "->", "moveAfter", "(", "NewBlk", ")", ";", "BasicBlock", "*", "FalseBlk", "=", "BasicBlock", "::", "Create", "(", "Cxt", ",", "NewBlk", "->", "getName", "(", ")", "+", "<STR_LIT>", ",", "Func", ")", ";", "FalseBlk", "->", "moveAfter", "(", "TrueBlk", ")", ";", "IRB", ".", "SetInsertPoint", "(", "OldTI", ")", ";", "IRB", ".", "CreateCondBr", "(", "Cond", ",", "TrueBlk", ",", "FalseBlk", ")", ";", "OldTI", "->", "eraseFromParent", "(", ")", ";", "IRB", ".", "SetInsertPoint", "(", "TrueBlk", ")", ";", "IRB", ".", "CreateBr", "(", "EndBlk", ")", ";", "IRB", ".", "SetInsertPoint", "(", "FalseBlk", ")", ";", "IRB", ".", "CreateBr", "(", "EndBlk", ")", ";", "IRB", ".", "SetInsertPoint", "(", "EndBlk", "->", "getFirstNonPHI", "(", ")", ")", ";", "PHINode", "*", "PHI", "=", "IRB", ".", "CreatePHI", "(", "Select", "->", "getType", "(", ")", ",", "<NUM_LIT>", ")", ";", "PHI", "->", "addIncoming", "(", "TrueVal", ",", "TrueBlk", ")", ";", "PHI", "->", "addIncoming", "(", "FalseVal", ",", "FalseBlk", ")", ";"], "ground_truth": ["Select", "->", "replaceAllUsesWith", "(", "PHI", ")", ";"], "File": "JVMIRDecorator", "Func": "LowerSELECTOp", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5133, "Length": 171, "Cover_Rate": 0.5662251655629139, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm", "::", "MachineBasicBlock", "::", "iterator", "cmpInst", "=", "NULL", ";", "for", "(", "llvm", "::", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", "->", "begin", "(", ")", ",", "E", "=", "MBB", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", ";", "I", "->", "dump", "(", ")", ";", "MBB", "->", "dump", "(", ")", ";", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "MF", ".", "getName", "(", ")", "<<", "<STR_LIT>", ";", "errs", "(", ")", "<<", "<STR_LIT>", ";", "}", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "!", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", ";", "I", "->", "dump", "(", ")", ";", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "print", "(", "errs", "(", ")", ")", ";"], "ground_truth": ["errs", "(", ")", "<<", "<STR_LIT>", ";"], "File": "ZDC", "Func": "debugJALR", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5134, "Length": 147, "Cover_Rate": 0.49328859060402686, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>Z80TargetMC", "(", ")", "{"], "ground_truth": ["}"], "File": "GBZ80MCTargetDesc (2)", "Func": "LLVMInitializeGBZ80TargetMC", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5135, "Length": 6, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "Target", "The<ISA_LIT>Target", ";"], "ground_truth": ["return", "The<ISA_LIT>Target", ";"], "File": "MSP430TargetInfo12", "Func": "getTheMSP430Target", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5136, "Length": 7, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "&", "SrcMBB", "=", "*", "block", "->", "getMBB", "(", ")", ";", "if", "(", "predType", "==", "RAInfo", "::", "Register", ")", "{", "RAInfo", "&", "RI", "=", "S", "->", "isSubheader", "(", "block", ")", "?", "RAInfos", ".", "at", "(", "S", "->", "findScopeOf", "(", "block", ")", ")", ":", "RAInfos", ".", "at", "(", "S", ")", ";", "if", "(", "!", "S", "->", "isSubheader", "(", "block", ")", "||", "!", "RI", ".", "needsScopeSpill", "(", ")", ")", "{", "assert", "(", "!", "S", "->", "isSubheader", "(", "block", ")", "||", "(", "RI", ".", "Scope", "->", "getParent", "(", ")", "==", "S", ")", ")", ";"], "ground_truth": ["insertDefToRegLoc", "(", "SrcMBB", ",", "predLoc", ",", "guardLoc", ",", "cond", ",", "!", "first_def", "||", "S", "->", "isSubheader", "(", "block", ")", ")", ";"], "File": "PatmosSPReduce", "Func": "insertDefEdge", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 5137, "Length": 112, "Cover_Rate": 0.4628099173553719, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initializeEnvironment", "(", ")", ";", "initSubtargetFeatures", "(", "CPU", ",", "FS", ")", ";", "ParseSubtargetFeatures", "(", "CPU", ",", "FS", ")", ";"], "ground_truth": ["return", "*", "this", ";"], "File": "BPFSubtarget", "Func": "initializeSubtargetDependencies", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5138, "Length": 22, "Cover_Rate": 0.6111111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NodeAddr", "<", "UseNode", "*", ">", "UA", "=", "newNode", "(", "NodeAttrs", "::", "Ref", "|", "NodeAttrs", "::", "Use", "|", "Flags", ")", ";", "UA", ".", "Addr", "->", "setRegRef", "(", "&", "Op", ",", "*", "this", ")", ";", "return", "UA", ";"], "ground_truth": ["}"], "File": "RDFGraph11", "Func": "newUse", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5139, "Length": 37, "Cover_Rate": 0.6065573770491803, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Terminator", "->", "isUnconditionalBranch", "(", ")", "&&", "I", "!=", "Terminator", ")", "{", "MachineBasicBlock", "*", "Succ", "=", "Terminator", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BB", "->", "isLayoutSuccessor", "(", "Succ", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "Terminator", ")", ";", "Terminator", "->", "eraseFromParent", "(", ")", ";", "}", "}", "}", ";", "if", "(", "LoLoop", ".", "Revert", ")", "{", "if", "(", "LoLoop", ".", "Start", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "RevertWhile", "(", "LoLoop", ".", "Start", ")", ";", "else", "LoLoop", ".", "Start", "->", "eraseFromParent", "(", ")", ";", "bool", "FlagsAlreadySet", "=", "RevertLoopDec", "(", "LoLoop", ".", "Dec", ",", "true", ")", ";", "RevertLoopEnd", "(", "LoLoop", ".", "End", ",", "FlagsAlreadySet", ")", ";", "}", "else", "{", "LoLoop", ".", "Start", "=", "ExpandLoopStart", "(", "LoLoop", ")", ";", "RemoveDeadBranch", "(", "LoLoop", ".", "Start", ")", ";"], "ground_truth": ["LoLoop", ".", "End", "=", "ExpandLoopEnd", "(", "LoLoop", ")", ";"], "File": "ARMLowOverheadLoops39", "Func": "Expand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5140, "Length": 144, "Cover_Rate": 0.32653061224489793, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_gatherdiv8di", "(", "(", "__v8di", ")", "__v1_old", ",", "__addr", ",", "(", "__v8di", ")", "__index", ",", "__mask", ",", "__scale", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_mask_i64gather_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5141, "Length": 24, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "spu_naked_function_p", "(", "tree", "func", ")", "{", "tree", "a", ";"], "ground_truth": ["if", "(", "TREE_CODE", "(", "func", ")", "!=", "FUNCTION_DECL", ")", "abort", "(", ")", ";"], "File": "spu", "Func": "spu_naked_function_p", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5142, "Length": 24, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "AddrModeT1_s", ":", "return", "<STR_LIT>", ";", "case", "AddrModeT2_i12", ":", "return", "<STR_LIT>", ";", "case", "AddrModeT2_i8", ":", "return", "<STR_LIT>", ";", "case", "AddrModeT2_so", ":", "return", "<STR_LIT>", ";", "case", "AddrModeT2_pc", ":", "return", "<STR_LIT>", ";", "case", "AddrModeT2_i8s4", ":", "return", "<STR_LIT>", ";", "case", "AddrMode_i12", ":", "return", "<STR_LIT>", ";", "case", "AddrModeT2_ldrex", ":", "return", "<STR_LIT>", ";", "case", "AddrModeT2_i7s4", ":", "return", "<STR_LIT>", ";", "case", "AddrModeT2_i7s2", ":", "return", "<STR_LIT>", ";", "case", "AddrModeT2_i7", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "ARMBaseInfo12", "Func": "AddrModeToString", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5143, "Length": 67, "Cover_Rate": 0.44666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "insn_is_store_p", "(", "insn", ")", "&&", "insn_is_swap_p", "(", "insn", ")", ")", "recombine_stvx_pattern", "(", "insn", ",", "to_delete", ")", ";"], "ground_truth": ["}"], "File": "rs6000-p8swap", "Func": "FOR_BB_INSNS", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5144, "Length": 21, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "cast", "<", "FixedVectorType", ">", "(", "VecTy", ")", "->", "getNumElements", "(", ")", "<", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "ElSize", "!=", "<NUM_LIT>", "&&", "ElSize", "!=", "<NUM_LIT>", "&&", "ElSize", "!=", "<NUM_LIT>", "&&", "ElSize", "!=", "<NUM_LIT>", ")", "return", "false", ";", "return", "VecSize", "==", "<NUM_LIT>", "||", "VecSize", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering (2)2", "Func": "isLegalInterleavedAccessType", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5145, "Length": 52, "Cover_Rate": 0.5652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>InstructionSelector", "(", "TM", ",", "Subtarget", ",", "RBI", ")", ";"], "ground_truth": ["}"], "File": "AArch64InstructionSelector (2)", "Func": "createAArch64InstructionSelector", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5146, "Length": 12, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>SEInstrInfo", "::", "<ISA_LIT>SEInstrInfo", "(", "const", "<ISA_LIT>Subtarget", "&", "STI", ")", ":", "<ISA_LIT>InstrInfo", "(", "STI", ",", "STI", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "RI", "(", "STI", ")", "{"], "ground_truth": ["}"], "File": "MipsSEInstrInfo25", "Func": "MipsSEInstrInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5147, "Length": 35, "Cover_Rate": 0.8974358974358975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", ",", "false", ")", ";", "emitCommonFunctionComments", "(", "CurrentProgramInfo", ".", "NumVGPR", ",", "CurrentProgramInfo", ".", "NumSGPR", ",", "CurrentProgramInfo", ".", "ScratchSize", ",", "getFunctionCodeSize", "(", "MF", ")", ",", "MFI", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "CurrentProgramInfo", ".", "FloatMode", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "CurrentProgramInfo", ".", "IEEEMode", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "CurrentProgramInfo", ".", "LDSSize", ")", "+", "<STR_LIT>", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "CurrentProgramInfo", ".", "SGPRBlocks", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "CurrentProgramInfo", ".", "VGPRBlocks", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "CurrentProgramInfo", ".", "NumSGPRsForWavesPerEU", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "CurrentProgramInfo", ".", "NumVGPRsForWavesPerEU", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "MFI", "->", "needsWaveLimiter", "(", ")", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "G_00B84C_USER_SGPR", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "G_00B84C_TRAP_HANDLER", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "G_00B84C_TGID_X_EN", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "G_00B84C_TGID_Y_EN", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "G_00B84C_TGID_Z_EN", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "G_00B84C_TIDIG_COMP_CNT", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";", "}", "if", "(", "DumpCodeInstEmitter", ")", "{", "OutStreamer", "->", "SwitchSection", "(", "Context", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_NOTE", ",", "<NUM_LIT>", ")", ")", ";", "for", "(", "size_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "DisasmLines", ".", "size", "(", ")", ";", "++", "i", ")", "{", "std", "::", "string", "Comment", "=", "<STR_LIT>", ";", "if", "(", "!", "HexLines", "[", "i", "]", ".", "empty", "(", ")", ")", "{", "Comment", "=", "std", "::", "string", "(", "DisasmLineMaxLen", "-", "DisasmLines", "[", "i", "]", ".", "size", "(", ")", ",", "' '", ")", ";"], "ground_truth": ["Comment", "+=", "<STR_LIT>", "+", "HexLines", "[", "i", "]", "+", "<STR_LIT>", ";"], "File": "AMDGPUAsmPrinter67", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5148, "Length": 372, "Cover_Rate": 0.5006729475100942, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "UseInlineJumpTables", ";"], "ground_truth": ["}"], "File": "ARMSubtarget104", "Func": "useInlineJumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5149, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Op0", ".", "isReg", "(", ")", "&&", "Op1", ".", "isReg", "(", ")", ")", ";", "unsigned", "DestReg", "=", "Op0", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg", "=", "Op1", ".", "getReg", "(", ")", ";", "return", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "const", "MachineOperand", "&", "Op0", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MachineOperand", "&", "Op1", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "Op0", ".", "isReg", "(", ")", ")", ";", "unsigned", "DestReg", "=", "Op0", ".", "getReg", "(", ")", ";", "if", "(", "!", "Op1", ".", "isImm", "(", ")", "&&", "Op1", ".", "getTargetFlags", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "bool", "NotExt", "=", "Op1", ".", "isImm", "(", ")", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "Op1", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["return", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", "&&", "(", "ShouldCombineAggressively", "||", "NotExt", ")", ";"], "File": "HexagonCopyToCombine (2)", "Func": "isCombinableInstType", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5150, "Length": 150, "Cover_Rate": 0.6637168141592921, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "LN", "->", "getMemoryVT", "(", ")", ";", "unsigned", "Size", "=", "VT", ".", "getStoreSize", "(", ")", ";", "unsigned", "Align", "=", "LN", "->", "getAlignment", "(", ")", ";", "if", "(", "Align", "<", "Size", "&&", "isTypeLegal", "(", "VT", ")", ")", "{", "bool", "IsFast", ";", "unsigned", "AS", "=", "LN", "->", "getAddressSpace", "(", ")", ";", "if", "(", "!", "allowsMisalignedMemoryAccesses", "(", "VT", ",", "AS", ",", "Align", ",", "LN", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ",", "&", "IsFast", ")", ")", "{", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "scalarizeVectorLoad", "(", "LN", ",", "DAG", ")", ";", "SDValue", "Ops", "[", "<NUM_LIT>", "]", ";", "std", "::", "tie", "(", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ")", "=", "expandUnalignedLoad", "(", "LN", ",", "DAG", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "if", "(", "!", "IsFast", ")", "return", "SDValue", "(", ")", ";", "}", "if", "(", "!", "shouldCombineMemoryType", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "NewVT", "=", "getEquivalentMemType", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ")", ";", "SDValue", "NewLoad", "=", "DAG", ".", "getLoad", "(", "NewVT", ",", "SL", ",", "LN", "->", "getChain", "(", ")", ",", "LN", "->", "getBasePtr", "(", ")", ",", "LN", "->", "getMemOperand", "(", ")", ")", ";", "SDValue", "BC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VT", ",", "NewLoad", ")", ";", "DCI", ".", "CombineTo", "(", "N", ",", "BC", ",", "NewLoad", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";"], "File": "AMDGPUISelLowering (2)2", "Func": "performLoadCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5151, "Length": 244, "Cover_Rate": 0.7439024390243902, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcltq_s32", "(", "int32x4_t", "__a", ",", "int32x4_t", "__b", ")", "{"], "ground_truth": ["return", "(", "uint32x4_t", ")", "__builtin_neon_vcgtv4si", "(", "__b", ",", "__a", ")", ";"], "File": "arm", "Func": "neon_vcltq_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5152, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Value", ">=", "<NUM_LIT>", "&&", "Value", "<", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isImm0_7", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5153, "Length": 27, "Cover_Rate": 0.46551724137931033, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "CallingConvSupported", "(", "CallConv", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", "<STR_LIT>", ")", ";", "if", "(", "CLI", ".", "IsPatchPoint", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", ")", ";", "if", "(", "(", "CallConv", "==", "CallingConv", "::", "Fast", "&&", "CLI", ".", "IsTailCall", "&&", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", ")", "||", "(", "CLI", ".", "CS", "&&", "CLI", ".", "CS", "->", "isMustTailCall", "(", ")", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", ")", ";", "CLI", ".", "IsTailCall", "=", "false", ";", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Ins", "=", "CLI", ".", "Ins", ";", "if", "(", "Ins", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", ")", ";", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Outs", "=", "CLI", ".", "Outs", ";", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", "=", "CLI", ".", "OutVals", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Outs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "const", "<STR_LIT>", "&", "Out", "=", "Outs", "[", "i", "]", ";", "SDValue", "&", "OutVal", "=", "OutVals", "[", "i", "]", ";", "if", "(", "Out", ".", "Flags", ".", "isNest", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", ")", ";", "if", "(", "Out", ".", "Flags", ".", "isInAlloca", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", ")", ";", "if", "(", "Out", ".", "Flags", ".", "isInConsecutiveRegs", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", ")", ";", "if", "(", "Out", ".", "Flags", ".", "isInConsecutiveRegsLast", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", ")", ";", "if", "(", "Out", ".", "Flags", ".", "isByVal", "(", ")", "&&", "Out", ".", "Flags", ".", "getByValSize", "(", ")", "!=", "<NUM_LIT>", ")", "{", "auto", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int", "FI", "=", "MFI", "->", "CreateStackObject", "(", "Out", ".", "Flags", ".", "getByValSize", "(", ")", ",", "Out", ".", "Flags", ".", "getByValAlign", "(", ")", ",", "false", ")", ";", "SDValue", "SizeNode", "=", "DAG", ".", "getConstant", "(", "Out", ".", "Flags", ".", "getByValSize", "(", ")", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "FINode", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", "Layout", ")", ")", ";", "Chain", "=", "DAG", ".", "getMemcpy", "(", "Chain", ",", "DL", ",", "FINode", ",", "OutVal", ",", "SizeNode", ",", "Out", ".", "Flags", ".", "getByValAlign", "(", ")", ",", "false", ",", "false", ",", "false", ",", "MachinePointerInfo", "(", ")", ",", "MachinePointerInfo", "(", ")", ")", ";", "OutVal", "=", "FINode", ";", "}", "}", "bool", "IsVarArg", "=", "CLI", ".", "IsVarArg", ";", "unsigned", "NumFixedArgs", "=", "CLI", ".", "NumFixedArgs", ";", "auto", "PtrVT", "=", "getPointerTy", "(", "Layout", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "MF", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "if", "(", "IsVarArg", ")", "{", "for", "(", "SDValue", "Arg", ":"], "ground_truth": ["make_range", "(", "OutVals", ".", "begin", "(", ")", "+", "NumFixedArgs", ",", "OutVals", ".", "end", "(", ")", ")", ")", "{"], "File": "WebAssemblyISelLowering10", "Func": "LowerCall", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5154, "Length": 466, "Cover_Rate": 0.411660777385159, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", "->", "in<ISA_LIT>16Mode", "(", ")", ")", "return", "false", ";", "return", "<ISA_LIT>DAGToDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";"], "ground_truth": ["}"], "File": "MipsSEISelDAGToDAG6", "Func": "runOnMachineFunction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5155, "Length": 20, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Offset", "=", "MO", ".", "getImm", "(", ")", "-", "WordOffset", "*", "getImmScale", "(", "Opc", ")", ";", "unsigned", "InstrSrcReg", "=", "getLoadStoreRegOp", "(", "*", "MBBI", ")", ".", "getReg", "(", ")", ";", "if", "(", "Offset", ">=", "<NUM_LIT>", "&&", "!", "(", "IsStore", "&&", "InstrSrcReg", "==", "Base", ")", ")", "MO", ".", "setImm", "(", "Offset", ")", ";", "else", "InsertSub", "=", "true", ";", "}", "else", "if", "(", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "&&", "!", "definesCPSR", "(", "*", "MBBI", ")", ")", "{", "MachineOperand", "&", "MO", "=", "MBBI", "->", "getOperand", "(", "MBBI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "Offset", "=", "(", "Opc", "==", "<STR_LIT>", ")", "?", "MO", ".", "getImm", "(", ")", "+", "WordOffset", "*", "<NUM_LIT>", ":", "MO", ".", "getImm", "(", ")", "-", "WordOffset", "*", "<NUM_LIT>", ";", "if", "(", "Offset", ">=", "<NUM_LIT>", "&&", "TL", "->", "isLegalAddImmediate", "(", "Offset", ")", ")", "{", "MO", ".", "setImm", "(", "Offset", ")", ";", "return", ";", "}", "else", "{", "InsertSub", "=", "true", ";", "}"], "ground_truth": ["}", "else", "{"], "File": "ARMLoadStoreOptimizer10", "Func": "UpdateBaseRegUses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5156, "Length": 160, "Cover_Rate": 0.31683168316831684, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "DestReg", "=", "UseMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "DestRC", "=", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DestReg", ")", "?", "MRI", ".", "getRegClass", "(", "DestReg", ")", ":", "TRI", ".", "getPhysRegClass", "(", "DestReg", ")", ";", "unsigned", "MovOp", "=", "TII", "->", "getMovOpcode", "(", "DestRC", ")", ";", "if", "(", "MovOp", "==", "AMDGPU", "::", "COPY", ")", "continue", ";", "UseMI", "->", "setDesc", "(", "TII", "->", "get", "(", "MovOp", ")", ")", ";", "}", "}", "const", "MCInstrDesc", "&", "UseDesc", "=", "UseMI", "->", "getDesc", "(", ")", ";", "if", "(", "UseDesc", ".", "isVariadic", "(", ")", "||", "UseDesc", ".", "OpInfo", "[", "Use", ".", "getOperandNo", "(", ")", "]", ".", "RegClass", "==", "-", "<NUM_LIT>", ")", "continue", ";", "if", "(", "FoldingImm", ")", "{", "MachineOperand", "ImmOp", "=", "MachineOperand", "::", "CreateImm", "(", "Imm", ".", "getSExtValue", "(", ")", ")", ";", "tryAddToFoldList", "(", "FoldList", ",", "UseMI", ",", "Use", ".", "getOperandNo", "(", ")", ",", "&", "ImmOp", ",", "TII", ")", ";", "continue", ";", "}", "tryAddToFoldList", "(", "FoldList", ",", "UseMI", ",", "Use", ".", "getOperandNo", "(", ")", ",", "&", "OpToFold", ",", "TII", ")", ";", "}", "for", "(", "FoldCandidate", "&", "Fold", ":", "FoldList", ")", "{", "if", "(", "updateOperand", "(", "Fold", ",", "TRI", ")", ")", "{", "if", "(", "!", "Fold", ".", "isImm", "(", ")", ")", "{", "assert", "(", "Fold", ".", "OpToFold", "&&", "Fold", ".", "OpToFold", "->", "isReg", "(", ")", ")", ";", "Fold", ".", "OpToFold", "->", "setIsKill", "(", "false", ")", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", "<<", "<STR_LIT>", "<<", "Fold", ".", "UseOpNo", "<<", "<STR_LIT>", "<<", "*", "Fold", ".", "UseMI", "<<", "'\\n'", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "SIFoldOperands52", "Func": "runOnMachineFunction", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5157, "Length": 253, "Cover_Rate": 0.3315858453473132, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Opc", "=", "<ISA_LIT>SubTarget", "->", "hasSPE", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "FP64LoadOpc", ";", "break", ";", "}", "unsigned", "IndexReg", "=", "<NUM_LIT>", ";", "<ISA_LIT>SimplifyAddress", "(", "Addr", ",", "UseOffset", ",", "IndexReg", ")", ";", "bool", "IsVSSRC", "=", "isVSSRCRegClass", "(", "UseRC", ")", ";", "bool", "IsVSFRC", "=", "isVSFRCRegClass", "(", "UseRC", ")", ";", "bool", "Is32VSXLoad", "=", "IsVSSRC", "&&", "Opc", "==", "<STR_LIT>", ";", "bool", "Is64VSXLoad", "=", "IsVSFRC", "&&", "Opc", "==", "<STR_LIT>", ";", "if", "(", "(", "Is32VSXLoad", "||", "Is64VSXLoad", ")", "&&", "(", "Addr", ".", "BaseType", "!=", "Address", "::", "FrameIndexBase", ")", "&&", "UseOffset", "&&", "(", "Addr", ".", "Offset", "==", "<NUM_LIT>", ")", ")", "{", "UseOffset", "=", "false", ";", "}", "if", "(", "ResultReg", "==", "<NUM_LIT>", ")", "ResultReg", "=", "createResultReg", "(", "UseRC", ")", ";", "if", "(", "Addr", ".", "BaseType", "==", "Address", "::", "FrameIndexBase", ")", "{", "if", "(", "Is32VSXLoad", "||", "Is64VSXLoad", ")", "return", "false", ";", "MachineMemOperand", "*", "MMO", "=", "FuncInfo", ".", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "FuncInfo", ".", "MF", ",", "Addr", ".", "Base", ".", "FI", ",", "Addr", ".", "Offset", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "Addr", ".", "Base", ".", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "Addr", ".", "Base", ".", "FI", ")", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addImm", "(", "Addr", ".", "Offset", ")", ".", "addFrameIndex", "(", "Addr", ".", "Base", ".", "FI", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "UseOffset", ")", "{", "if", "(", "Is32VSXLoad", "||", "Is64VSXLoad", ")", "return", "false", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addImm", "(", "Addr", ".", "Offset", ")", ".", "addReg", "(", "Addr", ".", "Base", ".", "Reg", ")", ";", "}", "else", "{", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "IsVSSRC", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "IsVSFRC", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "}", "auto", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ";", "if", "(", "IndexReg", ")", "MIB", ".", "addReg", "(", "Addr", ".", "Base", ".", "Reg", ")", ".", "addReg", "(", "IndexReg", ")", ";"], "ground_truth": ["else", "MIB", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "Addr", ".", "Base", ".", "Reg", ")", ";"], "File": "PPCFastISel (2)1", "Func": "PPCEmitLoad", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5158, "Length": 517, "Cover_Rate": 0.5595238095238095, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_setr_pi32", "(", "int", "__i0", ",", "int", "__i1", ")", "{", "__m64_union", "res", ";", "res", ".", "as_int", "[", "<NUM_LIT>", "]", "=", "__i0", ";"], "ground_truth": ["res", ".", "as_int", "[", "<NUM_LIT>", "]", "=", "__i1", ";"], "File": "mmintrin", "Func": "_mm_setr_pi32", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5159, "Length": 43, "Cover_Rate": 0.8431372549019608, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vdup_n_p8", "(", "poly8_t", "__a", ")", "{", "return", "(", "poly8x8_t", ")", "{", "__a", ",", "__a", ",", "__a", ",", "__a", ",", "__a", ",", "__a", ",", "__a", ",", "__a", "}", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vdup_n_p8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5160, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AFI", "=", "Fn", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "STI", ".", "getInstrInfo", "(", ")", ")", ";", "TRI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "restrictIT", "=", "STI", ".", "restrictIT", "(", ")", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "return", "false", ";", "bool", "Modified", "=", "false", ";", "for", "(", "auto", "&", "MBB", ":", "Fn", ")", "Modified", "|=", "InsertITInstructions", "(", "MBB", ")", ";"], "ground_truth": ["if", "(", "Modified", ")", "AFI", "->", "setHasITBlocks", "(", "true", ")", ";"], "File": "Thumb2ITBlockPass (2)1", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5161, "Length": 86, "Cover_Rate": 0.6564885496183206, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addRequired", "<", "MemorySSAWrapperPass", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "setPreservesAll", "(", ")", ";"], "File": "AMDGPUPromoteKernelArguments", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5162, "Length": 15, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "createBarrierNoopPass", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>OpenCLImageTypeLoweringPass", "(", ")", ")", ";"], "ground_truth": ["TargetPassConfig", "::", "addIRPasses", "(", ")", ";"], "File": "AMDGPUTargetMachine68", "Func": "addIRPasses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5163, "Length": 20, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Ins", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "EVT", "RegVT", "=", "Ins", "[", "i", "]", ".", "VT", ";", "TargetRegisterClass", "*", "TRC", "=", "getRegClassFor", "(", "RegVT", ")", ";", "unsigned", "RegType", ";", "if", "(", "RegVT", "==", "<STR_LIT>", ")", "{", "RegType", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "RegVT", "==", "<STR_LIT>", ")", "{", "RegType", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "RegVT", "==", "<STR_LIT>", ")", "{", "RegType", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "RegVT", "==", "<STR_LIT>", ")", "{", "RegType", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "RegVT", "==", "<STR_LIT>", ")", "{", "RegType", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "RegVT", "==", "<STR_LIT>", ")", "{", "RegType", "=", "<STR_LIT>", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "SDValue", "Index", "=", "DAG", ".", "getTargetConstant", "(", "i", ",", "<STR_LIT>", ")", ";", "unsigned", "Reg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "TRC", ")", ";", "SDValue", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "RegVT", ",", "Chain", ",", "Index", ")", ";", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "MFI", "->", "addRegister", "(", "Reg", ",", "RegType", ",", "<STR_LIT>", ")", ";", "}", "}", "return", "Chain", ";"], "ground_truth": ["}"], "File": "PTXISelLowering3", "Func": "LowerFormalArguments", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5164, "Length": 200, "Cover_Rate": 0.3816793893129771, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmParser", "(", "const", "MCSubtargetInfo", "&", "sti", ",", "MCAsmParser", "&", "parser", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCTargetOptions", "&", "Options", ")", ":", "MCTargetAsmParser", "(", "Options", ",", "sti", ",", "MII", ")", ",", "ABI", "(", "<ISA_LIT>ABIInfo", "::", "computeTargetABI", "(", "Triple", "(", "sti", ".", "getTargetTriple", "(", ")", ")", ",", "sti", ".", "getCPU", "(", ")", ",", "Options", ")", ")", "{", "MCAsmParserExtension", "::", "Initialize", "(", "parser", ")", ";", "parser", ".", "addAliasForDirective", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "parser", ".", "addAliasForDirective", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "parser", ".", "addAliasForDirective", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "parser", ".", "addAliasForDirective", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", ")", ")", ";"], "File": "MipsAsmParser (2)4", "Func": "MipsAsmParser", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5165, "Length": 113, "Cover_Rate": 0.4035714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "allowsHvxMemoryAccess", "(", "MVT", "VecTy", ",", "MachineMemOperand", "::", "Flags", "Flags", ",", "bool", "*", "Fast", ")", "const", "{", "if", "(", "VecTy", ".", "getSizeInBits", "(", ")", ">", "<NUM_LIT>", "*", "Subtarget", ".", "getVectorLength", "(", ")", ")", "return", "false", ";", "if", "(", "!", "Subtarget", ".", "isHVXVectorType", "(", "VecTy", ",", "false", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "Fast", ")", "*", "Fast", "=", "true", ";"], "File": "HexagonISelLoweringHVX (2)", "Func": "allowsHvxMemoryAccess", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5166, "Length": 62, "Cover_Rate": 0.9393939393939394, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CE", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "AddrSpaceCast", ")", "{", "unsigned", "SrcAS", "=", "CE", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ";", "return", "castRequiresQueuePtr", "(", "SrcAS", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAttributor", "Func": "visitConstExpr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5167, "Length": 38, "Cover_Rate": 0.7307692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "lowerJumpTable", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "JumpTableSDNode", "*", "N", "=", "cast", "<", "JumpTableSDNode", ">", "(", "Op", ")", ";", "EVT", "Ty", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "!", "isPositionIndependent", "(", ")", ")", "return", "Subtarget", ".", "hasSym32", "(", ")", "?", "getAddrNonPIC", "(", "N", ",", "SDLoc", "(", "N", ")", ",", "Ty", ",", "DAG", ")", ":", "getAddrNonPICSym64", "(", "N", ",", "SDLoc", "(", "N", ")", ",", "Ty", ",", "DAG", ")", ";", "return", "getAddrLocal", "(", "N", ",", "SDLoc", "(", "N", ")", ",", "Ty", ",", "DAG", ",", "ABI", ".", "IsN32", "(", ")", "||", "ABI", ".", "IsN64", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsISelLowering (2)4", "Func": "lowerJumpTable", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5168, "Length": 102, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "KnownBits", "=", "BBInfo", "[", "i", "-", "<NUM_LIT>", "]", ".", "postKnownBits", "(", "LogAlign", ")", ";"], "ground_truth": ["if", "(", "i", ">", "BBNum", "+", "<NUM_LIT>", "&&", "BBInfo", "[", "i", "]", ".", "Offset", "==", "Offset", "&&", "BBInfo", "[", "i", "]", ".", "KnownBits", "==", "KnownBits", ")", "break", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "adjustBBOffsetsAfter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5169, "Length": 43, "Cover_Rate": 0.3161764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "XformMskToBitPosU3Imm", "(", "uint8_t", "Imm", ")", "{"], "ground_truth": ["return", "XformMskToBitPosU5Imm", "(", "Imm", ")", ";"], "File": "HexagonISelDAGToDAG15", "Func": "XformMskToBitPosU3Imm", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5170, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_getmant_pd", "(", "__mmask8", "__U", ",", "__m128d", "__A", ",", "_MM_MANTISSA_NORM_ENUM", "__B", ",", "_MM_MANTISSA_SIGN_ENUM", "__C", ")", "{", "return", "(", "__m128d", ")", "__builtin_ia32_getmantpd128_mask", "(", "(", "__v2df", ")", "__A", ",", "(", "__C", "<<", "<NUM_LIT>", ")", "|", "__B", ",", "(", "__v2df", ")", "_mm_setzero_pd", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_maskz_getmant_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5171, "Length": 61, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SU", "==", "UsesDotCur", ")", "{", "UsesDotCur", "=", "nullptr", ";", "DotCurPNum", "=", "-", "<NUM_LIT>", ";", "}", "UsesLoad", "=", "MI", "->", "mayLoad", "(", ")", ";", "if", "(", "TII", "->", "isHVXVec", "(", "*", "MI", ")", "&&", "!", "MI", "->", "mayLoad", "(", ")", "&&", "!", "MI", "->", "mayStore", "(", ")", ")", "for", "(", "auto", "&", "S", ":", "SU", "->", "Succs", ")", "if", "(", "S", ".", "isAssignedRegDep", "(", ")", "&&", "S", ".", "getLatency", "(", ")", "==", "<NUM_LIT>", "&&", "TII", "->", "mayBeNewStore", "(", "*", "S", ".", "getSUnit", "(", ")", "->", "getInstr", "(", ")", ")", "&&", "Resources", "->", "canReserveResources", "(", "*", "S", ".", "getSUnit", "(", ")", "->", "getInstr", "(", ")", ")", ")", "{", "PrefVectorStoreNew", "=", "S", ".", "getSUnit", "(", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "HexagonHazardRecognizer9", "Func": "EmitInstruction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5172, "Length": 119, "Cover_Rate": 0.3098958333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printUnsignedImm", "(", "const", "MCInst", "*", "MI", ",", "int", "opNum", ",", "raw_ostream", "&", "O", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "TOYInstPrinter", "Func": "printUnsignedImm", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5173, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RB0", "==", "-", "<NUM_LIT>", ")", "return", "RB1", ";"], "ground_truth": ["if", "(", "RB1", "==", "-", "<NUM_LIT>", ")", "return", "RB0", ";"], "File": "AMDGPURegisterBankInfo10", "Func": "regBankBoolUnion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5174, "Length": 20, "Cover_Rate": 0.3389830508474576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "header", ".", "code_properties", "=", "AMD_CODE_PROPERTY_IS_PTR64", ";", "AMD_HSA_BITS_SET", "(", "header", ".", "code_properties", ",", "AMD_CODE_PROPERTY_PRIVATE_ELEMENT_<ISA_LIT>ZE", ",", "getElementByteSizeValue", "(", "STM", ".", "getMaxPrivateElementSize", "(", ")", ")", ")", ";", "if", "(", "MFI", "->", "hasPrivateSegmentBuffer", "(", ")", ")", "{", "header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_PRIVATE_SEGMENT_BUFFER", ";", "}", "if", "(", "MFI", "->", "hasDispatchPtr", "(", ")", ")", "header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_PTR", ";", "if", "(", "MFI", "->", "hasQueuePtr", "(", ")", ")", "header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_QUEUE_PTR", ";", "if", "(", "MFI", "->", "hasKernargSegmentPtr", "(", ")", ")", "header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_KERNARG_SEGMENT_PTR", ";", "if", "(", "MFI", "->", "hasDispatchID", "(", ")", ")", "header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_ID", ";", "if", "(", "MFI", "->", "hasFlatScratchInit", "(", ")", ")", "header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_FLAT_SCRATCH_INIT", ";", "if", "(", "MFI", "->", "hasGridWorkgroupCountX", "(", ")", ")", "{", "header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_GRID_WORKGROUP_COUNT_X", ";", "}", "if", "(", "MFI", "->", "hasGridWorkgroupCountY", "(", ")", ")", "{", "header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_GRID_WORKGROUP_COUNT_Y", ";", "}", "if", "(", "MFI", "->", "hasGridWorkgroupCountZ", "(", ")", ")", "{"], "ground_truth": ["header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_GRID_WORKGROUP_COUNT_Z", ";"], "File": "AMDGPUAsmPrinter15", "Func": "EmitAmdKernelCodeT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5175, "Length": 157, "Cover_Rate": 0.3954659949622166, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_fxrstor", "(", "void", "*", "__P", ")", "{", "__builtin_ia32_fxrstor", "(", "__P", ")", ";"], "ground_truth": ["}"], "File": "fxsrintrin", "Func": "_fxrstor", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5176, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "getImmU16Context", "(", ")", "const", "{"], "ground_truth": ["assert", "(", "(", "Kind", "==", "Immediate", "||", "Kind", "==", "ContextImmediate", ")", "&&", "<STR_LIT>", ")", ";"], "File": "PPCAsmParser (2)1", "Func": "getImmU16Context", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5177, "Length": 21, "Cover_Rate": 0.7777777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFWriterInfo", "::", "<ISA_LIT>ELFWriterInfo", "(", "bool", "is64Bit_", ",", "bool", "isLittleEndian_", ")", ":", "TargetELFWriterInfo", "(", "is64Bit_", ",", "isLittleEndian_", ")", "{", "EMachine", "=", "is64Bit", "?", "EM_<ISA_LIT>_64", ":", "EM_386", ";"], "ground_truth": ["}"], "File": "X86ELFWriterInfo3", "Func": "X86ELFWriterInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5178, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "Opcode", "!=", "<STR_LIT>", ")", "&&", "(", "Opcode", "!=", "<STR_LIT>", ")", ")", "return", "false", ";", "}", "unsigned", "MIaG", "=", "<ISA_LIT>MCInstrInfo", "::", "getDuplexCandidateGroup", "(", "MIa", ")", ",", "MIbG", "=", "<ISA_LIT>MCInstrInfo", "::", "getDuplexCandidateGroup", "(", "MIb", ")", ";", "static", "std", "::", "map", "<", "unsigned", ",", "unsigned", ">", "subinstOpcodeMap", "(", "std", "::", "begin", "(", "opcodeData", ")", ",", "std", "::", "end", "(", "opcodeData", ")", ")", ";", "if", "(", "(", "MIaG", "!=", "<STR_LIT>", ")", "&&", "(", "MIaG", "==", "MIbG", ")", "&&", "bisReversable", ")", "{", "MCInst", "SubInst0", "=", "<ISA_LIT>MCInstrInfo", "::", "deriveSubInst", "(", "MIa", ")", ";", "MCInst", "SubInst1", "=", "<ISA_LIT>MCInstrInfo", "::", "deriveSubInst", "(", "MIb", ")", ";", "unsigned", "zeroedSubInstS0", "=", "subinstOpcodeMap", ".", "find", "(", "SubInst0", ".", "getOpcode", "(", ")", ")", "->", "second", ";", "unsigned", "zeroedSubInstS1", "=", "subinstOpcodeMap", ".", "find", "(", "SubInst1", ".", "getOpcode", "(", ")", ")", "->", "second", ";", "if", "(", "zeroedSubInstS0", "<", "zeroedSubInstS1", ")", "return", "false", ";", "}", "if", "(", "MIb", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "(", "MIaG", "!=", "<STR_LIT>", ")", "&&", "(", "MIbG", "!=", "<STR_LIT>", ")", ")", "{", "if", "(", "subInstWouldBeExtended", "(", "MIa", ")", ")", "return", "false", ";", "if", "(", "subInstWouldBeExtended", "(", "MIb", ")", "&&", "!", "ExtendedB", ")", "return", "false", ";", "}", "if", "(", "MIbG", "==", "<STR_LIT>", ")", "{", "if", "(", "(", "MIb", ".", "getNumOperands", "(", ")", ">", "<NUM_LIT>", ")", "&&", "MIb", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "(", "MIb", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "(", "MIb", ".", "getNumOperands", "(", ")", ">", "<NUM_LIT>", ")", "&&", "MIb", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "(", "MIb", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", ")", "return", "false", ";"], "File": "HexagonMCDuplexInfo10", "Func": "isOrderedDuplexPair", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5179, "Length": 283, "Cover_Rate": 0.6331096196868009, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ":", ")", ";"], "ground_truth": ["return", "result", ";"], "File": "arm", "Func": "neon2_vmvn_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5180, "Length": 19, "Cover_Rate": 0.6551724137931034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NumString", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "IntVal", ")", ")", "return", "-", "<NUM_LIT>", ";", "if", "(", "IntVal", ">", "<NUM_LIT>", ")", "return", "-", "<NUM_LIT>", ";", "FpFormatTy", "Format", "=", "getFpFormat", "(", ")", ";", "if", "(", "Format", "==", "FP_FORMAT_S", "||", "Format", "==", "FP_FORMAT_W", ")", "return", "getReg", "(", "<STR_LIT>", ",", "IntVal", ")", ";", "if", "(", "Format", "==", "FP_FORMAT_D", ")", "{", "if", "(", "isFP64", "(", ")", ")", "{", "return", "getReg", "(", "<STR_LIT>", ",", "IntVal", ")", ";", "}", "if", "(", "(", "IntVal", ">", "<NUM_LIT>", ")", "||", "(", "IntVal", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", ")", "return", "-", "<NUM_LIT>", ";", "return", "getReg", "(", "<STR_LIT>", ",", "IntVal", "/", "<NUM_LIT>", ")", ";", "}", "}"], "ground_truth": ["return", "-", "<NUM_LIT>", ";"], "File": "MipsAsmParser44", "Func": "matchRegisterName", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5181, "Length": 109, "Cover_Rate": 0.592391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "vector", "signed", "short", ")", "__builtin_altivec_vpkswss", "(", "(", "vector", "signed", "int", ")", "a1", ",", "(", "vector", "signed", "int", ")", "a2", ")", ";"], "ground_truth": ["}"], "File": "altivec4", "Func": "vec_vpkswss", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5182, "Length": 24, "Cover_Rate": 0.5853658536585366, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ToVT", "!=", "<STR_LIT>", "&&", "ToVT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "EVT", "FromVT", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "if", "(", "FromVT", "!=", "<STR_LIT>", "&&", "FromVT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Lo", ",", "Hi", ";", "std", "::", "tie", "(", "Lo", ",", "Hi", ")", "=", "DAG", ".", "SplitVectorOperand", "(", "N", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["SDLoc", "DL", "(", "N", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerTruncate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5183, "Length": 73, "Cover_Rate": 0.4451219512195122, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MRI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "AVRAsmParser1", "Func": "AVRAsmParser", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5184, "Length": 23, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PacketizerList", "::", "restrictingDepExistInPacket", "(", "MachineInstr", "&", "MI", ",", "unsigned", "DepReg", ")", "{", "SUnit", "*", "PacketSUDep", "=", "MIToSUnit", ".", "find", "(", "&", "MI", ")", "->", "second", ";", "for", "(", "auto", "I", ":", "CurrentPacketMIs", ")", "{", "if", "(", "!", "HII", "->", "isPredicated", "(", "*", "I", ")", ")", "continue", ";", "SUnit", "*", "PacketSU", "=", "MIToSUnit", ".", "find", "(", "I", ")", "->", "second", ";", "if", "(", "PacketSU", "->", "isSucc", "(", "PacketSUDep", ")", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "PacketSU", "->", "Succs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "auto", "&", "Dep", "=", "PacketSU", "->", "Succs", "[", "i", "]", ";", "if", "(", "Dep", ".", "getSUnit", "(", ")", "==", "PacketSUDep", "&&", "Dep", ".", "getKind", "(", ")", "==", "SDep", "::", "Anti", "&&", "Dep", ".", "getReg", "(", ")", "==", "DepReg", ")", "return", "true", ";", "}", "}", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "HexagonVLIWPacketizer (2)1", "Func": "restrictingDepExistInPacket", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5185, "Length": 141, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "override", "{"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "TL45InstrInfo", "Func": "getInstSizeInBytes", "Target": "TL45", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5186, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "<ISA_LIT>TargetLowering", "::", "getScalarShiftAmountTy", "(", "EVT", "LHSTy", ")", "const", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "AArch64ISelLowering116", "Func": "getScalarShiftAmountTy", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5187, "Length": 13, "Cover_Rate": 0.8125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "bool", "IsRAAndRetAddrIsTaken", "=", "(", "Reg", "==", "<STR_LIT>", "||", "Reg", "==", "<STR_LIT>", ")", "&&", "MF", "->", "getFrameInfo", "(", ")", "->", "isReturnAddressTaken", "(", ")", ";"], "ground_truth": ["if", "(", "!", "IsRAAndRetAddrIsTaken", ")", "EntryBlock", "->", "addLiveIn", "(", "Reg", ")", ";"], "File": "MipsSEFrameLowering34", "Func": "spillCalleeSavedRegisters", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5188, "Length": 86, "Cover_Rate": 0.450261780104712, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "break", ";", "NODE_NAME_CASE", "(", "CALL", ")", ";", "NODE_NAME_CASE", "(", "UMUL", ")", ";", "NODE_NAME_CASE", "(", "RET_FLAG", ")", ";", "NODE_NAME_CASE", "(", "BRANCH_COND", ")", ";", "NODE_NAME_CASE", "(", "DWORDADDR", ")", "NODE_NAME_CASE", "(", "FRACT", ")", "NODE_NAME_CASE", "(", "CLAMP", ")", "NODE_NAME_CASE", "(", "COS_HW", ")", "NODE_NAME_CASE", "(", "<ISA_LIT>N_HW", ")", "NODE_NAME_CASE", "(", "FMAX_LEGACY", ")", "NODE_NAME_CASE", "(", "FMIN_LEGACY", ")", "NODE_NAME_CASE", "(", "FMAX3", ")", "NODE_NAME_CASE", "(", "SMAX3", ")", "NODE_NAME_CASE", "(", "UMAX3", ")", "NODE_NAME_CASE", "(", "FMIN3", ")", "NODE_NAME_CASE", "(", "SMIN3", ")", "NODE_NAME_CASE", "(", "UMIN3", ")", "NODE_NAME_CASE", "(", "URECIP", ")", "NODE_NAME_CASE", "(", "DIV_SCALE", ")", "NODE_NAME_CASE", "(", "DIV_FMAS", ")", "NODE_NAME_CASE", "(", "DIV_FIXUP", ")", "NODE_NAME_CASE", "(", "TRIG_PREOP", ")", "NODE_NAME_CASE", "(", "RCP", ")", "NODE_NAME_CASE", "(", "RSQ", ")", "NODE_NAME_CASE", "(", "RSQ_LEGACY", ")", "NODE_NAME_CASE", "(", "RSQ_CLAMPED", ")", "NODE_NAME_CASE", "(", "LDEXP", ")", "NODE_NAME_CASE", "(", "FP_CLASS", ")", "NODE_NAME_CASE", "(", "DOT4", ")", "NODE_NAME_CASE", "(", "CARRY", ")", "NODE_NAME_CASE", "(", "BORROW", ")", "NODE_NAME_CASE", "(", "BFE_U32", ")", "NODE_NAME_CASE", "(", "BFE_I32", ")", "NODE_NAME_CASE", "(", "BFI", ")", "NODE_NAME_CASE", "(", "BFM", ")", "NODE_NAME_CASE", "(", "FFBH_U32", ")", "NODE_NAME_CASE", "(", "MUL_U24", ")", "NODE_NAME_CASE", "(", "MUL_I24", ")", "NODE_NAME_CASE", "(", "MAD_U24", ")", "NODE_NAME_CASE", "(", "MAD_I24", ")", "NODE_NAME_CASE", "(", "TEXTURE_FETCH", ")", "NODE_NAME_CASE", "(", "EXPORT", ")", "NODE_NAME_CASE", "(", "CONST_ADDRESS", ")", "NODE_NAME_CASE", "(", "REGISTER_LOAD", ")", "NODE_NAME_CASE", "(", "REGISTER_STORE", ")", "NODE_NAME_CASE", "(", "LOAD_CONSTANT", ")", "NODE_NAME_CASE", "(", "LOAD_INPUT", ")", "NODE_NAME_CASE", "(", "SAMPLE", ")", "NODE_NAME_CASE", "(", "SAMPLEB", ")", "NODE_NAME_CASE", "(", "SAMPLED", ")", "NODE_NAME_CASE", "(", "SAMPLEL", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE0", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE1", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE2", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE3", ")", "NODE_NAME_CASE", "(", "BUILD_VERTICAL_VECTOR", ")", "NODE_NAME_CASE", "(", "CONST_DATA_PTR", ")", "case", "<STR_LIT>", ":", "break", ";", "NODE_NAME_CASE", "(", "SENDMSG", ")", "NODE_NAME_CASE", "(", "INTERP_MOV", ")", "NODE_NAME_CASE", "(", "INTERP_P1", ")", "NODE_NAME_CASE", "(", "INTERP_P2", ")", "NODE_NAME_CASE", "(", "STORE_MSKOR", ")", "NODE_NAME_CASE", "(", "TBUFFER_STORE_FORMAT", ")", "case", "<STR_LIT>", ":", "break", ";", "}"], "ground_truth": ["return", "nullptr", ";"], "File": "AMDGPUISelLowering45", "Func": "getTargetNodeName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5189, "Length": 275, "Cover_Rate": 0.9046052631578947, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addTableEntry", "(", "const", "<ISA_LIT>MemoryFoldTableEntry", "&", "Entry", ",", "uint16_t", "ExtraFlags", ")", "{", "if", "(", "(", "Entry", ".", "Flags", "&", "TB_NO_REVERSE", ")", "==", "<NUM_LIT>", ")", "Table", ".", "push_back", "(", "{", "Entry", ".", "DstOp", ",", "Entry", ".", "KeyOp", ",", "static_cast", "<", "uint16_t", ">", "(", "Entry", ".", "Flags", "|", "ExtraFlags", ")", "}", ")", ";"], "ground_truth": ["}"], "File": "X86InstrFoldTables (2)", "Func": "addTableEntry", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5190, "Length": 52, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "BasePtr", "=", "getMemoryPtr", "(", "Op", ")", ";", "SDValue", "Mask", "=", "getNodeMask", "(", "Op", ")", ";", "SDValue", "Chain", "=", "getNodeChain", "(", "Op", ")", ";", "SDValue", "AVL", "=", "getNodeAVL", "(", "Op", ")", ";", "SDValue", "Data", "=", "getStoredValue", "(", "Op", ")", ";", "SDValue", "PassThru", "=", "getNodePassthru", "(", "Op", ")", ";", "SDValue", "StrideV", "=", "getLoadStoreStride", "(", "Op", ",", "CDAG", ")", ";", "auto", "DataVT", "=", "*", "getIdiomaticVectorType", "(", "Op", ".", "getNode", "(", ")", ")", ";", "auto", "Packing", "=", "getTypePacking", "(", "DataVT", ")", ";", "if", "(", "!", "AVL", ")", "AVL", "=", "CDAG", ".", "getConstant", "(", "DataVT", ".", "getVectorNumElements", "(", ")", ",", "<STR_LIT>", ")", ";", "if", "(", "!", "Mask", ")", "Mask", "=", "CDAG", ".", "getConstantMask", "(", "Packing", ",", "true", ")", ";", "if", "(", "IsLoad", ")", "{", "MVT", "LegalDataVT", "=", "getLegalVectorType", "(", "Packing", ",", "DataVT", ".", "getVectorElementType", "(", ")", ".", "getSimpleVT", "(", ")", ")", ";", "auto", "NewLoadV", "=", "CDAG", ".", "getNode", "(", "<STR_LIT>", ",", "{", "LegalDataVT", ",", "<STR_LIT>", "}", ",", "{", "Chain", ",", "BasePtr", ",", "StrideV", ",", "Mask", ",", "AVL", "}", ")", ";"], "ground_truth": ["if", "(", "!", "PassThru", "||", "PassThru", "->", "isUndef", "(", ")", ")", "return", "NewLoadV", ";"], "File": "VVPISelLowering", "Func": "lowerVVP_LOAD_STORE", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5191, "Length": 180, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_psllwi256", "(", "(", "__v16hi", ")", "__A", ",", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx2intrin", "Func": "_mm256_slli_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5192, "Length": 15, "Cover_Rate": 0.40540540540540543, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "int", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cvttsd_si32", "(", "__m128d", "__A", ")", "{", "int", "result", "=", "(", "(", "__v2df", ")", "__A", ")", "[", "<NUM_LIT>", "]", ";"], "ground_truth": ["return", "result", ";"], "File": "emmintrin", "Func": "_mm_cvttsd_si32", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5193, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MinInstAlignment", "=", "<NUM_LIT>", ";", "MaxInstLength", "=", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "SeparatorString", "=", "<STR_LIT>", ";", "CommentString", "=", "<STR_LIT>", ";", "PrivateLabelPrefix", "=", "<STR_LIT>", ";", "InlineAsmStart", "=", "<STR_LIT>", ";", "InlineAsmEnd", "=", "<STR_LIT>", ";", "SunStyleELFSectionSwitchSyntax", "=", "true", ";", "UsesELFSectionDirectiveForBSS", "=", "true", ";", "HasAggressiveSymbolFolding", "=", "true", ";", "COMMDirectiveAlignmentIsInBytes", "=", "false", ";", "HasNoDeadStrip", "=", "true", ";", "WeakRefDirective", "=", "<STR_LIT>", ";", "SupportsDebugInformation", "=", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUMCAsmInfo29", "Func": "AMDGPUMCAsmInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5194, "Length": 71, "Cover_Rate": 0.797752808988764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Op1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "ResVT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "EVT", "BCVT", "=", "<STR_LIT>", ",", "HalfVT", "=", "<STR_LIT>", ";", "switch", "(", "ResVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "BCVT", "=", "<STR_LIT>", ";", "HalfVT", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "BCVT", "=", "<STR_LIT>", ";", "HalfVT", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "BCVT", "=", "<STR_LIT>", ";", "HalfVT", "=", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "BCVT", "!=", "<STR_LIT>", ")", "{", "SDValue", "BC", "=", "DAG", ".", "getBitcast", "(", "BCVT", ",", "Op0", ")", ";", "SDValue", "Trunc", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "HalfVT", ",", "BC", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ResVT", ",", "Trunc", ",", "DAG", ".", "getUNDEF", "(", "HalfVT", ")", ")", ";", "}", "}", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "X", "=", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ResVT", ",", "X", ",", "Op1", ")", ";", "}", "}"], "ground_truth": ["if", "(", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{"], "File": "AArch64ISelLowering69", "Func": "performUzpCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5195, "Length": 224, "Cover_Rate": 0.64, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "EltVT", "=", "VT", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "EltVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "std", "::", "vector", "<", "Constant", "*", ">", "CV", ";", "if", "(", "EltVT", "==", "<STR_LIT>", ")", "{", "Constant", "*", "C", "=", "ConstantFP", "::", "get", "(", "*", "Context", ",", "APFloat", "(", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", ")", ";", "CV", ".", "push_back", "(", "C", ")", ";", "CV", ".", "push_back", "(", "C", ")", ";", "}", "else", "{", "Constant", "*", "C", "=", "ConstantFP", "::", "get", "(", "*", "Context", ",", "APFloat", "(", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", ")", ";", "CV", ".", "push_back", "(", "C", ")", ";", "CV", ".", "push_back", "(", "C", ")", ";"], "ground_truth": ["CV", ".", "push_back", "(", "C", ")", ";"], "File": "X86ISelLowering73", "Func": "LowerFNEG", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5196, "Length": 123, "Cover_Rate": 0.36070381231671556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isa", "<", "FixedVectorType", ">", "(", "DataType", ")", "&&", "!", "ST", "->", "useSVEForFixedLengthVectors", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "isLegalElementTypeForSVE", "(", "DataType", "->", "getScalarType", "(", ")", ")", ";"], "File": "AArch64TargetTransformInfo18", "Func": "isLegalMaskedLoadStore", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5197, "Length": 30, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "createUnpackShuffleMask", "(", "VT", ",", "Unpckh", ",", "false", ",", "false", ")", ";", "if", "(", "isShuffleEquivalent", "(", "Mask", ",", "Unpckh", ",", "V1", ",", "V2", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V1", ",", "V2", ")", ";", "ShuffleVectorSDNode", "::", "commuteMask", "(", "Unpckl", ")", ";", "if", "(", "isShuffleEquivalent", "(", "Mask", ",", "Unpckl", ",", "V1", ",", "V2", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V2", ",", "V1", ")", ";", "ShuffleVectorSDNode", "::", "commuteMask", "(", "Unpckh", ")", ";", "if", "(", "isShuffleEquivalent", "(", "Mask", ",", "Unpckh", ",", "V1", ",", "V2", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V2", ",", "V1", ")", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "lowerShuffleWithUNPCK", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5198, "Length": 117, "Cover_Rate": 0.5545023696682464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Z80RegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{"], "ground_truth": ["return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";"], "File": "GBZ80Subtarget", "Func": "getRegisterInfo", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5199, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "var_size", "=", "M32R_STACK_ALIGN", "(", "size", ")", ";", "args_size", "=", "M32R_STACK_ALIGN", "(", "crtl", "->", "outgoing_args_size", ")", ";", "pretend_size", "=", "crtl", "->", "args", ".", "pretend_args_size", ";", "extra_size", "=", "FIRST_PARM_OFFSET", "(", "<NUM_LIT>", ")", ";", "total_size", "=", "extra_size", "+", "pretend_size", "+", "args_size", "+", "var_size", ";", "reg_size", "=", "<NUM_LIT>", ";", "gmask", "=", "<NUM_LIT>", ";", "fn_type", "=", "m32r_compute_function_type", "(", "current_function_decl", ")", ";", "interrupt_p", "=", "M32R_INTERRUPT_P", "(", "fn_type", ")", ";", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "M32R_MAX_INT_REGS", ";", "regno", "++", ")", "{", "if", "(", "MUST_SAVE_REGISTER", "(", "regno", ",", "interrupt_p", ")", "||", "(", "regno", "==", "PIC_OFFSET_TABLE_REGNUM", "&&", "pic_reg_used", ")", ")", "{", "reg_size", "+=", "UNITS_PER_WORD", ";", "gmask", "|=", "<NUM_LIT>", "<<", "regno", ";", "}", "}", "current_frame_info", ".", "save_fp", "=", "MUST_SAVE_FRAME_POINTER", ";", "current_frame_info", ".", "save_lr", "=", "MUST_SAVE_RETURN_ADDR", "||", "pic_reg_used", ";", "reg_size", "+=", "(", "(", "current_frame_info", ".", "save_fp", "+", "current_frame_info", ".", "save_lr", ")", "*", "UNITS_PER_WORD", ")", ";"], "ground_truth": ["total_size", "+=", "reg_size", ";"], "File": "m32r", "Func": "m32r_compute_frame_size", "Target": "m32r", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5200, "Length": 141, "Cover_Rate": 0.5551181102362205, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "AVRAsmPrinter", "Func": "getPassName", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5201, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "FLOAT128_2REG_P", "(", "mode", ")", "&&", "(", "TARGET_HARD_FLOAT", "||", "TARGET_POWERPC64", "||", "(", "mode", "!=", "DFmode", "&&", "mode", "!=", "DDmode", ")", ")", "&&", "(", "TARGET_POWERPC64", "||", "mode", "!=", "DImode", ")", "&&", "(", "mode", "!=", "TImode", "||", "VECTOR_MEM_VSX_P", "(", "TImode", ")", ")", "&&", "mode", "!=", "PTImode", "&&", "!", "avoiding_indexed_address_p", "(", "mode", ")", "&&", "legitimate_indexed_address_p", "(", "x", ",", "reg_ok_strict", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "TARGET_UPDATE", "&&", "GET_CODE", "(", "x", ")", "==", "PRE_MODIFY", "&&", "mode_supports_pre_modify_p", "(", "mode", ")", "&&", "legitimate_indirect_address_p", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "reg_ok_strict", ")", "&&", "(", "rs6000_legitimate_offset_address_p", "(", "mode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "reg_ok_strict", ",", "false", ")", "||", "(", "!", "avoiding_indexed_address_p", "(", "mode", ")", "&&", "legitimate_indexed_address_p", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "reg_ok_strict", ")", ")", ")", "&&", "rtx_equal_p", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "reg_offset_p", "&&", "!", "quad_offset_p", "&&", "legitimate_lo_sum_address_p", "(", "mode", ",", "x", ",", "reg_ok_strict", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "rs60008", "Func": "rs6000_legitimate_address_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5202, "Length": 176, "Cover_Rate": 0.37687366167023556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "AsmParser", "->", "isVI", "(", ")", ")", "return", "isVReg", "(", ")", ";"], "ground_truth": ["else", "if", "(", "AsmParser", "->", "isGFX9", "(", ")", ")", "return", "isRegKind", "(", ")", "||", "isInlinableImm", "(", "type", ")", ";"], "File": "AMDGPUAsmParser16", "Func": "isSDWAOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5203, "Length": 32, "Cover_Rate": 0.6808510638297872, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", "||", "TT", ".", "isOSDarwin", "(", ")", ")", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "for", "(", "size_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "<STR_LIT>", ".", "getNumRegs", "(", ")", ";", "++", "i", ")", "{", "if", "(", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "isXRegisterReserved", "(", "i", ")", ")", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ".", "getRegister", "(", "i", ")", ")", ";", "}", "if", "(", "hasBasePointer", "(", "MF", ")", ")", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "SpeculativeLoadHardening", ")", ")", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "if", "(", "PACStack", "::", "hasPACStackAttribute", "(", "MF", ")", ")", "markSuperRegs", "(", "Reserved", ",", "PACStack", "::", "CRSub", ")", ";", "assert", "(", "checkAllSuperRegsMarked", "(", "Reserved", ")", ")", ";", "return", "Reserved", ";"], "ground_truth": ["}"], "File": "AArch64RegisterInfo59", "Func": "getReservedRegs", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5204, "Length": 168, "Cover_Rate": 0.865979381443299, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", "<", "<NUM_LIT>", ")", "{", "return", "MIRBuilder", ".", "buildAnyExt", "(", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ",", "ValVReg", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCallLowering21", "Func": "extendRegisterMin32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5205, "Length": 36, "Cover_Rate": 0.6428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_ia32_pmovsqw256mem_mask", "(", "(", "__v8hi", "*", ")", "__P", ",", "(", "__v4di", ")", "__A", ",", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_mask_cvtsepi64_storeu_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5206, "Length": 17, "Cover_Rate": 0.3953488372093023, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>TargetLowering", "::", "getFunctionAlignment", "(", "const", "Function", "*", "F", ")", "const", "{"], "ground_truth": ["return", "F", "->", "hasFnAttr", "(", "Attribute", "::", "OptimizeForSize", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "File": "MSP430ISelLowering13", "Func": "getFunctionAlignment", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5207, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumOps", "=", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "+", "MI", ".", "getDesc", "(", ")", ".", "getNumImplicitUses", "(", ")", ";", "return", "MI", ".", "getNumOperands", "(", ")", "==", "NumOps", ";"], "ground_truth": ["}"], "File": "SIInstrInfo111", "Func": "isFoldableCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5208, "Length": 33, "Cover_Rate": 0.3142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Kind", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "break", ";", "case", "<STR_LIT>", ":", "Value", "-=", "<NUM_LIT>", ";"], "ground_truth": ["Value", "&=", "<NUM_LIT>", ";"], "File": "P2AsmBackend", "Func": "adjustFixupValue", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5209, "Length": 33, "Cover_Rate": 0.38823529411764707, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "{", "ConstantSDNode", "*", "Width", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Width", ")", "return", "<NUM_LIT>", ";", "unsigned", "SignBits", "=", "<NUM_LIT>", "-", "Width", "->", "getZExtValue", "(", ")", "+", "<NUM_LIT>", ";", "ConstantSDNode", "*", "Offset", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Offset", "||", "!", "Offset", "->", "isNullValue", "(", ")", ")", "return", "SignBits", ";", "unsigned", "Op0SignBits", "=", "DAG", ".", "ComputeNumSignBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "return", "std", "::", "max", "(", "SignBits", ",", "Op0SignBits", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "ConstantSDNode", "*", "Width", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "Width", "?", "<NUM_LIT>", "-", "(", "Width", "->", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ")", ":", "<NUM_LIT>", ";", "}", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AMDGPUISelLowering1", "Func": "ComputeNumSignBitsForTargetNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5210, "Length": 158, "Cover_Rate": 0.8144329896907216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "getStartLoc", "(", ")", "const", "{", "return", "StartLoc", ";"], "ground_truth": ["}"], "File": "MBlazeAsmParser1", "Func": "getStartLoc", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5211, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vsubq_f16", "(", "float16x8_t", "__a", ",", "float16x8_t", "__b", ")", "{", "return", "__builtin_neon_vsubv8hf", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon6_vsubq_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5212, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "nonDbgMICount", "(", "++", "MII", ",", "getBundleEnd", "(", "*", "BundleHead", ")", ")", ";"], "ground_truth": ["}"], "File": "HexagonInstrInfo (2)", "Func": "nonDbgBundleSize", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5213, "Length": 14, "Cover_Rate": 0.30434782608695654, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Width", "==", "<NUM_LIT>", "||", "Width", ">", "<NUM_LIT>", ")", "break", ";", "AttributeSet", "Attrs", "=", "F", ".", "getAttributes", "(", ")", ";", "if", "(", "Attrs", ".", "hasAttribute", "(", "AttrIdx", ",", "Attribute", "::", "ByVal", ")", ")", "continue", ";", "InPhysReg", "=", "getNextPhysReg", "(", "InPhysReg", ",", "Width", ")", ";", "if", "(", "!", "InPhysReg", ")", "break", ";", "InVirtReg", "=", "getVirtRegFor", "(", "InPhysReg", ")", ";", "if", "(", "!", "InVirtReg", ")", "continue", ";"], "ground_truth": ["if", "(", "Attrs", ".", "hasAttribute", "(", "AttrIdx", ",", "Attribute", "::", "SExt", ")", ")", "VRX", ".", "insert", "(", "std", "::", "make_pair", "(", "InVirtReg", ",", "ExtType", "(", "ExtType", "::", "SExt", ",", "Width", ")", ")", ")", ";"], "File": "HexagonBitTracker11", "Func": "HexagonEvaluator", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5214, "Length": 100, "Cover_Rate": 0.33557046979865773, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "if", "(", "isWave32", ")", "{", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "}", "unsigned", "MaxNumSGPRs", "=", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumSGPRs", "=", "<STR_LIT>", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxNumSGPRs", ";", "i", "<", "TotalNumSGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "<STR_LIT>", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "unsigned", "MaxNumVGPRs", "=", "ST", ".", "getMaxNumVGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumVGPRs", "=", "<STR_LIT>", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxNumVGPRs", ";", "i", "<", "TotalNumVGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "<STR_LIT>", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "Reg", "=", "<STR_LIT>", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "if", "(", "!", "ST", ".", "hasMAIInsts", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "MaxNumVGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "<STR_LIT>", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "}", "const", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "ScratchWaveOffsetReg", "=", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ";", "if", "(", "ScratchWaveOffsetReg", "!=", "<STR_LIT>", ")", "{"], "ground_truth": ["reserveRegisterTuples", "(", "Reserved", ",", "ScratchWaveOffsetReg", ")", ";"], "File": "SIRegisterInfo111", "Func": "getReservedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5215, "Length": 305, "Cover_Rate": 0.4728682170542636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isCommutedMOVL", "(", "SDNode", "*", "N", ",", "bool", "V2IsSplat", "=", "false", ",", "bool", "V2IsUndef", "=", "false", ")", "{", "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "isCommutedMOVL", "(", "N", "->", "op_begin", "(", ")", ",", "N", "->", "getNumOperands", "(", ")", ",", "V2IsSplat", ",", "V2IsUndef", ")", ";"], "File": "X86ISelLowering160", "Func": "isCommutedMOVL", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5216, "Length": 50, "Cover_Rate": 0.9433962264150944, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqshlq_s8", "(", "int8x16_t", "__a", ",", "int8x16_t", "__b", ")", "{", "return", "(", "int8x16_t", ")", "__builtin_neon_vqshlsv16qi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vqshlq_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5217, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_SSE_MATH", "&&", "!", "TARGET_MIX_SSE_I387", "&&", "SSE_FLOAT_MODE_P", "(", "mode", ")", ")", "return", "SSE_CLASS_P", "(", "regclass", ")", "?", "regclass", ":", "NO_REGS", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST_DOUBLE", "&&", "GET_MODE", "(", "x", ")", "!=", "VOIDmode", ")", "{", "if", "(", "reg_class_subset_p", "(", "regclass", ",", "GENERAL_REGS", ")", ")", "return", "regclass", ";", "if", "(", "TARGET_80387", "&&", "standard_80387_constant_p", "(", "x", ")", ">", "<NUM_LIT>", ")", "{", "if", "(", "regclass", "==", "FLOAT_SSE_REGS", ")", "return", "FLOAT_REGS", ";"], "ground_truth": ["if", "(", "regclass", "==", "FP_TOP_SSE_REGS", ")", "return", "FP_TOP_REG", ";"], "File": "i3864", "Func": "ix86_preferred_reload_class", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5218, "Length": 81, "Cover_Rate": 0.3319672131147541, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_subs_epu8", "(", "__m256i", "__W", ",", "__mmask32", "__U", ",", "__m256i", "__A", ",", "__m256i", "__B", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_psubusb256_mask", "(", "(", "__v32qi", ")", "__A", ",", "(", "__v32qi", ")", "__B", ",", "(", "__v32qi", ")", "__W", ",", "(", "__mmask32", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin", "Func": "_mm256_mask_subs_epu8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5219, "Length": 56, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "r", ")", "==", "SUBREG", "&&", "SUBREG_BYTE", "(", "r", ")", "==", "<NUM_LIT>", ")", "{", "rtx", "ireg", "=", "SUBREG_REG", "(", "r", ")", ";", "machine_mode", "imode", "=", "GET_MODE", "(", "ireg", ")", ";", "if", "(", "imode", "==", "PSImode", "&&", "mode", "==", "HImode", "&&", "byte", "==", "<NUM_LIT>", ")", "rv", "=", "gen_rtx_SUBREG", "(", "mode", ",", "ireg", ",", "byte", ")", ";", "else", "rv", "=", "simplify_gen_subreg", "(", "mode", ",", "ireg", ",", "imode", ",", "byte", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "r", ")", "==", "MEM", ")", "rv", "=", "adjust_address", "(", "r", ",", "mode", ",", "byte", ")", ";", "else", "if", "(", "GET_CODE", "(", "r", ")", "==", "SYMBOL_REF", "&&", "(", "byte", "==", "<NUM_LIT>", "||", "byte", "==", "<NUM_LIT>", ")", "&&", "mode", "==", "HImode", ")", "{", "rv", "=", "gen_rtx_ZERO_EXTRACT", "(", "HImode", ",", "r", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", "*", "byte", ")", ")", ";", "rv", "=", "gen_rtx_CONST", "(", "HImode", ",", "r", ")", ";"], "ground_truth": ["}"], "File": "msp4303", "Func": "msp430_subreg", "Target": "msp430", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5220, "Length": 150, "Cover_Rate": 0.7653061224489796, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "D", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "R", "(", "b", ")", ")", ";"], "ground_truth": ["}"], "File": "disassembler", "Func": "mov_icr_to", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5221, "Length": 14, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vrshlq_s32", "(", "int32x4_t", "__a", ",", "int32x4_t", "__b", ")", "{", "return", "__builtin_mve_vrshlq_sv4si", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vrshlq_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5222, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "char", "*", "arm_mangle_builtin_scalar_type", "(", "const_tree", "type", ")", "{", "int", "i", "=", "<NUM_LIT>", ";", "while", "(", "arm_scalar_builtin_types", "[", "i", "]", "!=", "NULL", ")", "{", "const", "char", "*", "name", "=", "arm_scalar_builtin_types", "[", "i", "]", ";", "if", "(", "TREE_CODE", "(", "TYPE_NAME", "(", "type", ")", ")", "==", "TYPE_DECL", "&&", "DECL_NAME", "(", "TYPE_NAME", "(", "type", ")", ")", "&&", "!", "strcmp", "(", "IDENTIFIER_POINTER", "(", "DECL_NAME", "(", "TYPE_NAME", "(", "type", ")", ")", ")", ",", "name", ")", ")", "return", "arm_scalar_builtin_types", "[", "i", "]", ";", "i", "++", ";"], "ground_truth": ["}"], "File": "arm-builtins", "Func": "arm_mangle_builtin_scalar_type", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5223, "Length": 82, "Cover_Rate": 0.9534883720930233, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ref", ";", "ref", "=", "DF_REF_NEXT_REG", "(", "ref", ")", ")", "{", "if", "(", "NONDEBUG_INSN_P", "(", "DF_REF_INSN", "(", "ref", ")", ")", "&&", "!", "bitmap_bit_p", "(", "candidates", ",", "DF_REF_INSN_UID", "(", "ref", ")", ")", ")", "{", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "<STR_LIT>", ",", "regno", ",", "DF_REF_INSN_UID", "(", "ref", ")", ")", ";", "bitmap_set_bit", "(", "regs", ",", "regno", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "i386-features", "Func": "timode_check_non_convertible_regs", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5224, "Length": 60, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "LDepth", "!=", "RDepth", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "left", "->", "NodeNum", "<<", "<STR_LIT>", "<<", "LDepth", "<<", "<STR_LIT>", "<<", "right", "->", "NodeNum", "<<", "<STR_LIT>", "<<", "RDepth", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "LDepth", "<", "RDepth", "?", "<NUM_LIT>", ":", "-", "<NUM_LIT>", ";"], "File": "GCNILPSched", "Func": "BUCompareLatency", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5225, "Length": 46, "Cover_Rate": 0.3108108108108108, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "(", "addr", ")", ",", "<NUM_LIT>", ")", ")", "==", "MULT", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "arc", "Func": "arc_mode_dependent_address_p", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5226, "Length": 30, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "{", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Undef", ")", ";", "MBB", ".", "erase", "(", "MI", ")", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "{", "unsigned", "DstReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Src1Reg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Src2Reg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Src1SubHi", "=", "TRI", ".", "getSubReg", "(", "Src1Reg", ",", "<STR_LIT>", ")", ";", "unsigned", "Src1SubLo", "=", "TRI", ".", "getSubReg", "(", "Src1Reg", ",", "<STR_LIT>", ")", ";", "unsigned", "Src2SubHi", "=", "TRI", ".", "getSubReg", "(", "Src2Reg", ",", "<STR_LIT>", ")", ";", "unsigned", "Src2SubLo", "=", "TRI", ".", "getSubReg", "(", "Src2Reg", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ",", "TRI", ".", "getSubReg", "(", "DstReg", ",", "<STR_LIT>", ")", ")", ".", "addReg", "(", "Src1SubHi", ")", ".", "addReg", "(", "Src2SubHi", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ",", "TRI", ".", "getSubReg", "(", "DstReg", ",", "<STR_LIT>", ")", ")", ".", "addReg", "(", "Src1SubLo", ")", ".", "addReg", "(", "Src2SubLo", ")", ";"], "File": "HexagonInstrInfo27", "Func": "expandPostRAPseudo", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5227, "Length": 231, "Cover_Rate": 0.30078125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "printPICLabel", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "Op", ",", "raw_ostream", "&", "O", ")", "{", "PrintPICBaseSymbol", "(", "O", ")", ";", "O", "<<", "'\\n'", ";"], "ground_truth": ["PrintPICBaseSymbol", "(", "O", ")", ";"], "File": "X86AsmPrinter21", "Func": "printPICLabel", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5228, "Length": 32, "Cover_Rate": 0.8648648648648649, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Chain", "=", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "<STR_LIT>", ",", "Result", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "NodeTys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops1", "[", "]", "=", "{", "Chain", ",", "DAG", ".", "getTargetExternalSymbol", "(", "<STR_LIT>", ",", "PtrVT", ")", ",", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "PtrVT", ")", ",", "InFlag", "}", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "NodeTys", ",", "Ops1", ",", "<NUM_LIT>", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "<STR_LIT>", ",", "PtrVT", ",", "InFlag", ")", ";"], "File": "X86ISelLowering160", "Func": "LowerToTLSGeneralDynamicModel64", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5229, "Length": 126, "Cover_Rate": 0.504, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsShortVector", "(", "unsigned", "ValNo", ")", "{"], "ground_truth": ["return", "ArgIsShortVector", "[", "ValNo", "]", ";"], "File": "SystemZCallingConv", "Func": "IsShortVector", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5230, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>SelectionDAGInfo", "::", "EmitTargetCodeForMemcpy", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align", ",", "bool", "IsVolatile", ",", "bool", "AlwaysInline", ",", "MachinePointerInfo", "DstPtrInfo", ",", "MachinePointerInfo", "SrcPtrInfo", ")", "const", "{", "if", "(", "!", "DAG", ".", "getMachineFunction", "(", ")", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "hasBulkMemory", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "MemIdx", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "{", "Chain", ",", "MemIdx", ",", "MemIdx", ",", "Dst", ",", "Src", ",", "DAG", ".", "getZExtOrTrunc", "(", "Size", ",", "DL", ",", "<STR_LIT>", ")", "}", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblySelectionDAGInfo13", "Func": "EmitTargetCodeForMemcpy", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5231, "Length": 118, "Cover_Rate": 0.9365079365079365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "{", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "X86MCCodeEmitter25", "Func": "getNumFixupKinds", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5232, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "mode", "==", "PSImode", ")", "return", "<NUM_LIT>", ";", "if", "(", "mode", "==", "CPSImode", ")", "return", "<NUM_LIT>", ";", "return", "msp430_hard_regno_nregs", "(", "regno", ",", "mode", ")", ";"], "ground_truth": ["}"], "File": "msp4305", "Func": "msp430_hard_regno_nregs_with_padding", "Target": "msp430", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5233, "Length": 27, "Cover_Rate": 0.7105263157894737, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Addr", ".", "isRegBase", "(", ")", ")", "{", "unsigned", "Reg", "=", "Addr", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "<NUM_LIT>", ")", "{", "Reg", "=", "createResultReg", "(", "Subtarget", "->", "hasAddr64", "(", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ")", ";", "unsigned", "Opc", "=", "Subtarget", "->", "hasAddr64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "Reg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "File": "WebAssemblyFastISel", "Func": "materializeLoadStoreOperands", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5234, "Length": 83, "Cover_Rate": 0.7477477477477478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "unsigned", "getUBit", "(", "uint32_t", "insn", ")", "{", "return", "(", "insn", ">>", "<STR_LIT>", ")", "&", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "getUBit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5235, "Length": 19, "Cover_Rate": 0.9047619047619048, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "VCMP", "=", "VCMPOpcodeToVPT", "(", "Divergent", "->", "getOpcode", "(", ")", ")", "!=", "<NUM_LIT>", "?", "Divergent", ":", "nullptr", ";", "if", "(", "DivergentNextIsPredicated", ")", "{", "if", "(", "!", "VCMP", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "Divergent", "->", "getParent", "(", ")", ",", "Divergent", ",", "Divergent", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MIB", ")", ";", "LoLoop", ".", "BlockMasksToRecompute", ".", "insert", "(", "MIB", ".", "getInstr", "(", ")", ")", ";", "}", "else", "{", "ReplaceVCMPWithVPT", "(", "VCMP", ",", "VCMP", ")", ";", "}", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "VPST", ")", ";", "LoLoop", ".", "ToRemove", ".", "insert", "(", "VPST", ")", ";", "}", "else", "if", "(", "Block", ".", "containsVCTP", "(", ")", ")", "{", "MachineInstr", "*", "VPST", "=", "Insts", ".", "front", "(", ")", ";", "if", "(", "Block", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "assert", "(", "VPST", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "LoLoop", ".", "ToRemove", ".", "insert", "(", "VPST", ")", ";", "}", "else", "LoLoop", ".", "BlockMasksToRecompute", ".", "insert", "(", "VPST", ")", ";", "}", "else", "if", "(", "Insts", ".", "front", "(", ")", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "MachineInstr", "*", "VPST", "=", "Insts", ".", "front", "(", ")", ";", "auto", "Next", "=", "++", "MachineBasicBlock", "::", "iterator", "(", "VPST", ")", ";", "assert", "(", "getVPTInstrPredicate", "(", "*", "Next", ")", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "(", "void", ")", "Next", ";", "MachineInstr", "*", "VprDef", "=", "RDA", "->", "getUniqueReachingMIDef", "(", "VPST", ",", "<STR_LIT>", ")", ";", "if", "(", "VprDef", "&&", "VCMPOpcodeToVPT", "(", "VprDef", "->", "getOpcode", "(", ")", ")", "&&", "!", "LoLoop", ".", "ToRemove", ".", "contains", "(", "VprDef", ")", ")", "{", "MachineInstr", "*", "VCMP", "=", "VprDef", ";", "if", "(", "!", "std", "::", "any_of", "(", "++", "MachineBasicBlock", "::", "iterator", "(", "VCMP", ")", ",", "MachineBasicBlock", "::", "iterator", "(", "VPST", ")", ",", "hasVPRUse", ")", "&&", "RDA", "->", "hasSameReachingDef", "(", "VCMP", ",", "VPST", ",", "VCMP", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "&&", "RDA", "->", "hasSameReachingDef", "(", "VCMP", ",", "VPST", ",", "VCMP", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "{", "ReplaceVCMPWithVPT", "(", "VCMP", ",", "VPST", ")", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "VPST", ")", ";"], "File": "ARMLowOverheadLoops13", "Func": "ConvertVPTBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5236, "Length": 373, "Cover_Rate": 0.447242206235012, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "PICLabel", "=", "DAG", ".", "getTargetConstant", "(", "<ISA_LIT>PCLabelIndex", ",", "DL", ",", "<STR_LIT>", ")", ";", "auto", "*", "LRWGRS", "=", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "{", "Ty", ",", "Ty", "}", ",", "{", "CAddr", ",", "PICLabel", "}", ")", ";", "auto", "LRWADDGRS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Ty", ",", "SDValue", "(", "LRWGRS", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "LRWGRS", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["Load", "=", "DAG", ".", "getLoad", "(", "Ty", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "LRWADDGRS", ",", "MachinePointerInfo", "(", "N", "->", "getGlobal", "(", ")", ")", ")", ";"], "File": "CSKYISelLowering", "Func": "getStaticTLSAddr", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5237, "Length": 95, "Cover_Rate": 0.3054662379421222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "cortexr4f", ":", "case", "cortexr5", ":", "case", "genericv7a", ":", "case", "cortexa5", ":", "case", "cortexa7", ":", "case", "cortexa8", ":", "case", "cortexa9", ":", "case", "cortexa12", ":", "case", "cortexa17", ":", "case", "cortexa53", ":", "case", "fa726te", ":", "case", "marvell_pj4", ":", "return", "<NUM_LIT>", ";", "default", ":", "return", "<NUM_LIT>", ";", "}"], "ground_truth": ["}"], "File": "arm4", "Func": "arm_issue_rate", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5238, "Length": 46, "Cover_Rate": 0.5609756097560976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "rest", "==", "NULL", ")", "return", "-", "<NUM_LIT>", ";", "char", "*", "after", ";", "unsigned", "fint", "=", "strtol", "(", "rest", "+", "<NUM_LIT>", ",", "&", "after", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "after", "==", "rest", "+", "<NUM_LIT>", ")", "return", "-", "<NUM_LIT>", ";"], "File": "driver-aarch641", "Func": "parse_field", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5239, "Length": 41, "Cover_Rate": 0.5616438356164384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_max_ph", "(", "__mmask8", "__A", ",", "__m128h", "__B", ",", "__m128h", "__C", ")", "{"], "ground_truth": ["return", "__builtin_ia32_maxph128_mask", "(", "__B", ",", "__C", ",", "_mm_setzero_ph", "(", ")", ",", "__A", ")", ";"], "File": "avx512fp16vlintrin", "Func": "_mm_maskz_max_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5240, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "return", "<STR_LIT>", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "return", "<STR_LIT>", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "return", "<STR_LIT>", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "return", "<STR_LIT>", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "return", "<STR_LIT>", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "return", "<STR_LIT>", ";", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyExplicitLocals (2)2", "Func": "getTeeLocalOpcode", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5241, "Length": 66, "Cover_Rate": 0.66, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "size", "<=", "<NUM_LIT>", "||", "!", "TARGET_SIMD", "||", "(", "aarch64_tune_params", ".", "extra_tuning_flags", "&", "AARCH64_EXTRA_TUNE_NO_LDP_STP_QREGS", ")", ")", "{", "copy_bits", "=", "<NUM_LIT>", ";", "max_copy_size", "=", "max_copy_size", "/", "<NUM_LIT>", ";", "}", "if", "(", "size", ">", "max_copy_size", ")", "return", "false", ";", "base", "=", "copy_to_mode_reg", "(", "Pmode", ",", "XEXP", "(", "dst", ",", "<NUM_LIT>", ")", ")", ";", "dst", "=", "adjust_automodify_address", "(", "dst", ",", "VOIDmode", ",", "base", ",", "<NUM_LIT>", ")", ";", "base", "=", "copy_to_mode_reg", "(", "Pmode", ",", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", ";", "src", "=", "adjust_automodify_address", "(", "src", ",", "VOIDmode", ",", "base", ",", "<NUM_LIT>", ")", ";", "int", "n", "=", "size", "*", "BITS_PER_UNIT", ";", "while", "(", "n", ">", "<NUM_LIT>", ")", "{", "opt_scalar_int_mode", "mode_iter", ";", "FOR_EACH_MODE_IN_CLASS", "(", "mode_iter", ",", "MODE_INT", ")", "if", "(", "GET_MODE_BITSIZE", "(", "mode_iter", ".", "require", "(", ")", ")", "<=", "MIN", "(", "n", ",", "copy_bits", ")", ")", "cur_mode", "=", "mode_iter", ".", "require", "(", ")", ";", "gcc_assert", "(", "cur_mode", "!=", "BLKmode", ")", ";", "mode_bits", "=", "GET_MODE_BITSIZE", "(", "cur_mode", ")", ".", "to_constant", "(", ")", ";", "if", "(", "mode_bits", "==", "<NUM_LIT>", "&&", "copy_bits", "==", "<NUM_LIT>", ")", "cur_mode", "=", "V4SImode", ";", "aarch64_copy_one_block_and_progress_pointers", "(", "&", "src", ",", "&", "dst", ",", "cur_mode", ")", ";", "n", "-=", "mode_bits", ";", "if", "(", "n", ">", "<NUM_LIT>", "&&", "n", "<", "copy_bits", "/", "<NUM_LIT>", ")", "{"], "ground_truth": ["machine_mode", "next_mode", "=", "smallest_mode_for_size", "(", "n", ",", "MODE_INT", ")", ";"], "File": "aarch641", "Func": "aarch64_expand_cpymem", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5242, "Length": 211, "Cover_Rate": 0.5977337110481586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Operand", "*", "Op", "=", "new", "<ISA_LIT>Operand", "(", "k_Register", ",", "Ctx", ")", ";", "Op", "->", "Reg", ".", "RegNum", "=", "RegNum", ";", "Op", "->", "Reg", ".", "isVector", "=", "isVector", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";"], "ground_truth": ["return", "Op", ";"], "File": "AArch64AsmParser45", "Func": "CreateReg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5243, "Length": 43, "Cover_Rate": 0.6515151515151515, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "<STR_LIT>", "]", "=", "{", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";", "assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<", "getNumFixupKinds", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "Infos", "[", "Kind", "-", "FirstTargetFixupKind", "]", ";"], "File": "ARMAsmBackend (2)", "Func": "getFixupKindInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5244, "Length": 419, "Cover_Rate": 0.9928909952606635, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Changed", "=", "false", ";", "auto", "Children", "=", "Region", "->", "getChildren", "(", ")", ";", "for", "(", "auto", "CI", ":", "*", "Children", ")", "{"], "ground_truth": ["if", "(", "CI", "->", "isRegion", "(", ")", ")", "{"], "File": "AMDGPUMachineCFGStructurizer", "Func": "structurizeRegions", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5245, "Length": 32, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_cvtph_pd", "(", "__m256d", "__A", ",", "__mmask8", "__B", ",", "__m128h", "__C", ")", "{", "return", "__builtin_ia32_vcvtph2pd256_mask", "(", "__C", ",", "__A", ",", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16vlintrin", "Func": "_mm256_mask_cvtph_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5246, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline__", "double", "__fnmsub", "(", "double", "x", ",", "double", "y", ",", "double", "z", ")", "{", "double", "r", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "r", ")", ":", "<STR_LIT>", "(", "x", ")", ",", "<STR_LIT>", "(", "y", ")", ",", "<STR_LIT>", "(", "z", ")", ")", ";", "return", "r", ";"], "ground_truth": ["}"], "File": "ppu", "Func": "intrinsics___fnmsub", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5247, "Length": 47, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "DstTy", ".", "getSimpleVT", "(", ")", "<=", "<STR_LIT>", "&&", "DstTy", ".", "getSimpleVT", "(", ")", ">=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "DstTy", "==", "<STR_LIT>", "&&", "isScalarFPTypeInSSEReg", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ")", ")", "return", "std", "::", "make_pair", "(", "SDValue", "(", ")", ",", "SDValue", "(", ")", ")", ";", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "DstTy", "==", "<STR_LIT>", "&&", "isScalarFPTypeInSSEReg", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ")", ")", "return", "std", "::", "make_pair", "(", "SDValue", "(", ")", ",", "SDValue", "(", ")", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "unsigned", "MemSize", "=", "DstTy", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "int", "SSFI", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateStackObject", "(", "MemSize", ",", "MemSize", ",", "false", ")", ";", "SDValue", "StackSlot", "=", "DAG", ".", "getFrameIndex", "(", "SSFI", ",", "getPointerTy", "(", ")", ")", ";", "unsigned", "Opc", ";", "if", "(", "!", "IsSigned", "&&", "isIntegerTypeFTOL", "(", "DstTy", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "switch", "(", "DstTy", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "}", "SDValue", "Chain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "SDValue", "Value", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "TheVT", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "if", "(", "isScalarFPTypeInSSEReg", "(", "TheVT", ")", ")", "{", "assert", "(", "DstTy", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "Value", ",", "StackSlot", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "SSFI", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "StackSlot", ",", "DAG", ".", "getValueType", "(", "TheVT", ")", "}", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "SSFI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MemSize", ",", "MemSize", ")", ";", "Value", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "DL", ",", "Tys", ",", "Ops", ",", "DstTy", ",", "MMO", ")", ";", "Chain", "=", "Value", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SSFI", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateStackObject", "(", "MemSize", ",", "MemSize", ",", "false", ")", ";", "StackSlot", "=", "DAG", ".", "getFrameIndex", "(", "SSFI", ",", "getPointerTy", "(", ")", ")", ";", "}", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "SSFI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MemSize", ",", "MemSize", ")", ";"], "ground_truth": ["if", "(", "Opc", "!=", "<STR_LIT>", ")", "{"], "File": "X86ISelLowering122", "Func": "FP_TO_INTHelper", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5248, "Length": 443, "Cover_Rate": 0.5914552736982643, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getPICJumpTableRelocBaseExpr", "(", "const", "MachineFunction", "*", "MF", ",", "unsigned", "JTI", ",", "MCContext", "&", "Ctx", ")", "const", "{", "if", "(", "Subtarget", "->", "isPICStyleRIPRel", "(", ")", ")", "return", "TargetLowering", "::", "getPICJumpTableRelocBaseExpr", "(", "MF", ",", "JTI", ",", "Ctx", ")", ";"], "ground_truth": ["return", "MCSymbolRefExpr", "::", "Create", "(", "MF", "->", "getPICBaseSymbol", "(", ")", ",", "Ctx", ")", ";"], "File": "X86ISelLowering (2)", "Func": "getPICJumpTableRelocBaseExpr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5249, "Length": 50, "Cover_Rate": 0.8928571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "++", "I", "!=", "E", "&&", "I", "->", "isInsideBundle", "(", ")", ")", "{", "assert", "(", "!", "I", "->", "isBundle", "(", ")", "&&", "<STR_LIT>", ")", ";", "Size", "+=", "GetInstSizeInBytes", "(", "&", "*", "I", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)3", "Func": "getInstBundleLength", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5250, "Length": 36, "Cover_Rate": 0.43373493975903615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "cmp0", "=", "operands", "[", "<NUM_LIT>", "]", ";", "rtx", "cmp1", "=", "operands", "[", "<NUM_LIT>", "]", ";", "rtx", "cmp", ";", "int", "invert", ";", "rtx", "label1", ",", "label2", ";", "switch", "(", "mode", ")", "{", "case", "DFmode", ":", "default", ":", "fatal_insn", "(", "<STR_LIT>", ",", "gen_rtx_fmt_ee", "(", "test_code", ",", "VOIDmode", ",", "cmp0", ",", "cmp1", ")", ")", ";", "case", "SImode", ":", "invert", "=", "FALSE", ";", "cmp", "=", "gen_int_relational", "(", "test_code", ",", "cmp0", ",", "cmp1", ",", "&", "invert", ")", ";", "break", ";", "case", "SFmode", ":", "if", "(", "!", "TARGET_HARD_FLOAT", ")", "fatal_insn", "(", "<STR_LIT>", ",", "gen_rtx_fmt_ee", "(", "test_code", ",", "VOIDmode", ",", "cmp0", ",", "cmp1", ")", ")", ";", "invert", "=", "FALSE", ";", "cmp", "=", "gen_float_relational", "(", "test_code", ",", "cmp0", ",", "cmp1", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "xtensa5", "Func": "xtensa_expand_conditional_branch", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5251, "Length": 118, "Cover_Rate": 0.6178010471204188, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vsha1cq_u32", "(", "uint32x4_t", "hash_abcd", ",", "uint32_t", "hash_e", ",", "uint32x4_t", "wk", ")", "{", "return", "__builtin_aarch64_crypto_sha1cv4si_uuuu", "(", "hash_abcd", ",", "hash_e", ",", "wk", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon3_vsha1cq_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5252, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "xor_constant", "=", "<NUM_LIT>", "<<", "(", "<NUM_LIT>", "-", "shift_amount", "-", "<NUM_LIT>", ")", ";", "and_constant", "=", "(", "code", "==", "ASHIFT", "?", "<NUM_LIT>", "-", "(", "<NUM_LIT>", "<<", "shift_amount", ")", ":", "(", "<NUM_LIT>", "<<", "(", "<NUM_LIT>", "-", "shift_amount", ")", ")", "-", "<NUM_LIT>", ")", ";", "switch", "(", "qimode", ")", "{", "case", "V16QImode", ":", "himode", "=", "V8HImode", ";", "gen_shift", "=", "(", "(", "code", "==", "ASHIFT", ")", "?", "gen_ashlv8hi3", ":", "(", "code", "==", "ASHIFTRT", ")", "?", "gen_ashrv8hi3", ":", "gen_lshrv8hi3", ")", ";", "gen_and", "=", "gen_andv16qi3", ";", "gen_xor", "=", "gen_xorv16qi3", ";", "gen_sub", "=", "gen_subv16qi3", ";", "break", ";", "case", "V32QImode", ":", "himode", "=", "V16HImode", ";", "gen_shift", "=", "(", "(", "code", "==", "ASHIFT", ")", "?", "gen_ashlv16hi3", ":", "(", "code", "==", "ASHIFTRT", ")", "?", "gen_ashrv16hi3", ":", "gen_lshrv16hi3", ")", ";", "gen_and", "=", "gen_andv32qi3", ";", "gen_xor", "=", "gen_xorv32qi3", ";", "gen_sub", "=", "gen_subv32qi3", ";", "break", ";", "case", "V64QImode", ":", "himode", "=", "V32HImode", ";", "gen_shift", "=", "(", "(", "code", "==", "ASHIFT", ")", "?", "gen_ashlv32hi3", ":", "(", "code", "==", "ASHIFTRT", ")", "?", "gen_ashrv32hi3", ":", "gen_lshrv32hi3", ")", ";", "gen_and", "=", "gen_andv64qi3", ";", "gen_xor", "=", "gen_xorv64qi3", ";", "gen_sub", "=", "gen_subv64qi3", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "tmp", "=", "gen_reg_rtx", "(", "himode", ")", ";", "vec_const_and", "=", "gen_reg_rtx", "(", "qimode", ")", ";", "op1_subreg", "=", "lowpart_subreg", "(", "himode", ",", "op1", ",", "qimode", ")", ";", "emit_insn", "(", "gen_shift", "(", "tmp", ",", "op1_subreg", ",", "op2", ")", ")", ";", "emit_move_insn", "(", "dest", ",", "simplify_gen_subreg", "(", "qimode", ",", "tmp", ",", "himode", ",", "<NUM_LIT>", ")", ")", ";", "emit_move_insn", "(", "vec_const_and", ",", "ix86_build_const_vector", "(", "qimode", ",", "true", ",", "gen_int_mode", "(", "and_constant", ",", "QImode", ")", ")", ")", ";", "emit_insn", "(", "gen_and", "(", "dest", ",", "dest", ",", "vec_const_and", ")", ")", ";", "if", "(", "code", "==", "ASHIFTRT", ")", "{", "vec_const_xor", "=", "gen_reg_rtx", "(", "qimode", ")", ";"], "ground_truth": ["emit_move_insn", "(", "vec_const_xor", ",", "ix86_build_const_vector", "(", "qimode", ",", "true", ",", "gen_int_mode", "(", "xor_constant", ",", "QImode", ")", ")", ")", ";"], "File": "i386-expand1", "Func": "ix86_expand_vec_shift_qihi_constant", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5253, "Length": 298, "Cover_Rate": 0.6367521367521367, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["return", "TargetLoweringBase", "::", "getMaxSupportedInterleaveFactor", "(", ")", ";"], "File": "ARMISelLowering101", "Func": "getMaxSupportedInterleaveFactor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5254, "Length": 18, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "*", "Expr", ")", "const", "{"], "ground_truth": ["if", "(", "Expr", "==", "<NUM_LIT>", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addExpr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5255, "Length": 32, "Cover_Rate": 0.41025641025641024, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Val", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ")", ";", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Val", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ")", ";", "break", ";", "}", "InVals", ".", "push_back", "(", "Val", ")", ";"], "ground_truth": ["}"], "File": "PPCISelLowering (2)7", "Func": "LowerCallResult", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5256, "Length": 116, "Cover_Rate": 0.31016042780748665, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "unsigned", "int", "execute", "(", "function", "*", ")", "{", "return", "arc_predicate_delay_insns", "(", ")", ";"], "ground_truth": ["}"], "File": "arc", "Func": "execute", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5257, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_mulhi_epu16", "(", "__m256i", "__W", ",", "__mmask16", "__U", ",", "__m256i", "__A", ",", "__m256i", "__B", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_pmulhuw256_mask", "(", "(", "__v16hi", ")", "__A", ",", "(", "__v16hi", ")", "__B", ",", "(", "__v16hi", ")", "__W", ",", "(", "__mmask16", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin", "Func": "_mm256_mask_mulhi_epu16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5258, "Length": 56, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "m_vector_manager", "->", "all_same_ratio_p", "(", "m_vector_manager", "->", "vector_avin", "[", "cfg_bb", "->", "index", "]", ")", ")", "return", "false", ";", "if", "(", "!", "m_vector_manager", "->", "all_same_avl_p", "(", "cfg_bb", ",", "m_vector_manager", "->", "vector_avin", "[", "cfg_bb", "->", "index", "]", ")", ")", "return", "false", ";", "size_t", "expr_id", "=", "bitmap_first_set_bit", "(", "m_vector_manager", "->", "vector_avin", "[", "cfg_bb", "->", "index", "]", ")", ";", "if", "(", "!", "m_vector_manager", "->", "vector_exprs", "[", "expr_id", "]", "->", "same_vlmax_p", "(", "info", ")", ")", "return", "false", ";", "if", "(", "!", "m_vector_manager", "->", "vector_exprs", "[", "expr_id", "]", "->", "compatible_avl_p", "(", "info", ")", ")", "return", "false", ";", "edge", "e", ";", "edge_iterator", "ei", ";", "bool", "all_valid_p", "=", "true", ";", "FOR_EACH_EDGE", "(", "e", ",", "ei", ",", "cfg_bb", "->", "preds", ")", "{", "if", "(", "bitmap_empty_p", "(", "m_vector_manager", "->", "vector_avout", "[", "e", "->", "src", "->", "index", "]", ")", ")", "{", "all_valid_p", "=", "false", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "riscv-vsetvl", "Func": "can_refine_vsetvl_p", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5259, "Length": 140, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "Store", "->", "getMemoryVT", "(", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "return", "DAG", ".", "getTruncStore", "(", "Store", "->", "getChain", "(", ")", ",", "DL", ",", "DAG", ".", "getSExtOrTrunc", "(", "Store", "->", "getValue", "(", ")", ",", "DL", ",", "<STR_LIT>", ")", ",", "Store", "->", "getBasePtr", "(", ")", ",", "<STR_LIT>", ",", "Store", "->", "getMemOperand", "(", ")", ")", ";", "}", "assert", "(", "VT", ".", "isVector", "(", ")", "&&", "Store", "->", "getValue", "(", ")", ".", "getValueType", "(", ")", ".", "getScalarType", "(", ")", "==", "<STR_LIT>", ")", ";", "unsigned", "AS", "=", "Store", "->", "getAddressSpace", "(", ")", ";", "if", "(", "!", "allowsMemoryAccess", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "DAG", ".", "getDataLayout", "(", ")", ",", "VT", ",", "AS", ",", "Store", "->", "getAlignment", "(", ")", ")", ")", "{", "return", "expandUnalignedStore", "(", "Store", ",", "DAG", ")", ";", "}", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "AS", "==", "AMDGPUA<ISA_LIT>", ".", "FLAT_ADDRESS", ")", "AS", "=", "MFI", "->", "hasFlatScratchInit", "(", ")", "?", "AMDGPUA<ISA_LIT>", ".", "PRIVATE_ADDRESS", ":", "AMDGPUA<ISA_LIT>", ".", "GLOBAL_ADDRESS", ";", "unsigned", "NumElements", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "AS", "==", "AMDGPUA<ISA_LIT>", ".", "GLOBAL_ADDRESS", "||", "AS", "==", "AMDGPUA<ISA_LIT>", ".", "FLAT_ADDRESS", ")", "{", "if", "(", "NumElements", ">", "<NUM_LIT>", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "}", "else", "if", "(", "AS", "==", "AMDGPUA<ISA_LIT>", ".", "PRIVATE_ADDRESS", ")", "{", "switch", "(", "Subtarget", "->", "getMaxPrivateElementSize", "(", ")", ")", "{", "case", "<NUM_LIT>", ":", "return", "scalarizeVectorStore", "(", "Store", ",", "DAG", ")", ";", "case", "<NUM_LIT>", ":", "if", "(", "NumElements", ">", "<NUM_LIT>", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "case", "<NUM_LIT>", ":", "if", "(", "NumElements", ">", "<NUM_LIT>", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "SIISelLowering139", "Func": "LowerSTORE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5260, "Length": 298, "Cover_Rate": 0.7163461538461539, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addImmThumbSROperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["unsigned", "Imm", "=", "CE", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addImmThumbSROperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5261, "Length": 45, "Cover_Rate": 0.6818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasUINTR", ";"], "ground_truth": ["}"], "File": "X86Subtarget107", "Func": "hasUINTR", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5262, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MO", ".", "isImplicit", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "AMDGPU", "::", "EXEC", ")", "++", "ConstantBusCount", ";", "if", "(", "MO", ".", "getReg", "(", ")", "==", "AMDGPU", "::", "M0", "||", "MO", ".", "getReg", "(", ")", "==", "AMDGPU", "::", "VCC", "||", "(", "!", "MO", ".", "isImplicit", "(", ")", "&&", "(", "AMDGPU", "::", "SGPR_32RegClass", ".", "contains", "(", "MO", ".", "getReg", "(", ")", ")", "||", "AMDGPU", "::", "SGPR_64RegClass", ".", "contains", "(", "MO", ".", "getReg", "(", ")", ")", ")", ")", ")", "{", "if", "(", "SGPRUsed", "!=", "MO", ".", "getReg", "(", ")", ")", "{", "++", "ConstantBusCount", ";", "SGPRUsed", "=", "MO", ".", "getReg", "(", ")", ";", "}", "}", "}", "if", "(", "isLiteralConstant", "(", "MO", ")", ")", "++", "ConstantBusCount", ";", "}", "if", "(", "ConstantBusCount", ">", "<NUM_LIT>", ")", "{", "ErrInfo", "=", "<STR_LIT>", ";", "return", "false", ";", "}", "}", "if", "(", "Src1Idx", "!=", "-", "<NUM_LIT>", "&&", "(", "isVOP2", "(", "Opcode", ")", "||", "isVOPC", "(", "Opcode", ")", ")", ")", "{", "const", "MachineOperand", "&", "Src1", "=", "MI", "->", "getOperand", "(", "Src1Idx", ")", ";", "if", "(", "Src1", ".", "isImm", "(", ")", "||", "Src1", ".", "isFPImm", "(", ")", ")", "{", "ErrInfo", "=", "<STR_LIT>", ";", "return", "false", ";", "}", "}", "if", "(", "isVOP3", "(", "Opcode", ")", ")", "{", "if", "(", "Src0Idx", "!=", "-", "<NUM_LIT>", "&&", "isLiteralConstant", "(", "MI", "->", "getOperand", "(", "Src0Idx", ")", ")", ")", "{", "ErrInfo", "=", "<STR_LIT>", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "SIInstrInfo16", "Func": "verifyInstruction", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5263, "Length": 224, "Cover_Rate": 0.49667405764966743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "avr_accumulate_outgoing_args", "(", "void", ")", "{", "if", "(", "!", "cfun", ")", "return", "TARGET_ACCUMULATE_OUTGOING_ARGS", ";", "return", "(", "TARGET_ACCUMULATE_OUTGOING_ARGS", "&&", "!", "(", "cfun", "->", "calls_setjmp", "||", "cfun", "->", "has_nonlocal_label", ")", ")", ";"], "ground_truth": ["}"], "File": "avr", "Func": "avr_accumulate_outgoing_args", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5264, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "arm_macro_fusion_p", "(", "void", ")", "{"], "ground_truth": ["return", "current_tune", "->", "fusible_ops", "!=", "tune_params", "::", "FUSE_NOTHING", ";"], "File": "arm", "Func": "arm_macro_fusion_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5265, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint32x2_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "ground_truth": ["return", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint32x2_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "File": "arm", "Func": "neon2_vtrn2_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5266, "Length": 34, "Cover_Rate": 0.7727272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<NUM_LIT>", ";", "}", "else", "{", "rtx", "temp", "=", "subtargets", "?", "gen_reg_rtx", "(", "mode", ")", ":", "target", ";", "if", "(", "TARGET_USE_MOVT", ")", "arm_emit_movpair", "(", "temp", ",", "GEN_INT", "(", "val", ")", ")", ";", "else", "emit_set_insn", "(", "temp", ",", "GEN_INT", "(", "val", ")", ")", ";", "if", "(", "code", "==", "MINUS", ")", "emit_set_insn", "(", "target", ",", "gen_rtx_MINUS", "(", "mode", ",", "temp", ",", "source", ")", ")", ";", "else", "emit_set_insn", "(", "target", ",", "gen_rtx_fmt_ee", "(", "code", ",", "mode", ",", "source", ",", "temp", ")", ")", ";", "return", "<NUM_LIT>", ";", "}", "}"], "ground_truth": ["}"], "File": "arm", "Func": "arm_split_constant", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5267, "Length": 86, "Cover_Rate": 0.30935251798561153, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FnStartLoc", "=", "L", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitFnStart", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser (2)1", "Func": "parseDirectiveFnStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5268, "Length": 19, "Cover_Rate": 0.3392857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Width", "=", "(", "*", "LdSt", ".", "memoperands_begin", "(", ")", ")", "->", "getSize", "(", ")", ";", "BaseReg", "=", "&", "LdSt", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Offset", "=", "LdSt", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "RISCVInstrInfo39", "Func": "getMemOperandWithOffsetWidth", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5269, "Length": 42, "Cover_Rate": 0.30434782608695654, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vst4q_f32", "(", "float32_t", "*", "__addr", ",", "float32x4x4_t", "__value", ")", "{", "union", "{", "float32x4x4_t", "__i", ";", "__builtin_neon_xi", "__o", ";", "}", "__rv", ";", "__rv", ".", "__i", "=", "__value", ";", "__builtin_mve_vst4qv4sf", "(", "__addr", ",", "__rv", ".", "__o", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vst4q_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5270, "Length": 37, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "RegArgs", ".", "begin", "(", ")", ";"], "ground_truth": ["}"], "File": "PTXMachineFunctionInfo2", "Func": "argreg_begin", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5271, "Length": 8, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBRCOND", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBR_JT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerATOMIC_FENCE", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerPREFETCH", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerEH_SJLJ_SETUP_DISPATCH", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "ExpandBITCAST", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerCTPOP", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSETCCCARRY", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerConstantFP", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "!", "Op", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "return", "LowerDIV_Windows", "(", "Op", ",", "DAG", ",", "true", ")", ";"], "File": "ARMISelLowering10", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5272, "Length": 468, "Cover_Rate": 0.5165562913907285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "CommOpIdx1", "=", "<NUM_LIT>", ";", "unsigned", "CommOpIdx2", "=", "TargetInstrInfo", "::", "CommuteAnyOperandIndex", ";", "if", "(", "!", "TII", "->", "findCommutedOpIndices", "(", "*", "MI", ",", "CommOpIdx1", ",", "CommOpIdx2", ")", "||", "MI", "->", "getOperand", "(", "CommOpIdx2", ")", ".", "getReg", "(", ")", "!=", "Reg0", ")", "return", "false", ";", "MachineInstr", "*", "CommutedMI", "=", "TII", "->", "commuteInstruction", "(", "*", "MI", ",", "false", ",", "CommOpIdx1", ",", "CommOpIdx2", ")", ";", "if", "(", "!", "CommutedMI", ")", "return", "false", ";", "}", "if", "(", "Entry", ".", "LowRegs2", "&&", "!", "is<ISA_LIT>LowRegister", "(", "Reg0", ")", ")", "return", "false", ";", "if", "(", "Entry", ".", "Imm2Limit", ")", "{", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "Limit", "=", "(", "<NUM_LIT>", "<<", "Entry", ".", "Imm2Limit", ")", "-", "<NUM_LIT>", ";", "if", "(", "Imm", ">", "Limit", ")", "return", "false", ";", "}", "else", "{", "Register", "Reg2", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "Entry", ".", "LowRegs2", "&&", "!", "is<ISA_LIT>LowRegister", "(", "Reg2", ")", ")", "return", "false", ";", "}", "const", "MCInstrDesc", "&", "NewMCID", "=", "TII", "->", "get", "(", "Entry", ".", "NarrowOpc2", ")", ";", "Register", "PredReg", ";", "<STR_LIT>", "Pred", "=", "getInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", ";", "bool", "SkipPred", "=", "false", ";", "if", "(", "Pred", "!=", "<STR_LIT>", ")", "{", "if", "(", "!", "NewMCID", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "}", "else", "{", "SkipPred", "=", "!", "NewMCID", ".", "isPredicable", "(", ")", ";", "}", "bool", "HasCC", "=", "false", ";", "bool", "CCDead", "=", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MCID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";"], "ground_truth": ["HasCC", "=", "(", "MI", "->", "getOperand", "(", "NumOps", "-", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", ";"], "File": "Thumb2SizeReduction11", "Func": "ReduceTo2Addr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5273, "Length": 284, "Cover_Rate": 0.390646492434663, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "LowerMSCATTER", "(", "SDValue", "Op", ",", "const", "<ISA_LIT>Subtarget", "*", "Subtarget", ",", "SelectionDAG", "&", "DAG", ")", "{", "assert", "(", "Subtarget", "->", "hasAVX512", "(", ")", "&&", "<STR_LIT>", ")", ";", "MaskedScatterSDNode", "*", "N", "=", "cast", "<", "MaskedScatterSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";", "EVT", "VT", "=", "N", "->", "getValue", "(", ")", ".", "getValueType", "(", ")", ";", "assert", "(", "VT", ".", "getScalarSizeInBits", "(", ")", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "N", "->", "getNumValues", "(", ")", "==", "<NUM_LIT>", ")", "{"], "ground_truth": ["SDValue", "Index", "=", "N", "->", "getIndex", "(", ")", ";"], "File": "X86ISelLowering1", "Func": "LowerMSCATTER", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5274, "Length": 96, "Cover_Rate": 0.37209302325581395, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isSSrc32", "(", ")", "const", "{", "return", "isImm", "(", ")", "||", "(", "isReg", "(", ")", "&&", "isRegClass", "(", "AMDGPU", "::", "SReg_32RegClassID", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser18", "Func": "isSSrc32", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5275, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>InstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "*", "BytesRemoved", ")", "const", "{", "std", "::", "cout", "<<", "<STR_LIT>", "<<", "std", "::", "endl", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "XtensaInstrInfo1", "Func": "removeBranch", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5276, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCOperand", "GetSymbolRef", "(", "const", "MachineOperand", "&", "MO", ",", "const", "MCSymbol", "*", "Symbol", ",", "<ISA_LIT>AsmPrinter", "&", "Printer", ")", "{", "MCContext", "&", "MC", "=", "Printer", ".", "OutContext", ";", "const", "MCExpr", "*", "ME", ";", "ME", "=", "MCSymbolRefExpr", "::", "Create", "(", "Symbol", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "MC", ")", ";"], "ground_truth": ["if", "(", "!", "MO", ".", "isJTI", "(", ")", "&&", "MO", ".", "getOffset", "(", ")", ")", "ME", "=", "MCBinaryExpr", "::", "CreateAdd", "(", "ME", ",", "MCConstantExpr", "::", "Create", "(", "MO", ".", "getOffset", "(", ")", ",", "MC", ")", ",", "MC", ")", ";"], "File": "HexagonMCInstLower1", "Func": "GetSymbolRef", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5277, "Length": 86, "Cover_Rate": 0.8865979381443299, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "ground_truth": ["}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{"], "File": "HexagonInstrInfo5", "Func": "loadRegFromStackSlot", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5278, "Length": 202, "Cover_Rate": 0.3263327948303716, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Module", "*", "M", "=", "IRB", ".", "GetInsertBlock", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";"], "ground_truth": ["Function", "*", "ThreadPointerFunc", "=", "<STR_LIT>", "(", "M", ",", "<STR_LIT>", ")", ";"], "File": "AArch64ISelLowering", "Func": "UseTlsOffset", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5279, "Length": 29, "Cover_Rate": 0.3411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "finishImpl", "(", ")", "override", "{"], "ground_truth": ["}"], "File": "PatmosInstrInfo1", "Func": "finishImpl", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 5280, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Node", "->", "isMachineOpcode", "(", ")", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", ";", "Node", "->", "dump", "(", "CurDAG", ")", ";", "errs", "(", ")", "<<", "<STR_LIT>", ")", ";", "Node", "->", "setNodeId", "(", "-", "<NUM_LIT>", ")", ";", "return", ";", "}"], "ground_truth": ["SelectCode", "(", "Node", ")", ";"], "File": "Nios2ISelDAGToDAG1", "Func": "Select", "Target": "Nios2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5281, "Length": 47, "Cover_Rate": 0.5875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "progname", "=", "<STR_LIT>", ";", "gcc_init_libintl", "(", ")", ";", "diagnostic_initialize", "(", "global_dc", ",", "<NUM_LIT>", ")", ";", "if", "(", "atexit", "(", "mkoffload_cleanup", ")", "!=", "<NUM_LIT>", ")", "fatal_error", "(", "input_location", ",", "<STR_LIT>", ")", ";", "const", "char", "*", "host_compiler", "=", "getenv", "(", "<STR_LIT>", ")", ";", "if", "(", "!", "host_compiler", ")", "fatal_error", "(", "input_location", ",", "<STR_LIT>", ")", ";", "const", "char", "*", "target_driver_name", "=", "GCC_INSTALL_NAME", ";", "char", "*", "target_compiler", "=", "find_target_compiler", "(", "target_driver_name", ")", ";", "if", "(", "target_compiler", "==", "NULL", ")", "fatal_error", "(", "input_location", ",", "<STR_LIT>", ",", "target_driver_name", ")", ";", "expandargv", "(", "&", "argc", ",", "&", "argv", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "argc", ";", "i", "++", ")", "{", "if", "(", "startswith", "(", "argv", "[", "i", "]", ",", "STR", ")", ")", "{", "if", "(", "strcmp", "(", "argv", "[", "i", "]", "+", "strlen", "(", "STR", ")", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "offload_abi", "=", "OFFLOAD_ABI_LP64", ";", "else", "if", "(", "strcmp", "(", "argv", "[", "i", "]", "+", "strlen", "(", "STR", ")", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "offload_abi", "=", "OFFLOAD_ABI_ILP32", ";", "else", "fatal_error", "(", "input_location", ",", "<STR_LIT>", "STR", ")", ";", "}", "else", "if", "(", "strcmp", "(", "argv", "[", "i", "]", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "save_temps", "=", "true", ";", "else", "if", "(", "strcmp", "(", "argv", "[", "i", "]", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "verbose", "=", "true", ";", "else", "if", "(", "strcmp", "(", "argv", "[", "i", "]", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", "&&", "i", "+", "<NUM_LIT>", "<", "argc", ")", "dumppfx", "=", "argv", "[", "++", "i", "]", ";", "else", "if", "(", "strcmp", "(", "argv", "[", "i", "]", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", "&&", "i", "+", "<NUM_LIT>", "<", "argc", ")", "out_obj_filename", "=", "argv", "[", "++", "i", "]", ";", "}", "if", "(", "!", "out_obj_filename", ")", "fatal_error", "(", "input_location", ",", "<STR_LIT>", ")", ";", "if", "(", "!", "dumppfx", ")", "dumppfx", "=", "out_obj_filename", ";", "const", "char", "*", "target_so_filename", "=", "prepare_target_image", "(", "target_compiler", ",", "argc", ",", "argv", ")", ";", "const", "char", "*", "host_descr_filename", "=", "generate_host_descr_file", "(", "host_compiler", ")", ";", "struct", "obstack", "argv_obstack", ";", "obstack_init", "(", "&", "argv_obstack", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";", "switch", "(", "offload_abi", ")", "{", "case", "OFFLOAD_ABI_LP64", ":", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "OFFLOAD_ABI_ILP32", ":", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "host_descr_filename", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "target_so_filename", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "out_obj_filename", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "NULL", ")", ";", "char", "*", "*", "new_argv", "=", "XOBFINISH", "(", "&", "argv_obstack", ",", "char", "*", "*", ")", ";", "fork_execute", "(", "new_argv", "[", "<NUM_LIT>", "]", ",", "new_argv", ",", "false", ",", "NULL", ")", ";", "obstack_free", "(", "&", "argv_obstack", ",", "NULL", ")", ";", "obstack_init", "(", "&", "argv_obstack", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "symbols", "[", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";"], "File": "intelmic-mkoffload", "Func": "main", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5282, "Length": 510, "Cover_Rate": 0.8415841584158416, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "first_reg_to_save", "(", "void", ")", "{", "int", "first_reg", ";"], "ground_truth": ["for", "(", "first_reg", "=", "<NUM_LIT>", ";", "first_reg", "<=", "<NUM_LIT>", ";", "first_reg", "++", ")", "if", "(", "save_reg_p", "(", "first_reg", ")", ")", "break", ";"], "File": "rs60005", "Func": "first_reg_to_save", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5283, "Length": 31, "Cover_Rate": 0.34065934065934067, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "else", "{", "unsigned", "NewOpc", "=", "(", "Opcode", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "isLd", "&&", "(", "BaseKill", "||", "OffKill", ")", "&&", "(", "TRI", "->", "regsOverlap", "(", "EvenReg", ",", "BaseReg", ")", "||", "(", "OffReg", "&&", "TRI", "->", "regsOverlap", "(", "EvenReg", ",", "OffReg", ")", ")", ")", ")", "{", "assert", "(", "!", "TRI", "->", "regsOverlap", "(", "OddReg", ",", "BaseReg", ")", "&&", "(", "!", "OffReg", "||", "!", "TRI", "->", "regsOverlap", "(", "OddReg", ",", "OffReg", ")", ")", ")", ";", "InsertLDR_STR", "(", "MBB", ",", "MBBI", ",", "OffImm", "+", "<NUM_LIT>", ",", "isLd", ",", "dl", ",", "NewOpc", ",", "OddReg", ",", "OddDeadKill", ",", "BaseReg", ",", "false", ",", "OffReg", ",", "false", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";", "InsertLDR_STR", "(", "MBB", ",", "MBBI", ",", "OffImm", ",", "isLd", ",", "dl", ",", "NewOpc", ",", "EvenReg", ",", "EvenDeadKill", ",", "BaseReg", ",", "BaseKill", ",", "OffReg", ",", "OffKill", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";", "}", "else", "{", "InsertLDR_STR", "(", "MBB", ",", "MBBI", ",", "OffImm", ",", "isLd", ",", "dl", ",", "NewOpc", ",", "EvenReg", ",", "EvenDeadKill", ",", "BaseReg", ",", "false", ",", "OffReg", ",", "false", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";", "InsertLDR_STR", "(", "MBB", ",", "MBBI", ",", "OffImm", "+", "<NUM_LIT>", ",", "isLd", ",", "dl", ",", "NewOpc", ",", "OddReg", ",", "OddDeadKill", ",", "BaseReg", ",", "BaseKill", ",", "OffReg", ",", "OffKill", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";", "}", "if", "(", "isLd", ")", "++", "NumLDRD2LDR", ";", "else", "++", "NumSTRD2STR", ";", "}", "MBBI", "=", "prior", "(", "MBBI", ")", ";"], "ground_truth": ["MBB", ".", "erase", "(", "MI", ")", ";"], "File": "ARMLoadStoreOptimizer34", "Func": "FixInvalidRegPairOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5284, "Length": 255, "Cover_Rate": 0.34506089309878213, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "X", "(", "getThe<ISA_LIT>leTarget", "(", ")", ")", ";"], "ground_truth": ["RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "Y", "(", "getThe<ISA_LIT>beTarget", "(", ")", ")", ";"], "File": "BPFAsmPrinter17", "Func": "LLVMInitializeBPFAsmPrinter", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5285, "Length": 22, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PostOptimizer", "(", "RelooperAlgorithm", "*", "ParentInit", ")", ":", "Parent", "(", "ParentInit", ")", "{"], "ground_truth": ["}"], "File": "Relooper3", "Func": "PostOptimizer", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5286, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "union", "{", "uint8x8x2_t", "__i", ";", "__builtin_neon_ti", "__o", ";", "}", "__au", "=", "{", "__a", "}", ";"], "ground_truth": ["return", "(", "uint8x8_t", ")", "__builtin_neon_vtbl2v8qi", "(", "__au", ".", "__o", ",", "(", "int8x8_t", ")", "__b", ")", ";"], "File": "arm", "Func": "neon_vtbl2_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5287, "Length": 31, "Cover_Rate": 0.7560975609756098, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "<ISA_LIT>BaseInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "<ISA_LIT>BaseInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "const", "<ISA_LIT>FrameLowering", "*", "TFI", "=", "static_cast", "<", "const", "<ISA_LIT>FrameLowering", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ")", ";", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "<STR_LIT>", ")", ";", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "getIndex", "(", ")", ";", "unsigned", "FrameReg", ";", "int", "Offset", "=", "TFI", "->", "ResolveFrameIndexReference", "(", "MF", ",", "FrameIndex", ",", "FrameReg", ",", "SPAdj", ")", ";", "if", "(", "RS", "&&", "FrameReg", "==", "<STR_LIT>", "&&", "RS", "->", "isScavengingFrameIndex", "(", "FrameIndex", ")", ")", "{", "assert", "(", "TFI", "->", "hasReservedCallFrame", "(", "MF", ")", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "assert", "(", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "}", "assert", "(", "!", "MI", ".", "isDebugValue", "(", ")", "&&", "<STR_LIT>", ")", ";", "bool", "Done", "=", "false", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "Done", "=", "rewrite<ISA_LIT>FrameIndex", "(", "MI", ",", "FIOperandNum", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ";", "else", "{", "assert", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", ";", "Done", "=", "rewriteT2FrameIndex", "(", "MI", ",", "FIOperandNum", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ";", "}", "if", "(", "Done", ")", "return", ";", "assert", "(", "(", "Offset", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "<STR_LIT>", ")", "==", "<STR_LIT>", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "<STR_LIT>", ")", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "ScratchReg", "=", "<NUM_LIT>", ";", "int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";"], "ground_truth": ["<STR_LIT>", "Pred", "=", "(", "PIdx", "==", "-", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "(", "<STR_LIT>", ")", "MI", ".", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", ";"], "File": "ARMBaseRegisterInfo22", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5288, "Length": 325, "Cover_Rate": 0.615530303030303, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "LocMemOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "LocMemOffset", ",", "dl", ")", ";", "PtrOff", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ",", "StackPtr", ",", "PtrOff", ")", ";", "return", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Arg", ",", "PtrOff", ",", "MachinePointerInfo", "::", "getStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "LocMemOffset", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "LowerMemOpCallTo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5289, "Length": 79, "Cover_Rate": 0.6929824561403509, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Size", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "EVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";"], "ground_truth": ["SDValue", "NegSize", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "PtrVT", ")", ",", "Size", ")", ";"], "File": "PPCISelLowering (2)2", "Func": "LowerDYNAMIC_STACKALLOC", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5290, "Length": 71, "Cover_Rate": 0.4896551724137931, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<ISA_LIT>SinglePathInfo", "::", "isEnabled", "(", ")", ")", "{", "addPass", "(", "create<ISA_LIT>SPMarkPass", "(", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";", "addPass", "(", "create<ISA_LIT>SinglePathInfoPass", "(", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";"], "ground_truth": ["addPass", "(", "create<ISA_LIT>SPPreparePass", "(", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";"], "File": "PatmosTargetMachine1", "Func": "addPostRegAlloc", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 5291, "Length": 39, "Cover_Rate": 0.8297872340425532, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "N", ")", ";", "EVT", "ValVT", "=", "Val", ".", "getValueType", "(", ")", ";", "if", "(", "ValVT", ".", "isVector", "(", ")", ")", "{", "if", "(", "!", "ValVT", ".", "isSimple", "(", ")", ")", "return", "SDValue", "(", ")", ";", "switch", "(", "ValVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "SDValue", "(", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "break", ";", "}", "MemSDNode", "*", "MemSD", "=", "cast", "<", "MemSDNode", ">", "(", "N", ")", ";", "const", "DataLayout", "*", "TD", "=", "getDataLayout", "(", ")", ";", "unsigned", "Align", "=", "MemSD", "->", "getAlignment", "(", ")", ";", "unsigned", "PrefAlign", "=", "TD", "->", "getPrefTypeAlignment", "(", "ValVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ")", ";", "if", "(", "Align", "<", "PrefAlign", ")", "{", "return", "SDValue", "(", ")", ";", "}", "unsigned", "Opcode", "=", "<NUM_LIT>", ";", "EVT", "EltVT", "=", "ValVT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "NumElts", "=", "ValVT", ".", "getVectorNumElements", "(", ")", ";", "bool", "NeedExt", "=", "false", ";", "if", "(", "EltVT", ".", "getSizeInBits", "(", ")", "<", "<NUM_LIT>", ")", "NeedExt", "=", "true", ";", "switch", "(", "NumElts", ")", "{", "default", ":", "return", "SDValue", "(", ")", ";", "case", "<NUM_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "{", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "}", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "SDValue", "ExtVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "EltVT", ",", "Val", ",", "DAG", ".", "getIntPtrConstant", "(", "i", ")", ")", ";", "if", "(", "NeedExt", ")", "ExtVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "ExtVal", ")", ";", "Ops", ".", "push_back", "(", "ExtVal", ")", ";", "}", "Ops", ".", "append", "(", "N", "->", "op_begin", "(", ")", "+", "<NUM_LIT>", ",", "N", "->", "op_end", "(", ")", ")", ";", "SDValue", "NewSt", "=", "DAG", ".", "getMemIntrinsicNode", "(", "Opcode", ",", "DL", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ")", ",", "Ops", ",", "MemSD", "->", "getMemoryVT", "(", ")", ",", "MemSD", "->", "getMemOperand", "(", ")", ")", ";", "return", "NewSt", ";", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "NVPTXISelLowering53", "Func": "LowerSTOREVector", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5292, "Length": 373, "Cover_Rate": 0.8477272727272728, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isVISrc_256V2INT32", "(", ")", "const", "{", "return", "isRegOrInlineNoMods", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isVISrc_256V2INT32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5293, "Length": 15, "Cover_Rate": 0.7894736842105263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>StoreResults", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "WebAssemblyStoreResults", "Func": "WebAssemblyStoreResults", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5294, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "has_highgprs", "=", "<NUM_LIT>", ";", "unsigned", "int", "has_dfp", "=", "<NUM_LIT>", ";", "unsigned", "int", "has_te", "=", "<NUM_LIT>", ";", "unsigned", "int", "has_vx", "=", "<NUM_LIT>", ";", "unsigned", "int", "has_opt_esa_zarch", "=", "<NUM_LIT>", ";", "int", "i", ";", "if", "(", "argc", "<", "<NUM_LIT>", ")", "return", "NULL", ";", "arch", "=", "strcmp", "(", "argv", "[", "<NUM_LIT>", "]", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ";", "if", "(", "!", "arch", "&&", "strcmp", "(", "argv", "[", "<NUM_LIT>", "]", ",", "<STR_LIT>", ")", ")", "return", "NULL", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "argc", ";", "i", "++", ")", "if", "(", "strcmp", "(", "argv", "[", "i", "]", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "has_opt_esa_zarch", "=", "<NUM_LIT>", ";", "f", "=", "fopen", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "f", "==", "NULL", ")", "return", "NULL", ";", "for", "(", "has_features", "=", "<NUM_LIT>", ",", "has_processor", "=", "<NUM_LIT>", ";", "(", "has_features", "==", "<NUM_LIT>", "||", "has_processor", "==", "<NUM_LIT>", ")", "&&", "fgets", "(", "buf", ",", "sizeof", "(", "buf", ")", ",", "f", ")", "!=", "NULL", ";", ")", "{", "if", "(", "has_processor", "==", "<NUM_LIT>", "&&", "strncmp", "(", "buf", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "const", "char", "*", "p", ";", "long", "machine_id", ";", "p", "=", "strstr", "(", "buf", ",", "<STR_LIT>", ")", ";", "if", "(", "p", "==", "NULL", ")", "continue", ";", "p", "+=", "<NUM_LIT>", ";", "has_processor", "=", "<NUM_LIT>", ";", "machine_id", "=", "strtol", "(", "p", ",", "NULL", ",", "<NUM_LIT>", ")", ";", "switch", "(", "machine_id", ")", "{", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "cpu", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "cpu", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "cpu", "=", "<STR_LIT>", ";", "is_cpu_z9_109", "=", "<NUM_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "cpu", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "cpu", "=", "<STR_LIT>", ";"], "ground_truth": ["break", ";"], "File": "driver-native5", "Func": "s390_host_detect_local_cpu", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5295, "Length": 290, "Cover_Rate": 0.4096045197740113, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "expandPostRAPseudo", "(", "MachineInstr", "&", "MI", ")", "const", "{", "auto", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "auto", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "TargetOpcode", "::", "LOAD_STACK_GUARD", ":", "{", "assert", "(", "Subtarget", ".", "isTargetLinux", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "int64_t", "Offset", "=", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", "?", "-", "<NUM_LIT>", ":", "-", "<NUM_LIT>", ";", "const", "unsigned", "Reg", "=", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MI", ".", "setDesc", "(", "get", "(", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";", "MachineInstrBuilder", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ".", "addImm", "(", "Offset", ")", ".", "addReg", "(", "Reg", ")", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "assert", "(", "Subtarget", ".", "hasP9Vector", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "isAnImmediateOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";", "return", "expandVSXMemPseudo", "(", "MI", ")", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "assert", "(", "Subtarget", ".", "hasP8Vector", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "expandVSXMemPseudo", "(", "MI", ")", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{"], "ground_truth": ["assert", "(", "Subtarget", ".", "hasVSX", "(", ")", "&&", "<STR_LIT>", ")", ";"], "File": "PPCInstrInfo (2)2", "Func": "expandPostRAPseudo", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5296, "Length": 271, "Cover_Rate": 0.37534626038781166, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ChangeTo<ISA_LIT>16", ")", "{", "if", "(", "PreviousIn<ISA_LIT>16Mode", ")", "return", ";", "OverrideMode", "=", "<ISA_LIT>16Override", ";", "PreviousIn<ISA_LIT>16Mode", "=", "true", ";", "setHelperClasses<ISA_LIT>16", "(", ")", ";", "return", ";", "}", "else", "if", "(", "ChangeToNo<ISA_LIT>16", ")", "{", "if", "(", "!", "PreviousIn<ISA_LIT>16Mode", ")", "return", ";", "OverrideMode", "=", "No<ISA_LIT>16Override", ";", "PreviousIn<ISA_LIT>16Mode", "=", "false", ";", "setHelperClasses<ISA_LIT>SE", "(", ")", ";", "return", ";", "}", "else", "{", "if", "(", "OverrideMode", "==", "NoOverride", ")", "return", ";", "OverrideMode", "=", "NoOverride", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ")", ";", "if", "(", "in<ISA_LIT>16Mode", "(", ")", "&&", "!", "PreviousIn<ISA_LIT>16Mode", ")", "{", "setHelperClasses<ISA_LIT>16", "(", ")", ";", "PreviousIn<ISA_LIT>16Mode", "=", "true", ";"], "ground_truth": ["}", "else", "if", "(", "!", "in<ISA_LIT>16Mode", "(", ")", "&&", "PreviousIn<ISA_LIT>16Mode", ")", "{"], "File": "MipsSubtarget1", "Func": "resetSubtarget", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5297, "Length": 109, "Cover_Rate": 0.5369458128078818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "F", "(", "rtx", "x", ")", "{", "RTX_FRAME_RELATED_P", "(", "x", ")", "=", "<NUM_LIT>", ";"], "ground_truth": ["return", "x", ";"], "File": "m32c", "Func": "F", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5298, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "int", "MitigatedGadgets", "=", "<NUM_LIT>", ",", "RemainingGadgets", "=", "<NUM_LIT>", ";", "NodeSet", "ReachableNodes", "{", "G", "}", ";", "for", "(", "const", "Node", "&", "RootN", ":", "G", ".", "nodes", "(", ")", ")", "{", "if", "(", "llvm", "::", "none_of", "(", "RootN", ".", "edges", "(", ")", ",", "MachineGadgetGraph", "::", "isGadgetEdge", ")", ")", "continue", ";", "ReachableNodes", ".", "clear", "(", ")", ";", "std", "::", "function", "<", "void", "(", "const", "Node", "*", ",", "bool", ")", ">", "FindReachableNodes", "=", "[", "&", "]", "(", "const", "Node", "*", "N", ",", "bool", "FirstNode", ")", "{", "if", "(", "!", "FirstNode", ")", "ReachableNodes", ".", "insert", "(", "*", "N", ")", ";", "for", "(", "const", "Edge", "&", "E", ":", "N", "->", "edges", "(", ")", ")", "{", "const", "Node", "*", "Dest", "=", "E", ".", "getDest", "(", ")", ";", "if", "(", "MachineGadgetGraph", "::", "isCFGEdge", "(", "E", ")", "&&", "!", "ElimEdges", ".", "contains", "(", "E", ")", "&&", "!", "ReachableNodes", ".", "contains", "(", "*", "Dest", ")", ")", "FindReachableNodes", "(", "Dest", ",", "false", ")", ";", "}", "}", ";", "FindReachableNodes", "(", "&", "RootN", ",", "true", ")", ";", "for", "(", "const", "Edge", "&", "E", ":", "RootN", ".", "edges", "(", ")", ")", "{", "if", "(", "MachineGadgetGraph", "::", "isGadgetEdge", "(", "E", ")", ")", "{", "if", "(", "ReachableNodes", ".", "contains", "(", "*", "E", ".", "getDest", "(", ")", ")", ")", "{", "++", "RemainingGadgets", ";", "}", "else", "{", "++", "MitigatedGadgets", ";", "ElimEdges", ".", "insert", "(", "E", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "X86LoadValueInjectionLoadHardening3", "Func": "elimMitigatedEdgesAndNodes", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5299, "Length": 223, "Cover_Rate": 0.6757575757575758, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallString", "<", "<NUM_LIT>", ">", "SymbolName", ";", "getNameWithPrefix", "(", "SymbolName", ",", "MF", "->", "getFunction", "(", ")", ")", ",", "getTargetStreamer", "(", ")", ".", "Emit<ISA_LIT>SymbolType", "(", "SymbolName", ",", "ELF", "::", "STT_<ISA_LIT>_HSA_KERNEL", ")", ";", "}"], "ground_truth": ["AsmPrinter", "::", "EmitFunctionEntryLabel", "(", ")", ";"], "File": "AMDGPUAsmPrinter23", "Func": "EmitFunctionEntryLabel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5300, "Length": 37, "Cover_Rate": 0.4111111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "}"], "ground_truth": ["}"], "File": "SIISelLowering (2)", "Func": "SubIdx2Lane", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5301, "Length": 20, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "mep_function_profiler", "(", "FILE", "*", "file", ")", "{", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["fprintf", "(", "file", ",", "<STR_LIT>", ")", ";"], "File": "mep", "Func": "mep_function_profiler", "Target": "mep", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5302, "Length": 71, "Cover_Rate": 0.8987341772151899, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isShiftedImm", "(", ")", "&&", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCExpr", "*", "Expr", ";", "if", "(", "isShiftedImm", "(", ")", ")", "{", "unsigned", "Shift", "=", "ShiftedImm", ".", "ShiftAmount", ";", "Expr", "=", "ShiftedImm", ".", "Val", ";", "if", "(", "Shift", "!=", "<NUM_LIT>", "&&", "Shift", "!=", "<NUM_LIT>", ")", "return", "false", ";", "}", "else", "Expr", "=", "getImm", "(", ")", ";"], "ground_truth": ["const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ";"], "File": "AArch64AsmParser", "Func": "isAddSubImmNeg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5303, "Length": 74, "Cover_Rate": 0.7184466019417476, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "(", "I", "->", "mayLoad", "(", ")", ")", "&&", "std", "::", "next", "(", "I", ")", "==", "E", "&&", "I", "!=", "MBB", "->", "begin", "(", ")", ")", "{", "MachineBasicBlock", "*", "newBB", "=", "MF", ".", "CreateMachineBasicBlock", "(", "(", "I", "->", "getParent", "(", ")", ")", "->", "getBasicBlock", "(", ")", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "MBB", "->", "getIterator", "(", ")", ";", "MF", ".", "insert", "(", "It", ",", "newBB", ")", ";", "newBB", "->", "splice", "(", "newBB", "->", "end", "(", ")", ",", "I", "->", "getParent", "(", ")", ",", "I", ")", ";", "MBB", "->", "addSuccessor", "(", "newBB", ")", ";", "newBB", "->", "setHasAddressTaken", "(", ")", ";", "break", ";", "}", "}", "}", "return", "completed", ";"], "ground_truth": ["}"], "File": "NEMESIS", "Func": "changeLabelsLoads", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5304, "Length": 111, "Cover_Rate": 0.45121951219512196, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Offset", ">", "<NUM_LIT>", "||", "Offset", "<", "-", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "int64_t", "Offset", "=", "int64_t", "(", "Value", ")", "-", "<NUM_LIT>", ";", "if", "(", "Offset", "&", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "else", "if", "(", "Offset", ">", "<NUM_LIT>", "||", "Offset", "<", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "break", ";", "}"], "ground_truth": ["case", "<STR_LIT>", ":", "{"], "File": "ARMAsmBackend6", "Func": "reasonForFixupRelaxation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5305, "Length": 64, "Cover_Rate": 0.3516483516483517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_s32_s64", "(", "int64x1_t", "__a", ")", "{"], "ground_truth": ["return", "(", "int32x2_t", ")", "__a", ";"], "File": "arm", "Func": "neon_vreinterpret_s32_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5306, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isLegalMUBUFImmOffset", "(", "const", "ConstantSDNode", "*", "Imm", ")", "{"], "ground_truth": ["return", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", "->", "getZExtValue", "(", ")", ")", ";"], "File": "AMDGPUISelDAGToDAG102", "Func": "isLegalMUBUFImmOffset", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5307, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "cum", "->", "words", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "}", "else", "{", "cum", "->", "words", "+=", "GET_MODE_SIZE", "(", "mode", ")", ";"], "ground_truth": ["if", "(", "cum", "->", "words", "<=", "HARD_REG_SIZE", ")", "cum", "->", "nregs", "=", "<NUM_LIT>", ";"], "File": "m68hc111", "Func": "m68hc11_function_arg_advance", "Target": "m68hc11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5308, "Length": 35, "Cover_Rate": 0.35, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "sel", "=", "swap_selector_for_mode", "(", "mode", ")", ";", "rtx", "vperm", ";", "gcc_assert", "(", "REG_P", "(", "op1", ")", ")", ";", "vperm", "=", "gen_rtx_UNSPEC", "(", "mode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "op1", ",", "op1", ",", "sel", ")", ",", "UNSPEC_VPERM", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "tmp", ",", "vperm", ")", ")", ";", "emit_insn", "(", "par", ")", ";"], "ground_truth": ["}"], "File": "rs60005", "Func": "altivec_expand_stvx_be", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5309, "Length": 55, "Cover_Rate": 0.44715447154471544, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", "{", "isNegative", "=", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Real", ")", ")", "{", "APFloat", "RealVal", "(", "APFloat", "::", "IEEEdouble", ",", "Tok", ".", "getString", "(", ")", ")", ";", "if", "(", "isNegative", ")", "RealVal", ".", "changeSign", "(", ")", ";", "uint64_t", "IntVal", "=", "RealVal", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "int", "Val", "=", "<STR_LIT>", "(", "APInt", "(", "<NUM_LIT>", ",", "IntVal", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Val", "==", "-", "<NUM_LIT>", "&&", "!", "RealVal", ".", "isPosZero", "(", ")", ")", "{", "TokError", "(", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateFPImm", "(", "Val", ",", "S", ",", "getContext", "(", ")", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "int64_t", "Val", ";", "if", "(", "!", "isNegative", "&&", "Tok", ".", "getString", "(", ")", ".", "startswith", "(", "<STR_LIT>", ")", ")", "{", "Val", "=", "Tok", ".", "getIntVal", "(", ")", ";", "if", "(", "Val", ">", "<NUM_LIT>", "||", "Val", "<", "<NUM_LIT>", ")", "{", "TokError", "(", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "}", "else", "{", "APFloat", "RealVal", "(", "APFloat", "::", "IEEEdouble", ",", "Tok", ".", "getString", "(", ")", ")", ";", "uint64_t", "IntVal", "=", "RealVal", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "IntVal", "^=", "(", "uint64_t", ")", "isNegative", "<<", "<NUM_LIT>", ";", "Val", "=", "<STR_LIT>", "(", "APInt", "(", "<NUM_LIT>", ",", "IntVal", ")", ")", ";", "}"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "AArch64AsmParser", "Func": "tryParseFPImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5310, "Length": 270, "Cover_Rate": 0.7161803713527851, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "return", "MCInstrAnalysis", "::", "isConditionalBranch", "(", "Inst", ")", ";"], "ground_truth": ["}"], "File": "ARMMCTargetDesc (2)", "Func": "isConditionalBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5311, "Length": 35, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "HasExtender", "||", "<ISA_LIT>MCInstrInfo", "::", "isConstExtended", "(", "MII", ",", "*", "MI", ")", ")", "if", "(", "<ISA_LIT>MCInstrInfo", "::", "getExtendableOp", "(", "MII", ",", "*", "MI", ")", "==", "OpNo", ")", "O", "<<", "<STR_LIT>", ";"], "ground_truth": ["O", "<<", "Expr", ";"], "File": "HexagonInstPrinter12", "Func": "printBrtarget", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5312, "Length": 36, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Chain", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "RVLocs", "[", "i", "]", ".", "getLocReg", "(", ")", ",", "RVLocs", "[", "i", "]", ".", "getValVT", "(", ")", ",", "InFlag", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InVals", ".", "push_back", "(", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "}"], "ground_truth": ["return", "Chain", ";"], "File": "CJGISelLowering", "Func": "LowerCallResult", "Target": "CJG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5313, "Length": 61, "Cover_Rate": 0.3630952380952381, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Kind", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "Value", ">>=", "<NUM_LIT>", ";"], "ground_truth": ["break", ";"], "File": "OR1KAsmBackend", "Func": "adjustFixupValue", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5314, "Length": 18, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "MipsOptimizeMathLibCalls", "Func": "getPassName", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5315, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addExpr", "(", "Inst", ",", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "RISCVAsmParser (2)1", "Func": "addImmOperands", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5316, "Length": 10, "Cover_Rate": 0.3225806451612903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "bool", "CanUseBFC", "=", "AST", ".", "hasV6T2Ops", "(", ")", "||", "AST", ".", "hasV7Ops", "(", ")", ";", "const", "unsigned", "AlignMask", "=", "Alignment", "-", "<NUM_LIT>", ";", "const", "unsigned", "NrBitsToZero", "=", "countTrailingZeros", "(", "Alignment", ")", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "{", "if", "(", "CanUseBFC", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "~", "AlignMask", ")", ")", ";", "}", "else", "if", "(", "AlignMask", "<=", "<NUM_LIT>", ")", "{", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "AlignMask", ")", ")", ")", ";", "}", "else", "{", "assert", "(", "!", "MustBeSingleInstruction", "&&", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ";"], "ground_truth": ["AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "NrBitsToZero", ")", ")", ")", ")", ";"], "File": "ARMFrameLowering32", "Func": "emitAligningInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5317, "Length": 199, "Cover_Rate": 0.5378378378378378, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "XCOFF", "::", "StorageClass", "SC", "=", "TargetLoweringObjectFileXCOFF", "::", "getStorageClassForGlobal", "(", "GO", ")", ";", "XSym", "->", "setStorageClass", "(", "SC", ")", ";", "MCSectionXCOFF", "*", "Csect", "=", "OutStreamer", "->", "getContext", "(", ")", ".", "getXCOFFSection", "(", "XSym", "->", "getName", "(", ")", ",", "isa", "<", "Function", ">", "(", "GO", ")", "?", "XCOFF", "::", "XMC_DS", ":", "XCOFF", "::", "XMC_UA", ",", "XCOFF", "::", "XTY_ER", ",", "SC", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "XSym", "->", "setContainingCsect", "(", "Csect", ")", ";", "}", "return", "XSym", "->", "getContainingCsect", "(", ")", "->", "getQualNameSymbol", "(", ")", ";", "}", "if", "(", "GV", ")", "{", "SectionKind", "GVKind", "=", "getObjFileLowering", "(", ")", ".", "getKindForGlobal", "(", "GV", ",", "TM", ")", ";", "if", "(", "GVKind", ".", "isCommon", "(", ")", "||", "GVKind", ".", "isBSSLocal", "(", ")", ")", "{", "MCSectionXCOFF", "*", "Csect", "=", "cast", "<", "MCSectionXCOFF", ">", "(", "getObjFileLowering", "(", ")", ".", "SectionForGlobal", "(", "GV", ",", "GVKind", ",", "TM", ")", ")", ";", "return", "Csect", "->", "getQualNameSymbol", "(", ")", ";", "}", "return", "getSymbol", "(", "GV", ")", ";"], "ground_truth": ["}"], "File": "PPCAsmPrinter50", "Func": "getMCSymbolForTOCPseudoMO", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5318, "Length": 159, "Cover_Rate": 0.554006968641115, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLT", "Ty", "=", "B", ".", "getMRI", "(", ")", "->", "getType", "(", "DstReg", ")", ";", "if", "(", "Ty", "==", "S32", ")", "{", "B", ".", "buildInstr", "(", "<STR_LIT>", ",", "{", "DstReg", "}", ",", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", "}", ",", "MI", ".", "getFlags", "(", ")", ")", ";", "}", "else", "{", "auto", "Cvt0", "=", "B", ".", "buildInstr", "(", "<STR_LIT>", ",", "{", "S32", "}", ",", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", "}", ",", "MI", ".", "getFlags", "(", ")", ")", ";", "B", ".", "buildFPTrunc", "(", "DstReg", ",", "Cvt0", ",", "MI", ".", "getFlags", "(", ")", ")", ";", "}"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPUPostLegalizerCombiner", "Func": "applyUCharToFloat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5319, "Length": 101, "Cover_Rate": 0.6917808219178082, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "isInt", "<", "<NUM_LIT>", ">", "(", "BrOffset", "-", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "isInt", "<", "<NUM_LIT>", ">", "(", "BrOffset", ")", ";"], "ground_truth": ["}"], "File": "RV16KInstrInfo", "Func": "isBranchOffsetInRange", "Target": "RV16K", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5320, "Length": 38, "Cover_Rate": 0.5671641791044776, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsConstantInSmallSection", "(", "DL", ",", "C", ",", "*", "TM", ")", ")", "return", "SmallDataSection", ";", "return", "TargetLoweringObjectFileELF", "::", "getSectionForConstant", "(", "DL", ",", "Kind", ",", "C", ",", "Align", ",", "GO", ")", ";"], "ground_truth": ["}"], "File": "MipsTargetObjectFile25", "Func": "getSectionForConstant", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5321, "Length": 32, "Cover_Rate": 0.5161290322580645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";"], "ground_truth": ["const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "File": "AArch64AsmParser13", "Func": "isCVTFixedPos", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5322, "Length": 25, "Cover_Rate": 0.43859649122807015, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "insn", ";", "int", "i", ";", "if", "(", "link_size", ">", "<NUM_LIT>", ")", "link_size", "=", "<NUM_LIT>", ";", "insn", "=", "emit_insn", "(", "gen_link", "(", "GEN_INT", "(", "-", "<NUM_LIT>", "-", "link_size", ")", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "XVECLEN", "(", "PATTERN", "(", "insn", ")", ",", "<NUM_LIT>", ")", ";", "i", "++", ")", "{", "rtx", "set", "=", "XVECEXP", "(", "PATTERN", "(", "insn", ")", ",", "<NUM_LIT>", ",", "i", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "set", ")", "==", "SET", ")", ";"], "ground_truth": ["RTX_FRAME_RELATED_P", "(", "set", ")", "=", "<NUM_LIT>", ";"], "File": "bfin2", "Func": "emit_link_insn", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 5323, "Length": 93, "Cover_Rate": 0.5670731707317073, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CModel", "==", "CodeModel", "::", "Large", "||", "!", "GVar", "||", "!", "GVar", "->", "hasInitializer", "(", ")", "||", "GVar", "->", "hasCommonLinkage", "(", ")", "||", "GVar", "->", "hasAvailableExternallyLinkage", "(", ")", ")", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addGlobalAddress", "(", "GV", ")", ".", "addReg", "(", "HighPartReg", ")", ";", "else", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "HighPartReg", ")", ".", "addGlobalAddress", "(", "GV", ")", ";", "}"], "ground_truth": ["return", "DestReg", ";"], "File": "PPCFastISel19", "Func": "PPCMaterializeGV", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5324, "Length": 101, "Cover_Rate": 0.3098159509202454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isVecAcc", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{"], "ground_truth": ["return", "isHVXVec", "(", "MI", ")", "&&", "isAccumulator", "(", "MI", ")", ";"], "File": "HexagonInstrInfo (2)2", "Func": "isVecAcc", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5325, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "<=", "<NUM_LIT>", ")", "return", "nregs_table", "[", "regno", "]", ".", "hi_regs", ";", "if", "(", "regno", "==", "A0_REGNO", "&&", "mode", "==", "SImode", "&&", "TARGET_A16", ")", "return", "<NUM_LIT>", ";", "if", "(", "(", "GET_MODE_SIZE", "(", "mode", ")", "<=", "<NUM_LIT>", "||", "mode", "==", "PSImode", ")", "&&", "TARGET_A24", ")", "return", "nregs_table", "[", "regno", "]", ".", "pi_regs", ";", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "<=", "<NUM_LIT>", ")", "return", "nregs_table", "[", "regno", "]", ".", "si_regs", ";"], "ground_truth": ["if", "(", "GET_MODE_SIZE", "(", "mode", ")", "<=", "<NUM_LIT>", ")", "return", "nregs_table", "[", "regno", "]", ".", "di_regs", ";"], "File": "m32c3", "Func": "m32c_hard_regno_nregs_1", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5326, "Length": 91, "Cover_Rate": 0.5055555555555555, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "mips", "||", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "mipsel", ")", "CPU", "=", "<STR_LIT>", ";", "else", "CPU", "=", "<STR_LIT>", ";", "}", "return", "CPU", ";"], "ground_truth": ["}"], "File": "MipsMCTargetDesc11", "Func": "selectMipsCPU", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5327, "Length": 36, "Cover_Rate": 0.5373134328358209, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "LocalStackSize", ";"], "ground_truth": ["}"], "File": "AArch64MachineFunctionInfo1", "Func": "getLocalStackSize", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5328, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "TCChain", "=", "InChain", ";", "bool", "isTailCall", "=", "isInTailCallPosition", "(", "DAG", ",", "Op", ".", "getNode", "(", ")", ",", "TCChain", ")", ";", "if", "(", "isTailCall", ")", "InChain", "=", "TCChain", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "InChain", ",", "RetTy", ",", "false", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ",", "getLibcallCallingConv", "(", "Call", ")", ",", "isTailCall", ",", "false", ",", "true", ",", "Callee", ",", "Args", ",", "DAG", ",", "SDLoc", "(", "Op", ")", ")", ";"], "ground_truth": ["std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallInfo", "=", "LowerCallTo", "(", "CLI", ")", ";"], "File": "AArch64ISelLowering109", "Func": "LowerF128ToCall", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5329, "Length": 86, "Cover_Rate": 0.3173431734317343, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "AMDGPU", "::", "sub2", ":", "return", "<NUM_LIT>", ";", "case", "AMDGPU", "::", "sub3", ":", "return", "<NUM_LIT>", ";", "}"], "ground_truth": ["}"], "File": "SIISelLowering102", "Func": "SubIdx2Lane", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5330, "Length": 18, "Cover_Rate": 0.34615384615384615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__a", "+", "__b", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vadd_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5331, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_m_empty", "(", "void", ")", "{", "_mm_empty", "(", ")", ";"], "ground_truth": ["}"], "File": "mmintrin", "Func": "_m_empty", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5332, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "rs6000_cpu_attr", ")", "{", "case", "CPU_PPC8540", ":", "case", "CPU_PPC8548", ":", "return", "<NUM_LIT>", ";"], "ground_truth": ["case", "CPU_CELL", ":"], "File": "powerpcspe", "Func": "rs6000_use_sched_lookahead", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5333, "Length": 17, "Cover_Rate": 0.425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "SDValue", "(", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "lowerMSAStoreIntr", "(", "Op", ",", "DAG", ",", "Intr", ")", ";"], "ground_truth": ["}"], "File": "MipsSEISelLowering (2)", "Func": "lowerINTRINSIC_VOID", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5334, "Length": 30, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DiagnosticInfoUnsupported", "::", "DiagnosticInfoUnsupported", "(", "const", "Function", "&", "Fn", ",", "const", "Twine", "&", "Desc", ",", "DiagnosticSeverity", "Severity", ")", ":", "DiagnosticInfo", "(", "getKindID", "(", ")", ",", "Severity", ")", ",", "Description", "(", "Desc", ")", ",", "Fn", "(", "Fn", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUDiagnosticInfoUnsupported", "Func": "DiagnosticInfoUnsupported", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5335, "Length": 38, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__c", "=", "vec_sub", "(", "__a", ",", "__b", ")", ";", "return", "(", "__m64", ")", "(", "(", "__vector", "long", "long", ")", "__c", ")", "[", "<NUM_LIT>", "]", ";", "__m64_union", "__mu1", ",", "__mu2", ",", "__res", ";", "__mu1", ".", "as_m64", "=", "__m1", ";", "__mu2", ".", "as_m64", "=", "__m2", ";", "__res", ".", "as_short", "[", "<NUM_LIT>", "]", "=", "__mu1", ".", "as_short", "[", "<NUM_LIT>", "]", "-", "__mu2", ".", "as_short", "[", "<NUM_LIT>", "]", ";", "__res", ".", "as_short", "[", "<NUM_LIT>", "]", "=", "__mu1", ".", "as_short", "[", "<NUM_LIT>", "]", "-", "__mu2", ".", "as_short", "[", "<NUM_LIT>", "]", ";", "__res", ".", "as_short", "[", "<NUM_LIT>", "]", "=", "__mu1", ".", "as_short", "[", "<NUM_LIT>", "]", "-", "__mu2", ".", "as_short", "[", "<NUM_LIT>", "]", ";", "__res", ".", "as_short", "[", "<NUM_LIT>", "]", "=", "__mu1", ".", "as_short", "[", "<NUM_LIT>", "]", "-", "__mu2", ".", "as_short", "[", "<NUM_LIT>", "]", ";"], "ground_truth": ["return", "(", "__m64", ")", "__res", ".", "as_m64", ";"], "File": "mmintrin2", "Func": "_mm_sub_pi16", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5336, "Length": 136, "Cover_Rate": 0.7083333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vbicq_s32", "(", "int32x4_t", "__a", ",", "int32x4_t", "__b", ")", "{", "return", "__builtin_mve_vbicq_sv4si", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vbicq_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5337, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "ResTyNumElts", "=", "ResTy", ".", "getVectorNumElements", "(", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "Indices", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "ResTyNumElts", ";", "++", "i", ")", "Indices", ".", "push_back", "(", "Node", "->", "getMaskElt", "(", "i", ")", ")", ";", "if", "(", "isVECTOR_SHUFFLE_SPLATI", "(", "Op", ",", "ResTy", ",", "Indices", ",", "DAG", ")", ")", "return", "lowerVECTOR_SHUFFLE_VSHF", "(", "Op", ",", "ResTy", ",", "Indices", ",", "DAG", ")", ";", "SDValue", "Result", ";", "if", "(", "(", "Result", "=", "lowerVECTOR_SHUFFLE_ILVEV", "(", "Op", ",", "ResTy", ",", "Indices", ",", "DAG", ")", ")", ")", "return", "Result", ";", "if", "(", "(", "Result", "=", "lowerVECTOR_SHUFFLE_ILVOD", "(", "Op", ",", "ResTy", ",", "Indices", ",", "DAG", ")", ")", ")", "return", "Result", ";", "if", "(", "(", "Result", "=", "lowerVECTOR_SHUFFLE_ILVL", "(", "Op", ",", "ResTy", ",", "Indices", ",", "DAG", ")", ")", ")", "return", "Result", ";", "if", "(", "(", "Result", "=", "lowerVECTOR_SHUFFLE_ILVR", "(", "Op", ",", "ResTy", ",", "Indices", ",", "DAG", ")", ")", ")", "return", "Result", ";", "if", "(", "(", "Result", "=", "lowerVECTOR_SHUFFLE_PCKEV", "(", "Op", ",", "ResTy", ",", "Indices", ",", "DAG", ")", ")", ")", "return", "Result", ";", "if", "(", "(", "Result", "=", "lowerVECTOR_SHUFFLE_PCKOD", "(", "Op", ",", "ResTy", ",", "Indices", ",", "DAG", ")", ")", ")", "return", "Result", ";", "if", "(", "(", "Result", "=", "lowerVECTOR_SHUFFLE_SHF", "(", "Op", ",", "ResTy", ",", "Indices", ",", "DAG", ")", ")", ")", "return", "Result", ";", "return", "lowerVECTOR_SHUFFLE_VSHF", "(", "Op", ",", "ResTy", ",", "Indices", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "MipsSEISelLowering11", "Func": "lowerVECTOR_SHUFFLE", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5338, "Length": 224, "Cover_Rate": 0.8175182481751825, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "new", "TestMFP", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AVRTargetMachine17", "Func": "addPreEmitPass", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5339, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetAsmStreamer", "::", "<ISA_LIT>TargetAsmStreamer", "(", "formatted_raw_ostream", "&", "OS", ",", "MCInstPrinter", "&", "InstPrinter", ")", ":", "OS", "(", "OS", ")", ",", "InstPrinter", "(", "InstPrinter", ")", "{"], "ground_truth": ["}"], "File": "ARMELFStreamer52", "Func": "ARMTargetAsmStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5340, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "<ISA_LIT>MCExpr", "::", "getName", "(", ")", "const", "{", "const", "auto", "&", "Modifier", "=", "std", "::", "find_if", "(", "std", "::", "begin", "(", "ModifierNames", ")", ",", "std", "::", "end", "(", "ModifierNames", ")", ",", "[", "this", "]", "(", "ModifierEntry", "const", "&", "Mod", ")", "{", "return", "Mod", ".", "VariantKind", "==", "Kind", ";", "}", ")", ";", "if", "(", "Modifier", "!=", "std", "::", "end", "(", "ModifierNames", ")", ")", "{", "return", "Modifier", "->", "Spelling", ";", "}"], "ground_truth": ["return", "nullptr", ";"], "File": "SNESMCExpr", "Func": "getName", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5341, "Length": 74, "Cover_Rate": 0.9866666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>FrameLowering", "*", "getFrameLowering", "(", ")", "const", "override", "{"], "ground_truth": ["return", "&", "FrameLowering", ";"], "File": "ARCSubtarget", "Func": "getFrameLowering", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5342, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ShapeKind", "getKind", "(", ")", "const", "{", "return", "Kind", ";"], "ground_truth": ["}"], "File": "Relooper1", "Func": "getKind", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5343, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", "->", "isReg", "(", ")", "&&", "!", "I", "->", "getReg", "(", ")", ".", "isVirtual", "(", ")", "&&", "I", "->", "isUse", "(", ")", "&&", "RI", ".", "isPhysRegLiveAcrossClauses", "(", "I", "->", "getReg", "(", ")", ")", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "R600InstrInfo14", "Func": "isLegalToSplitMBBAt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5344, "Length": 40, "Cover_Rate": 0.449438202247191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cvtepi64_epi8", "(", "__m128i", "__A", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_pmovqb128_mask", "(", "(", "__v2di", ")", "__A", ",", "(", "__v16qi", ")", "_mm_undefined_si128", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vlintrin4", "Func": "_mm_cvtepi64_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5345, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_xor_ps", "(", "__mmask8", "__U", ",", "__m128", "__A", ",", "__m128", "__B", ")", "{", "return", "(", "__m128", ")", "__builtin_ia32_xorps128_mask", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ",", "(", "__v4sf", ")", "_mm_setzero_ps", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vldqintrin", "Func": "_mm_maskz_xor_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5346, "Length": 55, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Clause", ".", "second", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "BB", "->", "splice", "(", "InsertPos", ",", "BB", ",", "Clause", ".", "second", "[", "i", "]", ")", ";"], "ground_truth": ["}"], "File": "R600ControlFlowFinalizer1", "Func": "EmitALUClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5347, "Length": 42, "Cover_Rate": 0.32061068702290074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", ";", "}", "int64_t", "Imm", "=", "ConstNode", "->", "getSExtValue", "(", ")", ";", "if", "(", "XLenVT", "==", "<STR_LIT>", ")", "{", "ReplaceNode", "(", "Node", ",", "selectImm", "(", "CurDAG", ",", "SDLoc", "(", "Node", ")", ",", "Imm", ",", "XLenVT", ")", ")", ";", "return", ";", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "SDValue", "Imm", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "XLenVT", ")", ";", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Node", ")", "->", "getIndex", "(", ")", ";", "SDValue", "TFI", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "VT", ")", ";", "ReplaceNode", "(", "Node", ",", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "TFI", ",", "Imm", ")", ")", ";", "return", ";", "}", "case", "<STR_LIT>", ":", "{", "if", "(", "!", "Subtarget", "->", "is64Bit", "(", ")", ")", "break", ";", "SDNode", "*", "Op0", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ";", "uint64_t", "Mask", ";", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "isConstantMask", "(", "Op0", ",", "Mask", ")", ")", "{", "uint64_t", "ShAmt", "=", "Node", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "if", "(", "(", "Mask", "|", "maskTrailingOnes", "<", "uint64_t", ">", "(", "ShAmt", ")", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "ShAmtVal", "=", "CurDAG", "->", "getTargetConstant", "(", "ShAmt", ",", "SDLoc", "(", "Node", ")", ",", "XLenVT", ")", ";", "CurDAG", "->", "SelectNodeTo", "(", "Node", ",", "<STR_LIT>", ",", "XLenVT", ",", "Op0", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "ShAmtVal", ")", ";", "return", ";", "}", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "assert", "(", "!", "Subtarget", "->", "is64Bit", "(", ")", "&&", "<STR_LIT>", ")", ";", "ReplaceNode", "(", "Node", ",", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "{", "LoadSDNode", "*", "Load", "=", "cast", "<", "LoadSDNode", ">", "(", "Node", ")", ";", "if", "(", "Load", "->", "getAddressingMode", "(", ")", "!=", "<STR_LIT>", ")", "break", ";", "SDValue", "Chain", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Base", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Offset", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "bool", "simm12", "=", "false", ";", "bool", "signExtend", "=", "Load", "->", "getExtensionType", "(", ")", "==", "<STR_LIT>", ";", "if", "(", "auto", "ConstantOffset", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Offset", ")", ")", "{", "int", "ConstantVal", "=", "ConstantOffset", "->", "getSExtValue", "(", ")", ";", "simm12", "=", "isInt", "<", "<NUM_LIT>", ">", "(", "ConstantVal", ")", ";", "if", "(", "simm12", ")", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "ConstantVal", ",", "SDLoc", "(", "Offset", ")", ",", "Offset", ".", "getValueType", "(", ")", ")", ";", "}", "unsigned", "Opcode", "=", "<NUM_LIT>", ";", "switch", "(", "Load", "->", "getMemoryVT", "(", ")", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "<STR_LIT>", ":", "if", "(", "simm12", "&&", "signExtend", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "simm12", "&&", "!", "signExtend", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "!", "simm12", "&&", "signExtend", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "simm12", "&&", "signExtend", ")", "Opcode", "=", "<STR_LIT>", ";"], "ground_truth": ["else", "if", "(", "simm12", "&&", "!", "signExtend", ")", "Opcode", "=", "<STR_LIT>", ";"], "File": "RISCVISelDAGToDAG4", "Func": "Select", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5348, "Length": 504, "Cover_Rate": 0.48554913294797686, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["assert", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "AArch64ISelLowering23", "Func": "ReplaceNodeResults", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5349, "Length": 36, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "bss_sect_hdr", "!=", "NULL", ")", ";", "SectionData", "*", "bss_section", "=", "NULL", ";", "if", "(", "bss_sect_hdr", "->", "hasSectionData", "(", ")", ")", "bss_section", "=", "bss_sect_hdr", "->", "getSectionData", "(", ")", ";", "else", "bss_section", "=", "IRBuilder", "::", "CreateSectionData", "(", "*", "bss_sect_hdr", ")", ";", "uint32_t", "addralign", "=", "config", "(", ")", ".", "targets", "(", ")", ".", "bitclass", "(", ")", "/", "<NUM_LIT>", ";", "Fragment", "*", "frag", "=", "new", "FillFragment", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "pSym", ".", "size", "(", ")", ")", ";", "uint64_t", "size", "=", "ObjectBuilder", "::", "AppendFragment", "(", "*", "frag", ",", "*", "bss_section", ",", "addralign", ")", ";", "bss_sect_hdr", "->", "setSize", "(", "bss_sect_hdr", "->", "size", "(", ")", "+", "size", ")", ";", "ResolveInfo", "::", "Binding", "binding", "=", "(", "ResolveInfo", "::", "Binding", ")", "pSym", ".", "binding", "(", ")", ";", "if", "(", "binding", "==", "ResolveInfo", "::", "Weak", ")", "binding", "=", "ResolveInfo", "::", "Global", ";"], "ground_truth": ["LDSymbol", "*", "cpy_sym", "=", "pBuilder", ".", "AddSymbol", "<", "IRBuilder", "::", "Force", ",", "IRBuilder", "::", "Resolve", ">", "(", "pSym", ".", "name", "(", ")", ",", "(", "ResolveInfo", "::", "Type", ")", "pSym", ".", "type", "(", ")", ",", "ResolveInfo", "::", "Define", ",", "binding", ",", "pSym", ".", "size", "(", ")", ",", "<NUM_LIT>", ",", "FragmentRef", "::", "Create", "(", "*", "frag", ",", "<NUM_LIT>", ")", ",", "(", "ResolveInfo", "::", "Visibility", ")", "pSym", ".", "other", "(", ")", ")", ";"], "File": "HexagonRelocator", "Func": "defineSymbolforCopyReloc", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5350, "Length": 204, "Cover_Rate": 0.4766355140186916, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "KindTy", "::", "Imm", ":", "OS", "<<", "<STR_LIT>", "<<", "Imm", ";", "break", ";", "case", "KindTy", "::", "MemOp", ":", "MemOp", ".", "print", "(", "OS", ")", ";"], "ground_truth": ["break", ";"], "File": "M68kAsmParser", "Func": "print", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5351, "Length": 27, "Cover_Rate": 0.38028169014084506, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CCInfo", ".", "AllocateReg", "(", "ImplicitBufferPtrReg", ")", ";", "}", "unsigned", "NumArgs", "=", "F", ".", "arg_size", "(", ")", ";", "Function", "::", "const_arg_iterator", "CurOrigArg", "=", "F", ".", "arg_begin", "(", ")", ";", "const", "<ISA_LIT>TargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "<ISA_LIT>TargetLowering", ">", "(", ")", ";", "unsigned", "P<ISA_LIT>nputNum", "=", "<NUM_LIT>", ";", "BitVector", "Skipped", "(", "NumArgs", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumArgs", ";", "++", "i", ",", "++", "CurOrigArg", ")", "{", "EVT", "ValEVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "CurOrigArg", "->", "getType", "(", ")", ")", ";", "<STR_LIT>", "Flags", ";", "assert", "(", "VRegs", "[", "i", "]", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "ArgInfo", "OrigArg", "{", "VRegs", "[", "i", "]", "[", "<NUM_LIT>", "]", ",", "CurOrigArg", "->", "getType", "(", ")", "}", ";", "setArgFlags", "(", "OrigArg", ",", "i", "+", "<NUM_LIT>", ",", "DL", ",", "F", ")", ";", "Flags", ".", "setOrigAlign", "(", "DL", ".", "getABITypeAlignment", "(", "CurOrigArg", "->", "getType", "(", ")", ")", ")", ";", "if", "(", "F", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "<ISA_LIT>_PS", "&&", "!", "OrigArg", ".", "Flags", ".", "isInReg", "(", ")", "&&", "!", "OrigArg", ".", "Flags", ".", "isByVal", "(", ")", "&&", "P<ISA_LIT>nputNum", "<=", "<NUM_LIT>", ")", "{", "if", "(", "CurOrigArg", "->", "use_empty", "(", ")", "&&", "!", "Info", "->", "isP<ISA_LIT>nputAllocated", "(", "P<ISA_LIT>nputNum", ")", ")", "{", "Skipped", ".", "set", "(", "i", ")", ";", "++", "P<ISA_LIT>nputNum", ";", "continue", ";", "}", "Info", "->", "markP<ISA_LIT>nputAllocated", "(", "P<ISA_LIT>nputNum", ")", ";", "if", "(", "!", "CurOrigArg", "->", "use_empty", "(", ")", ")", "Info", "->", "markP<ISA_LIT>nputEnabled", "(", "P<ISA_LIT>nputNum", ")", ";", "++", "P<ISA_LIT>nputNum", ";", "}", "CCAssignFn", "*", "AssignFn", "=", "CCAssignFnForCall", "(", "F", ".", "getCallingConv", "(", ")", ",", "false", ")", ";", "if", "(", "ValEVT", ".", "isVector", "(", ")", ")", "{", "EVT", "ElemVT", "=", "ValEVT", ".", "getVectorElementType", "(", ")", ";", "if", "(", "!", "ValEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "ValVT", "=", "ElemVT", ".", "getSimpleVT", "(", ")", ";", "bool", "Res", "=", "AssignFn", "(", "i", ",", "ValVT", ",", "ValVT", ",", "CCValAssign", "::", "Full", ",", "OrigArg", ".", "Flags", ",", "CCInfo", ")", ";", "if", "(", "!", "Res", ")", "return", "false", ";", "}", "else", "{", "MVT", "ValVT", "=", "ValEVT", ".", "getSimpleVT", "(", ")", ";", "if", "(", "!", "ValEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "bool", "Res", "=", "AssignFn", "(", "i", ",", "ValVT", ",", "ValVT", ",", "CCValAssign", "::", "Full", ",", "OrigArg", ".", "Flags", ",", "CCInfo", ")", ";", "if", "(", "Res", ")", "return", "false", ";", "}", "}", "Function", "::", "const_arg_iterator", "Arg", "=", "F", ".", "arg_begin", "(", ")", ";"], "ground_truth": ["if", "(", "F", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "<ISA_LIT>_VS", "||", "F", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "<ISA_LIT>_PS", ")", "{"], "File": "AMDGPUCallLowering7", "Func": "lowerFormalArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5352, "Length": 417, "Cover_Rate": 0.4001919385796545, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_cvtusepi64_storeu_epi16", "(", "void", "*", "__P", ",", "__mmask8", "__M", ",", "__m256i", "__A", ")", "{"], "ground_truth": ["__builtin_ia32_pmovusqw256mem_mask", "(", "(", "unsigned", "long", "long", "*", ")", "__P", ",", "(", "__v4di", ")", "__A", ",", "__M", ")", ";"], "File": "avx512vlintrin1", "Func": "_mm256_mask_cvtusepi64_storeu_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5353, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "rs", "<", "<NUM_LIT>", ")", "rs", "=", "<NUM_LIT>", ";"], "ground_truth": ["return", "(", "(", "GET_MODE_SIZE", "(", "mode", ")", "+", "rs", "-", "<NUM_LIT>", ")", "/", "rs", ")", ";"], "File": "rl782", "Func": "rl78_hard_regno_nregs", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5354, "Length": 26, "Cover_Rate": 0.5777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "float16x8x2_t", "__rv", ";", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint16x8_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint16x8_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint16x8_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "ground_truth": ["__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint16x8_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "File": "arm", "Func": "neon_vuzpq_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5355, "Length": 143, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "}", "if", "(", "ST", ".", "hasSwap", "(", ")", "&&", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "{", "if", "(", "auto", "*", "NextMI", "=", "matchSwap", "(", "MI", ",", "MRI", ",", "TII", ")", ")", "{", "Next", "=", "NextMI", "->", "getIterator", "(", ")", ";", "continue", ";", "}", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "const", "MachineOperand", "*", "Dest", "=", "&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "*", "Src0", "=", "&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "*", "Src1", "=", "&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "Src0", "->", "isReg", "(", ")", "&&", "Src1", "->", "isReg", "(", ")", ")", "{", "if", "(", "TII", "->", "commuteInstruction", "(", "MI", ",", "false", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "std", "::", "swap", "(", "Src0", ",", "Src1", ")", ";", "}", "if", "(", "Dest", "->", "getReg", "(", ")", ".", "isVirtual", "(", ")", "&&", "Src0", "->", "isReg", "(", ")", ")", "{", "MRI", ".", "setRegAllocationHint", "(", "Dest", "->", "getReg", "(", ")", ",", "<NUM_LIT>", ",", "Src0", "->", "getReg", "(", ")", ")", ";", "MRI", ".", "setRegAllocationHint", "(", "Src0", "->", "getReg", "(", ")", ",", "<NUM_LIT>", ",", "Dest", "->", "getReg", "(", ")", ")", ";", "continue", ";", "}", "if", "(", "Src0", "->", "isReg", "(", ")", "&&", "Src0", "->", "getReg", "(", ")", "==", "Dest", "->", "getReg", "(", ")", ")", "{", "if", "(", "Src1", "->", "isImm", "(", ")", "&&", "isKImmOperand", "(", "TII", ",", "*", "Src1", ")", ")", "{", "unsigned", "Opc", "=", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "Opc", ")", ")", ";", "MI", ".", "tieOperands", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "}", "}", "if", "(", "MI", ".", "isCompare", "(", ")", "&&", "TII", "->", "isSOPC", "(", "MI", ")", ")", "{", "shrinkScalarCompare", "(", "TII", ",", "MI", ")", ";", "continue", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "const", "MachineOperand", "&", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Src", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Src", ".", "isImm", "(", ")", "&&", "Dst", ".", "getReg", "(", ")", ".", "isPhysical", "(", ")", ")", "{", "int32_t", "ReverseImm", ";", "if", "(", "isKImmOperand", "(", "TII", ",", "Src", ")", ")", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "else", "if", "(", "isReverseInlineImm", "(", "TII", ",", "Src", ",", "ReverseImm", ")", ")", "{", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["Src", ".", "setImm", "(", "ReverseImm", ")", ";"], "File": "SIShrinkInstructions13", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5356, "Length": 429, "Cover_Rate": 0.3434747798238591, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "qword", "si_mpyhhu", "(", "qword", "a", ",", "qword", "b", ")", "{", "return", "(", "(", "qword", ")", "(", "vec_mule", "(", "(", "vec_ushort8", ")", "(", "a", ")", ",", "(", "vec_ushort8", ")", "(", "b", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "si2vmx", "Func": "si_mpyhhu", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5357, "Length": 38, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isRegisterType", "(", "Ty", ")", "&&", "isLoadStoreSizeLegal", "(", "ST", ",", "Query", ",", "Opcode", ")", "&&", "!", "loadStoreBitcastWorkaround", "(", "Ty", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo17", "Func": "isLoadStoreLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5358, "Length": 22, "Cover_Rate": 0.43137254901960786, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>DAGToDAGISel", "(", "<ISA_LIT>TargetMachine", "&", "tm", ")", ":", "SelectionDAGISel", "(", "tm", ")", ",", "TM", "(", "tm", ")", "{"], "ground_truth": ["}"], "File": "VideocoreISelDAGToDAG", "Func": "VideocoreDAGToDAGISel", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5359, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_punpckhdq256_mask", "(", "(", "__v8si", ")", "__A", ",", "(", "__v8si", ")", "__B", ",", "(", "__v8si", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_mask_unpackhi_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5360, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "AlphaRegisterInfo", "Func": "getEHExceptionRegister", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5361, "Length": 8, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ")", ":", "MCAsmBackend", "(", ")", "{"], "ground_truth": ["}"], "File": "X86AsmBackend59", "Func": "X86AsmBackend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5362, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>CallFrameOptimization", "::", "collectCallInfo", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "CallContext", "&", "Context", ")", "{", "const", "<ISA_LIT>RegisterInfo", "&", "RegInfo", "=", "*", "static_cast", "<", "const", "<ISA_LIT>RegisterInfo", "*", ">", "(", "STI", "->", "getRegisterInfo", "(", ")", ")", ";", "assert", "(", "I", "->", "getOpcode", "(", ")", "==", "TII", "->", "getCallFrameSetupOpcode", "(", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "FrameSetup", "=", "I", "++", ";", "Context", ".", "FrameSetup", "=", "FrameSetup", ";", "unsigned", "int", "MaxAdjust", "=", "TII", "->", "getFrameSize", "(", "*", "FrameSetup", ")", ">>", "Log2SlotSize", ";", "if", "(", "!", "MaxAdjust", ")", "{", "Context", ".", "NoStackParams", "=", "true", ";", "return", ";", "}", "while", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "I", "->", "isDebugInstr", "(", ")", ")", "++", "I", ";", "Register", "StackPtr", "=", "RegInfo", ".", "getStackRegister", "(", ")", ";", "auto", "StackPtrCopyInst", "=", "MBB", ".", "end", "(", ")", ";", "for", "(", "auto", "J", "=", "I", ";", "!", "J", "->", "isCall", "(", ")", ";", "++", "J", ")", "if", "(", "J", "->", "isCopy", "(", ")", "&&", "J", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "J", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "J", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "StackPtr", ")", "{", "StackPtrCopyInst", "=", "J", ";", "Context", ".", "SPCopy", "=", "&", "*", "J", "++", ";", "StackPtr", "=", "Context", ".", "SPCopy", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "break", ";", "}", "if", "(", "MaxAdjust", ">", "<NUM_LIT>", ")", "Context", ".", "ArgStoreVector", ".", "resize", "(", "MaxAdjust", ",", "nullptr", ")", ";", "DenseSet", "<", "unsigned", "int", ">", "UsedRegs", ";", "for", "(", "InstClassification", "Classification", "=", "Skip", ";", "Classification", "!=", "Exit", ";", "++", "I", ")", "{", "if", "(", "I", "==", "StackPtrCopyInst", ")", "continue", ";", "Classification", "=", "classifyInstruction", "(", "MBB", ",", "I", ",", "RegInfo", ",", "UsedRegs", ")", ";", "if", "(", "Classification", "!=", "Convert", ")", "continue", ";", "if", "(", "!", "I", "->", "getOperand", "(", "<STR_LIT>", ")", ".", "isReg", "(", ")", "||", "(", "I", "->", "getOperand", "(", "<STR_LIT>", ")", ".", "getReg", "(", ")", "!=", "StackPtr", ")", "||", "!", "I", "->", "getOperand", "(", "<STR_LIT>", ")", ".", "isImm", "(", ")", "||", "(", "I", "->", "getOperand", "(", "<STR_LIT>", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "||", "(", "I", "->", "getOperand", "(", "<STR_LIT>", ")", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ")", "||", "(", "I", "->", "getOperand", "(", "<STR_LIT>", ")", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ")", "||", "!", "I", "->", "getOperand", "(", "<STR_LIT>", ")", ".", "isImm", "(", ")", ")", "return", ";", "int64_t", "StackDisp", "=", "I", "->", "getOperand", "(", "<STR_LIT>", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["assert", "(", "StackDisp", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "X86CallFrameOptimization", "Func": "collectCallInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5363, "Length": 421, "Cover_Rate": 0.6119186046511628, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "nvptx_function_arg_advance", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", ")", "{"], "ground_truth": ["CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";"], "File": "nvptx", "Func": "nvptx_function_arg_advance", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 5364, "Length": 21, "Cover_Rate": 0.7777777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isFLAT", "(", "MI", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "MI", ".", "memoperands_empty", "(", ")", ")", "return", "true", ";"], "File": "SIInstrInfo (2)", "Func": "mayAccessFlatAddressSpace", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5365, "Length": 22, "Cover_Rate": 0.3235294117647059, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "if", "(", "Alignment", ">=", "<NUM_LIT>", ")", "Opc", "=", "Subtarget", "->", "hasAVX", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opc", "=", "Subtarget", "->", "hasAVX", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "Alignment", ">=", "<NUM_LIT>", ")", "Opc", "=", "Subtarget", "->", "hasAVX", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opc", "=", "Subtarget", "->", "hasAVX", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "Alignment", ">=", "<NUM_LIT>", ")", "Opc", "=", "Subtarget", "->", "hasAVX", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opc", "=", "Subtarget", "->", "hasAVX", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "}", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ";", "addFullAddress", "(", "MIB", ",", "AM", ")", ";", "if", "(", "MMO", ")", "MIB", "->", "addMemOperand", "(", "*", "FuncInfo", ".", "MF", ",", "MMO", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "X86FastISel101", "Func": "X86FastEmitLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5366, "Length": 213, "Cover_Rate": 0.43917525773195876, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "func_addr", "=", "func", ";", "call", "[", "<NUM_LIT>", "]", "=", "gen_rtx_CALL", "(", "VOIDmode", ",", "gen_rtx_MEM", "(", "SImode", ",", "func_addr", ")", ",", "tlsarg", ")", ";", "if", "(", "value", "!=", "NULL_RTX", ")", "call", "[", "<NUM_LIT>", "]", "=", "gen_rtx_SET", "(", "value", ",", "call", "[", "<NUM_LIT>", "]", ")", ";", "call", "[", "<NUM_LIT>", "]", "=", "gen_rtx_USE", "(", "VOIDmode", ",", "cookie", ")", ";", "n", "=", "<NUM_LIT>", ";", "if", "(", "TARGET_SECURE_PLT", "&&", "flag_pic", "&&", "GET_CODE", "(", "func_addr", ")", "==", "SYMBOL_REF", "&&", "!", "SYMBOL_REF_LOCAL_P", "(", "func_addr", ")", ")", "call", "[", "n", "++", "]", "=", "gen_rtx_USE", "(", "VOIDmode", ",", "pic_offset_table_rtx", ")", ";", "call", "[", "n", "++", "]", "=", "gen_hard_reg_clobber", "(", "Pmode", ",", "LR_REGNO", ")", ";"], "ground_truth": ["insn", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec_v", "(", "n", ",", "call", ")", ")", ";"], "File": "rs6000", "Func": "rs6000_call_sysv", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5367, "Length": 120, "Cover_Rate": 0.3614457831325301, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "SystemZFrameInfo", "Func": "hasReservedCallFrame", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5368, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "CCValid", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "CCMask", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "Selects", ";", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "DbgValues", ";", "Selects", ".", "push_back", "(", "&", "MI", ")", ";", "unsigned", "Count", "=", "<NUM_LIT>", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "NextMIIt", "=", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ";", "NextMIIt", "!=", "MBB", "->", "end", "(", ")", ";", "++", "NextMIIt", ")", "{", "if", "(", "isSelectPseudo", "(", "*", "NextMIIt", ")", ")", "{", "assert", "(", "NextMIIt", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "CCValid", "&&", "<STR_LIT>", ")", ";", "if", "(", "NextMIIt", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "CCMask", "||", "NextMIIt", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "(", "CCValid", "^", "CCMask", ")", ")", "{", "Selects", ".", "push_back", "(", "&", "*", "NextMIIt", ")", ";", "continue", ";", "}", "break", ";", "}", "if", "(", "NextMIIt", "->", "definesRegister", "(", "<STR_LIT>", ")", "||", "NextMIIt", "->", "usesCustomInsertionHook", "(", ")", ")", "break", ";", "bool", "User", "=", "false", ";", "for", "(", "auto", "SelMI", ":", "Selects", ")", "if", "(", "NextMIIt", "->", "readsVirtualRegister", "(", "SelMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "{", "User", "=", "true", ";", "break", ";", "}", "if", "(", "NextMIIt", "->", "isDebugInstr", "(", ")", ")", "{", "if", "(", "User", ")", "{", "assert", "(", "NextMIIt", "->", "isDebugValue", "(", ")", "&&", "<STR_LIT>", ")", ";", "DbgValues", ".", "push_back", "(", "&", "*", "NextMIIt", ")", ";", "}", "}", "else", "if", "(", "User", "||", "++", "Count", ">", "<NUM_LIT>", ")", "break", ";", "}"], "ground_truth": ["MachineInstr", "*", "LastMI", "=", "Selects", ".", "back", "(", ")", ";"], "File": "SystemZISelLowering (2)2", "Func": "emitSelect", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5369, "Length": 279, "Cover_Rate": 0.5284090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_neon_vcmlaq_lane270v8hf", "(", "__r", ",", "__a", ",", "__b", ",", "__index", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vcmlaq_rot270_lane_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5370, "Length": 13, "Cover_Rate": 0.4482758620689655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "Ret", ";", "Ret", "+=", "<STR_LIT>", ";", "return", "Ret", ";"], "ground_truth": ["}"], "File": "LoongArchTargetMachine", "Func": "computeDataLayout", "Target": "LoongArch", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5371, "Length": 13, "Cover_Rate": 0.52, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ".", "addReg", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "FBB", ")", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "PPCInstrInfo107", "Func": "InsertBranch", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5372, "Length": 64, "Cover_Rate": 0.3018867924528302, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Chain", "=", "Alloc", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "EVT", "DupVTs", "[", "]", "=", "{", "Alloc", ".", "getValueType", "(", ")", ",", "<STR_LIT>", "}", ";", "SDValue", "DupOps", "[", "]", "=", "{", "Chain", ",", "Alloc", "}", ";", "SDValue", "Dup", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DupVTs", ",", "DupOps", ")", ";", "Chain", "=", "Dup", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["std", "::", "string", "MethodDescStr", "=", "MFI", "->", "getFromTypeNameMap", "(", "AllocatedTy", ")", ";"], "File": "JVMISelLowering", "Func": "GenConstructorCallSequence", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5373, "Length": 73, "Cover_Rate": 0.35609756097560974, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "Type", "*", "PtrTy", "=", "VecTy", "->", "getPointerTo", "(", "LI", "->", "getPointerAddressSpace", "(", ")", ")", ";", "Type", "*", "Tys", "[", "<NUM_LIT>", "]", "=", "{", "VecTy", ",", "PtrTy", "}", ";", "static", "const", "<STR_LIT>", "LoadInts", "[", "<NUM_LIT>", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "Function", "*", "LdNFunc", "=", "<STR_LIT>", "(", "LI", "->", "getModule", "(", ")", ",", "LoadInts", "[", "Factor", "-", "<NUM_LIT>", "]", ",", "Tys", ")", ";", "DenseMap", "<", "ShuffleVectorInst", "*", ",", "SmallVector", "<", "Value", "*", ",", "<NUM_LIT>", ">>", "SubVecs", ";", "for", "(", "unsigned", "LoadCount", "=", "<NUM_LIT>", ";", "LoadCount", "<", "NumLoads", ";", "++", "LoadCount", ")", "{", "if", "(", "LoadCount", ">", "<NUM_LIT>", ")", "BaseAddr", "=", "Builder", ".", "CreateConstGEP1_32", "(", "BaseAddr", ",", "VecTy", "->", "getVectorNumElements", "(", ")", "*", "Factor", ")", ";", "CallInst", "*", "LdN", "=", "Builder", ".", "CreateCall", "(", "LdNFunc", ",", "Builder", ".", "CreateBitCast", "(", "BaseAddr", ",", "PtrTy", ")", ",", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Shuffles", ".", "size", "(", ")", ";", "i", "++", ")", "{", "ShuffleVectorInst", "*", "SVI", "=", "Shuffles", "[", "i", "]", ";", "unsigned", "Index", "=", "Indices", "[", "i", "]", ";", "Value", "*", "SubVec", "=", "Builder", ".", "CreateExtractValue", "(", "LdN", ",", "Index", ")", ";"], "ground_truth": ["if", "(", "EltTy", "->", "isPointerTy", "(", ")", ")", "SubVec", "=", "Builder", ".", "CreateIntToPtr", "(", "SubVec", ",", "VectorType", "::", "get", "(", "SVI", "->", "getType", "(", ")", "->", "getVectorElementType", "(", ")", ",", "VecTy", "->", "getVectorNumElements", "(", ")", ")", ")", ";"], "File": "AArch64ISelLowering", "Func": "lowerInterleavedLoad", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5374, "Length": 228, "Cover_Rate": 0.4214417744916821, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>SPClone", "(", ")", ":", "ModulePass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "PatmosSPClone", "Func": "PatmosSPClone", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 5375, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "DestVT", "=", "VA", ".", "getValVT", "(", ")", ";", "if", "(", "RVVT", "!=", "DestVT", ")", "{", "if", "(", "RVVT", "!=", "<STR_LIT>", "&&", "RVVT", "!=", "<STR_LIT>", "&&", "RVVT", "!=", "<STR_LIT>", ")", "return", "false", ";", "assert", "(", "DestVT", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "Outs", "[", "<NUM_LIT>", "]", ".", "Flags", ".", "isZExt", "(", ")", "||", "Outs", "[", "<NUM_LIT>", "]", ".", "Flags", ".", "isSExt", "(", ")", ")", "{", "SrcReg", "=", "<ISA_LIT>EmitIntExt", "(", "RVVT", ",", "SrcReg", ",", "DestVT", ",", "Outs", "[", "<NUM_LIT>", "]", ".", "Flags", ".", "isZExt", "(", ")", ")", ";", "if", "(", "SrcReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "}", "}", "unsigned", "DstReg", "=", "VA", ".", "getLocReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "MRI", ".", "getRegClass", "(", "SrcReg", ")", ";", "if", "(", "!", "SrcRC", "->", "contains", "(", "DstReg", ")", ")", "return", "false", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "RetRegs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "}", "unsigned", "RetOpc", "=", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "RetOpc", ")", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "for", "(", "unsigned", "R", ":", "RetRegs", ")", "MIB", ".", "addReg", "(", "R", ",", "RegState", "::", "Implicit", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)3", "Func": "SelectRet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5376, "Length": 236, "Cover_Rate": 0.4097222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasTinyEncoding", ";"], "ground_truth": ["}"], "File": "MOSSubtarget", "Func": "hasTinyEncoding", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5377, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Uses", ".", "count", "(", "MO", ".", "getReg", "(", ")", ")", ")", "continue", ";"], "ground_truth": ["MO", ".", "setIsKill", "(", "false", ")", ";"], "File": "Thumb2ITBlockPass (2)1", "Func": "ClearKillFlags", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5378, "Length": 23, "Cover_Rate": 0.30666666666666664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "continue", ";", "}", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ",", "InFlag", ")", ";", "Chain", "=", "Val", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "Val", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering23", "Func": "LowerCallResult", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5379, "Length": 97, "Cover_Rate": 0.34035087719298246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IdSymbolic", "[", "Id", "]", "&&", "Name", "==", "IdSymbolic", "[", "Id", "]", ")", "return", "Id", ";", "}", "return", "ID_UNKNOWN_", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "getHwregId", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5380, "Length": 22, "Cover_Rate": 0.4888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "selectVSplatUimm2", "(", "SDValue", "N", ",", "SDValue", "&", "Imm", ")", "const", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "MipsISelDAGToDAG (2)", "Func": "selectVSplatUimm2", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5381, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "if", "(", "!", "first", ")", "eatComma", "(", ")", ";", "first", "=", "false", ";", "auto", "MatchResult", "=", "MatchOperandParserImpl", "(", "Operands", ",", "Mnemonic", ")", ";", "if", "(", "MatchResult", "==", "MatchOperand_Success", ")", "{", "continue", ";", "}", "if", "(", "MatchResult", "==", "MatchOperand_ParseFail", ")", "{"], "ground_truth": ["SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";"], "File": "MCS51AsmParser", "Func": "ParseInstruction", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5382, "Length": 65, "Cover_Rate": 0.39634146341463417, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "<ISA_LIT>SelectAddress", "(", "LI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "AM", ")", ")", "return", "false", ";", "const", "<ISA_LIT>InstrInfo", "&", "XII", "=", "(", "const", "<ISA_LIT>InstrInfo", "&", ")", "TII", ";", "unsigned", "Size", "=", "DL", ".", "getTypeAllocSize", "(", "LI", "->", "getType", "(", ")", ")", ";", "unsigned", "Alignment", "=", "LI", "->", "getAlignment", "(", ")", ";", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "AddrOps", ";", "AM", ".", "getFullAddress", "(", "AddrOps", ")", ";"], "ground_truth": ["MachineInstr", "*", "Result", "=", "XII", ".", "foldMemoryOperandImpl", "(", "*", "FuncInfo", ".", "MF", ",", "MI", ",", "OpNo", ",", "AddrOps", ",", "Size", ",", "Alignment", ")", ";"], "File": "X86FastISel (2)", "Func": "tryToFoldLoadIntoMI", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5383, "Length": 92, "Cover_Rate": 0.6344827586206897, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>MachineFunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "GlobalBaseReg", "(", ")", ",", "VarArgsFrameOffset", "(", "<NUM_LIT>", ")", ",", "IsLeafProc", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "VEMachineFunctionInfo1", "Func": "VEMachineFunctionInfo", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5384, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "usePrecSqrtF32", "(", ")", "const", "{", "if", "(", "UsePrecSqrtF32", ".", "getNumOccurrences", "(", ")", ">", "<NUM_LIT>", ")", "{", "return", "UsePrecSqrtF32", ";", "}", "else", "{", "if", "(", "TM", ".", "Options", ".", "UnsafeFPMath", ")", "return", "false", ";", "else", "return", "true", ";"], "ground_truth": ["}"], "File": "NVPTXISelDAGToDAG14", "Func": "usePrecSqrtF32", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5385, "Length": 41, "Cover_Rate": 0.9761904761904762, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx_insn", "*", "insn", ";", "if", "(", "offset", "==", "<NUM_LIT>", ")", "return", ";", "if", "(", "offset", "<", "-", "<NUM_LIT>", "||", "offset", ">", "<NUM_LIT>", ")", "{", "rtx", "reg", "=", "gen_rtx_REG", "(", "SImode", ",", "REG_A0", ")", ";", "rtx", "low", "=", "GEN_INT", "(", "trunc_int_for_mode", "(", "offset", ",", "HImode", ")", ")", ";", "insn", "=", "emit_insn", "(", "gen_movsi_high", "(", "reg", ",", "low", ")", ")", ";", "if", "(", "frame_related_p", ")", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "insn", "=", "emit_insn", "(", "gen_movsi_lo_sum", "(", "reg", ",", "reg", ",", "to_add", ")", ")", ";"], "ground_truth": ["if", "(", "frame_related_p", ")", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";"], "File": "c6x2", "Func": "emit_add_sp_const", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 5386, "Length": 95, "Cover_Rate": 0.521978021978022, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "ArgOffset", "=", "<ISA_LIT>FrameInfo", "::", "minStackSize", "(", ")", ";", "unsigned", "ArgRegIdx", "=", "<NUM_LIT>", ";", "std", "::", "vector", "<", "std", "::", "pair", "<", "unsigned", ",", "SDValue", ">", ">", "RegsToPass", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "MemOpChains", ";", "for", "(", ";", "ArgRegIdx", "!=", "NumOps", ";", "++", "ArgRegIdx", ")", "{", "SDValue", "Arg", "=", "OutVals", "[", "ArgRegIdx", "]", ";", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "ArgRegIdx", "]", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getConstant", "(", "ArgOffset", ",", "StackPtr", ".", "getValueType", "(", ")", ")", ";", "PtrOff", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "StackPtr", ",", "PtrOff", ")", ";", "switch", "(", "Arg", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "ArgRegIdx", "!=", "NumArgRegs", ")", "{", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ")", ")", ";", "}", "else", "{", "MemOpChains", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Arg", ",", "PtrOff", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";", "ArgOffset", "+=", "StackSlotSize", ";", "}", "break", ";", "}", "}", "unsigned", "NumStackBytes", "=", "ArgOffset", "-", "<ISA_LIT>FrameInfo", "::", "minStackSize", "(", ")", ";", "Chain", "=", "DAG", ".", "getCALLSEQ_START", "(", "Chain", ",", "DAG", ".", "getIntPtrConstant", "(", "NumStackBytes", ",", "true", ")", ")", ";", "if", "(", "!", "MemOpChains", ".", "empty", "(", ")", ")", "{", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "&", "MemOpChains", "[", "<NUM_LIT>", "]", ",", "MemOpChains", ".", "size", "(", ")", ")", ";", "}", "SDValue", "InFlag", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "unsigned", "CallOpc", "=", "<STR_LIT>", ";", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "G", "->", "getGlobal", "(", ")", ";", "EVT", "CalleeVT", "=", "Callee", ".", "getValueType", "(", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "PtrVT", ")", ";", "SDValue", "GA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "CalleeVT", ")", ";", "if", "(", "!", "ST", "->", "usingLargeMem", "(", ")", ")", "{", "if", "(", "GV", "->", "isDeclaration", "(", ")", ")", "{", "Callee", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "CalleeVT", ",", "GA", ",", "Zero", ")", ";", "}", "else", "{", "Callee", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "CalleeVT", ",", "GA", ",", "Zero", ")", ";", "}", "}", "else", "{", "Callee", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "GA", ",", "Zero", ")", ";", "}"], "ground_truth": ["}", "else", "if", "(", "ExternalSymbolSDNode", "*", "S", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", "{"], "File": "SPUISelLowering7", "Func": "LowerCall", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5387, "Length": 521, "Cover_Rate": 0.44913793103448274, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "getSext", "(", ")", "const", "{"], "ground_truth": ["return", "Sext", ";"], "File": "SIPeepholeSDWA", "Func": "getSext", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5388, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineLoopInfo", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineLoopInfo", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "ground_truth": ["}"], "File": "rvexVLIWPacketizer", "Func": "getAnalysisUsage", "Target": "rvex", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 5389, "Length": 59, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "res", ")", ":", "<STR_LIT>", "(", "mm", ")", ",", "<STR_LIT>", "(", "mn", ")", ")", ";", "return", "res", ";"], "ground_truth": ["}"], "File": "ushmedia", "Func": "sh_media_MMULFXRP_W", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5390, "Length": 24, "Cover_Rate": 0.5106382978723404, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "SDValue", "Lo", "=", "extract128BitVector", "(", "In", ",", "<NUM_LIT>", ",", "DAG", ",", "DL", ")", ";", "SDValue", "Hi", "=", "extract128BitVector", "(", "In", ",", "<NUM_LIT>", ",", "DAG", ",", "DL", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Lo", ")", ";", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Hi", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Lo", ",", "Hi", ")", ";", "}", "MVT", "EltVT", "=", "Subtarget", ".", "hasVLX", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", "(", "<NUM_LIT>", "/", "NumElts", ")", ";", "MVT", "ExtVT", "=", "<STR_LIT>", "(", "EltVT", ",", "NumElts", ")", ";", "In", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ExtVT", ",", "In", ")", ";", "InVT", "=", "ExtVT", ";", "ShiftInx", "=", "InVT", ".", "getScalarSizeInBits", "(", ")", "-", "<NUM_LIT>", ";", "}", "if", "(", "DAG", ".", "ComputeNumSignBits", "(", "In", ")", "<", "InVT", ".", "getScalarSizeInBits", "(", ")", ")", "{"], "ground_truth": ["In", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "InVT", ",", "In", ",", "DAG", ".", "getConstant", "(", "ShiftInx", ",", "DL", ",", "InVT", ")", ")", ";"], "File": "X86ISelLowering (2)6", "Func": "LowerTruncateVecI1", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5391, "Length": 176, "Cover_Rate": 0.31597845601436264, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_move_insn", "(", "mem", ",", "chain_value", ")", ";", "mem", "=", "adjust_address", "(", "m_tramp", ",", "HImode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "mem", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ";", "emit_move_insn", "(", "mem", ",", "fnaddr", ")", ";"], "ground_truth": ["}"], "File": "pdp11", "Func": "pdp11_trampoline_init", "Target": "pdp11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5392, "Length": 36, "Cover_Rate": 0.33962264150943394, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "InstrInfo", ";"], "ground_truth": ["}"], "File": "MSP430TargetMachine10", "Func": "getInstrInfo", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5393, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "findRedundantStores", "(", "void", ")", "{", "std", "::", "map", "<", "MachineInstr", "*", ",", "std", "::", "pair", "<", "BitVector", ",", "BitVector", ">", ">", "collected_stores", ";", "std", "::", "queue", "<", "MachineBasicBlock", "*", ">", "worklist", ";", "for", "(", "po_iterator", "<", "MachineBasicBlock", "*", ">", "POI", "=", "po_begin", "(", "&", "MF", ".", "front", "(", ")", ")", ",", "POIe", "=", "po_end", "(", "&", "MF", ".", "front", "(", ")", ")", ";", "POI", "!=", "POIe", ";", "++", "POI", ")", "{", "worklist", ".", "push", "(", "*", "POI", ")", ";", "}", "while", "(", "!", "worklist", ".", "empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "worklist", ".", "front", "(", ")", ";", "worklist", ".", "pop", "(", ")", ";", "Blockinfo", "&", "BI", "=", "this", "->", "BlockInfos", ".", "at", "(", "MBB", ")", ";", "BitVector", "subseqstores", "(", "NumFIs", ",", "true", ")", ";", "BitVector", "futureloads", "(", "NumFIs", ")", ";", "if", "(", "MBB", "->", "succ_size", "(", ")", ">", "<NUM_LIT>", ")", "{", "for", "(", "MachineBasicBlock", "::", "succ_iterator", "SI", "=", "MBB", "->", "succ_begin", "(", ")", ";", "SI", "!=", "MBB", "->", "succ_end", "(", ")", ";", "++", "SI", ")", "{", "Blockinfo", "&", "BISucc", "=", "this", "->", "BlockInfos", ".", "at", "(", "*", "SI", ")", ";", "futureloads", "|=", "BISucc", ".", "FutureLoadsEntry", ";", "subseqstores", "&=", "BISucc", ".", "SubseqStoresEntry", ";"], "ground_truth": ["}"], "File": "PatmosSPReduce", "Func": "findRedundantStores", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 5394, "Length": 197, "Cover_Rate": 0.37595419847328243, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "<NUM_LIT>", ",", "Expr", ",", "MCFixupKind", "(", "<STR_LIT>", ")", ")", ")", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "MipsMCCodeEmitter2", "Func": "getBranchTargetOpValue", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5395, "Length": 34, "Cover_Rate": 0.3300970873786408, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "MVT", "ContainerVT", "=", "getContainerForFixedLengthVector", "(", "VT", ")", ";", "SDValue", "VL", "=", "DAG", ".", "getConstant", "(", "VT", ".", "getVectorNumElements", "(", ")", ",", "DL", ",", "Subtarget", ".", "getXLenVT", "(", ")", ")", ";", "SDValue", "NewValue", "=", "convertToScalableVector", "(", "ContainerVT", ",", "StoreVal", ",", "DAG", ",", "Subtarget", ")", ";", "return", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ")", ",", "{", "Store", "->", "getChain", "(", ")", ",", "NewValue", ",", "Store", "->", "getBasePtr", "(", ")", ",", "VL", "}", ",", "Store", "->", "getMemoryVT", "(", ")", ",", "Store", "->", "getMemOperand", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "RISCVISelLowering1", "Func": "lowerFixedLengthVectorStoreToRVV", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5396, "Length": 93, "Cover_Rate": 0.3795918367346939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>BranchExpansion", "(", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>BranchExpansion", "(", ")", ";"], "File": "MipsBranchExpansion (2)", "Func": "createMipsBranchExpansion", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5397, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFObjectWriter", "(", "uint8_t", "OSABI", ")", ":", "MCELFObjectTargetWriter", "(", "false", ",", "OSABI", ",", "ELF", "::", "EM_<ISA_LIT>", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "AGCMCELFObjectWriter", "Func": "AGCELFObjectWriter", "Target": "AGC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5398, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InsertionPointsPerFunc", "InsertPtsPerFunc", ";"], "ground_truth": ["computeInsertionPoints", "(", "Val", ",", "InsertPtsPerFunc", ")", ";"], "File": "AArch64PromoteConstant (2)", "Func": "computeAndInsertDefinitions", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5399, "Length": 10, "Cover_Rate": 0.3448275862068966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsDefined", "=", "false", ";", "for", "(", "auto", "&", "MO", ":", "OrigMI", "->", "implicit_operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "assert", "(", "(", "MO", ".", "isDef", "(", ")", "||", "MO", ".", "isUse", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "for", "(", "MCSuperRegIterator", "Supers", "(", "OrigDestReg", ",", "TRI", ",", "true", ")", ";", "Supers", ".", "isValid", "(", ")", ";", "++", "Supers", ")", "{", "if", "(", "*", "Supers", "==", "MO", ".", "getReg", "(", ")", ")", "{", "if", "(", "MO", ".", "isDef", "(", ")", ")", "IsDefined", "=", "true", ";", "else", "return", "false", ";"], "ground_truth": ["}"], "File": "X86FixupBWInsts20", "Func": "getSuperRegDestIfDead", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5400, "Length": 99, "Cover_Rate": 0.34494773519163763, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FrameLowering", "::", "<ISA_LIT>FrameLowering", "(", "StackDirection", "D", ",", "Align", "StackAl", ",", "int", "LAO", ",", "unsigned", "TransAl", ")", ":", "TargetFrameLowering", "(", "D", ",", "StackAl", ",", "LAO", ",", "TransAl", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUFrameLowering9", "Func": "AMDGPUFrameLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5401, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NumElts", "%", "Factor", "==", "<NUM_LIT>", "&&", "TLI", "->", "isLegalInterleavedAccessType", "(", "Factor", ",", "SubVecTy", ",", "DL", ")", ")", "return", "Factor", "*", "BaseCost", "*", "TLI", "->", "getNumInterleavedAccesses", "(", "SubVecTy", ",", "DL", ")", ";", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "Factor", "==", "<NUM_LIT>", "&&", "NumElts", "/", "Factor", ">", "<NUM_LIT>", "&&", "VecTy", "->", "isIntOrIntVectorTy", "(", ")", "&&", "DL", ".", "getTypeSizeInBits", "(", "SubVecTy", ")", "<=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", "*", "BaseCost", ";", "}", "return", "BaseT", "::", "getInterleavedMemoryOpCost", "(", "Opcode", ",", "VecTy", ",", "Factor", ",", "Indices", ",", "Alignment", ",", "AddressSpace", ",", "CostKind", ",", "UseMaskForCond", ",", "UseMaskForGaps", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo40", "Func": "getInterleavedMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5402, "Length": 97, "Cover_Rate": 0.39591836734693875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "MCE", "->", "getValue", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser", "Func": "addImm1_63Operands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5403, "Length": 17, "Cover_Rate": 0.32075471698113206, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx_insn", "*", "vax_md_asm_adjust", "(", "vec", "<", "rtx", ">", "&", "outputs", "ATTRIBUTE_UNUSED", ",", "vec", "<", "rtx", ">", "&", "inputs", "ATTRIBUTE_UNUSED", ",", "vec", "<", "machine_mode", ">", "&", "input_modes", "ATTRIBUTE_UNUSED", ",", "vec", "<", "const", "char", "*", ">", "&", "constraints", "ATTRIBUTE_UNUSED", ",", "vec", "<", "rtx", ">", "&", "clobbers", ",", "HARD_REG_SET", "&", "clobbered_regs", ",", "location_t", ")", "{", "clobbers", ".", "safe_push", "(", "gen_rtx_REG", "(", "CCmode", ",", "VAX_PSL_REGNUM", ")", ")", ";", "SET_HARD_REG_BIT", "(", "clobbered_regs", ",", "VAX_PSL_REGNUM", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "vax", "Func": "vax_md_asm_adjust", "Target": "vax", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5404, "Length": 76, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_neon_vdup_lanev4hf", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vdup_lane_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5405, "Length": 9, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "zero", "=", "SET_SRC", "(", "elt", ")", ";", "if", "(", "!", "REG_P", "(", "reg", ")", "||", "GET_MODE", "(", "reg", ")", "!=", "expected_mode", "||", "zero", "!=", "CONST0_RTX", "(", "SImode", ")", ")", "return", "false", ";", "regno", "=", "REGNO", "(", "reg", ")", ";", "if", "(", "vfp", ")", "{", "if", "(", "i", "!=", "first_set", "&&", "regno", "!=", "last_regno", "+", "<NUM_LIT>", ")", "return", "false", ";", "}", "else", "{", "if", "(", "regno", "==", "SP_REGNUM", "||", "regno", "==", "PC_REGNUM", ")", "return", "false", ";"], "ground_truth": ["if", "(", "i", "!=", "first_set", "&&", "regno", "<=", "last_regno", ")", "return", "false", ";"], "File": "arm", "Func": "clear_operation_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5406, "Length": 88, "Cover_Rate": 0.3308270676691729, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint32_t", "Encoded_s_code_end", "=", "<NUM_LIT>", ";", "MCStreamer", "&", "OS", "=", "getStreamer", "(", ")", ";", "OS", ".", "PushSection", "(", ")", ";", "OS", ".", "emitValueToAlignment", "(", "<NUM_LIT>", ",", "Encoded_s_code_end", ",", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "<NUM_LIT>", ";", "++", "I", ")", "OS", ".", "emitInt32", "(", "Encoded_s_code_end", ")", ";", "OS", ".", "PopSection", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetStreamer", "Func": "EmitCodeEnd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5407, "Length": 62, "Cover_Rate": 0.8985507246376812, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>AsmPrinter", "(", ")", "{", "RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "X", "(", "getThe<ISA_LIT>32Target", "(", ")", ")", ";", "RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "Y", "(", "getThe<ISA_LIT>64Target", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "RISCVAsmPrinter14", "Func": "LLVMInitializeRISCVAsmPrinter", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5408, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "lowerATOMIC_FENCE", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{"], "ground_truth": ["unsigned", "SType", "=", "<NUM_LIT>", ";"], "File": "MipsISelLowering126", "Func": "lowerATOMIC_FENCE", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5409, "Length": 19, "Cover_Rate": 0.30158730158730157, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "need_to_save", "(", "int", "regno", ")", "{", "if", "(", "fixed_regs", "[", "regno", "]", ")", "return", "<NUM_LIT>", ";", "if", "(", "crtl", "->", "calls_eh_return", ")", "return", "<NUM_LIT>", ";", "if", "(", "regno", "==", "FP_REGNO", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "cfun", "->", "machine", "->", "is_interrupt", "&&", "(", "!", "cfun", "->", "machine", "->", "is_leaf", "||", "(", "regno", "==", "A0_REGNO", "&&", "m32c_function_needs_enter", "(", ")", ")", ")", ")", "return", "<NUM_LIT>", ";"], "File": "m32c3", "Func": "need_to_save", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5410, "Length": 66, "Cover_Rate": 0.7021276595744681, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "msp430_function_arg", "(", "cumulative_args_t", "cap", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", ")", "{", "CUMULATIVE_ARGS", "*", "ca", "=", "get_cumulative_args", "(", "cap", ")", ";", "msp430_evaluate_arg", "(", "cap", ",", "mode", ",", "type", ",", "named", ")", ";"], "ground_truth": ["if", "(", "ca", "->", "reg_count", ")", "return", "gen_rtx_REG", "(", "mode", ",", "ca", "->", "start_reg", ")", ";"], "File": "msp4302", "Func": "msp430_function_arg", "Target": "msp430", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5411, "Length": 52, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "builder", ".", "quick_push", "(", "base", "+", "i", ")", ";", "builder", ".", "quick_push", "(", "base", "+", "i", "+", "nelts", ")", ";", "}"], "ground_truth": ["return", "fold_permute", "(", "f", ",", "builder", ")", ";"], "File": "aarch64-sve-builtins-base3", "Func": "fold", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5412, "Length": 29, "Cover_Rate": 0.31521739130434784, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "createdInstr", "(", "MachineInstr", "&", "MI", ")", "override", "{"], "ground_truth": ["InstList", ".", "insert", "(", "&", "MI", ")", ";"], "File": "MipsRegisterBankInfo10", "Func": "createdInstr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5413, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "a", "<", "b", ")", "return", "(", "struct", "quot_rem", ")", "{", "<NUM_LIT>", ",", "a", "}", ";", "if", "(", "b", "<=", "a", ")", "{", "quot_digits", "=", "LZ", "(", "b", ")", "-", "LZ", "(", "a", ")", ";", "quot_digits", "+=", "(", "a", ">=", "(", "b", "<<", "quot_digits", ")", ")", ";", "b", "<<=", "quot_digits", ";", "}", "while", "(", "b", "<=", "a", ")", "{", "b", "<<=", "<NUM_LIT>", ";", "quot_digits", "++", ";", "}", "if", "(", "a", "&", "<NUM_LIT>", ")", "{", "b", ">>=", "<NUM_LIT>", ";", "if", "(", "a", ">=", "b", ")", "{", "a", "-=", "b", ";", "extra", "=", "<NUM_LIT>", "<<", "(", "quot_digits", "-", "<NUM_LIT>", ")", ";", "}", "else", "{", "a", "-=", "b", ">>", "<NUM_LIT>", ";", "extra", "=", "<NUM_LIT>", "<<", "quot_digits", ";", "}", "quot_digits", "--", ";", "}", "b", "--", ";", "switch", "(", "quot_digits", ")", "{", "case", "<NUM_LIT>", ":", "DS", ";", "case", "<NUM_LIT>", ":", "DS", ";", "case", "<NUM_LIT>", ":", "DS", ";", "case", "<NUM_LIT>", ":", "DS", ";", "case", "<NUM_LIT>", ":", "DS", ";", "case", "<NUM_LIT>", ":", "DS", ";", "case", "<NUM_LIT>", ":", "DS", ";", "case", "<NUM_LIT>", ":", "DS", ";", "case", "<NUM_LIT>", ":", "DS", ";", "case", "<NUM_LIT>", ":", "DS", ";", "case", "<NUM_LIT>", ":", "DS", ";", "case", "<NUM_LIT>", ":", "DS", ";", "case", "<NUM_LIT>", ":", "DS", ";", "case", "<NUM_LIT>", ":", "DS", ";", "case", "<NUM_LIT>", ":", "DS", ";", "case", "<NUM_LIT>", ":", "DS", ";", "case", "<NUM_LIT>", ":", "DS", ";", "case", "<NUM_LIT>", ":", "DS", ";", "case", "<NUM_LIT>", ":", "DS", ";", "case", "<NUM_LIT>", ":", "DS", ";", "case", "<NUM_LIT>", ":", "DS", ";", "case", "<NUM_LIT>", ":", "DS", ";", "case", "<NUM_LIT>", ":", "DS", ";", "case", "<NUM_LIT>", ":", "DS", ";", "case", "<NUM_LIT>", ":", "DS", ";", "case", "<NUM_LIT>", ":", "DS", ";", "case", "<NUM_LIT>", ":", "DS", ";", "case", "<NUM_LIT>", ":", "DS", ";", "case", "<NUM_LIT>", ":", "DS", ";", "case", "<NUM_LIT>", ":", "DS", ";", "case", "<NUM_LIT>", ":", "DS", ";", "case", "<NUM_LIT>", ":", "DS", ";", "case", "<NUM_LIT>", ":", ";", "}", "{", "struct", "quot_rem", "ret", ";", "ret", ".", "quot", "=", "(", "a", "&", "(", "(", "<NUM_LIT>", "<<", "quot_digits", ")", "-", "<NUM_LIT>", ")", ")", "+", "extra", ";", "ret", ".", "rem", "=", "a", ">>", "quot_digits", ";", "return", "ret", ";"], "ground_truth": ["}"], "File": "arit", "Func": "do_31div", "Target": "cris", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5414, "Length": 330, "Cover_Rate": 0.8616187989556136, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "MVEVPTBlock", "::", "InsertVPTBlocks", "(", "MachineBasicBlock", "&", "Block", ")", "{", "bool", "Modified", "=", "false", ";", "MachineBasicBlock", "::", "instr_iterator", "MBIter", "=", "Block", ".", "instr_begin", "(", ")", ";", "MachineBasicBlock", "::", "instr_iterator", "EndIter", "=", "Block", ".", "instr_end", "(", ")", ";", "while", "(", "MBIter", "!=", "EndIter", ")", "{", "MachineInstr", "*", "MI", "=", "&", "*", "MBIter", ";", "unsigned", "PredReg", "=", "<NUM_LIT>", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "<STR_LIT>", "Pred", "=", "getVPTInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", ";", "assert", "(", "Pred", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "Pred", "==", "<STR_LIT>", ")", "{", "++", "MBIter", ";", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "MI", "->", "dump", "(", ")", ")", ";", "int", "VPTInstCnt", "=", "<NUM_LIT>", ";", "<STR_LIT>", "NextPred", ";", "++", "MBIter", ";", "while", "(", "MBIter", "!=", "EndIter", "&&", "VPTInstCnt", "<", "<NUM_LIT>", ")", "{", "NextPred", "=", "getVPTInstrPredicate", "(", "*", "MBIter", ",", "PredReg", ")", ";", "assert", "(", "NextPred", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "NextPred", "!=", "Pred", ")", "break", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "MBIter", "->", "dump", "(", ")", ")", ";", "++", "VPTInstCnt", ";", "++", "MBIter", ";", "}", ";", "unsigned", "BlockMask", "=", "<NUM_LIT>", ";", "switch", "(", "VPTInstCnt", ")", "{", "case", "<NUM_LIT>", ":", "BlockMask", "=", "VPTMaskValue", "::", "T", ";", "break", ";", "case", "<NUM_LIT>", ":", "BlockMask", "=", "VPTMaskValue", "::", "TT", ";", "break", ";", "case", "<NUM_LIT>", ":", "BlockMask", "=", "VPTMaskValue", "::", "TTT", ";", "break", ";", "case", "<NUM_LIT>", ":", "BlockMask", "=", "VPTMaskValue", "::", "TTTT", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", ";", "MachineInstrBuilder", "MIBuilder", ";", "unsigned", "NewOpcode", ";", "MachineInstr", "*", "VCMP", "=", "findVCMPToFoldIntoVPST", "(", "MI", ",", "TRI", ",", "NewOpcode", ")", ";", "if", "(", "VCMP", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "VCMP", "->", "dump", "(", ")", ")", ";", "MIBuilder", "=", "BuildMI", "(", "Block", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "NewOpcode", ")", ")", ";", "MIBuilder", ".", "addImm", "(", "BlockMask", ")", ";"], "ground_truth": ["MIBuilder", ".", "add", "(", "VCMP", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "MVEVPTBlockPass13", "Func": "InsertVPTBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5415, "Length": 325, "Cover_Rate": 0.7683215130023641, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "int", "byte", "=", "(", "op1", ">>", "(", "<NUM_LIT>", "*", "(", "<NUM_LIT>", "-", "i", ")", ")", ")", "&", "<NUM_LIT>", ";", "if", "(", "byte", ")", "{", "emit_set_insn", "(", "op0", ",", "mov_done_p", "?", "gen_rtx_PLUS", "(", "SImode", ",", "op0", ",", "GEN_INT", "(", "byte", ")", ")", ":", "GEN_INT", "(", "byte", ")", ")", ";", "mov_done_p", "=", "true", ";", "}", "if", "(", "mov_done_p", ")", "emit_set_insn", "(", "op0", ",", "gen_rtx_ASHIFT", "(", "SImode", ",", "op0", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "}", "if", "(", "!", "mov_done_p", ")", "emit_set_insn", "(", "op0", ",", "GEN_INT", "(", "op1", "&", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["else", "if", "(", "op1", "&", "<NUM_LIT>", ")", "emit_set_insn", "(", "op0", ",", "gen_rtx_PLUS", "(", "SImode", ",", "op0", ",", "GEN_INT", "(", "op1", "&", "<NUM_LIT>", ")", ")", ")", ";"], "File": "arm", "Func": "thumb1_gen_const_int", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5416, "Length": 135, "Cover_Rate": 0.8940397350993378, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "uint8_t", "encodeAdvSIMDModImmType9", "(", "uint64_t", "Imm", ")", "{"], "ground_truth": ["return", "(", "Imm", "&", "<NUM_LIT>", ")", ";"], "File": "ARM64AddressingModes", "Func": "encodeAdvSIMDModImmType9", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5417, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vst4_s8", "(", "int8_t", "*", "__a", ",", "int8x8x4_t", "__b", ")", "{"], "ground_truth": ["union", "{", "int8x8x4_t", "__i", ";", "__builtin_neon_oi", "__o", ";", "}", "__bu", "=", "{", "__b", "}", ";"], "File": "arm", "Func": "neon_vst4_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5418, "Length": 25, "Cover_Rate": 0.6410256410256411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "SelectMUBUFScratchOffset", "(", "SDNode", "*", "Root", ",", "SDValue", "Addr", ",", "SDValue", "&", "SRsrc", ",", "SDValue", "&", "SOffset", ",", "SDValue", "&", "Offset", ")", "const", "{", "ConstantSDNode", "*", "CAddr", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ")", ";", "if", "(", "!", "CAddr", "||", "!", "isLegalMUBUFImmOffset", "(", "CAddr", ")", ")", "return", "false", ";", "SDLoc", "DL", "(", "Addr", ")", ";"], "ground_truth": ["MachineFunction", "&", "MF", "=", "CurDAG", "->", "getMachineFunction", "(", ")", ";"], "File": "AMDGPUISelDAGToDAG58", "Func": "SelectMUBUFScratchOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5419, "Length": 68, "Cover_Rate": 0.3953488372093023, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "IntVT", "=", "<STR_LIT>", ";", "MVT", "FltVT", "=", "<STR_LIT>", ";", "unsigned", "LHSSignBits", "=", "DAG", ".", "ComputeNumSignBits", "(", "LHS", ")", ";", "if", "(", "LHSSignBits", "<", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "unsigned", "RHSSignBits", "=", "DAG", ".", "ComputeNumSignBits", "(", "RHS", ")", ";", "if", "(", "RHSSignBits", "<", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "unsigned", "BitSize", "=", "VT", ".", "getSizeInBits", "(", ")", ";", "unsigned", "SignBits", "=", "std", "::", "min", "(", "LHSSignBits", ",", "RHSSignBits", ")", ";", "unsigned", "DivBits", "=", "BitSize", "-", "SignBits", ";", "if", "(", "Sign", ")", "++", "DivBits", ";", "<STR_LIT>", "ToFp", "=", "Sign", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "<STR_LIT>", "ToInt", "=", "Sign", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "jq", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "IntVT", ")", ";", "if", "(", "Sign", ")", "{", "jq", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "LHS", ",", "RHS", ")", ";", "jq", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "jq", ",", "DAG", ".", "getConstant", "(", "BitSize", "-", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ")", ";", "jq", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "jq", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ")", ";", "}", "SDValue", "ia", "=", "LHS", ";", "SDValue", "ib", "=", "RHS", ";", "SDValue", "fa", "=", "DAG", ".", "getNode", "(", "ToFp", ",", "DL", ",", "FltVT", ",", "ia", ")", ";", "SDValue", "fb", "=", "DAG", ".", "getNode", "(", "ToFp", ",", "DL", ",", "FltVT", ",", "ib", ")", ";", "SDValue", "fq", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "FltVT", ",", "fa", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "FltVT", ",", "fb", ")", ")", ";", "fq", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "FltVT", ",", "fq", ")", ";", "SDValue", "fqneg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "FltVT", ",", "fq", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "<ISA_LIT>MachineFunction", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunction", ">", "(", ")", ";", "unsigned", "OpCode", "=", "MFI", "->", "getMode", "(", ")", ".", "allFP32Denormals", "(", ")", "?", "(", "unsigned", ")", "<STR_LIT>", ":", "(", "unsigned", ")", "<STR_LIT>", ";", "SDValue", "fr", "=", "DAG", ".", "getNode", "(", "OpCode", ",", "DL", ",", "FltVT", ",", "fqneg", ",", "fb", ",", "fa", ")", ";", "SDValue", "iq", "=", "DAG", ".", "getNode", "(", "ToInt", ",", "DL", ",", "IntVT", ",", "fq", ")", ";"], "ground_truth": ["fr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "FltVT", ",", "fr", ")", ";"], "File": "AMDGPUISelLowering129", "Func": "LowerDIVREM24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5420, "Length": 425, "Cover_Rate": 0.5476804123711341, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineLocation", "<ISA_LIT>AsmPrinter", "::", "getDebugValueLocation", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "MachineLocation", "Location", ";", "assert", "(", "MI", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "Location", ".", "set", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "else", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MI", "<<", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["return", "Location", ";"], "File": "AArch64AsmPrinter (2)", "Func": "getDebugValueLocation", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5421, "Length": 99, "Cover_Rate": 0.99, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "maximum_bytes", ";", "if", "(", "TARGET_REDUCED_REGS", ")", "maximum_bytes", "=", "<NUM_LIT>", ";", "else", "maximum_bytes", "=", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "total_bytes", ")", "!=", "CONST_INT", "||", "GET_CODE", "(", "alignment", ")", "!=", "CONST_INT", "||", "INTVAL", "(", "total_bytes", ")", ">", "maximum_bytes", "||", "INTVAL", "(", "total_bytes", ")", "&", "<NUM_LIT>", "||", "INTVAL", "(", "alignment", ")", "&", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "dst_base_reg", "=", "copy_to_mode_reg", "(", "SImode", ",", "XEXP", "(", "dstmem", ",", "<NUM_LIT>", ")", ")", ";", "src_base_reg", "=", "copy_to_mode_reg", "(", "SImode", ",", "XEXP", "(", "srcmem", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["out_words", "=", "in_words", "=", "INTVAL", "(", "total_bytes", ")", "/", "UNITS_PER_WORD", ";"], "File": "nds32-memory-manipulation2", "Func": "nds32_expand_movmemqi", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5422, "Length": 95, "Cover_Rate": 0.6209150326797386, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "CondDef", ")", "return", "false", ";", "unsigned", "CondOpc", "=", "CondDef", "->", "getOpcode", "(", ")", ";", "if", "(", "CondOpc", "!=", "TargetOpcode", "::", "G_ICMP", "&&", "CondOpc", "!=", "TargetOpcode", "::", "G_FCMP", ")", "return", "false", ";", "<STR_LIT>", "CondCode", ";", "if", "(", "CondOpc", "==", "TargetOpcode", "::", "G_ICMP", ")", "{", "auto", "Pred", "=", "static_cast", "<", "CmpInst", "::", "Predicate", ">", "(", "CondDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getPredicate", "(", ")", ")", ";", "CondCode", "=", "changeICMPPredTo<ISA_LIT>CC", "(", "Pred", ")", ";", "emitIntegerCompare", "(", "CondDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "CondDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "CondDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "MIB", ")", ";", "}", "else", "{", "auto", "Pred", "=", "static_cast", "<", "CmpInst", "::", "Predicate", ">", "(", "CondDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getPredicate", "(", ")", ")", ";", "<STR_LIT>", "CondCode2", ";", "changeFCMPPredTo<ISA_LIT>CC", "(", "Pred", ",", "CondCode", ",", "CondCode2", ")", ";", "if", "(", "CondCode2", "!=", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "!", "emitFPCompare", "(", "CondDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "CondDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MIB", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "}", "const", "RegisterBank", "&", "SrcRB", "=", "*", "RBI", ".", "getRegBank", "(", "SrcReg1", ",", "MRI", ",", "TRI", ")", ";"], "ground_truth": ["auto", "ValAndVReg", "=", "getConstantVRegValWithLookThrough", "(", "SrcReg2", ",", "MRI", ")", ";"], "File": "AArch64InstructionSelector6", "Func": "tryOptSelect", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5423, "Length": 219, "Cover_Rate": 0.3244444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "m68hc11_struct_value_rtx", "(", "tree", "fntype", "ATTRIBUTE_UNUSED", ",", "int", "incoming", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "Pmode", ",", "HARD_D_REGNUM", ")", ";"], "ground_truth": ["}"], "File": "m68hc111", "Func": "m68hc11_struct_value_rtx", "Target": "m68hc11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5424, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "flag_pic", ")", "sprintf", "(", "buf", ",", "<STR_LIT>", ",", "fname", ")", ";", "else", "sprintf", "(", "buf", ",", "<STR_LIT>", ",", "fname", ")", ";", "}"], "ground_truth": ["else", "sprintf", "(", "buf", ",", "<STR_LIT>", ",", "fname", ")", ";"], "File": "arc4", "Func": "arc_output_libcall", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5425, "Length": 34, "Cover_Rate": 0.39080459770114945, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "op", ")", "{", "case", "rsqrt_optab", ":", "return", "opt_type", "==", "OPTIMIZE_FOR_SPEED", "&&", "use_rsqrt_p", "(", "mode1", ")", ";", "default", ":"], "ground_truth": ["return", "true", ";"], "File": "aarch64", "Func": "aarch64_optab_supported_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5426, "Length": 23, "Cover_Rate": 0.5609756097560976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "attr_length_indirect_call", "(", "insn", ")", "==", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "xoperands", "[", "<NUM_LIT>", "]", "=", "NULL_RTX", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "xoperands", ")", ";", "if", "(", "TARGET_SOM", "||", "!", "TARGET_GAS", ")", "{", "xoperands", "[", "<NUM_LIT>", "]", "=", "gen_label_rtx", "(", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "xoperands", ")", ";", "(", "*", "targetm", ".", "asm_out", ".", "internal_label", ")", "(", "asm_out_file", ",", "<STR_LIT>", ",", "CODE_LABEL_NUMBER", "(", "xoperands", "[", "<NUM_LIT>", "]", ")", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "xoperands", ")", ";", "}", "else", "{", "output_asm_insn", "(", "<STR_LIT>", ",", "xoperands", ")", ";"], "ground_truth": ["output_asm_insn", "(", "<STR_LIT>", ",", "xoperands", ")", ";"], "File": "pa3", "Func": "output_indirect_call", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5427, "Length": 96, "Cover_Rate": 0.463768115942029, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "SignBit64", "=", "B", ".", "buildMerge", "(", "S64", ",", "{", "Zero32", ",", "SignBit", "}", ")", ";", "auto", "Shr", "=", "B", ".", "buildAShr", "(", "S64", ",", "FractMask", ",", "Exp", ")", ";", "auto", "Not", "=", "B", ".", "buildNot", "(", "S64", ",", "Shr", ")", ";", "auto", "Tmp0", "=", "B", ".", "buildAnd", "(", "S64", ",", "Src", ",", "Not", ")", ";", "auto", "FiftyOne", "=", "B", ".", "buildConstant", "(", "S32", ",", "FractBits", "-", "<NUM_LIT>", ")", ";", "auto", "ExpLt0", "=", "B", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_SLT", ",", "S1", ",", "Exp", ",", "Zero32", ")", ";", "auto", "ExpGt51", "=", "B", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_SGT", ",", "S1", ",", "Exp", ",", "FiftyOne", ")", ";", "auto", "Tmp1", "=", "B", ".", "buildSelect", "(", "S64", ",", "ExpLt0", ",", "SignBit64", ",", "Tmp0", ")", ";"], "ground_truth": ["B", ".", "buildSelect", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "ExpGt51", ",", "Src", ",", "Tmp1", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeIntrinsicTrunc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5428, "Length": 144, "Cover_Rate": 0.4222873900293255, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "public", ":", "<ISA_LIT>MCInstLower", "(", "<ISA_LIT>AsmPrinter", "&", "asmPrinter", ")", ";", "void", "lower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ")", "const", ";", "MCOperand", "lowerOperand", "(", "const", "MachineOperand", "&", "MO", ")", "const", ";"], "ground_truth": ["}"], "File": "LM32MCInstLower", "Func": "getExpr", "Target": "LM32", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5429, "Length": 34, "Cover_Rate": 0.6296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "RegLst", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "RegLst", "==", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "RegNum", "=", "RegLst", "&", "<NUM_LIT>", ";", "if", "(", "RegNum", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "RegNum", ";", "i", "++", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Regs", "[", "i", "]", ")", ")", ";"], "File": "MipsDisassembler", "Func": "DecodeRegListOperand", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5430, "Length": 69, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "subtree", "->", "str", ")", ";"], "ground_truth": ["rbt_dump", "(", "t", ",", "subtree", "->", "right", ")", ";"], "File": "rbtree", "Func": "rbt_dump", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5431, "Length": 20, "Cover_Rate": 0.37037037037037035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFObjectWriter", "::", "~", "<ISA_LIT>ELFObjectWriter", "(", ")", "{"], "ground_truth": ["}"], "File": "TriCoreELFObjectWriter", "Func": "~TriCoreELFObjectWriter", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5432, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "llvm", "::", "make_unique", "<", "<ISA_LIT>WinCOFFObjectWriter", ">", "(", "Is64Bit", ")", ";"], "ground_truth": ["}"], "File": "X86WinCOFFObjectWriter1", "Func": "createX86WinCOFFObjectWriter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5433, "Length": 12, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "RetOpcode", "==", "<STR_LIT>", ")", "{", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "assert", "(", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "}", "else", "if", "(", "RetOpcode", "==", "<STR_LIT>", ")", "{", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "MachineOperand", "&", "JumpTarget", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "JumpTarget", ".", "getImm", "(", ")", ")", ";", "}", "else", "if", "(", "RetOpcode", "==", "<STR_LIT>", ")", "{", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";"], "ground_truth": ["MachineOperand", "&", "JumpTarget", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "PPCFrameLowering11", "Func": "createTailCallBranchInstr", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5434, "Length": 130, "Cover_Rate": 0.31630170316301703, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "Inst", "->", "isFullCopy", "(", ")", ")", "NextReg", "=", "Inst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "NextReg", "==", "SrcReg", "||", "!", "Register", "::", "isVirtualRegister", "(", "NextReg", ")", ")", "break", ";", "SrcReg", "=", "NextReg", ";", "}"], "ground_truth": ["return", "SrcReg", ";"], "File": "PPCMIPeephole12", "Func": "getSrcVReg", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5435, "Length": 46, "Cover_Rate": 0.35384615384615387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "LHS", ")", ";"], "ground_truth": ["const", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "SL", ",", "<STR_LIT>", ")", ";"], "File": "AMDGPUISelLowering (2)", "Func": "performShlCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5436, "Length": 55, "Cover_Rate": 0.36423841059602646, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";"], "ground_truth": ["FunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "File": "MVEGatherScatterLowering11", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5437, "Length": 22, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsFMA3", "=", "(", "(", "TSFlags", "&", "<STR_LIT>", ")", "==", "<STR_LIT>", "||", "(", "TSFlags", "&", "<STR_LIT>", ")", "==", "<STR_LIT>", ")", "&&", "(", "TSFlags", "&", "<STR_LIT>", ")", "==", "<STR_LIT>", "&&", "(", "TSFlags", "&", "<STR_LIT>", ")", "==", "<STR_LIT>", "&&", "(", "(", "BaseOpcode", ">=", "<NUM_LIT>", "&&", "BaseOpcode", "<=", "<NUM_LIT>", ")", "||", "(", "BaseOpcode", ">=", "<NUM_LIT>", "&&", "BaseOpcode", "<=", "<NUM_LIT>", ")", "||", "(", "BaseOpcode", ">=", "<NUM_LIT>", "&&", "BaseOpcode", "<=", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "IsFMA3", ")", "return", "nullptr", ";", "verifyTables", "(", ")", ";", "ArrayRef", "<", "<ISA_LIT>InstrFMA3Group", ">", "Table", ";", "if", "(", "TSFlags", "&", "<STR_LIT>", ")", "Table", "=", "makeArrayRef", "(", "RoundGroups", ")", ";", "else", "if", "(", "TSFlags", "&", "<STR_LIT>", ")", "Table", "=", "makeArrayRef", "(", "BroadcastGroups", ")", ";", "else", "Table", "=", "makeArrayRef", "(", "Groups", ")", ";", "unsigned", "FormIndex", "=", "(", "(", "BaseOpcode", "-", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "auto", "I", "=", "llvm", "::", "bsearch", "(", "Table", ",", "[", "=", "]", "(", "const", "<ISA_LIT>InstrFMA3Group", "&", "Group", ")", "{", "return", "Opcode", "<=", "Group", ".", "Opcodes", "[", "FormIndex", "]", ";", "}", ")", ";", "assert", "(", "I", "!=", "Table", ".", "end", "(", ")", "&&", "I", "->", "Opcodes", "[", "FormIndex", "]", "==", "Opcode", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "I", ";"], "File": "X86InstrFMA3Info4", "Func": "getFMA3Group", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5438, "Length": 194, "Cover_Rate": 0.8117154811715481, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "int16_t", "Sub0_2", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "}", ";", "static", "const", "int16_t", "Sub0_1", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "}", ";", "switch", "(", "<STR_LIT>", "(", "*", "RC", "->", "MC", ")", ")", "{", "case", "<NUM_LIT>", ":", "return", "{", "}", ";", "case", "<NUM_LIT>", ":", "return", "makeArrayRef", "(", "Sub0_1", ")", ";", "case", "<NUM_LIT>", ":", "return", "makeArrayRef", "(", "Sub0_2", ")", ";", "case", "<NUM_LIT>", ":", "return", "makeArrayRef", "(", "Sub0_3", ")", ";", "case", "<NUM_LIT>", ":", "return", "makeArrayRef", "(", "Sub0_4", ")", ";", "case", "<NUM_LIT>", ":", "return", "makeArrayRef", "(", "Sub0_7", ")", ";", "case", "<NUM_LIT>", ":", "return", "makeArrayRef", "(", "Sub0_15", ")", ";", "case", "<NUM_LIT>", ":", "return", "makeArrayRef", "(", "Sub0_31", ")", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "if", "(", "EltSize", "==", "<NUM_LIT>", ")", "{", "static", "const", "int16_t", "Sub0_31_64", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "static", "const", "int16_t", "Sub0_15_64", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "static", "const", "int16_t", "Sub0_7_64", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "static", "const", "int16_t", "Sub0_3_64", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "switch", "(", "<STR_LIT>", "(", "*", "RC", "->", "MC", ")", ")", "{", "case", "<NUM_LIT>", ":", "return", "{", "}", ";", "case", "<NUM_LIT>", ":", "return", "makeArrayRef", "(", "Sub0_3_64", ")", ";", "case", "<NUM_LIT>", ":", "return", "makeArrayRef", "(", "Sub0_7_64", ")", ";", "case", "<NUM_LIT>", ":", "return", "makeArrayRef", "(", "Sub0_15_64", ")", ";", "case", "<NUM_LIT>", ":", "return", "makeArrayRef", "(", "Sub0_31_64", ")", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "if", "(", "EltSize", "==", "<NUM_LIT>", ")", "{", "static", "const", "int16_t", "Sub0_31_128", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "static", "const", "int16_t", "Sub0_15_128", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "static", "const", "int16_t", "Sub0_7_128", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "switch", "(", "<STR_LIT>", "(", "*", "RC", "->", "MC", ")", ")", "{", "case", "<NUM_LIT>", ":", "return", "{", "}", ";", "case", "<NUM_LIT>", ":", "return", "makeArrayRef", "(", "Sub0_7_128", ")", ";", "case", "<NUM_LIT>", ":", "return", "makeArrayRef", "(", "Sub0_15_128", ")", ";", "case", "<NUM_LIT>", ":", "return", "makeArrayRef", "(", "Sub0_31_128", ")", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "assert", "(", "EltSize", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "static", "const", "int16_t", "Sub0_31_256", "[", "]", "=", "{"], "ground_truth": ["<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";"], "File": "SIRegisterInfo10", "Func": "getRegSplitParts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5439, "Length": 428, "Cover_Rate": 0.45580404685835996, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "IsTailPredicationLegal", "(", ")", ")", "return", "IsDo", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["return", "VCTPOpcodeToLSTP", "(", "VCTPs", ".", "back", "(", ")", "->", "getOpcode", "(", ")", ",", "IsDo", ")", ";"], "File": "ARMLowOverheadLoops", "Func": "getStartOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5440, "Length": 30, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsRAAndRetAddrIsTaken", "=", "(", "Reg", "==", "<STR_LIT>", "||", "Reg", "==", "<STR_LIT>", ")", "&&", "MF", "->", "getFrameInfo", "(", ")", "->", "isReturnAddressTaken", "(", ")", ";", "if", "(", "!", "IsRAAndRetAddrIsTaken", ")", "EntryBlock", "->", "addLiveIn", "(", "Reg", ")", ";", "bool", "IsKill", "=", "!", "IsRAAndRetAddrIsTaken", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "TII", ".", "storeRegToStackSlot", "(", "*", "EntryBlock", ",", "MI", ",", "Reg", ",", "IsKill", ",", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "MipsSEFrameLowering13", "Func": "spillCalleeSavedRegisters", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5441, "Length": 85, "Cover_Rate": 0.4521276595744681, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "level2", "->", "line", "=", "ecx", "&", "<NUM_LIT>", ";", "assoc", "=", "(", "ecx", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "if", "(", "assoc", "==", "<NUM_LIT>", ")", "assoc", "=", "<NUM_LIT>", ";", "else", "if", "(", "assoc", "==", "<NUM_LIT>", ")", "assoc", "=", "<NUM_LIT>", ";"], "ground_truth": ["else", "if", "(", "assoc", ">=", "<NUM_LIT>", "&&", "assoc", "<=", "<NUM_LIT>", ")", "assoc", "=", "<NUM_LIT>", "+", "(", "assoc", "-", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";"], "File": "driver-i386", "Func": "detect_l2_cache", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5442, "Length": 62, "Cover_Rate": 0.4460431654676259, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_vpdpbuuds256", "(", "(", "__v8si", ")", "__W", ",", "(", "__v8si", ")", "__A", ",", "(", "__v8si", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "avxvnniint8intrin", "Func": "_mm256_dpbuuds_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5443, "Length": 23, "Cover_Rate": 0.4791666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx_insn", "*", "emit_nop_after", "(", "int", "cycles", ",", "rtx_insn", "*", "after", ")", "{", "rtx_insn", "*", "insn", ";", "if", "(", "cycles", "==", "<NUM_LIT>", ")", "cycles", "--", ";"], "ground_truth": ["gcc_assert", "(", "cycles", "<", "<NUM_LIT>", ")", ";"], "File": "c6x", "Func": "emit_nop_after", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 5444, "Length": 33, "Cover_Rate": 0.559322033898305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GetConstantPoolIndexSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "SmallString", "<", "<NUM_LIT>", ">", "Name", ";"], "ground_truth": ["raw_svector_ostream", "(", "Name", ")", "<<", "Printer", ".", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "<<", "Printer", ".", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "MO", ".", "getIndex", "(", ")", ";"], "File": "mprocMCInstLower", "Func": "GetConstantPoolIndexSymbol", "Target": "mproc", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5445, "Length": 44, "Cover_Rate": 0.5301204819277109, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "matchMed", "<", "ICstRegMatch", ">", "(", "MI", ",", "MRI", ",", "OpcodeTriple", ",", "Val", ",", "K0", ",", "K1", ")", ")", "return", "false", ";", "const", "APInt", "&", "K0_Imm", "=", "getConstantIntVRegVal", "(", "K0", ",", "MRI", ")", "->", "getValue", "(", ")", ";", "const", "APInt", "&", "K1_Imm", "=", "getConstantIntVRegVal", "(", "K1", ",", "MRI", ")", "->", "getValue", "(", ")", ";", "if", "(", "OpcodeTriple", ".", "Med", "==", "<STR_LIT>", "&&", "K0_Imm", ".", "sgt", "(", "K1_Imm", ")", ")", "return", "false", ";", "if", "(", "OpcodeTriple", ".", "Med", "==", "<STR_LIT>", "&&", "K0_Imm", ".", "ugt", "(", "K1_Imm", ")", ")", "return", "false", ";", "MatchInfo", "=", "{", "OpcodeTriple", ".", "Med", ",", "Val", ",", "K0", ",", "K1", "}", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPURegBankCombiner5", "Func": "matchIntMinMaxToMed3", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5446, "Length": 110, "Cover_Rate": 0.5851063829787234, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "UNITS_PER_WORD", ";"], "ground_truth": ["}"], "File": "lm32", "Func": "lm32_starting_frame_offset", "Target": "lm32", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5447, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "pair", "<", "MachineBasicBlock", "*", ",", "MachineBasicBlock", "*", ">", "<ISA_LIT>LowerControlFlow", "::", "splitBlock", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "{", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "LoopBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "RemainderBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "MBBI", "(", "MBB", ")", ";", "++", "MBBI", ";"], "ground_truth": ["MF", "->", "insert", "(", "MBBI", ",", "LoopBB", ")", ";"], "File": "SILowerControlFlow3", "Func": "splitBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5448, "Length": 74, "Cover_Rate": 0.5648854961832062, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TPREL_HA", ";", "break", ";", "case", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_DTPREL_LO", ";", "break", ";", "case", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOT_TLSLD_LO", ";", "break", ";", "case", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TOC_LO", ";", "break", ";", "case", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TLS", ";", "break", ";", "}", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "==", "<STR_LIT>", ")", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_PLT", ";", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "Symbol", ",", "RefKind", ",", "Ctx", ")", ";", "if", "(", "!", "MO", ".", "isJTI", "(", ")", "&&", "MO", ".", "getOffset", "(", ")", ")", "Expr", "=", "MCBinaryExpr", "::", "createAdd", "(", "Expr", ",", "MCConstantExpr", "::", "create", "(", "MO", ".", "getOffset", "(", ")", ",", "Ctx", ")", ",", "Ctx", ")", ";", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "&", "<STR_LIT>", ")", "{", "const", "MachineFunction", "*", "MF", "=", "MO", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "MCExpr", "*", "PB", "=", "MCSymbolRefExpr", "::", "create", "(", "MF", "->", "getPICBaseSymbol", "(", ")", ",", "Ctx", ")", ";", "Expr", "=", "MCBinaryExpr", "::", "createSub", "(", "Expr", ",", "PB", ",", "Ctx", ")", ";", "}", "switch", "(", "access", ")", "{", "case", "<STR_LIT>", ":", "Expr", "=", "<ISA_LIT>MCExpr", "::", "createLo", "(", "Expr", ",", "isDarwin", ",", "Ctx", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Expr", "=", "<ISA_LIT>MCExpr", "::", "createHa", "(", "Expr", ",", "isDarwin", ",", "Ctx", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "PPCMCInstLower10", "Func": "GetSymbolRef", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5449, "Length": 228, "Cover_Rate": 0.6951219512195121, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "encoding", "=", "<STR_LIT>", "(", "Val", ",", "sizeof", "(", "T", ")", "*", "<NUM_LIT>", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "encoding", ")", ")", ";"], "File": "AArch64AsmParser1", "Func": "addLogicalImmNotOperands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5450, "Length": 27, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "!", "(", "Val", "&", "<NUM_LIT>", ")", ")", "imm", "*=", "-", "<NUM_LIT>", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeT2Imm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5451, "Length": 32, "Cover_Rate": 0.45714285714285713, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "getParentInst", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "SIPeepholeSDWA", "Func": "getMRI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5452, "Length": 19, "Cover_Rate": 0.7307692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getReg", "(", ")", ")", ")", ";"], "File": "RISCVAsmParser (2)", "Func": "addRegOperands", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5453, "Length": 23, "Cover_Rate": 0.6388888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MachineOperand", "::", "MO_RegisterMask", ":", "return", "false", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "MCOp", "=", "MCOperand", "::", "createImm", "(", "MO", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "MCOp", "=", "MCOperand", "::", "createExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ",", "AP", ".", "OutContext", ")", ")", ";", "break", ";"], "ground_truth": ["case", "MachineOperand", "::", "MO_GlobalAddress", ":"], "File": "MMIXMCInstLower", "Func": "LowerMMIXMachineOperandToMCOperand", "Target": "MMIX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5454, "Length": 66, "Cover_Rate": 0.4429530201342282, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Def", "->", "setDesc", "(", "TII", ".", "get", "(", "GT_S_I32", ")", ")", ";", "Inverted", "=", "true", ";", "break", ";", "case", "GT_U_I32", ":", "Def", "->", "setDesc", "(", "TII", ".", "get", "(", "LE_U_I32", ")", ")", ";", "Inverted", "=", "true", ";", "break", ";", "case", "GE_U_I32", ":", "Def", "->", "setDesc", "(", "TII", ".", "get", "(", "LT_U_I32", ")", ")", ";", "Inverted", "=", "true", ";", "break", ";", "case", "LT_U_I32", ":", "Def", "->", "setDesc", "(", "TII", ".", "get", "(", "GE_U_I32", ")", ")", ";", "Inverted", "=", "true", ";", "break", ";", "case", "LE_U_I32", ":", "Def", "->", "setDesc", "(", "TII", ".", "get", "(", "GT_U_I32", ")", ")", ";", "Inverted", "=", "true", ";", "break", ";", "case", "EQ_I64", ":", "Def", "->", "setDesc", "(", "TII", ".", "get", "(", "NE_I64", ")", ")", ";", "Inverted", "=", "true", ";", "break", ";", "case", "NE_I64", ":", "Def", "->", "setDesc", "(", "TII", ".", "get", "(", "EQ_I64", ")", ")", ";", "Inverted", "=", "true", ";", "break", ";", "case", "GT_S_I64", ":", "Def", "->", "setDesc", "(", "TII", ".", "get", "(", "LE_S_I64", ")", ")", ";", "Inverted", "=", "true", ";", "break", ";", "case", "GE_S_I64", ":", "Def", "->", "setDesc", "(", "TII", ".", "get", "(", "LT_S_I64", ")", ")", ";", "Inverted", "=", "true", ";", "break", ";", "case", "LT_S_I64", ":", "Def", "->", "setDesc", "(", "TII", ".", "get", "(", "GE_S_I64", ")", ")", ";", "Inverted", "=", "true", ";", "break", ";", "case", "LE_S_I64", ":", "Def", "->", "setDesc", "(", "TII", ".", "get", "(", "GT_S_I64", ")", ")", ";", "Inverted", "=", "true", ";", "break", ";", "case", "GT_U_I64", ":", "Def", "->", "setDesc", "(", "TII", ".", "get", "(", "LE_U_I64", ")", ")", ";", "Inverted", "=", "true", ";", "break", ";", "case", "GE_U_I64", ":", "Def", "->", "setDesc", "(", "TII", ".", "get", "(", "LT_U_I64", ")", ")", ";", "Inverted", "=", "true", ";", "break", ";", "case", "LT_U_I64", ":", "Def", "->", "setDesc", "(", "TII", ".", "get", "(", "GE_U_I64", ")", ")", ";", "Inverted", "=", "true", ";", "break", ";", "case", "LE_U_I64", ":", "Def", "->", "setDesc", "(", "TII", ".", "get", "(", "GT_U_I64", ")", ")", ";", "Inverted", "=", "true", ";", "break", ";", "case", "EQ_F32", ":", "Def", "->", "setDesc", "(", "TII", ".", "get", "(", "NE_F32", ")", ")", ";", "Inverted", "=", "true", ";", "break", ";", "case", "NE_F32", ":"], "ground_truth": ["Def", "->", "setDesc", "(", "TII", ".", "get", "(", "EQ_F32", ")", ")", ";"], "File": "WebAssemblyLowerBrUnless11", "Func": "runOnMachineFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5455, "Length": 348, "Cover_Rate": 0.41037735849056606, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "BMI", "!=", "MI", ")", "{", "if", "(", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", "==", "prior", "(", "MBB", "->", "end", "(", ")", ")", "&&", "BMI", "->", "getOpcode", "(", ")", "==", "Br", ".", "UncondBr", ")", "{", "MachineBasicBlock", "*", "NewDest", "=", "BMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "isBBInRange", "(", "MI", ",", "NewDest", ",", "Br", ".", "MaxDisp", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "BMI", ")", ";", "BMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setMBB", "(", "DestBB", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setMBB", "(", "NewDest", ")", ";", "return", "true", ";", "}", "}", "}", "if", "(", "NeedSplit", ")", "{", "splitBlockBeforeInstr", "(", "MI", ")", ";", "int", "delta", "=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "delta", ";"], "ground_truth": ["MBB", "->", "back", "(", ")", ".", "eraseFromParent", "(", ")", ";"], "File": "MipsConstantIslandPass31", "Func": "fixupConditionalBr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5456, "Length": 160, "Cover_Rate": 0.3411513859275053, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Op", ")", ";", "if", "(", "Op", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", "||", "S0", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "S0", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "FloatLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Lo", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "S0", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "FloatHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Hi", ")", ";", "FloatHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "FloatHi", ",", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "FloatLo", ",", "FloatHi", ")", ";"], "File": "AMDGPUISelLowering107", "Func": "LowerUINT_TO_FP", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5457, "Length": 151, "Cover_Rate": 0.719047619047619, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint16x8_t", "__res", "=", "__builtin_mve_vshlcq_m_vec_uv8hi", "(", "__a", ",", "*", "__b", ",", "__imm", ",", "__p", ")", ";", "*", "__b", "=", "__builtin_mve_vshlcq_m_carry_uv8hi", "(", "__a", ",", "*", "__b", ",", "__imm", ",", "__p", ")", ";", "return", "__res", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vshlcq_m_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5458, "Length": 34, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "type", "->", "isIntegerTy", "(", ")", ")", "weight", "=", "CW_Register", ";", "break", ";", "case", "'f'", ":", "if", "(", "type", "->", "isFloatTy", "(", ")", ")", "weight", "=", "CW_Register", ";", "break", ";", "}"], "ground_truth": ["return", "weight", ";"], "File": "MipsISelLowering36", "Func": "getSingleConstraintMatchWeight", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5459, "Length": 35, "Cover_Rate": 0.30701754385964913, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetInstrInfo", "*", "TII", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "if", "(", "MBB", "->", "pred_empty", "(", ")", "||", "(", "isBlockOnlyReachableByFallthrough", "(", "&", "*", "MBB", ")", "&&", "!", "(", "MBB", "->", "isEHFuncletEntry", "(", ")", ")", ")", ")", "{", "MachineInstr", "*", "MI_subi", "=", "BuildMI", "(", "MF", ",", "DL3", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["MBB", "->", "insert", "(", "I", ",", "MI_subi", ")", ";"], "File": "NEMESIS", "Func": "printLBBDebug", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5460, "Length": 84, "Cover_Rate": 0.417910447761194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "XNCMISelDAGToDAG", "Func": "getPassName", "Target": "XNCM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5461, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_fmadd_ph", "(", "__mmask32", "__U", ",", "__m512h", "__A", ",", "__m512h", "__B", ",", "__m512h", "__C", ")", "{"], "ground_truth": ["return", "(", "__m512h", ")", "__builtin_ia32_vfmaddph512_maskz", "(", "(", "__v32hf", ")", "__A", ",", "(", "__v32hf", ")", "__B", ",", "(", "__v32hf", ")", "__C", ",", "(", "__mmask32", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fp16intrin", "Func": "_mm512_maskz_fmadd_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5462, "Length": 57, "Cover_Rate": 0.9827586206896551, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128d", ")", "__builtin_ia32_loadsd_mask", "(", "__P", ",", "(", "__v2df", ")", "_mm_setzero_pd", "(", ")", ",", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm_maskz_load_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5463, "Length": 19, "Cover_Rate": 0.4418604651162791, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MIB", "->", "addOperand", "(", "TailCall", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MIB", "->", "addOperand", "(", "BranchCond", "[", "<NUM_LIT>", "]", ")", ";", "MIB", ".", "copyImplicitOps", "(", "TailCall", ")", ";", "LivePhysRegs", "LiveRegs", "(", "getRegisterInfo", "(", ")", ")", ";", "LiveRegs", ".", "addLiveOuts", "(", "MBB", ")", ";", "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "const", "MachineOperand", "*", ">", ",", "<NUM_LIT>", ">", "Clobbers", ";", "LiveRegs", ".", "stepForward", "(", "*", "MIB", ",", "Clobbers", ")", ";", "for", "(", "const", "auto", "&", "C", ":", "Clobbers", ")", "{", "MIB", ".", "addReg", "(", "C", ".", "first", ",", "RegState", "::", "Implicit", ")", ";", "MIB", ".", "addReg", "(", "C", ".", "first", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ";"], "ground_truth": ["}"], "File": "X86InstrInfo113", "Func": "replaceBranchWithTailCall", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5464, "Length": 119, "Cover_Rate": 0.39932885906040266, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Section", "*", "&", "Entry", "=", "SectionsByName", "[", "Name", "]", ";", "if", "(", "Entry", ")", "return", "Entry", ";", "Entry", "=", "<ISA_LIT>Section", "::", "Create", "(", "Name", ",", "Ty", ",", "Address", ",", "Color", ",", "getContext", "(", ")", ")", ";", "switch", "(", "Ty", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "UDATA", ":", "UDATASections_", ".", "push_back", "(", "Entry", ")", ";", "break", ";", "case", "IDATA", ":", "IDATASections_", ".", "push_back", "(", "Entry", ")", ";", "break", ";", "case", "ROMDATA", ":", "ROMDATASection_", "=", "Entry", ";", "break", ";", "case", "UDATA_SHR", ":", "SHAREDUDATASection_", "=", "Entry", ";", "break", ";"], "ground_truth": ["}"], "File": "PIC16TargetObjectFile", "Func": "getPIC16DataSection", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5465, "Length": 91, "Cover_Rate": 0.7398373983739838, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "SmartMode", ";"], "ground_truth": ["}"], "File": "CSKYSubtarget2", "Func": "smartMode", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5466, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_mul_sd", "(", "__m128d", "__W", ",", "__mmask8", "__U", ",", "__m128d", "__A", ",", "__m128d", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128d", ")", "__builtin_ia32_mulsd_mask_round", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__B", ",", "(", "__v2df", ")", "__W", ",", "(", "__mmask8", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fintrin", "Func": "_mm_mask_mul_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5467, "Length": 57, "Cover_Rate": 0.9827586206896551, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "unsigned", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "Value", "=", "<STR_LIT>", "(", "Value", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Value", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addNEONi32splatOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5468, "Length": 43, "Cover_Rate": 0.6417910447761194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vornq_u16", "(", "uint16x8_t", "__a", ",", "uint16x8_t", "__b", ")", "{"], "ground_truth": ["return", "__a", "|", "~", "__b", ";"], "File": "arm", "Func": "neon_vornq_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5469, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Addr", ")", ";", "if", "(", "canBeRepresentedAsSls", "(", "*", "CN", ")", ")", "{", "int32_t", "Imm", "=", "CN", "->", "getSExtValue", "(", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "Imm", ",", "DL", ",", "CN", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "DLXISelDAGToDAG", "Func": "selectAddrSls", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5470, "Length": 47, "Cover_Rate": 0.376, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "forwardITPosition", "(", ")", ";", "forwardVPTPosition", "(", ")", ";", "return", "true", ";", "}", "{", "while", "(", "processInstruction", "(", "Inst", ",", "Operands", ",", "Out", ")", ")", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "Inst", ".", "dump_pretty", "(", "dbgs", "(", ")", ",", "MII", ".", "getName", "(", "Inst", ".", "getOpcode", "(", ")", ")", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "}", "forwardITPosition", "(", ")", ";", "forwardVPTPosition", "(", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "Inst", ".", "setLoc", "(", "IDLoc", ")", ";", "if", "(", "PendConditionalInstruction", ")", "{", "PendingConditionalInsts", ".", "push_back", "(", "Inst", ")", ";"], "ground_truth": ["if", "(", "isITBlockFull", "(", ")", "||", "isITBlockTerminator", "(", "Inst", ")", ")", "flushPendingInstructions", "(", "Out", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5471, "Length": 116, "Cover_Rate": 0.3352601156069364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "DataLayout", "*", "TD", "=", "TM", ".", "getDataLayout", "(", ")", ";", "int", "Bytes", ";", "if", "(", "isa", "<", "ConstantArray", ">", "(", "CPV", ")", "||", "isa", "<", "ConstantVector", ">", "(", "CPV", ")", ")", "{", "if", "(", "CPV", "->", "getNumOperands", "(", ")", ")", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CPV", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "bufferLEByte", "(", "cast", "<", "Constant", ">", "(", "CPV", "->", "getOperand", "(", "i", ")", ")", ",", "<NUM_LIT>", ",", "aggBuffer", ")", ";", "return", ";", "}", "if", "(", "const", "ConstantDataSequential", "*", "CDS", "=", "dyn_cast", "<", "ConstantDataSequential", ">", "(", "CPV", ")", ")", "{", "if", "(", "CDS", "->", "getNumElements", "(", ")", ")", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "CDS", "->", "getNumElements", "(", ")", ";", "++", "i", ")", "bufferLEByte", "(", "cast", "<", "Constant", ">", "(", "CDS", "->", "getElementAsConstant", "(", "i", ")", ")", ",", "<NUM_LIT>", ",", "aggBuffer", ")", ";", "return", ";", "}", "if", "(", "isa", "<", "ConstantStruct", ">", "(", "CPV", ")", ")", "{", "if", "(", "CPV", "->", "getNumOperands", "(", ")", ")", "{", "StructType", "*", "ST", "=", "cast", "<", "StructType", ">", "(", "CPV", "->", "getType", "(", ")", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CPV", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "File": "NVPTXAsmPrinter14", "Func": "bufferAggregateConstant", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5472, "Length": 210, "Cover_Rate": 0.6422018348623854, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerVAARG", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "assert", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "Subtarget", "->", "isTargetLinux", "(", ")", "||", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Op", ".", "getNode", "(", ")", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", ";", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "SrcPtr", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "Value", "*", "SV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";", "unsigned", "Align", "=", "Op", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "EVT", "ArgVT", "=", "Op", ".", "getNode", "(", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "Type", "*", "ArgTy", "=", "ArgVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "uint32_t", "ArgSize", "=", "getDataLayout", "(", ")", "->", "getTypeAllocSize", "(", "ArgTy", ")", ";", "uint8_t", "ArgMode", ";", "if", "(", "ArgVT", "==", "<STR_LIT>", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "ArgVT", ".", "isFloatingPoint", "(", ")", "&&", "ArgSize", "<=", "<NUM_LIT>", ")", "{", "ArgMode", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "ArgVT", ".", "isInteger", "(", ")", "&&", "ArgSize", "<=", "<NUM_LIT>", ")", "{", "ArgMode", "=", "<NUM_LIT>", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "ArgMode", "==", "<NUM_LIT>", ")", "{", "assert", "(", "!", "DAG", ".", "getTarget", "(", ")", ".", "Options", ".", "UseSoftFloat", "&&", "!", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "Attribute", "::", "NoImplicitFloat", ")", ")", "&&", "Subtarget", "->", "hasSSE1", "(", ")", ")", ";", "}", "SDValue", "InstOps", "[", "]", "=", "{", "Chain", ",", "SrcPtr", ",", "DAG", ".", "getConstant", "(", "ArgSize", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "ArgMode", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "Align", ",", "<STR_LIT>", ")", "}", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "getPointerTy", "(", ")", ",", "<STR_LIT>", ")", ";", "SDValue", "VAARG", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "InstOps", ",", "<STR_LIT>", ",", "MachinePointerInfo", "(", "SV", ")", ",", "<NUM_LIT>", ",", "false", ",", "true", ",", "true", ")", ";"], "ground_truth": ["Chain", "=", "VAARG", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering80", "Func": "LowerVAARG", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5473, "Length": 361, "Cover_Rate": 0.8980099502487562, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "getVShiftImm", "(", "Op", ",", "ElementBits", ",", "Cnt", ")", ")", "return", "false", ";", "if", "(", "!", "isIntrinsic", ")", "return", "(", "Cnt", ">=", "<NUM_LIT>", "&&", "Cnt", "<=", "(", "isNarrow", "?", "ElementBits", "/", "<NUM_LIT>", ":", "ElementBits", ")", ")", ";", "if", "(", "Cnt", ">=", "-", "(", "isNarrow", "?", "ElementBits", "/", "<NUM_LIT>", ":", "ElementBits", ")", "&&", "Cnt", "<=", "-", "<NUM_LIT>", ")", "{", "Cnt", "=", "-", "Cnt", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "isVShiftRImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5474, "Length": 73, "Cover_Rate": 0.6186440677966102, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "lsb", "&", "shift_mask", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "return", "c", "==", "-", "lsb", "&&", "lsb", "!=", "<NUM_LIT>", ";", "}", "else", "if", "(", "GET_CODE", "(", "andop", ")", "==", "CONST_DOUBLE", "&&", "(", "GET_MODE", "(", "andop", ")", "==", "VOIDmode", "||", "GET_MODE", "(", "andop", ")", "==", "DImode", ")", ")", "{", "HOST_WIDE_INT", "low", ",", "lsb", ",", "shift_mask_low", ";", "low", "=", "CONST_DOUBLE_LOW", "(", "andop", ")", ";", "if", "(", "HOST_BITS_PER_WIDE_INT", "<", "<NUM_LIT>", ")", "{", "HOST_WIDE_INT", "high", ",", "shift_mask_high", ";", "high", "=", "CONST_DOUBLE_HIGH", "(", "andop", ")", ";", "if", "(", "low", "==", "<NUM_LIT>", ")", "{", "shift_mask_high", "=", "~", "<NUM_LIT>", ";", "if", "(", "INTVAL", "(", "shiftop", ")", ">", "<NUM_LIT>", ")", "shift_mask_high", "<<=", "INTVAL", "(", "shiftop", ")", "-", "<NUM_LIT>", ";", "lsb", "=", "high", "&", "-", "high", ";", "if", "(", "(", "lsb", "&", "shift_mask_high", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["return", "high", "==", "-", "lsb", ";"], "File": "rs60003", "Func": "includes_rldicr_lshift_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5475, "Length": 140, "Cover_Rate": 0.5533596837944664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "this", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue1", "Func": "dump", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5476, "Length": 10, "Cover_Rate": 0.5263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Mask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "WidenedMask", ";", "if", "(", "canWidenShuffleElements", "(", "Mask", ",", "WidenedMask", ")", ")", "return", "lowerV2X128VectorShuffle", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ";", "if", "(", "isSingleInputShuffleMask", "(", "Mask", ")", ")", "{", "if", "(", "SDValue", "Broadcast", "=", "lowerVectorShuffleAsBroadcast", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Broadcast", ";", "if", "(", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ")", ";", "if", "(", "!", "is128BitLaneCrossingShuffleMask", "(", "<STR_LIT>", ",", "Mask", ")", ")", "{", "unsigned", "VPERMILPMask", "=", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "|", "(", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "DAG", ".", "getConstant", "(", "VPERMILPMask", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "}", "if", "(", "Subtarget", ".", "hasAVX2", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "Mask", ",", "DL", ",", "DAG", ")", ")", ";", "return", "lowerVectorShuffleAsLanePermuteAndBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ";", "}"], "ground_truth": ["if", "(", "SDValue", "V", "=", "lowerVectorShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";"], "File": "X86ISelLowering149", "Func": "lowerV4F64VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5477, "Length": 273, "Cover_Rate": 0.5141242937853108, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "arm_emit_eabi_attribute", "(", "const", "char", "*", "name", ",", "int", "num", ",", "int", "val", ")", "{"], "ground_truth": ["asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "num", ",", "val", ")", ";"], "File": "arm", "Func": "arm_emit_eabi_attribute", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5478, "Length": 26, "Cover_Rate": 0.5098039215686274, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FastISel", "::", "<ISA_LIT>SimplifyAddress", "(", "Address", "&", "Addr", ",", "MVT", "VT", ",", "bool", "&", "UseOffset", ",", "unsigned", "&", "IndexReg", ")", "{", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Addr", ".", "Offset", ")", ")", "UseOffset", "=", "false", ";", "if", "(", "!", "UseOffset", "&&", "Addr", ".", "BaseType", "==", "Address", "::", "FrameIndexBase", ")", "{", "unsigned", "ResultReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ResultReg", ")", ".", "addFrameIndex", "(", "Addr", ".", "Base", ".", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "Addr", ".", "Base", ".", "Reg", "=", "ResultReg", ";", "Addr", ".", "BaseType", "=", "Address", "::", "RegBase", ";", "}", "if", "(", "!", "UseOffset", ")", "{", "IntegerType", "*", "OffsetTy", "=", "(", "(", "VT", "==", "<STR_LIT>", ")", "?", "Type", "::", "getInt32Ty", "(", "*", "Context", ")", ":", "Type", "::", "getInt64Ty", "(", "*", "Context", ")", ")", ";", "const", "ConstantInt", "*", "Offset", "=", "ConstantInt", "::", "getSigned", "(", "OffsetTy", ",", "(", "int64_t", ")", "(", "Addr", ".", "Offset", ")", ")", ";", "IndexReg", "=", "<ISA_LIT>MaterializeInt", "(", "Offset", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["assert", "(", "IndexReg", "&&", "<STR_LIT>", ")", ";"], "File": "PPCFastISel14", "Func": "PPCSimplifyAddress", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5479, "Length": 186, "Cover_Rate": 0.9489795918367347, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>MCInstrAnalysis", "(", "const", "MCInstrInfo", "*", "Info", ")", ":", "MCInstrAnalysis", "(", "Info", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUMCTargetDesc1", "Func": "AMDGPUMCInstrAnalysis", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5480, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "FR", "=", "DAG", ".", "getFrameIndex", "(", "FuncInfo", "->", "getVarArgsFrameIndex", "(", ")", ",", "PtrVT", ")", ";"], "ground_truth": ["const", "Value", "*", "SV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";"], "File": "Z80ISelLowering2", "Func": "LowerVAStart", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5481, "Length": 38, "Cover_Rate": 0.3089430894308943, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasRecipPrec", ";"], "ground_truth": ["}"], "File": "PPCSubtarget (2)", "Func": "hasRecipPrec", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5482, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vaddq_n_s16", "(", "int16x8_t", "__a", ",", "int16_t", "__b", ")", "{"], "ground_truth": ["return", "__builtin_mve_vaddq_n_sv8hi", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "mve___arm_vaddq_n_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5483, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isImmTy", "(", "ImmTyNone", ")", "||", "isImmTy", "(", "ImmTyOffset", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser40", "Func": "isSMEMOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5484, "Length": 12, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstPrinter", "(", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ")", ":", "MCInstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", "{"], "ground_truth": ["}"], "File": "TriCoreInstPrinter (2)", "Func": "TriCoreInstPrinter", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5485, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "WhichResult", "=", "(", "M", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "unsigned", "Idx", "=", "WhichResult", "*", "NumElts", "/", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "i", "+=", "<NUM_LIT>", ")", "{", "if", "(", "(", "M", "[", "i", "]", ">=", "<NUM_LIT>", "&&", "static_cast", "<", "unsigned", ">", "(", "M", "[", "i", "]", ")", "!=", "Idx", ")", "||", "(", "M", "[", "i", "+", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", "&&", "static_cast", "<", "unsigned", ">", "(", "M", "[", "i", "+", "<NUM_LIT>", "]", ")", "!=", "Idx", "+", "NumElts", ")", ")", "return", "false", ";", "Idx", "+=", "<NUM_LIT>", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "AArch64PostLegalizerCombiner", "Func": "isZipMask", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5486, "Length": 104, "Cover_Rate": 0.7819548872180451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_vpdpwssds_v16si_maskz", "(", "(", "__v16si", ")", "__B", ",", "(", "__v16si", ")", "__C", ",", "(", "__v16si", ")", "__D", ",", "(", "__mmask16", ")", "__A", ")", ";"], "ground_truth": ["}"], "File": "avx512vnniintrin", "Func": "_mm512_maskz_dpwssds_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5487, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "GCNPassConfig", "(", "this", ",", "PM", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine80", "Func": "createPassConfig", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5488, "Length": 10, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "LastFrameDestroy", "=", "std", "::", "prev", "(", "MBBI", ",", "MFI", ".", "getCalleeSavedInfo", "(", ")", ".", "size", "(", ")", ")", ";", "uint64_t", "StackSize", "=", "MFI", ".", "getStackSize", "(", ")", ";", "uint64_t", "FPOffset", "=", "StackSize", "-", "RVFI", "->", "getVarArgsSaveSize", "(", ")", ";", "if", "(", "RI", "->", "needsStackRealignment", "(", "MF", ")", "||", "MFI", ".", "hasVarSizedObjects", "(", ")", ")", "{", "assert", "(", "hasFP", "(", "MF", ")", "&&", "<STR_LIT>", ")", ";", "adjustReg", "(", "MBB", ",", "LastFrameDestroy", ",", "DL", ",", "SPReg", ",", "FPReg", ",", "-", "FPOffset", ",", "MachineInstr", "::", "FrameDestroy", ")", ";", "}", "uint64_t", "FirstSPAdjustAmount", "=", "getFirstSPAdjustAmount", "(", "MF", ")", ";", "if", "(", "FirstSPAdjustAmount", ")", "{", "uint64_t", "SecondSPAdjustAmount", "=", "MFI", ".", "getStackSize", "(", ")", "-", "FirstSPAdjustAmount", ";", "assert", "(", "SecondSPAdjustAmount", ">", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "adjustReg", "(", "MBB", ",", "LastFrameDestroy", ",", "DL", ",", "SPReg", ",", "SPReg", ",", "SecondSPAdjustAmount", ",", "MachineInstr", "::", "FrameDestroy", ")", ";", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "nullptr", ",", "-", "FirstSPAdjustAmount", ")", ")", ";", "BuildMI", "(", "MBB", ",", "LastFrameDestroy", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "}", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "for", "(", "auto", "&", "I", "=", "LastFrameDestroy", ";", "I", "!=", "MBBI", ";", "++", "I", ")", "{", "if", "(", "I", "->", "mayLoad", "(", ")", "&&", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "{", "Register", "DestReg", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "DestReg", "==", "FPReg", ")", "{", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfa", "(", "nullptr", ",", "RI", "->", "getDwarfRegNum", "(", "SPReg", ",", "true", ")", ",", "-", "FPOffset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "std", "::", "next", "(", "I", ")", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "break", ";", "}", "}", "}", "}", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", ".", "getCalleeSavedInfo", "(", ")", ";", "for", "(", "const", "auto", "&", "Entry", ":", "CSI", ")", "{"], "ground_truth": ["Register", "Reg", "=", "Entry", ".", "getReg", "(", ")", ";"], "File": "RISCVFrameLowering3", "Func": "emitEpilogue", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5489, "Length": 342, "Cover_Rate": 0.6173285198555957, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>IREmitter", "::", "visitCMN", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitCMN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5490, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "Src1", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "MRI", "->", "getType", "(", "Src0", ")", "!=", "S32", ")", "return", "false", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "*", "BB", "=", "MI", ".", "getParent", "(", ")", ";", "MachineInstr", "*", "Src1Def", "=", "getDefIgnoringCopies", "(", "Src1", ",", "*", "MRI", ")", ";", "if", "(", "Src1Def", "&&", "Src1Def", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "MI", ".", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "return", "RBI", ".", "constrainGenericRegister", "(", "Dst", ",", "<STR_LIT>", ",", "*", "MRI", ")", "&&", "RBI", ".", "constrainGenericRegister", "(", "Src0", ",", "<STR_LIT>", ",", "*", "MRI", ")", ";", "}", "Register", "ShiftSrc0", ";", "Register", "ShiftSrc1", ";", "int64_t", "ShiftAmt", ";", "bool", "Shift0", "=", "mi_match", "(", "Src0", ",", "*", "MRI", ",", "m_OneUse", "(", "m_GLShr", "(", "m_Reg", "(", "ShiftSrc0", ")", ",", "m_ICst", "(", "ShiftAmt", ")", ")", ")", ")", "&&", "ShiftAmt", "==", "<NUM_LIT>", ";", "bool", "Shift1", "=", "mi_match", "(", "Src1", ",", "*", "MRI", ",", "m_OneUse", "(", "m_GLShr", "(", "m_Reg", "(", "ShiftSrc1", ")", ",", "m_ICst", "(", "ShiftAmt", ")", ")", ")", ")", "&&", "ShiftAmt", "==", "<NUM_LIT>", ";", "unsigned", "Opc", "=", "<STR_LIT>", ";", "if", "(", "Shift0", "&&", "Shift1", ")", "{", "Opc", "=", "<STR_LIT>", ";"], "ground_truth": ["MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "ShiftSrc0", ")", ";"], "File": "AMDGPUInstructionSelector", "Func": "selectG_BUILD_VECTOR_TRUNC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5491, "Length": 218, "Cover_Rate": 0.45041322314049587, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "SrcReg", "=", "SMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "MI", "->", "modifiesRegister", "(", "SrcReg", ",", "TRI", ")", ")", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "SI", "=", "Splats", ".", "erase", "(", "SI", ")", ";", "continue", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "SplatReg", "!=", "SrcReg", ")", "{", "unsigned", "SubRegIndex", "=", "TRI", "->", "getSubRegIndex", "(", "SrcReg", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "Register", "SplatSubReg", "=", "TRI", "->", "getSubReg", "(", "SplatReg", ",", "SubRegIndex", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "SplatSubReg", ")", ";", "MI", "->", "substituteRegister", "(", "SrcReg", ",", "SplatReg", ",", "<NUM_LIT>", ",", "*", "TRI", ")", ";", "}", "SI", "=", "Splats", ".", "erase", "(", "SI", ")", ";", "++", "MBBI", ";", "SMI", "->", "eraseFromParent", "(", ")", ";", "--", "MBBI", ";", "++", "NumSimplified", ";", "MadeChange", "=", "true", ";", "continue", ";", "}", "}", "if", "(", "MI", "->", "modifiesRegister", "(", "SplatReg", ",", "TRI", ")", "||", "(", "SrcReg", "!=", "SplatReg", "&&", "MI", "->", "readsRegister", "(", "SplatReg", ",", "TRI", ")", ")", ")", "{", "SI", "=", "Splats", ".", "erase", "(", "SI", ")", ";", "continue", ";", "}", "++", "SI", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "MI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "MI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "continue", ";"], "ground_truth": ["if", "(", "!", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ")", "continue", ";"], "File": "PPCQPXLoadSplat3", "Func": "runOnMachineFunction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5492, "Length": 281, "Cover_Rate": 0.5564356435643565, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "The<ISA_LIT>_64Target", ",", "<ISA_LIT>_MC", "::", "create<ISA_LIT>MCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "The<ISA_LIT>_32Target", ",", "create<ISA_LIT>MCInstrAnalysis", ")", ";", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "The<ISA_LIT>_64Target", ",", "create<ISA_LIT>MCInstrAnalysis", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "The<ISA_LIT>_32Target", ",", "create<ISA_LIT>MCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "The<ISA_LIT>_64Target", ",", "create<ISA_LIT>MCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "The<ISA_LIT>_32Target", ",", "create<ISA_LIT>_32AsmBackend", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "The<ISA_LIT>_64Target", ",", "create<ISA_LIT>_64AsmBackend", ")", ";", "TargetRegistry", "::", "RegisterMCObjectStreamer", "(", "The<ISA_LIT>_32Target", ",", "createMCStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCObjectStreamer", "(", "The<ISA_LIT>_64Target", ",", "createMCStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "The<ISA_LIT>_32Target", ",", "create<ISA_LIT>MCInstPrinter", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCInstPrinter", "(", "The<ISA_LIT>_64Target", ",", "create<ISA_LIT>MCInstPrinter", ")", ";"], "File": "X86MCTargetDesc24", "Func": "LLVMInitializeX86TargetMC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5493, "Length": 101, "Cover_Rate": 0.543010752688172, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TypeSize", "getRegisterBitWidth", "(", "TargetTransformInfo", "::", "RegisterKind", "K", ")", "const", "{"], "ground_truth": ["return", "TypeSize", "::", "getFixed", "(", "<NUM_LIT>", ")", ";"], "File": "NVPTXTargetTransformInfo11", "Func": "getRegisterBitWidth", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5494, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "EnableLoadStoreOpt", ")", "addPass", "(", "create<ISA_LIT>LoadStoreOptimizationPass", "(", ")", ")", ";", "}", "addPass", "(", "create<ISA_LIT>SpeculationHardeningPass", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>IndirectThunks", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>SLSHardeningPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{"], "ground_truth": ["if", "(", "EnableFalkorHWPFFix", ")", "addPass", "(", "createFalkorHWPFFixPass", "(", ")", ")", ";"], "File": "AArch64TargetMachine1", "Func": "addPreSched2", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5495, "Length": 57, "Cover_Rate": 0.5876288659793815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128d", ")", "__builtin_ia32_vfmaddpd", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__B", ",", "-", "(", "__v2df", ")", "__C", ")", ";"], "ground_truth": ["}"], "File": "fma4intrin", "Func": "_mm_msub_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5496, "Length": 24, "Cover_Rate": 0.4897959183673469, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "MI", "=", "Br", ".", "MI", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "if", "(", "!", "isThumb1", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "Br", ".", "MaxDisp", "=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "+=", "<NUM_LIT>", ";", "AdjustBBOffsetsAfter", "(", "MBB", ",", "<NUM_LIT>", ")", ";", "HasFarJump", "=", "true", ";", "NumUBrFixed", "++", ";"], "ground_truth": ["DOUT", "(", "llvm", "::", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MI", ")", ";"], "File": "ARMConstantIslandPass58", "Func": "FixUpUnconditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5497, "Length": 91, "Cover_Rate": 0.8198198198198198, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "unsigned", "(", "getProcIFlags", "(", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "addProcIFlagsOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5498, "Length": 27, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vbicq_m_uv8hi", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vbicq_m_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5499, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "EltVT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "||", "EltVT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "N2", ")", ")", "{", "unsigned", "Opc", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "Opc", "=", "<STR_LIT>", ";", "else", "Opc", "=", "<STR_LIT>", ";", "if", "(", "N1", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", "N1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N1", ")", ";", "if", "(", "N2", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", "N2", "=", "DAG", ".", "getIntPtrConstant", "(", "cast", "<", "ConstantSDNode", ">", "(", "N2", ")", "->", "getZExtValue", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "N0", ",", "N1", ",", "N2", ")", ";"], "ground_truth": ["}", "else", "if", "(", "EltVT", "==", "<STR_LIT>", "&&", "isa", "<", "ConstantSDNode", ">", "(", "N2", ")", ")", "{"], "File": "X86ISelLowering170", "Func": "LowerINSERT_VECTOR_ELT_SSE4", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5500, "Length": 147, "Cover_Rate": 0.44954128440366975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "Val", "==", "DoubleToBits", "(", "<NUM_LIT>", ")", ")", "||", "(", "Val", "==", "DoubleToBits", "(", "<NUM_LIT>", ")", ")", "||", "(", "Val", "==", "DoubleToBits", "(", "-", "<NUM_LIT>", ")", ")", "||", "(", "Val", "==", "DoubleToBits", "(", "<NUM_LIT>", ")", ")", "||", "(", "Val", "==", "DoubleToBits", "(", "-", "<NUM_LIT>", ")", ")", "||", "(", "Val", "==", "DoubleToBits", "(", "<NUM_LIT>", ")", ")", "||", "(", "Val", "==", "DoubleToBits", "(", "-", "<NUM_LIT>", ")", ")", "||", "(", "Val", "==", "DoubleToBits", "(", "<NUM_LIT>", ")", ")", "||", "(", "Val", "==", "DoubleToBits", "(", "-", "<NUM_LIT>", ")", ")", "||", "(", "Val", "==", "<NUM_LIT>", "&&", "HasInv2Pi", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "isInlinableLiteral64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5501, "Length": 95, "Cover_Rate": 0.753968253968254, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PostLegalizerLoweringInfo", "(", "bool", "OptSize", ",", "bool", "MinSize", ")", ":", "CombinerInfo", "(", "true", ",", "false", ",", "nullptr", ",", "true", ",", "OptSize", ",", "MinSize", ")", "{"], "ground_truth": ["if", "(", "!", "GeneratedRuleCfg", ".", "parseCommandLineOption", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";"], "File": "AArch64PostLegalizerLowering", "Func": "AArch64PostLegalizerLoweringInfo", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5502, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "general_scalar_chain", "(", "enum", "machine_mode", "smode_", ",", "enum", "machine_mode", "vmode_", ")", ":", "scalar_chain", "(", "smode_", ",", "vmode_", ")", "{"], "ground_truth": ["}"], "File": "i386-features3", "Func": "general_scalar_chain", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5503, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "offset", "=", "INTVAL", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", "==", "frame_pointer_rtx", ")", "return", "offset", "<", "-", "<NUM_LIT>", "||", "offset", ">", "<NUM_LIT>", ";", "return", "offset", "<", "<NUM_LIT>", "||", "offset", ">", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "bfin", "Func": "effective_address_32bit_p", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 5504, "Length": 65, "Cover_Rate": 0.39634146341463417, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "BRIG_COMPARE_LE", ":", "return", "BRIG_COMPARE_GT", ";", "case", "BRIG_COMPARE_LT", ":", "return", "BRIG_COMPARE_GE", ";", "case", "BRIG_COMPARE_NE", ":", "return", "BRIG_COMPARE_EQ", ";", "default", ":"], "ground_truth": ["return", "Op", ";"], "File": "HSAILInstrInfo", "Func": "invIntCondOp", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5505, "Length": 23, "Cover_Rate": 0.4107142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsPIC", "&&", "AttachToOperandIdx", ")", "ErrMsg", "=", "<STR_LIT>", ";"], "ground_truth": ["else", "ErrMsg", "=", "<STR_LIT>", ";"], "File": "X86AsmParser (2)4", "Func": "regsUseUpError", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5506, "Length": 15, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>OptimizePICCall", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "MipsOptimizePICCall15", "Func": "MipsOptimizePICCall", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5507, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "t", "=", "get_attr_type", "(", "seq", "->", "insn", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "t", "==", "TYPE_MCLD", ")", "return", "t", ";", "t", "=", "get_attr_type", "(", "seq", "->", "insn", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "t", "==", "TYPE_MCLD", ")", "return", "t", ";", "return", "TYPE_MCST", ";", "}", "else", "return", "get_attr_type", "(", "insn", ")", ";"], "ground_truth": ["}"], "File": "bfin", "Func": "type_for_anomaly", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 5508, "Length": 54, "Cover_Rate": 0.5869565217391305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "CmpOp1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Dest", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "Comparison", "C", "(", "getCmp", "(", "DAG", ",", "CmpOp0", ",", "CmpOp1", ",", "CC", ")", ")", ";", "SDValue", "Glue", "=", "emitCmp", "(", "DAG", ",", "DL", ",", "C", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "C", ".", "CCValid", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "C", ".", "CCMask", ",", "<STR_LIT>", ")", ",", "Dest", ",", "Glue", ")", ";"], "ground_truth": ["}"], "File": "SystemZISelLowering35", "Func": "lowerBR_CC", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5509, "Length": 103, "Cover_Rate": 0.6645161290322581, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "vlmul_type", "vlmul", "=", "get_vlmul", "(", "vmode", ")", ";", "unsigned", "int", "ratio", "=", "calculate_ratio", "(", "sew", ",", "vlmul", ")", ";", "if", "(", "!", "optimize", ")", "emit_hard_vlmax_vsetvl", "(", "vmode", ",", "vl", ")", ";", "else", "emit_insn", "(", "gen_vlmax_avl", "(", "Pmode", ",", "vl", ",", "gen_int_mode", "(", "ratio", ",", "Pmode", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "riscv-v", "Func": "emit_vlmax_vsetvl", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5510, "Length": 51, "Cover_Rate": 0.7285714285714285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "RInd", "=", "TargetRegisterInfo", "::", "virtReg2Index", "(", "VR", ")", ";", "if", "(", "RInd", ">=", "CVect", ".", "size", "(", ")", ")", "CVect", ".", "resize", "(", "std", "::", "max", "(", "RInd", "+", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "const", "BitTracker", "::", "RegisterCell", "*", "CP", "=", "CVect", "[", "RInd", "]", ";", "if", "(", "CP", "==", "<NUM_LIT>", ")", "CP", "=", "CVect", "[", "RInd", "]", "=", "&", "BT", ".", "lookup", "(", "VR", ")", ";", "return", "*", "CP", ";"], "ground_truth": ["}"], "File": "HexagonGenInsert (2)", "Func": "lookup", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5511, "Length": 76, "Cover_Rate": 0.8735632183908046, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_srli_epi16", "(", "__m512i", "__A", ",", "const", "int", "__imm", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_psrlwi512_mask", "(", "(", "__v32hi", ")", "__A", ",", "__imm", ",", "(", "__v32hi", ")", "_mm512_setzero_si512", "(", ")", ",", "(", "__mmask32", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin", "Func": "_mm512_srli_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5512, "Length": 51, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "unsigned", "SrcReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "LLT", "DstTy", "=", "MRI", ".", "getType", "(", "DstReg", ")", ";", "const", "LLT", "SrcTy", "=", "MRI", ".", "getType", "(", "SrcReg", ")", ";", "const", "RegisterBank", "&", "DstRB", "=", "*", "RBI", ".", "getRegBank", "(", "DstReg", ",", "MRI", ",", "TRI", ")", ";", "const", "RegisterBank", "&", "SrcRB", "=", "*", "RBI", ".", "getRegBank", "(", "SrcReg", ",", "MRI", ",", "TRI", ")", ";", "if", "(", "DstRB", ".", "getID", "(", ")", "!=", "SrcRB", ".", "getID", "(", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "DstRB", ".", "getID", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "getRegClassForTypeOnBank", "(", "DstTy", ",", "DstRB", ")", ";", "if", "(", "!", "DstRC", ")", "return", "false", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "getRegClassForTypeOnBank", "(", "SrcTy", ",", "SrcRB", ")", ";", "if", "(", "!", "SrcRC", ")", "return", "false", ";", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "SrcReg", ",", "*", "SrcRC", ",", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "DstRC", ",", "MRI", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "DstRC", "==", "SrcRC", ")", "{", "}", "else", "if", "(", "DstRC", "==", "&", "<STR_LIT>", ")", "{", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setSubReg", "(", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "DstRC", "==", "&", "<STR_LIT>", ")", "{", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setSubReg", "(", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "DstRC", "==", "&", "<STR_LIT>", ")", "{", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setSubReg", "(", "<STR_LIT>", ")", ";", "}", "else", "{", "return", "false", ";", "}", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "X86InstructionSelector28", "Func": "selectTrunc", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5513, "Length": 290, "Cover_Rate": 0.8169014084507042, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "ReverseVEXT", ",", "isV_UNDEF", ";", "unsigned", "Imm", ",", "WhichResult", ";", "unsigned", "EltSize", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "return", "(", "EltSize", ">=", "<NUM_LIT>", "||", "ShuffleVectorSDNode", "::", "isSplatMask", "(", "&", "M", "[", "<NUM_LIT>", "]", ",", "VT", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "<NUM_LIT>", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "<NUM_LIT>", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "<NUM_LIT>", ")", "||", "isVEXTMask", "(", "M", ",", "VT", ",", "ReverseVEXT", ",", "Imm", ")", "||", "isVTBLMask", "(", "M", ",", "VT", ")", "||", "isNEONTwoResultShuffleMask", "(", "M", ",", "VT", ",", "WhichResult", ",", "isV_UNDEF", ")", "||", "(", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "&&", "isReverseMask", "(", "M", ",", "VT", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (3)", "Func": "isShuffleMaskLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5514, "Length": 115, "Cover_Rate": 0.42435424354243545, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isRegMask", "(", ")", ")", "continue", ";", "for", "(", "unsigned", "reg", "=", "<STR_LIT>", ";", "reg", "<=", "<STR_LIT>", ";", "++", "reg", ")", "{", "if", "(", "MO", ".", "clobbersPhysReg", "(", "reg", ")", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "X86VZeroUpper28", "Func": "callClobbersAnyYmmReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5515, "Length": 53, "Cover_Rate": 0.6463414634146342, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "cfun", "->", "machine", "->", "uses_anonymous_args", "&&", "crtl", "->", "args", ".", "size", ">=", "<NUM_LIT>", "&&", "crtl", "->", "args", ".", "size", "<=", "(", "LAST_ARG_REGNUM", "*", "UNITS_PER_WORD", ")", "&&", "(", "TARGET_AAPCS_BASED", "?", "crtl", "->", "args", ".", "info", ".", "aapcs_ncrn", "<", "<NUM_LIT>", ":", "crtl", "->", "args", ".", "info", ".", "nregs", "<", "<NUM_LIT>", ")", ")", "return", "LAST_ARG_REGNUM", ";", "for", "(", "reg", "=", "LAST_LO_REGNUM", ";", "reg", ">", "LAST_ARG_REGNUM", ";", "reg", "--", ")", "if", "(", "pushed_regs_mask", "&", "(", "<NUM_LIT>", "<<", "reg", ")", ")", "return", "reg", ";", "if", "(", "TARGET_THUMB2", ")", "{", "for", "(", "reg", "=", "FIRST_HI_REGNUM", ";", "reg", "<", "<NUM_LIT>", ";", "reg", "++", ")", "if", "(", "pushed_regs_mask", "&", "(", "<NUM_LIT>", "<<", "reg", ")", ")", "return", "reg", ";", "}", "gcc_unreachable", "(", ")", ";"], "ground_truth": ["}"], "File": "arm4", "Func": "thumb_find_work_register", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5516, "Length": 119, "Cover_Rate": 0.6839080459770115, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "ArgAdjust", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Sub", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "const", "<ISA_LIT>RegisterInfo", "*", "QRI", "=", "static_cast", "<", "const", "<ISA_LIT>RegisterInfo", "*", ">", "(", "DAG", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "SDValue", "CopyChain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "QRI", "->", "getStackRegister", "(", ")", ",", "Sub", ")", ";", "SDValue", "Ops", "[", "<NUM_LIT>", "]", "=", "{", "ArgAdjust", ",", "CopyChain", "}", ";"], "ground_truth": ["return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "dl", ")", ";"], "File": "HexagonISelLowering7", "Func": "LowerDYNAMIC_STACKALLOC", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5517, "Length": 90, "Cover_Rate": 0.4891304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "*", "AddrIdx", "=", "<NUM_LIT>", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "*", "AddrIdx", "=", "<NUM_LIT>", ";", "if", "(", "IsStore", ")", "*", "IsStore", "=", "true", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "*", "AddrIdx", "=", "<NUM_LIT>", ";", "if", "(", "IsStore", ")", "*", "IsStore", "=", "true", ";"], "ground_truth": ["return", "true", ";"], "File": "MipsNaClELFStreamer", "Func": "isBasePlusOffsetMemoryAccess", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5518, "Length": 81, "Cover_Rate": 0.4550561797752809, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCCodeGenInfo", "*", "create<ISA_LIT>MCCodeGenInfo", "(", "StringRef", "TT", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", "{", "MCCodeGenInfo", "*", "X", "=", "new", "MCCodeGenInfo", "(", ")", ";", "if", "(", "CM", "==", "CodeModel", "::", "JITDefault", ")", "RM", "=", "Reloc", "::", "Static", ";", "else", "if", "(", "RM", "==", "Reloc", "::", "Default", ")", "RM", "=", "Reloc", "::", "PIC_", ";", "X", "->", "InitMCCodeGenInfo", "(", "RM", ",", "CM", ",", "OL", ")", ";", "return", "X", ";"], "ground_truth": ["}"], "File": "Cpu0MCTargetDesc1", "Func": "createCpu0MCCodeGenInfo", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5519, "Length": 77, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "MCPhysReg", "IntraCallClobberedRegs", "[", "]", "=", "{", "<STR_LIT>", "}", ";", "return", "ArrayRef", "<", "MCPhysReg", ">", "(", "IntraCallClobberedRegs", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo", "Func": "getIntraCallClobberedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5520, "Length": 21, "Cover_Rate": 0.5526315789473685, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "src", ",", "dest", ";", "if", "(", "CONST_INT_P", "(", "count", ")", ")", "{", "HOST_WIDE_INT", "countval", "=", "INTVAL", "(", "count", ")", ";", "HOST_WIDE_INT", "epilogue_size", "=", "countval", "%", "max_size", ";", "int", "i", ";", "gcc_assert", "(", "(", "max_size", "&", "(", "max_size", "-", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", ")", ";", "for", "(", "i", "=", "max_size", ";", "i", ">=", "<NUM_LIT>", ";", "i", ">>=", "<NUM_LIT>", ")", "{", "if", "(", "epilogue_size", "&", "i", ")", "destmem", "=", "emit_memmov", "(", "destmem", ",", "&", "srcmem", ",", "destptr", ",", "srcptr", ",", "i", ")", ";", "}", "return", ";", "}", "if", "(", "max_size", ">", "<NUM_LIT>", ")", "{", "count", "=", "expand_simple_binop", "(", "GET_MODE", "(", "count", ")", ",", "AND", ",", "count", ",", "GEN_INT", "(", "max_size", "-", "<NUM_LIT>", ")", ",", "count", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "expand_set_or_cpymem_via_loop", "(", "destmem", ",", "srcmem", ",", "destptr", ",", "srcptr", ",", "NULL", ",", "count", ",", "QImode", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "false", ")", ";", "return", ";", "}", "if", "(", "TARGET_SINGLE_STRINGOP", ")", "{", "if", "(", "max_size", ">", "<NUM_LIT>", ")", "{", "rtx_code_label", "*", "label", "=", "ix86_expand_aligntest", "(", "count", ",", "<NUM_LIT>", ",", "true", ")", ";", "src", "=", "change_address", "(", "srcmem", ",", "SImode", ",", "srcptr", ")", ";", "dest", "=", "change_address", "(", "destmem", ",", "SImode", ",", "destptr", ")", ";", "emit_insn", "(", "gen_strmov", "(", "destptr", ",", "dest", ",", "srcptr", ",", "src", ")", ")", ";", "emit_label", "(", "label", ")", ";", "LABEL_NUSES", "(", "label", ")", "=", "<NUM_LIT>", ";", "}", "if", "(", "max_size", ">", "<NUM_LIT>", ")", "{", "rtx_code_label", "*", "label", "=", "ix86_expand_aligntest", "(", "count", ",", "<NUM_LIT>", ",", "true", ")", ";", "src", "=", "change_address", "(", "srcmem", ",", "HImode", ",", "srcptr", ")", ";", "dest", "=", "change_address", "(", "destmem", ",", "HImode", ",", "destptr", ")", ";", "emit_insn", "(", "gen_strmov", "(", "destptr", ",", "dest", ",", "srcptr", ",", "src", ")", ")", ";", "emit_label", "(", "label", ")", ";", "LABEL_NUSES", "(", "label", ")", "=", "<NUM_LIT>", ";", "}", "if", "(", "max_size", ">", "<NUM_LIT>", ")", "{", "rtx_code_label", "*", "label", "=", "ix86_expand_aligntest", "(", "count", ",", "<NUM_LIT>", ",", "true", ")", ";", "src", "=", "change_address", "(", "srcmem", ",", "QImode", ",", "srcptr", ")", ";", "dest", "=", "change_address", "(", "destmem", ",", "QImode", ",", "destptr", ")", ";", "emit_insn", "(", "gen_strmov", "(", "destptr", ",", "dest", ",", "srcptr", ",", "src", ")", ")", ";", "emit_label", "(", "label", ")", ";", "LABEL_NUSES", "(", "label", ")", "=", "<NUM_LIT>", ";", "}", "}", "else", "{", "rtx", "offset", "=", "force_reg", "(", "Pmode", ",", "const0_rtx", ")", ";", "rtx", "tmp", ";", "if", "(", "max_size", ">", "<NUM_LIT>", ")", "{", "rtx_code_label", "*", "label", "=", "ix86_expand_aligntest", "(", "count", ",", "<NUM_LIT>", ",", "true", ")", ";", "src", "=", "change_address", "(", "srcmem", ",", "SImode", ",", "srcptr", ")", ";", "dest", "=", "change_address", "(", "destmem", ",", "SImode", ",", "destptr", ")", ";", "emit_move_insn", "(", "dest", ",", "src", ")", ";", "tmp", "=", "expand_simple_binop", "(", "Pmode", ",", "PLUS", ",", "offset", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "NULL", ",", "true", ",", "OPTAB_LIB_WIDEN", ")", ";", "if", "(", "tmp", "!=", "offset", ")", "emit_move_insn", "(", "offset", ",", "tmp", ")", ";", "emit_label", "(", "label", ")", ";"], "ground_truth": ["LABEL_NUSES", "(", "label", ")", "=", "<NUM_LIT>", ";"], "File": "i386-expand", "Func": "expand_cpymem_epilogue", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5521, "Length": 471, "Cover_Rate": 0.6728571428571428, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "Rt", "=", "TailAdd", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Reg", "=", "Rs", "==", "GAReg", "?", "Rt", ":", "Rs", ";", "if", "(", "!", "MRI", "->", "hasOneUse", "(", "Reg", ")", ")", "return", "false", ";", "MachineInstr", "&", "OffsetTail", "=", "*", "MRI", "->", "getVRegDef", "(", "Reg", ")", ";", "if", "(", "OffsetTail", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "MachineOperand", "&", "AddiImmOp", "=", "OffsetTail", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "AddiImmOp", ".", "getTargetFlags", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "int64_t", "OffLo", "=", "AddiImmOp", ".", "getImm", "(", ")", ";", "MachineInstr", "&", "OffsetLui", "=", "*", "MRI", "->", "getVRegDef", "(", "OffsetTail", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "MachineOperand", "&", "LuiImmOp", "=", "OffsetLui", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "OffsetLui", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "LuiImmOp", ".", "getTargetFlags", "(", ")", "!=", "<STR_LIT>", "||", "!", "MRI", "->", "hasOneUse", "(", "OffsetLui", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "Offset", "=", "SignExtend64", "<", "<NUM_LIT>", ">", "(", "LuiImmOp", ".", "getImm", "(", ")", "<<", "<NUM_LIT>", ")", ";", "Offset", "+=", "OffLo", ";", "if", "(", "!", "ST", "->", "is64Bit", "(", ")", ")", "Offset", "=", "SignExtend64", "<", "<NUM_LIT>", ">", "(", "Offset", ")", ";", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "OffsetTail", "<<", "<STR_LIT>", "<<", "OffsetLui", ")", ";", "DeadInstrs", ".", "insert", "(", "&", "OffsetTail", ")", ";", "DeadInstrs", ".", "insert", "(", "&", "OffsetLui", ")", ";", "return", "true", ";", "}", "else", "if", "(", "OffsetTail", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "OffsetTail", ")", ";", "Offset", "=", "SignExtend64", "<", "<NUM_LIT>", ">", "(", "OffsetTail", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "<<", "<NUM_LIT>", ")", ";", "DeadInstrs", ".", "insert", "(", "&", "OffsetTail", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "RISCVMergeBaseOffset4", "Func": "matchLargeOffset", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5522, "Length": 307, "Cover_Rate": 0.8297297297297297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>CFGStructurizer", "::", "needMigrateBlock", "(", "MachineBasicBlock", "*", "MBB", ")", "const", "{", "unsigned", "BlockSizeThreshold", "=", "<NUM_LIT>", ";", "unsigned", "CloneInstrThreshold", "=", "<NUM_LIT>", ";", "bool", "MultiplePreds", "=", "MBB", "&&", "(", "MBB", "->", "pred_size", "(", ")", ">", "<NUM_LIT>", ")", ";", "if", "(", "!", "MultiplePreds", ")", "return", "false", ";"], "ground_truth": ["unsigned", "BlkSize", "=", "MBB", "->", "size", "(", ")", ";"], "File": "AMDILCFGStructurizer", "Func": "needMigrateBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5523, "Length": 53, "Cover_Rate": 0.6708860759493671, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineLoopInfo", ">", "(", ")", ";"], "ground_truth": ["MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "File": "TPCHardwareLoops", "Func": "getAnalysisUsage", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5524, "Length": 25, "Cover_Rate": 0.6944444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqshlub_n_s8", "(", "int8_t", "__a", ",", "const", "int", "__b", ")", "{", "return", "(", "int8_t", ")", "__builtin_aarch64_sqshlu_nqi_uss", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vqshlub_n_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5525, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>LegalizerInfo", "::", "legalizeShlAshrLshr", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineIRBuilder", "&", "MIRBuilder", ",", "GISelChangeObserver", "&", "Observer", ")", "const", "{", "assert", "(", "MI", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_ASHR", "||", "MI", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_LSHR", "||", "MI", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_SHL", ")", ";", "Register", "AmtReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "auto", "*", "CstMI", "=", "MRI", ".", "getVRegDef", "(", "AmtReg", ")", ";", "assert", "(", "CstMI", "&&", "<STR_LIT>", ")", ";", "if", "(", "CstMI", "->", "getOpcode", "(", ")", "!=", "TargetOpcode", "::", "G_CONSTANT", ")", "return", "true", ";", "unsigned", "Amount", "=", "CstMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getCImm", "(", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Amount", ">", "<NUM_LIT>", ")", "return", "true", ";", "assert", "(", "MRI", ".", "getType", "(", "AmtReg", ")", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", ";", "MIRBuilder", ".", "setInstrAndDebugLoc", "(", "MI", ")", ";", "auto", "ExtCst", "=", "MIRBuilder", ".", "buildZExt", "(", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ",", "AmtReg", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "ExtCst", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AArch64LegalizerInfo18", "Func": "legalizeShlAshrLshr", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5526, "Length": 191, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm", "::", "RegisterAsmPrinter", "<", "llvm", "::", "<ISA_LIT>Z80AsmPrinter", ">", "X", "(", "llvm", "::", "getThe<ISA_LIT>Z80Target", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "GBZ80AsmPrinter", "Func": "LLVMInitializeGBZ80AsmPrinter", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5527, "Length": 18, "Cover_Rate": 0.782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getTotalNumVGPRs", "(", "const", "MCSubtargetInfo", "*", "STI", ")", "{", "if", "(", "!", "isGFX10", "(", "*", "STI", ")", ")", "return", "<NUM_LIT>", ";", "return", "STI", "->", "getFeatureBits", "(", ")", ".", "test", "(", "FeatureWavefrontSize32", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo10", "Func": "getTotalNumVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5528, "Length": 38, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "(", "void", ")", "Analyzed", ";", "if", "(", "TBB", "&&", "TBB", "!=", "MBB", ")", "{", "assert", "(", "(", "FBB", "==", "nullptr", "||", "FBB", "==", "MBB", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "Cond", "[", "<NUM_LIT>", "]", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "auto", "*", "RangeCheck", "=", "MRI", ".", "getVRegDef", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ")", ";", "assert", "(", "RangeCheck", "!=", "nullptr", ")", ";", "if", "(", "RangeCheck", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "nullptr", ";", "MI", ".", "RemoveOperand", "(", "MI", ".", "getNumExplicitOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "MI", ".", "addOperand", "(", "MF", ",", "MachineOperand", "::", "CreateMBB", "(", "TBB", ")", ")", ";", "}", "TII", ".", "removeBranch", "(", "*", "HeaderMBB", ",", "nullptr", ")", ";", "HeaderMBB", "->", "splice", "(", "HeaderMBB", "->", "end", "(", ")", ",", "MBB", ",", "MBB", "->", "begin", "(", ")", ",", "MBB", "->", "end", "(", ")", ")", ";", "HeaderMBB", "->", "removeSuccessor", "(", "MBB", ")", ";", "for", "(", "auto", "&", "Succ", ":", "MBB", "->", "successors", "(", ")", ")", "if", "(", "HeaderMBB", "->", "isSuccessor", "(", "Succ", ")", ")", "HeaderMBB", "->", "removeSuccessor", "(", "Succ", ")", ";", "HeaderMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "MBB", ")", ";"], "ground_truth": ["MF", ".", "erase", "(", "MBB", ")", ";"], "File": "WebAssemblyFixBrTableDefaults5", "Func": "fixBrTable", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5529, "Length": 211, "Cover_Rate": 0.6573208722741433, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "num_mova", ")", "si_limit", "-=", "GET_MODE_SIZE", "(", "mode", ")", ";", "}", "}", "if", "(", "mova_p", "(", "from", ")", ")", "{", "switch", "(", "untangle_mova", "(", "&", "num_mova", ",", "&", "mova", ",", "from", ")", ")", "{", "case", "<NUM_LIT>", ":", "if", "(", "flag_pic", ")", "{", "rtx", "src", "=", "SET_SRC", "(", "PATTERN", "(", "from", ")", ")", ";", "if", "(", "GET_CODE", "(", "src", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", "==", "UNSPEC", "&&", "XINT", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "==", "UNSPEC_SYMOFF", ")", "last_symoff", "=", "from", ";", "}", "break", ";", "case", "<NUM_LIT>", ":", "return", "find_barrier", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "mova", ")", ";", "case", "<NUM_LIT>", ":", "{", "leading_mova", "=", "<NUM_LIT>", ";", "barrier_before_mova", "=", "good_barrier", "?", "good_barrier", ":", "found_barrier", ";", "}", "default", ":", "break", ";", "}", "if", "(", "found_si", ">", "count_si", ")", "count_si", "=", "found_si", ";", "}", "else", "if", "(", "JUMP_TABLE_DATA_P", "(", "from", ")", "&&", "GET_CODE", "(", "PATTERN", "(", "from", ")", ")", "==", "ADDR_DIFF_VEC", ")", "{", "if", "(", "(", "num_mova", ">", "<NUM_LIT>", "&&", "GET_MODE", "(", "prev_nonnote_insn", "(", "from", ")", ")", "==", "VOIDmode", ")", "||", "(", "num_mova", "&&", "(", "prev_nonnote_insn", "(", "from", ")", "==", "XEXP", "(", "MOVA_LABELREF", "(", "mova", ")", ",", "<NUM_LIT>", ")", ")", ")", ")", "num_mova", "--", ";", "if", "(", "barrier_align", "(", "next_real_insn", "(", "from", ")", ")", "==", "align_jumps_log", ")", "{", "good_barrier", "=", "found_barrier", ";", "break", ";", "}", "else", "{", "rtx", "body", "=", "PATTERN", "(", "from", ")", ";", "inc", "=", "XVECLEN", "(", "body", ",", "<NUM_LIT>", ")", "*", "GET_MODE_SIZE", "(", "GET_MODE", "(", "body", ")", ")", ";", "}", "}", "else", "if", "(", "JUMP_P", "(", "from", ")", "&&", "!", "TARGET_SH2", "&&", "!", "optimize_size", ")", "new_align", "=", "<NUM_LIT>", ";", "if", "(", "JUMP_P", "(", "from", ")", "&&", "get_attr_type", "(", "from", ")", "==", "TYPE_CBRANCH", "&&", "!", "sequence_insn_p", "(", "from", ")", ")", "inc", "+=", "<NUM_LIT>", ";", "if", "(", "found_si", ")", "{", "count_si", "+=", "inc", ";", "if", "(", "new_align", ">", "si_align", ")", "{", "si_limit", "-=", "(", "count_si", "-", "<NUM_LIT>", ")", "&", "(", "new_align", "-", "si_align", ")", ";", "si_align", "=", "new_align", ";", "}", "count_si", "=", "(", "count_si", "+", "new_align", "-", "<NUM_LIT>", ")", "&", "-", "new_align", ";", "}", "if", "(", "found_hi", ")", "{", "count_hi", "+=", "inc", ";", "if", "(", "new_align", ">", "hi_align", ")", "{", "hi_limit", "-=", "(", "count_hi", "-", "<NUM_LIT>", ")", "&", "(", "new_align", "-", "hi_align", ")", ";", "hi_align", "=", "new_align", ";", "}", "count_hi", "=", "(", "count_hi", "+", "new_align", "-", "<NUM_LIT>", ")", "&", "-", "new_align", ";", "}", "from", "=", "NEXT_INSN", "(", "from", ")", ";", "}", "if", "(", "num_mova", ")", "{", "if", "(", "leading_mova", ")", "{", "fixup_mova", "(", "mova", ")", ";", "return", "find_barrier", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "mova", ")", ";", "}", "else", "{", "from", "=", "mova", ";", "good_barrier", "=", "found_barrier", "=", "barrier_before_mova", ";", "}", "}", "if", "(", "found_barrier", ")", "{", "if", "(", "good_barrier", "&&", "next_real_insn", "(", "found_barrier", ")", ")", "found_barrier", "=", "good_barrier", ";", "}", "else", "{", "rtx_code_label", "*", "label", "=", "gen_label_rtx", "(", ")", ";", "if", "(", "last_symoff", ")", "from", "=", "last_symoff", ";", "if", "(", "PREV_INSN", "(", "from", ")", "!=", "orig", "&&", "(", "count_hi", ">", "hi_limit", "||", "count_si", ">", "si_limit", ")", ")", "from", "=", "PREV_INSN", "(", "PREV_INSN", "(", "from", ")", ")", ";"], "ground_truth": ["else", "from", "=", "PREV_INSN", "(", "from", ")", ";"], "File": "sh4", "Func": "find_barrier", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5530, "Length": 514, "Cover_Rate": 0.4297658862876254, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCSubtargetInfo", "*", "createAMDGPUMCSubtargetInfo", "(", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "MCSubtargetInfo", "*", "X", "=", "new", "MCSubtargetInfo", "(", ")", ";"], "ground_truth": ["InitAMDGPUMCSubtargetInfo", "(", "X", ",", "TT", ",", "CPU", ",", "FS", ")", ";"], "File": "AMDGPUMCTargetDesc", "Func": "createAMDGPUMCSubtargetInfo", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5531, "Length": 35, "Cover_Rate": 0.8974358974358975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "machine_mode", "nvptx_promote_function_mode", "(", "const_tree", "type", ",", "machine_mode", "mode", ",", "int", "*", "ARG_UNUSED", "(", "punsignedp", ")", ",", "const_tree", "funtype", ",", "int", "for_return", ")", "{"], "ground_truth": ["return", "promote_arg", "(", "mode", ",", "for_return", "||", "!", "type", "||", "TYPE_ARG_TYPES", "(", "funtype", ")", ")", ";"], "File": "nvptx", "Func": "nvptx_promote_function_mode", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 5532, "Length": 40, "Cover_Rate": 0.975609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "emitAsanReportError", "(", "Module", "&", "M", ",", "unsigned", "Reg", ",", "const", "ASanAccessInfo", "&", "AccessInfo", ",", "MCSubtargetInfo", "&", "STI", ")", "{", "std", "::", "string", "Name", "=", "AccessInfo", ".", "IsWrite", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MCSymbol", "*", "ReportError", "=", "OutContext", ".", "getOrCreateSymbol", "(", "<STR_LIT>", "+", "Name", "+", "utostr", "(", "<NUM_LIT>", "<<", "AccessInfo", ".", "AccessSizeIndex", ")", ")", ";", "OutStreamer", "->", "emitInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "+", "Reg", ")", ",", "STI", ")", ";"], "ground_truth": ["OutStreamer", "->", "emitInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "ReportError", ",", "MCSymbolRefExpr", "::", "VK_PLT", ",", "OutContext", ")", ")", ",", "STI", ")", ";"], "File": "X86MCInstLower52", "Func": "emitAsanReportError", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5533, "Length": 109, "Cover_Rate": 0.923728813559322, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Parser", ".", "Error", "(", "L", ",", "Msg", ",", "Ranges", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser", "Func": "Error", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5534, "Length": 13, "Cover_Rate": 0.34210526315789475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_sll_si64", "(", "__m64", "__m", ",", "__m64", "__count", ")", "{"], "ground_truth": ["return", "(", "__m64", ")", "__builtin_ia32_psllq", "(", "(", "__v1di", ")", "__m", ",", "(", "__v1di", ")", "__count", ")", ";"], "File": "mmintrin", "Func": "_mm_sll_si64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5535, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "DefInst", "=", "MRI", "->", "getUniqueVRegDef", "(", "SrcReg", ")", ";", "if", "(", "!", "DefInst", ")", "continue", ";", "bool", "IsCandidate", "=", "false", ";", "if", "(", "DefInst", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "const", "MachineOperand", "&", "MO", "=", "DefInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "{", "const", "GlobalValue", "*", "GVal", "=", "MO", ".", "getGlobal", "(", ")", ";", "auto", "*", "GVar", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "GVal", ")", ";", "if", "(", "GVar", ")", "{", "if", "(", "GVar", "->", "hasAttribute", "(", "<STR_LIT>", ")", ")", "{", "assert", "(", "ImmVal", "==", "<NUM_LIT>", ")", ";", "IsCandidate", "=", "true", ";", "}", "else", "if", "(", "!", "GVar", "->", "hasInitializer", "(", ")", "&&", "GVar", "->", "hasExternalLinkage", "(", ")", "&&", "GVar", "->", "getSection", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "ImmVal", "==", "<NUM_LIT>", ")", "IsCandidate", "=", "true", ";", "else", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "GVar", "->", "getName", "(", ")", "<<", "<STR_LIT>", "<<", "ImmVal", "<<", "<STR_LIT>", ";", "}", "}", "}", "}", "if", "(", "!", "IsCandidate", ")", "continue", ";", "auto", "Begin", "=", "MRI", "->", "use_begin", "(", "DstReg", ")", ",", "End", "=", "MRI", "->", "use_end", "(", ")", ";", "decltype", "(", "End", ")", "NextI", ";", "for", "(", "auto", "I", "=", "Begin", ";", "I", "!=", "End", ";", "I", "=", "NextI", ")", "{", "NextI", "=", "std", "::", "next", "(", "I", ")", ";", "I", "->", "setReg", "(", "SrcReg", ")", ";", "}"], "ground_truth": ["ToErase", "=", "&", "MI", ";"], "File": "BPFMISimplifyPatchable9", "Func": "removeLD", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5536, "Length": 232, "Cover_Rate": 0.4803312629399586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "existed", ";", "bool", "*", "slot", "=", "&", "mflip_mips16_htab", "->", "get_or_insert", "(", "name", ",", "&", "existed", ")", ";", "if", "(", "!", "existed", ")", "{", "mips16_flipper", "=", "!", "mips16_flipper", ";", "*", "slot", "=", "mips16_flipper", "?", "!", "base_is_mips16", ":", "base_is_mips16", ";", "}", "return", "*", "slot", ";"], "ground_truth": ["}"], "File": "mips4", "Func": "mflip_mips16_use_mips16_p", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5537, "Length": 45, "Cover_Rate": 0.39473684210526316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isImmTy", "(", "ImmTyDppRowMask", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isRowMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5538, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "RegNo", "=", "(", "AS", "==", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "CreateLiveInRegister", "(", "DAG", ",", "&", "<STR_LIT>", ",", "RegNo", ",", "<STR_LIT>", ")", ";", "}", "SDLoc", "SL", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "UserSGPR", "=", "Info", "->", "getQueuePtrUserSGPR", "(", ")", ";", "assert", "(", "UserSGPR", "!=", "<STR_LIT>", ")", ";"], "ground_truth": ["SDValue", "QueuePtr", "=", "CreateLiveInRegister", "(", "DAG", ",", "&", "<STR_LIT>", ",", "UserSGPR", ",", "<STR_LIT>", ")", ";"], "File": "SIISelLowering69", "Func": "getSegmentAperture", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5539, "Length": 86, "Cover_Rate": 0.3467741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "MBB1", "=", "*", "MBB", "->", "succ_begin", "(", ")", ";", "MachineBasicBlock", "*", "MBB2", "=", "*", "std", "::", "next", "(", "MBB", "->", "succ_begin", "(", ")", ")", ";", "if", "(", "MBB1", "!=", "MBB2", ")", "return", ";", "MachineInstr", "*", "BranchMI", "=", "getNormalBlockBranchInstr", "(", "MBB", ")", ";", "assert", "(", "BranchMI", "&&", "isCondBranch", "(", "BranchMI", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "BranchMI", ")", ";", "BranchMI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["SHOWNEWBLK", "(", "MBB1", ",", "<STR_LIT>", ")", ";"], "File": "TGSICFGStructurizer", "Func": "removeRedundantConditionalBranch", "Target": "TGSI", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5540, "Length": 79, "Cover_Rate": 0.7117117117117117, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "!", "isTC1", "(", "MI", ")", "&&", "!", "isTC2Early", "(", "MI", ")", "&&", "!", "MI", ".", "getDesc", "(", ")", ".", "mayLoad", "(", ")", "&&", "!", "MI", ".", "getDesc", "(", ")", ".", "mayStore", "(", ")", "&&", "MI", ".", "getDesc", "(", ")", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "MI", ".", "getDesc", "(", ")", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "!", "isMemOp", "(", "MI", ")", "&&", "!", "MI", ".", "isBranch", "(", ")", "&&", "!", "MI", ".", "isReturn", "(", ")", "&&", "!", "MI", ".", "isCall", "(", ")", ";"], "ground_truth": ["}"], "File": "HexagonInstrInfo (2)2", "Func": "isComplex", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5541, "Length": 87, "Cover_Rate": 0.8446601941747572, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "(", "Val", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeRestrictedIPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5542, "Length": 28, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "HexagonInstrInfo68", "Func": "isNewValueStore", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5543, "Length": 270, "Cover_Rate": 0.5443548387096774, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "insn", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "rtvec_alloc", "(", "nregs", "+", "(", "save_fp", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ")", ")", ";", "indx", "=", "<NUM_LIT>", ";", "reg", "=", "gen_rtx_SET", "(", "stack_pointer_rtx", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "nregs", "*", "UNITS_PER_WORD", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "reg", ")", "=", "<NUM_LIT>", ";", "XVECEXP", "(", "insn", ",", "<NUM_LIT>", ",", "indx", "++", ")", "=", "reg", ";", "off", "=", "nregs", "*", "UNITS_PER_WORD", ";", "if", "(", "save_blink", ")", "{", "reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "RETURN_ADDR_REGNUM", ")", ";", "mem", "=", "gen_frame_mem", "(", "Pmode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "off", ")", ")", ";", "XVECEXP", "(", "insn", ",", "<NUM_LIT>", ",", "indx", ")", "=", "gen_rtx_SET", "(", "mem", ",", "reg", ")", ";", "RTX_FRAME_RELATED_P", "(", "XVECEXP", "(", "insn", ",", "<NUM_LIT>", ",", "indx", "++", ")", ")", "=", "<NUM_LIT>", ";", "off", "-=", "UNITS_PER_WORD", ";", "save_blink", "=", "false", ";", "}", "for", "(", "regno", "=", "start_reg", ";", "regno", "<=", "end_reg", ";", "regno", "++", ",", "indx", "++", ",", "off", "-=", "UNITS_PER_WORD", ")", "{", "reg", "=", "gen_rtx_REG", "(", "SImode", ",", "regno", ")", ";", "mem", "=", "gen_frame_mem", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "off", ")", ")", ";", "XVECEXP", "(", "insn", ",", "<NUM_LIT>", ",", "indx", ")", "=", "gen_rtx_SET", "(", "mem", ",", "reg", ")", ";", "RTX_FRAME_RELATED_P", "(", "XVECEXP", "(", "insn", ",", "<NUM_LIT>", ",", "indx", ")", ")", "=", "<NUM_LIT>", ";", "gmask", "=", "gmask", "&", "~", "(", "<NUM_LIT>", "<<", "regno", ")", ";", "}", "if", "(", "save_fp", ")", "{", "mem", "=", "gen_frame_mem", "(", "Pmode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "off", ")", ")", ";", "XVECEXP", "(", "insn", ",", "<NUM_LIT>", ",", "indx", ")", "=", "gen_rtx_SET", "(", "mem", ",", "hard_frame_pointer_rtx", ")", ";", "RTX_FRAME_RELATED_P", "(", "XVECEXP", "(", "insn", ",", "<NUM_LIT>", ",", "indx", "++", ")", ")", "=", "<NUM_LIT>", ";", "off", "-=", "UNITS_PER_WORD", ";", "XVECEXP", "(", "insn", ",", "<NUM_LIT>", ",", "indx", ")", "=", "gen_rtx_SET", "(", "hard_frame_pointer_rtx", ",", "stack_pointer_rtx", ")", ";"], "ground_truth": ["RTX_FRAME_RELATED_P", "(", "XVECEXP", "(", "insn", ",", "<NUM_LIT>", ",", "indx", "++", ")", ")", "=", "<NUM_LIT>", ";"], "File": "arc", "Func": "arc_save_callee_enter", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5544, "Length": 315, "Cover_Rate": 0.6759656652360515, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "dumpBytes", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", "Bytes", ",", "std", "::", "string", "Msg", ")", "{"], "ground_truth": ["dbgs", "(", ")", "<<", "Msg", ".", "c_str", "(", ")", "<<", "<STR_LIT>", ";"], "File": "SystemZISelLowering (2)2", "Func": "dumpBytes", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5545, "Length": 30, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint8x8_t", ")", "__builtin_neon_vreinterpretv8qidi", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vreinterpret_u8_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5546, "Length": 10, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCAsmInfo", "::", "<ISA_LIT>MCAsmInfo", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ")", "{"], "ground_truth": ["PrivateGlobalPrefix", "=", "<STR_LIT>", ";"], "File": "SystemZMCAsmInfo13", "Func": "SystemZMCAsmInfo", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5547, "Length": 17, "Cover_Rate": 0.6538461538461539, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "}", "if", "(", "I", "->", "hasRegisterImplicitUseOperand", "(", "<STR_LIT>", ")", ")", "continue", ";", "if", "(", "Size", ">", "<NUM_LIT>", "&&", "(", "I", "->", "getNumImplicitOperands", "(", ")", ">", "(", "I", "->", "isCopy", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ")", "continue", ";", "MovX", "=", "&", "*", "I", ";", "}", "if", "(", "!", "MovX", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MovT", "<<", "*", "MovX", "<<", "*", "MovY", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "Size", ";", "++", "I", ")", "{", "TargetInstrInfo", "::", "RegSubRegPair", "X1", ",", "Y1", ";", "X1", "=", "getSubRegForIndex", "(", "X", ",", "Xsub", ",", "I", ")", ";", "Y1", "=", "getSubRegForIndex", "(", "Y", ",", "Ysub", ",", "I", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MovT", ".", "getParent", "(", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "MBB", ",", "MovX", "->", "getIterator", "(", ")", ",", "MovT", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addDef", "(", "X1", ".", "Reg", ",", "<NUM_LIT>", ",", "X1", ".", "SubReg", ")", ".", "addDef", "(", "Y1", ".", "Reg", ",", "<NUM_LIT>", ",", "Y1", ".", "SubReg", ")", ".", "addReg", "(", "Y1", ".", "Reg", ",", "<NUM_LIT>", ",", "Y1", ".", "SubReg", ")", ".", "addReg", "(", "X1", ".", "Reg", ",", "<NUM_LIT>", ",", "X1", ".", "SubReg", ")", ".", "getInstr", "(", ")", ";", "if", "(", "MovX", "->", "hasRegisterImplicitUseOperand", "(", "<STR_LIT>", ")", ")", "{", "MIB", "->", "removeOperand", "(", "MIB", "->", "getNumExplicitOperands", "(", ")", ")", ";", "MIB", "->", "copyImplicitOps", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "*", "MovX", ")", ";", "}", "}", "MovX", "->", "eraseFromParent", "(", ")", ";", "dropInstructionKeepingImpDefs", "(", "*", "MovY", ")", ";", "MachineInstr", "*", "Next", "=", "&", "*", "std", "::", "next", "(", "MovT", ".", "getIterator", "(", ")", ")", ";", "if", "(", "T", ".", "isVirtual", "(", ")", "&&", "MRI", "->", "use_nodbg_empty", "(", "T", ")", ")", "{", "dropInstructionKeepingImpDefs", "(", "MovT", ")", ";", "}", "else", "{", "Xop", ".", "setIsKill", "(", "false", ")", ";", "for", "(", "int", "I", "=", "MovT", ".", "getNumImplicitOperands", "(", ")", "-", "<NUM_LIT>", ";", "I", ">=", "<NUM_LIT>", ";", "--", "I", ")", "{", "unsigned", "OpNo", "=", "MovT", ".", "getNumExplicitOperands", "(", ")", "+", "I", ";", "const", "MachineOperand", "&", "Op", "=", "MovT", ".", "getOperand", "(", "OpNo", ")", ";", "if", "(", "Op", ".", "isKill", "(", ")", "&&", "TRI", "->", "regsOverlap", "(", "X", ",", "Op", ".", "getReg", "(", ")", ")", ")", "MovT", ".", "removeOperand", "(", "OpNo", ")", ";", "}", "}", "return", "Next", ";", "}", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "SIShrinkInstructions28", "Func": "matchSwap", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5548, "Length": 391, "Cover_Rate": 0.41728922091782283, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "PreOp", ")", "return", "LPAC", "::", "makePreOp", "(", "AluCode", ")", ";", "if", "(", "PostOp", ")", "return", "LPAC", "::", "makePostOp", "(", "AluCode", ")", ";"], "ground_truth": ["return", "AluCode", ";"], "File": "DLXAsmParser", "Func": "AluWithPrePost", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5549, "Length": 27, "Cover_Rate": 0.6428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Mask", "[", "i", "]", "<", "<NUM_LIT>", ")", "continue", ";", "int", "UnpackIdx", "=", "i", "/", "Scale", ";", "if", "(", "(", "UnpackIdx", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "!=", "(", "Mask", "[", "i", "]", "<", "Size", ")", ")", "return", "SDValue", "(", ")", ";", "SmallVectorImpl", "<", "int", ">", "&", "VMask", "=", "(", "UnpackIdx", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "?", "V1Mask", ":", "V2Mask", ";", "VMask", "[", "(", "UnpackIdx", "/", "<NUM_LIT>", ")", "*", "Scale", "+", "i", "%", "Scale", "+", "(", "UnpackLo", "?", "<NUM_LIT>", ":", "Size", "/", "<NUM_LIT>", ")", "]", "=", "Mask", "[", "i", "]", "%", "Size", ";", "}", "if", "(", "(", "NumLoInputs", "==", "<NUM_LIT>", "||", "NumHiInputs", "==", "<NUM_LIT>", ")", "&&", "!", "isNoopShuffleMask", "(", "V1Mask", ")", "&&", "!", "isNoopShuffleMask", "(", "V2Mask", ")", ")", "return", "SDValue", "(", ")", ";", "V1", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "DL", ",", "V1", ",", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "V1Mask", ")", ";", "V2", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "DL", ",", "V2", ",", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "V2Mask", ")", ";", "V1", "=", "DAG", ".", "getBitcast", "(", "UnpackVT", ",", "V1", ")", ";", "V2", "=", "DAG", ".", "getBitcast", "(", "UnpackVT", ",", "V2", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "DAG", ".", "getNode", "(", "UnpackLo", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DL", ",", "UnpackVT", ",", "V1", ",", "V2", ")", ")", ";", "}", ";", "int", "OrigNumElements", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "int", "OrigScalarSize", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "for", "(", "int", "ScalarSize", "=", "<NUM_LIT>", ";", "ScalarSize", ">=", "OrigScalarSize", ";", "ScalarSize", "/=", "<NUM_LIT>", ")", "{", "int", "Scale", "=", "ScalarSize", "/", "OrigScalarSize", ";", "int", "NumElements", "=", "OrigNumElements", "/", "Scale", ";", "MVT", "UnpackVT", "=", "<STR_LIT>", "(", "<STR_LIT>", "(", "ScalarSize", ")", ",", "NumElements", ")", ";", "if", "(", "SDValue", "Unpack", "=", "TryUnpack", "(", "UnpackVT", ",", "Scale", ")", ")", "return", "Unpack", ";"], "ground_truth": ["}"], "File": "X86ISelLowering155", "Func": "lowerVectorShuffleAsUnpack", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5550, "Length": 295, "Cover_Rate": 0.4149085794655415, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "InitToTextSection", "(", ")", "{"], "ground_truth": ["}"], "File": "PatmosInstrInfo", "Func": "InitToTextSection", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 5551, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "C", "<=", "<NUM_LIT>", "&&", "(", "(", "C", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ")", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "<STR_LIT>", ",", "VT", ",", "<STR_LIT>", ",", "SP", ",", "CurDAG", "->", "getTargetConstant", "(", "C", "/", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "Chain", ")", ";", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "<STR_LIT>", ",", "VT", ",", "<STR_LIT>", ",", "SP", ",", "Size", ",", "Chain", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "{", "if", "(", "isC", "&&", "Predicate_t2_so_imm", "(", "Size", ".", "getNode", "(", ")", ")", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "SP", ",", "CurDAG", "->", "getTargetConstant", "(", "C", ",", "<STR_LIT>", ")", ",", "Chain", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "<STR_LIT>", ",", "VT", ",", "<STR_LIT>", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "isC", "&&", "Predicate_imm0_4095", "(", "Size", ".", "getNode", "(", ")", ")", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "SP", ",", "CurDAG", "->", "getTargetConstant", "(", "C", ",", "<STR_LIT>", ")", ",", "Chain", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "<STR_LIT>", ",", "VT", ",", "<STR_LIT>", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "SDValue", "Ops", "[", "]", "=", "{", "SP", ",", "Size", ",", "getI32Imm", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ")", ",", "Chain", "}", ";"], "ground_truth": ["return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "<STR_LIT>", ",", "VT", ",", "<STR_LIT>", ",", "Ops", ",", "<NUM_LIT>", ")", ";"], "File": "ARMISelDAGToDAG21", "Func": "SelectDYN_ALLOC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5552, "Length": 235, "Cover_Rate": 0.5452436194895591, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "RelocID", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "RelocID", "=", "<STR_LIT>", ";", "break", ";", "}"], "ground_truth": ["MCE", ".", "addRelocation", "(", "GetRelocation", "(", "MO", ",", "RelocID", ")", ")", ";"], "File": "PPCCodeEmitter", "Func": "getImm16Encoding", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5553, "Length": 38, "Cover_Rate": 0.33043478260869563, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TargetV", ")", "TargetV", "=", "MaskV", ";", "else", "if", "(", "TargetV", "!=", "MaskV", ")", "return", "SDValue", "(", ")", ";", "}", "}", "assert", "(", "Rotation", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "Lo", "||", "Hi", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "Lo", ")", "Lo", "=", "Hi", ";", "else", "if", "(", "!", "Hi", ")", "Hi", "=", "Lo", ";", "int", "Scale", "=", "<NUM_LIT>", "/", "NumLaneElts", ";", "if", "(", "Subtarget", "->", "hasSSSE3", "(", ")", ")", "{", "MVT", "AlignVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "<NUM_LIT>", "*", "NumLanes", ")", ";", "Lo", "=", "DAG", ".", "getBitcast", "(", "AlignVT", ",", "Lo", ")", ";", "Hi", "=", "DAG", ".", "getBitcast", "(", "AlignVT", ",", "Hi", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "AlignVT", ",", "Hi", ",", "Lo", ",", "DAG", ".", "getConstant", "(", "Rotation", "*", "Scale", ",", "DL", ",", "<STR_LIT>", ")", ")", ")", ";", "}", "assert", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Mask", ".", "size", "(", ")", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "int", "LoByteShift", "=", "<NUM_LIT>", "-", "Rotation", "*", "Scale", ";", "int", "HiByteShift", "=", "Rotation", "*", "Scale", ";", "Lo", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Lo", ")", ";", "Hi", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Hi", ")", ";", "SDValue", "LoShift", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Lo", ",", "DAG", ".", "getConstant", "(", "LoByteShift", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "HiShift", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Hi", ",", "DAG", ".", "getConstant", "(", "HiByteShift", ",", "DL", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getBitcast", "(", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "LoShift", ",", "HiShift", ")", ")", ";"], "File": "X86ISelLowering155", "Func": "lowerVectorShuffleAsByteRotate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5554, "Length": 290, "Cover_Rate": 0.5078809106830122, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "poly16x4_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vreinterpret_p16_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5555, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "NPEnginePassConfig", "::", "addPreISel", "(", ")", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "NPEngineTargetMachine", "Func": "addPreISel", "Target": "NPEngine", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5556, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", ";", "else", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "<ISA_LIT>ScalarSSEf64", ")", "Opc", "=", "HasAVX512", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "}", "Align", "Alignment", "=", "DL", ".", "getPrefTypeAlign", "(", "CFP", "->", "getType", "(", ")", ")", ";", "unsigned", "PICBase", "=", "<NUM_LIT>", ";", "unsigned", "char", "OpFlag", "=", "Subtarget", "->", "classifyLocalReference", "(", "nullptr", ")", ";", "if", "(", "OpFlag", "==", "<STR_LIT>", ")", "PICBase", "=", "getInstrInfo", "(", ")", "->", "getGlobalBaseReg", "(", "FuncInfo", ".", "MF", ")", ";", "else", "if", "(", "OpFlag", "==", "<STR_LIT>", ")", "PICBase", "=", "getInstrInfo", "(", ")", "->", "getGlobalBaseReg", "(", "FuncInfo", ".", "MF", ")", ";", "else", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Small", ")", "PICBase", "=", "<STR_LIT>", ";", "unsigned", "CPI", "=", "MCP", ".", "getConstantPoolIndex", "(", "CFP", ",", "Alignment", ")", ";"], "ground_truth": ["unsigned", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ".", "SimpleTy", ")", ")", ";"], "File": "X86FastISel121", "Func": "X86MaterializeFP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5557, "Length": 161, "Cover_Rate": 0.34328358208955223, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumSubRegs", "=", "RegSize", "/", "<NUM_LIT>", ";", "assert", "(", "NumSubRegs", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "NumSubRegs", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "Idx", "=", "<NUM_LIT>", ";", "Idx", "<", "NumSubRegs", ";", "Idx", "+=", "<NUM_LIT>", ")", "{", "Register", "CurRegLo", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "Register", "CurRegHi", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "CurRegLo", ")", ".", "addReg", "(", "VRsrc", ",", "VRsrcUndef", ",", "TRI", "->", "getSubRegFromChannel", "(", "Idx", ")", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "CurRegHi", ")", ".", "addReg", "(", "VRsrc", ",", "VRsrcUndef", ",", "TRI", "->", "getSubRegFromChannel", "(", "Idx", "+", "<NUM_LIT>", ")", ")", ";", "ReadlanePieces", ".", "push_back", "(", "CurRegLo", ")", ";", "ReadlanePieces", ".", "push_back", "(", "CurRegHi", ")", ";", "Register", "CurReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "CurReg", ")", ".", "addReg", "(", "CurRegLo", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "CurRegHi", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "Register", "NewCondReg", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";", "auto", "Cmp", "=", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "NewCondReg", ")", ".", "addReg", "(", "CurReg", ")", ";", "if", "(", "NumSubRegs", "<=", "<NUM_LIT>", ")", "Cmp", ".", "addReg", "(", "VRsrc", ")", ";", "else", "Cmp", ".", "addReg", "(", "VRsrc", ",", "VRsrcUndef", ",", "TRI", "->", "getSubRegFromChannel", "(", "Idx", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "CondReg", "==", "<STR_LIT>", ")", "CondReg", "=", "NewCondReg", ";", "else", "{", "Register", "AndReg", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";"], "ground_truth": ["BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "AndOpc", ")", ",", "AndReg", ")", ".", "addReg", "(", "CondReg", ")", ".", "addReg", "(", "NewCondReg", ")", ";"], "File": "SIInstrInfo13", "Func": "emitLoadSRsrcFromVGPRLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5558, "Length": 307, "Cover_Rate": 0.41152815013404825, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmParser", "&", "getParser", "(", ")", "const", "{"], "ground_truth": ["return", "Parser", ";"], "File": "MSP430AsmParser", "Func": "getParser", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5559, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "anyTypeToString", "(", "static_cast", "<", "unsigned", ">", "(", "Type", ")", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyTypeUtilities", "Func": "typeToString", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5560, "Length": 13, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isu10Ext", "(", ")", "const", "{"], "ground_truth": ["return", "CheckImmRange", "(", "<NUM_LIT>", "+", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "false", ",", "true", ",", "true", ")", ";"], "File": "HexagonAsmParser (2)", "Func": "isu10Ext", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5561, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vshlcq_s16", "(", "int16x8_t", "__a", ",", "uint32_t", "*", "__b", ",", "const", "int", "__imm", ")", "{", "int16x8_t", "__res", "=", "__builtin_mve_vshlcq_vec_sv8hi", "(", "__a", ",", "*", "__b", ",", "__imm", ")", ";"], "ground_truth": ["*", "__b", "=", "__builtin_mve_vshlcq_carry_sv8hi", "(", "__a", ",", "*", "__b", ",", "__imm", ")", ";"], "File": "arm", "Func": "mve___arm_vshlcq_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5562, "Length": 40, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumArgs", ";", "++", "i", ")", "{", "MachineOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "isImplicit", "(", ")", ")", ")", "MIB", ".", "addOperand", "(", "Op", ")", ";", "}", "if", "(", "MI", "->", "hasOneMemOperand", "(", ")", ")", "MIB", "->", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "BB", ";"], "File": "X86ISelLowering148", "Func": "emitPCMPSTRI", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5563, "Length": 120, "Cover_Rate": 0.39473684210526316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AnnotateControlFlow", "(", ")", ":", "FunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "SIAnnotateControlFlow11", "Func": "SIAnnotateControlFlow", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5564, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "getScalarShiftAmountTy", "(", "EVT", "LHSTy", ")", "const", "override", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "X86ISelLowering108", "Func": "getScalarShiftAmountTy", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5565, "Length": 13, "Cover_Rate": 0.8666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "model", "!=", "TLSModel", "::", "LocalExec", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "SDValue", "TPHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "TPHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TPHi", ")", ";", "SDValue", "TPLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "TPLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TPLo", ")", ";", "SDValue", "TPHiShifted", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TPHi", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "PtrVT", ")", ")", ";", "SDValue", "TP", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TPHiShifted", ",", "TPLo", ")", ";"], "ground_truth": ["<ISA_LIT>ConstantPoolValue", "*", "CPV", "=", "<ISA_LIT>ConstantPoolValue", "::", "Create", "(", "GV", ",", "<STR_LIT>", ")", ";"], "File": "SystemZISelLowering (2)", "Func": "lowerGlobalTLSAddress", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5566, "Length": 145, "Cover_Rate": 0.5087719298245614, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "void", "desc_br_mem", "(", "unsigned", "char", "brmask", ",", "struct", "unw_state_record", "*", "sr", ")", "{", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "if", "(", "brmask", "&", "<NUM_LIT>", ")", "{", "set_reg", "(", "sr", "->", "curr", ".", "reg", "+", "UNW_REG_B1", "+", "i", ",", "UNW_WHERE_SPILL_HOME", ",", "sr", "->", "region_start", "+", "sr", "->", "region_len", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "sr", "->", "any_spills", "=", "<NUM_LIT>", ";", "}", "brmask", ">>=", "<NUM_LIT>", ";", "}"], "ground_truth": ["}"], "File": "unwind-ia64", "Func": "desc_br_mem", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5567, "Length": 79, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_pternlogq512_mask", "(", "(", "__v8di", ")", "__A", ",", "(", "__v8di", ")", "__B", ",", "(", "__v8di", ")", "__C", ",", "(", "unsigned", "char", ")", "__imm", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin2", "Func": "_mm512_mask_ternarylogic_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5568, "Length": 34, "Cover_Rate": 0.5151515151515151, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>NaClRewritePass", "::", "ApplyStackSFI", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ")", "{", "TraceLog", "(", "<STR_LIT>", ",", "MBB", ",", "MBBI", ")", ";", "assert", "(", "Is64Bit", ")", ";", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "if", "(", "!", "IsStackChange", "(", "MI", ",", "TRI", ")", ")", "return", "false", ";", "if", "(", "IsPushPop", "(", "MI", ")", ")", "return", "false", ";", "if", "(", "MI", ".", "getDesc", "(", ")", ".", "isCall", "(", ")", ")", "return", "false", ";", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "DestReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "assert", "(", "DestReg", "==", "<STR_LIT>", "||", "DestReg", "==", "<STR_LIT>", ")", ";", "unsigned", "NewOpc", "=", "<NUM_LIT>", ";", "switch", "(", "Opc", ")", "{", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "NewOpc", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addImm", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ".", "addReg", "(", "FlagUseZeroBasedSandbox", "?", "<NUM_LIT>", ":", "<STR_LIT>", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "Opc", "==", "<STR_LIT>", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "<STR_LIT>", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "<STR_LIT>", ")", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "Opc", "=", "<STR_LIT>", ";", "}", "if", "(", "Opc", "==", "<STR_LIT>", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "true", ";", "}"], "ground_truth": ["assert", "(", "Opc", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "X86NaClRewritePass4", "Func": "ApplyStackSFI", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5569, "Length": 321, "Cover_Rate": 0.41796875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "SubReg2", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "SubReg3", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", ",", "V2", ",", "SubReg2", ",", "V3", ",", "SubReg3", "}", ";"], "ground_truth": ["return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl", ",", "VT", ",", "Ops", ",", "<NUM_LIT>", ")", ";"], "File": "ARMISelDAGToDAG34", "Func": "QuadDRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5570, "Length": 90, "Cover_Rate": 0.6338028169014085, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint16x8_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vreinterpretq_u16_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5571, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "void", "invertBccCondition", "(", "MachineInstr", "*", "MI", ")", "{", "assert", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "<STR_LIT>", "CC", "=", "(", "<STR_LIT>", ")", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["CC", "=", "<STR_LIT>", "(", "CC", ")", ";"], "File": "AArch64BranchRelaxation", "Func": "invertBccCondition", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5572, "Length": 47, "Cover_Rate": 0.6619718309859155, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "MFI", "->", "getObjectOffset", "(", "FI", ")", ";"], "ground_truth": ["}"], "File": "AMDILFrameLowering", "Func": "getFrameIndexOffset", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5573, "Length": 20, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "TVMMoveMaterializable", "Func": "getPassName", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5574, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "SelectMoveImmediate", "(", "N", ")", ")", "return", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "SelectConditionalBranch", "(", "N", ")", ")", "return", ";", "break", ";", "}"], "ground_truth": ["SelectCode", "(", "N", ")", ";"], "File": "UPTISelDAGToDAG", "Func": "Select", "Target": "UPT", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5575, "Length": 36, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_u16_p8", "(", "poly8x16_t", "__a", ")", "{", "return", "(", "uint16x8_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vreinterpretq_u16_p8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5576, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "getLegalSplat", "(", "SelectionDAG", "&", "DAG", ",", "SDValue", "V", ",", "int", "EltNo", ")", "{", "MVT", "VT", "=", "V", ".", "getSimpleValueType", "(", ")", ";", "SDLoc", "dl", "(", "V", ")", ";", "if", "(", "VT", ".", "is128BitVector", "(", ")", ")", "{", "V", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "V", ")", ";", "int", "SplatMask", "[", "<NUM_LIT>", "]", "=", "{", "EltNo", ",", "EltNo", ",", "EltNo", ",", "EltNo", "}", ";", "V", "=", "DAG", ".", "getVectorShuffle", "(", "<STR_LIT>", ",", "dl", ",", "V", ",", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ",", "&", "SplatMask", "[", "<NUM_LIT>", "]", ")", ";", "}", "else", "if", "(", "VT", ".", "is256BitVector", "(", ")", ")", "{", "int", "SplatMask", "[", "<NUM_LIT>", "]", "=", "{", "EltNo", ",", "EltNo", ",", "EltNo", ",", "EltNo", ",", "EltNo", "+", "<NUM_LIT>", ",", "EltNo", "+", "<NUM_LIT>", ",", "EltNo", "+", "<NUM_LIT>", ",", "EltNo", "+", "<NUM_LIT>", "}", ";", "V", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "V", ")", ";", "V", "=", "DAG", ".", "getVectorShuffle", "(", "<STR_LIT>", ",", "dl", ",", "V", ",", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ",", "&", "SplatMask", "[", "<NUM_LIT>", "]", ")", ";", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V", ")", ";"], "File": "X86ISelLowering (2)", "Func": "getLegalSplat", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5577, "Length": 201, "Cover_Rate": 0.9136363636363637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCAsmInfo", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "MipsMCAsmInfo", "Func": "anchor", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5578, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>WasmObjectWriter", "::", "<ISA_LIT>WasmObjectWriter", "(", "bool", "Is64Bit", ",", "bool", "IsEmscripten", ")", ":", "MCWasmObjectTargetWriter", "(", "Is64Bit", ",", "IsEmscripten", ")", "{"], "ground_truth": ["}"], "File": "WebAssemblyWasmObjectWriter1", "Func": "WebAssemblyWasmObjectWriter", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5579, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "&", "MI", "=", "*", "I", ";", "if", "(", "TII", "->", "isFLAT", "(", "MI", ")", ")", "NeedFlat", "=", "true", ";", "if", "(", "I", "->", "modifiesRegister", "(", "<STR_LIT>", ",", "TRI", ")", ")", "ExecModified", "=", "true", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "++", "Depth", ";", "If", "(", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Else", "(", "MI", ",", "ExecModified", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Break", "(", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "IfBreak", "(", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "ElseBreak", "(", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "++", "Depth", ";", "Loop", "(", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "--", "Depth", "==", "<NUM_LIT>", "&&", "HaveKill", ")", "{", "HaveKill", "=", "false", ";", "}", "EndCf", "(", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "Depth", "==", "<NUM_LIT>", ")", "{", "if", "(", "skipIfDead", "(", "MI", ",", "*", "NextBB", ")", ")", "{", "NextBB", "=", "std", "::", "next", "(", "BI", ")", ";", "BE", "=", "MF", ".", "end", "(", ")", ";", "}", "}", "else", "HaveKill", "=", "true", ";", "Kill", "(", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Branch", "(", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "indirectSrc", "(", "MI", ")", ")", "{", "NextBB", "=", "std", "::", "next", "(", "BI", ")", ";", "BE", "=", "MF", ".", "end", "(", ")", ";", "Next", "=", "MBB", ".", "end", "(", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "indirectDst", "(", "MI", ")", ")", "{", "NextBB", "=", "std", "::", "next", "(", "BI", ")", ";", "BE", "=", "MF", ".", "end", "(", ")", ";", "Next", "=", "MBB", ".", "end", "(", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "{", "assert", "(", "!", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", "->", "returnsVoid", "(", ")", ")", ";", "if", "(", "BI", "!=", "--", "MF", ".", "end", "(", ")", "||", "I", "!=", "MBB", ".", "getFirstTerminator", "(", ")", ")", "{", "if", "(", "!", "EmptyMBBAtEnd", ")", "{", "EmptyMBBAtEnd", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MF", ".", "insert", "(", "MF", ".", "end", "(", ")", ",", "EmptyMBBAtEnd", ")", ";", "}", "MBB", ".", "addSuccessor", "(", "EmptyMBBAtEnd", ")", ";", "BuildMI", "(", "*", "BI", ",", "I", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "EmptyMBBAtEnd", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "}", "break", ";", "}", "}", "}", "}", "if", "(", "NeedFlat", "&&", "MFI", "->", "IsKernel", ")", "{", "if", "(", "NeedFlat", ")", "MFI", "->", "setHasFlatInstructions", "(", "true", ")", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "SILowerControlFlow3", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5580, "Length": 444, "Cover_Rate": 0.6737481031866465, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_s32_f16", "(", "float16x8_t", "__a", ")", "{", "return", "(", "int32x4_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon3_vreinterpretq_s32_f16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5581, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BasicBlock", "*", "<ISA_LIT>CommonGEP", "::", "recalculatePlacementRec", "(", "GepNode", "*", "Node", ",", "NodeChildrenMap", "&", "NCM", ",", "NodeToValueMap", "&", "Loc", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Node", "<<", "'\\n'", ")", ";", "NodeChildrenMap", "::", "iterator", "CF", "=", "NCM", ".", "find", "(", "Node", ")", ";", "if", "(", "CF", "!=", "NCM", ".", "end", "(", ")", ")", "{", "NodeVect", "&", "Cs", "=", "CF", "->", "second", ";", "for", "(", "GepNode", "*", "C", ":", "Cs", ")", "recalculatePlacementRec", "(", "C", ",", "NCM", ",", "Loc", ")", ";", "}", "BasicBlock", "*", "LB", "=", "recalculatePlacement", "(", "Node", ",", "NCM", ",", "Loc", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Node", "<<", "'\\n'", ")", ";", "return", "LB", ";"], "ground_truth": ["}"], "File": "HexagonCommonGEP12", "Func": "recalculatePlacementRec", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5582, "Length": 111, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "is64Bit", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "<ISA_LIT>Target", "(", "<ISA_LIT>_COMPUTE_1_0", ")", ",", "<ISA_LIT>Version", "(", "<ISA_LIT>_VERSION_2_0", ")", ",", "SupportsDouble", "(", "false", ")", ",", "SupportsFMA", "(", "true", ")", ",", "Is64Bit", "(", "is64Bit", ")", "{", "std", "::", "string", "TARGET", "=", "CPU", ";", "if", "(", "TARGET", ".", "empty", "(", ")", ")", "TARGET", "=", "<STR_LIT>", ";", "ParseSubtargetFeatures", "(", "TARGET", ",", "FS", ")", ";"], "ground_truth": ["}"], "File": "PTXSubtarget1", "Func": "PTXSubtarget", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5583, "Length": 90, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "char", "OpFlags", "=", "Subtarget", ".", "ClassifyGlobalReference", "(", "GV", ",", "TM", ")", ";", "const", "unsigned", "char", "MO_NC", "=", "<STR_LIT>", ";", "if", "(", "(", "OpFlags", "&", "<STR_LIT>", ")", "!=", "<NUM_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addGlobalAddress", "(", "GV", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "*", "MI", ".", "memoperands_begin", "(", ")", ")", ";", "}", "else", "if", "(", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addGlobalAddress", "(", "GV", ",", "<NUM_LIT>", ",", "<STR_LIT>", "|", "MO_NC", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addGlobalAddress", "(", "GV", ",", "<NUM_LIT>", ",", "<STR_LIT>", "|", "MO_NC", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addGlobalAddress", "(", "GV", ",", "<NUM_LIT>", ",", "<STR_LIT>", "|", "MO_NC", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addGlobalAddress", "(", "GV", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "*", "MI", ".", "memoperands_begin", "(", ")", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addGlobalAddress", "(", "GV", ",", "<NUM_LIT>", ",", "OpFlags", "|", "<STR_LIT>", ")", ";", "unsigned", "char", "LoFlags", "=", "OpFlags", "|", "<STR_LIT>", "|", "MO_NC", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addGlobalAddress", "(", "GV", ",", "<NUM_LIT>", ",", "LoFlags", ")", ".", "addMemOperand", "(", "*", "MI", ".", "memoperands_begin", "(", ")", ")", ";", "}", "MBB", ".", "erase", "(", "MI", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AArch64InstrInfo (2)", "Func": "expandPostRAPseudo", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5584, "Length": 400, "Cover_Rate": 0.7476635514018691, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "SrcVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", ")", "return", "false", ";", "unsigned", "Opc", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", ")", "{", "if", "(", "Signed", ")", "Opc", "=", "(", "DestVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opc", "=", "(", "DestVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "{", "if", "(", "Signed", ")", "Opc", "=", "(", "DestVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opc", "=", "(", "DestVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "unsigned", "ResultReg", "=", "createResultReg", "(", "DestVT", "==", "<STR_LIT>", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "SrcReg", ")", ";"], "ground_truth": ["updateValueMap", "(", "I", ",", "ResultReg", ")", ";"], "File": "AArch64FastISel (2)", "Func": "selectFPToInt", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5585, "Length": 155, "Cover_Rate": 0.6078431372549019, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>Operand", "::", "isSMRDOffset", "(", ")", "const", "{"], "ground_truth": ["return", "isImm", "(", ")", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "getImm", "(", ")", ")", ";"], "File": "AMDGPUAsmParser (2)", "Func": "isSMRDOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5586, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "const", "SUnit", "*", ">", "makeGCNILPScheduler", "(", "ArrayRef", "<", "const", "SUnit", "*", ">", "BotRoots", ",", "const", "ScheduleDAG", "&", "DAG", ")", "{", "GCNILPScheduler", "S", ";"], "ground_truth": ["return", "S", ".", "schedule", "(", "BotRoots", ",", "DAG", ")", ";"], "File": "GCNILPSched", "Func": "makeGCNILPScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5587, "Length": 37, "Cover_Rate": 0.9736842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "l", "=", "<NUM_LIT>", ";", "l", "!=", "NumElts", ";", "l", "+=", "NumLaneElts", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "j", "=", "l", ";", "i", "!=", "NumLaneElts", ";", "i", "+=", "<NUM_LIT>", ",", "++", "j", ")", "{", "int", "BitI", "=", "Mask", "[", "l", "+", "i", "]", ";", "int", "BitI1", "=", "Mask", "[", "l", "+", "i", "+", "<NUM_LIT>", "]", ";", "if", "(", "!", "isUndefOrEqual", "(", "BitI", ",", "j", ")", ")", "return", "false", ";", "if", "(", "V2IsSplat", ")", "{", "if", "(", "!", "isUndefOrEqual", "(", "BitI1", ",", "NumElts", ")", ")", "return", "false", ";"], "ground_truth": ["}", "else", "{"], "File": "X86ISelLowering (2)2", "Func": "isUNPCKLMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5588, "Length": 95, "Cover_Rate": 0.4337899543378995, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MRI", "->", "isLiveIn", "(", "R1", ".", "Reg", ")", ")", "return", "false", ";", "if", "(", "MRI", "->", "isLiveIn", "(", "R2", ".", "Reg", ")", ")", "return", "false", ";", "LiveInterval", "&", "L1", "=", "LIS", "->", "getInterval", "(", "R1", ".", "Reg", ")", ";", "LiveInterval", "&", "L2", "=", "LIS", "->", "getInterval", "(", "R2", ".", "Reg", ")", ";", "if", "(", "L2", ".", "empty", "(", ")", ")", "return", "false", ";", "bool", "Overlap", "=", "L1", ".", "overlaps", "(", "L2", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "(", "Overlap", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", "<<", "<STR_LIT>", "<<", "PrintReg", "(", "R1", ".", "Reg", ",", "TRI", ",", "R1", ".", "Sub", ")", "<<", "<STR_LIT>", "<<", "L1", "<<", "<STR_LIT>", "<<", "PrintReg", "(", "R2", ".", "Reg", ",", "TRI", ",", "R2", ".", "Sub", ")", "<<", "<STR_LIT>", "<<", "L2", "<<", "<STR_LIT>", ")", ";", "if", "(", "R1", ".", "Sub", "||", "R2", ".", "Sub", ")", "return", "false", ";", "if", "(", "Overlap", ")", "return", "false", ";", "if", "(", "!", "isIntraBlocks", "(", "L1", ")", "&&", "!", "isIntraBlocks", "(", "L2", ")", ")", "return", "false", ";", "MRI", "->", "replaceRegWith", "(", "R2", ".", "Reg", ",", "R1", ".", "Reg", ")", ";", "typedef", "DenseMap", "<", "VNInfo", "*", ",", "VNInfo", "*", ">", "ValueInfoMap", ";", "ValueInfoMap", "VM", ";", "for", "(", "LiveInterval", "::", "iterator", "I", "=", "L2", ".", "begin", "(", ")", ",", "E", "=", "L2", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "VNInfo", "*", "NewVN", ",", "*", "OldVN", "=", "I", "->", "valno", ";", "ValueInfoMap", "::", "iterator", "F", "=", "VM", ".", "find", "(", "OldVN", ")", ";", "if", "(", "F", "==", "VM", ".", "end", "(", ")", ")", "{", "NewVN", "=", "L1", ".", "getNextValue", "(", "I", "->", "valno", "->", "def", ",", "LIS", "->", "getVNInfoAllocator", "(", ")", ")", ";", "VM", ".", "insert", "(", "std", "::", "make_pair", "(", "OldVN", ",", "NewVN", ")", ")", ";", "}", "else", "{", "NewVN", "=", "F", "->", "second", ";", "}", "L1", ".", "addSegment", "(", "LiveRange", "::", "Segment", "(", "I", "->", "start", ",", "I", "->", "end", ",", "NewVN", ")", ")", ";", "}", "while", "(", "L2", ".", "begin", "(", ")", "!=", "L2", ".", "end", "(", ")", ")", "L2", ".", "removeSegment", "(", "*", "L2", ".", "begin", "(", ")", ")", ";", "updateKillFlags", "(", "R1", ".", "Reg", ")", ";"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "L1", "<<", "<STR_LIT>", ")", ";"], "File": "HexagonExpandCondsets28", "Func": "coalesceRegisters", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5589, "Length": 369, "Cover_Rate": 0.8405466970387244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vst3q_p16", "(", "poly16_t", "*", "__a", ",", "poly16x8x3_t", "__b", ")", "{", "union", "{", "poly16x8x3_t", "__i", ";", "__builtin_neon_ci", "__o", ";", "}", "__bu", "=", "{", "__b", "}", ";", "__builtin_neon_vst3v8hi", "(", "(", "__builtin_neon_hi", "*", ")", "__a", ",", "__bu", ".", "__o", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vst3q_p16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5590, "Length": 39, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "mips_function_value_1", "(", "valtype", ",", "fn_decl_or_type", ",", "VOIDmode", ")", ";"], "ground_truth": ["}"], "File": "mips", "Func": "mips_function_value", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5591, "Length": 11, "Cover_Rate": 0.4230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "int", "vec_any_nle", "(", "vec_float4", "a", ",", "vec_float4", "b", ")", "{", "return", "(", "(", "int", ")", "(", "spu_extract", "(", "spu_gather", "(", "spu_cmpgt", "(", "a", ",", "b", ")", ")", ",", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "vmx2spu", "Func": "vec_any_nle", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5592, "Length": 38, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "char", "*", "detect_processor_freebsd", "(", "void", ")", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "driver-powerpcspe", "Func": "detect_processor_freebsd", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5593, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetMachine", "::", "addAssemblyEmitter", "(", "PassManagerBase", "&", "PM", ",", "bool", "Fast", ",", "raw_ostream", "&", "Out", ")", "{"], "ground_truth": ["PM", ".", "add", "(", "create<ISA_LIT>CodePrinterPass", "(", "Out", ",", "*", "this", ",", "Fast", ")", ")", ";"], "File": "PIC16TargetMachine2", "Func": "addAssemblyEmitter", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5594, "Length": 32, "Cover_Rate": 0.8888888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getWavesPerWorkGroup", "(", "const", "FeatureBitset", "&", "Features", ",", "unsigned", "FlatWorkGroupSize", ")", "{", "return", "alignTo", "(", "FlatWorkGroupSize", ",", "getWavefrontSize", "(", "Features", ")", ")", "/", "getWavefrontSize", "(", "Features", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo12", "Func": "getWavesPerWorkGroup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5595, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "R600MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "mcii", ",", "const", "MCRegisterInfo", "&", "mri", ",", "const", "MCSubtargetInfo", "&", "sti", ")", ":", "MCII", "(", "mcii", ")", ",", "MRI", "(", "mri", ")", ",", "STI", "(", "sti", ")", "{"], "ground_truth": ["}"], "File": "R600MCCodeEmitter7", "Func": "R600MCCodeEmitter", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5596, "Length": 34, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "idx", "=", "<NUM_LIT>", ";", "}", "if", "(", "Op0", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Source", "=", "Op0", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "SVT", "=", "Source", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "SVT", ".", "isVector", "(", ")", "||", "SVT", ".", "getVectorNumElements", "(", ")", "!=", "VT", ".", "getVectorNumElements", "(", ")", "*", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "unsigned", "NumElements", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "idx", ")", "{", "SDValue", "HalfIdx", "=", "DAG", ".", "getConstant", "(", "NumElements", ",", "dl", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Source", ",", "HalfIdx", ")", ";"], "File": "AArch64ISelLowering (2)3", "Func": "performBitcastCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5597, "Length": 137, "Cover_Rate": 0.341645885286783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "ArgsAddrReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";"], "ground_truth": ["auto", "MIB", "=", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addDef", "(", "ArgsAddrReg", ")", ".", "addFrameIndex", "(", "FuncInfo", "->", "getVarArgsStackIndex", "(", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "File": "AArch64InstructionSelector (2)", "Func": "selectVaStartDarwin", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5598, "Length": 63, "Cover_Rate": 0.31343283582089554, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "MVT", "WideVT", "=", "<STR_LIT>", "(", "WideEltVT", ",", "WidenVecLen", ")", ";", "Vec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "WideVT", ",", "Vec", ")", ";", "SDValue", "ExtractElt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "XLenVT", ",", "Vec", ",", "ExtractElementIdx", ")", ";", "SDValue", "ShiftRight", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "XLenVT", ",", "ExtractElt", ",", "ExtractBitIdx", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "XLenVT", ",", "ShiftRight", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "XLenVT", ")", ")", ";", "}", "}", "MVT", "WideVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "VecVT", ".", "getVectorElementCount", "(", ")", ")", ";", "Vec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "WideVT", ",", "Vec", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "EltVT", ",", "Vec", ",", "Idx", ")", ";", "}", "MVT", "ContainerVT", "=", "VecVT", ";", "if", "(", "VecVT", ".", "isFixedLengthVector", "(", ")", ")", "{", "ContainerVT", "=", "getContainerForFixedLengthVector", "(", "VecVT", ")", ";", "Vec", "=", "convertToScalableVector", "(", "ContainerVT", ",", "Vec", ",", "DAG", ",", "Subtarget", ")", ";", "}", "if", "(", "!", "isNullConstant", "(", "Idx", ")", ")", "{"], "ground_truth": ["SDValue", "VL", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "XLenVT", ")", ";"], "File": "RISCVISelLowering33", "Func": "lowerEXTRACT_VECTOR_ELT", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5599, "Length": 193, "Cover_Rate": 0.3133116883116883, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "msp430_muldiv_costs", "(", "rtx", "src", ",", "rtx", "dst", ",", "bool", "speed", ",", "rtx", "outer_rtx", ",", "machine_mode", "outer_mode", ")", "{", "enum", "rtx_code", "outer_code", "=", "GET_CODE", "(", "outer_rtx", ")", ";", "const", "struct", "msp430_multlib_costs", "*", "cost_p", ";", "cost_p", "=", "(", "msp430_use_16bit_hwmult", "(", ")", "?", "&", "cycle_cost_multlib_32bit", ":", "&", "cycle_cost_multlib_16bit", ")", ";", "int", "factor", "=", "<NUM_LIT>", ";", "int", "mode_factor", "=", "<NUM_LIT>", ";", "if", "(", "outer_mode", "==", "SImode", ")", "mode_factor", "=", "<NUM_LIT>", ";", "else", "if", "(", "outer_mode", "==", "PSImode", ")", "mode_factor", "=", "<NUM_LIT>", ";", "else", "if", "(", "outer_mode", "==", "DImode", ")", "mode_factor", "=", "<NUM_LIT>", ";", "if", "(", "!", "speed", ")", "{", "if", "(", "outer_code", "!=", "MULT", ")", "factor", "=", "<NUM_LIT>", ";", "else", "if", "(", "(", "(", "msp430_use_16bit_hwmult", "(", ")", "&&", "outer_mode", "!=", "DImode", ")", "||", "msp430_use_32bit_hwmult", "(", ")", "||", "msp430_use_f5_series_hwmult", "(", ")", ")", ")", "factor", "=", "<NUM_LIT>", ";", "else", "factor", "=", "<NUM_LIT>", ";", "return", "factor", "*", "mode_factor", "*", "msp430_costs", "(", "src", ",", "dst", ",", "speed", ",", "outer_rtx", ")", ";", "}", "if", "(", "outer_code", "!=", "MULT", "||", "!", "msp430_has_hwmult", "(", ")", "||", "(", "outer_mode", "==", "DImode", "&&", "msp430_use_16bit_hwmult", "(", ")", ")", ")", "{", "factor", "=", "(", "outer_code", "==", "MULT", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "return", "factor", "*", "mode_factor", "*", "msp430_costs", "(", "src", ",", "dst", ",", "speed", ",", "outer_rtx", ")", ";", "}", "switch", "(", "outer_mode", ")", "{", "case", "E_QImode", ":", "case", "E_HImode", ":", "return", "cost_p", "->", "mulhi", "+", "(", "<NUM_LIT>", "*", "msp430_costs", "(", "src", ",", "dst", ",", "speed", ",", "outer_rtx", ")", ")", ";", "case", "E_PSImode", ":", "factor", "=", "<NUM_LIT>", ";", "case", "E_SImode", ":", "return", "factor", "*", "(", "cost_p", "->", "mulsi", "+", "(", "<NUM_LIT>", "*", "msp430_costs", "(", "src", ",", "dst", ",", "speed", ",", "outer_rtx", ")", ")", ")", ";"], "ground_truth": ["case", "E_DImode", ":"], "File": "msp430", "Func": "msp430_muldiv_costs", "Target": "msp430", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5600, "Length": 275, "Cover_Rate": 0.919732441471572, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ContainedTys", "=", "&", "PointeeTy", ";", "NumContainedTys", "=", "<NUM_LIT>", ";", "setSubclassData", "(", "AddrSpace", ")", ";"], "ground_truth": ["}"], "File": "DXILPointerType", "Func": "TypedPointerType", "Target": "DirectX", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5601, "Length": 15, "Cover_Rate": 0.3488372093023256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "Opc", "<", "<STR_LIT>", ";", "++", "Opc", ")", "setOperationAction", "(", "Opc", ",", "Ty", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "Ty", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "Ty", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "Ty", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "Ty", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "Ty", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "Ty", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "Ty", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "Ty", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "Ty", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "Ty", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "Ty", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "Ty", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "Ty", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "Ty", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "Ty", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "Ty", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "Ty", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "Ty", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "Ty", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "Ty", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "Ty", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "Ty", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "Ty", ",", "Legal", ")", ";", "if", "(", "Ty", "==", "<STR_LIT>", "||", "Ty", "==", "<STR_LIT>", ")", "{", "setOperationAction", "(", "<STR_LIT>", ",", "Ty", ",", "Legal", ")", ";"], "ground_truth": ["setOperationAction", "(", "<STR_LIT>", ",", "Ty", ",", "Legal", ")", ";"], "File": "MipsSEISelLowering (2)", "Func": "addMSAIntType", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5602, "Length": 259, "Cover_Rate": 0.6051401869158879, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32_t", "<ISA_LIT>MCCodeEmitter", "::", "getBFTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{"], "ground_truth": ["const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";"], "File": "ARMMCCodeEmitter15", "Func": "getBFTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5603, "Length": 38, "Cover_Rate": 0.4418604651162791, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>MCCodeEmitter", "::", "encodeRelCondBrTarget", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "<NUM_LIT>", ",", "MO", ".", "getExpr", "(", ")", ",", "MCFixupKind", "(", "Fixup", ")", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "return", "<NUM_LIT>", ";", "}", "assert", "(", "MO", ".", "isImm", "(", ")", ")", ";", "auto", "target", "=", "MO", ".", "getImm", "(", ")", ";"], "ground_truth": ["<STR_LIT>", "::", "adjustBranchTarget", "(", "target", ")", ";"], "File": "SNESMCCodeEmitter", "Func": "encodeRelCondBrTarget", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5604, "Length": 106, "Cover_Rate": 0.9464285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCAsmInfo", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "TriCoreMCAsmInfo (2)", "Func": "anchor", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5605, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "size", "=", "<NUM_LIT>", ";", "left", "=", "reg_class_contents", "[", "rclass", "]", ";", "if", "(", "hard_reg_set_intersect_p", "(", "left", ",", "reg_class_contents", "[", "(", "int", ")", "FCC_REGS", "]", ")", ")", "{", "if", "(", "loongarch_hard_regno_mode_ok", "(", "FCC_REG_FIRST", ",", "mode", ")", ")", "size", "=", "MIN", "(", "size", ",", "<NUM_LIT>", ")", ";", "left", "&=", "~", "reg_class_contents", "[", "FCC_REGS", "]", ";"], "ground_truth": ["}"], "File": "loongarch", "Func": "loongarch_class_max_nregs", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5606, "Length": 54, "Cover_Rate": 0.3698630136986301, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MFI", ".", "hasCalls", "(", ")", ")", "return", "true", ";", "return", "frameTriviallyRequiresSP", "(", "MFI", ")", ";"], "ground_truth": ["}"], "File": "SIFrameLowering", "Func": "requiresStackPointerReference", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5607, "Length": 18, "Cover_Rate": 0.3050847457627119, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MO", ".", "isReg", "(", ")", ")", ";", "switch", "(", "MO", ".", "getReg", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AVRMCCodeEmitter", "Func": "encodeLDSTPtrReg", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5608, "Length": 27, "Cover_Rate": 0.3068181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vtbx1_s8", "(", "int8x8_t", "__a", ",", "int8x8_t", "__b", ",", "int8x8_t", "__c", ")", "{", "return", "(", "int8x8_t", ")", "__builtin_neon_vtbx1v8qi", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vtbx1_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5609, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>DAGToDAGISel", "::", "EmitSpecialCodeForMain", "(", "MachineBasicBlock", "*", "BB", ",", "MachineFrameInfo", "*", "MFI", ")", "{", "const", "TargetInstrInfo", "*", "TII", "=", "TM", ".", "getInstrInfo", "(", ")", ";", "if", "(", "Subtarget", "->", "isTargetCygMing", "(", ")", ")", "{"], "ground_truth": ["unsigned", "CallOp", "=", "Subtarget", "->", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "X86ISelDAGToDAG109", "Func": "EmitSpecialCodeForMain", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5610, "Length": 47, "Cover_Rate": 0.6351351351351351, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "av", "=", "(", "vec_int4", ")", "(", "a", ")", ";"], "ground_truth": ["return", "(", "(", "qword", ")", "(", "vec_perm", "(", "av", ",", "vec_sra", "(", "av", ",", "(", "(", "vec_uint4", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", ",", "(", "(", "vec_uchar16", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", ")", ")", ";"], "File": "si2vmx", "Func": "si_xswd", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5611, "Length": 81, "Cover_Rate": 0.8617021276595744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "BracCount", "--", "!=", "<NUM_LIT>", ")", "{", "ErrMsg", "=", "<STR_LIT>", ";", "return", "true", ";", "}", "State", "=", "IES_RBRAC", ";", "if", "(", "CurrState", "==", "IES_REGISTER", "&&", "PrevState", "!=", "IES_MULTIPLY", ")", "{", "if", "(", "!", "BaseReg", ")", "{", "BaseReg", "=", "TmpReg", ";"], "ground_truth": ["}", "else", "{"], "File": "X86AsmParser (2)4", "Func": "onRBrac", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5612, "Length": 44, "Cover_Rate": 0.3893805309734513, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "c", ")", "{", "case", "'G'", ":", "return", "(", "GET_MODE_CLASS", "(", "GET_MODE", "(", "value", ")", ")", "==", "MODE_FLOAT", "&&", "value", "==", "CONST0_RTX", "(", "GET_MODE", "(", "value", ")", ")", ")", ";", "case", "'H'", ":", "return", "(", "GET_MODE", "(", "value", ")", "==", "VOIDmode", "&&", "zap_mask", "(", "CONST_DOUBLE_LOW", "(", "value", ")", ")", "&&", "zap_mask", "(", "CONST_DOUBLE_HIGH", "(", "value", ")", ")", ")", ";", "default", ":"], "ground_truth": ["return", "false", ";"], "File": "alpha3", "Func": "alpha_const_double_ok_for_letter_p", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5613, "Length": 65, "Cover_Rate": 0.8441558441558441, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getAddrMode3OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "<NUM_LIT>", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "<NUM_LIT>", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "{", "unsigned", "Rn", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "<STR_LIT>", ")", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";"], "ground_truth": ["MCFixupKind", "Kind", "=", "MCFixupKind", "(", "<STR_LIT>", ")", ";"], "File": "ARMMCCodeEmitter11", "Func": "getAddrMode3OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5614, "Length": 118, "Cover_Rate": 0.43703703703703706, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "op1", "==", "const0_rtx", "&&", "(", "cond", "==", "EQ", "||", "cond", "==", "NE", "||", "cond", "==", "LT", "||", "cond", "==", "GE", ")", "&&", "(", "GET_CODE", "(", "op0", ")", "==", "PLUS", "||", "GET_CODE", "(", "op0", ")", "==", "MINUS", "||", "GET_CODE", "(", "op0", ")", "==", "NEG", "||", "GET_CODE", "(", "op0", ")", "==", "AND", "||", "GET_CODE", "(", "op0", ")", "==", "IOR", "||", "GET_CODE", "(", "op0", ")", "==", "XOR", "||", "GET_CODE", "(", "op0", ")", "==", "NOT", "||", "GET_CODE", "(", "op0", ")", "==", "ASHIFT", "||", "GET_CODE", "(", "op0", ")", "==", "REG", "||", "GET_CODE", "(", "op0", ")", "==", "MULT", ")", ")", "return", "CCZNmode", ";", "return", "CCmode", ";"], "ground_truth": ["}"], "File": "h83001", "Func": "h8300_select_cc_mode", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5615, "Length": 103, "Cover_Rate": 0.8803418803418803, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "RegOpsNum", "=", "isMem", "(", "MI", ",", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "SrcOpIdx1", "!=", "CommuteAnyOperandIndex", "&&", "(", "SrcOpIdx1", "<", "<NUM_LIT>", "||", "SrcOpIdx1", ">", "RegOpsNum", ")", ")", "return", "false", ";", "if", "(", "SrcOpIdx2", "!=", "CommuteAnyOperandIndex", "&&", "(", "SrcOpIdx2", "<", "<NUM_LIT>", "||", "SrcOpIdx2", ">", "RegOpsNum", ")", ")", "return", "false", ";", "if", "(", "SrcOpIdx1", "==", "CommuteAnyOperandIndex", "||", "SrcOpIdx2", "==", "CommuteAnyOperandIndex", ")", "{", "unsigned", "CommutableOpIdx1", "=", "SrcOpIdx1", ";", "unsigned", "CommutableOpIdx2", "=", "SrcOpIdx2", ";", "if", "(", "SrcOpIdx1", "==", "SrcOpIdx2", ")", "CommutableOpIdx2", "=", "RegOpsNum", ";", "else", "if", "(", "SrcOpIdx2", "==", "CommuteAnyOperandIndex", ")", "CommutableOpIdx2", "=", "SrcOpIdx1", ";", "unsigned", "Op2Reg", "=", "MI", "->", "getOperand", "(", "CommutableOpIdx2", ")", ".", "getReg", "(", ")", ";", "for", "(", "CommutableOpIdx1", "=", "RegOpsNum", ";", "CommutableOpIdx1", ">", "<NUM_LIT>", ";", "CommutableOpIdx1", "--", ")", "{", "if", "(", "Op2Reg", "!=", "MI", "->", "getOperand", "(", "CommutableOpIdx1", ")", ".", "getReg", "(", ")", ")", "break", ";", "}", "if", "(", "CommutableOpIdx1", "==", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "fixCommutedOpIndices", "(", "SrcOpIdx1", ",", "SrcOpIdx2", ",", "CommutableOpIdx1", ",", "CommutableOpIdx2", ")", ")", "return", "false", ";", "}"], "ground_truth": ["return", "getFMA3OpcodeToCommuteOperands", "(", "MI", ",", "SrcOpIdx1", ",", "SrcOpIdx2", ")", "!=", "<NUM_LIT>", ";"], "File": "X86InstrInfo (2)2", "Func": "findFMA3CommutedOpIndices", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5616, "Length": 179, "Cover_Rate": 0.8994974874371859, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "<NUM_LIT>", ")", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ")", ".", "addReg", "(", "Op1", ")", ")", ";", "}", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "Op0", ")", ".", "addReg", "(", "Op1", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "<NUM_LIT>", "]", ")", ")", ";", "}", "return", "ResultReg", ";"], "ground_truth": ["}"], "File": "ARMFastISel36", "Func": "fastEmitInst_rr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5617, "Length": 117, "Cover_Rate": 0.6536312849162011, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", "==", "MI", ".", "getParent", "(", ")", "->", "getNextNode", "(", ")", ")", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow2", "Func": "Branch", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5618, "Length": 30, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int16x8x4_t", "ret", ";", "__builtin_aarch64_simd_xi", "__o", ";", "__o", "=", "__builtin_aarch64_ld4v8hi", "(", "(", "const", "__builtin_aarch64_simd_hi", "*", ")", "__a", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "int16x8_t", ")", "__builtin_aarch64_get_qregxiv8hi", "(", "__o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "int16x8_t", ")", "__builtin_aarch64_get_qregxiv8hi", "(", "__o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "int16x8_t", ")", "__builtin_aarch64_get_qregxiv8hi", "(", "__o", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "int16x8_t", ")", "__builtin_aarch64_get_qregxiv8hi", "(", "__o", ",", "<NUM_LIT>", ")", ";"], "File": "arm", "Func": "neon2_vld4q_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5619, "Length": 86, "Cover_Rate": 0.8775510204081632, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SOPKOpc", "==", "-", "<NUM_LIT>", ")", "return", ";", "if", "(", "SOPKOpc", "==", "<STR_LIT>", "||", "SOPKOpc", "==", "<STR_LIT>", ")", "{", "bool", "HasUImm", ";", "if", "(", "isKImmOrKUImmOperand", "(", "Src1", ",", "HasUImm", ")", ")", "{", "if", "(", "!", "HasUImm", ")", "{", "SOPKOpc", "=", "(", "SOPKOpc", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "SOPKOpc", ")", ")", ";", "}", "return", ";", "}", "const", "MCInstrDesc", "&", "NewDesc", "=", "TII", "->", "get", "(", "SOPKOpc", ")", ";"], "ground_truth": ["if", "(", "(", "TII", "->", "sopkIsZext", "(", "SOPKOpc", ")", "&&", "isKUImmOperand", "(", "Src1", ")", ")", "||", "(", "!", "TII", "->", "sopkIsZext", "(", "SOPKOpc", ")", "&&", "isKImmOperand", "(", "Src1", ")", ")", ")", "{"], "File": "SIShrinkInstructions28", "Func": "shrinkScalarCompare", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5620, "Length": 112, "Cover_Rate": 0.4890829694323144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "rbit", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "rbit", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerCTTZ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5621, "Length": 35, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128d", ")", "__builtin_ia32_minpd_mask", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__B", ",", "(", "__v2df", ")", "_mm_setzero_pd", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_maskz_min_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5622, "Length": 30, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CommentString", "=", "<STR_LIT>", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "DwarfCFI", ";"], "ground_truth": ["}"], "File": "CSKYMCAsmInfo2", "Func": "CSKYMCAsmInfo", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5623, "Length": 11, "Cover_Rate": 0.3793103448275862, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "DL", "(", "<STR_LIT>", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ")", "{"], "ground_truth": ["}"], "File": "MSP430TargetMachine34", "Func": "MSP430TargetMachine", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5624, "Length": 96, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "Src", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "LLT", "DstTy", "=", "MRI", ".", "getType", "(", "Dst", ")", ";", "LLT", "SrcTy", "=", "MRI", ".", "getType", "(", "Src", ")", ";", "assert", "(", "SrcTy", "==", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", ";", "auto", "One", "=", "Builder", ".", "buildConstant", "(", "DstTy", ",", "<NUM_LIT>", ")", ";", "auto", "Zero", "=", "Builder", ".", "buildConstant", "(", "DstTy", ",", "<NUM_LIT>", ")", ";", "Builder", ".", "buildSelect", "(", "Dst", ",", "Src", ",", "One", ",", "Zero", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "MOSLegalizerInfo", "Func": "legalizeZExt", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5625, "Length": 93, "Cover_Rate": 0.6940298507462687, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "->", "readsRegister", "(", "PredR", ")", "&&", "(", "Cond", "!=", "HII", "->", "isPredicatedTrue", "(", "MI", ")", ")", ")", "continue", ";", "}", "for", "(", "auto", "&", "Op", ":", "MI", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "!", "Op", ".", "isDef", "(", ")", ")", "continue", ";", "RegisterRef", "RR", "=", "Op", ";", "if", "(", "RR", ".", "Reg", "==", "PredR", ")", "{", "PredValid", "=", "false", ";", "continue", ";", "}", "if", "(", "RR", ".", "Reg", "!=", "RD", ".", "Reg", ")", "continue", ";", "if", "(", "RR", ".", "Sub", "==", "RD", ".", "Sub", ")", "return", "MI", ";", "if", "(", "RR", ".", "Sub", "==", "<NUM_LIT>", "||", "RD", ".", "Sub", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "}"], "ground_truth": ["}", "while", "(", "I", "!=", "S", ")", ";"], "File": "HexagonExpandCondsets21", "Func": "getReachingDefForPred", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5626, "Length": 126, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "Value", ">=", "<NUM_LIT>", "&&", "Value", "<", "<NUM_LIT>", ";"], "File": "ARMAsmParser114", "Func": "isImm0_32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5627, "Length": 26, "Cover_Rate": 0.45614035087719296, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "*", "Subtarget", ";"], "ground_truth": ["}"], "File": "Z80AsmPrinter1", "Func": "getSubtarget", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5628, "Length": 5, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "safe_inc_pos", "(", ")", ";", "const", "char", "*", "stanza_name", "=", "match_to_right_bracket", "(", ")", ";", "if", "(", "!", "stanza_name", ")", "{", "diag", "(", "pos", ",", "<STR_LIT>", ")", ";", "return", "PC_PARSEFAIL", ";", "}", "curr_bif_stanza", "=", "stanza_name_to_stanza", "(", "stanza_name", ")", ";", "if", "(", "linebuf", "[", "pos", "]", "!=", "']'", ")", "{", "diag", "(", "pos", ",", "<STR_LIT>", ")", ";", "return", "PC_PARSEFAIL", ";", "}", "safe_inc_pos", "(", ")", ";", "consume_whitespace", "(", ")", ";"], "ground_truth": ["if", "(", "linebuf", "[", "pos", "]", "!=", "'\\n'", "&&", "pos", "!=", "LINELEN", "-", "<NUM_LIT>", ")", "{"], "File": "rs6000-gen-builtins", "Func": "parse_bif_stanza", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5629, "Length": 83, "Cover_Rate": 0.48255813953488375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LoopData", "*", "getLoadData", "(", ")", "{"], "ground_truth": ["return", "LD", ";"], "File": "TPCCostModelEmitter", "Func": "getLoadData", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5630, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "DataLayout", "(", "<STR_LIT>", "<STR_LIT>", ")", ",", "InstrInfo", "(", ")", ",", "FrameLowering", "(", "Subtarget", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", "{"], "ground_truth": ["}"], "File": "XCoreTargetMachine18", "Func": "XCoreTargetMachine", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5631, "Length": 95, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "InlineAsm", "::", "Constraint_m", ";"], "ground_truth": ["}"], "File": "X86ISelLowering139", "Func": "getInlineAsmMemConstraint", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5632, "Length": 6, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "qword", ")", "(", "vec_cmpgt", "(", "(", "vec_int4", ")", "(", "a", ")", ",", "vec_splat", "(", "(", "vec_int4", ")", "(", "si_from_int", "(", "b", ")", ")", ",", "<NUM_LIT>", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "si2vmx", "Func": "si_cgti", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5633, "Length": 34, "Cover_Rate": 0.723404255319149, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MBB", "->", "canFallThrough", "(", ")", ")", "return", "true", ";", "for", "(", "MachineBasicBlock", "*", "PB", ":", "MBB", "->", "predecessors", "(", ")", ")", "if", "(", "PB", "->", "isLayoutSuccessor", "(", "MBB", ")", "&&", "PB", "->", "canFallThrough", "(", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "HexagonCFGOptimizer (2)", "Func": "isOnFallThroughPath", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5634, "Length": 44, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCCodeEmitter", "::", "expandFunctionCall", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "MCInst", "TmpInst", ";", "MCOperand", "Func", ";", "Register", "Ra", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Func", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Ra", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Func", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Ra", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "RISCVMCCodeEmitter18", "Func": "expandFunctionCall", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5635, "Length": 99, "Cover_Rate": 0.34615384615384615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "EmitInstrWithMacroNoAT", "(", "const", "MachineInstr", "*", "MI", ")", ";", "private", ":", "bool", "emitPseudoExpansionLowering", "(", "MCStreamer", "&", "OutStreamer", ",", "const", "MachineInstr", "*", "MI", ")", ";", "bool", "lowerOperand", "(", "const", "MachineOperand", "&", "MO", ",", "MCOperand", "&", "MCOp", ")", ";", "const", "MachineConstantPool", "*", "MCP", ";", "bool", "InConstantPool", ";", "bool", "UsingConstantPools", ";", "public", ":", "const", "<ISA_LIT>Subtarget", "*", "Subtarget", ";", "const", "<ISA_LIT>FunctionInfo", "*", "<ISA_LIT>FI", ";", "<ISA_LIT>MCInstLower", "MCInstLowering", ";", "explicit", "<ISA_LIT>AsmPrinter", "(", "TargetMachine", "&", "TM", ",", "MCStreamer", "&", "Streamer", ")", ":", "AsmPrinter", "(", "TM", ",", "Streamer", ")", ",", "MCP", "(", "<NUM_LIT>", ")", ",", "InConstantPool", "(", "false", ")", ",", "MCInstLowering", "(", "*", "this", ")", "{", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "UsingConstantPools", "=", "(", "Subtarget", "->", "in<ISA_LIT>16Mode", "(", ")", "&&", "Subtarget", "->", "useConstantIslands", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmPrinter31", "Func": "getTargetStreamer", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5636, "Length": 127, "Cover_Rate": 0.30455635491606714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "TARGET_C31", ")", "c4x_cpu_version", "=", "<NUM_LIT>", ";", "else", "if", "(", "TARGET_C32", ")", "c4x_cpu_version", "=", "<NUM_LIT>", ";", "else", "if", "(", "TARGET_C33", ")", "c4x_cpu_version", "=", "<NUM_LIT>", ";", "else", "if", "(", "TARGET_C40", ")", "c4x_cpu_version", "=", "<NUM_LIT>", ";", "else", "if", "(", "TARGET_C44", ")", "c4x_cpu_version", "=", "<NUM_LIT>", ";", "else", "c4x_cpu_version", "=", "<NUM_LIT>", ";", "if", "(", "c4x_cpu_version_string", ")", "{", "const", "char", "*", "p", "=", "c4x_cpu_version_string", ";", "if", "(", "*", "p", "==", "'c'", "||", "*", "p", "==", "'C'", ")", "p", "++", ";", "c4x_cpu_version", "=", "atoi", "(", "p", ")", ";", "}", "target_flags", "&=", "~", "(", "C30_FLAG", "|", "C31_FLAG", "|", "C32_FLAG", "|", "C33_FLAG", "|", "C40_FLAG", "|", "C44_FLAG", ")", ";"], "ground_truth": ["switch", "(", "c4x_cpu_version", ")", "{"], "File": "c4x", "Func": "c4x_override_options", "Target": "c4x", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 5637, "Length": 107, "Cover_Rate": 0.42971887550200805, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Val", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "if", "(", "Val", "==", "<STR_LIT>", ")", "{", "O", "<<", "<STR_LIT>", ";", "return", ";", "}", "const", "<STR_LIT>", "*", "Reg", "=", "<STR_LIT>", "(", "Val", ")", ";"], "ground_truth": ["if", "(", "Reg", "&&", "Reg", "->", "Writeable", "&&", "Reg", "->", "haveFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", "O", "<<", "Reg", "->", "Name", ";"], "File": "AArch64InstPrinter11", "Func": "printMSRSystemRegister", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5638, "Length": 63, "Cover_Rate": 0.6116504854368932, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "Memory", ";"], "ground_truth": ["}"], "File": "MBlazeAsmParser1", "Func": "isMem", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5639, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "DestReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "unsigned", "MergedOffset", "=", "std", "::", "min", "(", "CI", ".", "Offset", ",", "Paired", ".", "Offset", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "DestReg", ")", ";", "AddressRegs", "Regs", "=", "getRegs", "(", "Opcode", ",", "*", "TII", ")", ";", "if", "(", "Regs", ".", "VAddr", ")", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "vaddr", ")", ")", ";", "assert", "(", "CI", ".", "I", "->", "hasOneMemOperand", "(", ")", "&&", "Paired", ".", "I", "->", "hasOneMemOperand", "(", ")", ")", ";", "MachineInstr", "*", "New", "=", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "srsrc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "soffset", ")", ")", ".", "addImm", "(", "MergedOffset", ")", ".", "addImm", "(", "CI", ".", "CPol", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "combineKnownAdjacentMMOs", "(", "CI", ",", "Paired", ")", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "SubRegIdx", "=", "getSubRegIdxs", "(", "CI", ",", "Paired", ")", ";", "const", "unsigned", "SubRegIdx0", "=", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "SubRegIdx", ")", ";", "const", "unsigned", "SubRegIdx1", "=", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "SubRegIdx", ")", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";", "const", "auto", "*", "Dest0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "vdata", ")", ";"], "ground_truth": ["const", "auto", "*", "Dest1", "=", "TII", "->", "getNamedOperand", "(", "*", "Paired", ".", "I", ",", "<STR_LIT>", "::", "vdata", ")", ";"], "File": "SILoadStoreOptimizer23", "Func": "mergeBufferLoadPair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5640, "Length": 275, "Cover_Rate": 0.6425233644859814, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcmpltq_m_n_s16", "(", "int16x8_t", "__a", ",", "int16_t", "__b", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__builtin_mve_vcmpltq_m_n_sv8hi", "(", "__a", ",", "__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vcmpltq_m_n_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5641, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "parseDirectiveEven", "(", "SMLoc", "L", ")", "{", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "<STR_LIT>", ")", ")", "return", "false", ";", "const", "MCSection", "*", "Section", "=", "getStreamer", "(", ")", ".", "getCurrentSectionOnly", "(", ")", ";", "if", "(", "!", "Section", ")", "{"], "ground_truth": ["getStreamer", "(", ")", ".", "InitSections", "(", "false", ")", ";"], "File": "X86AsmParser (2)5", "Func": "parseDirectiveEven", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5642, "Length": 51, "Cover_Rate": 0.504950495049505, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printi16mem", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ")", "{"], "ground_truth": ["O", "<<", "<STR_LIT>", ";"], "File": "X86IntelInstPrinter23", "Func": "printi16mem", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5643, "Length": 16, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "*", "cum", "<", "<NUM_LIT>", "&&", "<NUM_LIT>", "<", "*", "cum", "+", "ALPHA_ARG_SIZE", "(", "mode", ",", "type", ",", "named", ")", ")", "words", "=", "<NUM_LIT>", "-", "*", "cum", ";"], "ground_truth": ["return", "words", "*", "UNITS_PER_WORD", ";"], "File": "alpha4", "Func": "alpha_arg_partial_bytes", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5644, "Length": 33, "Cover_Rate": 0.33, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "getVmcntBitWidthHi", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5645, "Length": 4, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "crtl", "->", "uses_pic_offset_table", "=", "<NUM_LIT>", ";", "return", "tilepro_got_rtx", "(", ")", ";", "}", "temp", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "emit_move_insn", "(", "temp", ",", "tilepro_got_symbol", "(", ")", ")", ";"], "ground_truth": ["return", "temp", ";"], "File": "tilepro", "Func": "tilepro_tls_got", "Target": "tilepro", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 5646, "Length": 31, "Cover_Rate": 0.6595744680851063, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "IntegerTypes", "=", "<STR_LIT>", ";", "}", "StringRef", "CapTypes", "=", "<STR_LIT>", ";", "StringRef", "PurecapOptions", "=", "<STR_LIT>", ";", "if", "(", "FS", ".", "contains", "(", "<STR_LIT>", ")", ")", "{", "if", "(", "TT", ".", "isArch64Bit", "(", ")", ")", "CapTypes", "=", "<STR_LIT>", ";", "else", "CapTypes", "=", "<STR_LIT>", ";", "<STR_LIT>", "ABI", "=", "<STR_LIT>", "(", "Options", ".", "MCOptions", ".", "getABIName", "(", ")", ")", ";", "if", "(", "ABI", "!=", "<STR_LIT>", "&&", "<STR_LIT>", "(", "ABI", ")", ")", "PurecapOptions", "=", "<STR_LIT>", ";", "}", "return", "(", "<STR_LIT>", "+", "CapTypes", "+", "IntegerTypes", "+", "<STR_LIT>", "+", "PurecapOptions", ")", ".", "str", "(", ")", ";"], "ground_truth": ["}"], "File": "RISCVTargetMachine22", "Func": "computeDataLayout", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5647, "Length": 93, "Cover_Rate": 0.5961538461538461, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", "->", "isELFv2ABI", "(", ")", "&&", "!", "MF", "->", "getRegInfo", "(", ")", ".", "use_empty", "(", "<STR_LIT>", ")", ")", "{", "const", "<ISA_LIT>FunctionInfo", "*", "<ISA_LIT>FI", "=", "MF", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "MCSymbol", "*", "GlobalEntryLabel", "=", "<ISA_LIT>FI", "->", "getGlobalEPSymbol", "(", ")", ";", "OutStreamer", "->", "EmitLabel", "(", "GlobalEntryLabel", ")", ";", "const", "MCSymbolRefExpr", "*", "GlobalEntryLabelExp", "=", "MCSymbolRefExpr", "::", "create", "(", "GlobalEntryLabel", ",", "OutContext", ")", ";", "if", "(", "TM", ".", "getCodeModel", "(", ")", "!=", "CodeModel", "::", "Large", ")", "{", "MCSymbol", "*", "TOCSymbol", "=", "OutContext", ".", "getOrCreateSymbol", "(", "StringRef", "(", "<STR_LIT>", ")", ")", ";", "const", "MCExpr", "*", "TOCDeltaExpr", "=", "MCBinaryExpr", "::", "createSub", "(", "MCSymbolRefExpr", "::", "create", "(", "TOCSymbol", ",", "OutContext", ")", ",", "GlobalEntryLabelExp", ",", "OutContext", ")", ";", "const", "MCExpr", "*", "TOCDeltaHi", "=", "<ISA_LIT>MCExpr", "::", "createHa", "(", "TOCDeltaExpr", ",", "OutContext", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addExpr", "(", "TOCDeltaHi", ")", ")", ";", "const", "MCExpr", "*", "TOCDeltaLo", "=", "<ISA_LIT>MCExpr", "::", "createLo", "(", "TOCDeltaExpr", ",", "OutContext", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addExpr", "(", "TOCDeltaLo", ")", ")", ";", "}", "else", "{", "MCSymbol", "*", "TOCOffset", "=", "<ISA_LIT>FI", "->", "getTOCOffsetSymbol", "(", ")", ";", "const", "MCExpr", "*", "TOCOffsetDeltaExpr", "=", "MCBinaryExpr", "::", "createSub", "(", "MCSymbolRefExpr", "::", "create", "(", "TOCOffset", ",", "OutContext", ")", ",", "GlobalEntryLabelExp", ",", "OutContext", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addExpr", "(", "TOCOffsetDeltaExpr", ")", ".", "addReg", "(", "<STR_LIT>", ")", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "PPCAsmPrinter124", "Func": "EmitFunctionBodyStart", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5648, "Length": 285, "Cover_Rate": 0.7037037037037037, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>LowerControlFlowPass", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>DebuggerInsertNopsPass", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine103", "Func": "addPreEmitPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5649, "Length": 15, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_fmav4sf", "(", "__b", ",", "__aarch64_vdupq_lane_f32", "(", "__c", ",", "__lane", ")", ",", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vfmaq_lane_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5650, "Length": 16, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "getMemScale", "(", ")", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getMemIndexReg", "(", ")", ")", ")", ";", "addExpr", "(", "Inst", ",", "getMemDisp", "(", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getMemSegReg", "(", ")", ")", ")", ";"], "File": "X86Operand (2)", "Func": "addMemOperands", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5651, "Length": 51, "Cover_Rate": 0.5730337078651685, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initialize<ISA_LIT>AvoidSFBPassPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "X86AvoidStoreForwardingBlocks", "Func": "X86AvoidSFBPass", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5652, "Length": 11, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>RegisterInfo", "::", "<ISA_LIT>RegisterInfo", "(", "unsigned", "HwMode", ")", ":", "<ISA_LIT>GenRegisterInfo", "(", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "HwMode", ")", "{"], "ground_truth": ["}"], "File": "AGCRegisterInfo", "Func": "AGCRegisterInfo", "Target": "AGC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5653, "Length": 22, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "FLOAT128_IEEE_P", "(", "s_mode", ")", "&&", "TARGET_POWERPC64", ")", ";", "if", "(", "MEM_P", "(", "src", ")", ")", "{", "rtx", "mem", "=", "(", "WORDS_BIG_ENDIAN", "?", "adjust_address", "(", "src", ",", "DImode", ",", "<NUM_LIT>", ")", ":", "adjust_address", "(", "src", ",", "DImode", ",", "<NUM_LIT>", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "dest_di", ",", "mem", ")", ")", ";", "}", "else", "{", "unsigned", "int", "r", "=", "reg_or_subregno", "(", "src", ")", ";", "if", "(", "INT_REGNO_P", "(", "r", ")", ")", "shift_reg", "=", "gen_rtx_REG", "(", "DImode", ",", "r", "+", "(", "BYTES_BIG_ENDIAN", "==", "<NUM_LIT>", ")", ")", ";", "else", "{", "gcc_assert", "(", "VSX_REGNO_P", "(", "r", ")", ")", ";", "if", "(", "s_mode", "==", "KFmode", ")", "emit_insn", "(", "gen_signbitkf2_dm2", "(", "dest_di", ",", "src", ")", ")", ";", "else", "emit_insn", "(", "gen_signbittf2_dm2", "(", "dest_di", ",", "src", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "powerpcspe", "Func": "rs6000_split_signbit", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5654, "Length": 126, "Cover_Rate": 0.6528497409326425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "R", "=", "getRelaxedOpcodeArith", "(", "Op", ")", ";"], "ground_truth": ["if", "(", "R", "!=", "Op", ")", "return", "R", ";"], "File": "X86AsmBackend (2)3", "Func": "getRelaxedOpcode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5655, "Length": 17, "Cover_Rate": 0.53125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "*", "len", "=", "<NUM_LIT>", ";", "return", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ")", ";", "default", ":", "if", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "<", "<NUM_LIT>", ")", "break", ";", "case", "<NUM_LIT>", ":", "*", "len", "=", "<NUM_LIT>", ";", "return", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ")", ";", "}", "}", "else", "if", "(", "CONSTANT_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "fatal_insn", "(", "<STR_LIT>", ",", "insn", ")", ";"], "ground_truth": ["out_shift_with_cnt", "(", "<STR_LIT>", ",", "insn", ",", "operands", ",", "len", ",", "<NUM_LIT>", ")", ";"], "File": "avr", "Func": "ashrqi3_out", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5656, "Length": 80, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>LowerI1Copies", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "TheMF", ")", "{", "if", "(", "TheMF", ".", "getProperties", "(", ")", ".", "hasProperty", "(", "MachineFunctionProperties", "::", "Property", "::", "Selected", ")", ")", "return", "false", ";", "MF", "=", "&", "TheMF", ";", "MRI", "=", "&", "MF", "->", "getRegInfo", "(", ")", ";", "DT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "PDT", "=", "&", "getAnalysis", "<", "MachinePostDominatorTree", ">", "(", ")", ";", "ST", "=", "&", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "TII", "=", "ST", "->", "getInstrInfo", "(", ")", ";", "IsWave32", "=", "ST", "->", "isWave32", "(", ")", ";", "if", "(", "IsWave32", ")", "{", "ExecReg", "=", "<STR_LIT>", ";", "MovOp", "=", "<STR_LIT>", ";", "AndOp", "=", "<STR_LIT>", ";", "OrOp", "=", "<STR_LIT>", ";", "XorOp", "=", "<STR_LIT>", ";", "AndN2Op", "=", "<STR_LIT>", ";", "OrN2Op", "=", "<STR_LIT>", ";", "}", "else", "{"], "ground_truth": ["ExecReg", "=", "<STR_LIT>", ";"], "File": "SILowerI1Copies1", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5657, "Length": 132, "Cover_Rate": 0.584070796460177, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "V128Reg", ".", "getValueType", "(", ")", ";", "unsigned", "WideSize", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "MVT", "EltTy", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "MVT", "NarrowTy", "=", "<STR_LIT>", "(", "EltTy", ",", "WideSize", "/", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "DAG", ".", "getTargetExtractSubreg", "(", "<STR_LIT>", ",", "SDLoc", "(", "V128Reg", ")", ",", "NarrowTy", ",", "V128Reg", ")", ";"], "File": "AArch64ISelDAGToDAG (2)2", "Func": "NarrowVector", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5658, "Length": 60, "Cover_Rate": 0.7792207792207793, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__o", "=", "__builtin_aarch64_ld2v4hi", "(", "(", "const", "__builtin_aarch64_simd_hi", "*", ")", "__a", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "poly16x4_t", ")", "__builtin_aarch64_get_dregoiv4hi", "(", "__o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "poly16x4_t", ")", "__builtin_aarch64_get_dregoiv4hi", "(", "__o", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "ret", ";"], "File": "arm", "Func": "neon2_vld2_p16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5659, "Length": 49, "Cover_Rate": 0.765625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "if", "(", "!", "isWQM", ")", "{", "if", "(", "!", "ST", "->", "hasCaymanISA", "(", ")", "&&", "!", "branchStackContains", "(", "CFStack", "::", "FIRST_NON_WQM_PUSH", ")", ")", "Item", "=", "CFStack", "::", "FIRST_NON_WQM_PUSH", ";", "else", "if", "(", "CurrentEntries", ">", "<NUM_LIT>", "&&", "ST", "->", "getGeneration", "(", ")", ">", "<ISA_LIT>Subtarget", "::", "EVERGREEN", "&&", "!", "ST", "->", "hasCaymanISA", "(", ")", "&&", "!", "branchStackContains", "(", "CFStack", "::", "FIRST_NON_WQM_PUSH_W_FULL_ENTRY", ")", ")", "Item", "=", "CFStack", "::", "FIRST_NON_WQM_PUSH_W_FULL_ENTRY", ";", "else", "Item", "=", "CFStack", "::", "SUB_ENTRY", ";", "}", "else", "Item", "=", "CFStack", "::", "ENTRY", ";"], "ground_truth": ["break", ";"], "File": "R600ControlFlowFinalizer1", "Func": "pushBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5660, "Length": 87, "Cover_Rate": 0.5723684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "address", ")", "==", "REG", "&&", "REGNO", "(", "address", ")", "==", "LR_REGNO", ")", "SET_REGNO", "(", "address", ",", "GPR_FIRST", "+", "<NUM_LIT>", ")", ";", "}", "}", "}", "frv_pack_insns", "(", ")", ";", "memset", "(", "frv_nops", ",", "<NUM_LIT>", ",", "sizeof", "(", "frv_nops", ")", ")", ";", "last_call", "=", "NULL", ";", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", "insn", "=", "next", ")", "{", "next", "=", "NEXT_INSN", "(", "insn", ")", ";", "if", "(", "CALL_P", "(", "insn", ")", "||", "(", "INSN_P", "(", "insn", ")", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "SEQUENCE", "&&", "CALL_P", "(", "XVECEXP", "(", "PATTERN", "(", "insn", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ")", "last_call", "=", "insn", ";", "if", "(", "!", "NOTE_P", "(", "insn", ")", "||", "NOTE_KIND", "(", "insn", ")", "!=", "NOTE_INSN_CALL_ARG_LOCATION", ")", "continue", ";", "if", "(", "NEXT_INSN", "(", "last_call", ")", "==", "insn", ")", "continue", ";", "SET_NEXT_INSN", "(", "PREV_INSN", "(", "insn", ")", ")", "=", "NEXT_INSN", "(", "insn", ")", ";", "SET_PREV_INSN", "(", "NEXT_INSN", "(", "insn", ")", ")", "=", "PREV_INSN", "(", "insn", ")", ";", "SET_PREV_INSN", "(", "insn", ")", "=", "last_call", ";", "SET_NEXT_INSN", "(", "insn", ")", "=", "NEXT_INSN", "(", "last_call", ")", ";", "SET_PREV_INSN", "(", "NEXT_INSN", "(", "insn", ")", ")", "=", "insn", ";", "SET_NEXT_INSN", "(", "PREV_INSN", "(", "insn", ")", ")", "=", "insn", ";"], "ground_truth": ["last_call", "=", "insn", ";"], "File": "frv3", "Func": "frv_function_prologue", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 5661, "Length": 208, "Cover_Rate": 0.5636856368563685, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm", "::", "cast", "<", "GOTPLTEntry", ">", "(", "*", "it", "++", ")", ".", "setValue", "(", "<NUM_LIT>", ")", ";", "llvm", "::", "cast", "<", "GOTPLTEntry", ">", "(", "*", "it", "++", ")", ".", "setValue", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["for", "(", ";", "it", "!=", "end", "(", ")", ";", "++", "it", ")", "llvm", "::", "cast", "<", "GOTPLTEntry", ">", "(", "*", "it", ")", ".", "setValue", "(", "pltAddr", ")", ";"], "File": "MipsGOTPLT", "Func": "applyAllGOTPLT", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5662, "Length": 62, "Cover_Rate": 0.7848101265822784, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "if", "(", "MemVT", "==", "<STR_LIT>", ")", "NewOpc", "=", "<STR_LIT>", ";", "else", "if", "(", "MemVT", "==", "<STR_LIT>", ")", "NewOpc", "=", "<STR_LIT>", ";", "else", "return", "false", ";", "break", ";", "case", "<STR_LIT>", ":", "NegateOperand", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "if", "(", "MemVT", "==", "<STR_LIT>", ")", "NewOpc", "=", "<STR_LIT>", ";", "else", "if", "(", "MemVT", "==", "<STR_LIT>", ")", "NewOpc", "=", "<STR_LIT>", ";", "else", "return", "false", ";", "break", ";", "}", "LoadSDNode", "*", "LoadNode", "=", "nullptr", ";", "SDValue", "InputChain", ";", "if", "(", "!", "isFusableLoadOpStorePattern", "(", "StoreNode", ",", "StoredVal", ",", "CurDAG", ",", "LoadNode", ",", "InputChain", ")", ")", "return", "false", ";", "SDValue", "Operand", "=", "StoredVal", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "auto", "*", "OperandC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Operand", ")", ";", "if", "(", "!", "OperandC", ")", "return", "false", ";", "auto", "OperandV", "=", "OperandC", "->", "getAPIntValue", "(", ")", ";", "if", "(", "NegateOperand", ")", "OperandV", "=", "-", "OperandV", ";", "if", "(", "OperandV", ".", "getMinSignedBits", "(", ")", ">", "<NUM_LIT>", ")", "return", "false", ";", "Operand", "=", "CurDAG", "->", "getTargetConstant", "(", "OperandV", ",", "DL", ",", "MemVT", ")", ";", "SDValue", "Base", ",", "Disp", ";", "if", "(", "!", "selectBDAddr20Only", "(", "StoreNode", "->", "getBasePtr", "(", ")", ",", "Base", ",", "Disp", ")", ")", "return", "false", ";", "SDValue", "Ops", "[", "]", "=", "{", "Base", ",", "Disp", ",", "Operand", ",", "InputChain", "}", ";"], "ground_truth": ["MachineSDNode", "*", "Result", "=", "CurDAG", "->", "getMachineNode", "(", "NewOpc", ",", "DL", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Ops", ")", ";"], "File": "SystemZISelDAGToDAG (2)1", "Func": "tryFoldLoadStoreIntoMemOperand", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5663, "Length": 230, "Cover_Rate": 0.5569007263922519, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Triple", ".", "getArch", "(", ")", "==", "Triple", "::", "x86_64", ")", "{", "PrivateGlobalPrefix", "=", "<STR_LIT>", ";"], "ground_truth": ["PointerSize", "=", "<NUM_LIT>", ";"], "File": "X86MCAsmInfo22", "Func": "X86MCAsmInfoMicrosoft", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5664, "Length": 21, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m128i", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_unpackhi_epi8", "(", "__m128i", "__A", ",", "__m128i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_punpckhbw128", "(", "(", "__v16qi", ")", "__A", ",", "(", "__v16qi", ")", "__B", ")", ";"], "File": "emmintrin4", "Func": "_mm_unpackhi_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5665, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "MFI", ".", "hasVarSizedObjects", "(", ")", ")", "{", "return", "-", "<NUM_LIT>", ";", "}", "if", "(", "MFI", ".", "getNumObjects", "(", ")", "==", "<NUM_LIT>", ")", "{", "return", "-", "<NUM_LIT>", ";", "}", "const", "<ISA_LIT>Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "const", "<ISA_LIT>FrameLowering", "*", "TFL", "=", "ST", ".", "getFrameLowering", "(", ")", ";", "Register", "IgnoredFrameReg", ";"], "ground_truth": ["Offset", "=", "TFL", "->", "getFrameIndexReference", "(", "MF", ",", "-", "<NUM_LIT>", ",", "IgnoredFrameReg", ")", ";"], "File": "R600InstrInfo40", "Func": "getIndirectIndexEnd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5666, "Length": 83, "Cover_Rate": 0.7614678899082569, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", ";", "}", "if", "(", "!", "ST", ".", "isVGPRSpillingEnabled", "(", "MF", "->", "getFunction", "(", ")", ")", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", "->", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "Ctx", ".", "emitError", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ";", "return", ";", "}", "assert", "(", "RI", ".", "hasVGPRs", "(", "RC", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "Opcode", "=", "getVGPRSpillRestoreOpcode", "(", "SpillSize", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ".", "addReg", "(", "MFI", "->", "getFrameOffsetReg", "(", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "File": "SIInstrInfo17", "Func": "loadRegFromStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5667, "Length": 128, "Cover_Rate": 0.3047619047619048, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "fq", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "FltVT", ",", "fa", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "FltVT", ",", "fb", ")", ")", ";", "fq", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "FltVT", ",", "fq", ")", ";", "SDValue", "fqneg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "FltVT", ",", "fq", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "<ISA_LIT>MachineFunction", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunction", ">", "(", ")", ";", "unsigned", "OpCode", "=", "MFI", "->", "getMode", "(", ")", ".", "FP32Denormals", "?", "(", "unsigned", ")", "<STR_LIT>", ":", "(", "unsigned", ")", "<STR_LIT>", ";", "SDValue", "fr", "=", "DAG", ".", "getNode", "(", "OpCode", ",", "DL", ",", "FltVT", ",", "fqneg", ",", "fb", ",", "fa", ")", ";", "SDValue", "iq", "=", "DAG", ".", "getNode", "(", "ToInt", ",", "DL", ",", "IntVT", ",", "fq", ")", ";", "fr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "FltVT", ",", "fr", ")", ";", "fb", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "FltVT", ",", "fb", ")", ";", "EVT", "SetCCVT", "=", "getSetCCResultType", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ")", ";", "SDValue", "cv", "=", "DAG", ".", "getSetCC", "(", "DL", ",", "SetCCVT", ",", "fr", ",", "fb", ",", "<STR_LIT>", ")", ";", "jq", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "cv", ",", "jq", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ")", ";"], "ground_truth": ["SDValue", "Div", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "iq", ",", "jq", ")", ";"], "File": "AMDGPUISelLowering130", "Func": "LowerDIVREM24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5668, "Length": 256, "Cover_Rate": 0.330749354005168, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "MCOperand", "&", "Op1", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op1", ".", "isExpr", "(", ")", ")", "{", "emitToStreamer", "(", "Out", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "Reg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addExpr", "(", "Op1", ".", "getExpr", "(", ")", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "RISCVAsmParser", "Func": "processInstruction", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5669, "Length": 68, "Cover_Rate": 0.35602094240837695, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "DispSizePair", "=", "std", "::", "next", "(", "BlockingStoresDispSizeMap", ".", "begin", "(", ")", ")", ";", "DispSizePair", "!=", "BlockingStoresDispSizeMap", ".", "end", "(", ")", ";", "++", "DispSizePair", ")", "{", "int64_t", "CurrDisp", "=", "DispSizePair", "->", "first", ";", "unsigned", "CurrSize", "=", "DispSizePair", "->", "second", ";", "if", "(", "CurrDisp", "+", "CurrSize", "<=", "PrevDisp", "+", "PrevSize", ")", "{"], "ground_truth": ["ForRemoval", ".", "push_back", "(", "PrevDisp", ")", ";"], "File": "X86AvoidStoreForwardingBlocks", "Func": "removeRedundantBlockingStores", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5670, "Length": 60, "Cover_Rate": 0.4411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "<NUM_LIT>", "]", ")", "return", "true", ";"], "ground_truth": ["assert", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "isReg", "(", ")", ")", ";"], "File": "PPCAsmPrinter107", "Func": "PrintAsmMemoryOperand", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5671, "Length": 26, "Cover_Rate": 0.3880597014925373, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "float16x4x3_t", "ret", ";", "__builtin_aarch64_simd_ci", "__o", ";", "__o", "=", "__builtin_aarch64_ld3rv4hf", "(", "(", "const", "__builtin_aarch64_simd_hf", "*", ")", "__a", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "float16x4_t", ")", "__builtin_aarch64_get_dregciv4hf", "(", "__o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "float16x4_t", ")", "__builtin_aarch64_get_dregciv4hf", "(", "__o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "float16x4_t", ")", "__builtin_aarch64_get_dregciv4hf", "(", "__o", ",", "<NUM_LIT>", ")", ";", "return", "ret", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon3_vld3_dup_f16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5672, "Length": 73, "Cover_Rate": 0.9012345679012346, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasHRESET", "(", ")", "const", "{", "return", "HasHRESET", ";"], "ground_truth": ["}"], "File": "X86Subtarget107", "Func": "hasHRESET", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5673, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasFFBH", "(", ")", "const", "{", "return", "(", "getGeneration", "(", ")", ">=", "EVERGREEN", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget102", "Func": "hasFFBH", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5674, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "matchRegisterNameHelper", "(", "isRV32E", "(", ")", ",", "RegNo", ",", "Name", ")", ";", "if", "(", "RegNo", "==", "<STR_LIT>", ")", "{", "if", "(", "HadParens", ")", "getLexer", "(", ")", ".", "UnLex", "(", "LParen", ")", ";", "return", "MatchOperand_NoMatch", ";", "}", "if", "(", "HadParens", ")", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "createToken", "(", "<STR_LIT>", ",", "FirstS", ",", "isRV64", "(", ")", ")", ")", ";", "SMLoc", "S", "=", "getLoc", "(", ")", ";", "SMLoc", "E", "=", "SMLoc", "::", "getFromPointer", "(", "S", ".", "getPointer", "(", ")", "+", "Name", ".", "size", "(", ")", ")", ";", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "createReg", "(", "RegNo", ",", "S", ",", "E", ",", "isRV64", "(", ")", ")", ")", ";", "}", "if", "(", "HadParens", ")", "{", "getParser", "(", ")", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "createToken", "(", "<STR_LIT>", ",", "getLoc", "(", ")", ",", "isRV64", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "RISCVAsmParser (2)", "Func": "ParseRegister", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5675, "Length": 147, "Cover_Rate": 0.47266881028938906, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "makeLibCall", "(", "DAG", ",", "Call", ",", "<STR_LIT>", ",", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", ".", "size", "(", ")", ",", "false", ",", "SDLoc", "(", "Op", ")", ")", ".", "first", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering117", "Func": "LowerF128Call", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5676, "Length": 32, "Cover_Rate": 0.3368421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "V1", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "V2", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "V1", "->", "hasOneUse", "(", ")", "||", "!", "V2", "->", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "LHS", "=", "V1", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "RHS", "=", "V1", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "(", "V2", "->", "getOperand", "(", "<NUM_LIT>", ")", "!=", "LHS", "||", "V2", "->", "getOperand", "(", "<NUM_LIT>", ")", "!=", "RHS", ")", "&&", "(", "V2", "->", "getOperand", "(", "<NUM_LIT>", ")", "!=", "RHS", "||", "V2", "->", "getOperand", "(", "<NUM_LIT>", ")", "!=", "LHS", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering1", "Func": "combineShuffleToAddSub", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5677, "Length": 120, "Cover_Rate": 0.36923076923076925, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "V2", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "!", "VT", ".", "isInteger", "(", ")", "||", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Shift", "=", "<NUM_LIT>", ";", "while", "(", "(", "<NUM_LIT>", "<<", "Shift", ")", "<", "NumElems", ")", "{", "if", "(", "SVOp", "->", "getMaskElt", "(", "<NUM_LIT>", "<<", "Shift", ")", "==", "<NUM_LIT>", ")", "break", ";", "Shift", "+=", "<NUM_LIT>", ";", "if", "(", "Shift", ">", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "}", "unsigned", "Mask", "=", "(", "<NUM_LIT>", "<<", "Shift", ")", "-", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElems", ";", "++", "i", ")", "{", "int", "EltIdx", "=", "SVOp", "->", "getMaskElt", "(", "i", ")", ";", "if", "(", "(", "i", "&", "Mask", ")", "!=", "<NUM_LIT>", "&&", "EltIdx", "!=", "-", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "(", "i", "&", "Mask", ")", "==", "<NUM_LIT>", "&&", "(", "unsigned", ")", "EltIdx", "!=", "(", "i", ">>", "Shift", ")", ")", "return", "SDValue", "(", ")", ";", "}", "unsigned", "NBits", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "<<", "Shift", ";", "MVT", "NeVT", "=", "<STR_LIT>", "(", "NBits", ")", ";", "MVT", "NVT", "=", "<STR_LIT>", "(", "NeVT", ",", "NumElems", ">>", "Shift", ")", ";", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "NVT", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "SignificantBits", "=", "NVT", ".", "getSizeInBits", "(", ")", ">>", "Shift", ";", "if", "(", "V1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "V1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "V1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "V1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSimpleValueType", "(", ")", ".", "getSizeInBits", "(", ")", "==", "SignificantBits", ")", "{", "SDValue", "V", "=", "V1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "ConstantSDNode", "*", "CIdx", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "V1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "CIdx", "&&", "CIdx", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", "&&", "(", "!", "<STR_LIT>", "(", "V", ".", "getNode", "(", ")", ")", "||", "!", "V", ".", "hasOneUse", "(", ")", ")", ")", "{", "MVT", "FullVT", "=", "V", ".", "getSimpleValueType", "(", ")", ";", "MVT", "V1VT", "=", "V1", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "FullVT", ".", "getSizeInBits", "(", ")", ">", "V1VT", ".", "getSizeInBits", "(", ")", ")", "{", "unsigned", "Ratio", "=", "FullVT", ".", "getSizeInBits", "(", ")", "/", "V1VT", ".", "getSizeInBits", "(", ")", ";", "MVT", "SubVecVT", "=", "<STR_LIT>", "(", "FullVT", ".", "getVectorElementType", "(", ")", ",", "FullVT", ".", "getVectorNumElements", "(", ")", "/", "Ratio", ")", ";", "V", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "SubVecVT", ",", "V", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "}", "V1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "V1VT", ",", "V", ")", ";", "}", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "NVT", ",", "V1", ")", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)", "Func": "LowerVectorIntExtend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5678, "Length": 502, "Cover_Rate": 0.7905511811023622, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "SwizzleRemap", ";", "BuildVector", "=", "CompactSwizzlableVector", "(", "DAG", ",", "BuildVector", ",", "SwizzleRemap", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "unsigned", "Idx", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Swz", "[", "i", "]", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "SwizzleRemap", ".", "find", "(", "Idx", ")", "!=", "SwizzleRemap", ".", "end", "(", ")", ")", "Swz", "[", "i", "]", "=", "DAG", ".", "getConstant", "(", "SwizzleRemap", "[", "Idx", "]", ",", "<STR_LIT>", ")", ";", "}", "SwizzleRemap", ".", "clear", "(", ")", ";", "BuildVector", "=", "ReorganizeVector", "(", "DAG", ",", "BuildVector", ",", "SwizzleRemap", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{"], "ground_truth": ["unsigned", "Idx", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Swz", "[", "i", "]", ")", "->", "getZExtValue", "(", ")", ";"], "File": "R600ISelLowering", "Func": "OptimizeSwizzle", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5679, "Length": 135, "Cover_Rate": 0.645933014354067, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "OpClassID", "=", "Desc", ".", "OpInfo", "[", "Op", ".", "getResNo", "(", ")", "]", ".", "RegClass", ";", "if", "(", "OpClassID", "!=", "-", "<NUM_LIT>", ")", "{", "return", "TRI", ".", "getRegClass", "(", "OpClassID", ")", ";", "}", "switch", "(", "Op", ".", "getMachineOpcode", "(", ")", ")", "{", "case", "AMDGPU", "::", "COPY_TO_REGCLASS", ":", "OpClassID", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "isVSrc", "(", "OpClassID", ")", ")", "return", "getRegClassForNode", "(", "DAG", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "TRI", ".", "getRegClass", "(", "OpClassID", ")", ";", "case", "AMDGPU", "::", "EXTRACT_SUBREG", ":", "{", "int", "SubIdx", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";"], "ground_truth": ["const", "TargetRegisterClass", "*", "SuperClass", "=", "getRegClassForNode", "(", "DAG", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "SIISelLowering127", "Func": "getRegClassForNode", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5680, "Length": 137, "Cover_Rate": 0.3870056497175141, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineLoop", "*", "LoopRep", "=", "MLI", "->", "getLoopFor", "(", "MBB", ")", ";", "if", "(", "!", "LoopRep", ")", "return", "false", ";"], "ground_truth": ["MachineBasicBlock", "*", "LoopHeader", "=", "LoopRep", "->", "getHeader", "(", ")", ";"], "File": "AMDILCFGStructurizer1", "Func": "hasBackEdge", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5681, "Length": 29, "Cover_Rate": 0.5918367346938775, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>65816TargetAsmStreamer", "::", "EmitKeepDirective", "(", "StringRef", "filename", ")", "{", "OS", "<<", "indent", ";"], "ground_truth": ["OS", "<<", "<STR_LIT>", ";"], "File": "WDC65816TargetStreamer", "Func": "EmitKeepDirective", "Target": "WDC65816", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5682, "Length": 17, "Cover_Rate": 0.5862068965517241, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "OffsetScaled", "=", "<NUM_LIT>", ";", "while", "(", "OffsetScaled", "<", "ObjSizeScaled", ")", "{", "if", "(", "ObjSizeScaled", "-", "OffsetScaled", ">=", "<NUM_LIT>", ")", "{", "SDValue", "AddrNode", "=", "DAG", ".", "getMemBasePlusOffset", "(", "Ptr", ",", "TypeSize", "::", "Fixed", "(", "OffsetScaled", "*", "<NUM_LIT>", ")", ",", "dl", ")", ";", "SDValue", "St", "=", "DAG", ".", "getMemIntrinsicNode", "(", "OpCode2", ",", "dl", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ")", ",", "{", "Chain", ",", "TagSrc", ",", "AddrNode", "}", ",", "<STR_LIT>", ",", "MF", ".", "getMachineMemOperand", "(", "BaseMemOperand", ",", "OffsetScaled", "*", "<NUM_LIT>", ",", "<NUM_LIT>", "*", "<NUM_LIT>", ")", ")", ";", "OffsetScaled", "+=", "<NUM_LIT>", ";", "OutChains", ".", "push_back", "(", "St", ")", ";", "continue", ";", "}", "if", "(", "ObjSizeScaled", "-", "OffsetScaled", ">", "<NUM_LIT>", ")", "{", "SDValue", "AddrNode", "=", "DAG", ".", "getMemBasePlusOffset", "(", "Ptr", ",", "TypeSize", "::", "Fixed", "(", "OffsetScaled", "*", "<NUM_LIT>", ")", ",", "dl", ")", ";", "SDValue", "St", "=", "DAG", ".", "getMemIntrinsicNode", "(", "OpCode1", ",", "dl", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ")", ",", "{", "Chain", ",", "TagSrc", ",", "AddrNode", "}", ",", "<STR_LIT>", ",", "MF", ".", "getMachineMemOperand", "(", "BaseMemOperand", ",", "OffsetScaled", "*", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["OffsetScaled", "+=", "<NUM_LIT>", ";"], "File": "AArch64SelectionDAGInfo16", "Func": "EmitUnrolledSetTag", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5683, "Length": 176, "Cover_Rate": 0.48484848484848486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "assert", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "ReplaceCMP_SWAP_128Results", "(", "N", ",", "Results", ",", "DAG", ",", "Subtarget", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "{", "assert", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "LoadSDNode", "*", "LoadNode", "=", "cast", "<", "LoadSDNode", ">", "(", "N", ")", ";", "if", "(", "!", "LoadNode", "->", "isVolatile", "(", ")", "||", "LoadNode", "->", "getMemoryVT", "(", ")", "!=", "<STR_LIT>", ")", "{", "return", ";", "}", "SDValue", "Result", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "DAG", ".", "getVTList", "(", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ")", ",", "{", "LoadNode", "->", "getChain", "(", ")", ",", "LoadNode", "->", "getBasePtr", "(", ")", "}", ",", "LoadNode", "->", "getMemoryVT", "(", ")", ",", "LoadNode", "->", "getMemOperand", "(", ")", ")", ";", "SDValue", "Pair", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ",", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "Results", ".", "append", "(", "{", "Pair", ",", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ")", ";", "return", ";", "}", "case", "<STR_LIT>", ":", "ReplaceExtractSubVectorResults", "(", "N", ",", "Results", ",", "DAG", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "assert", "(", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "ConstantSDNode", "*", "CN", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "<STR_LIT>", "IntID", "=", "static_cast", "<", "<STR_LIT>", ">", "(", "CN", "->", "getZExtValue", "(", ")", ")", ";", "switch", "(", "IntID", ")", "{", "default", ":", "return", ";", "case", "<STR_LIT>", ":", "{", "SDLoc", "DL", "(", "N", ")", ";", "auto", "Op2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "auto", "V", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op2", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V", ")", ")", ";", "return", ";", "}", "case", "<STR_LIT>", ":", "{", "SDLoc", "DL", "(", "N", ")", ";", "auto", "Op2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["auto", "V", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op2", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "AArch64ISelLowering10", "Func": "ReplaceNodeResults", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5684, "Length": 426, "Cover_Rate": 0.46405228758169936, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "if", "(", "NewBldVec", "[", "i", "]", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "unsigned", "Idx", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "NewBldVec", "[", "i", "]", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "isUnmovable", "[", "Idx", "]", ")", "continue", ";", "std", "::", "swap", "(", "NewBldVec", "[", "Idx", "]", ",", "NewBldVec", "[", "i", "]", ")", ";", "std", "::", "swap", "(", "RemapSwizzle", "[", "i", "]", ",", "RemapSwizzle", "[", "Idx", "]", ")", ";"], "ground_truth": ["break", ";"], "File": "R600ISelLowering (2)1", "Func": "ReorganizeVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5685, "Length": 93, "Cover_Rate": 0.3229166666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>FunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "FramePointerSaveIndex", "(", "<NUM_LIT>", ")", ",", "ReturnAddrSaveIndex", "(", "<NUM_LIT>", ")", ",", "BasePointerSaveIndex", "(", "<NUM_LIT>", ")", ",", "HasSpills", "(", "false", ")", ",", "HasNonRISpills", "(", "false", ")", ",", "SpillsCR", "(", "false", ")", ",", "SpillsVRSAVE", "(", "false", ")", ",", "LRStoreRequired", "(", "false", ")", ",", "MinReservedArea", "(", "<NUM_LIT>", ")", ",", "TailCallSPDelta", "(", "<NUM_LIT>", ")", ",", "HasFastCall", "(", "false", ")", ",", "VarArgsFrameIndex", "(", "<NUM_LIT>", ")", ",", "VarArgsStackOffset", "(", "<NUM_LIT>", ")", ",", "VarArgsNumGPR", "(", "<NUM_LIT>", ")", ",", "VarArgsNumFPR", "(", "<NUM_LIT>", ")", ",", "CRSpillFrameIndex", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "PPCMachineFunctionInfo2", "Func": "PPCFunctionInfo", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5686, "Length": 89, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vrndaq_m_fv8hf", "(", "__arm_vuninitializedq_f16", "(", ")", ",", "__a", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vrndaq_x_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5687, "Length": 13, "Cover_Rate": 0.5909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "Globalizer", "(", ")", ";"], "ground_truth": ["}"], "File": "Globalizer", "Func": "createGlobalizer", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5688, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_cmpsh_mask_round", "(", "__A", ",", "__B", ",", "__P", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm_comi_sh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5689, "Length": 19, "Cover_Rate": 0.4222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vmaxq_m_s32", "(", "int32x4_t", "__inactive", ",", "int32x4_t", "__a", ",", "int32x4_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vmaxq_m_sv4si", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vmaxq_m_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5690, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCInstLowering", ".", "Lower", "(", "MI", ",", "TmpInst", ")", ";", "OutStreamer", ".", "EmitInstruction", "(", "TmpInst", ")", ";"], "ground_truth": ["}"], "File": "Z80AsmPrinter (2)", "Func": "EmitInstruction", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5691, "Length": 17, "Cover_Rate": 0.3953488372093023, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "emit_insn", "(", "gen_loongson_punpckhbh", "(", "t0", ",", "d", "->", "op0", ",", "d", "->", "op0", ")", ")", ";", "elt", "&=", "<NUM_LIT>", ";", "elt", "*=", "<NUM_LIT>", ";", "t1", "=", "gen_reg_rtx", "(", "V4HImode", ")", ";", "emit_insn", "(", "gen_loongson_pshufh", "(", "t1", ",", "gen_lowpart", "(", "V4HImode", ",", "t0", ")", ",", "force_reg", "(", "SImode", ",", "GEN_INT", "(", "elt", ")", ")", ")", ")", ";"], "ground_truth": ["emit_move_insn", "(", "d", "->", "target", ",", "gen_lowpart", "(", "V8QImode", ",", "t1", ")", ")", ";"], "File": "mips4", "Func": "mips_expand_vpc_loongson_bcast", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5692, "Length": 71, "Cover_Rate": 0.35148514851485146, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vqmovunbq_m_sv8hi", "(", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vqmovunbq_m_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5693, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "getGeneration", "(", ")", "<=", "NORTHERN_ISLANDS", ")", ";"], "ground_truth": ["return", "CFALUBug", ";"], "File": "AMDGPUSubtarget11", "Func": "hasCFAluBug", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5694, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printReg", "(", "MOp", ".", "getReg", "(", ")", ",", "TRI", ")", "<<", "<STR_LIT>", ")", ";", "NewLoc", ".", "Block", "=", "&", "MF", ".", "front", "(", ")", ";", "NewLoc", ".", "InsertionPt", "=", "&", "*", "NewLoc", ".", "Block", "->", "begin", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "NewLoc", ".", "InsertionPt", ")", ";", "FixupLocsForFn", ".", "emplace_back", "(", "NewLoc", ")", ";", "continue", ";", "}", "if", "(", "IsLiveIn", "||", "UnsafeCount", ">", "<NUM_LIT>", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<STR_LIT>", "<<", "printReg", "(", "MOp", ".", "getReg", "(", ")", ",", "TRI", ")", "<<", "<STR_LIT>", ")", ";", "FixupLocsForFn", ".", "emplace_back", "(", "NewLoc", ")", ";", "continue", ";", "}", "assert", "(", "UnsafeCount", "==", "<NUM_LIT>", "&&", "!", "IsLiveIn", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "SmallPtrSetIterator", "<", "MachineInstr", "*", ">", "It", "=", "llvm", "::", "find_if", "(", "AllDefs", ",", "IsUnsafe", ")", ";", "assert", "(", "It", "!=", "AllDefs", ".", "end", "(", ")", "&&", "<STR_LIT>", ")", ";", "MachineInstr", "*", "DefMI", "=", "*", "It", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printReg", "(", "MOp", ".", "getReg", "(", ")", ",", "TRI", ")", "<<", "<STR_LIT>", "<<", "*", "DefMI", ")", ";", "MachineBasicBlock", "::", "iterator", "DefIt", "=", "DefMI", ";", "++", "DefIt", ";", "if", "(", "DefIt", "!=", "DefMI", "->", "getParent", "(", ")", "->", "end", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "DefMI", "<<", "<STR_LIT>", "<<", "*", "DefIt", ")", ";", "NewLoc", ".", "Block", "=", "DefIt", "->", "getParent", "(", ")", ";", "NewLoc", ".", "InsertionPt", "=", "&", "*", "DefIt", ";", "}"], "ground_truth": ["FixupLocsForFn", ".", "emplace_back", "(", "NewLoc", ")", ";"], "File": "ARMFixCortexA57AES1742098Pass", "Func": "analyzeMF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5695, "Length": 258, "Cover_Rate": 0.458259325044405, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "is64Bit", "(", ")", "const", "{"], "ground_truth": ["return", "HasRV64", ";"], "File": "RISCVSubtarget (2)", "Func": "is64Bit", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5696, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "RegisterBank", "&", "EltRB", "=", "*", "RBI", ".", "getRegBank", "(", "EltReg", ",", "MRI", ",", "TRI", ")", ";", "const", "RegisterBank", "&", "DstRB", "=", "*", "RBI", ".", "getRegBank", "(", "Dst", ",", "MRI", ",", "TRI", ")", ";", "if", "(", "EltRB", "!=", "DstRB", ")", "return", "false", ";", "if", "(", "any_of", "(", "make_range", "(", "I", ".", "operands_begin", "(", ")", "+", "<NUM_LIT>", ",", "I", ".", "operands_end", "(", ")", ")", ",", "[", "&", "MRI", "]", "(", "const", "MachineOperand", "&", "Op", ")", "{", "return", "!", "getOpcodeDef", "(", "TargetOpcode", "::", "G_IMPLICIT_DEF", ",", "Op", ".", "getReg", "(", ")", ",", "MRI", ")", ";"], "ground_truth": ["}", ")", ")", "return", "false", ";"], "File": "AArch64InstructionSelector (2)", "Func": "tryOptBuildVecToSubregToReg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5697, "Length": 98, "Cover_Rate": 0.35125448028673834, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printExtendedRegister", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", ";", "printArithExtend", "(", "MI", ",", "OpNum", "+", "<NUM_LIT>", ",", "STI", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "AArch64InstPrinter (2)", "Func": "printExtendedRegister", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5698, "Length": 53, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCExpr", "::", "VariantKind", "VK", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ";", "bool", "IsConstant", "=", "evaluateConstantImm", "(", "getImm", "(", ")", ",", "Imm", ",", "VK", ")", ";"], "ground_truth": ["assert", "(", "IsConstant", "&&", "<STR_LIT>", ")", ";"], "File": "RISCVAsmParser34", "Func": "addSImm5Plus1Operands", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5699, "Length": 30, "Cover_Rate": 0.39473684210526316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "value", "=", "PATTERN", "(", "producer", ")", ";", "rtx", "op", "=", "PATTERN", "(", "consumer", ")", ";", "rtx", "early_op", ";", "if", "(", "GET_CODE", "(", "value", ")", "==", "COND_EXEC", ")", "value", "=", "COND_EXEC_CODE", "(", "value", ")", ";", "if", "(", "GET_CODE", "(", "value", ")", "==", "PARALLEL", ")", "value", "=", "XVECEXP", "(", "value", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "value", "=", "XEXP", "(", "value", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "COND_EXEC", ")", "op", "=", "COND_EXEC_CODE", "(", "op", ")", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "PARALLEL", ")", "op", "=", "XVECEXP", "(", "op", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "op", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "early_op", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "early_op", ")", "!=", "REG", ")", "early_op", "=", "XEXP", "(", "early_op", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "!", "reg_overlap_mentioned_p", "(", "value", ",", "early_op", ")", ";"], "File": "arm3", "Func": "arm_no_early_alu_shift_value_dep", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5700, "Length": 145, "Cover_Rate": 0.9294871794871795, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "bs0", ",", "bs1", ",", "p", ",", "len", ";", "if", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["for", "(", "bs0", "=", "<NUM_LIT>", ";", "bs0", "<", "HOST_BITS_PER_WIDE_INT", ";", "bs0", "++", ")", "if", "(", "(", "mask", "&", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "<NUM_LIT>", "<<", "bs0", ")", ")", "!=", "<NUM_LIT>", ")", "break", ";"], "File": "pa3", "Func": "output_64bit_ior", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5701, "Length": 57, "Cover_Rate": 0.3413173652694611, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__r", "[", "<NUM_LIT>", "]", "=", "(", "(", "__v4sf", ")", "__B", ")", "[", "<NUM_LIT>", "]", ";", "return", "(", "__m128", ")", "__r", ";"], "ground_truth": ["}"], "File": "smmintrin2", "Func": "_mm_round_ss", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5702, "Length": 22, "Cover_Rate": 0.34375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "flag_finite_math_only", "||", "flag_trapping_math", "||", "!", "flag_unsafe_math_optimizations", "||", "optimize_function_for_size_p", "(", "cfun", ")", ")", "return", "false", ";", "}", "else", "gcc_assert", "(", "use_rsqrt_p", "(", "mode", ")", ")", ";", "machine_mode", "mmsk", "=", "mode_for_int_vector", "(", "mode", ")", ".", "require", "(", ")", ";", "rtx", "xmsk", "=", "gen_reg_rtx", "(", "mmsk", ")", ";", "if", "(", "!", "recp", ")", "emit_insn", "(", "gen_rtx_SET", "(", "xmsk", ",", "gen_rtx_NEG", "(", "mmsk", ",", "gen_rtx_EQ", "(", "mmsk", ",", "src", ",", "CONST0_RTX", "(", "mode", ")", ")", ")", ")", ")", ";", "rtx", "xdst", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_insn", "(", "(", "*", "get_rsqrte_type", "(", "mode", ")", ")", "(", "xdst", ",", "src", ")", ")", ";", "int", "iterations", "=", "(", "GET_MODE_INNER", "(", "mode", ")", "==", "DFmode", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "(", "recp", "&&", "flag_mrecip_low_precision_sqrt", ")", "||", "(", "!", "recp", "&&", "flag_mlow_precision_sqrt", ")", ")", "iterations", "--", ";", "rtx", "x1", "=", "gen_reg_rtx", "(", "mode", ")", ";", "while", "(", "iterations", "--", ")", "{", "rtx", "x2", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_set_insn", "(", "x2", ",", "gen_rtx_MULT", "(", "mode", ",", "xdst", ",", "xdst", ")", ")", ";", "emit_insn", "(", "(", "*", "get_rsqrts_type", "(", "mode", ")", ")", "(", "x1", ",", "src", ",", "x2", ")", ")", ";", "if", "(", "iterations", ">", "<NUM_LIT>", ")", "emit_set_insn", "(", "xdst", ",", "gen_rtx_MULT", "(", "mode", ",", "xdst", ",", "x1", ")", ")", ";", "}"], "ground_truth": ["if", "(", "!", "recp", ")", "{"], "File": "aarch645", "Func": "aarch64_emit_approx_sqrt", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5703, "Length": 216, "Cover_Rate": 0.5885558583106267, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "M", ".", "getModuleFlag", "(", "<STR_LIT>", ")", ")", "FeatureFlagsAnd", "|=", "ELF", "::", "GNU_PROPERTY_<ISA_LIT>_FEATURE_1_IBT", ";", "if", "(", "M", ".", "getModuleFlag", "(", "<STR_LIT>", ")", ")", "FeatureFlagsAnd", "|=", "ELF", "::", "GNU_PROPERTY_<ISA_LIT>_FEATURE_1_SHSTK", ";", "if", "(", "FeatureFlagsAnd", ")", "{", "if", "(", "!", "TT", ".", "isArch32Bit", "(", ")", "&&", "!", "TT", ".", "isArch64Bit", "(", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "MCSection", "*", "Cur", "=", "OutStreamer", "->", "getCurrentSectionOnly", "(", ")", ";", "MCSection", "*", "Nt", "=", "MMI", "->", "getContext", "(", ")", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_NOTE", ",", "ELF", "::", "SHF_ALLOC", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "Nt", ")", ";", "int", "WordSize", "=", "TT", ".", "isArch64Bit", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "emitAlignment", "(", "WordSize", "==", "<NUM_LIT>", "?", "Align", "(", "<NUM_LIT>", ")", ":", "Align", "(", "<NUM_LIT>", ")", ")", ";", "OutStreamer", "->", "emitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "emitIntValue", "(", "<NUM_LIT>", "+", "WordSize", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "emitIntValue", "(", "ELF", "::", "NT_GNU_PROPERTY_TYPE_0", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "emitBytes", "(", "StringRef", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "OutStreamer", "->", "emitIntValue", "(", "ELF", "::", "GNU_PROPERTY_<ISA_LIT>_FEATURE_1_AND", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "emitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "emitIntValue", "(", "FeatureFlagsAnd", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["emitAlignment", "(", "WordSize", "==", "<NUM_LIT>", "?", "Align", "(", "<NUM_LIT>", ")", ":", "Align", "(", "<NUM_LIT>", ")", ")", ";"], "File": "X86AsmPrinter74", "Func": "emitStartOfAsmFile", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5704, "Length": 215, "Cover_Rate": 0.4756637168141593, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>InstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{"], "ground_truth": ["return", "&", "InstrInfo", ";"], "File": "MCS51Subtarget", "Func": "getInstrInfo", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5705, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Arg", "=", "isFNEG", "(", "DAG", ",", "N", ")", ";", "if", "(", "!", "Arg", ")", "return", "SDValue", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "EVT", "VT", "=", "Arg", ".", "getValueType", "(", ")", ";", "EVT", "SVT", "=", "VT", ".", "getScalarType", "(", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "if", "(", "!", "TLI", ".", "isTypeLegal", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Arg", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "(", "SVT", "==", "<STR_LIT>", "||", "SVT", "==", "<STR_LIT>", ")", "&&", "Arg", "->", "getFlags", "(", ")", ".", "hasNoSignedZeros", "(", ")", "&&", "Subtarget", ".", "hasAnyFMA", "(", ")", ")", "{", "SDValue", "Zero", "=", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ";", "SDValue", "NewNode", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Arg", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Arg", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Zero", ")", ";", "return", "DAG", ".", "getBitcast", "(", "OrigVT", ",", "NewNode", ")", ";", "}"], "ground_truth": ["bool", "CodeSize", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ".", "hasOptSize", "(", ")", ";"], "File": "X86ISelLowering130", "Func": "combineFneg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5706, "Length": 179, "Cover_Rate": 0.6415770609318996, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getMode", "(", ")", ".", "IEEE", ";"], "ground_truth": ["}"], "File": "AMDGPURegBankCombiner6", "Func": "getIEEE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5707, "Length": 8, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "EndLoc", ";"], "ground_truth": ["}"], "File": "AGCAsmParser", "Func": "getEndLoc", "Target": "AGC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5708, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "auto", "InsertUsesDefs", "=", "[", "&", "]", "(", "RegList", "&", "Regs", ",", "RegisterSet", "&", "UsesDefs", ")", "{", "for", "(", "unsigned", "Reg", ":", "Regs", ")", "for", "(", "MCSubRegIterator", "Subreg", "(", "Reg", ",", "TRI", ",", "true", ")", ";", "Subreg", ".", "isValid", "(", ")", ";", "++", "Subreg", ")", "UsesDefs", ".", "insert", "(", "*", "Subreg", ")", ";", "}", ";"], "ground_truth": ["InsertUsesDefs", "(", "LocalDefs", ",", "Defs", ")", ";"], "File": "Thumb2ITBlockPass13", "Func": "TrackDefUses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5709, "Length": 62, "Cover_Rate": 0.33879781420765026, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "const", "<ISA_LIT>TargetLowering", "*", "PTLI", "=", "TM", ".", "getTargetLowering", "(", ")", ";", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "const", "Function", "*", "Func", "=", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", ";", "const", "std", "::", "string", "FuncName", "=", "Func", "->", "getName", "(", ")", ";", "const", "char", "*", "tmpName", "=", "ESNames", "::", "createESName", "(", "PAN", "::", "getTempdataLabel", "(", "FuncName", ")", ")", ";", "if", "(", "RC", "==", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addImm", "(", "PTLI", "->", "GetTmpOffsetForFI", "(", "FI", ",", "<NUM_LIT>", ",", "*", "MBB", ".", "getParent", "(", ")", ")", ")", ".", "addExternalSymbol", "(", "tmpName", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["unsigned", "opcode", "=", "(", "SrcReg", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "PIC16InstrInfo2", "Func": "storeRegToStackSlot", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5710, "Length": 193, "Cover_Rate": 0.7255639097744361, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "=", "ELF", "::", "R_LANAI_21", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_LANAI_21_F", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_LANAI_25", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "FK_Data_4", ":", "Type", "=", "ELF", "::", "R_LANAI_32", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_LANAI_HI16", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_LANAI_LO16", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_LANAI_NONE", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "return", "Type", ";"], "ground_truth": ["}"], "File": "LanaiELFObjectWriter9", "Func": "getRelocType", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5711, "Length": 89, "Cover_Rate": 0.5816993464052288, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "hasPAuth", "(", ")", ")", "MI", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "InternalRead", ")", ";", "MI", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createNegateRAState", "(", "nullptr", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBPAC", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "(", "Subtarget", ".", "hasPAuth", "(", ")", "&&", "MBBAUT", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBAUT", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MBBAUT", ",", "DL", ",", "TII", "->", "get", "(", "ShouldSignReturnAddrWithAKey", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "copyImplicitOps", "(", "*", "MBBAUT", ")", ";"], "ground_truth": ["MBB", ".", "erase", "(", "MBBAUT", ")", ";"], "File": "AArch64InstrInfo123", "Func": "signOutlinedFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5712, "Length": 145, "Cover_Rate": 0.3411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "get", "(", "Opcode", ")", ".", "getSize", "(", ")", ";", "}", "case", "TargetOpcode", "::", "EH_LABEL", ":", "case", "TargetOpcode", "::", "IMPLICIT_DEF", ":", "case", "TargetOpcode", "::", "KILL", ":", "case", "TargetOpcode", "::", "DBG_VALUE", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "TargetOpcode", "::", "INLINEASM", ":", "case", "TargetOpcode", "::", "INLINEASM_BR", ":", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "auto", "&", "TM", "=", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "&", ">", "(", "MF", ".", "getTarget", "(", ")", ")", ";", "return", "getInlineAsmLength", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSymbolName", "(", ")", ",", "*", "TM", ".", "getMCAsmInfo", "(", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "RISCVInstrInfo31", "Func": "getInstSizeInBytes", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5713, "Length": 128, "Cover_Rate": 0.463768115942029, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>PostLegalizerCombiner", "(", "IsOptNone", ")", ";"], "ground_truth": ["}"], "File": "AArch64PostLegalizerCombiner (2)", "Func": "createAArch64PostLegalizerCombiner", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5714, "Length": 8, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "II", ")", "return", "false", ";", "if", "(", "isAMXCast", "(", "II", ")", ")", "return", "false", ";", "if", "(", "II", "->", "getType", "(", ")", "->", "is<ISA_LIT>_AMXTy", "(", ")", ")", "return", "true", ";", "for", "(", "Value", "*", "V", ":", "II", "->", "args", "(", ")", ")", "{", "if", "(", "V", "->", "getType", "(", ")", "->", "is<ISA_LIT>_AMXTy", "(", ")", ")", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "X86LowerAMXType4", "Func": "isAMXIntrinsic", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5715, "Length": 65, "Cover_Rate": 0.7471264367816092, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "VSETVLIInfo", "(", ")", ":", "AVLImm", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "RISCVInsertVSETVLI7", "Func": "VSETVLIInfo", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5716, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>IREmitter", "::", "visitINC", "(", "const", "SDNode", "*", "N", ")", "{", "Value", "*", "Op0", "=", "visit", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ";", "Constant", "*", "Initializer", "=", "Constant", "::", "getAllOnesValue", "(", "Op0", "->", "getType", "(", ")", ")", ";", "Value", "*", "Op1", "=", "Initializer", "->", "stripInBoundsConstantOffsets", "(", ")", ";", "StringRef", "BaseName", "=", "getInstructionName", "(", "N", ")", ";", "if", "(", "BaseName", ".", "empty", "(", ")", ")", "{", "BaseName", "=", "getBaseValueName", "(", "Op0", "->", "getName", "(", ")", ")", ";", "}", "if", "(", "BaseName", ".", "empty", "(", ")", ")", "{", "BaseName", "=", "getBaseValueName", "(", "Op1", "->", "getName", "(", ")", ")", ";", "}"], "ground_truth": ["StringRef", "Name", "=", "getIndexedValueName", "(", "BaseName", ")", ";"], "File": "X86IREmitter", "Func": "visitINC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5717, "Length": 113, "Cover_Rate": 0.7243589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PassConfig", "::", "addPostRegAlloc", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "EnableRDFOpt", ")", "addPass", "(", "create<ISA_LIT>RDFOpt", "(", ")", ")", ";", "if", "(", "!", "Disable<ISA_LIT>CFGOpt", ")", "addPass", "(", "create<ISA_LIT>CFGOptimizer", "(", ")", ",", "false", ")", ";"], "ground_truth": ["if", "(", "!", "DisableAModeOpt", ")", "addPass", "(", "create<ISA_LIT>OptAddrMode", "(", ")", ",", "false", ")", ";"], "File": "HexagonTargetMachine (2)", "Func": "addPostRegAlloc", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5718, "Length": 57, "Cover_Rate": 0.9661016949152542, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "Subtarget", ".", "getInstrInfo", "(", ")", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", "->", "getRegClass", "(", "SrcReg", ")", ";", "unsigned", "DstReg", "=", "MRI", "->", "createVirtualRegister", "(", "RC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "MBB", ";"], "File": "SystemZISelLowering", "Func": "emitLoadAndTestCmp0", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5719, "Length": 97, "Cover_Rate": 0.697841726618705, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "DefMI", "->", "isFullCopy", "(", ")", ")", "return", "VReg", ";", "VReg", "=", "DefMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["}"], "File": "AArch64InstrInfo104", "Func": "removeCopies", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5720, "Length": 26, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "{", "O", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "unsigned", "char", "SH", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "char", "ME", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "<NUM_LIT>", "-", "SH", "==", "ME", ")", "{", "O", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", "<<", "(", "unsigned", "int", ")", "SH", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "unsigned", "char", "TH", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "O", "<<", "<STR_LIT>", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "O", "<<", "<STR_LIT>", ";", "if", "(", "TH", "==", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", ";", "bool", "IsBookE", "=", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ";", "if", "(", "IsBookE", "&&", "TH", "!=", "<NUM_LIT>", "&&", "TH", "!=", "<NUM_LIT>", ")", "O", "<<", "(", "unsigned", "int", ")", "TH", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "if", "(", "!", "IsBookE", "&&", "TH", "!=", "<NUM_LIT>", "&&", "TH", "!=", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", "<<", "(", "unsigned", "int", ")", "TH", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "COPY_TO_REGCLASS", ")", "return", ";", "if", "(", "!", "printAliasInstr", "(", "MI", ",", "O", ")", ")", "printInstruction", "(", "MI", ",", "O", ")", ";"], "ground_truth": ["printAnnotation", "(", "O", ",", "Annot", ")", ";"], "File": "PPCInstPrinter35", "Func": "printInst", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5721, "Length": 370, "Cover_Rate": 0.6379310344827587, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "lowerV2F64Shuffle", "(", "DL", ",", "Mask", ",", "Zeroable", ",", "V1", ",", "V2", ",", "Subtarget", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerV4I32Shuffle", "(", "DL", ",", "Mask", ",", "Zeroable", ",", "V1", ",", "V2", ",", "Subtarget", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerV4F32Shuffle", "(", "DL", ",", "Mask", ",", "Zeroable", ",", "V1", ",", "V2", ",", "Subtarget", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerV8I16Shuffle", "(", "DL", ",", "Mask", ",", "Zeroable", ",", "V1", ",", "V2", ",", "Subtarget", ",", "DAG", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "X86ISelLowering (2)6", "Func": "lower128BitShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5722, "Length": 84, "Cover_Rate": 0.43523316062176165, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_ia32_scatterdiv16sf", "(", "__addr", ",", "__mask", ",", "(", "__v8di", ")", "__index", ",", "(", "__v8sf", ")", "__v1", ",", "__scale", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_mask_i64scatter_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5723, "Length": 20, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "swap_nelt", "=", "BYTES_BIG_ENDIAN", "&&", "!", "d", "->", "one_vector_p", "&&", "GET_MODE_SIZE", "(", "d", "->", "vmode", ")", "==", "<NUM_LIT>", "?", "d", "->", "nelt", ":", "<NUM_LIT>", ";", "first_elem", "=", "d", "->", "perm", "[", "neon_endian_lane_map", "(", "d", "->", "vmode", ",", "<NUM_LIT>", ")", "]", "^", "swap_nelt", ";", "if", "(", "first_elem", "==", "neon_endian_lane_map", "(", "d", "->", "vmode", ",", "<NUM_LIT>", ")", ")", "odd", "=", "<NUM_LIT>", ";", "else", "if", "(", "first_elem", "==", "neon_endian_lane_map", "(", "d", "->", "vmode", ",", "<NUM_LIT>", ")", ")", "odd", "=", "<NUM_LIT>", ";", "else", "return", "false", ";", "mask", "=", "(", "d", "->", "one_vector_p", "?", "nelt", "-", "<NUM_LIT>", ":", "<NUM_LIT>", "*", "nelt", "-", "<NUM_LIT>", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelt", ";", "i", "++", ")", "{"], "ground_truth": ["unsigned", "elt", "=", "(", "neon_pair_endian_lane_map", "(", "d", "->", "vmode", ",", "i", ")", "*", "<NUM_LIT>", "+", "odd", ")", "&", "mask", ";"], "File": "arm5", "Func": "arm_evpc_neon_vuzp", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5724, "Length": 133, "Cover_Rate": 0.3367088607594937, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "crtl", "->", "calls_eh_return", ")", "return", "true", ";"], "ground_truth": ["return", "frame_pointer_needed", ";"], "File": "bfin", "Func": "stack_frame_needed_p", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 5725, "Length": 12, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "dst_aligned", "=", "MEM_ALIGN", "(", "operands", "[", "<NUM_LIT>", "]", ")", ">=", "BITS_PER_WORD", ";", "unsigned", "int", "interleave_factor", "=", "(", "src_aligned", "||", "dst_aligned", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "HOST_WIDE_INT", "bytes_per_iter", "=", "(", "src_aligned", "||", "dst_aligned", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "length", ">", "<NUM_LIT>", ")", "arm_block_move_unaligned_loop", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "length", ",", "interleave_factor", ",", "bytes_per_iter", ")", ";", "else", "arm_block_move_unaligned_straight", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "length", ",", "interleave_factor", ")", ";", "}", "else", "{", "if", "(", "length", ">", "<NUM_LIT>", ")", "arm_block_move_unaligned_loop", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "length", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "else", "arm_block_move_unaligned_straight", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "length", ",", "<NUM_LIT>", ")", ";", "}", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "arm4", "Func": "arm_movmemqi_unaligned", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5726, "Length": 134, "Cover_Rate": 0.7790697674418605, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "LowerShiftParts", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDValue", "Lo", ",", "Hi", ";"], "ground_truth": ["DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "expandShiftParts", "(", "Op", ".", "getNode", "(", ")", ",", "Lo", ",", "Hi", ",", "DAG", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "LowerShiftParts", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5727, "Length": 38, "Cover_Rate": 0.6785714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "hasInlineStackProbe", "(", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "return", "MF", ".", "getFunction", "(", ")", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", "==", "<STR_LIT>", ";"], "ground_truth": ["return", "false", ";"], "File": "PPCISelLowering100", "Func": "hasInlineStackProbe", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5728, "Length": 45, "Cover_Rate": 0.9782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", "<<", "TRI", "->", "getAsmName", "(", "MO1", ".", "getReg", "(", ")", ")", "<<", "<STR_LIT>", ";", "if", "(", "<STR_LIT>", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "{", "if", "(", "MO2", ".", "getReg", "(", ")", "==", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", ";", "else", "O", "<<", "<STR_LIT>", "<<", "TRI", "->", "getAsmName", "(", "MO2", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter20", "Func": "printAddrMode6Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5729, "Length": 60, "Cover_Rate": 0.5128205128205128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "Offs", "<", "<NUM_LIT>", ")", "Offs", "=", "-", "Offs", ";", "if", "(", "AM", ".", "BaseGV", "==", "nullptr", "&&", "AM", ".", "HasBaseReg", "&&", "AM", ".", "Scale", "==", "<NUM_LIT>", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "Offs", ")", ")", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "AVRISelLowering12", "Func": "isLegalAddressingMode", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5730, "Length": 43, "Cover_Rate": 0.3359375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "union", "{", "uint16x4x3_t", "__i", ";", "__builtin_neon_ei", "__o", ";", "}", "__bu", "=", "{", "__b", "}", ";", "union", "{", "uint16x4x3_t", "__i", ";", "__builtin_neon_ei", "__o", ";", "}", "__rv", ";"], "ground_truth": ["__rv", ".", "__o", "=", "__builtin_neon_vld3_lanev4hi", "(", "(", "const", "__builtin_neon_hi", "*", ")", "__a", ",", "__bu", ".", "__o", ",", "__c", ")", ";"], "File": "arm", "Func": "neon_vld3_lane_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5731, "Length": 46, "Cover_Rate": 0.6865671641791045, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmvn_p8", "(", "poly8x8_t", "a", ")", "{", "poly8x8_t", "result", ";"], "ground_truth": ["__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ":", ")", ";"], "File": "arm", "Func": "neon2_vmvn_p8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5732, "Length": 25, "Cover_Rate": 0.8620689655172413, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>FrameLowering", "(", ")", ":", "TargetFrameLowering", "(", "StackGrowsDown", ",", "Align", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "Align", "(", "<NUM_LIT>", ")", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "HexagonFrameLowering17", "Func": "HexagonFrameLowering", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5733, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Outs", ",", "const", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", ",", "const", "SDLoc", "&", "DL", ",", "SelectionDAG", "&", "DAG", ")", "const", "{"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Chain", ")", ";"], "File": "AMDGPUISelLowering119", "Func": "LowerReturn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5734, "Length": 57, "Cover_Rate": 0.890625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BranchCode", "=", "GetOppositeBranchCondition", "(", "BranchCode", ")", ";", "unsigned", "JNCC", "=", "GetCondBranchFromCond", "(", "BranchCode", ")", ";", "MachineBasicBlock", "::", "iterator", "OldInst", "=", "I", ";", "BuildMI", "(", "MBB", ",", "UnCondBrIter", ",", "MBB", ".", "findDebugLoc", "(", "I", ")", ",", "get", "(", "JNCC", ")", ")", ".", "addMBB", "(", "UnCondBrIter", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "UnCondBrIter", ",", "MBB", ".", "findDebugLoc", "(", "I", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TargetBB", ")", ";", "OldInst", "->", "eraseFromParent", "(", ")", ";", "UnCondBrIter", "->", "eraseFromParent", "(", ")", ";", "UnCondBrIter", "=", "MBB", ".", "end", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";", "continue", ";", "}", "FBB", "=", "TBB", ";", "TBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "BranchCode", ")", ")", ";", "continue", ";", "}", "assert", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", ";", "assert", "(", "TBB", ")", ";", "if", "(", "TBB", "!=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", "return", "true", ";", "<STR_LIT>", "OldBranchCode", "=", "(", "<STR_LIT>", ")", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ";", "if", "(", "OldBranchCode", "==", "BranchCode", ")", "continue", ";", "if", "(", "(", "OldBranchCode", "==", "<STR_LIT>", "&&", "BranchCode", "==", "<STR_LIT>", ")", "||", "(", "OldBranchCode", "==", "<STR_LIT>", "&&", "BranchCode", "==", "<STR_LIT>", ")", ")", "BranchCode", "=", "<STR_LIT>", ";", "else", "if", "(", "(", "OldBranchCode", "==", "<STR_LIT>", "&&", "BranchCode", "==", "<STR_LIT>", ")", "||", "(", "OldBranchCode", "==", "<STR_LIT>", "&&", "BranchCode", "==", "<STR_LIT>", ")", ")", "BranchCode", "=", "<STR_LIT>", ";", "else", "return", "true", ";", "Cond", "[", "<NUM_LIT>", "]", ".", "setImm", "(", "BranchCode", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "X86InstrInfo103", "Func": "AnalyzeBranch", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5735, "Length": 270, "Cover_Rate": 0.4470198675496689, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "CI", "->", "getSExtValue", "(", ")", ")", ")", "Opc", "=", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "Opc", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ")", ";", "addFullAddress", "(", "MIB", ",", "AM", ")", ".", "addImm", "(", "Signed", "?", "(", "uint64_t", ")", "CI", "->", "getSExtValue", "(", ")", ":", "CI", "->", "getZExtValue", "(", ")", ")", ";", "if", "(", "MMO", ")", "MIB", "->", "addMemOperand", "(", "*", "FuncInfo", ".", "MF", ",", "MMO", ")", ";", "return", "true", ";", "}", "}", "unsigned", "ValReg", "=", "getRegForValue", "(", "Val", ")", ";", "if", "(", "ValReg", "==", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["bool", "ValKill", "=", "hasTrivialKill", "(", "Val", ")", ";"], "File": "X86FastISel (2)1", "Func": "X86FastEmitStore", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5736, "Length": 153, "Cover_Rate": 0.5275862068965518, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Flt", ";"], "ground_truth": ["}"], "File": "NVPTXMCExpr (2)", "Func": "getAPFloat", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5737, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "arc_legitimate_pc_offset_p", "(", "rtx", "addr", ")", "{", "if", "(", "GET_CODE", "(", "addr", ")", "!=", "CONST", ")", "return", "false", ";"], "ground_truth": ["return", "arc_needs_pcl_p", "(", "addr", ")", ";"], "File": "arc6", "Func": "arc_legitimate_pc_offset_p", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5738, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AMDGPUPeepholeOpt", "::", "~", "AMDGPUPeepholeOpt", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDILPeepholeOptimizer", "Func": "~AMDGPUPeepholeOpt", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5739, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SubIdx1", "=", "<NUM_LIT>", ";", "}", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DebugLoc", "(", ")", ",", "MCID", ")", ".", "addReg", "(", "SrcReg0", ",", "getKillRegState", "(", "IsKill", ")", ",", "SubIdx0", ")", ".", "addReg", "(", "SrcReg1", ",", "getKillRegState", "(", "IsKill", ")", ",", "SubIdx1", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "ground_truth": ["}"], "File": "AArch64InstrInfo104", "Func": "storeRegPairToStackSlot", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5740, "Length": 58, "Cover_Rate": 0.3945578231292517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IS_VFP_REGNUM", "(", "regno", ")", ")", "{", "if", "(", "VFP_REGNO_OK_FOR_SINGLE", "(", "regno", ")", ")", "return", "<NUM_LIT>", "+", "regno", "-", "FIRST_VFP_REGNUM", ";", "else", "return", "<NUM_LIT>", "+", "(", "regno", "-", "FIRST_VFP_REGNUM", ")", "/", "<NUM_LIT>", ";", "}", "if", "(", "IS_IWMMXT_GR_REGNUM", "(", "regno", ")", ")", "return", "<NUM_LIT>", "+", "regno", "-", "FIRST_IWMMXT_GR_REGNUM", ";"], "ground_truth": ["if", "(", "IS_IWMMXT_REGNUM", "(", "regno", ")", ")", "return", "<NUM_LIT>", "+", "regno", "-", "FIRST_IWMMXT_REGNUM", ";"], "File": "arm4", "Func": "arm_dbx_register_number", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5741, "Length": 63, "Cover_Rate": 0.7325581395348837, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "OpVT", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "if", "(", "OpVT", ".", "is256BitVector", "(", ")", "||", "OpVT", ".", "is128BitVector", "(", ")", ")", "return", "Subtarget", "->", "hasVLX", "(", ")", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "X86ISelDAGToDAG153", "Func": "isLegalMaskCompare", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5742, "Length": 43, "Cover_Rate": 0.4942528735632184, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "PHI", ")", ",", "PhiExec", ")", ".", "addReg", "(", "InitSaveExecReg", ")", ".", "addMBB", "(", "&", "OrigBB", ")", ".", "addReg", "(", "NewExec", ")", ".", "addMBB", "(", "&", "LoopBB", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "CurrentIdxReg", ")", ".", "addReg", "(", "IdxReg", ".", "getReg", "(", ")", ",", "getUndefRegState", "(", "IdxReg", ".", "isUndef", "(", ")", ")", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "CondReg", ")", ".", "addReg", "(", "CurrentIdxReg", ")", ".", "addReg", "(", "IdxReg", ".", "getReg", "(", ")", ",", "<NUM_LIT>", ",", "IdxReg", ".", "getSubReg", "(", ")", ")", ";", "if", "(", "UseGPRIdxMode", ")", "{", "unsigned", "IdxReg", ";", "if", "(", "Offset", "==", "<NUM_LIT>", ")", "{", "IdxReg", "=", "CurrentIdxReg", ";", "}", "else", "{", "IdxReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "IdxReg", ")", ".", "addReg", "(", "CurrentIdxReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Offset", ")", ";", "}", "MachineInstr", "*", "SetIdx", "=", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "IdxReg", ",", "RegState", "::", "Kill", ")", ";", "SetIdx", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsUndef", "(", ")", ";", "}", "else", "{", "if", "(", "Offset", "==", "<NUM_LIT>", ")", "{", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "CurrentIdxReg", ",", "RegState", "::", "Kill", ")", ";", "}", "else", "{", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "CurrentIdxReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Offset", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering113", "Func": "emitLoadM0FromVGPRLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5743, "Length": 296, "Cover_Rate": 0.5103448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "NodeId", "N", ":", "DefQ", ")", "{", "auto", "TA", "=", "DFG", ".", "addr", "<", "DefNode", "*", ">", "(", "N", ")", ";", "bool", "IsPhi", "=", "TA", ".", "Addr", "->", "getFlags", "(", ")", "&", "NodeAttrs", "::", "PhiRef", ";", "if", "(", "!", "IsPhi", "&&", "!", "PRI", ".", "alias", "(", "RefRR", ",", "TA", ".", "Addr", "->", "getRegRef", "(", "DFG", ")", ")", ")", "continue", ";", "Defs", ".", "insert", "(", "TA", ".", "Id", ")", ";", "Owners", ".", "insert", "(", "TA", ".", "Addr", "->", "getOwner", "(", "DFG", ")", ".", "Id", ")", ";", "}", "auto", "Block", "=", "[", "this", "]", "(", "NodeAddr", "<", "InstrNode", "*", ">", "IA", ")", "->", "MachineBasicBlock", "*", "{", "if", "(", "IA", ".", "Addr", "->", "getKind", "(", ")", "==", "NodeAttrs", "::", "Stmt", ")", "return", "NodeAddr", "<", "StmtNode", "*", ">", "(", "IA", ")", ".", "Addr", "->", "getCode", "(", ")", "->", "getParent", "(", ")", ";", "assert", "(", "IA", ".", "Addr", "->", "getKind", "(", ")", "==", "NodeAttrs", "::", "Phi", ")", ";", "NodeAddr", "<", "PhiNode", "*", ">", "PA", "=", "IA", ";", "NodeAddr", "<", "BlockNode", "*", ">", "BA", "=", "PA", ".", "Addr", "->", "getOwner", "(", "DFG", ")", ";", "return", "BA", ".", "Addr", "->", "getCode", "(", ")", ";", "}", ";", "auto", "Less", "=", "[", "&", "Block", ",", "this", "]", "(", "NodeId", "A", ",", "NodeId", "B", ")", "->", "bool", "{", "if", "(", "A", "==", "B", ")", "return", "false", ";", "auto", "OA", "=", "DFG", ".", "addr", "<", "InstrNode", "*", ">", "(", "A", ")", ",", "OB", "=", "DFG", ".", "addr", "<", "InstrNode", "*", ">", "(", "B", ")", ";", "MachineBasicBlock", "*", "BA", "=", "Block", "(", "OA", ")", ",", "*", "BB", "=", "Block", "(", "OB", ")", ";", "if", "(", "BA", "!=", "BB", ")", "return", "MDT", ".", "dominates", "(", "BB", ",", "BA", ")", ";", "bool", "StmtA", "=", "OA", ".", "Addr", "->", "getKind", "(", ")", "==", "NodeAttrs", "::", "Stmt", ";", "bool", "StmtB", "=", "OB", ".", "Addr", "->", "getKind", "(", ")", "==", "NodeAttrs", "::", "Stmt", ";", "if", "(", "StmtA", ")", "{", "if", "(", "!", "StmtB", ")", "return", "true", ";", "MachineInstr", "*", "CA", "=", "NodeAddr", "<", "StmtNode", "*", ">", "(", "OA", ")", ".", "Addr", "->", "getCode", "(", ")", ";", "MachineInstr", "*", "CB", "=", "NodeAddr", "<", "StmtNode", "*", ">", "(", "OB", ")", ".", "Addr", "->", "getCode", "(", ")", ";", "if", "(", "CA", "==", "CB", ")", "return", "A", "<", "B", ";", "return", "MDT", ".", "dominates", "(", "CB", ",", "CA", ")", ";", "}", "else", "{", "if", "(", "StmtB", ")", "return", "false", ";"], "ground_truth": ["return", "A", "<", "B", ";"], "File": "RDFLiveness17", "Func": "getAllReachingDefs", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5744, "Length": 395, "Cover_Rate": 0.3794428434197887, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MRI", "=", "&", "Fn", ".", "getRegInfo", "(", ")", ";", "MF", "=", "&", "Fn", ";", "bool", "Modified", "=", "false", ";"], "ground_truth": ["for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";"], "File": "ARMLoadStoreOptimizer2", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5745, "Length": 44, "Cover_Rate": 0.3893805309734513, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "override", "{"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "AAPAsmBackend", "Func": "getNumFixupKinds", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5746, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "SDWA9EncValues", "::", "SRC_SGPR_MIN", "<=", "Val", "&&", "Val", "<=", "(", "isGFX10Plus", "(", ")", "?", "SDWA9EncValues", "::", "SRC_SGPR_MAX_GFX10", ":", "SDWA9EncValues", "::", "SRC_SGPR_MAX_<ISA_LIT>", ")", ")", "{", "return", "createSRegOperand", "(", "getSgprClassId", "(", "Width", ")", ",", "Val", "-", "SDWA9EncValues", "::", "SRC_SGPR_MIN", ")", ";", "}", "if", "(", "SDWA9EncValues", "::", "SRC_TTMP_MIN", "<=", "Val", "&&", "Val", "<=", "SDWA9EncValues", "::", "SRC_TTMP_MAX", ")", "{", "return", "createSRegOperand", "(", "getTtmpClassId", "(", "Width", ")", ",", "Val", "-", "SDWA9EncValues", "::", "SRC_TTMP_MIN", ")", ";", "}", "const", "unsigned", "SVal", "=", "Val", "-", "SDWA9EncValues", "::", "SRC_SGPR_MIN", ";", "if", "(", "INLINE_INTEGER_C_MIN", "<=", "SVal", "&&", "SVal", "<=", "INLINE_INTEGER_C_MAX", ")", "return", "decodeIntImmed", "(", "SVal", ")", ";", "if", "(", "INLINE_FLOATING_C_MIN", "<=", "SVal", "&&", "SVal", "<=", "INLINE_FLOATING_C_MAX", ")", "return", "decodeFPImmed", "(", "Width", ",", "SVal", ")", ";", "return", "decodeSpecialReg32", "(", "SVal", ")", ";"], "ground_truth": ["}", "else", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ")", "{"], "File": "AMDGPUDisassembler14", "Func": "decodeSDWASrc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5747, "Length": 137, "Cover_Rate": 0.5591836734693878, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CC", "==", "CallingConv", "::", "GHC", ")", "return", "NULL", ";"], "ground_truth": ["return", "(", "STI", ".", "isTargetIOS", "(", ")", "&&", "!", "STI", ".", "isAAPCS_ABI", "(", ")", ")", "?", "CSR_iOS_ThisReturn_RegMask", ":", "CSR_AAPCS_ThisReturn_RegMask", ";"], "File": "ARMBaseRegisterInfo19", "Func": "getThisReturnPreservedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5748, "Length": 31, "Cover_Rate": 0.6739130434782609, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", ";", "}", "if", "(", "!", "global", ")", "{", "fprintf", "(", "stream", ",", "<STR_LIT>", ")", ";", "assemble_name", "(", "stream", ",", "name", ")", ";", "fprintf", "(", "stream", ",", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["fprintf", "(", "stream", ",", "<STR_LIT>", ")", ";"], "File": "m32c", "Func": "m32c_output_aligned_common", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5749, "Length": 38, "Cover_Rate": 0.33043478260869563, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "ParseMemoryOperand", "(", "Operands", ",", "<NUM_LIT>", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "NyuziAsmParser", "Func": "ParseMemoryOperandS10", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5750, "Length": 11, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DCRegisterSema", "*", "create<ISA_LIT>DCRegisterSema", "(", "StringRef", "TT", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "MCInstrInfo", "&", "MII", ")", "{", "return", "new", "<ISA_LIT>RegisterSema", "(", "MRI", ",", "MII", ")", ";"], "ground_truth": ["}"], "File": "X86DCInfo (2)", "Func": "createX86DCRegisterSema", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5751, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "InVT", "=", "In", ".", "getSimpleValueType", "(", ")", ";", "MVT", "VTElt", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "MVT", "InVTElt", "=", "InVT", ".", "getVectorElementType", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "(", "InVTElt", "==", "<STR_LIT>", ")", "&&", "(", "(", "(", "Subtarget", "->", "hasBWI", "(", ")", "&&", "Subtarget", "->", "hasVLX", "(", ")", "&&", "VT", ".", "getSizeInBits", "(", ")", "<=", "<NUM_LIT>", "&&", "VTElt", ".", "getSizeInBits", "(", ")", "<=", "<NUM_LIT>", ")", ")", "||", "(", "(", "Subtarget", "->", "hasBWI", "(", ")", "&&", "VT", ".", "is512BitVector", "(", ")", "&&", "VTElt", ".", "getSizeInBits", "(", ")", "<=", "<NUM_LIT>", ")", ")", "||", "(", "(", "Subtarget", "->", "hasDQI", "(", ")", "&&", "Subtarget", "->", "hasVLX", "(", ")", "&&", "VT", ".", "getSizeInBits", "(", ")", "<=", "<NUM_LIT>", "&&", "VTElt", ".", "getSizeInBits", "(", ")", ">=", "<NUM_LIT>", ")", ")", "||", "(", "(", "Subtarget", "->", "hasDQI", "(", ")", "&&", "VT", ".", "is512BitVector", "(", ")", "&&", "VTElt", ".", "getSizeInBits", "(", ")", ">=", "<NUM_LIT>", ")", ")", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "In", ")", ";", "unsigned", "int", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "NumElts", "!=", "<NUM_LIT>", "&&", "NumElts", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "VT", ".", "is512BitVector", "(", ")", "&&", "InVT", ".", "getVectorElementType", "(", ")", "!=", "<STR_LIT>", ")", "{"], "ground_truth": ["if", "(", "In", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "In", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "In", ".", "getOpcode", "(", ")", ",", "dl", ",", "VT", ",", "In", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "X86ISelLowering (2)4", "Func": "LowerSIGN_EXTEND_AVX512", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5752, "Length": 252, "Cover_Rate": 0.4970414201183432, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "register_operand", "(", "output", ",", "mode", ")", ")", "output", "=", "gen_reg_rtx", "(", "mode", ")", ";", "if", "(", "TARGET_Z196", "&&", "(", "mode", "==", "SImode", "||", "mode", "==", "DImode", ")", ")", "do_const_opt", "=", "(", "is_weak", "&&", "CONST_INT_P", "(", "cmp", ")", ")", ";", "if", "(", "do_const_opt", ")", "{", "const", "int", "very_unlikely", "=", "REG_BR_PROB_BASE", "/", "<NUM_LIT>", "-", "<NUM_LIT>", ";", "rtx", "cc", "=", "gen_rtx_REG", "(", "CCZmode", ",", "CC_REGNUM", ")", ";", "skip_cs_label", "=", "gen_label_rtx", "(", ")", ";", "emit_move_insn", "(", "btarget", ",", "const0_rtx", ")", ";", "if", "(", "CONST_INT_P", "(", "cmp", ")", "&&", "INTVAL", "(", "cmp", ")", "==", "<NUM_LIT>", ")", "{", "rtvec", "lt", "=", "rtvec_alloc", "(", "<NUM_LIT>", ")", ";", "RTVEC_ELT", "(", "lt", ",", "<NUM_LIT>", ")", "=", "gen_rtx_SET", "(", "cc", ",", "gen_rtx_COMPARE", "(", "CCZmode", ",", "mem", ",", "cmp", ")", ")", ";"], "ground_truth": ["RTVEC_ELT", "(", "lt", ",", "<NUM_LIT>", ")", "=", "gen_rtx_SET", "(", "output", ",", "mem", ")", ";"], "File": "s3906", "Func": "s390_expand_cs_tdsi", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5753, "Length": 138, "Cover_Rate": 0.3357664233576642, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ix86_compute_frame_layout", "(", "&", "frame", ")", ";", "return", "frame", ".", "to_allocate", "==", "<NUM_LIT>", "&&", "frame", ".", "nregs", "==", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "i3863", "Func": "ix86_can_use_return_insn_p", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5754, "Length": 20, "Cover_Rate": 0.39215686274509803, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AllowDollarAtStartOfIdentifier", "=", "(", "AssemblerDialect", "==", "AD_HLASM", ")", ";", "AllowHashAtStartOfIdentifier", "=", "(", "AssemblerDialect", "==", "AD_HLASM", ")", ";", "DotIsPC", "=", "(", "AssemblerDialect", "==", "AD_ATT", ")", ";", "StarIsPC", "=", "(", "AssemblerDialect", "==", "AD_HLASM", ")", ";", "EmitGNUAsmStartIndentationMarker", "=", "(", "AssemblerDialect", "==", "AD_ATT", ")", ";", "AllowAtInName", "=", "(", "AssemblerDialect", "==", "AD_HLASM", ")", ";", "ZeroDirective", "=", "<STR_LIT>", ";", "Data64bitsDirective", "=", "<STR_LIT>", ";", "UsesELFSectionDirectiveForBSS", "=", "true", ";", "SupportsDebugInformation", "=", "true", ";"], "ground_truth": ["ExceptionsType", "=", "ExceptionHandling", "::", "DwarfCFI", ";"], "File": "SystemZMCAsmInfo17", "Func": "SystemZMCAsmInfo", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5755, "Length": 70, "Cover_Rate": 0.48951048951048953, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "createInvalid", "(", "SMLoc", "StartLoc", ",", "SMLoc", "EndLoc", ")", "{", "return", "std", "::", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "KindInvalid", ",", "StartLoc", ",", "EndLoc", ")", ";"], "ground_truth": ["}"], "File": "SystemZAsmParser (2)1", "Func": "createInvalid", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5756, "Length": 32, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>InstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "*", "BytesRemoved", ")", "const", "{"], "ground_truth": ["return", "false", ";"], "File": "DLXInstrInfo", "Func": "removeBranch", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5757, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "RecordRelocation", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCAsmLayout", "&", "Layout", ",", "const", "MCFragment", "*", "Fragment", ",", "const", "MCFixup", "&", "Fixup", ",", "MCValue", "Target", ",", "uint64_t", "&", "FixedValue", ")", "{"], "ground_truth": ["assert", "(", "!", "<STR_LIT>", ")", ";"], "File": "AMDGPUAsmBackend16", "Func": "RecordRelocation", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5758, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "getADDriOpcode", "(", "int64_t", "Imm", ")", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "M680x0FrameLowering", "Func": "getADDriOpcode", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5759, "Length": 12, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Subtarget", "->", "is64Bit", "(", ")", ")", "return", "false", ";", "unsigned", "GPRCnt", "=", "<NUM_LIT>", ";", "unsigned", "FPRCnt", "=", "<NUM_LIT>", ";", "unsigned", "Idx", "=", "<NUM_LIT>", ";", "for", "(", "auto", "const", "&", "Arg", ":", "F", "->", "args", "(", ")", ")", "{", "++", "Idx", ";", "if", "(", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "ByVal", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "InReg", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "StructRet", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "SwiftSelf", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "SwiftError", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "Nest", ")", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "Arg", ".", "getType", "(", ")", ";", "if", "(", "ArgTy", "->", "isStructTy", "(", ")", "||", "ArgTy", "->", "isArrayTy", "(", ")", "||", "ArgTy", "->", "isVectorTy", "(", ")", ")", "return", "false", ";", "EVT", "ArgVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "ArgTy", ")", ";", "if", "(", "!", "ArgVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "switch", "(", "ArgVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "++", "GPRCnt", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "!", "Subtarget", "->", "hasSSE1", "(", ")", ")", "return", "false", ";", "++", "FPRCnt", ";", "break", ";"], "ground_truth": ["}"], "File": "X86FastISel119", "Func": "fastLowerArguments", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5760, "Length": 247, "Cover_Rate": 0.3847352024922118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "i", ";", "msp430x", "=", "true", ";", "for", "(", "i", "=", "ARRAY_SIZE", "(", "msp430_mcu_names", ")", ";", "i", "--", ";", ")", "if", "(", "strcasecmp", "(", "msp430_mcu_names", "[", "i", "]", ",", "target_mcu", ")", "==", "<NUM_LIT>", ")", "{", "msp430x", "=", "false", ";"], "ground_truth": ["break", ";"], "File": "msp4302", "Func": "msp430_option_override", "Target": "msp430", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5761, "Length": 41, "Cover_Rate": 0.3153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "concat128BitVectors", "(", "SDValue", "V1", ",", "SDValue", "V2", ",", "EVT", "VT", ",", "unsigned", "NumElems", ",", "SelectionDAG", "&", "DAG", ",", "SDLoc", "dl", ")", "{"], "ground_truth": ["SDValue", "V", "=", "insert128BitVector", "(", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "V1", ",", "<NUM_LIT>", ",", "DAG", ",", "dl", ")", ";"], "File": "X86ISelLowering148", "Func": "concat128BitVectors", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5762, "Length": 45, "Cover_Rate": 0.7258064516129032, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>BranchRelaxation", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "AArch64BranchRelaxation1", "Func": "AArch64BranchRelaxation", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5763, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BICInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Addr", ")", ")", ";", "BICInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Addr", ")", ")", ";", "BICInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Mask", ")", ")", ";", "BICInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Pred", ")", ")", ";", "BICInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["BICInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<NUM_LIT>", ")", ")", ";"], "File": "ARMMCNaCl3", "Func": "EmitBICMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5764, "Length": 72, "Cover_Rate": 0.6050420168067226, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>ExpandISEL", "(", ")", ";"], "ground_truth": ["}"], "File": "PPCExpandISEL", "Func": "createPPCExpandISELPass", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5765, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "SuperRC", "=", "getTargetRegisterClass", "(", "CI", ",", "Paired", ")", ";", "Register", "DestReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "unsigned", "MergedOffset", "=", "std", "::", "min", "(", "CI", ".", "Offset", ",", "Paired", ".", "Offset", ")", ";", "assert", "(", "CI", ".", "I", "->", "hasOneMemOperand", "(", ")", "&&", "Paired", ".", "I", "->", "hasOneMemOperand", "(", ")", ")", ";", "MachineInstr", "*", "New", "=", "BuildMI", "(", "*", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "sbase", ")", ")", ".", "addImm", "(", "MergedOffset", ")", ".", "addImm", "(", "CI", ".", "CPol", ")", ".", "addMemOperand", "(", "combineKnownAdjacentMMOs", "(", "CI", ",", "Paired", ")", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "SubRegIdx", "=", "getSubRegIdxs", "(", "CI", ",", "Paired", ")", ";", "const", "unsigned", "SubRegIdx0", "=", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "SubRegIdx", ")", ";", "const", "unsigned", "SubRegIdx1", "=", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "SubRegIdx", ")", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";", "const", "auto", "*", "Dest0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "sdst", ")", ";", "const", "auto", "*", "Dest1", "=", "TII", "->", "getNamedOperand", "(", "*", "Paired", ".", "I", ",", "<STR_LIT>", "::", "sdst", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "MBB", ",", "InsertBefore", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest0", ")", ".", "addReg", "(", "DestReg", ",", "<NUM_LIT>", ",", "SubRegIdx0", ")", ";"], "File": "SILoadStoreOptimizer23", "Func": "mergeSBufferLoadImmPair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5766, "Length": 244, "Cover_Rate": 0.6892655367231638, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MuslEABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MuslEABIHF", ")", "&&", "!", "isTargetDarwin", "(", ")", "&&", "!", "isTargetWindows", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "isTargetMuslAEABI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5767, "Length": 34, "Cover_Rate": 0.85, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MFI", "->", "hasVarSizedObjects", "(", ")", "&&", "!", "MFI", "->", "hasOpaqueSPAdjustment", "(", ")", ")", "return", "false", ";", "const", "<ISA_LIT>RegisterInfo", "*", "TRI", "=", "static_cast", "<", "const", "<ISA_LIT>RegisterInfo", "*", ">", "(", "DAG", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "unsigned", "BaseReg", "=", "TRI", "->", "getBaseRegister", "(", ")", ";", "for", "(", "unsigned", "R", ":", "ClobberSet", ")", "if", "(", "BaseReg", "==", "R", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "X86SelectionDAGInfo38", "Func": "isBaseRegConflictPossible", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5768, "Length": 70, "Cover_Rate": 0.6862745098039216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>InstrInfo", "::", "InsertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "TBB", ",", "MachineBasicBlock", "*", "FBB", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "DebugLoc", "DL", ")", "const", "{", "int", "BOpc", "=", "<STR_LIT>", ";", "int", "BccOpc", "=", "<STR_LIT>", ";", "assert", "(", "TBB", "&&", "<STR_LIT>", ")", ";", "int", "regPos", "=", "<NUM_LIT>", ";", "if", "(", "!", "Cond", ".", "empty", "(", ")", "&&", "Cond", "[", "<NUM_LIT>", "]", ".", "isImm", "(", ")", "&&", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "{", "BccOpc", "=", "<STR_LIT>", ";", "regPos", "=", "<NUM_LIT>", ";", "}", "if", "(", "FBB", "==", "<NUM_LIT>", ")", "{", "if", "(", "Cond", ".", "empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "NewTBB", ",", "*", "NewFBB", ";", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "Cond", ";", "MachineInstr", "*", "Term", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "if", "(", "isPredicated", "(", "Term", ")", "&&", "!", "AnalyzeBranch", "(", "MBB", ",", "NewTBB", ",", "NewFBB", ",", "Cond", ",", "false", ")", ")", "{", "MachineBasicBlock", "*", "NextBB", "=", "std", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "&", "MBB", ")", ")", ";", "if", "(", "NewTBB", "==", "NextBB", ")", "{"], "ground_truth": ["ReverseBranchCondition", "(", "Cond", ")", ";"], "File": "HexagonInstrInfo24", "Func": "InsertBranch", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5769, "Length": 183, "Cover_Rate": 0.5754716981132075, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineFunction", "::", "const_iterator", "I", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "for", "(", "MachineBasicBlock", "::", "const_iterator", "II", "=", "I", "->", "begin", "(", ")", ",", "E", "=", "I", "->", "end", "(", ")", ";", "II", "!=", "E", ";", "++", "II", ")", "{", "DL", "=", "II", "->", "getDebugLoc", "(", ")", ";", "if", "(", "!", "DL", ".", "isUnknown", "(", ")", ")", "return", "DL", ";", "}", "}", "return", "DL", ";"], "ground_truth": ["}"], "File": "PIC16DebugInfo", "Func": "GetDebugLocForFunction", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5770, "Length": 84, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "WorkgroupS<ISA_LIT>D", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineModuleInfo", "Func": "getWorkgroupSSID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5771, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "res", "&&", "<STR_LIT>", ")", ";", "(", "void", ")", "res", ";"], "ground_truth": ["return", "encoding", ";"], "File": "ARM64AddressingModes", "Func": "encodeLogicalImmediate", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5772, "Length": 15, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "long", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_blsr_u64", "(", "unsigned", "long", "long", "__X", ")", "{"], "ground_truth": ["return", "__blsr_u64", "(", "__X", ")", ";"], "File": "bmiintrin", "Func": "_blsr_u64", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5773, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "&", "TD", "=", "DAG", ".", "getDataLayout", "(", ")", ";", "EVT", "PTy", "=", "getPointerTy", "(", "TD", ")", ";", "unsigned", "EntrySize", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getJumpTableInfo", "(", ")", "->", "getEntrySize", "(", "TD", ")", ";", "Index", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PTy", ",", "Index", ",", "DAG", ".", "getConstant", "(", "EntrySize", ",", "DL", ",", "PTy", ")", ")", ";", "SDValue", "Addr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PTy", ",", "Index", ",", "Table", ")", ";", "EVT", "MemVT", "=", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "EntrySize", "*", "<NUM_LIT>", ")", ";", "Addr", "=", "DAG", ".", "getExtLoad", "(", "<STR_LIT>", ",", "DL", ",", "PTy", ",", "Chain", ",", "Addr", ",", "MachinePointerInfo", "::", "getJumpTable", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "MemVT", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "Addr", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "if", "(", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "||", "ABI", ".", "IsN64", "(", ")", ")", "{"], "ground_truth": ["Addr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PTy", ",", "Addr", ",", "getPICJumpTableRelocBase", "(", "Table", ",", "DAG", ")", ")", ";"], "File": "MipsISelLowering (2)5", "Func": "lowerBR_JT", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5774, "Length": 191, "Cover_Rate": 0.7047970479704797, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{"], "ground_truth": ["OS", "<<", "getRegisterName", "(", "RegNo", ")", ";"], "File": "SICInstPrinter", "Func": "printRegName", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5775, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "isX18Reserved", "(", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "TFI", "->", "hasFP", "(", "MF", ")", "||", "TT", ".", "isOSDarwin", "(", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AArch64RegisterInfo (2)", "Func": "isReservedReg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5776, "Length": 58, "Cover_Rate": 0.4603174603174603, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "getStartLoc", "(", ")", "const", "{"], "ground_truth": ["return", "StartLoc", ";"], "File": "PPCAsmParser (2)", "Func": "getStartLoc", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5777, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumDefCFAOffsets", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Instrs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MCCFIInstruction", "&", "Inst", "=", "Instrs", "[", "i", "]", ";", "switch", "(", "Inst", ".", "getOperation", "(", ")", ")", "{", "default", ":", "return", "<NUM_LIT>", ";", "case", "MCCFIInstruction", "::", "OpDefCfaRegister", ":", "{", "HasFP", "=", "true", ";", "if", "(", "*", "MRI", ".", "getLLVMRegNum", "(", "Inst", ".", "getRegister", "(", ")", ",", "true", ")", "!=", "(", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", "return", "<NUM_LIT>", ";", "memset", "(", "SavedRegs", ",", "<NUM_LIT>", ",", "sizeof", "(", "SavedRegs", ")", ")", ";", "StackAdjust", "=", "<NUM_LIT>", ";", "SavedRegIdx", "=", "<NUM_LIT>", ";", "InstrOffset", "+=", "MoveInstrSize", ";", "break", ";", "}", "case", "MCCFIInstruction", "::", "OpDefCfaOffset", ":", "{", "StackSize", "=", "std", "::", "abs", "(", "Inst", ".", "getOffset", "(", ")", ")", "/", "StackDivide", ";", "++", "NumDefCFAOffsets", ";", "break", ";", "}", "case", "MCCFIInstruction", "::", "OpOffset", ":", "{", "if", "(", "SavedRegIdx", "==", "CU_NUM_SAVED_REGS", ")", "return", "CU", "::", "UNWIND_MODE_DWARF", ";", "unsigned", "Reg", "=", "*", "MRI", ".", "getLLVMRegNum", "(", "Inst", ".", "getRegister", "(", ")", ",", "true", ")", ";", "SavedRegs", "[", "SavedRegIdx", "++", "]", "=", "Reg", ";", "StackAdjust", "+=", "OffsetSize", ";", "InstrOffset", "+=", "PushInstrSize", "(", "Reg", ")", ";", "break", ";", "}", "}", "}", "StackAdjust", "/=", "StackDivide", ";", "if", "(", "HasFP", ")", "{", "if", "(", "(", "StackAdjust", "&", "<NUM_LIT>", ")", "!=", "StackAdjust", ")", "return", "CU", "::", "UNWIND_MODE_DWARF", ";", "uint32_t", "RegEnc", "=", "encodeCompactUnwindRegistersWithFrame", "(", ")", ";", "if", "(", "RegEnc", "==", "~", "<NUM_LIT>", ")", "return", "CU", "::", "UNWIND_MODE_DWARF", ";", "CompactUnwindEncoding", "|=", "CU", "::", "UNWIND_MODE_BP_FRAME", ";", "CompactUnwindEncoding", "|=", "(", "StackAdjust", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "CompactUnwindEncoding", "|=", "RegEnc", "&", "CU", "::", "UNWIND_BP_FRAME_REGISTERS", ";", "}", "else", "{", "SubtractInstrIdx", "+=", "InstrOffset", ";", "++", "StackAdjust", ";", "if", "(", "(", "StackSize", "&", "<NUM_LIT>", ")", "==", "StackSize", ")", "{", "CompactUnwindEncoding", "|=", "CU", "::", "UNWIND_MODE_STACK_IMMD", ";", "CompactUnwindEncoding", "|=", "(", "StackSize", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";"], "ground_truth": ["}", "else", "{"], "File": "X86AsmBackend16", "Func": "generateCompactUnwindEncoding", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5778, "Length": 308, "Cover_Rate": 0.6311475409836066, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "TypeLengthIdx", "=", "<STR_LIT>", "(", "MI", "->", "getOpcode", "(", ")", ",", "<STR_LIT>", "::", "TypeLength", ")", ";", "BrigType", "BT", "=", "static_cast", "<", "BrigType", ">", "(", "MI", "->", "getOperand", "(", "TypeLengthIdx", ")", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "isNaturalAlignment", "(", "BT", ",", "Align", ")", ")", "O", "<<", "<STR_LIT>", "<<", "formatDec", "(", "Align", ")", "<<", "<STR_LIT>", ";"], "File": "HSAILInstPrinter", "Func": "printArgDeclAlignment", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5779, "Length": 57, "Cover_Rate": 0.6063829787234043, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "!", "isImmTy", "(", "ImmTyNone", ")", "||", "!", "hasModifiers", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Imm", ".", "Val", ")", ")", ";", "setImmKindNone", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "addImmOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5780, "Length": 33, "Cover_Rate": 0.308411214953271, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>FastISel", "(", "funcInfo", ")", ";"], "ground_truth": ["}"], "File": "X86FastISel112", "Func": "createFastISel", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5781, "Length": 8, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "EVT", "SetCCResultType", "=", "TLI", ".", "getSetCCResultType", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "&&", "!", "TLI", ".", "isOperationLegal", "(", "<STR_LIT>", ",", "VT", ")", ")", "{", "SDValue", "Sub", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "X", ",", "Y", ")", ";", "SDValue", "Cmp", "=", "DAG", ".", "getSetCC", "(", "DL", ",", "SetCCResultType", ",", "X", ",", "Y", ",", "<STR_LIT>", ")", ";", "if", "(", "SetCCResultType", "==", "VT", "&&", "DAG", ".", "ComputeNumSignBits", "(", "Cmp", ")", "==", "VT", ".", "getScalarSizeInBits", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Cmp", ",", "Sub", ")", ";", "return", "DAG", ".", "getSelect", "(", "DL", ",", "VT", ",", "Cmp", ",", "Sub", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ")", ";", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering101", "Func": "LowerADDSAT_SUBSAT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5782, "Length": 153, "Cover_Rate": 0.4135135135135135, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vld1_dup_u32", "(", "const", "uint32_t", "*", "__a", ")", "{", "return", "vdup_n_u32", "(", "*", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vld1_dup_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5783, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "OffImm", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "GAN", ")", "return", "true", ";", "const", "GlobalValue", "*", "GV", "=", "GAN", "->", "getGlobal", "(", ")", ";", "unsigned", "Alignment", "=", "GV", "->", "getAlignment", "(", ")", ";", "const", "DataLayout", "*", "DL", "=", "TLI", "->", "getDataLayout", "(", ")", ";", "Type", "*", "Ty", "=", "GV", "->", "getType", "(", ")", "->", "getElementType", "(", ")", ";", "if", "(", "Alignment", "==", "<NUM_LIT>", "&&", "Ty", "->", "isSized", "(", ")", "&&", "!", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "Alignment", "=", "DL", "->", "getABITypeAlignment", "(", "Ty", ")", ";", "if", "(", "Alignment", ">=", "Size", ")", "return", "true", ";", "}", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "{", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "int64_t", "RHSC", "=", "(", "int64_t", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "unsigned", "Scale", "=", "Log2_32", "(", "Size", ")", ";", "if", "(", "(", "RHSC", "&", "(", "Size", "-", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", "&&", "RHSC", ">=", "<NUM_LIT>", "&&", "RHSC", "<", "(", "<NUM_LIT>", "<<", "Scale", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "Base", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{"], "File": "AArch64ISelDAGToDAG2", "Func": "SelectAddrModeIndexed", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5784, "Length": 206, "Cover_Rate": 0.49047619047619045, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "{", "unsigned", "Imm", ";", "if", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", ")", "{", "if", "(", "isInt32Immediate", "(", "RHS", ",", "Imm", ")", ")", "{", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", "return", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ",", "getI32Imm", "(", "Imm", "&", "<NUM_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "(", "int", ")", "Imm", ")", ")", "return", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ",", "getI32Imm", "(", "Imm", "&", "<NUM_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "Xor", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ",", "getI32Imm", "(", "Imm", ">>", "<NUM_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ";", "return", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Xor", ",", "getI32Imm", "(", "Imm", "&", "<NUM_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ";", "}", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", "(", "CC", ")", ")", "{", "if", "(", "isInt32Immediate", "(", "RHS", ",", "Imm", ")", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", "return", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ",", "getI32Imm", "(", "Imm", "&", "<NUM_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ";", "Opc", "=", "<STR_LIT>", ";", "}", "else", "{", "short", "SImm", ";", "if", "(", "isIntS16Immediate", "(", "RHS", ",", "SImm", ")", ")", "return", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ",", "getI32Imm", "(", "(", "int", ")", "SImm", "&", "<NUM_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ";", "Opc", "=", "<STR_LIT>", ";", "}", "}", "else", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "{", "uint64_t", "Imm", ";", "if", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", ")", "{", "if", "(", "isInt64Immediate", "(", "RHS", ".", "getNode", "(", ")", ",", "Imm", ")", ")", "{", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", "return", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ",", "getI32Imm", "(", "Imm", "&", "<NUM_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", "return", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ",", "getI32Imm", "(", "Imm", "&", "<NUM_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", "{", "SDValue", "Xor", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ",", "getI64Imm", "(", "Imm", ">>", "<NUM_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ";", "return", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Xor", ",", "getI64Imm", "(", "Imm", "&", "<NUM_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "PPCISelDAGToDAG102", "Func": "SelectCC", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5785, "Length": 451, "Cover_Rate": 0.6086369770580297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "const", "BBEnd", "=", "Begin", "->", "getParent", "(", ")", "->", "end", "(", ")", ";", "auto", "const", "BottomMI", "=", "End", "==", "BBEnd", "?", "std", "::", "prev", "(", "End", ")", ":", "End", ";", "auto", "AfterBottomMI", "=", "std", "::", "next", "(", "BottomMI", ")", ";", "if", "(", "AfterBottomMI", "==", "BBEnd", "||", "&", "*", "AfterBottomMI", "!=", "UPTracker", ".", "getLastTrackedMI", "(", ")", ")", "{", "UPTracker", ".", "reset", "(", "*", "BottomMI", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "GCNIterativeScheduler (2)", "Func": "getRegionPressure", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5786, "Length": 69, "Cover_Rate": 0.41566265060240964, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_set1_epi16", "(", "short", "__A", ")", "{", "return", "_mm256_set_epi16", "(", "__A", ",", "__A", ",", "__A", ",", "__A", ",", "__A", ",", "__A", ",", "__A", ",", "__A", ",", "__A", ",", "__A", ",", "__A", ",", "__A", ",", "__A", ",", "__A", ",", "__A", ",", "__A", ")", ";"], "ground_truth": ["}"], "File": "avxintrin", "Func": "_mm256_set1_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5787, "Length": 56, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask32", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_cmple_epu16_mask", "(", "__mmask32", "__M", ",", "__m512i", "__X", ",", "__m512i", "__Y", ")", "{"], "ground_truth": ["return", "(", "__mmask32", ")", "__builtin_ia32_ucmpw512_mask", "(", "(", "__v32hi", ")", "__X", ",", "(", "__v32hi", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask32", ")", "__M", ")", ";"], "File": "avx512bwintrin", "Func": "_mm512_mask_cmple_epu16_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5788, "Length": 49, "Cover_Rate": 0.98, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>TargetLowering", "::", "GetAlignedArgumentStackSize", "(", "unsigned", "StackSize", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "TargetMachine", "&", "TM", "=", "MF", ".", "getTarget", "(", ")", ";", "const", "<ISA_LIT>RegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "<ISA_LIT>RegisterInfo", "*", ">", "(", "TM", ".", "getRegisterInfo", "(", ")", ")", ";", "const", "TargetFrameLowering", "&", "TFI", "=", "*", "TM", ".", "getFrameLowering", "(", ")", ";", "unsigned", "StackAlignment", "=", "TFI", ".", "getStackAlignment", "(", ")", ";", "uint64_t", "AlignMask", "=", "StackAlignment", "-", "<NUM_LIT>", ";", "int64_t", "Offset", "=", "StackSize", ";", "unsigned", "SlotSize", "=", "RegInfo", "->", "getSlotSize", "(", ")", ";", "if", "(", "(", "Offset", "&", "AlignMask", ")", "<=", "(", "StackAlignment", "-", "SlotSize", ")", ")", "{", "Offset", "+=", "(", "(", "StackAlignment", "-", "SlotSize", ")", "-", "(", "Offset", "&", "AlignMask", ")", ")", ";", "}", "else", "{"], "ground_truth": ["Offset", "=", "(", "(", "~", "AlignMask", ")", "&", "Offset", ")", "+", "StackAlignment", "+", "(", "StackAlignment", "-", "SlotSize", ")", ";"], "File": "X86ISelLowering (2)", "Func": "GetAlignedArgumentStackSize", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5789, "Length": 149, "Cover_Rate": 0.9675324675324676, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "case", "InlineAsm", "::", "Constraint_A", ":", "OutOps", ".", "push_back", "(", "Op", ")", ";", "return", "false", ";", "default", ":"], "ground_truth": ["break", ";"], "File": "RISCVISelDAGToDAG14", "Func": "SelectInlineAsmMemoryOperand", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5790, "Length": 22, "Cover_Rate": 0.3055555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isBDAddr32Disp20", "(", ")", "const", "{", "return", "isMemDisp20", "(", "BDMem", ",", "ADDR32Reg", ")", ";"], "ground_truth": ["}"], "File": "SystemZAsmParser (2)", "Func": "isBDAddr32Disp20", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5791, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Op", "=", "std", "::", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "k_VectorListAllLanes", ")", ";", "Op", "->", "VectorList", ".", "RegNum", "=", "RegNum", ";", "Op", "->", "VectorList", ".", "Count", "=", "Count", ";", "Op", "->", "VectorList", ".", "isDoubleSpaced", "=", "isDoubleSpaced", ";"], "ground_truth": ["Op", "->", "StartLoc", "=", "S", ";"], "File": "ARMAsmParser (2)3", "Func": "CreateVectorListAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5792, "Length": 43, "Cover_Rate": 0.5512820512820513, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MachineFunctionInfo", "::", "<ISA_LIT>MachineFunctionInfo", "(", "MachineFunction", "&", "MF", ")", "{"], "ground_truth": ["}"], "File": "XtensaMachineFunctionInfo", "Func": "XtensaMachineFunctionInfo", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5793, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__m512h", "v", ";", "}", "u", "=", "{", ".", "v", "=", "__A", "}", ";"], "ground_truth": ["return", "u", ".", "a", "[", "<NUM_LIT>", "]", ";"], "File": "avx512fp16intrin", "Func": "_mm512_castph512_ph256", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5794, "Length": 21, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "<NUM_LIT>", ";", "return", "TargetLowering", "::", "getNumRegistersForInlineAsm", "(", "Context", ",", "VT", ")", ";"], "ground_truth": ["}"], "File": "MOSISelLowering", "Func": "getNumRegistersForInlineAsm", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5795, "Length": 20, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Worklist", ".", "push_back", "(", "N", ")", ";", "Worklist", ".", "push_back", "(", "User", ")", ";", "if", "(", "SDNode", "::", "hasPredecessorHelper", "(", "N", ",", "Visited", ",", "Worklist", ")", "||", "SDNode", "::", "hasPredecessorHelper", "(", "User", ",", "Visited", ",", "Worklist", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "isValidBaseUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5796, "Length": 45, "Cover_Rate": 0.5769230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "assert", "(", "TF", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", "&&", "<STR_LIT>", ")", ";", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "assert", "(", "(", "TF", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_HI", "||", "TF", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_H44", "||", "TF", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_HH", "||", "TF", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TLS_GD_HI22", "||", "TF", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TLS_LDM_HI22", "||", "TF", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TLS_LDO_HIX22", "||", "TF", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TLS_IE_HI22", "||", "TF", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TLS_LE_HIX22", ")", "&&", "<STR_LIT>", ")", ";", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "assert", "(", "(", "TF", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", "||", "TF", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TLS_GD_CALL", "||", "TF", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TLS_LDM_CALL", ")", "&&", "<STR_LIT>", ")", ";", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "assert", "(", "(", "TF", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TLS_GD_ADD", "||", "TF", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TLS_LDM_ADD", "||", "TF", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TLS_LDO_ADD", "||", "TF", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TLS_IE_ADD", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "assert", "(", "TF", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TLS_IE_LD", "&&", "<STR_LIT>", ")", ";"], "File": "SparcAsmPrinter39", "Func": "printOperand", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5797, "Length": 195, "Cover_Rate": 0.32608695652173914, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "I", "|=", "(", "(", "Exp", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "I", "|=", "(", "Exp", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";"], "ground_truth": ["I", "|=", "Mantissa", "<<", "<NUM_LIT>", ";"], "File": "AArch64AddressingModes", "Func": "getFPImmFloat", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5798, "Length": 34, "Cover_Rate": 0.3063063063063063, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrev32q_s8", "(", "int8x16_t", "__a", ")", "{"], "ground_truth": ["return", "(", "int8x16_t", ")", "__builtin_shuffle", "(", "__a", ",", "(", "uint8x16_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "File": "arm", "Func": "neon_vrev32q_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5799, "Length": 52, "Cover_Rate": 0.9811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "&", "MBB", "=", "*", "BI", ";", "bool", "HaveSkipBlock", "=", "false", ";", "if", "(", "!", "ExecBranchStack", ".", "empty", "(", ")", "&&", "ExecBranchStack", ".", "back", "(", ")", "==", "&", "MBB", ")", "{", "ExecBranchStack", ".", "pop_back", "(", ")", ";", "}", "if", "(", "HaveKill", "&&", "ExecBranchStack", ".", "empty", "(", ")", ")", "{", "HaveKill", "=", "false", ";", "}", "MachineBasicBlock", "::", "iterator", "I", ",", "Next", ";", "for", "(", "I", "=", "MBB", ".", "begin", "(", ")", ";", "I", "!=", "MBB", ".", "end", "(", ")", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MI", "=", "*", "I", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "ExecBranchStack", ".", "push_back", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "ExecBranchStack", ".", "push_back", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ";", "MadeChange", "|=", "skipMaskBranch", "(", "MI", ",", "MBB", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "MBB", ".", "isLayoutSuccessor", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "}", "else", "if", "(", "HaveSkipBlock", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "}"], "ground_truth": ["break", ";"], "File": "SIInsertSkips14", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5800, "Length": 204, "Cover_Rate": 0.37158469945355194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "enableNamedBit", "(", "const", "MachineBasicBlock", "::", "iterator", "&", "MI", ")", "{", "int", "BitIdx", "=", "<STR_LIT>", "(", "MI", "->", "getOpcode", "(", ")", ",", "BitName", ")", ";", "if", "(", "BitIdx", "==", "-", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["MachineOperand", "&", "Bit", "=", "MI", "->", "getOperand", "(", "BitIdx", ")", ";"], "File": "SIMemoryLegalizer1", "Func": "enableNamedBit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5801, "Length": 46, "Cover_Rate": 0.6388888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ST", "->", "hasNEON", "(", ")", ")", "return", "TypeSize", "::", "getFixed", "(", "<NUM_LIT>", ")", ";", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "TypeSize", "::", "getFixed", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "TypeSize", "::", "getFixed", "(", "<NUM_LIT>", ")", ";"], "File": "ARMTargetTransformInfo (2)1", "Func": "getRegisterBitWidth", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5802, "Length": 40, "Cover_Rate": 0.43010752688172044, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Operand", "::", "Ptr", "<ISA_LIT>AsmParser", "::", "defaultSMEMOffset", "(", ")", "const", "{"], "ground_truth": ["return", "<ISA_LIT>Operand", "::", "CreateImm", "(", "this", ",", "<NUM_LIT>", ",", "SMLoc", "(", ")", ",", "<ISA_LIT>Operand", "::", "ImmTyOffset", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "defaultSMEMOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5803, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Modified", "=", "false", ";", "BlockIt", "MBBI", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "while", "(", "MBBI", "!=", "E", ")", "{", "BlockIt", "NMBBI", "=", "std", "::", "next", "(", "MBBI", ")", ";", "Modified", "|=", "runOnInstruction", "(", "MBB", ",", "MBBI", ")", ";", "MBBI", "=", "NMBBI", ";"], "ground_truth": ["}"], "File": "SNESRelaxMemOperations", "Func": "runOnBasicBlock", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5804, "Length": 53, "Cover_Rate": 0.7910447761194029, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "p", ";", "symbol_type", "=", "mips_classify_symbolic_expression", "(", "op", ",", "context", ")", ";", "gcc_assert", "(", "relocs", "[", "symbol_type", "]", ")", ";", "fputs", "(", "relocs", "[", "symbol_type", "]", ",", "file", ")", ";", "output_addr_const", "(", "file", ",", "mips_strip_unspec_address", "(", "op", ")", ")", ";"], "ground_truth": ["for", "(", "p", "=", "relocs", "[", "symbol_type", "]", ";", "*", "p", "!=", "<NUM_LIT>", ";", "p", "++", ")", "if", "(", "*", "p", "==", "'('", ")", "fputc", "(", "')'", ",", "file", ")", ";"], "File": "mips", "Func": "mips_print_operand_reloc", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5805, "Length": 73, "Cover_Rate": 0.73, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "WeakRefDirective", "=", "<STR_LIT>", ";", "PCSymbol", "=", "<STR_LIT>", ";", "HasLEB128", "=", "true", ";", "SupportsDebugInformation", "=", "true", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "DwarfCFI", ";"], "ground_truth": ["if", "(", "T", ".", "getOS", "(", ")", "==", "Triple", "::", "OpenBSD", "&&", "T", ".", "getArch", "(", ")", "==", "Triple", "::", "x86", ")", "Data64bitsDirective", "=", "<NUM_LIT>", ";"], "File": "X86MCAsmInfo18", "Func": "X86ELFMCAsmInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5806, "Length": 48, "Cover_Rate": 0.5517241379310345, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "V", ".", "hasOneUse", "(", ")", "&&", "V", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "V", "=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "V", ".", "hasOneUse", "(", ")", "&&", "V", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "V", "=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "MayFoldLoad", "(", "V", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "X86ISelLowering170", "Func": "MayFoldVectorLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5807, "Length": 63, "Cover_Rate": 0.8289473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutStreamer", "->", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getTOCBaseSection", "(", ")", ")", ";", "<ISA_LIT>TargetStreamer", "*", "TS", "=", "static_cast", "<", "<ISA_LIT>TargetStreamer", "*", ">", "(", "OutStreamer", "->", "getTargetStreamer", "(", ")", ")", ";", "const", "unsigned", "EntryByteSize", "=", "Subtarget", "->", "is<ISA_LIT>64", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "const", "unsigned", "TOCEntriesByteSize", "=", "TOC", ".", "size", "(", ")", "*", "EntryByteSize", ";", "if", "(", "TOCEntriesByteSize", ">", "<NUM_LIT>", ")", "{", "report_fatal_error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "}", "for", "(", "auto", "&", "I", ":", "TOC", ")", "{", "MCSectionXCOFF", "*", "TCEntry", "=", "cast", "<", "MCSectionXCOFF", ">", "(", "getObjFileLowering", "(", ")", ".", "getSectionForTOCEntry", "(", "I", ".", "first", ")", ")", ";"], "ground_truth": ["OutStreamer", "->", "SwitchSection", "(", "TCEntry", ")", ";"], "File": "PPCAsmPrinter112", "Func": "emitEndOfAsmFile", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5808, "Length": 107, "Cover_Rate": 0.6948051948051948, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "const", "LoadInst", "*", "Load", "=", "dyn_cast", "<", "LoadInst", ">", "(", "V", ")", ")", "return", "Load", "->", "getPointerAddressSpace", "(", ")", "==", "ST", "->", "get<ISA_LIT>AS", "(", ")", ".", "PRIVATE_ADDRESS", ";", "if", "(", "isa", "<", "AtomicRMWInst", ">", "(", "V", ")", "||", "isa", "<", "AtomicCmpXchgInst", ">", "(", "V", ")", ")", "return", "true", ";", "if", "(", "const", "IntrinsicInst", "*", "Intrinsic", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "V", ")", ")", "return", "<STR_LIT>", "(", "Intrinsic", "->", "getIntrinsicID", "(", ")", ")", ";"], "ground_truth": ["if", "(", "isa", "<", "CallInst", ">", "(", "V", ")", "||", "isa", "<", "InvokeInst", ">", "(", "V", ")", ")", "return", "true", ";"], "File": "AMDGPUTargetTransformInfo15", "Func": "isSourceOfDivergence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5809, "Length": 97, "Cover_Rate": 0.708029197080292, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Subtarget", "->", "supportsTailCall", "(", ")", ")", "return", "false", ";", "auto", "Attr", "=", "CI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getFnAttribute", "(", "<STR_LIT>", ")", ";", "if", "(", "!", "CI", "->", "isTailCall", "(", ")", "||", "Attr", ".", "getValueAsString", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelLowering (2)6", "Func": "mayBeEmittedAsTailCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5810, "Length": 53, "Cover_Rate": 0.803030303030303, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addConditionCodeOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["addExpr", "(", "Inst", ",", "getImm", "(", ")", ")", ";"], "File": "M88kAsmParser", "Func": "addConditionCodeOperands", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5811, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCInstPrinter", "*", "create<ISA_LIT>MCInstPrinter", "(", "const", "Triple", "&", "T", ",", "unsigned", "SyntaxVariant", ",", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ")", "{", "if", "(", "SyntaxVariant", "==", "<NUM_LIT>", ")", "return", "new", "<ISA_LIT>InstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "LanaiMCTargetDesc", "Func": "createLanaiMCInstPrinter", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5812, "Length": 49, "Cover_Rate": 0.98, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ClobberedRegs", ".", "resize", "(", "TRI", "->", "getNumRegs", "(", ")", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "Changed", "|=", "optimizeCopy", "(", "&", "MBB", ")", ";"], "ground_truth": ["return", "Changed", ";"], "File": "AArch64RedundantCopyElimination", "Func": "runOnMachineFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5813, "Length": 35, "Cover_Rate": 0.4268292682926829, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "SelectAddrIdxOffs", "(", "SDValue", "N", ",", "SDValue", "&", "Out", ")", "const", "{", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "N", ")", "||", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "Out", "=", "N", ";"], "ground_truth": ["return", "true", ";"], "File": "PPCISelDAGToDAG106", "Func": "SelectAddrIdxOffs", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5814, "Length": 48, "Cover_Rate": 0.9056603773584906, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSymbol", "*", "<ISA_LIT>MCInstLower", "::", "GetConstantPoolIndexSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "SmallString", "<", "<NUM_LIT>", ">", "Name", ";", "raw_svector_ostream", "(", "Name", ")", "<<", "Printer", ".", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "<<", "Printer", ".", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "MO", ".", "getIndex", "(", ")", ";"], "ground_truth": ["switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{"], "File": "ARMMCInstLower2", "Func": "GetConstantPoolIndexSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5815, "Length": 57, "Cover_Rate": 0.7307692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "Op", ")", ";", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "SDValue", "Stack", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ",", "<STR_LIT>", ")", ";", "SDValue", "FrameToArgs", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "Stack", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Stack", ",", "FrameToArgs", ")", ";", "Stack", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Stack", ",", "Offset", ")", ";", "unsigned", "StackReg", "=", "<STR_LIT>", ";", "unsigned", "HandlerReg", "=", "<STR_LIT>", ";", "SDValue", "OutChains", "[", "]", "=", "{", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "StackReg", ",", "Stack", ")", ",", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "HandlerReg", ",", "Handler", ")", "}", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "OutChains", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "DAG", ".", "getRegister", "(", "StackReg", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getRegister", "(", "HandlerReg", ",", "<STR_LIT>", ")", ")", ";"], "File": "XCoreISelLowering (2)1", "Func": "LowerEH_RETURN", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5816, "Length": 180, "Cover_Rate": 0.6792452830188679, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "printFCCOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "opNum", ",", "const", "char", "*", "Modifier", ")", "{"], "ground_truth": ["const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "opNum", ")", ";"], "File": "MBlazeAsmPrinter14", "Func": "printFCCOperand", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5817, "Length": 31, "Cover_Rate": 0.62, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "cum", "->", "fntype", "==", "NULL_TREE", "||", "stdarg_p", "(", "cum", "->", "fntype", ")", ";"], "ground_truth": ["}"], "File": "nvptx", "Func": "nvptx_strict_argument_naming", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 5818, "Length": 15, "Cover_Rate": 0.46875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>DAGToDAGISel", "(", "<ISA_LIT>TargetMachine", "&", "TM", ")", ":", "SelectionDAGISel", "(", "TM", ")", "{"], "ground_truth": ["curr_func_", "=", "nullptr", ";"], "File": "BPFISelDAGToDAG1", "Func": "BPFDAGToDAGISel", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5819, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m128", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_cmpunord_ps", "(", "__m128", "__A", ",", "__m128", "__B", ")", "{", "return", "(", "__m128", ")", "__builtin_ia32_cmpunordps", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin5", "Func": "_mm_cmpunord_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5820, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Imm25", "=", "slice", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", "|", "slice", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "if", "(", "S", ")", "Imm25", "|=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "if", "(", "I1", ")", "Imm25", "|=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "if", "(", "I2", ")", "Imm25", "|=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";"], "ground_truth": ["return", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Imm25", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "decodeImm32_B_EncodingT4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5821, "Length": 64, "Cover_Rate": 0.5614035087719298, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Value", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["O", "<<", "(", "unsigned", "int", ")", "Value", ";"], "File": "PPCInstPrinter18", "Func": "printImmZeroOperand", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5822, "Length": 17, "Cover_Rate": 0.30357142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetIRAnalysis", "<ISA_LIT>TargetMachine", "::", "getTargetIRAnalysis", "(", ")", "{", "return", "TargetIRAnalysis", "(", "[", "this", "]", "(", "const", "Function", "&", "F", ")", "{", "return", "TargetTransformInfo", "(", "<ISA_LIT>TTIImpl", "(", "this", ",", "F", ")", ")", ";", "}", ")", ";"], "ground_truth": ["}"], "File": "PPCTargetMachine13", "Func": "getTargetIRAnalysis", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5823, "Length": 35, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addMemOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getMemBase", "(", ")", ")", ")", ";"], "ground_truth": ["addExpr", "(", "Inst", ",", "getMemOff", "(", ")", ")", ";"], "File": "PatmosAsmParser1", "Func": "addMemOperands", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 5824, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "LowerVectorIntUnary", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "SizeInBits", "=", "VT", ".", "getSizeInBits", "(", ")", ";", "MVT", "EltVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "SDValue", "Src", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "EltVT", "==", "Src", ".", "getSimpleValueType", "(", ")", ".", "getVectorElementType", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["SDLoc", "dl", "(", "Op", ")", ";"], "File": "X86ISelLowering (2)6", "Func": "LowerVectorIntUnary", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5825, "Length": 81, "Cover_Rate": 0.44505494505494503, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isGP64bit", "(", ")", "const", "{", "return", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ";"], "ground_truth": ["}"], "File": "MipsAsmParser (2)4", "Func": "isGP64bit", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5826, "Length": 19, "Cover_Rate": 0.9047619047619048, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MBB", ".", "back", "(", ")", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "S_ENDPGM", ")", "{", "MBB", ".", "back", "(", ")", ".", "addOperand", "(", "*", "MF", ",", "MachineOperand", "::", "CreateReg", "(", "VGPR", ",", "false", ",", "true", ")", ")", ";", "return", "VGPR", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo6", "Func": "createLaneVGPR", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5827, "Length": 44, "Cover_Rate": 0.41509433962264153, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>StackTagging", "(", ")", ";"], "ground_truth": ["}"], "File": "AArch64StackTagging18", "Func": "createAArch64StackTaggingPass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5828, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "ImmVal", "=", "ValAndVReg", "->", "Value", ".", "getSExtValue", "(", ")", ";", "if", "(", "OffsetOpc", "==", "TargetOpcode", "::", "G_MUL", ")", "{", "if", "(", "!", "isPowerOf2_32", "(", "ImmVal", ")", ")", "return", "None", ";", "ImmVal", "=", "Log2_32", "(", "ImmVal", ")", ";", "}", "if", "(", "(", "ImmVal", "&", "<NUM_LIT>", ")", "!=", "ImmVal", ")", "return", "None", ";", "if", "(", "ImmVal", "!=", "LegalShiftVal", ")", "return", "None", ";", "unsigned", "SignExtend", "=", "<NUM_LIT>", ";", "if", "(", "WantsExt", ")", "{", "if", "(", "!", "LookedThroughZExt", ")", "{", "MachineInstr", "*", "ExtInst", "=", "getDefIgnoringCopies", "(", "OffsetReg", ",", "MRI", ")", ";", "auto", "Ext", "=", "getExtendTypeForInst", "(", "*", "ExtInst", ",", "MRI", ",", "true", ")", ";", "if", "(", "Ext", "==", "<STR_LIT>", ")", "return", "None", ";", "SignExtend", "=", "isSignExtendShiftType", "(", "Ext", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "SignExtend", "&&", "Ext", "!=", "<STR_LIT>", ")", "return", "None", ";", "OffsetReg", "=", "ExtInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "MachineIRBuilder", "MIB", "(", "*", "MRI", ".", "getVRegDef", "(", "Root", ".", "getReg", "(", ")", ")", ")", ";"], "ground_truth": ["OffsetReg", "=", "moveScalarRegClass", "(", "OffsetReg", ",", "<STR_LIT>", ",", "MIB", ")", ";"], "File": "AArch64InstructionSelector (2)", "Func": "selectExtendedSHL", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5829, "Length": 173, "Cover_Rate": 0.3221601489757914, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "VectorInsertExtractBaseCost", "=", "<NUM_LIT>", ";", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefetchDistance", "=", "<NUM_LIT>", ";", "MinPrefetchStride", "=", "<NUM_LIT>", ";", "MaxPrefetchIterationsAhead", "=", "<NUM_LIT>", ";", "MinVectorRegisterBitWidth", "=", "<NUM_LIT>", ";", "break", ";", "case", "ThunderX2T99", ":", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefFunctionAlignment", "=", "FunctionAlignment", ".", "getValue", "(", ")", "?", "std", "::", "log2", "(", "FunctionAlignment", ".", "getValue", "(", ")", ")", ":", "<NUM_LIT>", ";", "PrefLoopAlignment", "=", "LoopAlignment", ".", "getValue", "(", ")", "?", "std", "::", "log2", "(", "LoopAlignment", ".", "getValue", "(", ")", ")", ":", "<NUM_LIT>", ";", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "PrefetchDistance", "=", "<NUM_LIT>", ";", "MinPrefetchStride", "=", "<NUM_LIT>", ";", "MaxPrefetchIterationsAhead", "=", "<NUM_LIT>", ";", "MinVectorRegisterBitWidth", "=", "<NUM_LIT>", ";", "break", ";", "case", "ThunderX", ":", "case", "ThunderXT88", ":", "case", "ThunderXT81", ":"], "ground_truth": ["case", "ThunderXT83", ":"], "File": "AArch64Subtarget14", "Func": "initializeProperties", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5830, "Length": 113, "Cover_Rate": 0.3704918032786885, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsVarArg", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "MF", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "CC_<ISA_LIT>", ")", ";", "for", "(", "auto", "&", "VA", ":", "ArgLocs", ")", "{", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "EVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "switch", "(", "RegVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "<STR_LIT>", ":", "{", "const", "unsigned", "VReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "RegInfo", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "VReg", ")", ";", "SDValue", "ArgIn", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "VReg", ",", "RegVT", ")", ";", "InVals", ".", "push_back", "(", "ArgIn", ")", ";"], "ground_truth": ["break", ";"], "File": "CJGISelLowering", "Func": "LowerFormalArguments", "Target": "CJG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5831, "Length": 139, "Cover_Rate": 0.5205992509363296, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vtrnq_u8", "(", "uint8x16_t", "a", ",", "uint8x16_t", "b", ")", "{", "return", "(", "uint8x16x2_t", ")", "{", "vtrn1q_u8", "(", "a", ",", "b", ")", ",", "vtrn2q_u8", "(", "a", ",", "b", ")", "}", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vtrnq_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5832, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "Disp", "=", "MCConstantExpr", "::", "create", "(", "<NUM_LIT>", ",", "getContext", "(", ")", ")", ";", "auto", "ShlMemOp", "=", "<STR_LIT>", "(", "getPointerWidth", "(", ")", ",", "<NUM_LIT>", ",", "Disp", ",", "Basereg", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "SMLoc", "{", "}", ",", "SMLoc", "{", "}", ",", "<NUM_LIT>", ")", ";", "ShlInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "ShlMemOp", "->", "addMemOperands", "(", "ShlInst", ",", "<NUM_LIT>", ")", ";", "ShlInst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", ")", ")", ";", "FenceInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "Out", ".", "emitInstruction", "(", "ShlInst", ",", "getSTI", "(", ")", ")", ";", "Out", ".", "emitInstruction", "(", "FenceInst", ",", "getSTI", "(", ")", ")", ";", "return", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "X86AsmParser118", "Func": "applyLVICFIMitigation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5833, "Length": 115, "Cover_Rate": 0.46747967479674796, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "STmp0", ")", ".", "addReg", "(", "InputPtrReg", ")", ".", "addImm", "(", "<STR_LIT>", "::", "NGROUPS_Z", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "STmp1", ")", ".", "addReg", "(", "InputPtrReg", ")", ".", "addImm", "(", "<STR_LIT>", "::", "NGROUPS_Y", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "STmp1", ")", ".", "addReg", "(", "STmp1", ")", ".", "addReg", "(", "STmp0", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "TIDReg", ")", ".", "addReg", "(", "STmp1", ")", ".", "addReg", "(", "TIDIGXReg", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "TIDReg", ")", ".", "addReg", "(", "STmp0", ")", ".", "addReg", "(", "TIDIGYReg", ")", ".", "addReg", "(", "TIDReg", ")", ";", "getAddNoCarry", "(", "Entry", ",", "Insert", ",", "DL", ",", "TIDReg", ")", ".", "addReg", "(", "TIDReg", ")", ".", "addReg", "(", "TIDIGZReg", ")", ";", "}", "else", "{", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "TIDReg", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "TIDReg", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ".", "addReg", "(", "TIDReg", ")", ";", "}"], "ground_truth": ["BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "TIDReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "TIDReg", ")", ";"], "File": "SIInstrInfo1", "Func": "calculateLDSSpillAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5834, "Length": 244, "Cover_Rate": 0.38485804416403785, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "{", "Name", "+=", "<STR_LIT>", ";", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "GetOrCreateSymbol", "(", "Name", ".", "str", "(", ")", ")", ";", "MCSymbol", "*", "&", "StubSym", "=", "getMachOMMI", "(", ")", ".", "getHiddenGVStubEntry", "(", "Sym", ")", ";", "if", "(", "StubSym", "==", "<NUM_LIT>", ")", "{", "assert", "(", "MO", ".", "isGlobal", "(", ")", "&&", "<STR_LIT>", ")", ";", "StubSym", "=", "AsmPrinter", ".", "GetGlobalValueSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ";", "}", "return", "Sym", ";", "}", "case", "<STR_LIT>", ":", "{", "Name", "+=", "<STR_LIT>", ";", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "GetOrCreateSymbol", "(", "Name", ".", "str", "(", ")", ")", ";", "MCSymbol", "*", "&", "StubSym", "=", "getMachOMMI", "(", ")", ".", "getFnStubEntry", "(", "Sym", ")", ";", "if", "(", "StubSym", ")", "return", "Sym", ";", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "{", "StubSym", "=", "AsmPrinter", ".", "GetGlobalValueSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ";", "}", "else", "{", "Name", ".", "erase", "(", "Name", ".", "end", "(", ")", "-", "<NUM_LIT>", ",", "Name", ".", "end", "(", ")", ")", ";", "StubSym", "=", "Ctx", ".", "GetOrCreateSymbol", "(", "Name", ".", "str", "(", ")", ")", ";", "}", "return", "Sym", ";", "}", "}"], "ground_truth": ["return", "Ctx", ".", "GetOrCreateSymbol", "(", "Name", ".", "str", "(", ")", ")", ";"], "File": "X86MCInstLower74", "Func": "GetSymbolFromOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5835, "Length": 192, "Cover_Rate": 0.367816091954023, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isPIC", "(", ")", "const", "{", "return", "IsPIC", ";"], "ground_truth": ["}"], "File": "X86AsmParser (2)4", "Func": "isPIC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5836, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ST", "->", "hasAVX", "(", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "X86TargetTransformInfo115", "Func": "getMaxInterleaveFactor", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5837, "Length": 14, "Cover_Rate": 0.4117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vshlltq_x", "(", "uint16x8_t", "__a", ",", "const", "int", "__imm", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__arm_vshlltq_x_n_u16", "(", "__a", ",", "__imm", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vshlltq_x", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5838, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Value0", ",", "Value1", ";", "std", "::", "tie", "(", "Value0", ",", "Value1", ")", "=", "splitVector", "(", "StoredVal", ",", "DAG", ",", "DL", ")", ";", "unsigned", "HalfAlign", "=", "(", "StoredVal", ".", "getValueType", "(", ")", ".", "is256BitVector", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "SDValue", "Ptr0", "=", "Store", "->", "getBasePtr", "(", ")", ";", "SDValue", "Ptr1", "=", "DAG", ".", "getMemBasePlusOffset", "(", "Ptr0", ",", "HalfAlign", ",", "DL", ")", ";", "unsigned", "Alignment", "=", "Store", "->", "getAlignment", "(", ")", ";"], "ground_truth": ["SDValue", "Ch0", "=", "DAG", ".", "getStore", "(", "Store", "->", "getChain", "(", ")", ",", "DL", ",", "Value0", ",", "Ptr0", ",", "Store", "->", "getPointerInfo", "(", ")", ",", "Alignment", ",", "Store", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";"], "File": "X86ISelLowering136", "Func": "splitVectorStore", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5839, "Length": 112, "Cover_Rate": 0.448, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CONSTEXPR", "svqshl_impl", "(", ")", ":", "unspec_based_function", "(", "UNSPEC_SQSHL", ",", "UNSPEC_UQSHL", ",", "-", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "aarch64-sve-builtins-sve2", "Func": "svqshl_impl", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5840, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", ")", "{", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "REG", ")", "{", "rtx", "temp", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "rtx", "val", "=", "force_operand", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "temp", ")", ";", "if", "(", "val", "!=", "temp", ")", "emit_move_insn", "(", "temp", ",", "val", ")", ";", "x", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "temp", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "REG", ")", "{", "rtx", "temp", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "rtx", "val", "=", "force_operand", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "temp", ")", ";", "if", "(", "val", "!=", "temp", ")", "emit_move_insn", "(", "temp", ",", "val", ")", ";", "x", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "temp", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "}", "}", "if", "(", "constant_term", "!=", "const0_rtx", ")", "x", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "x", ",", "constant_term", ")", ";", "return", "x", ";"], "ground_truth": ["}"], "File": "s3903", "Func": "legitimize_address", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5841, "Length": 169, "Cover_Rate": 0.41119221411192214, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "assert", "(", "CI", ".", "InstClass", "==", "BUFFER_LOAD", "||", "CI", ".", "InstClass", "==", "BUFFER_STORE", ")", ";", "return", "<STR_LIT>", "(", "<STR_LIT>", "(", "CI", ".", "I", "->", "getOpcode", "(", ")", ")", ",", "Width", ")", ";", "case", "UNKNOWN", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "S_BUFFER_LOAD_IMM", ":", "switch", "(", "Width", ")", "{", "default", ":", "return", "<NUM_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "SILoadStoreOptimizer33", "Func": "getNewOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5842, "Length": 67, "Cover_Rate": 0.4557823129251701, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vdup_n_u64", "(", "uint64_t", "__a", ")", "{", "return", "(", "uint64x1_t", ")", "{", "__a", "}", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vdup_n_u64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5843, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "scope_counter", "(", "int", "&", "counter", ")", ":", "m_counter", "(", "counter", ")", "{", "++", "m_counter", ";"], "ground_truth": ["}"], "File": "sh", "Func": "scope_counter", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5844, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Size2", "=", "Bytes", "-", "Size1", ";", "SDValue", "Chain1", "=", "memsetStore", "(", "DAG", ",", "DL", ",", "Chain", ",", "Dst", ",", "ByteVal", ",", "Size1", ",", "Alignment", ".", "value", "(", ")", ",", "DstPtrInfo", ")", ";", "if", "(", "Size2", "==", "<NUM_LIT>", ")", "return", "Chain1", ";", "Dst", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "Dst", ",", "DAG", ".", "getConstant", "(", "Size1", ",", "DL", ",", "PtrVT", ")", ")", ";", "DstPtrInfo", "=", "DstPtrInfo", ".", "getWithOffset", "(", "Size1", ")", ";", "SDValue", "Chain2", "=", "memsetStore", "(", "DAG", ",", "DL", ",", "Chain", ",", "Dst", ",", "ByteVal", ",", "Size2", ",", "std", "::", "min", "(", "(", "unsigned", ")", "Alignment", ".", "value", "(", ")", ",", "Size1", ")", ",", "DstPtrInfo", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Chain1", ",", "Chain2", ")", ";", "}", "}", "else", "{", "if", "(", "Bytes", "<=", "<NUM_LIT>", ")", "{", "SDValue", "Chain1", "=", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "Byte", ",", "Dst", ",", "DstPtrInfo", ",", "Alignment", ")", ";", "if", "(", "Bytes", "==", "<NUM_LIT>", ")", "return", "Chain1", ";", "SDValue", "Dst2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "Dst", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "PtrVT", ")", ")", ";", "SDValue", "Chain2", "=", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "Byte", ",", "Dst2", ",", "DstPtrInfo", ".", "getWithOffset", "(", "<NUM_LIT>", ")", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Chain1", ",", "Chain2", ")", ";", "}", "}", "assert", "(", "Bytes", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "auto", "*", "CByte", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Byte", ")", ";"], "ground_truth": ["if", "(", "CByte", "&&", "CByte", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", "return", "emitMemMem", "(", "DAG", ",", "DL", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Chain", ",", "Dst", ",", "Dst", ",", "Bytes", ")", ";"], "File": "SystemZSelectionDAGInfo", "Func": "EmitTargetCodeForMemset", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5845, "Length": 295, "Cover_Rate": 0.5383211678832117, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "instCombineSVEDup", "(", "IC", ",", "II", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "instCombineSVECmpNE", "(", "IC", ",", "II", ")", ";", "case", "<STR_LIT>", ":", "return", "instCombineRDFFR", "(", "IC", ",", "II", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "instCombineSVELast", "(", "IC", ",", "II", ")", ";", "case", "<STR_LIT>", ":", "return", "instCombineSVECntElts", "(", "IC", ",", "II", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "instCombineSVECntElts", "(", "IC", ",", "II", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "instCombineSVECntElts", "(", "IC", ",", "II", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "instCombineSVECntElts", "(", "IC", ",", "II", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "instCombineSVEPTest", "(", "IC", ",", "II", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "instCombineSVEVectorMul", "(", "IC", ",", "II", ")", ";", "case", "<STR_LIT>", ":", "return", "instCombineSVETBL", "(", "IC", ",", "II", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "instCombineSVEUnpack", "(", "IC", ",", "II", ")", ";", "}"], "ground_truth": ["return", "None", ";"], "File": "AArch64TargetTransformInfo25", "Func": "instCombineIntrinsic", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5846, "Length": 168, "Cover_Rate": 0.6436781609195402, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__arm_vdupq_m_n_f32", "(", "__inactive", ",", "__a", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vdupq_m", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5847, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Char", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Char", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Limit", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "Src", ",", "Length", ")", ";", "SDValue", "End", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VTs", ",", "Chain", ",", "Limit", ",", "Src", ",", "Char", ")", ";", "Chain", "=", "End", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "Glue", "=", "End", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "End", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "PtrVT", ")", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["Ops", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", ";"], "File": "SystemZSelectionDAGInfo1", "Func": "EmitTargetCodeForMemchr", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5848, "Length": 140, "Cover_Rate": 0.4560260586319218, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "C", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Scale", "=", "DAG", ".", "getTargetConstant", "(", "C", "->", "getZExtValue", "(", ")", ",", "dl", ",", "<STR_LIT>", ")", ";", "unsigned", "MinElts", "=", "std", "::", "min", "(", "Index", ".", "getSimpleValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ";", "MVT", "MaskVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "MinElts", ")", ";", "SDValue", "VMask", "=", "getMaskNode", "(", "Mask", ",", "MaskVT", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "Op", ".", "getValueType", "(", ")", ",", "MaskVT", ",", "<STR_LIT>", ")", ";", "SDValue", "Disp", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "Segment", "=", "DAG", ".", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "Src", ".", "isUndef", "(", ")", "||", "<STR_LIT>", "(", "VMask", ".", "getNode", "(", ")", ")", ")", "Src", "=", "getZeroVector", "(", "Op", ".", "getSimpleValueType", "(", ")", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ";"], "File": "X86ISelLowering182", "Func": "getGatherNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5849, "Length": 156, "Cover_Rate": 0.50814332247557, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "CmpLHS", "=", "Cmp", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "CmpRHS", "=", "Cmp", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "CmpLHS", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Opc", "=", "CmpLHS", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", "!=", "<STR_LIT>", "&&", "Opc", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "OpRHS", "=", "CmpLHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "auto", "*", "OpRHSC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "OpRHS", ")", ";", "if", "(", "!", "OpRHSC", ")", "return", "SDValue", "(", ")", ";", "APInt", "Addend", "=", "OpRHSC", "->", "getAPIntValue", "(", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", ")", "Addend", "=", "-", "Addend", ";", "auto", "*", "CmpRHSC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "CmpRHS", ")", ";", "if", "(", "!", "CmpRHSC", ")", "return", "SDValue", "(", ")", ";", "APInt", "Comparison", "=", "CmpRHSC", "->", "getAPIntValue", "(", ")", ";", "if", "(", "Comparison", "==", "-", "Addend", ")", "{", "auto", "*", "AN", "=", "cast", "<", "AtomicSDNode", ">", "(", "CmpLHS", ".", "getNode", "(", ")", ")", ";", "auto", "AtomicSub", "=", "DAG", ".", "getAtomic", "(", "<STR_LIT>", ",", "SDLoc", "(", "CmpLHS", ")", ",", "CmpLHS", ".", "getValueType", "(", ")", ",", "CmpLHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "CmpLHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "-", "Addend", ",", "SDLoc", "(", "CmpRHS", ")", ",", "CmpRHS", ".", "getValueType", "(", ")", ")", ",", "AN", "->", "getMemOperand", "(", ")", ")", ";", "auto", "LockOp", "=", "lowerAtomicArithWithLOCK", "(", "AtomicSub", ",", "DAG", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "CmpLHS", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getUNDEF", "(", "CmpLHS", ".", "getValueType", "(", ")", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "CmpLHS", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "LockOp", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "return", "LockOp", ";", "}", "if", "(", "!", "Comparison", ".", "isNullValue", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "CC", "==", "<STR_LIT>", "&&", "Addend", "==", "<NUM_LIT>", ")", "CC", "=", "<STR_LIT>", ";", "else", "if", "(", "CC", "==", "<STR_LIT>", "&&", "Addend", "==", "<NUM_LIT>", ")", "CC", "=", "<STR_LIT>", ";"], "ground_truth": ["else", "if", "(", "CC", "==", "<STR_LIT>", "&&", "Addend", "==", "-", "<NUM_LIT>", ")", "CC", "=", "<STR_LIT>", ";"], "File": "X86ISelLowering71", "Func": "combineSetCCAtomicArith", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5850, "Length": 340, "Cover_Rate": 0.6614785992217899, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MBB", ".", "getName", "(", ")", "<<", "<STR_LIT>", ")", ";", "for", "(", "MachineInstr", "&", "HiLUI", ":", "MBB", ")", "{", "MachineInstr", "*", "LoADDI", "=", "nullptr", ";", "if", "(", "!", "detectLuiAddiGlobal", "(", "HiLUI", ",", "LoADDI", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "LoADDI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getGlobal", "(", ")", "<<", "<STR_LIT>", ")", ";", "MadeChange", "|=", "detectAndFoldOffset", "(", "HiLUI", ",", "*", "LoADDI", ")", ";", "}"], "ground_truth": ["}"], "File": "RISCVMergeBaseOffset", "Func": "runOnMachineFunction", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5851, "Length": 79, "Cover_Rate": 0.5266666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "OneVec", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "APInt", "SplatVal", ";", "if", "(", "!", "<STR_LIT>", "(", "OneVec", ",", "SplatVal", ")", "||", "!", "SplatVal", ".", "isOneValue", "(", ")", ")", "return", "false", ";", "SDLoc", "DL", "(", "Node", ")", ";", "SDValue", "AllOnesVec", ";", "APInt", "Ones", "=", "APInt", "::", "getAllOnesValue", "(", "<NUM_LIT>", ")", ";", "assert", "(", "VT", ".", "getSizeInBits", "(", ")", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "NumElts", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "assert", "(", "NumElts", ">", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "AllOnesVec", "=", "CurDAG", "->", "getConstant", "(", "Ones", ",", "DL", ",", "<STR_LIT>", "(", "<STR_LIT>", ",", "NumElts", ")", ")", ";"], "ground_truth": ["insertDAGNode", "(", "*", "CurDAG", ",", "X", ",", "AllOnesVec", ")", ";"], "File": "X86ISelDAGToDAG138", "Func": "combineIncDecVector", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5852, "Length": 115, "Cover_Rate": 0.42124542124542125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GCNRPTracker", "(", "const", "LiveIntervals", "&", "LIS_", ")", ":", "LIS", "(", "LIS_", ")", "{"], "ground_truth": ["}"], "File": "GCNRegPressure", "Func": "GCNRPTracker", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5853, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>AsmPrinter", "(", "raw_ostream", "&", "o", ",", "TargetMachine", "&", "tm", ",", "const", "TargetAsmInfo", "*", "T", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "V", ")", ":", "AsmPrinter", "(", "o", ",", "tm", ",", "T", ",", "OL", ",", "V", ")", "{"], "ground_truth": ["}"], "File": "AlphaAsmPrinter3", "Func": "AlphaAsmPrinter", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5854, "Length": 39, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TOCEntry", "==", "<NUM_LIT>", ")", "TOCEntry", "=", "OutContext", ".", "GetOrCreateSymbol", "(", "StringRef", "(", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", ")", "+", "<STR_LIT>", "+", "Twine", "(", "LabelID", "++", ")", ")", ";", "O", "<<", "*", "TOCEntry", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "PPCAsmPrinter71", "Func": "printTOCEntryLabel", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5855, "Length": 38, "Cover_Rate": 0.38, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<ISA_LIT>Lowering", "->", "SelectAddressRegImm", "(", "N", ",", "Disp", ",", "Base", ",", "*", "CurDAG", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "PPCISelDAGToDAG (2)2", "Func": "SelectAddrImmX4", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5856, "Length": 18, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerVAARG", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "assert", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "Subtarget", "->", "isTargetLinux", "(", ")", "||", "Subtarget", "->", "isTargetDarwin", "(", ")", "||", "Subtarget", "->", "isTargetNaCl", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Op", ".", "getNode", "(", ")", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", ";", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "SrcPtr", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "Value", "*", "SV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";", "unsigned", "Align", "=", "Op", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "EVT", "ArgVT", "=", "Op", ".", "getNode", "(", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "Type", "*", "ArgTy", "=", "ArgVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "uint32_t", "ArgSize", "=", "getDataLayout", "(", ")", "->", "getTypeAllocSize", "(", "ArgTy", ")", ";", "uint8_t", "ArgMode", ";", "if", "(", "ArgVT", "==", "<STR_LIT>", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "ArgVT", ".", "isFloatingPoint", "(", ")", "&&", "ArgSize", "<=", "<NUM_LIT>", ")", "{", "ArgMode", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "ArgVT", ".", "isInteger", "(", ")", "&&", "ArgSize", "<=", "<NUM_LIT>", ")", "{"], "ground_truth": ["ArgMode", "=", "<NUM_LIT>", ";"], "File": "X86ISelLowering213", "Func": "LowerVAARG", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5857, "Length": 218, "Cover_Rate": 0.49321266968325794, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVSHRs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5858, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_u32_f32", "(", "float32x2_t", "__a", ")", "{", "return", "(", "uint32x2_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vreinterpret_u32_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5859, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "EndCOFFSymbolDef", "(", ")", "override", "{"], "ground_truth": ["}"], "File": "PatmosInstrInfo1", "Func": "EndCOFFSymbolDef", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 5860, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Vec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ")", ";", "Vec", "=", "Concat128BitVectors", "(", "Vec", ",", "Vec", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "DAG", ",", "dl", ")", ";", "}", "}", "else", "if", "(", "VT", ".", "is128BitVector", "(", ")", ")", "{", "Vec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ")", ";", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Vec", ")", ";"], "File": "X86ISelLowering116", "Func": "getOnesVector", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5861, "Length": 92, "Cover_Rate": 0.42592592592592593, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", "unsigned", "Opc", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";"], "ground_truth": ["}"], "File": "TLCS900InstrInfo", "Func": "copyPhysReg", "Target": "TLCS900", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5862, "Length": 95, "Cover_Rate": 0.9223300970873787, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "num_elements", ";", "i", "++", ")", "{", "bool", "invert", "=", "opts", "[", "i", "]", ".", "invert", ";", "const", "char", "*", "name", "=", "opts", "[", "i", "]", ".", "name", ";", "const", "char", "*", "no_str", "=", "<STR_LIT>", ";", "HOST_WIDE_INT", "mask", "=", "opts", "[", "i", "]", ".", "mask", ";", "size_t", "len", "=", "comma_len", "+", "prefix_len", "+", "strlen", "(", "name", ")", ";", "if", "(", "!", "invert", ")", "{", "if", "(", "(", "flags", "&", "mask", ")", "==", "<NUM_LIT>", ")", "{", "no_str", "=", "<STR_LIT>", ";", "len", "+=", "strlen", "(", "<STR_LIT>", ")", ";", "}", "flags", "&=", "~", "mask", ";"], "ground_truth": ["}"], "File": "rs6000", "Func": "rs6000_print_options_internal", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5863, "Length": 100, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "machine_mode", "mips_dwarf_frame_reg_mode", "(", "int", "regno", ")", "{", "machine_mode", "mode", "=", "default_dwarf_frame_reg_mode", "(", "regno", ")", ";", "if", "(", "FP_REG_P", "(", "regno", ")", "&&", "mips_abi", "==", "ABI_32", "&&", "TARGET_FLOAT64", ")", "mode", "=", "SImode", ";"], "ground_truth": ["return", "mode", ";"], "File": "mips4", "Func": "mips_dwarf_frame_reg_mode", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5864, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "ChunkIdx", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "(", "Imm", ">>", "(", "ChunkIdx", "*", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ";"], "File": "AArch64ExpandImm", "Func": "getChunk", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5865, "Length": 22, "Cover_Rate": 0.6470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "RISCV_BUILTIN_GENERAL", ":", "if", "(", "subcode", ">=", "ARRAY_SIZE", "(", "riscv_builtins", ")", ")", "return", "error_mark_node", ";", "return", "riscv_builtin_decls", "[", "subcode", "]", ";", "case", "RISCV_BUILTIN_VECTOR", ":"], "ground_truth": ["return", "<STR_LIT>", "(", "subcode", ",", "initialize_p", ")", ";"], "File": "riscv-builtins1", "Func": "riscv_builtin_decl", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5866, "Length": 32, "Cover_Rate": 0.48484848484848486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cmpgt_pi16", "(", "__m64", "__m1", ",", "__m64", "__m2", ")", "{", "return", "(", "__m64", ")", "__builtin_ia32_pcmpgtw", "(", "(", "__v4hi", ")", "__m1", ",", "(", "__v4hi", ")", "__m2", ")", ";"], "ground_truth": ["}"], "File": "mmintrin", "Func": "_mm_cmpgt_pi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5867, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "m32c_extra_memory_constraint", "(", "char", "c", ",", "const", "char", "*", "str", "ATTRIBUTE_UNUSED", ")", "{", "return", "c", "==", "'S'", ";"], "ground_truth": ["}"], "File": "m32c2", "Func": "m32c_extra_memory_constraint", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5868, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MemoryLegalizer", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "SIMemoryLegalizer", "Func": "SIMemoryLegalizer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5869, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "BasePtr", ";", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "bool", "AfterFPPop", "=", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ";", "if", "(", "hasBasePointer", "(", "MF", ")", ")", "BasePtr", "=", "(", "FrameIndex", "<", "<NUM_LIT>", "?", "FramePtr", ":", "getBaseRegister", "(", ")", ")", ";", "else", "if", "(", "needsStackRealignment", "(", "MF", ")", ")", "BasePtr", "=", "(", "FrameIndex", "<", "<NUM_LIT>", "?", "FramePtr", ":", "StackPtr", ")", ";", "else", "if", "(", "AfterFPPop", ")", "BasePtr", "=", "StackPtr", ";", "else", "BasePtr", "=", "(", "TFI", "->", "hasFP", "(", "MF", ")", "?", "FramePtr", ":", "StackPtr", ")", ";", "if", "(", "Opc", "==", "TargetOpcode", "::", "LOCAL_ESCAPE", ")", "{", "MachineOperand", "&", "FI", "=", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ";", "bool", "IsWinEH", "=", "MF", ".", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", "->", "usesWindowsCFI", "(", ")", ";", "int", "Offset", ";", "if", "(", "IsWinEH", ")", "Offset", "=", "TFI", "->", "getFrameIndexOffsetFromSP", "(", "MF", ",", "FrameIndex", ")", ";", "else", "Offset", "=", "TFI", "->", "getFrameIndexOffset", "(", "MF", ",", "FrameIndex", ")", ";", "FI", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "return", ";", "}", "if", "(", "Opc", "==", "<STR_LIT>", "&&", "<STR_LIT>", ".", "contains", "(", "BasePtr", ")", ")", "BasePtr", "=", "get<ISA_LIT>SubSuperRegister", "(", "BasePtr", ",", "<STR_LIT>", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "BasePtr", ",", "false", ")", ";", "int", "FIOffset", ";", "if", "(", "AfterFPPop", ")", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "FIOffset", "=", "MFI", "->", "getObjectOffset", "(", "FrameIndex", ")", "-", "TFI", "->", "getOffsetOfLocalArea", "(", ")", ";", "}", "else", "FIOffset", "=", "TFI", "->", "getFrameIndexOffset", "(", "MF", ",", "FrameIndex", ")", ";", "if", "(", "BasePtr", "==", "StackPtr", ")", "FIOffset", "+=", "SPAdj", ";", "if", "(", "Opc", "==", "TargetOpcode", "::", "STACKMAP", "||", "Opc", "==", "TargetOpcode", "::", "PATCHPOINT", ")", "{", "assert", "(", "BasePtr", "==", "FramePtr", "&&", "<STR_LIT>", ")", ";", "int64_t", "Offset", "=", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "+", "FIOffset", ";", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "return", ";", "}", "if", "(", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "{", "int", "Imm", "=", "(", "int", ")", "(", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "int", "Offset", "=", "FIOffset", "+", "Imm", ";", "assert", "(", "(", "!", "Is64Bit", "||", "isInt", "<", "<NUM_LIT>", ">", "(", "(", "long", "long", ")", "FIOffset", "+", "Imm", ")", ")", "&&", "<STR_LIT>", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "}", "else", "{", "uint64_t", "Offset", "=", "FIOffset", "+", "(", "uint64_t", ")", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "getOffset", "(", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "setOffset", "(", "Offset", ")", ";"], "ground_truth": ["}"], "File": "X86RegisterInfo72", "Func": "eliminateFrameIndex", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5870, "Length": 449, "Cover_Rate": 0.8439849624060151, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vsubq_n_f32", "(", "float32x4_t", "__a", ",", "float32_t", "__b", ")", "{", "return", "__builtin_mve_vsubq_n_fv4sf", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vsubq_n_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5871, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "QII", "->", "mayBeNewStore", "(", "MI", ")", ")", "return", "false", ";", "if", "(", "GetStoreValueOperand", "(", "MI", ")", ".", "isReg", "(", ")", "&&", "GetStoreValueOperand", "(", "MI", ")", ".", "getReg", "(", ")", "!=", "DepReg", ")", "return", "false", ";", "const", "<ISA_LIT>RegisterInfo", "*", "QRI", "=", "(", "const", "<ISA_LIT>RegisterInfo", "*", ")", "TM", ".", "getRegisterInfo", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "PacketMI", "->", "getDesc", "(", ")", ";", "const", "TargetRegisterClass", "*", "PacketRC", "=", "QII", "->", "getRegClass", "(", "MCID", ",", "<NUM_LIT>", ",", "QRI", ",", "MF", ")", ";", "for", "(", "std", "::", "vector", "<", "MachineInstr", "*", ">", "::", "iterator", "VI", "=", "CurrentPacketMIs", ".", "begin", "(", ")", ",", "VE", "=", "CurrentPacketMIs", ".", "end", "(", ")", ";", "(", "VI", "!=", "VE", ")", ";", "++", "VI", ")", "{", "SUnit", "*", "PacketSU", "=", "MIToSUnit", "[", "*", "VI", "]", ";", "if", "(", "PacketSU", "->", "getInstr", "(", ")", "->", "getDesc", "(", ")", ".", "mayStore", "(", ")", "||", "PacketSU", "->", "getInstr", "(", ")", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "PacketSU", "->", "getInstr", "(", ")", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "}", "if", "(", "PacketRC", "==", "&", "<STR_LIT>", ")", "{", "return", "false", ";", "}", "if", "(", "QII", "->", "isPostIncrement", "(", "MI", ")", "&&", "MI", "->", "getDesc", "(", ")", ".", "mayStore", "(", ")", "&&", "GetPostIncrementOperand", "(", "MI", ",", "QII", ")", ".", "getReg", "(", ")", "==", "DepReg", ")", "{", "return", "false", ";", "}", "if", "(", "QII", "->", "isPostIncrement", "(", "PacketMI", ")", "&&", "PacketMI", "->", "getDesc", "(", ")", ".", "mayLoad", "(", ")", "&&", "GetPostIncrementOperand", "(", "PacketMI", ",", "QII", ")", ".", "getReg", "(", ")", "==", "DepReg", ")", "{", "return", "false", ";", "}", "if", "(", "QII", "->", "isPredicated", "(", "PacketMI", ")", ")", "{", "if", "(", "!", "QII", "->", "isPredicated", "(", "MI", ")", ")", "return", "false", ";", "unsigned", "predRegNumSrc", "=", "<NUM_LIT>", ";", "unsigned", "predRegNumDst", "=", "<NUM_LIT>", ";", "const", "TargetRegisterClass", "*", "predRegClass", "=", "NULL", ";", "for", "(", "unsigned", "opNum", "=", "<NUM_LIT>", ";", "opNum", "<", "PacketMI", "->", "getNumOperands", "(", ")", ";", "opNum", "++", ")", "{", "if", "(", "PacketMI", "->", "getOperand", "(", "opNum", ")", ".", "isReg", "(", ")", ")", "predRegNumSrc", "=", "PacketMI", "->", "getOperand", "(", "opNum", ")", ".", "getReg", "(", ")", ";", "predRegClass", "=", "QRI", "->", "getMinimalPhysRegClass", "(", "predRegNumSrc", ")", ";", "if", "(", "predRegClass", "==", "&", "<STR_LIT>", ")", "{", "break", ";", "}", "}", "assert", "(", "(", "predRegClass", "==", "&", "<STR_LIT>", ")", "&&", "(", "<STR_LIT>", ")", ")", ";", "for", "(", "unsigned", "opNum", "=", "<NUM_LIT>", ";", "opNum", "<", "MI", "->", "getNumOperands", "(", ")", ";", "opNum", "++", ")", "{"], "ground_truth": ["if", "(", "MI", "->", "getOperand", "(", "opNum", ")", ".", "isReg", "(", ")", ")", "predRegNumDst", "=", "MI", "->", "getOperand", "(", "opNum", ")", ".", "getReg", "(", ")", ";"], "File": "HexagonVLIWPacketizer15", "Func": "CanPromoteToNewValueStore", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5872, "Length": 425, "Cover_Rate": 0.4851598173515982, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>AsmBackend", "(", ")", "{"], "ground_truth": ["}"], "File": "FISCAsmBackend", "Func": "~FISCAsmBackend", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5873, "Length": 6, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "EltVT", ")", ";", "SDValue", "AllOnes", "=", "DAG", ".", "getAllOnesConstant", "(", "DL", ",", "EltVT", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "VMaskOps", "(", "Mask", ".", "size", "(", ")", ",", "Zero", ")", ";", "SDValue", "V", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "Size", "=", "Mask", ".", "size", "(", ")", ";", "i", "<", "Size", ";", "++", "i", ")", "{"], "ground_truth": ["if", "(", "Zeroable", "[", "i", "]", ")", "continue", ";"], "File": "X86ISelLowering115", "Func": "lowerVectorShuffleAsBitMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5874, "Length": 78, "Cover_Rate": 0.3236514522821577, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StackRealigned", "=", "s", ";"], "ground_truth": ["}"], "File": "AArch64MachineFunctionInfo1", "Func": "setStackRealigned", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5875, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG46", "Func": "SelectT2AddrModeImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5876, "Length": 67, "Cover_Rate": 0.3701657458563536, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "missingFeature", "(", "llvm", "::", "SMLoc", "const", "&", "Loc", ",", "uint64_t", "const", "&", "ErrorInfo", ")", "{"], "ground_truth": ["return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";"], "File": "SNESAsmParser", "Func": "missingFeature", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5877, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "MI", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isUse", "(", ")", ")", "continue", ";"], "ground_truth": ["if", "(", "!", "usesRegClass", "(", "MO", ",", "&", "<STR_LIT>", ")", "&&", "!", "usesRegClass", "(", "MO", ",", "&", "<STR_LIT>", ")", ")", "continue", ";"], "File": "A15SDOptimizer (2)", "Func": "getReadDPRs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5878, "Length": 70, "Cover_Rate": 0.4697986577181208, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "bool", "IsStore", "=", "MI", "->", "mayStore", "(", ")", ";", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "int", "LoadStoreOp", "=", "IsStore", "?", "getOffsetMUBUFStore", "(", "Opc", ")", ":", "getOffsetMUBUFLoad", "(", "Opc", ")", ";", "if", "(", "LoadStoreOp", "==", "-", "<NUM_LIT>", ")", "return", "false", ";", "const", "MachineOperand", "*", "Reg", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "<STR_LIT>", "::", "vdata", ")", ";", "if", "(", "spillVGPRtoAGPR", "(", "ST", ",", "*", "MBB", ",", "MI", ",", "Index", ",", "<NUM_LIT>", ",", "Reg", "->", "getReg", "(", ")", ",", "false", ")", ".", "getInstr", "(", ")", ")", "return", "true", ";", "MachineInstrBuilder", "NewMI", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "LoadStoreOp", ")", ")", ".", "add", "(", "*", "Reg", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "<STR_LIT>", "::", "srsrc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "<STR_LIT>", "::", "soffset", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";", "const", "MachineOperand", "*", "VDataIn", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "<STR_LIT>", "::", "vdata_in", ")", ";"], "ground_truth": ["if", "(", "VDataIn", ")", "NewMI", ".", "add", "(", "*", "VDataIn", ")", ";"], "File": "SIRegisterInfo (3)", "Func": "buildMUBUFOffsetLoadStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5879, "Length": 236, "Cover_Rate": 0.8644688644688645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetAsmStreamer", "::", "emitDirectiveOptionNoPIC", "(", ")", "{", "OS", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "RISCVTargetStreamer", "Func": "emitDirectiveOptionNoPIC", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5880, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "LoadOpc", ")", ",", "Reg", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "auto", "Flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ";", "MachineMemOperand", "*", "MMO", "=", "MBB", ".", "getParent", "(", ")", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getGOT", "(", "*", "MBB", ".", "getParent", "(", ")", ")", ",", "Flags", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["MIB", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";"], "File": "ARMBaseInstrInfo103", "Func": "expandLoadStackGuardBase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5881, "Length": 95, "Cover_Rate": 0.3242320819112628, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isCheapAddrSpaceCast", "(", "unsigned", "SrcAS", ",", "unsigned", "DestAS", ")", "const", "{", "if", "(", "SrcAS", "==", "AMDGPUA<ISA_LIT>", ".", "FLAT_ADDRESS", ")", "return", "true", ";"], "ground_truth": ["return", "isNoopAddrSpaceCast", "(", "SrcAS", ",", "DestAS", ")", ";"], "File": "SIISelLowering", "Func": "isCheapAddrSpaceCast", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5882, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "mcii", ",", "const", "MCSubtargetInfo", "&", "sti", ",", "MCContext", "&", "ctx", ")", ":", "MCII", "(", "mcii", ")", ",", "STI", "(", "sti", ")", ",", "Ctx", "(", "ctx", ")", "{"], "ground_truth": ["}"], "File": "BPFMCCodeEmitter17", "Func": "BPFMCCodeEmitter", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5883, "Length": 33, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "is<ISA_LIT>", ")", "emit<ISA_LIT>RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "DestReg", ",", "SrcReg", ",", "NumBytes", ",", "Pred", ",", "PredReg", ",", "TII", ",", "MIFlags", ")", ";", "else", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "DestReg", ",", "SrcReg", ",", "NumBytes", ",", "Pred", ",", "PredReg", ",", "TII", ",", "MIFlags", ")", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering (2)", "Func": "emitRegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5884, "Length": 52, "Cover_Rate": 0.48148148148148145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "SImode", ":", "return", "TARGET_AVX512F", "?", "V16SImode", ":", "(", "TARGET_AVX", "&&", "!", "TARGET_PREFER_AVX128", ")", "?", "V8SImode", ":", "V4SImode", ";", "case", "DImode", ":", "return", "TARGET_AVX512F", "?", "V8DImode", ":", "(", "TARGET_AVX", "&&", "!", "TARGET_PREFER_AVX128", ")", "?", "V4DImode", ":", "V2DImode", ";", "case", "SFmode", ":", "if", "(", "TARGET_AVX512F", ")", "return", "V16SFmode", ";", "else", "if", "(", "TARGET_AVX", "&&", "!", "TARGET_PREFER_AVX128", ")", "return", "V8SFmode", ";", "else", "return", "V4SFmode", ";", "case", "DFmode", ":", "if", "(", "TARGET_AVX512F", ")", "return", "V8DFmode", ";", "else", "if", "(", "TARGET_AVX", "&&", "!", "TARGET_PREFER_AVX128", ")", "return", "V4DFmode", ";"], "ground_truth": ["else", "if", "(", "TARGET_SSE2", ")", "return", "V2DFmode", ";"], "File": "i3866", "Func": "ix86_preferred_simd_mode", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5885, "Length": 92, "Cover_Rate": 0.5822784810126582, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["unsigned", "Src", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "File": "SILowerControlFlow (2)", "Func": "Break", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5886, "Length": 48, "Cover_Rate": 0.4897959183673469, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fprintf", "(", "stream", ",", "<STR_LIT>", ",", "reg_names", "[", "MMIX_STATIC_CHAIN_REGNUM", "]", ")", ";", "fprintf", "(", "stream", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "stream", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "stream", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "stream", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "mmix", "Func": "mmix_asm_trampoline_template", "Target": "mmix", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5887, "Length": 41, "Cover_Rate": 0.7192982456140351, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>JITInfo", "*", "getJITInfo", "(", ")", "override", "{", "return", "&", "JITInfo", ";"], "ground_truth": ["}"], "File": "MipsTargetMachine26", "Func": "getJITInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5888, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "int64_t", "Offset", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getOffset", "(", ")", ";"], "ground_truth": ["SDValue", "Result", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "SDLoc", "(", "Op", ")", ",", "getPointerTy", "(", "DL", ")", ",", "Offset", ")", ";"], "File": "AAPISelLowering", "Func": "LowerGlobalAddress", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5889, "Length": 54, "Cover_Rate": 0.5346534653465347, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "override", "{"], "ground_truth": ["}"], "File": "R600FrameLowering", "Func": "emitEpilogue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5890, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PM", ".", "add", "(", "createBlackfinISelDag", "(", "*", "this", ",", "OptLevel", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "BlackfinTargetMachine", "Func": "addInstSelector", "Target": "Blackfin", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5891, "Length": 16, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emitFrameDirective", "(", ")", ";", "if", "(", "OutStreamer", ".", "hasRawTextSupport", "(", ")", ")", "{", "SmallString", "<", "<NUM_LIT>", ">", "Str", ";", "raw_svector_ostream", "OS", "(", "Str", ")", ";", "printSavedRegsBitmask", "(", "OS", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "OS", ".", "str", "(", ")", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", ")", ")", ";"], "File": "MipsAsmPrinter12", "Func": "EmitFunctionBodyStart", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5892, "Length": 61, "Cover_Rate": 0.5980392156862745, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcmpleq_s16", "(", "int16x8_t", "__a", ",", "int16x8_t", "__b", ")", "{", "return", "__builtin_mve_vcmpleq_sv8hi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcmpleq_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5893, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getRelocationModel", "(", ")", "==", "Reloc", "::", "Static", ")", "{", "Subtarget", ".", "setPICStyle", "(", "PICStyles", "::", "None", ")", ";", "}", "else", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", ")", "{", "Subtarget", ".", "setPICStyle", "(", "PICStyles", "::", "RIPRel", ")", ";", "}", "else", "if", "(", "Subtarget", ".", "isTargetCOFF", "(", ")", ")", "{", "Subtarget", ".", "setPICStyle", "(", "PICStyles", "::", "None", ")", ";", "}", "else", "if", "(", "Subtarget", ".", "isTargetDarwin", "(", ")", ")", "{", "if", "(", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "Subtarget", ".", "setPICStyle", "(", "PICStyles", "::", "StubPIC", ")", ";", "else", "{", "assert", "(", "getRelocationModel", "(", ")", "==", "Reloc", "::", "DynamicNoPIC", ")", ";", "Subtarget", ".", "setPICStyle", "(", "PICStyles", "::", "StubDynamicNoPIC", ")", ";", "}", "}", "else", "if", "(", "Subtarget", ".", "isTargetELF", "(", ")", ")", "{", "Subtarget", ".", "setPICStyle", "(", "PICStyles", "::", "GOT", ")", ";", "}"], "ground_truth": ["if", "(", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Default", ")", "this", "->", "Options", ".", "FloatABIType", "=", "FloatABI", "::", "Hard", ";"], "File": "X86TargetMachine104", "Func": "X86TargetMachine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5894, "Length": 154, "Cover_Rate": 0.6209677419354839, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "WinEHStatePass", "::", "unlinkExceptionRegistration", "(", "IRBuilder", "<", ">", "&", "Builder", ")", "{", "if", "(", "auto", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "Link", ")", ")", "{", "GEP", "=", "cast", "<", "GetElementPtrInst", ">", "(", "GEP", "->", "clone", "(", ")", ")", ";", "Builder", ".", "Insert", "(", "GEP", ")", ";", "Link", "=", "GEP", ";", "}", "Type", "*", "LinkTy", "=", "getEHLinkRegistrationType", "(", ")", ";", "Value", "*", "Next", "=", "Builder", ".", "CreateLoad", "(", "LinkTy", "->", "getPointerTo", "(", ")", ",", "Builder", ".", "CreateStructGEP", "(", "LinkTy", ",", "Link", ",", "<NUM_LIT>", ")", ")", ";", "Constant", "*", "FSZero", "=", "Constant", "::", "getNullValue", "(", "LinkTy", "->", "getPointerTo", "(", ")", "->", "getPointerTo", "(", "<NUM_LIT>", ")", ")", ";", "Builder", ".", "CreateStore", "(", "Next", ",", "FSZero", ")", ";"], "ground_truth": ["}"], "File": "X86WinEHState1", "Func": "unlinkExceptionRegistration", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5895, "Length": 117, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addPreservedID", "(", "MachineLoopInfoID", ")", ";"], "ground_truth": ["AU", ".", "addPreservedID", "(", "MachineDominatorsID", ")", ";"], "File": "X86ExpandPseudo (2)1", "Func": "getAnalysisUsage", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5896, "Length": 14, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "CPEEnd", "=", "CPEOffset", "+", "Size", ";", "if", "(", "CPEEnd", ">", "NextBlockOffset", ")", "{", "Growth", "=", "CPEEnd", "-", "NextBlockOffset", ";", "Growth", "+=", "OffsetToAlignment", "(", "CPEEnd", ",", "<NUM_LIT>", "<<", "NextBlockAlignment", ")", ";", "if", "(", "CPEOffset", "<", "UserOffset", ")", "UserOffset", "+=", "Growth", "+", "UnknownPadding", "(", "MF", "->", "getAlignment", "(", ")", ",", "CPELogAlign", ")", ";", "}", "else", "Growth", "=", "<NUM_LIT>", ";", "return", "isOffsetInRange", "(", "UserOffset", ",", "CPEOffset", ",", "U", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass4", "Func": "isWaterInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5897, "Length": 69, "Cover_Rate": 0.3209302325581395, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "AsmToken", "&", "lexedToken", "=", "lexDefinite", "(", ")", ";", "switch", "(", "lexedToken", ".", "getKind", "(", ")", ")", "{", "default", ":", "return", "AsmToken", "(", "lexedToken", ")", ";", "case", "AsmToken", "::", "Error", ":", "SetError", "(", "Lexer", "->", "getErrLoc", "(", ")", ",", "Lexer", "->", "getErr", "(", ")", ")", ";", "return", "AsmToken", "(", "lexedToken", ")", ";", "case", "AsmToken", "::", "Identifier", ":", "{", "unsigned", "regID", "=", "MatchRegisterName", "(", "lexedToken", ".", "getString", "(", ")", ".", "lower", "(", ")", ")", ";", "if", "(", "regID", ")", "{", "return", "AsmToken", "(", "AsmToken", "::", "Register", ",", "lexedToken", ".", "getString", "(", ")", ",", "static_cast", "<", "int64_t", ">", "(", "regID", ")", ")", ";", "}", "else", "{"], "ground_truth": ["return", "AsmToken", "(", "lexedToken", ")", ";"], "File": "MBlazeAsmLexer1", "Func": "LexTokenUAL", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5898, "Length": 110, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ArrayRef", "<", "int", ">", "Mask", "=", "SVOp", "->", "getMask", "(", ")", ";", "assert", "(", "Mask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["SDValue", "UnpckNode", "=", "lowerVectorShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ";"], "File": "X86ISelLowering173", "Func": "lowerV16I32VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5899, "Length": 43, "Cover_Rate": 0.3028169014084507, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "long", "long", "prev_pow10", ";", "long", "long", "next_pow10", ";", "while", "(", "(", "(", "j", "*", "<NUM_LIT>", ")", "<", "abs_multiplier", ")", "&&", "(", "j", "<", "(", "j", "*", "<NUM_LIT>", ")", ")", ")", "j", "=", "j", "*", "<NUM_LIT>", ";", "prev_pow10", "=", "j", ";", "next_pow10", "=", "j", "*", "<NUM_LIT>", ";", "if", "(", "(", "abs_multiplier", "-", "prev_pow10", "<=", "<NUM_LIT>", ")", "||", "(", "next_pow10", "-", "abs_multiplier", "<=", "<NUM_LIT>", ")", ")", "return", "true", ";", "}", "if", "(", "num_ops", "<=", "<NUM_LIT>", ")", "return", "true", ";", "if", "(", "__builtin_popcount", "(", "multiplier", ")", "<=", "<NUM_LIT>", "||", "__builtin_popcount", "(", "multiplier", ")", ">=", "<NUM_LIT>", ")", "return", "true", ";"], "ground_truth": ["if", "(", "(", "find_mult_constants_used", "(", "multiplier", ")", ")", ")", "return", "true", ";"], "File": "gen-mul-tables", "Func": "tilepro_emit", "Target": "tilepro", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 5900, "Length": 108, "Cover_Rate": 0.5567010309278351, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "char", "ix86_class_max_nregs", "(", "reg_class_t", "rclass", ",", "machine_mode", "mode", ")", "{", "if", "(", "MAYBE_INTEGER_CLASS_P", "(", "rclass", ")", ")", "{", "if", "(", "mode", "==", "XFmode", ")", "return", "(", "TARGET_64BIT", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "else", "if", "(", "mode", "==", "XCmode", ")", "return", "(", "TARGET_64BIT", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "else", "return", "CEIL", "(", "GET_MODE_SIZE", "(", "mode", ")", ",", "UNITS_PER_WORD", ")", ";", "}", "else", "{", "if", "(", "COMPLEX_MODE_P", "(", "mode", ")", ")", "return", "<NUM_LIT>", ";", "else", "return", "<NUM_LIT>", ";", "}"], "ground_truth": ["}"], "File": "i386", "Func": "ix86_class_max_nregs", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5901, "Length": 82, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "StringRef", "computeDataLayout", "(", "const", "Triple", "&", "TT", ")", "{", "if", "(", "TT", ".", "isArch64Bit", "(", ")", ")", "return", "<STR_LIT>", ";", "assert", "(", "TT", ".", "isArch32Bit", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "RISCVTargetMachine1", "Func": "computeDataLayout", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5902, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "(", "ImmValue", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", ")", ";", "Instructions", ".", "push_back", "(", "tmpInst", ")", ";", "tmpInst", ".", "clear", "(", ")", ";", "tmpInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "tmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "RegOp", ".", "getReg", "(", ")", ")", ")", ";", "tmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "RegOp", ".", "getReg", "(", ")", ")", ")", ";", "tmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "ImmValue", "&", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["Instructions", ".", "push_back", "(", "tmpInst", ")", ";"], "File": "MipsAsmParser44", "Func": "expandLoadAddressImm", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5903, "Length": 91, "Cover_Rate": 0.33579335793357934, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__v2df", "__temp_b", "=", "vec_splat", "(", "(", "__v2df", ")", "__B", ",", "<NUM_LIT>", ")", ";", "__result", "=", "__builtin_vsx_xxsldwi", "(", "__result", ",", "__result", ",", "<NUM_LIT>", ")", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "__temp_s", ")", ":", "<STR_LIT>", "(", "__temp_b", ")", ":", ")", ";", "__result", "=", "__builtin_vsx_xxsldwi", "(", "__result", ",", "__temp_s", ",", "<NUM_LIT>", ")", ";", "__result", "[", "<NUM_LIT>", "]", "=", "(", "(", "__v2df", ")", "__B", ")", "[", "<NUM_LIT>", "]", ";"], "ground_truth": ["return", "(", "__m128", ")", "__result", ";"], "File": "emmintrin2", "Func": "_mm_cvtsd_ss", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5904, "Length": 72, "Cover_Rate": 0.6792452830188679, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "assert", "(", "MCE", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "MCE", "->", "getValue", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser2", "Func": "addImm1_32Operands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5905, "Length": 48, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "gen_rtx_PARALLEL", "(", "mode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "mode1", ",", "regno1", ")", ",", "GEN_INT", "(", "offset1", ")", ")", ",", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "mode2", ",", "regno2", ")", ",", "GEN_INT", "(", "offset2", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "riscv2", "Func": "riscv_pass_fpr_pair", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5906, "Length": 46, "Cover_Rate": 0.6133333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", ";", "}", "LatticeCell", "DefC", "=", "Cells", ".", "get", "(", "DefR", ".", "Reg", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "n", "=", "PN", ".", "getNumOperands", "(", ")", ";", "i", "<", "n", ";", "i", "+=", "<NUM_LIT>", ")", "{", "const", "MachineBasicBlock", "*", "PB", "=", "PN", ".", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "unsigned", "PBN", "=", "PB", "->", "getNumber", "(", ")", ";", "if", "(", "!", "EdgeExec", ".", "count", "(", "CFGEdge", "(", "PBN", ",", "MBN", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printMBBReference", "(", "*", "PB", ")", "<<", "<STR_LIT>", "<<", "printMBBReference", "(", "*", "MB", ")", "<<", "<STR_LIT>", ")", ";", "continue", ";", "}", "const", "MachineOperand", "&", "SO", "=", "PN", ".", "getOperand", "(", "i", ")", ";", "RegisterSubReg", "UseR", "(", "SO", ")", ";", "if", "(", "!", "UseR", ".", "Reg", ".", "isVirtual", "(", ")", ")", "goto", "Bottomize", ";", "if", "(", "!", "Cells", ".", "has", "(", "UseR", ".", "Reg", ")", ")", "continue", ";", "LatticeCell", "SrcC", ";", "bool", "Eval", "=", "MCE", ".", "evaluate", "(", "UseR", ",", "Cells", ".", "get", "(", "UseR", ".", "Reg", ")", ",", "SrcC", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printMBBReference", "(", "*", "PB", ")", "<<", "<STR_LIT>", "<<", "printReg", "(", "UseR", ".", "Reg", ",", "&", "MCE", ".", "TRI", ",", "UseR", ".", "SubReg", ")", "<<", "SrcC", "<<", "'\\n'", ")", ";", "Changed", "|=", "Eval", "?", "DefC", ".", "meet", "(", "SrcC", ")", ":", "DefC", ".", "setBottom", "(", ")", ";"], "ground_truth": ["Cells", ".", "update", "(", "DefR", ".", "Reg", ",", "DefC", ")", ";"], "File": "HexagonConstPropagation11", "Func": "visitPHI", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5907, "Length": 245, "Cover_Rate": 0.603448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "InsertMask", "=", "RKnown", ".", "Zero", ".", "getZExtValue", "(", ")", ";", "if", "(", "(", "TargetMask", "|", "InsertMask", ")", "==", "<NUM_LIT>", ")", "{", "unsigned", "Op0Opc", "=", "Op0", ".", "getOpcode", "(", ")", ";", "unsigned", "Op1Opc", "=", "Op1", ".", "getOpcode", "(", ")", ";", "unsigned", "Value", ",", "SH", "=", "<NUM_LIT>", ";", "TargetMask", "=", "~", "TargetMask", ";", "InsertMask", "=", "~", "InsertMask", ";", "if", "(", "Op0Opc", "==", "<STR_LIT>", "&&", "Op1Opc", "==", "<STR_LIT>", ")", "{", "if", "(", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "{", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "std", "::", "swap", "(", "Op0Opc", ",", "Op1Opc", ")", ";", "std", "::", "swap", "(", "TargetMask", ",", "InsertMask", ")", ";", "}", "}", "}", "else", "if", "(", "Op0Opc", "==", "<STR_LIT>", "||", "Op0Opc", "==", "<STR_LIT>", ")", "{", "if", "(", "Op1Opc", "==", "<STR_LIT>", "&&", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "{", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "std", "::", "swap", "(", "Op0Opc", ",", "Op1Opc", ")", ";", "std", "::", "swap", "(", "TargetMask", ",", "InsertMask", ")", ";", "}", "}", "unsigned", "MB", ",", "ME", ";", "if", "(", "isRunOfOnes", "(", "InsertMask", ",", "MB", ",", "ME", ")", ")", "{", "if", "(", "(", "Op1Opc", "==", "<STR_LIT>", "||", "Op1Opc", "==", "<STR_LIT>", ")", "&&", "isInt32Immediate", "(", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Value", ")", ")", "{", "Op1", "=", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SH", "=", "(", "Op1Opc", "==", "<STR_LIT>", ")", "?", "Value", ":", "<NUM_LIT>", "-", "Value", ";", "}", "if", "(", "Op1Opc", "==", "<STR_LIT>", ")", "{", "KnownBits", "MKnown", "=", "CurDAG", "->", "computeKnownBits", "(", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "bool", "CanFoldMask", "=", "InsertMask", "==", "MKnown", ".", "One", ".", "getZExtValue", "(", ")", ";", "unsigned", "SHOpc", "=", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", ";", "if", "(", "(", "SHOpc", "==", "<STR_LIT>", "||", "SHOpc", "==", "<STR_LIT>", ")", "&&", "CanFoldMask", "&&", "isInt32Immediate", "(", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Value", ")", ")", "{", "Op1", "=", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SH", "=", "(", "SHOpc", "==", "<STR_LIT>", ")", "?", "Value", ":", "<NUM_LIT>", "-", "Value", ";", "}", "}", "SH", "&=", "<NUM_LIT>", ";", "SDValue", "Ops", "[", "]", "=", "{", "Op0", ",", "Op1", ",", "getI32Imm", "(", "SH", ",", "dl", ")", ",", "getI32Imm", "(", "MB", ",", "dl", ")", ",", "getI32Imm", "(", "ME", ",", "dl", ")", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Ops", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "PPCISelDAGToDAG1", "Func": "tryBitfieldInsert", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5908, "Length": 465, "Cover_Rate": 0.8058925476603119, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "if", "(", "hasBasePointer", "(", "MF", ")", ")", "return", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "FramePtr", "==", "Reg", "&&", "TFI", "->", "hasFP", "(", "MF", ")", ")", "return", "true", ";"], "ground_truth": ["break", ";"], "File": "ARMBaseRegisterInfo1", "Func": "isReservedReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5909, "Length": 48, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "bool", "isConditionalBranch", "(", "const", "MCInst", "&", "Inst", ")", "const", "{", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "return", "MCInstrAnalysis", "::", "isConditionalBranch", "(", "Inst", ")", ";"], "ground_truth": ["}"], "File": "ARMMCTargetDesc1", "Func": "isConditionalBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5910, "Length": 46, "Cover_Rate": 0.92, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "auto", "&", "Op", ":", "x86OperandSets", "[", "insn", "->", "spec", "->", "operands", "]", ")", "{", "switch", "(", "Op", ".", "encoding", ")", "{", "case", "ENCODING_NONE", ":", "case", "ENCODING_SI", ":", "case", "ENCODING_DI", ":", "break", ";", "case", "ENCODING_REG", ":", "CASE_ENCODING_RM", ":", "if", "(", "readModRM", "(", "insn", ")", ")", "return", "-", "<NUM_LIT>", ";", "if", "(", "fixupReg", "(", "insn", ",", "&", "Op", ")", ")", "return", "-", "<NUM_LIT>", ";", "if", "(", "Op", ".", "encoding", "!=", "ENCODING_REG", "&&", "insn", "->", "eaDisplacement", "==", "EA_DISP_8", ")", "insn", "->", "displacement", "*=", "<NUM_LIT>", "<<", "(", "Op", ".", "encoding", "-", "ENCODING_RM", ")", ";", "break", ";", "case", "ENCODING_IB", ":", "if", "(", "sawRegImm", ")", "{", "insn", "->", "immediates", "[", "insn", "->", "numImmediatesConsumed", "]", "=", "insn", "->", "immediates", "[", "insn", "->", "numImmediatesConsumed", "-", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ";", "++", "insn", "->", "numImmediatesConsumed", ";", "break", ";", "}", "if", "(", "readImmediate", "(", "insn", ",", "<NUM_LIT>", ")", ")", "return", "-", "<NUM_LIT>", ";", "if", "(", "Op", ".", "type", "==", "TYPE_XMM128", "||", "Op", ".", "type", "==", "TYPE_XMM256", ")", "sawRegImm", "=", "<NUM_LIT>", ";", "break", ";", "case", "ENCODING_IW", ":", "if", "(", "readImmediate", "(", "insn", ",", "<NUM_LIT>", ")", ")", "return", "-", "<NUM_LIT>", ";", "break", ";", "case", "ENCODING_ID", ":", "if", "(", "readImmediate", "(", "insn", ",", "<NUM_LIT>", ")", ")", "return", "-", "<NUM_LIT>", ";", "break", ";", "case", "ENCODING_IO", ":", "if", "(", "readImmediate", "(", "insn", ",", "<NUM_LIT>", ")", ")", "return", "-", "<NUM_LIT>", ";", "break", ";", "case", "ENCODING_Iv", ":", "if", "(", "readImmediate", "(", "insn", ",", "insn", "->", "immediateSize", ")", ")", "return", "-", "<NUM_LIT>", ";", "break", ";", "case", "ENCODING_Ia", ":", "if", "(", "readImmediate", "(", "insn", ",", "insn", "->", "addressSize", ")", ")", "return", "-", "<NUM_LIT>", ";", "break", ";", "case", "ENCODING_RB", ":", "if", "(", "readOpcodeRegister", "(", "insn", ",", "<NUM_LIT>", ")", ")", "return", "-", "<NUM_LIT>", ";", "break", ";", "case", "ENCODING_RW", ":", "if", "(", "readOpcodeRegister", "(", "insn", ",", "<NUM_LIT>", ")", ")", "return", "-", "<NUM_LIT>", ";", "break", ";", "case", "ENCODING_RD", ":", "if", "(", "readOpcodeRegister", "(", "insn", ",", "<NUM_LIT>", ")", ")", "return", "-", "<NUM_LIT>", ";", "break", ";", "case", "ENCODING_RO", ":", "if", "(", "readOpcodeRegister", "(", "insn", ",", "<NUM_LIT>", ")", ")", "return", "-", "<NUM_LIT>", ";", "break", ";", "case", "ENCODING_Rv", ":", "if", "(", "readOpcodeRegister", "(", "insn", ",", "<NUM_LIT>", ")", ")", "return", "-", "<NUM_LIT>", ";"], "ground_truth": ["break", ";"], "File": "X86DisassemblerDecoder10", "Func": "readOperands", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5911, "Length": 350, "Cover_Rate": 0.7261410788381742, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "in_p", ")", "sri", "->", "icode", "=", "(", "TARGET_64BIT", "?", "CODE_FOR_reloaddi_la_in", ":", "CODE_FOR_reloadsi_la_in", ")", ";", "else", "sri", "->", "icode", "=", "(", "TARGET_64BIT", "?", "CODE_FOR_reloaddi_la_out", ":", "CODE_FOR_reloadsi_la_out", ")", ";", "}", "}", "if", "(", "TARGET_Z10", ")", "{", "HOST_WIDE_INT", "offset", ";", "rtx", "symref", ";", "if", "(", "in_p", "&&", "s390_loadrelative_operand_p", "(", "x", ",", "&", "symref", ",", "&", "offset", ")", "&&", "mode", "==", "Pmode", "&&", "!", "SYMBOL_FLAG_NOTALIGN2_P", "(", "symref", ")", "&&", "(", "offset", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "sri", "->", "icode", "=", "(", "(", "mode", "==", "DImode", ")", "?", "CODE_FOR_reloaddi_larl_odd_addend_z10", ":", "CODE_FOR_reloadsi_larl_odd_addend_z10", ")", ";", "if", "(", "MEM_P", "(", "x", ")", "&&", "s390_loadrelative_operand_p", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "NULL", ",", "NULL", ")", "&&", "(", "mode", "==", "QImode", "||", "!", "reg_class_subset_p", "(", "rclass", ",", "GENERAL_REGS", ")", "||", "GET_MODE_SIZE", "(", "mode", ")", ">", "UNITS_PER_WORD", "||", "!", "s390_check_symref_alignment", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "GET_MODE_SIZE", "(", "mode", ")", ")", ")", ")", "{", "case", "E_", "##", "M", "##", "mode", ":", "\\", "if", "(", "TARGET_64BIT", ")", "\\", "sri", "->", "icode", "=", "in_p", "?", "CODE_FOR_reload", "##", "m", "##", "di_toreg_z10", ":", "\\", "CODE_FOR_reload", "##", "m", "##", "di_tomem_z10", ";", "\\", "else", "\\", "sri", "->", "icode", "=", "in_p", "?", "CODE_FOR_reload", "##", "m", "##", "si_toreg_z10", ":", "\\", "CODE_FOR_reload", "##", "m", "##", "si_tomem_z10", ";", "\\", "break", ";", "switch", "(", "GET_MODE", "(", "x", ")", ")", "{", "__SECONDARY_RELOAD_CASE", "(", "QI", ",", "qi", ")", ";", "__SECONDARY_RELOAD_CASE", "(", "HI", ",", "hi", ")", ";", "__SECONDARY_RELOAD_CASE", "(", "SI", ",", "si", ")", ";", "__SECONDARY_RELOAD_CASE", "(", "DI", ",", "di", ")", ";", "__SECONDARY_RELOAD_CASE", "(", "TI", ",", "ti", ")", ";", "__SECONDARY_RELOAD_CASE", "(", "SF", ",", "sf", ")", ";", "__SECONDARY_RELOAD_CASE", "(", "DF", ",", "df", ")", ";", "__SECONDARY_RELOAD_CASE", "(", "TF", ",", "tf", ")", ";", "__SECONDARY_RELOAD_CASE", "(", "SD", ",", "sd", ")", ";", "__SECONDARY_RELOAD_CASE", "(", "DD", ",", "dd", ")", ";", "__SECONDARY_RELOAD_CASE", "(", "TD", ",", "td", ")", ";", "__SECONDARY_RELOAD_CASE", "(", "V1QI", ",", "v1qi", ")", ";", "__SECONDARY_RELOAD_CASE", "(", "V2QI", ",", "v2qi", ")", ";", "__SECONDARY_RELOAD_CASE", "(", "V4QI", ",", "v4qi", ")", ";", "__SECONDARY_RELOAD_CASE", "(", "V8QI", ",", "v8qi", ")", ";", "__SECONDARY_RELOAD_CASE", "(", "V16QI", ",", "v16qi", ")", ";", "__SECONDARY_RELOAD_CASE", "(", "V1HI", ",", "v1hi", ")", ";", "__SECONDARY_RELOAD_CASE", "(", "V2HI", ",", "v2hi", ")", ";", "__SECONDARY_RELOAD_CASE", "(", "V4HI", ",", "v4hi", ")", ";", "__SECONDARY_RELOAD_CASE", "(", "V8HI", ",", "v8hi", ")", ";", "__SECONDARY_RELOAD_CASE", "(", "V1SI", ",", "v1si", ")", ";", "__SECONDARY_RELOAD_CASE", "(", "V2SI", ",", "v2si", ")", ";", "__SECONDARY_RELOAD_CASE", "(", "V4SI", ",", "v4si", ")", ";", "__SECONDARY_RELOAD_CASE", "(", "V1DI", ",", "v1di", ")", ";", "__SECONDARY_RELOAD_CASE", "(", "V2DI", ",", "v2di", ")", ";", "__SECONDARY_RELOAD_CASE", "(", "V1TI", ",", "v1ti", ")", ";", "__SECONDARY_RELOAD_CASE", "(", "V1SF", ",", "v1sf", ")", ";", "__SECONDARY_RELOAD_CASE", "(", "V2SF", ",", "v2sf", ")", ";", "__SECONDARY_RELOAD_CASE", "(", "V4SF", ",", "v4sf", ")", ";", "__SECONDARY_RELOAD_CASE", "(", "V1DF", ",", "v1df", ")", ";"], "ground_truth": ["__SECONDARY_RELOAD_CASE", "(", "V2DF", ",", "v2df", ")", ";"], "File": "s390", "Func": "s390_secondary_reload", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5912, "Length": 432, "Cover_Rate": 0.542713567839196, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "format", "(", "<STR_LIT>", "PRIu32", ",", "Op", ".", "getImm", "(", ")", ")", ";", "return", ";", "}"], "ground_truth": ["printOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "File": "HSAILInstPrinter", "Func": "printU32", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5913, "Length": 26, "Cover_Rate": 0.3939393939393939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_insertf128_pd", "(", "__m256d", "__X", ",", "__m128d", "__Y", ",", "const", "int", "__O", ")", "{"], "ground_truth": ["return", "(", "__m256d", ")", "__builtin_ia32_vinsertf128_pd256", "(", "(", "__v4df", ")", "__X", ",", "(", "__v2df", ")", "__Y", ",", "__O", ")", ";"], "File": "avxintrin", "Func": "_mm256_insertf128_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5914, "Length": 45, "Cover_Rate": 0.9782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "reportParseError", "(", "<STR_LIT>", ")", ";", "setFeatureBits", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveSetMsa", "(", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "MipsAsmParser92", "Func": "parseSetMsaDirective", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5915, "Length": 38, "Cover_Rate": 0.7169811320754716, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "I", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "Symbol", ",", "OutContext", ")", ")", ")", ";"], "ground_truth": ["OutStreamer", "->", "emitInstruction", "(", "I", ",", "STI", ")", ";"], "File": "MipsAsmPrinter", "Func": "EmitJal", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5916, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "validateBLGP", "(", "const", "MCInst", "&", "Inst", ",", "const", "OperandVector", "&", "Operands", ")", "{", "unsigned", "Opc", "=", "Inst", ".", "getOpcode", "(", ")", ";", "int", "BlgpIdx", "=", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "blgp", ")", ";", "if", "(", "BlgpIdx", "==", "-", "<NUM_LIT>", ")", "return", "true", ";", "SMLoc", "BLGPLoc", "=", "getBLGPLoc", "(", "Operands", ")", ";", "if", "(", "!", "BLGPLoc", ".", "isValid", "(", ")", ")", "return", "true", ";", "bool", "IsNeg", "=", "StringRef", "(", "BLGPLoc", ".", "getPointer", "(", ")", ")", ".", "startswith", "(", "<STR_LIT>", ")", ";", "auto", "FB", "=", "getFeatureBits", "(", ")", ";", "bool", "UsesNeg", "=", "false", ";", "if", "(", "FB", "[", "<STR_LIT>", "]", ")", "{", "switch", "(", "Opc", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "UsesNeg", "=", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser3", "Func": "validateBLGP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5917, "Length": 126, "Cover_Rate": 0.7636363636363637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "n", "=", "outputs", ".", "length", "(", ")", ";", "i", "<", "n", ";", "++", "i", ")", "if", "(", "reg_overlap_mentioned_p", "(", "mof_reg", ",", "outputs", "[", "i", "]", ")", ")", "return", "NULL", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "n", "=", "inputs", ".", "length", "(", ")", ";", "i", "<", "n", ";", "++", "i", ")", "if", "(", "reg_overlap_mentioned_p", "(", "mof_reg", ",", "inputs", "[", "i", "]", ")", ")", "return", "NULL", ";"], "ground_truth": ["clobbers", ".", "safe_push", "(", "mof_reg", ")", ";"], "File": "cris", "Func": "cris_md_asm_adjust", "Target": "cris", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5918, "Length": 81, "Cover_Rate": 0.3894230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "ValAndVReg", "=", "getConstantVRegValWithLookThrough", "(", "ConstantReg", ",", "MRI", ")", ";", "if", "(", "!", "ValAndVReg", ")", "{", "if", "(", "OffsetOpc", "==", "TargetOpcode", "::", "G_SHL", ")", "return", "None", ";", "std", "::", "swap", "(", "OffsetReg", ",", "ConstantReg", ")", ";", "ValAndVReg", "=", "getConstantVRegValWithLookThrough", "(", "ConstantReg", ",", "MRI", ")", ";", "if", "(", "!", "ValAndVReg", ")", "return", "None", ";", "}", "int64_t", "ImmVal", "=", "ValAndVReg", "->", "Value", ";", "if", "(", "OffsetOpc", "==", "TargetOpcode", "::", "G_MUL", ")", "{", "if", "(", "!", "isPowerOf2_32", "(", "ImmVal", ")", ")", "return", "None", ";", "ImmVal", "=", "Log2_32", "(", "ImmVal", ")", ";", "}", "if", "(", "(", "ImmVal", "&", "<NUM_LIT>", ")", "!=", "ImmVal", ")", "return", "None", ";", "if", "(", "ImmVal", "!=", "LegalShiftVal", ")", "return", "None", ";", "unsigned", "SignExtend", "=", "<NUM_LIT>", ";", "if", "(", "WantsExt", ")", "{", "if", "(", "!", "LookedThroughZExt", ")", "{", "MachineInstr", "*", "ExtInst", "=", "getDefIgnoringCopies", "(", "OffsetReg", ",", "MRI", ")", ";", "auto", "Ext", "=", "getExtendTypeForInst", "(", "*", "ExtInst", ",", "MRI", ",", "true", ")", ";", "if", "(", "Ext", "==", "<STR_LIT>", ")", "return", "None", ";", "SignExtend", "=", "isSignExtendShiftType", "(", "Ext", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "SignExtend", "&&", "Ext", "!=", "<STR_LIT>", ")", "return", "None", ";", "OffsetReg", "=", "ExtInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}"], "ground_truth": ["MachineIRBuilder", "MIB", "(", "*", "MRI", ".", "getVRegDef", "(", "Root", ".", "getReg", "(", ")", ")", ")", ";"], "File": "AArch64InstructionSelector38", "Func": "selectExtendedSHL", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5919, "Length": 212, "Cover_Rate": 0.39186691312384475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>BaseInstrInfo", "::", "isPredicable", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "!", "MI", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "if", "(", "MI", ".", "isBundle", "(", ")", ")", "return", "false", ";", "if", "(", "!", "isEligibleForITBlock", "(", "&", "MI", ")", ")", "return", "false", ";", "const", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "if", "(", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "<STR_LIT>", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", "{"], "ground_truth": ["if", "(", "getSubtarget", "(", ")", ".", "restrictIT", "(", ")", ")", "return", "isV8EligibleForIT", "(", "&", "MI", ")", ";"], "File": "ARMBaseInstrInfo1", "Func": "isPredicable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5920, "Length": 114, "Cover_Rate": 0.926829268292683, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setMergeForward", "(", "bool", "V", "=", "true", ")", "{", "MergeForward", "=", "V", ";"], "ground_truth": ["}"], "File": "AArch64LoadStoreOptimizer (2)", "Func": "setMergeForward", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5921, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "load_string", ";", "int", "r", ";", "if", "(", "GET_CODE", "(", "mem", ")", "==", "FLOAT_EXTEND", "||", "GET_CODE", "(", "mem", ")", "==", "ZERO_EXTEND", ")", "{", "mem", "=", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ";", "mode", "=", "GET_MODE", "(", "mem", ")", ";", "}", "if", "(", "GET_CODE", "(", "reg", ")", "==", "SUBREG", ")", "{", "gcc_assert", "(", "SUBREG_BYTE", "(", "reg", ")", "==", "<NUM_LIT>", ")", ";", "reg", "=", "SUBREG_REG", "(", "reg", ")", ";", "}", "if", "(", "!", "REG_P", "(", "reg", ")", ")", "fatal_insn", "(", "<STR_LIT>", ",", "reg", ")", ";", "r", "=", "REGNO", "(", "reg", ")", ";", "if", "(", "FP_REGNO_P", "(", "r", ")", ")", "{", "if", "(", "mode", "==", "SFmode", ")", "load_string", "=", "<STR_LIT>", ";", "else", "if", "(", "mode", "==", "DFmode", "||", "mode", "==", "DImode", ")", "load_string", "=", "<STR_LIT>", ";", "else", "gcc_unreachable", "(", ")", ";", "}", "else", "if", "(", "ALTIVEC_REGNO_P", "(", "r", ")", "&&", "TARGET_P9_DFORM_SCALAR", ")", "{", "if", "(", "mode", "==", "SFmode", ")", "load_string", "=", "<STR_LIT>", ";", "else", "if", "(", "mode", "==", "DFmode", "||", "mode", "==", "DImode", ")", "load_string", "=", "<STR_LIT>", ";", "else", "gcc_unreachable", "(", ")", ";", "}", "else", "if", "(", "INT_REGNO_P", "(", "r", ")", ")", "{", "switch", "(", "mode", ")", "{", "case", "E_QImode", ":", "load_string", "=", "<STR_LIT>", ";", "break", ";", "case", "E_HImode", ":", "load_string", "=", "<STR_LIT>", ";", "break", ";", "case", "E_SImode", ":", "case", "E_SFmode", ":"], "ground_truth": ["load_string", "=", "<STR_LIT>", ";"], "File": "powerpcspe", "Func": "emit_fusion_p9_load", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5922, "Length": 215, "Cover_Rate": 0.6142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Changed", "=", "false", ";", "if", "(", "T", ".", "TopDown", ")", "Changed", "=", "T", ".", "processBlock", "(", "B", ",", "AVs", ")", ";", "RegisterSet", "Defs", ";", "for", "(", "auto", "&", "I", ":", "B", ")", "getInstrDefs", "(", "I", ",", "Defs", ")", ";"], "ground_truth": ["RegisterSet", "NewAVs", "=", "AVs", ";"], "File": "HexagonBitSimplify (2)1", "Func": "visitBlock", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5923, "Length": 45, "Cover_Rate": 0.3435114503816794, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Pos", "=", "-", "<NUM_LIT>", ";", "}", "else", "{", "assert", "(", "It", "->", "getParent", "(", ")", "==", "B", ")", ";", "Pos", "=", "std", "::", "distance", "(", "B", "->", "begin", "(", ")", ",", "It", ")", ";", "}"], "ground_truth": ["}"], "File": "HexagonConstExtenders (2)", "Func": "Loc", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5924, "Length": 36, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_EXTERNAL_VISIBILITY", "void", "LLVMInitialize<ISA_LIT>TargetInfo", "(", ")", "{", "llvm", "::", "RegisterTarget", "<", "llvm", "::", "Triple", "::", "<ISA_LIT>", ">", "X", "(", "llvm", "::", "getThe<ISA_LIT>Target", "(", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MCS51TargetInfo", "Func": "LLVMInitializeMCS51TargetInfo", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5925, "Length": 32, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetStreamer", "&", "RTS", "=", "static_cast", "<", "<ISA_LIT>TargetStreamer", "&", ">", "(", "*", "OutStreamer", "->", "getTargetStreamer", "(", ")", ")", ";", "const", "Triple", "&", "TT", "=", "TM", ".", "getTargetTriple", "(", ")", ";"], "ground_truth": ["StringRef", "CPU", "=", "TM", ".", "getTargetCPU", "(", ")", ";"], "File": "RISCVAsmPrinter17", "Func": "emitAttributes", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5926, "Length": 38, "Cover_Rate": 0.41304347826086957, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>CallLowering", "::", "<ISA_LIT>CallLowering", "(", "const", "<ISA_LIT>TargetLowering", "&", "TLI", ")", ":", "CallLowering", "(", "&", "TLI", ")", "{"], "ground_truth": ["}"], "File": "M68kCallLowering", "Func": "M68kCallLowering", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5927, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "ScalarToIRF", "Func": "getPassName", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5928, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmBackend", "::", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "MCInst", "&", "Res", ")", "const", "{"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "AArch64AsmBackend (2)", "Func": "relaxInstruction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5929, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Chain", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "RVLocs", "[", "i", "]", ".", "getLocReg", "(", ")", ",", "RVLocs", "[", "i", "]", ".", "getValVT", "(", ")", ",", "InFlag", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["InVals", ".", "push_back", "(", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";"], "File": "XCoreISelLowering43", "Func": "LowerCallResult", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5930, "Length": 57, "Cover_Rate": 0.3496932515337423, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameInfo", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";"], "File": "PPCFrameInfo", "Func": "hasFP", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5931, "Length": 23, "Cover_Rate": 0.323943661971831, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "'Q'", ":", "part_mode", "=", "QImode", ";", "break", ";", "case", "'H'", ":", "part_mode", "=", "HImode", ";", "break", ";", "case", "'S'", ":", "part_mode", "=", "SImode", ";", "break", ";", "default", ":", "return", "<NUM_LIT>", ";", "}", "switch", "(", "str", "[", "<NUM_LIT>", "]", ")", "{", "case", "'H'", ":", "mode", "=", "HImode", ";", "break", ";", "case", "'S'", ":", "mode", "=", "SImode", ";", "break", ";", "case", "'D'", ":", "mode", "=", "DImode", ";", "break", ";"], "ground_truth": ["default", ":"], "File": "s390", "Func": "s390_N_constraint_str", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5932, "Length": 70, "Cover_Rate": 0.3153153153153153, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";"], "File": "SPURegisterInfo1", "Func": "getRegisterNumbering", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5933, "Length": 348, "Cover_Rate": 0.33111322549952427, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "liveout_empty", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "if", "(", "RVLocs", "[", "i", "]", ".", "isRegLoc", "(", ")", ")", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "addLiveOut", "(", "RVLocs", "[", "i", "]", ".", "getLocReg", "(", ")", ")", ";", "}", "SDValue", "Flag", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "OutVals", "[", "i", "]", ",", "Flag", ")", ";"], "ground_truth": ["Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "File": "SparcISelLowering32", "Func": "LowerReturn", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5934, "Length": 144, "Cover_Rate": 0.5236363636363637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "if", "(", "is<ISA_LIT>", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "(", "unsigned", ")", "<STR_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "else", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "FramePtr", ")", ")", ";", "}", "}", "else", "if", "(", "NumBytes", ")", "emitSPUpdate", "(", "is<ISA_LIT>", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ")", ";", "if", "(", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", "{", "MBBI", "++", ";", "while", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "MBBI", "++", ";", "}", "if", "(", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", ")", "MBBI", "++", ";", "if", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", ")", "MBBI", "++", ";", "}", "if", "(", "RetOpcode", "==", "<STR_LIT>", "||", "RetOpcode", "==", "<STR_LIT>", "||", "RetOpcode", "==", "<STR_LIT>", "||", "RetOpcode", "==", "<STR_LIT>", ")", "{", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "MachineOperand", "&", "JumpTarget", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "RetOpcode", "==", "<STR_LIT>", "||", "RetOpcode", "==", "<STR_LIT>", ")", "{", "unsigned", "TCOpcode", "=", "(", "RetOpcode", "==", "<STR_LIT>", ")", "?", "(", "STI", ".", "isThumb", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "STI", ".", "isThumb", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TCOpcode", ")", ")", ";", "if", "(", "JumpTarget", ".", "isGlobal", "(", ")", ")", "MIB", ".", "addGlobalAddress", "(", "JumpTarget", ".", "getGlobal", "(", ")", ",", "JumpTarget", ".", "getOffset", "(", ")", ",", "JumpTarget", ".", "getTargetFlags", "(", ")", ")", ";", "else", "{", "assert", "(", "JumpTarget", ".", "isSymbol", "(", ")", ")", ";", "MIB", ".", "addExternalSymbol", "(", "JumpTarget", ".", "getSymbolName", "(", ")", ",", "JumpTarget", ".", "getTargetFlags", "(", ")", ")", ";", "}", "if", "(", "STI", ".", "isThumb", "(", ")", ")", "MIB", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "RetOpcode", "==", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "STI", ".", "isThumb", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addReg", "(", "JumpTarget", ".", "getReg", "(", ")", ",", "RegState", "::", "Kill", ")", ";", "}", "else", "if", "(", "RetOpcode", "==", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "STI", ".", "isThumb", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addReg", "(", "JumpTarget", ".", "getReg", "(", ")", ",", "RegState", "::", "Kill", ")", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering88", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5935, "Length": 420, "Cover_Rate": 0.43388429752066116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "UseTraps", ")", "TOut", ".", "emitRRI", "(", "<STR_LIT>", ",", "ZeroReg", ",", "ZeroReg", ",", "<NUM_LIT>", ",", "IDLoc", ",", "STI", ")", ";", "else", "TOut", ".", "emitII", "(", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "IDLoc", ",", "STI", ")", ";", "return", "false", ";", "}", "if", "(", "ImmValue", "==", "<NUM_LIT>", ")", "{", "TOut", ".", "emitRRR", "(", "<STR_LIT>", ",", "RdReg", ",", "RsReg", ",", "<STR_LIT>", ",", "IDLoc", ",", "STI", ")", ";", "return", "false", ";", "}", "else", "if", "(", "Signed", "&&", "ImmValue", "==", "-", "<NUM_LIT>", ")", "{", "TOut", ".", "emitRRR", "(", "SubOp", ",", "RdReg", ",", "ZeroReg", ",", "RsReg", ",", "IDLoc", ",", "STI", ")", ";", "return", "false", ";", "}", "else", "{", "if", "(", "loadImmediate", "(", "ImmValue", ",", "ATReg", ",", "<STR_LIT>", ",", "isInt", "<", "<NUM_LIT>", ">", "(", "ImmValue", ")", ",", "false", ",", "Inst", ".", "getLoc", "(", ")", ",", "Out", ",", "STI", ")", ")", "return", "true", ";", "TOut", ".", "emitRR", "(", "DivOp", ",", "RsReg", ",", "ATReg", ",", "IDLoc", ",", "STI", ")", ";", "TOut", ".", "emitR", "(", "<STR_LIT>", ",", "RdReg", ",", "IDLoc", ",", "STI", ")", ";", "return", "false", ";", "}", "return", "true", ";", "}", "if", "(", "RtReg", "==", "<STR_LIT>", "||", "RtReg", "==", "<STR_LIT>", ")", "{", "if", "(", "UseTraps", ")", "{", "TOut", ".", "emitRRI", "(", "<STR_LIT>", ",", "ZeroReg", ",", "ZeroReg", ",", "<NUM_LIT>", ",", "IDLoc", ",", "STI", ")", ";", "return", "false", ";", "}", "TOut", ".", "emitII", "(", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "IDLoc", ",", "STI", ")", ";", "return", "false", ";", "}", "MCContext", "&", "Context", "=", "TOut", ".", "getStreamer", "(", ")", ".", "getContext", "(", ")", ";", "MCSymbol", "*", "BrTarget", ";", "MCOperand", "LabelOp", ";", "if", "(", "UseTraps", ")", "{", "TOut", ".", "emitRRI", "(", "<STR_LIT>", ",", "RtReg", ",", "ZeroReg", ",", "<NUM_LIT>", ",", "IDLoc", ",", "STI", ")", ";", "}", "else", "{", "BrTarget", "=", "Context", ".", "createTempSymbol", "(", ")", ";", "LabelOp", "=", "MCOperand", "::", "createExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "BrTarget", ",", "Context", ")", ")", ";", "TOut", ".", "emitRRX", "(", "<STR_LIT>", ",", "RtReg", ",", "ZeroReg", ",", "LabelOp", ",", "IDLoc", ",", "STI", ")", ";", "}", "TOut", ".", "emitRR", "(", "DivOp", ",", "RsReg", ",", "RtReg", ",", "IDLoc", ",", "STI", ")", ";", "if", "(", "!", "UseTraps", ")", "TOut", ".", "emitII", "(", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "IDLoc", ",", "STI", ")", ";", "if", "(", "!", "Signed", ")", "{", "if", "(", "!", "UseTraps", ")", "TOut", ".", "getStreamer", "(", ")", ".", "EmitLabel", "(", "BrTarget", ")", ";", "TOut", ".", "emitR", "(", "<STR_LIT>", ",", "RdReg", ",", "IDLoc", ",", "STI", ")", ";", "return", "false", ";", "}", "unsigned", "ATReg", "=", "getATReg", "(", "IDLoc", ")", ";", "if", "(", "!", "ATReg", ")", "return", "true", ";"], "ground_truth": ["if", "(", "!", "UseTraps", ")", "TOut", ".", "getStreamer", "(", ")", ".", "EmitLabel", "(", "BrTarget", ")", ";"], "File": "MipsAsmParser104", "Func": "expandDiv", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5936, "Length": 423, "Cover_Rate": 0.43653250773993807, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "const", "TargetRegisterClass", "*", "RC", "=", "(", "RetVT", "==", "<STR_LIT>", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "if", "(", "NeedTrunc", ")", "{", "Op0Reg", "=", "EmitIntExt", "(", "RetVT", ",", "Op0Reg", ",", "<STR_LIT>", ",", "false", ")", ";", "Op1Reg", "=", "emitAND_ri", "(", "<STR_LIT>", ",", "Op1Reg", ",", "Op1IsKill", ",", "Mask", ")", ";", "Op0IsKill", "=", "Op1IsKill", "=", "true", ";", "}", "unsigned", "ResultReg", "=", "FastEmitInst_rr", "(", "Opc", ",", "RC", ",", "Op0Reg", ",", "Op0IsKill", ",", "Op1Reg", ",", "Op1IsKill", ")", ";", "if", "(", "NeedTrunc", ")", "ResultReg", "=", "emitAND_ri", "(", "<STR_LIT>", ",", "ResultReg", ",", "true", ",", "Mask", ")", ";", "return", "ResultReg", ";"], "ground_truth": ["}"], "File": "AArch64FastISel64", "Func": "emitASR_rr", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5937, "Length": 95, "Cover_Rate": 0.4260089686098655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";", "switch", "(", "offload_abi", ")", "{", "case", "OFFLOAD_ABI_LP64", ":", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "OFFLOAD_ABI_ILP32", ":", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "host_descr_filename", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "target_so_filename", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "out_obj_filename", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "NULL", ")", ";", "char", "*", "*", "new_argv", "=", "XOBFINISH", "(", "&", "argv_obstack", ",", "char", "*", "*", ")", ";", "fork_execute", "(", "new_argv", "[", "<NUM_LIT>", "]", ",", "new_argv", ",", "false", ",", "NULL", ")", ";", "obstack_free", "(", "&", "argv_obstack", ",", "NULL", ")", ";", "obstack_init", "(", "&", "argv_obstack", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "symbols", "[", "<NUM_LIT>", "]", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "symbols", "[", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";"], "File": "intelmic-mkoffload1", "Func": "main", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5938, "Length": 199, "Cover_Rate": 0.32463295269168024, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "DestOffset", "=", "BBInfo", "[", "DestBB", "->", "getNumber", "(", ")", "]", ".", "Offset", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printMBBReference", "(", "*", "DestBB", ")", "<<", "<STR_LIT>", "<<", "printMBBReference", "(", "*", "MI", "->", "getParent", "(", ")", ")", "<<", "<STR_LIT>", "<<", "MaxDisp", "<<", "<STR_LIT>", "<<", "getOffsetOf", "(", "MI", ")", "<<", "<STR_LIT>", "<<", "DestOffset", "<<", "<STR_LIT>", "<<", "int", "(", "DestOffset", "-", "BrOffset", ")", "<<", "<STR_LIT>", "<<", "*", "MI", ")", ";", "if", "(", "BrOffset", "<=", "DestOffset", ")", "{", "if", "(", "DestOffset", "-", "BrOffset", "<=", "MaxDisp", ")", "return", "true", ";", "}", "else", "{"], "ground_truth": ["if", "(", "BrOffset", "-", "DestOffset", "<=", "MaxDisp", ")", "return", "true", ";"], "File": "MipsConstantIslandPass (2)1", "Func": "isBBInRange", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5939, "Length": 102, "Cover_Rate": 0.7338129496402878, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>16FrameLowering", "::", "<ISA_LIT>16FrameLowering", "(", "const", "<ISA_LIT>Subtarget", "&", "STI", ")", ":", "<ISA_LIT>FrameLowering", "(", "STI", ",", "STI", ".", "stackAlignment", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "Mips16FrameLowering", "Func": "Mips16FrameLowering", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5940, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ShuffleMask", "[", "<NUM_LIT>", "*", "i", "+", "<NUM_LIT>", "]", "=", "i", "+", "VT", ".", "getVectorNumElements", "(", ")", "*", "<NUM_LIT>", "/", "<NUM_LIT>", ";", "}", "SDValue", "ResHi", "=", "DAG", ".", "getVectorShuffle", "(", "ReducedVT", ",", "DL", ",", "MulLo", ",", "MulHi", ",", "ShuffleMask", ")", ";", "ResHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ResVT", ",", "ResHi", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "ResLo", ",", "ResHi", ")", ";", "}", "}", "else", "{", "unsigned", "ReducedSizeInBits", "=", "ReducedVT", ".", "getSizeInBits", "(", ")", ";", "if", "(", "(", "RegSize", "%", "ReducedSizeInBits", ")", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", "(", "RegSize", "/", "ReducedSizeInBits", ",", "DAG", ".", "getUNDEF", "(", "ReducedVT", ")", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "NewN0", ";", "NewN0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "OpsVT", ",", "Ops", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "NewN1", ";", "NewN1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "OpsVT", ",", "Ops", ")", ";", "if", "(", "Mode", "==", "MULU8", "||", "Mode", "==", "MULS8", ")", "{", "SDValue", "Mul", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "OpsVT", ",", "NewN0", ",", "NewN1", ")", ";", "MVT", "ResVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "RegSize", "/", "<NUM_LIT>", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "Mode", "==", "MULU8", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DL", ",", "ResVT", ",", "Mul", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Res", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "}", "else", "{", "SDValue", "MulLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "OpsVT", ",", "NewN0", ",", "NewN1", ")", ";", "SDValue", "MulHi", "=", "DAG", ".", "getNode", "(", "Mode", "==", "MULS16", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DL", ",", "OpsVT", ",", "NewN0", ",", "NewN1", ")", ";", "MVT", "ResVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "RegSize", "/", "<NUM_LIT>", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "OpsVT", ",", "MulLo", ",", "MulHi", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ResVT", ",", "Res", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Res", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering115", "Func": "reduceVMULWidth", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5941, "Length": 363, "Cover_Rate": 0.41485714285714287, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "<NUM_LIT>", ",", "Expr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "++", "MCNumCPRelocations", ";", "return", "(", "Rn", "<<", "<NUM_LIT>", ")", "|", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";", "}", "unsigned", "Rn", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "unsigned", "Imm", "=", "MO2", ".", "getImm", "(", ")", ";", "bool", "isAdd", "=", "<STR_LIT>", "(", "Imm", ")", "==", "<STR_LIT>", ";"], "ground_truth": ["bool", "isImm", "=", "MO1", ".", "getReg", "(", ")", "==", "<NUM_LIT>", ";"], "File": "ARMMCCodeEmitter1", "Func": "getAddrMode3OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5942, "Length": 87, "Cover_Rate": 0.32222222222222224, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallString", "<", "<NUM_LIT>", ">", "Str", ";", "raw_svector_ostream", "OS", "(", "Str", ")", ";", "CurrentFnSym", "->", "redefineIfPossible", "(", ")", ";", "if", "(", "CurrentFnSym", "->", "isVariable", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "+", "Twine", "(", "CurrentFnSym", "->", "getName", "(", ")", ")", "+", "<STR_LIT>", ")", ";", "if", "(", "CurrentFnSym", "->", "isDefined", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "+", "Twine", "(", "CurrentFnSym", "->", "getName", "(", ")", ")", "+", "<STR_LIT>", ")", ";", "OS", "<<", "<STR_LIT>", "<<", "toSymbol", "(", "CurrentFnSym", "->", "getName", "(", ")", ")", ";"], "ground_truth": ["OutStreamer", "->", "EmitRawText", "(", "OS", ".", "str", "(", ")", ")", ";"], "File": "WebAssemblyAsmPrinter44", "Func": "EmitFunctionEntryLabel", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5943, "Length": 90, "Cover_Rate": 0.9183673469387755, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "DisableHardwareLoops", ")", "{"], "ground_truth": ["addPass", "(", "create<ISA_LIT>HardwareLoops", "(", ")", ")", ";"], "File": "HexagonTargetMachine22", "Func": "addPreRegAlloc", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5944, "Length": 13, "Cover_Rate": 0.52, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "Vl", ".", "getValueType", "(", ")", ";", "uint64_t", "ShAmt", "=", "cast", "<", "ConstantSDNode", ">", "(", "ShiftAmt", ".", "getNode", "(", ")", ")", "->", "getZExtValue", "(", ")", ";", "for", "(", "uint64_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "ShAmt", ";", "i", "++", ")", "{"], "ground_truth": ["Vl", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Vl", ",", "Vl", ")", ";"], "File": "TL45ISelLowering", "Func": "lowerShiftLeft", "Target": "TL45", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5945, "Length": 60, "Cover_Rate": 0.45112781954887216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "*", "annotationCache", ")", ".", "find", "(", "m", ")", "==", "(", "*", "annotationCache", ")", ".", "end", "(", ")", ")", "cacheAnnotationFromMD", "(", "m", ",", "gv", ")", ";"], "ground_truth": ["else", "if", "(", "(", "*", "annotationCache", ")", "[", "m", "]", ".", "find", "(", "gv", ")", "==", "(", "*", "annotationCache", ")", "[", "m", "]", ".", "end", "(", ")", ")", "cacheAnnotationFromMD", "(", "m", ",", "gv", ")", ";"], "File": "NVPTXUtilities13", "Func": "findAllNVVMAnnotation", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5946, "Length": 63, "Cover_Rate": 0.4064516129032258, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "}", "}", "else", "if", "(", "Is", "==", "IS_SGPR", ")", "{", "switch", "(", "RegWidth", ")", "{", "default", ":", "return", "-", "<NUM_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "}", "}", "else", "if", "(", "Is", "==", "IS_AGPR", ")", "{", "switch", "(", "RegWidth", ")", "{", "default", ":", "return", "-", "<NUM_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<NUM_LIT>", ":"], "File": "AMDGPUAsmParser3", "Func": "getRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5947, "Length": 135, "Cover_Rate": 0.3638814016172507, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>CodeEmitter", "::", "emitMachineBasicBlock", "(", "MachineBasicBlock", "*", "BB", ",", "unsigned", "Reloc", ")", "const", "{", "MCE", ".", "addRelocation", "(", "MachineRelocation", "::", "getBB", "(", "MCE", ".", "getCurrentPCOffset", "(", ")", ",", "Reloc", ",", "BB", ")", ")", ";"], "ground_truth": ["}"], "File": "SparcCodeEmitter", "Func": "emitMachineBasicBlock", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5948, "Length": 35, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeZPR4RegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "Fail", ";", "unsigned", "Register", "=", "ZZZZDecoderTable", "[", "RegNo", "]", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";"], "File": "AArch64Disassembler (2)2", "Func": "DecodeZPR4RegisterClass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5949, "Length": 49, "Cover_Rate": 0.9245283018867925, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_m_pmulhw", "(", "__m64", "__m1", ",", "__m64", "__m2", ")", "{", "return", "_mm_mulhi_pi16", "(", "__m1", ",", "__m2", ")", ";"], "ground_truth": ["}"], "File": "mmintrin", "Func": "_m_pmulhw", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5950, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "CheriAddressingModeFolder", "(", ")", ";"], "ground_truth": ["}"], "File": "CheriAddressingModeFolder", "Func": "createCheriAddressingModeFolder", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5951, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "reset", "(", "unsigned", "NewTop", ")", "{"], "ground_truth": ["List", ".", "resize", "(", "NewTop", "+", "<NUM_LIT>", ")", ";"], "File": "HexagonISelDAGToDAGHVX", "Func": "reset", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5952, "Length": 16, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CCMI", "->", "getOpcode", "(", ")", "!=", "TargetOpcode", "::", "G_ICMP", ")", "return", "false", ";", "Register", "LHS", "=", "CCMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "RHS", "=", "CCMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "auto", "VRegAndVal", "=", "getConstantVRegValWithLookThrough", "(", "RHS", ",", "MRI", ")", ";", "if", "(", "!", "VRegAndVal", ")", "std", "::", "swap", "(", "RHS", ",", "LHS", ")", ";", "VRegAndVal", "=", "getConstantVRegValWithLookThrough", "(", "RHS", ",", "MRI", ")", ";", "if", "(", "!", "VRegAndVal", "||", "VRegAndVal", "->", "Value", "!=", "<NUM_LIT>", ")", "{", "MachineIRBuilder", "MIB", "(", "I", ")", ";", "if", "(", "!", "emitIntegerCompare", "(", "CCMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "CCMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "CCMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "MIB", ")", ")", "return", "false", ";", "const", "<STR_LIT>", "CC", "=", "changeICMPPredTo<ISA_LIT>CC", "(", "(", "CmpInst", "::", "Predicate", ")", "CCMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getPredicate", "(", ")", ")", ";", "MIB", ".", "buildInstr", "(", "<STR_LIT>", ",", "{", "}", ",", "{", "}", ")", ".", "addImm", "(", "CC", ")", ".", "addMBB", "(", "DestMBB", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AArch64InstructionSelector11", "Func": "selectCompareBranch", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5953, "Length": 181, "Cover_Rate": 0.3834745762711864, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "double", "r", ";"], "ground_truth": ["__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "r", ")", ":", "<STR_LIT>", "(", "x", ")", ",", "<STR_LIT>", "(", "y", ")", ",", "<STR_LIT>", "(", "z", ")", ")", ";"], "File": "ppu", "Func": "intrinsics___fnmsub", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5954, "Length": 28, "Cover_Rate": 0.5957446808510638, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MIB", "->", "setDesc", "(", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "get<ISA_LIT>SubSuperRegister", "(", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "assert", "(", "MIB", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "StackAdjustment", "=", "<NUM_LIT>", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "Imm", ")", ";", "MIB", "->", "setDesc", "(", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "}", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "<ISA_LIT>FrameLowering", "*", "TFL", "=", "Subtarget", ".", "getFrameLowering", "(", ")", ";", "bool", "IsWin64Prologue", "=", "MF", ".", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", "->", "usesWindowsCFI", "(", ")", ";", "bool", "NeedsDwarfCFI", "=", "!", "IsWin64Prologue", "&&", "MF", ".", "needsFrameMoves", "(", ")", ";", "bool", "EmitCFI", "=", "!", "TFL", "->", "hasFP", "(", "MF", ")", "&&", "NeedsDwarfCFI", ";", "if", "(", "EmitCFI", ")", "{", "TFL", "->", "BuildCFI", "(", "MBB", ",", "I", ",", "DL", ",", "MCCFIInstruction", "::", "createAdjustCfaOffset", "(", "nullptr", ",", "StackAdjustment", ")", ")", ";", "TFL", "->", "BuildCFI", "(", "MBB", ",", "std", "::", "next", "(", "I", ")", ",", "DL", ",", "MCCFIInstruction", "::", "createAdjustCfaOffset", "(", "nullptr", ",", "-", "StackAdjustment", ")", ")", ";"], "ground_truth": ["}"], "File": "X86InstrInfo129", "Func": "ExpandMOVImmSExti8", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5955, "Length": 206, "Cover_Rate": 0.5012165450121655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getTarget", "(", ")", ".", "shouldAssumeDSOLocal", "(", "*", "Mod", ",", "GV", ")", "&&", "!", "dyn_cast_or_null", "<", "GlobalIFunc", ">", "(", "GV", ")", ";", "}", ";", "bool", "UsePlt", "=", "Subtarget", ".", "is32BitELFABI", "(", ")", "&&", "!", "isLocalCallee", "(", ")", "&&", "Subtarget", ".", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ";", "const", "auto", "getAIXFuncEntryPointSymbolSDNode", "=", "[", "&", "]", "(", "const", "GlobalValue", "*", "GV", ")", "{", "const", "TargetMachine", "&", "TM", "=", "Subtarget", ".", "getTargetMachine", "(", ")", ";", "const", "TargetLoweringObjectFile", "*", "TLOF", "=", "TM", ".", "getObjFileLowering", "(", ")", ";", "MCSymbolXCOFF", "*", "S", "=", "cast", "<", "MCSymbolXCOFF", ">", "(", "TLOF", "->", "getFunctionEntryPointSymbol", "(", "GV", ",", "TM", ")", ")", ";", "MVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "return", "DAG", ".", "getMCSymbol", "(", "S", ",", "PtrVT", ")", ";", "}", ";", "if", "(", "isFunctionGlobalAddress", "(", "Callee", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", "->", "getGlobal", "(", ")", ";", "if", "(", "Subtarget", ".", "isAIXABI", "(", ")", ")", "{", "assert", "(", "!", "isa", "<", "GlobalIFunc", ">", "(", "GV", ")", "&&", "<STR_LIT>", ")", ";", "return", "getAIXFuncEntryPointSymbolSDNode", "(", "GV", ")", ";", "}", "return", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "Callee", ".", "getValueType", "(", ")", ",", "<NUM_LIT>", ",", "UsePlt", "?", "<STR_LIT>", ":", "<NUM_LIT>", ")", ";", "}", "if", "(", "ExternalSymbolSDNode", "*", "S", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", "{", "const", "char", "*", "SymName", "=", "S", "->", "getSymbol", "(", ")", ";", "if", "(", "Subtarget", ".", "isAIXABI", "(", ")", ")", "{", "const", "Module", "*", "Mod", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ".", "getParent", "(", ")", ";"], "ground_truth": ["if", "(", "const", "Function", "*", "F", "=", "dyn_cast_or_null", "<", "Function", ">", "(", "Mod", "->", "getNamedValue", "(", "SymName", ")", ")", ")", "return", "getAIXFuncEntryPointSymbolSDNode", "(", "F", ")", ";"], "File": "PPCISelLowering109", "Func": "transformCallee", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5956, "Length": 299, "Cover_Rate": 0.5387387387387388, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EmitImmediate", "(", "const", "MCOperand", "&", "DispOp", ",", "SMLoc", "Loc", ",", "unsigned", "Size", ",", "MCFixupKind", "FixupKind", ",", "unsigned", "&", "CurByte", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "int", "ImmOffset", ")", "const", "{", "const", "MCExpr", "*", "Expr", "=", "NULL", ";", "if", "(", "DispOp", ".", "isImm", "(", ")", ")", "{", "if", "(", "FixupKind", "!=", "FK_PCRel_1", "&&", "FixupKind", "!=", "FK_PCRel_2", "&&", "FixupKind", "!=", "FK_PCRel_4", ")", "{", "EmitConstant", "(", "DispOp", ".", "getImm", "(", ")", "+", "ImmOffset", ",", "Size", ",", "CurByte", ",", "OS", ")", ";", "return", ";", "}", "Expr", "=", "MCConstantExpr", "::", "Create", "(", "DispOp", ".", "getImm", "(", ")", ",", "Ctx", ")", ";", "}", "else", "{", "Expr", "=", "DispOp", ".", "getExpr", "(", ")", ";", "}"], "ground_truth": ["if", "(", "(", "FixupKind", "==", "FK_Data_4", "||", "FixupKind", "==", "FK_Data_8", "||", "FixupKind", "==", "MCFixupKind", "(", "<STR_LIT>", ")", ")", ")", "{"], "File": "X86MCCodeEmitter (2)", "Func": "EmitImmediate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5957, "Length": 134, "Cover_Rate": 0.3582887700534759, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "reMaterialize", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "Register", "DestReg", ",", "unsigned", "SubIdx", ",", "const", "MachineInstr", "&", "Orig", ",", "const", "TargetRegisterInfo", "&", "TRI", ")", "const", "{", "bool", "ClobbersEFLAGS", "=", "Orig", ".", "modifiesRegister", "(", "<STR_LIT>", ",", "&", "TRI", ")", ";", "if", "(", "ClobbersEFLAGS", "&&", "MBB", ".", "computeRegisterLiveness", "(", "&", "TRI", ",", "<STR_LIT>", ",", "I", ")", "!=", "MachineBasicBlock", "::", "LQR_Dead", ")", "{", "int", "Value", ";", "switch", "(", "Orig", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "Value", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Value", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Value", "=", "-", "<NUM_LIT>", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["const", "DebugLoc", "&", "DL", "=", "Orig", ".", "getDebugLoc", "(", ")", ";"], "File": "X86InstrInfo (2)3", "Func": "reMaterialize", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5958, "Length": 125, "Cover_Rate": 0.5434782608695652, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getPrefetchDistance", "(", ")", "const", "override", "{", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "SystemZTargetTransformInfo20", "Func": "getPrefetchDistance", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5959, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "sh_fsca_sf2int_rtx", "=", "const_double_from_real_value", "(", "rv", ",", "SFmode", ")", ";", "}", "return", "sh_fsca_sf2int_rtx", ";"], "ground_truth": ["}"], "File": "sh", "Func": "sh_fsca_sf2int", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5960, "Length": 14, "Cover_Rate": 0.3783783783783784, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__rv", ".", "__o", "=", "__builtin_neon_vld4_lanev4hi", "(", "(", "const", "__builtin_neon_hi", "*", ")", "__a", ",", "__bu", ".", "__o", ",", "__c", ")", ";", "return", "__rv", ".", "__i", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vld4_lane_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5961, "Length": 26, "Cover_Rate": 0.3880597014925373, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "<NUM_LIT>", "]", ")", "return", "true", ";", "printOperand", "(", "MI", ",", "OpNo", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "MipsAsmPrinter31", "Func": "PrintAsmOperand", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5962, "Length": 23, "Cover_Rate": 0.5111111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "ExitMBB", "=", "&", "MFI", ";", "if", "(", "ExitMBB", "->", "succ_size", "(", ")", "==", "<NUM_LIT>", ")", "{", "return", "ExitMBB", ";", "}", "}"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "initializeMRT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5963, "Length": 28, "Cover_Rate": 0.4117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>Disassembler", "(", ")", "{"], "ground_truth": ["TargetRegistry", "::", "RegisterMCDisassembler", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>Disassembler", ")", ";"], "File": "TL45Disassembler", "Func": "LLVMInitializeTL45Disassembler", "Target": "TL45", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5964, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerELFTLSDescCallSeq", "(", "SDValue", "SymAddr", ",", "const", "SDLoc", "&", "DL", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "Chain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "NodeTys", ",", "{", "Chain", ",", "SymAddr", "}", ")", ";"], "File": "AArch64ISelLowering (2)", "Func": "LowerELFTLSDescCallSeq", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5965, "Length": 71, "Cover_Rate": 0.6698113207547169, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "J", "=", "<NUM_LIT>", ",", "E", "=", "BBInfo", ".", "size", "(", ")", ";", "J", "!=", "E", ";", "++", "J", ")", "{", "const", "BasicBlockInfo", "&", "BBI", "=", "BBInfo", "[", "J", "]", ";"], "ground_truth": ["dbgs", "(", ")", "<<", "format", "(", "<STR_LIT>", ",", "BBI", ".", "Offset", ",", "J", ")", "<<", "format", "(", "<STR_LIT>", ",", "BBInfo", "[", "J", "]", ".", "Size", ")", ";"], "File": "MipsConstantIslandPass", "Func": "dumpBBs", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5966, "Length": 60, "Cover_Rate": 0.8450704225352113, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "{", "APInt", "KnownZero2", ",", "KnownOne2", ";", "DAG", ".", "computeKnownBits", "(", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "KnownZero", ",", "KnownOne", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "DAG", ".", "computeKnownBits", "(", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "KnownZero2", ",", "KnownOne2", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "KnownZero", "&=", "KnownZero2", ";", "KnownOne", "&=", "KnownOne2", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "ConstantSDNode", "*", "CN", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "<STR_LIT>", "IntID", "=", "static_cast", "<", "<STR_LIT>", ">", "(", "CN", "->", "getZExtValue", "(", ")", ")", ";", "switch", "(", "IntID", ")", "{", "default", ":", "return", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "BitWidth", "=", "KnownOne", ".", "getBitWidth", "(", ")", ";", "EVT", "VT", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "Op", ")", "->", "getMemoryVT", "(", ")", ";", "unsigned", "MemBits", "=", "VT", ".", "getScalarType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "KnownZero", "|=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "MemBits", ")", ";", "return", ";", "}", "}", "break", ";", "}"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AArch64ISelLowering (2)", "Func": "computeKnownBitsForTargetNode", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5967, "Length": 174, "Cover_Rate": 0.44050632911392407, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "int", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cmpestrc", "(", "__m128i", "__X", ",", "int", "__LX", ",", "__m128i", "__Y", ",", "int", "__LY", ",", "const", "int", "__M", ")", "{", "return", "__builtin_ia32_pcmpestric128", "(", "(", "__v16qi", ")", "__X", ",", "__LX", ",", "(", "__v16qi", ")", "__Y", ",", "__LY", ",", "__M", ")", ";"], "ground_truth": ["}"], "File": "smmintrin", "Func": "_mm_cmpestrc", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5968, "Length": 53, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "rs6000_longcall_ref", "(", "rtx", "call_ref", ")", "{", "const", "char", "*", "call_name", ";", "tree", "node", ";", "if", "(", "GET_CODE", "(", "call_ref", ")", "!=", "SYMBOL_REF", ")", "return", "call_ref", ";", "call_name", "=", "XSTR", "(", "call_ref", ",", "<NUM_LIT>", ")", ";", "if", "(", "*", "call_name", "==", "'.'", ")", "{", "while", "(", "*", "call_name", "==", "'.'", ")", "call_name", "++", ";", "node", "=", "get_identifier", "(", "call_name", ")", ";", "call_ref", "=", "gen_rtx_SYMBOL_REF", "(", "VOIDmode", ",", "IDENTIFIER_POINTER", "(", "node", ")", ")", ";", "}"], "ground_truth": ["return", "force_reg", "(", "Pmode", ",", "call_ref", ")", ";"], "File": "powerpcspe", "Func": "rs6000_longcall_ref", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5969, "Length": 82, "Cover_Rate": 0.9879518072289156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isFPDRegListWithVPR", "(", ")", "const", "{", "return", "Kind", "==", "k_FPDRegisterListWithVPR", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "isFPDRegListWithVPR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5970, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isAnyInRange", "(", "ArrayRef", "<", "int", ">", "Mask", ",", "int", "Low", ",", "int", "Hi", ")", "{", "return", "llvm", "::", "any_of", "(", "Mask", ",", "[", "Low", ",", "Hi", "]", "(", "int", "M", ")", "{", "return", "isInRange", "(", "M", ",", "Low", ",", "Hi", ")", ";", "}", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)5", "Func": "isAnyInRange", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5971, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "createImm", "(", "const", "MCExpr", "*", "Val", ",", "SMLoc", "S", ",", "SMLoc", "E", ",", "bool", "IsRV64", ")", "{", "auto", "Op", "=", "std", "::", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "KindTy", "::", "Immediate", ")", ";", "Op", "->", "Imm", ".", "Val", "=", "Val", ";", "Op", "->", "StartLoc", "=", "S", ";"], "ground_truth": ["Op", "->", "EndLoc", "=", "E", ";"], "File": "RISCVAsmParser", "Func": "createImm", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5972, "Length": 59, "Cover_Rate": 0.855072463768116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "encode_pdp11_f", "(", "const", "struct", "real_format", "*", "fmt", "ATTRIBUTE_UNUSED", ",", "long", "*", "buf", ",", "const", "REAL_VALUE_TYPE", "*", "r", ")", "{", "(", "*", "vax_f_format", ".", "encode", ")", "(", "fmt", ",", "buf", ",", "r", ")", ";", "buf", "[", "<NUM_LIT>", "]", "=", "(", "(", "buf", "[", "<NUM_LIT>", "]", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "|", "(", "(", "buf", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "pdp11", "Func": "encode_pdp11_f", "Target": "pdp11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5973, "Length": 67, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "<STR_LIT>", "(", "Cond", ".", "getNode", "(", ")", ")", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "Mask", ";"], "ground_truth": ["if", "(", "createShuffleMaskFromVSELECT", "(", "Mask", ",", "Cond", ")", ")", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "SDLoc", "(", "Op", ")", ",", "LHS", ",", "RHS", ",", "Mask", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "lowerVSELECTtoVectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5974, "Length": 67, "Cover_Rate": 0.5929203539823009, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_p64_u16", "(", "uint16x4_t", "__a", ")", "{"], "ground_truth": ["return", "(", "poly64x1_t", ")", "__builtin_neon_vreinterpretdiv4hi", "(", "(", "int16x4_t", ")", "__a", ")", ";"], "File": "arm", "Func": "neon4_vreinterpret_p64_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5975, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "NextBBI", "=", "std", "::", "next", "(", "MBB", ".", "getIterator", "(", ")", ")", ";", "bool", "NoSuccessor", "=", "llvm", "::", "find", "(", "MBB", ".", "successors", "(", ")", ",", "&", "*", "NextBBI", ")", "==", "MBB", ".", "succ_end", "(", ")", ";", "MachineBasicBlock", "*", "SkipBB", ";", "if", "(", "NoSuccessor", ")", "{", "SkipBB", "=", "&", "MBB", ";", "}", "else", "{", "SkipBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MF", "->", "insert", "(", "NextBBI", ",", "SkipBB", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "&", "*", "NextBBI", ")", ";", "MBB", ".", "addSuccessor", "(", "SkipBB", ")", ";"], "ground_truth": ["MDT", "->", "addNewBlock", "(", "SkipBB", ",", "&", "MBB", ")", ";"], "File": "SIInsertSkips1", "Func": "skipIfDead", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5976, "Length": 111, "Cover_Rate": 0.40808823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "VSETVLIInfo", "(", ")", ":", "AVLImm", "(", "<NUM_LIT>", ")", ",", "TailAgnostic", "(", "false", ")", ",", "MaskAgnostic", "(", "false", ")", ",", "MaskRegOp", "(", "false", ")", ",", "StoreOp", "(", "false", ")", ",", "ScalarMovOp", "(", "false", ")", ",", "SEWLMULRatioOnly", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "RISCVInsertVSETVLI1", "Func": "VSETVLIInfo", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5977, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "lreg", "=", "operand", "->", "getReg", "(", ")", ";", "return", "SRegToNumber", "(", "lreg", ")", ">", "<NUM_LIT>", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "TPCUnHardwareLoops", "Func": "MOPIsLoopRegUse", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5978, "Length": 22, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FuncReturnHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineInstrBuilder", "&", "MIB", ",", "CCAssignFn", "*", "AssignFn", ")", ":", "ValueHandler", "(", "MIRBuilder", ",", "MRI", ",", "AssignFn", ")", ",", "MIB", "(", "MIB", ")", "{"], "ground_truth": ["}"], "File": "X86CallLowering16", "Func": "FuncReturnHandler", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5979, "Length": 34, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "std", "::", "make_pair", "(", "Register", "(", ")", ",", "Offset", ")", ";", "}", "int64_t", "Offset", ";", "if", "(", "Def", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_ADD", ")", "{", "if", "(", "mi_match", "(", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "m_ICst", "(", "Offset", ")", ")", ")", "return", "std", "::", "make_pair", "(", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "Offset", ")", ";"], "ground_truth": ["if", "(", "mi_match", "(", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "m_Copy", "(", "m_ICst", "(", "Offset", ")", ")", ")", ")", "return", "std", "::", "make_pair", "(", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "Offset", ")", ";"], "File": "AMDGPUGlobalISelUtils", "Func": "getBaseWithConstantOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5980, "Length": 116, "Cover_Rate": 0.5021645021645021, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_fixupimm_sd", "(", "__m128d", "__A", ",", "__mmask8", "__U", ",", "__m128d", "__B", ",", "__m128i", "__C", ",", "const", "int", "__imm", ")", "{"], "ground_truth": ["return", "(", "__m128d", ")", "__builtin_ia32_fixupimmsd_mask", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__B", ",", "(", "__v2di", ")", "__C", ",", "__imm", ",", "(", "__mmask8", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fintrin", "Func": "_mm_mask_fixupimm_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5981, "Length": 63, "Cover_Rate": 0.984375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>16RegisterInfo", "::", "requiresFrameIndexScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "Mips16RegisterInfo", "Func": "requiresFrameIndexScavenging", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5982, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "mcii", ",", "MCContext", "&", "ctx", ")", ":", "MCII", "(", "mcii", ")", ",", "CTX", "(", "ctx", ")", "{"], "ground_truth": ["}"], "File": "TOYMCCodeEmitter1", "Func": "TOYMCCodeEmitter", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5983, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "std", "::", "string", ">", "mov2", "(", "ArRn2", "a", ",", "ArStep2", "as", ",", "Px", "b", ")", "{", "return", "D", "(", "<STR_LIT>", ",", "MemARS", "(", "a", ",", "as", ")", ",", "R", "(", "b", ")", ")", ";"], "ground_truth": ["}"], "File": "disassembler", "Func": "mov2", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5984, "Length": 39, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ELF<ISA_LIT>_64AsmBackend", "(", "const", "Target", "&", "T", ",", "uint8_t", "OSABI", ",", "StringRef", "CPU", ")", ":", "ELF<ISA_LIT>AsmBackend", "(", "T", ",", "OSABI", ",", "CPU", ")", "{"], "ground_truth": ["}"], "File": "X86AsmBackend (2)", "Func": "ELFX86_64AsmBackend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5985, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "src", "=", "operands", "[", "<NUM_LIT>", "]", ";", "rtx", "base", ";", "bool", "speed_p", "=", "!", "optimize_function_for_size_p", "(", "cfun", ")", ";", "unsigned", "int", "max_instructions", "=", "(", "speed_p", "?", "<NUM_LIT>", ":", "AARCH64_CALL_RATIO", ")", "/", "<NUM_LIT>", ";", "if", "(", "!", "CONST_INT_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "return", "false", ";", "n", "=", "UINTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "(", "(", "n", "/", "<NUM_LIT>", ")", "+", "(", "n", "%", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ">", "max_instructions", ")", "return", "false", ";", "base", "=", "copy_to_mode_reg", "(", "Pmode", ",", "XEXP", "(", "dst", ",", "<NUM_LIT>", ")", ")", ";", "dst", "=", "adjust_automodify_address", "(", "dst", ",", "VOIDmode", ",", "base", ",", "<NUM_LIT>", ")", ";", "base", "=", "copy_to_mode_reg", "(", "Pmode", ",", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", ";", "src", "=", "adjust_automodify_address", "(", "src", ",", "VOIDmode", ",", "base", ",", "<NUM_LIT>", ")", ";", "if", "(", "n", "<", "<NUM_LIT>", ")", "{", "if", "(", "n", ">=", "<NUM_LIT>", ")", "{", "aarch64_copy_one_block_and_progress_pointers", "(", "&", "src", ",", "&", "dst", ",", "HImode", ")", ";", "n", "-=", "<NUM_LIT>", ";", "}", "if", "(", "n", "==", "<NUM_LIT>", ")", "aarch64_copy_one_block_and_progress_pointers", "(", "&", "src", ",", "&", "dst", ",", "QImode", ")", ";", "return", "true", ";", "}", "if", "(", "n", "<", "<NUM_LIT>", ")", "{", "aarch64_copy_one_block_and_progress_pointers", "(", "&", "src", ",", "&", "dst", ",", "SImode", ")", ";", "n", "-=", "<NUM_LIT>", ";", "if", "(", "n", ">", "<NUM_LIT>", ")", "{", "int", "move", "=", "n", "-", "<NUM_LIT>", ";", "src", "=", "aarch64_move_pointer", "(", "src", ",", "move", ")", ";", "dst", "=", "aarch64_move_pointer", "(", "dst", ",", "move", ")", ";", "aarch64_copy_one_block_and_progress_pointers", "(", "&", "src", ",", "&", "dst", ",", "SImode", ")", ";", "}", "return", "true", ";", "}", "while", "(", "n", ">=", "<NUM_LIT>", ")", "{", "if", "(", "n", "/", "<NUM_LIT>", ")", "{"], "ground_truth": ["aarch64_copy_one_block_and_progress_pointers", "(", "&", "src", ",", "&", "dst", ",", "TImode", ")", ";"], "File": "aarch642", "Func": "aarch64_expand_movmem", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5986, "Length": 283, "Cover_Rate": 0.5957894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "tie", "(", "RegisterVT", ",", "NumRegisters", ")", "=", "handleMaskRegisterForCallingConv", "(", "NumElts", ",", "CC", ",", "Subtarget", ")", ";", "if", "(", "RegisterVT", "!=", "<STR_LIT>", ")", "return", "NumRegisters", ";", "}", "if", "(", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "&&", "!", "EnableOldKNLABI", "&&", "Subtarget", ".", "useAVX512Regs", "(", ")", "&&", "!", "Subtarget", ".", "hasBWI", "(", ")", ")", "return", "<NUM_LIT>", ";", "return", "TargetLowering", "::", "getNumRegistersForCallingConv", "(", "Context", ",", "CC", ",", "VT", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering130", "Func": "getNumRegistersForCallingConv", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5987, "Length": 72, "Cover_Rate": 0.5255474452554745, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isProfitableToHoist", "(", "Instruction", "*", "I", ")", "const", "{"], "ground_truth": ["if", "(", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Call", ")", "return", "false", ";"], "File": "TPCISelLowering", "Func": "isProfitableToHoist", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5988, "Length": 26, "Cover_Rate": 0.7428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MaxCallFrameSize", ";"], "ground_truth": ["}"], "File": "LC3bMachineFunction", "Func": "getMaxCallFrameSize", "Target": "LC3b", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5989, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "!", "(", "ST", "->", "isAtom", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "X86TargetTransformInfo (2)", "Func": "enableInterleavedAccessVectorization", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5990, "Length": 11, "Cover_Rate": 0.6111111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "/=", "Multiply", ";", "Value", "&=", "~", "(", "uint64_t", "(", "~", "<NUM_LIT>", ")", "<<", "Size", ")", ";"], "ground_truth": ["<STR_LIT>", "::", "write64le", "(", "RawData", ",", "<STR_LIT>", "::", "read64le", "(", "RawData", ")", "|", "Value", ")", ";"], "File": "J2AsmBackend", "Func": "applyDisplacement", "Target": "J2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5991, "Length": 33, "Cover_Rate": 0.44594594594594594, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "is_microcoded_insn", "(", "rtx_insn", "*", "insn", ")", "{", "if", "(", "!", "insn", "||", "!", "NONDEBUG_INSN_P", "(", "insn", ")", "||", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "USE", "||", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "CLOBBER", ")", "return", "false", ";", "if", "(", "rs6000_tune", "==", "PROCESSOR_CELL", ")", "return", "get_attr_cell_micro", "(", "insn", ")", "==", "CELL_MICRO_ALWAYS", ";", "if", "(", "rs6000_sched_groups", "&&", "(", "rs6000_tune", "==", "PROCESSOR_POWER4", "||", "rs6000_tune", "==", "PROCESSOR_POWER5", ")", ")", "{", "enum", "attr_type", "type", "=", "get_attr_type", "(", "insn", ")", ";", "if", "(", "(", "type", "==", "TYPE_LOAD", "&&", "get_attr_update", "(", "insn", ")", "==", "UPDATE_YES", "&&", "get_attr_sign_extend", "(", "insn", ")", "==", "SIGN_EXTEND_YES", ")", "||", "(", "(", "type", "==", "TYPE_LOAD", "||", "type", "==", "TYPE_STORE", ")", "&&", "get_attr_update", "(", "insn", ")", "==", "UPDATE_YES", "&&", "get_attr_indexed", "(", "insn", ")", "==", "INDEXED_YES", ")", "||", "type", "==", "TYPE_MFCR", ")", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "rs6000", "Func": "is_microcoded_insn", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5992, "Length": 140, "Cover_Rate": 0.9929078014184397, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SplitParts", "=", "TRI", ".", "getRegSplitParts", "(", "RC", ",", "EltSize", ")", ";", "NumSubRegs", "=", "SplitParts", ".", "empty", "(", ")", "?", "<NUM_LIT>", ":", "SplitParts", ".", "size", "(", ")", ";", "if", "(", "IsWave32", ")", "{", "ExecReg", "=", "<STR_LIT>", ";", "MovOpc", "=", "<STR_LIT>", ";", "NotOpc", "=", "<STR_LIT>", ";", "}", "else", "{", "ExecReg", "=", "<STR_LIT>", ";", "MovOpc", "=", "<STR_LIT>", ";", "NotOpc", "=", "<STR_LIT>", ";", "}", "assert", "(", "SuperReg", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["assert", "(", "SuperReg", "!=", "<STR_LIT>", "&&", "SuperReg", "!=", "<STR_LIT>", "&&", "SuperReg", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "SIRegisterInfo (3)", "Func": "SGPRSpillBuilder", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5993, "Length": 86, "Cover_Rate": 0.36752136752136755, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasITBlocks", "(", ")", "const", "{", "return", "HasITBlocks", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo (2)", "Func": "hasITBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5994, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "insertShift", "(", "MI", ",", "MBB", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "insertMul", "(", "MI", ",", "MBB", ")", ";", "}", "assert", "(", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "const", "<ISA_LIT>InstrInfo", "&", "TII", "=", "(", "const", "<ISA_LIT>InstrInfo", "&", ")", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "const", "BasicBlock", "*", "LLVM_BB", "=", "MBB", "->", "getBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "FallThrough", "=", "MBB", "->", "getFallThrough", "(", ")", ";", "if", "(", "FallThrough", "!=", "nullptr", ")", "{", "BuildMI", "(", "MBB", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "FallThrough", ")", ";", "}", "MachineBasicBlock", "*", "trueMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "falseMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";"], "ground_truth": ["MachineFunction", "::", "iterator", "I", ";"], "File": "AVRISelLowering", "Func": "EmitInstrWithCustomInserter", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5995, "Length": 161, "Cover_Rate": 0.30093457943925234, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "splittable_const_int_operand", "(", "src", ",", "mode", ")", ")", "{", "mips_move_integer", "(", "dest", ",", "dest", ",", "INTVAL", "(", "src", ")", ")", ";", "return", ";", "}", "if", "(", "mips_split_symbol", "(", "dest", ",", "src", ",", "MAX_MACHINE_MODE", ",", "&", "src", ")", ")", "{", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "dest", ",", "src", ")", ")", ";", "return", ";", "}", "if", "(", "mips_tls_symbol_p", "(", "src", ")", ")", "{", "mips_emit_move", "(", "dest", ",", "mips_legitimize_tls_address", "(", "src", ")", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "mips4", "Func": "mips_legitimize_const_move", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5996, "Length": 76, "Cover_Rate": 0.3781094527363184, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MF", "->", "insert", "(", "I", ",", "trueMBB", ")", ";", "MF", "->", "insert", "(", "I", ",", "falseMBB", ")", ";", "trueMBB", "->", "splice", "(", "trueMBB", "->", "begin", "(", ")", ",", "MBB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "MBB", "->", "end", "(", ")", ")", ";", "trueMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "MBB", ")", ";", "<STR_LIT>", "CC", "=", "(", "<STR_LIT>", ")", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "BuildMI", "(", "MBB", ",", "dl", ",", "TII", ".", "getBrCond", "(", "CC", ")", ")", ".", "addMBB", "(", "trueMBB", ")", ";", "BuildMI", "(", "MBB", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "falseMBB", ")", ";", "MBB", "->", "addSuccessor", "(", "falseMBB", ")", ";", "MBB", "->", "addSuccessor", "(", "trueMBB", ")", ";", "BuildMI", "(", "falseMBB", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "trueMBB", ")", ";", "falseMBB", "->", "addSuccessor", "(", "trueMBB", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "trueMBB", ",", "trueMBB", "->", "begin", "(", ")", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "MBB", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "falseMBB", ")", ";"], "File": "AVRISelLowering17", "Func": "EmitInstrWithCustomInserter", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5997, "Length": 221, "Cover_Rate": 0.4130841121495327, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "AMDGPUPassConfig", "::", "addPreEmitPass", "(", ")", "{", "const", "AMDGPUSubtarget", "&", "ST", "=", "TM", "->", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "device", "(", ")", "->", "getGeneration", "(", ")", "<=", "<STR_LIT>", ")", "{", "addPass", "(", "createAMDGPUCFGPreparationPass", "(", "*", "TM", ")", ")", ";", "addPass", "(", "createAMDGPUCFGStructurizerPass", "(", "*", "TM", ")", ")", ";", "addPass", "(", "createR600ExpandSpecialInstrsPass", "(", "*", "TM", ")", ")", ";", "addPass", "(", "&", "FinalizeMachineBundlesID", ")", ";", "}", "else", "{", "addPass", "(", "create<ISA_LIT>LowerLiteralConstantsPass", "(", "*", "TM", ")", ")", ";", "addPass", "(", "create<ISA_LIT>LowerControlFlowPass", "(", "*", "TM", ")", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUTargetMachine41", "Func": "addPreEmitPass", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5998, "Length": 94, "Cover_Rate": 0.9690721649484536, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "AMDGPUInstrInfo", "::", "DefinesPredicate", "(", "MachineInstr", "*", "MI", ",", "std", "::", "vector", "<", "MachineOperand", ">", "&", "Pred", ")", "const", "{"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUInstrInfo10", "Func": "DefinesPredicate", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5999, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isLoad", ")", "{", "status", "=", "DecodeSX", "(", "MI", ",", "sx", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")", "return", "status", ";", "}", "status", "=", "DecodeAS", "(", "MI", ",", "insn", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")", "return", "status", ";", "if", "(", "!", "isLoad", ")", "{", "status", "=", "DecodeSX", "(", "MI", ",", "sx", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")", "return", "status", ";"], "ground_truth": ["}"], "File": "VEDisassembler1", "Func": "DecodeMemAS", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6000, "Length": 85, "Cover_Rate": 0.6439393939393939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "MFI", ".", "getStackSize", "(", ")", ")", ")", "return", "true", ";"], "ground_truth": ["return", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ".", "hasScalarStores", "(", ")", "&&", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", "->", "hasSpilledSGPRs", "(", ")", ";"], "File": "SIRegisterInfo10", "Func": "requiresFrameIndexReplacementScavenging", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6001, "Length": 45, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Data", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "char", "C", "=", "Data", "[", "i", "]", ";", "if", "(", "C", "==", "'\"'", "||", "C", "==", "'\\\\'", ")", "{", "OS", "<<", "'\\\\'", "<<", "(", "char", ")", "C", ";", "continue", ";", "}", "if", "(", "isprint", "(", "(", "unsigned", "char", ")", "C", ")", ")", "{", "OS", "<<", "(", "char", ")", "C", ";", "continue", ";", "}", "switch", "(", "C", ")", "{", "case", "'\\b'", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "'\\f'", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "'\\n'", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "'\\r'", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["case", "'\\t'", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";"], "File": "PTXMCAsmStreamer", "Func": "PrintQuotedString", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6002, "Length": 127, "Cover_Rate": 0.6864864864864865, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Flag", "=", "EmitCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "<ISA_LIT>CC", ",", "DAG", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Chain", ",", "Dest", ",", "<ISA_LIT>CC", ",", "Flag", ")", ";"], "File": "SystemZISelLowering107", "Func": "LowerBR_CC", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6003, "Length": 40, "Cover_Rate": 0.3053435114503817, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RS", "->", "enterBasicBlockEnd", "(", "MBB", ")", ";", "Register", "Scav", "=", "RS", "->", "scavengeRegisterBackwards", "(", "<STR_LIT>", ",", "MachineBasicBlock", "::", "iterator", "(", "GetPC", ")", ",", "false", ",", "<NUM_LIT>", ",", "false", ")", ";", "if", "(", "Scav", ")", "{", "RS", "->", "setRegUsed", "(", "Scav", ")", ";", "MRI", ".", "replaceRegWith", "(", "PCReg", ",", "Scav", ")", ";", "MRI", ".", "clearVirtRegs", "(", ")", ";", "}", "else", "{", "const", "GCNSubtarget", "&", "ST", "=", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "<ISA_LIT>RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "TRI", "->", "spillEmergencySGPR", "(", "GetPC", ",", "RestoreBB", ",", "<STR_LIT>", ",", "RS", ")", ";", "MRI", ".", "replaceRegWith", "(", "PCReg", ",", "<STR_LIT>", ")", ";", "MRI", ".", "clearVirtRegs", "(", ")", ";", "}", "MCSymbol", "*", "DestLabel", "=", "Scav", "?", "DestBB", ".", "getSymbol", "(", ")", ":", "RestoreBB", ".", "getSymbol", "(", ")", ";", "auto", "*", "Offset", "=", "MCBinaryExpr", "::", "createSub", "(", "MCSymbolRefExpr", "::", "create", "(", "DestLabel", ",", "MCCtx", ")", ",", "MCSymbolRefExpr", "::", "create", "(", "PostGetPCLabel", ",", "MCCtx", ")", ",", "MCCtx", ")", ";", "auto", "*", "Mask", "=", "MCConstantExpr", "::", "create", "(", "<NUM_LIT>", ",", "MCCtx", ")", ";", "OffsetLo", "->", "setVariableValue", "(", "MCBinaryExpr", "::", "createAnd", "(", "Offset", ",", "Mask", ",", "MCCtx", ")", ")", ";", "auto", "*", "ShAmt", "=", "MCConstantExpr", "::", "create", "(", "<NUM_LIT>", ",", "MCCtx", ")", ";", "OffsetHi", "->", "setVariableValue", "(", "MCBinaryExpr", "::", "createAShr", "(", "Offset", ",", "ShAmt", ",", "MCCtx", ")", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "SIInstrInfo142", "Func": "insertIndirectBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6004, "Length": 222, "Cover_Rate": 0.4141791044776119, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "tmp10", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "rtx", "tmp11", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "rtx", "tmp12", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "rtx", "tmp13", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "rtx", "result_lo", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "if", "(", "sign", ")", "{", "emit_insn", "(", "gen_insn_mul_hs_lu", "(", "tmp0", ",", "op1", ",", "op2", ")", ")", ";", "emit_insn", "(", "gen_insn_mul_hs_lu", "(", "tmp1", ",", "op2", ",", "op1", ")", ")", ";", "emit_insn", "(", "gen_insn_mul_lu_lu", "(", "tmp2", ",", "op1", ",", "op2", ")", ")", ";", "emit_insn", "(", "gen_insn_mul_hs_hs", "(", "tmp3", ",", "op1", ",", "op2", ")", ")", ";", "}", "else", "{", "emit_insn", "(", "gen_insn_mul_hu_lu", "(", "tmp0", ",", "op1", ",", "op2", ")", ")", ";", "emit_insn", "(", "gen_insn_mul_hu_lu", "(", "tmp1", ",", "op2", ",", "op1", ")", ")", ";", "emit_insn", "(", "gen_insn_mul_lu_lu", "(", "tmp2", ",", "op1", ",", "op2", ")", ")", ";", "emit_insn", "(", "gen_insn_mul_hu_hu", "(", "tmp3", ",", "op1", ",", "op2", ")", ")", ";", "}", "emit_move_insn", "(", "tmp4", ",", "(", "gen_rtx_ASHIFT", "(", "DImode", ",", "tmp0", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ")", ";", "emit_move_insn", "(", "tmp5", ",", "(", "gen_rtx_ASHIFT", "(", "DImode", ",", "tmp1", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ")", ";", "emit_move_insn", "(", "tmp6", ",", "(", "gen_rtx_PLUS", "(", "DImode", ",", "tmp4", ",", "tmp5", ")", ")", ")", ";", "emit_move_insn", "(", "result_lo", ",", "(", "gen_rtx_PLUS", "(", "DImode", ",", "tmp2", ",", "tmp6", ")", ")", ")", ";", "emit_move_insn", "(", "tmp7", ",", "gen_rtx_LTU", "(", "DImode", ",", "tmp6", ",", "tmp4", ")", ")", ";", "emit_move_insn", "(", "tmp8", ",", "gen_rtx_LTU", "(", "DImode", ",", "result_lo", ",", "tmp2", ")", ")", ";", "if", "(", "sign", ")", "{", "emit_move_insn", "(", "tmp9", ",", "(", "gen_rtx_ASHIFTRT", "(", "DImode", ",", "tmp0", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ")", ";", "emit_move_insn", "(", "tmp10", ",", "(", "gen_rtx_ASHIFTRT", "(", "DImode", ",", "tmp1", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ")", ";", "}", "else", "{", "emit_move_insn", "(", "tmp9", ",", "(", "gen_rtx_LSHIFTRT", "(", "DImode", ",", "tmp0", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ")", ";", "emit_move_insn", "(", "tmp10", ",", "(", "gen_rtx_LSHIFTRT", "(", "DImode", ",", "tmp1", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ")", ";", "}", "emit_move_insn", "(", "tmp11", ",", "(", "gen_rtx_PLUS", "(", "DImode", ",", "tmp3", ",", "tmp7", ")", ")", ")", ";"], "ground_truth": ["emit_move_insn", "(", "tmp12", ",", "(", "gen_rtx_PLUS", "(", "DImode", ",", "tmp8", ",", "tmp9", ")", ")", ")", ";"], "File": "tilegx", "Func": "tilegx_expand_high_multiply", "Target": "tilegx", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 6005, "Length": 360, "Cover_Rate": 0.7346938775510204, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumOperands", "=", "MI", ".", "getNumOperands", "(", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "MO", ".", "getImm", "(", ")", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";", "MCFixupKind", "Kind", ";", "switch", "(", "Opcode", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AArch64MCCodeEmitter5", "Func": "getTestBranchTargetOpValue", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6006, "Length": 55, "Cover_Rate": 0.3254437869822485, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "snprintf", "(", "mcu_name", ",", "sizeof", "(", "mcu_name", ")", "-", "<NUM_LIT>", ",", "<STR_LIT>", ",", "target_mcu", ")", ";", "for", "(", "i", "=", "strlen", "(", "mcu_name", ")", ";", "i", "--", ";", ")", "mcu_name", "[", "i", "]", "=", "TOUPPER", "(", "mcu_name", "[", "i", "]", ")", ";", "return", "mcu_name", ";", "}", "return", "msp430x", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "msp4302", "Func": "msp430_mcu_name", "Target": "msp430", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6007, "Length": 54, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "&", "<ISA_LIT>InstrInfo", "::", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";"], "ground_truth": ["}"], "File": "Cpu0InstrInfo1", "Func": "getRegisterInfo", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6008, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint16_t", "*", "<ISA_LIT>RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "return", "CSR_<ISA_LIT>_SaveList", ";"], "ground_truth": ["}"], "File": "XtensaRegisterInfo", "Func": "getCalleeSavedRegs", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6009, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "regno", "=", "REGNO", "(", "reg", ")", ";", "unsigned", "nregs", "=", "hard_regno_nregs", "[", "regno", "]", "[", "GET_MODE", "(", "reg", ")", "]", ";", "while", "(", "nregs", "--", ">", "<NUM_LIT>", ")", "ss", ".", "reg_set_in_cycle", "[", "regno", "+", "nregs", "]", "=", "cycles", ";"], "ground_truth": ["}"], "File": "c6x2", "Func": "c6x_mark_reg_written", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 6010, "Length": 41, "Cover_Rate": 0.7884615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "C", "&&", "C", "->", "getAPIntValue", "(", ")", ".", "ule", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "RISCVISelLowering3", "Func": "hasBitTest", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6011, "Length": 15, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_neon_vminnmhf", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "fp16_vminnmh_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6012, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "SDValue", "(", ")", ";", "}", "SDLoc", "SL", "(", "N", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDValue", "Lo", ",", "Hi", ";", "std", "::", "tie", "(", "Lo", ",", "Hi", ")", "=", "split64BitValue", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ")", ";", "SDValue", "LoRHS", "=", "DAG", ".", "getConstant", "(", "Lo_32", "(", "Val", ")", ",", "SL", ",", "<STR_LIT>", ")", ";", "SDValue", "HiRHS", "=", "DAG", ".", "getConstant", "(", "Hi_32", "(", "Val", ")", ",", "SL", ",", "<STR_LIT>", ")", ";", "SDValue", "LoAnd", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Lo", ",", "LoRHS", ")", ";", "SDValue", "HiAnd", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Hi", ",", "HiRHS", ")", ";", "SDValue", "Vec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "LoAnd", ",", "HiAnd", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Vec", ")", ";"], "File": "AMDGPUISelLowering16", "Func": "performAndCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6013, "Length": 148, "Cover_Rate": 0.5627376425855514, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_EXTERNAL_VISIBILITY", "void", "LLVMInitialize<ISA_LIT>TargetInfo", "(", ")", "{"], "ground_truth": ["RegisterTarget", "<", "Triple", "::", "hexagon", ",", "true", ">", "X", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "HexagonTargetInfo6", "Func": "LLVMInitializeHexagonTargetInfo", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6014, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "assert", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "<STR_LIT>", ")", ";", "Name", "=", "<STR_LIT>", "+", "utostr", "(", "getFunctionNumber", "(", ")", ")", "+", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "X86ATTAsmPrinter2", "Func": "GetPICBaseSymbol", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6015, "Length": 28, "Cover_Rate": 0.3888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<NUM_LIT>", "<=", "MsgId", "&&", "isUInt", "<", "ID_WIDTH_", ">", "(", "MsgId", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo3", "Func": "isValidMsgId", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6016, "Length": 14, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMM16AsmRegMoveP", "(", ")", "const", "{"], "ground_truth": ["if", "(", "!", "(", "isRegIdx", "(", ")", "&&", "RegIdx", ".", "Kind", ")", ")", "return", "false", ";"], "File": "MipsAsmParser (2)4", "Func": "isMM16AsmRegMoveP", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6017, "Length": 22, "Cover_Rate": 0.36666666666666664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "case", "<STR_LIT>", ":", "if", "(", "!", "Abs", ".", "getNode", "(", ")", ")", "return", "false", ";", "Src", "=", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Abs", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUISelDAGToDAG13", "Func": "FoldOperand", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6018, "Length": 41, "Cover_Rate": 0.3106060606060606, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Init<ISA_LIT>MCRegisterInfo", "(", "X", ",", "<STR_LIT>", ")", ";", "return", "X", ";"], "ground_truth": ["}"], "File": "MSP430MCTargetDesc", "Func": "createMSP430MCRegisterInfo", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6019, "Length": 11, "Cover_Rate": 0.3548387096774194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "unstackifyVReg", "(", "unsigned", "VReg", ")", "{", "auto", "I", "=", "Register", "::", "virtReg2Index", "(", "VReg", ")", ";"], "ground_truth": ["if", "(", "I", "<", "VRegStackified", ".", "size", "(", ")", ")", "VRegStackified", ".", "reset", "(", "I", ")", ";"], "File": "WebAssemblyMachineFunctionInfo1", "Func": "unstackifyVReg", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6020, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "cum", "->", "stdarg", "=", "stdarg_p", "(", "fntype", ")", ";", "cum", "->", "libcall", "=", "libcall", ";", "cum", "->", "nargs_prototype", "=", "<NUM_LIT>", ";", "if", "(", "incoming", "||", "cum", "->", "prototype", ")", "cum", "->", "nargs_prototype", "=", "n_named_args", ";", "if", "(", "(", "!", "fntype", "&&", "rs6000_default_long_calls", ")", "||", "(", "fntype", "&&", "lookup_attribute", "(", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "fntype", ")", ")", "&&", "!", "lookup_attribute", "(", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "fntype", ")", ")", ")", ")", "cum", "->", "call_cookie", "|=", "CALL_LONG", ";", "if", "(", "TARGET_DEBUG_ARG", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "if", "(", "fntype", ")", "{", "tree", "ret_type", "=", "TREE_TYPE", "(", "fntype", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "get_tree_code_name", "(", "TREE_CODE", "(", "ret_type", ")", ")", ")", ";", "}", "if", "(", "cum", "->", "call_cookie", "&", "CALL_LONG", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "cum", "->", "prototype", ",", "cum", "->", "nargs_prototype", ")", ";", "}", "if", "(", "DEFAULT_ABI", "==", "ABI_V4", ")", "{", "cum", "->", "escapes", "=", "call_ABI_of_interest", "(", "fndecl", ")", ";", "if", "(", "cum", "->", "escapes", ")", "{", "tree", "return_type", ";", "if", "(", "fntype", ")", "{", "return_type", "=", "TREE_TYPE", "(", "fntype", ")", ";", "return_mode", "=", "TYPE_MODE", "(", "return_type", ")", ";", "}", "else", "return_type", "=", "lang_hooks", ".", "types", ".", "type_for_mode", "(", "return_mode", ",", "<NUM_LIT>", ")", ";", "if", "(", "return_type", "!=", "NULL", ")", "{", "if", "(", "TREE_CODE", "(", "return_type", ")", "==", "RECORD_TYPE", "&&", "TYPE_TRANSPARENT_AGGR", "(", "return_type", ")", ")", "{", "return_type", "=", "TREE_TYPE", "(", "first_field", "(", "return_type", ")", ")", ";", "return_mode", "=", "TYPE_MODE", "(", "return_type", ")", ";", "}", "if", "(", "AGGREGATE_TYPE_P", "(", "return_type", ")", "&&", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "int_size_in_bytes", "(", "return_type", ")", "<=", "<NUM_LIT>", ")", ")", "rs6000_returns_struct", "=", "true", ";", "}", "if", "(", "SCALAR_FLOAT_MODE_NOT_VECTOR_P", "(", "return_mode", ")", ")", "rs6000_passes_float", "=", "true", ";", "else", "if", "(", "ALTIVEC_OR_VSX_VECTOR_MODE", "(", "return_mode", ")", "||", "SPE_VECTOR_MODE", "(", "return_mode", ")", ")", "rs6000_passes_vector", "=", "true", ";"], "ground_truth": ["}"], "File": "rs60005", "Func": "init_cumulative_args", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6021, "Length": 301, "Cover_Rate": 0.7032710280373832, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getMatrixReg", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser1", "Func": "addMatrixOperands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6022, "Length": 15, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "regno", ";", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "if", "(", "GENERAL_REGNO_P", "(", "regno", ")", "&&", "ix86_save_reg", "(", "regno", ",", "true", ")", ")", "{", "ix86_emit_save_reg_using_mov", "(", "word_mode", ",", "regno", ",", "cfa_offset", ")", ";", "cfa_offset", "-=", "UNITS_PER_WORD", ";"], "ground_truth": ["}"], "File": "i3865", "Func": "ix86_emit_save_regs_using_mov", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6023, "Length": 46, "Cover_Rate": 0.8363636363636363, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Chain", ",", "Jump", ",", "Cond", ")", ";"], "ground_truth": ["}"], "File": "R600ISelLowering", "Func": "LowerBRCOND", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6024, "Length": 26, "Cover_Rate": 0.3611111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vst1_u64", "(", "uint64_t", "*", "a", ",", "uint64x1_t", "b", ")", "{", "*", "a", "=", "b", "[", "<NUM_LIT>", "]", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vst1_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6025, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "File": "XCoreInstrInfo5", "Func": "storeRegToStackSlot", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6026, "Length": 85, "Cover_Rate": 0.9659090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "k_Shifter", ";"], "ground_truth": ["}"], "File": "ARM64AsmParser", "Func": "isShifter", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6027, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "get<ISA_LIT>ArchVersion", "(", ")", ">=", "<STR_LIT>", "::", "V5", ";"], "ground_truth": ["}"], "File": "HexagonSubtarget14", "Func": "hasV5TOps", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6028, "Length": 10, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inner", "->", "Parent", "=", "Simple", ";", "if", "(", "Blocks", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "{", "Blocks", ".", "remove", "(", "Inner", ")", ";", "GetBlocksOut", "(", "Inner", ",", "NextEntries", ",", "&", "Blocks", ")", ";", "BlockSet", "JustInner", ";", "JustInner", ".", "insert", "(", "Inner", ")", ";"], "ground_truth": ["for", "(", "const", "auto", "&", "iter", ":", "NextEntries", ")", "Solipsize", "(", "iter", ",", "Branch", "::", "Direct", ",", "Simple", ",", "JustInner", ")", ";"], "File": "Relooper3", "Func": "MakeSimple", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6029, "Length": 66, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "FPSI", "=", "FI", "->", "getFramePointerSaveIndex", "(", ")", ";", "bool", "is<ISA_LIT>64", "=", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", ";", "bool", "isDarwinABI", "=", "Subtarget", ".", "isDarwinABI", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "!", "FPSI", "&&", "needsFP", "(", "MF", ")", ")", "{", "int", "FPOffset", "=", "getFramePointerSaveOffset", "(", "is<ISA_LIT>64", ",", "isDarwinABI", ")", ";", "FPSI", "=", "MFI", "->", "CreateFixedObject", "(", "is<ISA_LIT>64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "FPOffset", ",", "true", ")", ";", "FI", "->", "setFramePointerSaveIndex", "(", "FPSI", ")", ";", "}", "int", "TCSPDelta", "=", "<NUM_LIT>", ";", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", "&&", "(", "TCSPDelta", "=", "FI", "->", "getTailCallSPDelta", "(", ")", ")", "<", "<NUM_LIT>", ")", "{", "MFI", "->", "CreateFixedObject", "(", "-", "<NUM_LIT>", "*", "TCSPDelta", ",", "TCSPDelta", ",", "true", ")", ";", "}"], "ground_truth": ["if", "(", "RegInfo", "->", "requiresRegisterScavenging", "(", "MF", ")", ")", "if", "(", "needsFP", "(", "MF", ")", "||", "spillsCR", "(", "MF", ")", ")", "{"], "File": "PPCFrameLowering25", "Func": "processFunctionBeforeCalleeSavedScan", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6030, "Length": 150, "Cover_Rate": 0.5244755244755245, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SGPRSpillVGPRCSR", "(", "Register", "V", ",", "Optional", "<", "int", ">", "F", ")", ":", "VGPR", "(", "V", ")", ",", "FI", "(", "F", ")", "{"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo24", "Func": "SGPRSpillVGPRCSR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6031, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "}", "scalar_float_mode", "mode", ";", "if", "(", "GET_CODE", "(", "value", ")", "!=", "CONST_DOUBLE", "||", "!", "is_a", "<", "scalar_float_mode", ">", "(", "GET_MODE", "(", "value", ")", ",", "&", "mode", ")", "||", "GET_MODE_BITSIZE", "(", "mode", ")", ">", "HOST_BITS_PER_WIDE_INT", "||", "GET_MODE_BITSIZE", "(", "mode", ")", ">", "GET_MODE_BITSIZE", "(", "DFmode", ")", ")", "return", "false", ";", "unsigned", "HOST_WIDE_INT", "ival", "=", "<NUM_LIT>", ";", "long", "res", "[", "<NUM_LIT>", "]", ";", "real_to_target", "(", "res", ",", "CONST_DOUBLE_REAL_VALUE", "(", "value", ")", ",", "REAL_MODE_FORMAT", "(", "mode", ")", ")", ";", "if", "(", "mode", "==", "DFmode", ")", "{", "int", "order", "=", "BYTES_BIG_ENDIAN", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "ival", "=", "zext_hwi", "(", "res", "[", "order", "]", ",", "<NUM_LIT>", ")", ";", "ival", "|=", "(", "zext_hwi", "(", "res", "[", "<NUM_LIT>", "-", "order", "]", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "}", "else", "ival", "=", "zext_hwi", "(", "res", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["*", "intval", "=", "ival", ";"], "File": "aarch64", "Func": "aarch64_reinterpret_float_as_int", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6032, "Length": 143, "Cover_Rate": 0.8313953488372093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PseudoSourceValue", "(", "PseudoSourceValue", "::", "TargetCustom", ")", "{"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)1", "Func": "AMDGPUImagePseudoSourceValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6033, "Length": 8, "Cover_Rate": 0.6153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vldrwq_gather_base_z_s32", "(", "uint32x4_t", "__addr", ",", "const", "int", "__offset", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__builtin_mve_vldrwq_gather_base_z_sv4si", "(", "__addr", ",", "__offset", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vldrwq_gather_base_z_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6034, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "SrcAS", "=", "ASC", "->", "getSrcAddressSpace", "(", ")", ";", "return", "SrcAS", "==", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", "||", "SrcAS", "==", "<ISA_LIT>AS", "::", "PRIVATE_ADDRESS", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateKernelFeatures21", "Func": "castRequiresQueuePtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6035, "Length": 23, "Cover_Rate": 0.696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "small_symbolic_operand", "(", "x", ",", "Pmode", ")", ")", "{", "*", "ptr", "=", "gen_rtx_LO_SUM", "(", "Pmode", ",", "pic_offset_table_rtx", ",", "x", ")", ";", "iter", ".", "skip_subrtxes", "(", ")", ";"], "ground_truth": ["}"], "File": "alpha", "Func": "split_small_symbolic_operand", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6036, "Length": 30, "Cover_Rate": 0.3191489361702128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "XCoreISelDAGToDAG12", "Func": "getPassName", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6037, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "FirstMI", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "auto", "canRenameMOP", "=", "[", "TRI", "]", "(", "const", "MachineOperand", "&", "MOP", ")", "{", "if", "(", "MOP", ".", "isReg", "(", ")", ")", "{", "auto", "*", "RegClass", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "MOP", ".", "getReg", "(", ")", ")", ";", "if", "(", "RegClass", "->", "HasDisjunctSubRegs", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MOP", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "}", "return", "MOP", ".", "isImplicit", "(", ")", "||", "(", "MOP", ".", "isRenamable", "(", ")", "&&", "!", "MOP", ".", "isEarlyClobber", "(", ")", "&&", "!", "MOP", ".", "isTied", "(", ")", ")", ";", "}", ";", "bool", "FoundDef", "=", "false", ";", "std", "::", "function", "<", "bool", "(", "MachineInstr", "&", ",", "bool", ")", ">", "CheckMIs", "=", "[", "&", "]", "(", "MachineInstr", "&", "MI", ",", "bool", "IsDef", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", "<<", "<STR_LIT>", ")", ";", "if", "(", "MI", ".", "getFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "UsedInBetween", ".", "accumulate", "(", "MI", ")", ";", "FoundDef", "=", "IsDef", ";", "if", "(", "FoundDef", ")", "{", "if", "(", "MI", ".", "isPseudo", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "for", "(", "auto", "&", "MOP", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "MOP", ".", "isReg", "(", ")", "||", "!", "MOP", ".", "isDef", "(", ")", "||", "MOP", ".", "isDebug", "(", ")", "||", "!", "MOP", ".", "getReg", "(", ")", "||", "!", "TRI", "->", "regsOverlap", "(", "MOP", ".", "getReg", "(", ")", ",", "RegToRename", ")", ")", "continue", ";", "if", "(", "!", "canRenameMOP", "(", "MOP", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MOP", "<<", "<STR_LIT>", "<<", "MI", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "RequiredClasses", ".", "insert", "(", "TRI", "->", "getMinimalPhysRegClass", "(", "MOP", ".", "getReg", "(", ")", ")", ")", ";", "}", "return", "true", ";"], "ground_truth": ["}", "else", "{"], "File": "AArch64LoadStoreOptimizer (2)1", "Func": "canRenameUpToDef", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6038, "Length": 336, "Cover_Rate": 0.5037481259370314, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "TARGET_BRANCH_CHEAP", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "pdp115", "Func": "pdp11_branch_cost", "Target": "pdp11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6039, "Length": 10, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Disassembler", "(", "const", "MCSubtargetInfo", "&", "STI", ",", "MCContext", "&", "Ctx", ")", ":", "MCDisassembler", "(", "STI", ",", "Ctx", ")", ",", "Has65816", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "{"], "ground_truth": ["}"], "File": "MOSDisassembler", "Func": "MOSDisassembler", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6040, "Length": 30, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "ALTIVEC_BUILTIN_STVXL", ":", "return", "altivec_expand_stv_builtin", "(", "CODE_FOR_altivec_stvxl", ",", "arglist", ")", ";", "case", "ALTIVEC_BUILTIN_MFVSCR", ":", "icode", "=", "CODE_FOR_altivec_mfvscr", ";", "tmode", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "if", "(", "target", "==", "<NUM_LIT>", "||", "GET_MODE", "(", "target", ")", "!=", "tmode", "||", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "target", ",", "tmode", ")", ")", "target", "=", "gen_reg_rtx", "(", "tmode", ")", ";", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "target", ")", ";", "if", "(", "!", "pat", ")", "return", "<NUM_LIT>", ";", "emit_insn", "(", "pat", ")", ";", "return", "target", ";", "case", "ALTIVEC_BUILTIN_MTVSCR", ":", "icode", "=", "CODE_FOR_altivec_mtvscr", ";", "arg0", "=", "TREE_VALUE", "(", "arglist", ")", ";", "op0", "=", "expand_expr", "(", "arg0", ",", "NULL_RTX", ",", "VOIDmode", ",", "<NUM_LIT>", ")", ";", "mode0", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "if", "(", "arg0", "==", "error_mark_node", ")", "return", "const0_rtx", ";", "if", "(", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "op0", ",", "mode0", ")", ")", "op0", "=", "copy_to_mode_reg", "(", "mode0", ",", "op0", ")", ";", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op0", ")", ";", "if", "(", "pat", ")", "emit_insn", "(", "pat", ")", ";", "return", "NULL_RTX", ";", "case", "ALTIVEC_BUILTIN_DSSALL", ":", "emit_insn", "(", "gen_altivec_dssall", "(", ")", ")", ";", "return", "NULL_RTX", ";", "case", "ALTIVEC_BUILTIN_DSS", ":", "icode", "=", "CODE_FOR_altivec_dss", ";", "arg0", "=", "TREE_VALUE", "(", "arglist", ")", ";", "STRIP_NOPS", "(", "arg0", ")", ";", "op0", "=", "expand_expr", "(", "arg0", ",", "NULL_RTX", ",", "VOIDmode", ",", "<NUM_LIT>", ")", ";", "mode0", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "if", "(", "arg0", "==", "error_mark_node", ")", "return", "const0_rtx", ";", "if", "(", "TREE_CODE", "(", "arg0", ")", "!=", "INTEGER_CST", "||", "TREE_INT_CST_LOW", "(", "arg0", ")", "&", "~", "<NUM_LIT>", ")", "{", "error", "(", "<STR_LIT>", ")", ";", "return", "const0_rtx", ";", "}", "if", "(", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "op0", ",", "mode0", ")", ")", "op0", "=", "copy_to_mode_reg", "(", "mode0", ",", "op0", ")", ";", "emit_insn", "(", "gen_altivec_dss", "(", "op0", ")", ")", ";", "return", "NULL_RTX", ";", "case", "ALTIVEC_BUILTIN_VEC_INIT_V4SI", ":", "case", "ALTIVEC_BUILTIN_VEC_INIT_V8HI", ":", "case", "ALTIVEC_BUILTIN_VEC_INIT_V16QI", ":", "case", "ALTIVEC_BUILTIN_VEC_INIT_V4SF", ":", "return", "altivec_expand_vec_init_builtin", "(", "TREE_TYPE", "(", "exp", ")", ",", "arglist", ",", "target", ")", ";", "case", "ALTIVEC_BUILTIN_VEC_SET_V4SI", ":", "case", "ALTIVEC_BUILTIN_VEC_SET_V8HI", ":", "case", "ALTIVEC_BUILTIN_VEC_SET_V16QI", ":", "case", "ALTIVEC_BUILTIN_VEC_SET_V4SF", ":", "return", "altivec_expand_vec_set_builtin", "(", "arglist", ")", ";", "case", "ALTIVEC_BUILTIN_VEC_EXT_V4SI", ":"], "ground_truth": ["case", "ALTIVEC_BUILTIN_VEC_EXT_V8HI", ":"], "File": "rs60003", "Func": "altivec_expand_builtin", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6041, "Length": 390, "Cover_Rate": 0.4659498207885305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isStrictlyFGRAsmReg", "(", ")", "const", "{"], "ground_truth": ["return", "isRegIdx", "(", ")", "&&", "RegIdx", ".", "Kind", "==", "RegKind_FGR", "&&", "RegIdx", ".", "Index", "<=", "<NUM_LIT>", ";"], "File": "MipsAsmParser (2)4", "Func": "isStrictlyFGRAsmReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6042, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "WinEHStatePass", "::", "insertStateNumberStore", "(", "Value", "*", "ParentRegNode", ",", "Instruction", "*", "IP", ",", "int", "State", ")", "{"], "ground_truth": ["IRBuilder", "<", ">", "Builder", "(", "IP", ")", ";"], "File": "X86WinEHState (2)", "Func": "insertStateNumberStore", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6043, "Length": 25, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FrameIdx", "=", "MFI", "->", "CreateStackObject", "(", "RC", "->", "getSize", "(", ")", ",", "RC", "->", "getAlignment", "(", ")", ",", "false", ")", ";", "}", "XFI", "->", "setUsesLR", "(", "FrameIdx", ")", ";", "XFI", "->", "setLRSpillSlot", "(", "FrameIdx", ")", ";", "}", "if", "(", "requiresRegisterScavenging", "(", "MF", ")", ")", "{", "RS", "->", "setScavengingFrameIndex", "(", "MFI", "->", "CreateStackObject", "(", "RC", "->", "getSize", "(", ")", ",", "RC", "->", "getAlignment", "(", ")", ",", "false", ")", ")", ";", "}", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "XFI", "->", "setFPSpillSlot", "(", "MFI", "->", "CreateStackObject", "(", "RC", "->", "getSize", "(", ")", ",", "RC", "->", "getAlignment", "(", ")", ",", "false", ")", ")", ";"], "ground_truth": ["}"], "File": "XCoreRegisterInfo2", "Func": "processFunctionBeforeCalleeSavedScan", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6044, "Length": 103, "Cover_Rate": 0.4497816593886463, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Subtarget", "->", "hasV6Ops", "(", ")", "&&", "!", "Subtarget", "->", "isThumb", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "}", "ConstantSDNode", "*", "OrdN", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "AtomicOrdering", "Ord", "=", "static_cast", "<", "AtomicOrdering", ">", "(", "OrdN", "->", "getZExtValue", "(", ")", ")", ";", "<STR_LIT>", "Domain", "=", "<STR_LIT>", ";", "if", "(", "Subtarget", "->", "isMClass", "(", ")", ")", "{", "Domain", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "Subtarget", "->", "preferISHSTBarriers", "(", ")", "&&", "Ord", "==", "AtomicOrdering", "::", "Release", ")", "{", "Domain", "=", "<STR_LIT>", ";", "}"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "Domain", ",", "dl", ",", "<STR_LIT>", ")", ")", ";"], "File": "ARMISelLowering15", "Func": "LowerATOMIC_FENCE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6045, "Length": 162, "Cover_Rate": 0.6159695817490495, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "_mm_unpacklo_pi8", "(", "__m64", "__m1", ",", "__m64", "__m2", ")", "{", "return", "(", "__m64", ")", "__builtin_arm_wunpckilb", "(", "(", "__v8qi", ")", "__m1", ",", "(", "__v8qi", ")", "__m2", ")", ";"], "ground_truth": ["}"], "File": "mmintrin", "Func": "_mm_unpacklo_pi8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6046, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printMemOffs64", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["printMemOffset", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "File": "X86ATTInstPrinter (2)", "Func": "printMemOffs64", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6047, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printInstruction", "(", "MI", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";"], "ground_truth": ["}"], "File": "ECLairInstPrinter", "Func": "printInst", "Target": "ECLair", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6048, "Length": 15, "Cover_Rate": 0.39473684210526316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "end_sequence", "(", ")", ";", "return", "NULL_RTX", ";", "}", "op0", "=", "prepare_operand", "(", "icode", ",", "op0", ",", "<NUM_LIT>", ",", "op_mode", ",", "cmp_mode", ",", "unsignedp", ")", ";", "op1", "=", "prepare_operand", "(", "icode", ",", "op1", ",", "<NUM_LIT>", ",", "op_mode", ",", "cmp_mode", ",", "unsignedp", ")", ";", "if", "(", "!", "op0", "||", "!", "op1", ")", "{", "end_sequence", "(", ")", ";", "return", "NULL_RTX", ";", "}", "*", "prep_seq", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")", ";", "cmp", "=", "gen_rtx_fmt_ee", "(", "(", "enum", "rtx_code", ")", "code", ",", "cmp_mode", ",", "op0", ",", "op1", ")", ";", "target", "=", "gen_rtx_REG", "(", "CCmode", ",", "CC_REGNUM", ")", ";", "create_output_operand", "(", "&", "ops", "[", "<NUM_LIT>", "]", ",", "target", ",", "CCmode", ")", ";", "create_fixed_operand", "(", "&", "ops", "[", "<NUM_LIT>", "]", ",", "cmp", ")", ";", "create_fixed_operand", "(", "&", "ops", "[", "<NUM_LIT>", "]", ",", "op0", ")", ";", "create_fixed_operand", "(", "&", "ops", "[", "<NUM_LIT>", "]", ",", "op1", ")", ";", "start_sequence", "(", ")", ";", "if", "(", "!", "maybe_expand_insn", "(", "icode", ",", "<NUM_LIT>", ",", "ops", ")", ")", "{", "end_sequence", "(", ")", ";"], "ground_truth": ["return", "NULL_RTX", ";"], "File": "aarch642", "Func": "aarch64_gen_ccmp_first", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6049, "Length": 166, "Cover_Rate": 0.47701149425287354, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isUnpredicatedTerminator", "(", "*", "I", ")", ")", "break", ";", "if", "(", "!", "I", "->", "isBranch", "(", ")", "||", "I", "->", "isIndirectBranch", "(", ")", ")", "return", "true", ";", "if", "(", "!", "isPredicated", "(", "*", "I", ")", ")", "{", "if", "(", "!", "I", "->", "isUnconditionalBranch", "(", ")", ")", "fixOpcodeForGuard", "(", "*", "I", ")", ";", "TBB", "=", "getBranchTarget", "(", "&", "*", "I", ")", ";", "if", "(", "AllowModify", ")", "{", "while", "(", "std", "::", "next", "(", "I", ")", "!=", "MBB", ".", "end", "(", ")", ")", "std", "::", "next", "(", "I", ")", "->", "eraseFromParent", "(", ")", ";", "}", "continue", ";", "}"], "ground_truth": ["if", "(", "isPredicated", "(", "*", "I", ")", ")", "{"], "File": "PatmosInstrInfo1", "Func": "analyzeBranch", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 6050, "Length": 107, "Cover_Rate": 0.3554817275747508, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "offset", "=", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "}", "else", "if", "(", "SYMBOL_REF_P", "(", "x", ")", ")", "sym", "=", "x", ";", "else", "if", "(", "CONST_INT_P", "(", "x", ")", ")", "offset", "=", "INTVAL", "(", "x", ")", ";", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "LABEL_REF", ")", "offset", "=", "<NUM_LIT>", ";", "else", "return", "false", ";", "unsigned", "align", "=", "<NUM_LIT>", ";", "if", "(", "sym", ")", "{", "tree", "decl", "=", "SYMBOL_REF_DECL", "(", "sym", ")", ";", "if", "(", "TARGET_MACHO", "&&", "flag_pic", "&&", "!", "machopic_offs_p", ")", "return", "false", ";", "if", "(", "MACHO_SYMBOL_INDIRECTION_P", "(", "sym", ")", ")", ";", "else", "if", "(", "decl", "&&", "DECL_ALIGN", "(", "decl", ")", ")", "align", "=", "DECL_ALIGN_UNIT", "(", "decl", ")", ";", "}", "unsigned", "int", "extra", "=", "<NUM_LIT>", ";", "switch", "(", "mode", ")", "{", "case", "E_DFmode", ":", "case", "E_DDmode", ":", "case", "E_DImode", ":", "if", "(", "VECTOR_MEM_VSX_P", "(", "mode", ")", ")", "return", "false", ";", "if", "(", "!", "TARGET_POWERPC64", ")", "extra", "=", "<NUM_LIT>", ";", "else", "if", "(", "(", "offset", "&", "<NUM_LIT>", ")", "||", "(", "align", "&", "<NUM_LIT>", ")", ")", "return", "false", ";", "break", ";", "case", "E_TFmode", ":", "case", "E_IFmode", ":", "case", "E_KFmode", ":", "case", "E_TDmode", ":", "case", "E_TImode", ":"], "ground_truth": ["case", "E_PTImode", ":"], "File": "rs6000", "Func": "darwin_rs6000_legitimate_lo_sum_const_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6051, "Length": 191, "Cover_Rate": 0.4935400516795866, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SchedModel", ".", "init", "(", "*", "ST", ".", "getSchedModel", "(", ")", ",", "&", "ST", ",", "TII", ")", ";", "Traces", "=", "&", "getAnalysis", "<", "MachineTraceMetrics", ">", "(", ")", ";", "MinInstr", "=", "nullptr", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "getPassName", "(", ")", "<<", "<STR_LIT>", "<<", "MF", "->", "getName", "(", ")", "<<", "'\\n'", ")", ";", "if", "(", "!", "SchedModel", ".", "hasInstrSchedModel", "(", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "for", "(", "auto", "&", "MBB", ":", "*", "MF", ")", "{", "bool", "SuppressSTP", "=", "false", ";", "unsigned", "PrevBaseReg", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "{", "if", "(", "!", "isNarrowFPStore", "(", "MI", ")", ")", "continue", ";", "unsigned", "BaseReg", ";", "unsigned", "Offset", ";"], "ground_truth": ["if", "(", "TII", "->", "getLdStBaseRegImmOfs", "(", "&", "MI", ",", "BaseReg", ",", "Offset", ",", "TRI", ")", ")", "{"], "File": "AArch64StorePairSuppress", "Func": "runOnMachineFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6052, "Length": 139, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Tp", ")", ";"], "ground_truth": ["return", "LT", ".", "first", ";"], "File": "PPCTargetTransformInfo", "Func": "getShuffleCost", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6053, "Length": 24, "Cover_Rate": 0.5106382978723404, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "SDSTName", "=", "<STR_LIT>", "::", "vdst", ";", "break", ";", "default", ":", "SDSTName", "=", "<STR_LIT>", "::", "sdst", ";", "break", ";", "}", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "<ISA_LIT>RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "const", "<STR_LIT>", "IV", "=", "<STR_LIT>", "(", "ST", ".", "getCPU", "(", ")", ")", ";", "const", "MachineOperand", "*", "SDST", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "SDSTName", ")", ";", "if", "(", "!", "SDST", ")", "{", "for", "(", "const", "auto", "&", "MO", ":", "MI", "->", "implicit_operands", "(", ")", ")", "{", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "TRI", "->", "isSGPRClass", "(", "TRI", "->", "getPhysRegClass", "(", "MO", ".", "getReg", "(", ")", ")", ")", ")", "{", "SDST", "=", "&", "MO", ";", "break", ";", "}", "}", "}", "if", "(", "!", "SDST", ")", "return", "false", ";", "const", "unsigned", "SDSTReg", "=", "SDST", "->", "getReg", "(", ")", ";", "auto", "IsHazardFn", "=", "[", "SDSTReg", ",", "TRI", "]", "(", "MachineInstr", "*", "I", ")", "{", "return", "<ISA_LIT>InstrInfo", "::", "isSMRD", "(", "*", "I", ")", "&&", "I", "->", "readsRegister", "(", "SDSTReg", ",", "TRI", ")", ";", "}", ";", "auto", "IsExpiredFn", "=", "[", "TII", ",", "IV", "]", "(", "MachineInstr", "*", "MI", ",", "int", ")", "{", "if", "(", "MI", ")", "{", "if", "(", "TII", "->", "isSALU", "(", "*", "MI", ")", ")", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "false", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "&&", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", ";"], "File": "GCNHazardRecognizer19", "Func": "fixSMEMtoVectorWriteHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6054, "Length": 275, "Cover_Rate": 0.565843621399177, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["}"], "File": "PTXFrameLowering", "Func": "emitPrologue", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6055, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "bool", "doInitialization", "(", "Module", "&", "M", ")", "override", "{"], "ground_truth": ["if", "(", "!", "TOC", ".", "empty", "(", ")", ")", "TOC", ".", "clear", "(", ")", ";"], "File": "PPCAsmPrinter (2)1", "Func": "doInitialization", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6056, "Length": 25, "Cover_Rate": 0.7352941176470589, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqaddq_s8", "(", "int8x16_t", "__a", ",", "int8x16_t", "__b", ")", "{"], "ground_truth": ["return", "(", "int8x16_t", ")", "__builtin_aarch64_sqaddv16qi", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon2_vqaddq_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6057, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "FI", "=", "SI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "if", "(", "SI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "FIReg", "||", "MFI", "->", "isFixedObjectIndex", "(", "FI", ")", "||", "MFI", "->", "getObjectSize", "(", "FI", ")", "!=", "<NUM_LIT>", ")", "continue", ";", "if", "(", "SI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDef", "(", ")", ")", "break", ";", "if", "(", "SI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", "<<", "<STR_LIT>", ")", ";", "EraseInstr", ".", "push_back", "(", "I", ")", ";", "}", "EraseInstr", ".", "push_back", "(", "SI", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "FI", "<<", "<STR_LIT>", ")", ";", "FrameRelocate", ".", "push_back", "(", "std", "::", "make_pair", "(", "FI", ",", "StackOffset", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "FI", "<<", "<STR_LIT>", "<<", "StackOffset", "<<", "<STR_LIT>", ")", ";", "StackOffset", "-=", "<NUM_LIT>", ";", "StackAdjust", "+=", "<NUM_LIT>", ";", "break", ";", "}", "}", "}", "for", "(", "MachineRegisterInfo", "::", "livein_iterator", "LI", "=", "LII", ";", "LI", "!=", "LIE", ";", "++", "LI", ")", "{", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MIB", ";", "I", "!=", "MIE", ";", "++", "I", ")", "{", "if", "(", "I", "->", "definesRegister", "(", "LI", "->", "first", ")", ")", "break", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "I", "->", "getNumOperands", "(", ")", "!=", "<NUM_LIT>", "||", "!", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", "||", "!", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "||", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", "<", "<NUM_LIT>", ")", "continue", ";", "if", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "LI", "->", "first", ")", "{", "int", "FI", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "<ISA_LIT>FI", "->", "recordLiveIn", "(", "FI", ")", ";", "int", "FILoc", "=", "<NUM_LIT>", ";", "switch", "(", "LI", "->", "first", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "FILoc", "=", "-", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "FILoc", "=", "-", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "FILoc", "=", "-", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "FILoc", "=", "-", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "FILoc", "=", "-", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "FILoc", "=", "-", "<NUM_LIT>", ";", "break", ";"], "ground_truth": ["}"], "File": "MBlazeFrameLowering", "Func": "analyzeFrameIndexes", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6058, "Length": 393, "Cover_Rate": 0.4828009828009828, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m64", ")", "__builtin_arm_wrorh", "(", "(", "__v4hi", ")", "__m", ",", "__count", ")", ";"], "ground_truth": ["}"], "File": "mmintrin", "Func": "_mm_ror_pi16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6059, "Length": 15, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineInstr", "*", "L2", "=", "*", "Entry", ".", "second", ".", "begin", "(", ")", ";", "const", "MachineInstr", "*", "L1", "=", "Entry", ".", "first", ";", "if", "(", "!", "MDT", "->", "dominates", "(", "L2", ",", "L1", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "L2", "<<", "'\\n'", "<<", "*", "L1", "<<", "'\\n'", ")", ";", "continue", ";"], "ground_truth": ["}"], "File": "AArch64CollectLOH", "Func": "computeADRP", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6060, "Length": 58, "Cover_Rate": 0.3005181347150259, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__arm_vstrbq_p_u8", "(", "__addr", ",", "__value", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve3___arm_vst1q_p_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6061, "Length": 11, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "Fast", ":", "case", "CallingConv", "::", "PreserveMost", ":", "case", "CallingConv", "::", "CXX_FAST_TLS", ":", "case", "CallingConv", "::", "Swift", ":", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "IsVarArg", ")", "return", "CC_<ISA_LIT>_Win64_VarArg", ";", "if", "(", "!", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "return", "CC_<ISA_LIT>_AAPCS", ";", "return", "IsVarArg", "?", "CC_<ISA_LIT>_DarwinPCS_VarArg", ":", "CC_<ISA_LIT>_DarwinPCS", ";", "case", "CallingConv", "::", "Win64", ":", "return", "IsVarArg", "?", "CC_<ISA_LIT>_Win64_VarArg", ":", "CC_<ISA_LIT>_AAPCS", ";", "case", "CallingConv", "::", "Mono", ":", "if", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "return", "CC_<ISA_LIT>_Mono_DarwinPCS", ";", "else", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "else", "return", "CC_<ISA_LIT>_Mono_AAPCS", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering38", "Func": "CCAssignFnForCall", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6062, "Length": 104, "Cover_Rate": 0.697986577181208, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "<ISA_LIT>RegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{"], "ground_truth": ["return", "&", "<STR_LIT>", ";"], "File": "MSP430RegisterInfo (2)", "Func": "getPointerRegClass", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6063, "Length": 21, "Cover_Rate": 0.875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "HexagonFixupHwLoops", "Func": "isHardwareLoop", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6064, "Length": 18, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "getNegatedExpression", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "bool", "LegalOperations", ",", "bool", "ForCodeSize", ",", "NegatibleCost", "&", "Cost", ",", "unsigned", "Depth", ")", "const", "{", "if", "(", "SDValue", "Arg", "=", "isFNEG", "(", "DAG", ",", "Op", ".", "getNode", "(", ")", ",", "Depth", ")", ")", "{", "Cost", "=", "NegatibleCost", "::", "Cheaper", ";", "return", "DAG", ".", "getBitcast", "(", "Op", ".", "getValueType", "(", ")", ",", "Arg", ")", ";", "}", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "SVT", "=", "VT", ".", "getScalarType", "(", ")", ";", "unsigned", "Opc", "=", "Op", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "!", "Op", ".", "hasOneUse", "(", ")", "||", "!", "Subtarget", ".", "hasAnyFMA", "(", ")", "||", "!", "isTypeLegal", "(", "VT", ")", "||", "!", "(", "SVT", "==", "<STR_LIT>", "||", "SVT", "==", "<STR_LIT>", ")", "||", "!", "isOperationLegal", "(", "<STR_LIT>", ",", "VT", ")", ")", "break", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "NewOps", "(", "Op", ".", "getNumOperands", "(", ")", ",", "SDValue", "(", ")", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "NewOps", "[", "i", "]", "=", "getCheaperNegatedExpression", "(", "Op", ".", "getOperand", "(", "i", ")", ",", "DAG", ",", "LegalOperations", ",", "ForCodeSize", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "bool", "NegA", "=", "!", "!", "NewOps", "[", "<NUM_LIT>", "]", ";", "bool", "NegB", "=", "!", "!", "NewOps", "[", "<NUM_LIT>", "]", ";", "bool", "NegC", "=", "!", "!", "NewOps", "[", "<NUM_LIT>", "]", ";"], "ground_truth": ["unsigned", "NewOpc", "=", "negateFMAOpcode", "(", "Opc", ",", "NegA", "!=", "NegB", ",", "NegC", ",", "true", ")", ";"], "File": "X86ISelLowering101", "Func": "getNegatedExpression", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6065, "Length": 271, "Cover_Rate": 0.6131221719457014, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "m32r_finalize_pic", "(", ")", "{"], "ground_truth": ["}"], "File": "m32r2", "Func": "m32r_finalize_pic", "Target": "m32r", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6066, "Length": 6, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerDIV_Windows", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "bool", "Signed", ")", "const", "{", "assert", "(", "Op", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "DBZCHK", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "LowerWindowsDIVLibCall", "(", "Op", ",", "DAG", ",", "Signed", ",", "DBZCHK", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "LowerDIV_Windows", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6067, "Length": 76, "Cover_Rate": 0.926829268292683, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "n", ".", "connect", "(", "nexit", ",", "e", ")", ";"], "ground_truth": ["}"], "File": "SPScope", "Func": "toexit", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 6068, "Length": 10, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned_width", "(", "<NUM_LIT>", ",", "Value", ",", "std", "::", "string", "(", "<STR_LIT>", ")", ",", "Fixup", ",", "Ctx", ")", ";", "Value", "&=", "<NUM_LIT>", ";"], "ground_truth": ["Value", "<<=", "<NUM_LIT>", ";"], "File": "AVRAsmBackend1", "Func": "fixup_port5", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6069, "Length": 26, "Cover_Rate": 0.5652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>CP", "(", "DataFlowGraph", "&", "G", ")", ":", "CopyPropagation", "(", "G", ")", "{"], "ground_truth": ["}"], "File": "HexagonRDFOpt", "Func": "HexagonCP", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6070, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vld4_lane_s16", "(", "const", "int16_t", "*", "__a", ",", "int16x4x4_t", "__b", ",", "const", "int", "__c", ")", "{", "union", "{", "int16x4x4_t", "__i", ";", "__builtin_neon_oi", "__o", ";", "}", "__bu", "=", "{", "__b", "}", ";", "union", "{", "int16x4x4_t", "__i", ";", "__builtin_neon_oi", "__o", ";", "}", "__rv", ";"], "ground_truth": ["__rv", ".", "__o", "=", "__builtin_neon_vld4_lanev4hi", "(", "(", "const", "__builtin_neon_hi", "*", ")", "__a", ",", "__bu", ".", "__o", ",", "__c", ")", ";"], "File": "arm", "Func": "neon_vld4_lane_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6071, "Length": 61, "Cover_Rate": 0.9104477611940298, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LIS", "=", "&", "getAnalysis", "<", "LiveIntervals", ">", "(", ")", ";", "char", "GlobalFlags", "=", "analyzeFunction", "(", "MF", ")", ";", "unsigned", "LiveMaskReg", "=", "<NUM_LIT>", ";", "unsigned", "Exec", "=", "ST", "->", "isWave32", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "!", "(", "GlobalFlags", "&", "StateWQM", ")", ")", "{", "lowerLiveMaskQueries", "(", "Exec", ")", ";", "if", "(", "!", "(", "GlobalFlags", "&", "StateWWM", ")", "&&", "LowerToCopyInstrs", ".", "empty", "(", ")", ")", "return", "!", "LiveMaskQueries", ".", "empty", "(", ")", ";", "}", "else", "{", "MachineBasicBlock", "&", "Entry", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "EntryMI", "=", "Entry", ".", "getFirstNonPHI", "(", ")", ";", "if", "(", "GlobalFlags", "&", "StateExact", "||", "!", "LiveMaskQueries", ".", "empty", "(", ")", ")", "{", "LiveMaskReg", "=", "MRI", "->", "createVirtualRegister", "(", "TRI", "->", "getBoolRC", "(", ")", ")", ";", "MachineInstr", "*", "MI", "=", "BuildMI", "(", "Entry", ",", "EntryMI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "LiveMaskReg", ")", ".", "addReg", "(", "Exec", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "MI", ")", ";"], "ground_truth": ["}"], "File": "SIWholeQuadMode13", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6072, "Length": 163, "Cover_Rate": 0.44054054054054054, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "E_DImode", ":", "case", "E_SFmode", ":", "case", "E_DFmode", ":", "if", "(", "!", "reload_in_progress", "&&", "!", "reload_completed", "&&", "!", "register_operand", "(", "dest", ",", "mode", ")", "&&", "!", "reg_or_0_operand", "(", "src", ",", "mode", ")", ")", "src", "=", "copy_to_mode_reg", "(", "mode", ",", "src", ")", ";", "break", ";", "default", ":"], "ground_truth": ["gcc_unreachable", "(", ")", ";"], "File": "frv", "Func": "frv_emit_move", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 6073, "Length": 50, "Cover_Rate": 0.36496350364963503, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_unpacklo_epi16", "(", "__m512i", "__W", ",", "__mmask32", "__U", ",", "__m512i", "__A", ",", "__m512i", "__B", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_punpcklwd512_mask", "(", "(", "__v32hi", ")", "__A", ",", "(", "__v32hi", ")", "__B", ",", "(", "__v32hi", ")", "__W", ",", "(", "__mmask32", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin", "Func": "_mm512_mask_unpacklo_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6074, "Length": 56, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", "-", "Imm", ")", ")", ";"], "ground_truth": ["return", "Success", ";"], "File": "AArch64Disassembler", "Func": "DecodeFixedPointScaleImm64", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6075, "Length": 17, "Cover_Rate": 0.425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "BC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Src", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "BC", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "SL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "BC", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "SL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "CvtHi", "=", "DAG", ".", "getNode", "(", "Signed", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Hi", ")", ";", "SDValue", "CvtLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Lo", ")", ";", "SDValue", "LdExp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "CvtHi", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "SL", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "LdExp", ",", "CvtLo", ")", ";"], "File": "AMDGPUISelLowering98", "Func": "LowerINT_TO_FP64", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6076, "Length": 149, "Cover_Rate": 0.680365296803653, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CCState", "CCInfo", "(", "CallingConv", ",", "isVarArg", ",", "getTargetMachine", "(", ")", ",", "RVLocs", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "TheCall", ",", "RetCC_<ISA_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "ResultVals", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "Chain", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "RVLocs", "[", "i", "]", ".", "getLocReg", "(", ")", ",", "RVLocs", "[", "i", "]", ".", "getValVT", "(", ")", ",", "InFlag", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "ResultVals", ".", "push_back", "(", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "}", "ResultVals", ".", "push_back", "(", "Chain", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "TheCall", "->", "getVTList", "(", ")", ",", "&", "ResultVals", "[", "<NUM_LIT>", "]", ",", "ResultVals", ".", "size", "(", ")", ")", ".", "getNode", "(", ")", ";"], "ground_truth": ["}"], "File": "XCoreISelLowering17", "Func": "LowerCallResult", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6077, "Length": 148, "Cover_Rate": 0.74, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "RC", "->", "getID", "(", ")", ")", "{", "default", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", "-", "FPDiff", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", "-", "FPDiff", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "Is64Bit", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "File": "X86RegisterInfo37", "Func": "getRegPressureLimit", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6078, "Length": 40, "Cover_Rate": 0.39603960396039606, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_64BIT", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "!=", "CONST", ")", "return", "x", ";", "term", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "term", ")", "==", "PLUS", "&&", "(", "CONST_INT_P", "(", "XEXP", "(", "term", ",", "<NUM_LIT>", ")", ")", "||", "GET_CODE", "(", "XEXP", "(", "term", ",", "<NUM_LIT>", ")", ")", "==", "CONST_DOUBLE", ")", ")", "term", "=", "XEXP", "(", "term", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "term", ")", "!=", "UNSPEC", "||", "(", "XINT", "(", "term", ",", "<NUM_LIT>", ")", "!=", "UNSPEC_GOTPCREL", "&&", "XINT", "(", "term", ",", "<NUM_LIT>", ")", "!=", "UNSPEC_PCREL", ")", ")", "return", "x", ";", "return", "XVECEXP", "(", "term", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["return", "ix86_delegitimize_address", "(", "x", ")", ";"], "File": "i3864", "Func": "ix86_find_base_term", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6079, "Length": 117, "Cover_Rate": 0.9140625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Kind", "==", "Token", "&&", "<STR_LIT>", ")", ";", "return", "Tok", ";"], "ground_truth": ["}"], "File": "AGCAsmParser", "Func": "getToken", "Target": "AGC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6080, "Length": 13, "Cover_Rate": 0.6842105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "=", "(", "Value", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";"], "ground_truth": ["ldi", "::", "fixup", "(", "Size", ",", "Fixup", ",", "Value", ",", "Ctx", ")", ";"], "File": "MCS51AsmBackend", "Func": "hi8", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6081, "Length": 23, "Cover_Rate": 0.48936170212765956, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "machine_mode", "result_mode", "=", "GET_MODE", "(", "dest", ")", ";", "if", "(", "result_mode", "!=", "compare_mode", ")", "return", "false", ";", "if", "(", "code", "==", "UNGE", "||", "code", "==", "UNGT", "||", "code", "==", "UNLE", "||", "code", "==", "UNLT", ")", "{", "code", "=", "reverse_condition_maybe_unordered", "(", "code", ")", ";", "std", "::", "swap", "(", "true_cond", ",", "false_cond", ")", ";", "}", "bool", "max_p", ";", "if", "(", "code", "==", "GE", "||", "code", "==", "GT", ")", "max_p", "=", "true", ";", "else", "if", "(", "code", "==", "LE", "||", "code", "==", "LT", ")", "max_p", "=", "false", ";", "else", "return", "false", ";", "if", "(", "rtx_equal_p", "(", "op0", ",", "true_cond", ")", "&&", "rtx_equal_p", "(", "op1", ",", "false_cond", ")", ")", ";", "else", "if", "(", "rtx_equal_p", "(", "op1", ",", "true_cond", ")", "&&", "rtx_equal_p", "(", "op0", ",", "false_cond", ")", "&&", "!", "HONOR_NANS", "(", "compare_mode", ")", "&&", "!", "HONOR_SIGNED_ZEROS", "(", "compare_mode", ")", ")", "max_p", "=", "!", "max_p", ";", "else", "return", "false", ";"], "ground_truth": ["rs6000_emit_minmax", "(", "dest", ",", "max_p", "?", "SMAX", ":", "SMIN", ",", "op0", ",", "op1", ")", ";"], "File": "rs6000", "Func": "rs6000_maybe_emit_maxc_minc", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6082, "Length": 159, "Cover_Rate": 0.7327188940092166, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "ConstMIOperands", "MO", "(", "&", "MI", ")", ";", "MO", ".", "isValid", "(", ")", ";", "++", "MO", ")", "{", "if", "(", "!", "MO", "->", "isReg", "(", ")", "||", "!", "MO", "->", "isDef", "(", ")", ")", "continue", ";", "unsigned", "R", "=", "MO", "->", "getReg", "(", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "R", ")", ")", "continue", ";", "if", "(", "MRI", "->", "getRegClass", "(", "R", ")", "==", "&", "<STR_LIT>", ")", "PredDefs", "++", ";", "}"], "ground_truth": ["}"], "File": "HexagonEarlyIfConv (2)", "Func": "countPredicateDefs", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6083, "Length": 75, "Cover_Rate": 0.6944444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Operand", "(", "KindTy", "K", ",", "SMLoc", "Start", ",", "SMLoc", "End", ")", ":", "Kind", "(", "K", ")", ",", "StartLoc", "(", "Start", ")", ",", "EndLoc", "(", "End", ")", "{"], "ground_truth": ["}"], "File": "X86AsmParser (2)2", "Func": "X86Operand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6084, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Old", ".", "ChangeToImmediate", "(", "Fold", ".", "ImmToFold", ")", ";", "return", "true", ";", "}", "MachineOperand", "*", "New", "=", "Fold", ".", "OpToFold", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Old", ".", "getReg", "(", ")", ")", "&&", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "New", "->", "getReg", "(", ")", ")", ")", "{", "Old", ".", "substVirtReg", "(", "New", "->", "getReg", "(", ")", ",", "New", "->", "getSubReg", "(", ")", ",", "TRI", ")", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "SIFoldOperands18", "Func": "updateOperand", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6085, "Length": 72, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmInstrumentation", "::", "<ISA_LIT>AsmInstrumentation", "(", "const", "MCSubtargetInfo", "&", "STI", ")", ":", "STI", "(", "STI", ")", ",", "InitialFrameReg", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "X86AsmInstrumentation", "Func": "X86AsmInstrumentation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6086, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "MCFixupKind", "FixupKind", "=", "static_cast", "<", "MCFixupKind", ">", "(", "<STR_LIT>", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "<NUM_LIT>", ",", "MO", ".", "getExpr", "(", ")", ",", "FixupKind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "return", "<NUM_LIT>", ";", "}", "assert", "(", "MO", ".", "isImm", "(", ")", ")", ";", "auto", "Target", "=", "MO", ".", "getImm", "(", ")", ";"], "ground_truth": ["<STR_LIT>", "::", "adjustBranchTarget", "(", "Target", ")", ";"], "File": "SNESMCCodeEmitter", "Func": "encodeCallTarget", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6087, "Length": 75, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "enum", "tls_model", "tls_symbolic_operand_type", "(", "rtx", "addr", ")", "{", "enum", "tls_model", "tls_kind", "=", "TLS_MODEL_NONE", ";"], "ground_truth": ["poly_int64", "offset", ";"], "File": "aarch641", "Func": "tls_symbolic_operand_type", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6088, "Length": 18, "Cover_Rate": 0.391304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "return", "NULL", ";", "}"], "ground_truth": ["return", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "N", "->", "getDebugLoc", "(", ")", ",", "VT", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "LD", "->", "getBasePtr", "(", ")", ",", "LD", "->", "getChain", "(", ")", ")", ";"], "File": "TLCS900ISelDAGToDAG", "Func": "SelectIndexedLoad", "Target": "TLCS900", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6089, "Length": 53, "Cover_Rate": 0.4140625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ShiftExpand", "(", ")", ":", "FunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "AVRShiftExpand", "Func": "AVRShiftExpand", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6090, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "getSetCCResultType", "(", "const", "DataLayout", "&", ",", "LLVMContext", "&", ",", "EVT", "VT", ")", "const", "override", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "RISCVISelLowering (2)1", "Func": "getSetCCResultType", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6091, "Length": 20, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_pbroadcastw256_gpr_mask", "(", "__A", ",", "(", "__v16hi", ")", "_mm256_setzero_si256", "(", ")", ",", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin", "Func": "_mm256_maskz_set1_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6092, "Length": 19, "Cover_Rate": 0.4634146341463415, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SelectVOP3ModsImpl", "(", "In", ",", "Src", ",", "Mods", ",", "false", ")", ")", "{", "SrcMods", "=", "CurDAG", "->", "getTargetConstant", "(", "Mods", ",", "SDLoc", "(", "In", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG19", "Func": "SelectVOP3BMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6093, "Length": 38, "Cover_Rate": 0.6229508196721312, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "'d'", ":", "if", "(", "CONST_INT_P", "(", "op", ")", ")", "fprintf", "(", "file", ",", "HOST_WIDE_INT_PRINT_DEC", ",", "INTVAL", "(", "op", ")", ")", ";", "else", "output_operand_lossage", "(", "<STR_LIT>", ",", "letter", ")", ";", "break", ";", "case", "'m'", ":", "if", "(", "CONST_INT_P", "(", "op", ")", ")", "fprintf", "(", "file", ",", "HOST_WIDE_INT_PRINT_DEC", ",", "INTVAL", "(", "op", ")", "-", "<NUM_LIT>", ")", ";", "else", "output_operand_lossage", "(", "<STR_LIT>", ",", "letter", ")", ";", "break", ";", "case", "'y'", ":", "if", "(", "CONST_INT_P", "(", "op", ")", ")", "{", "int", "val", "=", "exact_log2", "(", "INTVAL", "(", "op", ")", ")", ";", "if", "(", "val", "!=", "-", "<NUM_LIT>", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "val", ")", ";", "else", "output_operand_lossage", "(", "<STR_LIT>", ",", "letter", ")", ";", "}", "else", "output_operand_lossage", "(", "<STR_LIT>", ",", "letter", ")", ";", "break", ";", "case", "'h'", ":", "if", "(", "code", "==", "HIGH", ")", "op", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "mips_print_operand_reloc", "(", "file", ",", "op", ",", "SYMBOL_CONTEXT_LEA", ",", "mips_hi_relocs", ")", ";", "break", ";", "case", "'R'", ":", "mips_print_operand_reloc", "(", "file", ",", "op", ",", "SYMBOL_CONTEXT_LEA", ",", "mips_lo_relocs", ")", ";", "break", ";", "case", "'C'", ":", "mips_print_int_branch_condition", "(", "file", ",", "code", ",", "letter", ")", ";", "break", ";", "case", "'N'", ":", "mips_print_int_branch_condition", "(", "file", ",", "reverse_condition", "(", "code", ")", ",", "letter", ")", ";", "break", ";", "case", "'F'", ":", "mips_print_float_branch_condition", "(", "file", ",", "code", ",", "letter", ")", ";", "break", ";", "case", "'W'", ":", "mips_print_float_branch_condition", "(", "file", ",", "reverse_condition", "(", "code", ")", ",", "letter", ")", ";", "break", ";", "case", "'T'", ":", "case", "'t'", ":", "{", "int", "truth", "=", "(", "code", "==", "NE", ")", "==", "(", "letter", "==", "'T'", ")", ";", "fputc", "(", "<STR_LIT>", "[", "truth", "*", "<NUM_LIT>", "+", "ST_REG_P", "(", "REGNO", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ")", "]", ",", "file", ")", ";", "}", "break", ";", "case", "'Y'", ":", "if", "(", "code", "==", "CONST_INT", "&&", "UINTVAL", "(", "op", ")", "<", "ARRAY_SIZE", "(", "mips_fp_conditions", ")", ")", "fputs", "(", "mips_fp_conditions", "[", "UINTVAL", "(", "op", ")", "]", ",", "file", ")", ";", "else", "output_operand_lossage", "(", "<STR_LIT>", ",", "letter", ")", ";", "break", ";", "case", "'Z'", ":", "if", "(", "ISA_HAS_8CC", "||", "ISA_HAS_CCF", ")", "{", "mips_print_operand", "(", "file", ",", "op", ",", "<NUM_LIT>", ")", ";", "fputc", "(", "','", ",", "file", ")", ";", "}", "break", ";", "case", "'q'", ":", "if", "(", "code", "==", "REG", "&&", "MD_REG_P", "(", "REGNO", "(", "op", ")", ")", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "else", "if", "(", "code", "==", "REG", "&&", "DSP_ACC_REG_P", "(", "REGNO", "(", "op", ")", ")", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "op", ")", "]", "[", "<NUM_LIT>", "]", ")", ";", "else", "output_operand_lossage", "(", "<STR_LIT>", ",", "letter", ")", ";", "break", ";", "default", ":", "switch", "(", "code", ")", "{", "case", "REG", ":", "{", "unsigned", "int", "regno", "=", "REGNO", "(", "op", ")", ";", "if", "(", "(", "letter", "==", "'M'", "&&", "TARGET_LITTLE_ENDIAN", ")", "||", "(", "letter", "==", "'L'", "&&", "TARGET_BIG_ENDIAN", ")", "||", "letter", "==", "'D'", ")", "regno", "++", ";", "else", "if", "(", "letter", "&&", "letter", "!=", "'z'", "&&", "letter", "!=", "'M'", "&&", "letter", "!=", "'L'", ")", "output_operand_lossage", "(", "<STR_LIT>", ",", "letter", ")", ";"], "ground_truth": ["if", "(", "COP0_REG_P", "(", "regno", ")", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "&", "reg_names", "[", "regno", "]", "[", "<NUM_LIT>", "]", ")", ";"], "File": "mips4", "Func": "mips_print_operand", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6094, "Length": 512, "Cover_Rate": 0.6266829865361077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "ElemTy", ".", "isPointerTy", "(", ")", ")", "{", "return", "true", ";", "}", "if", "(", "ElemTy", ".", "isFloatTy", "(", ")", "||", "ElemTy", ".", "isDoubleTy", "(", ")", ")", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "VETargetTransformInfo", "Func": "isVectorLaneType", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6095, "Length": 33, "Cover_Rate": 0.4177215189873418, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "insn", "=", "emit_insn", "(", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "set", ",", "clobber", ")", ")", ")", ";", "return", "insn", ";"], "ground_truth": ["}"], "File": "stormy16", "Func": "emit_addhi3_postreload", "Target": "stormy16", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6096, "Length": 23, "Cover_Rate": 0.3108108108108108, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "RanOutOfSGPRs", ")", "Ctx", ".", "emitError", "(", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NumSubRegs", ";", "i", "!=", "e", ";", "++", "i", ",", "Offset", "+=", "<NUM_LIT>", ")", "{", "unsigned", "SubReg", "=", "NumSubRegs", ">", "<NUM_LIT>", "?", "getPhysRegSubReg", "(", "Value", ",", "&", "<STR_LIT>", ",", "i", ")", ":", "Value", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "LoadStoreOp", ")", ")", ".", "addReg", "(", "SubReg", ",", "getDefRegState", "(", "IsLoad", ")", ")", ".", "addReg", "(", "ScratchRsrcReg", ")", ".", "addReg", "(", "SOffset", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "Value", ",", "RegState", "::", "Implicit", "|", "getDefRegState", "(", "IsLoad", ")", ")", ".", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "SIRegisterInfo (2)", "Func": "buildScratchLoadStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6097, "Length": 142, "Cover_Rate": 0.37967914438502676, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmPrinter", "::", "UseReadOnlyJumpTables", "(", ")", "const", "{"], "ground_truth": ["return", "Subtarget", "->", "isTargetNaCl", "(", ")", ";"], "File": "X86AsmPrinter48", "Func": "UseReadOnlyJumpTables", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6098, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isSimpleShift", "(", "SDValue", "N", ",", "unsigned", "&", "ShiftVal", ")", "{", "ConstantSDNode", "*", "Shift", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["if", "(", "!", "Shift", ")", "return", "false", ";"], "File": "SystemZISelLowering103", "Func": "isSimpleShift", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6099, "Length": 37, "Cover_Rate": 0.5211267605633803, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "vms_pragma_pointer_size", "(", "cpp_reader", "*", "ARG_UNUSED", "(", "dummy", ")", ")", "{", "if", "(", "flag_vms_pointer_size", "==", "VMS_POINTER_SIZE_NONE", ")", "return", ";", "handle_pragma_pointer_size", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "vms-c", "Func": "vms_pragma_pointer_size", "Target": "vms", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 6100, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FlagsCopyLoweringPass", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";"], "ground_truth": ["MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "File": "X86FlagsCopyLowering", "Func": "getAnalysisUsage", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6101, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MI", "=", "Temp", ";", "MBB", ".", "erase", "(", "II", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "Register", "NewReg", ";", "if", "(", "STI", ".", "hasE2", "(", ")", ")", "{", "NewReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "NewReg", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "NewReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "NewReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "NewReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "NewReg", ",", "getKillRegState", "(", "true", ")", ")", ".", "addReg", "(", "NewReg", ",", "getKillRegState", "(", "true", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "NewReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "MI", "=", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "NewReg", ",", "getKillRegState", "(", "true", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "getInstr", "(", ")", ";", "MBB", ".", "erase", "(", "II", ")", ";", "break", ";", "}", "}", "int", "FrameIndex", "=", "MI", "->", "getOperand", "(", "FIOperandNum", ")", ".", "getIndex", "(", ")", ";", "Register", "FrameReg", ";", "int", "Offset", "=", "getFrameLowering", "(", "MF", ")", "->", "getFrameIndexReference", "(", "MF", ",", "FrameIndex", ",", "FrameReg", ")", ".", "getFixed", "(", ")", "+", "MI", "->", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "bool", "FrameRegIsKill", "=", "false", ";", "MachineBasicBlock", "::", "iterator", "NewII", "(", "MI", ")", ";", "if", "(", "!", "IsLegalOffset", "(", "TII", ",", "MI", ",", "Offset", ")", ")", "{", "assert", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Offset", ">=", "<NUM_LIT>", ")", ";", "Register", "ScratchReg", "=", "TII", "->", "movImm", "(", "MBB", ",", "NewII", ",", "DL", ",", "Offset", ")", ";", "BuildMI", "(", "MBB", ",", "NewII", ",", "DL", ",", "TII", "->", "get", "(", "STI", ".", "hasE2", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "ScratchReg", ")", ".", "addReg", "(", "ScratchReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "FrameReg", ")", ";", "Offset", "=", "<NUM_LIT>", ";", "FrameReg", "=", "ScratchReg", ";"], "ground_truth": ["FrameRegIsKill", "=", "true", ";"], "File": "CSKYRegisterInfo2", "Func": "eliminateFrameIndex", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6102, "Length": 463, "Cover_Rate": 0.5402567094515752, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op", "!=", "<STR_LIT>", ")", "Scratch", "=", "(", "Scratch", "&", "~", "<NUM_LIT>", ")", "|", "Reader", ".", "readBits", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op", "!=", "<STR_LIT>", ")", "{", "bool", "DA", "=", "(", "Op", "!=", "<STR_LIT>", ")", "&&", "Reader", ".", "readBits", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "!", "DA", ")", "Scratch", "|=", "<NUM_LIT>", ";"], "File": "M68kDisassembler", "Func": "decodeReg", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6103, "Length": 54, "Cover_Rate": 0.4864864864864865, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Args", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ",", "++", "OIdx", ")", "{", "Type", "*", "Ty", "=", "Args", "[", "i", "]", ".", "Ty", ";", "if", "(", "!", "first", ")", "{", "O", "<<", "<STR_LIT>", ";", "}", "first", "=", "false", ";", "if", "(", "!", "Outs", "[", "OIdx", "]", ".", "Flags", ".", "isByVal", "(", ")", ")", "{", "if", "(", "Ty", "->", "isAggregateType", "(", ")", "||", "Ty", "->", "isVectorTy", "(", ")", "||", "Ty", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")", "{", "unsigned", "align", "=", "<NUM_LIT>", ";", "const", "CallInst", "*", "CallI", "=", "cast", "<", "CallInst", ">", "(", "CS", "->", "getInstruction", "(", ")", ")", ";", "if", "(", "!", "getAlign", "(", "*", "CallI", ",", "i", "+", "<NUM_LIT>", ",", "align", ")", ")", "align", "=", "DL", ".", "getABITypeAlignment", "(", "Ty", ")", ";", "unsigned", "sz", "=", "DL", ".", "getTypeAllocSize", "(", "Ty", ")", ";", "O", "<<", "<STR_LIT>", "<<", "align", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", "<<", "sz", "<<", "<STR_LIT>", ";", "SmallVector", "<", "EVT", ",", "<NUM_LIT>", ">", "vtparts", ";", "ComputeValueVTs", "(", "*", "this", ",", "DL", ",", "Ty", ",", "vtparts", ")", ";", "if", "(", "unsigned", "len", "=", "vtparts", ".", "size", "(", ")", ")", "OIdx", "+=", "len", "-", "<NUM_LIT>", ";", "continue", ";", "}", "assert", "(", "(", "getValueType", "(", "DL", ",", "Ty", ")", "==", "Outs", "[", "OIdx", "]", ".", "VT", "||", "(", "getValueType", "(", "DL", ",", "Ty", ")", "==", "<STR_LIT>", "&&", "Outs", "[", "OIdx", "]", ".", "VT", "==", "<STR_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "sz", "=", "<NUM_LIT>", ";", "if", "(", "isa", "<", "IntegerType", ">", "(", "Ty", ")", ")", "{", "sz", "=", "cast", "<", "IntegerType", ">", "(", "Ty", ")", "->", "getBitWidth", "(", ")", ";", "if", "(", "sz", "<", "<NUM_LIT>", ")", "sz", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "isa", "<", "PointerType", ">", "(", "Ty", ")", ")", "{"], "ground_truth": ["sz", "=", "PtrVT", ".", "getSizeInBits", "(", ")", ";"], "File": "NVPTXISelLowering82", "Func": "getPrototype", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6104, "Length": 307, "Cover_Rate": 0.4066225165562914, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "CFGStructurizer", "<", "PassT", ">", "::", "getSCCNum", "(", "BlockT", "*", "srcBlk", ")", "{", "BlockInfo", "*", "srcBlkInfo", "=", "blockInfoMap", "[", "srcBlk", "]", ";", "return", "srcBlkInfo", "?", "srcBlkInfo", "->", "sccNum", ":", "INVALIDSCCNUM", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer16", "Func": "getSCCNum", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6105, "Length": 32, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", ";", "B", "!=", "E", ";", "++", "B", ")", "if", "(", "!", "B", "->", "isDebugValue", "(", ")", ")", "return", "B", ";"], "ground_truth": ["return", "E", ";"], "File": "Cpu0LongBranch", "Func": "getNonDebugInstr", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6106, "Length": 25, "Cover_Rate": 0.6410256410256411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "AArch64RedundantCopyElimination", "Func": "getPassName", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6107, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "!", "MI", ".", "isPseudo", "(", ")", "&&", "!", "MI", ".", "isMetaInstruction", "(", ")", ";"], "ground_truth": ["}"], "File": "X86AvoidTrailingCall3", "Func": "isRealInstruction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6108, "Length": 16, "Cover_Rate": 0.64, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OperandMatchResultTy", "<ISA_LIT>AsmParser", "::", "parseImmediate", "(", "OperandVector", "&", "Operands", ")", "{", "SMLoc", "S", "=", "getLoc", "(", ")", ";", "SMLoc", "E", "=", "SMLoc", "::", "getFromPointer", "(", "S", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "const", "MCExpr", "*", "Res", ";", "switch", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", ")", "{", "default", ":"], "ground_truth": ["return", "MatchOperand_NoMatch", ";"], "File": "MMIXAsmParser", "Func": "parseImmediate", "Target": "MMIX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6109, "Length": 54, "Cover_Rate": 0.4462809917355372, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>Subtarget", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "LC3bSubtarget", "Func": "anchor", "Target": "LC3b", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6110, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARM64AsmPrinter", "Func": "getRealIndexedOpcode", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6111, "Length": 127, "Cover_Rate": 0.42333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "entity", "==", "EPIPHANY_MSW_ENTITY_AND", ")", "{", "gcc_assert", "(", "mode", ">=", "<NUM_LIT>", "&&", "mode", "<=", "<NUM_LIT>", ")", ";", "if", "(", "mode", "==", "<NUM_LIT>", ")", "emit_move_insn", "(", "MACHINE_FUNCTION", "(", "cfun", ")", "->", "and_mask", ",", "gen_int_mode", "(", "<NUM_LIT>", ",", "SImode", ")", ")", ";", "return", ";", "}", "else", "if", "(", "entity", "==", "EPIPHANY_MSW_ENTITY_OR", ")", "{", "gcc_assert", "(", "mode", ">=", "<NUM_LIT>", "&&", "mode", "<=", "<NUM_LIT>", ")", ";", "if", "(", "mode", "==", "<NUM_LIT>", ")", "emit_move_insn", "(", "MACHINE_FUNCTION", "(", "cfun", ")", "->", "or_mask", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ";", "return", ";", "}", "else", "if", "(", "entity", "==", "EPIPHANY_MSW_ENTITY_CONFIG", ")", "{", "gcc_assert", "(", "mode", ">=", "<NUM_LIT>", "&&", "mode", "<=", "<NUM_LIT>", ")", ";", "rtx", "save", "=", "get_hard_reg_initial_val", "(", "SImode", ",", "CONFIG_REGNUM", ")", ";", "if", "(", "mode", "==", "<NUM_LIT>", ")", "emit_insn", "(", "gen_save_config", "(", "save", ")", ")", ";", "return", ";", "}", "fp_mode", "=", "(", "enum", "attr_fp_mode", ")", "mode", ";", "src", "=", "NULL_RTX", ";", "switch", "(", "fp_mode", ")", "{", "case", "FP_MODE_CALLER", ":", "gcc_assert", "(", "entity", ">", "EPIPHANY_MSW_ENTITY_CONFIG", ")", ";", "src", "=", "get_hard_reg_initial_val", "(", "SImode", ",", "CONFIG_REGNUM", ")", ";", "mask", "=", "MACHINE_FUNCTION", "(", "cfun", ")", "->", "and_mask", ";", "break", ";", "case", "FP_MODE_ROUND_UNKNOWN", ":", "MACHINE_FUNCTION", "(", "cfun", ")", "->", "unknown_mode_sets", "++", ";", "mask", "=", "MACHINE_FUNCTION", "(", "cfun", ")", "->", "and_mask", ";", "break", ";", "case", "FP_MODE_ROUND_NEAREST", ":", "if", "(", "entity", "==", "EPIPHANY_MSW_ENTITY_TRUNC", ")", "return", ";", "mask", "=", "MACHINE_FUNCTION", "(", "cfun", ")", "->", "and_mask", ";", "break", ";", "case", "FP_MODE_ROUND_TRUNC", ":", "if", "(", "entity", "==", "EPIPHANY_MSW_ENTITY_NEAREST", ")", "return", ";", "mask", "=", "MACHINE_FUNCTION", "(", "cfun", ")", "->", "and_mask", ";", "break", ";", "case", "FP_MODE_INT", ":", "mask", "=", "MACHINE_FUNCTION", "(", "cfun", ")", "->", "or_mask", ";", "break", ";", "case", "FP_MODE_NONE", ":", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "save_cc", "=", "gen_reg_rtx", "(", "CCmode", ")", ";", "cc_reg", "=", "gen_rtx_REG", "(", "CCmode", ",", "CC_REGNUM", ")", ";", "emit_move_insn", "(", "save_cc", ",", "cc_reg", ")", ";"], "ground_truth": ["mask", "=", "force_reg", "(", "SImode", ",", "mask", ")", ";"], "File": "epiphany", "Func": "emit_set_fp_mode", "Target": "epiphany", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6112, "Length": 303, "Cover_Rate": 0.6365546218487395, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>BaseInstrInfo", "::", "<ISA_LIT>BaseInstrInfo", "(", ")", ":", "TargetInstrInfoImpl", "(", "<ISA_LIT>Insts", ",", "array_lengthof", "(", "<ISA_LIT>Insts", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo31", "Func": "ARMBaseInstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6113, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "*", "no_add_attrs", "=", "true", ";", "}", "else", "if", "(", "!", "VOID_TYPE_P", "(", "TREE_TYPE", "(", "TREE_TYPE", "(", "decl", ")", ")", ")", ")", "{", "error", "(", "<STR_LIT>", ",", "name", ")", ";", "*", "no_add_attrs", "=", "true", ";"], "ground_truth": ["}"], "File": "nvptx", "Func": "nvptx_handle_kernel_attribute", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 6114, "Length": 35, "Cover_Rate": 0.3888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "I", ".", "setOpcode", "(", "Opcode", ")", ";", "I", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";", "OutStreamer", "->", "emitInstruction", "(", "I", ",", "STI", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmPrinter", "Func": "EmitInstrReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6115, "Length": 29, "Cover_Rate": 0.5918367346938775, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "auto", "CanPair", "=", "[", "&", "]", "(", "Reduction", "&", "R", ",", "BinOpChain", "*", "PMul0", ",", "BinOpChain", "*", "PMul1", ")", "{", "if", "(", "!", "PMul0", "->", "AreSymmetrical", "(", "PMul1", ")", ")", "return", "false", ";", "for", "(", "unsigned", "x", "=", "<NUM_LIT>", ";", "x", "<", "PMul0", "->", "LHS", ".", "size", "(", ")", ";", "x", "+=", "<NUM_LIT>", ")", "{", "auto", "*", "Ld0", "=", "dyn_cast", "<", "LoadInst", ">", "(", "PMul0", "->", "LHS", "[", "x", "]", ")", ";", "auto", "*", "Ld1", "=", "dyn_cast", "<", "LoadInst", ">", "(", "PMul1", "->", "LHS", "[", "x", "]", ")", ";", "auto", "*", "Ld2", "=", "dyn_cast", "<", "LoadInst", ">", "(", "PMul0", "->", "RHS", "[", "x", "]", ")", ";", "auto", "*", "Ld3", "=", "dyn_cast", "<", "LoadInst", ">", "(", "PMul1", "->", "RHS", "[", "x", "]", ")", ";", "if", "(", "!", "Ld0", "||", "!", "Ld1", "||", "!", "Ld2", "||", "!", "Ld3", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "*", "Ld0", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "*", "Ld1", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "*", "Ld2", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "*", "Ld3", "<<", "<STR_LIT>", ")", ";", "if", "(", "AreSequentialLoads", "(", "Ld0", ",", "Ld1", ",", "PMul0", "->", "VecLd", ")", ")", "{", "if", "(", "AreSequentialLoads", "(", "Ld2", ",", "Ld3", ",", "PMul1", "->", "VecLd", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "R", ".", "AddMulPair", "(", "PMul0", ",", "PMul1", ")", ";", "return", "true", ";", "}", "else", "if", "(", "AreSequentialLoads", "(", "Ld3", ",", "Ld2", ",", "PMul1", "->", "VecLd", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "PMul1", "->", "Exchange", "=", "true", ";", "R", ".", "AddMulPair", "(", "PMul0", ",", "PMul1", ")", ";", "return", "true", ";", "}", "}", "else", "if", "(", "AreSequentialLoads", "(", "Ld1", ",", "Ld0", ",", "PMul0", "->", "VecLd", ")", "&&", "AreSequentialLoads", "(", "Ld2", ",", "Ld3", ",", "PMul1", "->", "VecLd", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "PMul0", "->", "Exchange", "=", "true", ";", "R", ".", "AddMulPair", "(", "PMul1", ",", "PMul0", ")", ";", "return", "true", ";", "}", "}", "return", "false", ";", "}", ";", "OpChainList", "&", "Muls", "=", "R", ".", "getMuls", "(", ")", ";", "const", "unsigned", "Elems", "=", "Muls", ".", "size", "(", ")", ";", "SmallPtrSet", "<", "const", "Instruction", "*", ",", "<NUM_LIT>", ">", "Paired", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Elems", ";", "++", "i", ")", "{", "BinOpChain", "*", "PMul0", "=", "static_cast", "<", "BinOpChain", "*", ">", "(", "Muls", "[", "i", "]", ".", "get", "(", ")", ")", ";"], "ground_truth": ["if", "(", "Paired", ".", "count", "(", "PMul0", "->", "Root", ")", ")", "continue", ";"], "File": "ARMParallelDSP21", "Func": "CreateParallelPairs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6116, "Length": 437, "Cover_Rate": 0.5953678474114441, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BlockInformation", "(", ")", ":", "isRetired", "(", "false", ")", ",", "sccNum", "(", "INVALIDSCCNUM", ")", "{"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer16", "Func": "BlockInformation", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6117, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "union", "{", "bfloat16x8x2_t", "__i", ";", "__builtin_neon_oi", "__o", ";", "}", "__bu", "=", "{", "__val", "}", ";"], "ground_truth": ["return", "__builtin_neon_vst2v8bf", "(", "__ptr", ",", "__bu", ".", "__o", ")", ";"], "File": "arm", "Func": "neon_vst2q_bf16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6118, "Length": 25, "Cover_Rate": 0.6944444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCAsmStreamer", "::", "EmitCommonSymbol", "(", "MCSymbol", "*", "Symbol", ",", "uint64_t", "Size", ",", "unsigned", "ByteAlignment", ")", "{"], "ground_truth": ["}"], "File": "PTXMCAsmStreamer", "Func": "EmitCommonSymbol", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6119, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", ".", "getRegClass", "(", "DstReg", ")", ";", "Register", "mainDstReg", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "Register", "fallDstReg", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "BuildMI", "(", "thisMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "fallMBB", ")", ";", "thisMBB", "->", "addSuccessor", "(", "mainMBB", ")", ";", "thisMBB", "->", "addSuccessor", "(", "fallMBB", ")", ";", "BuildMI", "(", "mainMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "mainDstReg", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";", "BuildMI", "(", "mainMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "sinkMBB", ")", ";", "mainMBB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "BuildMI", "(", "fallMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "BuildMI", "(", "fallMBB", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "fallDstReg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "fallMBB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "BuildMI", "(", "*", "sinkMBB", ",", "sinkMBB", "->", "begin", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addReg", "(", "mainDstReg", ")", ".", "addMBB", "(", "mainMBB", ")", ".", "addReg", "(", "fallDstReg", ")", ".", "addMBB", "(", "fallMBB", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "emitXBegin", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6120, "Length": 220, "Cover_Rate": 0.4878048780487805, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CallingConv", "::", "Fast", ":", "return", "LowerCCCArguments", "(", "Chain", ",", "CallConv", ",", "isVarArg", ",", "Ins", ",", "dl", ",", "DAG", ",", "InVals", ")", ";", "}"], "ground_truth": ["}"], "File": "SystemZISelLowering101", "Func": "LowerFormalArguments", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6121, "Length": 25, "Cover_Rate": 0.30120481927710846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Opc", "=", "I", "->", "getOpcode", "(", ")", ";", "bool", "IsDestroy", "=", "Opc", "==", "TII", "->", "getCallFrameDestroyOpcode", "(", ")", ";", "uint64_t", "CalleePopAmount", "=", "IsDestroy", "?", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ":", "<NUM_LIT>", ";", "if", "(", "!", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "Amount", "=", "alignTo", "(", "Amount", ",", "getStackAlign", "(", ")", ")", ";", "assert", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Amount", ")", "&&", "<STR_LIT>", ")", ";", "const", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "Register", "SPReg", "=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ";"], "ground_truth": ["unsigned", "Op", "=", "IsDestroy", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "SIFrameLowering1", "Func": "eliminateCallFramePseudoInstr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6122, "Length": 125, "Cover_Rate": 0.49800796812749004, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__a", "+", "__b", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vaddq_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6123, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "&", "Op0", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "Op0", ".", "isReg", "(", ")", "||", "Reg", "!=", "Op0", ".", "getReg", "(", ")", ")", "return", "None", ";", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "Sign", "=", "-", "<NUM_LIT>", ";", "else", "if", "(", "Opcode", "!=", "<STR_LIT>", ")", "return", "None", ";", "if", "(", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "||", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "return", "None", ";"], "ground_truth": ["Offset", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "*", "Sign", ";"], "File": "ARMBaseInstrInfo110", "Func": "isAddImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6124, "Length": 97, "Cover_Rate": 0.6217948717948718, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Vd", "=", "(", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "Vd", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "unsigned", "Vm", "=", "(", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "Vm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "cmode", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "op", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "!", "(", "imm", "&", "<NUM_LIT>", ")", ")", "{", "if", "(", "cmode", "==", "<NUM_LIT>", ")", "{", "if", "(", "op", "==", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "hasFullFP16", ")", "{", "if", "(", "cmode", "==", "<NUM_LIT>", ")", "{", "if", "(", "op", "==", "<NUM_LIT>", ")", "{", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "}", "else", "{", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "}", "}", "if", "(", "cmode", "==", "<NUM_LIT>", ")", "{", "if", "(", "op", "==", "<NUM_LIT>", ")", "{", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "}", "else", "{", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "}", "}", "if", "(", "cmode", "==", "<NUM_LIT>", ")", "{", "if", "(", "op", "==", "<NUM_LIT>", ")", "{", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "}", "else", "{"], "ground_truth": ["Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";"], "File": "ARMDisassembler15", "Func": "DecodeVCVTQ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6125, "Length": 243, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_vfmaddss3_mask3", "(", "(", "__v4sf", ")", "__W", ",", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ",", "(", "__mmask8", ")", "__U", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm_mask3_fmadd_round_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6126, "Length": 30, "Cover_Rate": 0.4838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_MODE", "(", "arg", ")", "!=", "mode", "&&", "register_operand", "(", "arg", ",", "VOIDmode", ")", "&&", "GET_MODE_SIZE", "(", "GET_MODE", "(", "arg", ")", ")", "==", "GET_MODE_SIZE", "(", "mode", ")", ")", "return", "simplify_gen_subreg", "(", "mode", ",", "arg", ",", "GET_MODE", "(", "arg", ")", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "arg", ";"], "File": "mep", "Func": "mep_convert_arg", "Target": "mep", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6127, "Length": 47, "Cover_Rate": 0.7966101694915254, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "(", "~", "Value", ">>", "Shift", ")", "&", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser (2)2", "Func": "addMOVNMovAliasOperands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6128, "Length": 29, "Cover_Rate": 0.4461538461538462, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Init<ISA_LIT>MCRegisterInfo", "(", "X", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "X", ";"], "File": "MSP430MCTargetDesc10", "Func": "createMSP430MCRegisterInfo", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6129, "Length": 10, "Cover_Rate": 0.30303030303030304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "ix86_init_platform_type_builtins", "(", "void", ")", "{"], "ground_truth": ["make_cpu_type_builtin", "(", "<STR_LIT>", ",", "IX86_BUILTIN_CPU_INIT", ",", "INT_FTYPE_VOID", ",", "false", ")", ";"], "File": "i386-builtins", "Func": "ix86_init_platform_type_builtins", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6130, "Length": 18, "Cover_Rate": 0.43902439024390244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg0", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Reg1", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "Reg0", "!=", "Reg1", ")", "return", "false", ";", "if", "(", "Entry", ".", "LowRegs2", "&&", "!", "is<ISA_LIT>LowRegister", "(", "Reg0", ")", ")", "return", "false", ";", "if", "(", "Entry", ".", "Imm2Limit", ")", "{", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "Limit", "=", "(", "<NUM_LIT>", "<<", "Entry", ".", "Imm2Limit", ")", "-", "<NUM_LIT>", ";", "if", "(", "Imm", ">", "Limit", ")", "return", "false", ";", "}", "else", "{", "unsigned", "Reg2", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "Entry", ".", "LowRegs2", "&&", "!", "is<ISA_LIT>LowRegister", "(", "Reg2", ")", ")", "return", "false", ";", "}", "const", "TargetInstrDesc", "&", "NewTID", "=", "TII", "->", "get", "(", "Entry", ".", "NarrowOpc2", ")", ";", "unsigned", "PredReg", "=", "<NUM_LIT>", ";", "<STR_LIT>", "Pred", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "bool", "SkipPred", "=", "false", ";", "if", "(", "Pred", "!=", "<STR_LIT>", ")", "{", "if", "(", "!", "NewTID", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "}", "else", "{", "SkipPred", "=", "!", "NewTID", ".", "isPredicable", "(", ")", ";", "}", "bool", "HasCC", "=", "false", ";", "bool", "CCDead", "=", "false", ";", "if", "(", "TID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "TID", ".", "getNumOperands", "(", ")", ";", "HasCC", "=", "(", "MI", "->", "getOperand", "(", "NumOps", "-", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", ";", "if", "(", "HasCC", "&&", "MI", "->", "getOperand", "(", "NumOps", "-", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ")", "CCDead", "=", "true", ";", "}", "if", "(", "!", "VerifyPredAndCC", "(", "MI", ",", "Entry", ",", "true", ",", "Pred", ",", "LiveCPSR", ",", "HasCC", ",", "CCDead", ")", ")", "return", "false", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "*", "MI", ",", "dl", ",", "NewTID", ")", ";", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "NewTID", ".", "hasOptionalDef", "(", ")", ")", "{", "if", "(", "HasCC", ")", "AddDefaultT1CC", "(", "MIB", ",", "CCDead", ")", ";", "else", "AddNoT1CC", "(", "MIB", ")", ";", "}", "unsigned", "NumOps", "=", "TID", ".", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "<", "NumOps", "&&", "TID", ".", "OpInfo", "[", "i", "]", ".", "isOptionalDef", "(", ")", ")", "continue", ";", "if", "(", "SkipPred", "&&", "TID", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", "continue", ";", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "i", ")", ")", ";", "}", "DOUT", "<<", "<STR_LIT>", "<<", "*", "MI", "<<", "<STR_LIT>", "<<", "*", "MIB", ";", "MBB", ".", "erase", "(", "MI", ")", ";", "++", "Num2Addrs", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "Thumb2SizeReduction21", "Func": "ReduceTo2Addr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6131, "Length": 456, "Cover_Rate": 0.8871595330739299, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>SinglePathInfo", "::", "<ISA_LIT>SinglePathInfo", "(", "const", "<ISA_LIT>TargetMachine", "&", "tm", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "TM", "(", "tm", ")", ",", "STC", "(", "tm", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ")", ",", "TII", "(", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "tm", ".", "getInstrInfo", "(", ")", ")", ")", ",", "Root", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "PatmosSinglePathInfo", "Func": "PatmosSinglePathInfo", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 6132, "Length": 55, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isLegalTypeAndAlignment", "(", "Ty", "->", "getNumElements", "(", ")", ",", "Ty", "->", "getScalarSizeInBits", "(", ")", ",", "Alignment", ")", ")", "return", "nullptr", ";", "lookThroughBitcast", "(", "Ptr", ")", ";", "assert", "(", "Ptr", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", "&&", "<STR_LIT>", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "I", "->", "getContext", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "I", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "I", "->", "getDebugLoc", "(", ")", ")", ";", "Instruction", "*", "Root", "=", "I", ";", "Value", "*", "Load", "=", "tryCreateMaskedGatherOffset", "(", "I", ",", "Ptr", ",", "Root", ",", "Builder", ")", ";", "if", "(", "!", "Load", ")", "Load", "=", "tryCreateMaskedGatherBase", "(", "I", ",", "Ptr", ",", "Builder", ")", ";", "if", "(", "!", "Load", ")", "return", "nullptr", ";", "if", "(", "!", "isa", "<", "UndefValue", ">", "(", "PassThru", ")", "&&", "!", "match", "(", "PassThru", ",", "m_Zero", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ")", ";", "Load", "=", "Builder", ".", "CreateSelect", "(", "Mask", ",", "Load", ",", "PassThru", ")", ";", "}", "Root", "->", "replaceAllUsesWith", "(", "Load", ")", ";"], "ground_truth": ["Root", "->", "eraseFromParent", "(", ")", ";"], "File": "MVEGatherScatterLowering", "Func": "lowerGather", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6133, "Length": 178, "Cover_Rate": 0.6013513513513513, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "dst", ")", "!=", "REG", "||", "REGNO", "(", "dst", ")", "!=", "FLAGS_REG", "||", "GET_MODE", "(", "dst", ")", "!=", "CCZmode", ")", "return", "false", ";", "rtx", "op1", "=", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ";", "rtx", "op2", "=", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ";", "if", "(", "op2", "!=", "CONST0_RTX", "(", "GET_MODE", "(", "op2", ")", ")", ")", "return", "false", ";", "if", "(", "GET_CODE", "(", "op1", ")", "!=", "IOR", ")", "return", "false", ";", "op2", "=", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ";", "op1", "=", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "SUBREG_P", "(", "op1", ")", "||", "!", "SUBREG_P", "(", "op2", ")", "||", "GET_MODE", "(", "op1", ")", "!=", "SImode", "||", "GET_MODE", "(", "op2", ")", "!=", "SImode", "||", "(", "(", "SUBREG_BYTE", "(", "op1", ")", "!=", "<NUM_LIT>", "||", "SUBREG_BYTE", "(", "op2", ")", "!=", "GET_MODE_SIZE", "(", "SImode", ")", ")", "&&", "(", "SUBREG_BYTE", "(", "op2", ")", "!=", "<NUM_LIT>", "||", "SUBREG_BYTE", "(", "op1", ")", "!=", "GET_MODE_SIZE", "(", "SImode", ")", ")", ")", ")", "return", "false", ";", "op1", "=", "SUBREG_REG", "(", "op1", ")", ";", "op2", "=", "SUBREG_REG", "(", "op2", ")", ";"], "ground_truth": ["if", "(", "op1", "!=", "op2", "||", "!", "REG_P", "(", "op1", ")", "||", "GET_MODE", "(", "op1", ")", "!=", "DImode", ")", "return", "false", ";"], "File": "i386-features", "Func": "convertible_comparison_p", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6134, "Length": 198, "Cover_Rate": 0.7252747252747253, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "count", "=", "GET_MODE_SIZE", "(", "mode", ")", "/", "<NUM_LIT>", ";", "return", "rs6000_parallel_return", "(", "mode", ",", "count", ",", "SImode", ",", "GP_ARG_RETURN", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "(", "INTEGRAL_TYPE_P", "(", "valtype", ")", "&&", "GET_MODE_BITSIZE", "(", "mode", ")", "<", "(", "TARGET_32BIT", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", "||", "POINTER_TYPE_P", "(", "valtype", ")", ")", "mode", "=", "TARGET_32BIT", "?", "SImode", ":", "DImode", ";", "if", "(", "DECIMAL_FLOAT_MODE_P", "(", "mode", ")", "&&", "TARGET_HARD_FLOAT", "&&", "TARGET_FPRS", ")", "regno", "=", "(", "mode", "==", "TDmode", ")", "?", "FP_ARG_RETURN", "+", "<NUM_LIT>", ":", "FP_ARG_RETURN", ";", "else", "if", "(", "SCALAR_FLOAT_TYPE_P", "(", "valtype", ")", "&&", "TARGET_HARD_FLOAT", "&&", "TARGET_FPRS", "&&", "(", "(", "TARGET_SINGLE_FLOAT", "&&", "(", "mode", "==", "SFmode", ")", ")", "||", "TARGET_DOUBLE_FLOAT", ")", ")", "regno", "=", "FP_ARG_RETURN", ";", "else", "if", "(", "TREE_CODE", "(", "valtype", ")", "==", "COMPLEX_TYPE", "&&", "targetm", ".", "calls", ".", "split_complex_arg", ")", "return", "rs6000_complex_function_value", "(", "mode", ")", ";"], "ground_truth": ["else", "if", "(", "TREE_CODE", "(", "valtype", ")", "==", "VECTOR_TYPE", "&&", "TARGET_ALTIVEC", "&&", "TARGET_ALTIVEC_ABI", "&&", "ALTIVEC_OR_VSX_VECTOR_MODE", "(", "mode", ")", ")", "regno", "=", "ALTIVEC_ARG_RETURN", ";"], "File": "rs60004", "Func": "rs6000_function_value", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6135, "Length": 160, "Cover_Rate": 0.3864734299516908, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "return", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "hasOneUse", "(", ")", ";"], "ground_truth": ["}"], "File": "X86ISelDAGToDAG1", "Func": "isProfitableToFormMaskedOp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6136, "Length": 36, "Cover_Rate": 0.7058823529411765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "is64Bit", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "RM", ",", "CM", ",", "OL", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "is64Bit", ")", ",", "DataLayout", "(", "Subtarget", ".", "getTargetDataString", "(", ")", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ")", ",", "JITInfo", "(", "*", "this", ",", "is64Bit", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "InstrItins", "(", "Subtarget", ".", "getInstrItineraryData", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "PPCTargetMachine81", "Func": "PPCTargetMachine", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6137, "Length": 115, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "&", "Target", ".", "getSymA", "(", ")", "->", "getSymbol", "(", ")", ".", "AliasedSymbol", "(", ")", ";", "}", "return", "NULL", ";"], "ground_truth": ["}"], "File": "SparcELFObjectWriter6", "Func": "ExplicitRelSym", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6138, "Length": 31, "Cover_Rate": 0.34065934065934067, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isRegIdx", "(", ")", "&&", "RegIdx", ".", "Kind", "&", "RegKind_HWRegs", "&&", "RegIdx", ".", "Index", "<=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "MipsAsmParser (2)4", "Func": "isHWRegsAsmReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6139, "Length": 18, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasV67OpsOnly", "(", ")", "const", "{", "return", "get<ISA_LIT>ArchVersion", "(", ")", "==", "<STR_LIT>", "::", "V67", ";"], "ground_truth": ["}"], "File": "HexagonSubtarget12", "Func": "hasV67OpsOnly", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6140, "Length": 16, "Cover_Rate": 0.8888888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_movm_epi32", "(", "__mmask16", "__A", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_cvtmask2d512", "(", "__A", ")", ";"], "ground_truth": ["}"], "File": "avx512dqintrin", "Func": "_mm512_movm_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6141, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "swap", "(", "N0", ",", "N1", ")", ";", "}", "if", "(", "N0", "==", "N1", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "N00", "=", "N0", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N01", "=", "N0", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "Opcode", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N00", ",", "N1", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N01", ",", "N1", ")", ")", ";"], "File": "ARMISelLowering (2)", "Func": "PerformVMULCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6142, "Length": 99, "Cover_Rate": 0.4107883817427386, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Op", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "Op", "->", "isReg", "(", ")", ")", "return", "nullptr", ";", "unsigned", "Reg", "=", "Op", "->", "getReg", "(", ")", ";"], "ground_truth": ["if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "return", "nullptr", ";"], "File": "PPCMIPeephole1", "Func": "getVRegDefOrNull", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6143, "Length": 41, "Cover_Rate": 0.640625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "J", "=", "std", "::", "next", "(", "I", ")", ";", "if", "(", "J", "!=", "MBB", "->", "end", "(", ")", "&&", "J", "->", "getOpcode", "(", ")", "==", "FalseTermOpc", "&&", "J", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "J", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "SaveExecReg", ")", "{", "SaveExecReg", "=", "J", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["J", "->", "eraseFromParent", "(", ")", ";"], "File": "SILowerControlFlow13", "Func": "getSaveExec", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6144, "Length": 74, "Cover_Rate": 0.46835443037974683, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "{", "return", "create<ISA_LIT>ELFObjectWriter", "(", "OS", ",", "OSType", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "VideocoreAsmBackend", "Func": "createObjectWriter", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6145, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "x", "=", "expand_binop", "(", "DImode", ",", "xor_optab", ",", "x", ",", "y", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_WIDEN", ")", ";", "y", "=", "const0_rtx", ";", "}", "if", "(", "reload_completed", ")", "gcc_assert", "(", "scratch", "!=", "NULL", "&&", "GET_MODE", "(", "scratch", ")", "==", "SImode", ")", ";", "else", "scratch", "=", "gen_rtx_SCRATCH", "(", "SImode", ")", ";", "clobber", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "scratch", ")", ";", "set", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "cc_reg", ",", "gen_rtx_COMPARE", "(", "mode", ",", "x", ",", "y", ")", ")", ";"], "ground_truth": ["emit_insn", "(", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "set", ",", "clobber", ")", ")", ")", ";"], "File": "arm4", "Func": "arm_gen_compare_reg", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6146, "Length": 94, "Cover_Rate": 0.41964285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "const", "FeatureBitset", "&", "featureBits", "=", "(", "(", "const", "MCDisassembler", "*", ")", "Decoder", ")", "->", "getSubtargetInfo", "(", ")", ".", "getFeatureBits", "(", ")", ";", "if", "(", "featureBits", "[", "<STR_LIT>", "]", "&&", "(", "coproc", "!=", "<NUM_LIT>", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "coproc", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CRd", ")", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "imm", "=", "<STR_LIT>", "(", "U", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "imm", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "imm", "|=", "U", "<<", "<NUM_LIT>", ";", "LLVM_FALLTHROUGH", ";", "default", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";", "break", ";", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "break", ";"], "ground_truth": ["}"], "File": "ARMDisassembler", "Func": "DecodeCopMemInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6147, "Length": 382, "Cover_Rate": 0.47102342786683105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Clz", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Cmp", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Trunc", "=", "DAG", ".", "getZExtOrTrunc", "(", "Clz", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "Scc", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Trunc", ",", "DAG", ".", "getConstant", "(", "Log2b", ",", "dl", ",", "VT", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getZExtOrTrunc", "(", "Scc", ",", "dl", ",", "ExtTy", ")", ";"], "File": "X86ISelLowering102", "Func": "lowerX86CmpEqZeroToCtlzSrl", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6148, "Length": 74, "Cover_Rate": 0.5285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HSACodeObject", "::", "note_iterator", "HSACodeObject", "::", "notes_end", "(", ")", "const", "{", "return", "const_varsize_item_iterator", "<", "ELFNote", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "CodeObject", "Func": "notes_end", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6149, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "std", "::", "string", "mask", "=", "<STR_LIT>", ";", "for", "(", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "mask", "+=", "<STR_LIT>", ";", "SDValue", "Mask", "=", "b", ".", "Constant", "(", "mask", ",", "<STR_LIT>", ")", ";", "MVT", "DoubleVT", "=", "<STR_LIT>", ";", "SDValue", "Ah", "=", "b", ".", "AND", "(", "Mask", ",", "b", ".", "BITCAST", "(", "Op0", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Bh", "=", "b", ".", "AND", "(", "Mask", ",", "b", ".", "BITCAST", "(", "Op1", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["SDValue", "R", "=", "b", ".", "DoOp", "(", "DoubleVT", ",", "b", ".", "AND", "(", "b", ".", "BITCAST", "(", "Op0", ",", "<STR_LIT>", ")", ",", "b", ".", "NOT", "(", "Ah", ")", ")", ",", "b", ".", "AND", "(", "b", ".", "BITCAST", "(", "Op1", ",", "<STR_LIT>", ")", ",", "b", ".", "NOT", "(", "Bh", ")", ")", ")", ";"], "File": "X86ParabixISelLowering", "Func": "PXLowerADD", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6150, "Length": 141, "Cover_Rate": 0.5222222222222223, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVMContext", "*", "Context", "=", "&", "MF", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "unsigned", "<ISA_LIT>PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "<ISA_LIT>ConstantPoolValue", "*", "CPV", "=", "<ISA_LIT>ConstantPoolConstant", "::", "Create", "(", "GV", ",", "<ISA_LIT>PCLabelIndex", ",", "<STR_LIT>", ",", "PCAdj", ",", "UseGOT_PREL", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "UseGOT_PREL", ")", ";", "unsigned", "ConstAlign", "=", "MF", "->", "getDataLayout", "(", ")", ".", "getPrefTypeAlignment", "(", "Type", "::", "getInt32PtrTy", "(", "*", "Context", ")", ")", ";", "unsigned", "Idx", "=", "MF", "->", "getConstantPool", "(", ")", "->", "getConstantPoolIndex", "(", "CPV", ",", "ConstAlign", ")", ";", "unsigned", "TempReg", "=", "MF", "->", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "unsigned", "Opc", "=", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "TempReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", ")", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "unsigned", "DestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "Opc", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "<STR_LIT>", ":", "UseGOT_PREL", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "DestReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addReg", "(", "TempReg", ")", ".", "addImm", "(", "<ISA_LIT>PCLabelIndex", ")", ";"], "File": "ARMFastISel29", "Func": "ARMLowerPICELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6151, "Length": 251, "Cover_Rate": 0.6354430379746835, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int8_t", ")", "__builtin_aarch64_sqmovnhi", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vqmovnh_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6152, "Length": 10, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_avg_epu16", "(", "__m128i", "__A", ",", "__m128i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_pavgw128", "(", "(", "__v8hi", ")", "__A", ",", "(", "__v8hi", ")", "__B", ")", ";"], "File": "emmintrin", "Func": "_mm_avg_epu16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6153, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "CC_NONE", ":", "if", "(", "cc_status", ".", "value1", "||", "cc_status", ".", "value2", ")", "{", "HARD_REG_SET", "regs_used", ";", "HARD_REG_SET", "regs_set", ";", "CLEAR_HARD_REG_SET", "(", "regs_used", ")", ";", "if", "(", "cc_status", ".", "value1", "&&", "!", "CONSTANT_P", "(", "cc_status", ".", "value1", ")", ")", "{", "find_all_hard_regs", "(", "cc_status", ".", "value1", ",", "&", "regs_used", ")", ";", "}", "if", "(", "cc_status", ".", "value2", "&&", "!", "CONSTANT_P", "(", "cc_status", ".", "value2", ")", ")", "{", "find_all_hard_regs", "(", "cc_status", ".", "value2", ",", "&", "regs_used", ")", ";", "}", "find_all_hard_reg_sets", "(", "insn", ",", "&", "regs_set", ",", "false", ")", ";", "if", "(", "hard_reg_set_intersect_p", "(", "regs_used", ",", "regs_set", ")", ")", "{", "CC_STATUS_INIT", ";", "}", "}", "break", ";", "case", "CC_SET_N", ":", "CC_STATUS_INIT", ";", "break", ";", "case", "CC_SET_ZN", ":", "set", "=", "single_set", "(", "insn", ")", ";", "CC_STATUS_INIT", ";", "if", "(", "set", ")", "{", "cc_status", ".", "flags", "|=", "CC_NO_OVERFLOW", ";", "cc_status", ".", "value1", "=", "SET_DEST", "(", "set", ")", ";", "}", "break", ";", "case", "CC_SET_VZN", ":", "CC_STATUS_INIT", ";", "break", ";", "case", "CC_SET_CZN", ":", "set", "=", "single_set", "(", "insn", ")", ";", "CC_STATUS_INIT", ";", "if", "(", "set", ")", "{", "cc_status", ".", "value1", "=", "SET_DEST", "(", "set", ")", ";", "cc_status", ".", "flags", "|=", "CC_OVERFLOW_UNUSABLE", ";", "}", "break", ";", "case", "CC_COMPARE", ":", "set", "=", "single_set", "(", "insn", ")", ";", "CC_STATUS_INIT", ";", "if", "(", "set", ")", "cc_status", ".", "value1", "=", "SET_SRC", "(", "set", ")", ";", "break", ";", "case", "CC_CLOBBER", ":", "CC_STATUS_INIT", ";", "break", ";"], "ground_truth": ["}"], "File": "avr", "Func": "avr_notice_update_cc", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6154, "Length": 224, "Cover_Rate": 0.5973333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TypeSize", "&", "TySize", "=", "Ty", "->", "getPrimitiveSizeInBits", "(", ")", ";", "if", "(", "TySize", ".", "isScalable", "(", ")", "&&", "TySize", ".", "getKnownMinSize", "(", ")", ">", "<NUM_LIT>", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "AArch64ISelLowering10", "Func": "functionArgumentNeedsConsecutiveRegisters", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6155, "Length": 33, "Cover_Rate": 0.515625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "true", ";"], "File": "HexagonConstExtenders (2)", "Func": "isStoreImmediate", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6156, "Length": 24, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isGFX11", "(", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "return", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo37", "Func": "isGFX11", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6157, "Length": 20, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "is_wakeup_func", "(", ")", ")", "fprintf", "(", "outfile", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "outfile", ",", "<STR_LIT>", ")", ";", "}", "fprintf", "(", "outfile", ",", "<STR_LIT>", ",", "cfun", "->", "machine", "->", "framesize_regs", ")", ";", "fprintf", "(", "outfile", ",", "<STR_LIT>", ",", "cfun", "->", "machine", "->", "framesize_locals", ")", ";", "fprintf", "(", "outfile", ",", "<STR_LIT>", ",", "cfun", "->", "machine", "->", "framesize_outgoing", ")", ";", "fprintf", "(", "outfile", ",", "<STR_LIT>", ",", "cfun", "->", "machine", "->", "framesize", ")", ";", "fprintf", "(", "outfile", ",", "<STR_LIT>", ",", "msp430_initial_elimination_offset", "(", "ARG_POINTER_REGNUM", ",", "FRAME_POINTER_REGNUM", ")", ")", ";", "fprintf", "(", "outfile", ",", "<STR_LIT>", ",", "msp430_initial_elimination_offset", "(", "FRAME_POINTER_REGNUM", ",", "STACK_POINTER_REGNUM", ")", ")", ";", "n", "=", "<NUM_LIT>", ";", "fprintf", "(", "outfile", ",", "<STR_LIT>", ")", ";", "for", "(", "r", "=", "<NUM_LIT>", ";", "r", "<", "ARG_POINTER_REGNUM", ";", "r", "++", ")", "if", "(", "cfun", "->", "machine", "->", "need_to_save", "[", "r", "]", ")", "{"], "ground_truth": ["fprintf", "(", "outfile", ",", "<STR_LIT>", ",", "reg_names", "[", "r", "]", ")", ";"], "File": "msp4305", "Func": "msp430_start_function", "Target": "msp430", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6158, "Length": 149, "Cover_Rate": 0.5622641509433962, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "ST", ".", "hasDLInsts", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo99", "Func": "getVALUOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6159, "Length": 255, "Cover_Rate": 0.35966149506346967, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "GPRC", "=", "&", "<STR_LIT>", ";", "unsigned", "Reg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "LP64", "?", "G8RC", ":", "GPRC", ")", ";", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "KILL", ")", ",", "getCRFromCRBit", "(", "SrcReg", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ")", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "LP64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "getCRFromCRBit", "(", "SrcReg", ")", ")", ";"], "File": "PPCRegisterInfo (2)", "Func": "lowerCRBitSpilling", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6160, "Length": 112, "Cover_Rate": 0.3425076452599388, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", "<<", "getMsgName", "(", "MsgId", ")", ";", "if", "(", "msgRequiresOp", "(", "MsgId", ")", ")", "{", "O", "<<", "<STR_LIT>", "<<", "getMsgOpName", "(", "MsgId", ",", "OpId", ")", ";", "if", "(", "msgSupportsStream", "(", "MsgId", ",", "OpId", ")", ")", "{", "O", "<<", "<STR_LIT>", "<<", "StreamId", ";", "}", "}", "O", "<<", "')'", ";", "}", "else", "if", "(", "encodeMsg", "(", "MsgId", ",", "OpId", ",", "StreamId", ")", "==", "Imm16", ")", "{", "O", "<<", "<STR_LIT>", "<<", "MsgId", "<<", "<STR_LIT>", "<<", "OpId", "<<", "<STR_LIT>", "<<", "StreamId", "<<", "')'", ";", "}", "else", "{", "O", "<<", "Imm16", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter29", "Func": "printSendMsg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6161, "Length": 91, "Cover_Rate": 0.48663101604278075, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Builder", ".", "addExtension", "(", "PassManagerBuilder", "::", "EP_ModuleOptimizerEarly", ",", "[", "]", "(", "const", "PassManagerBuilder", "&", ",", "legacy", "::", "PassManagerBase", "&", "PM", ")", "{", "PM", ".", "add", "(", "create<ISA_LIT>LowerIntrinsicsPass", "(", ")", ")", ";", "}", ")", ";"], "ground_truth": ["}"], "File": "TVMTargetMachine", "Func": "adjustPassManager", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6162, "Length": 35, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "<ISA_LIT>ELFMCAsmInfo", "::", "getExprForPersonalitySymbol", "(", "const", "MCSymbol", "*", "Sym", ",", "unsigned", "Encoding", ",", "MCStreamer", "&", "Streamer", ")", "const", "{", "if", "(", "Encoding", "&", "dwarf", "::", "DW_EH_PE_pcrel", ")", "{"], "ground_truth": ["MCContext", "&", "Ctx", "=", "Streamer", ".", "getContext", "(", ")", ";"], "File": "SparcMCAsmInfo1", "Func": "getExprForPersonalitySymbol", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6163, "Length": 40, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "R", ":", "RegSet", ")", "{", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "R", ")", ")", "{", "assert", "(", "Register", "::", "isPhysicalRegister", "(", "R", ")", ")", ";"], "ground_truth": ["assert", "(", "MRI", "->", "isReserved", "(", "R", ")", ")", ";"], "File": "HexagonExpandCondsets14", "Func": "updateLiveness", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6164, "Length": 39, "Cover_Rate": 0.32231404958677684, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", "return", "std", "::", "make_unique", "<", "TargetLoweringObjectFileMachO", ">", "(", ")", ";", "if", "(", "TT", ".", "isOSWindows", "(", ")", ")", "return", "std", "::", "make_unique", "<", "TargetLoweringObjectFileCOFF", ">", "(", ")", ";", "return", "std", "::", "make_unique", "<", "<ISA_LIT>ElfTargetObjectFile", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine1", "Func": "createTLOF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6165, "Length": 47, "Cover_Rate": 0.7580645161290323, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "X", "=", "SetCC", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Y", "=", "SetCC", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "OpVT", "=", "X", ".", "getValueType", "(", ")", ";", "unsigned", "OpSize", "=", "OpVT", ".", "getSizeInBits", "(", ")", ";", "if", "(", "!", "OpVT", ".", "isScalarInteger", "(", ")", "||", "OpSize", "<", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "bool", "IsOrXorXorCCZero", "=", "isNullConstant", "(", "Y", ")", "&&", "X", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "X", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "X", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "if", "(", "isNullConstant", "(", "Y", ")", "&&", "!", "IsOrXorXorCCZero", ")", "return", "SDValue", "(", ")", ";", "auto", "IsVectorBitCastCheap", "=", "[", "]", "(", "SDValue", "X", ")", "{", "X", "=", "peekThroughBitcasts", "(", "X", ")", ";", "return", "isa", "<", "ConstantSDNode", ">", "(", "X", ")", "||", "X", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", "||", "X", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "}", ";", "if", "(", "(", "!", "IsVectorBitCastCheap", "(", "X", ")", "||", "!", "IsVectorBitCastCheap", "(", "Y", ")", ")", "&&", "!", "IsOrXorXorCCZero", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "SetCC", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "SetCC", ")", ";", "bool", "HasAVX", "=", "Subtarget", ".", "hasAVX", "(", ")", ";", "if", "(", "(", "OpSize", "==", "<NUM_LIT>", "&&", "Subtarget", ".", "hasSSE2", "(", ")", ")", "||", "(", "OpSize", "==", "<NUM_LIT>", "&&", "HasAVX", ")", "||", "(", "OpSize", "==", "<NUM_LIT>", "&&", "Subtarget", ".", "useAVX512Regs", "(", ")", ")", ")", "{", "bool", "HasPT", "=", "Subtarget", ".", "hasSSE41", "(", ")", ";", "EVT", "VecVT", "=", "<STR_LIT>", ";", "EVT", "CmpVT", "=", "<STR_LIT>", ";", "if", "(", "OpSize", "==", "<NUM_LIT>", ")", "VecVT", "=", "CmpVT", "=", "<STR_LIT>", ";", "if", "(", "OpSize", "==", "<NUM_LIT>", ")", "{", "if", "(", "Subtarget", ".", "hasBWI", "(", ")", ")", "{", "VecVT", "=", "<STR_LIT>", ";", "CmpVT", "=", "<STR_LIT>", ";"], "ground_truth": ["}", "else", "{"], "File": "X86ISelLowering133", "Func": "combineVectorSizedSetCCEquality", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6166, "Length": 301, "Cover_Rate": 0.32470334412081986, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "arx_reg_operand", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", ")", "{", "if", "(", "mode", "!=", "VOIDmode", "&&", "mode", "!=", "GET_MODE", "(", "op", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "SUBREG", ")", "op", "=", "SUBREG_REG", "(", "op", ")", ";", "return", "REG_P", "(", "op", ")", "&&", "(", "!", "reload_completed", "||", "IS_ADDR_REG", "(", "op", ")", ")", ";"], "ground_truth": ["}"], "File": "c4x1", "Func": "arx_reg_operand", "Target": "c4x", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 6167, "Length": 60, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "cur_pos", "++", ";", "}", "else", "{", "fprintf", "(", "stream", ",", "<STR_LIT>", ",", "c", ")", ";", "cur_pos", "+=", "<NUM_LIT>", ";", "}", "if", "(", "cur_pos", ">", "<NUM_LIT>", "&&", "i", "+", "<NUM_LIT>", "<", "len", ")", "{", "cur_pos", "=", "<NUM_LIT>", ";", "fprintf", "(", "stream", ",", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "mips", "Func": "mips_output_ascii", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6168, "Length": 46, "Cover_Rate": 0.3026315789473684, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>InstrInfo", "::", "RemoveBranch", "(", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", "return", "<NUM_LIT>", ";", "--", "I", ";"], "ground_truth": ["if", "(", "!", "isCondBranch", "(", "I", ")", "&&", "!", "isUncondBranch", "(", "I", ")", ")", "return", "<NUM_LIT>", ";"], "File": "SPUInstrInfo3", "Func": "RemoveBranch", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6169, "Length": 55, "Cover_Rate": 0.3793103448275862, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "FoundLoad", "=", "false", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "ChainOps", ";", "SmallVector", "<", "const", "SDNode", "*", ",", "<NUM_LIT>", ">", "LoopWorklist", ";", "SmallPtrSet", "<", "const", "SDNode", "*", ",", "<NUM_LIT>", ">", "Visited", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Chain", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SDValue", "Op", "=", "Chain", ".", "getOperand", "(", "i", ")", ";", "if", "(", "Op", "==", "Load", ".", "getValue", "(", "<NUM_LIT>", ")", ")", "{", "FoundLoad", "=", "true", ";", "ChainOps", ".", "push_back", "(", "Load", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "continue", ";", "}", "LoopWorklist", ".", "push_back", "(", "Op", ".", "getNode", "(", ")", ")", ";", "ChainOps", ".", "push_back", "(", "Op", ")", ";", "}", "if", "(", "!", "FoundLoad", ")", "return", "false", ";", "if", "(", "!", "LoopWorklist", ".", "empty", "(", ")", ")", "{", "const", "unsigned", "int", "Max", "=", "<NUM_LIT>", ";", "if", "(", "SDNode", "::", "hasPredecessorHelper", "(", "Load", ".", "getNode", "(", ")", ",", "Visited", ",", "LoopWorklist", ",", "Max", ",", "true", ")", ")", "return", "false", ";", "}", "InputChain", "=", "CurDAG", "->", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Chain", ")", ",", "<STR_LIT>", ",", "ChainOps", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "X86ISelDAGToDAG153", "Func": "isFusableLoadOpStorePattern", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6170, "Length": 187, "Cover_Rate": 0.4722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "hasAVX", "(", ")", ")", "{", "SDValue", "Op", "(", "N", ",", "<NUM_LIT>", ")", ";", "if", "(", "TLI", ".", "isTypeLegal", "(", "VT", ")", "&&", "TLI", ".", "isTypeLegal", "(", "In", ".", "getValueType", "(", ")", ")", ")", "if", "(", "SDValue", "Res", "=", "combine<ISA_LIT>ShufflesRecursively", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ")", "return", "Res", ";", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering108", "Func": "combineExtInVec", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6171, "Length": 60, "Cover_Rate": 0.32967032967032966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCSubtargetInfo", "*", "create<ISA_LIT>Z80MCSubtargetInfo", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "return", "create<ISA_LIT>Z80MCSubtargetInfoImpl", "(", "TT", ",", "CPU", ",", "FS", ")", ";"], "ground_truth": ["}"], "File": "GBZ80MCTargetDesc", "Func": "createGBZ80MCSubtargetInfo", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6172, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCSection", "*", "<ISA_LIT>MCSymbolRefExpr", "::", "FindAssociatedSection", "(", ")", "const", "{", "return", "Symbol", "->", "isDefined", "(", ")", "?", "&", "Symbol", "->", "getSection", "(", ")", ":", "NULL", ";"], "ground_truth": ["}"], "File": "MipsMCSymbolRefExpr", "Func": "FindAssociatedSection", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6173, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "LoC", ">>", "<NUM_LIT>", ")", "==", "HiC", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VecVT", ",", "Lo", ")", ";", "}", "if", "(", "Hi", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Hi", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "Lo", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Hi", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "Hi", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VecVT", ",", "Lo", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VecVT", ",", "Lo", ",", "Hi", ",", "DAG", ".", "getTargetConstant", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "RISCVISelLowering1", "Func": "lowerSPLAT_VECTOR_PARTS", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6174, "Length": 108, "Cover_Rate": 0.32335329341317365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256d", ")", "__builtin_ia32_vpermt2varpd256_mask", "(", "(", "__v4di", ")", "__I", ",", "(", "__v4df", ")", "__A", ",", "(", "__v4df", ")", "__B", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_mask_permutex2var_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6175, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "{", "if", "(", "!", "MI", ".", "isCall", "(", ")", ")", "continue", ";", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "MO", ".", "isGlobal", "(", ")", ")", "continue", ";", "const", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "MO", ".", "getGlobal", "(", ")", ")", ";", "if", "(", "!", "F", ")", "continue", ";", "if", "(", "F", "->", "getName", "(", ")", ".", "find", "(", "<STR_LIT>", ")", "!=", "StringRef", "::", "npos", "||", "F", "->", "getName", "(", ")", ".", "find", "(", "<STR_LIT>", ")", "!=", "StringRef", "::", "npos", "||", "F", "->", "getName", "(", ")", ".", "find_first_of", "(", "<STR_LIT>", ")", "==", "StringRef", "::", "npos", ")", "continue", ";", "unsigned", "CalleeStkArity", "=", "F", "->", "arg_size", "(", ")", ">", "CCRegisteredArgs", "?", "F", "->", "arg_size", "(", ")", "-", "CCRegisteredArgs", ":", "<NUM_LIT>", ";", "if", "(", "HipeLeafWords", "-", "<NUM_LIT>", ">", "CalleeStkArity", ")", "MoreStackForCalls", "=", "std", "::", "max", "(", "MoreStackForCalls", ",", "(", "HipeLeafWords", "-", "<NUM_LIT>", "-", "CalleeStkArity", ")", "*", "SlotSize", ")", ";", "}", "}", "MaxStack", "+=", "MoreStackForCalls", ";", "}", "if", "(", "MaxStack", ">", "Guaranteed", ")", "{", "MachineBasicBlock", "*", "stackCheckMBB", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "incStackMBB", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "for", "(", "const", "auto", "&", "LI", ":", "PrologueMBB", ".", "liveins", "(", ")", ")", "{", "stackCheckMBB", "->", "addLiveIn", "(", "LI", ")", ";", "incStackMBB", "->", "addLiveIn", "(", "LI", ")", ";", "}", "MF", ".", "push_front", "(", "incStackMBB", ")", ";", "MF", ".", "push_front", "(", "stackCheckMBB", ")", ";", "unsigned", "ScratchReg", ",", "SPReg", ",", "PReg", ",", "SPLimitOffset", ";", "unsigned", "LEAop", ",", "CMPop", ",", "CALLop", ";", "SPLimitOffset", "=", "getHiPELiteral", "(", "HiPELiteralsMD", ",", "<STR_LIT>", ")", ";", "if", "(", "Is64Bit", ")", "{", "SPReg", "=", "<STR_LIT>", ";", "PReg", "=", "<STR_LIT>", ";", "LEAop", "=", "<STR_LIT>", ";", "CMPop", "=", "<STR_LIT>", ";"], "ground_truth": ["CALLop", "=", "<STR_LIT>", ";"], "File": "X86FrameLowering10", "Func": "adjustForHiPEPrologue", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6176, "Length": 291, "Cover_Rate": 0.36511919698870765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "argmap_entry", "(", "<STR_LIT>", "_VT", ",", "TargetRegisterClass", "*", "_RC", ")", ":", "VT", "(", "_VT", ")", ",", "RC", "(", "_RC", ")", ",", "loc", "(", "_RC", "->", "begin", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "PTXISelLowering1", "Func": "argmap_entry", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6177, "Length": 30, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasZeroCycleZeroingFPWorkaround", "(", ")", "const", "{"], "ground_truth": ["return", "HasZeroCycleZeroingFPWorkaround", ";"], "File": "AArch64Subtarget (2)1", "Func": "hasZeroCycleZeroingFPWorkaround", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6178, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HasAES", "=", "false", ";", "HasFXSR", "=", "false", ";", "HasXSAVE", "=", "false", ";", "HasXSAVEOPT", "=", "false", ";", "HasXSAVEC", "=", "false", ";", "HasXSAVES", "=", "false", ";", "HasPCLMUL", "=", "false", ";", "HasFMA", "=", "false", ";", "HasFMA4", "=", "false", ";", "HasXOP", "=", "false", ";", "HasTBM", "=", "false", ";", "HasLWP", "=", "false", ";", "HasMOVBE", "=", "false", ";", "HasRDRAND", "=", "false", ";", "HasF16C", "=", "false", ";", "HasFSGSBase", "=", "false", ";", "HasLZCNT", "=", "false", ";", "HasBMI", "=", "false", ";", "HasBMI2", "=", "false", ";", "HasVBMI", "=", "false", ";", "HasIFMA", "=", "false", ";", "HasRTM", "=", "false", ";", "HasERI", "=", "false", ";", "HasCDI", "=", "false", ";", "HasPFI", "=", "false", ";", "HasDQI", "=", "false", ";", "HasVPOPCNTDQ", "=", "false", ";", "HasBWI", "=", "false", ";", "HasVLX", "=", "false", ";", "HasADX", "=", "false", ";", "HasPKU", "=", "false", ";", "HasSHA", "=", "false", ";", "HasPRFCHW", "=", "false", ";", "HasRDSEED", "=", "false", ";", "HasLAHFSAHF", "=", "false", ";"], "ground_truth": ["HasMWAITX", "=", "false", ";"], "File": "X86Subtarget25", "Func": "initializeEnvironment", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6179, "Length": 144, "Cover_Rate": 0.45569620253164556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_pmovzxwq128_mask", "(", "(", "__v8hi", ")", "__A", ",", "(", "__v2di", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_mask_cvtepu16_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6180, "Length": 23, "Cover_Rate": 0.4791666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BlackfinTargetMachine", "::", "BlackfinTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "Reloc", "::", "Model", "RM", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "RM", ")", ",", "DataLayout", "(", "<STR_LIT>", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "InstrInfo", "(", "Subtarget", ")", ",", "FrameLowering", "(", "Subtarget", ")", "{"], "ground_truth": ["}"], "File": "BlackfinTargetMachine", "Func": "BlackfinTargetMachine", "Target": "Blackfin", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6181, "Length": 74, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vrndq_m_fv8hf", "(", "__arm_vuninitializedq_f16", "(", ")", ",", "__a", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vrndq_x_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6182, "Length": 13, "Cover_Rate": 0.5909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "EltSz", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "M", ".", "size", "(", ")", "!=", "NumElts", "&&", "M", ".", "size", "(", ")", "!=", "NumElts", "*", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "Half", "=", "NumElts", "/", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "M", ".", "size", "(", ")", ";", "i", "+=", "NumElts", ")", "{", "if", "(", "M", ".", "size", "(", ")", "==", "NumElts", "*", "<NUM_LIT>", ")", "WhichResult", "=", "i", "/", "NumElts", ";", "else", "WhichResult", "=", "M", "[", "i", "]", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "<", "NumElts", ";", "j", "+=", "Half", ")", "{", "unsigned", "Idx", "=", "WhichResult", ";", "for", "(", "unsigned", "k", "=", "<NUM_LIT>", ";", "k", "<", "Half", ";", "++", "k", ")", "{", "int", "MIdx", "=", "M", "[", "i", "+", "j", "+", "k", "]", ";"], "ground_truth": ["if", "(", "MIdx", ">=", "<NUM_LIT>", "&&", "(", "unsigned", ")", "MIdx", "!=", "Idx", ")", "return", "false", ";"], "File": "ARMISelLowering37", "Func": "isVUZP_v_undef_Mask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6183, "Length": 164, "Cover_Rate": 0.703862660944206, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "Add", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DstReg", ")", ".", "addDef", "(", "UnusedCarry", ",", "RegState", "::", "Dead", ")", ".", "add", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "*", "Add", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}", "assert", "(", "!", "Sub", "&&", "<STR_LIT>", ")", ";", "const", "TargetRegisterClass", "&", "RC", "=", "IsSALU", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "const", "TargetRegisterClass", "&", "HalfRC", "=", "IsSALU", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MachineOperand", "Lo1", "(", "getSubOperand64", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "HalfRC", ",", "<STR_LIT>", ")", ")", ";", "MachineOperand", "Lo2", "(", "getSubOperand64", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "HalfRC", ",", "<STR_LIT>", ")", ")", ";", "MachineOperand", "Hi1", "(", "getSubOperand64", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "HalfRC", ",", "<STR_LIT>", ")", ")", ";", "MachineOperand", "Hi2", "(", "getSubOperand64", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "HalfRC", ",", "<STR_LIT>", ")", ")", ";", "Register", "DstLo", "=", "MRI", "->", "createVirtualRegister", "(", "&", "HalfRC", ")", ";", "Register", "DstHi", "=", "MRI", "->", "createVirtualRegister", "(", "&", "HalfRC", ")", ";", "if", "(", "IsSALU", ")", "{", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DstLo", ")", ".", "add", "(", "Lo1", ")", ".", "add", "(", "Lo2", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DstHi", ")", ".", "add", "(", "Hi1", ")", ".", "add", "(", "Hi2", ")", ";", "}", "else", "{", "const", "TargetRegisterClass", "*", "CarryRC", "=", "TRI", ".", "getWaveMaskRegClass", "(", ")", ";", "Register", "CarryReg", "=", "MRI", "->", "createVirtualRegister", "(", "CarryRC", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DstLo", ")", ".", "addDef", "(", "CarryReg", ")", ".", "add", "(", "Lo1", ")", ".", "add", "(", "Lo2", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MachineInstr", "*", "Addc", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DstHi", ")", ".", "addDef", "(", "MRI", "->", "createVirtualRegister", "(", "CarryRC", ")", ",", "RegState", "::", "Dead", ")", ".", "add", "(", "Hi1", ")", ".", "add", "(", "Hi2", ")", ".", "addReg", "(", "CarryReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "Addc", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "return", "false", ";", "}", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addReg", "(", "DstLo", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "DstHi", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "RC", ",", "*", "MRI", ")", ")", "return", "false", ";"], "ground_truth": ["I", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPUInstructionSelector25", "Func": "selectG_ADD_SUB", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6184, "Length": 476, "Cover_Rate": 0.5748792270531401, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";"], "ground_truth": ["}"], "File": "HexagonTargetTransformInfo1", "Func": "enableInterleavedAccessVectorization", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6185, "Length": 4, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "Token", ";"], "ground_truth": ["}"], "File": "CSKYAsmParser", "Func": "isToken", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6186, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NumVecs", "=", "<NUM_LIT>", ";", "isLoad", "=", "false", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "isLoad", "=", "false", ";", "isLaneOp", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "isLoad", "=", "false", ";", "isLaneOp", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "isLoad", "=", "false", ";", "isLaneOp", "=", "true", ";", "break", ";", "}", "}", "else", "{", "isLaneOp", "=", "true", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "break", ";", "}", "}", "EVT", "VecTy", ";", "if", "(", "isLoad", ")", "VecTy", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "else", "VecTy", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "unsigned", "NumBytes", "=", "NumVecs", "*", "VecTy", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "if", "(", "isLaneOp", ")", "NumBytes", "/=", "VecTy", ".", "getVectorNumElements", "(", ")", ";", "SDValue", "Inc", "=", "User", "->", "getOperand", "(", "User", "->", "getOperand", "(", "<NUM_LIT>", ")", "==", "Addr", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "ConstantSDNode", "*", "CInc", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "{", "uint64_t", "IncVal", "=", "CInc", "->", "getZExtValue", "(", ")", ";", "if", "(", "IncVal", "!=", "NumBytes", ")", "continue", ";", "}", "else", "if", "(", "NumBytes", ">=", "<NUM_LIT>", "*", "<NUM_LIT>", ")", "{", "continue", ";", "}", "EVT", "Tys", "[", "<NUM_LIT>", "]", ";", "unsigned", "NumResultVecs", "=", "(", "isLoad", "?", "NumVecs", ":", "<NUM_LIT>", ")", ";", "unsigned", "n", ";", "for", "(", "n", "=", "<NUM_LIT>", ";", "n", "<", "NumResultVecs", ";", "++", "n", ")", "Tys", "[", "n", "]", "=", "VecTy", ";", "Tys", "[", "n", "++", "]", "=", "<STR_LIT>", ";", "Tys", "[", "n", "]", "=", "<STR_LIT>", ";", "SDVTList", "SDTys", "=", "DAG", ".", "getVTList", "(", "Tys", ",", "NumResultVecs", "+", "<NUM_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "AddrOpIdx", ")", ")", ";", "Ops", ".", "push_back", "(", "Inc", ")", ";", "for", "(", "unsigned", "i", "=", "AddrOpIdx", "+", "<NUM_LIT>", ";", "i", "<", "N", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "i", ")", ")", ";", "}", "MemIntrinsicSDNode", "*", "MemInt", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "N", ")", ";", "SDValue", "UpdN", "=", "DAG", ".", "getMemIntrinsicNode", "(", "NewOpc", ",", "N", "->", "getDebugLoc", "(", ")", ",", "SDTys", ",", "Ops", ".", "data", "(", ")", ",", "Ops", ".", "size", "(", ")", ",", "MemInt", "->", "getMemoryVT", "(", ")", ",", "MemInt", "->", "getMemOperand", "(", ")", ")", ";", "std", "::", "vector", "<", "SDValue", ">", "NewResults", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumResultVecs", ";", "++", "i", ")", "{"], "ground_truth": ["NewResults", ".", "push_back", "(", "SDValue", "(", "UpdN", ".", "getNode", "(", ")", ",", "i", ")", ")", ";"], "File": "ARMISelLowering107", "Func": "CombineBaseUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6187, "Length": 501, "Cover_Rate": 0.48830409356725146, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MFI", ".", "isVRegStackified", "(", "Reg", ")", ")", "{", "unsigned", "NewReg", "=", "MRI", ".", "createVirtualRegister", "(", "MRI", ".", "getRegClass", "(", "Reg", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "CopyLocalOpc", ")", ",", "NewReg", ")", ".", "addReg", "(", "Reg", ")", ";", "MO", ".", "setReg", "(", "NewReg", ")", ";"], "ground_truth": ["MFI", ".", "stackifyVReg", "(", "NewReg", ")", ";"], "File": "WebAssemblyPeephole20", "Func": "MaybeRewriteToFallthrough", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6188, "Length": 67, "Cover_Rate": 0.37640449438202245, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "E_TImode", ":", "return", "V1TImode", ";", "case", "E_DImode", ":", "return", "V2DImode", ";", "case", "E_SImode", ":", "return", "V4SImode", ";", "case", "E_HImode", ":", "return", "V8HImode", ";", "case", "E_QImode", ":", "return", "V16QImode", ";", "default", ":", ";", "}", "if", "(", "TARGET_PAIRED_FLOAT", "&&", "mode", "==", "SFmode", ")", "return", "V2SFmode", ";"], "ground_truth": ["return", "word_mode", ";"], "File": "rs60007", "Func": "rs6000_preferred_simd_mode", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6189, "Length": 48, "Cover_Rate": 0.5161290322580645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isPackedVectorType", "(", "DataVT", ")", ")", "return", "splitPackedLoadStore", "(", "Op", ",", "CDAG", ")", ";"], "ground_truth": ["return", "legalizePackedAVL", "(", "Op", ",", "CDAG", ")", ";"], "File": "VVPISelLowering", "Func": "legalizeInternalLoadStoreOp", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6190, "Length": 23, "Cover_Rate": 0.359375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "<ISA_LIT>Exception", "*", ">", "&", "getSubExceptions", "(", ")", "{"], "ground_truth": ["return", "SubExceptions", ";"], "File": "WebAssemblyExceptionInfo5", "Func": "getSubExceptions", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6191, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "*", "loc", ")", "loc", "=", "&", "XEXP", "(", "*", "loc", ",", "<NUM_LIT>", ")", ";", "*", "loc", "=", "cfa_restores", ";"], "ground_truth": ["RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";"], "File": "rs6000-logue", "Func": "emit_cfa_restores", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6192, "Length": 28, "Cover_Rate": 0.509090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "mem_1", "=", "operands", "[", "<NUM_LIT>", "]", ";", "mem_2", "=", "operands", "[", "<NUM_LIT>", "]", ";", "reg_1", "=", "operands", "[", "<NUM_LIT>", "]", ";", "reg_2", "=", "operands", "[", "<NUM_LIT>", "]", ";", "}", "if", "(", "MEM_VOLATILE_P", "(", "mem_1", ")", "||", "MEM_VOLATILE_P", "(", "mem_2", ")", ")", "return", "false", ";", "if", "(", "mode", "==", "SImode", "&&", "(", "aarch64_tune_params", ".", "extra_tuning_flags", "&", "AARCH64_EXTRA_TUNE_SLOW_UNALIGNED_LDPW", ")", "&&", "!", "optimize_size", "&&", "MEM_ALIGN", "(", "mem_1", ")", "<", "<NUM_LIT>", "*", "BITS_PER_UNIT", ")", "return", "false", ";", "extract_base_offset_in_addr", "(", "mem_1", ",", "&", "base_1", ",", "&", "offset_1", ")", ";", "if", "(", "base_1", "==", "NULL_RTX", "||", "offset_1", "==", "NULL_RTX", ")", "return", "false", ";", "extract_base_offset_in_addr", "(", "mem_2", ",", "&", "base_2", ",", "&", "offset_2", ")", ";", "if", "(", "base_2", "==", "NULL_RTX", "||", "offset_2", "==", "NULL_RTX", ")", "return", "false", ";", "if", "(", "!", "rtx_equal_p", "(", "base_1", ",", "base_2", ")", ")", "return", "false", ";", "offval_1", "=", "INTVAL", "(", "offset_1", ")", ";", "offval_2", "=", "INTVAL", "(", "offset_2", ")", ";", "msize", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "if", "(", "offval_1", "!=", "(", "offval_2", "+", "msize", ")", "&&", "offval_2", "!=", "(", "offval_1", "+", "msize", ")", ")", "return", "false", ";", "if", "(", "load", ")", "{", "if", "(", "reg_mentioned_p", "(", "reg_1", ",", "mem_1", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "offval_1", ">", "offval_2", "&&", "reg_mentioned_p", "(", "reg_2", ",", "mem_2", ")", ")", "return", "false", ";"], "File": "aarch644", "Func": "aarch64_operands_ok_for_ldpstp", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6193, "Length": 209, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>InterleavedAccessGroup", "(", "Instruction", "*", "I", ",", "ArrayRef", "<", "ShuffleVectorInst", "*", ">", "Shuffs", ",", "ArrayRef", "<", "unsigned", ">", "Ind", ",", "const", "unsigned", "F", ",", "const", "<ISA_LIT>Subtarget", "&", "STarget", ",", "IRBuilder", "<", ">", "&", "B", ")", ":", "Inst", "(", "I", ")", ",", "Shuffles", "(", "Shuffs", ")", ",", "Indices", "(", "Ind", ")", ",", "Factor", "(", "F", ")", ",", "Subtarget", "(", "STarget", ")", ",", "DL", "(", "Inst", "->", "getModule", "(", ")", "->", "getDataLayout", "(", ")", ")", ",", "Builder", "(", "B", ")", "{"], "ground_truth": ["}"], "File": "X86InterleavedAccess", "Func": "X86InterleavedAccessGroup", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6194, "Length": 80, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["return", "VT", ".", "changeVectorElementTypeToInteger", "(", ")", ";"], "File": "Cpu0ISelLowering", "Func": "getSetCCResultType", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6195, "Length": 19, "Cover_Rate": 0.48717948717948717, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCE", ".", "startFunction", "(", "MF", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "MBB", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MBB", "!=", "E", ";", "++", "MBB", ")", "{", "MCE", ".", "StartMachineBasicBlock", "(", "MBB", ")", ";", "for", "(", "MachineBasicBlock", "::", "const_iterator", "I", "=", "MBB", "->", "begin", "(", ")", ",", "E", "=", "MBB", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "emitInstruction", "(", "*", "I", ")", ";", "}", "}", "while", "(", "MCE", ".", "finishFunction", "(", "MF", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "MipsCodeEmitter21", "Func": "runOnMachineFunction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6196, "Length": 93, "Cover_Rate": 0.3661417322834646, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isNewValueJump", "(", "unsigned", "Opcode", ")", "const", "{", "return", "isNewValue", "(", "Opcode", ")", "&&", "get", "(", "Opcode", ")", ".", "isBranch", "(", ")", "&&", "isPredicated", "(", "Opcode", ")", ";"], "ground_truth": ["}"], "File": "HexagonInstrInfo (2)", "Func": "isNewValueJump", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6197, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isT2MemRegOffset", "(", ")", "const", "{"], "ground_truth": ["if", "(", "!", "isMemory", "(", ")", "||", "!", "Memory", ".", "OffsetRegNum", "||", "Memory", ".", "isNegative", "||", "Memory", ".", "Alignment", "!=", "<NUM_LIT>", ")", "return", "false", ";"], "File": "ARMAsmParser111", "Func": "isT2MemRegOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6198, "Length": 31, "Cover_Rate": 0.4626865671641791, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcmpneq_n_uv4si", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcmpneq_n_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6199, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ";", "return", "OpcodesForSpill", "[", "(", "Subtarget", ".", "hasP9Vector", "(", ")", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", "]", ";"], "ground_truth": ["}"], "File": "PPCInstrInfo12", "Func": "getLoadOpcodesForSpillArray", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6200, "Length": 84, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "SDep", "&", "PI", ":", "Dst", "->", "Preds", ")", "{"], "ground_truth": ["if", "(", "PI", ".", "getLatency", "(", ")", "!=", "<NUM_LIT>", ")", "continue", ";"], "File": "HexagonSubtarget48", "Func": "changePhiLatency", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6201, "Length": 24, "Cover_Rate": 0.3037974683544304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerBR_CC", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{"], "ground_truth": ["}"], "File": "Z80ISelLowering (3)", "Func": "LowerBR_CC", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6202, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PowerPCIREmitter", "::", "PowerPCIREmitter", "(", "Decompiler", "*", "TheDec", ",", "raw_ostream", "&", "InfoOut", ",", "raw_ostream", "&", "ErrOut", ")", ":", "IREmitter", "(", "TheDec", ",", "InfoOut", ",", "ErrOut", ")", "{"], "ground_truth": ["}"], "File": "PowerPCIREmitter", "Func": "PowerPCIREmitter", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6203, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFStreamer", "(", "MCContext", "&", "Context", ",", "MCAsmBackend", "&", "MAB", ",", "raw_ostream", "&", "OS", ",", "MCCodeEmitter", "*", "Emitter", ")", ":", "MCELFStreamer", "(", "Context", ",", "MAB", ",", "OS", ",", "Emitter", ")", "{", "RegInfoRecord", "=", "new", "<ISA_LIT>RegInfoRecord", "(", "this", ",", "Context", ")", ";"], "ground_truth": ["<ISA_LIT>OptionRecords", ".", "push_back", "(", "std", "::", "unique_ptr", "<", "<ISA_LIT>RegInfoRecord", ">", "(", "RegInfoRecord", ")", ")", ";"], "File": "MipsELFStreamer14", "Func": "MipsELFStreamer", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6204, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "SL", "(", "Op", ")", ";", "SDValue", "Src", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Trunc", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Src", ")", ";", "SDValue", "K0", "=", "DAG", ".", "getConstantFP", "(", "BitsToDouble", "(", "UINT64_C", "(", "<NUM_LIT>", ")", ")", ",", "SL", ",", "<STR_LIT>", ")", ";", "SDValue", "K1", "=", "DAG", ".", "getConstantFP", "(", "BitsToDouble", "(", "UINT64_C", "(", "<NUM_LIT>", ")", ")", ",", "SL", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["SDValue", "Mul", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Trunc", ",", "K0", ")", ";"], "File": "AMDGPUISelLowering (2)2", "Func": "LowerFP64_TO_INT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6205, "Length": 90, "Cover_Rate": 0.3629032258064516, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setReg", "(", "unsigned", "Reg", ")", "{"], "ground_truth": ["assert", "(", "isRegBase", "(", ")", "&&", "<STR_LIT>", ")", ";"], "File": "AArch64FastISel (2)", "Func": "setReg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6206, "Length": 16, "Cover_Rate": 0.6956521739130435, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqaddq_m_n_s32", "(", "int32x4_t", "__inactive", ",", "int32x4_t", "__a", ",", "int32_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vqaddq_m_n_sv4si", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vqaddq_m_n_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6207, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Is<ISA_LIT>64", ")", "{", "DivOp", "=", "Signed", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "ZeroReg", "=", "<STR_LIT>", ";", "SubOp", "=", "<STR_LIT>", ";", "}", "else", "{", "DivOp", "=", "Signed", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "ZeroReg", "=", "<STR_LIT>", ";", "SubOp", "=", "<STR_LIT>", ";", "}", "bool", "UseTraps", "=", "useTraps", "(", ")", ";", "unsigned", "Opcode", "=", "Inst", ".", "getOpcode", "(", ")", ";", "bool", "isDiv", "=", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ";", "bool", "isRem", "=", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ";", "if", "(", "RtOp", ".", "isImm", "(", ")", ")", "{", "unsigned", "ATReg", "=", "getATReg", "(", "IDLoc", ")", ";", "if", "(", "!", "ATReg", ")", "return", "true", ";", "if", "(", "ImmValue", "==", "<NUM_LIT>", ")", "{", "if", "(", "UseTraps", ")", "TOut", ".", "emitRRI", "(", "<STR_LIT>", ",", "ZeroReg", ",", "ZeroReg", ",", "<NUM_LIT>", ",", "IDLoc", ",", "STI", ")", ";", "else", "TOut", ".", "emitII", "(", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "IDLoc", ",", "STI", ")", ";", "return", "false", ";", "}", "if", "(", "isRem", "&&", "(", "ImmValue", "==", "<NUM_LIT>", "||", "(", "Signed", "&&", "(", "ImmValue", "==", "-", "<NUM_LIT>", ")", ")", ")", ")", "{", "TOut", ".", "emitRRR", "(", "<STR_LIT>", ",", "RdReg", ",", "ZeroReg", ",", "ZeroReg", ",", "IDLoc", ",", "STI", ")", ";", "return", "false", ";", "}", "else", "if", "(", "isDiv", "&&", "ImmValue", "==", "<NUM_LIT>", ")", "{", "TOut", ".", "emitRRR", "(", "<STR_LIT>", ",", "RdReg", ",", "RsReg", ",", "<STR_LIT>", ",", "IDLoc", ",", "STI", ")", ";", "return", "false", ";", "}", "else", "if", "(", "isDiv", "&&", "Signed", "&&", "ImmValue", "==", "-", "<NUM_LIT>", ")", "{", "TOut", ".", "emitRRR", "(", "SubOp", ",", "RdReg", ",", "ZeroReg", ",", "RsReg", ",", "IDLoc", ",", "STI", ")", ";", "return", "false", ";", "}", "else", "{", "if", "(", "loadImmediate", "(", "ImmValue", ",", "ATReg", ",", "<STR_LIT>", ",", "isInt", "<", "<NUM_LIT>", ">", "(", "ImmValue", ")", ",", "false", ",", "Inst", ".", "getLoc", "(", ")", ",", "Out", ",", "STI", ")", ")", "return", "true", ";", "TOut", ".", "emitRR", "(", "DivOp", ",", "RsReg", ",", "ATReg", ",", "IDLoc", ",", "STI", ")", ";", "TOut", ".", "emitR", "(", "isDiv", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "RdReg", ",", "IDLoc", ",", "STI", ")", ";", "return", "false", ";", "}", "return", "true", ";", "}", "if", "(", "RtReg", "==", "<STR_LIT>", "||", "RtReg", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["if", "(", "UseTraps", ")", "{"], "File": "MipsAsmParser (2)4", "Func": "expandDivRem", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6208, "Length": 400, "Cover_Rate": 0.3412969283276451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "MatchInstruction", "(", "const", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ",", "MCInst", "&", "Inst", ")", "{", "<ISA_LIT>Operand", "&", "Op0", "=", "*", "(", "<ISA_LIT>Operand", "*", ")", "Operands", "[", "<NUM_LIT>", "]", ";", "assert", "(", "Op0", ".", "Kind", "==", "<ISA_LIT>Operand", "::", "Token", "&&", "<STR_LIT>", ")", ";", "const", "StringRef", "&", "Mnemonic", "=", "Op0", ".", "getToken", "(", ")", ";", "if", "(", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", ")", "{", "Inst", "=", "MCInst", "(", ")", ";", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<NUM_LIT>", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";"], "File": "ARMAsmParser13", "Func": "MatchInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6209, "Length": 153, "Cover_Rate": 0.8181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "M", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "M", ",", "Lo40Set", ")", ";", "SDValue", "I", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getSelectCC", "(", "DL", ",", "M", ",", "Zero", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "Zero", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "N", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "M", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "E", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ")", ";", "SDValue", "OneSubExp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "One", ",", "E", ")", ";", "SDValue", "B", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "OneSubExp", ",", "Zero", ")", ";", "B", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "B", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "SigSetHigh", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "M", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "D", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "SigSetHigh", ",", "B", ")", ";", "SDValue", "D0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "D", ",", "B", ")", ";", "SDValue", "D1", "=", "DAG", ".", "getSelectCC", "(", "DL", ",", "D0", ",", "SigSetHigh", ",", "One", ",", "Zero", ",", "<STR_LIT>", ")", ";", "D", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "D", ",", "D1", ")", ";", "SDValue", "V", "=", "DAG", ".", "getSelectCC", "(", "DL", ",", "E", ",", "One", ",", "D", ",", "N", ",", "<STR_LIT>", ")", ";", "SDValue", "VLow3", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "V", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "V0", "=", "DAG", ".", "getSelectCC", "(", "DL", ",", "VLow3", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "One", ",", "Zero", ",", "<STR_LIT>", ")", ";", "SDValue", "V1", "=", "DAG", ".", "getSelectCC", "(", "DL", ",", "VLow3", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "One", ",", "Zero", ",", "<STR_LIT>", ")", ";", "V1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V0", ",", "V1", ")", ";", "V", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V", ",", "V1", ")", ";"], "ground_truth": ["V", "=", "DAG", ".", "getSelectCC", "(", "DL", ",", "E", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "V", ",", "<STR_LIT>", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "LowerFP_TO_FP16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6210, "Length": 472, "Cover_Rate": 0.40445586975149955, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "(", "*", "gen_fn", ")", "(", "rtx", ",", "rtx", ",", "rtx", ",", "rtx", ",", "rtx", ")", ";", "if", "(", "!", "(", "cmp", "=", "gen_conditional_move", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ",", "cmp_mode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ")", "return", "<NUM_LIT>", ";", "one_tmp", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "zero_tmp", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "emit_insn", "(", "gen_movsi", "(", "one_tmp", ",", "const_true_rtx", ")", ")", ";", "emit_insn", "(", "gen_movsi", "(", "zero_tmp", ",", "const0_rtx", ")", ")", ";", "gen_fn", "=", "(", "cmp_mode", "==", "SImode", "?", "gen_movsicc_internal0", ":", "gen_movsicc_internal1", ")", ";"], "ground_truth": ["emit_insn", "(", "gen_fn", "(", "dest", ",", "XEXP", "(", "cmp", ",", "<NUM_LIT>", ")", ",", "one_tmp", ",", "zero_tmp", ",", "cmp", ")", ")", ";"], "File": "xtensa", "Func": "xtensa_expand_scc", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6211, "Length": 117, "Cover_Rate": 0.78, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MO", ".", "setIsKill", "(", "true", ")", ";", "}", "else", "if", "(", "RC", "->", "getID", "(", ")", "==", "<STR_LIT>", ")", "{", "unsigned", "Opc", "=", "<STR_LIT>", ";", "addFrameReference", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ",", "FrameIdx", ")", ";", "}", "else", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "unsigned", "Alignment", "=", "std", "::", "max", "<", "uint32_t", ">", "(", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", ",", "<NUM_LIT>", ")", ";", "bool", "isAligned", "=", "(", "Subtarget", ".", "getFrameLowering", "(", ")", "->", "getStackAlign", "(", ")", ">=", "Alignment", ")", "||", "RI", ".", "canRealignStack", "(", "MF", ")", ";"], "ground_truth": ["unsigned", "Opc", "=", "getLoadRegOpcode", "(", "DestReg", ",", "RC", ",", "isAligned", ",", "Subtarget", ")", ";"], "File": "X86InstrInfo140", "Func": "loadRegFromStackSlot", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6212, "Length": 122, "Cover_Rate": 0.40397350993377484, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_EXTERNAL_VISIBILITY", "void", "LLVMInitializePowerPCTargetMC", "(", ")", "{", "for", "(", "Target", "*", "T", ":", "{", "&", "getThe<ISA_LIT>32Target", "(", ")", ",", "&", "getThe<ISA_LIT>32LETarget", "(", ")", ",", "&", "getThe<ISA_LIT>64Target", "(", ")", ",", "&", "getThe<ISA_LIT>64LETarget", "(", ")", "}", ")", "{", "RegisterMCAsmInfoFn", "C", "(", "*", "T", ",", "create<ISA_LIT>MCAsmInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "*", "T", ",", "create<ISA_LIT>MCInstrInfo", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCRegInfo", "(", "*", "T", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";"], "File": "PPCMCTargetDesc5", "Func": "LLVMInitializePowerPCTargetMC", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6213, "Length": 64, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ca", "->", "regs", "+=", "(", "<NUM_LIT>", "+", "CRIS_FUNCTION_ARG_SIZE", "(", "mode", ",", "type", ")", ")", "/", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "cris4", "Func": "cris_function_arg_advance", "Target": "cris", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6214, "Length": 18, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CellMapType", "ResMap", ";", "bool", "Eval", "=", "ME", ".", "evaluate", "(", "MI", ",", "Map", ",", "ResMap", ")", ";", "if", "(", "Trace", "&&", "Eval", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "n", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "<", "n", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isUse", "(", ")", ")", "continue", ";", "RegisterRef", "RU", "(", "MO", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "PrintReg", "(", "RU", ".", "Reg", ",", "&", "ME", ".", "TRI", ",", "RU", ".", "Sub", ")", "<<", "<STR_LIT>", "<<", "ME", ".", "getCell", "(", "RU", ",", "Map", ")", "<<", "<STR_LIT>", ";", "}", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "for", "(", "const", "std", "::", "pair", "<", "unsigned", ",", "RegisterCell", ">", "&", "P", ":", "ResMap", ")", "{", "RegisterRef", "RD", "(", "P", ".", "first", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "PrintReg", "(", "P", ".", "first", ",", "&", "ME", ".", "TRI", ")", "<<", "<STR_LIT>", "<<", "ME", ".", "getCell", "(", "RD", ",", "ResMap", ")", "<<", "<STR_LIT>", ";", "}"], "ground_truth": ["}"], "File": "BitTracker15", "Func": "visitNonBranch", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6215, "Length": 183, "Cover_Rate": 0.35260115606936415, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Comp", "=", "[", "]", "(", "const", "char", "*", "S1", ",", "const", "char", "*", "S2", ")", "{", "return", "strcmp", "(", "S1", ",", "S2", ")", "<", "<NUM_LIT>", ";", "}", ";", "assert", "(", "std", "::", "is_sorted", "(", "std", "::", "begin", "(", "LibCalls", ")", ",", "std", "::", "end", "(", "LibCalls", ")", ",", "Comp", ")", ")", ";", "return", "std", "::", "binary_search", "(", "std", "::", "begin", "(", "LibCalls", ")", ",", "std", "::", "end", "(", "LibCalls", ")", ",", "CallSym", ",", "Comp", ")", ";"], "ground_truth": ["}"], "File": "MipsCCState", "Func": "isF128SoftLibCall", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6216, "Length": 78, "Cover_Rate": 0.4105263157894737, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setJumpTableEntryInfo", "(", "int", "Idx", ",", "unsigned", "Size", ",", "MCSymbol", "*", "PCRelSym", ")", "{", "if", "(", "(", "unsigned", ")", "Idx", ">=", "JumpTableEntryInfo", ".", "size", "(", ")", ")", "JumpTableEntryInfo", ".", "resize", "(", "Idx", "+", "<NUM_LIT>", ")", ";", "JumpTableEntryInfo", "[", "Idx", "]", "=", "std", "::", "make_pair", "(", "Size", ",", "PCRelSym", ")", ";"], "ground_truth": ["}"], "File": "AArch64MachineFunctionInfo1", "Func": "setJumpTableEntryInfo", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6217, "Length": 51, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "const", "ConstantInt", "*", "Op1C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Op1", ")", ")", "{", "if", "(", "unsigned", "CompareImmOpc", "=", "<ISA_LIT>ChooseCmpImmediateOpcode", "(", "VT", ",", "Op1C", ")", ")", "{", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", ".", "get", "(", "CompareImmOpc", ")", ")", ".", "addReg", "(", "Op0Reg", ")", ".", "addImm", "(", "Op1C", "->", "getSExtValue", "(", ")", ")", ";", "return", "true", ";", "}", "}", "unsigned", "CompareOpc", "=", "<ISA_LIT>ChooseCmpOpcode", "(", "VT", ")", ";"], "ground_truth": ["if", "(", "CompareOpc", "==", "<NUM_LIT>", ")", "return", "false", ";"], "File": "X86FastISel13", "Func": "X86FastEmitCompare", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6218, "Length": 79, "Cover_Rate": 0.42021276595744683, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeFP32BitRegisterClass", "(", "MCInst", "&", "Inst", ",", "uint64_t", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{"], "ground_truth": ["return", "decodeRegisterClass", "(", "Inst", ",", "RegNo", ",", "<STR_LIT>", ")", ";"], "File": "SystemZDisassembler1", "Func": "DecodeFP32BitRegisterClass", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6219, "Length": 30, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>TTIImpl", "(", "const", "<ISA_LIT>TargetMachine", "*", "TM", ",", "const", "Function", "&", "F", ")", ":", "BaseT", "(", "TM", ",", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ")", ",", "ST", "(", "TM", "->", "getSubtargetImpl", "(", "F", ")", ")", ",", "TLI", "(", "ST", "->", "getTargetLowering", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "NyuziTargetTransformInfo", "Func": "NyuziTTIImpl", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6220, "Length": 49, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "isBundle", "(", "MCI", ")", ")", ";", "auto", "Flags", "=", "MCI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["return", "(", "Flags", "&", "memStoreReorderEnabledMask", ")", "!=", "<NUM_LIT>", ";"], "File": "HexagonMCInstrInfo", "Func": "isMemStoreReorderEnabled", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6221, "Length": 31, "Cover_Rate": 0.7209302325581395, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstrInfo", "::", "<ISA_LIT>InstrInfo", "(", "<ISA_LIT>TargetMachine", "&", "tm", ",", "unsigned", "UncondBr", ")", ":", "<ISA_LIT>GenInstrInfo", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "TM", "(", "tm", ")", ",", "UncondBrOpc", "(", "UncondBr", ")", "{"], "ground_truth": ["}"], "File": "MipsInstrInfo1", "Func": "MipsInstrInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6222, "Length": 30, "Cover_Rate": 0.8823529411764706, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "unsigned", "(", "getInstSyncBarrierOpt", "(", ")", ")", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addInstSyncBarrierOptOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6223, "Length": 26, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", "->", "needsAsyncDwarfUnwindInfo", "(", ")", ")", "{", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createRestore", "(", "nullptr", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameDestroy", ")", ";"], "File": "AArch64FrameLowering38", "Func": "emitShadowCallStackEpilogue", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6224, "Length": 63, "Cover_Rate": 0.4117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Size", "=", "getSizeInBits", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "*", "TRI", ")", ";", "LLT", "LoadTy", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "Register", "PtrReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "LLT", "PtrTy", "=", "MRI", ".", "getType", "(", "PtrReg", ")", ";", "unsigned", "AS", "=", "PtrTy", ".", "getAddressSpace", "(", ")", ";", "unsigned", "PtrSize", "=", "PtrTy", ".", "getSizeInBits", "(", ")", ";", "const", "ValueMapping", "*", "ValMapping", ";", "const", "ValueMapping", "*", "PtrMapping", ";", "const", "RegisterBank", "*", "PtrBank", "=", "getRegBank", "(", "PtrReg", ",", "MRI", ",", "*", "TRI", ")", ";", "if", "(", "PtrBank", "==", "&", "<STR_LIT>", "&&", "<ISA_LIT>TargetLowering", "::", "isFlatGlobalAddrSpace", "(", "AS", ")", ")", "{", "if", "(", "isScalarLoadLegal", "(", "MI", ")", ")", "{", "ValMapping", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "Size", ")", ";", "PtrMapping", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "PtrSize", ")", ";", "}", "else", "{", "ValMapping", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "Size", ")", ";", "unsigned", "PtrBankID", "=", "Subtarget", ".", "useFlatForGlobal", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "PtrMapping", "=", "<STR_LIT>", "(", "PtrBankID", ",", "PtrSize", ")", ";", "ValMapping", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "LoadTy", ")", ";", "}", "}", "else", "{", "ValMapping", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "LoadTy", ")", ";", "PtrMapping", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "PtrSize", ")", ";", "}", "OpdsMapping", "[", "<NUM_LIT>", "]", "=", "ValMapping", ";", "OpdsMapping", "[", "<NUM_LIT>", "]", "=", "PtrMapping", ";", "const", "RegisterBankInfo", "::", "InstructionMapping", "&", "Mapping", "=", "getInstructionMapping", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "getOperandsMapping", "(", "OpdsMapping", ")", ",", "MI", ".", "getNumOperands", "(", ")", ")", ";"], "ground_truth": ["return", "Mapping", ";"], "File": "AMDGPURegisterBankInfo10", "Func": "getInstrMappingForLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6225, "Length": 257, "Cover_Rate": 0.7427745664739884, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SimpleShape", "(", ")", ":", "Shape", "(", "SK_Simple", ")", ",", "Inner", "(", "nullptr", ")", "{"], "ground_truth": ["}"], "File": "Relooper1", "Func": "SimpleShape", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6226, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "combineLoopMAddPattern", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ")", "{", "SDValue", "MulOp", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Phi", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "MulOp", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "std", "::", "swap", "(", "MulOp", ",", "Phi", ")", ";", "if", "(", "MulOp", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "ShrinkMode", "Mode", ";", "if", "(", "!", "canReduceVMulWidth", "(", "MulOp", ".", "getNode", "(", ")", ",", "DAG", ",", "Mode", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "unsigned", "RegSize", "=", "<NUM_LIT>", ";", "if", "(", "Subtarget", ".", "hasBWI", "(", ")", ")", "RegSize", "=", "<NUM_LIT>", ";", "else", "if", "(", "Subtarget", ".", "hasAVX2", "(", ")", ")", "RegSize", "=", "<NUM_LIT>", ";", "unsigned", "VectorSize", "=", "VT", ".", "getVectorNumElements", "(", ")", "*", "<NUM_LIT>", ";", "if", "(", "VectorSize", "<", "<NUM_LIT>", "||", "VectorSize", ">", "RegSize", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "EVT", "ReducedVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "<STR_LIT>", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ";", "EVT", "MAddVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "<STR_LIT>", ",", "VT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ")", ";", "SDValue", "N0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ReducedVT", ",", "MulOp", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["SDValue", "N1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ReducedVT", ",", "MulOp", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "X86ISelLowering183", "Func": "combineLoopMAddPattern", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6227, "Length": 258, "Cover_Rate": 0.7435158501440923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "CONST_INT_P", "(", "shift_amount", ")", ")", ";", "const", "int", "shift_amount_i", "=", "INTVAL", "(", "shift_amount", ")", "&", "<NUM_LIT>", ";", "if", "(", "shift_amount_i", "==", "<NUM_LIT>", ")", "return", "true", ";", "return", "(", "ashl_lshr_seq", "[", "shift_amount_i", "]", ".", "clobbers_t", "&", "ASHL_CLOBBERS_T", ")", "!=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "sh", "Func": "sh_ashlsi_clobbers_t_reg_p", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6228, "Length": 43, "Cover_Rate": 0.86, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "microblaze_elf_asm_init_sections", "(", "void", ")", "{", "sdata2_section", "=", "get_unnamed_section", "(", "SECTION_WRITE", ",", "output_section_asm_op", ",", "SDATA2_SECTION_ASM_OP", ")", ";"], "ground_truth": ["}"], "File": "microblaze", "Func": "microblaze_elf_asm_init_sections", "Target": "microblaze", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6229, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Operand", "*", "Op", "=", "new", "<ISA_LIT>Operand", "(", "k_Immediate", ",", "S", ",", "E", ")", ";", "Op", "->", "Imm", ".", "Val", "=", "Val", ";"], "ground_truth": ["return", "Op", ";"], "File": "AArch64AsmParser13", "Func": "CreateImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6230, "Length": 25, "Cover_Rate": 0.5813953488372093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MCSubRegIterator", "I", "(", "<STR_LIT>", ",", "this", ",", "true", ")", ";", "I", ".", "isValid", "(", ")", ";", "++", "I", ")", "Reserved", ".", "set", "(", "*", "I", ")", ";", "for", "(", "MCSubRegIterator", "I", "(", "<STR_LIT>", ",", "this", ",", "true", ")", ";", "I", ".", "isValid", "(", ")", ";", "++", "I", ")", "Reserved", ".", "set", "(", "*", "I", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "{", "for", "(", "MCSubRegIterator", "I", "(", "<STR_LIT>", ",", "this", ",", "true", ")", ";", "I", ".", "isValid", "(", ")", ";", "++", "I", ")", "Reserved", ".", "set", "(", "*", "I", ")", ";", "}", "if", "(", "hasBasePointer", "(", "MF", ")", ")", "{", "CallingConv", "::", "ID", "CC", "=", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ";", "const", "uint32_t", "*", "RegMask", "=", "getCallPreservedMask", "(", "MF", ",", "CC", ")", ";", "if", "(", "MachineOperand", "::", "clobbersPhysReg", "(", "RegMask", ",", "getBaseRegister", "(", ")", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "unsigned", "BasePtr", "=", "get<ISA_LIT>SubSuperRegister", "(", "getBaseRegister", "(", ")", ",", "<STR_LIT>", ",", "false", ")", ";", "for", "(", "MCSubRegIterator", "I", "(", "BasePtr", ",", "this", ",", "true", ")", ";", "I", ".", "isValid", "(", ")", ";", "++", "I", ")", "Reserved", ".", "set", "(", "*", "I", ")", ";", "}", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "n", "=", "<NUM_LIT>", ";", "n", "!=", "<NUM_LIT>", ";", "++", "n", ")", "Reserved", ".", "set", "(", "<STR_LIT>", "+", "n", ")", ";", "if", "(", "!", "Is64Bit", ")", "{", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "n", "=", "<NUM_LIT>", ";", "n", "!=", "<NUM_LIT>", ";", "++", "n", ")", "{"], "ground_truth": ["for", "(", "MCRegAliasIterator", "AI", "(", "<STR_LIT>", "+", "n", ",", "this", ",", "true", ")", ";", "AI", ".", "isValid", "(", ")", ";", "++", "AI", ")", "Reserved", ".", "set", "(", "*", "AI", ")", ";"], "File": "X86RegisterInfo (2)", "Func": "getReservedRegs", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6231, "Length": 341, "Cover_Rate": 0.666015625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "{", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "return", ";", "}", "assert", "(", "AFI", "->", "isThumbFunction", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "rewriteFrameIndex", "(", "MI", ",", "FIOperandNum", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ")", "return", ";", "assert", "(", "Offset", "&&", "<STR_LIT>", ")", ";", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "if", "(", "PIdx", "!=", "-", "<NUM_LIT>", ")", "removeOperands", "(", "MI", ",", "PIdx", ")", ";", "if", "(", "MI", ".", "mayLoad", "(", ")", ")", "{", "unsigned", "TmpReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "UseRR", "=", "false", ";", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "{", "if", "(", "FrameReg", "==", "<STR_LIT>", ")", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "FrameReg", ",", "Offset", ",", "false", ",", "TII", ",", "*", "this", ")", ";", "else", "{", "emitLoadConstPool", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "<NUM_LIT>", ",", "Offset", ")", ";", "UseRR", "=", "true", ";", "}", "}", "else", "{", "emitThumbRegPlusImmediate", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "FrameReg", ",", "Offset", ",", "TII", ",", "*", "this", ")", ";", "}", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "UseRR", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "TmpReg", ",", "false", ",", "false", ",", "true", ")", ";", "if", "(", "UseRR", ")", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ",", "false", ",", "false", ")", ";", "}", "else", "if", "(", "MI", ".", "mayStore", "(", ")", ")", "{", "VReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "bool", "UseRR", "=", "false", ";", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "{", "if", "(", "FrameReg", "==", "<STR_LIT>", ")", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "II", ",", "dl", ",", "VReg", ",", "FrameReg", ",", "Offset", ",", "false", ",", "TII", ",", "*", "this", ")", ";", "else", "{", "emitLoadConstPool", "(", "MBB", ",", "II", ",", "dl", ",", "VReg", ",", "<NUM_LIT>", ",", "Offset", ")", ";", "UseRR", "=", "true", ";", "}", "}", "else", "emitThumbRegPlusImmediate", "(", "MBB", ",", "II", ",", "dl", ",", "VReg", ",", "FrameReg", ",", "Offset", ",", "TII", ",", "*", "this", ")", ";", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "UseRR", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "VReg", ",", "false", ",", "false", ",", "true", ")", ";", "if", "(", "UseRR", ")", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ",", "false", ",", "false", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ThumbRegisterInfo1", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6232, "Length": 450, "Cover_Rate": 0.5717916137229987, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Op", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "SDValue", "Denominator", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Denominator", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "SDValue", "Div", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Denominator", ")", ",", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "<STR_LIT>", ",", "Div", ")", ";"], "ground_truth": ["}"], "File": "AGCISelLowering", "Func": "LowerSDIV", "Target": "AGC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6233, "Length": 114, "Cover_Rate": 0.7916666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "pdp10_starting_frame_offset", "(", ")", "{", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "pdp10", "Func": "pdp10_starting_frame_offset", "Target": "pdp10", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6234, "Length": 9, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Directive", "=", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getDarwinDirective", "(", ")", ";", "if", "(", "Directive", "!=", "<STR_LIT>", "&&", "Directive", "!=", "<STR_LIT>", "&&", "Directive", "!=", "<STR_LIT>", "&&", "Directive", "!=", "<STR_LIT>", ")", "{", "assert", "(", "TM", ".", "getInstrInfo", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "new", "<ISA_LIT>HazardRecognizer970", "(", "TM", ")", ";"], "File": "PPCInstrInfo108", "Func": "CreateTargetPostRAHazardRecognizer", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6235, "Length": 53, "Cover_Rate": 0.5888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__result", "=", "(", "__v4si", ")", "vec_vpkudum", "(", "(", "__vector", "long", "long", ")", "__temp", ",", "(", "__vector", "long", "long", ")", "__vzero", ")", ";", "{", "const", "__v16qu", "__pkperm", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";"], "ground_truth": ["__result", "=", "(", "__v4si", ")", "vec_perm", "(", "(", "__v16qu", ")", "__temp", ",", "(", "__v16qu", ")", "__vzero", ",", "__pkperm", ")", ";"], "File": "emmintrin2", "Func": "_mm_cvttpd_epi32", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6236, "Length": 81, "Cover_Rate": 0.49390243902439024, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_shuffle", "(", "a", ",", "(", "uint8x16_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vrev16q_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6237, "Length": 44, "Cover_Rate": 0.88, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Triple", "&", "TT", "=", "STI", ".", "getTargetTriple", "(", ")", ";", "if", "(", "TT", ".", "isOSDarwin", "(", ")", ")", "return", "new", "Darwin<ISA_LIT>AsmBackend", "(", "T", ")", ";", "uint8_t", "OSABI", "=", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "TT", ".", "getOS", "(", ")", ")", ";", "bool", "IsLittleEndian", "=", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "ppc64le", ";"], "ground_truth": ["return", "new", "ELF<ISA_LIT>AsmBackend", "(", "T", ",", "IsLittleEndian", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "OSABI", ")", ";"], "File": "PPCAsmBackend (2)1", "Func": "createPPCAsmBackend", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6238, "Length": 68, "Cover_Rate": 0.68, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "offset", "=", "cfun", "->", "machine", "->", "frame", ".", "arg_pointer_offset", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}"], "ground_truth": ["if", "(", "to", "==", "HARD_FRAME_POINTER_REGNUM", ")", "offset", "-=", "cfun", "->", "machine", "->", "frame", ".", "hard_frame_pointer_offset", ";"], "File": "mips", "Func": "mips_initial_elimination_offset", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6239, "Length": 35, "Cover_Rate": 0.330188679245283, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Layout", ")", "return", "false", ";", "MCContext", "&", "Context", "=", "Layout", "->", "getAssembler", "(", ")", ".", "getContext", "(", ")", ";", "const", "MCSymbolRefExpr", "*", "Sym", "=", "Value", ".", "getSymA", "(", ")", ";", "MCSymbolRefExpr", "::", "VariantKind", "Modifier", "=", "Sym", "->", "getKind", "(", ")", ";", "if", "(", "Modifier", "!=", "MCSymbolRefExpr", "::", "VK_None", ")", "return", "false", ";", "if", "(", "Kind", "==", "VK_<ISA_LIT>_PM", ")", "{", "Modifier", "=", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_PM", ";", "}", "Sym", "=", "MCSymbolRefExpr", "::", "create", "(", "&", "Sym", "->", "getSymbol", "(", ")", ",", "Modifier", ",", "Context", ")", ";", "Result", "=", "MCValue", "::", "get", "(", "Sym", ",", "Value", ".", "getSymB", "(", ")", ",", "Value", ".", "getConstant", "(", ")", ")", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "AVRMCExpr1", "Func": "evaluateAsRelocatableImpl", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6240, "Length": 113, "Cover_Rate": 0.6042780748663101, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "char", "*", "sparc_mangle_type", "(", "const_tree", "type", ")", "{", "if", "(", "!", "TARGET_64BIT", "&&", "TYPE_MAIN_VARIANT", "(", "type", ")", "==", "long_double_type_node", "&&", "TARGET_LONG_DOUBLE_128", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["return", "NULL", ";"], "File": "sparc4", "Func": "sparc_mangle_type", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6241, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>VectorRegMerger", "(", "TargetMachine", "&", "tm", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "TII", "(", "nullptr", ")", "{"], "ground_truth": ["}"], "File": "R600OptimizeVectorRegisters (2)", "Func": "R600VectorRegMerger", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6242, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Clause", ".", "first", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "<NUM_LIT>", ")", ";", "CounterPropagateAddr", "(", "*", "Clause", ".", "first", ",", "CfCount", ")", ";", "MachineBasicBlock", "*", "BB", "=", "Clause", ".", "first", "->", "getParent", "(", ")", ";"], "ground_truth": ["BuildMI", "(", "BB", ",", "InsertPos", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "CfCount", ")", ";"], "File": "R600ControlFlowFinalizer1", "Func": "EmitALUClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6243, "Length": 59, "Cover_Rate": 0.45038167938931295, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "OffImm", "<", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", "<<", "-", "OffImm", ";"], "ground_truth": ["else", "O", "<<", "<STR_LIT>", "<<", "OffImm", ";"], "File": "ARMInstPrinter18", "Func": "printT2AddrModeImm8OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6244, "Length": 20, "Cover_Rate": 0.31746031746031744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addSignedImmOperands", "(", "Inst", ",", "N", ")", ";"], "ground_truth": ["}"], "File": "HexagonAsmParser27", "Func": "adds32_0ImmOperands", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6245, "Length": 8, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "QDst", ".", "insert", "(", "QDst", ".", "end", "(", ")", ",", "QSrc", ".", "begin", "(", ")", ",", "QSrc", ".", "end", "(", ")", ")", ";"], "ground_truth": ["QSrc", ".", "clear", "(", ")", ";"], "File": "R600MachineScheduler1", "Func": "MoveUnits", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6246, "Length": 29, "Cover_Rate": 0.5178571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Offset", "=", "Fn", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "<ISA_LIT>_CS", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "const", "GCNSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "unsigned", "EncodedOffset", "=", "<STR_LIT>", "(", "Subtarget", ",", "Offset", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "LoadDwordX4", ",", "ScratchRsrcReg", ")", ".", "addReg", "(", "Rsrc01", ")", ".", "addImm", "(", "EncodedOffset", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "ST", ".", "isMesaGfxShader", "(", "Fn", ")", "||", "(", "PreloadedScratchRsrcReg", "==", "<STR_LIT>", ")", ")", "{", "assert", "(", "!", "ST", ".", "isAmdHsaOrMesa", "(", "Fn", ")", ")", ";", "const", "MCInstrDesc", "&", "SMovB32", "=", "TII", "->", "get", "(", "<STR_LIT>", ")", ";", "Register", "Rsrc2", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "<STR_LIT>", ")", ";", "Register", "Rsrc3", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "<STR_LIT>", ")", ";", "uint64_t", "Rsrc23", "=", "TII", "->", "getScratchRsrcWords23", "(", ")", ";", "if", "(", "MFI", "->", "hasImplicitBufferPtr", "(", ")", ")", "{", "Register", "Rsrc01", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "<STR_LIT>", ")", ";", "if", "(", "<STR_LIT>", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ")", "{", "const", "MCInstrDesc", "&", "Mov64", "=", "TII", "->", "get", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "Mov64", ",", "Rsrc01", ")", ".", "addReg", "(", "MFI", "->", "getImplicitBufferPtrUserSGPR", "(", ")", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "else", "{", "const", "MCInstrDesc", "&", "LoadDwordX2", "=", "TII", "->", "get", "(", "<STR_LIT>", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", ")", ";", "auto", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOInvariant", "|", "MachineMemOperand", "::", "MODereferenceable", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "LoadDwordX2", ",", "Rsrc01", ")", ".", "addReg", "(", "MFI", "->", "getImplicitBufferPtrUserSGPR", "(", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "MF", ".", "getRegInfo", "(", ")", ".", "addLiveIn", "(", "MFI", "->", "getImplicitBufferPtrUserSGPR", "(", ")", ")", ";", "MBB", ".", "addLiveIn", "(", "MFI", "->", "getImplicitBufferPtrUserSGPR", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIFrameLowering34", "Func": "emitEntryFunctionScratchRsrcRegSetup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6247, "Length": 369, "Cover_Rate": 0.3426183844011142, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "EndCf", "(", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "Depth", "==", "<NUM_LIT>", ")", "{", "if", "(", "skipIfDead", "(", "MI", ",", "*", "NextBB", ")", ")", "{", "NextBB", "=", "std", "::", "next", "(", "BI", ")", ";", "BE", "=", "MF", ".", "end", "(", ")", ";", "}", "}", "else", "HaveKill", "=", "true", ";", "Kill", "(", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Branch", "(", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "{", "assert", "(", "!", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", "->", "returnsVoid", "(", ")", ")", ";", "if", "(", "BI", "!=", "--", "MF", ".", "end", "(", ")", "||", "I", "!=", "MBB", ".", "getFirstTerminator", "(", ")", ")", "{", "if", "(", "!", "EmptyMBBAtEnd", ")", "{", "EmptyMBBAtEnd", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MF", ".", "insert", "(", "MF", ".", "end", "(", ")", ",", "EmptyMBBAtEnd", ")", ";", "}", "MBB", ".", "addSuccessor", "(", "EmptyMBBAtEnd", ")", ";", "BuildMI", "(", "*", "BI", ",", "I", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "EmptyMBBAtEnd", ")", ";"], "ground_truth": ["I", "->", "eraseFromParent", "(", ")", ";"], "File": "SILowerControlFlow31", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6248, "Length": 178, "Cover_Rate": 0.34296724470134876, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vector_insn_info", "(", ")", ":", "vl_vtype_info", "(", ")", ",", "m_state", "(", "UNINITIALIZED", ")", ",", "m_demands", "{", "false", "}", ",", "m_insn", "(", "nullptr", ")", "{"], "ground_truth": ["}"], "File": "riscv-vsetvl", "Func": "vector_insn_info", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6249, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "nds322", "Func": "nds32_asm_file_end", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6250, "Length": 8, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasD16", "(", ")", "const", "{"], "ground_truth": ["return", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ";"], "File": "ARMAsmParser (2)2", "Func": "hasD16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6251, "Length": 18, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstructionSelector", "::", "selectTurnIntoCOPY", "(", "MachineInstr", "&", "I", ",", "MachineRegisterInfo", "&", "MRI", ",", "const", "unsigned", "DstReg", ",", "const", "TargetRegisterClass", "*", "DstRC", ",", "const", "unsigned", "SrcReg", ",", "const", "TargetRegisterClass", "*", "SrcRC", ")", "const", "{", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "SrcReg", ",", "*", "SrcRC", ",", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "DstRC", ",", "MRI", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "TII", ".", "getName", "(", "I", ".", "getOpcode", "(", ")", ")", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "X86InstructionSelector15", "Func": "selectTurnIntoCOPY", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6252, "Length": 87, "Cover_Rate": 0.8207547169811321, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "tilegx_mode_rep_extended", "(", "machine_mode", "mode", ",", "machine_mode", "mode_rep", ")", "{", "if", "(", "mode", "==", "SImode", "&&", "mode_rep", "==", "DImode", ")", "return", "SIGN_EXTEND", ";", "return", "UNKNOWN", ";"], "ground_truth": ["}"], "File": "tilegx2", "Func": "tilegx_mode_rep_extended", "Target": "tilegx", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 6253, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "SrcR", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "IsKill", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "int", "FI", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "unsigned", "NeedAlign", "=", "HRI", ".", "getSpillAlignment", "(", "<STR_LIT>", ")", ";", "unsigned", "HasAlign", "=", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ";", "unsigned", "StoreOpc", "=", "NeedAlign", "<=", "HasAlign", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "B", ",", "It", ",", "DL", ",", "HII", ".", "get", "(", "StoreOpc", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcR", ",", "getKillRegState", "(", "IsKill", ")", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";"], "ground_truth": ["B", ".", "erase", "(", "It", ")", ";"], "File": "HexagonFrameLowering39", "Func": "expandStoreVec", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6254, "Length": 122, "Cover_Rate": 0.5147679324894515, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "addSCCDefUsersToVALUWorklist", "(", "MachineInstr", "&", "SCCDefInst", ",", "SetVectorType", "&", "Worklist", ")", "const", "{", "for", "(", "MachineInstr", "&", "MI", ":", "make_range", "(", "MachineBasicBlock", "::", "iterator", "(", "SCCDefInst", ")", ",", "SCCDefInst", ".", "getParent", "(", ")", "->", "end", "(", ")", ")", ")", "{", "if", "(", "MI", ".", "findRegisterDefOperandIdx", "(", "<STR_LIT>", ")", "!=", "-", "<NUM_LIT>", ")", "return", ";"], "ground_truth": ["if", "(", "MI", ".", "findRegisterUseOperandIdx", "(", "<STR_LIT>", ")", "!=", "-", "<NUM_LIT>", ")", "Worklist", ".", "insert", "(", "&", "MI", ")", ";"], "File": "SIInstrInfo (2)", "Func": "addSCCDefUsersToVALUWorklist", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6255, "Length": 76, "Cover_Rate": 0.926829268292683, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "flag_vect_cost_model", ")", "{", "int", "stmt_cost", "=", "rs6000_builtin_vectorization_cost", "(", "kind", ",", "vectype", ",", "misalign", ")", ";", "stmt_cost", "+=", "rs6000_adjust_vect_cost_per_stmt", "(", "kind", ",", "stmt_info", ")", ";", "if", "(", "where", "==", "vect_body", "&&", "stmt_info", "&&", "stmt_in_inner_loop_p", "(", "vinfo", ",", "stmt_info", ")", ")", "count", "*=", "<NUM_LIT>", ";", "retval", "=", "(", "unsigned", ")", "(", "count", "*", "stmt_cost", ")", ";"], "ground_truth": ["cost_data", "->", "cost", "[", "where", "]", "+=", "retval", ";"], "File": "rs60001", "Func": "rs6000_add_stmt_cost", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6256, "Length": 65, "Cover_Rate": 0.4088050314465409, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CPOP", ":", "OS", "<<", "*", "getConstpoolOp", "(", ")", ";", "break", ";", "case", "Immediate", ":", "OS", "<<", "*", "getImm", "(", ")", ";", "break", ";", "case", "KindTy", "::", "Register", ":", "OS", "<<", "<STR_LIT>", "<<", "RegName", "(", "getReg", "(", ")", ")", "<<", "<STR_LIT>", ";", "break", ";", "case", "RegisterSeq", ":", "OS", "<<", "<STR_LIT>", ";", "OS", "<<", "RegName", "(", "getRegSeq", "(", ")", ".", "first", ")", "<<", "<STR_LIT>", "<<", "RegName", "(", "getRegSeq", "(", ")", ".", "second", ")", "<<", "<STR_LIT>", ";", "break", ";", "case", "RegisterList", ":", "OS", "<<", "<STR_LIT>", ";", "OS", "<<", "RegName", "(", "getRegList", "(", ")", ".", "List1From", ")", "<<", "<STR_LIT>", "<<", "RegName", "(", "getRegList", "(", ")", ".", "List1To", ")", "<<", "<STR_LIT>", ";", "OS", "<<", "RegName", "(", "getRegList", "(", ")", ".", "List2From", ")", "<<", "<STR_LIT>", "<<", "RegName", "(", "getRegList", "(", ")", ".", "List2To", ")", "<<", "<STR_LIT>", ";"], "ground_truth": ["OS", "<<", "RegName", "(", "getRegList", "(", ")", ".", "List3From", ")", "<<", "<STR_LIT>", "<<", "RegName", "(", "getRegList", "(", ")", ".", "List3To", ")", "<<", "<STR_LIT>", ";"], "File": "CSKYAsmParser", "Func": "print", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6257, "Length": 156, "Cover_Rate": 0.65, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "<ISA_LIT>TargetLowering", "::", "getScalingFactorCost", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ",", "unsigned", "AS", ")", "const", "{", "if", "(", "isLegalAddressingMode", "(", "DL", ",", "AM", ",", "Ty", ",", "AS", ")", ")", "return", "AM", ".", "Scale", "!=", "<NUM_LIT>", "&&", "AM", ".", "Scale", "!=", "<NUM_LIT>", ";", "return", "-", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering (2)", "Func": "getScalingFactorCost", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6258, "Length": 55, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_EXTERNAL_VISIBILITY", "void", "LLVMInitialize<ISA_LIT>TargetMC", "(", ")", "{", "for", "(", "Target", "*", "T", ":", "{", "&", "getThe<ISA_LIT>LETarget", "(", ")", ",", "&", "getThe<ISA_LIT>BETarget", "(", ")", ",", "&", "getTheThumbLETarget", "(", ")", ",", "&", "getTheThumbBETarget", "(", ")", "}", ")", "{", "RegisterMCAsmInfoFn", "X", "(", "*", "T", ",", "create<ISA_LIT>MCAsmInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "*", "T", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "*", "T", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "*", "T", ",", "<ISA_LIT>_MC", "::", "create<ISA_LIT>MCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterELFStreamer", "(", "*", "T", ",", "createELFStreamer", ")", ";", "TargetRegistry", "::", "RegisterCOFFStreamer", "(", "*", "T", ",", "create<ISA_LIT>WinCOFFStreamer", ")", ";", "TargetRegistry", "::", "RegisterMachOStreamer", "(", "*", "T", ",", "create<ISA_LIT>MachOStreamer", ")", ";", "TargetRegistry", "::", "RegisterObjectTargetStreamer", "(", "*", "T", ",", "create<ISA_LIT>ObjectTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterAsmTargetStreamer", "(", "*", "T", ",", "create<ISA_LIT>TargetAsmStreamer", ")", ";", "TargetRegistry", "::", "RegisterNullTargetStreamer", "(", "*", "T", ",", "create<ISA_LIT>NullTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "*", "T", ",", "create<ISA_LIT>MCInstPrinter", ")", ";", "TargetRegistry", "::", "RegisterMCRelocationInfo", "(", "*", "T", ",", "create<ISA_LIT>MCRelocationInfo", ")", ";", "}", "for", "(", "Target", "*", "T", ":", "{", "&", "getThe<ISA_LIT>LETarget", "(", ")", ",", "&", "getThe<ISA_LIT>BETarget", "(", ")", ",", "&", "getTheThumbLETarget", "(", ")", ",", "&", "getTheThumbBETarget", "(", ")", "}", ")", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "*", "T", ",", "create<ISA_LIT>MCInstrAnalysis", ")", ";", "for", "(", "Target", "*", "T", ":", "{", "&", "getThe<ISA_LIT>LETarget", "(", ")", ",", "&", "getTheThumbLETarget", "(", ")", "}", ")", "{", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "create<ISA_LIT>LEMCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "*", "T", ",", "create<ISA_LIT>LEAsmBackend", ")", ";", "}", "for", "(", "Target", "*", "T", ":", "{", "&", "getThe<ISA_LIT>BETarget", "(", ")", ",", "&", "getTheThumbBETarget", "(", ")", "}", ")", "{", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "create<ISA_LIT>BEMCCodeEmitter", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCAsmBackend", "(", "*", "T", ",", "create<ISA_LIT>BEAsmBackend", ")", ";"], "File": "ARMMCTargetDesc (2)1", "Func": "LLVMInitializeARMTargetMC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6259, "Length": 274, "Cover_Rate": 0.9927536231884058, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "NONJUMP_INSN_P", "(", "insn", ")", ")", "continue", ";", "rtx", "pat", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "pat", ")", "!=", "SET", ")", "continue", ";", "start_sequence", "(", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "rtx", "mem", "=", "XEXP", "(", "pat", ",", "i", ")", ";", "if", "(", "MEM_P", "(", "mem", ")", ")", "{", "tree", "expr", "=", "MEM_EXPR", "(", "mem", ")", ";", "if", "(", "!", "expr", ")", "continue", ";", "if", "(", "TREE_CODE", "(", "expr", ")", "==", "MEM_REF", "&&", "TREE_CODE", "(", "TREE_OPERAND", "(", "expr", ",", "<NUM_LIT>", ")", ")", "==", "SSA_NAME", ")", "{", "gimple", "*", "def_stmt", "=", "SSA_NAME_DEF_STMT", "(", "TREE_OPERAND", "(", "expr", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "def_stmt", "&&", "is_gimple_assign", "(", "def_stmt", ")", ")", "expr", "=", "gimple_assign_rhs1", "(", "def_stmt", ")", ";", "}", "if", "(", "is_attr_preserve_access", "(", "expr", ")", ")", "{", "auto_vec", "<", "unsigned", "int", ",", "<NUM_LIT>", ">", "accessors", ";"], "ground_truth": ["tree", "container", "=", "bpf_core_compute", "(", "expr", ",", "&", "accessors", ")", ";"], "File": "bpf", "Func": "FOR_BB_INSNS", "Target": "bpf", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 6260, "Length": 162, "Cover_Rate": 0.5890909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NodeAddr", "<", "RefNode", "*", ">", "NA", ";", "NodeId", "Start", "=", "RA", ".", "Id", ";", "while", "(", "true", ")", "{", "NA", "=", "getNextRelated", "(", "IA", ",", "RA", ")", ";", "if", "(", "NA", ".", "Id", "==", "<NUM_LIT>", "||", "NA", ".", "Id", "==", "Start", ")", "break", ";"], "ground_truth": ["if", "(", "P", "(", "NA", ")", ")", "break", ";"], "File": "RDFGraph", "Func": "locateNextRef", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6261, "Length": 53, "Cover_Rate": 0.34868421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "imported", "[", "(", "int", ")", "code", "]", "=", "<NUM_LIT>", ";", "strcpy", "(", "str", ",", "import_string", ")", ";"], "ground_truth": ["memcpy", "(", "str", "+", "MILLI_START", ",", "milli_names", "[", "(", "int", ")", "code", "]", ",", "<NUM_LIT>", ")", ";"], "File": "pa", "Func": "import_milli", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6262, "Length": 34, "Cover_Rate": 0.4657534246575342, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "ImpDefs", ";", "for", "(", "unsigned", "i", "=", "memOpsBegin", ";", "i", "<", "memOpsEnd", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "memOps", "[", "i", "]", ".", "Reg", ";", "bool", "isKill", "=", "memOps", "[", "i", "]", ".", "isKill", "||", "KilledRegs", ".", "count", "(", "Reg", ")", ";", "Regs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "isKill", ")", ")", ";", "for", "(", "MIOperands", "MO", "(", "memOps", "[", "i", "]", ".", "MBBI", ")", ";", "MO", ".", "isValid", "(", ")", ";", "++", "MO", ")", "{", "if", "(", "!", "MO", "->", "isReg", "(", ")", "||", "!", "MO", "->", "isDef", "(", ")", "||", "!", "MO", "->", "isImplicit", "(", ")", "||", "MO", "->", "isDead", "(", ")", ")", "continue", ";", "unsigned", "DefReg", "=", "MO", "->", "getReg", "(", ")", ";", "if", "(", "std", "::", "find", "(", "ImpDefs", ".", "begin", "(", ")", ",", "ImpDefs", ".", "end", "(", ")", ",", "DefReg", ")", "==", "ImpDefs", ".", "end", "(", ")", ")", "ImpDefs", ".", "push_back", "(", "DefReg", ")", ";", "}", "}"], "ground_truth": ["MachineBasicBlock", "::", "iterator", "Loc", "=", "memOps", "[", "insertAfter", "]", ".", "MBBI", ";"], "File": "ARMLoadStoreOptimizer16", "Func": "MergeOpsUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6263, "Length": 175, "Cover_Rate": 0.3054101221640489, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_subss", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin4", "Func": "_mm_sub_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6264, "Length": 18, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "!", "Stack", ".", "empty", "(", ")", "&&", "Stack", ".", "back", "(", ")", ".", "first", "==", "BB", ";"], "ground_truth": ["}"], "File": "SIAnnotateControlFlow", "Func": "isTopOfStack", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6265, "Length": 19, "Cover_Rate": 0.6551724137931034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Op", "=", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "Token", ")", ";", "Op", "->", "Tok", "=", "Str", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";", "Op", "->", "IsRV64", "=", "IsRV64", ";"], "ground_truth": ["return", "Op", ";"], "File": "RISCVAsmParser", "Func": "createToken", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6266, "Length": 38, "Cover_Rate": 0.6551724137931034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "AArch64RegisterInfo (2)", "Func": "getFrameRegister", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6267, "Length": 13, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "<ISA_LIT>DAGToDAGISel", "::", "SelectPostStore", "(", "SDNode", "*", "N", ",", "unsigned", "NumVecs", ",", "unsigned", "Opc", ")", "{", "SDLoc", "dl", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SmallVector", "<", "EVT", ",", "<NUM_LIT>", ">", "ResTys", ";", "ResTys", ".", "push_back", "(", "<STR_LIT>", ")", ";", "ResTys", ".", "push_back", "(", "<STR_LIT>", ")", ";", "bool", "Is128Bit", "=", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Regs", "(", "N", "->", "op_begin", "(", ")", "+", "<NUM_LIT>", ",", "N", "->", "op_begin", "(", ")", "+", "<NUM_LIT>", "+", "NumVecs", ")", ";", "SDValue", "RegSeq", "=", "Is128Bit", "?", "createQTuple", "(", "Regs", ")", ":", "createDTuple", "(", "Regs", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "RegSeq", ")", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "NumVecs", "+", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "NumVecs", "+", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "AArch64ISelDAGToDAG2", "Func": "SelectPostStore", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6268, "Length": 168, "Cover_Rate": 0.8704663212435233, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutStreamer", ".", "EmitValueToAlignment", "(", "<NUM_LIT>", ")", ";", "MCSymbol", "*", "Symbol1", "=", "OutContext", ".", "GetOrCreateSymbol", "(", "<STR_LIT>", "+", "Twine", "(", "CurrentFnSym", "->", "getName", "(", ")", ")", ")", ";", "OutStreamer", ".", "EmitValue", "(", "MCSymbolRefExpr", "::", "Create", "(", "Symbol1", ",", "OutContext", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "MCSymbol", "*", "Symbol2", "=", "OutContext", ".", "GetOrCreateSymbol", "(", "StringRef", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["OutStreamer", ".", "EmitValue", "(", "MCSymbolRefExpr", "::", "Create", "(", "Symbol2", ",", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TOC", ",", "OutContext", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "PPCAsmPrinter19", "Func": "EmitFunctionEntryLabel", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6269, "Length": 81, "Cover_Rate": 0.38028169014084506, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SuccID", "==", "S", "->", "getID", "(", ")", ")", "return", ";", "}", "if", "(", "Succ", "->", "isHighLatencyBlock", "(", ")", ")", "++", "NumHighLatencySuccessors", ";", "Succs", ".", "push_back", "(", "Succ", ")", ";", "assert", "(", "none_of", "(", "Preds", ",", "[", "=", "]", "(", "<ISA_LIT>ScheduleBlock", "*", "P", ")", "{", "return", "SuccID", "==", "P", "->", "getID", "(", ")", ";", "}", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler13", "Func": "addSucc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6270, "Length": 62, "Cover_Rate": 0.6888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCAsmInfo", "::", "<ISA_LIT>MCAsmInfo", "(", "const", "Triple", "&", "TT", ")", "{"], "ground_truth": ["CodePointerSize", "=", "CalleeSaveStackSlotSize", "=", "TT", ".", "isArch64Bit", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "File": "RISCVMCAsmInfo8", "Func": "RISCVMCAsmInfo", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6271, "Length": 24, "Cover_Rate": 0.6486486486486487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "IsN64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "assert", "(", "Opc", "&&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "ground_truth": ["}"], "File": "MipsSEInstrInfo1", "Func": "loadRegFromStackSlot", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6272, "Length": 71, "Cover_Rate": 0.31555555555555553, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DecodeRegListOperand16", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Offset", "<<", "<NUM_LIT>", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "MipsDisassembler61", "Func": "DecodeMemMMReglistImm4Lsl2", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6273, "Length": 54, "Cover_Rate": 0.6067415730337079, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Src", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Src", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "Op", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "return", "LowerINT_TO_FP64", "(", "Op", ",", "DAG", ",", "true", ")", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering100", "Func": "LowerSINT_TO_FP", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6274, "Length": 44, "Cover_Rate": 0.7096774193548387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "WidthMinus1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getTargetConstant", "(", "NumBits", "-", "<NUM_LIT>", ",", "dl", ",", "ElemTy", ")", ")", ";", "SDValue", "CTLZ", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "LSB", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "WidthMinus1", ",", "CTLZ", ")", ";", "}", "SDValue", "Bits", ";", "if", "(", "ElemTy", "==", "<STR_LIT>", ")", "{", "SDValue", "FF", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "Bits", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "LSB", ",", "FF", ")", ";", "}", "else", "{", "SDValue", "One", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "ElemTy", ")", ")", ";"], "ground_truth": ["Bits", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "LSB", ",", "One", ")", ";"], "File": "ARMISelLowering (3)", "Func": "LowerCTTZ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6275, "Length": 157, "Cover_Rate": 0.32983193277310924, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Modifier", ")", "{", "case", "MCSymbolRefExpr", "::", "VK_GOT", ":", "return", "<STR_LIT>", ";", "case", "MCSymbolRefExpr", "::", "VK_WASM_TBREL", ":", "assert", "(", "SymA", ".", "isFunction", "(", ")", ")", ";", "return", "<STR_LIT>", ";", "case", "MCSymbolRefExpr", "::", "VK_WASM_MBREL", ":", "assert", "(", "SymA", ".", "isData", "(", ")", ")", ";", "return", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "MCSymbolRefExpr", "::", "VK_WASM_TYPEINDEX", ":", "return", "<STR_LIT>", ";", "default", ":", "break", ";", "}", "switch", "(", "unsigned", "(", "Fixup", ".", "getKind", "(", ")", ")", ")", "{", "case", "<STR_LIT>", ":", "if", "(", "SymA", ".", "isFunction", "(", ")", ")", "return", "<STR_LIT>", ";", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "if", "(", "SymA", ".", "isFunction", "(", ")", ")", "return", "<STR_LIT>", ";", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "if", "(", "SymA", ".", "isGlobal", "(", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "SymA", ".", "isFunction", "(", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "SymA", ".", "isEvent", "(", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "SymA", ".", "isTable", "(", ")", ")", "return", "<STR_LIT>", ";", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "assert", "(", "SymA", ".", "isData", "(", ")", ")", ";", "return", "<STR_LIT>", ";", "case", "FK_Data_4", ":", "if", "(", "SymA", ".", "isFunction", "(", ")", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "SymA", ".", "isGlobal", "(", ")", ")", "return", "<STR_LIT>", ";"], "File": "WebAssemblyWasmObjectWriter1", "Func": "getRelocType", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6276, "Length": 202, "Cover_Rate": 0.4279661016949153, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "pInst", "&", "~", "get_mask", "(", "<NUM_LIT>", ")", ")", "|", "(", "pOff", "&", "get_mask", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64RelocationHelpers", "Func": "helper_reencode_branch_offset_26", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6277, "Length": 21, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "machine_mode", "pred_mode", "=", "aarch64_sve_pred_mode", "(", "mode", ")", ";", "rtx", "ptrue", "=", "aarch64_ptrue_reg", "(", "pred_mode", ")", ";", "emit_insn", "(", "gen_aarch64_sve_ld1rq", "(", "mode", ",", "dest", ",", "src", ",", "ptrue", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "aarch64", "Func": "aarch64_expand_sve_ld1rq", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6278, "Length": 33, "Cover_Rate": 0.308411214953271, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addT2SOImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["addExpr", "(", "Inst", ",", "getImm", "(", ")", ")", ";"], "File": "ARMAsmParser111", "Func": "addT2SOImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6279, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__v16qu", "result", ";", "const", "__v16qu", "zeros", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "if", "(", "__N", "<", "<NUM_LIT>", ")", "if", "(", "__builtin_constant_p", "(", "__N", ")", ")", "result", "=", "vec_sld", "(", "zeros", ",", "(", "__v16qu", ")", "__A", ",", "(", "<NUM_LIT>", "-", "__N", ")", ")", ";", "else", "{", "__v16qu", "shift", "=", "vec_splats", "(", "(", "unsigned", "char", ")", "(", "__N", "*", "<NUM_LIT>", ")", ")", ";", "result", "=", "vec_sro", "(", "(", "__v16qu", ")", "__A", ",", "shift", ")", ";", "result", "=", "vec_slo", "(", "(", "__v16qu", ")", "__A", ",", "shift", ")", ";"], "ground_truth": ["}"], "File": "emmintrin", "Func": "_mm_bsrli_si128", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6280, "Length": 115, "Cover_Rate": 0.7666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ApplyFunctionEntry", "(", "ApplyFunctionType", "pFunc", ",", "const", "char", "*", "pName", ",", "size_t", "pSize", "=", "<NUM_LIT>", ")", ":", "func", "(", "pFunc", ")", ",", "name", "(", "pName", ")", ",", "size", "(", "pSize", ")", "{"], "ground_truth": ["}"], "File": "AArch64Relocator", "Func": "ApplyFunctionEntry", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6281, "Length": 32, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_castps_si128", "(", "__m128", "__A", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__A", ";"], "File": "emmintrin", "Func": "_mm_castps_si128", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6282, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmvnq_u8", "(", "uint8x16_t", "__a", ")", "{"], "ground_truth": ["return", "~", "__a", ";"], "File": "arm", "Func": "neon1_vmvnq_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6283, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "const", "TargetMachine", "&", "TM", "=", "getTargetMachine", "(", ")", ";", "bool", "IsRO", "=", "isReadOnly", "(", "GV", ")", ";", "if", "(", "TM", ".", "shouldAssumeDSOLocal", "(", "*", "GV", "->", "getParent", "(", ")", ",", "GV", ")", "&&", "!", "Subtarget", "->", "genExecuteOnly", "(", ")", ")", "if", "(", "SDValue", "V", "=", "promoteToConstantPool", "(", "GV", ",", "DAG", ",", "PtrVT", ",", "dl", ")", ")", "return", "V", ";", "if", "(", "isPositionIndependent", "(", ")", ")", "{", "bool", "UseGOT_PREL", "=", "!", "TM", ".", "shouldAssumeDSOLocal", "(", "*", "GV", "->", "getParent", "(", ")", ",", "GV", ")", ";", "SDValue", "G", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ",", "<NUM_LIT>", ",", "UseGOT_PREL", "?", "<STR_LIT>", ":", "<NUM_LIT>", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "G", ")", ";", "if", "(", "UseGOT_PREL", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "return", "Result", ";", "}", "else", "if", "(", "Subtarget", "->", "isROPI", "(", ")", "&&", "IsRO", ")", "{", "SDValue", "G", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "G", ")", ";", "return", "Result", ";"], "ground_truth": ["}", "else", "if", "(", "Subtarget", "->", "isRWPI", "(", ")", "&&", "!", "IsRO", ")", "{"], "File": "ARMISelLowering106", "Func": "LowerGlobalAddressELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6284, "Length": 254, "Cover_Rate": 0.4471830985915493, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCInstrDesc", "&", "Desc", "=", "MI", "->", "getDesc", "(", ")", ";", "switch", "(", "Desc", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "<NUM_LIT>", ";", "case", "TargetOpcode", "::", "DBG_VALUE", ":", "case", "TargetOpcode", "::", "EH_LABEL", ":", "case", "TargetOpcode", "::", "IMPLICIT_DEF", ":", "case", "TargetOpcode", "::", "KILL", ":", "return", "<NUM_LIT>", ";", "case", "TargetOpcode", "::", "BUNDLE", ":", "return", "getInstBundleLength", "(", "MI", ")", ";", "}"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "AArch64InstrInfo73", "Func": "GetInstSizeInBytes", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6285, "Length": 65, "Cover_Rate": 0.4452054794520548, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "AM", "=", "(", "Opcode", "==", "<STR_LIT>", ")", "?", "cast", "<", "LoadSDNode", ">", "(", "Op", ")", "->", "getAddressingMode", "(", ")", ":", "cast", "<", "StoreSDNode", ">", "(", "Op", ")", "->", "getAddressingMode", "(", ")", ";", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "RHSC", ")", ")", "{", "OffImm", "=", "(", "(", "AM", "==", "<STR_LIT>", ")", "||", "(", "AM", "==", "<STR_LIT>", ")", ")", "?", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ")", ":", "CurDAG", "->", "getTargetConstant", "(", "-", "RHSC", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG (2)4", "Func": "SelectT2AddrModeImm8Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6286, "Length": 101, "Cover_Rate": 0.7062937062937062, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MF", ".", "getProperties", "(", ")", ".", "hasProperty", "(", "MachineFunctionProperties", "::", "Property", "::", "FailedISel", ")", ")", "return", "false", ";", "auto", "*", "TPC", "=", "&", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ";"], "ground_truth": ["const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";"], "File": "AArch64PreLegalizerCombiner25", "Func": "runOnMachineFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6287, "Length": 43, "Cover_Rate": 0.3805309734513274, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "little", ",", "const", "<ISA_LIT>TargetMachine", "&", "_TM", ")", ":"], "ground_truth": ["<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "IsLittle", "(", "little", ")", ",", "TM", "(", "_TM", ")", ",", "TargetTriple", "(", "TT", ")", ",", "TSInfo", "(", ")", ",", "InstrInfo", "(", "<ISA_LIT>InstrInfo", "::", "create", "(", "initializeSubtargetDependencies", "(", "CPU", ",", "FS", ",", "TM", ")", ")", ")", ",", "FrameLowering", "(", "<ISA_LIT>FrameLowering", "::", "create", "(", "*", "this", ")", ")", ",", "TLInfo", "(", "<ISA_LIT>TargetLowering", "::", "create", "(", "TM", ",", "*", "this", ")", ")", "{"], "File": "SICSubtarget", "Func": "SICSubtarget", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6288, "Length": 101, "Cover_Rate": 0.9901960784313726, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>Subtarget", "::", "isPositionIndependent", "(", ")", "const", "{"], "ground_truth": ["return", "TM", ".", "isPositionIndependent", "(", ")", ";"], "File": "Cpu0Subtarget", "Func": "isPositionIndependent", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6289, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "override", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "<STR_LIT>", "]", "=", "{", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "{", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";", "}", "assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<", "getNumFixupKinds", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "Infos", "[", "Kind", "-", "FirstTargetFixupKind", "]", ";"], "File": "CJGAsmBackend", "Func": "getFixupKindInfo", "Target": "CJG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6290, "Length": 82, "Cover_Rate": 0.9647058823529412, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "encodeVFPRm", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpIdx", ")", "{", "unsigned", "RegM", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getReg", "(", ")", ";", "unsigned", "Binary", "=", "<NUM_LIT>", ";", "bool", "isSPVFP", "=", "<STR_LIT>", "->", "contains", "(", "RegM", ")", ";", "RegM", "=", "get<ISA_LIT>RegisterNumbering", "(", "RegM", ")", ";", "if", "(", "!", "isSPVFP", ")", "{", "Binary", "|=", "(", "RegM", "&", "<NUM_LIT>", ")", ";"], "ground_truth": ["Binary", "|=", "(", "(", "RegM", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "<<", "<STR_LIT>", ";"], "File": "ARMCodeEmitter26", "Func": "encodeVFPRm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6291, "Length": 77, "Cover_Rate": 0.6814159292035398, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "if", "(", "SOffset", ")", "MIB", ".", "addReg", "(", "SOffset", ")", ";", "else", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "Offset", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{"], "File": "AMDGPUInstructionSelector10", "Func": "selectMUBUFOffsetAtomic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6292, "Length": 59, "Cover_Rate": 0.4338235294117647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Result", "=", "DAG", ".", "getTargetExternalSymbol", "(", "Sym", ",", "getPointerTy", "(", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ",", "Result", ")", ";"], "File": "TLCS900ISelLowering", "Func": "LowerExternalSymbol", "Target": "TLCS900", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6293, "Length": 30, "Cover_Rate": 0.410958904109589, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "Result", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "getI32Imm", "(", "Hi", ")", ")", ";", "}", "if", "(", "!", "Shift", ")", "return", "Result", ";", "if", "(", "(", "unsigned", ")", "(", "Imm", "&", "<NUM_LIT>", ")", "==", "Remainder", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "SDValue", "(", "Result", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "Result", ",", "<NUM_LIT>", ")", ",", "getI32Imm", "(", "Shift", ")", ",", "getI32Imm", "(", "<NUM_LIT>", ")", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Ops", ")", ";", "}", "if", "(", "Imm", ")", "{", "Result", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SDValue", "(", "Result", ",", "<NUM_LIT>", ")", ",", "getI32Imm", "(", "Shift", ")", ",", "getI32Imm", "(", "<NUM_LIT>", "-", "Shift", ")", ")", ";", "}", "if", "(", "(", "Hi", "=", "(", "Remainder", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ")", "{"], "ground_truth": ["Result", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SDValue", "(", "Result", ",", "<NUM_LIT>", ")", ",", "getI32Imm", "(", "Hi", ")", ")", ";"], "File": "PPCISelDAGToDAG29", "Func": "selectI64ImmDirect", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6294, "Length": 168, "Cover_Rate": 0.3514644351464435, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isImm", "(", ")", "const", "{", "return", "Kind", "==", "k_Immediate", ";"], "ground_truth": ["}"], "File": "AVRAsmParser", "Func": "isImm", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6295, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "skipFunction", "(", "Fn", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "TII", "=", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "ST", ".", "getInstrInfo", "(", ")", ")", ";", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "MachineLoopInfo", "&", "LI", "=", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";", "Modified", "=", "false", ";", "for", "(", "MachineLoop", "*", "I", ":", "LI", ")", "for", "(", "MachineLoop", "*", "L", ":", "depth_first", "(", "I", ")", ")", "if", "(", "L", "->", "isInnermost", "(", ")", ")", "runOnLoop", "(", "*", "L", ",", "Fn", ")", ";", "return", "Modified", ";"], "ground_truth": ["}"], "File": "AArch64FalkorHWPFFix20", "Func": "runOnMachineFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6296, "Length": 92, "Cover_Rate": 0.6814814814814815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "canUseBlockOperation", "(", "StoreSDNode", "*", "Store", ",", "LoadSDNode", "*", "Load", ")", "const", "{", "if", "(", "Load", "->", "getMemoryVT", "(", ")", "!=", "Store", "->", "getMemoryVT", "(", ")", ")", "return", "false", ";", "if", "(", "Load", "->", "isVolatile", "(", ")", "||", "Store", "->", "isVolatile", "(", ")", ")", "return", "false", ";", "if", "(", "Load", "->", "isInvariant", "(", ")", ")", "return", "true", ";", "const", "Value", "*", "V1", "=", "Load", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ";", "const", "Value", "*", "V2", "=", "Store", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ";", "if", "(", "!", "V1", "||", "!", "V2", ")", "return", "false", ";", "uint64_t", "Size", "=", "Load", "->", "getMemoryVT", "(", ")", ".", "getStoreSize", "(", ")", ";"], "ground_truth": ["int64_t", "End1", "=", "Load", "->", "getSrcValueOffset", "(", ")", "+", "Size", ";"], "File": "SystemZISelDAGToDAG (2)", "Func": "canUseBlockOperation", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6297, "Length": 125, "Cover_Rate": 0.6830601092896175, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NodeAddr", "<", "UseNode", "*", ">", "UA", "=", "*", "I", ";", "NodeAddr", "<", "InstrNode", "*", ">", "IA", "=", "UA", ".", "Addr", "->", "getOwner", "(", "*", "DFG", ")", ";", "if", "(", "(", "UA", ".", "Addr", "->", "getFlags", "(", ")", "&", "NodeAttrs", "::", "PhiRef", ")", "||", "RDefMap", "[", "OffsetRR", "]", "[", "IA", ".", "Id", "]", "!=", "OffsetRegRD", ")", "return", "false", ";", "MachineInstr", "&", "UseMI", "=", "*", "NodeAddr", "<", "StmtNode", "*", ">", "(", "IA", ")", ".", "Addr", "->", "getCode", "(", ")", ";", "NodeAddr", "<", "DefNode", "*", ">", "OffsetRegDN", "=", "DFG", "->", "addr", "<", "DefNode", "*", ">", "(", "OffsetRegRD", ")", ";", "if", "(", "(", "OffsetRegDN", ".", "Addr", "->", "getFlags", "(", ")", "&", "NodeAttrs", "::", "PhiRef", ")", "&&", "MI", ".", "getParent", "(", ")", "!=", "UseMI", ".", "getParent", "(", ")", ")", "return", "false", ";", "const", "MCInstrDesc", "&", "UseMID", "=", "UseMI", ".", "getDesc", "(", ")", ";", "if", "(", "(", "!", "UseMID", ".", "mayLoad", "(", ")", "&&", "!", "UseMID", ".", "mayStore", "(", ")", ")", "||", "HII", "->", "getAddrMode", "(", "UseMI", ")", "!=", "<STR_LIT>", "||", "getBaseWithLongOffset", "(", "UseMI", ")", "<", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "UseMID", ".", "mayStore", "(", ")", "&&", "UseMI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "UseMI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "return", "false", ";"], "ground_truth": ["for", "(", "auto", "&", "Mo", ":", "UseMI", ".", "operands", "(", ")", ")", "if", "(", "Mo", ".", "isFI", "(", ")", ")", "return", "false", ";"], "File": "HexagonOptAddrMode", "Func": "canRemoveAddasl", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6298, "Length": 242, "Cover_Rate": 0.587378640776699, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "arg0", "=", "TREE_VALUE", "(", "arglist", ")", ";", "tree", "arg1", "=", "TREE_VALUE", "(", "TREE_CHAIN", "(", "arglist", ")", ")", ";", "tree", "arg2", "=", "TREE_VALUE", "(", "TREE_CHAIN", "(", "TREE_CHAIN", "(", "arglist", ")", ")", ")", ";", "rtx", "op0", "=", "expand_expr", "(", "arg0", ",", "NULL_RTX", ",", "VOIDmode", ",", "<NUM_LIT>", ")", ";", "rtx", "op1", "=", "expand_expr", "(", "arg1", ",", "NULL_RTX", ",", "VOIDmode", ",", "<NUM_LIT>", ")", ";", "rtx", "op2", "=", "expand_expr", "(", "arg2", ",", "NULL_RTX", ",", "VOIDmode", ",", "<NUM_LIT>", ")", ";", "enum", "machine_mode", "tmode", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "enum", "machine_mode", "mode0", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "enum", "machine_mode", "mode1", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "enum", "machine_mode", "mode2", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "if", "(", "icode", "==", "CODE_FOR_nothing", ")", "return", "<NUM_LIT>", ";", "if", "(", "arg0", "==", "error_mark_node", "||", "arg1", "==", "error_mark_node", "||", "arg2", "==", "error_mark_node", ")", "return", "const0_rtx", ";", "if", "(", "icode", "==", "CODE_FOR_altivec_vsldoi_v4sf", "||", "icode", "==", "CODE_FOR_altivec_vsldoi_v4si", "||", "icode", "==", "CODE_FOR_altivec_vsldoi_v8hi", "||", "icode", "==", "CODE_FOR_altivec_vsldoi_v16qi", ")", "{", "STRIP_NOPS", "(", "arg2", ")", ";", "if", "(", "TREE_CODE", "(", "arg2", ")", "!=", "INTEGER_CST", "||", "TREE_INT_CST_LOW", "(", "arg2", ")", "&", "~", "<NUM_LIT>", ")", "{", "error", "(", "<STR_LIT>", ")", ";", "return", "const0_rtx", ";", "}", "}", "if", "(", "target", "==", "<NUM_LIT>", "||", "GET_MODE", "(", "target", ")", "!=", "tmode", "||", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "target", ",", "tmode", ")", ")", "target", "=", "gen_reg_rtx", "(", "tmode", ")", ";"], "ground_truth": ["if", "(", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "op0", ",", "mode0", ")", ")", "op0", "=", "copy_to_mode_reg", "(", "mode0", ",", "op0", ")", ";"], "File": "rs60003", "Func": "rs6000_expand_ternop_builtin", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6299, "Length": 290, "Cover_Rate": 0.7160493827160493, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "containsNewBackedge", "(", "Region", ",", "MBBs", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "containsNewBackedge", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6300, "Length": 9, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "MaxInsts", "=", "Subtarget", ".", "restrictIT", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["return", "divideCeil", "(", "NumInsts", ",", "MaxInsts", ")", "*", "<NUM_LIT>", ";"], "File": "ARMBaseInstrInfo110", "Func": "extraSizeToPredicateInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6301, "Length": 23, "Cover_Rate": 0.45098039215686275, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>DAGToDAGISel", "::", "getAddressOperandsRI", "(", "const", "<ISA_LIT>RRIAddressMode", "&", "AM", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Disp", ")", "{"], "ground_truth": ["if", "(", "AM", ".", "BaseType", "==", "<STR_LIT>", ")", "Base", "=", "AM", ".", "Base", ".", "Reg", ";"], "File": "SystemZISelDAGToDAG16", "Func": "getAddressOperandsRI", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6302, "Length": 35, "Cover_Rate": 0.4794520547945205, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "RenameReg", ";"], "ground_truth": ["}"], "File": "AArch64LoadStoreOptimizer (2)1", "Func": "getRenameReg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6303, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_rsqrt14ss_mask", "(", "(", "__v4sf", ")", "__B", ",", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "_mm_setzero_ps", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm_maskz_rsqrt14_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6304, "Length": 30, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "MCFixupKind", "Fixup", "=", "MCFixupKind", "(", "<STR_LIT>", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "<NUM_LIT>", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getExpr", "(", ")", ",", "Fixup", ")", ")", ";", "return", ";", "}", "uint64_t", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ",", "STI", ")", ";"], "ground_truth": ["EmitConstant", "(", "Binary", ",", "<NUM_LIT>", ",", "OS", ")", ";"], "File": "AArch64MCCodeEmitter1", "Func": "EncodeInstruction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6305, "Length": 68, "Cover_Rate": 0.6538461538461539, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IRBuilder", "<", ">", "Builder", "(", "&", "I", ")", ";", "if", "(", "I", ".", "getDestTy", "(", ")", "!=", "v4i32", ")", "{", "return", ";", "}"], "ground_truth": ["if", "(", "BitCastInst", "*", "Op", "=", "dyn_cast", "<", "BitCastInst", ">", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{"], "File": "SITypeRewriter10", "Func": "visitBitCast", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6306, "Length": 43, "Cover_Rate": 0.5058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "qword", "si_fcmgt", "(", "qword", "a", ",", "qword", "b", ")", "{", "vec_float4", "msb", "=", "(", "vec_float4", ")", "(", "(", "vec_uint4", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "ground_truth": ["return", "(", "(", "qword", ")", "(", "vec_cmpgt", "(", "vec_andc", "(", "(", "vec_float4", ")", "(", "a", ")", ",", "msb", ")", ",", "vec_andc", "(", "(", "vec_float4", ")", "(", "b", ")", ",", "msb", ")", ")", ")", ")", ";"], "File": "si2vmx", "Func": "si_fcmgt", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6307, "Length": 68, "Cover_Rate": 0.9855072463768116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "ConstantSDNode", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "CN", "->", "getSExtValue", "(", ")", ")", ")", "{", "if", "(", "FrameIndexSDNode", "*", "FIN", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FIN", "->", "getIndex", "(", ")", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "Base", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "CN", "->", "getZExtValue", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "}", "}", "Base", "=", "Addr", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "VideocoreISelDAGToDAG", "Func": "SelectADDRri", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6308, "Length": 170, "Cover_Rate": 0.7296137339055794, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmPrinter", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "AsmPrinter", "::", "doInitialization", "(", "M", ")", ";", "if", "(", "MAI", "->", "doesSupportDebugInformation", "(", ")", "&&", "!", "M", ".", "debug_compile_units", "(", ")", ".", "empty", "(", ")", ")", "{", "BTF", "=", "new", "BTFDebug", "(", "this", ")", ";", "Handlers", ".", "push_back", "(", "HandlerInfo", "(", "std", "::", "unique_ptr", "<", "BTFDebug", ">", "(", "BTF", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "BPFAsmPrinter12", "Func": "doInitialization", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6309, "Length": 76, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "is64Bit", "(", ")", ")", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", "||", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", ")", "return", "false", ";", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "SubIdx", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "X86InstrInfo21", "Func": "isCoalescableExtInstr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6310, "Length": 137, "Cover_Rate": 0.48928571428571427, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "if", "(", "nvptxSubtarget", ".", "hasROT64", "(", ")", ")", "{", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Legal", ")", ";", "}", "else", "{", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "}", "if", "(", "nvptxSubtarget", ".", "hasROT32", "(", ")", ")", "{", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Legal", ")", ";", "}", "else", "{", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "}", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setTruncStoreAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setTruncStoreAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setTruncStoreAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "for", "(", "MVT", "VT", ":", "<STR_LIT>", "(", ")", ")", "{", "setLoadExtAction", "(", "<STR_LIT>", ",", "VT", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "VT", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setTruncStoreAction", "(", "VT", ",", "<STR_LIT>", ",", "Expand", ")", ";", "}", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "for", "(", "MVT", "VT", ":", "<STR_LIT>", "(", ")", ")", "{", "if", "(", "IsPTXVectorType", "(", "VT", ")", ")", "{", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Custom", ")", ";", "}", "}", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Legal", ")", ";"], "ground_truth": ["setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Legal", ")", ";"], "File": "NVPTXISelLowering81", "Func": "NVPTXTargetLowering", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6311, "Length": 517, "Cover_Rate": 0.3949579831932773, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>DCBasicBlock", "::", "<ISA_LIT>DCBasicBlock", "(", "DCFunction", "&", "DCF", ",", "const", "MCBasicBlock", "&", "MCB", ")", ":", "DCBasicBlock", "(", "DCF", ",", "MCB", ")", ",", "LastEFLAGSChangingDef", "(", "<NUM_LIT>", ")", ",", "LastEFLAGSDef", "(", "<NUM_LIT>", ")", ",", "LastEFLAGSDefWasPartialINCDEC", "(", "false", ")", ",", "SFVals", "(", "<STR_LIT>", "+", "<NUM_LIT>", ")", ",", "SFAssignments", "(", "<STR_LIT>", "+", "<NUM_LIT>", ")", ",", "CCVals", "(", "<STR_LIT>", ")", ",", "CCAssignments", "(", "<STR_LIT>", ")", ",", "LastPrefix", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "X86DCBasicBlock", "Func": "X86DCBasicBlock", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6312, "Length": 66, "Cover_Rate": 0.8918918918918919, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "verbatim", "=", "<NUM_LIT>", ";", "while", "(", "(", "skip", "=", "arm_get_strip_length", "(", "*", "name", ")", ")", ")", "{", "verbatim", "|=", "(", "*", "name", "==", "'*'", ")", ";", "name", "+=", "skip", ";", "}"], "ground_truth": ["if", "(", "verbatim", ")", "fputs", "(", "name", ",", "stream", ")", ";"], "File": "arm", "Func": "arm_asm_output_labelref", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6313, "Length": 43, "Cover_Rate": 0.6142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_loaddqusi512_mask", "(", "(", "const", "__v16si", "*", ")", "__P", ",", "(", "__v16si", ")", "__W", ",", "(", "__mmask16", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin4", "Func": "_mm512_mask_loadu_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6314, "Length": 25, "Cover_Rate": 0.4807692307692308, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MachineFunctionInfo", "*", "MxFI", "=", "MF", "->", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "GlobalBaseReg", "=", "MxFI", "->", "getGlobalBaseReg", "(", ")", ";", "if", "(", "GlobalBaseReg", "!=", "<NUM_LIT>", ")", "return", "GlobalBaseReg", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MF", "->", "getRegInfo", "(", ")", ";"], "ground_truth": ["GlobalBaseReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";"], "File": "M68kInstrInfo (2)", "Func": "getGlobalBaseReg", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6315, "Length": 51, "Cover_Rate": 0.68, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Version", ".", "Major", ">=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "AMDGPUBaseInfo12", "Func": "getTotalNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6316, "Length": 14, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "ExtraCode", "[", "<NUM_LIT>", "]", ")", "{", "default", ":", "return", "true", ";", "case", "'y'", ":", "{", "const", "char", "*", "RegName", "=", "<STR_LIT>", ";", "if", "(", "!", "Subtarget", ".", "isDarwin", "(", ")", ")", "RegName", "=", "stripRegisterPrefix", "(", "RegName", ")", ";", "O", "<<", "RegName", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "return", "false", ";", "}", "case", "'U'", ":", "case", "'X'", ":", "{", "assert", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "isReg", "(", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "PPCAsmPrinter103", "Func": "PrintAsmMemoryOperand", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6317, "Length": 83, "Cover_Rate": 0.4911242603550296, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "microblaze_adjust_block_mem", "(", "rtx", "mem", ",", "HOST_WIDE_INT", "length", ",", "rtx", "*", "loop_reg", ",", "rtx", "*", "loop_mem", ")", "{", "*", "loop_reg", "=", "copy_addr_to_reg", "(", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ")", ";", "*", "loop_mem", "=", "change_address", "(", "mem", ",", "BLKmode", ",", "*", "loop_reg", ")", ";"], "ground_truth": ["set_mem_align", "(", "*", "loop_mem", ",", "MIN", "(", "(", "HOST_WIDE_INT", ")", "MEM_ALIGN", "(", "mem", ")", ",", "length", "*", "BITS_PER_UNIT", ")", ")", ";"], "File": "microblaze", "Func": "microblaze_adjust_block_mem", "Target": "microblaze", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6318, "Length": 66, "Cover_Rate": 0.9850746268656716, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "unsigned", "GPR4AlignEncode", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpNo", ")", "const", "{"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "AMDGPUCodeEmitter", "Func": "GPR4AlignEncode", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6319, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "next_cum", ".", "words", "<", "MAX_ARGUMENT_SLOTS", ")", "{", "int", "n", "=", "MAX_ARGUMENT_SLOTS", "-", "next_cum", ".", "words", ";"], "ground_truth": ["*", "pretend_size", "=", "n", "*", "UNITS_PER_WORD", ";"], "File": "ia64", "Func": "ia64_setup_incoming_varargs", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6320, "Length": 25, "Cover_Rate": 0.32894736842105265, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqrdmlahq_laneq_s32", "(", "int32x4_t", "__a", ",", "int32x4_t", "__b", ",", "int32x4_t", "__c", ",", "const", "int", "__d", ")", "{"], "ground_truth": ["return", "__builtin_aarch64_sqrdmlah_laneqv4si", "(", "__a", ",", "__b", ",", "__c", ",", "__d", ")", ";"], "File": "arm", "Func": "neon3_vqrdmlahq_laneq_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6321, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetMachine", "::", "addCodeEmitter", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ",", "ObjectCodeEmitter", "&", "OCE", ")", "{", "if", "(", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", ")", "{", "setRelocationModel", "(", "Reloc", "::", "PIC_", ")", ";", "DisableJumpTables", "=", "true", ";", "}", "else", "{", "setRelocationModel", "(", "Reloc", "::", "Static", ")", ";"], "ground_truth": ["}"], "File": "PPCTargetMachine17", "Func": "addCodeEmitter", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6322, "Length": 50, "Cover_Rate": 0.684931506849315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "SparcTargetMachine", "Func": "getRegisterInfo", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6323, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "TRUNCATE", "(", "SDValue", "A", ",", "MVT", "VT", ")", "{"], "ground_truth": ["return", "DAG", "->", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "A", ")", ";"], "File": "X86ParabixISelLowering", "Func": "TRUNCATE", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6324, "Length": 24, "Cover_Rate": 0.8888888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GO", "&&", "Subtarget", ".", "useSmallData", "(", ")", "&&", "HLOF", ".", "isGlobalInSmallSection", "(", "GO", ",", "HTM", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "GA", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "GA", ")", ";", "}", "bool", "UsePCRel", "=", "getTargetMachine", "(", ")", ".", "shouldAssumeDSOLocal", "(", "*", "GV", "->", "getParent", "(", ")", ",", "GV", ")", ";", "if", "(", "UsePCRel", ")", "{", "SDValue", "GA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ",", "Offset", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "GA", ")", ";", "}", "SDValue", "GOT", "=", "DAG", ".", "getGLOBAL_OFFSET_TABLE", "(", "PtrVT", ")", ";", "SDValue", "GA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["SDValue", "Off", "=", "DAG", ".", "getConstant", "(", "Offset", ",", "dl", ",", "<STR_LIT>", ")", ";"], "File": "HexagonISelLowering110", "Func": "LowerGLOBALADDRESS", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6325, "Length": 147, "Cover_Rate": 0.4883720930232558, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>DAGToDAGISel", "(", "<ISA_LIT>TargetMachine", "&", "tm", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", ":", "SelectionDAGISel", "(", "tm", ",", "OptLevel", ")", ",", "Subtarget", "(", "&", "tm", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ")", ",", "OptForSize", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "X86ISelDAGToDAG100", "Func": "X86DAGToDAGISel", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6326, "Length": 39, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TLI", "->", "isOperationLegalOrCustom", "(", "<STR_LIT>", ",", "VT", ")", ")", "{", "InstructionCost", "MulCost", "=", "getArithmeticInstrCost", "(", "Instruction", "::", "Mul", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "InstructionCost", "AddCost", "=", "getArithmeticInstrCost", "(", "Instruction", "::", "Add", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "InstructionCost", "ShrCost", "=", "getArithmeticInstrCost", "(", "Instruction", "::", "AShr", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "return", "MulCost", "*", "<NUM_LIT>", "+", "AddCost", "*", "<NUM_LIT>", "+", "ShrCost", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "}", "}", "Cost", "+=", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "if", "(", "Ty", "->", "isVectorTy", "(", ")", ")", "{", "Cost", "+=", "getArithmeticInstrCost", "(", "Instruction", "::", "ExtractElement", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "Cost", "+=", "getArithmeticInstrCost", "(", "Instruction", "::", "InsertElement", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "Cost", "+=", "Cost", ";", "}", "return", "Cost", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["if", "(", "LT", ".", "second", "!=", "<STR_LIT>", ")", "return", "(", "Cost", "+", "<NUM_LIT>", ")", "*", "LT", ".", "first", ";"], "File": "AArch64TargetTransformInfo3", "Func": "getArithmeticInstrCost", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6327, "Length": 209, "Cover_Rate": 0.31762917933130697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcmlaq_rot90", "(", "float32x4_t", "__a", ",", "float32x4_t", "__b", ",", "float32x4_t", "__c", ")", "{"], "ground_truth": ["return", "__arm_vcmlaq_rot90_f32", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "File": "arm", "Func": "mve___arm_vcmlaq_rot90", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6328, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Category", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Category", "=", "STI", ".", "isTargetDarwin", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Category", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "Done", "=", "true", ";", "break", ";", "}", "if", "(", "Done", "||", "Category", "!=", "Area", ")", "break", ";", "}", "++", "MBBI", ";"], "ground_truth": ["}"], "File": "ARMRegisterInfo13", "Func": "movePastCSLoadStoreOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6329, "Length": 86, "Cover_Rate": 0.38565022421524664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "usePopc", "(", ")", "const", "{"], "ground_truth": ["return", "UsePopc", ";"], "File": "SparcSubtarget (2)", "Func": "usePopc", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6330, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "O", "<<", "MO", ".", "getImm", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "O", "<<", "*", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "O", "<<", "*", "Mang", "->", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "O", "<<", "MO", ".", "getSymbolName", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "O", "<<", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "<<", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "MO", ".", "getIndex", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "O", "<<", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "<<", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "MO", ".", "getIndex", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":"], "ground_truth": ["O", "<<", "*", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")", ")", ";"], "File": "XCoreAsmPrinter13", "Func": "printOperand", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6331, "Length": 148, "Cover_Rate": 0.6915887850467289, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "P_NONE", ":", "break", ";", "}", "break", ";", "}", "cl_target_option_restore", "(", "&", "global_options", ",", "&", "global_options_set", ",", "&", "cur_target", ")", ";", "if", "(", "predicate_list", "&&", "arg_str", "==", "NULL", ")", "{", "error_at", "(", "DECL_SOURCE_LOCATION", "(", "decl", ")", ",", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";", "}", "if", "(", "predicate_list", ")", "{", "predicate_decl", "=", "ix86_builtins", "[", "(", "int", ")", "builtin_fn", "]", ";", "predicate_arg", "=", "build_string_literal", "(", "strlen", "(", "arg_str", ")", "+", "<NUM_LIT>", ",", "arg_str", ")", ";", "predicate_chain", "=", "tree_cons", "(", "predicate_decl", ",", "predicate_arg", ",", "predicate_chain", ")", ";", "}", "}", "tok_str", "=", "(", "char", "*", ")", "xmalloc", "(", "strlen", "(", "attrs_str", ")", "+", "<NUM_LIT>", ")", ";", "strcpy", "(", "tok_str", ",", "attrs_str", ")", ";", "token", "=", "strtok", "(", "tok_str", ",", "<STR_LIT>", ")", ";", "predicate_decl", "=", "ix86_builtins", "[", "(", "int", ")", "IX86_BUILTIN_CPU_SUPPORTS", "]", ";", "while", "(", "token", "!=", "NULL", ")", "{", "if", "(", "startswith", "(", "token", ",", "<STR_LIT>", ")", ")", "{", "token", "=", "strtok", "(", "NULL", ",", "<STR_LIT>", ")", ";", "continue", ";", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "NUM_FEATURES", ";", "++", "i", ")", "{", "if", "(", "strcmp", "(", "token", ",", "isa_names_table", "[", "i", "]", ".", "name", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "predicate_list", ")", "{", "predicate_arg", "=", "build_string_literal", "(", "strlen", "(", "isa_names_table", "[", "i", "]", ".", "name", ")", "+", "<NUM_LIT>", ",", "isa_names_table", "[", "i", "]", ".", "name", ")", ";", "predicate_chain", "=", "tree_cons", "(", "predicate_decl", ",", "predicate_arg", ",", "predicate_chain", ")", ";", "}", "if", "(", "isa_names_table", "[", "i", "]", ".", "priority", ">", "priority", ")", "priority", "=", "isa_names_table", "[", "i", "]", ".", "priority", ";", "break", ";", "}", "}", "if", "(", "predicate_list", "&&", "priority", "==", "P_NONE", ")", "{", "error_at", "(", "DECL_SOURCE_LOCATION", "(", "decl", ")", ",", "<STR_LIT>", "<STR_LIT>", ",", "token", ")", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "i386-builtins", "Func": "get_builtin_code_for_version", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6332, "Length": 281, "Cover_Rate": 0.3305882352941176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDVTList", "VTs", "=", "CurDAG", "->", "getVTList", "(", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Address", ",", "Predicate", ",", "Base", ",", "Modifier", ",", "Offset", ",", "Chain", "}", ";", "SDNode", "*", "Result", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "dl", ",", "VTs", ",", "Ops", ")", ";", "MachineSDNode", "::", "mmo_iterator", "MemOp", "=", "MF", "->", "allocateMemRefsArray", "(", "<NUM_LIT>", ")", ";", "MemOp", "[", "<NUM_LIT>", "]", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", ";"], "ground_truth": ["cast", "<", "MachineSDNode", ">", "(", "Result", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "<NUM_LIT>", ")", ";"], "File": "HexagonISelDAGToDAGHVX", "Func": "SelectV65GatherPred", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6333, "Length": 92, "Cover_Rate": 0.3205574912891986, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "ConstNode", "=", "cast", "<", "ConstantSDNode", ">", "(", "Node", ")", ";", "if", "(", "VT", "==", "XLenVT", "&&", "ConstNode", "->", "isNullValue", "(", ")", ")", "{", "SDValue", "New", "=", "CurDAG", "->", "getCopyFromReg", "(", "CurDAG", "->", "getEntryNode", "(", ")", ",", "SDLoc", "(", "Node", ")", ",", "<STR_LIT>", ",", "XLenVT", ")", ";", "ReplaceNode", "(", "Node", ",", "New", ".", "getNode", "(", ")", ")", ";", "return", ";", "}", "int64_t", "Imm", "=", "ConstNode", "->", "getSExtValue", "(", ")", ";", "if", "(", "XLenVT", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["ReplaceNode", "(", "Node", ",", "selectImm", "(", "CurDAG", ",", "SDLoc", "(", "Node", ")", ",", "Imm", ",", "XLenVT", ")", ")", ";"], "File": "LC2200ISelDAGToDAG", "Func": "Select", "Target": "LC2200", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6334, "Length": 96, "Cover_Rate": 0.34285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "break", ";", "}", "}", "unsigned", "ArgReg", "=", "getRegForValue", "(", "ArgVal", ")", ";", "if", "(", "!", "ArgReg", ")", "return", "false", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "AExt", ":", "case", "CCValAssign", "::", "SExt", ":", "{", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "MVT", "SrcVT", "=", "ArgVT", ";", "ArgReg", "=", "emitIntExt", "(", "SrcVT", ",", "ArgReg", ",", "DestVT", ",", "false", ")", ";", "if", "(", "!", "ArgReg", ")", "return", "false", ";", "break", ";", "}", "case", "CCValAssign", "::", "ZExt", ":", "{", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "MVT", "SrcVT", "=", "ArgVT", ";", "ArgReg", "=", "emitIntExt", "(", "SrcVT", ",", "ArgReg", ",", "DestVT", ",", "true", ")", ";", "if", "(", "!", "ArgReg", ")", "return", "false", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "!", "VA", ".", "needsCustom", "(", ")", ")", "{", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "VA", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "ArgReg", ")", ";", "CLI", ".", "OutRegs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "}", "else", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "isa", "<", "UndefValue", ">", "(", "ArgVal", ")", ")", "continue", ";", "unsigned", "ArgSize", "=", "RoundUpToAlignment", "(", "ArgVT", ".", "getSizeInBits", "(", ")", ",", "<NUM_LIT>", ")", ";", "unsigned", "BEAlign", "=", "<NUM_LIT>", ";", "if", "(", "ArgSize", "<", "<NUM_LIT>", "&&", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "BEAlign", "=", "<NUM_LIT>", "-", "ArgSize", ";", "Address", "Addr", ";", "Addr", ".", "setKind", "(", "Address", "::", "RegBase", ")", ";", "Addr", ".", "setReg", "(", "<STR_LIT>", ")", ";", "Addr", ".", "setOffset", "(", "VA", ".", "getLocMemOffset", "(", ")", "+", "BEAlign", ")", ";"], "ground_truth": ["unsigned", "Alignment", "=", "DL", ".", "getABITypeAlignment", "(", "ArgVal", "->", "getType", "(", ")", ")", ";"], "File": "MipsFastISel31", "Func": "processCallArgs", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6335, "Length": 331, "Cover_Rate": 0.4270967741935484, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "InsAt", "=", "InsPoint", "[", "LogAlign", "]", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "*", "BB", ",", "InsAt", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "i", ")", ".", "addConstantPoolIndex", "(", "i", ")", ".", "addImm", "(", "Size", ")", ";", "CPEMIs", ".", "push_back", "(", "CPEMI", ")", ";", "for", "(", "unsigned", "a", "=", "LogAlign", "+", "<NUM_LIT>", ";", "a", "<=", "MaxLogAlign", ";", "++", "a", ")", "if", "(", "InsPoint", "[", "a", "]", "==", "InsAt", ")", "InsPoint", "[", "a", "]", "=", "CPEMI", ";", "CPEntries", ".", "emplace_back", "(", "<NUM_LIT>", ",", "CPEntry", "(", "CPEMI", ",", "i", ")", ")", ";", "++", "NumCPEs", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "i", "<<", "<STR_LIT>", "<<", "Size", "<<", "<STR_LIT>", "<<", "Align", "<<", "'\\n'", ")", ";", "}"], "ground_truth": ["LLVM_DEBUG", "(", "BB", "->", "dump", "(", ")", ")", ";"], "File": "MipsConstantIslandPass17", "Func": "doInitialPlacement", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6336, "Length": 135, "Cover_Rate": 0.391304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_mulhi_epi16", "(", "__m256i", "__W", ",", "__mmask16", "__U", ",", "__m256i", "__A", ",", "__m256i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m256i", ")", "__builtin_ia32_pmulhw256_mask", "(", "(", "__v16hi", ")", "__A", ",", "(", "__v16hi", ")", "__B", ",", "(", "__v16hi", ")", "__W", ",", "(", "__mmask16", ")", "__U", ")", ";"], "File": "avx512vlbwintrin", "Func": "_mm256_mask_mulhi_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6337, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "setRegister", "(", "MachineInstr", "*", "I", ",", "unsigned", "*", "TLSBaseAddrReg", ")", "{", "MachineFunction", "*", "MF", "=", "I", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "MF", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MF", "->", "getRegInfo", "(", ")", ";"], "ground_truth": ["*", "TLSBaseAddrReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";"], "File": "AArch64CleanupLocalDynamicTLSPass19", "Func": "setRegister", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6338, "Length": 63, "Cover_Rate": 0.525, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PM", ".", "add", "(", "create<ISA_LIT>TargetTransformInfoPass", "(", "this", ")", ")", ";"], "ground_truth": ["}"], "File": "X86TargetMachine132", "Func": "addAnalysisPasses", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6339, "Length": 11, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_EXTERNAL_VISIBILITY", "void", "LLVMInitialize<ISA_LIT>Disassembler", "(", ")", "{", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "getThe<ISA_LIT>32Target", "(", ")", ",", "create<ISA_LIT>Disassembler", ")", ";", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "getThe<ISA_LIT>64Target", "(", ")", ",", "create<ISA_LIT>Disassembler", ")", ";"], "ground_truth": ["}"], "File": "RISCVDisassembler13", "Func": "LLVMInitializeRISCVDisassembler", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6340, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "MachineInstr", "*", "NewMI", "=", "BuildMI", "(", "MBB", ",", "InsPt", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "Exec", ")", ".", "addReg", "(", "Exec", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "LoweredEndCf", ".", "insert", "(", "NewMI", ")", ";", "if", "(", "LIS", ")", "LIS", "->", "ReplaceMachineInstrInMaps", "(", "MI", ",", "*", "NewMI", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "if", "(", "LIS", ")", "LIS", "->", "handleMove", "(", "*", "NewMI", ")", ";"], "ground_truth": ["return", "SplitBB", ";"], "File": "SILowerControlFlow30", "Func": "emitEndCf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6341, "Length": 80, "Cover_Rate": 0.3524229074889868, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "LLVMTargetMachine", "(", "T", ",", "computeDataLayout", "(", "TT", ")", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "getEffectiveRelocModel", "(", "TT", ",", "RM", ")", ",", "CM", ",", "OL", ")", ",", "TLOF", "(", "make_unique", "<", "TargetLoweringObjectFileELF", ">", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "RISCVTargetMachine13", "Func": "RISCVTargetMachine", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6342, "Length": 84, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "op", ")", "!=", "PLUS", "||", "GET_MODE", "(", "op", ")", "!=", "Pmode", "||", "!", "register_operand", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "Pmode", ")", "||", "!", "(", "GET_CODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", "&&", "SMALL_INT", "(", "INTVAL", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ")", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "arc3", "Func": "store_update_operand", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6343, "Length": 64, "Cover_Rate": 0.6213592233009708, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "const", "GlobalVariable", "*", "GVar", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "UnderlyingGV", ")", ")", "{", "if", "(", "(", "GVar", "->", "isConstant", "(", ")", "&&", "UnderlyingGV", "->", "isLocalLinkage", "(", "GV", "->", "getLinkage", "(", ")", ")", ")", "||", "(", "GVar", "->", "hasSection", "(", ")", "&&", "StringRef", "(", "GVar", "->", "getSection", "(", ")", ")", ".", "startswith", "(", "<STR_LIT>", ")", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "GA", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "GA", ")", ";"], "File": "XCoreISelLowering4", "Func": "getGlobalAddressWrapper", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6344, "Length": 87, "Cover_Rate": 0.5117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "BigStack", ")", "return", ";", "const", "uint16_t", "*", "CSRegs", "=", "RegInfo", "->", "getCalleeSavedRegs", "(", ")", ";", "uint16_t", "ExtraReg", "=", "<STR_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "CSRegs", "[", "i", "]", ";", "++", "i", ")", "{", "if", "(", "<STR_LIT>", ".", "contains", "(", "CSRegs", "[", "i", "]", ")", "&&", "!", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "CSRegs", "[", "i", "]", ")", ")", "{", "ExtraReg", "=", "CSRegs", "[", "i", "]", ";", "break", ";", "}", "}", "if", "(", "ExtraReg", "!=", "<NUM_LIT>", ")", "{", "MF", ".", "getRegInfo", "(", ")", ".", "setPhysRegUsed", "(", "ExtraReg", ")", ";", "}", "else", "{", "assert", "(", "RS", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["const", "TargetRegisterClass", "*", "RC", "=", "&", "<STR_LIT>", ";"], "File": "AArch64FrameLowering24", "Func": "processFunctionBeforeCalleeSavedScan", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6345, "Length": 114, "Cover_Rate": 0.3931034482758621, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "LaneSize", "=", "Mask", ".", "size", "(", ")", "/", "<NUM_LIT>", ";", "bool", "LaneCrossing", "[", "<NUM_LIT>", "]", "=", "{", "false", ",", "false", "}", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "Size", "=", "Mask", ".", "size", "(", ")", ";", "i", "<", "Size", ";", "++", "i", ")", "if", "(", "Mask", "[", "i", "]", ">=", "<NUM_LIT>", "&&", "(", "Mask", "[", "i", "]", "%", "Size", ")", "/", "LaneSize", "!=", "i", "/", "LaneSize", ")", "LaneCrossing", "[", "(", "Mask", "[", "i", "]", "%", "Size", ")", "/", "LaneSize", "]", "=", "true", ";", "if", "(", "!", "LaneCrossing", "[", "<NUM_LIT>", "]", "||", "!", "LaneCrossing", "[", "<NUM_LIT>", "]", ")", "return", "splitAndLowerVectorShuffle", "(", "DL", ",", "VT", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ";", "if", "(", "isSingleInputShuffleMask", "(", "Mask", ")", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "FlippedBlendMask", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "Size", "=", "Mask", ".", "size", "(", ")", ";", "i", "<", "Size", ";", "++", "i", ")", "FlippedBlendMask", ".", "push_back", "(", "Mask", "[", "i", "]", "<", "<NUM_LIT>", "?", "-", "<NUM_LIT>", ":", "(", "(", "(", "Mask", "[", "i", "]", "%", "Size", ")", "/", "LaneSize", "==", "i", "/", "LaneSize", ")", "?", "Mask", "[", "i", "]", ":", "Mask", "[", "i", "]", "%", "LaneSize", "+", "(", "i", "/", "LaneSize", ")", "*", "LaneSize", "+", "Size", ")", ")", ";", "unsigned", "PERMMask", "=", "<NUM_LIT>", "|", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "SDValue", "Flipped", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "V1", ",", "DAG", ".", "getConstant", "(", "PERMMask", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "DL", ",", "V1", ",", "Flipped", ",", "FlippedBlendMask", ")", ";", "}"], "ground_truth": ["return", "lowerVectorShuffleAsDecomposedShuffleBlend", "(", "DL", ",", "VT", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ";"], "File": "X86ISelLowering1", "Func": "lowerVectorShuffleAsLanePermuteAndBlend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6346, "Length": 285, "Cover_Rate": 0.8636363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "SelectAddrModeImm12", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "OffImm", ")", "{", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "N", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "{", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "!", "(", "Subtarget", "->", "useMovt", "(", ")", "&&", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "else", "Base", "=", "N", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelDAGToDAG101", "Func": "SelectAddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6347, "Length": 162, "Cover_Rate": 0.49240121580547114, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "BB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MF", "->", "push_back", "(", "BB", ")", ";", "unsigned", "MaxAlign", "=", "Log2_32", "(", "MCP", "->", "getConstantPoolAlignment", "(", ")", ")", ";", "BB", "->", "setAlignment", "(", "AlignConstantIslands", "?", "MaxAlign", ":", "<NUM_LIT>", ")", ";", "MF", "->", "ensureAlignment", "(", "BB", "->", "getAlignment", "(", ")", ")", ";", "SmallVector", "<", "MachineBasicBlock", "::", "iterator", ",", "<NUM_LIT>", ">", "InsPoint", "(", "MaxAlign", "+", "<NUM_LIT>", ",", "BB", "->", "end", "(", ")", ")", ";", "const", "std", "::", "vector", "<", "MachineConstantPoolEntry", ">", "&", "CPs", "=", "MCP", "->", "getConstants", "(", ")", ";", "const", "TargetData", "&", "TD", "=", "*", "MF", "->", "getTarget", "(", ")", ".", "getTargetData", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CPs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Size", "=", "TD", ".", "getTypeAllocSize", "(", "CPs", "[", "i", "]", ".", "getType", "(", ")", ")", ";", "assert", "(", "Size", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "Align", "=", "CPs", "[", "i", "]", ".", "getAlignment", "(", ")", ";", "assert", "(", "isPowerOf2_32", "(", "Align", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "Size", "%", "Align", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "LogAlign", "=", "Log2_32", "(", "Align", ")", ";", "MachineBasicBlock", "::", "iterator", "InsAt", "=", "InsPoint", "[", "LogAlign", "]", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "*", "BB", ",", "InsAt", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "i", ")", ".", "addConstantPoolIndex", "(", "i", ")", ".", "addImm", "(", "Size", ")", ";"], "ground_truth": ["CPEMIs", ".", "push_back", "(", "CPEMI", ")", ";"], "File": "ARMConstantIslandPass26", "Func": "doInitialPlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6348, "Length": 251, "Cover_Rate": 0.6914600550964187, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "va_list", "ap", ";", "if", "(", "stream", "==", "NULL", "&&", "dump_file", ")", "stream", "=", "dump_file", ";"], "ground_truth": ["va_start", "(", "ap", ",", "caller", ")", ";"], "File": "avr-log", "Func": "avr_vdump", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6349, "Length": 22, "Cover_Rate": 0.3728813559322034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "C", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "MulAmt", "=", "C", "->", "getZExtValue", "(", ")", ";", "if", "(", "isPowerOf2_64", "(", "MulAmt", ")", "||", "MulAmt", "==", "<NUM_LIT>", "||", "MulAmt", "==", "<NUM_LIT>", "||", "MulAmt", "==", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "MulAmt1", "=", "<NUM_LIT>", ";", "uint64_t", "MulAmt2", "=", "<NUM_LIT>", ";", "if", "(", "(", "MulAmt", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "MulAmt1", "=", "<NUM_LIT>", ";", "MulAmt2", "=", "MulAmt", "/", "<NUM_LIT>", ";", "}", "else", "if", "(", "(", "MulAmt", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "MulAmt1", "=", "<NUM_LIT>", ";", "MulAmt2", "=", "MulAmt", "/", "<NUM_LIT>", ";", "}", "else", "if", "(", "(", "MulAmt", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "MulAmt1", "=", "<NUM_LIT>", ";", "MulAmt2", "=", "MulAmt", "/", "<NUM_LIT>", ";", "}", "if", "(", "MulAmt2", "&&", "(", "isPowerOf2_64", "(", "MulAmt2", ")", "||", "MulAmt2", "==", "<NUM_LIT>", "||", "MulAmt2", "==", "<NUM_LIT>", "||", "MulAmt2", "==", "<NUM_LIT>", ")", ")", "{", "DebugLoc", "DL", "=", "N", "->", "getDebugLoc", "(", ")", ";"], "ground_truth": ["if", "(", "isPowerOf2_64", "(", "MulAmt2", ")", "&&", "!", "(", "N", "->", "hasOneUse", "(", ")", "&&", "N", "->", "use_begin", "(", ")", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "std", "::", "swap", "(", "MulAmt1", ",", "MulAmt2", ")", ";"], "File": "X86ISelLowering114", "Func": "PerformMulCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6350, "Length": 219, "Cover_Rate": 0.5069444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCSubtargetInfo", "*", "create<ISA_LIT>MCSubtargetInfo", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "if", "(", "CPU", ".", "empty", "(", ")", ")", "CPU", "=", "<STR_LIT>", ";"], "ground_truth": ["return", "create<ISA_LIT>MCSubtargetInfoImpl", "(", "TT", ",", "CPU", ",", "CPU", ",", "FS", ")", ";"], "File": "VEMCTargetDesc", "Func": "createVEMCSubtargetInfo", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6351, "Length": 41, "Cover_Rate": 0.9761904761904762, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vtstq_u16", "(", "uint16x8_t", "__a", ",", "uint16x8_t", "__b", ")", "{", "return", "(", "uint16x8_t", ")", "(", "(", "__a", "&", "__b", ")", "!=", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vtstq_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6352, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>CallLowering", "::", "<ISA_LIT>CallLowering", "(", "const", "<ISA_LIT>TargetLowering", "&", "TLI", ")", ":", "CallLowering", "(", "&", "TLI", ")", "{"], "ground_truth": ["}"], "File": "M88kCallLowering", "Func": "M88kCallLowering", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6353, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "The<ISA_LIT>64Target", ",", "create<ISA_LIT>64Disassembler", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCDisassembler", "(", "The<ISA_LIT>64elTarget", ",", "create<ISA_LIT>64elDisassembler", ")", ";"], "File": "MipsDisassembler10", "Func": "LLVMInitializeMipsDisassembler", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6354, "Length": 18, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "RegSize", "=", "<NUM_LIT>", ";", "<ISA_LIT>FI", "->", "adjustLoadArgsFI", "(", "MFI", ")", ";", "<ISA_LIT>FI", "->", "adjustStoreVarArgsFI", "(", "MFI", ")", ";", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "MFI", "->", "setObjectOffset", "(", "MFI", "->", "CreateStackObject", "(", "RegSize", ",", "RegSize", ",", "true", ")", ",", "StackOffset", ")", ";", "<ISA_LIT>FI", "->", "setFPStackOffset", "(", "StackOffset", ")", ";", "TopCPUSavedRegOff", "=", "StackOffset", ";", "StackOffset", "+=", "RegSize", ";", "}"], "ground_truth": ["if", "(", "MFI", "->", "adjustsStack", "(", ")", ")", "{"], "File": "MBlazeRegisterInfo3", "Func": "adjustMBlazeStackFrame", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6355, "Length": 70, "Cover_Rate": 0.3977272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterInfo", "&", "RI", "=", "*", "TM", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "stackReg", "=", "RI", ".", "getFrameRegister", "(", "*", "MF", ")", ";", "unsigned", "returnReg", "=", "RI", ".", "getRARegister", "(", ")", ";", "unsigned", "stackSize", "=", "MF", "->", "getFrameInfo", "(", ")", "->", "getStackSize", "(", ")", ";", "if", "(", "OutStreamer", ".", "hasRawTextSupport", "(", ")", ")", "OutStreamer", ".", "EmitRawText", "(", "<STR_LIT>", "+", "StringRef", "(", "<ISA_LIT>InstPrinter", "::", "getRegisterName", "(", "stackReg", ")", ")", ".", "lower", "(", ")", "+", "<STR_LIT>", "+", "Twine", "(", "stackSize", ")", "+", "<STR_LIT>", "+", "StringRef", "(", "<ISA_LIT>InstPrinter", "::", "getRegisterName", "(", "returnReg", ")", ")", ".", "lower", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "rvexAsmPrinter", "Func": "emitFrameDirective", "Target": "rvex", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 6356, "Length": 98, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addFGR32AsmRegOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getFGR32Reg", "(", ")", ")", ")", ";"], "File": "MipsAsmParser19", "Func": "addFGR32AsmRegOperands", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6357, "Length": 35, "Cover_Rate": 0.5737704918032787, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Tmp", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "Tmp", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<NUM_LIT>", ")", ")", ";", "Tmp", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "Tmp", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["Tmp", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";"], "File": "X86MCNaCl1", "Func": "EmitTrap", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6358, "Length": 60, "Cover_Rate": 0.5084745762711864, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>LinuxAsmPrinter", "(", "formatted_raw_ostream", "&", "O", ",", "TargetMachine", "&", "TM", ",", "MCStreamer", "&", "Streamer", ")", ":", "<ISA_LIT>AsmPrinter", "(", "O", ",", "TM", ",", "Streamer", ")", "{"], "ground_truth": ["}"], "File": "PPCAsmPrinter107", "Func": "PPCLinuxAsmPrinter", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6359, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "DPDenormModeDefault", "=", "hasFP64FP16Denormals", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", "?", "FP_DENORM_FLUSH_NONE", ":", "FP_DENORM_FLUSH_IN_FLUSH_OUT", ";"], "ground_truth": ["int", "Mode", "=", "SPDenormMode", "|", "(", "DPDenormModeDefault", "<<", "<NUM_LIT>", ")", ";"], "File": "SIISelLowering10", "Func": "getSPDenormModeValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6360, "Length": 27, "Cover_Rate": 0.36, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "ia64_free_sched_context", "(", "void", "*", "_sc", ")", "{", "gcc_assert", "(", "_sc", "!=", "NULL", ")", ";", "free", "(", "_sc", ")", ";"], "ground_truth": ["}"], "File": "ia64", "Func": "ia64_free_sched_context", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6361, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumLaneElts", ";", "++", "i", ")", "{", "if", "(", "Mask", "[", "l", "+", "i", "]", "==", "-", "<NUM_LIT>", ")", "continue", ";", "assert", "(", "Mask", "[", "l", "+", "i", "]", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "int", "LaneIdx", "=", "(", "Mask", "[", "l", "+", "i", "]", "%", "NumElts", ")", "-", "l", ";", "if", "(", "LaneIdx", "<", "<NUM_LIT>", "||", "LaneIdx", ">=", "NumLaneElts", ")", "return", "SDValue", "(", ")", ";", "int", "StartIdx", "=", "i", "-", "LaneIdx", ";", "if", "(", "StartIdx", "==", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "int", "CandidateRotation", "=", "StartIdx", "<", "<NUM_LIT>", "?", "-", "StartIdx", ":", "NumLaneElts", "-", "StartIdx", ";", "if", "(", "Rotation", "==", "<NUM_LIT>", ")", "Rotation", "=", "CandidateRotation", ";", "else", "if", "(", "Rotation", "!=", "CandidateRotation", ")", "return", "SDValue", "(", ")", ";", "SDValue", "MaskV", "=", "Mask", "[", "l", "+", "i", "]", "<", "NumElts", "?", "V1", ":", "V2", ";", "SDValue", "&", "TargetV", "=", "StartIdx", "<", "<NUM_LIT>", "?", "Hi", ":", "Lo", ";", "if", "(", "!", "TargetV", ")", "TargetV", "=", "MaskV", ";", "else", "if", "(", "TargetV", "!=", "MaskV", ")", "return", "SDValue", "(", ")", ";", "}", "}", "assert", "(", "Rotation", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "Lo", "||", "Hi", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "Lo", ")", "Lo", "=", "Hi", ";"], "ground_truth": ["else", "if", "(", "!", "Hi", ")", "Hi", "=", "Lo", ";"], "File": "X86ISelLowering208", "Func": "lowerVectorShuffleAsByteRotate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6362, "Length": 218, "Cover_Rate": 0.3688663282571912, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>TargetAsmStreamer", "(", "S", ",", "OS", ")", ";"], "ground_truth": ["}"], "File": "VEMCTargetDesc", "Func": "createTargetAsmStreamer", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6363, "Length": 10, "Cover_Rate": 0.3225806451612903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "PR_REGNO_P", "(", "regno", ")", "&&", "(", "mode", ")", "==", "BImode", ")", "return", "<NUM_LIT>", ";", "if", "(", "(", "PR_REGNO_P", "(", "regno", ")", "||", "GR_REGNO_P", "(", "regno", ")", ")", "&&", "mode", "==", "CCImode", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "FR_REGNO_P", "(", "regno", ")", "&&", "mode", "==", "XFmode", ")", "return", "<NUM_LIT>", ";"], "File": "ia64", "Func": "ia64_hard_regno_nregs", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6364, "Length": 51, "Cover_Rate": 0.425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Subtarget", "->", "hasNEON", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "VT", ".", "getScalarSizeInBits", "(", ")", "<=", "<NUM_LIT>", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelLowering (2)5", "Func": "preferIncOfAddToSubOfNot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6365, "Length": 30, "Cover_Rate": 0.6122448979591837, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "unsigned", "FrameReg", "=", "TRI", "->", "getFrameRegister", "(", "MF", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "FrameReg", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "FrameReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "FrameReg", ")", ".", "addReg", "(", "FrameReg", ")", ";", "FPOffset", "=", "<NUM_LIT>", ";", "}"], "ground_truth": ["BuildStackAdjustment", "(", "MF", ",", "MBB", ",", "MI", ",", "DL", ",", "ScratchReg", ",", "StackSize", ",", "FPOffset", ")", ";"], "File": "Z80oldFrameLowering", "Func": "emitPrologue", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6366, "Length": 100, "Cover_Rate": 0.31446540880503143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Amount", "=", "(", "Amount", "+", "Align", "-", "<NUM_LIT>", ")", "/", "Align", "*", "Align", ";", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "<STR_LIT>", ")", ";", "bool", "is<ISA_LIT>", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", ";", "unsigned", "Opc", "=", "Old", "->", "getOpcode", "(", ")", ";", "int", "PIdx", "=", "Old", "->", "findFirstPredOperandIdx", "(", ")", ";", "<STR_LIT>", "Pred", "=", "(", "PIdx", "==", "-", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "(", "<STR_LIT>", ")", "Old", "->", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "{", "unsigned", "PredReg", "=", "Old", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "emitSPUpdate", "(", "is<ISA_LIT>", ",", "MBB", ",", "I", ",", "dl", ",", "TII", ",", "-", "Amount", ",", "Pred", ",", "PredReg", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMBaseRegisterInfo1", "Func": "eliminateCallFramePseudoInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6367, "Length": 141, "Cover_Rate": 0.4684385382059801, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Func", ".", "getName", "(", ")", "!=", "<STR_LIT>", "&&", "Func", ".", "getName", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "Constant", "*", "Exp", "=", "dyn_cast", "<", "Constant", ">", "(", "CI", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ")", ")", "if", "(", "ConstantFP", "*", "CFP", "=", "dyn_cast_or_null", "<", "ConstantFP", ">", "(", "Exp", "->", "getSplatValue", "(", ")", ")", ")", "{", "if", "(", "!", "CI", "->", "hasNoInfs", "(", ")", "||", "!", "CI", "->", "hasApproxFunc", "(", ")", ")", "return", "false", ";", "if", "(", "!", "CFP", "->", "isExactlyValue", "(", "<NUM_LIT>", ")", "&&", "!", "CFP", "->", "isExactlyValue", "(", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "CFP", "->", "isExactlyValue", "(", "<NUM_LIT>", ")", "&&", "!", "CI", "->", "hasNoSignedZeros", "(", ")", ")", "return", "false", ";", "CI", "->", "setCalledFunction", "(", "<STR_LIT>", "(", "&", "M", ",", "<STR_LIT>", ",", "CI", "->", "getType", "(", ")", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "PPCLowerMASSVEntries3", "Func": "handlePowSpecialCases", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6368, "Length": 140, "Cover_Rate": 0.8383233532934131, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Table", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Index", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "auto", "&", "TD", "=", "DAG", ".", "getDataLayout", "(", ")", ";", "EVT", "PTy", "=", "getPointerTy", "(", "TD", ")", ";", "unsigned", "EntrySize", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getJumpTableInfo", "(", ")", "->", "getEntrySize", "(", "TD", ")", ";", "Index", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PTy", ",", "Index", ",", "DAG", ".", "getConstant", "(", "EntrySize", ",", "DL", ",", "PTy", ")", ")", ";", "SDValue", "Addr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PTy", ",", "Index", ",", "Table", ")", ";", "EVT", "MemVT", "=", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "EntrySize", "*", "<NUM_LIT>", ")", ";", "Addr", "=", "DAG", ".", "getExtLoad", "(", "<STR_LIT>", ",", "DL", ",", "PTy", ",", "Chain", ",", "Addr", ",", "MachinePointerInfo", "::", "getJumpTable", "(", ")", ",", "MemVT", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "Addr", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "if", "(", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "||", "ABI", ".", "IsN64", "(", ")", ")", "{", "Addr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PTy", ",", "Addr", ",", "getPICJumpTableRelocBase", "(", "Table", ",", "DAG", ")", ")", ";", "}"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Chain", ",", "Addr", ")", ";"], "File": "MipsISelLowering83", "Func": "lowerBR_JT", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6369, "Length": 229, "Cover_Rate": 0.8609022556390977, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "<ISA_LIT>Operand", "::", "Ptr", "CreateExpr", "(", "const", "<ISA_LIT>AsmParser", "*", "AsmParser", ",", "const", "class", "MCExpr", "*", "Expr", ",", "SMLoc", "S", ")", "{", "auto", "Op", "=", "llvm", "::", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "Expression", ",", "AsmParser", ")", ";", "Op", "->", "Expr", "=", "Expr", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";"], "ground_truth": ["return", "Op", ";"], "File": "AMDGPUAsmParser14", "Func": "CreateExpr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6370, "Length": 57, "Cover_Rate": 0.9827586206896551, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstructionSelector", "::", "isWorthFoldingIntoExtendedReg", "(", "MachineInstr", "&", "MI", ",", "const", "MachineRegisterInfo", "&", "MRI", ")", "const", "{", "Register", "DefReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "MRI", ".", "hasOneUse", "(", "DefReg", ")", "||", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getFunction", "(", ")", ".", "hasMinSize", "(", ")", ")", "return", "true", ";", "if", "(", "!", "STI", ".", "hasLSLFast", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "all_of", "(", "MRI", ".", "use_instructions", "(", "DefReg", ")", ",", "[", "]", "(", "MachineInstr", "&", "Use", ")", "{", "return", "Use", ".", "mayLoadOrStore", "(", ")", ";", "}", ")", ";"], "File": "AArch64InstructionSelector10", "Func": "isWorthFoldingIntoExtendedReg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6371, "Length": 100, "Cover_Rate": 0.9900990099009901, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "X86IREmitter", "Func": "visitVPERMILP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6372, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_pmulhrsw512_mask", "(", "(", "__v32hi", ")", "__A", ",", "(", "__v32hi", ")", "__B", ",", "(", "__v32hi", ")", "_mm512_setzero_si512", "(", ")", ",", "(", "__mmask32", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin", "Func": "_mm512_maskz_mulhrs_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6373, "Length": 30, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "clobbered_regs", "[", "<NUM_LIT>", "]", ";", "if", "(", "!", "TARGET_CPU_ZARCH", ")", "cfun", "->", "machine", "->", "split_branches_pending_p", "=", "true", ";", "do", "{", "frame_size", "=", "cfun_frame_layout", ".", "frame_size", ";", "base_used", "=", "cfun", "->", "machine", "->", "split_branches_pending_p", "||", "current_function_uses_const_pool", "||", "(", "!", "DISP_IN_RANGE", "(", "-", "frame_size", ")", "&&", "!", "CONST_OK_FOR_K", "(", "-", "frame_size", ")", ")", ";", "if", "(", "!", "base_used", ")", "cfun", "->", "machine", "->", "base_reg", "=", "NULL_RTX", ";", "else", "if", "(", "current_function_is_leaf", "&&", "!", "regs_ever_live", "[", "<NUM_LIT>", "]", ")", "cfun", "->", "machine", "->", "base_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "else", "cfun", "->", "machine", "->", "base_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "BASE_REGNUM", ")", ";", "s390_register_info", "(", "clobbered_regs", ")", ";", "s390_frame_info", "(", ")", ";", "}", "while", "(", "frame_size", "!=", "cfun_frame_layout", ".", "frame_size", ")", ";"], "ground_truth": ["}"], "File": "s3903", "Func": "s390_init_frame_layout", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6374, "Length": 124, "Cover_Rate": 0.9051094890510949, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TargetTriple", ".", "isOSWindows", "(", ")", ";"], "ground_truth": ["}"], "File": "AArch64Subtarget (2)", "Func": "isTargetWindows", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6375, "Length": 8, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "Imm", ".", "MustExtend", "=", "false", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";"], "ground_truth": ["return", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "(", "Op", ")", ";"], "File": "HexagonAsmParser (2)", "Func": "CreateImm", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6376, "Length": 31, "Cover_Rate": 0.43661971830985913, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperandInfo", "*", "UseInfo", "=", "&", "UseMCID", ".", "OpInfo", "[", "UseIdx", "]", ";", "if", "(", "UseInfo", "->", "isLookupPtrRegClass", "(", ")", ")", "{", "if", "(", "UseInfo", "->", "RegClass", "!=", "<NUM_LIT>", ")", "return", "false", ";", "}", "else", "{", "if", "(", "UseInfo", "->", "RegClass", "!=", "<STR_LIT>", "&&", "UseInfo", "->", "RegClass", "!=", "<STR_LIT>", ")", "return", "false", ";", "}", "if", "(", "UseInfo", "->", "Constraints", "!=", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "ZeroReg", ";", "if", "(", "UseInfo", "->", "isLookupPtrRegClass", "(", ")", ")", "{", "bool", "is<ISA_LIT>64", "=", "TM", ".", "getSubtargetImpl", "(", ")", "->", "is<ISA_LIT>64", "(", ")", ";", "ZeroReg", "=", "is<ISA_LIT>64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "{", "ZeroReg", "=", "UseInfo", "->", "RegClass", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "bool", "DeleteDef", "=", "MRI", "->", "hasOneNonDBGUse", "(", "Reg", ")", ";", "UseMI", "->", "getOperand", "(", "UseIdx", ")", ".", "setReg", "(", "ZeroReg", ")", ";", "if", "(", "DeleteDef", ")", "DefMI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "PPCInstrInfo (2)", "Func": "FoldImmediate", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6377, "Length": 149, "Cover_Rate": 0.43440233236151604, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vhsub_s32", "(", "int32x2_t", "__a", ",", "int32x2_t", "__b", ")", "{", "return", "(", "int32x2_t", ")", "__builtin_neon_vhsubsv2si", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vhsub_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6378, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "QII", "->", "isDeallocRet", "(", "MI", ")", ")", "{", "if", "(", "DepReg", "==", "QRI", "->", "getFrameRegister", "(", ")", "||", "DepReg", "==", "QRI", "->", "getStackRegister", "(", ")", ")", "return", "true", ";", "}", "const", "TargetRegisterClass", "*", "RC", "=", "QRI", "->", "getMinimalPhysRegClass", "(", "DepReg", ")", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "return", "true", ";", "}"], "ground_truth": ["if", "(", "IsIndirectCall", "(", "MI", ")", "&&", "(", "DepType", "==", "SDep", "::", "Data", ")", ")", "{"], "File": "HexagonVLIWPacketizer", "Func": "IsCallDependent", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6379, "Length": 73, "Cover_Rate": 0.3989071038251366, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "SDValue", "Elt", "=", "DAG", ".", "getShuffleScalarElt", "(", "N", ",", "i", ")", ";", "if", "(", "!", "Elt", ".", "getNode", "(", ")", "||", "(", "Elt", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "!", "<STR_LIT>", "(", "Elt", ".", "getNode", "(", ")", ")", ")", ")", "return", "false", ";", "if", "(", "!", "Base", ")", "{", "Base", "=", "Elt", ".", "getNode", "(", ")", ";", "if", "(", "Base", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "continue", ";", "}", "if", "(", "Elt", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "continue", ";", "if", "(", "!", "TLI", ".", "isConsecutiveLoad", "(", "Elt", ".", "getNode", "(", ")", ",", "Base", ",", "EVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ",", "i", ",", "MFI", ")", ")", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "X86ISelLowering160", "Func": "EltsFromConsecutiveLoads", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6380, "Length": 123, "Cover_Rate": 0.5616438356164384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "<NUM_LIT>", ")", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addFPImm", "(", "FPImm", ")", ")", ";"], "ground_truth": ["else", "{"], "File": "ARMFastISel56", "Func": "FastEmitInst_rf", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6381, "Length": 69, "Cover_Rate": 0.4011627906976744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "OffsetAI", ")", "return", "Base", ";", "int64_t", "Offset", "=", "OffsetAI", ".", "getSExtValue", "(", ")", ";", "return", "MCBinaryExpr", "::", "CreateAdd", "(", "Base", ",", "MCConstantExpr", "::", "Create", "(", "Offset", ",", "Ctx", ")", ",", "Ctx", ")", ";", "}", "case", "Instruction", "::", "Trunc", ":", "case", "Instruction", "::", "BitCast", ":", "return", "LowerConstant", "(", "CE", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "AP", ")", ";", "case", "Instruction", "::", "IntToPtr", ":", "{", "const", "DataLayout", "&", "TD", "=", "*", "AP", ".", "TM", ".", "getDataLayout", "(", ")", ";", "Constant", "*", "Op", "=", "CE", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Op", "=", "ConstantExpr", "::", "getIntegerCast", "(", "Op", ",", "TD", ".", "getIntPtrType", "(", "CV", "->", "getContext", "(", ")", ")", ",", "false", ")", ";", "return", "LowerConstant", "(", "Op", ",", "AP", ")", ";", "}", "case", "Instruction", "::", "PtrToInt", ":", "{", "const", "DataLayout", "&", "TD", "=", "*", "AP", ".", "TM", ".", "getDataLayout", "(", ")", ";", "Constant", "*", "Op", "=", "CE", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Type", "*", "Ty", "=", "CE", "->", "getType", "(", ")", ";", "const", "MCExpr", "*", "OpExpr", "=", "LowerConstant", "(", "Op", ",", "AP", ")", ";", "if", "(", "TD", ".", "getTypeAllocSize", "(", "Ty", ")", "==", "TD", ".", "getTypeAllocSize", "(", "Op", "->", "getType", "(", ")", ")", ")", "return", "OpExpr", ";", "unsigned", "InBits", "=", "TD", ".", "getTypeAllocSizeInBits", "(", "Op", "->", "getType", "(", ")", ")", ";", "const", "MCExpr", "*", "MaskExpr", "=", "MCConstantExpr", "::", "Create", "(", "~", "<NUM_LIT>", ">>", "(", "<NUM_LIT>", "-", "InBits", ")", ",", "Ctx", ")", ";", "return", "MCBinaryExpr", "::", "CreateAnd", "(", "OpExpr", ",", "MaskExpr", ",", "Ctx", ")", ";", "}", "case", "Instruction", "::", "Add", ":", "case", "Instruction", "::", "Sub", ":", "case", "Instruction", "::", "Mul", ":", "case", "Instruction", "::", "SDiv", ":", "case", "Instruction", "::", "SRem", ":", "case", "Instruction", "::", "Shl", ":", "case", "Instruction", "::", "And", ":", "case", "Instruction", "::", "Or", ":", "case", "Instruction", "::", "Xor", ":", "{", "const", "MCExpr", "*", "LHS", "=", "LowerConstant", "(", "CE", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "AP", ")", ";", "const", "MCExpr", "*", "RHS", "=", "LowerConstant", "(", "CE", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "AP", ")", ";", "switch", "(", "CE", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "Instruction", "::", "Add", ":"], "ground_truth": ["return", "MCBinaryExpr", "::", "CreateAdd", "(", "LHS", ",", "RHS", ",", "Ctx", ")", ";"], "File": "NVPTXAsmPrinter24", "Func": "LowerConstant", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6382, "Length": 359, "Cover_Rate": 0.4351515151515152, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "set_optab_libfunc", "(", "sdiv_optab", ",", "SFmode", ",", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "add_optab", ",", "DFmode", ",", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "sub_optab", ",", "DFmode", ",", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "smul_optab", ",", "DFmode", ",", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "sdiv_optab", ",", "DFmode", ",", "<STR_LIT>", ")", ";", "set_conv_libfunc", "(", "sext_optab", ",", "DFmode", ",", "SFmode", ",", "<STR_LIT>", ")", ";", "set_conv_libfunc", "(", "trunc_optab", ",", "SFmode", ",", "DFmode", ",", "<STR_LIT>", ")", ";", "set_conv_libfunc", "(", "sfix_optab", ",", "SImode", ",", "SFmode", ",", "<STR_LIT>", ")", ";", "set_conv_libfunc", "(", "sfix_optab", ",", "DImode", ",", "SFmode", ",", "<STR_LIT>", ")", ";", "set_conv_libfunc", "(", "sfix_optab", ",", "SImode", ",", "DFmode", ",", "<STR_LIT>", ")", ";", "set_conv_libfunc", "(", "sfix_optab", ",", "DImode", ",", "DFmode", ",", "<STR_LIT>", ")", ";", "set_conv_libfunc", "(", "ufix_optab", ",", "SImode", ",", "SFmode", ",", "<STR_LIT>", ")", ";", "set_conv_libfunc", "(", "ufix_optab", ",", "DImode", ",", "SFmode", ",", "<STR_LIT>", ")", ";", "set_conv_libfunc", "(", "ufix_optab", ",", "SImode", ",", "DFmode", ",", "<STR_LIT>", ")", ";", "set_conv_libfunc", "(", "ufix_optab", ",", "DImode", ",", "DFmode", ",", "<STR_LIT>", ")", ";", "set_conv_libfunc", "(", "sfloat_optab", ",", "SFmode", ",", "SImode", ",", "<STR_LIT>", ")", ";", "set_conv_libfunc", "(", "sfloat_optab", ",", "SFmode", ",", "DImode", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["set_conv_libfunc", "(", "sfloat_optab", ",", "DFmode", ",", "SImode", ",", "<STR_LIT>", ")", ";"], "File": "frv", "Func": "frv_init_libfuncs", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 6383, "Length": 188, "Cover_Rate": 0.5497076023391813, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MachineLocation", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SparcAsmPrinter16", "Func": "getDebugValueLocation", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6384, "Length": 27, "Cover_Rate": 0.34177215189873417, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const_tree", "fn", ",", "fntype", ";", "fn", "=", "NULL_TREE", ";", "if", "(", "fntype_or_decl", "&&", "DECL_P", "(", "fntype_or_decl", ")", ")", "fn", "=", "fntype_or_decl", ";", "fntype", "=", "fn", "?", "TREE_TYPE", "(", "fn", ")", ":", "fntype_or_decl", ";", "if", "(", "(", "valtype", "&&", "POINTER_BOUNDS_TYPE_P", "(", "valtype", ")", ")", "||", "POINTER_BOUNDS_MODE_P", "(", "mode", ")", ")", "return", "gen_rtx_REG", "(", "BNDmode", ",", "FIRST_BND_REG", ")", ";", "else", "if", "(", "TARGET_64BIT", "&&", "ix86_function_type_abi", "(", "fntype", ")", "==", "MS_ABI", ")", "return", "function_value_ms_64", "(", "orig_mode", ",", "mode", ",", "valtype", ")", ";", "else", "if", "(", "TARGET_64BIT", ")", "return", "function_value_64", "(", "orig_mode", ",", "mode", ",", "valtype", ")", ";"], "ground_truth": ["else", "return", "function_value_32", "(", "orig_mode", ",", "mode", ",", "fntype", ",", "fn", ")", ";"], "File": "i3864", "Func": "ix86_function_value_1", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6385, "Length": 107, "Cover_Rate": 0.856, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "decodeOperand_VReg_64", "(", "MCInst", "&", "Inst", ",", "unsigned", "Imm", ",", "uint64_t", "Addr", ",", "const", "void", "*", "Decoder", ")", "{", "auto", "DAsm", "=", "static_cast", "<", "const", "<ISA_LIT>Disassembler", "*", ">", "(", "Decoder", ")", ";", "return", "addOperand", "(", "Inst", ",", "DAsm", "->", "decodeSrcOp", "(", "<ISA_LIT>Disassembler", "::", "OPW64", ",", "Imm", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler15", "Func": "decodeOperand_VReg_64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6386, "Length": 51, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>DynAllocaExpander", "(", ")", ";"], "ground_truth": ["}"], "File": "X86DynAllocaExpander", "Func": "createX86DynAllocaExpander", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6387, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "cfun", "->", "machine", "->", "has_hardware_loops", ")", "bfin_reorg_loops", "(", ")", ";", "workaround_speculation", "(", ")", ";", "if", "(", "flag_var_tracking", ")", "{", "timevar_push", "(", "TV_VAR_TRACKING", ")", ";", "variable_tracking_main", "(", ")", ";", "reorder_var_tracking_notes", "(", ")", ";", "timevar_pop", "(", "TV_VAR_TRACKING", ")", ";", "}"], "ground_truth": ["df_finish_pass", "(", "false", ")", ";"], "File": "bfin", "Func": "bfin_reorg", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 6388, "Length": 45, "Cover_Rate": 0.37815126050420167, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_p64_s8", "(", "int8x16_t", "__a", ")", "{", "return", "(", "poly64x2_t", ")", "__builtin_neon_vreinterpretv2div16qi", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vreinterpretq_p64_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6389, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasAES", ";"], "ground_truth": ["}"], "File": "AArch64Subtarget (2)1", "Func": "hasAES", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6390, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "Count", "=", "<NUM_LIT>", ";", "MBBI", "!=", "E", "&&", "Count", "<", "Limit", ";", "++", "MBBI", ")", "{", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "continue", ";", "++", "Count", ";", "if", "(", "isMatchingUpdateInsn", "(", "*", "I", ",", "MI", ",", "BaseReg", ",", "UnscaledOffset", ")", ")", "return", "MBBI", ";", "trackRegDefsUses", "(", "MI", ",", "ModifiedRegs", ",", "UsedRegs", ",", "TRI", ")", ";", "if", "(", "ModifiedRegs", "[", "BaseReg", "]", "||", "UsedRegs", "[", "BaseReg", "]", ")", "return", "E", ";"], "ground_truth": ["}"], "File": "AArch64LoadStoreOptimizer", "Func": "findMatchingUpdateInsnForward", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6391, "Length": 83, "Cover_Rate": 0.32936507936507936, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "createAMDGPUISelDag", "(", "getAMDGPUTargetMachine", "(", ")", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUTargetMachine32", "Func": "addInstSelector", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6392, "Length": 13, "Cover_Rate": 0.6190476190476191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "return", ";", "}", "case", "<STR_LIT>", ":", "{", "assert", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", ")", ";", "assert", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "std", "::", "vector", "<", "EVT", ">", "NodeTys", ";", "SDValue", "Ops", "[", "<NUM_LIT>", "]", ",", "Result", ",", "MFFSreg", ",", "InFlag", ",", "FPreg", ";", "NodeTys", ".", "push_back", "(", "<STR_LIT>", ")", ";", "NodeTys", ".", "push_back", "(", "<STR_LIT>", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "NodeTys", ",", "&", "InFlag", ",", "<NUM_LIT>", ")", ";", "MFFSreg", "=", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "NodeTys", ".", "clear", "(", ")", ";", "NodeTys", ".", "push_back", "(", "<STR_LIT>", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "InFlag", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "NodeTys", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "InFlag", "=", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "NodeTys", ".", "clear", "(", ")", ";", "NodeTys", ".", "push_back", "(", "<STR_LIT>", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "InFlag", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "NodeTys", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "InFlag", "=", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "NodeTys", ".", "clear", "(", ")", ";", "NodeTys", ".", "push_back", "(", "<STR_LIT>", ")", ";", "NodeTys", ".", "push_back", "(", "<STR_LIT>", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "Lo", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "Hi", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "InFlag", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "NodeTys", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "FPreg", "=", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "NodeTys", ".", "clear", "(", ")", ";", "NodeTys", ".", "push_back", "(", "<STR_LIT>", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["Ops", "[", "<NUM_LIT>", "]", "=", "MFFSreg", ";"], "File": "PPCISelLowering113", "Func": "ReplaceNodeResults", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6393, "Length": 394, "Cover_Rate": 0.5751824817518248, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "Static", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "V0", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "GlobalBaseReg", ")", ".", "addReg", "(", "V0", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "return", ";", "}", "MF", ".", "getRegInfo", "(", ")", ".", "addLiveIn", "(", "<STR_LIT>", ")", ";", "MBB", ".", "addLiveIn", "(", "<STR_LIT>", ")", ";", "if", "(", "Subtarget", "->", "isABI_N32", "(", ")", ")", "{", "const", "GlobalValue", "*", "FName", "=", "MF", ".", "getFunction", "(", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "V0", ")", ".", "addGlobalAddress", "(", "FName", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "V1", ")", ".", "addReg", "(", "V0", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "GlobalBaseReg", ")", ".", "addReg", "(", "V1", ")", ".", "addGlobalAddress", "(", "FName", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "return", ";", "}", "assert", "(", "Subtarget", "->", "isABI_O32", "(", ")", ")", ";", "MF", ".", "getRegInfo", "(", ")", ".", "addLiveIn", "(", "<STR_LIT>", ")", ";", "MBB", ".", "addLiveIn", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "GlobalBaseReg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MipsSEISelDAGToDAG54", "Func": "initGlobalBaseReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6394, "Length": 260, "Cover_Rate": 0.4276315789473684, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "unsigned", "ELF32_CalleeSavedRegs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ";", "static", "const", "unsigned", "Macho64_CalleeSavedRegs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ";", "if", "(", "Subtarget", ".", "isMachoABI", "(", ")", ")", "return", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", "?", "Macho64_CalleeSavedRegs", ":", "Macho32_CalleeSavedRegs", ";", "return", "ELF32_CalleeSavedRegs", ";"], "ground_truth": ["}"], "File": "PPCRegisterInfo23", "Func": "getCalleeSavedRegs", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6395, "Length": 313, "Cover_Rate": 0.36143187066974597, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ";"], "ground_truth": ["}"], "File": "ARMAsmParser108", "Func": "hasV6Ops", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6396, "Length": 11, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "LLVM_ATTRIBUTE_UNUSED", "clearFeature", "(", "MCSubtargetInfo", "*", "STI", ",", "uint64_t", "F", ")", "{"], "ground_truth": ["uint64_t", "FB", "=", "STI", "->", "getFeatureBits", "(", ")", ".", "to_ullong", "(", ")", ";"], "File": "HexagonMCTargetDesc11", "Func": "clearFeature", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6397, "Length": 26, "Cover_Rate": 0.5909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "CC", "=", "parseCondCodeString", "(", "Head", ")", ";", "if", "(", "CC", "==", "<STR_LIT>", ")", "return", "Error", "(", "SuffixLoc", ",", "<STR_LIT>", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateToken", "(", "<STR_LIT>", ",", "SuffixLoc", ",", "getContext", "(", ")", ",", "true", ")", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateCondCode", "(", "CC", ",", "NameLoc", ",", "NameLoc", ",", "getContext", "(", ")", ")", ")", ";", "}", "while", "(", "Next", "!=", "StringRef", "::", "npos", ")", "{", "Start", "=", "Next", ";", "Next", "=", "Name", ".", "find", "(", "'.'", ",", "Start", "+", "<NUM_LIT>", ")", ";", "Head", "=", "Name", ".", "slice", "(", "Start", ",", "Next", ")", ";", "SMLoc", "SuffixLoc", "=", "SMLoc", "::", "getFromPointer", "(", "NameLoc", ".", "getPointer", "(", ")", "+", "(", "Head", ".", "data", "(", ")", "-", "Name", ".", "data", "(", ")", ")", "+", "<NUM_LIT>", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateToken", "(", "Head", ",", "SuffixLoc", ",", "getContext", "(", ")", ",", "true", ")", ")", ";", "}", "bool", "condCodeFourthOperand", "=", "(", "Head", "==", "<STR_LIT>", "||", "Head", "==", "<STR_LIT>", "||", "Head", "==", "<STR_LIT>", "||", "Head", "==", "<STR_LIT>", "||", "Head", "==", "<STR_LIT>", "||", "Head", "==", "<STR_LIT>", "||", "Head", "==", "<STR_LIT>", "||", "Head", "==", "<STR_LIT>", "||", "Head", "==", "<STR_LIT>", ")", ";", "bool", "condCodeSecondOperand", "=", "(", "Head", "==", "<STR_LIT>", "||", "Head", "==", "<STR_LIT>", ")", ";", "bool", "condCodeThirdOperand", "=", "(", "Head", "==", "<STR_LIT>", "||", "Head", "==", "<STR_LIT>", "||", "Head", "==", "<STR_LIT>", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "unsigned", "N", "=", "<NUM_LIT>", ";", "do", "{", "if", "(", "parseOperand", "(", "Operands", ",", "(", "N", "==", "<NUM_LIT>", "&&", "condCodeFourthOperand", ")", "||", "(", "N", "==", "<NUM_LIT>", "&&", "condCodeThirdOperand", ")", "||", "(", "N", "==", "<NUM_LIT>", "&&", "condCodeSecondOperand", ")", ",", "condCodeSecondOperand", "||", "condCodeThirdOperand", ")", ")", "{", "return", "true", ";", "}", "if", "(", "parseOptionalToken", "(", "AsmToken", "::", "RBrac", ")", ")", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateToken", "(", "<STR_LIT>", ",", "getLoc", "(", ")", ",", "getContext", "(", ")", ")", ")", ";", "if", "(", "parseOptionalToken", "(", "AsmToken", "::", "Exclaim", ")", ")", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateToken", "(", "<STR_LIT>", ",", "getLoc", "(", ")", ",", "getContext", "(", ")", ")", ")", ";", "if", "(", "parseOptionalToken", "(", "AsmToken", "::", "RCurly", ")", ")", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateToken", "(", "<STR_LIT>", ",", "getLoc", "(", ")", ",", "getContext", "(", ")", ")", ")", ";", "++", "N", ";", "}", "while", "(", "parseOptionalToken", "(", "AsmToken", "::", "Comma", ")", ")", ";", "}"], "ground_truth": ["if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "<STR_LIT>", ")", ")", "return", "true", ";"], "File": "AArch64AsmParser1", "Func": "ParseInstruction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6398, "Length": 399, "Cover_Rate": 0.5181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter1", "Func": "getLdStmModeOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6399, "Length": 37, "Cover_Rate": 0.40217391304347827, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "df_analyze", "(", ")", ";", "if", "(", "flag_var_tracking", ")", "{", "timevar_push", "(", "TV_VAR_TRACKING", ")", ";", "variable_tracking_main", "(", ")", ";", "reorder_var_tracking_notes", "(", ")", ";", "timevar_pop", "(", "TV_VAR_TRACKING", ")", ";", "}", "df_finish_pass", "(", "false", ")", ";"], "ground_truth": ["}"], "File": "tilepro", "Func": "tilepro_reorg", "Target": "tilepro", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 6400, "Length": 35, "Cover_Rate": 0.42168674698795183, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "disassembler", "(", "Decoder", ")", ".", "getContext", "(", ")", ";"], "ground_truth": ["}"], "File": "HexagonDisassembler13", "Func": "contextFromDecoder", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6401, "Length": 11, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCRegisterInfo", "*", "create<ISA_LIT>MCRegisterInfo", "(", "StringRef", "TT", ")", "{", "MCRegisterInfo", "*", "X", "=", "new", "MCRegisterInfo", "(", ")", ";", "Init<ISA_LIT>MCRegisterInfo", "(", "X", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "X", ";"], "File": "PTXMCTargetDesc", "Func": "createPTXMCRegisterInfo", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6402, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TREE_CODE", "(", "*", "node", ")", "!=", "FUNCTION_TYPE", "&&", "TREE_CODE", "(", "*", "node", ")", "!=", "METHOD_TYPE", "&&", "TREE_CODE", "(", "*", "node", ")", "!=", "FIELD_DECL", "&&", "TREE_CODE", "(", "*", "node", ")", "!=", "TYPE_DECL", ")", "{", "warning", "(", "OPT_Wattributes", ",", "<STR_LIT>", ",", "name", ")", ";", "*", "no_add_attrs", "=", "true", ";"], "ground_truth": ["}"], "File": "i386-options", "Func": "ix86_handle_force_align_arg_pointer_attribute", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6403, "Length": 50, "Cover_Rate": 0.6756756756756757, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetELFStreamer", "::", "emitDirectiveOptionNoRelax", "(", ")", "{"], "ground_truth": ["}"], "File": "RISCVELFStreamer (2)", "Func": "emitDirectiveOptionNoRelax", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6404, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "isAIXABI", "(", ")", ")", "{", "M", ".", "getOrInsertGlobal", "(", "AIXSSPCanaryWordName", ",", "Type", "::", "getInt8PtrTy", "(", "M", ".", "getContext", "(", ")", ")", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "PPCISelLowering109", "Func": "insertSSPDeclarations", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6405, "Length": 30, "Cover_Rate": 0.5084745762711864, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "storeStackInputValue", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "SL", ",", "SDValue", "Chain", ",", "SDValue", "ArgVal", ",", "int64_t", "Offset", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachinePointerInfo", "DstInfo", "=", "MachinePointerInfo", "::", "getStack", "(", "MF", ",", "Offset", ")", ";", "SDValue", "Ptr", "=", "DAG", ".", "getConstant", "(", "Offset", ",", "SL", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Chain", ",", "SL", ",", "ArgVal", ",", "Ptr", ",", "DstInfo", ",", "<NUM_LIT>", ",", "MachineMemOperand", "::", "MODereferenceable", ")", ";"], "File": "AMDGPUISelLowering (2)2", "Func": "storeStackInputValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6406, "Length": 85, "Cover_Rate": 0.9340659340659341, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CostLoopCMP", "(", ")", "{"], "ground_truth": ["}"], "File": "TPCCostModelEmitter", "Func": "CostLoopCMP", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6407, "Length": 5, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Subtarget", "=", "&", "Fn", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";"], "ground_truth": ["return", "AsmPrinter", "::", "runOnMachineFunction", "(", "Fn", ")", ";"], "File": "HexagonAsmPrinter12", "Func": "runOnMachineFunction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6408, "Length": 20, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "info1", ".", "get_ma", "(", ")", "!=", "info2", ".", "get_ma", "(", ")", ";"], "ground_truth": ["}"], "File": "riscv-vsetvl", "Func": "different_mask_policy_p", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6409, "Length": 14, "Cover_Rate": 0.4827586206896552, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "I", "=", "addFrameReference", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "Mask", ")", ",", "FI", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "for", "(", "size_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "CSI", ".", "size", "(", ")", ";", "++", "i", ")", "{", "I", ".", "addReg", "(", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ",", "RegState", "::", "ImplicitDefine", ")", ";", "addMemOperand", "(", "I", ",", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "M680x0FrameLowering", "Func": "restoreCalleeSavedRegisters", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6410, "Length": 90, "Cover_Rate": 0.3964757709251101, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "*", "__a", "=", "__aarch64_vget_lane_any", "(", "__b", ",", "__lane", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon3_vst1q_lane_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6411, "Length": 11, "Cover_Rate": 0.44, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "CreateBitfield", "(", "unsigned", "LSB", ",", "unsigned", "Width", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "auto", "Op", "=", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "k_BitfieldDescriptor", ")", ";", "Op", "->", "Bitfield", ".", "LSB", "=", "LSB", ";", "Op", "->", "Bitfield", ".", "Width", "=", "Width", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";"], "ground_truth": ["return", "Op", ";"], "File": "ARMAsmParser (2)2", "Func": "CreateBitfield", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6412, "Length": 64, "Cover_Rate": 0.9846153846153847, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assemble_name", "(", "stream", ",", "name", ")", ";", "fprintf", "(", "stream", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "SYMBOL_REF_FLAGS", "(", "symbol", ")", "&", "SYMBOL_FLAG_ADDRESS", ")", "{", "assemble_name", "(", "stream", ",", "name", ")", ";", "fprintf", "(", "stream", ",", "<STR_LIT>", ",", "(", "long", ")", "INTVAL", "(", "avr_eval_addr_attrib", "(", "symbol", ")", ")", ")", ";", "}", "else", "if", "(", "local_p", ")", "error_at", "(", "DECL_SOURCE_LOCATION", "(", "decl", ")", ",", "<STR_LIT>", ",", "decl", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "avr4", "Func": "avr_asm_output_aligned_decl_common", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6413, "Length": 71, "Cover_Rate": 0.33649289099526064, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TILEGX_PIC_TEXT_LABEL_REGNUM", "!=", "INVALID_REGNUM", ")", "{", "fixed_regs", "[", "TILEGX_PIC_TEXT_LABEL_REGNUM", "]", "=", "<NUM_LIT>", ";", "call_used_regs", "[", "TILEGX_PIC_TEXT_LABEL_REGNUM", "]", "=", "<NUM_LIT>", ";", "}", "if", "(", "PIC_OFFSET_TABLE_REGNUM", "!=", "INVALID_REGNUM", ")", "{", "fixed_regs", "[", "PIC_OFFSET_TABLE_REGNUM", "]", "=", "<NUM_LIT>", ";", "call_used_regs", "[", "PIC_OFFSET_TABLE_REGNUM", "]", "=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "tilegx2", "Func": "tilegx_conditional_register_usage", "Target": "tilegx", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 6414, "Length": 44, "Cover_Rate": 0.7457627118644068, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "RecordRelocation", "(", "MachObjectWriter", "*", "Writer", ",", "const", "MCAssembler", "&", "Asm", ",", "const", "MCAsmLayout", "&", "Layout", ",", "const", "MCFragment", "*", "Fragment", ",", "const", "MCFixup", "&", "Fixup", ",", "MCValue", "Target", ",", "uint64_t", "&", "FixedValue", ")", "override", "{", "if", "(", "Writer", "->", "is64Bit", "(", ")", ")", "Record<ISA_LIT>_64Relocation", "(", "Writer", ",", "Asm", ",", "Layout", ",", "Fragment", ",", "Fixup", ",", "Target", ",", "FixedValue", ")", ";", "else", "Record<ISA_LIT>Relocation", "(", "Writer", ",", "Asm", ",", "Layout", ",", "Fragment", ",", "Fixup", ",", "Target", ",", "FixedValue", ")", ";"], "ground_truth": ["}"], "File": "X86MachObjectWriter", "Func": "RecordRelocation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6415, "Length": 80, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<ISA_LIT>ProcFamily", "==", "IntelAtom", ";"], "ground_truth": ["}"], "File": "X86Subtarget (2)", "Func": "isAtom", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6416, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_pandq512_mask", "(", "(", "__v8di", ")", "__A", ",", "(", "__v8di", ")", "__B", ",", "(", "__v8di", ")", "__W", ",", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_mask_and_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6417, "Length": 25, "Cover_Rate": 0.4716981132075472, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NonKernelOnly", "=", "true", ";", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "NonKernelOnly", "=", "true", ";", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AMDGPUAnnotateKernelFeatures15", "Func": "intrinsicToAttrName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6418, "Length": 74, "Cover_Rate": 0.43529411764705883, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasMul64", ";"], "ground_truth": ["}"], "File": "MBlazeSubtarget", "Func": "hasMul64", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6419, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>ISelDag", "(", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "Comet2TargetMachine", "Func": "addInstSelector", "Target": "Comet2", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6420, "Length": 14, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "Base", "=", "LowerConstant", "(", "CE", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "AP", ")", ";", "if", "(", "Offset", "==", "<NUM_LIT>", ")", "return", "Base", ";", "unsigned", "PtrSize", "=", "TD", ".", "getPointerTypeSizeInBits", "(", "PtrVal", "->", "getType", "(", ")", ")", ";", "if", "(", "PtrSize", "!=", "<NUM_LIT>", ")", "{", "int", "SExtAmount", "=", "<NUM_LIT>", "-", "PtrSize", ";", "Offset", "=", "(", "Offset", "<<", "SExtAmount", ")", ">>", "SExtAmount", ";", "}", "return", "MCBinaryExpr", "::", "CreateAdd", "(", "Base", ",", "MCConstantExpr", "::", "Create", "(", "Offset", ",", "Ctx", ")", ",", "Ctx", ")", ";", "}", "case", "Instruction", "::", "Trunc", ":", "case", "Instruction", "::", "BitCast", ":", "return", "LowerConstant", "(", "CE", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "AP", ")", ";", "case", "Instruction", "::", "IntToPtr", ":", "{", "const", "DataLayout", "&", "TD", "=", "*", "AP", ".", "TM", ".", "getDataLayout", "(", ")", ";", "Constant", "*", "Op", "=", "CE", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Op", "=", "ConstantExpr", "::", "getIntegerCast", "(", "Op", ",", "TD", ".", "getIntPtrType", "(", "CE", "->", "getType", "(", ")", ")", ",", "false", ")", ";", "return", "LowerConstant", "(", "Op", ",", "AP", ")", ";", "}", "case", "Instruction", "::", "PtrToInt", ":", "{", "const", "DataLayout", "&", "TD", "=", "*", "AP", ".", "TM", ".", "getDataLayout", "(", ")", ";", "Constant", "*", "Op", "=", "CE", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Type", "*", "Ty", "=", "CE", "->", "getType", "(", ")", ";", "const", "MCExpr", "*", "OpExpr", "=", "LowerConstant", "(", "Op", ",", "AP", ")", ";", "if", "(", "TD", ".", "getTypeAllocSize", "(", "Ty", ")", "==", "TD", ".", "getTypeAllocSize", "(", "Op", "->", "getType", "(", ")", ")", ")", "return", "OpExpr", ";", "unsigned", "InBits", "=", "TD", ".", "getTypeAllocSizeInBits", "(", "Op", "->", "getType", "(", ")", ")", ";", "const", "MCExpr", "*", "MaskExpr", "=", "MCConstantExpr", "::", "Create", "(", "~", "<NUM_LIT>", ">>", "(", "<NUM_LIT>", "-", "InBits", ")", ",", "Ctx", ")", ";", "return", "MCBinaryExpr", "::", "CreateAnd", "(", "OpExpr", ",", "MaskExpr", ",", "Ctx", ")", ";", "}", "case", "Instruction", "::", "Add", ":", "case", "Instruction", "::", "Sub", ":", "case", "Instruction", "::", "Mul", ":", "case", "Instruction", "::", "SDiv", ":", "case", "Instruction", "::", "SRem", ":", "case", "Instruction", "::", "Shl", ":", "case", "Instruction", "::", "And", ":", "case", "Instruction", "::", "Or", ":", "case", "Instruction", "::", "Xor", ":", "{", "const", "MCExpr", "*", "LHS", "=", "LowerConstant", "(", "CE", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "AP", ")", ";", "const", "MCExpr", "*", "RHS", "=", "LowerConstant", "(", "CE", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "AP", ")", ";", "switch", "(", "CE", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "Instruction", "::", "Add", ":", "return", "MCBinaryExpr", "::", "CreateAdd", "(", "LHS", ",", "RHS", ",", "Ctx", ")", ";", "case", "Instruction", "::", "Sub", ":", "return", "MCBinaryExpr", "::", "CreateSub", "(", "LHS", ",", "RHS", ",", "Ctx", ")", ";", "case", "Instruction", "::", "Mul", ":", "return", "MCBinaryExpr", "::", "CreateMul", "(", "LHS", ",", "RHS", ",", "Ctx", ")", ";"], "ground_truth": ["case", "Instruction", "::", "SDiv", ":", "return", "MCBinaryExpr", "::", "CreateDiv", "(", "LHS", ",", "RHS", ",", "Ctx", ")", ";"], "File": "NVPTXAsmPrinter14", "Func": "LowerConstant", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6421, "Length": 458, "Cover_Rate": 0.5186862967157417, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ebTargetMachine", "::", "<ISA_LIT>ebTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "Optional", "<", "CodeModel", "::", "Model", ">", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "JIT", ")", ":", "<ISA_LIT>TargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "JIT", ",", "false", ")", "{"], "ground_truth": ["}"], "File": "Cpu0TargetMachine4", "Func": "Cpu0ebTargetMachine", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6422, "Length": 74, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "<STR_LIT>", ":", "break", ";", "case", "<STR_LIT>", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";", "break", ";", "}"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";"], "File": "ARMDisassembler", "Func": "DecodeThumbAddSpecialReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6423, "Length": 42, "Cover_Rate": 0.3088235294117647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "unsigned", "Opc", "=", "Inst", ".", "getOpcode", "(", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "Opc", ")", ";", "if", "(", "(", "Desc", ".", "TSFlags", "&", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "true", ";"], "ground_truth": ["int", "DMaskIdx", "=", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "dmask", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "validateMIMGGatherDMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6424, "Length": 49, "Cover_Rate": 0.49, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "C", ".", "CallConstructionID", "==", "MachineOutlinerTailCall", ")", "{", "Opc", "=", "isThumb", "?", "Subtarget", ".", "isTargetMachO", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ":", "<STR_LIT>", ";", "MIB", "=", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ")", ".", "addGlobalAddress", "(", "M", ".", "getNamedValue", "(", "MF", ".", "getName", "(", ")", ")", ")", ";", "if", "(", "isThumb", ")", "MIB", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "It", "=", "MBB", ".", "insert", "(", "It", ",", "MIB", ")", ";", "return", "It", ";", "}", "Opc", "=", "isThumb", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MachineInstrBuilder", "CallMIB", "=", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ")", ";", "if", "(", "isThumb", ")", "CallMIB", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "CallMIB", ".", "addGlobalAddress", "(", "M", ".", "getNamedValue", "(", "MF", ".", "getName", "(", ")", ")", ")", ";", "if", "(", "C", ".", "CallConstructionID", "==", "MachineOutlinerNoLRSave", "||", "C", ".", "CallConstructionID", "==", "MachineOutlinerThunk", ")", "{", "It", "=", "MBB", ".", "insert", "(", "It", ",", "CallMIB", ")", ";"], "ground_truth": ["return", "It", ";"], "File": "ARMBaseInstrInfo15", "Func": "insertOutlinedCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6425, "Length": 168, "Cover_Rate": 0.3853211009174312, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "FPtr", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Nest", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "bool", "is<ISA_LIT>64", "=", "(", "PtrVT", "==", "<STR_LIT>", ")", ";", "Type", "*", "IntPtrTy", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "getIntPtrType", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Entry", ".", "Ty", "=", "IntPtrTy", ";", "Entry", ".", "Node", "=", "Trmp", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "DAG", ".", "getConstant", "(", "is<ISA_LIT>64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "dl", ",", "is<ISA_LIT>64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "FPtr", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Nest", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "Chain", ")", ".", "setLibCallee", "(", "CallingConv", "::", "C", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "DAG", ".", "getExternalSymbol", "(", "<STR_LIT>", ",", "PtrVT", ")", ",", "std", "::", "move", "(", "Args", ")", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "CLI", ")", ";", "return", "CallResult", ".", "second", ";"], "ground_truth": ["}"], "File": "PPCISelLowering100", "Func": "LowerINIT_TRAMPOLINE", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6426, "Length": 228, "Cover_Rate": 0.8113879003558719, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasStdExtZvamo", ";"], "ground_truth": ["}"], "File": "RISCVSubtarget", "Func": "hasStdExtZvamo", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6427, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "ix86_mode_priority", "(", "int", ",", "int", "n", ")", "{", "return", "n", ";"], "ground_truth": ["}"], "File": "i386", "Func": "ix86_mode_priority", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6428, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "int", "rest_of_insert_endbranch", "(", "void", ")", "{", "timevar_push", "(", "TV_MACH_DEP", ")", ";", "rtx", "cet_eb", ";", "rtx_insn", "*", "insn", ";", "basic_block", "bb", ";", "if", "(", "!", "lookup_attribute", "(", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "TREE_TYPE", "(", "cfun", "->", "decl", ")", ")", ")", "&&", "!", "cgraph_node", "::", "get", "(", "cfun", "->", "decl", ")", "->", "only_called_directly_p", "(", ")", ")", "{", "cet_eb", "=", "gen_nop_endbr", "(", ")", ";", "bb", "=", "ENTRY_BLOCK_PTR_FOR_FN", "(", "cfun", ")", "->", "next_bb", ";", "insn", "=", "BB_HEAD", "(", "bb", ")", ";", "emit_insn_before", "(", "cet_eb", ",", "insn", ")", ";", "}", "bb", "=", "<NUM_LIT>", ";", "FOR_EACH_BB_FN", "(", "bb", ",", "cfun", ")", "{", "for", "(", "insn", "=", "BB_HEAD", "(", "bb", ")", ";", "insn", "!=", "NEXT_INSN", "(", "BB_END", "(", "bb", ")", ")", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "{", "if", "(", "CALL_P", "(", "insn", ")", ")", "{", "if", "(", "find_reg_note", "(", "insn", ",", "REG_SETJMP", ",", "NULL", ")", "==", "NULL", ")", "continue", ";", "cet_eb", "=", "gen_nop_endbr", "(", ")", ";", "emit_insn_after_setloc", "(", "cet_eb", ",", "insn", ",", "INSN_LOCATION", "(", "insn", ")", ")", ";", "continue", ";", "}", "if", "(", "JUMP_P", "(", "insn", ")", "&&", "flag_cet_switch", ")", "{", "rtx", "target", "=", "JUMP_LABEL", "(", "insn", ")", ";", "if", "(", "target", "==", "NULL_RTX", "||", "ANY_RETURN_P", "(", "target", ")", ")", "continue", ";", "rtx_insn", "*", "label", "=", "as_a", "<", "rtx_insn", "*", ">", "(", "target", ")", ";", "rtx_insn", "*", "table", "=", "next_insn", "(", "label", ")", ";", "if", "(", "table", "==", "NULL_RTX", "||", "!", "JUMP_TABLE_DATA_P", "(", "table", ")", ")", "continue", ";", "edge_iterator", "ei", ";", "edge", "e", ";", "basic_block", "dest_blk", ";", "FOR_EACH_EDGE", "(", "e", ",", "ei", ",", "bb", "->", "succs", ")", "{", "rtx_insn", "*", "insn", ";", "dest_blk", "=", "e", "->", "dest", ";", "insn", "=", "BB_HEAD", "(", "dest_blk", ")", ";", "gcc_assert", "(", "LABEL_P", "(", "insn", ")", ")", ";", "cet_eb", "=", "gen_nop_endbr", "(", ")", ";"], "ground_truth": ["emit_insn_after", "(", "cet_eb", ",", "insn", ")", ";"], "File": "i3867", "Func": "rest_of_insert_endbranch", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6429, "Length": 293, "Cover_Rate": 0.830028328611898, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetStreamer", "::", "emitSCWithSymOffset", "(", "unsigned", "Opcode", ",", "unsigned", "SrcReg", ",", "unsigned", "BaseReg", ",", "MCOperand", "&", "HiOperand", ",", "MCOperand", "&", "LoOperand", ",", "unsigned", "ATReg", ",", "SMLoc", "IDLoc", ",", "const", "MCSubtargetInfo", "*", "STI", ")", "{", "emitRX", "(", "<STR_LIT>", ",", "ATReg", ",", "HiOperand", ",", "IDLoc", ",", "STI", ")", ";", "if", "(", "!", "isMicro<ISA_LIT>", "(", "STI", ")", "&&", "is<ISA_LIT>R6", "(", "STI", ")", ")", "{", "emitRRX", "(", "<STR_LIT>", ",", "ATReg", ",", "ATReg", ",", "LoOperand", ",", "IDLoc", ",", "STI", ")", ";", "MCOperand", "Offset", "=", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", ")", ";", "emitRRRX", "(", "Opcode", ",", "SrcReg", ",", "SrcReg", ",", "ATReg", ",", "Offset", ",", "IDLoc", ",", "STI", ")", ";", "}", "else", "{", "if", "(", "BaseReg", "!=", "<STR_LIT>", ")", "emitRRR", "(", "<STR_LIT>", ",", "ATReg", ",", "ATReg", ",", "BaseReg", ",", "IDLoc", ",", "STI", ")", ";", "emitRRRX", "(", "Opcode", ",", "SrcReg", ",", "SrcReg", ",", "ATReg", ",", "LoOperand", ",", "IDLoc", ",", "STI", ")", ";"], "ground_truth": ["}"], "File": "MipsTargetStreamer40", "Func": "emitSCWithSymOffset", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6430, "Length": 145, "Cover_Rate": 0.9415584415584416, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "FrameReg", "==", "<STR_LIT>", ")", "return", "FrameReg", ";", "return", "get<ISA_LIT>SubSuperRegister", "(", "FrameReg", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86AsmInstrumentation1", "Func": "GetFrameReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6431, "Length": 18, "Cover_Rate": 0.4186046511627907, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>CopyElision", "::", "ExitScope", "(", "MachineBasicBlock", "*", "MBB", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MBB", "->", "getName", "(", ")", "<<", "'\\n'", ")", ";"], "ground_truth": ["}"], "File": "JVMCopyElision", "Func": "ExitScope", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6432, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "is<ISA_LIT>64", "&&", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", ")", "||", "(", "!", "is<ISA_LIT>64", "&&", "VT", "!=", "<STR_LIT>", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "bool", "is64Bit", "=", "is<ISA_LIT>64", "&&", "VT", "==", "<STR_LIT>", ";"], "ground_truth": ["unsigned", "Reg", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", "<STR_LIT>", ",", "is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "(", "isDarwinABI", "||", "is<ISA_LIT>64", ")", "?", "<NUM_LIT>", ":", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "(", "!", "is<ISA_LIT>64", "&&", "isDarwinABI", ")", "?", "<NUM_LIT>", ":"], "File": "PPCISelLowering (2)2", "Func": "getRegisterByName", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6433, "Length": 87, "Cover_Rate": 0.514792899408284, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PassConfig", "::", "addPreEmitPass", "(", ")", "{", "<ISA_LIT>TargetMachine", "&", "TM", "=", "get<ISA_LIT>TargetMachine", "(", ")", ";"], "ground_truth": ["addPass", "(", "create<ISA_LIT>DelaySlotFillerPass", "(", "TM", ")", ")", ";"], "File": "MipsTargetMachine2", "Func": "addPreEmitPass", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6434, "Length": 23, "Cover_Rate": 0.575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getTM", "<", "<ISA_LIT>TargetMachine", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "LC3bTargetMachine", "Func": "getLC3bTargetMachine", "Target": "LC3b", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6435, "Length": 9, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "castType", ";", "if", "(", "VT", ".", "is32BitVector", "(", ")", ")", "castType", "=", "<STR_LIT>", ";"], "ground_truth": ["else", "if", "(", "VT", ".", "is64BitVector", "(", ")", ")", "castType", "=", "<STR_LIT>", ";"], "File": "X86ParabixISelLowering", "Func": "getFullRegisterType", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6436, "Length": 28, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_m_psubb", "(", "__m64", "__m1", ",", "__m64", "__m2", ")", "{", "return", "_mm_sub_pi8", "(", "__m1", ",", "__m2", ")", ";"], "ground_truth": ["}"], "File": "mmintrin", "Func": "_m_psubb", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6437, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "flag_pic", "==", "<NUM_LIT>", ")", "{", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["else", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";"], "File": "nios2", "Func": "nios2_function_profiler", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6438, "Length": 109, "Cover_Rate": 0.6942675159235668, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "inlineAssignedExpr", "(", ")", "const", "override", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "X86MCExpr (2)", "Func": "inlineAssignedExpr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6439, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "parseAddress", "(", "Operands", ",", "BDLMem", ",", "<STR_LIT>", ",", "ADDR64Reg", ")", ";"], "ground_truth": ["}"], "File": "SystemZAsmParser (2)", "Func": "parseBDLAddr64", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6440, "Length": 13, "Cover_Rate": 0.5652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>IREmitter", "::", "visitATOMAND64_DAG", "(", "const", "SDNode", "*", "N", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "File": "X86IREmitter", "Func": "visitATOMAND64_DAG", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6441, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "mn10300_arg_partial_bytes", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "int", "size", ";", "int", "nregs", "=", "<NUM_LIT>", ";", "size", "=", "arg", ".", "promoted_size_in_bytes", "(", ")", ";", "cum", "->", "nbytes", "=", "(", "cum", "->", "nbytes", "+", "<NUM_LIT>", ")", "&", "~", "<NUM_LIT>", ";", "if", "(", "cum", "->", "nbytes", ">", "nregs", "*", "UNITS_PER_WORD", ")", "return", "<NUM_LIT>", ";", "if", "(", "cum", "->", "nbytes", "+", "size", "<=", "nregs", "*", "UNITS_PER_WORD", ")", "return", "<NUM_LIT>", ";", "if", "(", "arg", ".", "type", "==", "NULL_TREE", "&&", "cum", "->", "nbytes", "+", "size", ">", "nregs", "*", "UNITS_PER_WORD", ")", "return", "<NUM_LIT>", ";", "return", "nregs", "*", "UNITS_PER_WORD", "-", "cum", "->", "nbytes", ";"], "ground_truth": ["}"], "File": "mn10300", "Func": "mn10300_arg_partial_bytes", "Target": "mn10300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6442, "Length": 112, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ConstantFPSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "if", "(", "C", "->", "getValueAPF", "(", ")", ".", "isPosZero", "(", ")", ")", "return", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "lower<ISA_LIT>FPLogicOp", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering149", "Func": "PerformFORCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6443, "Length": 50, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "int", "rest_of_handle_trap_shadows", "(", "void", ")", "{"], "ground_truth": ["alpha_handle_trap_shadows", "(", ")", ";"], "File": "alpha", "Func": "rest_of_handle_trap_shadows", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6444, "Length": 12, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TRI", "=", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "STI", "=", "&", "MF", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";"], "ground_truth": ["++", "MFI", ")", "Modified", "|=", "ExpandMBB", "(", "*", "MFI", ")", ";"], "File": "ARMExpandPseudoInsts34", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6445, "Length": 69, "Cover_Rate": 0.6699029126213593, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqshruntq_m", "(", "uint8x16_t", "__a", ",", "int16x8_t", "__b", ",", "const", "int", "__imm", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__arm_vqshruntq_m_n_s16", "(", "__a", ",", "__b", ",", "__imm", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vqshruntq_m", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6446, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "getDUPLANEOp", "(", "EVT", "EltType", ")", "{", "if", "(", "EltType", "==", "<STR_LIT>", ")", "return", "<STR_LIT>", ";", "if", "(", "EltType", "==", "<STR_LIT>", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "EltType", "==", "<STR_LIT>", "||", "EltType", "==", "<STR_LIT>", ")", "return", "<STR_LIT>", ";"], "File": "AArch64ISelLowering23", "Func": "getDUPLANEOp", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6447, "Length": 39, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LiveBundle", "(", "unsigned", "m", "=", "<NUM_LIT>", ")", ":", "Mask", "(", "m", ")", ",", "FixCount", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "X86FloatingPoint21", "Func": "LiveBundle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6448, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "FoldReg", "=", "MI", ".", "getOperand", "(", "FoldIdx", ")", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "FoldReg", ")", "||", "<STR_LIT>", ".", "contains", "(", "FoldReg", ")", ")", "return", "TargetInstrInfo", "::", "canFoldCopy", "(", "MI", ",", "FoldIdx", ")", ";", "if", "(", "FoldReg", ".", "isVirtual", "(", ")", ")", "{", "const", "auto", "*", "RC", "=", "MI", ".", "getMF", "(", ")", "->", "getRegInfo", "(", ")", ".", "getRegClass", "(", "FoldReg", ")", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", "||", "RC", "==", "&", "<STR_LIT>", ")", "return", "TargetInstrInfo", "::", "canFoldCopy", "(", "MI", ",", "FoldIdx", ")", ";", "}", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "MOSInstrInfo", "Func": "canFoldCopy", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6449, "Length": 96, "Cover_Rate": 0.6486486486486487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint8_t", "Offset0", "=", "Offset0Imm", "->", "getImm", "(", ")", ";", "uint8_t", "Offset1", "=", "Offset1Imm", "->", "getImm", "(", ")", ";", "if", "(", "Offset1", ">", "Offset0", "&&", "Offset1", "-", "Offset0", "==", "<NUM_LIT>", ")", "{", "unsigned", "EltSize", ";", "if", "(", "LdSt", ".", "mayLoad", "(", ")", ")", "EltSize", "=", "TRI", "->", "getRegSizeInBits", "(", "*", "getOpRegClass", "(", "LdSt", ",", "<NUM_LIT>", ")", ")", "/", "<NUM_LIT>", ";", "else", "{", "assert", "(", "LdSt", ".", "mayStore", "(", ")", ")", ";", "int", "Data0Idx", "=", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "data0", ")", ";", "EltSize", "=", "TRI", "->", "getRegSizeInBits", "(", "*", "getOpRegClass", "(", "LdSt", ",", "Data0Idx", ")", ")", "/", "<NUM_LIT>", ";", "}", "if", "(", "isStride64", "(", "Opc", ")", ")", "EltSize", "*=", "<NUM_LIT>", ";", "const", "MachineOperand", "*", "AddrReg", "=", "getNamedOperand", "(", "LdSt", ",", "<STR_LIT>", "::", "addr", ")", ";", "BaseReg", "=", "AddrReg", "->", "getReg", "(", ")", ";", "Offset", "=", "EltSize", "*", "Offset0", ";", "return", "true", ";", "}", "return", "false", ";", "}", "if", "(", "isMUBUF", "(", "LdSt", ")", "||", "isMTBUF", "(", "LdSt", ")", ")", "{", "const", "MachineOperand", "*", "SOffset", "=", "getNamedOperand", "(", "LdSt", ",", "<STR_LIT>", "::", "soffset", ")", ";", "if", "(", "SOffset", "&&", "SOffset", "->", "isReg", "(", ")", ")", "return", "false", ";", "const", "MachineOperand", "*", "AddrReg", "=", "getNamedOperand", "(", "LdSt", ",", "<STR_LIT>", "::", "vaddr", ")", ";", "if", "(", "!", "AddrReg", ")", "return", "false", ";", "const", "MachineOperand", "*", "OffsetImm", "=", "getNamedOperand", "(", "LdSt", ",", "<STR_LIT>", "::", "offset", ")", ";", "BaseReg", "=", "AddrReg", "->", "getReg", "(", ")", ";", "Offset", "=", "OffsetImm", "->", "getImm", "(", ")", ";", "if", "(", "SOffset", ")", "Offset", "+=", "SOffset", "->", "getImm", "(", ")", ";", "return", "true", ";", "}", "if", "(", "isSMRD", "(", "LdSt", ")", ")", "{", "const", "MachineOperand", "*", "OffsetImm", "=", "getNamedOperand", "(", "LdSt", ",", "<STR_LIT>", "::", "offset", ")", ";", "if", "(", "!", "OffsetImm", ")", "return", "false", ";", "const", "MachineOperand", "*", "SBaseReg", "=", "getNamedOperand", "(", "LdSt", ",", "<STR_LIT>", "::", "sbase", ")", ";", "BaseReg", "=", "SBaseReg", "->", "getReg", "(", ")", ";", "Offset", "=", "OffsetImm", "->", "getImm", "(", ")", ";", "return", "true", ";", "}", "if", "(", "isFLAT", "(", "LdSt", ")", ")", "{"], "ground_truth": ["const", "MachineOperand", "*", "VAddr", "=", "getNamedOperand", "(", "LdSt", ",", "<STR_LIT>", "::", "vaddr", ")", ";"], "File": "SIInstrInfo (2)", "Func": "getMemOpBaseRegImmOfs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6450, "Length": 341, "Cover_Rate": 0.6046099290780141, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "DAG", ".", "ComputeMaskedBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "KnownZero", ",", "KnownOne", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "DAG", ".", "ComputeMaskedBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "KnownZero2", ",", "KnownOne2", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "assert", "(", "(", "KnownZero", "&", "KnownOne", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "KnownZero2", "&", "KnownOne2", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "KnownOne", "&=", "KnownOne2", ";"], "ground_truth": ["KnownZero", "&=", "KnownZero2", ";"], "File": "MandarinISelLowering", "Func": "computeMaskedBitsForTargetNode", "Target": "Mandarin", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6451, "Length": 77, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "mode", "==", "V2DImode", ")", "{", "if", "(", "GET_CODE", "(", "CONST_VECTOR_ELT", "(", "op", ",", "<NUM_LIT>", ")", ")", "!=", "CONST_INT", "||", "GET_CODE", "(", "CONST_VECTOR_ELT", "(", "op", ",", "<NUM_LIT>", ")", ")", "!=", "CONST_INT", ")", "return", "false", ";", "if", "(", "zero_constant", "(", "op", ",", "mode", ")", ")", "return", "true", ";", "if", "(", "INTVAL", "(", "CONST_VECTOR_ELT", "(", "op", ",", "<NUM_LIT>", ")", ")", "==", "-", "<NUM_LIT>", "&&", "INTVAL", "(", "CONST_VECTOR_ELT", "(", "op", ",", "<NUM_LIT>", ")", ")", "==", "-", "<NUM_LIT>", ")", "return", "true", ";", "return", "false", ";", "}", "else", "if", "(", "mode", "==", "V1TImode", ")", "return", "false", ";"], "ground_truth": ["step", "=", "GET_MODE_NUNITS", "(", "mode", ")", "/", "<NUM_LIT>", ";"], "File": "powerpcspe", "Func": "easy_altivec_constant", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6452, "Length": 103, "Cover_Rate": 0.412, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "shmask", ".", "ll", "[", "(", "(", "si_to_uint", "(", "a", ")", "+", "(", "unsigned", "int", ")", "(", "imm", ")", ")", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "return", "(", "(", "qword", ")", "(", "shmask", ".", "v", ")", ")", ";"], "ground_truth": ["}"], "File": "si2vmx", "Func": "si_cdd", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6453, "Length": 41, "Cover_Rate": 0.4659090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setSRetReturnReg", "(", "unsigned", "Reg", ")", "{", "SRetReturnReg", "=", "Reg", ";"], "ground_truth": ["}"], "File": "SparcMachineFunctionInfo14", "Func": "setSRetReturnReg", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6454, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "&", "MBB", "=", "*", "BI", ";", "MachineBasicBlock", "::", "iterator", "I", ",", "Next", ";", "for", "(", "I", "=", "MBB", ".", "begin", "(", ")", ";", "I", "!=", "MBB", ".", "end", "(", ")", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MI", "=", "*", "I", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "MachineOperand", "&", "Src", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Src", ".", "isImm", "(", ")", "&&", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "{", "int32_t", "ReverseImm", ";", "if", "(", "isReverseInlineImm", "(", "TII", ",", "Src", ",", "ReverseImm", ")", ")", "{", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "Src", ".", "setImm", "(", "ReverseImm", ")", ";", "continue", ";", "}", "}", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Next", "!=", "MBB", ".", "end", "(", ")", "&&", "(", "*", "Next", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "MachineInstr", "&", "NextMI", "=", "*", "Next", ";", "uint8_t", "Nop0", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "+", "<NUM_LIT>", ";", "uint8_t", "Nop1", "=", "NextMI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "+", "<NUM_LIT>", ";", "if", "(", "Nop0", "+", "Nop1", "<=", "<NUM_LIT>", ")", "{", "NextMI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "Nop0", "+", "Nop1", "-", "<NUM_LIT>", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "}", "continue", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "const", "MachineOperand", "*", "Dest", "=", "&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "*", "Src0", "=", "&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "*", "Src1", "=", "&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "Src0", "->", "isReg", "(", ")", "&&", "Src1", "->", "isReg", "(", ")", ")", "{", "if", "(", "TII", "->", "commuteInstruction", "(", "MI", ",", "false", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "std", "::", "swap", "(", "Src0", ",", "Src1", ")", ";", "}", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Dest", "->", "getReg", "(", ")", ")", "&&", "Src0", "->", "isReg", "(", ")", ")", "{", "MRI", ".", "setRegAllocationHint", "(", "Dest", "->", "getReg", "(", ")", ",", "<NUM_LIT>", ",", "Src0", "->", "getReg", "(", ")", ")", ";", "MRI", ".", "setRegAllocationHint", "(", "Src0", "->", "getReg", "(", ")", ",", "<NUM_LIT>", ",", "Dest", "->", "getReg", "(", ")", ")", ";", "continue", ";", "}", "if", "(", "Src0", "->", "isReg", "(", ")", "&&", "Src0", "->", "getReg", "(", ")", "==", "Dest", "->", "getReg", "(", ")", ")", "{", "if", "(", "Src1", "->", "isImm", "(", ")", "&&", "isKImmOperand", "(", "TII", ",", "*", "Src1", ")", ")", "{", "unsigned", "Opc", "=", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "Opc", ")", ")", ";", "MI", ".", "tieOperands", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "}", "}"], "ground_truth": ["if", "(", "MI", ".", "isCompare", "(", ")", "&&", "TII", "->", "isSOPC", "(", "MI", ")", ")", "{"], "File": "SIShrinkInstructions18", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6455, "Length": 496, "Cover_Rate": 0.359680928208847, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "MI", ":", "*", "B", ")", "{", "for", "(", "ConstMIOperands", "MO", "(", "MI", ")", ";", "MO", ".", "isValid", "(", ")", ";", "++", "MO", ")", "{", "if", "(", "!", "MO", "->", "isReg", "(", ")", "||", "!", "MO", "->", "isDef", "(", ")", ")", "continue", ";", "unsigned", "R", "=", "MO", "->", "getReg", "(", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "R", ")", ")", "continue", ";", "if", "(", "MRI", "->", "getRegClass", "(", "R", ")", "==", "&", "<STR_LIT>", ")", "PredDefs", "++", ";", "}", "}", "return", "PredDefs", ";"], "ground_truth": ["}"], "File": "HexagonEarlyIfConv2", "Func": "countPredicateDefs", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6456, "Length": 88, "Cover_Rate": 0.822429906542056, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_hsub_pi32", "(", "__m64", "__X", ",", "__m64", "__Y", ")", "{", "return", "(", "__m64", ")", "__builtin_ia32_phsubd", "(", "(", "__v2si", ")", "__X", ",", "(", "__v2si", ")", "__Y", ")", ";"], "ground_truth": ["}"], "File": "tmmintrin", "Func": "_mm_hsub_pi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6457, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "AllUsersSelectZero", "(", "SDNode", "*", "N", ")", "{", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "N", "->", "use_begin", "(", ")", ",", "UE", "=", "N", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "SDNode", "*", "User", "=", "*", "UI", ";", "if", "(", "!", "User", "->", "isMachineOpcode", "(", ")", ")", "return", "false", ";", "if", "(", "User", "->", "getMachineOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "User", "->", "getMachineOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "SDNode", "*", "Op1", "=", "User", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ";", "SDNode", "*", "Op2", "=", "User", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ";", "if", "(", "Op1", "==", "Op2", ")", "return", "false", ";", "if", "(", "!", "Op2", "->", "isMachineOpcode", "(", ")", ")", "return", "false", ";", "if", "(", "Op2", "->", "getMachineOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "Op2", "->", "getMachineOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op2", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "C", ")", "return", "false", ";", "if", "(", "!", "C", "->", "isZero", "(", ")", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "PPCISelDAGToDAG1", "Func": "AllUsersSelectZero", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6458, "Length": 189, "Cover_Rate": 0.9402985074626866, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vrev16q", "(", "uint8x16_t", "__a", ")", "{", "return", "__arm_vrev16q_u8", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vrev16q", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6459, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "ReqRetVT", "=", "ResultTypes", "[", "<NUM_LIT>", "]", ";", "EVT", "ReqRetEltVT", "=", "ReqRetVT", ".", "isVector", "(", ")", "?", "ReqRetVT", ".", "getVectorElementType", "(", ")", ":", "ReqRetVT", ";", "int", "ReqRetNumElts", "=", "ReqRetVT", ".", "isVector", "(", ")", "?", "ReqRetVT", ".", "getVectorNumElements", "(", ")", ":", "<NUM_LIT>", ";", "EVT", "AdjEltVT", "=", "Unpacked", "&&", "IsD16", "?", "<STR_LIT>", ":", "ReqRetEltVT", ";", "EVT", "AdjVT", "=", "Unpacked", "?", "ReqRetNumElts", ">", "<NUM_LIT>", "?", "EVT", "::", "getVectorVT", "(", "Context", ",", "AdjEltVT", ",", "ReqRetNumElts", ")", ":", "AdjEltVT", ":", "ReqRetVT", ";", "int", "NumElts", ";", "if", "(", "IsD16", "&&", "!", "Unpacked", ")", "NumElts", "=", "NumVDataDwords", "<<", "<NUM_LIT>", ";", "else", "NumElts", "=", "NumVDataDwords", ";", "EVT", "CastVT", "=", "NumElts", ">", "<NUM_LIT>", "?", "EVT", "::", "getVectorVT", "(", "Context", ",", "AdjEltVT", ",", "NumElts", ")", ":", "AdjEltVT", ";", "bool", "V6F16Special", "=", "false", ";", "if", "(", "NumElts", "==", "<NUM_LIT>", ")", "{", "CastVT", "=", "EVT", "::", "getVectorVT", "(", "Context", ",", "<STR_LIT>", ",", "NumElts", "/", "<NUM_LIT>", ")", ";", "DMaskPop", ">>=", "<NUM_LIT>", ";", "ReqRetNumElts", ">>=", "<NUM_LIT>", ";", "V6F16Special", "=", "true", ";", "AdjVT", "=", "<STR_LIT>", ";", "}", "SDValue", "N", "=", "SDValue", "(", "Result", ",", "<NUM_LIT>", ")", ";", "SDValue", "CastRes", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "CastVT", ",", "N", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "BVElts", ";", "if", "(", "CastVT", ".", "isVector", "(", ")", ")", "{", "DAG", ".", "ExtractVectorElements", "(", "CastRes", ",", "BVElts", ",", "<NUM_LIT>", ",", "DMaskPop", ")", ";", "}", "else", "{", "BVElts", ".", "push_back", "(", "CastRes", ")", ";", "}", "int", "ExtraElts", "=", "ReqRetNumElts", "-", "DMaskPop", ";", "while", "(", "ExtraElts", "--", ")", "BVElts", ".", "push_back", "(", "DAG", ".", "getUNDEF", "(", "AdjEltVT", ")", ")", ";", "SDValue", "PreTFCRes", ";", "if", "(", "ReqRetNumElts", ">", "<NUM_LIT>", ")", "{", "SDValue", "NewVec", "=", "DAG", ".", "getBuildVector", "(", "AdjVT", ",", "DL", ",", "BVElts", ")", ";", "if", "(", "IsD16", "&&", "Unpacked", ")", "PreTFCRes", "=", "adjustLoadValueTypeImpl", "(", "NewVec", ",", "ReqRetVT", ",", "DL", ",", "DAG", ",", "Unpacked", ")", ";", "else", "PreTFCRes", "=", "NewVec", ";", "}", "else", "{", "PreTFCRes", "=", "BVElts", "[", "<NUM_LIT>", "]", ";", "}", "if", "(", "V6F16Special", ")", "PreTFCRes", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "PreTFCRes", ")", ";", "if", "(", "!", "IsTexFail", ")", "{", "if", "(", "Result", "->", "getNumValues", "(", ")", ">", "<NUM_LIT>", ")", "return", "DAG", ".", "getMergeValues", "(", "{", "PreTFCRes", ",", "SDValue", "(", "Result", ",", "<NUM_LIT>", ")", "}", ",", "DL", ")", ";", "else", "return", "PreTFCRes", ";", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "TFCElt", ";", "DAG", ".", "ExtractVectorElements", "(", "N", ",", "TFCElt", ",", "DMaskPop", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["SDValue", "TFCRes", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ResultTypes", "[", "<NUM_LIT>", "]", ",", "TFCElt", "[", "<NUM_LIT>", "]", ")", ";"], "File": "SIISelLowering103", "Func": "constructRetValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6460, "Length": 416, "Cover_Rate": 0.8404040404040404, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_slli_pi32", "(", "__m64", "__m", ",", "int", "__count", ")", "{", "return", "_mm_sll_pi32", "(", "__m", ",", "__count", ")", ";"], "ground_truth": ["}"], "File": "mmintrin", "Func": "_mm_slli_pi32", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6461, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "continue", ";", "}", "assert", "(", "Ins", "[", "i", "]", ".", "getOrigArgIndex", "(", ")", "<", "MF", ".", "getFunction", "(", ")", "->", "arg_size", "(", ")", ")", ";", "std", "::", "advance", "(", "FuncArg", ",", "Ins", "[", "i", "]", ".", "getOrigArgIndex", "(", ")", ")", ";"], "ground_truth": ["OriginalArgWasF128", ".", "push_back", "(", "originalTypeIsF128", "(", "FuncArg", "->", "getType", "(", ")", ",", "nullptr", ")", ")", ";"], "File": "MipsCCState14", "Func": "PreAnalyzeFormalArgumentsForF128", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6462, "Length": 57, "Cover_Rate": 0.35403726708074534, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "(", "BranchMI", "=", "getLoopendBlockBranchInstr", "(", "MBB", ")", ")", "&&", "isUncondBranch", "(", "BranchMI", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "BranchMI", "->", "dump", "(", ")", ";", ")", ";", "BranchMI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer35", "Func": "removeUnconditionalBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6463, "Length": 40, "Cover_Rate": 0.7272727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "vector", "signed", "int", "vec_vavgsw", "(", "vector", "signed", "int", "a1", ",", "vector", "signed", "int", "a2", ")", "{", "return", "(", "vector", "signed", "int", ")", "__builtin_altivec_vavgsw", "(", "(", "vector", "signed", "int", ")", "a1", ",", "(", "vector", "signed", "int", ")", "a2", ")", ";"], "ground_truth": ["}"], "File": "altivec4", "Func": "vec_vavgsw", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6464, "Length": 41, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "BTFDebug", "::", "InstLower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ")", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "{", "const", "GlobalValue", "*", "GVal", "=", "MO", ".", "getGlobal", "(", ")", ";", "auto", "*", "GVar", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "GVal", ")", ";", "if", "(", "GVar", "&&", "GVar", "->", "hasAttribute", "(", "<STR_LIT>", ")", ")", "{", "MDNode", "*", "MDN", "=", "GVar", "->", "getMetadata", "(", "LLVMContext", "::", "MD_preserve_access_index", ")", ";", "DIType", "*", "Ty", "=", "dyn_cast", "<", "DIType", ">", "(", "MDN", ")", ";", "std", "::", "string", "TypeName", "=", "Ty", "->", "getName", "(", ")", ";"], "ground_truth": ["int64_t", "Imm", "=", "AccessOffsets", "[", "GVar", "->", "getName", "(", ")", ".", "str", "(", ")", "]", ";"], "File": "BTFDebug29", "Func": "InstLower", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6465, "Length": 134, "Cover_Rate": 0.4364820846905538, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "Optional", "<", "CodeModel", "::", "Model", ">", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "JIT", ",", "bool", "is64bit", ")", ":", "LLVMTargetMachine", "(", "T", ",", "computeDataLayout", "(", "TT", ",", "is64bit", ")", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "getEffectiveRelocModel", "(", "RM", ")", ",", "getEffective<ISA_LIT>CodeModel", "(", "CM", ",", "getEffectiveRelocModel", "(", "RM", ")", ",", "is64bit", ",", "JIT", ")", ",", "OL", ")", ",", "TLOF", "(", "std", "::", "make_unique", "<", "<ISA_LIT>ELFTargetObjectFile", ">", "(", ")", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "*", "this", ",", "is64bit", ")", ",", "is64Bit", "(", "is64bit", ")", "{"], "ground_truth": ["initAsmInfo", "(", ")", ";"], "File": "SparcTargetMachine53", "Func": "SparcTargetMachine", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6466, "Length": 129, "Cover_Rate": 0.9923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ShapeBBs", ".", "clear", "(", ")", ";", "DefVisited", ".", "clear", "(", ")", ";"], "ground_truth": ["BBVisitedInfo", ".", "clear", "(", ")", ";"], "File": "X86PreTileConfig", "Func": "releaseMemory", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6467, "Length": 18, "Cover_Rate": 0.72, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "getTargetMachine", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "RetCC_<ISA_LIT>", ")", ";", "if", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "liveout_empty", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "if", "(", "RVLocs", "[", "i", "]", ".", "isRegLoc", "(", ")", ")", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "addLiveOut", "(", "RVLocs", "[", "i", "]", ".", "getLocReg", "(", ")", ")", ";", "}", "SDValue", "Flag", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "OutVals", "[", "i", "]", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "Flag", ".", "getNode", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "Flag", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ")", ";"], "ground_truth": ["}"], "File": "HexagonISelLowering15", "Func": "LowerReturn", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6468, "Length": 217, "Cover_Rate": 0.8097014925373134, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "e", ".", "pred", "==", "PRED_x", ")", "{", "insn_code", "icode", ";", "if", "(", "e", ".", "type_suffix", "(", "<NUM_LIT>", ")", ".", "integer_p", ")", "icode", "=", "code_for_aarch64_pred_fnma", "(", "e", ".", "vector_mode", "(", "<NUM_LIT>", ")", ")", ";", "else", "icode", "=", "code_for_aarch64_pred", "(", "UNSPEC_COND_FMLS", ",", "e", ".", "vector_mode", "(", "<NUM_LIT>", ")", ")", ";", "return", "e", ".", "use_pred_x_insn", "(", "icode", ")", ";", "}"], "ground_truth": ["insn_code", "icode", "=", "e", ".", "direct_optab_handler", "(", "cond_fnma_optab", ")", ";"], "File": "aarch64-sve-builtins-base", "Func": "expand_msb", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6469, "Length": 69, "Cover_Rate": 0.7263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "CE", ")", "return", "true", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "Value", ">=", "<NUM_LIT>", "&&", "Value", "<", "<NUM_LIT>", ";"], "File": "ARMAsmParser (2)", "Func": "isImm0_65535Expr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6470, "Length": 26, "Cover_Rate": 0.4482758620689655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", ";"], "File": "MipsSEISelLowering12", "Func": "extractLOHI", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6471, "Length": 50, "Cover_Rate": 0.49019607843137253, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CurrI", "->", "isKill", "(", ")", ")", "{", "CurrI", "->", "eraseFromParent", "(", ")", ";", "continue", ";", "}", "if", "(", "delayHasHazard", "(", "*", "CurrI", ",", "RegDU", ",", "IM", ")", ")", "continue", ";", "const", "<ISA_LIT>Subtarget", "&", "STI", "=", "MBB", ".", "getParent", "(", ")", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "if", "(", "STI", ".", "isTargetNaCl", "(", ")", ")", "{", "unsigned", "AddrIdx", ";", "if", "(", "(", "isBasePlusOffsetMemoryAccess", "(", "CurrI", "->", "getOpcode", "(", ")", ",", "&", "AddrIdx", ")", "&&", "baseRegNeedsLoadStoreMask", "(", "CurrI", "->", "getOperand", "(", "AddrIdx", ")", ".", "getReg", "(", ")", ")", ")", "||", "CurrI", "->", "modifiesRegister", "(", "<STR_LIT>", ",", "STI", ".", "getRegisterInfo", "(", ")", ")", ")", "continue", ";", "}"], "ground_truth": ["bool", "InMicro<ISA_LIT>Mode", "=", "STI", ".", "inMicro<ISA_LIT>Mode", "(", ")", ";"], "File": "MipsDelaySlotFiller52", "Func": "searchRange", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6472, "Length": 117, "Cover_Rate": 0.3622291021671827, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "unsigned", "R", "=", "MO", ".", "getReg", "(", ")", ";"], "ground_truth": ["if", "(", "IsInnerHWLoop", "&&", "(", "R", "==", "<STR_LIT>", "||", "R", "==", "<STR_LIT>", "||", "R", "==", "<STR_LIT>", "||", "R", "==", "<STR_LIT>", ")", ")", "return", "true", ";"], "File": "HexagonHardwareLoops10", "Func": "isInvalidLoopOperation", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6473, "Length": 64, "Cover_Rate": 0.4025157232704403, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "BasePtr", ",", "false", ")", ";", "if", "(", "Offset", "==", "<NUM_LIT>", ")", "return", ";", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "Offset", "<", "<NUM_LIT>", ")", "BuildMI", "(", "MBB", ",", "std", "::", "next", "(", "II", ")", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addReg", "(", "DstReg", ")", ".", "addImm", "(", "-", "Offset", ")", ";"], "ground_truth": ["else", "BuildMI", "(", "MBB", ",", "std", "::", "next", "(", "II", ")", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addReg", "(", "DstReg", ")", ".", "addImm", "(", "Offset", ")", ";"], "File": "MSP430RegisterInfo16", "Func": "eliminateFrameIndex", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6474, "Length": 149, "Cover_Rate": 0.40599455040871935, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FrameLowering", "::", "<ISA_LIT>FrameLowering", "(", "StackDirection", "D", ",", "Align", "StackAl", ",", "int", "LAO", ",", "Align", "TransAl", ")", ":", "TargetFrameLowering", "(", "D", ",", "StackAl", ",", "LAO", ",", "TransAl", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUFrameLowering12", "Func": "AMDGPUFrameLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6475, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "Target", "The<ISA_LIT>Target", ";", "return", "The<ISA_LIT>Target", ";"], "ground_truth": ["}"], "File": "MINA32TargetInfo", "Func": "getTheMINA32Target", "Target": "MINA32", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6476, "Length": 8, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "GET_CODE", "(", "insn", ")", ")", "{", "case", "INSN", ":", "p", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "p", ")", "==", "PARALLEL", ")", "{", "rtx", "q", "=", "XVECEXP", "(", "p", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "q", ")", "==", "SET", ")", "{", "s", "=", "SET_SRC", "(", "q", ")", ";", "d", "=", "SET_DEST", "(", "q", ")", ";", "rl78_note_reg_set", "(", "dead", ",", "d", ",", "insn", ")", ";", "rl78_note_reg_uses", "(", "dead", ",", "s", ",", "insn", ")", ";", "}", "p", "=", "XVECEXP", "(", "p", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "switch", "(", "GET_CODE", "(", "p", ")", ")", "{", "case", "SET", ":", "s", "=", "SET_SRC", "(", "p", ")", ";", "d", "=", "SET_DEST", "(", "p", ")", ";", "rl78_note_reg_set", "(", "dead", ",", "d", ",", "insn", ")", ";", "rl78_note_reg_uses", "(", "dead", ",", "s", ",", "insn", ")", ";", "break", ";", "case", "USE", ":", "rl78_note_reg_uses", "(", "dead", ",", "p", ",", "insn", ")", ";", "break", ";", "default", ":", "break", ";", "}", "break", ";", "case", "JUMP_INSN", ":", "if", "(", "INSN_CODE", "(", "insn", ")", "==", "CODE_FOR_rl78_return", ")", "{", "memset", "(", "dead", ",", "<NUM_LIT>", ",", "sizeof", "(", "dead", ")", ")", ";", "break", ";", "}", "case", "CALL_INSN", ":", "memset", "(", "dead", ",", "<NUM_LIT>", ",", "sizeof", "(", "dead", ")", ")", ";", "break", ";"], "ground_truth": ["default", ":"], "File": "rl78", "Func": "rl78_calculate_death_notes", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6477, "Length": 208, "Cover_Rate": 0.5994236311239193, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutStreamer", ".", "EmitRawText", "(", "<STR_LIT>", "+", "Twine", "(", "LowercaseString", "(", "<ISA_LIT>InstPrinter", "::", "getRegisterName", "(", "stackReg", ")", ")", ")", "+", "<STR_LIT>", "+", "Twine", "(", "stackSize", ")", "+", "<STR_LIT>", "+", "Twine", "(", "LowercaseString", "(", "<ISA_LIT>InstPrinter", "::", "getRegisterName", "(", "returnReg", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmPrinter89", "Func": "emitFrameDirective", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6478, "Length": 43, "Cover_Rate": 0.45263157894736844, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "M0", "==", "R0", ")", "{", "if", "(", "M1", ">", "R1", ")", "continue", ";", "if", "(", "M1", "==", "R1", ")", "{", "if", "(", "MaxIF", ".", "Wdh", ">", "IF", ".", "Wdh", ")", "continue", ";", "if", "(", "MaxIF", ".", "Wdh", "==", "IF", ".", "Wdh", "&&", "MaxIF", ".", "Off", ">=", "IF", ".", "Off", ")", "continue", ";", "}", "}", "MaxIF", "=", "IF", ";", "}", "LL", ".", "clear", "(", ")", ";", "LL", ".", "push_back", "(", "std", "::", "make_pair", "(", "MaxIF", ",", "RegisterSet", "(", ")", ")", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "n", "=", "LL", ".", "size", "(", ")", ";", "i", "<", "n", ";", ")", "{", "const", "RegisterSet", "&", "RMi", "=", "LL", "[", "i", "]", ".", "second", ";", "unsigned", "j", "=", "<NUM_LIT>", ";", "while", "(", "j", "<", "n", ")", "{", "if", "(", "j", "!=", "i", "&&", "LL", "[", "j", "]", ".", "second", ".", "includes", "(", "RMi", ")", ")", "break", ";", "j", "++", ";", "}", "if", "(", "j", "==", "n", ")", "{"], "ground_truth": ["i", "++", ";"], "File": "HexagonGenInsert11", "Func": "pruneCoveredSets", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6479, "Length": 163, "Cover_Rate": 0.35205183585313177, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Changed", "|=", "SimplifyInstructionsInBlock", "(", "&", "BB", ")", ";", "for", "(", "Instruction", "&", "I", ":", "BB", ")", "{", "IntrinsicInst", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ";", "if", "(", "II", "&&", "II", "->", "getIntrinsicID", "(", ")", "==", "<STR_LIT>", "&&", "isa", "<", "FixedVectorType", ">", "(", "II", "->", "getType", "(", ")", ")", ")", "{", "Gathers", ".", "push_back", "(", "II", ")", ";", "Changed", "|=", "optimiseAddress", "(", "II", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ",", "II", "->", "getParent", "(", ")", ",", "LI", ")", ";", "}", "else", "if", "(", "II", "&&", "II", "->", "getIntrinsicID", "(", ")", "==", "<STR_LIT>", "&&", "isa", "<", "FixedVectorType", ">", "(", "II", "->", "getArgOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ")", "{", "Scatters", ".", "push_back", "(", "II", ")", ";", "Changed", "|=", "optimiseAddress", "(", "II", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ",", "II", "->", "getParent", "(", ")", ",", "LI", ")", ";", "}", "}", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Gathers", ".", "size", "(", ")", ";", "i", "++", ")", "{", "IntrinsicInst", "*", "I", "=", "Gathers", "[", "i", "]", ";", "Instruction", "*", "L", "=", "lowerGather", "(", "I", ")", ";", "if", "(", "L", "==", "nullptr", ")", "continue", ";", "SimplifyInstructionsInBlock", "(", "L", "->", "getParent", "(", ")", ")", ";", "Changed", "=", "true", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Scatters", ".", "size", "(", ")", ";", "i", "++", ")", "{", "IntrinsicInst", "*", "I", "=", "Scatters", "[", "i", "]", ";", "Instruction", "*", "S", "=", "lowerScatter", "(", "I", ")", ";"], "ground_truth": ["if", "(", "S", "==", "nullptr", ")", "continue", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "runOnFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6480, "Length": 248, "Cover_Rate": 0.6231155778894473, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BitTracker", "::", "RegisterRef", "RS", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "BT", ".", "has", "(", "RS", ".", "Reg", ")", ")", "return", "false", ";", "const", "BitTracker", "::", "RegisterCell", "&", "RC", "=", "BT", ".", "lookup", "(", "RS", ".", "Reg", ")", ";", "uint64_t", "U", ";", "if", "(", "!", "HBS", "::", "getConst", "(", "RC", ",", "<NUM_LIT>", ",", "RC", ".", "width", "(", ")", ",", "U", ")", ")", "return", "false", ";", "int", "V", ";", "switch", "(", "Opc", ")", "{", "case", "<STR_LIT>", ":", "V", "=", "int8_t", "(", "U", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "V", "=", "int16_t", "(", "U", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "V", "=", "int32_t", "(", "U", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "V", ")", ")", "return", "false", ";"], "ground_truth": ["MI", "->", "RemoveOperand", "(", "<NUM_LIT>", ")", ";"], "File": "HexagonBitSimplify", "Func": "genStoreImmediate", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6481, "Length": 142, "Cover_Rate": 0.3806970509383378, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcvtq_u16_f16", "(", "float16x8_t", "__a", ")", "{"], "ground_truth": ["return", "(", "uint16x8_t", ")", "__builtin_neon_vcvtuv8hf", "(", "__a", ")", ";"], "File": "arm", "Func": "neon_vcvtq_u16_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6482, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "unsigned", "SlotSize", "=", "TM", ".", "getRegisterInfo", "(", ")", "->", "getSlotSize", "(", ")", ";", "const", "bool", "Is64Bit", "=", "STI", ".", "is64Bit", "(", ")", ";", "DebugLoc", "DL", ";", "const", "unsigned", "HipeLeafWords", "=", "<NUM_LIT>", ";", "const", "unsigned", "CCRegisteredArgs", "=", "Is64Bit", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "const", "unsigned", "Guaranteed", "=", "HipeLeafWords", "*", "SlotSize", ";", "unsigned", "CallerStkArity", "=", "MF", ".", "getFunction", "(", ")", "->", "arg_size", "(", ")", ">", "CCRegisteredArgs", "?", "MF", ".", "getFunction", "(", ")", "->", "arg_size", "(", ")", "-", "CCRegisteredArgs", ":", "<NUM_LIT>", ";", "unsigned", "MaxStack", "=", "MFI", "->", "getStackSize", "(", ")", "+", "CallerStkArity", "*", "SlotSize", "+", "SlotSize", ";", "assert", "(", "STI", ".", "isTargetLinux", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "MFI", "->", "hasCalls", "(", ")", ")", "{", "unsigned", "MoreStackForCalls", "=", "<NUM_LIT>", ";", "for", "(", "MachineFunction", "::", "iterator", "MBBI", "=", "MF", ".", "begin", "(", ")", ",", "MBBE", "=", "MF", ".", "end", "(", ")", ";", "MBBI", "!=", "MBBE", ";", "++", "MBBI", ")", "for", "(", "MachineBasicBlock", "::", "iterator", "MI", "=", "MBBI", "->", "begin", "(", ")", ",", "ME", "=", "MBBI", "->", "end", "(", ")", ";", "MI", "!=", "ME", ";", "++", "MI", ")", "{", "if", "(", "!", "MI", "->", "isCall", "(", ")", ")", "continue", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "MO", ".", "isGlobal", "(", ")", ")", "continue", ";", "const", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "MO", ".", "getGlobal", "(", ")", ")", ";", "if", "(", "!", "F", ")", "continue", ";", "if", "(", "F", "->", "getName", "(", ")", ".", "find", "(", "<STR_LIT>", ")", "!=", "StringRef", "::", "npos", "||", "F", "->", "getName", "(", ")", ".", "find", "(", "<STR_LIT>", ")", "!=", "StringRef", "::", "npos", "||", "F", "->", "getName", "(", ")", ".", "find_first_of", "(", "<STR_LIT>", ")", "==", "StringRef", "::", "npos", ")", "continue", ";", "unsigned", "CalleeStkArity", "=", "F", "->", "arg_size", "(", ")", ">", "CCRegisteredArgs", "?", "F", "->", "arg_size", "(", ")", "-", "CCRegisteredArgs", ":", "<NUM_LIT>", ";", "if", "(", "HipeLeafWords", "-", "<NUM_LIT>", ">", "CalleeStkArity", ")", "MoreStackForCalls", "=", "std", "::", "max", "(", "MoreStackForCalls", ",", "(", "HipeLeafWords", "-", "<NUM_LIT>", "-", "CalleeStkArity", ")", "*", "SlotSize", ")", ";", "}", "MaxStack", "+=", "MoreStackForCalls", ";", "}", "if", "(", "MaxStack", ">", "Guaranteed", ")", "{", "MachineBasicBlock", "&", "prologueMBB", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "*", "stackCheckMBB", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "incStackMBB", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "for", "(", "MachineBasicBlock", "::", "livein_iterator", "I", "=", "prologueMBB", ".", "livein_begin", "(", ")", ",", "E", "=", "prologueMBB", ".", "livein_end", "(", ")", ";", "I", "!=", "E", ";", "I", "++", ")", "{", "stackCheckMBB", "->", "addLiveIn", "(", "*", "I", ")", ";"], "ground_truth": ["incStackMBB", "->", "addLiveIn", "(", "*", "I", ")", ";"], "File": "X86FrameLowering (2)", "Func": "adjustForHiPEPrologue", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6483, "Length": 430, "Cover_Rate": 0.5341614906832298, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NODE_NAME_CASE", "(", "BRANCH_COND", ")", ";", "NODE_NAME_CASE", "(", "DWORDADDR", ")", "NODE_NAME_CASE", "(", "FRACT", ")", "NODE_NAME_CASE", "(", "FMAX", ")", "NODE_NAME_CASE", "(", "SMAX", ")", "NODE_NAME_CASE", "(", "UMAX", ")", "NODE_NAME_CASE", "(", "FMIN", ")", "NODE_NAME_CASE", "(", "SMIN", ")", "NODE_NAME_CASE", "(", "UMIN", ")", "NODE_NAME_CASE", "(", "URECIP", ")", "NODE_NAME_CASE", "(", "EXPORT", ")", "NODE_NAME_CASE", "(", "CONST_ADDRESS", ")", "NODE_NAME_CASE", "(", "REGISTER_LOAD", ")", "NODE_NAME_CASE", "(", "REGISTER_STORE", ")", "}"], "ground_truth": ["}"], "File": "AMDGPUISelLowering131", "Func": "getTargetNodeName", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6484, "Length": 59, "Cover_Rate": 0.5841584158415841, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "LRUsed", "&&", "!", "MF", ".", "getFunction", "(", ")", ".", "isVarArg", "(", ")", "&&", "MF", ".", "getFrameInfo", "(", ")", ".", "estimateStackSize", "(", "MF", ")", ")", "LRUsed", "=", "true", ";", "if", "(", "MF", ".", "callsUnwindInit", "(", ")", "||", "MF", ".", "callsEHReturn", "(", ")", ")", "{"], "ground_truth": ["XFI", "->", "createEHSpillSlot", "(", "MF", ")", ";"], "File": "XCoreFrameLowering21", "Func": "determineCalleeSaves", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6485, "Length": 53, "Cover_Rate": 0.32919254658385094, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "last_parm_in_reg", ")", "return", ";", "if", "(", "targetm", ".", "calls", ".", "must_pass_in_stack", "(", "mode", ",", "type", ")", "||", "(", "cum", "->", "ints", "<", "<NUM_LIT>", ")", ")", "return", ";", "if", "(", "mode", "==", "SImode", "||", "mode", "==", "HImode", "||", "mode", "==", "QImode", "||", "mode", "==", "DImode", ")", "{"], "ground_truth": ["if", "(", "l", "<=", "<NUM_LIT>", ")", "cum", "->", "ints", "+=", "<NUM_LIT>", ";"], "File": "crx", "Func": "crx_function_arg_advance", "Target": "crx", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6486, "Length": 61, "Cover_Rate": 0.4066666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int8x16_t", ")", "__builtin_neon_vmaxsv16qi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vmaxq_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6487, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "decl", "&&", "DECL_P", "(", "decl", ")", "&&", "DECL_EXTERNAL", "(", "decl", ")", "&&", "TREE_PUBLIC", "(", "decl", ")", "&&", "(", "TREE_CODE", "(", "decl", ")", "==", "VAR_DECL", "||", "TREE_CODE", "(", "decl", ")", "==", "FUNCTION_DECL", ")", "&&", "name", "[", "strlen", "(", "name", ")", "-", "<NUM_LIT>", "]", "!=", "']'", ")", "{", "name", "=", "concat", "(", "name", ",", "(", "TREE_CODE", "(", "decl", ")", "==", "FUNCTION_DECL", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "NULL", ")", ";", "XSTR", "(", "x", ",", "<NUM_LIT>", ")", "=", "name", ";", "}", "if", "(", "VTABLE_NAME_P", "(", "name", ")", ")", "{", "RS6000_OUTPUT_BASENAME", "(", "file", ",", "name", ")", ";", "}", "else", "assemble_name", "(", "file", ",", "name", ")", ";"], "ground_truth": ["}"], "File": "rs60004", "Func": "rs6000_output_symbol_ref", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6488, "Length": 105, "Cover_Rate": 0.7720588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int16x4_t", ")", "__builtin_neon_vshrs_nv4hi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vshr_n_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6489, "Length": 12, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gen_test_ccno_1", "=", "gen_testdi_ccno_1", ";", "gen_zero_extend", "=", "gen_zero_extendqidi2", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "end_label", "=", "gen_label_rtx", "(", ")", ";", "qimode_label", "=", "gen_label_rtx", "(", ")", ";", "scratch", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_move_insn", "(", "scratch", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "scratch", "=", "expand_simple_binop", "(", "mode", ",", "IOR", ",", "scratch", ",", "operands", "[", "<NUM_LIT>", "]", ",", "scratch", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "emit_insn", "(", "gen_test_ccno_1", "(", "scratch", ",", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ")", ")", ";", "tmp0", "=", "gen_rtx_REG", "(", "CCNOmode", ",", "FLAGS_REG", ")", ";", "tmp0", "=", "gen_rtx_EQ", "(", "VOIDmode", ",", "tmp0", ",", "const0_rtx", ")", ";", "tmp0", "=", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "tmp0", ",", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "qimode_label", ")", ",", "pc_rtx", ")", ";", "insn", "=", "emit_jump_insn", "(", "gen_rtx_SET", "(", "pc_rtx", ",", "tmp0", ")", ")", ";", "predict_jump", "(", "REG_BR_PROB_BASE", "*", "<NUM_LIT>", "/", "<NUM_LIT>", ")", ";", "JUMP_LABEL", "(", "insn", ")", "=", "qimode_label", ";", "div", "=", "gen_divmod4_1", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "emit_insn", "(", "div", ")", ";", "emit_jump_insn", "(", "gen_jump", "(", "end_label", ")", ")", ";", "emit_barrier", "(", ")", ";", "emit_label", "(", "qimode_label", ")", ";", "tmp0", "=", "simplify_gen_subreg", "(", "HImode", ",", "scratch", ",", "mode", ",", "<NUM_LIT>", ")", ";", "tmp1", "=", "simplify_gen_subreg", "(", "HImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "mode", ",", "<NUM_LIT>", ")", ";", "tmp2", "=", "simplify_gen_subreg", "(", "QImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "mode", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_udivmodhiqi3", "(", "tmp0", ",", "tmp1", ",", "tmp2", ")", ")", ";", "if", "(", "signed_p", ")", "{", "div", "=", "gen_rtx_DIV", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "mod", "=", "gen_rtx_MOD", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "}", "else", "{", "div", "=", "gen_rtx_UDIV", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "mod", "=", "gen_rtx_UMOD", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "}", "tmp1", "=", "gen_rtx_ZERO_EXTRACT", "(", "mode", ",", "tmp0", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "insn", "=", "emit_move_insn", "(", "operands", "[", "<NUM_LIT>", "]", ",", "tmp1", ")", ";", "else", "{", "scratch", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_move_insn", "(", "scratch", ",", "tmp1", ")", ";", "insn", "=", "emit_move_insn", "(", "operands", "[", "<NUM_LIT>", "]", ",", "scratch", ")", ";", "}", "set_unique_reg_note", "(", "insn", ",", "REG_EQUAL", ",", "mod", ")", ";", "tmp1", "=", "gen_lowpart", "(", "QImode", ",", "tmp0", ")", ";", "insn", "=", "emit_insn", "(", "gen_zero_extend", "(", "operands", "[", "<NUM_LIT>", "]", ",", "tmp1", ")", ")", ";", "set_unique_reg_note", "(", "insn", ",", "REG_EQUAL", ",", "div", ")", ";", "emit_label", "(", "end_label", ")", ";"], "ground_truth": ["}"], "File": "i3865", "Func": "ix86_split_idivmod", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6490, "Length": 447, "Cover_Rate": 0.7996422182468694, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "ToRPO", "=", "RPO", ".", "lookup", "(", "ToN", ")", ";", "unsigned", "MaxD", "=", "<NUM_LIT>", ";", "for", "(", "const", "MachineBasicBlock", "*", "PB", ":", "ToB", "->", "predecessors", "(", ")", ")", "{", "if", "(", "PB", "==", "FromB", "||", "RPO", ".", "lookup", "(", "PB", "->", "getNumber", "(", ")", ")", ">=", "ToRPO", ")", "continue", ";", "unsigned", "D", "=", "PB", "->", "size", "(", ")", "+", "distance", "(", "FromB", ",", "PB", ",", "RPO", ",", "M", ")", ";", "if", "(", "D", ">", "MaxD", ")", "MaxD", "=", "D", ";"], "ground_truth": ["}"], "File": "HexagonGenInsert10", "Func": "distance", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6491, "Length": 81, "Cover_Rate": 0.4263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstructionSelector", "::", "tryOptAndIntoCompareBranch", "(", "MachineInstr", "&", "AndInst", ",", "bool", "Invert", ",", "MachineBasicBlock", "*", "DstMBB", ",", "MachineIRBuilder", "&", "MIB", ")", "const", "{"], "ground_truth": ["assert", "(", "AndInst", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_AND", "&&", "<STR_LIT>", ")", ";"], "File": "AArch64InstructionSelector (2)", "Func": "tryOptAndIntoCompareBranch", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6492, "Length": 37, "Cover_Rate": 0.30833333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "addSavedGPR", "(", "MBB", ",", "MIB", ",", "LowGPR", ",", "false", ")", ";", "addSavedGPR", "(", "MBB", ",", "MIB", ",", "HighGPR", ",", "false", ")", ";", "MIB", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "StartOffset", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "CSI", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "I", "]", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "addSavedGPR", "(", "MBB", ",", "MIB", ",", "Reg", ",", "true", ")", ";", "}", "if", "(", "IsVarArg", ")", "for", "(", "unsigned", "I", "=", "ZFI", "->", "getVarArgsFirstGPR", "(", ")", ";", "I", "<", "<STR_LIT>", ";", "++", "I", ")", "addSavedGPR", "(", "MBB", ",", "MIB", ",", "<STR_LIT>", "[", "I", "]", ",", "true", ")", ";", "}", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "CSI", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "I", "]", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";"], "ground_truth": ["TII", "->", "storeRegToStackSlot", "(", "MBB", ",", "MBBI", ",", "Reg", ",", "true", ",", "CSI", "[", "I", "]", ".", "getFrameIdx", "(", ")", ",", "&", "<STR_LIT>", ",", "TRI", ")", ";"], "File": "SystemZFrameLowering", "Func": "spillCalleeSavedRegisters", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6493, "Length": 225, "Cover_Rate": 0.41284403669724773, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", "return", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", "return", "<STR_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", "{"], "ground_truth": ["if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "return", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "X86InstrInfo116", "Func": "CopyToFromAsymmetricReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6494, "Length": 56, "Cover_Rate": 0.30601092896174864, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initialize<ISA_LIT>OCLRegularizerPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SPIRVOCLRegularizer", "Func": "SPIRVOCLRegularizer", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6495, "Length": 11, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "CallingConv", "::", "<ISA_LIT>_APCS", ":", "return", "(", "Return", "?", "RetCC_<ISA_LIT>_APCS", ":", "CC_<ISA_LIT>_APCS", ")", ";", "case", "CallingConv", "::", "<ISA_LIT>_AAPCS", ":", "return", "(", "Return", "?", "RetCC_<ISA_LIT>_AAPCS", ":", "CC_<ISA_LIT>_AAPCS", ")", ";", "case", "CallingConv", "::", "<ISA_LIT>_AAPCS_VFP", ":", "return", "(", "Return", "?", "RetCC_<ISA_LIT>_AAPCS_VFP", ":", "CC_<ISA_LIT>_AAPCS_VFP", ")", ";", "case", "CallingConv", "::", "Fast", ":", "return", "(", "Return", "?", "RetFastCC_<ISA_LIT>_APCS", ":", "FastCC_<ISA_LIT>_APCS", ")", ";", "case", "CallingConv", "::", "GHC", ":"], "ground_truth": ["return", "(", "Return", "?", "RetCC_<ISA_LIT>_APCS", ":", "CC_<ISA_LIT>_APCS_GHC", ")", ";"], "File": "ARMISelLowering11", "Func": "CCAssignFnForNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6496, "Length": 77, "Cover_Rate": 0.6311475409836066, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "status", "=", "DecodeDataRegsRegisterClass", "(", "Inst", ",", "s1_d", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "status", "==", "MCDisassembler", "::", "Success", ")", "status", "=", "DecodeDataRegsRegisterClass", "(", "Inst", ",", "s1_d", ",", "Address", ",", "Decoder", ")", ";", "break", ";", "default", ":", "status", "=", "DecodeDataRegsRegisterClass", "(", "Inst", ",", "s1_d", ",", "Address", ",", "Decoder", ")", ";", "break", ";", "}", "if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")", "return", "status", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "status", "=", "DecodeAddrRegsRegisterClass", "(", "Inst", ",", "s2", ",", "Address", ",", "Decoder", ")", ";", "break", ";", "default", ":", "status", "=", "DecodeDataRegsRegisterClass", "(", "Inst", ",", "s2", ",", "Address", ",", "Decoder", ")", ";", "break", ";", "}", "if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")", "return", "status", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "TriCoreDisassembler", "Func": "DecodeSRRInstruction", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6497, "Length": 141, "Cover_Rate": 0.5617529880478087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "FixupKind", "=", "IsCrossSection", "?", "FK_PCRel_4", ":", "Fixup", ".", "getKind", "(", ")", ";", "MCSymbolRefExpr", "::", "VariantKind", "Modifier", "=", "Target", ".", "isAbsolute", "(", ")", "?", "MCSymbolRefExpr", "::", "VK_None", ":", "Target", ".", "getSymA", "(", ")", "->", "getKind", "(", ")", ";", "if", "(", "getMachine", "(", ")", "==", "COFF", "::", "IMAGE_FILE_MACHINE_AMD64", ")", "{", "switch", "(", "FixupKind", ")", "{", "case", "FK_PCRel_4", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "COFF", "::", "IMAGE_REL_AMD64_REL32", ";", "case", "FK_Data_4", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "Modifier", "==", "MCSymbolRefExpr", "::", "VK_COFF_IMGREL32", ")", "return", "COFF", "::", "IMAGE_REL_AMD64_ADDR32NB", ";", "if", "(", "Modifier", "==", "MCSymbolRefExpr", "::", "VK_SECREL", ")", "return", "COFF", "::", "IMAGE_REL_AMD64_SECREL", ";", "return", "COFF", "::", "IMAGE_REL_AMD64_ADDR32", ";", "case", "FK_Data_8", ":", "return", "COFF", "::", "IMAGE_REL_AMD64_ADDR64", ";", "case", "FK_SecRel_2", ":", "return", "COFF", "::", "IMAGE_REL_AMD64_SECTION", ";", "case", "FK_SecRel_4", ":", "return", "COFF", "::", "IMAGE_REL_AMD64_SECREL", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "else", "if", "(", "getMachine", "(", ")", "==", "COFF", "::", "IMAGE_FILE_MACHINE_I386", ")", "{", "switch", "(", "FixupKind", ")", "{", "case", "FK_PCRel_4", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "X86WinCOFFObjectWriter11", "Func": "getRelocType", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6498, "Length": 170, "Cover_Rate": 0.576271186440678, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", ";", "}", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "PI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "int", "Opc", "=", "PI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "!=", "<STR_LIT>", "&&", "Opc", "!=", "<STR_LIT>", "&&", "!", "PI", "->", "isTerminator", "(", ")", ")", "{", "break", ";", "}", "--", "MBBI", ";", "}", "unsigned", "Opcode", ";", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "FrameSize", ")", ")", "{", "Opcode", "=", "<STR_LIT>", ";", "}", "else", "{", "Opcode", "=", "<STR_LIT>", ";", "FrameSize", "=", "-", "FrameSize", ";", "}", "MachineInstr", "*", "MI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "FrameSize", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ";"], "File": "MCS51FrameLowering", "Func": "emitEpilogue", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6499, "Length": 165, "Cover_Rate": 0.48672566371681414, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MFI", "->", "hasWorkGroupIDY", "(", ")", ")", ";", "return", "MFI", "->", "WorkGroupIDYSystemSGPR", ";", "case", "<ISA_LIT>RegisterInfo", "::", "WORKGROUP_ID_Z", ":", "assert", "(", "MFI", "->", "hasWorkGroupIDZ", "(", ")", ")", ";", "return", "MFI", "->", "WorkGroupIDZSystemSGPR", ";", "case", "<ISA_LIT>RegisterInfo", "::", "PRIVATE_SEGMENT_WAVE_BYTE_OFFSET", ":", "return", "MFI", "->", "PrivateSegmentWaveByteOffsetSystemSGPR", ";", "case", "<ISA_LIT>RegisterInfo", "::", "PRIVATE_SEGMENT_BUFFER", ":", "assert", "(", "ST", ".", "isAmdHsaOS", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "MFI", "->", "hasPrivateSegmentBuffer", "(", ")", ")", ";", "return", "MFI", "->", "PrivateSegmentBufferUserSGPR", ";", "case", "<ISA_LIT>RegisterInfo", "::", "KERNARG_SEGMENT_PTR", ":", "assert", "(", "MFI", "->", "hasKernargSegmentPtr", "(", ")", ")", ";", "return", "MFI", "->", "KernargSegmentPtrUserSGPR", ";", "case", "<ISA_LIT>RegisterInfo", "::", "DISPATCH_ID", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<ISA_LIT>RegisterInfo", "::", "FLAT_SCRATCH_INIT", ":", "assert", "(", "MFI", "->", "hasFlatScratchInit", "(", ")", ")", ";", "return", "MFI", "->", "FlatScratchInitUserSGPR", ";", "case", "<ISA_LIT>RegisterInfo", "::", "DISPATCH_PTR", ":", "assert", "(", "MFI", "->", "hasDispatchPtr", "(", ")", ")", ";", "return", "MFI", "->", "DispatchPtrUserSGPR", ";"], "ground_truth": ["case", "<ISA_LIT>RegisterInfo", "::", "QUEUE_PTR", ":"], "File": "SIRegisterInfo106", "Func": "getPreloadedValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6500, "Length": 145, "Cover_Rate": 0.48172757475083056, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Result", "=", "DAG", ".", "getTargetConstantPool", "(", "CP", "->", "getConstVal", "(", ")", ",", "getPointerTy", "(", ")", ",", "CP", "->", "getAlignment", "(", ")", ",", "CP", "->", "getOffset", "(", ")", ",", "OpFlag", ")", ";", "SDLoc", "DL", "(", "CP", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "WrapperKind", ",", "DL", ",", "getPointerTy", "(", ")", ",", "Result", ")", ";", "if", "(", "OpFlag", ")", "{"], "ground_truth": ["Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "getPointerTy", "(", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", ")", ",", "getPointerTy", "(", ")", ")", ",", "Result", ")", ";"], "File": "X86ISelLowering (2)1", "Func": "LowerConstantPool", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6501, "Length": 92, "Cover_Rate": 0.43601895734597157, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetAsmStreamer", "::", "<ISA_LIT>TargetAsmStreamer", "(", "MCStreamer", "&", "S", ")", ":", "<ISA_LIT>TargetStreamer", "(", "S", ")", "{"], "ground_truth": ["}"], "File": "SNESTargetStreamer", "Func": "SNESTargetAsmStreamer", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6502, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "ground_truth": ["}"], "File": "SPIRVGenerateDecorations", "Func": "getAnalysisUsage", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6503, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FrameLowering", "::", "<ISA_LIT>FrameLowering", "(", ")", ":", "TargetFrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsDown", ",", "Align", "(", "<NUM_LIT>", ")", ",", "-", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "AVRFrameLowering (2)", "Func": "AVRFrameLowering", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6504, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{"], "ground_truth": ["return", "false", ";"], "File": "AGCAsmBackend", "Func": "fixupNeedsRelaxation", "Target": "AGC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6505, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "mi_match", "(", "DstReg", ",", "MRI", ",", "m_GTrunc", "(", "m_Reg", "(", "SrcReg", ")", ")", ")", ")", "return", "false", ";"], "ground_truth": ["return", "MRI", ".", "getType", "(", "SrcReg", ")", ".", "getSizeInBits", "(", ")", "<=", "<NUM_LIT>", ";"], "File": "AArch64PostLegalizerLowering1", "Func": "matchFormTruncstore", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6506, "Length": 35, "Cover_Rate": 0.3645833333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "isInteger", "(", ")", "&&", "!", "VT", ".", "isVector", "(", ")", ")", "{", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "<=", "<NUM_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "<=", "<NUM_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "}", "break", ";", "default", ":", "break", ";"], "ground_truth": ["}"], "File": "WebAssemblyISelLowering (3)", "Func": "getRegForInlineAsmConstraint", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6507, "Length": 66, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_pmovzxbq256_mask", "(", "(", "__v16qi", ")", "__A", ",", "(", "__v4di", ")", "_mm256_setzero_si256", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_maskz_cvtepu8_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6508, "Length": 25, "Cover_Rate": 0.5319148936170213, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vshllbq_m", "(", "uint32x4_t", "__inactive", ",", "uint16x8_t", "__a", ",", "const", "int", "__imm", ",", "mve_pred16_t", "__p", ")", "{", "return", "__arm_vshllbq_m_n_u16", "(", "__inactive", ",", "__a", ",", "__imm", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vshllbq_m", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6509, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "removeInstrs", "(", "MachineBasicBlock", "*", "MBB", ",", "MachineBasicBlock", "::", "iterator", "first", ",", "MachineBasicBlock", "::", "iterator", "last", ")", "{", "MachineInstr", "*", "lastTerm", "=", "NULL", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "first", ",", "E", "=", "last", ";"], "ground_truth": ["I", "!=", "E", ";", ")", "{"], "File": "Scheduling", "Func": "removeInstrs", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 6510, "Length": 44, "Cover_Rate": 0.6027397260273972, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "OutVT", ",", "Opnds", ")", ";", "}", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "<", "<NUM_LIT>", "&&", "!", "(", "<NUM_LIT>", "%", "VT", ".", "getSizeInBits", "(", ")", ")", "&&", "(", "SVT", "==", "<STR_LIT>", "||", "SVT", "==", "<STR_LIT>", "||", "SVT", "==", "<STR_LIT>", ")", "&&", "(", "InSVT", "==", "<STR_LIT>", "||", "InSVT", "==", "<STR_LIT>", "||", "InSVT", "==", "<STR_LIT>", ")", ")", "{", "unsigned", "Scale", "=", "<NUM_LIT>", "/", "VT", ".", "getSizeInBits", "(", ")", ";", "EVT", "ExVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "SVT", ",", "<NUM_LIT>", "/", "SVT", ".", "getSizeInBits", "(", ")", ")", ";", "SDValue", "Ex", "=", "ExtendVecSize", "(", "DL", ",", "N0", ",", "Scale", "*", "InVT", ".", "getSizeInBits", "(", ")", ")", ";", "SDValue", "SExt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ExVT", ",", "Ex", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "SExt", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "}", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "(", "SVT", "==", "<STR_LIT>", "||", "SVT", "==", "<STR_LIT>", "||", "SVT", "==", "<STR_LIT>", ")", "&&", "(", "InSVT", "==", "<STR_LIT>", "||", "InSVT", "==", "<STR_LIT>", "||", "InSVT", "==", "<STR_LIT>", ")", ")", "{", "SDValue", "ExOp", "=", "ExtendVecSize", "(", "DL", ",", "N0", ",", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getSignExtendVectorInReg", "(", "ExOp", ",", "DL", ",", "VT", ")", ";", "}", "if", "(", "!", "Subtarget", "->", "hasInt256", "(", ")", "&&", "!", "(", "VT", ".", "getSizeInBits", "(", ")", "%", "<NUM_LIT>", ")", "&&", "(", "SVT", "==", "<STR_LIT>", "||", "SVT", "==", "<STR_LIT>", "||", "SVT", "==", "<STR_LIT>", ")", "&&", "(", "InSVT", "==", "<STR_LIT>", "||", "InSVT", "==", "<STR_LIT>", "||", "InSVT", "==", "<STR_LIT>", ")", ")", "{", "unsigned", "NumVecs", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "unsigned", "NumSubElts", "=", "<NUM_LIT>", "/", "SVT", ".", "getSizeInBits", "(", ")", ";", "EVT", "SubVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "SVT", ",", "NumSubElts", ")", ";", "EVT", "InSubVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "InSVT", ",", "NumSubElts", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Opnds", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "Offset", "=", "<NUM_LIT>", ";", "i", "!=", "NumVecs", ";", "++", "i", ",", "Offset", "+=", "NumSubElts", ")", "{", "SDValue", "SrcVec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "InSubVT", ",", "N0", ",", "DAG", ".", "getIntPtrConstant", "(", "Offset", ",", "DL", ")", ")", ";", "SrcVec", "=", "ExtendVecSize", "(", "DL", ",", "SrcVec", ",", "<NUM_LIT>", ")", ";", "SrcVec", "=", "DAG", ".", "getSignExtendVectorInReg", "(", "SrcVec", ",", "DL", ",", "SubVT", ")", ";", "Opnds", ".", "push_back", "(", "SrcVec", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Opnds", ")", ";", "}", "}", "if", "(", "Subtarget", "->", "hasAVX", "(", ")", "&&", "VT", ".", "is256BitVector", "(", ")", ")", "if", "(", "SDValue", "R", "=", "WidenMaskArithmetic", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ")", "return", "R", ";", "if", "(", "SDValue", "NewAdd", "=", "promoteSextBeforeAddNSW", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "NewAdd", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)3", "Func": "PerformSExtCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6511, "Length": 493, "Cover_Rate": 0.5441501103752759, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_REALLY_IWMMXT", "&&", "(", "(", "bit_count", "(", "save_reg_mask", ")", "+", "ARM_NUM_INTS", "(", "crtl", "->", "args", ".", "pretend_args_size", "+", "arm_compute_static_chain_stack_bytes", "(", ")", ")", ")", "%", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "{", "for", "(", "reg", "=", "<NUM_LIT>", ";", "reg", "<=", "<NUM_LIT>", ";", "reg", "++", ")", "if", "(", "(", "save_reg_mask", "&", "(", "<NUM_LIT>", "<<", "reg", ")", ")", "==", "<NUM_LIT>", ")", "break", ";", "if", "(", "reg", "<=", "<NUM_LIT>", ")", "save_reg_mask", "|=", "(", "<NUM_LIT>", "<<", "reg", ")", ";", "else", "{", "cfun", "->", "machine", "->", "sibcall_blocked", "=", "<NUM_LIT>", ";", "save_reg_mask", "|=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";", "}", "}", "if", "(", "TARGET_THUMB2", "&&", "IS_NESTED", "(", "func_type", ")", "&&", "flag_pic", "&&", "(", "save_reg_mask", "&", "THUMB2_WORK_REGS", ")", "==", "<NUM_LIT>", ")", "{", "reg", "=", "thumb_find_work_register", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";", "if", "(", "!", "call_used_or_fixed_reg_p", "(", "reg", ")", ")", "save_reg_mask", "|=", "(", "<NUM_LIT>", "<<", "reg", ")", ";", "}", "return", "save_reg_mask", ";"], "ground_truth": ["}"], "File": "arm1", "Func": "arm_compute_save_core_reg_mask", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6512, "Length": 144, "Cover_Rate": 0.5052631578947369, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ";", "if", "(", "!", "CE", "||", "CE", "->", "getValue", "(", ")", "<", "<NUM_LIT>", "||", "CE", "->", "getValue", "(", ")", ">", "<NUM_LIT>", ")", "{", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RCurly", ")", ")", "return", "MatchOperand_ParseFail", ";", "SMLoc", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "ARMAsmParser (2)", "Func": "parseCoprocOptionOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6513, "Length": 93, "Cover_Rate": 0.45145631067961167, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VecTy", "->", "getNumElements", "(", ")", "<", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "ElSize", "!=", "<NUM_LIT>", "&&", "ElSize", "!=", "<NUM_LIT>", "&&", "ElSize", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", "&&", "Alignment", "<", "ElSize", "/", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "VecSize", "==", "<NUM_LIT>", ")", "return", "true", ";"], "ground_truth": ["return", "VecSize", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ";"], "File": "ARMISelLowering (2)5", "Func": "isLegalInterleavedAccessType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6514, "Length": 69, "Cover_Rate": 0.40350877192982454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "getScalarType", "(", ")", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["assert", "(", "Op", ".", "getSimpleValueType", "(", ")", ".", "is256BitVector", "(", ")", "&&", "Op", ".", "getSimpleValueType", "(", ")", ".", "isInteger", "(", ")", "&&", "<STR_LIT>", ")", ";"], "File": "X86ISelLowering (2)6", "Func": "lowerAddSub", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6515, "Length": 64, "Cover_Rate": 0.5039370078740157, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCOperand", "<ISA_LIT>Disassembler", "::", "decodeSDWA9Src32", "(", "unsigned", "Val", ")", "const", "{"], "ground_truth": ["return", "decodeSDWA9Src", "(", "OPW32", ",", "Val", ")", ";"], "File": "AMDGPUDisassembler5", "Func": "decodeSDWA9Src32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6516, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "mayBeEmittedAsTailCall", "(", "const", "CallInst", "*", "CI", ")", "const", "{", "return", "CI", "->", "isTailCall", "(", ")", ";"], "ground_truth": ["}"], "File": "RISCVISelLowering", "Func": "mayBeEmittedAsTailCall", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6517, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", ";", "}", "unsigned", "ImmOffs", "=", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "assert", "(", "ImmOffs", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["O", "<<", "<STR_LIT>", "<<", "(", "char", ")", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", "<<", "ImmOffs", ";"], "File": "ARMInstPrinter32", "Func": "printAddrMode3OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6518, "Length": 40, "Cover_Rate": 0.33613445378151263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "MBIter", "!=", "EndIter", ")", "{", "MachineInstr", "*", "MI", "=", "&", "*", "MBIter", ";", "Register", "PredReg", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "<STR_LIT>", "Pred", "=", "getVPTInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", ";", "assert", "(", "Pred", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "Pred", "==", "<STR_LIT>", ")", "{", "++", "MBIter", ";", "continue", ";", "}", "<STR_LIT>", "BlockMask", "=", "CreateVPTBlock", "(", "MBIter", ",", "EndIter", ",", "DeadInstructions", ")", ";", "MachineInstrBuilder", "MIBuilder", ";", "unsigned", "NewOpcode", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "(", "unsigned", ")", "BlockMask", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "MachineInstr", "*", "VCMP", "=", "findVCMPToFoldIntoVPST", "(", "MI", ",", "TRI", ",", "NewOpcode", ")", ")", "{"], "File": "MVEVPTBlockPass1", "Func": "InsertVPTBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6519, "Length": 110, "Cover_Rate": 0.3225806451612903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IRBuilder", "<", ">", "IRB", "(", "M", "->", "getContext", "(", ")", ")", ";"], "ground_truth": ["return", "IRB", ".", "getIntNTy", "(", "M", "->", "getDataLayout", "(", ")", ".", "getPointerSizeInBits", "(", ")", ")", ";"], "File": "WebAssemblyLowerEmscriptenEHSjLj10", "Func": "getAddrIntType", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6520, "Length": 28, "Cover_Rate": 0.717948717948718, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeVLDST3Instruction", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "unsigned", "size", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "size", "==", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "align", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "align", "&", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeVLDST3Instruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6521, "Length": 66, "Cover_Rate": 0.6346153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SCALAR_FLOAT_TYPE_P", "(", "t", ")", "&&", "TYPE_PRECISION", "(", "t", ")", "==", "<NUM_LIT>", ")", "return", "N_", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "arm4", "Func": "arm_invalid_parameter_type", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6522, "Length": 24, "Cover_Rate": 0.7058823529411765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>FrameLowering", "*", "getFrameLowering", "(", ")", "const", "override", "{", "return", "&", "FrameLowering", ";"], "ground_truth": ["}"], "File": "UPTSubtarget", "Func": "getFrameLowering", "Target": "UPT", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6523, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "ix86_force_load_from_GOT_p", "(", "rtx", "x", ")", "{"], "ground_truth": ["return", "(", "(", "TARGET_64BIT", "||", "HAVE_AS_IX86_GOT32X", ")", "&&", "!", "TARGET_PECOFF", "&&", "!", "TARGET_MACHO", "&&", "!", "flag_plt", "&&", "!", "flag_pic", "&&", "ix86_cmodel", "!=", "CM_LARGE", "&&", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "&&", "SYMBOL_REF_FUNCTION_P", "(", "x", ")", "&&", "!", "SYMBOL_REF_LOCAL_P", "(", "x", ")", ")", ";"], "File": "i3866", "Func": "ix86_force_load_from_GOT_p", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6524, "Length": 50, "Cover_Rate": 0.9803921568627451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "break", ";", "default", ":", "return", "false", ";", "}", "if", "(", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "return", "false", ";", "if", "(", "!", "MI", ".", "hasOneMemOperand", "(", ")", ")", "return", "false", ";", "const", "MachineMemOperand", "&", "MMO", "=", "*", "*", "MI", ".", "memoperands_begin", "(", ")", ";", "if", "(", "MMO", ".", "isVolatile", "(", ")", ")", "return", "false", ";", "if", "(", "MMO", ".", "getAlignment", "(", ")", "<", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isUndef", "(", ")", ")", "return", "false", ";", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isUndef", "(", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer (2)", "Func": "isMemoryOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6525, "Length": 130, "Cover_Rate": 0.6046511627906976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetELFStreamer", "::", "<ISA_LIT>TargetELFStreamer", "(", ")", "{"], "ground_truth": ["}"], "File": "MipsMCTargetDesc29", "Func": "MipsTargetELFStreamer", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6526, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "isOverflowIntrOpRes", "(", "LHS", ")", "&&", "isOneConstant", "(", "RHS", ")", "&&", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", ")", ")", "{", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "LHS", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "<STR_LIT>", "OFCC", ";", "SDValue", "Value", ",", "Overflow", ";", "std", "::", "tie", "(", "Value", ",", "Overflow", ")", "=", "get<ISA_LIT>XALUOOp", "(", "OFCC", ",", "LHS", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "DAG", ")", ";", "if", "(", "CC", "==", "<STR_LIT>", ")", "OFCC", "=", "getInvertedCondCode", "(", "OFCC", ")", ";", "SDValue", "CCVal", "=", "DAG", ".", "getConstant", "(", "OFCC", ",", "dl", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "Dest", ",", "CCVal", ",", "Overflow", ")", ";", "}", "if", "(", "LHS", ".", "getValueType", "(", ")", ".", "isInteger", "(", ")", ")", "{", "assert", "(", "(", "LHS", ".", "getValueType", "(", ")", "==", "RHS", ".", "getValueType", "(", ")", ")", "&&", "(", "LHS", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "||", "LHS", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", ")", ";", "const", "ConstantSDNode", "*", "RHSC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", ")", ";", "if", "(", "RHSC", "&&", "RHSC", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", "&&", "ProduceNonFlagSettingCondBr", ")", "{", "if", "(", "CC", "==", "<STR_LIT>", ")", "{", "if", "(", "LHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isa", "<", "ConstantSDNode", ">", "(", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "isPowerOf2_64", "(", "LHS", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ")", ")", "{", "SDValue", "Test", "=", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "uint64_t", "Mask", "=", "LHS", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "Test", ",", "DAG", ".", "getConstant", "(", "Log2_64", "(", "Mask", ")", ",", "dl", ",", "<STR_LIT>", ")", ",", "Dest", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "LHS", ",", "Dest", ")", ";", "}", "else", "if", "(", "CC", "==", "<STR_LIT>", ")", "{", "if", "(", "LHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isa", "<", "ConstantSDNode", ">", "(", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "isPowerOf2_64", "(", "LHS", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ")", ")", "{", "SDValue", "Test", "=", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "uint64_t", "Mask", "=", "LHS", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "Test", ",", "DAG", ".", "getConstant", "(", "Log2_64", "(", "Mask", ")", ",", "dl", ",", "<STR_LIT>", ")", ",", "Dest", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "LHS", ",", "Dest", ")", ";"], "ground_truth": ["}", "else", "if", "(", "CC", "==", "<STR_LIT>", "&&", "LHS", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "{"], "File": "AArch64ISelLowering (2)3", "Func": "LowerBR_CC", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6527, "Length": 446, "Cover_Rate": 0.4428997020854022, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cmpgt_ps", "(", "__m128", "__A", ",", "__m128", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128", ")", "__builtin_ia32_cmpgtps", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ")", ";"], "File": "xmmintrin", "Func": "_mm_cmpgt_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6528, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Input", ";", "auto", "isSExtOfVecExtract", "=", "[", "&", "]", "(", "SDValue", "Op", ")", "->", "bool", "{", "if", "(", "!", "Op", ")", "return", "false", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "Op", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "SDValue", "Extract", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Extract", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Extract", "=", "Extract", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Extract", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "ConstantSDNode", "*", "ExtOp", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Extract", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "ExtOp", ")", "return", "false", ";", "Index", "=", "ExtOp", "->", "getZExtValue", "(", ")", ";", "if", "(", "Input", "&&", "Input", "!=", "Extract", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "!", "Input", ")", "Input", "=", "Extract", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "PPCISelLowering (2)7", "Func": "combineBVOfVecSExt", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6529, "Length": 150, "Cover_Rate": 0.352112676056338, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";"], "ground_truth": ["if", "(", "Op", ".", "isImm", "(", ")", ")", "O", "<<", "Op", ".", "getImm", "(", ")", ";"], "File": "mprocInstPrinter", "Func": "printPCRelImmOperand", "Target": "mproc", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6530, "Length": 28, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "Attribute", "::", "Naked", ")", ")", "FrameReg", "=", "is<ISA_LIT>64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "FrameReg", "=", "is<ISA_LIT>64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "FrameReg", ",", "PtrVT", ")", ";", "while", "(", "Depth", "--", ")", "FrameAddr", "=", "DAG", ".", "getLoad", "(", "Op", ".", "getValueType", "(", ")", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "FrameAddr", ",", "MachinePointerInfo", "(", ")", ")", ";", "return", "FrameAddr", ";"], "ground_truth": ["}"], "File": "PPCISelLowering119", "Func": "LowerFRAMEADDR", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6531, "Length": 88, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32x4_t", "__res", "=", "__builtin_mve_vidupq_m_n_uv4si", "(", "__arg1", ",", "*", "__a", ",", "__imm", ",", "__p", ")", ";", "*", "__a", "+=", "__imm", "*", "<NUM_LIT>", ";", "return", "__res", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vidupq_x_wb_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6532, "Length": 26, "Cover_Rate": 0.5531914893617021, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "Target", "The<ISA_LIT>Target", ";", "return", "The<ISA_LIT>Target", ";"], "ground_truth": ["}"], "File": "CAHPTargetInfo1", "Func": "getTheCAHPTarget", "Target": "CAHP", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6533, "Length": 8, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TT", ".", "isOSLinux", "(", ")", "||", "TT", ".", "isOSNaCl", "(", ")", ")", "return", "make_unique", "<", "<ISA_LIT>LinuxNaClTargetObjectFile", ">", "(", ")", ";", "if", "(", "TT", ".", "isOSFuchsia", "(", ")", ")", "return", "make_unique", "<", "<ISA_LIT>FuchsiaTargetObjectFile", ">", "(", ")", ";", "if", "(", "TT", ".", "isOSBinFormatELF", "(", ")", ")", "return", "make_unique", "<", "<ISA_LIT>ELFTargetObjectFile", ">", "(", ")", ";", "if", "(", "TT", ".", "isKnownWindowsMSVCEnvironment", "(", ")", "||", "TT", ".", "isWindowsCoreCLREnvironment", "(", ")", ")", "return", "make_unique", "<", "<ISA_LIT>WindowsTargetObjectFile", ">", "(", ")", ";"], "ground_truth": ["if", "(", "TT", ".", "isOSBinFormatCOFF", "(", ")", ")", "return", "make_unique", "<", "TargetLoweringObjectFileCOFF", ">", "(", ")", ";"], "File": "X86TargetMachine45", "Func": "createTLOF", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6534, "Length": 92, "Cover_Rate": 0.5508982035928144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "auto", "&", "LIS", "=", "getAnalysis", "<", "LiveIntervals", ">", "(", ")", ";", "MRI", ".", "leaveSSA", "(", ")", ";", "assert", "(", "MRI", ".", "tracksLiveness", "(", ")", "&&", "<STR_LIT>", ")", ";", "SmallVector", "<", "LiveInterval", "*", ",", "<NUM_LIT>", ">", "SplitLIs", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "MRI", ".", "getNumVirtRegs", "(", ")", ";", "I", "<", "E", ";", "++", "I", ")", "{", "unsigned", "Reg", "=", "Register", "::", "index2VirtReg", "(", "I", ")", ";", "auto", "&", "TRI", "=", "*", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "if", "(", "MRI", ".", "reg_nodbg_empty", "(", "Reg", ")", ")", "continue", ";", "LIS", ".", "splitSeparateComponents", "(", "LIS", ".", "getInterval", "(", "Reg", ")", ",", "SplitLIs", ")", ";", "if", "(", "Reg", "==", "TRI", ".", "getFrameRegister", "(", "MF", ")", "&&", "SplitLIs", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "{", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", "->", "setFrameBaseVreg", "(", "SplitLIs", ".", "back", "(", ")", "->", "reg", "(", ")", ")", ";", "}", "SplitLIs", ".", "clear", "(", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyOptimizeLiveIntervals12", "Func": "runOnMachineFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6535, "Length": 173, "Cover_Rate": 0.5372670807453416, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getReadTimeStampCounter", "(", "Op", ".", "getNode", "(", ")", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ",", "Subtarget", ",", "Results", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "Results", ",", "DL", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)5", "Func": "LowerREADCYCLECOUNTER", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6536, "Length": 30, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "slice", "(", "op2", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "(", "<STR_LIT>", "<=", "Opcode", "&&", "Opcode", "<=", "<STR_LIT>", ")", "||", "(", "<STR_LIT>", "<=", "Opcode", "&&", "Opcode", "<=", "<STR_LIT>", ")", ")", "{", "return", "DisassembleThumb2LdStEx", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "B", ")", ";", "}", "if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "{", "return", "DisassembleThumb2LdStDual", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "B", ")", ";", "}", "if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "{", "return", "DisassembleThumb2TB", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "B", ")", ";", "}", "}", "else", "if", "(", "slice", "(", "op2", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "return", "DisassembleThumb2DPSoReg", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "B", ")", ";", "}", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "op", "==", "<NUM_LIT>", ")", "{", "if", "(", "slice", "(", "op2", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{"], "ground_truth": ["return", "DisassembleThumb2DPModImm", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "B", ")", ";"], "File": "ThumbDisassemblerCore1", "Func": "DisassembleThumb2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6537, "Length": 203, "Cover_Rate": 0.36185383244206776, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "HasAnyUndefs", ";", "if", "(", "!", "BVN", "||", "!", "BVN", "->", "isConstantSplat", "(", "SplatBits", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ",", "ElementBits", ")", "||", "SplatBitSize", ">", "ElementBits", ")", "return", "false", ";", "Cnt", "=", "SplatBits", ".", "getSExtValue", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelLowering109", "Func": "getVShiftImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6538, "Length": 42, "Cover_Rate": 0.4077669902912621, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "char", "one_inst_str", "[", "<NUM_LIT>", "]", ";", "int", "i", ",", "start_reg", ";", "int", "word_cnt", ";", "int", "print_ra", ";", "char", "*", "return_str", ";", "char", "*", "temp_str", ";", "return_str", "=", "(", "char", "*", ")", "xmalloc", "(", "<NUM_LIT>", ")", ";", "temp_str", "=", "(", "char", "*", ")", "xmalloc", "(", "<NUM_LIT>", ")", ";", "memset", "(", "return_str", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "i", "=", "<NUM_LIT>", ";", "while", "(", "i", "<=", "current_frame_info", ".", "last_reg_to_save", ")", "{", "one_inst_str", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "word_cnt", "=", "<NUM_LIT>", ";", "start_reg", "=", "i", ";", "print_ra", "=", "<NUM_LIT>", ";", "while", "(", "(", "word_cnt", "<", "MAX_COUNT", ")", "&&", "(", "i", "<=", "current_frame_info", ".", "last_reg_to_save", ")", ")", "{", "if", "(", "!", "current_frame_info", ".", "save_regs", "[", "i", "]", ")", "{", "++", "i", ";", "break", ";", "}", "if", "(", "i", "==", "RETURN_ADDRESS_REGNUM", ")", "print_ra", "=", "<NUM_LIT>", ";", "else", "{", "if", "(", "(", "word_cnt", "+", "(", "(", "i", "<", "CR16_FIRST_DWORD_REGISTER", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ">=", "MAX_COUNT", ")", "break", ";", "word_cnt", "+=", "(", "(", "i", "<", "CR16_FIRST_DWORD_REGISTER", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "}", "++", "i", ";", "}", "if", "(", "(", "word_cnt", "==", "<NUM_LIT>", ")", "&&", "(", "print_ra", "==", "<NUM_LIT>", ")", ")", "continue", ";", "if", "(", "word_cnt", ">", "<NUM_LIT>", ")", "{", "sprintf", "(", "one_inst_str", ",", "<STR_LIT>", ",", "word_cnt", ",", "reg_names", "[", "start_reg", "]", ")", ";", "if", "(", "print_ra", ")", "strcat", "(", "one_inst_str", ",", "<STR_LIT>", ")", ";", "}", "else", "strcat", "(", "one_inst_str", ",", "<STR_LIT>", ")", ";", "if", "(", "push_or_pop", "==", "<NUM_LIT>", ")", "{", "if", "(", "print_ra", "&&", "!", "cr16_interrupt_function_p", "(", ")", "&&", "!", "crtl", "->", "calls_eh_return", ")", "strcpy", "(", "temp_str", ",", "<STR_LIT>", ")", ";", "else", "strcpy", "(", "temp_str", ",", "<STR_LIT>", ")", ";", "strcat", "(", "temp_str", ",", "one_inst_str", ")", ";", "strcat", "(", "return_str", ",", "temp_str", ")", ";", "}", "else", "{", "strcpy", "(", "temp_str", ",", "<STR_LIT>", ")", ";", "strcat", "(", "temp_str", ",", "one_inst_str", ")", ";", "strcat", "(", "temp_str", ",", "return_str", ")", ";", "strcpy", "(", "return_str", ",", "temp_str", ")", ";", "}", "}", "if", "(", "push_or_pop", "==", "<NUM_LIT>", ")", "{", "if", "(", "cr16_interrupt_function_p", "(", ")", ")", "strcat", "(", "return_str", ",", "<STR_LIT>", ")", ";", "else", "if", "(", "crtl", "->", "calls_eh_return", ")", "{", "strcat", "(", "return_str", ",", "<STR_LIT>", ")", ";", "strcat", "(", "return_str", ",", "<STR_LIT>", ")", ";", "strcpy", "(", "temp_str", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["strcat", "(", "temp_str", ",", "return_str", ")", ";"], "File": "cr16", "Func": "cr16_prepare_push_pop_string", "Target": "cr16", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6539, "Length": 372, "Cover_Rate": 0.8794326241134752, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint32_t", "*", "<ISA_LIT>RegisterInfo", "::", "getAllAGPRRegMask", "(", ")", "const", "{", "return", "<ISA_LIT>_AllAGPRs_RegMask", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo (3)", "Func": "getAllAGPRRegMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6540, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "lowerV2I64VectorShuffle", "(", "DL", ",", "Mask", ",", "V1", ",", "V2", ",", "Subtarget", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerV2F64VectorShuffle", "(", "DL", ",", "Mask", ",", "V1", ",", "V2", ",", "Subtarget", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerV4I32VectorShuffle", "(", "DL", ",", "Mask", ",", "V1", ",", "V2", ",", "Subtarget", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerV4F32VectorShuffle", "(", "DL", ",", "Mask", ",", "V1", ",", "V2", ",", "Subtarget", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "lowerV8I16VectorShuffle", "(", "DL", ",", "Mask", ",", "V1", ",", "V2", ",", "Subtarget", ",", "DAG", ")", ";"], "File": "X86ISelLowering (3)", "Func": "lower128BitVectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6541, "Length": 95, "Cover_Rate": 0.5397727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IncomingArgSize", "=", "Size", ";", "HasByvalArg", "=", "HasByval", ";"], "ground_truth": ["}"], "File": "P2MachineFunctionInfo", "Func": "setFormalArgInfo", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6542, "Length": 9, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCInstrInfo", "*", "create<ISA_LIT>MCInstrInfo", "(", ")", "{", "MCInstrInfo", "*", "X", "=", "new", "MCInstrInfo", "(", ")", ";", "Init<ISA_LIT>MCInstrInfo", "(", "X", ")", ";"], "ground_truth": ["return", "X", ";"], "File": "LC2200MCTargetDesc", "Func": "createLC2200MCInstrInfo", "Target": "LC2200", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6543, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "WebAssemblyFixFunctionBitcasts", "Func": "getPassName", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6544, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "tree", "aarch64_get_attributes", "(", "aarch64_simd_builtin_datum", "*", "d", ")", "{", "tree", "attrs", "=", "NULL_TREE", ";", "if", "(", "!", "aarch64_modifies_global_state_p", "(", "d", ")", ")", "{"], "ground_truth": ["if", "(", "aarch64_reads_global_state_p", "(", "d", ")", ")", "attrs", "=", "aarch64_add_attribute", "(", "<STR_LIT>", ",", "attrs", ")", ";"], "File": "aarch64-builtins1", "Func": "aarch64_get_attributes", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6545, "Length": 39, "Cover_Rate": 0.4936708860759494, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "emitSPUpdate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "const", "TargetInstrInfo", "&", "TII", ",", "const", "DebugLoc", "&", "dl", ",", "const", "ThumbRegisterInfo", "&", "MRI", ",", "int", "NumBytes", ",", "unsigned", "MIFlags", "=", "MachineInstr", "::", "NoFlags", ")", "{", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "NumBytes", ",", "TII", ",", "MRI", ",", "MIFlags", ")", ";"], "ground_truth": ["}"], "File": "Thumb1FrameLowering13", "Func": "emitSPUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6546, "Length": 62, "Cover_Rate": 0.9393939393939394, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "&&", "!", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "(", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", ")", "||", "!", "(", "Divisor", ".", "isPowerOf2", "(", ")", "||", "(", "-", "Divisor", ")", ".", "isPowerOf2", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "bool", "IsNegPow2", "=", "(", "-", "Divisor", ")", ".", "isPowerOf2", "(", ")", ";", "unsigned", "Lg2", "=", "(", "IsNegPow2", "?", "-", "Divisor", ":", "Divisor", ")", ".", "countTrailingZeros", "(", ")", ";", "SDValue", "ShiftAmt", "=", "DAG", ".", "getConstant", "(", "Lg2", ",", "DL", ",", "VT", ")", ";", "SDValue", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N0", ",", "ShiftAmt", ")", ";", "if", "(", "Created", ")", "Created", "->", "push_back", "(", "Op", ".", "getNode", "(", ")", ")", ";", "if", "(", "IsNegPow2", ")", "{", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ",", "Op", ")", ";", "if", "(", "Created", ")", "Created", "->", "push_back", "(", "Op", ".", "getNode", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "PPCISelLowering (2)2", "Func": "BuildSDIVPow2", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6547, "Length": 201, "Cover_Rate": 0.8204081632653061, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fixELFSymbolsInTLSFixupsImpl", "(", "expr", ",", "Asm", ")", ";"], "ground_truth": ["}"], "File": "HexagonMCExpr10", "Func": "fixELFSymbolsInTLSFixups", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6548, "Length": 8, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "code", "==", "SYMBOL_REF", "||", "code", "==", "LABEL_REF", "||", "code", "==", "CONST", ";"], "ground_truth": ["}"], "File": "alpha", "Func": "alpha_cannot_force_const_mem", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6549, "Length": 14, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>TTIImpl", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "TTI", "::", "OperandValueKind", "Opd1Info", ",", "TTI", "::", "OperandValueKind", "Opd2Info", ",", "TTI", "::", "OperandValueProperties", "Opd1PropInfo", ",", "TTI", "::", "OperandValueProperties", "Opd2PropInfo", ",", "ArrayRef", "<", "const", "Value", "*", ">", "Args", ",", "const", "Instruction", "*", "CxtI", ")", "{"], "ground_truth": ["if", "(", "CostKind", "!=", "TTI", "::", "TCK_RecipThroughput", ")", "return", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ",", "Args", ",", "CxtI", ")", ";"], "File": "HexagonTargetTransformInfo", "Func": "getArithmeticInstrCost", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6550, "Length": 83, "Cover_Rate": 0.5220125786163522, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "SetjmpF2", "->", "replaceAllUsesWith", "(", "SetjmpF", ")", ";", "}", "if", "(", "LongjmpF2", ")", "{", "if", "(", "LongjmpF", ")", "{", "if", "(", "LongjmpF", "->", "getFunctionType", "(", ")", "!=", "LongjmpF2", "->", "getFunctionType", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "}", "else", "{", "LongjmpF", "=", "Function", "::", "Create", "(", "LongjmpF2", "->", "getFunctionType", "(", ")", ",", "GlobalValue", "::", "ExternalLinkage", ",", "<STR_LIT>", ",", "M", ")", ";", "}", "LongjmpF2", "->", "replaceAllUsesWith", "(", "LongjmpF", ")", ";", "}", "auto", "*", "TPC", "=", "getAnalysisIfAvailable", "<", "TargetPassConfig", ">", "(", ")", ";", "assert", "(", "TPC", "&&", "<STR_LIT>", ")", ";", "auto", "&", "TM", "=", "TPC", "->", "getTM", "<", "<ISA_LIT>TargetMachine", ">", "(", ")", ";", "ThrewGV", "=", "getGlobalVariable", "(", "M", ",", "getAddrIntType", "(", "&", "M", ")", ",", "TM", ",", "<STR_LIT>", ")", ";", "ThrewValueGV", "=", "getGlobalVariable", "(", "M", ",", "IRB", ".", "getInt32Ty", "(", ")", ",", "TM", ",", "<STR_LIT>", ")", ";", "GetTempRet0F", "=", "getEmscriptenFunction", "(", "FunctionType", "::", "get", "(", "IRB", ".", "getInt32Ty", "(", ")", ",", "false", ")", ",", "<STR_LIT>", ",", "&", "M", ")", ";", "SetTempRet0F", "=", "getEmscriptenFunction", "(", "FunctionType", "::", "get", "(", "IRB", ".", "getVoidTy", "(", ")", ",", "IRB", ".", "getInt32Ty", "(", ")", ",", "false", ")", ",", "<STR_LIT>", ",", "&", "M", ")", ";", "GetTempRet0F", "->", "setDoesNotThrow", "(", ")", ";", "SetTempRet0F", "->", "setDoesNotThrow", "(", ")", ";", "bool", "Changed", "=", "false", ";", "if", "(", "EnableEmEH", ")", "{", "FunctionType", "*", "ResumeFTy", "=", "FunctionType", "::", "get", "(", "IRB", ".", "getVoidTy", "(", ")", ",", "IRB", ".", "getInt8PtrTy", "(", ")", ",", "false", ")", ";", "ResumeF", "=", "getEmscriptenFunction", "(", "ResumeFTy", ",", "<STR_LIT>", ",", "&", "M", ")", ";", "ResumeF", "->", "addFnAttr", "(", "Attribute", "::", "NoReturn", ")", ";", "FunctionType", "*", "EHTypeIDTy", "=", "FunctionType", "::", "get", "(", "IRB", ".", "getInt32Ty", "(", ")", ",", "IRB", ".", "getInt8PtrTy", "(", ")", ",", "false", ")", ";", "EHTypeIDF", "=", "getEmscriptenFunction", "(", "EHTypeIDTy", ",", "<STR_LIT>", ",", "&", "M", ")", ";", "}", "SmallPtrSet", "<", "Function", "*", ",", "<NUM_LIT>", ">", "SetjmpUsersToNullify", ";", "if", "(", "(", "EnableEmSjLj", "||", "EnableWasmSjLj", ")", "&&", "SetjmpF", ")", "{", "for", "(", "User", "*", "U", ":", "SetjmpF", "->", "users", "(", ")", ")", "{", "if", "(", "auto", "*", "CB", "=", "dyn_cast", "<", "CallBase", ">", "(", "U", ")", ")", "{", "auto", "*", "UserF", "=", "CB", "->", "getFunction", "(", ")", ";", "if", "(", "containsLongjmpableCalls", "(", "UserF", ")", ")", "SetjmpUsers", ".", "insert", "(", "UserF", ")", ";", "else", "SetjmpUsersToNullify", ".", "insert", "(", "UserF", ")", ";", "}", "else", "{", "std", "::", "string", "S", ";", "raw_string_ostream", "SS", "(", "S", ")", ";", "SS", "<<", "*", "U", ";", "report_fatal_error", "(", "Twine", "(", "<STR_LIT>", ")", "+", "SS", ".", "str", "(", ")", ")", ";", "}", "}", "}", "bool", "SetjmpUsed", "=", "SetjmpF", "&&", "!", "SetjmpUsers", ".", "empty", "(", ")", ";", "bool", "LongjmpUsed", "=", "LongjmpF", "&&", "!", "LongjmpF", "->", "use_empty", "(", ")", ";", "DoSjLj", "=", "(", "EnableEmSjLj", "|", "EnableWasmSjLj", ")", "&&", "(", "SetjmpUsed", "||", "LongjmpUsed", ")", ";", "if", "(", "DoSjLj", ")", "{", "assert", "(", "EnableEmSjLj", "||", "EnableWasmSjLj", ")", ";", "if", "(", "EnableEmSjLj", ")", "{", "FunctionType", "*", "FTy", "=", "FunctionType", "::", "get", "(", "IRB", ".", "getVoidTy", "(", ")", ",", "{", "getAddrIntType", "(", "&", "M", ")", ",", "IRB", ".", "getInt32Ty", "(", ")", "}", ",", "false", ")", ";", "EmLongjmpF", "=", "getEmscriptenFunction", "(", "FTy", ",", "<STR_LIT>", ",", "&", "M", ")", ";"], "ground_truth": ["EmLongjmpF", "->", "addFnAttr", "(", "Attribute", "::", "NoReturn", ")", ";"], "File": "WebAssemblyLowerEmscriptenEHSjLj14", "Func": "runOnModule", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6551, "Length": 513, "Cover_Rate": 0.48950381679389315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "C", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", "||", "C", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", "||", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "C", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", ")", "{", "Result", "=", "DAG", ".", "getTargetConstant", "(", "C", "->", "getSExtValue", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "break", ";", "}", "}", "return", ";", "case", "'M'", ":", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ")", "{", "if", "(", "C", "->", "getZExtValue", "(", ")", "<=", "<NUM_LIT>", ")", "{", "Result", "=", "DAG", ".", "getTargetConstant", "(", "C", "->", "getZExtValue", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "break", ";", "}", "}", "return", ";", "case", "'N'", ":", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ")", "{", "if", "(", "C", "->", "getZExtValue", "(", ")", "<=", "<NUM_LIT>", ")", "{", "Result", "=", "DAG", ".", "getTargetConstant", "(", "C", "->", "getZExtValue", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "break", ";", "}", "}", "return", ";", "case", "'O'", ":", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ")", "{", "if", "(", "C", "->", "getZExtValue", "(", ")", "<=", "<NUM_LIT>", ")", "{", "Result", "=", "DAG", ".", "getTargetConstant", "(", "C", "->", "getZExtValue", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "break", ";", "}", "}", "return", ";", "case", "'e'", ":", "{", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ")", "{", "if", "(", "ConstantInt", "::", "isValueValidForType", "(", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "C", "->", "getSExtValue", "(", ")", ")", ")", "{", "Result", "=", "DAG", ".", "getTargetConstant", "(", "C", "->", "getSExtValue", "(", ")", ",", "<STR_LIT>", ")", ";", "break", ";", "}", "}", "return", ";", "}", "case", "'Z'", ":", "{", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ")", "{", "if", "(", "ConstantInt", "::", "isValueValidForType", "(", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "C", "->", "getZExtValue", "(", ")", ")", ")", "{", "Result", "=", "DAG", ".", "getTargetConstant", "(", "C", "->", "getZExtValue", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "break", ";", "}", "}", "return", ";", "}", "case", "'i'", ":", "{", "if", "(", "ConstantSDNode", "*", "CST", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ")", "{", "Result", "=", "DAG", ".", "getTargetConstant", "(", "CST", "->", "getSExtValue", "(", ")", ",", "<STR_LIT>", ")", ";", "break", ";", "}", "if", "(", "Subtarget", "->", "isPICStyleGOT", "(", ")", "||", "Subtarget", "->", "isPICStyleStubPIC", "(", ")", ")", "return", ";", "GlobalAddressSDNode", "*", "GA", "=", "nullptr", ";", "int64_t", "Offset", "=", "<NUM_LIT>", ";", "while", "(", "<NUM_LIT>", ")", "{", "if", "(", "(", "GA", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", ")", ")", "{", "Offset", "+=", "GA", "->", "getOffset", "(", ")", ";", "break", ";", "}", "else", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "Offset", "+=", "C", "->", "getZExtValue", "(", ")", ";", "Op", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "continue", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)4", "Func": "LowerAsmOperandForConstraint", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6552, "Length": 507, "Cover_Rate": 0.5571428571428572, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "orig", ")", "==", "LABEL_REF", "||", "(", "GET_CODE", "(", "orig", ")", "==", "SYMBOL_REF", "&&", "SYMBOL_REF_LOCAL_P", "(", "orig", ")", ")", ")", "{", "if", "(", "reg", "==", "<NUM_LIT>", ")", "reg", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "emit_insn", "(", "gen_symGOTOFF2reg", "(", "reg", ",", "orig", ")", ")", ";", "return", "reg", ";", "}", "else", "if", "(", "GET_CODE", "(", "orig", ")", "==", "SYMBOL_REF", ")", "{", "if", "(", "reg", "==", "<NUM_LIT>", ")", "reg", "=", "gen_reg_rtx", "(", "Pmode", ")", ";"], "ground_truth": ["emit_insn", "(", "gen_symGOT2reg", "(", "reg", ",", "orig", ")", ")", ";"], "File": "sh3", "Func": "legitimize_pic_address", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6553, "Length": 85, "Cover_Rate": 0.7083333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Insn", ")", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "FISCDisassembler", "Func": "DecodeCJumpTarget", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6554, "Length": 23, "Cover_Rate": 0.5227272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "RC", "->", "contains", "(", "Reg", ")", ";", "}", "else", "{"], "ground_truth": ["return", "MRI", "->", "getRegClass", "(", "Reg", ")", "==", "RC", ";"], "File": "R600MachineScheduler", "Func": "regBelongsToClass", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6555, "Length": 21, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "getReg", "(", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["return", "MO", ".", "getReg", "(", ")", ";"], "File": "ARMMCCodeEmitter13", "Func": "getAddrMode6OffsetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6556, "Length": 20, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "arm_cde_end_args", "(", "tree", "fndecl", ")", "{"], "ground_truth": ["return", "DECL_MD_FUNCTION_CODE", "(", "fndecl", ")", ">=", "ARM_BUILTIN_vcx1q_p_v16qi", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "File": "arm-builtins", "Func": "arm_cde_end_args", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6557, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCSymbolRefExpr", "*", "SR", "=", "dyn_cast", "<", "MCSymbolRefExpr", ">", "(", "Imm", ".", "Val", ")", ";", "assert", "(", "SR", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "SR", ")", ")", ";", "return", ";", "}", "assert", "(", "isGPRMem", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "isa", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser117", "Func": "addThumbMemPCOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6558, "Length": 80, "Cover_Rate": 0.54421768707483, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "fma_forest", "::", "get_target_parity", "(", ")", "{"], "ground_truth": ["return", "this", "->", "m_target_parity", ";"], "File": "cortex-a57-fma-steering", "Func": "get_target_parity", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6559, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "stackAlignment", ";"], "ground_truth": ["}"], "File": "M680x0Subtarget", "Func": "getStackAlignment", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6560, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "'k'", ":", "Reg", "=", "get<ISA_LIT>SubSuperRegister", "(", "Reg", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "'q'", ":", "Reg", "=", "get<ISA_LIT>SubSuperRegister", "(", "Reg", ",", "<STR_LIT>", ")", ";", "break", ";", "}", "O", "<<", "'%'", "<<", "TRI", "->", "getAsmName", "(", "Reg", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "X86ATTAsmPrinter2", "Func": "printAsmMRegister", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6561, "Length": 43, "Cover_Rate": 0.3282442748091603, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DstRB", ".", "getID", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "getRegClassForTypeOnBank", "(", "DstTy", ",", "DstRB", ")", ";", "if", "(", "!", "DstRC", ")", "return", "false", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "getRegClassForTypeOnBank", "(", "SrcTy", ",", "SrcRB", ")", ";", "if", "(", "!", "SrcRC", ")", "return", "false", ";", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "SrcReg", ",", "*", "SrcRC", ",", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "DstRC", ",", "MRI", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "DstRC", "==", "SrcRC", ")", "{", "}", "else", "if", "(", "DstRC", "==", "&", "<STR_LIT>", ")", "{", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setSubReg", "(", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "DstRC", "==", "&", "<STR_LIT>", ")", "{", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setSubReg", "(", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "DstRC", "==", "&", "<STR_LIT>", ")", "{", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setSubReg", "(", "<STR_LIT>", ")", ";", "}", "else", "{", "return", "false", ";", "}", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "X86InstructionSelector28", "Func": "selectTrunc", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6562, "Length": 191, "Cover_Rate": 0.5380281690140845, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "DestSub0", "=", "MRI", ".", "createVirtualRegister", "(", "DestRC", ")", ";", "MachineInstr", "*", "LoHalf", "=", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "InstDesc", ",", "DestSub0", ")", ".", "addOperand", "(", "SrcReg0Sub0", ")", ".", "addOperand", "(", "SrcReg1Sub0", ")", ";", "MachineOperand", "SrcReg0Sub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src0", ",", "Src0RC", ",", "AMDGPU", "::", "sub1", ",", "Src0SubRC", ")", ";", "MachineOperand", "SrcReg1Sub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src1", ",", "Src1RC", ",", "AMDGPU", "::", "sub1", ",", "Src1SubRC", ")", ";", "unsigned", "DestSub1", "=", "MRI", ".", "createVirtualRegister", "(", "DestSubRC", ")", ";", "MachineInstr", "*", "HiHalf", "=", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "InstDesc", ",", "DestSub1", ")", ".", "addOperand", "(", "SrcReg0Sub1", ")", ".", "addOperand", "(", "SrcReg1Sub1", ")", ";", "unsigned", "FullDestReg", "=", "MRI", ".", "createVirtualRegister", "(", "DestRC", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "TargetOpcode", "::", "REG_SEQUENCE", ")", ",", "FullDestReg", ")", ".", "addReg", "(", "DestSub0", ")", ".", "addImm", "(", "AMDGPU", "::", "sub0", ")", ".", "addReg", "(", "DestSub1", ")", ".", "addImm", "(", "AMDGPU", "::", "sub1", ")", ";"], "File": "SIInstrInfo101", "Func": "splitScalar64BitBinaryOp", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6563, "Length": 166, "Cover_Rate": 0.3624454148471616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "IndirectTlsSegRefs", "=", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ";", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "X86ISelDAGToDAG (2)1", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6564, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCStreamer", "*", "S", "=", "llvm", "::", "createAsmStreamer", "(", "Ctx", ",", "OS", ",", "isVerboseAsm", ",", "useDwarfDirectory", ",", "InstPrint", ",", "CE", ",", "TAB", ",", "ShowInst", ")", ";", "new", "<ISA_LIT>TargetAsmStreamer", "(", "*", "S", ",", "OS", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "AArch64ELFStreamer38", "Func": "createAArch64MCAsmStreamer", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6565, "Length": 37, "Cover_Rate": 0.5138888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "USet", "Rs", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "n", "=", "WorkQ", ".", "size", "(", ")", ";", "i", "<", "n", ";", "++", "i", ")", "{", "MachineLoop", "*", "L", "=", "WorkQ", "[", "i", "]", ";", "Rs", ".", "clear", "(", ")", ";", "collectIndRegsForLoop", "(", "L", ",", "Rs", ")", ";", "if", "(", "!", "Rs", ".", "empty", "(", ")", ")", "IRM", ".", "insert", "(", "std", "::", "make_pair", "(", "L", ",", "Rs", ")", ")", ";"], "ground_truth": ["}"], "File": "HexagonSplitDouble1", "Func": "collectIndRegs", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6566, "Length": 72, "Cover_Rate": 0.48, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>BundlingPass", "(", "<ISA_LIT>TargetMachine", "&", "tm", ")", ":", "MachineFunctionPass", "(", "&", "ID", ")", ",", "TM", "(", "tm", ")", "{"], "ground_truth": ["}"], "File": "IA64Bundling", "Func": "IA64BundlingPass", "Target": "IA64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6567, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_sqdmull2v8hi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vqdmull_high_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6568, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "isImm", "(", ")", ")", ";"], "ground_truth": ["return", "Imm", ".", "Val", ";"], "File": "AMDGPUAsmParser1", "Func": "getImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6569, "Length": 12, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "from", "==", "GENERAL_REGS", ")", "return", "regmove_cost", "->", "GP2FP", "*", "<NUM_LIT>", ";", "else", "if", "(", "to", "==", "GENERAL_REGS", ")", "return", "regmove_cost", "->", "FP2GP", "*", "<NUM_LIT>", ";", "if", "(", "!", "TARGET_SIMD", ")", "return", "regmove_cost", "->", "GP2FP", "+", "regmove_cost", "->", "FP2GP", "+", "regmove_cost", "->", "FP2FP", ";", "return", "regmove_cost", "->", "FP2FP", ";", "}", "if", "(", "from", "==", "GENERAL_REGS", "&&", "to", "==", "GENERAL_REGS", ")", "return", "regmove_cost", "->", "GP2GP", ";", "else", "if", "(", "from", "==", "GENERAL_REGS", ")", "return", "regmove_cost", "->", "GP2FP", ";"], "ground_truth": ["else", "if", "(", "to", "==", "GENERAL_REGS", ")", "return", "regmove_cost", "->", "FP2GP", ";"], "File": "aarch641", "Func": "aarch64_register_move_cost", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6570, "Length": 91, "Cover_Rate": 0.3159722222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>ParamManager", "::", "addCallRetParam", "(", "Type", "*", "Ty", ",", "const", "StringRef", "ParamName", ")", "{", "return", "addParam", "(", "<ISA_LIT>_PARAM_TYPE_CALL_RET", ",", "Ty", ",", "ParamName", ")", ";"], "ground_truth": ["}"], "File": "HSAILParamManager", "Func": "addCallRetParam", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6571, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "<NUM_LIT>", "]", ")", "return", "true", ";", "O", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "OpNo", ")", ";", "O", "<<", "<STR_LIT>", ";"], "ground_truth": ["return", "false", ";"], "File": "AlphaAsmPrinter1", "Func": "PrintAsmMemoryOperand", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6572, "Length": 30, "Cover_Rate": 0.5660377358490566, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "TCC", "=", "<STR_LIT>", ";", "if", "(", "LHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "break", ";", "}", "TargetCC", "=", "DAG", ".", "getConstant", "(", "TCC", ",", "<STR_LIT>", ")", ";", "if", "(", "LHS", ".", "getValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ",", "RHS", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ",", "RHS", ")", ";"], "File": "MandarinISelLowering", "Func": "EmitCMP", "Target": "Mandarin", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6573, "Length": 84, "Cover_Rate": 0.35443037974683544, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCELFStreamer", "::", "<ISA_LIT>MCELFStreamer", "(", "MCContext", "&", "Context", ",", "std", "::", "unique_ptr", "<", "MCAsmBackend", ">", "TAB", ",", "raw_pwrite_stream", "&", "OS", ",", "std", "::", "unique_ptr", "<", "MCCodeEmitter", ">", "Emitter", ",", "MCAssembler", "*", "Assembler", ")", ":", "MCELFStreamer", "(", "Context", ",", "std", "::", "move", "(", "TAB", ")", ",", "OS", ",", "std", "::", "move", "(", "Emitter", ")", ")", ",", "MCII", "(", "create<ISA_LIT>MCInstrInfo", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "HexagonMCELFStreamer1", "Func": "HexagonMCELFStreamer", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6574, "Length": 62, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Helper", ".", "Ownership", "[", "New", "]", "=", "Owner", ";", "IndependentGroups", "[", "Owner", "]", ".", "insert", "(", "New", ")", ";", "Queue", ".", "push_back", "(", "New", ")", ";", "continue", ";", "}", "Block", "*", "NewOwner", "=", "Known", "->", "second", ";", "if", "(", "!", "NewOwner", ")", "continue", ";", "if", "(", "NewOwner", "!=", "Owner", ")", "Helper", ".", "InvalidateWithChildren", "(", "New", ")", ";", "}", "}", "for", "(", "const", "auto", "&", "iter", ":", "Entries", ")", "{", "BlockSet", "&", "CurrGroup", "=", "IndependentGroups", "[", "iter", "]", ";", "BlockList", "ToInvalidate", ";", "for", "(", "const", "auto", "&", "iter", ":", "CurrGroup", ")", "{", "Block", "*", "Child", "=", "iter", ";", "for", "(", "const", "auto", "&", "iter", ":", "Child", "->", "BranchesIn", ")", "{", "Block", "*", "Parent", "=", "iter", ";", "if", "(", "Ignore", "&&", "contains", "(", "*", "Ignore", ",", "Parent", ")", ")", "continue", ";", "if", "(", "Helper", ".", "Ownership", "[", "Parent", "]", "!=", "Helper", ".", "Ownership", "[", "Child", "]", ")", "ToInvalidate", ".", "push_back", "(", "Child", ")", ";", "}", "}", "while", "(", "!", "ToInvalidate", ".", "empty", "(", ")", ")", "{"], "ground_truth": ["Block", "*", "Invalidatee", "=", "ToInvalidate", ".", "front", "(", ")", ";"], "File": "Relooper3", "Func": "FindIndependentGroups", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6575, "Length": 174, "Cover_Rate": 0.30851063829787234, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "~", "<ISA_LIT>Disassembler", "(", ")", "{"], "ground_truth": ["}"], "File": "SystemZDisassembler1", "Func": "~SystemZDisassembler", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6576, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "RegOp", ".", "getReg", "(", ")", ")", ")", ";", "tmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "is<ISA_LIT>64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";", "tmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "ImmValue", ")", ")", ";", "Instructions", ".", "push_back", "(", "tmpInst", ")", ";", "}", "else", "{", "tmpInst", ".", "setOpcode", "(", "is<ISA_LIT>64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "tmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "RegOp", ".", "getReg", "(", ")", ")", ")", ";", "tmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "(", "ImmValue", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", ")", ";", "Instructions", ".", "push_back", "(", "tmpInst", ")", ";", "tmpInst", ".", "clear", "(", ")", ";", "tmpInst", ".", "setOpcode", "(", "is<ISA_LIT>64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "tmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "RegOp", ".", "getReg", "(", ")", ")", ")", ";", "tmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "RegOp", ".", "getReg", "(", ")", ")", ")", ";"], "ground_truth": ["tmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "ImmValue", "&", "<NUM_LIT>", ")", ")", ";"], "File": "MipsAsmParser18", "Func": "expandLoadImm", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6577, "Length": 175, "Cover_Rate": 0.44191919191919193, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCAsmInfo", "::", "<ISA_LIT>MCAsmInfo", "(", "const", "Triple", "&", "T", ")", "{", "CodePointerSize", "=", "CalleeSaveStackSlotSize", "=", "T", ".", "isArch64Bit", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "UseDataRegionDirectives", "=", "true", ";", "ZeroDirective", "=", "<STR_LIT>", ";", "Data8bitsDirective", "=", "<STR_LIT>", ";", "Data16bitsDirective", "=", "<STR_LIT>", ";", "Data32bitsDirective", "=", "<STR_LIT>", ";", "Data64bitsDirective", "=", "<STR_LIT>", ";", "AlignmentIsInBytes", "=", "false", ";", "COMMDirectiveAlignmentIsInBytes", "=", "false", ";"], "ground_truth": ["LCOMMDirectiveAlignmentType", "=", "LCOMM", "::", "Log2Alignment", ";"], "File": "WebAssemblyMCAsmInfo15", "Func": "WebAssemblyMCAsmInfo", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6578, "Length": 62, "Cover_Rate": 0.9253731343283582, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getSetCC", "(", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "CC", ")", ")", ";", "}", "return", "SDValue", "(", ")", ";", "}", "return", "Op", ";", "}", "if", "(", "SDValue", "V", "=", "lowerCmpEqZeroToCtlzSrl", "(", "Op", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{"], "ground_truth": ["if", "(", "C", "->", "isAllOnesValue", "(", ")", "||", "C", "->", "isNullValue", "(", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "PPCISelLowering (2)7", "Func": "LowerSETCC", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6579, "Length": 124, "Cover_Rate": 0.3701492537313433, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "uint64_t", "i", "=", "<NUM_LIT>", ";", "i", "!=", "Count", ";", "++", "i", ")", "OW", "->", "Write32", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AArch64AsmBackend45", "Func": "writeNopData", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6580, "Length": 24, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_cmpgt_epi64_mask", "(", "__m256i", "__A", ",", "__m256i", "__B", ")", "{", "return", "(", "__mmask8", ")", "__builtin_ia32_pcmpgtq256_mask", "(", "(", "__v4di", ")", "__A", ",", "(", "__v4di", ")", "__B", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_cmpgt_epi64_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6581, "Length": 46, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getMaxWavesPerEU", "(", "unsigned", "FlatWorkGroupSize", ")", "const", "override", "{", "return", "<STR_LIT>", "::", "getMaxWavesPerEU", "(", "this", ",", "FlatWorkGroupSize", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget101", "Func": "getMaxWavesPerEU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6582, "Length": 20, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "<ISA_LIT>TargetLowering", "::", "getSetCCResultType", "(", "const", "DataLayout", "&", "DL", ",", "LLVMContext", "&", ",", "EVT", "VT", ")", "const", "{"], "ground_truth": ["if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "getPointerTy", "(", "DL", ")", ";"], "File": "RISCVISelLowering", "Func": "getSetCCResultType", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6583, "Length": 33, "Cover_Rate": 0.5076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "assert", "(", "Op", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "switch", "(", "Op", ".", "getImm", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";"], "File": "TPCInstPrinter", "Func": "printRhu", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6584, "Length": 48, "Cover_Rate": 0.7058823529411765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeGPRNoX0RegisterClass", "(", "MCInst", "&", "Inst", ",", "uint64_t", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", "==", "<NUM_LIT>", ")", "{", "return", "MCDisassembler", "::", "Fail", ";", "}", "return", "DecodeGPRRegisterClass", "(", "Inst", ",", "RegNo", ",", "Address", ",", "Decoder", ")", ";"], "ground_truth": ["}"], "File": "RISCVDisassembler", "Func": "DecodeGPRNoX0RegisterClass", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6585, "Length": 46, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printAS32Mem", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "opNum", ",", "raw_ostream", "&", "O", ")", "{", "printAbsMem", "(", "MI", ",", "opNum", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "M68kInstPrinter", "Func": "printAS32Mem", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6586, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "StartLoc", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser (2)1", "Func": "getStartLoc", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6587, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "rs6000_elf_declare_function_name", "(", "FILE", "*", "file", ",", "const", "char", "*", "name", ",", "tree", "decl", ")", "{", "if", "(", "TARGET_64BIT", "&&", "DEFAULT_ABI", "!=", "ABI_ELFv2", ")", "{", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "ASM_OUTPUT_LABEL", "(", "file", ",", "name", ")", ";", "fputs", "(", "DOUBLE_INT_ASM_OP", ",", "file", ")", ";", "rs6000_output_function_entry", "(", "file", ",", "name", ")", ";", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "if", "(", "DOT_SYMBOLS", ")", "{", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "assemble_name", "(", "file", ",", "name", ")", ";", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "assemble_name", "(", "file", ",", "name", ")", ";", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "if", "(", "TREE_PUBLIC", "(", "decl", ")", "&&", "!", "DECL_WEAK", "(", "decl", ")", ")", "{", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "assemble_name", "(", "file", ",", "name", ")", ";", "putc", "(", "'\\n'", ",", "file", ")", ";", "}", "}", "else", "ASM_OUTPUT_TYPE_DIRECTIVE", "(", "file", ",", "name", ",", "<STR_LIT>", ")", ";", "ASM_DECLARE_RESULT", "(", "file", ",", "DECL_RESULT", "(", "decl", ")", ")", ";", "rs6000_output_function_entry", "(", "file", ",", "name", ")", ";", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "return", ";", "}", "int", "uses_toc", ";", "if", "(", "DEFAULT_ABI", "==", "ABI_V4", "&&", "(", "TARGET_RELOCATABLE", "||", "flag_pic", ">", "<NUM_LIT>", ")", "&&", "!", "TARGET_SECURE_PLT", "&&", "(", "!", "constant_pool_empty_p", "(", ")", "||", "crtl", "->", "profile", ")", "&&", "(", "uses_toc", "=", "uses_TOC", "(", ")", ")", ")", "{", "char", "buf", "[", "<NUM_LIT>", "]", ";", "if", "(", "uses_toc", "==", "<NUM_LIT>", ")", "switch_to_other_text_partition", "(", ")", ";", "(", "*", "targetm", ".", "asm_out", ".", "internal_label", ")", "(", "file", ",", "<STR_LIT>", ",", "rs6000_pic_labelno", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "assemble_name", "(", "file", ",", "toc_label_name", ")", ";", "need_toc_init", "=", "<NUM_LIT>", ";", "putc", "(", "'-'", ",", "file", ")", ";", "ASM_GENERATE_INTERNAL_LABEL", "(", "buf", ",", "<STR_LIT>", ",", "rs6000_pic_labelno", ")", ";", "assemble_name", "(", "file", ",", "buf", ")", ";", "putc", "(", "'\\n'", ",", "file", ")", ";", "if", "(", "uses_toc", "==", "<NUM_LIT>", ")", "switch_to_other_text_partition", "(", ")", ";", "}", "ASM_OUTPUT_TYPE_DIRECTIVE", "(", "file", ",", "name", ",", "<STR_LIT>", ")", ";", "ASM_DECLARE_RESULT", "(", "file", ",", "DECL_RESULT", "(", "decl", ")", ")", ";", "if", "(", "TARGET_CMODEL", "==", "CMODEL_LARGE", "&&", "rs6000_global_entry_point_prologue_needed_p", "(", ")", ")", "{", "char", "buf", "[", "<NUM_LIT>", "]", ";", "(", "*", "targetm", ".", "asm_out", ".", "internal_label", ")", "(", "file", ",", "<STR_LIT>", ",", "rs6000_pic_labelno", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "ASM_GENERATE_INTERNAL_LABEL", "(", "buf", ",", "<STR_LIT>", ",", "rs6000_pic_labelno", ")", ";", "assemble_name", "(", "file", ",", "buf", ")", ";", "putc", "(", "'\\n'", ",", "file", ")", ";", "}", "if", "(", "DEFAULT_ABI", "==", "ABI_AIX", ")", "{", "const", "char", "*", "desc_name", ",", "*", "orig_name", ";", "orig_name", "=", "(", "*", "targetm", ".", "strip_name_encoding", ")", "(", "name", ")", ";"], "ground_truth": ["desc_name", "=", "orig_name", ";"], "File": "rs6000", "Func": "rs6000_elf_declare_function_name", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6588, "Length": 419, "Cover_Rate": 0.8346613545816733, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Kind", ".", "isReadOnly", "(", ")", ")", "{", "const", "auto", "*", "GVar", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "GO", ")", ";"], "ground_truth": ["if", "(", "GVar", "&&", "GVar", "->", "isConstant", "(", ")", "&&", "GVar", "->", "getInitializer", "(", ")", "->", "needsDynamicRelocation", "(", ")", ")", "Kind", "=", "SectionKind", "::", "getReadOnlyWithRel", "(", ")", ";"], "File": "PPCTargetObjectFile8", "Func": "SelectSectionForGlobal", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6589, "Length": 50, "Cover_Rate": 0.5882352941176471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GetElementPtrInst", "*", "GEP", "=", "cast", "<", "GetElementPtrInst", ">", "(", "stripBitcasts", "(", "Ptr", ")", ")", ";", "auto", "I", "=", "GEPIdx", ".", "find", "(", "GEP", ")", ";"], "ground_truth": ["return", "I", "==", "GEPIdx", ".", "end", "(", ")", "?", "nullptr", ":", "I", "->", "second", ";"], "File": "AMDGPUPromoteAlloca29", "Func": "calculateVectorIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6590, "Length": 40, "Cover_Rate": 0.6153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_adds_epi8", "(", "__m128i", "__A", ",", "__m128i", "__B", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_paddsb128", "(", "(", "__v16qi", ")", "__A", ",", "(", "__v16qi", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "emmintrin", "Func": "_mm_adds_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6591, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "SignedDivRem", "||", "UnsignedDivRem", ")", "&&", "Args", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "const", "Constant", "*", "C", "=", "dyn_cast", "<", "Constant", ">", "(", "Args", "[", "<NUM_LIT>", "]", ")", ")", "{", "const", "ConstantInt", "*", "CVal", "=", "(", "C", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", "?", "dyn_cast_or_null", "<", "const", "ConstantInt", ">", "(", "C", "->", "getSplatValue", "(", ")", ")", ":", "dyn_cast", "<", "const", "ConstantInt", ">", "(", "C", ")", ")", ";", "if", "(", "CVal", "!=", "nullptr", "&&", "(", "CVal", "->", "getValue", "(", ")", ".", "isPowerOf2", "(", ")", "||", "(", "-", "CVal", "->", "getValue", "(", ")", ")", ".", "isPowerOf2", "(", ")", ")", ")", "DivRemConstPow2", "=", "true", ";", "else", "DivRemConst", "=", "true", ";", "}", "}", "if", "(", "Ty", "->", "isVectorTy", "(", ")", ")", "{", "assert", "(", "ST", "->", "hasVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "VF", "=", "Ty", "->", "getVectorNumElements", "(", ")", ";", "unsigned", "NumVectors", "=", "getNumVectorRegs", "(", "Ty", ")", ";", "if", "(", "Opcode", "==", "Instruction", "::", "Shl", "||", "Opcode", "==", "Instruction", "::", "LShr", "||", "Opcode", "==", "Instruction", "::", "AShr", ")", "{", "return", "NumVectors", ";", "}", "if", "(", "DivRemConstPow2", ")", "return", "(", "NumVectors", "*", "(", "SignedDivRem", "?", "SDivPow2Cost", ":", "<NUM_LIT>", ")", ")", ";", "if", "(", "DivRemConst", ")", "return", "VF", "*", "DivMulSeqCost", "+", "getScalarizationOverhead", "(", "Ty", ",", "Args", ")", ";", "if", "(", "(", "SignedDivRem", "||", "UnsignedDivRem", ")", "&&", "VF", ">", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "Opcode", "==", "Instruction", "::", "FAdd", "||", "Opcode", "==", "Instruction", "::", "FSub", "||", "Opcode", "==", "Instruction", "::", "FMul", "||", "Opcode", "==", "Instruction", "::", "FDiv", ")", "{", "switch", "(", "ScalarBits", ")", "{", "case", "<NUM_LIT>", ":", "{", "if", "(", "ST", "->", "hasVectorEnhancements1", "(", ")", ")", "return", "NumVectors", ";", "unsigned", "ScalarCost", "=", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", "->", "getScalarType", "(", ")", ")", ";", "unsigned", "Cost", "=", "(", "VF", "*", "ScalarCost", ")", "+", "getScalarizationOverhead", "(", "Ty", ",", "Args", ")", ";", "if", "(", "VF", "==", "<NUM_LIT>", ")", "Cost", "*=", "<NUM_LIT>", ";", "return", "Cost", ";", "}", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "return", "NumVectors", ";", "default", ":", "break", ";", "}", "}"], "ground_truth": ["if", "(", "Opcode", "==", "Instruction", "::", "FRem", ")", "{"], "File": "SystemZTargetTransformInfo32", "Func": "getArithmeticInstrCost", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6592, "Length": 342, "Cover_Rate": 0.4356687898089172, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "AA", "=", "&", "getAnalysis", "<", "AAResultsWrapperPass", ">", "(", ")", ".", "getAAResults", "(", ")", ";", "assert", "(", "MRI", "->", "isSSA", "(", ")", "&&", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{"], "ground_truth": ["CreatedX2", "=", "<NUM_LIT>", ";"], "File": "SILoadStoreOptimizer17", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6593, "Length": 70, "Cover_Rate": 0.46357615894039733, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "N", ")", ";", "if", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "==", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "{", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "getOnesVector", "(", "VT", ",", "Subtarget", ",", "DAG", ",", "DL", ")", ";"], "ground_truth": ["if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "getZeroVector", "(", "VT", ",", "Subtarget", ",", "DAG", ",", "DL", ")", ";"], "File": "X86ISelLowering (3)", "Func": "combineVectorCompare", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6594, "Length": 67, "Cover_Rate": 0.6320754716981132, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CASE_CONST_SCALAR_INT", ":", "case", "CONST_DOUBLE", ":", "gcc_assert", "(", "operands", "[", "<NUM_LIT>", "]", "==", "CONST0_RTX", "(", "mode", ")", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]", "=", "const0_rtx", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "switch", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "case", "REG", ":", "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "DImode", ",", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", "+", "<NUM_LIT>", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "DImode", ",", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "break", ";", "case", "MEM", ":", "operands", "[", "<NUM_LIT>", "]", "=", "adjust_address", "(", "operands", "[", "<NUM_LIT>", "]", ",", "DImode", ",", "<NUM_LIT>", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "adjust_address", "(", "operands", "[", "<NUM_LIT>", "]", ",", "DImode", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["break", ";"], "File": "alpha", "Func": "alpha_split_tmode_pair", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6595, "Length": 132, "Cover_Rate": 0.4429530201342282, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "<NUM_LIT>", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "ErrorLoc", "=", "(", "(", "<ISA_LIT>Operand", "*", ")", "Operands", "[", "ErrorInfo", "]", ")", "->", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "<STR_LIT>", ")", ";", "}", "case", "Match_MnemonicFail", ":", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ",", "(", "(", "<ISA_LIT>Operand", "*", ")", "Operands", "[", "<NUM_LIT>", "]", ")", "->", "getLocRange", "(", ")", ")", ";"], "ground_truth": ["case", "Match_ConversionFail", ":"], "File": "ARMAsmParser86", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6596, "Length": 113, "Cover_Rate": 0.39372822299651566, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GlobalValue", "*", "GV", "=", "new", "GlobalVariable", "(", "Type", "::", "getInt32Ty", "(", "*", "Context", ")", ",", "false", ",", "GlobalValue", "::", "ExternalLinkage", ",", "<NUM_LIT>", ",", "Name", ")", ";", "return", "<ISA_LIT>MaterializeGV", "(", "GV", ",", "TLI", ".", "getValueType", "(", "GV", "->", "getType", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMFastISel15", "Func": "getLibcallReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6597, "Length": 44, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Tile64RegisterInfo", "::", "Tile64RegisterInfo", "(", "const", "TargetInstrInfo", "&", "tii", ")", ":", "Tile64GenRegisterInfo", "(", "<STR_LIT>", ")", ",", "TII", "(", "tii", ")", "{"], "ground_truth": ["}"], "File": "Tile64RegisterInfo", "Func": "Tile64RegisterInfo", "Target": "Tile64", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 6598, "Length": 21, "Cover_Rate": 0.9130434782608695, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "VK_CALL", ":", "return", "<STR_LIT>", ";", "case", "VK_LO12", ":", "return", "<STR_LIT>", ";", "case", "VK_ABS_G3", ":", "return", "<STR_LIT>", ";", "case", "VK_ABS_G2", ":", "return", "<STR_LIT>", ";", "case", "VK_ABS_G2_S", ":", "return", "<STR_LIT>", ";", "case", "VK_ABS_G2_NC", ":", "return", "<STR_LIT>", ";", "case", "VK_ABS_G1", ":", "return", "<STR_LIT>", ";", "case", "VK_ABS_G1_S", ":", "return", "<STR_LIT>", ";", "case", "VK_ABS_G1_NC", ":", "return", "<STR_LIT>", ";", "case", "VK_ABS_G0", ":", "return", "<STR_LIT>", ";", "case", "VK_ABS_G0_S", ":", "return", "<STR_LIT>", ";", "case", "VK_ABS_G0_NC", ":", "return", "<STR_LIT>", ";", "case", "VK_PREL_G3", ":", "return", "<STR_LIT>", ";", "case", "VK_PREL_G2", ":", "return", "<STR_LIT>", ";", "case", "VK_PREL_G2_NC", ":", "return", "<STR_LIT>", ";", "case", "VK_PREL_G1", ":", "return", "<STR_LIT>", ";", "case", "VK_PREL_G1_NC", ":", "return", "<STR_LIT>", ";", "case", "VK_PREL_G0", ":", "return", "<STR_LIT>", ";", "case", "VK_PREL_G0_NC", ":", "return", "<STR_LIT>", ";", "case", "VK_DTPREL_G2", ":", "return", "<STR_LIT>", ";", "case", "VK_DTPREL_G1", ":", "return", "<STR_LIT>", ";", "case", "VK_DTPREL_G1_NC", ":", "return", "<STR_LIT>", ";", "case", "VK_DTPREL_G0", ":", "return", "<STR_LIT>", ";", "case", "VK_DTPREL_G0_NC", ":", "return", "<STR_LIT>", ";", "case", "VK_DTPREL_HI12", ":", "return", "<STR_LIT>", ";", "case", "VK_DTPREL_LO12", ":", "return", "<STR_LIT>", ";", "case", "VK_DTPREL_LO12_NC", ":", "return", "<STR_LIT>", ";", "case", "VK_TPREL_G2", ":", "return", "<STR_LIT>", ";", "case", "VK_TPREL_G1", ":", "return", "<STR_LIT>", ";", "case", "VK_TPREL_G1_NC", ":", "return", "<STR_LIT>", ";", "case", "VK_TPREL_G0", ":", "return", "<STR_LIT>", ";", "case", "VK_TPREL_G0_NC", ":", "return", "<STR_LIT>", ";", "case", "VK_TPREL_HI12", ":", "return", "<STR_LIT>", ";", "case", "VK_TPREL_LO12", ":", "return", "<STR_LIT>", ";", "case", "VK_TPREL_LO12_NC", ":", "return", "<STR_LIT>", ";", "case", "VK_TLSDESC_LO12", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "VK_ABS_PAGE", ":", "return", "<STR_LIT>", ";"], "File": "AArch64MCExpr (2)2", "Func": "getVariantKindName", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6599, "Length": 222, "Cover_Rate": 0.6607142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "FK_Data_4", ":", "case", "FK_PCRel_4", ":", "return", "RT_32", ";", "case", "FK_PCRel_2", ":"], "ground_truth": ["case", "FK_Data_2", ":"], "File": "M680x0ELFObjectWriter", "Func": "getType", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6600, "Length": 20, "Cover_Rate": 0.3389830508474576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "RegNo", "/", "<NUM_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "MipsDisassembler40", "Func": "DecodeAFGR64RegisterClass", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6601, "Length": 31, "Cover_Rate": 0.4492753623188406, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "ApplyFunctions", "[", "pType", "]", ".", "size", ";"], "ground_truth": ["}"], "File": "AArch64Relocator", "Func": "getSize", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6602, "Length": 9, "Cover_Rate": 0.391304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Imm", ")", ")", ";"], "ground_truth": ["return", "Success", ";"], "File": "AArch64Disassembler33", "Func": "DecodeMRSSystemRegister", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6603, "Length": 15, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LoweredMI", "=", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "break", ";", "default", ":", "<ISA_LIT>MCInstLower", "Lower", "(", "MF", "->", "getContext", "(", ")", ",", "*", "this", ")", ";", "Lower", ".", "lower", "(", "&", "*", "I", ",", "LoweredMI", ")", ";", "break", ";", "}", "EmitToStreamer", "(", "*", "OutStreamer", ",", "LoweredMI", ")", ";"], "ground_truth": ["}", "while", "(", "(", "++", "I", "!=", "E", ")", "&&", "I", "->", "isInsideBundle", "(", ")", ")", ";"], "File": "M88kAsmPrinter", "Func": "emitInstruction", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6604, "Length": 68, "Cover_Rate": 0.41975308641975306, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_sh_media_STHI_Q", "(", "(", "char", "*", ")", "p", "+", "s", ",", "mw", ")", ";"], "ground_truth": ["}"], "File": "ushmedia1", "Func": "sh_media_STHI_Q", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6605, "Length": 14, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "override", "{"], "ground_truth": ["return", "MBB", ".", "erase", "(", "MI", ")", ";"], "File": "MMIXFrameLowering", "Func": "eliminateCallFramePseudoInstr", "Target": "MMIX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6606, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "i", ",", "high", ",", "mask", ",", "nelt", "=", "d", "->", "perm", ".", "length", "(", ")", ";", "rtx", "out0", ",", "out1", ",", "in0", ",", "in1", ";", "rtx", "(", "*", "gen", ")", "(", "rtx", ",", "rtx", ",", "rtx", ",", "rtx", ")", ";", "int", "first_elem", ";", "bool", "is_swapped", ";", "if", "(", "GET_MODE_UNIT_SIZE", "(", "d", "->", "vmode", ")", ">=", "<NUM_LIT>", ")", "return", "false", ";", "is_swapped", "=", "BYTES_BIG_ENDIAN", ";", "first_elem", "=", "d", "->", "perm", "[", "neon_endian_lane_map", "(", "d", "->", "vmode", ",", "<NUM_LIT>", ")", "^", "is_swapped", "]", ";", "high", "=", "nelt", "/", "<NUM_LIT>", ";", "if", "(", "first_elem", "==", "neon_endian_lane_map", "(", "d", "->", "vmode", ",", "high", ")", ")", ";", "else", "if", "(", "first_elem", "==", "neon_endian_lane_map", "(", "d", "->", "vmode", ",", "<NUM_LIT>", ")", ")", "high", "=", "<NUM_LIT>", ";", "else", "return", "false", ";", "mask", "=", "(", "d", "->", "one_vector_p", "?", "nelt", "-", "<NUM_LIT>", ":", "<NUM_LIT>", "*", "nelt", "-", "<NUM_LIT>", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelt", "/", "<NUM_LIT>", ";", "i", "++", ")", "{", "unsigned", "elt", "=", "neon_pair_endian_lane_map", "(", "d", "->", "vmode", ",", "i", "+", "high", ")", "&", "mask", ";", "if", "(", "d", "->", "perm", "[", "neon_pair_endian_lane_map", "(", "d", "->", "vmode", ",", "<NUM_LIT>", "*", "i", "+", "is_swapped", ")", "]", "!=", "elt", ")", "return", "false", ";", "elt", "=", "neon_pair_endian_lane_map", "(", "d", "->", "vmode", ",", "i", "+", "nelt", "+", "high", ")", "&", "mask", ";", "if", "(", "d", "->", "perm", "[", "neon_pair_endian_lane_map", "(", "d", "->", "vmode", ",", "<NUM_LIT>", "*", "i", "+", "!", "is_swapped", ")", "]", "!=", "elt", ")", "return", "false", ";", "}", "if", "(", "d", "->", "testing_p", ")", "return", "true", ";", "switch", "(", "d", "->", "vmode", ")", "{"], "ground_truth": ["case", "E_V16QImode", ":", "gen", "=", "gen_neon_vzipv16qi_internal", ";", "break", ";"], "File": "arm7", "Func": "arm_evpc_neon_vzip", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6607, "Length": 270, "Cover_Rate": 0.6150341685649203, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "{", "templ", "=", "<STR_LIT>", ";", "ops", "[", "<NUM_LIT>", "]", "=", "mem", ";", "}", "ops", "[", "<NUM_LIT>", "]", "=", "reg", ";", "break", ";", "case", "PRE_DEC", ":", "templ", "=", "<STR_LIT>", ";", "ops", "[", "<NUM_LIT>", "]", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "ops", "[", "<NUM_LIT>", "]", "=", "reg", ";", "break", ";", "case", "POST_MODIFY", ":", "gcc_unreachable", "(", ")", ";", "case", "REG", ":", "if", "(", "nregs", ">", "<NUM_LIT>", ")", "{", "if", "(", "nregs", ">", "<NUM_LIT>", ")", "templ", "=", "<STR_LIT>", ";", "else", "templ", "=", "<STR_LIT>", ";", "ops", "[", "<NUM_LIT>", "]", "=", "mem", ";", "ops", "[", "<NUM_LIT>", "]", "=", "reg", ";", "break", ";", "}", "case", "LABEL_REF", ":", "case", "PLUS", ":", "{", "int", "i", ";", "int", "overlap", "=", "-", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nregs", ";", "i", "++", ")", "{", "ops", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "DImode", ",", "REGNO", "(", "reg", ")", "+", "<NUM_LIT>", "*", "i", ")", ";", "ops", "[", "<NUM_LIT>", "]", "=", "adjust_address", "(", "mem", ",", "DImode", ",", "<NUM_LIT>", "*", "i", ")", ";", "if", "(", "reg_overlap_mentioned_p", "(", "ops", "[", "<NUM_LIT>", "]", ",", "mem", ")", ")", "{", "gcc_assert", "(", "overlap", "==", "-", "<NUM_LIT>", ")", ";", "overlap", "=", "i", ";", "}", "else", "{", "sprintf", "(", "buff", ",", "<STR_LIT>", ",", "load", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "output_asm_insn", "(", "buff", ",", "ops", ")", ";", "}", "}", "if", "(", "overlap", "!=", "-", "<NUM_LIT>", ")", "{", "ops", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "DImode", ",", "REGNO", "(", "reg", ")", "+", "<NUM_LIT>", "*", "overlap", ")", ";", "ops", "[", "<NUM_LIT>", "]", "=", "adjust_address", "(", "mem", ",", "SImode", ",", "<NUM_LIT>", "*", "overlap", ")", ";", "sprintf", "(", "buff", ",", "<STR_LIT>", ",", "load", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "output_asm_insn", "(", "buff", ",", "ops", ")", ";", "}", "return", "<STR_LIT>", ";", "}", "default", ":"], "ground_truth": ["gcc_unreachable", "(", ")", ";"], "File": "arm4", "Func": "output_move_neon", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6608, "Length": 289, "Cover_Rate": 0.5494296577946768, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FOREACH_FUNCTION_ARGS", "(", "m_fntype", ",", "type", ",", "iter", ")", "{", "if", "(", "type", "==", "void_type_node", "||", "i", ">=", "m_nargs", ")", "break", ";", "if", "(", "i", ">=", "m_base_arg", "&&", "TREE_CODE", "(", "type", ")", "==", "ENUMERAL_TYPE", "&&", "!", "require_immediate_enum", "(", "i", "-", "m_base_arg", ",", "type", ")", ")", "return", "false", ";"], "ground_truth": ["i", "+=", "<NUM_LIT>", ";"], "File": "aarch64-sve-builtins", "Func": "FOREACH_FUNCTION_ARGS", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6609, "Length": 51, "Cover_Rate": 0.9807692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "decodeImmShiftOpValue", "(", "MCInst", "&", "Inst", ",", "uint64_t", "Imm", ",", "int64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Log2", "(", "Imm", ")", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "CSKYDisassembler", "Func": "decodeImmShiftOpValue", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6610, "Length": 40, "Cover_Rate": 0.975609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "TargetFrameLowering", "*", "getFrameLowering", "(", ")", "const", "{"], "ground_truth": ["return", "&", "FrameLowering", ";"], "File": "TMS320C64XTargetMachine", "Func": "getFrameLowering", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 6611, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "empty", "(", ")", "const", "{", "return", "!", "BitVector", "::", "any", "(", ")", ";"], "ground_truth": ["}"], "File": "HexagonBitSimplify (2)", "Func": "empty", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6612, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Offset", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "getObjectOffset", "(", "FrameIndex", ")", ";", "WarnSize", "(", "Offset", ",", "MF", ",", "DL", ")", ";", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "Register", "reg", "=", "MI", ".", "getOperand", "(", "i", "-", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "MBB", ",", "++", "II", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "reg", ")", ".", "addReg", "(", "reg", ")", ".", "addImm", "(", "Offset", ")", ";", "return", ";", "}", "int", "Offset", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "getObjectOffset", "(", "FrameIndex", ")", "+", "MI", ".", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "WarnSize", "(", "Offset", ",", "MF", ",", "DL", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Register", "reg", "=", "MI", ".", "getOperand", "(", "i", "-", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "MBB", ",", "++", "II", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "reg", ")", ".", "addReg", "(", "FrameReg", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "reg", ")", ".", "addReg", "(", "reg", ")", ".", "addImm", "(", "Offset", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "BPFRegisterInfo4", "Func": "eliminateFrameIndex", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6613, "Length": 225, "Cover_Rate": 0.4966887417218543, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "UpdatedVal", "=", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "DiffCBegin", "->", "second", ")", "+", "StrideVal", ";", "DiffCoords", ".", "erase", "(", "DiffCBegin", ")", ";", "DiffCoords", ".", "insert", "(", "{", "TensorId", ",", "std", "::", "make_tuple", "(", "Index", ",", "UpdatedVal", ",", "Formula", ",", "CurrLoop", ",", "PHI", ")", "}", ")", ";", "Update", "=", "true", ";", "break", ";", "}", "DiffCBegin", "++", ";", "}", "if", "(", "!", "Update", ")", "{", "DiffCoords", ".", "insert", "(", "{", "TensorId", ",", "std", "::", "make_tuple", "(", "Index", ",", "StrideVal", ",", "Formula", ",", "CurrLoop", ",", "PHI", ")", "}", ")", ";"], "ground_truth": ["}"], "File": "TPCIndexSpaceGen", "Func": "UpdateDiffCoords", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6614, "Length": 90, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstructionSelector", "::", "selectG_<ISA_LIT>TOFP_UITOFP", "(", "MachineInstr", "&", "I", ")", "const", "{", "MachineBasicBlock", "*", "MBB", "=", "I", ".", "getParent", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "Register", "Src", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "isSCC", "(", "Src", ",", "MRI", ")", ")", "return", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ";", "bool", "Signed", "=", "I", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "Register", "DstReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["const", "LLT", "DstTy", "=", "MRI", ".", "getType", "(", "DstReg", ")", ";"], "File": "AMDGPUInstructionSelector29", "Func": "selectG_SITOFP_UITOFP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6615, "Length": 110, "Cover_Rate": 0.45643153526970953, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_fnmadd_round_sd", "(", "__m128d", "__W", ",", "__m128d", "__A", ",", "__m128d", "__B", ",", "const", "int", "__R", ")", "{"], "ground_truth": ["return", "(", "__m128d", ")", "__builtin_ia32_vfmaddsd3_round", "(", "(", "__v2df", ")", "__W", ",", "-", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__B", ",", "__R", ")", ";"], "File": "avx512fintrin", "Func": "_mm_fnmadd_round_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6616, "Length": 54, "Cover_Rate": 0.9818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>FrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ".", "getFrameLowering", "(", ")", ";", "const", "<ISA_LIT>MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";"], "ground_truth": ["return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "FuncInfo", "->", "getFrameOffsetReg", "(", ")", ":", "FuncInfo", "->", "getStackPtrOffsetReg", "(", ")", ";"], "File": "AMDGPURegisterInfo24", "Func": "getFrameRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6617, "Length": 52, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MatchOperand_ParseFail", ";", "}", "int64_t", "LSB", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "LSB", "<", "<NUM_LIT>", "||", "LSB", ">", "<NUM_LIT>", ")", "{", "Error", "(", "E", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", "&&", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "WidthExpr", ";", "SMLoc", "EndLoc", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "WidthExpr", ",", "EndLoc", ")", ")", "{", "Error", "(", "E", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "WidthExpr", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "E", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";"], "ground_truth": ["}"], "File": "ARMAsmParser50", "Func": "parseBitfield", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6618, "Length": 202, "Cover_Rate": 0.4963144963144963, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vdup_n_u64", "(", "uint64_t", "__a", ")", "{", "return", "(", "uint64x1_t", ")", "{", "__a", "}", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vdup_n_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6619, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_cvttpd_epi32", "(", "__m256d", "__A", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_cvttpd2dq256", "(", "(", "__v4df", ")", "__A", ")", ";"], "File": "avxintrin", "Func": "_mm256_cvttpd_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6620, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "PromotedToDotNew", ";"], "ground_truth": ["}"], "File": "HexagonVLIWPacketizer", "Func": "isPromotedToDotNew", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6621, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "DstSize", "=", "countPopulation", "(", "DMask", ")", ";", "if", "(", "DstSize", "==", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Success", ";", "bool", "D16", "=", "MCII", "->", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ".", "TSFlags", "&", "<STR_LIT>", ";", "if", "(", "D16", "&&", "<STR_LIT>", "(", "STI", ")", ")", "{", "DstSize", "=", "(", "DstSize", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "}", "if", "(", "MI", ".", "getOperand", "(", "TFEIdx", ")", ".", "getImm", "(", ")", ")", "return", "MCDisassembler", "::", "Success", ";", "int", "NewOpcode", "=", "-", "<NUM_LIT>", ";", "if", "(", "isAtomic", ")", "{", "if", "(", "DMask", "==", "<NUM_LIT>", "||", "DMask", "==", "<NUM_LIT>", "||", "DMask", "==", "<NUM_LIT>", ")", "{", "NewOpcode", "=", "<STR_LIT>", "(", "*", "MCII", ",", "MI", ".", "getOpcode", "(", ")", ",", "DstSize", ")", ";", "}", "if", "(", "NewOpcode", "==", "-", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Success", ";", "}", "else", "{", "NewOpcode", "=", "<STR_LIT>", "(", "*", "MCII", ",", "MI", ".", "getOpcode", "(", ")", ",", "DstSize", ")", ";", "assert", "(", "NewOpcode", "!=", "-", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["auto", "RCID", "=", "MCII", "->", "get", "(", "NewOpcode", ")", ".", "OpInfo", "[", "VDataIdx", "]", ".", "RegClass", ";"], "File": "AMDGPUDisassembler11", "Func": "convertMIMGInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6622, "Length": 178, "Cover_Rate": 0.3852813852813853, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "<ISA_LIT>Section", "*", "NewBSS", "=", "FoundBSS", ";", "if", "(", "NewBSS", "==", "NULL", ")", "{", "const", "MCSection<ISA_LIT>", "*", "NewSection", "=", "get<ISA_LIT>Section", "(", "Name", ".", "c_str", "(", ")", ",", "SectionKind", "::", "getBSS", "(", ")", ")", ";", "NewBSS", "=", "new", "<ISA_LIT>Section", "(", "NewSection", ")", ";", "BSSSections", ".", "push_back", "(", "NewBSS", ")", ";", "}", "NewBSS", "->", "Items", ".", "push_back", "(", "GV", ")", ";", "NewBSS", "->", "Size", "=", "DataBankSize", ";"], "ground_truth": ["return", "NewBSS", "->", "S_", ";"], "File": "PIC16TargetObjectFile2", "Func": "CreateBSSSectionForGlobal", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6623, "Length": 70, "Cover_Rate": 0.30303030303030304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "IsSigned", ")", "{", "assert", "(", "DstTy", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "DstTy", "=", "<STR_LIT>", ";", "}", "assert", "(", "DstTy", ".", "getSimpleVT", "(", ")", "<=", "<STR_LIT>", "&&", "DstTy", ".", "getSimpleVT", "(", ")", ">=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "DstTy", "==", "<STR_LIT>", "&&", "isScalarFPTypeInSSEReg", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ")", ")", "return", "std", "::", "make_pair", "(", "SDValue", "(", ")", ",", "SDValue", "(", ")", ")", ";", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "DstTy", "==", "<STR_LIT>", "&&", "isScalarFPTypeInSSEReg", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ")", ")", "return", "std", "::", "make_pair", "(", "SDValue", "(", ")", ",", "SDValue", "(", ")", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "unsigned", "MemSize", "=", "DstTy", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "int", "SSFI", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateStackObject", "(", "MemSize", ",", "MemSize", ",", "false", ")", ";", "SDValue", "StackSlot", "=", "DAG", ".", "getFrameIndex", "(", "SSFI", ",", "getPointerTy", "(", ")", ")", ";"], "ground_truth": ["unsigned", "Opc", ";"], "File": "X86ISelLowering73", "Func": "FP_TO_INTHelper", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6624, "Length": 171, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "UnsupportedFPMode", ")", "return", "false", ";", "Value", "*", "Src", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "SrcVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "Src", "->", "getType", "(", ")", ",", "true", ")", ";", "EVT", "DestVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "I", "->", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "SrcVT", "!=", "<STR_LIT>", "||", "DestVT", "!=", "<STR_LIT>", ")", "return", "false", ";", "Register", "SrcReg", "=", "getRegForValue", "(", "Src", ")", ";", "if", "(", "!", "SrcReg", ")", "return", "false", ";", "Register", "DestReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "if", "(", "!", "DestReg", ")", "return", "false", ";", "emitInst", "(", "<STR_LIT>", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "updateValueMap", "(", "I", ",", "DestReg", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "MipsFastISel19", "Func": "selectFPTrunc", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6625, "Length": 123, "Cover_Rate": 0.8661971830985915, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "FoldingImm", "&&", "!", "OpToFold", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "OpToFold", ".", "isReg", "(", ")", "&&", "!", "OpToFold", ".", "getReg", "(", ")", ".", "isVirtual", "(", ")", ")", "continue", ";", "if", "(", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ".", "isVirtual", "(", ")", ")", "continue", ";", "foldInstOperand", "(", "MI", ",", "OpToFold", ")", ";", "auto", "*", "InstToErase", "=", "&", "MI", ";", "while", "(", "MRI", "->", "use_nodbg_empty", "(", "InstToErase", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "{", "auto", "&", "SrcOp", "=", "InstToErase", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "auto", "SrcReg", "=", "SrcOp", ".", "isReg", "(", ")", "?", "SrcOp", ".", "getReg", "(", ")", ":", "Register", "(", ")", ";", "InstToErase", "->", "eraseFromParent", "(", ")", ";", "InstToErase", "=", "nullptr", ";", "if", "(", "!", "SrcReg", "||", "SrcReg", ".", "isPhysical", "(", ")", ")", "break", ";", "InstToErase", "=", "MRI", "->", "getVRegDef", "(", "SrcReg", ")", ";", "if", "(", "!", "InstToErase", "||", "!", "TII", "->", "isFoldableCopy", "(", "*", "InstToErase", ")", ")", "break", ";", "}", "if", "(", "InstToErase", "&&", "InstToErase", "->", "isRegSequence", "(", ")", "&&", "MRI", "->", "use_nodbg_empty", "(", "InstToErase", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "InstToErase", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}"], "File": "SIFoldOperands14", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6626, "Length": 200, "Cover_Rate": 0.35587188612099646, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Ins", "=", "MIRBuilder", ".", "buildInstr", "(", "TargetOpcode", "::", "INSERT_SUBREG", ",", "{", "DstRC", "}", ",", "{", "Undef", ",", "Scalar", "}", ")", ".", "addImm", "(", "SubregIndex", ")", ";", "constrainSelectedInstRegOperands", "(", "*", "Undef", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "constrainSelectedInstRegOperands", "(", "*", "Ins", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "return", "&", "*", "Ins", ";", "}", ";", "switch", "(", "EltSize", ")", "{", "case", "<NUM_LIT>", ":", "return", "BuildFn", "(", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "return", "BuildFn", "(", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "return", "BuildFn", "(", "<STR_LIT>", ")", ";", "default", ":", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "AArch64InstructionSelector (2)", "Func": "emitScalarToVector", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6627, "Length": 96, "Cover_Rate": 0.6153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Ins", ",", "const", "SDLoc", "&", "DL", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "switch", "(", "CallConv", ")", "{"], "ground_truth": ["case", "CallingConv", "::", "C", ":"], "File": "LanaiISelLowering", "Func": "LowerFormalArguments", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6628, "Length": 52, "Cover_Rate": 0.6046511627906976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "opt_machine_mode", "arm_get_mask_mode", "(", "machine_mode", "mode", ")", "{"], "ground_truth": ["if", "(", "TARGET_HAVE_MVE", ")", "return", "arm_mode_to_pred_mode", "(", "mode", ")", ";"], "File": "arm", "Func": "arm_get_mask_mode", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6629, "Length": 17, "Cover_Rate": 0.7083333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int8_t", ")", "__builtin_neon_vget_lanev8qi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vget_lane_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6630, "Length": 12, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Operand", "*", "Op", "=", "new", "<ISA_LIT>Operand", "(", "KindReg", ",", "StartLoc", ",", "EndLoc", ")", ";", "Op", "->", "Reg", ".", "Kind", "=", "Kind", ";", "Op", "->", "Reg", ".", "Num", "=", "Num", ";", "return", "Op", ";"], "ground_truth": ["}"], "File": "SystemZAsmParser10", "Func": "createReg", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6631, "Length": 34, "Cover_Rate": 0.6538461538461539, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Src", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_OR_B64", ")", ",", "Dst", ")", ".", "addReg", "(", "AMDGPU", "::", "EXEC", ")", ".", "addReg", "(", "Src", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow16", "Func": "Break", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6632, "Length": 54, "Cover_Rate": 0.5510204081632653, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Info", "->", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ".", "OpInfo", "[", "OpId", "]", ".", "OperandType", "!=", "MCOI", "::", "OPERAND_PCREL", ")", "return", "false", ";"], "ground_truth": ["Target", "=", "Addr", "+", "Inst", ".", "getOperand", "(", "OpId", ")", ".", "getImm", "(", ")", "+", "<NUM_LIT>", ";"], "File": "ARMMCTargetDesc11", "Func": "evaluateBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6633, "Length": 44, "Cover_Rate": 0.37606837606837606, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_m_paddd", "(", "__m64", "__m1", ",", "__m64", "__m2", ")", "{"], "ground_truth": ["return", "_mm_add_pi32", "(", "__m1", ",", "__m2", ")", ";"], "File": "mmintrin5", "Func": "_m_paddd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6634, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getReg", "(", ")", "const", "{"], "ground_truth": ["assert", "(", "Kind", "==", "K_Register", "&&", "<STR_LIT>", ")", ";"], "File": "NyuziAsmParser", "Func": "getReg", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6635, "Length": 15, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "VarArgsFPRSize", "=", "Size", ";"], "ground_truth": ["}"], "File": "AArch64MachineFunctionInfo", "Func": "setVarArgsFPRSize", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6636, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "avr_naked_function_p", "(", "tree", "func", ")", "{", "return", "avr_lookup_function_attribute1", "(", "func", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avr", "Func": "avr_naked_function_p", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6637, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "GCNPassConfig", "::", "addInstSelector", "(", ")", "{", "<ISA_LIT>PassConfig", "::", "addInstSelector", "(", ")", ";", "addPass", "(", "&", "<ISA_LIT>FixSGPRCopiesID", ")", ";", "addPass", "(", "create<ISA_LIT>LowerI1CopiesPass", "(", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)1", "Func": "addInstSelector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6638, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vshrq_m_n_uv16qi", "(", "__arm_vuninitializedq_u8", "(", ")", ",", "__a", ",", "__imm", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vshrq_x_n_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6639, "Length": 15, "Cover_Rate": 0.5357142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "CC", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "CC", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "CC", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "CC", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "CC", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "CC", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "CC", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "CC", "=", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "SHUXIInstrInfo", "Func": "reverseBranchCondition", "Target": "SHUXI", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6640, "Length": 78, "Cover_Rate": 0.3786407766990291, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "riscv_vector_chunks", ".", "is_constant", "(", ")", "&&", "riscv_v_ext_vector_mode_p", "(", "mode", ")", ")", "return", "BYTES_PER_RISCV_VECTOR", ";"], "ground_truth": ["return", "UNITS_PER_WORD", ";"], "File": "riscv1", "Func": "riscv_regmode_natural_size", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6641, "Length": 20, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vmulq_m_n_fv4sf", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vmulq_m_n_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6642, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isCaptableOff", "(", ")", "const", "{", "<ISA_LIT>ExprKind", "Kind", ";", "return", "isOffImpl", "(", "Kind", ",", "MEK_CAPTABLEREL", ")", ";"], "ground_truth": ["}"], "File": "MipsMCExpr13", "Func": "isCaptableOff", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6643, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PromoteTree", "(", "Visited", ",", "Sources", ",", "Sinks", ",", "SafeToPromote", ")", ";", "TruncateSinks", "(", "Sources", ",", "Sinks", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", ";", "for", "(", "auto", "*", "V", ":", "Sources", ")", "V", "->", "dump", "(", ")", ";", "for", "(", "auto", "*", "I", ":", "NewInsts", ")", "I", "->", "dump", "(", ")", ";", "for", "(", "auto", "*", "V", ":", "Visited", ")", "{", "if", "(", "!", "Sources", ".", "count", "(", "V", ")", ")", "V", "->", "dump", "(", ")", ";"], "ground_truth": ["}", ")", ";"], "File": "ARMCodeGenPrepare12", "Func": "Mutate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6644, "Length": 89, "Cover_Rate": 0.483695652173913, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_mullo_pi16", "(", "__m64", "__m1", ",", "__m64", "__m2", ")", "{", "return", "(", "__m64", ")", "__builtin_ia32_pmullw", "(", "(", "__v4hi", ")", "__m1", ",", "(", "__v4hi", ")", "__m2", ")", ";"], "ground_truth": ["}"], "File": "mmintrin5", "Func": "_mm_mullo_pi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6645, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "i", "=", "__builtin_spe_mfspefscr", "(", ")", ";", "i", "&=", "~", "__SPEFSCR_FRMC", ";", "i", "|=", "rnd", ";", "__builtin_spe_mtspefscr", "(", "i", ")", ";"], "ground_truth": ["}"], "File": "spe", "Func": "__ev_set_spefscr_frmc", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6646, "Length": 21, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_xbegin", "(", "void", ")", "{", "return", "__builtin_ia32_xbegin", "(", ")", ";"], "ground_truth": ["}"], "File": "rtmintrin", "Func": "_xbegin", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6647, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>RegisterInfo", "::", "useFPForScavengingIndex", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "LC3RegisterInfo", "Func": "useFPForScavengingIndex", "Target": "LC3", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6648, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "TSInfo", ";"], "ground_truth": ["}"], "File": "NyuziSubtarget", "Func": "getSelectionDAGInfo", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6649, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "emitShadowCallStackEpilogue", "(", "const", "TargetInstrInfo", "&", "TII", ",", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "DebugLoc", "&", "DL", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";"], "ground_truth": ["}"], "File": "AArch64FrameLowering33", "Func": "emitShadowCallStackEpilogue", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6650, "Length": 81, "Cover_Rate": 0.9101123595505618, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isZeroExtended", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ")", "{", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "<STR_LIT>", "(", "N", ")", ")", "return", "true", ";", "if", "(", "isExtendedBUILD_VECTOR", "(", "N", ",", "DAG", ",", "false", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "isZeroExtended", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6651, "Length": 57, "Cover_Rate": 0.9047619047619048, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MachineFunctionProperties", "(", ")", ".", "set", "(", "MachineFunctionProperties", "::", "Property", "::", "AllVRegsAllocated", ")", ";"], "ground_truth": ["}"], "File": "LanaiDelaySlotFiller12", "Func": "getRequiredProperties", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6652, "Length": 15, "Cover_Rate": 0.6818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_sqrt_pd", "(", "__mmask8", "__U", ",", "__m512d", "__A", ")", "{", "return", "(", "__m512d", ")", "__builtin_ia32_sqrtpd512_mask", "(", "(", "__v8df", ")", "__A", ",", "(", "__v8df", ")", "_mm512_setzero_pd", "(", ")", ",", "(", "__mmask8", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_maskz_sqrt_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6653, "Length": 49, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CCAssignFn", "*", "<ISA_LIT>FastISel", "::", "CCAssignFnForCall", "(", "CallingConv", "::", "ID", "CC", ")", "const", "{", "return", "CC_<ISA_LIT>O32", ";"], "ground_truth": ["}"], "File": "MipsFastISel", "Func": "CCAssignFnForCall", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6654, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IRBuilder", "<", ">", "Builder", "(", "I", "->", "getEntryBlock", "(", ")", ".", "getFirstNonPHIOrDbg", "(", ")", ")", ";", "for", "(", "Function", "::", "iterator", "BBI", "=", "I", "->", "begin", "(", ")", ",", "BBE", "=", "I", "->", "end", "(", ")", ";", "BBI", "!=", "BBE", ";", "++", "BBI", ")", "{", "for", "(", "BasicBlock", "::", "iterator", "II", "=", "BBI", "->", "begin", "(", ")", ",", "IE", "=", "BBI", "->", "end", "(", ")", ";", "II", "!=", "IE", ";", "++", "II", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "II", "->", "getNumOperands", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Value", "*", "Operand", "=", "II", "->", "getOperand", "(", "i", ")", ";", "if", "(", "isa", "<", "Constant", ">", "(", "Operand", ")", ")", "{", "II", "->", "setOperand", "(", "i", ",", "remapConstant", "(", "&", "M", ",", "I", ",", "cast", "<", "Constant", ">", "(", "Operand", ")", ",", "Builder", ")", ")", ";", "}", "}", "}", "}", "ConstantToValueMap", ".", "clear", "(", ")", ";", "}", "for", "(", "Module", "::", "named_metadata_iterator", "I", "=", "M", ".", "named_metadata_begin", "(", ")", ",", "E", "=", "M", ".", "named_metadata_end", "(", ")", ";"], "ground_truth": ["I", "!=", "E", ";", "I", "++", ")", "{"], "File": "NVPTXGenericToNVVM33", "Func": "runOnModule", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6655, "Length": 184, "Cover_Rate": 0.3268206039076377, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isActive", "(", ")", "const", "{"], "ground_truth": ["return", "Active", ";"], "File": "AArch64AsmParser (2)2", "Func": "isActive", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6656, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "SCEV", "*", "LoopCost", "::", "getLoopCostInSCEV", "(", "DominatorTree", "&", "DT", ")", "{", "const", "SCEV", "*", "first", "=", "SE", ".", "getConstant", "(", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "LoopHead", "->", "getBasicBlock", "(", ")", "->", "getContext", "(", ")", ")", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "NodeCircle", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "{", "for", "(", "auto", "Node", "=", "NodeCircle", ".", "begin", "(", ")", ";", "Node", "!=", "NodeCircle", ".", "end", "(", ")", ";", "Node", "++", ")", "{", "if", "(", "!", "(", "*", "Node", ")", "->", "getTaken", "(", ")", ")", "{", "if", "(", "!", "isDominator", "(", "(", "*", "Node", ")", "->", "getSCEVValue", "(", ")", ",", "first", ",", "DT", ")", ")", "return", "nullptr", ";", "first", "=", "SE", ".", "getAddExpr", "(", "first", ",", "(", "*", "Node", ")", "->", "getSCEVValue", "(", ")", ")", ";", "const", "SCEV", "*", "zero", "=", "SE", ".", "getConstant", "(", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "LoopHead", "->", "getBasicBlock", "(", ")", "->", "getContext", "(", ")", ")", ",", "<NUM_LIT>", ")", ")", ";", "(", "*", "Node", ")", "->", "setSCEVValue", "(", "zero", ")", ";", "(", "*", "Node", ")", "->", "setTaken", "(", "true", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "TPCCostModelEmitter", "Func": "getLoopCostInSCEV", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6657, "Length": 186, "Cover_Rate": 0.6158940397350994, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isAmdHsaOS", "(", ")", "const", "{"], "ground_truth": ["return", "TargetTriple", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ";"], "File": "AMDGPUSubtarget105", "Func": "isAmdHsaOS", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6658, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MCOperand", "::", "createReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "return", "MCOperand", "::", "createImm", "(", "MO", ".", "getImm", "(", ")", ")", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":"], "ground_truth": ["return", "LowerSymbolOperand", "(", "MO", ",", "AP", ")", ";"], "File": "Nios2MCInstLower", "Func": "LowerOperand", "Target": "Nios2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6659, "Length": 67, "Cover_Rate": 0.5317460317460317, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "generateImmOutOfRangeError", "(", "OperandVector", "&", "Operands", ",", "uint64_t", "ErrorInfo", ",", "int", "Lower", ",", "int", "Upper", ",", "Twine", "Msg", "=", "<STR_LIT>", ")", "{", "SMLoc", "ErrorLoc", "=", "(", "(", "<ISA_LIT>Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getStartLoc", "(", ")", ";"], "ground_truth": ["return", "Error", "(", "ErrorLoc", ",", "Msg", "+", "<STR_LIT>", "+", "Twine", "(", "Lower", ")", "+", "<STR_LIT>", "+", "Twine", "(", "Upper", ")", "+", "<STR_LIT>", ")", ";"], "File": "RISCVAsmParser16", "Func": "generateImmOutOfRangeError", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6660, "Length": 67, "Cover_Rate": 0.9852941176470589, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_fixupimm_ss", "(", "__m128", "__A", ",", "__mmask8", "__U", ",", "__m128", "__B", ",", "__m128i", "__C", ",", "const", "int", "__imm", ")", "{", "return", "(", "__m128", ")", "__builtin_ia32_fixupimmss_mask", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ",", "(", "__v4si", ")", "__C", ",", "__imm", ",", "(", "__mmask8", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm_mask_fixupimm_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6661, "Length": 64, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "}", "switch", "(", "fcode", ")", "{", "case", "SPE_BUILTIN_EVSPLATFI", ":", "return", "rs6000_expand_unop_builtin", "(", "CODE_FOR_spe_evsplatfi", ",", "arglist", ",", "target", ")", ";", "case", "SPE_BUILTIN_EVSPLATI", ":", "return", "rs6000_expand_unop_builtin", "(", "CODE_FOR_spe_evsplati", ",", "arglist", ",", "target", ")", ";", "default", ":", "break", ";", "}", "d", "=", "(", "struct", "builtin_description", "*", ")", "bdesc_2arg_spe", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "bdesc_2arg_spe", ")", ";", "++", "i", ",", "++", "d", ")", "if", "(", "d", "->", "code", "==", "fcode", ")", "return", "rs6000_expand_binop_builtin", "(", "d", "->", "icode", ",", "arglist", ",", "target", ")", ";", "d", "=", "(", "struct", "builtin_description", "*", ")", "bdesc_spe_predicates", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "bdesc_spe_predicates", ")", ";", "++", "i", ",", "++", "d", ")", "if", "(", "d", "->", "code", "==", "fcode", ")", "return", "spe_expand_predicate_builtin", "(", "d", "->", "icode", ",", "arglist", ",", "target", ")", ";", "d", "=", "(", "struct", "builtin_description", "*", ")", "bdesc_spe_evsel", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "bdesc_spe_evsel", ")", ";", "++", "i", ",", "++", "d", ")", "if", "(", "d", "->", "code", "==", "fcode", ")", "return", "spe_expand_evsel_builtin", "(", "d", "->", "icode", ",", "arglist", ",", "target", ")", ";", "switch", "(", "fcode", ")", "{", "case", "SPE_BUILTIN_EVSTDDX", ":", "return", "spe_expand_stv_builtin", "(", "CODE_FOR_spe_evstddx", ",", "arglist", ")", ";", "case", "SPE_BUILTIN_EVSTDHX", ":", "return", "spe_expand_stv_builtin", "(", "CODE_FOR_spe_evstdhx", ",", "arglist", ")", ";", "case", "SPE_BUILTIN_EVSTDWX", ":", "return", "spe_expand_stv_builtin", "(", "CODE_FOR_spe_evstdwx", ",", "arglist", ")", ";", "case", "SPE_BUILTIN_EVSTWHEX", ":", "return", "spe_expand_stv_builtin", "(", "CODE_FOR_spe_evstwhex", ",", "arglist", ")", ";", "case", "SPE_BUILTIN_EVSTWHOX", ":", "return", "spe_expand_stv_builtin", "(", "CODE_FOR_spe_evstwhox", ",", "arglist", ")", ";", "case", "SPE_BUILTIN_EVSTWWEX", ":", "return", "spe_expand_stv_builtin", "(", "CODE_FOR_spe_evstwwex", ",", "arglist", ")", ";", "case", "SPE_BUILTIN_EVSTWWOX", ":", "return", "spe_expand_stv_builtin", "(", "CODE_FOR_spe_evstwwox", ",", "arglist", ")", ";"], "ground_truth": ["case", "SPE_BUILTIN_EVSTDD", ":"], "File": "rs60003", "Func": "spe_expand_builtin", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6662, "Length": 268, "Cover_Rate": 0.38285714285714284, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isSource", "(", "MachineBasicBlock", "&", "MBB", ")", "const", "{"], "ground_truth": ["return", "ReachableMap", ".", "find", "(", "&", "MBB", ")", "->", "second", ";"], "File": "SILowerI1Copies1", "Func": "isSource", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6663, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "bool", "Changed", "=", "false", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "MaskVec", ";", "SVOp", "->", "getMask", "(", "MaskVec", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElems", ";", "++", "i", ")", "{"], "File": "X86ISelLowering144", "Func": "NormalizeMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6664, "Length": 44, "Cover_Rate": 0.3142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Res", "=", "LowerDivRem", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "DAG", ")", ";", "assert", "(", "Res", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Results", ".", "push_back", "(", "Res", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "Results", ".", "push_back", "(", "Res", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "ReplaceREADCYCLECOUNTER", "(", "N", ",", "Results", ",", "DAG", ",", "Subtarget", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "assert", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "ExpandDIV_Windows", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "DAG", ",", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ",", "Results", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["ReplaceCMP_SWAP_64Results", "(", "N", ",", "Results", ",", "DAG", ")", ";"], "File": "ARMISelLowering11", "Func": "ReplaceNodeResults", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6665, "Length": 121, "Cover_Rate": 0.4368231046931408, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_conj_pch", "(", "__m256h", "__W", ",", "__mmask8", "__U", ",", "__m256h", "__A", ")", "{", "return", "(", "__m256h", ")", "__builtin_ia32_movaps256_mask", "(", "(", "__v8sf", ")", "_mm256_conj_pch", "(", "__A", ")", ",", "(", "__v8sf", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16vlintrin", "Func": "_mm256_mask_conj_pch", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6666, "Length": 51, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegInfoRecord", "=", "new", "<ISA_LIT>RegInfoRecord", "(", "this", ",", "Context", ")", ";", "<ISA_LIT>OptionRecords", ".", "push_back", "(", "std", "::", "unique_ptr", "<", "<ISA_LIT>RegInfoRecord", ">", "(", "RegInfoRecord", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsELFStreamer17", "Func": "MipsELFStreamer", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6667, "Length": 26, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "SmallVectorImpl", "<", "unsigned", ">", "::", "iterator", "I", "=", "Defs", ".", "begin", "(", ")", ",", "E", "=", "Defs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "DefSrcs", ";", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "*", "I", ")", ")", "continue", ";", "MachineInstr", "*", "Def", "=", "MRI", "->", "getVRegDef", "(", "*", "I", ")", ";", "if", "(", "!", "Def", ")", "continue", ";", "elideCopiesAndPHIs", "(", "Def", ",", "DefSrcs", ")", ";", "for", "(", "MachineInstr", "*", "MI", ":", "DefSrcs", ")", "{", "if", "(", "Replacements", ".", "find", "(", "MI", ")", "!=", "Replacements", ".", "end", "(", ")", ")", "continue", ";", "if", "(", "!", "hasPartialWrite", "(", "MI", ")", ")", "continue", ";", "SmallVector", "<", "MachineOperand", "*", ",", "<NUM_LIT>", ">", "Uses", ";", "Register", "DPRDefReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "I", "=", "MRI", "->", "use_begin", "(", "DPRDefReg", ")", ",", "E", "=", "MRI", "->", "use_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Uses", ".", "push_back", "(", "&", "*", "I", ")", ";", "unsigned", "NewReg", "=", "optimizeSDPattern", "(", "MI", ")", ";", "if", "(", "NewReg", "!=", "<NUM_LIT>", ")", "{", "Modified", "=", "true", ";", "for", "(", "SmallVectorImpl", "<", "MachineOperand", "*", ">", "::", "const_iterator", "I", "=", "Uses", ".", "begin", "(", ")", ",", "E", "=", "Uses", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MRI", "->", "constrainRegClass", "(", "NewReg", ",", "MRI", "->", "getRegClass", "(", "(", "*", "I", ")", "->", "getReg", "(", ")", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "*", "I", "<<", "<STR_LIT>", "<<", "printReg", "(", "NewReg", ")", "<<", "<STR_LIT>", ")", ";", "(", "*", "I", ")", "->", "substVirtReg", "(", "NewReg", ",", "<NUM_LIT>", ",", "*", "TRI", ")", ";", "}", "}"], "ground_truth": ["Replacements", "[", "MI", "]", "=", "NewReg", ";"], "File": "A15SDOptimizer13", "Func": "runOnInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6668, "Length": 296, "Cover_Rate": 0.896969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "xpattern", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "xop", "[", "<NUM_LIT>", "]", ",", "xsrc", ")", ";", "op", "[", "<NUM_LIT>", "]", "=", "xop", "[", "<NUM_LIT>", "]", ";", "op", "[", "<NUM_LIT>", "]", "=", "xop", "[", "<NUM_LIT>", "]", ";", "op", "[", "<NUM_LIT>", "]", "=", "xadd", ";", "avr_out_plus", "(", "xpattern", ",", "op", ",", "plen_add", ",", "NULL", ",", "false", ")", ";", "avr_asm_len", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ",", "NULL", ",", "plen_add", ",", "<NUM_LIT>", ")", ";", "rtx", "xreg", "=", "simplify_gen_subreg", "(", "imode", ",", "xop", "[", "<NUM_LIT>", "]", ",", "mode", ",", "<NUM_LIT>", ")", ";", "rtx", "xmask", "=", "immed_wide_int_const", "(", "-", "wi_add", "-", "wi_add", ",", "imode", ")", ";", "xpattern", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "xreg", ",", "gen_rtx_AND", "(", "imode", ",", "xreg", ",", "xmask", ")", ")", ";", "op", "[", "<NUM_LIT>", "]", "=", "xreg", ";", "op", "[", "<NUM_LIT>", "]", "=", "xreg", ";", "op", "[", "<NUM_LIT>", "]", "=", "xmask", ";", "op", "[", "<NUM_LIT>", "]", "=", "gen_rtx_SCRATCH", "(", "QImode", ")", ";", "avr_out_bitop", "(", "xpattern", ",", "op", ",", "plen_and", ")", ";", "avr_asm_len", "(", "<STR_LIT>", ",", "NULL", ",", "plen", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "plen", ")", "*", "plen", "=", "len_add", "+", "len_and", ";"], "File": "avr4", "Func": "avr_out_round", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6669, "Length": 177, "Cover_Rate": 0.49719101123595505, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>Disassembler", "(", "STI", ",", "Ctx", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "MipsDisassembler", "Func": "createMipsDisassembler", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6670, "Length": 12, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vrndq_x_f16", "(", "float16x8_t", "__a", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vrndq_m_fv8hf", "(", "__arm_vuninitializedq_f16", "(", ")", ",", "__a", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vrndq_x_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6671, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "cycles", "<", "<NUM_LIT>", ")", ";", "insn", "=", "emit_insn_after", "(", "gen_nop_count", "(", "GEN_INT", "(", "cycles", ")", ")", ",", "after", ")", ";"], "ground_truth": ["PUT_MODE", "(", "insn", ",", "TImode", ")", ";"], "File": "c6x2", "Func": "emit_nop_after", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 6672, "Length": 29, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TargetABI", ";"], "ground_truth": ["}"], "File": "LC2200Subtarget", "Func": "getTargetABI", "Target": "LC2200", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6673, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CommentString", "=", "<STR_LIT>", ";", "PrivateGlobalPrefix", "=", "<STR_LIT>", ";", "PrivateLabelPrefix", "=", "<STR_LIT>", ";", "HexadecimalPrefix", "=", "<STR_LIT>", ";", "UseIntegratedAssembler", "=", "false", ";", "AsciiDirective", "=", "nullptr", ";", "AscizDirective", "=", "nullptr", ";", "MaxInstLength", "=", "<NUM_LIT>", ";", "ZeroDirective", "=", "nullptr", ";", "Data8bitsDirective", "=", "<STR_LIT>", ";", "Data16bitsDirective", "=", "<STR_LIT>", ";", "Data32bitsDirective", "=", "<STR_LIT>", ";", "GlobalDirective", "=", "<STR_LIT>", ";", "HasDotTypeDotSizeDirective", "=", "false", ";", "HasSingleParameterDotFile", "=", "false", ";"], "ground_truth": ["WeakDirective", "=", "nullptr", ";"], "File": "GBZ80MCAsmInfo", "Func": "GBZ80MCAsmInfo", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6674, "Length": 64, "Cover_Rate": 0.735632183908046, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", "(", "getSTI", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isGFX9", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6675, "Length": 9, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fprintf", "(", "stream", ",", "<STR_LIT>", ",", "(", "int", ")", "(", "value", "&", "<NUM_LIT>", ")", ")", ";", "return", ";", "}", "value", ">>=", "<NUM_LIT>", ";", "}", "fprintf", "(", "stream", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "mmix", "Func": "mmix_output_shifted_value", "Target": "mmix", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6676, "Length": 32, "Cover_Rate": 0.3047619047619048, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "ix86_vector_duplicate_value", "(", "machine_mode", "mode", ",", "rtx", "target", ",", "rtx", "val", ")", "{", "bool", "ok", ";", "rtx_insn", "*", "insn", ";", "rtx", "dup", ";", "recog_data_d", "recog_data_save", "=", "recog_data", ";", "dup", "=", "gen_vec_duplicate", "(", "mode", ",", "val", ")", ";", "insn", "=", "emit_insn", "(", "gen_rtx_SET", "(", "target", ",", "dup", ")", ")", ";", "if", "(", "recog_memoized", "(", "insn", ")", "<", "<NUM_LIT>", ")", "{", "rtx_insn", "*", "seq", ";", "machine_mode", "innermode", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "rtx", "reg", ";", "start_sequence", "(", ")", ";", "reg", "=", "force_reg", "(", "innermode", ",", "val", ")", ";", "if", "(", "GET_MODE", "(", "reg", ")", "!=", "innermode", ")", "reg", "=", "gen_lowpart", "(", "innermode", ",", "reg", ")", ";", "SET_SRC", "(", "PATTERN", "(", "insn", ")", ")", "=", "gen_vec_duplicate", "(", "mode", ",", "reg", ")", ";", "seq", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")", ";", "if", "(", "seq", ")", "emit_insn_before", "(", "seq", ",", "insn", ")", ";", "ok", "=", "recog_memoized", "(", "insn", ")", ">=", "<NUM_LIT>", ";", "gcc_assert", "(", "ok", ")", ";", "}", "recog_data", "=", "recog_data_save", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "i386-expand1", "Func": "ix86_vector_duplicate_value", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6677, "Length": 165, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";"], "ground_truth": ["default", ":"], "File": "AArch64StackTaggingPreRA7", "Func": "isUncheckedLoadOrStoreOpcode", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6678, "Length": 56, "Cover_Rate": 0.5185185185185185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "vector", "unsigned", "int", "vec_vrlw", "(", "vector", "unsigned", "int", "a1", ",", "vector", "unsigned", "int", "a2", ")", "{", "return", "(", "vector", "unsigned", "int", ")", "__builtin_altivec_vrlw", "(", "(", "vector", "signed", "int", ")", "a1", ",", "(", "vector", "signed", "int", ")", "a2", ")", ";"], "ground_truth": ["}"], "File": "altivec4", "Func": "vec_vrlw", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6679, "Length": 41, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Info", "->", "getMode", "(", ")", ".", "DX10Clamp", ")", "return", "true", ";", "return", "DAG", ".", "isKnownNeverNaN", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "SNaN", ",", "Depth", "+", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "isKnownNeverNaNForTargetNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6680, "Length": 33, "Cover_Rate": 0.308411214953271, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Scale", "=", "AM", ".", "Scale", ";", "if", "(", "Scale", "<", "<NUM_LIT>", ")", "Scale", "=", "-", "Scale", ";", "switch", "(", "Scale", ")", "{", "case", "<NUM_LIT>", ":", "break", ";"], "ground_truth": ["default", ":"], "File": "HexagonISelLowering83", "Func": "isLegalAddressingMode", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6681, "Length": 30, "Cover_Rate": 0.3191489361702128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCRegister", "getBPReg", "(", ")", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "RISCVBaseInfo", "Func": "getBPReg", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6682, "Length": 8, "Cover_Rate": 0.7272727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "GlobalBaseReg", "=", "<NUM_LIT>", ";", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";"], "ground_truth": ["if", "(", "!", "<ISA_LIT>SubTarget", ".", "isSVR4ABI", "(", ")", ")", "InsertVRSaveCode", "(", "MF", ")", ";"], "File": "PPCISelDAGToDAG75", "Func": "runOnMachineFunction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6683, "Length": 34, "Cover_Rate": 0.8947368421052632, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>64elTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":"], "ground_truth": ["<ISA_LIT>TargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "RM", ",", "CM", ",", "OL", ",", "true", ")", "{"], "File": "MipsTargetMachine8", "Func": "Mips64elTargetMachine", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6684, "Length": 51, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "RC", "==", "&", "<STR_LIT>", "||", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "SrcReg", ")", "&&", "is<ISA_LIT>LowRegister", "(", "SrcReg", ")", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", "||", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "SrcReg", ")", "&&", "is<ISA_LIT>LowRegister", "(", "SrcReg", ")", ")", ")", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";"], "ground_truth": ["MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";"], "File": "Thumb1InstrInfo30", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6685, "Length": 90, "Cover_Rate": 0.4265402843601896, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MRI", ".", "addLiveIn", "(", "FlatScratchInitReg", ")", ";", "MBB", ".", "addLiveIn", "(", "FlatScratchInitReg", ")", ";", "Register", "FlatScrInitLo", "=", "TRI", "->", "getSubReg", "(", "FlatScratchInitReg", ",", "<STR_LIT>", ")", ";", "Register", "FlatScrInitHi", "=", "TRI", "->", "getSubReg", "(", "FlatScratchInitReg", ",", "<STR_LIT>", ")", ";", "if", "(", "ST", ".", "flatScratchIsPointer", "(", ")", ")", "{", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "<ISA_LIT>Subtarget", "::", "GFX10", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "FlatScrInitLo", ")", ".", "addReg", "(", "FlatScrInitLo", ")", ".", "addReg", "(", "ScratchWaveOffsetReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "FlatScrInitHi", ")", ".", "addReg", "(", "FlatScrInitHi", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "FlatScrInitLo", ")", ".", "addImm", "(", "int16_t", "(", "<STR_LIT>", "::", "ID_FLAT_SCR_LO", "|", "(", "<NUM_LIT>", "<<", "<STR_LIT>", "::", "WIDTH_M1_SHIFT_", ")", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "FlatScrInitHi", ")", ".", "addImm", "(", "int16_t", "(", "<STR_LIT>", "::", "ID_FLAT_SCR_HI", "|", "(", "<NUM_LIT>", "<<", "<STR_LIT>", "::", "WIDTH_M1_SHIFT_", ")", ")", ")", ";", "return", ";", "}", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "FlatScrInitLo", ")", ".", "addReg", "(", "ScratchWaveOffsetReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "FlatScrInitHi", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "return", ";", "}", "assert", "(", "ST", ".", "getGeneration", "(", ")", "<", "<ISA_LIT>Subtarget", "::", "GFX9", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "FlatScrInitHi", ",", "RegState", "::", "Kill", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "FlatScrInitLo", ")", ".", "addReg", "(", "FlatScrInitLo", ")", ".", "addReg", "(", "ScratchWaveOffsetReg", ")", ";"], "File": "SIFrameLowering32", "Func": "emitEntryFunctionFlatScratchInit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6686, "Length": 324, "Cover_Rate": 0.6532258064516129, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IsQRegs", "=", "false", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "SubRegs", "=", "<NUM_LIT>", ";", "IsQRegs", "=", "false", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "SubRegs", "=", "<NUM_LIT>", ";", "IsQRegs", "=", "true", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "SubRegs", "=", "<NUM_LIT>", ";", "IsQRegs", "=", "true", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "SubRegs", "=", "<NUM_LIT>", ";", "IsQRegs", "=", "true", ";", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "unsigned", "BeginIdx", "=", "IsQRegs", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "int", "Spacing", "=", "<NUM_LIT>", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "if", "(", "TRI", "->", "regsOverlap", "(", "SrcReg", ",", "TRI", "->", "getSubReg", "(", "DestReg", ",", "BeginIdx", ")", ")", ")", "{", "BeginIdx", "=", "BeginIdx", "+", "(", "SubRegs", "-", "<NUM_LIT>", ")", ";", "Spacing", "=", "-", "<NUM_LIT>", ";", "}", "unsigned", "Opc", "=", "IsQRegs", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "SubRegs", ";", "++", "i", ")", "{", "unsigned", "Dst", "=", "TRI", "->", "getSubReg", "(", "DestReg", ",", "BeginIdx", "+", "i", "*", "Spacing", ")", ";", "unsigned", "Src", "=", "TRI", "->", "getSubReg", "(", "SrcReg", ",", "BeginIdx", "+", "i", "*", "Spacing", ")", ";", "assert", "(", "Dst", "&&", "Src", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ",", "Dst", ")", ".", "addReg", "(", "Src", ")", ".", "addReg", "(", "Src", ")", ";"], "File": "AArch64InstrInfo39", "Func": "CopyPhysRegTuple", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6687, "Length": 253, "Cover_Rate": 0.7312138728323699, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "number_of_regs_before_varargs", "=", "*", "args_so_far", ";", "if", "(", "!", "TYPE_NO_NAMED_ARGS_STDARG_P", "(", "TREE_TYPE", "(", "current_function_decl", ")", ")", ")", "number_of_regs_before_varargs", "+=", "mcore_num_arg_regs", "(", "arg", ".", "mode", ",", "arg", ".", "type", ")", ";", "number_of_regs_before_varargs", "=", "*", "args_so_far", ";"], "ground_truth": ["if", "(", "number_of_regs_before_varargs", ">", "NPARM_REGS", ")", "number_of_regs_before_varargs", "=", "NPARM_REGS", ";"], "File": "mcore1", "Func": "mcore_setup_incoming_varargs", "Target": "mcore", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6688, "Length": 44, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "RegIdx", ")", ".", "getReg", "(", ")", ";", "assert", "(", "ARC", "->", "contains", "(", "Reg", ")", "!=", "ORC", "->", "contains", "(", "Reg", ")", "&&", "<STR_LIT>", ")", ";", "MI", ".", "setDesc", "(", "get", "(", "ARC", "->", "contains", "(", "Reg", ")", "?", "AOpc", ":", "OOpc", ")", ")", ";"], "ground_truth": ["(", "void", ")", "ORC", ";"], "File": "Z80InstrInfo2", "Func": "expandLoadStoreWord", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6689, "Length": 57, "Cover_Rate": 0.6477272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "override", "{"], "ground_truth": ["}"], "File": "HSAILFrameLowering", "Func": "emitEpilogue", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6690, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AnnotateControlFlow", "::", "push", "(", "BasicBlock", "*", "BB", ",", "Value", "*", "Saved", ")", "{", "Stack", ".", "push_back", "(", "std", "::", "make_pair", "(", "BB", ",", "Saved", ")", ")", ";"], "ground_truth": ["}"], "File": "SIAnnotateControlFlow", "Func": "push", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6691, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Base", "=", "N", "->", "getOperand", "(", "BaseOpIdx", ")", ";", "if", "(", "!", "Base", ".", "isMachineOpcode", "(", ")", "||", "Base", ".", "getMachineOpcode", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "SDValue", "ImmOperand", "=", "Base", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "uint64_t", "Offset2", "=", "N", "->", "getConstantOperandVal", "(", "OffsetOpIdx", ")", ";", "if", "(", "auto", "*", "Const", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "ImmOperand", ")", ")", "{", "int64_t", "Offset1", "=", "Const", "->", "getSExtValue", "(", ")", ";", "int64_t", "CombinedOffset", "=", "Offset1", "+", "Offset2", ";", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "CombinedOffset", ")", ")", "continue", ";", "ImmOperand", "=", "CurDAG", "->", "getTargetConstant", "(", "CombinedOffset", ",", "SDLoc", "(", "ImmOperand", ")", ",", "ImmOperand", ".", "getValueType", "(", ")", ")", ";", "}", "else", "if", "(", "auto", "*", "GA", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "ImmOperand", ")", ")", "{", "const", "DataLayout", "&", "DL", "=", "CurDAG", "->", "getDataLayout", "(", ")", ";", "Align", "Alignment", "=", "GA", "->", "getGlobal", "(", ")", "->", "getPointerAlignment", "(", "DL", ")", ";", "if", "(", "Offset2", "!=", "<NUM_LIT>", "&&", "Alignment", "<=", "Offset2", ")", "continue", ";", "int64_t", "Offset1", "=", "GA", "->", "getOffset", "(", ")", ";", "int64_t", "CombinedOffset", "=", "Offset1", "+", "Offset2", ";", "ImmOperand", "=", "CurDAG", "->", "getTargetGlobalAddress", "(", "GA", "->", "getGlobal", "(", ")", ",", "SDLoc", "(", "ImmOperand", ")", ",", "ImmOperand", ".", "getValueType", "(", ")", ",", "CombinedOffset", ",", "GA", "->", "getTargetFlags", "(", ")", ")", ";", "}", "else", "if", "(", "auto", "*", "CP", "=", "dyn_cast", "<", "ConstantPoolSDNode", ">", "(", "ImmOperand", ")", ")", "{", "Align", "Alignment", "=", "CP", "->", "getAlign", "(", ")", ";", "if", "(", "Offset2", "!=", "<NUM_LIT>", "&&", "Alignment", "<=", "Offset2", ")", "continue", ";", "int64_t", "Offset1", "=", "CP", "->", "getOffset", "(", ")", ";", "int64_t", "CombinedOffset", "=", "Offset1", "+", "Offset2", ";"], "ground_truth": ["ImmOperand", "=", "CurDAG", "->", "getTargetConstantPool", "(", "CP", "->", "getConstVal", "(", ")", ",", "ImmOperand", ".", "getValueType", "(", ")", ",", "CP", "->", "getAlign", "(", ")", ",", "CombinedOffset", ",", "CP", "->", "getTargetFlags", "(", ")", ")", ";"], "File": "RISCVISelDAGToDAG18", "Func": "doPeepholeLoadStoreADDI", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6692, "Length": 302, "Cover_Rate": 0.4660493827160494, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "VT", "=", "SVOp", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "V1", "=", "SVOp", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "V2", "=", "SVOp", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "SVOp", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "MaskVals", "(", "SVOp", "->", "getMask", "(", ")", ".", "begin", "(", ")", ",", "SVOp", "->", "getMask", "(", ")", ".", "end", "(", ")", ")", ";", "bool", "V2IsUndef", "=", "V2", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ";"], "ground_truth": ["bool", "V1IsAllZero", "=", "<STR_LIT>", "(", "V1", ".", "getNode", "(", ")", ")", ";"], "File": "X86ISelLowering (2)", "Func": "LowerVECTOR_SHUFFLEv32i8", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6693, "Length": 88, "Cover_Rate": 0.46808510638297873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "SDValue", "Dividend", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "SDValue", "Divisor", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Div", "=", "DAG", ".", "getNode", "(", "DivOpcode", ",", "dl", ",", "VT", ",", "Dividend", ",", "Divisor", ")", ";", "SDValue", "Mul", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Div", ",", "Divisor", ")", ";", "SDValue", "Rem", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Dividend", ",", "Mul", ")", ";", "SDValue", "Values", "[", "<NUM_LIT>", "]", "=", "{", "Div", ",", "Rem", "}", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "Values", ")", ";", "}", "RTLIB", "::", "Libcall", "LC", "=", "getDivRemLibcall", "(", "Op", ".", "getNode", "(", ")", ",", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", ";", "SDValue", "InChain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", "=", "getDivRemArgList", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ".", "getContext", "(", ")", ",", "Subtarget", ")", ";", "SDValue", "Callee", "=", "DAG", ".", "getExternalFunctionSymbol", "(", "getLibcallName", "(", "LC", ")", ")", ";", "Type", "*", "RetTy", "=", "StructType", "::", "get", "(", "Ty", ",", "Ty", ")", ";", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", ")", "InChain", "=", "WinDBZCheckDenominator", "(", "DAG", ",", "Op", ".", "getNode", "(", ")", ",", "InChain", ")", ";"], "ground_truth": ["TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";"], "File": "ARMISelLowering95", "Func": "LowerDivRem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6694, "Length": 220, "Cover_Rate": 0.46218487394957986, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>IncomingValueHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ")", ":", "<ISA_LIT>Handler", "(", "MIRBuilder", ",", "MRI", ")", "{"], "ground_truth": ["}"], "File": "MipsCallLowering16", "Func": "MipsIncomingValueHandler", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6695, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "UnitSize", "==", "<NUM_LIT>", "||", "UnitSize", "==", "<NUM_LIT>", "||", "UnitSize", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", "/", "UnitSize", ";", "++", "i", ")", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "!=", "UnitSize", ";", "++", "j", ")", "{", "if", "(", "!", "isConstantOrUndef", "(", "N", "->", "getOperand", "(", "i", "*", "UnitSize", "*", "<NUM_LIT>", "+", "j", ")", ",", "LHSStart", "+", "j", "+", "i", "*", "UnitSize", ")", "||", "!", "isConstantOrUndef", "(", "N", "->", "getOperand", "(", "i", "*", "UnitSize", "*", "<NUM_LIT>", "+", "UnitSize", "+", "j", ")", ",", "RHSStart", "+", "j", "+", "i", "*", "UnitSize", ")", ")", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "PPCISelLowering123", "Func": "isVMerge", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6696, "Length": 133, "Cover_Rate": 0.869281045751634, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "N", "=", "It", "->", "second", ";"], "ground_truth": ["if", "(", "N", ".", "getKind", "(", ")", "!=", "msgpack", "::", "Type", "::", "UInt", ")", "return", "<NUM_LIT>", ";"], "File": "AMDGPUPALMetadata", "Func": "getRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6697, "Length": 24, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "auto", "*", "PHI", "=", "dyn_cast", "<", "PHINode", ">", "(", "V", ")", ")", "{", "IRBuilder", "<", ">", "Builder", "(", "PHI", ")", ";", "unsigned", "NIncome", "=", "PHI", "->", "getNumOperands", "(", ")", ";", "++", "NumTransformed", ";", "PHINode", "*", "NewPhi", "=", "Builder", ".", "CreatePHI", "(", "DType", ",", "NIncome", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "!=", "NIncome", ";", "++", "I", ")", "{", "Value", "*", "Op", "=", "PHI", "->", "getIncomingValue", "(", "I", ")", ";", "Value", "*", "NewOp", "=", "replace", "(", "Op", ",", "DType", ")", ";", "NewPhi", "->", "addIncoming", "(", "NewOp", ",", "PHI", "->", "getIncomingBlock", "(", "I", ")", ")", ";", "}", "return", "NewPhi", ";", "}", "if", "(", "auto", "*", "EEI", "=", "dyn_cast", "<", "ExtractElementInst", ">", "(", "V", ")", ")", "{", "Value", "*", "Src", "=", "EEI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "ConstantInt", "*", "Ndx", "=", "cast", "<", "ConstantInt", ">", "(", "EEI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "auto", "SVT", "=", "cast", "<", "VectorType", ">", "(", "Src", "->", "getType", "(", ")", ")", ";", "unsigned", "Factor", "=", "SVT", "->", "getBitWidth", "(", ")", "/", "DType", "->", "getBitWidth", "(", ")", ";", "unsigned", "NewVSize", "=", "Factor", "*", "DType", "->", "getNumElements", "(", ")", ";", "auto", "*", "NewDVT", "=", "VectorType", "::", "get", "(", "DType", "->", "getVectorElementType", "(", ")", ",", "NewVSize", ")", ";", "Value", "*", "NewSrc", "=", "replace", "(", "Src", ",", "NewDVT", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "EEI", ")", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "Mask", ";", "unsigned", "DVSize", "=", "DType", "->", "getVectorNumElements", "(", ")", ";", "Mask", ".", "reserve", "(", "DVSize", ")", ";"], "ground_truth": ["unsigned", "Offset", "=", "Ndx", "->", "getLimitedValue", "(", ")", "*", "DVSize", ";"], "File": "TPCSelectorPreshaper", "Func": "replace", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6698, "Length": 260, "Cover_Rate": 0.6565656565656566, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "VectorElementize", "::", "createLoadCopy", "(", "MachineFunction", "&", "F", ",", "MachineInstr", "*", "Instr", ",", "std", "::", "vector", "<", "MachineInstr", "*", ">", "&", "copies", ")", "{", "copies", ".", "push_back", "(", "F", ".", "CloneMachineInstr", "(", "Instr", ")", ")", ";", "MachineInstr", "*", "copy", "=", "copies", "[", "<NUM_LIT>", "]", ";", "copy", "->", "setDesc", "(", "InstrInfo", "->", "get", "(", "getScalarVersion", "(", "copy", ")", ")", ")", ";", "MachineOperand", "dest", "=", "copy", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["unsigned", "regnum", "=", "dest", ".", "getReg", "(", ")", ";"], "File": "VectorElementize", "Func": "createLoadCopy", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6699, "Length": 79, "Cover_Rate": 0.3237704918032787, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "error_at", "(", "location", ",", "<STR_LIT>", "<STR_LIT>", ",", "actual", ",", "argno", "+", "<NUM_LIT>", ",", "fndecl", ",", "value0", ",", "value1", ",", "value2", ",", "value3", ")", ";"], "ground_truth": ["}"], "File": "aarch64-sve-builtins", "Func": "report_not_one_of", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6700, "Length": 25, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "runOnMachineBasicBlock", "(", "MachineBasicBlock", "&", "MBB", ")", "{", "bool", "Changed", "=", "false", ";", "LastFiller", "=", "MBB", ".", "end", "(", ")", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";", "I", "!=", "MBB", ".", "end", "(", ")", ";", "++", "I", ")", "if", "(", "I", "->", "getDesc", "(", ")", ".", "hasDelaySlot", "(", ")", ")", "{", "++", "FilledSlots", ";", "Changed", "=", "true", ";", "MachineBasicBlock", "::", "iterator", "D", ";", "if", "(", "EnableDelaySlotFiller", "&&", "findDelayInstr", "(", "MBB", ",", "I", ",", "D", ")", ")", "{", "MBB", ".", "splice", "(", "llvm", "::", "next", "(", "I", ")", ",", "&", "MBB", ",", "D", ")", ";", "++", "UsefulSlots", ";", "}", "else", "BuildMI", "(", "MBB", ",", "llvm", "::", "next", "(", "I", ")", ",", "I", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "LastFiller", "=", "++", "I", ";", "}", "return", "Changed", ";"], "ground_truth": ["}"], "File": "MipsDelaySlotFiller62", "Func": "runOnMachineBasicBlock", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6701, "Length": 140, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "LowerHvxConcatVectors", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerHvxInsertSubvector", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerHvxInsertElement", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerHvxExtractSubvector", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerHvxExtractElement", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerHvxBitcast", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerHvxAnyExt", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerHvxSignExt", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerHvxZeroExt", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerHvxCttz", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerHvxShift", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerHvxMul", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerHvxMulh", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerHvxExtend", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "Op", ";", "case", "<STR_LIT>", ":", "return", "LowerHvxIntrinsic", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerHvxStore", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "SDValue", "(", ")", ";", "}", "Op", ".", "dumpr", "(", "&", "DAG", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "HexagonISelLoweringHVX20", "Func": "LowerHvxOperation", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6702, "Length": 217, "Cover_Rate": 0.45397489539748953, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint8x16_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vtrn2q_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6703, "Length": 46, "Cover_Rate": 0.46, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "pushm", ";", "if", "(", "reg_mask", ")", "{", "XVECEXP", "(", "note", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "stack_pointer_rtx", ",", "gen_rtx_PLUS", "(", "GET_MODE", "(", "stack_pointer_rtx", ")", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "-", "byte_count", ")", ")", ")", ";", "F", "(", "XVECEXP", "(", "note", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "n_dwarfs", ";", "i", "++", ")", "XVECEXP", "(", "note", ",", "<NUM_LIT>", ",", "i", "+", "<NUM_LIT>", ")", "=", "dwarf_set", "[", "i", "]", ";", "pushm", "=", "F", "(", "emit_insn", "(", "gen_pushm", "(", "GEN_INT", "(", "reg_mask", ")", ")", ")", ")", ";", "REG_NOTES", "(", "pushm", ")", "=", "gen_rtx_EXPR_LIST", "(", "REG_FRAME_RELATED_EXPR", ",", "note", ",", "REG_NOTES", "(", "pushm", ")", ")", ";", "}", "if", "(", "cfun", "->", "machine", "->", "is_interrupt", ")", "for", "(", "i", "=", "MEM0_REGNO", ";", "i", "<=", "MEM7_REGNO", ";", "i", "++", ")", "if", "(", "cfun", "->", "machine", "->", "intr_pushmem", "[", "i", "-", "MEM0_REGNO", "]", ")", "{", "if", "(", "TARGET_A16", ")", "pushm", "=", "emit_insn", "(", "gen_pushhi_16", "(", "gen_rtx_REG", "(", "HImode", ",", "i", ")", ")", ")", ";", "else", "pushm", "=", "emit_insn", "(", "gen_pushhi_24", "(", "gen_rtx_REG", "(", "HImode", ",", "i", ")", ")", ")", ";", "F", "(", "pushm", ")", ";", "}", "}", "if", "(", "ppt", "==", "PP_popm", "&&", "byte_count", ")", "{", "if", "(", "cfun", "->", "machine", "->", "is_interrupt", ")", "for", "(", "i", "=", "MEM7_REGNO", ";", "i", ">=", "MEM0_REGNO", ";", "i", "--", ")", "if", "(", "cfun", "->", "machine", "->", "intr_pushmem", "[", "i", "-", "MEM0_REGNO", "]", ")", "{", "if", "(", "TARGET_A16", ")", "emit_insn", "(", "gen_pophi_16", "(", "gen_rtx_REG", "(", "HImode", ",", "i", ")", ")", ")", ";", "else", "emit_insn", "(", "gen_pophi_24", "(", "gen_rtx_REG", "(", "HImode", ",", "i", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "m32c2", "Func": "m32c_pushm_popm", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6704, "Length": 268, "Cover_Rate": 0.39124087591240875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "pdp11_register_move_cost", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "reg_class_t", "c1", ",", "reg_class_t", "c2", ")", "{", "if", "(", "CPU_REG_CLASS", "(", "c1", ")", "&&", "CPU_REG_CLASS", "(", "c2", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["else", "if", "(", "(", "c1", ">=", "LOAD_FPU_REGS", "&&", "c1", "<=", "FPU_REGS", "&&", "c2", "==", "LOAD_FPU_REGS", ")", "||", "(", "c2", ">=", "LOAD_FPU_REGS", "&&", "c2", "<=", "FPU_REGS", "&&", "c1", "==", "LOAD_FPU_REGS", ")", ")", "return", "<NUM_LIT>", ";"], "File": "pdp11", "Func": "pdp11_register_move_cost", "Target": "pdp11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6705, "Length": 64, "Cover_Rate": 0.927536231884058, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "I", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "Align", "=", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "Align", ")", ";", "if", "(", "<STR_LIT>", "->", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "<STR_LIT>", "->", "hasSubClassEq", "(", "RC", ")", ")", "{"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "File": "HexagonInstrInfo25", "Func": "storeRegToStackSlot", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6706, "Length": 209, "Cover_Rate": 0.7411347517730497, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "unsigned", "SrcReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "LLT", "DstTy", "=", "MRI", ".", "getType", "(", "DstReg", ")", ";", "const", "LLT", "SrcTy", "=", "MRI", ".", "getType", "(", "SrcReg", ")", ";", "const", "RegisterBank", "&", "DstRB", "=", "*", "RBI", ".", "getRegBank", "(", "DstReg", ",", "MRI", ",", "TRI", ")", ";", "const", "RegisterBank", "&", "SrcRB", "=", "*", "RBI", ".", "getRegBank", "(", "SrcReg", ",", "MRI", ",", "TRI", ")", ";", "assert", "(", "DstRB", ".", "getID", "(", ")", "==", "SrcRB", ".", "getID", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "DstTy", ".", "getSizeInBits", "(", ")", ">", "SrcTy", ".", "getSizeInBits", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "getRegClass", "(", "DstTy", ",", "DstRB", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "getRegClass", "(", "SrcTy", ",", "SrcRB", ")", ";", "if", "(", "canTurnIntoCOPY", "(", "SrcRC", ",", "DstRC", ")", ")", "return", "selectTurnIntoCOPY", "(", "I", ",", "MRI", ",", "SrcReg", ",", "SrcRC", ",", "DstReg", ",", "DstRC", ")", ";", "if", "(", "DstRB", ".", "getID", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";"], "ground_truth": ["if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "SrcReg", ",", "*", "SrcRC", ",", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "DstRC", ",", "MRI", ")", ")", "{"], "File": "X86InstructionSelector15", "Func": "selectAnyext", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6707, "Length": 196, "Cover_Rate": 0.5444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "FuncInfo", "->", "isEntryFunction", "(", ")", ")", "{", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "FuncInfo", "->", "getFrameOffsetReg", "(", ")", ":", "Register", "(", ")", ";", "}"], "ground_truth": ["return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "FuncInfo", "->", "getFrameOffsetReg", "(", ")", ":", "FuncInfo", "->", "getStackPtrOffsetReg", "(", ")", ";"], "File": "SIRegisterInfo (3)", "Func": "getFrameRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6708, "Length": 62, "Cover_Rate": 0.7209302325581395, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "lang_hooks", ".", "init_options_struct", "(", "&", "func_options", ")", ";", "cl_optimization_restore", "(", "&", "func_options", ",", "TREE_OPTIMIZATION", "(", "func_optimize", ")", ")", ";", "cl_target_option_restore", "(", "&", "func_options", ",", "TREE_TARGET_OPTION", "(", "target_option_default_node", ")", ")", ";", "new_target", "=", "ix86_valid_target_attribute_tree", "(", "args", ",", "&", "func_options", ",", "&", "global_options_set", ")", ";", "new_optimize", "=", "build_optimization_node", "(", "&", "func_options", ")", ";", "if", "(", "new_target", "==", "error_mark_node", ")", "ret", "=", "false", ";", "else", "if", "(", "fndecl", "&&", "new_target", ")", "{"], "ground_truth": ["DECL_FUNCTION_SPECIFIC_TARGET", "(", "fndecl", ")", "=", "new_target", ";"], "File": "i3865", "Func": "ix86_valid_target_attribute_p", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6709, "Length": 76, "Cover_Rate": 0.336283185840708, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "MVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getRegClassFor", "(", "RegVT", ")", ";", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "RegVT", ")", ";", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}"], "ground_truth": ["return", "Chain", ";"], "File": "J2ISelLowering", "Func": "LowerFormalArguments", "Target": "J2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6710, "Length": 71, "Cover_Rate": 0.36787564766839376, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "emitARM64WinCFIPrologEnd", "(", ")", "{"], "ground_truth": ["}"], "File": "AArch64TargetStreamer2", "Func": "emitARM64WinCFIPrologEnd", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6711, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vminq_u32", "(", "uint32x4_t", "__a", ",", "uint32x4_t", "__b", ")", "{", "return", "(", "uint32x4_t", ")", "__builtin_neon_vminuv4si", "(", "(", "int32x4_t", ")", "__a", ",", "(", "int32x4_t", ")", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vminq_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6712, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "int", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_extract_pi16", "(", "__m64", "const", "__A", ",", "int", "const", "__N", ")", "{"], "ground_truth": ["return", "(", "unsigned", "short", ")", "__builtin_ia32_vec_ext_v4hi", "(", "(", "__v4hi", ")", "__A", ",", "__N", ")", ";"], "File": "xmmintrin1", "Func": "_mm_extract_pi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6713, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "high", "=", "ub", "?", "build_zero_cst", "(", "pointer_sized_int_node", ")", ":", "build_minus_one_cst", "(", "pointer_sized_int_node", ")", ";", "gcc_assert", "(", "(", "lb", "==", "<NUM_LIT>", "&&", "ub", "==", "-", "<NUM_LIT>", ")", "||", "(", "lb", "==", "-", "<NUM_LIT>", "&&", "ub", "==", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["return", "build_complex", "(", "NULL", ",", "low", ",", "high", ")", ";"], "File": "i3864", "Func": "ix86_make_bounds_constant", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6714, "Length": 50, "Cover_Rate": 0.6493506493506493, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32_t", "getPostIdxRegOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpIdx", ")", "const", "{", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter", "Func": "getPostIdxRegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6715, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "full", ")", "return", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "HighLatencyBlock", "<<", "'\\n'", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "for", "(", "<ISA_LIT>ScheduleBlock", "*", "P", ":", "Preds", ")", "{", "P", "->", "printDebug", "(", "false", ")", ";", "}", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "for", "(", "std", "::", "pair", "<", "<ISA_LIT>ScheduleBlock", "*", ",", "<ISA_LIT>ScheduleBlockLinkKind", ">", "S", ":", "Succs", ")", "{", "if", "(", "S", ".", "second", "==", "<STR_LIT>", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "S", ".", "first", "->", "printDebug", "(", "false", ")", ";", "}", "if", "(", "Scheduled", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "LiveInPressure", "[", "<STR_LIT>", "::", "SReg_32", "]", "<<", "' '", "<<", "LiveInPressure", "[", "<STR_LIT>", "::", "VGPR_32", "]", "<<", "'\\n'", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "LiveOutPressure", "[", "<STR_LIT>", "::", "SReg_32", "]", "<<", "' '", "<<", "LiveOutPressure", "[", "<STR_LIT>", "::", "VGPR_32", "]", "<<", "<STR_LIT>", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "for", "(", "unsigned", "Reg", ":", "LiveInRegs", ")", "dbgs", "(", ")", "<<", "printVRegOrUnit", "(", "Reg", ",", "DAG", "->", "getTRI", "(", ")", ")", "<<", "' '", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "for", "(", "unsigned", "Reg", ":", "LiveOutRegs", ")", "dbgs", "(", ")", "<<", "printVRegOrUnit", "(", "Reg", ",", "DAG", "->", "getTRI", "(", ")", ")", "<<", "' '", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler (2)", "Func": "printDebug", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6716, "Length": 200, "Cover_Rate": 0.7722007722007722, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HasSpilledVGPRs", "=", "Spill", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo35", "Func": "setHasSpilledVGPRs", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6717, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint8x8_t", ")", "__builtin_neon_vqmovunv8hi", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vqmovun_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6718, "Length": 10, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "decodeRegisterClass", "(", "Inst", ",", "RegNo", ",", "VSRegs", ")", ";"], "ground_truth": ["}"], "File": "PPCDisassembler16", "Func": "DecodeVSRCRegisterClass", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6719, "Length": 11, "Cover_Rate": 0.3548387096774194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "IsTailCallConvention", "(", "CalleeCC", ")", "&&", "CalleeCC", "!=", "CallingConv", "::", "C", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "X86ISelLowering170", "Func": "mayBeEmittedAsTailCall", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6720, "Length": 20, "Cover_Rate": 0.32786885245901637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isLegalAddImmediate", "(", "int64_t", "Imm", ")", "const", "{", "return", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", "||", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ";"], "ground_truth": ["}"], "File": "PPCISelLowering (2)2", "Func": "isLegalAddImmediate", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6721, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "AndBitWidth", "=", "And", ".", "getValueSizeInBits", "(", ")", ";", "if", "(", "BitWidth", ">", "AndBitWidth", ")", "{", "APInt", "Zeros", ",", "Ones", ";", "DAG", ".", "computeKnownBits", "(", "Op0", ",", "Zeros", ",", "Ones", ")", ";", "if", "(", "Zeros", ".", "countLeadingOnes", "(", ")", "<", "BitWidth", "-", "AndBitWidth", ")", "return", "SDValue", "(", ")", ";", "}", "LHS", "=", "Op1", ";", "RHS", "=", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "}", "else", "if", "(", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "ConstantSDNode", "*", "AndRHS", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op1", ")", ";", "uint64_t", "AndRHSVal", "=", "AndRHS", "->", "getZExtValue", "(", ")", ";", "SDValue", "AndLHS", "=", "Op0", ";", "if", "(", "AndRHSVal", "==", "<NUM_LIT>", "&&", "AndLHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "LHS", "=", "AndLHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "RHS", "=", "AndLHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "AndRHSVal", ")", "&&", "isPowerOf2_64", "(", "AndRHSVal", ")", ")", "{", "LHS", "=", "AndLHS", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "Log2_64_Ceil", "(", "AndRHSVal", ")", ",", "LHS", ".", "getValueType", "(", ")", ")", ";", "}", "}", "if", "(", "LHS", ".", "getNode", "(", ")", ")", "{", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "||", "LHS", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "LHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ")", ";", "if", "(", "LHS", ".", "getValueType", "(", ")", "!=", "RHS", ".", "getValueType", "(", ")", ")", "RHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "LHS", ".", "getValueType", "(", ")", ",", "RHS", ")", ";", "SDValue", "BT", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ",", "RHS", ")", ";", "<STR_LIT>", "Cond", "=", "CC", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getConstant", "(", "Cond", ",", "<STR_LIT>", ")", ",", "BT", ")", ";", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering200", "Func": "LowerToBT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6722, "Length": 311, "Cover_Rate": 0.5992292870905588, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vstrdq_scatter_base_wb_p_u64", "(", "uint64x2_t", "*", "__addr", ",", "const", "int", "__offset", ",", "uint64x2_t", "__value", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["*", "__addr", "=", "__builtin_mve_vstrdq_scatter_base_wb_p_uv2di", "(", "*", "__addr", ",", "__offset", ",", "__value", ",", "__p", ")", ";"], "File": "arm", "Func": "mve1___arm_vstrdq_scatter_base_wb_p_u64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6723, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "<<=", "Info", ".", "TargetOffset", ";", "unsigned", "NumBytes", "=", "getFixupKindNumBytes", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "uint32_t", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "assert", "(", "Offset", "+", "NumBytes", "<=", "Data", ".", "size", "(", ")", "&&", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "Data", "[", "Offset", "+", "i", "]", "|=", "static_cast", "<", "uint8_t", ">", "(", "(", "Value", ">>", "(", "i", "*", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmBackend8", "Func": "applyFixup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6724, "Length": 82, "Cover_Rate": 0.543046357615894, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gen_shift", "=", "gen_lshrv2si3", ";", "break", ";", "case", "E_V8HImode", ":", "if", "(", "!", "TARGET_SSE4_1", ")", "return", "false", ";", "c", "=", "<NUM_LIT>", ";", "s", "=", "<NUM_LIT>", ";", "half_mode", "=", "V4SImode", ";", "gen_and", "=", "gen_andv4si3", ";", "gen_pack", "=", "gen_sse4_1_packusdw", ";", "gen_shift", "=", "gen_lshrv4si3", ";", "break", ";", "case", "E_V8QImode", ":", "c", "=", "<NUM_LIT>", ";", "s", "=", "<NUM_LIT>", ";", "half_mode", "=", "V4HImode", ";", "gen_and", "=", "gen_andv4hi3", ";", "gen_pack", "=", "gen_mmx_packuswb", ";", "gen_shift", "=", "gen_lshrv4hi3", ";", "break", ";", "case", "E_V16QImode", ":", "c", "=", "<NUM_LIT>", ";", "s", "=", "<NUM_LIT>", ";", "half_mode", "=", "V8HImode", ";", "gen_and", "=", "gen_andv8hi3", ";", "gen_pack", "=", "gen_sse2_packuswb", ";", "gen_shift", "=", "gen_lshrv8hi3", ";", "break", ";", "case", "E_V16HImode", ":", "if", "(", "!", "TARGET_AVX2", ")", "return", "false", ";", "c", "=", "<NUM_LIT>", ";", "s", "=", "<NUM_LIT>", ";", "half_mode", "=", "V8SImode", ";", "gen_and", "=", "gen_andv8si3", ";", "gen_pack", "=", "gen_avx2_packusdw", ";", "gen_shift", "=", "gen_lshrv8si3", ";", "end_perm", "=", "true", ";", "break", ";", "case", "E_V32QImode", ":", "if", "(", "!", "TARGET_AVX2", ")", "return", "false", ";", "c", "=", "<NUM_LIT>", ";", "s", "=", "<NUM_LIT>", ";", "half_mode", "=", "V16HImode", ";", "gen_and", "=", "gen_andv16hi3", ";", "gen_pack", "=", "gen_avx2_packuswb", ";", "gen_shift", "=", "gen_lshrv16hi3", ";", "end_perm", "=", "true", ";", "break", ";", "default", ":", "return", "false", ";", "}", "odd", "=", "d", "->", "perm", "[", "<NUM_LIT>", "]", ";", "if", "(", "odd", ">", "<NUM_LIT>", ")", "return", "false", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelt", ";", "++", "i", ")", "if", "(", "d", "->", "perm", "[", "i", "]", "!=", "<NUM_LIT>", "*", "i", "+", "odd", ")", "return", "false", ";", "if", "(", "d", "->", "testing_p", ")", "return", "true", ";", "dop0", "=", "gen_reg_rtx", "(", "half_mode", ")", ";", "dop1", "=", "gen_reg_rtx", "(", "half_mode", ")", ";", "if", "(", "odd", "==", "<NUM_LIT>", ")", "{", "t", "=", "gen_const_vec_duplicate", "(", "half_mode", ",", "GEN_INT", "(", "c", ")", ")", ";", "t", "=", "force_reg", "(", "half_mode", ",", "t", ")", ";", "emit_insn", "(", "gen_and", "(", "dop0", ",", "t", ",", "gen_lowpart", "(", "half_mode", ",", "d", "->", "op0", ")", ")", ")", ";", "emit_insn", "(", "gen_and", "(", "dop1", ",", "t", ",", "gen_lowpart", "(", "half_mode", ",", "d", "->", "op1", ")", ")", ")", ";", "}", "else", "{", "emit_insn", "(", "gen_shift", "(", "dop0", ",", "gen_lowpart", "(", "half_mode", ",", "d", "->", "op0", ")", ",", "GEN_INT", "(", "s", ")", ")", ")", ";", "emit_insn", "(", "gen_shift", "(", "dop1", ",", "gen_lowpart", "(", "half_mode", ",", "d", "->", "op1", ")", ",", "GEN_INT", "(", "s", ")", ")", ")", ";", "}", "if", "(", "TARGET_AVX2", "&&", "end_perm", ")", "{", "op", "=", "gen_reg_rtx", "(", "d", "->", "vmode", ")", ";", "t", "=", "gen_reg_rtx", "(", "V4DImode", ")", ";", "emit_insn", "(", "gen_pack", "(", "op", ",", "dop0", ",", "dop1", ")", ")", ";"], "ground_truth": ["emit_insn", "(", "gen_avx2_permv4di_1", "(", "t", ",", "gen_lowpart", "(", "V4DImode", ",", "op", ")", ",", "const0_rtx", ",", "const2_rtx", ",", "const1_rtx", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";"], "File": "i386-expand", "Func": "expand_vec_perm_even_odd_pack", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6725, "Length": 436, "Cover_Rate": 0.7266666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_broadcastw_epi16", "(", "__mmask8", "__M", ",", "__m128i", "__A", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_pbroadcastw128_mask", "(", "(", "__v8hi", ")", "__A", ",", "(", "__v8hi", ")", "_mm_setzero_si128", "(", ")", ",", "__M", ")", ";"], "File": "avx512vlbwintrin", "Func": "_mm_maskz_broadcastw_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6726, "Length": 43, "Cover_Rate": 0.9772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "AtomicOrdering", "::", "Release", ":", "return", "nullptr", ";", "case", "AtomicOrdering", "::", "Acquire", ":", "case", "AtomicOrdering", "::", "AcquireRelease", ":", "case", "AtomicOrdering", "::", "SequentiallyConsistent", ":", "return", "makeDMB", "(", "Builder", ",", "<STR_LIT>", ")", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)6", "Func": "emitTrailingFence", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6727, "Length": 38, "Cover_Rate": 0.4418604651162791, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vabdq_m_fv4sf", "(", "__arm_vuninitializedq_f32", "(", ")", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vabdq_x_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6728, "Length": 15, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>SelectionDAGInfo", "::", "<ISA_LIT>SelectionDAGInfo", "(", "const", "<ISA_LIT>TargetMachine", "&", "TM", ")", ":", "TargetSelectionDAGInfo", "(", "TM", ")", "{"], "ground_truth": ["}"], "File": "LC3bSelectionDAGInfo", "Func": "LC3bSelectionDAGInfo", "Target": "LC3b", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6729, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addParam", "(", "MVT", "VT", ")", "{"], "ground_truth": ["Params", ".", "push_back", "(", "VT", ")", ";"], "File": "TVMMachineFunctionInfo", "Func": "addParam", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6730, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initialize<ISA_LIT>InlinerPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["Params", "=", "getInlineParams", "(", ")", ";"], "File": "AMDGPUInline", "Func": "AMDGPUInliner", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6731, "Length": 16, "Cover_Rate": 0.6153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", "->", "hasAVX2", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "Mask", ",", "DL", ",", "DAG", ")", ")", ";", "return", "lowerVectorShuffleAsLanePermuteAndBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ";", "}", "if", "(", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ")", ";", "if", "(", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ")", ";", "if", "(", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V2", ",", "V1", ")", ";", "if", "(", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V2", ",", "V1", ")", ";", "if", "(", "SDValue", "Blend", "=", "lowerVectorShuffleAsBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "SDValue", "Op", "=", "lowerVectorShuffleWithSHUFPD", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "Op", ";", "if", "(", "!", "(", "Subtarget", "->", "hasAVX2", "(", ")", "&&", "(", "isShuffleMaskInputInPlace", "(", "<NUM_LIT>", ",", "Mask", ")", "||", "isShuffleMaskInputInPlace", "(", "<NUM_LIT>", ",", "Mask", ")", ")", ")", ")", "if", "(", "SDValue", "Result", "=", "lowerVectorShuffleByMerging128BitLanes", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Result", ";", "if", "(", "Subtarget", "->", "hasAVX2", "(", ")", ")", "return", "lowerVectorShuffleAsDecomposedShuffleBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ";"], "ground_truth": ["return", "lowerVectorShuffleAsSplitOrBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ";"], "File": "X86ISelLowering1", "Func": "lowerV4F64VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6732, "Length": 336, "Cover_Rate": 0.5014925373134328, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PassConfig", "(", "<ISA_LIT>TargetMachine", "&", "TM", ",", "PassManagerBase", "&", "PM", ")", ":", "TargetPassConfig", "(", "TM", ",", "PM", ")", "{"], "ground_truth": ["}"], "File": "TL45TargetMachine", "Func": "TL45PassConfig", "Target": "TL45", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6733, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "default", ":", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "reg", "<<", "<STR_LIT>", ";"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "TeakMCCodeEmitter", "Func": "encodeRegisterP0Op", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6734, "Length": 95, "Cover_Rate": 0.38, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vdup_lane_p16", "(", "poly16x4_t", "__a", ",", "const", "int", "__b", ")", "{", "return", "(", "poly16x4_t", ")", "__builtin_neon_vdup_lanev4hi", "(", "(", "int16x4_t", ")", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vdup_lane_p16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6735, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>RegisterInfo", "::", "useFPForScavengingIndex", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "const", "<ISA_LIT>FrameLowering", "*", "AFI", "=", "static_cast", "<", "const", "<ISA_LIT>FrameLowering", "*", ">", "(", "TFI", ")", ";", "return", "AFI", "->", "useFPForAddressing", "(", "MF", ")", ";"], "ground_truth": ["}"], "File": "AArch64RegisterInfo20", "Func": "useFPForScavengingIndex", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6736, "Length": 51, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "MLxExpansion", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "TII", "=", "static_cast", "<", "const", "<ISA_LIT>BaseInstrInfo", "*", ">", "(", "Fn", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "TRI", "=", "Fn", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "Fn", ".", "getRegInfo", "(", ")", ";", "const", "<ISA_LIT>Subtarget", "*", "STI", "=", "&", "Fn", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "isLikeA9", "=", "STI", "->", "isLikeA9", "(", ")", "||", "STI", "->", "isSwift", "(", ")", ";"], "ground_truth": ["isSwift", "=", "STI", "->", "isSwift", "(", ")", ";"], "File": "MLxExpansionPass21", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6737, "Length": 92, "Cover_Rate": 0.7931034482758621, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AA", "=", "&", "getAnalysis", "<", "AAResultsWrapperPass", ">", "(", ")", ".", "getAAResults", "(", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "&", "B", ":", "MFn", ")", "Changed", "|=", "processBasicBlock", "(", "B", ")", ";"], "ground_truth": ["return", "Changed", ";"], "File": "HexagonStoreWidening1", "Func": "runOnMachineFunction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6738, "Length": 37, "Cover_Rate": 0.4065934065934066, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCInstLower", "::", "<ISA_LIT>MCInstLower", "(", "<ISA_LIT>AsmPrinter", "&", "asmprinter", ")", ":", "Printer", "(", "asmprinter", ")", "{"], "ground_truth": ["}"], "File": "KudeyarMCInstLower", "Func": "KudeyarMCInstLower", "Target": "Kudeyar", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6739, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSection", "*", "<ISA_LIT>ELFTargetObjectFile", "::", "SelectSectionForGlobal", "(", "const", "GlobalObject", "*", "GO", ",", "SectionKind", "Kind", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "if", "(", "Kind", ".", "isBSS", "(", ")", "&&", "isGlobalInSmallSection", "(", "GO", ",", "TM", ")", ")", "return", "SmallBSSSection", ";", "if", "(", "Kind", ".", "isData", "(", ")", "&&", "isGlobalInSmallSection", "(", "GO", ",", "TM", ")", ")", "return", "SmallDataSection", ";"], "ground_truth": ["return", "TargetLoweringObjectFileELF", "::", "SelectSectionForGlobal", "(", "GO", ",", "Kind", ",", "TM", ")", ";"], "File": "RISCVTargetObjectFile", "Func": "SelectSectionForGlobal", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6740, "Length": 69, "Cover_Rate": 0.9857142857142858, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Add", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Lo", "=", "Add", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "(", "Lo", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "||", "(", "Lo", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "ValTy", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["SDLoc", "DL", "(", "N", ")", ";"], "File": "MipsISelLowering (2)4", "Func": "performADDCombine", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6741, "Length": 73, "Cover_Rate": 0.33181818181818185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCAsmInfo", "::", "<ISA_LIT>MCAsmInfo", "(", "const", "Target", "&", "T", ",", "const", "StringRef", "&", "TT", ")", "{", "PrivateGlobalPrefix", "=", "<STR_LIT>", ";", "WeakRefDirective", "=", "<STR_LIT>", ";", "PCSymbol", "=", "<STR_LIT>", ";"], "ground_truth": ["CommentString", "=", "<STR_LIT>", ";"], "File": "MSP430MCAsmInfo22", "Func": "MSP430MCAsmInfo", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6742, "Length": 31, "Cover_Rate": 0.7045454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "csky_class_likely_spilled_p", "(", "reg_class_t", "rclass", ")", "{"], "ground_truth": ["if", "(", "(", "TARGET_MINI_REGISTERS", "&&", "rclass", "==", "MINI_REGS", ")", "||", "rclass", "==", "C_REGS", ")", "return", "true", ";"], "File": "csky", "Func": "csky_class_likely_spilled_p", "Target": "csky", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6743, "Length": 25, "Cover_Rate": 0.8620689655172413, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "continue", ";", "PSetIterator", "PSetI", "=", "MRI", ".", "getPressureSets", "(", "Reg", ")", ";", "for", "(", ";", "PSetI", ".", "isValid", "(", ")", ";", "++", "PSetI", ")", "{"], "ground_truth": ["if", "(", "*", "PSetI", "==", "VGPRSetID", ")", "VgprUsage", "+=", "PSetI", ".", "getWeight", "(", ")", ";"], "File": "SIMachineScheduler", "Func": "fillVgprSgprCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6744, "Length": 50, "Cover_Rate": 0.423728813559322, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "arg0", "=", "args", "[", "<NUM_LIT>", "]", ";", "arg1", "=", "args", "[", "<NUM_LIT>", "]", ";", "if", "(", "(", "TREE_CODE", "(", "arg0", ")", "==", "INTEGER_CST", "&&", "TREE_CODE", "(", "arg1", ")", "==", "INTEGER_CST", ")", "||", "TARGET_MUL32_HIGH", ")", "return", "fold_build2", "(", "MULT_EXPR", ",", "unsigned_intDI_type_node", ",", "fold_convert", "(", "unsigned_intDI_type_node", ",", "arg0", ")", ",", "fold_convert", "(", "unsigned_intDI_type_node", ",", "arg1", ")", ")", ";", "break", ";"], "ground_truth": ["default", ":"], "File": "xtensa", "Func": "xtensa_fold_builtin", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6745, "Length": 60, "Cover_Rate": 0.5263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "AMDGPU", "::", "S_LOAD_DWORDX4_IMM", ":", "case", "AMDGPU", "::", "S_LOAD_DWORDX4_SGPR", ":", "{", "if", "(", "NewOpcode", "==", "N", "->", "getMachineOpcode", "(", ")", ")", "{", "NewOpcode", "=", "AMDGPU", "::", "BUFFER_LOAD_DWORDX4_ADDR64", ";", "}", "if", "(", "fitsRegClass", "(", "DAG", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "AMDGPU", "::", "SReg_64RegClassID", ")", ")", "{", "return", "N", ";", "}", "ConstantSDNode", "*", "Offset", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["SDValue", "Ops", "[", "]", "=", "{"], "File": "SIISelLowering102", "Func": "AdjustRegClass", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6746, "Length": 75, "Cover_Rate": 0.3246753246753247, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeBranchTarget", "(", "MCInst", "&", "Inst", ",", "unsigned", "Offset", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "int32_t", "BranchOffset", "=", "(", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Offset", ")", "*", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "BranchOffset", ")", ")", ";"], "File": "MipsDisassembler", "Func": "DecodeBranchTarget", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6747, "Length": 49, "Cover_Rate": 0.8909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElems", ";", "++", "i", ")", "ShuffleVec", "[", "i", "]", "=", "i", "*", "SizeRatio", ";", "for", "(", "unsigned", "i", "=", "NumElems", ";", "i", "!=", "NumElems", "*", "SizeRatio", ";", "++", "i", ")", "ShuffleVec", "[", "i", "]", "=", "NumElems", "*", "SizeRatio", ";", "NewMask", "=", "DAG", ".", "getVectorShuffle", "(", "WideVecVT", ",", "dl", ",", "NewMask", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "WideVecVT", ")", ",", "&", "ShuffleVec", "[", "<NUM_LIT>", "]", ")", ";", "}", "else", "{", "assert", "(", "Mask", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", ";", "unsigned", "WidenNumElts", "=", "NumElems", "*", "SizeRatio", ";", "unsigned", "MaskNumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "EVT", "NewMaskVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "<STR_LIT>", ",", "WidenNumElts", ")", ";", "unsigned", "NumConcat", "=", "WidenNumElts", "/", "MaskNumElts", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", "(", "NumConcat", ")", ";", "SDValue", "ZeroVal", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "Mask", ".", "getValueType", "(", ")", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "Mask", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumConcat", ";", "++", "i", ")", "Ops", "[", "i", "]", "=", "ZeroVal", ";", "NewMask", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "NewMaskVT", ",", "Ops", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering1", "Func": "PerformMLOADCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6748, "Length": 211, "Cover_Rate": 0.3187311178247734, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>InstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "TBB", ",", "MachineBasicBlock", "*", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL", ",", "int", "*", "BytesAdded", ")", "const", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "XtensaInstrInfo", "Func": "insertBranch", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6749, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "FK_PCRel_1", ":", "case", "FK_SecRel_1", ":", "case", "FK_Data_1", ":", "return", "<NUM_LIT>", ";", "case", "FK_PCRel_2", ":", "case", "FK_SecRel_2", ":", "case", "FK_Data_2", ":", "return", "<NUM_LIT>", ";", "case", "FK_PCRel_4", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "FK_SecRel_4", ":"], "ground_truth": ["case", "FK_Data_4", ":"], "File": "X86AsmBackend82", "Func": "getFixupKindLog2Size", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6750, "Length": 58, "Cover_Rate": 0.5523809523809524, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_getmant_ss", "(", "__m128", "__A", ",", "__m128", "__B", ",", "_MM_MANTISSA_NORM_ENUM", "__C", ",", "_MM_MANTISSA_SIGN_ENUM", "__D", ")", "{"], "ground_truth": ["return", "(", "__m128", ")", "__builtin_ia32_getmantss_round", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ",", "(", "__D", "<<", "<NUM_LIT>", ")", "|", "__C", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fintrin", "Func": "_mm_getmant_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6751, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "SwitchSection", "(", "<STR_LIT>", "(", "getContext", "(", ")", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "ParseSectionDirectiveHSADataGlobalAgent", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6752, "Length": 22, "Cover_Rate": 0.7096774193548387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "mips_adjust_block_mem", "(", "rtx", "mem", ",", "HOST_WIDE_INT", "length", ",", "rtx", "*", "loop_reg", ",", "rtx", "*", "loop_mem", ")", "{"], "ground_truth": ["*", "loop_reg", "=", "copy_addr_to_reg", "(", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ")", ";"], "File": "mips", "Func": "mips_adjust_block_mem", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6753, "Length": 32, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "const", "auto", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "C", ")", ")", "return", "<ISA_LIT>MaterializeGV", "(", "GV", ",", "VT", ")", ";", "if", "(", "isa", "<", "UndefValue", ">", "(", "C", ")", ")", "{", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "!", "<ISA_LIT>ScalarSSEf32", ")", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "!", "<ISA_LIT>ScalarSSEf64", ")", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["Opc", "=", "<STR_LIT>", ";"], "File": "X86FastISel114", "Func": "fastMaterializeConstant", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6754, "Length": 85, "Cover_Rate": 0.34552845528455284, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "MCE", "->", "getValue", "(", ")", "/", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "ARM64AsmParser", "Func": "addSImm7s4Operands", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6755, "Length": 19, "Cover_Rate": 0.3064516129032258, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "decodeRegisterClass", "(", "Inst", ",", "RegNo", ",", "RRegs", ")", ";"], "ground_truth": ["}"], "File": "PPCDisassembler", "Func": "DecodeGPRCRegisterClass", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6756, "Length": 11, "Cover_Rate": 0.3548387096774194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "rs6000_optab_supported_p", "(", "int", "op", ",", "machine_mode", "mode1", ",", "machine_mode", ",", "optimization_type", "opt_type", ")", "{", "switch", "(", "op", ")", "{", "case", "rsqrt_optab", ":", "return", "(", "opt_type", "==", "OPTIMIZE_FOR_SPEED", "&&", "RS6000_RECIP_AUTO_RSQRTE_P", "(", "mode1", ")", ")", ";"], "ground_truth": ["default", ":"], "File": "powerpcspe", "Func": "rs6000_optab_supported_p", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6757, "Length": 38, "Cover_Rate": 0.8837209302325582, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CMPTermIdx_match", "(", "Register", "&", "LHS", ",", "MachineOperand", "&", "Addr", ",", "Register", "&", "Idx", ",", "Register", "&", "Flag", ",", "MachineInstr", "*", "&", "Load", ",", "AAResults", "*", "AA", ")", ":", "Cmp_match", "(", "LHS", ",", "Flag", ")", ",", "Addr", "(", "Addr", ")", ",", "Idx", "(", "Idx", ")", ",", "Load", "(", "Load", ")", ",", "AA", "(", "AA", ")", "{"], "ground_truth": ["}"], "File": "MOSInstructionSelector", "Func": "CMPTermIdx_match", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6758, "Length": 56, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RHSSignBits", "<", "<NUM_LIT>", ")", "return", "nullptr", ";", "unsigned", "SignBits", "=", "std", "::", "min", "(", "LHSSignBits", ",", "RHSSignBits", ")", ";", "unsigned", "DivBits", "=", "<NUM_LIT>", "-", "SignBits", ";", "if", "(", "IsSigned", ")", "++", "DivBits", ";", "Type", "*", "Ty", "=", "Num", "->", "getType", "(", ")", ";", "Type", "*", "I32Ty", "=", "Builder", ".", "getInt32Ty", "(", ")", ";", "Type", "*", "F32Ty", "=", "Builder", ".", "getFloatTy", "(", ")", ";", "ConstantInt", "*", "One", "=", "Builder", ".", "getInt32", "(", "<NUM_LIT>", ")", ";", "Value", "*", "JQ", "=", "One", ";", "if", "(", "IsSigned", ")", "{", "JQ", "=", "Builder", ".", "CreateXor", "(", "Num", ",", "Den", ")", ";", "JQ", "=", "Builder", ".", "CreateAShr", "(", "JQ", ",", "Builder", ".", "getInt32", "(", "<NUM_LIT>", ")", ")", ";", "JQ", "=", "Builder", ".", "CreateOr", "(", "JQ", ",", "One", ")", ";", "}", "Value", "*", "IA", "=", "Num", ";", "Value", "*", "IB", "=", "Den", ";", "Value", "*", "FA", "=", "IsSigned", "?", "Builder", ".", "Create<ISA_LIT>ToFP", "(", "IA", ",", "F32Ty", ")", ":", "Builder", ".", "CreateUIToFP", "(", "IA", ",", "F32Ty", ")", ";", "Value", "*", "FB", "=", "IsSigned", "?", "Builder", ".", "Create<ISA_LIT>ToFP", "(", "IB", ",", "F32Ty", ")", ":", "Builder", ".", "CreateUIToFP", "(", "IB", ",", "F32Ty", ")", ";", "Value", "*", "RCP", "=", "Builder", ".", "CreateFDiv", "(", "ConstantFP", "::", "get", "(", "F32Ty", ",", "<NUM_LIT>", ")", ",", "FB", ")", ";", "Value", "*", "FQM", "=", "Builder", ".", "CreateFMul", "(", "FA", ",", "RCP", ")", ";", "CallInst", "*", "FQ", "=", "Builder", ".", "CreateUnaryIntrinsic", "(", "<STR_LIT>", ",", "FQM", ")", ";", "FQ", "->", "copyFastMathFlags", "(", "Builder", ".", "getFastMathFlags", "(", ")", ")", ";", "Value", "*", "FQNeg", "=", "Builder", ".", "CreateFNeg", "(", "FQ", ")", ";", "Value", "*", "FR", "=", "Builder", ".", "CreateIntrinsic", "(", "<STR_LIT>", ",", "{", "FQNeg", "->", "getType", "(", ")", "}", ",", "{", "FQNeg", ",", "FB", ",", "FA", "}", ",", "FQ", ")", ";", "Value", "*", "IQ", "=", "IsSigned", "?", "Builder", ".", "CreateFPTo<ISA_LIT>", "(", "FQ", ",", "I32Ty", ")", ":", "Builder", ".", "CreateFPToUI", "(", "FQ", ",", "I32Ty", ")", ";", "FR", "=", "Builder", ".", "CreateUnaryIntrinsic", "(", "<STR_LIT>", ",", "FR", ",", "FQ", ")", ";", "FB", "=", "Builder", ".", "CreateUnaryIntrinsic", "(", "<STR_LIT>", ",", "FB", ",", "FQ", ")", ";"], "ground_truth": ["Value", "*", "CV", "=", "Builder", ".", "CreateFCmpOGE", "(", "FR", ",", "FB", ")", ";"], "File": "AMDGPUCodeGenPrepare (2)", "Func": "expandDivRem24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6759, "Length": 346, "Cover_Rate": 0.5834738617200674, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "FrameReg", "=", "(", "Subtarget", "->", "isThumb", "(", ")", "||", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "FrameReg", ",", "VT", ")", ";"], "ground_truth": ["while", "(", "Depth", "--", ")", "FrameAddr", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "FrameAddr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "LowerFRAMEADDR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6760, "Length": 97, "Cover_Rate": 0.6258064516129033, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DR", ".", "R", ")", ")", "continue", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SR", ".", "R", ")", ")", "continue", ";", "if", "(", "MRI", "->", "getRegClass", "(", "DR", ".", "R", ")", "!=", "PredRC", ")", "continue", ";", "if", "(", "MRI", "->", "getRegClass", "(", "SR", ".", "R", ")", "!=", "PredRC", ")", "continue", ";", "assert", "(", "!", "DR", ".", "S", "&&", "!", "SR", ".", "S", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["MRI", "->", "replaceRegWith", "(", "DR", ".", "R", ",", "SR", ".", "R", ")", ";"], "File": "HexagonGenPredicate2", "Func": "eliminatePredCopies", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6761, "Length": 86, "Cover_Rate": 0.3706896551724138, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int32x2_t", ")", "__builtin_aarch64_addhnv2di", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vaddhn_s64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6762, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "LowerLabelRef", "(", "SDValue", "HiPart", ",", "SDValue", "LoPart", ",", "bool", "isPIC", ",", "SelectionDAG", "&", "DAG", ")", "{", "EVT", "PtrVT", "=", "HiPart", ".", "getValueType", "(", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "PtrVT", ")", ";"], "ground_truth": ["SDLoc", "DL", "(", "HiPart", ")", ";"], "File": "PPCISelLowering (2)", "Func": "LowerLabelRef", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6763, "Length": 45, "Cover_Rate": 0.32608695652173914, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ready_index", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "rs6000_cpu_attr", "!=", "CPU_CELL", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["gcc_assert", "(", "insn", "!=", "NULL_RTX", "&&", "INSN_P", "(", "insn", ")", ")", ";"], "File": "powerpcspe", "Func": "rs6000_use_sched_lookahead_guard", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6764, "Length": 30, "Cover_Rate": 0.46875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", "(", "<STR_LIT>", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ",", "&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", "(", "<STR_LIT>", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ",", "&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "SystemZInstrInfo22", "Func": "getBranchInfo", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6765, "Length": 71, "Cover_Rate": 0.3817204301075269, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>IREmitter", "::", "visitLCMPXCHG_DAG", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "X86IREmitter", "Func": "visitLCMPXCHG_DAG", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6766, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vandq_x_u32", "(", "uint32x4_t", "__a", ",", "uint32x4_t", "__b", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__builtin_mve_vandq_m_uv4si", "(", "__arm_vuninitializedq_u32", "(", ")", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vandq_x_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6767, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "sizeExternalSymbolAddress", "(", "bool", "dword", ")", "{"], "ground_truth": ["return", "dword", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "File": "X86InstrInfo101", "Func": "sizeExternalSymbolAddress", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6768, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", "==", "<STR_LIT>", "&&", "!", "<ISA_LIT>ScalarSSEf64", ")", "return", "false", ";", "if", "(", "VT", "==", "<STR_LIT>", "&&", "!", "<ISA_LIT>ScalarSSEf32", ")", "return", "false", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "false", ";"], "ground_truth": ["return", "(", "AllowI1", "&&", "VT", "==", "<STR_LIT>", ")", "||", "TLI", ".", "isTypeLegal", "(", "VT", ")", ";"], "File": "X86FastISel51", "Func": "isTypeLegal", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6769, "Length": 49, "Cover_Rate": 0.4298245614035088, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumArgs", "=", "MI", "->", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumArgs", ";", "++", "i", ")", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "i", ")", ")", ";", "MIB", "->", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";"], "ground_truth": ["return", "MIB", ";"], "File": "X86FixupBWInsts3", "Func": "tryReplaceLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6770, "Length": 55, "Cover_Rate": 0.47413793103448276, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", "auto", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DestReg", ")", "?", "MRI", ".", "getRegClass", "(", "DestReg", ")", ":", "MRI", ".", "getTargetRegisterInfo", "(", ")", "->", "getMinimalPhysRegClass", "(", "DestReg", ")", ";", "unsigned", "CopyOpcode", ";"], "ground_truth": ["if", "(", "RC", "==", "&", "<STR_LIT>", ")", "CopyOpcode", "=", "<STR_LIT>", ";"], "File": "WebAssemblyInstrInfo1", "Func": "copyPhysReg", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6771, "Length": 88, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "NumLoads", ">", "<NUM_LIT>", ")", "&&", "(", "NumBytes", ">", "<NUM_LIT>", ")", "&&", "(", "NumBytes", ">=", "NumLoads", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "MaxNumLoads", ";", "if", "(", "NumBytes", "<=", "<NUM_LIT>", "*", "NumLoads", ")", "{", "MaxNumLoads", "=", "<NUM_LIT>", ";", "}", "else", "{", "MaxNumLoads", "=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "SIInstrInfo118", "Func": "shouldClusterMemOps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6772, "Length": 47, "Cover_Rate": 0.31756756756756754, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op32", "==", "-", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["return", "pseudoToMCOpcode", "(", "Op32", ")", "!=", "-", "<NUM_LIT>", ";"], "File": "SIInstrInfo101", "Func": "hasVALU32BitEncoding", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6773, "Length": 19, "Cover_Rate": 0.475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "createELFObjectWriter", "(", "MOTW", ",", "OS", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "OR1KELFObjectWriter", "Func": "createOR1KELFObjectWriter", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6774, "Length": 11, "Cover_Rate": 0.3142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TM", ".", "getABIInfo", "(", ")", ".", "getABIType", "(", ")", "==", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "XtensaSubtarget1", "Func": "isCall0ABI", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6775, "Length": 14, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getTargetStreamer", "(", ")", ".", "emit<ISA_LIT>WinCFISaveLR", "(", "Offset", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser (2)3", "Func": "parseDirectiveSEHSaveLR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6776, "Length": 12, "Cover_Rate": 0.34285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "getFlags", "(", ")", "&", "NodeAttrs", "::", "PhiRef", ")", ";", "return", "Ref", ".", "PhiU", ".", "PredB", ";"], "ground_truth": ["}"], "File": "RDFGraph", "Func": "getPredecessor", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6777, "Length": 19, "Cover_Rate": 0.76, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "TableEntry", "->", "hasWritebackOperand", ")", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "bool", "SrcIsKill", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isKill", "(", ")", ";", "bool", "SrcIsUndef", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isUndef", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "unsigned", "D0", ",", "D1", ",", "D2", ",", "D3", ";", "GetDSubRegs", "(", "SrcReg", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ",", "getUndefRegState", "(", "SrcIsUndef", ")", ")", ";", "if", "(", "NumRegs", ">", "<NUM_LIT>", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D1", ",", "getUndefRegState", "(", "SrcIsUndef", ")", ")", ";", "if", "(", "NumRegs", ">", "<NUM_LIT>", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D2", ",", "getUndefRegState", "(", "SrcIsUndef", ")", ")", ";", "if", "(", "NumRegs", ">", "<NUM_LIT>", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D3", ",", "getUndefRegState", "(", "SrcIsUndef", ")", ")", ";"], "ground_truth": ["MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";"], "File": "ARMExpandPseudoInsts18", "Func": "ExpandVST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6778, "Length": 192, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>RegisterInfo", "::", "canRealignStack", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "AArch64RegisterInfo3", "Func": "canRealignStack", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6779, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "bool", "IsCompute", "=", "<STR_LIT>", "(", "CC", ")", ";", "<ISA_LIT>ModeRegisterDefaults", "Mode", ";", "Mode", ".", "DX10Clamp", "=", "true", ";", "Mode", ".", "IEEE", "=", "IsCompute", ";", "Mode", ".", "FP32Denormals", "=", "false", ";", "Mode", ".", "FP64FP16Denormals", "=", "true", ";"], "ground_truth": ["return", "Mode", ";"], "File": "AMDGPUBaseInfo10", "Func": "getDefaultForCallingConv", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6780, "Length": 39, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "PO", "=", "Offset", "+", "Size", ";", "const", "Align", "PA", "=", "std", "::", "max", "(", "PostAlign", ",", "Alignment", ")", ";"], "ground_truth": ["if", "(", "PA", "==", "Align", "(", "<NUM_LIT>", ")", ")", "return", "PO", ";"], "File": "ARMBasicBlockInfo3", "Func": "postOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6781, "Length": 32, "Cover_Rate": 0.5517241379310345, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "register", "int", "j", ";", "for", "(", "j", "=", "XVECLEN", "(", "x", ",", "i", ")", "-", "<NUM_LIT>", ";", "j", ">=", "<NUM_LIT>", ";", "j", "--", ")", "if", "(", "!", "legitimate_pic_operand_p", "(", "XVECEXP", "(", "x", ",", "i", ",", "j", ")", ")", ")", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "fmt", "[", "i", "]", "==", "'e'", "&&", "!", "legitimate_pic_operand_p", "(", "XEXP", "(", "x", ",", "i", ")", ")", ")", "return", "<NUM_LIT>", ";", "}", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "mn103003", "Func": "legitimate_pic_operand_p", "Target": "mn10300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6782, "Length": 72, "Cover_Rate": 0.36, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Scale", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Bits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "break", ";", "}", "unsigned", "MaxOffs", "=", "(", "(", "<NUM_LIT>", "<<", "(", "Bits", "-", "<NUM_LIT>", ")", ")", "-", "<NUM_LIT>", ")", "*", "Scale", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "I", ",", "MaxOffs", ",", "isCond", ",", "UOpc", ")", ")", ";", "}", "if", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "PushPopMIs", ".", "push_back", "(", "&", "I", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "continue", ";", "for", "(", "unsigned", "op", "=", "<NUM_LIT>", ",", "e", "=", "I", ".", "getNumOperands", "(", ")", ";", "op", "!=", "e", ";", "++", "op", ")", "if", "(", "I", ".", "getOperand", "(", "op", ")", ".", "isCPI", "(", ")", "||", "I", ".", "getOperand", "(", "op", ")", ".", "isJTI", "(", ")", ")", "{", "unsigned", "Bits", "=", "<NUM_LIT>", ";", "unsigned", "Scale", "=", "<NUM_LIT>", ";", "bool", "NegOk", "=", "false", ";", "bool", "IsSoImm", "=", "false", ";", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Bits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "NegOk", "=", "true", ";", "IsSoImm", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Bits", "=", "<NUM_LIT>", ";", "NegOk", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Bits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Bits", "=", "<NUM_LIT>", ";", "NegOk", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "Bits", "=", "<NUM_LIT>", ";"], "ground_truth": ["Scale", "=", "<NUM_LIT>", ";"], "File": "ARMConstantIslandPass16", "Func": "initializeFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6783, "Length": 273, "Cover_Rate": 0.37142857142857144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "reg_size", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "reg", ">=", "FIRST_FPA_REGNUM", "&&", "reg", "<=", "LAST_FPA_REGNUM", ")", "{", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "reg", ",", "nregs", ")", ";", "return", ";", "}", "else", "abort", "(", ")", ";", "if", "(", "offset", "!=", "nregs", "*", "reg_size", ")", "abort", "(", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ")", ";", "offset", "=", "<NUM_LIT>", ";", "lastreg", "=", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<=", "nregs", ";", "i", "++", ")", "{", "e", "=", "XVECEXP", "(", "p", ",", "<NUM_LIT>", ",", "i", ")", ";", "if", "(", "GET_CODE", "(", "e", ")", "!=", "SET", "||", "GET_CODE", "(", "XEXP", "(", "e", ",", "<NUM_LIT>", ")", ")", "!=", "MEM", "||", "GET_CODE", "(", "XEXP", "(", "e", ",", "<NUM_LIT>", ")", ")", "!=", "REG", ")", "abort", "(", ")", ";", "reg", "=", "REGNO", "(", "XEXP", "(", "e", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "reg", "<", "lastreg", ")", "abort", "(", ")", ";"], "ground_truth": ["if", "(", "i", "!=", "<NUM_LIT>", ")", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ")", ";"], "File": "arm3", "Func": "arm_unwind_emit_stm", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6784, "Length": 160, "Cover_Rate": 0.321285140562249, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "ECX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "{", "HasF16C", "=", "true", ";", "ToggleFeature", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "IsIntel", "&&", "(", "(", "ECX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ")", "{", "HasRDRAND", "=", "true", ";", "ToggleFeature", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "(", "ECX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "{", "HasCmpxchg16b", "=", "true", ";", "ToggleFeature", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "IsIntel", "||", "IsAMD", ")", "{", "unsigned", "Family", "=", "<NUM_LIT>", ";", "unsigned", "Model", "=", "<NUM_LIT>", ";", "<ISA_LIT>_MC", "::", "DetectFamilyModel", "(", "EAX", ",", "Family", ",", "Model", ")", ";", "if", "(", "IsAMD", "||", "(", "Family", "==", "<NUM_LIT>", "&&", "Model", ">=", "<NUM_LIT>", ")", ")", "{", "IsBTMemSlow", "=", "true", ";", "ToggleFeature", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "IsIntel", "&&", "(", "(", "Family", "==", "<NUM_LIT>", "&&", "Model", "==", "<NUM_LIT>", ")", "||", "(", "Family", "==", "<NUM_LIT>", "&&", "Model", "==", "<NUM_LIT>", ")", "||", "(", "Family", "==", "<NUM_LIT>", "&&", "Model", "==", "<NUM_LIT>", ")", ")", ")", "{", "IsUAMemFast", "=", "true", ";", "ToggleFeature", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "Family", "==", "<NUM_LIT>", "&&", "(", "Model", "==", "<NUM_LIT>", "||", "Model", "==", "<NUM_LIT>", "||", "Model", "==", "<NUM_LIT>", "||", "Model", "==", "<NUM_LIT>", "||", "Model", "==", "<NUM_LIT>", ")", ")", "{", "<ISA_LIT>ProcFamily", "=", "IntelAtom", ";", "UseLeaForSP", "=", "true", ";", "ToggleFeature", "(", "<STR_LIT>", ")", ";", "}", "unsigned", "MaxExtLevel", ";", "<ISA_LIT>_MC", "::", "GetCpuIDAndInfo", "(", "<NUM_LIT>", ",", "&", "MaxExtLevel", ",", "&", "EBX", ",", "&", "ECX", ",", "&", "EDX", ")", ";", "if", "(", "MaxExtLevel", ">=", "<NUM_LIT>", ")", "{", "<ISA_LIT>_MC", "::", "GetCpuIDAndInfo", "(", "<NUM_LIT>", ",", "&", "EAX", ",", "&", "EBX", ",", "&", "ECX", ",", "&", "EDX", ")", ";", "if", "(", "(", "EDX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "{", "Has<ISA_LIT>_64", "=", "true", ";", "ToggleFeature", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "IsAMD", ")", "{", "if", "(", "(", "ECX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "{", "HasSSE4A", "=", "true", ";", "ToggleFeature", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "(", "ECX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "{", "HasXOP", "=", "true", ";", "ToggleFeature", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "(", "ECX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "{", "HasFMA4", "=", "true", ";", "ToggleFeature", "(", "<STR_LIT>", ")", ";", "}", "}", "}", "}", "if", "(", "MaxLevel", ">=", "<NUM_LIT>", ")", "{", "if", "(", "!", "<ISA_LIT>_MC", "::", "GetCpuIDAndInfoEx", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "&", "EAX", ",", "&", "EBX", ",", "&", "ECX", ",", "&", "EDX", ")", ")", "{", "if", "(", "IsIntel", "&&", "(", "EBX", "&", "<NUM_LIT>", ")", ")", "{", "HasFSGSBase", "=", "true", ";", "ToggleFeature", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "X86Subtarget88", "Func": "AutoDetectSubtargetFeatures", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6785, "Length": 404, "Cover_Rate": 0.4844124700239808, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "NumBytes", "=", "MFI", ".", "getStackSize", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ")", "return", ";", "uint64_t", "ArgumentPopSize", "=", "<NUM_LIT>", ";", "if", "(", "IsTailCallReturn", ")", "{", "MachineOperand", "&", "StackAdjust", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "ArgumentPopSize", "=", "StackAdjust", ".", "getImm", "(", ")", ";", "}", "else", "{", "ArgumentPopSize", "=", "AFI", "->", "getArgumentStackToRestore", "(", ")", ";", "}", "auto", "Cleanup", "=", "make_scope_exit", "(", "[", "&", "]", "{", "InsertReturnAddressAuth", "(", "MF", ",", "MBB", ")", ";", "}", ")", ";", "bool", "IsWin64", "=", "Subtarget", ".", "isCallingConvWin64", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ";", "unsigned", "FixedObject", "=", "IsWin64", "?", "alignTo", "(", "AFI", "->", "getVarArgsGPRSize", "(", ")", ",", "<NUM_LIT>", ")", ":", "<NUM_LIT>", ";", "uint64_t", "AfterCSRPopSize", "=", "ArgumentPopSize", ";", "auto", "PrologueSaveSize", "=", "AFI", "->", "getCalleeSavedStackSize", "(", ")", "+", "FixedObject", ";", "bool", "CombineSPBump", "=", "shouldCombineCSRLocalStackBump", "(", "MF", ",", "NumBytes", ")", ";", "if", "(", "!", "CombineSPBump", "&&", "PrologueSaveSize", "!=", "<NUM_LIT>", ")", "{", "MachineBasicBlock", "::", "iterator", "Pop", "=", "std", "::", "prev", "(", "MBB", ".", "getFirstTerminator", "(", ")", ")", ";", "while", "(", "<ISA_LIT>InstrInfo", "::", "isSEHInstruction", "(", "*", "Pop", ")", ")", "Pop", "=", "std", "::", "prev", "(", "Pop", ")", ";", "const", "MachineOperand", "&", "OffsetOp", "=", "Pop", "->", "getOperand", "(", "Pop", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "if", "(", "OffsetOp", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "convertCalleeSaveRestoreToSPPrePostIncDec", "(", "MBB", ",", "Pop", ",", "DL", ",", "TII", ",", "PrologueSaveSize", ",", "NeedsWinCFI", ",", "false", ")", ";", "else", "{", "AfterCSRPopSize", "+=", "PrologueSaveSize", ";", "}", "}", "MachineBasicBlock", "::", "iterator", "LastPopI", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "Begin", "=", "MBB", ".", "begin", "(", ")", ";", "while", "(", "LastPopI", "!=", "Begin", ")", "{", "--", "LastPopI", ";", "if", "(", "!", "LastPopI", "->", "getFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ")", "{", "++", "LastPopI", ";", "break", ";", "}", "else", "if", "(", "CombineSPBump", ")", "fixupCalleeSaveRestoreStackOffset", "(", "*", "LastPopI", ",", "AFI", "->", "getLocalStackSize", "(", ")", ",", "NeedsWinCFI", ")", ";", "}", "if", "(", "NeedsWinCFI", ")", "BuildMI", "(", "MBB", ",", "LastPopI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "if", "(", "CombineSPBump", ")", "{", "emitFrameOffset", "(", "MBB", ",", "MBB", ".", "getFirstTerminator", "(", ")", ",", "DL", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "NumBytes", "+", "AfterCSRPopSize", ",", "TII", ",", "MachineInstr", "::", "FrameDestroy", ",", "false", ",", "NeedsWinCFI", ")", ";", "if", "(", "NeedsWinCFI", ")", "BuildMI", "(", "MBB", ",", "MBB", ".", "getFirstTerminator", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "return", ";", "}", "NumBytes", "-=", "PrologueSaveSize", ";", "assert", "(", "NumBytes", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "hasFP", "(", "MF", ")", ")", "{", "bool", "RedZone", "=", "canUseRedZone", "(", "MF", ")", ";"], "ground_truth": ["if", "(", "RedZone", "&&", "AfterCSRPopSize", "==", "<NUM_LIT>", ")", "return", ";"], "File": "AArch64FrameLowering97", "Func": "emitEpilogue", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6786, "Length": 468, "Cover_Rate": 0.4834710743801653, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "std", "::", "string", ">", "table", "{"], "ground_truth": ["<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "}", ";"], "File": "HexagonMCTargetDesc41", "Func": "isCPUValid", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6787, "Length": 24, "Cover_Rate": 0.39344262295081966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Op", "=", "std", "::", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "k_ITCondMask", ")", ";", "Op", "->", "ITMask", ".", "Mask", "=", "Mask", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";"], "ground_truth": ["return", "Op", ";"], "File": "ARMAsmParser (2)3", "Func": "CreateITMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6788, "Length": 36, "Cover_Rate": 0.6792452830188679, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "X86VZeroUpper (2)2", "Func": "getPassName", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6789, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getFramePtrSpillOffset", "(", ")", "const", "{"], "ground_truth": ["return", "FramePtrSpillOffset", ";"], "File": "ARMMachineFunctionInfo (2)", "Func": "getFramePtrSpillOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6790, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "size_t", "Start", "=", "<NUM_LIT>", ",", "Next", "=", "Name", ".", "find", "(", "'.'", ")", ";", "StringRef", "Mnemonic", "=", "Name", ".", "slice", "(", "Start", ",", "Next", ")", ";", "if", "(", "Mnemonic", "==", "<STR_LIT>", ")", "Mnemonic", "=", "<STR_LIT>", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "Mnemonic", ",", "NameLoc", ")", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "if", "(", "ParseOperand", "(", "Operands", ",", "Name", ")", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "}", "while", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "ParseOperand", "(", "Operands", ",", "Name", ")", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "}", "}", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "Cpu0AsmParser", "Func": "ParseInstruction", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6791, "Length": 222, "Cover_Rate": 0.9736842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setStackPointerRegisterToSaveRestore", "(", "<STR_LIT>", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";"], "ground_truth": ["setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";"], "File": "J2ISelLowering", "Func": "J2TargetLowering", "Target": "J2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6792, "Length": 86, "Cover_Rate": 0.4195121951219512, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PtrI", "=", "noClobberClones", "[", "Ptr", "]", ";", "}", "else", "{", "Function", "*", "F", "=", "I", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "Value", "*", "Idx", "=", "Constant", "::", "getIntegerValue", "(", "Type", "::", "getInt32Ty", "(", "Ptr", "->", "getContext", "(", ")", ")", ",", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "PtrI", "=", "GetElementPtrInst", "::", "Create", "(", "I", ".", "getType", "(", ")", ",", "Ptr", ",", "ArrayRef", "<", "Value", "*", ">", "(", "Idx", ")", ",", "Twine", "(", "<STR_LIT>", ")", ",", "F", "->", "getEntryBlock", "(", ")", ".", "getFirstNonPHI", "(", ")", ")", ";", "}", "I", ".", "replaceUsesOfWith", "(", "Ptr", ",", "PtrI", ")", ";", "}", "}", "if", "(", "PtrI", ")", "{", "setUniformMetadata", "(", "PtrI", ")", ";", "if", "(", "NotClobbered", ")", "setNoClobberMetadata", "(", "PtrI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateUniformValues21", "Func": "visitLoadInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6793, "Length": 122, "Cover_Rate": 0.4621212121212121, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "parseRegister", "(", "Operands", ")", "==", "MatchOperand_Success", "||", "parseImmediate", "(", "Operands", ")", "==", "MatchOperand_Success", ")", "return", "false", ";", "Error", "(", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "LoongArchAsmParser", "Func": "parseOperand", "Target": "LoongArch", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6794, "Length": 31, "Cover_Rate": 0.6888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "{", "LHS", ",", "RHS", ",", "Flag", "}", ";"], "ground_truth": ["}"], "File": "MOSInstructionSelector", "Func": "m_CMPTermImag8", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6795, "Length": 10, "Cover_Rate": 0.37037037037037035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ";", "return", "SDValue", "(", ")", ";", "}", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "Vals", "=", "FP_TO_INTHelper", "(", "Op", ",", "DAG", ",", "true", ",", "false", ")", ";", "SDValue", "FIST", "=", "Vals", ".", "first", ",", "StackSlot", "=", "Vals", ".", "second", ";", "if", "(", "FIST", ".", "getNode", "(", ")", "==", "<NUM_LIT>", ")", "return", "Op", ";", "if", "(", "StackSlot", ".", "getNode", "(", ")", ")", "return", "DAG", ".", "getLoad", "(", "Op", ".", "getValueType", "(", ")", ",", "SDLoc", "(", "Op", ")", ",", "FIST", ",", "StackSlot", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "FIST", ";"], "File": "X86ISelLowering (2)1", "Func": "LowerFP_TO_SINT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6796, "Length": 139, "Cover_Rate": 0.7722222222222223, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "X86AsmPrinter1", "Func": "getPassName", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6797, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "<ISA_LIT>TargetLowering", "::", "splitBufferOffsets", "(", "SDValue", "Offset", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "DL", "(", "Offset", ")", ";", "const", "unsigned", "MaxImm", "=", "<NUM_LIT>", ";", "SDValue", "N0", "=", "Offset", ";", "ConstantSDNode", "*", "C1", "=", "nullptr", ";", "if", "(", "(", "C1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N0", ")", ")", ")", "N0", "=", "SDValue", "(", ")", ";", "else", "if", "(", "DAG", ".", "isBaseWithConstantOffset", "(", "N0", ")", ")", "{", "C1", "=", "cast", "<", "ConstantSDNode", ">", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "N0", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "splitBufferOffsets", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6798, "Length": 100, "Cover_Rate": 0.3448275862068966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>DAGToDAGISel", "(", "<ISA_LIT>TargetMachine", "&", "TM", ")", ":", "SelectionDAGISel", "(", "TM", ")", "{"], "ground_truth": ["}"], "File": "LoongArchISelDAGToDAG", "Func": "LoongArchDAGToDAGISel", "Target": "LoongArch", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6799, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "qword", ")", "(", "vec_add", "(", "(", "vec_int4", ")", "(", "a", ")", ",", "vec_splat", "(", "(", "vec_int4", ")", "(", "si_from_int", "(", "b", ")", ")", ",", "<NUM_LIT>", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "si2vmx", "Func": "si_ai", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6800, "Length": 34, "Cover_Rate": 0.7391304347826086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "&&", "VT", "==", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "false", ";", "}", "}"], "ground_truth": ["return", "true", ";"], "File": "X86ISelLowering (2)5", "Func": "isTypeDesirableForOp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6801, "Length": 82, "Cover_Rate": 0.4880952380952381, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Value", ">", "<NUM_LIT>", "&&", "Value", "<=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isShrImm32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6802, "Length": 19, "Cover_Rate": 0.3275862068965517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "getTargetShuffleMaskIndices", "(", "SDValue", "MaskNode", ",", "unsigned", "MaskEltSizeInBits", ",", "SmallVectorImpl", "<", "uint64_t", ">", "&", "RawMask", ",", "APInt", "&", "UndefElts", ")", "{"], "ground_truth": ["SmallVector", "<", "APInt", ",", "<NUM_LIT>", ">", "EltBits", ";"], "File": "X86ISelLowering (2)5", "Func": "getTargetShuffleMaskIndices", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6803, "Length": 30, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HOST_WIDE_INT", "given_offset", ",", "required_offset", ";"], "ground_truth": ["mips_split_plus", "(", "x", ",", "&", "given_base", ",", "&", "given_offset", ")", ";"], "File": "mips", "Func": "mips_cprestore_address_p", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6804, "Length": 16, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "vector", "unsigned", "int", ")", "__builtin_altivec_vsraw", "(", "(", "vector", "signed", "int", ")", "a1", ",", "(", "vector", "signed", "int", ")", "a2", ")", ";"], "ground_truth": ["}"], "File": "altivec4", "Func": "vec_vsraw", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6805, "Length": 24, "Cover_Rate": 0.5853658536585366, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ConstPoolId2AddrMap", ".", "resize", "(", "AFI", "->", "getNumPICLabels", "(", ")", ")", ";", "JumpTableId2AddrMap", ".", "resize", "(", "AFI", "->", "getNumJumpTables", "(", ")", ")", ";", "IsPIC", "=", "isPIC", ";"], "ground_truth": ["}"], "File": "ARMJITInfo", "Func": "Initialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6806, "Length": 27, "Cover_Rate": 0.4909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "FK_Data_2", ":", "return", "<NUM_LIT>", ";", "case", "FK_PCRel_4", ":", "case", "FK_SecRel_4", ":", "case", "FK_Data_4", ":", "return", "<NUM_LIT>", ";", "}"], "ground_truth": ["}"], "File": "M680x0FixupKinds", "Func": "getFixupKindLog2Size", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6807, "Length": 20, "Cover_Rate": 0.3389830508474576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_min_epu32", "(", "__mmask16", "__M", ",", "__m512i", "__A", ",", "__m512i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m512i", ")", "__builtin_ia32_pminud512_mask", "(", "(", "__v16si", ")", "__A", ",", "(", "__v16si", ")", "__B", ",", "(", "__v16si", ")", "_mm512_setzero_si512", "(", ")", ",", "__M", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_maskz_min_epu32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6808, "Length": 51, "Cover_Rate": 0.9807692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "if", "(", "Alignment", "&&", "Alignment", "<", "<NUM_LIT>", "&&", "!", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ")", "return", "false", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "<NUM_LIT>", "&&", "Addr", ".", "Offset", ">", "-", "<NUM_LIT>", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "StrOpc", "=", "<STR_LIT>", ";", "else", "StrOpc", "=", "<STR_LIT>", ";", "}", "else", "{", "StrOpc", "=", "<STR_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2Base", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "<NUM_LIT>", ")", "{", "Register", "MoveReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "<STR_LIT>", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "MoveReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ";", "SrcReg", "=", "MoveReg", ";", "VT", "=", "<STR_LIT>", ";", "StrOpc", "=", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "{", "StrOpc", "=", "<STR_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2Base", "(", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "Alignment", "&&", "Alignment", "<", "<NUM_LIT>", ")", "return", "false", ";"], "File": "ARMFastISel36", "Func": "ARMEmitStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6809, "Length": 186, "Cover_Rate": 0.3315508021390374, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<ISA_LIT>_BRANCH_TARGETS_NAME", ";"], "ground_truth": ["}"], "File": "ARMBranchTargets", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6810, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RxSBG", ".", "Input", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "if", "(", "RxSBG", ".", "Opcode", "!=", "<STR_LIT>", ")", "{", "unsigned", "InnerBitSize", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueSizeInBits", "(", ")", ";", "if", "(", "!", "refineRxSBGMask", "(", "RxSBG", ",", "allOnes", "(", "InnerBitSize", ")", ")", ")", "return", "false", ";", "RxSBG", ".", "Input", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "{", "unsigned", "BitSize", "=", "N", ".", "getValueSizeInBits", "(", ")", ";", "unsigned", "InnerBitSize", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueSizeInBits", "(", ")", ";", "if", "(", "maskMatters", "(", "RxSBG", ",", "allOnes", "(", "BitSize", ")", "-", "allOnes", "(", "InnerBitSize", ")", ")", ")", "{", "if", "(", "RxSBG", ".", "Mask", "==", "<NUM_LIT>", "&&", "RxSBG", ".", "Rotate", "==", "<NUM_LIT>", ")", "RxSBG", ".", "Rotate", "+=", "(", "BitSize", "-", "InnerBitSize", ")", ";", "else", "return", "false", ";", "}", "RxSBG", ".", "Input", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "{", "auto", "*", "CountNode", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ";", "if", "(", "!", "CountNode", ")", "return", "false", ";", "uint64_t", "Count", "=", "CountNode", "->", "getZExtValue", "(", ")", ";", "unsigned", "BitSize", "=", "N", ".", "getValueSizeInBits", "(", ")", ";", "if", "(", "Count", "<", "<NUM_LIT>", "||", "Count", ">=", "BitSize", ")", "return", "false", ";", "if", "(", "RxSBG", ".", "Opcode", "==", "<STR_LIT>", ")", "{", "if", "(", "maskMatters", "(", "RxSBG", ",", "allOnes", "(", "Count", ")", ")", ")", "return", "false", ";", "}", "else", "{", "if", "(", "!", "refineRxSBGMask", "(", "RxSBG", ",", "allOnes", "(", "BitSize", "-", "Count", ")", "<<", "Count", ")", ")", "return", "false", ";", "}", "RxSBG", ".", "Rotate", "=", "(", "RxSBG", ".", "Rotate", "+", "Count", ")", "&", "<NUM_LIT>", ";"], "ground_truth": ["RxSBG", ".", "Input", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "SystemZISelDAGToDAG (2)1", "Func": "expandRxSBG", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6811, "Length": 299, "Cover_Rate": 0.32641921397379914, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printMemRrOperand", "(", "const", "MCInst", "*", "MI", ",", "int", "OpNo", ",", "raw_ostream", "&", "OS", ",", "const", "char", "*", ")", "{", "const", "MCOperand", "&", "RegOp", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "const", "MCOperand", "&", "OffsetOp", "=", "MI", "->", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ";"], "ground_truth": ["const", "MCOperand", "&", "AluOp", "=", "MI", "->", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ";"], "File": "DLXInstPrinter", "Func": "printMemRrOperand", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6812, "Length": 62, "Cover_Rate": 0.3803680981595092, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_vpdpbusd_v8si", "(", "(", "__v8si", ")", "__A", ",", "(", "__v8si", ")", "__B", ",", "(", "__v8si", ")", "__C", ")", ";"], "ground_truth": ["}"], "File": "avxvnniintrin", "Func": "_mm256_dpbusd_avx_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6813, "Length": 23, "Cover_Rate": 0.4791666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "APInt", "ShAmt", "=", "N1C", "->", "getAPIntValue", "(", ")", ";", "Mask", "=", "Mask", ".", "shl", "(", "ShAmt", ")", ";", "if", "(", "Mask", "!=", "<NUM_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "N00", ",", "DAG", ".", "getConstant", "(", "Mask", ",", "VT", ")", ")", ";", "}", "}", "if", "(", "auto", "*", "N1BV", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "N1", ")", ")", "if", "(", "auto", "*", "N1SplatC", "=", "N1BV", "->", "getConstantSplatNode", "(", ")", ")", "{", "assert", "(", "N0", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "N1SplatC", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "N0", ",", "N0", ")", ";", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering (2)", "Func": "PerformSHLCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6814, "Length": 129, "Cover_Rate": 0.41214057507987223, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "VarArgsFrameIndex", ";"], "ground_truth": ["}"], "File": "SICMachineFunction", "Func": "getVarArgsFrameIndex", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6815, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FirstReg", "=", "State", "->", "getFirstUnallocated", "(", "IntArgRegs", ")", ";", "if", "(", "(", "Align", ">", "RegSizeInBytes", ")", "&&", "(", "FirstReg", "%", "<NUM_LIT>", ")", ")", "{", "State", "->", "AllocateReg", "(", "IntArgRegs", "[", "FirstReg", "]", ",", "ShadowRegs", "[", "FirstReg", "]", ")", ";", "++", "FirstReg", ";", "}", "Size", "=", "alignTo", "(", "Size", ",", "RegSizeInBytes", ")", ";", "for", "(", "unsigned", "I", "=", "FirstReg", ";", "Size", ">", "<NUM_LIT>", "&&", "(", "I", "<", "IntArgRegs", ".", "size", "(", ")", ")", ";", "Size", "-=", "RegSizeInBytes", ",", "++", "I", ",", "++", "NumRegs", ")", "State", "->", "AllocateReg", "(", "IntArgRegs", "[", "I", "]", ",", "ShadowRegs", "[", "I", "]", ")", ";", "}", "State", "->", "addInRegsParamInfo", "(", "FirstReg", ",", "FirstReg", "+", "NumRegs", ")", ";"], "ground_truth": ["}"], "File": "MipsISelLowering (2)4", "Func": "HandleByVal", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6816, "Length": 111, "Cover_Rate": 0.46638655462184875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vhaddq_m_n_uv8hi", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vhaddq_m_n_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6817, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fixed_regs", "[", "i", "]", "=", "<NUM_LIT>", ";", "call_used_regs", "[", "i", "]", "=", "<NUM_LIT>", ";", "}", "}", "if", "(", "epiphany_m1reg", ">=", "<NUM_LIT>", ")", "{", "fixed_regs", "[", "epiphany_m1reg", "]", "=", "<NUM_LIT>", ";", "call_used_regs", "[", "epiphany_m1reg", "]", "=", "<NUM_LIT>", ";", "}", "if", "(", "!", "TARGET_PREFER_SHORT_INSN_REGS", ")", "CLEAR_HARD_REG_SET", "(", "reg_class_contents", "[", "SHORT_INSN_REGS", "]", ")", ";", "COPY_HARD_REG_SET", "(", "reg_class_contents", "[", "SIBCALL_REGS", "]", ",", "reg_class_contents", "[", "GENERAL_REGS", "]", ")", ";"], "ground_truth": ["for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "FIRST_PSEUDO_REGISTER", ";", "i", "++", ")", "if", "(", "!", "call_used_regs", "[", "i", "]", ")", "CLEAR_HARD_REG_BIT", "(", "reg_class_contents", "[", "SIBCALL_REGS", "]", ",", "i", ")", ";"], "File": "epiphany2", "Func": "epiphany_conditional_register_usage", "Target": "epiphany", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6818, "Length": 95, "Cover_Rate": 0.6462585034013606, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", "->", "isTargetAndroid", "(", ")", ")", "return", "UseTlsOffset", "(", "IRB", ",", "<NUM_LIT>", ")", ";", "if", "(", "Subtarget", "->", "isTargetFuchsia", "(", ")", ")", "return", "UseTlsOffset", "(", "IRB", ",", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "TargetLowering", "::", "getIRStackGuard", "(", "IRB", ")", ";"], "File": "AArch64ISelLowering (2)3", "Func": "getIRStackGuard", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6819, "Length": 41, "Cover_Rate": 0.7321428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NumRegs", ">", "<NUM_LIT>", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D2", ",", "getUndefRegState", "(", "SrcIsUndef", ")", ")", ";", "if", "(", "NumRegs", ">", "<NUM_LIT>", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D3", ",", "getUndefRegState", "(", "SrcIsUndef", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "SrcIsKill", "&&", "!", "SrcIsUndef", ")", "MIB", "->", "addRegisterKilled", "(", "SrcReg", ",", "TRI", ",", "true", ")", ";", "else", "if", "(", "!", "SrcIsUndef", ")", "MIB", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ";", "TransferImpOps", "(", "MI", ",", "MIB", ",", "MIB", ")", ";", "MIB", "->", "setMemRefs", "(", "MI", ".", "memoperands_begin", "(", ")", ",", "MI", ".", "memoperands_end", "(", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMExpandPseudoInsts18", "Func": "ExpandVST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6820, "Length": 138, "Cover_Rate": 0.3382352941176471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Init<ISA_LIT>MCRegisterInfo", "(", "X", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "X", ";"], "File": "LanaiMCTargetDesc8", "Func": "createLanaiMCRegisterInfo", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6821, "Length": 16, "Cover_Rate": 0.34782608695652173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "SetRegister", "(", "MachineInstr", "*", "I", ",", "unsigned", "*", "TLSBaseAddrReg", ")", "{", "MachineFunction", "*", "MF", "=", "I", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "<ISA_LIT>TargetMachine", "*", "TM", "=", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "*", ">", "(", "&", "MF", "->", "getTarget", "(", ")", ")", ";", "const", "bool", "is64Bit", "=", "TM", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "is64Bit", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "TM", "->", "getInstrInfo", "(", ")", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MF", "->", "getRegInfo", "(", ")", ";", "*", "TLSBaseAddrReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "is64Bit", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ")", ";", "MachineInstr", "*", "Next", "=", "I", "->", "getNextNode", "(", ")", ";"], "ground_truth": ["MachineInstr", "*", "Copy", "=", "BuildMI", "(", "*", "I", "->", "getParent", "(", ")", ",", "Next", ",", "I", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "*", "TLSBaseAddrReg", ")", ".", "addReg", "(", "is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";"], "File": "X86InstrInfo (2)", "Func": "SetRegister", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6822, "Length": 154, "Cover_Rate": 0.927710843373494, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCOperand", "<ISA_LIT>Disassembler", "::", "decodeOperand_VS_32", "(", "unsigned", "Val", ")", "const", "{", "return", "decodeSrcOp", "(", "OPW32", ",", "Val", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler (2)", "Func": "decodeOperand_VS_32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6823, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "LowerADDROFRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerEXTRACT_SUBVECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerVectorSRA_SRL_SHL", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerCTPOP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVectorAND", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVectorOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerXOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerPREFETCH", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFSINCOS", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerMULH", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";"], "File": "AArch64ISelLowering161", "Func": "LowerOperation", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6824, "Length": 260, "Cover_Rate": 0.3117505995203837, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "TargetOptions", "O", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "L", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "O", ",", "RM", ",", "CM", ",", "L", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "DL", "(", "<STR_LIT>", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "*", "this", ")", ",", "InstrItins", "(", "Subtarget", ".", "getInstrItineraryData", "(", ")", ")", "{", "initAsmInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "PatmosTargetMachine", "Func": "PatmosTargetMachine", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 6825, "Length": 108, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ElemSize", "esize", "=", "Opcode", "==", "<STR_LIT>", "?", "ESize8", ":", "(", "Opcode", "==", "<STR_LIT>", "?", "ESize16", ":", "ESize32", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "<STR_LIT>", ",", "decodeNEONRn", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "<STR_LIT>", ",", "decodeRd", "(", "insn", ")", ")", ")", ")", ";"], "File": "ARMDisassemblerCore1", "Func": "DisassembleNEONSetLnFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6826, "Length": 75, "Cover_Rate": 0.32051282051282054, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "SRVK", "==", "MCSymbolRefExpr", "::", "VK_TLSLDM", ")", "{", "LEA", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "LEA", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";", "LEA", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";", "LEA", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", ")", ")", ";", "LEA", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<NUM_LIT>", ")", ")", ";", "LEA", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "symRef", ")", ")", ";", "LEA", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "LEA", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "LEA", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";", "LEA", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<NUM_LIT>", ")", ")", ";", "LEA", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", ")", ")", ";", "LEA", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";", "LEA", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "symRef", ")", ")", ";", "LEA", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<NUM_LIT>", ")", ")", ";", "}", "EmitAndCountInstruction", "(", "LEA", ")", ";", "if", "(", "needsPadding", ")", "{"], "ground_truth": ["EmitAndCountInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", ")", ")", ";"], "File": "X86MCInstLower", "Func": "LowerTlsAddr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6827, "Length": 191, "Cover_Rate": 0.34601449275362317, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AMDGPUInstrInfo", "::", "AMDGPUInstrInfo", "(", "TargetMachine", "&", "tm", ")", ":", "AMDGPUGenInstrInfo", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "RI", "(", "tm", ")", ",", "TM", "(", "tm", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUInstrInfo46", "Func": "AMDGPUInstrInfo", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6828, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "Fail", ";", "unsigned", "Register", "=", "GPR32DecoderTable", "[", "RegNo", "]", ";"], "ground_truth": ["if", "(", "Register", "==", "<STR_LIT>", ")", "Register", "=", "<STR_LIT>", ";"], "File": "AArch64Disassembler (2)2", "Func": "DecodeGPR32spRegisterClass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6829, "Length": 27, "Cover_Rate": 0.40298507462686567, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "dems1", "[", "DEMAND_SEW", "]", "==", "dems2", "[", "DEMAND_SEW", "]", "&&", "dems1", "[", "DEMAND_LMUL", "]", "==", "dems2", "[", "DEMAND_LMUL", "]", "&&", "dems1", "[", "DEMAND_RATIO", "]", "==", "dems2", "[", "DEMAND_RATIO", "]", "&&", "!", "dems1", "[", "DEMAND_GE_SEW", "]", "&&", "!", "dems2", "[", "DEMAND_GE_SEW", "]", ";"], "ground_truth": ["}"], "File": "riscv-vsetvl", "Func": "same_sew_lmul_demand_p", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6830, "Length": 44, "Cover_Rate": 0.7457627118644068, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isInlinableImm", "(", ")", "||", "isRegClass", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser10", "Func": "isSCSrc32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6831, "Length": 11, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vaddl_high_u32", "(", "uint32x4_t", "__a", ",", "uint32x4_t", "__b", ")", "{", "return", "(", "uint64x2_t", ")", "__builtin_aarch64_uaddl2v4si", "(", "(", "int32x4_t", ")", "__a", ",", "(", "int32x4_t", ")", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vaddl_high_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6832, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "LinkerConfig", "::", "Object", "!=", "config", "(", ")", ".", "codeGenType", "(", ")", ")", "{", "ELFFileFormat", "*", "file_format", "=", "getOutputFormat", "(", ")", ";", "LDSection", "&", "got", "=", "file_format", "->", "getGOT", "(", ")", ";", "m_pGOT", "=", "new", "<ISA_LIT>_64GOT", "(", "got", ")", ";", "LDSection", "&", "gotplt", "=", "file_format", "->", "getGOTPLT", "(", ")", ";", "m_pGOTPLT", "=", "new", "<ISA_LIT>_64GOTPLT", "(", "gotplt", ")", ";", "LDSection", "&", "plt", "=", "file_format", "->", "getPLT", "(", ")", ";", "plt", ".", "setAlign", "(", "<NUM_LIT>", ")", ";", "m_pPLT", "=", "new", "<ISA_LIT>_64PLT", "(", "plt", ",", "*", "m_pGOTPLT", ",", "config", "(", ")", ")", ";"], "ground_truth": ["LDSection", "&", "relplt", "=", "file_format", "->", "getRelaPlt", "(", ")", ";"], "File": "X86LDBackend", "Func": "initTargetSections", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6833, "Length": 101, "Cover_Rate": 0.6516129032258065, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vorrq", "(", "float32x4_t", "__a", ",", "float32x4_t", "__b", ")", "{"], "ground_truth": ["return", "__arm_vorrq_f32", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "mve___arm_vorrq", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6834, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "count", ";", "++", "i", ",", "++", "p", ")", "if", "(", "(", "target_flags", "&", "p", "->", "target_mask", ")", "==", "p", "->", "target_mask", ")", "alpha_builtin_function", "(", "p", "->", "name", ",", "ftype", ",", "p", "->", "code", ",", "(", "p", "->", "is_const", "?", "ECF_CONST", ":", "<NUM_LIT>", ")", "|", "ECF_NOTHROW", ")", ";"], "ground_truth": ["}"], "File": "alpha", "Func": "alpha_add_builtins", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6835, "Length": 56, "Cover_Rate": 0.7368421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", "->", "getCalleeSavedInfo", "(", ")", ";", "MachineBasicBlock", "*", "PrologB", "=", "&", "MF", ".", "front", "(", ")", ",", "*", "EpilogB", "=", "nullptr", ";", "if", "(", "EnableShrinkWrapping", ")", "findShrunkPrologEpilog", "(", "MF", ",", "PrologB", ",", "EpilogB", ")", ";", "insertCSRSpillsInBlock", "(", "*", "PrologB", ",", "CSI", ",", "HRI", ")", ";", "insertPrologueInBlock", "(", "*", "PrologB", ")", ";", "if", "(", "EpilogB", ")", "{"], "ground_truth": ["insertCSRRestoresInBlock", "(", "*", "EpilogB", ",", "CSI", ",", "HRI", ")", ";"], "File": "HexagonFrameLowering52", "Func": "emitPrologue", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6836, "Length": 76, "Cover_Rate": 0.3392857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isDotCurInst", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{"], "ground_truth": ["switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{"], "File": "HexagonInstrInfo (2)2", "Func": "isDotCurInst", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6837, "Length": 21, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "ShiftAmt", "=", "<NUM_LIT>", ";", "break", ";", "}", "Register", "TempReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "emitInst", "(", "<STR_LIT>", ",", "TempReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "ShiftAmt", ")", ";", "emitInst", "(", "<STR_LIT>", ",", "DestReg", ")", ".", "addReg", "(", "TempReg", ")", ".", "addImm", "(", "ShiftAmt", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "MipsFastISel19", "Func": "emitIntSExt32r1", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6838, "Length": 57, "Cover_Rate": 0.5229357798165137, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Src", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Lo", "=", "extract128BitVector", "(", "Src", ",", "<NUM_LIT>", ",", "DAG", ",", "dl", ")", ";", "SDValue", "Hi", "=", "extract128BitVector", "(", "Src", ",", "NumElems", "/", "<NUM_LIT>", ",", "DAG", ",", "dl", ")", ";", "MVT", "EltVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "MVT", "NewVT", "=", "<STR_LIT>", "(", "EltVT", ",", "NumElems", "/", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "NewVT", ",", "Lo", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "NewVT", ",", "Hi", ")", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering172", "Func": "LowerABS", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6839, "Length": 100, "Cover_Rate": 0.591715976331361, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "}", "else", "{"], "ground_truth": ["const", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ")", ".", "addReg", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ")", ";"], "File": "AArch64InstrInfo100", "Func": "instantiateCondBranch", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6840, "Length": 69, "Cover_Rate": 0.47586206896551725, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OS", "<<", "getReg", "(", ")", "<<", "<STR_LIT>", ";", "break", ";", "case", "Token", ":", "OS", "<<", "<STR_LIT>", "<<", "getToken", "(", ")", "<<", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["}"], "File": "RV16KAsmParser", "Func": "print", "Target": "RV16K", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6841, "Length": 26, "Cover_Rate": 0.4262295081967213, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "Index", "=", "Field", ">>", "<NUM_LIT>", ";", "uint64_t", "Base", "=", "(", "Field", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "uint64_t", "Disp", "=", "Field", "&", "<NUM_LIT>", ";", "assert", "(", "Index", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Base", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "Regs", "[", "Base", "]", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Disp", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", "[", "Index", "]", ")", ")", ";"], "File": "SystemZDisassembler (2)1", "Func": "decodeBDVAddr12Operand", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6842, "Length": 82, "Cover_Rate": 0.7663551401869159, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Offset", ";", "bool", "isPre", "=", "(", "AM", "==", "<STR_LIT>", ")", "||", "(", "AM", "==", "<STR_LIT>", ")", ";", "unsigned", "Opcode", "=", "<NUM_LIT>", ";", "bool", "Match", "=", "false", ";", "if", "(", "SelectT2AddrModeImm8Offset", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ")", ")", "{", "switch", "(", "LoadedVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "<STR_LIT>", ":", "Opcode", "=", "isPre", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "isSExtLd", ")", "Opcode", "=", "isPre", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opcode", "=", "isPre", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "isSExtLd", ")", "Opcode", "=", "isPre", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opcode", "=", "isPre", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "default", ":", "return", "NULL", ";", "}", "Match", "=", "true", ";", "}", "if", "(", "Match", ")", "{", "SDValue", "Chain", "=", "LD", "->", "getChain", "(", ")", ";", "SDValue", "Base", "=", "LD", "->", "getBasePtr", "(", ")", ";"], "ground_truth": ["SDValue", "Ops", "[", "]", "=", "{", "Base", ",", "Offset", ",", "getAL", "(", "CurDAG", ")", ",", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "Chain", "}", ";"], "File": "ARMInvISelDAG", "Func": "SelectT2IndexedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6843, "Length": 184, "Cover_Rate": 0.580441640378549, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__rv", ".", "__o", "=", "__builtin_neon_vld2v8bf", "(", "(", "const", "__builtin_neon_bf", "*", ")", "__ptr", ")", ";"], "ground_truth": ["return", "__rv", ".", "__i", ";"], "File": "arm", "Func": "neon_vld2q_bf16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6844, "Length": 19, "Cover_Rate": 0.48717948717948717, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "assert", "(", "RC", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMInstrInfo31", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6845, "Length": 81, "Cover_Rate": 0.3253012048192771, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "enum", "insn_code", "rs6000_htm_spr_icode", "(", "bool", "nonvoid", ")", "{", "if", "(", "nonvoid", ")", "return", "(", "TARGET_POWERPC64", ")", "?", "CODE_FOR_htm_mfspr_di", ":", "CODE_FOR_htm_mfspr_si", ";", "else", "return", "(", "TARGET_POWERPC64", ")", "?", "CODE_FOR_htm_mtspr_di", ":", "CODE_FOR_htm_mtspr_si", ";"], "ground_truth": ["}"], "File": "powerpcspe", "Func": "rs6000_htm_spr_icode", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6846, "Length": 34, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Op", ".", "getValueType", "(", ")", ",", "TVal", ",", "FVal", ",", "CCVal", ",", "Overflow", ")", ";", "}", "<STR_LIT>", "CC", ";", "SDValue", "LHS", ",", "RHS", ";", "if", "(", "CCVal", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "LHS", "=", "CCVal", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "RHS", "=", "CCVal", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "CCVal", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "}", "else", "{", "LHS", "=", "CCVal", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "CCVal", ".", "getValueType", "(", ")", ")", ";", "CC", "=", "<STR_LIT>", ";", "}"], "ground_truth": ["return", "LowerSELECT_CC", "(", "CC", ",", "LHS", ",", "RHS", ",", "TVal", ",", "FVal", ",", "DL", ",", "DAG", ")", ";"], "File": "AArch64ISelLowering16", "Func": "LowerSELECT", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6847, "Length": 128, "Cover_Rate": 0.3506849315068493, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Tmp", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ")", ";", "Tmp", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "Tmp", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<NUM_LIT>", ")", ")", ";", "Out", ".", "EmitInstruction", "(", "Tmp", ",", "STI", ")", ";"], "ground_truth": ["}"], "File": "X86MCNaCl2", "Func": "EmitRegFix", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6848, "Length": 46, "Cover_Rate": 0.3770491803278688, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "IsHazardFn", "=", "[", "]", "(", "const", "MachineInstr", "&", "I", ")", "{", "if", "(", "!", "<ISA_LIT>InstrInfo", "::", "isVMEM", "(", "I", ")", "&&", "!", "<ISA_LIT>InstrInfo", "::", "isFLAT", "(", "I", ")", ")", "return", "false", ";", "return", "<ISA_LIT>InstrInfo", "::", "isFPAtomic", "(", "I", ")", ";", "}", ";", "auto", "IsExpiredFn", "=", "[", "]", "(", "const", "MachineInstr", "&", "MI", ",", "int", "WaitStates", ")", "{", "if", "(", "WaitStates", ">=", "<NUM_LIT>", "||", "<ISA_LIT>InstrInfo", "::", "isVALU", "(", "MI", ")", ")", "return", "true", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "GCNHazardRecognizer (2)", "Func": "checkFPAtomicToDenormModeHazard", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6849, "Length": 95, "Cover_Rate": 0.5588235294117647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "using", "namespace", "<ISA_LIT>II", ";", "static", "const", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">", "TargetFlags", "[", "]", "=", "{", "{", "MO_PLT", ",", "<STR_LIT>", "}", ",", "{", "MO_PIC_FLAG", ",", "<STR_LIT>", "}", ",", "{", "MO_PCREL_FLAG", ",", "<STR_LIT>", "}", ",", "{", "MO_GOT_FLAG", ",", "<STR_LIT>", "}", ",", "{", "MO_PCREL_OPT_FLAG", ",", "<STR_LIT>", "}", ",", "{", "MO_TLSGD_FLAG", ",", "<STR_LIT>", "}", ",", "{", "MO_TLSLD_FLAG", ",", "<STR_LIT>", "}", ",", "{", "MO_TPREL_FLAG", ",", "<STR_LIT>", "}", ",", "{", "MO_GOT_TLSGD_PCREL_FLAG", ",", "<STR_LIT>", "}", ",", "{", "MO_GOT_TLSLD_PCREL_FLAG", ",", "<STR_LIT>", "}", ",", "{", "MO_GOT_TPREL_PCREL_FLAG", ",", "<STR_LIT>", "}", "}", ";", "return", "makeArrayRef", "(", "TargetFlags", ")", ";"], "ground_truth": ["}"], "File": "PPCInstrInfo129", "Func": "getSerializableBitmaskMachineOperandTargetFlags", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6850, "Length": 95, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Reg", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Base", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Offset", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "MipsDisassembler19", "Func": "DecodeFMem", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6851, "Length": 41, "Cover_Rate": 0.328, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>FastISel", "::", "<ISA_LIT>MoveToFPReg", "(", "MVT", "SrcVT", ",", "unsigned", "SrcReg", ",", "bool", "IsSigned", ")", "{", "if", "(", "SrcVT", "==", "<STR_LIT>", ")", "{", "unsigned", "TmpReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "if", "(", "!", "<ISA_LIT>EmitIntExt", "(", "<STR_LIT>", ",", "SrcReg", ",", "<STR_LIT>", ",", "TmpReg", ",", "!", "IsSigned", ")", ")", "return", "<NUM_LIT>", ";", "SrcReg", "=", "TmpReg", ";", "}", "Address", "Addr", ";", "Addr", ".", "BaseType", "=", "Address", "::", "FrameIndexBase", ";", "Addr", ".", "Base", ".", "FI", "=", "MFI", ".", "CreateStackObject", "(", "<NUM_LIT>", ",", "Align", "(", "<NUM_LIT>", ")", ",", "false", ")", ";", "if", "(", "!", "<ISA_LIT>EmitStore", "(", "<STR_LIT>", ",", "SrcReg", ",", "Addr", ")", ")", "return", "<NUM_LIT>", ";", "unsigned", "LoadOpc", "=", "<STR_LIT>", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "IsSigned", ")", "{", "LoadOpc", "=", "<STR_LIT>", ";", "Addr", ".", "Offset", "=", "(", "Subtarget", "->", "isLittleEndian", "(", ")", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "}", "else", "if", "(", "Subtarget", "->", "hasLFIWAX", "(", ")", ")", "{", "LoadOpc", "=", "<STR_LIT>", ";", "Addr", ".", "Offset", "=", "(", "Subtarget", "->", "isLittleEndian", "(", ")", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "}"], "ground_truth": ["}"], "File": "PPCFastISel25", "Func": "PPCMoveToFPReg", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6852, "Length": 173, "Cover_Rate": 0.7393162393162394, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "!", "BYTES_BIG_ENDIAN", "&&", "VECTOR_MEM_VSX_P", "(", "mode", ")", "&&", "!", "TARGET_P9_VECTOR", "&&", "!", "gpr_or_gpr_p", "(", "dest", ",", "source", ")", "&&", "(", "MEM_P", "(", "source", ")", "^", "MEM_P", "(", "dest", ")", ")", ")", ";", "if", "(", "MEM_P", "(", "source", ")", ")", "{", "gcc_assert", "(", "REG_P", "(", "dest", ")", "||", "SUBREG_P", "(", "dest", ")", ")", ";", "rs6000_emit_le_vsx_load", "(", "dest", ",", "source", ",", "mode", ")", ";", "}", "else", "{"], "ground_truth": ["if", "(", "!", "REG_P", "(", "source", ")", ")", "source", "=", "force_reg", "(", "mode", ",", "source", ")", ";"], "File": "rs6000", "Func": "rs6000_emit_le_vsx_move", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6853, "Length": 84, "Cover_Rate": 0.7777777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MinCSFI", "=", "CSI", "[", "<NUM_LIT>", "]", ".", "getFrameIdx", "(", ")", ";", "MaxCSFI", "=", "CSI", "[", "CSI", ".", "size", "(", ")", "-", "<NUM_LIT>", "]", ".", "getFrameIdx", "(", ")", ";", "}", "if", "(", "FI", ">=", "MinCSFI", "&&", "FI", "<=", "MaxCSFI", ")", "{", "FrameReg", "=", "<STR_LIT>", ";", "if", "(", "FirstSPAdjustAmount", ")", "Offset", "+=", "FirstSPAdjustAmount", ";", "else", "Offset", "+=", "MFI", ".", "getStackSize", "(", ")", ";", "}", "else", "if", "(", "RI", "->", "needsStackRealignment", "(", "MF", ")", "&&", "!", "MFI", ".", "isFixedObjectIndex", "(", "FI", ")", ")", "{", "if", "(", "hasBP", "(", "MF", ")", ")", "FrameReg", "=", "<STR_LIT>", "(", ")", ";", "else", "FrameReg", "=", "<STR_LIT>", ";", "Offset", "+=", "MFI", ".", "getStackSize", "(", ")", ";", "if", "(", "FI", "<", "<NUM_LIT>", ")", "Offset", "+=", "RVFI", "->", "getLibCallStackSize", "(", ")", ";", "}", "else", "{", "FrameReg", "=", "RI", "->", "getFrameRegister", "(", "MF", ")", ";", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "Offset", "+=", "RVFI", "->", "getVarArgsSaveSize", "(", ")", ";", "if", "(", "FI", ">=", "<NUM_LIT>", ")", "Offset", "-=", "RVFI", "->", "getLibCallStackSize", "(", ")", ";", "}", "else", "{", "Offset", "+=", "MFI", ".", "getStackSize", "(", ")", ";"], "ground_truth": ["if", "(", "FI", "<", "<NUM_LIT>", ")", "Offset", "+=", "RVFI", "->", "getLibCallStackSize", "(", ")", ";"], "File": "RISCVFrameLowering22", "Func": "getFrameIndexReference", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6854, "Length": 188, "Cover_Rate": 0.5856697819314641, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getReadTimeStampCounter", "(", "Op", ".", "getNode", "(", ")", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ",", "Subtarget", ",", "Results", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "Results", ",", "DL", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)", "Func": "LowerREADCYCLECOUNTER", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6855, "Length": 30, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "OpMI", "=", "MRI", ".", "getVRegDef", "(", "Reg", ")", ";", "assert", "(", "OpMI", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "get<ISA_LIT>VectorSplatScalar", "(", "*", "OpMI", ",", "MRI", ")", ";"], "File": "AArch64InstructionSelector1", "Func": "getVectorShiftImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6856, "Length": 27, "Cover_Rate": 0.4576271186440678, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "MLxExpansionPass11", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6857, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_movmskps", "(", "(", "__v4sf", ")", "__A", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin", "Func": "_mm_movemask_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6858, "Length": 10, "Cover_Rate": 0.3448275862068966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>CallLowering", "::", "isTypeIsValidForThisReturn", "(", "EVT", "Ty", ")", "const", "{"], "ground_truth": ["return", "Ty", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ";"], "File": "AArch64CallLowering13", "Func": "isTypeIsValidForThisReturn", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6859, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitValue", "(", "Value", ",", "Size", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "break", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Error", "(", "L", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "parseLiteralValues", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6860, "Length": 62, "Cover_Rate": 0.4696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "GET_CODE", "(", "x", ")", "==", "LO_SUM", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "HIGH", ")", "{", "push_reload", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "NULL_RTX", ",", "&", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "NULL", ",", "BASE_REG_CLASS", ",", "GET_MODE", "(", "x", ")", ",", "VOIDmode", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "opnum", ",", "(", "enum", "reload_type", ")", "type", ")", ";", "*", "win", "=", "<NUM_LIT>", ";", "return", "x", ";", "}"], "ground_truth": ["*", "win", "=", "<NUM_LIT>", ";"], "File": "sparc", "Func": "sparc_legitimize_reload_address", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6861, "Length": 80, "Cover_Rate": 0.33195020746887965, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "MachineInstr", "*", "TrueCmpMI", "=", "findSuitableCompare", "(", "TBB", ")", ";", "if", "(", "!", "TrueCmpMI", ")", "{", "continue", ";", "}", "<STR_LIT>", "HeadCmp", ";", "if", "(", "HeadCond", ".", "empty", "(", ")", "||", "!", "parseCond", "(", "HeadCond", ",", "HeadCmp", ")", ")", "{", "continue", ";", "}", "<STR_LIT>", "TrueCmp", ";", "if", "(", "TrueCond", ".", "empty", "(", ")", "||", "!", "parseCond", "(", "TrueCond", ",", "TrueCmp", ")", ")", "{", "continue", ";", "}", "const", "int", "HeadImm", "=", "(", "int", ")", "HeadCmpMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "const", "int", "TrueImm", "=", "(", "int", ")", "TrueCmpMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "(", "HeadCmp", ")", "<<", "'\\n'", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "HeadImm", "<<", "'\\n'", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "(", "TrueCmp", ")", "<<", "'\\n'", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "TrueImm", "<<", "'\\n'", ")", ";"], "ground_truth": ["if", "(", "(", "(", "HeadCmp", "==", "<STR_LIT>", "&&", "TrueCmp", "==", "<STR_LIT>", ")", "||", "(", "HeadCmp", "==", "<STR_LIT>", "&&", "TrueCmp", "==", "<STR_LIT>", ")", ")", "&&", "std", "::", "abs", "(", "TrueImm", "-", "HeadImm", ")", "==", "<NUM_LIT>", ")", "{"], "File": "AArch64ConditionOptimizer (2)", "Func": "runOnMachineFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6862, "Length": 213, "Cover_Rate": 0.34521880064829824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "*", "(", "__v4sf", "*", ")", "__P", "=", "(", "__v4sf", ")", "__A", ";"], "ground_truth": ["}"], "File": "xmmintrin5", "Func": "_mm_store_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6863, "Length": 13, "Cover_Rate": 0.40625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>16InstrInfo", "::", "GetOppositeBranchOpc", "(", "unsigned", "Opc", ")", "const", "{"], "ground_truth": ["assert", "(", "false", "&&", "<STR_LIT>", ")", ";"], "File": "Mips16InstrInfo4", "Func": "GetOppositeBranchOpc", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6864, "Length": 17, "Cover_Rate": 0.8095238095238095, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "override", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "LanaiAsmBackend12", "Func": "mayNeedRelaxation", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6865, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImm", "(", ")", ")", "return", "getMachineOpValue", "(", "MI", ",", "MO", ",", "Fixups", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "<NUM_LIT>", ",", "MO", ".", "getExpr", "(", ")", ",", "FK_PCRel_2", ")", ")", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "Z80MCCodeEmitter", "Func": "getBREncoding", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6866, "Length": 48, "Cover_Rate": 0.5853658536585366, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "RHS", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "uint16_t", "Flags", "=", "MI", ".", "getFlags", "(", ")", ";", "LLT", "S64", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "LLT", "S1", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "auto", "One", "=", "B", ".", "buildFConstant", "(", "S64", ",", "<NUM_LIT>", ")", ";", "auto", "DivScale0", "=", "B", ".", "buildIntrinsic", "(", "<STR_LIT>", ",", "{", "S64", ",", "S1", "}", ",", "false", ")", ".", "addUse", "(", "LHS", ")", ".", "addUse", "(", "RHS", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "auto", "NegDivScale0", "=", "B", ".", "buildFNeg", "(", "S64", ",", "DivScale0", ".", "getReg", "(", "<NUM_LIT>", ")", ",", "Flags", ")", ";", "auto", "Rcp", "=", "B", ".", "buildIntrinsic", "(", "<STR_LIT>", ",", "{", "S64", "}", ",", "false", ")", ".", "addUse", "(", "DivScale0", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "auto", "Fma0", "=", "B", ".", "buildFMA", "(", "S64", ",", "NegDivScale0", ",", "Rcp", ",", "One", ",", "Flags", ")", ";", "auto", "Fma1", "=", "B", ".", "buildFMA", "(", "S64", ",", "Rcp", ",", "Fma0", ",", "Rcp", ",", "Flags", ")", ";", "auto", "Fma2", "=", "B", ".", "buildFMA", "(", "S64", ",", "NegDivScale0", ",", "Fma1", ",", "One", ",", "Flags", ")", ";", "auto", "DivScale1", "=", "B", ".", "buildIntrinsic", "(", "<STR_LIT>", ",", "{", "S64", ",", "S1", "}", ",", "false", ")", ".", "addUse", "(", "LHS", ")", ".", "addUse", "(", "RHS", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "auto", "Fma3", "=", "B", ".", "buildFMA", "(", "S64", ",", "Fma1", ",", "Fma2", ",", "Fma1", ",", "Flags", ")", ";", "auto", "Mul", "=", "B", ".", "buildFMul", "(", "S64", ",", "DivScale1", ".", "getReg", "(", "<NUM_LIT>", ")", ",", "Fma3", ",", "Flags", ")", ";", "auto", "Fma4", "=", "B", ".", "buildFMA", "(", "S64", ",", "NegDivScale0", ",", "Mul", ",", "DivScale1", ".", "getReg", "(", "<NUM_LIT>", ")", ",", "Flags", ")", ";", "Register", "Scale", ";", "if", "(", "!", "ST", ".", "hasUsableDivScaleConditionOutput", "(", ")", ")", "{", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "auto", "NumUnmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "LHS", ")", ";", "auto", "DenUnmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "RHS", ")", ";"], "ground_truth": ["auto", "Scale0Unmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "DivScale0", ")", ";"], "File": "AMDGPULegalizerInfo22", "Func": "legalizeFDIV64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6867, "Length": 356, "Cover_Rate": 0.5705128205128205, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "Filler", "(", "tm", ")", ";"], "ground_truth": ["}"], "File": "DelaySlotFiller30", "Func": "createTMS320C64XDelaySlotFillerPass", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 6868, "Length": 8, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "EnableGenPred", ")", "addPass", "(", "create<ISA_LIT>GenPredicate", "(", ")", ")", ";", "if", "(", "EnableLoopResched", ")", "addPass", "(", "create<ISA_LIT>LoopRescheduling", "(", ")", ")", ";", "if", "(", "!", "DisableHSDR", ")", "addPass", "(", "create<ISA_LIT>SplitDoubleRegs", "(", ")", ")", ";", "if", "(", "EnableBitSimplify", ")", "addPass", "(", "create<ISA_LIT>BitSimplify", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>Peephole", "(", ")", ")", ";", "printAndVerify", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "!", "DisableHCP", ")", "{"], "File": "HexagonTargetMachine3", "Func": "addInstSelector", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6869, "Length": 63, "Cover_Rate": 0.3888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Amount", ")", "New", "=", "BuildMI", "(", "MF", ",", "Old", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "Amount", ")", ";", "}", "if", "(", "New", ")", "{", "New", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "MBB", ".", "insert", "(", "I", ",", "New", ")", ";", "}", "}", "}", "else", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "TII", ".", "getCallFrameDestroyOpcode", "(", ")", ")", "{", "if", "(", "uint64_t", "CalleeAmt", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", "{", "MachineInstr", "*", "Old", "=", "I", ";"], "ground_truth": ["MachineInstr", "*", "New", "=", "BuildMI", "(", "MF", ",", "Old", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "CalleeAmt", ")", ";"], "File": "KudeyarRegisterInfo", "Func": "eliminateCallFramePseudoInstr", "Target": "Kudeyar", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6870, "Length": 138, "Cover_Rate": 0.3812154696132597, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "Ptr", ":", "Switches", ")", "if", "(", "Ptr", "!=", "SwPtr", "&&", "Ptr", "->", "fitsTargetFeatures", "(", "Features", ")", ")", "if", "(", "Ptr", "->", "Value", "==", "SwPtr", "->", "Value", "&&", "meetsDependencies", "(", "SwSet", ",", "Ptr", ",", "Switches", ")", ")", "{"], "ground_truth": ["DISASM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "SwPtr", "->", "Name", "<<", "<STR_LIT>", "<<", "Ptr", "->", "Name", "<<", "'\\n'", ")", ";"], "File": "InstructionDB", "Func": "switchIsAmbiguous", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6871, "Length": 61, "Cover_Rate": 0.61, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>TargetLowering", "::", "combineRepeatedFPDivisors", "(", ")", "const", "{", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)3", "Func": "combineRepeatedFPDivisors", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6872, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "IfNeededLDAWSP", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "DebugLoc", "dl", ",", "const", "TargetInstrInfo", "&", "TII", ",", "int", "OffsetFromTop", ",", "int", "&", "RemainingAdj", ")", "{", "while", "(", "OffsetFromTop", "<", "RemainingAdj", "-", "MaxImmU16", ")", "{", "assert", "(", "RemainingAdj", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["int", "OpImm", "=", "(", "RemainingAdj", ">", "MaxImmU16", ")", "?", "MaxImmU16", ":", "RemainingAdj", ";"], "File": "XCoreFrameLowering (2)", "Func": "IfNeededLDAWSP", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6873, "Length": 58, "Cover_Rate": 0.5523809523809524, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "V2", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "ShuffleVectorSDNode", "*", "SVOp", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ")", ";", "ArrayRef", "<", "int", ">", "Mask", "=", "SVOp", "->", "getMask", "(", ")", ";", "assert", "(", "Mask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["SDValue", "UnpckNode", "=", "lowerVectorShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ";"], "File": "X86ISelLowering173", "Func": "lowerV8I64VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6874, "Length": 68, "Cover_Rate": 0.4788732394366197, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "nodeType", "getType", "(", ")", "{"], "ground_truth": ["return", "type", ".", "getNodeType", "(", ")", ";"], "File": "TPCCostModelEmitter", "Func": "getType", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6875, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasFMA4", "(", ")", "const", "{"], "ground_truth": ["return", "HasFMA4", ";"], "File": "X86Subtarget (2)", "Func": "hasFMA4", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6876, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasSSBS", ";"], "ground_truth": ["}"], "File": "AArch64Subtarget (2)1", "Func": "hasSSBS", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6877, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "RetpolineThunkInserter", "::", "populateThunk", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Is64Bit", "=", "MF", ".", "getTarget", "(", ")", ".", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "x86_64", ";", "Register", "ThunkReg", ";", "if", "(", "Is64Bit", ")", "{", "assert", "(", "MF", ".", "getName", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "ThunkReg", "=", "<STR_LIT>", ";", "}", "else", "{", "if", "(", "MF", ".", "getName", "(", ")", "==", "EAXRetpolineName", ")", "ThunkReg", "=", "<STR_LIT>", ";", "else", "if", "(", "MF", ".", "getName", "(", ")", "==", "ECXRetpolineName", ")", "ThunkReg", "=", "<STR_LIT>", ";", "else", "if", "(", "MF", ".", "getName", "(", ")", "==", "EDXRetpolineName", ")", "ThunkReg", "=", "<STR_LIT>", ";", "else", "if", "(", "MF", ".", "getName", "(", ")", "==", "EDIRetpolineName", ")", "ThunkReg", "=", "<STR_LIT>", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "const", "TargetInstrInfo", "*", "TII", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineBasicBlock", "*", "Entry", "=", "&", "MF", ".", "front", "(", ")", ";", "Entry", "->", "clear", "(", ")", ";", "while", "(", "MF", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "MF", ".", "erase", "(", "std", "::", "next", "(", "MF", ".", "begin", "(", ")", ")", ")", ";", "MachineBasicBlock", "*", "CaptureSpec", "=", "MF", ".", "CreateMachineBasicBlock", "(", "Entry", "->", "getBasicBlock", "(", ")", ")", ";", "MachineBasicBlock", "*", "CallTarget", "=", "MF", ".", "CreateMachineBasicBlock", "(", "Entry", "->", "getBasicBlock", "(", ")", ")", ";", "MCSymbol", "*", "TargetSym", "=", "MF", ".", "getContext", "(", ")", ".", "createTempSymbol", "(", ")", ";", "MF", ".", "push_back", "(", "CaptureSpec", ")", ";", "MF", ".", "push_back", "(", "CallTarget", ")", ";"], "ground_truth": ["const", "unsigned", "CallOpc", "=", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "X86IndirectThunks3", "Func": "populateThunk", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6878, "Length": 254, "Cover_Rate": 0.508, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LoadSDNode", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "N1", ")", ";", "if", "(", "!", "isValidIndexedLoad", "(", "LD", ")", ")", "return", "nullptr", ";", "MVT", "VT", "=", "LD", "->", "getMemoryVT", "(", ")", ".", "getSimpleVT", "(", ")", ";", "unsigned", "Opc", "=", "(", "VT", "==", "<STR_LIT>", "?", "Opc16", ":", "Opc8", ")", ";", "MachineSDNode", "::", "mmo_iterator", "MemRefs0", "=", "MF", "->", "allocateMemRefsArray", "(", "<NUM_LIT>", ")", ";", "MemRefs0", "[", "<NUM_LIT>", "]", "=", "cast", "<", "MemSDNode", ">", "(", "N1", ")", "->", "getMemOperand", "(", ")", ";", "SDValue", "Ops0", "[", "]", "=", "{", "N2", ",", "LD", "->", "getBasePtr", "(", ")", ",", "LD", "->", "getChain", "(", ")", "}", ";", "SDNode", "*", "ResNode", "=", "CurDAG", "->", "SelectNodeTo", "(", "Op", ",", "Opc", ",", "VT", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Ops0", ",", "<NUM_LIT>", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "ResNode", ")", "->", "setMemRefs", "(", "MemRefs0", ",", "MemRefs0", "+", "<NUM_LIT>", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N1", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "ResNode", ",", "<NUM_LIT>", ")", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N1", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "ResNode", ",", "<NUM_LIT>", ")", ")", ";", "return", "ResNode", ";"], "ground_truth": ["}"], "File": "MSP430ISelDAGToDAG23", "Func": "SelectIndexedBinOp", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6879, "Length": 185, "Cover_Rate": 0.7459677419354839, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "one", "=", "force_reg", "(", "mode", ",", "const_double_from_real_value", "(", "dconst1", ",", "mode", ")", ")", ";", "tmp", "=", "ix86_expand_sse_compare_mask", "(", "UNGT", ",", "xa", ",", "res", ",", "!", "do_floor", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "tmp", ",", "gen_rtx_AND", "(", "mode", ",", "one", ",", "tmp", ")", ")", ")", ";", "tmp", "=", "expand_simple_binop", "(", "mode", ",", "do_floor", "?", "MINUS", ":", "PLUS", ",", "xa", ",", "tmp", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "if", "(", "HONOR_SIGNED_ZEROS", "(", "mode", ")", ")", "{", "if", "(", "do_floor", "&&", "flag_rounding_math", ")", "tmp", "=", "ix86_expand_sse_fabs", "(", "tmp", ",", "NULL", ")", ";", "ix86_sse_copysign_to_positive", "(", "tmp", ",", "tmp", ",", "res", ",", "mask", ")", ";", "}", "emit_move_insn", "(", "res", ",", "tmp", ")", ";"], "ground_truth": ["emit_label", "(", "label", ")", ";"], "File": "i386-expand", "Func": "ix86_expand_floorceil", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6880, "Length": 115, "Cover_Rate": 0.4811715481171548, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PassConfig", "(", "<ISA_LIT>TargetMachine", "&", "TM", ",", "PassManagerBase", "&", "PM", ")", ":", "TargetPassConfig", "(", "TM", ",", "PM", ")", "{"], "ground_truth": ["}"], "File": "X86TargetMachine101", "Func": "X86PassConfig", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6881, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isImm", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "RISCVAsmParser (2)1", "Func": "isU20Imm", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6882, "Length": 9, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "output_addr_const", "(", "file", ",", "op1", ")", ";", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "}", "else", "fatal_insn", "(", "<STR_LIT>", ",", "addr", ")", ";", "break", ";", "}", "case", "MEM", ":", "case", "LABEL_REF", ":", "fatal_insn", "(", "<STR_LIT>", ",", "addr", ")", ";", "break", ";", "default", ":", "output_addr_const", "(", "file", ",", "addr", ")", ";"], "ground_truth": ["break", ";"], "File": "bpf", "Func": "bpf_print_operand_address", "Target": "bpf", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 6883, "Length": 52, "Cover_Rate": 0.348993288590604, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "S", "=", "getLoc", "(", ")", ";", "SMLoc", "E", "=", "SMLoc", "::", "getFromPointer", "(", "S", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "const", "MCExpr", "*", "Res", ";", "if", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", "!=", "AsmToken", "::", "Identifier", ")", "return", "MatchOperand_NoMatch", ";", "StringRef", "Identifier", ";", "if", "(", "getParser", "(", ")", ".", "parseIdentifier", "(", "Identifier", ")", ")", "return", "MatchOperand_ParseFail", ";", "<ISA_LIT>MCExpr", "::", "VariantKind", "Kind", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_CALL", ";", "if", "(", "Identifier", ".", "consume_back", "(", "<STR_LIT>", ")", ")", "Kind", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_CALL_PLT", ";", "MCSymbol", "*", "Sym", "=", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "Identifier", ")", ";", "Res", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "getContext", "(", ")", ")", ";"], "ground_truth": ["Res", "=", "<ISA_LIT>MCExpr", "::", "create", "(", "Res", ",", "Kind", ",", "getContext", "(", ")", ")", ";"], "File": "RISCVAsmParser53", "Func": "parseCallSymbol", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6884, "Length": 131, "Cover_Rate": 0.793939393939394, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Value", "*", "SV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";", "return", "DAG", ".", "getStore", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "dl", ",", "FI", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "SV", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MipsISelLowering115", "Func": "LowerVASTART", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6885, "Length": 57, "Cover_Rate": 0.6129032258064516, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcreateq_uv8hi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcreateq_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6886, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "PredI", "!=", "PredJ", ")", "return", "false", ";", "if", "(", "SUJ", "->", "isSucc", "(", "SUI", ")", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "SUJ", "->", "Succs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "const", "SDep", "&", "Dep", "=", "SUJ", "->", "Succs", "[", "i", "]", ";", "if", "(", "Dep", ".", "getSUnit", "(", ")", "!=", "SUI", ")", "continue", ";", "if", "(", "Dep", ".", "getKind", "(", ")", "==", "SDep", "::", "Anti", ")", "continue", ";", "if", "(", "Dep", ".", "getKind", "(", ")", "==", "SDep", "::", "Output", ")", "if", "(", "MII", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "MIJ", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "continue", ";", "return", "false", ";", "}", "}"], "ground_truth": ["bool", "ARDef", "=", "TII", "->", "definesAddressRegister", "(", "*", "MII", ")", "||", "TII", "->", "definesAddressRegister", "(", "*", "MIJ", ")", ";"], "File": "R600Packetizer11", "Func": "isLegalToPacketizeTogether", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6887, "Length": 144, "Cover_Rate": 0.4721311475409836, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256d", ")", "__builtin_ia32_unpcklpd256_mask", "(", "(", "__v4df", ")", "__A", ",", "(", "__v4df", ")", "__B", ",", "(", "__v4df", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_mask_unpacklo_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6888, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCStreamer", "*", "ES", "=", "create<ISA_LIT>ELFStreamer", "(", "Context", ",", "MAB", ",", "OS", ",", "Emitter", ",", "RelaxAll", ")", ";", "new", "MCTargetStreamer", "(", "*", "ES", ")", ";", "return", "ES", ";"], "ground_truth": ["}"], "File": "LM32MCTargetDesc", "Func": "createLM32MCObjStreamer", "Target": "LM32", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6889, "Length": 28, "Cover_Rate": 0.42424242424242425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "PointerSize", "==", "<NUM_LIT>", "?", "SelectADDRsi64", "(", "N1", ".", "getNode", "(", ")", ",", "N1", ",", "Base", ",", "Offset", ")", ":", "SelectADDRsi", "(", "N1", ".", "getNode", "(", ")", ",", "N1", ",", "Base", ",", "Offset", ")", ")", "{", "Opcode", "=", "pickOpcodeForVT", "(", "TargetVT", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "!", "Opcode", ")", "return", "false", ";", "SDValue", "Ops", "[", "]", "=", "{", "getI32Imm", "(", "isVolatile", ",", "dl", ")", ",", "getI32Imm", "(", "CodeAddrSpace", ",", "dl", ")", ",", "getI32Imm", "(", "vecType", ",", "dl", ")", ",", "getI32Imm", "(", "fromType", ",", "dl", ")", ",", "getI32Imm", "(", "fromTypeWidth", ",", "dl", ")", ",", "Base", ",", "Offset", ",", "Chain", "}", ";", "<ISA_LIT>LD", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ".", "getValue", "(", ")", ",", "dl", ",", "TargetVT", ",", "<STR_LIT>", ",", "Ops", ")", ";", "}", "else", "if", "(", "PointerSize", "==", "<NUM_LIT>", "?", "SelectADDRri64", "(", "N1", ".", "getNode", "(", ")", ",", "N1", ",", "Base", ",", "Offset", ")", ":", "SelectADDRri", "(", "N1", ".", "getNode", "(", ")", ",", "N1", ",", "Base", ",", "Offset", ")", ")", "{", "if", "(", "PointerSize", "==", "<NUM_LIT>", ")", "Opcode", "=", "pickOpcodeForVT", "(", "TargetVT", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "else", "Opcode", "=", "pickOpcodeForVT", "(", "TargetVT", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "!", "Opcode", ")", "return", "false", ";", "SDValue", "Ops", "[", "]", "=", "{", "getI32Imm", "(", "isVolatile", ",", "dl", ")", ",", "getI32Imm", "(", "CodeAddrSpace", ",", "dl", ")", ",", "getI32Imm", "(", "vecType", ",", "dl", ")", ",", "getI32Imm", "(", "fromType", ",", "dl", ")", ",", "getI32Imm", "(", "fromTypeWidth", ",", "dl", ")", ",", "Base", ",", "Offset", ",", "Chain", "}", ";", "<ISA_LIT>LD", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ".", "getValue", "(", ")", ",", "dl", ",", "TargetVT", ",", "<STR_LIT>", ",", "Ops", ")", ";", "}", "else", "{", "if", "(", "PointerSize", "==", "<NUM_LIT>", ")", "Opcode", "=", "pickOpcodeForVT", "(", "TargetVT", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "else", "Opcode", "=", "pickOpcodeForVT", "(", "TargetVT", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "!", "Opcode", ")", "return", "false", ";", "SDValue", "Ops", "[", "]", "=", "{", "getI32Imm", "(", "isVolatile", ",", "dl", ")", ",", "getI32Imm", "(", "CodeAddrSpace", ",", "dl", ")", ",", "getI32Imm", "(", "vecType", ",", "dl", ")", ",", "getI32Imm", "(", "fromType", ",", "dl", ")", ",", "getI32Imm", "(", "fromTypeWidth", ",", "dl", ")", ",", "N1", ",", "Chain", "}", ";", "<ISA_LIT>LD", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ".", "getValue", "(", ")", ",", "dl", ",", "TargetVT", ",", "<STR_LIT>", ",", "Ops", ")", ";", "}", "if", "(", "!", "<ISA_LIT>LD", ")", "return", "false", ";", "MachineMemOperand", "*", "MemRef", "=", "cast", "<", "MemSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", ";", "CurDAG", "->", "setNodeMemRefs", "(", "cast", "<", "MachineSDNode", ">", "(", "<ISA_LIT>LD", ")", ",", "{", "MemRef", "}", ")", ";", "ReplaceNode", "(", "N", ",", "<ISA_LIT>LD", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "NVPTXISelDAGToDAG (2)", "Func": "tryLoad", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6890, "Length": 491, "Cover_Rate": 0.44799270072992703, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "auto", "&", "TFL", "=", "*", "Subtarget", ".", "getFrameLowering", "(", ")", ";", "const", "unsigned", "SPOffset", "=", "TFL", ".", "has128ByteRedZone", "(", "MF", ")", "?", "-", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", ")", "{", "SDValue", "Zero", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getTargetConstant", "(", "SPOffset", ",", "DL", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "Zero", ",", "Chain", "}", ";", "SDNode", "*", "Res", "=", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Ops", ")", ";", "return", "SDValue", "(", "Res", ",", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["SDValue", "Zero", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "emitLockedStackOp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6891, "Length": 162, "Cover_Rate": 0.5192307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "CM", ")", "{", "default", ":", "break", ";", "case", "CodeModel", "::", "Default", ":"], "ground_truth": ["CM", "=", "RM", "==", "Reloc", "::", "PIC_", "?", "CodeModel", "::", "Small", ":", "CodeModel", "::", "Medium", ";"], "File": "SparcMCTargetDesc12", "Func": "adjustCodeGenOptsV9", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6892, "Length": 30, "Cover_Rate": 0.4411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "<STR_LIT>", ")", ";", "}", "bool", "Done", "=", "false", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "Done", "=", "rewrite<ISA_LIT>FrameIndex", "(", "MI", ",", "i", ",", "BaseReg", ",", "Off", ",", "TII", ")", ";", "else", "{", "assert", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", ";", "Done", "=", "rewriteT2FrameIndex", "(", "MI", ",", "i", ",", "BaseReg", ",", "Off", ",", "TII", ",", "this", ")", ";", "}", "assert", "(", "Done", "&&", "<STR_LIT>", ")", ";", "(", "void", ")", "Done", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo", "Func": "resolveFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6893, "Length": 85, "Cover_Rate": 0.4228855721393035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmPrinter", "::", "UseReadOnlyJumpTables", "(", ")", "const", "{"], "ground_truth": ["return", "Subtarget", "->", "isTargetNaCl", "(", ")", ";"], "File": "MipsAsmPrinter86", "Func": "UseReadOnlyJumpTables", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6894, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gmask", "=", "current_frame_info", ".", "gmask", ";", "gcc_assert", "(", "current_frame_info", ".", "total_size", "||", "!", "gmask", ")", ";", "if", "(", "current_frame_info", ".", "pretend_size", "!=", "<NUM_LIT>", ")", "{", "HOST_WIDE_INT", "pretend_size", "=", "current_frame_info", ".", "pretend_size", ";", "emit_insn", "(", "gen_addsi3", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "-", "pretend_size", ")", ")", ")", ";", "}", "if", "(", "current_frame_info", ".", "save_fp", ")", "emit_insn", "(", "gen_movsi_push", "(", "stack_pointer_rtx", ",", "frame_pointer_rtx", ")", ")", ";", "gmask", "&=", "~", "(", "FRAME_POINTER_MASK", "|", "RETURN_ADDR_MASK", ")", ";", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<=", "M32R_MAX_INT_REGS", ";", "++", "regno", ")", "{", "if", "(", "(", "gmask", "&", "(", "<NUM_LIT>", "<<", "regno", ")", ")", "!=", "<NUM_LIT>", ")", "emit_insn", "(", "gen_movsi_push", "(", "stack_pointer_rtx", ",", "gen_rtx_REG", "(", "Pmode", ",", "regno", ")", ")", ")", ";", "}", "if", "(", "current_frame_info", ".", "save_lr", ")", "emit_insn", "(", "gen_movsi_push", "(", "stack_pointer_rtx", ",", "gen_rtx_REG", "(", "Pmode", ",", "RETURN_ADDR_REGNUM", ")", ")", ")", ";", "frame_size", "=", "(", "current_frame_info", ".", "total_size", "-", "(", "current_frame_info", ".", "pretend_size", "+", "current_frame_info", ".", "reg_size", ")", ")", ";", "if", "(", "frame_size", "==", "<NUM_LIT>", ")", ";", "else", "if", "(", "frame_size", "<=", "<NUM_LIT>", ")", "emit_insn", "(", "gen_addsi3", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "-", "frame_size", ")", ")", ")", ";"], "ground_truth": ["else", "{"], "File": "m32r4", "Func": "m32r_expand_prologue", "Target": "m32r", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6895, "Length": 189, "Cover_Rate": 0.5446685878962536, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "CTVal", "&&", "CFVal", "&&", "CTVal", "->", "isOne", "(", ")", "&&", "CFVal", "->", "isZero", "(", ")", ")", "{", "std", "::", "swap", "(", "TVal", ",", "FVal", ")", ";", "std", "::", "swap", "(", "CTVal", ",", "CFVal", ")", ";", "CC", "=", "<STR_LIT>", "(", "CC", ",", "LHS", ".", "getValueType", "(", ")", ")", ";", "}", "else", "if", "(", "TVal", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "isAllOnesConstant", "(", "TVal", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "std", "::", "swap", "(", "TVal", ",", "FVal", ")", ";", "std", "::", "swap", "(", "CTVal", ",", "CFVal", ")", ";", "CC", "=", "<STR_LIT>", "(", "CC", ",", "LHS", ".", "getValueType", "(", ")", ")", ";", "}", "}", "else", "if", "(", "TVal", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "isNullConstant", "(", "TVal", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "std", "::", "swap", "(", "TVal", ",", "FVal", ")", ";", "std", "::", "swap", "(", "CTVal", ",", "CFVal", ")", ";", "CC", "=", "<STR_LIT>", "(", "CC", ",", "LHS", ".", "getValueType", "(", ")", ")", ";", "}", "}", "else", "if", "(", "CTVal", "&&", "CFVal", ")", "{", "const", "int64_t", "TrueVal", "=", "CTVal", "->", "getSExtValue", "(", ")", ";", "const", "int64_t", "FalseVal", "=", "CFVal", "->", "getSExtValue", "(", ")", ";", "bool", "Swap", "=", "false", ";", "if", "(", "TrueVal", "==", "~", "FalseVal", ")", "{", "Opcode", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "FalseVal", ">", "std", "::", "numeric_limits", "<", "int64_t", ">", "::", "min", "(", ")", "&&", "TrueVal", "==", "-", "FalseVal", ")", "{", "Opcode", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "TVal", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "{", "const", "uint32_t", "TrueVal32", "=", "CTVal", "->", "getZExtValue", "(", ")", ";", "const", "uint32_t", "FalseVal32", "=", "CFVal", "->", "getZExtValue", "(", ")", ";", "if", "(", "(", "TrueVal32", "==", "FalseVal32", "+", "<NUM_LIT>", ")", "||", "(", "TrueVal32", "+", "<NUM_LIT>", "==", "FalseVal32", ")", ")", "{", "Opcode", "=", "<STR_LIT>", ";", "if", "(", "TrueVal32", ">", "FalseVal32", ")", "{", "Swap", "=", "true", ";", "}", "}", "}", "else", "if", "(", "(", "TrueVal", "==", "FalseVal", "+", "<NUM_LIT>", ")", "||", "(", "TrueVal", "+", "<NUM_LIT>", "==", "FalseVal", ")", ")", "{", "Opcode", "=", "<STR_LIT>", ";", "if", "(", "TrueVal", ">", "FalseVal", ")", "{", "Swap", "=", "true", ";", "}", "}", "if", "(", "Swap", ")", "{", "std", "::", "swap", "(", "TVal", ",", "FVal", ")", ";", "std", "::", "swap", "(", "CTVal", ",", "CFVal", ")", ";", "CC", "=", "<STR_LIT>", "(", "CC", ",", "LHS", ".", "getValueType", "(", ")", ")", ";", "}", "if", "(", "Opcode", "!=", "<STR_LIT>", ")", "{", "FVal", "=", "TVal", ";", "}", "}", "ConstantSDNode", "*", "RHSVal", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "&&", "RHSVal", "&&", "!", "RHSVal", "->", "isOne", "(", ")", "&&", "!", "RHSVal", "->", "isZero", "(", ")", "&&", "!", "RHSVal", "->", "isAllOnes", "(", ")", ")", "{", "<STR_LIT>", "<ISA_LIT>CC", "=", "changeIntCCTo<ISA_LIT>CC", "(", "CC", ")", ";", "if", "(", "CTVal", "&&", "CTVal", "==", "RHSVal", "&&", "<ISA_LIT>CC", "==", "<STR_LIT>", ")", "TVal", "=", "LHS", ";"], "ground_truth": ["else", "if", "(", "CFVal", "&&", "CFVal", "==", "RHSVal", "&&", "<ISA_LIT>CC", "==", "<STR_LIT>", ")", "FVal", "=", "LHS", ";"], "File": "AArch64ISelLowering (2)2", "Func": "LowerSELECT_CC", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6896, "Length": 481, "Cover_Rate": 0.3423487544483986, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint32x2_t", ")", "__builtin_neon_vget_lowv4si", "(", "(", "int32x4_t", ")", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vget_low_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6897, "Length": 13, "Cover_Rate": 0.6842105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegClass", "==", "&", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addImm", "(", "Value", ")", ";", "return", ";", "}", "if", "(", "RegClass", "==", "&", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addImm", "(", "Value", ")", ";", "return", ";", "}", "unsigned", "EltSize", "=", "<NUM_LIT>", ";", "unsigned", "Opcode", "=", "<STR_LIT>", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RegClass", ")", ")", "{", "if", "(", "RI", ".", "getRegSizeInBits", "(", "*", "RegClass", ")", ">", "<NUM_LIT>", ")", "{", "Opcode", "=", "<STR_LIT>", ";", "EltSize", "=", "<NUM_LIT>", ";", "}", "else", "{", "Opcode", "=", "<STR_LIT>", ";", "EltSize", "=", "<NUM_LIT>", ";", "}", "}", "ArrayRef", "<", "int16_t", ">", "SubIndices", "=", "RI", ".", "getRegSplitParts", "(", "RegClass", ",", "EltSize", ")", ";", "for", "(", "unsigned", "Idx", "=", "<NUM_LIT>", ";", "Idx", "<", "SubIndices", ".", "size", "(", ")", ";", "++", "Idx", ")", "{", "int64_t", "IdxValue", "=", "Idx", "==", "<NUM_LIT>", "?", "Value", ":", "<NUM_LIT>", ";", "MachineInstrBuilder", "Builder", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "RI", ".", "getSubReg", "(", "DestReg", ",", "SubIndices", "[", "Idx", "]", ")", ")", ";"], "ground_truth": ["Builder", ".", "addImm", "(", "IdxValue", ")", ";"], "File": "SIInstrInfo111", "Func": "materializeImmediate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6898, "Length": 199, "Cover_Rate": 0.5306666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "dbgprintf", "(", "insn", ",", "<STR_LIT>", ")", ";", "if", "(", "insn", "->", "consumedOpcodeModifier", ")", "return", "<NUM_LIT>", ";", "insn", "->", "consumedOpcodeModifier", "=", "TRUE", ";", "switch", "(", "insn", "->", "spec", "->", "modifierType", ")", "{", "default", ":", "debug", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "-", "<NUM_LIT>", ";"], "File": "X86DisassemblerDecoder", "Func": "readOpcodeModifier", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6899, "Length": 42, "Cover_Rate": 0.39622641509433965, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ",", "SubIdx", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo1", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6900, "Length": 54, "Cover_Rate": 0.34615384615384615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "_U_Qfcmp", "(", "a", ",", "b", ",", "QCMP_INV", "|", "QCMP_GT", ")", "!=", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "quadlib1", "Func": "_U_Qfgt", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6901, "Length": 17, "Cover_Rate": 0.5862068965517241, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "targetm", ".", "calls", ".", "must_pass_in_stack", "(", "mode", ",", "type", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "type", "&&", "mode", "==", "BLKmode", ")", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "else", "size", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "return", "(", "size", "+", "UNITS_PER_WORD", "-", "<NUM_LIT>", ")", "/", "UNITS_PER_WORD", ";"], "ground_truth": ["}"], "File": "eco32", "Func": "eco32_num_arg_regs", "Target": "eco32", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6902, "Length": 51, "Cover_Rate": 0.7727272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "'h'", ":", "Reg", "=", "get<ISA_LIT>SubSuperRegister", "(", "Reg", ",", "<NUM_LIT>", ",", "true", ")", ";", "break", ";", "case", "'w'", ":", "Reg", "=", "get<ISA_LIT>SubSuperRegister", "(", "Reg", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "'k'", ":", "Reg", "=", "get<ISA_LIT>SubSuperRegister", "(", "Reg", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "'V'", ":", "EmitPercent", "=", "false", ";", "LLVM_FALLTHROUGH", ";", "case", "'q'", ":", "Reg", "=", "get<ISA_LIT>SubSuperRegister", "(", "Reg", ",", "P", ".", "getSubtarget", "(", ")", ".", "is64Bit", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";"], "ground_truth": ["break", ";"], "File": "X86AsmPrinter (2)2", "Func": "printAsmMRegister", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6903, "Length": 79, "Cover_Rate": 0.3853658536585366, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmov_n_u32", "(", "uint32_t", "__a", ")", "{"], "ground_truth": ["return", "vdup_n_u32", "(", "__a", ")", ";"], "File": "arm", "Func": "neon2_vmov_n_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6904, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MIB", "=", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "LdrexOp", ")", ",", "Dest", ".", "getReg", "(", ")", ")", ";", "MIB", ".", "addReg", "(", "AddrReg", ")", ";", "if", "(", "LdrexOp", "==", "<STR_LIT>", ")", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "unsigned", "CMPrr", "=", "IsThumb", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPrr", ")", ")", ".", "addReg", "(", "Dest", ".", "getReg", "(", ")", ",", "getKillRegState", "(", "Dest", ".", "isDead", "(", ")", ")", ")", ".", "addReg", "(", "DesiredReg", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "unsigned", "Bcc", "=", "IsThumb", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "DoneBB", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "StoreBB", ")", ";", "MIB", "=", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "StrexOp", ")", ",", "TempReg", ")", ".", "addReg", "(", "NewReg", ")", ".", "addReg", "(", "AddrReg", ")", ";", "if", "(", "StrexOp", "==", "<STR_LIT>", ")", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "unsigned", "CMPri", "=", "IsThumb", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPri", ")", ")", ".", "addReg", "(", "TempReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "LoadCmpBB", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ";", "StoreBB", "->", "addSuccessor", "(", "LoadCmpBB", ")", ";", "StoreBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "DoneBB", "->", "splice", "(", "DoneBB", "->", "end", "(", ")", ",", "&", "MBB", ",", "MI", ",", "MBB", ".", "end", "(", ")", ")", ";", "DoneBB", "->", "transferSuccessors", "(", "&", "MBB", ")", ";", "MBB", ".", "addSuccessor", "(", "LoadCmpBB", ")", ";", "NextMBBI", "=", "MBB", ".", "end", "(", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "LivePhysRegs", "LiveRegs", ";", "computeLiveIns", "(", "LiveRegs", ",", "MRI", ",", "*", "DoneBB", ")", ";", "computeLiveIns", "(", "LiveRegs", ",", "MRI", ",", "*", "StoreBB", ")", ";", "computeLiveIns", "(", "LiveRegs", ",", "MRI", ",", "*", "LoadCmpBB", ")", ";", "StoreBB", "->", "clearLiveIns", "(", ")", ";", "computeLiveIns", "(", "LiveRegs", ",", "MRI", ",", "*", "StoreBB", ")", ";", "LoadCmpBB", "->", "clearLiveIns", "(", ")", ";"], "ground_truth": ["computeLiveIns", "(", "LiveRegs", ",", "MRI", ",", "*", "LoadCmpBB", ")", ";"], "File": "ARMExpandPseudoInsts18", "Func": "ExpandCMP_SWAP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6905, "Length": 436, "Cover_Rate": 0.5669700910273082, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "strOpc", "=", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "}", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "BB", ";", "++", "It", ";", "MachineBasicBlock", "*", "loop1MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "loop2MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loop1MBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loop2MBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "transferSuccessors", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "loop1MBB", ")", ";", "BB", "=", "loop1MBB", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ldrOpc", ")", ",", "dest", ")", ".", "addReg", "(", "ptr", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addReg", "(", "dest", ")", ".", "addReg", "(", "oldval", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "exitMBB", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BB", "->", "addSuccessor", "(", "loop2MBB", ")", ";", "BB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "BB", "=", "loop2MBB", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "strOpc", ")", ",", "scratch", ")", ".", "addReg", "(", "newval", ")", ".", "addReg", "(", "ptr", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addReg", "(", "scratch", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "loop1MBB", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BB", "->", "addSuccessor", "(", "loop1MBB", ")", ";"], "ground_truth": ["BB", "->", "addSuccessor", "(", "exitMBB", ")", ";"], "File": "ARMISelLowering109", "Func": "EmitAtomicCmpSwap", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6906, "Length": 333, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "stackAlignment", "(", ")", "const", "{"], "ground_truth": ["return", "has<ISA_LIT>64", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "File": "MipsSubtarget (2)", "Func": "stackAlignment", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6907, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoopInfo", "(", ")", ";", "SmallVector", "<", "IntrinsicInst", "*", ",", "<NUM_LIT>", ">", "Gathers", ";", "SmallVector", "<", "IntrinsicInst", "*", ",", "<NUM_LIT>", ">", "Scatters", ";", "bool", "Changed", "=", "false", ";", "for", "(", "BasicBlock", "&", "BB", ":", "F", ")", "{", "for", "(", "Instruction", "&", "I", ":", "BB", ")", "{", "IntrinsicInst", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ";", "if", "(", "II", "&&", "II", "->", "getIntrinsicID", "(", ")", "==", "<STR_LIT>", "&&", "isa", "<", "FixedVectorType", ">", "(", "II", "->", "getType", "(", ")", ")", ")", "{", "Gathers", ".", "push_back", "(", "II", ")", ";"], "ground_truth": ["Changed", "|=", "optimiseAddress", "(", "II", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ",", "II", "->", "getParent", "(", ")", ",", "LI", ")", ";"], "File": "MVEGatherScatterLowering", "Func": "runOnFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6908, "Length": 132, "Cover_Rate": 0.3393316195372751, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vdupq_n_fv4sf", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vdupq_n_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6909, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_range_round_ps", "(", "__mmask16", "__U", ",", "__m512", "__A", ",", "__m512", "__B", ",", "int", "__C", ",", "const", "int", "__R", ")", "{", "return", "(", "__m512", ")", "__builtin_ia32_rangeps512_mask", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v16sf", ")", "__B", ",", "__C", ",", "(", "__v16sf", ")", "_mm512_setzero_ps", "(", ")", ",", "(", "__mmask16", ")", "__U", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512dqintrin", "Func": "_mm512_maskz_range_round_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6910, "Length": 66, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "performIntToFpCombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "performFpToIntCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "performFDivCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "performORCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "performSRLCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performIntrinsicCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "performExtendCombine", "(", "N", ",", "DCI", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "performBitcastCombine", "(", "N", ",", "DCI", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "performConcatVectorsCombine", "(", "N", ",", "DCI", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "performSelectCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performVSelectCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "<STR_LIT>", ":", "if", "(", "performTBISimplification", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DCI", ",", "DAG", ")", ")", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "return", "performSTORECombine", "(", "N", ",", "DCI", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "performBRCONDCombine", "(", "N", ",", "DCI", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "performTBZCombine", "(", "N", ",", "DCI", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "performCONDCombine", "(", "N", ",", "DCI", ",", "DAG", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AArch64ISelLowering114", "Func": "PerformDAGCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6911, "Length": 242, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "SrcReg", "=", "Src", ".", "getReg", "(", ")", ";", "if", "(", "Opc", "!=", "<STR_LIT>", ")", "{", "NewSrc", "=", "SrcReg", ";", "isKill", "=", "Src", ".", "isKill", "(", ")", ";", "isUndef", "=", "Src", ".", "isUndef", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "NewSrc", ")", "&&", "!", "MF", ".", "getRegInfo", "(", ")", ".", "constrainRegClass", "(", "NewSrc", ",", "RC", ")", ")", "return", "false", ";", "return", "true", ";", "}", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "SrcReg", ")", ")", "{", "ImplicitOp", "=", "Src", ";", "ImplicitOp", ".", "setImplicit", "(", ")", ";", "NewSrc", "=", "get<ISA_LIT>SubSuperRegister", "(", "Src", ".", "getReg", "(", ")", ",", "<NUM_LIT>", ")", ";", "MachineBasicBlock", "::", "LivenessQueryResult", "LQR", "=", "MI", "->", "getParent", "(", ")", "->", "computeRegisterLiveness", "(", "&", "getRegisterInfo", "(", ")", ",", "NewSrc", ",", "MI", ")", ";"], "ground_truth": ["switch", "(", "LQR", ")", "{"], "File": "X86InstrInfo (2)5", "Func": "classifyLEAReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6912, "Length": 127, "Cover_Rate": 0.3638968481375358, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isRegisterReservedByUser", "(", "Register", "R", ")", "const", "{"], "ground_truth": ["assert", "(", "R", "<", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "M68kSubtarget", "Func": "isRegisterReservedByUser", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6913, "Length": 17, "Cover_Rate": 0.6538461538461539, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_rot_epi8", "(", "__m128i", "__A", ",", "__m128i", "__B", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_vprotb", "(", "(", "__v16qi", ")", "__A", ",", "(", "__v16qi", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "xopintrin", "Func": "_mm_rot_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6914, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "readsLocalId", "(", "const", "IntrinsicInst", "*", "II", ")", "{", "switch", "(", "II", "->", "getIntrinsicID", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";"], "ground_truth": ["}"], "File": "FPGATargetTransformInfo", "Func": "readsLocalId", "Target": "FPGA", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6915, "Length": 40, "Cover_Rate": 0.8163265306122449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_aarch64_simd_oi", "__o", ";", "__o", "=", "__builtin_aarch64_ld2rdf", "(", "(", "const", "__builtin_aarch64_simd_df", "*", ")", "__a", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "float64x1_t", ")", "{", "__builtin_aarch64_get_dregoidf", "(", "__o", ",", "<NUM_LIT>", ")", "}", ";"], "ground_truth": ["ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "float64x1_t", ")", "{", "__builtin_aarch64_get_dregoidf", "(", "__o", ",", "<NUM_LIT>", ")", "}", ";"], "File": "arm", "Func": "neon2_vld2_dup_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6916, "Length": 53, "Cover_Rate": 0.7794117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "REG_P", "(", "target", ")", ")", "tmp", "=", "gen_reg_rtx", "(", "mode", ")", ";", "if", "(", "TARGET_P9_VECTOR", ")", "{", "unspec", "=", "gen_rtx_UNSPEC", "(", "mode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "op0", ",", "op1", ",", "sel", ")", ",", "UNSPEC_VPERMR", ")", ";", "}", "else", "{", "notx", "=", "gen_rtx_NOT", "(", "V16QImode", ",", "sel", ")", ";", "iorx", "=", "(", "TARGET_P8_VECTOR", "?", "gen_rtx_IOR", "(", "V16QImode", ",", "notx", ",", "notx", ")", ":", "gen_rtx_AND", "(", "V16QImode", ",", "notx", ",", "notx", ")", ")", ";"], "ground_truth": ["emit_insn", "(", "gen_rtx_SET", "(", "norreg", ",", "iorx", ")", ")", ";"], "File": "rs60006", "Func": "altivec_expand_vec_perm_le", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6917, "Length": 86, "Cover_Rate": 0.3346303501945525, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "call_used_regs", "[", "r", "]", ")", "{", "if", "(", "len", ">", "<NUM_LIT>", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "len", "=", "<NUM_LIT>", ";", "comma", "=", "<STR_LIT>", ";", "}", "len", "+=", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "comma", ",", "<STR_LIT>", ")", ";", "comma", "=", "<STR_LIT>", ";", "}", "if", "(", "fixed_regs", "[", "r", "]", ")", "{", "if", "(", "len", ">", "<NUM_LIT>", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "len", "=", "<NUM_LIT>", ";", "comma", "=", "<STR_LIT>", ";", "}", "len", "+=", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "comma", ",", "<STR_LIT>", ")", ";", "comma", "=", "<STR_LIT>", ";", "}", "if", "(", "len", ">", "<NUM_LIT>", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "comma", "=", "<STR_LIT>", ";", "}"], "ground_truth": ["len", "+=", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "comma", ",", "reg_class_names", "[", "(", "int", ")", "rs6000_regno_regclass", "[", "r", "]", "]", ")", ";"], "File": "rs60004", "Func": "rs6000_debug_reg_print", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6918, "Length": 139, "Cover_Rate": 0.3797814207650273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "llvm", "::", "ADDRESS_SPACE_SHARED", ":", "return", "<STR_LIT>", "::", "SHARED", ";", "case", "llvm", "::", "ADDRESS_SPACE_GENERIC", ":", "return", "<STR_LIT>", "::", "GENERIC", ";", "case", "llvm", "::", "ADDRESS_SPACE_PARAM", ":", "return", "<STR_LIT>", "::", "PARAM", ";", "case", "llvm", "::", "ADDRESS_SPACE_CONST", ":", "return", "<STR_LIT>", "::", "CONSTANT", ";", "default", ":", "break", ";", "}", "}", "return", "<STR_LIT>", "::", "GENERIC", ";"], "ground_truth": ["}"], "File": "NVPTXISelDAGToDAG17", "Func": "getCodeAddrSpace", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6919, "Length": 52, "Cover_Rate": 0.33121019108280253, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MF", ")", "return", "RegList", ";", "const", "Function", "*", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "if", "(", "F", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ")", "{", "return", "CSR_NoRegs_SaveList", ";", "}", "else", "if", "(", "F", "->", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "{", "if", "(", "STI", ".", "isMClass", "(", ")", ")", "{"], "ground_truth": ["return", "CSR_AAPCS_SaveList", ";"], "File": "ARMBaseRegisterInfo15", "Func": "getCalleeSavedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6920, "Length": 59, "Cover_Rate": 0.45384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_permutexvar_epi8", "(", "__m512i", "__W", ",", "__mmask64", "__M", ",", "__m512i", "__A", ",", "__m512i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m512i", ")", "__builtin_ia32_permvarqi512_mask", "(", "(", "__v64qi", ")", "__B", ",", "(", "__v64qi", ")", "__A", ",", "(", "__v64qi", ")", "__W", ",", "(", "__mmask64", ")", "__M", ")", ";"], "File": "avx512vbmiintrin", "Func": "_mm512_mask_permutexvar_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6921, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "CopyVT", "=", "VA", ".", "getValVT", "(", ")", ";", "if", "(", "(", "CopyVT", "==", "<STR_LIT>", "||", "CopyVT", "==", "<STR_LIT>", ")", "&&", "(", "(", "Is64Bit", "||", "Ins", "[", "i", "]", ".", "Flags", ".", "isInReg", "(", ")", ")", "&&", "!", "Subtarget", "->", "hasSSE1", "(", ")", ")", ")", "{", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "}", "SDValue", "Val", ";", "if", "(", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", "||", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "isScalarFPTypeInSSEReg", "(", "VA", ".", "getValVT", "(", ")", ")", ")", "CopyVT", "=", "<STR_LIT>", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "InFlag", "}", ";", "Chain", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "CopyVT", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Ops", ")", ",", "<NUM_LIT>", ")", ";", "Val", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "if", "(", "CopyVT", "!=", "VA", ".", "getValVT", "(", ")", ")", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "X86ISelLowering116", "Func": "LowerCallResult", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6922, "Length": 172, "Cover_Rate": 0.4562334217506631, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "dst", "=", "destmem", ",", "src", "=", "*", "srcmem", ",", "tempreg", ";", "enum", "insn_code", "code", ";", "machine_mode", "move_mode", ";", "int", "piece_size", ",", "i", ";", "piece_size", "=", "<NUM_LIT>", "<<", "floor_log2", "(", "size_to_move", ")", ";", "while", "(", "!", "int_mode_for_size", "(", "piece_size", "*", "BITS_PER_UNIT", ",", "<NUM_LIT>", ")", ".", "exists", "(", "&", "move_mode", ")", "||", "(", "code", "=", "optab_handler", "(", "mov_optab", ",", "move_mode", ")", ")", "==", "CODE_FOR_nothing", ")", "{", "gcc_assert", "(", "piece_size", ">", "<NUM_LIT>", ")", ";", "piece_size", ">>=", "<NUM_LIT>", ";", "}", "if", "(", "GET_MODE_SIZE", "(", "move_mode", ")", ">", "GET_MODE_SIZE", "(", "word_mode", ")", ")", "{", "int", "nunits", "=", "GET_MODE_SIZE", "(", "move_mode", ")", "/", "GET_MODE_SIZE", "(", "word_mode", ")", ";", "if", "(", "!", "mode_for_vector", "(", "word_mode", ",", "nunits", ")", ".", "exists", "(", "&", "move_mode", ")", "||", "(", "code", "=", "optab_handler", "(", "mov_optab", ",", "move_mode", ")", ")", "==", "CODE_FOR_nothing", ")", "{", "move_mode", "=", "word_mode", ";", "piece_size", "=", "GET_MODE_SIZE", "(", "move_mode", ")", ";", "code", "=", "optab_handler", "(", "mov_optab", ",", "move_mode", ")", ";", "}"], "ground_truth": ["}"], "File": "i386-expand", "Func": "emit_memmov", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6923, "Length": 155, "Cover_Rate": 0.46130952380952384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PostRASchedStrategy", "::", "schedNode", "(", "SUnit", "*", "SU", ",", "bool", "IsTopNode", ")", "{"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "SU", "->", "NodeNum", "<<", "<STR_LIT>", ";", ")", ";"], "File": "SystemZMachineScheduler14", "Func": "schedNode", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6924, "Length": 29, "Cover_Rate": 0.6590909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsVSSReg", "(", "unsigned", "Reg", ",", "MachineRegisterInfo", "&", "MRI", ")", "{", "return", "IsRegInClass", "(", "Reg", ",", "&", "<STR_LIT>", ",", "MRI", ")", ";"], "ground_truth": ["}"], "File": "PPCVSXCopy", "Func": "IsVSSReg", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6925, "Length": 23, "Cover_Rate": 0.92, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Value", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "O", "<<", "Value", ";"], "ground_truth": ["}", "else", "printOperand", "(", "MI", ",", "OpNum", ",", "O", ")", ";"], "File": "RISCVInstPrinter25", "Func": "printUimm32contig0Operand", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6926, "Length": 29, "Cover_Rate": 0.46774193548387094, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "Val", "==", "<NUM_LIT>", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Val", ")", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeT2ShifterImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6927, "Length": 34, "Cover_Rate": 0.6181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "runOnModule", "(", "Module", "&", "M", ")", "override", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "getPassName", "(", ")", "<<", "'\\n'", ")", ";", "if", "(", "skipModule", "(", "M", ")", ")", "return", "false", ";", "bool", "Changed", "=", "false", ";", "PromotionCacheTy", "PromotionCache", ";", "for", "(", "auto", "&", "MF", ":", "M", ")", "{", "Changed", "|=", "runOnFunction", "(", "MF", ",", "PromotionCache", ")", ";", "}"], "ground_truth": ["return", "Changed", ";"], "File": "AArch64PromoteConstant14", "Func": "runOnModule", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6928, "Length": 62, "Cover_Rate": 0.9841269841269841, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "ToVT", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "FromVT", ".", "getVectorNumElements", "(", ")", "==", "ToVT", ".", "getVectorNumElements", "(", ")", ")", ";", "EVT", "ToEltVT", "=", "ToVT", ".", "getVectorElementType", "(", ")", ";", "EVT", "FromEltVT", "=", "FromVT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "NumElements", "=", "<NUM_LIT>", ";", "if", "(", "FromEltVT", "==", "<STR_LIT>", "&&", "(", "ToEltVT", "==", "<STR_LIT>", "||", "ToEltVT", "==", "<STR_LIT>", ")", ")", "NumElements", "=", "<NUM_LIT>", ";", "if", "(", "FromEltVT", "==", "<STR_LIT>", "&&", "ToEltVT", "==", "<STR_LIT>", ")", "NumElements", "=", "<NUM_LIT>", ";", "if", "(", "NumElements", "==", "<NUM_LIT>", "||", "FromVT", ".", "getVectorNumElements", "(", ")", "==", "NumElements", "||", "FromVT", ".", "getVectorNumElements", "(", ")", "%", "NumElements", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "auto", "isVMOVNOriginalMask", "=", "[", "&", "]", "(", "ArrayRef", "<", "int", ">", "M", ",", "bool", "rev", ")", "{", "unsigned", "NumElts", "=", "ToVT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "NumElts", "!=", "M", ".", "size", "(", ")", "||", "(", "ToVT", "!=", "<STR_LIT>", "&&", "ToVT", "!=", "<STR_LIT>", ")", ")", "return", "false", ";", "unsigned", "Off0", "=", "rev", "?", "NumElts", ":", "<NUM_LIT>", ";", "unsigned", "Off1", "=", "rev", "?", "<NUM_LIT>", ":", "NumElts", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElts", ";", "i", "+=", "<NUM_LIT>", ")", "{", "if", "(", "M", "[", "i", "]", ">=", "<NUM_LIT>", "&&", "M", "[", "i", "]", "!=", "(", "int", ")", "(", "Off0", "+", "i", "/", "<NUM_LIT>", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "M", "[", "i", "+", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", "&&", "M", "[", "i", "+", "<NUM_LIT>", "]", "!=", "(", "int", ")", "(", "Off1", "+", "i", "/", "<NUM_LIT>", ")", ")", "return", "false", ";"], "File": "ARMISelLowering104", "Func": "PerformSplittingToNarrowingStores", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6929, "Length": 258, "Cover_Rate": 0.38392857142857145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "AlignVectors", "::", "getAlignFromValue", "(", "const", "Value", "*", "V", ")", "const", "->", "Align", "{"], "ground_truth": ["const", "auto", "*", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "V", ")", ";"], "File": "HexagonVectorCombine", "Func": "getAlignFromValue", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6930, "Length": 27, "Cover_Rate": 0.6428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "REG_P", "(", "x", ")", "&&", "(", "mode", "==", "TFmode", "||", "mode", "==", "TImode", ")", "&&", "mode", "==", "GET_MODE", "(", "x", ")", "&&", "FP_REGNUM_P", "(", "REGNO", "(", "x", ")", ")", "&&", "!", "TARGET_SIMD", "&&", "reg_class_subset_p", "(", "rclass", ",", "FP_REGS", ")", ")", "{", "if", "(", "mode", "==", "TFmode", ")", "sri", "->", "icode", "=", "CODE_FOR_aarch64_reload_movtf", ";"], "ground_truth": ["else", "if", "(", "mode", "==", "TImode", ")", "sri", "->", "icode", "=", "CODE_FOR_aarch64_reload_movti", ";"], "File": "aarch642", "Func": "aarch64_secondary_reload", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6931, "Length": 68, "Cover_Rate": 0.4657534246575342, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "=", "ELF", "::", "R_MIPS_CALL16", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MIPS_GOT16", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MIPS_HI16", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MIPS_LO16", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MIPS_TLS_GD", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MIPS_TLS_GOTTPREL", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MIPS_TLS_TPREL_HI16", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MIPS_TLS_TPREL_LO16", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MIPS_TLS_LDM", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MIPS_TLS_DTPREL_HI16", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MIPS_TLS_DTPREL_LO16", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MIPS_PC16", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MIPS_GOT_PAGE", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MIPS_GOT_OFST", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MIPS_GOT_DISP", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "setRType", "(", "(", "unsigned", ")", "ELF", "::", "R_MIPS_GPREL16", ",", "Type", ")", ";", "Type", "=", "setRType2", "(", "(", "unsigned", ")", "ELF", "::", "R_MIPS_SUB", ",", "Type", ")", ";"], "ground_truth": ["Type", "=", "setRType3", "(", "(", "unsigned", ")", "ELF", "::", "R_MIPS_HI16", ",", "Type", ")", ";"], "File": "MipsELFObjectWriter31", "Func": "GetRelocType", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6932, "Length": 213, "Cover_Rate": 0.3830935251798561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>InstrBits", "(", ")", "{"], "ground_truth": ["}"], "File": "TPCMCCodeEmitter", "Func": "~TPCInstrBits", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6933, "Length": 6, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int32x4_t", "result", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ",", "<STR_LIT>", "(", "c", ")", ":", ")", ";", "return", "result", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vmlsq_n_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6934, "Length": 33, "Cover_Rate": 0.7333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "ECX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "{", "HasF16C", "=", "true", ";", "ToggleFeature", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "IsIntel", "&&", "(", "(", "ECX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ")", "{", "HasRDRAND", "=", "true", ";", "ToggleFeature", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "(", "ECX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "{", "HasCmpxchg16b", "=", "true", ";", "ToggleFeature", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "IsIntel", "||", "IsAMD", ")", "{", "unsigned", "Family", "=", "<NUM_LIT>", ";", "unsigned", "Model", "=", "<NUM_LIT>", ";", "<ISA_LIT>_MC", "::", "DetectFamilyModel", "(", "EAX", ",", "Family", ",", "Model", ")", ";", "if", "(", "IsAMD", "||", "(", "Family", "==", "<NUM_LIT>", "&&", "Model", ">=", "<NUM_LIT>", ")", ")", "{", "IsBTMemSlow", "=", "true", ";", "ToggleFeature", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "IsIntel", "&&", "(", "(", "Family", "==", "<NUM_LIT>", "&&", "Model", "==", "<NUM_LIT>", ")", "||", "(", "Family", "==", "<NUM_LIT>", "&&", "Model", "==", "<NUM_LIT>", ")", "||", "(", "Family", "==", "<NUM_LIT>", "&&", "Model", "==", "<NUM_LIT>", ")", "||", "(", "Family", "==", "<NUM_LIT>", "&&", "Model", "==", "<NUM_LIT>", ")", "||", "(", "Family", "==", "<NUM_LIT>", "&&", "Model", "==", "<NUM_LIT>", ")", "||", "(", "Family", "==", "<NUM_LIT>", "&&", "Model", "==", "<NUM_LIT>", ")", "||", "(", "Family", "==", "<NUM_LIT>", "&&", "Model", "==", "<NUM_LIT>", ")", "||", "(", "Family", "==", "<NUM_LIT>", "&&", "Model", "==", "<NUM_LIT>", ")", "||", "(", "Family", "==", "<NUM_LIT>", "&&", "Model", "==", "<NUM_LIT>", ")", ")", ")", "{", "IsUAMemFast", "=", "true", ";", "ToggleFeature", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "Family", "==", "<NUM_LIT>", "&&", "(", "Model", "==", "<NUM_LIT>", "||", "Model", "==", "<NUM_LIT>", "||", "Model", "==", "<NUM_LIT>", "||", "Model", "==", "<NUM_LIT>", "||", "Model", "==", "<NUM_LIT>", ")", ")", "{", "<ISA_LIT>ProcFamily", "=", "IntelAtom", ";", "UseLeaForSP", "=", "true", ";", "ToggleFeature", "(", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "Family", "==", "<NUM_LIT>", "&&", "(", "Model", "==", "<NUM_LIT>", "||", "Model", "==", "<NUM_LIT>", "||", "Model", "==", "<NUM_LIT>", ")", ")", "{", "<ISA_LIT>ProcFamily", "=", "IntelSLM", ";", "}", "unsigned", "MaxExtLevel", ";", "<ISA_LIT>_MC", "::", "GetCpuIDAndInfo", "(", "<NUM_LIT>", ",", "&", "MaxExtLevel", ",", "&", "EBX", ",", "&", "ECX", ",", "&", "EDX", ")", ";", "if", "(", "MaxExtLevel", ">=", "<NUM_LIT>", ")", "{", "<ISA_LIT>_MC", "::", "GetCpuIDAndInfo", "(", "<NUM_LIT>", ",", "&", "EAX", ",", "&", "EBX", ",", "&", "ECX", ",", "&", "EDX", ")", ";", "if", "(", "(", "EDX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "{", "Has<ISA_LIT>_64", "=", "true", ";", "ToggleFeature", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "(", "ECX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "{", "HasLZCNT", "=", "true", ";", "ToggleFeature", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "IsIntel", "&&", "(", "(", "ECX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ")", "{"], "ground_truth": ["HasPRFCHW", "=", "true", ";"], "File": "X86Subtarget17", "Func": "AutoDetectSubtargetFeatures", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6935, "Length": 406, "Cover_Rate": 0.30007390983000737, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsVarArg", "=", "MF", ".", "getFunction", "(", ")", "->", "isVarArg", "(", ")", ";", "if", "(", "IsVarArg", ")", "for", "(", "unsigned", "I", "=", "MFI", "->", "getVarArgsFirstGPR", "(", ")", ";", "I", "<", "<STR_LIT>", ";", "++", "I", ")", "MRI", ".", "setPhysRegUsed", "(", "<STR_LIT>", "[", "I", "]", ")", ";", "if", "(", "HasFP", ")", "MRI", ".", "setPhysRegUsed", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "MFFrame", "->", "hasCalls", "(", ")", ")", "MRI", ".", "setPhysRegUsed", "(", "<STR_LIT>", ")", ";"], "File": "SystemZFrameLowering", "Func": "processFunctionBeforeCalleeSavedScan", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6936, "Length": 71, "Cover_Rate": 0.32272727272727275, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "CanonicalVT", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "}", "}", "else", "{", "assert", "(", "VT", ".", "is128BitVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "switch", "(", "Val", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ")", "{", "case", "<NUM_LIT>", ":", "CanonicalVT", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "CanonicalVT", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "CanonicalVT", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "CanonicalVT", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "}", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "assign", "(", "CanonicalVT", ".", "getVectorNumElements", "(", ")", ",", "Val", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "CanonicalVT", ",", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", ".", "size", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Res", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering109", "Func": "BuildSplat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6937, "Length": 155, "Cover_Rate": 0.5218855218855218, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "vec_float4", "vec_min", "(", "vec_float4", "a", ",", "vec_float4", "b", ")", "{"], "ground_truth": ["return", "(", "spu_sel", "(", "a", ",", "b", ",", "spu_cmpgt", "(", "a", ",", "b", ")", ")", ")", ";"], "File": "vmx2spu", "Func": "vec_min", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6938, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "EABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "EABIHF", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABIHF", "||", "isTargetAndroid", "(", ")", ")", "&&", "!", "isTargetDarwin", "(", ")", "&&", "!", "isTargetWindows", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)1", "Func": "isTargetEHABICompatible", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6939, "Length": 58, "Cover_Rate": 0.90625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isVREVMask", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", "M", ",", "EVT", "VT", ",", "unsigned", "BlockSize", ")", "{", "assert", "(", "(", "BlockSize", "==", "<NUM_LIT>", "||", "BlockSize", "==", "<NUM_LIT>", "||", "BlockSize", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "EltSz", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "EltSz", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "BlockElts", "=", "M", "[", "<NUM_LIT>", "]", "+", "<NUM_LIT>", ";", "if", "(", "M", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", ")", "BlockElts", "=", "BlockSize", "/", "EltSz", ";", "if", "(", "BlockSize", "<=", "EltSz", "||", "BlockSize", "!=", "BlockElts", "*", "EltSz", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "if", "(", "M", "[", "i", "]", "<", "<NUM_LIT>", ")", "continue", ";"], "ground_truth": ["if", "(", "(", "unsigned", ")", "M", "[", "i", "]", "!=", "(", "i", "-", "i", "%", "BlockElts", ")", "+", "(", "BlockElts", "-", "<NUM_LIT>", "-", "i", "%", "BlockElts", ")", ")", "return", "false", ";"], "File": "ARMISelLowering131", "Func": "isVREVMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6940, "Length": 166, "Cover_Rate": 0.9707602339181286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "callsEhReturn", "(", ")", "const", "{", "return", "CallsEhReturn", ";"], "ground_truth": ["}"], "File": "SICMachineFunction", "Func": "callsEhReturn", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6941, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32_t", "encodeStackAdjustment", "(", "uint32_t", "StackSize", ")", "const", "{"], "ground_truth": ["return", "(", "StackSize", "/", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";"], "File": "ARM64AsmBackend", "Func": "encodeStackAdjustment", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6942, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_32BIT", "&&", "mode", "==", "TImode", ")", "return", "false", ";", "if", "(", "DECIMAL_FLOAT_MODE_P", "(", "mode", ")", ")", "return", "default_decimal_float_supported_p", "(", ")", ";"], "ground_truth": ["else", "if", "(", "TARGET_FLOAT128_TYPE", "&&", "(", "mode", "==", "KFmode", "||", "mode", "==", "IFmode", ")", ")", "return", "true", ";"], "File": "rs6000", "Func": "rs6000_scalar_mode_supported_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6943, "Length": 41, "Cover_Rate": 0.7192982456140351, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Function", "*", "I", "=", "<STR_LIT>", "(", "II", ".", "getModule", "(", ")", ",", "NewIntr", ",", "ArgTys", ")", ";", "CallInst", "*", "NewCall", "=", "IC", ".", "Builder", ".", "CreateCall", "(", "I", ",", "Args", ")", ";", "NewCall", "->", "takeName", "(", "&", "II", ")", ";", "NewCall", "->", "copyMetadata", "(", "II", ")", ";", "if", "(", "isa", "<", "FPMathOperator", ">", "(", "NewCall", ")", ")", "NewCall", "->", "copyFastMathFlags", "(", "&", "II", ")", ";", "if", "(", "!", "II", ".", "getType", "(", ")", "->", "isVoidTy", "(", ")", ")", "IC", ".", "replaceInstUsesWith", "(", "II", ",", "NewCall", ")", ";"], "ground_truth": ["return", "IC", ".", "eraseInstFromFunction", "(", "II", ")", ";"], "File": "AMDGPUInstCombineIntrinsic11", "Func": "modifyIntrinsicCall", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6944, "Length": 95, "Cover_Rate": 0.4947916666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "mcii", ",", "const", "MCSubtargetInfo", "&", "sti", ",", "MCContext", "&", "ctx", ")", ":", "MCII", "(", "mcii", ")", ",", "STI", "(", "sti", ")", "{"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter10", "Func": "ARMMCCodeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6945, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512", ")", "__builtin_ia32_vfnmaddps512_mask3", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v16sf", ")", "__B", ",", "(", "__v16sf", ")", "__C", ",", "(", "__mmask16", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_mask3_fnmadd_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6946, "Length": 30, "Cover_Rate": 0.5172413793103449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "Binary", "|=", "<NUM_LIT>", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Binary", "|=", "<NUM_LIT>", "<<", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "Binary", "|=", "<NUM_LIT>", "<<", "<STR_LIT>", ";", "break", ";"], "File": "ARMCodeEmitter19", "Func": "getAddrModeUPBits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6947, "Length": 33, "Cover_Rate": 0.39285714285714285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<ISA_LIT>FI", "->", "getEmitNOAT", "(", ")", ")", "OutStreamer", "->", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", ")", ")", ";", "OutStreamer", "->", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", ")", ")", ";", "OutStreamer", "->", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", ")", ")", ";", "OutStreamer", "->", "EmitRawText", "(", "<STR_LIT>", "+", "Twine", "(", "CurrentFnSym", "->", "getName", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "Cpu0AsmPrinter", "Func": "EmitFunctionBodyEnd", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6948, "Length": 55, "Cover_Rate": 0.7638888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Size", ">", "<NUM_LIT>", "&&", "Size", "<=", "SSThreshold", ";"], "ground_truth": ["}"], "File": "Cpu0TargetObjectFile", "Func": "IsInSmallSection", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6949, "Length": 10, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vaddvaq_p_uv16qi", "(", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vaddvaq_p_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6950, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterELFStreamer", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "createMCStreamer", ")", ";", "TargetRegistry", "::", "RegisterObjectTargetStreamer", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>ObjectTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterAsmTargetStreamer", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "createMCAsmTargetStreamer", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCAsmBackend", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>AsmBackend", ")", ";"], "File": "AVRMCTargetDesc12", "Func": "LLVMInitializeAVRTargetMC", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6951, "Length": 44, "Cover_Rate": 0.37606837606837606, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "setInfoSVEStN", "<", "<NUM_LIT>", ">", "(", "*", "this", ",", "DL", ",", "Info", ",", "I", ")", ";", "case", "<STR_LIT>", ":", "return", "setInfoSVEStN", "<", "<NUM_LIT>", ">", "(", "*", "this", ",", "DL", ",", "Info", ",", "I", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "Info", ".", "opc", "=", "<STR_LIT>", ";", "uint64_t", "NumElts", "=", "DL", ".", "getTypeSizeInBits", "(", "I", ".", "getType", "(", ")", ")", "/", "<NUM_LIT>", ";", "Info", ".", "memVT", "=", "EVT", "::", "getVectorVT", "(", "I", ".", "getType", "(", ")", "->", "getContext", "(", ")", ",", "<STR_LIT>", ",", "NumElts", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "I", ".", "getNumArgOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Info", ".", "align", ".", "reset", "(", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "Info", ".", "opc", "=", "<STR_LIT>", ";", "unsigned", "NumElts", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "ArgI", "=", "<NUM_LIT>", ",", "ArgE", "=", "I", ".", "getNumArgOperands", "(", ")", ";", "ArgI", "<", "ArgE", ";", "++", "ArgI", ")", "{", "Type", "*", "ArgTy", "=", "I", ".", "getArgOperand", "(", "ArgI", ")", "->", "getType", "(", ")", ";", "if", "(", "!", "ArgTy", "->", "isVectorTy", "(", ")", ")", "break", ";", "NumElts", "+=", "DL", ".", "getTypeSizeInBits", "(", "ArgTy", ")", "/", "<NUM_LIT>", ";", "}", "Info", ".", "memVT", "=", "EVT", "::", "getVectorVT", "(", "I", ".", "getType", "(", ")", "->", "getContext", "(", ")", ",", "<STR_LIT>", ",", "NumElts", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "I", ".", "getNumArgOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Info", ".", "align", ".", "reset", "(", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOStore", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "PointerType", "*", "PtrTy", "=", "cast", "<", "PointerType", ">", "(", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";"], "ground_truth": ["Info", ".", "opc", "=", "<STR_LIT>", ";"], "File": "AArch64ISelLowering10", "Func": "getTgtMemIntrinsic", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6952, "Length": 360, "Cover_Rate": 0.35294117647058826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "tree", "make_attribute", "(", "const", "char", "*", "name", ",", "const", "char", "*", "arg_name", ",", "tree", "chain", ")", "{", "tree", "attr_name", ";", "tree", "attr_arg_name", ";", "tree", "attr_args", ";", "tree", "attr", ";", "attr_name", "=", "get_identifier", "(", "name", ")", ";", "attr_arg_name", "=", "build_string", "(", "strlen", "(", "arg_name", ")", ",", "arg_name", ")", ";"], "ground_truth": ["attr_args", "=", "tree_cons", "(", "NULL_TREE", ",", "attr_arg_name", ",", "NULL_TREE", ")", ";"], "File": "i3864", "Func": "make_attribute", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6953, "Length": 60, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "pair", "<", "SDValue", ",", "int", ">", "BO", "=", "getBaseAndOffset", "(", "L", "->", "getBasePtr", "(", ")", ")", ";", "if", "(", "BO", ".", "first", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "GlobalAddressSDNode", "*", "GA", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "BO", ".", "first", ")", ")", "{"], "ground_truth": ["auto", "&", "HTM", "=", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "&", ">", "(", "getTargetMachine", "(", ")", ")", ";"], "File": "HexagonISelLowering1", "Func": "shouldReduceLoadWidth", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6954, "Length": 67, "Cover_Rate": 0.4240506329113924, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "IssueWidth", "=", "TSM", ".", "getIssueWidth", "(", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "IssueWidth", "*", "NOOPsToAdd", ";", "i", "!=", "e", ";", "++", "i", ")", "BuildMI", "(", "*", "MBB", ",", "MBBI", ",", "DL", ",", "TSM", ".", "getInstrInfo", "(", ")", "->", "get", "(", "<STR_LIT>", ")", ")", ";"], "File": "X86PadShortFunction (2)1", "Func": "addPadding", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6955, "Length": 59, "Cover_Rate": 0.7195121951219512, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCInstLowering", ".", "Lower", "(", "MI", ",", "TmpInst", ")", ";", "TmpInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "OutStreamer", "->", "EmitInstruction", "(", "TmpInst", ",", "STI", ")", ";", "}", "else", "{"], "ground_truth": ["OutStreamer", "->", "EmitInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "LPCC", "::", "ICC_T", ")", ",", "STI", ")", ";"], "File": "LanaiAsmPrinter1", "Func": "emitCallInstruction", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6956, "Length": 71, "Cover_Rate": 0.30869565217391304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Load", "=", "getShuffleVectorZeroOrUndef", "(", "Load", ",", "<NUM_LIT>", ",", "true", ",", "Subtarget", ",", "DAG", ")", ";", "Load", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Load", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Or", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Load", ")", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Bias", ")", ")", ")", ";", "Or", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Or", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Sub", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Or", ",", "Bias", ")", ";"], "ground_truth": ["EVT", "DestVT", "=", "Op", ".", "getValueType", "(", ")", ";"], "File": "X86ISelLowering116", "Func": "LowerUINT_TO_FP_i32", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6957, "Length": 170, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "va_granularity", ";"], "ground_truth": ["}"], "File": "host-mingw322", "Func": "mingw32_gt_pch_alloc_granularity", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6958, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cmpge_ss", "(", "__m128", "__A", ",", "__m128", "__B", ")", "{", "static", "const", "__vector", "unsigned", "int", "__mask", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "__v4sf", "__a", ",", "__b", ",", "__c", ";", "__a", "=", "vec_splat", "(", "(", "__v4sf", ")", "__A", ",", "<NUM_LIT>", ")", ";", "__b", "=", "vec_splat", "(", "(", "__v4sf", ")", "__B", ",", "<NUM_LIT>", ")", ";", "__c", "=", "(", "__v4sf", ")", "vec_cmpge", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["return", "(", "(", "__m128", ")", "vec_sel", "(", "(", "__v4sf", ")", "__A", ",", "__c", ",", "__mask", ")", ")", ";"], "File": "xmmintrin2", "Func": "_mm_cmpge_ss", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6959, "Length": 100, "Cover_Rate": 0.9900990099009901, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Src", ".", "getOperand", "(", "Idx", ")", ".", "isUndef", "(", ")", "&&", "Src", ".", "getConstantOperandAPInt", "(", "Idx", ")", ".", "isNegative", "(", ")", ")", "Imm", ".", "setBit", "(", "Idx", ")", ";", "}", "return", "DAG", ".", "getConstant", "(", "Imm", ",", "SDLoc", "(", "N", ")", ",", "VT", ")", ";", "}", "unsigned", "EltWidth", "=", "SrcVT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "Src", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getScalarValueSizeInBits", "(", ")", "==", "EltWidth", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "SDValue", "NotSrc", "=", "IsNOT", "(", "Src", ",", "DAG", ")", ")", "{"], "ground_truth": ["SDLoc", "DL", "(", "N", ")", ";"], "File": "X86ISelLowering108", "Func": "combineMOVMSK", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6960, "Length": 122, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_broadcast_f64x2", "(", "__mmask8", "__M", ",", "__m128d", "__A", ")", "{", "return", "(", "__m256d", ")", "__builtin_ia32_broadcastf64x2_256_mask", "(", "(", "__v2df", ")", "__A", ",", "(", "__v4df", ")", "_mm256_setzero_ps", "(", ")", ",", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512vldqintrin", "Func": "_mm256_maskz_broadcast_f64x2", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6961, "Length": 44, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "RegNo", "/", "<NUM_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "MipsDisassembler", "Func": "DecodeAFGR64RegisterClass", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6962, "Length": 31, "Cover_Rate": 0.44285714285714284, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NumBytes", "=", "NumBits", "/", "<NUM_LIT>", ";", "if", "(", "!", "isPowerOf2_64", "(", "NumBits", ")", ")", "NumBytes", "=", "<NUM_LIT>", ";", "}", "if", "(", "!", "AM", ".", "Scale", ")", "{", "int64_t", "Offset", "=", "AM", ".", "BaseOffs", ";", "if", "(", "Offset", ">=", "-", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "&&", "Offset", "<=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", "return", "true", ";", "unsigned", "shift", "=", "Log2_64", "(", "NumBytes", ")", ";"], "ground_truth": ["if", "(", "NumBytes", "&&", "Offset", ">", "<NUM_LIT>", "&&", "(", "Offset", "/", "NumBytes", ")", "<=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", "&&", "(", "Offset", ">>", "shift", ")", "<<", "shift", "==", "Offset", ")", "return", "true", ";"], "File": "AArch64ISelLowering116", "Func": "isLegalAddressingMode", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6963, "Length": 101, "Cover_Rate": 0.47417840375586856, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Disassembler", "(", "const", "MCSubtargetInfo", "&", "STI", ",", "MCContext", "&", "Ctx", ")", ":", "MCDisassembler", "(", "STI", ",", "Ctx", ")", "{"], "ground_truth": ["}"], "File": "AArch64Disassembler32", "Func": "AArch64Disassembler", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6964, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCSymbol", "*", "AUIPCSymbol", "=", "&", "AUIPCSRE", "->", "getSymbol", "(", ")", ";", "for", "(", "const", "MCFixup", "&", "F", ":", "DF", "->", "getFixups", "(", ")", ")", "{", "if", "(", "F", ".", "getOffset", "(", ")", "!=", "AUIPCSymbol", "->", "getOffset", "(", ")", ")", "continue", ";", "switch", "(", "(", "unsigned", ")", "F", ".", "getKind", "(", ")", ")", "{", "default", ":", "continue", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "&", "F", ";", "}"], "ground_truth": ["}"], "File": "RISCVMCExpr13", "Func": "getPCRelHiFixup", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6965, "Length": 70, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "STI", ".", "isTargetWindowsCoreCLR", "(", ")", ")", "{", "if", "(", "InProlog", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "emitStackProbeInline", "(", "MF", ",", "MBB", ",", "MBBI", ",", "DL", ",", "false", ")", ";", "}", "}", "else", "{", "emitStackProbeCall", "(", "MF", ",", "MBB", ",", "MBBI", ",", "DL", ",", "InProlog", ",", "InstrNum", ")", ";"], "ground_truth": ["}"], "File": "X86FrameLowering (2)3", "Func": "emitStackProbe", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6966, "Length": 71, "Cover_Rate": 0.5725806451612904, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "yaml", "::", "<ISA_LIT>MachineFunctionInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)1", "Func": "createDefaultFuncInfoYAML", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6967, "Length": 9, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>64Disassembler", "(", "const", "MCSubtargetInfo", "&", "STI", ",", "MCContext", "&", "Ctx", ",", "bool", "bigEndian", ")", ":", "<ISA_LIT>DisassemblerBase", "(", "STI", ",", "Ctx", ",", "bigEndian", ")", "{"], "ground_truth": ["}"], "File": "MipsDisassembler10", "Func": "Mips64Disassembler", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6968, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Sym", "->", "getType", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "Sym", "->", "isUndefined", "(", ")", ")", "getTargetStreamer", "(", ")", "->", "emitGlobalType", "(", "Sym", ")", ";", "}", "else", "if", "(", "Sym", "->", "getType", "(", ")", "==", "<STR_LIT>", ")", "getTargetStreamer", "(", ")", "->", "emitTagType", "(", "Sym", ")", ";", "else", "if", "(", "Sym", "->", "getType", "(", ")", "==", "<STR_LIT>", ")", "getTargetStreamer", "(", ")", "->", "emitTableType", "(", "Sym", ")", ";", "}", "DenseSet", "<", "MCSymbol", "*", ">", "InvokeSymbols", ";", "for", "(", "const", "auto", "&", "F", ":", "M", ")", "{", "if", "(", "F", ".", "isIntrinsic", "(", ")", ")", "continue", ";", "if", "(", "F", ".", "isDeclarationForLinker", "(", ")", ")", "{", "SmallVector", "<", "MVT", ",", "<NUM_LIT>", ">", "Results", ";", "SmallVector", "<", "MVT", ",", "<NUM_LIT>", ">", "Params", ";", "computeSignatureVTs", "(", "F", ".", "getFunctionType", "(", ")", ",", "&", "F", ",", "F", ",", "TM", ",", "Params", ",", "Results", ")", ";", "auto", "Signature", "=", "signatureFromMVTs", "(", "Results", ",", "Params", ")", ";", "bool", "InvokeDetected", "=", "false", ";", "auto", "*", "Sym", "=", "getMCSymbolForFunction", "(", "&", "F", ",", "<STR_LIT>", "||", "<STR_LIT>", ",", "Signature", ".", "get", "(", ")", ",", "InvokeDetected", ")", ";", "if", "(", "InvokeDetected", "&&", "!", "InvokeSymbols", ".", "insert", "(", "Sym", ")", ".", "second", ")", "continue", ";", "Sym", "->", "setType", "(", "<STR_LIT>", ")", ";", "if", "(", "!", "Sym", "->", "getSignature", "(", ")", ")", "{", "Sym", "->", "setSignature", "(", "Signature", ".", "get", "(", ")", ")", ";", "addSignature", "(", "std", "::", "move", "(", "Signature", ")", ")", ";", "}", "else", "{", "Signature", ".", "reset", "(", ")", ";", "}", "getTargetStreamer", "(", ")", "->", "emitFunctionType", "(", "Sym", ")", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "{", "StringRef", "Name", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", ";", "Sym", "->", "setImportModule", "(", "storeName", "(", "Name", ")", ")", ";", "getTargetStreamer", "(", ")", "->", "emitImportModule", "(", "Sym", ",", "Name", ")", ";", "}", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "{", "StringRef", "Name", "=", "InvokeDetected", "?", "Sym", "->", "getName", "(", ")", ":", "F", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", ";", "Sym", "->", "setImportName", "(", "storeName", "(", "Name", ")", ")", ";", "getTargetStreamer", "(", ")", "->", "emitImportName", "(", "Sym", ",", "Name", ")", ";", "}", "}", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "{", "auto", "*", "Sym", "=", "cast", "<", "MCSymbolWasm", ">", "(", "getSymbol", "(", "&", "F", ")", ")", ";", "StringRef", "Name", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", ";"], "ground_truth": ["Sym", "->", "setExportName", "(", "storeName", "(", "Name", ")", ")", ";"], "File": "WebAssemblyAsmPrinter13", "Func": "emitExternalDecls", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6969, "Length": 403, "Cover_Rate": 0.7855750487329435, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Kind", "==", "Memory", "&&", "<STR_LIT>", ")", ";", "return", "Mem", ".", "MaybeDirectBranchDest", ";"], "ground_truth": ["}"], "File": "X86Operand21", "Func": "isMaybeDirectBranchDest", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6970, "Length": 15, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RS6000_OUTPUT_BASENAME", "(", "file", ",", "name", ")", ";", "}", "else", "assemble_name", "(", "file", ",", "name", ")", ";"], "ground_truth": ["}"], "File": "rs6000", "Func": "rs6000_output_symbol_ref", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6971, "Length": 17, "Cover_Rate": 0.3541666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "DefMI", "=", "canFoldIntoMOVCC", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "this", ")", ";", "bool", "Invert", "=", "!", "DefMI", ";", "if", "(", "!", "DefMI", ")", "DefMI", "=", "canFoldIntoMOVCC", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "this", ")", ";", "if", "(", "!", "DefMI", ")", "return", "nullptr", ";", "MachineOperand", "FalseReg", "=", "MI", ".", "getOperand", "(", "Invert", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "Register", "DestReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "PreviousClass", "=", "MRI", ".", "getRegClass", "(", "FalseReg", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "MRI", ".", "constrainRegClass", "(", "DestReg", ",", "PreviousClass", ")", ")", "return", "nullptr", ";"], "ground_truth": ["MachineInstrBuilder", "NewMI", "=", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "DefMI", "->", "getDesc", "(", ")", ",", "DestReg", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "optimizeSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6972, "Length": 149, "Cover_Rate": 0.35645933014354064, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "InstrItins", ";"], "ground_truth": ["}"], "File": "SICSubtarget", "Func": "getInstrItineraryData", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6973, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "&&", "SYMBOL_REF_TLS_MODEL", "(", "x", ")", "!=", "<NUM_LIT>", ")", "return", "true", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "UNSPEC", "&&", "XINT", "(", "x", ",", "<NUM_LIT>", ")", "==", "UNSPEC_TLS", ")", "iter", ".", "skip_subrtxes", "(", ")", ";"], "ground_truth": ["}"], "File": "aarch64", "Func": "FOR_EACH_SUBRTX", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6974, "Length": 44, "Cover_Rate": 0.7213114754098361, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "I", ":", "MRI", ".", "use_nodbg_operands", "(", "Reg", ")", ")", "{", "const", "auto", "&", "Result", "=", "LI", ".", "Query", "(", "LIS", ".", "getInstructionIndex", "(", "*", "I", ".", "getParent", "(", ")", ")", ")", ";", "if", "(", "Result", ".", "valueIn", "(", ")", "==", "DefVNI", ")", "{", "if", "(", "!", "Result", ".", "isKill", "(", ")", ")", "return", "false", ";", "if", "(", "HasOne", ")", "return", "false", ";", "HasOne", "=", "true", ";", "}"], "ground_truth": ["}"], "File": "TVMMoveMaterializable", "Func": "HasOneUse", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6975, "Length": 72, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "isSigned", "=", "(", "F", ">>", "<STR_LIT>", ")", "&", "<STR_LIT>", ";", "unsigned", "bits", "=", "(", "F", ">>", "<STR_LIT>", ")", "&", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "isSigned", ")", "return", "~", "(", "-", "<NUM_LIT>", "<<", "(", "bits", "-", "<NUM_LIT>", ")", ")", ";"], "File": "HexagonMCInstrInfo", "Func": "getMaxValue", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6976, "Length": 39, "Cover_Rate": 0.43820224719101125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmParser", "(", "const", "MCSubtargetInfo", "&", "sti", ",", "MCAsmParser", "&", "Parser", ",", "const", "MCInstrInfo", "&", "mii", ",", "const", "MCTargetOptions", "&", "Options", ")", ":", "MCTargetAsmParser", "(", "Options", ",", "sti", ")", ",", "MII", "(", "mii", ")", ",", "InstInfo", "(", "nullptr", ")", "{", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", ")", ")", ";", "Instrumentation", ".", "reset", "(", "Create<ISA_LIT>AsmInstrumentation", "(", "Options", ",", "Parser", ".", "getContext", "(", ")", ",", "STI", ")", ")", ";"], "ground_truth": ["}"], "File": "X86AsmParser (2)3", "Func": "X86AsmParser", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6977, "Length": 72, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "ValueVT", "=", "Val", ".", "getValueType", "(", ")", ";", "if", "(", "IsABIRegCopy", "&&", "ValueVT", "==", "<STR_LIT>", "&&", "PartVT", "==", "<STR_LIT>", ")", "{", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Val", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Val", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Val", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Val", ")", ";", "Parts", "[", "<NUM_LIT>", "]", "=", "Val", ";", "return", "true", ";", "}", "if", "(", "ValueVT", ".", "isScalableVector", "(", ")", "&&", "PartVT", ".", "isScalableVector", "(", ")", ")", "{", "LLVMContext", "&", "Context", "=", "*", "DAG", ".", "getContext", "(", ")", ";", "EVT", "ValueEltVT", "=", "ValueVT", ".", "getVectorElementType", "(", ")", ";", "EVT", "PartEltVT", "=", "PartVT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "ValueVTBitSize", "=", "ValueVT", ".", "getSizeInBits", "(", ")", ".", "getKnownMinSize", "(", ")", ";", "unsigned", "PartVTBitSize", "=", "PartVT", ".", "getSizeInBits", "(", ")", ".", "getKnownMinSize", "(", ")", ";"], "ground_truth": ["if", "(", "PartVTBitSize", "%", "ValueVTBitSize", "==", "<NUM_LIT>", ")", "{"], "File": "RISCVISelLowering20", "Func": "splitValueIntoRegisterParts", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6978, "Length": 183, "Cover_Rate": 0.4441747572815534, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "MCContext", "&", "Ctx", "=", "MF", "->", "getContext", "(", ")", ";", "assert", "(", "<STR_LIT>", "(", "Opcode", ",", "<STR_LIT>", "::", "address", ")", "==", "static_cast", "<", "int", ">", "(", "FIOperandNum", ")", "&&", "<STR_LIT>", ")", ";", "MachineOperand", "&", "Base", "=", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ";", "int", "FrameIndex", "=", "Base", ".", "getIndex", "(", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "lowerSpillB1", "(", "II", ",", "FrameIndex", ")", ";", "else", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "lowerRestoreB1", "(", "II", ",", "FrameIndex", ")", ";", "StringRef", "SymName", "=", "MFI", "->", "isSpillSlotObjectIndex", "(", "FrameIndex", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["MCSymbol", "*", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "SymName", ")", ";"], "File": "HSAILRegisterInfo", "Func": "eliminateFrameIndex", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6979, "Length": 138, "Cover_Rate": 0.71875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Offset", "=", "TFI", "->", "ResolveFrameIndexReference", "(", "MF", ",", "FrameIndex", ",", "FrameReg", ",", "SPAdj", ")", ";", "if", "(", "RS", "&&", "FrameReg", "==", "<STR_LIT>", "&&", "RS", "->", "isScavengingFrameIndex", "(", "FrameIndex", ")", ")", "{", "assert", "(", "STI", ".", "getFrameLowering", "(", ")", "->", "hasReservedCallFrame", "(", "MF", ")", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "assert", "(", "!", "MF", ".", "getFrameInfo", "(", ")", ".", "hasVarSizedObjects", "(", ")", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "}", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "{", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "return", ";", "}", "assert", "(", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", "->", "isThumbFunction", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "rewriteFrameIndex", "(", "MI", ",", "FIOperandNum", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ")", "return", ";", "assert", "(", "Offset", "&&", "<STR_LIT>", ")", ";", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "if", "(", "PIdx", "!=", "-", "<NUM_LIT>", ")", "removeOperands", "(", "MI", ",", "PIdx", ")", ";", "if", "(", "MI", ".", "mayLoad", "(", ")", ")", "{", "unsigned", "TmpReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "UseRR", "=", "false", ";", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "{", "if", "(", "FrameReg", "==", "<STR_LIT>", "||", "STI", ".", "genExecuteOnly", "(", ")", ")", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "FrameReg", ",", "Offset", ",", "false", ",", "TII", ",", "*", "this", ")", ";", "else", "{", "emitLoadConstPool", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "<NUM_LIT>", ",", "Offset", ")", ";", "UseRR", "=", "true", ";", "}", "}", "else", "{", "emitThumbRegPlusImmediate", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "FrameReg", ",", "Offset", ",", "TII", ",", "*", "this", ")", ";", "}", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "UseRR", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "TmpReg", ",", "false", ",", "false", ",", "true", ")", ";"], "File": "ThumbRegisterInfo (2)1", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6980, "Length": 330, "Cover_Rate": 0.45081967213114754, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "unsigned", "HOST_WIDE_INT", "AARCH64_FE_ALL_EXCEPT", "=", "(", "AARCH64_FE_INVALID", "|", "AARCH64_FE_DIVBYZERO", "|", "AARCH64_FE_OVERFLOW", "|", "AARCH64_FE_UNDERFLOW", "|", "AARCH64_FE_INEXACT", ")", ";", "const", "unsigned", "HOST_WIDE_INT", "AARCH64_FE_EXCEPT_SHIFT", "=", "<NUM_LIT>", ";", "tree", "fenv_cr", ",", "fenv_sr", ",", "get_fpcr", ",", "set_fpcr", ",", "mask_cr", ",", "mask_sr", ";", "tree", "ld_fenv_cr", ",", "ld_fenv_sr", ",", "masked_fenv_cr", ",", "masked_fenv_sr", ",", "hold_fnclex_cr", ";", "tree", "hold_fnclex_sr", ",", "new_fenv_var", ",", "reload_fenv", ",", "restore_fnenv", ",", "get_fpsr", ",", "set_fpsr", ";", "tree", "update_call", ",", "atomic_feraiseexcept", ",", "hold_fnclex", ",", "masked_fenv", ",", "ld_fenv", ";", "fenv_cr", "=", "create_tmp_var", "(", "unsigned_type_node", ")", ";", "fenv_sr", "=", "create_tmp_var", "(", "unsigned_type_node", ")", ";", "get_fpcr", "=", "aarch64_builtin_decls", "[", "AARCH64_BUILTIN_GET_FPCR", "]", ";", "set_fpcr", "=", "aarch64_builtin_decls", "[", "AARCH64_BUILTIN_SET_FPCR", "]", ";", "get_fpsr", "=", "aarch64_builtin_decls", "[", "AARCH64_BUILTIN_GET_FPSR", "]", ";", "set_fpsr", "=", "aarch64_builtin_decls", "[", "AARCH64_BUILTIN_SET_FPSR", "]", ";", "mask_cr", "=", "build_int_cst", "(", "unsigned_type_node", ",", "~", "(", "AARCH64_FE_ALL_EXCEPT", "<<", "AARCH64_FE_EXCEPT_SHIFT", ")", ")", ";", "mask_sr", "=", "build_int_cst", "(", "unsigned_type_node", ",", "~", "(", "AARCH64_FE_ALL_EXCEPT", ")", ")", ";", "ld_fenv_cr", "=", "build2", "(", "MODIFY_EXPR", ",", "unsigned_type_node", ",", "fenv_cr", ",", "build_call_expr", "(", "get_fpcr", ",", "<NUM_LIT>", ")", ")", ";", "ld_fenv_sr", "=", "build2", "(", "MODIFY_EXPR", ",", "unsigned_type_node", ",", "fenv_sr", ",", "build_call_expr", "(", "get_fpsr", ",", "<NUM_LIT>", ")", ")", ";", "masked_fenv_cr", "=", "build2", "(", "BIT_AND_EXPR", ",", "unsigned_type_node", ",", "fenv_cr", ",", "mask_cr", ")", ";", "masked_fenv_sr", "=", "build2", "(", "BIT_AND_EXPR", ",", "unsigned_type_node", ",", "fenv_sr", ",", "mask_sr", ")", ";", "hold_fnclex_cr", "=", "build_call_expr", "(", "set_fpcr", ",", "<NUM_LIT>", ",", "masked_fenv_cr", ")", ";", "hold_fnclex_sr", "=", "build_call_expr", "(", "set_fpsr", ",", "<NUM_LIT>", ",", "masked_fenv_sr", ")", ";", "hold_fnclex", "=", "build2", "(", "COMPOUND_EXPR", ",", "void_type_node", ",", "hold_fnclex_cr", ",", "hold_fnclex_sr", ")", ";", "masked_fenv", "=", "build2", "(", "COMPOUND_EXPR", ",", "void_type_node", ",", "masked_fenv_cr", ",", "masked_fenv_sr", ")", ";", "ld_fenv", "=", "build2", "(", "COMPOUND_EXPR", ",", "void_type_node", ",", "ld_fenv_cr", ",", "ld_fenv_sr", ")", ";", "*", "hold", "=", "build2", "(", "COMPOUND_EXPR", ",", "void_type_node", ",", "build2", "(", "COMPOUND_EXPR", ",", "void_type_node", ",", "masked_fenv", ",", "ld_fenv", ")", ",", "hold_fnclex", ")", ";"], "ground_truth": ["*", "clear", "=", "build_call_expr", "(", "set_fpsr", ",", "<NUM_LIT>", ",", "masked_fenv_sr", ")", ";"], "File": "aarch64-builtins2", "Func": "aarch64_atomic_assign_expand_fenv", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6981, "Length": 298, "Cover_Rate": 0.6978922716627635, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MIRBuilder", ".", "getMBB", "(", ")", ".", "addLiveIn", "(", "PhysReg", ")", ";"], "ground_truth": ["}"], "File": "ARMCallLowering", "Func": "markPhysRegUsed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6982, "Length": 12, "Cover_Rate": 0.3870967741935484, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "visitCallBase", "(", "CallBase", "&", "CB", ")", "{", "if", "(", "CB", ".", "getCalledFunction", "(", ")", ")", "return", ";", "auto", "*", "Callee", "=", "dyn_cast", "<", "Function", ">", "(", "CB", ".", "getCalledOperand", "(", ")", "->", "stripPointerCasts", "(", ")", ")", ";", "if", "(", "Callee", "&&", "isLegalToPromote", "(", "CB", ",", "Callee", ")", ")", "{", "promoteCall", "(", "CB", ",", "Callee", ")", ";"], "ground_truth": ["Modified", "=", "true", ";"], "File": "AMDGPUFixFunctionBitcasts2", "Func": "visitCallBase", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6983, "Length": 61, "Cover_Rate": 0.9682539682539683, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Function", "*", "Func", "=", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", ";", "const", "std", "::", "string", "FuncName", "=", "Func", "->", "getName", "(", ")", ";", "char", "*", "tmpName", "=", "new", "char", "[", "strlen", "(", "FuncName", ".", "c_str", "(", ")", ")", "+", "<NUM_LIT>", "]", ";", "sprintf", "(", "tmpName", ",", "<STR_LIT>", ",", "FuncName", ".", "c_str", "(", ")", ")", ";", "if", "(", "RC", "==", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addImm", "(", "FI", ")", ".", "addExternalSymbol", "(", "tmpName", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["else", "if", "(", "RC", "==", "<STR_LIT>", ")", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "PIC16InstrInfo5", "Func": "loadRegFromStackSlot", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6984, "Length": 112, "Cover_Rate": 0.6187845303867403, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FrameIndex", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}"], "ground_truth": ["break", ";"], "File": "TOYInstrInfo", "Func": "isLoadFromStackSlot", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6985, "Length": 28, "Cover_Rate": 0.345679012345679, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "rl78_far_p", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "rtx", "temp_reg", "=", "gen_reg_rtx", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "emit_move_insn", "(", "temp_reg", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "temp_reg", ";", "did", "=", "<NUM_LIT>", ";", "}", "if", "(", "rl78_far_p", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "temp_reg", "=", "operands", "[", "<NUM_LIT>", "]", ";", "operands", "[", "<NUM_LIT>", "]", "=", "gen_reg_rtx", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "did", "=", "<NUM_LIT>", ";", "}", "if", "(", "!", "did", ")", "return", "<NUM_LIT>", ";", "emit_insn", "(", "gen", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "if", "(", "temp_reg", ")", "emit_move_insn", "(", "temp_reg", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "rl782", "Func": "rl78_force_nonfar_3", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6986, "Length": 132, "Cover_Rate": 0.6910994764397905, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", ")", "{", "RC", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "const", "SDValue", "Ops", "[", "]", "=", "{", "RC", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "SubReg0", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "SubReg1", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "DL", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Ops", ")", ")", ";", "return", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", "||", "isInlineImmediate", "(", "N", ")", ")", "break", ";", "uint64_t", "Imm", ";", "if", "(", "ConstantFPSDNode", "*", "FP", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "N", ")", ")", "Imm", "=", "FP", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "else", "{", "ConstantSDNode", "*", "C", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", ")", ";", "Imm", "=", "C", "->", "getZExtValue", "(", ")", ";", "}", "SDLoc", "DL", "(", "N", ")", ";", "ReplaceNode", "(", "N", ",", "buildSMovImm64", "(", "DL", ",", "Imm", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ")", ";", "return", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "ConstantSDNode", "*", "Offset", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Offset", ")", "break", ";", "ConstantSDNode", "*", "Width", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Width", ")", "break", ";", "bool", "Signed", "=", "Opc", "==", "<STR_LIT>", ";", "uint32_t", "OffsetVal", "=", "Offset", "->", "getZExtValue", "(", ")", ";", "uint32_t", "WidthVal", "=", "Width", "->", "getZExtValue", "(", ")", ";", "ReplaceNode", "(", "N", ",", "getBFE32", "(", "Signed", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "OffsetVal", ",", "WidthVal", ")", ")", ";", "return", ";", "}", "case", "<STR_LIT>", ":", "{", "SelectDIV_SCALE", "(", "N", ")", ";", "return", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "SelectMAD_64_32", "(", "N", ")", ";", "return", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "SelectMUL_LOHI", "(", "N", ")", ";", "case", "<STR_LIT>", ":", "{", "const", "<ISA_LIT>TargetLowering", "&", "Lowering", "=", "*", "static_cast", "<", "const", "<ISA_LIT>TargetLowering", "*", ">", "(", "getTargetLowering", "(", ")", ")", ";", "N", "=", "Lowering", ".", "legalizeTargetIndependentNode", "(", "N", ",", "*", "CurDAG", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "<STR_LIT>", ")", "break", ";", "SelectS_BFE", "(", "N", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "SelectBRCOND", "(", "N", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "SelectFMAD_FMA", "(", "N", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AMDGPUISelDAGToDAG37", "Func": "Select", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6987, "Length": 496, "Cover_Rate": 0.43932683790965454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "emitDefCFAOffsets", "(", "MachineModuleInfo", "&", "MMI", ",", "MachineBasicBlock", "&", "MBB", ",", "DebugLoc", "dl", ",", "const", "<ISA_LIT>BaseInstrInfo", "&", "TII", ",", "bool", "HasFP", ")", "{", "unsigned", "CFAOffset", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "Info", ":", "Insts", ")", "{", "if", "(", "HasFP", "&&", "!", "Info", ".", "BeforeFPSet", ")", "return", ";"], "ground_truth": ["CFAOffset", "-=", "Info", ".", "SPAdjust", ";"], "File": "ARMFrameLowering (2)1", "Func": "emitDefCFAOffsets", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6988, "Length": 54, "Cover_Rate": 0.4909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "lraddr", "=", "gen_frame_mem", "(", "Pmode", ",", "plus_constant", "(", "Pmode", ",", "arg_pointer_rtx", ",", "-", "UNITS_PER_WORD", ")", ")", ";", "MEM_VOLATILE_P", "(", "lraddr", ")", "=", "true", ";", "emit_move_insn", "(", "lraddr", ",", "eh_addr", ")", ";"], "ground_truth": ["}"], "File": "or1k", "Func": "or1k_expand_eh_return", "Target": "or1k", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6989, "Length": 32, "Cover_Rate": 0.7619047619047619, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_kunpackd", "(", "__mmask64", "__A", ",", "__mmask64", "__B", ")", "{"], "ground_truth": ["return", "(", "__mmask64", ")", "__builtin_ia32_kunpckdi", "(", "(", "__mmask64", ")", "__A", ",", "(", "__mmask64", ")", "__B", ")", ";"], "File": "avx512bwintrin", "Func": "_mm512_kunpackd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6990, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printDisp", "(", "MI", ",", "opNum", "+", "<STR_LIT>", ",", "O", ")", ";", "O", "<<", "','", ";", "printOperand", "(", "MI", ",", "opNum", "+", "<STR_LIT>", ",", "O", ")", ";"], "ground_truth": ["O", "<<", "')'", ";"], "File": "M68kInstPrinter", "Func": "printARIDMem", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6991, "Length": 30, "Cover_Rate": 0.5263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "else", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "else", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering123", "Func": "getRegForInlineAsmConstraint", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6992, "Length": 101, "Cover_Rate": 0.40725806451612906, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "insn", ";", "if", "(", "low", "==", "high", ")", "insn", "=", "emit_insn", "(", "gen_stack_push", "(", "gen_rtx_REG", "(", "SImode", ",", "low", ")", ")", ")", ";"], "ground_truth": ["else", "insn", "=", "emit_insn", "(", "gen_stack_pushm", "(", "GEN_INT", "(", "(", "(", "high", "-", "low", ")", "+", "<NUM_LIT>", ")", "*", "UNITS_PER_WORD", ")", ",", "gen_rx_store_vector", "(", "low", ",", "high", ")", ")", ")", ";"], "File": "rx", "Func": "push_regs", "Target": "rx", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6993, "Length": 55, "Cover_Rate": 0.7432432432432432, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "Subtarget", "->", "isPICStyleStubPIC", "(", ")", ")", "OpFlag", "=", "<STR_LIT>", ";", "SDValue", "Result", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "getPointerTy", "(", ")", ",", "OpFlag", ")", ";", "DebugLoc", "DL", "=", "JT", "->", "getDebugLoc", "(", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "WrapperKind", ",", "DL", ",", "getPointerTy", "(", ")", ",", "Result", ")", ";"], "ground_truth": ["if", "(", "OpFlag", ")", "{"], "File": "X86ISelLowering21", "Func": "LowerJumpTable", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6994, "Length": 64, "Cover_Rate": 0.31840796019900497, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "is_microcoded_insn", "(", "insn", ")", ")", "cached_can_issue_more", "=", "<NUM_LIT>", ";", "else", "if", "(", "is_cracked_insn", "(", "insn", ")", ")", "cached_can_issue_more", "=", "more", ">", "<NUM_LIT>", "?", "more", "-", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "else", "cached_can_issue_more", "=", "more", "-", "<NUM_LIT>", ";", "return", "cached_can_issue_more", ";", "}", "if", "(", "rs6000_cpu_attr", "==", "CPU_CELL", "&&", "is_nonpipeline_insn", "(", "insn", ")", ")", "return", "<NUM_LIT>", ";", "cached_can_issue_more", "=", "more", "-", "<NUM_LIT>", ";"], "ground_truth": ["return", "cached_can_issue_more", ";"], "File": "powerpcspe", "Func": "rs6000_variable_issue_1", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6995, "Length": 65, "Cover_Rate": 0.4391891891891892, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int64x1_t", ")", "__builtin_neon_vpadalsv2si", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vpadal_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6996, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "sparc_output_deferred_case_vectors", "(", "void", ")", "{", "rtx", "t", ";", "int", "align", ";", "if", "(", "sparc_addr_list", "==", "NULL_RTX", "&&", "sparc_addr_diff_list", "==", "NULL_RTX", ")", "return", ";", "switch_to_section", "(", "current_function_section", "(", ")", ")", ";", "align", "=", "floor_log2", "(", "FUNCTION_BOUNDARY", "/", "BITS_PER_UNIT", ")", ";", "if", "(", "align", ">", "<NUM_LIT>", ")", "ASM_OUTPUT_ALIGN", "(", "asm_out_file", ",", "align", ")", ";", "for", "(", "t", "=", "sparc_addr_list", ";", "t", ";", "t", "=", "XEXP", "(", "t", ",", "<NUM_LIT>", ")", ")", "sparc_output_addr_vec", "(", "XEXP", "(", "t", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["for", "(", "t", "=", "sparc_addr_diff_list", ";", "t", ";", "t", "=", "XEXP", "(", "t", ",", "<NUM_LIT>", ")", ")", "sparc_output_addr_diff_vec", "(", "XEXP", "(", "t", ",", "<NUM_LIT>", ")", ")", ";"], "File": "sparc", "Func": "sparc_output_deferred_case_vectors", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6997, "Length": 108, "Cover_Rate": 0.9391304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "User", "*", ",", "<NUM_LIT>", ">", "LDSUsers", "(", "GV", "->", "users", "(", ")", ")", ";", "for", "(", "auto", "*", "U", ":", "LDSUsers", ")", "{", "auto", "FunctionToInsts", "=", "<STR_LIT>", "(", "U", ",", "false", ")", ";", "for", "(", "auto", "FI", "=", "FunctionToInsts", ".", "begin", "(", ")", ",", "FE", "=", "FunctionToInsts", ".", "end", "(", ")", ";", "FI", "!=", "FE", ";", "++", "FI", ")", "{", "Function", "*", "F", "=", "FI", "->", "first", ";", "auto", "&", "Insts", "=", "FI", "->", "second", ";", "for", "(", "auto", "*", "I", ":", "Insts", ")", "{", "SmallPtrSet", "<", "Instruction", "*", ",", "<NUM_LIT>", ">", "UserInsts", ";", "if", "(", "U", "==", "I", ")", "{", "UserInsts", ".", "insert", "(", "I", ")", ";", "}", "else", "{", "auto", "*", "CE", "=", "cast", "<", "ConstantExpr", ">", "(", "U", ")", ";", "convertConstantExprsToInstructions", "(", "I", ",", "CE", ",", "&", "UserInsts", ")", ";", "}", "for", "(", "auto", "*", "II", ":", "UserInsts", ")", "{", "auto", "*", "ReplaceInst", "=", "getReplacementInst", "(", "F", ",", "GV", ",", "LDSPointer", ")", ";", "II", "->", "replaceUsesOfWith", "(", "GV", ",", "ReplaceInst", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUReplaceLDSUseWithPointer", "Func": "replaceLDSUseByPointer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6998, "Length": 168, "Cover_Rate": 0.9032258064516129, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "int", "getProgramMemoryBank", "(", "MemSDNode", "const", "*", "N", ")", "{", "auto", "*", "V", "=", "N", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ";"], "ground_truth": ["if", "(", "V", "==", "nullptr", "||", "!", "isProgramMemoryAddress", "(", "V", ")", ")", "return", "-", "<NUM_LIT>", ";"], "File": "AVR", "Func": "getProgramMemoryBank", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6999, "Length": 40, "Cover_Rate": 0.5633802816901409, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "disablePass", "(", "&", "PrologEpilogCodeInserterID", ")", ";", "disablePass", "(", "&", "MachineCopyPropagationID", ")", ";", "disablePass", "(", "&", "BranchFolderPassID", ")", ";", "disablePass", "(", "&", "TailDuplicateID", ")", ";", "addPass", "(", "create<ISA_LIT>ImageOptimizerPass", "(", ")", ")", ";", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "addPass", "(", "create<ISA_LIT>AssignValidGlobalNamesPass", "(", ")", ")", ";", "addPass", "(", "createGenericToNVVMPass", "(", ")", ")", ";"], "ground_truth": ["addPass", "(", "create<ISA_LIT>FavorNonGenericAddrSpacesPass", "(", ")", ")", ";"], "File": "NVPTXTargetMachine30", "Func": "addIRPasses", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7000, "Length": 58, "Cover_Rate": 0.7945205479452054, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "R600InstrInfo", "::", "R600InstrInfo", "(", "AMDGPUTargetMachine", "&", "tm", ")", ":", "AMDGPUInstrInfo", "(", "tm", ")", ",", "RI", "(", "tm", ")", ",", "ST", "(", "tm", ".", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "R600InstrInfo13", "Func": "R600InstrInfo", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7001, "Length": 32, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask3_fmsubadd_pd", "(", "__m512d", "__A", ",", "__m512d", "__B", ",", "__m512d", "__C", ",", "__mmask8", "__U", ")", "{"], "ground_truth": ["return", "(", "__m512d", ")", "__builtin_ia32_vfmsubaddpd512_mask3", "(", "(", "__v8df", ")", "__A", ",", "(", "__v8df", ")", "__B", ",", "(", "__v8df", ")", "__C", ",", "(", "__mmask8", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask3_fmsubadd_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7002, "Length": 57, "Cover_Rate": 0.9827586206896551, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NumVals", "!=", "<NUM_LIT>", ")", "{", "if", "(", "Subtarget", "->", "isGP64bit", "(", ")", "&&", "NumVals", "==", "<NUM_LIT>", "&&", "MO", ".", "isReg", "(", ")", ")", "{", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "O", "<<", "'$'", "<<", "<ISA_LIT>InstPrinter", "::", "getRegisterName", "(", "Reg", ")", ";", "return", "false", ";", "}", "return", "true", ";", "}", "unsigned", "RegOp", "=", "OpNum", ";", "if", "(", "!", "Subtarget", "->", "isGP64bit", "(", ")", ")", "{", "switch", "(", "ExtraCode", "[", "<NUM_LIT>", "]", ")", "{", "case", "'M'", ":", "RegOp", "=", "(", "Subtarget", "->", "isLittle", "(", ")", ")", "?", "OpNum", "+", "<NUM_LIT>", ":", "OpNum", ";", "break", ";", "case", "'L'", ":", "RegOp", "=", "(", "Subtarget", "->", "isLittle", "(", ")", ")", "?", "OpNum", ":", "OpNum", "+", "<NUM_LIT>", ";", "break", ";", "case", "'D'", ":", "RegOp", "=", "OpNum", "+", "<NUM_LIT>", ";", "}", "if", "(", "RegOp", ">=", "MI", "->", "getNumOperands", "(", ")", ")", "return", "true", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "RegOp", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "return", "true", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "O", "<<", "'$'", "<<", "<ISA_LIT>InstPrinter", "::", "getRegisterName", "(", "Reg", ")", ";", "return", "false", ";", "}", "}", "case", "'w'", ":", "break", ";"], "ground_truth": ["}"], "File": "MipsAsmPrinter20", "Func": "PrintAsmOperand", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7003, "Length": 197, "Cover_Rate": 0.3588342440801457, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "const", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", "->", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "const", "GCNSubtarget", "&", "STM", "=", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "if", "(", "MFI", "->", "isEntryFunction", "(", ")", "&&", "STM", ".", "isAmdHsaOrMesa", "(", "MF", "->", "getFunction", "(", ")", ")", ")", "{", "SmallString", "<", "<NUM_LIT>", ">", "SymbolName", ";", "getNameWithPrefix", "(", "SymbolName", ",", "&", "MF", "->", "getFunction", "(", ")", ")", ",", "getTargetStreamer", "(", ")", "->", "Emit<ISA_LIT>SymbolType", "(", "SymbolName", ",", "ELF", "::", "STT_<ISA_LIT>_HSA_KERNEL", ")", ";", "}", "if", "(", "DumpCodeInstEmitter", ")", "{", "DisasmLines", ".", "push_back", "(", "MF", "->", "getName", "(", ")", ".", "str", "(", ")", "+", "<STR_LIT>", ")", ";", "DisasmLineMaxLen", "=", "std", "::", "max", "(", "DisasmLineMaxLen", ",", "DisasmLines", ".", "back", "(", ")", ".", "size", "(", ")", ")", ";", "HexLines", ".", "push_back", "(", "<STR_LIT>", ")", ";", "}", "AsmPrinter", "::", "emitFunctionEntryLabel", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter50", "Func": "emitFunctionEntryLabel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7004, "Length": 137, "Cover_Rate": 0.7784090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "ParseRegister", "(", "unsigned", "&", "RegNo", ",", "SMLoc", "&", "StartLoc", ",", "SMLoc", "&", "EndLoc", ")", "{", "const", "AsmToken", "&", "Tok", "=", "getParser", "(", ")", ".", "getTok", "(", ")", ";", "StartLoc", "=", "Tok", ".", "getLoc", "(", ")", ";", "EndLoc", "=", "Tok", ".", "getEndLoc", "(", ")", ";", "RegNo", "=", "<NUM_LIT>", ";", "StringRef", "Name", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";"], "ground_truth": ["dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Name", "<<", "<STR_LIT>", ";"], "File": "TeakAsmParser", "Func": "ParseRegister", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7005, "Length": 76, "Cover_Rate": 0.8941176470588236, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCStreamer", "*", "createMCStreamer", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "MCContext", "&", "Ctx", ",", "MCAsmBackend", "&", "MAB", ",", "raw_ostream", "&", "OS", ",", "MCCodeEmitter", "*", "Emitter", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "bool", "RelaxAll", ",", "bool", "NoExecStack", ")", "{", "Triple", "TheTriple", "(", "TT", ")", ";", "return", "create<ISA_LIT>ELFStreamer", "(", "Ctx", ",", "MAB", ",", "OS", ",", "Emitter", ",", "RelaxAll", ",", "NoExecStack", ")", ";"], "ground_truth": ["}"], "File": "AArch64MCTargetDesc18", "Func": "createMCStreamer", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7006, "Length": 64, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vbfdotq_lane_f32", "(", "float32x4_t", "__r", ",", "bfloat16x8_t", "__a", ",", "bfloat16x4_t", "__b", ",", "const", "int", "__index", ")", "{", "return", "__builtin_neon_vbfdot_lanev4bfv4sf", "(", "__r", ",", "__a", ",", "__b", ",", "__index", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vbfdotq_lane_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7007, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>16DAGToDAGISel", "(", "<ISA_LIT>TargetMachine", "&", "TM", ")", ":", "<ISA_LIT>DAGToDAGISel", "(", "TM", ")", "{"], "ground_truth": ["}"], "File": "Mips16ISelDAGToDAG", "Func": "Mips16DAGToDAGISel", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7008, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>DAGToDAGISel", "(", "<ISA_LIT>TargetMachine", "&", "TM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", ":", "SelectionDAGISel", "(", "TM", ",", "OptLevel", ")", ",", "Subtarget", "(", "*", "TM", ".", "getSubtargetImpl", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "LEGISelDAGToDAG", "Func": "LEGDAGToDAGISel", "Target": "LEG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7009, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFStreamer", "(", "MCContext", "&", "C", ",", "std", "::", "unique_ptr", "<", "MCAsmBackend", ">", "MAB", ",", "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "MOW", ",", "std", "::", "unique_ptr", "<", "MCCodeEmitter", ">", "MCE", ")", ":", "MCELFStreamer", "(", "C", ",", "std", "::", "move", "(", "MAB", ")", ",", "std", "::", "move", "(", "MOW", ")", ",", "std", "::", "move", "(", "MCE", ")", ")", "{"], "ground_truth": ["}"], "File": "RISCVELFStreamer (2)", "Func": "RISCVELFStreamer", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7010, "Length": 58, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ";", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ";", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";"], "File": "IA64InstrInfo", "Func": "loadRegFromStackSlot", "Target": "IA64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7011, "Length": 107, "Cover_Rate": 0.535, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Ext", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", ")", "return", "false", ";", "for", "(", "const", "Use", "&", "U", ":", "Ext", "->", "uses", "(", ")", ")", "{", "const", "Instruction", "*", "Instr", "=", "cast", "<", "Instruction", ">", "(", "U", ".", "getUser", "(", ")", ")", ";", "switch", "(", "Instr", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Shl", ":", "if", "(", "!", "isa", "<", "ConstantInt", ">", "(", "Instr", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "break", ";", "case", "Instruction", "::", "GetElementPtr", ":", "{", "gep_type_iterator", "GTI", "=", "gep_type_begin", "(", "Instr", ")", ";", "auto", "&", "DL", "=", "Ext", "->", "getModule", "(", ")", "->", "getDataLayout", "(", ")", ";", "std", "::", "advance", "(", "GTI", ",", "U", ".", "getOperandNo", "(", ")", ")", ";", "Type", "*", "IdxTy", "=", "*", "GTI", ";", "uint64_t", "ShiftAmt", "=", "countTrailingZeros", "(", "DL", ".", "getTypeStoreSizeInBits", "(", "IdxTy", ")", ")", "-", "<NUM_LIT>", ";", "if", "(", "ShiftAmt", "==", "<NUM_LIT>", "||", "ShiftAmt", ">", "<NUM_LIT>", ")", "return", "false", ";", "break", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering130", "Func": "isExtFreeImpl", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7012, "Length": 160, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Disassembler", "(", "const", "MCSubtargetInfo", "&", "STI", ",", "MCContext", "&", "Ctx", ")", ":", "MCDisassembler", "(", "STI", ",", "Ctx", ")", "{"], "ground_truth": ["}"], "File": "ECLairDisassembler", "Func": "ECLairDisassembler", "Target": "ECLair", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7013, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OperandMatchResultTy", "<ISA_LIT>AsmParser", "::", "parseMemOpBaseReg", "(", "OperandVector", "&", "Operands", ")", "{", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "LParen", ")", ")", "{", "Error", "(", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "getParser", "(", ")", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "createToken", "(", "<STR_LIT>", ",", "getLoc", "(", ")", ",", "isRV64", "(", ")", ")", ")", ";", "if", "(", "parseRegister", "(", "Operands", ")", "!=", "MatchOperand_Success", ")", "{", "Error", "(", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";"], "ground_truth": ["}"], "File": "RISCVAsmParser", "Func": "parseMemOpBaseReg", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7014, "Length": 88, "Cover_Rate": 0.4251207729468599, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "MOP", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "MOP", ".", "isReg", "(", ")", "&&", "!", "MOP", ".", "isDebug", "(", ")", "&&", "MOP", ".", "getReg", "(", ")", "&&", "(", "!", "SeenDef", "||", "(", "MOP", ".", "isDef", "(", ")", "&&", "MOP", ".", "isImplicit", "(", ")", ")", ")", "&&", "TRI", "->", "regsOverlap", "(", "MOP", ".", "getReg", "(", ")", ",", "RegToRename", ")", ")", "{", "assert", "(", "(", "MOP", ".", "isImplicit", "(", ")", "||", "(", "MOP", ".", "isRenamable", "(", ")", "&&", "!", "MOP", ".", "isEarlyClobber", "(", ")", ")", ")", "&&", "<STR_LIT>", ")", ";", "MOP", ".", "setReg", "(", "GetMatchingSubReg", "(", "MOP", ".", "getReg", "(", ")", ")", ")", ";", "SeenDef", "=", "true", ";", "}", "}", "}", "else", "{", "for", "(", "auto", "&", "MOP", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "MOP", ".", "isReg", "(", ")", "&&", "!", "MOP", ".", "isDebug", "(", ")", "&&", "MOP", ".", "getReg", "(", ")", "&&", "TRI", "->", "regsOverlap", "(", "MOP", ".", "getReg", "(", ")", ",", "RegToRename", ")", ")", "{", "assert", "(", "(", "MOP", ".", "isImplicit", "(", ")", "||", "(", "MOP", ".", "isRenamable", "(", ")", "&&", "!", "MOP", ".", "isEarlyClobber", "(", ")", ")", ")", "&&", "<STR_LIT>", ")", ";", "MOP", ".", "setReg", "(", "GetMatchingSubReg", "(", "MOP", ".", "getReg", "(", ")", ")", ")", ";", "}", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", "<<", "<STR_LIT>", ")", ";", "return", "true", ";", "}", ";", "forAllMIsUntilDef", "(", "*", "I", ",", "RegToRename", ",", "TRI", ",", "LdStLimit", ",", "UpdateMIs", ")", ";", "for", "(", "auto", "&", "MI", ":", "iterator_range", "<", "MachineInstrBundleIterator", "<", "llvm", "::", "MachineInstr", ">>", "(", "std", "::", "next", "(", "I", ")", ",", "std", "::", "next", "(", "Paired", ")", ")", ")", "assert", "(", "all_of", "(", "MI", ".", "operands", "(", ")", ",", "[", "this", ",", "&", "RenameReg", "]", "(", "const", "MachineOperand", "&", "MOP", ")", "{", "return", "!", "MOP", ".", "isReg", "(", ")", "||", "MOP", ".", "isDebug", "(", ")", "||", "!", "MOP", ".", "getReg", "(", ")", "||", "!", "TRI", "->", "regsOverlap", "(", "MOP", ".", "getReg", "(", ")", ",", "*", "RenameReg", ")", ";", "}", ")", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "}", "MachineBasicBlock", "::", "iterator", "InsertionPoint", "=", "MergeForward", "?", "Paired", ":", "I", ";", "const", "MachineOperand", "&", "BaseRegOp", "=", "MergeForward", "?", "getLdStBaseOp", "(", "*", "Paired", ")", ":", "getLdStBaseOp", "(", "*", "I", ")", ";", "int", "Offset", "=", "getLdStOffsetOp", "(", "*", "I", ")", ".", "getImm", "(", ")", ";", "int", "PairedOffset", "=", "getLdStOffsetOp", "(", "*", "Paired", ")", ".", "getImm", "(", ")", ";", "bool", "PairedIsUnscaled", "=", "TII", "->", "isUnscaledLdSt", "(", "Paired", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "IsUnscaled", "!=", "PairedIsUnscaled", ")", "{", "int", "MemSize", "=", "TII", "->", "getMemScale", "(", "*", "Paired", ")", ";", "if", "(", "PairedIsUnscaled", ")", "{", "assert", "(", "!", "(", "PairedOffset", "%", "TII", "->", "getMemScale", "(", "*", "Paired", ")", ")", "&&", "<STR_LIT>", ")", ";", "PairedOffset", "/=", "MemSize", ";", "}", "else", "{", "PairedOffset", "*=", "MemSize", ";", "}", "}", "MachineInstr", "*", "RtMI", ",", "*", "Rt2MI", ";", "if", "(", "Offset", "==", "PairedOffset", "+", "OffsetStride", ")", "{"], "ground_truth": ["RtMI", "=", "&", "*", "Paired", ";"], "File": "AArch64LoadStoreOptimizer11", "Func": "mergePairedInsns", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7015, "Length": 486, "Cover_Rate": 0.36160714285714285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "move_to_de", "(", "int", "opno", ",", "rtx_insn", "*", "before", ")", "{", "rtx", "src", "=", "OP", "(", "opno", ")", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "src", ")", ";", "rtx", "reg", ";"], "ground_truth": ["if", "(", "mode", "==", "VOIDmode", ")", "mode", "=", "recog_data", ".", "operand_mode", "[", "opno", "]", ";"], "File": "rl78", "Func": "move_to_de", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7016, "Length": 46, "Cover_Rate": 0.3770491803278688, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", "==", "<STR_LIT>", ")", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "add", "(", "Cond", "[", "<NUM_LIT>", "]", ")", ".", "addMBB", "(", "TBB", ")", ";", "else", "if", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", "==", "<STR_LIT>", ")", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "add", "(", "Cond", "[", "<NUM_LIT>", "]", ")", ".", "addMBB", "(", "TBB", ")", ";", "else", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ".", "add", "(", "Cond", "[", "<NUM_LIT>", "]", ")", ".", "addMBB", "(", "TBB", ")", ";", "return", "<NUM_LIT>", ";", "}", "if", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", "==", "<STR_LIT>", "||", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", "?", "(", "is<ISA_LIT>64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "is<ISA_LIT>64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "else", "if", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", "==", "<STR_LIT>", ")", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "add", "(", "Cond", "[", "<NUM_LIT>", "]", ")", ".", "addMBB", "(", "TBB", ")", ";", "else", "if", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", "==", "<STR_LIT>", ")", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "add", "(", "Cond", "[", "<NUM_LIT>", "]", ")", ".", "addMBB", "(", "TBB", ")", ";", "else", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ".", "add", "(", "Cond", "[", "<NUM_LIT>", "]", ")", ".", "addMBB", "(", "TBB", ")", ";"], "ground_truth": ["BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "FBB", ")", ";"], "File": "PPCInstrInfo (2)2", "Func": "insertBranch", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7017, "Length": 325, "Cover_Rate": 0.5845323741007195, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "insn", ">>", "pos", ")", "&", "(", "(", "<NUM_LIT>", "<<", "l", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AArch64InsnHelpers", "Func": "getBits", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7018, "Length": 18, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CCValAssign", "::", "AExt", ":", "case", "CCValAssign", "::", "ZExt", ":", "{", "const", "TargetRegisterClass", "*", "RC", "=", "(", "DestVT", "==", "<STR_LIT>", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "unsigned", "TmpReg", "=", "createResultReg", "(", "RC", ")", ";", "if", "(", "!", "<ISA_LIT>EmitIntExt", "(", "RVVT", ",", "SrcReg", ",", "DestVT", ",", "TmpReg", ",", "true", ")", ")", "return", "false", ";", "SrcReg", "=", "TmpReg", ";", "break", ";", "}", "case", "CCValAssign", "::", "SExt", ":", "{", "const", "TargetRegisterClass", "*", "RC", "=", "(", "DestVT", "==", "<STR_LIT>", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "unsigned", "TmpReg", "=", "createResultReg", "(", "RC", ")", ";", "if", "(", "!", "<ISA_LIT>EmitIntExt", "(", "RVVT", ",", "SrcReg", ",", "DestVT", ",", "TmpReg", ",", "false", ")", ")", "return", "false", ";", "SrcReg", "=", "TmpReg", ";", "break", ";", "}", "}", "}", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "RetRegs", "[", "i", "]", ")", ".", "addReg", "(", "SrcReg", ")", ";", "}", "}", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RetRegs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "RetRegs", "[", "i", "]", ",", "RegState", "::", "Implicit", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "PPCFastISel68", "Func": "SelectRet", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7019, "Length": 221, "Cover_Rate": 0.31798561151079136, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "forceScalarizeMaskedScatter", "(", "VectorType", "*", "VTy", ",", "Align", "Alignment", ")", "{"], "ground_truth": ["return", "forceScalarizeMaskedGather", "(", "VTy", ",", "Alignment", ")", ";"], "File": "X86TargetTransformInfo21", "Func": "forceScalarizeMaskedScatter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7020, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "<ISA_LIT>SETargetLowering", "::", "emitCOPY_FD", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "assert", "(", "Subtarget", ".", "isFP64bit", "(", ")", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "BB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "Fd", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Ws", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Lane", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "*", "<NUM_LIT>", ";"], "ground_truth": ["DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";"], "File": "MipsSEISelLowering11", "Func": "emitCOPY_FD", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7021, "Length": 103, "Cover_Rate": 0.44782608695652176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SrcOp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ShVT", ",", "SrcOp", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "ShVT", ",", "SrcOp", ",", "DAG", ".", "getConstant", "(", "NumBits", ",", "TLI", ".", "getShiftAmountTy", "(", "SrcOp", ".", "getValueType", "(", ")", ")", ")", ")", ")", ";"], "File": "X86ISelLowering191", "Func": "getVShift", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7022, "Length": 58, "Cover_Rate": 0.464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Shuffle", "=", "<STR_LIT>", ";", "SrcVT", "=", "DstVT", "=", "<STR_LIT>", ";", "return", "true", ";", "}", "}", "if", "(", "(", "(", "MaskVT", "==", "<STR_LIT>", "||", "MaskVT", "==", "<STR_LIT>", ")", "&&", "Subtarget", ".", "hasSSE2", "(", ")", ")", "||", "(", "(", "MaskVT", "==", "<STR_LIT>", "||", "MaskVT", "==", "<STR_LIT>", ")", "&&", "Subtarget", ".", "hasInt256", "(", ")", ")", "||", "(", "(", "MaskVT", "==", "<STR_LIT>", "||", "MaskVT", "==", "<STR_LIT>", ")", "&&", "Subtarget", ".", "hasBWI", "(", ")", ")", ")", "{", "if", "(", "matchVectorShuffleWithPACK", "(", "MaskVT", ",", "SrcVT", ",", "V1", ",", "V2", ",", "Shuffle", ",", "Mask", ",", "DAG", ",", "Subtarget", ")", ")", "{", "DstVT", "=", "MaskVT", ";", "return", "true", ";", "}", "}", "if", "(", "(", "MaskVT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasSSE1", "(", ")", ")", "||", "(", "MaskVT", ".", "is128BitVector", "(", ")", "&&", "Subtarget", ".", "hasSSE2", "(", ")", ")", "||", "(", "MaskVT", ".", "is256BitVector", "(", ")", "&&", "<NUM_LIT>", "<=", "EltSizeInBits", "&&", "Subtarget", ".", "hasAVX", "(", ")", ")", "||", "(", "MaskVT", ".", "is256BitVector", "(", ")", "&&", "Subtarget", ".", "hasAVX2", "(", ")", ")", "||", "(", "MaskVT", ".", "is512BitVector", "(", ")", "&&", "Subtarget", ".", "hasAVX512", "(", ")", ")", ")", "{", "if", "(", "matchVectorShuffleWithUNPCK", "(", "MaskVT", ",", "V1", ",", "V2", ",", "Shuffle", ",", "IsUnary", ",", "Mask", ",", "DL", ",", "DAG", ",", "Subtarget", ")", ")", "{", "SrcVT", "=", "DstVT", "=", "MaskVT", ";"], "ground_truth": ["if", "(", "MaskVT", ".", "is256BitVector", "(", ")", "&&", "!", "Subtarget", ".", "hasAVX2", "(", ")", ")", "SrcVT", "=", "DstVT", "=", "(", "<NUM_LIT>", "==", "EltSizeInBits", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";"], "File": "X86ISelLowering (2)6", "Func": "matchBinaryShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7023, "Length": 237, "Cover_Rate": 0.41725352112676056, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "machine_mode", "m68k_promote_function_mode", "(", "const_tree", "type", ",", "machine_mode", "mode", ",", "int", "*", "punsignedp", "ATTRIBUTE_UNUSED", ",", "const_tree", "fntype", "ATTRIBUTE_UNUSED", ",", "int", "for_return", ")", "{", "if", "(", "type", "==", "NULL_TREE", "&&", "!", "for_return", "&&", "(", "mode", "==", "QImode", "||", "mode", "==", "HImode", ")", ")", "return", "SImode", ";"], "ground_truth": ["return", "mode", ";"], "File": "m68k", "Func": "m68k_promote_function_mode", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7024, "Length": 48, "Cover_Rate": 0.9795918367346939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "op0", "=", "gen_reg_rtx", "(", "GET_MODE", "(", "x", ")", ")", ";", "emit_move_insn", "(", "op0", ",", "x", ")", ";", "}", "emit_insn", "(", "gen_rtx_SET", "(", "dest", ",", "const0_rtx", ")", ")", ";", "if", "(", "GET_MODE", "(", "op0", ")", "!=", "DImode", ")", "{", "temp", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "convert_move", "(", "temp", ",", "op0", ",", "<NUM_LIT>", ")", ";", "}", "else", "temp", "=", "op0", ";", "emit_insn", "(", "gen_rtx_SET", "(", "dest", ",", "gen_rtx_IF_THEN_ELSE", "(", "GET_MODE", "(", "dest", ")", ",", "gen_rtx_fmt_ee", "(", "compare_code", ",", "DImode", ",", "temp", ",", "const0_rtx", ")", ",", "const1_rtx", ",", "dest", ")", ")", ")", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "sparc", "Func": "gen_v9_scc", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7025, "Length": 94, "Cover_Rate": 0.31543624161073824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LoopRep", "->", "getExitingBlocks", "(", "ExitingMBBs", ")", ";", "if", "(", "ExitingMBBs", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "MachineBasicBlock", "*", "DummyExitBlk", "=", "normalizeInfiniteLoopExit", "(", "LoopRep", ")", ";", "if", "(", "DummyExitBlk", ")", "RetBlks", ".", "push_back", "(", "DummyExitBlk", ")", ";", "}", "}", "for", "(", "SmallVectorImpl", "<", "MachineBasicBlock", "*", ">", "::", "const_iterator", "It", "=", "OrderedBlks", ".", "begin", "(", ")", ",", "E", "=", "OrderedBlks", ".", "end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "*", "It", ";", "removeUnconditionalBranch", "(", "MBB", ")", ";"], "ground_truth": ["removeRedundantConditionalBranch", "(", "MBB", ")", ";"], "File": "AMDILCFGStructurizer1", "Func": "prepare", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7026, "Length": 90, "Cover_Rate": 0.4090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "(", "IsNonTemporal", "&&", "HasSSE1", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "Aligned", ")", "{", "if", "(", "IsNonTemporal", ")", "Opc", "=", "HasVLX", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opc", "=", "HasVLX", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "Opc", "=", "HasVLX", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "Aligned", ")", "{", "if", "(", "IsNonTemporal", ")", "Opc", "=", "HasVLX", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opc", "=", "HasVLX", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "Opc", "=", "HasVLX", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "Aligned", ")", "{", "if", "(", "IsNonTemporal", ")", "Opc", "=", "HasVLX", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opc", "=", "HasVLX", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "Opc", "=", "HasVLX", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "assert", "(", "HasAVX", ")", ";", "if", "(", "Aligned", ")", "{", "if", "(", "IsNonTemporal", ")", "Opc", "=", "HasVLX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opc", "=", "HasVLX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "Opc", "=", "HasVLX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "assert", "(", "HasAVX", ")", ";", "if", "(", "Aligned", ")", "{", "if", "(", "IsNonTemporal", ")", "Opc", "=", "HasVLX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opc", "=", "HasVLX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "Opc", "=", "HasVLX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "assert", "(", "HasAVX", ")", ";", "if", "(", "Aligned", ")", "{", "if", "(", "IsNonTemporal", ")", "Opc", "=", "HasVLX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opc", "=", "HasVLX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "Opc", "=", "HasVLX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "assert", "(", "HasAVX512", ")", ";", "if", "(", "Aligned", ")", "Opc", "=", "IsNonTemporal", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["else", "Opc", "=", "<STR_LIT>", ";"], "File": "X86FastISel11", "Func": "X86FastEmitStore", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7027, "Length": 371, "Cover_Rate": 0.3394327538883806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "GA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "GPRelNode", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ")", ",", "&", "GA", ",", "<NUM_LIT>", ")", ";", "SDValue", "GPReg", "=", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "GPReg", ",", "GPRelNode", ")", ";", "}", "return", "getAddrNonPIC", "(", "N", ",", "Ty", ",", "DAG", ")", ";", "}", "if", "(", "GV", "->", "hasInternalLinkage", "(", ")", "||", "(", "GV", "->", "hasLocalLinkage", "(", ")", "&&", "!", "isa", "<", "Function", ">", "(", "GV", ")", ")", ")", "return", "getAddrLocal", "(", "N", ",", "Ty", ",", "DAG", ",", "Has<ISA_LIT>64", ")", ";"], "ground_truth": ["if", "(", "LargeGOT", ")", "return", "getAddrGlobalLargeGOT", "(", "N", ",", "Ty", ",", "DAG", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "MachinePointerInfo", "::", "getGOT", "(", ")", ")", ";"], "File": "MipsISelLowering100", "Func": "lowerGlobalAddress", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7028, "Length": 149, "Cover_Rate": 0.49666666666666665, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TTIImpl", "::", "isRegisterRich", "(", ")", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "FPGATargetTransformInfo", "Func": "isRegisterRich", "Target": "FPGA", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7029, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isSCSrc32", "(", ")", "const", "{"], "ground_truth": ["return", "isInlineImm", "(", ")", "||", "(", "isReg", "(", ")", "&&", "isRegClass", "(", "AMDGPU", "::", "SReg_32RegClassID", ")", ")", ";"], "File": "AMDGPUAsmParser18", "Func": "isSCSrc32", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7030, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "Idx", "=", "ISDOpc", "-", "<STR_LIT>", ";", "Opc", "=", "OpcTable", "[", "Idx", "]", "[", "<NUM_LIT>", "]", ";", "RC", "=", "&", "<STR_LIT>", ";", "RegSize", "=", "<NUM_LIT>", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "Opc", "=", "OpcTable", "[", "ISDOpc", "-", "<STR_LIT>", "]", "[", "<NUM_LIT>", "]", ";", "RC", "=", "&", "<STR_LIT>", ";", "RegSize", "=", "<NUM_LIT>", ";", "break", ";", "}", "if", "(", "!", "<STR_LIT>", "(", "Imm", ",", "RegSize", ")", ")", "return", "<NUM_LIT>", ";", "unsigned", "ResultReg", "=", "fastEmitInst_ri", "(", "Opc", ",", "RC", ",", "LHSReg", ",", "LHSIsKill", ",", "<STR_LIT>", "(", "Imm", ",", "RegSize", ")", ")", ";"], "ground_truth": ["if", "(", "RetVT", ">=", "<STR_LIT>", "&&", "RetVT", "<=", "<STR_LIT>", "&&", "ISDOpc", "!=", "<STR_LIT>", ")", "{"], "File": "AArch64FastISel (2)", "Func": "emitLogicalOp_ri", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7031, "Length": 115, "Cover_Rate": 0.3872053872053872, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "assert", "(", "CE", "&&", "<STR_LIT>", ")", ";", "int", "Imm", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["bool", "isAdd", "=", "Imm", ">=", "<NUM_LIT>", ";"], "File": "ARMAsmParser (2)2", "Func": "addPostIdxImm8Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7032, "Length": 38, "Cover_Rate": 0.34234234234234234, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MFI", ".", "setReturnAddressIsTaken", "(", "true", ")", ";", "if", "(", "TLI", ".", "verifyReturnAddressArgumentIsConstant", "(", "Op", ",", "DAG", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "uint64_t", "depth", "=", "Op", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "SDValue", "RetAddr", ";", "if", "(", "depth", "==", "<NUM_LIT>", ")", "{", "auto", "PtrVT", "=", "TLI", ".", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "unsigned", "RetReg", "=", "MF", ".", "addLiveIn", "(", "<STR_LIT>", ",", "TLI", ".", "getRegClassFor", "(", "PtrVT", ")", ")", ";"], "ground_truth": ["RetAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "RetReg", ",", "VT", ")", ";"], "File": "SparcISelLowering (2)2", "Func": "LowerRETURNADDR", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7033, "Length": 118, "Cover_Rate": 0.48559670781893005, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TII", "->", "isSMRD", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "LastOpcodeType", "=", "SMEM", ";", "else", "if", "(", "Increment", ".", "Named", ".", "VM", ")", "LastOpcodeType", "=", "VMEM", ";", "}", "if", "(", "Increment", ".", "Named", ".", "EXP", ")", "{", "ExpInstrTypesSeen", "|=", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "I", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineOperand", "&", "Op", "=", "I", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "isOpRelevant", "(", "Op", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TII", "->", "getOpRegClass", "(", "*", "I", ",", "i", ")", ";", "RegInterval", "Interval", "=", "getRegInterval", "(", "RC", ",", "Op", ")", ";", "for", "(", "unsigned", "j", "=", "Interval", ".", "first", ";", "j", "<", "Interval", ".", "second", ";", "++", "j", ")", "{", "if", "(", "Op", ".", "isDef", "(", ")", ")", "DefinedRegs", "[", "j", "]", "=", "Limit", ";", "if", "(", "Op", ".", "isUse", "(", ")", ")", "UsedRegs", "[", "j", "]", "=", "Limit", ";"], "ground_truth": ["}"], "File": "SIInsertWaits", "Func": "pushInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7034, "Length": 174, "Cover_Rate": 0.46524064171123, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "*", "DTN", ":", "children", "<", "MachineDomTreeNode", "*", ">", "(", "N", ")", ")", "Changed", "|=", "removeDeadCode", "(", "DTN", ")", ";", "MachineBasicBlock", "*", "B", "=", "N", "->", "getBlock", "(", ")", ";", "std", "::", "vector", "<", "MachineInstr", "*", ">", "Instrs", ";", "for", "(", "auto", "I", "=", "B", "->", "rbegin", "(", ")", ",", "E", "=", "B", "->", "rend", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Instrs", ".", "push_back", "(", "&", "*", "I", ")", ";", "for", "(", "auto", "I", "=", "Instrs", ".", "begin", "(", ")", ",", "E", "=", "Instrs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineInstr", "*", "MI", "=", "*", "I", ";", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "TargetOpcode", "::", "LIFETIME_START", "||", "Opc", "==", "TargetOpcode", "::", "LIFETIME_END", ")", "continue", ";", "bool", "Store", "=", "false", ";", "if", "(", "MI", "->", "isInlineAsm", "(", ")", "||", "!", "MI", "->", "isSafeToMove", "(", "nullptr", ",", "Store", ")", ")", "continue", ";", "bool", "AllDead", "=", "true", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "Regs", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "Register", "R", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "R", ".", "isVirtual", "(", ")", "||", "!", "MRI", "->", "use_nodbg_empty", "(", "R", ")", ")", "{", "AllDead", "=", "false", ";", "break", ";", "}"], "ground_truth": ["Regs", ".", "push_back", "(", "R", ")", ";"], "File": "HexagonGenInsert17", "Func": "removeDeadCode", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7035, "Length": 251, "Cover_Rate": 0.7917981072555205, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", ";", "}", "O", "<<", "<STR_LIT>", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "MO2", ".", "getReg", "(", ")", ")", "{", "if", "(", "<STR_LIT>", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "O", "<<", "<STR_LIT>", "<<", "(", "char", ")", "<STR_LIT>", "(", "MO3", ".", "getImm", "(", ")", ")", "<<", "<STR_LIT>", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "O", "<<", "<STR_LIT>", ";", "return", ";", "}"], "ground_truth": ["O", "<<", "<STR_LIT>", "<<", "(", "char", ")", "<STR_LIT>", "(", "MO3", ".", "getImm", "(", ")", ")", "<<", "getRegisterName", "(", "MO2", ".", "getReg", "(", ")", ")", ";"], "File": "ARMAsmPrinter100", "Func": "printAddrMode2Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7036, "Length": 94, "Cover_Rate": 0.43119266055045874, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addLoc", "(", "const", "CCValAssign", "&", "V", ")", "{", "Locs", ".", "push_back", "(", "V", ")", ";"], "ground_truth": ["}"], "File": "HexagonCallingConvLower", "Func": "addLoc", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7037, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "}", "}", "}", "if", "(", "!", "SDST", ")", "return", "false", ";", "const", "Register", "SDSTReg", "=", "SDST", "->", "getReg", "(", ")", ";", "auto", "IsHazardFn", "=", "[", "SDSTReg", ",", "TRI", "]", "(", "MachineInstr", "*", "I", ")", "{", "return", "<ISA_LIT>InstrInfo", "::", "isSMRD", "(", "*", "I", ")", "&&", "I", "->", "readsRegister", "(", "SDSTReg", ",", "TRI", ")", ";", "}", ";", "auto", "IsExpiredFn", "=", "[", "TII", ",", "IV", "]", "(", "MachineInstr", "*", "MI", ",", "int", ")", "{", "if", "(", "MI", ")", "{", "if", "(", "TII", "->", "isSALU", "(", "*", "MI", ")", ")", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "return", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "&&", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "{", "const", "int64_t", "Imm", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "<STR_LIT>", "Decoded", "=", "<STR_LIT>", "(", "IV", ",", "Imm", ")", ";", "return", "(", "Decoded", ".", "LgkmCnt", "==", "<NUM_LIT>", ")", ";", "}", "default", ":", "if", "(", "TII", "->", "isSOPP", "(", "*", "MI", ")", ")", "return", "false", ";", "return", "true", ";", "}", "}"], "ground_truth": ["}"], "File": "GCNHazardRecognizer12", "Func": "fixSMEMtoVectorWriteHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7038, "Length": 210, "Cover_Rate": 0.43209876543209874, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "unsigned", "Opc", "=", "N", "->", "getOpcode", "(", ")", ";", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Opc", "!=", "<STR_LIT>", "&&", "Opc", "!=", "<STR_LIT>", "&&", "!", "VT", ".", "isVector", "(", ")", "&&", "VT", "!=", "<STR_LIT>", "&&", "(", "(", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", ")", "||", "Subtarget", "->", "hasMin3Max3_16", "(", ")", ")", ")", "{", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "Opc", "&&", "Op0", ".", "hasOneUse", "(", ")", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "return", "DAG", ".", "getNode", "(", "minMaxOpcToMin3Max3Opc", "(", "Opc", ")", ",", "DL", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op1", ")", ";", "}", "if", "(", "Op1", ".", "getOpcode", "(", ")", "==", "Opc", "&&", "Op1", ".", "hasOneUse", "(", ")", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "return", "DAG", ".", "getNode", "(", "minMaxOpcToMin3Max3Opc", "(", "Opc", ")", ",", "DL", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Op0", ",", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "}", "if", "(", "Opc", "==", "<STR_LIT>", "&&", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Op0", ".", "hasOneUse", "(", ")", ")", "{", "if", "(", "SDValue", "Med3", "=", "performIntMed3ImmCombine", "(", "DAG", ",", "SDLoc", "(", "N", ")", ",", "Op0", ",", "Op1", ",", "true", ")", ")", "return", "Med3", ";", "}"], "ground_truth": ["if", "(", "Opc", "==", "<STR_LIT>", "&&", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Op0", ".", "hasOneUse", "(", ")", ")", "{"], "File": "SIISelLowering (2)3", "Func": "performMinMaxCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7039, "Length": 267, "Cover_Rate": 0.5692963752665245, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isIntrinsicWithCCAndChain", "(", "Op", ",", "Opcode", ",", "CCValid", ")", ")", "{", "assert", "(", "Op", "->", "getNumValues", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "SDNode", "*", "Node", "=", "emitIntrinsicWithCCAndChain", "(", "DAG", ",", "Op", ",", "Opcode", ")", ";", "SDValue", "CC", "=", "getCCResult", "(", "DAG", ",", "SDValue", "(", "Node", ",", "<NUM_LIT>", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "Op", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ",", "CC", ")", ";", "return", "SDValue", "(", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "SystemZISelLowering (2)2", "Func": "lowerINTRINSIC_W_CHAIN", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7040, "Length": 83, "Cover_Rate": 0.8137254901960784, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gimple", "*", "g", "=", "gimple_build_assign", "(", "lhs", ",", "cmp", ")", ";", "gimple_set_location", "(", "g", ",", "gimple_location", "(", "stmt", ")", ")", ";"], "ground_truth": ["gsi_replace", "(", "gsi", ",", "g", ",", "true", ")", ";"], "File": "rs6000-call", "Func": "fold_compare_helper", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7041, "Length": 30, "Cover_Rate": 0.32608695652173914, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "isExtendable", "(", "MI", ")", "||", "isConstExtended", "(", "MI", ")", ")", "&&", "<STR_LIT>", ")", ";", "short", "ExtOpNum", "=", "getCExtOpNum", "(", "MI", ")", ";", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "ExtOpNum", ")", ";"], "ground_truth": ["assert", "(", "(", "MO", ".", "isMBB", "(", ")", "||", "MO", ".", "isImm", "(", ")", ")", "&&", "<STR_LIT>", ")", ";"], "File": "HexagonInstrInfo (2)2", "Func": "immediateExtend", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7042, "Length": 55, "Cover_Rate": 0.7236842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "InstrInfo", ".", "get", "(", ")", ";"], "ground_truth": ["}"], "File": "HSAILSubtarget", "Func": "getInstrInfo", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7043, "Length": 8, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "state_transition", "(", "curr_state", ",", "insn", ")", ";", "state", "->", "insns_left", "=", "targetm", ".", "sched", ".", "variable_issue", "(", "<NUM_LIT>", ",", "false", ",", "insn", ",", "state", "->", "insns_left", ")", ";", "mips_sim_insn", "=", "insn", ";", "note_stores", "(", "PATTERN", "(", "insn", ")", ",", "mips_sim_record_set", ",", "state", ")", ";"], "ground_truth": ["}"], "File": "mips4", "Func": "mips_sim_issue_insn", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7044, "Length": 45, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "Subtarget", "->", "hasAVX", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["return", "<ISA_LIT>SelectFPExtOrFPTrunc", "(", "I", ",", "Opc", ",", "&", "<STR_LIT>", ")", ";"], "File": "X86FastISel (2)6", "Func": "X86SelectFPExt", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7045, "Length": 24, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "decodeBranch", "(", "MCInst", "&", "MI", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Insn", "+", "Address", ",", "false", ",", "Address", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MI", ",", "Decoder", ")", ")", "MI", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Insn", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "LanaiDisassembler (2)", "Func": "decodeBranch", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7046, "Length": 59, "Cover_Rate": 0.9833333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MFI", "->", "setObjectAlignment", "(", "FI", ",", "RequiredAlign", ")", ";", "}", "}", "if", "(", "Offset", "<", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "(", "Offset", "%", "RequiredAlign", ")", "&", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "int64_t", "StartOffset", "=", "Offset", "&", "~", "int64_t", "(", "RequiredAlign", "-", "<NUM_LIT>", ")", ";", "if", "(", "StartOffset", ")", "{", "SDLoc", "DL", "(", "Ptr", ")", ";", "Ptr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Ptr", ".", "getValueType", "(", ")", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "StartOffset", ",", "DL", ",", "Ptr", ".", "getValueType", "(", ")", ")", ")", ";", "}", "int", "EltNo", "=", "(", "Offset", "-", "StartOffset", ")", ">>", "<NUM_LIT>", ";", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "EVT", "NVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "PVT", ",", "NumElems", ")", ";", "SDValue", "V1", "=", "DAG", ".", "getLoad", "(", "NVT", ",", "dl", ",", "Chain", ",", "Ptr", ",", "LD", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "StartOffset", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "Mask", "(", "NumElems", ",", "EltNo", ")", ";"], "ground_truth": ["return", "DAG", ".", "getVectorShuffle", "(", "NVT", ",", "dl", ",", "V1", ",", "DAG", ".", "getUNDEF", "(", "NVT", ")", ",", "Mask", ")", ";"], "File": "X86ISelLowering (3)", "Func": "LowerAsSplatVectorLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7047, "Length": 204, "Cover_Rate": 0.425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CallReturnHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineInstrBuilder", "MIB", ")", ":", "<ISA_LIT>IncomingValueHandler", "(", "MIRBuilder", ",", "MRI", ")", ",", "MIB", "(", "MIB", ")", "{"], "ground_truth": ["}"], "File": "M88kCallLowering", "Func": "CallReturnHandler", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7048, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">", "TargetFlags", "[", "]", "=", "{"], "ground_truth": ["{", "MO_ABS_HI", ",", "<STR_LIT>", "}", ",", "{", "MO_ABS_LO", ",", "<STR_LIT>", "}", ",", "{", "MO_NO_FLAG", ",", "<STR_LIT>", "}", "}", ";"], "File": "LanaiInstrInfo (2)", "Func": "getSerializableDirectMachineOperandTargetFlags", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7049, "Length": 36, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "!", "SE", "->", "isLoopInvariant", "(", "EC", ",", "L", ")", ")", "continue", ";", "if", "(", "SE", "->", "getTypeSizeInBits", "(", "EC", "->", "getType", "(", ")", ")", ">", "(", "TT", ".", "isArch64Bit", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", "continue", ";", "bool", "NotAlways", "=", "false", ";", "for", "(", "pred_iterator", "PI", "=", "pred_begin", "(", "L", "->", "getHeader", "(", ")", ")", ",", "PIE", "=", "pred_end", "(", "L", "->", "getHeader", "(", ")", ")", ";", "PI", "!=", "PIE", ";", "++", "PI", ")", "{", "if", "(", "!", "L", "->", "contains", "(", "*", "PI", ")", ")", "continue", ";", "if", "(", "!", "DT", "->", "dominates", "(", "*", "I", ",", "*", "PI", ")", ")", "{", "NotAlways", "=", "true", ";", "break", ";", "}", "}", "if", "(", "NotAlways", ")", "continue", ";", "Instruction", "*", "TI", "=", "(", "*", "I", ")", "->", "getTerminator", "(", ")", ";", "if", "(", "!", "TI", ")", "continue", ";", "if", "(", "BranchInst", "*", "BI", "=", "dyn_cast", "<", "BranchInst", ">", "(", "TI", ")", ")", "{", "if", "(", "!", "BI", "->", "isConditional", "(", ")", ")", "continue", ";", "CountedExitBranch", "=", "BI", ";", "}", "else", "continue", ";", "CountedExitBlock", "=", "*", "I", ";", "ExitCount", "=", "EC", ";", "break", ";", "}", "if", "(", "!", "CountedExitBlock", ")", "return", "MadeChange", ";", "BasicBlock", "*", "Preheader", "=", "L", "->", "getLoopPreheader", "(", ")", ";", "if", "(", "!", "Preheader", "||", "mightUseCTR", "(", "TT", ",", "Preheader", ")", ")", "Preheader", "=", "InsertPreheaderForLoop", "(", "L", ",", "this", ")", ";", "if", "(", "!", "Preheader", ")", "return", "MadeChange", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Preheader", "->", "getName", "(", ")", "<<", "<STR_LIT>", ")", ";", "MadeChange", "=", "true", ";", "SCEVExpander", "SCEVE", "(", "*", "SE", ",", "<STR_LIT>", ")", ";", "LLVMContext", "&", "C", "=", "SE", "->", "getContext", "(", ")", ";", "Type", "*", "CountType", "=", "TT", ".", "isArch64Bit", "(", ")", "?", "Type", "::", "getInt64Ty", "(", "C", ")", ":", "Type", "::", "getInt32Ty", "(", "C", ")", ";", "if", "(", "!", "ExitCount", "->", "getType", "(", ")", "->", "isPointerTy", "(", ")", "&&", "ExitCount", "->", "getType", "(", ")", "!=", "CountType", ")", "ExitCount", "=", "SE", "->", "getZeroExtendExpr", "(", "ExitCount", ",", "CountType", ")", ";", "ExitCount", "=", "SE", "->", "getAddExpr", "(", "ExitCount", ",", "SE", "->", "getConstant", "(", "CountType", ",", "<NUM_LIT>", ")", ")", ";", "Value", "*", "ECValue", "=", "SCEVE", ".", "expandCodeFor", "(", "ExitCount", ",", "CountType", ",", "Preheader", "->", "getTerminator", "(", ")", ")", ";", "IRBuilder", "<", ">", "CountBuilder", "(", "Preheader", "->", "getTerminator", "(", ")", ")", ";"], "ground_truth": ["Module", "*", "M", "=", "Preheader", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";"], "File": "PPCCTRLoops22", "Func": "convertToCTRLoop", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7050, "Length": 395, "Cover_Rate": 0.473621103117506, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "checkNeonReplicateArgs", "(", "FromW", ",", "ToW", ")", ";"], "ground_truth": ["if", "(", "ToW", "==", "<NUM_LIT>", "&&", "isNEONi64splat", "(", ")", ")", "return", "false", ";"], "File": "ARMAsmParser (2)3", "Func": "isNEONmovReplicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7051, "Length": 20, "Cover_Rate": 0.5128205128205128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isValidFrameIdx", "=", "(", "FrameIdx", "<", "<ISA_LIT>FrameInfo", "::", "maxFrameOffset", "(", ")", ")", ";", "if", "(", "RC", "==", "<STR_LIT>", ")", "{", "opc", "=", "(", "isValidFrameIdx", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", ")", "{", "opc", "=", "(", "isValidFrameIdx", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", ")", "{", "opc", "=", "(", "isValidFrameIdx", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", ")", "{", "opc", "=", "(", "isValidFrameIdx", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", ")", "{", "opc", "=", "(", "isValidFrameIdx", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", ")", "{", "opc", "=", "(", "isValidFrameIdx", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", ")", "{", "opc", "=", "(", "isValidFrameIdx", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", ")", "{", "opc", "=", "(", "isValidFrameIdx", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "{", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "abort", "(", ")", ";", "}", "DebugLoc", "DL", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "addFrameReference", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "opc", ")", ",", "DestReg", ")", ",", "FrameIdx", ")", ";"], "ground_truth": ["}"], "File": "SPUInstrInfo3", "Func": "loadRegFromStackSlot", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7052, "Length": 227, "Cover_Rate": 0.7442622950819672, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Size", "=", "getSizeOf", "(", "Ty", ")", ";"], "ground_truth": ["if", "(", "HST", ".", "isTypeForHVX", "(", "Ty", ")", ")", "return", "Size", "==", "static_cast", "<", "int", ">", "(", "HST", ".", "getVectorLength", "(", ")", ")", ";"], "File": "HexagonVectorCombine", "Func": "isSectorTy", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7053, "Length": 32, "Cover_Rate": 0.48484848484848486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "<ISA_LIT>RegisterInfo", "::", "getLargestLegalSuperClass", "(", "const", "TargetRegisterClass", "*", "RC", ",", "const", "MachineFunction", "&", ")", "const", "{", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "return", "&", "<STR_LIT>", ";", "return", "RC", ";"], "ground_truth": ["}"], "File": "RISCVRegisterInfo12", "Func": "getLargestLegalSuperClass", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7054, "Length": 33, "Cover_Rate": 0.8918918918918919, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printMemReference", "(", "MI", ",", "OpNo", ")", ";"], "ground_truth": ["}"], "File": "X86ATTAsmPrinter2", "Func": "printf32mem", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7055, "Length": 8, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InitializeELF", "(", "isAAPCS_ABI", ")", ";", "if", "(", "isAAPCS_ABI", ")", "{", "LSDASection", "=", "nullptr", ";", "}", "AttributesSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_<ISA_LIT>_ATTRIBUTES", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetObjectFile (2)", "Func": "Initialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7056, "Length": 33, "Cover_Rate": 0.4230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "FrameHelperType", "::", "Epilog", ":", "for", "(", "auto", "NextMI", "=", "NextMBBI", ";", "NextMI", "!=", "MBB", ".", "end", "(", ")", ";", "NextMI", "++", ")", "{", "if", "(", "NextMI", "->", "readsRegister", "(", "<STR_LIT>", ",", "TRI", ")", ")", "return", "false", ";", "}", "for", "(", "const", "MachineBasicBlock", "*", "SuccMBB", ":", "MBB", ".", "successors", "(", ")", ")", "{", "if", "(", "SuccMBB", "->", "isLiveIn", "(", "<STR_LIT>", ")", "||", "SuccMBB", "->", "isLiveIn", "(", "<STR_LIT>", ")", ")", "return", "false", ";", "}", "break", ";", "case", "FrameHelperType", "::", "EpilogTail", ":", "{"], "ground_truth": ["if", "(", "NextMBBI", "==", "MBB", ".", "end", "(", ")", ")", "return", "false", ";"], "File": "AArch64LowerHomogeneousPrologEpilog", "Func": "shouldUseFrameHelper", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7057, "Length": 94, "Cover_Rate": 0.36293436293436293, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "CPU", "=", "!", "CPUAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "CPUAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetCPU", ";", "std", "::", "string", "FS", "=", "!", "FSAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "FSAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetFS", ";", "bool", "SoftFloat", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", "==", "<STR_LIT>", ";", "if", "(", "SoftFloat", ")", "FS", "+=", "FS", ".", "empty", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "std", "::", "string", "Key", "=", "CPU", "+", "FS", ";", "if", "(", "F", ".", "hasMinSize", "(", ")", ")", "Key", "+=", "<STR_LIT>", ";", "auto", "&", "I", "=", "SubtargetMap", "[", "Key", "]", ";", "if", "(", "!", "I", ")", "{", "resetTargetOptions", "(", "F", ")", ";", "I", "=", "std", "::", "make_unique", "<", "<ISA_LIT>Subtarget", ">", "(", "TargetTriple", ",", "CPU", ",", "FS", ",", "*", "this", ",", "isLittle", ",", "F", ".", "hasMinSize", "(", ")", ")", ";", "if", "(", "!", "I", "->", "isThumb", "(", ")", "&&", "!", "I", "->", "has<ISA_LIT>Ops", "(", ")", ")", "F", ".", "getContext", "(", ")", ".", "emitError", "(", "<STR_LIT>", "+", "F", ".", "getName", "(", ")", "+", "<STR_LIT>", "<STR_LIT>", ")", ";", "}", "return", "I", ".", "get", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine10", "Func": "getSubtargetImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7058, "Length": 199, "Cover_Rate": 0.8540772532188842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "assert", "(", "MO", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "O", "<<", "<STR_LIT>", "<<", "getRegisterName", "(", "MO", ".", "getReg", "(", ")", ")", "<<", "<STR_LIT>", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter100", "Func": "PrintAsmMemoryOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7059, "Length": 42, "Cover_Rate": 0.5526315789473685, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "pos_2", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "pos_3", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "pos_4", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "pos_5", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "pos_6", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_0mii_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_0mmi_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_0mfi_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_0mmf_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_0bbb_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_0mbb_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_0mib_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_0mmb_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_0mfb_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_0mlx_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_1mii_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_1mmi_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_1mfi_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_1mmf_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_1bbb_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_1mbb_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_1mib_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_1mmb_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_1mfb_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_1mlx_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "}", "else", "{", "pos_1", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "pos_2", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "pos_3", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "pos_4", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "pos_5", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "pos_6", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_0mii_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_0mmi_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_0mfi_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_0mmf_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_0bbb_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_0mbb_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_0mib_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_0mmb_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_0mfb_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_0mlx_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_1mii_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_1mmi_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_1mfi_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_1mmf_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_1bbb_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_1mbb_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_1mib_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_1mmb_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_1mfb_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_1mlx_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "flag_selective_scheduling2", "&&", "!", "maybe_skip_selective_scheduling", "(", ")", ")", "run_selective_scheduling", "(", ")", ";", "else", "schedule_ebbs", "(", ")", ";", "compute_alignments", "(", ")", ";", "finish_bundle_states", "(", ")", ";", "free", "(", "stops_p", ")", ";", "stops_p", "=", "NULL", ";", "emit_insn_group_barriers", "(", "dump_file", ")", ";", "ia64_final_schedule", "=", "<NUM_LIT>", ";", "timevar_pop", "(", "TV_SCHED2", ")", ";", "}", "else", "emit_all_insn_group_barriers", "(", "dump_file", ")", ";", "df_analyze", "(", ")", ";", "if", "(", "ia64_except_unwind_info", "(", "&", "global_options", ")", "==", "UI_TARGET", ")", "{", "rtx_insn", "*", "insn", ";"], "ground_truth": ["int", "saw_stop", "=", "<NUM_LIT>", ";"], "File": "ia64", "Func": "ia64_reorg", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7060, "Length": 441, "Cover_Rate": 0.6193820224719101, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>TargetLowering", "::", "getJumpTableEncoding", "(", ")", "const", "{"], "ground_truth": ["if", "(", "Subtarget", ".", "isABI_N64", "(", ")", ")", "return", "MachineJumpTableInfo", "::", "EK_GPRel64BlockAddress", ";"], "File": "MipsISelLowering106", "Func": "getJumpTableEncoding", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7061, "Length": 21, "Cover_Rate": 0.7241379310344828, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "AArch64ISelDAGToDAG13", "Func": "getPassName", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7062, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", "<<", "<NUM_LIT>", "-", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter18", "Func": "printFBits32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7063, "Length": 18, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeBankedReg", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "unsigned", "R", "=", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "SysM", "=", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "!", "<STR_LIT>", "(", "(", "R", "<<", "<NUM_LIT>", ")", "|", "SysM", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler", "Func": "DecodeBankedReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7064, "Length": 63, "Cover_Rate": 0.7590361445783133, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "(", "MI", ")", ";", "int", "Offset", ";", "MachineBasicBlock", "::", "iterator", "MergeInstr", "=", "findIncDecBefore", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "<STR_LIT>", "Mode", "=", "getLoadStoreMultipleSubMode", "(", "Opcode", ")", ";", "if", "(", "Mode", "==", "<STR_LIT>", "&&", "Offset", "==", "-", "Bytes", ")", "{", "Mode", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "Mode", "==", "<STR_LIT>", "&&", "Offset", "==", "-", "Bytes", ")", "{", "Mode", "=", "<STR_LIT>", ";", "}", "else", "{", "MergeInstr", "=", "findIncDecAfter", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "if", "(", "(", "(", "Mode", "!=", "<STR_LIT>", "&&", "Mode", "!=", "<STR_LIT>", ")", "||", "Offset", "!=", "Bytes", ")", "&&", "(", "(", "Mode", "!=", "<STR_LIT>", "&&", "Mode", "!=", "<STR_LIT>", ")", "||", "Offset", "!=", "-", "Bytes", ")", ")", "{", "if", "(", "!", "STI", "->", "optForMinSize", "(", ")", "||", "!", "BaseKill", ")", "return", "false", ";"], "ground_truth": ["bool", "HighRegsUsed", "=", "false", ";"], "File": "ARMLoadStoreOptimizer82", "Func": "MergeBaseUpdateLSMultiple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7065, "Length": 156, "Cover_Rate": 0.3101391650099404, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "VETargetTransformInfo", "Func": "getMinVectorRegisterBitWidth", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7066, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "<NUM_LIT>", "]", ")", "{", "if", "(", "ExtraCode", "[", "<NUM_LIT>", "]", "!=", "<NUM_LIT>", ")", "return", "true", ";", "switch", "(", "ExtraCode", "[", "<NUM_LIT>", "]", ")", "{", "default", ":", "return", "true", ";", "case", "'a'", ":", "if", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isReg", "(", ")", ")", "{", "O", "<<", "<STR_LIT>", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", "<<", "<STR_LIT>", ";", "return", "false", ";", "}", "case", "'c'", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isImm", "(", ")", ")", "return", "true", ";", "printNoHashImmediate", "(", "MI", ",", "OpNum", ",", "O", ")", ";", "return", "false", ";", "case", "'P'", ":", "case", "'q'", ":", "printOperand", "(", "MI", ",", "OpNum", ",", "O", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmPrinter29", "Func": "PrintAsmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7067, "Length": 126, "Cover_Rate": 0.6847826086956522, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCSubtargetInfo", "*", "STI", "=", "TM", ".", "getMCSubtargetInfo", "(", ")", ";", "<STR_LIT>", "ISA", "=", "<STR_LIT>", "(", "STI", "->", "getFeatureBits", "(", ")", ")", ";", "TS", "->", "EmitDirectiveHSACodeObjectISA", "(", "ISA", ".", "Major", ",", "ISA", ".", "Minor", ",", "ISA", ".", "Stepping", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "TS", "->", "EmitRuntimeMetadata", "(", "M", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter33", "Func": "EmitStartOfAsmFile", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7068, "Length": 52, "Cover_Rate": 0.4727272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "return", "false", ";", "}", "unsigned", "Reg", ";", "if", "(", "FuncInfo", ".", "Fn", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "<NUM_LIT>", ",", "Attribute", "::", "SExt", ")", ")", "Reg", "=", "getRegForSignedValue", "(", "RV", ")", ";", "else", "if", "(", "FuncInfo", ".", "Fn", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "<NUM_LIT>", ",", "Attribute", "::", "ZExt", ")", ")", "Reg", "=", "getRegForUnsignedValue", "(", "RV", ")", ";", "else", "Reg", "=", "getRegForValue", "(", "RV", ")", ";", "if", "(", "Reg", "==", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "Reg", ")", ";"], "File": "WebAssemblyFastISel11", "Func": "selectRet", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7069, "Length": 201, "Cover_Rate": 0.5193798449612403, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "RC", "=", "RI", ".", "getCommonSubClass", "(", "MRI", ".", "getRegClass", "(", "TrueReg", ")", ",", "MRI", ".", "getRegClass", "(", "FalseReg", ")", ")", ";", "if", "(", "!", "RC", ")", "return", "false", ";", "if", "(", "(", "STI", ".", "hasLoadStoreOnCond2", "(", ")", "&&", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "||", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", "||", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "CondCycles", "=", "<NUM_LIT>", ";", "TrueCycles", "=", "<NUM_LIT>", ";", "FalseCycles", "=", "<NUM_LIT>", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SystemZInstrInfo42", "Func": "canInsertSelect", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7070, "Length": 80, "Cover_Rate": 0.47337278106508873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Base", ".", "Reg", ".", "getNode", "(", ")", "->", "dump", "(", ")", ";", "}", "else", "if", "(", "BaseType", "==", "FrameIndexBase", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "Base", ".", "FrameIndex", "<<", "'\\n'", ";", "}", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "Disp", "<<", "'\\n'", ";", "if", "(", "GV", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", ";", "GV", "->", "dump", "(", ")", ";", "}", "else", "if", "(", "CP", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", ";", "CP", "->", "dump", "(", ")", ";", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "Align", "<<", "'\\n'", ";", "}", "else", "if", "(", "ES", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", ";"], "ground_truth": ["errs", "(", ")", "<<", "ES", "<<", "'\\n'", ";"], "File": "MSP430ISelDAGToDAG16", "Func": "dump", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7071, "Length": 111, "Cover_Rate": 0.6416184971098265, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "StringSwitch", "<", "<STR_LIT>", ">", "(", "LayoutStr", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AArch64BaseInfo (2)", "Func": "AArch64StringToVectorLayout", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7072, "Length": 99, "Cover_Rate": 0.717391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Val", ">=", "<NUM_LIT>", "&&", "Val", "<", "<NUM_LIT>", ")", "{", "Offset", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", "(", "AddSub", ",", "Val", ",", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "}", "Offset", "=", "N", ";", "<STR_LIT>", "ShOpcVal", "=", "<STR_LIT>", "(", "N", ")", ";", "unsigned", "ShAmt", "=", "<NUM_LIT>", ";", "if", "(", "ShOpcVal", "!=", "<STR_LIT>", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "Offset", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "ShOpcVal", "=", "<STR_LIT>", ";", "}", "}", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", "(", "AddSub", ",", "ShAmt", ",", "ShOpcVal", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG12", "Func": "SelectAddrMode2Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7073, "Length": 137, "Cover_Rate": 0.49280575539568344, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCRegAliasIterator", "R", "(", "Reg", ",", "this", ",", "true", ")", ";", "for", "(", ";", "R", ".", "isValid", "(", ")", ";", "++", "R", ")", "Reserved", ".", "set", "(", "*", "R", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo (3)", "Func": "reserveRegisterTuples", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7074, "Length": 31, "Cover_Rate": 0.6888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmParser", "::", "OperandMatchResultTy", "<ISA_LIT>AsmParser", "::", "parseGPR64", "(", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "if", "(", "!", "is<ISA_LIT>64", "(", ")", ")", "return", "MatchOperand_NoMatch", ";"], "ground_truth": ["return", "parseRegs", "(", "Operands", ",", "(", "int", ")", "<STR_LIT>", ")", ";"], "File": "MipsAsmParser29", "Func": "parseGPR64", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7075, "Length": 37, "Cover_Rate": 0.925, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Assert", ")", ";", "}", "if", "(", "Subtarget", ".", "hasSSE41", "(", ")", ")", "if", "(", "SDValue", "Res", "=", "LowerEXTRACT_VECTOR_ELT_SSE4", "(", "Op", ",", "DAG", ")", ")", "return", "Res", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "Op", "->", "isOnlyUserOf", "(", "Vec", ".", "getNode", "(", ")", ")", ")", "{", "int", "DWordIdx", "=", "IdxVal", "/", "<NUM_LIT>", ";", "if", "(", "DWordIdx", "==", "<NUM_LIT>", ")", "{", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Vec", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "DWordIdx", ",", "dl", ")", ")", ";", "int", "ShiftVal", "=", "(", "IdxVal", "%", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "if", "(", "ShiftVal", "!=", "<NUM_LIT>", ")", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Res", ",", "DAG", ".", "getConstant", "(", "ShiftVal", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Res", ")", ";", "}", "int", "WordIdx", "=", "IdxVal", "/", "<NUM_LIT>", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Vec", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "WordIdx", ",", "dl", ")", ")", ";", "int", "ShiftVal", "=", "(", "IdxVal", "%", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "if", "(", "ShiftVal", "!=", "<NUM_LIT>", ")", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Res", ",", "DAG", ".", "getConstant", "(", "ShiftVal", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Res", ")", ";", "}", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "IdxVal", "==", "<NUM_LIT>", ")", "return", "Op", ";", "int", "Mask", "[", "<NUM_LIT>", "]", "=", "{", "static_cast", "<", "int", ">", "(", "IdxVal", ")", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "Vec", "=", "DAG", ".", "getVectorShuffle", "(", "VecVT", ",", "dl", ",", "Vec", ",", "DAG", ".", "getUNDEF", "(", "VecVT", ")", ",", "Mask", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Vec", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "}", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "IdxVal", "==", "<NUM_LIT>", ")", "return", "Op", ";", "int", "Mask", "[", "<NUM_LIT>", "]", "=", "{", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "Vec", "=", "DAG", ".", "getVectorShuffle", "(", "VecVT", ",", "dl", ",", "Vec", ",", "DAG", ".", "getUNDEF", "(", "VecVT", ")", ",", "Mask", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Vec", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering152", "Func": "LowerEXTRACT_VECTOR_ELT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7076, "Length": 436, "Cover_Rate": 0.5246690734055355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>MCExpr", "*", "<ISA_LIT>MCExpr", "::", "Create", "(", "VariantKind", "Kind", ",", "const", "MCExpr", "*", "Expr", ",", "MCContext", "&", "Ctx", ")", "{"], "ground_truth": ["return", "new", "(", "Ctx", ")", "<ISA_LIT>MCExpr", "(", "Kind", ",", "Expr", ")", ";"], "File": "AArch64MCExpr (2)", "Func": "Create", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7077, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", ";", ";", ")", "{", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Op", ")", ")", "{", "TmpOffset", "+=", "CI", "->", "getSExtValue", "(", ")", "*", "S", ";", "break", ";", "}", "if", "(", "isa", "<", "AddOperator", ">", "(", "Op", ")", "&&", "(", "!", "isa", "<", "Instruction", ">", "(", "Op", ")", "||", "FuncInfo", ".", "MBBMap", "[", "cast", "<", "Instruction", ">", "(", "Op", ")", "->", "getParent", "(", ")", "]", "==", "FuncInfo", ".", "MBB", ")", "&&", "isa", "<", "ConstantInt", ">", "(", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "ConstantInt", "*", "CI", "=", "cast", "<", "ConstantInt", ">", "(", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "TmpOffset", "+=", "CI", "->", "getSExtValue", "(", ")", "*", "S", ";", "Op", "=", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "continue", ";", "}", "goto", "unsupported_gep", ";", "}", "}", "}", "Addr", ".", "Offset", "=", "TmpOffset", ";", "if", "(", "<ISA_LIT>ComputeAddress", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Addr", ")", ")", "return", "true", ";", "Addr", "=", "SavedAddr", ";", "unsupported_gep", ":", "break", ";", "}", "case", "Instruction", "::", "Alloca", ":", "{", "const", "AllocaInst", "*", "AI", "=", "cast", "<", "AllocaInst", ">", "(", "Obj", ")", ";", "DenseMap", "<", "const", "AllocaInst", "*", ",", "int", ">", "::", "iterator", "SI", "=", "FuncInfo", ".", "StaticAllocaMap", ".", "find", "(", "AI", ")", ";", "if", "(", "SI", "!=", "FuncInfo", ".", "StaticAllocaMap", ".", "end", "(", ")", ")", "{", "Addr", ".", "BaseType", "=", "Address", "::", "FrameIndexBase", ";", "Addr", ".", "Base", ".", "FI", "=", "SI", "->", "second", ";", "return", "true", ";", "}", "break", ";", "}", "}"], "ground_truth": ["if", "(", "Addr", ".", "Base", ".", "Reg", "==", "<NUM_LIT>", ")", "Addr", ".", "Base", ".", "Reg", "=", "getRegForValue", "(", "Obj", ")", ";"], "File": "PPCFastISel47", "Func": "PPCComputeAddress", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7078, "Length": 286, "Cover_Rate": 0.4126984126984127, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>cc", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "assert", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "SDValue", "RevShAmt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getConstant", "(", "VTBits", ",", "dl", ",", "<STR_LIT>", ")", ",", "ShAmt", ")", ";", "SDValue", "Tmp1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "ShOpLo", ",", "RevShAmt", ")", ";", "SDValue", "Tmp2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "ShAmt", ")", ";", "SDValue", "HiSmallShift", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Tmp1", ",", "Tmp2", ")", ";"], "ground_truth": ["SDValue", "ExtraShAmt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ShAmt", ",", "DAG", ".", "getConstant", "(", "VTBits", ",", "dl", ",", "<STR_LIT>", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerShiftLeftParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7079, "Length": 134, "Cover_Rate": 0.31529411764705884, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "ScaVT", "=", "Scalar", ".", "getValueType", "(", ")", ";", "if", "(", "isMaskType", "(", "ResultVT", ")", ")", "return", "getMaskBroadcast", "(", "ResultVT", ",", "Scalar", ",", "AVL", ")", ";", "if", "(", "isPackedVectorType", "(", "ResultVT", ")", ")", "{"], "ground_truth": ["if", "(", "ScaVT", "==", "<STR_LIT>", ")", "{"], "File": "VECustomDAG1", "Func": "getBroadcast", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7080, "Length": 41, "Cover_Rate": 0.3203125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "LastOp", "=", "TII", "->", "getOperandIdx", "(", "MI", "->", "getOpcode", "(", ")", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["MI", "->", "getOperand", "(", "LastOp", ")", ".", "setImm", "(", "Bit", ")", ";"], "File": "R600Packetizer28", "Func": "setIsLastBit", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7081, "Length": 28, "Cover_Rate": 0.6511627906976745, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "combineSHIFTROT", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "N1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "AndMaskOp", "=", "N1", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "auto", "*", "AndMask", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "AndMaskOp", ")", ";", "if", "(", "AndMask", ")", "{", "auto", "AmtVal", "=", "AndMask", "->", "getZExtValue", "(", ")", ";", "if", "(", "(", "AmtVal", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "AndOp", "=", "N1", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "N1", ".", "hasOneUse", "(", ")", ")", "{", "DCI", ".", "CombineTo", "(", "N1", ".", "getNode", "(", ")", ",", "AndOp", ")", ";", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "SDValue", "Replace", "=", "DAG", ".", "getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "AndOp", ")", ";", "DCI", ".", "AddToWorklist", "(", "Replace", ".", "getNode", "(", ")", ")", ";", "return", "Replace", ";", "}", "}", "else", "if", "(", "AmtVal", ">>", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", "{", "SDValue", "AndOp", "=", "N1", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "auto", "NewMask", "=", "DAG", ".", "getConstant", "(", "AndMask", "->", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ",", "SDLoc", "(", "AndMaskOp", ")", ",", "AndMaskOp", ".", "getValueType", "(", ")", ")", ";", "auto", "NewAnd", "=", "DAG", ".", "getNode", "(", "N1", ".", "getOpcode", "(", ")", ",", "SDLoc", "(", "N1", ")", ",", "N1", ".", "getValueType", "(", ")", ",", "AndOp", ",", "NewMask", ")", ";", "SDValue", "Replace", "=", "DAG", ".", "getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "NewAnd", ")", ";", "DCI", ".", "AddToWorklist", "(", "Replace", ".", "getNode", "(", ")", ")", ";", "return", "Replace", ";"], "ground_truth": ["}"], "File": "SystemZISelLowering104", "Func": "combineSHIFTROT", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7082, "Length": 311, "Cover_Rate": 0.9688473520249221, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCStreamer", "*", "llvm", "::", "create<ISA_LIT>WinCOFFStreamer", "(", "MCContext", "&", "C", ",", "MCAsmBackend", "&", "AB", ",", "raw_ostream", "&", "OS", ",", "MCCodeEmitter", "*", "CE", ",", "bool", "RelaxAll", ")", "{", "<ISA_LIT>WinCOFFStreamer", "*", "S", "=", "new", "<ISA_LIT>WinCOFFStreamer", "(", "C", ",", "AB", ",", "CE", ",", "OS", ")", ";", "S", "->", "getAssembler", "(", ")", ".", "setRelaxAll", "(", "RelaxAll", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "X86WinCOFFStreamer3", "Func": "createX86WinCOFFStreamer", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7083, "Length": 57, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_push_byte", "(", "AVR_ZERO_REGNO", ",", "true", ")", ";", "emit_push_byte", "(", "AVR_TMP_REGNO", ",", "true", ")", ";", "emit_push_sfr", "(", "sreg_rtx", ",", "false", ",", "false", ")", ";", "emit_move_insn", "(", "zero_reg_rtx", ",", "const0_rtx", ")", ";", "emit_use", "(", "zero_reg_rtx", ")", ";", "if", "(", "AVR_HAVE_RAMPD", ")", "emit_push_sfr", "(", "rampd_rtx", ",", "false", ",", "true", ")", ";", "if", "(", "AVR_HAVE_RAMPX", "&&", "TEST_HARD_REG_BIT", "(", "set", ",", "REG_X", ")", "&&", "TEST_HARD_REG_BIT", "(", "set", ",", "REG_X", "+", "<NUM_LIT>", ")", ")", "{"], "ground_truth": ["emit_push_sfr", "(", "rampx_rtx", ",", "false", ",", "true", ")", ";"], "File": "avr4", "Func": "avr_expand_prologue", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7084, "Length": 78, "Cover_Rate": 0.3170731707317073, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", ")", ";", "}", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "RetCC_<ISA_LIT>64", ")", ";", "SDValue", "Flag", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "RetOps", "(", "<NUM_LIT>", ",", "Chain", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "VA", ".", "getLocReg", "(", ")", ",", "OutVals", "[", "i", "]", ",", "Flag", ")", ";"], "ground_truth": ["Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "File": "BPFISelLowering6", "Func": "LowerReturn", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7085, "Length": 107, "Cover_Rate": 0.39194139194139194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "shouldFormOverflowOp", "(", "unsigned", "Opcode", ",", "EVT", "VT", ",", "bool", "MathUsed", ")", "const", "override", "{"], "ground_truth": ["return", "TargetLowering", "::", "shouldFormOverflowOp", "(", "Opcode", ",", "VT", ",", "true", ")", ";"], "File": "SystemZISelLowering41", "Func": "shouldFormOverflowOp", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7086, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "SllX", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "X", ",", "Const1", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "SllX", ",", "Const1", ")", ";", "}", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Res", ")", ";"], "ground_truth": ["SDValue", "LowX", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";"], "File": "MipsISelLowering (2)4", "Func": "lowerFABS32", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7087, "Length": 92, "Cover_Rate": 0.32167832167832167, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "new", "RegBankSelect", "(", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "RISCVTargetMachine", "Func": "addRegBankSelect", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7088, "Length": 12, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CurFPOData", "=", "std", "::", "make_unique", "<", "FPOData", ">", "(", ")", ";", "CurFPOData", "->", "Function", "=", "ProcSym", ";", "CurFPOData", "->", "Begin", "=", "emitFPOLabel", "(", ")", ";", "CurFPOData", "->", "ParamsSize", "=", "ParamsSize", ";"], "ground_truth": ["return", "false", ";"], "File": "X86WinCOFFTargetStreamer11", "Func": "emitFPOProc", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7089, "Length": 34, "Cover_Rate": 0.4594594594594595, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Outs", ",", "LLVMContext", "&", "Context", ")", "const", "{", "assert", "(", "!", "IsVarArg", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Outs", ".", "empty", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "VEISelLowering16", "Func": "CanLowerReturn", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7090, "Length": 54, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NewOut", ".", "VT", "=", "VT", ";", "unsigned", "NumElements", "=", "Out", ".", "ArgVT", ".", "getVectorNumElements", "(", ")", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "!=", "NumElements", ";", "++", "j", ")", "{", "SDValue", "Elem", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "OutVals", "[", "i", "]", ",", "DAG", ".", "getConstant", "(", "j", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SplitVals", ".", "push_back", "(", "Elem", ")", ";", "Splits", ".", "push_back", "(", "NewOut", ")", ";", "NewOut", ".", "PartOffset", "+=", "NewOut", ".", "VT", ".", "getStoreSize", "(", ")", ";", "}", "}", "else", "{", "SplitVals", ".", "push_back", "(", "OutVals", "[", "i", "]", ")", ";", "Splits", ".", "push_back", "(", "Out", ")", ";", "}", "}", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Splits", ",", "CCAssignFnForReturn", "(", "CallConv", ",", "isVarArg", ")", ")", ";", "SDValue", "Flag", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "RetOps", ";", "RetOps", ".", "push_back", "(", "Chain", ")", ";", "if", "(", "!", "Info", "->", "isEntryFunction", "(", ")", ")", "{", "const", "<ISA_LIT>RegisterInfo", "*", "TRI", "=", "getSubtarget", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "SDValue", "ReturnAddrReg", "=", "CreateLiveInRegister", "(", "DAG", ",", "&", "<STR_LIT>", ",", "TRI", "->", "getReturnAddressReg", "(", "MF", ")", ",", "<STR_LIT>", ")", ";", "SDValue", "PhysReturnAddrReg", "=", "DAG", ".", "getRegister", "(", "TRI", "->", "getReturnAddressReg", "(", "MF", ")", ",", "<STR_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "PhysReturnAddrReg", ",", "ReturnAddrReg", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "PhysReturnAddrReg", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "realRVLocIdx", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ",", "++", "realRVLocIdx", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "Arg", "=", "SplitVals", "[", "realRVLocIdx", "]", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";"], "ground_truth": ["break", ";"], "File": "SIISelLowering115", "Func": "LowerReturn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7091, "Length": 416, "Cover_Rate": 0.44349680170575695, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "<ISA_LIT>Subtarget", "*", "getSubtargetImpl", "(", ")", "const", "{"], "ground_truth": ["return", "&", "Subtarget", ";"], "File": "HexagonTargetMachine10", "Func": "getSubtargetImpl", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7092, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int16x4_t", ")", "__builtin_neon_vaddhnv4si", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vaddhn_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7093, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vldrdq_gather_offset_z_sv2di", "(", "(", "__builtin_neon_di", "*", ")", "__base", ",", "__offset", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vldrdq_gather_offset_z_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7094, "Length": 15, "Cover_Rate": 0.5172413793103449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_shuffle_epi32", "(", "__m512i", "__A", ",", "_MM_PERM_ENUM", "__mask", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_pshufd512_mask", "(", "(", "__v16si", ")", "__A", ",", "__mask", ",", "(", "__v16si", ")", "_mm512_undefined_si512", "(", ")", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin4", "Func": "_mm512_shuffle_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7095, "Length": 50, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vorrq_fv4sf", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vorrq_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7096, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "words", "=", "ia64_function_arg_words", "(", "type", ",", "mode", ")", ";", "int", "offset", "=", "ia64_function_arg_offset", "(", "cum", ",", "type", ",", "words", ")", ";", "machine_mode", "hfa_mode", "=", "VOIDmode", ";", "if", "(", "cum", "->", "words", ">=", "MAX_ARGUMENT_SLOTS", ")", "{", "cum", "->", "words", "+=", "words", "+", "offset", ";", "return", ";", "}", "cum", "->", "atypes", "[", "cum", "->", "words", "]", "=", "ia64_arg_type", "(", "mode", ")", ";", "cum", "->", "words", "+=", "words", "+", "offset", ";", "if", "(", "TARGET_ABI_OPEN_VMS", ")", "{", "cum", "->", "int_regs", "=", "cum", "->", "words", ";", "cum", "->", "fp_regs", "=", "cum", "->", "words", ";", "return", ";", "}", "if", "(", "type", ")", "hfa_mode", "=", "hfa_element_mode", "(", "type", ",", "<NUM_LIT>", ")", ";", "if", "(", "hfa_mode", "!=", "VOIDmode", "&&", "(", "!", "cum", "->", "prototype", "||", "named", ")", ")", "{", "int", "fp_regs", "=", "cum", "->", "fp_regs", ";", "int", "int_regs", "=", "cum", "->", "words", "-", "words", ";", "int", "hfa_size", "=", "GET_MODE_SIZE", "(", "hfa_mode", ")", ";", "int", "byte_size", ";", "int", "args_byte_size", ";", "byte_size", "=", "(", "(", "mode", "==", "BLKmode", ")", "?", "int_size_in_bytes", "(", "type", ")", ":", "GET_MODE_SIZE", "(", "mode", ")", ")", ";", "args_byte_size", "=", "int_regs", "*", "UNITS_PER_WORD", ";", "offset", "=", "<NUM_LIT>", ";", "for", "(", ";", "(", "offset", "<", "byte_size", "&&", "fp_regs", "<", "MAX_ARGUMENT_SLOTS", "&&", "args_byte_size", "<", "(", "MAX_ARGUMENT_SLOTS", "*", "UNITS_PER_WORD", ")", ")", ";", ")", "{", "offset", "+=", "hfa_size", ";", "args_byte_size", "+=", "hfa_size", ";", "fp_regs", "++", ";", "}", "cum", "->", "fp_regs", "=", "fp_regs", ";", "}", "else", "if", "(", "mode", "==", "TFmode", "||", "mode", "==", "TCmode", "||", "(", "!", "FLOAT_MODE_P", "(", "mode", ")", "||", "cum", "->", "fp_regs", "==", "MAX_ARGUMENT_SLOTS", ")", ")", "cum", "->", "int_regs", "=", "cum", "->", "words", ";", "else", "if", "(", "cum", "->", "prototype", ")", "{", "if", "(", "!", "named", ")", "cum", "->", "int_regs", "=", "cum", "->", "words", ";", "else", "cum", "->", "fp_regs", "+=", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_COMPLEX_FLOAT", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "}", "else", "{", "cum", "->", "fp_regs", "+=", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_COMPLEX_FLOAT", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "cum", "->", "int_regs", "=", "cum", "->", "words", ";", "}"], "ground_truth": ["}"], "File": "ia644", "Func": "ia64_function_arg_advance", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7097, "Length": 326, "Cover_Rate": 0.9261363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "<ISA_LIT>_MC", "::", "Parse<ISA_LIT>Triple", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ")", "{", "std", "::", "string", "<ISA_LIT>ArchFeature", ";", "<STR_LIT>", "ArchID", "=", "<STR_LIT>", "(", "TT", ".", "getArchName", "(", ")", ")", ";", "if", "(", "ArchID", "!=", "<STR_LIT>", "::", "INVALID", "&&", "(", "CPU", ".", "empty", "(", ")", "||", "CPU", "==", "<STR_LIT>", ")", ")", "<ISA_LIT>ArchFeature", "=", "(", "<ISA_LIT>ArchFeature", "+", "<STR_LIT>", "+", "<STR_LIT>", "(", "ArchID", ")", ")", ".", "str", "(", ")", ";", "if", "(", "TT", ".", "isThumb", "(", ")", ")", "{", "if", "(", "<ISA_LIT>ArchFeature", ".", "empty", "(", ")", ")", "<ISA_LIT>ArchFeature", "=", "<STR_LIT>", ";", "else", "<ISA_LIT>ArchFeature", "+=", "<STR_LIT>", ";", "}", "if", "(", "TT", ".", "isOSNaCl", "(", ")", ")", "{", "if", "(", "<ISA_LIT>ArchFeature", ".", "empty", "(", ")", ")", "<ISA_LIT>ArchFeature", "=", "<STR_LIT>", ";", "else", "<ISA_LIT>ArchFeature", "+=", "<STR_LIT>", ";", "}"], "ground_truth": ["return", "<ISA_LIT>ArchFeature", ";"], "File": "ARMMCTargetDesc15", "Func": "ParseARMTriple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7098, "Length": 127, "Cover_Rate": 0.9338235294117647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsPICCall", "&&", "!", "InternalLinkage", ")", "{", "unsigned", "GPReg", "=", "isN64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "EVT", "Ty", "=", "isN64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "GPReg", ",", "getGlobalReg", "(", "CLI", ".", "DAG", ",", "Ty", ")", ")", ")", ";", "}", "SDValue", "InFlag", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Chain", "=", "CLI", ".", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "CLI", ".", "DL", ",", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "CLI", ".", "DAG", ".", "getRegister", "(", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ".", "getValueType", "(", ")", ")", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "getTargetMachine", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "uint32_t", "*", "Mask", "=", "TRI", "->", "getCallPreservedMask", "(", "CLI", ".", "CallConv", ")", ";", "assert", "(", "Mask", "&&", "<STR_LIT>", ")", ";", "if", "(", "Subtarget", "->", "in<ISA_LIT>16HardFloat", "(", ")", ")", "{", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "CLI", ".", "Callee", ")", ")", "{", "llvm", "::", "StringRef", "Sym", "=", "G", "->", "getGlobal", "(", ")", "->", "getName", "(", ")", ";", "Function", "*", "F", "=", "G", "->", "getGlobal", "(", ")", "->", "getParent", "(", ")", "->", "getFunction", "(", "Sym", ")", ";", "if", "(", "F", "&&", "F", "->", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "{", "Mask", "=", "<ISA_LIT>RegisterInfo", "::", "get<ISA_LIT>16RetHelperMask", "(", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "MipsISelLowering62", "Func": "getOpndList", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7099, "Length": 288, "Cover_Rate": 0.768, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Map", ".", "reserve", "(", "N", ")", ";"], "ground_truth": ["}"], "File": "RDFRegisters", "Func": "IndexedSet", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7100, "Length": 8, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "'('", ";", "printF64", "(", "MI", ",", "OpNo", "+", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", ";", "printF64", "(", "MI", ",", "OpNo", "+", "<NUM_LIT>", ",", "O", ")", ";"], "ground_truth": ["O", "<<", "<STR_LIT>", ";"], "File": "HSAILInstPrinter", "Func": "printV3F64", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7101, "Length": 34, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "MemVT", "=", "St", "->", "getMemoryVT", "(", ")", ";", "unsigned", "StElts", "=", "MemVT", ".", "getSizeInBits", "(", ")", "/", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "APInt", "DemandedElts", "=", "APInt", "::", "getLowBitsSet", "(", "VT", ".", "getVectorNumElements", "(", ")", ",", "StElts", ")", ";", "APInt", "KnownUndef", ",", "KnownZero", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "TLI", ".", "SimplifyDemandedVectorElts", "(", "StoredVal", ",", "DemandedElts", ",", "KnownUndef", ",", "KnownZero", ",", "DCI", ")", ")", "{", "DCI", ".", "AddToWorklist", "(", "N", ")", ";"], "ground_truth": ["return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering131", "Func": "combineVEXTRACT_STORE", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7102, "Length": 89, "Cover_Rate": 0.5894039735099338, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vrmlaldavhq_p_s32", "(", "int32x4_t", "__a", ",", "int32x4_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vrmlaldavhq_p_sv4si", "(", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vrmlaldavhq_p_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7103, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "case", "<STR_LIT>", ":", "{", "int64_t", "Offset", "=", "int64_t", "(", "Value", ")", "-", "<NUM_LIT>", ";", "return", "Offset", ">", "<NUM_LIT>", "||", "Offset", "<", "-", "<NUM_LIT>", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "int64_t", "Offset", "=", "int64_t", "(", "Value", ")", "-", "<NUM_LIT>", ";", "return", "Offset", ">", "<NUM_LIT>", "||", "Offset", "<", "<NUM_LIT>", "||", "Offset", "&", "<NUM_LIT>", ";", "}", "case", "<STR_LIT>", ":", "int64_t", "Offset", "=", "(", "Value", "&", "~", "<NUM_LIT>", ")", ";", "return", "Offset", "==", "<NUM_LIT>", ";", "}"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "ARMAsmBackend14", "Func": "fixupNeedsRelaxation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7104, "Length": 81, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HImode", ";"], "ground_truth": ["}"], "File": "rl78", "Func": "rl78_unwind_word_mode", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7105, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "*", "BB", ",", "I", ",", "BB", "->", "findDebugLoc", "(", "I", ")", ",", "TII", "->", "get", "(", "AMDGPU", "::", "V_MOV_B32_e64", ")", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "break", ";", "case", "AMDGPU", "::", "FABS_<ISA_LIT>", ":", "BuildMI", "(", "*", "BB", ",", "I", ",", "BB", "->", "findDebugLoc", "(", "I", ")", ",", "TII", "->", "get", "(", "AMDGPU", "::", "V_MOV_B32_e64", ")", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "break", ";", "case", "AMDGPU", "::", "FNEG_<ISA_LIT>", ":", "BuildMI", "(", "*", "BB", ",", "I", ",", "BB", "->", "findDebugLoc", "(", "I", ")", ",", "TII", "->", "get", "(", "AMDGPU", "::", "V_MOV_B32_e64", ")", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "break", ";", "case", "AMDGPU", "::", "SHADER_TYPE", ":", "BB", "->", "getParent", "(", ")", "->", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", "->", "ShaderType", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["MI", "->", "eraseFromParent", "(", ")", ";"], "File": "SIISelLowering104", "Func": "EmitInstrWithCustomInserter", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7106, "Length": 323, "Cover_Rate": 0.5894160583941606, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_srli_pi32", "(", "__m64", "__m", ",", "int", "__count", ")", "{"], "ground_truth": ["return", "(", "__m64", ")", "__builtin_ia32_psrldi", "(", "(", "__v2si", ")", "__m", ",", "__count", ")", ";"], "File": "mmintrin", "Func": "_mm_srli_pi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7107, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SRetReturnReg", "=", "Reg", ";"], "ground_truth": ["}"], "File": "VideocoreMachineFunctionInfo", "Func": "setSRetReturnReg", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7108, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "NeedExpansion", "(", "std", "::", "uint16_t", "opcode", ")", "{"], "ground_truth": ["auto", "decoder", "=", "Decode", "<", "Disassembler", ">", "(", "opcode", ")", ";"], "File": "disassembler", "Func": "NeedExpansion", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7109, "Length": 20, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "dest", "=", "gen_lowpart", "(", "dest_mode", ",", "dest", ")", ";", "if", "(", "src0", "==", "const0_rtx", ")", "src0", "=", "CONST0_RTX", "(", "src_mode", ")", ";", "else", "src0", "=", "gen_lowpart", "(", "src_mode", ",", "src0", ")", ";", "if", "(", "do_src1", ")", "{", "if", "(", "src1", "==", "const0_rtx", ")", "src1", "=", "CONST0_RTX", "(", "src_mode", ")", ";", "else", "src1", "=", "gen_lowpart", "(", "src_mode", ",", "src1", ")", ";"], "ground_truth": ["}"], "File": "tilegx", "Func": "tilegx_expand_builtin_vector_binop", "Target": "tilegx", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 7110, "Length": 61, "Cover_Rate": 0.5446428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "optab_handler", "(", "movmisalign_optab", ",", "mode", ")", "==", "CODE_FOR_nothing", ")", "return", "false", ";", "if", "(", "misalignment", "==", "-", "<NUM_LIT>", ")", "{"], "ground_truth": ["if", "(", "rs6000_vector_alignment_reachable", "(", "type", ",", "is_packed", ")", ")", "{"], "File": "rs60004", "Func": "rs6000_builtin_support_vector_misalignment", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7111, "Length": 32, "Cover_Rate": 0.32323232323232326, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "f", "(", "MI", ")", ";", "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ")", ".", "addImm", "(", "P_ADDR", ")", ".", "addReg", "(", "SCRATCH_REGISTER", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SNESExpandPseudoInsts", "Func": "expandAtomic", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7112, "Length": 48, "Cover_Rate": 0.48, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "allowsMisalignedMemoryAccesses", "(", "VT", ",", "AS", ",", "Align", ",", "&", "IsFast", ")", ")", "return", "expandUnalignedStore", "(", "SN", ",", "DAG", ")", ";", "if", "(", "!", "IsFast", ")", "return", "SDValue", "(", ")", ";", "}", "if", "(", "!", "shouldCombineMemoryType", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "NewVT", "=", "getEquivalentMemType", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ")", ";", "SDValue", "Val", "=", "SN", "->", "getValue", "(", ")", ";", "bool", "OtherUses", "=", "!", "Val", ".", "hasOneUse", "(", ")", ";", "SDValue", "CastVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "NewVT", ",", "Val", ")", ";", "if", "(", "OtherUses", ")", "{", "SDValue", "CastBack", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VT", ",", "CastVal", ")", ";"], "ground_truth": ["DAG", ".", "ReplaceAllUsesOfValueWith", "(", "Val", ",", "CastBack", ")", ";"], "File": "AMDGPUISelLowering102", "Func": "performStoreCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7113, "Length": 127, "Cover_Rate": 0.4409722222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "MipsISelLowering109", "Func": "getTargetNodeName", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7114, "Length": 114, "Cover_Rate": 0.475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "cum", "->", "words", "=", "<NUM_LIT>", ";", "cum", "->", "prototype_p", "=", "fntype", "&&", "TYPE_ARG_TYPES", "(", "fntype", ")", ";"], "ground_truth": ["cum", "->", "libcall_p", "=", "fntype", "==", "<NUM_LIT>", ";"], "File": "sparc3", "Func": "init_cumulative_args", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7115, "Length": 25, "Cover_Rate": 0.5434782608695652, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "aarch64_move_pointer", "(", "pointer", ",", "GET_MODE_SIZE", "(", "GET_MODE", "(", "pointer", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "aarch64", "Func": "aarch64_progress_pointer", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7116, "Length": 15, "Cover_Rate": 0.6521739130434783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "unsigned", "Opcode", "=", "decodeThumbSideEffect", "(", "IsThumb2", ",", "insn", ")", ";", "<ISA_LIT>Format", "Format", "=", "<ISA_LIT>Formats", "[", "Opcode", "]", ";", "Size", "=", "IsThumb2", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "DEBUG", "(", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "Opcode", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "(", "Opcode", ")", "<<", "<STR_LIT>", "<<", "stringFor<ISA_LIT>Format", "(", "Format", ")", "<<", "'('", "<<", "(", "int", ")", "Format", "<<", "<STR_LIT>", ";", "showBitVector", "(", "errs", "(", ")", ",", "insn", ")", ";", "}", ")", ";", "<ISA_LIT>BasicMCBuilder", "*", "Builder", "=", "CreateMCBuilder", "(", "Opcode", ",", "Format", ")", ";"], "ground_truth": ["if", "(", "!", "Builder", ")", "return", "false", ";"], "File": "ARMDisassembler20", "Func": "getInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7117, "Length": 92, "Cover_Rate": 0.3026315789473684, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "combineAnd", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineOr", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineXor", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineLoad", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineMaskedLoad", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineStore", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineMaskedStore", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineSIntToFP", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineUIntToFP", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "combineFaddFsub", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineFneg", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineTruncate", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "combineFOr", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "combineFMinFMax", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "combineFMinNumFMaxNum", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineFAnd", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineFAndn", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineBT", "(", "N", ",", "DAG", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "combineVZextMovl", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "combineZext", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineSext", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "combineSignExtendInReg", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";"], "File": "X86ISelLowering10", "Func": "PerformDAGCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7118, "Length": 311, "Cover_Rate": 0.356651376146789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "(", "insn", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AArch64InsnHelpers", "Func": "isLDSTPPI", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7119, "Length": 14, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "isFirst", "=", "isSingle", "=", "isCracked", "=", "isLoad", "=", "isStore", "=", "false", ";", "return", "<STR_LIT>", ";", "}", "Opcode", "=", "~", "Opcode", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", ".", "get", "(", "Opcode", ")", ";", "isLoad", "=", "MCID", ".", "mayLoad", "(", ")", ";", "isStore", "=", "MCID", ".", "mayStore", "(", ")", ";", "uint64_t", "TSFlags", "=", "MCID", ".", "TSFlags", ";", "isFirst", "=", "TSFlags", "&", "<STR_LIT>", ";", "isSingle", "=", "TSFlags", "&", "<STR_LIT>", ";", "isCracked", "=", "TSFlags", "&", "<STR_LIT>", ";"], "ground_truth": ["return", "(", "<STR_LIT>", ")", "(", "TSFlags", "&", "<STR_LIT>", ")", ";"], "File": "PPCHazardRecognizers30", "Func": "GetInstrType", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7120, "Length": 84, "Cover_Rate": 0.6086956521739131, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqshlq_n_u8", "(", "uint8x16_t", "__a", ",", "const", "int", "__imm", ")", "{"], "ground_truth": ["return", "__builtin_mve_vqshlq_n_uv16qi", "(", "__a", ",", "__imm", ")", ";"], "File": "arm", "Func": "mve___arm_vqshlq_n_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7121, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler18", "Func": "DecodeT2AddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7122, "Length": 64, "Cover_Rate": 0.7032967032967034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "SeenCatchAll", "=", "true", ";", "if", "(", "SeenCatchAll", "&&", "MI", ".", "isCall", "(", ")", ")", "{", "const", "MachineOperand", "&", "CalleeOp", "=", "MI", ".", "getOperand", "(", "getCalleeOpNo", "(", "MI", ")", ")", ";", "if", "(", "CalleeOp", ".", "isGlobal", "(", ")", "&&", "CalleeOp", ".", "getGlobal", "(", ")", "->", "getName", "(", ")", "==", "StdTerminateFn", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "WebAssemblyUtilities", "Func": "isCatchAllTerminatePad", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7123, "Length": 72, "Cover_Rate": 0.6101694915254238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Zeros", "=", "getZeroVector", "(", "VT", ",", "Subtarget", ",", "DAG", ",", "DL", ")", ";", "SDValue", "Low", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V", ",", "Zeros", ")", ";", "SDValue", "High", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V", ",", "Zeros", ")", ";", "Zeros", "=", "getZeroVector", "(", "ByteVecVT", ",", "Subtarget", ",", "DAG", ",", "DL", ")", ";", "MVT", "SadVecVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "VecSize", "/", "<NUM_LIT>", ")", ";", "Low", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "SadVecVT", ",", "DAG", ".", "getBitcast", "(", "ByteVecVT", ",", "Low", ")", ",", "Zeros", ")", ";", "High", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "SadVecVT", ",", "DAG", ".", "getBitcast", "(", "ByteVecVT", ",", "High", ")", ",", "Zeros", ")", ";", "MVT", "ShortVecVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "VecSize", "/", "<NUM_LIT>", ")", ";", "V", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ByteVecVT", ",", "DAG", ".", "getBitcast", "(", "ShortVecVT", ",", "Low", ")", ",", "DAG", ".", "getBitcast", "(", "ShortVecVT", ",", "High", ")", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "V", ")", ";", "}", "assert", "(", "EltVT", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Shifters", "(", "NumElts", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "EltVT", ")", ")", ";"], "File": "X86ISelLowering149", "Func": "LowerHorizontalByteSum", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7124, "Length": 208, "Cover_Rate": 0.4070450097847358, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsEABI", "(", ")", "const", "{"], "ground_truth": ["return", "ThisABI", "==", "ABI", "::", "EABI", ";"], "File": "MipsABIInfo (2)", "Func": "IsEABI", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7125, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "MFI", ".", "initWARegs", "(", ")", ";", "MachineBasicBlock", "&", "EntryMBB", "=", "MF", ".", "front", "(", ")", ";", "for", "(", "MachineInstr", "&", "MI", ":", "EntryMBB", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "int64_t", "Imm", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "<<", "<STR_LIT>", "<<", "Imm", "<<", "<STR_LIT>", ")", ";", "MFI", ".", "setWAReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "Imm", ")", ";", "break", ";", "}", "default", ":", "break", ";"], "ground_truth": ["}"], "File": "WebAssemblyRegNumbering4", "Func": "runOnMachineFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7126, "Length": 123, "Cover_Rate": 0.36826347305389223, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>HardwareLoops", "(", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>HardwareLoops", "(", ")", ";"], "File": "TPCHardwareLoops", "Func": "createTPCHardwareLoops", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7127, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCTargetStreamer", "*", "create<ISA_LIT>ObjectTargetStreamer", "(", "MCStreamer", "&", "S", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>TargetELFStreamer", "(", "S", ",", "STI", ")", ";"], "File": "M88kMCTargetDesc", "Func": "createM88kObjectTargetStreamer", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7128, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isImm", "(", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "RISCVAsmParser (2)1", "Func": "isS12Imm", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7129, "Length": 10, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>ConstantIslands", "::", "fixupConditionalBr", "(", "ImmBranch", "&", "Br", ")", "{", "MachineInstr", "*", "MI", "=", "Br", ".", "MI", ";", "MachineBasicBlock", "*", "DestBB", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "<STR_LIT>", "CC", "=", "(", "<STR_LIT>", ")", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "CC", "=", "<STR_LIT>", "(", "CC", ")", ";", "unsigned", "CCReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "BMI", "=", "&", "MBB", "->", "back", "(", ")", ";", "bool", "NeedSplit", "=", "(", "BMI", "!=", "MI", ")", "||", "!", "BBHasFallthrough", "(", "MBB", ")", ";", "++", "NumCBrFixed", ";", "if", "(", "BMI", "!=", "MI", ")", "{", "if", "(", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", "==", "std", "::", "prev", "(", "MBB", "->", "end", "(", ")", ")", "&&", "BMI", "->", "getOpcode", "(", ")", "==", "Br", ".", "UncondBr", ")", "{", "MachineBasicBlock", "*", "NewDest", "=", "BMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "isBBInRange", "(", "MI", ",", "NewDest", ",", "Br", ".", "MaxDisp", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "BMI", ")", ";", "BMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setMBB", "(", "DestBB", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setMBB", "(", "NewDest", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "CC", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMConstantIslandPass46", "Func": "fixupConditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7130, "Length": 233, "Cover_Rate": 0.40663176265270506, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "PPCMCTargetDesc (2)", "Func": "emitAbiVersion", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7131, "Length": 6, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AMDGPUTargetMachine", "::", "AMDGPUTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "TargetOptions", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OptLevel", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "*", "this", ")", ",", "IntrinsicInfo", "(", ")", "{"], "ground_truth": ["setRequiresStructuredCFG", "(", "true", ")", ";"], "File": "AMDGPUTargetMachine100", "Func": "AMDGPUTargetMachine", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7132, "Length": 77, "Cover_Rate": 0.9390243902439024, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "bool", "is_naked_func", "(", "const_tree", "decl", ")", "{", "return", "has_func_attr", "(", "decl", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "rx", "Func": "is_naked_func", "Target": "rx", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7133, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "PPCFrameLowering", "Func": "getTOCSaveOffset", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7134, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ensureLocals", "(", "Out", ")", ";", "auto", "Align", "=", "<STR_LIT>", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "Align", "!=", "-", "<NUM_LIT>", ")", "{", "auto", "&", "Op0", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op0", ".", "getImm", "(", ")", "==", "-", "<NUM_LIT>", ")", "Op0", ".", "setImm", "(", "Align", ")", ";", "}", "if", "(", "getSTI", "(", ")", ".", "getTargetTriple", "(", ")", ".", "isArch64Bit", "(", ")", ")", "{", "auto", "Opc64", "=", "<STR_LIT>", "(", "static_cast", "<", "uint16_t", ">", "(", "Inst", ".", "getOpcode", "(", ")", ")", ")", ";", "if", "(", "Opc64", ">=", "<NUM_LIT>", ")", "{", "Inst", ".", "setOpcode", "(", "Opc64", ")", ";", "}", "}", "Out", ".", "emitInstruction", "(", "Inst", ",", "getSTI", "(", ")", ")", ";"], "ground_truth": ["if", "(", "CurrentState", "==", "EndFunction", ")", "{"], "File": "WebAssemblyAsmParser2", "Func": "MatchAndEmitInstruction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7135, "Length": 122, "Cover_Rate": 0.37888198757763975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>InstrInfo", "::", "calculateIndirectAddress", "(", "unsigned", "RegIndex", ",", "unsigned", "Channel", ")", "const", "{", "assert", "(", "Channel", "==", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "RegIndex", ";"], "File": "R600InstrInfo (2)", "Func": "calculateIndirectAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7136, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "Changed", "=", "true", ";", "}", "}", "if", "(", "!", "UnreachableBlocks", ".", "empty", "(", ")", ")", "{", "BasicBlock", "*", "UnreachableBlock", "=", "nullptr", ";", "if", "(", "UnreachableBlocks", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "UnreachableBlock", "=", "UnreachableBlocks", ".", "front", "(", ")", ";", "}", "else", "{", "UnreachableBlock", "=", "BasicBlock", "::", "Create", "(", "F", ".", "getContext", "(", ")", ",", "<STR_LIT>", ",", "&", "F", ")", ";", "new", "UnreachableInst", "(", "F", ".", "getContext", "(", ")", ",", "UnreachableBlock", ")", ";", "for", "(", "BasicBlock", "*", "BB", ":", "UnreachableBlocks", ")", "{", "BB", "->", "getTerminator", "(", ")", "->", "eraseFromParent", "(", ")", ";", "BranchInst", "::", "Create", "(", "UnreachableBlock", ",", "BB", ")", ";", "}", "Changed", "=", "true", ";", "}", "if", "(", "!", "ReturningBlocks", ".", "empty", "(", ")", ")", "{", "Type", "*", "RetTy", "=", "F", ".", "getReturnType", "(", ")", ";", "Value", "*", "RetVal", "=", "RetTy", "->", "isVoidTy", "(", ")", "?", "nullptr", ":", "UndefValue", "::", "get", "(", "RetTy", ")", ";", "UnreachableBlock", "->", "getTerminator", "(", ")", "->", "eraseFromParent", "(", ")", ";", "Function", "*", "UnreachableIntrin", "=", "<STR_LIT>", "(", "F", ".", "getParent", "(", ")", ",", "<STR_LIT>", ")", ";", "CallInst", "::", "Create", "(", "UnreachableIntrin", ",", "{", "}", ",", "<STR_LIT>", ",", "UnreachableBlock", ")", ";", "ReturnInst", "::", "Create", "(", "F", ".", "getContext", "(", ")", ",", "RetVal", ",", "UnreachableBlock", ")", ";", "ReturningBlocks", ".", "push_back", "(", "UnreachableBlock", ")", ";", "Changed", "=", "true", ";", "}", "}", "if", "(", "ReturningBlocks", ".", "empty", "(", ")", ")", "return", "Changed", ";", "if", "(", "ReturningBlocks", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "!", "InsertExport", ")", "return", "Changed", ";", "const", "TargetTransformInfo", "&", "TTI", "=", "getAnalysis", "<", "TargetTransformInfoWrapperPass", ">", "(", ")", ".", "getTTI", "(", "F", ")", ";"], "ground_truth": ["auto", "BlocksToUnify", "=", "std", "::", "move", "(", "ReturningBlocks", ")", ";"], "File": "AMDGPUUnifyDivergentExitNodes1", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7137, "Length": 269, "Cover_Rate": 0.37103448275862067, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "*", "unavailable", "|=", "~", "reg_class_contents", "[", "tmp", "->", "cl", "]", ";", "super_class", "=", "reg_class_superunion", "[", "(", "int", ")", "super_class", "]", "[", "(", "int", ")", "tmp", "->", "cl", "]", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "FIRST_PSEUDO_REGISTER", ";", "i", "++", ")", "if", "(", "fixed_regs", "[", "i", "]", "||", "global_regs", "[", "i", "]", ")", "add_to_hard_reg_set", "(", "unavailable", ",", "mode", ",", "i", ")", ";", "arg_pair_t", "arg", "=", "arg_pair_t", "(", "insn_info", ",", "unavailable", ")", ";", "tag_map", ".", "traverse", "<", "arg_pair_t", "*", ",", "check_colliding_tags", ">", "(", "&", "arg", ")", ";", "ignore_all_aliases", "(", "unavailable", ",", "mode", ",", "dest", "&", "<NUM_LIT>", ")", ";", "return", "super_class", ";"], "ground_truth": ["}"], "File": "falkor-tag-collision-avoidance", "Func": "init_unavailable", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7138, "Length": 104, "Cover_Rate": 0.5621621621621622, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint64_t", "F", "=", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", ";"], "ground_truth": ["return", "(", "(", "F", ">>", "<STR_LIT>", ")", "&", "<STR_LIT>", ")", ";"], "File": "HexagonInstrInfo15", "Func": "isRestrictNoSlot1Store", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7139, "Length": 23, "Cover_Rate": 0.575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "emitARM64WinCFIAllocStack", "(", "unsigned", "Size", ")", "{"], "ground_truth": ["}"], "File": "AArch64TargetStreamer2", "Func": "emitARM64WinCFIAllocStack", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7140, "Length": 9, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "State", "==", "IBES_RBRAC", ";"], "ground_truth": ["}"], "File": "X86AsmParser22", "Func": "isValidEndState", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7141, "Length": 6, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "Instruction", "::", "Xor", ":", "case", "Instruction", "::", "LShr", ":", "case", "Instruction", "::", "Shl", ":", "case", "Instruction", "::", "Select", ":"], "ground_truth": ["case", "Instruction", "::", "ICmp", ":"], "File": "HexagonLoopIdiomRecognition", "Func": "commutesWithShift", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7142, "Length": 25, "Cover_Rate": 0.352112676056338, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getFunctionAlignment", "(", "const", "Function", "*", ")", "const", "{"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "XCoreISelLowering15", "Func": "getFunctionAlignment", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7143, "Length": 11, "Cover_Rate": 0.7333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "Metadata", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDGPURuntimeMetadata", "Func": "Metadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7144, "Length": 6, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CodeObjectMetadataStreamer", ".", "end", "(", ")", ";"], "ground_truth": ["EmitCodeObjectMetadata", "(", "CodeObjectMetadataStreamer", ".", "toYamlString", "(", ")", ".", "get", "(", ")", ")", ";"], "File": "AMDGPUTargetStreamer21", "Func": "EmitEndOfCodeObjectMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7145, "Length": 19, "Cover_Rate": 0.7037037037037037, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "ConstSplatVal", "&&", "!", "Ld", "->", "hasNUsesOfValue", "(", "VT", ".", "getVectorNumElements", "(", ")", ",", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "ShuffleVectorSDNode", "*", "SVOp", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ")", ";", "if", "(", "(", "!", "SVOp", "->", "isSplat", "(", ")", ")", "||", "SVOp", "->", "getMaskElt", "(", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Sc", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Sc", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "Sc", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "{", "if", "(", "!", "Subtarget", "->", "hasInt256", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "VT", ".", "is256BitVector", "(", ")", ")", "Sc", "=", "Extract128BitVector", "(", "Sc", ",", "<NUM_LIT>", ",", "DAG", ",", "dl", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Sc", ")", ";", "}", "Ld", "=", "Sc", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "ConstSplatVal", "=", "(", "Ld", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Ld", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "if", "(", "!", "ConstSplatVal", "&&", "(", "!", "Sc", ".", "hasOneUse", "(", ")", "||", "!", "Ld", ".", "hasOneUse", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "}", "bool", "Is256", "=", "VT", ".", "is256BitVector", "(", ")", ";", "if", "(", "ConstSplatVal", "&&", "Subtarget", "->", "hasInt256", "(", ")", ")", "{", "EVT", "CVT", "=", "Ld", ".", "getValueType", "(", ")", ";", "assert", "(", "!", "CVT", ".", "isVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "ScalarSize", "=", "CVT", ".", "getSizeInBits", "(", ")", ";"], "ground_truth": ["if", "(", "ScalarSize", "==", "<NUM_LIT>", "||", "(", "Is256", "&&", "ScalarSize", "==", "<NUM_LIT>", ")", ")", "{"], "File": "X86ISelLowering178", "Func": "LowerVectorBroadcast", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7146, "Length": 271, "Cover_Rate": 0.3717421124828532, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DataFlowGraph", "::", "DataFlowGraph", "(", "MachineFunction", "&", "mf", ",", "const", "TargetInstrInfo", "&", "tii", ",", "const", "TargetRegisterInfo", "&", "tri", ",", "const", "MachineDominatorTree", "&", "mdt", ",", "const", "MachineDominanceFrontier", "&", "mdf", ",", "const", "TargetOperandInfo", "&", "toi", ")", ":", "MF", "(", "mf", ")", ",", "TII", "(", "tii", ")", ",", "TRI", "(", "tri", ")", ",", "PRI", "(", "tri", ",", "mf", ")", ",", "MDT", "(", "mdt", ")", ",", "MDF", "(", "mdf", ")", ",", "TOI", "(", "toi", ")", ",", "LiveIns", "(", "PRI", ")", "{"], "ground_truth": ["}"], "File": "RDFGraph11", "Func": "DataFlowGraph", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7147, "Length": 77, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>TTIImpl", "::", "getCmpSelInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "ValTy", ",", "Type", "*", "CondTy", ",", "const", "Instruction", "*", "I", ")", "{", "if", "(", "ValTy", "->", "isVectorTy", "(", ")", ")", "{", "auto", "*", "VecTy", "=", "dyn_cast", "<", "VectorType", ">", "(", "ValTy", ")", ";", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", ".", "getTypeLegalizationCost", "(", "DL", ",", "ValTy", ")", ";", "if", "(", "Opcode", "==", "Instruction", "::", "FCmp", ")", "return", "LT", ".", "first", "+", "<NUM_LIT>", "*", "VecTy", "->", "getNumElements", "(", ")", ";", "}", "return", "BaseT", "::", "getCmpSelInstrCost", "(", "Opcode", ",", "ValTy", ",", "CondTy", ",", "I", ")", ";"], "ground_truth": ["}"], "File": "HexagonTargetTransformInfo12", "Func": "getCmpSelInstrCost", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7148, "Length": 99, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "VAR_DECL", ":", "if", "(", "!", "TREE_READONLY", "(", "decl", ")", "||", "TREE_SIDE_EFFECTS", "(", "decl", ")", "||", "!", "DECL_INITIAL", "(", "decl", ")", "||", "(", "DECL_INITIAL", "(", "decl", ")", "!=", "error_mark_node", "&&", "!", "TREE_CONSTANT", "(", "DECL_INITIAL", "(", "decl", ")", ")", ")", ")", "readonly", "=", "<NUM_LIT>", ";", "break", ";", "case", "CONSTRUCTOR", ":", "if", "(", "!", "TREE_CONSTANT", "(", "decl", ")", ")", "readonly", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "TREE_CODE", "(", "decl", ")", "==", "VAR_DECL", ")", "{", "const", "char", "*", "name", "=", "XSTR", "(", "XEXP", "(", "DECL_RTL", "(", "decl", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "name", "[", "<NUM_LIT>", "]", "==", "'@'", "&&", "name", "[", "<NUM_LIT>", "]", "==", "'.'", ")", "switch", "(", "name", "[", "<NUM_LIT>", "]", ")", "{", "case", "'s'", ":", "return", "saddr_section", ";", "}", "if", "(", "TYPE_ADDR_SPACE", "(", "TREE_TYPE", "(", "decl", ")", ")", "==", "ADDR_SPACE_FAR", "&&", "readonly", ")", "{"], "ground_truth": ["return", "frodata_section", ";"], "File": "rl78", "Func": "rl78_select_section", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7149, "Length": 147, "Cover_Rate": 0.6099585062240664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "DX10ClampAttr", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", ";", "if", "(", "!", "DX10ClampAttr", ".", "empty", "(", ")", ")", "DX10Clamp", "=", "DX10ClampAttr", "==", "<STR_LIT>", ";", "FP32InputDenormals", "=", "ST", ".", "hasFP32Denormals", "(", "F", ")", ";"], "ground_truth": ["FP32OutputDenormals", "=", "FP32InputDenormals", ";"], "File": "AMDGPUBaseInfo70", "Func": "SIModeRegisterDefaults", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7150, "Length": 42, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "Opnd0", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "isa", "<", "ConstantPoolSDNode", ">", "(", "Opnd0", ")", "||", "isa", "<", "GlobalAddressSDNode", ">", "(", "Opnd0", ")", "||", "isa", "<", "JumpTableSDNode", ">", "(", "Opnd0", ")", ")", "{", "Base", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Offset", "=", "Opnd0", ";", "return", "true", ";", "}", "}", "const", "LSBaseSDNode", "*", "LS", "=", "dyn_cast", "<", "LSBaseSDNode", ">", "(", "Parent", ")", ";"], "ground_truth": ["if", "(", "LS", "&&", "(", "LS", "->", "getMemoryVT", "(", ")", "==", "<STR_LIT>", "||", "LS", "->", "getMemoryVT", "(", ")", "==", "<STR_LIT>", ")", "&&", "Subtarget", ".", "hasFPIdx", "(", ")", ")", "return", "false", ";"], "File": "MipsISelDAGToDAG32", "Func": "SelectAddr16", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7151, "Length": 145, "Cover_Rate": 0.31385281385281383, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_pminub512_mask", "(", "(", "__v64qi", ")", "__A", ",", "(", "__v64qi", ")", "__B", ",", "(", "__v64qi", ")", "_mm512_setzero_qi", "(", ")", ",", "(", "__mmask64", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin4", "Func": "_mm512_min_epu8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7152, "Length": 31, "Cover_Rate": 0.5849056603773585, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "unsigned", "Reg", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "<NUM_LIT>", ")", ";", "if", "(", "Reg", ")", "return", "Reg", ";", "}"], "ground_truth": ["report_fatal_error", "(", "<STR_LIT>", ")", ";"], "File": "MipsISelLowering108", "Func": "getRegisterByName", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7153, "Length": 39, "Cover_Rate": 0.3979591836734694, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Size", "=", "<NUM_LIT>", ";", "if", "(", "Bytes", ".", "size", "(", ")", "<", "<NUM_LIT>", ")", "return", "Fail", ";", "Size", "=", "<NUM_LIT>", ";", "uint32_t", "Insn", "=", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", ";", "return", "decodeInstruction", "(", "DecoderTable32", ",", "MI", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";"], "ground_truth": ["}"], "File": "AArch64Disassembler23", "Func": "getInstruction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7154, "Length": 77, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmParser", "::", "eatComma", "(", ")", "{"], "ground_truth": ["if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{"], "File": "M68kAsmParser", "Func": "eatComma", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7155, "Length": 23, "Cover_Rate": 0.7419354838709677, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Result", "=", "lowerVECTOR_SHUFFLE_ILVL", "(", "Op", ",", "ResTy", ",", "Indices", ",", "DAG", ")", ";", "if", "(", "Result", ".", "getNode", "(", ")", ")", "return", "Result", ";", "Result", "=", "lowerVECTOR_SHUFFLE_ILVR", "(", "Op", ",", "ResTy", ",", "Indices", ",", "DAG", ")", ";", "if", "(", "Result", ".", "getNode", "(", ")", ")", "return", "Result", ";", "Result", "=", "lowerVECTOR_SHUFFLE_PCKEV", "(", "Op", ",", "ResTy", ",", "Indices", ",", "DAG", ")", ";", "if", "(", "Result", ".", "getNode", "(", ")", ")", "return", "Result", ";", "Result", "=", "lowerVECTOR_SHUFFLE_PCKOD", "(", "Op", ",", "ResTy", ",", "Indices", ",", "DAG", ")", ";", "if", "(", "Result", ".", "getNode", "(", ")", ")", "return", "Result", ";", "return", "lowerVECTOR_SHUFFLE_VSHF", "(", "Op", ",", "ResTy", ",", "Indices", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "MipsSEISelLowering (2)", "Func": "lowerVECTOR_SHUFFLE", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7156, "Length": 109, "Cover_Rate": 0.39636363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "WideEltVT", "=", "WideVT", ".", "getVectorElementType", "(", ")", ";", "if", "(", "(", "Subtarget", ".", "hasDQI", "(", ")", "&&", "WideEltVT", ".", "getSizeInBits", "(", ")", ">=", "<NUM_LIT>", ")", "||", "(", "Subtarget", ".", "hasBWI", "(", ")", "&&", "WideEltVT", ".", "getSizeInBits", "(", ")", "<=", "<NUM_LIT>", ")", ")", "{", "V", "=", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "WideVT", ",", "In", ")", ";", "}", "else", "{", "SDValue", "NegOne", "=", "DAG", ".", "getConstant", "(", "-", "<NUM_LIT>", ",", "dl", ",", "WideVT", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "WideVT", ")", ";", "V", "=", "DAG", ".", "getSelect", "(", "dl", ",", "WideVT", ",", "In", ",", "NegOne", ",", "Zero", ")", ";", "}", "if", "(", "VT", "!=", "ExtVT", ")", "{", "WideVT", "=", "<STR_LIT>", "(", "VTElt", ",", "NumElts", ")", ";", "V", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "WideVT", ",", "V", ")", ";", "}", "if", "(", "WideVT", "!=", "VT", ")", "V", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "return", "V", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)5", "Func": "LowerSIGN_EXTEND_Mask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7157, "Length": 179, "Cover_Rate": 0.4114942528735632, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "FrameLowering", ";"], "ground_truth": ["}"], "File": "HexagonTargetMachine10", "Func": "getFrameLowering", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7158, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isReg", "(", ")", "const", "{"], "ground_truth": ["return", "Kind", "==", "Register", ";"], "File": "ARMAsmParser13", "Func": "isReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7159, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "Branch", "=", "CCUsers", "[", "<NUM_LIT>", "]", ";", "if", "(", "Branch", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "Branch", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "<STR_LIT>", "||", "Branch", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "getCompareSourceReg", "(", "Compare", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "Compare", ",", "MBBE", "=", "Branch", ";", "for", "(", "++", "MBBI", ";", "MBBI", "!=", "MBBE", ";", "++", "MBBI", ")", "if", "(", "getRegReferences", "(", "*", "MBBI", ",", "SrcReg", ")", ")", "return", "false", ";", "MachineOperand", "Target", "(", "Branch", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "while", "(", "Branch", "->", "getNumOperands", "(", ")", ")", "Branch", "->", "removeOperand", "(", "<NUM_LIT>", ")", ";", "Branch", "->", "setDesc", "(", "TII", "->", "get", "(", "BRCT", ")", ")", ";"], "ground_truth": ["MachineInstrBuilder", "MIB", "(", "*", "Branch", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "Branch", ")", ";"], "File": "SystemZElimCompare16", "Func": "convertToBRCT", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7160, "Length": 147, "Cover_Rate": 0.44680851063829785, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addPRFMOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "assert", "(", "CE", "->", "getValue", "(", ")", ">=", "<NUM_LIT>", "&&", "CE", "->", "getValue", "(", ")", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser13", "Func": "addPRFMOperands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7161, "Length": 74, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DECL_MD_FUNCTION_CODE", "(", "fndecl", ")", ">=", "ARM_BUILTIN_vcx1q_p_v16qi", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "arm-builtins", "Func": "arm_cde_end_args", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7162, "Length": 13, "Cover_Rate": 0.65, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "V1", ",", "V2", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering26", "Func": "getTargetShuffleNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7163, "Length": 86, "Cover_Rate": 0.40186915887850466, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MemIntrinsicSDNode", "*", "MIN", "=", "dyn_cast", "<", "MemIntrinsicSDNode", ">", "(", "N", ")", ";", "SDValue", "AddrOp", ";", "if", "(", "LDN", "||", "(", "MIN", "&&", "MIN", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "AddrOp", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "else", "if", "(", "STN", ")", "AddrOp", "=", "STN", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "short", "Imm", "=", "<NUM_LIT>", ";", "if", "(", "FrameIndexSDNode", "*", "FI", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "AddrOp", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "AddrOp", ".", "getOperand", "(", "<NUM_LIT>", ")", ":", "AddrOp", ")", ")", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "CurDAG", "->", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "unsigned", "SlotAlign", "=", "MFI", ".", "getObjectAlign", "(", "FI", "->", "getIndex", "(", ")", ")", ".", "value", "(", ")", ";", "if", "(", "(", "SlotAlign", "%", "Val", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["if", "(", "AddrOp", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "true", ";"], "File": "PPCISelDAGToDAG113", "Func": "isOffsetMultipleOf", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7164, "Length": 148, "Cover_Rate": 0.6244725738396625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "Node", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "Node", "->", "dump", "(", "CurDAG", ")", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", ")", ";", "if", "(", "Node", "->", "isMachineOpcode", "(", ")", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", ";", "Node", "->", "dump", "(", "CurDAG", ")", ";", "errs", "(", ")", "<<", "<STR_LIT>", ")", ";", "Node", "->", "setNodeId", "(", "-", "<NUM_LIT>", ")", ";", "return", "nullptr", ";", "}", "switch", "(", "Node", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "{", "assert", "(", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", ")", ";", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Node", ")", "->", "getIndex", "(", ")", ";", "SDValue", "TFI", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "<STR_LIT>", ")", ";", "if", "(", "Node", "->", "hasOneUse", "(", ")", ")", "return", "CurDAG", "->", "SelectNodeTo", "(", "Node", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "TFI", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "return", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "TFI", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "}", "case", "<STR_LIT>", ":", "if", "(", "SDNode", "*", "ResNode", "=", "SelectIndexedLoad", "(", "Node", ")", ")", "return", "ResNode", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "SDNode", "*", "ResNode", "=", "SelectIndexedBinOp", "(", "Node", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", "return", "ResNode", ";", "else", "if", "(", "SDNode", "*", "ResNode", "=", "SelectIndexedBinOp", "(", "Node", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", "return", "ResNode", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "SDNode", "*", "ResNode", "=", "SelectIndexedBinOp", "(", "Node", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", "return", "ResNode", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "SDNode", "*", "ResNode", "=", "SelectIndexedBinOp", "(", "Node", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", "return", "ResNode", ";", "else", "if", "(", "SDNode", "*", "ResNode", "=", "SelectIndexedBinOp", "(", "Node", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", "return", "ResNode", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "SDNode", "*", "ResNode", "=", "SelectIndexedBinOp", "(", "Node", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", "return", "ResNode", ";", "else", "if", "(", "SDNode", "*", "ResNode", "=", "SelectIndexedBinOp", "(", "Node", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", "return", "ResNode", ";", "break", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["if", "(", "SDNode", "*", "ResNode", "=", "SelectIndexedBinOp", "(", "Node", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", "return", "ResNode", ";"], "File": "MSP430ISelDAGToDAG29", "Func": "Select", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7165, "Length": 493, "Cover_Rate": 0.7380239520958084, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "insn", ";", "gcc_assert", "(", "INTVAL", "(", "cookie", ")", "==", "<NUM_LIT>", ")", ";", "if", "(", "global_tlsarg", ")", "tlsarg", "=", "global_tlsarg", ";", "call", "[", "<NUM_LIT>", "]", "=", "gen_rtx_CALL", "(", "VOIDmode", ",", "gen_rtx_MEM", "(", "SImode", ",", "func_desc", ")", ",", "tlsarg", ")", ";", "if", "(", "value", "!=", "NULL_RTX", ")", "call", "[", "<NUM_LIT>", "]", "=", "gen_rtx_SET", "(", "value", ",", "call", "[", "<NUM_LIT>", "]", ")", ";", "call", "[", "<NUM_LIT>", "]", "=", "simple_return_rtx", ";", "insn", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec_v", "(", "<NUM_LIT>", ",", "call", ")", ")", ";", "insn", "=", "emit_call_insn", "(", "insn", ")", ";"], "ground_truth": ["use_reg", "(", "&", "CALL_INSN_FUNCTION_USAGE", "(", "insn", ")", ",", "gen_rtx_REG", "(", "Pmode", ",", "TOC_REGNUM", ")", ")", ";"], "File": "rs60008", "Func": "rs6000_sibcall_aix", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7166, "Length": 105, "Cover_Rate": 0.8203125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ArrayRef", "<", "MVT", ">", "Tys", "=", "Subtarget", ".", "getHVXElementTypes", "(", ")", ";", "if", "(", "llvm", "::", "find", "(", "Tys", ",", "ElemTy", ")", "!=", "Tys", ".", "end", "(", ")", ")", "{", "unsigned", "HwWidth", "=", "<NUM_LIT>", "*", "Subtarget", ".", "getVectorLength", "(", ")", ";", "unsigned", "VecWidth", "=", "VT", ".", "getSizeInBits", "(", ")", ";", "if", "(", "VecWidth", ">=", "HwWidth", "/", "<NUM_LIT>", "&&", "VecWidth", "<", "HwWidth", ")", "return", "TargetLoweringBase", "::", "TypeWidenVector", ";"], "ground_truth": ["}"], "File": "HexagonISelLowering1", "Func": "getPreferredVectorAction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7167, "Length": 68, "Cover_Rate": 0.5112781954887218, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "bool", "DoXform", "=", "false", ";", "bool", "InvCC", "=", "false", ";", "assert", "(", "(", "Opc", "==", "<STR_LIT>", "||", "(", "Opc", "==", "<STR_LIT>", "&&", "Slct", "==", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "LHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "cast", "<", "ConstantSDNode", ">", "(", "LHS", ")", "->", "isNullValue", "(", ")", ")", "{", "DoXform", "=", "true", ";", "}", "else", "if", "(", "CC", "!=", "<STR_LIT>", "&&", "RHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "cast", "<", "ConstantSDNode", ">", "(", "RHS", ")", "->", "isNullValue", "(", ")", ")", "{", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "SDValue", "Op0", "=", "Slct", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "OpVT", "=", "isSlctCC", "?", "Op0", ".", "getValueType", "(", ")", ":", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "bool", "isInt", "=", "OpVT", ".", "isInteger", "(", ")", ";", "CC", "=", "<STR_LIT>", "(", "CC", ",", "isInt", ")", ";", "if", "(", "!", "TLI", ".", "isCondCodeLegal", "(", "CC", ",", "OpVT", ")", ")", "return", "SDValue", "(", ")", ";", "DoXform", "=", "true", ";", "InvCC", "=", "true", ";", "}"], "ground_truth": ["if", "(", "DoXform", ")", "{"], "File": "ARMISelLowering109", "Func": "combineSelectAndUse", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7168, "Length": 183, "Cover_Rate": 0.35192307692307695, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "OffsetMap", "[", "&", "B", "]", "=", "InstOffset", ";", "for", "(", "auto", "&", "MI", ":", "B", ".", "instrs", "(", ")", ")", "{", "InstOffset", "+=", "HII", "->", "getSize", "(", "MI", ")", ";", "if", "(", "MI", ".", "isBranch", "(", ")", "&&", "HII", "->", "isExtendable", "(", "MI", ")", ")", "InstOffset", "+=", "HEXAGON_INSTR_SIZE", ";", "}"], "ground_truth": ["}"], "File": "HexagonBranchRelaxation12", "Func": "computeOffset", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7169, "Length": 52, "Cover_Rate": 0.41935483870967744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "tail_policy", "get_prefer_tail_policy", "(", ")", "{", "return", "TAIL_ANY", ";"], "ground_truth": ["}"], "File": "riscv-v", "Func": "get_prefer_tail_policy", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7170, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "X86IREmitter", "Func": "visitCMPM", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7171, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "Type", "=", "Op", ".", "getValueType", "(", ")", ";", "int64_t", "Val", "=", "C", "->", "getSExtValue", "(", ")", ";", "if", "(", "(", "Val", ">=", "-", "<NUM_LIT>", ")", "&&", "(", "Val", "<=", "-", "<NUM_LIT>", ")", ")", "{", "Result", "=", "DAG", ".", "getTargetConstant", "(", "Val", ",", "DL", ",", "Type", ")", ";", "break", ";", "}", "}", "return", ";", "case", "'O'", ":", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ")", "{", "EVT", "Type", "=", "Op", ".", "getValueType", "(", ")", ";", "int64_t", "Val", "=", "C", "->", "getSExtValue", "(", ")", ";", "if", "(", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Val", ")", ")", ")", "{", "Result", "=", "DAG", ".", "getTargetConstant", "(", "Val", ",", "DL", ",", "Type", ")", ";", "break", ";", "}", "}", "return", ";", "case", "'P'", ":", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ")", "{", "EVT", "Type", "=", "Op", ".", "getValueType", "(", ")", ";", "int64_t", "Val", "=", "C", "->", "getSExtValue", "(", ")", ";", "if", "(", "(", "Val", "<=", "<NUM_LIT>", ")", "&&", "(", "Val", ">=", "<NUM_LIT>", ")", ")", "{", "Result", "=", "DAG", ".", "getTargetConstant", "(", "Val", ",", "DL", ",", "Type", ")", ";", "break", ";", "}", "}", "return", ";", "}", "if", "(", "Result", ".", "getNode", "(", ")", ")", "{", "Ops", ".", "push_back", "(", "Result", ")", ";", "return", ";", "}", "TargetLowering", "::", "LowerAsmOperandForConstraint", "(", "Op", ",", "Constraint", ",", "Ops", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "MipsISelLowering (2)4", "Func": "LowerAsmOperandForConstraint", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7172, "Length": 226, "Cover_Rate": 0.3856655290102389, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_mul_epu32", "(", "__mmask8", "__M", ",", "__m256i", "__X", ",", "__m256i", "__Y", ")", "{"], "ground_truth": ["return", "(", "__m256i", ")", "__builtin_ia32_pmuludq256_mask", "(", "(", "__v8si", ")", "__X", ",", "(", "__v8si", ")", "__Y", ",", "(", "__v4di", ")", "_mm256_setzero_si256", "(", ")", ",", "__M", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_maskz_mul_epu32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7173, "Length": 51, "Cover_Rate": 0.9807692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasDstSelForwardingHazard", "(", ")", "const", "{", "return", "GFX940Insts", ";"], "ground_truth": ["}"], "File": "GCNSubtarget3", "Func": "hasDstSelForwardingHazard", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7174, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PreserveDIType", "(", ")", ":", "FunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "BPFPreserveDIType", "Func": "BPFPreserveDIType", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7175, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FPDelta", "=", "FrameSize", "-", "SEHFrameOffset", ";", "assert", "(", "(", "!", "MFI", ".", "hasCalls", "(", ")", "||", "(", "FPDelta", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "}", "if", "(", "TRI", "->", "hasBasePointer", "(", "MF", ")", ")", "{", "assert", "(", "HasFP", "&&", "<STR_LIT>", ")", ";", "if", "(", "FI", "<", "<NUM_LIT>", ")", "{", "return", "Offset", "+", "SlotSize", "+", "FPDelta", ";", "}", "else", "{", "assert", "(", "isAligned", "(", "MFI", ".", "getObjectAlign", "(", "FI", ")", ",", "-", "(", "Offset", "+", "StackSize", ")", ")", ")", ";", "return", "Offset", "+", "StackSize", ";", "}", "}", "else", "if", "(", "TRI", "->", "needsStackRealignment", "(", "MF", ")", ")", "{", "if", "(", "FI", "<", "<NUM_LIT>", ")", "{", "return", "Offset", "+", "SlotSize", "+", "FPDelta", ";", "}", "else", "{", "assert", "(", "isAligned", "(", "MFI", ".", "getObjectAlign", "(", "FI", ")", ",", "-", "(", "Offset", "+", "StackSize", ")", ")", ")", ";", "return", "Offset", "+", "StackSize", ";", "}", "}", "else", "{", "if", "(", "!", "HasFP", ")", "return", "Offset", "+", "StackSize", ";", "Offset", "+=", "SlotSize", ";", "int", "TailCallReturnAddrDelta", "=", "<ISA_LIT>FI", "->", "getTCReturnAddrDelta", "(", ")", ";", "if", "(", "TailCallReturnAddrDelta", "<", "<NUM_LIT>", ")", "Offset", "-=", "TailCallReturnAddrDelta", ";"], "ground_truth": ["}"], "File": "X86FrameLowering101", "Func": "getFrameIndexReference", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7176, "Length": 181, "Cover_Rate": 0.38924731182795697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "PB", "=", "LIS", "->", "getMBBFromIndex", "(", "PE", ")", ";", "if", "(", "PB", "!=", "MB", "&&", "!", "LIS", "->", "isLiveInToMBB", "(", "LID", ",", "MB", ")", ")", "Undef", "=", "true", ";", "}", "if", "(", "!", "Undef", ")", "{", "makeUndead", "(", "DefR", ",", "P", "->", "valno", "->", "def", ")", ";", "P", "->", "end", "=", "MX", ";", "}", "else", "{", "ImpUse", ".", "setIsUndef", "(", "true", ")", ";", "}", "if", "(", "!", "MI", "->", "readsRegister", "(", "DefR", ")", ")", "MI", "->", "addOperand", "(", "ImpUse", ")", ";", "if", "(", "N", "!=", "LID", ".", "end", "(", ")", ")", "makeDefined", "(", "DefR", ",", "N", "->", "start", ",", "true", ")", ";", "}", "LiveRange", "::", "Segment", "NR", "=", "LiveRange", "::", "Segment", "(", "MX", ",", "EX", ",", "VN", ")", ";", "LID", ".", "addSegment", "(", "NR", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "NR", "<<", "<STR_LIT>", "<<", "LID", "<<", "<STR_LIT>", ")", ";", "shrinkToUses", "(", "DefR", ",", "LID", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MI", ")", ";", "LID", ".", "verify", "(", ")", ";", "}", "for", "(", "auto", "&", "Op", ":", "MI", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "!", "Op", ".", "isUse", "(", ")", "||", "Op", ".", "isImplicit", "(", ")", "||", "Op", ".", "isUndef", "(", ")", ")", "continue", ";", "unsigned", "UseR", "=", "Op", ".", "getReg", "(", ")", ";", "LiveInterval", "&", "LIU", "=", "LIS", "->", "getInterval", "(", "UseR", ")", ";", "LiveInterval", "::", "iterator", "P", "=", "LIU", ".", "FindSegmentContaining", "(", "MX", ")", ";", "if", "(", "P", "==", "LIU", ".", "end", "(", ")", ")", "P", "=", "prevSegment", "(", "LIU", ",", "MX", ")", ";", "assert", "(", "P", "!=", "LIU", ".", "end", "(", ")", "&&", "<STR_LIT>", ")", ";", "SlotIndex", "EX", "=", "P", "->", "end", ";", "if", "(", "EX", ">", "MX", ")", "{"], "ground_truth": ["Op", ".", "setIsKill", "(", "false", ")", ";"], "File": "HexagonExpandCondsets1", "Func": "addInstrToLiveness", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7177, "Length": 299, "Cover_Rate": 0.3918741808650065, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";", "case", "CmpInst", "::", "ICMP_EQ", ":", "case", "CmpInst", "::", "FCMP_OEQ", ":", "return", "<STR_LIT>", ";", "case", "CmpInst", "::", "ICMP_SGT", ":", "case", "CmpInst", "::", "FCMP_OGT", ":", "return", "<STR_LIT>", ";", "case", "CmpInst", "::", "ICMP_SGE", ":", "case", "CmpInst", "::", "FCMP_OGE", ":", "return", "<STR_LIT>", ";", "case", "CmpInst", "::", "ICMP_UGT", ":", "case", "CmpInst", "::", "FCMP_UGT", ":", "return", "<STR_LIT>", ";", "case", "CmpInst", "::", "FCMP_OLT", ":", "return", "<STR_LIT>", ";", "case", "CmpInst", "::", "ICMP_ULE", ":"], "ground_truth": ["case", "CmpInst", "::", "FCMP_OLE", ":"], "File": "AArch64FastISel (2)", "Func": "getCompareCC", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7178, "Length": 73, "Cover_Rate": 0.33796296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "UseQueueType", "(", ")", ":", "Uses", "(", "Dist", ")", "{"], "ground_truth": ["}"], "File": "BitTracker17", "Func": "UseQueueType", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7179, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "{", "FrameReg", "=", "<STR_LIT>", ";", "}", "else", "{", "if", "(", "(", "MI", ".", "getNumOperands", "(", ")", ">", "OpNo", "+", "<NUM_LIT>", ")", "&&", "MI", ".", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "FrameReg", "=", "MI", ".", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "else", "FrameReg", "=", "<STR_LIT>", ";", "}", "}", "int64_t", "Offset", ";", "bool", "IsKill", "=", "false", ";", "Offset", "=", "SPOffset", "+", "(", "int64_t", ")", "StackSize", ";", "Offset", "+=", "MI", ".", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "Offset", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ")", ";", "if", "(", "!", "MI", ".", "isDebugValue", "(", ")", "&&", "!", "<ISA_LIT>InstrInfo", "::", "validImmediate", "(", "MI", ".", "getOpcode", "(", ")", ",", "FrameReg", ",", "Offset", ")", ")", "{"], "ground_truth": ["MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";"], "File": "LC2200RegisterInfo", "Func": "eliminateFrameIndex", "Target": "LC2200", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7180, "Length": 167, "Cover_Rate": 0.3217726396917148, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)3", "Func": "hasLoadLinkedStoreConditional", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7181, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask8", ")", "__builtin_ia32_fpclassph128_mask", "(", "(", "__v8hf", ")", "__A", ",", "__imm", ",", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16vlintrin", "Func": "_mm_mask_fpclass_ph_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7182, "Length": 17, "Cover_Rate": 0.3953488372093023, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "V0", ".", "getNode", "(", ")", ")", ";", "SDValue", "RegClass", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "createQuadSRegsNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7183, "Length": 52, "Cover_Rate": 0.3151515151515151, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CPEs", "[", "j", "]", ".", "RefCount", "==", "<NUM_LIT>", "&&", "CPEs", "[", "j", "]", ".", "CPEMI", ")", "{", "removeDeadCPEMI", "(", "CPEs", "[", "j", "]", ".", "CPEMI", ")", ";", "CPEs", "[", "j", "]", ".", "CPEMI", "=", "NULL", ";", "MadeChange", "=", "true", ";", "}", "}", "}"], "ground_truth": ["return", "MadeChange", ";"], "File": "ARMConstantIslandPass10", "Func": "removeUnusedCPEntries", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7184, "Length": 48, "Cover_Rate": 0.39669421487603307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "getAttributes", "(", ")", ".", "hasFnAttr", "(", "Attribute", "::", "Naked", ")", ")", "{", "return", "Chain", ";", "}", "const", "<ISA_LIT>MachineFunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "RetOpc", "=", "AFI", "->", "isInterruptOrSignalHandler", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RetOps", "[", "<NUM_LIT>", "]", "=", "Chain", ";"], "ground_truth": ["if", "(", "Flag", ".", "getNode", "(", ")", ")", "{"], "File": "AVRISelLowering11", "Func": "LowerReturn", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7185, "Length": 99, "Cover_Rate": 0.30368098159509205, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint8x8_t", ")", "(", "__a", ">", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon1_vcgt_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7186, "Length": 11, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["fprintf", "(", "file", ",", "<STR_LIT>", ")", ";"], "File": "nds322", "Func": "nds32_asm_function_begin_epilogue", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7187, "Length": 22, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "RTLIB", "::", "MEMSET", ":", "AEABILibcall", "=", "AEABI_MEMSET", ";", "if", "(", "ConstantSDNode", "*", "ConstantSrc", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Src", ")", ")", "if", "(", "ConstantSrc", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", "AEABILibcall", "=", "AEABI_MEMCLR", ";", "break", ";", "default", ":", "return", "SDValue", "(", ")", ";", "}", "enum", "{", "ALIGN1", "=", "<NUM_LIT>", ",", "ALIGN4", ",", "ALIGN8", "}", "AlignVariant", ";", "if", "(", "(", "Align", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "AlignVariant", "=", "ALIGN8", ";", "else", "if", "(", "(", "Align", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "AlignVariant", "=", "ALIGN4", ";", "else", "AlignVariant", "=", "ALIGN1", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Entry", ".", "Ty", "=", "TLI", "->", "getDataLayout", "(", ")", "->", "getIntPtrType", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "Node", "=", "Dst", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "if", "(", "AEABILibcall", "==", "AEABI_MEMCLR", ")", "{", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "else", "if", "(", "AEABILibcall", "==", "AEABI_MEMSET", ")", "{", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "bitsGT", "(", "<STR_LIT>", ")", ")", "Src", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Src", ")", ";"], "ground_truth": ["else", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "bitsLT", "(", "<STR_LIT>", ")", ")", "Src", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Src", ")", ";"], "File": "ARMSelectionDAGInfo32", "Func": "EmitSpecializedLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7188, "Length": 235, "Cover_Rate": 0.40308747855917665, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstrBuilder", "DstPtr", ";", "if", "(", "Alignment", ">", "PtrAlign", ")", "{", "auto", "AlignMinus1", "=", "MIRBuilder", ".", "buildConstant", "(", "IntPtrTy", ",", "Alignment", ".", "value", "(", ")", "-", "<NUM_LIT>", ")", ";", "auto", "ListTmp", "=", "MIRBuilder", ".", "buildPtrAdd", "(", "PtrTy", ",", "List", ",", "AlignMinus1", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "DstPtr", "=", "MIRBuilder", ".", "buildMaskLowPtrBits", "(", "PtrTy", ",", "ListTmp", ",", "Log2", "(", "Alignment", ")", ")", ";", "}", "else", "DstPtr", "=", "List", ";", "uint64_t", "ValSize", "=", "MRI", ".", "getType", "(", "Dst", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "MIRBuilder", ".", "buildLoad", "(", "Dst", ",", "DstPtr", ",", "*", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "ValSize", ",", "std", "::", "max", "(", "Alignment", ",", "PtrAlign", ")", ")", ")", ";", "auto", "Size", "=", "MIRBuilder", ".", "buildConstant", "(", "IntPtrTy", ",", "alignTo", "(", "ValSize", ",", "PtrAlign", ")", ")", ";", "auto", "NewList", "=", "MIRBuilder", ".", "buildPtrAdd", "(", "PtrTy", ",", "DstPtr", ",", "Size", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "MIRBuilder", ".", "buildStore", "(", "NewList", ",", "ListPtr", ",", "*", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "PtrSize", ",", "PtrAlign", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AArch64LegalizerInfo11", "Func": "legalizeVaArg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7189, "Length": 191, "Cover_Rate": 0.5634218289085545, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "_0mbb_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_0mib_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_0mmb_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_0mfb_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_0mlx_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_1mii_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_1mmi_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_1mfi_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_1mmf_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_1bbb_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_1mbb_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_1mib_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_1mmb_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_1mfb_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_1mlx_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "}", "else", "{", "pos_1", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "pos_2", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "pos_3", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "pos_4", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "pos_5", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "pos_6", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_0mii_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_0mmi_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_0mfi_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_0mmf_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_0bbb_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_0mbb_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_0mib_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_0mmb_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_0mfb_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_0mlx_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_1mii_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_1mmi_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_1mfi_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_1mmf_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_1bbb_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_1mbb_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_1mib_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_1mmb_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_1mfb_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "_1mlx_", "=", "get_cpu_unit_code", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "flag_selective_scheduling2", "&&", "!", "maybe_skip_selective_scheduling", "(", ")", ")", "run_selective_scheduling", "(", ")", ";", "else", "schedule_ebbs", "(", ")", ";", "compute_alignments", "(", ")", ";", "finish_bundle_states", "(", ")", ";"], "ground_truth": ["free", "(", "stops_p", ")", ";"], "File": "ia64", "Func": "ia64_reorg", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7190, "Length": 322, "Cover_Rate": 0.45224719101123595, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImm", "(", ")", ")", "return", "getMachineOpValue", "(", "MI", ",", "MO", ",", "Fixups", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "<NUM_LIT>", ",", "MO", ".", "getExpr", "(", ")", ",", "(", "MCFixupKind", ")", "<STR_LIT>", ")", ")", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "PPCMCCodeEmitter1", "Func": "getImm16Encoding", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7191, "Length": 63, "Cover_Rate": 0.7241379310344828, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "static_cast", "<", "int", ">", "(", "getComparison", "(", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "TPCAsmParser", "Func": "addComparisonOperands", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7192, "Length": 21, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Target", "&", "llvm", "::", "getThe<ISA_LIT>Target", "(", ")", "{", "static", "Target", "The<ISA_LIT>Target", ";", "return", "The<ISA_LIT>Target", ";"], "ground_truth": ["}"], "File": "Cpu0TargetInfo", "Func": "getTheCpu0Target", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7193, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Imm", ".", "bitwiseIsEqual", "(", "LegalFPImmediates", "[", "i", "]", ")", ")", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "X86ISelLowering (2)5", "Func": "isFPImmLegal", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7194, "Length": 19, "Cover_Rate": 0.3114754098360656, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "YamlIO", ".", "mapOptional", "(", "<STR_LIT>", ",", "MFI", ".", "WaveLimiter", ",", "false", ")", ";", "YamlIO", ".", "mapOptional", "(", "<STR_LIT>", ",", "MFI", ".", "ScratchRSrcReg", ",", "StringValue", "(", "<STR_LIT>", ")", ")", ";", "YamlIO", ".", "mapOptional", "(", "<STR_LIT>", ",", "MFI", ".", "ScratchWaveOffsetReg", ",", "StringValue", "(", "<STR_LIT>", ")", ")", ";", "YamlIO", ".", "mapOptional", "(", "<STR_LIT>", ",", "MFI", ".", "FrameOffsetReg", ",", "StringValue", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["YamlIO", ".", "mapOptional", "(", "<STR_LIT>", ",", "MFI", ".", "StackPtrOffsetReg", ",", "StringValue", "(", "<STR_LIT>", ")", ")", ";"], "File": "SIMachineFunctionInfo31", "Func": "mapping", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7195, "Length": 77, "Cover_Rate": 0.4476744186046512, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EmitBinary", "(", "OutStreamer", ",", "<STR_LIT>", ",", "RS1", ",", "RS2", ",", "RD", ",", "STI", ")", ";"], "ground_truth": ["}"], "File": "SparcAsmPrinter", "Func": "EmitADD", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7196, "Length": 16, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_i64gather_pd", "(", "double", "const", "*", "base", ",", "__m128i", "index", ",", "const", "int", "scale", ")", "{", "__v2df", "src", "=", "_mm_setzero_pd", "(", ")", ";"], "ground_truth": ["__v2df", "mask", "=", "_mm_cmpeq_pd", "(", "src", ",", "src", ")", ";"], "File": "avx2intrin4", "Func": "_mm_i64gather_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7197, "Length": 45, "Cover_Rate": 0.6818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ConstantSDNode", "*", "N", "=", "cast", "<", "ConstantSDNode", ">", "(", "S", ")", ";"], "ground_truth": ["int64_t", "v", "=", "(", "int64_t", ")", "N", "->", "getSExtValue", "(", ")", ";"], "File": "HexagonISelDAGToDAG13", "Func": "IsS11_0_Offset", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7198, "Length": 24, "Cover_Rate": 0.5581395348837209, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isSImm14", "(", ")", "const", "{", "return", "Kind", "==", "K_Immediate", ";"], "ground_truth": ["}"], "File": "NyuziAsmParser", "Func": "isSImm14", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7199, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", "->", "hasV8Ops", "(", ")", ")", "return", "<STR_LIT>", ";", "else", "if", "(", "Subtarget", "->", "hasV7Ops", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "isMClass", "(", ")", "&&", "Subtarget", "->", "hasThumb2DSP", "(", ")", ")", "return", "<STR_LIT>", ";", "return", "<STR_LIT>", ";", "}", "else", "if", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "return", "<STR_LIT>", ";", "else", "if", "(", "Subtarget", "->", "hasV6MOps", "(", ")", ")", "return", "<STR_LIT>", ";", "else", "if", "(", "Subtarget", "->", "hasV6Ops", "(", ")", ")", "return", "<STR_LIT>", ";", "else", "if", "(", "Subtarget", "->", "hasV5TEOps", "(", ")", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["else", "if", "(", "Subtarget", "->", "hasV5TOps", "(", ")", ")", "return", "<STR_LIT>", ";"], "File": "ARMAsmPrinter1", "Func": "getArchForCPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7200, "Length": 102, "Cover_Rate": 0.6181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "emitAddSub_ri", "(", "false", ",", "RetVT", ",", "LHSReg", ",", "Imm", ",", "true", ",", "false", ")", "!=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AArch64FastISel18", "Func": "emitICmp_ri", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7201, "Length": 19, "Cover_Rate": 0.5588235294117647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "create<ISA_LIT>CommonGEP", "(", ")", "{", "return", "new", "<ISA_LIT>CommonGEP", "(", ")", ";"], "ground_truth": ["}"], "File": "HexagonCommonGEP", "Func": "createHexagonCommonGEP", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7202, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";", "return", "true", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";", "return", "true", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";", "NonRI", "=", "true", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";", "NonRI", "=", "true", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "assert", "(", "TM", ".", "getSubtargetImpl", "(", ")", "->", "isDarwin", "(", ")", "&&", "<STR_LIT>", ")", ";", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";", "SpillsVRS", "=", "true", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "PPCInstrInfo38", "Func": "StoreRegToStackSlot", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7203, "Length": 341, "Cover_Rate": 0.6338289962825279, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "OVT", "==", "<STR_LIT>", ")", "{", "INTTY", "=", "<STR_LIT>", ";", "}", "SDValue", "LHS", "=", "DAG", ".", "getSExtOrTrunc", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DL", ",", "INTTY", ")", ";", "SDValue", "RHS", "=", "DAG", ".", "getSExtOrTrunc", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DL", ",", "INTTY", ")", ";", "LHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "INTTY", ",", "LHS", ",", "RHS", ")", ";", "LHS", "=", "DAG", ".", "getSExtOrTrunc", "(", "LHS", ",", "DL", ",", "OVT", ")", ";", "return", "LHS", ";"], "ground_truth": ["}"], "File": "AMDILISelLowering", "Func": "LowerSREM16", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7204, "Length": 86, "Cover_Rate": 0.589041095890411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "IntrinsicVector", "&", "getTrunc16_8", "(", ")", "const", "{"], "ground_truth": ["return", "getTrunc32_16Goya", "(", ")", ";"], "File": "TPCMapCompoundInst", "Func": "getTrunc16_8", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7205, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineDominatorTree", ">", "(", ")", ";"], "ground_truth": ["MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "File": "PPCMIPeephole1", "Func": "getAnalysisUsage", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7206, "Length": 25, "Cover_Rate": 0.6944444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "mmix_output_shifted_value", "(", "stream", ",", "~", "(", "uint64_t", ")", "value", ")", ";", "fprintf", "(", "stream", ",", "<STR_LIT>", ",", "reg_names", "[", "regno", "]", ",", "reg_names", "[", "regno", "]", ")", ";", "}", "else", "{", "static", "const", "char", "*", "const", "higher_parts", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "const", "char", "*", "op", "=", "<STR_LIT>", ";", "const", "char", "*", "line_begin", "=", "<STR_LIT>", ";", "int", "insns", "=", "<NUM_LIT>", ";", "int", "i", ";", "int64_t", "tmpvalue", "=", "value", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", "&&", "tmpvalue", "!=", "<NUM_LIT>", ";", "i", "++", ")", "{", "if", "(", "tmpvalue", "&", "<NUM_LIT>", ")", "insns", "++", ";", "tmpvalue", ">>=", "<NUM_LIT>", ";", "}", "if", "(", "TARGET_BASE_ADDRESSES", "&&", "insns", "==", "<NUM_LIT>", ")", "{", "fprintf", "(", "stream", ",", "<STR_LIT>", ",", "reg_names", "[", "regno", "]", ")", ";", "mmix_output_octa", "(", "stream", ",", "value", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", "&&", "value", "!=", "<NUM_LIT>", ";", "i", "++", ")", "{", "if", "(", "value", "&", "<NUM_LIT>", ")", "{"], "ground_truth": ["fprintf", "(", "stream", ",", "<STR_LIT>", ",", "line_begin", ",", "op", ",", "higher_parts", "[", "i", "]", ",", "reg_names", "[", "regno", "]", ",", "(", "int", ")", "(", "value", "&", "<NUM_LIT>", ")", ")", ";"], "File": "mmix", "Func": "mmix_output_register_setting", "Target": "mmix", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7207, "Length": 197, "Cover_Rate": 0.45813953488372094, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "_cmpccxadd_epi64", "(", "long", "long", "*", "__A", ",", "long", "long", "__B", ",", "long", "long", "__C", ",", "const", "_CMPCCX_ENUM", "__D", ")", "{", "return", "__builtin_ia32_cmpccxadd64", "(", "__A", ",", "__B", ",", "__C", ",", "__D", ")", ";"], "ground_truth": ["}"], "File": "cmpccxaddintrin", "Func": "_cmpccxadd_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7208, "Length": 33, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "Target", "*", "T", ":", "{", "&", "getThe<ISA_LIT>Target", "(", ")", ",", "&", "getThe<ISA_LIT>Target", "(", ")", "}", ")", "{", "TargetRegistry", "::", "RegisterMCAsmInfo", "(", "*", "T", ",", "create<ISA_LIT>MCAsmInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "*", "T", ",", "create<ISA_LIT>MCInstrInfo", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCRegInfo", "(", "*", "T", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";"], "File": "UPTMCTargetDesc", "Func": "LLVMInitializeUPTTargetMC", "Target": "UPT", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7209, "Length": 49, "Cover_Rate": 0.5104166666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "STI", ".", "getTargetTriple", "(", ")", ".", "isOSBinFormatELF", "(", ")", ")", "{", "unsigned", "Type", ";", "Type", "=", "llvm", "::", "StringSwitch", "<", "unsigned", ">", "(", "Name", ")", ".", "Case", "(", "<STR_LIT>", ",", "ELF", "::", "R_<ISA_LIT>_NONE", ")", ".", "Case", "(", "<STR_LIT>", ",", "ELF", "::", "R_<ISA_LIT>_32", ")", ".", "Case", "(", "<STR_LIT>", ",", "ELF", "::", "R_<ISA_LIT>_64", ")", ".", "Default", "(", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "Type", "!=", "-", "<NUM_LIT>", ")", "return", "static_cast", "<", "MCFixupKind", ">", "(", "FirstLiteralRelocationKind", "+", "Type", ")", ";"], "File": "RISCVAsmBackend14", "Func": "getFixupKind", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7210, "Length": 79, "Cover_Rate": 0.8144329896907216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "*", "RelocPos", "=", "(", "char", "*", ")", "Function", "+", "MR", "->", "getMachineCodeOffset", "(", ")", ";", "intptr_t", "ResultPtr", "=", "resolveRelocDestAddr", "(", "MR", ")", ";", "switch", "(", "(", "<STR_LIT>", ")", "MR", "->", "getRelocationType", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "ResultPtr", "=", "ResultPtr", "-", "(", "intptr_t", ")", "RelocPos", "-", "<NUM_LIT>", ";", "if", "(", "ResultPtr", ">=", "<NUM_LIT>", ")", "*", "(", "(", "intptr_t", "*", ")", "RelocPos", ")", "|=", "<NUM_LIT>", "<<", "<STR_LIT>", ";", "else", "{", "*", "(", "(", "intptr_t", "*", ")", "RelocPos", ")", "&=", "~", "(", "<NUM_LIT>", "<<", "<STR_LIT>", ")", ";", "ResultPtr", "=", "-", "ResultPtr", ";", "}", "if", "(", "MR", "->", "getRelocationType", "(", ")", "==", "<STR_LIT>", ")", "ResultPtr", "=", "ResultPtr", ">>", "<NUM_LIT>", ";", "*", "(", "(", "intptr_t", "*", ")", "RelocPos", ")", "|=", "ResultPtr", ";", "*", "(", "(", "intptr_t", "*", ")", "RelocPos", ")", "|=", "<ISA_LIT>RegisterInfo", "::", "getRegisterNumbering", "(", "<STR_LIT>", ")", "<<", "<STR_LIT>", ";", "break", ";", "}", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "ARMJITInfo1", "Func": "relocate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7211, "Length": 154, "Cover_Rate": 0.4723926380368098, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CONST_INT_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "pdp11_small_shift", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ")", "shift_size", "*=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["else", "shift_size", "+=", "<NUM_LIT>", ";"], "File": "pdp11", "Func": "pdp11_shift_length", "Target": "pdp11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7212, "Length": 36, "Cover_Rate": 0.4090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TmpInst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Imm1", ")", ")", ";", "TmpInst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Imm2", ")", ")", ";", "TmpInst", ".", "setLoc", "(", "IDLoc", ")", ";"], "ground_truth": ["getStreamer", "(", ")", ".", "emitInstruction", "(", "TmpInst", ",", "*", "STI", ")", ";"], "File": "MipsTargetStreamer (2)1", "Func": "emitII", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7213, "Length": 43, "Cover_Rate": 0.5584415584415584, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "createMachineInstPrint", "(", ")", "{", "return", "new", "MachineInstPrint", "(", ")", ";"], "ground_truth": ["}"], "File": "MachineInstPrint", "Func": "createMachineInstPrint", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7214, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "asm_fprintf", "(", "f", ",", "<STR_LIT>", ")", ";", "if", "(", "TARGET_ILP32", ")", "{", "asm_fprintf", "(", "f", ",", "<STR_LIT>", ",", "IP1_REGNUM", "-", "R0_REGNUM", ")", ";", "asm_fprintf", "(", "f", ",", "<STR_LIT>", ",", "STATIC_CHAIN_REGNUM", "-", "R0_REGNUM", ")", ";", "}", "else", "{", "asm_fprintf", "(", "f", ",", "<STR_LIT>", ",", "reg_names", "[", "IP1_REGNUM", "]", ")", ";", "asm_fprintf", "(", "f", ",", "<STR_LIT>", ",", "reg_names", "[", "STATIC_CHAIN_REGNUM", "]", ")", ";", "}", "asm_fprintf", "(", "f", ",", "<STR_LIT>", ",", "reg_names", "[", "IP1_REGNUM", "]", ")", ";", "asm_fprintf", "(", "f", ",", "<STR_LIT>", ")", ";", "assemble_aligned_integer", "(", "POINTER_BYTES", ",", "const0_rtx", ")", ";"], "ground_truth": ["assemble_aligned_integer", "(", "POINTER_BYTES", ",", "const0_rtx", ")", ";"], "File": "aarch641", "Func": "aarch64_asm_trampoline_template", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7215, "Length": 95, "Cover_Rate": 0.9047619047619048, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "insn", ",", "test", ";", "emit_insn_before", "(", "gen_addsi3", "(", "loop", "->", "iter_reg", ",", "loop", "->", "iter_reg", ",", "constm1_rtx", ")", ",", "loop", "->", "loop_end", ")", ";", "test", "=", "gen_rtx_NE", "(", "VOIDmode", ",", "loop", "->", "iter_reg", ",", "const0_rtx", ")", ";", "insn", "=", "emit_jump_insn_before", "(", "gen_cbranchsi4", "(", "test", ",", "loop", "->", "iter_reg", ",", "const0_rtx", ",", "loop", "->", "start_label", ")", ",", "loop", "->", "loop_end", ")", ";", "JUMP_LABEL", "(", "insn", ")", "=", "loop", "->", "start_label", ";", "LABEL_NUSES", "(", "loop", "->", "start_label", ")", "++", ";", "delete_insn", "(", "loop", "->", "loop_end", ")", ";", "}", "else", "{"], "ground_truth": ["splitting_loops", "=", "<NUM_LIT>", ";"], "File": "bfin", "Func": "hwloop_fail", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 7216, "Length": 93, "Cover_Rate": 0.6503496503496503, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MachObjectWriter", "(", "bool", "Is64Bit", ",", "uint32_t", "CPUType", ",", "uint32_t", "CPUSubtype", ")", ":", "MCMachObjectTargetWriter", "(", "Is64Bit", ",", "CPUType", ",", "CPUSubtype", ",", "Is64Bit", ")", "{"], "ground_truth": ["}"], "File": "X86MachObjectWriter", "Func": "X86MachObjectWriter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7217, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCInstrInfo", "*", "X", "=", "new", "MCInstrInfo", "(", ")", ";", "Init<ISA_LIT>MCInstrInfo", "(", "X", ")", ";", "return", "X", ";"], "ground_truth": ["}"], "File": "AVRMCTargetDesc10", "Func": "createAVRMCInstrInfo", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7218, "Length": 18, "Cover_Rate": 0.72, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "AndResult", ")", ";", "auto", "InsertBefore", "=", "std", "::", "next", "(", "I", ".", "getIterator", "(", ")", ")", ";", "auto", "SubI", "=", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addDef", "(", "SExtResult", ")", ".", "addUse", "(", "AndResult", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "SubI", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "return", "false", ";", "}", "break", ";", "}", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "{", "unsigned", "NewOpc", "=", "selectSimpleExtOpc", "(", "I", ".", "getOpcode", "(", ")", ",", "SrcSize", ")", ";", "if", "(", "NewOpc", "==", "I", ".", "getOpcode", "(", ")", ")", "return", "false", ";", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "NewOpc", ")", ")", ";", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "break", ";", "}", "default", ":", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "break", ";", "}", "case", "G_ADD", ":", "case", "G_GEP", ":", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "break", ";", "case", "G_FADD", ":", "if", "(", "!", "selectFAdd", "(", "MIB", ",", "TII", ",", "MRI", ")", ")", "return", "false", ";", "break", ";", "case", "G_FRAME_INDEX", ":", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "break", ";", "case", "G_CONSTANT", ":", "{", "unsigned", "Reg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "MRI", ".", "getType", "(", "Reg", ")", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "assert", "(", "RBI", ".", "getRegBank", "(", "Reg", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "break", ";", "}", "case", "G_STORE", ":"], "ground_truth": ["case", "G_LOAD", ":", "{"], "File": "ARMInstructionSelector27", "Func": "select", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7219, "Length": 376, "Cover_Rate": 0.3920750782064651, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "label", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "labelno", ")", ",", "UNSPEC_TLS_LABEL", ")", ";", "unspec", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "x", ",", "GEN_INT", "(", "reloc", ")", ",", "label", ")", ",", "UNSPEC_TLS", ")", ";", "tmp", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "emit_move_insn", "(", "reg", ",", "unspec", ")", ";", "emit_move_insn", "(", "tmp", ",", "label", ")", ";", "emit_insn", "(", "gen_addsi3", "(", "reg", ",", "reg", ",", "tmp", ")", ")", ";", "*", "valuep", "=", "emit_library_call_value", "(", "get_tls_get_addr", "(", ")", ",", "NULL_RTX", ",", "LCT_PURE", ",", "Pmode", ",", "reg", ",", "Pmode", ")", ";", "insns", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")", ";"], "ground_truth": ["return", "insns", ";"], "File": "csky", "Func": "csky_call_tls_get_addr", "Target": "csky", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7220, "Length": 105, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetAsmStreamer", "::", "<ISA_LIT>TargetAsmStreamer", "(", "MCStreamer", "&", "S", ",", "formatted_raw_ostream", "&", "OS", ")", ":", "<ISA_LIT>TargetStreamer", "(", "S", ")", ",", "OS", "(", "OS", ")", "{"], "ground_truth": ["}"], "File": "VETargetStreamer", "Func": "VETargetAsmStreamer", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7221, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "TypeStr", ".", "startswith", "(", "<STR_LIT>", ")", ")", "{", "Type", "=", "Type", "::", "getHalfTy", "(", "Ctx", ")", ";", "TypeStr", "=", "TypeStr", ".", "substr", "(", "strlen", "(", "<STR_LIT>", ")", ")", ";", "}", "else", "if", "(", "TypeStr", ".", "startswith", "(", "<STR_LIT>", ")", ")", "{", "Type", "=", "StructType", "::", "create", "(", "Ctx", ",", "<STR_LIT>", ")", ";", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "if", "(", "TypeStr", ".", "startswith", "(", "<STR_LIT>", ")", ")", "{", "TypeStr", "=", "TypeStr", ".", "substr", "(", "strlen", "(", "<STR_LIT>", ")", ")", ";", "TypeStr", "=", "TypeStr", ".", "substr", "(", "<NUM_LIT>", ",", "TypeStr", ".", "find", "(", "']'", ")", ")", ";", "}", "TypeStr", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "VecElts", ")", ";", "auto", "SpirvTy", "=", "getOrCreate<ISA_LIT>Type", "(", "Type", ",", "MIRBuilder", ")", ";", "if", "(", "VecElts", ">", "<NUM_LIT>", ")", "SpirvTy", "=", "getOrCreate<ISA_LIT>VectorType", "(", "SpirvTy", ",", "VecElts", ",", "MIRBuilder", ")", ";"], "ground_truth": ["return", "SpirvTy", ";"], "File": "SPIRVGlobalRegistry1", "Func": "getOrCreateSPIRVTypeByName", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7222, "Length": 141, "Cover_Rate": 0.46381578947368424, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Inst", ".", "Opc", "==", "<STR_LIT>", ")", "Result", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "XLenVT", ",", "SDImm", ")", ";", "else", "Result", "=", "CurDAG", "->", "getMachineNode", "(", "Inst", ".", "Opc", ",", "DL", ",", "XLenVT", ",", "SrcReg", ",", "SDImm", ")", ";"], "ground_truth": ["SrcReg", "=", "SDValue", "(", "Result", ",", "<NUM_LIT>", ")", ";"], "File": "RISCVISelDAGToDAG18", "Func": "selectImm", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7223, "Length": 52, "Cover_Rate": 0.35374149659863946, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "func", "->", "push_back", "(", "newBlk", ")", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "iter", "=", "srcBlk", "->", "begin", "(", ")", ",", "iterEnd", "=", "srcBlk", "->", "end", "(", ")", ";", "iter", "!=", "iterEnd", ";", "++", "iter", ")", "{"], "ground_truth": ["MachineInstr", "*", "instr", "=", "func", "->", "CloneMachineInstr", "(", "iter", ")", ";"], "File": "AMDILCFGStructurizer16", "Func": "clone", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7224, "Length": 47, "Cover_Rate": 0.5280898876404494, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SystemZISelLowering (2)2", "Func": "lowerGET_DYNAMIC_AREA_OFFSET", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7225, "Length": 13, "Cover_Rate": 0.35135135135135137, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmBackend", "*", "llvm", "::", "create<ISA_LIT>leAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "Triple", "&", "TheTriple", ",", "StringRef", "CPU", ",", "const", "MCTargetOptions", "&", "Options", ")", "{", "if", "(", "TheTriple", ".", "isOSBinFormatMachO", "(", ")", ")", "return", "new", "Darwin<ISA_LIT>AsmBackend", "(", "T", ",", "MRI", ")", ";"], "ground_truth": ["if", "(", "TheTriple", ".", "isOSBinFormatCOFF", "(", ")", ")", "return", "new", "COFF<ISA_LIT>AsmBackend", "(", "T", ",", "TheTriple", ")", ";"], "File": "AArch64AsmBackend11", "Func": "createAArch64leAsmBackend", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7226, "Length": 64, "Cover_Rate": 0.5614035087719298, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "FrameObjectCompare", "(", "const", "FrameObject", "&", "A", ",", "const", "FrameObject", "&", "B", ")", "{", "return", "std", "::", "make_tuple", "(", "!", "A", ".", "IsValid", ",", "A", ".", "ObjectFirst", ",", "A", ".", "GroupFirst", ",", "A", ".", "GroupIndex", ",", "A", ".", "ObjectIndex", ")", "<", "std", "::", "make_tuple", "(", "!", "B", ".", "IsValid", ",", "B", ".", "ObjectFirst", ",", "B", ".", "GroupFirst", ",", "B", ".", "GroupIndex", ",", "B", ".", "ObjectIndex", ")", ";"], "ground_truth": ["}"], "File": "AArch64FrameLowering (2)1", "Func": "FrameObjectCompare", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7227, "Length": 68, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "(", "SrcReg", "==", "<STR_LIT>", ")", "&&", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", ")", "Opc", "=", "<STR_LIT>", ",", "SrcReg", "=", "<NUM_LIT>", ";", "else", "if", "(", "(", "SrcReg", "==", "<STR_LIT>", ")", "&&", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", ")", "Opc", "=", "<STR_LIT>", ",", "SrcReg", "=", "<NUM_LIT>", ";", "assert", "(", "Opc", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ")", ";"], "File": "Mips16InstrInfo10", "Func": "copyPhysReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7228, "Length": 97, "Cover_Rate": 0.46634615384615385, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Op", ")", "continue", ";", "return", "true", ";", "}", "return", "false", ";", "}", ";", "auto", "IsExpiredFn", "=", "[", "]", "(", "MachineInstr", "*", "MI", ",", "int", ")", "{", "return", "MI", "&&", "(", "<ISA_LIT>InstrInfo", "::", "isVALU", "(", "*", "MI", ")", "||", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "!", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", "||", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", ")", ";", "}", ";"], "ground_truth": ["if", "(", "::", "getWaitStatesSince", "(", "IsHazardFn", ",", "MI", ",", "IsExpiredFn", ")", "==", "std", "::", "numeric_limits", "<", "int", ">", "::", "max", "(", ")", ")", "return", "false", ";"], "File": "GCNHazardRecognizer16", "Func": "fixVMEMtoScalarWriteHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7229, "Length": 115, "Cover_Rate": 0.3662420382165605, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "G", ".", "isNodeHidden", "(", "N", ")", ";"], "ground_truth": ["}"], "File": "PatmosCallGraphBuilder", "Func": "isNodeHidden", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 7230, "Length": 9, "Cover_Rate": 0.391304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isPredicable", "(", "MachineInstr", "*", "MI", ")", "const", "{"], "ground_truth": ["unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";"], "File": "SystemZInstrInfo", "Func": "isPredicable", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7231, "Length": 20, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "A", "->", "modifiesRegister", "(", "ExecReg", ",", "TRI", ")", ")", "return", "false", ";", "if", "(", "A", "->", "modifiesRegister", "(", "CondReg", ",", "TRI", ")", ")", "{", "if", "(", "!", "A", "->", "definesRegister", "(", "CondReg", ",", "TRI", ")", "||", "A", "->", "getOpcode", "(", ")", "!=", "And", ")", "return", "false", ";", "break", ";", "}", "ReadsCond", "|=", "A", "->", "readsRegister", "(", "CondReg", ",", "TRI", ")", ";", "}", "if", "(", "A", "==", "E", ")", "return", "false", ";", "MachineOperand", "&", "Op1", "=", "A", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Op2", "=", "A", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op1", ".", "getReg", "(", ")", "!=", "ExecReg", "&&", "Op2", ".", "isReg", "(", ")", "&&", "Op2", ".", "getReg", "(", ")", "==", "ExecReg", ")", "{", "TII", "->", "commuteInstruction", "(", "*", "A", ")", ";", "Changed", "=", "true", ";", "}", "if", "(", "Op1", ".", "getReg", "(", ")", "!=", "ExecReg", ")", "return", "Changed", ";", "if", "(", "Op2", ".", "isImm", "(", ")", "&&", "Op2", ".", "getImm", "(", ")", "!=", "-", "<NUM_LIT>", ")", "return", "Changed", ";", "Register", "SReg", ";", "if", "(", "Op2", ".", "isReg", "(", ")", ")", "{", "SReg", "=", "Op2", ".", "getReg", "(", ")", ";", "auto", "M", "=", "std", "::", "next", "(", "A", ")", ";", "bool", "ReadsSreg", "=", "false", ";", "for", "(", ";", "M", "!=", "E", ";", "++", "M", ")", "{", "if", "(", "M", "->", "definesRegister", "(", "SReg", ",", "TRI", ")", ")", "break", ";", "if", "(", "M", "->", "modifiesRegister", "(", "SReg", ",", "TRI", ")", ")", "return", "Changed", ";", "ReadsSreg", "|=", "M", "->", "readsRegister", "(", "SReg", ",", "TRI", ")", ";", "}", "if", "(", "M", "==", "E", "||", "!", "M", "->", "isMoveImmediate", "(", ")", "||", "!", "M", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "||", "M", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "-", "<NUM_LIT>", ")", "return", "Changed", ";", "if", "(", "!", "ReadsSreg", "&&", "Op2", ".", "isKill", "(", ")", ")", "{", "A", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "-", "<NUM_LIT>", ")", ";", "M", "->", "eraseFromParent", "(", ")", ";", "}", "}", "if", "(", "!", "ReadsCond", "&&", "A", "->", "registerDefIsDead", "(", "<STR_LIT>", ")", "&&", "MI", ".", "killsRegister", "(", "CondReg", ",", "TRI", ")", ")", "A", "->", "eraseFromParent", "(", ")", ";", "bool", "IsVCCZ", "=", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "if", "(", "SReg", "==", "ExecReg", ")", "{", "if", "(", "IsVCCZ", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "}", "else", "{", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "IsVCCZ", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";", "}"], "ground_truth": ["MI", ".", "RemoveOperand", "(", "MI", ".", "findRegisterUseOperandIdx", "(", "CondReg", ",", "false", ",", "TRI", ")", ")", ";"], "File": "SIPreEmitPeephole3", "Func": "optimizeVccBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7232, "Length": 434, "Cover_Rate": 0.7185430463576159, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_set_sh", "(", "_Float16", "__F", ")", "{"], "ground_truth": ["return", "_mm_set_ph", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "__F", ")", ";"], "File": "avx512fp16intrin", "Func": "_mm_set_sh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7233, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "&", "<ISA_LIT>PerfHintAnalysisID", ")", ";", "TargetPassConfig", "::", "addCodeGenPrepare", "(", ")", ";", "if", "(", "EnableLoadStoreVectorizer", ")", "addPass", "(", "createLoadStoreVectorizerPass", "(", ")", ")", ";"], "ground_truth": ["addPass", "(", "createLowerSwitchPass", "(", ")", ")", ";"], "File": "AMDGPUTargetMachine10", "Func": "addCodeGenPrepare", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7234, "Length": 30, "Cover_Rate": 0.3488372093023256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_fmsub_ps", "(", "__m128", "__A", ",", "__mmask8", "__U", ",", "__m128", "__B", ",", "__m128", "__C", ")", "{", "return", "(", "__m128", ")", "__builtin_ia32_vfmsubps128_mask", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ",", "(", "__v4sf", ")", "__C", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_mask_fmsub_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7235, "Length": 56, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "expand_float", "(", "out", ",", "in", ",", "<NUM_LIT>", ")", ";", "emit_jump_insn", "(", "gen_jump", "(", "donelab", ")", ")", ";", "emit_barrier", "(", ")", ";", "emit_label", "(", "neglab", ")", ";", "i0", "=", "expand_simple_binop", "(", "inmode", ",", "LSHIFTRT", ",", "in", ",", "const1_rtx", ",", "NULL", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "i1", "=", "expand_simple_binop", "(", "inmode", ",", "AND", ",", "in", ",", "const1_rtx", ",", "NULL", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "i0", "=", "expand_simple_binop", "(", "inmode", ",", "IOR", ",", "i0", ",", "i1", ",", "i0", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "expand_float", "(", "f0", ",", "i0", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["emit_insn", "(", "gen_rtx_SET", "(", "out", ",", "gen_rtx_PLUS", "(", "mode", ",", "f0", ",", "f0", ")", ")", ")", ";"], "File": "i386", "Func": "x86_emit_floatuns", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7236, "Length": 109, "Cover_Rate": 0.47186147186147187, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>GOTPLT", "&", "<ISA_LIT>LDBackend", "::", "getGOTPLT", "(", ")", "const", "{", "assert", "(", "m_pGOTPLT", "!=", "NULL", ")", ";", "return", "*", "m_pGOTPLT", ";"], "ground_truth": ["}"], "File": "HexagonLDBackend", "Func": "getGOTPLT", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7237, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "if", "(", "Rn", "==", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler", "Func": "DecodeT2AddrModeSOReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7238, "Length": 84, "Cover_Rate": 0.4970414201183432, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "long", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "__vis_fpcmple8", "(", "__v8qi", "__A", ",", "__v8qi", "__B", ")", "{"], "ground_truth": ["return", "__builtin_vis_fpcmple8", "(", "__A", ",", "__B", ")", ";"], "File": "visintrin", "Func": "__vis_fpcmple8", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7239, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Opc", "=", "Is32BitInt", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "(", "IsZExt", "?", "(", "Is32BitInt", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "Is32BitInt", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "(", "IsZExt", "?", "(", "Is32BitInt", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "Is32BitInt", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";", "if", "(", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "&&", "(", "(", "Addr", ".", "Offset", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", ")", "UseOffset", "=", "false", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "assert", "(", "UseRC", "->", "hasSuperClassEq", "(", "&", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "UseOffset", "=", "(", "(", "Addr", ".", "Offset", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "FP64LoadOpc", ";", "break", ";", "}", "unsigned", "IndexReg", "=", "<NUM_LIT>", ";", "<ISA_LIT>SimplifyAddress", "(", "Addr", ",", "VT", ",", "UseOffset", ",", "IndexReg", ")", ";", "if", "(", "ResultReg", "==", "<NUM_LIT>", ")", "ResultReg", "=", "createResultReg", "(", "UseRC", ")", ";", "if", "(", "Addr", ".", "BaseType", "==", "Address", "::", "FrameIndexBase", ")", "{", "MachineMemOperand", "*", "MMO", "=", "FuncInfo", ".", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "Addr", ".", "Base", ".", "FI", ",", "Addr", ".", "Offset", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "Addr", ".", "Base", ".", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "Addr", ".", "Base", ".", "FI", ")", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addImm", "(", "Addr", ".", "Offset", ")", ".", "addFrameIndex", "(", "Addr", ".", "Base", ".", "FI", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "File": "PPCFastISel14", "Func": "PPCEmitLoad", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7240, "Length": 283, "Cover_Rate": 0.38873626373626374, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setKind", "(", "BaseKind", "K", ")", "{", "Kind", "=", "K", ";"], "ground_truth": ["}"], "File": "WebAssemblyFastISel", "Func": "setKind", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7241, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "(", "llvm", "::", "Register", "R", ",", "unsigned", "S", ")", ":", "Reg", "(", "R", ")", ",", "Sub", "(", "S", ")", "{"], "ground_truth": ["}"], "File": "HexagonConstExtenders19", "Func": "Register", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7242, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>SEInstrInfo", "::", "loadImmediate", "(", "int64_t", "Imm", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "II", ",", "DebugLoc", "DL", ",", "unsigned", "*", "NewImm", ")", "const", "{", "<ISA_LIT>AnalyzeImmediate", "AnalyzeImm", ";", "const", "<ISA_LIT>Subtarget", "&", "STI", "=", "Subtarget", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "Size", "=", "STI", ".", "isABI_N64", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "unsigned", "LUi", "=", "STI", ".", "isABI_N64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "ZEROReg", "=", "STI", ".", "isABI_N64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "const", "TargetRegisterClass", "*", "RC", "=", "STI", ".", "isABI_N64", "(", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "bool", "LastInstrIsADDiu", "=", "NewImm", ";", "const", "<ISA_LIT>AnalyzeImmediate", "::", "InstSeq", "&", "Seq", "=", "AnalyzeImm", ".", "Analyze", "(", "Imm", ",", "Size", ",", "LastInstrIsADDiu", ")", ";", "<ISA_LIT>AnalyzeImmediate", "::", "InstSeq", "::", "const_iterator", "Inst", "=", "Seq", ".", "begin", "(", ")", ";", "assert", "(", "Seq", ".", "size", "(", ")", "&&", "(", "!", "LastInstrIsADDiu", "||", "(", "Seq", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", ")", ")", ";", "unsigned", "Reg", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "if", "(", "Inst", "->", "Opc", "==", "LUi", ")", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "get", "(", "LUi", ")", ",", "Reg", ")", ".", "addImm", "(", "SignExtend64", "<", "<NUM_LIT>", ">", "(", "Inst", "->", "ImmOpnd", ")", ")", ";"], "ground_truth": ["else", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "get", "(", "Inst", "->", "Opc", ")", ",", "Reg", ")", ".", "addReg", "(", "ZEROReg", ")", ".", "addImm", "(", "SignExtend64", "<", "<NUM_LIT>", ">", "(", "Inst", "->", "ImmOpnd", ")", ")", ";"], "File": "MipsSEInstrInfo", "Func": "loadImmediate", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7243, "Length": 250, "Cover_Rate": 0.746268656716418, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "NeedCfg", ")", "return", "false", ";"], "ground_truth": ["for", "(", "auto", "&", "IPAndShapes", ":", "PosAndShapes", ")", "addTileConfig", "(", "IPAndShapes", ".", "first", ",", "IPAndShapes", ".", "second", ")", ";"], "File": "X86PreAMXConfig", "Func": "preTileConfig", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7244, "Length": 27, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerGlobalTLSAddress", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "Subtarget", ".", "isAIXABI", "(", ")", ")", "return", "LowerGlobalTLSAddressAIX", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["return", "LowerGlobalTLSAddressLinux", "(", "Op", ",", "DAG", ")", ";"], "File": "PPCISelLowering109", "Func": "LowerGlobalTLSAddress", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7245, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "VectorComponents", ">", "<NUM_LIT>", ")", "{", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "VectorComponents", ";", "I", "++", ")", "{", "unsigned", "SubRegIndex", "=", "RI", ".", "getSubRegFromChannel", "(", "I", ")", ";", "buildDefaultInstruction", "(", "MBB", ",", "MI", ",", "<STR_LIT>", ",", "RI", ".", "getSubReg", "(", "DestReg", ",", "SubRegIndex", ")", ",", "RI", ".", "getSubReg", "(", "SrcReg", ",", "SubRegIndex", ")", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Define", "|", "RegState", "::", "Implicit", ")", ";", "}", "}", "else", "{"], "ground_truth": ["MachineInstr", "*", "NewMI", "=", "buildDefaultInstruction", "(", "MBB", ",", "MI", ",", "<STR_LIT>", ",", "DestReg", ",", "SrcReg", ")", ";"], "File": "R600InstrInfo (2)", "Func": "copyPhysReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7246, "Length": 94, "Cover_Rate": 0.3745019920318725, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "unsigned", "PredOpc", "=", "HII", "->", "getCondOpcode", "(", "Opc", ",", "!", "Cond", ")", ";", "MachineInstrBuilder", "MB", "=", "BuildMI", "(", "B", ",", "Where", ",", "DL", ",", "HII", "->", "get", "(", "PredOpc", ")", ")", ";", "unsigned", "Ox", "=", "<NUM_LIT>", ",", "NP", "=", "MI", "->", "getNumOperands", "(", ")", ";", "while", "(", "Ox", "<", "NP", ")", "{", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "Ox", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isDef", "(", ")", ")", "break", ";", "Ox", "++", ";", "}", "MB", ".", "addReg", "(", "DefOp", ".", "getReg", "(", ")", ",", "getRegState", "(", "DefOp", ")", ",", "DefOp", ".", "getSubReg", "(", ")", ")", ";", "MB", ".", "addReg", "(", "PredOp", ".", "getReg", "(", ")", ",", "PredOp", ".", "isUndef", "(", ")", "?", "RegState", "::", "Undef", ":", "<NUM_LIT>", ",", "PredOp", ".", "getSubReg", "(", ")", ")", ";", "while", "(", "Ox", "<", "NP", ")", "{", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "Ox", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isImplicit", "(", ")", ")", "MB", ".", "addOperand", "(", "MO", ")", ";", "Ox", "++", ";", "}", "MachineFunction", "&", "MF", "=", "*", "B", ".", "getParent", "(", ")", ";", "MachineInstr", "::", "mmo_iterator", "I", "=", "MI", "->", "memoperands_begin", "(", ")", ";", "unsigned", "NR", "=", "std", "::", "distance", "(", "I", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";", "MachineInstr", "::", "mmo_iterator", "MemRefs", "=", "MF", ".", "allocateMemRefsArray", "(", "NR", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NR", ";", "++", "i", ")", "MemRefs", "[", "i", "]", "=", "*", "I", "++", ";", "MB", ".", "setMemRefs", "(", "MemRefs", ",", "MemRefs", "+", "NR", ")", ";", "MachineInstr", "*", "NewI", "=", "MB", ";", "NewI", "->", "clearKillInfo", "(", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "NewI", ")", ";"], "ground_truth": ["for", "(", "auto", "&", "Op", ":", "NewI", "->", "operands", "(", ")", ")", "if", "(", "Op", ".", "isReg", "(", ")", ")", "UpdRegs", ".", "insert", "(", "Op", ".", "getReg", "(", ")", ")", ";"], "File": "HexagonExpandCondsets32", "Func": "predicateAt", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7247, "Length": 325, "Cover_Rate": 0.8485639686684073, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "IsTailCall", ")", "return", "IsIndirect", "?", "getBLRCallOpcode", "(", "CallerF", ")", ":", "(", "unsigned", ")", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "!", "IsIndirect", ")", "return", "<STR_LIT>", ";"], "File": "AArch64CallLowering16", "Func": "getCallOpcode", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7248, "Length": 26, "Cover_Rate": 0.37142857142857144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>FrameLowering", "(", ")", "override", "{"], "ground_truth": ["}"], "File": "SIFrameLowering10", "Func": "~SIFrameLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7249, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "arm_evpc_neon_vtbl", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "rtx", "rperm", "[", "MAX_VECT_LEN", "]", ",", "sel", ";", "machine_mode", "vmode", "=", "d", "->", "vmode", ";", "unsigned", "int", "i", ",", "nelt", "=", "d", "->", "perm", ".", "length", "(", ")", ";"], "ground_truth": ["if", "(", "BYTES_BIG_ENDIAN", ")", "return", "false", ";"], "File": "arm", "Func": "arm_evpc_neon_vtbl", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7250, "Length": 46, "Cover_Rate": 0.32857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "++", "I", ";", "}", "continue", ";", "}", "else", "if", "(", "Opc", "==", "AMDGPU", "::", "DS_WRITE_B32", "||", "Opc", "==", "AMDGPU", "::", "DS_WRITE_B64", ")", "{", "unsigned", "Size", "=", "(", "Opc", "==", "AMDGPU", "::", "DS_WRITE_B64", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "MachineBasicBlock", "::", "iterator", "Match", "=", "findMatchingD<ISA_LIT>nst", "(", "I", ",", "Size", ")", ";", "if", "(", "Match", "!=", "E", ")", "{", "Modified", "=", "true", ";"], "ground_truth": ["I", "=", "mergeWrite2Pair", "(", "I", ",", "Match", ",", "Size", ")", ";"], "File": "SILoadStoreOptimizer20", "Func": "optimizeBlock", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7251, "Length": 75, "Cover_Rate": 0.32608695652173914, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCCFIInstruction", "Inst", "=", "MCCFIInstruction", "::", "cfiDefCfa", "(", "nullptr", ",", "MRI", ".", "getDwarfRegNum", "(", "<STR_LIT>", ",", "true", ")", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["MAI", "->", "addInitialFrameState", "(", "Inst", ")", ";"], "File": "SystemZMCTargetDesc34", "Func": "createSystemZMCAsmInfo", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7252, "Length": 28, "Cover_Rate": 0.417910447761194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Code", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "Code", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "Code", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "Code", "=", "<STR_LIT>", ";", "break", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Code", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeRestrictedFPPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7253, "Length": 52, "Cover_Rate": 0.43333333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "c6x_set_return_address", "(", "rtx", "source", ",", "rtx", "scratch", ")", "{", "struct", "c6x_frame", "frame", ";", "rtx", "addr", ";", "HOST_WIDE_INT", "offset", ";", "c6x_compute_frame_layout", "(", "&", "frame", ")", ";", "if", "(", "!", "c6x_save_reg", "(", "RETURN_ADDR_REGNO", ")", ")", "emit_move_insn", "(", "gen_rtx_REG", "(", "Pmode", ",", "RETURN_ADDR_REGNO", ")", ",", "source", ")", ";", "else", "{", "if", "(", "frame_pointer_needed", ")", "{", "addr", "=", "hard_frame_pointer_rtx", ";", "offset", "=", "frame", ".", "b3_offset", ";", "}"], "ground_truth": ["else", "{"], "File": "c6x", "Func": "c6x_set_return_address", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 7254, "Length": 66, "Cover_Rate": 0.40993788819875776, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CostKind", "==", "TTI", "::", "TCK_RecipThroughput", "&&", "(", "ST", "->", "hasNEON", "(", ")", "||", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", ")", "{", "return", "<NUM_LIT>", ";", "}"], "ground_truth": ["return", "BaseT", "::", "getCFInstrCost", "(", "Opcode", ",", "CostKind", ",", "I", ")", ";"], "File": "ARMTargetTransformInfo14", "Func": "getCFInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7255, "Length": 39, "Cover_Rate": 0.6610169491525424, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isAllOnes", "(", "Mask", ")", ")", "return", "Op", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";"], "ground_truth": ["SDValue", "IMask", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Mask", ")", ";"], "File": "X86ISelLowering (2)4", "Func": "getScalarMaskingNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7256, "Length": 41, "Cover_Rate": 0.35964912280701755, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "CondRes", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "CCNode", "=", "CondRes", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<STR_LIT>", "CC", "=", "(", "<STR_LIT>", ")", "cast", "<", "ConstantSDNode", ">", "(", "CCNode", ")", "->", "getZExtValue", "(", ")", ";", "SDValue", "BrCode", "=", "DAG", ".", "getConstant", "(", "GetFPBranchCodeFromCond", "(", "CC", ")", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Chain", ",", "BrCode", ",", "Dest", ",", "CondRes", ")", ";"], "ground_truth": ["}"], "File": "MipsISelLowering115", "Func": "LowerBRCOND", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7257, "Length": 78, "Cover_Rate": 0.527027027027027, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "PreferredWidth", ">=", "<NUM_LIT>", "&&", "ST", "->", "hasAVX512", "(", ")", ")", "Options", ".", "LoadSizes", ".", "push_back", "(", "<NUM_LIT>", ")", ";", "if", "(", "PreferredWidth", ">=", "<NUM_LIT>", "&&", "ST", "->", "hasAVX2", "(", ")", ")", "Options", ".", "LoadSizes", ".", "push_back", "(", "<NUM_LIT>", ")", ";", "if", "(", "PreferredWidth", ">=", "<NUM_LIT>", "&&", "ST", "->", "hasSSE2", "(", ")", ")", "Options", ".", "LoadSizes", ".", "push_back", "(", "<NUM_LIT>", ")", ";", "Options", ".", "AllowOverlappingLoads", "=", "true", ";", "}", "if", "(", "ST", "->", "is64Bit", "(", ")", ")", "{", "Options", ".", "LoadSizes", ".", "push_back", "(", "<NUM_LIT>", ")", ";", "}", "Options", ".", "LoadSizes", ".", "push_back", "(", "<NUM_LIT>", ")", ";", "Options", ".", "LoadSizes", ".", "push_back", "(", "<NUM_LIT>", ")", ";", "Options", ".", "LoadSizes", ".", "push_back", "(", "<NUM_LIT>", ")", ";", "return", "Options", ";"], "ground_truth": ["}"], "File": "X86TargetTransformInfo26", "Func": "enableMemCmpExpansion", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7258, "Length": 120, "Cover_Rate": 0.6896551724137931, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "CONST_INT", "&&", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "<", "<NUM_LIT>", "&&", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ">", "-", "<NUM_LIT>", "&&", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "REG", "&&", "push_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "CONST_INT", "&&", "(", "unsigned", ")", "(", "-", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "<", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "CONST_INT", "&&", "(", "unsigned", ")", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ">=", "<NUM_LIT>", "&&", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "REG", "&&", "(", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "<", "<NUM_LIT>", "&&", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ">", "-", "<NUM_LIT>", ")", "||", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ">", "<NUM_LIT>", ")", ")", "return", "<STR_LIT>", ";", "return", "<STR_LIT>", ";", "case", "HImode", ":", "if", "(", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "if", "(", "operands", "[", "<NUM_LIT>", "]", "==", "const1_rtx", ")", "return", "<STR_LIT>", ";", "if", "(", "operands", "[", "<NUM_LIT>", "]", "==", "constm1_rtx", ")", "return", "<STR_LIT>", ";", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "CONST_INT", "&&", "(", "unsigned", ")", "(", "-", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "<", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "return", "<STR_LIT>", ";", "}", "if", "(", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "CONST_INT", "&&", "(", "unsigned", ")", "(", "-", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "<", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "return", "<STR_LIT>", ";", "case", "QImode", ":", "if", "(", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "if", "(", "operands", "[", "<NUM_LIT>", "]", "==", "const1_rtx", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "operands", "[", "<NUM_LIT>", "]", "==", "constm1_rtx", ")", "return", "<STR_LIT>", ";"], "File": "vax3", "Func": "vax_output_int_add", "Target": "vax", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7259, "Length": 355, "Cover_Rate": 0.5698234349919743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "unsigned", "RBegin", ",", "REnd", ";", "if", "(", "InRegsParamRecordIdx", "<", "CCInfo", ".", "getInRegsParamsCount", "(", ")", ")", "{", "CCInfo", ".", "getInRegsParamInfo", "(", "InRegsParamRecordIdx", ",", "RBegin", ",", "REnd", ")", ";", "}", "else", "{", "unsigned", "RBeginIdx", "=", "CCInfo", ".", "getFirstUnallocated", "(", "GPRArgRegs", ")", ";", "RBegin", "=", "RBeginIdx", "==", "<NUM_LIT>", "?", "(", "unsigned", ")", "<STR_LIT>", ":", "GPRArgRegs", "[", "RBeginIdx", "]", ";", "REnd", "=", "<STR_LIT>", ";", "}", "if", "(", "REnd", "!=", "RBegin", ")", "ArgOffset", "=", "-", "<NUM_LIT>", "*", "(", "<STR_LIT>", "-", "RBegin", ")", ";", "auto", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "int", "FrameIndex", "=", "MFI", "->", "CreateFixedObject", "(", "ArgSize", ",", "ArgOffset", ",", "false", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FrameIndex", ",", "PtrVT", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "MemOps", ";", "const", "TargetRegisterClass", "*", "RC", "=", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";"], "ground_truth": ["for", "(", "unsigned", "Reg", "=", "RBegin", ",", "i", "=", "<NUM_LIT>", ";", "Reg", "<", "REnd", ";", "++", "Reg", ",", "++", "i", ")", "{"], "File": "ARMISelLowering120", "Func": "StoreByValRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7260, "Length": 176, "Cover_Rate": 0.4731182795698925, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addRequired", "<", "TargetTransformInfoWrapperPass", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "TVMLowerIntrinsics", "Func": "getAnalysisUsage", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7261, "Length": 10, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_psrldq512", "(", "__A", ",", "__N", "*", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin", "Func": "_mm512_bsrli_epi128", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7262, "Length": 14, "Cover_Rate": 0.3783783783783784, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", "&", "<STR_LIT>", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "break", ";", "case", "<STR_LIT>", ":", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "Symbol", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "OutContext", ")", ";", "Expr", "=", "<ISA_LIT>MCExpr", "::", "createLower16", "(", "Expr", ",", "OutContext", ")", ";"], "ground_truth": ["break", ";"], "File": "ARMMCInstLower15", "Func": "GetSymbolRef", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7263, "Length": 54, "Cover_Rate": 0.3068181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "next", "=", "plus_constant", "(", "Pmode", ",", "XEXP", "(", "pointer", ",", "<NUM_LIT>", ")", ",", "amount", ")", ";"], "ground_truth": ["return", "adjust_automodify_address", "(", "pointer", ",", "GET_MODE", "(", "pointer", ")", ",", "next", ",", "amount", ")", ";"], "File": "aarch642", "Func": "aarch64_move_pointer", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7264, "Length": 32, "Cover_Rate": 0.7272727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "if", "(", "mode", "==", "VOIDmode", ")", "return", "const0_rtx", ";"], "ground_truth": ["if", "(", "targetm", ".", "calls", ".", "must_pass_in_stack", "(", "mode", ",", "type", ")", "||", "*", "cum", "+", "XSTORMY16_WORD_SIZE", "(", "type", ",", "mode", ")", ">", "NUM_ARGUMENT_REGISTERS", ")", "return", "NULL_RTX", ";"], "File": "stormy164", "Func": "xstormy16_function_arg", "Target": "stormy16", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7265, "Length": 46, "Cover_Rate": 0.6052631578947368, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "&", "MRI", "=", "*", "MIB", ".", "getMRI", "(", ")", ";", "LLT", "OpTy", "=", "MRI", ".", "getType", "(", "LHS", ")", ";", "assert", "(", "OpTy", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "||", "OpTy", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", ";", "unsigned", "CCmpOpc", ";", "if", "(", "CmpInst", "::", "isIntPredicate", "(", "CC", ")", ")", "{", "CCmpOpc", "=", "OpTy", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "{", "switch", "(", "OpTy", ".", "getSizeInBits", "(", ")", ")", "{", "case", "<NUM_LIT>", ":"], "ground_truth": ["CCmpOpc", "=", "<STR_LIT>", ";"], "File": "AArch64InstructionSelector (2)", "Func": "emitConditionalComparison", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7266, "Length": 86, "Cover_Rate": 0.38222222222222224, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "StackSize", ")", "SPReg", "=", "MRI", ".", "createVirtualRegister", "(", "PtrRC", ")", ";", "const", "char", "*", "ES", "=", "<STR_LIT>", ";", "auto", "*", "SPSymbol", "=", "MF", ".", "createExternalSymbolName", "(", "ES", ")", ";", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "SPReg", ")", ".", "addExternalSymbol", "(", "SPSymbol", ")", ";", "bool", "HasBP", "=", "hasBP", "(", "MF", ")", ";", "if", "(", "HasBP", ")", "{", "auto", "FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "unsigned", "BasePtr", "=", "MRI", ".", "createVirtualRegister", "(", "PtrRC", ")", ";", "FI", "->", "setBasePointerVreg", "(", "BasePtr", ")", ";", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "BasePtr", ")", ".", "addReg", "(", "SPReg", ")", ";", "}", "if", "(", "StackSize", ")", "{", "unsigned", "OffsetReg", "=", "MRI", ".", "createVirtualRegister", "(", "PtrRC", ")", ";", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "OffsetReg", ")", ".", "addImm", "(", "StackSize", ")", ";", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "SPReg", ")", ".", "addReg", "(", "OffsetReg", ")", ";", "}", "if", "(", "HasBP", ")", "{", "unsigned", "BitmaskReg", "=", "MRI", ".", "createVirtualRegister", "(", "PtrRC", ")", ";", "unsigned", "Alignment", "=", "MFI", ".", "getMaxAlignment", "(", ")", ";", "assert", "(", "(", "<NUM_LIT>", "<<", "countTrailingZeros", "(", "Alignment", ")", ")", "==", "Alignment", "&&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "BitmaskReg", ")", ".", "addImm", "(", "(", "int", ")", "~", "(", "Alignment", "-", "<NUM_LIT>", ")", ")", ";", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "BitmaskReg", ")", ";", "}", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "StackSize", "&&", "needsSPWriteback", "(", "MF", ")", ")", "{", "writeSPToGlobal", "(", "<STR_LIT>", ",", "MF", ",", "MBB", ",", "InsertPt", ",", "DL", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyFrameLowering30", "Func": "emitPrologue", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7267, "Length": 343, "Cover_Rate": 0.6686159844054581, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc8", ";", "const", "SDNode", "*", "N", "=", "Op", ".", "getNode", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "assert", "(", "isPowerOf2_32", "(", "VT", ".", "getSizeInBits", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "{", "SDValue", "Amt", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "AmtVT", "=", "Amt", ".", "getValueType", "(", ")", ";", "Amt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "AmtVT", ",", "Amt", ",", "DAG", ".", "getConstant", "(", "VT", ".", "getSizeInBits", "(", ")", "-", "<NUM_LIT>", ",", "dl", ",", "AmtVT", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Amt", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "SDValue", "Amt", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["EVT", "AmtVT", "=", "Amt", ".", "getValueType", "(", ")", ";"], "File": "AVRISelLowering1", "Func": "LowerShifts", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7268, "Length": 234, "Cover_Rate": 0.45436893203883494, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmLexer", "&", "Lexer", "=", "getLexer", "(", ")", ";", "SMLoc", "StartLoc", "=", "Lexer", ".", "getLoc", "(", ")", ";", "bool", "flag", "=", "false", ";", "if", "(", "Lexer", ".", "is", "(", "AsmToken", "::", "Exclaim", ")", ")", "{", "flag", "=", "true", ";", "Lexer", ".", "Lex", "(", ")", ";", "}", "SMLoc", "RegLoc", "=", "Lexer", ".", "getLoc", "(", ")", ";", "if", "(", "ParseRegister", "(", "Operands", ")", ")", "{", "return", "true", ";", "}", "if", "(", "checkClass", ")", "{", "<ISA_LIT>Operand", "*", "Op", "=", "(", "<ISA_LIT>Operand", "*", ")", "Operands", ".", "back", "(", ")", ";", "if", "(", "!", "Op", "->", "isReg", "(", ")", ")", "return", "Error", "(", "Lexer", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "if", "(", "<ISA_LIT>InstPrinter", "::", "getRegisterName", "(", "Op", "->", "getReg", "(", ")", ")", "[", "<NUM_LIT>", "]", "!=", "'p'", ")", "{", "if", "(", "flag", ")", "{", "Error", "(", "StartLoc", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "PatmosAsmParser", "Func": "ParsePredicateOperand", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 7269, "Length": 138, "Cover_Rate": 0.7340425531914894, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MO2", ".", "getReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "O", "<<", "<STR_LIT>", ";", "printRegName", "(", "O", ",", "MO2", ".", "getReg", "(", ")", ")", ";", "unsigned", "ShAmt", "=", "MO3", ".", "getImm", "(", ")", ";", "if", "(", "ShAmt", ")", "{", "assert", "(", "ShAmt", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "O", "<<", "<STR_LIT>", "<<", "markup", "(", "<STR_LIT>", ")", "<<", "<STR_LIT>", "<<", "ShAmt", "<<", "markup", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["O", "<<", "<STR_LIT>", "<<", "markup", "(", "<STR_LIT>", ")", ";"], "File": "ARMInstPrinter1", "Func": "printT2AddrModeSoRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7270, "Length": 77, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "FrameReg", "=", "<STR_LIT>", ";", "uint64_t", "depth", "=", "Op", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "SDValue", "FrameAddr", ";", "if", "(", "depth", "==", "<NUM_LIT>", ")", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "FrameReg", ",", "VT", ")", ";", "else", "{", "SDValue", "Chain", "=", "getFLUSHW", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "FrameReg", ",", "VT", ")", ";"], "File": "SparcISelLowering77", "Func": "LowerFRAMEADDR", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7271, "Length": 88, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vtst_u32", "(", "uint32x2_t", "__a", ",", "uint32x2_t", "__b", ")", "{", "return", "(", "uint32x2_t", ")", "(", "(", "__a", "&", "__b", ")", "!=", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vtst_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7272, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "abi", "=", "<STR_LIT>", ";", "return", "build_string_literal", "(", "strlen", "(", "abi", ")", "+", "<NUM_LIT>", ",", "abi", ")", ";"], "ground_truth": ["}"], "File": "sparc-d", "Func": "sparc_d_handle_target_float_abi", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7273, "Length": 19, "Cover_Rate": 0.48717948717948717, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "auto", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "&", "*", "U", ")", ")", "{"], "ground_truth": ["auto", "*", "Caller", "=", "CI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";"], "File": "AMDGPUOpenCLEnqueuedBlockLowering12", "Func": "collectCallers", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7274, "Length": 31, "Cover_Rate": 0.3522727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TokOp", "->", "Tok", ".", "Data", "=", "Token", ".", "data", "(", ")", ";", "TokOp", "->", "Tok", ".", "Length", "=", "Token", ".", "size", "(", ")", ";"], "ground_truth": ["return", "TokOp", ";"], "File": "Z80Operand", "Func": "CreateToken", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7275, "Length": 27, "Cover_Rate": 0.43548387096774194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>IREmitter", "::", "visitWrapper", "(", "const", "SDNode", "*", "N", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitWrapper", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7276, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "RegNo", "=", "getRegPair", "(", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "RegNo", "++", ")", ")", ";"], "File": "MipsAsmParser19", "Func": "addRegPairOperands", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7277, "Length": 29, "Cover_Rate": 0.5370370370370371, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>FunctionInfo", "&", "MFI", "=", "*", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "if", "(", "needsSP", "(", "MF", ")", "&&", "MFI", ".", "isFrameBaseVirtual", "(", ")", ")", "{", "unsigned", "LocalNum", "=", "MFI", ".", "getFrameBaseLocal", "(", ")", ";", "Loc", ".", "Location", ".", "WasmLoc", "=", "{", "<STR_LIT>", ",", "LocalNum", "}", ";", "}", "else", "{", "Loc", ".", "Location", ".", "WasmLoc", "=", "{", "<STR_LIT>", ",", "<NUM_LIT>", "}", ";", "}", "return", "Loc", ";"], "ground_truth": ["}"], "File": "WebAssemblyFrameLowering16", "Func": "getDwarfFrameBase", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7278, "Length": 70, "Cover_Rate": 0.7070707070707071, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "CE", ")", "return", "false", ";"], "File": "ARMAsmParser (2)3", "Func": "isNEONi32vmov", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7279, "Length": 23, "Cover_Rate": 0.38333333333333336, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "TargetFlags", "=", "get", "(", "Opcode", ")", ".", "TSFlags", ";", "return", "(", "TargetFlags", "&", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "R600InstrInfo11", "Func": "isALUInstr", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7280, "Length": 18, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "!", "optimize", "||", "c4x_valid_operands", "(", "code", ",", "operands", ",", "mode", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "c4x1", "Func": "valid_operands", "Target": "c4x", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 7281, "Length": 16, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CPUName", ".", "empty", "(", ")", ")", "CPUName", "=", "<STR_LIT>", ";", "ParseSubtargetFeatures", "(", "CPUName", ",", "FS", ")", ";"], "ground_truth": ["return", "*", "this", ";"], "File": "UPTSubtarget", "Func": "initializeSubtargetDependencies", "Target": "UPT", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7282, "Length": 23, "Cover_Rate": 0.5227272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SrcVT", "==", "<STR_LIT>", "||", "(", "SrcVT", "==", "<STR_LIT>", "&&", "Src", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "{", "SDLoc", "DL", "(", "Op", ")", ";"], "ground_truth": ["SDValue", "FpToInt32", "=", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "DL", ",", "<STR_LIT>", ",", "Src", ")", ";"], "File": "AMDGPUISelLowering11", "Func": "LowerFP_TO_SINT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7283, "Length": 47, "Cover_Rate": 0.32413793103448274, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OS", "<<", "getRegisterName", "(", "RegNo", ")", ";"], "ground_truth": ["}"], "File": "SICInstPrinter", "Func": "printRegName", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7284, "Length": 8, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG_WITH_TYPE", "(", "<STR_LIT>", ",", "{", "dbgs", "(", ")", "<<", "__func__", "<<", "'\\n'", ";", "}", ")", ";", "int", "VecLen", "=", "SM", ".", "Mask", ".", "size", "(", ")", ";", "assert", "(", "<NUM_LIT>", "*", "HwLen", "==", "unsigned", "(", "VecLen", ")", "&&", "<STR_LIT>", ")", ";", "std", "::", "pair", "<", "int", ",", "unsigned", ">", "Strip", "=", "findStrip", "(", "SM", ".", "Mask", ",", "<NUM_LIT>", ",", "VecLen", ")", ";", "if", "(", "Strip", ".", "first", "!=", "<NUM_LIT>", ")", "return", "OpRef", "::", "fail", "(", ")", ";", "if", "(", "Strip", ".", "second", "!=", "<NUM_LIT>", "&&", "Strip", ".", "second", "!=", "<NUM_LIT>", ")", "return", "OpRef", "::", "fail", "(", ")", ";", "int", "N", "=", "VecLen", ";", "int", "L", "=", "Strip", ".", "second", ";", "for", "(", "int", "I", "=", "<NUM_LIT>", "*", "L", ";", "I", "<", "<NUM_LIT>", "*", "N", ";", "I", "+=", "<NUM_LIT>", "*", "L", ")", "{", "auto", "S", "=", "findStrip", "(", "SM", ".", "Mask", ".", "drop_front", "(", "I", ")", ",", "<NUM_LIT>", ",", "N", "-", "I", ")", ";", "if", "(", "S", ".", "second", "!=", "unsigned", "(", "L", ")", ")", "return", "OpRef", "::", "fail", "(", ")", ";", "if", "(", "<NUM_LIT>", "*", "S", ".", "first", "!=", "I", ")", "return", "OpRef", "::", "fail", "(", ")", ";", "}", "for", "(", "int", "I", "=", "L", ";", "I", "<", "<NUM_LIT>", "*", "N", ";", "I", "+=", "<NUM_LIT>", "*", "L", ")", "{", "auto", "S", "=", "findStrip", "(", "SM", ".", "Mask", ".", "drop_front", "(", "I", ")", ",", "<NUM_LIT>", ",", "N", "-", "I", ")", ";", "if", "(", "S", ".", "first", "!=", "-", "<NUM_LIT>", "||", "S", ".", "second", "!=", "unsigned", "(", "L", ")", ")", "return", "OpRef", "::", "fail", "(", ")", ";", "}", "unsigned", "Opc", "=", "Strip", ".", "second", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Results", ".", "push", "(", "Opc", ",", "getPairVT", "(", "<STR_LIT>", ")", ",", "{", "Va", "}", ")", ";", "return", "OpRef", "::", "res", "(", "Results", ".", "top", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "HexagonISelDAGToDAGHVX", "Func": "expanding", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7285, "Length": 298, "Cover_Rate": 0.93125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "{"], "ground_truth": ["return", "&", "DL", ";"], "File": "MSP430TargetMachine14", "Func": "getDataLayout", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7286, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256h", ")", "__builtin_ia32_vfnmsubph256_mask", "(", "(", "__v16hf", ")", "__A", ",", "(", "__v16hf", ")", "__B", ",", "(", "__v16hf", ")", "__C", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16vlintrin", "Func": "_mm256_fnmsub_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7287, "Length": 29, "Cover_Rate": 0.5370370370370371, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__ev64_opaque__", "t", ";", "t", "=", "__ev_mwhssf", "(", "a", ",", "b", ")", ";"], "ground_truth": ["return", "__ev_mwsmian", "(", "t", ",", "(", "(", "__ev64_s32__", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", ";"], "File": "spe", "Func": "__internal_ev_mwhgssfan", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7288, "Length": 29, "Cover_Rate": 0.6904761904761905, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "static_cast", "<", "uint32_t", ">", "(", "getKind", "(", ")", ")", ")", "{", "case", "VK_CALL", ":", "return", "<STR_LIT>", ";", "case", "VK_LO12", ":", "return", "<STR_LIT>", ";", "case", "VK_ABS_G3", ":", "return", "<STR_LIT>", ";", "case", "VK_ABS_G2", ":", "return", "<STR_LIT>", ";", "case", "VK_ABS_G2_S", ":", "return", "<STR_LIT>", ";", "case", "VK_ABS_G2_NC", ":", "return", "<STR_LIT>", ";", "case", "VK_ABS_G1", ":", "return", "<STR_LIT>", ";", "case", "VK_ABS_G1_S", ":", "return", "<STR_LIT>", ";", "case", "VK_ABS_G1_NC", ":", "return", "<STR_LIT>", ";", "case", "VK_ABS_G0", ":", "return", "<STR_LIT>", ";", "case", "VK_ABS_G0_S", ":", "return", "<STR_LIT>", ";", "case", "VK_ABS_G0_NC", ":", "return", "<STR_LIT>", ";", "case", "VK_DTPREL_G2", ":", "return", "<STR_LIT>", ";", "case", "VK_DTPREL_G1", ":", "return", "<STR_LIT>", ";", "case", "VK_DTPREL_G1_NC", ":", "return", "<STR_LIT>", ";", "case", "VK_DTPREL_G0", ":", "return", "<STR_LIT>", ";", "case", "VK_DTPREL_G0_NC", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "VK_DTPREL_HI12", ":", "return", "<STR_LIT>", ";"], "File": "AArch64MCExpr12", "Func": "getVariantKindName", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7289, "Length": 121, "Cover_Rate": 0.4384057971014493, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NumElts", "==", "<NUM_LIT>", "&&", "!", "Subtarget", ".", "canExtendTo512DQ", "(", ")", ")", "{", "if", "(", "InVT", "==", "<STR_LIT>", ")", "{", "InVT", "=", "<STR_LIT>", ";", "In", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "InVT", ",", "In", ")", ";", "}", "SDValue", "Lo", "=", "extract128BitVector", "(", "In", ",", "<NUM_LIT>", ",", "DAG", ",", "DL", ")", ";", "SDValue", "Hi", "=", "extract128BitVector", "(", "In", ",", "<NUM_LIT>", ",", "DAG", ",", "DL", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Lo", ")", ";", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Hi", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Lo", ",", "Hi", ")", ";", "}", "MVT", "EltVT", "=", "Subtarget", ".", "hasVLX", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", "(", "<NUM_LIT>", "/", "NumElts", ")", ";", "MVT", "ExtVT", "=", "<STR_LIT>", "(", "EltVT", ",", "NumElts", ")", ";", "In", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ExtVT", ",", "In", ")", ";", "InVT", "=", "ExtVT", ";", "ShiftInx", "=", "InVT", ".", "getScalarSizeInBits", "(", ")", "-", "<NUM_LIT>", ";", "}", "if", "(", "DAG", ".", "ComputeNumSignBits", "(", "In", ")", "<", "InVT", ".", "getScalarSizeInBits", "(", ")", ")", "{", "In", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "InVT", ",", "In", ",", "DAG", ".", "getConstant", "(", "ShiftInx", ",", "DL", ",", "InVT", ")", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "In", ",", "In", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering38", "Func": "LowerTruncateVecI1", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7290, "Length": 234, "Cover_Rate": 0.45614035087719296, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>32TargetMachine", "::", "<ISA_LIT>32TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "<ISA_LIT>TargetMachine", "(", "T", ",", "TT", ",", "FS", ",", "false", ")", "{"], "ground_truth": ["}"], "File": "PPCTargetMachine17", "Func": "PPC32TargetMachine", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7291, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>MachineFunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "MF", "(", "MF", ")", "{"], "ground_truth": ["}"], "File": "M680x0MachineFunction", "Func": "M680x0MachineFunctionInfo", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7292, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasCrypto", "(", ")", "const", "{"], "ground_truth": ["return", "HasCrypto", ";"], "File": "AArch64Subtarget (2)", "Func": "hasCrypto", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7293, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "V2", "=", "SVOp", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "DebugLoc", "dl", "=", "SVOp", "->", "getDebugLoc", "(", ")", ";", "MVT", "VT", "=", "SVOp", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getSimpleVT", "(", ")", ";", "MVT", "EltVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "hasSSE41", "(", ")", "||", "EltVT", "==", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "hasInt256", "(", ")", "&&", "VT", "==", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "unsigned", "MaskValue", "=", "<NUM_LIT>", ";", "unsigned", "NumLanes", "=", "(", "NumElems", "-", "<NUM_LIT>", ")", "/", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "unsigned", "NumElemsInLane", "=", "NumElems", "/", "NumLanes", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElemsInLane", ";", "++", "i", ")", "{"], "ground_truth": ["int", "SndLaneEltIdx", "=", "(", "NumLanes", "==", "<NUM_LIT>", ")", "?", "SVOp", "->", "getMaskElt", "(", "i", "+", "NumElemsInLane", ")", ":", "-", "<NUM_LIT>", ";"], "File": "X86ISelLowering116", "Func": "LowerVECTOR_SHUFFLEtoBlend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7294, "Length": 148, "Cover_Rate": 0.36724565756823824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "DXILOpLowering", "Func": "getPassName", "Target": "DirectX", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7295, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasMadMixInsts", "(", ")", "const", "{"], "ground_truth": ["return", "getGeneration", "(", ")", ">=", "GFX9", ";"], "File": "AMDGPUSubtarget27", "Func": "hasMadMixInsts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7296, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "optimize_size", ")", "{", "bool", "src_aligned", "=", "MEM_ALIGN", "(", "operands", "[", "<NUM_LIT>", "]", ")", ">=", "BITS_PER_WORD", ";", "bool", "dst_aligned", "=", "MEM_ALIGN", "(", "operands", "[", "<NUM_LIT>", "]", ")", ">=", "BITS_PER_WORD", ";", "unsigned", "int", "interleave_factor", "=", "(", "src_aligned", "||", "dst_aligned", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "HOST_WIDE_INT", "bytes_per_iter", "=", "(", "src_aligned", "||", "dst_aligned", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "length", ">", "<NUM_LIT>", ")", "arm_block_move_unaligned_loop", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "length", ",", "interleave_factor", ",", "bytes_per_iter", ")", ";", "else", "arm_block_move_unaligned_straight", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "length", ",", "interleave_factor", ")", ";", "}", "else", "{", "if", "(", "length", ">", "<NUM_LIT>", ")", "arm_block_move_unaligned_loop", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "length", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["else", "arm_block_move_unaligned_straight", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "length", ",", "<NUM_LIT>", ")", ";"], "File": "arm", "Func": "arm_cpymemqi_unaligned", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7297, "Length": 147, "Cover_Rate": 0.8546511627906976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int32_t", "lo", "=", "Imm", "&", "<NUM_LIT>", ";", "NewImm", "=", "lo", ";", "int", "Reg", "=", "<NUM_LIT>", ";", "int", "SpReg", "=", "<NUM_LIT>", ";", "rs", ".", "enterBasicBlock", "(", "&", "MBB", ")", ";", "rs", ".", "forward", "(", "II", ")", ";", "BitVector", "Candidates", "=", "RI", ".", "getAllocatableSet", "(", "*", "II", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "&", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "II", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineOperand", "&", "MO", "=", "II", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "!=", "<NUM_LIT>", "&&", "!", "MO", ".", "isDef", "(", ")", "&&", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "Candidates", ".", "reset", "(", "MO", ".", "getReg", "(", ")", ")", ";", "}", "int", "DefReg", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "II", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineOperand", "&", "MO", "=", "II", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isDef", "(", ")", ")", "{", "DefReg", "=", "MO", ".", "getReg", "(", ")", ";", "break", ";", "}", "}", "BitVector", "Available", "=", "rs", ".", "getRegsAvailable", "(", "&", "<STR_LIT>", ")", ";", "Available", "&=", "Candidates", ";", "unsigned", "FirstRegSaved", "=", "<NUM_LIT>", ",", "SecondRegSaved", "=", "<NUM_LIT>", ";", "unsigned", "FirstRegSavedTo", "=", "<NUM_LIT>", ",", "SecondRegSavedTo", "=", "<NUM_LIT>", ";", "Reg", "=", "Available", ".", "find_first", "(", ")", ";", "if", "(", "Reg", "==", "-", "<NUM_LIT>", ")", "{", "Reg", "=", "Candidates", ".", "find_first", "(", ")", ";", "Candidates", ".", "reset", "(", "Reg", ")", ";", "if", "(", "DefReg", "!=", "Reg", ")", "{", "FirstRegSaved", "=", "Reg", ";", "FirstRegSavedTo", "=", "<STR_LIT>", ";", "copyPhysReg", "(", "MBB", ",", "II", ",", "DL", ",", "FirstRegSavedTo", ",", "FirstRegSaved", ",", "true", ")", ";", "}", "}", "else", "Available", ".", "reset", "(", "Reg", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addImm", "(", "Imm", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";", "NewImm", "=", "<NUM_LIT>", ";", "if", "(", "FrameReg", "==", "<STR_LIT>", ")", "{", "SpReg", "=", "Available", ".", "find_first", "(", ")", ";", "if", "(", "SpReg", "==", "-", "<NUM_LIT>", ")", "{", "SpReg", "=", "Candidates", ".", "find_first", "(", ")", ";", "if", "(", "DefReg", "!=", "SpReg", ")", "{", "SecondRegSaved", "=", "SpReg", ";", "SecondRegSavedTo", "=", "<STR_LIT>", ";", "}", "if", "(", "SecondRegSaved", ")", "copyPhysReg", "(", "MBB", ",", "II", ",", "DL", ",", "SecondRegSavedTo", ",", "SecondRegSaved", ",", "true", ")", ";", "}", "else", "Available", ".", "reset", "(", "SpReg", ")", ";", "copyPhysReg", "(", "MBB", ",", "II", ",", "DL", ",", "SpReg", ",", "<STR_LIT>", ",", "false", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "SpReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Reg", ")", ";", "}"], "ground_truth": ["else", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "FrameReg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ";"], "File": "Mips16InstrInfo (2)", "Func": "loadImmediate", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7298, "Length": 492, "Cover_Rate": 0.8186356073211315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PassConfig", "::", "addPreISel", "(", ")", "{", "bool", "NoOpt", "=", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", ";", "if", "(", "!", "NoOpt", ")", "{", "addPass", "(", "create<ISA_LIT>FMAoptPass", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>UnbranchPass", "(", ")", ")", ";", "}", "addPass", "(", "create<ISA_LIT>SelectorPreshaper", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>SingleUseScalarOptimizer", "(", ")", ")", ";"], "ground_truth": ["addPass", "(", "createAggressiveDCEPass", "(", ")", ")", ";"], "File": "TPCTargetMachine", "Func": "addPreISel", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7299, "Length": 62, "Cover_Rate": 0.9393939393939394, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "insn_op", "=", "&", "insn_data", "[", "icode", "]", ".", "operand", "[", "nopnds", "]", ";", "op", "[", "nopnds", "]", "=", "expand_normal", "(", "arg", ")", ";", "if", "(", "!", "(", "*", "insn_op", "->", "predicate", ")", "(", "op", "[", "nopnds", "]", ",", "insn_op", "->", "mode", ")", ")", "{", "if", "(", "!", "strcmp", "(", "insn_op", "->", "constraint", ",", "<STR_LIT>", ")", ")", "{", "int", "arg_num", "=", "(", "nonvoid", ")", "?", "nopnds", ":", "nopnds", "+", "<NUM_LIT>", ";", "if", "(", "!", "CONST_INT_P", "(", "op", "[", "nopnds", "]", ")", ")", "error", "(", "<STR_LIT>", ",", "arg_num", ")", ";", "else", "error", "(", "<STR_LIT>", "<STR_LIT>", ",", "arg_num", ")", ";", "return", "const0_rtx", ";", "}", "op", "[", "nopnds", "]", "=", "copy_to_mode_reg", "(", "insn_op", "->", "mode", ",", "op", "[", "nopnds", "]", ")", ";", "}", "nopnds", "++", ";", "}", "switch", "(", "fcode", ")", "{", "case", "HTM_BUILTIN_TENDALL", ":", "case", "HTM_BUILTIN_TRESUME", ":", "op", "[", "nopnds", "++", "]", "=", "GEN_INT", "(", "<NUM_LIT>", ")", ";", "if", "(", "flag_checking", ")", "attr", "|=", "RS6000_BTC_UNARY", ";", "break", ";", "case", "HTM_BUILTIN_TSUSPEND", ":", "op", "[", "nopnds", "++", "]", "=", "GEN_INT", "(", "<NUM_LIT>", ")", ";", "if", "(", "flag_checking", ")", "attr", "|=", "RS6000_BTC_UNARY", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "uses_spr", ")", "{", "machine_mode", "mode", "=", "(", "TARGET_POWERPC64", ")", "?", "DImode", ":", "SImode", ";", "op", "[", "nopnds", "++", "]", "=", "gen_rtx_CONST_INT", "(", "mode", ",", "htm_spr_num", "(", "fcode", ")", ")", ";", "}", "else", "if", "(", "attr", "&", "RS6000_BTC_CR", ")", "{", "cr", "=", "gen_reg_rtx", "(", "CCmode", ")", ";", "op", "[", "nopnds", "++", "]", "=", "cr", ";", "}", "if", "(", "flag_checking", ")", "{", "int", "expected_nopnds", "=", "<NUM_LIT>", ";", "if", "(", "(", "attr", "&", "RS6000_BTC_OPND_MASK", ")", "==", "RS6000_BTC_UNARY", ")", "expected_nopnds", "=", "<NUM_LIT>", ";", "else", "if", "(", "(", "attr", "&", "RS6000_BTC_OPND_MASK", ")", "==", "RS6000_BTC_BINARY", ")", "expected_nopnds", "=", "<NUM_LIT>", ";", "else", "if", "(", "(", "attr", "&", "RS6000_BTC_OPND_MASK", ")", "==", "RS6000_BTC_TERNARY", ")", "expected_nopnds", "=", "<NUM_LIT>", ";", "else", "if", "(", "(", "attr", "&", "RS6000_BTC_TYPE_MASK", ")", "==", "RS6000_BTC_QUATERNARY", ")", "expected_nopnds", "=", "<NUM_LIT>", ";", "if", "(", "!", "(", "attr", "&", "RS6000_BTC_VOID", ")", ")", "expected_nopnds", "+=", "<NUM_LIT>", ";", "if", "(", "uses_spr", ")", "expected_nopnds", "+=", "<NUM_LIT>", ";", "gcc_assert", "(", "nopnds", "==", "expected_nopnds", "&&", "nopnds", "<=", "MAX_HTM_OPERANDS", ")", ";", "}", "switch", "(", "nopnds", ")", "{", "case", "<NUM_LIT>", ":", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["break", ";"], "File": "rs6000-call1", "Func": "htm_expand_builtin", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7300, "Length": 417, "Cover_Rate": 0.44314558979808716, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "isRV64", "(", ")", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["else", "return", "<STR_LIT>", ";"], "File": "RISCVISelLowering (2)2", "Func": "getExceptionSelectorRegister", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7301, "Length": 15, "Cover_Rate": 0.46875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MachineFunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "MF", "(", "MF", ")", ",", "SRetReturnReg", "(", "<NUM_LIT>", ")", ",", "GlobalBaseReg", "(", "<NUM_LIT>", ")", ",", "VarArgsFrameIndex", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "OR1KMachineFunctionInfo", "Func": "OR1KMachineFunctionInfo", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7302, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getBitfieldInvertedMaskOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "Op", ")", ";", "uint32_t", "v", "=", "~", "MO", ".", "getImm", "(", ")", ";", "uint32_t", "lsb", "=", "countTrailingZeros", "(", "v", ")", ";", "uint32_t", "msb", "=", "(", "<NUM_LIT>", "-", "countLeadingZeros", "(", "v", ")", ")", "-", "<NUM_LIT>", ";", "assert", "(", "v", "!=", "<NUM_LIT>", "&&", "lsb", "<", "<NUM_LIT>", "&&", "msb", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "lsb", "|", "(", "msb", "<<", "<NUM_LIT>", ")", ";"], "File": "ARMMCCodeEmitter15", "Func": "getBitfieldInvertedMaskOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7303, "Length": 94, "Cover_Rate": 0.9591836734693877, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getMaxWavesPerCU", "(", "unsigned", "FlatWorkGroupSize", ")", "const", "{", "return", "<STR_LIT>", "::", "getMaxWavesPerCU", "(", "getFeatureBits", "(", ")", ",", "FlatWorkGroupSize", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget10", "Func": "getMaxWavesPerCU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7304, "Length": 21, "Cover_Rate": 0.9130434782608695, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "Nios2ISelDAGToDAG", "Func": "getPassName", "Target": "Nios2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7305, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "mode", "==", "SImode", "&&", "inner_mode", "==", "SFmode", ")", "{", "emit_insn", "(", "gen_movsi_from_sf", "(", "dest", ",", "inner_source", ")", ")", ";", "return", "true", ";", "}", "if", "(", "mode", "==", "SFmode", "&&", "inner_mode", "==", "SImode", ")", "{"], "ground_truth": ["emit_insn", "(", "gen_movsf_from_si", "(", "dest", ",", "inner_source", ")", ")", ";"], "File": "powerpcspe", "Func": "rs6000_emit_move_si_sf_subreg", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7306, "Length": 46, "Cover_Rate": 0.36220472440944884, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_min_pd", "(", "__m128d", "__A", ",", "__m128d", "__B", ")", "{", "return", "(", "vec_min", "(", "__A", ",", "__B", ")", ")", ";"], "ground_truth": ["}"], "File": "emmintrin", "Func": "_mm_min_pd", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7307, "Length": 33, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getReg", "(", ")", "const", "override", "{", "return", "Reg", ".", "RegNo", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser18", "Func": "getReg", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7308, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>IREmitter", "::", "visitVCGEU", "(", "const", "SDNode", "*", "N", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVCGEU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7309, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "}", "}", "const", "MachineOperand", "*", "Dst", "=", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "vdst", ")", ";", "const", "MachineOperand", "*", "Src0", "=", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "src0", ")", ";", "const", "MachineOperand", "*", "Src0Mods", "=", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "src0_modifiers", ")", ";", "const", "MachineOperand", "*", "Src1", "=", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "src1", ")", ";", "const", "MachineOperand", "*", "Src1Mods", "=", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "src1_modifiers", ")", ";", "const", "MachineOperand", "*", "Src2", "=", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "src2", ")", ";", "const", "MachineOperand", "*", "Clamp", "=", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "clamp", ")", ";", "const", "MachineOperand", "*", "Omod", "=", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "omod", ")", ";", "MachineInstrBuilder", "MIB", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "if", "(", "!", "Src0Mods", "&&", "!", "Src1Mods", "&&", "!", "Clamp", "&&", "!", "Omod", "&&", "!", "IsF64", "&&", "(", "ST", ".", "getConstantBusLimit", "(", "Opc", ")", ">", "<NUM_LIT>", "||", "!", "Src0", "->", "isReg", "(", ")", "||", "!", "RI", ".", "isSGPRReg", "(", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ",", "Src0", "->", "getReg", "(", ")", ")", ")", ")", "{", "int64_t", "Imm", ";", "if", "(", "getFoldableImm", "(", "Src2", ",", "Imm", ")", ")", "{", "unsigned", "NewOpc", "=", "IsFMA", "?", "(", "IsF16", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "IsF16", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "if", "(", "pseudoToMCOpcode", "(", "NewOpc", ")", "!=", "-", "<NUM_LIT>", ")", "{", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "NewOpc", ")", ")", ".", "add", "(", "*", "Dst", ")", ".", "add", "(", "*", "Src0", ")", ".", "add", "(", "*", "Src1", ")", ".", "addImm", "(", "Imm", ")", ";", "updateLiveVariables", "(", "LV", ",", "MI", ",", "*", "MIB", ")", ";", "if", "(", "LIS", ")", "LIS", "->", "ReplaceMachineInstrInMaps", "(", "MI", ",", "*", "MIB", ")", ";", "return", "MIB", ";", "}", "}", "unsigned", "NewOpc", "=", "IsFMA", "?", "(", "IsF16", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "IsF16", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "if", "(", "getFoldableImm", "(", "Src1", ",", "Imm", ")", ")", "{", "if", "(", "pseudoToMCOpcode", "(", "NewOpc", ")", "!=", "-", "<NUM_LIT>", ")", "{", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "NewOpc", ")", ")", ".", "add", "(", "*", "Dst", ")", ".", "add", "(", "*", "Src0", ")", ".", "addImm", "(", "Imm", ")", ".", "add", "(", "*", "Src2", ")", ";", "updateLiveVariables", "(", "LV", ",", "MI", ",", "*", "MIB", ")", ";", "if", "(", "LIS", ")", "LIS", "->", "ReplaceMachineInstrInMaps", "(", "MI", ",", "*", "MIB", ")", ";"], "ground_truth": ["return", "MIB", ";"], "File": "SIInstrInfo33", "Func": "convertToThreeAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7310, "Length": 417, "Cover_Rate": 0.42594484167517876, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "switch", "(", "Kind", ")", "{", "case", "Immediate", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "getImm", "(", ")", ")", ")", ";", "break", ";", "case", "ContextImmediate", ":"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "getImmS16Context", "(", ")", ")", ")", ";"], "File": "PPCAsmParser (2)1", "Func": "addS16ImmOperands", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7311, "Length": 50, "Cover_Rate": 0.5952380952380952, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "GlobalValue", "*", "GV", "=", "G", "?", "G", "->", "getGlobal", "(", ")", ":", "nullptr", ";", "return", "DAG", ".", "getTarget", "(", ")", ".", "shouldAssumeDSOLocal", "(", "*", "Mod", ",", "GV", ")", "&&", "!", "dyn_cast_or_null", "<", "GlobalIFunc", ">", "(", "GV", ")", ";", "}", ";", "bool", "UsePlt", "=", "Subtarget", ".", "is32BitELFABI", "(", ")", "&&", "!", "isLocalCallee", "(", ")", "&&", "Subtarget", ".", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ";", "const", "auto", "getAIXFuncEntryPointSymbolSDNode", "=", "[", "&", "]", "(", "const", "GlobalValue", "*", "GV", ")", "{", "const", "TargetMachine", "&", "TM", "=", "Subtarget", ".", "getTargetMachine", "(", ")", ";", "const", "TargetLoweringObjectFile", "*", "TLOF", "=", "TM", ".", "getObjFileLowering", "(", ")", ";", "MCSymbolXCOFF", "*", "S", "=", "cast", "<", "MCSymbolXCOFF", ">", "(", "TLOF", "->", "getFunctionEntryPointSymbol", "(", "GV", ",", "TM", ")", ")", ";", "if", "(", "GV", "->", "isDeclaration", "(", ")", "&&", "!", "S", "->", "hasRepresentedCsectSet", "(", ")", ")", "{", "const", "XCOFF", "::", "StorageClass", "SC", "=", "TargetLoweringObjectFileXCOFF", "::", "getStorageClassForGlobal", "(", "GV", ")", ";", "auto", "&", "Context", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getMMI", "(", ")", ".", "getContext", "(", ")", ";", "MCSectionXCOFF", "*", "Sec", "=", "Context", ".", "getXCOFFSection", "(", "S", "->", "getSymbolTableName", "(", ")", ",", "XCOFF", "::", "XMC_PR", ",", "XCOFF", "::", "XTY_ER", ",", "SC", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "S", "->", "setRepresentedCsect", "(", "Sec", ")", ";", "}", "MVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "return", "DAG", ".", "getMCSymbol", "(", "S", ",", "PtrVT", ")", ";", "}", ";", "if", "(", "isFunctionGlobalAddress", "(", "Callee", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", "->", "getGlobal", "(", ")", ";", "if", "(", "Subtarget", ".", "isAIXABI", "(", ")", ")", "{", "assert", "(", "!", "isa", "<", "GlobalIFunc", ">", "(", "GV", ")", "&&", "<STR_LIT>", ")", ";", "return", "getAIXFuncEntryPointSymbolSDNode", "(", "GV", ")", ";", "}", "return", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "Callee", ".", "getValueType", "(", ")", ",", "<NUM_LIT>", ",", "UsePlt", "?", "<STR_LIT>", ":", "<NUM_LIT>", ")", ";", "}", "if", "(", "ExternalSymbolSDNode", "*", "S", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", "{", "const", "char", "*", "SymName", "=", "S", "->", "getSymbol", "(", ")", ";", "if", "(", "Subtarget", ".", "isAIXABI", "(", ")", ")", "{", "const", "Module", "*", "Mod", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ".", "getParent", "(", ")", ";", "if", "(", "const", "Function", "*", "F", "=", "dyn_cast_or_null", "<", "Function", ">", "(", "Mod", "->", "getNamedValue", "(", "SymName", ")", ")", ")", "return", "getAIXFuncEntryPointSymbolSDNode", "(", "F", ")", ";", "const", "auto", "getFunctionEntryPointSymbol", "=", "[", "&", "]", "(", "StringRef", "SymName", ")", "{", "auto", "&", "Context", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getMMI", "(", ")", ".", "getContext", "(", ")", ";"], "ground_truth": ["return", "cast", "<", "MCSymbolXCOFF", ">", "(", "Context", ".", "getOrCreateSymbol", "(", "Twine", "(", "<STR_LIT>", ")", "+", "Twine", "(", "SymName", ")", ")", ")", ";"], "File": "PPCISelLowering94", "Func": "transformCallee", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7312, "Length": 452, "Cover_Rate": 0.738562091503268, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "forest", "->", "dump_info", "(", ")", ";"], "ground_truth": ["}"], "File": "cortex-a57-fma-steering", "Func": "dump_forest_info", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7313, "Length": 7, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "unsigned", "UB", "=", "getScoreUB", "(", "T", ")", ";", "if", "(", "Count", ">=", "UB", "-", "LB", ")", "Count", "=", "~", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts16", "Func": "simplifyWaitcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7314, "Length": 23, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "NumElts", "%", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "EVT", "ReducedVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "<STR_LIT>", ",", "NumElts", ")", ";", "SDValue", "NewN0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ReducedVT", ",", "N0", ")", ";", "SDValue", "NewN1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ReducedVT", ",", "N1", ")", ";", "SDValue", "MulLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ReducedVT", ",", "NewN0", ",", "NewN1", ")", ";", "if", "(", "Mode", "==", "MULU8", "||", "Mode", "==", "MULS8", ")", "return", "DAG", ".", "getNode", "(", "(", "Mode", "==", "MULU8", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DL", ",", "VT", ",", "MulLo", ")", ";", "MVT", "ResVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "NumElts", "/", "<NUM_LIT>", ")", ";", "SDValue", "MulHi", "=", "DAG", ".", "getNode", "(", "Mode", "==", "MULS16", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DL", ",", "ReducedVT", ",", "NewN0", ",", "NewN1", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ShuffleMask", "(", "NumElts", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NumElts", "/", "<NUM_LIT>", ";", "i", "<", "e", ";", "i", "++", ")", "{", "ShuffleMask", "[", "<NUM_LIT>", "*", "i", "]", "=", "i", ";", "ShuffleMask", "[", "<NUM_LIT>", "*", "i", "+", "<NUM_LIT>", "]", "=", "i", "+", "NumElts", ";", "}", "SDValue", "ResLo", "=", "DAG", ".", "getVectorShuffle", "(", "ReducedVT", ",", "DL", ",", "MulLo", ",", "MulHi", ",", "ShuffleMask", ")", ";", "ResLo", "=", "DAG", ".", "getBitcast", "(", "ResVT", ",", "ResLo", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NumElts", "/", "<NUM_LIT>", ";", "i", "<", "e", ";", "i", "++", ")", "{", "ShuffleMask", "[", "<NUM_LIT>", "*", "i", "]", "=", "i", "+", "NumElts", "/", "<NUM_LIT>", ";", "ShuffleMask", "[", "<NUM_LIT>", "*", "i", "+", "<NUM_LIT>", "]", "=", "i", "+", "NumElts", "*", "<NUM_LIT>", "/", "<NUM_LIT>", ";", "}", "SDValue", "ResHi", "=", "DAG", ".", "getVectorShuffle", "(", "ReducedVT", ",", "DL", ",", "MulLo", ",", "MulHi", ",", "ShuffleMask", ")", ";"], "ground_truth": ["ResHi", "=", "DAG", ".", "getBitcast", "(", "ResVT", ",", "ResHi", ")", ";"], "File": "X86ISelLowering (2)7", "Func": "reduceVMULWidth", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7315, "Length": 317, "Cover_Rate": 0.6365461847389559, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "!", "Modified", ")", "{", "return", "std", "::", "make_tuple", "(", "nullptr", ",", "nullptr", ")", ";", "}", "auto", "NewFT", "=", "FunctionType", "::", "get", "(", "FT", "->", "getReturnType", "(", ")", ",", "ArgTypes", ",", "false", ")", ";", "auto", "NewF", "=", "Function", "::", "Create", "(", "NewFT", ",", "F", "->", "getLinkage", "(", ")", ",", "F", "->", "getName", "(", ")", ")", ";", "ValueToValueMapTy", "VMap", ";", "auto", "NewFArgIt", "=", "NewF", "->", "arg_begin", "(", ")", ";", "for", "(", "auto", "&", "Arg", ":", "F", "->", "args", "(", ")", ")", "{", "auto", "ArgName", "=", "Arg", ".", "getName", "(", ")", ";", "NewFArgIt", "->", "setName", "(", "ArgName", ")", ";", "VMap", "[", "&", "Arg", "]", "=", "&", "(", "*", "NewFArgIt", "++", ")", ";", "if", "(", "IsImageType", "(", "ArgTypeFromMD", "(", "KernelMDNode", ",", "Arg", ".", "getArgNo", "(", ")", ")", ")", ")", "{", "(", "NewFArgIt", "++", ")", "->", "setName", "(", "Twine", "(", "<STR_LIT>", ")", "+", "ArgName", ")", ";", "(", "NewFArgIt", "++", ")", "->", "setName", "(", "Twine", "(", "<STR_LIT>", ")", "+", "ArgName", ")", ";", "}", "}", "SmallVector", "<", "ReturnInst", "*", ",", "<NUM_LIT>", ">", "Returns", ";", "CloneFunctionInto", "(", "NewF", ",", "F", ",", "VMap", ",", "CloneFunctionChangeType", "::", "LocalChangesOnly", ",", "Returns", ")", ";", "SmallVector", "<", "Metadata", "*", ",", "<NUM_LIT>", ">", "KernelMDArgs", ";", "KernelMDArgs", ".", "push_back", "(", "ConstantAsMetadata", "::", "get", "(", "NewF", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumKernelArgMDNodes", ";", "++", "i", ")", "KernelMDArgs", ".", "push_back", "(", "MDNode", "::", "get", "(", "*", "Context", ",", "NewArgMDs", ".", "ArgVector", "[", "i", "]", ")", ")", ";"], "ground_truth": ["MDNode", "*", "NewMDNode", "=", "MDNode", "::", "get", "(", "*", "Context", ",", "KernelMDArgs", ")", ";"], "File": "R600OpenCLImageTypeLoweringPass", "Func": "addImplicitArgs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7316, "Length": 254, "Cover_Rate": 0.5497835497835498, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "Fast", ":", "break", ";", "default", ":", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "}", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "Function", "&", "Func", "=", "MF", ".", "getFunction", "(", ")", ";", "if", "(", "Func", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "{", "if", "(", "!", "Func", ".", "arg_empty", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "StringRef", "Kind", "=", "MF", ".", "getFunction", "(", ")", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", ";", "}", "return", "Chain", ";"], "ground_truth": ["}"], "File": "Z80ISelLowering (3)", "Func": "LowerFormalArguments", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7317, "Length": 88, "Cover_Rate": 0.6423357664233577, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Res", ".", "getNode", "(", ")", ")", "return", ";", "if", "(", "N", "->", "getNumValues", "(", ")", "==", "<NUM_LIT>", ")", "{", "Results", ".", "push_back", "(", "Res", ")", ";", "return", ";", "}", "assert", "(", "(", "N", "->", "getNumValues", "(", ")", "==", "Res", "->", "getNumValues", "(", ")", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "N", "->", "getNumValues", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Results", ".", "push_back", "(", "Res", ".", "getValue", "(", "I", ")", ")", ";"], "File": "RISCVISelLowering62", "Func": "LowerOperationWrapper", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7318, "Length": 85, "Cover_Rate": 0.6910569105691057, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PostLegalizerLoweringInfo", "::", "combine", "(", "GISelChangeObserver", "&", "Observer", ",", "MachineInstr", "&", "MI", ",", "MachineIRBuilder", "&", "B", ")", "const", "{", "CombinerHelper", "Helper", "(", "Observer", ",", "B", ")", ";"], "ground_truth": ["<ISA_LIT>GenPostLegalizerLoweringHelper", "Generated", "(", "GeneratedRuleCfg", ")", ";"], "File": "AArch64PostLegalizerLowering", "Func": "combine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7319, "Length": 33, "Cover_Rate": 0.6875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SOp", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "SOp", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", ")", "{", "SDValue", "SC", "=", "SOp", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "SX", "=", "SOp", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "SY", "=", "SOp", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DLS", "=", "SOp", ";", "if", "(", "IsZero", "(", "SY", ")", ")", "{", "SDValue", "NewOr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DLS", ",", "VT", ",", "SX", ",", "VOp", ")", ";", "SDValue", "NewSel", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DLS", ",", "VT", ",", "SC", ",", "NewOr", ",", "VOp", ")", ";", "DAG", ".", "ReplaceAllUsesWith", "(", "I", ",", "NewSel", ".", "getNode", "(", ")", ")", ";", "}", "else", "if", "(", "IsZero", "(", "SX", ")", ")", "{", "SDValue", "NewOr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DLS", ",", "VT", ",", "SY", ",", "VOp", ")", ";", "SDValue", "NewSel", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DLS", ",", "VT", ",", "SC", ",", "VOp", ",", "NewOr", ")", ";", "DAG", ".", "ReplaceAllUsesWith", "(", "I", ",", "NewSel", ".", "getNode", "(", ")", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "HexagonISelDAGToDAG41", "Func": "PreprocessISelDAG", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7320, "Length": 179, "Cover_Rate": 0.4398034398034398, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Val", "=", "StringSwitch", "<", "int", ">", "(", "Tok", ".", "getString", "(", ")", ".", "lower", "(", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Default", "(", "-", "<NUM_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Val", "==", "-", "<NUM_LIT>", ")", "{", "Error", "(", "S", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateImm", "(", "MCConstantExpr", "::", "Create", "(", "Val", ",", "getContext", "(", ")", ")", ",", "S", ",", "Tok", ".", "getEndLoc", "(", ")", ")", ")", ";", "return", "MatchOperand_Success", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "parseSetEndImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7321, "Length": 97, "Cover_Rate": 0.6217948717948718, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "ShAmt", "=", "<NUM_LIT>", ";", "if", "(", "ShOpcVal", "!=", "<STR_LIT>", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "if", "(", "isShifterOpProfitable", "(", "N", ",", "ShOpcVal", ",", "ShAmt", ")", ")", "Offset", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "else", "{", "ShAmt", "=", "<NUM_LIT>", ";", "ShOpcVal", "=", "<STR_LIT>", ";", "}", "}", "else", "{", "ShOpcVal", "=", "<STR_LIT>", ";", "}", "}"], "ground_truth": ["Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", "(", "AddSub", ",", "ShAmt", ",", "ShOpcVal", ")", ",", "<STR_LIT>", ")", ";"], "File": "ARMISelDAGToDAG46", "Func": "SelectAddrMode2Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7322, "Length": 98, "Cover_Rate": 0.32450331125827814, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "__int128", "__res", "=", "(", "unsigned", "__int128", ")", "__X", "*", "__Y", ";", "*", "__P", "=", "(", "unsigned", "long", "long", ")", "(", "__res", ">>", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "(", "unsigned", "long", "long", ")", "__res", ";"], "File": "bmi2intrin", "Func": "_mulx_u64", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7323, "Length": 34, "Cover_Rate": 0.5230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "mc", "=", "FLOAT_MODE_P", "(", "mode", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "TARGET_GENERAL_REGS_ONLY", ")", "error", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "mc", ",", "msg", ")", ";", "else", "error", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "mc", ",", "msg", ")", ";"], "ground_truth": ["}"], "File": "aarch643", "Func": "aarch64_err_no_fpadvsimd", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7324, "Length": 42, "Cover_Rate": 0.7777777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "onNot", "(", ")", "{", "IntelExprState", "CurrState", "=", "State", ";", "switch", "(", "State", ")", "{", "default", ":", "State", "=", "IES_ERROR", ";", "break", ";", "case", "IES_OR", ":", "case", "IES_XOR", ":", "case", "IES_AND", ":", "case", "IES_LSHIFT", ":", "case", "IES_RSHIFT", ":", "case", "IES_PLUS", ":", "case", "IES_MINUS", ":", "case", "IES_NOT", ":", "case", "IES_MULTIPLY", ":", "case", "IES_DIVIDE", ":", "case", "IES_MOD", ":", "case", "IES_LPAREN", ":", "case", "IES_LBRAC", ":", "State", "=", "IES_NOT", ";"], "ground_truth": ["IC", ".", "pushOperator", "(", "IC_NOT", ")", ";"], "File": "X86AsmParser25", "Func": "onNot", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7325, "Length": 73, "Cover_Rate": 0.9012345679012346, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>FunctionInfo", "::", "getGlobalBaseReg", "(", ")", "{", "if", "(", "GlobalBaseReg", ")", "return", "GlobalBaseReg", ";", "if", "(", "<ISA_LIT>FixGlobalBaseReg", ")", "return", "GlobalBaseReg", "=", "<STR_LIT>", ";", "const", "TargetRegisterClass", "*", "RC", ";"], "ground_truth": ["RC", "=", "(", "const", "TargetRegisterClass", "*", ")", "&", "<STR_LIT>", ";"], "File": "rvexMachineFunction", "Func": "getGlobalBaseReg", "Target": "rvex", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 7326, "Length": 38, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_prefetch_i64scatter_ps", "(", "void", "*", "addr", ",", "__m512i", "index", ",", "int", "scale", ",", "int", "hint", ")", "{"], "ground_truth": ["__builtin_ia32_scatterpfqps", "(", "(", "__mmask8", ")", "<NUM_LIT>", ",", "(", "__v8di", ")", "index", ",", "(", "int", "const", "*", ")", "addr", ",", "scale", ",", "hint", ")", ";"], "File": "avx512pfintrin4", "Func": "_mm512_prefetch_i64scatter_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7327, "Length": 53, "Cover_Rate": 0.9814814814814815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumElts", "=", "SrcOps", "[", "<NUM_LIT>", "]", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "EVT", "MaskVT", "=", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "NumElts", ")", ";", "SDValue", "Mask", "=", "combineBitcastvxi1", "(", "DAG", ",", "MaskVT", ",", "SrcOps", "[", "<NUM_LIT>", "]", ",", "dl", ",", "Subtarget", ")", ";", "if", "(", "!", "Mask", "&&", "TLI", ".", "isTypeLegal", "(", "SrcOps", "[", "<NUM_LIT>", "]", ".", "getValueType", "(", ")", ")", ")", "Mask", "=", "DAG", ".", "getBitcast", "(", "MaskVT", ",", "SrcOps", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "Mask", ")", "{", "assert", "(", "SrcPartials", "[", "<NUM_LIT>", "]", ".", "getBitWidth", "(", ")", "==", "NumElts", "&&", "<STR_LIT>", ")", ";", "SDValue", "ZeroBits", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MaskVT", ")", ";", "SDValue", "PartialBits", "=", "DAG", ".", "getConstant", "(", "SrcPartials", "[", "<NUM_LIT>", "]", ",", "dl", ",", "MaskVT", ")", ";", "Mask", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "MaskVT", ",", "Mask", ",", "PartialBits", ")", ";"], "ground_truth": ["return", "DAG", ".", "getSetCC", "(", "dl", ",", "<STR_LIT>", ",", "Mask", ",", "ZeroBits", ",", "<STR_LIT>", ")", ";"], "File": "X86ISelLowering125", "Func": "combineOr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7328, "Length": 170, "Cover_Rate": 0.33073929961089493, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>Peephole", "(", ")", ";"], "ground_truth": ["}"], "File": "HexagonPeephole (2)", "Func": "createHexagonPeephole", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7329, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "BestGrowth", "=", "~", "<NUM_LIT>", ";", "for", "(", "water_iterator", "IP", "=", "std", "::", "prev", "(", "WaterList", ".", "end", "(", ")", ")", ",", "B", "=", "WaterList", ".", "begin", "(", ")", ";", ";", "--", "IP", ")", "{", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "unsigned", "Growth", ";", "if", "(", "isWaterInRange", "(", "UserOffset", ",", "WaterBB", ",", "U", ",", "Growth", ")", "&&", "(", "WaterBB", "->", "getNumber", "(", ")", "<", "U", ".", "HighWaterMark", "->", "getNumber", "(", ")", "||", "NewWaterList", ".", "count", "(", "WaterBB", ")", ")", "&&", "Growth", "<", "BestGrowth", ")", "{", "BestGrowth", "=", "Growth", ";", "WaterIter", "=", "IP", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "WaterBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "Growth", "<<", "'\\n'", ")", ";"], "ground_truth": ["if", "(", "BestGrowth", "==", "<NUM_LIT>", ")", "return", "true", ";"], "File": "MipsConstantIslandPass", "Func": "findAvailableWater", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7330, "Length": 124, "Cover_Rate": 0.7337278106508875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "emitImportName", "(", "const", "MCSymbolWasm", "*", ",", "StringRef", ")", "override", "{"], "ground_truth": ["}"], "File": "WebAssemblyTargetStreamer (2)1", "Func": "emitImportName", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7331, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<STR_LIT>", ";", "++", "i", ")", "{", "if", "(", "i", "==", "<STR_LIT>", ")", "MIB", ".", "addDisp", "(", "MI", ".", "getOperand", "(", "MemOpndSlot", "+", "i", ")", ",", "LabelOffset", ")", ";", "else", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "MemOpndSlot", "+", "i", ")", ")", ";", "}", "if", "(", "!", "UseImmLabel", ")", "MIB", ".", "addReg", "(", "LabelReg", ")", ";", "else", "MIB", ".", "addMBB", "(", "restoreMBB", ")", ";", "MIB", ".", "setMemRefs", "(", "MMOBegin", ",", "MMOEnd", ")", ";", "MIB", "=", "BuildMI", "(", "*", "thisMBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "restoreMBB", ")", ";", "const", "<ISA_LIT>RegisterInfo", "*", "RegInfo", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "MIB", ".", "addRegMask", "(", "RegInfo", "->", "getNoPreservedMask", "(", ")", ")", ";", "thisMBB", "->", "addSuccessor", "(", "mainMBB", ")", ";", "thisMBB", "->", "addSuccessor", "(", "restoreMBB", ")", ";", "BuildMI", "(", "mainMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "mainDstReg", ")", ";", "mainMBB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "BuildMI", "(", "*", "sinkMBB", ",", "sinkMBB", "->", "begin", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addReg", "(", "mainDstReg", ")", ".", "addMBB", "(", "mainMBB", ")", ".", "addReg", "(", "restoreDstReg", ")", ".", "addMBB", "(", "restoreMBB", ")", ";", "if", "(", "RegInfo", "->", "hasBasePointer", "(", "*", "MF", ")", ")", "{", "const", "bool", "Uses64BitFramePtr", "=", "Subtarget", ".", "isTarget64BitLP64", "(", ")", "||", "Subtarget", ".", "isTargetNaCl64", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "<ISA_LIT>FI", "=", "MF", "->", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "<ISA_LIT>FI", "->", "setRestoreBasePointer", "(", "MF", ")", ";", "unsigned", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "*", "MF", ")", ";", "unsigned", "BasePtr", "=", "RegInfo", "->", "getBaseRegister", "(", ")", ";", "unsigned", "Opm", "=", "Uses64BitFramePtr", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "addRegOffset", "(", "BuildMI", "(", "restoreMBB", ",", "DL", ",", "TII", "->", "get", "(", "Opm", ")", ",", "BasePtr", ")", ",", "FramePtr", ",", "true", ",", "<ISA_LIT>FI", "->", "getRestoreBasePointerOffset", "(", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "BuildMI", "(", "restoreMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "restoreDstReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["BuildMI", "(", "restoreMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "sinkMBB", ")", ";"], "File": "X86ISelLowering102", "Func": "emitEHSjLjSetJmp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7332, "Length": 361, "Cover_Rate": 0.361, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "(", "REG_P", "(", "rs1", ")", "||", "GET_CODE", "(", "rs1", ")", "==", "SUBREG", ")", "&&", "(", "REG_P", "(", "rs2", ")", "||", "GET_CODE", "(", "rs2", ")", "==", "SUBREG", ")", ")", "{", "if", "(", "mode", "==", "TFmode", "&&", "!", "(", "TARGET_FPU", "&&", "TARGET_ARCH64", "&&", "TARGET_HARD_QUAD", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "TARGET_ARCH32", "&&", "!", "optimize", "&&", "(", "mode", "==", "DFmode", "||", "mode", "==", "DImode", ")", ")", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "USE_AS_OFFSETABLE_LO10", "&&", "GET_CODE", "(", "rs1", ")", "==", "LO_SUM", "&&", "TARGET_ARCH64", "&&", "!", "TARGET_CM_MEDMID", "&&", "RTX_OK_FOR_OLO10_P", "(", "rs2", ")", ")", "{", "rs2", "=", "NULL", ";", "imm1", "=", "XEXP", "(", "rs1", ",", "<NUM_LIT>", ")", ";", "rs1", "=", "XEXP", "(", "rs1", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "CONSTANT_P", "(", "imm1", ")", "||", "SPARC_SYMBOL_REF_TLS_P", "(", "rs1", ")", ")", "return", "<NUM_LIT>", ";", "}", "}", "else", "if", "(", "GET_CODE", "(", "addr", ")", "==", "LO_SUM", ")", "{", "rs1", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "imm1", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "CONSTANT_P", "(", "imm1", ")", "||", "SPARC_SYMBOL_REF_TLS_P", "(", "rs1", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "mode", "==", "TFmode", "&&", "TARGET_ARCH32", ")", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "GET_CODE", "(", "addr", ")", "==", "CONST_INT", "&&", "SMALL_INT", "(", "addr", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["else", "return", "<NUM_LIT>", ";"], "File": "sparc3", "Func": "legitimate_address_p", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7333, "Length": 213, "Cover_Rate": 0.3486088379705401, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFunction", "*", "MF", "=", "MO", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetRegisterClass", "*", "SuperRC", "=", "RI", ".", "getLargestLegalSuperClass", "(", "RC", ",", "*", "MF", ")", ";", "if", "(", "!", "SuperRC", ")", "return", "false", ";"], "ground_truth": ["DRC", "=", "RI", ".", "getMatchingSuperRegClass", "(", "SuperRC", ",", "DRC", ",", "MO", ".", "getSubReg", "(", ")", ")", ";"], "File": "SIInstrInfo118", "Func": "isLegalRegOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7334, "Length": 59, "Cover_Rate": 0.34911242603550297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OperandMatchResultTy", "<ISA_LIT>AsmParser", "::", "parseInterpAttr", "(", "OperandVector", "&", "Operands", ")", "{", "if", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", "!=", "AsmToken", "::", "Identifier", ")", "return", "MatchOperand_NoMatch", ";", "StringRef", "Str", "=", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "if", "(", "!", "Str", ".", "startswith", "(", "<STR_LIT>", ")", ")", "return", "MatchOperand_NoMatch", ";", "StringRef", "Chan", "=", "Str", ".", "take_back", "(", "<NUM_LIT>", ")", ";", "int", "AttrChan", "=", "StringSwitch", "<", "int", ">", "(", "Chan", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Default", "(", "-", "<NUM_LIT>", ")", ";", "if", "(", "AttrChan", "==", "-", "<NUM_LIT>", ")", "return", "MatchOperand_ParseFail", ";", "Str", "=", "Str", ".", "drop_back", "(", "<NUM_LIT>", ")", ".", "drop_front", "(", "<NUM_LIT>", ")", ";", "uint8_t", "Attr", ";", "if", "(", "Str", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "Attr", ")", ")", "return", "MatchOperand_ParseFail", ";"], "ground_truth": ["SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";"], "File": "AMDGPUAsmParser13", "Func": "parseInterpAttr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7335, "Length": 162, "Cover_Rate": 0.6639344262295082, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_p64_s64", "(", "int64x2_t", "__a", ")", "{"], "ground_truth": ["return", "(", "poly64x2_t", ")", "__a", ";"], "File": "arm", "Func": "neon4_vreinterpretq_p64_s64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7336, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "initializePass", "(", ")", "{"], "ground_truth": ["pushTTIStack", "(", "this", ")", ";"], "File": "ARMTargetTransformInfo", "Func": "initializePass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7337, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cvtsi64x_ss", "(", "__m128", "__A", ",", "long", "long", "__B", ")", "{", "return", "_mm_cvtsi64_ss", "(", "__A", ",", "__B", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin", "Func": "_mm_cvtsi64x_ss", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7338, "Length": 32, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vsubq_m_sv8hi", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vsubq_m_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7339, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "constrainSelectedInstRegOperands", "(", "*", "AddP", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "if", "(", "VecTy", "==", "LLT", "::", "fixed_vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "VecTy", "==", "LLT", "::", "fixed_vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "VecTy", "==", "LLT", "::", "fixed_vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "VecTy", "==", "LLT", "::", "fixed_vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "Opc", ")", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "I", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}", "if", "(", "I", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_VECREDUCE_FADD", ")", "{", "unsigned", "Opc", "=", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "VecTy", "==", "LLT", "::", "fixed_vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "Opc", "=", "<STR_LIT>", ";"], "File": "AArch64InstructionSelector (2)", "Func": "selectReduction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7340, "Length": 165, "Cover_Rate": 0.41044776119402987, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_EXTERNAL_VISIBILITY", "void", "LLVMInitialize<ISA_LIT>AsmParser", "(", ")", "{", "RegisterMCAsmParser", "<", "<ISA_LIT>AsmParser", ">", "X", "(", "getThe<ISA_LIT>Target", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SystemZAsmParser1", "Func": "LLVMInitializeSystemZAsmParser", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7341, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", ";", "}", "assert", "(", "Fixup", ".", "getKind", "(", ")", "==", "FK_PCRel_2", ")", ";", "*", "(", "uint16_t", "*", ")", "&", "Data", "[", "Fixup", ".", "getOffset", "(", ")", "+", "<NUM_LIT>", "]", "=", "(", "uint16_t", ")", "(", "(", "Value", "-", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "BPFAsmBackend27", "Func": "applyFixup", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7342, "Length": 45, "Cover_Rate": 0.33088235294117646, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "G", ")", "return", "false", ";", "const", "GlobalValue", "*", "GV", "=", "G", "->", "getGlobal", "(", ")", ";", "if", "(", "GV", "->", "isDeclaration", "(", ")", ")", "return", "false", ";", "switch", "(", "GV", "->", "getLinkage", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "GlobalValue", "::", "AvailableExternallyLinkage", ":", "case", "GlobalValue", "::", "ExternalWeakLinkage", ":", "return", "false", ";"], "ground_truth": ["case", "GlobalValue", "::", "LinkOnceAnyLinkage", ":"], "File": "PPCISelLowering10", "Func": "resideInSameModule", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7343, "Length": 64, "Cover_Rate": 0.4155844155844156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "VT", ";", "if", "(", "!", "Alignment", "||", "Alignment", ">=", "<NUM_LIT>", ")", "{", "if", "(", "Len", ">=", "<NUM_LIT>", ")", "VT", "=", "<STR_LIT>", ";", "else", "if", "(", "Len", ">=", "<NUM_LIT>", ")", "VT", "=", "<STR_LIT>", ";", "else", "if", "(", "Len", ">=", "<NUM_LIT>", ")", "VT", "=", "<STR_LIT>", ";", "else", "{", "VT", "=", "<STR_LIT>", ";", "}", "}", "else", "{", "if", "(", "Len", ">=", "<NUM_LIT>", "&&", "Alignment", "==", "<NUM_LIT>", ")", "VT", "=", "<STR_LIT>", ";", "else", "if", "(", "Len", ">=", "<NUM_LIT>", "&&", "Alignment", "==", "<NUM_LIT>", ")", "VT", "=", "<STR_LIT>", ";", "else", "{", "VT", "=", "<STR_LIT>", ";", "}", "}"], "ground_truth": ["bool", "RV", ";"], "File": "AArch64FastISel36", "Func": "TryEmitSmallMemCpy", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7344, "Length": 95, "Cover_Rate": 0.3682170542635659, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "tmp_arch", ")", ";", "selected_arch", "=", "tmp_arch", ";", "explicit_arch", "=", "selected_arch", "->", "arch", ";", "return", "true", ";", "}", "switch", "(", "parse_res", ")", "{", "case", "AARCH64_PARSE_MISSING_ARG", ":", "error", "(", "<STR_LIT>", ",", "pragma_or_attr", ")", ";", "break", ";", "case", "AARCH64_PARSE_INVALID_ARG", ":", "error", "(", "<STR_LIT>", ",", "str", ",", "pragma_or_attr", ")", ";", "aarch64_print_hint_for_arch", "(", "str", ")", ";", "break", ";", "case", "AARCH64_PARSE_INVALID_FEATURE", ":", "error", "(", "<STR_LIT>", ",", "str", ",", "pragma_or_attr", ")", ";", "break", ";"], "ground_truth": ["default", ":"], "File": "aarch644", "Func": "aarch64_handle_attr_arch", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7345, "Length": 71, "Cover_Rate": 0.568, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Imm", ">=", "INLINE_INTEGER_C_MIN", "&&", "Imm", "<=", "INLINE_INTEGER_C_MAX", ")", ";", "return", "MCOperand", "::", "createImm", "(", "(", "Imm", "<=", "INLINE_INTEGER_C_PO<ISA_LIT>TIVE_MAX", ")", "?", "(", "static_cast", "<", "int64_t", ">", "(", "Imm", ")", "-", "INLINE_INTEGER_C_MIN", ")", ":", "(", "INLINE_INTEGER_C_PO<ISA_LIT>TIVE_MAX", "-", "static_cast", "<", "int64_t", ">", "(", "Imm", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler (2)", "Func": "decodeIntImmed", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7346, "Length": 48, "Cover_Rate": 0.7619047619047619, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "poly_uint64", "nunits", "=", "GET_MODE_NUNITS", "(", "fi", ".", "vector_mode", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["return", "aarch64_sve_data_mode", "(", "m_to_mode", ",", "nunits", ")", ".", "require", "(", ")", ";"], "File": "aarch64-sve-builtins-functions", "Func": "memory_vector_mode", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7347, "Length": 25, "Cover_Rate": 0.6756756756756757, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "isToken", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "StringRef", "(", "Tok", ".", "Data", ",", "Tok", ".", "Length", ")", ";"], "ground_truth": ["}"], "File": "DLXAsmParser", "Func": "getToken", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7348, "Length": 22, "Cover_Rate": 0.7857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "<ISA_LIT>TargetMachine", "&", "TM", ",", "unsigned", "StackAlignOverride", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "<ISA_LIT>ProcFamily", "(", "Others", ")", ",", "PICStyle", "(", "PICStyles", "::", "None", ")", ",", "TargetTriple", "(", "TT", ")", ",", "StackAlignOverride", "(", "StackAlignOverride", ")", ",", "In64BitMode", "(", "TargetTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "x86_64", ")", ",", "In32BitMode", "(", "TargetTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "x86", "&&", "TargetTriple", ".", "getEnvironment", "(", ")", "!=", "Triple", "::", "CODE16", ")", ",", "In16BitMode", "(", "TargetTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "x86", "&&", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "CODE16", ")", ",", "DL", "(", "computeDataLayout", "(", "*", "this", ")", ")", ",", "TSInfo", "(", "DL", ")", ",", "InstrInfo", "(", "initializeSubtargetDependencies", "(", "CPU", ",", "FS", ")", ")", ",", "TLInfo", "(", "TM", ")", ",", "FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsDown", ",", "getStackAlignment", "(", ")", ",", "is64Bit", "(", ")", "?", "-", "<NUM_LIT>", ":", "-", "<NUM_LIT>", ")", ",", "JITInfo", "(", "hasSSE1", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "X86Subtarget100", "Func": "X86Subtarget", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7349, "Length": 181, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "__ev64_opaque__", "__internal_ev_mwhgsmfaa", "(", "__ev64_opaque__", "a", ",", "__ev64_opaque__", "b", ")", "{"], "ground_truth": ["__ev64_opaque__", "t", ";"], "File": "spe", "Func": "__internal_ev_mwhgsmfaa", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7350, "Length": 15, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "output_387_reg_move", "(", "rtx", "insn", ",", "rtx", "*", "operands", ")", "{"], "ground_truth": ["if", "(", "REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "find_regno_note", "(", "insn", ",", "REG_DEAD", ",", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ")", "{"], "File": "i3863", "Func": "output_387_reg_move", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7351, "Length": 39, "Cover_Rate": 0.5064935064935064, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>DAGToDAGISel", "(", "TM", ")", ";"], "ground_truth": ["}"], "File": "CAHPISelDAGToDAG", "Func": "createCAHPISelDag", "Target": "CAHP", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7352, "Length": 8, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "STTI", ";"], "ground_truth": ["}"], "File": "NVPTXTargetMachine13", "Func": "getScalarTargetTransformInfo", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7353, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ReplaceUses", "(", "Froms", ",", "Tos", ",", "<NUM_LIT>", ")", ";", "return", "Result_2", ";", "}", "SDValue", "TargetConst0", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "TargetConstVal", "=", "CurDAG", "->", "getTargetConstant", "(", "Val", ",", "<STR_LIT>", ")", ";", "SDNode", "*", "Result_1", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "dl", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Base", ",", "TargetConst0", ",", "Chain", ")", ";", "SDNode", "*", "Result_2", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "TargetConst0", ",", "SDValue", "(", "Result_1", ",", "<NUM_LIT>", ")", ")", ";", "SDNode", "*", "Result_3", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Base", ",", "TargetConstVal", ",", "SDValue", "(", "Result_1", ",", "<NUM_LIT>", ")", ")", ";", "MachineSDNode", "::", "mmo_iterator", "MemOp", "=", "MF", "->", "allocateMemRefsArray", "(", "<NUM_LIT>", ")", ";", "MemOp", "[", "<NUM_LIT>", "]", "=", "LD", "->", "getMemOperand", "(", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "Result_1", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "<NUM_LIT>", ")", ";", "const", "SDValue", "Froms", "[", "]", "=", "{", "SDValue", "(", "LD", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "LD", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "LD", ",", "<NUM_LIT>", ")", "}", ";", "const", "SDValue", "Tos", "[", "]", "=", "{", "SDValue", "(", "Result_2", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "Result_3", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "Result_1", ",", "<NUM_LIT>", ")", "}", ";"], "ground_truth": ["ReplaceUses", "(", "Froms", ",", "Tos", ",", "<NUM_LIT>", ")", ";"], "File": "HexagonISelDAGToDAG53", "Func": "SelectIndexedLoadZeroExtend64", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7354, "Length": 219, "Cover_Rate": 0.4116541353383459, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RRC", "=", "&", "<STR_LIT>", ";", "if", "(", "Subtarget", "->", "useNEONForSinglePrecisionFP", "(", ")", ")", "Cost", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "RRC", "=", "&", "<STR_LIT>", ";", "Cost", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "RRC", "=", "&", "<STR_LIT>", ";", "Cost", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "RRC", "=", "&", "<STR_LIT>", ";", "Cost", "=", "<NUM_LIT>", ";"], "ground_truth": ["break", ";"], "File": "ARMISelLowering (2)2", "Func": "findRepresentativeClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7355, "Length": 76, "Cover_Rate": 0.37623762376237624, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcopyq_lane_s8", "(", "int8x16_t", "__a", ",", "const", "int", "__lane1", ",", "int8x8_t", "__b", ",", "const", "int", "__lane2", ")", "{", "return", "__aarch64_vset_lane_any", "(", "__aarch64_vget_lane_any", "(", "__b", ",", "__lane2", ")", ",", "__a", ",", "__lane1", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vcopyq_lane_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7356, "Length": 33, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "regions", ".", "count", "(", "region", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "regions", ".", "erase", "(", "region", ")", ";", "assert", "(", "region", "->", "MBB", ")", ";", "makeReady", "(", "ready", ",", "region", ")", ";", "unsigned", "region_size", "=", "<NUM_LIT>", ";", "num_regions", "++", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "num_regions", "<<", "<STR_LIT>", "<<", "region", "->", "getName", "(", ")", "<<", "<STR_LIT>", ")", ";", "while", "(", "!", "ready", ".", "empty", "(", ")", ")", "{", "ready_set", "::", "iterator", "it", "=", "selectBlock", "(", "region", ",", "ready", ",", "order", ".", "empty", "(", ")", "?", "NULL", ":", "order", ".", "back", "(", ")", ")", ";", "const", "ready_block", "next", "=", "*", "it", ";", "ready", ".", "erase", "(", "it", ")", ";", "visitBlock", "(", "region", ",", "region_size", ",", "next", ".", "block", ",", "ready", ",", "regions", ",", "order", ")", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "region", "->", "getName", "(", ")", "<<", "<STR_LIT>", "<<", "region_size", "<<", "<STR_LIT>", ")", ";", "}", "int", "UnassignedBlocks", "=", "<NUM_LIT>", ";", "for", "(", "ablocks", "::", "iterator", "i", "(", "Blocks", ".", "begin", "(", ")", ")", ",", "ie", "(", "Blocks", ".", "end", "(", ")", ")", ";", "i", "!=", "ie", ";", "i", "++", ")", "{", "if", "(", "(", "*", "i", ")", "->", "Region", "==", "NULL", "&&", "(", "*", "i", ")", "->", "MBB", ")", "{"], "ground_truth": ["errs", "(", ")", "<<", "<STR_LIT>", "+", "(", "*", "i", ")", "->", "getName", "(", ")", "<<", "<STR_LIT>", "<<", "(", "*", "i", ")", "->", "SCCSize", "<<", "<STR_LIT>", ";"], "File": "PatmosFunctionSplitter", "Func": "computeRegions", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 7357, "Length": 235, "Cover_Rate": 0.7078313253012049, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setTargetDAGCombine", "(", "<STR_LIT>", ")", ";", "setTargetDAGCombine", "(", "<STR_LIT>", ")", ";", "setBooleanContents", "(", "ZeroOrOneBooleanContent", ")", ";", "setBooleanVectorContents", "(", "ZeroOrNegativeOneBooleanContent", ")", ";", "for", "(", "MVT", "VT", ":", "<STR_LIT>", "(", ")", ")", "{", "setLoadExtAction", "(", "<STR_LIT>", ",", "VT", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "VT", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "VT", ",", "<STR_LIT>", ",", "Promote", ")", ";", "}"], "ground_truth": ["AddPromotedToType", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "Cpu0ISelLowering4", "Func": "Cpu0TargetLowering", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7358, "Length": 181, "Cover_Rate": 0.3917748917748918, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_insn", "(", "GEN_FCN", "(", "CODE_FOR_tcommit", ")", "(", ")", ")", ";", "break", ";", "case", "AARCH64_TME_BUILTIN_TCANCEL", ":", "{", "tree", "arg0", "=", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ";", "rtx", "op0", "=", "expand_normal", "(", "arg0", ")", ";", "if", "(", "CONST_INT_P", "(", "op0", ")", "&&", "UINTVAL", "(", "op0", ")", "<=", "<NUM_LIT>", ")", "emit_insn", "(", "GEN_FCN", "(", "CODE_FOR_tcancel", ")", "(", "op0", ")", ")", ";", "else", "{", "error_at", "(", "EXPR_LOCATION", "(", "exp", ")", ",", "<STR_LIT>", ")", ";", "return", "const0_rtx", ";", "}", "}", "break", ";", "default", ":"], "ground_truth": ["gcc_unreachable", "(", ")", ";"], "File": "aarch64-builtins", "Func": "aarch64_expand_builtin_tme", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7359, "Length": 84, "Cover_Rate": 0.535031847133758, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "AGCAsmPrinter", "Func": "getPassName", "Target": "AGC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7360, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TuneCPU", ".", "empty", "(", ")", ")", "TuneCPU", "=", "<STR_LIT>", ";", "std", "::", "string", "FullFS", "=", "<ISA_LIT>_MC", "::", "Parse<ISA_LIT>Triple", "(", "TargetTriple", ")", ";", "assert", "(", "!", "FullFS", ".", "empty", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "FS", ".", "empty", "(", ")", ")", "FullFS", "=", "(", "Twine", "(", "FullFS", ")", "+", "<STR_LIT>", "+", "FS", ")", ".", "str", "(", ")", ";", "ParseSubtargetFeatures", "(", "CPU", ",", "TuneCPU", ",", "FullFS", ")", ";", "if", "(", "hasSSE42", "(", ")", "||", "hasSSE4A", "(", ")", ")", "IsUAMem16Slow", "=", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<ISA_LIT>SSELevel", "<<", "<STR_LIT>", "<<", "<ISA_LIT>3DNowLevel", "<<", "<STR_LIT>", "<<", "Has<ISA_LIT>_64", "<<", "<STR_LIT>", ")", ";", "if", "(", "In64BitMode", "&&", "!", "Has<ISA_LIT>_64", ")", "report_fatal_error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "if", "(", "StackAlignOverride", ")", "stackAlignment", "=", "*", "StackAlignOverride", ";", "else", "if", "(", "isTargetDarwin", "(", ")", "||", "isTargetLinux", "(", ")", "||", "isTargetKFreeBSD", "(", ")", "||", "isTargetNaCl", "(", ")", "||", "In64BitMode", ")", "stackAlignment", "=", "Align", "(", "<NUM_LIT>", ")", ";", "if", "(", "PreferVectorWidthOverride", ")", "PreferVectorWidth", "=", "PreferVectorWidthOverride", ";"], "ground_truth": ["else", "if", "(", "Prefer128Bit", ")", "PreferVectorWidth", "=", "<NUM_LIT>", ";"], "File": "X86Subtarget3", "Func": "initSubtargetFeatures", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7361, "Length": 173, "Cover_Rate": 0.8238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isSysReg", "(", ")", ")", "return", "false", ";"], "ground_truth": ["bool", "IsKnownRegister", ";"], "File": "ARM64AsmParser1", "Func": "isSystemPStateField", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7362, "Length": 13, "Cover_Rate": 0.34210526315789475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "if", "(", "<ISA_LIT>InstrInfo", "::", "is<ISA_LIT>_64ExtendedReg", "(", "MO", ")", ")", "REX", "|=", "<NUM_LIT>", "<<", "Bit", ";", "Bit", "++", ";", "}", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "e", "=", "(", "isTwoAddr", "?", "<STR_LIT>", "+", "<NUM_LIT>", ":", "<STR_LIT>", ")", ";", "i", "=", "isTwoAddr", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "NumOps", ">", "e", "&&", "<ISA_LIT>InstrInfo", "::", "is<ISA_LIT>_64ExtendedReg", "(", "MI", ".", "getOperand", "(", "e", ")", ")", ")", "REX", "|=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "unsigned", "Bit", "=", "<NUM_LIT>", ";", "for", "(", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "if", "(", "<ISA_LIT>InstrInfo", "::", "is<ISA_LIT>_64ExtendedReg", "(", "MO", ")", ")", "REX", "|=", "<NUM_LIT>", "<<", "Bit", ";", "Bit", "++", ";", "}", "}", "break", ";", "}", "default", ":", "{", "if", "(", "<ISA_LIT>InstrInfo", "::", "is<ISA_LIT>_64ExtendedReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "REX", "|=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "i", "=", "isTwoAddr", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "for", "(", "unsigned", "e", "=", "NumOps", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "<ISA_LIT>InstrInfo", "::", "is<ISA_LIT>_64ExtendedReg", "(", "MO", ")", ")", "REX", "|=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "X86CodeEmitter10", "Func": "determineREX", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7363, "Length": 239, "Cover_Rate": 0.38362760834670945, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>MCInstrAnalysis", "(", "const", "MCInstrInfo", "*", "Info", ")", ":", "MCInstrAnalysis", "(", "Info", ")", "{"], "ground_truth": ["}"], "File": "CSKYMCTargetDesc", "Func": "CSKYMCInstrAnalysis", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7364, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "VT", "==", "<STR_LIT>", "||", "RISBG", ".", "Mask", "==", "<NUM_LIT>", "||", "RISBG", ".", "Mask", "==", "<NUM_LIT>", "||", "<STR_LIT>", "(", "~", "RISBG", ".", "Mask", ")", "||", "<STR_LIT>", "(", "~", "RISBG", ".", "Mask", ")", ")", "{", "ConstantSDNode", "*", "MaskN", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ";", "if", "(", "MaskN", "->", "getZExtValue", "(", ")", "!=", "RISBG", ".", "Mask", ")", "{", "SDValue", "NewMask", "=", "CurDAG", "->", "getConstant", "(", "RISBG", ".", "Mask", ",", "VT", ")", ";", "N", "=", "CurDAG", "->", "UpdateNodeOperands", "(", "N", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "NewMask", ")", ";", "return", "SelectCode", "(", "N", ")", ";", "}", "return", "<NUM_LIT>", ";", "}"], "ground_truth": ["}"], "File": "SystemZISelDAGToDAG14", "Func": "tryRISBGZero", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7365, "Length": 126, "Cover_Rate": 0.328125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "vec_int4", "vec_rl", "(", "vec_int4", "a", ",", "vec_uint4", "b", ")", "{", "return", "(", "spu_rl", "(", "a", ",", "(", "vec_int4", ")", "(", "b", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "vmx2spu", "Func": "vec_rl", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7366, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "default", ":", "return", "Opc", ";", "}", "else", "switch", "(", "MemSizeInBytes", ")", "{", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "Opc", "==", "TargetOpcode", "::", "G_SEXTLOAD", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "Opc", "==", "TargetOpcode", "::", "G_SEXTLOAD", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "default", ":", "return", "Opc", ";", "}", "}", "if", "(", "RegBank", "==", "<STR_LIT>", ")", "{", "switch", "(", "MemSizeInBytes", ")", "{", "case", "<NUM_LIT>", ":", "return", "isStore", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "if", "(", "isFP64", ")", "return", "isStore", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["else", "return", "isStore", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "MipsInstructionSelector11", "Func": "selectLoadStoreOpCode", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7367, "Length": 106, "Cover_Rate": 0.53, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isVarArg", ")", "return", "false", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "CallingConv", "::", "ID", "CallerCC", "=", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ";", "if", "(", "CalleeCC", "==", "CallingConv", "::", "Fast", "&&", "CallerCC", "==", "CalleeCC", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "Ins", ".", "size", "(", ")", ";", "i", "++", ")", "{", "<STR_LIT>", "Flags", "=", "Ins", "[", "i", "]", ".", "Flags", ";", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "return", "false", ";", "}", "if", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "PIC_", ")", "return", "true", ";", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "return", "G", "->", "getGlobal", "(", ")", "->", "hasHiddenVisibility", "(", ")", "||", "G", "->", "getGlobal", "(", ")", "->", "hasProtectedVisibility", "(", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "PPCISelLowering107", "Func": "IsEligibleForTailCallOptimization", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7368, "Length": 143, "Cover_Rate": 0.772972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "int64_t", "(", "Value", ")", "!=", "int64_t", "(", "int8_t", "(", "Value", ")", ")", ";"], "ground_truth": ["}"], "File": "X86AsmBackend (2)", "Func": "fixupNeedsRelaxation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7369, "Length": 15, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "getSubOpcode", "(", "bool", "Is64Bit", ",", "int64_t", "Amount", ")", "{"], "ground_truth": ["if", "(", "Is64Bit", ")", "return", "isInt", "<", "<NUM_LIT>", ">", "(", "Amount", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "X86DynAllocaExpander", "Func": "getSubOpcode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7370, "Length": 28, "Cover_Rate": 0.56, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "DestBB", "=", "nullptr", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "isMBB", "(", ")", ")", "{", "DestBB", "=", "MI", "->", "getOperand", "(", "i", ")", ".", "getMBB", "(", ")", ";", "break", ";", "}", "}", "assert", "(", "DestBB", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "isBBInRange", "(", "MI", ",", "DestBB", ",", "Br", ".", "OffsetBits", ")", ")", "return", "false", ";"], "File": "AArch64BranchFixupPass3", "Func": "fixupImmediateBr", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7371, "Length": 83, "Cover_Rate": 0.7094017094017094, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "CPU", ",", "FS", ")", ",", "FrameLowering", "(", "*", "this", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", "{"], "ground_truth": ["}"], "File": "XCoreSubtarget3", "Func": "XCoreSubtarget", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7372, "Length": 55, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineOperand", "&", "Use", ":", "MI", ".", "implicit_operands", "(", ")", ")", "{"], "ground_truth": ["if", "(", "Use", ".", "isUse", "(", ")", "&&", "(", "Use", ".", "getReg", "(", ")", "==", "<STR_LIT>", "||", "Use", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", ")", "{"], "File": "SIInstrInfo11", "Func": "copyFlagsToImplicitVCC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7373, "Length": 40, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "Op", ")", ";"], "ground_truth": ["if", "(", "MO", ".", "getReg", "(", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";"], "File": "ARMMCCodeEmitter14", "Func": "getAddrMode6OffsetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7374, "Length": 25, "Cover_Rate": 0.390625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Constraint", ".", "length", "(", ")", ">", "<NUM_LIT>", ")", "return", ";", "char", "ConstraintLetter", "=", "Constraint", "[", "<NUM_LIT>", "]", ";", "switch", "(", "ConstraintLetter", ")", "{", "default", ":", "break", ";", "case", "'I'", ":", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ")", "{", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "C", "->", "getSExtValue", "(", ")", ")", ")", "{", "Result", "=", "DAG", ".", "getTargetConstant", "(", "C", "->", "getSExtValue", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "break", ";", "}", "}", "return", ";", "case", "'J'", ":", "case", "'O'", ":", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ")", "{", "if", "(", "C", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", "{", "Result", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "break", ";", "}", "}", "return", ";", "case", "'K'", ":", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ")", "{", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "C", "->", "getZExtValue", "(", ")", ")", ")", "{", "Result", "=", "DAG", ".", "getTargetConstant", "(", "C", "->", "getSExtValue", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "break", ";", "}", "}", "return", ";", "case", "'L'", ":", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ")", "{", "if", "(", "C", "->", "getZExtValue", "(", ")", "<=", "<NUM_LIT>", ")", "{", "Result", "=", "DAG", ".", "getTargetConstant", "(", "C", "->", "getZExtValue", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "break", ";", "}", "}", "return", ";", "case", "'M'", ":", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ")", "{", "int64_t", "Val", "=", "C", "->", "getSExtValue", "(", ")", ";", "if", "(", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Val", ")", ")", "&&", "(", "(", "Val", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ")", "{", "Result", "=", "DAG", ".", "getTargetConstant", "(", "Val", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "break", ";", "}", "}", "return", ";", "case", "'N'", ":", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ")", "{", "int64_t", "Val", "=", "C", "->", "getSExtValue", "(", ")", ";", "if", "(", "(", "Val", ">=", "-", "<NUM_LIT>", ")", "&&", "(", "Val", "<=", "<NUM_LIT>", ")", ")", "{", "Result", "=", "DAG", ".", "getTargetConstant", "(", "Val", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "OR1KISelLowering", "Func": "LowerAsmOperandForConstraint", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7375, "Length": 385, "Cover_Rate": 0.8406113537117904, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "imm", "=", "<NUM_LIT>", ";", "imm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "imm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler18", "Func": "DecodeArmMOVTWInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7376, "Length": 93, "Cover_Rate": 0.45588235294117646, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "canUseSiblingCall", "(", "CCState", "ArgCCInfo", ",", "SmallVectorImpl", "<", "CCValAssign", ">", "&", "ArgLocs", ")", "{", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "ArgLocs", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "I", "]", ";"], "ground_truth": ["if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "Indirect", ")", "return", "false", ";"], "File": "SystemZISelLowering19", "Func": "canUseSiblingCall", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7377, "Length": 62, "Cover_Rate": 0.5904761904761905, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "UUPairMap", "::", "const_iterator", "F", "=", "PairMap", ".", "find", "(", "R", ")", ";", "if", "(", "F", "==", "PairMap", ".", "end", "(", ")", ")", "continue", ";", "const", "UUPair", "&", "Pr", "=", "F", "->", "second", ";", "Register", "NewDR", "=", "MRI", "->", "createVirtualRegister", "(", "DoubleRC", ")", ";", "BuildMI", "(", "B", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "REG_SEQUENCE", ")", ",", "NewDR", ")", ".", "addReg", "(", "Pr", ".", "first", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "Pr", ".", "second", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["Op", ".", "setReg", "(", "NewDR", ")", ";"], "File": "HexagonSplitDouble10", "Func": "collapseRegPairs", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7378, "Length": 94, "Cover_Rate": 0.4585365853658537, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "alignment", "=", "<NUM_LIT>", ";", "for", "(", "tree", "field", "=", "TYPE_FIELDS", "(", "type", ")", ";", "field", ";", "field", "=", "DECL_CHAIN", "(", "field", ")", ")", "if", "(", "TREE_CODE", "(", "field", ")", "==", "FIELD_DECL", ")", "alignment", "=", "std", "::", "max", "(", "alignment", ",", "DECL_ALIGN", "(", "field", ")", ")", ";"], "ground_truth": ["return", "alignment", ";"], "File": "aarch644", "Func": "aarch64_function_arg_alignment", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7379, "Length": 51, "Cover_Rate": 0.38345864661654133, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstrInfo", "::", "<ISA_LIT>InstrInfo", "(", ")", ":", "<ISA_LIT>GenInstrInfo", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "RI", "(", "*", "this", ")", "{"], "ground_truth": ["}"], "File": "BPFInstrInfo16", "Func": "BPFInstrInfo", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7380, "Length": 20, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>Peephole", "(", ")", ";"], "ground_truth": ["}"], "File": "NVPTXPeephole", "Func": "createNVPTXPeephole", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7381, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Lo", ",", "Hi", ";", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Mask", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Mask", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "Lo", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Lo", ")", ";", "Hi", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Hi", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Lo", ",", "Hi", ")", ";", "}", "else", "{", "MVT", "TruncVT", "=", "<STR_LIT>", "(", "MaskVT", ".", "getSizeInBits", "(", ")", ")", ";", "return", "DAG", ".", "getBitcast", "(", "MaskVT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "TruncVT", ",", "Mask", ")", ")", ";", "}", "}", "else", "{"], "ground_truth": ["MVT", "BitcastVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "Mask", ".", "getSimpleValueType", "(", ")", ".", "getSizeInBits", "(", ")", ")", ";"], "File": "X86ISelLowering149", "Func": "getMaskNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7382, "Length": 153, "Cover_Rate": 0.4811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_u16_s64", "(", "int64x1_t", "__a", ")", "{"], "ground_truth": ["return", "(", "uint16x4_t", ")", "__a", ";"], "File": "arm", "Func": "neon2_vreinterpret_u16_s64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7383, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "buildRSRC", "(", "DAG", ",", "DL", ",", "Ptr", ",", "<NUM_LIT>", ",", "TII", "->", "getScratchRsrcWords23", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering1", "Func": "buildScratchRSRC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7384, "Length": 19, "Cover_Rate": 0.3392857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "::", "iterator", "getSavedReg", "(", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "V", ",", "unsigned", "reg", ")", "{"], "ground_truth": ["for", "(", "auto", "I", "=", "V", ".", "begin", "(", ")", ",", "E", "=", "V", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{"], "File": "ARCFrameLowering", "Func": "getSavedReg", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7385, "Length": 51, "Cover_Rate": 0.6986301369863014, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Operand", "::", "Ptr", "<ISA_LIT>AsmParser", "::", "defaultSDWASrc1Sel", "(", ")", "const", "{"], "ground_truth": ["return", "defaultSDWASel", "(", "<ISA_LIT>Operand", "::", "ImmTySdwaSrc1Sel", ")", ";"], "File": "AMDGPUAsmParser77", "Func": "defaultSDWASrc1Sel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7386, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "SUnit", "::", "const_pred_iterator", "I", "=", "SU", "->", "Preds", ".", "begin", "(", ")", ",", "E", "=", "SU", "->", "Preds", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "SUnit", "&", "Pred", "=", "*", "I", "->", "getSUnit", "(", ")", ";", "if", "(", "!", "Pred", ".", "isScheduled", ")", "{", "if", "(", "OnlyAvailablePred", "&&", "OnlyAvailablePred", "!=", "&", "Pred", ")", "return", "<NUM_LIT>", ";", "OnlyAvailablePred", "=", "&", "Pred", ";", "}", "}", "return", "OnlyAvailablePred", ";"], "ground_truth": ["}"], "File": "HexagonMachineScheduler10", "Func": "getSingleUnscheduledPred", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7387, "Length": 75, "Cover_Rate": 0.8241758241758241, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>FrameLowering", "(", "const", "<ISA_LIT>TargetMachine", "&", "tm", ")", ":", "TargetFrameLowering", "(", "StackGrowsDown", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ")", ",", "TM", "(", "tm", ")", "{"], "ground_truth": ["}"], "File": "TMS320C64XFrameLowering", "Func": "TMS320C64XFrameLowering", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 7388, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "LowerFDIV32", "(", "Op", ",", "DAG", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "LowerFDIV64", "(", "Op", ",", "DAG", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering111", "Func": "LowerFDIV", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7389, "Length": 34, "Cover_Rate": 0.5573770491803278, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BitsPerBool", "=", "<NUM_LIT>", ";", "BoolMask", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "NumElts", "==", "<NUM_LIT>", ")", "{", "BitsPerBool", "=", "<NUM_LIT>", ";", "BoolMask", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "NumElts", "==", "<NUM_LIT>", ")", "{", "BitsPerBool", "=", "<NUM_LIT>", ";", "BoolMask", "=", "<NUM_LIT>", ";", "}", "else", "return", "SDValue", "(", ")", ";", "SDValue", "FirstOp", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "FirstOp", ")", "&&", "std", "::", "all_of", "(", "std", "::", "next", "(", "Op", "->", "op_begin", "(", ")", ")", ",", "Op", "->", "op_end", "(", ")", ",", "[", "&", "FirstOp", "]", "(", "SDUse", "&", "U", ")", "{", "return", "U", ".", "get", "(", ")", ".", "isUndef", "(", ")", "||", "U", ".", "get", "(", ")", "==", "FirstOp", ";", "}", ")", ")", "{", "SDValue", "Ext", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "FirstOp", ",", "DAG", ".", "getValueType", "(", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Ext", ")", ";", "}", "unsigned", "Bits32", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "SDValue", "V", "=", "Op", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "V", ")", "&&", "!", "V", ".", "isUndef", "(", ")", ")", "continue", ";", "bool", "BitSet", "=", "V", ".", "isUndef", "(", ")", "?", "false", ":", "cast", "<", "ConstantSDNode", ">", "(", "V", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "BitSet", ")", "Bits32", "|=", "BoolMask", "<<", "(", "i", "*", "BitsPerBool", ")", ";", "}", "SDValue", "Base", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getConstant", "(", "Bits32", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "SDValue", "V", "=", "Op", ".", "getOperand", "(", "i", ")", ";", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "V", ")", "||", "V", ".", "isUndef", "(", ")", ")", "continue", ";", "Base", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Base", ",", "V", ",", "DAG", ".", "getConstant", "(", "i", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "}"], "ground_truth": ["return", "Base", ";"], "File": "ARMISelLowering12", "Func": "LowerBUILD_VECTOR_i1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7390, "Length": 354, "Cover_Rate": 0.7814569536423841, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "tilegx_mode_rep_extended", "(", "scalar_int_mode", "mode", ",", "scalar_int_mode", "mode_rep", ")", "{"], "ground_truth": ["if", "(", "mode", "==", "SImode", "&&", "mode_rep", "==", "DImode", ")", "return", "SIGN_EXTEND", ";"], "File": "tilegx", "Func": "tilegx_mode_rep_extended", "Target": "tilegx", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 7391, "Length": 24, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HasAltivec", "=", "false", ";", "HasSPE", "=", "false", ";", "HasQPX", "=", "false", ";", "HasVSX", "=", "false", ";", "HasP8Vector", "=", "false", ";", "HasP8Altivec", "=", "false", ";", "HasP8Crypto", "=", "false", ";", "HasP9Vector", "=", "false", ";", "HasP9Altivec", "=", "false", ";", "HasFCPSGN", "=", "false", ";", "HasFSQRT", "=", "false", ";", "HasFRE", "=", "false", ";", "HasFRES", "=", "false", ";", "HasFRSQRTE", "=", "false", ";", "HasFRSQRTES", "=", "false", ";", "HasRecipPrec", "=", "false", ";", "HasSTFIWX", "=", "false", ";", "HasLFIWAX", "=", "false", ";", "HasFPRND", "=", "false", ";", "HasFPCVT", "=", "false", ";", "HasISEL", "=", "false", ";", "HasBPERMD", "=", "false", ";", "HasExtDiv", "=", "false", ";", "HasCMPB", "=", "false", ";", "HasLDBRX", "=", "false", ";", "IsBookE", "=", "false", ";", "HasOnlyMSYNC", "=", "false", ";", "Is<ISA_LIT>4xx", "=", "false", ";", "Is<ISA_LIT>6xx", "=", "false", ";", "IsE500", "=", "false", ";", "FeatureMFTB", "=", "false", ";", "DeprecatedDST", "=", "false", ";", "HasLazyResolverStubs", "=", "false", ";", "HasICBT", "=", "false", ";", "HasInvariantFunctionDescriptors", "=", "false", ";", "HasPartwordAtomics", "=", "false", ";", "HasDirectMove", "=", "false", ";", "IsQPXStackUnaligned", "=", "false", ";", "HasHTM", "=", "false", ";", "HasFusion", "=", "false", ";", "HasFloat128", "=", "false", ";", "IsISA3_0", "=", "false", ";", "UseLongCalls", "=", "false", ";", "HasPOPCNTD", "=", "POPCNTD_Unavailable", ";"], "ground_truth": ["}"], "File": "PPCSubtarget47", "Func": "initializeEnvironment", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7392, "Length": 177, "Cover_Rate": 0.8271028037383178, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "TargetOpcode", "::", "DBG_VALUE", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "OutStreamer", ".", "AddComment", "(", "StringRef", "(", "<STR_LIT>", ")", "+", "<ISA_LIT>ATTInstPrinter", "::", "getRegisterName", "(", "Reg", ")", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "OutStreamer", ".", "AddComment", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerTlsAddr", "(", "OutStreamer", ",", "MCInstLowering", ",", "*", "MI", ",", "getSubtargetInfo", "(", ")", ")", ";", "case", "<STR_LIT>", ":", "{", "MCSymbol", "*", "PICBase", "=", "MF", "->", "getPICBaseSymbol", "(", ")", ";", "EmitToStreamer", "(", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addExpr", "(", "MCSymbolRefExpr", "::", "Create", "(", "PICBase", ",", "OutContext", ")", ")", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "PICBase", ")", ";", "EmitToStreamer", "(", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", ";", "return", ";", "}", "case", "<STR_LIT>", ":", "{", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getTargetFlags", "(", ")", "!=", "<STR_LIT>", ")", "break", ";", "MCSymbol", "*", "DotSym", "=", "OutContext", ".", "CreateTempSymbol", "(", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "DotSym", ")", ";"], "ground_truth": ["MCSymbol", "*", "OpSym", "=", "MCInstLowering", ".", "GetSymbolFromOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "X86MCInstLower18", "Func": "EmitInstruction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7393, "Length": 232, "Cover_Rate": 0.3016905071521456, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "pat", "=", "PATTERN", "(", "insn", ")", ";"], "ground_truth": ["reg", "=", "SET_DEST", "(", "XVECEXP", "(", "pat", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";"], "File": "c6x", "Func": "hwloop_pattern_reg", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 7394, "Length": 21, "Cover_Rate": 0.3088235294117647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsPCRel", "&&", "RelocType", "==", "MachO", "::", "<ISA_LIT>_RELOC_VANILLA", ")", "Offset", "+=", "<NUM_LIT>", "<<", "Log2Size", ";", "if", "(", "Offset", "&&", "A", "&&", "!", "Writer", "->", "doesSymbolRequireExternRelocation", "(", "*", "A", ")", ")", "return", "Record<ISA_LIT>ScatteredRelocation", "(", "Writer", ",", "Asm", ",", "Layout", ",", "Fragment", ",", "Fixup", ",", "Target", ",", "RelocType", ",", "Log2Size", ",", "FixedValue", ")", ";", "uint32_t", "FixupOffset", "=", "Layout", ".", "getFragmentOffset", "(", "Fragment", ")", "+", "Fixup", ".", "getOffset", "(", ")", ";", "unsigned", "Index", "=", "<NUM_LIT>", ";", "unsigned", "Type", "=", "<NUM_LIT>", ";", "const", "MCSymbol", "*", "RelSymbol", "=", "nullptr", ";", "if", "(", "Target", ".", "isAbsolute", "(", ")", ")", "{", "report_fatal_error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "}", "else", "{", "if", "(", "A", "->", "isVariable", "(", ")", ")", "{", "int64_t", "Res", ";", "if", "(", "A", "->", "getVariableValue", "(", ")", "->", "evaluateAsAbsolute", "(", "Res", ",", "Layout", ",", "Writer", "->", "getSectionAddressMap", "(", ")", ")", ")", "{", "FixedValue", "=", "Res", ";", "return", ";", "}", "}", "if", "(", "requiresExternRelocation", "(", "Writer", ",", "Asm", ",", "*", "Fragment", ",", "RelocType", ",", "*", "A", ",", "FixedValue", ")", ")", "{", "RelSymbol", "=", "A", ";", "if", "(", "!", "A", "->", "isUndefined", "(", ")", ")", "FixedValue", "-=", "Layout", ".", "getSymbolOffset", "(", "*", "A", ")", ";", "}", "else", "{", "const", "MCSection", "&", "Sec", "=", "A", "->", "getSection", "(", ")", ";", "Index", "=", "Sec", ".", "getOrdinal", "(", ")", "+", "<NUM_LIT>", ";", "FixedValue", "+=", "Writer", "->", "getSectionAddress", "(", "&", "Sec", ")", ";", "}", "if", "(", "IsPCRel", ")", "FixedValue", "-=", "Writer", "->", "getSectionAddress", "(", "Fragment", "->", "getParent", "(", ")", ")", ";", "Type", "=", "RelocType", ";", "}", "MachO", "::", "any_relocation_info", "MRE", ";", "MRE", ".", "r_word0", "=", "FixupOffset", ";", "MRE", ".", "r_word1", "=", "(", "Index", "<<", "<NUM_LIT>", ")", "|", "(", "IsPCRel", "<<", "<NUM_LIT>", ")", "|", "(", "Log2Size", "<<", "<NUM_LIT>", ")", "|", "(", "Type", "<<", "<NUM_LIT>", ")", ";", "if", "(", "Type", "==", "MachO", "::", "<ISA_LIT>_RELOC_HALF", ")", "{", "uint32_t", "Value", "=", "<NUM_LIT>", ";", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Value", "=", "(", "FixedValue", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Value", "=", "FixedValue", "&", "<NUM_LIT>", ";", "break", ";", "}", "MachO", "::", "any_relocation_info", "MREPair", ";", "MREPair", ".", "r_word0", "=", "Value", ";", "MREPair", ".", "r_word1", "=", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "|", "(", "Log2Size", "<<", "<NUM_LIT>", ")", "|", "(", "MachO", "::", "<ISA_LIT>_RELOC_PAIR", "<<", "<NUM_LIT>", ")", ")", ";", "Writer", "->", "addRelocation", "(", "nullptr", ",", "Fragment", "->", "getParent", "(", ")", ",", "MREPair", ")", ";", "}"], "ground_truth": ["Writer", "->", "addRelocation", "(", "RelSymbol", ",", "Fragment", "->", "getParent", "(", ")", ",", "MRE", ")", ";"], "File": "ARMMachObjectWriter10", "Func": "recordRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7395, "Length": 416, "Cover_Rate": 0.6720516962843296, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "local_alias_traits", "::", "equal_keys", "(", "rtx", "func1", ",", "rtx", "func2", ")", "{", "return", "rtx_equal_p", "(", "func1", ",", "func2", ")", ";"], "ground_truth": ["}"], "File": "mips4", "Func": "equal_keys", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7396, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>Target", "(", ")", "{", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "X", "(", "The<ISA_LIT>Target", ")", ";"], "ground_truth": ["}"], "File": "VideocoreTargetMachine", "Func": "LLVMInitializeVideocoreTarget", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7397, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vadd_u16", "(", "uint16x4_t", "__a", ",", "uint16x4_t", "__b", ")", "{"], "ground_truth": ["return", "__a", "+", "__b", ";"], "File": "arm", "Func": "neon2_vadd_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7398, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCRegister", "Reg", "=", "RI", "->", "getMatchingSuperReg", "(", "<STR_LIT>", "+", "RegNo", ",", "<STR_LIT>", ",", "&", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "RISCVDisassembler14", "Func": "DecodeVRM8RegisterClass", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7399, "Length": 37, "Cover_Rate": 0.31896551724137934, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "printOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "opNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "DataLayout", "*", "DL", "=", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getDataLayout", "(", ")", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "opNum", ")", ";", "bool", "closeP", "=", "false", ";", "if", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "closeP", "=", "true", ";", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "}", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{"], "ground_truth": ["case", "MachineOperand", "::", "MO_Register", ":"], "File": "MipsAsmPrinter43", "Func": "printOperand", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7400, "Length": 230, "Cover_Rate": 0.5299539170506913, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "}", "else", "if", "(", "SwapVector", "[", "EntryIdx", "]", ".", "IsStore", "&&", "SwapVector", "[", "EntryIdx", "]", ".", "IsSwap", ")", "{", "MachineInstr", "*", "MI", "=", "SwapVector", "[", "EntryIdx", "]", ".", "VSEMI", ";", "unsigned", "UseReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "DefMI", "=", "MRI", "->", "getVRegDef", "(", "UseReg", ")", ";", "unsigned", "DefReg", "=", "DefMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "int", "DefIdx", "=", "SwapMap", "[", "DefMI", "]", ";", "if", "(", "!", "SwapVector", "[", "DefIdx", "]", ".", "IsSwap", "||", "SwapVector", "[", "DefIdx", "]", ".", "IsLoad", "||", "SwapVector", "[", "DefIdx", "]", ".", "IsStore", ")", "{", "SwapVector", "[", "Repr", "]", ".", "WebRejected", "=", "<NUM_LIT>", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "<STR_LIT>", ",", "Repr", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "DefIdx", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "DefMI", "->", "dump", "(", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "EntryIdx", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "MI", "->", "dump", "(", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "}", "for", "(", "MachineInstr", "&", "UseMI", ":", "MRI", "->", "use_nodbg_instructions", "(", "DefReg", ")", ")", "{", "int", "UseIdx", "=", "SwapMap", "[", "&", "UseMI", "]", ";", "if", "(", "SwapVector", "[", "UseIdx", "]", ".", "VSEMI", "->", "getOpcode", "(", ")", "!=", "MI", "->", "getOpcode", "(", ")", ")", "{", "SwapVector", "[", "Repr", "]", ".", "WebRejected", "=", "<NUM_LIT>", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "<STR_LIT>", ",", "Repr", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "DefMI", "->", "dump", "(", ")", ")", ";"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "UseIdx", "<<", "<STR_LIT>", ")", ";"], "File": "PPCVSXSwapRemoval1", "Func": "recordUnoptimizableWebs", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7401, "Length": 280, "Cover_Rate": 0.4327666151468315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "}", "else", "{", "const", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ")", ".", "add", "(", "Cond", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "Cond", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "MIB", ".", "addImm", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["MIB", ".", "addMBB", "(", "TBB", ")", ";"], "File": "AArch64InstrInfo (2)", "Func": "instantiateCondBranch", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7402, "Length": 96, "Cover_Rate": 0.6808510638297872, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>TargetMC", "(", ")", "{", "for", "(", "Target", "*", "T", ":", "{", "&", "getThe<ISA_LIT>Target32", "(", ")", ",", "&", "getThe<ISA_LIT>Target64", "(", ")", "}", ")", "{", "RegisterMCAsmInfoFn", "X", "(", "*", "T", ",", "createMCAsmInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "*", "T", ",", "createMCInstrInfo", ")", ";", "TargetRegistry", "::", "registerMCAdjustCodeGenOpts", "(", "*", "T", ",", "adjustCodeGenOpts", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "*", "T", ",", "createMCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "*", "T", ",", "createMCInstPrinter", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "createCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "*", "T", ",", "createAsmBackend", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "*", "T", ",", "createMCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterObjectTargetStreamer", "(", "*", "T", ",", "createObjectTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterAsmTargetStreamer", "(", "*", "T", ",", "createAsmTargetStreamer", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyMCTargetDesc14", "Func": "LLVMInitializeWebAssemblyTargetMC", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7403, "Length": 124, "Cover_Rate": 0.992, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_vcvtsh2ss_mask_round", "(", "__B", ",", "__A", ",", "_mm_setzero_ps", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm_cvt_roundsh_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7404, "Length": 21, "Cover_Rate": 0.44680851063829785, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "runNVVMIntrRange", "(", "F", ",", "SmVersion", ")", "?", "PreservedAnalyses", "::", "none", "(", ")", ":", "PreservedAnalyses", "::", "all", "(", ")", ";"], "ground_truth": ["}"], "File": "NVVMIntrRange1", "Func": "run", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7405, "Length": 21, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "else", "{", "latency", "=", "<STR_LIT>", "[", "src", "]", ".", "first", "-", "<STR_LIT>", "+", "<NUM_LIT>", ";", "}", "assert", "(", "latency", ">", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "src", ".", "str", "(", ")", "<<", "<STR_LIT>", ")", ";", "if", "(", "DestPresent", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "dest", ".", "str", "(", ")", "<<", "<STR_LIT>", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "latency", "<<", "<STR_LIT>", ")", ";", "}", "else", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "File": "TPCTargetTransformInfo", "Func": "getLatency", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7406, "Length": 92, "Cover_Rate": 0.42990654205607476, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int32x4_t", ")", "__builtin_neon_vqdmlsl_lanev4hi", "(", "__a", ",", "__b", ",", "__c", ",", "__d", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vqdmlsl_lane_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7407, "Length": 16, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "CreateLiveInRegister", "(", "SelectionDAG", "&", "DAG", ",", "const", "TargetRegisterClass", "*", "RC", ",", "unsigned", "Reg", ",", "EVT", "VT", ")", "const", "{"], "ground_truth": ["return", "CreateLiveInRegister", "(", "DAG", ",", "RC", ",", "Reg", ",", "VT", ",", "SDLoc", "(", "DAG", ".", "getEntryNode", "(", ")", ")", ")", ";"], "File": "AMDGPUISelLowering", "Func": "CreateLiveInRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7408, "Length": 41, "Cover_Rate": 0.9761904761904762, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ScheduleBlockScheduler", "Scheduler", "(", "DAG", ",", "ScheduleVariant", ",", "Blocks", ")", ";", "std", "::", "vector", "<", "<ISA_LIT>ScheduleBlock", "*", ">", "ScheduledBlocks", ";", "struct", "<ISA_LIT>ScheduleBlockResult", "Res", ";", "ScheduledBlocks", "=", "Scheduler", ".", "getBlocks", "(", ")", ";"], "ground_truth": ["for", "(", "unsigned", "b", "=", "<NUM_LIT>", ";", "b", "<", "ScheduledBlocks", ".", "size", "(", ")", ";", "++", "b", ")", "{"], "File": "SIMachineScheduler", "Func": "scheduleVariant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7409, "Length": 50, "Cover_Rate": 0.3546099290780142, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getNonLazySymbolPointerSection", "(", ")", ")", ";", "EmitAlignment", "(", "is<ISA_LIT>64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "OutStreamer", ".", "EmitLabel", "(", "Stubs", "[", "i", "]", ".", "first", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "MCSym", "=", "Stubs", "[", "i", "]", ".", "second", ";", "OutStreamer", ".", "EmitSymbolAttribute", "(", "MCSym", ".", "getPointer", "(", ")", ",", "MCSA_IndirectSymbol", ")", ";", "if", "(", "MCSym", ".", "getInt", "(", ")", ")", "OutStreamer", ".", "EmitIntValue", "(", "<NUM_LIT>", ",", "is<ISA_LIT>64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "else", "OutStreamer", ".", "EmitValue", "(", "MCSymbolRefExpr", "::", "Create", "(", "MCSym", ".", "getPointer", "(", ")", ",", "OutContext", ")", ",", "is<ISA_LIT>64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "}", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "}", "Stubs", "=", "MMIMacho", ".", "GetHiddenGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getDataSection", "(", ")", ")", ";", "EmitAlignment", "(", "is<ISA_LIT>64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "OutStreamer", ".", "EmitLabel", "(", "Stubs", "[", "i", "]", ".", "first", ")", ";", "OutStreamer", ".", "EmitValue", "(", "MCSymbolRefExpr", "::", "Create", "(", "Stubs", "[", "i", "]", ".", "second", ".", "getPointer", "(", ")", ",", "OutContext", ")", ",", "is<ISA_LIT>64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["Stubs", ".", "clear", "(", ")", ";"], "File": "PPCAsmPrinter103", "Func": "doFinalization", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7410, "Length": 262, "Cover_Rate": 0.5336048879837068, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "BB", "=", "I", ".", "getParent", "(", ")", ";", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "const", "GCNSubtarget", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "unsigned", "DstReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Opcode", ";", "unsigned", "LoadSize", "=", "RBI", ".", "getSizeInBits", "(", "DstReg", ",", "MRI", ",", "TRI", ")", ";", "if", "(", "!", "AddrInfo", ".", "empty", "(", ")", "&&", "AddrInfo", "[", "<NUM_LIT>", "]", ".", "SgprParts", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "const", "GEPInfo", "&", "GEPInfo", "=", "AddrInfo", "[", "<NUM_LIT>", "]", ";", "unsigned", "PtrReg", "=", "GEPInfo", ".", "SgprParts", "[", "<NUM_LIT>", "]", ";", "int64_t", "EncodedImm", "=", "<STR_LIT>", "(", "Subtarget", ",", "GEPInfo", ".", "Imm", ")", ";", "if", "(", "<STR_LIT>", "(", "Subtarget", ",", "GEPInfo", ".", "Imm", ")", ")", "{", "Opcode", "=", "getSmrdOpcode", "(", "<STR_LIT>", ",", "LoadSize", ")", ";", "MachineInstr", "*", "SMRD", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "DstReg", ")", ".", "addReg", "(", "PtrReg", ")", ".", "addImm", "(", "EncodedImm", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "*", "SMRD", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}"], "ground_truth": ["if", "(", "Subtarget", ".", "getGeneration", "(", ")", "==", "<ISA_LIT>Subtarget", "::", "SEA_ISLANDS", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "EncodedImm", ")", ")", "{"], "File": "AMDGPUInstructionSelector58", "Func": "selectSMRD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7411, "Length": 236, "Cover_Rate": 0.3979763912310287, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "LoadSDNode", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "Node", ")", ";", "uint64_t", "size", "=", "LD", "->", "getMemOperand", "(", ")", "->", "getSize", "(", ")", ";", "if", "(", "!", "size", "||", "size", ">", "<NUM_LIT>", "||", "(", "size", "&", "(", "size", "-", "<NUM_LIT>", ")", ")", ")", "continue", ";", "SDNode", "*", "LDAddrNode", "=", "LD", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ";", "unsigned", "opcode", "=", "LDAddrNode", "->", "getOpcode", "(", ")", ";", "if", "(", "opcode", "==", "<STR_LIT>", ")", "{", "SDValue", "OP1", "=", "LDAddrNode", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "OP2", "=", "LDAddrNode", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDNode", "*", "OP1N", "=", "OP1", ".", "getNode", "(", ")", ";", "if", "(", "OP1N", "->", "getOpcode", "(", ")", "<=", "<STR_LIT>", "||", "OP1N", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", "continue", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "LD", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "'\\n'", ")", ";", "const", "GlobalAddressSDNode", "*", "GADN", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "OP1N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ";"], "ground_truth": ["const", "ConstantSDNode", "*", "CDN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "OP2", ".", "getNode", "(", ")", ")", ";"], "File": "BPFISelDAGToDAG", "Func": "PreprocessISelDAG", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7412, "Length": 188, "Cover_Rate": 0.3418181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "ELF<ISA_LIT>AsmBackend", "(", "T", ",", "TT", ",", "TheTriple", ".", "getOS", "(", ")", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmBackend16", "Func": "createAArch64beAsmBackend", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7413, "Length": 18, "Cover_Rate": 0.3829787234042553, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "getSGPREncodingGranule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7414, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32_t", "Encoding", "=", "BTy", "->", "getEncoding", "(", ")", ";", "return", "(", "Encoding", "==", "dwarf", "::", "DW_ATE_signed", "||", "Encoding", "==", "dwarf", "::", "DW_ATE_signed_char", ")", ";", "}", "if", "(", "InfoKind", "==", "<STR_LIT>", ")", "{", "const", "Triple", "&", "Triple", "=", "TM", "->", "getTargetTriple", "(", ")", ";", "DIDerivedType", "*", "MemberTy", "=", "nullptr", ";", "bool", "IsBitField", "=", "false", ";", "uint32_t", "SizeInBits", ";", "if", "(", "Tag", "==", "dwarf", "::", "DW_TAG_array_type", ")", "{", "auto", "*", "EltTy", "=", "stripQualifiers", "(", "CTy", "->", "getBaseType", "(", ")", ")", ";", "SizeInBits", "=", "calcArraySize", "(", "CTy", ",", "<NUM_LIT>", ")", "*", "EltTy", "->", "getSizeInBits", "(", ")", ";", "}", "else", "{", "MemberTy", "=", "cast", "<", "DIDerivedType", ">", "(", "CTy", "->", "getElements", "(", ")", "[", "AccessIndex", "]", ")", ";", "SizeInBits", "=", "MemberTy", "->", "getSizeInBits", "(", ")", ";", "IsBitField", "=", "MemberTy", "->", "isBitField", "(", ")", ";", "}", "if", "(", "!", "IsBitField", ")", "{", "if", "(", "SizeInBits", ">", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", "-", "SizeInBits", ";", "}", "unsigned", "SBitOffset", ",", "NextSBitOffset", ";", "GetStorageBitRange", "(", "MemberTy", ",", "RecordAlignment", ",", "SBitOffset", ",", "NextSBitOffset", ")", ";", "if", "(", "NextSBitOffset", "-", "SBitOffset", ">", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "unsigned", "OffsetInBits", "=", "MemberTy", "->", "getOffsetInBits", "(", ")", ";", "if", "(", "Triple", ".", "getArch", "(", ")", "==", "Triple", "::", "bpfel", ")", "return", "SBitOffset", "+", "<NUM_LIT>", "-", "OffsetInBits", "-", "SizeInBits", ";", "else", "return", "OffsetInBits", "+", "<NUM_LIT>", "-", "NextSBitOffset", ";", "}", "if", "(", "InfoKind", "==", "<STR_LIT>", ")", "{", "DIDerivedType", "*", "MemberTy", "=", "nullptr", ";", "bool", "IsBitField", "=", "false", ";", "uint32_t", "SizeInBits", ";", "if", "(", "Tag", "==", "dwarf", "::", "DW_TAG_array_type", ")", "{", "auto", "*", "EltTy", "=", "stripQualifiers", "(", "CTy", "->", "getBaseType", "(", ")", ")", ";", "SizeInBits", "=", "calcArraySize", "(", "CTy", ",", "<NUM_LIT>", ")", "*", "EltTy", "->", "getSizeInBits", "(", ")", ";", "}", "else", "{", "MemberTy", "=", "cast", "<", "DIDerivedType", ">", "(", "CTy", "->", "getElements", "(", ")", "[", "AccessIndex", "]", ")", ";", "SizeInBits", "=", "MemberTy", "->", "getSizeInBits", "(", ")", ";", "IsBitField", "=", "MemberTy", "->", "isBitField", "(", ")", ";", "}", "if", "(", "!", "IsBitField", ")", "{", "if", "(", "SizeInBits", ">", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", "-", "SizeInBits", ";", "}", "unsigned", "SBitOffset", ",", "NextSBitOffset", ";", "GetStorageBitRange", "(", "MemberTy", ",", "RecordAlignment", ",", "SBitOffset", ",", "NextSBitOffset", ")", ";", "if", "(", "NextSBitOffset", "-", "SBitOffset", ">", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", "-", "SizeInBits", ";"], "ground_truth": ["}"], "File": "BPFAbstractMemberAccess", "Func": "GetFieldInfo", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7415, "Length": 375, "Cover_Rate": 0.43655413271245636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getMaxNumSGPRs", "(", "unsigned", "WavesPerEU", ",", "bool", "Addressable", ")", "const", "{"], "ground_truth": ["return", "<STR_LIT>", "::", "getMaxNumSGPRs", "(", "this", ",", "WavesPerEU", ",", "Addressable", ")", ";"], "File": "AMDGPUSubtarget101", "Func": "getMaxNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7416, "Length": 23, "Cover_Rate": 0.8846153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "AMDGPUAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "setForcedEncodingSize", "(", "<NUM_LIT>", ")", ";", "if", "(", "Name", ".", "endswith", "(", "<STR_LIT>", ")", ")", "setForcedEncodingSize", "(", "<NUM_LIT>", ")", ";", "else", "if", "(", "Name", ".", "endswith", "(", "<STR_LIT>", ")", ")", "setForcedEncodingSize", "(", "<NUM_LIT>", ")", ";", "Operands", ".", "push_back", "(", "AMDGPUOperand", "::", "CreateToken", "(", "Name", ",", "NameLoc", ")", ")", ";", "while", "(", "!", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "AMDGPUAsmParser", "::", "OperandMatchResultTy", "Res", "=", "parseOperand", "(", "Operands", ",", "Name", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["switch", "(", "Res", ")", "{"], "File": "AMDGPUAsmParser18", "Func": "ParseInstruction", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7417, "Length": 119, "Cover_Rate": 0.5776699029126213, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "ValVT", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "switch", "(", "ValVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "<STR_LIT>", ":", "return", "LowerSTOREi1", "(", "Op", ",", "DAG", ")", ";", "default", ":"], "ground_truth": ["if", "(", "ValVT", ".", "isVector", "(", ")", ")", "return", "LowerSTOREVector", "(", "Op", ",", "DAG", ")", ";"], "File": "NVPTXISelLowering32", "Func": "LowerSTORE", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7418, "Length": 54, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "aarch64_init_simd_builtins", "(", "void", ")", "{", "if", "(", "aarch64_simd_builtins_initialized_p", ")", "return", ";", "aarch64_simd_builtins_initialized_p", "=", "true", ";", "aarch64_init_simd_builtin_types", "(", ")", ";"], "ground_truth": ["aarch64_init_simd_builtin_scalar_types", "(", ")", ";"], "File": "aarch64-builtins", "Func": "aarch64_init_simd_builtins", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7419, "Length": 24, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["return", "-", "<NUM_LIT>", ";"], "File": "TGSICFGStructurizer", "Func": "getBranchOpcode", "Target": "TGSI", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7420, "Length": 18, "Cover_Rate": 0.4864864864864865, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ABI", ".", "IsCheriPureCap", "(", ")", ")", "{", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "<STR_LIT>", ",", "getRegClassFor", "(", "CapType", ")", ")", ";", "const", "Value", "*", "SV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";", "SV", "=", "SV", "->", "stripPointerCasts", "(", ")", ";", "assert", "(", "isCheriPointer", "(", "SV", "->", "getType", "(", ")", ",", "&", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["SDValue", "CapAddr", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "MipsISelLowering66", "Func": "lowerVASTART", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7421, "Length": 93, "Cover_Rate": 0.36046511627906974, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "m32c_compare_redundant", "(", "insn", ",", "operands", ")", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "return", "templ", ";", "}"], "ground_truth": ["fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "templ", "+", "<NUM_LIT>", ")", ";"], "File": "m32c", "Func": "m32c_output_compare", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7422, "Length": 32, "Cover_Rate": 0.41025641025641024, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFStreamer", "*", "S", "=", "new", "<ISA_LIT>ELFStreamer", "(", "Context", ",", "std", "::", "move", "(", "TAB", ")", ",", "std", "::", "move", "(", "OW", ")", ",", "std", "::", "move", "(", "Emitter", ")", ",", "IsThumb", ")", ";", "S", "->", "getAssembler", "(", ")", ".", "setELFHeaderEFlags", "(", "ELF", "::", "EF_<ISA_LIT>_EABI_VER5", ")", ";"], "ground_truth": ["if", "(", "RelaxAll", ")", "S", "->", "getAssembler", "(", ")", ".", "setRelaxAll", "(", "true", ")", ";"], "File": "ARMELFStreamer14", "Func": "createARMELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7423, "Length": 61, "Cover_Rate": 0.5865384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_vcvtpd2ph128_mask", "(", "(", "__v2df", ")", "__A", ",", "_mm_setzero_ph", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16vlintrin", "Func": "_mm_cvtpd_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7424, "Length": 20, "Cover_Rate": 0.5128205128205128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_note", "(", "NOTE_INSN_PROLOGUE_END", ")", ";", "fnaddr", "=", "XEXP", "(", "DECL_RTL", "(", "function", ")", ",", "<NUM_LIT>", ")", ";", "use_sibcall_p", "=", "(", "mips_function_ok_for_sibcall", "(", "function", ",", "NULL", ")", "&&", "const_call_insn_operand", "(", "fnaddr", ",", "Pmode", ")", ")", ";", "if", "(", "!", "use_sibcall_p", "&&", "(", "mips_got_symbol_type_p", "(", "mips_classify_symbol", "(", "fnaddr", ",", "SYMBOL_CONTEXT_LEA", ")", ")", ")", ")", "{", "cfun", "->", "machine", "->", "global_pointer", "=", "TARGET_CALL_SAVED_GP", "?", "<NUM_LIT>", ":", "GLOBAL_POINTER_REGNUM", ";", "cfun", "->", "machine", "->", "must_initialize_gp_p", "=", "true", ";", "SET_REGNO", "(", "pic_offset_table_rtx", ",", "cfun", "->", "machine", "->", "global_pointer", ")", ";", "mips_emit_loadgp", "(", ")", ";", "}", "temp1", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "temp2", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "if", "(", "aggregate_value_p", "(", "TREE_TYPE", "(", "TREE_TYPE", "(", "function", ")", ")", ",", "function", ")", ")", "this_rtx", "=", "gen_rtx_REG", "(", "Pmode", ",", "GP_ARG_FIRST", "+", "<NUM_LIT>", ")", ";", "else", "this_rtx", "=", "gen_rtx_REG", "(", "Pmode", ",", "GP_ARG_FIRST", ")", ";", "if", "(", "delta", "!=", "<NUM_LIT>", ")", "{", "rtx", "offset", "=", "GEN_INT", "(", "delta", ")", ";", "if", "(", "!", "SMALL_OPERAND", "(", "delta", ")", ")", "{", "mips_emit_move", "(", "temp1", ",", "offset", ")", ";", "offset", "=", "temp1", ";", "}", "emit_insn", "(", "gen_add3_insn", "(", "this_rtx", ",", "this_rtx", ",", "offset", ")", ")", ";", "}", "if", "(", "vcall_offset", "!=", "<NUM_LIT>", ")", "{", "rtx", "addr", ";", "mips_emit_move", "(", "temp1", ",", "gen_rtx_MEM", "(", "Pmode", ",", "this_rtx", ")", ")", ";", "addr", "=", "mips_add_offset", "(", "temp2", ",", "temp1", ",", "vcall_offset", ")", ";", "mips_emit_move", "(", "temp1", ",", "gen_rtx_MEM", "(", "Pmode", ",", "addr", ")", ")", ";", "emit_insn", "(", "gen_add3_insn", "(", "this_rtx", ",", "this_rtx", ",", "temp1", ")", ")", ";", "}", "if", "(", "use_sibcall_p", ")", "{", "insn", "=", "emit_call_insn", "(", "gen_sibcall_internal", "(", "fnaddr", ",", "const0_rtx", ")", ")", ";", "SIBLING_CALL_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}", "else", "{", "if", "(", "TARGET_USE_PIC_FN_ADDR_REG", "&&", "!", "TARGET_MIPS16", "&&", "!", "mips_dangerous_for_la25_p", "(", "fnaddr", ")", ")", "temp1", "=", "gen_rtx_REG", "(", "Pmode", ",", "PIC_FUNCTION_ADDR_REGNUM", ")", ";", "mips_load_call_address", "(", "MIPS_CALL_SIBCALL", ",", "temp1", ",", "fnaddr", ")", ";", "if", "(", "TARGET_USE_PIC_FN_ADDR_REG", "&&", "REGNO", "(", "temp1", ")", "!=", "PIC_FUNCTION_ADDR_REGNUM", ")", "mips_emit_move", "(", "gen_rtx_REG", "(", "Pmode", ",", "PIC_FUNCTION_ADDR_REGNUM", ")", ",", "temp1", ")", ";", "emit_jump_insn", "(", "gen_indirect_jump", "(", "temp1", ")", ")", ";", "}", "insn", "=", "get_insns", "(", ")", ";", "split_all_insns_noflow", "(", ")", ";", "mips16_lay_out_constants", "(", "true", ")", ";", "shorten_branches", "(", "insn", ")", ";", "assemble_start_function", "(", "thunk_fndecl", ",", "fnname", ")", ";", "final_start_function", "(", "insn", ",", "file", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["final", "(", "insn", ",", "file", ",", "<NUM_LIT>", ")", ";"], "File": "mips", "Func": "mips_output_mi_thunk", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7425, "Length": 385, "Cover_Rate": 0.8442982456140351, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__b", "=", "(", "__vector", "signed", "int", ")", "vec_splats", "(", "__m2", ")", ";", "__c", "=", "(", "__vector", "signed", "int", ")", "vec_cmpeq", "(", "__a", ",", "__b", ")", ";", "return", "(", "__m64", ")", "(", "(", "__vector", "long", "long", ")", "__c", ")", "[", "<NUM_LIT>", "]", ";", "__m64_union", "__mu1", ",", "__mu2", ",", "__res", ";", "__mu1", ".", "as_m64", "=", "__m1", ";", "__mu2", ".", "as_m64", "=", "__m2", ";", "__res", ".", "as_int", "[", "<NUM_LIT>", "]", "=", "(", "__mu1", ".", "as_int", "[", "<NUM_LIT>", "]", "==", "__mu2", ".", "as_int", "[", "<NUM_LIT>", "]", ")", "?", "-", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "__res", ".", "as_int", "[", "<NUM_LIT>", "]", "=", "(", "__mu1", ".", "as_int", "[", "<NUM_LIT>", "]", "==", "__mu2", ".", "as_int", "[", "<NUM_LIT>", "]", ")", "?", "-", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["return", "(", "__m64", ")", "__res", ".", "as_m64", ";"], "File": "mmintrin2", "Func": "_mm_cmpeq_pi32", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7426, "Length": 125, "Cover_Rate": 0.7396449704142012, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Outs", ",", "LLVMContext", "&", "Context", ")", "const", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "MF", ",", "RVLocs", ",", "Context", ")", ";", "return", "CCInfo", ".", "CheckReturn", "(", "Outs", ",", "RetCC_<ISA_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)4", "Func": "CanLowerReturn", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7427, "Length": 64, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Result", "=", "DAG", ".", "getTargetBlockAddress", "(", "BA", ",", "PtrVT", ",", "Offset", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "Result", ")", ";"], "ground_truth": ["return", "Result", ";"], "File": "SystemZISelLowering (2)", "Func": "lowerBlockAddress", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7428, "Length": 32, "Cover_Rate": 0.3855421686746988, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTargetMachine", "<", "<ISA_LIT>leTargetMachine", ">", "Z", "(", "getTheARM64Target", "(", ")", ")", ";", "auto", "PR", "=", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeGlobalISel", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>A53Fix835769Pass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>A57FPLoadBalancingPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>AdvSIMDScalarPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>CollectLOHPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>ConditionalComparesPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>ConditionOptimizerPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>DeadRegisterDefinitionsPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>ExpandPseudoPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>LoadStoreOptPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>VectorByElementOptPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>PromoteConstantPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>RedundantCopyEliminationPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>StorePairSuppressPass", "(", "*", "PR", ")", ";", "initializeFalkorMarkStridedAccessesLegacyPass", "(", "*", "PR", ")", ";", "initializeLDTLSCleanupPass", "(", "*", "PR", ")", ";"], "ground_truth": ["}"], "File": "AArch64TargetMachine54", "Func": "LLVMInitializeAArch64Target", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7429, "Length": 117, "Cover_Rate": 0.8125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>_64GNULDBackend", "::", "setRelDynSize", "(", ")", "{", "ELFFileFormat", "*", "file_format", "=", "getOutputFormat", "(", ")", ";"], "ground_truth": ["file_format", "->", "getRelaDyn", "(", ")", ".", "setSize", "(", "m_pRelDyn", "->", "numOfRelocs", "(", ")", "*", "getRelaEntrySize", "(", ")", ")", ";"], "File": "X86LDBackend", "Func": "setRelDynSize", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7430, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getMemcpy", "(", "Chain", ",", "dl", ",", "Dst", ",", "Src", ",", "SizeNode", ",", "Flags", ".", "getByValAlign", "(", ")", ",", "false", ",", "NULL", ",", "<NUM_LIT>", ",", "NULL", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "PPCISelLowering107", "Func": "CreateCopyOfByValArgument", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7431, "Length": 33, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "moveSMRDToVALU", "(", "Inst", ",", "MRI", ",", "Worklist", ")", ";", "continue", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "splitScalar64BitBinaryOp", "(", "Worklist", ",", "Inst", ",", "<STR_LIT>", ")", ";", "Inst", "->", "eraseFromParent", "(", ")", ";", "continue", ";", "case", "<STR_LIT>", ":", "splitScalar64BitBinaryOp", "(", "Worklist", ",", "Inst", ",", "<STR_LIT>", ")", ";", "Inst", "->", "eraseFromParent", "(", ")", ";", "continue", ";", "case", "<STR_LIT>", ":", "splitScalar64BitBinaryOp", "(", "Worklist", ",", "Inst", ",", "<STR_LIT>", ")", ";", "Inst", "->", "eraseFromParent", "(", ")", ";", "continue", ";", "case", "<STR_LIT>", ":", "splitScalar64BitUnaryOp", "(", "Worklist", ",", "Inst", ",", "<STR_LIT>", ")", ";", "Inst", "->", "eraseFromParent", "(", ")", ";", "continue", ";", "case", "<STR_LIT>", ":", "splitScalar64BitBCNT", "(", "Worklist", ",", "Inst", ")", ";", "Inst", "->", "eraseFromParent", "(", ")", ";", "continue", ";", "case", "<STR_LIT>", ":", "{", "splitScalar64BitBFE", "(", "Worklist", ",", "Inst", ")", ";", "Inst", "->", "eraseFromParent", "(", ")", ";", "continue", ";", "}", "case", "<STR_LIT>", ":", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "<ISA_LIT>Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "NewOpcode", "=", "<STR_LIT>", ";", "swapOperands", "(", "Inst", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "<ISA_LIT>Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "NewOpcode", "=", "<STR_LIT>", ";", "swapOperands", "(", "Inst", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "<ISA_LIT>Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "NewOpcode", "=", "<STR_LIT>", ";", "swapOperands", "(", "Inst", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "<ISA_LIT>Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "NewOpcode", "=", "<STR_LIT>", ";", "swapOperands", "(", "Inst", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "<ISA_LIT>Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "NewOpcode", "=", "<STR_LIT>", ";", "swapOperands", "(", "Inst", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "<ISA_LIT>Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "NewOpcode", "=", "<STR_LIT>", ";", "swapOperands", "(", "Inst", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "NewOpcode", "==", "<STR_LIT>", ")", "{", "legalizeOperands", "(", "Inst", ")", ";", "continue", ";", "}", "const", "MCInstrDesc", "&", "NewDesc", "=", "get", "(", "NewOpcode", ")", ";", "Inst", "->", "setDesc", "(", "NewDesc", ")", ";", "for", "(", "unsigned", "i", "=", "Inst", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "i", ">", "<NUM_LIT>", ";", "--", "i", ")", "{", "MachineOperand", "&", "Op", "=", "Inst", "->", "getOperand", "(", "i", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "Inst", "->", "RemoveOperand", "(", "i", ")", ";", "}", "if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "{", "unsigned", "Size", "=", "(", "Opcode", "==", "<STR_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "Inst", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "Inst", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "Size", ")", ")", ";", "}", "else", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "{", "Inst", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "}"], "ground_truth": ["Inst", "->", "addImplicitDefUseOperands", "(", "*", "Inst", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ")", ";"], "File": "SIInstrInfo30", "Func": "moveToVALU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7432, "Length": 486, "Cover_Rate": 0.5955882352941176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "n_regs", ";", "if", "(", "h8300_os_task_function_p", "(", "current_function_decl", ")", ")", "return", ";", "if", "(", "h8300_monitor_function_p", "(", "current_function_decl", ")", ")", "emit_insn", "(", "gen_monitor_prologue", "(", ")", ")", ";", "if", "(", "frame_pointer_needed", ")", "{", "push", "(", "HARD_FRAME_POINTER_REGNUM", ")", ";", "emit_move_insn", "(", "hard_frame_pointer_rtx", ",", "stack_pointer_rtx", ")", ";", "}", "saved_regs", "=", "compute_saved_regs", "(", ")", ";", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "+=", "n_regs", ")", "{", "n_regs", "=", "<NUM_LIT>", ";", "if", "(", "saved_regs", "&", "(", "<NUM_LIT>", "<<", "regno", ")", ")", "{", "if", "(", "TARGET_H8300S", ")", "{", "if", "(", "(", "!", "TARGET_H8300SX", "||", "(", "regno", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "&&", "(", "(", "saved_regs", ">>", "regno", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "n_regs", "=", "<NUM_LIT>", ";", "else", "if", "(", "(", "!", "TARGET_H8300SX", "||", "(", "regno", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "&&", "(", "(", "saved_regs", ">>", "regno", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "n_regs", "=", "<NUM_LIT>", ";", "else", "if", "(", "(", "!", "TARGET_H8300SX", "||", "(", "regno", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "&&", "(", "(", "saved_regs", ">>", "regno", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "n_regs", "=", "<NUM_LIT>", ";", "}", "h8300_push_pop", "(", "regno", ",", "n_regs", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "}"], "ground_truth": ["h8300_emit_stack_adjustment", "(", "-", "<NUM_LIT>", ",", "round_frame_size", "(", "get_frame_size", "(", ")", ")", ")", ";"], "File": "h83003", "Func": "h8300_expand_prologue", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7433, "Length": 207, "Cover_Rate": 0.9409090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_movedup_pd", "(", "__m128d", "__X", ")", "{"], "ground_truth": ["return", "_mm_shuffle_pd", "(", "__X", ",", "__X", ",", "_MM_SHUFFLE2", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";"], "File": "pmmintrin", "Func": "_mm_movedup_pd", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7434, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "StringRef", "IFlagsStr", "=", "Tok", ".", "getString", "(", ")", ";", "unsigned", "IFlags", "=", "<NUM_LIT>", ";", "if", "(", "IFlagsStr", "!=", "<STR_LIT>", ")", "{", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "IFlagsStr", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "ground_truth": ["unsigned", "Flag", "=", "StringSwitch", "<", "unsigned", ">", "(", "IFlagsStr", ".", "substr", "(", "i", ",", "<NUM_LIT>", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "~", "<NUM_LIT>", ")", ";"], "File": "ARMAsmParser (2)5", "Func": "parseProcIFlagsOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7435, "Length": 104, "Cover_Rate": 0.5073170731707317, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Vec", "=", "concat128BitVectors", "(", "Vec", ",", "Vec", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "DAG", ",", "dl", ")", ";", "}", "else", "{", "Vec", "=", "DAG", ".", "getConstant", "(", "Ones", ",", "dl", ",", "<STR_LIT>", "(", "<STR_LIT>", ",", "NumElts", ")", ")", ";", "}"], "ground_truth": ["return", "DAG", ".", "getBitcast", "(", "VT", ",", "Vec", ")", ";"], "File": "X86ISelLowering148", "Func": "getOnesVector", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7436, "Length": 49, "Cover_Rate": 0.3181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>ReFunc", "(", ")", ":", "ModulePass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "TVMReFunc", "Func": "TVMReFunc", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7437, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "l", "*", "NumLaneElts", ",", "j", "=", "l", "*", "NumLaneElts", ";", "i", "!=", "(", "l", "+", "<NUM_LIT>", ")", "*", "NumLaneElts", ";", "i", "+=", "<NUM_LIT>", ",", "++", "j", ")", "{", "int", "BitI", "=", "Mask", "[", "i", "]", ";", "int", "BitI1", "=", "Mask", "[", "i", "+", "<NUM_LIT>", "]", ";", "if", "(", "!", "isUndefOrEqual", "(", "BitI", ",", "j", ")", ")", "return", "false", ";", "if", "(", "V2IsSplat", ")", "{", "if", "(", "!", "isUndefOrEqual", "(", "BitI1", ",", "NumElts", ")", ")", "return", "false", ";", "}", "else", "{", "if", "(", "!", "isUndefOrEqual", "(", "BitI1", ",", "j", "+", "NumElts", ")", ")", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "X86ISelLowering114", "Func": "isUNPCKLMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7438, "Length": 102, "Cover_Rate": 0.45132743362831856, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "TM", ".", "getCodeModel", "(", ")", "!=", "CodeModel", "::", "Small", "&&", "TM", ".", "getCodeModel", "(", ")", "!=", "CodeModel", "::", "Kernel", ")", "return", "NULL", ";", "unsigned", "PICBase", "=", "<NUM_LIT>", ";", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "if", "(", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "is64Bit", "(", ")", ")", "PICBase", "=", "<STR_LIT>", ";", "else", "return", "NULL", ";", "}", "MachineConstantPool", "&", "MCP", "=", "*", "MF", ".", "getConstantPool", "(", ")", ";", "const", "Type", "*", "Ty", ";", "unsigned", "Opc", "=", "LoadMI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "Ty", "=", "Type", "::", "getFloatTy", "(", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ";", "else", "if", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "Ty", "=", "Type", "::", "getDoubleTy", "(", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ";", "else", "if", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "Ty", "=", "VectorType", "::", "get", "(", "Type", "::", "getFloatTy", "(", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ",", "<NUM_LIT>", ")", ";", "else", "Ty", "=", "VectorType", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ",", "<NUM_LIT>", ")", ";", "const", "Constant", "*", "C", "=", "LoadMI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "Constant", "::", "getAllOnesValue", "(", "Ty", ")", ":", "Constant", "::", "getNullValue", "(", "Ty", ")", ";", "unsigned", "CPI", "=", "MCP", ".", "getConstantPoolIndex", "(", "C", ",", "Alignment", ")", ";", "MOs", ".", "push_back", "(", "MachineOperand", "::", "CreateReg", "(", "PICBase", ",", "false", ")", ")", ";", "MOs", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "MOs", ".", "push_back", "(", "MachineOperand", "::", "CreateReg", "(", "<NUM_LIT>", ",", "false", ")", ")", ";", "MOs", ".", "push_back", "(", "MachineOperand", "::", "CreateCPI", "(", "CPI", ",", "<NUM_LIT>", ")", ")", ";", "MOs", ".", "push_back", "(", "MachineOperand", "::", "CreateReg", "(", "<NUM_LIT>", ",", "false", ")", ")", ";", "break", ";", "}"], "ground_truth": ["default", ":", "{"], "File": "X86InstrInfo12", "Func": "foldMemoryOperandImpl", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7439, "Length": 345, "Cover_Rate": 0.38290788013318533, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "SrcVT", "=", "Src", ".", "getSimpleValueType", "(", ")", ";", "MVT", "DstVT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", "&&", "DstVT", "==", "<STR_LIT>", ")", "{", "assert", "(", "!", "Subtarget", ".", "is64Bit", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Subtarget", ".", "hasBWI", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Src", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "Lo", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Lo", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Src", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "Hi", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Hi", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Lo", ",", "Hi", ")", ";", "}", "if", "(", "(", "SrcVT", "==", "<STR_LIT>", "||", "SrcVT", "==", "<STR_LIT>", ")", "&&", "DstVT", ".", "isScalarInteger", "(", ")", ")", "{", "assert", "(", "!", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "<STR_LIT>", ")", ";", "MVT", "SExtVT", "=", "SrcVT", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "V", "=", "DAG", ".", "getSExtOrTrunc", "(", "Src", ",", "DL", ",", "SExtVT", ")", ";", "V", "=", "getPMOVMSKB", "(", "DL", ",", "V", ",", "DAG", ",", "Subtarget", ")", ";", "return", "DAG", ".", "getZExtOrTrunc", "(", "V", ",", "DL", ",", "DstVT", ")", ";", "}", "assert", "(", "(", "SrcVT", "==", "<STR_LIT>", "||", "SrcVT", "==", "<STR_LIT>", "||", "SrcVT", "==", "<STR_LIT>", "||", "SrcVT", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Subtarget", ".", "hasSSE2", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "(", "DstVT", "==", "<STR_LIT>", "&&", "SrcVT", "==", "<STR_LIT>", ")", "&&", "!", "(", "DstVT", "==", "<STR_LIT>", "&&", "SrcVT", ".", "isVector", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "SrcVT", ".", "isVector", "(", ")", ")", "{", "MVT", "NewVT", "=", "<STR_LIT>", "(", "SrcVT", ".", "getVectorElementType", "(", ")", ",", "SrcVT", ".", "getVectorNumElements", "(", ")", "*", "<NUM_LIT>", ")", ";", "Src", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "NewVT", ",", "Src", ",", "DAG", ".", "getUNDEF", "(", "SrcVT", ")", ")", ";", "}", "else", "{", "assert", "(", "SrcVT", "==", "<STR_LIT>", "&&", "!", "Subtarget", ".", "is64Bit", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["Src", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Src", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "LowerBITCAST", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7440, "Length": 391, "Cover_Rate": 0.7019748653500898, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineRegisterInfo", "::", "use_iterator", "I", "=", "MRI", "->", "use_begin", "(", "Reg", ")", ";", "if", "(", "llvm", "::", "next", "(", "I", ")", "==", "MRI", "->", "use_end", "(", ")", "&&", "I", ".", "getOperand", "(", ")", ".", "getParent", "(", ")", "->", "isPHI", "(", ")", ")", "{", "MachineInstr", "*", "OnePhi", "=", "I", ".", "getOperand", "(", ")", ".", "getParent", "(", ")", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ",", "f", "=", "OnePhi", "->", "getNumOperands", "(", ")", ";", "j", "!=", "f", ";", "++", "j", ")", "{", "const", "MachineOperand", "&", "OPO", "=", "OnePhi", "->", "getOperand", "(", "j", ")", ";", "if", "(", "OPO", ".", "isReg", "(", ")", "&&", "OPO", ".", "isDef", "(", ")", ")", "{", "unsigned", "OPReg", "=", "OPO", ".", "getReg", "(", ")", ";", "MachineRegisterInfo", "::", "use_iterator", "nextJ", ";", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "J", "=", "MRI", "->", "use_begin", "(", "OPReg", ")", ",", "E", "=", "MRI", "->", "use_end", "(", ")", ";", "J", "!=", "E", ";", "J", "=", "nextJ", ")", "{", "nextJ", "=", "llvm", "::", "next", "(", "J", ")", ";", "MachineOperand", "&", "Use", "=", "J", ".", "getOperand", "(", ")", ";", "MachineInstr", "*", "UseMI", "=", "Use", ".", "getParent", "(", ")", ";", "if", "(", "MI", "!=", "UseMI", ")", "{", "return", "false", ";", "}", "}", "}", "}", "DeadPhis", ".", "push_back", "(", "OnePhi", ")", ";", "}", "else", "{"], "ground_truth": ["return", "false", ";"], "File": "PPCCTRLoops2", "Func": "isDead", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7441, "Length": 207, "Cover_Rate": 0.6742671009771987, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "context", "->", "rp", ";"], "ground_truth": ["}"], "File": "unwind-ia64", "Func": "_Unwind_GetIP", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7442, "Length": 6, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "getReturnAddressFrameIndex", "(", "SelectionDAG", "&", "DAG", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "int", "ReturnAddrIndex", "=", "FuncInfo", "->", "getRAIndex", "(", ")", ";", "if", "(", "ReturnAddrIndex", "==", "<NUM_LIT>", ")", "{", "uint64_t", "SlotSize", "=", "TD", "->", "getPointerSize", "(", ")", ";"], "ground_truth": ["ReturnAddrIndex", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "SlotSize", ",", "-", "SlotSize", ",", "false", ",", "false", ")", ";"], "File": "X86ISelLowering144", "Func": "getReturnAddressFrameIndex", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7443, "Length": 78, "Cover_Rate": 0.7878787878787878, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Ws1", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Ws2", ")", ".", "addReg", "(", "Ws1", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Ws2", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";"], "File": "MipsSEISelLowering (2)", "Func": "emitFEXP2_D_1", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7444, "Length": 95, "Cover_Rate": 0.49222797927461137, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "trace", "(", ")", "const", "{", "return", "Trace", ";"], "ground_truth": ["}"], "File": "RDFCopy", "Func": "trace", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7445, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isAISrcF16", "(", ")", "||", "isAISrcB32", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isAISrcV2F16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7446, "Length": 10, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterInfo", "&", "TRI", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";"], "ground_truth": ["for", "(", "int", "I", "=", "<NUM_LIT>", ";", "I", "<", "<NUM_LIT>", ";", "++", "I", ")", "ISRDataRegFI", "[", "I", "]", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "CreateStackObject", "(", "TRI", ".", "getSpillSize", "(", "RC", ")", ",", "TRI", ".", "getSpillAlignment", "(", "RC", ")", ",", "false", ")", ";"], "File": "MipsMachineFunction12", "Func": "createISRRegFI", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7447, "Length": 60, "Cover_Rate": 0.7792207792207793, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "cost", "+=", "inline_memory_move_cost", "(", "mode", ",", "class1", ",", "<NUM_LIT>", ")", ";", "cost", "+=", "inline_memory_move_cost", "(", "mode", ",", "class2", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_MODE_BITSIZE", "(", "mode", ")", ">", "BITS_PER_WORD", "&&", "TARGET_MEMORY_MISMATCH_STALL", "&&", "targetm", ".", "class_max_nregs", "(", "class1", ",", "mode", ")", ">", "targetm", ".", "class_max_nregs", "(", "class2", ",", "mode", ")", ")", "cost", "+=", "<NUM_LIT>", ";", "if", "(", "(", "MMX_CLASS_P", "(", "class1", ")", "&&", "MAYBE_FLOAT_CLASS_P", "(", "class2", ")", ")", "||", "(", "MMX_CLASS_P", "(", "class2", ")", "&&", "MAYBE_FLOAT_CLASS_P", "(", "class1", ")", ")", ")", "cost", "+=", "<NUM_LIT>", ";", "return", "cost", ";", "}", "if", "(", "MMX_CLASS_P", "(", "class1", ")", "!=", "MMX_CLASS_P", "(", "class2", ")", ")", "gcc_unreachable", "(", ")", ";", "if", "(", "SSE_CLASS_P", "(", "class1", ")", "!=", "SSE_CLASS_P", "(", "class2", ")", ")", "return", "(", "SSE_CLASS_P", "(", "class1", ")", "?", "ix86_cost", "->", "hard_register", ".", "sse_to_integer", ":", "ix86_cost", "->", "hard_register", ".", "integer_to_sse", ")", ";", "if", "(", "MASK_CLASS_P", "(", "class1", ")", "!=", "MASK_CLASS_P", "(", "class2", ")", ")", "{", "return", "(", "MASK_CLASS_P", "(", "class1", ")", "?", "ix86_cost", "->", "hard_register", ".", "mask_to_integer", ":", "ix86_cost", "->", "hard_register", ".", "integer_to_mask", ")", ";", "}", "if", "(", "MASK_CLASS_P", "(", "class1", ")", "&&", "MASK_CLASS_P", "(", "class2", ")", ")", "return", "ix86_cost", "->", "hard_register", ".", "mask_move", ";", "if", "(", "MAYBE_FLOAT_CLASS_P", "(", "class1", ")", ")", "return", "ix86_cost", "->", "hard_register", ".", "fp_move", ";", "if", "(", "MAYBE_SSE_CLASS_P", "(", "class1", ")", ")", "{", "if", "(", "GET_MODE_BITSIZE", "(", "mode", ")", "<=", "<NUM_LIT>", ")", "return", "ix86_cost", "->", "hard_register", ".", "xmm_move", ";", "if", "(", "GET_MODE_BITSIZE", "(", "mode", ")", "<=", "<NUM_LIT>", ")", "return", "ix86_cost", "->", "hard_register", ".", "ymm_move", ";", "return", "ix86_cost", "->", "hard_register", ".", "zmm_move", ";", "}", "if", "(", "MAYBE_MMX_CLASS_P", "(", "class1", ")", ")", "return", "ix86_cost", "->", "hard_register", ".", "mmx_move", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "i386", "Func": "ix86_register_move_cost", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7448, "Length": 270, "Cover_Rate": 0.8359133126934984, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_cmpgt_epi32_mask", "(", "__mmask8", "__U", ",", "__m256i", "__A", ",", "__m256i", "__B", ")", "{"], "ground_truth": ["return", "(", "__mmask8", ")", "__builtin_ia32_pcmpgtd256_mask", "(", "(", "__v8si", ")", "__A", ",", "(", "__v8si", ")", "__B", ",", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_mask_cmpgt_epi32_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7449, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "FK_Data_2", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "FK_Data_4", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "ARMAsmBackend18", "Func": "getFixupKindNumBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7450, "Length": 84, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "getRRMOpcodeVariant", "(", "unsigned", "Opcode", ")", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "DLXRegisterInfo", "Func": "getRRMOpcodeVariant", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7451, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "<ISA_LIT>Operand", "const", "&", "Op", "=", "(", "<ISA_LIT>Operand", "const", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ";", "if", "(", "Op", ".", "getStartLoc", "(", ")", "!=", "SMLoc", "(", ")", ")", "{", "ErrorLoc", "=", "Op", ".", "getStartLoc", "(", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "MCS51AsmParser", "Func": "invalidOperand", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7452, "Length": 43, "Cover_Rate": 0.36134453781512604, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "InChain", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "VAListPtr", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "PtrVT", "=", "VAListPtr", ".", "getValueType", "(", ")", ";", "const", "Value", "*", "SV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";", "SDLoc", "DL", "(", "Node", ")", ";", "SDValue", "VAList", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "InChain", ",", "VAListPtr", ",", "MachinePointerInfo", "(", "SV", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["SDValue", "NextPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "VAList", ",", "DAG", ".", "getIntPtrConstant", "(", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", ")", ";"], "File": "SparcISelLowering101", "Func": "LowerVAARG", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7453, "Length": 115, "Cover_Rate": 0.5133928571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "return", "NO_REGS", ";", "}", "if", "(", "pa_symbolic_expression_p", "(", "x", ")", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "HIGH", ")", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "flag_pic", "||", "!", "read_only_operand", "(", "x", ",", "VOIDmode", ")", ")", "{", "switch", "(", "mode", ")", "{", "case", "E_SImode", ":", "sri", "->", "icode", "=", "CODE_FOR_reload_insi_r1", ";", "break", ";", "case", "E_DImode", ":", "sri", "->", "icode", "=", "CODE_FOR_reload_indi_r1", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "return", "NO_REGS", ";", "}", "}", "if", "(", "regno", ">=", "FIRST_PSEUDO_REGISTER", "||", "GET_CODE", "(", "x", ")", "==", "SUBREG", ")", "regno", "=", "true_regnum", "(", "x", ")", ";", "if", "(", "(", "regno", ">=", "FIRST_PSEUDO_REGISTER", "||", "regno", "==", "-", "<NUM_LIT>", ")", "&&", "FP_REG_CLASS_P", "(", "rclass", ")", ")", "{", "if", "(", "MEM_P", "(", "x", ")", ")", "{", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "IS_INDEX_ADDR_P", "(", "x", ")", ")", "return", "NO_REGS", ";", "}", "sri", "->", "icode", "=", "(", "in_p", "?", "direct_optab_handler", "(", "reload_in_optab", ",", "mode", ")", ":", "direct_optab_handler", "(", "reload_out_optab", ",", "mode", ")", ")", ";", "return", "NO_REGS", ";"], "ground_truth": ["}"], "File": "pa", "Func": "pa_secondary_reload", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7454, "Length": 184, "Cover_Rate": 0.4125560538116592, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getToken", "(", ")", "const", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "{", "}", ";"], "File": "J2AsmParser", "Func": "getToken", "Target": "J2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7455, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "NONJUMP_INSN_P", "(", "next", ")", ")", "return", "false", ";", "set", "=", "single_set", "(", "top", ")", ";", "if", "(", "!", "set", ")", "return", "false", ";", "set", "=", "single_set", "(", "next", ")", ";", "if", "(", "!", "set", ")", "return", "false", ";", "if", "(", "INSN_PRIORITY_KNOWN", "(", "top", ")", "&&", "INSN_PRIORITY_KNOWN", "(", "next", ")", ")", "{", "if", "(", "INSN_PRIORITY", "(", "top", ")", "!=", "INSN_PRIORITY", "(", "next", ")", ")", "return", "false", ";", "FOR_EACH_DEP", "(", "top", ",", "SD_LIST_RES_BACK", ",", "sd_it", ",", "dep", ")", "{", "rtx", "pro", ";", "pro", "=", "DEP_PRO", "(", "dep", ")", ";", "if", "(", "!", "NONDEBUG_INSN_P", "(", "pro", ")", ")", "continue", ";", "if", "(", "INSN_TICK", "(", "pro", ")", ">", "clock1", ")", "clock1", "=", "INSN_TICK", "(", "pro", ")", ";", "}", "FOR_EACH_DEP", "(", "next", ",", "SD_LIST_RES_BACK", ",", "sd_it", ",", "dep", ")", "{", "rtx", "pro", ";", "pro", "=", "DEP_PRO", "(", "dep", ")", ";", "if", "(", "!", "NONDEBUG_INSN_P", "(", "pro", ")", ")", "continue", ";", "if", "(", "INSN_TICK", "(", "pro", ")", ">", "clock2", ")", "clock2", "=", "INSN_TICK", "(", "pro", ")", ";", "}", "if", "(", "clock1", "==", "clock2", ")", "{", "enum", "attr_memory", "memory1", ",", "memory2", ";", "memory1", "=", "get_attr_memory", "(", "top", ")", ";", "memory2", "=", "get_attr_memory", "(", "next", ")", ";", "if", "(", "memory2", "==", "MEMORY_LOAD", "&&", "memory1", "!=", "MEMORY_LOAD", ")", "return", "true", ";", "}"], "ground_truth": ["return", "(", "bool", ")", "(", "clock2", "<", "clock1", ")", ";"], "File": "x86-tune-sched-atom", "Func": "swap_top_of_ready_list", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7456, "Length": 216, "Cover_Rate": 0.6605504587155964, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isProfitableForNoCSROpt", "(", "const", "Function", "&", "F", ")", "const", "override", "{"], "ground_truth": ["return", "false", ";"], "File": "ARMFrameLowering15", "Func": "isProfitableForNoCSROpt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7457, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "auto", "*", "Store", "=", "dyn_cast", "<", "StoreInst", ">", "(", "V", ")", ")", "return", "LessOrEqualTypeSize", "(", "Store", "->", "getValueOperand", "(", ")", ")", ";", "if", "(", "auto", "*", "Return", "=", "dyn_cast", "<", "ReturnInst", ">", "(", "V", ")", ")", "return", "LessOrEqualTypeSize", "(", "Return", "->", "getReturnValue", "(", ")", ")", ";", "if", "(", "auto", "*", "ZExt", "=", "dyn_cast", "<", "ZExtInst", ">", "(", "V", ")", ")", "return", "GreaterThanTypeSize", "(", "ZExt", ")", ";", "if", "(", "auto", "*", "Switch", "=", "dyn_cast", "<", "SwitchInst", ">", "(", "V", ")", ")", "return", "LessThanTypeSize", "(", "Switch", "->", "getCondition", "(", ")", ")", ";", "if", "(", "auto", "*", "ICmp", "=", "dyn_cast", "<", "ICmpInst", ">", "(", "V", ")", ")", "return", "ICmp", "->", "isSigned", "(", ")", "||", "LessThanTypeSize", "(", "ICmp", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "isa", "<", "CallInst", ">", "(", "V", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeGenPrepare10", "Func": "isSink", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7458, "Length": 133, "Cover_Rate": 0.9366197183098591, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_64BIT", ")", "return", "false", ";", "return", "(", "decl", "&&", "!", "TREE_PUBLIC", "(", "decl", ")", ")", ";"], "ground_truth": ["}"], "File": "pa3", "Func": "pa_function_ok_for_sibcall", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7459, "Length": 19, "Cover_Rate": 0.3877551020408163, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Kind", ")", "{", "case", "Register", ":", "Reg", "=", "o", ".", "Reg", ";", "break", ";", "case", "Immediate", ":", "Imm", "=", "o", ".", "Imm", ";", "break", ";"], "ground_truth": ["case", "Token", ":"], "File": "OR1KAsmParser", "Func": "OR1KOperand", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7460, "Length": 30, "Cover_Rate": 0.37037037037037035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "}", "case", "Match_MissingFeature", ":", "return", "Parser", ".", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "case", "Match_MnemonicFail", ":", "return", "Parser", ".", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "case", "Match_NearMisses", ":", "return", "Parser", ".", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidTiedOperand", ":", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "<NUM_LIT>", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Parser", ".", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "ErrorLoc", "=", "Operands", "[", "ErrorInfo", "]", "->", "getStartLoc", "(", ")", ";"], "ground_truth": ["if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";"], "File": "WebAssemblyAsmParser19", "Func": "MatchAndEmitInstruction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7461, "Length": 106, "Cover_Rate": 0.39114391143911437, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "PredicatedBlock", "*", ">", "SPScope", "::", "getFcfgBlocks", "(", ")", "const", "{", "auto", "result", "=", "getScopeBlocks", "(", ")", ";"], "ground_truth": ["auto", "subheaders", "=", "Priv", "->", "getSubheaders", "(", ")", ";"], "File": "SPScope", "Func": "getFcfgBlocks", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 7462, "Length": 30, "Cover_Rate": 0.5263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "VariadicStackIdx", ";"], "ground_truth": ["}"], "File": "AArch64MachineFunctionInfo6", "Func": "getVariadicStackIdx", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7463, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isSimpleIndexCalc", "(", "*", "I", ",", "EntryReg", ",", "BaseReg", ")", ")", "{", "RemovableAdd", "=", "&", "*", "I", ";", "break", ";", "}", "for", "(", "unsigned", "K", "=", "<NUM_LIT>", ",", "E", "=", "I", "->", "getNumOperands", "(", ")", ";", "K", "!=", "E", ";", "++", "K", ")", "{", "const", "MachineOperand", "&", "MO", "=", "I", "->", "getOperand", "(", "K", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "BaseReg", ")", "return", "false", ";", "if", "(", "MO", ".", "isUse", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "BaseReg", ")", "{", "BaseRegKill", "=", "BaseRegKill", "||", "MO", ".", "isKill", "(", ")", ";", "CanDeleteLEA", "=", "false", ";", "}", "}", "}", "if", "(", "!", "RemovableAdd", ")", "return", "true", ";", "for", "(", "++", "I", ";", "&", "*", "I", "!=", "JumpMI", ";", "++", "I", ")", "{", "for", "(", "unsigned", "K", "=", "<NUM_LIT>", ",", "E", "=", "I", "->", "getNumOperands", "(", ")", ";", "K", "!=", "E", ";", "++", "K", ")", "{", "const", "MachineOperand", "&", "MO", "=", "I", "->", "getOperand", "(", "K", ")", ";"], "ground_truth": ["if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", ")", "continue", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "preserveBaseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7464, "Length": 204, "Cover_Rate": 0.5298701298701298, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HasLEB128", "=", "true", ";", "PrivateGlobalPrefix", "=", "<STR_LIT>", ";", "LCOMMDirectiveAlignmentType", "=", "LCOMM", "::", "ByteAlignment", ";", "InlineAsmStart", "=", "<STR_LIT>", ";", "InlineAsmEnd", "=", "<STR_LIT>", ";", "ZeroDirective", "=", "<STR_LIT>", ";", "AscizDirective", "=", "<STR_LIT>", ";", "SupportsDebugInformation", "=", "true", ";"], "ground_truth": ["UsesELFSectionDirectiveForBSS", "=", "true", ";"], "File": "HexagonMCAsmInfo20", "Func": "HexagonMCAsmInfo", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7465, "Length": 38, "Cover_Rate": 0.5205479452054794, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>Target", "(", ")", "{", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "X", "(", "The<ISA_LIT>Target", ")", ";"], "ground_truth": ["}"], "File": "HexagonTargetMachine (2)", "Func": "LLVMInitializeHexagonTarget", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7466, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "R", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Amt", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Opcode", "=", "Op", ".", "getOpcode", "(", ")", ";", "unsigned", "EltSizeInBits", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "Subtarget", ".", "hasAVX512", "(", ")", ")", "{", "APInt", "UndefElts", ";", "SmallVector", "<", "APInt", ",", "<NUM_LIT>", ">", "EltBits", ";", "if", "(", "getTargetConstantBitsFromNode", "(", "Amt", ",", "EltSizeInBits", ",", "UndefElts", ",", "EltBits", ")", ")", "{", "if", "(", "!", "UndefElts", "&&", "llvm", "::", "all_of", "(", "EltBits", ",", "[", "EltBits", "]", "(", "APInt", "&", "V", ")", "{", "return", "EltBits", "[", "<NUM_LIT>", "]", "==", "V", ";", "}", ")", ")", "{", "unsigned", "Op", "=", "(", "Opcode", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "uint64_t", "RotateAmt", "=", "EltBits", "[", "<NUM_LIT>", "]", ".", "urem", "(", "EltSizeInBits", ")", ";", "return", "DAG", ".", "getNode", "(", "Op", ",", "DL", ",", "VT", ",", "R", ",", "DAG", ".", "getConstant", "(", "RotateAmt", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "}", "}", "return", "Op", ";", "}", "assert", "(", "VT", ".", "isVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Subtarget", ".", "hasXOP", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "Opcode", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "VT", ".", "is256BitVector", "(", ")", ")", "return", "Lower256IntArith", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["assert", "(", "VT", ".", "is128BitVector", "(", ")", "&&", "<STR_LIT>", ")", ";"], "File": "X86ISelLowering102", "Func": "LowerRotate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7467, "Length": 221, "Cover_Rate": 0.6350574712643678, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "parseHwregBody", "(", "OperandInfoTy", "&", "HwReg", ",", "OperandInfoTy", "&", "Offset", ",", "OperandInfoTy", "&", "Width", ")", "{", "using", "namespace", "llvm", "::", "<STR_LIT>", ";", "HwReg", ".", "Loc", "=", "getLoc", "(", ")", ";"], "ground_truth": ["if", "(", "isToken", "(", "AsmToken", "::", "Identifier", ")", "&&", "(", "HwReg", ".", "Id", "=", "getHwregId", "(", "getTokenStr", "(", ")", ")", ")", ">=", "<NUM_LIT>", ")", "{"], "File": "AMDGPUAsmParser1", "Func": "parseHwregBody", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7468, "Length": 57, "Cover_Rate": 0.3220338983050847, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "emitConditionalComparison", "(", "SDValue", "LHS", ",", "SDValue", "RHS", ",", "<STR_LIT>", "CC", ",", "SDValue", "CCOp", ",", "SDValue", "Condition", ",", "unsigned", "NZCV", ",", "SDLoc", "DL", ",", "SelectionDAG", "&", "DAG", ")", "{", "unsigned", "Opcode", "=", "<NUM_LIT>", ";", "if", "(", "LHS", ".", "getValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "RHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "SubOp0", "=", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "const", "ConstantSDNode", "*", "SubOp0C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "SubOp0", ")", ")", "if", "(", "SubOp0C", "->", "isNullValue", "(", ")", "&&", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", ")", ")", "{"], "ground_truth": ["Opcode", "=", "<STR_LIT>", ";"], "File": "AArch64ISelLowering1", "Func": "emitConditionalComparison", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7469, "Length": 111, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "const", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ")", ".", "addOperand", "(", "Cond", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "Cond", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "MIB", ".", "addImm", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["MIB", ".", "addMBB", "(", "TBB", ")", ";"], "File": "AArch64InstrInfo1", "Func": "instantiateCondBranch", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7470, "Length": 66, "Cover_Rate": 0.4748201438848921, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Z80SelectionDAGInfo", "*", "getSelectionDAGInfo", "(", ")", "const", "override", "{", "return", "&", "TSInfo", ";"], "ground_truth": ["}"], "File": "GBZ80Subtarget", "Func": "getSelectionDAGInfo", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7471, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{"], "ground_truth": ["return", "LowerOperationWrapper", "(", "N", ",", "Results", ",", "DAG", ")", ";"], "File": "MipsISelLowering (2)", "Func": "ReplaceNodeResults", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7472, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>FrameToArgsOffsetEliminationPass", "(", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "XCoreTargetMachine1", "Func": "addPreEmitPass", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7473, "Length": 10, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask3_fmaddsub_ps", "(", "__m256", "__A", ",", "__m256", "__B", ",", "__m256", "__C", ",", "__mmask8", "__U", ")", "{", "return", "(", "__m256", ")", "__builtin_ia32_vfmaddsubps256_mask3", "(", "(", "__v8sf", ")", "__A", ",", "(", "__v8sf", ")", "__B", ",", "(", "__v8sf", ")", "__C", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_mask3_fmaddsub_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7474, "Length": 56, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint8x16_t", ")", "__builtin_neon_vqsubuv16qi", "(", "(", "int8x16_t", ")", "__a", ",", "(", "int8x16_t", ")", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vqsubq_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7475, "Length": 18, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "A", ".", "getAliasee", "(", ")", ")", ")", "{", "A", ".", "replaceAllUsesWith", "(", "F", ")", ";", "AliasesToRemove", ".", "push_back", "(", "&", "A", ")", ";", "}", "}", "for", "(", "GlobalAlias", "*", "A", ":", "AliasesToRemove", ")", "{", "A", "->", "eraseFromParent", "(", ")", ";", "}", "for", "(", "Function", "&", "F", ":", "M", ")", "{", "if", "(", "!", "F", ".", "hasLocalLinkage", "(", ")", "&&", "!", "F", ".", "isDeclaration", "(", ")", "&&", "!", "F", ".", "use_empty", "(", ")", "&&", "!", "F", ".", "hasFnAttribute", "(", "Attribute", "::", "NoInline", ")", ")", "FuncsToClone", ".", "push_back", "(", "&", "F", ")", ";", "}", "for", "(", "Function", "*", "F", ":", "FuncsToClone", ")", "{", "ValueToValueMapTy", "VMap", ";"], "ground_truth": ["Function", "*", "NewFunc", "=", "CloneFunction", "(", "F", ",", "VMap", ")", ";"], "File": "TGSIAlwaysInlinePass", "Func": "runOnModule", "Target": "TGSI", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7476, "Length": 126, "Cover_Rate": 0.5550660792951542, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "<STR_LIT>", ".", "contains", "(", "DstRegS", ",", "SrcRegS", ")", ")", "return", "false", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "unsigned", "DstRegD", "=", "TRI", "->", "getMatchingSuperReg", "(", "DstRegS", ",", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "unsigned", "SrcRegD", "=", "TRI", "->", "getMatchingSuperReg", "(", "SrcRegS", ",", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "!", "DstRegD", "||", "!", "SrcRegD", ")", "return", "false", ";", "if", "(", "!", "MI", "->", "definesRegister", "(", "DstRegD", ",", "TRI", ")", "||", "MI", "->", "readsRegister", "(", "DstRegD", ",", "TRI", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ")", "return", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MI", ")", ";", "int", "ImpDefIdx", "=", "MI", "->", "findRegisterDefOperandIdx", "(", "DstRegD", ")", ";", "if", "(", "ImpDefIdx", "!=", "-", "<NUM_LIT>", ")", "MI", "->", "RemoveOperand", "(", "ImpDefIdx", ")", ";", "MI", "->", "setDesc", "(", "get", "(", "<STR_LIT>", ")", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "DstRegD", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "SrcRegD", ")", ";", "AddDefaultPred", "(", "MachineInstrBuilder", "(", "MI", ")", ")", ";"], "ground_truth": ["MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsUndef", "(", ")", ";"], "File": "ARMBaseInstrInfo (2)4", "Func": "expandPostRAPseudo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7477, "Length": 195, "Cover_Rate": 0.5909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DisableBackwardSearch", ")", "return", "false", ";", "RegDefsUses", "RegDU", "(", "*", "MBB", ".", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "MemDefsUses", "MemDU", "(", "*", "TM", ".", "getDataLayout", "(", ")", ",", "MBB", ".", "getParent", "(", ")", "->", "getFrameInfo", "(", ")", ")", ";", "ReverseIter", "Filler", ";", "RegDU", ".", "init", "(", "*", "Slot", ")", ";", "if", "(", "!", "searchRange", "(", "MBB", ",", "ReverseIter", "(", "Slot", ")", ",", "MBB", ".", "rend", "(", ")", ",", "RegDU", ",", "MemDU", ",", "Slot", ",", "Filler", ")", ")", "return", "false", ";", "MBB", ".", "splice", "(", "std", "::", "next", "(", "Slot", ")", ",", "&", "MBB", ",", "std", "::", "next", "(", "Filler", ")", ".", "base", "(", ")", ")", ";", "MIBundleBuilder", "(", "MBB", ",", "Slot", ",", "std", "::", "next", "(", "Slot", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["++", "UsefulSlots", ";"], "File": "MipsDelaySlotFiller40", "Func": "searchBackward", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7478, "Length": 133, "Cover_Rate": 0.8807947019867549, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "GET_MODE_SIZE", "(", "mode", ")", ")", "{", "case", "<NUM_LIT>", ":", "return", "val", ">=", "<NUM_LIT>", "&&", "val", "<", "<NUM_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "val", ">=", "<NUM_LIT>", "&&", "val", "<", "<NUM_LIT>", "&&", "(", "val", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";", "default", ":", "return", "(", "val", ">=", "<NUM_LIT>", "&&", "(", "val", "+", "GET_MODE_SIZE", "(", "mode", ")", ")", "<=", "<NUM_LIT>", "&&", "(", "val", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "arm3", "Func": "thumb_legitimate_offset_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7479, "Length": 69, "Cover_Rate": 0.8518518518518519, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "RI", ".", "getCommonSubClass", "(", "MRI", ".", "getRegClass", "(", "TrueReg", ")", ",", "MRI", ".", "getRegClass", "(", "FalseReg", ")", ")", ";", "if", "(", "!", "RC", ")", "return", "false", ";", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", "||", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", "||", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "CondCycles", "=", "<NUM_LIT>", ";", "TrueCycles", "=", "<NUM_LIT>", ";", "FalseCycles", "=", "<NUM_LIT>", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "X86InstrInfo (2)1", "Func": "canInsertSelect", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7480, "Length": 91, "Cover_Rate": 0.5027624309392266, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "BlackfinDAGToDAGISel", "::", "PostprocessISelDAG", "(", ")", "{"], "ground_truth": ["FixRegisterClasses", "(", "*", "CurDAG", ")", ";"], "File": "BlackfinISelDAGToDAG", "Func": "PostprocessISelDAG", "Target": "Blackfin", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7481, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "unsigned", "ScalarSize", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "MVT", "XLenVT", "=", "Subtarget", "->", "getXLenVT", "(", ")", ";", "<ISA_LIT>VLMUL", "LMUL", "=", "getLMUL", "(", "VT", ")", ";", "SDValue", "SEW", "=", "CurDAG", "->", "getTargetConstant", "(", "ScalarSize", ",", "DL", ",", "XLenVT", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Operands", ";", "Operands", ".", "push_back", "(", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "IsStrided", ")", "{", "Operands", ".", "push_back", "(", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Operands", ".", "push_back", "(", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "Operands", ".", "push_back", "(", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "Operands", ".", "push_back", "(", "SEW", ")", ";", "Operands", ".", "push_back", "(", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "const", "<STR_LIT>", "*", "P", "=", "<STR_LIT>", "(", "IntNo", ",", "ScalarSize", ",", "static_cast", "<", "unsigned", ">", "(", "LMUL", ")", ",", "static_cast", "<", "unsigned", ">", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["SDNode", "*", "Load", "=", "CurDAG", "->", "getMachineNode", "(", "P", "->", "Pseudo", ",", "DL", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Operands", ")", ";"], "File": "RISCVISelDAGToDAG", "Func": "selectVLSEG", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7482, "Length": 183, "Cover_Rate": 0.6039603960396039, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "struct", "cgraph_node", "*", "default_node", "=", "NULL", ";", "struct", "cgraph_function_version_info", "*", "node_v", "=", "NULL", ";", "struct", "cgraph_function_version_info", "*", "first_v", "=", "NULL", ";", "tree", "dispatch_decl", "=", "NULL", ";", "struct", "cgraph_function_version_info", "*", "default_version_info", "=", "NULL", ";", "gcc_assert", "(", "fn", "!=", "NULL", "&&", "DECL_FUNCTION_VERSIONED", "(", "fn", ")", ")", ";", "if", "(", "TARGET_DEBUG_TARGET", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "get_decl_name", "(", "fn", ")", ")", ";", "node", "=", "cgraph_node", "::", "get", "(", "fn", ")", ";", "gcc_assert", "(", "node", "!=", "NULL", ")", ";", "node_v", "=", "node", "->", "function_version", "(", ")", ";", "gcc_assert", "(", "node_v", "!=", "NULL", ")", ";", "if", "(", "node_v", "->", "dispatcher_resolver", "!=", "NULL", ")", "return", "node_v", "->", "dispatcher_resolver", ";", "first_v", "=", "node_v", ";", "while", "(", "first_v", "->", "prev", "!=", "NULL", ")", "first_v", "=", "first_v", "->", "prev", ";"], "ground_truth": ["default_version_info", "=", "first_v", ";"], "File": "rs6000", "Func": "rs6000_get_function_versions_dispatcher", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7483, "Length": 127, "Cover_Rate": 0.32564102564102565, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "NumSuccessfulMatches", ">", "<NUM_LIT>", ")", "{", "char", "MatchChars", "[", "<NUM_LIT>", "]", ";", "unsigned", "NumMatches", "=", "<NUM_LIT>", ";", "if", "(", "Match1", "==", "Match_Success", ")", "MatchChars", "[", "NumMatches", "++", "]", "=", "Suffixes", "[", "<NUM_LIT>", "]", ";", "if", "(", "Match2", "==", "Match_Success", ")", "MatchChars", "[", "NumMatches", "++", "]", "=", "Suffixes", "[", "<NUM_LIT>", "]", ";", "if", "(", "Match3", "==", "Match_Success", ")", "MatchChars", "[", "NumMatches", "++", "]", "=", "Suffixes", "[", "<NUM_LIT>", "]", ";", "if", "(", "Match4", "==", "Match_Success", ")", "MatchChars", "[", "NumMatches", "++", "]", "=", "Suffixes", "[", "<NUM_LIT>", "]", ";", "SmallString", "<", "<NUM_LIT>", ">", "Msg", ";", "raw_svector_ostream", "OS", "(", "Msg", ")", ";", "OS", "<<", "<STR_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumMatches", ";", "++", "i", ")", "{", "if", "(", "i", "!=", "<NUM_LIT>", ")", "OS", "<<", "<STR_LIT>", ";", "if", "(", "i", "+", "<NUM_LIT>", "==", "NumMatches", ")", "OS", "<<", "<STR_LIT>", ";", "OS", "<<", "<STR_LIT>", "<<", "Base", "<<", "MatchChars", "[", "i", "]", "<<", "<STR_LIT>", ";", "}", "OS", "<<", "<STR_LIT>", ";", "Error", "(", "IDLoc", ",", "OS", ".", "str", "(", ")", ",", "EmptyRanges", ",", "MatchingInlineAsm", ")", ";", "return", "true", ";", "}", "if", "(", "(", "Match1", "==", "Match_MnemonicFail", ")", "&&", "(", "Match2", "==", "Match_MnemonicFail", ")", "&&", "(", "Match3", "==", "Match_MnemonicFail", ")", "&&", "(", "Match4", "==", "Match_MnemonicFail", ")", ")", "{", "if", "(", "!", "WasOriginallyInvalidOperand", ")", "{", "ArrayRef", "<", "SMRange", ">", "Ranges", "=", "MatchingInlineAsm", "?", "EmptyRanges", ":", "Op", "->", "getLocRange", "(", ")", ";", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", "+", "Base", "+", "<STR_LIT>", ",", "Ranges", ",", "MatchingInlineAsm", ")", ";", "}", "if", "(", "ErrorInfo", "!=", "~", "<NUM_LIT>", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ",", "EmptyRanges", ",", "MatchingInlineAsm", ")", ";", "<ISA_LIT>Operand", "*", "Operand", "=", "(", "<ISA_LIT>Operand", "*", ")", "Operands", "[", "ErrorInfo", "]", ";", "if", "(", "Operand", "->", "getStartLoc", "(", ")", ".", "isValid", "(", ")", ")", "{", "SMRange", "OperandRange", "=", "Operand", "->", "getLocRange", "(", ")", ";", "return", "Error", "(", "Operand", "->", "getStartLoc", "(", ")", ",", "<STR_LIT>", ",", "OperandRange", ",", "MatchingInlineAsm", ")", ";", "}", "}", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ",", "EmptyRanges", ",", "MatchingInlineAsm", ")", ";", "}", "if", "(", "(", "Match1", "==", "Match_MissingFeature", ")", "+", "(", "Match2", "==", "Match_MissingFeature", ")", "+", "(", "Match3", "==", "Match_MissingFeature", ")", "+", "(", "Match4", "==", "Match_MissingFeature", ")", "==", "<NUM_LIT>", ")", "{", "std", "::", "string", "Msg", "=", "<STR_LIT>", ";", "unsigned", "Mask", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "(", "sizeof", "(", "ErrorInfoMissingFeature", ")", "*", "<NUM_LIT>", "-", "<NUM_LIT>", ")", ";", "++", "i", ")", "{", "if", "(", "ErrorInfoMissingFeature", "&", "Mask", ")", "{", "Msg", "+=", "<STR_LIT>", ";", "Msg", "+=", "getSubtargetFeatureName", "(", "ErrorInfoMissingFeature", "&", "Mask", ")", ";", "}", "Mask", "<<=", "<NUM_LIT>", ";", "}", "return", "Error", "(", "IDLoc", ",", "Msg", ",", "EmptyRanges", ",", "MatchingInlineAsm", ")", ";", "}"], "ground_truth": ["if", "(", "(", "Match1", "==", "Match_InvalidOperand", ")", "+", "(", "Match2", "==", "Match_InvalidOperand", ")", "+", "(", "Match3", "==", "Match_InvalidOperand", ")", "+", "(", "Match4", "==", "Match_InvalidOperand", ")", "==", "<NUM_LIT>", ")", "{"], "File": "X86AsmParser55", "Func": "MatchAndEmitInstruction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7484, "Length": 472, "Cover_Rate": 0.3704866562009419, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm", "__volatile", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "__value", ")", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "__asm", "__volatile", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "__value", ")", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "__asm", "__volatile", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "__value", ")", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "__asm", "__volatile", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "__value", ")", ")", ";", "break", ";"], "ground_truth": ["case", "<NUM_LIT>", ":"], "File": "mmintrin", "Func": "_mm_setwcx", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7485, "Length": 64, "Cover_Rate": 0.49612403100775193, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcreate_bf16", "(", "uint64_t", "__a", ")", "{", "return", "(", "bfloat16x4_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vcreate_bf16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7486, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TYPE_ATTRIBUTES", "(", "type", ")", "=", "tree_cons", "(", "get_identifier", "(", "<STR_LIT>", ")", ",", "NULL_TREE", ",", "TYPE_ATTRIBUTES", "(", "type", ")", ")", ";"], "ground_truth": ["}"], "File": "aarch64-sve-builtins", "Func": "make_type_sizeless", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7487, "Length": 21, "Cover_Rate": 0.7241379310344828, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCCodeGenInfo", "*", "create<ISA_LIT>MCCodeGenInfo", "(", "StringRef", "TT", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", "{", "MCCodeGenInfo", "*", "X", "=", "new", "MCCodeGenInfo", "(", ")", ";", "if", "(", "RM", "==", "Reloc", "::", "Default", ")", "{", "RM", "=", "Reloc", "::", "Static", ";"], "ground_truth": ["}"], "File": "XCoreMCTargetDesc", "Func": "createXCoreMCCodeGenInfo", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7488, "Length": 49, "Cover_Rate": 0.494949494949495, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setRegionSize", "(", "<NUM_LIT>", ")", ";", "return", "StartOffset", ";", "}", "for", "(", "std", "::", "vector", "<", "unsigned", ">", "::", "iterator", "i", "=", "CSRs", ".", "begin", "(", ")", ";", "i", "!=", "CSRs", ".", "end", "(", ")", ";", ")", "{", "if", "(", "!", "MRI", "->", "isPhysRegModified", "(", "*", "i", ")", ")", "i", "=", "CSRs", ".", "erase", "(", "i", ")", ";", "else", "++", "i", ";", "}", "unsigned", "Count", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MFI", "->", "getObjectIndexEnd", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "MFI", "->", "getObjectRegion", "(", "i", ")", "==", "this", ")", "{", "unsigned", "ObjSize", "=", "MFI", "->", "getObjectSize", "(", "i", ")", ";", "unsigned", "Offset", "=", "StartOffset", "+", "Count", ";", "unsigned", "Alignment", "=", "MFI", "->", "getObjectAlignment", "(", "i", ")", ";"], "ground_truth": ["unsigned", "Padding", "=", "<NUM_LIT>", ";"], "File": "AArch64FrameLowering62", "Func": "layoutRegion", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7489, "Length": 134, "Cover_Rate": 0.4364820846905538, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "MachineInstr", "*", "Mov", "=", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ".", "getIterator", "(", ")", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addImm", "(", "Val", ")", ";", "(", "void", ")", "Mov", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "Mov", "->", "dump", "(", ")", ")", ";"], "ground_truth": ["return", "MachineOperand", "::", "CreateReg", "(", "Reg", ",", "false", ")", ";"], "File": "SILoadStoreOptimizer", "Func": "createRegOrImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7490, "Length": 81, "Cover_Rate": 0.6428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Src", ")", ";", "if", "(", "!", "LT", ".", "first", ".", "isValid", "(", ")", ")", "return", "InstructionCost", "::", "getInvalid", "(", ")", ";"], "ground_truth": ["if", "(", "cast", "<", "VectorType", ">", "(", "Src", ")", "->", "getElementCount", "(", ")", "==", "ElementCount", "::", "getScalable", "(", "<NUM_LIT>", ")", ")", "return", "InstructionCost", "::", "getInvalid", "(", ")", ";"], "File": "AArch64TargetTransformInfo24", "Func": "getMaskedMemoryOpCost", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7491, "Length": 58, "Cover_Rate": 0.5132743362831859, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ",", "const", "StringRef", "TT", ")", ":", "MCAsmBackend", "(", ")", ",", "STI", "(", "<ISA_LIT>_MC", "::", "create<ISA_LIT>MCSubtargetInfo", "(", "TT", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", "{"], "ground_truth": ["}"], "File": "AArch64AsmBackend16", "Func": "AArch64AsmBackend", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7492, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512", ")", "__builtin_ia32_vfmaddsubps512_mask", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v16sf", ")", "__B", ",", "-", "(", "__v16sf", ")", "__C", ",", "(", "__mmask16", ")", "__U", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_mask_fmsubadd_round_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7493, "Length": 31, "Cover_Rate": 0.49206349206349204, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_expandqi512_maskz", "(", "(", "__v64qi", ")", "__B", ",", "(", "__v64qi", ")", "_mm512_setzero_si512", "(", ")", ",", "(", "__mmask64", ")", "__A", ")", ";"], "ground_truth": ["}"], "File": "avx512vbmi2intrin", "Func": "_mm512_maskz_expand_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7494, "Length": 25, "Cover_Rate": 0.5319148936170213, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>WinCOFFStreamer", "(", "MCContext", "&", "C", ",", "MCAsmBackend", "&", "AB", ",", "MCCodeEmitter", "*", "CE", ",", "raw_pwrite_stream", "&", "OS", ")", ":", "MCWinCOFFStreamer", "(", "C", ",", "AB", ",", "*", "CE", ",", "OS", ")", "{"], "ground_truth": ["}"], "File": "X86WinCOFFStreamer16", "Func": "X86WinCOFFStreamer", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7495, "Length": 32, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>TTIImpl", "(", "const", "<ISA_LIT>TargetMachine", "*", "TM", ",", "Function", "&", "F", ")", ":", "BaseT", "(", "TM", ",", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ")", ",", "ST", "(", "TM", "->", "getSubtargetImpl", "(", "F", ")", ")", ",", "TLI", "(", "ST", "->", "getTargetLowering", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "PPCTargetTransformInfo33", "Func": "PPCTTIImpl", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7496, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isImm", "(", ")", "||", "evaluateConstantImm", "(", "getImm", "(", ")", ",", "Imm", ",", "VK", ")", ")", "return", "false", ";", "return", "<ISA_LIT>AsmParser", "::", "classifySymbolRef", "(", "getImm", "(", ")", ",", "VK", ")", "&&", "VK", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TPREL_ADD", ";"], "ground_truth": ["}"], "File": "RISCVAsmParser", "Func": "isTPRelAddSymbol", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7497, "Length": 40, "Cover_Rate": 0.6896551724137931, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "zeroedSubInstS0", "=", "subinstOpcodeMap", ".", "find", "(", "SubInst0", ".", "getOpcode", "(", ")", ")", "->", "second", ";", "unsigned", "zeroedSubInstS1", "=", "subinstOpcodeMap", ".", "find", "(", "SubInst1", ".", "getOpcode", "(", ")", ")", "->", "second", ";", "if", "(", "zeroedSubInstS0", "<", "zeroedSubInstS1", ")", "return", "false", ";", "}", "if", "(", "MIb", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "(", "MIaG", "!=", "<STR_LIT>", ")", "&&", "(", "MIbG", "!=", "<STR_LIT>", ")", ")", "{", "if", "(", "subInstWouldBeExtended", "(", "MIa", ")", ")", "return", "false", ";", "if", "(", "subInstWouldBeExtended", "(", "MIb", ")", "&&", "!", "ExtendedB", ")", "return", "false", ";", "}", "if", "(", "MIbG", "==", "<STR_LIT>", ")", "{", "if", "(", "(", "MIb", ".", "getNumOperands", "(", ")", ">", "<NUM_LIT>", ")", "&&", "MIb", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "(", "MIb", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", ")", "return", "false", ";", "if", "(", "(", "MIb", ".", "getNumOperands", "(", ")", ">", "<NUM_LIT>", ")", "&&", "MIb", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "(", "MIb", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", ")", "return", "false", ";", "}", "if", "(", "(", "MIbG", "==", "<STR_LIT>", ")", "||", "(", "MIbG", "==", "<STR_LIT>", ")", ")", "{", "if", "(", "(", "MIaG", "!=", "<STR_LIT>", ")", "&&", "(", "MIaG", "!=", "<STR_LIT>", ")", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "HexagonMCDuplexInfo13", "Func": "isOrderedDuplexPair", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7498, "Length": 217, "Cover_Rate": 0.5725593667546174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ParseLiteralValues", "(", "<NUM_LIT>", ",", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "}", "else", "if", "(", "IDVal", ".", "lower", "(", ")", "==", "<STR_LIT>", ")", "{", "ParseLiteralValues", "(", "<NUM_LIT>", ",", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "}", "else", "if", "(", "IDVal", ".", "lower", "(", ")", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["return", "ParseDirectiveRefSym", "(", "DirectiveID", ")", ";"], "File": "MSP430AsmParser", "Func": "ParseDirective", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7499, "Length": 54, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "nested", "&&", "(", "!", "TYPE_SIZE", "(", "type", ")", "||", "integer_zerop", "(", "TYPE_SIZE", "(", "type", ")", ")", ")", ")", "return", "VOIDmode", ";", "switch", "(", "code", ")", "{", "case", "VOID_TYPE", ":", "case", "INTEGER_TYPE", ":", "case", "ENUMERAL_TYPE", ":", "case", "BOOLEAN_TYPE", ":", "case", "CHAR_TYPE", ":", "case", "POINTER_TYPE", ":", "case", "OFFSET_TYPE", ":", "case", "REFERENCE_TYPE", ":", "case", "METHOD_TYPE", ":", "case", "LANG_TYPE", ":", "case", "FUNCTION_TYPE", ":", "return", "VOIDmode", ";", "case", "COMPLEX_TYPE", ":", "if", "(", "GET_MODE_CLASS", "(", "TYPE_MODE", "(", "type", ")", ")", "==", "MODE_COMPLEX_FLOAT", "&&", "TYPE_MODE", "(", "type", ")", "!=", "TCmode", ")", "return", "GET_MODE_INNER", "(", "TYPE_MODE", "(", "type", ")", ")", ";", "else", "return", "VOIDmode", ";", "case", "REAL_TYPE", ":", "if", "(", "nested", "&&", "TYPE_MODE", "(", "type", ")", "!=", "TFmode", ")", "return", "TYPE_MODE", "(", "type", ")", ";", "else", "return", "VOIDmode", ";", "case", "ARRAY_TYPE", ":"], "ground_truth": ["return", "hfa_element_mode", "(", "TREE_TYPE", "(", "type", ")", ",", "<NUM_LIT>", ")", ";"], "File": "ia643", "Func": "hfa_element_mode", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7500, "Length": 138, "Cover_Rate": 0.49110320284697506, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "switch", "(", "Ext", ")", "{", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";"], "File": "AArch64InstPrinter17", "Func": "printRegExtendOperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7501, "Length": 78, "Cover_Rate": 0.3046875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "X87_FLOAT_MODE_P", "(", "mode", ")", ")", "return", "cost", "->", "fdiv", ";", "else", "if", "(", "FLOAT_MODE_P", "(", "mode", ")", ")", "return", "ix86_vec_cost", "(", "mode", ",", "inner_mode", "==", "DFmode", "?", "cost", "->", "divsd", ":", "cost", "->", "divss", ",", "true", ")", ";", "else", "return", "cost", "->", "divide", "[", "MODE_INDEX", "(", "mode", ")", "]", ";"], "ground_truth": ["}"], "File": "i3867", "Func": "ix86_division_cost", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7502, "Length": 54, "Cover_Rate": 0.4909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_move_insn", "(", "line_length", ",", "GEN_INT", "(", "MIN_CACHELINE_SIZE", ")", ")", ";", "emit_insn", "(", "gen_dcacheflushsi", "(", "start_addr", ",", "end_addr", ",", "line_length", ")", ")", ";", "emit_insn", "(", "gen_icacheflushsi", "(", "start_addr", ",", "end_addr", ",", "line_length", ",", "gen_reg_rtx", "(", "Pmode", ")", ",", "gen_reg_rtx", "(", "Pmode", ")", ")", ")", ";", "}", "else", "{", "tmp", "=", "adjust_address", "(", "m_tramp", ",", "Pmode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "tmp", ",", "fnaddr", ")", ";", "tmp", "=", "adjust_address", "(", "m_tramp", ",", "Pmode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "tmp", ",", "chain_value", ")", ";", "tmp", "=", "adjust_address", "(", "m_tramp", ",", "Pmode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "tmp", ",", "force_reg", "(", "Pmode", ",", "plus_constant", "(", "Pmode", ",", "r_tramp", ",", "<NUM_LIT>", ")", ")", ")", ";", "tmp", "=", "adjust_address", "(", "m_tramp", ",", "Pmode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "tmp", ",", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ")", ";", "tmp", "=", "force_reg", "(", "Pmode", ",", "plus_constant", "(", "Pmode", ",", "r_tramp", ",", "<NUM_LIT>", ")", ")", ";", "emit_insn", "(", "gen_anddi3", "(", "start_addr", ",", "tmp", ",", "GEN_INT", "(", "-", "MIN_CACHELINE_SIZE", ")", ")", ")", ";", "tmp", "=", "force_reg", "(", "Pmode", ",", "plus_constant", "(", "Pmode", ",", "tmp", ",", "TRAMPOLINE_CODE_SIZE", "-", "<NUM_LIT>", ")", ")", ";", "emit_insn", "(", "gen_anddi3", "(", "end_addr", ",", "tmp", ",", "GEN_INT", "(", "-", "MIN_CACHELINE_SIZE", ")", ")", ")", ";", "emit_move_insn", "(", "line_length", ",", "GEN_INT", "(", "MIN_CACHELINE_SIZE", ")", ")", ";", "emit_insn", "(", "gen_dcacheflushdi", "(", "start_addr", ",", "end_addr", ",", "line_length", ")", ")", ";", "emit_insn", "(", "gen_icacheflushdi", "(", "start_addr", ",", "end_addr", ",", "line_length", ",", "gen_reg_rtx", "(", "Pmode", ")", ",", "gen_reg_rtx", "(", "Pmode", ")", ")", ")", ";", "}", "emit_library_call", "(", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "<STR_LIT>", ")", ",", "LCT_NORMAL", ",", "VOIDmode", ",", "XEXP", "(", "m_tramp", ",", "<NUM_LIT>", ")", ",", "Pmode", ")", ";"], "ground_truth": ["}"], "File": "pa", "Func": "pa_trampoline_init", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7503, "Length": 271, "Cover_Rate": 0.5530612244897959, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PM", ".", "add", "(", "create<ISA_LIT>CodePrinterPass", "(", "Out", ",", "*", "this", ",", "OptLevel", ",", "Verbose", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "MSP430TargetMachine15", "Func": "addAssemblyEmitter", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7504, "Length": 21, "Cover_Rate": 0.4883720930232558, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "ParseSubtargetFeatures", "(", "CPUName", ",", "FullFS", ")", ";", "if", "(", "use64BitRegs", "(", ")", "&&", "!", "has64BitSupport", "(", ")", ")", "Use64BitRegs", "=", "false", ";", "if", "(", "isDarwin", "(", ")", ")", "HasLazyResolverStubs", "=", "true", ";", "if", "(", "hasQPX", "(", ")", "||", "isBGQ", "(", ")", ")", "StackAlignment", "=", "<NUM_LIT>", ";"], "ground_truth": ["IsLittleEndian", "=", "(", "TargetTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "ppc64le", ")", ";"], "File": "PPCSubtarget21", "Func": "resetSubtargetFeatures", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7505, "Length": 61, "Cover_Rate": 0.3696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "static_cast", "<", "unsigned", ">", "(", "(", "MCInstD", ".", "TSFlags", ">>", "ImmOpNumStart", ")", "&", "<ISA_LIT>II", "::", "ImmOpNumMask", ")", ";"], "ground_truth": ["}"], "File": "TPCMCInstrInfo", "Func": "getImmFieldOpNum", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7506, "Length": 20, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "static", "bool", "isRedundantFlagInstr", "(", "const", "MachineInstr", "&", "FlagI", ",", "Register", "SrcReg", ",", "Register", "SrcReg2", ",", "int64_t", "ImmMask", ",", "int64_t", "ImmValue", ",", "const", "MachineInstr", "&", "OI", ")", "{", "if", "(", "(", "(", "FlagI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "OI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "||", "(", "FlagI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "OI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "||", "(", "FlagI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "OI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "||", "(", "FlagI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "OI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "&&", "(", "(", "OI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "SrcReg", "&&", "OI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "SrcReg2", ")", "||", "(", "OI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "SrcReg2", "&&", "OI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "SrcReg", ")", ")", ")", "return", "true", ";", "if", "(", "ImmMask", "!=", "<NUM_LIT>", "&&", "(", "(", "FlagI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "OI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "||", "(", "FlagI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "OI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "||", "(", "FlagI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "OI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "||", "(", "FlagI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "OI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "||", "(", "FlagI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "OI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "||", "(", "FlagI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "OI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "||", "(", "FlagI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "OI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "&&", "OI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "SrcReg", "&&", "OI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "ImmValue", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "X86InstrInfo (2)3", "Func": "isRedundantFlagInstr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7507, "Length": 332, "Cover_Rate": 0.8829787234042553, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>InstrInfo", "::", "getIssueWidth", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "if", "(", "MI", "->", "isInlineAsm", "(", ")", ")", "return", "PST", ".", "getSchedModel", "(", ")", "->", "IssueWidth", ";"], "ground_truth": ["return", "PST", ".", "getIssueWidth", "(", "MI", "->", "getDesc", "(", ")", ".", "SchedClass", ")", ";"], "File": "PatmosInstrInfo", "Func": "getIssueWidth", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 7508, "Length": 43, "Cover_Rate": 0.9772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_neon_vst1_lanev8hf", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vst1q_lane_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7509, "Length": 10, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCRegisterInfo", "*", "MRI", "=", "MMI", ".", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFFrame", "->", "getCalleeSavedInfo", "(", ")", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "DebugLoc", "DL", ";", "int64_t", "SPOffsetFromCFA", "=", "-", "<STR_LIT>", ";", "if", "(", "ZFI", "->", "getLowSavedGPR", "(", ")", ")", "{", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "++", "MBBI", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "for", "(", "auto", "&", "Save", ":", "CSI", ")", "{", "unsigned", "Reg", "=", "Save", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{", "int64_t", "Offset", "=", "SPOffsetFromCFA", "+", "RegSpillOffsets", "[", "Reg", "]", ";", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "MRI", "->", "getDwarfRegNum", "(", "Reg", ",", "true", ")", ",", "Offset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "ZII", "->", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "}", "}", "}", "uint64_t", "StackSize", "=", "getAllocatedStackSize", "(", "MF", ")", ";", "if", "(", "StackSize", ")", "{", "bool", "StoreBackchain", "=", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "<STR_LIT>", ")", ";", "if", "(", "StoreBackchain", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "ZII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "int64_t", "Delta", "=", "-", "int64_t", "(", "StackSize", ")", ";", "emitIncrement", "(", "MBB", ",", "MBBI", ",", "DL", ",", "<STR_LIT>", ",", "Delta", ",", "ZII", ")", ";", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "nullptr", ",", "SPOffsetFromCFA", "+", "Delta", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "ZII", "->", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "SPOffsetFromCFA", "+=", "Delta", ";", "if", "(", "StoreBackchain", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "ZII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "HasFP", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "ZII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "unsigned", "HardFP", "=", "MRI", "->", "getDwarfRegNum", "(", "<STR_LIT>", ",", "true", ")", ";", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaRegister", "(", "nullptr", ",", "HardFP", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "ZII", "->", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "for", "(", "auto", "I", "=", "std", "::", "next", "(", "MF", ".", "begin", "(", ")", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "I", "->", "addLiveIn", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "CFIIndexes", ";"], "File": "SystemZFrameLowering33", "Func": "emitPrologue", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7510, "Length": 477, "Cover_Rate": 0.62109375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "Ctl", ".", "size", "(", ")", "!=", "BITMASK_WIDTH", ")", "{", "Error", "(", "StrLoc", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "unsigned", "AndMask", "=", "<NUM_LIT>", ";", "unsigned", "OrMask", "=", "<NUM_LIT>", ";", "unsigned", "XorMask", "=", "<NUM_LIT>", ";", "for", "(", "size_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "Ctl", ".", "size", "(", ")", ";", "++", "i", ")", "{", "unsigned", "Mask", "=", "<NUM_LIT>", "<<", "(", "BITMASK_WIDTH", "-", "<NUM_LIT>", "-", "i", ")", ";", "switch", "(", "Ctl", "[", "i", "]", ")", "{", "default", ":", "Error", "(", "StrLoc", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "case", "'0'", ":", "break", ";", "case", "'1'", ":"], "ground_truth": ["OrMask", "|=", "Mask", ";"], "File": "AMDGPUAsmParser1", "Func": "parseSwizzleBitmaskPerm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7511, "Length": 102, "Cover_Rate": 0.51, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "!", "MEM_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "rl78_far_p", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "rtx", "temp_reg", "=", "gen_reg_rtx", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "emit_move_insn", "(", "temp_reg", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "temp_reg", ";", "did", "=", "<NUM_LIT>", ";", "}", "if", "(", "rl78_far_p", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "temp_reg", "=", "operands", "[", "<NUM_LIT>", "]", ";", "operands", "[", "<NUM_LIT>", "]", "=", "gen_reg_rtx", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";"], "ground_truth": ["did", "=", "<NUM_LIT>", ";"], "File": "rl782", "Func": "rl78_force_nonfar_3", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7512, "Length": 112, "Cover_Rate": 0.5863874345549738, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op", ")", ";", "return", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "DL", ",", "<STR_LIT>", ",", "Op", ",", "DAG", ".", "getTargetConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering117", "Func": "LowerBITCAST", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7513, "Length": 103, "Cover_Rate": 0.7744360902255639, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", "->", "getCalleeSavedInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "ground_truth": ["unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";"], "File": "MBlazeAsmPrinter", "Func": "printSavedRegsBitmask", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7514, "Length": 62, "Cover_Rate": 0.32460732984293195, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "auto", "IsHardwareLoopIntrinsic", "=", "[", "]", "(", "Instruction", "&", "I", ")", "{", "if", "(", "auto", "*", "Call", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ")", "{", "switch", "(", "Call", "->", "getIntrinsicID", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "}", "}", "return", "false", ";", "}", ";", "bool", "IsTailPredLoop", "=", "false", ";", "auto", "ScanLoop", "=", "[", "&", "]", "(", "Loop", "*", "L", ")", "{", "for", "(", "auto", "*", "BB", ":", "L", "->", "getBlocks", "(", ")", ")", "{", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "maybeLoweredToCall", "(", "I", ")", "||", "IsHardwareLoopIntrinsic", "(", "I", ")", "||", "isa", "<", "InlineAsm", ">", "(", "I", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "I", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "auto", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ")", "IsTailPredLoop", "|=", "II", "->", "getIntrinsicID", "(", ")", "==", "<STR_LIT>", "||", "II", "->", "getIntrinsicID", "(", ")", "==", "<STR_LIT>", "||", "II", "->", "getIntrinsicID", "(", ")", "==", "<STR_LIT>", "||", "II", "->", "getIntrinsicID", "(", ")", "==", "<STR_LIT>", "||", "II", "->", "getIntrinsicID", "(", ")", "==", "<STR_LIT>", ";", "}", "}", "return", "true", ";", "}", ";", "for", "(", "auto", "Inner", ":", "*", "L", ")", "if", "(", "!", "ScanLoop", "(", "Inner", ")", ")", "return", "false", ";", "if", "(", "!", "ScanLoop", "(", "L", ")", ")", "return", "false", ";", "LLVMContext", "&", "C", "=", "L", "->", "getHeader", "(", ")", "->", "getContext", "(", ")", ";", "HWLoopInfo", ".", "CounterInReg", "=", "true", ";", "HWLoopInfo", ".", "IsNestingLegal", "=", "false", ";", "HWLoopInfo", ".", "PerformEntryTest", "=", "AllowWLSLoops", "&&", "!", "IsTailPredLoop", ";", "HWLoopInfo", ".", "CountType", "=", "Type", "::", "getInt32Ty", "(", "C", ")", ";"], "ground_truth": ["HWLoopInfo", ".", "LoopDecrement", "=", "ConstantInt", "::", "get", "(", "HWLoopInfo", ".", "CountType", ",", "<NUM_LIT>", ")", ";"], "File": "ARMTargetTransformInfo29", "Func": "isHardwareLoopProfitable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7515, "Length": 308, "Cover_Rate": 0.6416666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "REG", "||", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "SIGN_EXTEND", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "REG", "&&", "GET_MODE", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "HImode", ")", ")", "{", "rtx", "temp", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "rtx", "val", "=", "force_operand", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "temp", ",", "val", ")", ";", "COPY_ONCE", "(", "x", ")", ";", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", "=", "temp", ";", "if", "(", "TARGET_COLDFIRE_FPU", "&&", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_FLOAT", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "REG", ")", "x", "=", "force_operand", "(", "x", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "REG", "||", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "SIGN_EXTEND", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "REG", "&&", "GET_MODE", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "HImode", ")", ")", "{"], "ground_truth": ["rtx", "temp", "=", "gen_reg_rtx", "(", "Pmode", ")", ";"], "File": "m68k", "Func": "m68k_legitimize_address", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7516, "Length": 213, "Cover_Rate": 0.4303030303030303, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ",", "Triple", "::", "OSType", "_OSType", ",", "bool", "_isLittle", ",", "bool", "_is64Bit", ")", ":", "MCAsmBackend", "(", ")", ",", "OSType", "(", "_OSType", ")", ",", "IsLittle", "(", "_isLittle", ")", ",", "Is64Bit", "(", "_is64Bit", ")", "{"], "ground_truth": ["}"], "File": "TOYAsmBackend", "Func": "TOYAsmBackend", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7517, "Length": 39, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstPrinter", "(", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ")", ":", "MCInstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", "{"], "ground_truth": ["}"], "File": "TL45InstPrinter", "Func": "TL45InstPrinter", "Target": "TL45", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7518, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "std", "::", "make_unique", "<", "<ISA_LIT>ELFObjectWriter", ">", "(", "Is64Bit", ",", "OSABI", ")", ";"], "ground_truth": ["}"], "File": "PPCELFObjectWriter12", "Func": "createPPCELFObjectWriter", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7519, "Length": 14, "Cover_Rate": 0.45161290322580644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "defCPU", "=", "<STR_LIT>", ";", "if", "(", "FS", ".", "empty", "(", ")", "&&", "CPU", ".", "empty", "(", ")", ")", "TargetName", "=", "defCPU", ";", "else", "if", "(", "!", "CPU", ".", "empty", "(", ")", ")", "TargetName", "=", "CPU", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "SmVersion", "=", "atoi", "(", "TargetName", ".", "c_str", "(", ")", "+", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "NVPTXSubtarget20", "Func": "NVPTXSubtarget", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7520, "Length": 59, "Cover_Rate": 0.5566037735849056, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "LowerJumpTable", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "SystemZISelLowering107", "Func": "LowerOperation", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7521, "Length": 34, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "Op3", "=", "getDefIgnoringCopies", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MRI", ")", ";", "if", "(", "Op3", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_FCONSTANT", ")", "return", "Op3", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getFPImm", "(", ")", "->", "isExactlyValue", "(", "<NUM_LIT>", ")", ";", "return", "false", ";", "}", ";", "if", "(", "isKnownNeverNaN", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MRI", ")", "||", "(", "getIEEE", "(", ")", "&&", "getDX10Clamp", "(", ")", "&&", "(", "isKnownNeverSNaN", "(", "Val", ",", "MRI", ")", "||", "isOp3Zero", "(", ")", ")", ")", ")", "{", "Reg", "=", "Val", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPURegBankCombiner6", "Func": "matchFPMed3ToClamp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7522, "Length": 108, "Cover_Rate": 0.3612040133779264, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "avr_mcu_t", "*", "mcu", ";", "printf", "(", "<STR_LIT>", ")", ";", "printf", "(", "<STR_LIT>", ")", ";", "printf", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "printf", "(", "<STR_LIT>", ")", ";", "printf", "(", "<STR_LIT>", ")", ";", "printf", "(", "<STR_LIT>", ")", ";", "printf", "(", "<STR_LIT>", ")", ";", "printf", "(", "<STR_LIT>", ")", ";", "printf", "(", "<STR_LIT>", ")", ";", "printf", "(", "<STR_LIT>", ")", ";", "for", "(", "mcu", "=", "avr_mcu_types", ";", "mcu", "->", "name", ";", "mcu", "++", ")", "{", "if", "(", "mcu", "->", "macro", "==", "NULL", ")", "{", "arch_id", "=", "mcu", "->", "arch_id", ";", "print_mcus", "(", "n_mcus", ")", ";", "n_mcus", "=", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "sizeof", "(", "avr_texinfo", ")", "/", "sizeof", "(", "*", "avr_texinfo", ")", ";", "i", "++", ")", "if", "(", "arch_id", "==", "avr_texinfo", "[", "i", "]", ".", "arch_id", ")", "printf", "(", "<STR_LIT>", ",", "mcu", "->", "name", ",", "avr_texinfo", "[", "i", "]", ".", "texinfo", ")", ";", "}"], "ground_truth": ["else", "if", "(", "arch_id", "==", "(", "enum", "avr_arch_id", ")", "mcu", "->", "arch_id", ")", "{"], "File": "gen-avr-mmcu-texi2", "Func": "main", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7523, "Length": 158, "Cover_Rate": 0.7783251231527094, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "STI", ".", "getFeatureBits", "(", ")", "&", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "MipsAsmParser1", "Func": "isABI_N64", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7524, "Length": 10, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_maxph128_mask", "(", "__C", ",", "__D", ",", "__A", ",", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16vlintrin", "Func": "_mm_mask_max_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7525, "Length": 13, "Cover_Rate": 0.3170731707317073, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "!", "isPredicated", "(", "MI", ")", ")", "return", "std", "::", "make_pair", "(", "ExeVFP", ",", "(", "<NUM_LIT>", "<<", "ExeVFP", ")", "|", "(", "<NUM_LIT>", "<<", "ExeNEON", ")", ")", ";", "if", "(", "Subtarget", ".", "isCortexA9", "(", ")", "&&", "!", "isPredicated", "(", "MI", ")", "&&", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "return", "std", "::", "make_pair", "(", "ExeVFP", ",", "(", "<NUM_LIT>", "<<", "ExeVFP", ")", "|", "(", "<NUM_LIT>", "<<", "ExeNEON", ")", ")", ";", "unsigned", "Domain", "=", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "<STR_LIT>", ";", "if", "(", "Domain", "&", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "ExeNEON", ",", "<NUM_LIT>", ")", ";", "if", "(", "(", "Domain", "&", "<STR_LIT>", ")", "&&", "Subtarget", ".", "isCortexA8", "(", ")", ")", "return", "std", "::", "make_pair", "(", "ExeNEON", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "Domain", "&", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "ExeVFP", ",", "<NUM_LIT>", ")", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "getExecutionDomain", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7526, "Length": 165, "Cover_Rate": 0.7819905213270142, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_dpbsuds_epi32", "(", "__m128i", "__W", ",", "__m128i", "__A", ",", "__m128i", "__B", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_vpdpbsuds128", "(", "(", "__v4si", ")", "__W", ",", "(", "__v4si", ")", "__A", ",", "(", "__v4si", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "avxvnniint8intrin", "Func": "_mm_dpbsuds_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7527, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Dec", "&&", "End", "&&", "Revert", ")", "break", ";", "}", "LLVM_DEBUG", "(", "if", "(", "Start", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "Start", ";", "if", "(", "Dec", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "Dec", ";", "if", "(", "End", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "End", ";", ")", ";", "if", "(", "!", "Start", "&&", "!", "Dec", "&&", "!", "End", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "Changed", ";", "}", "else", "if", "(", "!", "(", "Start", "&&", "Dec", "&&", "End", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "!", "End", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isMBB", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "if", "(", "End", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", "!=", "ML", "->", "getHeader", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "Revert", "=", "true", ";", "}", "if", "(", "BBUtils", "->", "getOffsetOf", "(", "End", ")", "<", "BBUtils", "->", "getOffsetOf", "(", "ML", "->", "getHeader", "(", ")", ")", "||", "!", "BBUtils", "->", "isBBInRange", "(", "End", ",", "ML", "->", "getHeader", "(", ")", ",", "<NUM_LIT>", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "Revert", "=", "true", ";", "}", "if", "(", "Start", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "(", "BBUtils", "->", "getOffsetOf", "(", "Start", ")", ">", "BBUtils", "->", "getOffsetOf", "(", "Start", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", "||", "!", "BBUtils", "->", "isBBInRange", "(", "Start", ",", "Start", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ",", "<NUM_LIT>", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "Revert", "=", "true", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops34", "Func": "ProcessLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7528, "Length": 280, "Cover_Rate": 0.3878116343490305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "Instruction", "::", "SExt", ":", "case", "Instruction", "::", "IntToPtr", ":", "case", "Instruction", "::", "PtrToInt", ":", "case", "Instruction", "::", "BitCast", ":", "case", "Instruction", "::", "PHI", ":", "case", "Instruction", "::", "Call", ":", "case", "Instruction", "::", "Select", ":", "case", "Instruction", "::", "Ret", ":", "case", "Instruction", "::", "Load", ":", "break", ";", "}", "if", "(", "(", "Idx", "==", "ImmIdx", ")", "&&", "Imm", ".", "getBitWidth", "(", ")", "<=", "<NUM_LIT>", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ".", "getSExtValue", "(", ")", ")", ")", "return", "TCC_Free", ";", "return", "<ISA_LIT>TTI", "::", "getIntImmCost", "(", "Imm", ",", "Ty", ")", ";"], "ground_truth": ["}"], "File": "X86TargetTransformInfo76", "Func": "getIntImmCost", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7529, "Length": 90, "Cover_Rate": 0.31802120141342755, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "}", "}", "else", "if", "(", "LoadSDNode", "*", "Ld", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Arg", ")", ")", "{", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "return", "false", ";", "SDValue", "Ptr", "=", "Ld", "->", "getBasePtr", "(", ")", ";", "FrameIndexSDNode", "*", "FINode", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Ptr", ")", ";", "if", "(", "!", "FINode", ")", "return", "false", ";", "FI", "=", "FINode", "->", "getIndex", "(", ")", ";", "}", "else", "return", "false", ";", "assert", "(", "FI", "!=", "INT_MAX", ")", ";", "if", "(", "!", "MFI", ".", "isFixedObjectIndex", "(", "FI", ")", ")", "return", "false", ";", "return", "Offset", "==", "MFI", ".", "getObjectOffset", "(", "FI", ")", "&&", "Bytes", "==", "MFI", ".", "getObjectSize", "(", "FI", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering11", "Func": "MatchingStackOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7530, "Length": 114, "Cover_Rate": 0.4418604651162791, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SDValue", "ReplacedSplat", "=", "replaceSplatVectorStore", "(", "DAG", ",", "*", "S", ")", ")", "return", "ReplacedSplat", ";", "SDLoc", "DL", "(", "S", ")", ";", "EVT", "HalfVT", "=", "VT", ".", "getHalfNumVectorElementsVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "unsigned", "NumElts", "=", "HalfVT", ".", "getVectorNumElements", "(", ")", ";", "SDValue", "SubVector0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "HalfVT", ",", "StVal", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "SubVector1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "HalfVT", ",", "StVal", ",", "DAG", ".", "getConstant", "(", "NumElts", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "BasePtr", "=", "S", "->", "getBasePtr", "(", ")", ";", "SDValue", "NewST1", "=", "DAG", ".", "getStore", "(", "S", "->", "getChain", "(", ")", ",", "DL", ",", "SubVector0", ",", "BasePtr", ",", "S", "->", "getPointerInfo", "(", ")", ",", "S", "->", "getAlignment", "(", ")", ",", "S", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "SDValue", "OffsetPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getStore", "(", "NewST1", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "DL", ",", "SubVector1", ",", "OffsetPtr", ",", "S", "->", "getPointerInfo", "(", ")", ",", "S", "->", "getAlignment", "(", ")", ",", "S", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering (2)3", "Func": "splitStores", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7531, "Length": 220, "Cover_Rate": 0.5188679245283019, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstPrinter", "(", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ")", ":", "MCInstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", "{"], "ground_truth": ["}"], "File": "M68kInstPrinter", "Func": "M68kInstPrinter", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7532, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "nds32_memory_move_cost", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "reg_class_t", "rclass", "ATTRIBUTE_UNUSED", ",", "bool", "in", "ATTRIBUTE_UNUSED", ")", "{"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "nds32", "Func": "nds32_memory_move_cost", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7533, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CVal", ")", "O", "<<", "CVal", "->", "getName", "(", ")", ";", "else", "O", "<<", "S", ";", "if", "(", "Modifier", ")", "O", "<<", "<STR_LIT>", "<<", "getModifierText", "(", ")", "<<", "<STR_LIT>", ";", "if", "(", "PCAdjust", "!=", "<NUM_LIT>", ")", "{", "O", "<<", "<STR_LIT>", "<<", "LabelId", "<<", "<STR_LIT>", "<<", "(", "unsigned", ")", "PCAdjust", ";", "if", "(", "AddCurrentAddress", ")", "O", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", ";", "}"], "ground_truth": ["}"], "File": "ARMConstantPoolValue10", "Func": "print", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7534, "Length": 65, "Cover_Rate": 0.8552631578947368, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmInfo", "*", "MAI", "=", "new", "<ISA_LIT>MCAsmInfo", "(", "TT", ")", ";", "unsigned", "SP", "=", "MRI", ".", "getDwarfRegNum", "(", "<STR_LIT>", ",", "true", ")", ";", "MCCFIInstruction", "Inst", "=", "MCCFIInstruction", "::", "createDefCfa", "(", "nullptr", ",", "SP", ",", "<NUM_LIT>", ")", ";", "MAI", "->", "addInitialFrameState", "(", "Inst", ")", ";", "return", "MAI", ";"], "ground_truth": ["}"], "File": "NyuziMCTargetDesc", "Func": "createNyuziMCAsmInfo", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7535, "Length": 47, "Cover_Rate": 0.7230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";"], "ground_truth": ["}"], "File": "BPFAsmParser", "Func": "ParseDirective", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7536, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstrBuilder", "buildMI", "(", "Block", "&", "MBB", ",", "BlockIt", "MBBI", ",", "unsigned", "Opcode", ",", "Register", "DstReg", ")", "{"], "ground_truth": ["return", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "DstReg", ")", ";"], "File": "AVRExpandPseudoInsts1", "Func": "buildMI", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7537, "Length": 40, "Cover_Rate": 0.975609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "NewMI", "=", "mergeWrite2Pair", "(", "CI", ")", ";", "CI", ".", "setMI", "(", "NewMI", ",", "*", "TII", ",", "*", "STM", ")", ";", "}", "break", ";", "case", "S_BUFFER_LOAD_IMM", ":", "if", "(", "findMatchingInst", "(", "CI", ")", ")", "{", "Modified", "=", "true", ";", "removeCombinedInst", "(", "MergeList", ",", "*", "CI", ".", "Paired", ")", ";", "MachineBasicBlock", "::", "iterator", "NewMI", "=", "mergeSBufferLoadImmPair", "(", "CI", ")", ";", "CI", ".", "setMI", "(", "NewMI", ",", "*", "TII", ",", "*", "STM", ")", ";", "OptimizeListAgain", "|=", "(", "CI", ".", "Width0", "+", "CI", ".", "Width1", ")", "<", "<NUM_LIT>", ";", "}", "break", ";", "case", "BUFFER_LOAD", ":", "if", "(", "findMatchingInst", "(", "CI", ")", ")", "{", "Modified", "=", "true", ";", "removeCombinedInst", "(", "MergeList", ",", "*", "CI", ".", "Paired", ")", ";", "MachineBasicBlock", "::", "iterator", "NewMI", "=", "mergeBufferLoadPair", "(", "CI", ")", ";", "CI", ".", "setMI", "(", "NewMI", ",", "*", "TII", ",", "*", "STM", ")", ";", "OptimizeListAgain", "|=", "(", "CI", ".", "Width0", "+", "CI", ".", "Width1", ")", "<", "<NUM_LIT>", ";", "}", "break", ";", "case", "BUFFER_STORE", ":", "if", "(", "findMatchingInst", "(", "CI", ")", ")", "{", "Modified", "=", "true", ";", "removeCombinedInst", "(", "MergeList", ",", "*", "CI", ".", "Paired", ")", ";", "MachineBasicBlock", "::", "iterator", "NewMI", "=", "mergeBufferStorePair", "(", "CI", ")", ";", "CI", ".", "setMI", "(", "NewMI", ",", "*", "TII", ",", "*", "STM", ")", ";", "OptimizeListAgain", "|=", "(", "CI", ".", "Width0", "+", "CI", ".", "Width1", ")", "<", "<NUM_LIT>", ";", "}", "break", ";", "}", "CI", ".", "InstsToMove", ".", "clear", "(", ")", ";", "}"], "ground_truth": ["return", "Modified", ";"], "File": "SILoadStoreOptimizer21", "Func": "optimizeInstsWithSameBaseAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7538, "Length": 234, "Cover_Rate": 0.6223404255319149, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_s64_s32", "(", "int32x2_t", "__a", ")", "{"], "ground_truth": ["return", "(", "int64x1_t", ")", "__a", ";"], "File": "arm", "Func": "neon2_vreinterpret_s64_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7539, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "insertCondBranchBefore", "(", "MachineBasicBlock", "*", "blk", ",", "MachineBasicBlock", "::", "iterator", "insertPos", ",", "int", "newOpcode", ",", "AMDGPUCFGStructurizer", "*", "passRep", ",", "RegiT", "regNum", ",", "DebugLoc", "DL", ")", "{"], "ground_truth": ["const", "TargetInstrInfo", "*", "tii", "=", "passRep", "->", "getTargetInstrInfo", "(", ")", ";"], "File": "AMDILCFGStructurizer16", "Func": "insertCondBranchBefore", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7540, "Length": 38, "Cover_Rate": 0.3958333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addExpr", "(", "TOCOffsetDeltaExpr", ")", ".", "addReg", "(", "<STR_LIT>", ")", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ")", ";", "}", "MCSymbol", "*", "LocalEntryLabel", "=", "<ISA_LIT>FI", "->", "getLocalEPSymbol", "(", ")", ";", "OutStreamer", "->", "emitLabel", "(", "LocalEntryLabel", ")", ";", "const", "MCSymbolRefExpr", "*", "LocalEntryLabelExp", "=", "MCSymbolRefExpr", "::", "create", "(", "LocalEntryLabel", ",", "OutContext", ")", ";", "const", "MCExpr", "*", "LocalOffsetExp", "=", "MCBinaryExpr", "::", "createSub", "(", "LocalEntryLabelExp", ",", "GlobalEntryLabelExp", ",", "OutContext", ")", ";", "<ISA_LIT>TargetStreamer", "*", "TS", "=", "static_cast", "<", "<ISA_LIT>TargetStreamer", "*", ">", "(", "OutStreamer", "->", "getTargetStreamer", "(", ")", ")", ";", "if", "(", "TS", ")", "TS", "->", "emitLocalEntry", "(", "cast", "<", "MCSymbolELF", ">", "(", "CurrentFnSym", ")", ",", "LocalOffsetExp", ")", ";", "}"], "ground_truth": ["}"], "File": "PPCAsmPrinter62", "Func": "emitFunctionBodyStart", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7541, "Length": 138, "Cover_Rate": 0.34074074074074073, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "TO", "=", "MaskVal", ".", "countTrailingOnes", "(", ")", ";", "if", "(", "TO", ">=", "<NUM_LIT>", "&&", "isPowerOf2_32", "(", "TO", ")", ")", "return", "SDValue", "(", ")", ";", "}", "APInt", "NewMaskVal", "=", "MaskVal", ".", "lshr", "(", "ShiftC", "->", "getAPIntValue", "(", ")", ")", ";", "unsigned", "OldMaskSize", "=", "MaskVal", ".", "getMinSignedBits", "(", ")", ";", "unsigned", "NewMaskSize", "=", "NewMaskVal", ".", "getMinSignedBits", "(", ")", ";", "if", "(", "(", "OldMaskSize", ">", "<NUM_LIT>", "&&", "NewMaskSize", "<=", "<NUM_LIT>", ")", "||", "(", "OldMaskSize", ">", "<NUM_LIT>", "&&", "NewMaskSize", "<=", "<NUM_LIT>", ")", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "NewMask", "=", "DAG", ".", "getConstant", "(", "NewMaskVal", ",", "DL", ",", "VT", ")", ";", "SDValue", "NewShift", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "N1", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "NewShift", ",", "NewMask", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering238", "Func": "combineShiftRightLogical", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7542, "Length": 141, "Cover_Rate": 0.5090252707581228, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "aa", ",", "bb", ";", "aa", ".", "v", "=", "(", "vector", "unsigned", "int", ")", "(", "a", ")", ";", "bb", ".", "v", "=", "(", "vector", "unsigned", "int", ")", "(", "b", ")", ";"], "ground_truth": ["if", "(", "aa", ".", "i", "[", "<NUM_LIT>", "]", ">", "bb", ".", "i", "[", "<NUM_LIT>", "]", ")", "{", "SPU_HALT_ACTION", ";", "}", ";"], "File": "si2vmx", "Func": "si_hlgt", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7543, "Length": 52, "Cover_Rate": 0.6582278481012658, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "CAHPISelDAGToDAG", "Func": "getPassName", "Target": "CAHP", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7544, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Flags", "=", "MI", ".", "getFlags", "(", ")", ";", "LLT", "Ty", "=", "B", ".", "getMRI", "(", ")", "->", "getType", "(", "Dst", ")", ";", "B", ".", "setInstr", "(", "MI", ")", ";", "auto", "K", "=", "B", ".", "buildFConstant", "(", "Ty", ",", "numbers", "::", "log2e", ")", ";", "auto", "Mul", "=", "B", ".", "buildFMul", "(", "Ty", ",", "Src", ",", "K", ",", "Flags", ")", ";", "B", ".", "buildFExp2", "(", "Dst", ",", "Mul", ",", "Flags", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeFExp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7545, "Length": 77, "Cover_Rate": 0.6209677419354839, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Offset", "=", "DAG", ".", "getConstant", "(", "i", "*", "MemEltVT", ".", "getStoreSize", "(", ")", ",", "SL", ",", "PtrVT", ")", ";", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "PtrVT", ",", "Store", "->", "getBasePtr", "(", ")", ",", "Offset", ")", ";", "SDValue", "NewStore", "=", "DAG", ".", "getTruncStore", "(", "Store", "->", "getChain", "(", ")", ",", "SL", ",", "Val", ",", "Ptr", ",", "SrcValue", ".", "getWithOffset", "(", "i", "*", "EltSize", ")", ",", "MemEltVT", ",", "Store", "->", "isNonTemporal", "(", ")", ",", "Store", "->", "isVolatile", "(", ")", ",", "MinAlign", "(", "BaseAlign", ",", "i", "*", "EltSize", ")", ")", ";"], "ground_truth": ["Chains", ".", "push_back", "(", "NewStore", ")", ";"], "File": "AMDGPUISelLowering16", "Func": "ScalarizeVectorStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7546, "Length": 101, "Cover_Rate": 0.33114754098360655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isDarwin", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "{", "return", "isDarwin", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}"], "ground_truth": ["}"], "File": "ARMFastISel79", "Func": "ARMSelectCallOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7547, "Length": 19, "Cover_Rate": 0.36538461538461536, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "TLInfo", ";"], "ground_truth": ["}"], "File": "SystemZTargetMachine12", "Func": "getTargetLowering", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7548, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFMCAsmInfo", "::", "<ISA_LIT>ELFMCAsmInfo", "(", "const", "Triple", "&", "T", ")", "{", "CodePointerSize", "=", "<NUM_LIT>", ";", "CalleeSaveStackSlotSize", "=", "<NUM_LIT>", ";", "IsLittleEndian", "=", "false", ";"], "ground_truth": ["SupportsDebugInformation", "=", "true", ";"], "File": "M68kMCAsmInfo", "Func": "M68kELFMCAsmInfo", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7549, "Length": 26, "Cover_Rate": 0.6341463414634146, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "frame_rtx", "=", "stack_pointer_rtx", ";", "HOST_WIDE_INT", "sp_offset", "=", "<NUM_LIT>", ";", "rtx", "tmp", ";", "if", "(", "frame_pointer_needed", "||", "cfun", "->", "calls_alloca", "||", "info", "->", "total_size", ">", "<NUM_LIT>", ")", "{", "tmp", "=", "gen_frame_mem", "(", "Pmode", ",", "frame_rtx", ")", ";", "emit_move_insn", "(", "operands", "[", "<NUM_LIT>", "]", ",", "tmp", ")", ";"], "ground_truth": ["frame_rtx", "=", "operands", "[", "<NUM_LIT>", "]", ";"], "File": "rs6000-logue", "Func": "rs6000_emit_eh_reg_restore", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7550, "Length": 54, "Cover_Rate": 0.3050847457627119, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "Index", "=", "MI", ".", "getOperand", "(", "Op", "+", "<STR_LIT>", ")", ";", "const", "MCRegisterClass", "&", "RC", "=", "<ISA_LIT>MCRegisterClasses", "[", "RegClassID", "]", ";", "return", "(", "Base", ".", "isReg", "(", ")", "&&", "Base", ".", "getReg", "(", ")", "!=", "<NUM_LIT>", "&&", "RC", ".", "contains", "(", "Base", ".", "getReg", "(", ")", ")", ")", "||", "(", "Index", ".", "isReg", "(", ")", "&&", "Index", ".", "getReg", "(", ")", "!=", "<NUM_LIT>", "&&", "RC", ".", "contains", "(", "Index", ".", "getReg", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "X86MCTargetDesc19", "Func": "isMemOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7551, "Length": 80, "Cover_Rate": 0.7017543859649122, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "*", "Expr", ")", "const", "{", "if", "(", "!", "Expr", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["else", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "File": "AVRAsmParser", "Func": "addExpr", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7552, "Length": 63, "Cover_Rate": 0.8181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Expr", "=", "ShiftedImm", ".", "Val", ";", "if", "(", "Shift", "!=", "<NUM_LIT>", "&&", "Shift", "!=", "<NUM_LIT>", ")", "return", "false", ";", "}", "else", "{", "Expr", "=", "getImm", "(", ")", ";", "}", "<ISA_LIT>MCExpr", "::", "VariantKind", "ELFRefKind", ";", "MCSymbolRefExpr", "::", "VariantKind", "DarwinRefKind", ";", "int64_t", "Addend", ";", "if", "(", "<ISA_LIT>AsmParser", "::", "classifySymbolRef", "(", "Expr", ",", "ELFRefKind", ",", "DarwinRefKind", ",", "Addend", ")", ")", "{"], "ground_truth": ["return", "DarwinRefKind", "==", "MCSymbolRefExpr", "::", "VK_PAGEOFF", "||", "DarwinRefKind", "==", "MCSymbolRefExpr", "::", "VK_TLVPPAGEOFF", "||", "(", "DarwinRefKind", "==", "MCSymbolRefExpr", "::", "VK_GOTPAGEOFF", "&&", "Addend", "==", "<NUM_LIT>", ")", "||", "ELFRefKind", "==", "<ISA_LIT>MCExpr", "::", "VK_LO12", "||", "ELFRefKind", "==", "<ISA_LIT>MCExpr", "::", "VK_DTPREL_HI12", "||", "ELFRefKind", "==", "<ISA_LIT>MCExpr", "::", "VK_DTPREL_LO12", "||", "ELFRefKind", "==", "<ISA_LIT>MCExpr", "::", "VK_DTPREL_LO12_NC", "||", "ELFRefKind", "==", "<ISA_LIT>MCExpr", "::", "VK_TPREL_HI12", "||", "ELFRefKind", "==", "<ISA_LIT>MCExpr", "::", "VK_TPREL_LO12", "||", "ELFRefKind", "==", "<ISA_LIT>MCExpr", "::", "VK_TPREL_LO12_NC", "||", "ELFRefKind", "==", "<ISA_LIT>MCExpr", "::", "VK_TLSDESC_LO12", "||", "ELFRefKind", "==", "<ISA_LIT>MCExpr", "::", "VK_SECREL_HI12", "||", "ELFRefKind", "==", "<ISA_LIT>MCExpr", "::", "VK_SECREL_LO12", ";"], "File": "AArch64AsmParser12", "Func": "isAddSubImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7553, "Length": 143, "Cover_Rate": 0.6529680365296804, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "isImm", "(", ")", ")", ";", "return", "Imm", ".", "Type", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "getImmTy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7554, "Length": 13, "Cover_Rate": 0.65, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ";"], "ground_truth": ["}"], "File": "MipsAsmParser", "Func": "hasMSA", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7555, "Length": 11, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "MI", "=", "&", "*", "It", ";", "if", "(", "!", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", ")", "return", "false", ";", "bool", "NeedsAligna", "=", "needsAligna", "(", "MF", ")", ";", "auto", "&", "HRI", "=", "*", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "Register", "SrcR", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "IsKill", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "int", "FI", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";"], "ground_truth": ["Align", "NeedAlign", "=", "HRI", ".", "getSpillAlign", "(", "<STR_LIT>", ")", ";"], "File": "HexagonFrameLowering12", "Func": "expandStoreVec", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7556, "Length": 112, "Cover_Rate": 0.4392156862745098, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NumIntermediates", "=", "VT", ".", "getSizeInBits", "(", ")", "<", "RegisterVT", ".", "getSizeInBits", "(", ")", "?", "VT", ".", "getVectorNumElements", "(", ")", ":", "VT", ".", "getSizeInBits", "(", ")", "/", "RegisterVT", ".", "getSizeInBits", "(", ")", ";", "return", "NumIntermediates", ";"], "ground_truth": ["}"], "File": "MipsISelLowering10", "Func": "getVectorTypeBreakdownForCallingConv", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7557, "Length": 36, "Cover_Rate": 0.48, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "S", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "J1", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "J2", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "I1", "=", "!", "(", "J1", "^", "S", ")", ";", "unsigned", "I2", "=", "!", "(", "J2", "^", "S", ")", ";", "unsigned", "imm10", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "imm11", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "tmp", "=", "(", "S", "<<", "<NUM_LIT>", ")", "|", "(", "I1", "<<", "<NUM_LIT>", ")", "|", "(", "I2", "<<", "<NUM_LIT>", ")", "|", "(", "imm10", "<<", "<NUM_LIT>", ")", "|", "imm11", ";", "int", "imm32", "=", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "tmp", "<<", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "imm32", "+", "<NUM_LIT>", ",", "true", ",", "<NUM_LIT>", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm32", ")", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeT2BInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7558, "Length": 156, "Cover_Rate": 0.8342245989304813, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "ThumbDisassembler", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMDisassembler28", "Func": "~ThumbDisassembler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7559, "Length": 6, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_store_ss", "(", "float", "*", "__P", ",", "__m128", "__A", ")", "{"], "ground_truth": ["*", "__P", "=", "(", "(", "__v4sf", ")", "__A", ")", "[", "<NUM_LIT>", "]", ";"], "File": "xmmintrin", "Func": "_mm_store_ss", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7560, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>SEFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "SavedRegs", ",", "RS", ")", ";", "<ISA_LIT>FunctionInfo", "*", "<ISA_LIT>FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "<ISA_LIT>ABIInfo", "ABI", "=", "STI", ".", "getABI", "(", ")", ";", "unsigned", "FP", "=", "ABI", ".", "GetFramePtr", "(", ")", ";", "unsigned", "BP", "=", "ABI", ".", "IsN64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "hasFP", "(", "MF", ")", ")", "setAliasRegs", "(", "MF", ",", "SavedRegs", ",", "FP", ")", ";"], "ground_truth": ["if", "(", "hasBP", "(", "MF", ")", ")", "setAliasRegs", "(", "MF", ",", "SavedRegs", ",", "BP", ")", ";"], "File": "MipsSEFrameLowering53", "Func": "determineCalleeSaves", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7561, "Length": 106, "Cover_Rate": 0.36177474402730375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PassConfig", "::", "addPreRegBankSelect", "(", ")", "{", "bool", "IsOptNone", "=", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ";"], "ground_truth": ["if", "(", "!", "IsOptNone", ")", "addPass", "(", "create<ISA_LIT>PostLegalizeCombiner", "(", "IsOptNone", ")", ")", ";"], "File": "AArch64TargetMachine27", "Func": "addPreRegBankSelect", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7562, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tmp", "=", "gen_rtx_REG", "(", "fpcmp_mode", ",", "FLAGS_REG", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "tmp", ",", "gen_rtx_COMPARE", "(", "fpcmp_mode", ",", "op0", ",", "op1", ")", ")", ")", ";", "tmp", "=", "gen_rtx_fmt_ee", "(", "code", ",", "VOIDmode", ",", "tmp", ",", "const0_rtx", ")", ";", "tmp", "=", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "tmp", ",", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "label", ")", ",", "pc_rtx", ")", ";", "tmp", "=", "emit_jump_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "pc_rtx", ",", "tmp", ")", ")", ";"], "ground_truth": ["JUMP_LABEL", "(", "tmp", ")", "=", "label", ";"], "File": "i3864", "Func": "ix86_expand_sse_compare_and_jump", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7563, "Length": 80, "Cover_Rate": 0.583941605839416, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getParser", "(", ")", ".", "Lex", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Off", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "TokError", "(", "<STR_LIT>", ")", ";"], "File": "X86AsmParser (2)4", "Func": "parseDirectiveSEHSaveReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7564, "Length": 41, "Cover_Rate": 0.35344827586206895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "size", "=", "build_int_cst", "(", "sizetype", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "size", ";"], "File": "arm", "Func": "arm_get_cookie_size", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7565, "Length": 12, "Cover_Rate": 0.34285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>TTIImpl", "(", "const", "<ISA_LIT>TargetMachine", "*", "TM", ",", "Function", "&", "F", ")", ":", "BaseT", "(", "TM", ",", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ")", ",", "ST", "(", "TM", "->", "getSubtargetImpl", "(", "F", ")", ")", ",", "TLI", "(", "ST", "->", "getTargetLowering", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "X86TargetTransformInfo2", "Func": "X86TTIImpl", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7566, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "TargetTransformInfo", "(", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ")", ";", "}", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "TargetTransformInfo", "(", "<ISA_LIT>TTIImpl", "(", "this", ",", "F", ")", ")", ";"], "File": "MipsTargetMachine (2)1", "Func": "getTargetTransformInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7567, "Length": 44, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Cond", ".", "empty", "(", ")", ")", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "else", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "return", "<NUM_LIT>", ";", "}", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "FBB", ")", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "TOYInstrInfo", "Func": "InsertBranch", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7568, "Length": 88, "Cover_Rate": 0.5365853658536586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "LC2200ISelDAGToDAG", "Func": "getPassName", "Target": "LC2200", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7569, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "lowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ",", "true", ",", "false", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ",", "true", ",", "false", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ",", "true", ",", "false", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ",", "true", ",", "false", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ",", "true", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ",", "true", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ",", "true", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ",", "true", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ",", "true", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ",", "true", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ",", "true", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ",", "true", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ",", "true", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ",", "true", ",", "true", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "lowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ",", "true", ",", "true", ")", ";"], "File": "MipsISelLowering126", "Func": "lowerINTRINSIC_W_CHAIN", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7570, "Length": 255, "Cover_Rate": 0.550755939524838, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasIJMPCALL", "(", ")", "const", "{"], "ground_truth": ["return", "m_hasIJMPCALL", ";"], "File": "MCS51Subtarget", "Func": "hasIJMPCALL", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7571, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasNEON", "(", ")", "const", "{"], "ground_truth": ["return", "HasNEON", ";"], "File": "ARMSubtarget (2)", "Func": "hasNEON", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7572, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>ABIInfo", "&", "getABI", "(", ")", "const", "{"], "ground_truth": ["return", "ABI", ";"], "File": "Cpu0TargetMachine", "Func": "getABI", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7573, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Tile64Type", "Tile64VLIWPacketizerList", "::", "Tile64TypeOf", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "const", "uint64_t", "F", "=", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", ";"], "ground_truth": ["return", "(", "Tile64Type", ")", "(", "(", "F", ">>", "TypePos", ")", "&", "TypeMask", ")", ";"], "File": "Tile64VLIWPacketizer", "Func": "Tile64TypeOf", "Target": "Tile64", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 7574, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "<ISA_LIT>TargetLowering", "::", "getAsmOperandValueType", "(", "const", "DataLayout", "&", "DL", ",", "llvm", "::", "Type", "*", "Ty", ",", "bool", "AllowUnknown", ")", "const", "{", "if", "(", "Subtarget", "->", "hasLS64", "(", ")", "&&", "Ty", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")", "return", "EVT", "(", "<STR_LIT>", ")", ";", "return", "TargetLowering", "::", "getAsmOperandValueType", "(", "DL", ",", "Ty", ",", "AllowUnknown", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering (2)2", "Func": "getAsmOperandValueType", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7575, "Length": 55, "Cover_Rate": 0.9649122807017544, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Ad", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "switch", "(", "Rd", ")", "{", "case", "<NUM_LIT>", ":", "return", "Ad", "?", "amSymbolic", ":", "amRegister", ";", "case", "<NUM_LIT>", ":", "return", "Ad", "?", "amAbsolute", ":", "amRegister", ";", "default", ":", "break", ";", "}"], "ground_truth": ["return", "Ad", "?", "amIndexed", ":", "amRegister", ";"], "File": "MSP430Disassembler", "Func": "DecodeDstAddrMode", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7576, "Length": 49, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "m16_nuimm8_1", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "return", "m16_check_op", "(", "op", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "mips3", "Func": "m16_nuimm8_1", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7577, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "int", "OldImm", "=", "(", "int", ")", "CmpMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "const", "int", "NewImm", "=", "std", "::", "abs", "(", "OldImm", "+", "Correction", ")", ";", "if", "(", "OldImm", "==", "<NUM_LIT>", "&&", "(", "(", "Negative", "&&", "Correction", "==", "<NUM_LIT>", ")", "||", "(", "!", "Negative", "&&", "Correction", "==", "-", "<NUM_LIT>", ")", ")", ")", "{", "Opc", "=", "getComplementOpc", "(", "Opc", ")", ";", "}"], "ground_truth": ["return", "CmpInfo", "(", "NewImm", ",", "Opc", ",", "getAdjustedCmp", "(", "Cmp", ")", ")", ";"], "File": "AArch64ConditionOptimizer12", "Func": "adjustCmp", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7578, "Length": 79, "Cover_Rate": 0.5266666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "Cmp", ".", "getDebugLoc", "(", ")", ";", "MachineInstr", "*", "Loop", "=", "findLoopInstr", "(", "PreHeader", ")", ";", "if", "(", "!", "Loop", ")", "return", "<NUM_LIT>", ";", "Register", "LoopCountReg", "=", "Loop", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MachineInstr", "*", "LoopCount", "=", "MRI", ".", "getUniqueVRegDef", "(", "LoopCountReg", ")", ";", "if", "(", "!", "LoopCount", ")", "return", "<NUM_LIT>", ";", "if", "(", "LoopCount", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "LoopCount", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "int64_t", "Offset", "=", "LoopCount", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "Offset", "<=", "<NUM_LIT>", ")", "{", "LoopCount", "->", "eraseFromParent", "(", ")", ";", "Loop", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "PPCInstrInfo118", "Func": "reduceLoopCount", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7579, "Length": 134, "Cover_Rate": 0.5075757575757576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetOperandInfo", "*", "OpInfo", "=", "<ISA_LIT>Insts", "[", "Opcode", "]", ".", "OpInfo", ";", "if", "(", "!", "OpInfo", ")", "return", "false", ";", "unsigned", "&", "OpIdx", "=", "NumOpsAdded", ";", "OpIdx", "=", "<NUM_LIT>", ";", "assert", "(", "NumOps", ">=", "<NUM_LIT>", "&&", "OpInfo", "[", "<NUM_LIT>", "]", ".", "RegClass", "==", "<STR_LIT>", "&&", "OpInfo", "[", "<NUM_LIT>", "]", ".", "RegClass", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "bool", "isStore", "=", "slice", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";", "bool", "isDW", "=", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "<STR_LIT>", ",", "decodeRd", "(", "insn", ")", ")", ")", ")", ";"], "ground_truth": ["++", "OpIdx", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleLdStExFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7580, "Length": 109, "Cover_Rate": 0.3892857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Iterations", "=", "<ISA_LIT>SubTarget", ".", "hasRecipPrec", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "VT", ".", "getScalarType", "(", ")", "==", "<STR_LIT>", ")", "++", "Iterations", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "FPOne", "=", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "VT", ".", "getScalarType", "(", ")", ")", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "{", "assert", "(", "VT", ".", "getVectorNumElements", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "FPOne", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "FPOne", ",", "FPOne", ",", "FPOne", ",", "FPOne", ")", ";", "}", "SDValue", "Est", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op", ")", ";", "DCI", ".", "AddToWorklist", "(", "Est", ".", "getNode", "(", ")", ")", ";"], "ground_truth": ["for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "Iterations", ";", "++", "i", ")", "{"], "File": "PPCISelLowering120", "Func": "DAGCombineFastRecip", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7581, "Length": 142, "Cover_Rate": 0.37866666666666665, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Opc", "==", "<STR_LIT>", "&&", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", "==", "N", ")", "return", "false", ";", "if", "(", "Opc", "==", "<STR_LIT>", "&&", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", "==", "N", ")", "return", "false", ";"], "ground_truth": ["if", "(", "isTargetShuffle", "(", "Opc", ")", ")", "return", "true", ";"], "File": "X86ISelLowering100", "Func": "isFoldableUseOfShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7582, "Length": 54, "Cover_Rate": 0.3724137931034483, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "TBB", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", "||", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "Cond", ".", "empty", "(", ")", ")", "{", "assert", "(", "!", "FBB", "&&", "<STR_LIT>", ")", ";", "BuildMI", "(", "&", "MBB", ",", "dl", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "return", "<NUM_LIT>", ";", "}", "unsigned", "Count", "=", "<NUM_LIT>", ";", "<STR_LIT>", "CC", "=", "(", "<STR_LIT>", ")", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ";", "switch", "(", "CC", ")", "{", "case", "<STR_LIT>", ":", "BuildMI", "(", "&", "MBB", ",", "dl", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "++", "Count", ";", "BuildMI", "(", "&", "MBB", ",", "dl", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "++", "Count", ";", "break", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "X86InstrInfo17", "Func": "InsertBranch", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7583, "Length": 144, "Cover_Rate": 0.4752475247524752, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rgroup_controls", "*", "rgc", ";", "unsigned", "int", "num_vectors_m1", ";", "unsigned", "int", "shift_cnt", "=", "<NUM_LIT>", ";", "FOR_EACH_VEC_ELT", "(", "LOOP_VINFO_LENS", "(", "loop_vinfo", ")", ",", "num_vectors_m1", ",", "rgc", ")", "if", "(", "rgc", "->", "type", ")", "shift_cnt", "+=", "num_vectors_m1", "+", "<NUM_LIT>", ";", "rs6000_add_stmt_cost", "(", "loop_vinfo", ",", "(", "void", "*", ")", "data", ",", "shift_cnt", ",", "scalar_stmt", ",", "NULL", ",", "NULL_TREE", ",", "<NUM_LIT>", ",", "vect_body", ")", ";"], "ground_truth": ["}"], "File": "rs60001", "Func": "rs6000_adjust_vect_cost_per_loop", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7584, "Length": 61, "Cover_Rate": 0.6039603960396039, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "LHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ")", ";", "Sel1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResVT", ",", "LHS", ",", "TV", ",", "FV", ")", ";", "if", "(", "Sel1", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "Sel1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Sel1", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResVT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ")", ",", "Sel1", ",", "FV", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "std", "::", "swap", "(", "TV", ",", "FV", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "LHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResVT", ",", "LHS", ",", "TV", ",", "FV", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "std", "::", "swap", "(", "TV", ",", "FV", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "LHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResVT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ")", ",", "TV", ",", "FV", ")", ";", "}", "SDValue", "Cmp", ";", "switch", "(", "CC", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "std", "::", "swap", "(", "TV", ",", "FV", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "CmpVT", ",", "LHS", ",", "RHS", ",", "Flags", ")", ";", "if", "(", "Cmp", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Cmp", ")", ";", "Sel1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResVT", ",", "Cmp", ",", "TV", ",", "FV", ")", ";", "if", "(", "Sel1", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "Sel1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Sel1", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResVT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Cmp", ")", ",", "Sel1", ",", "FV", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "CmpVT", ",", "LHS", ",", "RHS", ",", "Flags", ")", ";", "if", "(", "Cmp", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Cmp", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResVT", ",", "Cmp", ",", "FV", ",", "TV", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "CmpVT", ",", "LHS", ",", "RHS", ",", "Flags", ")", ";"], "File": "PPCISelLowering146", "Func": "LowerSELECT_CC", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7585, "Length": 484, "Cover_Rate": 0.42718446601941745, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Mask", "|=", "(", "NCC", "&", "<NUM_LIT>", ")", "<<", "Pos", ";", "NMI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "<STR_LIT>", ",", "false", ",", "true", ",", "false", ")", ")", ";", "LastITMI", "=", "NMI", ";", "}", "else", "{", "if", "(", "NCC", "==", "<STR_LIT>", "&&", "MoveCopyOutOfITBlock", "(", "NMI", ",", "CC", ",", "OCC", ",", "Defs", ",", "Uses", ")", ")", "{", "--", "MBBI", ";", "MBB", ".", "remove", "(", "NMI", ")", ";", "MBB", ".", "insert", "(", "InsertPos", ",", "NMI", ")", ";", "++", "NumMovedInsts", ";", "continue", ";", "}", "break", ";", "}", "TrackDefUses", "(", "NMI", ",", "Defs", ",", "Uses", ",", "TRI", ")", ";", "--", "Pos", ";", "}", "}", "Mask", "|=", "(", "<NUM_LIT>", "<<", "Pos", ")", ";", "Mask", "|=", "(", "CC", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "MIB", ".", "addImm", "(", "Mask", ")", ";", "LastITMI", "->", "findRegisterUseOperand", "(", "<STR_LIT>", ")", "->", "setIsKill", "(", ")", ";", "MachineBasicBlock", "::", "instr_iterator", "LI", "=", "LastITMI", ";", "finalizeBundle", "(", "MBB", ",", "InsertPos", ".", "getInstrIterator", "(", ")", ",", "llvm", "::", "next", "(", "LI", ")", ")", ";", "Modified", "=", "true", ";"], "ground_truth": ["++", "NumITs", ";"], "File": "Thumb2ITBlockPass11", "Func": "InsertITInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7586, "Length": 167, "Cover_Rate": 0.35157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isSupportedCmpOp", "(", "unsigned", "opCode", ")", "{"], "ground_truth": ["return", "(", "opCode", "==", "<STR_LIT>", "||", "opCode", "==", "<STR_LIT>", "||", "opCode", "==", "<STR_LIT>", "||", "opCode", "==", "<STR_LIT>", "||", "opCode", "==", "<STR_LIT>", "||", "opCode", "==", "<STR_LIT>", "||", "opCode", "==", "<STR_LIT>", "||", "opCode", "==", "<STR_LIT>", ")", ";"], "File": "PPCMIPeephole", "Func": "isSupportedCmpOp", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7587, "Length": 43, "Cover_Rate": 0.7166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>16TargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", ",", "Align", ",", "MachineMemOperand", "::", "Flags", ",", "bool", "*", "Fast", ")", "const", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "Mips16ISelLowering16", "Func": "allowsMisalignedMemoryAccesses", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7588, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "<ISA_LIT>SPBundling", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "ground_truth": ["}"], "File": "PatmosSPReduce1", "Func": "getAnalysisUsage", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 7589, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstPrinter", "::", "<ISA_LIT>InstPrinter", "(", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ")", ":", "MCInstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", "{"], "ground_truth": ["}"], "File": "NVPTXInstPrinter12", "Func": "NVPTXInstPrinter", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7590, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CALL_P", "(", "insn", ")", "&&", "dep_type", "==", "REG_DEP_TRUE", ")", "{"], "ground_truth": ["rtx", "target", "=", "get_jump_target", "(", "insn", ")", ";"], "File": "tilegx", "Func": "tilegx_sched_adjust_cost", "Target": "tilegx", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 7591, "Length": 20, "Cover_Rate": 0.30303030303030304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "STI", ".", "getInstrInfo", "(", ")", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "STI", ".", "getInstrInfo", "(", ")", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "STI", ".", "getInstrInfo", "(", ")", "->", "loadRegFromStackSlot", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ",", "<ISA_LIT>FI", "->", "getISRRegFI", "(", "<NUM_LIT>", ")", ",", "PtrRC", ",", "STI", ".", "getRegisterInfo", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "STI", ".", "getInstrInfo", "(", ")", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["STI", ".", "getInstrInfo", "(", ")", "->", "loadRegFromStackSlot", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ",", "<ISA_LIT>FI", "->", "getISRRegFI", "(", "<NUM_LIT>", ")", ",", "PtrRC", ",", "STI", ".", "getRegisterInfo", "(", ")", ")", ";"], "File": "MipsSEFrameLowering (2)1", "Func": "emitInterruptEpilogueStub", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7592, "Length": 134, "Cover_Rate": 0.5173745173745173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vqdmulhq_n_sv4si", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vqdmulhq_n_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7593, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "combineCarryThroughADD", "(", "SDValue", "EFLAGS", ")", "{", "if", "(", "EFLAGS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "isAllOnesConstant", "(", "EFLAGS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "SDValue", "Carry", "=", "EFLAGS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "while", "(", "Carry", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Carry", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Carry", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Carry", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "(", "Carry", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isOneConstant", "(", "Carry", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ")", "Carry", "=", "Carry", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Carry", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Carry", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "Carry", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", ")", "return", "Carry", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)8", "Func": "combineCarryThroughADD", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7594, "Length": 144, "Cover_Rate": 0.8470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__aarch64_vset_lane_any", "(", "__elem", ",", "__vec", ",", "__index", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vsetq_lane_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7595, "Length": 11, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NSlots", ";", "if", "(", "MCID", "&&", "mustComeFirst", "(", "MCID", ",", "NSlots", ")", "&&", "CurSlots", ")", "return", "true", ";"], "ground_truth": ["return", "ScoreboardHazardRecognizer", "::", "ShouldPreferAnother", "(", "SU", ")", ";"], "File": "PPCHazardRecognizers", "Func": "ShouldPreferAnother", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7596, "Length": 27, "Cover_Rate": 0.54, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "csky_far_jump_used_p", "(", "void", ")", "{", "rtx_insn", "*", "insn", ";", "if", "(", "cfun", "->", "machine", "->", "far_jump_used", ")", "return", "true", ";", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "if", "(", "GET_CODE", "(", "insn", ")", "==", "JUMP_INSN", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "!=", "ADDR_VEC", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "!=", "ADDR_DIFF_VEC", "&&", "get_attr_far_jump", "(", "insn", ")", "==", "FAR_JUMP_YES", ")", "{"], "ground_truth": ["cfun", "->", "machine", "->", "far_jump_used", "=", "<NUM_LIT>", ";"], "File": "csky", "Func": "csky_far_jump_used_p", "Target": "csky", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7597, "Length": 84, "Cover_Rate": 0.9130434782608695, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "_mm_set1_pi32", "(", "int", "__i", ")", "{"], "ground_truth": ["return", "_mm_set_pi32", "(", "__i", ",", "__i", ")", ";"], "File": "mmintrin", "Func": "_mm_set1_pi32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7598, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "M", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", ")", "BlockElts", "=", "BlockSize", "/", "EltSz", ";", "if", "(", "BlockSize", "<=", "EltSz", "||", "BlockSize", "!=", "BlockElts", "*", "EltSz", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "if", "(", "M", "[", "i", "]", "<", "<NUM_LIT>", ")", "continue", ";"], "ground_truth": ["if", "(", "(", "unsigned", ")", "M", "[", "i", "]", "!=", "(", "i", "-", "i", "%", "BlockElts", ")", "+", "(", "BlockElts", "-", "<NUM_LIT>", "-", "i", "%", "BlockElts", ")", ")", "return", "false", ";"], "File": "ARMISelLowering (2)6", "Func": "isVREVMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7599, "Length": 87, "Cover_Rate": 0.5272727272727272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_psllv16hi_mask", "(", "(", "__v16hi", ")", "__A", ",", "(", "__v16hi", ")", "__B", ",", "(", "__v16hi", ")", "__W", ",", "(", "__mmask16", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin", "Func": "_mm256_mask_sllv_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7600, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint8x8_t", "result", ";"], "ground_truth": ["__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ",", "<STR_LIT>", "(", "c", ")", ":", ")", ";"], "File": "arm", "Func": "neon2_vaba_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7601, "Length": 29, "Cover_Rate": 0.6444444444444445, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>LongBranch", "::", "initMBBInfo", "(", ")", "{", "for", "(", "MachineFunction", "::", "iterator", "I", "=", "MF", "->", "begin", "(", ")", ",", "E", "=", "MF", "->", "end", "(", ")", ";", "I", "!=", "E", ";", ")", "splitMBB", "(", "I", "++", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "MBBInfos", ".", "clear", "(", ")", ";", "MBBInfos", ".", "resize", "(", "MF", "->", "size", "(", ")", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "MBBInfos", ".", "size", "(", ")", ";", "I", "<", "E", ";", "++", "I", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "MF", "->", "getBlockNumbered", "(", "I", ")", ";", "for", "(", "MachineBasicBlock", "::", "instr_iterator", "MI", "=", "MBB", "->", "instr_begin", "(", ")", ";", "MI", "!=", "MBB", "->", "instr_end", "(", ")", ";", "++", "MI", ")", "MBBInfos", "[", "I", "]", ".", "Size", "+=", "TII", "->", "GetInstSizeInBytes", "(", "&", "*", "MI", ")", ";", "ReverseIter", "End", "=", "MBB", "->", "rend", "(", ")", ";", "ReverseIter", "Br", "=", "getNonDebugInstr", "(", "MBB", "->", "rbegin", "(", ")", ",", "End", ")", ";", "if", "(", "(", "Br", "!=", "End", ")", "&&", "!", "Br", "->", "isIndirectBranch", "(", ")", "&&", "(", "Br", "->", "isConditionalBranch", "(", ")", "||", "(", "Br", "->", "isUnconditionalBranch", "(", ")", "&&", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", ")", ")", "MBBInfos", "[", "I", "]", ".", "Br", "=", "(", "++", "Br", ")", ".", "base", "(", ")", ";"], "ground_truth": ["}"], "File": "MipsLongBranch16", "Func": "initMBBInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7602, "Length": 217, "Cover_Rate": 0.9954128440366973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Ret", "->", "getNumOperands", "(", ")", ">", "<NUM_LIT>", ")", "{", "CallingConv", "::", "ID", "CC", "=", "F", ".", "getCallingConv", "(", ")", ";", "SmallVector", "<", "<STR_LIT>", ",", "<NUM_LIT>", ">", "Outs", ";", "GetReturnInfo", "(", "CC", ",", "F", ".", "getReturnType", "(", ")", ",", "F", ".", "getAttributes", "(", ")", ",", "Outs", ",", "TLI", ",", "DL", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ValLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "F", ".", "isVarArg", "(", ")", ",", "*", "FuncInfo", ".", "MF", ",", "ValLocs", ",", "I", "->", "getContext", "(", ")", ")", ";", "CCAssignFn", "*", "RetCC", "=", "CC", "==", "CallingConv", "::", "WebKit_JS", "?", "RetCC_<ISA_LIT>_WebKit_JS", ":", "RetCC_<ISA_LIT>_AAPCS", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "RetCC", ")", ";", "if", "(", "ValLocs", ".", "size", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "CCValAssign", "&", "VA", "=", "ValLocs", "[", "<NUM_LIT>", "]", ";", "const", "Value", "*", "RV", "=", "Ret", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "&&", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "BCvt", ")", ")", "return", "false", ";", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "unsigned", "Reg", "=", "getRegForValue", "(", "RV", ")", ";", "if", "(", "Reg", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "Reg", "+", "VA", ".", "getValNo", "(", ")", ";", "Register", "DestReg", "=", "VA", ".", "getLocReg", "(", ")", ";", "if", "(", "!", "MRI", ".", "getRegClass", "(", "SrcReg", ")", "->", "contains", "(", "DestReg", ")", ")", "return", "false", ";", "EVT", "RVEVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "RV", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "RVEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "if", "(", "RVEVT", ".", "isVector", "(", ")", "&&", "RVEVT", ".", "getVectorNumElements", "(", ")", ">", "<NUM_LIT>", "&&", "!", "Subtarget", "->", "isLittleEndian", "(", ")", ")", "return", "false", ";", "MVT", "RVVT", "=", "RVEVT", ".", "getSimpleVT", "(", ")", ";"], "ground_truth": ["if", "(", "RVVT", "==", "<STR_LIT>", ")", "return", "false", ";"], "File": "AArch64FastISel11", "Func": "selectRet", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7603, "Length": 311, "Cover_Rate": 0.49522292993630573, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "PtrVT", "=", "getPointerTy", "(", "DL", ",", "AMDGPUA<ISA_LIT>", ".", "CONSTANT_ADDRESS", ")", ";", "SDValue", "BasePtr", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "SL", ",", "MRI", ".", "getLiveInVirtReg", "(", "InputPtrReg", ")", ",", "PtrVT", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "PtrVT", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "Offset", ",", "SL", ",", "PtrVT", ")", ")", ";"], "File": "SIISelLowering123", "Func": "LowerParameterPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7604, "Length": 58, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "&", "MI", "=", "*", "II", ";", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", "->", "getCalleeSavedInfo", "(", ")", ";", "int", "MinCSFI", "=", "<NUM_LIT>", ";", "int", "MaxCSFI", "=", "-", "<NUM_LIT>", ";", "if", "(", "CSI", ".", "size", "(", ")", ")", "{", "MinCSFI", "=", "CSI", "[", "<NUM_LIT>", "]", ".", "getFrameIdx", "(", ")", ";", "MaxCSFI", "=", "CSI", "[", "CSI", ".", "size", "(", ")", "-", "<NUM_LIT>", "]", ".", "getFrameIdx", "(", ")", ";", "}", "unsigned", "FrameReg", ";", "if", "(", "FrameIndex", ">=", "MinCSFI", "&&", "FrameIndex", "<=", "MaxCSFI", ")", "FrameReg", "=", "<STR_LIT>", ";", "else", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "{", "FrameReg", "=", "<STR_LIT>", ";", "}", "else", "{", "if", "(", "(", "MI", ".", "getNumOperands", "(", ")", ">", "OpNo", "+", "<NUM_LIT>", ")", "&&", "MI", ".", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "FrameReg", "=", "MI", ".", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "else", "FrameReg", "=", "<STR_LIT>", ";", "}", "}", "int64_t", "Offset", ";", "bool", "IsKill", "=", "false", ";"], "ground_truth": ["Offset", "=", "SPOffset", "+", "(", "int64_t", ")", "StackSize", ";"], "File": "Mips16RegisterInfo11", "Func": "eliminateFI", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7605, "Length": 214, "Cover_Rate": 0.5169082125603864, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmlsq_u32", "(", "uint32x4_t", "a", ",", "uint32x4_t", "b", ",", "uint32x4_t", "c", ")", "{"], "ground_truth": ["uint32x4_t", "result", ";"], "File": "arm", "Func": "neon2_vmlsq_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7606, "Length": 15, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "static_cast", "<", "unsigned", ">", "(", "<STR_LIT>", ")", ":", "return", "<STR_LIT>", ";", "case", "static_cast", "<", "unsigned", ">", "(", "<STR_LIT>", ")", ":", "return", "<STR_LIT>", ";", "case", "static_cast", "<", "unsigned", ">", "(", "<STR_LIT>", ")", ":", "return", "<STR_LIT>", ";", "case", "static_cast", "<", "unsigned", ">", "(", "<STR_LIT>", ")", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["default", ":"], "File": "VE1", "Func": "VEValToRD", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7607, "Length": 50, "Cover_Rate": 0.4065040650406504, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_vcvtph2uw128_mask", "(", "__C", ",", "(", "__v8hi", ")", "__A", ",", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16vlintrin", "Func": "_mm_mask_cvtph_epu16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7608, "Length": 17, "Cover_Rate": 0.40476190476190477, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>OffsetAllocator", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MFN", ")", "{", "MF", "=", "&", "MFN", ";", "TII", "=", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "MF", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "TRI", "=", "static_cast", "<", "const", "<ISA_LIT>RegisterInfo", "*", ">", "(", "MF", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "MRI", "=", "&", "MF", "->", "getRegInfo", "(", ")", ";", "DT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["PerformAllocation", "(", "DT", "->", "getRootNode", "(", ")", ")", ";"], "File": "JVMOffsetAllocator", "Func": "runOnMachineFunction", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7609, "Length": 92, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "BMI", "=", "&", "MBB", "->", "back", "(", ")", ";", "bool", "NeedSplit", "=", "(", "BMI", "!=", "MI", ")", "||", "!", "BBHasFallthrough", "(", "MBB", ")", ";", "++", "NumCBrFixed", ";", "if", "(", "BMI", "!=", "MI", ")", "{", "if", "(", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", "==", "prior", "(", "MBB", "->", "end", "(", ")", ")", "&&", "BMI", "->", "getOpcode", "(", ")", "==", "Br", ".", "UncondBr", ")", "{", "MachineBasicBlock", "*", "NewDest", "=", "BMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BBIsInRange", "(", "MI", ",", "NewDest", ",", "Br", ".", "MaxDisp", ")", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "BMI", ")", ";", "BMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setMBB", "(", "DestBB", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setMBB", "(", "NewDest", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "CC", ")", ";", "return", "true", ";", "}", "}", "}", "if", "(", "NeedSplit", ")", "{", "SplitBlockBeforeInstr", "(", "MI", ")", ";", "int", "delta", "=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "-=", "delta", ";", "MachineBasicBlock", "*", "SplitBB", "=", "llvm", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ";"], "ground_truth": ["AdjustBBOffsetsAfter", "(", "SplitBB", ",", "-", "delta", ")", ";"], "File": "ARMConstantIslandPass14", "Func": "FixUpConditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7610, "Length": 213, "Cover_Rate": 0.3858695652173913, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "LowerFABS", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerMEMBARRIER", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerATOMIC_FENCE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ",", "false", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerLOAD", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSTORE", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";"], "File": "MipsISelLowering21", "Func": "LowerOperation", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7611, "Length": 125, "Cover_Rate": 0.37537537537537535, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__a", "=", "(", "__vector", "signed", "char", ")", "vec_splats", "(", "__m1", ")", ";", "__b", "=", "(", "__vector", "signed", "char", ")", "vec_splats", "(", "__m2", ")", ";", "__c", "=", "vec_subs", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["return", "(", "__m64", ")", "(", "(", "__vector", "long", "long", ")", "__c", ")", "[", "<NUM_LIT>", "]", ";"], "File": "mmintrin2", "Func": "_mm_subs_pi8", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7612, "Length": 49, "Cover_Rate": 0.6049382716049383, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "fs", ".", "sp_realigned", "&&", "cfa_offset", ">", "fs", ".", "sp_realigned_fp_last", ")", "{", "gcc_assert", "(", "cfa_offset", ">=", "fs", ".", "sp_realigned_offset", ")", ";", "return", "false", ";", "}"], "ground_truth": ["return", "fs", ".", "fp_valid", ";"], "File": "i386", "Func": "fp_valid_at", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7613, "Length": 31, "Cover_Rate": 0.5849056603773585, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vshlq_u32", "(", "uint32x4_t", "__a", ",", "int32x4_t", "__b", ")", "{"], "ground_truth": ["return", "__builtin_mve_vshlq_uv4si", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "mve___arm_vshlq_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7614, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "!", "LdSt", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "!", "LdSt", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", ")", "||", "!", "LdSt", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "return", "false", ";", "}", "else", "if", "(", "LdSt", ".", "getNumExplicitOperands", "(", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "!", "LdSt", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "||", "(", "!", "LdSt", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "!", "LdSt", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", ")", "||", "!", "LdSt", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "return", "false", ";", "}", "else", "return", "false", ";", "unsigned", "Scale", "=", "<NUM_LIT>", ";", "int64_t", "Dummy1", ",", "Dummy2", ";", "if", "(", "!", "getMemOpInfo", "(", "LdSt", ".", "getOpcode", "(", ")", ",", "Scale", ",", "Width", ",", "Dummy1", ",", "Dummy2", ")", ")", "return", "false", ";", "if", "(", "LdSt", ".", "getNumExplicitOperands", "(", ")", "==", "<NUM_LIT>", ")", "{", "BaseOp", "=", "&", "LdSt", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Offset", "=", "LdSt", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "*", "Scale", ";", "}", "else", "{", "assert", "(", "LdSt", ".", "getNumExplicitOperands", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "BaseOp", "=", "&", "LdSt", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Offset", "=", "LdSt", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "*", "Scale", ";"], "ground_truth": ["}"], "File": "AArch64InstrInfo10", "Func": "getMemOperandWithOffsetWidth", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7615, "Length": 227, "Cover_Rate": 0.7467105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_MIPS16", ")", "sorry", "(", "<STR_LIT>", ")", ";", "if", "(", "first", "+", "size", "<=", "<NUM_LIT>", ")", "{", "HOST_WIDE_INT", "i", ";", "for", "(", "i", "=", "PROBE_INTERVAL", ";", "i", "<", "size", ";", "i", "+=", "PROBE_INTERVAL", ")", "emit_stack_probe", "(", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "(", "first", "+", "i", ")", ")", ")", ";", "emit_stack_probe", "(", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "(", "first", "+", "size", ")", ")", ")", ";", "}", "else", "{", "HOST_WIDE_INT", "rounded_size", ";", "rtx", "r3", "=", "MIPS_PROLOGUE_TEMP", "(", "Pmode", ")", ";", "rtx", "r12", "=", "MIPS_PROLOGUE_TEMP2", "(", "Pmode", ")", ";", "gcc_assert", "(", "first", "<=", "<NUM_LIT>", ")", ";", "rounded_size", "=", "ROUND_DOWN", "(", "size", ",", "PROBE_INTERVAL", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "r3", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "first", ")", ")", ")", ";", "if", "(", "rounded_size", ">", "<NUM_LIT>", ")", "{", "emit_move_insn", "(", "r12", ",", "GEN_INT", "(", "rounded_size", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "r12", ",", "gen_rtx_MINUS", "(", "Pmode", ",", "r3", ",", "r12", ")", ")", ")", ";", "}", "else", "emit_insn", "(", "gen_rtx_SET", "(", "r12", ",", "plus_constant", "(", "Pmode", ",", "r3", ",", "-", "rounded_size", ")", ")", ")", ";", "emit_insn", "(", "PMODE_INSN", "(", "gen_probe_stack_range", ",", "(", "r3", ",", "r3", ",", "r12", ")", ")", ")", ";", "if", "(", "size", "!=", "rounded_size", ")", "emit_stack_probe", "(", "plus_constant", "(", "Pmode", ",", "r12", ",", "rounded_size", "-", "size", ")", ")", ";", "}", "emit_insn", "(", "gen_blockage", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "mips", "Func": "mips_emit_probe_stack_range", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7616, "Length": 224, "Cover_Rate": 0.9531914893617022, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Op", "=", "std", "::", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "k_Token", ")", ";", "Op", "->", "Tok", ".", "Data", "=", "Str", ".", "data", "(", ")", ";", "Op", "->", "Tok", ".", "Length", "=", "Str", ".", "size", "(", ")", ";", "Op", "->", "StartLoc", "=", "S", ";"], "ground_truth": ["Op", "->", "EndLoc", "=", "S", ";"], "File": "VEAsmParser (2)", "Func": "CreateToken", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7617, "Length": 49, "Cover_Rate": 0.7101449275362319, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Disassembler", "(", "const", "MCSubtargetInfo", "&", "STI", ",", "const", "MCRegisterInfo", "*", "Info", ")", ":", "MCDisassembler", "(", "STI", ")", ",", "RegInfo", "(", "Info", ")", "{"], "ground_truth": ["}"], "File": "AArch64Disassembler10", "Func": "AArch64Disassembler", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7618, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ReplaceImageHandles", "::", "<ISA_LIT>ReplaceImageHandles", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "NVPTXReplaceImageHandles", "Func": "NVPTXReplaceImageHandles", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7619, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "getNoopForMachoTarget", "(", "MCInst", "&", "NopInst", ")", "const", "{", "NopInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "PPCInstrInfo (3)", "Func": "getNoopForMachoTarget", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7620, "Length": 19, "Cover_Rate": 0.9047619047619048, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "NumBytes", "=", "(", "int", ")", "MFI", ".", "getStackSize", "(", ")", ";", "unsigned", "SAVEri", "=", "<STR_LIT>", ";", "unsigned", "SAVErr", "=", "<STR_LIT>", ";", "if", "(", "FuncInfo", "->", "isLeafProc", "(", ")", ")", "{", "if", "(", "NumBytes", "==", "<NUM_LIT>", ")", "return", ";", "SAVEri", "=", "<STR_LIT>", ";", "SAVErr", "=", "<STR_LIT>", ";", "}", "if", "(", "MFI", ".", "adjustsStack", "(", ")", "&&", "hasReservedCallFrame", "(", "MF", ")", ")", "NumBytes", "+=", "MFI", ".", "getMaxCallFrameSize", "(", ")", ";", "NumBytes", "=", "Subtarget", ".", "getAdjustedFrameSize", "(", "NumBytes", ")", ";", "if", "(", "MFI", ".", "getMaxAlignment", "(", ")", ">", "<NUM_LIT>", ")", "{", "NumBytes", "=", "alignTo", "(", "NumBytes", ",", "MFI", ".", "getMaxAlignment", "(", ")", ")", ";", "}", "MFI", ".", "setStackSize", "(", "NumBytes", ")", ";", "emit<ISA_LIT>Adjustment", "(", "MF", ",", "MBB", ",", "MBBI", ",", "-", "NumBytes", ",", "SAVErr", ",", "SAVEri", ")", ";", "unsigned", "regFP", "=", "RegInfo", ".", "getDwarfRegNum", "(", "<STR_LIT>", ",", "true", ")", ";", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaRegister", "(", "nullptr", ",", "regFP", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createWindowSave", "(", "nullptr", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "unsigned", "regInRA", "=", "RegInfo", ".", "getDwarfRegNum", "(", "<STR_LIT>", ",", "true", ")", ";", "unsigned", "regOutRA", "=", "RegInfo", ".", "getDwarfRegNum", "(", "<STR_LIT>", ",", "true", ")", ";", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createRegister", "(", "nullptr", ",", "regOutRA", ",", "regInRA", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "if", "(", "NeedsStackRealignment", ")", "{", "int64_t", "Bias", "=", "Subtarget", ".", "getStackPointerBias", "(", ")", ";"], "ground_truth": ["unsigned", "regUnbiased", ";"], "File": "SparcFrameLowering (2)1", "Func": "emitPrologue", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7621, "Length": 297, "Cover_Rate": 0.48848684210526316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CriticalPathRCs", ".", "push_back", "(", "&", "<STR_LIT>", ")", ";", "CriticalPathRCs", ".", "push_back", "(", "&", "<STR_LIT>", ")", ";", "CriticalPathRCs", ".", "push_back", "(", "&", "<STR_LIT>", ")", ";", "CriticalPathRCs", ".", "push_back", "(", "&", "<STR_LIT>", ")", ";", "CriticalPathRCs", ".", "push_back", "(", "&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "OptLevel", ">=", "CodeGenOpt", "::", "Default", ";"], "File": "SPUSubtarget1", "Func": "enablePostRAScheduler", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7622, "Length": 47, "Cover_Rate": 0.46078431372549017, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMShadowTracker", ".", "emitShadowPadding", "(", "*", "OutStreamer", ",", "getSubtargetInfo", "(", ")", ")", ";", "NoAutoPaddingScope", "NoPadScope", "(", "*", "OutStreamer", ")", ";", "auto", "&", "Ctx", "=", "OutStreamer", "->", "getContext", "(", ")", ";", "MCSymbol", "*", "MILabel", "=", "Ctx", ".", "createTempSymbol", "(", ")", ";", "OutStreamer", "->", "EmitLabel", "(", "MILabel", ")", ";", "SM", ".", "recordPatchPoint", "(", "*", "MILabel", ",", "MI", ")", ";", "PatchPointOpers", "opers", "(", "&", "MI", ")", ";", "unsigned", "ScratchIdx", "=", "opers", ".", "getNextScratchIdx", "(", ")", ";", "unsigned", "EncodedBytes", "=", "<NUM_LIT>", ";", "const", "MachineOperand", "&", "CalleeMO", "=", "opers", ".", "getCallTarget", "(", ")", ";"], "ground_truth": ["if", "(", "!", "(", "CalleeMO", ".", "isImm", "(", ")", "&&", "!", "CalleeMO", ".", "getImm", "(", ")", ")", ")", "{"], "File": "X86MCInstLower34", "Func": "LowerPATCHPOINT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7623, "Length": 107, "Cover_Rate": 0.3252279635258359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<ISA_LIT>ArchVersion", "==", "V4", ";"], "ground_truth": ["}"], "File": "HexagonSubtarget1", "Func": "hasV4TOpsOnly", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7624, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "RegLoNum", "=", "MRI", ".", "getSubReg", "(", "RegNum", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["RegNum", "=", "(", "RegLoNum", "!=", "<STR_LIT>", ")", "?", "RegLoNum", ":", "RegNum", ";"], "File": "MCS51InstPrinter", "Func": "getPrettyRegisterName", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7625, "Length": 24, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "continue", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "ReplaceFlags", "=", "false", ";", "if", "(", "(", "StorageOpcode", "==", "<STR_LIT>", "||", "StorageOpcode", "==", "<STR_LIT>", "||", "StorageOpcode", "==", "<STR_LIT>", ")", "&&", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Base", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "||", "Base", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", ")", "continue", ";", "break", ";", "case", "<STR_LIT>", ":", "Flags", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Flags", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Flags", "=", "<STR_LIT>", ";", "break", ";", "}", "SDValue", "ImmOpnd", "=", "Base", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "int", "MaxDisplacement", "=", "<NUM_LIT>", ";", "if", "(", "GlobalAddressSDNode", "*", "GA", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "ImmOpnd", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "GA", "->", "getGlobal", "(", ")", ";", "MaxDisplacement", "=", "std", "::", "min", "(", "(", "int", ")", "GV", "->", "getAlignment", "(", ")", "-", "<NUM_LIT>", ",", "MaxDisplacement", ")", ";", "}", "bool", "UpdateHBase", "=", "false", ";", "SDValue", "HBase", "=", "Base", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "int", "Offset", "=", "N", "->", "getConstantOperandVal", "(", "FirstOp", ")", ";", "if", "(", "ReplaceFlags", ")", "{", "if", "(", "Offset", "<", "<NUM_LIT>", "||", "Offset", ">", "MaxDisplacement", ")", "{", "if", "(", "Base", ".", "getMachineOpcode", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "if", "(", "!", "HBase", ".", "isMachineOpcode", "(", ")", "||", "HBase", ".", "getMachineOpcode", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "if", "(", "!", "Base", ".", "hasOneUse", "(", ")", "||", "!", "HBase", ".", "hasOneUse", "(", ")", ")", "continue", ";", "SDValue", "HImmOpnd", "=", "HBase", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "HImmOpnd", "!=", "ImmOpnd", ")", "continue", ";", "UpdateHBase", "=", "true", ";", "}", "}", "else", "{", "if", "(", "auto", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "ImmOpnd", ")", ")", "{", "Offset", "+=", "C", "->", "getSExtValue", "(", ")", ";", "if", "(", "(", "StorageOpcode", "==", "<STR_LIT>", "||", "StorageOpcode", "==", "<STR_LIT>", "||", "StorageOpcode", "==", "<STR_LIT>", ")", "&&", "(", "Offset", "%", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "continue", ";", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", ")", "continue", ";", "ImmOpnd", "=", "CurDAG", "->", "getTargetConstant", "(", "Offset", ",", "SDLoc", "(", "ImmOpnd", ")", ",", "ImmOpnd", ".", "getValueType", "(", ")", ")", ";", "}", "else", "if", "(", "Offset", "!=", "<NUM_LIT>", ")", "{", "continue", ";"], "ground_truth": ["}"], "File": "PPCISelDAGToDAG (2)2", "Func": "PeepholePPC64", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7626, "Length": 361, "Cover_Rate": 0.36172344689378755, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "Instruction", "&", "I", ":", "inst_range", "(", "&", "F", ")", ")", "{", "for", "(", "Value", "*", "Op", ":", "I", ".", "operand_values", "(", ")", ")", "{"], "ground_truth": ["Constant", "*", "Cst", "=", "dyn_cast", "<", "Constant", ">", "(", "Op", ")", ";"], "File": "AArch64PromoteConstant3", "Func": "runOnFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7627, "Length": 38, "Cover_Rate": 0.3584905660377358, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DstScalarBits", "==", "<NUM_LIT>", ")", "{", "if", "(", "SrcScalarBits", "==", "<NUM_LIT>", ")", "return", "NumDstVectors", ";", "if", "(", "SrcScalarBits", "==", "<NUM_LIT>", ")", "return", "getBoolVecToIntConversionCost", "(", "Opcode", ",", "Dst", ",", "I", ")", "+", "NumDstVectors", ";", "}", "unsigned", "ScalarCost", "=", "getCastInstrCost", "(", "Opcode", ",", "Dst", "->", "getScalarType", "(", ")", ",", "Src", "->", "getScalarType", "(", ")", ")", ";", "unsigned", "TotCost", "=", "VF", "*", "ScalarCost", ";", "bool", "NeedsInserts", "=", "true", ",", "NeedsExtracts", "=", "true", ";", "if", "(", "DstScalarBits", "==", "<NUM_LIT>", "&&", "(", "Opcode", "==", "Instruction", "::", "SIToFP", "||", "Opcode", "==", "Instruction", "::", "UIToFP", ")", ")", "NeedsInserts", "=", "false", ";", "if", "(", "SrcScalarBits", "==", "<NUM_LIT>", "&&", "(", "Opcode", "==", "Instruction", "::", "FPToSI", "||", "Opcode", "==", "Instruction", "::", "FPToUI", ")", ")", "NeedsExtracts", "=", "false", ";", "TotCost", "+=", "getScalarizationOverhead", "(", "Dst", ",", "NeedsInserts", ",", "NeedsExtracts", ")", ";", "if", "(", "VF", "==", "<NUM_LIT>", "&&", "SrcScalarBits", "==", "<NUM_LIT>", "&&", "DstScalarBits", "==", "<NUM_LIT>", ")", "TotCost", "*=", "<NUM_LIT>", ";", "return", "TotCost", ";", "}", "if", "(", "Opcode", "==", "Instruction", "::", "FPTrunc", ")", "{", "if", "(", "SrcScalarBits", "==", "<NUM_LIT>", ")", "return", "VF", "+", "getScalarizationOverhead", "(", "Dst", ",", "true", ",", "false", ")", ";", "else", "return", "VF", "/", "<NUM_LIT>", "+", "std", "::", "max", "(", "<NUM_LIT>", ",", "VF", "/", "<NUM_LIT>", ")", ";", "}", "if", "(", "Opcode", "==", "Instruction", "::", "FPExt", ")", "{", "if", "(", "SrcScalarBits", "==", "<NUM_LIT>", "&&", "DstScalarBits", "==", "<NUM_LIT>", ")", "{", "return", "VF", "*", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "SystemZTargetTransformInfo44", "Func": "getCastInstrCost", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7628, "Length": 223, "Cover_Rate": 0.3468118195956454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "Use", "&", "U", ":", "V", "->", "uses", "(", ")", ")", "{", "if", "(", "BitCastOperator", "*", "BC", "=", "dyn_cast", "<", "BitCastOperator", ">", "(", "U", ".", "getUser", "(", ")", ")", ")", "FindUses", "(", "BC", ",", "F", ",", "Uses", ",", "ConstantBCs", ")", ";", "else", "if", "(", "U", ".", "get", "(", ")", "->", "getType", "(", ")", "!=", "F", ".", "getType", "(", ")", ")", "{", "if", "(", "isa", "<", "Constant", ">", "(", "U", ".", "get", "(", ")", ")", ")", "{", "auto", "c", "=", "ConstantBCs", ".", "insert", "(", "cast", "<", "Constant", ">", "(", "U", ".", "get", "(", ")", ")", ")", ";", "if", "(", "!", "c", ".", "second", ")", "continue", ";"], "ground_truth": ["}"], "File": "WebAssemblyFixFunctionBitcasts10", "Func": "FindUses", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7629, "Length": 107, "Cover_Rate": 0.6604938271604939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_MODE", "(", "fnaddr", ")", "!=", "ptr_mode", ")", "fnaddr", "=", "convert_memory_address", "(", "ptr_mode", ",", "fnaddr", ")", ";", "emit_move_insn", "(", "mem", ",", "fnaddr", ")", ";", "mem", "=", "adjust_address", "(", "m_tramp", ",", "ptr_mode", ",", "tramp_code_sz", "+", "POINTER_BYTES", ")", ";", "emit_move_insn", "(", "mem", ",", "chain_value", ")", ";", "a_tramp", "=", "XEXP", "(", "m_tramp", ",", "<NUM_LIT>", ")", ";", "emit_library_call", "(", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "<STR_LIT>", ")", ",", "LCT_NORMAL", ",", "VOIDmode", ",", "<NUM_LIT>", ",", "a_tramp", ",", "ptr_mode", ",", "plus_constant", "(", "ptr_mode", ",", "a_tramp", ",", "TRAMPOLINE_SIZE", ")", ",", "ptr_mode", ")", ";"], "ground_truth": ["}"], "File": "aarch642", "Func": "aarch64_trampoline_init", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7630, "Length": 86, "Cover_Rate": 0.5657894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "int", "s390_hard_regno_nregs", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{"], "ground_truth": ["return", "s390_class_max_nregs", "(", "REGNO_REG_CLASS", "(", "regno", ")", ",", "mode", ")", ";"], "File": "s390", "Func": "s390_hard_regno_nregs", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7631, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstructionSelector", "::", "<ISA_LIT>InstructionSelector", "(", "const", "<ISA_LIT>TargetMachine", "&", "TM", ",", "const", "<ISA_LIT>Subtarget", "&", "STI", ",", "const", "<ISA_LIT>RegisterBankInfo", "&", "RBI", ")", ":", "InstructionSelector", "(", ")", ",", "TII", "(", "*", "STI", ".", "getInstrInfo", "(", ")", ")", ",", "TRI", "(", "*", "STI", ".", "getRegisterInfo", "(", ")", ")", ",", "RBI", "(", "RBI", ")", ",", "{"], "ground_truth": ["}"], "File": "PPCInstructionSelector1", "Func": "PPCInstructionSelector", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7632, "Length": 51, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["for", "(", "auto", "RegNo", ":", "getRegList", "(", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "RegNo", ")", ")", ";"], "File": "MipsAsmParser19", "Func": "addMovePRegPairOperands", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7633, "Length": 30, "Cover_Rate": 0.6976744186046512, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "->", "isDebugInstr", "(", ")", "||", "MI", "->", "isLabel", "(", ")", "||", "MI", "->", "isInlineAsm", "(", ")", ")", "return", ";", "auto", "RegOpcode", "=", "OutMI", ".", "getOpcode", "(", ")", ";", "auto", "StackOpcode", "=", "<STR_LIT>", "(", "RegOpcode", ")", ";", "assert", "(", "StackOpcode", "!=", "-", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "OutMI", ".", "setOpcode", "(", "StackOpcode", ")", ";", "for", "(", "auto", "I", "=", "OutMI", ".", "getNumOperands", "(", ")", ";", "I", ";", "--", "I", ")", "{", "auto", "&", "MO", "=", "OutMI", ".", "getOperand", "(", "I", "-", "<NUM_LIT>", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "OutMI", ".", "erase", "(", "&", "MO", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "WebAssemblyMCInstLower (2)1", "Func": "removeRegisterOperands", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7634, "Length": 106, "Cover_Rate": 0.8688524590163934, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Imm", ".", "Val", ")", ")", "{", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "int64_t", "Min", "=", "-", "(", "<NUM_LIT>", "*", "(", "<NUM_LIT>", "<<", "(", "<NUM_LIT>", "-", "<NUM_LIT>", ")", ")", ")", ";", "int64_t", "Max", "=", "<NUM_LIT>", "*", "(", "(", "<NUM_LIT>", "<<", "(", "<NUM_LIT>", "-", "<NUM_LIT>", ")", ")", "-", "<NUM_LIT>", ")", ";", "return", "(", "Val", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "Val", ">=", "Min", "&&", "Val", "<=", "Max", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "ARM64AsmParser", "Func": "isAdrpLabel", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7635, "Length": 86, "Cover_Rate": 0.8431372549019608, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "void", "si_hgti", "(", "qword", "a", ",", "signed", "int", "b", ")", "{", "union", "{"], "ground_truth": ["vector", "signed", "int", "v", ";"], "File": "si2vmx", "Func": "si_hgti", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7636, "Length": 20, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "End", "=", "&", "MI", ";", "else", "if", "(", "IsLoopStart", "(", "MI", ")", ")", "Start", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getDesc", "(", ")", ".", "isCall", "(", ")", ")", "Revert", "=", "true", ";", "if", "(", "!", "Dec", ")", "continue", ";", "if", "(", "MI", ".", "mayLoad", "(", ")", "||", "MI", ".", "mayStore", "(", ")", ")", "Revert", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ";", "}", "if", "(", "Dec", "&&", "End", "&&", "Revert", ")", "break", ";", "}", "LLVM_DEBUG", "(", "if", "(", "Start", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "Start", ";", "if", "(", "Dec", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "Dec", ";", "if", "(", "End", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "End", ";", ")", ";", "if", "(", "!", "Start", "&&", "!", "Dec", "&&", "!", "End", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "Changed", ";", "}", "else", "if", "(", "!", "(", "Start", "&&", "Dec", "&&", "End", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "!", "End", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isMBB", "(", ")", "||", "End", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", "!=", "ML", "->", "getHeader", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "if", "(", "BBUtils", "->", "getOffsetOf", "(", "End", ")", "<", "BBUtils", "->", "getOffsetOf", "(", "ML", "->", "getHeader", "(", ")", ")", "||", "!", "BBUtils", "->", "isBBInRange", "(", "End", ",", "ML", "->", "getHeader", "(", ")", ",", "<NUM_LIT>", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "Revert", "=", "true", ";", "}"], "ground_truth": ["if", "(", "Start", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "(", "BBUtils", "->", "getOffsetOf", "(", "Start", ")", ">", "BBUtils", "->", "getOffsetOf", "(", "Start", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", "||", "!", "BBUtils", "->", "isBBInRange", "(", "Start", ",", "Start", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ",", "<NUM_LIT>", ")", ")", ")", "{"], "File": "ARMLowOverheadLoops3", "Func": "ProcessLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7637, "Length": 343, "Cover_Rate": 0.5014619883040936, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "parseOperand", "(", "Operands", ",", "Mnemonic", ")", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "true", ";", "}", "numOperands", "++", ";", "}", "while", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "StringRef", "Str", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "createToken", "(", "Str", ",", "Loc", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "}", "if", "(", "InstructionIsConditional", "(", "Mnemonic", ",", "numOperands", ",", "Operands", ")", ")", "{", "SMLoc", "S", "=", "SMLoc", "::", "getFromPointer", "(", "NameLoc", ".", "getPointer", "(", ")", "+", "Mnemonic", ".", "size", "(", ")", ")", ";", "SMLoc", "E", "=", "SMLoc", "::", "getFromPointer", "(", "NameLoc", ".", "getPointer", "(", ")", "+", "Name", ".", "size", "(", ")", ")", ";", "Operands", ".", "insert", "(", "Operands", ".", "begin", "(", ")", "+", "<NUM_LIT>", ",", "<ISA_LIT>Operand", "::", "createCondCode", "(", "CondCode", ",", "S", ",", "E", ")", ")", ";", "}", "else", "if", "(", "CondCode", "!=", "<STR_LIT>", ")", "{"], "ground_truth": ["SMLoc", "Loc", "=", "SMLoc", "::", "getFromPointer", "(", "NameLoc", ".", "getPointer", "(", ")", "+", "Mnemonic", ".", "size", "(", ")", ")", ";"], "File": "VideocoreAsmParser", "Func": "ParseInstruction", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7638, "Length": 197, "Cover_Rate": 0.5412087912087912, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "Kind", "==", "<STR_LIT>", ")", "adjust", "::", "pm", "(", "Value", ")", ";", "adjust", "::", "<STR_LIT>", "(", "Size", ",", "Fixup", ",", "Value", ",", "Ctx", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "Kind", "==", "<STR_LIT>", ")", "adjust", "::", "pm", "(", "Value", ")", ";", "adjust", "::", "<STR_LIT>", "(", "Size", ",", "Fixup", ",", "Value", ",", "Ctx", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "Kind", "==", "<STR_LIT>", ")", "adjust", "::", "pm", "(", "Value", ")", ";", "adjust", "::", "<STR_LIT>", "(", "Size", ",", "Fixup", ",", "Value", ",", "Ctx", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "adjust", "::", "<STR_LIT>", "(", "Size", ",", "Fixup", ",", "Value", ",", "Ctx", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "Kind", "==", "<STR_LIT>", ")", "adjust", "::", "pm", "(", "Value", ")", ";", "adjust", "::", "<STR_LIT>", "(", "Value", ")", ";", "adjust", "::", "<STR_LIT>", "(", "Size", ",", "Fixup", ",", "Value", ",", "Ctx", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "Kind", "==", "<STR_LIT>", ")", "adjust", "::", "pm", "(", "Value", ")", ";", "adjust", "::", "<STR_LIT>", "(", "Value", ")", ";", "adjust", "::", "<STR_LIT>", "(", "Size", ",", "Fixup", ",", "Value", ",", "Ctx", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "Kind", "==", "<STR_LIT>", ")", "adjust", "::", "pm", "(", "Value", ")", ";", "adjust", "::", "<STR_LIT>", "(", "Value", ")", ";", "adjust", "::", "<STR_LIT>", "(", "Size", ",", "Fixup", ",", "Value", ",", "Ctx", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "adjust", "::", "<STR_LIT>", "(", "Value", ")", ";", "adjust", "::", "<STR_LIT>", "(", "Size", ",", "Fixup", ",", "Value", ",", "Ctx", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "adjust", "::", "unsigned_width", "(", "<NUM_LIT>", ",", "Value", ",", "std", "::", "string", "(", "<STR_LIT>", ")", ",", "Fixup", ",", "Ctx", ")", ";", "Value", "&=", "<NUM_LIT>", ";", "break", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AVRAsmBackend13", "Func": "adjustFixupValue", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7639, "Length": 302, "Cover_Rate": 0.49105691056910566, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "mem", "=", "adjust_automodify_address_nv", "(", "basemem", ",", "SImode", ",", "new_addr", ",", "offset", ")", ";", "reg", "=", "gen_rtx_REG", "(", "SImode", ",", "base_regno", "+", "par_index", ")", ";"], "ground_truth": ["XVECEXP", "(", "result", ",", "<NUM_LIT>", ",", "par_index", ")", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "reg", ",", "mem", ")", ";"], "File": "nds32-memory-manipulation2", "Func": "nds32_expand_load_multiple", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7640, "Length": 42, "Cover_Rate": 0.3442622950819672, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "Thumb1FrameInfo", "(", "const", "<ISA_LIT>Subtarget", "&", "sti", ")", ":", "<ISA_LIT>FrameInfo", "(", "sti", ")", "{"], "ground_truth": ["}"], "File": "Thumb1FrameInfo", "Func": "Thumb1FrameInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7641, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RTX_FRAME_RELATED_P", "(", "reg", ")", "=", "<NUM_LIT>", ";", "XVECEXP", "(", "insn", ",", "<NUM_LIT>", ",", "indx", "++", ")", "=", "reg", ";", "off", "=", "nregs", "*", "UNITS_PER_WORD", ";", "if", "(", "save_blink", ")", "{", "reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "RETURN_ADDR_REGNUM", ")", ";", "mem", "=", "gen_frame_mem", "(", "Pmode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "off", ")", ")", ";", "XVECEXP", "(", "insn", ",", "<NUM_LIT>", ",", "indx", ")", "=", "gen_rtx_SET", "(", "mem", ",", "reg", ")", ";", "RTX_FRAME_RELATED_P", "(", "XVECEXP", "(", "insn", ",", "<NUM_LIT>", ",", "indx", "++", ")", ")", "=", "<NUM_LIT>", ";", "off", "-=", "UNITS_PER_WORD", ";", "save_blink", "=", "false", ";", "}", "for", "(", "regno", "=", "start_reg", ";", "regno", "<=", "end_reg", ";", "regno", "++", ",", "indx", "++", ",", "off", "-=", "UNITS_PER_WORD", ")", "{", "reg", "=", "gen_rtx_REG", "(", "SImode", ",", "regno", ")", ";", "mem", "=", "gen_frame_mem", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "off", ")", ")", ";", "XVECEXP", "(", "insn", ",", "<NUM_LIT>", ",", "indx", ")", "=", "gen_rtx_SET", "(", "mem", ",", "reg", ")", ";", "RTX_FRAME_RELATED_P", "(", "XVECEXP", "(", "insn", ",", "<NUM_LIT>", ",", "indx", ")", ")", "=", "<NUM_LIT>", ";", "gmask", "=", "gmask", "&", "~", "(", "<NUM_LIT>", "<<", "regno", ")", ";", "}", "if", "(", "save_fp", ")", "{", "mem", "=", "gen_frame_mem", "(", "Pmode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "off", ")", ")", ";", "XVECEXP", "(", "insn", ",", "<NUM_LIT>", ",", "indx", ")", "=", "gen_rtx_SET", "(", "mem", ",", "hard_frame_pointer_rtx", ")", ";", "RTX_FRAME_RELATED_P", "(", "XVECEXP", "(", "insn", ",", "<NUM_LIT>", ",", "indx", "++", ")", ")", "=", "<NUM_LIT>", ";", "off", "-=", "UNITS_PER_WORD", ";", "XVECEXP", "(", "insn", ",", "<NUM_LIT>", ",", "indx", ")", "=", "gen_rtx_SET", "(", "hard_frame_pointer_rtx", ",", "stack_pointer_rtx", ")", ";", "RTX_FRAME_RELATED_P", "(", "XVECEXP", "(", "insn", ",", "<NUM_LIT>", ",", "indx", "++", ")", ")", "=", "<NUM_LIT>", ";", "save_fp", "=", "false", ";"], "ground_truth": ["}"], "File": "arc1", "Func": "arc_save_callee_enter", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7642, "Length": 278, "Cover_Rate": 0.5927505330490405, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_cmp_epi32_mask", "(", "__m256i", "__X", ",", "__m256i", "__Y", ",", "const", "int", "__P", ")", "{", "return", "(", "__mmask8", ")", "__builtin_ia32_cmpd256_mask", "(", "(", "__v8si", ")", "__X", ",", "(", "__v8si", ")", "__Y", ",", "__P", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_cmp_epi32_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7643, "Length": 52, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "WinEHHandlerType", "&", "H", ":", "TBME", ".", "HandlerArray", ")", "{", "int", "FrameIndex", "=", "H", ".", "CatchObj", ".", "FrameIndex", ";", "if", "(", "FrameIndex", "!=", "INT_MAX", ")", "{", "unsigned", "Align", "=", "MFI", ".", "getObjectAlignment", "(", "FrameIndex", ")", ";", "MinFixedObjOffset", "-=", "std", "::", "abs", "(", "MinFixedObjOffset", ")", "%", "Align", ";", "MinFixedObjOffset", "-=", "MFI", ".", "getObjectSize", "(", "FrameIndex", ")", ";", "MFI", ".", "setObjectOffset", "(", "FrameIndex", ",", "MinFixedObjOffset", ")", ";", "}", "}", "}", "MinFixedObjOffset", "-=", "std", "::", "abs", "(", "MinFixedObjOffset", ")", "%", "<NUM_LIT>", ";", "int64_t", "UnwindHelpOffset", "=", "MinFixedObjOffset", "-", "SlotSize", ";", "int", "UnwindHelpFI", "=", "MFI", ".", "CreateFixedObject", "(", "SlotSize", ",", "UnwindHelpOffset", ",", "false", ")", ";"], "ground_truth": ["EHInfo", ".", "UnwindHelpFrameIdx", "=", "UnwindHelpFI", ";"], "File": "X86FrameLowering11", "Func": "processFunctionBeforeFrameFinalized", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7644, "Length": 107, "Cover_Rate": 0.33024691358024694, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setHasPushSequences", "(", "bool", "HasPush", ")", "{", "HasPushSequences", "=", "HasPush", ";"], "ground_truth": ["}"], "File": "M680x0MachineFunction", "Func": "setHasPushSequences", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7645, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "hasV6T2Ops", "(", ")", "||", "!", "hasThumb2", "(", ")", ")", ";", "if", "(", "genExecuteOnly", "(", ")", ")", "assert", "(", "hasV8MBaselineOps", "(", ")", "&&", "!", "NoMovt", "&&", "<STR_LIT>", ")", ";", "SchedModel", "=", "getSchedModelForCPU", "(", "CPUString", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUString", ")", ";", "if", "(", "isTargetWindows", "(", ")", ")", "No<ISA_LIT>", "=", "true", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "<NUM_LIT>", ";", "if", "(", "isTargetNaCl", "(", ")", "||", "isAAPCS16_ABI", "(", ")", ")", "stackAlignment", "=", "<NUM_LIT>", ";", "SupportsTailCall", "=", "!", "isThumb", "(", ")", "||", "hasV8MBaselineOps", "(", ")", ";", "if", "(", "isTargetMachO", "(", ")", "&&", "isTargetIOS", "(", ")", "&&", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "SupportsTailCall", "=", "false", ";", "switch", "(", "IT", ")", "{", "case", "DefaultIT", ":", "RestrictIT", "=", "hasV8Ops", "(", ")", ";", "break", ";", "case", "RestrictedIT", ":", "RestrictIT", "=", "true", ";", "break", ";", "case", "NoRestrictedIT", ":", "RestrictIT", "=", "false", ";", "break", ";", "}", "const", "FeatureBitset", "&", "Bits", "=", "getFeatureBits", "(", ")", ";", "if", "(", "(", "Bits", "[", "<STR_LIT>", "]", "||", "Bits", "[", "<STR_LIT>", "]", ")", "&&", "(", "Options", ".", "UnsafeFPMath", "||", "isTargetDarwin", "(", ")", ")", ")", "UseNEONForSinglePrecisionFP", "=", "true", ";", "if", "(", "isRWPI", "(", ")", ")", "ReserveR9", "=", "true", ";", "switch", "(", "<ISA_LIT>ProcFamily", ")", "{", "case", "Others", ":", "case", "CortexA5", ":", "break", ";", "case", "CortexA7", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";", "case", "CortexA8", ":"], "ground_truth": ["LdStMultipleTiming", "=", "DoubleIssue", ";"], "File": "ARMSubtarget26", "Func": "initSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7646, "Length": 225, "Cover_Rate": 0.43186180422264875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "printSavedRegsBitmask", "(", "raw_ostream", "&", "O", ")", "{", "unsigned", "CPUBitmask", "=", "<NUM_LIT>", ";", "int", "CPUTopSavedRegOff", ";", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", "->", "getCalleeSavedInfo", "(", ")", ";", "unsigned", "CPURegSize", "=", "<STR_LIT>", ".", "getSize", "(", ")", ";"], "ground_truth": ["unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CSI", ".", "size", "(", ")", ";"], "File": "rvexAsmPrinter", "Func": "printSavedRegsBitmask", "Target": "rvex", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 7647, "Length": 67, "Cover_Rate": 0.4785714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isReg", "(", ")", "const", "override", "{"], "ground_truth": ["return", "Kind", "==", "k_Register", ";"], "File": "AVRAsmParser10", "Func": "isReg", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7648, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "dbgs", "(", ")", "<<", "printMBBReference", "(", "*", "MF", "->", "getBlockNumbered", "(", "I", ".", "first", ")", ")", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["for", "(", "const", "auto", "&", "VI", ":", "I", ".", "second", ")", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "VI", "->", "print", "(", "dbgs", "(", ")", ")", ")", ";"], "File": "PPCExpandISEL8", "Func": "DumpISELInstructions", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7649, "Length": 51, "Cover_Rate": 0.7183098591549296, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "AMDGPU", "::", "SReg_64RegClass", ".", "contains", "(", "DestReg", ")", ")", "{", "assert", "(", "AMDGPU", "::", "SReg_64RegClass", ".", "contains", "(", "SrcReg", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "AMDGPU", "::", "S_MOV_B64", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "}", "else", "if", "(", "AMDGPU", "::", "VReg_32RegClass", ".", "contains", "(", "DestReg", ")", ")", "{", "assert", "(", "AMDGPU", "::", "VReg_32RegClass", ".", "contains", "(", "SrcReg", ")", "||", "AMDGPU", "::", "SReg_32RegClass", ".", "contains", "(", "SrcReg", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "AMDGPU", "::", "V_MOV_B32_e32", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "}", "else", "{", "assert", "(", "AMDGPU", "::", "SReg_32RegClass", ".", "contains", "(", "DestReg", ")", ")", ";"], "ground_truth": ["assert", "(", "AMDGPU", "::", "SReg_32RegClass", ".", "contains", "(", "SrcReg", ")", ")", ";"], "File": "SIInstrInfo50", "Func": "copyPhysReg", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7650, "Length": 142, "Cover_Rate": 0.6604651162790698, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "FuncInfo", "->", "allocateVGPRSpillToAGPR", "(", "MF", ",", "FI", ",", "TRI", "->", "isAGPR", "(", "MRI", ",", "VReg", ")", ")", ")", "{", "TRI", "->", "eliminateFrameIndex", "(", "MI", ",", "<NUM_LIT>", ",", "FIOp", ",", "nullptr", ")", ";", "continue", ";", "}", "}", "if", "(", "!", "TII", "->", "isSGPRSpill", "(", "MI", ")", ")", "continue", ";", "int", "FI", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "addr", ")", "->", "getIndex", "(", ")", ";", "assert", "(", "MFI", ".", "getStackID", "(", "FI", ")", "==", "TargetStackID", "::", "SGPRSpill", ")", ";", "if", "(", "FuncInfo", "->", "allocateSGPRSpillToVGPR", "(", "MF", ",", "FI", ")", ")", "{", "bool", "Spilled", "=", "TRI", "->", "eliminateSGPRToVGPRSpillFrameIndex", "(", "MI", ",", "FI", ",", "nullptr", ")", ";", "(", "void", ")", "Spilled", ";", "assert", "(", "Spilled", "&&", "<STR_LIT>", ")", ";", "}", "}", "}", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "auto", "SSpill", ":", "FuncInfo", "->", "getSGPRSpillVGPRs", "(", ")", ")", "MBB", ".", "addLiveIn", "(", "SSpill", ".", "VGPR", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "FuncInfo", "->", "getVGPRSpillAGPRs", "(", ")", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "FuncInfo", "->", "getAGPRSpillVGPRs", "(", ")", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "MBB", ".", "sortUniqueLiveIns", "(", ")", ";", "}", "MadeChange", "=", "true", ";", "}", "SaveBlocks", ".", "clear", "(", ")", ";", "RestoreBlocks", ".", "clear", "(", ")", ";", "return", "MadeChange", ";"], "ground_truth": ["}"], "File": "SILowerSGPRSpills15", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7651, "Length": 216, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PassConfig", "::", "addPreEmitPass", "(", ")", "{"], "ground_truth": ["}"], "File": "HSAILTargetMachine", "Func": "addPreEmitPass", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7652, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>MCInstrInfo", "::", "isCompound", "(", "MCInstrInfo", "const", "&", "MCII", ",", "MCInst", "const", "&", "MCI", ")", "{", "return", "(", "getType", "(", "MCII", ",", "MCI", ")", "==", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "HexagonMCInstrInfo (2)1", "Func": "isCompound", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7653, "Length": 29, "Cover_Rate": 0.9354838709677419, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";"], "ground_truth": ["return", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ";"], "File": "GCNHazardRecognizer12", "Func": "isPermlane", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7654, "Length": 18, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>MCCodeEmitter", "(", "MCII", ",", "STI", ",", "Ctx", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "Cpu0MCCodeEmitter1", "Func": "createCpu0MCCodeEmitterEL", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7655, "Length": 14, "Cover_Rate": 0.35, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "constrainSelectedInstRegOperands", "(", "*", "MIB", ",", "*", "Subtarget", ".", "getInstrInfo", "(", ")", ",", "*", "Subtarget", ".", "getRegisterInfo", "(", ")", ",", "*", "Subtarget", ".", "getRegBankInfo", "(", ")", ")", ";", "}", "Reg", "=", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "auto", "MRI", "=", "MIRBuilder", ".", "getMRI", "(", ")", ";", "assert", "(", "MRI", "->", "getType", "(", "ResVReg", ")", ".", "isPointer", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "Reg", "!=", "ResVReg", ")", "{", "LLT", "RegLLTy", "=", "LLT", "::", "pointer", "(", "MRI", "->", "getType", "(", "ResVReg", ")", ".", "getAddressSpace", "(", ")", ",", "<NUM_LIT>", ")", ";", "MRI", "->", "setType", "(", "Reg", ",", "RegLLTy", ")", ";", "assign<ISA_LIT>TypeToVReg", "(", "BaseType", ",", "Reg", ",", "MIRBuilder", ".", "getMF", "(", ")", ")", ";", "}", "if", "(", "GVar", "&&", "GVar", "->", "hasName", "(", ")", ")", "buildOpName", "(", "Reg", ",", "GVar", "->", "getName", "(", ")", ",", "MIRBuilder", ")", ";", "if", "(", "IsConst", ")", "buildOpDecorate", "(", "Reg", ",", "MIRBuilder", ",", "<STR_LIT>", "::", "Constant", ",", "{", "}", ")", ";", "if", "(", "GVar", "&&", "GVar", "->", "getAlign", "(", ")", ".", "valueOrOne", "(", ")", ".", "value", "(", ")", "!=", "<NUM_LIT>", ")", "buildOpDecorate", "(", "Reg", ",", "MIRBuilder", ",", "<STR_LIT>", "::", "Alignment", ",", "{", "static_cast", "<", "uint32_t", ">", "(", "GVar", "->", "getAlign", "(", ")", ".", "valueOrOne", "(", ")", ".", "value", "(", ")", ")", "}", ")", ";"], "ground_truth": ["if", "(", "HasLinkageTy", ")", "buildOpDecorate", "(", "Reg", ",", "MIRBuilder", ",", "<STR_LIT>", "::", "LinkageAttributes", ",", "{", "static_cast", "<", "uint32_t", ">", "(", "LinkageType", ")", "}", ",", "Name", ")", ";"], "File": "SPIRVGlobalRegistry", "Func": "buildGlobalVariable", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7656, "Length": 238, "Cover_Rate": 0.49480249480249483, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>SelectionDAGInfo", "*", "getSelectionDAGInfo", "(", ")", "const", "override", "{", "return", "&", "TSInfo", ";"], "ground_truth": ["}"], "File": "AArch64Subtarget (2)", "Func": "getSelectionDAGInfo", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7657, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_sub_si64", "(", "__m64", "__m1", ",", "__m64", "__m2", ")", "{"], "ground_truth": ["return", "(", "__m64", ")", "__builtin_ia32_psubq", "(", "(", "long", "long", ")", "__m1", ",", "(", "long", "long", ")", "__m2", ")", ";"], "File": "mmintrin5", "Func": "_mm_sub_si64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7658, "Length": 37, "Cover_Rate": 0.9736842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addVecListOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "VectorList", ".", "RegNum", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "addVecListOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7659, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "const", "<STR_LIT>", "&", "Flags", "=", "Ins", "[", "<NUM_LIT>", "]", ".", "Flags", ";", "if", "(", "!", "Flags", ".", "isSRet", "(", ")", ")", "{"], "ground_truth": ["return", "NotStructReturn", ";"], "File": "Z80oldISelLowering", "Func": "argsAreStructReturn", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7660, "Length": 26, "Cover_Rate": 0.36619718309859156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "OpInfo", ".", "ConstraintVT", ".", "isVector", "(", ")", "||", "!", "OpInfo", ".", "ConstraintVT", ".", "isInteger", "(", ")", "||", "OpInfo", ".", "ConstraintVT", ".", "getSizeInBits", "(", ")", "<", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "if", "(", "Flag", ".", "getNode", "(", ")", ")", "{", "Flag", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Flag", ")", ";", "Chain", "=", "Flag", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}", "else", "Flag", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "LowerAsmOutputForConstraint", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7661, "Length": 86, "Cover_Rate": 0.46236559139784944, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vshrnbq_n_uv4si", "(", "__a", ",", "__b", ",", "__imm", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vshrnbq_n_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7662, "Length": 11, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "type", "=", "<STR_LIT>", ";", "format", "=", "<STR_LIT>", "TYPE_OPERAND_FMT", ";", "format", "=", "<STR_LIT>", ";", "fprintf", "(", "asm_out_file", ",", "format", ",", "type", ")", ";", "if", "(", "flags", "&", "SECTION_ENTSIZE", ")", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "flags", "&", "SECTION_ENTSIZE", ")", ";", "if", "(", "HAVE_COMDAT_GROUP", "&&", "(", "flags", "&", "SECTION_LINKONCE", ")", ")", "{", "if", "(", "TREE_CODE", "(", "decl", ")", "==", "IDENTIFIER_NODE", ")", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "IDENTIFIER_POINTER", "(", "decl", ")", ")", ";", "else", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "IDENTIFIER_POINTER", "(", "DECL_COMDAT_GROUP", "(", "decl", ")", ")", ")", ";", "}", "}"], "ground_truth": ["putc", "(", "'\\n'", ",", "asm_out_file", ")", ";"], "File": "aarch642", "Func": "aarch64_elf_asm_named_section", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7663, "Length": 97, "Cover_Rate": 0.31596091205211724, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CONST_INT_P", "(", "mask", ")", "&&", "CONST_INT_P", "(", "shft_amnt", ")", "&&", "INTVAL", "(", "shft_amnt", ")", "<", "GET_MODE_BITSIZE", "(", "mode", ")", "&&", "exact_log2", "(", "(", "INTVAL", "(", "mask", ")", ">>", "INTVAL", "(", "shft_amnt", ")", ")", "+", "<NUM_LIT>", ")", ">=", "<NUM_LIT>", "&&", "(", "INTVAL", "(", "mask", ")", "&", "(", "(", "<NUM_LIT>", "<<", "INTVAL", "(", "shft_amnt", ")", ")", "-", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "aarch644", "Func": "aarch64_mask_and_shift_for_ubfiz_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7664, "Length": 63, "Cover_Rate": 0.8289473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_s32_s8", "(", "int8x16_t", "__a", ")", "{"], "ground_truth": ["return", "(", "int32x4_t", ")", "__a", ";"], "File": "arm", "Func": "neon_vreinterpretq_s32_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7665, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "createStructurizeCFGPass", "(", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "TGSITargetMachine", "Func": "addPreISel", "Target": "TGSI", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7666, "Length": 11, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "bool", "isV8EligibleForIT", "(", "InstrType", "*", "Instr", ")", "{", "switch", "(", "Instr", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "IsCPSRDead", "(", "Instr", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "Instr", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "ARMFeatures", "Func": "isV8EligibleForIT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7667, "Length": 190, "Cover_Rate": 0.4960835509138381, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "val", ">>=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "MCS51FixupKinds", "Func": "adjustBranchTarget", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7668, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "ShiftedNewVal", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "MaskLSB2", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "PtrLSB2", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "MaskUpper", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "MaskedCmpVal", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "MaskedNewVal", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "MaskedOldVal1", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "StoreVal", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "SrlRes", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "Success", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "loop1MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "loop2MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "sinkMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "++", "BB", "->", "getIterator", "(", ")", ";", "MF", "->", "insert", "(", "It", ",", "loop1MBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loop2MBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "sinkMBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "loop1MBB", ")", ";", "loop1MBB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "loop1MBB", "->", "addSuccessor", "(", "loop2MBB", ")", ";", "loop2MBB", "->", "addSuccessor", "(", "loop1MBB", ")", ";", "loop2MBB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "sinkMBB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "int64_t", "MaskImm", "=", "(", "Size", "==", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "MaskLSB2", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "AlignedAddr", ")", ".", "addReg", "(", "Ptr", ")", ".", "addReg", "(", "MaskLSB2", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "PtrLSB2", ")", ".", "addReg", "(", "Ptr", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "if", "(", "Subtarget", ".", "isLittle", "(", ")", ")", "{", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ShiftAmt", ")", ".", "addReg", "(", "PtrLSB2", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "unsigned", "Off", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";"], "ground_truth": ["BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Off", ")", ".", "addReg", "(", "PtrLSB2", ")", ".", "addImm", "(", "(", "Size", "==", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";"], "File": "MipsISelLowering (2)5", "Func": "emitAtomicCmpSwapPartword", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7669, "Length": 457, "Cover_Rate": 0.37893864013267, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "using", "namespace", "<ISA_LIT>II", ";", "static", "const", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">", "TargetFlags", "[", "]", "=", "{"], "ground_truth": ["{", "MO_COFFSTUB", ",", "<STR_LIT>", "}", ",", "{", "MO_GOT", ",", "<STR_LIT>", "}", ",", "{", "MO_NC", ",", "<STR_LIT>", "}", ",", "{", "MO_S", ",", "<STR_LIT>", "}", ",", "{", "MO_TLS", ",", "<STR_LIT>", "}", ",", "{", "MO_DLLIMPORT", ",", "<STR_LIT>", "}", "}", ";"], "File": "AArch64InstrInfo (2)1", "Func": "getSerializableBitmaskMachineOperandTargetFlags", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7670, "Length": 58, "Cover_Rate": 0.6904761904761905, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "machine_mode", "target_mode", "=", "TYPE_MODE", "(", "TREE_TYPE", "(", "TREE_TYPE", "(", "fndecl", ")", ")", ")", ";"], "ground_truth": ["if", "(", "!", "possible_target", "||", "GET_MODE", "(", "possible_target", ")", "!=", "target_mode", ")", "possible_target", "=", "gen_reg_rtx", "(", "target_mode", ")", ";"], "File": "aarch64-sve-builtins", "Func": "get_reg_target", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7671, "Length": 33, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vrndaq_m_fv8hf", "(", "__arm_vuninitializedq_f16", "(", ")", ",", "__a", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vrndaq_x_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7672, "Length": 13, "Cover_Rate": 0.5909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Size", ";"], "ground_truth": ["if", "(", "parseImmExpr", "(", "Size", ")", ")", "return", "true", ";"], "File": "ARMAsmParser (2)3", "Func": "parseDirectiveSEHAllocStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7673, "Length": 13, "Cover_Rate": 0.325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>ExpandCondsets", "::", "removeInstr", "(", "MachineInstr", "&", "MI", ")", "{", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "MI", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}"], "File": "HexagonExpandCondsets", "Func": "removeInstr", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7674, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", ")", "return", "true", ";", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "(", "(", "DisableFramePointerElim", "(", "MF", ")", "&&", "MFI", "->", "hasCalls", "(", ")", ")", "||", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "MFI", "->", "isFrameAddressTaken", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering25", "Func": "hasFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7675, "Length": 58, "Cover_Rate": 0.6823529411764706, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "reload_completed", ")", "{", "enum", "reg_type", "reg_type", "=", "GET_REG_TYPE", "(", "regno", ")", ";", "int", "mask_bit", "=", "<NUM_LIT>", "<<", "(", "regno", "-", "first_regno", "[", "reg_type", "]", ")", ";", "return", "(", "current_frame_info", ".", "mask", "[", "reg_type", "]", "&", "mask_bit", ")", "!=", "<NUM_LIT>", ";", "}", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "visium", "Func": "visium_epilogue_uses", "Target": "visium", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 7676, "Length": 47, "Cover_Rate": 0.746031746031746, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "VReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "RegInfo", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "VReg", ")", ";", "InVals", ".", "push_back", "(", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "RegVT", ")", ")", ";", "}", "else", "if", "(", "RegVT", "==", "<STR_LIT>", "||", "RegVT", "==", "<STR_LIT>", ")", "{", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "VReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "RegInfo", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "VReg", ")", ";", "InVals", ".", "push_back", "(", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "RegVT", ")", ")", ";", "}", "else", "{", "assert", "(", "<NUM_LIT>", ")", ";", "}", "}", "else", "if", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "Flags", ".", "isByVal", "(", ")", "&&", "Flags", ".", "getByValSize", "(", ")", "<=", "<NUM_LIT>", ")", "{", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "{", "ObjSize", "=", "Flags", ".", "getByValSize", "(", ")", ";", "}", "else", "{", "ObjSize", "=", "VA", ".", "getLocVT", "(", ")", ".", "getStoreSizeInBits", "(", ")", ">>", "<NUM_LIT>", ";", "}", "StackLocation", "=", "HEXAGON_LRFP_SIZE", "+", "VA", ".", "getLocMemOffset", "(", ")", ";", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "ObjSize", ",", "StackLocation", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "<STR_LIT>", ")", ";", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "{", "InVals", ".", "push_back", "(", "FIN", ")", ";", "}", "else", "{", "InVals", ".", "push_back", "(", "DAG", ".", "getLoad", "(", "VA", ".", "getLocVT", "(", ")", ",", "dl", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "(", ")", ")", ")", ";", "}", "}", "}", "if", "(", "!", "MemOps", ".", "empty", "(", ")", ")", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "MemOps", ")", ";", "if", "(", "isVarArg", ")", "{"], "ground_truth": ["int", "FrameIndex", "=", "MFI", "->", "CreateFixedObject", "(", "<ISA_LIT>_PointerSize", ",", "HEXAGON_LRFP_SIZE", "+", "CCInfo", ".", "getNextStackOffset", "(", ")", ",", "true", ")", ";"], "File": "HexagonISelLowering5", "Func": "LowerFormalArguments", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7677, "Length": 324, "Cover_Rate": 0.32238805970149254, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vaddlvaq", "(", "int64_t", "__a", ",", "int32x4_t", "__b", ")", "{", "return", "__arm_vaddlvaq_s32", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vaddlvaq", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7678, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "STI", ".", "getFeatureBits", "(", ")", "&", "<STR_LIT>", ")", "==", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "X86MCCodeEmitter (2)", "Func": "is32BitMode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7679, "Length": 14, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OPCODE", "(", "BR_CCMASK", ")", ";", "OPCODE", "(", "SELECT_CCMASK", ")", ";", "OPCODE", "(", "ADJDYNALLOC", ")", ";", "OPCODE", "(", "POPCNT", ")", ";", "OPCODE", "(", "UMUL_LOHI64", ")", ";", "OPCODE", "(", "SDIVREM32", ")", ";", "OPCODE", "(", "SDIVREM64", ")", ";", "OPCODE", "(", "UDIVREM32", ")", ";", "OPCODE", "(", "UDIVREM64", ")", ";", "OPCODE", "(", "MVC", ")", ";", "OPCODE", "(", "MVC_LOOP", ")", ";", "OPCODE", "(", "NC", ")", ";", "OPCODE", "(", "NC_LOOP", ")", ";", "OPCODE", "(", "OC", ")", ";", "OPCODE", "(", "OC_LOOP", ")", ";", "OPCODE", "(", "XC", ")", ";", "OPCODE", "(", "XC_LOOP", ")", ";", "OPCODE", "(", "CLC", ")", ";", "OPCODE", "(", "CLC_LOOP", ")", ";", "OPCODE", "(", "STPCPY", ")", ";", "OPCODE", "(", "STRCMP", ")", ";", "OPCODE", "(", "SEARCH_STRING", ")", ";", "OPCODE", "(", "IPM", ")", ";", "OPCODE", "(", "SERIALIZE", ")", ";", "OPCODE", "(", "MEMBARRIER", ")", ";", "OPCODE", "(", "TBEGIN", ")", ";", "OPCODE", "(", "TBEGIN_NOFLOAT", ")", ";", "OPCODE", "(", "TEND", ")", ";", "OPCODE", "(", "BYTE_MASK", ")", ";", "OPCODE", "(", "ROTATE_MASK", ")", ";", "OPCODE", "(", "REPLICATE", ")", ";", "OPCODE", "(", "JOIN_DWORDS", ")", ";", "OPCODE", "(", "SPLAT", ")", ";", "OPCODE", "(", "MERGE_HIGH", ")", ";", "OPCODE", "(", "MERGE_LOW", ")", ";", "OPCODE", "(", "SHL_DOUBLE", ")", ";", "OPCODE", "(", "PERMUTE_DWORDS", ")", ";", "OPCODE", "(", "PERMUTE", ")", ";", "OPCODE", "(", "PACK", ")", ";", "OPCODE", "(", "PACKS_CC", ")", ";", "OPCODE", "(", "PACKLS_CC", ")", ";", "OPCODE", "(", "UNPACK_HIGH", ")", ";", "OPCODE", "(", "UNPACKL_HIGH", ")", ";", "OPCODE", "(", "UNPACK_LOW", ")", ";", "OPCODE", "(", "UNPACKL_LOW", ")", ";", "OPCODE", "(", "VSHL_BY_SCALAR", ")", ";", "OPCODE", "(", "VSRL_BY_SCALAR", ")", ";", "OPCODE", "(", "VSRA_BY_SCALAR", ")", ";", "OPCODE", "(", "VSUM", ")", ";", "OPCODE", "(", "VICMPE", ")", ";", "OPCODE", "(", "VICMPH", ")", ";", "OPCODE", "(", "VICMPHL", ")", ";", "OPCODE", "(", "VICMPES", ")", ";", "OPCODE", "(", "VICMPHS", ")", ";", "OPCODE", "(", "VICMPHLS", ")", ";", "OPCODE", "(", "VFCMPE", ")", ";", "OPCODE", "(", "VFCMPH", ")", ";", "OPCODE", "(", "VFCMPHE", ")", ";", "OPCODE", "(", "VFCMPES", ")", ";", "OPCODE", "(", "VFCMPHS", ")", ";", "OPCODE", "(", "VFCMPHES", ")", ";", "OPCODE", "(", "VFTCI", ")", ";", "OPCODE", "(", "VEXTEND", ")", ";", "OPCODE", "(", "VROUND", ")", ";", "OPCODE", "(", "VTM", ")", ";", "OPCODE", "(", "VFAE_CC", ")", ";", "OPCODE", "(", "VFAEZ_CC", ")", ";", "OPCODE", "(", "VFEE_CC", ")", ";", "OPCODE", "(", "VFEEZ_CC", ")", ";", "OPCODE", "(", "VFENE_CC", ")", ";", "OPCODE", "(", "VFENEZ_CC", ")", ";", "OPCODE", "(", "VISTR_CC", ")", ";", "OPCODE", "(", "VSTRC_CC", ")", ";"], "ground_truth": ["OPCODE", "(", "VSTRCZ_CC", ")", ";"], "File": "SystemZISelLowering104", "Func": "getTargetNodeName", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7680, "Length": 370, "Cover_Rate": 0.686456400742115, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>MachineFunction", "*", "MFI", "=", "MF", "->", "getInfo", "<", "<ISA_LIT>MachineFunction", ">", "(", ")", ";", "if", "(", "!", "MFI", "->", "isEntryFunction", "(", ")", ")", "return", ";", "const", "<ISA_LIT>Subtarget", "&", "STM", "=", "MF", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "amd_kernel_code_t", "KernelCode", ";", "if", "(", "STM", ".", "isAmdCodeObjectV2", "(", "*", "MF", ")", ")", "{", "getAmdKernelCode", "(", "KernelCode", ",", "CurrentProgramInfo", ",", "*", "MF", ")", ";"], "ground_truth": ["OutStreamer", "->", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getTextSection", "(", ")", ")", ";"], "File": "AMDGPUAsmPrinter13", "Func": "EmitFunctionBodyStart", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7681, "Length": 76, "Cover_Rate": 0.5467625899280576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ZeroDirective", "=", "<STR_LIT>", ";", "CommentString", "=", "<STR_LIT>", ";", "AscizDirective", "=", "<STR_LIT>", ";", "HiddenVisibilityAttr", "=", "MCSA_Invalid", ";"], "ground_truth": ["HiddenDeclarationVisibilityAttr", "=", "MCSA_Invalid", ";"], "File": "TeakMCAsmInfo", "Func": "TeakMCAsmInfo", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7682, "Length": 20, "Cover_Rate": 0.39215686274509803, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "string", "getUdataSectionName", "(", "unsigned", "num", ",", "std", "::", "string", "prefix", "=", "<STR_LIT>", ")", "{", "std", "::", "ostringstream", "o", ";"], "ground_truth": ["o", "<<", "getTagName", "(", "PREFIX_SYMBOL", ")", "<<", "prefix", "<<", "<STR_LIT>", "<<", "num", "<<", "<STR_LIT>", ";"], "File": "PIC16ABINames", "Func": "getUdataSectionName", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7683, "Length": 37, "Cover_Rate": 0.8222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Op0Op0", "=", "Op0", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "ConstantSDNode", "*", "ShAmount", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op1", ")", ";", "if", "(", "!", "ShAmount", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Op0Op0", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "Op0Op0", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "EVT", "ExtendTy", "=", "cast", "<", "VTSDNode", ">", "(", "Op0Op0", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getVT", "(", ")", ";", "unsigned", "TotalBits", "=", "ShAmount", "->", "getZExtValue", "(", ")", "+", "ExtendTy", ".", "getSizeInBits", "(", ")", ";", "if", "(", "TotalBits", "==", "<NUM_LIT>", "||", "(", "Op0Op0", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "TotalBits", "<=", "<NUM_LIT>", ")", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "Op0Op0", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op0Op0", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op0Op0", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "DAG", ".", "MorphNodeTo", "(", "Op0Op0", ".", "getNode", "(", ")", ",", "<STR_LIT>", ",", "Op0Op0", "->", "getVTList", "(", ")", ",", "Ops", ",", "Op0Op0", "->", "getNumOperands", "(", ")", ")", ";", "return", "Op0Op0", ";", "}", "}", "}"], "ground_truth": ["if", "(", "(", "Ty", "!=", "<STR_LIT>", ")", "&&", "(", "(", "Ty", "!=", "<STR_LIT>", ")", "||", "!", "Subtarget", "->", "hasDSPR2", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "MipsSEISelLowering (2)", "Func": "performSRACombine", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7684, "Length": 200, "Cover_Rate": 0.6369426751592356, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "NVOpcode", "=", "<STR_LIT>", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "NVOpcode", ">=", "<NUM_LIT>", ")", "return", "NVOpcode", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "report_fatal_error", "(", "Twine", "(", "<STR_LIT>", ")", "+", "std", "::", "to_string", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "HexagonInstrInfo15", "Func": "getDotNewOp", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7685, "Length": 84, "Cover_Rate": 0.56, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "const", "GlobalVariable", "*", ">", "Items", "=", "ExternalVarDefs", ";", "if", "(", "!", "Items", ".", "size", "(", ")", ")", "return", ";"], "ground_truth": ["O", "<<", "<STR_LIT>", "<<", "MAI", "->", "getCommentString", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ";"], "File": "PIC16AsmPrinter3", "Func": "EmitDefinedVars", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7686, "Length": 37, "Cover_Rate": 0.38144329896907214, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_sqdmlsl_laneqhi", "(", "__a", ",", "__b", ",", "__c", ",", "__d", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vqdmlslh_laneq_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7687, "Length": 13, "Cover_Rate": 0.4482758620689655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "AluDiscarded", ":", "break", ";", "default", ":", "{", "++", "CurEmitted", ";", "for", "(", "MachineInstr", "::", "mop_iterator", "It", "=", "SU", "->", "getInstr", "(", ")", "->", "operands_begin", "(", ")", ",", "E", "=", "SU", "->", "getInstr", "(", ")", "->", "operands_end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "MachineOperand", "&", "MO", "=", "*", "It", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "AMDGPU", "::", "ALU_LITERAL_X", ")", "++", "CurEmitted", ";", "}", "}"], "ground_truth": ["}"], "File": "R600MachineScheduler34", "Func": "schedNode", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7688, "Length": 81, "Cover_Rate": 0.4090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CellMapType", "::", "const_iterator", "F", "=", "Map", ".", "find", "(", "Reg", ")", ";", "assert", "(", "F", "!=", "Map", ".", "end", "(", ")", ")", ";", "return", "F", "->", "second", ";"], "ground_truth": ["}"], "File": "BitTracker", "Func": "lookup", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7689, "Length": 29, "Cover_Rate": 0.6590909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SrcMBB", "==", "DstMBB", ")", "return", "SinglePath_InPath", ";", "while", "(", "SrcMBB", "&&", "SrcMBB", "->", "succ_size", "(", ")", "==", "<NUM_LIT>", ")", "{", "SrcMBB", "=", "*", "SrcMBB", "->", "succ_begin", "(", ")", ";", "if", "(", "SrcMBB", "==", "DstMBB", ")", "return", "SinglePath_InPath", ";", "if", "(", "!", "AllowSideEntry", "&&", "SrcMBB", "->", "pred_size", "(", ")", ">", "<NUM_LIT>", ")", "return", "Not_SinglePath", ";", "}", "if", "(", "SrcMBB", "&&", "SrcMBB", "->", "succ_size", "(", ")", "==", "<NUM_LIT>", ")", "return", "SinglePath_NotInPath", ";"], "ground_truth": ["return", "Not_SinglePath", ";"], "File": "AMDILCFGStructurizer1", "Func": "singlePathTo", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7690, "Length": 75, "Cover_Rate": 0.7425742574257426, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MBB", ".", "empty", "(", ")", ")", "TS", ".", "emitDirectiveInsn", "(", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmPrinter17", "Func": "EmitBasicBlockEnd", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7691, "Length": 15, "Cover_Rate": 0.4411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "UsesOpenCLEnv", "||", "!", "UsesLogicalAddressing", ";"], "ground_truth": ["}"], "File": "SPIRVSubtarget1", "Func": "isKernel", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7692, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_reduc_plus_scal_v2di", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vaddvq_s64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7693, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "auto", "&", "MO", ":", "MI", "->", "operands", "(", ")", ")", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "<STR_LIT>", "&&", "MO", ".", "isDef", "(", ")", "&&", "!", "MO", ".", "isDead", "(", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "isCPSRDefined", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7694, "Length": 48, "Cover_Rate": 0.7868852459016393, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "++", "MII", ";", "MII", "!=", "MBB", "->", "instr_end", "(", ")", "&&", "MII", "->", "isInsideBundle", "(", ")", ";", "++", "MII", ")", "if", "(", "TargetInstrInfo", "::", "hasLoadFromStackSlot", "(", "*", "MII", ",", "MMO", ",", "FrameIndex", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "HexagonInstrInfo13", "Func": "hasLoadFromStackSlot", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7695, "Length": 43, "Cover_Rate": 0.3944954128440367, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "AddrReg", "[", "i", "]", "->", "isImm", "(", ")", "||", "AddrRegNext", ".", "isImm", "(", ")", ")", "{", "if", "(", "AddrReg", "[", "i", "]", "->", "isImm", "(", ")", "!=", "AddrRegNext", ".", "isImm", "(", ")", "||", "AddrReg", "[", "i", "]", "->", "getImm", "(", ")", "!=", "AddrRegNext", ".", "getImm", "(", ")", ")", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer10", "Func": "hasSameBaseAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7696, "Length": 55, "Cover_Rate": 0.39568345323741005, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CUMULATIVE_ARGS", "*", "arg_regs_used_so_far", "=", "get_cumulative_args", "(", "arg_regs_used_so_far_v", ")", ";", "int", "size", ";", "gcc_assert", "(", "mode", "!=", "BLKmode", ")", ";", "if", "(", "targetm", ".", "calls", ".", "strict_argument_naming", "(", "arg_regs_used_so_far_v", ")", ")", "arg_regs_used_so_far", "+=", "fr30_num_arg_regs", "(", "mode", ",", "type", ")", ";", "size", "=", "FR30_NUM_ARG_REGS", "-", "(", "*", "arg_regs_used_so_far", ")", ";", "if", "(", "size", "<=", "<NUM_LIT>", ")", "return", ";", "*", "pretend_size", "=", "(", "size", "*", "UNITS_PER_WORD", ")", ";"], "ground_truth": ["}"], "File": "fr304", "Func": "fr30_setup_incoming_varargs", "Target": "fr30", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 7697, "Length": 66, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "<ISA_LIT>RegisterInfo", "::", "getCFGStructurizerRegClass", "(", "MVT", "VT", ")", "const", "{", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "default", ":", "case", "<STR_LIT>", ":", "return", "&", "AMDGPU", "::", "VReg_32RegClass", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo102", "Func": "getCFGStructurizerRegClass", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7698, "Length": 31, "Cover_Rate": 0.9117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Lookahead", ".", "push_back", "(", "Token", ")", ";", "Lexer", ".", "Lex", "(", ")", ";", "bool", "Contigious", "=", "Lexer", ".", "getTok", "(", ")", ".", "getString", "(", ")", ".", "data", "(", ")", "==", "Lookahead", ".", "back", "(", ")", ".", "getString", "(", ")", ".", "data", "(", ")", "+", "Lookahead", ".", "back", "(", ")", ".", "getString", "(", ")", ".", "size", "(", ")", ";", "bool", "Type", "=", "Lexer", ".", "is", "(", "AsmToken", "::", "Identifier", ")", "||", "Lexer", ".", "is", "(", "AsmToken", "::", "Dot", ")", "||", "Lexer", ".", "is", "(", "AsmToken", "::", "Integer", ")", "||", "Lexer", ".", "is", "(", "AsmToken", "::", "Real", ")", "||", "Lexer", ".", "is", "(", "AsmToken", "::", "Colon", ")", ";", "bool", "Workaround", "=", "Lexer", ".", "is", "(", "AsmToken", "::", "Colon", ")", "||", "Lookahead", ".", "back", "(", ")", ".", "is", "(", "AsmToken", "::", "Colon", ")", ";", "Again", "=", "(", "Contigious", "&&", "Type", ")", "||", "(", "Workaround", "&&", "Type", ")", ";", "NeededWorkaround", "=", "NeededWorkaround", "||", "(", "Again", "&&", "!", "(", "Contigious", "&&", "Type", ")", ")", ";", "}", "std", "::", "string", "Collapsed", "=", "std", "::", "string", "(", "RawString", ")", ";", "llvm", "::", "erase_if", "(", "Collapsed", ",", "isSpace", ")", ";", "StringRef", "FullString", "=", "Collapsed", ";", "std", "::", "pair", "<", "StringRef", ",", "StringRef", ">", "DotSplit", "=", "FullString", ".", "split", "(", "'.'", ")", ";", "unsigned", "DotReg", "=", "matchRegister", "(", "DotSplit", ".", "first", ".", "lower", "(", ")", ")", ";", "if", "(", "DotReg", "!=", "<STR_LIT>", "&&", "RegisterMatchesArch", "(", "DotReg", ")", ")", "{", "if", "(", "DotSplit", ".", "second", ".", "empty", "(", ")", ")", "{", "RegNo", "=", "DotReg", ";", "EndLoc", "=", "Lexer", ".", "getLoc", "(", ")", ";", "if", "(", "handleNoncontigiousRegister", "(", "!", "NeededWorkaround", ",", "StartLoc", ")", ")", "return", "MatchOperand_NoMatch", ";", "return", "MatchOperand_Success", ";", "}", "else", "{", "RegNo", "=", "DotReg", ";", "size_t", "First", "=", "RawString", ".", "find", "(", "'.'", ")", ";", "StringRef", "DotString", "(", "RawString", ".", "data", "(", ")", "+", "First", ",", "RawString", ".", "size", "(", ")", "-", "First", ")", ";", "Lexer", ".", "UnLex", "(", "AsmToken", "(", "AsmToken", "::", "Identifier", ",", "DotString", ")", ")", ";", "EndLoc", "=", "Lexer", ".", "getLoc", "(", ")", ";", "if", "(", "handleNoncontigiousRegister", "(", "!", "NeededWorkaround", ",", "StartLoc", ")", ")", "return", "MatchOperand_NoMatch", ";", "return", "MatchOperand_Success", ";"], "ground_truth": ["}"], "File": "HexagonAsmParser10", "Func": "tryParseRegister", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7699, "Length": 345, "Cover_Rate": 0.5573505654281099, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "v850_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{"], "ground_truth": ["return", "GET_MODE_SIZE", "(", "mode", ")", "<=", "<NUM_LIT>", "||", "(", "(", "regno", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "regno", "!=", "<NUM_LIT>", ")", ";"], "File": "v850", "Func": "v850_hard_regno_mode_ok", "Target": "v850", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7700, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "emitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "SmallString", "<", "<NUM_LIT>", ">", "Str", ";", "raw_svector_ostream", "O", "(", "Str", ")", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "}", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "Lower", "(", "MI", ",", "TmpInst", ")", ";"], "ground_truth": ["EmitToStreamer", "(", "*", "OutStreamer", ",", "TmpInst", ")", ";"], "File": "ARCAsmPrinter", "Func": "emitInstruction", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7701, "Length": 63, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "VectorSize", "=", "VT", ".", "getVectorNumElements", "(", ")", "*", "<NUM_LIT>", ";", "if", "(", "VectorSize", "<", "<NUM_LIT>", "||", "VectorSize", ">", "RegSize", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "EVT", "ReducedVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "<STR_LIT>", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ";", "EVT", "MAddVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "<STR_LIT>", ",", "VT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ")", ";", "SDValue", "N0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ReducedVT", ",", "MulOp", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "N1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ReducedVT", ",", "MulOp", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "auto", "PMADDWDBuilder", "=", "[", "]", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "ArrayRef", "<", "SDValue", ">", "Ops", ")", "{", "MVT", "VT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "Ops", "[", "<NUM_LIT>", "]", ".", "getValueSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Ops", ")", ";", "}", ";", "SDValue", "Madd", "=", "SplitOpsAndApply", "(", "DAG", ",", "Subtarget", ",", "DL", ",", "MAddVT", ",", "{", "N0", ",", "N1", "}", ",", "PMADDWDBuilder", ")", ";", "SDValue", "Zero", "=", "getZeroVector", "(", "Madd", ".", "getSimpleValueType", "(", ")", ",", "Subtarget", ",", "DAG", ",", "DL", ")", ";", "SDValue", "Concat", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Madd", ",", "Zero", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Concat", ",", "Phi", ")", ";"], "File": "X86ISelLowering102", "Func": "combineLoopMAddPattern", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7702, "Length": 253, "Cover_Rate": 0.5883720930232558, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "insertCSRSaves", "(", "MachineBasicBlock", "&", "SaveBlock", ",", "ArrayRef", "<", "CalleeSavedInfo", ">", "C<ISA_LIT>", ",", "LiveIntervals", "*", "LIS", ")", "{", "MachineFunction", "&", "MF", "=", "*", "SaveBlock", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "SaveBlock", ".", "begin", "(", ")", ";", "if", "(", "!", "TFI", "->", "spillCalleeSavedRegisters", "(", "SaveBlock", ",", "I", ",", "C<ISA_LIT>", ",", "TRI", ")", ")", "{", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "for", "(", "const", "CalleeSavedInfo", "&", "CS", ":", "C<ISA_LIT>", ")", "{", "MCRegister", "Reg", "=", "CS", ".", "getReg", "(", ")", ";", "MachineInstrSpan", "MIS", "(", "I", ",", "&", "SaveBlock", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ",", "<STR_LIT>", ")", ";", "const", "bool", "IsLiveIn", "=", "MRI", ".", "isLiveIn", "(", "Reg", ")", ";", "TII", ".", "storeRegToStackSlot", "(", "SaveBlock", ",", "I", ",", "Reg", ",", "!", "IsLiveIn", ",", "CS", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";", "if", "(", "LIS", ")", "{", "assert", "(", "std", "::", "distance", "(", "MIS", ".", "begin", "(", ")", ",", "I", ")", "==", "<NUM_LIT>", ")", ";", "MachineInstr", "&", "Inst", "=", "*", "std", "::", "prev", "(", "I", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "Inst", ")", ";", "LIS", "->", "removeAllRegUnitsForPhysReg", "(", "Reg", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "SILowerSGPRSpills10", "Func": "insertCSRSaves", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7703, "Length": 244, "Cover_Rate": 0.9878542510121457, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_insn", "(", "gen_strmov", "(", "destptr", ",", "dest", ",", "srcptr", ",", "src", ")", ")", ";", "emit_label", "(", "label", ")", ";", "LABEL_NUSES", "(", "label", ")", "=", "<NUM_LIT>", ";", "}", "}", "else", "{", "rtx", "offset", "=", "force_reg", "(", "Pmode", ",", "const0_rtx", ")", ";", "rtx", "tmp", ";", "if", "(", "max_size", ">", "<NUM_LIT>", ")", "{", "rtx_code_label", "*", "label", "=", "ix86_expand_aligntest", "(", "count", ",", "<NUM_LIT>", ",", "true", ")", ";", "src", "=", "change_address", "(", "srcmem", ",", "SImode", ",", "srcptr", ")", ";", "dest", "=", "change_address", "(", "destmem", ",", "SImode", ",", "destptr", ")", ";", "emit_move_insn", "(", "dest", ",", "src", ")", ";", "tmp", "=", "expand_simple_binop", "(", "Pmode", ",", "PLUS", ",", "offset", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "NULL", ",", "true", ",", "OPTAB_LIB_WIDEN", ")", ";", "if", "(", "tmp", "!=", "offset", ")", "emit_move_insn", "(", "offset", ",", "tmp", ")", ";", "emit_label", "(", "label", ")", ";", "LABEL_NUSES", "(", "label", ")", "=", "<NUM_LIT>", ";", "}", "if", "(", "max_size", ">", "<NUM_LIT>", ")", "{", "rtx_code_label", "*", "label", "=", "ix86_expand_aligntest", "(", "count", ",", "<NUM_LIT>", ",", "true", ")", ";", "tmp", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "srcptr", ",", "offset", ")", ";", "src", "=", "change_address", "(", "srcmem", ",", "HImode", ",", "tmp", ")", ";", "tmp", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "destptr", ",", "offset", ")", ";", "dest", "=", "change_address", "(", "destmem", ",", "HImode", ",", "tmp", ")", ";", "emit_move_insn", "(", "dest", ",", "src", ")", ";", "tmp", "=", "expand_simple_binop", "(", "Pmode", ",", "PLUS", ",", "offset", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "tmp", ",", "true", ",", "OPTAB_LIB_WIDEN", ")", ";", "if", "(", "tmp", "!=", "offset", ")", "emit_move_insn", "(", "offset", ",", "tmp", ")", ";", "emit_label", "(", "label", ")", ";", "LABEL_NUSES", "(", "label", ")", "=", "<NUM_LIT>", ";", "}", "if", "(", "max_size", ">", "<NUM_LIT>", ")", "{", "rtx_code_label", "*", "label", "=", "ix86_expand_aligntest", "(", "count", ",", "<NUM_LIT>", ",", "true", ")", ";", "tmp", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "srcptr", ",", "offset", ")", ";", "src", "=", "change_address", "(", "srcmem", ",", "QImode", ",", "tmp", ")", ";", "tmp", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "destptr", ",", "offset", ")", ";", "dest", "=", "change_address", "(", "destmem", ",", "QImode", ",", "tmp", ")", ";", "emit_move_insn", "(", "dest", ",", "src", ")", ";"], "ground_truth": ["emit_label", "(", "label", ")", ";"], "File": "i3864", "Func": "expand_movmem_epilogue", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7704, "Length": 335, "Cover_Rate": 0.4785714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "default", ":", "return", "-", "<NUM_LIT>", ";", "}"], "ground_truth": ["}"], "File": "HexagonInstrInfo20", "Func": "getNonExtOpcode", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7705, "Length": 47, "Cover_Rate": 0.36153846153846153, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "TGSICFGStructurizer", "Func": "isUncondBranch", "Target": "TGSI", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7706, "Length": 12, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "global_entry_needed_p", "=", "rs6000_global_entry_point_prologue_needed_p", "(", ")", ";"], "ground_truth": ["if", "(", "!", "global_entry_needed_p", "||", "cfun", "->", "machine", "->", "global_entry_emitted", ")", "default_print_patchable_function_entry", "(", "file", ",", "patch_area_size", ",", "record_p", ")", ";"], "File": "rs60001", "Func": "rs6000_print_patchable_function_entry", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7707, "Length": 27, "Cover_Rate": 0.627906976744186, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "SImode", ";"], "ground_truth": ["}"], "File": "spu3", "Func": "spu_libgcc_cmp_return_mode", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7708, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask32", ")", "__builtin_ia32_ucmpw512_mask", "(", "(", "__v32hi", ")", "__X", ",", "(", "__v32hi", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask32", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin4", "Func": "_mm512_cmpneq_epu16_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7709, "Length": 26, "Cover_Rate": 0.5416666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "SWL", ":", "case", "SHL", ":", "case", "SBL", ":", "return", "<STR_LIT>", ";", "case", "LWC", ":", "case", "LHC", ":", "case", "LBC", ":", "case", "LHUC", ":", "case", "LBUC", ":", "case", "SWC", ":", "case", "SHC", ":", "case", "SBC", ":", "return", "<STR_LIT>", ";", "case", "LWM", ":", "case", "LHM", ":", "case", "LBM", ":", "case", "LHUM", ":", "case", "LBUM", ":", "case", "SWM", ":", "case", "SHM", ":", "case", "SBM", ":", "return", "<STR_LIT>", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "PatmosInstrInfo", "Func": "getMemType", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 7710, "Length": 74, "Cover_Rate": 0.3288888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "addExpr", "(", "Inst", ",", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "M88kAsmParser", "Func": "addConditionCodeOperands", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7711, "Length": 19, "Cover_Rate": 0.6129032258064516, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Scale", "=", "getI8Imm", "(", "AM", ".", "Scale", ")", ";", "Index", "=", "AM", ".", "IndexReg", ";", "if", "(", "AM", ".", "GV", ")", "Disp", "=", "CurDAG", "->", "getTargetGlobalAddress", "(", "AM", ".", "GV", ",", "DebugLoc", "(", ")", ",", "<STR_LIT>", ",", "AM", ".", "Disp", ",", "AM", ".", "SymbolFlags", ")", ";", "else", "if", "(", "AM", ".", "CP", ")", "Disp", "=", "CurDAG", "->", "getTargetConstantPool", "(", "AM", ".", "CP", ",", "<STR_LIT>", ",", "AM", ".", "Align", ",", "AM", ".", "Disp", ",", "AM", ".", "SymbolFlags", ")", ";", "else", "if", "(", "AM", ".", "ES", ")", "Disp", "=", "CurDAG", "->", "getTargetExternalSymbol", "(", "AM", ".", "ES", ",", "<STR_LIT>", ",", "AM", ".", "SymbolFlags", ")", ";"], "ground_truth": ["else", "if", "(", "AM", ".", "JT", "!=", "-", "<NUM_LIT>", ")", "Disp", "=", "CurDAG", "->", "getTargetJumpTable", "(", "AM", ".", "JT", ",", "<STR_LIT>", ",", "AM", ".", "SymbolFlags", ")", ";"], "File": "X86ISelDAGToDAG109", "Func": "getAddressOperands", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7712, "Length": 129, "Cover_Rate": 0.4742647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Op", ")", ";", "<STR_LIT>", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "if", "(", "Op0", ".", "hasOneUse", "(", ")", "&&", "isNullConstant", "(", "Op1", ")", "&&", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", ")", ")", "{", "if", "(", "SDValue", "NewSetCC", "=", "LowerToBTST", "(", "Op0", ",", "CC", ",", "DL", ",", "DAG", ")", ")", "{", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "NewSetCC", ")", ";", "return", "NewSetCC", ";", "}", "}", "if", "(", "(", "isOneConstant", "(", "Op1", ")", "||", "isNullConstant", "(", "Op1", ")", ")", "&&", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", ")", ")", "{", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "<STR_LIT>", "CCode", "=", "(", "<STR_LIT>", ")", "Op0", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "bool", "Invert", "=", "(", "CC", "==", "<STR_LIT>", ")", "^", "isNullConstant", "(", "Op1", ")", ";", "if", "(", "!", "Invert", ")", "return", "Op0", ";", "CCode", "=", "<STR_LIT>", "(", "CCode", ")", ";", "SDValue", "SetCC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getConstant", "(", "CCode", ",", "DL", ",", "<STR_LIT>", ")", ",", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "SetCC", ")", ";", "return", "SetCC", ";", "}", "}", "if", "(", "Op0", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", ")", ")", "{", "if", "(", "isOneConstant", "(", "Op1", ")", ")", "{", "<STR_LIT>", "NewCC", "=", "<STR_LIT>", "::", "getSetCCInverse", "(", "CC", ",", "true", ")", ";", "return", "DAG", ".", "getSetCC", "(", "DL", ",", "VT", ",", "Op0", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "NewCC", ")", ";", "}", "if", "(", "!", "isNullConstant", "(", "Op1", ")", ")", "{", "SDValue", "Xor", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op0", ",", "Op1", ")", ";"], "ground_truth": ["return", "DAG", ".", "getSetCC", "(", "DL", ",", "VT", ",", "Xor", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "CC", ")", ";"], "File": "M68kISelLowering", "Func": "LowerSETCC", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7713, "Length": 346, "Cover_Rate": 0.6290909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Addr", ",", "VecIndex", ";", "unsigned", "Alignment", ";", "if", "(", "!", "getParamsForOneTrueMaskedElt", "(", "MS", ",", "DAG", ",", "Addr", ",", "VecIndex", ",", "Alignment", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "MS", ")", ";", "EVT", "VT", "=", "MS", "->", "getValue", "(", ")", ".", "getValueType", "(", ")", ";", "EVT", "EltVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";"], "ground_truth": ["SDValue", "Extract", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "EltVT", ",", "MS", "->", "getValue", "(", ")", ",", "VecIndex", ")", ";"], "File": "X86ISelLowering (3)", "Func": "reduceMaskedStoreToScalarStore", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7714, "Length": 79, "Cover_Rate": 0.5939849624060151, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "epilogue_completed", "&&", "RTX_FRAME_RELATED_P", "(", "cur_insn", ")", ")", "{", "if", "(", "GET_CODE", "(", "pat", ")", "==", "SET", "&&", "GENERAL_REG_P", "(", "SET_DEST", "(", "pat", ")", ")", ")", "{", "if", "(", "GET_MODE", "(", "SET_SRC", "(", "pat", ")", ")", "==", "DImode", "&&", "FP_REG_P", "(", "SET_SRC", "(", "pat", ")", ")", ")", "continue", ";", "if", "(", "GET_CODE", "(", "SET_SRC", "(", "pat", ")", ")", "==", "MEM", ")", "continue", ";", "}", "if", "(", "GET_CODE", "(", "pat", ")", "==", "PARALLEL", "&&", "load_multiple_operation", "(", "pat", ",", "VOIDmode", ")", ")", "continue", ";", "}", "note_stores", "(", "cur_insn", ",", "s390_reg_clobbered_rtx", ",", "regs_ever_clobbered", ")", ";"], "ground_truth": ["}"], "File": "s390", "Func": "s390_regs_ever_clobbered", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7715, "Length": 94, "Cover_Rate": 0.32867132867132864, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetAsmStreamer", "::", "emitGlobalType", "(", "const", "MCSymbolWasm", "*", "Sym", ")", "{", "assert", "(", "Sym", "->", "isGlobal", "(", ")", ")", ";", "OS", "<<", "<STR_LIT>", "<<", "Sym", "->", "getName", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "(", "static_cast", "<", "<STR_LIT>", ">", "(", "Sym", "->", "getGlobalType", "(", ")", ".", "Type", ")", ")", ";", "if", "(", "!", "Sym", "->", "getGlobalType", "(", ")", ".", "Mutable", ")", "OS", "<<", "<STR_LIT>", ";", "OS", "<<", "'\\n'", ";"], "ground_truth": ["}"], "File": "WebAssemblyTargetStreamer12", "Func": "emitGlobalType", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7716, "Length": 69, "Cover_Rate": 0.9452054794520548, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addSignedImmOperands", "(", "Inst", ",", "N", ")", ";"], "ground_truth": ["}"], "File": "HexagonAsmParser (2)", "Func": "adds11_0ExtOperands", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7717, "Length": 8, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_cmpless", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin5", "Func": "_mm_cmple_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7718, "Length": 18, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printU3ImmOperand", "(", "const", "MCInst", "*", "MI", ",", "int", "OpNum", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["printUImmOperand", "<", "<NUM_LIT>", ">", "(", "MI", ",", "OpNum", ",", "O", ")", ";"], "File": "SystemZInstPrinter10", "Func": "printU3ImmOperand", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7719, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "<NUM_LIT>", "+", "(", "MMIX_FUNCTION_ARG_SIZE", "(", "arg", ".", "mode", ",", "arg", ".", "type", ")", ")", ")", "/", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", "internal_error", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "mmix", "Func": "mmix_setup_incoming_varargs", "Target": "mmix", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7720, "Length": 29, "Cover_Rate": 0.3372093023255814, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "N", "=", "DAG", ".", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "DL", ",", "elemType", ",", "reg", ",", "NIndex", ")", ";"], "ground_truth": ["return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";"], "File": "TPCISelLowering", "Func": "helperExtractSubRegSDValue", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7721, "Length": 29, "Cover_Rate": 0.43283582089552236, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ")", "const", "override", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "OR1KAsmBackend1", "Func": "mayNeedRelaxation", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7722, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "*", "getSubtargetImpl", "(", "const", "Function", "&", ")", "const", "override", "{"], "ground_truth": ["return", "&", "Subtarget", ";"], "File": "TriCoreTargetMachine", "Func": "getSubtargetImpl", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7723, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "{"], "ground_truth": ["}"], "File": "OR1KAsmParser", "Func": "print", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7724, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ")", "HSAMetadataStream", "->", "begin", "(", "M", ")", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDPAL", ")", "getTargetStreamer", "(", ")", "->", "getPALMetadata", "(", ")", "->", "readFromIR", "(", "M", ")", ";", "if", "(", "isHsaAbiVersion3", "(", "getGlobalSTI", "(", ")", ")", ")", "return", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ")", "getTargetStreamer", "(", ")", "->", "EmitDirectiveHSACodeObjectVersion", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["IsaVersion", "Version", "=", "getIsaVersion", "(", "getGlobalSTI", "(", ")", "->", "getCPU", "(", ")", ")", ";"], "File": "AMDGPUAsmPrinter50", "Func": "emitStartOfAsmFile", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7725, "Length": 104, "Cover_Rate": 0.49056603773584906, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "_ktestz_mask16_u8", "(", "__mmask16", "__A", ",", "__mmask16", "__B", ")", "{"], "ground_truth": ["return", "(", "unsigned", "char", ")", "__builtin_ia32_ktestzhi", "(", "__A", ",", "__B", ")", ";"], "File": "avx512dqintrin", "Func": "_ktestz_mask16_u8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7726, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableAtomicTidy", ")", "addPass", "(", "createCFGSimplificationPass", "(", "SimplifyCFGOptions", "(", ")", ".", "hoistCommonInsts", "(", "true", ")", ".", "sinkCommonInsts", "(", "true", ")", ",", "[", "this", "]", "(", "const", "Function", "&", "F", ")", "{", "const", "auto", "&", "ST", "=", "this", "->", "TM", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", "F", ")", ";", "return", "ST", ".", "hasAnyDataBarrier", "(", ")", "&&", "!", "ST", ".", "isThumb1Only", "(", ")", ";", "}", ")", ")", ";", "addPass", "(", "createMVEGatherScatterLoweringPass", "(", ")", ")", ";"], "ground_truth": ["addPass", "(", "createMVELaneInterleavingPass", "(", ")", ")", ";"], "File": "ARMTargetMachine41", "Func": "addIRPasses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7727, "Length": 91, "Cover_Rate": 0.4504950495049505, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "lastVreg", "&&", "VReg", "==", "*", "lastVreg", ")", "lastPos", "=", "curStack", ".", "position", "(", "lastPos", "+", "<NUM_LIT>", ",", "VReg", ")", ";", "else", "lastPos", "=", "curStack", ".", "position", "(", "VReg", ")", ";"], "ground_truth": ["lastVreg", "=", "VReg", ";"], "File": "TVMStackFixup", "Func": "Deleter", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7728, "Length": 36, "Cover_Rate": 0.3130434782608696, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "shouldSignExtendTypeInLibCall", "(", "EVT", "Type", ",", "bool", "IsSigned", ")", "const", "{", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", "&&", "Type", "==", "<STR_LIT>", ")", "return", "true", ";", "return", "IsSigned", ";"], "ground_truth": ["}"], "File": "RISCVISelLowering1", "Func": "shouldSignExtendTypeInLibCall", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7729, "Length": 32, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "HasSSE2", "&&", "VT", "==", "<STR_LIT>", ")", "return", "getTargetShuffleNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V1", ",", "V2", ",", "DAG", ")", ";", "return", "getTargetShuffleNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V1", ",", "V2", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering170", "Func": "getMOVLowToHigh", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7730, "Length": 41, "Cover_Rate": 0.38317757009345793, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "N", ")", ";", "const", "SDValue", "And", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "And", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Shift", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "ShiftOpc", "=", "Shift", ".", "getOpcode", "(", ")", ";", "if", "(", "(", "ShiftOpc", "!=", "<STR_LIT>", "&&", "ShiftOpc", "!=", "<STR_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "bool", "IsShiftRight", "=", "ShiftOpc", "==", "<STR_LIT>", ";", "ConstantSDNode", "*", "C2node", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Shift", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "C2node", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "C1", ";", "if", "(", "!", "isAllConstantBuildVector", "(", "And", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "C1", ")", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "C2", "=", "C2node", "->", "getZExtValue", "(", ")", ";", "unsigned", "ElemSizeInBits", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "C2", ">", "ElemSizeInBits", ")", "return", "SDValue", "(", ")", ";", "unsigned", "ElemMask", "=", "(", "<NUM_LIT>", "<<", "ElemSizeInBits", ")", "-", "<NUM_LIT>", ";", "if", "(", "(", "C1", "&", "ElemMask", ")", "!=", "(", "~", "C2", "&", "ElemMask", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "X", "=", "And", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Y", "=", "Shift", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Intrin", "=", "IsShiftRight", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "ResultSLI", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getConstant", "(", "Intrin", ",", "DL", ",", "<STR_LIT>", ")", ",", "X", ",", "Y", ",", "Shift", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "File": "AArch64ISelLowering (2)", "Func": "tryLowerToSLI", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7731, "Length": 263, "Cover_Rate": 0.7429378531073446, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "uint16_t", "i", "=", "B", ";", "i", "<", "B", "+", "W", ";", "++", "i", ")", "if", "(", "!", "RC", "[", "i", "]", ".", "is", "(", "<NUM_LIT>", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "HexagonBitSimplify (2)", "Func": "isZero", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7732, "Length": 35, "Cover_Rate": 0.4605263157894737, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "PatmosSPClone", "Func": "getPassName", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 7733, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ArgVal", "=", "convertArgType", "(", "DAG", ",", "VT", ",", "MemVT", ",", "SL", ",", "ArgVal", ",", "Signed", ",", "Arg", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "{", "ArgVal", ",", "Load", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ",", "SL", ")", ";", "}", "SDValue", "Ptr", "=", "lowerKernArgParameterPtr", "(", "DAG", ",", "SL", ",", "Chain", ",", "Offset", ")", ";", "SDValue", "Load", "=", "DAG", ".", "getLoad", "(", "MemVT", ",", "SL", ",", "Chain", ",", "Ptr", ",", "PtrInfo", ",", "Align", ",", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";", "SDValue", "Val", "=", "convertArgType", "(", "DAG", ",", "VT", ",", "MemVT", ",", "SL", ",", "Load", ",", "Signed", ",", "Arg", ")", ";"], "ground_truth": ["return", "DAG", ".", "getMergeValues", "(", "{", "Val", ",", "Load", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ",", "SL", ")", ";"], "File": "SIISelLowering108", "Func": "lowerKernargMemParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7734, "Length": 120, "Cover_Rate": 0.32697547683923706, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmvnq_u32", "(", "uint32x4_t", "a", ")", "{", "uint32x4_t", "result", ";"], "ground_truth": ["__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ":", ")", ";"], "File": "arm", "Func": "neon2_vmvnq_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7735, "Length": 25, "Cover_Rate": 0.8620689655172413, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>TargetLowering", "::", "emitMaskedAtomicRMWIntrinsic", "(", "IRBuilderBase", "&", "Builder", ",", "AtomicRMWInst", "*", "AI", ",", "Value", "*", "AlignedAddr", ",", "Value", "*", "Incr", ",", "Value", "*", "Mask", ",", "Value", "*", "ShiftAmt", ",", "AtomicOrdering", "Ord", ")", "const", "{", "assert", "(", "EnableQuadwordAtomics", "&&", "Subtarget", ".", "hasQuadwordAtomics", "(", ")", "&&", "<STR_LIT>", ")", ";", "Module", "*", "M", "=", "Builder", ".", "GetInsertBlock", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "Type", "*", "ValTy", "=", "Incr", "->", "getType", "(", ")", ";", "assert", "(", "ValTy", "->", "getPrimitiveSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", ";", "Function", "*", "RMW", "=", "<STR_LIT>", "(", "M", ",", "getIntrinsicForAtomicRMWBinOp128", "(", "AI", "->", "getOperation", "(", ")", ")", ")", ";", "Type", "*", "Int64Ty", "=", "Type", "::", "getInt64Ty", "(", "M", "->", "getContext", "(", ")", ")", ";"], "ground_truth": ["Value", "*", "IncrLo", "=", "Builder", ".", "CreateTrunc", "(", "Incr", ",", "Int64Ty", ",", "<STR_LIT>", ")", ";"], "File": "PPCISelLowering11", "Func": "emitMaskedAtomicRMWIntrinsic", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7736, "Length": 135, "Cover_Rate": 0.47703180212014135, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "SlowFPBrcc", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "isFPBrccSlow", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7737, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "vec_ullong2", "spu_cmpgt", "(", "vec_double2", "a", ",", "vec_double2", "b", ")", "{"], "ground_truth": ["return", "(", "(", "vec_ullong2", ")", "(", "si_dfcgt", "(", "(", "qword", ")", "(", "a", ")", ",", "(", "qword", ")", "(", "b", ")", ")", ")", ")", ";"], "File": "spu2vmx", "Func": "spu_cmpgt", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7738, "Length": 37, "Cover_Rate": 0.9736842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", ";", "break", ";", "}", "O", "<<", "<STR_LIT>", "<<", "(", "int", ")", "getOpenCLAlignment", "(", "DL", ",", "ETy", ")", "<<", "<STR_LIT>", ";", "}", "printParamName", "(", "I", ",", "paramIndex", ",", "O", ")", ";", "continue", ";", "}", "O", "<<", "<STR_LIT>", ";", "if", "(", "Ty", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")", "O", "<<", "<STR_LIT>", ";", "else", "O", "<<", "getPTXFundamentalTypeStr", "(", "Ty", ")", ";", "O", "<<", "<STR_LIT>", ";", "printParamName", "(", "I", ",", "paramIndex", ",", "O", ")", ";", "continue", ";", "}", "unsigned", "sz", "=", "<NUM_LIT>", ";", "if", "(", "isa", "<", "IntegerType", ">", "(", "Ty", ")", ")", "{", "sz", "=", "cast", "<", "IntegerType", ">", "(", "Ty", ")", "->", "getBitWidth", "(", ")", ";", "if", "(", "sz", "<", "<NUM_LIT>", ")", "sz", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "isa", "<", "PointerType", ">", "(", "Ty", ")", ")", "sz", "=", "thePointerTy", ".", "getSizeInBits", "(", ")", ";", "else", "if", "(", "Ty", "->", "isHalfTy", "(", ")", ")", "sz", "=", "<NUM_LIT>", ";", "else", "sz", "=", "Ty", "->", "getPrimitiveSizeInBits", "(", ")", ";", "if", "(", "isABI", ")", "O", "<<", "<STR_LIT>", "<<", "sz", "<<", "<STR_LIT>", ";", "else", "O", "<<", "<STR_LIT>", "<<", "sz", "<<", "<STR_LIT>", ";", "printParamName", "(", "I", ",", "paramIndex", ",", "O", ")", ";", "continue", ";", "}", "auto", "*", "PTy", "=", "dyn_cast", "<", "PointerType", ">", "(", "Ty", ")", ";", "assert", "(", "PTy", "&&", "<STR_LIT>", ")", ";", "Type", "*", "ETy", "=", "PTy", "->", "getPointerElementType", "(", ")", ";", "if", "(", "isABI", "||", "isKernelFunc", ")", "{", "Align", "align", "=", "DL", ".", "getValueOrABITypeAlignment", "(", "PAL", ".", "getParamAlignment", "(", "paramIndex", ")", ",", "ETy", ")", ";", "if", "(", "!", "isKernelFunc", "&&", "align", "<", "Align", "(", "<NUM_LIT>", ")", ")", "align", "=", "Align", "(", "<NUM_LIT>", ")", ";", "unsigned", "sz", "=", "DL", ".", "getTypeAllocSize", "(", "ETy", ")", ";", "O", "<<", "<STR_LIT>", "<<", "align", ".", "value", "(", ")", "<<", "<STR_LIT>", ";", "printParamName", "(", "I", ",", "paramIndex", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", "<<", "sz", "<<", "<STR_LIT>", ";", "continue", ";", "}", "else", "{", "SmallVector", "<", "EVT", ",", "<NUM_LIT>", ">", "vtparts", ";", "ComputeValueVTs", "(", "*", "TLI", ",", "DL", ",", "ETy", ",", "vtparts", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "vtparts", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "File": "NVPTXAsmPrinter17", "Func": "emitFunctionParamList", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7739, "Length": 351, "Cover_Rate": 0.3314447592067989, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "CE", ")", "return", "false", ";"], "File": "ARMAsmParser (2)", "Func": "isImm1_7", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7740, "Length": 33, "Cover_Rate": 0.5689655172413793, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>SplitConst32AndConst64", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "HexagonSplitConst32AndConst64", "Func": "HexagonSplitConst32AndConst64", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7741, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "insert", "(", "MachineInstr", "*", "MI", ")", "{"], "ground_truth": ["Insts", ".", "push_back", "(", "MI", ")", ";"], "File": "ARMLowOverheadLoops", "Func": "insert", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7742, "Length": 15, "Cover_Rate": 0.5172413793103449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DCInstruction", "::", "translateImplicit", "(", "unsigned", "RegNo", ")", "{"], "ground_truth": ["assert", "(", "RegNo", "==", "<STR_LIT>", ")", ";"], "File": "X86DCInstruction", "Func": "translateImplicit", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7743, "Length": 16, "Cover_Rate": 0.34782608695652173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "emitInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "override", "{"], "ground_truth": ["const", "MCInstrDesc", "&", "MID", "=", "MII", ".", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";"], "File": "PatmosInstrInfo1", "Func": "emitInstruction", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 7744, "Length": 31, "Cover_Rate": 0.6078431372549019, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_cvtusepi16_epi8", "(", "__mmask8", "__M", ",", "__m128i", "__A", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_pmovuswb128_mask", "(", "(", "__v8hi", ")", "__A", ",", "(", "__v16qi", ")", "_mm_setzero_si128", "(", ")", ",", "__M", ")", ";"], "File": "avx512vlbwintrin", "Func": "_mm_maskz_cvtusepi16_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7745, "Length": 43, "Cover_Rate": 0.9772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Idx2", "&&", "Idx2", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "SubVec2", "=", "Vec", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "auto", "*", "FirstLd", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "peekThroughBitcasts", "(", "SubVec2", ")", ")", ")", "{", "bool", "Fast", ";", "unsigned", "Alignment", "=", "FirstLd", "->", "getAlignment", "(", ")", ";", "unsigned", "AS", "=", "FirstLd", "->", "getAddressSpace", "(", ")", ";", "const", "<ISA_LIT>TargetLowering", "*", "TLI", "=", "Subtarget", ".", "getTargetLowering", "(", ")", ";", "if", "(", "TLI", "->", "allowsMemoryAccess", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "DAG", ".", "getDataLayout", "(", ")", ",", "OpVT", ",", "AS", ",", "Alignment", ",", "&", "Fast", ")", "&&", "Fast", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "SubVec2", ",", "SubVec", "}", ";", "if", "(", "SDValue", "Ld", "=", "EltsFromConsecutiveLoads", "(", "OpVT", ",", "Ops", ",", "dl", ",", "DAG", ",", "Subtarget", ",", "false", ")", ")", "return", "Ld", ";", "}", "}", "if", "(", "auto", "*", "Ld", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "peekThroughOneUseBitcasts", "(", "SubVec2", ")", ")", ")", "if", "(", "SubVec2", "==", "SubVec", "&&", "<STR_LIT>", "(", "Ld", ")", "&&", "SDNode", "::", "areOnlyUsersOf", "(", "{", "N", ",", "Vec", ".", "getNode", "(", ")", "}", ",", "SubVec2", ".", "getNode", "(", ")", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "SubVec", ")", ";", "if", "(", "SubVec", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "SubVec", "==", "SubVec2", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "SubVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "<STR_LIT>", "(", "SubVec", ".", "getNode", "(", ")", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "getZeroVector", "(", "OpVT", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ",", "SubVec2", ",", "Vec", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Vec", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isUndef", "(", ")", "&&", "Vec", ".", "hasOneUse", "(", ")", ")", "{", "Vec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "DAG", ".", "getUNDEF", "(", "OpVT", ")", ",", "SubVec2", ",", "Vec", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "DCI", ".", "AddToWorklist", "(", "Vec", ".", "getNode", "(", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "Vec", ",", "SubVec", ",", "Idx", ")", ";"], "File": "X86ISelLowering71", "Func": "combineInsertSubvector", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7746, "Length": 359, "Cover_Rate": 0.4351515151515152, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>DAGToDAGISel", "(", "TM", ")", ";"], "ground_truth": ["}"], "File": "MMIXISelDAGToDAG", "Func": "createMMIXISelDag", "Target": "MMIX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7747, "Length": 8, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "unsigned", "(", "getBankedReg", "(", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addBankedRegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7748, "Length": 18, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCExpr", "::", "VariantKind", "VK", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ";", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";"], "ground_truth": ["bool", "IsConstantImm", "=", "evaluateConstantImm", "(", "getImm", "(", ")", ",", "Imm", ",", "VK", ")", ";"], "File": "RISCVAsmParser (2)", "Func": "isUImm5", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7749, "Length": 33, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isSImm6", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "<ISA_LIT>MCExpr", "::", "VariantKind", "VK", ";", "int64_t", "Imm", ";"], "ground_truth": ["bool", "IsConstantImm", "=", "evaluateConstantImm", "(", "Imm", ",", "VK", ")", ";"], "File": "RISCVAsmParser22", "Func": "isSImm6", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7750, "Length": 34, "Cover_Rate": 0.6538461538461539, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "VT", ".", "getSimpleVT", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "V0", "=", "BVN", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "V1", "=", "BVN", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "V0", ".", "isUndef", "(", ")", ")", "V0", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "if", "(", "V1", ".", "isUndef", "(", ")", ")", "V1", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "ConstantSDNode", "*", "C0", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "V0", ")", ";", "ConstantSDNode", "*", "C1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "V1", ")", ";", "if", "(", "!", "C0", "||", "!", "C1", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V1", ",", "V0", ")", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "C0", "->", "getSExtValue", "(", ")", ")", "||", "isInt", "<", "<NUM_LIT>", ">", "(", "C1", "->", "getSExtValue", "(", ")", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V1", ",", "V0", ")", ";", "}", "if", "(", "VT", ".", "getSimpleVT", "(", ")", "==", "<STR_LIT>", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NElts", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "BVN", "->", "getOperand", "(", "i", ")", ".", "isUndef", "(", ")", ")", "continue", ";", "ConstantSDNode", "*", "Cst", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BVN", "->", "getOperand", "(", "i", ")", ")", ";", "if", "(", "!", "Cst", ")", "{", "SDValue", "pack", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "BVN", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "BVN", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getTargetExtractSubreg", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "pack", ")", ";", "}", "}", "}", "uint64_t", "Res", "=", "<NUM_LIT>", ";", "unsigned", "EltSize", "=", "Size", "/", "NElts", ";", "SDValue", "ConstVal", ";", "uint64_t", "Mask", "=", "~", "uint64_t", "(", "<NUM_LIT>", ")", ">>", "(", "<NUM_LIT>", "-", "EltSize", ")", ";", "bool", "HasNonConstantElements", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NElts", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "OpIdx", "=", "NElts", "-", "i", "-", "<NUM_LIT>", ";", "SDValue", "Operand", "=", "BVN", "->", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "Operand", ".", "isUndef", "(", ")", ")", "continue", ";", "int64_t", "Val", "=", "<NUM_LIT>", ";", "if", "(", "ConstantSDNode", "*", "Cst", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Operand", ")", ")", "Val", "=", "Cst", "->", "getSExtValue", "(", ")", ";", "else", "HasNonConstantElements", "=", "true", ";"], "ground_truth": ["Val", "&=", "Mask", ";"], "File": "HexagonISelLowering114", "Func": "LowerBUILD_VECTOR", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7751, "Length": 397, "Cover_Rate": 0.40551583248212464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "aarch64_simd_intrinsic_data", ")", ";", "++", "i", ")", "{", "auto", "d", "=", "&", "aarch64_simd_intrinsic_data", "[", "i", "]", ";", "if", "(", "d", "->", "skip", ")", "continue", ";", "tree", "return_type", "=", "void_type_node", ";", "tree", "args", "=", "void_list_node", ";", "for", "(", "int", "op_num", "=", "d", "->", "op_count", "-", "<NUM_LIT>", ";", "op_num", ">=", "<NUM_LIT>", ";", "op_num", "--", ")", "{", "machine_mode", "op_mode", "=", "d", "->", "op_modes", "[", "op_num", "]", ";", "enum", "aarch64_type_qualifiers", "qualifiers", "=", "d", "->", "qualifiers", "[", "op_num", "]", ";", "tree", "eltype", "=", "aarch64_simd_builtin_type", "(", "op_mode", ",", "qualifiers", ")", ";", "if", "(", "op_num", "==", "<NUM_LIT>", ")", "return_type", "=", "eltype", ";", "else", "args", "=", "tree_cons", "(", "NULL_TREE", ",", "eltype", ",", "args", ")", ";", "}", "tree", "ftype", "=", "build_function_type", "(", "return_type", ",", "args", ")", ";", "tree", "attrs", "=", "aarch64_get_attributes", "(", "FLAG_AUTO_FP", ",", "d", "->", "op_modes", "[", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["unsigned", "int", "code", "=", "(", "d", "->", "fcode", "<<", "AARCH64_BUILTIN_SHIFT", "|", "AARCH64_BUILTIN_GENERAL", ")", ";"], "File": "aarch64-builtins1", "Func": "aarch64_init_simd_intrinsics", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7752, "Length": 162, "Cover_Rate": 0.8140703517587939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "type", ")", "return", "int_size_in_bytes", "(", "type", ")", ";", "if", "(", "mode", "!=", "BLKmode", ")", "return", "GET_MODE_SIZE", "(", "mode", ")", ";"], "ground_truth": ["gcc_unreachable", "(", ")", ";"], "File": "s390", "Func": "s390_function_arg_size", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7753, "Length": 26, "Cover_Rate": 0.6842105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isLDSTPPI", "(", "InsnType", "insn", ")", "{"], "ground_truth": ["return", "(", "(", "(", "insn", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";"], "File": "AArch64InsnHelpers", "Func": "isLDSTPPI", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7754, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "unsigned", "ARM_FE_INEXACT", "=", "<NUM_LIT>", ";", "const", "unsigned", "HOST_WIDE_INT", "ARM_FE_ALL_EXCEPT", "=", "(", "ARM_FE_INVALID", "|", "ARM_FE_DIVBYZERO", "|", "ARM_FE_OVERFLOW", "|", "ARM_FE_UNDERFLOW", "|", "ARM_FE_INEXACT", ")", ";", "const", "unsigned", "HOST_WIDE_INT", "ARM_FE_EXCEPT_SHIFT", "=", "<NUM_LIT>", ";", "tree", "fenv_var", ",", "get_fpscr", ",", "set_fpscr", ",", "mask", ",", "ld_fenv", ",", "masked_fenv", ";", "tree", "new_fenv_var", ",", "reload_fenv", ",", "restore_fnenv", ";", "tree", "update_call", ",", "atomic_feraiseexcept", ",", "hold_fnclex", ";", "if", "(", "!", "TARGET_VFP", "||", "!", "TARGET_HARD_FLOAT", ")", "return", ";", "fenv_var", "=", "create_tmp_var", "(", "unsigned_type_node", ")", ";", "get_fpscr", "=", "arm_builtin_decls", "[", "ARM_BUILTIN_GET_FPSCR", "]", ";", "set_fpscr", "=", "arm_builtin_decls", "[", "ARM_BUILTIN_SET_FPSCR", "]", ";", "mask", "=", "build_int_cst", "(", "unsigned_type_node", ",", "~", "(", "(", "ARM_FE_ALL_EXCEPT", "<<", "ARM_FE_EXCEPT_SHIFT", ")", "|", "ARM_FE_ALL_EXCEPT", ")", ")", ";", "ld_fenv", "=", "build2", "(", "MODIFY_EXPR", ",", "unsigned_type_node", ",", "fenv_var", ",", "build_call_expr", "(", "get_fpscr", ",", "<NUM_LIT>", ")", ")", ";", "masked_fenv", "=", "build2", "(", "BIT_AND_EXPR", ",", "unsigned_type_node", ",", "fenv_var", ",", "mask", ")", ";", "hold_fnclex", "=", "build_call_expr", "(", "set_fpscr", ",", "<NUM_LIT>", ",", "masked_fenv", ")", ";"], "ground_truth": ["*", "hold", "=", "build2", "(", "COMPOUND_EXPR", ",", "void_type_node", ",", "build2", "(", "COMPOUND_EXPR", ",", "void_type_node", ",", "masked_fenv", ",", "ld_fenv", ")", ",", "hold_fnclex", ")", ";"], "File": "arm-builtins2", "Func": "arm_atomic_assign_expand_fenv", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7755, "Length": 171, "Cover_Rate": 0.5588235294117647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "SelectT2ShifterOperandReg", "(", "SDValue", "N", ",", "SDValue", "&", "BaseReg", ",", "SDValue", "&", "Opc", ")", "{", "if", "(", "DisableShifterOp", ")", "return", "false", ";", "<STR_LIT>", "ShOpcVal", "=", "<STR_LIT>", "(", "N", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "ShOpcVal", "==", "<STR_LIT>", ")", "return", "false", ";", "BaseReg", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "ShImmVal", "=", "<NUM_LIT>", ";", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "ShImmVal", "=", "RHS", "->", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ";", "Opc", "=", "getI32Imm", "(", "<STR_LIT>", "(", "ShOpcVal", ",", "ShImmVal", ")", ",", "SDLoc", "(", "N", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelDAGToDAG5", "Func": "SelectT2ShifterOperandReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7756, "Length": 109, "Cover_Rate": 0.8934426229508197, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNodeFlags", "Flags", "=", "Old", ".", "getNode", "(", ")", "->", "getFlags", "(", ")", ";"], "ground_truth": ["Flags", ".", "setGlueOperands", "(", "true", ")", ";"], "File": "JVMISelLowering", "Func": "TransferNodeFlagsWithGlue", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7757, "Length": 20, "Cover_Rate": 0.46511627906976744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "mmix_make_decl_one_only", "(", "tree", "decl", ")", "{"], "ground_truth": ["DECL_WEAK", "(", "decl", ")", "=", "<NUM_LIT>", ";"], "File": "mmix", "Func": "mmix_make_decl_one_only", "Target": "mmix", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7758, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "vax_option_override", "(", "void", ")", "{"], "ground_truth": ["if", "(", "TARGET_G_FLOAT", ")", "REAL_MODE_FORMAT", "(", "DFmode", ")", "=", "&", "vax_g_format", ";"], "File": "vax", "Func": "vax_option_override", "Target": "vax", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7759, "Length": 19, "Cover_Rate": 0.8636363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetStreamer", "::", "<ISA_LIT>TargetStreamer", "(", "MCStreamer", "&", "S", ")", ":", "MCTargetStreamer", "(", "S", ")", "{"], "ground_truth": ["}"], "File": "TGSITargetStreamer", "Func": "TGSITargetStreamer", "Target": "TGSI", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7760, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isSOPK", "(", "uint16_t", "Opcode", ")", "const", "{"], "ground_truth": ["return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "<STR_LIT>", ";"], "File": "SIInstrInfo (2)", "Func": "isSOPK", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7761, "Length": 18, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VLIndex", ">=", "<NUM_LIT>", ")", "{", "Register", "DestReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "MIB", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "VLIndex", ")", ".", "getReg", "(", ")", ")", ";", "}", "else", "MIB", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ";", "bool", "TailAgnostic", "=", "true", ";", "unsigned", "UseOpIdx", ";", "if", "(", "MI", ".", "isRegTiedToUseOperand", "(", "<NUM_LIT>", ",", "&", "UseOpIdx", ")", "&&", "!", "WritesElement0", ")", "{", "TailAgnostic", "=", "false", ";"], "ground_truth": ["const", "MachineOperand", "&", "UseMO", "=", "MI", ".", "getOperand", "(", "UseOpIdx", ")", ";"], "File": "RISCVISelLowering70", "Func": "addVSetVL", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7762, "Length": 113, "Cover_Rate": 0.3192090395480226, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "Opc", ")", ")", ";", "unsigned", "NumArgs", "=", "MI", ".", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumArgs", ";", "++", "i", ")", "{", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "isImplicit", "(", ")", ")", ")", "MIB", ".", "add", "(", "Op", ")", ";", "}", "if", "(", "MI", ".", "hasOneMemOperand", "(", ")", ")", "MIB", "->", "setMemRefs", "(", "MI", ".", "memoperands_begin", "(", ")", ",", "MI", ".", "memoperands_end", "(", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "X86ISelLowering102", "Func": "emitPCMPSTRI", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7763, "Length": 146, "Cover_Rate": 0.48026315789473684, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "long", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "__vis_edge32", "(", "void", "*", "__A", ",", "void", "*", "__B", ")", "{", "return", "__builtin_vis_edge32", "(", "__A", ",", "__B", ")", ";"], "ground_truth": ["}"], "File": "visintrin", "Func": "__vis_edge32", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7764, "Length": 33, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CmpOpc", "==", "<STR_LIT>", ")", "return", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ";", "if", "(", "CmpOpc", "==", "<STR_LIT>", ")", "return", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "HexagonHardwareLoops1", "Func": "isImmValidForOpcode", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7765, "Length": 34, "Cover_Rate": 0.6938775510204082, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "<ISA_LIT>DAGToDAGISel", "::", "getGlobalBaseReg", "(", ")", "{"], "ground_truth": ["unsigned", "GlobalBaseReg", "=", "TM", ".", "getInstrInfo", "(", ")", "->", "getGlobalBaseReg", "(", "MF", ")", ";"], "File": "SparcISelDAGToDAG", "Func": "getGlobalBaseReg", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7766, "Length": 22, "Cover_Rate": 0.5116279069767442, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "AMDGPUCFGPrepare", "(", "tm", ")", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer2", "Func": "createAMDGPUCFGPreparationPass", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7767, "Length": 8, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask16", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_test_epi8_mask", "(", "__m128i", "__A", ",", "__m128i", "__B", ")", "{", "return", "(", "__mmask16", ")", "__builtin_ia32_ptestmb128", "(", "(", "__v16qi", ")", "__A", ",", "(", "__v16qi", ")", "__B", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin", "Func": "_mm_test_epi8_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7768, "Length": 46, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__o", "=", "__builtin_aarch64_ld2rv16qi", "(", "(", "const", "__builtin_aarch64_simd_qi", "*", ")", "__a", ")", ";"], "ground_truth": ["ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "uint8x16_t", ")", "__builtin_aarch64_get_qregoiv16qi", "(", "__o", ",", "<NUM_LIT>", ")", ";"], "File": "arm", "Func": "neon2_vld2q_dup_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7769, "Length": 29, "Cover_Rate": 0.453125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcle_u32", "(", "uint32x2_t", "__a", ",", "uint32x2_t", "__b", ")", "{"], "ground_truth": ["return", "(", "uint32x2_t", ")", "__builtin_neon_vcgeuv2si", "(", "(", "int32x2_t", ")", "__b", ",", "(", "int32x2_t", ")", "__a", ")", ";"], "File": "arm", "Func": "neon_vcle_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7770, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "emit_type", "==", "EMIT_DIRECT", ")", "emit_insn", "(", "pat", ")", ";", "else", "if", "(", "emit_type", "==", "EMIT_BEFORE", ")", "emit_insn_before", "(", "pat", ",", "rinsn", ")", ";", "else", "emit_insn_after", "(", "pat", ",", "rinsn", ")", ";"], "ground_truth": ["}"], "File": "riscv-vsetvl", "Func": "emit_vsetvl_insn", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7771, "Length": 34, "Cover_Rate": 0.37362637362637363, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "getLinkStringForBuiltIn", "(", "::", "BuiltIn", "::", "BuiltIn", "BuiltInValue", ")", "{", "const", "SymbolicOperand", "*", "Lookup", "=", "lookupSymbolicOperandByCategoryAndValue", "(", "::", "OperandCategory", "::", "BuiltInOperand", ",", "BuiltInValue", ")", ";", "if", "(", "Lookup", ")", "return", "<STR_LIT>", "+", "Lookup", "->", "Mnemonic", ".", "str", "(", ")", ";"], "ground_truth": ["else", "return", "<STR_LIT>", ";"], "File": "SPIRVBaseInfo1", "Func": "getLinkStringForBuiltIn", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7772, "Length": 46, "Cover_Rate": 0.9787234042553191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "opcode", "==", "<STR_LIT>", "||", "opcode", "==", "<STR_LIT>", ")", ";", "SDValue", "SrcReg64", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Hi32", "=", "DAG", ".", "getTargetExtractSubreg", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SrcReg64", ")", ";", "SDValue", "Lo32", "=", "DAG", ".", "getTargetExtractSubreg", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SrcReg64", ")", ";", "Hi32", "=", "DAG", ".", "getNode", "(", "opcode", ",", "dl", ",", "<STR_LIT>", ",", "Hi32", ")", ";"], "ground_truth": ["SDValue", "DstReg64", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ")", ";"], "File": "SparcISelLowering", "Func": "LowerF64Op", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7773, "Length": 89, "Cover_Rate": 0.47593582887700536, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DT", ".", "add", "(", "LLVMTy", ",", "CurMF", ",", "get<ISA_LIT>TypeID", "(", "SpirvType", ")", ")", ";"], "ground_truth": ["return", "SpirvType", ";"], "File": "SPIRVGlobalRegistry1", "Func": "restOfCreateSPIRVType", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7774, "Length": 17, "Cover_Rate": 0.32075471698113206, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCInstLowering", ".", "Initialize", "(", "Mang", ",", "&", "MF", "->", "getContext", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "LC3AsmPrinter", "Func": "EmitFunctionBodyStart", "Target": "LC3", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7775, "Length": 15, "Cover_Rate": 0.6818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getReg", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "TL45AsmParser", "Func": "addRegOperands", "Target": "TL45", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7776, "Length": 24, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "Subtarget", ".", "isTargetCygMing", "(", ")", ")", "{", "Subtarget", ".", "setPICStyle", "(", "PICStyles", "::", "None", ")", ";", "}", "else", "if", "(", "Subtarget", ".", "isTargetDarwin", "(", ")", ")", "{", "if", "(", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "Subtarget", ".", "setPICStyle", "(", "PICStyles", "::", "StubPIC", ")", ";", "else", "{", "assert", "(", "getRelocationModel", "(", ")", "==", "Reloc", "::", "DynamicNoPIC", ")", ";", "Subtarget", ".", "setPICStyle", "(", "PICStyles", "::", "StubDynamicNoPIC", ")", ";", "}"], "ground_truth": ["}", "else", "if", "(", "Subtarget", ".", "isTargetELF", "(", ")", ")", "{"], "File": "X86TargetMachine122", "Func": "X86TargetMachine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7777, "Length": 84, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "atLeastM68020", "(", ")", "const", "{"], "ground_truth": ["return", "SubtargetKind", ">=", "M20", ";"], "File": "M68kSubtarget", "Func": "atLeastM68020", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7778, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MF", ".", "getFrameInfo", "(", ")", "->", "hasStackObjects", "(", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo106", "Func": "requiresFrameIndexScavenging", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7779, "Length": 12, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int8x8_t", ")", "__builtin_aarch64_subhnv8hi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vsubhn_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7780, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "AN", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "AN", "->", "getOperand", "(", "i", ")", ")", ";", "Ops", ".", "push_back", "(", "CurDAG", "->", "getTargetConstant", "(", "AN", "->", "getOrdering", "(", ")", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["Ops", ".", "push_back", "(", "AN", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "AArch64ISelDAGToDAG13", "Func": "SelectAtomic", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7781, "Length": 68, "Cover_Rate": 0.3269230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "function_resolver", "::", "get_scalar_type_name", "(", "type_suffix_index", "type", ")", "{"], "ground_truth": ["return", "vector_types", "[", "type_suffixes", "[", "type", "]", ".", "vector_type", "]", ".", "acle_name", "+", "<NUM_LIT>", ";"], "File": "aarch64-sve-builtins", "Func": "get_scalar_type_name", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7782, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "{", "NewOpc", "=", "<STR_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "isT2", "=", "true", ";", "}", "else", "return", "false", ";", "if", "(", "!", "isT2", "&&", "(", "Op0", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "Op1", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "if", "(", "!", "Op0", "->", "hasOneMemOperand", "(", ")", "||", "!", "(", "*", "Op0", "->", "memoperands_begin", "(", ")", ")", "->", "getValue", "(", ")", "||", "(", "*", "Op0", "->", "memoperands_begin", "(", ")", ")", "->", "isVolatile", "(", ")", ")", "return", "false", ";", "unsigned", "Align", "=", "(", "*", "Op0", "->", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", ";", "const", "Function", "*", "Func", "=", "MF", "->", "getFunction", "(", ")", ";", "unsigned", "ReqAlign", "=", "STI", "->", "hasV6Ops", "(", ")", "?", "TD", "->", "getPrefTypeAlignment", "(", "Type", "::", "getInt64Ty", "(", "Func", "->", "getContext", "(", ")", ")", ")", ":", "<NUM_LIT>", ";", "if", "(", "Align", "<", "ReqAlign", ")", "return", "false", ";", "int", "OffImm", "=", "getMemoryOpOffset", "(", "Op0", ")", ";", "if", "(", "isT2", ")", "{", "if", "(", "OffImm", "<", "<NUM_LIT>", ")", "{", "if", "(", "OffImm", "<", "-", "<NUM_LIT>", ")", "return", "false", ";", "}", "else", "{", "int", "Limit", "=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "*", "Scale", ";", "if", "(", "OffImm", ">=", "Limit", "||", "(", "OffImm", "&", "(", "Scale", "-", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "}", "Offset", "=", "OffImm", ";", "}", "else", "{"], "ground_truth": ["<STR_LIT>", "AddSub", "=", "<STR_LIT>", ";"], "File": "ARMLoadStoreOptimizer25", "Func": "CanFormLdStDWord", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7783, "Length": 240, "Cover_Rate": 0.4436229205175601, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "GlobalVariable", "*", "GVA", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "GV", ")", ";", "if", "(", "!", "GVA", ")", "return", "false", ";", "if", "(", "!", "LocalSData", "&&", "GV", "->", "hasLocalLinkage", "(", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "!", "ExternSData", "&&", "(", "(", "GV", "->", "hasExternalLinkage", "(", ")", "&&", "GV", "->", "isDeclaration", "(", ")", ")", "||", "GV", "->", "hasCommonLinkage", "(", ")", ")", ")", "return", "false", ";"], "File": "MipsTargetObjectFile32", "Func": "IsGlobalInSmallSectionImpl", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7784, "Length": 65, "Cover_Rate": 0.4513888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask3_fmsub_round_pd", "(", "__m512d", "__A", ",", "__m512d", "__B", ",", "__m512d", "__C", ",", "__mmask8", "__U", ",", "const", "int", "__R", ")", "{", "return", "(", "__m512d", ")", "__builtin_ia32_vfmsubpd512_mask3", "(", "(", "__v8df", ")", "__A", ",", "(", "__v8df", ")", "__B", ",", "(", "__v8df", ")", "__C", ",", "(", "__mmask8", ")", "__U", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_mask3_fmsub_round_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7785, "Length": 62, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initialize<ISA_LIT>PreEmitImmPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "TGSIPreEmitImmPass", "Func": "TGSIPreEmitImm", "Target": "TGSI", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7786, "Length": 11, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "AnalyzeVarArgs", "(", "CCState", "&", "State", ",", "const", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Ins", ")", "{"], "ground_truth": ["State", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "CC_Mandarin_AssignStack", ")", ";"], "File": "MandarinISelLowering", "Func": "AnalyzeVarArgs", "Target": "Mandarin", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7787, "Length": 26, "Cover_Rate": 0.896551724137931, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "canUseAsPrologue", "(", "const", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "TmpMBB", "=", "const_cast", "<", "MachineBasicBlock", "*", ">", "(", "&", "MBB", ")", ";", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "const", "<ISA_LIT>RegisterInfo", "*", "RegInfo", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "if", "(", "!", "RegInfo", "->", "hasStackRealignment", "(", "*", "MF", ")", ")", "return", "true", ";"], "ground_truth": ["return", "findScratchNonCalleeSaveRegister", "(", "TmpMBB", ")", "!=", "<STR_LIT>", ";"], "File": "AArch64FrameLowering (2)1", "Func": "canUseAsPrologue", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7788, "Length": 84, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "SplitHvxPairOp", "(", "Op", ",", "DAG", ")", ";", "}", "}", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "return", "LowerHvxBuildVector", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerHvxSplatVector", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerHvxConcatVectors", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerHvxInsertSubvector", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerHvxInsertElement", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerHvxExtractSubvector", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerHvxExtractElement", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerHvxBitcast", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerHvxAnyExt", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerHvxSignExt", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerHvxZeroExt", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerHvxCttz", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerHvxSelect", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "HexagonISelLoweringHVX (2)", "Func": "LowerHvxOperation", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7789, "Length": 248, "Cover_Rate": 0.3803680981595092, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "Target", "*", "T", ":", "{", "&", "getThe<ISA_LIT>32Target", "(", ")", ",", "&", "getThe<ISA_LIT>64Target", "(", ")", "}", ")", "{", "TargetRegistry", "::", "RegisterMCAsmInfo", "(", "*", "T", ",", "create<ISA_LIT>MCAsmInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "*", "T", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "*", "T", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "*", "T", ",", "create<ISA_LIT>AsmBackend", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "create<ISA_LIT>MCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "*", "T", ",", "create<ISA_LIT>MCInstPrinter", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "*", "T", ",", "create<ISA_LIT>MCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterObjectTargetStreamer", "(", "*", "T", ",", "create<ISA_LIT>ObjectTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "*", "T", ",", "create<ISA_LIT>InstrAnalysis", ")", ";", "TargetRegistry", "::", "RegisterAsmTargetStreamer", "(", "*", "T", ",", "create<ISA_LIT>AsmTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterNullTargetStreamer", "(", "*", "T", ",", "create<ISA_LIT>NullTargetStreamer", ")", ";"], "ground_truth": ["}"], "File": "RISCVMCTargetDesc10", "Func": "LLVMInitializeRISCVTargetMC", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7790, "Length": 130, "Cover_Rate": 0.948905109489051, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "&", "RC", ")", "||", "<STR_LIT>", ".", "hasSubClassEq", "(", "&", "RC", ")", "||", "<STR_LIT>", ".", "hasSubClassEq", "(", "&", "RC", ")", "||", "<STR_LIT>", ".", "hasSubClassEq", "(", "&", "RC", ")", ")", "return", "getRegBank", "(", "<STR_LIT>", ")", ";", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "&", "RC", ")", "||", "<STR_LIT>", ".", "hasSubClassEq", "(", "&", "RC", ")", "||", "<STR_LIT>", ".", "hasSubClassEq", "(", "&", "RC", ")", "||", "<STR_LIT>", ".", "hasSubClassEq", "(", "&", "RC", ")", "||", "<STR_LIT>", ".", "hasSubClassEq", "(", "&", "RC", ")", ")", "return", "getRegBank", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "X86RegisterBankInfo1", "Func": "getRegBankFromRegClass", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7791, "Length": 93, "Cover_Rate": 0.7153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "X86GNUInfo", "Func": "flags", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7792, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "TargetOptions", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "<ISA_LIT>TargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine103", "Func": "R600TargetMachine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7793, "Length": 62, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "Module", "::", "const_global_iterator", "I", "=", "M", ".", "global_begin", "(", ")", ",", "E", "=", "M", ".", "global_end", "(", ")", ";"], "ground_truth": ["I", "!=", "E", ";", "++", "I", ")", "printModuleLevelGV", "(", "I", ")", ";"], "File": "AlphaAsmPrinter3", "Func": "doFinalization", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7794, "Length": 33, "Cover_Rate": 0.6346153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "frame_pointer_needed", ")", "{", "emit_insn", "(", "gen_movsi", "(", "stack_pointer_rtx", ",", "hard_frame_pointer_rtx", ")", ")", ";", "amount", "=", "offsets", "->", "locals_base", "-", "offsets", "->", "saved_regs", ";", "}", "if", "(", "amount", ")", "{", "if", "(", "amount", "<", "<NUM_LIT>", ")", "emit_insn", "(", "gen_addsi3", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "amount", ")", ")", ")", ";", "else", "{", "rtx", "reg", "=", "gen_rtx_REG", "(", "SImode", ",", "LAST_ARG_REGNUM", ")", ";", "emit_insn", "(", "gen_movsi", "(", "reg", ",", "GEN_INT", "(", "amount", ")", ")", ")", ";", "emit_insn", "(", "gen_addsi3", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "reg", ")", ")", ";"], "ground_truth": ["}"], "File": "arm3", "Func": "thumb_expand_epilogue", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7795, "Length": 90, "Cover_Rate": 0.4072398190045249, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "SDValue", "(", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFrameIndex", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerExternalSymbol", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "WebAssemblyISelLowering (3)", "Func": "LowerOperation", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7796, "Length": 41, "Cover_Rate": 0.3565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printOpExtInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SPIRVInstPrinter", "Func": "printOpExtInst", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7797, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "Node1", ":", "VectorNode", ")", "Node1", "->", "setVisit", "(", "false", ")", ";", "val", "+=", "printTreeVal", "(", "Root", ")", ";", "return", "val", ";"], "ground_truth": ["}"], "File": "TPCCostModelEmitter", "Func": "printTree", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7798, "Length": 26, "Cover_Rate": 0.48148148148148145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rs6000_function_arg_advance_1", "(", "get_cumulative_args", "(", "cum", ")", ",", "arg", ".", "mode", ",", "arg", ".", "type", ",", "arg", ".", "named", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "rs6000-call", "Func": "rs6000_function_arg_advance", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7799, "Length": 23, "Cover_Rate": 0.6571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "{", "OutMI", ".", "setOpcode", "(", "TII", "->", "pseudoToMCOpcode", "(", "<STR_LIT>", ")", ")", ";", "MCOperand", "Dest", ",", "Src", ";", "lowerOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Dest", ")", ";", "lowerOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Src", ")", ";", "OutMI", ".", "addOperand", "(", "Dest", ")", ";", "OutMI", ".", "addOperand", "(", "Src", ")", ";", "return", ";", "}", "else", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "{", "Opcode", "=", "<STR_LIT>", ";", "}", "int", "MCOpcode", "=", "TII", "->", "pseudoToMCOpcode", "(", "Opcode", ")", ";", "if", "(", "MCOpcode", "==", "-", "<NUM_LIT>", ")", "{", "LLVMContext", "&", "C", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "C", ".", "emitError", "(", "<STR_LIT>", "<STR_LIT>", "+", "Twine", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ";", "}", "OutMI", ".", "setOpcode", "(", "MCOpcode", ")", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", "->", "explicit_operands", "(", ")", ")", "{", "MCOperand", "MCOp", ";", "lowerOperand", "(", "MO", ",", "MCOp", ")", ";", "OutMI", ".", "addOperand", "(", "MCOp", ")", ";", "}"], "ground_truth": ["int", "FIIdx", "=", "<STR_LIT>", "(", "MCOpcode", ",", "<STR_LIT>", "::", "fi", ")", ";"], "File": "AMDGPUMCInstLower41", "Func": "lower", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7800, "Length": 202, "Cover_Rate": 0.696551724137931, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Stub", "*", "<ISA_LIT>ToTHMStub", "::", "doClone", "(", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>ToTHMStub", "(", "m_pData", ",", "m_Size", ",", "fixup_begin", "(", ")", ",", "fixup_end", "(", ")", ")", ";"], "File": "ARMToTHMStub", "Func": "doClone", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7801, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "case", "'c'", ":", "case", "'C'", ":", "case", "<NUM_LIT>", ":", "case", "'z'", ":", "case", "'Z'", ":", "case", "<NUM_LIT>", ":", "case", "'s'", ":", "case", "'S'", ":", "case", "<NUM_LIT>", ":", "case", "'o'", ":", "case", "'O'", ":"], "ground_truth": ["case", "<NUM_LIT>", ":", "case", "'i'", ":", "case", "'I'", ":"], "File": "rx", "Func": "valid_psw_flag", "Target": "rx", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7802, "Length": 45, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "ImpIsDead", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ";", "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Kill", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsUndef", "(", "true", ")", ";", "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Kill", ")", ";", "auto", "MIRRC", "=", "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstReg", ",", "getKillRegState", "(", "DstIsKill", ")", ")", ";", "if", "(", "ImpIsDead", ")", "MIRRC", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "MIRRC", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsKill", "(", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "AVRExpandPseudoInsts11", "Func": "expandLSLB7Rd", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7803, "Length": 165, "Cover_Rate": 0.6962025316455697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "FirstSPAdjustAmount", ")", "{", "uint64_t", "SecondSPAdjustAmount", "=", "MFI", ".", "getStackSize", "(", ")", "-", "FirstSPAdjustAmount", ";", "assert", "(", "SecondSPAdjustAmount", ">", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "adjustReg", "(", "MBB", ",", "MBBI", ",", "DL", ",", "SPReg", ",", "SPReg", ",", "-", "SecondSPAdjustAmount", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "(", "!", "hasFP", "(", "MF", ")", ")", "{", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "nullptr", ",", "-", "MFI", ".", "getStackSize", "(", ")", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "}", "}", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "const", "<ISA_LIT>RegisterInfo", "*", "RI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "if", "(", "RI", "->", "needsStackRealignment", "(", "MF", ")", ")", "{", "unsigned", "MaxAlignment", "=", "MFI", ".", "getMaxAlignment", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "STI", ".", "getInstrInfo", "(", ")", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "-", "(", "int", ")", "MaxAlignment", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "SPReg", ")", ".", "addReg", "(", "SPReg", ")", ".", "addImm", "(", "-", "(", "int", ")", "MaxAlignment", ")", ";", "}", "else", "{", "unsigned", "ShiftAmount", "=", "countTrailingZeros", "(", "MaxAlignment", ")", ";", "Register", "VR", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "VR", ")", ".", "addReg", "(", "SPReg", ")", ".", "addImm", "(", "ShiftAmount", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "SPReg", ")", ".", "addReg", "(", "VR", ")", ".", "addImm", "(", "ShiftAmount", ")", ";", "}", "if", "(", "hasBP", "(", "MF", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "BPReg", ")", ".", "addReg", "(", "SPReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "RISCVFrameLowering23", "Func": "emitPrologue", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7804, "Length": 318, "Cover_Rate": 0.3970037453183521, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcls_s16", "(", "int16x4_t", "__a", ")", "{", "return", "__builtin_aarch64_clrsbv4hi", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vcls_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7805, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>FixSGPRCopies", "(", ")", ";"], "ground_truth": ["}"], "File": "SIFixSGPRCopies (2)", "Func": "createSIFixSGPRCopiesPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7806, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "int32_t", "TruncatedImm", "=", "static_cast", "<", "int32_t", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "O", "<<", "TruncatedImm", ";", "return", ";", "}", "}", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";", "MO", ".", "getExpr", "(", ")", "->", "print", "(", "O", ",", "&", "MAI", ")", ";"], "ground_truth": ["}"], "File": "VEInstPrinter6", "Func": "printOperand", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7807, "Length": 69, "Cover_Rate": 0.5433070866141733, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "EltIdx", "<", "<NUM_LIT>", "||", "EltIdx", "==", "(", "int", ")", "i", ")", "&&", "(", "SndLaneEltIdx", "<", "<NUM_LIT>", "||", "SndLaneEltIdx", "==", "(", "int", ")", "(", "i", "+", "NumElemsInLane", ")", ")", ")", "continue", ";", "if", "(", "(", "(", "unsigned", ")", "EltIdx", "==", "(", "i", "+", "NumElems", ")", ")", "&&", "(", "SndLaneEltIdx", "<", "<NUM_LIT>", "||", "(", "unsigned", ")", "SndLaneEltIdx", "==", "i", "+", "NumElems", "+", "NumElemsInLane", ")", ")", "MaskValue", "|=", "(", "<NUM_LIT>", "<<", "i", ")", ";", "else", "return", "SDValue", "(", ")", ";", "}", "MVT", "BlendVT", "=", "VT", ";", "if", "(", "EltVT", "==", "<STR_LIT>", "||", "(", "EltVT", "==", "<STR_LIT>", "&&", "!", "Subtarget", "->", "hasInt256", "(", ")", ")", ")", "{", "BlendVT", "=", "<STR_LIT>", "(", "<STR_LIT>", "(", "EltVT", ".", "getSizeInBits", "(", ")", ")", ",", "NumElems", ")", ";"], "ground_truth": ["V1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V1", ")", ";"], "File": "X86ISelLowering116", "Func": "LowerVECTOR_SHUFFLEtoBlend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7808, "Length": 137, "Cover_Rate": 0.3399503722084367, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SynchronizationScope", "FenceScope", "=", "static_cast", "<", "SynchronizationScope", ">", "(", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", ";", "if", "(", "FenceOrdering", "==", "SequentiallyConsistent", "&&", "FenceScope", "==", "CrossThread", ")", "{", "if", "(", "Subtarget", "->", "hasSSE2", "(", ")", "||", "Subtarget", "->", "is64Bit", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "Zero", ",", "Chain", "}", ";", "SDNode", "*", "Res", "=", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Ops", ")", ";", "return", "SDValue", "(", "Res", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)", "Func": "LowerATOMIC_FENCE", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7809, "Length": 174, "Cover_Rate": 0.6468401486988847, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_pandq128_mask", "(", "(", "__v2di", ")", "__A", ",", "(", "__v2di", ")", "__B", ",", "(", "__v2di", ")", "__W", ",", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_mask_and_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7810, "Length": 25, "Cover_Rate": 0.4716981132075472, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "TFI", "->", "hasReservedCallFrame", "(", "MF", ")", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "assert", "(", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "}", "assert", "(", "!", "MI", ".", "isDebugValue", "(", ")", "&&", "<STR_LIT>", ")", ";", "bool", "Done", "=", "false", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "Done", "=", "rewrite<ISA_LIT>FrameIndex", "(", "MI", ",", "FIOperandNum", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ";", "else", "{", "assert", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", ";", "Done", "=", "rewriteT2FrameIndex", "(", "MI", ",", "FIOperandNum", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ";", "}", "if", "(", "Done", ")", "return", ";", "assert", "(", "(", "Offset", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "<STR_LIT>", ")", "==", "<STR_LIT>", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "<STR_LIT>", ")", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "ScratchReg", "=", "<NUM_LIT>", ";", "int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "<STR_LIT>", "Pred", "=", "(", "PIdx", "==", "-", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "(", "<STR_LIT>", ")", "MI", ".", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["unsigned", "PredReg", "=", "(", "PIdx", "==", "-", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "MI", ".", "getOperand", "(", "PIdx", "+", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "File": "ARMBaseRegisterInfo22", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7811, "Length": 207, "Cover_Rate": 0.39204545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "ConstantSDNode", "*", "CN", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", ")", ";", "Pred", "=", "CurDAG", "->", "getTargetConstant", "(", "CN", "->", "getZExtValue", "(", ")", ",", "<STR_LIT>", ")", ";", "Reg", "=", "CurDAG", "->", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMInvISelDAG", "Func": "SelectCMOVPred", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7812, "Length": 43, "Cover_Rate": 0.6515151515151515, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cmpeq_pi8", "(", "__m64", "__m1", ",", "__m64", "__m2", ")", "{", "__m64", "__res", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "__res", ")", ":", "<STR_LIT>", "(", "__m1", ")", ",", "<STR_LIT>", "(", "__m2", ")", ":", ")", ";", "return", "(", "__res", ")", ";", "__m64_union", "__mu1", ",", "__mu2", ",", "__res", ";", "__mu1", ".", "as_m64", "=", "__m1", ";", "__mu2", ".", "as_m64", "=", "__m2", ";", "__res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "(", "__mu1", ".", "as_char", "[", "<NUM_LIT>", "]", "==", "__mu2", ".", "as_char", "[", "<NUM_LIT>", "]", ")", "?", "-", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "__res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "(", "__mu1", ".", "as_char", "[", "<NUM_LIT>", "]", "==", "__mu2", ".", "as_char", "[", "<NUM_LIT>", "]", ")", "?", "-", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "__res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "(", "__mu1", ".", "as_char", "[", "<NUM_LIT>", "]", "==", "__mu2", ".", "as_char", "[", "<NUM_LIT>", "]", ")", "?", "-", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "__res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "(", "__mu1", ".", "as_char", "[", "<NUM_LIT>", "]", "==", "__mu2", ".", "as_char", "[", "<NUM_LIT>", "]", ")", "?", "-", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["__res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "(", "__mu1", ".", "as_char", "[", "<NUM_LIT>", "]", "==", "__mu2", ".", "as_char", "[", "<NUM_LIT>", "]", ")", "?", "-", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "File": "mmintrin2", "Func": "_mm_cmpeq_pi8", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7813, "Length": 210, "Cover_Rate": 0.693069306930693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "R", ")", ".", "addReg", "(", "R", ")", ";", "}"], "ground_truth": ["if", "(", "To", "==", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ")", ";"], "File": "M68kInstrInfo (2)", "Func": "AddSExt", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7814, "Length": 49, "Cover_Rate": 0.3828125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>TargetLowering", "::", "getNumRegistersForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "!", "Subtarget", ".", "hasBWI", "(", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "VT", ".", "isVector", "(", ")", "&&", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "(", "!", "isPowerOf2_32", "(", "VT", ".", "getVectorNumElements", "(", ")", ")", "||", "(", "VT", ".", "getVectorNumElements", "(", ")", ">", "<NUM_LIT>", "&&", "!", "Subtarget", ".", "hasBWI", "(", ")", ")", "||", "(", "VT", ".", "getVectorNumElements", "(", ")", ">", "<NUM_LIT>", "&&", "Subtarget", ".", "hasBWI", "(", ")", ")", ")", ")", "return", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "&&", "!", "EnableOldKNLABI", "&&", "Subtarget", ".", "useAVX512Regs", "(", ")", "&&", "!", "Subtarget", ".", "hasBWI", "(", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["return", "TargetLowering", "::", "getNumRegistersForCallingConv", "(", "Context", ",", "CC", ",", "VT", ")", ";"], "File": "X86ISelLowering195", "Func": "getNumRegistersForCallingConv", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7815, "Length": 158, "Cover_Rate": 0.9461077844311377, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vrndmq_x", "(", "float32x4_t", "__a", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__arm_vrndmq_x_f32", "(", "__a", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vrndmq_x", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7816, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasGridWorkgroupCountX", "(", ")", "const", "{"], "ground_truth": ["return", "GridWorkgroupCountX", ";"], "File": "SIMachineFunctionInfo (2)", "Func": "hasGridWorkgroupCountX", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7817, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "id", "=", "TREE_VALUE", "(", "TREE_VALUE", "(", "attr", ")", ")", ";", "const", "char", "*", "name", ";", "if", "(", "TREE_CODE", "(", "id", ")", "==", "IDENTIFIER_NODE", ")", "name", "=", "IDENTIFIER_POINTER", "(", "id", ")", ";", "else", "if", "(", "TREE_CODE", "(", "id", ")", "==", "STRING_CST", ")", "name", "=", "TREE_STRING_POINTER", "(", "id", ")", ";", "else", "abort", "(", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "name", ")", ";"], "ground_truth": ["}"], "File": "ia64", "Func": "ia64_vms_output_aligned_decl_common", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7818, "Length": 64, "Cover_Rate": 0.4155844155844156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "TargetFlags", "=", "get", "(", "Opcode", ")", ".", "TSFlags", ";"], "ground_truth": ["return", "(", "(", "TargetFlags", "&", "<STR_LIT>", ")", "|", "(", "TargetFlags", "&", "<STR_LIT>", ")", ")", ";"], "File": "R600InstrInfo19", "Func": "isLDSInstr", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7819, "Length": 25, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "SelectStore", "(", "I", ")", ";", "case", "Instruction", "::", "Ret", ":", "return", "SelectRet", "(", "I", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "MipsFastISel2", "Func": "TargetSelectInstruction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7820, "Length": 22, "Cover_Rate": 0.3142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "report_non_ice", "(", "location", ",", "fndecl", ",", "argno", ")", ";", "return", "false", ";", "}"], "ground_truth": ["value_out", "=", "tree_to_uhwi", "(", "arg", ")", ";"], "File": "aarch64-sve-builtins", "Func": "require_immediate", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7821, "Length": 20, "Cover_Rate": 0.3225806451612903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallDenseMap", "<", "const", "Constant", "*", ",", "unsigned", ",", "<NUM_LIT>", ">", "InsertionOrder", ";", "for", "(", "const", "auto", "&", "Record", ":", "Updates", ")", "InsertionOrder", ".", "insert", "(", "std", "::", "make_pair", "(", "Record", ".", "C", ",", "InsertionOrder", ".", "size", "(", ")", ")", ")", ";", "std", "::", "stable_sort", "(", "Updates", ".", "begin", "(", ")", ",", "Updates", ".", "end", "(", ")", ",", "[", "&", "InsertionOrder", "]", "(", "const", "UpdateRecord", "&", "L", ",", "const", "UpdateRecord", "&", "R", ")", "{", "return", "InsertionOrder", ".", "lookup", "(", "L", ".", "C", ")", "<", "InsertionOrder", ".", "lookup", "(", "R", ".", "C", ")", ";"], "ground_truth": ["}", ")", ";"], "File": "AArch64PromoteConstant14", "Func": "sortUpdates", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7822, "Length": 95, "Cover_Rate": 0.8715596330275229, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__arm_vldrwq_z_u32", "(", "__base", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve3___arm_vld1q_z_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7823, "Length": 9, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Int8PtrTy", "=", "Type", "::", "getInt8PtrTy", "(", "Func", ".", "getContext", "(", ")", ",", "<ISA_LIT>AS", "::", "GLOBAL_ADDRESS", ")", ";", "if", "(", "HiddenArgNumBytes", ">=", "<NUM_LIT>", ")", "{", "if", "(", "Func", ".", "getParent", "(", ")", "->", "getNamedMetadata", "(", "<STR_LIT>", ")", ")", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "ValueKind", "::", "HiddenPrintfBuffer", ")", ";", "else", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "ValueKind", "::", "HiddenNone", ")", ";", "}", "if", "(", "HiddenArgNumBytes", ">=", "<NUM_LIT>", ")", "{", "if", "(", "Func", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "{", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "ValueKind", "::", "HiddenDefaultQueue", ")", ";"], "ground_truth": ["emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "ValueKind", "::", "HiddenCompletionAction", ")", ";"], "File": "AMDGPUHSAMetadataStreamer2", "Func": "emitHiddenKernelArgs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7824, "Length": 101, "Cover_Rate": 0.42436974789915966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__arm_vldrwq_z_f32", "(", "__base", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve3___arm_vld1q_z_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7825, "Length": 9, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Pred", "=", "static_cast", "<", "CmpInst", "::", "Predicate", ">", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getPredicate", "(", ")", ")", ";", "auto", "GetRegForProfit", "=", "[", "&", "]", "(", "Register", "Reg", ")", "{", "MachineInstr", "*", "Def", "=", "getDefIgnoringCopies", "(", "Reg", ",", "MRI", ")", ";", "return", "isCMN", "(", "Def", ",", "Pred", ",", "MRI", ")", "?", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ":", "Reg", ";"], "ground_truth": ["}", ";"], "File": "AArch64PostLegalizerLowering1", "Func": "trySwapICmpOperands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7826, "Length": 69, "Cover_Rate": 0.3709677419354839, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "Instruction", "::", "Mul", ":", "return", "false", ";", "case", "Instruction", "::", "Add", ":", "return", "ScalarBits", "*", "cast", "<", "FixedVectorType", ">", "(", "VTy", ")", "->", "getNumElements", "(", ")", ">=", "<NUM_LIT>", ";", "case", "Instruction", "::", "ICmp", ":", "return", "(", "ScalarBits", "<", "<NUM_LIT>", ")", "&&", "(", "ScalarBits", "*", "cast", "<", "FixedVectorType", ">", "(", "VTy", ")", "->", "getNumElements", "(", ")", ">=", "<NUM_LIT>", ")", ";", "case", "Instruction", "::", "FCmp", ":", "return", "Flags", ".", "NoNaN", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "AArch64TargetTransformInfo20", "Func": "useReductionIntrinsic", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7827, "Length": 81, "Cover_Rate": 0.5328947368421053, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCRegisterInfo", "*", "X", "=", "new", "MCRegisterInfo", "(", ")", ";", "InitDcpu16MCRegisterInfo", "(", "X", ",", "<STR_LIT>", ")", ";", "return", "X", ";"], "ground_truth": ["}"], "File": "Dcpu16MCTargetDesc (2)", "Func": "createDcpu16MCRegisterInfo", "Target": "Dcpu16", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7828, "Length": 20, "Cover_Rate": 0.6451612903225806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Ret", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", "{", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "return", "true", ";", "}", "Value", "*", "RV", "=", "Ret", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "Subtarget", "->", "hasSIMD128", "(", ")", "&&", "RV", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", ")", "return", "false", ";", "unsigned", "Opc", ";", "switch", "(", "getSimpleType", "(", "RV", "->", "getType", "(", ")", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "WebAssemblyFastISel2", "Func": "selectRet", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7829, "Length": 123, "Cover_Rate": 0.3178294573643411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ValueHandler", "(", "bool", "IsIncoming", ",", "MachineIRBuilder", "&", "B", ",", "MachineRegisterInfo", "&", "MRI", ",", "CCAssignFn", "*", "AssignFn", ")", ":", "ValueHandler", "(", "IsIncoming", ",", "B", ",", "MRI", ",", "AssignFn", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUCallLowering21", "Func": "AMDGPUValueHandler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7830, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_fmav2sf", "(", "__b", ",", "__aarch64_vdup_lane_f32", "(", "__c", ",", "__lane", ")", ",", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vfma_lane_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7831, "Length": 16, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "Tmp", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "const", "<ISA_LIT>RegisterInfo", "*", "RegInfo", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "FP", "=", "(", "PVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Register", "SP", "=", "RegInfo", "->", "getStackRegister", "(", ")", ";", "MachineInstrBuilder", "MIB", ";", "const", "int64_t", "LabelOffset", "=", "<NUM_LIT>", "*", "PVT", ".", "getStoreSize", "(", ")", ";", "const", "int64_t", "SPOffset", "=", "<NUM_LIT>", "*", "PVT", ".", "getStoreSize", "(", ")", ";", "unsigned", "PtrLoadOpc", "=", "(", "PVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "IJmpOpc", "=", "(", "PVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MachineBasicBlock", "*", "thisMBB", "=", "MBB", ";", "if", "(", "MF", "->", "getMMI", "(", ")", ".", "getModule", "(", ")", "->", "getModuleFlag", "(", "<STR_LIT>", ")", ")", "{", "thisMBB", "=", "emitLongJmpShadowStackFix", "(", "MI", ",", "thisMBB", ")", ";", "}", "MIB", "=", "BuildMI", "(", "*", "thisMBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "PtrLoadOpc", ")", ",", "FP", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<STR_LIT>", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "MIB", ".", "addReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "else", "MIB", ".", "add", "(", "MO", ")", ";", "}", "MIB", ".", "setMemRefs", "(", "MMOs", ")", ";", "MIB", "=", "BuildMI", "(", "*", "thisMBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "PtrLoadOpc", ")", ",", "Tmp", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<STR_LIT>", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";"], "ground_truth": ["if", "(", "i", "==", "<STR_LIT>", ")", "MIB", ".", "addDisp", "(", "MO", ",", "LabelOffset", ")", ";"], "File": "X86ISelLowering (2)6", "Func": "emitEHSjLjLongJmp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7832, "Length": 276, "Cover_Rate": 0.4750430292598967, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>CodePrinterPass", "(", "raw_ostream", "&", "o", ",", "<ISA_LIT>TargetMachine", "&", "tm", ",", "bool", "fast", ")", "{", "return", "new", "<ISA_LIT>AsmPrinter", "(", "o", ",", "tm", ",", "tm", ".", "getTargetAsmInfo", "(", ")", ",", "fast", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter76", "Func": "createARMCodePrinterPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7833, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Errata602117", "&&", "!", "NonConsecutiveRegs", ")", "return", "false", ";", "bool", "isT2", "=", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ";", "bool", "isLd", "=", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ";", "bool", "EvenDeadKill", "=", "isLd", "?", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ":", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "bool", "EvenUndef", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isUndef", "(", ")", ";", "bool", "OddDeadKill", "=", "isLd", "?", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ":", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "bool", "OddUndef", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isUndef", "(", ")", ";", "bool", "BaseKill", "=", "BaseOp", ".", "isKill", "(", ")", ";", "bool", "BaseUndef", "=", "BaseOp", ".", "isUndef", "(", ")", ";", "bool", "OffKill", "=", "isT2", "?", "false", ":", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "bool", "OffUndef", "=", "isT2", "?", "false", ":", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isUndef", "(", ")", ";", "int", "OffImm", "=", "getMemoryOpOffset", "(", "MI", ")", ";", "unsigned", "PredReg", "=", "<NUM_LIT>", ";", "<STR_LIT>", "Pred", "=", "getInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", ";", "if", "(", "OddRegNum", ">", "EvenRegNum", "&&", "OffImm", "==", "<NUM_LIT>", ")", "{", "unsigned", "NewOpc", "=", "(", "isLd", ")", "?", "(", "isT2", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "isT2", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "if", "(", "isLd", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "EvenReg", ",", "getDefRegState", "(", "isLd", ")", "|", "getDeadRegState", "(", "EvenDeadKill", ")", ")", ".", "addReg", "(", "OddReg", ",", "getDefRegState", "(", "isLd", ")", "|", "getDeadRegState", "(", "OddDeadKill", ")", ")", ";", "++", "NumLDRD2LDM", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "EvenReg", ",", "getKillRegState", "(", "EvenDeadKill", ")", "|", "getUndefRegState", "(", "EvenUndef", ")", ")", ".", "addReg", "(", "OddReg", ",", "getKillRegState", "(", "OddDeadKill", ")", "|", "getUndefRegState", "(", "OddUndef", ")", ")", ";", "++", "NumSTRD2STM", ";", "}", "}", "else", "{", "unsigned", "NewOpc", "=", "(", "isLd", ")", "?", "(", "isT2", "?", "(", "OffImm", "<", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "<STR_LIT>", ")", ":", "(", "isT2", "?", "(", "OffImm", "<", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "<STR_LIT>", ")", ";", "unsigned", "NewOpc2", "=", "(", "isLd", ")", "?", "(", "isT2", "?", "(", "OffImm", "+", "<NUM_LIT>", "<", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "<STR_LIT>", ")", ":", "(", "isT2", "?", "(", "OffImm", "+", "<NUM_LIT>", "<", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "<STR_LIT>", ")", ";", "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "isLd", "&&", "(", "BaseKill", "||", "OffKill", ")", "&&", "(", "TRI", "->", "regsOverlap", "(", "EvenReg", ",", "BaseReg", ")", ")", ")", "{"], "ground_truth": ["assert", "(", "!", "TRI", "->", "regsOverlap", "(", "OddReg", ",", "BaseReg", ")", ")", ";"], "File": "ARMLoadStoreOptimizer60", "Func": "FixInvalidRegPairOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7834, "Length": 511, "Cover_Rate": 0.5339602925809822, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Operand", "*", "Op", "=", "(", "<ISA_LIT>Operand", "*", ")", "CO", ".", "Operands", "[", "<NUM_LIT>", "]", ";", "if", "(", "!", "IsVector", "&&", "!", "Op", "->", "isRegList", "(", ")", ")", "return", "Error", "(", "L", ",", "<STR_LIT>", ")", ";", "if", "(", "IsVector", "&&", "!", "Op", "->", "isDPRRegList", "(", ")", ")", "return", "Error", "(", "L", ",", "<STR_LIT>", ")", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitRegSave", "(", "Op", "->", "getRegList", "(", ")", ",", "IsVector", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)1", "Func": "parseDirectiveRegSave", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7835, "Length": 77, "Cover_Rate": 0.4207650273224044, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "(", "Val", "&&", "VReg", ")", "||", "(", "!", "Val", "&&", "!", "VReg", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "VReg", ")", "{", "assert", "(", "Val", "->", "getType", "(", ")", "->", "isIntegerTy", "(", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "Size", "=", "Val", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";", "assert", "(", "(", "Size", "==", "<NUM_LIT>", "||", "Size", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "ResReg", "=", "(", "Size", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MIRBuilder", ".", "setInstr", "(", "*", "Return", ",", "true", ")", ";", "MachineInstr", "*", "Copy", "=", "MIRBuilder", ".", "buildInstr", "(", "TargetOpcode", "::", "COPY", ",", "ResReg", ",", "VReg", ")", ";", "(", "void", ")", "Copy", ";"], "ground_truth": ["assert", "(", "Copy", "->", "getNextNode", "(", ")", "==", "Return", "&&", "<STR_LIT>", ")", ";"], "File": "AArch64CallLowering10", "Func": "LowerReturn", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7836, "Length": 127, "Cover_Rate": 0.6512820512820513, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "UseExperimentalZeroingPseudos", ";"], "ground_truth": ["}"], "File": "AArch64Subtarget (2)1", "Func": "useExperimentalZeroingPseudos", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7837, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "iter", "=", "spill_fill_data", ".", "next_iter", ";", "rtx", "insn", ";", "insn", "=", "emit_insn", "(", "(", "*", "move_fn", ")", "(", "reg", ",", "spill_restore_mem", "(", "reg", ",", "cfa_off", ")", ",", "GEN_INT", "(", "cfa_off", ")", ")", ")", ";", "spill_fill_data", ".", "prev_insn", "[", "iter", "]", "=", "insn", ";"], "ground_truth": ["}"], "File": "ia643", "Func": "do_restore", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7838, "Length": 45, "Cover_Rate": 0.6521739130434783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "if", "(", "scratch", ")", "emit_move_insn", "(", "scratch", ",", "GEN_INT", "(", "imm", ")", ")", ";", "else", "scratch", "=", "force_reg", "(", "SImode", ",", "GEN_INT", "(", "imm", ")", ")", ";", "retval", "=", "true", ";", "insn", "=", "emit_insn", "(", "gen_addsi3", "(", "dst", ",", "src", ",", "scratch", ")", ")", ";", "}", "if", "(", "need_note", ")", "{"], "ground_truth": ["rtx", "note_rtx", "=", "gen_rtx_SET", "(", "dst", ",", "plus_constant", "(", "Pmode", ",", "src", ",", "imm", ")", ")", ";"], "File": "xtensa1", "Func": "xtensa_emit_add_imm", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7839, "Length": 71, "Cover_Rate": 0.3141592920353982, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "LowerPATCHABLE_TAIL_CALL", "(", "const", "MachineInstr", "&", "MI", ")", "{"], "ground_truth": ["EmitSled", "(", "MI", ",", "SledKind", "::", "TAIL_CALL", ")", ";"], "File": "AArch64AsmPrinter", "Func": "LowerPATCHABLE_TAIL_CALL", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7840, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "*", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";"], "ground_truth": ["if", "(", "Subtarget", "->", "isTargetIOS", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", "&&", "!", "Disable<ISA_LIT>FastISel", ")", "return", "new", "<ISA_LIT>FastISel", "(", "funcInfo", ")", ";"], "File": "ARMFastISel56", "Func": "createFastISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7841, "Length": 40, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Value", ")", ")", "return", "true", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitValue", "(", "Value", ",", "Size", ",", "L", ")", ";", "return", "false", ";"], "ground_truth": ["}", ";"], "File": "ARMAsmParser (2)2", "Func": "parseLiteralValues", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7842, "Length": 36, "Cover_Rate": 0.4931506849315068, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isTargetDarwin", "(", ")", "const", "{"], "ground_truth": ["return", "TargetType", "==", "isDarwin", ";"], "File": "X86Subtarget110", "Func": "isTargetDarwin", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7843, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "RC", "=", "(", "Width", "==", "<NUM_LIT>", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "unsigned", "LoadOpcode", "=", "(", "Width", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "StoreOpcode", "=", "(", "Width", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "*", "BB", ",", "I", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "SCRATCH_REGISTER", ")", ".", "addImm", "(", "Subtarget", ".", "getIORegSREG", "(", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "I", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "BB", ",", "I", ",", "dl", ",", "TII", ".", "get", "(", "LoadOpcode", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Register", "Result", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "BuildMI", "(", "*", "BB", ",", "I", ",", "dl", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "Result", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "BB", ",", "I", ",", "dl", ",", "TII", ".", "get", "(", "StoreOpcode", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addReg", "(", "Result", ")", ";"], "File": "AVRISelLowering12", "Func": "insertAtomicArithmeticOp", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7844, "Length": 216, "Cover_Rate": 0.6206896551724138, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_loongson_psubd_s", "(", "s", ",", "t", ")", ";"], "ground_truth": ["}"], "File": "loongson-mmiintrin", "Func": "psubd_s", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7845, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "legalizeImplicitArgPtr", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "<STR_LIT>", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "legalizeFDIVFastIntrin", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "<STR_LIT>", ":", "return", "legalizeIsAddrSpace", "(", "MI", ",", "MRI", ",", "B", ",", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", ")", ";", "case", "<STR_LIT>", ":", "return", "legalizeIsAddrSpace", "(", "MI", ",", "MRI", ",", "B", ",", "<ISA_LIT>AS", "::", "PRIVATE_ADDRESS", ")", ";", "case", "<STR_LIT>", ":", "{", "B", ".", "setInstr", "(", "MI", ")", ";", "B", ".", "buildConstant", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "ST", ".", "getWavefrontSize", "(", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPULegalizerInfo55", "Func": "legalizeIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7846, "Length": 248, "Cover_Rate": 0.3171355498721228, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_s8_p16", "(", "poly16x8_t", "__a", ")", "{", "return", "(", "int8x16_t", ")", "__builtin_neon_vreinterpretv16qiv8hi", "(", "(", "int16x8_t", ")", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vreinterpretq_s8_p16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7847, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mmask_i64gather_epi64", "(", "__m128i", "__v1_old", ",", "__mmask8", "__mask", ",", "__m128i", "__index", ",", "void", "const", "*", "__addr", ",", "int", "__scale", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_gather3div2di", "(", "(", "__v2di", ")", "__v1_old", ",", "__addr", ",", "(", "__v2di", ")", "__index", ",", "__mask", ",", "__scale", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_mmask_i64gather_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7848, "Length": 56, "Cover_Rate": 0.9824561403508771, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineDominatorTree", "*", "MDT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "bool", "Changed", "=", "false", ";", "SmallVector", "<", "MBBInfo", ",", "<NUM_LIT>", ">", "WorkList", "(", "<NUM_LIT>", ",", "MBBInfo", "(", "MDT", "->", "getRootNode", "(", ")", ")", ")", ";", "while", "(", "!", "WorkList", ".", "empty", "(", ")", ")", "{", "MBBInfo", "&", "MBBI", "=", "WorkList", ".", "back", "(", ")", ";", "if", "(", "MBBI", ".", "isVisited", "(", ")", ")", "{", "MBBI", ".", "postVisit", "(", ")", ";", "WorkList", ".", "pop_back", "(", ")", ";", "continue", ";", "}", "MBBI", ".", "preVisit", "(", "ScopedHT", ")", ";"], "ground_truth": ["Changed", "|=", "visitNode", "(", "MBBI", ")", ";"], "File": "MipsOptimizePICCall8", "Func": "runOnMachineFunction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7849, "Length": 95, "Cover_Rate": 0.6089743589743589, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCExpr", "::", "VariantKind", "VK", ";", "int64_t", "Imm", ";", "bool", "IsValid", ";", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";"], "ground_truth": ["bool", "IsConstantImm", "=", "evaluateConstantImm", "(", "getImm", "(", ")", ",", "Imm", ",", "VK", ")", ";"], "File": "RISCVAsmParser", "Func": "isSImm12", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7850, "Length": 35, "Cover_Rate": 0.35, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "Encoding", "&", "DW_EH_PE_indirect", ")", "&&", "(", "Encoding", "&", "DW_EH_PE_pcrel", ")", ")", "{", "const", "MCSymbol", "*", "Sym", "=", "TM", ".", "getSymbol", "(", "GV", ",", "Mang", ")", ";", "const", "MCExpr", "*", "Res", "=", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_GOTPCREL", ",", "getContext", "(", ")", ")", ";"], "ground_truth": ["const", "MCExpr", "*", "Four", "=", "MCConstantExpr", "::", "Create", "(", "<NUM_LIT>", ",", "getContext", "(", ")", ")", ";"], "File": "X86TargetObjectFile", "Func": "getTTypeGlobalReference", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7851, "Length": 65, "Cover_Rate": 0.48872180451127817, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_SOFT_FLOAT", ")", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "fixed_regs", "[", "i", "]", "=", "call_used_regs", "[", "i", "]", "=", "call_really_used_regs", "[", "i", "]", "=", "<NUM_LIT>", ";", "if", "(", "DEFAULT_ABI", "==", "ABI_AIX", "||", "DEFAULT_ABI", "==", "ABI_ELFv2", ")", "call_really_used_regs", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "if", "(", "DEFAULT_ABI", "==", "ABI_V4", "&&", "flag_pic", "==", "<NUM_LIT>", ")", "fixed_regs", "[", "RS6000_PIC_OFFSET_TABLE_REGNUM", "]", "=", "<NUM_LIT>", ";", "if", "(", "DEFAULT_ABI", "==", "ABI_V4", "&&", "flag_pic", "==", "<NUM_LIT>", ")", "fixed_regs", "[", "RS6000_PIC_OFFSET_TABLE_REGNUM", "]", "=", "call_used_regs", "[", "RS6000_PIC_OFFSET_TABLE_REGNUM", "]", "=", "call_really_used_regs", "[", "RS6000_PIC_OFFSET_TABLE_REGNUM", "]", "=", "<NUM_LIT>", ";", "if", "(", "DEFAULT_ABI", "==", "ABI_DARWIN", "&&", "flag_pic", ")", "fixed_regs", "[", "RS6000_PIC_OFFSET_TABLE_REGNUM", "]", "=", "call_used_regs", "[", "RS6000_PIC_OFFSET_TABLE_REGNUM", "]", "=", "call_really_used_regs", "[", "RS6000_PIC_OFFSET_TABLE_REGNUM", "]", "=", "<NUM_LIT>", ";", "if", "(", "TARGET_TOC", "&&", "TARGET_MINIMAL_TOC", ")", "fixed_regs", "[", "RS6000_PIC_OFFSET_TABLE_REGNUM", "]", "=", "call_used_regs", "[", "RS6000_PIC_OFFSET_TABLE_REGNUM", "]", "=", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "!", "TARGET_ALTIVEC", "&&", "!", "TARGET_VSX", ")", "{"], "File": "rs60007", "Func": "rs6000_conditional_register_usage", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7852, "Length": 147, "Cover_Rate": 0.4608150470219436, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmPrinter", "(", "TargetMachine", "&", "TM", ",", "MCStreamer", "&", "Streamer", ")", ":", "AsmPrinter", "(", "TM", ",", "Streamer", ")", "{"], "ground_truth": ["}"], "File": "OpenRISCAsmPrinter", "Func": "OpenRISCAsmPrinter", "Target": "OpenRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7853, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Changed", "=", "false", ";", "MachineSSAUpdater", "SSAUpdater", "(", "*", "MF", ")", ";", "LoopFinder", "LF", "(", "*", "DT", ",", "*", "PDT", ")", ";", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "DeadCopies", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "*", "MF", ")", "{", "LF", ".", "initialize", "(", "MBB", ")", ";", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "isVreg1", "(", "DstReg", ")", ")", "continue", ";", "Changed", "=", "true", ";", "if", "(", "MRI", "->", "use_empty", "(", "DstReg", ")", ")", "{", "DeadCopies", ".", "push_back", "(", "&", "MI", ")", ";", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", ")", ";", "MRI", "->", "setRegClass", "(", "DstReg", ",", "IsWave32", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "continue", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "Register", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "assert", "(", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", ")", ";", "if", "(", "!", "SrcReg", ".", "isVirtual", "(", ")", "||", "(", "!", "isLaneMaskReg", "(", "SrcReg", ")", "&&", "!", "isVreg1", "(", "SrcReg", ")", ")", ")", "{", "assert", "(", "TII", "->", "getRegisterInfo", "(", ")", ".", "getRegSizeInBits", "(", "SrcReg", ",", "*", "MRI", ")", "==", "<NUM_LIT>", ")", ";", "unsigned", "TmpReg", "=", "createLaneMaskReg", "(", "*", "MF", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "TmpReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "TmpReg", ")", ";", "SrcReg", "=", "TmpReg", ";", "}", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "DomBlocks", "=", "{", "&", "MBB", "}", ";", "for", "(", "MachineInstr", "&", "Use", ":", "MRI", "->", "use_instructions", "(", "DstReg", ")", ")", "DomBlocks", ".", "push_back", "(", "Use", ".", "getParent", "(", ")", ")", ";", "MachineBasicBlock", "*", "PostDomBound", "=", "PDT", "->", "findNearestCommonDominator", "(", "DomBlocks", ")", ";", "unsigned", "FoundLoopLevel", "=", "LF", ".", "findLoop", "(", "PostDomBound", ")", ";", "if", "(", "FoundLoopLevel", ")", "{", "SSAUpdater", ".", "Initialize", "(", "DstReg", ")", ";", "SSAUpdater", ".", "AddAvailableValue", "(", "&", "MBB", ",", "DstReg", ")", ";", "LF", ".", "addLoopEntries", "(", "FoundLoopLevel", ",", "SSAUpdater", ")", ";", "buildMergeLaneMasks", "(", "MBB", ",", "MI", ",", "DL", ",", "DstReg", ",", "SSAUpdater", ".", "GetValueInMiddleOfBlock", "(", "&", "MBB", ")", ",", "SrcReg", ")", ";", "DeadCopies", ".", "push_back", "(", "&", "MI", ")", ";", "}", "}", "for", "(", "MachineInstr", "*", "MI", ":", "DeadCopies", ")", "MI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["DeadCopies", ".", "clear", "(", ")", ";"], "File": "SILowerI1Copies11", "Func": "lowerCopiesToI1", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7854, "Length": 440, "Cover_Rate": 0.9482758620689655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "!", "isWQM", ")", "{", "if", "(", "!", "ST", "->", "hasCaymanISA", "(", ")", "&&", "!", "branchStackContains", "(", "CFStack", "::", "FIRST_NON_WQM_PUSH", ")", ")", "Item", "=", "CFStack", "::", "FIRST_NON_WQM_PUSH", ";", "else", "if", "(", "CurrentEntries", ">", "<NUM_LIT>", "&&", "ST", "->", "getGeneration", "(", ")", ">", "<ISA_LIT>Subtarget", "::", "EVERGREEN", "&&", "!", "ST", "->", "hasCaymanISA", "(", ")", "&&", "!", "branchStackContains", "(", "CFStack", "::", "FIRST_NON_WQM_PUSH_W_FULL_ENTRY", ")", ")", "Item", "=", "CFStack", "::", "FIRST_NON_WQM_PUSH_W_FULL_ENTRY", ";", "else", "Item", "=", "CFStack", "::", "SUB_ENTRY", ";", "}", "else", "Item", "=", "CFStack", "::", "ENTRY", ";", "break", ";", "}", "BranchStack", ".", "push_back", "(", "Item", ")", ";", "if", "(", "Item", "==", "CFStack", "::", "ENTRY", ")", "CurrentEntries", "++", ";"], "ground_truth": ["else", "CurrentSubEntries", "+=", "getSubEntrySize", "(", "Item", ")", ";"], "File": "R600ControlFlowFinalizer (2)1", "Func": "pushBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7855, "Length": 117, "Cover_Rate": 0.7697368421052632, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "ResultReg", "=", "createResultReg", "(", "DstRC", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ResultReg", ")", ".", "addReg", "(", "RVLocs", "[", "<NUM_LIT>", "]", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "RVLocs", "[", "<NUM_LIT>", "]", ".", "getLocReg", "(", ")", ")", ")", ";", "UsedRegs", ".", "push_back", "(", "RVLocs", "[", "<NUM_LIT>", "]", ".", "getLocReg", "(", ")", ")", ";", "UsedRegs", ".", "push_back", "(", "RVLocs", "[", "<NUM_LIT>", "]", ".", "getLocReg", "(", ")", ")", ";", "UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";", "}", "else", "{", "assert", "(", "RVLocs", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "EVT", "CopyVT", "=", "RVLocs", "[", "<NUM_LIT>", "]", ".", "getValVT", "(", ")", ";", "if", "(", "RetVT", "==", "<STR_LIT>", "||", "RetVT", "==", "<STR_LIT>", "||", "RetVT", "==", "<STR_LIT>", ")", "CopyVT", "=", "<STR_LIT>", ";", "TargetRegisterClass", "*", "DstRC", "=", "TLI", ".", "getRegClassFor", "(", "CopyVT", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "DstRC", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "RVLocs", "[", "<NUM_LIT>", "]", ".", "getLocReg", "(", ")", ")", ";", "UsedRegs", ".", "push_back", "(", "RVLocs", "[", "<NUM_LIT>", "]", ".", "getLocReg", "(", ")", ")", ";", "UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMFastISel56", "Func": "FinishCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7856, "Length": 218, "Cover_Rate": 0.5505050505050505, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_vpopcountw_v16hi", "(", "(", "__v16hi", ")", "__A", ")", ";"], "ground_truth": ["}"], "File": "avx512bitalgintrin", "Func": "_mm256_popcnt_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7857, "Length": 13, "Cover_Rate": 0.40625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "isGP64bit", "(", ")", ")", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["else", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";"], "File": "MipsSEInstrInfo18", "Func": "expandRetRA", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7858, "Length": 55, "Cover_Rate": 0.5851063829787234, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "Subtarget", "->", "hasSSE2", "(", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "Subtarget", "->", "hasSSE1", "(", ")", ")", "return", "<STR_LIT>", ";", "}", "else", "if", "(", "!", "MemcpyStrSrc", "&&", "Size", ">=", "<NUM_LIT>", "&&", "!", "Subtarget", "->", "is64Bit", "(", ")", "&&", "Subtarget", "->", "hasSSE2", "(", ")", ")", "{", "return", "<STR_LIT>", ";", "}", "}", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "Size", ">=", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "X86ISelLowering178", "Func": "getOptimalMemOpType", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7859, "Length": 71, "Cover_Rate": 0.34134615384615385, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FOR_EACH_INSN_DEF", "(", "def", ",", "insn", ")", "if", "(", "DF_REF_REG_DEF_P", "(", "def", ")", "&&", "!", "DF_REF_IS_ARTIFICIAL", "(", "def", ")", "&&", "(", "regno1", "==", "DF_REF_REGNO", "(", "def", ")", "||", "regno2", "==", "DF_REF_REGNO", "(", "def", ")", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "i3865", "Func": "insn_defines_reg", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7860, "Length": 42, "Cover_Rate": 0.6774193548387096, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetStreamer", "*", "TS", "=", "static_cast", "<", "<ISA_LIT>TargetStreamer", "*", ">", "(", "OutStreamer", "->", "getTargetStreamer", "(", ")", ")", ";", "TS", "->", "EmitDirectiveHSACodeObjectVersion", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "<STR_LIT>", "ISA", "=", "<STR_LIT>", "(", "STI", "->", "getFeatureBits", "(", ")", ")", ";", "TS", "->", "EmitDirectiveHSACodeObjectISA", "(", "ISA", ".", "Major", ",", "ISA", ".", "Minor", ",", "ISA", ".", "Stepping", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter1", "Func": "EmitStartOfAsmFile", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7861, "Length": 60, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "doPeepholeLoadStoreADDI", "(", ")", ";"], "ground_truth": ["doPeepholeBuildPairF64SplitF64", "(", ")", ";"], "File": "RISCVISelDAGToDAG33", "Func": "PostprocessISelDAG", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7862, "Length": 8, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "Data", "[", "Offset", "+", "i", "]", "+=", "uint8_t", "(", "(", "Value", ">>", "(", "i", "*", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ")", ";"], "ground_truth": ["break", ";"], "File": "MipsAsmBackend6", "Func": "ApplyFixup", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7863, "Length": 44, "Cover_Rate": 0.30985915492957744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "_m_pfcmpeq", "(", "__m64", "__A", ",", "__m64", "__B", ")", "{"], "ground_truth": ["return", "(", "__m64", ")", "__builtin_ia32_pfcmpeq", "(", "(", "__v2sf", ")", "__A", ",", "(", "__v2sf", ")", "__B", ")", ";"], "File": "mm3dnow4", "Func": "_m_pfcmpeq", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7864, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "VarArgsSaveSize", ";"], "ground_truth": ["}"], "File": "RISCVMachineFunctionInfo", "Func": "getVarArgsSaveSize", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7865, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_rsqrt_ph", "(", "__m512h", "__A", ",", "__mmask32", "__B", ",", "__m512h", "__C", ")", "{", "return", "__builtin_ia32_rsqrtph512_mask", "(", "__C", ",", "__A", ",", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm512_mask_rsqrt_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7866, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addMemVX64Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "addMemOperands", "(", "Inst", ",", "N", ")", ";"], "ground_truth": ["}"], "File": "X86AsmParser (2)2", "Func": "addMemVX64Operands", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7867, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_vpcomneqw", "(", "(", "__v8hi", ")", "__A", ",", "(", "__v8hi", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "xopintrin", "Func": "_mm_comneq_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7868, "Length": 18, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vsliq_m_n_u32", "(", "uint32x4_t", "__a", ",", "uint32x4_t", "__b", ",", "const", "int", "__imm", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__builtin_mve_vsliq_m_n_uv4si", "(", "__a", ",", "__b", ",", "__imm", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vsliq_m_n_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7869, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "OpOffset", "=", "<STR_LIT>", "(", "Desc", ".", "TSFlags", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "unsigned", "Imm", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", "+", "OpOffset", ")", ".", "getImm", "(", ")", "&", "<NUM_LIT>", ";", "switch", "(", "Imm", ")", "{", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "return", "fixCommutedOpIndices", "(", "SrcOpIdx1", ",", "SrcOpIdx2", ",", "<NUM_LIT>", "+", "OpOffset", ",", "<NUM_LIT>", "+", "OpOffset", ")", ";", "}", "return", "false", ";", "}", "case", "<STR_LIT>", ":", "if", "(", "Subtarget", ".", "hasSSE41", "(", ")", ")", "return", "TargetInstrInfo", "::", "findCommutedOpIndices", "(", "MI", ",", "SrcOpIdx1", ",", "SrcOpIdx2", ")", ";", "return", "false", ";", "case", "<STR_LIT>", ":", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "return", "TargetInstrInfo", "::", "findCommutedOpIndices", "(", "MI", ",", "SrcOpIdx1", ",", "SrcOpIdx2", ")", ";", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "Subtarget", ".", "hasSSE2", "(", ")", ")", "return", "TargetInstrInfo", "::", "findCommutedOpIndices", "(", "MI", ",", "SrcOpIdx1", ",", "SrcOpIdx2", ")", ";", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "findThreeSrcCommutedOpIndices", "(", "MI", ",", "SrcOpIdx1", ",", "SrcOpIdx2", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "X86InstrInfo144", "Func": "findCommutedOpIndices", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7870, "Length": 397, "Cover_Rate": 0.38246628131021193, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmovl_u32", "(", "uint32x2_t", "__a", ")", "{", "return", "(", "uint64x2_t", ")", "__builtin_neon_vmovluv2si", "(", "(", "int32x2_t", ")", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vmovl_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7871, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Z80MCInstLower", "(", "MCContext", "&", "Ctx", ",", "AsmPrinter", "&", "Printer", ")", ":", "Ctx", "(", "Ctx", ")", ",", "Printer", "(", "Printer", ")", "{"], "ground_truth": ["}"], "File": "GBZ80MCInstLower", "Func": "GBZ80MCInstLower", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7872, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isZeroImm", "(", "const", "MachineOperand", "&", "op", ")", "{", "return", "op", ".", "isImm", "(", ")", "&&", "op", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "MBlazeInstrInfo", "Func": "isZeroImm", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7873, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "TheTriple", ".", "getOS", "(", ")", ")", "{", "default", ":"], "ground_truth": ["return", "new", "<ISA_LIT>MCAsmInfo", "(", ")", ";"], "File": "MBlazeMCTargetDesc1", "Func": "createMCAsmInfo", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7874, "Length": 17, "Cover_Rate": 0.4358974358974359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DAG", ".", "getConstant", "(", "FuncInfo", "->", "getVarArgsFirstGPR", "(", ")", ",", "PtrVT", ")", ",", "DAG", ".", "getConstant", "(", "FuncInfo", "->", "getVarArgsFirstFPR", "(", ")", ",", "PtrVT", ")", ",", "DAG", ".", "getFrameIndex", "(", "FuncInfo", "->", "getVarArgsFrameIndex", "(", ")", ",", "PtrVT", ")", ",", "DAG", ".", "getFrameIndex", "(", "FuncInfo", "->", "getRegSaveFrameIndex", "(", ")", ",", "PtrVT", ")", "}", ";", "SDValue", "MemOps", "[", "NumFields", "]", ";", "unsigned", "Offset", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "NumFields", ";", "++", "I", ")", "{", "SDValue", "FieldAddr", "=", "Addr", ";", "if", "(", "Offset", "!=", "<NUM_LIT>", ")", "FieldAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "FieldAddr", ",", "DAG", ".", "getIntPtrConstant", "(", "Offset", ")", ")", ";", "MemOps", "[", "I", "]", "=", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "Fields", "[", "I", "]", ",", "FieldAddr", ",", "MachinePointerInfo", "(", "SV", ",", "Offset", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "Offset", "+=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "SystemZISelLowering106", "Func": "lowerVASTART", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7875, "Length": 151, "Cover_Rate": 0.5451263537906137, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", ")", ")", ";", "}", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmPrinter19", "Func": "EmitStartOfAsmFile", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7876, "Length": 23, "Cover_Rate": 0.3108108108108108, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TLOF", ".", "get", "(", ")", ";"], "ground_truth": ["}"], "File": "TriCoreTargetMachine", "Func": "getObjFileLowering", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7877, "Length": 8, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>MCExpr", "*", "<ISA_LIT>MCExpr", "::", "create", "(", "const", "MCExpr", "*", "Expr", ",", "VariantKind", "Kind", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "(", "Ctx", ")", "<ISA_LIT>MCExpr", "(", "Expr", ",", "Kind", ")", ";"], "ground_truth": ["}"], "File": "CAHPMCExpr", "Func": "create", "Target": "CAHP", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7878, "Length": 33, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "!", "Val", "==", "VRegs", ".", "empty", "(", ")", "&&", "<STR_LIT>", ")", ";", "CallingConv", "::", "ID", "CC", "=", "B", ".", "getMF", "(", ")", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ";", "const", "bool", "IsShader", "=", "<STR_LIT>", "(", "CC", ")", ";", "const", "bool", "IsWaveEnd", "=", "(", "IsShader", "&&", "MFI", "->", "returnsVoid", "(", ")", ")", "||", "<STR_LIT>", "(", "CC", ")", ";", "if", "(", "IsWaveEnd", ")", "{", "B", ".", "buildInstr", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "unsigned", "ReturnOpc", "=", "IsShader", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["auto", "Ret", "=", "B", ".", "buildInstrNoInsert", "(", "ReturnOpc", ")", ";"], "File": "AMDGPUCallLowering19", "Func": "lowerReturn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7879, "Length": 101, "Cover_Rate": 0.45701357466063347, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "lowerVASTART", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Addr", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["const", "Value", "*", "SV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";"], "File": "RISCVISelLowering9", "Func": "lowerVASTART", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7880, "Length": 91, "Cover_Rate": 0.6842105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "i", ",", "units", ";", "gcc_assert", "(", "GET_CODE", "(", "x", ")", "==", "CONST_VECTOR", ")", ";", "units", "=", "CONST_VECTOR_NUNITS", "(", "x", ")", ";", "size", "=", "GET_MODE_UNIT_SIZE", "(", "mode", ")", ";", "if", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_VECTOR_INT", ")", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "units", ";", "i", "++", ")", "{", "rtx", "elt", "=", "CONST_VECTOR_ELT", "(", "x", ",", "i", ")", ";", "assemble_integer", "(", "elt", ",", "size", ",", "i", "==", "<NUM_LIT>", "?", "BIGGEST_ALIGNMENT", ":", "size", "*", "BITS_PER_UNIT", ",", "<NUM_LIT>", ")", ";", "}", "else", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "units", ";", "i", "++", ")", "{", "rtx", "elt", "=", "CONST_VECTOR_ELT", "(", "x", ",", "i", ")", ";", "assemble_real", "(", "*", "CONST_DOUBLE_REAL_VALUE", "(", "elt", ")", ",", "GET_MODE_INNER", "(", "mode", ")", ",", "i", "==", "<NUM_LIT>", "?", "BIGGEST_ALIGNMENT", ":", "size", "*", "BITS_PER_UNIT", ")", ";", "}", "return", "true", ";", "}"], "ground_truth": ["return", "default_assemble_integer", "(", "x", ",", "size", ",", "aligned_p", ")", ";"], "File": "arm5", "Func": "arm_assemble_integer", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7881, "Length": 146, "Cover_Rate": 0.5309090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "Use", "&", "RootInstUse", ":", "RootInst", "->", "uses", "(", ")", ")", "{", "User", "*", "RootInstUser", "=", "RootInstUse", ".", "getUser", "(", ")", ";", "if", "(", "auto", "*", "InsertUserCast", "=", "dyn_cast", "<", "InsertElementInst", ">", "(", "RootInstUser", ")", ")", "{", "processInsertElementNode", "(", "InsertUserCast", ",", "CurrLoop", ",", "PHI", ",", "TensorId", ")", ";", "RootInst", "=", "InsertUserCast", ";", "Nested_Ins", "=", "true", ";", "break", ";", "}", "else", "if", "(", "auto", "*", "Intrins", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "RootInstUser", ")", ")", "{", "<STR_LIT>", "Inid", "=", "Intrins", "->", "getIntrinsicID", "(", ")", ";", "int", "index", "=", "-", "<NUM_LIT>", ";", "if", "(", "Inid", "==", "<STR_LIT>", "||", "Inid", "==", "<STR_LIT>", ")", "{", "if", "(", "Inid", "==", "<STR_LIT>", ")", "{", "int", "OperandIndex", "=", "<NUM_LIT>", ";", "if", "(", "dyn_cast", "<", "llvm", "::", "ConstantInt", ">", "(", "Intrins", "->", "getOperand", "(", "OperandIndex", ")", ")", ")", "{", "if", "(", "dyn_cast", "<", "Instruction", ">", "(", "Intrins", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "!", "dyn_cast", "<", "ICmpInst", ">", "(", "Intrins", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "FallBackVec", ".", "insert", "(", "TensorId", ")", ";", "else", "{", "if", "(", "auto", "*", "Icmp", "=", "dyn_cast", "<", "ICmpInst", ">", "(", "Intrins", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "if", "(", "!", "dyn_cast", "<", "ConstantInt", ">", "(", "Icmp", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "FallBackVec", ".", "insert", "(", "TensorId", ")", ";", "}", "}", "index", "=", "dyn_cast", "<", "llvm", "::", "ConstantInt", ">", "(", "Intrins", "->", "getOperand", "(", "OperandIndex", ")", ")", "->", "getZExtValue", "(", ")", ";", "CurrLoop", "=", "compareStepValuesForAddMask", "(", "PHI", ",", "CurrLoop", ")", ";", "int64_t", "AddMaskStep", "=", "getAddMaskStepVar", "(", "Intrins", ")", ";", "if", "(", "AddMaskStep", "!=", "INVALID_STRIDE", ")", "{", "unsigned", "Count", "=", "fetchIndexFromOperand", "(", "index", ")", ";", "unsigned", "UnrollCount", "=", "<NUM_LIT>", ";", "if", "(", "getScevInfo", "(", "CurrLoop", ")", ")", "{", "UnrollCount", "=", "getScevInfo", "(", "CurrLoop", ")", "->", "getLoopUnrollCount", "(", "CurrLoop", ")", ";", "}", "if", "(", "UnrollCount", ")", "AddMaskStep", "=", "AddMaskStep", "*", "UnrollCount", ";", "UpdateDiffCoords", "(", "TensorId", ",", "Count", ",", "AddMaskStep", ",", "<STR_LIT>", ",", "CurrLoop", ",", "PHI", ")", ";", "if", "(", "(", "<NUM_LIT>", "<<", "Count", ")", "<", "index", ")", "{", "auto", "Remaining", "=", "fetchIndexFromOperand", "(", "index", "-", "(", "<NUM_LIT>", "<<", "Count", ")", ")", ";", "UpdateDiffCoords", "(", "TensorId", ",", "Remaining", ",", "AddMaskStep", ",", "<STR_LIT>", ",", "CurrLoop", ",", "PHI", ")", ";", "}", "prepareLoopIvCoordMap", "(", "TensorId", ",", "nullptr", ",", "Count", ")", ";", "RootInst", "=", "Intrins", ";", "Nested_Ins", "=", "true", ";", "break", ";", "}", "}", "else", "{", "IncorrectIndexSpace", "=", "true", ";", "return", ";", "}"], "ground_truth": ["if", "(", "dyn_cast", "<", "llvm", "::", "ConstantInt", ">", "(", "Intrins", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{"], "File": "TPCIndexSpaceGen", "Func": "processNestedInstructions", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7882, "Length": 411, "Cover_Rate": 0.5956521739130435, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "SelectionDAGTargetInfo", "*", "getSelectionDAGInfo", "(", ")", "const", "override", "{"], "ground_truth": ["return", "&", "TSInfo", ";"], "File": "Cpu0Subtarget", "Func": "getSelectionDAGInfo", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7883, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "hasSMRDSignedImmOffset", "(", "const", "MCSubtargetInfo", "&", "ST", ")", "{", "return", "isGFX9Plus", "(", "ST", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "hasSMRDSignedImmOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7884, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7885, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "createAMDGPUISelDag", "(", "getAMDGPUTargetMachine", "(", ")", ")", ")", ";", "const", "AMDGPUSubtarget", "&", "ST", "=", "TM", "->", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", "<=", "AMDGPUSubtarget", "::", "NORTHERN_ISLANDS", ")", "{"], "ground_truth": ["addPass", "(", "createAMDGPUIndirectAddressingPass", "(", "*", "TM", ")", ")", ";"], "File": "AMDGPUTargetMachine109", "Func": "addInstSelector", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7886, "Length": 46, "Cover_Rate": 0.7931034482758621, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["}"], "File": "X86IntelInstPrinter (2)", "Func": "printAVXCC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7887, "Length": 118, "Cover_Rate": 0.35119047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "arm_load_function_descriptor", "(", "rtx", "funcdesc", ")", "{", "rtx", "fnaddr_reg", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "rtx", "pic_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "FDPIC_REGNUM", ")", ";"], "ground_truth": ["rtx", "fnaddr", "=", "gen_rtx_MEM", "(", "Pmode", ",", "funcdesc", ")", ";"], "File": "arm", "Func": "arm_load_function_descriptor", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7888, "Length": 35, "Cover_Rate": 0.4794520547945205, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcvttq_m", "(", "float32x4_t", "__inactive", ",", "float16x8_t", "__a", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__arm_vcvttq_m_f32_f16", "(", "__inactive", ",", "__a", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vcvttq_m", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7889, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "MachineInstr", "*", "DefMIToErase", "=", "nullptr", ";", "if", "(", "TII", "->", "convertToImmediateForm", "(", "MI", ",", "&", "DefMIToErase", ")", ")", "{", "Changed", "=", "true", ";", "NumRRConvertedInPreEmit", "++", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "MI", ".", "dump", "(", ")", ")", ";"], "ground_truth": ["if", "(", "DefMIToErase", ")", "{"], "File": "PPCPreEmitPeephole14", "Func": "runOnMachineFunction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7890, "Length": 67, "Cover_Rate": 0.3785310734463277, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vaddq_f16", "(", "float16x8_t", "__a", ",", "float16x8_t", "__b", ")", "{"], "ground_truth": ["return", "__a", "+", "__b", ";"], "File": "arm", "Func": "neon_vaddq_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7891, "Length": 14, "Cover_Rate": 0.6086956521739131, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "false", ";", "}", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "MI", ".", "getParent", "(", ")", "->", "begin", "(", ")", "!=", "MachineBasicBlock", "::", "const_iterator", "(", "MI", ")", ")", "return", "false", ";", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ";", "}", "else", "if", "(", "isVector", "(", "MI", ")", ")", "{", "return", "false", ";", "}", "else", "{", "return", "<ISA_LIT>InstrInfo", "::", "isPredicable", "(", "MI", ")", ";"], "ground_truth": ["}"], "File": "R600InstrInfo21", "Func": "isPredicable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7892, "Length": 101, "Cover_Rate": 0.8559322033898306, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "<NUM_LIT>", ";", "int64_t", "Off", ";", "if", "(", "parseSEHRegisterNumber", "(", "<STR_LIT>", ",", "Reg", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "TokError", "(", "<STR_LIT>", ")", ";"], "File": "X86AsmParser (2)4", "Func": "parseDirectiveSEHSetFrame", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7893, "Length": 39, "Cover_Rate": 0.33620689655172414, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetELFStreamer", "::", "emitIndIdx", "(", "const", "MCExpr", "*", "Value", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyTargetStreamer10", "Func": "emitIndIdx", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7894, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isFrameStoreOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", "&&", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", "&&", "isFrameOperand", "(", "MI", ",", "<NUM_LIT>", ",", "FrameIndex", ")", ")", "{"], "ground_truth": ["return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "File": "Z80oldInstrInfo", "Func": "isStoreToStackSlot", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7895, "Length": 45, "Cover_Rate": 0.6818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__m64_union", "__m1", ",", "__m2", ",", "__res", ";", "long", "__i", ";", "__m1", ".", "as_m64", "=", "__A", ";", "__m2", ".", "as_m64", "=", "__B", ";"], "ground_truth": ["for", "(", "__i", "=", "<NUM_LIT>", ";", "__i", "<", "<NUM_LIT>", ";", "__i", "++", ")", "__res", ".", "as_char", "[", "__i", "]", "=", "(", "(", "unsigned", "char", ")", "__m1", ".", "as_char", "[", "__i", "]", "<", "(", "unsigned", "char", ")", "__m2", ".", "as_char", "[", "__i", "]", ")", "?", "__m1", ".", "as_char", "[", "__i", "]", ":", "__m2", ".", "as_char", "[", "__i", "]", ";"], "File": "xmmintrin2", "Func": "_mm_min_pu8", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7896, "Length": 80, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "CalleeSavedInfo", "&", "CSR", ":", "CSI", ")", "{", "unsigned", "Reg", "=", "CSR", ".", "getReg", "(", ")", ";", "assert", "(", "Reg", "!=", "<STR_LIT>", "&&", "!", "(", "Reg", "==", "<STR_LIT>", "&&", "hasFP", "(", "*", "MF", ")", ")", "&&", "<STR_LIT>", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "TII", ".", "loadRegFromStackSlot", "(", "MBB", ",", "MI", ",", "Reg", ",", "CSR", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";", "assert", "(", "MI", "!=", "MBB", ".", "begin", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "AtStart", ")", "MI", "=", "MBB", ".", "begin", "(", ")", ";", "else", "{", "MI", "=", "BeforeI", ";"], "ground_truth": ["++", "MI", ";"], "File": "XCoreFrameLowering22", "Func": "restoreCalleeSavedRegisters", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7897, "Length": 108, "Cover_Rate": 0.5482233502538071, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmPrinter", "::", "isLoop", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";"], "ground_truth": ["return", "<ISA_LIT>II", "::", "isLoopInst", "(", "MI", ".", "getDesc", "(", ")", ")", "&&", "Opc", "!=", "<STR_LIT>", ";"], "File": "TPCAsmPrinter", "Func": "isLoop", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7898, "Length": 37, "Cover_Rate": 0.925, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", ";", "}", "case", "'K'", ":", "if", "(", "<STR_LIT>", "(", "CVal", ",", "<NUM_LIT>", ")", ")", "break", ";", "return", ";", "case", "'L'", ":", "if", "(", "<STR_LIT>", "(", "CVal", ",", "<NUM_LIT>", ")", ")", "break", ";", "return", ";", "case", "'M'", ":", "{", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "CVal", ")", ")", "return", ";", "if", "(", "<STR_LIT>", "(", "CVal", ",", "<NUM_LIT>", ")", ")", "break", ";", "if", "(", "(", "CVal", "&", "<NUM_LIT>", ")", "==", "CVal", ")", "break", ";", "if", "(", "(", "CVal", "&", "<NUM_LIT>", ")", "==", "CVal", ")", "break", ";", "uint64_t", "NCVal", "=", "~", "(", "uint32_t", ")", "CVal", ";", "if", "(", "(", "NCVal", "&", "<NUM_LIT>", ")", "==", "NCVal", ")", "break", ";", "if", "(", "(", "NCVal", "&", "<NUM_LIT>", ")", "==", "NCVal", ")", "break", ";", "return", ";", "}", "case", "'N'", ":", "{", "if", "(", "<STR_LIT>", "(", "CVal", ",", "<NUM_LIT>", ")", ")", "break", ";", "if", "(", "(", "CVal", "&", "<NUM_LIT>", ")", "==", "CVal", ")", "break", ";", "if", "(", "(", "CVal", "&", "<NUM_LIT>", ")", "==", "CVal", ")", "break", ";", "if", "(", "(", "CVal", "&", "<NUM_LIT>", ")", "==", "CVal", ")", "break", ";", "if", "(", "(", "CVal", "&", "<NUM_LIT>", ")", "==", "CVal", ")", "break", ";", "uint64_t", "NCVal", "=", "~", "CVal", ";", "if", "(", "(", "NCVal", "&", "<NUM_LIT>", ")", "==", "NCVal", ")", "break", ";", "if", "(", "(", "NCVal", "&", "<NUM_LIT>", ")", "==", "NCVal", ")", "break", ";", "if", "(", "(", "NCVal", "&", "<NUM_LIT>", ")", "==", "NCVal", ")", "break", ";", "if", "(", "(", "NCVal", "&", "<NUM_LIT>", ")", "==", "NCVal", ")", "break", ";", "return", ";", "}", "default", ":", "return", ";", "}", "Result", "=", "DAG", ".", "getTargetConstant", "(", "CVal", ",", "SDLoc", "(", "Op", ")", ",", "<STR_LIT>", ")", ";", "break", ";", "}", "if", "(", "Result", ".", "getNode", "(", ")", ")", "{", "Ops", ".", "push_back", "(", "Result", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering (2)", "Func": "LowerAsmOperandForConstraint", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7899, "Length": 286, "Cover_Rate": 0.5143884892086331, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "__v4si", ")", "__X", ")", "[", "__N", "&", "<NUM_LIT>", "]", ";"], "ground_truth": ["}"], "File": "smmintrin", "Func": "_mm_extract_ps", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7900, "Length": 14, "Cover_Rate": 0.3783783783783784, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VecTy", ".", "getVectorElementType", "(", ")", "!=", "<STR_LIT>", ")", "{", "assert", "(", "(", "ElemSize", "==", "<NUM_LIT>", "||", "ElemSize", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "OpsPerWord", "=", "(", "ElemSize", "==", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "MVT", "PartVT", "=", "<STR_LIT>", "(", "VecTy", ".", "getVectorElementType", "(", ")", ",", "OpsPerWord", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "VecLen", ";", "i", "+=", "OpsPerWord", ")", "{", "SDValue", "W", "=", "buildVector32", "(", "Values", ".", "slice", "(", "i", ",", "OpsPerWord", ")", ",", "dl", ",", "PartVT", ",", "DAG", ")", ";", "Words", ".", "push_back", "(", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "W", ")", ")", ";", "}", "}", "else", "{", "Words", ".", "assign", "(", "Values", ".", "begin", "(", ")", ",", "Values", ".", "end", "(", ")", ")", ";", "}", "unsigned", "NumWords", "=", "Words", ".", "size", "(", ")", ";", "bool", "IsSplat", "=", "true", ",", "IsUndef", "=", "true", ";", "SDValue", "SplatV", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumWords", "&&", "IsSplat", ";", "++", "i", ")", "{", "if", "(", "isUndef", "(", "Words", "[", "i", "]", ")", ")", "continue", ";", "IsUndef", "=", "false", ";", "if", "(", "!", "SplatV", ".", "getNode", "(", ")", ")", "SplatV", "=", "Words", "[", "i", "]", ";", "else", "if", "(", "SplatV", "!=", "Words", "[", "i", "]", ")", "IsSplat", "=", "false", ";", "}", "if", "(", "IsUndef", ")", "return", "DAG", ".", "getUNDEF", "(", "VecTy", ")", ";", "if", "(", "IsSplat", ")", "{", "assert", "(", "SplatV", ".", "getNode", "(", ")", ")", ";", "auto", "*", "IdxN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "SplatV", ".", "getNode", "(", ")", ")", ";", "if", "(", "IdxN", "&&", "IdxN", "->", "isNullValue", "(", ")", ")", "return", "getZero", "(", "dl", ",", "VecTy", ",", "DAG", ")", ";", "MVT", "WordTy", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "HwLen", "/", "<NUM_LIT>", ")", ";", "SDValue", "S", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "WordTy", ",", "SplatV", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VecTy", ",", "S", ")", ";", "}", "SmallVector", "<", "ConstantInt", "*", ",", "<NUM_LIT>", ">", "Consts", "(", "VecLen", ")", ";", "bool", "AllConst", "=", "getBuildVectorConstInts", "(", "Values", ",", "VecTy", ",", "DAG", ",", "Consts", ")", ";", "if", "(", "AllConst", ")", "{", "ArrayRef", "<", "Constant", "*", ">", "Tmp", "(", "(", "Constant", "*", "*", ")", "Consts", ".", "begin", "(", ")", ",", "(", "Constant", "*", "*", ")", "Consts", ".", "end", "(", ")", ")", ";", "Constant", "*", "CV", "=", "ConstantVector", "::", "get", "(", "Tmp", ")", ";", "Align", "Alignment", "(", "HwLen", ")", ";", "SDValue", "CP", "=", "LowerConstantPool", "(", "DAG", ".", "getConstantPool", "(", "CV", ",", "VecTy", ",", "Alignment", ")", ",", "DAG", ")", ";", "return", "DAG", ".", "getLoad", "(", "VecTy", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CP", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "MF", ")", ",", "Alignment", ")", ";", "}", "auto", "IsBuildFromExtracts", "=", "[", "this", ",", "&", "Values", "]", "(", "SDValue", "&", "SrcVec", ",", "SmallVectorImpl", "<", "int", ">", "&", "SrcIdx", ")", "{", "SDValue", "Vec", ";", "for", "(", "SDValue", "V", ":", "Values", ")", "{", "if", "(", "isUndef", "(", "V", ")", ")", "{", "SrcIdx", ".", "push_back", "(", "-", "<NUM_LIT>", ")", ";", "continue", ";", "}", "if", "(", "V", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";"], "ground_truth": ["SDValue", "T", "=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "HexagonISelLoweringHVX16", "Func": "buildHvxVectorReg", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7901, "Length": 512, "Cover_Rate": 0.44716157205240176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__A", "=", "_mm512_mask_mov_pd", "(", "_mm512_set1_pd", "(", "-", "__builtin_inf", "(", ")", ")", ",", "__U", ",", "__A", ")", ";"], "ground_truth": ["__MM512_REDUCE_OP", "(", "max_pd", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_reduce_max_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7902, "Length": 22, "Cover_Rate": 0.4888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PersonalityIndexLocs", ".", "push_back", "(", "L", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "recordPersonalityIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7903, "Length": 8, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "RegVT", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExt", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";"], "ground_truth": ["unsigned", "ObjSize", "=", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";"], "File": "MSP430ISelLowering28", "Func": "LowerCCCArguments", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7904, "Length": 159, "Cover_Rate": 0.31736526946107785, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MRI", ".", "addLiveIn", "(", "PreloadedPrivateBufferReg", ")", ";", "MBB", ".", "addLiveIn", "(", "PreloadedPrivateBufferReg", ")", ";", "}", "for", "(", "MachineBasicBlock", "&", "OtherBB", ":", "MF", ")", "{", "if", "(", "&", "OtherBB", "==", "&", "MBB", ")", "continue", ";", "if", "(", "OffsetRegUsed", ")", "OtherBB", ".", "addLiveIn", "(", "ScratchWaveOffsetReg", ")", ";", "if", "(", "ResourceRegUsed", ")", "OtherBB", ".", "addLiveIn", "(", "ScratchRsrcReg", ")", ";", "}", "DebugLoc", "DL", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";", "bool", "CopyBuffer", "=", "ResourceRegUsed", "&&", "PreloadedPrivateBufferReg", "!=", "<STR_LIT>", "&&", "ST", ".", "isAmdCodeObjectV2", "(", "F", ")", "&&", "ScratchRsrcReg", "!=", "PreloadedPrivateBufferReg", ";", "bool", "CopyBufferFirst", "=", "TRI", "->", "isSubRegisterEq", "(", "PreloadedPrivateBufferReg", ",", "ScratchWaveOffsetReg", ")", ";", "if", "(", "CopyBuffer", "&&", "CopyBufferFirst", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ScratchRsrcReg", ")", ".", "addReg", "(", "PreloadedPrivateBufferReg", ",", "RegState", "::", "Kill", ")", ";", "}", "if", "(", "OffsetRegUsed", "&&", "PreloadedScratchWaveOffsetReg", "!=", "ScratchWaveOffsetReg", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ScratchWaveOffsetReg", ")", ".", "addReg", "(", "PreloadedScratchWaveOffsetReg", ",", "MRI", ".", "isPhysRegUsed", "(", "ScratchWaveOffsetReg", ")", "?", "<NUM_LIT>", ":", "RegState", "::", "Kill", ")", ";", "}", "if", "(", "CopyBuffer", "&&", "!", "CopyBufferFirst", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ScratchRsrcReg", ")", ".", "addReg", "(", "PreloadedPrivateBufferReg", ",", "RegState", "::", "Kill", ")", ";", "}"], "ground_truth": ["if", "(", "ResourceRegUsed", ")", "emitEntryFunctionScratchSetup", "(", "ST", ",", "MF", ",", "MBB", ",", "MFI", ",", "I", ",", "PreloadedPrivateBufferReg", ",", "ScratchRsrcReg", ")", ";"], "File": "SIFrameLowering28", "Func": "emitEntryFunctionPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7905, "Length": 241, "Cover_Rate": 0.3380084151472651, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ")", "const", "override", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "OR1KAsmBackend1", "Func": "mayNeedRelaxation", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7906, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Src1Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Src2Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "DstReg", ")", "&&", "(", "<STR_LIT>", "==", "DstReg", "||", "<STR_LIT>", "==", "DstReg", ")", "&&", "isIntRegForSubInst", "(", "Src1Reg", ")", "&&", "isIntRegForSubInst", "(", "Src2Reg", ")", ")", "return", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "DstReg", ")", "&&", "(", "<STR_LIT>", "==", "DstReg", "||", "<STR_LIT>", "==", "DstReg", ")", "&&", "isIntRegForSubInst", "(", "SrcReg", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "(", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ")", "||", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "-", "<NUM_LIT>", ")", ")", ")", "return", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "isIntRegForSubInst", "(", "DstReg", ")", "&&", "isIntRegForSubInst", "(", "SrcReg", ")", ")", "return", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "isIntRegForSubInst", "(", "DstReg", ")", ")", "return", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["Src1Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "File": "HexagonInstrInfo (2)2", "Func": "getCompoundCandidateGroup", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7907, "Length": 297, "Cover_Rate": 0.5614366729678639, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NumElem", "==", "<NUM_LIT>", "&&", "VTy", "->", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "NumElem", "==", "<NUM_LIT>", "&&", "VTy", "->", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "!", "isPowerOf2_32", "(", "NumElem", ")", ")", "{", "APInt", "DemandedElts", "=", "APInt", "::", "getAllOnesValue", "(", "NumElem", ")", ";"], "ground_truth": ["int", "Cost", "=", "BaseT", "::", "getMemoryOpCost", "(", "Opcode", ",", "VTy", "->", "getScalarType", "(", ")", ",", "Alignment", ",", "AddressSpace", ")", ";"], "File": "X86TargetTransformInfo62", "Func": "getMemoryOpCost", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7908, "Length": 73, "Cover_Rate": 0.3244444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "RegNumber", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "RegNumber", ")", ")", "RegNumber", "=", "TRI", "->", "getSubReg", "(", "RegNumber", ",", "ExtraCode", "[", "<NUM_LIT>", "]", "==", "'L'", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "OS", "<<", "<ISA_LIT>InstPrinter", "::", "getRegisterName", "(", "RegNumber", ")", ";", "return", "false", ";", "}", "case", "'I'", ":", "if", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "isImm", "(", ")", ")", "OS", "<<", "<STR_LIT>", ";", "return", "false", ";", "}", "}"], "ground_truth": ["printOperand", "(", "MI", ",", "OpNo", ",", "OS", ")", ";"], "File": "HexagonAsmPrinter44", "Func": "PrintAsmOperand", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7909, "Length": 85, "Cover_Rate": 0.37610619469026546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "E", "=", "MCSymbolRefExpr", "::", "create", "(", "Get<ISA_LIT>GVSymbol", "(", "GV", ",", "<STR_LIT>", ")", ",", "(", "Subtarget", "->", "isTargetELF", "(", ")", "?", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TARGET1", ":", "MCSymbolRefExpr", "::", "VK_None", ")", ",", "OutContext", ")", ";", "OutStreamer", "->", "emitValue", "(", "E", ",", "Size", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter", "Func": "emitXXStructor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7910, "Length": 45, "Cover_Rate": 0.4090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Val", "<<", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ",", "true", ",", "<NUM_LIT>", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Val", "<<", "<NUM_LIT>", ")", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler10", "Func": "DecodeThumbBLTargetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7911, "Length": 55, "Cover_Rate": 0.7236842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImm", "(", ")", ")", "return", "getMachineOpValue", "(", "MI", ",", "MO", ",", "Fixups", ")", ";"], "ground_truth": ["Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "<NUM_LIT>", ",", "MO", ".", "getExpr", "(", ")", ",", "(", "MCFixupKind", ")", "<STR_LIT>", ")", ")", ";"], "File": "PPCMCCodeEmitter1", "Func": "getCondBrEncoding", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7912, "Length": 47, "Cover_Rate": 0.5402298850574713, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "KillsOp0", "=", "MI", "->", "killsRegister", "(", "<STR_LIT>", "+", "Op0", ")", ";", "bool", "KillsOp1", "=", "MI", "->", "killsRegister", "(", "<STR_LIT>", "+", "Op1", ")", ";", "moveToTop", "(", "Op0", ",", "I", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "getSTReg", "(", "Op1", ")", ")", ";", "MI", "->", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "getConcreteOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ")", ";", "if", "(", "KillsOp0", ")", "freeStackSlotAfter", "(", "I", ",", "Op0", ")", ";", "if", "(", "KillsOp1", "&&", "Op0", "!=", "Op1", ")", "freeStackSlotAfter", "(", "I", ",", "Op1", ")", ";"], "ground_truth": ["}"], "File": "X86FloatingPoint", "Func": "handleCompareFP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7913, "Length": 99, "Cover_Rate": 0.5129533678756477, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "EmitJal", "(", "MCSymbol", "*", "Symbol", ")", ";", "void", "EmitInstrReg", "(", "unsigned", "Opcode", ",", "unsigned", "Reg", ")", ";", "void", "EmitInstrRegReg", "(", "unsigned", "Opcode", ",", "unsigned", "Reg1", ",", "unsigned", "Reg2", ")", ";", "void", "EmitInstrRegRegReg", "(", "unsigned", "Opcode", ",", "unsigned", "Reg1", ",", "unsigned", "Reg2", ",", "unsigned", "Reg3", ")", ";", "void", "EmitMovFPIntPair", "(", "unsigned", "MovOpc", ",", "unsigned", "Reg1", ",", "unsigned", "Reg2", ",", "unsigned", "FPReg1", ",", "unsigned", "FPReg2", ",", "bool", "LE", ")", ";", "void", "EmitSwapFPIntParams", "(", "<STR_LIT>", ",", "bool", "LE", ",", "bool", "ToFP", ")", ";", "void", "EmitSwapFPIntRetval", "(", "<STR_LIT>", ",", "bool", "LE", ")", ";", "void", "EmitFPCallStub", "(", "const", "char", "*", ",", "const", "<STR_LIT>", "*", ")", ";", "void", "NaClAlignIndirectJumpTargets", "(", "MachineFunction", "&", "MF", ")", ";", "public", ":", "const", "<ISA_LIT>Subtarget", "*", "Subtarget", ";", "const", "<ISA_LIT>FunctionInfo", "*", "<ISA_LIT>FI", ";", "<ISA_LIT>MCInstLower", "MCInstLowering", ";", "explicit", "<ISA_LIT>AsmPrinter", "(", "TargetMachine", "&", "TM", ",", "MCStreamer", "&", "Streamer", ")", ":", "AsmPrinter", "(", "TM", ",", "Streamer", ")", ",", "MCP", "(", "<NUM_LIT>", ")", ",", "InConstantPool", "(", "false", ")", ",", "MCInstLowering", "(", "*", "this", ")", "{", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "}", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "<STR_LIT>", ";", "}", "virtual", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", ";", "virtual", "void", "EmitConstantPool", "(", ")", "override", "{", "bool", "UsingConstantPools", "=", "(", "Subtarget", "->", "in<ISA_LIT>16Mode", "(", ")", "&&", "Subtarget", "->", "useConstantIslands", "(", ")", ")", ";", "if", "(", "!", "UsingConstantPools", ")", "AsmPrinter", "::", "EmitConstantPool", "(", ")", ";", "}", "void", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", ";", "void", "printSavedRegsBitmask", "(", ")", ";", "void", "emitFrameDirective", "(", ")", ";", "const", "char", "*", "getCurrentABIString", "(", ")", "const", ";", "virtual", "void", "EmitFunctionEntryLabel", "(", ")", ";", "virtual", "void", "EmitFunctionBodyStart", "(", ")", ";"], "ground_truth": ["virtual", "void", "EmitFunctionBodyEnd", "(", ")", ";"], "File": "MipsAsmPrinter10", "Func": "getTargetStreamer", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7914, "Length": 276, "Cover_Rate": 0.5018181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "align", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "}", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rm", "!=", "<NUM_LIT>", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "<NUM_LIT>", ")", "{", "if", "(", "Rm", "!=", "<NUM_LIT>", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["}", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<NUM_LIT>", ")", ")", ";"], "File": "ARMDisassembler", "Func": "DecodeVLD1LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7915, "Length": 164, "Cover_Rate": 0.3685393258426966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", "&&", "!", "MI", "->", "isDebugValue", "(", ")", ")", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "isImmMskBitp", "(", "Value", ")", ")", "{", "int", "N", "=", "Log2_32", "(", "Value", ")", "+", "<NUM_LIT>", ";", "return", "BuildMI", "(", "MBB", ",", "MI", ",", "dl", ",", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addImm", "(", "N", ")", ";", "}", "if", "(", "isImmU16", "(", "Value", ")", ")", "{"], "ground_truth": ["int", "Opcode", "=", "isImmU6", "(", "Value", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "XCoreInstrInfo", "Func": "loadImmediate", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7916, "Length": 86, "Cover_Rate": 0.38392857142857145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GVRHS", "->", "isThreadLocal", "(", ")", "||", "GVRHS", "->", "getName", "(", ")", "!=", "<STR_LIT>", "||", "!", "GVRHS", "->", "hasExternalLinkage", "(", ")", "||", "GVRHS", "->", "hasInitializer", "(", ")", "||", "GVRHS", "->", "hasSection", "(", ")", ")", "return", "nullptr", ";", "if", "(", "GOLHS", "->", "isThreadLocal", "(", ")", ")", "return", "nullptr", ";", "return", "MCSymbolRefExpr", "::", "create", "(", "TM", ".", "getSymbol", "(", "GOLHS", ",", "Mang", ")", ",", "MCSymbolRefExpr", "::", "VK_COFF_IMGREL32", ",", "getContext", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "X86TargetObjectFile31", "Func": "getExecutableRelativeSymbol", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7917, "Length": 73, "Cover_Rate": 0.3173913043478261, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", "##", "_A32", ":", "\\", "case", "<STR_LIT>", "##", "_A64", ":", "\\", "case", "<STR_LIT>", "##", "_A32_S", ":", "\\", "case", "<STR_LIT>", "##", "_A64_S", ":", "WASM_LOAD_STORE", "(", "LOAD8_S_I32", ")", "WASM_LOAD_STORE", "(", "LOAD8_U_I32", ")", "WASM_LOAD_STORE", "(", "LOAD8_S_I64", ")", "WASM_LOAD_STORE", "(", "LOAD8_U_I64", ")", "WASM_LOAD_STORE", "(", "ATOMIC_LOAD8_U_I32", ")", "WASM_LOAD_STORE", "(", "ATOMIC_LOAD8_U_I64", ")", "WASM_LOAD_STORE", "(", "STORE8_I32", ")", "WASM_LOAD_STORE", "(", "STORE8_I64", ")", "WASM_LOAD_STORE", "(", "ATOMIC_STORE8_I32", ")", "WASM_LOAD_STORE", "(", "ATOMIC_STORE8_I64", ")", "WASM_LOAD_STORE", "(", "ATOMIC_RMW8_U_ADD_I32", ")", "WASM_LOAD_STORE", "(", "ATOMIC_RMW8_U_ADD_I64", ")", "WASM_LOAD_STORE", "(", "ATOMIC_RMW8_U_SUB_I32", ")", "WASM_LOAD_STORE", "(", "ATOMIC_RMW8_U_SUB_I64", ")", "WASM_LOAD_STORE", "(", "ATOMIC_RMW8_U_AND_I32", ")", "WASM_LOAD_STORE", "(", "ATOMIC_RMW8_U_AND_I64", ")", "WASM_LOAD_STORE", "(", "ATOMIC_RMW8_U_OR_I32", ")", "WASM_LOAD_STORE", "(", "ATOMIC_RMW8_U_OR_I64", ")", "WASM_LOAD_STORE", "(", "ATOMIC_RMW8_U_XOR_I32", ")", "WASM_LOAD_STORE", "(", "ATOMIC_RMW8_U_XOR_I64", ")", "WASM_LOAD_STORE", "(", "ATOMIC_RMW8_U_XCHG_I32", ")", "WASM_LOAD_STORE", "(", "ATOMIC_RMW8_U_XCHG_I64", ")", "WASM_LOAD_STORE", "(", "ATOMIC_RMW8_U_CMPXCHG_I32", ")", "WASM_LOAD_STORE", "(", "ATOMIC_RMW8_U_CMPXCHG_I64", ")", "WASM_LOAD_STORE", "(", "LOAD8_SPLAT", ")", "WASM_LOAD_STORE", "(", "LOAD_LANE_I8x16", ")", "WASM_LOAD_STORE", "(", "STORE_LANE_I8x16", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["WASM_LOAD_STORE", "(", "LOAD16_S_I32", ")", "WASM_LOAD_STORE", "(", "LOAD16_U_I32", ")", "WASM_LOAD_STORE", "(", "LOAD16_S_I64", ")", "WASM_LOAD_STORE", "(", "LOAD16_U_I64", ")", "WASM_LOAD_STORE", "(", "ATOMIC_LOAD16_U_I32", ")", "WASM_LOAD_STORE", "(", "ATOMIC_LOAD16_U_I64", ")", "WASM_LOAD_STORE", "(", "STORE16_I32", ")", "WASM_LOAD_STORE", "(", "STORE16_I64", ")", "WASM_LOAD_STORE", "(", "ATOMIC_STORE16_I32", ")", "WASM_LOAD_STORE", "(", "ATOMIC_STORE16_I64", ")", "WASM_LOAD_STORE", "(", "ATOMIC_RMW16_U_ADD_I32", ")", "WASM_LOAD_STORE", "(", "ATOMIC_RMW16_U_ADD_I64", ")", "WASM_LOAD_STORE", "(", "ATOMIC_RMW16_U_SUB_I32", ")", "WASM_LOAD_STORE", "(", "ATOMIC_RMW16_U_SUB_I64", ")", "WASM_LOAD_STORE", "(", "ATOMIC_RMW16_U_AND_I32", ")", "WASM_LOAD_STORE", "(", "ATOMIC_RMW16_U_AND_I64", ")", "WASM_LOAD_STORE", "(", "ATOMIC_RMW16_U_OR_I32", ")", "WASM_LOAD_STORE", "(", "ATOMIC_RMW16_U_OR_I64", ")", "WASM_LOAD_STORE", "(", "ATOMIC_RMW16_U_XOR_I32", ")", "WASM_LOAD_STORE", "(", "ATOMIC_RMW16_U_XOR_I64", ")", "WASM_LOAD_STORE", "(", "ATOMIC_RMW16_U_XCHG_I32", ")", "WASM_LOAD_STORE", "(", "ATOMIC_RMW16_U_XCHG_I64", ")", "WASM_LOAD_STORE", "(", "ATOMIC_RMW16_U_CMPXCHG_I32", ")", "WASM_LOAD_STORE", "(", "ATOMIC_RMW16_U_CMPXCHG_I64", ")", "WASM_LOAD_STORE", "(", "LOAD16_SPLAT", ")", "WASM_LOAD_STORE", "(", "LOAD_LANE_I16x8", ")", "WASM_LOAD_STORE", "(", "STORE_LANE_I16x8", ")", "return", "<NUM_LIT>", ";"], "File": "WebAssemblyMCTargetDesc17", "Func": "GetDefaultP2AlignAny", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7918, "Length": 245, "Cover_Rate": 0.4794520547945205, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMasks", "(", "SDValue", "Mask", "=", "SDValue", "(", ")", ",", "SDValue", "AVL", "=", "SDValue", "(", ")", ")", ":", "Mask", "(", "Mask", ")", ",", "AVL", "(", "AVL", ")", "{"], "ground_truth": ["}"], "File": "VECustomDAG1", "Func": "VETargetMasks", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7919, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmBackend", "::", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "{", "OW", "->", "WriteZeros", "(", "Count", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "MipsAsmBackend (2)", "Func": "writeNopData", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7920, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Cost", "=", "BaseT", "::", "getCastInstrCost", "(", "Opcode", ",", "Dst", ",", "Src", ",", "CostKind", ",", "I", ")", ";", "return", "vectorCostAdjustment", "(", "Cost", ",", "Opcode", ",", "Dst", ",", "Src", ")", ";"], "ground_truth": ["}"], "File": "PPCTargetTransformInfo72", "Func": "getCastInstrCost", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7921, "Length": 31, "Cover_Rate": 0.44285714285714284, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "hi_val", "=", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "n_elts", ";", "i", "++", ")", "{", "rtx", "el", "=", "CONST_VECTOR_ELT", "(", "const_vec", ",", "i", ")", ";", "unsigned", "HOST_WIDE_INT", "elpart", ";", "gcc_assert", "(", "CONST_INT_P", "(", "el", ")", ")", ";", "elpart", "=", "INTVAL", "(", "el", ")", ";", "for", "(", "int", "j", "=", "<NUM_LIT>", ";", "j", "<", "repeat", ";", "j", "++", ")", "hi_val", "|=", "elpart", "<<", "(", "i", "*", "repeat", "+", "j", ")", ";", "}"], "ground_truth": ["return", "gen_int_mode", "(", "hi_val", ",", "HImode", ")", ";"], "File": "arm", "Func": "mve_bool_vec_to_const", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7922, "Length": 83, "Cover_Rate": 0.7410714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "emitLEAzzi", "(", "MCStreamer", "&", "OutStreamer", ",", "MCOperand", "&", "Imm", ",", "MCOperand", "&", "RD", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "MCInst", "LEAInst", ";", "LEAInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "LEAInst", ".", "addOperand", "(", "RD", ")", ";"], "ground_truth": ["LEAInst", ".", "addOperand", "(", "Imm", ")", ";"], "File": "VEAsmPrinter6", "Func": "emitLEAzzi", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7923, "Length": 46, "Cover_Rate": 0.7931034482758621, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "aarch64_evpc_zip", "(", "d", ")", ")", "return", "true", ";", "else", "if", "(", "aarch64_evpc_uzp", "(", "d", ")", ")", "return", "true", ";", "else", "if", "(", "aarch64_evpc_trn", "(", "d", ")", ")", "return", "true", ";", "else", "if", "(", "aarch64_evpc_sel", "(", "d", ")", ")", "return", "true", ";", "if", "(", "d", "->", "vec_flags", "==", "VEC_SVE_DATA", ")", "return", "aarch64_evpc_sve_tbl", "(", "d", ")", ";"], "ground_truth": ["else", "if", "(", "d", "->", "vec_flags", "==", "VEC_ADVSIMD", ")", "return", "aarch64_evpc_tbl", "(", "d", ")", ";"], "File": "aarch64", "Func": "aarch64_expand_vec_perm_const_1", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7924, "Length": 73, "Cover_Rate": 0.3476190476190476, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "uint64_t", "Mask", "=", "V", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "const", "SmallVector", "<", "ValueBit", ",", "<NUM_LIT>", ">", "*", "LHSBits", ";", "std", "::", "tie", "(", "Interesting", ",", "LHSBits", ")", "=", "getValueBits", "(", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "NumBits", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumBits", ";", "++", "i", ")", "if", "(", "(", "(", "Mask", ">>", "i", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "Bits", "[", "i", "]", "=", "(", "*", "LHSBits", ")", "[", "i", "]", ";", "else", "Bits", "[", "i", "]", "=", "ValueBit", "(", "ValueBit", "::", "ConstZero", ")", ";", "return", "std", "::", "make_pair", "(", "Interesting", ",", "&", "Bits", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "{", "const", "auto", "&", "LHSBits", "=", "*", "getValueBits", "(", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "NumBits", ")", ".", "second", ";", "const", "auto", "&", "RHSBits", "=", "*", "getValueBits", "(", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "NumBits", ")", ".", "second", ";", "bool", "AllDisjoint", "=", "true", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumBits", ";", "++", "i", ")", "if", "(", "LHSBits", "[", "i", "]", ".", "isZero", "(", ")", ")", "Bits", "[", "i", "]", "=", "RHSBits", "[", "i", "]", ";", "else", "if", "(", "RHSBits", "[", "i", "]", ".", "isZero", "(", ")", ")", "Bits", "[", "i", "]", "=", "LHSBits", "[", "i", "]", ";", "else", "{", "AllDisjoint", "=", "false", ";", "break", ";", "}", "if", "(", "!", "AllDisjoint", ")", "break", ";", "return", "std", "::", "make_pair", "(", "Interesting", "=", "true", ",", "&", "Bits", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "if", "(", "V", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", "||", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", "break", ";", "const", "SmallVector", "<", "ValueBit", ",", "<NUM_LIT>", ">", "*", "LHSBits", ";", "const", "unsigned", "NumOperandBits", "=", "<NUM_LIT>", ";", "std", "::", "tie", "(", "Interesting", ",", "LHSBits", ")", "=", "getValueBits", "(", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "NumOperandBits", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumOperandBits", ";", "++", "i", ")", "Bits", "[", "i", "]", "=", "(", "*", "LHSBits", ")", "[", "i", "]", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "NumOperandBits", ";", "i", "<", "NumBits", ";", "++", "i", ")", "Bits", "[", "i", "]", "=", "ValueBit", "(", "ValueBit", "::", "ConstZero", ")", ";"], "File": "PPCISelDAGToDAG104", "Func": "getValueBits", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7925, "Length": 386, "Cover_Rate": 0.4312849162011173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "DestOffset", "=", "BBInfo", "[", "DestBB", "->", "getNumber", "(", ")", "]", ".", "Offset", ";", "if", "(", "BrOffset", "<", "DestOffset", "&&", "(", "DestOffset", "-", "BrOffset", ")", "<=", "<NUM_LIT>", ")", "{", "MachineBasicBlock", "::", "iterator", "CmpMI", "=", "Br", ".", "MI", ";", "if", "(", "CmpMI", "!=", "Br", ".", "MI", "->", "getParent", "(", ")", "->", "begin", "(", ")", ")", "{", "--", "CmpMI", ";", "if", "(", "CmpMI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "unsigned", "Reg", "=", "CmpMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Pred", "=", "getInstrPredicate", "(", "*", "CmpMI", ",", "PredReg", ")", ";", "if", "(", "Pred", "==", "<STR_LIT>", "&&", "CmpMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", "&&", "is<ISA_LIT>LowRegister", "(", "Reg", ")", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "Br", ".", "MI", "->", "getParent", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "CmpMI", "<<", "<STR_LIT>", "<<", "*", "Br", ".", "MI", ")", ";"], "ground_truth": ["MachineInstr", "*", "NewBR", "=", "BuildMI", "(", "*", "MBB", ",", "CmpMI", ",", "Br", ".", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Reg", ")", ".", "addMBB", "(", "DestBB", ",", "Br", ".", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getTargetFlags", "(", ")", ")", ";"], "File": "ARMConstantIslandPass3", "Func": "optimizeThumb2Branches", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7926, "Length": 199, "Cover_Rate": 0.31687898089171973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PassConfig", "::", "addPreRegBankSelect", "(", ")", "{"], "ground_truth": ["bool", "IsOptNone", "=", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ";"], "File": "AArch64TargetMachine21", "Func": "addPreRegBankSelect", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7927, "Length": 18, "Cover_Rate": 0.33962264150943394, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "LowerVectorINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "if", "(", "isUnsupportedFloatingType", "(", "VT", ")", ")", "{", "RTLIB", "::", "Libcall", "LC", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "LC", "=", "RTLIB", "::", "getSINTTOFP", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "else", "LC", "=", "RTLIB", "::", "getUINTTOFP", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "MakeLibCallOptions", "CallOptions", ";"], "ground_truth": ["return", "makeLibCall", "(", "DAG", ",", "LC", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "CallOptions", ",", "SDLoc", "(", "Op", ")", ")", ".", "first", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerINT_TO_FP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7928, "Length": 121, "Cover_Rate": 0.8013245033112583, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_hsub_ps", "(", "__m128", "__X", ",", "__m128", "__Y", ")", "{", "__vector", "unsigned", "char", "xform2", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "__vector", "unsigned", "char", "xform1", "=", "{"], "ground_truth": ["<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";"], "File": "pmmintrin", "Func": "_mm_hsub_ps", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7929, "Length": 100, "Cover_Rate": 0.7246376811594203, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "I", "=", "MRI", ".", "use_begin", "(", "DstReg", ")", ",", "E", "=", "MRI", ".", "use_end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "MachineInstr", "&", "UseMI", "=", "*", "I", "->", "getParent", "(", ")", ";", "if", "(", "!", "canReadVGPR", "(", "UseMI", ",", "I", ".", "getOperandNo", "(", ")", ")", ")", "{", "Worklist", ".", "insert", "(", "&", "UseMI", ")", ";"], "ground_truth": ["do", "{"], "File": "SIInstrInfo (2)", "Func": "addUsersToMoveToVALUWorklist", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7930, "Length": 64, "Cover_Rate": 0.5765765765765766, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_vpcomgeb", "(", "(", "__v16qi", ")", "__A", ",", "(", "__v16qi", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "xopintrin", "Func": "_mm_comge_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7931, "Length": 18, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "MVETPAndVPTOptimisationsPass", "Func": "CanHaveSwappedOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7932, "Length": 36, "Cover_Rate": 0.4090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getPointerSize", "(", ")", "const", "{"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "TeakAsmBackend", "Func": "getPointerSize", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7933, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "K0", ")", "return", "SDValue", "(", ")", ";", "APFloat", "::", "cmpResult", "Cmp", "=", "K0", "->", "getValueAPF", "(", ")", ".", "compare", "(", "K1", "->", "getValueAPF", "(", ")", ")", ";", "if", "(", "Cmp", "==", "APFloat", "::", "cmpGreaterThan", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "Op0", ".", "getValueType", "(", ")", ";", "if", "(", "Subtarget", "->", "enableDX10Clamp", "(", ")", ")", "{", "if", "(", "K1", "->", "isExactlyValue", "(", "<NUM_LIT>", ")", "&&", "K0", "->", "isExactlyValue", "(", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VT", ",", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "VT", "==", "<STR_LIT>", "||", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", "->", "hasMed3_16", "(", ")", ")", ")", "{", "SDValue", "Var", "=", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "isKnownNeverSNan", "(", "DAG", ",", "Var", ")", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "K0", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Var", ",", "SDValue", "(", "K0", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "K1", ",", "<NUM_LIT>", ")", ")", ";"], "File": "SIISelLowering105", "Func": "performFPMed3ImmCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7934, "Length": 174, "Cover_Rate": 0.7131147540983607, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Ty", ".", "getScalarSizeInBits", "(", ")", ")", "{", "case", "<NUM_LIT>", ":", "return", "isFMAFasterThanFMulAndFAdd", "(", "MF", ",", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":"], "ground_truth": ["return", "isFMAFasterThanFMulAndFAdd", "(", "MF", ",", "<STR_LIT>", ")", ";"], "File": "SIISelLowering10", "Func": "isFMAFasterThanFMulAndFAdd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7935, "Length": 31, "Cover_Rate": 0.4305555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "RISCVDisassembler", "Func": "DecodeFPR32RegisterClass", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7936, "Length": 18, "Cover_Rate": 0.3103448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "memset", "(", "context", ",", "<NUM_LIT>", ",", "sizeof", "(", "struct", "_Unwind_Context", ")", ")", ";", "context", "->", "bsp", "=", "context", "->", "regstk_top", "=", "(", "unsigned", "long", ")", "bsp", ";", "context", "->", "psp", "=", "(", "unsigned", "long", ")", "psp", ";", "context", "->", "rp", "=", "(", "unsigned", "long", ")", "rp", ";", "asm", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "context", "->", "sp", ")", ")", ";", "asm", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "context", "->", "pr", ")", ")", ";", "context", "->", "pri_unat_loc", "=", "&", "context", "->", "initial_unat", ";", "if", "(", "uw_frame_state_for", "(", "context", ",", "&", "fs", ")", "!=", "_URC_NO_REASON", ")", "abort", "(", ")", ";"], "ground_truth": ["uw_update_context", "(", "context", ",", "&", "fs", ")", ";"], "File": "unwind-ia64", "Func": "uw_init_context_1", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7937, "Length": 104, "Cover_Rate": 0.7027027027027027, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "override", "{", "return", "&", "DL", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget102", "Func": "getDataLayout", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7938, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op0", "->", "getNumOperands", "(", ")", "<=", "<NUM_LIT>", ")", "return", ";", "Kernel", ".", "mLanguage", "=", "<STR_LIT>", ";", "Kernel", ".", "mLanguageVersion", ".", "push_back", "(", "mdconst", "::", "extract", "<", "ConstantInt", ">", "(", "Op0", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", ";", "Kernel", ".", "mLanguageVersion", ".", "push_back", "(", "mdconst", "::", "extract", "<", "ConstantInt", ">", "(", "Op0", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCodeObjectMetadataStreamer", "Func": "emitKernelLanguage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7939, "Length": 71, "Cover_Rate": 0.5378787878787878, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", "||", "RegInfo", "->", "hasStackRealignment", "(", "MF", ")", "||", "MFI", ".", "hasVarSizedObjects", "(", ")", "||", "MFI", ".", "isFrameAddressTaken", "(", ")", ";"], "ground_truth": ["}"], "File": "VEFrameLowering5", "Func": "hasFP", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7940, "Length": 45, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Fma2", "=", "B", ".", "buildFMA", "(", "S64", ",", "NegDivScale0", ",", "Fma1", ",", "One", ",", "Flags", ")", ";", "auto", "DivScale1", "=", "B", ".", "buildIntrinsic", "(", "<STR_LIT>", ",", "{", "S64", ",", "S1", "}", ",", "false", ")", ".", "addUse", "(", "LHS", ")", ".", "addUse", "(", "RHS", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "auto", "Fma3", "=", "B", ".", "buildFMA", "(", "S64", ",", "Fma1", ",", "Fma2", ",", "Fma1", ",", "Flags", ")", ";", "auto", "Mul", "=", "B", ".", "buildFMul", "(", "S64", ",", "DivScale1", ".", "getReg", "(", "<NUM_LIT>", ")", ",", "Fma3", ",", "Flags", ")", ";", "auto", "Fma4", "=", "B", ".", "buildFMA", "(", "S64", ",", "NegDivScale0", ",", "Mul", ",", "DivScale1", ".", "getReg", "(", "<NUM_LIT>", ")", ",", "Flags", ")", ";", "Register", "Scale", ";", "if", "(", "!", "ST", ".", "hasUsableDivScaleConditionOutput", "(", ")", ")", "{", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "auto", "NumUnmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "LHS", ")", ";", "auto", "DenUnmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "RHS", ")", ";", "auto", "Scale0Unmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "DivScale0", ")", ";", "auto", "Scale1Unmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "DivScale1", ")", ";", "auto", "CmpNum", "=", "B", ".", "buildICmp", "(", "ICmpInst", "::", "ICMP_EQ", ",", "S1", ",", "NumUnmerge", ".", "getReg", "(", "<NUM_LIT>", ")", ",", "Scale1Unmerge", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "auto", "CmpDen", "=", "B", ".", "buildICmp", "(", "ICmpInst", "::", "ICMP_EQ", ",", "S1", ",", "DenUnmerge", ".", "getReg", "(", "<NUM_LIT>", ")", ",", "Scale0Unmerge", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "Scale", "=", "B", ".", "buildXor", "(", "S1", ",", "CmpNum", ",", "CmpDen", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "}", "else", "{"], "ground_truth": ["Scale", "=", "DivScale1", ".", "getReg", "(", "<NUM_LIT>", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeFDIV64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7941, "Length": 275, "Cover_Rate": 0.4358161648177496, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Node", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "{", "assert", "(", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", ")", ";", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Node", ")", "->", "getIndex", "(", ")", ";", "SDValue", "TFI", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "<STR_LIT>", ")", ";", "if", "(", "Node", "->", "hasOneUse", "(", ")", ")", "return", "CurDAG", "->", "SelectNodeTo", "(", "Node", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "TFI", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "return", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "TFI", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "}", "case", "<STR_LIT>", ":", "if", "(", "SDNode", "*", "ResNode", "=", "SelectIndexedLoad", "(", "Node", ")", ")", "return", "ResNode", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "SDNode", "*", "ResNode", "=", "SelectIndexedBinOp", "(", "Node", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", "return", "ResNode", ";", "else", "if", "(", "SDNode", "*", "ResNode", "=", "SelectIndexedBinOp", "(", "Node", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", "return", "ResNode", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "SDNode", "*", "ResNode", "=", "SelectIndexedBinOp", "(", "Node", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", "return", "ResNode", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "SDNode", "*", "ResNode", "=", "SelectIndexedBinOp", "(", "Node", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", "return", "ResNode", ";", "else", "if", "(", "SDNode", "*", "ResNode", "=", "SelectIndexedBinOp", "(", "Node", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", "return", "ResNode", ";", "break", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "TLCS900ISelDAGToDAG", "Func": "Select", "Target": "TLCS900", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7942, "Length": 310, "Cover_Rate": 0.47040971168437024, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "__v4si", "__zero", "=", "{", "<NUM_LIT>", "}", ";", "const", "__vector", "__bool", "int", "__boolmask", "=", "vec_cmplt", "(", "(", "__v4si", ")", "__mask", ",", "__zero", ")", ";", "return", "(", "__m128", ")", "vec_sel", "(", "(", "__v4su", ")", "__A", ",", "(", "__v4su", ")", "__B", ",", "(", "__v4su", ")", "__boolmask", ")", ";"], "ground_truth": ["}"], "File": "smmintrin2", "Func": "_mm_blendv_ps", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7943, "Length": 47, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "cfun", "->", "machine", "->", "naked_p", "&&", "(", "cfun", "->", "machine", "->", "va_args_size", "==", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "nds322", "Func": "nds32_can_use_return_insn", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7944, "Length": 20, "Cover_Rate": 0.5882352941176471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "OR1KISelLowering1", "Func": "getTargetNodeName", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7945, "Length": 42, "Cover_Rate": 0.358974358974359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "__v16qu", "__zeros", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";"], "ground_truth": ["if", "(", "_imm5", "<", "<NUM_LIT>", ")", "__result", "=", "vec_sld", "(", "(", "__v16qu", ")", "__A", ",", "__zeros", ",", "_imm5", ")", ";"], "File": "emmintrin2", "Func": "_mm_slli_si128", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7946, "Length": 58, "Cover_Rate": 0.5087719298245614, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "TempValLoc", "=", "ValVT", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "ValToCopy", "=", "DAG", ".", "getBitcast", "(", "TempValLoc", ",", "ValArg", ")", ";", "if", "(", "ValLoc", "==", "<STR_LIT>", ")", "ValToCopy", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "Dl", ",", "ValLoc", ",", "ValToCopy", ")", ";", "return", "ValToCopy", ";", "}", "if", "(", "(", "ValVT", "==", "<STR_LIT>", "&&", "ValLoc", "==", "<STR_LIT>", ")", "||", "(", "ValVT", "==", "<STR_LIT>", "&&", "ValLoc", "==", "<STR_LIT>", ")", ")", "{", "return", "DAG", ".", "getBitcast", "(", "ValLoc", ",", "ValArg", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)5", "Func": "lowerMasksToReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7947, "Length": 82, "Cover_Rate": 0.3565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MachineInstr", "*", "LookThroughCOPY", "(", "MachineInstr", "*", "MI", ",", "MachineRegisterInfo", "*", "MRI", ")", "{", "while", "(", "MI", "&&", "MI", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "COPY", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ".", "isVirtual", "(", ")", ")", "MI", "=", "MRI", "->", "getVRegDef", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["return", "MI", ";"], "File": "MVETPAndVPTOptimisationsPass", "Func": "LookThroughCOPY", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7948, "Length": 64, "Cover_Rate": 0.9846153846153847, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "OutContext", ".", "GetOrCreateSymbol", "(", "Twine", "(", "getDataLayout", "(", ")", ".", "getPrivateGlobalPrefix", "(", ")", ")", "+", "<STR_LIT>", "+", "Twine", "(", "getFunctionNumber", "(", ")", ")", "+", "<STR_LIT>", "+", "Twine", "(", "CPID", ")", ")", ";"], "ground_truth": ["}"], "File": "ARM64AsmPrinter", "Func": "GetCPISymbol", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7949, "Length": 34, "Cover_Rate": 0.37362637362637363, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "def_builtin", "(", "<STR_LIT>", ",", "CODE_FOR_ldfsr", ",", "SPARC_BUILTIN_LDFSR", ",", "ftype", ")", ";"], "ground_truth": ["def_builtin", "(", "<STR_LIT>", ",", "CODE_FOR_stfsr", ",", "SPARC_BUILTIN_STFSR", ",", "ftype", ")", ";"], "File": "sparc", "Func": "sparc_fpu_init_builtins", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7950, "Length": 22, "Cover_Rate": 0.4888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TII", "=", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "Modified", "|=", "expandMBB", "(", "MBB", ")", ";", "return", "Modified", ";"], "ground_truth": ["}"], "File": "AArch64ExpandPseudoInsts", "Func": "runOnMachineFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7951, "Length": 44, "Cover_Rate": 0.8148148148148148, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_s8_s16", "(", "int16x8_t", "__a", ")", "{", "return", "(", "int8x16_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vreinterpretq_s8_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7952, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_cvttph_epi32", "(", "__m256i", "__A", ",", "__mmask8", "__B", ",", "__m128h", "__C", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_vcvttph2dq256_mask", "(", "__C", ",", "(", "__v8si", ")", "__A", ",", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16vlintrin", "Func": "_mm256_mask_cvttph_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7953, "Length": 42, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "if", "(", "AM", ".", "HasBaseReg", "&&", "AM", ".", "BaseOffs", ")", "return", "false", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "AM", ".", "HasBaseReg", "||", "AM", ".", "BaseOffs", ")", "return", "false", ";", "break", ";", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "PPCISelLowering107", "Func": "isLegalAddressingMode", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7954, "Length": 42, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "TFmode", "&&", "!", "TARGET_HARD_QUAD", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "sparc_emit_float_lib_cmp", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "}", "code", "=", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "x", "=", "operands", "[", "<NUM_LIT>", "]", ";", "y", "=", "operands", "[", "<NUM_LIT>", "]", ";", "if", "(", "code", "==", "EQ", ")", "{", "if", "(", "GET_MODE", "(", "x", ")", "==", "SImode", ")", "{", "rtx", "pat", ";", "if", "(", "TARGET_ARCH64", ")", "pat", "=", "gen_seqsidi_special", "(", "operands", "[", "<NUM_LIT>", "]", ",", "x", ",", "y", ")", ";", "else", "pat", "=", "gen_seqsisi_special", "(", "operands", "[", "<NUM_LIT>", "]", ",", "x", ",", "y", ")", ";", "emit_insn", "(", "pat", ")", ";", "return", "true", ";", "}", "else", "if", "(", "GET_MODE", "(", "x", ")", "==", "DImode", ")", "{", "rtx", "pat", "=", "gen_seqdi_special", "(", "operands", "[", "<NUM_LIT>", "]", ",", "x", ",", "y", ")", ";", "emit_insn", "(", "pat", ")", ";", "return", "true", ";", "}", "}", "if", "(", "code", "==", "NE", ")", "{", "if", "(", "GET_MODE", "(", "x", ")", "==", "SImode", ")", "{", "rtx", "pat", ";", "if", "(", "TARGET_ARCH64", ")", "pat", "=", "gen_snesidi_special", "(", "operands", "[", "<NUM_LIT>", "]", ",", "x", ",", "y", ")", ";", "else", "pat", "=", "gen_snesisi_special", "(", "operands", "[", "<NUM_LIT>", "]", ",", "x", ",", "y", ")", ";", "emit_insn", "(", "pat", ")", ";", "return", "true", ";", "}", "else", "if", "(", "GET_MODE", "(", "x", ")", "==", "DImode", ")", "{", "rtx", "pat", ";", "if", "(", "TARGET_VIS3", ")", "pat", "=", "gen_snedi_special_vis3", "(", "operands", "[", "<NUM_LIT>", "]", ",", "x", ",", "y", ")", ";", "else", "pat", "=", "gen_snedi_special", "(", "operands", "[", "<NUM_LIT>", "]", ",", "x", ",", "y", ")", ";", "emit_insn", "(", "pat", ")", ";", "return", "true", ";", "}", "}", "if", "(", "TARGET_V9", "&&", "TARGET_ARCH64", "&&", "GET_MODE", "(", "x", ")", "==", "DImode", "&&", "!", "(", "TARGET_VIS3", "&&", "(", "code", "==", "GTU", "||", "code", "==", "LTU", ")", ")", "&&", "gen_v9_scc", "(", "operands", "[", "<NUM_LIT>", "]", ",", "code", ",", "x", ",", "y", ")", ")", "return", "true", ";", "if", "(", "code", "==", "GTU", "||", "code", "==", "LEU", ")", "{", "if", "(", "(", "GET_CODE", "(", "x", ")", "==", "REG", "||", "GET_CODE", "(", "x", ")", "==", "SUBREG", ")", "&&", "(", "GET_CODE", "(", "y", ")", "==", "REG", "||", "GET_CODE", "(", "y", ")", "==", "SUBREG", ")", ")", "{", "tem", "=", "x", ";", "x", "=", "y", ";", "y", "=", "tem", ";", "code", "=", "swap_condition", "(", "code", ")", ";", "}", "}", "if", "(", "code", "==", "LTU", "||", "(", "!", "TARGET_VIS3", "&&", "code", "==", "GEU", ")", ")", "{", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "gen_rtx_fmt_ee", "(", "code", ",", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ",", "gen_compare_reg_1", "(", "code", ",", "x", ",", "y", ")", ",", "const0_rtx", ")", ")", ")", ";", "return", "true", ";", "}", "if", "(", "TARGET_V9", "&&", "gen_v9_scc", "(", "operands", "[", "<NUM_LIT>", "]", ",", "code", ",", "x", ",", "y", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "sparc4", "Func": "emit_scc_insn", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7955, "Length": 508, "Cover_Rate": 0.9584905660377359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "void", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_store_pd1", "(", "double", "*", "__P", ",", "__m128d", "__A", ")", "{", "_mm_store1_pd", "(", "__P", ",", "__A", ")", ";"], "ground_truth": ["}"], "File": "emmintrin4", "Func": "_mm_store_pd1", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7956, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "cast", "<", "AtomicSDNode", ">", "(", "Op", ")", "->", "getOrdering", "(", ")", "<=", "Monotonic", ")", "return", "Op", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "SparcISelLowering", "Func": "LowerATOMIC_LOAD_STORE", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7957, "Length": 25, "Cover_Rate": 0.6756756756756757, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MachineFrameInfo", "*", "FFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineRegisterInfo", "&", "RI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "unsigned", "MaxAlign", "=", "calculateMaxStackAlignment", "(", "FFI", ")", ";", "for", "(", "unsigned", "RegNum", "=", "TargetRegisterInfo", "::", "FirstVirtualRegister", ";"], "ground_truth": ["RegNum", "<", "RI", ".", "getLastVirtReg", "(", ")", ";", "++", "RegNum", ")", "MaxAlign", "=", "std", "::", "max", "(", "MaxAlign", ",", "RI", ".", "getRegClass", "(", "RegNum", ")", "->", "getAlignment", "(", ")", ")", ";"], "File": "X86RegisterInfo33", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7958, "Length": 77, "Cover_Rate": 0.875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "hashval_t", "hash", "(", "tree", "t", ")", "{", "return", "htab_hash_pointer", "(", "t", ")", ";"], "ground_truth": ["}"], "File": "nvptx", "Func": "hash", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 7959, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "insn", "=", "gen_rtx_PLUS", "(", "SImode", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "fp_offset", ")", ")", ";", "insn", "=", "gen_rtx_SET", "(", "SImode", ",", "ip_rtx", ",", "insn", ")", ";", "}", "else", "insn", "=", "gen_movsi", "(", "ip_rtx", ",", "stack_pointer_rtx", ")", ";", "insn", "=", "emit_insn", "(", "insn", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}", "if", "(", "args_to_push", ")", "{", "if", "(", "cfun", "->", "machine", "->", "uses_anonymous_args", ")", "insn", "=", "emit_multi_reg_push", "(", "(", "<NUM_LIT>", ">>", "(", "args_to_push", "/", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ")", ";", "else", "insn", "=", "emit_insn", "(", "gen_addsi3", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "-", "args_to_push", ")", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}", "if", "(", "(", "func_type", "==", "ARM_FT_ISR", "||", "func_type", "==", "ARM_FT_FIQ", ")", "&&", "(", "live_regs_mask", "&", "(", "<NUM_LIT>", "<<", "LR_REGNUM", ")", ")", "!=", "<NUM_LIT>", "&&", "!", "frame_pointer_needed", ")", "emit_insn", "(", "gen_rtx_SET", "(", "SImode", ",", "gen_rtx_REG", "(", "SImode", ",", "LR_REGNUM", ")", ",", "gen_rtx_PLUS", "(", "SImode", ",", "gen_rtx_REG", "(", "SImode", ",", "LR_REGNUM", ")", ",", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ")", ")", ")", ";", "if", "(", "live_regs_mask", ")", "{", "insn", "=", "emit_multi_reg_push", "(", "live_regs_mask", ")", ";", "saved_regs", "+=", "bit_count", "(", "live_regs_mask", ")", "*", "<NUM_LIT>", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}", "if", "(", "TARGET_IWMMXT", ")", "for", "(", "reg", "=", "LAST_IWMMXT_REGNUM", ";", "reg", ">=", "FIRST_IWMMXT_REGNUM", ";", "reg", "--", ")", "if", "(", "regs_ever_live", "[", "reg", "]", "&&", "!", "call_used_regs", "[", "reg", "]", ")", "{", "insn", "=", "gen_rtx_PRE_DEC", "(", "V2SImode", ",", "stack_pointer_rtx", ")", ";", "insn", "=", "gen_frame_mem", "(", "V2SImode", ",", "insn", ")", ";", "insn", "=", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "insn", ",", "gen_rtx_REG", "(", "V2SImode", ",", "reg", ")", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "saved_regs", "+=", "<NUM_LIT>", ";", "}", "if", "(", "!", "IS_VOLATILE", "(", "func_type", ")", ")", "{", "int", "start_reg", ";", "if", "(", "arm_fpu_arch", "==", "FPUTYPE_FPA_EMU2", ")", "{", "for", "(", "reg", "=", "LAST_FPA_REGNUM", ";", "reg", ">=", "FIRST_FPA_REGNUM", ";", "reg", "--", ")", "if", "(", "regs_ever_live", "[", "reg", "]", "&&", "!", "call_used_regs", "[", "reg", "]", ")", "{", "insn", "=", "gen_rtx_PRE_DEC", "(", "XFmode", ",", "stack_pointer_rtx", ")", ";", "insn", "=", "gen_frame_mem", "(", "XFmode", ",", "insn", ")", ";", "insn", "=", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "insn", ",", "gen_rtx_REG", "(", "XFmode", ",", "reg", ")", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "saved_regs", "+=", "<NUM_LIT>", ";", "}", "}", "else", "{", "start_reg", "=", "LAST_FPA_REGNUM", ";", "for", "(", "reg", "=", "LAST_FPA_REGNUM", ";", "reg", ">=", "FIRST_FPA_REGNUM", ";", "reg", "--", ")", "{", "if", "(", "regs_ever_live", "[", "reg", "]", "&&", "!", "call_used_regs", "[", "reg", "]", ")", "{", "if", "(", "start_reg", "-", "reg", "==", "<NUM_LIT>", ")", "{", "insn", "=", "emit_sfm", "(", "reg", ",", "<NUM_LIT>", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "saved_regs", "+=", "<NUM_LIT>", ";", "start_reg", "=", "reg", "-", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "arm3", "Func": "arm_expand_prologue", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7960, "Length": 443, "Cover_Rate": 0.34663536776212833, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "NumV2Elements", "=", "count_if", "(", "Mask", ",", "[", "]", "(", "int", "M", ")", "{", "return", "M", ">=", "<NUM_LIT>", ";", "}", ")", ";", "if", "(", "NumV2Elements", "==", "<NUM_LIT>", ")", "{", "if", "(", "SDValue", "Broadcast", "=", "lowerVectorShuffleAsBroadcast", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Broadcast", ";", "const", "int", "UnpackLoMask", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "const", "int", "UnpackHiMask", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "if", "(", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "Mask", "=", "UnpackLoMask", ";", "else", "if", "(", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "Mask", "=", "UnpackHiMask", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "Mask", ",", "DL", ",", "DAG", ")", ")", ";", "}", "if", "(", "SDValue", "Shift", "=", "lowerVectorShuffleAsShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "NumV2Elements", "==", "<NUM_LIT>", ")", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleAsElementInsertion", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";", "bool", "IsBlendSupported", "=", "Subtarget", ".", "hasSSE41", "(", ")", ";", "if", "(", "IsBlendSupported", ")", "if", "(", "SDValue", "Blend", "=", "lowerVectorShuffleAsBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "SDValue", "Masked", "=", "lowerVectorShuffleAsBitMask", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "DAG", ")", ")", "return", "Masked", ";", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "Subtarget", ".", "hasSSSE3", "(", ")", ")", "{", "if", "(", "Subtarget", ".", "hasVLX", "(", ")", ")", "if", "(", "SDValue", "Rotate", "=", "lowerVectorShuffleAsRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "SDValue", "Rotate", "=", "lowerVectorShuffleAsByteRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "}", "if", "(", "!", "isSingleSHUFPSMask", "(", "Mask", ")", ")", "{"], "ground_truth": ["if", "(", "IsBlendSupported", ")", "return", "lowerVectorShuffleAsDecomposedShuffleBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ";"], "File": "X86ISelLowering", "Func": "lowerV4I32VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7961, "Length": 406, "Cover_Rate": 0.651685393258427, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "Thumb1RegisterInfo", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "if", "(", "!", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "MachineInstr", "*", "Old", "=", "I", ";", "DebugLoc", "dl", "=", "Old", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Amount", "=", "Old", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "Amount", "!=", "<NUM_LIT>", ")", "{", "unsigned", "Align", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", "->", "getStackAlignment", "(", ")", ";", "Amount", "=", "(", "Amount", "+", "Align", "-", "<NUM_LIT>", ")", "/", "Align", "*", "Align", ";", "unsigned", "Opc", "=", "Old", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "{", "emitSPUpdate", "(", "MBB", ",", "I", ",", "TII", ",", "dl", ",", "*", "this", ",", "-", "Amount", ")", ";", "}", "else", "{"], "ground_truth": ["assert", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", ";"], "File": "Thumb1RegisterInfo13", "Func": "eliminateCallFramePseudoInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7962, "Length": 147, "Cover_Rate": 0.8076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "flag_pic", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ia64", "Func": "ia64_reloc_rw_mask", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7963, "Length": 8, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcaddq_rot90_m_uv4si", "(", "__arm_vuninitializedq_u32", "(", ")", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcaddq_rot90_x_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7964, "Length": 15, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "AddrOffset", "=", "<STR_LIT>", "(", "Desc", ".", "TSFlags", ")", ";", "if", "(", "AddrOffset", ">=", "<NUM_LIT>", ")", "{", "AddrOffset", "+=", "<STR_LIT>", "(", "Desc", ")", ";", "MachineOperand", "&", "p", "=", "MI", "->", "getOperand", "(", "AddrOffset", "+", "<STR_LIT>", ")", ";", "if", "(", "p", ".", "isReg", "(", ")", "&&", "p", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ")", "{", "seekLEAFixup", "(", "p", ",", "I", ",", "MFI", ")", ";"], "ground_truth": ["}"], "File": "X86FixupLEAs48", "Func": "processInstruction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7965, "Length": 64, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Amount", "/=", "<NUM_LIT>", ";", "bool", "isU6", "=", "isImmU6", "(", "Amount", ")", ";", "if", "(", "!", "isU6", "&&", "!", "isImmU16", "(", "Amount", ")", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "Amount", "<<", "<STR_LIT>", ";", "llvm_unreachable", "(", "<NUM_LIT>", ")", ";", "}", "MachineInstr", "*", "New", ";", "if", "(", "Old", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "int", "Opcode", "=", "isU6", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "New", "=", "BuildMI", "(", "MF", ",", "Old", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "Opcode", ")", ")", ".", "addImm", "(", "Amount", ")", ";", "}", "else", "{", "assert", "(", "Old", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "int", "Opcode", "=", "isU6", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "New", "=", "BuildMI", "(", "MF", ",", "Old", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "<STR_LIT>", ")", ".", "addImm", "(", "Amount", ")", ";", "}", "MBB", ".", "insert", "(", "I", ",", "New", ")", ";", "}", "}"], "ground_truth": ["MBB", ".", "erase", "(", "I", ")", ";"], "File": "XCoreRegisterInfo19", "Func": "eliminateCallFramePseudoInstr", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7966, "Length": 158, "Cover_Rate": 0.5524475524475524, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "X87_FLOAT_MODE_P", "(", "mode", ")", "&&", "TARGET_FLOAT_RETURNS_IN_80387", ")", "regno", "=", "FIRST_FLOAT_REG", ";", "else", "regno", "=", "AX_REG", ";", "if", "(", "(", "fn", "||", "fntype", ")", "&&", "(", "mode", "==", "SFmode", "||", "mode", "==", "DFmode", ")", ")", "{", "int", "sse_level", "=", "ix86_function_sseregparm", "(", "fntype", ",", "fn", ",", "false", ")", ";", "if", "(", "(", "sse_level", ">=", "<NUM_LIT>", "&&", "mode", "==", "SFmode", ")", "||", "(", "sse_level", "==", "<NUM_LIT>", "&&", "mode", "==", "DFmode", ")", ")", "regno", "=", "FIRST_SSE_REG", ";"], "ground_truth": ["}"], "File": "i3864", "Func": "function_value_32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7967, "Length": 77, "Cover_Rate": 0.39487179487179486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "REG_P", "(", "reg", ")", ")", ";", "regno", "=", "REGNO", "(", "reg", ")", ";", "nregs", "=", "REG_NREGS", "(", "reg", ")", "/", "<NUM_LIT>", ";", "gcc_assert", "(", "VFP_REGNO_OK_FOR_DOUBLE", "(", "regno", ")", "||", "NEON_REGNO_OK_FOR_QUAD", "(", "regno", ")", ")", ";", "gcc_assert", "(", "VALID_NEON_DREG_MODE", "(", "mode", ")", "||", "VALID_NEON_QREG_MODE", "(", "mode", ")", "||", "VALID_NEON_STRUCT_MODE", "(", "mode", ")", ")", ";", "gcc_assert", "(", "MEM_P", "(", "mem", ")", ")", ";", "addr", "=", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", ")", "addr", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "switch", "(", "GET_CODE", "(", "addr", ")", ")", "{", "case", "POST_INC", ":", "if", "(", "nregs", ">", "<NUM_LIT>", ")", "{", "templ", "=", "<STR_LIT>", ";", "ops", "[", "<NUM_LIT>", "]", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "templ", "=", "<STR_LIT>", ";", "ops", "[", "<NUM_LIT>", "]", "=", "mem", ";", "}", "ops", "[", "<NUM_LIT>", "]", "=", "reg", ";", "break", ";", "case", "PRE_DEC", ":", "templ", "=", "<STR_LIT>", ";", "ops", "[", "<NUM_LIT>", "]", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "ops", "[", "<NUM_LIT>", "]", "=", "reg", ";", "break", ";", "case", "POST_MODIFY", ":", "gcc_unreachable", "(", ")", ";", "case", "REG", ":", "if", "(", "nregs", ">", "<NUM_LIT>", ")", "{", "if", "(", "nregs", ">", "<NUM_LIT>", ")", "templ", "=", "<STR_LIT>", ";"], "ground_truth": ["else", "templ", "=", "<STR_LIT>", ";"], "File": "arm7", "Func": "output_move_neon", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7968, "Length": 220, "Cover_Rate": 0.4198473282442748, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OldPacketMIs", "=", "CurrentPacketMIs", ";"], "ground_truth": ["VLIWPacketizerList", "::", "endPacket", "(", "MBB", ",", "MI", ")", ";"], "File": "HexagonVLIWPacketizer35", "Func": "endPacket", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7969, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmBackend", "*", "llvm", "::", "create<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "MCTargetOptions", "&", ")", "{", "return", "new", "<ISA_LIT>AsmBackend", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "BPFAsmBackend (2)1", "Func": "createBPFAsmBackend", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7970, "Length": 34, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "reload_completed", ")", "return", "<NUM_LIT>", ";", "if", "(", "regno", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "for", "(", "r", "=", "reg_save_b0", ";", "r", "<=", "reg_save_ar_lc", ";", "r", "++", ")", "if", "(", "regno", "==", "current_frame_info", ".", "r", "[", "r", "]", "||", "regno", "==", "emitted_frame_related_regs", "[", "r", "]", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ia64", "Func": "ia64_eh_uses", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7971, "Length": 55, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opcode", "=", "Op", ".", "getOpcode", "(", ")", ";", "if", "(", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "&&", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getScalarValueSizeInBits", "(", ")", "<=", "TruncSizeInBits", ")", "return", "true", ";", "return", "<STR_LIT>", "(", "Op", ".", "getNode", "(", ")", ")", ";", "}", ";", "auto", "TruncateArithmetic", "=", "[", "&", "]", "(", "SDValue", "N0", ",", "SDValue", "N1", ")", "{", "SDValue", "Trunc0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N0", ")", ";", "SDValue", "Trunc1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N1", ")", ";", "return", "DAG", ".", "getNode", "(", "SrcOpcode", ",", "DL", ",", "VT", ",", "Trunc0", ",", "Trunc1", ")", ";", "}", ";", "if", "(", "!", "Src", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "switch", "(", "SrcOpcode", ")", "{", "case", "<STR_LIT>", ":", "if", "(", "SrcVT", ".", "getScalarType", "(", ")", "==", "<STR_LIT>", "&&", "TLI", ".", "isOperationLegal", "(", "SrcOpcode", ",", "VT", ")", "&&", "!", "TLI", ".", "isOperationLegal", "(", "SrcOpcode", ",", "SrcVT", ")", ")", "return", "TruncateArithmetic", "(", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["LLVM_FALLTHROUGH", ";"], "File": "X86ISelLowering125", "Func": "combineTruncatedArithmetic", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7972, "Length": 202, "Cover_Rate": 0.42348008385744235, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MCExpr", "::", "Binary", ":", "{", "const", "MCBinaryExpr", "*", "BE", "=", "cast", "<", "MCBinaryExpr", ">", "(", "Value", ")", ";", "AddValueSymbolsImpl", "(", "BE", "->", "getLHS", "(", ")", ",", "Asm", ")", ";", "AddValueSymbolsImpl", "(", "BE", "->", "getRHS", "(", ")", ",", "Asm", ")", ";", "break", ";", "}", "case", "MCExpr", "::", "SymbolRef", ":"], "ground_truth": ["Asm", "->", "getOrCreateSymbolData", "(", "cast", "<", "MCSymbolRefExpr", ">", "(", "Value", ")", "->", "getSymbol", "(", ")", ")", ";"], "File": "AArch64MCExpr (2)", "Func": "AddValueSymbolsImpl", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7973, "Length": 66, "Cover_Rate": 0.4852941176470588, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_add_si64", "(", "__m64", "__m1", ",", "__m64", "__m2", ")", "{"], "ground_truth": ["return", "(", "__m1", "+", "__m2", ")", ";"], "File": "mmintrin", "Func": "_mm_add_si64", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7974, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "CM", "!=", "CodeModel", "::", "Small", "&&", "CM", "!=", "CodeModel", "::", "Large", ")", "{", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["X", "->", "InitMCCodeGenInfo", "(", "RM", ",", "CM", ",", "OL", ")", ";"], "File": "LEGMCTargetDesc2", "Func": "createLEGMCCodeGenInfo", "Target": "LEG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7975, "Length": 33, "Cover_Rate": 0.32673267326732675, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "ValVT", "==", "<STR_LIT>", "&&", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "!", "Subtarget", "->", "hasSSE2", "(", ")", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "if", "(", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", "||", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "isScalarFPTypeInSSEReg", "(", "VA", ".", "getValVT", "(", ")", ")", ")", "ValToCopy", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ValToCopy", ")", ";", "RetOps", ".", "push_back", "(", "ValToCopy", ")", ";", "continue", ";", "}", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", ")", "{", "if", "(", "ValVT", "==", "<STR_LIT>", ")", "{", "if", "(", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", "||", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", ")", "{", "ValToCopy", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "ValToCopy", ")", ";", "ValToCopy", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ValToCopy", ")", ";", "if", "(", "!", "Subtarget", "->", "hasSSE2", "(", ")", ")", "ValToCopy", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "ValToCopy", ")", ";", "}", "}", "}", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "ValToCopy", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}", "if", "(", "unsigned", "SRetReg", "=", "FuncInfo", "->", "getSRetReturnReg", "(", ")", ")", "{", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "SRetReg", ",", "getPointerTy", "(", "MF", ".", "getDataLayout", "(", ")", ")", ")", ";", "unsigned", "RetValReg", "=", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "!", "Subtarget", "->", "isTarget64BitILP32", "(", ")", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "RetValReg", ",", "Val", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "RetValReg", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ")", ";", "}", "RetOps", "[", "<NUM_LIT>", "]", "=", "Chain", ";", "if", "(", "Flag", ".", "getNode", "(", ")", ")", "RetOps", ".", "push_back", "(", "Flag", ")", ";"], "ground_truth": ["<STR_LIT>", "opcode", "=", "<STR_LIT>", ";"], "File": "X86ISelLowering (2)3", "Func": "LowerReturn", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7976, "Length": 356, "Cover_Rate": 0.40685714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "&", "MI", "=", "*", "I", ";", "if", "(", "!", "isSafeToFold", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "continue", ";", "unsigned", "OpSize", "=", "TII", "->", "getOpSize", "(", "MI", ",", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "OpToFold", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "bool", "FoldingImm", "=", "OpToFold", ".", "isImm", "(", ")", ";", "if", "(", "!", "FoldingImm", "&&", "!", "OpToFold", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "FoldingImm", "&&", "!", "TII", "->", "isInlineConstant", "(", "OpToFold", ",", "OpSize", ")", "&&", "!", "MRI", ".", "hasOneUse", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "continue", ";", "if", "(", "OpToFold", ".", "isReg", "(", ")", "&&", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "OpToFold", ".", "getReg", "(", ")", ")", ")", "continue", ";", "MachineOperand", "&", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Dst", ".", "isReg", "(", ")", "&&", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Dst", ".", "getReg", "(", ")", ")", ")", "continue", ";", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "CopiesToReplace", ";", "std", "::", "vector", "<", "FoldCandidate", ">", "FoldList", ";", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "Use", "=", "MRI", ".", "use_begin", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ",", "E", "=", "MRI", ".", "use_end", "(", ")", ";"], "ground_truth": ["Use", "!=", "E", ";", "++", "Use", ")", "{"], "File": "SIFoldOperands51", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7977, "Length": 211, "Cover_Rate": 0.42369477911646586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "ScalarVT", "=", "VT", ".", "getScalarType", "(", ")", ";", "if", "(", "(", "ScalarVT", "!=", "<STR_LIT>", "&&", "ScalarVT", "!=", "<STR_LIT>", ")", "||", "(", "!", "Subtarget", "->", "hasFMA", "(", ")", "&&", "!", "Subtarget", "->", "hasFMA4", "(", ")", "&&", "!", "Subtarget", "->", "hasAVX512", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "A", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "B", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "C", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["bool", "NegA", "=", "(", "A", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";"], "File": "X86ISelLowering1", "Func": "PerformFMACombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7978, "Length": 92, "Cover_Rate": 0.3205574912891986, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>ImagePseudoSourceValue", "(", "const", "<ISA_LIT>TargetMachine", "&", "TM", ")", ":", "<ISA_LIT>PseudoSourceValue", "(", "PSVImage", ",", "TM", ")", "{"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "AMDGPUImagePseudoSourceValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7979, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "MO", ".", "getImm", "(", ")", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";", "MCFixupKind", "Kind", "=", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "MCFixupKind", "(", "<STR_LIT>", ")", ":", "MCFixupKind", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "<NUM_LIT>", ",", "MO", ".", "getExpr", "(", ")", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";"], "File": "AArch64MCCodeEmitter (2)", "Func": "getBranchTargetOpValue", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7980, "Length": 73, "Cover_Rate": 0.584, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vbrsrq_m_n_fv8hf", "(", "__arm_vuninitializedq_f16", "(", ")", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vbrsrq_x_n_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7981, "Length": 15, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "isa", "<", "MCSymbolRefExpr", ">", "(", "getImm", "(", ")", ")", ")", "{", "const", "MCSymbolRefExpr", "*", "SymbolRefExpr", "=", "dyn_cast", "<", "MCSymbolRefExpr", ">", "(", "getImm", "(", ")", ")", ";", "assert", "(", "SymbolRefExpr", "&&", "SymbolRefExpr", "->", "getKind", "(", ")", "==", "MCSymbolRefExpr", "::", "VK_None", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "getImm", "(", ")", ")", ")", ";", "}", "else", "if", "(", "isa", "<", "MCBinaryExpr", ">", "(", "getImm", "(", ")", ")", ")", "{", "const", "MCBinaryExpr", "*", "BinaryExpr", "=", "dyn_cast", "<", "MCBinaryExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["const", "<ISA_LIT>MCExpr", "*", "SymbolRefExpr", "=", "dyn_cast", "<", "<ISA_LIT>MCExpr", ">", "(", "BinaryExpr", "->", "getLHS", "(", ")", ")", ";"], "File": "DLXAsmParser", "Func": "addLoImm21Operands", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7982, "Length": 106, "Cover_Rate": 0.4092664092664093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vfmsq_laneq_f64", "(", "float64x2_t", "__a", ",", "float64x2_t", "__b", ",", "float64x2_t", "__c", ",", "const", "int", "__lane", ")", "{", "return", "__builtin_aarch64_fmav2df", "(", "-", "__b", ",", "__aarch64_vdupq_laneq_f64", "(", "__c", ",", "__lane", ")", ",", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vfmsq_laneq_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7983, "Length": 33, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "cfun", "->", "stdarg", "||", "!", "cfun", "->", "va_list_gpr_size", "||", "crtl", "->", "args", ".", "info", ".", "gprs", ">=", "GP_ARG_NUM_REG", ")", "return", ";"], "ground_truth": ["min_gpr", "=", "crtl", "->", "args", ".", "info", ".", "gprs", ";"], "File": "s3904", "Func": "s390_register_info_stdarg_gpr", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7984, "Length": 34, "Cover_Rate": 0.37362637362637363, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "VLIWMachineScheduler", "(", "MachineSchedContext", "*", "C", ",", "MachineSchedStrategy", "*", "S", ")", ":", "ScheduleDAGMILive", "(", "C", ",", "S", ")", "{"], "ground_truth": ["}"], "File": "HexagonMachineScheduler2", "Func": "VLIWMachineScheduler", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7985, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Error", "(", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "SmallVector", "<", "uint8_t", ",", "<NUM_LIT>", ">", "Opcodes", ";", "for", "(", ";", ";", ")", "{", "const", "MCExpr", "*", "OE", ";", "SMLoc", "OpcodeLoc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", "||", "Parser", ".", "parseExpression", "(", "OE", ")", ")", "{", "Error", "(", "OpcodeLoc", ",", "<STR_LIT>", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "const", "MCConstantExpr", "*", "OC", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "OE", ")", ";", "if", "(", "!", "OC", ")", "{", "Error", "(", "OpcodeLoc", ",", "<STR_LIT>", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "const", "int64_t", "Opcode", "=", "OC", "->", "getValue", "(", ")", ";", "if", "(", "Opcode", "&", "~", "<NUM_LIT>", ")", "{", "Error", "(", "OpcodeLoc", ",", "<STR_LIT>", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}"], "ground_truth": ["Opcodes", ".", "push_back", "(", "uint8_t", "(", "Opcode", ")", ")", ";"], "File": "ARMAsmParser (2)5", "Func": "parseDirectiveUnwindRaw", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7986, "Length": 192, "Cover_Rate": 0.45823389021479716, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MRI", "=", "&", "MF", "->", "getRegInfo", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "MF", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "const", "int", "InitialVectorSize", "(", "<NUM_LIT>", ")", ";", "SwapVector", ".", "clear", "(", ")", ";", "SwapVector", ".", "reserve", "(", "InitialVectorSize", ")", ";"], "ground_truth": ["EC", "=", "new", "EquivalenceClasses", "<", "int", ">", ";"], "File": "PPCVSXSwapRemoval13", "Func": "initialize", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7987, "Length": 57, "Cover_Rate": 0.7808219178082192, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "unsigned", "int", ")", "__i", ";"], "ground_truth": ["}"], "File": "mmintrin4", "Func": "_mm_cvtsi32_si64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7988, "Length": 8, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Function", "*", "F", "=", "M", "->", "getFunction", "(", "Name", ")", ";", "assert", "(", "F", "==", "nullptr", "&&", "<STR_LIT>", ")", ";", "F", "=", "Function", "::", "Create", "(", "FunctionType", "::", "get", "(", "Type", "::", "getVoidTy", "(", "C", ")", ",", "false", ")", ",", "Function", "::", "ExternalLinkage", ",", "Name", ",", "M", ")", ";", "assert", "(", "F", "&&", "<STR_LIT>", ")", ";", "F", "->", "setLinkage", "(", "GlobalValue", "::", "LinkOnceODRLinkage", ")", ";", "F", "->", "setUnnamedAddr", "(", "GlobalValue", "::", "UnnamedAddr", "::", "Global", ")", ";", "F", "->", "addFnAttr", "(", "Attribute", "::", "OptimizeNone", ")", ";", "F", "->", "addFnAttr", "(", "Attribute", "::", "NoInline", ")", ";", "F", "->", "addFnAttr", "(", "Attribute", "::", "MinSize", ")", ";", "F", "->", "addFnAttr", "(", "Attribute", "::", "Naked", ")", ";", "MachineFunction", "&", "MF", "=", "MMI", "->", "getOrCreateMachineFunction", "(", "*", "F", ")", ";", "MF", ".", "getProperties", "(", ")", ".", "reset", "(", "MachineFunctionProperties", "::", "Property", "::", "TracksLiveness", ")", ";"], "ground_truth": ["MF", ".", "getProperties", "(", ")", ".", "reset", "(", "MachineFunctionProperties", "::", "Property", "::", "IsSSA", ")", ";"], "File": "AArch64LowerHomogeneousPrologEpilog", "Func": "createFrameHelperMachineFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7989, "Length": 154, "Cover_Rate": 0.5855513307984791, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCFixupKindInfo", "&", "<ISA_LIT>AsmBackend", "::", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "<STR_LIT>", "]", "=", "{", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";", "assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<", "getNumFixupKinds", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "Infos", "[", "Kind", "-", "FirstTargetFixupKind", "]", ";"], "ground_truth": ["}"], "File": "SICAsmBackend", "Func": "getFixupKindInfo", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7990, "Length": 165, "Cover_Rate": 0.9880239520958084, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "TT", ".", "isOSDarwin", "(", ")", "||", "ReserveX18", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "TFI", "->", "hasFP", "(", "MF", ")", "||", "TT", ".", "isOSDarwin", "(", ")", ";"], "File": "AArch64RegisterInfo34", "Func": "isReservedReg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7991, "Length": 44, "Cover_Rate": 0.3492063492063492, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Imm", "&", "<NUM_LIT>", ")", ")", ";", "return", "Success", ";"], "ground_truth": ["}"], "File": "AArch64Disassembler (2)2", "Func": "DecodeMemExtend", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7992, "Length": 18, "Cover_Rate": 0.32142857142857145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "*", "ArgTy", "=", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "unsigned", "ArgSize", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "getTypeAllocSize", "(", "ArgTy", ")", ";", "if", "(", "VT", ".", "isInteger", "(", ")", "&&", "!", "VT", ".", "isVector", "(", ")", ")", "ArgSize", "=", "std", "::", "max", "(", "ArgSize", ",", "MinSlotSize", ")", ";", "bool", "NeedFPTrunc", "=", "false", ";", "if", "(", "VT", ".", "isFloatingPoint", "(", ")", "&&", "!", "VT", ".", "isVector", "(", ")", "&&", "VT", "!=", "<STR_LIT>", ")", "{", "ArgSize", "=", "<NUM_LIT>", ";", "NeedFPTrunc", "=", "true", ";", "}", "SDValue", "VANext", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "VAList", ",", "DAG", ".", "getConstant", "(", "ArgSize", ",", "DL", ",", "PtrVT", ")", ")", ";", "VANext", "=", "DAG", ".", "getZExtOrTrunc", "(", "VANext", ",", "DL", ",", "PtrMemVT", ")", ";", "SDValue", "APStore", "=", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "VANext", ",", "Addr", ",", "MachinePointerInfo", "(", "V", ")", ")", ";", "if", "(", "NeedFPTrunc", ")", "{", "SDValue", "WideFP", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "DL", ",", "APStore", ",", "VAList", ",", "MachinePointerInfo", "(", ")", ")", ";", "SDValue", "NarrowFP", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "WideFP", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";"], "ground_truth": ["SDValue", "Ops", "[", "]", "=", "{", "NarrowFP", ",", "WideFP", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ";"], "File": "AArch64ISelLowering (2)3", "Func": "LowerVAARG", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7993, "Length": 222, "Cover_Rate": 0.42610364683301344, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcvtd_f64_u64", "(", "uint64_t", "__a", ")", "{"], "ground_truth": ["return", "(", "float64_t", ")", "__a", ";"], "File": "arm", "Func": "neon2_vcvtd_f64_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7994, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Info", "?", "getMIMGBaseOpcodeInfo", "(", "Info", "->", "BaseOpcode", ")", ":", "nullptr", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "getMIMGBaseOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7995, "Length": 13, "Cover_Rate": 0.40625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFStreamer", "::", "<ISA_LIT>ELFStreamer", "(", "MCContext", "&", "Context", ",", "std", "::", "unique_ptr", "<", "MCAsmBackend", ">", "MAB", ",", "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "OW", ",", "std", "::", "unique_ptr", "<", "MCCodeEmitter", ">", "Emitter", ")", ":", "MCELFStreamer", "(", "Context", ",", "std", "::", "move", "(", "MAB", ")", ",", "std", "::", "move", "(", "OW", ")", ",", "std", "::", "move", "(", "Emitter", ")", ")", ",", "LastLabel", "(", "nullptr", ")", "{"], "ground_truth": ["}"], "File": "PPCELFStreamer3", "Func": "PPCELFStreamer", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7996, "Length": 65, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "getName", "(", ")", "<<", "<STR_LIT>", ")", ";", "unsigned", "Last", "=", "determineLastCalleeSave", "(", "CSI", ")", ";", "if", "(", "UseSaveRestoreFunclet", "&&", "Last", ">", "<STR_LIT>", ")", "{", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARCFrameLowering1", "Func": "restoreCalleeSavedRegisters", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7997, "Length": 49, "Cover_Rate": 0.5975609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "new", "<ISA_LIT>TargetELFStreamer", "(", "*", "S", ")", ";", "S", "->", "getAssembler", "(", ")", ".", "setELFHeaderEFlags", "(", "ELF", "::", "EF_<ISA_LIT>_EABI_VER5", ")", ";"], "ground_truth": ["if", "(", "RelaxAll", ")", "S", "->", "getAssembler", "(", ")", ".", "setRelaxAll", "(", "true", ")", ";"], "File": "ARMELFStreamer15", "Func": "createARMELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7998, "Length": 35, "Cover_Rate": 0.3431372549019608, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "EmitFStart", "(", "MCSymbol", "*", "SymStart", ",", "MCSymbol", "*", "SymEnd", ",", "unsigned", "Alignment", ")", "{", "unsigned", "AlignBytes", "=", "std", "::", "max", "(", "<NUM_LIT>", ",", "<NUM_LIT>", "<<", "Alignment", ")", ";", "const", "MCExpr", "*", "SizeExpr", "=", "MCBinaryExpr", "::", "CreateSub", "(", "MCSymbolRefExpr", "::", "Create", "(", "SymEnd", ",", "OutContext", ")", ",", "MCSymbolRefExpr", "::", "Create", "(", "SymStart", ",", "OutContext", ")", ",", "OutContext", ")", ";", "<ISA_LIT>TargetStreamer", "&", "PTS", "=", "static_cast", "<", "<ISA_LIT>TargetStreamer", "&", ">", "(", "OutStreamer", ".", "getTargetStreamer", "(", ")", ")", ";", "PTS", ".", "EmitFStart", "(", "SymStart", ",", "SizeExpr", ",", "AlignBytes", ")", ";"], "ground_truth": ["}"], "File": "PatmosAsmPrinter", "Func": "EmitFStart", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 7999, "Length": 90, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "return", "false", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{", "RegToUseForCFI", "=", "getSubReg", "(", "Reg", ",", "<STR_LIT>", ")", ";", "for", "(", "int", "I", "=", "<NUM_LIT>", ";", "CSR_<ISA_LIT>_AAPCS_SaveList", "[", "I", "]", ";", "++", "I", ")", "{"], "ground_truth": ["if", "(", "CSR_<ISA_LIT>_AAPCS_SaveList", "[", "I", "]", "==", "RegToUseForCFI", ")", "return", "true", ";"], "File": "AArch64RegisterInfo21", "Func": "regNeedsCFI", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8000, "Length": 59, "Cover_Rate": 0.6413043478260869, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "parse_codes", "parse_bif", "(", "void", ")", "{", "parse_codes", "result", ";", "diag", "=", "&", "bif_diag", ";", "if", "(", "!", "advance_line", "(", "bif_file", ")", ")", "return", "PC_OK", ";", "do", "result", "=", "parse_bif_stanza", "(", ")", ";", "while", "(", "result", "==", "PC_OK", ")", ";"], "ground_truth": ["if", "(", "result", "==", "PC_EOFILE", ")", "return", "PC_OK", ";"], "File": "rs6000-gen-builtins", "Func": "parse_bif", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8001, "Length": 49, "Cover_Rate": 0.9245283018867925, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCValue", "Val", ";", "if", "(", "!", "E", "->", "EvaluateAsRelocatable", "(", "Val", ",", "nullptr", ",", "nullptr", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "!", "Val", ".", "getSymA", "(", ")", "||", "Val", ".", "getSymA", "(", ")", "->", "getSymbol", "(", ")", ".", "isUndefined", "(", ")", ")", "return", "false", ";"], "File": "AArch64AsmBackend30", "Func": "isByteSwappedFixup", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8002, "Length": 46, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vstrwq_scatter_shifted_offset_f32", "(", "float32_t", "*", "__base", ",", "uint32x4_t", "__offset", ",", "float32x4_t", "__value", ")", "{"], "ground_truth": ["__builtin_mve_vstrwq_scatter_shifted_offset_fv4sf", "(", "(", "__builtin_neon_si", "*", ")", "__base", ",", "__offset", ",", "__value", ")", ";"], "File": "arm", "Func": "mve___arm_vstrwq_scatter_shifted_offset_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8003, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NumBits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "Chunk", "=", "(", "(", "<NUM_LIT>", "<<", "NumBits", ")", "-", "<NUM_LIT>", ")", "*", "Scale", ";", "}", "NumMIs", "+=", "Bytes", "/", "Chunk", ";", "if", "(", "(", "Bytes", "%", "Chunk", ")", "!=", "<NUM_LIT>", ")", "NumMIs", "++", ";"], "ground_truth": ["if", "(", "ExtraOpc", ")", "NumMIs", "++", ";"], "File": "ARMRegisterInfo13", "Func": "calcNumMI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8004, "Length": 49, "Cover_Rate": 0.4016393442622951, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_andnot_epi64", "(", "__m128i", "__W", ",", "__mmask8", "__U", ",", "__m128i", "__A", ",", "__m128i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_pandnq128_mask", "(", "(", "__v2di", ")", "__A", ",", "(", "__v2di", ")", "__B", ",", "(", "__v2di", ")", "__W", ",", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_mask_andnot_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8005, "Length": 52, "Cover_Rate": 0.9811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_xor_epi64", "(", "__mmask8", "__U", ",", "__m256i", "__A", ",", "__m256i", "__B", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_pxorq256_mask", "(", "(", "__v4di", ")", "__A", ",", "(", "__v4di", ")", "__B", ",", "(", "__v4di", ")", "_mm256_setzero_si256", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_maskz_xor_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8006, "Length": 55, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "AArch64AddressingModes", "Func": "getShiftExtendName", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8007, "Length": 42, "Cover_Rate": 0.31343283582089554, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";", "return", "Infos", "[", "Kind", "-", "FirstTargetFixupKind", "]", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmBackend1", "Func": "getFixupKindInfo", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8008, "Length": 58, "Cover_Rate": 0.7160493827160493, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_s8_p128", "(", "poly128_t", "__a", ")", "{", "return", "(", "int8x16_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vreinterpretq_s8_p128", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8009, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "IndexVT", "=", "Index", ".", "getSimpleValueType", "(", ")", ";", "MVT", "XLenVT", "=", "Subtarget", ".", "getXLenVT", "(", ")", ";", "assert", "(", "VT", ".", "getVectorElementCount", "(", ")", "==", "IndexVT", ".", "getVectorElementCount", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "BasePtr", ".", "getSimpleValueType", "(", ")", "==", "XLenVT", "&&", "<STR_LIT>", ")", ";", "assert", "(", "!", "IsTruncatingStore", "&&", "<STR_LIT>", ")", ";", "(", "void", ")", "IsTruncatingStore", ";", "bool", "IsUnmasked", "=", "<STR_LIT>", "(", "Mask", ".", "getNode", "(", ")", ")", ";", "MVT", "ContainerVT", "=", "VT", ";", "if", "(", "VT", ".", "isFixedLengthVector", "(", ")", ")", "{", "if", "(", "VT", ".", "bitsGE", "(", "IndexVT", ")", ")", "{", "ContainerVT", "=", "getContainerForFixedLengthVector", "(", "VT", ")", ";", "IndexVT", "=", "<STR_LIT>", "(", "IndexVT", ".", "getVectorElementType", "(", ")", ",", "ContainerVT", ".", "getVectorElementCount", "(", ")", ")", ";", "}", "else", "{", "IndexVT", "=", "getContainerForFixedLengthVector", "(", "IndexVT", ")", ";", "ContainerVT", "=", "<STR_LIT>", "(", "VT", ".", "getVectorElementType", "(", ")", ",", "IndexVT", ".", "getVectorElementCount", "(", ")", ")", ";", "}", "Index", "=", "convertToScalableVector", "(", "IndexVT", ",", "Index", ",", "DAG", ",", "Subtarget", ")", ";", "Val", "=", "convertToScalableVector", "(", "ContainerVT", ",", "Val", ",", "DAG", ",", "Subtarget", ")", ";", "if", "(", "!", "IsUnmasked", ")", "{", "MVT", "MaskVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "ContainerVT", ".", "getVectorElementCount", "(", ")", ")", ";"], "ground_truth": ["Mask", "=", "convertToScalableVector", "(", "MaskVT", ",", "Mask", ",", "DAG", ",", "Subtarget", ")", ";"], "File": "RISCVISelLowering1", "Func": "lowerMaskedScatter", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8010, "Length": 208, "Cover_Rate": 0.3788706739526412, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "VarArgsFrameIndex", "=", "Index", ";"], "ground_truth": ["}"], "File": "M680x0MachineFunction", "Func": "setVarArgsFrameIndex", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8011, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "sh_dwarf_calling_convention", "(", "tree", "func", ")", "{", "if", "(", "sh_attr_renesas_p", "(", "func", ")", ")", "return", "DW_CC_GNU_renesas_sh", ";", "return", "DW_CC_normal", ";"], "ground_truth": ["}"], "File": "sh3", "Func": "sh_dwarf_calling_convention", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8012, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Fd", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Ws", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Lane", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "Lane", "==", "<NUM_LIT>", ")", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Fd", ")", ".", "addReg", "(", "Ws", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "else", "{", "unsigned", "Wt", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Wt", ")", ".", "addReg", "(", "Ws", ")", ".", "addImm", "(", "Lane", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Fd", ")", ".", "addReg", "(", "Wt", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MipsSEISelLowering (2)", "Func": "emitCOPY_FW", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8013, "Length": 147, "Cover_Rate": 0.665158371040724, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Counts", ".", "Array", "[", "i", "]", "=", "std", "::", "min", "(", "Value", ",", "WaitCounts", ".", "Array", "[", "i", "]", ")", ";", "}", "else", "Counts", ".", "Array", "[", "i", "]", "=", "<NUM_LIT>", ";", "WaitedOn", ".", "Array", "[", "i", "]", "=", "LastIssued", ".", "Array", "[", "i", "]", "-", "Counts", ".", "Array", "[", "i", "]", ";", "}", "if", "(", "!", "NeedWait", ")", "return", "false", ";", "if", "(", "Counts", ".", "Named", ".", "EXP", "==", "<NUM_LIT>", ")", "ExpInstrTypesSeen", "=", "<NUM_LIT>", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_WAITCNT", ")", ")", ".", "addImm", "(", "(", "Counts", ".", "Named", ".", "VM", "&", "<NUM_LIT>", ")", "|", "(", "(", "Counts", ".", "Named", ".", "EXP", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "Counts", ".", "Named", ".", "LGKM", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["LastOpcodeType", "=", "OTHER", ";"], "File": "SIInsertWaits34", "Func": "insertWait", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8014, "Length": 141, "Cover_Rate": 0.4812286689419795, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "size", "=", "<NUM_LIT>", ";", "size", "<=", "<NUM_LIT>", ";", "size", "*=", "<NUM_LIT>", ")", "{", "HOST_WIDE_INT", "bits", "=", "(", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", "<<", "size", ")", "-", "<NUM_LIT>", ";", "if", "(", "mask", "==", "bits", "<<", "shift", ")", "return", "size", ";", "}", "}", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "aarch64", "Func": "aarch64_uxt_size", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8015, "Length": 46, "Cover_Rate": 0.6571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "return", "<STR_LIT>", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "return", "<STR_LIT>", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "return", "<STR_LIT>", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "return", "<STR_LIT>", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "return", "<STR_LIT>", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "NVPTXRegisterInfo", "Func": "getNVPTXRegClassStr", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8016, "Length": 63, "Cover_Rate": 0.5121951219512195, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "NewSense", "Use", "(", "unsigned", "PR", ",", "bool", "True", ")", "{", "NewSense", "NS", "=", "{", "PR", ",", "false", ",", "false", ",", "True", "}", ";", "return", "NS", ";"], "ground_truth": ["}"], "File": "HexagonMCChecker1", "Func": "Use", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8017, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "VReg", ",", "RegVT", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExt", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "InVals", ".", "push_back", "(", "ArgValue", ")", ";"], "ground_truth": ["}"], "File": "BPFISelLowering11", "Func": "LowerFormalArguments", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8018, "Length": 132, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "if", "(", "!", "LandMBB", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "}", "else", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "LandMBB", "->", "getNumber", "(", ")", ";", "}", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", ")", ";", "int", "OldOpcode", "=", "BranchMI", "->", "getOpcode", "(", ")", ";", "DebugLoc", "BranchDL", "=", "BranchMI", "->", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "BranchMI", ";", "insertCondBranchBefore", "(", "I", ",", "getBranchNzeroOpcode", "(", "OldOpcode", ")", ",", "BranchDL", ")", ";", "if", "(", "TrueMBB", ")", "{", "MBB", "->", "splice", "(", "I", ",", "TrueMBB", ",", "TrueMBB", "->", "begin", "(", ")", ",", "TrueMBB", "->", "end", "(", ")", ")", ";", "MBB", "->", "removeSuccessor", "(", "TrueMBB", ")", ";", "if", "(", "LandMBB", "&&", "TrueMBB", "->", "succ_size", "(", ")", "!=", "<NUM_LIT>", ")", "TrueMBB", "->", "removeSuccessor", "(", "LandMBB", ")", ";", "retireBlock", "(", "TrueMBB", ")", ";", "MLI", "->", "removeBlock", "(", "TrueMBB", ")", ";", "}", "if", "(", "FalseMBB", ")", "{", "insertInstrBefore", "(", "I", ",", "AMDGPU", "::", "ELSE", ")", ";", "MBB", "->", "splice", "(", "I", ",", "FalseMBB", ",", "FalseMBB", "->", "begin", "(", ")", ",", "FalseMBB", "->", "end", "(", ")", ")", ";", "MBB", "->", "removeSuccessor", "(", "FalseMBB", ")", ";", "if", "(", "LandMBB", "&&", "FalseMBB", "->", "succ_size", "(", ")", "!=", "<NUM_LIT>", ")", "FalseMBB", "->", "removeSuccessor", "(", "LandMBB", ")", ";", "retireBlock", "(", "FalseMBB", ")", ";"], "ground_truth": ["MLI", "->", "removeBlock", "(", "FalseMBB", ")", ";"], "File": "AMDILCFGStructurizer1", "Func": "mergeIfthenelseBlock", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8019, "Length": 223, "Cover_Rate": 0.6299435028248588, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint16_t", "validDomains", "=", "<NUM_LIT>", ";", "if", "(", "domain", "&&", "lookup", "(", "MI", ".", "getOpcode", "(", ")", ",", "domain", ")", ")", "validDomains", "=", "<NUM_LIT>", ";"], "ground_truth": ["else", "if", "(", "domain", "&&", "lookupAVX2", "(", "MI", ".", "getOpcode", "(", ")", ",", "domain", ")", ")", "validDomains", "=", "Subtarget", ".", "hasAVX2", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "File": "X86InstrInfo10", "Func": "getExecutionDomain", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8020, "Length": 52, "Cover_Rate": 0.348993288590604, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "SUnit", "*", "pickNode", "(", "bool", "&", "IsTopNode", ")", "{", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "PatmosSchedStrategy", "Func": "pickNode", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 8021, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_bzhi_u32", "(", "unsigned", "int", "__X", ",", "unsigned", "int", "__Y", ")", "{"], "ground_truth": ["return", "(", "(", "__X", "<<", "(", "<NUM_LIT>", "-", "__Y", ")", ")", ">>", "(", "<NUM_LIT>", "-", "__Y", ")", ")", ";"], "File": "bmi2intrin", "Func": "_bzhi_u32", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8022, "Length": 40, "Cover_Rate": 0.975609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "<ISA_LIT>TargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "*", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{"], "ground_truth": ["}"], "File": "mprocISelLowering", "Func": "EmitInstrWithCustomInserter", "Target": "mproc", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8023, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "HighV", "=", "V2", ";", "}", "NewMask", "[", "V1Index", "]", "=", "<NUM_LIT>", ";", "NewMask", "[", "V2Index", "]", "=", "<NUM_LIT>", ";", "}", "}", "else", "if", "(", "NumV2Elements", "==", "<NUM_LIT>", ")", "{", "if", "(", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "&&", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", ")", "{", "NewMask", "[", "<NUM_LIT>", "]", "-=", "<NUM_LIT>", ";", "NewMask", "[", "<NUM_LIT>", "]", "-=", "<NUM_LIT>", ";", "}", "else", "if", "(", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "&&", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", ")", "{", "NewMask", "[", "<NUM_LIT>", "]", "-=", "<NUM_LIT>", ";", "NewMask", "[", "<NUM_LIT>", "]", "-=", "<NUM_LIT>", ";", "HighV", "=", "V1", ";", "LowV", "=", "V2", ";", "}", "else", "{"], "ground_truth": ["int", "BlendMask", "[", "<NUM_LIT>", "]", "=", "{", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "?", "Mask", "[", "<NUM_LIT>", "]", ":", "Mask", "[", "<NUM_LIT>", "]", ",", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "?", "Mask", "[", "<NUM_LIT>", "]", ":", "Mask", "[", "<NUM_LIT>", "]", ",", "(", "Mask", "[", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", "?", "Mask", "[", "<NUM_LIT>", "]", ":", "Mask", "[", "<NUM_LIT>", "]", ")", "-", "<NUM_LIT>", ",", "(", "Mask", "[", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", "?", "Mask", "[", "<NUM_LIT>", "]", ":", "Mask", "[", "<NUM_LIT>", "]", ")", "-", "<NUM_LIT>", "}", ";"], "File": "X86ISelLowering (2)6", "Func": "lowerShuffleWithSHUFPS", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8024, "Length": 191, "Cover_Rate": 0.3435251798561151, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "signed", "Size", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "(", "<NUM_LIT>", ">", "(", "Pos", "+", "Size", ")", ")", "||", "(", "(", "Pos", "+", "Size", ")", ">", "<NUM_LIT>", ")", ")", "return", "Match_RequiresPosSizeRange0_32", ";", "return", "Match_Success", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "assert", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "signed", "Pos", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "const", "signed", "Size", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "(", "<NUM_LIT>", ">=", "(", "Pos", "+", "Size", ")", ")", "||", "(", "(", "Pos", "+", "Size", ")", ">", "<NUM_LIT>", ")", ")", "return", "Match_RequiresPosSizeRange33_64", ";", "return", "Match_Success", ";", "}", "case", "<STR_LIT>", ":", "{", "assert", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "signed", "Pos", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "const", "signed", "Size", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "(", "<NUM_LIT>", ">", "(", "Pos", "+", "Size", ")", ")", "||", "(", "(", "Pos", "+", "Size", ")", ">", "<NUM_LIT>", ")", ")", "return", "Match_RequiresPosSizeUImm6", ";", "return", "Match_Success", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "assert", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "signed", "Pos", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "const", "signed", "Size", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "(", "<NUM_LIT>", ">", "(", "Pos", "+", "Size", ")", ")", "||", "(", "(", "Pos", "+", "Size", ")", ">", "<NUM_LIT>", ")", ")", "return", "Match_RequiresPosSizeRange33_64", ";", "return", "Match_Success", ";"], "ground_truth": ["}"], "File": "MipsAsmParser26", "Func": "checkTargetMatchPredicate", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8025, "Length": 320, "Cover_Rate": 0.30505243088655865, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "R600ExpandSpecialInstrsPass", "::", "SetFlagInNewMI", "(", "MachineInstr", "*", "NewMI", ",", "const", "MachineInstr", "*", "OldMI", ",", "unsigned", "Op", ")", "{", "int", "OpIdx", "=", "TII", "->", "getOperandIdx", "(", "*", "OldMI", ",", "Op", ")", ";"], "ground_truth": ["if", "(", "OpIdx", ">", "-", "<NUM_LIT>", ")", "{"], "File": "R600ExpandSpecialInstrs", "Func": "SetFlagInNewMI", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8026, "Length": 39, "Cover_Rate": 0.5909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "instr", "=", "&", "(", "*", "instr_iter", ")", ";", "assert", "(", "InstrPred", ".", "find", "(", "instr", ")", "==", "InstrPred", ".", "end", "(", ")", ")", ";", "InstrPred", ".", "insert", "(", "std", "::", "make_pair", "(", "instr", ",", "pred", ")", ")", ";", "}", "for", "(", "auto", "iter", "=", "Successors", ".", "begin", "(", ")", ",", "end", "=", "Successors", ".", "end", "(", ")", ";", "iter", "!=", "end", ";", "iter", "++", ")", "{"], "ground_truth": ["iter", "->", "second", "=", "pred", ";"], "File": "PredicatedBlock", "Func": "setPredicate", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 8027, "Length": 74, "Cover_Rate": 0.6379310344827587, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "emitFunctionType", "(", "const", "MCSymbolWasm", "*", ")", "override", "{"], "ground_truth": ["}"], "File": "WebAssemblyTargetStreamer (2)1", "Func": "emitFunctionType", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8028, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BB", "->", "addSuccessor", "(", "copy0MBB", ")", ";", "BB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "sinkMBB", ")", ";", "BB", "=", "copy0MBB", ";", "BB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "BB", "=", "sinkMBB", ";"], "ground_truth": ["BuildMI", "(", "*", "BB", ",", "BB", "->", "begin", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "thisMBB", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "copy0MBB", ")", ";"], "File": "Mips16ISelLowering (2)", "Func": "emitSel16", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8029, "Length": 132, "Cover_Rate": 0.42996742671009774, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PostOrderLoopTraversal", "(", "MachineLoop", "&", "ML", ",", "MachineLoopInfo", "&", "MLI", ")", ":", "ML", "(", "ML", ")", ",", "MLI", "(", "MLI", ")", "{"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops", "Func": "PostOrderLoopTraversal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8030, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>InstrInfo", "::", "getCExtOpNum", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "const", "uint64_t", "F", "=", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", ";"], "ground_truth": ["return", "(", "F", ">>", "<STR_LIT>", ")", "&", "<STR_LIT>", ";"], "File": "HexagonInstrInfo (2)", "Func": "getCExtOpNum", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8031, "Length": 33, "Cover_Rate": 0.868421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>FrameInfo", "(", "const", "<ISA_LIT>Subtarget", "&", "sti", ")", ":", "TargetFrameInfo", "(", "TargetFrameInfo", "::", "StackGrowsDown", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "STI", "(", "sti", ")", "{"], "ground_truth": ["}"], "File": "SparcFrameInfo", "Func": "SparcFrameInfo", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8032, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "UNITS_PER_WORD", ";"], "ground_truth": ["}"], "File": "lm32", "Func": "lm32_starting_frame_offset", "Target": "lm32", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8033, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "(", "Idx", "==", "<NUM_LIT>", ")", "&&", "Imm", ".", "getBitWidth", "(", ")", "<=", "<NUM_LIT>", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ".", "getSExtValue", "(", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "break", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["if", "(", "(", "Idx", "<", "<NUM_LIT>", ")", "||", "(", "Imm", ".", "getBitWidth", "(", ")", "<=", "<NUM_LIT>", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ".", "getSExtValue", "(", ")", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";"], "File": "X86TargetTransformInfo (2)", "Func": "getIntImmCost", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8034, "Length": 82, "Cover_Rate": 0.3565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "*", "ArgTy", "=", "ArgVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "auto", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "Type", "*", "RetTy", "=", "StructType", "::", "get", "(", "ArgTy", ",", "ArgTy", ",", "nullptr", ")", ";", "auto", "&", "DL", "=", "DAG", ".", "getDataLayout", "(", ")", ";", "ArgListTy", "Args", ";", "bool", "ShouldUseSRet", "=", "Subtarget", "->", "isAPCS_ABI", "(", ")", ";", "SDValue", "SRet", ";", "if", "(", "ShouldUseSRet", ")", "{", "const", "uint64_t", "ByteSize", "=", "DL", ".", "getTypeAllocSize", "(", "RetTy", ")", ";", "const", "unsigned", "StackAlign", "=", "DL", ".", "getPrefTypeAlignment", "(", "RetTy", ")", ";", "int", "FrameIdx", "=", "MFI", ".", "CreateStackObject", "(", "ByteSize", ",", "StackAlign", ",", "false", ")", ";", "SRet", "=", "DAG", ".", "getFrameIndex", "(", "FrameIdx", ",", "TLI", ".", "getPointerTy", "(", "DL", ")", ")", ";", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "SRet", ";", "Entry", ".", "Ty", "=", "RetTy", "->", "getPointerTo", "(", ")", ";", "Entry", ".", "IsSExt", "=", "false", ";", "Entry", ".", "IsZExt", "=", "false", ";", "Entry", ".", "IsSRet", "=", "true", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "RetTy", "=", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "}", "ArgListEntry", "Entry", ";"], "ground_truth": ["Entry", ".", "Node", "=", "Arg", ";"], "File": "ARMISelLowering146", "Func": "LowerFSINCOS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8035, "Length": 218, "Cover_Rate": 0.4014732965009208, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "BytesPerElement", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getStoreSize", "(", ")", ";", "EVT", "FromVT", "=", "Op", ".", "getNode", "(", ")", "?", "Op", ".", "getValueType", "(", ")", ":", "VT", ";", "unsigned", "FromBytesPerElement", "=", "FromVT", ".", "getVectorElementType", "(", ")", ".", "getStoreSize", "(", ")", ";", "if", "(", "FromBytesPerElement", "<", "BytesPerElement", ")", "return", "false", ";", "unsigned", "Byte", "=", "(", "(", "Elem", "*", "FromBytesPerElement", ")", "%", "<STR_LIT>", "+", "(", "FromBytesPerElement", "-", "BytesPerElement", ")", ")", ";", "while", "(", "Op", ".", "getNode", "(", ")", ")", "{", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Op", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "else", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Op", ".", "hasOneUse", "(", ")", ")", "{", "SmallVector", "<", "int", ",", "<STR_LIT>", ">", "OpBytes", ";", "getVPermMask", "(", "cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ")", ",", "OpBytes", ")", ";", "int", "NewByte", ";", "if", "(", "!", "getShuffleInput", "(", "OpBytes", ",", "Byte", ",", "BytesPerElement", ",", "NewByte", ")", ")", "break", ";", "if", "(", "NewByte", "<", "<NUM_LIT>", ")", "{", "addUndef", "(", ")", ";", "return", "true", ";", "}", "Op", "=", "Op", ".", "getOperand", "(", "unsigned", "(", "NewByte", ")", "/", "<STR_LIT>", ")", ";", "Byte", "=", "unsigned", "(", "NewByte", ")", "%", "<STR_LIT>", ";", "}", "else", "if", "(", "Op", ".", "isUndef", "(", ")", ")", "{", "addUndef", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}", "else", "break", ";"], "File": "SystemZISelLowering104", "Func": "add", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8036, "Length": 217, "Cover_Rate": 0.6636085626911316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "getImm", "(", ")", "const", "{", "assert", "(", "Kind", "==", "KindTy", "::", "Immediate", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "Imm", ".", "Val", ";"], "File": "RISCVAsmParser", "Func": "getImm", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8037, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "Opcode", "==", "TargetOpcode", "::", "G_FMAD", "&&", "Subtarget", "->", "hasMadMixInsts", "(", ")", ")", "||", "(", "Opcode", "==", "TargetOpcode", "::", "G_FMA", "&&", "Subtarget", "->", "hasFmaMixInsts", "(", ")", ")", ")", "&&", "DestTy", ".", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "SrcTy", ".", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "!", "hasFP32Denormals", "(", "*", "MI", ".", "getMF", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "isFPExtFoldable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8038, "Length": 59, "Cover_Rate": 0.7375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmParser", "::", "SetFrameRegister", "(", "unsigned", "RegNo", ")", "{", "Instrumentation", "->", "SetFrameRegister", "(", "RegNo", ")", ";"], "ground_truth": ["}"], "File": "X86AsmParser92", "Func": "SetFrameRegister", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8039, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Streamer", ".", "emitValueToAlignment", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "ReadOnlySection", ".", "getAlignment", "(", ")", "<", "<NUM_LIT>", ")", "ReadOnlySection", ".", "setAlignment", "(", "Align", "(", "<NUM_LIT>", ")", ")", ";", "const", "MCSubtargetInfo", "&", "STI", "=", "MF", "->", "getSubtarget", "(", ")", ";", "SmallString", "<", "<NUM_LIT>", ">", "KernelName", ";", "getNameWithPrefix", "(", "KernelName", ",", "&", "MF", "->", "getFunction", "(", ")", ")", ";", "getTargetStreamer", "(", ")", "->", "EmitAmdhsaKernelDescriptor", "(", "STI", ",", "KernelName", ",", "getAmdhsaKernelDescriptor", "(", "*", "MF", ",", "CurrentProgramInfo", ")", ",", "CurrentProgramInfo", ".", "NumVGPRsForWavesPerEU", ",", "CurrentProgramInfo", ".", "NumSGPRsForWavesPerEU", "-", "IsaInfo", "::", "getNumExtraSGPRs", "(", "&", "STI", ",", "CurrentProgramInfo", ".", "VCCUsed", ",", "CurrentProgramInfo", ".", "FlatUsed", ")", ",", "CurrentProgramInfo", ".", "VCCUsed", ",", "CurrentProgramInfo", ".", "FlatUsed", ",", "hasXNACK", "(", "STI", ")", ")", ";", "Streamer", ".", "PopSection", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter50", "Func": "emitFunctionBodyEnd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8040, "Length": 125, "Cover_Rate": 0.5186721991701245, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Shift", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "In64", ",", "Shift32", ")", ";", "SDValue", "Out64", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Shift", ")", ";", "return", "DAG", ".", "getTargetExtractSubreg", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Out64", ")", ";", "}", "if", "(", "InVT", "==", "<STR_LIT>", "&&", "ResVT", "==", "<STR_LIT>", ")", "{", "SDNode", "*", "U64", "=", "DAG", ".", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "In64", "=", "DAG", ".", "getTargetInsertSubreg", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "SDValue", "(", "U64", ",", "<NUM_LIT>", ")", ",", "In", ")", ";", "SDValue", "Out64", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "In64", ")", ";", "SDValue", "Shift", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Out64", ",", "Shift32", ")", ";"], "ground_truth": ["SDValue", "Out", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Shift", ")", ";"], "File": "SystemZISelLowering19", "Func": "lowerBITCAST", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8041, "Length": 150, "Cover_Rate": 0.5154639175257731, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint32_t", "*", "<ISA_LIT>RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "bool", "HasSSE", "=", "Subtarget", ".", "hasSSE1", "(", ")", ";", "bool", "HasAVX", "=", "Subtarget", ".", "hasAVX", "(", ")", ";", "bool", "HasAVX512", "=", "Subtarget", ".", "hasAVX512", "(", ")", ";", "switch", "(", "CC", ")", "{", "case", "CallingConv", "::", "GHC", ":", "case", "CallingConv", "::", "HiPE", ":", "return", "CSR_NoRegs_RegMask", ";", "case", "CallingConv", "::", "AnyReg", ":", "if", "(", "HasAVX", ")", "return", "CSR_64_AllRegs_AVX_RegMask", ";", "return", "CSR_64_AllRegs_RegMask", ";", "case", "CallingConv", "::", "PreserveMost", ":", "return", "CSR_64_RT_MostRegs_RegMask", ";", "case", "CallingConv", "::", "PreserveAll", ":", "if", "(", "HasAVX", ")", "return", "CSR_64_RT_AllRegs_AVX_RegMask", ";", "return", "CSR_64_RT_AllRegs_RegMask", ";", "case", "CallingConv", "::", "CXX_FAST_TLS", ":", "if", "(", "Is64Bit", ")", "return", "CSR_64_TLS_Darwin_RegMask", ";", "break", ";", "case", "CallingConv", "::", "Intel_OCL_BI", ":", "{", "if", "(", "HasAVX512", "&&", "IsWin64", ")", "return", "CSR_Win64_Intel_OCL_BI_AVX512_RegMask", ";", "if", "(", "HasAVX512", "&&", "Is64Bit", ")", "return", "CSR_64_Intel_OCL_BI_AVX512_RegMask", ";", "if", "(", "HasAVX", "&&", "IsWin64", ")", "return", "CSR_Win64_Intel_OCL_BI_AVX_RegMask", ";", "if", "(", "HasAVX", "&&", "Is64Bit", ")", "return", "CSR_64_Intel_OCL_BI_AVX_RegMask", ";", "if", "(", "!", "HasAVX", "&&", "!", "IsWin64", "&&", "Is64Bit", ")", "return", "CSR_64_Intel_OCL_BI_RegMask", ";", "break", ";", "}", "case", "CallingConv", "::", "HHVM", ":", "return", "CSR_64_HHVM_RegMask", ";", "case", "CallingConv", "::", "<ISA_LIT>_RegCall", ":", "if", "(", "Is64Bit", ")", "{", "if", "(", "IsWin64", ")", "{", "return", "(", "HasSSE", "?", "CSR_Win64_RegCall_RegMask", ":", "CSR_Win64_RegCall_NoSSE_RegMask", ")", ";", "}", "else", "{", "return", "(", "HasSSE", "?", "CSR_SysV64_RegCall_RegMask", ":", "CSR_SysV64_RegCall_NoSSE_RegMask", ")", ";", "}", "}", "else", "{", "return", "(", "HasSSE", "?", "CSR_32_RegCall_RegMask", ":", "CSR_32_RegCall_NoSSE_RegMask", ")", ";", "}", "case", "CallingConv", "::", "Cold", ":", "if", "(", "Is64Bit", ")", "return", "CSR_64_MostRegs_RegMask", ";", "break", ";", "case", "CallingConv", "::", "<ISA_LIT>_64_Win64", ":", "return", "CSR_Win64_RegMask", ";", "case", "CallingConv", "::", "<ISA_LIT>_64_SysV", ":", "return", "CSR_64_RegMask", ";", "case", "CallingConv", "::", "<ISA_LIT>_INTR", ":", "if", "(", "Is64Bit", ")", "{", "if", "(", "HasAVX512", ")", "return", "CSR_64_AllRegs_AVX512_RegMask", ";", "if", "(", "HasAVX", ")", "return", "CSR_64_AllRegs_AVX_RegMask", ";", "if", "(", "HasSSE", ")", "return", "CSR_64_AllRegs_RegMask", ";", "return", "CSR_64_AllRegs_NoSSE_RegMask", ";", "}", "else", "{", "if", "(", "HasAVX512", ")", "return", "CSR_32_AllRegs_AVX512_RegMask", ";", "if", "(", "HasAVX", ")", "return", "CSR_32_AllRegs_AVX_RegMask", ";", "if", "(", "HasSSE", ")", "return", "CSR_32_AllRegs_SSE_RegMask", ";", "return", "CSR_32_AllRegs_RegMask", ";", "}", "default", ":", "break", ";", "}", "if", "(", "Is64Bit", ")", "{", "if", "(", "IsWin64", ")", "return", "CSR_Win64_RegMask", ";", "if", "(", "Subtarget", ".", "getTargetLowering", "(", ")", "->", "supportSwiftError", "(", ")", "&&", "MF", ".", "getFunction", "(", ")", "->", "getAttributes", "(", ")", ".", "hasAttrSomewhere", "(", "Attribute", "::", "SwiftError", ")", ")", "return", "CSR_64_SwiftError_RegMask", ";", "return", "CSR_64_RegMask", ";", "}", "return", "CSR_32_RegMask", ";"], "ground_truth": ["}"], "File": "X86RegisterInfo100", "Func": "getCallPreservedMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8042, "Length": 395, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isBareSImm10", "(", ")", "const", "{"], "ground_truth": ["return", "isBareImm", "(", "isInt", "<", "<NUM_LIT>", ">", ")", ";"], "File": "CAHPAsmParser", "Func": "isBareSImm10", "Target": "CAHP", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8043, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "Thumb1RegisterInfo", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "TargetFrameInfo", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", ";", "if", "(", "!", "TFI", "->", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "MachineInstr", "*", "Old", "=", "I", ";", "DebugLoc", "dl", "=", "Old", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Amount", "=", "Old", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "Amount", "!=", "<NUM_LIT>", ")", "{", "unsigned", "Align", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", "->", "getStackAlignment", "(", ")", ";", "Amount", "=", "(", "Amount", "+", "Align", "-", "<NUM_LIT>", ")", "/", "Align", "*", "Align", ";", "unsigned", "Opc", "=", "Old", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "{", "emitSPUpdate", "(", "MBB", ",", "I", ",", "TII", ",", "dl", ",", "*", "this", ",", "-", "Amount", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "Thumb1RegisterInfo12", "Func": "eliminateCallFramePseudoInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8044, "Length": 153, "Cover_Rate": 0.7688442211055276, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "has_trailing_nott", "(", ")", ")", "return", "false", ";", "remove_insn", "(", "trailing_nott", "(", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "sh-protos", "Func": "remove_trailing_nott", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8045, "Length": 21, "Cover_Rate": 0.7777777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_cvtpd2qq512_mask", "(", "(", "__v8df", ")", "__A", ",", "(", "__v8di", ")", "_mm512_setzero_si512", "(", ")", ",", "(", "__mmask8", ")", "__U", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512dqintrin", "Func": "_mm512_maskz_cvt_roundpd_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8046, "Length": 27, "Cover_Rate": 0.5094339622641509, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_fmsub_round_sh", "(", "__m128h", "__W", ",", "__mmask8", "__U", ",", "__m128h", "__A", ",", "__m128h", "__B", ",", "const", "int", "__R", ")", "{"], "ground_truth": ["return", "(", "__m128h", ")", "__builtin_ia32_vfmaddsh3_mask", "(", "(", "__v8hf", ")", "__W", ",", "(", "__v8hf", ")", "__A", ",", "-", "(", "__v8hf", ")", "__B", ",", "(", "__mmask8", ")", "__U", ",", "__R", ")", ";"], "File": "avx512fp16intrin", "Func": "_mm_mask_fmsub_round_sh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8047, "Length": 62, "Cover_Rate": 0.9841269841269841, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>Subtarget", "::", "isCall0ABI", "(", ")", "const", "{", "return", "TM", ".", "getABIInfo", "(", ")", ".", "getABIType", "(", ")", "==", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "XtensaSubtarget1", "Func": "isCall0ABI", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8048, "Length": 22, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "op0", "=", "expand_expr", "(", "arg0", ",", "NULL_RTX", ",", "VOIDmode", ",", "EXPAND_NORMAL", ")", ";", "rtx", "op1", "=", "expand_expr", "(", "arg1", ",", "NULL_RTX", ",", "VOIDmode", ",", "EXPAND_NORMAL", ")", ";", "if", "(", "!", "CONST_INT_P", "(", "op1", ")", ")", "{", "if", "(", "optimize", ")", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "HOST_WIDE_INT", "alignTest", "=", "INTVAL", "(", "op1", ")", ";", "if", "(", "alignTest", "<=", "<NUM_LIT>", "||", "alignTest", "!=", "(", "alignTest", "&", "-", "alignTest", ")", ")", "{", "error", "(", "<STR_LIT>", ")", ";", "return", "NULL_RTX", ";"], "ground_truth": ["}"], "File": "arc5", "Func": "arc_expand_builtin_aligned", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8049, "Length": 84, "Cover_Rate": 0.3981042654028436, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "default", ":", "break", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "HexagonBitSimplify1", "Func": "isCopyReg", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8050, "Length": 30, "Cover_Rate": 0.4225352112676056, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineOperand", "&", "opnd", "=", "CopyMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "opnd", ".", "isReg", "(", ")", ")", "return", "false", ";", "Register", "Reg", "=", "opnd", ".", "getReg", "(", ")", ";", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "Reg", ")", ")", "return", "false", ";", "if", "(", "MRI", "->", "getRegClass", "(", "Reg", ")", "==", "&", "<STR_LIT>", ")", "return", "false", ";", "MachineInstr", "*", "DefInsn", "=", "MRI", "->", "getVRegDef", "(", "Reg", ")", ";"], "ground_truth": ["if", "(", "!", "isInsnFrom32Def", "(", "DefInsn", ")", ")", "return", "false", ";"], "File": "BPFMIPeephole", "Func": "isCopyFrom32Def", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8051, "Length": 82, "Cover_Rate": 0.8367346938775511, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>IncomingArgHandler", "(", "MachineIRBuilder", "&", "B", ",", "MachineRegisterInfo", "&", "MRI", ",", "CCAssignFn", "*", "AssignFn", ")", ":", "<ISA_LIT>ValueHandler", "(", "true", ",", "B", ",", "MRI", ",", "AssignFn", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUCallLowering21", "Func": "AMDGPUIncomingArgHandler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8052, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "trackLivenessAfterRegAlloc", "(", "const", "MachineFunction", "&", ")", "const", "override", "{"], "ground_truth": ["return", "true", ";"], "File": "CAHPRegisterInfo", "Func": "trackLivenessAfterRegAlloc", "Target": "CAHP", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8053, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMemVY64X", "(", ")", "const", "{", "return", "Kind", "==", "Memory", "&&", "(", "!", "Mem", ".", "Size", "||", "Mem", ".", "Size", "==", "<NUM_LIT>", ")", "&&", "getMemIndexReg", "(", ")", ">=", "<STR_LIT>", "&&", "getMemIndexReg", "(", ")", "<=", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "X86Operand (2)", "Func": "isMemVY64X", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8054, "Length": 37, "Cover_Rate": 0.9024390243902439, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int32_t", "BranchOffset", "=", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Offset", ")", "*", "<NUM_LIT>", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "BranchOffset", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "MipsDisassembler", "Func": "DecodeBranchTargetMM", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8055, "Length": 31, "Cover_Rate": 0.6078431372549019, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "TLI", ".", "SimplifyDemandedBits", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "APInt", "::", "getAllOnesValue", "(", "<NUM_LIT>", ")", ",", "DCI", ")", ")", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering14", "Func": "combinePMULDQ", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8056, "Length": 48, "Cover_Rate": 0.32432432432432434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "createPHIsForSelects", "(", "MachineBasicBlock", "::", "iterator", "MIItBegin", ",", "MachineBasicBlock", "::", "iterator", "MIItEnd", ",", "MachineBasicBlock", "*", "TrueMBB", ",", "MachineBasicBlock", "*", "FalseMBB", ",", "MachineBasicBlock", "*", "SinkMBB", ")", "{", "MachineFunction", "*", "MF", "=", "TrueMBB", "->", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "MF", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "unsigned", "CCValid", "=", "MIItBegin", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "CCMask", "=", "MIItBegin", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "DebugLoc", "DL", "=", "MIItBegin", "->", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "SinkInsertionPoint", "=", "SinkMBB", "->", "begin", "(", ")", ";", "DenseMap", "<", "unsigned", ",", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">>", "RegRewriteTable", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "MIIt", "=", "MIItBegin", ";", "MIIt", "!=", "MIItEnd", ";", "MIIt", "=", "skipDebugInstructionsForward", "(", "++", "MIIt", ",", "MIItEnd", ")", ")", "{", "Register", "DestReg", "=", "MIIt", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "TrueReg", "=", "MIIt", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "FalseReg", "=", "MIIt", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "MIIt", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "(", "CCValid", "^", "CCMask", ")", ")", "std", "::", "swap", "(", "TrueReg", ",", "FalseReg", ")", ";", "if", "(", "RegRewriteTable", ".", "find", "(", "TrueReg", ")", "!=", "RegRewriteTable", ".", "end", "(", ")", ")", "TrueReg", "=", "RegRewriteTable", "[", "TrueReg", "]", ".", "first", ";", "if", "(", "RegRewriteTable", ".", "find", "(", "FalseReg", ")", "!=", "RegRewriteTable", ".", "end", "(", ")", ")", "FalseReg", "=", "RegRewriteTable", "[", "FalseReg", "]", ".", "second", ";"], "ground_truth": ["BuildMI", "(", "*", "SinkMBB", ",", "SinkInsertionPoint", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "TrueReg", ")", ".", "addMBB", "(", "TrueMBB", ")", ".", "addReg", "(", "FalseReg", ")", ".", "addMBB", "(", "FalseMBB", ")", ";"], "File": "SystemZISelLowering108", "Func": "createPHIsForSelects", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8057, "Length": 295, "Cover_Rate": 0.899390243902439, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint32_t", "*", "Mask", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", "->", "getTLSCallPreservedMask", "(", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "<STR_LIT>", ",", "DescAddr", ",", "SDValue", "(", ")", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "Chain", ",", "FuncTLVGet", ",", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getRegisterMask", "(", "Mask", ")", ",", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "<STR_LIT>", ",", "PtrVT", ",", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";"], "File": "AArch64ISelLowering105", "Func": "LowerDarwinGlobalTLSAddress", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8058, "Length": 102, "Cover_Rate": 0.3434343434343434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "~", "MachineConstEvaluator", "(", ")", "{"], "ground_truth": ["}"], "File": "HexagonConstPropagation", "Func": "~MachineConstEvaluator", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8059, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "&", "<ISA_LIT>MCInstrInfo", "::", "getExpr", "(", "*", "getImm", "(", ")", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", "*", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "HexagonAsmParser1", "Func": "adds4_6ImmOperands", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8060, "Length": 41, "Cover_Rate": 0.6612903225806451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint8x16_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vreinterpretq_u8_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8061, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "getHasJmpExt", "(", ")", ")", "NegateCC", "(", "LHS", ",", "RHS", ",", "CC", ")", ";", "SDValue", "TargetCC", "=", "DAG", ".", "getConstant", "(", "CC", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "Op", ".", "getValueType", "(", ")", ",", "<STR_LIT>", ")", ";", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "LHS", ".", "getNode", "(", ")", ")", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";"], "ground_truth": ["SDValue", "Ops", "[", "]", "=", "{", "LHS", ",", "RHS", ",", "TargetCC", ",", "TrueV", ",", "FalseV", "}", ";"], "File": "BPFISelLowering17", "Func": "LowerSELECT_CC", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8062, "Length": 86, "Cover_Rate": 0.455026455026455, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "<ISA_LIT>TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "*", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{", "case", "'r'", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "default", ":", "break", ";", "}"], "ground_truth": ["}"], "File": "RISCVISelLowering", "Func": "getRegForInlineAsmConstraint", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8063, "Length": 66, "Cover_Rate": 0.8148148148148148, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "offset", "-=", "UNITS_PER_WORD", ";", "}", "offset", "=", "cfun", "->", "machine", "->", "frame", ".", "fp_sp_offset", ".", "to_constant", "(", ")", ";", "for", "(", "unsigned", "int", "regno", "=", "FP_REG_FIRST", ";", "regno", "<=", "FP_REG_LAST", ";", "regno", "++", ")", "if", "(", "BITSET_P", "(", "cfun", "->", "machine", "->", "frame", ".", "fmask", ",", "regno", "-", "FP_REG_FIRST", ")", ")", "{", "machine_mode", "mode", "=", "TARGET_DOUBLE_FLOAT", "?", "DFmode", ":", "SFmode", ";"], "ground_truth": ["if", "(", "bitmap_bit_p", "(", "components", ",", "regno", ")", ")", "riscv_save_restore_reg", "(", "mode", ",", "regno", ",", "offset", ",", "fn", ")", ";"], "File": "riscv1", "Func": "riscv_process_components", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8064, "Length": 81, "Cover_Rate": 0.44021739130434784, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "LowerATOMIC_LOAD_STORE", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "if", "(", "isStrongerThanMonotonic", "(", "cast", "<", "AtomicSDNode", ">", "(", "Op", ")", "->", "getSuccessOrdering", "(", ")", ")", ")", "{", "return", "SDValue", "(", ")", ";", "}", "return", "Op", ";"], "ground_truth": ["}"], "File": "SparcISelLowering26", "Func": "LowerATOMIC_LOAD_STORE", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8065, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CBucket", ".", "ChainSize", "=", "(", "unsigned", ")", "(", "EleNum", "/", "ChainNum", ")", ";", "if", "(", "CBucket", ".", "ChainSize", "*", "ChainNum", "!=", "EleNum", ")", "return", "false", ";", "if", "(", "SawChainSeparater", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "CBucket", ".", "ChainSize", ";", "i", "++", ")", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "<", "ChainNum", ";", "j", "++", ")", "if", "(", "CBucket", ".", "Elements", "[", "i", "]", ".", "Offset", "!=", "SE", "->", "getMinusSCEV", "(", "CBucket", ".", "Elements", "[", "i", "+", "j", "*", "CBucket", ".", "ChainSize", "]", ".", "Offset", ",", "CBucket", ".", "Elements", "[", "j", "*", "CBucket", ".", "ChainSize", "]", ".", "Offset", ")", ")", "return", "false", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "ChainNum", ";", "i", "++", ")", "CBucket", ".", "ChainBases", ".", "push_back", "(", "CBucket", ".", "Elements", "[", "i", "*", "CBucket", ".", "ChainSize", "]", ")", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "ChainNum", "<<", "<STR_LIT>", ")", ";"], "File": "PPCLoopInstrFormPrep", "Func": "prepareBasesForCommoningChains", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8066, "Length": 154, "Cover_Rate": 0.4723926380368098, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "auto", "IsHazardFn", "=", "[", "IsHazardDef", ",", "TRI", ",", "Reg", "]", "(", "MachineInstr", "*", "MI", ")", "{"], "ground_truth": ["return", "IsHazardDef", "(", "MI", ")", "&&", "MI", "->", "modifiesRegister", "(", "Reg", ",", "TRI", ")", ";"], "File": "GCNHazardRecognizer", "Func": "getWaitStatesSinceDef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8067, "Length": 42, "Cover_Rate": 0.6176470588235294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Thumb1RegisterInfo", "::"], "ground_truth": ["rewriteFrameIndex", "(", "MachineInstr", "&", "MI", ",", "unsigned", "FrameRegIdx", ",", "unsigned", "FrameReg", ",", "int", "Offset", ",", "unsigned", "MOVOpc", ",", "unsigned", "ADDriOpc", ",", "unsigned", "SUBriOpc", ")", "const", "{"], "File": "Thumb1RegisterInfo13", "Func": "rewriteFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8068, "Length": 29, "Cover_Rate": 0.8787878787878788, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getTargetMachine", "(", ")", ".", "Options", ".", "FloatABIType", "!=", "FloatABI", "::", "Hard", ";"], "ground_truth": ["}"], "File": "OR1KISelLowering1", "Func": "useSoftFloat", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8069, "Length": 14, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "I", "=", "MRI", ".", "use_begin", "(", "DstReg", ")", ",", "E", "=", "MRI", ".", "use_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineInstr", "&", "UseMI", "=", "*", "I", "->", "getParent", "(", ")", ";"], "ground_truth": ["if", "(", "!", "canReadVGPR", "(", "UseMI", ",", "I", ".", "getOperandNo", "(", ")", ")", ")", "{"], "File": "SIInstrInfo (3)", "Func": "addUsersToMoveToVALUWorklist", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8070, "Length": 56, "Cover_Rate": 0.6292134831460674, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TieOps", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "if", "(", "!", "STI", ".", "hasLoadStoreOnCond2", "(", ")", ")", "return", "false", ";", "NewUseOpc", "=", "<STR_LIT>", ";", "if", "(", "UseMI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "Reg", ")", "UseIdx", "=", "<NUM_LIT>", ";", "else", "if", "(", "UseMI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "Reg", ")", "UseIdx", "=", "<NUM_LIT>", ",", "CommuteIdx", "=", "<NUM_LIT>", ";", "else", "return", "false", ";", "break", ";", "default", ":", "return", "false", ";", "}", "if", "(", "CommuteIdx", "!=", "-", "<NUM_LIT>", ")", "if", "(", "!", "commuteInstruction", "(", "UseMI", ",", "false", ",", "CommuteIdx", ",", "UseIdx", ")", ")", "return", "false", ";", "bool", "DeleteDef", "=", "MRI", "->", "hasOneNonDBGUse", "(", "Reg", ")", ";"], "ground_truth": ["UseMI", ".", "setDesc", "(", "get", "(", "NewUseOpc", ")", ")", ";"], "File": "SystemZInstrInfo19", "Func": "FoldImmediate", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8071, "Length": 124, "Cover_Rate": 0.33066666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "'('", ";", "printU32", "(", "MI", ",", "OpNo", "+", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", ";", "printU32", "(", "MI", ",", "OpNo", "+", "<NUM_LIT>", ",", "O", ")", ";"], "ground_truth": ["O", "<<", "')'", ";"], "File": "HSAILInstPrinter", "Func": "printV2U32", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8072, "Length": 34, "Cover_Rate": 0.6415094339622641, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "}", "AM", "=", "Backup", ";", "if", "(", "matchAddressRecursively", "(", "Handle", ".", "getValue", "(", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "AM", ",", "Depth", "+", "<NUM_LIT>", ")", "&&", "matchAddressRecursively", "(", "Handle", ".", "getValue", "(", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "AM", ",", "Depth", "+", "<NUM_LIT>", ")", ")", "{", "return", "true", ";", "}", "AM", "=", "Backup", ";", "if", "(", "!", "AM", ".", "hasBase", "(", ")", "&&", "!", "AM", ".", "hasIndexReg", "(", ")", ")", "{", "N", "=", "Handle", ".", "getValue", "(", ")", ";", "AM", ".", "BaseReg", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "AM", ".", "IndexReg", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "AM", ".", "Scale", "=", "<NUM_LIT>", ";"], "ground_truth": ["return", "true", ";"], "File": "M680x0ISelDAGToDAG", "Func": "matchADD", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8073, "Length": 115, "Cover_Rate": 0.5927835051546392, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "SDLoc", "&", "dl", "(", "N", ")", ";", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Address", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Predicate", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Base", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Modifier", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Offset", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Opcode", ";", "unsigned", "IntNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "switch", "(", "IntNo", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "HexagonISelDAGToDAGHVX", "Func": "SelectV65GatherPred", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8074, "Length": 106, "Cover_Rate": 0.3693379790940767, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_ABS_G0_NC", ",", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_ABS_G1_NC", ",", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_DTPREL_G1_NC", ",", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_DTPREL_G0_NC", ",", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_GOTTPREL_G0_NC", ",", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_TPREL_G1_NC", ",", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_TPREL_G0_NC", ",", "}", ";", "unsigned", "NumModifiers", "=", "llvm", "::", "array_lengthof", "(", "PermittedModifiers", ")", ";"], "ground_truth": ["return", "isMoveWideImm", "(", "<NUM_LIT>", ",", "PermittedModifiers", ",", "NumModifiers", ")", ";"], "File": "AArch64AsmParser20", "Func": "isMOVK32Imm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8075, "Length": 50, "Cover_Rate": 0.7575757575757576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCStreamer", "*", "create<ISA_LIT>NullStreamer", "(", "MCContext", "&", "Ctx", ")", "{", "MCStreamer", "*", "S", "=", "llvm", "::", "createNullStreamer", "(", "Ctx", ")", ";", "new", "<ISA_LIT>TargetStreamer", "(", "*", "S", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "MipsMCTargetDesc", "Func": "createMipsNullStreamer", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8076, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>MCCodeEmitter", "(", ")", "override", "{"], "ground_truth": ["}"], "File": "PatmosMCCodeEmitter1", "Func": "~PatmosMCCodeEmitter", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 8077, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PassRegistry", "&", "PR", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initialize<ISA_LIT>AbstractMemberAccessPass", "(", "PR", ")", ";", "initialize<ISA_LIT>PreserveDITypePass", "(", "PR", ")", ";", "initialize<ISA_LIT>MIPeepholePass", "(", "PR", ")", ";"], "ground_truth": ["initialize<ISA_LIT>MIPeepholeTruncElimPass", "(", "PR", ")", ";"], "File": "BPFTargetMachine22", "Func": "LLVMInitializeBPFTarget", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8078, "Length": 31, "Cover_Rate": 0.43661971830985913, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Abs", "=", "B", ".", "buildFAbs", "(", "S32", ",", "RHS", ",", "Flags", ")", ";", "const", "APFloat", "C0Val", "(", "<NUM_LIT>", ")", ";", "auto", "C0", "=", "B", ".", "buildConstant", "(", "S32", ",", "<NUM_LIT>", ")", ";", "auto", "C1", "=", "B", ".", "buildConstant", "(", "S32", ",", "<NUM_LIT>", ")", ";", "auto", "C2", "=", "B", ".", "buildConstant", "(", "S32", ",", "FloatToBits", "(", "<NUM_LIT>", ")", ")", ";", "auto", "CmpRes", "=", "B", ".", "buildFCmp", "(", "CmpInst", "::", "FCMP_OGT", ",", "S1", ",", "Abs", ",", "C0", ",", "Flags", ")", ";", "auto", "Sel", "=", "B", ".", "buildSelect", "(", "S32", ",", "CmpRes", ",", "C1", ",", "C2", ",", "Flags", ")", ";", "auto", "Mul0", "=", "B", ".", "buildFMul", "(", "S32", ",", "RHS", ",", "Sel", ",", "Flags", ")", ";", "auto", "RCP", "=", "B", ".", "buildIntrinsic", "(", "<STR_LIT>", ",", "{", "S32", "}", ",", "false", ")", ".", "addUse", "(", "Mul0", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "auto", "Mul1", "=", "B", ".", "buildFMul", "(", "S32", ",", "LHS", ",", "RCP", ",", "Flags", ")", ";", "B", ".", "buildFMul", "(", "Res", ",", "Sel", ",", "Mul1", ",", "Flags", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeFDIVFastIntrin", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8079, "Length": 184, "Cover_Rate": 0.6501766784452296, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "SDValue", "(", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFrameIndex", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerExternalSymbol", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerJumpTable", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBR_JT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", ")", ";", "return", "SDValue", "(", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", ")", ";"], "File": "WebAssemblyISelLowering73", "Func": "LowerOperation", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8080, "Length": 103, "Cover_Rate": 0.4309623430962343, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "SP", "=", "MRI", ".", "getDwarfRegNum", "(", "<STR_LIT>", ",", "true", ")", ";"], "ground_truth": ["MCCFIInstruction", "Inst", "=", "MCCFIInstruction", "::", "createDefCfaRegister", "(", "nullptr", ",", "SP", ")", ";"], "File": "MipsMCTargetDesc (2)1", "Func": "createMipsMCAsmInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8081, "Length": 24, "Cover_Rate": 0.34285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isIntrinsic", "(", ")", "const", "{", "return", "(", "Attributes", "&", "<ISA_LIT>FMA3Intrinsic", ")", "!=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "X86InstrFMA3Info", "Func": "isIntrinsic", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8082, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>BaseTargetMachine", "::", "addPreRegAlloc", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "if", "(", "Subtarget", ".", "hasNEON", "(", ")", ")", "PM", ".", "add", "(", "createNEONPreAllocPass", "(", ")", ")", ";", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", "&&", "!", "Subtarget", ".", "isThumb1Only", "(", ")", ")", "PM", ".", "add", "(", "create<ISA_LIT>LoadStoreOptimizationPass", "(", "true", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine23", "Func": "addPreRegAlloc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8083, "Length": 61, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "reportIllegalCopy", "(", "this", ",", "MBB", ",", "MI", ",", "DL", ",", "DestReg", ",", "SrcReg", ",", "KillSrc", ")", ";", "return", ";", "}", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "return", ";", "}", "if", "(", "DestReg", "==", "<STR_LIT>", ")", "{", "assert", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "return", ";", "}", "unsigned", "EltSize", "=", "<NUM_LIT>", ";", "unsigned", "Opcode", "=", "<STR_LIT>", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "if", "(", "!", "(", "RI", ".", "getRegSizeInBits", "(", "*", "RC", ")", "%", "<NUM_LIT>", ")", ")", "{", "Opcode", "=", "<STR_LIT>", ";", "EltSize", "=", "<NUM_LIT>", ";", "}", "else", "{", "Opcode", "=", "<STR_LIT>", ";", "EltSize", "=", "<NUM_LIT>", ";", "}", "if", "(", "!", "RI", ".", "isSGPRClass", "(", "RI", ".", "getPhysRegClass", "(", "SrcReg", ")", ")", ")", "{", "reportIllegalCopy", "(", "this", ",", "MBB", ",", "MI", ",", "DL", ",", "DestReg", ",", "SrcReg", ",", "KillSrc", ")", ";", "return", ";", "}", "}", "ArrayRef", "<", "int16_t", ">", "SubIndices", "=", "RI", ".", "getRegSplitParts", "(", "RC", ",", "EltSize", ")", ";", "bool", "Forward", "=", "RI", ".", "getHWRegIndex", "(", "DestReg", ")", "<=", "RI", ".", "getHWRegIndex", "(", "SrcReg", ")", ";", "for", "(", "unsigned", "Idx", "=", "<NUM_LIT>", ";", "Idx", "<", "SubIndices", ".", "size", "(", ")", ";", "++", "Idx", ")", "{", "unsigned", "SubIdx", ";", "if", "(", "Forward", ")", "SubIdx", "=", "SubIndices", "[", "Idx", "]", ";", "else", "SubIdx", "=", "SubIndices", "[", "SubIndices", ".", "size", "(", ")", "-", "Idx", "-", "<NUM_LIT>", "]", ";", "MachineInstrBuilder", "Builder", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "RI", ".", "getSubReg", "(", "DestReg", ",", "SubIdx", ")", ")", ";", "Builder", ".", "addReg", "(", "RI", ".", "getSubReg", "(", "SrcReg", ",", "SubIdx", ")", ")", ";"], "ground_truth": ["if", "(", "Idx", "==", "<NUM_LIT>", ")", "Builder", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Define", "|", "RegState", "::", "Implicit", ")", ";"], "File": "SIInstrInfo139", "Func": "copyPhysReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8084, "Length": 333, "Cover_Rate": 0.4007220216606498, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>CallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "unsigned", "VReg", ")", "const", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "const", "Function", "&", "F", "=", "*", "MF", ".", "getFunction", "(", ")", ";", "auto", "MIB", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "<STR_LIT>", ")", ";", "assert", "(", "(", "(", "Val", "&&", "VReg", ")", "||", "(", "!", "Val", "&&", "!", "VReg", ")", ")", "&&", "<STR_LIT>", ")", ";", "bool", "Success", "=", "true", ";", "if", "(", "VReg", ")", "{", "const", "<ISA_LIT>TargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "<ISA_LIT>TargetLowering", ">", "(", ")", ";", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "F", ".", "getCallingConv", "(", ")", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "auto", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "ArgInfo", "OrigArg", "{", "VReg", ",", "Val", "->", "getType", "(", ")", "}", ";"], "ground_truth": ["setArgFlags", "(", "OrigArg", ",", "AttributeList", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";"], "File": "AArch64CallLowering18", "Func": "lowerReturn", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8085, "Length": 159, "Cover_Rate": 0.6597510373443983, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>ExpandPseudo", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMExpandPseudoInsts (2)", "Func": "createARMExpandPseudoPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8086, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "SizeVal", "=", "ConstantSize", "->", "getZExtValue", "(", ")", ";", "if", "(", "SizeVal", "<", "<NUM_LIT>", "||", "(", "SizeVal", "%", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "*", "DAG", ".", "getSubtarget", "(", ")", ".", "getTargetLowering", "(", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Entry", ".", "Ty", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "getIntPtrType", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "Node", "=", "Dst", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Src", ";"], "ground_truth": ["Args", ".", "push_back", "(", "Entry", ")", ";"], "File": "HexagonSelectionDAGInfo19", "Func": "EmitTargetCodeForMemcpy", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8087, "Length": 100, "Cover_Rate": 0.3436426116838488, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "(", "(", "__v2du", ")", "__A", "^", "(", "__v2du", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "emmintrin", "Func": "_mm_xor_si128", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8088, "Length": 17, "Cover_Rate": 0.4358974358974359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "DebugLoc", "&", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "ASSERT_SORTED", "(", "PopTable", ")", ";", "if", "(", "StackTop", "==", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "RegMap", "[", "Stack", "[", "--", "StackTop", "]", "]", "=", "~", "<NUM_LIT>", ";"], "ground_truth": ["int", "Opcode", "=", "Lookup", "(", "PopTable", ",", "I", "->", "getOpcode", "(", ")", ")", ";"], "File": "X86FloatingPoint52", "Func": "popStackAfter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8089, "Length": 53, "Cover_Rate": 0.375886524822695, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ";"], "ground_truth": ["}"], "File": "PatmosFrameLowering", "Func": "hasReservedCallFrame", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 8090, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "SDValue", "Cmp", ";", "switch", "(", "CC", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "CmpVT", ",", "LHS", ",", "RHS", ")", ";", "if", "(", "Cmp", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Cmp", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResVT", ",", "Cmp", ",", "FV", ",", "TV", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "CmpVT", ",", "LHS", ",", "RHS", ")", ";", "if", "(", "Cmp", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Cmp", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResVT", ",", "Cmp", ",", "TV", ",", "FV", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "CmpVT", ",", "RHS", ",", "LHS", ")", ";", "if", "(", "Cmp", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Cmp", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResVT", ",", "Cmp", ",", "FV", ",", "TV", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "CmpVT", ",", "RHS", ",", "LHS", ")", ";"], "ground_truth": ["if", "(", "Cmp", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Cmp", ")", ";"], "File": "PPCISelLowering58", "Func": "LowerSELECT_CC", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8091, "Length": 259, "Cover_Rate": 0.376453488372093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "parseRegister", "(", "Operands", ",", "GR32Reg", ")", ";"], "ground_truth": ["}"], "File": "SystemZAsmParser1", "Func": "parseADDR32", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8092, "Length": 9, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>ScheduleBlockCreator", "::", "colorHighLatenciesAlone", "(", ")", "{", "unsigned", "DAGSize", "=", "DAG", "->", "SUnits", ".", "size", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "DAGSize", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "ground_truth": ["SUnit", "*", "SU", "=", "&", "DAG", "->", "SUnits", "[", "i", "]", ";"], "File": "SIMachineScheduler (2)", "Func": "colorHighLatenciesAlone", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8093, "Length": 49, "Cover_Rate": 0.6621621621621622, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "SDValue", "Vec", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "VL", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "SplattedVal", "=", "splatSplitI64WithVL", "(", "DL", ",", "VT", ",", "Scalar", ",", "VL", ",", "DAG", ")", ";", "SDValue", "SplattedIdx", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "VL", ")", ";", "MVT", "MaskVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "VT", ".", "getVectorElementCount", "(", ")", ")", ";", "SDValue", "Mask", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "MaskVT", ",", "VL", ")", ";", "SDValue", "VID", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Mask", ",", "VL", ")", ";", "SDValue", "SelectCond", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "MaskVT", ",", "VID", ",", "SplattedIdx", ",", "DAG", ".", "getCondCode", "(", "<STR_LIT>", ")", ",", "Mask", ",", "VL", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "SelectCond", ",", "SplattedVal", ",", "Vec", ",", "VL", ")", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "NumOps", "=", "Op", ".", "getNumOperands", "(", ")", ";", "bool", "IsMasked", "=", "NumOps", "==", "<NUM_LIT>", ";", "unsigned", "OpOffset", "=", "IsMasked", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "SDValue", "Scalar", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", "+", "OpOffset", ")", ";", "if", "(", "Scalar", ".", "getValueType", "(", ")", ".", "bitsLE", "(", "XLenVT", ")", ")", "break", ";", "if", "(", "auto", "*", "CVal", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Scalar", ")", ")", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "CVal", "->", "getSExtValue", "(", ")", ")", ")", "break", ";", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "assert", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "&&", "Scalar", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "MVT", "I32VT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "VT", ".", "getVectorElementCount", "(", ")", "*", "<NUM_LIT>", ")", ";", "SDValue", "Vec", "=", "DAG", ".", "getBitcast", "(", "I32VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", "+", "OpOffset", ")", ")", ";", "SDValue", "ScalarLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Scalar", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "XLenVT", ")", ")", ";", "SDValue", "ScalarHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Scalar", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "XLenVT", ")", ")", ";"], "ground_truth": ["SDValue", "VL", "=", "Op", ".", "getOperand", "(", "NumOps", "-", "(", "<NUM_LIT>", "+", "OpOffset", ")", ")", ";"], "File": "RISCVISelLowering1", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8094, "Length": 400, "Cover_Rate": 0.33698399326032014, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "I", ":", "<ISA_LIT>MCInstrInfo", "::", "bundleInstructions", "(", "Inst", ")", ")", "{", "MCInst", "&", "CrntHMI", "=", "const_cast", "<", "MCInst", "&", ">", "(", "*", "I", ".", "getInst", "(", ")", ")", ";", "if", "(", "*", "RelaxTarget", "==", "&", "CrntHMI", ")", "{", "Update", "=", "true", ";", "assert", "(", "(", "<ISA_LIT>MCInstrInfo", "::", "bundleSize", "(", "Res", ")", "<", "HEXAGON_PACKET_SIZE", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["MCInst", "*", "HMIx", "=", "takeExtender", "(", ")", ";"], "File": "HexagonAsmBackend14", "Func": "relaxInstruction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8095, "Length": 69, "Cover_Rate": 0.32242990654205606, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_insn", "(", "pat", ")", ";"], "ground_truth": ["}"], "File": "sh3", "Func": "emit_df_insn", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8096, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "getCRBitValue", "(", "unsigned", "CRBit", ")", "{", "unsigned", "Ret", "=", "<NUM_LIT>", ";", "if", "(", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", ")", "Ret", "=", "<NUM_LIT>", ";", "if", "(", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", ")", "Ret", "=", "<NUM_LIT>", ";", "if", "(", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", ")", "Ret", "=", "<NUM_LIT>", ";", "if", "(", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", ")", "Ret", "=", "<NUM_LIT>", ";", "assert", "(", "Ret", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "Ret", ";"], "File": "PPCInstrInfo (2)2", "Func": "getCRBitValue", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8097, "Length": 177, "Cover_Rate": 0.731404958677686, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_vcvtpd2ph512_mask_round", "(", "(", "__v8df", ")", "__A", ",", "_mm_setzero_ph", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ",", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm512_cvt_roundpd_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8098, "Length": 22, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GlobalBaseReg", "=", "Reg", ";"], "ground_truth": ["}"], "File": "X86MachineFunctionInfo (2)", "Func": "setGlobalBaseReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8099, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DiagnosticPredicate", "isMatrixRegOperand", "(", ")", "const", "{", "if", "(", "!", "isMatrix", "(", ")", ")", "return", "DiagnosticPredicateTy", "::", "NoMatch", ";", "if", "(", "getMatrixKind", "(", ")", "!=", "Kind", "||", "!", "<ISA_LIT>MCRegisterClasses", "[", "RegClass", "]", ".", "contains", "(", "getMatrixReg", "(", ")", ")", "||", "EltSize", "!=", "getMatrixElementWidth", "(", ")", ")", "return", "DiagnosticPredicateTy", "::", "NearMatch", ";", "return", "DiagnosticPredicateTy", "::", "Match", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser1", "Func": "isMatrixRegOperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8100, "Length": 56, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint64x2_t", ")", "__builtin_neon_vdup_nv2di", "(", "(", "__builtin_neon_di", ")", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vdupq_n_u64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8101, "Length": 13, "Cover_Rate": 0.6842105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "ConstantInt", "*", "CI", "=", "cast", "<", "ConstantInt", ">", "(", "C", ")", ";", "unsigned", "ImmReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "CI", "->", "isZero", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "ImmReg", ")", ";", "return", "ImmReg", ";", "}", "if", "(", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", ")", "return", "<NUM_LIT>", ";", "const", "TargetRegisterClass", "*", "RC", "=", "(", "(", "VT", "==", "<STR_LIT>", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ")", ";", "const", "ConstantInt", "*", "CI", "=", "cast", "<", "ConstantInt", ">", "(", "C", ")", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "CI", "->", "getSExtValue", "(", ")", ")", ")", "{", "unsigned", "Opc", "=", "(", "VT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "ImmReg", "=", "createResultReg", "(", "RC", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ImmReg", ")", ".", "addImm", "(", "CI", "->", "getSExtValue", "(", ")", ")", ";", "return", "ImmReg", ";", "}"], "ground_truth": ["int64_t", "Imm", "=", "CI", "->", "getZExtValue", "(", ")", ";"], "File": "PPCFastISel19", "Func": "PPCMaterializeInt", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8102, "Length": 195, "Cover_Rate": 0.6747404844290658, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "value_rtx", "=", "convert_to_mode", "(", "Pmode", ",", "value_rtx", ",", "<NUM_LIT>", ")", ";", "emit_library_call", "(", "sym", ",", "LCT_NORMAL", ",", "VOIDmode", ",", "<NUM_LIT>", ",", "dst_reg", ",", "Pmode", ",", "value_rtx", ",", "Pmode", ",", "convert_to_mode", "(", "TYPE_MODE", "(", "sizetype", ")", ",", "GEN_INT", "(", "bytes", ">>", "<NUM_LIT>", ")", ",", "TYPE_UNSIGNED", "(", "sizetype", ")", ")", ",", "TYPE_MODE", "(", "sizetype", ")", ")", ";"], "ground_truth": ["if", "(", "rem", "==", "<NUM_LIT>", ")", "return", ";"], "File": "visium2", "Func": "expand_block_set_2", "Target": "visium", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 8103, "Length": 63, "Cover_Rate": 0.4405594405594406, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", "::", "Generic", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", "::", "Input", ":", "return", "<NUM_LIT>", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "SPIRVUtils", "Func": "storageClassToAddressSpace", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8104, "Length": 25, "Cover_Rate": 0.30120481927710846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "IK", "=", "getInstKind", "(", "SU", ")", ";", "if", "(", "IK", "==", "IDOther", ")", "Available", "[", "IDOther", "]", ".", "push_back", "(", "SU", ")", ";", "else", "Pending", "[", "IK", "]", ".", "push_back", "(", "SU", ")", ";"], "ground_truth": ["}"], "File": "R600MachineScheduler1", "Func": "releaseBottomNode", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8105, "Length": 36, "Cover_Rate": 0.4235294117647059, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "<ISA_LIT>FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "DebugLoc", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "getIndex", "(", ")", ";", "unsigned", "BasePtr", "=", "(", "TFI", "->", "hasFP", "(", "MF", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "int", "Offset", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "getObjectOffset", "(", "FrameIndex", ")", ";", "Offset", "+=", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "!", "TFI", "->", "hasFP", "(", "MF", ")", ")", "Offset", "+=", "MF", ".", "getFrameInfo", "(", ")", ".", "getStackSize", "(", ")", ";"], "File": "MSP430RegisterInfo28", "Func": "eliminateFrameIndex", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8106, "Length": 111, "Cover_Rate": 0.30662983425414364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CC", "==", "CallingConv", "::", "CXX_FAST_TLS", ")", "return", "CSR_<ISA_LIT>_CXX_TLS_Darwin_RegMask", ";", "if", "(", "CC", "==", "CallingConv", "::", "<ISA_LIT>_VectorCall", ")", "return", "CSR_Darwin_<ISA_LIT>_AAVPCS_RegMask", ";", "if", "(", "CC", "==", "CallingConv", "::", "<ISA_LIT>_SVE_VectorCall", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "if", "(", "CC", "==", "CallingConv", "::", "CFGuard_Check", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getTargetLowering", "(", ")", "->", "supportSwiftError", "(", ")", "&&", "MF", ".", "getFunction", "(", ")", ".", "getAttributes", "(", ")", ".", "hasAttrSomewhere", "(", "Attribute", "::", "SwiftError", ")", ")", "return", "CSR_Darwin_<ISA_LIT>_AAPCS_SwiftError_RegMask", ";"], "File": "AArch64RegisterInfo67", "Func": "getDarwinCallPreservedMask", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8107, "Length": 87, "Cover_Rate": 0.5337423312883436, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "arx_reg_operand", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", ")", "{"], "ground_truth": ["if", "(", "mode", "!=", "VOIDmode", "&&", "mode", "!=", "GET_MODE", "(", "op", ")", ")", "return", "<NUM_LIT>", ";"], "File": "c4x1", "Func": "arx_reg_operand", "Target": "c4x", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 8108, "Length": 27, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetLowering", "::", "LowerFP_TO_INTForReuse", "(", "SDValue", "Op", ",", "ReuseLoadInfo", "&", "RLI", ",", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ")", "const", "{", "assert", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", ";", "SDValue", "Src", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Src", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "Src", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Src", ")", ";", "SDValue", "Tmp", ";", "switch", "(", "Op", ".", "getSimpleValueType", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Tmp", "=", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "(", "Subtarget", ".", "hasFPCVT", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "dl", ",", "<STR_LIT>", ",", "Src", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "assert", "(", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Subtarget", ".", "hasFPCVT", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "Tmp", "=", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Src", ")", ";", "break", ";", "}", "bool", "i32Stack", "=", "Op", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasSTFIWX", "(", ")", "&&", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Subtarget", ".", "hasFPCVT", "(", ")", ")", ";", "SDValue", "FIPtr", "=", "DAG", ".", "CreateStackTemporary", "(", "i32Stack", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "FIPtr", ")", "->", "getIndex", "(", ")", ";", "MachinePointerInfo", "MPI", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "FI", ")", ";", "SDValue", "Chain", ";"], "ground_truth": ["Align", "Alignment", "(", "DAG", ".", "getEVTAlign", "(", "Tmp", ".", "getValueType", "(", ")", ")", ")", ";"], "File": "PPCISelLowering101", "Func": "LowerFP_TO_INTForReuse", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8109, "Length": 285, "Cover_Rate": 0.536723163841808, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunctionPass", "(", "ID", ")", ",", "TM", "(", "tm", ")", ",", "STC", "(", "tm", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ")", ",", "TII", "(", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "tm", ".", "getInstrInfo", "(", ")", ")", ")", ",", "TRI", "(", "static_cast", "<", "const", "<ISA_LIT>RegisterInfo", "*", ">", "(", "tm", ".", "getRegisterInfo", "(", ")", ")", ")", "{"], "ground_truth": ["(", "void", ")", "TM", ";"], "File": "PatmosSPReduce", "Func": "PatmosSPReduce", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 8110, "Length": 61, "Cover_Rate": 0.8714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m128i", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_setr_epi64", "(", "__m64", "__q0", ",", "__m64", "__q1", ")", "{", "return", "_mm_set_epi64", "(", "__q1", ",", "__q0", ")", ";"], "ground_truth": ["}"], "File": "emmintrin4", "Func": "_mm_setr_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8111, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "TyWidth", "%", "ElemWidth", ")", "==", "<NUM_LIT>", ")", ";", "return", "<STR_LIT>", "(", "ElemTy", ",", "TyWidth", "/", "ElemWidth", ")", ";"], "ground_truth": ["}"], "File": "HexagonISelLowering60", "Func": "tyVector", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8112, "Length": 22, "Cover_Rate": 0.30985915492957744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "location_t", "loc", "=", "*", "(", "(", "location_t", "*", ")", "data", ")", ";", "if", "(", "TYPE_P", "(", "*", "tp", ")", ")", "{", "*", "walk_subtrees", "=", "<NUM_LIT>", ";", "return", "NULL_TREE", ";", "}", "if", "(", "bpf_core_is_maybe_aggregate_access", "(", "*", "tp", ")", ")", "{"], "ground_truth": ["tree", "newdecl", "=", "bpf_core_newdecl", "(", "TREE_TYPE", "(", "*", "tp", ")", ")", ";"], "File": "bpf", "Func": "bpf_core_walk", "Target": "bpf", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 8113, "Length": 51, "Cover_Rate": 0.5204081632653061, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "--", "MBBI", ";", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "if", "(", "!", "MI", ".", "isTransient", "(", ")", ")", "++", "Count", ";", "if", "(", "MI", ".", "mayStore", "(", ")", "&&", "isMatchingStore", "(", "LoadMI", ",", "MI", ")", "&&", "BaseReg", "==", "getLdStBaseOp", "(", "MI", ")", ".", "getReg", "(", ")", "&&", "isLdOffsetInRangeOfSt", "(", "LoadMI", ",", "MI", ",", "TII", ")", "&&", "!", "ModifiedRegs", "[", "getLdStRegOp", "(", "MI", ")", ".", "getReg", "(", ")", "]", ")", "{", "StoreI", "=", "MBBI", ";", "return", "true", ";", "}", "if", "(", "MI", ".", "isCall", "(", ")", ")", "return", "false", ";", "TII", "->", "trackRegDefsUses", "(", "MI", ",", "ModifiedRegs", ",", "UsedRegs", ",", "TRI", ")", ";", "if", "(", "ModifiedRegs", "[", "BaseReg", "]", ")", "return", "false", ";", "if", "(", "MI", ".", "mayStore", "(", ")", "&&", "mayAlias", "(", "LoadMI", ",", "MI", ",", "AA", ")", ")", "return", "false", ";", "}", "while", "(", "MBBI", "!=", "B", "&&", "Count", "<", "Limit", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AArch64LoadStoreOptimizer42", "Func": "findMatchingStore", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8114, "Length": 149, "Cover_Rate": 0.6260504201680672, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NegatibleCost", "N2Cost", "=", "NegatibleCost", "::", "Expensive", ";", "SDValue", "NegN2", "=", "getNegatedExpression", "(", "N2", ",", "DAG", ",", "LegalOps", ",", "OptForSize", ",", "N2Cost", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "if", "(", "!", "NegN2", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Flags", ".", "hasNoSignedZeros", "(", ")", "||", "Options", ".", "NoSignedZerosFPMath", ")", "{", "NegatibleCost", "N0Cost", "=", "NegatibleCost", "::", "Expensive", ";", "SDValue", "NegN0", "=", "getNegatedExpression", "(", "N0", ",", "DAG", ",", "LegalOps", ",", "OptForSize", ",", "N0Cost", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "NegatibleCost", "N1Cost", "=", "NegatibleCost", "::", "Expensive", ";", "SDValue", "NegN1", "=", "getNegatedExpression", "(", "N1", ",", "DAG", ",", "LegalOps", ",", "OptForSize", ",", "N1Cost", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "if", "(", "NegN0", "&&", "N0Cost", "<=", "N1Cost", ")", "{", "Cost", "=", "std", "::", "min", "(", "N0Cost", ",", "N2Cost", ")", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "Loc", ",", "VT", ",", "NegN0", ",", "N1", ",", "NegN2", ",", "Flags", ")", ";", "}", "else", "if", "(", "NegN1", ")", "{", "Cost", "=", "std", "::", "min", "(", "N1Cost", ",", "N2Cost", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "Opc", ",", "Loc", ",", "VT", ",", "N0", ",", "NegN1", ",", "NegN2", ",", "Flags", ")", ";"], "File": "PPCISelLowering100", "Func": "getNegatedExpression", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8115, "Length": 182, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vsra_n_s16", "(", "int16x4_t", "__a", ",", "int16x4_t", "__b", ",", "const", "int", "__c", ")", "{", "return", "(", "int16x4_t", ")", "__builtin_aarch64_ssra_nv4hi", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vsra_n_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8116, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "Instruction", "::", "Add", ":", "case", "Instruction", "::", "Sub", ":", "if", "(", "Idx", "==", "<NUM_LIT>", "&&", "Imm", ".", "getBitWidth", "(", ")", "<=", "<NUM_LIT>", ")", "{", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ".", "getZExtValue", "(", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "-", "Imm", ".", "getSExtValue", "(", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "}", "break", ";", "case", "Instruction", "::", "Mul", ":", "if", "(", "Idx", "==", "<NUM_LIT>", "&&", "Imm", ".", "getBitWidth", "(", ")", "<=", "<NUM_LIT>", ")", "{", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ".", "getSExtValue", "(", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "}", "break", ";", "case", "Instruction", "::", "Or", ":", "case", "Instruction", "::", "Xor", ":", "if", "(", "Idx", "==", "<NUM_LIT>", "&&", "Imm", ".", "getBitWidth", "(", ")", "<=", "<NUM_LIT>", ")", "{", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ".", "getZExtValue", "(", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "if", "(", "(", "Imm", ".", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "TTI", "::", "TCC_Free", ";", "}", "break", ";", "case", "Instruction", "::", "And", ":", "if", "(", "Idx", "==", "<NUM_LIT>", "&&", "Imm", ".", "getBitWidth", "(", ")", "<=", "<NUM_LIT>", ")", "{", "if", "(", "BitSize", "<=", "<NUM_LIT>", ")", "return", "TTI", "::", "TCC_Free", ";", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "~", "Imm", ".", "getZExtValue", "(", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";"], "ground_truth": ["if", "(", "(", "Imm", ".", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "TTI", "::", "TCC_Free", ";"], "File": "SystemZTargetTransformInfo25", "Func": "getIntImmCostInst", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8117, "Length": 245, "Cover_Rate": 0.3983739837398374, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "VF", "->", "Values", ".", "size", "(", ")", ";", "i", "++", ")", "{", "yaml", "::", "Value", "Val", "=", "VF", "->", "Values", "[", "i", "]", ";", "if", "(", "Val", ".", "Symbol", ".", "empty", "(", ")", "&&", "(", "Val", ".", "Max", "-", "Val", ".", "Min", ">", "(", "<NUM_LIT>", "<<", "BypassRangeThreshold", ")", ")", ")", "{", "return", "true", ";", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "PatmosBypassFromPML", "Func": "hasLargeRange", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 8118, "Length": 68, "Cover_Rate": 0.8192771084337349, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MemRefBeginIdx", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MemRefBeginIdx", "+=", "<STR_LIT>", "(", "Desc", ")", ";", "MachineOperand", "&", "BaseMO", "=", "UseMI", ".", "getOperand", "(", "MemRefBeginIdx", "+", "<STR_LIT>", ")", ";", "MachineOperand", "&", "IndexMO", "=", "UseMI", ".", "getOperand", "(", "MemRefBeginIdx", "+", "<STR_LIT>", ")", ";", "if", "(", "(", "BaseMO", ".", "isReg", "(", ")", "&&", "BaseMO", ".", "getReg", "(", ")", "==", "DefReg", ")", "||", "(", "IndexMO", ".", "isReg", "(", ")", "&&", "IndexMO", ".", "getReg", "(", ")", "==", "DefReg", ")", ")", "return", "{", "}", ";", "continue", ";", "}", "if", "(", "SingleUseMI", ")", "return", "{", "}", ";", "if", "(", "!", "<ISA_LIT>InstrInfo", "::", "isDataInvariant", "(", "UseMI", ")", "||", "UseMI", ".", "getParent", "(", ")", "!=", "MI", ".", "getParent", "(", ")", "||", "isEFLAGSDefLive", "(", "UseMI", ")", ")", "return", "{", "}", ";", "if", "(", "UseMI", ".", "getDesc", "(", ")", ".", "getNumDefs", "(", ")", ">", "<NUM_LIT>", ")", "return", "{", "}", ";", "Register", "UseDefReg", "=", "UseMI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "UseDefReg", ")", "||", "!", "canHardenRegister", "(", "UseDefReg", ")", ")", "return", "{", "}", ";", "SingleUseMI", "=", "&", "UseMI", ";", "}", "return", "{", "SingleUseMI", "}", ";", "}", ";", "MachineInstr", "*", "MI", "=", "&", "InitialMI", ";", "while", "(", "Optional", "<", "MachineInstr", "*", ">", "SingleUse", "=", "SinkCheckToSingleUse", "(", "*", "MI", ")", ")", "{", "MI", "=", "*", "SingleUse", ";", "if", "(", "!", "MI", ")", "break", ";", "}", "return", "MI", ";"], "ground_truth": ["}"], "File": "X86SpeculativeLoadHardening11", "Func": "sinkPostLoadHardenedInst", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8119, "Length": 227, "Cover_Rate": 0.5776081424936387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "FrameAddr", "=", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "return", "DAG", ".", "getLoad", "(", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "FrameAddr", ",", "Offset", ")", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "}", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "DL", ",", "Reg", ",", "VT", ")", ";"], "File": "AArch64ISelLowering (2)", "Func": "LowerRETURNADDR", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8120, "Length": 106, "Cover_Rate": 0.5463917525773195, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetStreamer", "::", "emitRRX", "(", "unsigned", "Opcode", ",", "unsigned", "Reg0", ",", "unsigned", "Reg1", ",", "MCOperand", "Op2", ",", "SMLoc", "IDLoc", ",", "const", "MCSubtargetInfo", "*", "STI", ")", "{"], "ground_truth": ["MCInst", "TmpInst", ";"], "File": "MipsTargetStreamer (2)1", "Func": "emitRRX", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8121, "Length": 29, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrshlq_s32", "(", "int32x4_t", "__a", ",", "int32x4_t", "__b", ")", "{"], "ground_truth": ["return", "(", "int32x4_t", ")", "__builtin_neon_vrshlsv4si", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon_vrshlq_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8122, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>LowOverheadLoopsPass", "(", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>LowOverheadLoops", "(", ")", ";"], "File": "ARMLowOverheadLoops", "Func": "createARMLowOverheadLoopsPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8123, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>BitcodeWriter", "::", "writeModuleConstants", "(", ")", "{", "const", "ValueEnumerator", "::", "ValueList", "&", "Vals", "=", "VE", ".", "getValues", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Vals", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "!", "isa", "<", "GlobalValue", ">", "(", "Vals", "[", "i", "]", ".", "first", ")", ")", "{", "writeConstants", "(", "i", ",", "Vals", ".", "size", "(", ")", ",", "true", ")", ";", "return", ";", "}"], "ground_truth": ["}"], "File": "DXILBitcodeWriter", "Func": "writeModuleConstants", "Target": "DirectX", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8124, "Length": 77, "Cover_Rate": 0.9871794871794872, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "ContainsWWM", "=", "false", ";", "for", "(", "auto", "WWM", ":", "WWMs", ")", "{", "if", "(", "Loop", "->", "contains", "(", "WWM", "->", "getParent", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "WWM", ")", ";", "ContainsWWM", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "ContainsWWM", ")", "return", "false", ";", "unsigned", "Reg", "=", "DefOpnd", "->", "getReg", "(", ")", ";", "for", "(", "auto", "&", "Use", ":", "MRI", "->", "use_operands", "(", "Reg", ")", ")", "Use", ".", "setIsKill", "(", "false", ")", ";", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "Defs", ";", "for", "(", "auto", "&", "Def", ":", "MRI", "->", "def_instructions", "(", "Reg", ")", ")", "Defs", ".", "push_back", "(", "&", "Def", ")", ";", "for", "(", "auto", "Def", ":", "Defs", ")", "{", "if", "(", "DefOpnd", "->", "getParent", "(", ")", "==", "Def", ")", "continue", ";"], "ground_truth": ["Def", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "Reg", ",", "false", ",", "true", ")", ")", ";"], "File": "SIFixWWMLiveness3", "Func": "processLoopPhiDef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8125, "Length": 150, "Cover_Rate": 0.7692307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqdmullbq_s16", "(", "int16x8_t", "__a", ",", "int16x8_t", "__b", ")", "{"], "ground_truth": ["return", "__builtin_mve_vqdmullbq_sv8hi", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "mve___arm_vqdmullbq_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8126, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetMachine", "::", "addAnalysisPasses", "(", "PassManagerBase", "&", "PM", ")", "{", "if", "(", "Subtarget", ".", "allowMixed16_32", "(", ")", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", ")", ";", "PM", ".", "add", "(", "createNoTargetTransformInfoPass", "(", ")", ")", ";"], "ground_truth": ["}", "else", "LLVMTargetMachine", "::", "addAnalysisPasses", "(", "PM", ")", ";"], "File": "MipsTargetMachine11", "Func": "addAnalysisPasses", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8127, "Length": 46, "Cover_Rate": 0.8214285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "File": "F2003fInstrInfo", "Func": "getMalkrzFromFiMalkrz", "Target": "F2003f", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8128, "Length": 69, "Cover_Rate": 0.3080357142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "insn", ";", "bool", "need_barrier_p", "=", "known_ne", "(", "get_frame_size", "(", ")", "+", "cfun", "->", "machine", "->", "frame", ".", "arg_pointer_offset", ",", "<NUM_LIT>", ")", ";", "if", "(", "cfun", "->", "machine", "->", "naked_p", ")", "{", "gcc_assert", "(", "style", "==", "NORMAL_RETURN", ")", ";", "emit_jump_insn", "(", "gen_return", "(", ")", ")", ";", "return", ";", "}", "if", "(", "(", "style", "==", "NORMAL_RETURN", ")", "&&", "riscv_can_use_return_insn", "(", ")", ")", "{", "emit_jump_insn", "(", "gen_return", "(", ")", ")", ";", "return", ";", "}", "epilogue_cfa_sp_offset", "=", "<NUM_LIT>", ";", "if", "(", "cfun", "->", "calls_alloca", ")", "{", "riscv_emit_stack_tie", "(", ")", ";", "need_barrier_p", "=", "false", ";", "poly_int64", "adjust_offset", "=", "-", "frame", "->", "hard_frame_pointer_offset", ";", "rtx", "adjust", "=", "NULL_RTX", ";", "if", "(", "!", "adjust_offset", ".", "is_constant", "(", ")", ")", "{", "rtx", "tmp1", "=", "RISCV_PROLOGUE_TEMP", "(", "Pmode", ")", ";", "rtx", "tmp2", "=", "RISCV_PROLOGUE_TEMP2", "(", "Pmode", ")", ";", "riscv_legitimize_poly_move", "(", "Pmode", ",", "tmp1", ",", "tmp2", ",", "gen_int_mode", "(", "adjust_offset", ",", "Pmode", ")", ")", ";", "adjust", "=", "tmp1", ";", "}", "else", "{", "if", "(", "!", "SMALL_OPERAND", "(", "adjust_offset", ".", "to_constant", "(", ")", ")", ")", "{", "riscv_emit_move", "(", "RISCV_PROLOGUE_TEMP", "(", "Pmode", ")", ",", "GEN_INT", "(", "adjust_offset", ".", "to_constant", "(", ")", ")", ")", ";", "adjust", "=", "RISCV_PROLOGUE_TEMP", "(", "Pmode", ")", ";", "}", "else", "adjust", "=", "GEN_INT", "(", "adjust_offset", ".", "to_constant", "(", ")", ")", ";", "}", "insn", "=", "emit_insn", "(", "gen_add3_insn", "(", "stack_pointer_rtx", ",", "hard_frame_pointer_rtx", ",", "adjust", ")", ")", ";", "rtx", "dwarf", "=", "NULL_RTX", ";", "rtx", "cfa_adjust_value", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "hard_frame_pointer_rtx", ",", "gen_int_mode", "(", "-", "frame", "->", "hard_frame_pointer_offset", ",", "Pmode", ")", ")", ";", "rtx", "cfa_adjust_rtx", "=", "gen_rtx_SET", "(", "stack_pointer_rtx", ",", "cfa_adjust_value", ")", ";", "dwarf", "=", "alloc_reg_note", "(", "REG_CFA_ADJUST_CFA", ",", "cfa_adjust_rtx", ",", "dwarf", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "REG_NOTES", "(", "insn", ")", "=", "dwarf", ";", "}", "if", "(", "(", "frame", "->", "mask", "|", "frame", "->", "fmask", ")", "!=", "<NUM_LIT>", ")", "{", "step2", "=", "riscv_first_stack_step", "(", "frame", ")", ";", "step1", "-=", "step2", ";", "}", "if", "(", "known_gt", "(", "step1", ",", "<NUM_LIT>", ")", ")", "{", "riscv_emit_stack_tie", "(", ")", ";", "need_barrier_p", "=", "false", ";", "if", "(", "!", "step1", ".", "is_constant", "(", ")", ")", "{"], "ground_truth": ["poly_int64", "scalable_frame", "=", "step1", ";"], "File": "riscv1", "Func": "riscv_expand_epilogue", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8129, "Length": 339, "Cover_Rate": 0.40309155766944116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "poly128_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vreinterpretq_p128_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8130, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "Alignment", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Alignment", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "return", "nullptr", ";", "}", "if", "(", "Ops", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "Ops", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", "&&", "Ops", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "{", "unsigned", "NewOpc", "=", "<NUM_LIT>", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "nullptr", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "}", "MI", ".", "setDesc", "(", "get", "(", "NewOpc", ")", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "Ops", ".", "size", "(", ")", "!=", "<NUM_LIT>", ")", "return", "nullptr", ";", "if", "(", "LoadMI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", "!=", "MI", ".", "getOperand", "(", "Ops", "[", "<NUM_LIT>", "]", ")", ".", "getSubReg", "(", ")", ")", "return", "nullptr", ";", "SmallVector", "<", "MachineOperand", ",", "<STR_LIT>", ">", "MOs", ";", "switch", "(", "LoadMI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "getCodeModel", "(", ")", "!=", "CodeModel", "::", "Small", "&&", "MF", ".", "getTarget", "(", ")", ".", "getCodeModel", "(", ")", "!=", "CodeModel", "::", "Kernel", ")", "return", "nullptr", ";", "unsigned", "PICBase", "=", "<NUM_LIT>", ";", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "isPositionIndependent", "(", ")", ")", "{", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", ")", "PICBase", "=", "<STR_LIT>", ";", "else", "return", "nullptr", ";", "}", "MachineConstantPool", "&", "MCP", "=", "*", "MF", ".", "getConstantPool", "(", ")", ";", "Type", "*", "Ty", ";", "unsigned", "Opc", "=", "LoadMI", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "Ty", "=", "Type", "::", "getFloatTy", "(", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ")", ";", "else", "if", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "Ty", "=", "Type", "::", "getDoubleTy", "(", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ")", ";", "else", "if", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "Ty", "=", "Type", "::", "getFP128Ty", "(", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ")", ";"], "ground_truth": ["else", "if", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "Ty", "=", "VectorType", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ")", ",", "<NUM_LIT>", ")", ";"], "File": "X86InstrInfo106", "Func": "foldMemoryOperandImpl", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8131, "Length": 451, "Cover_Rate": 0.40267857142857144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int16x8_t", ")", "__builtin_neon_vabalsv8qi", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vabal_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8132, "Length": 14, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "false", ";", "default", ":", "return", "true", ";", "}", "}", "if", "(", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "&&", "RegSize", ">", "<NUM_LIT>", ")", "{", "switch", "(", "UserOpc", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "File": "X86InstrInfo119", "Func": "isNonFoldablePartialRegisterLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8133, "Length": 318, "Cover_Rate": 0.3063583815028902, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "Ops", "[", "<NUM_LIT>", "]", ";", "std", "::", "tie", "(", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ")", "=", "scalarizeVectorLoad", "(", "Load", ",", "DAG", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "SL", ")", ";", "}", "SDValue", "BasePtr", "=", "Load", "->", "getBasePtr", "(", ")", ";", "EVT", "MemVT", "=", "Load", "->", "getMemoryVT", "(", ")", ";", "const", "MachinePointerInfo", "&", "SrcValue", "=", "Load", "->", "getMemOperand", "(", ")", "->", "getPointerInfo", "(", ")", ";", "EVT", "LoVT", ",", "HiVT", ";", "EVT", "LoMemVT", ",", "HiMemVT", ";", "SDValue", "Lo", ",", "Hi", ";", "std", "::", "tie", "(", "LoVT", ",", "HiVT", ")", "=", "getSplitDestVTs", "(", "VT", ",", "DAG", ")", ";", "std", "::", "tie", "(", "LoMemVT", ",", "HiMemVT", ")", "=", "getSplitDestVTs", "(", "MemVT", ",", "DAG", ")", ";", "std", "::", "tie", "(", "Lo", ",", "Hi", ")", "=", "splitVector", "(", "Op", ",", "SL", ",", "LoVT", ",", "HiVT", ",", "DAG", ")", ";", "unsigned", "Size", "=", "LoMemVT", ".", "getStoreSize", "(", ")", ";", "unsigned", "BaseAlign", "=", "Load", "->", "getAlignment", "(", ")", ";"], "ground_truth": ["unsigned", "HiAlign", "=", "MinAlign", "(", "BaseAlign", ",", "Size", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "SplitVectorLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8134, "Length": 180, "Cover_Rate": 0.3665987780040733, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "return", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "(", ")", ";", "const", "bool", "IsSet", "=", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ";", "for", "(", "auto", "Op", ":", "Ops", ")", "{", "int", "i", "=", "<NUM_LIT>", ";", "auto", "MCIB", "=", "MCInstBuilder", "(", "Op", ")", ";", "MCIB", ".", "addReg", "(", "MI", ".", "getOperand", "(", "i", "++", ")", ".", "getReg", "(", ")", ")", ";", "MCIB", ".", "addReg", "(", "MI", ".", "getOperand", "(", "i", "++", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "IsSet", ")", "MCIB", ".", "addReg", "(", "MI", ".", "getOperand", "(", "i", "++", ")", ".", "getReg", "(", ")", ")", ";", "MCIB", ".", "addReg", "(", "MI", ".", "getOperand", "(", "i", "++", ")", ".", "getReg", "(", ")", ")", ";", "MCIB", ".", "addReg", "(", "MI", ".", "getOperand", "(", "i", "++", ")", ".", "getReg", "(", ")", ")", ";", "MCIB", ".", "addReg", "(", "MI", ".", "getOperand", "(", "i", "++", ")", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["EmitToStreamer", "(", "OutStreamer", ",", "MCIB", ")", ";"], "File": "AArch64AsmPrinter15", "Func": "LowerMOPS", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8135, "Length": 171, "Cover_Rate": 0.5261538461538462, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "RegisterBank", "&", "<ISA_LIT>RegisterBankInfo", "::", "getRegBankFromRegClass", "(", "const", "TargetRegisterClass", "&", "RC", ")", "const", "{", "if", "(", "&", "RC", "==", "&", "<STR_LIT>", ")", "return", "<STR_LIT>", ";", "if", "(", "TRI", "->", "isSGPRClass", "(", "&", "RC", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "TRI", "->", "isAGPRClass", "(", "&", "RC", ")", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "AMDGPURegisterBankInfo30", "Func": "getRegBankFromRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8136, "Length": 54, "Cover_Rate": 0.8307692307692308, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "ix86_avx_u128_mode_after", "(", "int", "mode", ",", "rtx_insn", "*", "insn", ")", "{", "rtx", "pat", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "vzeroupper_pattern", "(", "pat", ",", "VOIDmode", ")", "||", "vzeroall_pattern", "(", "pat", ",", "VOIDmode", ")", ")", "return", "AVX_U128_CLEAN", ";"], "ground_truth": ["if", "(", "CALL_P", "(", "insn", ")", ")", "{"], "File": "i386", "Func": "ix86_avx_u128_mode_after", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8137, "Length": 47, "Cover_Rate": 0.6351351351351351, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "NoOpt", "=", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", ";", "if", "(", "!", "NoOpt", ")", "addPass", "(", "create<ISA_LIT>NewValueJump", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>BranchRelaxation", "(", ")", ")", ";", "if", "(", "!", "NoOpt", ")", "{", "if", "(", "!", "DisableHardwareLoops", ")", "addPass", "(", "create<ISA_LIT>FixupHwLoops", "(", ")", ")", ";", "if", "(", "EnableGenMux", ")", "addPass", "(", "create<ISA_LIT>GenMux", "(", ")", ")", ";", "}", "addPass", "(", "create<ISA_LIT>GatherPacketize", "(", ")", ",", "false", ")", ";"], "ground_truth": ["if", "(", "!", "NoOpt", ")", "addPass", "(", "create<ISA_LIT>Packetizer", "(", ")", ",", "false", ")", ";"], "File": "HexagonTargetMachine", "Func": "addPreEmitPass", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8138, "Length": 85, "Cover_Rate": 0.7391304347826086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Type", "*", "<ISA_LIT>GlobalRegistry", "::", "getOrCreate<ISA_LIT>IntegerType", "(", "unsigned", "BitWidth", ",", "MachineInstr", "&", "I", ",", "const", "<ISA_LIT>InstrInfo", "&", "TII", ")", "{", "Type", "*", "LLVMTy", "=", "IntegerType", "::", "get", "(", "CurMF", "->", "getFunction", "(", ")", ".", "getContext", "(", ")", ",", "BitWidth", ")", ";"], "ground_truth": ["MachineBasicBlock", "&", "BB", "=", "*", "I", ".", "getParent", "(", ")", ";"], "File": "SPIRVGlobalRegistry", "Func": "getOrCreateSPIRVIntegerType", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8139, "Length": 51, "Cover_Rate": 0.4766355140186916, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "reg", "=", "<STR_LIT>", ";", "reg", "<=", "<STR_LIT>", ";", "++", "reg", ")", "{", "if", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "reg", ")", ")", "continue", ";", "unsigned", "mapped_reg", "=", "(", "reg", "-", "<STR_LIT>", "+", "<STR_LIT>", ")", ";", "assert", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "mapped_reg", ")", ")", ";", "MRI", ".", "replaceRegWith", "(", "reg", ",", "mapped_reg", ")", ";", "MRI", ".", "setPhysRegUnused", "(", "reg", ")", ";"], "ground_truth": ["}"], "File": "SparcFrameLowering3", "Func": "remapRegsForLeafProc", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8140, "Length": 66, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getHWRegIndex", "(", "unsigned", "Reg", ")", "const", "{"], "ground_truth": ["return", "getEncodingValue", "(", "Reg", ")", "&", "<NUM_LIT>", ";"], "File": "SIRegisterInfo10", "Func": "getHWRegIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8141, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "OffsetReg", "=", "loadConstant", "(", "MBB", ",", "MBBI", ",", "Amount", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "OffsetReg", ",", "RegState", "::", "Kill", ")", ";"], "File": "NyuziInstrInfo", "Func": "adjustStackPointer", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8142, "Length": 46, "Cover_Rate": 0.3709677419354839, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Z80RegisterInfo", "::", "<ISA_LIT>Z80RegisterInfo", "(", "<ISA_LIT>Z80TargetMachine", "&", "tm", ",", "const", "TargetInstrInfo", "&", "tii", ")", ":", "<ISA_LIT>Z80GenRegisterInfo", "(", "<STR_LIT>", ")", ",", "TM", "(", "tm", ")", ",", "TII", "(", "tii", ")", "{"], "ground_truth": ["}"], "File": "GBZ80RegisterInfo (2)", "Func": "GBZ80RegisterInfo", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8143, "Length": 30, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Opcode", "==", "<STR_LIT>", "&&", "ST", ".", "hasGFX90AInsts", "(", ")", ")", "return", "false", ";", "int", "Op32", "=", "<STR_LIT>", "(", "Opcode", ")", ";"], "ground_truth": ["if", "(", "Op32", "==", "-", "<NUM_LIT>", ")", "return", "false", ";"], "File": "SIInstrInfo11", "Func": "hasVALU32BitEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8144, "Length": 33, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "return", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer (2)", "Func": "isPermlane", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8145, "Length": 19, "Cover_Rate": 0.5757575757575758, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AMDGPURegisterInfo", "::", "AMDGPURegisterInfo", "(", "TargetMachine", "&", "tm", ",", "const", "TargetInstrInfo", "&", "tii", ")", ":", "AMDGPUGenRegisterInfo", "(", "<NUM_LIT>", ")", ",", "TM", "(", "tm", ")", ",", "TII", "(", "tii", ")", "{"], "ground_truth": ["}"], "File": "AMDGPURegisterInfo9", "Func": "AMDGPURegisterInfo", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8146, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "FuncInfo", "->", "getHasSpills", "(", ")", "||", "FuncInfo", "->", "getHasAllocas", "(", ")", "||", "FuncInfo", "->", "getHasStackArgs", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SNESFrameLowering", "Func": "hasFP", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8147, "Length": 22, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "LLVMTargetMachine", "(", "T", ",", "computeDataLayout", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "TLOF", "(", "make_unique", "<", "TargetLoweringObjectFileELF", ">", "(", ")", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "*", "this", ")", "{"], "ground_truth": ["initAsmInfo", "(", ")", ";"], "File": "SystemZTargetMachine17", "Func": "SystemZTargetMachine", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8148, "Length": 95, "Cover_Rate": 0.9895833333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isCPLoad", "(", "N", ")", "||", "isConstantLoad", "(", "N", ",", "-", "<NUM_LIT>", ")", ")", "{", "return", "false", ";", "}", "}", "const", "Value", "*", "MemVal", "=", "N", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ";", "if", "(", "!", "checkType", "(", "MemVal", ",", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", ")", "&&", "!", "checkType", "(", "MemVal", ",", "<ISA_LIT>AS", "::", "GLOBAL_ADDRESS", ")", "&&", "!", "checkType", "(", "MemVal", ",", "<ISA_LIT>AS", "::", "FLAT_ADDRESS", ")", "&&", "!", "checkType", "(", "MemVal", ",", "<ISA_LIT>AS", "::", "REGION_ADDRESS", ")", "&&", "!", "checkType", "(", "MemVal", ",", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", ")", "&&", "!", "checkType", "(", "MemVal", ",", "<ISA_LIT>AS", "::", "PARAM_D_ADDRESS", ")", "&&", "!", "checkType", "(", "MemVal", ",", "<ISA_LIT>AS", "::", "PARAM_I_ADDRESS", ")", ")", "{", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "isPrivateLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8149, "Length": 116, "Cover_Rate": 0.8226950354609929, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_fmsubadd_pd", "(", "__mmask8", "__U", ",", "__m128d", "__A", ",", "__m128d", "__B", ",", "__m128d", "__C", ")", "{"], "ground_truth": ["return", "(", "__m128d", ")", "__builtin_ia32_vfmaddsubpd128_maskz", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__B", ",", "-", "(", "__v2df", ")", "__C", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_maskz_fmsubadd_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8150, "Length": 56, "Cover_Rate": 0.9824561403508771, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isXXBRShuffleMaskHelper", "(", "N", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "PPCISelLowering (2)7", "Func": "isXXBRDShuffleMask", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8151, "Length": 9, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "size", "(", ")", ">", "<NUM_LIT>", "&&", "check", "(", ")", ")", "for", "(", "unsigned", "nSlot", "=", "<NUM_LIT>", ",", "emptySlots", "=", "<NUM_LIT>", ";", "nSlot", "<", "HEXAGON_PACKET_SIZE", ";", "++", "nSlot", ")", "{", "iterator", "ISJ", ",", "ISK", ";", "unsigned", "slotSkip", ",", "slotWeight", ";", "for", "(", "ISJ", "=", "ISK", "=", "Packet", ".", "begin", "(", ")", ",", "slotSkip", "=", "slotWeight", "=", "<NUM_LIT>", ";", "ISK", "!=", "Packet", ".", "end", "(", ")", ";", "++", "ISK", ",", "++", "slotSkip", ")", "if", "(", "slotSkip", "<", "nSlot", "-", "emptySlots", ")", "++", "ISJ", ";", "else", "slotWeight", "+=", "ISK", "->", "Core", ".", "setWeight", "(", "HEXAGON_PACKET_SIZE", "-", "nSlot", "-", "<NUM_LIT>", ")", ";", "if", "(", "slotWeight", ")", "std", "::", "sort", "(", "ISJ", ",", "Packet", ".", "end", "(", ")", ")", ";", "else", "++", "emptySlots", ";", "}", "for", "(", "iterator", "ISJ", "=", "begin", "(", ")", ";", "ISJ", "!=", "end", "(", ")", ";", "++", "ISJ", ")", "DEBUG", "(", "dbgs", "(", ")", ".", "write_hex", "(", "ISJ", "->", "Core", ".", "getUnits", "(", ")", ")", ";", "dbgs", "(", ")", "<<", "':'", "<<", "<ISA_LIT>MCInstrInfo", "::", "getDesc", "(", "MCII", ",", "*", "ISJ", "->", "getDesc", "(", ")", ")", ".", "getOpcode", "(", ")", ";"], "ground_truth": ["dbgs", "(", ")", "<<", "'\\n'", ")", ";"], "File": "HexagonShuffler (2)", "Func": "shuffle", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8152, "Length": 188, "Cover_Rate": 0.8173913043478261, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "htab_t", "htab", ";", "unsigned", "int", "flags", ";", "unsigned", "int", "*", "*", "slot", ";", "if", "(", "!", "htab", ")", "htab", "=", "htab_create", "(", "<NUM_LIT>", ",", "htab_hash_pointer", ",", "htab_eq_pointer", ",", "NULL", ")", ";", "if", "(", "decl", "&&", "TREE_CODE", "(", "decl", ")", "==", "FUNCTION_DECL", ")", "flags", "=", "SECTION_CODE", ";", "else", "if", "(", "decl", "&&", "decl_readonly_section", "(", "decl", ",", "reloc", ")", ")", "flags", "=", "<NUM_LIT>", ";", "else", "{", "flags", "=", "SECTION_WRITE", ";", "if", "(", "decl", "&&", "TREE_CODE", "(", "decl", ")", "==", "VAR_DECL", "&&", "lookup_attribute", "(", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "decl", ")", ")", ")", "flags", "|=", "SECTION_PE_SHARED", ";", "}", "if", "(", "decl", "&&", "DECL_ONE_ONLY", "(", "decl", ")", ")", "flags", "|=", "SECTION_LINKONCE", ";"], "ground_truth": ["slot", "=", "(", "unsigned", "int", "*", "*", ")", "htab_find_slot", "(", "htab", ",", "name", ",", "INSERT", ")", ";"], "File": "winnt3", "Func": "i386_pe_section_type_flags", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8153, "Length": 125, "Cover_Rate": 0.6377551020408163, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>MachineFunctionInfo", "(", "MachineFunction", "&", "MF", ")", "{"], "ground_truth": ["}"], "File": "VideoCore4MachineFunctionInfo", "Func": "VideoCore4MachineFunctionInfo", "Target": "VideoCore4", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8154, "Length": 9, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AMDGPU770Device", "::", "AMDGPU770Device", "(", "AMDGPUSubtarget", "*", "ST", ")", ":", "AMDGPU7XXDevice", "(", "ST", ")", "{"], "ground_truth": ["setCaps", "(", ")", ";"], "File": "AMDIL7XXDevice", "Func": "AMDGPU770Device", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8155, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "IsUAMem32Slow", ";"], "ground_truth": ["}"], "File": "X86Subtarget (2)", "Func": "isUnalignedMem32Slow", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8156, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "VariantKind", "getKind", "(", ")", "const", "{"], "ground_truth": ["return", "Kind", ";"], "File": "MCS51MCExpr", "Func": "getKind", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8157, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OptLEA", "=", "ST", ".", "LEAusesAG", "(", ")", "||", "ST", ".", "slowLEA", "(", ")", "||", "ST", ".", "slow3OpsLEA", "(", ")", ";", "if", "(", "!", "OptLEA", "&&", "!", "OptIncDec", ")", "return", "false", ";", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "I", "=", "Func", ".", "begin", "(", ")", ",", "E", "=", "Func", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "processBasicBlock", "(", "Func", ",", "I", ")", ";"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", ")", ";"], "File": "X86FixupLEAs29", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8158, "Length": 94, "Cover_Rate": 0.5875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "foldMaskedMergeImpl", "(", "SDValue", "And0_L", ",", "SDValue", "And0_R", ",", "SDValue", "And1_L", ",", "SDValue", "And1_R", ",", "SDLoc", "DL", ",", "SelectionDAG", "&", "DAG", ")", "{", "if", "(", "!", "isBitwiseNot", "(", "And0_L", ",", "true", ")", "||", "!", "And0_L", "->", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "NotOp", "=", "And0_L", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "NotOp", "==", "And1_R", ")", "std", "::", "swap", "(", "And1_R", ",", "And1_L", ")", ";", "if", "(", "NotOp", "!=", "And1_L", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "And1_L", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "Freeze_And0_R", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", ")", ",", "VT", ",", "And0_R", ")", ";", "SDValue", "Xor0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "And1_R", ",", "Freeze_And0_R", ")", ";"], "ground_truth": ["SDValue", "And", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Xor0", ",", "NotOp", ")", ";"], "File": "X86ISelLowering100", "Func": "foldMaskedMergeImpl", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8159, "Length": 146, "Cover_Rate": 0.8295454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>CopyToCombine", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "HexagonCopyToCombine (2)1", "Func": "HexagonCopyToCombine", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8160, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>CallLowering", "::", "<ISA_LIT>CallLowering", "(", "const", "<ISA_LIT>TargetLowering", "&", "TLI", ")", ":", "CallLowering", "(", "&", "TLI", ")", "{"], "ground_truth": ["}"], "File": "X86CallLowering", "Func": "X86CallLowering", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8161, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "GV", "->", "isThreadLocal", "(", ")", ")", "return", "false", ";", "if", "(", "!", "rewriteNonInstructionUses", "(", "GV", ",", "this", ")", "||", "!", "GV", "->", "getType", "(", ")", "->", "isSized", "(", ")", "||", "isZeroLengthArray", "(", "GV", "->", "getType", "(", ")", ")", ")", "return", "false", ";", "ArrayType", "*", "NewType", "=", "createLoweredType", "(", "GV", "->", "getValueType", "(", ")", ")", ";", "Constant", "*", "NewInitializer", "=", "nullptr", ";", "if", "(", "GV", "->", "hasInitializer", "(", ")", ")", "NewInitializer", "=", "createLoweredInitializer", "(", "NewType", ",", "GV", "->", "getInitializer", "(", ")", ")", ";", "GlobalVariable", "*", "NewGV", "=", "new", "GlobalVariable", "(", "*", "M", ",", "NewType", ",", "GV", "->", "isConstant", "(", ")", ",", "GV", "->", "getLinkage", "(", ")", ",", "NewInitializer", ",", "<STR_LIT>", ",", "nullptr", ",", "GlobalVariable", "::", "NotThreadLocal", ",", "GV", "->", "getType", "(", ")", "->", "getAddressSpace", "(", ")", ",", "GV", "->", "isExternallyInitialized", "(", ")", ")", ";", "SmallVector", "<", "User", "*", ",", "<NUM_LIT>", ">", "Users", "(", "GV", "->", "users", "(", ")", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "Users", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "User", "*", "U", "=", "Users", "[", "I", "]", ";", "Instruction", "*", "Inst", "=", "cast", "<", "Instruction", ">", "(", "U", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "Inst", ")", ";", "Function", "*", "GetID", "=", "<STR_LIT>", "(", "GV", "->", "getParent", "(", ")", ",", "<STR_LIT>", ")", ";", "Value", "*", "ThreadID", "=", "Builder", ".", "CreateCall", "(", "GetID", ",", "{", "}", ")", ";", "Value", "*", "Addr", "=", "Builder", ".", "CreateInBoundsGEP", "(", "NewGV", "->", "getValueType", "(", ")", ",", "NewGV", ",", "{", "Builder", ".", "getInt64", "(", "<NUM_LIT>", ")", ",", "ThreadID", "}", ")", ";", "U", "->", "replaceUsesOfWith", "(", "GV", ",", "Addr", ")", ";", "}", "NewGV", "->", "takeName", "(", "GV", ")", ";", "GV", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "XCoreLowerThreadLocal10", "Func": "lowerGlobal", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8162, "Length": 287, "Cover_Rate": 0.9198717948717948, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "MipsISelLowering (2)5", "Func": "EmitInstrWithCustomInserter", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8163, "Length": 293, "Cover_Rate": 0.3471563981042654, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "OffImm", "<", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", "<<", "-", "OffImm", "*", "<NUM_LIT>", ";"], "ground_truth": ["else", "if", "(", "OffImm", ">", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", "<<", "OffImm", "*", "<NUM_LIT>", ";"], "File": "ARMInstPrinter18", "Func": "printT2AddrModeImm8s4OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8164, "Length": 30, "Cover_Rate": 0.3448275862068966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "IsConstantImm", "&&", "isShiftedUInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "Imm", ")", "&&", "VK", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ";"], "ground_truth": ["}"], "File": "RISCVAsmParser11", "Func": "isUImm9Lsb000", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8165, "Length": 20, "Cover_Rate": 0.37037037037037035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BR", "->", "RemoveOperand", "(", "BR", "->", "getNumExplicitOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "BR", "->", "addOperand", "(", "*", "MF", ",", "MachineOperand", "::", "CreateReg", "(", "<STR_LIT>", ",", "false", ",", "false", ",", "true", ")", ")", ";", "opcode", "=", "opcode", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "}", "BR", "->", "setDesc", "(", "PII", ".", "get", "(", "opcode", ")", ")", ";", "int", "delaySlots", "=", "PTM", ".", "getSubtargetImpl", "(", ")", "->", "getCFLDelaySlotCycles", "(", "false", ")", ";", "int", "cycles", "=", "delaySlots", "-", "PTM", ".", "getSubtargetImpl", "(", ")", "->", "getCFLDelaySlotCycles", "(", "true", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "II", ";", "if", "(", "PTM", ".", "getSubtargetImpl", "(", ")", "->", "getCFLType", "(", ")", "!=", "<ISA_LIT>Subtarget", "::", "CFL_NON_DELAYED", "&&", "!", "PII", ".", "hasRegUse", "(", "&", "*", "I", ")", "&&", "PII", ".", "canRemoveFromSchedule", "(", "MBB", ",", "I", ")", ")", "{", "cycles", "=", "PII", ".", "moveUp", "(", "MBB", ",", "I", ",", "cycles", ")", ";", "}", "PII", ".", "advanceCycles", "(", "MBB", ",", "I", ",", "delaySlots", "-", "cycles", "+", "<NUM_LIT>", ")", ";"], "ground_truth": ["for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "cycles", ";", "i", "++", ")", "{"], "File": "PatmosFunctionSplitter1", "Func": "rewriteBranch", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 8166, "Length": 175, "Cover_Rate": 0.3234750462107209, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "argtype", "==", "error_mark_node", "||", "VOID_TYPE_P", "(", "argtype", ")", ")", "break", ";", "if", "(", "TYPE_EMPTY_P", "(", "argtype", ")", ")", "seen_empty_type", "=", "true", ";", "else", "if", "(", "seen_empty_type", ")", "{"], "ground_truth": ["cum", "->", "warn_empty", "=", "true", ";"], "File": "i386", "Func": "FOREACH_FUNCTION_ARGS", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8167, "Length": 36, "Cover_Rate": 0.7346938775510204, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "Cmp", ";", "std", "::", "tie", "(", "Imm", ",", "Opc", ",", "Cmp", ")", "=", "Info", ";", "MachineBasicBlock", "*", "const", "MBB", "=", "CmpMI", "->", "getParent", "(", ")", ";", "BuildMI", "(", "*", "MBB", ",", "CmpMI", ",", "CmpMI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addOperand", "(", "CmpMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "CmpMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addImm", "(", "Imm", ")", ".", "addOperand", "(", "CmpMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "CmpMI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["MachineInstr", "*", "BrMI", "=", "MBB", "->", "getFirstTerminator", "(", ")", ";"], "File": "AArch64ConditionOptimizer (2)", "Func": "modifyCmp", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8168, "Length": 99, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<=", "<NUM_LIT>", ";", "i", "++", ")", "if", "(", "(", "HOST_WIDE_INT_1", "<<", "i", ")", "-", "<NUM_LIT>", "==", "INTVAL", "(", "x", ")", "||", "(", "HOST_WIDE_INT_1", "<<", "i", ")", "-", "<NUM_LIT>", "==", "~", "INTVAL", "(", "x", ")", ")", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "outer", "==", "ASHIFT", "||", "outer", "==", "ASHIFTRT", "||", "outer", "==", "LSHIFTRT", ")", "return", "<NUM_LIT>", ";", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "case", "CONST", ":", "case", "CONST_DOUBLE", ":", "case", "LABEL_REF", ":", "case", "SYMBOL_REF", ":", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "case", "UDIV", ":", "case", "UMOD", ":", "case", "DIV", ":", "case", "MOD", ":", "return", "<NUM_LIT>", ";", "case", "TRUNCATE", ":", "return", "<NUM_LIT>", ";", "case", "AND", ":", "case", "XOR", ":", "case", "IOR", ":", "return", "<NUM_LIT>", ";", "case", "MEM", ":", "return", "(", "<NUM_LIT>", "+", "<NUM_LIT>", "*", "(", "(", "GET_MODE_SIZE", "(", "mode", ")", "-", "<NUM_LIT>", ")", "/", "UNITS_PER_WORD", ")", "+", "(", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "&&", "CONSTANT_POOL_ADDRESS_P", "(", "x", ")", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ";", "case", "IF_THEN_ELSE", ":", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "PC", "||", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "PC", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "case", "SIGN_EXTEND", ":", "case", "ZERO_EXTEND", ":", "total", "=", "mode", "==", "DImode", "?", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ":", "<NUM_LIT>", ";", "total", "+=", "thumb1_rtx_costs", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ",", "code", ")", ";"], "ground_truth": ["if", "(", "mode", "==", "SImode", ")", "return", "total", ";"], "File": "arm6", "Func": "thumb1_rtx_costs", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8169, "Length": 257, "Cover_Rate": 0.4060031595576619, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "const", "MachineOperand", "*", "BaseOpA", "=", "nullptr", ",", "*", "BaseOpB", "=", "nullptr", ";", "int64_t", "OffsetA", "=", "<NUM_LIT>", ",", "OffsetB", "=", "<NUM_LIT>", ";", "unsigned", "int", "WidthA", "=", "<NUM_LIT>", ",", "WidthB", "=", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "getMemOperandWithOffsetWidth", "(", "MIa", ",", "BaseOpA", ",", "OffsetA", ",", "WidthA", ",", "TRI", ")", "&&", "getMemOperandWithOffsetWidth", "(", "MIb", ",", "BaseOpB", ",", "OffsetB", ",", "WidthB", ",", "TRI", ")", ")", "{"], "File": "PPCInstrInfo", "Func": "areMemAccessesTriviallyDisjoint", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8170, "Length": 70, "Cover_Rate": 0.3448275862068966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "FP32OutputDenormals", ")", "return", "FP_DENORM_FLUSH_IN", ";"], "ground_truth": ["return", "FP_DENORM_FLUSH_IN_FLUSH_OUT", ";"], "File": "AMDGPUBaseInfo (2)1", "Func": "fpDenormModeSPValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8171, "Length": 10, "Cover_Rate": 0.30303030303030304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "TargetFrameInfo", "*", "getFrameInfo", "(", ")", "const", "{", "return", "&", "FrameInfo", ";"], "ground_truth": ["}"], "File": "X86TargetMachine13", "Func": "getFrameInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8172, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Offset", ";"], "ground_truth": ["if", "(", "parseImmExpr", "(", "Offset", ")", ")", "return", "true", ";"], "File": "AArch64AsmParser1", "Func": "parseDirectiveSEHSaveFPLR", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8173, "Length": 13, "Cover_Rate": 0.37142857142857144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "UnsignedFixup", ")", "{", "APFloat", "Thresh", "(", "APFloat", "::", "IEEEsingle", "(", ")", ",", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "LLVM_ATTRIBUTE_UNUSED", "APFloat", "::", "opStatus", "Status", "=", "APFloat", "::", "opOK", ";", "bool", "LosesInfo", "=", "false", ";", "if", "(", "TheVT", "==", "<STR_LIT>", ")", "Status", "=", "Thresh", ".", "convert", "(", "APFloat", "::", "IEEEdouble", "(", ")", ",", "APFloat", "::", "rmNearestTiesToEven", ",", "&", "LosesInfo", ")", ";", "else", "if", "(", "TheVT", "==", "<STR_LIT>", ")", "Status", "=", "Thresh", ".", "convert", "(", "APFloat", "::", "x87DoubleExtended", "(", ")", ",", "APFloat", "::", "rmNearestTiesToEven", ",", "&", "LosesInfo", ")", ";", "assert", "(", "Status", "==", "APFloat", "::", "opOK", "&&", "!", "LosesInfo", "&&", "<STR_LIT>", ")", ";", "SDValue", "ThreshVal", "=", "DAG", ".", "getConstantFP", "(", "Thresh", ",", "DL", ",", "TheVT", ")", ";", "SDValue", "Cmp", "=", "DAG", ".", "getSetCC", "(", "DL", ",", "getSetCCResultType", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "TheVT", ")", ",", "Value", ",", "ThreshVal", ",", "<STR_LIT>", ")", ";", "Adjust", "=", "DAG", ".", "getSelect", "(", "DL", ",", "<STR_LIT>", ",", "Cmp", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "APInt", "::", "getSignMask", "(", "<NUM_LIT>", ")", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Sub", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "TheVT", ",", "Value", ",", "ThreshVal", ")", ";", "Cmp", "=", "DAG", ".", "getSetCC", "(", "DL", ",", "getSetCCResultType", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "TheVT", ")", ",", "Value", ",", "ThreshVal", ",", "<STR_LIT>", ")", ";", "Value", "=", "DAG", ".", "getSelect", "(", "DL", ",", "TheVT", ",", "Cmp", ",", "Value", ",", "Sub", ")", ";", "}", "MachinePointerInfo", "MPI", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "SSFI", ")", ";", "if", "(", "isScalarFPTypeInSSEReg", "(", "TheVT", ")", ")", "{", "assert", "(", "DstTy", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "Value", ",", "StackSlot", ",", "MPI", ")", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "TheVT", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "StackSlot", "}", ";", "unsigned", "FLDSize", "=", "TheVT", ".", "getStoreSize", "(", ")", ";", "assert", "(", "FLDSize", "<=", "MemSize", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MPI", ",", "MachineMemOperand", "::", "MOLoad", ",", "FLDSize", ",", "FLDSize", ")", ";"], "File": "X86ISelLowering (2)7", "Func": "FP_TO_INTHelper", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8174, "Length": 367, "Cover_Rate": 0.48544973544973546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "AutoWaitcntBeforeBarrier", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "hasAutoWaitcntBeforeBarrier", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8175, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LocVT", "=", "<STR_LIT>", ";", "if", "(", "!", "Reg", ")", "{", "unsigned", "StackOffset", "=", "State", ".", "AllocateStack", "(", "<NUM_LIT>", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getMem", "(", "ValNo", ",", "ValVT", ",", "StackOffset", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "false", ";", "}", "if", "(", "!", "State", ".", "AllocateReg", "(", "ArgGPRs", ")", ")", "State", ".", "AllocateStack", "(", "<NUM_LIT>", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "false", ";", "}", "if", "(", "ArgFlags", ".", "isSplit", "(", ")", "||", "!", "PendingLocs", ".", "empty", "(", ")", ")", "{", "LocVT", "=", "XLenVT", ";", "LocInfo", "=", "CCValAssign", "::", "Indirect", ";", "PendingLocs", ".", "push_back", "(", "CCValAssign", "::", "getPending", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "PendingArgFlags", ".", "push_back", "(", "ArgFlags", ")", ";", "if", "(", "!", "ArgFlags", ".", "isSplitEnd", "(", ")", ")", "{", "return", "false", ";", "}", "}", "if", "(", "ArgFlags", ".", "isSplitEnd", "(", ")", "&&", "PendingLocs", ".", "size", "(", ")", "<=", "<NUM_LIT>", ")", "{", "assert", "(", "PendingLocs", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "CCValAssign", "VA", "=", "PendingLocs", "[", "<NUM_LIT>", "]", ";", "<STR_LIT>", "AF", "=", "PendingArgFlags", "[", "<NUM_LIT>", "]", ";", "PendingLocs", ".", "clear", "(", ")", ";", "PendingArgFlags", ".", "clear", "(", ")", ";", "return", "CC_<ISA_LIT>Assign2XLen", "(", "XLen", ",", "State", ",", "VA", ",", "AF", ",", "ValNo", ",", "ValVT", ",", "LocVT", ",", "ArgFlags", ")", ";", "}", "Register", "Reg", ";", "if", "(", "ValVT", "==", "<STR_LIT>", "&&", "!", "UseGPRForF16_F32", ")", "Reg", "=", "State", ".", "AllocateReg", "(", "ArgFPR16s", ")", ";", "else", "if", "(", "ValVT", "==", "<STR_LIT>", "&&", "!", "UseGPRForF16_F32", ")", "Reg", "=", "State", ".", "AllocateReg", "(", "ArgFPR32s", ")", ";", "else", "if", "(", "ValVT", "==", "<STR_LIT>", "&&", "!", "UseGPRForF64", ")", "Reg", "=", "State", ".", "AllocateReg", "(", "ArgFPR64s", ")", ";", "else", "if", "(", "ValVT", ".", "isScalableVector", "(", ")", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "TLI", ".", "getRegClassFor", "(", "ValVT", ")", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "if", "(", "FirstMaskArgument", ".", "hasValue", "(", ")", "&&", "ValNo", "==", "FirstMaskArgument", ".", "getValue", "(", ")", ")", "{", "Reg", "=", "State", ".", "AllocateReg", "(", "<STR_LIT>", ")", ";", "}", "else", "{", "Reg", "=", "State", ".", "AllocateReg", "(", "ArgVRs", ")", ";", "}", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "Reg", "=", "State", ".", "AllocateReg", "(", "ArgVRM2s", ")", ";", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "Reg", "=", "State", ".", "AllocateReg", "(", "ArgVRM4s", ")", ";", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{"], "ground_truth": ["Reg", "=", "State", ".", "AllocateReg", "(", "ArgVRM8s", ")", ";"], "File": "RISCVISelLowering38", "Func": "CC_RISCV", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8176, "Length": 425, "Cover_Rate": 0.37777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMovZSymbolG2", "(", ")", "const", "{"], "ground_truth": ["return", "isMovWSymbol", "(", "{", "<ISA_LIT>MCExpr", "::", "VK_ABS_G2", ",", "<ISA_LIT>MCExpr", "::", "VK_ABS_G2_S", ",", "<ISA_LIT>MCExpr", "::", "VK_TPREL_G2", ",", "<ISA_LIT>MCExpr", "::", "VK_DTPREL_G2", "}", ")", ";"], "File": "AArch64AsmParser (2)2", "Func": "isMovZSymbolG2", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8177, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isUImm", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "LoongArchAsmParser", "Func": "isUImm2plus1", "Target": "LoongArch", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8178, "Length": 11, "Cover_Rate": 0.6470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vmovntq_uv8hi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vmovntq_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8179, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "CEVT", ".", "isSimple", "(", ")", ")", "return", "<NUM_LIT>", ";", "MVT", "VT", "=", "CEVT", ".", "getSimpleVT", "(", ")", ";", "if", "(", "const", "ConstantFP", "*", "CFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "C", ")", ")", "return", "<ISA_LIT>MaterializeFP", "(", "CFP", ",", "VT", ")", ";", "else", "if", "(", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "C", ")", ")", "return", "<ISA_LIT>MaterializeGV", "(", "GV", ",", "VT", ")", ";", "else", "if", "(", "isa", "<", "ConstantInt", ">", "(", "C", ")", ")", "return", "<ISA_LIT>MaterializeInt", "(", "C", ",", "VT", ")", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARMFastISel17", "Func": "fastMaterializeConstant", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8180, "Length": 91, "Cover_Rate": 0.7711864406779662, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "tcGPRRegClassID", ":", "case", "tGPRRegClassID", ":", "case", "tGPREvenRegClassID", ":", "case", "tGPROddRegClassID", ":", "case", "tGPR_and_tGPREvenRegClassID", ":", "case", "tGPR_and_tGPROddRegClassID", ":", "case", "tGPREven_and_tcGPRRegClassID", ":", "case", "tGPREven_and_tGPR_and_tcGPRRegClassID", ":", "case", "tGPROdd_and_tcGPRRegClassID", ":", "return", "getRegBank", "(", "<STR_LIT>", ")", ";", "case", "HPRRegClassID", ":"], "ground_truth": ["case", "SPR_8RegClassID", ":"], "File": "ARMRegisterBankInfo15", "Func": "getRegBankFromRegClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8181, "Length": 39, "Cover_Rate": 0.325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CC", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "CC", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "CC", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "CC", "=", "<STR_LIT>", ";", "break", ";", "}", "Cond", "[", "<NUM_LIT>", "]", ".", "setImm", "(", "CC", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "XNCMInstrInfo", "Func": "ReverseBranchCondition", "Target": "XNCM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8182, "Length": 48, "Cover_Rate": 0.3116883116883117, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", "(", "Op", ".", "isImm", "(", ")", ")", "O", "<<", "Op", ".", "getImm", "(", ")", ";"], "ground_truth": ["else", "{"], "File": "KudeyarInstPrinter", "Func": "printPCRelImmOperand", "Target": "Kudeyar", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8183, "Length": 30, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "LastInstInFunction", ")", "{", "std", "::", "pair", "<", "Iter", ",", "bool", ">", "Res", "=", "getNextMachineInstr", "(", "std", "::", "next", "(", "I", ")", ",", "&", "*", "FI", ")", ";", "LastInstInFunction", "|=", "Res", ".", "second", ";", "IInSlot", "=", "Res", ".", "first", ";", "}", "if", "(", "LastInstInFunction", "||", "!", "SafeInSlot", "(", "*", "IInSlot", ",", "*", "I", ")", ")", "{", "MachineBasicBlock", "::", "instr_iterator", "Iit", "=", "I", "->", "getIterator", "(", ")", ";", "if", "(", "std", "::", "next", "(", "Iit", ")", "==", "FI", "->", "end", "(", ")", "||", "std", "::", "next", "(", "Iit", ")", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "{", "Changed", "=", "true", ";", "MIBundleBuilder", "(", "&", "*", "I", ")", ".", "append", "(", "BuildMI", "(", "*", "MFp", ",", "I", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ")", ";", "NumInsertedNops", "++", ";", "}", "}", "}", "}"], "ground_truth": ["return", "Changed", ";"], "File": "MipsBranchExpansion12", "Func": "handleSlot", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8184, "Length": 141, "Cover_Rate": 0.5551181102362205, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Width", "=", "ShrunkMask", ".", "getActiveBits", "(", ")", ";", "if", "(", "Width", "==", "<NUM_LIT>", ")", "return", "false", ";", "Width", "=", "PowerOf2Ceil", "(", "std", "::", "max", "(", "Width", ",", "<NUM_LIT>", ")", ")", ";", "Width", "=", "std", "::", "min", "(", "Width", ",", "Size", ")", ";", "APInt", "ZeroExtendMask", "=", "APInt", "::", "getLowBitsSet", "(", "Size", ",", "Width", ")", ";", "if", "(", "ZeroExtendMask", "==", "Mask", ")", "return", "true", ";", "if", "(", "!", "ZeroExtendMask", ".", "isSubsetOf", "(", "Mask", "|", "~", "Demanded", ")", ")", "return", "false", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "NewC", "=", "TLO", ".", "DAG", ".", "getConstant", "(", "ZeroExtendMask", ",", "DL", ",", "VT", ")", ";", "SDValue", "NewOp", "=", "TLO", ".", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "NewC", ")", ";"], "ground_truth": ["return", "TLO", ".", "CombineTo", "(", "Op", ",", "NewOp", ")", ";"], "File": "X86ISelLowering (2)6", "Func": "targetShrinkDemandedConstant", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8185, "Length": 137, "Cover_Rate": 0.556910569105691, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "convert_op", "(", "&", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ",", "insn", ")", ";", "PUT_MODE", "(", "src", ",", "V2DImode", ")", ";", "break", ";", "case", "PLUS", ":", "case", "MINUS", ":", "case", "IOR", ":", "case", "XOR", ":", "case", "AND", ":", "convert_op", "(", "&", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ",", "insn", ")", ";", "convert_op", "(", "&", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ",", "insn", ")", ";", "PUT_MODE", "(", "src", ",", "V2DImode", ")", ";", "break", ";", "case", "NEG", ":", "src", "=", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ";", "convert_op", "(", "&", "src", ",", "insn", ")", ";", "subreg", "=", "gen_reg_rtx", "(", "V2DImode", ")", ";", "emit_insn_before", "(", "gen_move_insn", "(", "subreg", ",", "CONST0_RTX", "(", "V2DImode", ")", ")", ",", "insn", ")", ";", "src", "=", "gen_rtx_MINUS", "(", "V2DImode", ",", "subreg", ",", "src", ")", ";", "break", ";", "case", "NOT", ":", "src", "=", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ";", "convert_op", "(", "&", "src", ",", "insn", ")", ";", "subreg", "=", "gen_reg_rtx", "(", "V2DImode", ")", ";", "emit_insn_before", "(", "gen_move_insn", "(", "subreg", ",", "CONSTM1_RTX", "(", "V2DImode", ")", ")", ",", "insn", ")", ";", "src", "=", "gen_rtx_XOR", "(", "V2DImode", ",", "src", ",", "subreg", ")", ";", "break", ";", "case", "MEM", ":", "if", "(", "!", "REG_P", "(", "dst", ")", ")", "convert_op", "(", "&", "src", ",", "insn", ")", ";", "break", ";", "case", "REG", ":", "if", "(", "!", "MEM_P", "(", "dst", ")", ")", "convert_op", "(", "&", "src", ",", "insn", ")", ";", "break", ";", "case", "SUBREG", ":", "gcc_assert", "(", "GET_MODE", "(", "src", ")", "==", "V2DImode", ")", ";", "break", ";", "case", "COMPARE", ":", "src", "=", "SUBREG_REG", "(", "XEXP", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";", "gcc_assert", "(", "(", "REG_P", "(", "src", ")", "&&", "GET_MODE", "(", "src", ")", "==", "DImode", ")", "||", "(", "SUBREG_P", "(", "src", ")", "&&", "GET_MODE", "(", "src", ")", "==", "V2DImode", ")", ")", ";"], "ground_truth": ["if", "(", "REG_P", "(", "src", ")", ")", "subreg", "=", "gen_rtx_SUBREG", "(", "V2DImode", ",", "src", ",", "<NUM_LIT>", ")", ";"], "File": "i3867", "Func": "convert_insn", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8186, "Length": 308, "Cover_Rate": 0.5767790262172284, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "SavedRegs", ",", "RS", ")", ";", "SavedRegs", ".", "set", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARCFrameLowering10", "Func": "determineCalleeSaves", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8187, "Length": 19, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FQ", "->", "copyFastMathFlags", "(", "Builder", ".", "getFastMathFlags", "(", ")", ")", ";", "Value", "*", "FQNeg", "=", "Builder", ".", "CreateFNeg", "(", "FQ", ")", ";", "Value", "*", "FR", "=", "Builder", ".", "CreateIntrinsic", "(", "<STR_LIT>", ",", "{", "FQNeg", "->", "getType", "(", ")", "}", ",", "{", "FQNeg", ",", "FB", ",", "FA", "}", ",", "FQ", ")", ";", "Value", "*", "IQ", "=", "IsSigned", "?", "Builder", ".", "CreateFPTo<ISA_LIT>", "(", "FQ", ",", "I32Ty", ")", ":", "Builder", ".", "CreateFPToUI", "(", "FQ", ",", "I32Ty", ")", ";", "FR", "=", "Builder", ".", "CreateUnaryIntrinsic", "(", "<STR_LIT>", ",", "FR", ",", "FQ", ")", ";", "FB", "=", "Builder", ".", "CreateUnaryIntrinsic", "(", "<STR_LIT>", ",", "FB", ",", "FQ", ")", ";", "Value", "*", "CV", "=", "Builder", ".", "CreateFCmpOGE", "(", "FR", ",", "FB", ")", ";", "JQ", "=", "Builder", ".", "CreateSelect", "(", "CV", ",", "JQ", ",", "Builder", ".", "getInt32", "(", "<NUM_LIT>", ")", ")", ";", "Value", "*", "Div", "=", "Builder", ".", "CreateAdd", "(", "IQ", ",", "JQ", ")", ";", "Value", "*", "Res", "=", "Div", ";", "if", "(", "!", "IsDiv", ")", "{", "Value", "*", "Rem", "=", "Builder", ".", "CreateMul", "(", "Div", ",", "Den", ")", ";", "Res", "=", "Builder", ".", "CreateSub", "(", "Num", ",", "Rem", ")", ";", "}", "if", "(", "DivBits", "!=", "<NUM_LIT>", "&&", "DivBits", "<", "<NUM_LIT>", ")", "{", "if", "(", "IsSigned", ")", "{", "int", "InRegBits", "=", "<NUM_LIT>", "-", "DivBits", ";", "Res", "=", "Builder", ".", "CreateShl", "(", "Res", ",", "InRegBits", ")", ";", "Res", "=", "Builder", ".", "CreateAShr", "(", "Res", ",", "InRegBits", ")", ";", "}", "else", "{"], "ground_truth": ["ConstantInt", "*", "TruncMask", "=", "Builder", ".", "getInt32", "(", "(", "UINT64_C", "(", "<NUM_LIT>", ")", "<<", "DivBits", ")", "-", "<NUM_LIT>", ")", ";"], "File": "AMDGPUCodeGenPrepare26", "Func": "expandDivRem24Impl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8188, "Length": 250, "Cover_Rate": 0.4672897196261682, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>FastISel", "::", "FastEmitInst_rr", "(", "unsigned", "MachineInstOpcode", ",", "const", "TargetRegisterClass", "*", "RC", ",", "unsigned", "Op0", ",", "bool", "Op0IsKill", ",", "unsigned", "Op1", ",", "bool", "Op1IsKill", ")", "{", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "<NUM_LIT>", ")", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "*", "RegState", "::", "Kill", ")", ")", ";", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "*", "RegState", "::", "Kill", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "<NUM_LIT>", "]", ")", ")", ";", "}"], "ground_truth": ["return", "ResultReg", ";"], "File": "ARMFastISel56", "Func": "FastEmitInst_rr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8189, "Length": 184, "Cover_Rate": 0.9945945945945946, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetStreamer10", "Func": "emitCantUnwind", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8190, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmulq_n_u16", "(", "uint16x8_t", "__a", ",", "uint16_t", "__b", ")", "{"], "ground_truth": ["return", "(", "uint16x8_t", ")", "__builtin_neon_vmul_nv8hi", "(", "(", "int16x8_t", ")", "__a", ",", "(", "__builtin_neon_hi", ")", "__b", ")", ";"], "File": "arm", "Func": "neon_vmulq_n_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8191, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "did", "=", "<NUM_LIT>", ";", "rtx", "temp_reg", "=", "NULL", ";", "if", "(", "rl78_far_p", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "temp_reg", "=", "operands", "[", "<NUM_LIT>", "]", ";", "operands", "[", "<NUM_LIT>", "]", "=", "gen_reg_rtx", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "did", "=", "<NUM_LIT>", ";", "}"], "ground_truth": ["if", "(", "!", "did", ")", "return", "<NUM_LIT>", ";"], "File": "rl78", "Func": "rl78_force_nonfar_2", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8192, "Length": 57, "Cover_Rate": 0.5181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetStreamer", "::", "<ISA_LIT>TargetStreamer", "(", "MCStreamer", "&", "S", ")", ":", "MCTargetStreamer", "(", "S", ")", "{"], "ground_truth": ["}"], "File": "RISCVTargetStreamer", "Func": "RISCVTargetStreamer", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8193, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ReportErrors", ")", "Context", ".", "reportError", "(", "Loc", ",", "Msg", ")", ";"], "ground_truth": ["}"], "File": "HexagonMCChecker", "Func": "reportError", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8194, "Length": 14, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "RegName", ";", "return", ";", "}", "case", "MachineOperand", "::", "MO_Immediate", ":", "O", "<<", "MO", ".", "getImm", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "O", "<<", "*", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "O", "<<", "DL", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "<<", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "MO", ".", "getIndex", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "O", "<<", "*", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "MCSymbol", "*", "SymToPrint", ";", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Static", "&&", "(", "GV", "->", "isDeclaration", "(", ")", "||", "GV", "->", "isWeakForLinker", "(", ")", ")", ")", "{", "if", "(", "!", "GV", "->", "hasHiddenVisibility", "(", ")", ")", "{", "SymToPrint", "=", "getSymbolWithGlobalValueBase", "(", "GV", ",", "<STR_LIT>", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ".", "getGVStubEntry", "(", "SymToPrint", ")", ";", "if", "(", "!", "StubSym", ".", "getPointer", "(", ")", ")", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "getSymbol", "(", "GV", ")", ",", "!", "GV", "->", "hasInternalLinkage", "(", ")", ")", ";", "}", "else", "if", "(", "GV", "->", "isDeclaration", "(", ")", "||", "GV", "->", "hasCommonLinkage", "(", ")", "||", "GV", "->", "hasAvailableExternallyLinkage", "(", ")", ")", "{", "SymToPrint", "=", "getSymbolWithGlobalValueBase", "(", "GV", ",", "<STR_LIT>", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ".", "getHiddenGVStubEntry", "(", "SymToPrint", ")", ";", "if", "(", "!", "StubSym", ".", "getPointer", "(", ")", ")", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "getSymbol", "(", "GV", ")", ",", "!", "GV", "->", "hasInternalLinkage", "(", ")", ")", ";", "}", "else", "{", "SymToPrint", "=", "getSymbol", "(", "GV", ")", ";", "}", "}", "else", "{", "SymToPrint", "=", "getSymbol", "(", "GV", ")", ";", "}", "O", "<<", "*", "SymToPrint", ";", "printOffset", "(", "MO", ".", "getOffset", "(", ")", ",", "O", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "PPCAsmPrinter103", "Func": "printOperand", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8195, "Length": 326, "Cover_Rate": 0.7425968109339408, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "(", "(", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", "<<", "shift", ")", "&", "power", ")", "==", "<NUM_LIT>", ")", "{", "gcc_assert", "(", "shift", "<=", "<NUM_LIT>", ")", ";", "shift", "++", ";", "}", "return", "shift", ";"], "ground_truth": ["}"], "File": "arm3", "Func": "int_log2", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8196, "Length": 33, "Cover_Rate": 0.717391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "r", "=", "gen_rtx_ZERO_EXTRACT", "(", "HImode", ",", "addr", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ";", "r", "=", "gen_rtx_CONST", "(", "HImode", ",", "r", ")", ";", "}"], "ground_truth": ["else", "r", "=", "rl78_subreg", "(", "HImode", ",", "addr", ",", "SImode", ",", "<NUM_LIT>", ")", ";"], "File": "rl78", "Func": "rl78_lo16", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8197, "Length": 43, "Cover_Rate": 0.4777777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_uqrshll_sat48", "(", "uint64_t", "value", ",", "int32_t", "shift", ")", "{", "return", "__builtin_mve_uqrshll_sat48_di", "(", "value", ",", "shift", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_uqrshll_sat48", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8198, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "&", "InfoCache", "=", "static_cast", "<", "<ISA_LIT>InformationCache", "&", ">", "(", "A", ".", "getInfoCache", "(", ")", ")", ";", "unsigned", "MinGroupSize", ",", "MaxGroupSize", ";", "std", "::", "tie", "(", "MinGroupSize", ",", "MaxGroupSize", ")", "=", "InfoCache", ".", "getFlatWorkGroupSizes", "(", "*", "F", ")", ";"], "ground_truth": ["intersectKnown", "(", "ConstantRange", "(", "APInt", "(", "<NUM_LIT>", ",", "MinGroupSize", ")", ",", "APInt", "(", "<NUM_LIT>", ",", "MaxGroupSize", "+", "<NUM_LIT>", ")", ")", ")", ";"], "File": "AMDGPUAttributor1", "Func": "initialize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8199, "Length": 61, "Cover_Rate": 0.6354166666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "SPAdj", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MachineInstr", "&", "MI", "=", "*", "II", ";", "DebugLoc", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "const", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "<ISA_LIT>TargetMachine", "&", "TM", "=", "(", "const", "<ISA_LIT>TargetMachine", "&", ")", "MF", ".", "getTarget", "(", ")", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getFrameLowering", "(", ")", ";", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "getIndex", "(", ")", ";", "int", "Offset", "=", "MFI", ".", "getObjectOffset", "(", "FrameIndex", ")", ";", "Offset", "+=", "MFI", ".", "getStackSize", "(", ")", "-", "TFI", "->", "getOffsetOfLocalArea", "(", ")", "+", "<NUM_LIT>", ";", "Offset", "+=", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "<STR_LIT>", ",", "false", ")", ";", "assert", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", "&&", "<STR_LIT>", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";"], "ground_truth": ["}"], "File": "SNESRegisterInfo", "Func": "eliminateFrameIndex", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8200, "Length": 187, "Cover_Rate": 0.8862559241706162, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getOccupancyWithLocalMemSize", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["const", "auto", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";"], "File": "AMDGPUSubtarget10", "Func": "getOccupancyWithLocalMemSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8201, "Length": 24, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutStreamer", ".", "EmitLabel", "(", "RelocSymbol", ")", ";", "const", "MCExpr", "*", "OffsExpr", "=", "MCBinaryExpr", "::", "CreateSub", "(", "MCSymbolRefExpr", "::", "Create", "(", "OutContext", ".", "GetOrCreateSymbol", "(", "Twine", "(", "<STR_LIT>", ")", ")", ",", "OutContext", ")", ",", "MCSymbolRefExpr", "::", "Create", "(", "PICBase", ",", "OutContext", ")", ",", "OutContext", ")", ";", "OutStreamer", ".", "EmitValue", "(", "OffsExpr", ",", "<NUM_LIT>", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "CurrentFnSym", ")", ";", "return", ";", "}", "else", "return", "AsmPrinter", "::", "EmitFunctionEntryLabel", "(", ")", ";", "}", "if", "(", "Subtarget", ".", "isELFv2ABI", "(", ")", ")", "return", "AsmPrinter", "::", "EmitFunctionEntryLabel", "(", ")", ";", "MCSectionSubPair", "Current", "=", "OutStreamer", ".", "getCurrentSection", "(", ")", ";", "const", "MCSectionELF", "*", "Section", "=", "OutStreamer", ".", "getContext", "(", ")", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_WRITE", "|", "ELF", "::", "SHF_ALLOC", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "Section", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "CurrentFnSym", ")", ";", "OutStreamer", ".", "EmitValueToAlignment", "(", "<NUM_LIT>", ")", ";", "MCSymbol", "*", "Symbol1", "=", "OutContext", ".", "GetOrCreateSymbol", "(", "<STR_LIT>", "+", "Twine", "(", "CurrentFnSym", "->", "getName", "(", ")", ")", ")", ";", "OutStreamer", ".", "EmitValue", "(", "MCSymbolRefExpr", "::", "Create", "(", "Symbol1", ",", "OutContext", ")", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["MCSymbol", "*", "Symbol2", "=", "OutContext", ".", "GetOrCreateSymbol", "(", "StringRef", "(", "<STR_LIT>", ")", ")", ";"], "File": "PPCAsmPrinter29", "Func": "EmitFunctionEntryLabel", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8202, "Length": 196, "Cover_Rate": 0.5212765957446809, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MBBI", "==", "MBB", ".", "begin", "(", ")", ")", "return", "false", ";", "MachineBasicBlock", "::", "iterator", "Prev", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "if", "(", "!", "Prev", "->", "isCall", "(", ")", "||", "!", "Prev", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isRegMask", "(", ")", ")", "return", "false", ";", "unsigned", "Regs", "[", "<NUM_LIT>", "]", ";", "unsigned", "FoundRegs", "=", "<NUM_LIT>", ";", "auto", "RegMask", "=", "Prev", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "auto", "&", "RegClass", "=", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "for", "(", "auto", "Candidate", ":", "RegClass", ")", "{", "if", "(", "!", "RegMask", ".", "clobbersPhysReg", "(", "Candidate", ")", ")", "continue", ";", "bool", "IsDef", "=", "false", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "Prev", "->", "implicit_operands", "(", ")", ")", "{", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "Candidate", ")", "{", "IsDef", "=", "true", ";", "break", ";", "}", "}", "if", "(", "IsDef", ")", "continue", ";", "Regs", "[", "FoundRegs", "++", "]", "=", "Candidate", ";", "if", "(", "FoundRegs", "==", "(", "unsigned", ")", "NumPops", ")", "break", ";", "}", "if", "(", "FoundRegs", "==", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["while", "(", "FoundRegs", "<", "(", "unsigned", ")", "NumPops", ")", "Regs", "[", "FoundRegs", "++", "]", "=", "Regs", "[", "<NUM_LIT>", "]", ";"], "File": "X86FrameLowering (2)4", "Func": "adjustStackWithPops", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8203, "Length": 205, "Cover_Rate": 0.640625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", "return", "SDValue", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "EVT", "ResVT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "ResVT", ".", "isVector", "(", ")", "||", "TLI", ".", "isTypeLegal", "(", "ResVT", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Src", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "SrcVT", "=", "Src", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "ResVT", ".", "isSimple", "(", ")", "||", "!", "SrcVT", ".", "isSimple", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "SrcVT", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "unsigned", "SrcEltSize", "=", "SrcVT", ".", "getScalarSizeInBits", "(", ")", ";", "unsigned", "ElementCount", "=", "SrcVT", ".", "getVectorNumElements", "(", ")", ";", "SrcVT", "=", "<STR_LIT>", "(", "<STR_LIT>", "(", "SrcEltSize", "*", "<NUM_LIT>", ")", ",", "ElementCount", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "Src", "=", "DAG", ".", "getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "DL", ",", "SrcVT", ",", "Src", ")", ";", "EVT", "LoVT", ",", "HiVT", ";", "SDValue", "Lo", ",", "Hi", ";", "unsigned", "NumElements", "=", "ResVT", ".", "getVectorNumElements", "(", ")", ";", "assert", "(", "!", "(", "NumElements", "&", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "LoVT", "=", "HiVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "ResVT", ".", "getVectorElementType", "(", ")", ",", "NumElements", "/", "<NUM_LIT>", ")", ";"], "ground_truth": ["EVT", "InNVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "SrcVT", ".", "getVectorElementType", "(", ")", ",", "LoVT", ".", "getVectorNumElements", "(", ")", ")", ";"], "File": "AArch64ISelLowering (2)3", "Func": "performExtendCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8204, "Length": 253, "Cover_Rate": 0.48282442748091603, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "RTLIB", "::", "SINTTOFP_I32_F32", ":", "Basename", "=", "<STR_LIT>", ";", "break", ";", "case", "RTLIB", "::", "FPTOUINT_F32_I8", ":", "Basename", "=", "<STR_LIT>", ";", "break", ";", "case", "RTLIB", "::", "FPTOUINT_F32_I16", ":", "Basename", "=", "<STR_LIT>", ";", "break", ";", "case", "RTLIB", "::", "FPTOUINT_F32_I32", ":", "Basename", "=", "<STR_LIT>", ";", "break", ";", "case", "RTLIB", "::", "UINTTOFP_I32_F32", ":", "Basename", "=", "<STR_LIT>", ";", "break", ";", "case", "RTLIB", "::", "ADD_F32", ":", "Basename", "=", "<STR_LIT>", ";", "break", ";", "case", "RTLIB", "::", "SUB_F32", ":", "Basename", "=", "<STR_LIT>", ";", "break", ";", "case", "RTLIB", "::", "MUL_F32", ":", "Basename", "=", "<STR_LIT>", ";", "break", ";", "case", "RTLIB", "::", "DIV_F32", ":", "Basename", "=", "<STR_LIT>", ";", "break", ";", "case", "RTLIB", "::", "O_F32", ":", "Basename", "=", "<STR_LIT>", ";", "break", ";", "case", "RTLIB", "::", "UO_F32", ":", "Basename", "=", "<STR_LIT>", ";", "break", ";", "case", "RTLIB", "::", "OLE_F32", ":", "Basename", "=", "<STR_LIT>", ";", "break", ";", "case", "RTLIB", "::", "OGE_F32", ":", "Basename", "=", "<STR_LIT>", ";", "break", ";", "case", "RTLIB", "::", "OLT_F32", ":", "Basename", "=", "<STR_LIT>", ";", "break", ";", "case", "RTLIB", "::", "OGT_F32", ":", "Basename", "=", "<STR_LIT>", ";", "break", ";", "case", "RTLIB", "::", "OEQ_F32", ":", "Basename", "=", "<STR_LIT>", ";", "break", ";", "case", "RTLIB", "::", "UNE_F32", ":", "Basename", "=", "<STR_LIT>", ";", "break", ";", "}", "std", "::", "string", "prefix", "=", "PAN", "::", "getTagName", "(", "PAN", "::", "PREFIX_SYMBOL", ")", ";", "std", "::", "string", "tagname", "=", "PAN", "::", "getTagName", "(", "PAN", "::", "LIBCALL", ")", ";", "std", "::", "string", "Fullname", "=", "prefix", "+", "tagname", "+", "Basename", ";"], "ground_truth": ["return", "createESName", "(", "Fullname", ")", ";"], "File": "PIC16ISelLowering3", "Func": "getIntrinsicName", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8205, "Length": 233, "Cover_Rate": 0.45330739299610895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "n", "=", "riscv_flatten_aggregate_field", "(", "TREE_TYPE", "(", "f", ")", ",", "fields", ",", "n", ",", "pos", ",", "ignore_zero_width_bit_field_p", ")", ";", "}", "if", "(", "n", "<", "<NUM_LIT>", ")", "return", "-", "<NUM_LIT>", ";", "}", "return", "n", ";", "case", "ARRAY_TYPE", ":", "{", "HOST_WIDE_INT", "n_elts", ";", "riscv_aggregate_field", "subfields", "[", "<NUM_LIT>", "]", ";", "tree", "index", "=", "TYPE_DOMAIN", "(", "type", ")", ";", "tree", "elt_size", "=", "TYPE_SIZE_UNIT", "(", "TREE_TYPE", "(", "type", ")", ")", ";", "int", "n_subfields", "=", "riscv_flatten_aggregate_field", "(", "TREE_TYPE", "(", "type", ")", ",", "subfields", ",", "<NUM_LIT>", ",", "offset", ",", "ignore_zero_width_bit_field_p", ")", ";", "if", "(", "n_subfields", "<=", "<NUM_LIT>", "||", "!", "COMPLETE_TYPE_P", "(", "type", ")", "||", "TREE_CODE", "(", "TYPE_SIZE", "(", "type", ")", ")", "!=", "INTEGER_CST", "||", "!", "index", "||", "!", "TYPE_MAX_VALUE", "(", "index", ")", "||", "!", "tree_fits_uhwi_p", "(", "TYPE_MAX_VALUE", "(", "index", ")", ")", "||", "!", "TYPE_MIN_VALUE", "(", "index", ")", "||", "!", "tree_fits_uhwi_p", "(", "TYPE_MIN_VALUE", "(", "index", ")", ")", "||", "!", "tree_fits_uhwi_p", "(", "elt_size", ")", ")", "return", "-", "<NUM_LIT>", ";", "n_elts", "=", "<NUM_LIT>", "+", "tree_to_uhwi", "(", "TYPE_MAX_VALUE", "(", "index", ")", ")", "-", "tree_to_uhwi", "(", "TYPE_MIN_VALUE", "(", "index", ")", ")", ";", "gcc_assert", "(", "n_elts", ">=", "<NUM_LIT>", ")", ";", "for", "(", "HOST_WIDE_INT", "i", "=", "<NUM_LIT>", ";", "i", "<", "n_elts", ";", "i", "++", ")", "for", "(", "int", "j", "=", "<NUM_LIT>", ";", "j", "<", "n_subfields", ";", "j", "++", ")", "{", "if", "(", "n", ">=", "<NUM_LIT>", ")", "return", "-", "<NUM_LIT>", ";", "fields", "[", "n", "]", "=", "subfields", "[", "j", "]", ";", "fields", "[", "n", "++", "]", ".", "offset", "+=", "i", "*", "tree_to_uhwi", "(", "elt_size", ")", ";", "}", "return", "n", ";", "}", "case", "COMPLEX_TYPE", ":", "{", "if", "(", "n", "!=", "<NUM_LIT>", ")", "return", "-", "<NUM_LIT>", ";", "HOST_WIDE_INT", "elt_size", "=", "GET_MODE_SIZE", "(", "TYPE_MODE", "(", "TREE_TYPE", "(", "type", ")", ")", ")", ";", "if", "(", "elt_size", "<=", "UNITS_PER_FP_ARG", ")", "{", "fields", "[", "<NUM_LIT>", "]", ".", "type", "=", "TREE_TYPE", "(", "type", ")", ";", "fields", "[", "<NUM_LIT>", "]", ".", "offset", "=", "offset", ";", "fields", "[", "<NUM_LIT>", "]", ".", "type", "=", "TREE_TYPE", "(", "type", ")", ";"], "ground_truth": ["fields", "[", "<NUM_LIT>", "]", ".", "offset", "=", "offset", "+", "elt_size", ";"], "File": "riscv", "Func": "riscv_flatten_aggregate_field", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8206, "Length": 324, "Cover_Rate": 0.5816876122082585, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "veorq_u16", "(", "uint16x8_t", "__a", ",", "uint16x8_t", "__b", ")", "{"], "ground_truth": ["return", "__a", "^", "__b", ";"], "File": "arm", "Func": "neon_veorq_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8207, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "idx", "(", "iterator", "It", ")", "const", "{"], "ground_truth": ["return", "It", "-", "begin", "(", ")", ";"], "File": "HexagonGenInsert (2)", "Func": "idx", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8208, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "hasBitPreservingFPLogic", "(", "EVT", "VT", ")", "const", "{", "if", "(", "!", "Subtarget", ".", "hasVSX", "(", ")", ")", "return", "false", ";", "if", "(", "Subtarget", ".", "hasP9Vector", "(", ")", "&&", "VT", "==", "<STR_LIT>", ")", "return", "true", ";", "return", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "PPCISelLowering (2)7", "Func": "hasBitPreservingFPLogic", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8209, "Length": 55, "Cover_Rate": 0.8461538461538461, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Stride", "=", "Builder", ".", "getInt64", "(", "<NUM_LIT>", ")", ";", "}", ";", "if", "(", "AMXCast", "->", "getType", "(", ")", "->", "is<ISA_LIT>_AMXTy", "(", ")", ")", "{", "if", "(", "AMXCast", "->", "use_empty", "(", ")", ")", "{", "AMXCast", "->", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "Use", "&", "U", "=", "*", "(", "AMXCast", "->", "use_begin", "(", ")", ")", ";", "unsigned", "OpNo", "=", "U", ".", "getOperandNo", "(", ")", ";", "auto", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "U", ".", "getUser", "(", ")", ")", ";", "if", "(", "!", "II", ")", "return", "false", ";", "Prepare", "(", "AMXCast", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";", "Builder", ".", "CreateStore", "(", "Src", ",", "AllocaAddr", ")", ";", "Value", "*", "Row", "=", "nullptr", ",", "*", "Col", "=", "nullptr", ";", "std", "::", "tie", "(", "Row", ",", "Col", ")", "=", "getShape", "(", "II", ",", "OpNo", ")", ";", "std", "::", "array", "<", "Value", "*", ",", "<NUM_LIT>", ">", "Args", "=", "{", "Row", ",", "Col", ",", "I8Ptr", ",", "Builder", ".", "CreateSExt", "(", "Col", ",", "Builder", ".", "getInt64Ty", "(", ")", ")", "}", ";", "Value", "*", "NewInst", "=", "Builder", ".", "CreateIntrinsic", "(", "<STR_LIT>", ",", "None", ",", "Args", ")", ";", "AMXCast", "->", "replaceAllUsesWith", "(", "NewInst", ")", ";", "AMXCast", "->", "eraseFromParent", "(", ")", ";", "}", "else", "{", "auto", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "Src", ")", ";"], "ground_truth": ["if", "(", "!", "II", ")", "return", "false", ";"], "File": "X86LowerAMXType2", "Func": "transformAMXCast", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8210, "Length": 222, "Cover_Rate": 0.5298329355608592, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElts", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "CurDAG", "->", "getTargetConstant", "(", "ParamVal", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "CurDAG", "->", "getTargetConstant", "(", "OffsetVal", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "Ops", ".", "push_back", "(", "Flag", ")", ";", "Optional", "<", "unsigned", ">", "Opcode", "=", "<NUM_LIT>", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "switch", "(", "NumElts", ")", "{", "default", ":", "return", "false", ";", "case", "<NUM_LIT>", ":", "Opcode", "=", "pickOpcodeForVT", "(", "Mem", "->", "getMemoryVT", "(", ")", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "Opcode", "=", "pickOpcodeForVT", "(", "Mem", "->", "getMemoryVT", "(", ")", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "Opcode", "=", "pickOpcodeForVT", "(", "Mem", "->", "getMemoryVT", "(", ")", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "None", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "None", ")", ";", "break", ";", "}", "if", "(", "!", "Opcode", ")", "return", "false", ";", "break", ";", "case", "<STR_LIT>", ":", "{", "Opcode", "=", "<STR_LIT>", ";", "SDValue", "CvtNone", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", "::", "NONE", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDNode", "*", "Cvt", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Ops", "[", "<NUM_LIT>", "]", ",", "CvtNone", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "SDValue", "(", "Cvt", ",", "<NUM_LIT>", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "Opcode", "=", "<STR_LIT>", ";", "SDValue", "CvtNone", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", "::", "NONE", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDNode", "*", "Cvt", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Ops", "[", "<NUM_LIT>", "]", ",", "CvtNone", ")", ";"], "ground_truth": ["Ops", "[", "<NUM_LIT>", "]", "=", "SDValue", "(", "Cvt", ",", "<NUM_LIT>", ")", ";"], "File": "NVPTXISelDAGToDAG12", "Func": "tryStoreParam", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8211, "Length": 355, "Cover_Rate": 0.5130057803468208, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "gcc_assert", "(", "MEM_VOLATILE_P", "(", "mem", ")", ")", ";", "old_reg", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "cmp_reg", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "label", "=", "gen_label_rtx", "(", ")", ";", "if", "(", "mode", "!=", "DImode", ")", "{", "val", "=", "simplify_gen_subreg", "(", "DImode", ",", "val", ",", "mode", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_extend_insn", "(", "cmp_reg", ",", "mem", ",", "DImode", ",", "mode", ",", "<NUM_LIT>", ")", ")", ";", "}", "else", "emit_move_insn", "(", "cmp_reg", ",", "mem", ")", ";", "emit_label", "(", "label", ")", ";", "ar_ccv", "=", "gen_rtx_REG", "(", "DImode", ",", "AR_CCV_REGNUM", ")", ";", "emit_move_insn", "(", "old_reg", ",", "cmp_reg", ")", ";", "emit_move_insn", "(", "ar_ccv", ",", "cmp_reg", ")", ";", "if", "(", "old_dst", ")", "emit_move_insn", "(", "old_dst", ",", "gen_lowpart", "(", "mode", ",", "cmp_reg", ")", ")", ";", "new_reg", "=", "cmp_reg", ";", "if", "(", "code", "==", "NOT", ")", "{", "new_reg", "=", "expand_simple_unop", "(", "DImode", ",", "NOT", ",", "new_reg", ",", "NULL_RTX", ",", "true", ")", ";", "code", "=", "AND", ";", "}", "new_reg", "=", "expand_simple_binop", "(", "DImode", ",", "code", ",", "new_reg", ",", "val", ",", "NULL_RTX", ",", "true", ",", "OPTAB_DIRECT", ")", ";", "if", "(", "mode", "!=", "DImode", ")", "new_reg", "=", "gen_lowpart", "(", "mode", ",", "new_reg", ")", ";"], "ground_truth": ["if", "(", "new_dst", ")", "emit_move_insn", "(", "new_dst", ",", "new_reg", ")", ";"], "File": "ia643", "Func": "ia64_expand_atomic_op", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8212, "Length": 194, "Cover_Rate": 0.424507658643326, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>IREmitter", "::", "visitTC_RETURN", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitTC_RETURN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8213, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getOpndList", "(", "SmallVectorImpl", "<", "SDValue", ">", "&", "Ops", ",", "std", "::", "deque", "<", "std", "::", "pair", "<", "unsigned", ",", "SDValue", ">", ">", "&", "RegsToPass", ",", "bool", "IsPICCall", ",", "bool", "GlobalOrExternal", ",", "bool", "InternalLinkage", ",", "CallLoweringInfo", "&", "CLI", ",", "SDValue", "Callee", ",", "SDValue", "Chain", ")", "const", "{", "Ops", ".", "push_back", "(", "Callee", ")", ";"], "ground_truth": ["<ISA_LIT>TargetLowering", "::", "getOpndList", "(", "Ops", ",", "RegsToPass", ",", "IsPICCall", ",", "GlobalOrExternal", ",", "InternalLinkage", ",", "CLI", ",", "Callee", ",", "Chain", ")", ";"], "File": "MipsSEISelLowering (2)", "Func": "getOpndList", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8214, "Length": 74, "Cover_Rate": 0.9487179487179487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isVectorRegLo", "(", ")", "const", "{"], "ground_truth": ["return", "Kind", "==", "k_Register", "&&", "Reg", ".", "Kind", "==", "RegKind", "::", "NeonVector", "&&", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "Reg", ".", "RegNum", ")", ";"], "File": "AArch64AsmParser59", "Func": "isVectorRegLo", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8215, "Length": 31, "Cover_Rate": 0.9117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "state1", "->", "insn_num", "==", "state2", "->", "insn_num", "&&", "memcmp", "(", "state1", "->", "dfa_state", ",", "state2", "->", "dfa_state", ",", "dfa_state_size", ")", "==", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ia644", "Func": "equal", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8216, "Length": 27, "Cover_Rate": 0.6136363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Reg", "==", "-", "<NUM_LIT>", ")", "return", "true", ";"], "ground_truth": ["Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateReg", "(", "Reg", ",", "RegKind", "::", "Scalar", ",", "S", ",", "getLoc", "(", ")", ",", "getContext", "(", ")", ")", ")", ";"], "File": "AArch64AsmParser12", "Func": "parseRegister", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8217, "Length": 36, "Cover_Rate": 0.48, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "bool", "srcGPR", "=", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ";", "if", "(", "destGPR", "&&", "srcGPR", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ";", "MIB", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "addDefaultPred", "(", "MIB", ")", ";", "return", ";", "}"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "TMS320C64XInstrInfo", "Func": "copyPhysReg", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 8218, "Length": 62, "Cover_Rate": 0.5740740740740741, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "got_rtx", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "start_sequence", "(", ")", ";", "emit_move_insn", "(", "got_rtx", ",", "s390_got_symbol", "(", ")", ")", ";", "insns", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")", ";"], "ground_truth": ["return", "insns", ";"], "File": "s390", "Func": "s390_load_got", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8219, "Length": 36, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "DL", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Ops", ")", ")", ";", "return", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", "||", "isInlineImmediate", "(", "N", ")", ")", "break", ";", "uint64_t", "Imm", ";", "if", "(", "ConstantFPSDNode", "*", "FP", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "N", ")", ")", "Imm", "=", "FP", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "else", "{", "ConstantSDNode", "*", "C", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", ")", ";", "Imm", "=", "C", "->", "getZExtValue", "(", ")", ";", "}", "SDLoc", "DL", "(", "N", ")", ";", "SDNode", "*", "Lo", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "CurDAG", "->", "getConstant", "(", "Imm", "&", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDNode", "*", "Hi", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "CurDAG", "->", "getConstant", "(", "Imm", ">>", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "SDValue", "(", "Lo", ",", "<NUM_LIT>", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "SDValue", "(", "Hi", ",", "<NUM_LIT>", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "DL", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Ops", ")", ")", ";", "return", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "N", "=", "glueCopyToM0", "(", "N", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "ConstantSDNode", "*", "Offset", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Offset", ")", "break", ";", "ConstantSDNode", "*", "Width", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Width", ")", "break", ";", "bool", "Signed", "=", "Opc", "==", "<STR_LIT>", ";", "uint32_t", "OffsetVal", "=", "Offset", "->", "getZExtValue", "(", ")", ";", "uint32_t", "WidthVal", "=", "Width", "->", "getZExtValue", "(", ")", ";", "ReplaceNode", "(", "N", ",", "getS_BFE", "(", "Signed", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "OffsetVal", ",", "WidthVal", ")", ")", ";", "return", ";", "}", "case", "<STR_LIT>", ":", "{", "SelectDIV_SCALE", "(", "N", ")", ";", "return", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "SelectMAD_64_32", "(", "N", ")", ";", "return", ";", "}", "case", "<STR_LIT>", ":", "{", "const", "<ISA_LIT>TargetLowering", "&", "Lowering", "=", "*", "static_cast", "<", "const", "<ISA_LIT>TargetLowering", "*", ">", "(", "getTargetLowering", "(", ")", ")", ";", "N", "=", "Lowering", ".", "legalizeTargetIndependentNode", "(", "N", ",", "*", "CurDAG", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "<STR_LIT>", ")", "break", ";", "SelectS_BFE", "(", "N", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "SelectBRCOND", "(", "N", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "SelectFMAD_FMA", "(", "N", ")", ";"], "ground_truth": ["return", ";"], "File": "AMDGPUISelDAGToDAG23", "Func": "Select", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8220, "Length": 507, "Cover_Rate": 0.44630281690140844, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rmap_ty", "::", "iterator", "iter", "=", "RegisterMap", ".", "find", "(", "Name", ".", "str", "(", ")", ")", ";", "if", "(", "iter", "!=", "RegisterMap", ".", "end", "(", ")", ")", "return", "iter", "->", "second", ";"], "ground_truth": ["else", "return", "<NUM_LIT>", ";"], "File": "ARMAsmLexer", "Func": "MatchRegisterName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8221, "Length": 35, "Cover_Rate": 0.813953488372093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "SSECC", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "SSECC", "=", "<NUM_LIT>", ";", "break", ";", "}", "if", "(", "Swap", ")", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "if", "(", "SSECC", "==", "<NUM_LIT>", ")", "{", "if", "(", "SetCCOpcode", "==", "<STR_LIT>", ")", "{", "SDValue", "UNORD", ",", "EQ", ";", "UNORD", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "Op0", ",", "Op1", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "EQ", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "Op0", ",", "Op1", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "UNORD", ",", "EQ", ")", ";", "}", "else", "if", "(", "SetCCOpcode", "==", "<STR_LIT>", ")", "{", "SDValue", "ORD", ",", "NEQ", ";", "ORD", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "Op0", ",", "Op1", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "NEQ", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "Op0", ",", "Op1", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "ORD", ",", "NEQ", ")", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "Op0", ",", "Op1", ",", "DAG", ".", "getConstant", "(", "SSECC", ",", "<STR_LIT>", ")", ")", ";", "}", "if", "(", "!", "isFP", "&&", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "Lower256IntVSETCC", "(", "Op", ",", "DAG", ")", ";", "unsigned", "Opc", "=", "<NUM_LIT>", ",", "EQOpc", "=", "<NUM_LIT>", ",", "GTOpc", "=", "<NUM_LIT>", ";", "bool", "Swap", "=", "false", ",", "Invert", "=", "false", ",", "FlipSigns", "=", "false", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "EQOpc", "=", "<STR_LIT>", ";", "GTOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "EQOpc", "=", "<STR_LIT>", ";", "GTOpc", "=", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "EQOpc", "=", "<STR_LIT>", ";", "GTOpc", "=", "<STR_LIT>", ";", "break", ";"], "File": "X86ISelLowering191", "Func": "LowerVSETCC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8222, "Length": 335, "Cover_Rate": 0.31996179560649474, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmBackendDarwin", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "MachO", "::", "CPUSubType<ISA_LIT>", "st", ")", ":", "<ISA_LIT>AsmBackend", "(", "T", ",", "TT", ",", "true", ")", ",", "Subtype", "(", "st", ")", "{"], "ground_truth": ["HasDataInCodeSupport", "=", "true", ";"], "File": "ARMAsmBackendDarwin15", "Func": "ARMAsmBackendDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8223, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Src", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "cast", "<", "VTSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getVT", "(", ")", ".", "bitsGE", "(", "<STR_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "Subtarget", ".", "hasStdExtZbb", "(", ")", "&&", "Subtarget", ".", "is64Bit", "(", ")", "&&", "Src", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Src", ".", "hasOneUse", "(", ")", "&&", "VT", "==", "<STR_LIT>", "&&", "cast", "<", "VTSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getVT", "(", ")", "==", "<STR_LIT>", "&&", "DAG", ".", "ComputeNumSignBits", "(", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ">", "<NUM_LIT>", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "Freeze", "=", "DAG", ".", "getFreeze", "(", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Neg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "Freeze", ")", ";", "Neg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Neg", ",", "DAG", ".", "getValueType", "(", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Freeze", ",", "Neg", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "RISCVISelLowering3", "Func": "performSIGN_EXTEND_INREGCombine", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8224, "Length": 213, "Cover_Rate": 0.7689530685920578, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "FK_Data_1", ":", "return", "<NUM_LIT>", ";", "case", "FK_Data_2", ":", "return", "<NUM_LIT>", ";", "case", "FK_Data_4", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "}"], "ground_truth": ["}"], "File": "ARMAsmBackend53", "Func": "getFixupKindContainerSizeBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8225, "Length": 107, "Cover_Rate": 0.5721925133689839, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "SelectThumbAddrModeImm5S", "(", "SDValue", "N", ",", "unsigned", "Scale", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "OffImm", ")", "{", "if", "(", "Scale", "==", "<NUM_LIT>", ")", "{", "SDValue", "TmpBase", ",", "TmpOffImm", ";", "if", "(", "SelectThumbAddrModeSP", "(", "N", ",", "TmpBase", ",", "TmpOffImm", ")", ")", "return", "false", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "}", "if", "(", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "{", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "{"], "ground_truth": ["Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "ARMISelDAGToDAG108", "Func": "SelectThumbAddrModeImm5S", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8226, "Length": 117, "Cover_Rate": 0.3038961038961039, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "}", "if", "(", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "return", "false", ";", "RegisterSDNode", "*", "LHSR", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "(", "LHSR", "&&", "LHSR", "->", "getReg", "(", ")", "==", "<STR_LIT>", ")", ")", "{", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", ")", ")", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG117", "Func": "SelectThumbAddrModeSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8227, "Length": 157, "Cover_Rate": 0.6596638655462185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "ParseRegister", "(", "unsigned", "&", "RegNo", ",", "SMLoc", "&", "StartLoc", ",", "SMLoc", "&", "EndLoc", ")", "{", "auto", "Result", "=", "tryParseRegister", "(", "RegNo", ",", "StartLoc", ",", "EndLoc", ")", ";"], "ground_truth": ["if", "(", "Result", "!=", "MatchOperand_Success", ")", "{"], "File": "M68kAsmParser", "Func": "parseRegister", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8228, "Length": 37, "Cover_Rate": 0.74, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "TARGET_ISA_V3", ")", "{", "}", "if", "(", "TARGET_ISA_V3M", ")", "{", "target_flags", "|=", "MASK_REDUCED_REGS", ";", "target_flags", "&=", "~", "MASK_PERF_EXT", ";", "}", "if", "(", "TARGET_REDUCED_REGS", ")", "{", "int", "r", ";"], "ground_truth": ["for", "(", "r", "=", "<NUM_LIT>", ";", "r", "<=", "<NUM_LIT>", ";", "r", "++", ")", "fixed_regs", "[", "r", "]", "=", "call_used_regs", "[", "r", "]", "=", "<NUM_LIT>", ";"], "File": "nds322", "Func": "nds32_option_override", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8229, "Length": 55, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_neon_vld1v4bf", "(", "__ptr", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon1_vld1_bf16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8230, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "Pfx", "=", "<STR_LIT>", ";", "switch", "(", "FKind", ")", "{", "case", "NATIVE", ":", "Pfx", "=", "<STR_LIT>", ";", "break", ";", "case", "HALF", ":", "Pfx", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "!", "Name", ".", "empty", "(", ")", ")", "{"], "ground_truth": ["OS", "<<", "Pfx", "<<", "Name", ";"], "File": "AMDGPULibFunc (2)", "Func": "writeName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8231, "Length": 51, "Cover_Rate": 0.4811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "op", "[", "nopnds", "]", "=", "expand_normal", "(", "arg", ")", ";", "if", "(", "!", "insn_op", "->", "predicate", "(", "op", "[", "nopnds", "]", ",", "insn_op", "->", "mode", ")", ")", "{", "if", "(", "!", "strcmp", "(", "insn_op", "->", "constraint", ",", "<STR_LIT>", ")", ")", "{", "int", "arg_num", "=", "nonvoid", "?", "nopnds", ":", "nopnds", "+", "<NUM_LIT>", ";", "if", "(", "!", "CONST_INT_P", "(", "op", "[", "nopnds", "]", ")", ")", "error", "(", "<STR_LIT>", ",", "arg_num", ")", ";", "else", "error", "(", "<STR_LIT>", "<STR_LIT>", ",", "arg_num", ")", ";", "return", "const0_rtx", ";"], "ground_truth": ["}"], "File": "rs6000-builtin", "Func": "FOR_EACH_CALL_EXPR_ARG", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8232, "Length": 83, "Cover_Rate": 0.5928571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vminvq_uv16qi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vminvq_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8233, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Cost", "=", "(", "(", "Val", "->", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "Index", "==", "<NUM_LIT>", "&&", "Val", "->", "isIntOrIntVectorTy", "(", ")", ")", "Cost", "+=", "<NUM_LIT>", ";", "return", "Cost", ";", "}", "return", "BaseT", "::", "getVectorInstrCost", "(", "Opcode", ",", "Val", ",", "Index", ")", ";"], "ground_truth": ["}"], "File": "SystemZTargetTransformInfo (2)1", "Func": "getVectorInstrCost", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8234, "Length": 52, "Cover_Rate": 0.48598130841121495, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "ARMISelDAGToDAG14", "Func": "getVLDSTRegisterUpdateOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8235, "Length": 132, "Cover_Rate": 0.5038167938931297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "unsigned", "Shift", "=", "countTrailingZeros", "<", "unsigned", ">", "(", "Mask", ")", ";", "auto", "ShiftAmt", "=", "B", ".", "buildConstant", "(", "S32", ",", "Shift", ")", ";", "auto", "LShr", "=", "B", ".", "buildLShr", "(", "S32", ",", "LiveIn", ",", "ShiftAmt", ")", ";", "B", ".", "buildAnd", "(", "DstReg", ",", "LShr", ",", "B", ".", "buildConstant", "(", "S32", ",", "Mask", ">>", "Shift", ")", ")", ";", "}", "else", "B", ".", "buildCopy", "(", "DstReg", ",", "LiveIn", ")", ";"], "ground_truth": ["if", "(", "!", "MRI", ".", "getVRegDef", "(", "LiveIn", ")", ")", "{"], "File": "AMDGPULegalizerInfo15", "Func": "loadInputValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8236, "Length": 80, "Cover_Rate": 0.31007751937984496, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "xc2pu", "(", "unsigned", "i", ",", "unsigned", "j", ",", "unsigned", "k", ")", ":", "tripleChange", "(", "false", ",", "false", ",", "true", ",", "i", ",", "j", ",", "k", ")", "{"], "ground_truth": ["}"], "File": "TVMStackFixup", "Func": "xc2pu", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8237, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128d", ")", "_mm512_extractf32x4_ps", "(", "(", "__m512", ")", "__A", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_castpd512_pd128", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8238, "Length": 15, "Cover_Rate": 0.4411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "StBases", ";", "unsigned", "Loc", "=", "<NUM_LIT>", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", "->", "begin", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "E", "=", "MBB", "->", "end", "(", ")", ";", "while", "(", "MBBI", "!=", "E", ")", "{", "for", "(", ";", "MBBI", "!=", "E", ";", "++", "MBBI", ")", "{", "MachineInstr", "*", "MI", "=", "MBBI", ";", "if", "(", "MI", "->", "isCall", "(", ")", "||", "MI", "->", "isTerminator", "(", ")", ")", "{", "++", "MBBI", ";", "break", ";", "}", "if", "(", "!", "MI", "->", "isDebugValue", "(", ")", ")", "MI2LocMap", "[", "MI", "]", "=", "++", "Loc", ";", "if", "(", "!", "isMemoryOp", "(", "*", "MI", ")", ")", "continue", ";", "unsigned", "PredReg", "=", "<NUM_LIT>", ";", "if", "(", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", "!=", "<STR_LIT>", ")", "continue", ";", "int", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "bool", "isLd", "=", "isLoadSingle", "(", "Opc", ")", ";", "unsigned", "Base", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "int", "Offset", "=", "getMemoryOpOffset", "(", "MI", ")", ";", "bool", "StopHere", "=", "false", ";", "if", "(", "isLd", ")", "{", "DenseMap", "<", "unsigned", ",", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", ">", "::", "iterator", "BI", "=", "Base2LdsMap", ".", "find", "(", "Base", ")", ";", "if", "(", "BI", "!=", "Base2LdsMap", ".", "end", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "BI", "->", "second", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "Offset", "==", "getMemoryOpOffset", "(", "BI", "->", "second", "[", "i", "]", ")", ")", "{", "StopHere", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "StopHere", ")", "BI", "->", "second", ".", "push_back", "(", "MI", ")", ";", "}", "else", "{", "Base2LdsMap", "[", "Base", "]", ".", "push_back", "(", "MI", ")", ";", "LdBases", ".", "push_back", "(", "Base", ")", ";", "}", "}", "else", "{", "DenseMap", "<", "unsigned", ",", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", ">", "::", "iterator", "BI", "=", "Base2StsMap", ".", "find", "(", "Base", ")", ";", "if", "(", "BI", "!=", "Base2StsMap", ".", "end", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "BI", "->", "second", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "Offset", "==", "getMemoryOpOffset", "(", "BI", "->", "second", "[", "i", "]", ")", ")", "{", "StopHere", "=", "true", ";"], "ground_truth": ["break", ";"], "File": "ARMLoadStoreOptimizer (2)1", "Func": "RescheduleLoadStoreInstrs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8239, "Length": 375, "Cover_Rate": 0.5647590361445783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AMDGPUTargetMachine", "::", "AMDGPUTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "TargetOptions", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OptLevel", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "Layout", "(", "computeDataLayout", "(", "Subtarget", ")", ")", ",", "FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsUp", ",", "<NUM_LIT>", "*", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "IntrinsicInfo", "(", "this", ")", ",", "InstrItins", "(", "&", "Subtarget", ".", "getInstrItineraryData", "(", ")", ")", "{", "if", "(", "Subtarget", ".", "getGeneration", "(", ")", "<=", "AMDGPUSubtarget", "::", "NORTHERN_ISLANDS", ")", "{", "TLInfo", ".", "reset", "(", "new", "R600TargetLowering", "(", "*", "this", ")", ")", ";", "}", "else", "{"], "ground_truth": ["TLInfo", ".", "reset", "(", "new", "<ISA_LIT>TargetLowering", "(", "*", "this", ")", ")", ";"], "File": "AMDGPUTargetMachine14", "Func": "AMDGPUTargetMachine", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8240, "Length": 141, "Cover_Rate": 0.9276315789473685, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vsubq_n_f16", "(", "float16x8_t", "__a", ",", "float16_t", "__b", ")", "{"], "ground_truth": ["return", "__builtin_mve_vsubq_n_fv8hf", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "mve___arm_vsubq_n_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8241, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::", "BuildCFI", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "DebugLoc", "&", "DL", ",", "const", "MCCFIInstruction", "&", "CFIInst", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "CFIInst", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";"], "ground_truth": ["}"], "File": "M68kFrameLowering", "Func": "BuildCFI", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8242, "Length": 71, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m64", ")", "__builtin_ia32_phaddw", "(", "(", "__v4hi", ")", "__X", ",", "(", "__v4hi", ")", "__Y", ")", ";"], "ground_truth": ["}"], "File": "tmmintrin", "Func": "_mm_hadd_pi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8243, "Length": 18, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "CurOpcode", "=", "HII", "->", "getDotCurOp", "(", "MI", ")", ";", "MI", "->", "setDesc", "(", "HII", "->", "get", "(", "CurOpcode", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "HexagonVLIWPacketizer34", "Func": "promoteToDotCur", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8244, "Length": 26, "Cover_Rate": 0.4262295081967213, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "PR", "=", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeGlobalISel", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>A53Fix835769Pass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>A57FPLoadBalancingPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>AdvSIMDScalarPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>CollectLOHPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>ConditionalComparesPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>ConditionOptimizerPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>DeadRegisterDefinitionsPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>ExpandPseudoPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>LoadStoreOptPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>SIMDInstrOptPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>PreLegalizerCombinerPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>PromoteConstantPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>RedundantCopyEliminationPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>StorePairSuppressPass", "(", "*", "PR", ")", ";"], "ground_truth": ["initializeFalkorHWPFFixPass", "(", "*", "PR", ")", ";"], "File": "AArch64TargetMachine85", "Func": "LLVMInitializeAArch64Target", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8245, "Length": 105, "Cover_Rate": 0.6730769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op1", ".", "isUndef", "(", ")", ")", "return", "nullptr", ";", "RSR", "=", "getRegSubRegPair", "(", "Op1", ")", ";", "DefInst", "=", "MRI", ".", "getVRegDef", "(", "RSR", ".", "Reg", ")", ";", "}", "break", ";", "}", "default", ":", "if", "(", "followSubRegDef", "(", "*", "MI", ",", "RSR", ")", ")", "{", "if", "(", "!", "RSR", ".", "Reg", ")", "return", "nullptr", ";", "DefInst", "=", "MRI", ".", "getVRegDef", "(", "RSR", ".", "Reg", ")", ";", "}", "}"], "ground_truth": ["if", "(", "!", "DefInst", ")", "return", "MI", ";"], "File": "SIInstrInfo1", "Func": "getVRegSubRegDef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8246, "Length": 77, "Cover_Rate": 0.3737864077669903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ",", "MCStreamer", "&", "Out", ")", "{", "MCInst", "Inst", ";", "SMLoc", "ErrorLoc", ";", "unsigned", "ErrorInfo", ";", "switch", "(", "MatchInstructionImpl", "(", "Operands", ",", "Inst", ",", "ErrorInfo", ")", ")", "{", "default", ":", "break", ";", "case", "Match_Success", ":", "Out", ".", "EmitInstruction", "(", "Inst", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "MBlazeAsmParser11", "Func": "MatchAndEmitInstruction", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8247, "Length": 59, "Cover_Rate": 0.34705882352941175, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "X", "(", "getThe<ISA_LIT>Target", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "DLXAsmPrinter", "Func": "LLVMInitializeDLXAsmPrinter", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8248, "Length": 12, "Cover_Rate": 0.7058823529411765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "temp", ".", "val", "[", "<NUM_LIT>", "]", "=", "vcombine_f32", "(", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "vcreate_f32", "(", "__AARCH64_UINT64_C", "(", "<NUM_LIT>", ")", ")", ")", ";", "temp", ".", "val", "[", "<NUM_LIT>", "]", "=", "vcombine_f32", "(", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "vcreate_f32", "(", "__AARCH64_UINT64_C", "(", "<NUM_LIT>", ")", ")", ")", ";", "__o", "=", "__builtin_aarch64_set_qregoiv4sf", "(", "__o", ",", "(", "float32x4_t", ")", "temp", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "__o", "=", "__builtin_aarch64_set_qregoiv4sf", "(", "__o", ",", "(", "float32x4_t", ")", "temp", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["__builtin_aarch64_st2v2sf", "(", "(", "__builtin_aarch64_simd_sf", "*", ")", "__a", ",", "__o", ")", ";"], "File": "arm", "Func": "neon2_vst2_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8249, "Length": 99, "Cover_Rate": 0.853448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "if", "(", "MO1", ".", "isExpr", "(", ")", ")", "O", "<<", "*", "MO1", ".", "getExpr", "(", ")", ";", "else", "if", "(", "MO1", ".", "isImm", "(", ")", ")", "{", "O", "<<", "markup", "(", "<STR_LIT>", ")", "<<", "<STR_LIT>", "<<", "markup", "(", "<STR_LIT>", ")", "<<", "<STR_LIT>", "<<", "formatImm", "(", "MO1", ".", "getImm", "(", ")", ")", "<<", "markup", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter30", "Func": "printThumbLdrLabelOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8250, "Length": 79, "Cover_Rate": 0.8144329896907216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "{", "CanPushNegate", "=", "true", ";", "return", "true", ";", "}", "if", "(", "Depth", ">", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "{", "SDValue", "O0", "=", "Val", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "O1", "=", "Val", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "bool", "CanPushNegateL", ";", "if", "(", "!", "isConjunctionDisjunctionTree", "(", "O0", ",", "CanPushNegateL", ",", "Depth", "+", "<NUM_LIT>", ")", ")", "return", "false", ";", "bool", "CanPushNegateR", ";", "if", "(", "!", "isConjunctionDisjunctionTree", "(", "O1", ",", "CanPushNegateR", ",", "Depth", "+", "<NUM_LIT>", ")", ")", "return", "false", ";", "CanPushNegate", "=", "(", "Opcode", "==", "<STR_LIT>", ")", "&&", "CanPushNegateL", "&&", "CanPushNegateR", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering (2)1", "Func": "isConjunctionDisjunctionTree", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8251, "Length": 111, "Cover_Rate": 0.6851851851851852, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "t", "=", "__ev_mwhsmi", "(", "a", ",", "b", ")", ";", "return", "__ev_addssiaaw", "(", "t", ")", ";"], "ground_truth": ["}"], "File": "spe", "Func": "__internal_ev_mwhssiaaw", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8252, "Length": 16, "Cover_Rate": 0.5161290322580645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "HexagonOptAddrMode (2)", "Func": "getPassName", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8253, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", "||", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";", "return", "true", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";", "return", "true", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{"], "ground_truth": ["NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";"], "File": "PPCInstrInfo60", "Func": "StoreRegToStackSlot", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8254, "Length": 309, "Cover_Rate": 0.523728813559322, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isVType", "(", ")", ";"], "ground_truth": ["}"], "File": "RISCVAsmParser1", "Func": "isVTypeI", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8255, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";"], "File": "MBlazeBaseInfo1", "Func": "getMBlazeRegisterNumbering", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8256, "Length": 162, "Cover_Rate": 0.34177215189873417, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "VGPRBlocks", "(", "<NUM_LIT>", ")", ",", "SGPRBlocks", "(", "<NUM_LIT>", ")", ",", "Priority", "(", "<NUM_LIT>", ")", ",", "FloatMode", "(", "<NUM_LIT>", ")", ",", "Priv", "(", "<NUM_LIT>", ")", ",", "DX10Clamp", "(", "<NUM_LIT>", ")", ",", "DebugMode", "(", "<NUM_LIT>", ")", ",", "IEEEMode", "(", "<NUM_LIT>", ")", ",", "ScratchSize", "(", "<NUM_LIT>", ")", ",", "ComputePGMRSrc1", "(", "<NUM_LIT>", ")", ",", "LDSBlocks", "(", "<NUM_LIT>", ")", ",", "ScratchBlocks", "(", "<NUM_LIT>", ")", ",", "ComputePGMRSrc2", "(", "<NUM_LIT>", ")", ",", "NumVGPR", "(", "<NUM_LIT>", ")", ",", "NumSGPR", "(", "<NUM_LIT>", ")", ",", "FlatUsed", "(", "false", ")", ",", "VCCUsed", "(", "false", ")", ",", "CodeLen", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter26", "Func": "SIProgramInfo", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8257, "Length": 91, "Cover_Rate": 0.9578947368421052, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<ISA_LIT>Operand", "::", "CreateImm", "(", "<NUM_LIT>", ",", "SMLoc", "(", ")", ",", "<ISA_LIT>Operand", "::", "ImmTySLC", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser10", "Func": "defaultSLC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8258, "Length": 17, "Cover_Rate": 0.6296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Alignment", "=", "LN", "->", "getAlignment", "(", ")", ";", "if", "(", "Alignment", ">=", "MemVT", ".", "getStoreSize", "(", ")", ")", "return", "Op", ";", "EVT", "ScalarVT", "=", "Op", ".", "getValueType", "(", ")", ".", "getScalarType", "(", ")", ",", "ScalarMemVT", "=", "MemVT", ".", "getScalarType", "(", ")", ";", "unsigned", "Stride", "=", "ScalarMemVT", ".", "getStoreSize", "(", ")", ";", "SDValue", "Vals", "[", "<NUM_LIT>", "]", ",", "LoadChains", "[", "<NUM_LIT>", "]", ";", "for", "(", "unsigned", "Idx", "=", "<NUM_LIT>", ";", "Idx", "<", "<NUM_LIT>", ";", "++", "Idx", ")", "{", "SDValue", "Load", ";", "if", "(", "ScalarVT", "!=", "ScalarMemVT", ")", "Load", "=", "DAG", ".", "getExtLoad", "(", "LN", "->", "getExtensionType", "(", ")", ",", "dl", ",", "ScalarVT", ",", "LoadChain", ",", "BasePtr", ",", "LN", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "Idx", "*", "Stride", ")", ",", "ScalarMemVT", ",", "LN", "->", "isVolatile", "(", ")", ",", "LN", "->", "isNonTemporal", "(", ")", ",", "LN", "->", "isInvariant", "(", ")", ",", "MinAlign", "(", "Alignment", ",", "Idx", "*", "Stride", ")", ",", "LN", "->", "getAAInfo", "(", ")", ")", ";", "else", "Load", "=", "DAG", ".", "getLoad", "(", "ScalarVT", ",", "dl", ",", "LoadChain", ",", "BasePtr", ",", "LN", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "Idx", "*", "Stride", ")", ",", "LN", "->", "isVolatile", "(", ")", ",", "LN", "->", "isNonTemporal", "(", ")", ",", "LN", "->", "isInvariant", "(", ")", ",", "MinAlign", "(", "Alignment", ",", "Idx", "*", "Stride", ")", ",", "LN", "->", "getAAInfo", "(", ")", ")", ";", "if", "(", "Idx", "==", "<NUM_LIT>", "&&", "LN", "->", "isIndexed", "(", ")", ")", "{", "assert", "(", "LN", "->", "getAddressingMode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "Load", "=", "DAG", ".", "getIndexedLoad", "(", "Load", ",", "dl", ",", "BasePtr", ",", "LN", "->", "getOffset", "(", ")", ",", "LN", "->", "getAddressingMode", "(", ")", ")", ";", "}", "Vals", "[", "Idx", "]", "=", "Load", ";"], "ground_truth": ["LoadChains", "[", "Idx", "]", "=", "Load", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "File": "PPCISelLowering130", "Func": "LowerVectorLoad", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8259, "Length": 289, "Cover_Rate": 0.3873994638069705, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "IdxVal", "==", "<NUM_LIT>", "&&", "!", "MayFoldIntoZeroExtend", "(", "Op", ")", "&&", "!", "(", "Subtarget", ".", "hasSSE41", "(", ")", "&&", "MayFoldIntoStore", "(", "Op", ")", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Vec", ")", ",", "Idx", ")", ")", ";", "SDValue", "Extract", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Assert", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Extract", ",", "DAG", ".", "getValueType", "(", "VT", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Assert", ")", ";", "}", "if", "(", "Subtarget", ".", "hasSSE41", "(", ")", ")", "if", "(", "SDValue", "Res", "=", "LowerEXTRACT_VECTOR_ELT_SSE4", "(", "Op", ",", "DAG", ")", ")", "return", "Res", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "Op", "->", "isOnlyUserOf", "(", "Vec", ".", "getNode", "(", ")", ")", ")", "{", "int", "DWordIdx", "=", "IdxVal", "/", "<NUM_LIT>", ";", "if", "(", "DWordIdx", "==", "<NUM_LIT>", ")", "{", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Vec", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "DWordIdx", ",", "dl", ")", ")", ";", "int", "ShiftVal", "=", "(", "IdxVal", "%", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "if", "(", "ShiftVal", "!=", "<NUM_LIT>", ")", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Res", ",", "DAG", ".", "getConstant", "(", "ShiftVal", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Res", ")", ";", "}", "int", "WordIdx", "=", "IdxVal", "/", "<NUM_LIT>", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Vec", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "WordIdx", ",", "dl", ")", ")", ";", "int", "ShiftVal", "=", "(", "IdxVal", "%", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "if", "(", "ShiftVal", "!=", "<NUM_LIT>", ")", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Res", ",", "DAG", ".", "getConstant", "(", "ShiftVal", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Res", ")", ";", "}", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "IdxVal", "==", "<NUM_LIT>", ")", "return", "Op", ";", "int", "Mask", "[", "<NUM_LIT>", "]", "=", "{", "static_cast", "<", "int", ">", "(", "IdxVal", ")", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "Vec", "=", "DAG", ".", "getVectorShuffle", "(", "VecVT", ",", "dl", ",", "Vec", ",", "DAG", ".", "getUNDEF", "(", "VecVT", ")", ",", "Mask", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Vec", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "}", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "IdxVal", "==", "<NUM_LIT>", ")", "return", "Op", ";"], "ground_truth": ["int", "Mask", "[", "<NUM_LIT>", "]", "=", "{", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";"], "File": "X86ISelLowering152", "Func": "LowerEXTRACT_VECTOR_ELT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8260, "Length": 516, "Cover_Rate": 0.6209386281588448, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "Target", "The<ISA_LIT>leTarget", ";", "return", "The<ISA_LIT>leTarget", ";"], "ground_truth": ["}"], "File": "AArch64TargetInfo13", "Func": "getTheAArch64leTarget", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8261, "Length": 8, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isDstIdx16", "(", ")", "const", "{", "return", "isMem16", "(", ")", "&&", "isDstIdx", "(", ")", ";"], "ground_truth": ["}"], "File": "X86Operand (2)", "Func": "isDstIdx16", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8262, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "TargetRegisterClass", "*", "getCFGStructurizerRegClass", "(", "MVT", "VT", ")", "const", "{", "assert", "(", "!", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterInfo1", "Func": "getCFGStructurizerRegClass", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8263, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "FS", "==", "DefM", ".", "end", "(", ")", "||", "FS", "->", "second", ".", "empty", "(", ")", ")", "return", ";", "Copies", ".", "push_back", "(", "SA", ".", "Id", ")", ";", "RDefMap", "[", "SrcR", "]", "[", "SA", ".", "Id", "]", "=", "FS", "->", "second", ".", "top", "(", ")", "->", "Id", ";", "RDefMap", "[", "DstR", "]", ";"], "ground_truth": ["}"], "File": "RDFCopy", "Func": "recordCopy", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8264, "Length": 55, "Cover_Rate": 0.36423841059602646, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "TargetOpcode", "::", "G_FDIV", ":", "return", "legalizeFDIV", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_UDIV", ":", "case", "TargetOpcode", "::", "G_UREM", ":", "return", "legalizeUDIV_UREM", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_SDIV", ":", "case", "TargetOpcode", "::", "G_SREM", ":", "return", "legalizeSDIV_SREM", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_ATOMIC_CMPXCHG", ":", "return", "legalizeAtomicCmpXChg", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FLOG", ":", "return", "legalizeFlog", "(", "MI", ",", "B", ",", "numbers", "::", "ln2f", ")", ";", "case", "TargetOpcode", "::", "G_FLOG10", ":", "return", "legalizeFlog", "(", "MI", ",", "B", ",", "numbers", "::", "ln2f", "/", "numbers", "::", "ln10f", ")", ";", "case", "TargetOpcode", "::", "G_FEXP", ":", "return", "legalizeFExp", "(", "MI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FPOW", ":", "return", "legalizeFPow", "(", "MI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FFLOOR", ":", "return", "legalizeFFloor", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_BUILD_VECTOR", ":", "return", "legalizeBuildVector", "(", "MI", ",", "MRI", ",", "B", ")", ";"], "ground_truth": ["default", ":"], "File": "AMDGPULegalizerInfo22", "Func": "legalizeCustom", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8265, "Length": 166, "Cover_Rate": 0.3472803347280335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unshifted_mask_reg", "=", "force_reg", "(", "SImode", ",", "unshifted_mask", ")", ";", "mask", "=", "mips_force_binary", "(", "SImode", ",", "ASHIFT", ",", "unshifted_mask_reg", ",", "shiftsi", ")", ";", "inverted_mask", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "inverted_mask", ",", "gen_rtx_NOT", "(", "SImode", ",", "mask", ")", ")", ")", ";", "if", "(", "oldval", "!=", "const0_rtx", ")", "{", "oldval", "=", "convert_modes", "(", "SImode", ",", "mode", ",", "oldval", ",", "true", ")", ";", "oldval", "=", "force_reg", "(", "SImode", ",", "oldval", ")", ";", "oldval", "=", "mips_force_binary", "(", "SImode", ",", "ASHIFT", ",", "oldval", ",", "shiftsi", ")", ";", "}", "if", "(", "newval", "&&", "newval", "!=", "const0_rtx", ")", "{", "newval", "=", "convert_modes", "(", "SImode", ",", "mode", ",", "newval", ",", "true", ")", ";", "newval", "=", "force_reg", "(", "SImode", ",", "newval", ")", ";", "newval", "=", "mips_force_binary", "(", "SImode", ",", "ASHIFT", ",", "newval", ",", "shiftsi", ")", ";", "}", "if", "(", "result", ")", "res", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "if", "(", "newval", ")", "si_op", "=", "generator", ".", "fn_6", "(", "res", ",", "memsi", ",", "mask", ",", "inverted_mask", ",", "oldval", ",", "newval", ")", ";"], "ground_truth": ["else", "if", "(", "result", ")", "si_op", "=", "generator", ".", "fn_5", "(", "res", ",", "memsi", ",", "mask", ",", "inverted_mask", ",", "oldval", ")", ";"], "File": "mips4", "Func": "mips_expand_atomic_qihi", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8266, "Length": 190, "Cover_Rate": 0.42035398230088494, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "StackAdjust", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "int", "StackAdj", "=", "StackAdjust", ".", "getImm", "(", ")", ";", "if", "(", "StackAdj", ")", "{", "StackAdj", "+=", "<ISA_LIT>FL", "->", "mergeSPUpdates", "(", "MBB", ",", "MBBI", ",", "true", ")", ";", "<ISA_LIT>FL", "->", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "StackAdj", ",", "true", ")", ";", "}", "bool", "IsWin64", "=", "STI", "->", "isTargetWin64", "(", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "{", "unsigned", "Op", "=", "(", "Opcode", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "(", "IsWin64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "Op", ")", ")", ";", "if", "(", "JumpTarget", ".", "isGlobal", "(", ")", ")", "MIB", ".", "addGlobalAddress", "(", "JumpTarget", ".", "getGlobal", "(", ")", ",", "JumpTarget", ".", "getOffset", "(", ")", ",", "JumpTarget", ".", "getTargetFlags", "(", ")", ")", ";", "else", "{", "assert", "(", "JumpTarget", ".", "isSymbol", "(", ")", ")", ";", "MIB", ".", "addExternalSymbol", "(", "JumpTarget", ".", "getSymbolName", "(", ")", ",", "JumpTarget", ".", "getTargetFlags", "(", ")", ")", ";", "}", "}", "else", "if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "{", "unsigned", "Op", "=", "(", "Opcode", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "(", "IsWin64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "Op", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "MIB", ".", "addOperand", "(", "MBBI", "->", "getOperand", "(", "i", ")", ")", ";", "}", "else", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "IsWin64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addReg", "(", "JumpTarget", ".", "getReg", "(", ")", ",", "RegState", "::", "Kill", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "JumpTarget", ".", "getReg", "(", ")", ",", "RegState", "::", "Kill", ")", ";"], "ground_truth": ["}"], "File": "X86ExpandPseudo27", "Func": "ExpandMI", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8267, "Length": 322, "Cover_Rate": 0.5193548387096775, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "(", "<STR_LIT>", ")", "Opcode", ")", "{", "case", "<STR_LIT>", ":", "break", ";", "NODE_NAME_CASE", "(", "RET_FLAG", ")", "NODE_NAME_CASE", "(", "URET_FLAG", ")", "NODE_NAME_CASE", "(", "SRET_FLAG", ")", "NODE_NAME_CASE", "(", "MRET_FLAG", ")", "NODE_NAME_CASE", "(", "CALL", ")", "NODE_NAME_CASE", "(", "SELECT_CC", ")", "NODE_NAME_CASE", "(", "BuildPairF64", ")", "NODE_NAME_CASE", "(", "SplitF64", ")", "NODE_NAME_CASE", "(", "TAIL", ")", "NODE_NAME_CASE", "(", "SLLW", ")", "NODE_NAME_CASE", "(", "SRAW", ")", "NODE_NAME_CASE", "(", "SRLW", ")", "NODE_NAME_CASE", "(", "DIVW", ")", "NODE_NAME_CASE", "(", "DIVUW", ")", "NODE_NAME_CASE", "(", "REMUW", ")", "NODE_NAME_CASE", "(", "ROLW", ")", "NODE_NAME_CASE", "(", "RORW", ")", "NODE_NAME_CASE", "(", "FSLW", ")", "NODE_NAME_CASE", "(", "FSRW", ")", "NODE_NAME_CASE", "(", "FMV_H_X", ")", "NODE_NAME_CASE", "(", "FMV_X_ANYEXTH", ")", "NODE_NAME_CASE", "(", "FMV_W_X_RV64", ")", "NODE_NAME_CASE", "(", "FMV_X_ANYEXTW_RV64", ")", "NODE_NAME_CASE", "(", "READ_CYCLE_WIDE", ")", "NODE_NAME_CASE", "(", "GREVI", ")", "NODE_NAME_CASE", "(", "GREVIW", ")", "NODE_NAME_CASE", "(", "GORCI", ")", "NODE_NAME_CASE", "(", "GORCIW", ")", "NODE_NAME_CASE", "(", "VMV_X_S", ")", "NODE_NAME_CASE", "(", "SPLAT_VECTOR_I64", ")", "NODE_NAME_CASE", "(", "READ_VLENB", ")", "NODE_NAME_CASE", "(", "TRUNCATE_VECTOR", ")", "NODE_NAME_CASE", "(", "VLEFF", ")", "NODE_NAME_CASE", "(", "VLEFF_MASK", ")", "NODE_NAME_CASE", "(", "VLSEGFF", ")", "NODE_NAME_CASE", "(", "VLSEGFF_MASK", ")", "NODE_NAME_CASE", "(", "READ_VL", ")", "NODE_NAME_CASE", "(", "VSLIDEUP", ")", "NODE_NAME_CASE", "(", "VSLIDEDOWN", ")", "NODE_NAME_CASE", "(", "VID", ")", "}", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "RISCVISelLowering70", "Func": "getTargetNodeName", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8268, "Length": 178, "Cover_Rate": 0.8682926829268293, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ";", "if", "(", "!", "MO1", ".", "getReg", "(", ")", ")", "{", "unsigned", "ImmOffs", "=", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "O", "<<", "'#'", "<<", "<STR_LIT>", "(", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "<<", "ImmOffs", ";"], "ground_truth": ["return", ";"], "File": "ARMInstPrinter14", "Func": "printAddrMode2OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8269, "Length": 56, "Cover_Rate": 0.34782608695652173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "default", ":"], "ground_truth": ["break", ";"], "File": "AMDGPUInstPrinter12", "Func": "printBankSwizzle", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8270, "Length": 37, "Cover_Rate": 0.4111111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SILowerLiteralConstants", "Func": "getPassName", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8271, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Est", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op", ")", ";", "DCI", ".", "AddToWorklist", "(", "Est", ".", "getNode", "(", ")", ")", ";", "SDValue", "HalfArg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "FPThreeHalves", ",", "Op", ")", ";", "DCI", ".", "AddToWorklist", "(", "HalfArg", ".", "getNode", "(", ")", ")", ";", "HalfArg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "HalfArg", ",", "Op", ")", ";", "DCI", ".", "AddToWorklist", "(", "HalfArg", ".", "getNode", "(", ")", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "Iterations", ";", "++", "i", ")", "{", "SDValue", "NewEst", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Est", ",", "Est", ")", ";", "DCI", ".", "AddToWorklist", "(", "NewEst", ".", "getNode", "(", ")", ")", ";", "NewEst", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "HalfArg", ",", "NewEst", ")", ";", "DCI", ".", "AddToWorklist", "(", "NewEst", ".", "getNode", "(", ")", ")", ";", "NewEst", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "FPThreeHalves", ",", "NewEst", ")", ";", "DCI", ".", "AddToWorklist", "(", "NewEst", ".", "getNode", "(", ")", ")", ";", "Est", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Est", ",", "NewEst", ")", ";", "DCI", ".", "AddToWorklist", "(", "Est", ".", "getNode", "(", ")", ")", ";", "}", "return", "Est", ";", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "PPCISelLowering (2)", "Func": "DAGCombineFastRecipFSQRT", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8272, "Length": 222, "Cover_Rate": 0.5260663507109005, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "enableSubRegLiveness", "(", ")", "const", "override", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "MOSSubtarget", "Func": "enableSubRegLiveness", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8273, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "Opc", ")", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumOp", "-", "<NUM_LIT>", ";", "i", "++", ")", "Cond", ".", "push_back", "(", "Inst", "->", "getOperand", "(", "i", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsInstrInfo11", "Func": "AnalyzeCondBr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8274, "Length": 41, "Cover_Rate": 0.41, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LoadMI", "=", "MRI", ".", "getUniqueVRegDef", "(", "LoadReg", ")", ";", "assert", "(", "LoadMI", "&&", "<STR_LIT>", ")", ";", "}", "if", "(", "!", "(", "IsZExt", "&&", "isZExtLoad", "(", "LoadMI", ")", ")", "&&", "!", "(", "!", "IsZExt", "&&", "isSExtLoad", "(", "LoadMI", ")", ")", ")", "return", "false", ";", "if", "(", "RetVT", "!=", "<STR_LIT>", "||", "SrcVT", ">", "<STR_LIT>", ")", "{", "updateValueMap", "(", "I", ",", "Reg", ")", ";", "return", "true", ";", "}", "if", "(", "IsZExt", ")", "{", "Register", "Reg64", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Reg64", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "Reg", ",", "getKillRegState", "(", "true", ")", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "Reg", "=", "Reg64", ";", "}", "else", "{"], "ground_truth": ["assert", "(", "(", "MI", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "COPY", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";"], "File": "AArch64FastISel18", "Func": "optimizeIntExtLoad", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8275, "Length": 159, "Cover_Rate": 0.4404432132963989, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetInstrInfo", "*", "TII", "=", "MF", "->", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "GlobalBaseReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "bool", "Ok", "=", "TII", "->", "copyRegToReg", "(", "FirstMBB", ",", "MBBI", ",", "GlobalBaseReg", ",", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";"], "ground_truth": ["assert", "(", "Ok", "&&", "<STR_LIT>", ")", ";"], "File": "AlphaInstrInfo1", "Func": "getGlobalBaseReg", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8276, "Length": 54, "Cover_Rate": 0.33962264150943394, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_pmaxsq256_mask", "(", "(", "__v4di", ")", "__A", ",", "(", "__v4di", ")", "__B", ",", "(", "__v4di", ")", "__W", ",", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_mask_max_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8277, "Length": 25, "Cover_Rate": 0.4716981132075472, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "long", "__lexf2", "(", "long", "double", "x1", ",", "long", "double", "x2", ")", "{"], "ground_truth": ["return", "__cmpdf2", "(", "(", "double", ")", "x1", ",", "(", "double", ")", "x2", ")", ";"], "File": "fpgnulib", "Func": "__lexf2", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8278, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CustomRegAlloc", ")", "addPass", "(", "create<ISA_LIT>RegisterAllocator", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>FloatingPointStackifierPass", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "X86TargetMachine34", "Func": "addPostRegAlloc", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8279, "Length": 19, "Cover_Rate": 0.7307692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstrBuilder", "copy", "=", "BuildMI", "(", "F", ",", "DL", ",", "InstrInfo", "->", "get", "(", "getScalarVersion", "(", "Instr", ")", ")", ",", "dest", "[", "i", "]", ")", ";", "MachineOperand", "which", "=", "Instr", "->", "getOperand", "(", "<NUM_LIT>", "+", "i", ")", ";", "assert", "(", "which", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "int", "src", "=", "which", ".", "getImm", "(", ")", ";", "int", "elem", "=", "src", "%", "numcopies", ";", "if", "(", "which", ".", "getImm", "(", ")", "<", "numcopies", ")", "copy", ".", "addReg", "(", "src1", "[", "elem", "]", ")", ";", "else", "copy", ".", "addReg", "(", "src2", "[", "elem", "]", ")", ";"], "ground_truth": ["copies", ".", "push_back", "(", "copy", ")", ";"], "File": "VectorElementize1", "Func": "createVecShuffle", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8280, "Length": 102, "Cover_Rate": 0.42323651452282157, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "<ISA_LIT>AsmBackend", "::", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "{", "return", "create<ISA_LIT>ELFObjectWriter", "(", "OS", ",", "OSABI", ",", "Is64Bit", ")", ";"], "ground_truth": ["}"], "File": "RISCVAsmBackend25", "Func": "createObjectWriter", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8281, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "machine_mode", "target_mode", "=", "GET_MODE", "(", "orig_mem", ")", ";", "machine_mode", "ptr_mode", "=", "Pmode", ";", "gcc_assert", "(", "MEM_P", "(", "orig_mem", ")", ")", ";", "orig_addr", "=", "XEXP", "(", "orig_mem", ",", "<NUM_LIT>", ")", ";", "plus_or_lo_sum", "=", "GET_CODE", "(", "orig_addr", ")", ";", "gcc_assert", "(", "plus_or_lo_sum", "==", "PLUS", "||", "plus_or_lo_sum", "==", "LO_SUM", ")", ";", "offset", "=", "XEXP", "(", "orig_addr", ",", "<NUM_LIT>", ")", ";", "new_addr", "=", "gen_rtx_fmt_ee", "(", "plus_or_lo_sum", ",", "ptr_mode", ",", "addis_value", ",", "offset", ")", ";"], "ground_truth": ["new_mem", "=", "replace_equiv_address_nv", "(", "orig_mem", ",", "new_addr", ",", "false", ")", ";"], "File": "rs60005", "Func": "expand_fusion_p9_store", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8282, "Length": 81, "Cover_Rate": 0.405, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InstrsToDelete", ".", "insert", "(", "MI", ")", ";"], "ground_truth": ["}"], "File": "SPIRVModuleAnalysis", "Func": "setSkipEmission", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8283, "Length": 8, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "S", ".", "isValid", "(", ")", ")", "{", "LV", ".", "set", "(", "I", ".", "PhysReg", ")", ";", "continue", ";", "}", "do", "{", "LaneBitmask", "M", "=", "TRI", ".", "getSubRegIndexLaneMask", "(", "S", ".", "getSubRegIndex", "(", ")", ")", ";", "if", "(", "(", "M", "&", "I", ".", "LaneMask", ")", ".", "any", "(", ")", ")", "LV", ".", "set", "(", "S", ".", "getSubReg", "(", ")", ")", ";", "++", "S", ";", "}", "while", "(", "S", ".", "isValid", "(", ")", ")", ";", "}", "}", ";", "BitVector", "LiveIn", "(", "TRI", ".", "getNumRegs", "(", ")", ")", ",", "Live", "(", "TRI", ".", "getNumRegs", "(", ")", ")", ";", "CopyLiveIns", "(", "B", ",", "LiveIn", ")", ";", "for", "(", "auto", "SI", ":", "B", "->", "successors", "(", ")", ")", "CopyLiveIns", "(", "SI", ",", "Live", ")", ";", "for", "(", "auto", "I", "=", "B", "->", "rbegin", "(", ")", ",", "E", "=", "B", "->", "rend", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineInstr", "*", "MI", "=", "&", "*", "I", ";", "if", "(", "MI", "->", "isDebugValue", "(", ")", ")", "continue", ";"], "ground_truth": ["MI", "->", "clearKillInfo", "(", ")", ";"], "File": "RDFLiveness10", "Func": "resetKills", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8284, "Length": 174, "Cover_Rate": 0.3799126637554585, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "MachineOperand", "*", ",", "<NUM_LIT>", ">", "UsesToProcess", ";", "for", "(", "auto", "&", "Use", ":", "MRI", "->", "use_nodbg_operands", "(", "Dst", ".", "getReg", "(", ")", ")", ")", "UsesToProcess", ".", "push_back", "(", "&", "Use", ")", ";", "for", "(", "auto", "U", ":", "UsesToProcess", ")", "{", "MachineInstr", "*", "UseMI", "=", "U", "->", "getParent", "(", ")", ";", "foldOperand", "(", "OpToFold", ",", "UseMI", ",", "UseMI", "->", "getOperandNo", "(", "U", ")", ",", "FoldList", ",", "CopiesToReplace", ")", ";", "}", "}", "if", "(", "CopiesToReplace", ".", "empty", "(", ")", "&&", "FoldList", ".", "empty", "(", ")", ")", "return", "Changed", ";", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "for", "(", "MachineInstr", "*", "Copy", ":", "CopiesToReplace", ")", "Copy", "->", "addImplicitDefUseOperands", "(", "*", "MF", ")", ";", "for", "(", "FoldCandidate", "&", "Fold", ":", "FoldList", ")", "{", "assert", "(", "!", "Fold", ".", "isReg", "(", ")", "||", "Fold", ".", "OpToFold", ")", ";", "if", "(", "Fold", ".", "isReg", "(", ")", "&&", "Fold", ".", "OpToFold", "->", "getReg", "(", ")", ".", "isVirtual", "(", ")", ")", "{", "Register", "Reg", "=", "Fold", ".", "OpToFold", "->", "getReg", "(", ")", ";", "MachineInstr", "*", "DefMI", "=", "Fold", ".", "OpToFold", "->", "getParent", "(", ")", ";", "if", "(", "DefMI", "->", "readsRegister", "(", "<STR_LIT>", ",", "TRI", ")", "&&", "execMayBeModifiedBeforeUse", "(", "*", "MRI", ",", "Reg", ",", "*", "DefMI", ",", "*", "Fold", ".", "UseMI", ")", ")", "continue", ";"], "ground_truth": ["}"], "File": "SIFoldOperands3", "Func": "foldInstOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8285, "Length": 216, "Cover_Rate": 0.3364485981308411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tocrel_offset", "=", "const0_rtx", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "PLUS", "&&", "add_cint_operand", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "GET_MODE", "(", "op", ")", ")", ")", "{", "tocrel_base", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "tocrel_offset", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "rs60004", "Func": "toc_relative_expr_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8286, "Length": 48, "Cover_Rate": 0.3287671232876712, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "(", "(", "<ISA_LIT>Operand", "&", ")", "*", "Operands", "[", "I", "-", "<NUM_LIT>", "]", ")", ".", "addRegOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "}", "OptionalImmIndexMap", "OptionalIdx", ";", "for", "(", "unsigned", "E", "=", "Operands", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "<ISA_LIT>Operand", "&", "Op", "=", "(", "(", "<ISA_LIT>Operand", "&", ")", "*", "Operands", "[", "I", "]", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "Op", ".", "addRegOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "Op", ".", "isImmModifier", "(", ")", ")", "{", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "I", ";", "}", "else", "if", "(", "!", "Op", ".", "isToken", "(", ")", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "bool", "IsGFX10Plus", "=", "isGFX10Plus", "(", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "<ISA_LIT>Operand", "::", "ImmTyDMask", ")", ";", "if", "(", "IsGFX10Plus", ")", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "<ISA_LIT>Operand", "::", "ImmTyDim", ",", "-", "<NUM_LIT>", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "<ISA_LIT>Operand", "::", "ImmTyUNorm", ")", ";", "if", "(", "IsGFX10Plus", ")", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "<ISA_LIT>Operand", "::", "ImmTyDLC", ")", ";"], "ground_truth": ["addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "<ISA_LIT>Operand", "::", "ImmTyGLC", ")", ";"], "File": "AMDGPUAsmParser32", "Func": "cvtMIMG", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8287, "Length": 202, "Cover_Rate": 0.507537688442211, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Op", ")", ";", "unsigned", "IntNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "switch", "(", "IntNo", ")", "{", "default", ":", "return", "SDValue", "(", ")", ";", "case", "<STR_LIT>", ":", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "const", "<ISA_LIT>TargetMachine", "*", "TM", "=", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "*", ">", "(", "&", "DAG", ".", "getTarget", "(", ")", ")", ";", "TM", "->", "getStrList", "(", ")", "->", "push_back", "(", "std", "::", "string", "(", "(", "Twine", "(", "<STR_LIT>", ")", "+", "Twine", "(", "MF", ".", "getFunctionNumber", "(", ")", ")", ")", ".", "str", "(", ")", ")", ")", ";", "SDValue", "Addr", "=", "DAG", ".", "getTargetExternalSymbol", "(", "TM", "->", "getStrList", "(", ")", "->", "back", "(", ")", ".", "c_str", "(", ")", ",", "VT", ",", "<NUM_LIT>", ")", ";", "if", "(", "isPositionIndependent", "(", ")", ")", "{", "Addr", "=", "makeHiLoPair", "(", "Addr", ",", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_GOTOFF_HI32", ",", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_GOTOFF_LO32", ",", "DAG", ")", ";", "SDValue", "GlobalBase", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "GlobalBase", ",", "Addr", ")", ";"], "File": "VEISelLowering11", "Func": "lowerINTRINSIC_WO_CHAIN", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8288, "Length": 195, "Cover_Rate": 0.8297872340425532, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "APInt", "&", "Imm", "=", "ConstNode", "->", "getAPIntValue", "(", ")", ";", "if", "(", "(", "Imm", "+", "<NUM_LIT>", ")", ".", "isPowerOf2", "(", ")", "||", "(", "Imm", "-", "<NUM_LIT>", ")", ".", "isPowerOf2", "(", ")", "||", "(", "<NUM_LIT>", "-", "Imm", ")", ".", "isPowerOf2", "(", ")", "||", "(", "-", "<NUM_LIT>", "-", "Imm", ")", ".", "isPowerOf2", "(", ")", ")", "return", "true", ";", "if", "(", "Subtarget", ".", "hasStdExtM", "(", ")", "&&", "VT", ".", "getSizeInBits", "(", ")", ">=", "Subtarget", ".", "getXLen", "(", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "!", "Imm", ".", "isSignedIntN", "(", "<NUM_LIT>", ")", "&&", "Imm", ".", "countTrailingZeros", "(", ")", "<", "<NUM_LIT>", ")", "{"], "File": "RISCVISelLowering34", "Func": "decomposeMulByConstant", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8289, "Length": 99, "Cover_Rate": 0.4439461883408072, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVST1_UPD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8290, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FrameLowering", "::", "<ISA_LIT>FrameLowering", "(", ")", ":", "TargetFrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsDown", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "LEGFrameLowering", "Func": "LEGFrameLowering", "Target": "LEG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8291, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Kind", "==", "Register", "&&", "<STR_LIT>", ")", ";", "return", "Reg", ".", "RegNum", ";"], "ground_truth": ["}"], "File": "TeakAsmParser", "Func": "getReg", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8292, "Length": 15, "Cover_Rate": 0.6818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "VLIWSchedBoundary", "(", ")", "{"], "ground_truth": ["delete", "ResourceModel", ";"], "File": "HexagonMachineScheduler", "Func": "~VLIWSchedBoundary", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8293, "Length": 8, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MoveBelowOrigChain", "(", "CurDAG", ",", "Load", ",", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "Chain", ")", ";", "++", "NumLoadMoved", ";", "continue", ";", "}", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "EVT", "SrcVT", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "EVT", "DstVT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "SrcVT", ".", "isVector", "(", ")", "||", "DstVT", ".", "isVector", "(", ")", ")", "continue", ";", "<ISA_LIT>TargetLowering", "*", "<ISA_LIT>Lowering", "=", "(", "<ISA_LIT>TargetLowering", "*", ")", "getTargetLowering", "(", ")", ";", "bool", "SrcIsSSE", "=", "<ISA_LIT>Lowering", "->", "isScalarFPTypeInSSEReg", "(", "SrcVT", ")", ";", "bool", "DstIsSSE", "=", "<ISA_LIT>Lowering", "->", "isScalarFPTypeInSSEReg", "(", "DstVT", ")", ";", "if", "(", "SrcIsSSE", "&&", "DstIsSSE", ")", "continue", ";", "if", "(", "!", "SrcIsSSE", "&&", "!", "DstIsSSE", ")", "{"], "ground_truth": ["if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "continue", ";"], "File": "X86ISelDAGToDAG4", "Func": "PreprocessISelDAG", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8294, "Length": 143, "Cover_Rate": 0.3004201680672269, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Offset", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Offset", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "Chain", "=", "Offset", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "<ISA_LIT>PCLabelIndex", ",", "dl", ",", "<STR_LIT>", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "Offset", ",", "PICLabel", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "}", "else", "{", "assert", "(", "model", "==", "TLSModel", "::", "LocalExec", ")", ";", "<ISA_LIT>ConstantPoolValue", "*", "CPV", "=", "<ISA_LIT>ConstantPoolConstant", "::", "Create", "(", "GV", ",", "<STR_LIT>", ")", ";", "Offset", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Offset", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "}"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "ThreadPointer", ",", "Offset", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "LowerToTLSExecModels", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8295, "Length": 216, "Cover_Rate": 0.5482233502538071, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "ArgsAreStructReturn", "(", "SDValue", "Op", ")", "{", "unsigned", "NumArgs", "=", "Op", ".", "getNode", "(", ")", "->", "getNumValues", "(", ")", "-", "<NUM_LIT>", ";", "if", "(", "!", "NumArgs", ")", "return", "false", ";"], "ground_truth": ["return", "cast", "<", "ARG_FLAGSSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getArgFlags", "(", ")", ".", "isSRet", "(", ")", ";"], "File": "X86ISelLowering160", "Func": "ArgsAreStructReturn", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8296, "Length": 53, "Cover_Rate": 0.9814814814814815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getGeneration", "(", ")", ">=", "GFX10", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget107", "Func": "hasHardClauses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8297, "Length": 8, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vminnmaq_fv8hf", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vminnmaq_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8298, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCRegisterInfo", "*", "getRegInfo", "(", ")", "const", "{"], "ground_truth": ["return", "RegInfo", ";"], "File": "NyuziDisassembler", "Func": "getRegInfo", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8299, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "AMDGPUInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "assert", "(", "!", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstrInfo10", "Func": "storeRegToStackSlot", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8300, "Length": 42, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "p_mem", "=", "(", "rtx", "*", ")", "<NUM_LIT>", ";", "if", "(", "p_mem", ")", "{", "rtx", "addr", "=", "XEXP", "(", "*", "p_mem", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "REG", "&&", "REGNO", "(", "addr", ")", "==", "(", "unsigned", ")", "regno", ")", "*", "p_mem", "=", "change_address", "(", "*", "p_mem", ",", "VOIDmode", ",", "*", "p_ep", ")", ";", "else", "if", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "==", "REG", "&&", "REGNO", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "==", "(", "unsigned", ")", "regno", "&&", "GET_CODE", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", "&&", "(", "(", "INTVAL", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ")", "<", "ep_memory_offset", "(", "GET_MODE", "(", "*", "p_mem", ")", ",", "unsignedp", ")", ")", "&&", "(", "(", "INTVAL", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ")", ">=", "<NUM_LIT>", ")", ")", "*", "p_mem", "=", "change_address", "(", "*", "p_mem", ",", "VOIDmode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "*", "p_ep", ",", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ")", ";", "}", "}", "}", "}", "insn", "=", "prev_nonnote_insn", "(", "first_insn", ")", ";", "if", "(", "insn", "&&", "NONJUMP_INSN_P", "(", "insn", ")", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "SET", "&&", "SET_DEST", "(", "PATTERN", "(", "insn", ")", ")", "==", "*", "p_ep", "&&", "SET_SRC", "(", "PATTERN", "(", "insn", ")", ")", "==", "*", "p_r1", ")", "delete_insn", "(", "insn", ")", ";", "else", "emit_insn_before", "(", "gen_rtx_SET", "(", "Pmode", ",", "*", "p_r1", ",", "*", "p_ep", ")", ",", "first_insn", ")", ";", "emit_insn_before", "(", "gen_rtx_SET", "(", "Pmode", ",", "*", "p_ep", ",", "reg", ")", ",", "first_insn", ")", ";"], "ground_truth": ["emit_insn_before", "(", "gen_rtx_SET", "(", "Pmode", ",", "*", "p_ep", ",", "*", "p_r1", ")", ",", "last_insn", ")", ";"], "File": "v8504", "Func": "substitute_ep_register", "Target": "v850", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8301, "Length": 279, "Cover_Rate": 0.4421553090332805, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "if", "(", "!", "STI", ".", "hasVSX", "(", ")", ")", "return", "false", ";", "bool", "Changed", "=", "false", ";", "initialize", "(", "MF", ")", ";", "if", "(", "gatherVectorInstructions", "(", ")", ")", "{", "formWebs", "(", ")", ";", "recordUnoptimizableWebs", "(", ")", ";", "markSwapsForRemoval", "(", ")", ";"], "ground_truth": ["Changed", "=", "removeSwaps", "(", ")", ";"], "File": "PPCVSXSwapRemoval", "Func": "runOnMachineFunction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8302, "Length": 61, "Cover_Rate": 0.782051282051282, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_fmadd_round_sch", "(", "__mmask8", "__A", ",", "__m128h", "__B", ",", "__m128h", "__C", ",", "__m128h", "__D", ",", "const", "int", "__E", ")", "{"], "ground_truth": ["return", "(", "__m128h", ")", "__builtin_ia32_vfmaddcsh_maskz_round", "(", "(", "__v8hf", ")", "__B", ",", "(", "__v8hf", ")", "__C", ",", "(", "__v8hf", ")", "__D", ",", "__A", ",", "__E", ")", ";"], "File": "avx512fp16intrin", "Func": "_mm_maskz_fmadd_round_sch", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8303, "Length": 58, "Cover_Rate": 0.9830508474576272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "machine_mode", "epiphany_preferred_simd_mode", "(", "scalar_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{"], "ground_truth": ["return", "TARGET_VECT_DOUBLE", "?", "DImode", ":", "SImode", ";"], "File": "epiphany", "Func": "epiphany_preferred_simd_mode", "Target": "epiphany", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8304, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "releaseBottomNode", "(", "SUnit", "*", "SU", ")", "{"], "ground_truth": ["}"], "File": "PatmosSchedStrategy", "Func": "releaseBottomNode", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 8305, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "MI", ":", "MRI", "->", "use_nodbg_instructions", "(", "SrcReg", ")", ")", "{", "if", "(", "MI", ".", "isBundle", "(", ")", ")", "continue", ";"], "ground_truth": ["if", "(", "!", "Visited", ".", "insert", "(", "&", "MI", ")", ".", "second", ")", "continue", ";"], "File": "GCNRegBankReassign", "Func": "computeStallCycles", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8306, "Length": 39, "Cover_Rate": 0.34513274336283184, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Val", "<=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "(", "Val", "<=", "<NUM_LIT>", "||", "<STR_LIT>", "(", "Val", ")", "!=", "-", "<NUM_LIT>", "||", "<STR_LIT>", "(", "~", "Val", ")", "!=", "-", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "Val", "<=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "~", "Val", "<=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "<STR_LIT>", "(", "Val", ")", ")", "return", "<NUM_LIT>", ";", "}", "else", "{", "if", "(", "<STR_LIT>", "(", "Val", ")", "!=", "-", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "<STR_LIT>", "(", "~", "Val", ")", "!=", "-", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "Val", "<=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "<STR_LIT>", "(", "Val", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG103", "Func": "ConstantMaterializationCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8307, "Length": 128, "Cover_Rate": 0.735632183908046, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "CC", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "switch", "(", "CC", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "'l'", ";", "break", ";"], "ground_truth": ["}"], "File": "XNCMInstPrinter", "Func": "printCCOperand", "Target": "XNCM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8308, "Length": 81, "Cover_Rate": 0.7232142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "In64BitMode", "||", "isTargetWin32", "(", ")", ")", "return", "false", ";", "return", "isTargetELF", "(", ")", "||", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "Static", ";"], "ground_truth": ["}"], "File": "X86Subtarget (2)3", "Func": "isLegalToCallImmediateAddr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8309, "Length": 27, "Cover_Rate": 0.7714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "final_emit_insn_group_barriers", "(", "dump", ")", ";", "bundling", "(", "dump", ",", "sched_verbose", ",", "current_sched_info", "->", "prev_head", ",", "current_sched_info", "->", "next_tail", ")", ";"], "ground_truth": ["if", "(", "sched_verbose", "&&", "dump", ")", "fprintf", "(", "dump", ",", "<STR_LIT>", ",", "INSN_UID", "(", "NEXT_INSN", "(", "current_sched_info", "->", "prev_head", ")", ")", ",", "INSN_UID", "(", "PREV_INSN", "(", "current_sched_info", "->", "next_tail", ")", ")", ")", ";"], "File": "ia64", "Func": "ia64_sched_finish", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8310, "Length": 53, "Cover_Rate": 0.5760869565217391, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "F", "->", "getReturnType", "(", ")", "->", "isDoubleTy", "(", ")", "&&", "!", "ST", "->", "hasFP64", "(", ")", ")", "return", "true", ";", "if", "(", "F", "->", "getReturnType", "(", ")", "->", "isHalfTy", "(", ")", "&&", "!", "ST", "->", "hasFullFP16", "(", ")", ")", "return", "true", ";", "return", "!", "ST", "->", "hasFP<ISA_LIT>v8Base", "(", ")", "&&", "!", "ST", "->", "hasVFP2Base", "(", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "ARMTargetTransformInfo1", "Func": "isLoweredToCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8311, "Length": 121, "Cover_Rate": 0.3853503184713376, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Kind", "==", "Memory", "&&", "<STR_LIT>", ")", ";", "return", "Mem", ".", "Disp", ";"], "ground_truth": ["}"], "File": "X86AsmParser80", "Func": "getMemDisp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8312, "Length": 15, "Cover_Rate": 0.6521739130434783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegToUseForCFI", "=", "getSubReg", "(", "Reg", ",", "<STR_LIT>", ")", ";", "for", "(", "int", "I", "=", "<NUM_LIT>", ";", "CSR_<ISA_LIT>_AAPCS_SaveList", "[", "I", "]", ";", "++", "I", ")", "{", "if", "(", "CSR_<ISA_LIT>_AAPCS_SaveList", "[", "I", "]", "==", "RegToUseForCFI", ")", "return", "true", ";", "}", "return", "false", ";", "}", "RegToUseForCFI", "=", "Reg", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AArch64RegisterInfo21", "Func": "regNeedsCFI", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8313, "Length": 50, "Cover_Rate": 0.5434782608695652, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OS", ".", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "OS", ".", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "OS", ".", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "OS", ".", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "OS", ".", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "OS", ".", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "OS", ".", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "OS", ".", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "OS", ".", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "OS", ".", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "const", "MCSectionELF", "*", "Sec", "=", "Context", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_MIPS_REGINFO", ",", "ELF", "::", "SHF_ALLOC", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "OS", ".", "SwitchSection", "(", "Sec", ")", ";", "OS", ".", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["OS", ".", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "MipsTargetStreamer3", "Func": "finish", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8314, "Length": 144, "Cover_Rate": 0.4721311475409836, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "printDesc", "(", "raw_ostream", "&", "os", ",", "const", "MachineInstr", "*", "Instr", ")", "{", "if", "(", "LongSerialize", ")", "{"], "ground_truth": ["Instr", "->", "print", "(", "os", ")", ";"], "File": "PatmosExport", "Func": "printDesc", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 8315, "Length": 26, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "ConstantFPSDNode", "*", "getSplatConstantFP", "(", "SDValue", "Op", ")", "{"], "ground_truth": ["if", "(", "ConstantFPSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Op", ")", ")", "return", "C", ";"], "File": "SIISelLowering (2)3", "Func": "getSplatConstantFP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8316, "Length": 26, "Cover_Rate": 0.4262295081967213, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_rcp14_ss", "(", "__mmask8", "__U", ",", "__m128", "__A", ",", "__m128", "__B", ")", "{", "return", "(", "__m128", ")", "__builtin_ia32_rcp14ss_mask", "(", "(", "__v4sf", ")", "__B", ",", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "_mm_setzero_ps", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm_maskz_rcp14_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8317, "Length": 55, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "D3", "=", "TRI", "->", "getSubReg", "(", "DstReg", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "assert", "(", "RegSpc", "==", "OddDblSpc", "&&", "<STR_LIT>", ")", ";", "D0", "=", "TRI", "->", "getSubReg", "(", "DstReg", ",", "<STR_LIT>", ")", ";", "D1", "=", "TRI", "->", "getSubReg", "(", "DstReg", ",", "<STR_LIT>", ")", ";", "D2", "=", "TRI", "->", "getSubReg", "(", "DstReg", ",", "<STR_LIT>", ")", ";", "D3", "=", "TRI", "->", "getSubReg", "(", "DstReg", ",", "<STR_LIT>", ")", ";", "}", "MIB", ".", "addReg", "(", "D0", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "D1", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "<NUM_LIT>", ")", "MIB", ".", "addReg", "(", "D2", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "<NUM_LIT>", ")", "MIB", ".", "addReg", "(", "D3", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "hasWriteBack", ")", "{", "bool", "WBIsDead", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isDead", "(", ")", ";", "unsigned", "WBReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "MIB", ".", "addReg", "(", "WBReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "WBIsDead", ")", ")", ";", "}", "bool", "AddrIsKill", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isKill", "(", ")", ";", "MIB", ".", "addReg", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ",", "getKillRegState", "(", "AddrIsKill", ")", ")", ";", "MIB", ".", "addImm", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "hasWriteBack", ")", "{", "bool", "OffsetIsKill", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isKill", "(", ")", ";", "MIB", ".", "addReg", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ",", "getKillRegState", "(", "OffsetIsKill", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMExpandPseudoInsts25", "Func": "ExpandVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8318, "Length": 288, "Cover_Rate": 0.5061511423550088, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Expr", "=", "MCBinaryExpr", "::", "create", "(", "MCBinaryExpr", "::", "Sub", ",", "End", ",", "Start", ",", "getContext", "(", ")", ")", ";", "getStreamer", "(", ")", ".", "emitELFSize", "(", "LastFunctionLabel", ",", "Expr", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyAsmParser40", "Func": "onEndOfFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8319, "Length": 32, "Cover_Rate": 0.3764705882352941, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "LoopBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "RemBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "F", "->", "insert", "(", "I", ",", "LoopBB", ")", ";", "F", "->", "insert", "(", "I", ",", "RemBB", ")", ";", "RemBB", "->", "splice", "(", "RemBB", "->", "begin", "(", ")", ",", "BB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "RemBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "LoopBB", ")", ";", "BB", "->", "addSuccessor", "(", "RemBB", ")", ";", "LoopBB", "->", "addSuccessor", "(", "RemBB", ")", ";", "LoopBB", "->", "addSuccessor", "(", "LoopBB", ")", ";", "unsigned", "ShiftAmtReg", "=", "RI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "unsigned", "ShiftAmtReg2", "=", "RI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "unsigned", "ShiftReg", "=", "RI", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "ShiftReg2", "=", "RI", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "ShiftAmtSrcReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "DstReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "ShiftAmtSrcReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "RemBB", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "LoopBB", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ShiftReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addMBB", "(", "BB", ")", ".", "addReg", "(", "ShiftReg2", ")", ".", "addMBB", "(", "LoopBB", ")", ";", "BuildMI", "(", "LoopBB", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ShiftAmtReg", ")", ".", "addReg", "(", "ShiftAmtSrcReg", ")", ".", "addMBB", "(", "BB", ")", ".", "addReg", "(", "ShiftAmtReg2", ")", ".", "addMBB", "(", "LoopBB", ")", ";"], "ground_truth": ["BuildMI", "(", "LoopBB", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ShiftReg2", ")", ".", "addReg", "(", "ShiftReg", ")", ";"], "File": "MSP430ISelLowering2", "Func": "EmitShiftInstr", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8320, "Length": 331, "Cover_Rate": 0.48604992657856094, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "high", "==", "<NUM_LIT>", "||", "high", "==", "-", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "high", ">>=", "<NUM_LIT>", ";", "if", "(", "low", "==", "<NUM_LIT>", ")", "return", "num_insns_constant_wide", "(", "high", ")", "+", "<NUM_LIT>", ";"], "ground_truth": ["else", "if", "(", "high", "==", "<NUM_LIT>", ")", "return", "num_insns_constant_wide", "(", "low", ")", "+", "<NUM_LIT>", ";"], "File": "rs60004", "Func": "num_insns_constant_wide", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8321, "Length": 47, "Cover_Rate": 0.31333333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineOperand", "&", "VLOp", "=", "MI", ".", "getOperand", "(", "MI", ".", "getNumExplicitOperands", "(", ")", "-", "Offset", ")", ";", "if", "(", "VLOp", ".", "isReg", "(", ")", ")", "{", "VLOp", ".", "setReg", "(", "<STR_LIT>", ")", ";", "VLOp", ".", "setIsKill", "(", "false", ")", ";", "}", "MI", ".", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "<STR_LIT>", ",", "false", ",", "true", ")", ")", ";", "}", "MI", ".", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "<STR_LIT>", ",", "false", ",", "true", ")", ")", ";", "if", "(", "!", "CurInfo", ".", "isValid", "(", ")", ")", "{", "assert", "(", "BlockInfo", "[", "MBB", ".", "getNumber", "(", ")", "]", ".", "Pred", ".", "isValid", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "needVSETVLI", "(", "NewInfo", ",", "BlockInfo", "[", "MBB", ".", "getNumber", "(", ")", "]", ".", "Pred", ")", "&&", "needVSETVLIPHI", "(", "NewInfo", ",", "MBB", ")", ")", "{", "insertVSETVLI", "(", "MBB", ",", "MI", ",", "NewInfo", ",", "BlockInfo", "[", "MBB", ".", "getNumber", "(", ")", "]", ".", "Pred", ")", ";", "CurInfo", "=", "NewInfo", ";", "}", "}", "else", "{", "if", "(", "!", "canSkipVSETVLIForLoadStore", "(", "MI", ",", "NewInfo", ",", "CurInfo", ")", "&&", "needVSETVLI", "(", "NewInfo", ",", "CurInfo", ")", ")", "{", "bool", "NeedInsertVSETVLI", "=", "true", ";", "if", "(", "PrevVSETVLIMI", ")", "{", "bool", "HasSameAVL", "=", "CurInfo", ".", "hasSameAVL", "(", "NewInfo", ")", "||", "(", "NewInfo", ".", "hasAVLReg", "(", ")", "&&", "NewInfo", ".", "getAVLReg", "(", ")", ".", "isVirtual", "(", ")", "&&", "NewInfo", ".", "getAVLReg", "(", ")", "==", "PrevVSETVLIMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "HasSameAVL", "&&", "CurInfo", ".", "getSEWLMULRatio", "(", ")", "==", "NewInfo", ".", "getSEWLMULRatio", "(", ")", ")", "{", "PrevVSETVLIMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "NewInfo", ".", "encodeVTYPE", "(", ")", ")", ";"], "ground_truth": ["NeedInsertVSETVLI", "=", "false", ";"], "File": "RISCVInsertVSETVLI1", "Func": "emitVSETVLIs", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8322, "Length": 270, "Cover_Rate": 0.410958904109589, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "init_cumulative_args", "(", "struct", "sparc_args", "*", "cum", ",", "tree", "fntype", ",", "rtx", "libname", "ATTRIBUTE_UNUSED", ",", "tree", "fndecl", "ATTRIBUTE_UNUSED", ")", "{", "cum", "->", "words", "=", "<NUM_LIT>", ";"], "ground_truth": ["cum", "->", "prototype_p", "=", "fntype", "&&", "TYPE_ARG_TYPES", "(", "fntype", ")", ";"], "File": "sparc3", "Func": "init_cumulative_args", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8323, "Length": 37, "Cover_Rate": 0.8043478260869565, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqdmull_lane_s32", "(", "int32x2_t", "__a", ",", "int32x2_t", "__b", ",", "const", "int", "__c", ")", "{", "return", "(", "int64x2_t", ")", "__builtin_neon_vqdmull_lanev2si", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vqdmull_lane_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8324, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Size", "&&", "<STR_LIT>", ")", ";", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "CV", "->", "stripPointerCasts", "(", ")", ")", ";", "assert", "(", "GV", "&&", "<STR_LIT>", ")", ";", "const", "MCExpr", "*", "E", "=", "MCSymbolRefExpr", "::", "create", "(", "Get<ISA_LIT>GVSymbol", "(", "GV", ",", "<STR_LIT>", ")", ",", "(", "Subtarget", "->", "isTargetELF", "(", ")", "?", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TARGET1", ":", "MCSymbolRefExpr", "::", "VK_None", ")", ",", "OutContext", ")", ";", "OutStreamer", "->", "EmitValue", "(", "E", ",", "Size", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter73", "Func": "EmitXXStructor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8325, "Length": 76, "Cover_Rate": 0.7102803738317757, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "float32x2_t", ")", "__builtin_neon_vreinterpretv2sfv8qi", "(", "(", "int8x8_t", ")", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vreinterpret_f32_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8326, "Length": 13, "Cover_Rate": 0.6842105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ByteAlignment", ">", "<NUM_LIT>", ")", "{"], "ground_truth": ["OS", "<<", "<STR_LIT>", "<<", "ByteAlignment", "<<", "'\\n'", ";"], "File": "Z80oldTargetStreamer", "Func": "emitAlign", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8327, "Length": 15, "Cover_Rate": 0.5769230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "unsigned", "int", "execute", "(", "function", "*", ")", "{"], "ground_truth": ["timevar_push", "(", "TV_MACH_DEP", ")", ";"], "File": "i386-features", "Func": "execute", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8328, "Length": 14, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "AlignMask", "=", "StackAlignment", "-", "<NUM_LIT>", ";", "int64_t", "Offset", "=", "StackSize", ";", "uint64_t", "SlotSize", "=", "TD", "->", "getPointerSize", "(", ")", ";", "if", "(", "(", "Offset", "&", "AlignMask", ")", "<=", "(", "StackAlignment", "-", "SlotSize", ")", ")", "{"], "ground_truth": ["Offset", "+=", "(", "(", "StackAlignment", "-", "SlotSize", ")", "-", "(", "Offset", "&", "AlignMask", ")", ")", ";"], "File": "X86ISelLowering144", "Func": "GetAlignedArgumentStackSize", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8329, "Length": 52, "Cover_Rate": 0.3880597014925373, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "DescSZ", "=", "MCBinaryExpr", "::", "createSub", "(", "MCSymbolRefExpr", "::", "create", "(", "DescEnd", ",", "Context", ")", ",", "MCSymbolRefExpr", "::", "create", "(", "DescBegin", ",", "Context", ")", ",", "Context", ")", ";", "EmitNote", "(", "ElfNote", "::", "NoteNameV2", ",", "DescSZ", ",", "ELF", "::", "NT_AMD_HSA_ISA_NAME", ",", "[", "&", "]", "(", "MCELFStreamer", "&", "OS", ")", "{", "OS", ".", "emitLabel", "(", "DescBegin", ")", ";", "OS", ".", "emitBytes", "(", "getTargetID", "(", ")", "->", "toString", "(", ")", ")", ";", "OS", ".", "emitLabel", "(", "DescEnd", ")", ";"], "ground_truth": ["}", ")", ";"], "File": "AMDGPUTargetStreamer1", "Func": "EmitISAVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8330, "Length": 80, "Cover_Rate": 0.6722689075630253, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "getMode", "(", ")", "const", "{", "return", "Mode", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineFunction15", "Func": "getMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8331, "Length": 10, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetInstrInfo", "*", "TII", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "MBB", "=", "MF", ".", "begin", "(", ")", ",", "MBE", "=", "MF", ".", "end", "(", ")", ";", "MBB", "!=", "MBE", ";", "++", "MBB", ")", "{", "for", "(", "llvm", "::", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", "->", "begin", "(", ")", ",", "E", "=", "MBB", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "std", "::", "next", "(", "I", ")", "!=", "E", "&&", "I", "!=", "MBB", "->", "begin", "(", ")", ")", "if", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "{", "MachineBasicBlock", "*", "newBB", "=", "splitBlockAfterInstr", "(", "I", ",", "MF", ")", ";", "MBB", "->", "setHasAddressTaken", "(", ")", ";", "break", ";", "}", "if", "(", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "std", "::", "next", "(", "I", ")", "==", "E", "&&", "I", "!=", "MBB", "->", "begin", "(", ")", ")", "if", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "{", "MachineBasicBlock", "*", "newBB", "=", "MF", ".", "CreateMachineBasicBlock", "(", "(", "I", "->", "getParent", "(", ")", ")", "->", "getBasicBlock", "(", ")", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "MBB", "->", "getIterator", "(", ")", ";", "if", "(", "It", "!=", "MF", ".", "end", "(", ")", ")", "MF", ".", "insert", "(", "It", ",", "newBB", ")", ";"], "ground_truth": ["else", "MF", ".", "push_back", "(", "newBB", ")", ";"], "File": "NEMESIS", "Func": "changeLabelsAfterStore", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8332, "Length": 244, "Cover_Rate": 0.8187919463087249, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx_insn", "*", "seq", ";", "if", "(", "!", "crtl", "->", "uses_pic_offset_table", ")", "return", ";", "start_sequence", "(", ")", ";", "load_got_register", "(", ")", ";", "if", "(", "!", "TARGET_VXWORKS_RTP", ")", "emit_move_insn", "(", "pic_offset_table_rtx", ",", "global_offset_table_rtx", ")", ";", "seq", "=", "get_insns", "(", ")", ";"], "ground_truth": ["end_sequence", "(", ")", ";"], "File": "sparc7", "Func": "sparc_init_pic_reg", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8333, "Length": 43, "Cover_Rate": 0.5657894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printU2ImmOperand", "(", "const", "MCInst", "*", "MI", ",", "int", "OpNum", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["printUImmOperand", "<", "<NUM_LIT>", ">", "(", "MI", ",", "OpNum", ",", "O", ")", ";"], "File": "SystemZInstPrinter10", "Func": "printU2ImmOperand", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8334, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcmpneq_m_n_uv8hi", "(", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcmpneq_m_n_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8335, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "IPtr", "=", "SwitchesOfInstruction", ".", "find", "(", "MnemonicKey", "{", "Mnemonic", ",", "getSlotCode", "(", "Slot", ")", "}", ")", ";", "if", "(", "IPtr", "==", "SwitchesOfInstruction", ".", "end", "(", ")", "||", "IPtr", "->", "second", ".", "Switches", ".", "empty", "(", ")", ")", "return", "false", ";", "if", "(", "IPtr", "->", "second", ".", "Switches", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "(", "*", "IPtr", "->", "second", ".", "Switches", ".", "begin", "(", ")", ")", "->", "Name", ".", "equals", "(", "<STR_LIT>", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "InstructionDB", "Func": "doesInstructionHasASwitch", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8336, "Length": 82, "Cover_Rate": 0.8118811881188119, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "TSInfo", ";"], "ground_truth": ["}"], "File": "LC3bTargetMachine", "Func": "getSelectionDAGInfo", "Target": "LC3b", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8337, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Mul", "=", "B", ".", "buildMul", "(", "S64", ",", "DivScale1", ".", "getReg", "(", "<NUM_LIT>", ")", ",", "Fma3", ",", "Flags", ")", ";", "auto", "Fma4", "=", "B", ".", "buildFMA", "(", "S64", ",", "NegDivScale0", ",", "Mul", ",", "DivScale1", ".", "getReg", "(", "<NUM_LIT>", ")", ",", "Flags", ")", ";", "Register", "Scale", ";", "if", "(", "!", "ST", ".", "hasUsableDivScaleConditionOutput", "(", ")", ")", "{", "Scale", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S1", ")", ";", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "auto", "NumUnmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "LHS", ")", ";", "auto", "DenUnmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "RHS", ")", ";", "auto", "Scale0Unmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "DivScale0", ")", ";", "auto", "Scale1Unmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "DivScale1", ")", ";", "auto", "CmpNum", "=", "B", ".", "buildICmp", "(", "ICmpInst", "::", "ICMP_EQ", ",", "S1", ",", "NumUnmerge", ".", "getReg", "(", "<NUM_LIT>", ")", ",", "Scale1Unmerge", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "auto", "CmpDen", "=", "B", ".", "buildICmp", "(", "ICmpInst", "::", "ICMP_EQ", ",", "S1", ",", "DenUnmerge", ".", "getReg", "(", "<NUM_LIT>", ")", ",", "Scale0Unmerge", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["B", ".", "buildXor", "(", "Scale", ",", "CmpNum", ",", "CmpDen", ")", ";"], "File": "AMDGPULegalizerInfo38", "Func": "legalizeFDIV64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8338, "Length": 191, "Cover_Rate": 0.30317460317460315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "riscv_block_move_straight", "(", "rtx", "dest", ",", "rtx", "src", ",", "HOST_WIDE_INT", "length", ")", "{", "HOST_WIDE_INT", "offset", ",", "delta", ";", "unsigned", "HOST_WIDE_INT", "bits", ";", "int", "i", ";", "enum", "machine_mode", "mode", ";", "rtx", "*", "regs", ";", "bits", "=", "MAX", "(", "BITS_PER_UNIT", ",", "MIN", "(", "BITS_PER_WORD", ",", "MIN", "(", "MEM_ALIGN", "(", "src", ")", ",", "MEM_ALIGN", "(", "dest", ")", ")", ")", ")", ";", "mode", "=", "mode_for_size", "(", "bits", ",", "MODE_INT", ",", "<NUM_LIT>", ")", ".", "require", "(", ")", ";"], "ground_truth": ["delta", "=", "bits", "/", "BITS_PER_UNIT", ";"], "File": "riscv3", "Func": "riscv_block_move_straight", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8339, "Length": 80, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "rawaddr", ";", "if", "(", "op0", "==", "const0_rtx", ")", "rawaddr", "=", "op1", ";", "else", "{", "op0", "=", "copy_to_mode_reg", "(", "mode0", ",", "op0", ")", ";", "rawaddr", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "op1", ",", "op0", ")", ";", "}", "addr", "=", "gen_rtx_AND", "(", "Pmode", ",", "rawaddr", ",", "gen_rtx_CONST_INT", "(", "Pmode", ",", "-", "<NUM_LIT>", ")", ")", ";", "addr", "=", "gen_rtx_MEM", "(", "blk", "?", "BLKmode", ":", "tmode", ",", "addr", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "target", ",", "addr", ")", ")", ";", "}", "else", "{", "if", "(", "op0", "==", "const0_rtx", ")", "addr", "=", "gen_rtx_MEM", "(", "blk", "?", "BLKmode", ":", "tmode", ",", "op1", ")", ";", "else", "{", "op0", "=", "copy_to_mode_reg", "(", "mode0", ",", "op0", ")", ";"], "ground_truth": ["addr", "=", "gen_rtx_MEM", "(", "blk", "?", "BLKmode", ":", "tmode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "op1", ",", "op0", ")", ")", ";"], "File": "rs6000-call", "Func": "altivec_expand_lv_builtin", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8340, "Length": 129, "Cover_Rate": 0.37175792507204614, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Option", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "break", ";", "case", "<STR_LIT>", ":", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "Symbol", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "OutContext", ")", ";", "Expr", "=", "<ISA_LIT>MCExpr", "::", "createLower16", "(", "Expr", ",", "OutContext", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "Symbol", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "OutContext", ")", ";", "Expr", "=", "<ISA_LIT>MCExpr", "::", "createUpper16", "(", "Expr", ",", "OutContext", ")", ";"], "ground_truth": ["break", ";"], "File": "ARMMCInstLower14", "Func": "GetSymbolRef", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8341, "Length": 79, "Cover_Rate": 0.3640552995391705, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "Op", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "LHS", ".", "getValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "return", "Op", ";"], "ground_truth": ["SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "MipsISelLowering (2)4", "Func": "createFPCmp", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8342, "Length": 49, "Cover_Rate": 0.3769230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "size", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "align", ",", "reg_names", "[", "regno", "]", ",", "size", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "POINTER_SIZE", ",", "reg_names", "[", "regno", "]", ")", ";"], "ground_truth": ["fprintf", "(", "file", ",", "(", "size", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "POINTER_SIZE", ",", "reg_names", "[", "regno", "]", ",", "reg_names", "[", "regno", "]", ")", ";"], "File": "nvptx", "Func": "init_frame", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 8343, "Length": 59, "Cover_Rate": 0.7564102564102564, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>LongBranchPass", "(", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SystemZTargetMachine (2)", "Func": "addPreEmitPass", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8344, "Length": 14, "Cover_Rate": 0.34146341463414637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printS16ImmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["O", "<<", "(", "int16_t", ")", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";"], "File": "SystemZAsmPrinter2", "Func": "printS16ImmOperand", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8345, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "InVT", "=", "Zext0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "unsigned", "RegSize", "=", "std", "::", "max", "(", "<NUM_LIT>", ",", "InVT", ".", "getSizeInBits", "(", ")", ")", ";", "unsigned", "NumConcat", "=", "RegSize", "/", "InVT", ".", "getSizeInBits", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", "(", "NumConcat", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "InVT", ")", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "Zext0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "ExtendedVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "RegSize", "/", "<NUM_LIT>", ")", ";", "SDValue", "SadOp0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ExtendedVT", ",", "Ops", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "Zext1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "SadOp1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ExtendedVT", ",", "Ops", ")", ";", "auto", "PSADBWBuilder", "=", "[", "]", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "ArrayRef", "<", "SDValue", ">", "Ops", ")", "{", "MVT", "VT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "Ops", "[", "<NUM_LIT>", "]", ".", "getValueSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Ops", ")", ";", "}", ";", "MVT", "SadVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "RegSize", "/", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "SplitOpsAndApply", "(", "DAG", ",", "Subtarget", ",", "DL", ",", "SadVT", ",", "{", "SadOp0", ",", "SadOp1", "}", ",", "PSADBWBuilder", ")", ";"], "File": "X86ISelLowering (2)7", "Func": "createPSADBW", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8346, "Length": 220, "Cover_Rate": 0.8208955223880597, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_load_epi64", "(", "__m512i", "__W", ",", "__mmask8", "__U", ",", "void", "const", "*", "__P", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_movdqa64load512_mask", "(", "(", "const", "__v8di", "*", ")", "__P", ",", "(", "__v8di", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_mask_load_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8347, "Length": 52, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isGPR64x8", "(", ")", "const", "{", "return", "Kind", "==", "k_Register", "&&", "Reg", ".", "Kind", "==", "RegKind", "::", "Scalar", "&&", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "Reg", ".", "RegNum", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser1", "Func": "isGPR64x8", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8348, "Length": 32, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_madd52hi_epu64", "(", "__m512i", "__X", ",", "__m512i", "__Y", ",", "__m512i", "__Z", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_vpmadd52huq512_mask", "(", "(", "__v8di", ")", "__X", ",", "(", "__v8di", ")", "__Y", ",", "(", "__v8di", ")", "__Z", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512ifmaintrin4", "Func": "_mm512_madd52hi_epu64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8349, "Length": 54, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "opc", "=", "isValidFrameIdx", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "opc", "=", "isValidFrameIdx", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "opc", "=", "isValidFrameIdx", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "opc", "=", "isValidFrameIdx", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "opc", "=", "isValidFrameIdx", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "opc", "=", "isValidFrameIdx", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "opc", "=", "isValidFrameIdx", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "DebugLoc", "DL", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "addFrameReference", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "opc", ")", ",", "DestReg", ")", ",", "FrameIdx", ")", ";"], "ground_truth": ["}"], "File": "SPUInstrInfo1", "Func": "loadRegFromStackSlot", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8350, "Length": 161, "Cover_Rate": 0.5919117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "Base", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "!", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", ")", "{", "Base", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "SUBREG_TO_REG", ",", "DL", ",", "<STR_LIT>", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "Base", ",", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ";", "}", "RN", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "Index", ")", ";", "if", "(", "RN", "&&", "RN", "->", "getReg", "(", ")", "==", "<NUM_LIT>", ")", "Index", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "else", "{", "assert", "(", "Index", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "Index", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "SUBREG_TO_REG", ",", "DL", ",", "<STR_LIT>", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "Index", ",", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "X86ISelDAGToDAG (2)", "Func": "selectLEA64_32Addr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8351, "Length": 162, "Cover_Rate": 0.5827338129496403, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Mods", "=", "<NUM_LIT>", ";", "MachineInstr", "*", "MI", "=", "MRI", ".", "getVRegDef", "(", "Src", ")", ";", "if", "(", "MI", "&&", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "MRI", ".", "getType", "(", "Src", ")", "==", "LLT", "::", "fixed_vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "Mods", "^=", "(", "<STR_LIT>", "|", "<STR_LIT>", ")", ";", "Src", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["MI", "=", "MRI", ".", "getVRegDef", "(", "Src", ")", ";"], "File": "AMDGPUInstructionSelector10", "Func": "selectVOP3PModsImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8352, "Length": 75, "Cover_Rate": 0.6198347107438017, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "return", "AsmPrinter", "::", "EmitFunctionEntryLabel", "(", ")", ";", "}", "if", "(", "Subtarget", "->", "isELFv2ABI", "(", ")", ")", "return", "AsmPrinter", "::", "EmitFunctionEntryLabel", "(", ")", ";", "MCSectionSubPair", "Current", "=", "OutStreamer", "->", "getCurrentSection", "(", ")", ";", "MCSectionELF", "*", "Section", "=", "OutStreamer", "->", "getContext", "(", ")", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_WRITE", "|", "ELF", "::", "SHF_ALLOC", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "Section", ")", ";", "OutStreamer", "->", "EmitLabel", "(", "CurrentFnSym", ")", ";", "OutStreamer", "->", "EmitValueToAlignment", "(", "<NUM_LIT>", ")", ";", "MCSymbol", "*", "Symbol1", "=", "CurrentFnSymForSize", ";", "OutStreamer", "->", "EmitValue", "(", "MCSymbolRefExpr", "::", "create", "(", "Symbol1", ",", "OutContext", ")", ",", "<NUM_LIT>", ")", ";", "MCSymbol", "*", "Symbol2", "=", "OutContext", ".", "getOrCreateSymbol", "(", "StringRef", "(", "<STR_LIT>", ")", ")", ";", "OutStreamer", "->", "EmitValue", "(", "MCSymbolRefExpr", "::", "create", "(", "Symbol2", ",", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TOCBASE", ",", "OutContext", ")", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["OutStreamer", "->", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "PPCAsmPrinter (2)5", "Func": "EmitFunctionEntryLabel", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8353, "Length": 147, "Cover_Rate": 0.44545454545454544, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "RegisterBankInfo", "*", "<ISA_LIT>Subtarget", "::", "getRegBankInfo", "(", ")", "const", "{", "return", "RegBankInfo", ".", "get", "(", ")", ";"], "ground_truth": ["}"], "File": "MipsSubtarget (2)2", "Func": "getRegBankInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8354, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MF", "->", "insert", "(", "NewMBB", "->", "getIterator", "(", ")", ",", "NewIsland", ")", ";", "updateForInsertedWaterBlock", "(", "NewIsland", ")", ";", "U", ".", "HighWaterMark", "=", "NewIsland", ";", "U", ".", "CPEMI", "=", "BuildMI", "(", "NewIsland", ",", "DebugLoc", "(", ")", ",", "CPEMI", "->", "getDesc", "(", ")", ")", ".", "addImm", "(", "ID", ")", ".", "addOperand", "(", "CPEMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addImm", "(", "Size", ")", ";", "CPEntries", "[", "CPI", "]", ".", "push_back", "(", "CPEntry", "(", "U", ".", "CPEMI", ",", "ID", ",", "<NUM_LIT>", ")", ")", ";", "++", "NumCPEs", ";", "decrementCPEReferenceCount", "(", "CPI", ",", "CPEMI", ")", ";", "NewIsland", "->", "setAlignment", "(", "getCPELogAlign", "(", "U", ".", "CPEMI", ")", ")", ";", "BBInfo", "[", "NewIsland", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "Size", ";", "adjustBBOffsetsAfter", "(", "&", "*", "--", "NewIsland", "->", "getIterator", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "UserMI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "UserMI", "->", "getOperand", "(", "i", ")", ".", "isCPI", "(", ")", ")", "{", "UserMI", "->", "getOperand", "(", "i", ")", ".", "setIndex", "(", "ID", ")", ";"], "ground_truth": ["break", ";"], "File": "ARMConstantIslandPass61", "Func": "handleConstantPoolUser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8355, "Length": 179, "Cover_Rate": 0.3736951983298539, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "R600EmitClauseMarkers", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "TII", "(", "<NUM_LIT>", ")", ",", "Address", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["initializeR600EmitClauseMarkersPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "File": "R600EmitClauseMarkers1", "Func": "R600EmitClauseMarkers", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8356, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "makeLive", "(", "Register", "PhysReg", ")", "override", "{"], "ground_truth": ["Call", ".", "addDef", "(", "PhysReg", ",", "RegState", "::", "Implicit", ")", ";"], "File": "MOSCallLowering", "Func": "makeLive", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8357, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "BuildEndSignature", "(", "BasicBlock", "&", "BB", ",", "Function", "&", "F", ")", "{", "return", "BuildSignatureCall", "(", "symbols", "::", "END_FUNCTION_SIGNATURE", ",", "BB", ",", "F", ")", ";"], "ground_truth": ["}"], "File": "SNESInstrumentFunctions", "Func": "BuildEndSignature", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8358, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::"], "ground_truth": ["<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "isLittle", ")", ":"], "File": "MipsTargetMachine8", "Func": "MipsTargetMachine", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8359, "Length": 37, "Cover_Rate": 0.30327868852459017, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "val", "=", "expand_simple_binop", "(", "SImode", ",", "AND", ",", "val", ",", "GEN_INT", "(", "GET_MODE_MASK", "(", "mode", ")", ")", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "return", "expand_simple_binop", "(", "SImode", ",", "ASHIFT", ",", "val", ",", "count", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";"], "ground_truth": ["}"], "File": "xtensa", "Func": "xtensa_expand_mask_and_shift", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8360, "Length": 44, "Cover_Rate": 0.7457627118644068, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "UO", "=", "GetUnderlyingObject", "(", "LI", "->", "getPointerOperand", "(", ")", ",", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ")", ";", "if", "(", "Argument", "*", "Arg", "=", "dyn_cast", "<", "Argument", ">", "(", "UO", ")", ")", "{", "if", "(", "Arg", "->", "hasByValAttr", "(", ")", ")", "{", "markPointerAsGlobal", "(", "LI", ")", ";", "}", "}", "}", "}", "}", "}", "}", "for", "(", "Argument", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "if", "(", "Arg", ".", "getType", "(", ")", "->", "isPointerTy", "(", ")", ")", "{", "if", "(", "Arg", ".", "hasByValAttr", "(", ")", ")", "handleByValParam", "(", "&", "Arg", ")", ";", "else", "if", "(", "TM", "&&", "TM", "->", "getDrvInterface", "(", ")", "==", "<STR_LIT>", ")", "markPointerAsGlobal", "(", "&", "Arg", ")", ";", "}"], "ground_truth": ["}"], "File": "NVPTXLowerKernelArgs", "Func": "runOnFunction", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8361, "Length": 120, "Cover_Rate": 0.5741626794258373, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512d", ")", "__builtin_ia32_cvtps2pd512_mask", "(", "(", "__v8sf", ")", "__A", ",", "(", "__v8df", ")", "__W", ",", "(", "__mmask8", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_mask_cvtps_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8362, "Length": 25, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ImmVal", ")", ";", "if", "(", "CE", ")", "{", "int32_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "isNegative", "&&", "Val", "==", "<NUM_LIT>", ")", "ImmVal", "=", "MCConstantExpr", "::", "create", "(", "INT32_MIN", ",", "getContext", "(", ")", ")", ";", "}", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateImm", "(", "ImmVal", ",", "S", ",", "E", ")", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Exclaim", ")", ")", "{", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateToken", "(", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "return", "false", ";", "}", "}", "case", "AsmToken", "::", "Colon", ":", "{", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "<ISA_LIT>MCExpr", "::", "VariantKind", "RefKind", ";", "if", "(", "parsePrefix", "(", "RefKind", ")", ")", "return", "true", ";", "const", "MCExpr", "*", "SubExprVal", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "SubExprVal", ")", ")", "return", "true", ";", "const", "MCExpr", "*", "ExprVal", "=", "<ISA_LIT>MCExpr", "::", "create", "(", "RefKind", ",", "SubExprVal", ",", "getContext", "(", ")", ")", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateImm", "(", "ExprVal", ",", "S", ",", "E", ")", ")", ";", "return", "false", ";", "}", "case", "AsmToken", "::", "Equal", ":", "{", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Mnemonic", "!=", "<STR_LIT>", ")", "return", "Error", "(", "S", ",", "<STR_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "SubExprVal", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "SubExprVal", ")", ")", "return", "true", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateConstantPoolImm", "(", "SubExprVal", ",", "S", ",", "E", ")", ")", ";", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "ARMAsmParser1", "Func": "parseOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8363, "Length": 360, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "AS", "=", "Memop", "->", "getAddrSpace", "(", ")", ";", "if", "(", "AS", "==", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", "||", "AS", "==", "<ISA_LIT>AS", "::", "FLAT_ADDRESS", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts", "Func": "mayAccessLDSThroughFlat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8364, "Length": 27, "Cover_Rate": 0.39705882352941174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "<ISA_LIT>_MERGE_BASE_OFFSET_NAME", ";"], "File": "RISCVMergeBaseOffset", "Func": "getPassName", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8365, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_loongson_psubd_u", "(", "s", ",", "t", ")", ";"], "ground_truth": ["}"], "File": "loongson-mmiintrin", "Func": "psubd_u", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8366, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Operands", ".", "push_back", "(", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "<STR_LIT>", ",", "NameLoc", ",", "NameLoc", ",", "<STR_LIT>", "{", "static_cast", "<", "int64_t", ">", "(", "BT", ")", "}", ")", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyAsmParser (2)", "Func": "addBlockTypeOperand", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8367, "Length": 29, "Cover_Rate": 0.5918367346938775, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "Rs", "=", "TailAdd", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Rt", "=", "TailAdd", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Reg", "=", "Rs", "==", "GAReg", "?", "Rt", ":", "Rs", ";", "if", "(", "!", "MRI", "->", "hasOneUse", "(", "Reg", ")", ")", "return", "false", ";", "MachineInstr", "&", "OffsetTail", "=", "*", "MRI", "->", "getVRegDef", "(", "Reg", ")", ";", "if", "(", "OffsetTail", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "MachineOperand", "&", "AddiImmOp", "=", "OffsetTail", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "AddiImmOp", ".", "getTargetFlags", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "int64_t", "OffLo", "=", "AddiImmOp", ".", "getImm", "(", ")", ";"], "ground_truth": ["MachineInstr", "&", "OffsetLui", "=", "*", "MRI", "->", "getVRegDef", "(", "OffsetTail", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";"], "File": "RISCVMergeBaseOffset", "Func": "matchLargeOffset", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8368, "Length": 129, "Cover_Rate": 0.3850746268656716, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HOST_WIDE_INT", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "gcc_assert", "(", "(", "TARGET_ARCH32", "&&", "size", "<=", "<NUM_LIT>", ")", "||", "(", "TARGET_ARCH64", "&&", "size", "<=", "<NUM_LIT>", ")", ")", ";", "if", "(", "mode", "==", "BLKmode", ")", "return", "function_arg_vector_value", "(", "size", ",", "SPARC_FP_ARG_FIRST", ")", ";", "mclass", "=", "MODE_FLOAT", ";", "}", "if", "(", "TARGET_ARCH64", "&&", "type", ")", "{", "if", "(", "TREE_CODE", "(", "type", ")", "==", "RECORD_TYPE", ")", "{", "HOST_WIDE_INT", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "gcc_assert", "(", "size", "<=", "<NUM_LIT>", ")", ";", "return", "function_arg_record_value", "(", "type", ",", "mode", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "regbase", ")", ";", "}", "else", "if", "(", "TREE_CODE", "(", "type", ")", "==", "UNION_TYPE", ")", "{", "HOST_WIDE_INT", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "gcc_assert", "(", "size", "<=", "<NUM_LIT>", ")", ";", "return", "function_arg_union_value", "(", "size", ",", "mode", ",", "<NUM_LIT>", ",", "regbase", ")", ";", "}", "else", "if", "(", "mclass", "==", "MODE_FLOAT", "||", "mclass", "==", "MODE_COMPLEX_FLOAT", ")", ";", "else", "if", "(", "AGGREGATE_TYPE_P", "(", "type", ")", ")", "{", "HOST_WIDE_INT", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "gcc_assert", "(", "size", "<=", "<NUM_LIT>", ")", ";", "mode", "=", "mode_for_size", "(", "size", "*", "BITS_PER_UNIT", ",", "MODE_INT", ",", "<NUM_LIT>", ")", ";", "if", "(", "mode", "==", "BLKmode", ")", "return", "function_arg_union_value", "(", "size", ",", "mode", ",", "<NUM_LIT>", ",", "regbase", ")", ";", "else", "mclass", "=", "MODE_INT", ";", "}"], "ground_truth": ["else", "if", "(", "mclass", "==", "MODE_INT", "&&", "GET_MODE_SIZE", "(", "mode", ")", "<", "UNITS_PER_WORD", ")", "mode", "=", "word_mode", ";"], "File": "sparc5", "Func": "sparc_function_value_1", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8369, "Length": 223, "Cover_Rate": 0.6656716417910448, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MachineBasicBlock", "*", "getPHIPred", "(", "MachineInstr", "&", "PHI", ",", "unsigned", "Index", ")", "{"], "ground_truth": ["assert", "(", "PHI", ".", "isPHI", "(", ")", ")", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "getPHIPred", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8370, "Length": 22, "Cover_Rate": 0.5641025641025641, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "CFSize", "=", "FFI", "->", "getMaxCallFrameSize", "(", ")", ";", "if", "(", "CFSize", ">=", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", "*", "<NUM_LIT>", "/", "<NUM_LIT>", ")", "return", "false", ";", "return", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ";"], "ground_truth": ["}"], "File": "Thumb1FrameLowering38", "Func": "hasReservedCallFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8371, "Length": 43, "Cover_Rate": 0.6515151515151515, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TokError", "(", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "!", "Section", ")", "{", "getStreamer", "(", ")", ".", "InitSections", "(", ")", ";", "Section", "=", "getStreamer", "(", ")", ".", "getCurrentSection", "(", ")", ".", "first", ";", "}", "if", "(", "Section", "->", "UseCodeAlign", "(", ")", ")", "getStreamer", "(", ")", ".", "EmitCodeAlignment", "(", "<NUM_LIT>", ")", ";", "else", "getStreamer", "(", ")", ".", "EmitValueToAlignment", "(", "<NUM_LIT>", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "parseDirectiveEven", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8372, "Length": 67, "Cover_Rate": 0.638095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Value", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "Store", "->", "getMemoryVT", "(", ")", ".", "getSizeInBits", "(", ")", "!=", "Value", ".", "getValueSizeInBits", "(", ")", ")", "return", "false", ";", "SDValue", "ElemV", "=", "Value", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "auto", "*", "ElemN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "ElemV", ")", ";", "if", "(", "!", "ElemN", ")", "return", "false", ";", "SDValue", "Vec", "=", "Value", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "Vec", ".", "getValueType", "(", ")", ";", "unsigned", "Elem", "=", "ElemN", "->", "getZExtValue", "(", ")", ";", "if", "(", "Elem", ">=", "VT", ".", "getVectorNumElements", "(", ")", ")", "return", "false", ";", "SDValue", "Base", ",", "Disp", ",", "Index", ";", "if", "(", "!", "selectBDVAddr12Only", "(", "Store", "->", "getBasePtr", "(", ")", ",", "ElemV", ",", "Base", ",", "Disp", ",", "Index", ")", "||", "Index", ".", "getValueType", "(", ")", "!=", "VT", ".", "changeVectorElementTypeToInteger", "(", ")", ")", "return", "false", ";", "SDLoc", "DL", "(", "Store", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Vec", ",", "Base", ",", "Disp", ",", "Index", ",", "CurDAG", "->", "getTargetConstant", "(", "Elem", ",", "DL", ",", "<STR_LIT>", ")", ",", "Store", "->", "getChain", "(", ")", "}", ";", "ReplaceNode", "(", "Store", ",", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "DL", ",", "<STR_LIT>", ",", "Ops", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SystemZISelDAGToDAG (2)1", "Func": "tryScatter", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8373, "Length": 207, "Cover_Rate": 0.8808510638297873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "_mm_qmulmr_pi16", "(", "__m64", "a", ",", "__m64", "b", ")", "{"], "ground_truth": ["return", "(", "__m64", ")", "__builtin_arm_wqmulmr", "(", "(", "__v4hi", ")", "a", ",", "(", "__v4hi", ")", "b", ")", ";"], "File": "mmintrin", "Func": "_mm_qmulmr_pi16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8374, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isO32", "(", ")", "const", "{", "return", "STI", ".", "getFeatureBits", "(", ")", "&", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "MipsTargetStreamer2", "Func": "isO32", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8375, "Length": 16, "Cover_Rate": 0.8888888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSymbol", "*", "EndOfSled", "=", "OutContext", ".", "createTempSymbol", "(", ")", ";", "OutStreamer", "->", "EmitLabel", "(", "BeginOfSled", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "EndOfSled", ",", "OutContext", ")", ")", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "OutContext", ".", "getOrCreateSymbol", "(", "<STR_LIT>", ")", ",", "OutContext", ")", ")", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ")", ";", "OutStreamer", "->", "EmitLabel", "(", "EndOfSled", ")", ";", "recordSled", "(", "BeginOfSled", ",", "*", "MI", ",", "SledKind", "::", "FUNCTION_ENTER", ")", ";", "break", ";", "}", "case", "TargetOpcode", "::", "PATCHABLE_FUNCTION_EXIT", ":", "{", "const", "MachineInstr", "*", "Next", "=", "[", "&", "]", "{", "MachineBasicBlock", "::", "const_iterator", "It", "(", "MI", ")", ";", "assert", "(", "It", "!=", "MI", "->", "getParent", "(", ")", "->", "end", "(", ")", ")", ";", "++", "It", ";", "assert", "(", "It", "->", "isReturn", "(", ")", ")", ";", "return", "&", "*", "It", ";", "}", "(", ")", ";", "OutStreamer", "->", "EmitCodeAlignment", "(", "<NUM_LIT>", ")", ";", "MCSymbol", "*", "BeginOfSled", "=", "OutContext", ".", "createTempSymbol", "(", ")", ";", "OutStreamer", "->", "EmitLabel", "(", "BeginOfSled", ")", ";", "MCInst", "TmpInst", ";", "Lower<ISA_LIT>MachineInstrToMCInst", "(", "Next", ",", "TmpInst", ",", "*", "this", ",", "false", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "TmpInst", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "OutContext", ".", "getOrCreateSymbol", "(", "<STR_LIT>", ")", ",", "OutContext", ")", ")", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["recordSled", "(", "BeginOfSled", ",", "*", "MI", ",", "SledKind", "::", "FUNCTION_EXIT", ")", ";"], "File": "PPCAsmPrinter106", "Func": "EmitInstruction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8376, "Length": 376, "Cover_Rate": 0.7550200803212851, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TargetABI", "==", "<ISA_LIT>_ABI_AAPCS", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "isAAPCS_ABI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8377, "Length": 6, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "VarArgsFrameIndex", ";"], "ground_truth": ["}"], "File": "RISCVMachineFunctionInfo3", "Func": "getVarArgsFrameIndex", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8378, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Value", ")", ")", "return", "true", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitValue", "(", "Value", ",", "Size", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "break", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "Error", "(", "L", ",", "<STR_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)1", "Func": "parseDirectiveWord", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8379, "Length": 72, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DoSelectCall", "(", "&", "I", ",", "<STR_LIT>", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "EVT", "PtrTy", "=", "TLI", ".", "getPointerTy", "(", ")", ";", "const", "Value", "*", "Op1", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "const", "AllocaInst", "*", "Slot", "=", "cast", "<", "AllocaInst", ">", "(", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ")", ";", "<ISA_LIT>AddressMode", "AM", ";", "if", "(", "!", "<ISA_LIT>SelectAddress", "(", "Slot", ",", "AM", ")", ")", "return", "false", ";", "if", "(", "!", "<ISA_LIT>FastEmitStore", "(", "PtrTy", ",", "Op1", ",", "AM", ")", ")", "return", "false", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "{", "const", "DbgDeclareInst", "*", "DI", "=", "cast", "<", "DbgDeclareInst", ">", "(", "&", "I", ")", ";", "<ISA_LIT>AddressMode", "AM", ";", "assert", "(", "DI", "->", "getAddress", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "<ISA_LIT>SelectAddress", "(", "DI", "->", "getAddress", "(", ")", ",", "AM", ")", ")", "return", "false", ";", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "TargetOpcode", "::", "DBG_VALUE", ")", ";", "addFullAddress", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ")", ",", "AM", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMetadata", "(", "DI", "->", "getVariable", "(", ")", ")", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "{", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "const", "Function", "*", "Callee", "=", "I", ".", "getCalledFunction", "(", ")", ";", "Type", "*", "RetTy", "=", "cast", "<", "StructType", ">", "(", "Callee", "->", "getReturnType", "(", ")", ")", "->", "getTypeAtIndex", "(", "unsigned", "(", "<NUM_LIT>", ")", ")", ";", "MVT", "VT", ";", "if", "(", "!", "isTypeLegal", "(", "RetTy", ",", "VT", ")", ")", "return", "false", ";", "const", "Value", "*", "Op1", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "const", "Value", "*", "Op2", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["unsigned", "Reg1", "=", "getRegForValue", "(", "Op1", ")", ";"], "File": "X86FastISel103", "Func": "X86VisitIntrinsicCall", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8380, "Length": 309, "Cover_Rate": 0.39615384615384613, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "insertDAGNode", "(", "SelectionDAG", "*", "DAG", ",", "SDNode", "*", "Pos", ",", "SDValue", "N", ")", "{"], "ground_truth": ["if", "(", "N", ".", "getNode", "(", ")", "->", "getNodeId", "(", ")", "==", "-", "<NUM_LIT>", "||", "N", ".", "getNode", "(", ")", "->", "getNodeId", "(", ")", ">", "Pos", "->", "getNodeId", "(", ")", ")", "{"], "File": "SystemZISelDAGToDAG1", "Func": "insertDAGNode", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8381, "Length": 48, "Cover_Rate": 0.6153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TREE_CODE", "(", "intr_vector", ")", "==", "STRING_CST", ")", "sprintf", "(", "buf", ",", "<STR_LIT>", ",", "TREE_STRING_POINTER", "(", "intr_vector", ")", ")", ";", "else", "sprintf", "(", "buf", ",", "<STR_LIT>", ",", "(", "unsigned", "int", ")", "TREE_INT_CST_LOW", "(", "intr_vector", ")", ")", ";", "switch_to_section", "(", "get_section", "(", "buf", ",", "SECTION_CODE", ",", "decl", ")", ")", ";", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "assemble_name", "(", "file", ",", "name", ")", ";", "fputc", "(", "'\\n'", ",", "file", ")", ";", "fputc", "(", "'\\t'", ",", "file", ")", ";", "}", "}", "switch_to_section", "(", "function_section", "(", "decl", ")", ")", ";", "ASM_OUTPUT_TYPE_DIRECTIVE", "(", "file", ",", "name", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["ASM_OUTPUT_FUNCTION_LABEL", "(", "file", ",", "name", ",", "decl", ")", ";"], "File": "msp4303", "Func": "msp430_start_function", "Target": "msp430", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8382, "Length": 106, "Cover_Rate": 0.6127167630057804, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Vec", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["unsigned", "Off", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";"], "File": "SILowerControlFlow34", "Func": "IndirectSrc", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8383, "Length": 62, "Cover_Rate": 0.43356643356643354, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", "}", ";", "SDValue", "CurrentTEB", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "Ops", ")", ";", "SDValue", "TEB", "=", "CurrentTEB", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "CurrentTEB", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "TLSArray", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TEB", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "TLSArray", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "Chain", ",", "TLSArray", ",", "MachinePointerInfo", "(", ")", ")", ";", "SDValue", "TLSIndex", "=", "DAG", ".", "getTargetExternalSymbol", "(", "<STR_LIT>", ",", "PtrVT", ",", "<STR_LIT>", ")", ";", "TLSIndex", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TLSIndex", ")", ";", "TLSIndex", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "Chain", ",", "TLSIndex", ",", "MachinePointerInfo", "(", ")", ")", ";", "SDValue", "Slot", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TLSIndex", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "TLS", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "Chain", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TLSArray", ",", "Slot", ")", ",", "MachinePointerInfo", "(", ")", ")", ";", "const", "auto", "*", "GA", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", ";"], "ground_truth": ["auto", "*", "CPV", "=", "<ISA_LIT>ConstantPoolConstant", "::", "Create", "(", "GA", "->", "getGlobal", "(", ")", ",", "<STR_LIT>", ")", ";"], "File": "ARMISelLowering (3)", "Func": "LowerGlobalTLSAddressWindows", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8384, "Length": 305, "Cover_Rate": 0.6703296703296703, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MCCFIInstruction", "::", "OpRelOffset", ":", "break", ";", "default", ":", "DEBUG_WITH_TYPE", "(", "<STR_LIT>", ",", "llvm", "::", "dbgs", "(", ")", "<<", "<STR_LIT>", "<STR_LIT>", "<<", "Inst", ".", "getOperation", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "CU", "::", "UNWIND_<ISA_LIT>_MODE_DWARF", ";", "break", ";", "}", "}", "if", "(", "(", "CFARegister", "==", "<STR_LIT>", ")", "&&", "(", "CFARegisterOffset", "==", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "CFARegister", "!=", "<STR_LIT>", ")", "{", "DEBUG_WITH_TYPE", "(", "<STR_LIT>", ",", "llvm", "::", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "CFARegister", "<<", "<STR_LIT>", ")", ";", "return", "CU", "::", "UNWIND_<ISA_LIT>_MODE_DWARF", ";", "}", "int", "StackAdjust", "=", "CFARegisterOffset", "-", "<NUM_LIT>", ";", "if", "(", "RegOffsets", ".", "lookup", "(", "<STR_LIT>", ")", "!=", "(", "-", "<NUM_LIT>", "-", "StackAdjust", ")", ")", "{", "DEBUG_WITH_TYPE", "(", "<STR_LIT>", ",", "llvm", "::", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "StackAdjust", "<<", "<STR_LIT>", "<<", "CFARegisterOffset", "<<", "<STR_LIT>", "<<", "RegOffsets", "[", "<NUM_LIT>", "]", "<<", "<STR_LIT>", ")", ";", "return", "CU", "::", "UNWIND_<ISA_LIT>_MODE_DWARF", ";", "}", "if", "(", "RegOffsets", ".", "lookup", "(", "<STR_LIT>", ")", "!=", "(", "-", "<NUM_LIT>", "-", "StackAdjust", ")", ")", "{", "DEBUG_WITH_TYPE", "(", "<STR_LIT>", ",", "llvm", "::", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "CU", "::", "UNWIND_<ISA_LIT>_MODE_DWARF", ";", "}", "uint32_t", "CompactUnwindEncoding", "=", "CU", "::", "UNWIND_<ISA_LIT>_MODE_FRAME", ";", "switch", "(", "StackAdjust", ")", "{", "case", "<NUM_LIT>", ":", "break", ";", "case", "<NUM_LIT>", ":", "CompactUnwindEncoding", "|=", "<NUM_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "CompactUnwindEncoding", "|=", "<NUM_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "CompactUnwindEncoding", "|=", "<NUM_LIT>", ";", "break", ";", "default", ":", "DEBUG_WITH_TYPE", "(", "<STR_LIT>", ",", "llvm", "::", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "StackAdjust", "<<", "<STR_LIT>", ")", ";", "return", "CU", "::", "UNWIND_<ISA_LIT>_MODE_DWARF", ";", "}", "static", "struct", "{", "unsigned", "Reg", ";", "unsigned", "Encoding", ";", "}", "GPRCSRegs", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "CU", "::", "UNWIND_<ISA_LIT>_FRAME_FIRST_PUSH_R6", "}", ",", "{", "<STR_LIT>", ",", "CU", "::", "UNWIND_<ISA_LIT>_FRAME_FIRST_PUSH_R5", "}", ",", "{", "<STR_LIT>", ",", "CU", "::", "UNWIND_<ISA_LIT>_FRAME_FIRST_PUSH_R4", "}", ",", "{", "<STR_LIT>", ",", "CU", "::", "UNWIND_<ISA_LIT>_FRAME_SECOND_PUSH_R12", "}", ",", "{", "<STR_LIT>", ",", "CU", "::", "UNWIND_<ISA_LIT>_FRAME_SECOND_PUSH_R11", "}", ",", "{", "<STR_LIT>", ",", "CU", "::", "UNWIND_<ISA_LIT>_FRAME_SECOND_PUSH_R10", "}", ",", "{", "<STR_LIT>", ",", "CU", "::", "UNWIND_<ISA_LIT>_FRAME_SECOND_PUSH_R9", "}", ",", "{", "<STR_LIT>", ",", "CU", "::", "UNWIND_<ISA_LIT>_FRAME_SECOND_PUSH_R8", "}", "}", ";", "int", "CurOffset", "=", "-", "<NUM_LIT>", "-", "StackAdjust", ";", "for", "(", "auto", "CSReg", ":", "GPRCSRegs", ")", "{", "auto", "Offset", "=", "RegOffsets", ".", "find", "(", "CSReg", ".", "Reg", ")", ";", "if", "(", "Offset", "==", "RegOffsets", ".", "end", "(", ")", ")", "continue", ";", "int", "RegOffset", "=", "Offset", "->", "second", ";", "if", "(", "RegOffset", "!=", "CurOffset", "-", "<NUM_LIT>", ")", "{", "DEBUG_WITH_TYPE", "(", "<STR_LIT>", ",", "llvm", "::", "dbgs", "(", ")", "<<", "MRI", ".", "getName", "(", "CSReg", ".", "Reg", ")", "<<", "<STR_LIT>", "<<", "RegOffset", "<<", "<STR_LIT>", "<<", "CurOffset", "<<", "<STR_LIT>", ")", ";", "return", "CU", "::", "UNWIND_<ISA_LIT>_MODE_DWARF", ";", "}", "CompactUnwindEncoding", "|=", "CSReg", ".", "Encoding", ";", "CurOffset", "-=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend26", "Func": "generateCompactUnwindEncoding", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8385, "Length": 433, "Cover_Rate": 0.4427402862985685, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "gen_rtx_REG", "(", "mode", ",", "RETURN_VALUE_REGNUM", ")", ";"], "ground_truth": ["}"], "File": "fr30", "Func": "fr30_libcall_value", "Target": "fr30", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 8386, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "vector", "float", "vec_vmaxfp", "(", "vector", "float", "a1", ",", "vector", "float", "a2", ")", "{"], "ground_truth": ["return", "(", "vector", "float", ")", "__builtin_altivec_vmaxfp", "(", "(", "vector", "float", ")", "a1", ",", "(", "vector", "float", ")", "a2", ")", ";"], "File": "altivec4", "Func": "vec_vmaxfp", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8387, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", ";", "case", "OPCODE_IS_ZERO", ":", "static_cast", "<", "MachineInstr", "*", ">", "(", "I", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "OPCODE_IS_NOT_ZERO", ")", ";", "return", ";", "case", "OPCODE_IS_NOT_ZERO", ":", "static_cast", "<", "MachineInstr", "*", ">", "(", "I", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "OPCODE_IS_ZERO", ")", ";", "return", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer32", "Func": "reversePredicateSetter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8388, "Length": 58, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FastISel", "::", "<ISA_LIT>SelectStore", "(", "Instruction", "*", "I", ")", "{", "MVT", "VT", ";", "if", "(", "!", "isTypeLegal", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ",", "VT", ")", ")", "return", "false", ";", "<ISA_LIT>AddressMode", "AM", ";", "if", "(", "!", "<ISA_LIT>SelectAddress", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "AM", ",", "false", ")", ")", "return", "false", ";"], "ground_truth": ["return", "<ISA_LIT>FastEmitStore", "(", "VT", ",", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "AM", ")", ";"], "File": "X86FastISel41", "Func": "X86SelectStore", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8389, "Length": 73, "Cover_Rate": 0.9864864864864865, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "True", ";", "SDValue", "False", ";", "if", "(", "CMOVTrueVal", "==", "<NUM_LIT>", "&&", "CMOVFalseVal", "==", "<NUM_LIT>", ")", "{", "True", "=", "SelectTrue", ";", "False", "=", "SelectFalse", ";", "}", "else", "if", "(", "CMOVTrueVal", "==", "<NUM_LIT>", "&&", "CMOVFalseVal", "==", "<NUM_LIT>", ")", "{", "True", "=", "SelectFalse", ";", "False", "=", "SelectTrue", ";", "}", "if", "(", "True", ".", "getNode", "(", ")", "&&", "False", ".", "getNode", "(", ")", ")", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "<ISA_LIT>cc", "=", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "CCR", "=", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Cmp", "=", "duplicateCmp", "(", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ")", ";", "assert", "(", "True", ".", "getValueType", "(", ")", "==", "VT", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "True", ",", "False", ",", "<ISA_LIT>cc", ",", "CCR", ",", "Cmp", ")", ";", "}", "}", "}"], "ground_truth": ["return", "DAG", ".", "getSelectCC", "(", "dl", ",", "Cond", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "Cond", ".", "getValueType", "(", ")", ")", ",", "SelectTrue", ",", "SelectFalse", ",", "<STR_LIT>", ")", ";"], "File": "ARMISelLowering114", "Func": "LowerSELECT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8390, "Length": 171, "Cover_Rate": 0.5533980582524272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "i32vl", "=", "NULL_RTX", ";", "if", "(", "CONST_INT_P", "(", "avl", ")", ")", "{", "unsigned", "elt_size", "=", "GET_MODE_BITSIZE", "(", "GET_MODE_INNER", "(", "mode", ")", ")", ";", "unsigned", "min_size", "=", "get_unknown_min_value", "(", "mode", ")", ";", "unsigned", "vlen_max", "=", "RVV_65536", ";", "unsigned", "vlmax_max", "=", "compute_vlmax", "(", "vlen_max", ",", "elt_size", ",", "min_size", ")", ";", "unsigned", "vlen_min", "=", "TARGET_MIN_VLEN", ";", "unsigned", "vlmax_min", "=", "compute_vlmax", "(", "vlen_min", ",", "elt_size", ",", "min_size", ")", ";", "unsigned", "HOST_WIDE_INT", "avl_int", "=", "INTVAL", "(", "avl", ")", ";", "if", "(", "avl_int", "<=", "vlmax_min", ")", "i32vl", "=", "gen_int_mode", "(", "<NUM_LIT>", "*", "avl_int", ",", "Pmode", ")", ";", "else", "if", "(", "avl_int", ">=", "<NUM_LIT>", "*", "vlmax_max", ")", "{", "i32vl", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "emit_insn", "(", "gen_no_side_effects_vsetvl_rtx", "(", "demote_mode", ",", "i32vl", ",", "RVV_VLMAX", ")", ")", ";", "}", "else", "{", "}", "}", "if", "(", "!", "i32vl", ")", "{"], "ground_truth": ["rtx", "i64vl", "=", "gen_reg_rtx", "(", "Pmode", ")", ";"], "File": "riscv-v", "Func": "get_vl_x2_rtx", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8391, "Length": 140, "Cover_Rate": 0.6896551724137931, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "FeatureBitset", "&", "Features", "=", "STI", ".", "getFeatureBits", "(", ")", ";", "unsigned", "EFlags", "=", "MCA", ".", "getELFHeaderEFlags", "(", ")", ";", "if", "(", "Features", "[", "<STR_LIT>", "]", ")", "EFlags", "|=", "ELF", "::", "EF_<ISA_LIT>_RVC", ";"], "ground_truth": ["MCA", ".", "setELFHeaderEFlags", "(", "EFlags", ")", ";"], "File": "RISCVELFStreamer1", "Func": "RISCVTargetELFStreamer", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8392, "Length": 40, "Cover_Rate": 0.5405405405405406, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "cr6_form", "=", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ";", "tree", "arg0", "=", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ";", "tree", "arg1", "=", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ";", "rtx", "op0", "=", "expand_normal", "(", "arg0", ")", ";", "rtx", "op1", "=", "expand_normal", "(", "arg1", ")", ";", "machine_mode", "tmode", "=", "SImode", ";", "machine_mode", "mode0", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "machine_mode", "mode1", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "int", "cr6_form_int", ";", "if", "(", "TREE_CODE", "(", "cr6_form", ")", "!=", "INTEGER_CST", ")", "{", "error", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "return", "const0_rtx", ";", "}", "else", "cr6_form_int", "=", "TREE_INT_CST_LOW", "(", "cr6_form", ")", ";", "gcc_assert", "(", "mode0", "==", "mode1", ")", ";", "if", "(", "arg0", "==", "error_mark_node", "||", "arg1", "==", "error_mark_node", ")", "return", "const0_rtx", ";", "if", "(", "target", "==", "<NUM_LIT>", "||", "GET_MODE", "(", "target", ")", "!=", "tmode", "||", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "target", ",", "tmode", ")", ")", "target", "=", "gen_reg_rtx", "(", "tmode", ")", ";", "if", "(", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "op0", ",", "mode0", ")", ")", "op0", "=", "copy_to_mode_reg", "(", "mode0", ",", "op0", ")", ";", "if", "(", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "op1", ",", "mode1", ")", ")", "op1", "=", "copy_to_mode_reg", "(", "mode1", ",", "op1", ")", ";", "scratch", "=", "gen_reg_rtx", "(", "mode0", ")", ";", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "scratch", ",", "op0", ",", "op1", ")", ";", "if", "(", "!", "pat", ")", "return", "<NUM_LIT>", ";", "emit_insn", "(", "pat", ")", ";", "switch", "(", "cr6_form_int", ")", "{", "case", "<NUM_LIT>", ":", "emit_insn", "(", "gen_cr6_test_for_zero", "(", "target", ")", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "emit_insn", "(", "gen_cr6_test_for_zero_reverse", "(", "target", ")", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "emit_insn", "(", "gen_cr6_test_for_lt", "(", "target", ")", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "emit_insn", "(", "gen_cr6_test_for_lt_reverse", "(", "target", ")", ")", ";", "break", ";", "default", ":", "error", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["break", ";"], "File": "rs6000-builtin", "Func": "altivec_expand_predicate_builtin", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8393, "Length": 340, "Cover_Rate": 0.9315068493150684, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutRetAddr", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "OutRetAddr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "return", "SDValue", "(", "OutRetAddr", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering114", "Func": "EmitTailCallLoadRetAddr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8394, "Length": 40, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "current_function_decl", ")", "==", "NULL", ")", "return", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ")", ";", "s390_asm_output_machine_for_arch", "(", "asm_out_file", ")", ";"], "ground_truth": ["}"], "File": "s390", "Func": "s390_asm_output_function_prefix", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8395, "Length": 31, "Cover_Rate": 0.6888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCSymbol", "*", "SB", "=", "&", "B", "->", "getSymbol", "(", ")", ";", "if", "(", "!", "SB", "->", "getFragment", "(", ")", ")", "Asm", ".", "getContext", "(", ")", ".", "reportFatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "+", "B", "->", "getSymbol", "(", ")", ".", "getName", "(", ")", "+", "<STR_LIT>", ")", ";", "Type", "=", "MachO", "::", "<ISA_LIT>_RELOC_SECTDIFF", ";", "Value2", "=", "Writer", "->", "getSymbolAddress", "(", "B", "->", "getSymbol", "(", ")", ",", "Layout", ")", ";", "FixedValue", "-=", "Writer", "->", "getSectionAddress", "(", "SB", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", ")", ";", "}", "if", "(", "Type", "==", "MachO", "::", "<ISA_LIT>_RELOC_SECTDIFF", "||", "Type", "==", "MachO", "::", "<ISA_LIT>_RELOC_LOCAL_SECTDIFF", ")", "{", "MachO", "::", "any_relocation_info", "MRE", ";", "MRE", ".", "r_word0", "=", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "|", "(", "MachO", "::", "<ISA_LIT>_RELOC_PAIR", "<<", "<NUM_LIT>", ")", "|", "(", "Log2Size", "<<", "<NUM_LIT>", ")", "|", "(", "IsPCRel", "<<", "<NUM_LIT>", ")", "|", "MachO", "::", "R_SCATTERED", ")", ";", "MRE", ".", "r_word1", "=", "Value2", ";", "Writer", "->", "addRelocation", "(", "nullptr", ",", "Fragment", "->", "getParent", "(", ")", ",", "MRE", ")", ";", "}", "MachO", "::", "any_relocation_info", "MRE", ";", "MRE", ".", "r_word0", "=", "(", "(", "FixupOffset", "<<", "<NUM_LIT>", ")", "|", "(", "Type", "<<", "<NUM_LIT>", ")", "|", "(", "Log2Size", "<<", "<NUM_LIT>", ")", "|", "(", "IsPCRel", "<<", "<NUM_LIT>", ")", "|", "MachO", "::", "R_SCATTERED", ")", ";"], "ground_truth": ["MRE", ".", "r_word1", "=", "Value", ";"], "File": "ARMMachObjectWriter22", "Func": "RecordARMScatteredRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8396, "Length": 212, "Cover_Rate": 0.507177033492823, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "hasV60Ops", "(", ")", ")", "return", ";", "if", "(", "DstInst", "->", "isCopy", "(", ")", ")", "Dep", ".", "setLatency", "(", "<NUM_LIT>", ")", ";", "if", "(", "(", "DstInst", "->", "isRegSequence", "(", ")", "||", "DstInst", "->", "isCopy", "(", ")", ")", "&&", "Dst", "->", "NumSuccs", "==", "<NUM_LIT>", ")", "{", "unsigned", "DReg", "=", "DstInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "DDst", "=", "Dst", "->", "Succs", "[", "<NUM_LIT>", "]", ".", "getSUnit", "(", ")", "->", "getInstr", "(", ")", ";", "unsigned", "UseIdx", "=", "-", "<NUM_LIT>", ";", "for", "(", "unsigned", "OpNum", "=", "<NUM_LIT>", ";", "OpNum", "<", "DDst", "->", "getNumOperands", "(", ")", ";", "OpNum", "++", ")", "{", "const", "MachineOperand", "&", "MO", "=", "DDst", "->", "getOperand", "(", "OpNum", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "&&", "MO", ".", "isUse", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "DReg", ")", "{", "UseIdx", "=", "OpNum", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "HexagonSubtarget21", "Func": "adjustSchedDependency", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8397, "Length": 154, "Cover_Rate": 0.402088772845953, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "return", "Expand2AddrUndef", "(", "MI", ",", "get", "(", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["MI", "->", "setDesc", "(", "get", "(", "<STR_LIT>", ")", ")", ";"], "File": "X86InstrInfo19", "Func": "expandPostRAPseudo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8398, "Length": 40, "Cover_Rate": 0.46511627906976744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "{", "const", "__v16qu", "pkperm", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "result", "=", "(", "__v4sf", ")", "vec_perm", "(", "(", "__v16qu", ")", "temp", ",", "(", "__v16qu", ")", "vzero", ",", "pkperm", ")", ";"], "ground_truth": ["}"], "File": "emmintrin4", "Func": "_mm_cvtpd_ps", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8399, "Length": 60, "Cover_Rate": 0.39215686274509803, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "SIFoldOperands73", "Func": "macToMad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8400, "Length": 30, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumElts", "=", "VecTy", "->", "getVectorNumElements", "(", ")", ";", "auto", "*", "SubVecTy", "=", "VectorType", "::", "get", "(", "VecTy", "->", "getScalarType", "(", ")", ",", "NumElts", "/", "Factor", ")", ";", "if", "(", "NumElts", "%", "Factor", "==", "<NUM_LIT>", "&&", "TLI", "->", "isLegalInterleavedAccessType", "(", "SubVecTy", ",", "DL", ")", ")", "return", "Factor", "*", "TLI", "->", "getNumInterleavedAccesses", "(", "SubVecTy", ",", "DL", ")", ";", "}"], "ground_truth": ["return", "BaseT", "::", "getInterleavedMemoryOpCost", "(", "Opcode", ",", "VecTy", ",", "Factor", ",", "Indices", ",", "Alignment", ",", "AddressSpace", ",", "UseMaskForCond", ",", "UseMaskForGaps", ")", ";"], "File": "ARMTargetTransformInfo (2)1", "Func": "getInterleavedMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8401, "Length": 80, "Cover_Rate": 0.4624277456647399, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Reg", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Reg", ")", ";", "Base", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Base", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Reg", ")", ")", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Reg", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Base", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Offset", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "MipsDisassembler35", "Func": "DecodeMem", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8402, "Length": 88, "Cover_Rate": 0.567741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "DstMI", "=", "TRI", "->", "getMatchingSuperReg", "(", "Reg", ",", "TRI", "->", "getSubRegFromChannel", "(", "TRI", "->", "getHWRegChan", "(", "Reg", ")", ")", ",", "&", "<STR_LIT>", ")", ";", "}", "if", "(", "MO", ".", "isUse", "(", ")", ")", "{", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "SrcMI", "=", "Reg", ";", "else", "SrcMI", "=", "TRI", "->", "getMatchingSuperReg", "(", "Reg", ",", "TRI", "->", "getSubRegFromChannel", "(", "TRI", "->", "getHWRegChan", "(", "Reg", ")", ")", ",", "&", "<STR_LIT>", ")", ";", "}", "}", "if", "(", "(", "DstRegs", ".", "find", "(", "SrcMI", ")", "==", "DstRegs", ".", "end", "(", ")", ")", ")", "{"], "ground_truth": ["DstRegs", ".", "insert", "(", "DstMI", ")", ";"], "File": "R600ControlFlowFinalizer (2)", "Func": "isCompatibleWithClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8403, "Length": 109, "Cover_Rate": 0.4759825327510917, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoopInfo", "(", ")", ";", "isKernelFunc", "=", "F", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "<ISA_LIT>_KERNEL", ";", "visit", "(", "F", ")", ";", "noClobberClones", ".", "clear", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateUniformValues17", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8404, "Length": 41, "Cover_Rate": 0.4823529411764706, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "return", "(", "STy", "->", "getNumElements", "(", ")", "==", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "SmallestElement", ";", "}", "case", "Type", "::", "ArrayTyID", ":", "{", "const", "ArrayType", "*", "ATy", "=", "cast", "<", "const", "ArrayType", ">", "(", "Ty", ")", ";", "return", "getSmallestAddressableSize", "(", "ATy", "->", "getElementType", "(", ")", ",", "GV", ",", "TM", ")", ";", "}", "case", "Type", "::", "FixedVectorTyID", ":", "case", "Type", "::", "ScalableVectorTyID", ":", "{", "const", "VectorType", "*", "PTy", "=", "cast", "<", "const", "VectorType", ">", "(", "Ty", ")", ";", "return", "getSmallestAddressableSize", "(", "PTy", "->", "getElementType", "(", ")", ",", "GV", ",", "TM", ")", ";", "}", "case", "Type", "::", "PointerTyID", ":", "case", "Type", "::", "HalfTyID", ":", "case", "Type", "::", "FloatTyID", ":", "case", "Type", "::", "DoubleTyID", ":", "case", "Type", "::", "IntegerTyID", ":", "{", "const", "DataLayout", "&", "DL", "=", "GV", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";"], "ground_truth": ["return", "DL", ".", "getTypeAllocSize", "(", "const_cast", "<", "Type", "*", ">", "(", "Ty", ")", ")", ";"], "File": "HexagonTargetObjectFile12", "Func": "getSmallestAddressableSize", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8405, "Length": 148, "Cover_Rate": 0.48366013071895425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "call_used_regs", "[", "PIC_OFFSET_TABLE_REGNUM", "]", "=", "<NUM_LIT>", ";", "}", "if", "(", "TARGET_FDPIC", ")", "{", "fixed_regs", "[", "PIC_REG", "]", "=", "<NUM_LIT>", ";", "call_used_regs", "[", "PIC_REG", "]", "=", "<NUM_LIT>", ";", "call_really_used_regs", "[", "PIC_REG", "]", "=", "<NUM_LIT>", ";", "}", "if", "(", "TARGET_HITACHI", "&&", "!", "TARGET_NOMACSAVE", ")", "{", "call_really_used_regs", "[", "MACH_REG", "]", "=", "<NUM_LIT>", ";", "call_really_used_regs", "[", "MACL_REG", "]", "=", "<NUM_LIT>", ";", "}", "if", "(", "TARGET_SHMEDIA", ")", "{", "for", "(", "regno", "=", "FIRST_TARGET_REG", ";", "regno", "<=", "LAST_TARGET_REG", ";", "regno", "++", ")", "if", "(", "!", "fixed_regs", "[", "regno", "]", "&&", "call_really_used_regs", "[", "regno", "]", ")", "SET_HARD_REG_BIT", "(", "reg_class_contents", "[", "SIBCALL_REGS", "]", ",", "regno", ")", ";", "}", "else", "for", "(", "regno", "=", "FIRST_GENERAL_REG", ";", "regno", "<=", "LAST_GENERAL_REG", ";", "regno", "++", ")", "if", "(", "!", "fixed_regs", "[", "regno", "]", "&&", "call_really_used_regs", "[", "regno", "]", ")", "SET_HARD_REG_BIT", "(", "reg_class_contents", "[", "SIBCALL_REGS", "]", ",", "regno", ")", ";"], "ground_truth": ["call_really_used_regs", "[", "FPSCR_MODES_REG", "]", "=", "<NUM_LIT>", ";"], "File": "sh5", "Func": "sh_conditional_register_usage", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8406, "Length": 144, "Cover_Rate": 0.5274725274725275, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqshl_n_u8", "(", "uint8x8_t", "__a", ",", "const", "int", "__b", ")", "{"], "ground_truth": ["return", "__builtin_aarch64_uqshl_nv8qi_uus", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon2_vqshl_n_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8407, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>MCCodeEmitter", "::", "getBaseOffsetValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "RegMO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "ImmMO", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "<NUM_LIT>", ")", ";"], "ground_truth": ["unsigned", "Reg", "=", "getMachineOpValue", "(", "MI", ",", "RegMO", ",", "Fixups", ",", "STI", ")", ";"], "File": "TriCoreMCCodeEmitter", "Func": "getBaseOffsetValue", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8408, "Length": 67, "Cover_Rate": 0.7790697674418605, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCTargetStreamer", "*", "create<ISA_LIT>TargetAsmStreamer", "(", "MCStreamer", "&", "S", ",", "formatted_raw_ostream", "&", "OS", ",", "MCInstPrinter", "*", "InstPrint", ",", "bool", "isVerboseAsm", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>TargetAsmStreamer", "(", "S", ",", "OS", ")", ";"], "File": "SHUXIMCTargetDesc", "Func": "createSHUXITargetAsmStreamer", "Target": "SHUXI", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8409, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetStreamer", "&", "CTS", "=", "static_cast", "<", "<ISA_LIT>TargetStreamer", "&", ">", "(", "*", "OutStreamer", "->", "getTargetStreamer", "(", ")", ")", ";"], "ground_truth": ["if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "isOSBinFormatELF", "(", ")", ")", "CTS", ".", "finishAttributeSection", "(", ")", ";"], "File": "CSKYAsmPrinter1", "Func": "emitEndOfAsmFile", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8410, "Length": 36, "Cover_Rate": 0.7659574468085106, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_EXTERNAL_VISIBILITY", "void", "LLVMInitialize<ISA_LIT>TargetInfo", "(", ")", "{"], "ground_truth": ["llvm", "::", "RegisterTarget", "<", "llvm", "::", "Triple", "::", "mina32", ">", "X", "(", "llvm", "::", "getThe<ISA_LIT>Target", "(", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "MINA32TargetInfo", "Func": "LLVMInitializeMINA32TargetInfo", "Target": "MINA32", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8411, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CodeObjectV3", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "hasCodeObjectV3", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8412, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "unsigned_width", "(", "unsigned", "Width", ",", "uint64_t", "Value", ",", "std", "::", "string", "Description", ",", "const", "MCFixup", "&", "Fixup", ",", "MCContext", "*", "Ctx", "=", "nullptr", ")", "{", "if", "(", "!", "isUIntN", "(", "Width", ",", "Value", ")", ")", "{", "std", "::", "string", "Diagnostic", "=", "<STR_LIT>", "+", "Description", ";", "int64_t", "Max", "=", "maxUIntN", "(", "Width", ")", ";", "Diagnostic", "+=", "<STR_LIT>", "+", "std", "::", "to_string", "(", "Max", ")", "+", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "Ctx", ")", "{"], "File": "AVRAsmBackend", "Func": "unsigned_width", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8413, "Length": 73, "Cover_Rate": 0.7227722772277227, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "amount", "<", "<NUM_LIT>", ")", "amount", "=", "<NUM_LIT>", ";", "if", "(", "(", "unsigned", "int", ")", "amount", ">", "GET_MODE_BITSIZE", "(", "mode", ")", ")", "amount", "=", "GET_MODE_BITSIZE", "(", "mode", ")", ";", "if", "(", "(", "unsigned", "int", ")", "amount", ">", "GET_MODE_BITSIZE", "(", "mode", ")", "/", "(", "unsigned", ")", "<NUM_LIT>", ")", "{", "amount", "=", "GET_MODE_BITSIZE", "(", "mode", ")", "-", "amount", ";", "rotate_type", "=", "(", "rotate_type", "==", "SHIFT_ASHIFT", ")", "?", "SHIFT_LSHIFTRT", ":", "SHIFT_ASHIFT", ";", "}", "if", "(", "(", "mode", "==", "HImode", "&&", "TARGET_H8300", "&&", "amount", ">=", "<NUM_LIT>", ")", "||", "(", "mode", "==", "HImode", "&&", "TARGET_H8300H", "&&", "amount", ">=", "<NUM_LIT>", ")", "||", "(", "mode", "==", "HImode", "&&", "TARGET_H8300S", "&&", "amount", "==", "<NUM_LIT>", ")", "||", "(", "mode", "==", "SImode", "&&", "TARGET_H8300H", "&&", "amount", ">=", "<NUM_LIT>", ")", "||", "(", "mode", "==", "SImode", "&&", "TARGET_H8300S", "&&", "amount", ">=", "<NUM_LIT>", ")", ")", "{", "switch", "(", "mode", ")", "{", "case", "HImode", ":", "insn_buf", "=", "<STR_LIT>", ";", "output_asm_insn", "(", "insn_buf", ",", "operands", ")", ";", "break", ";", "case", "SImode", ":", "insn_buf", "=", "<STR_LIT>", ";", "output_asm_insn", "(", "insn_buf", ",", "operands", ")", ";", "break", ";"], "ground_truth": ["default", ":"], "File": "h83004", "Func": "output_a_rotate", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8414, "Length": 173, "Cover_Rate": 0.4148681055155875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "OS", ")", "{", "if", "(", "!", "AsmPrinter", "::", "PrintAsmOperand", "(", "MI", ",", "OpNo", ",", "ExtraCode", ",", "OS", ")", ")", "return", "false", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "const", "<ISA_LIT>RegisterInfo", "&", "TRI", "=", "*", "MO", ".", "getParent", "(", ")", "->", "getMF", "(", ")", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "MO", "<<", "<STR_LIT>", ";", "return", "true", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "OS", "<<", "MO", ".", "getImm", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "OS", "<<", "MO", ".", "getGlobal", "(", ")", "->", "getName", "(", ")", ";"], "ground_truth": ["break", ";"], "File": "MOSAsmPrinter", "Func": "PrintAsmOperand", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8415, "Length": 139, "Cover_Rate": 0.6847290640394089, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "return", "<STR_LIT>", ";", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "return", "<STR_LIT>", ";", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "return", "<STR_LIT>", ";", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "NVPTXRegisterInfo19", "Func": "getNVPTXRegClassName", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8416, "Length": 52, "Cover_Rate": 0.37410071942446044, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DecodePPRRegisterClass", "(", "Inst", ",", "RegNo", ",", "Addr", ",", "Decoder", ")", ";"], "ground_truth": ["}"], "File": "AArch64Disassembler (2)2", "Func": "DecodePPR_3bRegisterClass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8417, "Length": 13, "Cover_Rate": 0.30952380952380953, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_compress_epi8", "(", "__mmask32", "__A", ",", "__m256i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m256i", ")", "__builtin_ia32_compressqi256_mask", "(", "(", "__v32qi", ")", "__B", ",", "(", "__v32qi", ")", "_mm256_setzero_si256", "(", ")", ",", "(", "__mmask32", ")", "__A", ")", ";"], "File": "avx512vbmi2vlintrin", "Func": "_mm256_maskz_compress_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8418, "Length": 46, "Cover_Rate": 0.9787234042553191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FPS", "(", ")", ":", "MachineFunctionPass", "(", "&", "ID", ")", "{"], "ground_truth": ["}"], "File": "X86FloatingPoint23", "Func": "FPS", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8419, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "i", "=", "<NUM_LIT>", ",", "d", "=", "bdesc_cut", ";", "i", "<", "ARRAY_SIZE", "(", "bdesc_cut", ")", ";", "i", "++", ",", "d", "++", ")", "if", "(", "d", "->", "code", "==", "fcode", ")", "return", "frv_expand_cut_builtin", "(", "d", "->", "icode", ",", "exp", ",", "target", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ",", "d", "=", "bdesc_2argimm", ";", "i", "<", "ARRAY_SIZE", "(", "bdesc_2argimm", ")", ";", "i", "++", ",", "d", "++", ")", "if", "(", "d", "->", "code", "==", "fcode", ")", "return", "frv_expand_binopimm_builtin", "(", "d", "->", "icode", ",", "exp", ",", "target", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ",", "d", "=", "bdesc_void2arg", ";", "i", "<", "ARRAY_SIZE", "(", "bdesc_void2arg", ")", ";", "i", "++", ",", "d", "++", ")", "if", "(", "d", "->", "code", "==", "fcode", ")", "return", "frv_expand_voidbinop_builtin", "(", "d", "->", "icode", ",", "exp", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ",", "d", "=", "bdesc_void3arg", ";", "i", "<", "ARRAY_SIZE", "(", "bdesc_void3arg", ")", ";", "i", "++", ",", "d", "++", ")", "if", "(", "d", "->", "code", "==", "fcode", ")", "return", "frv_expand_voidtriop_builtin", "(", "d", "->", "icode", ",", "exp", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ",", "d", "=", "bdesc_voidacc", ";", "i", "<", "ARRAY_SIZE", "(", "bdesc_voidacc", ")", ";", "i", "++", ",", "d", "++", ")", "if", "(", "d", "->", "code", "==", "fcode", ")", "return", "frv_expand_voidaccop_builtin", "(", "d", "->", "icode", ",", "exp", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ",", "d", "=", "bdesc_int_void2arg", ";", "i", "<", "ARRAY_SIZE", "(", "bdesc_int_void2arg", ")", ";", "i", "++", ",", "d", "++", ")", "if", "(", "d", "->", "code", "==", "fcode", ")", "return", "frv_expand_int_void2arg", "(", "d", "->", "icode", ",", "exp", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ",", "d", "=", "bdesc_prefetches", ";", "i", "<", "ARRAY_SIZE", "(", "bdesc_prefetches", ")", ";", "i", "++", ",", "d", "++", ")", "if", "(", "d", "->", "code", "==", "fcode", ")", "return", "frv_expand_prefetches", "(", "d", "->", "icode", ",", "exp", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ",", "d", "=", "bdesc_loads", ";", "i", "<", "ARRAY_SIZE", "(", "bdesc_loads", ")", ";", "i", "++", ",", "d", "++", ")", "if", "(", "d", "->", "code", "==", "fcode", ")", "return", "frv_expand_load_builtin", "(", "d", "->", "icode", ",", "TYPE_MODE", "(", "TREE_TYPE", "(", "exp", ")", ")", ",", "exp", ",", "target", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ",", "d", "=", "bdesc_stores", ";", "i", "<", "ARRAY_SIZE", "(", "bdesc_stores", ")", ";", "i", "++", ",", "d", "++", ")", "if", "(", "d", "->", "code", "==", "fcode", ")", "return", "frv_expand_store_builtin", "(", "d", "->", "icode", ",", "exp", ")", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "frv3", "Func": "frv_expand_builtin", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 8420, "Length": 387, "Cover_Rate": 0.3661305581835383, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "local_cum", "=", "*", "get_cumulative_args", "(", "cum", ")", ";", "if", "(", "!", "TYPE_NO_NAMED_ARGS_STDARG_P", "(", "TREE_TYPE", "(", "current_function_decl", ")", ")", ")", "riscv_function_arg_advance", "(", "pack_cumulative_args", "(", "&", "local_cum", ")", ",", "arg", ")", ";", "gp_saved", "=", "MAX_ARGS_IN_REGISTERS", "-", "local_cum", ".", "num_gprs", ";", "if", "(", "!", "no_rtl", "&&", "gp_saved", ">", "<NUM_LIT>", ")", "{", "rtx", "ptr", "=", "plus_constant", "(", "Pmode", ",", "virtual_incoming_args_rtx", ",", "REG_PARM_STACK_SPACE", "(", "cfun", "->", "decl", ")", "-", "gp_saved", "*", "UNITS_PER_WORD", ")", ";", "rtx", "mem", "=", "gen_frame_mem", "(", "BLKmode", ",", "ptr", ")", ";", "set_mem_alias_set", "(", "mem", ",", "get_varargs_alias_set", "(", ")", ")", ";", "move_block_from_reg", "(", "local_cum", ".", "num_gprs", "+", "GP_ARG_FIRST", ",", "mem", ",", "gp_saved", ")", ";", "}", "if", "(", "REG_PARM_STACK_SPACE", "(", "cfun", "->", "decl", ")", "==", "<NUM_LIT>", ")", "cfun", "->", "machine", "->", "varargs_size", "=", "gp_saved", "*", "UNITS_PER_WORD", ";"], "ground_truth": ["}"], "File": "riscv1", "Func": "riscv_setup_incoming_varargs", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8421, "Length": 124, "Cover_Rate": 0.8211920529801324, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", "->", "operands", "(", ")", ")", "{", "MCOperand", "MCOp", ";", "if", "(", "lowerOperand", "(", "MO", ",", "MCOp", ")", ")", "OutMI", ".", "addOperand", "(", "MCOp", ")", ";"], "ground_truth": ["}"], "File": "CSKYMCInstLower", "Func": "Lower", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8422, "Length": 34, "Cover_Rate": 0.5483870967741935, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Ty", "->", "getNumElements", "(", ")", "!=", "<NUM_LIT>", "||", "Ty", "->", "getScalarSizeInBits", "(", ")", "!=", "<NUM_LIT>", ")", "return", "nullptr", ";", "Value", "*", "Mask", "=", "I", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "match", "(", "Mask", ",", "m_One", "(", ")", ")", ")", "return", "Builder", ".", "CreateIntrinsic", "(", "<STR_LIT>", ",", "{", "Ty", ",", "Ptr", "->", "getType", "(", ")", "}", ",", "{", "Ptr", ",", "Builder", ".", "getInt32", "(", "Increment", ")", "}", ")", ";"], "File": "MVEGatherScatterLowering", "Func": "tryCreateMaskedGatherBase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8423, "Length": 72, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_permute_pd", "(", "__m512d", "__W", ",", "__mmask8", "__U", ",", "__m512d", "__X", ",", "const", "int", "__C", ")", "{"], "ground_truth": ["return", "(", "__m512d", ")", "__builtin_ia32_vpermilpd512_mask", "(", "(", "__v8df", ")", "__X", ",", "__C", ",", "(", "__v8df", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_permute_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8424, "Length": 53, "Cover_Rate": 0.9814814814814815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcmpeqq_v8hi", "(", "(", "int16x8_t", ")", "__a", ",", "(", "int16x8_t", ")", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve2___arm_vcmpeqq_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8425, "Length": 15, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "!", "DefaultToAll", ")", "{", "if", "(", "Trace", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "n", "=", "BTs", ".", "size", "(", ")", ";", "i", "<", "n", ";", "++", "i", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "BTs", "[", "i", "]", "->", "getNumber", "(", ")", ";", "if", "(", "FallsThrough", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "else", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "}", "Targets", ".", "insert", "(", "BTs", ".", "begin", "(", ")", ",", "BTs", ".", "end", "(", ")", ")", ";", "}", "++", "It", ";", "}", "while", "(", "FallsThrough", "&&", "It", "!=", "End", ")", ";", "typedef", "MachineBasicBlock", "::", "const_succ_iterator", "succ_iterator", ";", "if", "(", "!", "DefaultToAll", ")", "{", "for", "(", "succ_iterator", "I", "=", "B", ".", "succ_begin", "(", ")", ",", "E", "=", "B", ".", "succ_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "MachineBasicBlock", "*", "SB", "=", "*", "I", ";", "if", "(", "SB", "->", "isEHPad", "(", ")", ")", "Targets", ".", "insert", "(", "SB", ")", ";", "}", "if", "(", "FallsThrough", ")", "{", "MachineFunction", "::", "const_iterator", "BIt", "=", "B", ".", "getIterator", "(", ")", ";", "MachineFunction", "::", "const_iterator", "Next", "=", "std", "::", "next", "(", "BIt", ")", ";", "if", "(", "Next", "!=", "MF", ".", "end", "(", ")", ")", "Targets", ".", "insert", "(", "&", "*", "Next", ")", ";", "}", "}", "else", "{", "for", "(", "succ_iterator", "I", "=", "B", ".", "succ_begin", "(", ")", ",", "E", "=", "B", ".", "succ_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Targets", ".", "insert", "(", "*", "I", ")", ";"], "ground_truth": ["}"], "File": "BitTracker1", "Func": "visitBranchesFrom", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8426, "Length": 254, "Cover_Rate": 0.5582417582417583, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "k_Register", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)1", "Func": "isReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8427, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "STI", "=", "&", "static_cast", "<", "const", "<ISA_LIT>Subtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ";", "TII", "=", "STI", "->", "getInstrInfo", "(", ")", ";"], "ground_truth": ["bool", "Modified", "=", "false", ";"], "File": "MipsExpandPseudo10", "Func": "runOnMachineFunction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8428, "Length": 30, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "GlobalValue", "*", "FName", "=", "MF", ".", "getFunction", "(", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "V0", ")", ".", "addGlobalAddress", "(", "FName", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "V1", ")", ".", "addReg", "(", "V0", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "GlobalBaseReg", ")", ".", "addReg", "(", "V1", ")", ".", "addGlobalAddress", "(", "FName", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "Static", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "V0", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "GlobalBaseReg", ")", ".", "addReg", "(", "V0", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}", "else", "{"], "ground_truth": ["MF", ".", "getRegInfo", "(", ")", ".", "addLiveIn", "(", "<STR_LIT>", ")", ";"], "File": "MipsISelDAGToDAG60", "Func": "InitGlobalBaseReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8429, "Length": 186, "Cover_Rate": 0.31958762886597936, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>TTIImpl", "(", "const", "<ISA_LIT>TargetMachine", "*", "TM", ",", "const", "Function", "&", "F", ")", ":", "BaseT", "(", "TM", ",", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ")", ",", "ST", "(", "TM", "->", "getSubtargetImpl", "(", "F", ")", ")", ",", "TLI", "(", "ST", "->", "getTargetLowering", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "DLXTargetTransformInfo", "Func": "DLXTTIImpl", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8430, "Length": 49, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "parseExternFuncCallArgs", "(", "*", "Outs", ",", "Args", ")", ";", "}", "else", "{", "assert", "(", "F", "!=", "nullptr", "&&", "<STR_LIT>", ")", ";", "parseFunctionArgs", "(", "F", ",", "TD", ",", "Args", ")", ";", "}", "unsigned", "RegsLeft", "=", "array_lengthof", "(", "RegList8", ")", ",", "ValNo", "=", "<NUM_LIT>", ";", "bool", "UsesStack", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "pos", "=", "<NUM_LIT>", ",", "e", "=", "Args", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Size", "=", "Args", "[", "i", "]", ";", "MVT", "LocVT", "=", "(", "IsCall", ")", "?", "(", "*", "Outs", ")", "[", "pos", "]", ".", "VT", ":", "(", "*", "Ins", ")", "[", "pos", "]", ".", "VT", ";", "if", "(", "!", "UsesStack", "&&", "(", "Size", "<=", "RegsLeft", ")", ")", "{", "const", "MCPhysReg", "*", "RegList", "=", "(", "LocVT", "==", "<STR_LIT>", ")", "?", "RegList16", ":", "RegList8", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "!=", "Size", ";", "++", "j", ")", "{", "unsigned", "Reg", "=", "CCInfo", ".", "AllocateReg", "(", "ArrayRef", "<", "MCPhysReg", ">", "(", "RegList", ",", "array_lengthof", "(", "RegList8", ")", ")", ")", ";", "CCInfo", ".", "addLoc", "(", "CCValAssign", "::", "getReg", "(", "ValNo", "++", ",", "LocVT", ",", "Reg", ",", "LocVT", ",", "CCValAssign", "::", "Full", ")", ")", ";"], "ground_truth": ["--", "RegsLeft", ";"], "File": "AVRISelLowering6", "Func": "analyzeStandardArguments", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8431, "Length": 198, "Cover_Rate": 0.376425855513308, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "get_cumulative_args", "(", "ca", ")", "->", "regs", "==", "CRIS_MAX_ARGS_IN_REGS", "-", "<NUM_LIT>", "&&", "!", "targetm", ".", "calls", ".", "must_pass_in_stack", "(", "mode", ",", "type", ")", "&&", "CRIS_FUNCTION_ARG_SIZE", "(", "mode", ",", "type", ")", ">", "<NUM_LIT>", "&&", "CRIS_FUNCTION_ARG_SIZE", "(", "mode", ",", "type", ")", "<=", "<NUM_LIT>", ")", "return", "UNITS_PER_WORD", ";", "else", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "cris4", "Func": "cris_arg_partial_bytes", "Target": "cris", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8432, "Length": 51, "Cover_Rate": 0.7391304347826086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "getKill", "(", ")", "&&", "isKillImmutable", "(", ")", ")", "||", "!", "getKill", "(", ")", ";"], "ground_truth": ["}"], "File": "AArch64A57FPLoadBalancing", "Func": "requiresFixup", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8433, "Length": 17, "Cover_Rate": 0.7391304347826086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "getStackSizeSVE", "(", ")", "const", "{"], "ground_truth": ["return", "StackSizeSVE", ";"], "File": "AArch64MachineFunctionInfo1", "Func": "getStackSizeSVE", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8434, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isNEONi16splat", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "(", "Value", ">=", "<NUM_LIT>", "&&", "Value", "<", "<NUM_LIT>", ")", "||", "(", "Value", ">=", "<NUM_LIT>", "&&", "Value", "<=", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isNEONi16splat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8435, "Length": 70, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "ScheduleDAGPostRA", "::", "canAddEdge", "(", "SUnit", "*", "SuccSU", ",", "SUnit", "*", "PredSU", ")", "{"], "ground_truth": ["return", "SuccSU", "==", "&", "ExitSU", "||", "!", "Topo", ".", "IsReachable", "(", "PredSU", ",", "SuccSU", ")", ";"], "File": "PatmosPostRAScheduler", "Func": "canAddEdge", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 8436, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addNEONi32vmovNegOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "unsigned", "Value", "=", "encodeNeonVMOVImmediate", "(", "~", "CE", "->", "getValue", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Value", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser103", "Func": "addNEONi32vmovNegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8437, "Length": 62, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "SecurityCheckCookie", "=", "cast", "<", "Function", ">", "(", "M", ".", "getOrInsertFunction", "(", "<STR_LIT>", ",", "Type", "::", "getVoidTy", "(", "M", ".", "getContext", "(", ")", ")", ",", "Type", "::", "getInt8PtrTy", "(", "M", ".", "getContext", "(", ")", ")", ")", ")", ";"], "ground_truth": ["SecurityCheckCookie", "->", "setCallingConv", "(", "CallingConv", "::", "Win64", ")", ";"], "File": "AArch64ISelLowering131", "Func": "insertSSPDeclarations", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8438, "Length": 48, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "MEM_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "if", "(", "!", "reg_or_0_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "mode", ")", ")", "operands", "[", "<NUM_LIT>", "]", "=", "force_reg", "(", "mode", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["alpha_expand_unaligned_store", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "alpha3", "Func": "alpha_expand_movmisalign", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8439, "Length": 58, "Cover_Rate": 0.3790849673202614, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "Reg", ")", ")", "return", "nullptr", ";", "if", "(", "!", "MRI", "->", "hasOneNonDBGUse", "(", "Reg", ")", ")", "return", "nullptr", ";"], "ground_truth": ["MachineInstr", "&", "DefMI", "=", "*", "MRI", "->", "getVRegDef", "(", "Reg", ")", ";"], "File": "X86CallFrameOptimization", "Func": "canFoldIntoRegPush", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8440, "Length": 38, "Cover_Rate": 0.3064516129032258, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "IsLoad", "||", "isi32Store", "(", "Opcode", ")", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "LoadStoreOpcode", "=", "IsLoad", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "assert", "(", "Regs", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "LoadStoreOpcode", ")", ")", ";", "if", "(", "IsLoad", ")", "{", "MIB", ".", "addReg", "(", "Regs", "[", "<NUM_LIT>", "]", ".", "first", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Regs", "[", "<NUM_LIT>", "]", ".", "first", ",", "RegState", "::", "Define", ")", ";", "}", "else", "{", "MIB", ".", "addReg", "(", "Regs", "[", "<NUM_LIT>", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "<NUM_LIT>", "]", ".", "second", ")", ")", ".", "addReg", "(", "Regs", "[", "<NUM_LIT>", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "<NUM_LIT>", "]", ".", "second", ")", ")", ";", "}"], "ground_truth": ["MIB", ".", "addReg", "(", "Base", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "CreateLoadStoreDouble", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8441, "Length": 156, "Cover_Rate": 0.6782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Darwin<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCRegisterInfo", "&", "MRI", ")", ":", "<ISA_LIT>AsmBackend", "(", "T", ")", ",", "MRI", "(", "MRI", ")", "{"], "ground_truth": ["}"], "File": "AArch64AsmBackend (2)", "Func": "DarwinAArch64AsmBackend", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8442, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "}", "if", "(", "NeedsWinCFI", ")", "{", "auto", "SEH", "=", "std", "::", "next", "(", "MBBI", ")", ";", "if", "(", "<ISA_LIT>InstrInfo", "::", "isSEHInstruction", "(", "*", "SEH", ")", ")", "SEH", "->", "eraseFromParent", "(", ")", ";", "}", "TypeSize", "Scale", "=", "TypeSize", "::", "Fixed", "(", "<NUM_LIT>", ")", ";", "unsigned", "Width", ";", "int64_t", "MinOffset", ",", "MaxOffset", ";", "bool", "Success", "=", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "TII", ")", "->", "getMemOpInfo", "(", "NewOpc", ",", "Scale", ",", "Width", ",", "MinOffset", ",", "MaxOffset", ")", ";", "(", "void", ")", "Success", ";", "assert", "(", "Success", "&&", "<STR_LIT>", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "if", "(", "MBBI", "->", "getOperand", "(", "MBBI", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", "||", "CSStackSizeInc", "<", "MinOffset", "||", "CSStackSizeInc", ">", "MaxOffset", ")", "{", "emitFrameOffset", "(", "MBB", ",", "MBBI", ",", "DL", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "StackOffset", "::", "getFixed", "(", "CSStackSizeInc", ")", ",", "TII", ",", "FrameFlag", ",", "false", ",", "false", ",", "nullptr", ",", "EmitCFI", ",", "StackOffset", "::", "getFixed", "(", "CFAOffset", ")", ")", ";", "return", "std", "::", "prev", "(", "MBBI", ")", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "MIB", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ";", "unsigned", "OpndIdx", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "OpndEnd", "=", "MBBI", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "OpndIdx", "<", "OpndEnd", ";"], "ground_truth": ["++", "OpndIdx", ")", "MIB", ".", "add", "(", "MBBI", "->", "getOperand", "(", "OpndIdx", ")", ")", ";"], "File": "AArch64FrameLowering38", "Func": "convertCalleeSaveRestoreToSPPrePostIncDec", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8443, "Length": 247, "Cover_Rate": 0.37883435582822084, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "IdxVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "Idx", ")", "->", "getZExtValue", "(", ")", ";", "Vec", "=", "Extract128BitVector", "(", "Vec", ",", "IdxVal", ",", "DAG", ",", "dl", ")", ";", "MVT", "EltVT", "=", "VecVT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "ElemsPerChunk", "=", "<NUM_LIT>", "/", "EltVT", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "isPowerOf2_32", "(", "ElemsPerChunk", ")", "&&", "<STR_LIT>", ")", ";", "IdxVal", "&=", "ElemsPerChunk", "-", "<NUM_LIT>", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Vec", ",", "DAG", ".", "getConstant", "(", "IdxVal", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "}", "assert", "(", "VecVT", ".", "is128BitVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "Subtarget", "->", "hasSSE41", "(", ")", ")", "if", "(", "SDValue", "Res", "=", "LowerEXTRACT_VECTOR_ELT_SSE4", "(", "Op", ",", "DAG", ")", ")", "return", "Res", ";", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "Vec", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "isNullConstant", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Vec", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ";", "MVT", "EltVT", "=", "<STR_LIT>", ";", "SDValue", "Extract", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "EltVT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Assert", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "EltVT", ",", "Extract", ",", "DAG", ".", "getValueType", "(", "VT", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Assert", ")", ";", "}"], "ground_truth": ["if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{"], "File": "X86ISelLowering (2)3", "Func": "LowerEXTRACT_VECTOR_ELT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8444, "Length": 291, "Cover_Rate": 0.34560570071258906, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "AddiOpc", "=", "(", "Is64Bit", "&&", "Hi20", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Res", ".", "push_back", "(", "Inst", "(", "AddiOpc", ",", "Lo12", ")", ")", ";", "}", "return", ";", "}", "assert", "(", "Is64Bit", "&&", "<STR_LIT>", ")", ";", "int64_t", "Lo12", "=", "SignExtend64", "<", "<NUM_LIT>", ">", "(", "Val", ")", ";", "int64_t", "Hi52", "=", "(", "Val", "+", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";", "int", "ShiftAmount", "=", "<NUM_LIT>", "+", "findFirstSet", "(", "(", "uint64_t", ")", "Hi52", ")", ";", "Hi52", "=", "SignExtend64", "(", "Hi52", ">>", "(", "ShiftAmount", "-", "<NUM_LIT>", ")", ",", "<NUM_LIT>", "-", "ShiftAmount", ")", ";", "generateInstSeq", "(", "Hi52", ",", "Is64Bit", ",", "Res", ")", ";", "Res", ".", "push_back", "(", "Inst", "(", "<STR_LIT>", ",", "ShiftAmount", ")", ")", ";", "if", "(", "Lo12", ")", "Res", ".", "push_back", "(", "Inst", "(", "<STR_LIT>", ",", "Lo12", ")", ")", ";"], "ground_truth": ["}"], "File": "RISCVMatInt10", "Func": "generateInstSeq", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8445, "Length": 126, "Cover_Rate": 0.5943396226415094, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isNegated", "(", ")", "const", "{", "return", "Negated", ";"], "ground_truth": ["}"], "File": "SNESMCExpr", "Func": "isNegated", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8446, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_min_epu32", "(", "__m128i", "__X", ",", "__m128i", "__Y", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_pminud128", "(", "(", "__v4si", ")", "__X", ",", "(", "__v4si", ")", "__Y", ")", ";"], "File": "smmintrin", "Func": "_mm_min_epu32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8447, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "x", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "UNITS_PER_WORD", ")", ")", ";", "x", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "stack_pointer_rtx", ",", "x", ")", ";"], "ground_truth": ["add_reg_note", "(", "insn", ",", "REG_FRAME_RELATED_EXPR", ",", "x", ")", ";"], "File": "i3864", "Func": "release_scratch_register_on_entry", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8448, "Length": 41, "Cover_Rate": 0.44565217391304346, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RemSize", "<", "LoadSize", ")", "continue", ";", "SDValue", "LoadPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrTy", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "Offset", ",", "PtrTy", ")", ")", ";", "SDValue", "LoadVal", "=", "DAG", ".", "getExtLoad", "(", "<STR_LIT>", ",", "DL", ",", "RegTy", ",", "Chain", ",", "LoadPtr", ",", "MachinePointerInfo", "(", ")", ",", "<STR_LIT>", "(", "LoadSize", "*", "<NUM_LIT>", ")", ",", "false", ",", "false", ",", "Alignment", ")", ";", "MemOpChains", ".", "push_back", "(", "LoadVal", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "Shamt", ";", "if", "(", "isLittle", ")", "Shamt", "=", "TotalSizeLoaded", ";", "else", "Shamt", "=", "(", "RegSize", "-", "(", "TotalSizeLoaded", "+", "LoadSize", ")", ")", "*", "<NUM_LIT>", ";", "SDValue", "Shift", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "RegTy", ",", "LoadVal", ",", "DAG", ".", "getConstant", "(", "Shamt", ",", "<STR_LIT>", ")", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "RegTy", ",", "Val", ",", "Shift", ")", ";", "else", "Val", "=", "Shift", ";", "Offset", "+=", "LoadSize", ";", "TotalSizeLoaded", "+=", "LoadSize", ";", "Alignment", "=", "std", "::", "min", "(", "Alignment", ",", "LoadSize", ")", ";", "}", "unsigned", "ArgReg", "=", "ArgRegs", "[", "ByVal", ".", "FirstIdx", "+", "I", "]", ";"], "ground_truth": ["RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "ArgReg", ",", "Val", ")", ")", ";"], "File": "MipsISelLowering126", "Func": "passByValArg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8449, "Length": 207, "Cover_Rate": 0.30712166172106825, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getABI", "(", ")", ".", "IsCheriPureCap", "(", ")", ";"], "ground_truth": ["}"], "File": "MipsSubtarget37", "Func": "isABI_CheriPureCap", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8450, "Length": 10, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "cost", ",", "alt_cost", ";", "cost", "=", "mips_build_shift", "(", "codes", ",", "value", ")", ";", "alt_cost", "=", "mips_build_lower", "(", "alt_codes", ",", "value", ")", ";", "if", "(", "alt_cost", "<", "cost", ")", "{", "memcpy", "(", "codes", ",", "alt_codes", ",", "alt_cost", "*", "sizeof", "(", "codes", "[", "<NUM_LIT>", "]", ")", ")", ";", "cost", "=", "alt_cost", ";", "}"], "ground_truth": ["return", "cost", ";"], "File": "mips", "Func": "mips_build_integer", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8451, "Length": 56, "Cover_Rate": 0.32558139534883723, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ArchVersion", "=", "<ISA_LIT>1", ";", "ParseSubtargetFeatures", "(", "FS", ",", "CPU", ")", ";", "if", "(", "TT", ".", "find", "(", "<STR_LIT>", ")", "==", "std", "::", "string", "::", "npos", ")", "IsLinux", "=", "false", ";", "if", "(", "TT", ".", "find", "(", "<STR_LIT>", ")", "!=", "std", "::", "string", "::", "npos", "||", "TT", ".", "find", "(", "<STR_LIT>", ")", "!=", "std", "::", "string", "::", "npos", ")", "{", "<ISA_LIT>ABI", "=", "EABI", ";", "IsSingleFloat", "=", "true", ";", "<ISA_LIT>ArchVersion", "=", "<ISA_LIT>2", ";", "HasVFPU", "=", "true", ";", "HasSEInReg", "=", "true", ";", "HasBitCount", "=", "true", ";"], "ground_truth": ["HasSwap", "=", "true", ";"], "File": "MipsSubtarget50", "Func": "MipsSubtarget", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8452, "Length": 87, "Cover_Rate": 0.453125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "RegIdx", ".", "Kind", "&", "RegKind_GPR", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "RegNo", "=", "getRegPair", "(", ")", ";", "AsmParser", ".", "warnIfRegIndexIsAT", "(", "RegNo", ",", "StartLoc", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "RegIdx", ".", "RegInfo", "->", "getRegClass", "(", "AsmParser", ".", "getABI", "(", ")", ".", "AreGprs64bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ".", "getRegister", "(", "RegNo", "++", ")", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "RegIdx", ".", "RegInfo", "->", "getRegClass", "(", "AsmParser", ".", "getABI", "(", ")", ".", "AreGprs64bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ".", "getRegister", "(", "RegNo", ")", ")", ")", ";"], "File": "MipsAsmParser104", "Func": "addRegPairOperands", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8453, "Length": 102, "Cover_Rate": 0.7727272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "m_SCEVNotValid", ";"], "ground_truth": ["}"], "File": "TPCLoopData", "Func": "getSCEVStatus", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8454, "Length": 4, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "FullVT", "->", "getNumElements", "(", ")", "==", "<NUM_LIT>", "*", "HalfVT", "->", "getNumElements", "(", ")", ";", "}", ";", "ArrayRef", "<", "int", ">", "M1", ",", "M2", ";", "Value", "*", "S1Op1", ",", "*", "S2Op1", ";", "if", "(", "!", "match", "(", "Op1", ",", "m_ShuffleVector", "(", "m_Value", "(", "S1Op1", ")", ",", "m_Undef", "(", ")", ",", "m_Mask", "(", "M1", ")", ")", ")", "||", "!", "match", "(", "Op2", ",", "m_ShuffleVector", "(", "m_Value", "(", "S2Op1", ")", ",", "m_Undef", "(", ")", ",", "m_Mask", "(", "M2", ")", ")", ")", ")", "return", "false", ";", "if", "(", "!", "areTypesHalfed", "(", "S1Op1", ",", "Op1", ")", "||", "!", "areTypesHalfed", "(", "S2Op1", ",", "Op2", ")", "||", "!", "extractHalf", "(", "S1Op1", ",", "Op1", ")", "||", "!", "extractHalf", "(", "S2Op1", ",", "Op2", ")", ")", "return", "false", ";", "int", "M1Start", "=", "-", "<NUM_LIT>", ";", "int", "M2Start", "=", "-", "<NUM_LIT>", ";", "int", "NumElements", "=", "cast", "<", "VectorType", ">", "(", "Op1", "->", "getType", "(", ")", ")", "->", "getNumElements", "(", ")", "*", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "!", "ShuffleVectorInst", "::", "isExtractSubvectorMask", "(", "M1", ",", "NumElements", ",", "M1Start", ")", "||", "!", "ShuffleVectorInst", "::", "isExtractSubvectorMask", "(", "M2", ",", "NumElements", ",", "M2Start", ")", "||", "M1Start", "!=", "M2Start", "||", "(", "M1Start", "!=", "<NUM_LIT>", "&&", "M2Start", "!=", "(", "NumElements", "/", "<NUM_LIT>", ")", ")", ")", "return", "false", ";"], "File": "AArch64ISelLowering27", "Func": "areExtractShuffleVectors", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8455, "Length": 200, "Cover_Rate": 0.6097560975609756, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "getMinClassForRegBank", "(", "const", "RegisterBank", "&", "RB", ",", "unsigned", "SizeInBits", ",", "bool", "GetAllRegSet", "=", "false", ")", "{", "unsigned", "RegBankID", "=", "RB", ".", "getID", "(", ")", ";", "if", "(", "RegBankID", "==", "<STR_LIT>", ")", "{", "if", "(", "SizeInBits", "<=", "<NUM_LIT>", ")", "return", "GetAllRegSet", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "if", "(", "SizeInBits", "==", "<NUM_LIT>", ")", "return", "GetAllRegSet", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "}", "if", "(", "RegBankID", "==", "<STR_LIT>", ")", "{", "switch", "(", "SizeInBits", ")", "{", "default", ":", "return", "nullptr", ";", "case", "<NUM_LIT>", ":", "return", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "&", "<STR_LIT>", ";"], "ground_truth": ["case", "<NUM_LIT>", ":"], "File": "AArch64InstructionSelector25", "Func": "getMinClassForRegBank", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8456, "Length": 114, "Cover_Rate": 0.7808219178082192, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CASE", "(", "ImageChannelDataType", ",", "SnormInt8", ")", "CASE", "(", "ImageChannelDataType", ",", "SnormInt16", ")", "CASE", "(", "ImageChannelDataType", ",", "UnormInt8", ")", "CASE", "(", "ImageChannelDataType", ",", "UnormInt16", ")", "CASE", "(", "ImageChannelDataType", ",", "UnormShort565", ")", "CASE", "(", "ImageChannelDataType", ",", "UnormShort555", ")", "CASE", "(", "ImageChannelDataType", ",", "UnormInt101010", ")", "CASE", "(", "ImageChannelDataType", ",", "SignedInt8", ")", "CASE", "(", "ImageChannelDataType", ",", "SignedInt16", ")", "CASE", "(", "ImageChannelDataType", ",", "SignedInt32", ")", "CASE", "(", "ImageChannelDataType", ",", "UnsignedInt8", ")", "CASE", "(", "ImageChannelDataType", ",", "UnsignedInt16", ")", "CASE", "(", "ImageChannelDataType", ",", "UnsigendInt32", ")", "CASE", "(", "ImageChannelDataType", ",", "HalfFloat", ")", "CASE", "(", "ImageChannelDataType", ",", "Float", ")", "CASE", "(", "ImageChannelDataType", ",", "UnormInt24", ")", "CASE", "(", "ImageChannelDataType", ",", "UnormInt101010_2", ")", "break", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SPIRVBaseInfo", "Func": "getImageChannelDataTypeName", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8457, "Length": 111, "Cover_Rate": 0.9024390243902439, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_setzero_di", "(", "void", ")", "{", "return", "__extension__", "(", "__m128i", ")", "(", "__v2di", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";"], "ground_truth": ["}"], "File": "avx512vlintrin4", "Func": "_mm_setzero_di", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8458, "Length": 33, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MachineInstr", "*", "DefMI", "=", "MRI", "->", "getVRegDef", "(", "Require", ".", "getAVLReg", "(", ")", ")", ")", "{", "if", "(", "DefMI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "DefMI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "DefMI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "VSETVLIInfo", "DefInfo", "=", "getInfoForVSETVLI", "(", "*", "DefMI", ")", ";", "if", "(", "DefInfo", ".", "hasSameAVL", "(", "CurInfo", ")", "&&", "DefInfo", ".", "hasSameVTYPE", "(", "CurInfo", ")", ")", "return", "false", ";", "}", "}", "}"], "ground_truth": ["return", "true", ";"], "File": "RISCVInsertVSETVLI", "Func": "needVSETVLI", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8459, "Length": 79, "Cover_Rate": 0.5064102564102564, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "bool", "isValidDecodeLogicalImmediate", "(", "uint64_t", "val", ",", "unsigned", "regSize", ")", "{", "unsigned", "N", "=", "(", "val", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "unsigned", "imms", "=", "val", "&", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "regSize", "==", "<NUM_LIT>", "&&", "N", "!=", "<NUM_LIT>", ")", "return", "false", ";"], "File": "ARM64AddressingModes", "Func": "isValidDecodeLogicalImmediate", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8460, "Length": 43, "Cover_Rate": 0.39814814814814814, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "popStackAfter", "(", "I", ")", ";", "return", ";", "}", "unsigned", "STReg", "=", "getSTReg", "(", "FPRegNo", ")", ";", "unsigned", "OldSlot", "=", "getSlot", "(", "FPRegNo", ")", ";", "unsigned", "TopReg", "=", "Stack", "[", "StackTop", "-", "<NUM_LIT>", "]", ";"], "ground_truth": ["Stack", "[", "OldSlot", "]", "=", "TopReg", ";"], "File": "X86FloatingPoint23", "Func": "freeStackSlotAfter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8461, "Length": 41, "Cover_Rate": 0.3082706766917293, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "BytesAdded", ")", "*", "BytesAdded", "+=", "<NUM_LIT>", ";", "}", "if", "(", "Cond", ".", "empty", "(", ")", "||", "FBB", ")", "{", "BuildMI", "(", "MBB", ",", "MBB", ".", "end", "(", ")", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "Cond", ".", "empty", "(", ")", "?", "TBB", ":", "FBB", ")", ";", "NumInserted", "++", ";", "if", "(", "BytesAdded", ")", "*", "BytesAdded", "+=", "<NUM_LIT>", ";", "}", "return", "NumInserted", ";"], "ground_truth": ["}"], "File": "TeakInstrInfo", "Func": "insertBranch", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8462, "Length": 69, "Cover_Rate": 0.3988439306358382, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "N", ")", ";", "if", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", ")", "{", "if", "(", "LHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isNullConstant", "(", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "LHS", ".", "hasOneUse", "(", ")", ")", "{", "SDValue", "Add", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "OpVT", ",", "RHS", ",", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getSetCC", "(", "DL", ",", "VT", ",", "Add", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "OpVT", ")", ",", "CC", ")", ";", "}", "if", "(", "RHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isNullConstant", "(", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "RHS", ".", "hasOneUse", "(", ")", ")", "{", "SDValue", "Add", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "OpVT", ",", "LHS", ",", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getSetCC", "(", "DL", ",", "VT", ",", "Add", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "OpVT", ")", ",", "CC", ")", ";", "}", "if", "(", "SDValue", "V", "=", "combineVectorSizedSetCCEquality", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "}", "if", "(", "VT", ".", "isVector", "(", ")", "&&", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "&&", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", "||", "<STR_LIT>", "(", "CC", ")", ")", ")", "{", "SDValue", "Op0", "=", "LHS", ";", "SDValue", "Op1", "=", "RHS", ";", "<STR_LIT>", "TmpCC", "=", "CC", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "TmpCC", "=", "<STR_LIT>", "(", "TmpCC", ")", ";", "}", "bool", "IsSEXT0", "=", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "(", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", ";", "bool", "IsVZero1", "=", "<STR_LIT>", "(", "Op1", ".", "getNode", "(", ")", ")", ";", "if", "(", "IsSEXT0", "&&", "IsVZero1", ")", "{", "assert", "(", "VT", "==", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "TmpCC", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ";", "if", "(", "TmpCC", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ";", "if", "(", "TmpCC", "==", "<STR_LIT>", "||", "TmpCC", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNOT", "(", "DL", ",", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "VT", ")", ";", "assert", "(", "(", "TmpCC", "==", "<STR_LIT>", "||", "TmpCC", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "return", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering128", "Func": "combineSetCC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8463, "Length": 418, "Cover_Rate": 0.60932944606414, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "}", ";", "switch", "(", "MF", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "get<ISA_LIT>ArchVersion", "(", ")", ")", "{", "case", "<ISA_LIT>Subtarget", "::", "V4", ":", "case", "<ISA_LIT>Subtarget", "::", "V5", ":", "return", "CalleeSavedRegClassesV3", ";", "}"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", "<STR_LIT>", ")", ";"], "File": "HexagonRegisterInfo48", "Func": "getCalleeSavedRegClasses", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8464, "Length": 74, "Cover_Rate": 0.592, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "char", "*", "const", "specialTypes", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "Type", "*", "Ty", "=", "arg", "->", "getType", "(", ")", ";", "auto", "*", "PTy", "=", "dyn_cast", "<", "PointerType", ">", "(", "Ty", ")", ";"], "ground_truth": ["if", "(", "!", "PTy", ")", "return", "false", ";"], "File": "NVPTXISelLowering19", "Func": "isImageOrSamplerVal", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8465, "Length": 47, "Cover_Rate": 0.40869565217391307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";"], "File": "TeeRISCBaseInfo", "Func": "getTeeRISCRegisterNumbering", "Target": "TeeRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8466, "Length": 144, "Cover_Rate": 0.4897959183673469, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "(", "Subtarget", ".", "hasSSE3", "(", ")", "&&", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", ")", "||", "(", "Subtarget", ".", "hasAVX", "(", ")", "&&", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", ")", ")", "&&", "isHorizontalBinOp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "Subtarget", ",", "IsFadd", ")", ")", "return", "DAG", ".", "getNode", "(", "HorizOpcode", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "LHS", ",", "RHS", ")", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering (2)6", "Func": "combineFaddFsub", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8467, "Length": 77, "Cover_Rate": 0.4301675977653631, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PrivateLabelPrefix", "=", "<STR_LIT>", ";", "InlineAsmStart", "=", "<STR_LIT>", ";", "InlineAsmEnd", "=", "<STR_LIT>", ";", "SunStyleELFSectionSwitchSyntax", "=", "true", ";", "UsesELFSectionDirectiveForBSS", "=", "true", ";", "HasAggressiveSymbolFolding", "=", "true", ";", "COMMDirectiveAlignmentIsInBytes", "=", "false", ";", "HasNoDeadStrip", "=", "true", ";", "SupportsDebugInformation", "=", "true", ";", "UsesCFIForDebug", "=", "true", ";", "DwarfRegNumForCFI", "=", "true", ";", "UseIntegratedAssembler", "=", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUMCAsmInfo18", "Func": "AMDGPUMCAsmInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8468, "Length": 49, "Cover_Rate": 0.3951612903225806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_MODE_CLASS", "(", "mode1", ")", "==", "GET_MODE_CLASS", "(", "mode2", ")", ")", "return", "true", ";", "if", "(", "(", "TARGET_NEON", "&&", "(", "VALID_NEON_DREG_MODE", "(", "mode1", ")", "||", "VALID_NEON_QREG_MODE", "(", "mode1", ")", "||", "VALID_NEON_STRUCT_MODE", "(", "mode1", ")", ")", "&&", "(", "VALID_NEON_DREG_MODE", "(", "mode2", ")", "||", "VALID_NEON_QREG_MODE", "(", "mode2", ")", "||", "VALID_NEON_STRUCT_MODE", "(", "mode2", ")", ")", ")", "||", "(", "TARGET_HAVE_MVE", "&&", "(", "VALID_MVE_MODE", "(", "mode1", ")", "||", "VALID_MVE_STRUCT_MODE", "(", "mode1", ")", ")", "&&", "(", "VALID_MVE_MODE", "(", "mode2", ")", "||", "VALID_MVE_STRUCT_MODE", "(", "mode2", ")", ")", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "arm", "Func": "arm_modes_tieable_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8469, "Length": 90, "Cover_Rate": 0.8910891089108911, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isInlineCompatible", "(", "<ISA_LIT>ModeRegisterDefaults", "CalleeMode", ")", "const", "{", "if", "(", "DX10Clamp", "!=", "CalleeMode", ".", "DX10Clamp", ")", "return", "false", ";", "if", "(", "IEEE", "!=", "CalleeMode", ".", "IEEE", ")", "return", "false", ";"], "ground_truth": ["return", "oneWayCompatible", "(", "FP64FP16InputDenormals", ",", "CalleeMode", ".", "FP64FP16InputDenormals", ")", "&&", "oneWayCompatible", "(", "FP64FP16OutputDenormals", ",", "CalleeMode", ".", "FP64FP16OutputDenormals", ")", "&&", "oneWayCompatible", "(", "FP32InputDenormals", ",", "CalleeMode", ".", "FP32InputDenormals", ")", "&&", "oneWayCompatible", "(", "FP32OutputDenormals", ",", "CalleeMode", ".", "FP32OutputDenormals", ")", ";"], "File": "AMDGPUBaseInfo (2)1", "Func": "isInlineCompatible", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8470, "Length": 67, "Cover_Rate": 0.9852941176470589, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "BB", "->", "getName", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "BB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "MF", ".", "getName", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "MF", ".", "getNumBlockIDs", "(", ")", "<<", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "BBNum", "+", "<NUM_LIT>", ",", "e", "=", "MF", ".", "getNumBlockIDs", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "unsigned", "LogAlign", "=", "MF", ".", "getBlockNumbered", "(", "i", ")", "->", "getAlignment", "(", ")", ";", "unsigned", "Offset", "=", "BBInfo", "[", "i", "-", "<NUM_LIT>", "]", ".", "postOffset", "(", "LogAlign", ")", ";", "unsigned", "KnownBits", "=", "BBInfo", "[", "i", "-", "<NUM_LIT>", "]", ".", "postKnownBits", "(", "LogAlign", ")", ";", "if", "(", "i", ">", "BBNum", "+", "<NUM_LIT>", "&&", "BBInfo", "[", "i", "]", ".", "Offset", "==", "Offset", "&&", "BBInfo", "[", "i", "]", ".", "KnownBits", "==", "KnownBits", ")", "break", ";", "BBInfo", "[", "i", "]", ".", "Offset", "=", "Offset", ";", "BBInfo", "[", "i", "]", ".", "KnownBits", "=", "KnownBits", ";"], "ground_truth": ["}"], "File": "ARMBasicBlockInfo", "Func": "adjustBBOffsetsAfter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8471, "Length": 165, "Cover_Rate": 0.8291457286432161, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ImmToIdxMap", "[", "<STR_LIT>", "]", "=", "<STR_LIT>", ";", "ImmToIdxMap", "[", "<STR_LIT>", "]", "=", "<STR_LIT>", ";", "ImmToIdxMap", "[", "<STR_LIT>", "]", "=", "<STR_LIT>", ";", "ImmToIdxMap", "[", "<STR_LIT>", "]", "=", "<STR_LIT>", ";", "ImmToIdxMap", "[", "<STR_LIT>", "]", "=", "<STR_LIT>", ";", "ImmToIdxMap", "[", "<STR_LIT>", "]", "=", "<STR_LIT>", ";", "ImmToIdxMap", "[", "<STR_LIT>", "]", "=", "<STR_LIT>", ";", "ImmToIdxMap", "[", "<STR_LIT>", "]", "=", "<STR_LIT>", ";", "ImmToIdxMap", "[", "<STR_LIT>", "]", "=", "<STR_LIT>", ";", "ImmToIdxMap", "[", "<STR_LIT>", "]", "=", "<STR_LIT>", ";", "ImmToIdxMap", "[", "<STR_LIT>", "]", "=", "<STR_LIT>", ";", "ImmToIdxMap", "[", "<STR_LIT>", "]", "=", "<STR_LIT>", ";", "ImmToIdxMap", "[", "<STR_LIT>", "]", "=", "<STR_LIT>", ";", "ImmToIdxMap", "[", "<STR_LIT>", "]", "=", "<STR_LIT>", ";", "ImmToIdxMap", "[", "<STR_LIT>", "]", "=", "<STR_LIT>", ";", "ImmToIdxMap", "[", "<STR_LIT>", "]", "=", "<STR_LIT>", ";", "ImmToIdxMap", "[", "<STR_LIT>", "]", "=", "<STR_LIT>", ";", "ImmToIdxMap", "[", "<STR_LIT>", "]", "=", "<STR_LIT>", ";", "ImmToIdxMap", "[", "<STR_LIT>", "]", "=", "<STR_LIT>", ";", "ImmToIdxMap", "[", "<STR_LIT>", "]", "=", "<STR_LIT>", ";", "ImmToIdxMap", "[", "<STR_LIT>", "]", "=", "<STR_LIT>", ";", "ImmToIdxMap", "[", "<STR_LIT>", "]", "=", "<STR_LIT>", ";", "ImmToIdxMap", "[", "<STR_LIT>", "]", "=", "<STR_LIT>", ";", "ImmToIdxMap", "[", "<STR_LIT>", "]", "=", "<STR_LIT>", ";", "ImmToIdxMap", "[", "<STR_LIT>", "]", "=", "<STR_LIT>", ";", "ImmToIdxMap", "[", "<STR_LIT>", "]", "=", "<STR_LIT>", ";", "ImmToIdxMap", "[", "<STR_LIT>", "]", "=", "<STR_LIT>", ";", "ImmToIdxMap", "[", "<STR_LIT>", "]", "=", "<STR_LIT>", ";", "ImmToIdxMap", "[", "<STR_LIT>", "]", "=", "<STR_LIT>", ";", "ImmToIdxMap", "[", "<STR_LIT>", "]", "=", "<STR_LIT>", ";", "ImmToIdxMap", "[", "<STR_LIT>", "]", "=", "<STR_LIT>", ";", "ImmToIdxMap", "[", "<STR_LIT>", "]", "=", "<STR_LIT>", ";", "ImmToIdxMap", "[", "<STR_LIT>", "]", "=", "<STR_LIT>", ";", "ImmToIdxMap", "[", "<STR_LIT>", "]", "=", "<STR_LIT>", ";", "ImmToIdxMap", "[", "<STR_LIT>", "]", "=", "<STR_LIT>", ";", "ImmToIdxMap", "[", "<STR_LIT>", "]", "=", "<STR_LIT>", ";", "ImmToIdxMap", "[", "<STR_LIT>", "]", "=", "<STR_LIT>", ";", "ImmToIdxMap", "[", "<STR_LIT>", "]", "=", "<STR_LIT>", ";", "ImmToIdxMap", "[", "<STR_LIT>", "]", "=", "<STR_LIT>", ";", "ImmToIdxMap", "[", "<STR_LIT>", "]", "=", "<STR_LIT>", ";"], "ground_truth": ["ImmToIdxMap", "[", "<STR_LIT>", "]", "=", "<STR_LIT>", ";"], "File": "PPCRegisterInfo (2)3", "Func": "PPCRegisterInfo", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8472, "Length": 287, "Cover_Rate": 0.3352803738317757, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vtst_p64", "(", "poly64x1_t", "a", ",", "poly64x1_t", "b", ")", "{"], "ground_truth": ["return", "(", "uint64x1_t", ")", "(", "(", "a", "&", "b", ")", "!=", "__AARCH64_INT64_C", "(", "<NUM_LIT>", ")", ")", ";"], "File": "arm", "Func": "neon4_vtst_p64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8473, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MIRBuilder", ".", "buildInstr", "(", "<STR_LIT>", ")", ".", "addDef", "(", "Reg", ")", ".", "addImm", "(", "SC", ")", ".", "addUse", "(", "get<ISA_LIT>TypeID", "(", "ElemType", ")", ")", ";"], "ground_truth": ["}"], "File": "SPIRVGlobalRegistry1", "Func": "getOpTypePointer", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8474, "Length": 27, "Cover_Rate": 0.39705882352941174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "(", "producer", ".", "the_slotID", "==", "e_issue_slot_load", ")", "&&", "(", "(", "producer", ".", "the_opCode", "==", "<NUM_LIT>", ")", "||", "(", "producer", ".", "the_opCode", "==", "<NUM_LIT>", ")", ")", "&&", "(", "producer_is2xLookupAddSub", "==", "<NUM_LIT>", ")", ")", "latency", "=", "latency", "+", "<NUM_LIT>", ";", "if", "(", "tpc_generation", ">", "<NUM_LIT>", ")", "{", "bool", "consumer_is_fma_accumulator", "=", "(", "(", "(", "consumer", ".", "the_opCode", "==", "OP_MAC", ")", "||", "(", "consumer", ".", "the_opCode", "==", "OP_MADD", ")", ")", "&&", "consumer", ".", "the_operandID", "==", "e_src_c", "&&", "consumer", ".", "the_isOpTypeFloat", "==", "<NUM_LIT>", ")", "||", "(", "(", "consumer", ".", "the_opCode", "==", "OP_ADD", "||", "consumer", ".", "the_opCode", "==", "OP_SUB", ")", "&&", "(", "consumer", ".", "the_isFp16", "==", "true", "||", "consumer", ".", "the_isFp8", "==", "true", "||", "consumer", ".", "the_is2xLookupAddSub", "==", "true", ")", "&&", "consumer", ".", "the_operandID", "==", "e_src_a", ")", ";", "bool", "producer_is_fma_accumulator", "=", "(", "(", "(", "(", "producer", ".", "the_opCode", "==", "OP_MAC", ")", "||", "(", "producer", ".", "the_opCode", "==", "OP_MADD", ")", "||", "(", "producer", ".", "the_opCode", "==", "OP_MUL", ")", ")", "&&", "producer", ".", "the_isOpTypeFloat", "==", "<NUM_LIT>", ")", "||", "(", "(", "producer", ".", "the_opCode", "==", "OP_ADD", "||", "producer", ".", "the_opCode", "==", "OP_SUB", ")", "&&", "(", "producer", ".", "the_isFp16", "==", "true", "||", "producer", ".", "the_isFp8", "==", "true", "||", "producer", ".", "the_is2xLookupAddSub", "==", "true", ")", ")", ")", "&&", "producer", ".", "the_operandID", "==", "e_dst", ";", "if", "(", "consumer_is_fma_accumulator", ")", "{", "if", "(", "!", "producer_is_fma_accumulator", "&&", "(", "(", "(", "producer", ".", "the_slotID", "==", "ISSUE_SLOT_ID_VPU", ")", "&&", "(", "producer", ".", "the_opCode", "==", "OP_SHUFFLE", "||", "producer", ".", "the_opCode", "==", "OP_PACK", "||", "producer", ".", "the_opCode", "==", "OP_UNPACK", "||", "producer", ".", "the_opCode", "==", "OP_MOV_GROUP", "||", "producer", ".", "the_opCode", "==", "OP_MOV_DUAL_GROUP", "||", "producer", ".", "the_opCode", "==", "OP_MSAC", ")", ")", "||", "(", "(", "producer", ".", "the_slotID", "==", "ISSUE_SLOT_ID_SPU", ")", "&&", "(", "producer", ".", "the_opCode", "==", "OP_UDIV_4STEP", "||", "(", "producer", ".", "the_opCode", "==", "OP_MOV_IRF_DIM", "&&", "producer", ".", "the_is2SrfDst", "==", "true", ")", ")", "&&", "(", "consumer", ".", "the_slotID", "==", "ISSUE_SLOT_ID_SPU", ")", ")", ")", ")", "{", "latency", "=", "latency", "+", "<NUM_LIT>", ";", "}", "if", "(", "producer_is_fma_accumulator", "&&", "consumer_is_fma_accumulator", "&&", "latency", "==", "<NUM_LIT>", ")", "{", "bool", "SPUSlot", "=", "(", "consumer", ".", "the_slotID", "==", "ISSUE_SLOT_ID_SPU", ")", ";", "bool", "VPUSlotSameIdxDst", "=", "(", "(", "consumer", ".", "the_slotID", "==", "ISSUE_SLOT_ID_VPU", ")", "&&", "(", "consumer_idxDst0", "==", "producer_idxDst0", ")", ")", ";", "bool", "atLeastOneAcc", "=", "(", "consumer_isAccFp32", "==", "<NUM_LIT>", "||", "producer_isAccFp32", "==", "<NUM_LIT>", ")", ";", "bool", "isSameLaneBypass", "=", "(", "SPUSlot", "||", "VPUSlotSameIdxDst", "||", "!", "(", "atLeastOneAcc", ")", ")", ";", "if", "(", "(", "producer_isAccFp32", "==", "consumer_isAccFp32", ")", "&&", "isSameLaneBypass", "&&", "(", "producer", ".", "the_isFp16", "==", "consumer", ".", "the_isFp16", ")", ")", "latency", "=", "<NUM_LIT>", ";", "else", "{", "latency", "=", "<NUM_LIT>", ";", "}", "}", "}", "}", "if", "(", "tpc_generation", ">", "<NUM_LIT>", ")", "{", "producer", ".", "the_isAccFp32", "=", "producer_isAccFp32", ";", "consumer", ".", "the_isAccFp32", "=", "consumer_isAccFp32", ";", "producer", ".", "the_idxDst0", "=", "producer_idxDst0", ";", "consumer", ".", "the_idxDst0", "=", "consumer_idxDst0", ";", "producer", ".", "the_is2xLookupAddSub", "=", "producer_is2xLookupAddSub", ";", "}", "if", "(", "DEBUG_LATNECIES", ")", "{"], "ground_truth": ["std", "::", "stringstream", "ss", ";"], "File": "latencies", "Func": "calculateLatency", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8475, "Length": 464, "Cover_Rate": 0.4225865209471767, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVMContext", "&", "C", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "C", ".", "emitError", "(", "<STR_LIT>", "+", "Err", ")", ";", "MI", "->", "print", "(", "errs", "(", ")", ")", ";", "}", "if", "(", "MI", "->", "isBundle", "(", ")", ")", "{", "const", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "++", "MI", "->", "getIterator", "(", ")", ";", "while", "(", "I", "!=", "MBB", "->", "instr_end", "(", ")", "&&", "I", "->", "isInsideBundle", "(", ")", ")", "{", "EmitInstruction", "(", "&", "*", "I", ")", ";", "++", "I", ";", "}", "}", "else", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "{", "SmallVector", "<", "char", ",", "<NUM_LIT>", ">", "BBStr", ";", "raw_svector_ostream", "Str", "(", "BBStr", ")", ";", "const", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "const", "MCSymbolRefExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "MBB", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ";", "Expr", "->", "print", "(", "Str", ",", "MAI", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "Twine", "(", "<STR_LIT>", ")", "+", "BBStr", ")", ";", "}", "return", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", ")", ";", "return", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", ")", ";", "return", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", ")", ";", "return", ";", "}", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "lower", "(", "MI", ",", "TmpInst", ")", ";"], "ground_truth": ["EmitToStreamer", "(", "*", "OutStreamer", ",", "TmpInst", ")", ";"], "File": "AMDGPUMCInstLower8", "Func": "EmitInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8476, "Length": 296, "Cover_Rate": 0.41631504922644164, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "FK_PCRel_1", ":", "case", "FK_Data_1", ":", "return", "<NUM_LIT>", ";", "case", "FK_PCRel_2", ":", "case", "FK_Data_2", ":", "return", "<NUM_LIT>", ";", "case", "FK_PCRel_4", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "FK_Data_4", ":", "return", "<NUM_LIT>", ";"], "File": "X86MachObjectWriter (2)", "Func": "getFixupKindLog2Size", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8477, "Length": 36, "Cover_Rate": 0.5142857142857142, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MBB", ".", "empty", "(", ")", ")", "return", "false", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "prior", "(", "MBB", ".", "end", "(", ")", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "{", "MachineInstr", "*", "PrevMI", "=", "prior", "(", "MBBI", ")", ";", "if", "(", "PrevMI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "PrevMI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "MachineOperand", "&", "MO", "=", "PrevMI", "->", "getOperand", "(", "PrevMI", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "if", "(", "MO", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "unsigned", "NewOpc", "=", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "PrevMI", "->", "setDesc", "(", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "MO", ".", "setReg", "(", "<STR_LIT>", ")", ";", "MBB", ".", "erase", "(", "MBBI", ")", ";", "return", "true", ";", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMLoadStoreOptimizer34", "Func": "MergeReturnIntoLDM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8478, "Length": 155, "Cover_Rate": 0.8516483516483516, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "dest", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "ptr", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "incr", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "AtomicOrdering", "Ord", "=", "static_cast", "<", "AtomicOrdering", ">", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "bool", "isThumb2", "=", "Subtarget", "->", "isThumb2", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "BB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "if", "(", "isThumb2", ")", "{", "MRI", ".", "constrainRegClass", "(", "dest", ",", "&", "<STR_LIT>", ")", ";", "MRI", ".", "constrainRegClass", "(", "ptr", ",", "&", "<STR_LIT>", ")", ";", "MRI", ".", "constrainRegClass", "(", "incr", ",", "&", "<STR_LIT>", ")", ";", "}", "unsigned", "ldrOpc", ",", "strOpc", ";", "getExclusiveOperation", "(", "Size", ",", "Ord", ",", "isThumb2", ",", "ldrOpc", ",", "strOpc", ")", ";", "MachineBasicBlock", "*", "loopMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loopMBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "isThumb2", "?", "(", "const", "TargetRegisterClass", "*", ")", "&", "<STR_LIT>", ":", "(", "const", "TargetRegisterClass", "*", ")", "&", "<STR_LIT>", ";", "unsigned", "scratch", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "unsigned", "scratch2", "=", "(", "!", "BinOpcode", ")", "?", "incr", ":", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "BB", "=", "loopMBB", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ldrOpc", ")", ",", "dest", ")", ".", "addReg", "(", "ptr", ")", ";", "if", "(", "ldrOpc", "==", "<STR_LIT>", ")", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "if", "(", "BinOpcode", ")", "{", "if", "(", "BinOpcode", "==", "<STR_LIT>", "||", "BinOpcode", "==", "<STR_LIT>", ")", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "scratch2", ")", ".", "addReg", "(", "incr", ")", ".", "addReg", "(", "dest", ")", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "else", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "scratch2", ")", ".", "addReg", "(", "dest", ")", ".", "addReg", "(", "incr", ")", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "}", "MIB", "=", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "strOpc", ")", ",", "scratch", ")", ".", "addReg", "(", "scratch2", ")", ".", "addReg", "(", "ptr", ")", ";", "if", "(", "strOpc", "==", "<STR_LIT>", ")", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addReg", "(", "scratch", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "loopMBB", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";"], "File": "ARMISelLowering126", "Func": "EmitAtomicBinary", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8479, "Length": 524, "Cover_Rate": 0.808641975308642, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>BaseRegisterInfo", "::", "canRealignStack", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "const", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";"], "ground_truth": ["if", "(", "!", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "RealignStack", ")", "return", "false", ";"], "File": "ARMBaseRegisterInfo55", "Func": "canRealignStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8480, "Length": 65, "Cover_Rate": 0.5508474576271186, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Phi", "->", "hasOneUse", "(", ")", ")", "return", "false", ";"], "ground_truth": ["Instruction", "*", "U", "=", "cast", "<", "Instruction", ">", "(", "*", "Phi", "->", "user_begin", "(", ")", ")", ";"], "File": "X86PartialReduction", "Func": "isReachableFromPHI", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8481, "Length": 29, "Cover_Rate": 0.31521739130434784, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "avr_operand_rtx_cost", "(", "rtx", "x", ",", "machine_mode", "mode", ",", "enum", "rtx_code", "outer", ",", "int", "opno", ",", "bool", "speed", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "x", ")", ";", "int", "total", ";"], "ground_truth": ["switch", "(", "code", ")", "{"], "File": "avr4", "Func": "avr_operand_rtx_cost", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8482, "Length": 38, "Cover_Rate": 0.40425531914893614, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_loadu_pd", "(", "double", "const", "*", "__P", ")", "{", "return", "(", "vec_vsx_ld", "(", "<NUM_LIT>", ",", "__P", ")", ")", ";"], "ground_truth": ["}"], "File": "emmintrin", "Func": "_mm_loadu_pd", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8483, "Length": 32, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MemShufDisabled", "=", "val", ";"], "ground_truth": ["}"], "File": "HexagonVLIWPacketizer", "Func": "setmemShufDisabled", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8484, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "decl", "&&", "const_call_insn_operand", "(", "XEXP", "(", "DECL_RTL", "(", "decl", ")", ",", "<NUM_LIT>", ")", ",", "VOIDmode", ")", "&&", "mips_call_may_need_jalx_p", "(", "decl", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "decl", "&&", "TARGET_CALL_SAVED_GP", "&&", "!", "TARGET_ABICALLS_PIC0", "&&", "!", "targetm", ".", "binds_local_p", "(", "decl", ")", ")", "return", "false", ";"], "File": "mips", "Func": "mips_function_ok_for_sibcall", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8485, "Length": 47, "Cover_Rate": 0.5595238095238095, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "makeArrayRef", "(", "<STR_LIT>", ".", "begin", "(", ")", ",", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", ")", ";"], "ground_truth": ["}"], "File": "SIFrameLowering11", "Func": "getAllSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8486, "Length": 18, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ",", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "N0", ")", ",", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "N1", ")", ")", ")", ";", "}", "if", "(", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "SDValue", "R", "=", "combineCompareEqual", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ")", "return", "R", ";", "if", "(", "SDValue", "FPLogic", "=", "convertIntLogicToFPLogic", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "FPLogic", ";", "if", "(", "SDValue", "R", "=", "combineLogicBlendIntoPBLENDV", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "R", ";", "if", "(", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "bool", "OptForSize", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ".", "optForSize", "(", ")", ";", "if", "(", "!", "OptForSize", "&&", "Subtarget", ".", "isSHLDSlow", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "std", "::", "swap", "(", "N0", ",", "N1", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "N1", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "N0", ".", "hasOneUse", "(", ")", "||", "!", "N1", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "ShAmt0", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ShAmt0", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "ShAmt1", "=", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ShAmt1", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "ShAmt0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "ShAmt0", "=", "ShAmt0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ShAmt1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "ShAmt1", "=", "ShAmt1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["SDLoc", "DL", "(", "N", ")", ";"], "File": "X86ISelLowering", "Func": "combineOr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8487, "Length": 324, "Cover_Rate": 0.3282674772036474, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "child_iterator", "preds_end", "(", ")", "{"], "ground_truth": ["return", "preds", ".", "end", "(", ")", ";"], "File": "SPScope", "Func": "preds_end", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 8488, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqrdmlahh_s16", "(", "int16_t", "__a", ",", "int16_t", "__b", ",", "int16_t", "__c", ")", "{", "return", "(", "int16_t", ")", "__builtin_aarch64_sqrdmlahhi", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon3_vqrdmlahh_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8489, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrsra_n_s16", "(", "int16x4_t", "__a", ",", "int16x4_t", "__b", ",", "const", "int", "__c", ")", "{"], "ground_truth": ["return", "(", "int16x4_t", ")", "__builtin_neon_vrsras_nv4hi", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "File": "arm", "Func": "neon_vrsra_n_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8490, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>TargetLowering", "::", "getNumRegistersForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ")", "const", "{"], "ground_truth": ["if", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasStdExtF", "(", ")", "&&", "!", "Subtarget", ".", "hasStdExtZfh", "(", ")", ")", "return", "<NUM_LIT>", ";"], "File": "RISCVISelLowering1", "Func": "getNumRegistersForCallingConv", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8491, "Length": 41, "Cover_Rate": 0.7321428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "ADDu", "=", "STI", ".", "isABI_N64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "ADDiu", "=", "STI", ".", "isABI_N64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "Amount", "==", "<NUM_LIT>", ")", "return", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Amount", ")", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ADDiu", ")", ",", "SP", ")", ".", "addReg", "(", "SP", ")", ".", "addImm", "(", "Amount", ")", ";", "else", "{", "unsigned", "Reg", "=", "loadImmediate", "(", "Amount", ",", "MBB", ",", "I", ",", "DL", ",", "nullptr", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ADDu", ")", ",", "SP", ")", ".", "addReg", "(", "SP", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ";", "}"], "ground_truth": ["}"], "File": "MipsSEInstrInfo49", "Func": "adjustStackPtr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8492, "Length": 120, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m64", ")", "__builtin_ia32_pmaddwd", "(", "(", "__v4hi", ")", "__m1", ",", "(", "__v4hi", ")", "__m2", ")", ";"], "ground_truth": ["}"], "File": "mmintrin", "Func": "_mm_madd_pi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8493, "Length": 18, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assemble_align", "(", "POINTER_SIZE", ")", ";", "if", "(", "TARGET_FDPIC", ")", "{", "int", "ok", "=", "frv_assemble_integer", "(", "symbol", ",", "POINTER_SIZE", "/", "BITS_PER_UNIT", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "ok", ")", ";"], "ground_truth": ["return", ";"], "File": "frv2", "Func": "frv_asm_out_constructor", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 8494, "Length": 31, "Cover_Rate": 0.5535714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SDValue", "Val", "=", "performUADDVCombine", "(", "N", ",", "DAG", ")", ")", "return", "Val", ";", "return", "performAddSubLongCombine", "(", "N", ",", "DCI", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering10", "Func": "performAddSubCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8495, "Length": 26, "Cover_Rate": 0.5777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "STI", ".", "getInstrInfo", "(", ")", "->", "verifyInstruction", "(", "MI", ",", "Err", ")", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "Err", "<<", "<STR_LIT>", ";", "MI", "->", "dump", "(", ")", ";", "}", "if", "(", "MI", "->", "isBundle", "(", ")", ")", "{", "const", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "MI", ";", "++", "I", ";", "while", "(", "I", "!=", "MBB", "->", "end", "(", ")", "&&", "I", "->", "isInsideBundle", "(", ")", ")", "{", "EmitInstruction", "(", "I", ")", ";", "++", "I", ";", "}", "}", "else", "{", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "lower", "(", "MI", ",", "TmpInst", ")", ";", "EmitToStreamer", "(", "OutStreamer", ",", "TmpInst", ")", ";", "if", "(", "STI", ".", "dumpCode", "(", ")", ")", "{", "DisasmLines", ".", "resize", "(", "DisasmLines", ".", "size", "(", ")", "+", "<NUM_LIT>", ")", ";", "std", "::", "string", "&", "DisasmLine", "=", "DisasmLines", ".", "back", "(", ")", ";", "raw_string_ostream", "DisasmStream", "(", "DisasmLine", ")", ";", "AMDGPUInstPrinter", "InstPrinter", "(", "*", "TM", ".", "getMCAsmInfo", "(", ")", ",", "*", "MF", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ",", "*", "MF", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "InstPrinter", ".", "printInst", "(", "&", "TmpInst", ",", "DisasmStream", ",", "StringRef", "(", ")", ",", "MF", "->", "getSubtarget", "(", ")", ")", ";", "SmallVector", "<", "MCFixup", ",", "<NUM_LIT>", ">", "Fixups", ";", "SmallVector", "<", "char", ",", "<NUM_LIT>", ">", "CodeBytes", ";", "raw_svector_ostream", "CodeStream", "(", "CodeBytes", ")", ";", "MCObjectStreamer", "&", "ObjStreamer", "=", "(", "MCObjectStreamer", "&", ")", "OutStreamer", ";", "MCCodeEmitter", "&", "InstEmitter", "=", "ObjStreamer", ".", "getAssembler", "(", ")", ".", "getEmitter", "(", ")", ";", "InstEmitter", ".", "EncodeInstruction", "(", "TmpInst", ",", "CodeStream", ",", "Fixups", ",", "MF", "->", "getSubtarget", "<", "MCSubtargetInfo", ">", "(", ")", ")", ";"], "ground_truth": ["CodeStream", ".", "flush", "(", ")", ";"], "File": "AMDGPUMCInstLower42", "Func": "EmitInstruction", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8496, "Length": 277, "Cover_Rate": 0.6533018867924528, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_move_insn", "(", "reg_rtx", ",", "mem_rtx", ")", ";", "}", "if", "(", "frame_pointer_needed", ")", "emit_insn", "(", "gen_movsi", "(", "stack_pointer_rtx", ",", "hard_frame_pointer_rtx", ")", ")", ";", "save_restore_insns", "(", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_blockage", "(", ")", ")", ";", "emit_insn", "(", "gen_addsi3", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "fsiz_rtx", ")", ")", ";", "}", "if", "(", "crtl", "->", "calls_eh_return", ")", "emit_insn", "(", "gen_addsi3", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "gen_raw_REG", "(", "SImode", ",", "MB_EH_STACKADJ_REGNUM", ")", ")", ")", ";", "emit_jump_insn", "(", "gen_return_internal", "(", "gen_rtx_REG", "(", "Pmode", ",", "GP_REG_FIRST", "+", "MB_ABI_SUB_RETURN_ADDR_REGNUM", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "microblaze", "Func": "microblaze_expand_epilogue", "Target": "microblaze", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8497, "Length": 86, "Cover_Rate": 0.450261780104712, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcmlaq_rot270_lane_f32", "(", "float32x4_t", "__r", ",", "float32x4_t", "__a", ",", "float32x2_t", "__b", ",", "const", "int", "__index", ")", "{"], "ground_truth": ["return", "__builtin_neon_vcmlaq_lane270v4sf", "(", "__r", ",", "__a", ",", "__b", ",", "__index", ")", ";"], "File": "arm", "Func": "neon_vcmlaq_rot270_lane_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8498, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>LDCleanup", "(", "const", "<ISA_LIT>TargetMachine", "&", "tm", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "TII", "(", "nullptr", ")", ",", "MF", "(", "nullptr", ")", "{"], "ground_truth": ["}"], "File": "SystemZLDCleanup (2)1", "Func": "SystemZLDCleanup", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8499, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_fmul_pch", "(", "__m256h", "__A", ",", "__m256h", "__B", ")", "{"], "ground_truth": ["return", "(", "__m256h", ")", "__builtin_ia32_vfmulcph256", "(", "(", "__v16hf", ")", "__A", ",", "(", "__v16hf", ")", "__B", ")", ";"], "File": "avx512fp16vlintrin", "Func": "_mm256_fmul_pch", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8500, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "MF", ",", "RVLocs", ",", "Context", ")", ";"], "ground_truth": ["return", "CCInfo", ".", "CheckReturn", "(", "Outs", ",", "CCAssignFnForReturn", "(", "CallConv", ",", "isVarArg", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "CanLowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8501, "Length": 37, "Cover_Rate": 0.5211267605633803, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "getEndLoc", "(", ")", "const", "override", "{"], "ground_truth": ["return", "EndLoc", ";"], "File": "BPFAsmParser", "Func": "getEndLoc", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8502, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "get<ISA_LIT>ArchVersion", "(", ")", ">=", "V62", ";"], "ground_truth": ["}"], "File": "HexagonSubtarget10", "Func": "hasV62TOps", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8503, "Length": 8, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>LoadStoreOptimizer", "::", "getNewOpcode", "(", "const", "CombineInfo", "&", "CI", ")", "{", "const", "unsigned", "Width", "=", "CI", ".", "Width0", "+", "CI", ".", "Width1", ";", "switch", "(", "CI", ".", "InstClass", ")", "{", "default", ":", "return", "<STR_LIT>", "(", "CI", ".", "InstClass", ",", "Width", ")", ";", "case", "UNKNOWN", ":"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "SILoadStoreOptimizer", "Func": "getNewOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8504, "Length": 50, "Cover_Rate": 0.5952380952380952, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "UnitInfos", "[", "U", "]", ".", "Reg", "!=", "<NUM_LIT>", ")", "continue", ";", "MCRegUnitRootIterator", "R", "(", "U", ",", "&", "TRI", ")", ";", "assert", "(", "R", ".", "isValid", "(", ")", ")", ";", "RegisterId", "F", "=", "*", "R", ";", "++", "R", ";", "if", "(", "R", ".", "isValid", "(", ")", ")", "{", "UnitInfos", "[", "U", "]", ".", "Mask", "=", "LaneBitmask", "::", "getAll", "(", ")", ";", "UnitInfos", "[", "U", "]", ".", "Reg", "=", "F", ";", "}", "else", "{", "for", "(", "MCRegUnitMaskIterator", "I", "(", "F", ",", "&", "TRI", ")", ";", "I", ".", "isValid", "(", ")", ";", "++", "I", ")", "{", "std", "::", "pair", "<", "uint32_t", ",", "LaneBitmask", ">", "P", "=", "*", "I", ";", "UnitInfo", "&", "UI", "=", "UnitInfos", "[", "P", ".", "first", "]", ";", "UI", ".", "Reg", "=", "F", ";", "if", "(", "P", ".", "second", ".", "any", "(", ")", ")", "{", "UI", ".", "Mask", "=", "P", ".", "second", ";", "}", "else", "{", "if", "(", "const", "TargetRegisterClass", "*", "RC", "=", "RegInfos", "[", "F", "]", ".", "RegClass", ")", "UI", ".", "Mask", "=", "RC", "->", "LaneMask", ";", "else", "UI", ".", "Mask", "=", "LaneBitmask", "::", "getAll", "(", ")", ";", "}", "}", "}", "}", "for", "(", "const", "uint32_t", "*", "RM", ":", "TRI", ".", "getRegMasks", "(", ")", ")", "RegMasks", ".", "insert", "(", "RM", ")", ";", "for", "(", "const", "MachineBasicBlock", "&", "B", ":", "mf", ")", "for", "(", "const", "MachineInstr", "&", "In", ":", "B", ")", "for", "(", "const", "MachineOperand", "&", "Op", ":", "In", ".", "operands", "(", ")", ")", "if", "(", "Op", ".", "isRegMask", "(", ")", ")", "RegMasks", ".", "insert", "(", "Op", ".", "getRegMask", "(", ")", ")", ";", "MaskInfos", ".", "resize", "(", "RegMasks", ".", "size", "(", ")", "+", "<NUM_LIT>", ")", ";", "for", "(", "uint32_t", "M", "=", "<NUM_LIT>", ",", "NM", "=", "RegMasks", ".", "size", "(", ")", ";", "M", "<=", "NM", ";", "++", "M", ")", "{", "BitVector", "PU", "(", "TRI", ".", "getNumRegUnits", "(", ")", ")", ";", "const", "uint32_t", "*", "MB", "=", "RegMasks", ".", "get", "(", "M", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "TRI", ".", "getNumRegs", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "!", "(", "MB", "[", "i", "/", "<NUM_LIT>", "]", "&", "(", "<NUM_LIT>", "<<", "(", "i", "%", "<NUM_LIT>", ")", ")", ")", ")", "continue", ";", "for", "(", "MCRegUnitIterator", "U", "(", "i", ",", "&", "TRI", ")", ";", "U", ".", "isValid", "(", ")", ";", "++", "U", ")", "PU", ".", "set", "(", "*", "U", ")", ";", "}", "MaskInfos", "[", "M", "]", ".", "Units", "=", "PU", ".", "flip", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "RDFRegisters", "Func": "PhysicalRegisterInfo", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8505, "Length": 403, "Cover_Rate": 0.7170818505338078, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emitFrameDirective", "(", ")", ";", "SmallString", "<", "<NUM_LIT>", ">", "Str", ";", "raw_svector_ostream", "OS", "(", "Str", ")", ";"], "ground_truth": ["printSavedRegsBitmask", "(", "OS", ")", ";"], "File": "MipsAsmPrinter19", "Func": "EmitFunctionBodyStart", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8506, "Length": 21, "Cover_Rate": 0.525, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "CmpVal", "=", "Mem", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "CmpVal", ",", "VAddr", ",", "SRsrc", ",", "SOffset", ",", "Offset", ",", "SLC", ",", "Mem", "->", "getChain", "(", ")", "}", ";", "CmpSwap", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "SL", ",", "Mem", "->", "getVTList", "(", ")", ",", "Ops", ")", ";", "}", "}", "if", "(", "!", "CmpSwap", ")", "{", "SDValue", "SRsrc", ",", "SOffset", ",", "Offset", ",", "SLC", ";", "if", "(", "SelectMUBUFOffset", "(", "Mem", "->", "getBasePtr", "(", ")", ",", "SRsrc", ",", "SOffset", ",", "Offset", ",", "SLC", ")", ")", "{", "unsigned", "Opcode", "=", "Is32", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "CmpVal", "=", "Mem", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "CmpVal", ",", "SRsrc", ",", "SOffset", ",", "Offset", ",", "SLC", ",", "Mem", "->", "getChain", "(", ")", "}", ";", "CmpSwap", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "SL", ",", "Mem", "->", "getVTList", "(", ")", ",", "Ops", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG11", "Func": "SelectATOMIC_CMP_SWAP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8507, "Length": 154, "Cover_Rate": 0.385, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "l", "=", "<NUM_LIT>", ";", "l", "!=", "NumElts", ";", "l", "+=", "<NUM_LIT>", ")", "{", "unsigned", "NewImm", "=", "Imm", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "<NUM_LIT>", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "File": "X86ShuffleDecode10", "Func": "DecodePSHUFLWMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8508, "Length": 40, "Cover_Rate": 0.37735849056603776, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "move_by_pieces_ninsns", "(", "size", ",", "align", ",", "MOVE_MAX_PIECES", "+", "<NUM_LIT>", ")", "<", "(", "!", "speed_p", "?", "<NUM_LIT>", ":", "(", "align", ">=", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "case", "STORE_BY_PIECES", ":", "case", "SET_BY_PIECES", ":", "return", "move_by_pieces_ninsns", "(", "size", ",", "align", ",", "STORE_MAX_PIECES", "+", "<NUM_LIT>", ")", "<", "(", "!", "speed_p", "?", "<NUM_LIT>", ":", "(", "align", ">=", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "default", ":", "return", "default_use_by_pieces_infrastructure_p", "(", "size", ",", "align", ",", "op", ",", "speed_p", ")", ";", "}"], "ground_truth": ["}"], "File": "sh4", "Func": "sh_use_by_pieces_infrastructure_p", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8509, "Length": 80, "Cover_Rate": 0.7407407407407407, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MAX", "(", "GET_MODE_ALIGNMENT", "(", "mode", ")", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "spu3", "Func": "spu_static_rtx_alignment", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8510, "Length": 12, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "OpNo", ";", "for", "(", "OpNo", "=", "<NUM_LIT>", ";", "!", "MCID", ".", "OpInfo", "[", "OpNo", "]", ".", "isOptionalDef", "(", ")", "&&", "OpNo", "<", "MCID", ".", "NumOperands", ";", "++", "OpNo", ")", ";", "if", "(", "isThumbOne", "(", ")", "&&", "Inst", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ")", "return", "Match_RequiresFlagSetting", ";", "if", "(", "isThumbTwo", "(", ")", "&&", "Inst", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "!=", "<STR_LIT>", "&&", "!", "inITBlock", "(", ")", ")", "return", "Match_RequiresITBlock", ";", "if", "(", "isThumbTwo", "(", ")", "&&", "Inst", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "&&", "inITBlock", "(", ")", ")", "return", "Match_RequiresNotITBlock", ";", "if", "(", "Opc", "==", "<STR_LIT>", "&&", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", "&&", "inITBlock", "(", ")", ")", "return", "Match_RequiresNotITBlock", ";", "}", "else", "if", "(", "isThumbOne", "(", ")", ")", "{", "if", "(", "Opc", "==", "<STR_LIT>", "&&", "!", "hasV6MOps", "(", ")", "&&", "is<ISA_LIT>LowRegister", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "&&", "is<ISA_LIT>LowRegister", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "return", "Match_RequiresThumb2", ";", "else", "if", "(", "Opc", "==", "<STR_LIT>", "&&", "!", "hasV6Ops", "(", ")", "&&", "is<ISA_LIT>LowRegister", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "&&", "is<ISA_LIT>LowRegister", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "return", "Match_RequiresV6", ";", "}", "if", "(", "Opc", "==", "<STR_LIT>", "&&", "!", "hasV8Ops", "(", ")", ")", "{", "if", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "&&", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "return", "Match_RequiresV8", ";", "if", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "&&", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "||", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", ")", "return", "Match_RequiresV8", ";", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "ARMAsmParser (2)3", "Func": "checkTargetMatchPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8511, "Length": 329, "Cover_Rate": 0.4895833333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "nios2_large_offset_p", "(", "unspec", ")", ")", "return", "force_reg", "(", "Pmode", ",", "nios2_large_got_address", "(", "offset", ",", "NULL_RTX", ")", ")", ";", "return", "gen_rtx_PLUS", "(", "Pmode", ",", "pic_offset_table_rtx", ",", "offset", ")", ";"], "ground_truth": ["}"], "File": "nios2", "Func": "nios2_got_address", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8512, "Length": 31, "Cover_Rate": 0.5344827586206896, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "const", "MachineOperand", "&", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Dst", ".", "isReg", "(", ")", "&&", "Dst", ".", "getReg", "(", ")", "==", "(", "ST", ".", "isWave32", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "SIOptimizeExecMasking", "Func": "isCopyToExec", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8513, "Length": 94, "Cover_Rate": 0.7230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "AMDGPU", "::", "VCC", ":", "switch", "(", "Channel", ")", "{", "case", "<NUM_LIT>", ":", "return", "AMDGPU", "::", "VCC_LO", ";", "case", "<NUM_LIT>", ":", "return", "AMDGPU", "::", "VCC_HI", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "break", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo108", "Func": "getPhysRegSubReg", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8514, "Length": 37, "Cover_Rate": 0.46835443037974683, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "hasReservedCallFrame", "(", "MF", ")", "||", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo29", "Func": "canSimplifyCallFramePseudos", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8515, "Length": 17, "Cover_Rate": 0.5862068965517241, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "ArrayRef", "<", "int", ">", "::", "iterator", "I", "=", "ShuffleMask", ".", "begin", "(", ")", ",", "E", "=", "ShuffleMask", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "VTBLMask", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "*", "I", ",", "<STR_LIT>", ")", ")", ";", "if", "(", "V2", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "&", "VTBLMask", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "&", "VTBLMask", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "LowerVECTOR_SHUFFLEv8i8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8516, "Length": 128, "Cover_Rate": 0.6368159203980099, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>RegisterInfo", "::", "hasReservedCallFrame", "(", "MachineFunction", "&", "MF", ")", "const", "{", "return", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ";"], "ground_truth": ["}"], "File": "X86RegisterInfo11", "Func": "hasReservedCallFrame", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8517, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "regno", "==", "A0_REGNO", "&&", "mode", "==", "SImode", "&&", "TARGET_A16", ")", "return", "<NUM_LIT>", ";", "if", "(", "(", "GET_MODE_SIZE", "(", "mode", ")", "<=", "<NUM_LIT>", "||", "mode", "==", "PSImode", ")", "&&", "TARGET_A24", ")", "return", "nregs_table", "[", "regno", "]", ".", "pi_regs", ";"], "ground_truth": ["if", "(", "GET_MODE_SIZE", "(", "mode", ")", "<=", "<NUM_LIT>", ")", "return", "nregs_table", "[", "regno", "]", ".", "si_regs", ";"], "File": "m32c3", "Func": "m32c_hard_regno_nregs_1", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8518, "Length": 57, "Cover_Rate": 0.31666666666666665, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "IsARPop", "&&", "ListContainsSP", ")", "return", "Error", "(", "Operands", "[", "ListNo", "+", "HasWritebackToken", "]", "->", "getStartLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "else", "if", "(", "ListContainsPC", "&&", "ListContainsLR", ")", "return", "Error", "(", "Operands", "[", "ListNo", "+", "HasWritebackToken", "]", "->", "getStartLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "else", "if", "(", "inITBlock", "(", ")", "&&", "!", "lastInITBlock", "(", ")", "&&", "ListContainsPC", ")", "return", "Error", "(", "Operands", "[", "ListNo", "+", "HasWritebackToken", "]", "->", "getStartLoc", "(", ")", ",", "<STR_LIT>", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser (2)5", "Func": "validatetLDMRegList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8519, "Length": 83, "Cover_Rate": 0.45108695652173914, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "Subtarget", ".", "hasV60TOps", "(", ")", "&&", "Subtarget", ".", "useHVXOps", "(", ")", "&&", "Subtarget", ".", "useHVX128BOps", "(", ")", ")", "RRC", "=", "&", "<STR_LIT>", ";", "else", "RRC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["RRC", "=", "&", "<STR_LIT>", ";"], "File": "HexagonISelLowering65", "Func": "findRepresentativeClass", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8520, "Length": 56, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AAAMDFlatWorkGroupSize", "&", "AAAMDFlatWorkGroupSize", "::", "createForPosition", "(", "const", "IRPosition", "&", "IRP", ",", "Attributor", "&", "A", ")", "{"], "ground_truth": ["if", "(", "IRP", ".", "getPositionKind", "(", ")", "==", "IRPosition", "::", "IRP_FUNCTION", ")", "return", "*", "new", "(", "A", ".", "Allocator", ")", "AAAMDFlatWorkGroupSize", "(", "IRP", ",", "A", ")", ";"], "File": "AMDGPUAttributor", "Func": "createForPosition", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8521, "Length": 43, "Cover_Rate": 0.8775510204081632, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCAsmInfoELF", "::", "<ISA_LIT>MCAsmInfoELF", "(", "const", "Triple", "&", "TT", ")", "{", "AssemblerDialect", "=", "AD_ATT", ";", "CalleeSaveStackSlotSize", "=", "<NUM_LIT>", ";", "CodePointerSize", "=", "<NUM_LIT>", ";", "Data64bitsDirective", "=", "<STR_LIT>", ";"], "ground_truth": ["ExceptionsType", "=", "ExceptionHandling", "::", "DwarfCFI", ";"], "File": "SystemZMCAsmInfo6", "Func": "SystemZMCAsmInfoELF", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8522, "Length": 32, "Cover_Rate": 0.6037735849056604, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "getVarArgsFrameOffset", "(", ")", "const", "{"], "ground_truth": ["return", "VarArgsFrameOffset", ";"], "File": "WDC65816MachineFunctionInfo", "Func": "getVarArgsFrameOffset", "Target": "WDC65816", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8523, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ExpandPseudo", "(", ")", ":", "MachineFunctionPass", "(", "&", "ID", ")", "{"], "ground_truth": ["}"], "File": "ARMExpandPseudoInsts79", "Func": "ARMExpandPseudo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8524, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "VecTy", "=", "ty", "(", "VecV", ")", ";", "assert", "(", "!", "ValTy", ".", "isVector", "(", ")", "||", "VecTy", ".", "getVectorElementType", "(", ")", "==", "ValTy", ".", "getVectorElementType", "(", ")", ")", ";", "unsigned", "VecWidth", "=", "VecTy", ".", "getSizeInBits", "(", ")", ";", "unsigned", "ValWidth", "=", "ValTy", ".", "getSizeInBits", "(", ")", ";", "unsigned", "ElemWidth", "=", "VecTy", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "VecWidth", "==", "<NUM_LIT>", "||", "VecWidth", "==", "<NUM_LIT>", ")", ";", "assert", "(", "(", "VecWidth", "%", "ElemWidth", ")", "==", "<NUM_LIT>", ")", ";", "MVT", "ScalarTy", "=", "tyScalar", "(", "VecTy", ")", ";", "VecV", "=", "DAG", ".", "getBitcast", "(", "ScalarTy", ",", "VecV", ")", ";", "SDValue", "WidthV", "=", "DAG", ".", "getConstant", "(", "ValWidth", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "ExtV", ";"], "ground_truth": ["if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "IdxV", ")", ")", "{"], "File": "HexagonISelLowering (2)1", "Func": "extractVector", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8525, "Length": 134, "Cover_Rate": 0.30180180180180183, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Relocator", "::", "Result", "unsupported", "(", "Relocation", "&", "pReloc", ",", "<ISA_LIT>_64Relocator", "&", "pParent", ")", "{", "return", "Relocator", "::", "Unsupported", ";"], "ground_truth": ["}"], "File": "X86Relocator", "Func": "unsupported", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8526, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCInstLower", "::", "<ISA_LIT>MCInstLower", "(", "MCContext", "&", "ctx", ",", "AsmPrinter", "&", "printer", ")", ":", "Ctx", "(", "ctx", ")", ",", "Printer", "(", "printer", ")", ",", "TargetTriple", "(", "printer", ".", "getTargetTriple", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "AArch64MCInstLower2", "Func": "AArch64MCInstLower", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8527, "Length": 33, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BitVector", "Candidates", "=", "TRI", "->", "getAllocatableSet", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "&", "<STR_LIT>", ")", ";", "for", "(", "MachineOperand", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "!=", "<NUM_LIT>", "&&", "!", "MO", ".", "isDef", "(", ")", "&&", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "Candidates", ".", "reset", "(", "MO", ".", "getReg", "(", ")", ")", ";", "}", "BitVector", "Available", "=", "RS", ".", "getRegsAvailable", "(", "&", "<STR_LIT>", ")", ";", "Available", "&=", "Candidates", ";", "signed", "Reg", "=", "Available", ".", "find_first", "(", ")", ";", "assert", "(", "Reg", "!=", "-", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "Reg", ";"], "File": "SNESExpandPseudoInsts", "Func": "scavengeMainRegs", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8528, "Length": 115, "Cover_Rate": 0.7278481012658228, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_pmuldq256", "(", "(", "__v8si", ")", "__X", ",", "(", "__v8si", ")", "__Y", ")", ";"], "ground_truth": ["}"], "File": "avx2intrin", "Func": "_mm256_mul_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8529, "Length": 18, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "Reloc", "=", "<STR_LIT>", ";", "DIType", "*", "Ty", "=", "cast", "<", "DIType", ">", "(", "MD", ")", ";", "if", "(", "Ty", "->", "getName", "(", ")", ".", "empty", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "}", "BasicBlock", "*", "BB", "=", "Call", "->", "getParent", "(", ")", ";", "IntegerType", "*", "VarType", "=", "Type", "::", "getInt32Ty", "(", "BB", "->", "getContext", "(", ")", ")", ";", "std", "::", "string", "GVName", "=", "BaseName", "+", "std", "::", "to_string", "(", "Count", ")", "+", "<STR_LIT>", "+", "std", "::", "to_string", "(", "Reloc", ")", ";", "GlobalVariable", "*", "GV", "=", "new", "GlobalVariable", "(", "*", "M", ",", "VarType", ",", "false", ",", "GlobalVariable", "::", "ExternalLinkage", ",", "NULL", ",", "GVName", ")", ";", "GV", "->", "addAttribute", "(", "<STR_LIT>", ")", ";", "GV", "->", "setMetadata", "(", "LLVMContext", "::", "MD_preserve_access_index", ",", "MD", ")", ";", "auto", "*", "LDInst", "=", "new", "LoadInst", "(", "Type", "::", "getInt32Ty", "(", "BB", "->", "getContext", "(", ")", ")", ",", "GV", ",", "<STR_LIT>", ",", "Call", ")", ";", "Instruction", "*", "PassThroughInst", "=", "<STR_LIT>", "(", "M", ",", "BB", ",", "LDInst", ",", "Call", ")", ";", "Call", "->", "replaceAllUsesWith", "(", "PassThroughInst", ")", ";", "Call", "->", "eraseFromParent", "(", ")", ";", "Count", "++", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "BPFPreserveDIType8", "Func": "doTransformation", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8530, "Length": 187, "Cover_Rate": 0.43896713615023475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32_t", "count", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "rec", ":", "regRecord", ")", "{", "if", "(", "rec", ".", "fName", ".", "compare", "(", "fName", ")", "==", "<NUM_LIT>", ")", "count", "++", ";", "}", "return", "count", ";"], "ground_truth": ["}"], "File": "TriCoreCallingConvHook", "Func": "getNumOfArgs", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8531, "Length": 35, "Cover_Rate": 0.7954545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vsqadd_u8", "(", "uint8x8_t", "__a", ",", "int8x8_t", "__b", ")", "{"], "ground_truth": ["return", "__builtin_aarch64_usqaddv8qi_uus", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon2_vsqadd_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8532, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "char", "buf", "[", "<NUM_LIT>", "]", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "ASM_GENERATE_INTERNAL_LABEL", "(", "buf", ",", "<STR_LIT>", ",", "rs6000_pic_labelno", ")", ";", "assemble_name", "(", "file", ",", "buf", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "ASM_GENERATE_INTERNAL_LABEL", "(", "buf", ",", "<STR_LIT>", ",", "rs6000_pic_labelno", ")", ";", "assemble_name", "(", "file", ",", "buf", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "}", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "assemble_name", "(", "file", ",", "name", ")", ";", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "assemble_name", "(", "file", ",", "name", ")", ";", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "}", "if", "(", "TARGET_PROFILE_KERNEL", "&&", "crtl", "->", "profile", ")", "{", "gcc_assert", "(", "DEFAULT_ABI", "==", "ABI_AIX", "||", "DEFAULT_ABI", "==", "ABI_ELFv2", ")", ";", "gcc_assert", "(", "!", "TARGET_32BIT", ")", ";", "asm_fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg_names", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "DEFAULT_ABI", "!=", "ABI_ELFv2", "&&", "cfun", "->", "static_chain_decl", "!=", "NULL", ")", "{"], "ground_truth": ["asm_fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg_names", "[", "STATIC_CHAIN_REGNUM", "]", ",", "reg_names", "[", "<NUM_LIT>", "]", ")", ";"], "File": "rs60005", "Func": "rs6000_output_function_prologue", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8533, "Length": 178, "Cover_Rate": 0.5014084507042254, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "aarch64_emit_sve_ptrue_op", "(", "tmp2", ",", "ptrue", ",", "gen_rtx_fmt_ee", "(", "code2", ",", "pred_mode", ",", "op0", ",", "op1", ")", ")", ";", "aarch64_emit_binop", "(", "target", ",", "ior_optab", ",", "tmp1", ",", "tmp2", ")", ";"], "ground_truth": ["}"], "File": "aarch646", "Func": "aarch64_emit_sve_or_conds", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8534, "Length": 30, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OpBegins", ".", "push_back", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["HasPersonality", "=", "false", ";"], "File": "ARMUnwindOpAsm15", "Func": "Reset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8535, "Length": 11, "Cover_Rate": 0.3793103448275862, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Dummy", ".", "getValue", "(", ")", ".", "getNode", "(", ")", ";", "}", "std", "::", "vector", "<", "Constant", "*", ">", "CV", ";", "for", "(", "size_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "bvNode", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "ConstantSDNode", "*", "V", "=", "cast", "<", "ConstantSDNode", ">", "(", "bvNode", "->", "getOperand", "(", "i", ")", ")", ";", "CV", ".", "push_back", "(", "const_cast", "<", "ConstantInt", "*", ">", "(", "V", "->", "getConstantIntValue", "(", ")", ")", ")", ";", "}", "const", "Constant", "*", "CP", "=", "ConstantVector", "::", "get", "(", "CV", ")", ";", "SDValue", "CPIdx", "=", "CurDAG", "->", "getConstantPool", "(", "CP", ",", "<ISA_LIT>tli", ".", "getPointerTy", "(", ")", ")", ";", "unsigned", "Alignment", "=", "cast", "<", "ConstantPoolSDNode", ">", "(", "CPIdx", ")", "->", "getAlignment", "(", ")", ";", "SDValue", "CGPoolOffset", "=", "<STR_LIT>", "(", "CPIdx", ",", "*", "CurDAG", ",", "TM", ")", ";", "HandleSDNode", "Dummy", "(", "CurDAG", "->", "getLoad", "(", "vecVT", ",", "dl", ",", "CurDAG", "->", "getEntryNode", "(", ")", ",", "CGPoolOffset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "Alignment", ")", ")", ";", "CurDAG", "->", "ReplaceAllUsesWith", "(", "SDValue", "(", "bvNode", ",", "<NUM_LIT>", ")", ",", "Dummy", ".", "getValue", "(", ")", ")", ";"], "ground_truth": ["if", "(", "SDNode", "*", "N", "=", "SelectCode", "(", "Dummy", ".", "getValue", "(", ")", ".", "getNode", "(", ")", ")", ")", "return", "N", ";"], "File": "SPUISelDAGToDAG", "Func": "emitBuildVector", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8536, "Length": 207, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "Opcode", "==", "<STR_LIT>", ")", "||", "(", "Opcode", "==", "<STR_LIT>", ")", "||", "(", "Opcode", "==", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "HexagonInstrInfo23", "Func": "PredOpcodeHasNot", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8537, "Length": 20, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "Zero", ",", "Zero", ",", "LHS", ",", "RHS", ")", ";", "SDValue", "Lo", "(", "Hi", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Lo", ",", "Hi", "}", ";"], "ground_truth": ["return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "dl", ")", ";"], "File": "XCoreISelLowering16", "Func": "LowerSMUL_LOHI", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8538, "Length": 94, "Cover_Rate": 0.6351351351351351, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "i", ";", "}", "if", "(", "(", "val", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "||", "(", "val", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "i", "=", "<NUM_LIT>", ";", "while", "(", "(", "(", "val", "<<=", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "++", "i", ";"], "ground_truth": ["return", "i", ";"], "File": "rs60003", "Func": "extract_ME", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8539, "Length": 49, "Cover_Rate": 0.4537037037037037, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "readInstruction48", "(", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "uint64_t", "&", "Size", ",", "uint64_t", "&", "Insn", ")", "{", "Size", "=", "<NUM_LIT>", ";", "Insn", "=", "(", "(", "uint64_t", ")", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "(", "uint64_t", ")", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "(", "uint64_t", ")", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "(", "uint64_t", ")", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "(", "uint64_t", ")", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "(", "uint64_t", ")", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARCDisassembler", "Func": "readInstruction48", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8540, "Length": 104, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256", ")", "__builtin_ia32_cvtuqq2ps512_mask", "(", "(", "__v8di", ")", "__A", ",", "(", "__v8sf", ")", "_mm256_setzero_ps", "(", ")", ",", "(", "__mmask8", ")", "__U", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512dqintrin", "Func": "_mm512_maskz_cvt_roundepu64_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8541, "Length": 27, "Cover_Rate": 0.5094339622641509, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";"], "File": "F2003fInstrInfo", "Func": "copyPhysReg", "Target": "F2003f", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8542, "Length": 56, "Cover_Rate": 0.9491525423728814, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "LowerF64Op", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFP_TO_SINT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ",", "*", "this", ")", ";"], "File": "SparcISelLowering101", "Func": "LowerOperation", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8543, "Length": 132, "Cover_Rate": 0.6027397260273972, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmBackend", "*", "llvm", "::", "create<ISA_LIT>beAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "StringRef", "TT", ",", "StringRef", "CPU", ")", "{", "return", "new", "<ISA_LIT>AsmBackend", "(", "false", ")", ";"], "ground_truth": ["}"], "File": "BPFAsmBackend23", "Func": "createBPFbeAsmBackend", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8544, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Mang", "=", "new", "Mangler", "(", "TM", ".", "getDataLayout", "(", ")", ")", ";", "emitHeader", "(", "M", ",", "OS1", ",", "STI", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "OS1", ".", "str", "(", ")", ")", ";", "if", "(", "!", "M", ".", "getModuleInlineAsm", "(", ")", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "AddComment", "(", "<STR_LIT>", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "M", ".", "getModuleInlineAsm", "(", ")", ")", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";"], "ground_truth": ["OutStreamer", ".", "AddComment", "(", "<STR_LIT>", ")", ";"], "File": "NVPTXAsmPrinter25", "Func": "doInitialization", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8545, "Length": 86, "Cover_Rate": 0.3644067796610169, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<STR_LIT>", "(", "ShuffleVectorSDNode", "*", "N", ",", "bool", "HasAVX2", ")", "{", "return", "::", "isUNPCKH_v_undef_Mask", "(", "N", "->", "getMask", "(", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "HasAVX2", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering150", "Func": "isUNPCKH_v_undef_Mask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8546, "Length": 32, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Offset", "=", "Addr", ";", "return", "true", ";", "}", "}", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Addr", ")", ")", "{", "ConstantSDNode", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "CN", "->", "getSExtValue", "(", ")", ")", ")", "{", "if", "(", "FrameIndexSDNode", "*", "FIN", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FIN", "->", "getIndex", "(", ")", ",", "ValTy", ")", ";", "else", "Base", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "CN", "->", "getZExtValue", "(", ")", ",", "ValTy", ")", ";", "return", "true", ";", "}", "}", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "LoVal", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "isa", "<", "ConstantPoolSDNode", ">", "(", "LoVal", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "||", "isa", "<", "GlobalAddressSDNode", ">", "(", "LoVal", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "Base", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Offset", "=", "LoVal", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "}"], "ground_truth": ["}"], "File": "MipsISelDAGToDAG53", "Func": "SelectAddr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8547, "Length": 233, "Cover_Rate": 0.5143487858719646, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int32x4_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vreinterpretq_s32_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8548, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512", ")", "__builtin_ia32_orps512_mask", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v16sf", ")", "__B", ",", "(", "__v16sf", ")", "_mm512_setzero_ps", "(", ")", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512dqintrin", "Func": "_mm512_or_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8549, "Length": 31, "Cover_Rate": 0.5849056603773585, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_lroundsfsi", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vcvtas_s32_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8550, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "CachePolicy", ")", ";", "if", "(", "GLC", ")", "{", "*", "GLC", "=", "DAG", ".", "getTargetConstant", "(", "(", "Value", "&", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "Value", "&=", "~", "(", "uint64_t", ")", "<NUM_LIT>", ";", "}", "if", "(", "SLC", ")", "{", "*", "SLC", "=", "DAG", ".", "getTargetConstant", "(", "(", "Value", "&", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["Value", "&=", "~", "(", "uint64_t", ")", "<NUM_LIT>", ";"], "File": "SIISelLowering (2)3", "Func": "parseCachePolicy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8551, "Length": 77, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "byte_mode_size_tmp", "=", "expand_binop", "(", "SImode", ",", "and_optab", ",", "size", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_WIDEN", ")", ";", "emit_move_insn", "(", "byte_mode_size", ",", "byte_mode_size_tmp", ")", ";", "emit_label", "(", "word_mode_label", ")", ";", "emit_insn", "(", "gen_unaligned_store_update_base_dw", "(", "itr", ",", "itr", ",", "value", ")", ")", ";", "emit_cmp_and_jump_insns", "(", "word_mode_end", ",", "itr", ",", "NE", ",", "NULL", ",", "Pmode", ",", "<NUM_LIT>", ",", "word_mode_label", ")", ";", "emit_label", "(", "word_mode_end_label", ")", ";", "return", "byte_mode_size", ";"], "ground_truth": ["}"], "File": "nds32-memory-manipulation", "Func": "emit_setmem_doubleword_loop", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8552, "Length": 72, "Cover_Rate": 0.36, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__inline__", "static", "unsigned", "long", "long", "sh_media_MEXTR6", "(", "unsigned", "long", "long", "mm", ",", "unsigned", "long", "long", "mn", ")", "{", "unsigned", "long", "long", "res", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "res", ")", ":", "<STR_LIT>", "(", "mm", ")", ",", "<STR_LIT>", "(", "mn", ")", ")", ";"], "ground_truth": ["return", "res", ";"], "File": "ushmedia", "Func": "sh_media_MEXTR6", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8553, "Length": 46, "Cover_Rate": 0.9787234042553191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "create<ISA_LIT>PrepareForLiveIntervals", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>OptimizeLiveIntervals", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>StoreResults", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>RegStackify", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>RegColoring", "(", ")", ")", ";", "}", "addPass", "(", "create<ISA_LIT>FixIrreducibleControlFlow", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>ExplicitLocals", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>LateEHPrepare", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>CFGSort", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>CFGStackify", "(", ")", ")", ";"], "ground_truth": ["addPass", "(", "create<ISA_LIT>LowerBrUnless", "(", ")", ")", ";"], "File": "WebAssemblyTargetMachine29", "Func": "addPreEmitPass", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8554, "Length": 89, "Cover_Rate": 0.6312056737588653, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", ")", "!=", "To", "->", "getParent", "(", ")", "->", "rend", "(", ")", ")", ";", "for", "(", "--", "To", ";", "To", "!=", "From", ";", "--", "To", ")", "{", "const", "MachineInstr", "&", "Instr", "=", "*", "To", ";"], "ground_truth": ["if", "(", "(", "(", "AccessToCheck", "&", "AK_Write", ")", "&&", "Instr", ".", "modifiesRegister", "(", "<STR_LIT>", ",", "TRI", ")", ")", "||", "(", "(", "AccessToCheck", "&", "AK_Read", ")", "&&", "Instr", ".", "readsRegister", "(", "<STR_LIT>", ",", "TRI", ")", ")", ")", "return", "true", ";"], "File": "AArch64InstrInfo109", "Func": "areCFlagsAccessedBetweenInstrs", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8555, "Length": 74, "Cover_Rate": 0.40217391304347827, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MF", ".", "getContext", "(", ")", ".", "GetOrCreateSymbol", "(", "Twine", "(", "DL", "->", "getPrivateGlobalPrefix", "(", ")", ")", "+", "Twine", "(", "MF", ".", "getFunctionNumber", "(", ")", ")", "+", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "PPCMachineFunctionInfo2", "Func": "getPICOffsetSymbol", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8556, "Length": 31, "Cover_Rate": 0.5636363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "if", "(", "!", "Subtarget", ".", "isTargetWindows", "(", ")", ")", "return", "false", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "unsigned", "StackProbeSize", "=", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "F", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "StackProbeSize", ")", ";"], "File": "AArch64FrameLowering (2)1", "Func": "windowsRequiresStackProbe", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8557, "Length": 69, "Cover_Rate": 0.711340206185567, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<ISA_LIT>Subtarget", "::", "isELF", ":", "if", "(", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "is64Bit", "(", ")", ")", "return", "new", "<ISA_LIT>64_ELFTargetObjectFile", "(", "TM", ")", ";", "return", "new", "<ISA_LIT>32_ELFTargetObjectFile", "(", "TM", ")", ";", "case", "<ISA_LIT>Subtarget", "::", "isMingw", ":", "case", "<ISA_LIT>Subtarget", "::", "isCygwin", ":"], "ground_truth": ["case", "<ISA_LIT>Subtarget", "::", "isWindows", ":"], "File": "X86ISelLowering201", "Func": "createTLOF", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8558, "Length": 49, "Cover_Rate": 0.3181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "make_unique", "<", "PostGenericScheduler", ">", "(", "C", ")", ",", "true", ")", ";"], "ground_truth": ["if", "(", "ST", ".", "hasFusion", "(", ")", ")", "DAG", "->", "addMutation", "(", "createPowerPCMacroFusionDAGMutation", "(", ")", ")", ";"], "File": "PPCTargetMachine54", "Func": "createPPCPostMachineScheduler", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8559, "Length": 30, "Cover_Rate": 0.35294117647058826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "Session", "::", "UpdateIT", "(", ")", "{", "assert", "(", "ITCounter", ")", ";", "--", "ITCounter", ";"], "ground_truth": ["if", "(", "ITCounter", "==", "<NUM_LIT>", ")", "ITState", "=", "<NUM_LIT>", ";"], "File": "ARMDisassembler11", "Func": "UpdateIT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8560, "Length": 25, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>GlobalRegistry", "::", "<ISA_LIT>GlobalRegistry", "(", "unsigned", "PointerSize", ")", ":", "PointerSize", "(", "PointerSize", ")", "{"], "ground_truth": ["}"], "File": "SPIRVGlobalRegistry", "Func": "SPIRVGlobalRegistry", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8561, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "AMDGPUPromoteAlloca", "(", "ST", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPromoteAlloca", "Func": "createAMDGPUPromoteAlloca", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8562, "Length": 8, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasPercentPrefix", ";"], "ground_truth": ["}"], "File": "TPCInstPrinter", "Func": "getHasPercentPrefix", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8563, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNum", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "MO", ".", "getImm", "(", ")", "<<", "<NUM_LIT>", ";"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "RISCVMCCodeEmitter34", "Func": "getJumpTargetEncoding", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8564, "Length": 34, "Cover_Rate": 0.5573770491803278, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDValue", "Src", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Opc", "=", "Src", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "{", "SDValue", "UnpkOp", "=", "Src", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Dup", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Dup", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Dup", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "C", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "ExtVal", "=", "C", "->", "getZExtValue", "(", ")", ";", "EVT", "EltTy", "=", "UnpkOp", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getVectorElementType", "(", ")", ";", "if", "(", "(", "ExtVal", "==", "<NUM_LIT>", "&&", "EltTy", "==", "<STR_LIT>", ")", "||", "(", "ExtVal", "==", "<NUM_LIT>", "&&", "EltTy", "==", "<STR_LIT>", ")", "||", "(", "ExtVal", "==", "<NUM_LIT>", "&&", "EltTy", "==", "<STR_LIT>", ")", ")", "return", "Src", ";"], "ground_truth": ["APInt", "Mask", "=", "C", "->", "getAPIntValue", "(", ")", ".", "trunc", "(", "EltTy", ".", "getSizeInBits", "(", ")", ")", ";"], "File": "AArch64ISelLowering (2)2", "Func": "performSVEAndCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8565, "Length": 182, "Cover_Rate": 0.3575638506876228, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "addr", "=", "<NUM_LIT>", ";", "addr", "|=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "addr", "|=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "unsigned", "reg", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "DecodeGPR8RegisterClass", "(", "Inst", ",", "reg", ",", "Address", ",", "Decoder", ")", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "addr", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "AVRDisassembler (2)", "Func": "decodeFIORdA", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8566, "Length": 81, "Cover_Rate": 0.801980198019802, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetLowering", "::", "addDRTypeForNEON", "(", "MVT", "VT", ")", "{", "addRegisterClass", "(", "VT", ",", "&", "<STR_LIT>", ")", ";", "addTypeForNEON", "(", "VT", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering (2)", "Func": "addDRTypeForNEON", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8567, "Length": 25, "Cover_Rate": 0.8620689655172413, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "RI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "Register", "LoReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "HiReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "&", "<STR_LIT>", ";", "int", "FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", "->", "getMoveF64FrameIndex", "(", ")", ";", "TII", ".", "storeRegToStackSlot", "(", "*", "BB", ",", "MI", ",", "SrcReg", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ",", "FI", ",", "SrcRC", ",", "RI", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "<NUM_LIT>", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "LoReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "HiReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "BB", ";"], "ground_truth": ["}"], "File": "RISCVISelLowering13", "Func": "emitSplitF64Pseudo", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8568, "Length": 233, "Cover_Rate": 0.8090277777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegDefsUses", "::", "RegDefsUses", "(", "const", "TargetRegisterInfo", "&", "TRI", ")", ":", "TRI", "(", "TRI", ")", ",", "Defs", "(", "TRI", ".", "getNumRegs", "(", ")", ",", "false", ")", ",", "Uses", "(", "TRI", ".", "getNumRegs", "(", ")", ",", "false", ")", "{"], "ground_truth": ["}"], "File": "MipsDelaySlotFiller12", "Func": "RegDefsUses", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8569, "Length": 38, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "isValid", "(", ")", "&&", "!", "isUnknown", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "getSEWLMULRatio", "(", "SEW", ",", "VLMul", ")", ";"], "ground_truth": ["}"], "File": "RISCVInsertVSETVLI", "Func": "getSEWLMULRatio", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8570, "Length": 23, "Cover_Rate": 0.7931034482758621, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "ArchLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Lex", "(", ")", ";", "<STR_LIT>", "ID", "=", "<STR_LIT>", "(", "Arch", ")", ";", "if", "(", "ID", "==", "<STR_LIT>", "::", "INVALID", ")", "return", "Error", "(", "ArchLoc", ",", "<STR_LIT>", "+", "Arch", "+", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "true", ";"], "File": "ARMAsmParser (2)2", "Func": "parseDirectiveObjectArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8571, "Length": 57, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "crtl", "->", "profile", ")", "return", "false", ";", "return", "known_eq", "(", "cfun", "->", "machine", "->", "frame", ".", "frame_size", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "aarch64", "Func": "aarch64_use_return_insn_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8572, "Length": 24, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCPhysReg", "*", "<ISA_LIT>RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{"], "ground_truth": ["return", "CSR_SaveList", ";"], "File": "AAPRegisterInfo", "Func": "getCalleeSavedRegs", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8573, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "lowerGR128Binary", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "EVT", "VT", ",", "unsigned", "Extend", ",", "unsigned", "Opcode", ",", "SDValue", "Op0", ",", "SDValue", "Op1", ",", "SDValue", "&", "Even", ",", "SDValue", "&", "Odd", ")", "{", "SDNode", "*", "In128", "=", "DAG", ".", "getMachineNode", "(", "Extend", ",", "DL", ",", "<STR_LIT>", ",", "Op0", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "Opcode", ",", "DL", ",", "<STR_LIT>", ",", "SDValue", "(", "In128", ",", "<NUM_LIT>", ")", ",", "Op1", ")", ";", "bool", "Is32Bit", "=", "is32Bit", "(", "VT", ")", ";", "Even", "=", "DAG", ".", "getTargetExtractSubreg", "(", "<STR_LIT>", "(", "Is32Bit", ")", ",", "DL", ",", "VT", ",", "Result", ")", ";", "Odd", "=", "DAG", ".", "getTargetExtractSubreg", "(", "<STR_LIT>", "(", "Is32Bit", ")", ",", "DL", ",", "VT", ",", "Result", ")", ";"], "ground_truth": ["}"], "File": "SystemZISelLowering104", "Func": "lowerGR128Binary", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8574, "Length": 122, "Cover_Rate": 0.9384615384615385, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask3_fmsubadd_ps", "(", "__m512", "__A", ",", "__m512", "__B", ",", "__m512", "__C", ",", "__mmask16", "__U", ")", "{"], "ground_truth": ["return", "(", "__m512", ")", "__builtin_ia32_vfmsubaddps512_mask3", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v16sf", ")", "__B", ",", "(", "__v16sf", ")", "__C", ",", "(", "__mmask16", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask3_fmsubadd_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8575, "Length": 57, "Cover_Rate": 0.9827586206896551, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ELF<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ")", ":", "<ISA_LIT>AsmBackend", "(", "T", ")", ",", "Is64Bit", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", ",", "HasRelocationAddend", "(", "TT", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAsmBackend11", "Func": "ELFAMDGPUAsmBackend", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8576, "Length": 45, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetLowering", "::", "AtomicExpansionKind", "<ISA_LIT>TargetLowering", "::", "shouldExpandAtomicCmpXchgInIR", "(", "AtomicCmpXchgInst", "*", "AI", ")", "const", "{", "unsigned", "Size", "=", "AI", "->", "getNewValOperand", "(", ")", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";"], "ground_truth": ["if", "(", "shouldInlineQuadwordAtomics", "(", ")", "&&", "Size", "==", "<NUM_LIT>", ")", "return", "AtomicExpansionKind", "::", "MaskedIntrinsic", ";"], "File": "PPCISelLowering83", "Func": "shouldExpandAtomicCmpXchgInIR", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8577, "Length": 45, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", ",", "llvm", "::", "MCInst", "&", ")", "const", "{"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "AArch64AsmBackend16", "Func": "relaxInstruction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8578, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "bool", "is_naked_func", "(", "const_tree", "decl", ")", "{", "return", "has_func_attr", "(", "decl", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "rx", "Func": "is_naked_func", "Target": "rx", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8579, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_compress_epi16", "(", "__m128i", "__A", ",", "__mmask8", "__B", ",", "__m128i", "__C", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_compresshi128_mask", "(", "(", "__v8hi", ")", "__C", ",", "(", "__v8hi", ")", "__A", ",", "(", "__mmask8", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx512vbmi2vlintrin", "Func": "_mm_mask_compress_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8580, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCInstPrinter", "*", "create<ISA_LIT>MCInstPrinter", "(", "const", "Target", "&", "T", ",", "unsigned", "SyntaxVariant", ",", "const", "MCAsmInfo", "&", "MAI", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "SyntaxVariant", "==", "<NUM_LIT>", ")", "return", "new", "<ISA_LIT>ATTInstPrinter", "(", "O", ",", "MAI", ")", ";"], "ground_truth": ["if", "(", "SyntaxVariant", "==", "<NUM_LIT>", ")", "return", "new", "<ISA_LIT>IntelInstPrinter", "(", "O", ",", "MAI", ")", ";"], "File": "X86AsmPrinter58", "Func": "createX86MCInstPrinter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8581, "Length": 53, "Cover_Rate": 0.9298245614035088, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "arch", "==", "llvm", "::", "ELF", "::", "EF_MIPS_ARCH_1", "||", "arch", "==", "llvm", "::", "ELF", "::", "EF_MIPS_ARCH_2", "||", "arch", "==", "llvm", "::", "ELF", "::", "EF_MIPS_ARCH_32", "||", "arch", "==", "llvm", "::", "ELF", "::", "EF_MIPS_ARCH_32R2", "||", "arch", "==", "llvm", "::", "ELF", "::", "EF_MIPS_ARCH_32R6", ")", "return", "true", ";", "uint64_t", "abi", "=", "flags", "&", "llvm", "::", "ELF", "::", "EF_MIPS_ABI", ";"], "ground_truth": ["if", "(", "abi", "==", "llvm", "::", "ELF", "::", "EF_MIPS_ABI_O32", "||", "abi", "==", "llvm", "::", "ELF", "::", "EF_MIPS_ABI_EABI32", ")", "return", "true", ";"], "File": "MipsAbiFlags", "Func": "is32BitElfFlags", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8582, "Length": 77, "Cover_Rate": 0.6814159292035398, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "Align", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "MVT", "AVT", "=", "<STR_LIT>", ";", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "(", "(", "Align", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ")", "AVT", "=", "<STR_LIT>", ";", "unsigned", "UBytes", "=", "AVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "unsigned", "CountVal", "=", "SizeVal", "/", "UBytes", ";", "SDValue", "Count", "=", "DAG", ".", "getIntPtrConstant", "(", "CountVal", ")", ";", "unsigned", "BytesLeft", "=", "SizeVal", "%", "UBytes", ";", "SDValue", "InFlag", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "Subtarget", "->", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "Count", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "Subtarget", "->", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "Dst", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "Subtarget", "->", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "Src", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getValueType", "(", "AVT", ")", ")", ";", "Ops", ".", "push_back", "(", "InFlag", ")", ";", "SDValue", "RepMovs", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Tys", ",", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", ".", "size", "(", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Results", ";", "Results", ".", "push_back", "(", "RepMovs", ")", ";", "if", "(", "BytesLeft", ")", "{", "unsigned", "Offset", "=", "SizeVal", "-", "BytesLeft", ";", "MVT", "DstVT", "=", "Dst", ".", "getValueType", "(", ")", ";", "MVT", "SrcVT", "=", "Src", ".", "getValueType", "(", ")", ";", "MVT", "SizeVT", "=", "Size", ".", "getValueType", "(", ")", ";"], "ground_truth": ["Results", ".", "push_back", "(", "DAG", ".", "getMemcpy", "(", "Chain", ",", "dl", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DstVT", ",", "Dst", ",", "DAG", ".", "getConstant", "(", "Offset", ",", "DstVT", ")", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "SrcVT", ",", "Src", ",", "DAG", ".", "getConstant", "(", "Offset", ",", "SrcVT", ")", ")", ",", "DAG", ".", "getConstant", "(", "BytesLeft", ",", "SizeVT", ")", ",", "Align", ",", "AlwaysInline", ",", "DstSV", ",", "DstSVOff", "+", "Offset", ",", "SrcSV", ",", "SrcSVOff", "+", "Offset", ")", ")", ";"], "File": "X86ISelLowering160", "Func": "EmitTargetCodeForMemcpy", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8583, "Length": 396, "Cover_Rate": 0.72, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "union", "{", "int32x4x3_t", "__i", ";", "__builtin_neon_ci", "__o", ";", "}", "__rv", ";", "__rv", ".", "__o", "=", "__builtin_neon_vld3_lanev4si", "(", "(", "const", "__builtin_neon_si", "*", ")", "__a", ",", "__bu", ".", "__o", ",", "__c", ")", ";", "return", "__rv", ".", "__i", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vld3q_lane_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8584, "Length": 37, "Cover_Rate": 0.5522388059701493, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "KnownBits", "RHSKnown", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "unsigned", "Sel", "=", "CMask", "->", "getZExtValue", "(", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "<NUM_LIT>", ";", "I", "+=", "<NUM_LIT>", ")", "{", "unsigned", "SelBits", "=", "Sel", "&", "<NUM_LIT>", ";", "if", "(", "SelBits", "<", "<NUM_LIT>", ")", "{", "SelBits", "*=", "<NUM_LIT>", ";", "Known", ".", "One", "|=", "(", "(", "RHSKnown", ".", "One", ".", "getZExtValue", "(", ")", ">>", "SelBits", ")", "&", "<NUM_LIT>", ")", "<<", "I", ";", "Known", ".", "Zero", "|=", "(", "(", "RHSKnown", ".", "Zero", ".", "getZExtValue", "(", ")", ">>", "SelBits", ")", "&", "<NUM_LIT>", ")", "<<", "I", ";", "}", "else", "if", "(", "SelBits", "<", "<NUM_LIT>", ")", "{", "SelBits", "=", "(", "SelBits", "&", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "Known", ".", "One", "|=", "(", "(", "LHSKnown", ".", "One", ".", "getZExtValue", "(", ")", ">>", "SelBits", ")", "&", "<NUM_LIT>", ")", "<<", "I", ";", "Known", ".", "Zero", "|=", "(", "(", "LHSKnown", ".", "Zero", ".", "getZExtValue", "(", ")", ">>", "SelBits", ")", "&", "<NUM_LIT>", ")", "<<", "I", ";", "}", "else", "if", "(", "SelBits", "==", "<NUM_LIT>", ")", "{", "Known", ".", "Zero", "|=", "<NUM_LIT>", "<<", "I", ";", "}", "else", "if", "(", "SelBits", ">", "<NUM_LIT>", ")", "{", "Known", ".", "One", "|=", "<NUM_LIT>", "<<", "I", ";", "}", "Sel", ">>=", "<NUM_LIT>", ";", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "Known", ".", "Zero", ".", "setHighBits", "(", "<NUM_LIT>", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "Known", ".", "Zero", ".", "setHighBits", "(", "<NUM_LIT>", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "auto", "GA", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ";", "unsigned", "Align", "=", "GA", "->", "getGlobal", "(", ")", "->", "getAlignment", "(", ")", ";", "Known", ".", "Zero", ".", "setHighBits", "(", "<NUM_LIT>", ")", ";", "if", "(", "Align", ")", "Known", ".", "Zero", ".", "setLowBits", "(", "Log2_32", "(", "Align", ")", ")", ";", "break", ";", "}"], "ground_truth": ["case", "<STR_LIT>", ":", "{"], "File": "AMDGPUISelLowering121", "Func": "computeKnownBitsForTargetNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8585, "Length": 313, "Cover_Rate": 0.32004089979550104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>OptAddrMode", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "ARCOptAddrMode", "Func": "ARCOptAddrMode", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8586, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "!", "(", "STI", ".", "getFeatureBits", "(", ")", "&", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "hasARM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8587, "Length": 13, "Cover_Rate": 0.6190476190476191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";"], "ground_truth": ["for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "MF", ".", "begin", "(", ")", ",", "MFE", "=", "MF", ".", "end", "(", ")", ";", "MFI", "!=", "MFE", ";"], "File": "MipsISelDAGToDAG32", "Func": "ProcessFunctionAfterISel", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8588, "Length": 36, "Cover_Rate": 0.391304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLT", "VecTy", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "ValTy", ")", ";", "Register", "PackedVal", "=", "B", ".", "buildBuildVector", "(", "VecTy", ",", "{", "NewVal", ",", "CmpVal", "}", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["B", ".", "buildInstr", "(", "<STR_LIT>", ")", ".", "addDef", "(", "DstReg", ")", ".", "addUse", "(", "PtrReg", ")", ".", "addUse", "(", "PackedVal", ")", ".", "setMemRefs", "(", "MI", ".", "memoperands", "(", ")", ")", ";"], "File": "AMDGPULegalizerInfo26", "Func": "legalizeAtomicCmpXChg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8589, "Length": 64, "Cover_Rate": 0.3516483516483517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_extracti64x2_epi64", "(", "__m128i", "__W", ",", "__mmask8", "__U", ",", "__m512i", "__A", ",", "const", "int", "__imm", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_extracti64x2_512_mask", "(", "(", "__v8di", ")", "__A", ",", "__imm", ",", "(", "__v2di", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512dqintrin", "Func": "_mm512_mask_extracti64x2_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8590, "Length": 53, "Cover_Rate": 0.9814814814814815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "FirstEpilogSEH", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "while", "(", "FirstEpilogSEH", "->", "getFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", "&&", "FirstEpilogSEH", "!=", "MBB", ".", "begin", "(", ")", ")", "FirstEpilogSEH", "=", "std", "::", "prev", "(", "FirstEpilogSEH", ")", ";", "if", "(", "FirstEpilogSEH", "!=", "MBB", ".", "begin", "(", ")", ")", "FirstEpilogSEH", "=", "std", "::", "next", "(", "FirstEpilogSEH", ")", ";", "BuildMI", "(", "MBB", ",", "FirstEpilogSEH", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addMBB", "(", "TargetMBB", ")", ";", "BuildMI", "(", "MBB", ",", "FirstEpilogSEH", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addMBB", "(", "TargetMBB", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "Register", "Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalValue", ">", "(", "(", "*", "MI", ".", "memoperands_begin", "(", ")", ")", "->", "getValue", "(", ")", ")", ";", "const", "TargetMachine", "&", "TM", "=", "MBB", ".", "getParent", "(", ")", "->", "getTarget", "(", ")", ";", "unsigned", "OpFlags", "=", "Subtarget", ".", "ClassifyGlobalReference", "(", "GV", ",", "TM", ")", ";", "const", "unsigned", "char", "MO_NC", "=", "<STR_LIT>", ";", "if", "(", "(", "OpFlags", "&", "<STR_LIT>", ")", "!=", "<NUM_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addGlobalAddress", "(", "GV", ",", "<NUM_LIT>", ",", "OpFlags", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "*", "MI", ".", "memoperands_begin", "(", ")", ")", ";"], "File": "AArch64InstrInfo112", "Func": "expandPostRAPseudo", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8591, "Length": 281, "Cover_Rate": 0.35841836734693877, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vhsubq_x_n_s16", "(", "int16x8_t", "__a", ",", "int16_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vhsubq_m_n_sv8hi", "(", "__arm_vuninitializedq_s16", "(", ")", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vhsubq_x_n_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8592, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isUnpredicatedTerminator", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "!", "MI", ".", "isTerminator", "(", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "MI", ".", "isBranch", "(", ")", "&&", "!", "MI", ".", "isBarrier", "(", ")", ")", "return", "true", ";"], "File": "SHUXIInstrInfo", "Func": "isUnpredicatedTerminator", "Target": "SHUXI", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8593, "Length": 42, "Cover_Rate": 0.6774193548387096, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "hasFP", "(", "MF", ")", "&&", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "isFixed", "||", "(", "hasMovingSP", "&&", "!", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ")", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "else", "if", "(", "hasMovingSP", ")", "{", "assert", "(", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", "{", "if", "(", "FPOffset", ">=", "-", "<NUM_LIT>", "&&", "FPOffset", "<", "<NUM_LIT>", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "}", "}", "else", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", "{", "if", "(", "Offset", ">=", "<NUM_LIT>", "&&", "(", "Offset", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "Offset", "<=", "<NUM_LIT>", ")", "return", "Offset", ";", "if", "(", "FPOffset", ">=", "-", "<NUM_LIT>", "&&", "FPOffset", "<", "<NUM_LIT>", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "}", "else", "if", "(", "Offset", ">", "(", "FPOffset", "<", "<NUM_LIT>", "?", "-", "FPOffset", ":", "FPOffset", ")", ")", "{"], "ground_truth": ["FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";"], "File": "ARMFrameLowering (2)", "Func": "ResolveFrameIndexReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8594, "Length": 181, "Cover_Rate": 0.4491315136476427, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AllowAtInName", "=", "true", ";", "HiddenVisibilityAttr", "=", "MCSA_Invalid", ";", "HiddenDeclarationVisibilityAttr", "=", "MCSA_Invalid", ";", "ProtectedVisibilityAttr", "=", "MCSA_Invalid", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "DwarfCFI", ";"], "ground_truth": ["DwarfRegNumForCFI", "=", "true", ";"], "File": "ARCMCAsmInfo", "Func": "ARCMCAsmInfo", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8595, "Length": 26, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "translateSetCCForBranch", "(", "DL", ",", "LHS", ",", "RHS", ",", "CCVal", ",", "DAG", ")", ";", "if", "(", "LHS", ".", "getValueType", "(", ")", ".", "isFatPointer", "(", ")", ")", "{", "LHS", "=", "DAG", ".", "getTargetExtractSubreg", "(", "<STR_LIT>", ",", "DL", ",", "XLenVT", ",", "LHS", ")", ";", "RHS", "=", "DAG", ".", "getTargetExtractSubreg", "(", "<STR_LIT>", ",", "DL", ",", "XLenVT", ",", "RHS", ")", ";", "}", "SDValue", "TargetCC", "=", "DAG", ".", "getCondCode", "(", "CCVal", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "LHS", ",", "RHS", ",", "TargetCC", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "RISCVISelLowering42", "Func": "lowerBRCOND", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8596, "Length": 104, "Cover_Rate": 0.35986159169550175, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MF", ".", "getFunction", "(", ")", ".", "optForMinSize", "(", ")", ";"], "ground_truth": ["}"], "File": "HexagonFrameLowering13", "Func": "isMinSize", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8597, "Length": 12, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<NUM_LIT>", "-", "mcore_num_ones", "(", "mask", ")", ";"], "ground_truth": ["}"], "File": "mcore", "Func": "mcore_num_zeros", "Target": "mcore", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8598, "Length": 9, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_frecpev2sf", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vrecpe_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8599, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "ndirty", "=", "GEN_INT", "(", "GET_MODE_SIZE", "(", "GET_MODE", "(", "mem", ")", ")", ")", ";", "if", "(", "!", "cache_fetch_dirty", ")", "cache_fetch_dirty", "=", "init_one_libfunc", "(", "<STR_LIT>", ")", ";", "emit_library_call_value", "(", "cache_fetch_dirty", ",", "data_addr", ",", "LCT_NORMAL", ",", "Pmode", ",", "<NUM_LIT>", ",", "ea_addr", ",", "EAmode", ",", "ndirty", ",", "SImode", ")", ";"], "ground_truth": ["}"], "File": "spu", "Func": "ea_load_store", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8600, "Length": 48, "Cover_Rate": 0.46601941747572817, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CASE", "(", "LinkageType", ",", "Export", ")", "CASE", "(", "LinkageType", ",", "Import", ")", "break", ";", "}"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "SPIRVBaseInfo", "Func": "getLinkageTypeName", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8601, "Length": 20, "Cover_Rate": 0.6060606060606061, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DA", "=", "&", "getAnalysis", "<", "DivergenceAnalysis", ">", "(", ")", ";", "HasUnsafeFPMath", "=", "hasUnsafeFPMath", "(", "F", ")", ";", "bool", "MadeChange", "=", "false", ";", "for", "(", "BasicBlock", "&", "BB", ":", "F", ")", "{", "BasicBlock", "::", "iterator", "Next", ";"], "ground_truth": ["for", "(", "BasicBlock", "::", "iterator", "I", "=", "BB", ".", "begin", "(", ")", ",", "E", "=", "BB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "I", "=", "Next", ")", "{"], "File": "AMDGPUCodeGenPrepare19", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8602, "Length": 66, "Cover_Rate": 0.528, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "KindReg", ";"], "ground_truth": ["}"], "File": "VideocoreAsmParser", "Func": "isReg", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8603, "Length": 6, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_SINGLE_PIC_BASE", ")", "return", "false", ";", "if", "(", "cfun", "->", "is_thunk", ")", "return", "true", ";"], "ground_truth": ["return", "cfun", "->", "machine", "->", "r2_setup_needed", ";"], "File": "powerpcspe", "Func": "rs6000_global_entry_point_needed_p", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8604, "Length": 23, "Cover_Rate": 0.575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "TVMUtilities", "Func": "isConstInt", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8605, "Length": 18, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<STR_LIT>", "(", "Shift", ".", "ShiftTy", ",", "<NUM_LIT>", ")", ")", ")", ";"], "File": "ARMAsmParser35", "Func": "addShifterOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8606, "Length": 28, "Cover_Rate": 0.6511627906976745, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "int", "ifun", "=", "xstormy16_interrupt_function_p", "(", ")", ";", "mem_pop_rtx", "=", "gen_rtx_PRE_DEC", "(", "Pmode", ",", "stack_pointer_rtx", ")", ";", "mem_pop_rtx", "=", "gen_rtx_MEM", "(", "HImode", ",", "mem_pop_rtx", ")", ";", "layout", "=", "xstormy16_compute_stack_layout", "(", ")", ";", "if", "(", "layout", ".", "locals_size", ")", "{", "if", "(", "frame_pointer_needed", "&&", "layout", ".", "sp_minus_fp", "==", "layout", ".", "locals_size", ")", "emit_move_insn", "(", "stack_pointer_rtx", ",", "hard_frame_pointer_rtx", ")", ";"], "ground_truth": ["else", "emit_addhi3_postreload", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "-", "layout", ".", "locals_size", ")", ")", ";"], "File": "stormy16", "Func": "xstormy16_expand_epilogue", "Target": "stormy16", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8607, "Length": 74, "Cover_Rate": 0.44047619047619047, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__rv", ".", "__o", "=", "__builtin_neon_vld3_lanev8qi", "(", "(", "const", "__builtin_neon_qi", "*", ")", "__a", ",", "__bu", ".", "__o", ",", "__c", ")", ";", "return", "__rv", ".", "__i", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vld3_lane_p8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8608, "Length": 26, "Cover_Rate": 0.3880597014925373, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Scope", ")", "return", ";", "StringRef", "fileName", "(", "Scope", "->", "getFilename", "(", ")", ")", ";", "StringRef", "dirName", "(", "Scope", "->", "getDirectory", "(", ")", ")", ";", "SmallString", "<", "<NUM_LIT>", ">", "FullPathName", "=", "dirName", ";", "if", "(", "!", "dirName", ".", "empty", "(", ")", "&&", "!", "sys", "::", "path", "::", "is_absolute", "(", "fileName", ")", ")", "{", "sys", "::", "path", "::", "append", "(", "FullPathName", ",", "fileName", ")", ";", "fileName", "=", "FullPathName", ";", "}", "if", "(", "filenameMap", ".", "find", "(", "fileName", ")", "==", "filenameMap", ".", "end", "(", ")", ")", "return", ";", "if", "(", "InterleaveSrc", ")", "this", "->", "emitSrcInText", "(", "fileName", ",", "curLoc", ".", "getLine", "(", ")", ")", ";", "std", "::", "stringstream", "temp", ";", "temp", "<<", "<STR_LIT>", "<<", "filenameMap", "[", "fileName", "]", "<<", "<STR_LIT>", "<<", "curLoc", ".", "getLine", "(", ")", "<<", "<STR_LIT>", "<<", "curLoc", ".", "getCol", "(", ")", ";"], "ground_truth": ["OutStreamer", "->", "EmitRawText", "(", "temp", ".", "str", "(", ")", ")", ";"], "File": "NVPTXAsmPrinter18", "Func": "emitLineNumberAsDotLoc", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8609, "Length": 146, "Cover_Rate": 0.6347826086956522, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GPRInfoSet", "=", "true", ";", "GPRBitMask", "=", "CPUBitmask", ";", "GPROffset", "=", "CPUTopSavedRegOff", ";"], "ground_truth": ["}"], "File": "MipsTargetStreamer (2)1", "Func": "emitMask", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8610, "Length": 13, "Cover_Rate": 0.52, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_aesimc_si128", "(", "__m128i", "__X", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_aesimc128", "(", "(", "__v2di", ")", "__X", ")", ";"], "File": "wmmintrin", "Func": "_mm_aesimc_si128", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8611, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Reg", "=", "Is64Bit", "?", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "VT", ")", ":", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ")", ";"], "ground_truth": ["SDValue", "Ops", "[", "]", "=", "{", "GA", ",", "Reg", "}", ";"], "File": "PPCISelLowering (2)7", "Func": "getTOCEntry", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8612, "Length": 36, "Cover_Rate": 0.3050847457627119, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initialize<ISA_LIT>ShortenInstPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SystemZShortenInst (2)1", "Func": "SystemZShortenInst", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8613, "Length": 11, "Cover_Rate": 0.4074074074074074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "raw_ostream", "&", "printID", "(", "raw_ostream", "&", "os", ")", "const", "{"], "ground_truth": ["return", "os", "<<", "<STR_LIT>", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "this", "<<", "<STR_LIT>", "<<", "MBB", "<<", "<STR_LIT>", ";"], "File": "PredicatedBlock", "Func": "printID", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 8614, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCE", ".", "addRelocation", "(", "MachineRelocation", "::", "getExtSym", "(", "MCE", ".", "getCurrentPCOffset", "(", ")", ",", "Reloc", ",", "ES", ",", "RelocCST", ")", ")", ";", "if", "(", "Reloc", "==", "<STR_LIT>", ")", "MCE", ".", "emitDWordLE", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["else", "MCE", ".", "emitWordLE", "(", "<NUM_LIT>", ")", ";"], "File": "X86CodeEmitter11", "Func": "emitExternalSymbolAddress", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8615, "Length": 43, "Cover_Rate": 0.5512820512820513, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "MCInst", "&", "Res", ")", "const", "{"], "ground_truth": ["}"], "File": "OR1KAsmBackend", "Func": "relaxInstruction", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8616, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "Optional", "<", "MCPhysReg", ">", "tryToFindRegisterToRename", "(", "const", "MachineFunction", "&", "MF", ",", "Register", "Reg", ",", "LiveRegUnits", "&", "DefinedInBB", ",", "LiveRegUnits", "&", "UsedInBetween", ",", "SmallPtrSetImpl", "<", "const", "TargetRegisterClass", "*", ">", "&", "RequiredClasses", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "{", "const", "MachineRegisterInfo", "&", "RegInfo", "=", "MF", ".", "getRegInfo", "(", ")", ";", "auto", "AnySubOrSuperRegCalleePreserved", "=", "[", "&", "MF", ",", "TRI", "]", "(", "MCPhysReg", "PR", ")", "{", "return", "any_of", "(", "TRI", "->", "sub_and_superregs_inclusive", "(", "PR", ")", ",", "[", "&", "MF", ",", "TRI", "]", "(", "MCPhysReg", "SubOrSuper", ")", "{", "return", "TRI", "->", "isCalleeSavedPhysReg", "(", "SubOrSuper", ",", "MF", ")", ";", "}", ")", ";", "}", ";", "auto", "CanBeUsedForAllClasses", "=", "[", "&", "RequiredClasses", ",", "TRI", "]", "(", "MCPhysReg", "PR", ")", "{", "return", "all_of", "(", "RequiredClasses", ",", "[", "PR", ",", "TRI", "]", "(", "const", "TargetRegisterClass", "*", "C", ")", "{", "return", "any_of", "(", "TRI", "->", "sub_and_superregs_inclusive", "(", "PR", ")", ",", "[", "C", ",", "TRI", "]", "(", "MCPhysReg", "SubOrSuper", ")", "{", "return", "C", "==", "TRI", "->", "getMinimalPhysRegClass", "(", "SubOrSuper", ")", ";", "}", ")", ";", "}", ")", ";", "}", ";", "auto", "*", "RegClass", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";"], "ground_truth": ["for", "(", "const", "MCPhysReg", "&", "PR", ":", "*", "RegClass", ")", "{"], "File": "AArch64LoadStoreOptimizer (2)1", "Func": "tryToFindRegisterToRename", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8617, "Length": 190, "Cover_Rate": 0.6785714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TREE_TYPE", "(", "decl", ")", "!=", "error_mark_node", "&&", "TYPE_ADDR_SPACE", "(", "TREE_TYPE", "(", "decl", ")", ")", "==", "ADDR_SPACE_EA", ")", "{", "if", "(", "!", "DECL_P", "(", "decl", ")", ")", "return", "get_section", "(", "<STR_LIT>", ",", "SECTION_WRITE", "|", "SECTION_DEBUG", ",", "NULL", ")", ";", "return", "get_named_section", "(", "decl", ",", "<STR_LIT>", ",", "reloc", ")", ";"], "ground_truth": ["}"], "File": "spu", "Func": "spu_select_section", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8618, "Length": 51, "Cover_Rate": 0.6538461538461539, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "StackSize", ")", "{", "bool", "StoreBackchain", "=", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ";", "if", "(", "StoreBackchain", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "ZII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "int64_t", "Delta", "=", "-", "int64_t", "(", "StackSize", ")", ";", "emitIncrement", "(", "MBB", ",", "MBBI", ",", "DL", ",", "<STR_LIT>", ",", "Delta", ",", "ZII", ")", ";", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "nullptr", ",", "SPOffsetFromCFA", "+", "Delta", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "ZII", "->", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "SPOffsetFromCFA", "+=", "Delta", ";", "if", "(", "StoreBackchain", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "ZII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "HasFP", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "ZII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "unsigned", "HardFP", "=", "MRI", "->", "getDwarfRegNum", "(", "<STR_LIT>", ",", "true", ")", ";", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaRegister", "(", "nullptr", ",", "HardFP", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "ZII", "->", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "for", "(", "auto", "I", "=", "std", "::", "next", "(", "MF", ".", "begin", "(", ")", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "I", "->", "addLiveIn", "(", "<STR_LIT>", ")", ";", "}", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "CFIIndexes", ";", "for", "(", "auto", "&", "Save", ":", "CSI", ")", "{"], "ground_truth": ["unsigned", "Reg", "=", "Save", ".", "getReg", "(", ")", ";"], "File": "SystemZFrameLowering45", "Func": "emitPrologue", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8619, "Length": 313, "Cover_Rate": 0.4075520833333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "tertiary_reload_operand", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "op", ")", ";", "return", "code", "==", "MEM", "||", "(", "TARGET_SH4", "&&", "code", "==", "CONST_DOUBLE", ")", ";"], "ground_truth": ["}"], "File": "sh3", "Func": "tertiary_reload_operand", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8620, "Length": 35, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetELFStreamer", "::", "EmitDirectiveHSACodeObjectVersion", "(", "uint32_t", "Major", ",", "uint32_t", "Minor", ")", "{"], "ground_truth": ["EmitNote", "(", "ElfNote", "::", "NoteNameV2", ",", "MCConstantExpr", "::", "create", "(", "<NUM_LIT>", ",", "getContext", "(", ")", ")", ",", "ELF", "::", "NT_AMD_HSA_CODE_OBJECT_VER<ISA_LIT>ON", ",", "[", "&", "]", "(", "MCELFStreamer", "&", "OS", ")", "{"], "File": "AMDGPUTargetStreamer1", "Func": "EmitDirectiveHSACodeObjectVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8621, "Length": 42, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "I2", "=", "slice", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "==", "S", ";", "unsigned", "Imm25", "=", "slice", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", "|", "slice", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "if", "(", "S", ")", "Imm25", "|=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "if", "(", "I1", ")", "Imm25", "|=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "if", "(", "I2", ")", "Imm25", "|=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";"], "ground_truth": ["return", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Imm25", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "decodeImm32_BLX", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8622, "Length": 78, "Cover_Rate": 0.6842105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Addr", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "Value", "*", "SV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "const", "unsigned", "NumFields", "=", "<NUM_LIT>", ";", "SDValue", "Fields", "[", "NumFields", "]", "=", "{"], "ground_truth": ["DAG", ".", "getConstant", "(", "FuncInfo", "->", "getVarArgsFirstGPR", "(", ")", ",", "PtrVT", ")", ",", "DAG", ".", "getConstant", "(", "FuncInfo", "->", "getVarArgsFirstFPR", "(", ")", ",", "PtrVT", ")", ",", "DAG", ".", "getFrameIndex", "(", "FuncInfo", "->", "getVarArgsFrameIndex", "(", ")", ",", "PtrVT", ")", ",", "DAG", ".", "getFrameIndex", "(", "FuncInfo", "->", "getRegSaveFrameIndex", "(", ")", ",", "PtrVT", ")", "}", ";"], "File": "SystemZISelLowering106", "Func": "lowerVASTART", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8623, "Length": 104, "Cover_Rate": 0.37545126353790614, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Ra", "=", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "uint32_t", "Binary", ";", "assert", "(", "Func", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "MCExpr", "*", "Expr", "=", "Func", ".", "getExpr", "(", ")", ";", "const", "MCExpr", "*", "CallExpr", "=", "<ISA_LIT>MCExpr", "::", "create", "(", "Expr", ",", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_CALL", ",", "Ctx", ")", ";", "TmpInst", "=", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "Ra", ")", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "CallExpr", ")", ")", ";", "Binary", "=", "getBinaryCodeForInstr", "(", "TmpInst", ",", "Fixups", ",", "STI", ")", ";", "<STR_LIT>", "::", "write", "(", "OS", ",", "Binary", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "TmpInst", "=", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "Ra", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "File": "RISCVMCCodeEmitter", "Func": "expandFunctionCall", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8624, "Length": 136, "Cover_Rate": 0.5506072874493927, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask16", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_cmpgt_epi32_mask", "(", "__mmask16", "__U", ",", "__m512i", "__A", ",", "__m512i", "__B", ")", "{", "return", "(", "__mmask16", ")", "__builtin_ia32_pcmpgtd512_mask", "(", "(", "__v16si", ")", "__A", ",", "(", "__v16si", ")", "__B", ",", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_mask_cmpgt_epi32_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8625, "Length": 45, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>PCLabelIndex", "=", "<NUM_LIT>", ";", "SDLoc", "DL", "(", "Op", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "const", "BlockAddress", "*", "BA", "=", "cast", "<", "BlockAddressSDNode", ">", "(", "Op", ")", "->", "getBlockAddress", "(", ")", ";", "SDValue", "CPAddr", ";", "bool", "IsPositionIndependent", "=", "isPositionIndependent", "(", ")", ";", "if", "(", "!", "IsPositionIndependent", ")", "{", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "BA", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "<ISA_LIT>PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "<ISA_LIT>ConstantPoolValue", "*", "CPV", "=", "<ISA_LIT>ConstantPoolConstant", "::", "Create", "(", "BA", ",", "<ISA_LIT>PCLabelIndex", ",", "<STR_LIT>", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering11", "Func": "LowerBlockAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8626, "Length": 124, "Cover_Rate": 0.4881889763779528, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", "->", "isTargetAndroid", "(", ")", ")", "return", "UseTlsOffset", "(", "IRB", ",", "<NUM_LIT>", ")", ";", "if", "(", "Subtarget", "->", "isTargetFuchsia", "(", ")", ")", "return", "UseTlsOffset", "(", "IRB", ",", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "TargetLowering", "::", "getSafeStackPointerLocation", "(", "IRB", ")", ";"], "File": "AArch64ISelLowering (2)2", "Func": "getSafeStackPointerLocation", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8627, "Length": 41, "Cover_Rate": 0.7592592592592593, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Sym", ".", "getSection", "(", ")", ".", "getKind", "(", ")", ".", "isMergeableCString", "(", ")", "||", "Sym", ".", "getSection", "(", ")", ".", "getKind", "(", ")", ".", "isMergeableConst", "(", ")", ")", "return", "&", "Sym", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "MipsELFObjectWriter18", "Func": "ExplicitRelSym", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8628, "Length": 38, "Cover_Rate": 0.38, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "SelectVOP3BMods0", "(", "SDValue", "In", ",", "SDValue", "&", "Src", ",", "SDValue", "&", "SrcMods", ",", "SDValue", "&", "Clamp", ",", "SDValue", "&", "Omod", ")", "const", "{", "SDLoc", "DL", "(", "In", ")", ";", "Clamp", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "Omod", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "return", "SelectVOP3BMods", "(", "In", ",", "Src", ",", "SrcMods", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG19", "Func": "SelectVOP3BMods0", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8629, "Length": 69, "Cover_Rate": 0.9452054794520548, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "pInst", "!=", "nullptr", ")", "{", "Out", ".", "EmitInstruction", "(", "prevInst", ",", "STI", ")", ";"], "ground_truth": ["pInst", "=", "nullptr", ";"], "File": "TPCAsmInstCompress", "Func": "flushPendingInstructions", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8630, "Length": 20, "Cover_Rate": 0.30303030303030304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "&", "get<ISA_LIT>TargetMachine", "(", ")", "const", "{", "return", "getTM", "<", "<ISA_LIT>TargetMachine", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "Comet2TargetMachine", "Func": "getComet2TargetMachine", "Target": "Comet2", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8631, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "CONST_INT", ")", "||", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "REG", ")", "||", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "SUBREG", ")", ")", ";", "if", "(", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "CONST_INT", ")", "&&", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "TARGET_BARREL_SHIFT", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["gcc_assert", "(", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "REG", ")", "||", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "SUBREG", ")", "||", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "REG", ")", "||", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "SUBREG", ")", ")", ";"], "File": "microblaze2", "Func": "microblaze_expand_shift", "Target": "microblaze", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8632, "Length": 126, "Cover_Rate": 0.6176470588235294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ConstantPoolValue", "::", "<ISA_LIT>ConstantPoolValue", "(", "const", "GlobalValue", "*", "gv", ",", "<STR_LIT>", "Modif", ")", ":", "MachineConstantPoolValue", "(", "(", "const", "Type", "*", ")", "Type", "::", "getInt32Ty", "(", "gv", "->", "getContext", "(", ")", ")", ")", ",", "CVal", "(", "gv", ")", ",", "S", "(", "NULL", ")", ",", "LabelId", "(", "<NUM_LIT>", ")", ",", "Kind", "(", "<STR_LIT>", ")", ",", "PCAdjust", "(", "<NUM_LIT>", ")", ",", "Modifier", "(", "Modif", ")", ",", "AddCurrentAddress", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "ARMConstantPoolValue10", "Func": "ARMConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8633, "Length": 68, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "left", ".", "i", "[", "<NUM_LIT>", "]", "=", "count", ";", "right", ".", "i", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", "-", "count", ";", "return", "(", "(", "qword", ")", "(", "vec_or", "(", "vec_slo", "(", "(", "vec_uchar16", ")", "(", "a", ")", ",", "left", ".", "v", ")", ",", "vec_sro", "(", "(", "vec_uchar16", ")", "(", "a", ")", ",", "right", ".", "v", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "si2vmx", "Func": "si_rotqbyi", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8634, "Length": 60, "Cover_Rate": 0.6521739130434783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "EmitFlipSign", "(", "const", "SDLoc", "&", "DL", ",", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ",", "DAG", ".", "getConstant", "(", "APInt", "::", "getSignMask", "(", "VT", ".", "getSizeInBits", "(", ")", ")", ",", "DL", ",", "VT", ")", ")", ";"], "ground_truth": ["}"], "File": "Z80oldISelLowering", "Func": "EmitFlipSign", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8635, "Length": 63, "Cover_Rate": 0.9692307692307692, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", "&&", "isCalleeSavedRegister", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "CSRegs", ")", ")", "return", "true", ";", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "!", "isCalleeSavedRegister", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ",", "CSRegs", ")", ")", "return", "false", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "Thumb1FrameInfo", "Func": "isCSRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8636, "Length": 106, "Cover_Rate": 0.8548387096774194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx_insn", "*", "insn", ";", "a0", "=", "gen_rtx_REG", "(", "Pmode", ",", "GP_ARG_FIRST", ")", ";", "if", "(", "!", "mips_tls_symbol", ")", "mips_tls_symbol", "=", "init_one_libfunc", "(", "<STR_LIT>", ")", ";", "loc", "=", "mips_unspec_address", "(", "sym", ",", "type", ")", ";", "start_sequence", "(", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "a0", ",", "gen_rtx_LO_SUM", "(", "Pmode", ",", "pic_offset_table_rtx", ",", "loc", ")", ")", ")", ";", "insn", "=", "mips_expand_call", "(", "MIPS_CALL_NORMAL", ",", "v0", ",", "mips_tls_symbol", ",", "const0_rtx", ",", "NULL_RTX", ",", "false", ")", ";", "RTL_CONST_CALL_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "use_reg", "(", "&", "CALL_INSN_FUNCTION_USAGE", "(", "insn", ")", ",", "a0", ")", ";", "insn", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")", ";", "return", "insn", ";"], "ground_truth": ["}"], "File": "mips", "Func": "mips_call_tls_get_addr", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8637, "Length": 104, "Cover_Rate": 0.832, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "OpSize", "==", "<NUM_LIT>", "&&", "Subtarget", ".", "hasSSE2", "(", ")", ")", "||", "(", "OpSize", "==", "<NUM_LIT>", "&&", "Subtarget", ".", "hasAVX2", "(", ")", ")", "||", "(", "OpSize", "==", "<NUM_LIT>", "&&", "Subtarget", ".", "useAVX512Regs", "(", ")", ")", ")", "{", "auto", "BW", "=", "Subtarget", ".", "hasBWI", "(", ")", ";", "EVT", "VecVT", "=", "OpSize", "==", "<NUM_LIT>", "?", "(", "BW", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "OpSize", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "EVT", "CmpVT", "=", "OpSize", "==", "<NUM_LIT>", "?", "(", "BW", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "VecVT", ";", "SDValue", "Cmp", ";", "if", "(", "IsOrXorXorCCZero", ")", "{", "SDValue", "A", "=", "DAG", ".", "getBitcast", "(", "VecVT", ",", "X", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "B", "=", "DAG", ".", "getBitcast", "(", "VecVT", ",", "X", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "C", "=", "DAG", ".", "getBitcast", "(", "VecVT", ",", "X", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "D", "=", "DAG", ".", "getBitcast", "(", "VecVT", ",", "X", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Cmp1", "=", "DAG", ".", "getSetCC", "(", "DL", ",", "CmpVT", ",", "A", ",", "B", ",", "<STR_LIT>", ")", ";", "SDValue", "Cmp2", "=", "DAG", ".", "getSetCC", "(", "DL", ",", "CmpVT", ",", "C", ",", "D", ",", "<STR_LIT>", ")", ";", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "CmpVT", ",", "Cmp1", ",", "Cmp2", ")", ";", "}", "else", "{", "SDValue", "VecX", "=", "DAG", ".", "getBitcast", "(", "VecVT", ",", "X", ")", ";", "SDValue", "VecY", "=", "DAG", ".", "getBitcast", "(", "VecVT", ",", "Y", ")", ";", "Cmp", "=", "DAG", ".", "getSetCC", "(", "DL", ",", "CmpVT", ",", "VecX", ",", "VecY", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "OpSize", "==", "<NUM_LIT>", "&&", "BW", ")", "return", "DAG", ".", "getSetCC", "(", "DL", ",", "VT", ",", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Cmp", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "CC", ")", ";", "if", "(", "OpSize", "==", "<NUM_LIT>", ")", "return", "DAG", ".", "getSetCC", "(", "DL", ",", "VT", ",", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Cmp", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "CC", ")", ";", "SDValue", "MovMsk", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Cmp", ")", ";", "SDValue", "FFFFs", "=", "DAG", ".", "getConstant", "(", "OpSize", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "DAG", ".", "getSetCC", "(", "DL", ",", "VT", ",", "MovMsk", ",", "FFFFs", ",", "CC", ")", ";"], "File": "X86ISelLowering (2)7", "Func": "combineVectorSizedSetCCEquality", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8638, "Length": 412, "Cover_Rate": 0.5730180806675939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "Imm", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "&", "<NUM_LIT>", ";", "switch", "(", "Imm", ")", "{", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "return", "fixCommutedOpIndices", "(", "SrcOpIdx1", ",", "SrcOpIdx2", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "X86InstrInfo (2)1", "Func": "findCommutedOpIndices", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8639, "Length": 69, "Cover_Rate": 0.46308724832214765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IRP", ".", "getPositionKind", "(", ")", "==", "IRPosition", "::", "IRP_FUNCTION", ")", "return", "*", "new", "(", "A", ".", "Allocator", ")", "AAAMDWorkGroupSizeFunction", "(", "IRP", ",", "A", ")", ";"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "AMDGPUAttributor5", "Func": "createForPosition", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8640, "Length": 32, "Cover_Rate": 0.6530612244897959, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetFrameLowering", "*", "getFrameLowering", "(", ")", "const", "{", "return", "&", "FrameLowering", ";"], "ground_truth": ["}"], "File": "SystemZSubtarget16", "Func": "getFrameLowering", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8641, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "false", ";", "default", ":", "return", "true", ";", "}", "}", "if", "(", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "&&", "RegSize", ">", "<NUM_LIT>", ")", "{", "switch", "(", "UserOpc", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "false", ";", "default", ":", "return", "true", ";"], "ground_truth": ["}"], "File": "X86InstrInfo6", "Func": "isNonFoldablePartialRegisterLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8642, "Length": 153, "Cover_Rate": 0.3893129770992366, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "!", "isAsynchronousEHPersonality", "(", "classifyEHPersonality", "(", "BB", "->", "getParent", "(", ")", "->", "getFunction", "(", ")", ".", "getPersonalityFn", "(", ")", ")", ")", "&&", "<STR_LIT>", ")", ";", "return", "BB", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering (2)2", "Func": "EmitLoweredCatchRet", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8643, "Length": 30, "Cover_Rate": 0.6521739130434783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint16x8_t", "result", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ":", ")", ";"], "ground_truth": ["return", "result", ";"], "File": "arm", "Func": "neon2_vmovl_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8644, "Length": 22, "Cover_Rate": 0.7586206896551724, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Data", "&&", "Op", ".", "isIdenticalTo", "(", "*", "Data", ")", ")", "return", "true", ";", "MachineOperand", "*", "Data0", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "data0", ")", ";", "if", "(", "Data0", "&&", "Op", ".", "isIdenticalTo", "(", "*", "Data0", ")", ")", "return", "true", ";", "MachineOperand", "*", "Data1", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "data1", ")", ";", "if", "(", "Data1", "&&", "Op", ".", "isIdenticalTo", "(", "*", "Data1", ")", ")", "return", "true", ";", "return", "false", ";", "}", "for", "(", "MachineInstr", "::", "mop_iterator", "I", "=", "MI", ".", "operands_begin", "(", ")", ",", "E", "=", "MI", ".", "operands_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "isReg", "(", ")", "&&", "I", "->", "isUse", "(", ")", ")", "return", "Op", ".", "isIdenticalTo", "(", "*", "I", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "SIInsertWaits", "Func": "isOpRelevant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8645, "Length": 135, "Cover_Rate": 0.5232558139534884, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "&", "STI", "=", "MI", ".", "getMF", "(", ")", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "const", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";"], "ground_truth": ["return", "Opcode", "==", "<STR_LIT>", "||", "(", "!", "STI", ".", "is64Bit", "(", ")", "&&", "Opcode", "==", "<STR_LIT>", ")", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ";"], "File": "RISCVMakeCompressible", "Func": "isCompressibleLoad", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8646, "Length": 54, "Cover_Rate": 0.7397260273972602, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SanityCheckImplicitOperands", "(", "MCI", ")", ";", "std", "::", "bitset", "<", "<NUM_LIT>", ">", "Bits", "(", "MCI", ".", "getOperand", "(", "MCI", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "return", "Bits", ";"], "ground_truth": ["}"], "File": "HexagonMCInst", "Func": "GetImplicitBits", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8647, "Length": 35, "Cover_Rate": 0.6862745098039216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_VXE2", "&&", "d", ".", "op0", "==", "d", ".", "op1", "&&", "is_reverse_perm_mask", "(", "d", ")", "&&", "d", ".", "vmode", "==", "V16QImode", ")", "{", "if", "(", "d", ".", "testing_p", ")", "return", "true", ";", "emit_insn", "(", "gen_eltswapv16qi", "(", "d", ".", "target", ",", "d", ".", "op0", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "s3901", "Func": "expand_perm_with_vstbrq", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8648, "Length": 51, "Cover_Rate": 0.7727272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint64_t", "F", "=", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", ";"], "ground_truth": ["return", "!", "(", "(", "F", ">>", "<STR_LIT>", ")", "&", "<STR_LIT>", ")", ";"], "File": "HexagonInstrInfo56", "Func": "isPredicatedTrue", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8649, "Length": 24, "Cover_Rate": 0.5853658536585366, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "{", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["return", "Reserved", ";"], "File": "XCoreRegisterInfo19", "Func": "getReservedRegs", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8650, "Length": 42, "Cover_Rate": 0.4421052631578947, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "!", "table", ")", "{", "assert", "(", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "<STR_LIT>", ")", ";", "table", "=", "lookupAVX512", "(", "MI", ".", "getOpcode", "(", ")", ",", "dom", ",", "ReplaceableInstrsAVX512", ")", ";", "if", "(", "table", "&&", "Domain", "==", "<NUM_LIT>", "&&", "table", "[", "<NUM_LIT>", "]", "==", "MI", ".", "getOpcode", "(", ")", ")", "Domain", "=", "<NUM_LIT>", ";", "}", "if", "(", "!", "table", ")", "{", "assert", "(", "(", "Subtarget", ".", "hasDQI", "(", ")", "||", "Domain", ">=", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "table", "=", "lookupAVX512", "(", "MI", ".", "getOpcode", "(", ")", ",", "dom", ",", "ReplaceableInstrsAVX512DQ", ")", ";", "if", "(", "table", "&&", "Domain", "==", "<NUM_LIT>", "&&", "(", "dom", "==", "<NUM_LIT>", "||", "table", "[", "<NUM_LIT>", "]", "==", "MI", ".", "getOpcode", "(", ")", ")", ")", "Domain", "=", "<NUM_LIT>", ";", "}", "if", "(", "!", "table", ")", "{", "assert", "(", "(", "Subtarget", ".", "hasDQI", "(", ")", "||", "Domain", ">=", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "table", "=", "lookupAVX512", "(", "MI", ".", "getOpcode", "(", ")", ",", "dom", ",", "ReplaceableInstrsAVX512DQMasked", ")", ";", "if", "(", "table", "&&", "Domain", "==", "<NUM_LIT>", "&&", "(", "dom", "==", "<NUM_LIT>", "||", "table", "[", "<NUM_LIT>", "]", "==", "MI", ".", "getOpcode", "(", ")", ")", ")", "Domain", "=", "<NUM_LIT>", ";", "}", "assert", "(", "table", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["MI", ".", "setDesc", "(", "get", "(", "table", "[", "Domain", "-", "<NUM_LIT>", "]", ")", ")", ";"], "File": "X86InstrInfo", "Func": "setExecutionDomain", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8651, "Length": 215, "Cover_Rate": 0.5826558265582655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "LHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "RHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ",", "RHS", ")", ")", ";", "}", "}", "if", "(", "SDValue", "V", "=", "combineParity", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "SrcOps", ";", "if", "(", "matchScalarReduction", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "SrcOps", ")", "&&", "SrcOps", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "SDLoc", "dl", "(", "N", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "unsigned", "NumElts", "=", "SrcOps", "[", "<NUM_LIT>", "]", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "EVT", "MaskVT", "=", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "NumElts", ")", ";", "SDValue", "Mask", "=", "combineBitcastvxi1", "(", "DAG", ",", "MaskVT", ",", "SrcOps", "[", "<NUM_LIT>", "]", ",", "dl", ",", "Subtarget", ")", ";", "if", "(", "!", "Mask", "&&", "TLI", ".", "isTypeLegal", "(", "SrcOps", "[", "<NUM_LIT>", "]", ".", "getValueType", "(", ")", ")", ")", "Mask", "=", "DAG", ".", "getBitcast", "(", "MaskVT", ",", "SrcOps", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "Mask", ")", "{", "APInt", "AllBits", "=", "APInt", "::", "getAllOnesValue", "(", "NumElts", ")", ";", "return", "DAG", ".", "getSetCC", "(", "dl", ",", "<STR_LIT>", ",", "Mask", ",", "DAG", ".", "getConstant", "(", "AllBits", ",", "dl", ",", "MaskVT", ")", ",", "<STR_LIT>", ")", ";", "}", "}", "}", "if", "(", "SDValue", "V", "=", "combineScalarAndWithMaskSetcc", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "if", "(", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "SDValue", "R", "=", "combineCompareEqual", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ")", "return", "R", ";", "if", "(", "SDValue", "FPLogic", "=", "convertIntLogicToFPLogic", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "FPLogic", ";", "if", "(", "SDValue", "R", "=", "combineANDXORWithAllOnesIntoANDNP", "(", "N", ",", "DAG", ")", ")", "return", "R", ";", "if", "(", "SDValue", "ShiftRight", "=", "combineAndMaskToShift", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "ShiftRight", ";", "if", "(", "SDValue", "R", "=", "combineAndLoadToBZHI", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "R", ";"], "ground_truth": ["if", "(", "VT", ".", "isVector", "(", ")", "&&", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{"], "File": "X86ISelLowering (2)6", "Func": "combineAnd", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8652, "Length": 415, "Cover_Rate": 0.4208924949290061, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512d", ")", "__builtin_ia32_reducepd512_mask_round", "(", "(", "__v8df", ")", "__A", ",", "__B", ",", "(", "__v8df", ")", "_mm512_setzero_pd", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512dqintrin1", "Func": "_mm512_reduce_round_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8653, "Length": 30, "Cover_Rate": 0.5357142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpc", ")", ",", "ResultReg", ")", ";", "if", "(", "Subtarget", "->", "hasAVX", "(", ")", ")", "MIB", ".", "addReg", "(", "OpReg", ")", ";", "MIB", ".", "addReg", "(", "OpReg", ")", ";"], "ground_truth": ["updateValueMap", "(", "I", ",", "ResultReg", ")", ";"], "File": "X86FastISel (2)6", "Func": "X86SelectFPExtOrFPTrunc", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8654, "Length": 54, "Cover_Rate": 0.39416058394160586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "assert", "(", "(", "NewOpc", "==", "<STR_LIT>", "||", "NewOpc", "==", "<STR_LIT>", "||", "NewOpc", "==", "<STR_LIT>", "||", "NewOpc", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "MachineOperand", "&", "Imm", "=", "MI", ".", "getOperand", "(", "MI", ".", "getNumExplicitOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "int64_t", "ImmVal", "=", "Imm", ".", "getImm", "(", ")", ";", "Imm", ".", "setImm", "(", "<NUM_LIT>", "|", "(", "(", "ImmVal", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "ImmVal", "&", "<NUM_LIT>", ")", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "const", "MachineOperand", "&", "Imm", "=", "MI", ".", "getOperand", "(", "MI", ".", "getNumExplicitOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "int64_t", "ImmVal", "=", "Imm", ".", "getImm", "(", ")", ";", "if", "(", "(", "ImmVal", "&", "<NUM_LIT>", ")", "!=", "ImmVal", ")", "return", "false", ";", "break", ";"], "ground_truth": ["}"], "File": "X86EvexToVex", "Func": "performCustomAdjustments", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8655, "Length": 179, "Cover_Rate": 0.47606382978723405, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "error_iterator", "errors_begin", "(", ")", "{"], "ground_truth": ["return", "mErrors", ".", "begin", "(", ")", ";"], "File": "HSAILMachineFunctionInfo", "Func": "errors_begin", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8656, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmovn_high_u32", "(", "uint16x4_t", "a", ",", "uint32x4_t", "b", ")", "{", "uint16x8_t", "result", "=", "vcombine_u16", "(", "a", ",", "vcreate_u16", "(", "__AARCH64_UINT64_C", "(", "<NUM_LIT>", ")", ")", ")", ";"], "ground_truth": ["__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "b", ")", ":", ")", ";"], "File": "arm", "Func": "neon2_vmovn_high_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8657, "Length": 41, "Cover_Rate": 0.9111111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "WASM_LOAD_STORE", "(", "LOAD16_S_I32", ")", "WASM_LOAD_STORE", "(", "LOAD16_U_I32", ")", "WASM_LOAD_STORE", "(", "LOAD16_S_I64", ")", "WASM_LOAD_STORE", "(", "LOAD16_U_I64", ")", "WASM_LOAD_STORE", "(", "ATOMIC_LOAD16_U_I32", ")", "WASM_LOAD_STORE", "(", "ATOMIC_LOAD16_U_I64", ")", "WASM_LOAD_STORE", "(", "STORE16_I32", ")", "WASM_LOAD_STORE", "(", "STORE16_I64", ")", "WASM_LOAD_STORE", "(", "ATOMIC_STORE16_I32", ")", "WASM_LOAD_STORE", "(", "ATOMIC_STORE16_I64", ")", "WASM_LOAD_STORE", "(", "ATOMIC_RMW16_U_ADD_I32", ")", "WASM_LOAD_STORE", "(", "ATOMIC_RMW16_U_ADD_I64", ")", "WASM_LOAD_STORE", "(", "ATOMIC_RMW16_U_SUB_I32", ")", "WASM_LOAD_STORE", "(", "ATOMIC_RMW16_U_SUB_I64", ")", "WASM_LOAD_STORE", "(", "ATOMIC_RMW16_U_AND_I32", ")", "WASM_LOAD_STORE", "(", "ATOMIC_RMW16_U_AND_I64", ")", "WASM_LOAD_STORE", "(", "ATOMIC_RMW16_U_OR_I32", ")", "WASM_LOAD_STORE", "(", "ATOMIC_RMW16_U_OR_I64", ")", "WASM_LOAD_STORE", "(", "ATOMIC_RMW16_U_XOR_I32", ")", "WASM_LOAD_STORE", "(", "ATOMIC_RMW16_U_XOR_I64", ")", "WASM_LOAD_STORE", "(", "ATOMIC_RMW16_U_XCHG_I32", ")", "WASM_LOAD_STORE", "(", "ATOMIC_RMW16_U_XCHG_I64", ")", "WASM_LOAD_STORE", "(", "ATOMIC_RMW16_U_CMPXCHG_I32", ")", "WASM_LOAD_STORE", "(", "ATOMIC_RMW16_U_CMPXCHG_I64", ")", "WASM_LOAD_STORE", "(", "LOAD16_SPLAT", ")", "WASM_LOAD_STORE", "(", "LOAD_LANE_I16x8", ")", "WASM_LOAD_STORE", "(", "STORE_LANE_I16x8", ")", "return", "<NUM_LIT>", ";", "WASM_LOAD_STORE", "(", "LOAD_I32", ")", "WASM_LOAD_STORE", "(", "LOAD_F32", ")", "WASM_LOAD_STORE", "(", "STORE_I32", ")", "WASM_LOAD_STORE", "(", "STORE_F32", ")", "WASM_LOAD_STORE", "(", "LOAD32_S_I64", ")", "WASM_LOAD_STORE", "(", "LOAD32_U_I64", ")", "WASM_LOAD_STORE", "(", "STORE32_I64", ")", "WASM_LOAD_STORE", "(", "ATOMIC_LOAD_I32", ")", "WASM_LOAD_STORE", "(", "ATOMIC_LOAD32_U_I64", ")", "WASM_LOAD_STORE", "(", "ATOMIC_STORE_I32", ")", "WASM_LOAD_STORE", "(", "ATOMIC_STORE32_I64", ")", "WASM_LOAD_STORE", "(", "ATOMIC_RMW_ADD_I32", ")", "WASM_LOAD_STORE", "(", "ATOMIC_RMW32_U_ADD_I64", ")", "WASM_LOAD_STORE", "(", "ATOMIC_RMW_SUB_I32", ")", "WASM_LOAD_STORE", "(", "ATOMIC_RMW32_U_SUB_I64", ")", "WASM_LOAD_STORE", "(", "ATOMIC_RMW_AND_I32", ")", "WASM_LOAD_STORE", "(", "ATOMIC_RMW32_U_AND_I64", ")", "WASM_LOAD_STORE", "(", "ATOMIC_RMW_OR_I32", ")", "WASM_LOAD_STORE", "(", "ATOMIC_RMW32_U_OR_I64", ")", "WASM_LOAD_STORE", "(", "ATOMIC_RMW_XOR_I32", ")", "WASM_LOAD_STORE", "(", "ATOMIC_RMW32_U_XOR_I64", ")", "WASM_LOAD_STORE", "(", "ATOMIC_RMW_XCHG_I32", ")", "WASM_LOAD_STORE", "(", "ATOMIC_RMW32_U_XCHG_I64", ")", "WASM_LOAD_STORE", "(", "ATOMIC_RMW_CMPXCHG_I32", ")", "WASM_LOAD_STORE", "(", "ATOMIC_RMW32_U_CMPXCHG_I64", ")", "WASM_LOAD_STORE", "(", "MEMORY_ATOMIC_NOTIFY", ")", "WASM_LOAD_STORE", "(", "MEMORY_ATOMIC_WAIT32", ")", "WASM_LOAD_STORE", "(", "LOAD32_SPLAT", ")", "WASM_LOAD_STORE", "(", "LOAD_ZERO_I32x4", ")", "WASM_LOAD_STORE", "(", "LOAD_LANE_I32x4", ")", "WASM_LOAD_STORE", "(", "STORE_LANE_I32x4", ")", "return", "<NUM_LIT>", ";", "WASM_LOAD_STORE", "(", "LOAD_I64", ")", "WASM_LOAD_STORE", "(", "LOAD_F64", ")", "WASM_LOAD_STORE", "(", "STORE_I64", ")", "WASM_LOAD_STORE", "(", "STORE_F64", ")", "WASM_LOAD_STORE", "(", "ATOMIC_LOAD_I64", ")", "WASM_LOAD_STORE", "(", "ATOMIC_STORE_I64", ")", "WASM_LOAD_STORE", "(", "ATOMIC_RMW_ADD_I64", ")", "WASM_LOAD_STORE", "(", "ATOMIC_RMW_SUB_I64", ")", "WASM_LOAD_STORE", "(", "ATOMIC_RMW_AND_I64", ")", "WASM_LOAD_STORE", "(", "ATOMIC_RMW_OR_I64", ")", "WASM_LOAD_STORE", "(", "ATOMIC_RMW_XOR_I64", ")", "WASM_LOAD_STORE", "(", "ATOMIC_RMW_XCHG_I64", ")", "WASM_LOAD_STORE", "(", "ATOMIC_RMW_CMPXCHG_I64", ")", "WASM_LOAD_STORE", "(", "MEMORY_ATOMIC_WAIT64", ")", "WASM_LOAD_STORE", "(", "LOAD64_SPLAT", ")", "WASM_LOAD_STORE", "(", "LOAD_EXTEND_S_I16x8", ")", "WASM_LOAD_STORE", "(", "LOAD_EXTEND_U_I16x8", ")", "WASM_LOAD_STORE", "(", "LOAD_EXTEND_S_I32x4", ")", "WASM_LOAD_STORE", "(", "LOAD_EXTEND_U_I32x4", ")", "WASM_LOAD_STORE", "(", "LOAD_EXTEND_S_I64x2", ")", "WASM_LOAD_STORE", "(", "LOAD_EXTEND_U_I64x2", ")", "WASM_LOAD_STORE", "(", "LOAD_ZERO_I64x2", ")", "WASM_LOAD_STORE", "(", "LOAD_LANE_I64x2", ")", "WASM_LOAD_STORE", "(", "STORE_LANE_I64x2", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["WASM_LOAD_STORE", "(", "LOAD_V128", ")", "WASM_LOAD_STORE", "(", "STORE_V128", ")", "return", "<NUM_LIT>", ";"], "File": "WebAssemblyMCTargetDesc18", "Func": "GetDefaultP2AlignAny", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8658, "Length": 348, "Cover_Rate": 0.6705202312138728, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Exception", "*", "getParentException", "(", ")", "const", "{"], "ground_truth": ["return", "ParentException", ";"], "File": "WebAssemblyExceptionInfo", "Func": "getParentException", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8659, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MRI", ".", "getRegClass", "(", "<STR_LIT>", ")", ".", "contains", "(", "Reg", ")", "||", "MRI", ".", "getRegClass", "(", "<STR_LIT>", ")", ".", "contains", "(", "Reg", ")", "||", "MRI", ".", "getRegClass", "(", "<STR_LIT>", ")", ".", "contains", "(", "Reg", ")", "||", "MRI", ".", "getRegClass", "(", "<STR_LIT>", ")", ".", "contains", "(", "Reg", ")", "||", "MRI", ".", "getRegClass", "(", "<STR_LIT>", ")", ".", "contains", "(", "Reg", ")", "||", "MRI", ".", "getRegClass", "(", "<STR_LIT>", ")", ".", "contains", "(", "Reg", ")", "||", "MRI", ".", "getRegClass", "(", "<STR_LIT>", ")", ".", "contains", "(", "Reg", ")", "||", "MRI", ".", "getRegClass", "(", "<STR_LIT>", ")", ".", "contains", "(", "Reg", ")", "||", "MRI", ".", "getRegClass", "(", "<STR_LIT>", ")", ".", "contains", "(", "Reg", ")", ")", "Enc", "|=", "<NUM_LIT>", ";", "return", "Enc", ";"], "ground_truth": ["}"], "File": "SIMCCodeEmitter10", "Func": "getAVOperandEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8660, "Length": 118, "Cover_Rate": 0.6310160427807486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqshlq_n_s16", "(", "int16x8_t", "__a", ",", "const", "int", "__imm", ")", "{", "return", "__builtin_mve_vqshlq_n_sv8hi", "(", "__a", ",", "__imm", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vqshlq_n_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8661, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "checkUnsupportedInstruction", "(", "Name", ",", "NameLoc", ")", ";", "if", "(", "!", "Parser", ".", "hasPendingError", "(", ")", ")", "{", "StringRef", "Msg", "=", "(", "Res", "==", "MatchOperand_ParseFail", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Error", "(", "getLoc", "(", ")", ",", "Msg", ")", ";", "}", "while", "(", "!", "trySkipToken", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "AMDGPUAsmParser7", "Func": "ParseInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8662, "Length": 57, "Cover_Rate": 0.3131868131868132, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "auto", "PTruePattern", "=", "cast", "<", "ConstantInt", ">", "(", "Pg", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "PTruePattern", "!=", "<STR_LIT>", ")", "return", "None", ";", "auto", "*", "IdxTy", "=", "Type", "::", "getInt64Ty", "(", "II", ".", "getContext", "(", ")", ")", ";", "auto", "*", "Insert", "=", "InsertElementInst", "::", "Create", "(", "II", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ",", "II", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ",", "ConstantInt", "::", "get", "(", "IdxTy", ",", "<NUM_LIT>", ")", ")", ";", "Insert", "->", "insertBefore", "(", "&", "II", ")", ";", "Insert", "->", "takeName", "(", "&", "II", ")", ";", "return", "IC", ".", "replaceInstUsesWith", "(", "II", ",", "Insert", ")", ";"], "ground_truth": ["}"], "File": "AArch64TargetTransformInfo", "Func": "instCombineSVEDup", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8663, "Length": 104, "Cover_Rate": 0.6380368098159509, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>DAGToDAGISel", "(", "<ISA_LIT>TargetMachine", "&", "tm", ")", ":", "SelectionDAGISel", "(", "tm", ")", ",", "TM", "(", "tm", ")", ",", "Subtarget", "(", "&", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG37", "Func": "ARMDAGToDAGISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8664, "Length": 32, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "OutputRelocSection", "&", "<ISA_LIT>LDBackend", "::", "getRelaDyn", "(", ")", "const", "{", "assert", "(", "m_pRelaDyn", "!=", "NULL", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "*", "m_pRelaDyn", ";"], "File": "HexagonLDBackend", "Func": "getRelaDyn", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8665, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "poly8x16_t", ")", "__builtin_neon_vreinterpretv16qiti", "(", "(", "__builtin_neon_ti", ")", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vreinterpretq_p8_p128", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8666, "Length": 13, "Cover_Rate": 0.6842105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "MFI", "->", "setCalleeSavedFrameSize", "(", "CSI", ".", "size", "(", ")", "*", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "<NUM_LIT>", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ";", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "MSP430FrameLowering1", "Func": "spillCalleeSavedRegisters", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8667, "Length": 96, "Cover_Rate": 0.5106382978723404, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "<STR_LIT>", "(", "TmpInst", ")", ";", "}", "uint32_t", "Binary", "=", "getBinaryCodeForInstr", "(", "TmpInst", ",", "Fixups", ")", ";", "unsigned", "Opcode", "=", "TmpInst", ".", "getOpcode", "(", ")", ";", "if", "(", "(", "Opcode", "!=", "<STR_LIT>", ")", "&&", "(", "Opcode", "!=", "<STR_LIT>", ")", "&&", "!", "Binary", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["const", "MCInstrDesc", "&", "Desc", "=", "MCII", ".", "get", "(", "TmpInst", ".", "getOpcode", "(", ")", ")", ";"], "File": "MipsMCCodeEmitter13", "Func": "EncodeInstruction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8668, "Length": 71, "Cover_Rate": 0.3641025641025641, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "VType", ".", "Encoding", "=", "(", "SewLog2", "<<", "<NUM_LIT>", ")", "|", "Flmul", ";", "}", "else", "{", "Op", "->", "VType", ".", "Lmul", "=", "static_cast", "<", "VLMUL", ">", "(", "LmulLog2", ")", ";", "Op", "->", "VType", ".", "Encoding", "=", "(", "SewLog2", "<<", "<NUM_LIT>", ")", "|", "LmulLog2", ";", "}", "if", "(", "TailAgnostic", ")", "{", "Op", "->", "VType", ".", "Encoding", "|=", "<NUM_LIT>", ";", "}", "if", "(", "MaskedoffAgnostic", ")", "{"], "ground_truth": ["Op", "->", "VType", ".", "Encoding", "|=", "<NUM_LIT>", ";"], "File": "RISCVAsmParser36", "Func": "createVType", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8669, "Length": 73, "Cover_Rate": 0.33640552995391704, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeQQQRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Addr", ",", "const", "void", "*", "Decoder", ")", "{"], "ground_truth": ["if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "Fail", ";"], "File": "AArch64Disassembler24", "Func": "DecodeQQQRegisterClass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8670, "Length": 29, "Cover_Rate": 0.5471698113207547, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>ExpandPseudo", "::", "expandVSetVL", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ")", "{", "assert", "(", "MBBI", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "DebugLoc", "DL", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "assert", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["const", "MCInstrDesc", "&", "Desc", "=", "TII", "->", "get", "(", "<STR_LIT>", ")", ";"], "File": "RISCVExpandPseudoInsts", "Func": "expandVSetVL", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8671, "Length": 62, "Cover_Rate": 0.38271604938271603, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasC910", "(", ")", "const", "{"], "ground_truth": ["return", "HasC910", ";"], "File": "RISCVSubtarget1", "Func": "hasC910", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8672, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "Op", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "SDValue", "X", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Y", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Type", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "Type", "=", "<ISA_LIT>II", "::", "OpType", "::", "FP32", ";", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "Type", "=", "<ISA_LIT>II", "::", "OpType", "::", "FP16", ";", "else", "Type", "=", "<ISA_LIT>II", "::", "OpType", "::", "BF16", ";"], "ground_truth": ["MachineSDNode", "*", "RecipNode", "=", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "{", "Y", ",", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "DAG", ".", "getTargetConstant", "(", "Type", ",", "DL", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getTargetConstant", "(", "<ISA_LIT>II", "::", "SW_RECIP", ",", "DL", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", "}", ")", ";"], "File": "TPCISelLowering", "Func": "lowerFDIV", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8673, "Length": 162, "Cover_Rate": 0.7297297297297297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printAbsAddrOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "const", "{"], "ground_truth": ["}"], "File": "HexagonInstPrinter", "Func": "printAbsAddrOperand", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8674, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "e2", "=", "gen_reg_rtx", "(", "mode", ")", ";", "e3", "=", "gen_reg_rtx", "(", "mode", ")", ";", "real_from_integer", "(", "&", "r", ",", "VOIDmode", ",", "-", "<NUM_LIT>", ",", "SIGNED", ")", ";", "mthree", "=", "CONST_DOUBLE_FROM_REAL_VALUE", "(", "r", ",", "SFmode", ")", ";", "real_arithmetic", "(", "&", "r", ",", "NEGATE_EXPR", ",", "&", "dconsthalf", ",", "NULL", ")", ";", "mhalf", "=", "CONST_DOUBLE_FROM_REAL_VALUE", "(", "r", ",", "SFmode", ")", ";", "unspec", "=", "UNSPEC_RSQRT", ";", "if", "(", "VECTOR_MODE_P", "(", "mode", ")", ")", "{", "mthree", "=", "ix86_build_const_vector", "(", "mode", ",", "true", ",", "mthree", ")", ";", "mhalf", "=", "ix86_build_const_vector", "(", "mode", ",", "true", ",", "mhalf", ")", ";", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "==", "<NUM_LIT>", ")", "unspec", "=", "UNSPEC_RSQRT14", ";", "}", "a", "=", "force_reg", "(", "mode", ",", "a", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "x0", ",", "gen_rtx_UNSPEC", "(", "mode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "a", ")", ",", "unspec", ")", ")", ")", ";", "if", "(", "!", "recip", ")", "{", "rtx", "zero", ",", "mask", ";", "zero", "=", "gen_reg_rtx", "(", "mode", ")", ";", "mask", "=", "gen_reg_rtx", "(", "mode", ")", ";", "zero", "=", "force_reg", "(", "mode", ",", "CONST0_RTX", "(", "mode", ")", ")", ";", "if", "(", "VECTOR_MODE_P", "(", "mode", ")", "&&", "GET_MODE_SIZE", "(", "mode", ")", "==", "<NUM_LIT>", ")", "{", "mask", "=", "gen_reg_rtx", "(", "HImode", ")", ";", "emit_insn", "(", "gen_avx512f_cmpv16sf3", "(", "mask", ",", "zero", ",", "a", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "gen_avx512f_blendmv16sf", "(", "x0", ",", "zero", ",", "x0", ",", "mask", ")", ")", ";"], "ground_truth": ["}"], "File": "i3864", "Func": "ix86_emit_swsqrtsf", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8675, "Length": 230, "Cover_Rate": 0.49145299145299143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "name", "=", "XSTR", "(", "XEXP", "(", "DECL_RTL", "(", "decl", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "fputs", "(", "GLOBAL_ASM_OP", ",", "stream", ")", ";", "RS6000_OUTPUT_BASENAME", "(", "stream", ",", "name", ")", ";"], "ground_truth": ["fputs", "(", "rs6000_xcoff_visibility", "(", "decl", ")", ",", "stream", ")", ";"], "File": "powerpcspe", "Func": "rs6000_xcoff_asm_globalize_decl_name", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8676, "Length": 44, "Cover_Rate": 0.6984126984126984, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerELEMENT_COUNT", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "DL", "(", "Op", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "VecVT", "=", "cast", "<", "VTSDNode", ">", "(", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getVT", "(", ")", ";", "assert", "(", "VecVT", ".", "isScalableVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "NumByteElts", "=", "<STR_LIT>", "/", "<NUM_LIT>", ";", "EVT", "ElCntVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "<STR_LIT>", ",", "{", "NumByteElts", ",", "true", "}", ")", ";", "SDValue", "EC", "=", "Op", ";", "if", "(", "(", "VecVT", "!=", "ElCntVT", ")", "||", "(", "VT", "!=", "<STR_LIT>", ")", ")", "{", "SDValue", "Undef", "=", "DAG", ".", "getValueType", "(", "ElCntVT", ")", ";", "EC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Undef", ")", ";", "unsigned", "NumElts", "=", "VecVT", ".", "getVectorNumElements", "(", ")", ";"], "ground_truth": ["if", "(", "NumElts", ">", "NumByteElts", ")", "{"], "File": "AArch64ISelLowering102", "Func": "LowerELEMENT_COUNT", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8677, "Length": 151, "Cover_Rate": 0.5490909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "O", "<<", "<STR_LIT>", ";", "printReturnValStr", "(", "F", ",", "O", ")", ";", "O", "<<", "getSymbolName", "(", "F", ")", "<<", "<STR_LIT>", ";", "emitFunctionParamList", "(", "F", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "NVPTXAsmPrinter24", "Func": "emitDeclaration", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8678, "Length": 33, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_abs_epi16", "(", "__mmask32", "__U", ",", "__m512i", "__A", ")", "{"], "ground_truth": ["return", "(", "__m512i", ")", "__builtin_ia32_pabsw512_mask", "(", "(", "__v32hi", ")", "__A", ",", "(", "__v32hi", ")", "_mm512_setzero_hi", "(", ")", ",", "(", "__mmask32", ")", "__U", ")", ";"], "File": "avx512bwintrin4", "Func": "_mm512_maskz_abs_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8679, "Length": 46, "Cover_Rate": 0.9787234042553191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TII", "->", "insertNoop", "(", "MBB", ",", "llvm", "::", "next", "(", "I", ")", ")", ";", "++", "InsertedLoadNOPs", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "I", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "J", ")", ";", "return", "true", ";", "}", "else", "if", "(", "J", "!=", "MBB", ".", "end", "(", ")", ")", "{", "++", "SkippedLoadNOPs", ";", "return", "false", ";", "}", "if", "(", "J", "==", "MBB", ".", "end", "(", ")", ")", "{", "if", "(", "MBB", ".", "succ_empty", "(", ")", ")", "return", "false", ";", "bool", "inserted", "=", "false", ";", "for", "(", "MachineBasicBlock", "::", "succ_iterator", "SMBB", "=", "MBB", ".", "succ_begin", "(", ")", ";", "SMBB", "!=", "MBB", ".", "succ_end", "(", ")", ";", "++", "SMBB", ")", "{", "MachineInstr", "*", "FirstMI", "=", "(", "*", "SMBB", ")", "->", "begin", "(", ")", ";", "if", "(", "(", "*", "SMBB", ")", "->", "empty", "(", ")", "||", "hasDefUseDep", "(", "I", ",", "FirstMI", ")", ")", "{", "TII", "->", "insertNoop", "(", "*", "*", "SMBB", ",", "(", "*", "SMBB", ")", "->", "begin", "(", ")", ")", ";", "++", "InsertedLoadNOPs", ";", "if", "(", "!", "inserted", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "I", ")", ";", "inserted", "=", "true", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "FirstMI", ")", ";", "}", "else", "{", "++", "SkippedLoadNOPs", ";", "}", "}", "return", "inserted", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "PatmosDelaySlotFiller", "Func": "insertAfterLoad", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 8680, "Length": 220, "Cover_Rate": 0.8208955223880597, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineInstr", "*", "FirstI", "=", "&", "Load", ",", "*", "SecondI", "=", "&", "Store", ";", "if", "(", "Load", ".", "isBundle", "(", ")", "&&", "Store", ".", "isBundle", "(", ")", ")", "{", "FirstI", "=", "nullptr", ";", "SecondI", "=", "nullptr", ";", "const", "MachineBasicBlock", "*", "MBB", "=", "Load", ".", "getParent", "(", ")", ";", "auto", "MII", "=", "Load", ".", "getIterator", "(", ")", ";", "for", "(", "++", "MII", ";", "MII", "!=", "MBB", "->", "instr_end", "(", ")", "&&", "MII", "->", "isInsideBundle", "(", ")", ";", "++", "MII", ")", "{", "const", "MachineInstr", "*", "MI", "=", "&", "*", "MII", ";", "if", "(", "<ISA_LIT>II", "::", "is_ld_l_v", "(", "MI", "->", "getDesc", "(", ")", ")", ")", "{", "FirstI", "=", "MI", ";", "break", ";", "}", "}", "MII", "=", "Store", ".", "getIterator", "(", ")", ";", "for", "(", "++", "MII", ";", "MII", "!=", "MBB", "->", "instr_end", "(", ")", "&&", "MII", "->", "isInsideBundle", "(", ")", ";", "++", "MII", ")", "{", "const", "MachineInstr", "*", "MI", "=", "&", "*", "MII", ";", "if", "(", "<ISA_LIT>II", "::", "is_st_l_v", "(", "MI", "->", "getDesc", "(", ")", ")", ")", "{", "SecondI", "=", "MI", ";", "break", ";", "}", "}", "}"], "ground_truth": ["for", "(", "auto", "&", "MO", ":", "FirstI", "->", "operands", "(", ")", ")", "{"], "File": "TPCPipelineRegs", "Func": "hasWriteToReadDep", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8681, "Length": 187, "Cover_Rate": 0.7110266159695817, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";"], "ground_truth": ["break", ";"], "File": "SHUXIInstPrinter", "Func": "printCCOperand", "Target": "SHUXI", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8682, "Length": 54, "Cover_Rate": 0.34615384615384615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "llvm", "::", "useImmSlotForImm", "(", "const", "MachineInstr", "&", "I", ",", "int64_t", "Val", ")", "{", "const", "MCInstrDesc", "&", "IDesc", "=", "I", ".", "getDesc", "(", ")", ";", "const", "MCOperandInfo", "&", "IInfo", "=", "IDesc", ".", "OpInfo", "[", "<ISA_LIT>II", "::", "getImmFieldOpNum", "(", "IDesc", ")", "]", ";", "bool", "isSigned", "=", "<ISA_LIT>MCInstrInfo", "::", "isInstTypeSigned", "(", "IDesc", ",", "I", ")", ";"], "ground_truth": ["return", "<ISA_LIT>MCInstrInfo", "::", "useImmSlotForImm", "(", "IInfo", ",", "Val", ",", "isSigned", ")", ";"], "File": "TPCInstrInfo", "Func": "useImmSlotForImm", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8683, "Length": 66, "Cover_Rate": 0.9850746268656716, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Offset", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "break", ";", "default", ":", "Offset", "=", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Insn", "&", "<NUM_LIT>", ")", ";", "break", ";", "}", "if", "(", "DecodeRegListOperand16", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";"], "File": "MipsDisassembler1", "Func": "DecodeMemMMReglistImm4Lsl2", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8684, "Length": 79, "Cover_Rate": 0.6171875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_fnmadd_ps", "(", "__mmask8", "__U", ",", "__m128", "__A", ",", "__m128", "__B", ",", "__m128", "__C", ")", "{"], "ground_truth": ["return", "(", "__m128", ")", "__builtin_ia32_vfnmaddps128_maskz", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ",", "(", "__v4sf", ")", "__C", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_maskz_fnmadd_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8685, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "SpillOpc", "=", "IsPIC", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "MachineInstr", "*", "SaveRegsCall", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "HII", ".", "get", "(", "SpillOpc", ")", ")", ".", "addExternalSymbol", "(", "SpillFun", ")", ";", "addCalleeSaveRegistersAsImpOperand", "(", "SaveRegsCall", ",", "CSI", ",", "false", ",", "true", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "CSI", ".", "size", "(", ")", ";", "++", "I", ")", "MBB", ".", "addLiveIn", "(", "CSI", "[", "I", "]", ".", "getReg", "(", ")", ")", ";", "return", "true", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "n", "=", "CSI", ".", "size", "(", ")", ";", "i", "<", "n", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "bool", "IsKill", "=", "!", "HRI", ".", "isEHReturnCalleeSaveReg", "(", "Reg", ")", ";"], "ground_truth": ["int", "FI", "=", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ";"], "File": "HexagonFrameLowering10", "Func": "insertCSRSpillsInBlock", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8686, "Length": 140, "Cover_Rate": 0.3211009174311927, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "AARCH64_FIND_FRINT_VARIANT", "(", "nearbyint", ")", ";", "CASE_CFN_SQRT", ":", "return", "AARCH64_FIND_FRINT_VARIANT", "(", "sqrt", ")", ";", "(", "out_mode", "==", "SImode", "&&", "out_n", "==", "C", "\\", "&&", "in_mode", "==", "N", "##", "Imode", "&&", "in_n", "==", "C", ")", "CASE_CFN_CLZ", ":", "{", "if", "(", "AARCH64_CHECK_BUILTIN_MODE", "(", "<NUM_LIT>", ",", "S", ")", ")", "return", "aarch64_builtin_decls", "[", "AARCH64_SIMD_BUILTIN_UNOP_clzv4si", "]", ";", "return", "NULL_TREE", ";", "}", "CASE_CFN_CTZ", ":", "{", "if", "(", "AARCH64_CHECK_BUILTIN_MODE", "(", "<NUM_LIT>", ",", "S", ")", ")", "return", "aarch64_builtin_decls", "[", "AARCH64_SIMD_BUILTIN_UNOP_ctzv2si", "]", ";", "else", "if", "(", "AARCH64_CHECK_BUILTIN_MODE", "(", "<NUM_LIT>", ",", "S", ")", ")", "return", "aarch64_builtin_decls", "[", "AARCH64_SIMD_BUILTIN_UNOP_ctzv4si", "]", ";", "return", "NULL_TREE", ";", "}", "(", "out_mode", "==", "N", "##", "Imode", "&&", "out_n", "==", "C", "\\", "&&", "in_mode", "==", "N", "##", "Fmode", "&&", "in_n", "==", "C", ")", "CASE_CFN_IFLOOR", ":", "CASE_CFN_LFLOOR", ":", "CASE_CFN_LLFLOOR", ":", "{", "enum", "aarch64_builtins", "builtin", ";", "if", "(", "AARCH64_CHECK_BUILTIN_MODE", "(", "<NUM_LIT>", ",", "D", ")", ")", "builtin", "=", "AARCH64_SIMD_BUILTIN_UNOP_lfloorv2dfv2di", ";", "else", "if", "(", "AARCH64_CHECK_BUILTIN_MODE", "(", "<NUM_LIT>", ",", "S", ")", ")", "builtin", "=", "AARCH64_SIMD_BUILTIN_UNOP_lfloorv4sfv4si", ";", "else", "if", "(", "AARCH64_CHECK_BUILTIN_MODE", "(", "<NUM_LIT>", ",", "S", ")", ")", "builtin", "=", "AARCH64_SIMD_BUILTIN_UNOP_lfloorv2sfv2si", ";", "else", "return", "NULL_TREE", ";", "return", "aarch64_builtin_decls", "[", "builtin", "]", ";", "}", "CASE_CFN_ICEIL", ":", "CASE_CFN_LCEIL", ":", "CASE_CFN_LLCEIL", ":", "{", "enum", "aarch64_builtins", "builtin", ";", "if", "(", "AARCH64_CHECK_BUILTIN_MODE", "(", "<NUM_LIT>", ",", "D", ")", ")", "builtin", "=", "AARCH64_SIMD_BUILTIN_UNOP_lceilv2dfv2di", ";", "else", "if", "(", "AARCH64_CHECK_BUILTIN_MODE", "(", "<NUM_LIT>", ",", "S", ")", ")", "builtin", "=", "AARCH64_SIMD_BUILTIN_UNOP_lceilv4sfv4si", ";", "else", "if", "(", "AARCH64_CHECK_BUILTIN_MODE", "(", "<NUM_LIT>", ",", "S", ")", ")", "builtin", "=", "AARCH64_SIMD_BUILTIN_UNOP_lceilv2sfv2si", ";", "else", "return", "NULL_TREE", ";", "return", "aarch64_builtin_decls", "[", "builtin", "]", ";", "}", "CASE_CFN_IROUND", ":", "CASE_CFN_LROUND", ":", "CASE_CFN_LLROUND", ":", "{", "enum", "aarch64_builtins", "builtin", ";", "if", "(", "AARCH64_CHECK_BUILTIN_MODE", "(", "<NUM_LIT>", ",", "D", ")", ")", "builtin", "=", "AARCH64_SIMD_BUILTIN_UNOP_lroundv2dfv2di", ";", "else", "if", "(", "AARCH64_CHECK_BUILTIN_MODE", "(", "<NUM_LIT>", ",", "S", ")", ")", "builtin", "=", "AARCH64_SIMD_BUILTIN_UNOP_lroundv4sfv4si", ";", "else", "if", "(", "AARCH64_CHECK_BUILTIN_MODE", "(", "<NUM_LIT>", ",", "S", ")", ")", "builtin", "=", "AARCH64_SIMD_BUILTIN_UNOP_lroundv2sfv2si", ";", "else", "return", "NULL_TREE", ";", "return", "aarch64_builtin_decls", "[", "builtin", "]", ";", "}", "case", "CFN_BUILT_IN_BSWAP16", ":", "(", "out_mode", "==", "N", "##", "Imode", "&&", "out_n", "==", "C", "\\", "&&", "in_mode", "==", "N", "##", "Imode", "&&", "in_n", "==", "C", ")", "if", "(", "AARCH64_CHECK_BUILTIN_MODE", "(", "<NUM_LIT>", ",", "H", ")", ")", "return", "aarch64_builtin_decls", "[", "AARCH64_SIMD_BUILTIN_UNOPU_bswapv4hi", "]", ";", "else", "if", "(", "AARCH64_CHECK_BUILTIN_MODE", "(", "<NUM_LIT>", ",", "H", ")", ")", "return", "aarch64_builtin_decls", "[", "AARCH64_SIMD_BUILTIN_UNOPU_bswapv8hi", "]", ";", "else", "return", "NULL_TREE", ";", "case", "CFN_BUILT_IN_BSWAP32", ":", "if", "(", "AARCH64_CHECK_BUILTIN_MODE", "(", "<NUM_LIT>", ",", "S", ")", ")", "return", "aarch64_builtin_decls", "[", "AARCH64_SIMD_BUILTIN_UNOPU_bswapv2si", "]", ";", "else", "if", "(", "AARCH64_CHECK_BUILTIN_MODE", "(", "<NUM_LIT>", ",", "S", ")", ")", "return", "aarch64_builtin_decls", "[", "AARCH64_SIMD_BUILTIN_UNOPU_bswapv4si", "]", ";", "else", "return", "NULL_TREE", ";", "case", "CFN_BUILT_IN_BSWAP64", ":", "if", "(", "AARCH64_CHECK_BUILTIN_MODE", "(", "<NUM_LIT>", ",", "D", ")", ")", "return", "aarch64_builtin_decls", "[", "AARCH64_SIMD_BUILTIN_UNOPU_bswapv2di", "]", ";"], "ground_truth": ["else", "return", "NULL_TREE", ";"], "File": "aarch64-builtins3", "Func": "aarch64_builtin_vectorized_function", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8687, "Length": 425, "Cover_Rate": 0.6746031746031746, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getVGPRUsage", "(", ")", "{"], "ground_truth": ["return", "maxVregUsage", ";"], "File": "SIMachineScheduler", "Func": "getVGPRUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8688, "Length": 8, "Cover_Rate": 0.8888888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isOneConstant", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "hasOneUse", "(", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)3", "Func": "isXor1OfSetCC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8689, "Length": 41, "Cover_Rate": 0.6212121212121212, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MBBI", "==", "MBB", ".", "end", "(", ")", ")", "return", "false", ";", "}", "unsigned", "PredReg", "=", "<NUM_LIT>", ";", "return", "llvm", "::", "getITInstrPredicate", "(", "MBBI", ",", "PredReg", ")", "==", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "Thumb2InstrInfo2", "Func": "isLegalToSplitMBBAt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8690, "Length": 32, "Cover_Rate": 0.5161290322580645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "&", "St", ")", ";", "SDValue", "BasePtr", "=", "St", ".", "getBasePtr", "(", ")", ";", "uint64_t", "BaseOffset", "=", "<NUM_LIT>", ";", "const", "MachinePointerInfo", "&", "PtrInfo", "=", "St", ".", "getPointerInfo", "(", ")", ";", "SDValue", "NewST1", "=", "DAG", ".", "getStore", "(", "St", ".", "getChain", "(", ")", ",", "DL", ",", "SplatVal", ",", "BasePtr", ",", "PtrInfo", ",", "OrigAlignment", ",", "St", ".", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "if", "(", "BasePtr", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isa", "<", "ConstantSDNode", ">", "(", "BasePtr", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "BaseOffset", "=", "cast", "<", "ConstantSDNode", ">", "(", "BasePtr", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getSExtValue", "(", ")", ";", "BasePtr", "=", "BasePtr", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "unsigned", "Offset", "=", "EltOffset", ";", "while", "(", "--", "NumVecElts", ")", "{", "unsigned", "Alignment", "=", "MinAlign", "(", "OrigAlignment", ",", "Offset", ")", ";", "SDValue", "OffsetPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "BaseOffset", "+", "Offset", ",", "DL", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["NewST1", "=", "DAG", ".", "getStore", "(", "NewST1", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "DL", ",", "SplatVal", ",", "OffsetPtr", ",", "PtrInfo", ".", "getWithOffset", "(", "Offset", ")", ",", "Alignment", ",", "St", ".", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";"], "File": "AArch64ISelLowering", "Func": "splitStoreSplat", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8691, "Length": 208, "Cover_Rate": 0.7761194029850746, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "MatchAddressRecursively", "(", "SDValue", "N", ",", "<ISA_LIT>ISelAddressMode", "&", "AM", ",", "<ISA_LIT>ISelListener", "&", "DeadNodes", ",", "unsigned", "Depth", ")", "{", "bool", "is64Bit", "=", "Subtarget", "->", "is64Bit", "(", ")", ";", "DebugLoc", "dl", "=", "N", ".", "getDebugLoc", "(", ")", ";", "DEBUG", "(", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "AM", ".", "dump", "(", ")", ";"], "ground_truth": ["}"], "File": "X86ISelDAGToDAG15", "Func": "MatchAddressRecursively", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8692, "Length": 54, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "Symbol", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "OutContext", ")", ";", "Expr", "=", "<ISA_LIT>MCExpr", "::", "createLower16", "(", "Expr", ",", "OutContext", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "Symbol", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "OutContext", ")", ";", "Expr", "=", "<ISA_LIT>MCExpr", "::", "createUpper16", "(", "Expr", ",", "OutContext", ")", ";", "break", ";", "}", "break", ";", "}"], "ground_truth": ["}"], "File": "ARMMCInstLower41", "Func": "GetSymbolRef", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8693, "Length": 64, "Cover_Rate": 0.3282051282051282, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InstrConverterBase", "(", "unsigned", "SrcOpcode", ")", ":", "SrcOpcode", "(", "SrcOpcode", ")", "{"], "ground_truth": ["}"], "File": "X86DomainReassignment", "Func": "InstrConverterBase", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8694, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "poly16x4_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vreinterpret_p16_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8695, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "!=", "(", "int", ")", "Index", ";", "++", "i", ")", "ShuffleMask", ".", "push_back", "(", "i", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "!=", "(", "int", ")", "Length", ";", "++", "i", ")", "ShuffleMask", ".", "push_back", "(", "i", "+", "<NUM_LIT>", ")", ";", "for", "(", "int", "i", "=", "Index", "+", "Length", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "ShuffleMask", ".", "push_back", "(", "i", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "ShuffleMask", ".", "push_back", "(", "-", "<NUM_LIT>", ")", ";", "Value", "*", "SV", "=", "Builder", ".", "CreateShuffleVector", "(", "Builder", ".", "CreateBitCast", "(", "Op0", ",", "ShufTy", ")", ",", "Builder", ".", "CreateBitCast", "(", "Op1", ",", "ShufTy", ")", ",", "ShuffleMask", ")", ";", "return", "Builder", ".", "CreateBitCast", "(", "SV", ",", "II", ".", "getType", "(", ")", ")", ";", "}", "Constant", "*", "C0", "=", "dyn_cast", "<", "Constant", ">", "(", "Op0", ")", ";", "Constant", "*", "C1", "=", "dyn_cast", "<", "Constant", ">", "(", "Op1", ")", ";", "ConstantInt", "*", "CI00", "=", "C0", "?", "dyn_cast_or_null", "<", "ConstantInt", ">", "(", "C0", "->", "getAggregateElement", "(", "(", "unsigned", ")", "<NUM_LIT>", ")", ")", ":", "nullptr", ";", "ConstantInt", "*", "CI10", "=", "C1", "?", "dyn_cast_or_null", "<", "ConstantInt", ">", "(", "C1", "->", "getAggregateElement", "(", "(", "unsigned", ")", "<NUM_LIT>", ")", ")", ":", "nullptr", ";", "if", "(", "CI00", "&&", "CI10", ")", "{", "APInt", "V00", "=", "CI00", "->", "getValue", "(", ")", ";", "APInt", "V10", "=", "CI10", "->", "getValue", "(", ")", ";", "APInt", "Mask", "=", "APInt", "::", "getLowBitsSet", "(", "<NUM_LIT>", ",", "Length", ")", ".", "shl", "(", "Index", ")", ";", "V00", "=", "V00", "&", "~", "Mask", ";", "V10", "=", "V10", ".", "zextOrTrunc", "(", "Length", ")", ".", "zextOrTrunc", "(", "<NUM_LIT>", ")", ".", "shl", "(", "Index", ")", ";", "APInt", "Val", "=", "V00", "|", "V10", ";", "Type", "*", "IntTy64", "=", "Type", "::", "getInt64Ty", "(", "II", ".", "getContext", "(", ")", ")", ";", "Constant", "*", "Args", "[", "]", "=", "{", "ConstantInt", "::", "get", "(", "IntTy64", ",", "Val", ".", "getZExtValue", "(", ")", ")", ",", "UndefValue", "::", "get", "(", "IntTy64", ")", "}", ";", "return", "ConstantVector", "::", "get", "(", "Args", ")", ";", "}", "if", "(", "II", ".", "getIntrinsicID", "(", ")", "==", "<STR_LIT>", ")", "{", "Type", "*", "IntTy8", "=", "Type", "::", "getInt8Ty", "(", "II", ".", "getContext", "(", ")", ")", ";", "Constant", "*", "CILength", "=", "ConstantInt", "::", "get", "(", "IntTy8", ",", "Length", ",", "false", ")", ";", "Constant", "*", "CIIndex", "=", "ConstantInt", "::", "get", "(", "IntTy8", ",", "Index", ",", "false", ")", ";", "Value", "*", "Args", "[", "]", "=", "{", "Op0", ",", "Op1", ",", "CILength", ",", "CIIndex", "}", ";"], "ground_truth": ["Module", "*", "M", "=", "II", ".", "getModule", "(", ")", ";"], "File": "X86InstCombineIntrinsic1", "Func": "simplifyX86insertq", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8696, "Length": 420, "Cover_Rate": 0.6862745098039216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "Imm", ".", "Val", "=", "Val", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "return", "Op", ";"], "ground_truth": ["}"], "File": "ECLairAsmParser", "Func": "createImm", "Target": "ECLair", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8697, "Length": 24, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FixupHwLoops", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{", "initialize<ISA_LIT>FixupHwLoopsPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "HexagonFixupHwLoops", "Func": "HexagonFixupHwLoops", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8698, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Op", ")", ";"], "ground_truth": ["SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "DL", ",", "Subtarget", "->", "isABI_N64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "VT", ")", ";"], "File": "MipsISelLowering (2)1", "Func": "lowerFRAMEADDR", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8699, "Length": 34, "Cover_Rate": 0.30357142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>ExpandPseudoPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "EnableLoadStoreOpt", ")", "addPass", "(", "create<ISA_LIT>LoadStoreOptimizationPass", "(", ")", ")", ";"], "ground_truth": ["if", "(", "EnableFalkorHWPFFix", ")", "addPass", "(", "createFalkorHWPFFixPass", "(", ")", ")", ";"], "File": "AArch64TargetMachine11", "Func": "addPreSched2", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8700, "Length": 42, "Cover_Rate": 0.8235294117647058, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "Reg", ":", "Edges", ")", "{", "MRI", "->", "setRegClass", "(", "Reg", ",", "getDstRC", "(", "MRI", "->", "getRegClass", "(", "Reg", ")", ",", "Domain", ")", ")", ";", "for", "(", "auto", "&", "MO", ":", "MRI", "->", "use_operands", "(", "Reg", ")", ")", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "MO", ".", "setSubReg", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86DomainReassignment14", "Func": "Reassign", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8701, "Length": 57, "Cover_Rate": 0.40425531914893614, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MEK_CAPTABLE20", ":", "case", "MEK_CAPTABLE_HI16", ":", "case", "MEK_CAPTABLE_LO16", ":", "if", "(", "const", "<ISA_LIT>MCExpr", "*", "E", "=", "dyn_cast", "<", "const", "<ISA_LIT>MCExpr", ">", "(", "getSubExpr", "(", ")", ")", ")", "E", "->", "fixELFSymbolsInTLSFixups", "(", "Asm", ")", ";", "break", ";", "case", "MEK_DTPREL", ":", "case", "MEK_DTPREL_HI", ":", "case", "MEK_DTPREL_LO", ":", "case", "MEK_TLSLDM", ":", "case", "MEK_TLSGD", ":", "case", "MEK_GOTTPREL", ":", "case", "MEK_TPREL_HI", ":", "case", "MEK_TPREL_LO", ":", "case", "MEK_CAPTAB_TLSGD_HI16", ":"], "ground_truth": ["case", "MEK_CAPTAB_TLSGD_LO16", ":"], "File": "MipsMCExpr16", "Func": "fixELFSymbolsInTLSFixups", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8702, "Length": 66, "Cover_Rate": 0.3283582089552239, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "functionArgumentNeedsConsecutiveRegisters", "(", "Type", "*", "Ty", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "DataLayout", "&", "DL", ")", "const", "override", "{", "return", "Ty", "->", "isArrayTy", "(", ")", ";"], "ground_truth": ["}"], "File": "PPCISelLowering110", "Func": "functionArgumentNeedsConsecutiveRegisters", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8703, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fputc", "(", "'\\t'", ",", "stream", ")", ";", "asm_fprintf", "(", "stream", ",", "instr", ",", "reg", ")", ";", "fputs", "(", "<STR_LIT>", ",", "stream", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<=", "LAST_ARM_REGNUM", ";", "i", "++", ")", "if", "(", "mask", "&", "(", "<NUM_LIT>", "<<", "i", ")", ")", "{", "if", "(", "not_first", ")", "fprintf", "(", "stream", ",", "<STR_LIT>", ")", ";", "asm_fprintf", "(", "stream", ",", "<STR_LIT>", ",", "i", ")", ";", "not_first", "=", "TRUE", ";"], "ground_truth": ["}"], "File": "arm3", "Func": "print_multi_reg", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8704, "Length": 72, "Cover_Rate": 0.6605504587155964, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isMemBound", "(", "*", "Info", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "F", ".", "getName", "(", ")", "<<", "<STR_LIT>", ")", ";", "NumMemBound", "++", ";", "F", ".", "addFnAttr", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "<STR_LIT>", "(", "F", ".", "getCallingConv", "(", ")", ")", "&&", "needLimitWave", "(", "*", "Info", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "F", ".", "getName", "(", ")", "<<", "<STR_LIT>", ")", ";", "NumLimitWave", "++", ";", "F", ".", "addFnAttr", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPerfHintAnalysis13", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8705, "Length": 83, "Cover_Rate": 0.42346938775510207, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "sh_movsf_ie_ra_split_p", "(", "rtx", "op0", ",", "rtx", "op1", ",", "rtx", "op2", ")", "{", "if", "(", "rtx_equal_p", "(", "op0", ",", "op1", ")", ")", "return", "true", ";", "if", "(", "GET_CODE", "(", "op1", ")", "==", "CONST_DOUBLE", "&&", "!", "satisfies_constraint_G", "(", "op1", ")", "&&", "!", "satisfies_constraint_H", "(", "op1", ")", "&&", "REG_P", "(", "op0", ")", "&&", "REG_P", "(", "op2", ")", ")", "return", "true", ";", "if", "(", "REG_P", "(", "op0", ")", "&&", "FP_REGISTER_P", "(", "REGNO", "(", "op0", ")", ")", "&&", "REG_P", "(", "op1", ")", "&&", "GENERAL_REGISTER_P", "(", "REGNO", "(", "op1", ")", ")", "&&", "REG_P", "(", "op2", ")", "&&", "(", "REGNO", "(", "op2", ")", "==", "FPUL_REG", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "REG_P", "(", "op1", ")", "&&", "FP_REGISTER_P", "(", "REGNO", "(", "op1", ")", ")", "&&", "REG_P", "(", "op0", ")", "&&", "GENERAL_REGISTER_P", "(", "REGNO", "(", "op0", ")", ")", "&&", "REG_P", "(", "op2", ")", "&&", "(", "REGNO", "(", "op2", ")", "==", "FPUL_REG", ")", ")", "return", "true", ";"], "File": "sh", "Func": "sh_movsf_ie_ra_split_p", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8706, "Length": 149, "Cover_Rate": 0.9738562091503268, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_A16", ")", "emit_insn", "(", "gen_movmemhi_whi_op", "(", "desto", ",", "srco", ",", "counto", ",", "desta", ",", "srca", ",", "count", ")", ")", ";", "else", "emit_insn", "(", "gen_movmemhi_wpsi_op", "(", "desto", ",", "srco", ",", "counto", ",", "desta", ",", "srca", ",", "count", ")", ")", ";", "return", "<NUM_LIT>", ";", "}", "if", "(", "GET_CODE", "(", "count", ")", "!=", "REG", "||", "REGNO", "(", "count", ")", "<", "FIRST_PSEUDO_REGISTER", ")", "count", "=", "copy_to_mode_reg", "(", "HImode", ",", "count", ")", ";", "if", "(", "TARGET_A16", ")", "emit_insn", "(", "gen_movmemhi_bhi_op", "(", "desto", ",", "srco", ",", "counto", ",", "desta", ",", "srca", ",", "count", ")", ")", ";", "else", "emit_insn", "(", "gen_movmemhi_bpsi_op", "(", "desto", ",", "srco", ",", "counto", ",", "desta", ",", "srca", ",", "count", ")", ")", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "m32c3", "Func": "m32c_expand_movmemhi", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8707, "Length": 115, "Cover_Rate": 0.40350877192982454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "uint8_t", "encodeAdvSIMDModImmType3", "(", "uint64_t", "Imm", ")", "{", "return", "(", "Imm", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AArch64AddressingModes", "Func": "encodeAdvSIMDModImmType3", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8708, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "PtrVT", "=", "getPointerTy", "(", "DL", ",", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "Ty", ",", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", ")", ";", "SDValue", "BasePtr", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "SL", ",", "MRI", ".", "getLiveInVirtReg", "(", "InputPtrReg", ")", ",", "PtrVT", ")", ";", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "PtrVT", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "Offset", ",", "SL", ",", "PtrVT", ")", ")", ";", "SDValue", "PtrOffset", "=", "DAG", ".", "getUNDEF", "(", "PtrVT", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ";", "unsigned", "Align", "=", "DL", ".", "getABITypeAlignment", "(", "Ty", ")", ";", "if", "(", "VT", "!=", "MemVT", "&&", "VT", ".", "isFloatingPoint", "(", ")", ")", "{", "assert", "(", "VT", ".", "getScalarType", "(", ")", "==", "<STR_LIT>", "&&", "MemVT", ".", "getScalarType", "(", ")", "==", "<STR_LIT>", ")", ";", "EVT", "IVT", "=", "toIntegerVT", "(", "VT", ")", ";", "EVT", "MemIVT", "=", "toIntegerVT", "(", "MemVT", ")", ";", "SDValue", "Load", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "IVT", ",", "SL", ",", "Chain", ",", "Ptr", ",", "PtrOffset", ",", "PtrInfo", ",", "MemIVT", ",", "false", ",", "true", ",", "true", ",", "Align", ")", ";"], "ground_truth": ["SDValue", "Ops", "[", "]", "=", "{"], "File": "SIISelLowering100", "Func": "LowerParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8709, "Length": 194, "Cover_Rate": 0.4837905236907731, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "Mem", ".", "Off", "=", "Off", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";"], "ground_truth": ["return", "Op", ";"], "File": "FISCAsmParser", "Func": "CreateMem", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8710, "Length": 23, "Cover_Rate": 0.34328358208955223, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_neon_vcadd90v8hf", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vcaddq_rot90_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8711, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "MCPhysReg", "CalleeSavedRegs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ";", "return", "CalleeSavedRegs", ";"], "ground_truth": ["}"], "File": "SystemZRegisterInfo25", "Func": "getCalleeSavedRegs", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8712, "Length": 51, "Cover_Rate": 0.504950495049505, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "instr", "=", "&", "*", "iter", ";", "if", "(", "instr", "&&", "(", "isCondBranch", "(", "instr", ")", "||", "isUncondBranch", "(", "instr", ")", ")", ")", "{"], "ground_truth": ["return", "instr", ";"], "File": "AMDILCFGStructurizer16", "Func": "getNormalBlockBranchInstr", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8713, "Length": 28, "Cover_Rate": 0.5185185185185185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTargetMachine", "<", "<ISA_LIT>ebTargetMachine", ">", "X", "(", "The<ISA_LIT>Target", ")", ";"], "ground_truth": ["}"], "File": "rvexTargetMachine", "Func": "LLVMInitializervexTarget", "Target": "rvex", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 8714, "Length": 10, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "writeback", "=", "(", "W", "==", "<NUM_LIT>", ")", "|", "(", "P", "==", "<NUM_LIT>", ")", ";", "addr", "|=", "(", "U", "<<", "<NUM_LIT>", ")", "|", "(", "Rn", "<<", "<NUM_LIT>", ")", ";", "if", "(", "writeback", "&&", "(", "Rn", "==", "Rt", "||", "Rn", "==", "Rt2", ")", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler10", "Func": "DecodeT2STRDPreInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8715, "Length": 124, "Cover_Rate": 0.4714828897338403, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>InstrInfo", "::", "getPartialRegUpdateClearance", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpNum", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "if", "(", "OpNum", "!=", "<NUM_LIT>", "||", "!", "hasPartialRegUpdate", "(", "MI", ".", "getOpcode", "(", ")", ",", "Subtarget", ")", ")", "return", "<NUM_LIT>", ";", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "Register", "::", "isVirtualRegister", "(", "Reg", ")", ")", "{", "if", "(", "MO", ".", "readsReg", "(", ")", "||", "MI", ".", "readsVirtualRegister", "(", "Reg", ")", ")", "return", "<NUM_LIT>", ";", "}", "else", "{", "if", "(", "MI", ".", "readsRegister", "(", "Reg", ",", "TRI", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "X86InstrInfo106", "Func": "getPartialRegUpdateClearance", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8716, "Length": 108, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DisassembleNVdVnVmOptImm", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "N3V_VectorShift", ",", "B", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "DisassembleN3RegVecShFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8717, "Length": 19, "Cover_Rate": 0.4222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "MaskVT", "=", "Mask", ".", "getValueType", "(", ")", ".", "changeVectorElementTypeToInteger", "(", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "Op", ".", "getValueType", "(", ")", ",", "MaskVT", ",", "<STR_LIT>", ")", ";", "if", "(", "Src", ".", "isUndef", "(", ")", "||", "<STR_LIT>", "(", "Mask", ".", "getNode", "(", ")", ")", ")", "Src", "=", "getZeroVector", "(", "Op", ".", "getSimpleValueType", "(", ")", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ";", "MemIntrinsicSDNode", "*", "MemIntr", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "Op", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "Src", ",", "Mask", ",", "Base", ",", "Index", ",", "Scale", "}", ";", "SDValue", "Res", "=", "DAG", ".", "getTargetMemSDNode", "<", "<ISA_LIT>MaskedGatherSDNode", ">", "(", "VTs", ",", "Ops", ",", "dl", ",", "MemIntr", "->", "getMemoryVT", "(", ")", ",", "MemIntr", "->", "getMemOperand", "(", ")", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "{", "Res", ",", "Res", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ",", "dl", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering108", "Func": "getAVX2GatherNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8718, "Length": 145, "Cover_Rate": 0.6170212765957447, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "VOffsetReg", "=", "B", ".", "buildConstant", "(", "S32", ",", "<NUM_LIT>", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "B", ".", "getMRI", "(", ")", "->", "setRegBank", "(", "VOffsetReg", ",", "<STR_LIT>", ")", ";", "SOffsetReg", "=", "Base", ";", "InstOffsetVal", "=", "ImmOffset", ";", "return", "<NUM_LIT>", ";", "}", "}", "if", "(", "MachineInstr", "*", "Add", "=", "getOpcodeDef", "(", "<STR_LIT>", ",", "CombinedOffset", ",", "*", "MRI", ")", ")", "{", "Register", "Src0", "=", "getSrcRegIgnoringCopies", "(", "*", "MRI", ",", "Add", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "Register", "Src1", "=", "getSrcRegIgnoringCopies", "(", "*", "MRI", ",", "Add", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "const", "RegisterBank", "*", "Src0Bank", "=", "RBI", ".", "getRegBank", "(", "Src0", ",", "*", "MRI", ",", "*", "RBI", ".", "TRI", ")", ";", "const", "RegisterBank", "*", "Src1Bank", "=", "RBI", ".", "getRegBank", "(", "Src1", ",", "*", "MRI", ",", "*", "RBI", ".", "TRI", ")", ";", "if", "(", "Src0Bank", "==", "&", "<STR_LIT>", "&&", "Src1Bank", "==", "&", "<STR_LIT>", ")", "{", "VOffsetReg", "=", "Src0", ";", "SOffsetReg", "=", "Src1", ";", "return", "<NUM_LIT>", ";", "}", "if", "(", "Src0Bank", "==", "&", "<STR_LIT>", "&&", "Src1Bank", "==", "&", "<STR_LIT>", ")", "{", "VOffsetReg", "=", "Src1", ";", "SOffsetReg", "=", "Src0", ";", "return", "<NUM_LIT>", ";", "}", "}", "if", "(", "RBI", ".", "getRegBank", "(", "CombinedOffset", ",", "*", "MRI", ",", "*", "RBI", ".", "TRI", ")", "==", "&", "<STR_LIT>", ")", "{", "VOffsetReg", "=", "CombinedOffset", ";", "}", "else", "{", "VOffsetReg", "=", "B", ".", "buildCopy", "(", "S32", ",", "CombinedOffset", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "B", ".", "getMRI", "(", ")", "->", "setRegBank", "(", "VOffsetReg", ",", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["SOffsetReg", "=", "B", ".", "buildConstant", "(", "S32", ",", "<NUM_LIT>", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";"], "File": "AMDGPURegisterBankInfo56", "Func": "setBufferOffsets", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8719, "Length": 264, "Cover_Rate": 0.44221105527638194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqshlb_n_u8", "(", "uint8_t", "__a", ",", "const", "int", "__b", ")", "{"], "ground_truth": ["return", "__builtin_aarch64_uqshl_nqi_uus", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon2_vqshlb_n_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8720, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_cvtepi64_pd", "(", "__m256d", "__W", ",", "__mmask8", "__U", ",", "__m256i", "__A", ")", "{", "return", "(", "__m256d", ")", "__builtin_ia32_cvtqq2pd256_mask", "(", "(", "__v4di", ")", "__A", ",", "(", "__v4df", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vldqintrin", "Func": "_mm256_mask_cvtepi64_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8721, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "if", "(", "!", "StopHere", ")", "BI", "->", "second", ".", "push_back", "(", "MI", ")", ";", "}", "else", "{", "Base2StsMap", "[", "Base", "]", ".", "push_back", "(", "MI", ")", ";", "StBases", ".", "push_back", "(", "Base", ")", ";", "}", "}", "if", "(", "StopHere", ")", "{", "--", "Loc", ";", "break", ";", "}", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "LdBases", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Base", "=", "LdBases", "[", "i", "]", ";", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "Lds", "=", "Base2LdsMap", "[", "Base", "]", ";", "if", "(", "Lds", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "RetVal", "|=", "RescheduleOps", "(", "MBB", ",", "Lds", ",", "Base", ",", "true", ",", "MI2LocMap", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "StBases", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Base", "=", "StBases", "[", "i", "]", ";", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "Sts", "=", "Base2StsMap", "[", "Base", "]", ";", "if", "(", "Sts", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "RetVal", "|=", "RescheduleOps", "(", "MBB", ",", "Sts", ",", "Base", ",", "false", ",", "MI2LocMap", ")", ";", "}", "if", "(", "MBBI", "!=", "E", ")", "{", "Base2LdsMap", ".", "clear", "(", ")", ";", "Base2StsMap", ".", "clear", "(", ")", ";", "LdBases", ".", "clear", "(", ")", ";", "StBases", ".", "clear", "(", ")", ";", "}", "}", "return", "RetVal", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer", "Func": "RescheduleLoadStoreInstrs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8722, "Length": 227, "Cover_Rate": 0.34238310708898945, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "Fail", ";", "unsigned", "Register", "=", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "getRegister", "(", "RegNo", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";"], "ground_truth": ["return", "Success", ";"], "File": "AArch64Disassembler15", "Func": "DecodeZPR2RegisterClass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8723, "Length": 37, "Cover_Rate": 0.6166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printCCOperand", "(", "const", "MCInst", "*", "MI", ",", "int", "opNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["int", "CC", "=", "(", "int", ")", "MI", "->", "getOperand", "(", "opNum", ")", ".", "getImm", "(", ")", ";"], "File": "VEInstPrinter1", "Func": "printCCOperand", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8724, "Length": 40, "Cover_Rate": 0.7547169811320755, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ".", "contains", "(", "reg", ")", "||", "<STR_LIT>", ".", "contains", "(", "reg", ")", "||", "<STR_LIT>", ".", "contains", "(", "reg", ")", ";"], "ground_truth": ["}"], "File": "AArch64PBQPRegAlloc (2)", "Func": "isFPReg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8725, "Length": 23, "Cover_Rate": 0.6388888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "const0_rtx", ";", "}", "else", "internal_error", "(", "<STR_LIT>", ")", ";", "if", "(", "icode", "==", "<NUM_LIT>", ")", "internal_error", "(", "<STR_LIT>", ")", ";", "nonvoid", "=", "TREE_TYPE", "(", "TREE_TYPE", "(", "fndecl", ")", ")", "!=", "void_type_node", ";", "if", "(", "nonvoid", ")", "{", "machine_mode", "tmode", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "if", "(", "!", "target", "||", "GET_MODE", "(", "target", ")", "!=", "tmode", "||", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "target", ",", "tmode", ")", ")", "target", "=", "gen_reg_rtx", "(", "tmode", ")", ";", "if", "(", "VECTOR_MODE_P", "(", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ")", ")", "last_vec_mode", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "}", "arity", "=", "<NUM_LIT>", ";", "FOR_EACH_CALL_EXPR_ARG", "(", "arg", ",", "iter", ",", "exp", ")", "{", "const", "struct", "insn_operand_data", "*", "insn_op", ";", "unsigned", "int", "op_flags", "=", "all_op_flags", "&", "(", "(", "<NUM_LIT>", "<<", "O_SHIFT", ")", "-", "<NUM_LIT>", ")", ";", "all_op_flags", "=", "all_op_flags", ">>", "O_SHIFT", ";", "if", "(", "arg", "==", "error_mark_node", ")", "return", "NULL_RTX", ";", "if", "(", "arity", ">=", "MAX_ARGS", ")", "return", "NULL_RTX", ";", "if", "(", "O_IMM_P", "(", "op_flags", ")", "&&", "TREE_CODE", "(", "arg", ")", "!=", "INTEGER_CST", ")", "{", "error", "(", "<STR_LIT>", ",", "fndecl", ",", "arity", "+", "<NUM_LIT>", ")", ";", "return", "const0_rtx", ";", "}", "if", "(", "!", "s390_const_operand_ok", "(", "arg", ",", "arity", "+", "<NUM_LIT>", ",", "op_flags", ",", "fndecl", ")", ")", "return", "const0_rtx", ";", "insn_op", "=", "&", "insn_data", "[", "icode", "]", ".", "operand", "[", "arity", "+", "nonvoid", "]", ";", "op", "[", "arity", "]", "=", "expand_expr", "(", "arg", ",", "NULL_RTX", ",", "insn_op", "->", "mode", ",", "EXPAND_NORMAL", ")", ";", "if", "(", "CONST_INT_P", "(", "op", "[", "arity", "]", ")", "&&", "SCALAR_INT_MODE_P", "(", "insn_op", "->", "mode", ")", "&&", "GET_MODE", "(", "op", "[", "arity", "]", ")", "!=", "insn_op", "->", "mode", ")", "op", "[", "arity", "]", "=", "GEN_INT", "(", "trunc_int_for_mode", "(", "INTVAL", "(", "op", "[", "arity", "]", ")", ",", "insn_op", "->", "mode", ")", ")", ";", "if", "(", "POINTER_TYPE_P", "(", "TREE_TYPE", "(", "arg", ")", ")", "&&", "insn_op", "->", "predicate", "!=", "address_operand", ")", "op", "[", "arity", "]", "=", "gen_rtx_MEM", "(", "insn_op", "->", "mode", ",", "op", "[", "arity", "]", ")", ";", "if", "(", "op_flags", "==", "O_ELEM", ")", "{", "gcc_assert", "(", "last_vec_mode", "!=", "VOIDmode", ")", ";", "op", "[", "arity", "]", "=", "simplify_expand_binop", "(", "SImode", ",", "code_to_optab", "(", "AND", ")", ",", "op", "[", "arity", "]", ",", "GEN_INT", "(", "GET_MODE_NUNITS", "(", "last_vec_mode", ")", "-", "<NUM_LIT>", ")", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "}", "if", "(", "VECTOR_MODE_P", "(", "insn_op", "->", "mode", ")", ")", "last_vec_mode", "=", "insn_op", "->", "mode", ";", "if", "(", "insn_op", "->", "predicate", "(", "op", "[", "arity", "]", ",", "insn_op", "->", "mode", ")", ")", "{"], "ground_truth": ["arity", "++", ";"], "File": "s3905", "Func": "s390_expand_builtin", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8726, "Length": 437, "Cover_Rate": 0.3351226993865031, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ResTy", "==", "MatchOperand_NoMatch", "||", "ResTy", "==", "MatchOperand_ParseFail", ")", "{", "reportParseError", "(", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "<ISA_LIT>Operand", "&", "RegOpnd", "=", "static_cast", "<", "<ISA_LIT>Operand", "&", ">", "(", "*", "Reg", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "!", "RegOpnd", ".", "isGPRAsmReg", "(", ")", ")", "{", "reportParseError", "(", "RegOpnd", ".", "getStartLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "MipsAsmParser (2)4", "Func": "parseDirectiveCpLoad", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8727, "Length": 62, "Cover_Rate": 0.3712574850299401, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "s1_d", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "is32Bit", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "is32Bit", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "TriCoreDisassembler (2)", "Func": "DecodeSRCInstruction", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8728, "Length": 33, "Cover_Rate": 0.3055555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "reload_completed", ")", "return", "false", ";", "if", "(", "TARGET_WINDOWED_ABI", ")", "return", "true", ";", "if", "(", "compute_frame_size", "(", "get_frame_size", "(", ")", ")", "==", "<NUM_LIT>", ")", "return", "true", ";", "return", "cfun", "->", "machine", "->", "epilogue_done", ";"], "ground_truth": ["}"], "File": "xtensa", "Func": "xtensa_use_return_instruction_p", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8729, "Length": 37, "Cover_Rate": 0.8604651162790697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "N", ">=", "<NUM_LIT>", "||", "(", "-", "(", "INT64_C", "(", "<NUM_LIT>", ")", "<<", "(", "N", "-", "<NUM_LIT>", ")", ")", "<=", "x", "&&", "x", "<", "(", "INT64_C", "(", "<NUM_LIT>", ")", "<<", "(", "N", "-", "<NUM_LIT>", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "M680x0ISelDAGToDAG", "Func": "isInt", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8730, "Length": 39, "Cover_Rate": 0.78, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "if", "(", "IsExtended", ")", "return", "<STR_LIT>", ";", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "<ISA_LIT>MCInstrInfo", "::", "isIntRegForSubInst", "(", "DstReg", ")", "&&", "<ISA_LIT>MCInstrInfo", "::", "isIntRegForSubInst", "(", "SrcReg", ")", ")", "return", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "IsExtended", ")", "return", "<STR_LIT>", ";", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "<ISA_LIT>MCInstrInfo", "::", "minConstant", "(", "MI", ",", "<NUM_LIT>", ")", "<=", "<NUM_LIT>", "&&", "<ISA_LIT>MCInstrInfo", "::", "minConstant", "(", "MI", ",", "<NUM_LIT>", ")", ">=", "<NUM_LIT>", "&&", "<ISA_LIT>MCInstrInfo", "::", "isIntRegForSubInst", "(", "DstReg", ")", ")", "return", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "IsExtended", ")", "return", "<STR_LIT>", ";", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Src1Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "(", "<STR_LIT>", "==", "DstReg", "||", "<STR_LIT>", "==", "DstReg", ")", "&&", "<ISA_LIT>MCInstrInfo", "::", "isIntRegForSubInst", "(", "Src1Reg", ")", "&&", "<ISA_LIT>MCInstrInfo", "::", "minConstant", "(", "MI", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Src1Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", "==", "Src1Reg", "||", "<STR_LIT>", "==", "Src1Reg", ")", "return", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "break", ";", "}", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "HexagonMCCompound1", "Func": "getCompoundCandidateGroup", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8731, "Length": 243, "Cover_Rate": 0.4576271186440678, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vmaxavq_p_s32", "(", "uint32_t", "__a", ",", "int32x4_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vmaxavq_p_sv4si", "(", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vmaxavq_p_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8732, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "Count", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "{", "for", "(", "uint64_t", "i", "=", "<NUM_LIT>", ",", "e", "=", "(", "Count", "&", "<NUM_LIT>", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "OW", "->", "Write8", "(", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["Count", "/=", "<NUM_LIT>", ";"], "File": "ARM64AsmBackend", "Func": "writeNopData", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8733, "Length": 45, "Cover_Rate": 0.5357142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerBR_JT", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Table", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Index", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "EVT", "PTy", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "JumpTableSDNode", "*", "JT", "=", "cast", "<", "JumpTableSDNode", ">", "(", "Table", ")", ";", "SDValue", "JTI", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PTy", ")", ";", "Table", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "JTI", ")", ";", "Index", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PTy", ",", "Index", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "PTy", ")", ")", ";"], "ground_truth": ["SDValue", "Addr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PTy", ",", "Index", ",", "Table", ")", ";"], "File": "ARMISelLowering145", "Func": "LowerBR_JT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8734, "Length": 149, "Cover_Rate": 0.42329545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "NElts", "/", "<NUM_LIT>", ";", "i", "!=", "NElts", ";", "++", "i", ")", "ShuffleMask", ".", "push_back", "(", "NElts", "+", "i", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "NElts", "/", "<NUM_LIT>", ";", "i", "!=", "NElts", ";", "++", "i", ")", "ShuffleMask", ".", "push_back", "(", "i", ")", ";"], "File": "X86ShuffleDecode13", "Func": "DecodeMOVHLPSMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8735, "Length": 48, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "StringRef", "IntKind", "=", "F", "->", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", ";", "int64_t", "LROffset", ";", "if", "(", "IntKind", "==", "<STR_LIT>", "||", "IntKind", "==", "<STR_LIT>", "||", "IntKind", "==", "<STR_LIT>", "||", "IntKind", "==", "<STR_LIT>", ")", "LROffset", "=", "<NUM_LIT>", ";", "else", "if", "(", "IntKind", "==", "<STR_LIT>", "||", "IntKind", "==", "<STR_LIT>", ")", "LROffset", "=", "<NUM_LIT>", ";", "else", "report_fatal_error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "RetOps", ".", "insert", "(", "RetOps", ".", "begin", "(", ")", "+", "<NUM_LIT>", ",", "DAG", ".", "getConstant", "(", "LROffset", ",", "DL", ",", "<STR_LIT>", ",", "false", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "RetOps", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering108", "Func": "LowerInterruptReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8736, "Length": 124, "Cover_Rate": 0.8211920529801324, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "isPowerOf2_32", "(", "ElemWidth", ")", "&&", "ElemWidth", "<=", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", "/", "ElemWidth", ";", "++", "i", ")", "{", "Splat1", "=", "(", "Splat1", "<<", "ElemWidth", ")", "|", "<NUM_LIT>", ";", "SplatW", "=", "(", "SplatW", "<<", "ElemWidth", ")", "|", "ElemWidth", ";", "}", "SDValue", "Vec1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResTy", ",", "DAG", ".", "getConstant", "(", "uint32_t", "(", "Splat1", ")", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "VecW", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResTy", ",", "DAG", ".", "getConstant", "(", "uint32_t", "(", "SplatW", ")", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "VecN1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResTy", ",", "DAG", ".", "getConstant", "(", "-", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "A", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResTy", ",", "{", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResTy", ",", "{", "InpV", ",", "VecN1", "}", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResTy", ",", "{", "InpV", ",", "Vec1", "}", ")", "}", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResTy", ",", "{", "VecW", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResTy", ",", "A", ")", "}", ")", ";"], "File": "HexagonISelLoweringHVX", "Func": "LowerHvxCttz", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8737, "Length": 211, "Cover_Rate": 0.6719745222929936, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Op", "=", "std", "::", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "k_RegList", ",", "Parser", ")", ";"], "ground_truth": ["Op", "->", "RegList", ".", "List", "=", "new", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "(", "Regs", ".", "begin", "(", ")", ",", "Regs", ".", "end", "(", ")", ")", ";"], "File": "MipsAsmParser (2)4", "Func": "CreateRegList", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8738, "Length": 42, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "return", "combineTRUNCATE", "(", "N", ",", "DCI", ")", ";"], "ground_truth": ["}"], "File": "VEISelLowering1", "Func": "PerformDAGCombine", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8739, "Length": 25, "Cover_Rate": 0.5208333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IndexType", "(", "unsigned", "Idx", ")", ":", "Index", "(", "Idx", ")", "{"], "ground_truth": ["}"], "File": "HexagonBlockRanges", "Func": "IndexType", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8740, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Branch", "(", "MI", ")", ";", "break", ";", "case", "AMDGPU", "::", "<ISA_LIT>_INDIRECT_SRC", ":", "IndirectSrc", "(", "MI", ")", ";", "break", ";", "case", "AMDGPU", "::", "<ISA_LIT>_INDIRECT_DST_V1", ":", "case", "AMDGPU", "::", "<ISA_LIT>_INDIRECT_DST_V2", ":", "case", "AMDGPU", "::", "<ISA_LIT>_INDIRECT_DST_V4", ":", "case", "AMDGPU", "::", "<ISA_LIT>_INDIRECT_DST_V8", ":", "case", "AMDGPU", "::", "<ISA_LIT>_INDIRECT_DST_V16", ":", "IndirectDst", "(", "MI", ")", ";", "break", ";", "case", "AMDGPU", "::", "V_INTERP_P1_F32", ":", "case", "AMDGPU", "::", "V_INTERP_P2_F32", ":", "case", "AMDGPU", "::", "V_INTERP_MOV_F32", ":", "NeedWQM", "=", "true", ";", "break", ";", "}", "}", "}", "if", "(", "NeedWQM", "&&", "MFI", "->", "getShaderType", "(", ")", "==", "ShaderType", "::", "PIXEL", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBB", ".", "getFirstNonPHI", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_WQM_B64", ")", ",", "AMDGPU", "::", "EXEC", ")", ".", "addReg", "(", "AMDGPU", "::", "EXEC", ")", ";", "}", "if", "(", "NeedFlat", "&&", "MFI", "->", "IsKernel", ")", "{", "const", "MachineFrameInfo", "*", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "uint64_t", "StackSizeBytes", "=", "FrameInfo", "->", "getStackSize", "(", ")", ";", "int", "IndirectBegin", "=", "static_cast", "<", "const", "AMDGPUInstrInfo", "*", ">", "(", "TII", ")", "->", "getIndirectIndexBegin", "(", "MF", ")", ";", "uint64_t", "StackOffset", "=", "IndirectBegin", "<", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "(", "<NUM_LIT>", "*", "IndirectBegin", "/", "<NUM_LIT>", ")", ";", "assert", "(", "(", "StackSizeBytes", "<", "<NUM_LIT>", ")", "&&", "StackOffset", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "DebugLoc", "NoDL", ";", "MachineBasicBlock", "::", "iterator", "Start", "=", "MBB", ".", "getFirstNonPHI", "(", ")", ";", "const", "MCInstrDesc", "&", "SMovK", "=", "TII", "->", "get", "(", "AMDGPU", "::", "S_MOVK_I32", ")", ";", "assert", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "StackOffset", ")", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "StackSizeBytes", ")", ")", ";", "BuildMI", "(", "MBB", ",", "Start", ",", "NoDL", ",", "SMovK", ",", "AMDGPU", "::", "FLAT_SCR_LO", ")", ".", "addImm", "(", "StackOffset", ")", ";", "BuildMI", "(", "MBB", ",", "Start", ",", "NoDL", ",", "SMovK", ",", "AMDGPU", "::", "FLAT_SCR_HI", ")", ".", "addImm", "(", "StackSizeBytes", ")", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "SILowerControlFlow53", "Func": "runOnMachineFunction", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8741, "Length": 316, "Cover_Rate": 0.47023809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addPreserved", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "FunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "ground_truth": ["}"], "File": "AArch64AddressTypePromotion", "Func": "getAnalysisUsage", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8742, "Length": 17, "Cover_Rate": 0.40476190476190477, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "struct", "__htm_tdb", "*", "tdb", "=", "(", "struct", "__htm_tdb", "*", ")", "tdb_ptr", ";", "return", "(", "tdb", "->", "format", "==", "<NUM_LIT>", "&&", "(", "tdb", "->", "abort_code", "==", "<NUM_LIT>", "||", "tdb", "->", "abort_code", "==", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "htmxlintrin", "Func": "__TM_is_illegal", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8743, "Length": 36, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "V2Mask", "[", "<NUM_LIT>", "]", ";", "V1InUse", "=", "false", ";", "V2InUse", "=", "false", ";", "int", "Size", "=", "Mask", ".", "size", "(", ")", ";", "int", "Scale", "=", "<NUM_LIT>", "/", "Size", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "if", "(", "Mask", "[", "i", "/", "Scale", "]", "==", "-", "<NUM_LIT>", ")", "{", "V1Mask", "[", "i", "]", "=", "V2Mask", "[", "i", "]", "=", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ";", "}", "else", "{", "const", "int", "ZeroMask", "=", "<NUM_LIT>", ";", "int", "V1Idx", "=", "Mask", "[", "i", "/", "Scale", "]", "<", "Size", "?", "Mask", "[", "i", "/", "Scale", "]", "*", "Scale", "+", "i", "%", "Scale", ":", "ZeroMask", ";", "int", "V2Idx", "=", "Mask", "[", "i", "/", "Scale", "]", "<", "Size", "?", "ZeroMask", ":", "(", "Mask", "[", "i", "/", "Scale", "]", "-", "Size", ")", "*", "Scale", "+", "i", "%", "Scale", ";", "if", "(", "Zeroable", "[", "i", "/", "Scale", "]", ")", "V1Idx", "=", "V2Idx", "=", "ZeroMask", ";", "V1Mask", "[", "i", "]", "=", "DAG", ".", "getConstant", "(", "V1Idx", ",", "DL", ",", "<STR_LIT>", ")", ";", "V2Mask", "[", "i", "]", "=", "DAG", ".", "getConstant", "(", "V2Idx", ",", "DL", ",", "<STR_LIT>", ")", ";", "V1InUse", "|=", "(", "ZeroMask", "!=", "V1Idx", ")", ";", "V2InUse", "|=", "(", "ZeroMask", "!=", "V2Idx", ")", ";", "}", "}", "if", "(", "V1InUse", ")", "V1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "V1", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1Mask", ")", ")", ";", "if", "(", "V2InUse", ")", "V2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "V2", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V2Mask", ")", ")", ";", "SDValue", "V", ";", "if", "(", "V1InUse", "&&", "V2InUse", ")", "V", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ")", ";", "else", "V", "=", "V1InUse", "?", "V1", ":", "V2", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "V", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)3", "Func": "lowerVectorShuffleAsPSHUFB", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8744, "Length": 331, "Cover_Rate": 0.7995169082125604, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "aarch64_evpc_sve_tbl", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "HOST_WIDE_INT", "nelt", ";"], "ground_truth": ["if", "(", "!", "d", "->", "one_vector_p", "&&", "!", "d", "->", "perm", ".", "length", "(", ")", ".", "is_constant", "(", "&", "nelt", ")", ")", "return", "false", ";"], "File": "aarch646", "Func": "aarch64_evpc_sve_tbl", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8745, "Length": 39, "Cover_Rate": 0.319672131147541, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "splitIntVSETCC", "(", "EVT", "VT", ",", "SDValue", "LHS", ",", "SDValue", "RHS", ",", "<STR_LIT>", "Cond", ",", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ")", "{", "assert", "(", "VT", ".", "isInteger", "(", ")", "&&", "VT", "==", "LHS", ".", "getValueType", "(", ")", "&&", "VT", "==", "RHS", ".", "getValueType", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "CC", "=", "DAG", ".", "getCondCode", "(", "Cond", ")", ";", "SDValue", "LHS1", ",", "LHS2", ";", "std", "::", "tie", "(", "LHS1", ",", "LHS2", ")", "=", "splitVector", "(", "LHS", ",", "DAG", ",", "dl", ")", ";", "SDValue", "RHS1", ",", "RHS2", ";", "std", "::", "tie", "(", "RHS1", ",", "RHS2", ")", "=", "splitVector", "(", "RHS", ",", "DAG", ",", "dl", ")", ";", "EVT", "LoVT", ",", "HiVT", ";"], "ground_truth": ["std", "::", "tie", "(", "LoVT", ",", "HiVT", ")", "=", "DAG", ".", "GetSplitDestVTs", "(", "VT", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "splitIntVSETCC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8746, "Length": 130, "Cover_Rate": 0.7027027027027027, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "unsigned", "PredReg", "=", "<NUM_LIT>", ";", "<STR_LIT>", "Pred", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "DstIsDead", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ";", "bool", "isCC", "=", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ";", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "isCC", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "bool", "RequiresBundling", "=", "STI", "->", "isTargetWindows", "(", ")", "&&", "IsAnAddressOperand", "(", "MO", ")", ";", "MachineInstrBuilder", "LO16", ",", "HI16", ";", "if", "(", "!", "STI", "->", "hasV6T2Ops", "(", ")", "&&", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", ")", "{", "assert", "(", "!", "STI", "->", "isTargetWindows", "(", ")", "&&", "<STR_LIT>", ")", ";", "LO16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ";", "HI16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstReg", ")", ";", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "ImmVal", "=", "(", "unsigned", ")", "MO", ".", "getImm", "(", ")", ";", "unsigned", "SOImmValV1", "=", "<STR_LIT>", "(", "ImmVal", ")", ";", "unsigned", "SOImmValV2", "=", "<STR_LIT>", "(", "ImmVal", ")", ";", "LO16", "=", "LO16", ".", "addImm", "(", "SOImmValV1", ")", ";", "HI16", "=", "HI16", ".", "addImm", "(", "SOImmValV2", ")", ";", "LO16", "->", "setMemRefs", "(", "MI", ".", "memoperands_begin", "(", ")", ",", "MI", ".", "memoperands_end", "(", ")", ")", ";", "HI16", "->", "setMemRefs", "(", "MI", ".", "memoperands_begin", "(", ")", ",", "MI", ".", "memoperands_end", "(", ")", ")", ";"], "ground_truth": ["LO16", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";"], "File": "ARMExpandPseudoInsts1", "Func": "ExpandMOV32BitImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8747, "Length": 303, "Cover_Rate": 0.38697318007662834, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>DAGToDAGISel", "(", "<ISA_LIT>TargetMachine", "&", "tm", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", ":", "SelectionDAGISel", "(", "tm", ",", "OptLevel", ")", ",", "TM", "(", "tm", ")", ",", "Subtarget", "(", "nullptr", ")", ",", "ForCodeSize", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "AArch64ISelDAGToDAG2", "Func": "AArch64DAGToDAGISel", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8748, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Vd", "=", "fieldFromInstruction32", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "regs", "=", "fieldFromInstruction32", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "regs", "=", "regs", ">>", "<NUM_LIT>", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "(", "regs", "-", "<NUM_LIT>", ")", ";", "++", "i", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "++", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["}"], "File": "ARMDisassembler27", "Func": "DecodeDPRRegListOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8749, "Length": 106, "Cover_Rate": 0.8153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "tr0_used", ";", "if", "(", "!", "current_function_is_leaf", ")", "return", "-", "<NUM_LIT>", ";", "tr0_used", "=", "flag_pic", "&&", "regs_ever_live", "[", "PIC_OFFSET_TABLE_REGNUM", "]", ";"], "ground_truth": ["for", "(", "regno", "=", "FIRST_TARGET_REG", "+", "tr0_used", ";", "regno", "<=", "LAST_TARGET_REG", ";", "regno", "++", ")", "if", "(", "call_used_regs", "[", "regno", "]", "&&", "!", "regs_ever_live", "[", "regno", "]", ")", "return", "regno", ";"], "File": "sh2", "Func": "sh_media_register_for_return", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8750, "Length": 52, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>MCCodeEmitter", "(", ")", "override", "{"], "ground_truth": ["}"], "File": "MMIXMCCodeEmitter", "Func": "~MMIXMCCodeEmitter", "Target": "MMIX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8751, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "hppa_pic_save_rtx", "(", "void", ")", "{", "return", "get_hard_reg_initial_val", "(", "word_mode", ",", "PIC_OFFSET_TABLE_REGNUM", ")", ";"], "ground_truth": ["}"], "File": "pa", "Func": "hppa_pic_save_rtx", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8752, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "lower_bound", "=", "<NUM_LIT>", ";", "upper_bound", "=", "<NUM_LIT>", ";", "if", "(", "TREE_CODE", "(", "id", ")", "!=", "INTEGER_CST", "||", "wi", "::", "ltu_p", "(", "wi", "::", "to_wide", "(", "id", ")", ",", "lower_bound", ")", "||", "wi", "::", "gtu_p", "(", "wi", "::", "to_wide", "(", "id", ")", ",", "upper_bound", ")", ")", "error", "(", "<STR_LIT>", ")", ";", "nmi", "=", "lookup_attribute", "(", "<STR_LIT>", ",", "func_attrs", ")", ";", "warm", "=", "lookup_attribute", "(", "<STR_LIT>", ",", "func_attrs", ")", ";", "if", "(", "nmi", "!=", "NULL_TREE", ")", "{", "tree", "nmi_func_list", ";", "tree", "nmi_func", ";", "nmi_func_list", "=", "TREE_VALUE", "(", "nmi", ")", ";", "nmi_func", "=", "TREE_VALUE", "(", "nmi_func_list", ")", ";", "if", "(", "TREE_CODE", "(", "nmi_func", ")", "!=", "IDENTIFIER_NODE", ")", "error", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "warm", "!=", "NULL_TREE", ")", "{", "tree", "warm_func_list", ";", "tree", "warm_func", ";", "warm_func_list", "=", "TREE_VALUE", "(", "warm", ")", ";", "warm_func", "=", "TREE_VALUE", "(", "warm_func_list", ")", ";", "if", "(", "TREE_CODE", "(", "warm_func", ")", "!=", "IDENTIFIER_NODE", ")", "error", "(", "<STR_LIT>", ")", ";", "}", "}", "else", "{", "return", ";"], "ground_truth": ["}"], "File": "nds325", "Func": "nds32_insert_attributes", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8753, "Length": 158, "Cover_Rate": 0.395, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "WebAssemblyCallIndirectFixup", "Func": "getPassName", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8754, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCSubtargetInfo", "*", "create<ISA_LIT>MCSubtargetInfo", "(", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "MCSubtargetInfo", "*", "X", "=", "new", "MCSubtargetInfo", "(", ")", ";", "Init<ISA_LIT>MCSubtargetInfo", "(", "X", ",", "TT", ",", "CPU", ",", "FS", ")", ";"], "ground_truth": ["return", "X", ";"], "File": "Dcpu16MCTargetDesc", "Func": "createDCPU16MCSubtargetInfo", "Target": "Dcpu16", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8755, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtl_opt_pass", "*", "make_pass_cc_fusion", "(", "gcc", "::", "context", "*", "ctxt", ")", "{", "return", "new", "pass_cc_fusion", "(", "ctxt", ")", ";"], "ground_truth": ["}"], "File": "aarch64-cc-fusion", "Func": "make_pass_cc_fusion", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8756, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "HiLuiDestReg", "=", "HiLUI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "LoADDI", "=", "MRI", "->", "use_begin", "(", "HiLuiDestReg", ")", "->", "getParent", "(", ")", ";", "if", "(", "LoADDI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "LoADDI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getTargetFlags", "(", ")", "!=", "<STR_LIT>", "||", "LoADDI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getType", "(", ")", "!=", "MachineOperand", "::", "MO_GlobalAddress", "||", "LoADDI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOffset", "(", ")", "!=", "<NUM_LIT>", "||", "!", "MRI", "->", "hasOneUse", "(", "LoADDI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "RISCVMergeBaseOffset", "Func": "detectLuiAddiGlobal", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8757, "Length": 101, "Cover_Rate": 0.5153061224489796, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "mn10300_memory_move_cost", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "reg_class_t", "iclass", ",", "bool", "in", "ATTRIBUTE_UNUSED", ")", "{", "enum", "reg_class", "rclass", "=", "(", "enum", "reg_class", ")", "iclass", ";", "if", "(", "rclass", "==", "FP_REGS", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "mn10300", "Func": "mn10300_memory_move_cost", "Target": "mn10300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8758, "Length": 39, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "std", "::", "copy", "(", "Ptr", ",", "Ptr", "+", "Size", ",", "Data", ".", "begin", "(", ")", "+", "Position", ")", ";", "Position", "+=", "Size", ";", "if", "(", "Other", ")", "{"], "ground_truth": ["Other", "->", "write", "(", "Ptr", ",", "Size", ")", ";"], "File": "RawVectorOstream", "Func": "write_impl", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8759, "Length": 38, "Cover_Rate": 0.4175824175824176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "RC", "->", "TSFlags", "&", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo45", "Func": "hasAGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8760, "Length": 8, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "mode", "!=", "VOIDmode", "&&", "mode", "!=", "GET_MODE", "(", "op", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "MEM", ")", "{", "op", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "PLUS", ")", "{", "rtx", "op0", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["rtx", "op1", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";"], "File": "c4x1", "Func": "group1_mem_operand", "Target": "c4x", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 8761, "Length": 65, "Cover_Rate": 0.4513888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "mayRelax", "(", ")", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "HexagonLDBackend", "Func": "mayRelax", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8762, "Length": 9, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCRegisterInfo", "*", "create<ISA_LIT>MCRegisterInfo", "(", "const", "Triple", "&", "TT", ",", "const", "MCTargetOptions", "&", "Options", ")", "{", "MCRegisterInfo", "*", "X", "=", "new", "MCRegisterInfo", "(", ")", ";", "Init<ISA_LIT>MCRegisterInfo", "(", "X", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "X", ";"], "File": "AVRMCTargetDesc9", "Func": "createAVRMCRegisterInfo", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8763, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "<ISA_LIT>SelectionDAGInfo", "*", "getSelectionDAGInfo", "(", ")", "const", "{"], "ground_truth": ["return", "&", "TSInfo", ";"], "File": "SparcTargetMachine", "Func": "getSelectionDAGInfo", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8764, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", "false", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "ZFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "DebugLoc", "DL", "=", "MBBI", "!=", "MBB", ".", "end", "(", ")", "?", "MBBI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "CSI", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "I", "]", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "TII", "->", "loadRegFromStackSlot", "(", "MBB", ",", "MBBI", ",", "Reg", ",", "CSI", "[", "I", "]", ".", "getFrameIdx", "(", ")", ",", "&", "<STR_LIT>", ",", "TRI", ")", ";", "}", "unsigned", "LowGPR", "=", "ZFI", "->", "getLowSavedGPR", "(", ")", ";", "unsigned", "HighGPR", "=", "ZFI", "->", "getHighSavedGPR", "(", ")", ";", "unsigned", "StartOffset", "=", "RegSpillOffsets", "[", "LowGPR", "]", ";", "if", "(", "LowGPR", ")", "{", "assert", "(", "LowGPR", "!=", "HighGPR", "&&", "<STR_LIT>", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "MIB", ".", "addReg", "(", "LowGPR", ",", "RegState", "::", "Define", ")", ";", "MIB", ".", "addReg", "(", "HighGPR", ",", "RegState", "::", "Define", ")", ";", "MIB", ".", "addReg", "(", "HasFP", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "MIB", ".", "addImm", "(", "StartOffset", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "CSI", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{"], "ground_truth": ["unsigned", "Reg", "=", "CSI", "[", "I", "]", ".", "getReg", "(", ")", ";"], "File": "SystemZFrameLowering", "Func": "restoreCalleeSavedRegisters", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8765, "Length": 314, "Cover_Rate": 0.8945868945868946, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{"], "ground_truth": ["return", "RegInfo", ";"], "File": "NVPTXInstrInfo", "Func": "getRegisterInfo", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8766, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "IncomingDef", "=", "MRI", "->", "getUniqueVRegDef", "(", "IncomingReg", ")", ";", "if", "(", "IncomingDef", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "IncomingReg", "=", "IncomingDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "assert", "(", "isLaneMaskReg", "(", "IncomingReg", ")", "||", "isVreg1", "(", "IncomingReg", ")", ")", ";", "assert", "(", "!", "IncomingDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", ")", ";", "}", "else", "if", "(", "IncomingDef", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "continue", ";", "}", "else", "{", "assert", "(", "IncomingDef", "->", "isPHI", "(", ")", "||", "PhiRegisters", ".", "count", "(", "IncomingReg", ")", ")", ";", "}", "IncomingBlocks", ".", "push_back", "(", "IncomingMBB", ")", ";", "IncomingRegs", ".", "push_back", "(", "IncomingReg", ")", ";", "}", "PhiRegisters", ".", "insert", "(", "DstReg", ")", ";", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "DomBlocks", "=", "{", "&", "MBB", "}", ";", "for", "(", "MachineInstr", "&", "Use", ":", "MRI", "->", "use_instructions", "(", "DstReg", ")", ")", "DomBlocks", ".", "push_back", "(", "Use", ".", "getParent", "(", ")", ")", ";", "MachineBasicBlock", "*", "PostDomBound", "=", "PDT", "->", "findNearestCommonDominator", "(", "DomBlocks", ")", ";", "unsigned", "FoundLoopLevel", "=", "LF", ".", "findLoop", "(", "PostDomBound", ")", ";", "SSAUpdater", ".", "Initialize", "(", "DstReg", ")", ";", "if", "(", "FoundLoopLevel", ")", "{", "LF", ".", "addLoopEntries", "(", "FoundLoopLevel", ",", "SSAUpdater", ",", "IncomingBlocks", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "IncomingRegs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "IncomingUpdated", ".", "push_back", "(", "createLaneMaskReg", "(", "*", "MF", ")", ")", ";", "SSAUpdater", ".", "AddAvailableValue", "(", "IncomingBlocks", "[", "i", "]", ",", "IncomingUpdated", ".", "back", "(", ")", ")", ";", "}"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "IncomingRegs", ".", "size", "(", ")", ";", "++", "i", ")", "{"], "File": "SILowerI1Copies10", "Func": "lowerPhis", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8767, "Length": 268, "Cover_Rate": 0.32682926829268294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "NumElts", "==", "<NUM_LIT>", "||", "NumElts", "==", "<NUM_LIT>", "||", "NumElts", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "int", "Indexes", "[", "<NUM_LIT>", "]", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "NumElts", ";", "++", "I", ")", "{", "Constant", "*", "COp", "=", "V", "->", "getAggregateElement", "(", "I", ")", ";", "if", "(", "!", "COp", "||", "(", "!", "isa", "<", "UndefValue", ">", "(", "COp", ")", "&&", "!", "isa", "<", "ConstantInt", ">", "(", "COp", ")", ")", ")", "return", "nullptr", ";"], "ground_truth": ["if", "(", "isa", "<", "UndefValue", ">", "(", "COp", ")", ")", "{"], "File": "X86InstCombineIntrinsic1", "Func": "simplifyX86pshufb", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8768, "Length": 90, "Cover_Rate": 0.35294117647058826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MD", "->", "getNumOperands", "(", ")", ">", "NumOp", ")", "{", "auto", "*", "CMeta", "=", "dyn_cast", "<", "ConstantAsMetadata", ">", "(", "MD", "->", "getOperand", "(", "NumOp", ")", ")", ";", "if", "(", "CMeta", ")", "return", "dyn_cast", "<", "ConstantInt", ">", "(", "CMeta", "->", "getValue", "(", ")", ")", ";", "}", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "SPIRVCallLowering1", "Func": "getConstInt", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8769, "Length": 50, "Cover_Rate": 0.7936507936507936, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Kind", "==", "k_Immediate", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "Imm", ".", "Val", ";"], "File": "AArch64AsmParser (2)1", "Func": "getImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8770, "Length": 14, "Cover_Rate": 0.6086956521739131, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_cvt_roundph_epu16", "(", "__m512i", "__A", ",", "__mmask32", "__B", ",", "__m512h", "__C", ",", "int", "__D", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_vcvtph2uw512_mask_round", "(", "__C", ",", "(", "__v32hi", ")", "__A", ",", "__B", ",", "__D", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm512_mask_cvt_roundph_epu16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8771, "Length": 47, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "}", "if", "(", "GV", "->", "getName", "(", ")", ".", "startswith", "(", "<STR_LIT>", ")", ")", "{", "CInfo", ".", "Kind", "=", "<ISA_LIT>PreserveFieldInfoAI", ";", "CInfo", ".", "Metadata", "=", "Call", "->", "getMetadata", "(", "LLVMContext", "::", "MD_preserve_access_index", ")", ";", "if", "(", "!", "CInfo", ".", "Metadata", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "uint64_t", "Flag", "=", "getConstant", "(", "Call", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "Flag", ">=", "<STR_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "if", "(", "Flag", "==", "<STR_LIT>", ")", "CInfo", ".", "AccessIndex", "=", "<STR_LIT>", ";", "else", "CInfo", ".", "AccessIndex", "=", "<STR_LIT>", ";", "return", "true", ";", "}", "if", "(", "GV", "->", "getName", "(", ")", ".", "startswith", "(", "<STR_LIT>", ")", ")", "{", "CInfo", ".", "Kind", "=", "<ISA_LIT>PreserveFieldInfoAI", ";", "CInfo", ".", "Metadata", "=", "Call", "->", "getMetadata", "(", "LLVMContext", "::", "MD_preserve_access_index", ")", ";", "if", "(", "!", "CInfo", ".", "Metadata", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "uint64_t", "Flag", "=", "getConstant", "(", "Call", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "Flag", ">=", "<STR_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "if", "(", "Flag", "==", "<STR_LIT>", ")", "CInfo", ".", "AccessIndex", "=", "<STR_LIT>", ";", "else", "CInfo", ".", "AccessIndex", "=", "<STR_LIT>", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "BPFAbstractMemberAccess1", "Func": "IsPreserveDIAccessIndexCall", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8772, "Length": 192, "Cover_Rate": 0.3404255319148936, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "LinearizedRegion", "::", "contains", "(", "MachineBasicBlock", "*", "MBB", ")", "{"], "ground_truth": ["return", "MBBs", ".", "contains", "(", "MBB", ")", ";"], "File": "AMDGPUMachineCFGStructurizer1", "Func": "contains", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8773, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_insn", "(", "gen_atomic_compare_and_swapsi_internal", "(", "old", ",", "mem", ",", "cmp", ",", "new_rtx", ",", "cc", ")", ")", ";", "break", ";", "case", "E_DImode", ":", "emit_insn", "(", "gen_atomic_compare_and_swapdi_internal", "(", "old", ",", "mem", ",", "cmp", ",", "new_rtx", ",", "cc", ")", ")", ";", "break", ";", "case", "E_TImode", ":", "emit_insn", "(", "gen_atomic_compare_and_swapti_internal", "(", "old", ",", "mem", ",", "cmp", ",", "new_rtx", ",", "cc", ")", ")", ";", "break", ";", "case", "E_QImode", ":", "case", "E_HImode", ":", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "return", "s390_emit_compare", "(", "code", ",", "cc", ",", "const0_rtx", ")", ";"], "ground_truth": ["}"], "File": "s3907", "Func": "s390_emit_compare_and_swap", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8774, "Length": 84, "Cover_Rate": 0.6412213740458015, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "<ISA_LIT>GlobalRegistry", "*", "GR", "=", "ST", ".", "get<ISA_LIT>GlobalRegistry", "(", ")", ";", "GR", "->", "setCurrentFunc", "(", "MF", ")", ";", "MachineIRBuilder", "MIB", "(", "MF", ")", ";", "addConstantsToTrack", "(", "MF", ",", "GR", ")", ";", "foldConstantsIntoIntrinsics", "(", "MF", ")", ";", "insertBitcasts", "(", "MF", ",", "GR", ",", "MIB", ")", ";"], "ground_truth": ["generateAssignInstrs", "(", "MF", ",", "GR", ",", "MIB", ")", ";"], "File": "SPIRVPreLegalizer1", "Func": "runOnMachineFunction", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8775, "Length": 67, "Cover_Rate": 0.6767676767676768, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "RetOpcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "isTailCall", "=", "(", "RetOpcode", "==", "<STR_LIT>", "||", "RetOpcode", "==", "<STR_LIT>", ")", ";", "isInterrupt", "=", "RetOpcode", "==", "<STR_LIT>", "||", "RetOpcode", "==", "<STR_LIT>", ";", "isTrap", "=", "RetOpcode", "==", "<STR_LIT>", "||", "RetOpcode", "==", "<STR_LIT>", "||", "RetOpcode", "==", "<STR_LIT>", ";", "}", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "Regs", ";", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "while", "(", "i", "!=", "<NUM_LIT>", ")", "{", "unsigned", "LastReg", "=", "<NUM_LIT>", ";", "bool", "DeleteRet", "=", "false", ";", "for", "(", ";", "i", "!=", "<NUM_LIT>", ";", "--", "i", ")", "{", "CalleeSavedInfo", "&", "Info", "=", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ";", "unsigned", "Reg", "=", "Info", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "splitFramePushPop", "(", "MF", ")", ")", ")", "continue", ";", "if", "(", "Reg", ">=", "<STR_LIT>", "&&", "Reg", "<", "<STR_LIT>", "+", "NumAlignedDPRCS2Regs", ")", "continue", ";", "if", "(", "Reg", "==", "<STR_LIT>", "&&", "!", "isTailCall", "&&", "!", "isVarArg", "&&", "!", "isInterrupt", "&&", "!", "isTrap", "&&", "STI", ".", "hasV5TOps", "(", ")", ")", "{", "if", "(", "MBB", ".", "succ_empty", "(", ")", ")", "{", "Reg", "=", "<STR_LIT>", ";", "DeleteRet", "=", "true", ";", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Info", ".", "setRestored", "(", "false", ")", ";", "}", "else", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "<NUM_LIT>", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "std", "::", "sort", "(", "Regs", ".", "begin", "(", ")", ",", "Regs", ".", "end", "(", ")", ",", "[", "&", "]", "(", "unsigned", "LHS", ",", "unsigned", "RHS", ")", "{", "return", "TRI", ".", "getEncodingValue", "(", "LHS", ")", "<", "TRI", ".", "getEncodingValue", "(", "RHS", ")", ";", "}", ")", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "<NUM_LIT>", "||", "LdrOpc", "==", "<NUM_LIT>", ")", "{"], "ground_truth": ["MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdmOpc", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";"], "File": "ARMFrameLowering16", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8776, "Length": 350, "Cover_Rate": 0.461133069828722, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "getAllOnesMask", "(", "MVT", "VecVT", ",", "SDValue", "VL", ",", "SDLoc", "DL", ",", "SelectionDAG", "&", "DAG", ")", "{"], "ground_truth": ["MVT", "MaskVT", "=", "getMaskTypeFor", "(", "VecVT", ")", ";"], "File": "RISCVISelLowering33", "Func": "getAllOnesMask", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8777, "Length": 26, "Cover_Rate": 0.6046511627906976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printRDOperand", "(", "const", "MCInst", "*", "MI", ",", "int", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "int", "RD", "=", "(", "int", ")", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "O", "<<", "<ISA_LIT>RDToString", "(", "(", "<STR_LIT>", ")", "RD", ")", ";"], "ground_truth": ["}"], "File": "VEInstPrinter", "Func": "printRDOperand", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8778, "Length": 51, "Cover_Rate": 0.9622641509433962, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "CreateCopyOfByValArgument", "(", "SDValue", "Src", ",", "SDValue", "Dst", ",", "SDValue", "Chain", ",", "<STR_LIT>", "Flags", ",", "SelectionDAG", "&", "DAG", ",", "DebugLoc", "dl", ")", "{"], "ground_truth": ["SDValue", "SizeNode", "=", "DAG", ".", "getConstant", "(", "Flags", ".", "getByValSize", "(", ")", ",", "<STR_LIT>", ")", ";"], "File": "ARMISelLowering131", "Func": "CreateCopyOfByValArgument", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8779, "Length": 40, "Cover_Rate": 0.49382716049382713, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeNamedImmOperand", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "SomeNamedImmMapper", "Mapper", ";", "bool", "ValidNamed", ";", "Mapper", ".", "toString", "(", "Val", ",", "ValidNamed", ")", ";", "if", "(", "ValidNamed", "||", "Mapper", ".", "validImm", "(", "Val", ")", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Val", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";", "}", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["}"], "File": "AArch64Disassembler10", "Func": "DecodeNamedImmOperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8780, "Length": 73, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256h", ")", "__builtin_ia32_getmantph256_mask", "(", "(", "__v16hf", ")", "__A", ",", "(", "__C", "<<", "<NUM_LIT>", ")", "|", "__B", ",", "(", "__v16hf", ")", "_mm256_setzero_ph", "(", ")", ",", "(", "__mmask16", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16vlintrin", "Func": "_mm256_maskz_getmant_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8781, "Length": 33, "Cover_Rate": 0.5409836065573771, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Result", "+=", "!", "isDuplexAGroup", "(", "subInst1Opcode", ")", ";"], "ground_truth": ["}", "else", "Result", "+=", "Type", "!=", "<STR_LIT>", "&&", "Type", "!=", "<STR_LIT>", "&&", "Type", "!=", "<STR_LIT>", "&&", "Type", "!=", "<STR_LIT>", "&&", "Type", "!=", "<STR_LIT>", "&&", "(", "Type", "!=", "<STR_LIT>", "||", "<ISA_LIT>MCInstrInfo", "::", "isFloat", "(", "MCII", ",", "ID", ")", ")", ";"], "File": "HexagonMCChecker", "Func": "isNeitherAnorX", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8782, "Length": 47, "Cover_Rate": 0.31333333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "b", "&", "<NUM_LIT>", ")", "{", "vec_uint4", "nan_mask", "=", "(", "vec_uint4", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "vec_uint4", "a_inf", "=", "(", "vec_uint4", ")", "vec_cmpeq", "(", "aabs", ",", "nan_mask", ")", ";", "if", "(", "b", "&", "<NUM_LIT>", ")", "{", "vec_uint4", "a_nan", "=", "(", "vec_uint4", ")", "vec_cmpgt", "(", "aabs", ",", "nan_mask", ")", ";", "a_nan", "=", "vec_or", "(", "a_nan", ",", "vec_and", "(", "(", "vec_uint4", ")", "vec_slo", "(", "(", "vec_uchar16", ")", "a_nan", ",", "x", ".", "v", ")", ",", "a_inf", ")", ")", ";", "a_nan", "=", "(", "vec_uint4", ")", "vec_perm", "(", "(", "vec_uchar16", ")", "a_nan", ",", "(", "vec_uchar16", ")", "a_nan", ",", "splat_hi", ")", ";", "result", "=", "vec_or", "(", "result", ",", "a_nan", ")", ";", "}", "if", "(", "b", "&", "<NUM_LIT>", ")", "{", "a_inf", "=", "vec_and", "(", "(", "vec_uint4", ")", "vec_slo", "(", "(", "vec_uchar16", ")", "a_inf", ",", "x", ".", "v", ")", ",", "a_inf", ")", ";", "a_inf", "=", "(", "vec_uint4", ")", "vec_perm", "(", "(", "vec_uchar16", ")", "a_inf", ",", "(", "vec_uchar16", ")", "a_inf", ",", "splat_hi", ")", ";", "if", "(", "b", "&", "<NUM_LIT>", ")", "result", "=", "vec_or", "(", "vec_andc", "(", "a_inf", ",", "sign", ")", ",", "result", ")", ";", "if", "(", "b", "&", "<NUM_LIT>", ")", "result", "=", "vec_or", "(", "vec_and", "(", "a_inf", ",", "sign", ")", ",", "result", ")", ";", "}", "}", "if", "(", "b", "&", "<NUM_LIT>", ")", "{", "vec_uint4", "iszero", "=", "(", "vec_uint4", ")", "vec_cmpeq", "(", "aabs", ",", "(", "vec_uint4", ")", "vec_splat_u32", "(", "<NUM_LIT>", ")", ")", ";", "iszero", "=", "vec_and", "(", "iszero", ",", "(", "vec_uint4", ")", "vec_slo", "(", "(", "vec_uchar16", ")", "iszero", ",", "x", ".", "v", ")", ")", ";", "if", "(", "b", "&", "<NUM_LIT>", ")", "{", "vec_uint4", "denorm_mask", "=", "(", "vec_uint4", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "vec_uint4", "isdenorm", "=", "vec_nor", "(", "(", "vec_uint4", ")", "vec_cmpgt", "(", "aabs", ",", "denorm_mask", ")", ",", "iszero", ")", ";", "isdenorm", "=", "(", "vec_uint4", ")", "vec_perm", "(", "(", "vec_uchar16", ")", "isdenorm", ",", "(", "vec_uchar16", ")", "isdenorm", ",", "splat_hi", ")", ";", "if", "(", "b", "&", "<NUM_LIT>", ")", "result", "=", "vec_or", "(", "vec_andc", "(", "isdenorm", ",", "sign", ")", ",", "result", ")", ";"], "ground_truth": ["if", "(", "b", "&", "<NUM_LIT>", ")", "result", "=", "vec_or", "(", "vec_and", "(", "isdenorm", ",", "sign", ")", ",", "result", ")", ";"], "File": "si2vmx", "Func": "si_dftsv", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8783, "Length": 353, "Cover_Rate": 0.5863787375415282, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "S", "==", "MCDisassembler", "::", "Success", ")", "{", "DecodeGRRegsRegisterClass", "(", "Inst", ",", "Op1", ",", "Address", ",", "Decoder", ")", ";"], "ground_truth": ["DecodeGRRegsRegisterClass", "(", "Inst", ",", "Op2", ",", "Address", ",", "Decoder", ")", ";"], "File": "XCoreDisassembler", "Func": "Decode2RUSInstruction", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8784, "Length": 31, "Cover_Rate": 0.34831460674157305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ExtraCode", "[", "<NUM_LIT>", "]", "!=", "<NUM_LIT>", ")", "return", "true", ";", "switch", "(", "ExtraCode", "[", "<NUM_LIT>", "]", ")", "{", "default", ":", "return", "true", ";", "case", "'c'", ":", "break", ";", "case", "'L'", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "isReg", "(", ")", "||", "OpNo", "+", "<NUM_LIT>", "==", "MI", "->", "getNumOperands", "(", ")", "||", "!", "MI", "->", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "return", "true", ";"], "ground_truth": ["++", "OpNo", ";"], "File": "PPCAsmPrinter1", "Func": "PrintAsmOperand", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8785, "Length": 77, "Cover_Rate": 0.5032679738562091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "llvm", "::", "<STR_LIT>", "*", "Signature", "=", "it", "->", "second", ";", "if", "(", "StubsNeeded", ".", "find", "(", "Symbol", ")", "==", "StubsNeeded", ".", "end", "(", ")", ")", "StubsNeeded", "[", "Symbol", "]", "=", "Signature", ";", "}", "MCP", "=", "MF", ".", "getConstantPool", "(", ")", ";", "if", "(", "Subtarget", "->", "isTargetNaCl", "(", ")", ")", "NaClAlignIndirectJumpTargets", "(", "MF", ")", ";"], "ground_truth": ["AsmPrinter", "::", "runOnMachineFunction", "(", "MF", ")", ";"], "File": "MipsAsmPrinter1", "Func": "runOnMachineFunction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8786, "Length": 62, "Cover_Rate": 0.34444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "enableSaveRestore", "(", ")", "&&", "VarArgsSaveSize", "==", "<NUM_LIT>", "&&", "!", "MF", ".", "getFrameInfo", "(", ")", ".", "hasTailCall", "(", ")", ";"], "ground_truth": ["}"], "File": "RISCVMachineFunctionInfo1", "Func": "useSaveRestoreLibCalls", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8787, "Length": 30, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "aarch64_def_or_undef", "(", "bool", "def_p", ",", "const", "char", "*", "macro", ",", "cpp_reader", "*", "pfile", ")", "{", "if", "(", "def_p", ")", "cpp_define", "(", "pfile", ",", "macro", ")", ";", "else", "cpp_undef", "(", "pfile", ",", "macro", ")", ";"], "ground_truth": ["}"], "File": "aarch64-c", "Func": "aarch64_def_or_undef", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8788, "Length": 37, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>ISelDag", "(", "get<ISA_LIT>TargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";"], "ground_truth": ["if", "(", "get<ISA_LIT>Subtarget", "(", ")", ".", "isTargetELF", "(", ")", "&&", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createCleanupLocalDynamicTLSPass", "(", ")", ")", ";"], "File": "X86TargetMachine1", "Func": "addInstSelector", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8789, "Length": 39, "Cover_Rate": 0.5735294117647058, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "NewRetAddrFrIdx", "=", "DAG", ".", "getFrameIndex", "(", "NewReturnAddrFI", ",", "PtrVT", ")", ";", "Chain", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "RetAddrFrIdx", ",", "NewRetAddrFrIdx", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "NewReturnAddrFI", ")", ")", ";"], "ground_truth": ["return", "Chain", ";"], "File": "X86ISelLowering137", "Func": "EmitTailCallStoreRetAddr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8790, "Length": 43, "Cover_Rate": 0.39814814814814814, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Changed", "=", "false", ";", "std", "::", "map", "<", "MachineBasicBlock", "*", ",", "unsigned", ">", "BB2OrderMap", ";", "unsigned", "Order", "=", "<NUM_LIT>", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "MF", ".", "begin", "(", ")", ",", "MFE", "=", "MF", ".", "end", "(", ")", ";", "MFI", "!=", "MFE", ";", "MFI", "++", ")", "{", "MachineBasicBlock", "*", "BB", "=", "MFI", ";", "BB2OrderMap", "[", "BB", "]", "=", "Order", ";", "Order", "++", ";", "}", "for", "(", "MachineFunction", "::", "iterator", "MBI", "=", "MF", ".", "begin", "(", ")", ";", "MBI", "!=", "MF", ".", "end", "(", ")", ";", "MBI", "++", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "MBI", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBI", "->", "end", "(", ")", ";", "if", "(", "I", "==", "MBB", "->", "begin", "(", ")", ")", "continue", ";", "I", "--", ";", "MachineInstr", "*", "LastInst", "=", "I", ";", "if", "(", "LastInst", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "MachineBasicBlock", "*", "Target", "=", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BB2OrderMap", "[", "Target", "]", "==", "BB2OrderMap", "[", "MBB", "]", "+", "<NUM_LIT>", ")", "{", "LastInst", "->", "eraseFromParent", "(", ")", ";", "Changed", "=", "true", ";", "}"], "ground_truth": ["}"], "File": "TOYPreEmit", "Func": "removeFallThroughBranch", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8791, "Length": 183, "Cover_Rate": 0.915, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DAG", ".", "getTarget", "(", ")", ".", "Options", ".", "UnsafeFPMath", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "V", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "VecIntVT", "=", "V", ".", "getSimpleValueType", "(", ")", ";", "bool", "Is128", "=", "VecIntVT", "==", "<STR_LIT>", ";", "MVT", "VecFloatVT", "=", "Is128", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "VecFloatVT", "!=", "Op", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "(", "VecIntVT", "==", "<STR_LIT>", "||", "VecIntVT", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "VecCstLow", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VecIntVT", ")", ";", "SDValue", "VecCstHigh", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VecIntVT", ")", ";", "SDValue", "VecCstShift", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VecIntVT", ")", ";", "SDValue", "HighShift", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VecIntVT", ",", "V", ",", "VecCstShift", ")", ";", "SDValue", "Low", ",", "High", ";", "if", "(", "Subtarget", ".", "hasSSE41", "(", ")", ")", "{", "MVT", "VecI16VT", "=", "Is128", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "VecCstLowBitcast", "=", "DAG", ".", "getBitcast", "(", "VecI16VT", ",", "VecCstLow", ")", ";", "SDValue", "VecBitcast", "=", "DAG", ".", "getBitcast", "(", "VecI16VT", ",", "V", ")", ";", "Low", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VecI16VT", ",", "VecBitcast", ",", "VecCstLowBitcast", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "VecCstHighBitcast", "=", "DAG", ".", "getBitcast", "(", "VecI16VT", ",", "VecCstHigh", ")", ";", "SDValue", "VecShiftBitcast", "=", "DAG", ".", "getBitcast", "(", "VecI16VT", ",", "HighShift", ")", ";", "High", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VecI16VT", ",", "VecShiftBitcast", ",", "VecCstHighBitcast", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "}", "else", "{"], "ground_truth": ["SDValue", "VecCstMask", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VecIntVT", ")", ";"], "File": "X86ISelLowering151", "Func": "lowerUINT_TO_FP_vXi32", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8792, "Length": 293, "Cover_Rate": 0.6053719008264463, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Modified", "=", "false", ";"], "ground_truth": ["for", "(", "MachineLoop", "*", "I", ":", "LI", ")", "for", "(", "auto", "L", "=", "df_begin", "(", "I", ")", ",", "LE", "=", "df_end", "(", "I", ")", ";", "L", "!=", "LE", ";", "++", "L", ")", "if", "(", "L", "->", "empty", "(", ")", ")", "runOnLoop", "(", "*", "*", "L", ",", "Fn", ")", ";"], "File": "AArch64FalkorHWPFFix12", "Func": "runOnMachineFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8793, "Length": 53, "Cover_Rate": 0.35570469798657717, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>AsmParser", "::", "checkTargetMatchPredicate", "(", "MCInst", "&", "Inst", ")", "{", "return", "Match_Success", ";"], "ground_truth": ["}"], "File": "MipsAsmParser38", "Func": "checkTargetMatchPredicate", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8794, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "T", ".", "isOSBinFormatELF", "(", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "createELFStreamer", "(", "Context", ",", "std", "::", "move", "(", "MAB", ")", ",", "OS", ",", "std", "::", "move", "(", "Emitter", ")", ",", "RelaxAll", ")", ";"], "File": "LanaiMCTargetDesc14", "Func": "createMCStreamer", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8795, "Length": 38, "Cover_Rate": 0.4810126582278481, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeCacheOp", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "int", "Offset", "=", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Insn", "&", "<NUM_LIT>", ")", ";", "unsigned", "Hint", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Base", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Base", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Base", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Base", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Offset", ")", ")", ";"], "File": "MipsDisassembler27", "Func": "DecodeCacheOp", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8796, "Length": 92, "Cover_Rate": 0.8214285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "&", "AddrReg0", "=", "I", "->", "getOperand", "(", "AddrIdx", ")", ";", "const", "MachineOperand", "&", "AddrReg1", "=", "MBBI", "->", "getOperand", "(", "AddrIdx", ")", ";", "if", "(", "AddrReg0", ".", "getReg", "(", ")", "==", "AddrReg1", ".", "getReg", "(", ")", "&&", "AddrReg0", ".", "getSubReg", "(", ")", "==", "AddrReg1", ".", "getSubReg", "(", ")", ")", "{", "int", "OffsetIdx", "=", "<STR_LIT>", "(", "I", "->", "getOpcode", "(", ")", ",", "<STR_LIT>", "::", "offset", ")", ";", "unsigned", "Offset0", "=", "I", "->", "getOperand", "(", "OffsetIdx", ")", ".", "getImm", "(", ")", "&", "<NUM_LIT>", ";"], "ground_truth": ["unsigned", "Offset1", "=", "MBBI", "->", "getOperand", "(", "OffsetIdx", ")", ".", "getImm", "(", ")", "&", "<NUM_LIT>", ";"], "File": "SILoadStoreOptimizer48", "Func": "findMatchingDSInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8797, "Length": 99, "Cover_Rate": 0.43043478260869567, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "<", "<NUM_LIT>", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "&&", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "<", "<NUM_LIT>", ")", "{"], "ground_truth": ["MI", ".", "setDesc", "(", "TII", "->", "get", "(", "Opcode", ")", ")", ";"], "File": "SystemZShortenInst", "Func": "shortenOn001", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8798, "Length": 69, "Cover_Rate": 0.7340425531914894, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printRhaz", "(", "const", "MCInst", "*", ",", "unsigned", ",", "raw_ostream", "&", ")", "{"], "ground_truth": ["}"], "File": "TPCInstPrinter", "Func": "printRhaz", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8799, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Offset", "=", "-", "LFS", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "MFI", "->", "getObjectIndexEnd", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "!", "MFI", "->", "isSpillSlotObjectIndex", "(", "i", ")", "||", "MFI", "->", "isDeadObjectIndex", "(", "i", ")", ")", "continue", ";", "int", "S", "=", "MFI", "->", "getObjectSize", "(", "i", ")", ";", "LFS", "+=", "S", ";", "Offset", "-=", "S", ";", "MFI", "->", "mapLocalFrameObject", "(", "i", ",", "Offset", ")", ";", "}", "MFI", "->", "setLocalFrameSize", "(", "LFS", ")", ";", "unsigned", "A", "=", "MFI", "->", "getLocalFrameMaxAlign", "(", ")", ";"], "ground_truth": ["assert", "(", "A", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "HexagonFrameLowering (2)3", "Func": "processFunctionBeforeFrameFinalized", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8800, "Length": 101, "Cover_Rate": 0.531578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "VectorList", ".", "isDoubleSpaced", "=", "isDoubleSpaced", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "return", "Op", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "CreateVectorList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8801, "Length": 24, "Cover_Rate": 0.3380281690140845, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "BE", "->", "getRHS", "(", ")", ")", ";", "assert", "(", "SRE", "&&", "CE", "&&", "<STR_LIT>", ")", ";", "Offset", "=", "CE", "->", "getValue", "(", ")", ";", "}", "else", "if", "(", "!", "(", "SRE", "=", "dyn_cast", "<", "MCSymbolRefExpr", ">", "(", "Expr", ")", ")", ")", "assert", "(", "false", "&&", "<STR_LIT>", ")", ";", "MCSymbolRefExpr", "::", "VariantKind", "Kind", "=", "SRE", "->", "getKind", "(", ")", ";", "switch", "(", "Kind", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GPREL", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOT_CALL", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOT16", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOT", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_ABS_HI", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_ABS_LO", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TLSGD", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TLSLDM", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_DTPREL_HI", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_DTPREL_LO", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOTTPREL", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TPREL_HI", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TPREL_LO", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GPOFF_HI", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GPOFF_LO", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOT_DISP", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOT_PAGE", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOT_OFST", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_HIGHER", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_HIGHEST", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOT_HI16", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOT_LO16", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_CALL_HI16", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_CALL_LO16", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "}"], "ground_truth": ["OS", "<<", "SRE", "->", "getSymbol", "(", ")", ";"], "File": "MipsInstPrinter (2)", "Func": "printExpr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8802, "Length": 361, "Cover_Rate": 0.7664543524416136, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "markup", "(", "<STR_LIT>", ")", "<<", "'#'", "<<", "<STR_LIT>", "(", "MO", ".", "getImm", "(", ")", ")", "<<", "markup", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter (2)", "Func": "printFPImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8803, "Length": 24, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "decodeRegisterClass", "(", "Inst", ",", "RegNo", ",", "VSSRegs", ")", ";"], "ground_truth": ["}"], "File": "PPCDisassembler", "Func": "DecodeVSSRCRegisterClass", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8804, "Length": 11, "Cover_Rate": 0.3548387096774194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "NumNOPBytes", ">", "<NUM_LIT>", ")", "{", "if", "(", "MII", "==", "MBB", ".", "end", "(", ")", "||", "MII", "->", "isCall", "(", ")", "||", "MII", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MII", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "PATCHPOINT", "||", "MII", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "STACKMAP", ")", "break", ";", "++", "MII", ";"], "ground_truth": ["NumNOPBytes", "-=", "<NUM_LIT>", ";"], "File": "PPCAsmPrinter (2)1", "Func": "LowerSTACKMAP", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8805, "Length": 60, "Cover_Rate": 0.37037037037037035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "!", "ContainsWWM", ")", "return", "false", ";", "unsigned", "Reg", "=", "DefOpnd", "->", "getReg", "(", ")", ";", "for", "(", "auto", "&", "Use", ":", "MRI", "->", "use_operands", "(", "Reg", ")", ")", "Use", ".", "setIsKill", "(", "false", ")", ";", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "Defs", ";", "for", "(", "auto", "&", "Def", ":", "MRI", "->", "def_instructions", "(", "Reg", ")", ")", "Defs", ".", "push_back", "(", "&", "Def", ")", ";", "for", "(", "auto", "Def", ":", "Defs", ")", "{", "if", "(", "DefOpnd", "->", "getParent", "(", ")", "==", "Def", ")", "continue", ";", "Def", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "Reg", ",", "false", ",", "true", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "*", "Def", ")", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "SIFixWWMLiveness3", "Func": "processLoopPhiDef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8806, "Length": 119, "Cover_Rate": 0.6102564102564103, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "selectBDXAddr", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Addr", ",", "Base", ",", "Disp", ",", "Index", ")", ";"], "ground_truth": ["}"], "File": "SystemZISelDAGToDAG1", "Func": "selectLAAddr20Pair", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8807, "Length": 17, "Cover_Rate": 0.425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "ArgPtr", "=", "Builder", ".", "CreateConstInBoundsGEP1_64", "(", "Builder", ".", "getInt8Ty", "(", ")", ",", "KernArgSegment", ",", "EltOffset", ",", "Arg", ".", "getName", "(", ")", "+", "<STR_LIT>", ")", ";", "AdjustedArgTy", "=", "ArgTy", ";", "}", "if", "(", "IsV3", "&&", "Size", ">=", "<NUM_LIT>", ")", "{", "V4Ty", "=", "VectorType", "::", "get", "(", "VT", "->", "getVectorElementType", "(", ")", ",", "<NUM_LIT>", ")", ";", "AdjustedArgTy", "=", "V4Ty", ";", "}", "ArgPtr", "=", "Builder", ".", "CreateBitCast", "(", "ArgPtr", ",", "AdjustedArgTy", "->", "getPointerTo", "(", "AS", ")", ",", "ArgPtr", "->", "getName", "(", ")", "+", "<STR_LIT>", ")", ";", "LoadInst", "*", "Load", "=", "Builder", ".", "CreateAlignedLoad", "(", "AdjustedArgTy", ",", "ArgPtr", ",", "AdjustedAlign", ")", ";", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_invariant_load", ",", "MDNode", "::", "get", "(", "Ctx", ",", "{", "}", ")", ")", ";", "MDBuilder", "MDB", "(", "Ctx", ")", ";", "if", "(", "isa", "<", "PointerType", ">", "(", "ArgTy", ")", ")", "{", "if", "(", "Arg", ".", "hasNonNullAttr", "(", ")", ")", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_nonnull", ",", "MDNode", "::", "get", "(", "Ctx", ",", "{", "}", ")", ")", ";", "uint64_t", "DerefBytes", "=", "Arg", ".", "getDereferenceableBytes", "(", ")", ";", "if", "(", "DerefBytes", "!=", "<NUM_LIT>", ")", "{", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_dereferenceable", ",", "MDNode", "::", "get", "(", "Ctx", ",", "MDB", ".", "createConstant", "(", "ConstantInt", "::", "get", "(", "Builder", ".", "getInt64Ty", "(", ")", ",", "DerefBytes", ")", ")", ")", ")", ";", "}", "uint64_t", "DerefOrNullBytes", "=", "Arg", ".", "getDereferenceableOrNullBytes", "(", ")", ";", "if", "(", "DerefOrNullBytes", "!=", "<NUM_LIT>", ")", "{", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_dereferenceable_or_null", ",", "MDNode", "::", "get", "(", "Ctx", ",", "MDB", ".", "createConstant", "(", "ConstantInt", "::", "get", "(", "Builder", ".", "getInt64Ty", "(", ")", ",", "DerefOrNullBytes", ")", ")", ")", ")", ";", "}", "unsigned", "ParamAlign", "=", "Arg", ".", "getParamAlignment", "(", ")", ";", "if", "(", "ParamAlign", "!=", "<NUM_LIT>", ")", "{", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_align", ",", "MDNode", "::", "get", "(", "Ctx", ",", "MDB", ".", "createConstant", "(", "ConstantInt", "::", "get", "(", "Builder", ".", "getInt64Ty", "(", ")", ",", "ParamAlign", ")", ")", ")", ")", ";", "}", "}", "if", "(", "DoShiftOpt", ")", "{", "Value", "*", "ExtractBits", "=", "OffsetDiff", "==", "<NUM_LIT>", "?", "Load", ":", "Builder", ".", "CreateLShr", "(", "Load", ",", "OffsetDiff", "*", "<NUM_LIT>", ")", ";", "IntegerType", "*", "ArgIntTy", "=", "Builder", ".", "getIntNTy", "(", "Size", ")", ";", "Value", "*", "Trunc", "=", "Builder", ".", "CreateTrunc", "(", "ExtractBits", ",", "ArgIntTy", ")", ";", "Value", "*", "NewVal", "=", "Builder", ".", "CreateBitCast", "(", "Trunc", ",", "ArgTy", ",", "Arg", ".", "getName", "(", ")", "+", "<STR_LIT>", ")", ";", "Arg", ".", "replaceAllUsesWith", "(", "NewVal", ")", ";"], "ground_truth": ["}", "else", "if", "(", "IsV3", ")", "{"], "File": "AMDGPULowerKernelArguments3", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8808, "Length": 403, "Cover_Rate": 0.3943248532289628, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printARID8Mem", "(", "const", "MCInst", "*", "MI", ",", "int", "opNum", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["printARIDMem", "(", "MI", ",", "opNum", ",", "O", ")", ";"], "File": "M680x0InstPrinter", "Func": "printARID8Mem", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8809, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "TargetFrameLowering", "*", "getFrameLowering", "(", ")", "const", "{"], "ground_truth": ["return", "&", "FrameLowering", ";"], "File": "PTXTargetMachine", "Func": "getFrameLowering", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8810, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "_mm_set1_ps", "(", "__F", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin4", "Func": "_mm_set_ps1", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8811, "Length": 7, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "pass_cc_fusion", "(", "gcc", "::", "context", "*", "ctxt", ")", ":", "rtl_opt_pass", "(", "pass_data_cc_fusion", ",", "ctxt", ")", "{"], "ground_truth": ["}"], "File": "aarch64-cc-fusion", "Func": "pass_cc_fusion", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8812, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "iterator_range", "<", "MCInst", "::", "const_iterator", ">", "<ISA_LIT>MCInstrInfo", "::", "bundleInstructions", "(", "MCInst", "const", "&", "MCI", ")", "{", "assert", "(", "isBundle", "(", "MCI", ")", ")", ";", "return", "drop_begin", "(", "MCI", ",", "bundleInstructionsOffset", ")", ";"], "ground_truth": ["}"], "File": "HexagonMCInstrInfo25", "Func": "bundleInstructions", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8813, "Length": 33, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "<ISA_LIT>TargetLowering", "*", "getTargetLowering", "(", ")", "const", "{"], "ground_truth": ["return", "&", "TLInfo", ";"], "File": "AZPRTargetMachine", "Func": "getTargetLowering", "Target": "AZPR", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8814, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "C", "!=", "<NUM_LIT>", "&&", "isLegalICmpImmediate", "(", "C", "-", "<NUM_LIT>", ")", ")", "{", "CC", "=", "(", "CC", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "-", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "C", "!=", "<NUM_LIT>", "&&", "isLegalICmpImmediate", "(", "C", "-", "<NUM_LIT>", ")", ")", "{", "CC", "=", "(", "CC", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "-", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "C", "!=", "<NUM_LIT>", "&&", "isLegalICmpImmediate", "(", "C", "+", "<NUM_LIT>", ")", ")", "{", "CC", "=", "(", "CC", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "+", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "C", "!=", "<NUM_LIT>", "&&", "isLegalICmpImmediate", "(", "C", "+", "<NUM_LIT>", ")", ")", "{", "CC", "=", "(", "CC", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "+", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "}", "break", ";", "}", "}", "}", "<STR_LIT>", "CondCode", "=", "IntCCTo<ISA_LIT>CC", "(", "CC", ")", ";", "<STR_LIT>", "CompareType", ";", "switch", "(", "CondCode", ")", "{", "default", ":", "CompareType", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "CompareType", "=", "<STR_LIT>", ";", "break", ";", "}", "<ISA_LIT>cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "dl", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "CompareType", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ",", "RHS", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "getARMCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8815, "Length": 274, "Cover_Rate": 0.6699266503667481, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "HiHalf", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "BCVec", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "SL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "LoVec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "LoHalf", ")", ";", "SDValue", "HiVec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "HiHalf", ")", ";", "unsigned", "Idx", "=", "KIdx", "->", "getZExtValue", "(", ")", ";", "bool", "InsertLo", "=", "Idx", "<", "<NUM_LIT>", ";", "SDValue", "InsHalf", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "InsertLo", "?", "LoVec", ":", "HiVec", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "InsVal", ")", ",", "DAG", ".", "getConstant", "(", "InsertLo", "?", "Idx", ":", "(", "Idx", "-", "<NUM_LIT>", ")", ",", "SL", ",", "<STR_LIT>", ")", ")", ";", "InsHalf", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "InsHalf", ")", ";", "SDValue", "Concat", "=", "InsertLo", "?", "DAG", ".", "getBuildVector", "(", "<STR_LIT>", ",", "SL", ",", "{", "InsHalf", ",", "HiHalf", "}", ")", ":", "DAG", ".", "getBuildVector", "(", "<STR_LIT>", ",", "SL", ",", "{", "LoHalf", ",", "InsHalf", "}", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VecVT", ",", "Concat", ")", ";", "}", "assert", "(", "NumElts", "==", "<NUM_LIT>", "||", "NumElts", "==", "<NUM_LIT>", ")", ";", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "Idx", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "IntVT", "=", "NumElts", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["SDValue", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "InsVal", ")", ";"], "File": "SIISelLowering43", "Func": "lowerINSERT_VECTOR_ELT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8816, "Length": 245, "Cover_Rate": 0.39325842696629215, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "splitToValueTypes", "(", "AInfo", ",", "i", ",", "ArgInfos", ",", "OrigArgIndices", ")", ";", "++", "i", ";", "}", "SmallVector", "<", "<STR_LIT>", ",", "<NUM_LIT>", ">", "Ins", ";", "subTargetRegTypeForCallingConv", "(", "MIRBuilder", ",", "ArgInfos", ",", "OrigArgIndices", ",", "[", "&", "]", "(", "<STR_LIT>", "flags", ",", "EVT", "vt", ",", "EVT", "argvt", ",", "bool", "used", ",", "unsigned", "origIdx", ",", "unsigned", "partOffs", ")", "{", "Ins", ".", "emplace_back", "(", "flags", ",", "vt", ",", "argvt", ",", "used", ",", "origIdx", ",", "partOffs", ")", ";", "}", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "<ISA_LIT>CCState", "CCInfo", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ",", "MF", ",", "ArgLocs", ",", "F", ".", "getContext", "(", ")", ")", ";", "const", "<ISA_LIT>TargetMachine", "&", "TM", "=", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "&", ">", "(", "MF", ".", "getTarget", "(", ")", ")", ";", "const", "<ISA_LIT>ABIInfo", "&", "ABI", "=", "TM", ".", "getABI", "(", ")", ";", "CCInfo", ".", "AllocateStack", "(", "ABI", ".", "GetCalleeAllocdArgSizeInBytes", "(", "F", ".", "getCallingConv", "(", ")", ")", ",", "<NUM_LIT>", ")", ";", "CCInfo", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "TLI", ".", "CCAssignFnForCall", "(", ")", ")", ";"], "ground_truth": ["IncomingValueHandler", "Handler", "(", "MIRBuilder", ",", "MF", ".", "getRegInfo", "(", ")", ")", ";"], "File": "MipsCallLowering", "Func": "lowerFormalArguments", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8817, "Length": 181, "Cover_Rate": 0.48010610079575594, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vmulhq_uv16qi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vmulhq_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8818, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getInlineAsmMemConstraint", "(", "const", "std", "::", "string", "&", "ConstraintCode", ")", "const", "override", "{", "return", "InlineAsm", "::", "Constraint_m", ";"], "ground_truth": ["}"], "File": "ARMISelLowering105", "Func": "getInlineAsmMemConstraint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8819, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>DAGToDAGISel", "(", "TargetMachine", "*", "TM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", ":", "<ISA_LIT>DAGToDAGISel", "(", "TM", ",", "OptLevel", ")", "{"], "ground_truth": ["}"], "File": "R600ISelDAGToDAG", "Func": "R600DAGToDAGISel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8820, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "return", "MatchOperand_ParseFail", ";", "}", "Value", "=", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";"], "ground_truth": ["return", "MatchOperand_Success", ";"], "File": "AMDGPUAsmParser10", "Func": "parseStringWithPrefix", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8821, "Length": 43, "Cover_Rate": 0.35537190082644626, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vld1q_dup_s32", "(", "const", "int32_t", "*", "__a", ")", "{", "return", "(", "int32x4_t", ")", "__builtin_neon_vld1_dupv4si", "(", "(", "const", "__builtin_neon_si", "*", ")", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vld1q_dup_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8822, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "APInt", "ccResultAllOnes", "=", "APInt", "::", "getAllOnesValue", "(", "ccResultVT", ".", "getSizeInBits", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ccResultVT", ",", "DAG", ".", "getSetCC", "(", "dl", ",", "ccResultVT", ",", "lhs", ",", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "lhsVT", ")", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "ccResultAllOnes", ",", "ccResultVT", ")", ")", ";", "}", "else", "if", "(", "CC", "->", "get", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ccResultVT", ",", "DAG", ".", "getSetCC", "(", "dl", ",", "ccResultVT", ",", "lhsHi32abs", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getSetCC", "(", "dl", ",", "ccResultVT", ",", "lhsLo32", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ")", ";", "}", "SDValue", "i64rhs", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "IntVT", ",", "rhs", ")", ";", "SDValue", "rhsHi32", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "IntVT", ",", "i64rhs", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ")", ";", "SDValue", "signMag2TC", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "IntVT", ")", ";", "SDValue", "lhsSelectMask", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ccResultVT", ",", "lhsHi32", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "lhsSignMag2TC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "IntVT", ",", "signMag2TC", ",", "i64lhs", ")", ";", "SDValue", "lhsSelect", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "IntVT", ",", "lhsSelectMask", ",", "lhsSignMag2TC", ",", "i64lhs", ")", ";", "SDValue", "rhsSelectMask", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ccResultVT", ",", "rhsHi32", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "rhsSignMag2TC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "IntVT", ",", "signMag2TC", ",", "i64rhs", ")", ";", "SDValue", "rhsSelect", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "IntVT", ",", "rhsSelectMask", ",", "rhsSignMag2TC", ",", "i64rhs", ")", ";", "unsigned", "compareOp", ";", "switch", "(", "CC", "->", "get", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "compareOp", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "compareOp", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["compareOp", "=", "<STR_LIT>", ";", "break", ";"], "File": "SPUISelLowering11", "Func": "LowerSETCC", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8823, "Length": 365, "Cover_Rate": 0.41430192962542567, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isImmSExti16i8Value", "(", "uint64_t", "Value", ")", "{"], "ground_truth": ["return", "(", "(", "Value", "<=", "<NUM_LIT>", ")", "||", "(", "<NUM_LIT>", "<=", "Value", "&&", "Value", "<=", "<NUM_LIT>", ")", "||", "(", "<NUM_LIT>", "<=", "Value", "&&", "Value", "<=", "<NUM_LIT>", ")", ")", ";"], "File": "X86AsmParser (2)2", "Func": "isImmSExti16i8Value", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8824, "Length": 37, "Cover_Rate": 0.9736842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrshl_u64", "(", "uint64x1_t", "__a", ",", "int64x1_t", "__b", ")", "{", "return", "(", "uint64x1_t", ")", "__builtin_neon_vrshludi", "(", "(", "int64x1_t", ")", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vrshl_u64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8825, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "rv", "=", "MatchInstructionImpl", "(", "Operands", ",", "Inst", ",", "ErrorInfo", ",", "MissingFeatures", ",", "matchingInlineAsm", ",", "VariantID", ")", ";", "if", "(", "Code16GCC", ")", "SwitchMode", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "rv", ";"], "File": "X86AsmParser (2)4", "Func": "MatchInstruction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8826, "Length": 30, "Cover_Rate": 0.410958904109589, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", ";", "static", "const", "CostTblEntry", "AVX2CostTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", "}", ";", "static", "const", "CostTblEntry", "AVX1CostTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", "}", ";", "static", "const", "CostTblEntry", "SSSE3CostTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", "}", ";", "static", "const", "CostTblEntry", "SSE2CostTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", "}", ";", "unsigned", "ISD", "=", "<STR_LIT>", ";", "switch", "(", "IID", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "ISD", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "ISD", "=", "<STR_LIT>", ";"], "ground_truth": ["break", ";"], "File": "X86TargetTransformInfo110", "Func": "getIntrinsicInstrCost", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8827, "Length": 262, "Cover_Rate": 0.3488681757656458, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "(", "insn", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AArch64InsnHelpers", "Func": "isLDSTPIIMM", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8828, "Length": 14, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCSubtargetInfo", "*", "create<ISA_LIT>MCSubtargetInfo", "(", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "MCSubtargetInfo", "*", "X", "=", "new", "MCSubtargetInfo", "(", ")", ";"], "ground_truth": ["Init<ISA_LIT>MCSubtargetInfo", "(", "X", ",", "TT", ",", "CPU", ",", "FS", ")", ";"], "File": "mprocMCTargetDesc", "Func": "createmprocMCSubtargetInfo", "Target": "mproc", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8829, "Length": 35, "Cover_Rate": 0.8974358974358975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", ")", ";", "bool", "is<ISA_LIT>64", "=", "(", "PtrVT", "==", "<STR_LIT>", ")", ";", "const", "Type", "*", "IntPtrTy", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getTargetData", "(", ")", "->", "getIntPtrType", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Entry", ".", "Ty", "=", "IntPtrTy", ";", "Entry", ".", "Node", "=", "Trmp", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "DAG", ".", "getConstant", "(", "is<ISA_LIT>64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "is<ISA_LIT>64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "FPtr", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Nest", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "Chain", ",", "Op", ".", "getValueType", "(", ")", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ",", "CallingConv", "::", "C", ",", "false", ",", "true", ",", "DAG", ".", "getExternalSymbol", "(", "<STR_LIT>", ",", "PtrVT", ")", ",", "Args", ",", "DAG", ",", "dl", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "CallResult", ".", "first", ",", "CallResult", ".", "second", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "<NUM_LIT>", ",", "dl", ")", ";"], "ground_truth": ["}"], "File": "PPCISelLowering115", "Func": "LowerTRAMPOLINE", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8830, "Length": 222, "Cover_Rate": 0.7628865979381443, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "DL", "=", "&", "F", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "Type", "*", "DstEltTy", "=", "BCInst", "->", "getDestTy", "(", ")", "->", "getVectorElementType", "(", ")", "->", "getPointerElementType", "(", ")", ";", "unsigned", "DestSize", "=", "DL", "->", "getTypeStoreSize", "(", "DstEltTy", ")", ";", "unsigned", "AggSize", "=", "DL", "->", "getTypeStoreSize", "(", "SrcEltTy", ")", ";", "if", "(", "AggSize", "%", "DestSize", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<STR_LIT>", ")", ";", "continue", ";", "}", "unsigned", "Stride", "=", "AggSize", "/", "DestSize", ";", "IRBuilder", "<", ">", "B", "(", "cast", "<", "Instruction", ">", "(", "Offsets", ")", ")", ";", "auto", "NewBase", "=", "B", ".", "CreateShl", "(", "SVBase", ",", "ConstantInt", "::", "get", "(", "SVBase", "->", "getType", "(", ")", ",", "Log2_64", "(", "Stride", ")", ")", ")", ";", "B", ".", "SetInsertPoint", "(", "I", ")", ";", "auto", "NewOffsets", "=", "B", ".", "CreateSeriesVector", "(", "cast", "<", "VectorType", ">", "(", "Offsets", "->", "getType", "(", ")", ")", "->", "getElementCount", "(", ")", ",", "NewBase", ",", "ConstantInt", "::", "get", "(", "SVStep", "->", "getType", "(", ")", ",", "Stride", ")", ")", ";", "auto", "BaseGEP", "=", "cast", "<", "GetElementPtrInst", ">", "(", "GEP", "->", "getPointerOperand", "(", ")", ")", ";", "SmallVector", "<", "Value", "*", ",", "<NUM_LIT>", ">", "Indices", ";", "for", "(", "auto", "II", "=", "BaseGEP", "->", "idx_begin", "(", ")", ",", "IE", "=", "BaseGEP", "->", "idx_end", "(", ")", ";", "II", "!=", "IE", ";", "++", "II", ")", "Indices", ".", "push_back", "(", "*", "II", ")", ";", "Indices", ".", "push_back", "(", "B", ".", "getInt32", "(", "<NUM_LIT>", ")", ")", ";", "auto", "NewBaseGEP", "=", "GetElementPtrInst", "::", "Create", "(", "nullptr", ",", "BaseGEP", "->", "getPointerOperand", "(", ")", ",", "Indices", ",", "<STR_LIT>", ",", "BaseGEP", ")", ";", "NewBaseGEP", "->", "setDebugLoc", "(", "BaseGEP", "->", "getDebugLoc", "(", ")", ")", ";", "auto", "NewGEP", "=", "GetElementPtrInst", "::", "Create", "(", "nullptr", ",", "NewBaseGEP", ",", "{", "NewOffsets", "}", ")", ";", "NewGEP", "->", "setDebugLoc", "(", "GEP", "->", "getDebugLoc", "(", ")", ")", ";", "B", ".", "Insert", "(", "NewGEP", ")", ";", "auto", "NewBC", "=", "B", ".", "CreateBitCast", "(", "NewGEP", ",", "BC", "->", "getType", "(", ")", ")", ";", "BC", "->", "replaceAllUsesWith", "(", "NewBC", ")", ";", "ProcessedInsts", ".", "push_back", "(", "BCInst", ")", ";", "ProcessedInsts", ".", "push_back", "(", "GEP", ")", ";", "ProcessedInsts", ".", "push_back", "(", "BaseGEP", ")", ";", "LoopChanged", "=", "true", ";", "}", "for", "(", "auto", "&", "I", ":", "ProcessedInsts", ")", "{", "if", "(", "I", "->", "getNumUses", "(", ")", "==", "<NUM_LIT>", ")", "I", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}"], "File": "SVEPostVectorize", "Func": "Transform_StructAddressing", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8831, "Length": 377, "Cover_Rate": 0.5280112044817927, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "return", "fixCommutedOpIndices", "(", "SrcOpIdx1", ",", "SrcOpIdx2", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "return", "false", ";", "}", "default", ":", "const", "<ISA_LIT>InstrFMA3Group", "*", "FMA3Group", "=", "<ISA_LIT>InstrFMA3Info", "::", "getFMA3Group", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "FMA3Group", ")", "return", "findFMA3CommutedOpIndices", "(", "MI", ",", "SrcOpIdx1", ",", "SrcOpIdx2", ",", "*", "FMA3Group", ")", ";"], "ground_truth": ["return", "TargetInstrInfo", "::", "findCommutedOpIndices", "(", "MI", ",", "SrcOpIdx1", ",", "SrcOpIdx2", ")", ";"], "File": "X86InstrInfo121", "Func": "findCommutedOpIndices", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8832, "Length": 76, "Cover_Rate": 0.4393063583815029, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "N", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SDNode", "*", "Elt", "=", "N", "->", "getOperand", "(", "i", ")", ".", "getNode", "(", ")", ";", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Elt", ")", ")", "{"], "ground_truth": ["unsigned", "EltSize", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";"], "File": "AArch64ISelLowering116", "Func": "isExtendedBUILD_VECTOR", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8833, "Length": 89, "Cover_Rate": 0.5297619047619048, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Info", "?", "Info", "->", "Opcode", ":", "-", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "getMTBUFOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8834, "Length": 11, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "SplitHvxMemOp", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "SplitHvxPairOp", "(", "Op", ",", "DAG", ")", ";", "}", "}", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "return", "LowerHvxBuildVector", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerHvxConcatVectors", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerHvxInsertSubvector", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerHvxInsertElement", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerHvxExtractSubvector", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerHvxExtractElement", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerHvxBitcast", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerHvxAnyExt", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerHvxSignExt", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerHvxZeroExt", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerHvxCttz", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerHvxSelect", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "HexagonISelLoweringHVX2", "Func": "LowerHvxOperation", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8835, "Length": 225, "Cover_Rate": 0.45180722891566266, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isKernelCC", "(", "const", "Function", "*", "Func", ")", "{", "return", "<STR_LIT>", "(", "Func", "->", "getCallingConv", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo3", "Func": "isKernelCC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8836, "Length": 20, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "nds32_compute_stack_frame", "(", ")", ";", "if", "(", "frame_pointer_needed", ")", "cfun", "->", "machine", "->", "fp_as_gp_p", "=", "false", ";", "if", "(", "cfun", "->", "machine", "->", "va_args_size", "!=", "<NUM_LIT>", ")", "{", "Rb", "=", "cfun", "->", "machine", "->", "va_args_first_regno", ";", "Re", "=", "cfun", "->", "machine", "->", "va_args_last_regno", ";", "nds32_emit_stack_push_multiple", "(", "Rb", ",", "Re", ",", "false", ",", "false", ",", "false", ",", "true", ")", ";", "if", "(", "cfun", "->", "machine", "->", "va_args_area_padding_bytes", ")", "{", "sp_adjust", "=", "cfun", "->", "machine", "->", "va_args_area_padding_bytes", ";", "nds32_emit_adjust_frame", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "-", "<NUM_LIT>", "*", "sp_adjust", ")", ";", "}", "}", "if", "(", "cfun", "->", "machine", "->", "naked_p", "&&", "!", "flag_pic", ")", "return", ";", "Rb", "=", "cfun", "->", "machine", "->", "callee_saved_first_gpr_regno", ";", "Re", "=", "cfun", "->", "machine", "->", "callee_saved_last_gpr_regno", ";", "if", "(", "!", "(", "Rb", "==", "SP_REGNUM", "&&", "Re", "==", "SP_REGNUM", "&&", "cfun", "->", "machine", "->", "fp_size", "==", "<NUM_LIT>", "&&", "cfun", "->", "machine", "->", "gp_size", "==", "<NUM_LIT>", "&&", "cfun", "->", "machine", "->", "lp_size", "==", "<NUM_LIT>", ")", ")", "{", "nds32_emit_stack_push_multiple", "(", "Rb", ",", "Re", ",", "cfun", "->", "machine", "->", "fp_size", ",", "cfun", "->", "machine", "->", "gp_size", ",", "cfun", "->", "machine", "->", "lp_size", ",", "false", ")", ";", "}", "if", "(", "cfun", "->", "machine", "->", "use_eh_return_p", ")", "{", "Rb", "=", "cfun", "->", "machine", "->", "eh_return_data_first_regno", ";", "Re", "=", "cfun", "->", "machine", "->", "eh_return_data_last_regno", ";", "nds32_emit_stack_push_multiple", "(", "Rb", ",", "Re", ",", "false", ",", "false", ",", "false", ",", "false", ")", ";", "}", "if", "(", "frame_pointer_needed", ")", "{", "fp_adjust", "=", "cfun", "->", "machine", "->", "fp_size", "+", "cfun", "->", "machine", "->", "gp_size", "+", "cfun", "->", "machine", "->", "lp_size", "+", "cfun", "->", "machine", "->", "callee_saved_gpr_regs_size", "+", "cfun", "->", "machine", "->", "eh_return_data_regs_size", ";", "nds32_emit_adjust_frame", "(", "hard_frame_pointer_rtx", ",", "stack_pointer_rtx", ",", "fp_adjust", ")", ";", "}", "if", "(", "cfun", "->", "machine", "->", "callee_saved_first_fpr_regno", "!=", "SP_REGNUM", ")", "{", "int", "fpr_offset", "=", "cfun", "->", "machine", "->", "local_size", "+", "cfun", "->", "machine", "->", "out_args_size", "+", "cfun", "->", "machine", "->", "callee_saved_fpr_regs_size", ";", "if", "(", "!", "satisfies_constraint_Is14", "(", "GEN_INT", "(", "fpr_offset", ")", ")", ")", "{", "int", "fpr_space", "=", "cfun", "->", "machine", "->", "callee_saved_area_gpr_padding_bytes", "+", "cfun", "->", "machine", "->", "callee_saved_fpr_regs_size", ";", "nds32_emit_adjust_frame", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "-", "<NUM_LIT>", "*", "fpr_space", ")", ";"], "ground_truth": ["nds32_emit_push_fpr_callee_saved", "(", "<NUM_LIT>", ")", ";"], "File": "nds32", "Func": "nds32_expand_prologue", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8837, "Length": 348, "Cover_Rate": 0.6757281553398058, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "bool", "IsLittle", ")", ":", "MCAsmBackend", "(", ")", ",", "STI", "(", "STI", ")", ",", "isThumbMode", "(", "STI", ".", "getTargetTriple", "(", ")", ".", "isThumb", "(", ")", ")", ",", "IsLittleEndian", "(", "IsLittle", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackend3", "Func": "ARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8838, "Length": 44, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "MI", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "auto", "&", "HST", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "auto", "&", "HII", "=", "*", "HST", ".", "getInstrInfo", "(", ")", ";", "if", "(", "useRestoreFunction", "(", "MF", ",", "CSI", ")", ")", "{", "bool", "HasTC", "=", "hasTailCall", "(", "MBB", ")", "||", "!", "hasReturn", "(", "MBB", ")", ";", "unsigned", "MaxR", "=", "getMaxCalleeSavedReg", "(", "CSI", ",", "HRI", ")", ";", "SpillKind", "Kind", "=", "HasTC", "?", "SK_FromMemTailcall", ":", "SK_FromMem", ";", "const", "char", "*", "RestoreFn", "=", "getSpillFunctionFor", "(", "MaxR", ",", "Kind", ")", ";", "auto", "&", "HTM", "=", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "&", ">", "(", "MF", ".", "getTarget", "(", ")", ")", ";", "bool", "IsPIC", "=", "HTM", ".", "isPositionIndependent", "(", ")", ";", "bool", "LongCalls", "=", "HST", ".", "useLongCalls", "(", ")", "||", "EnableSaveRestoreLong", ";", "DebugLoc", "DL", "=", "MI", "!=", "MBB", ".", "end", "(", ")", "?", "MI", "->", "getDebugLoc", "(", ")", ":", "MBB", ".", "findDebugLoc", "(", "MBB", ".", "end", "(", ")", ")", ";", "MachineInstr", "*", "DeallocCall", "=", "nullptr", ";", "if", "(", "HasTC", ")", "{"], "ground_truth": ["unsigned", "RetOpc", ";"], "File": "HexagonFrameLowering15", "Func": "insertCSRRestoresInBlock", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8839, "Length": 181, "Cover_Rate": 0.4067415730337079, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vmlasq_m_n_uv16qi", "(", "__a", ",", "__b", ",", "__c", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vmlasq_m_n_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8840, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MF", "&&", "<STR_LIT>", ")", ";", "if", "(", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "CFGuard_Check", ")", "return", "CSR_Win_<ISA_LIT>_CFGuard_Check_SaveList", ";", "if", "(", "MF", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "isTargetWindows", "(", ")", ")", "return", "CSR_Win_<ISA_LIT>_AAPCS_SaveList", ";", "if", "(", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ")", "return", "CSR_<ISA_LIT>_NoRegs_SaveList", ";", "if", "(", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "AnyReg", ")", "return", "CSR_<ISA_LIT>_AllRegs_SaveList", ";", "if", "(", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "<ISA_LIT>_VectorCall", ")", "return", "CSR_<ISA_LIT>_AAVPCS_SaveList", ";", "if", "(", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "CXX_FAST_TLS", ")", "return", "MF", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", "->", "isSplitCSR", "(", ")", "?", "CSR_<ISA_LIT>_CXX_TLS_Darwin_PE_SaveList", ":", "CSR_<ISA_LIT>_CXX_TLS_Darwin_SaveList", ";", "if", "(", "MF", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getTargetLowering", "(", ")", "->", "supportSwiftError", "(", ")", "&&", "MF", "->", "getFunction", "(", ")", ".", "getAttributes", "(", ")", ".", "hasAttrSomewhere", "(", "Attribute", "::", "SwiftError", ")", ")", "return", "CSR_<ISA_LIT>_AAPCS_SwiftError_SaveList", ";", "if", "(", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "PreserveMost", ")", "return", "CSR_<ISA_LIT>_RT_MostRegs_SaveList", ";", "if", "(", "MF", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "isTargetDarwin", "(", ")", ")", "return", "CSR_Darwin_<ISA_LIT>_AAPCS_SaveList", ";"], "ground_truth": ["return", "CSR_<ISA_LIT>_AAPCS_SaveList", ";"], "File": "AArch64RegisterInfo13", "Func": "getCalleeSavedRegs", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8841, "Length": 214, "Cover_Rate": 0.9344978165938864, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSymbol", "*", "<ISA_LIT>AsmPrinter", "::", "Get<ISA_LIT>GVSymbol", "(", "const", "GlobalValue", "*", "GV", ")", "{", "bool", "isIndirect", "=", "Subtarget", "->", "isTargetDarwin", "(", ")", "&&", "Subtarget", "->", "GVIsIndirectSymbol", "(", "GV", ",", "TM", ".", "getRelocationModel", "(", ")", ")", ";", "if", "(", "!", "isIndirect", ")", "return", "Mang", "->", "getSymbol", "(", "GV", ")", ";", "MCSymbol", "*", "MCSym", "=", "GetSymbolWithGlobalValueBase", "(", "GV", ",", "<STR_LIT>", ")", ";", "MachineModuleInfoMachO", "&", "MMIMachO", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "GV", "->", "hasHiddenVisibility", "(", ")", "?", "MMIMachO", ".", "getHiddenGVStubEntry", "(", "MCSym", ")", ":", "MMIMachO", ".", "getGVStubEntry", "(", "MCSym", ")", ";"], "ground_truth": ["if", "(", "StubSym", ".", "getPointer", "(", ")", "==", "<NUM_LIT>", ")", "StubSym", "=", "MachineModuleInfoImpl", "::"], "File": "ARMAsmPrinter10", "Func": "GetARMGVSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8842, "Length": 111, "Cover_Rate": 0.8409090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", ")", ")", "{", "CanAcceptPredicationCode", "=", "false", ";", "}", "else", "{", "CanAcceptPredicationCode", "=", "true", ";", "}", "if", "(", "isThumb", ")", "if", "(", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", ")", "CanAcceptPredicationCode", "=", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser35", "Func": "GetMnemonicAcceptInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8843, "Length": 122, "Cover_Rate": 0.46037735849056605, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "usesAddressRegister", "(", "MachineInstr", "&", "MI", ")", "const", "{", "return", "MI", ".", "findRegisterUseOperandIdx", "(", "<STR_LIT>", ",", "false", ",", "&", "RI", ")", "!=", "-", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)1", "Func": "usesAddressRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8844, "Length": 28, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrev32_s16", "(", "int16x4_t", "__a", ")", "{", "return", "(", "int16x4_t", ")", "__builtin_shuffle", "(", "__a", ",", "(", "uint16x4_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vrev32_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8845, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "Mul", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "<STR_LIT>", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "InFlag", "=", "SDValue", "(", "Mul", ",", "<NUM_LIT>", ")", ";", "if", "(", "HasLo", ")", "{", "unsigned", "Opcode", "=", "Subtarget", ".", "in<ISA_LIT>16Mode", "(", ")", "?", "<STR_LIT>", ":", "(", "Ty", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "Lo", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "dl", ",", "Ty", ",", "<STR_LIT>", ",", "InFlag", ")", ";", "InFlag", "=", "SDValue", "(", "Lo", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "HasHi", ")", "{", "unsigned", "Opcode", "=", "Subtarget", ".", "in<ISA_LIT>16Mode", "(", ")", "?", "<STR_LIT>", ":", "(", "Ty", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "Hi", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "dl", ",", "Ty", ",", "InFlag", ")", ";"], "ground_truth": ["}"], "File": "MipsISelDAGToDAG32", "Func": "SelectMULT", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8846, "Length": 134, "Cover_Rate": 0.638095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Subtarget", ".", "hasVLX", "(", ")", ")", "return", ";", "Register", "XReg", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ",", "XReg", ")", ".", "addReg", "(", "XReg", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "XReg", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "MI", ".", "addRegisterKilled", "(", "Reg", ",", "TRI", ",", "true", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{", "Register", "XReg", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ",", "XReg", ")", ".", "addReg", "(", "XReg", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "XReg", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "MI", ".", "addRegisterKilled", "(", "Reg", ",", "TRI", ",", "true", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Undef", ")", ";"], "ground_truth": ["MI", ".", "addRegisterKilled", "(", "Reg", ",", "TRI", ",", "true", ")", ";"], "File": "X86InstrInfo76", "Func": "breakPartialRegDependency", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8847, "Length": 239, "Cover_Rate": 0.4113597246127367, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_extractf128_pd", "(", "__m256d", "__X", ",", "const", "int", "__N", ")", "{", "return", "(", "__m128d", ")", "__builtin_ia32_vextractf128_pd256", "(", "(", "__v4df", ")", "__X", ",", "__N", ")", ";"], "ground_truth": ["}"], "File": "avxintrin", "Func": "_mm256_extractf128_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8848, "Length": 38, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printMemRegReg", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "printRegister", "(", "MO", ",", "true", ")", ";"], "ground_truth": ["O", "<<", "<STR_LIT>", ";"], "File": "PPCAsmPrinter107", "Func": "printMemRegReg", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8849, "Length": 35, "Cover_Rate": 0.7777777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BitVector", "<ISA_LIT>RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";"], "ground_truth": ["Reserved", ".", "set", "(", "<STR_LIT>", ")", ";"], "File": "SHUXIRegisterInfo", "Func": "getReservedRegs", "Target": "SHUXI", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8850, "Length": 27, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_jump_insn", "(", "gen_rtx_SET", "(", "pc_rtx", ",", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "condition_rtx", ",", "loc_ref", ",", "pc_rtx", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "rs60005", "Func": "rs6000_emit_cbranch", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8851, "Length": 20, "Cover_Rate": 0.32786885245901637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "{"], "ground_truth": ["OS", ".", "write_zeros", "(", "Count", "%", "<NUM_LIT>", ")", ";"], "File": "AArch64AsmBackend1", "Func": "writeNopData", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8852, "Length": 23, "Cover_Rate": 0.3770491803278688, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeFPRegsRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Reg", "=", "FPRegDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "SparcDisassembler (2)", "Func": "DecodeFPRegsRegisterClass", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8853, "Length": 57, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "m16_check_op", "(", "op", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "mips3", "Func": "m16_simm4_1", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8854, "Length": 14, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "recog_memoized", "(", "insn", ")", "<", "<NUM_LIT>", "||", "recog_memoized", "(", "dep_insn", ")", "<", "<NUM_LIT>", ")", "return", "cost", ";", "dep_insn_type", "=", "get_attr_type", "(", "dep_insn", ")", ";", "if", "(", "dep_insn_type", "==", "TYPE_ILD", "||", "dep_insn_type", "==", "TYPE_FLD", "||", "dep_insn_type", "==", "TYPE_LDSYM", ")", "cost", "+=", "alpha_memory_latency", "-", "<NUM_LIT>", ";"], "ground_truth": ["return", "cost", ";"], "File": "alpha", "Func": "alpha_adjust_cost", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8855, "Length": 49, "Cover_Rate": 0.5764705882352941, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "Tok", ".", "Length", "=", "Str", ".", "size", "(", ")", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";"], "ground_truth": ["return", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "(", "Op", ")", ";"], "File": "HexagonAsmParser", "Func": "CreateToken", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8856, "Length": 35, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "(", "(", "<NUM_LIT>", "-", "MO", ".", "getImm", "(", ")", ")", "&", "<NUM_LIT>", ")", "|", "(", "<NUM_LIT>", "-", "MO", ".", "getImm", "(", ")", ")", "<<", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AArch64MCCodeEmitter22", "Func": "getBitfield32LSLOpValue", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8857, "Length": 51, "Cover_Rate": 0.6986301369863014, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ")", "{"], "ground_truth": ["if", "(", "ST", "->", "getMcpu", "(", ")", "==", "<STR_LIT>", ")", "{"], "File": "PPCTargetTransformInfo15", "Func": "getUnrollingPreferences", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8858, "Length": 31, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "strcat", "(", "tmp_buf", ",", "<STR_LIT>", ")", ";", "strcat", "(", "tmp_buf", ",", "name_buf", ")", ";", "strcat", "(", "tmp_buf", ",", "<STR_LIT>", ")", ";", "strcat", "(", "tmp_buf", ",", "label", ")", ";", "strcat", "(", "tmp_buf", ",", "<STR_LIT>", ")", ";", "strcat", "(", "tmp_buf", ",", "<STR_LIT>", ")", ";", "strcat", "(", "tmp_buf", ",", "<STR_LIT>", ")", ";", "strcat", "(", "tmp_buf", ",", "name_buf", ")", ";", "strcat", "(", "tmp_buf", ",", "<STR_LIT>", ")", ";", "strcat", "(", "tmp_buf", ",", "label", ")", ";", "strcat", "(", "tmp_buf", ",", "<STR_LIT>", ")", ";", "strcat", "(", "tmp_buf", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "strcat", "(", "tmp_buf", ",", "<STR_LIT>", ")", ";", "strcat", "(", "tmp_buf", ",", "name_buf", ")", ";", "strcat", "(", "tmp_buf", ",", "<STR_LIT>", ")", ";", "strcat", "(", "tmp_buf", ",", "name_buf", ")", ";"], "ground_truth": ["strcat", "(", "tmp_buf", ",", "<STR_LIT>", ")", ";"], "File": "rs6000-logue", "Func": "macho_branch_islands", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8859, "Length": 122, "Cover_Rate": 0.3620178041543027, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "i", "--", ")", "O", ".", "write_hex", "(", "(", "Value", "&", "(", "<NUM_LIT>", "<<", "(", "i", "*", "<NUM_LIT>", ")", ")", ")", ">>", "(", "i", "*", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "LC3bAsmPrinter", "Func": "printHex32", "Target": "LC3b", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8860, "Length": 40, "Cover_Rate": 0.7017543859649122, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isRetiredBlock", "(", "LoopLand", ")", ")", "return", "true", ";", "LoopRep", "=", "LoopRep", "->", "getParentLoop", "(", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "R600MachineCFGStructurizer", "Func": "isActiveLoophead", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8861, "Length": 24, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "LowerPATCHABLE_FUNCTION_EXIT", "(", "const", "MachineInstr", "&", "MI", ")", "{"], "ground_truth": ["EmitSled", "(", "MI", ",", "SledKind", "::", "FUNCTION_EXIT", ")", ";"], "File": "AArch64AsmPrinter", "Func": "LowerPATCHABLE_FUNCTION_EXIT", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8862, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "}", "unsigned", "Op0Reg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Op0Reg", ")", "return", "false", ";", "bool", "Op0IsKill", "=", "hasTrivialKill", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "ResultReg", "=", "FastEmitInst_r", "(", "Opc", ",", "RC", ",", "Op0Reg", ",", "Op0IsKill", ")", ";", "if", "(", "!", "ResultReg", ")", "return", "false", ";", "UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AArch64FastISel64", "Func": "SelectBitCast", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8863, "Length": 98, "Cover_Rate": 0.33793103448275863, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", "}", ";", "SDVTList", "VTs", "=", "CurDAG", "->", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "Result", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VTs", ",", "Ops", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "std", "::", "array", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", "=", "{", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", "}", ";", "SDVTList", "VTs", "=", "CurDAG", "->", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "Result", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VTs", ",", "Ops", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "std", "::", "array", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", "=", "{", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", "}", ";", "SDVTList", "VTs", "=", "CurDAG", "->", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "Result", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VTs", ",", "Ops", ")", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "ReplaceUses", "(", "N", ",", "Result", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "Result", ",", "<NUM_LIT>", ")", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "Result", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["CurDAG", "->", "RemoveDeadNode", "(", "N", ")", ";"], "File": "HexagonISelDAGToDAGHVX11", "Func": "SelectHVXDualOutput", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8864, "Length": 257, "Cover_Rate": 0.6177884615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint32_t", "*", "<ISA_LIT>RegisterInfo", "::", "getCallPreservedMask", "(", "CallingConv", "::", "ID", ")", "const", "{", "if", "(", "Subtarget", ".", "isSingleFloat", "(", ")", ")", "return", "CSR_SingleFloatOnly_RegMask", ";", "else", "if", "(", "!", "Subtarget", ".", "has<ISA_LIT>64", "(", ")", ")", "return", "CSR_O32_RegMask", ";", "else", "if", "(", "Subtarget", ".", "isABI_N32", "(", ")", ")", "return", "CSR_N32_RegMask", ";"], "ground_truth": ["assert", "(", "Subtarget", ".", "isABI_N64", "(", ")", ")", ";"], "File": "MipsRegisterInfo11", "Func": "getCallPreservedMask", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8865, "Length": 58, "Cover_Rate": 0.9354838709677419, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ConstantSDNode", "*", "CN", "=", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "(", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "&&", "(", "CN", "->", "getSExtValue", "(", ")", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", ")", "{"], "File": "XCoreISelDAGToDAG25", "Func": "SelectADDRcpii", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8866, "Length": 53, "Cover_Rate": 0.31736526946107785, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Suffix", ".", "empty", "(", ")", ")", "Name", "+=", "DL", ".", "getPrivateGlobalPrefix", "(", ")", ";", "unsigned", "PrefixLen", "=", "Name", ".", "size", "(", ")", ";", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "AsmPrinter", ".", "getNameWithPrefix", "(", "Name", ",", "GV", ")", ";", "}", "else", "if", "(", "MO", ".", "isSymbol", "(", ")", ")", "{", "Mangler", "::", "getNameWithPrefix", "(", "Name", ",", "MO", ".", "getSymbolName", "(", ")", ",", "DL", ")", ";", "}", "else", "if", "(", "MO", ".", "isMBB", "(", ")", ")", "{", "assert", "(", "Suffix", ".", "empty", "(", ")", ")", ";", "Sym", "=", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ";", "}", "unsigned", "OrigLen", "=", "Name", ".", "size", "(", ")", "-", "PrefixLen", ";", "Name", "+=", "Suffix", ";", "if", "(", "!", "Sym", ")", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Name", ")", ";", "StringRef", "OrigName", "=", "StringRef", "(", "Name", ")", ".", "substr", "(", "PrefixLen", ",", "OrigLen", ")", ";", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "getMachOMMI", "(", ")", ".", "getGVStubEntry", "(", "Sym", ")", ";", "if", "(", "!", "StubSym", ".", "getPointer", "(", ")", ")", "{"], "ground_truth": ["assert", "(", "MO", ".", "isGlobal", "(", ")", "&&", "<STR_LIT>", ")", ";"], "File": "X86MCInstLower113", "Func": "GetSymbolFromOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8867, "Length": 214, "Cover_Rate": 0.4642082429501085, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "<ISA_LIT>RegisterInfo", "*", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "assert", "(", "MFI", "->", "isEntryFunction", "(", ")", ")", ";", "Register", "ScratchRsrcReg", "=", "MFI", "->", "getScratchRSrcReg", "(", ")", ";", "if", "(", "!", "ScratchRsrcReg", "||", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "ScratchRsrcReg", ")", "&&", "allStackObjectsAreDead", "(", "MF", ".", "getFrameInfo", "(", ")", ")", ")", ")", "return", "Register", "(", ")", ";", "if", "(", "ST", ".", "hasSGPRInitBug", "(", ")", "||", "ScratchRsrcReg", "!=", "TRI", "->", "reservedPrivateSegmentBufferReg", "(", "MF", ")", ")", "return", "ScratchRsrcReg", ";", "unsigned", "NumPreloaded", "=", "(", "MFI", "->", "getNumPreloadedSGPRs", "(", ")", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "ArrayRef", "<", "MCPhysReg", ">", "AllSGPR128s", "=", "TRI", "->", "getAllSGPR128", "(", "MF", ")", ";", "AllSGPR128s", "=", "AllSGPR128s", ".", "slice", "(", "std", "::", "min", "(", "static_cast", "<", "unsigned", ">", "(", "AllSGPR128s", ".", "size", "(", ")", ")", ",", "NumPreloaded", ")", ")", ";", "Register", "GITPtrLoReg", "=", "MFI", "->", "getGITPtrLoReg", "(", "MF", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "AllSGPR128s", ")", "{", "if", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", "&&", "MRI", ".", "isAllocatable", "(", "Reg", ")", "&&", "!", "TRI", "->", "isSubRegisterEq", "(", "Reg", ",", "GITPtrLoReg", ")", ")", "{", "MRI", ".", "replaceRegWith", "(", "ScratchRsrcReg", ",", "Reg", ")", ";", "MFI", "->", "setScratchRSrcReg", "(", "Reg", ")", ";", "return", "Reg", ";", "}", "}"], "ground_truth": ["return", "ScratchRsrcReg", ";"], "File": "SIFrameLowering12", "Func": "getEntryFunctionReservedScratchRsrcReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8868, "Length": 251, "Cover_Rate": 0.9543726235741445, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsPS", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<STR_LIT>", "::", "ET_NULL", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Undef", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "File": "SIInsertSkips5", "Func": "generateEndPgm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8869, "Length": 101, "Cover_Rate": 0.7163120567375887, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "c4x_external_ref", "(", "XSTR", "(", "fun", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "c4x1", "Func": "c4x_external_libcall", "Target": "c4x", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 8870, "Length": 11, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MFI", ".", "stackifyVReg", "(", "Reg", ")", ";", "}", "else", "{", "unsigned", "NewReg", "=", "MRI", ".", "createVirtualRegister", "(", "MRI", ".", "getRegClass", "(", "Reg", ")", ")", ";", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "NewReg", ")", ";", "Op", ".", "setReg", "(", "NewReg", ")", ";", "LIS", ".", "createAndComputeVirtRegInterval", "(", "NewReg", ")", ";", "LiveInterval", "&", "LI", "=", "LIS", ".", "getInterval", "(", "Reg", ")", ";", "LI", ".", "removeSegment", "(", "LIS", ".", "getInstructionIndex", "(", "*", "Def", ")", ".", "getRegSlot", "(", ")", ",", "LIS", ".", "getInstructionIndex", "(", "*", "Op", ".", "getParent", "(", ")", ")", ".", "getRegSlot", "(", ")", ",", "true", ")", ";", "MFI", ".", "stackifyVReg", "(", "NewReg", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "Def", "->", "dump", "(", ")", ")", ";", "}", "ImposeStackOrdering", "(", "Def", ")", ";", "return", "Def", ";"], "ground_truth": ["}"], "File": "WebAssemblyRegStackify1", "Func": "MoveForSingleUse", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8871, "Length": 129, "Cover_Rate": 0.591743119266055, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "LD", "->", "isUnindexed", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "MemVT", "==", "<STR_LIT>", "&&", "Subtarget", "->", "hasV5TEOps", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", "&&", "LD", "->", "isVolatile", "(", ")", ")", "{", "SDLoc", "dl", "(", "N", ")", ";"], "ground_truth": ["SDValue", "Result", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ")", ",", "{", "LD", "->", "getChain", "(", ")", ",", "LD", "->", "getBasePtr", "(", ")", "}", ",", "MemVT", ",", "LD", "->", "getMemOperand", "(", ")", ")", ";"], "File": "ARMISelLowering176", "Func": "LowerLOAD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8872, "Length": 90, "Cover_Rate": 0.46632124352331605, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "subrtx_iterator", "::", "array_type", "array", ";", "FOR_EACH_SUBRTX", "(", "iter", ",", "array", ",", "x", ",", "ALL", ")", "{", "const_rtx", "x", "=", "*", "iter", ";", "if", "(", "SYMBOL_REF_P", "(", "x", ")", "&&", "SYMBOL_REF_TLS_MODEL", "(", "x", ")", "!=", "<NUM_LIT>", ")", "return", "true", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "UNSPEC", "&&", "XINT", "(", "x", ",", "<NUM_LIT>", ")", "==", "UNSPEC_TLS", ")", "iter", ".", "skip_subrtxes", "(", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "aarch641", "Func": "aarch64_tls_referenced_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8873, "Length": 67, "Cover_Rate": 0.7976190476190477, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>V8TargetMachine", "::", "<ISA_LIT>V8TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "<ISA_LIT>TargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "RM", ",", "CM", ",", "OL", ",", "false", ")", "{"], "ground_truth": ["}"], "File": "SparcTargetMachine47", "Func": "SparcV8TargetMachine", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8874, "Length": 54, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "FltOpc", "=", "<STR_LIT>", ";", "emitPushInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "PushOpc", ",", "PushOneOpc", ",", "false", ",", "&", "is<ISA_LIT>Area1Register", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "emitPushInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "PushOpc", ",", "PushOneOpc", ",", "false", ",", "&", "is<ISA_LIT>Area2Register", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "emitPushInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "FltOpc", ",", "<NUM_LIT>", ",", "true", ",", "&", "is<ISA_LIT>Area3Register", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering84", "Func": "spillCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8875, "Length": 75, "Cover_Rate": 0.423728813559322, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "Src", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Type", "*", "SrcTy", "=", "Src", "->", "getType", "(", ")", ";", "bool", "IsZExt", "=", "isa", "<", "ZExtInst", ">", "(", "I", ")", ";", "Register", "SrcReg", "=", "getRegForValue", "(", "Src", ")", ";", "if", "(", "!", "SrcReg", ")", "return", "false", ";", "EVT", "SrcEVT", ",", "DestEVT", ";", "SrcEVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "SrcTy", ",", "true", ")", ";", "DestEVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "DestTy", ",", "true", ")", ";", "if", "(", "!", "SrcEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "if", "(", "!", "DestEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "SrcVT", "=", "SrcEVT", ".", "getSimpleVT", "(", ")", ";", "MVT", "DestVT", "=", "DestEVT", ".", "getSimpleVT", "(", ")", ";", "Register", "AssignedReg", "=", "FuncInfo", ".", "ValueMap", "[", "I", "]", ";", "const", "TargetRegisterClass", "*", "RC", "=", "(", "AssignedReg", "?", "MRI", ".", "getRegClass", "(", "AssignedReg", ")", ":"], "ground_truth": ["(", "DestVT", "==", "<STR_LIT>", "?", "&", "<STR_LIT>", ":"], "File": "PPCFastISel12", "Func": "SelectIntExt", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8876, "Length": 154, "Cover_Rate": 0.6875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "LowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerExternalSymbol", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerJumpTable", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBR_JT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", ")", ";", "return", "SDValue", "(", ")", ";", "case", "<STR_LIT>", ":", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", ")", ";", "return", "SDValue", "(", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerCopyToReg", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerAccessVectorElement", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerIntrinsic", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "WebAssemblyISelLowering35", "Func": "LowerOperation", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8877, "Length": 148, "Cover_Rate": 0.5051194539249146, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "VT", ".", "is512BitVector", "(", ")", ")", "{", "SDValue", "Cst", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", "}", ";", "Vec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Ops", ")", ";", "}", "else", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", "{", "assert", "(", "(", "Subtarget", "->", "hasBWI", "(", ")", "||", "VT", ".", "getVectorNumElements", "(", ")", "<=", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "Subtarget", "->", "hasVLX", "(", ")", "||", "VT", ".", "getVectorNumElements", "(", ")", ">=", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "Cst", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", "(", "VT", ".", "getVectorNumElements", "(", ")", ",", "Cst", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Ops", ")", ";", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "Vec", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering154", "Func": "getZeroVector", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8878, "Length": 197, "Cover_Rate": 0.40286298568507156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "non_prefixed", "==", "NON_PREFIXED_X", ")", "return", "false", ";", "rtx", "addr", "=", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ";", "enum", "insn_form", "iform", "=", "address_to_insn_form", "(", "addr", ",", "mode", ",", "non_prefixed", ")", ";"], "ground_truth": ["return", "(", "iform", "==", "INSN_FORM_BASE_REG", "||", "iform", "==", "INSN_FORM_D", "||", "iform", "==", "INSN_FORM_DS", "||", "iform", "==", "INSN_FORM_DQ", ")", ";"], "File": "rs6000", "Func": "pcrel_opt_valid_mem_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8879, "Length": 51, "Cover_Rate": 0.6710526315789473, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "N0", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "N0", ".", "getValueType", "(", ")", ";", "if", "(", "VT", ".", "isInteger", "(", ")", "&&", "!", "VT", ".", "isVector", "(", ")", ")", "{", "KnownBits", "LHSKnown", ",", "RHSKnown", ";", "DAG", ".", "computeKnownBits", "(", "N0", ",", "LHSKnown", ")", ";", "if", "(", "LHSKnown", ".", "Zero", ".", "getBoolValue", "(", ")", ")", "{", "DAG", ".", "computeKnownBits", "(", "N1", ",", "RHSKnown", ")", ";", "if", "(", "!", "(", "~", "RHSKnown", ".", "Zero", "&", "~", "LHSKnown", ".", "Zero", ")", ")", "return", "true", ";", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUISelLowering112", "Func": "isOrEquivalentToAdd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8880, "Length": 102, "Cover_Rate": 0.7906976744186046, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "Compare", "->", "getNumExplicitOperands", "(", ")", "==", "<NUM_LIT>", "&&", "Compare", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "Compare", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SystemZElimCompare1", "Func": "isCompareZero", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8881, "Length": 36, "Cover_Rate": 0.48, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "MSP430TargetMachine", "Func": "getInstrInfo", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8882, "Length": 10, "Cover_Rate": 0.5263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "N2", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "IdxVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "N2", ")", "->", "getZExtValue", "(", ")", ";", "SDValue", "V", "=", "Extract128BitVector", "(", "N0", ",", "IdxVal", ",", "DAG", ",", "dl", ")", ";", "unsigned", "NumEltsIn128", "=", "<NUM_LIT>", "/", "EltVT", ".", "getSizeInBits", "(", ")", ";", "unsigned", "IdxIn128", "=", "IdxVal", "-", "(", "IdxVal", "/", "NumEltsIn128", ")", "*", "NumEltsIn128", ";", "V", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "V", ".", "getValueType", "(", ")", ",", "V", ",", "N1", ",", "DAG", ".", "getConstant", "(", "IdxIn128", ",", "<STR_LIT>", ")", ")", ";", "return", "Insert128BitVector", "(", "N0", ",", "V", ",", "IdxVal", ",", "DAG", ",", "dl", ")", ";", "}", "if", "(", "Subtarget", "->", "hasSSE41", "(", ")", ")", "return", "LowerINSERT_VECTOR_ELT_SSE4", "(", "Op", ",", "DAG", ")", ";", "if", "(", "EltVT", "==", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "EltVT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "isa", "<", "ConstantSDNode", ">", "(", "N2", ")", ")", "{", "if", "(", "N1", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", "N1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N1", ")", ";", "if", "(", "N2", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", "N2", "=", "DAG", ".", "getIntPtrConstant", "(", "cast", "<", "ConstantSDNode", ">", "(", "N2", ")", "->", "getZExtValue", "(", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "N0", ",", "N1", ",", "N2", ")", ";"], "File": "X86ISelLowering (2)1", "Func": "LowerINSERT_VECTOR_ELT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8883, "Length": 232, "Cover_Rate": 0.6863905325443787, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int16x8_t", "result", ";"], "ground_truth": ["__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ",", "<STR_LIT>", "(", "c", ")", ":", ")", ";"], "File": "arm", "Func": "neon2_vmlsl_high_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8884, "Length": 29, "Cover_Rate": 0.6444444444444445, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "auto", "Node", "=", "Func", ".", "getMetadata", "(", "<STR_LIT>", ")", ")", "{", "Kern", "[", "<STR_LIT>", "]", "=", "Kern", ".", "getDocument", "(", ")", "->", "getNode", "(", "getTypeName", "(", "cast", "<", "ValueAsMetadata", ">", "(", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getType", "(", ")", ",", "mdconst", "::", "extract", "<", "ConstantInt", ">", "(", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", ",", "true", ")", ";", "}", "if", "(", "Func", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "{", "Kern", "[", "<STR_LIT>", "]", "=", "Kern", ".", "getDocument", "(", ")", "->", "getNode", "(", "Func", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ",", "true", ")", ";", "}"], "ground_truth": ["if", "(", "Func", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "Kern", "[", "<STR_LIT>", "]", "=", "Kern", ".", "getDocument", "(", ")", "->", "getNode", "(", "<STR_LIT>", ")", ";"], "File": "AMDGPUHSAMetadataStreamer", "Func": "emitKernelAttrs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8885, "Length": 136, "Cover_Rate": 0.6098654708520179, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "Loc", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ExpectedRetAddrReg", ")", ".", "addSym", "(", "RetSymbol", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "Loc", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ExpectedRetAddrReg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addSym", "(", "RetSymbol", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "}", "}", "++", "InsertPt", ";", "if", "(", "!", "ExpectedRetAddrReg", ")", "{", "ExpectedRetAddrReg", "=", "MRI", "->", "createVirtualRegister", "(", "AddrRC", ")", ";", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "Loc", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ExpectedRetAddrReg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "}", "unsigned", "NewStateReg", "=", "extractPredStateFromSP", "(", "MBB", ",", "InsertPt", ",", "Loc", ")", ";", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Small", "&&", "!", "Subtarget", "->", "isPositionIndependent", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "Loc", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "ExpectedRetAddrReg", ",", "RegState", "::", "Kill", ")", ".", "addSym", "(", "RetSymbol", ")", ";", "}", "else", "{", "Register", "ActualRetAddrReg", "=", "MRI", "->", "createVirtualRegister", "(", "AddrRC", ")", ";", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "Loc", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ActualRetAddrReg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addSym", "(", "RetSymbol", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "Loc", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "ExpectedRetAddrReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "ActualRetAddrReg", ",", "RegState", "::", "Kill", ")", ";", "}", "int", "PredStateSizeInBytes", "=", "TRI", "->", "getRegSizeInBits", "(", "*", "PS", "->", "RC", ")", "/", "<NUM_LIT>", ";", "auto", "CMovOp", "=", "<STR_LIT>", "(", "PredStateSizeInBytes", ")", ";"], "ground_truth": ["Register", "UpdatedStateReg", "=", "MRI", "->", "createVirtualRegister", "(", "PS", "->", "RC", ")", ";"], "File": "X86SpeculativeLoadHardening3", "Func": "tracePredStateThroughCall", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8886, "Length": 326, "Cover_Rate": 0.47246376811594204, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "RequiresBW", ";", "bool", "HasAVX512Solution", "=", "isSupportedOnAVX512", "(", "VecTy", ",", "RequiresBW", ")", ";", "if", "(", "ST", "->", "hasAVX512", "(", ")", "&&", "HasAVX512Solution", "&&", "(", "!", "RequiresBW", "||", "ST", "->", "hasBWI", "(", ")", ")", ")", "return", "getInterleavedMemoryOpCostAVX512", "(", "Opcode", ",", "VecTy", ",", "Factor", ",", "Indices", ",", "Alignment", ",", "AddressSpace", ")", ";"], "ground_truth": ["if", "(", "ST", "->", "hasAVX2", "(", ")", ")", "return", "getInterleavedMemoryOpCostAVX2", "(", "Opcode", ",", "VecTy", ",", "Factor", ",", "Indices", ",", "Alignment", ",", "AddressSpace", ")", ";"], "File": "X86TargetTransformInfo30", "Func": "getInterleavedMemoryOpCost", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8887, "Length": 74, "Cover_Rate": 0.34101382488479265, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LowerGlobalDtors", "(", ")", ":", "ModulePass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "WebAssemblyLowerGlobalDtors", "Func": "LowerGlobalDtors", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8888, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>InstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "break", ";", "}", "if", "(", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "else", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";"], "ground_truth": ["return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "File": "RISCVInstrInfo31", "Func": "isLoadFromStackSlot", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8889, "Length": 177, "Cover_Rate": 0.8676470588235294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "Value", "*", "calculateVectorIndex", "(", "Value", "*", "Ptr", ",", "const", "std", "::", "map", "<", "GetElementPtrInst", "*", ",", "Value", "*", ">", "&", "GEPIdx", ")", "{"], "ground_truth": ["GetElementPtrInst", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "stripBitcasts", "(", "Ptr", ")", ")", ";"], "File": "AMDGPUPromoteAlloca1", "Func": "calculateVectorIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8890, "Length": 39, "Cover_Rate": 0.5342465753424658, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OS", "<<", "<STR_LIT>", ";", "Mem", ".", "Base", "->", "print", "(", "OS", ")", ";", "OS", "<<", "<STR_LIT>", ";", "Mem", ".", "Off", "->", "print", "(", "OS", ")", ";", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "k_PhysRegister", ":", "OS", "<<", "<STR_LIT>", "<<", "PhysReg", ".", "Num", "<<", "<STR_LIT>", ";", "break", ";", "case", "k_RegisterIndex", ":", "OS", "<<", "<STR_LIT>", "<<", "RegIdx", ".", "Index", "<<", "<STR_LIT>", "<<", "RegIdx", ".", "Kind", "<<", "<STR_LIT>", ";", "break", ";", "case", "k_Token", ":", "OS", "<<", "Tok", ".", "Data", ";", "break", ";"], "ground_truth": ["}"], "File": "MipsAsmParser1", "Func": "print", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8891, "Length": 80, "Cover_Rate": 0.6611570247933884, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "cr16_cmp_str", ";", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "EQ", ":", "cr16_cmp_str", "=", "<STR_LIT>", ";", "break", ";", "case", "NE", ":", "cr16_cmp_str", "=", "<STR_LIT>", ";", "break", ";", "case", "GT", ":", "cr16_cmp_str", "=", "<STR_LIT>", ";", "break", ";", "case", "GTU", ":", "cr16_cmp_str", "=", "<STR_LIT>", ";", "break", ";", "case", "LT", ":", "cr16_cmp_str", "=", "<STR_LIT>", ";", "break", ";", "case", "LTU", ":", "cr16_cmp_str", "=", "<STR_LIT>", ";", "break", ";", "case", "GE", ":", "cr16_cmp_str", "=", "<STR_LIT>", ";", "break", ";", "case", "GEU", ":", "cr16_cmp_str", "=", "<STR_LIT>", ";", "break", ";", "case", "LE", ":", "cr16_cmp_str", "=", "<STR_LIT>", ";", "break", ";", "case", "LEU", ":", "cr16_cmp_str", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "cr16_cmp_str", ")", ";", "return", ";", "}", "case", "'$'", ":", "putc", "(", "'$'", ",", "file", ")", ";", "return", ";", "case", "'p'", ":", "if", "(", "GET_CODE", "(", "x", ")", "==", "REG", ")", "{", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "x", ")", "]", ")", ";", "return", ";", "}", "break", ";", "case", "'b'", ":", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "INTVAL", "(", "x", ")", ")", ";", "return", ";", "case", "'r'", ":", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "cr16_operand_bit_pos", "(", "INTVAL", "(", "x", ")", ",", "<NUM_LIT>", ")", ")", ";", "return", ";", "case", "'s'", ":", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "cr16_operand_bit_pos", "(", "INTVAL", "(", "x", ")", ",", "<NUM_LIT>", ")", ")", ";", "return", ";", "case", "'g'", ":", "ptr_dereference", "=", "<NUM_LIT>", ";", "case", "'f'", ":", "case", "<NUM_LIT>", ":", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "REG", ":", "if", "(", "GET_MODE_BITSIZE", "(", "GET_MODE", "(", "x", ")", ")", ">", "BITS_PER_WORD", ")", "{", "if", "(", "LONG_REG_P", "(", "REGNO", "(", "x", ")", ")", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "x", ")", "]", ")", ";", "else", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "x", ")", "+", "<NUM_LIT>", "]", ",", "reg_names", "[", "REGNO", "(", "x", ")", "]", ")", ";", "}", "else", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "x", ")", "]", ")", ";", "return", ";", "case", "MEM", ":", "output_address", "(", "GET_MODE", "(", "x", ")", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "return", ";", "case", "CONST_DOUBLE", ":", "{", "long", "l", ";", "REAL_VALUE_TO_TARGET_SINGLE", "(", "*", "CONST_DOUBLE_REAL_VALUE", "(", "x", ")", ",", "l", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "l", ")", ";", "return", ";", "}", "case", "CONST_INT", ":", "{", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "INTVAL", "(", "x", ")", ")", ";", "return", ";", "}", "case", "UNSPEC", ":", "switch", "(", "XINT", "(", "x", ",", "<NUM_LIT>", ")", ")", "{", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "break", ";", "default", ":", "if", "(", "!", "ptr_dereference", ")", "{", "putc", "(", "'$'", ",", "file", ")", ";", "}", "cr16_print_operand_address", "(", "file", ",", "VOIDmode", ",", "x", ")", ";", "return", ";", "}", "gcc_unreachable", "(", ")", ";", "default", ":"], "ground_truth": ["output_operand_lossage", "(", "<STR_LIT>", ")", ";"], "File": "cr16", "Func": "cr16_print_operand", "Target": "cr16", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8892, "Length": 465, "Cover_Rate": 0.93, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "S2_asl_i_p", ":", "ImN", "=", "<NUM_LIT>", ";", "RegN", "=", "<NUM_LIT>", ";", "Width", "=", "<NUM_LIT>", ";", "break", ";", "case", "S2_asl_i_p_acc", ":", "case", "S2_asl_i_p_and", ":", "case", "S2_asl_i_p_nac", ":", "case", "S2_asl_i_p_or", ":", "case", "S2_asl_i_p_xacc", ":", "ImN", "=", "<NUM_LIT>", ";", "RegN", "=", "<NUM_LIT>", ";", "Width", "=", "<NUM_LIT>", ";", "break", ";", "case", "S2_asl_i_r", ":", "ImN", "=", "<NUM_LIT>", ";", "RegN", "=", "<NUM_LIT>", ";", "Width", "=", "<NUM_LIT>", ";", "break", ";", "case", "S2_addasl_rrri", ":", "case", "S4_andi_asl_ri", ":", "case", "S4_ori_asl_ri", ":", "case", "S4_addi_asl_ri", ":", "case", "S4_subi_asl_ri", ":", "case", "S2_asl_i_r_acc", ":", "case", "S2_asl_i_r_and", ":", "case", "S2_asl_i_r_nac", ":", "case", "S2_asl_i_r_or", ":", "case", "S2_asl_i_r_sat", ":", "case", "S2_asl_i_r_xacc", ":", "ImN", "=", "<NUM_LIT>", ";", "RegN", "=", "<NUM_LIT>", ";", "Width", "=", "<NUM_LIT>", ";", "break", ";"], "ground_truth": ["default", ":"], "File": "HexagonBitSimplify (2)", "Func": "isLossyShiftLeft", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8893, "Length": 112, "Cover_Rate": 0.5022421524663677, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "AsmTokStr", "==", "<STR_LIT>", "||", "AsmTokStr", "==", "<STR_LIT>", ")", "return", "ParseIntelOperator", "(", "Start", ",", "IOK_LENGTH", ")", ";", "if", "(", "AsmTokStr", "==", "<STR_LIT>", "||", "AsmTokStr", "==", "<STR_LIT>", ")", "return", "ParseIntelOperator", "(", "Start", ",", "IOK_SIZE", ")", ";", "if", "(", "AsmTokStr", "==", "<STR_LIT>", "||", "AsmTokStr", "==", "<STR_LIT>", ")", "return", "ParseIntelOperator", "(", "Start", ",", "IOK_TYPE", ")", ";", "}", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Integer", ")", "||", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Real", ")", "||", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", "{", "const", "MCExpr", "*", "Val", ";", "if", "(", "!", "getParser", "(", ")", ".", "parseExpression", "(", "Val", ",", "End", ")", ")", "{", "return", "<STR_LIT>", "(", "Val", ",", "Start", ",", "End", ")", ";", "}", "}", "unsigned", "RegNo", "=", "<NUM_LIT>", ";", "if", "(", "!", "ParseRegister", "(", "RegNo", ",", "Start", ",", "End", ")", ")", "{"], "ground_truth": ["if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "return", "<STR_LIT>", "(", "RegNo", ",", "Start", ",", "End", ")", ";"], "File": "X86AsmParser22", "Func": "ParseIntelOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8894, "Length": 164, "Cover_Rate": 0.6482213438735178, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmPrinter", "::", "<ISA_LIT>AsmPrinter", "(", "TargetMachine", "&", "TM", ",", "MCStreamer", "&", "MCS", ")", ":", "AsmPrinter", "(", "TM", ",", "MCS", ")", ",", "UnitStrings", "(", "<ISA_LIT>InstrInfo", "::", "getUnitStrings", "(", ")", ")", ",", "ST", "(", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ")", ",", "BundleMode", "(", "ST", ".", "enablePostRAScheduler", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "TMS320C64XAsmPrinter", "Func": "TMS320C64XAsmPrinter", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 8895, "Length": 51, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PM", ".", "add", "(", "create<ISA_LIT>FloatingPointStackifierPass", "(", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "X86TargetMachine116", "Func": "addPostRegAlloc", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8896, "Length": 13, "Cover_Rate": 0.5652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "The<ISA_LIT>64Target", ",", "create<ISA_LIT>MCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "The<ISA_LIT>64Target", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "The<ISA_LIT>64Target", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCSubtargetInfo", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "The<ISA_LIT>64Target", ",", "create<ISA_LIT>MCSubtargetInfo", ")", ";"], "File": "RISCVMCTargetDesc2", "Func": "LLVMInitializeRISCVTargetMC", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8897, "Length": 72, "Cover_Rate": 0.48, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "WebAssemblyOptimizeReturned", "Func": "getPassName", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8898, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>FixCortexA57AES1742098", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMFixCortexA57AES1742098Pass", "Func": "createARMFixCortexA57AES1742098Pass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8899, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "build_32_64", "(", "b", ",", "signature", ",", "group", ",", "MODE_none", ",", "MODE_u64index", ")", ";"], "ground_truth": ["}"], "File": "aarch64-sve-builtins-shapes", "Func": "build_sv_index64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8900, "Length": 14, "Cover_Rate": 0.30434782608695654, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "TL45ISelDAGToDAG", "Func": "getPassName", "Target": "TL45", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8901, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8902, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MI", ":", "return", "PL", ";", "case", "PL", ":", "return", "MI", ";", "case", "VS", ":", "return", "VC", ";", "case", "VC", ":", "return", "VS", ";", "case", "HI", ":", "return", "LS", ";", "case", "LS", ":", "return", "HI", ";", "case", "GE", ":", "return", "LT", ";"], "ground_truth": ["case", "LT", ":", "return", "GE", ";"], "File": "ARM11", "Func": "getOppositeCondition", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8903, "Length": 48, "Cover_Rate": 0.44036697247706424, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "SizeNode", "=", "DAG", ".", "getConstant", "(", "Flags", ".", "getByValSize", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getMemcpy", "(", "Chain", ",", "dl", ",", "Dst", ",", "Src", ",", "SizeNode", ",", "Flags", ".", "getByValAlign", "(", ")", ",", "false", ",", "true", ",", "MachinePointerInfo", "(", ")", ",", "MachinePointerInfo", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)", "Func": "CreateCopyOfByValArgument", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8904, "Length": 51, "Cover_Rate": 0.6455696202531646, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Reloc", "(", "R", ")", ",", "Sym", "(", "S", ")", ",", "Offset", "(", "O", ")", "{"], "ground_truth": ["}"], "File": "VideocoreELFObjectWriter", "Func": "RelEntry", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8905, "Length": 16, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDWADstPreserveOperand", "(", "MachineOperand", "*", "TargetOp", ",", "MachineOperand", "*", "ReplacedOp", ",", "MachineOperand", "*", "PreserveOp", ",", "SdwaSel", "DstSel_", "=", "DWORD", ")", ":", "SDWADstOperand", "(", "TargetOp", ",", "ReplacedOp", ",", "DstSel_", ",", "UNUSED_PRESERVE", ")", ",", "Preserve", "(", "PreserveOp", ")", "{"], "ground_truth": ["}"], "File": "SIPeepholeSDWA", "Func": "SDWADstPreserveOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8906, "Length": 37, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "FPInstClass", "=", "Flags", "&", "<STR_LIT>", ";", "if", "(", "MI", "->", "isInlineAsm", "(", ")", ")", "FPInstClass", "=", "<STR_LIT>", ";", "if", "(", "MI", "->", "isCopy", "(", ")", "&&", "isFPCopy", "(", "MI", ")", ")", "FPInstClass", "=", "<STR_LIT>", ";", "if", "(", "MI", "->", "isImplicitDef", "(", ")", "&&", "<STR_LIT>", ".", "contains", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "FPInstClass", "=", "<STR_LIT>", ";", "if", "(", "FPInstClass", "==", "<STR_LIT>", ")", "continue", ";", "MachineInstr", "*", "PrevMI", "=", "<NUM_LIT>", ";", "if", "(", "I", "!=", "BB", ".", "begin", "(", ")", ")", "PrevMI", "=", "std", "::", "prev", "(", "I", ")", ";", "++", "NumFP", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MI", ")", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "DeadRegs", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isDead", "(", ")", ")", "DeadRegs", ".", "push_back", "(", "MO", ".", "getReg", "(", ")", ")", ";", "}"], "ground_truth": ["switch", "(", "FPInstClass", ")", "{"], "File": "X86FloatingPoint24", "Func": "processBasicBlock", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8907, "Length": 186, "Cover_Rate": 0.3345323741007194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicCmpSwapPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicCmpSwapPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicCmpSwap", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicCmpSwap", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "insertDivByZeroTrap", "(", "MI", ",", "*", "BB", ",", "*", "Subtarget", ".", "getInstrInfo", "(", ")", ",", "false", ",", "false", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "insertDivByZeroTrap", "(", "MI", ",", "*", "BB", ",", "*", "Subtarget", ".", "getInstrInfo", "(", ")", ",", "false", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "insertDivByZeroTrap", "(", "MI", ",", "*", "BB", ",", "*", "Subtarget", ".", "getInstrInfo", "(", ")", ",", "true", ",", "false", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "MipsISelLowering10", "Func": "EmitInstrWithCustomInserter", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8908, "Length": 486, "Cover_Rate": 0.5430167597765363, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser15", "Func": "getSpecialRegForName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8909, "Length": 281, "Cover_Rate": 0.7698630136986301, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "preferZeroCompareBranch", "(", ")", "const", "override", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "SystemZISelLowering18", "Func": "preferZeroCompareBranch", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8910, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "unsigned", "getImmStart", "(", "const", "MCInstrDesc", "&", "MCInstD", ")", "{"], "ground_truth": ["return", "static_cast", "<", "unsigned", ">", "(", "(", "MCInstD", ".", "TSFlags", ">>", "ImmStartBitStart", ")", "&", "<ISA_LIT>II", "::", "ImmStartBitMask", ")", ";"], "File": "TPCMCInstrInfo", "Func": "getImmStart", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8911, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "is64bit", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "is64bit", ")", ",", "DL", "(", "Subtarget", ".", "getDataLayout", "(", ")", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "*", "this", ",", "is64bit", ")", "{"], "ground_truth": ["initAsmInfo", "(", ")", ";"], "File": "NVPTXTargetMachine3", "Func": "NVPTXTargetMachine", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8912, "Length": 111, "Cover_Rate": 0.9910714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "std", "::", "string", ">", "pacr1", "(", "Ax", "a", ")", "{"], "ground_truth": ["return", "D", "(", "<STR_LIT>", ",", "R", "(", "a", ")", ")", ";"], "File": "disassembler", "Func": "pacr1", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8913, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DUMP_METHOD", "void", "<ISA_LIT>WholeQuadMode", "::", "printInfo", "(", ")", "{", "for", "(", "const", "auto", "&", "BII", ":", "Blocks", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "BII", ".", "first", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "PrintState", "(", "BII", ".", "second", ".", "InNeeds", ")", "<<", "<STR_LIT>", "<<", "PrintState", "(", "BII", ".", "second", ".", "Needs", ")", "<<", "<STR_LIT>", "<<", "PrintState", "(", "BII", ".", "second", ".", "OutNeeds", ")", "<<", "<STR_LIT>", ";", "for", "(", "const", "MachineInstr", "&", "MI", ":", "*", "BII", ".", "first", ")", "{"], "ground_truth": ["auto", "III", "=", "Instructions", ".", "find", "(", "&", "MI", ")", ";"], "File": "SIWholeQuadMode24", "Func": "printInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8914, "Length": 93, "Cover_Rate": 0.6642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_rcp_ph", "(", "__mmask32", "__A", ",", "__m512h", "__B", ")", "{"], "ground_truth": ["return", "__builtin_ia32_rcpph512_mask", "(", "__B", ",", "_mm512_setzero_ph", "(", ")", ",", "__A", ")", ";"], "File": "avx512fp16intrin", "Func": "_mm512_maskz_rcp_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8915, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_cvtepi16_epi8", "(", "__m256i", "__O", ",", "__mmask32", "__M", ",", "__m512i", "__A", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_pmovwb512_mask", "(", "(", "__v32hi", ")", "__A", ",", "(", "__v32qi", ")", "__O", ",", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin", "Func": "_mm512_mask_cvtepi16_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8916, "Length": 45, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_fnmadd_round_ps", "(", "__mmask16", "__U", ",", "__m512", "__A", ",", "__m512", "__B", ",", "__m512", "__C", ",", "const", "int", "__R", ")", "{", "return", "(", "__m512", ")", "__builtin_ia32_vfmaddps512_maskz", "(", "-", "(", "__v16sf", ")", "__A", ",", "(", "__v16sf", ")", "__B", ",", "(", "__v16sf", ")", "__C", ",", "(", "__mmask16", ")", "__U", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin4", "Func": "_mm512_maskz_fnmadd_round_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8917, "Length": 63, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFObjectWriter", "(", "uint8_t", "OSABI", ")", ":", "MCELFObjectTargetWriter", "(", "false", ",", "OSABI", ",", "ELF", "::", "EM_ARM", ",", "false", ")", "{"], "ground_truth": ["}"], "File": "UPTELFObjectWriter", "Func": "UPTELFObjectWriter", "Target": "UPT", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8918, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "MipsOptimizePICCall12", "Func": "getPassName", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8919, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "seen_barsync", "=", "true", ";", "continue", ";", "}", "if", "(", "!", "seen_barsync", ")", "continue", ";", "if", "(", "NOTE_P", "(", "insn", ")", "||", "DEBUG_INSN_P", "(", "insn", ")", ")", "continue", ";", "else", "if", "(", "INSN_P", "(", "insn", ")", ")", "switch", "(", "recog_memoized", "(", "insn", ")", ")", "{", "case", "CODE_FOR_nvptx_fork", ":", "case", "CODE_FOR_nvptx_forked", ":", "case", "CODE_FOR_nvptx_joining", ":", "case", "CODE_FOR_nvptx_join", ":", "continue", ";", "default", ":", "break", ";", "}"], "ground_truth": ["seen_barsync", "=", "false", ";"], "File": "nvptx", "Func": "workaround_barsyncs", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 8920, "Length": 67, "Cover_Rate": 0.4785714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "isPowerOf2_32", "(", "TyWidth", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "TyWidth", "==", "<NUM_LIT>", "||", "TyWidth", "==", "<NUM_LIT>", ")", "return", "PSK_FastHardware", ";", "return", "PSK_Software", ";"], "ground_truth": ["}"], "File": "AArch64TargetTransformInfo1", "Func": "getPopcntSupport", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8921, "Length": 27, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmTypeCheck", "::", "<ISA_LIT>AsmTypeCheck", "(", "MCAsmParser", "&", "Parser", ",", "const", "MCInstrInfo", "&", "MII", ",", "bool", "is64", ")", ":", "Parser", "(", "Parser", ")", ",", "MII", "(", "MII", ")", ",", "is64", "(", "is64", ")", "{"], "ground_truth": ["}"], "File": "WebAssemblyAsmTypeCheck (2)", "Func": "WebAssemblyAsmTypeCheck", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8922, "Length": 33, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_f16_f32", "(", "float32x4_t", "__a", ")", "{", "return", "(", "float16x8_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vreinterpretq_f16_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8923, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "reset", "(", ")", "{", "Inst2Replace", "=", "nullptr", ";", "BackedgeInst", "=", "nullptr", ";"], "ground_truth": ["}"], "File": "HexagonVectorLoopCarriedReuse1", "Func": "reset", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8924, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MI", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Rs", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Rs", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Imm", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "MipsDisassembler40", "Func": "DecodeDAHIDATI", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8925, "Length": 55, "Cover_Rate": 0.5288461538461539, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MemOpcodes", "&&", "<STR_LIT>", ")", ";", "return", "MemOpcodes", "[", "Form231", "]", ";"], "ground_truth": ["}"], "File": "X86InstrFMA3Info", "Func": "getMem231Opcode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8926, "Length": 14, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "OPTION_GLIBC", ")", "return", "true", ";"], "ground_truth": ["else", "return", "TARGET_DF_INSN", ";"], "File": "rs6000-linux2", "Func": "rs6000_linux_float_exceptions_rounding_supported_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8927, "Length": 11, "Cover_Rate": 0.6111111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Variant", "==", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_None", "||", "Variant", "==", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_GOT", "||", "Variant", "==", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_GOTTPREL", "||", "Variant", "==", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_TLSDESC", ";", "}"], "ground_truth": ["return", "isLabel", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", ")", ";"], "File": "AArch64AsmParser13", "Func": "isAdrpLabel", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8928, "Length": 36, "Cover_Rate": 0.5142857142857142, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "!", "Val", ".", "getNode", "(", ")", "->", "isMachineOpcode", "(", ")", "||", "Val", ".", "getNode", "(", ")", "->", "getMachineOpcode", "(", ")", "==", "AMDGPU", "::", "IMPLICIT_DEF", ")", "{", "continue", ";", "}", "const", "MCInstrDesc", "Desc", "=", "TM", ".", "getInstrInfo", "(", ")", "->", "get", "(", "Val", ".", "getNode", "(", ")", "->", "getMachineOpcode", "(", ")", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "TM", ".", "getRegisterInfo", "(", ")", ";", "RegInfo", "->", "setRegClass", "(", "Reg", ",", "TRI", "->", "getRegClass", "(", "Desc", ".", "OpInfo", "[", "<NUM_LIT>", "]", ".", "RegClass", ")", ")", ";", "continue", ";", "}", "}", "MachineSDNode", "*", "MachineNode", "=", "dyn_cast", "<", "MachineSDNode", ">", "(", "I", ")", ";", "if", "(", "!", "MachineNode", ")", "continue", ";", "SDNode", "*", "ResNode", "=", "Lowering", ".", "PostISelFolding", "(", "MachineNode", ",", "*", "CurDAG", ")", ";", "if", "(", "ResNode", "!=", "Node", ")", "{", "ReplaceUses", "(", "Node", ",", "ResNode", ")", ";"], "ground_truth": ["}"], "File": "AMDILISelDAGToDAG7", "Func": "PostprocessISelDAG", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8929, "Length": 139, "Cover_Rate": 0.4911660777385159, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "alignment", ";", "alignment", "=", "type", "?", "TYPE_ALIGN", "(", "type", ")", ":", "GET_MODE_ALIGNMENT", "(", "mode", ")", ";", "if", "(", "alignment", "<", "PARM_BOUNDARY", ")", "alignment", "=", "PARM_BOUNDARY", ";", "if", "(", "alignment", ">", "STACK_BOUNDARY", ")", "alignment", "=", "STACK_BOUNDARY", ";", "return", "alignment", ";"], "ground_truth": ["}"], "File": "xtensa", "Func": "xtensa_function_arg_boundary", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8930, "Length": 42, "Cover_Rate": 0.7777777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", ")", "&&", "(", "SYMBOL_REF_FLAGS", "(", "x", ")", "&", "SYMBOL_FLAG_FUNCVEC_FUNCTION", ")", ")", "{", "t", "=", "SYMBOL_REF_DECL", "(", "x", ")", ";", "if", "(", "TREE_CODE", "(", "t", ")", "!=", "FUNCTION_DECL", ")", "return", "<NUM_LIT>", ";", "list", "=", "SH_ATTRIBUTES", "(", "t", ")", ";"], "ground_truth": ["while", "(", "list", ")", "{"], "File": "sh4", "Func": "sh2a_get_function_vector_number", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8931, "Length": 52, "Cover_Rate": 0.45614035087719296, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "x", "==", "tocrel_base_oac", "&&", "tocrel_offset_oac", "!=", "const0_rtx", ")", "{", "if", "(", "INTVAL", "(", "tocrel_offset_oac", ")", ">=", "<NUM_LIT>", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "output_addr_const", "(", "file", ",", "CONST_CAST_RTX", "(", "tocrel_offset_oac", ")", ")", ";", "}", "if", "(", "!", "TARGET_AIX", "||", "(", "TARGET_ELF", "&&", "TARGET_MINIMAL_TOC", ")", ")", "{", "putc", "(", "'-'", ",", "file", ")", ";", "assemble_name", "(", "file", ",", "toc_label_name", ")", ";", "need_toc_init", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "TARGET_ELF", ")", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "return", "true", ";", "case", "UNSPEC_MACHOPIC_OFFSET", ":", "output_addr_const", "(", "file", ",", "XVECEXP", "(", "x", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "putc", "(", "'-'", ",", "file", ")", ";", "machopic_output_function_base_name", "(", "file", ")", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "rs60008", "Func": "rs6000_output_addr_const_extra", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8932, "Length": 121, "Cover_Rate": 0.5761904761904761, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", "+", "<STR_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", "+", "<STR_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", "+", "<STR_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", "+", "<STR_LIT>", ")", ".", "getReg", "(", ")", "==", "<NUM_LIT>", "&&", "MI", ".", "isInvariantLoad", "(", "AA", ")", ")", "{", "unsigned", "BaseReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", "+", "<STR_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "BaseReg", "==", "<NUM_LIT>", "||", "BaseReg", "==", "<STR_LIT>", ")", "return", "true", ";", "if", "(", "!", "ReMatPICStubLoad", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", "+", "<STR_LIT>", ")", ".", "isGlobal", "(", ")", ")", "return", "false", ";", "const", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "return", "regIsPICBase", "(", "BaseReg", ",", "MRI", ")", ";", "}", "return", "false", ";", "}", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":", "{"], "File": "X86InstrInfo (2)1", "Func": "isReallyTriviallyReMaterializable", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8933, "Length": 315, "Cover_Rate": 0.48238897396630936, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmBackend", "*", "llvm", "::", "create<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "const", "MCRegisterInfo", "&", ",", "const", "MCTargetOptions", "&", ")", "{", "const", "Triple", "&", "TT", "=", "STI", ".", "getTargetTriple", "(", ")", ";"], "ground_truth": ["if", "(", "!", "TT", ".", "isOSBinFormatELF", "(", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "LanaiAsmBackend", "Func": "createLanaiAsmBackend", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8934, "Length": 50, "Cover_Rate": 0.78125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PassConfig", "::", "addILPOpts", "(", ")", "{"], "ground_truth": ["addPass", "(", "&", "EarlyIfConverterID", ")", ";"], "File": "X86TargetMachine", "Func": "addILPOpts", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8935, "Length": 13, "Cover_Rate": 0.7647058823529411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "GET_CODE", "(", "in", ")", "==", "MEM", "||", "(", "GET_CODE", "(", "in", ")", "==", "REG", "&&", "REGNO", "(", "in", ")", ">=", "FIRST_PSEUDO_REGISTER", ")", "||", "(", "GET_CODE", "(", "in", ")", "==", "SUBREG", "&&", "GET_CODE", "(", "SUBREG_REG", "(", "in", ")", ")", "==", "REG", "&&", "REGNO", "(", "SUBREG_REG", "(", "in", ")", ")", ">=", "FIRST_PSEUDO_REGISTER", ")", ")", "&&", "(", "mode", "==", "QImode", "||", "mode", "==", "HImode", ")", "&&", "(", "class", "==", "ADDRESS_REGS", "||", "class", "==", "SP_REGS", "||", "class", "==", "SP_OR_ADDRESS_REGS", ")", ")", "{", "if", "(", "TARGET_AM33", ")", "return", "DATA_OR_EXTENDED_REGS", ";", "return", "DATA_REGS", ";", "}", "if", "(", "class", "!=", "SP_REGS", "&&", "class", "!=", "ADDRESS_REGS", "&&", "class", "!=", "SP_OR_ADDRESS_REGS", "&&", "class", "!=", "SP_OR_EXTENDED_REGS", "&&", "class", "!=", "ADDRESS_OR_EXTENDED_REGS", "&&", "class", "!=", "SP_OR_ADDRESS_OR_EXTENDED_REGS", "&&", "(", "in", "==", "stack_pointer_rtx", "||", "(", "GET_CODE", "(", "in", ")", "==", "PLUS", "&&", "(", "XEXP", "(", "in", ",", "<NUM_LIT>", ")", "==", "stack_pointer_rtx", "||", "XEXP", "(", "in", ",", "<NUM_LIT>", ")", "==", "stack_pointer_rtx", ")", ")", ")", ")", "return", "ADDRESS_REGS", ";", "if", "(", "GET_CODE", "(", "in", ")", "==", "PLUS", "&&", "(", "XEXP", "(", "in", ",", "<NUM_LIT>", ")", "==", "stack_pointer_rtx", "||", "XEXP", "(", "in", ",", "<NUM_LIT>", ")", "==", "stack_pointer_rtx", ")", ")", "{", "if", "(", "TARGET_AM33", ")", "return", "DATA_OR_EXTENDED_REGS", ";", "return", "DATA_REGS", ";"], "ground_truth": ["}"], "File": "mn103003", "Func": "secondary_reload_class", "Target": "mn10300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8936, "Length": 197, "Cover_Rate": 0.788, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcvth_n_s64_f16", "(", "float16_t", "__a", ",", "const", "int", "__b", ")", "{", "return", "__builtin_aarch64_fcvtzshfdi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "fp16_vcvth_n_s64_f16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8937, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "Register", "=", "RegisterTableSPU", "[", "RegNo", "]", ";", "if", "(", "Register", "==", "~", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "TPCDisassembler", "Func": "DecodeSRFRegisterClass", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8938, "Length": 37, "Cover_Rate": 0.36633663366336633, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "shouldEmitWeakSwiftAsyncExtendedFramePointerFlags", "(", ")", "const", "override", "{"], "ground_truth": ["return", "ShouldEmitWeakSwiftAsyncExtendedFramePointerFlags", ";"], "File": "X86AsmPrinter18", "Func": "shouldEmitWeakSwiftAsyncExtendedFramePointerFlags", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8939, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ConstantSDNode", "*", "IMMOffset", ";", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "(", "IMMOffset", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "IMMOffset", "->", "getZExtValue", "(", ")", ")", ")", "{", "Base", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "IMMOffset", "->", "getZExtValue", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "else", "if", "(", "(", "IMMOffset", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ")", ")", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "IMMOffset", "->", "getZExtValue", "(", ")", ")", ")", "{"], "ground_truth": ["Base", "=", "CurDAG", "->", "getCopyFromReg", "(", "CurDAG", "->", "getEntryNode", "(", ")", ",", "SDLoc", "(", "CurDAG", "->", "getEntryNode", "(", ")", ")", ",", "AMDGPU", "::", "ZERO", ",", "<STR_LIT>", ")", ";"], "File": "AMDGPUISelDAGToDAG13", "Func": "SelectADDRVTX_READ", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8940, "Length": 128, "Cover_Rate": 0.6632124352331606, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcmulq_rot180_m_fv8hf", "(", "__arm_vuninitializedq_f16", "(", ")", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcmulq_rot180_x_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8941, "Length": 15, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "d", "->", "perm", "[", "<NUM_LIT>", "]", "<", "nelt", ")", "return", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "nelt", ";", "i", "++", ")", "d", "->", "perm", "[", "i", "]", "=", "(", "d", "->", "perm", "[", "i", "]", "+", "nelt", ")", "%", "(", "<NUM_LIT>", "*", "nelt", ")", ";", "std", "::", "swap", "(", "d", "->", "op0", ",", "d", "->", "op1", ")", ";"], "ground_truth": ["return", ";"], "File": "i386-expand1", "Func": "ix86_vec_perm_index_canon", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8942, "Length": 66, "Cover_Rate": 0.7857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_compress_epi8", "(", "__m256i", "__A", ",", "__mmask32", "__B", ",", "__m256i", "__C", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_compressqi256_mask", "(", "(", "__v32qi", ")", "__C", ",", "(", "__v32qi", ")", "__A", ",", "(", "__mmask32", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx512vbmi2vlintrin", "Func": "_mm256_mask_compress_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8943, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__o", "=", "__builtin_aarch64_ld3v8hi", "(", "(", "const", "__builtin_aarch64_simd_hi", "*", ")", "__a", ")", ";"], "ground_truth": ["ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "uint16x8_t", ")", "__builtin_aarch64_get_qregciv8hi", "(", "__o", ",", "<NUM_LIT>", ")", ";"], "File": "arm", "Func": "neon2_vld3q_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8944, "Length": 29, "Cover_Rate": 0.35802469135802467, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "I", "=", "LI", "->", "begin", "(", ")", ",", "IE", "=", "LI", "->", "end", "(", ")", ";", "I", "!=", "IE", ";", "++", "I", ")", "for", "(", "auto", "L", "=", "df_begin", "(", "*", "I", ")", ",", "LE", "=", "df_end", "(", "*", "I", ")", ";", "L", "!=", "LE", ";", "++", "L", ")", "MadeChange", "|=", "runOnLoop", "(", "*", "L", ")", ";"], "ground_truth": ["return", "MadeChange", ";"], "File": "PPCLoopDataPrefetch3", "Func": "runOnFunction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8945, "Length": 63, "Cover_Rate": 0.42, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "X86DomainReassignment", "Func": "getPassName", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8946, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "SrcReg", "=", "getRegForValue", "(", "Src", ")", ";", "if", "(", "!", "SrcReg", ")", "return", "false", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", ")", "{", "unsigned", "ResultReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "SrcReg", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SrcReg", "=", "ResultReg", ";", "}", "UpdateValueMap", "(", "I", ",", "SrcReg", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "PPCFastISel1", "Func": "SelectTrunc", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8947, "Length": 81, "Cover_Rate": 0.4308510638297872, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vget_lane_s16", "(", "int16x4_t", "__a", ",", "const", "int", "__b", ")", "{"], "ground_truth": ["return", "(", "int16_t", ")", "__builtin_neon_vget_lanev4hi", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon_vget_lane_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8948, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_pternlogq128_maskz", "(", "(", "__v2di", ")", "__A", ",", "(", "__v2di", ")", "__B", ",", "(", "__v2di", ")", "__C", ",", "imm", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin4", "Func": "_mm_maskz_ternarylogic_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8949, "Length": 30, "Cover_Rate": 0.4838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "bool", "Unsafe", "=", "DAG", ".", "getTarget", "(", ")", ".", "Options", ".", "UnsafeFPMath", ";", "if", "(", "!", "Unsafe", "&&", "VT", "==", "<STR_LIT>", "&&", "Subtarget", "->", "hasFP32Denormals", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "const", "ConstantFPSDNode", "*", "CLHS", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "LHS", ")", ")", "{", "if", "(", "Unsafe", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "{", "if", "(", "CLHS", "->", "isExactlyValue", "(", "<NUM_LIT>", ")", ")", "{", "if", "(", "RHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VT", ",", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VT", ",", "RHS", ")", ";", "}", "if", "(", "CLHS", "->", "isExactlyValue", "(", "-", "<NUM_LIT>", ")", ")", "{", "SDValue", "FNegRHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VT", ",", "RHS", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VT", ",", "FNegRHS", ")", ";", "}", "}", "}"], "ground_truth": ["const", "SDNodeFlags", "*", "Flags", "=", "Op", "->", "getFlags", "(", ")", ";"], "File": "SIISelLowering114", "Func": "lowerFastUnsafeFDIV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8950, "Length": 200, "Cover_Rate": 0.6600660066006601, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>SEISelDag", "(", "<ISA_LIT>TargetMachine", "&", "TM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>SEDAGToDAGISel", "(", "TM", ",", "OptLevel", ")", ";"], "File": "MipsSEISelDAGToDAG10", "Func": "createMipsSEISelDag", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8951, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "LoopEnd", ",", "*", "LoopPhi", ",", "*", "LoopStart", ",", "*", "LoopDec", ";", "if", "(", "!", "findLoopComponents", "(", "ML", ",", "MRI", ",", "LoopStart", ",", "LoopPhi", ",", "LoopDec", ",", "LoopEnd", ")", ")", "return", "false", ";", "if", "(", "LoopDec", "!=", "LoopEnd", "||", "LoopStart", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "VCTPs", ";", "for", "(", "MachineBasicBlock", "*", "BB", ":", "ML", "->", "blocks", "(", ")", ")", "for", "(", "MachineInstr", "&", "MI", ":", "*", "BB", ")", "if", "(", "isVCTP", "(", "&", "MI", ")", ")", "VCTPs", ".", "push_back", "(", "&", "MI", ")", ";", "if", "(", "VCTPs", ".", "empty", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "MachineInstr", "*", "FirstVCTP", "=", "*", "VCTPs", ".", "begin", "(", ")", ";", "for", "(", "MachineInstr", "*", "VCTP", ":", "VCTPs", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "VCTP", ")", ";", "if", "(", "VCTP", "->", "getOpcode", "(", ")", "!=", "FirstVCTP", "->", "getOpcode", "(", ")", "||", "VCTP", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "FirstVCTP", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "}", "Register", "CountReg", "=", "FirstVCTP", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "CountReg", ".", "isVirtual", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "MachineInstr", "*", "Phi", "=", "LookThroughCOPY", "(", "MRI", "->", "getVRegDef", "(", "CountReg", ")", ",", "MRI", ")", ";", "if", "(", "!", "Phi", "||", "Phi", "->", "getOpcode", "(", ")", "!=", "TargetOpcode", "::", "PHI", "||", "Phi", "->", "getNumOperands", "(", ")", "!=", "<NUM_LIT>", "||", "(", "Phi", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", "!=", "ML", "->", "getLoopLatch", "(", ")", "&&", "Phi", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", "!=", "ML", "->", "getLoopLatch", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "CountReg", "=", "Phi", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", "==", "ML", "->", "getLoopLatch", "(", ")", "?", "Phi", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ":", "Phi", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "LoopStart", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "InsertPt", "=", "MBB", "->", "getFirstTerminator", "(", ")", ";", "for", "(", "MachineInstr", "&", "Use", ":", "MRI", "->", "use_instructions", "(", "LoopStart", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "if", "(", "(", "InsertPt", "!=", "MBB", "->", "end", "(", ")", "&&", "!", "DT", "->", "dominates", "(", "&", "*", "InsertPt", ",", "&", "Use", ")", ")", "||", "!", "DT", "->", "dominates", "(", "ML", "->", "getHeader", "(", ")", ",", "Use", ".", "getParent", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}"], "ground_truth": ["MachineInstrBuilder", "MI", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPt", ",", "LoopStart", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "add", "(", "LoopStart", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "LoopStart", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addReg", "(", "CountReg", ")", ";"], "File": "MVETPAndVPTOptimisationsPass3", "Func": "ConvertTailPredLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8952, "Length": 518, "Cover_Rate": 0.856198347107438, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int8x8_t", ")", "__builtin_aarch64_raddhnv8hi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vraddhn_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8953, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "return", "<STR_LIT>", ";", "}"], "ground_truth": ["if", "(", "whichway", "(", "dst", ",", "src", ")", "<", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";"], "File": "z8k", "Func": "output_move64", "Target": "z8k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8954, "Length": 19, "Cover_Rate": 0.3064516129032258, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "HexagonGenMux", "Func": "getPassName", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8955, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printAddSubImmLSL0Operand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "Imm12Op", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "if", "(", "Imm12Op", ".", "isImm", "(", ")", ")", "{", "int64_t", "Imm12", "=", "Imm12Op", ".", "getImm", "(", ")", ";", "assert", "(", "Imm12", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "O", "<<", "<STR_LIT>", "<<", "Imm12", ";"], "ground_truth": ["}", "else", "{"], "File": "AArch64InstPrinter17", "Func": "printAddSubImmLSL0Operand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8956, "Length": 66, "Cover_Rate": 0.7333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "return", "Field", ">=", "<NUM_LIT>", "&&", "Field", "<=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "TPCDisassembler", "Func": "isSPRF", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8957, "Length": 11, "Cover_Rate": 0.3142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "MachineOperand", "::", "MO_Register", ":", "if", "(", "Subtarget", "->", "useRetpolineIndirectCalls", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "CallTargetMCOp", "=", "MCOperand", "::", "createReg", "(", "CallTarget", ".", "getReg", "(", ")", ")", ";", "CallOpcode", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "}", "MCInst", "CallInst", ";", "CallInst", ".", "setOpcode", "(", "CallOpcode", ")", ";", "CallInst", ".", "addOperand", "(", "CallTargetMCOp", ")", ";"], "ground_truth": ["OutStreamer", "->", "EmitInstruction", "(", "CallInst", ",", "getSubtargetInfo", "(", ")", ")", ";"], "File": "X86MCInstLower (2)2", "Func": "LowerSTATEPOINT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8958, "Length": 78, "Cover_Rate": 0.3263598326359833, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SR1", ")", "*", "SR1", "=", "R0", ";", "if", "(", "SR2", ")", "{", "assert", "(", "SR1", "&&", "<STR_LIT>", ")", ";", "*", "SR2", "=", "R12", ";", "}", "if", "(", "(", "UseAtEnd", "&&", "MBB", "->", "isReturnBlock", "(", ")", ")", "||", "(", "!", "UseAtEnd", "&&", "(", "&", "MBB", "->", "getParent", "(", ")", "->", "front", "(", ")", "==", "MBB", ")", ")", ")", "return", "true", ";", "RS", ".", "enterBasicBlock", "(", "MBB", ")", ";", "if", "(", "UseAtEnd", "&&", "!", "MBB", "->", "empty", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", "->", "getFirstTerminator", "(", ")", ";", "if", "(", "MBBI", "==", "MBB", "->", "end", "(", ")", ")", "MBBI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "if", "(", "MBBI", "!=", "MBB", "->", "begin", "(", ")", ")", "RS", ".", "forward", "(", "MBBI", ")", ";", "}", "if", "(", "!", "RS", ".", "isRegUsed", "(", "R0", ")", "&&", "!", "RS", ".", "isRegUsed", "(", "R12", ")", ")", "return", "true", ";", "const", "<ISA_LIT>RegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "<ISA_LIT>RegisterInfo", "*", ">", "(", "Subtarget", ".", "getRegisterInfo", "(", ")", ")", ";", "const", "MCPhysReg", "*", "CSRegs", "=", "RegInfo", "->", "getCalleeSavedRegs", "(", "MBB", "->", "getParent", "(", ")", ")", ";", "BitVector", "BV", "=", "RS", ".", "getRegsAvailable", "(", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "CSRegs", "[", "i", "]", ";", "++", "i", ")", "BV", ".", "reset", "(", "CSRegs", "[", "i", "]", ")", ";", "if", "(", "SR1", ")", "{", "int", "FirstScratchReg", "=", "BV", ".", "find_first", "(", ")", ";", "*", "SR1", "=", "FirstScratchReg", "==", "-", "<NUM_LIT>", "?", "(", "unsigned", ")", "<STR_LIT>", ":", "FirstScratchReg", ";", "}"], "ground_truth": ["if", "(", "SR2", ")", "{"], "File": "PPCFrameLowering26", "Func": "findScratchRegister", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8959, "Length": 265, "Cover_Rate": 0.6691919191919192, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TTI", "::", "getUnrollingPreferences", "(", "const", "Function", "*", "F", ",", "Loop", "*", "L", ",", "UnrollingPreferences", "&", "UP", ")", "const", "{", "UP", ".", "PartialOptSizeThreshold", "=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AArch64TargetTransformInfo68", "Func": "getUnrollingPreferences", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8960, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "type", "&&", "(", "AGGREGATE_TYPE_P", "(", "type", ")", "||", "TREE_CODE", "(", "type", ")", "==", "VECTOR_TYPE", ")", ";"], "ground_truth": ["}"], "File": "visium5", "Func": "visium_pass_by_reference", "Target": "visium", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 8961, "Length": 18, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getMF", "(", ")", ";", "auto", "Val", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "VaListSize", "*", "<NUM_LIT>", ")", ")", ";", "MachineIRBuilder", "MIB", "(", "MI", ")", ";", "MIB", ".", "buildLoad", "(", "Val", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "*", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "VaListSize", ",", "Align", "(", "PtrSize", ")", ")", ")", ";", "MIB", ".", "buildStore", "(", "Val", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "*", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "VaListSize", ",", "Align", "(", "PtrSize", ")", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "{", "MachineIRBuilder", "&", "MIB", "=", "Helper", ".", "MIRBuilder", ";", "MIB", ".", "buildConstant", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "<NUM_LIT>", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AArch64LegalizerInfo12", "Func": "legalizeIntrinsic", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8962, "Length": 157, "Cover_Rate": 0.6624472573839663, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_ia32_pmovusqw128mem_mask", "(", "(", "unsigned", "int", "*", ")", "__P", ",", "(", "__v2di", ")", "__A", ",", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin1", "Func": "_mm_mask_cvtusepi64_storeu_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8963, "Length": 18, "Cover_Rate": 0.4090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "DecodeGPRRegisterClass", "(", "Inst", ",", "RegNo", ",", "Address", ",", "Decoder", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassembler13", "Func": "DecodetGPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8964, "Length": 24, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "createPICLabelUId", "(", ")", "{", "return", "PICLabelUId", "++", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo (2)", "Func": "createPICLabelUId", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8965, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "TargetOpcode", "::", "G_STORE", ":", "{", "bool", "Changed", "=", "contractCrossBankCopyIntoStore", "(", "I", ",", "MRI", ")", ";", "MachineOperand", "&", "SrcOp", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "MRI", ".", "getType", "(", "SrcOp", ".", "getReg", "(", ")", ")", ".", "isPointer", "(", ")", ")", "{", "auto", "Copy", "=", "MIB", ".", "buildCopy", "(", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ",", "SrcOp", ")", ";", "Register", "NewSrc", "=", "Copy", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "SrcOp", ".", "setReg", "(", "NewSrc", ")", ";", "RBI", ".", "constrainGenericRegister", "(", "NewSrc", ",", "<STR_LIT>", ",", "MRI", ")", ";", "Changed", "=", "true", ";", "}", "return", "Changed", ";", "}", "case", "TargetOpcode", "::", "G_PTR_ADD", ":", "return", "convertPtrAddToAdd", "(", "I", ",", "MRI", ")", ";", "case", "TargetOpcode", "::", "G_LOAD", ":", "{", "Register", "DstReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "LLT", "DstTy", "=", "MRI", ".", "getType", "(", "DstReg", ")", ";", "if", "(", "!", "DstTy", ".", "isPointer", "(", ")", ")", "return", "false", ";", "MRI", ".", "setType", "(", "DstReg", ",", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "{", "LLT", "DstTy", "=", "MRI", ".", "getType", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "DstTy", ".", "getElementType", "(", ")", ".", "isPointer", "(", ")", ")", "return", "false", ";", "auto", "NewSrc", "=", "MIB", ".", "buildCopy", "(", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ",", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "MRI", ".", "setType", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "DstTy", ".", "changeElementType", "(", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", ")", ";", "MRI", ".", "setRegClass", "(", "NewSrc", ".", "getReg", "(", "<NUM_LIT>", ")", ",", "&", "<STR_LIT>", ")", ";", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "NewSrc", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "return", "true", ";", "}", "case", "TargetOpcode", "::", "G_UITOFP", ":", "case", "TargetOpcode", "::", "G_SITOFP", ":", "{", "Register", "SrcReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "LLT", "SrcTy", "=", "MRI", ".", "getType", "(", "SrcReg", ")", ";", "LLT", "DstTy", "=", "MRI", ".", "getType", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "SrcTy", ".", "isVector", "(", ")", "||", "SrcTy", ".", "getSizeInBits", "(", ")", "!=", "DstTy", ".", "getSizeInBits", "(", ")", ")", "return", "false", ";", "if", "(", "RBI", ".", "getRegBank", "(", "SrcReg", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "I", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_SITOFP", ")", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "else", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}"], "ground_truth": ["default", ":"], "File": "AArch64InstructionSelector (2)", "Func": "preISelLower", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8966, "Length": 446, "Cover_Rate": 0.867704280155642, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "}"], "ground_truth": ["}"], "File": "ARMSelectionDAGInfo (2)", "Func": "getShiftOpcForNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8967, "Length": 36, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>LETargetMachine", "::", "<ISA_LIT>LETargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "<ISA_LIT>TargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine (2)1", "Func": "ARMLETargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8968, "Length": 63, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "subtype", "=", "TREE_TYPE", "(", "eff_type", ")", ";", "tree", "real", ",", "imag", ";", "imag", "=", "std_gimplify_va_arg_expr", "(", "next_fp_tmp", ",", "subtype", ",", "pre_p", ",", "NULL", ")", ";", "imag", "=", "get_initialized_tmp_var", "(", "imag", ",", "pre_p", ",", "NULL", ")", ";", "real", "=", "std_gimplify_va_arg_expr", "(", "next_fp_tmp", ",", "subtype", ",", "pre_p", ",", "NULL", ")", ";", "real", "=", "get_initialized_tmp_var", "(", "real", ",", "pre_p", ",", "NULL", ")", ";", "result", "=", "build2", "(", "COMPLEX_EXPR", ",", "eff_type", ",", "real", ",", "imag", ")", ";", "if", "(", "type", "!=", "eff_type", ")", "result", "=", "build1", "(", "VIEW_CONVERT_EXPR", ",", "type", ",", "result", ")", ";", "result", "=", "get_initialized_tmp_var", "(", "result", ",", "pre_p", ",", "NULL", ")", ";", "}", "tmp", "=", "build1", "(", "GOTO_EXPR", ",", "void_type_node", ",", "unshare_expr", "(", "lab_over", ")", ")", ";", "gimplify_and_add", "(", "tmp", ",", "pre_p", ")", ";", "tmp", "=", "build1", "(", "LABEL_EXPR", ",", "void_type_node", ",", "unshare_expr", "(", "lab_false", ")", ")", ";", "gimplify_and_add", "(", "tmp", ",", "pre_p", ")", ";", "tmp", "=", "build1", "(", "ADDR_EXPR", ",", "pptr_type_node", ",", "unshare_expr", "(", "next_stack", ")", ")", ";", "gimplify_assign", "(", "unshare_expr", "(", "addr", ")", ",", "tmp", ",", "pre_p", ")", ";", "gimplify_assign", "(", "unshare_expr", "(", "next_fp_tmp", ")", ",", "unshare_expr", "(", "valist", ")", ",", "pre_p", ")", ";", "gimplify_assign", "(", "unshare_expr", "(", "valist", ")", ",", "unshare_expr", "(", "next_fp_tmp", ")", ",", "post_p", ")", ";", "valist", "=", "next_fp_tmp", ";", "}", "else", "{", "tmp", "=", "fold_build_pointer_plus_hwi", "(", "unshare_expr", "(", "next_o", ")", ",", "rsize", ")", ";", "tmp", "=", "build2", "(", "GT_EXPR", ",", "boolean_type_node", ",", "tmp", ",", "unshare_expr", "(", "next_o_limit", ")", ")", ";", "tmp", "=", "build3", "(", "COND_EXPR", ",", "void_type_node", ",", "tmp", ",", "build1", "(", "GOTO_EXPR", ",", "void_type_node", ",", "unshare_expr", "(", "lab_false", ")", ")", ",", "NULL_TREE", ")", ";", "gimplify_and_add", "(", "tmp", ",", "pre_p", ")", ";", "tmp", "=", "build1", "(", "ADDR_EXPR", ",", "pptr_type_node", ",", "unshare_expr", "(", "next_o", ")", ")", ";", "gimplify_assign", "(", "unshare_expr", "(", "addr", ")", ",", "tmp", ",", "pre_p", ")", ";", "tmp", "=", "build1", "(", "GOTO_EXPR", ",", "void_type_node", ",", "unshare_expr", "(", "lab_over", ")", ")", ";", "gimplify_and_add", "(", "tmp", ",", "pre_p", ")", ";", "tmp", "=", "build1", "(", "LABEL_EXPR", ",", "void_type_node", ",", "unshare_expr", "(", "lab_false", ")", ")", ";", "gimplify_and_add", "(", "tmp", ",", "pre_p", ")", ";", "if", "(", "size", ">", "<NUM_LIT>", "&&", "!", "(", "TARGET_SH4", "||", "TARGET_SH2A", ")", ")", "gimplify_assign", "(", "unshare_expr", "(", "next_o", ")", ",", "unshare_expr", "(", "next_o_limit", ")", ",", "pre_p", ")", ";", "tmp", "=", "build1", "(", "ADDR_EXPR", ",", "pptr_type_node", ",", "unshare_expr", "(", "next_stack", ")", ")", ";", "gimplify_assign", "(", "unshare_expr", "(", "addr", ")", ",", "tmp", ",", "pre_p", ")", ";", "}", "if", "(", "!", "result", ")", "{", "tmp", "=", "build1", "(", "LABEL_EXPR", ",", "void_type_node", ",", "unshare_expr", "(", "lab_over", ")", ")", ";", "gimplify_and_add", "(", "tmp", ",", "pre_p", ")", ";", "}", "}", "tmp", "=", "std_gimplify_va_arg_expr", "(", "valist", ",", "type", ",", "pre_p", ",", "NULL", ")", ";", "if", "(", "result", ")", "{", "gimplify_assign", "(", "result", ",", "tmp", ",", "pre_p", ")", ";", "result", "=", "build1", "(", "NOP_EXPR", ",", "TREE_TYPE", "(", "result", ")", ",", "result", ")", ";", "tmp", "=", "build1", "(", "LABEL_EXPR", ",", "void_type_node", ",", "unshare_expr", "(", "lab_over", ")", ")", ";"], "ground_truth": ["gimplify_and_add", "(", "tmp", ",", "pre_p", ")", ";"], "File": "sh", "Func": "sh_gimplify_va_arg_expr", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8969, "Length": 482, "Cover_Rate": 0.3928280358598207, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Result", "=", "DAG", ".", "getTargetExternalSymbol", "(", "Sym", ",", "getPointerTy", "(", ")", ",", "OpFlag", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "WrapperKind", ",", "DL", ",", "getPointerTy", "(", ")", ",", "Result", ")", ";", "if", "(", "DAG", ".", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", "&&", "!", "Subtarget", "->", "is64Bit", "(", ")", ")", "{", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "getPointerTy", "(", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", ")", ",", "getPointerTy", "(", ")", ")", ",", "Result", ")", ";", "}", "if", "(", "isGlobalStubReference", "(", "OpFlag", ")", ")", "Result", "=", "DAG", ".", "getLoad", "(", "getPointerTy", "(", ")", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "Result", ";"], "File": "X86ISelLowering (2)", "Func": "LowerExternalSymbol", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8970, "Length": 141, "Cover_Rate": 0.46078431372549017, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>64elTargetMachine", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "MipsTargetMachine30", "Func": "anchor", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8971, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Error", "(", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "getParser", "(", ")", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", "!=", "AsmToken", "::", "LParen", ")", "{", "Error", "(", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "getParser", "(", ")", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "SubExpr", ";"], "ground_truth": ["if", "(", "getParser", "(", ")", ".", "parseParenExpression", "(", "SubExpr", ",", "E", ")", ")", "{"], "File": "RISCVAsmParser (2)", "Func": "parseOperandWithModifier", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8972, "Length": 76, "Cover_Rate": 0.3140495867768595, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "MachineOperand", "::", "MO_RegisterMask", ":", "continue", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "MCOp", "=", "LowerSymbolOperand", "(", "MO", ",", "GetGlobalAddressSymbol", "(", "MO", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "MCOp", "=", "LowerSymbolOperand", "(", "MO", ",", "GetBlockAddressSymbol", "(", "MO", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "MCOp", "=", "LowerSymbolOperand", "(", "MO", ",", "GetExternalSymbolSymbol", "(", "MO", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "MCOp", "=", "LowerSymbolOperand", "(", "MO", ",", "GetJumpTableSymbol", "(", "MO", ")", ")", ";"], "ground_truth": ["break", ";"], "File": "LanaiMCInstLower", "Func": "Lower", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8973, "Length": 85, "Cover_Rate": 0.3003533568904594, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "arm_function_value_regno_p", "(", "const", "unsigned", "int", "regno", ")", "{"], "ground_truth": ["if", "(", "regno", "==", "ARG_REGISTER", "(", "<NUM_LIT>", ")", "||", "(", "TARGET_32BIT", "&&", "TARGET_AAPCS_BASED", "&&", "TARGET_HARD_FLOAT", "&&", "regno", "==", "FIRST_VFP_REGNUM", ")", "||", "(", "TARGET_IWMMXT_ABI", "&&", "regno", "==", "FIRST_IWMMXT_REGNUM", ")", ")", "return", "true", ";"], "File": "arm", "Func": "arm_function_value_regno_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8974, "Length": 42, "Cover_Rate": 0.9130434782608695, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>WinCOFFStreamer", "(", "MCContext", "&", "C", ",", "std", "::", "unique_ptr", "<", "MCAsmBackend", ">", "AB", ",", "std", "::", "unique_ptr", "<", "MCCodeEmitter", ">", "CE", ",", "raw_pwrite_stream", "&", "OS", ")", ":", "MCWinCOFFStreamer", "(", "C", ",", "std", "::", "move", "(", "AB", ")", ",", "std", "::", "move", "(", "CE", ")", ",", "OS", ")", "{"], "ground_truth": ["}"], "File": "X86WinCOFFStreamer5", "Func": "X86WinCOFFStreamer", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8975, "Length": 49, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MRI", ".", "setSimpleHint", "(", "Data0", ",", "Src", "->", "getReg", "(", ")", ")", ";", "}", "BuildMI", "(", "*", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "unsigned", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addImm", "(", "EncodedReg", ")", ";", "BuildMI", "(", "*", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "LoopBB", ")", ";"], "ground_truth": ["return", "RemainderBB", ";"], "File": "SIISelLowering133", "Func": "emitGWSMemViolTestLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8976, "Length": 127, "Cover_Rate": 0.30528846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32_t", "<ISA_LIT>MCCodeEmitter", "::", "getHiLo16ImmOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "static_cast", "<", "unsigned", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "const", "MCExpr", "*", "E", "=", "MO", ".", "getExpr", "(", ")", ";", "if", "(", "E", "->", "getKind", "(", ")", "==", "MCExpr", "::", "Target", ")", "{", "const", "<ISA_LIT>MCExpr", "*", "<ISA_LIT>16Expr", "=", "cast", "<", "<ISA_LIT>MCExpr", ">", "(", "E", ")", ";", "E", "=", "<ISA_LIT>16Expr", "->", "getSubExpr", "(", ")", ";", "MCFixupKind", "Kind", ";", "switch", "(", "<ISA_LIT>16Expr", "->", "getKind", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_HI16", ":", "if", "(", "!", "isTargetDarwin", "(", ")", "&&", "EvaluateAsPCRel", "(", "E", ")", ")", "Kind", "=", "MCFixupKind", "(", "isThumb2", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "else", "Kind", "=", "MCFixupKind", "(", "isThumb2", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_LO16", ":", "if", "(", "!", "isTargetDarwin", "(", ")", "&&", "EvaluateAsPCRel", "(", "E", ")", ")", "Kind", "=", "MCFixupKind", "(", "isThumb2", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "else", "Kind", "=", "MCFixupKind", "(", "isThumb2", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "break", ";", "}", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "<NUM_LIT>", ",", "E", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "return", "<NUM_LIT>", ";", "}", ";", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter27", "Func": "getHiLo16ImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8977, "Length": 245, "Cover_Rate": 0.9386973180076629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "mask", "=", "spu_or", "(", "mask", ",", "spu_xor", "(", "(", "vec_uint4", ")", "(", "spu_rlmaska", "(", "spu_add", "(", "exp", ",", "-", "<NUM_LIT>", ")", ",", "-", "<NUM_LIT>", ")", ")", ",", "-", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["return", "(", "spu_andc", "(", "a", ",", "(", "vec_float4", ")", "(", "mask", ")", ")", ")", ";"], "File": "vmx2spu", "Func": "vec_trunc", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8978, "Length": 47, "Cover_Rate": 0.3533834586466165, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "IsMemcpySmall", "(", "Len", ")", ")", "return", "false", ";", "bool", "i64Legal", "=", "Subtarget", "->", "is64Bit", "(", ")", ";", "while", "(", "Len", ")", "{", "MVT", "VT", ";", "if", "(", "Len", ">=", "<NUM_LIT>", "&&", "i64Legal", ")", "VT", "=", "<STR_LIT>", ";", "else", "if", "(", "Len", ">=", "<NUM_LIT>", ")", "VT", "=", "<STR_LIT>", ";", "else", "if", "(", "Len", ">=", "<NUM_LIT>", ")", "VT", "=", "<STR_LIT>", ";", "else", "{", "assert", "(", "Len", "==", "<NUM_LIT>", ")", ";", "VT", "=", "<STR_LIT>", ";", "}", "unsigned", "Reg", ";", "bool", "RV", "=", "<ISA_LIT>FastEmitLoad", "(", "VT", ",", "SrcAM", ",", "nullptr", ",", "Reg", ")", ";", "RV", "&=", "<ISA_LIT>FastEmitStore", "(", "VT", ",", "Reg", ",", "true", ",", "DestAM", ")", ";", "assert", "(", "RV", "&&", "<STR_LIT>", ")", ";", "unsigned", "Size", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";"], "ground_truth": ["Len", "-=", "Size", ";"], "File": "X86FastISel120", "Func": "TryEmitSmallMemcpy", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8979, "Length": 128, "Cover_Rate": 0.7619047619047619, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Value", "[", "SGPR32", "]", ";"], "ground_truth": ["}"], "File": "GCNRegPressure", "Func": "getSGPRNum", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8980, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "width_source", "==", "SVE_SCALABLE", ")", "return", "default_estimated_poly_value", "(", "val", ")", ";", "HOST_WIDE_INT", "over_128", "=", "width_source", "-", "<NUM_LIT>", ";"], "ground_truth": ["return", "val", ".", "coeffs", "[", "<NUM_LIT>", "]", "+", "val", ".", "coeffs", "[", "<NUM_LIT>", "]", "*", "over_128", "/", "<NUM_LIT>", ";"], "File": "aarch64", "Func": "aarch64_estimated_poly_value", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8981, "Length": 38, "Cover_Rate": 0.6909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "case", "FK_Data_8", ":", "Log2Size", "=", "llvm", "::", "Log2_32", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "RelocType", "=", "unsigned", "(", "macho", "::", "RIT_<ISA_LIT>_Branch24Bit", ")", ";", "Log2Size", "=", "llvm", "::", "Log2_32", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "RelocType", "=", "unsigned", "(", "macho", "::", "RIT_<ISA_LIT>_ThumbBranch22Bit", ")", ";", "Log2Size", "=", "llvm", "::", "Log2_32", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "RelocType", "=", "unsigned", "(", "macho", "::", "RIT_<ISA_LIT>_ThumbBranch22Bit", ")", ";", "Log2Size", "=", "llvm", "::", "Log2_32", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMMachObjectWriter20", "Func": "getARMFixupKindMachOInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8982, "Length": 108, "Cover_Rate": 0.3698630136986301, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "BRChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ImmBranches", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BRChange", "|=", "fixupImmediateBr", "(", "ImmBranches", "[", "i", "]", ")", ";", "if", "(", "BRChange", "&&", "++", "NoBRIters", ">", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "CPChange", "&&", "!", "BRChange", ")", "break", ";", "MadeChange", "=", "true", ";", "}", "if", "(", "isThumb2", "&&", "!", "STI", "->", "prefers32BitThumb", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2Instructions", "(", ")", ";", "if", "(", "isThumb", "&&", "STI", "->", "hasV8MBaselineOps", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2Branches", "(", ")", ";", "if", "(", "GenerateTBB", "&&", "!", "STI", "->", "genExecuteOnly", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2JumpTables", "(", ")", ";", "verify", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CPEntries", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ",", "je", "=", "CPEntries", "[", "i", "]", ".", "size", "(", ")", ";", "j", "!=", "je", ";", "++", "j", ")", "{", "const", "CPEntry", "&", "CPE", "=", "CPEntries", "[", "i", "]", "[", "j", "]", ";", "if", "(", "CPE", ".", "CPEMI", "&&", "CPE", ".", "CPEMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isCPI", "(", ")", ")", "AFI", "->", "recordCPEClone", "(", "i", ",", "CPE", ".", "CPI", ")", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "'\\n'", ";", "dumpBBs", "(", ")", ")", ";", "BBUtils", "->", "clear", "(", ")", ";"], "ground_truth": ["WaterList", ".", "clear", "(", ")", ";"], "File": "ARMConstantIslandPass39", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8983, "Length": 246, "Cover_Rate": 0.34024896265560167, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isShuffleEquivalent", "(", "Mask", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ")", ";", "if", "(", "isShuffleEquivalent", "(", "Mask", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ")", ";"], "ground_truth": ["if", "(", "isSingleInputShuffleMask", "(", "Mask", ")", ")", "{"], "File": "X86ISelLowering225", "Func": "lowerV32I8VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8984, "Length": 182, "Cover_Rate": 0.36254980079681276, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "MCID", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Cond", ".", "size", "(", ")", ";", "++", "i", ")", "{", "if", "(", "Cond", "[", "i", "]", ".", "isReg", "(", ")", ")", "MIB", ".", "addReg", "(", "Cond", "[", "i", "]", ".", "getReg", "(", ")", ")", ";", "else", "if", "(", "Cond", "[", "i", "]", ".", "isImm", "(", ")", ")", "MIB", ".", "addImm", "(", "Cond", "[", "i", "]", ".", "getImm", "(", ")", ")", ";", "else", "assert", "(", "false", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MipsInstrInfo (2)", "Func": "BuildCondBr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8985, "Length": 92, "Cover_Rate": 0.6216216216216216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_min_sd", "(", "__mmask8", "__U", ",", "__m128d", "__A", ",", "__m128d", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128d", ")", "__builtin_ia32_minsd_mask_round", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__B", ",", "(", "__v2df", ")", "_mm_setzero_pd", "(", ")", ",", "(", "__mmask8", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fintrin", "Func": "_mm_maskz_min_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8986, "Length": 56, "Cover_Rate": 0.9824561403508771, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_cmpgt_epu32_mask", "(", "__mmask8", "__U", ",", "__m256i", "__A", ",", "__m256i", "__B", ")", "{", "return", "(", "__mmask8", ")", "__builtin_ia32_ucmpd256_mask", "(", "(", "__v8si", ")", "__A", ",", "(", "__v8si", ")", "__B", ",", "<NUM_LIT>", ",", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_mask_cmpgt_epu32_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8987, "Length": 47, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "M88kInstrInfo", "Func": "anchor", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8988, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "pass_remove_partial_avx_dependency", "(", "gcc", "::", "context", "*", "ctxt", ")", ":", "rtl_opt_pass", "(", "pass_data_remove_partial_avx_dependency", ",", "ctxt", ")", "{"], "ground_truth": ["}"], "File": "i386-features", "Func": "pass_remove_partial_avx_dependency", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8989, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Register", "(", ")", ";"], "ground_truth": ["}"], "File": "TPCRegisterInfo", "Func": "getFrameRegister", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8990, "Length": 6, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "R1", "=", "Addr", ";", "R2", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "SDLoc", "(", "Addr", ")", ",", "<STR_LIT>", ")", ";", "}", "}", "else", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "R1", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "R2", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "R1", "=", "Addr", ";", "R2", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "SDLoc", "(", "Addr", ")", ",", "<STR_LIT>", ")", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "SelectADDR64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8991, "Length": 83, "Cover_Rate": 0.42346938775510207, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "ThumbBETargetMachine", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine (2)1", "Func": "anchor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8992, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Bits", "==", "<NUM_LIT>", ")", "Bits", "=", "<NUM_LIT>", ";", "uint32_t", "FullValue", "=", "fullValue", "(", "*", "Disassembler", ".", "MCII", ",", "*", "*", "Disassembler", ".", "CurrentBundle", ",", "MI", ",", "SignExtend64", "(", "tmp", ",", "Bits", ")", ")", ";", "int64_t", "Extended", "=", "SignExtend64", "<", "<NUM_LIT>", ">", "(", "FullValue", ")", "+", "Address", ";"], "ground_truth": ["if", "(", "!", "Disassembler", ".", "tryAddingSymbolicOperand", "(", "MI", ",", "Extended", ",", "Address", ",", "true", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "<ISA_LIT>MCInstrInfo", "::", "addConstant", "(", "MI", ",", "Extended", ",", "Disassembler", ".", "getContext", "(", ")", ")", ";"], "File": "HexagonDisassembler13", "Func": "brtargetDecoder", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8993, "Length": 84, "Cover_Rate": 0.6222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>MCCodeEmitter", "(", ")", "{"], "ground_truth": ["}"], "File": "MipsMCCodeEmitter1", "Func": "~MipsMCCodeEmitter", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8994, "Length": 6, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "__vector", "unsigned", "int", "__mask", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "__a", "=", "vec_splat", "(", "__A", ",", "<NUM_LIT>", ")", ";", "__c", "=", "vec_sqrt", "(", "__a", ")", ";", "return", "(", "vec_sel", "(", "__A", ",", "__c", ",", "__mask", ")", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin2", "Func": "_mm_sqrt_ss", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8995, "Length": 46, "Cover_Rate": 0.6571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NumBytes", "==", "<NUM_LIT>", "&&", "DestReg", "!=", "BaseReg", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "(", "unsigned", ")", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "return", ";", "}", "bool", "isSub", "=", "NumBytes", "<", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "isSub", ")", "NumBytes", "=", "-", "NumBytes", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "emitARMRegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8996, "Length": 80, "Cover_Rate": 0.3125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "B", "=", "bit_cast", "<", "std", "::", "array", "<", "int8_t", ",", "<NUM_LIT>", ">>", "(", "Imm", ")", ";", "if", "(", "isSVEMaskOfIdenticalElements", "<", "int32_t", ">", "(", "Imm", ")", "&&", "isSVECpyImm", "<", "int32_t", ">", "(", "S", "[", "<NUM_LIT>", "]", ")", ")", "return", "false", ";", "if", "(", "isSVEMaskOfIdenticalElements", "<", "int16_t", ">", "(", "Imm", ")", "&&", "isSVECpyImm", "<", "int16_t", ">", "(", "H", "[", "<NUM_LIT>", "]", ")", ")", "return", "false", ";", "if", "(", "isSVEMaskOfIdenticalElements", "<", "int8_t", ">", "(", "Imm", ")", "&&", "isSVECpyImm", "<", "int8_t", ">", "(", "B", "[", "<NUM_LIT>", "]", ")", ")", "return", "false", ";", "return", "isLogicalImmediate", "(", "Imm", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AArch64AddressingModes1", "Func": "isSVEMoveMaskPreferredLogicalImmediate", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8997, "Length": 98, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getRelocType", "(", "MCContext", "&", "Ctx", ",", "const", "MCValue", "&", "Target", ",", "const", "MCFixup", "&", "Fixup", ",", "bool", "IsPCRel", ")", "const", "override", "{", "case", "<STR_LIT>", "##", "X", ":", "\\", "return", "ELF", "::", "R_<ISA_LIT>_", "##", "X", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "FIXUP", "(", "NONE", ")", ";", "FIXUP", "(", "PC2_12", ")", ";"], "ground_truth": ["FIXUP", "(", "PC2_8", ")", ";"], "File": "J2AsmBackend", "Func": "getRelocType", "Target": "J2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8998, "Length": 62, "Cover_Rate": 0.7294117647058823, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "if", "(", "ReserveAppRegisters", ")", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "if", "(", "ReserveAppRegisters", "||", "!", "Subtarget", ".", "is64Bit", "(", ")", ")", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["Reserved", ".", "set", "(", "<STR_LIT>", ")", ";"], "File": "SparcRegisterInfo (2)", "Func": "getReservedRegs", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8999, "Length": 85, "Cover_Rate": 0.302491103202847, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "aarch64_emit_move", "(", "rtx", "dest", ",", "rtx", "src", ")", "{"], "ground_truth": ["return", "(", "can_create_pseudo_p", "(", ")", "?", "emit_move_insn", "(", "dest", ",", "src", ")", ":", "emit_move_insn_1", "(", "dest", ",", "src", ")", ")", ";"], "File": "aarch64", "Func": "aarch64_emit_move", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9000, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "isInt", "<", "<NUM_LIT>", ">", "(", "BrOffset", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "isInt", "<", "<NUM_LIT>", ">", "(", "BrOffset", ")", ";", "case", "<STR_LIT>", ":", "return", "isInt", "<", "<NUM_LIT>", ">", "(", "BrOffset", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "isInt", "<", "<NUM_LIT>", ">", "(", "BrOffset", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "isInt", "<", "<NUM_LIT>", ">", "(", "BrOffset", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "isInt", "<", "<NUM_LIT>", ">", "(", "BrOffset", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "isInt", "<", "<NUM_LIT>", ">", "(", "BrOffset", ")", ";", "case", "<STR_LIT>", ":", "return", "isInt", "<", "<NUM_LIT>", ">", "(", "BrOffset", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "isInt", "<", "<NUM_LIT>", ">", "(", "BrOffset", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "isInt", "<", "<NUM_LIT>", ">", "(", "BrOffset", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "MipsInstrInfo36", "Func": "isBranchOffsetInRange", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9001, "Length": 297, "Cover_Rate": 0.34655775962660446, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "uint64_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "Count", ";", "++", "i", ")", "OS", ".", "write", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "CAHPAsmBackend", "Func": "writeNopData", "Target": "CAHP", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9002, "Length": 26, "Cover_Rate": 0.4482758620689655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "ValVT", "=", "VA", ".", "getValVT", "(", ")", ";", "<STR_LIT>", "Flags", "=", "Ins", "[", "i", "]", ".", "Flags", ";", "bool", "IsRegLoc", "=", "VA", ".", "isRegLoc", "(", ")", ";", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "{", "assert", "(", "Flags", ".", "getByValSize", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "ByValArg", "!=", "<ISA_LIT>CCInfo", ".", "byval_end", "(", ")", ")", ";", "copyByValRegs", "(", "Chain", ",", "DL", ",", "OutChains", ",", "DAG", ",", "Flags", ",", "InVals", ",", "&", "*", "FuncArg", ",", "<ISA_LIT>CCInfo", ",", "*", "ByValArg", ")", ";", "++", "ByValArg", ";", "continue", ";", "}", "if", "(", "IsRegLoc", ")", "{", "MVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "unsigned", "ArgReg", "=", "VA", ".", "getLocReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getRegClassFor", "(", "RegVT", ")", ";", "unsigned", "Reg", "=", "addLiveIn", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "ArgReg", ",", "RC", ")", ";", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "RegVT", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "{", "unsigned", "Opcode", "=", "<NUM_LIT>", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExt", ")", "Opcode", "=", "<STR_LIT>", ";", "if", "(", "Opcode", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "Opcode", ",", "DL", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "ValVT", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ValVT", ",", "ArgValue", ")", ";", "}", "if", "(", "(", "RegVT", "==", "<STR_LIT>", "&&", "ValVT", "==", "<STR_LIT>", ")", "||", "(", "RegVT", "==", "<STR_LIT>", "&&", "ValVT", "==", "<STR_LIT>", ")", "||", "(", "RegVT", "==", "<STR_LIT>", "&&", "ValVT", "==", "<STR_LIT>", ")", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ValVT", ",", "ArgValue", ")", ";", "else", "if", "(", "Subtarget", ".", "isABI_O32", "(", ")", "&&", "RegVT", "==", "<STR_LIT>", "&&", "ValVT", "==", "<STR_LIT>", ")", "{", "unsigned", "Reg2", "=", "addLiveIn", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "getNextIntArgReg", "(", "ArgReg", ")", ",", "RC", ")", ";", "SDValue", "ArgValue2", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg2", ",", "RegVT", ")", ";", "if", "(", "!", "Subtarget", ".", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "ArgValue", ",", "ArgValue2", ")", ";"], "ground_truth": ["ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "ArgValue", ",", "ArgValue2", ")", ";"], "File": "MipsISelLowering125", "Func": "LowerFormalArguments", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9003, "Length": 382, "Cover_Rate": 0.38742393509127787, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "CarryInReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "LLT", "DstTy", "=", "MRI", ".", "getType", "(", "DstReg", ")", ";", "if", "(", "DstTy", "!=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", "return", "false", ";", "MachineInstr", "*", "Def", "=", "MRI", ".", "getVRegDef", "(", "CarryInReg", ")", ";", "while", "(", "Def", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_TRUNC", ")", "{", "CarryInReg", "=", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Def", "=", "MRI", ".", "getVRegDef", "(", "CarryInReg", ")", ";", "}", "unsigned", "Opcode", ";", "if", "(", "Def", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_UADDE", ")", "{", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "CarryInReg", ")", ";"], "ground_truth": ["if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "CarryInReg", ",", "<STR_LIT>", ",", "MRI", ")", ")", "return", "false", ";"], "File": "X86InstructionSelector11", "Func": "selectUadde", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9004, "Length": 151, "Cover_Rate": 0.3647342995169082, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "while", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ")", "++", "MBBI", ";", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MBBI", ")", ";", "addFrameReference", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ",", "UnwindHelpFI", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86FrameLowering81", "Func": "processFunctionBeforeFrameFinalized", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9005, "Length": 69, "Cover_Rate": 0.3039647577092511, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "getLdStRegOp", "(", "FirstMI", ")", ".", "getReg", "(", ")", ";", "unsigned", "BaseReg", "=", "getLdStBaseOp", "(", "FirstMI", ")", ".", "getReg", "(", ")", ";", "int", "Offset", "=", "getLdStOffsetOp", "(", "FirstMI", ")", ".", "getImm", "(", ")", ";", "int", "OffsetStride", "=", "IsUnscaled", "?", "getMemScale", "(", "FirstMI", ")", ":", "<NUM_LIT>", ";", "bool", "IsPromotableZeroStore", "=", "isPromotableZeroStoreInst", "(", "FirstMI", ")", ";", "ModifiedRegs", ".", "reset", "(", ")", ";", "UsedRegs", ".", "reset", "(", ")", ";", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "MemInsns", ";", "for", "(", "unsigned", "Count", "=", "<NUM_LIT>", ";", "MBBI", "!=", "E", "&&", "Count", "<", "Limit", ";", "++", "MBBI", ")", "{", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "if", "(", "!", "MI", ".", "isTransient", "(", ")", ")", "++", "Count", ";", "Flags", ".", "setSExtIdx", "(", "-", "<NUM_LIT>", ")", ";", "if", "(", "areCandidatesToMergeOrPair", "(", "FirstMI", ",", "MI", ",", "Flags", ",", "TII", ")", "&&", "getLdStOffsetOp", "(", "MI", ")", ".", "isImm", "(", ")", ")", "{", "assert", "(", "MI", ".", "mayLoadOrStore", "(", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "MIBaseReg", "=", "getLdStBaseOp", "(", "MI", ")", ".", "getReg", "(", ")", ";", "int", "MIOffset", "=", "getLdStOffsetOp", "(", "MI", ")", ".", "getImm", "(", ")", ";", "bool", "MIIsUnscaled", "=", "TII", "->", "isUnscaledLdSt", "(", "MI", ")", ";", "if", "(", "IsUnscaled", "!=", "MIIsUnscaled", ")", "{", "int", "MemSize", "=", "getMemScale", "(", "MI", ")", ";", "if", "(", "MIIsUnscaled", ")", "{", "if", "(", "MIOffset", "%", "MemSize", ")", "{", "TII", "->", "trackRegDefsUses", "(", "MI", ",", "ModifiedRegs", ",", "UsedRegs", ",", "TRI", ")", ";", "MemInsns", ".", "push_back", "(", "&", "MI", ")", ";", "continue", ";", "}", "MIOffset", "/=", "MemSize", ";", "}", "else", "{", "MIOffset", "*=", "MemSize", ";", "}", "}", "if", "(", "BaseReg", "==", "MIBaseReg", "&&", "(", "(", "Offset", "==", "MIOffset", "+", "OffsetStride", ")", "||", "(", "Offset", "+", "OffsetStride", "==", "MIOffset", ")", ")", ")", "{", "int", "MinOffset", "=", "Offset", "<", "MIOffset", "?", "Offset", ":", "MIOffset", ";", "if", "(", "FindNarrowMerge", ")", "{", "if", "(", "(", "!", "IsUnscaled", "&&", "alignTo", "(", "MinOffset", ",", "<NUM_LIT>", ")", "!=", "MinOffset", ")", "||", "(", "IsPromotableZeroStore", "&&", "Reg", "!=", "getLdStRegOp", "(", "MI", ")", ".", "getReg", "(", ")", ")", ")", "{", "TII", "->", "trackRegDefsUses", "(", "MI", ",", "ModifiedRegs", ",", "UsedRegs", ",", "TRI", ")", ";", "MemInsns", ".", "push_back", "(", "&", "MI", ")", ";", "continue", ";", "}", "}", "else", "{", "if", "(", "!", "inBoundsForPair", "(", "IsUnscaled", ",", "MinOffset", ",", "OffsetStride", ")", ")", "{", "TII", "->", "trackRegDefsUses", "(", "MI", ",", "ModifiedRegs", ",", "UsedRegs", ",", "TRI", ")", ";", "MemInsns", ".", "push_back", "(", "&", "MI", ")", ";", "continue", ";", "}", "if", "(", "IsUnscaled", "&&", "(", "alignTo", "(", "MinOffset", ",", "OffsetStride", ")", "!=", "MinOffset", ")", ")", "{", "TII", "->", "trackRegDefsUses", "(", "MI", ",", "ModifiedRegs", ",", "UsedRegs", ",", "TRI", ")", ";", "MemInsns", ".", "push_back", "(", "&", "MI", ")", ";", "continue", ";"], "ground_truth": ["}"], "File": "AArch64LoadStoreOptimizer42", "Func": "findMatchingInsn", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9006, "Length": 432, "Cover_Rate": 0.6033519553072626, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>DAGToDAGISel", "(", "TM", ")", ";"], "ground_truth": ["}"], "File": "M68kISelDAGToDAG", "Func": "createM68kISelDag", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9007, "Length": 8, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_cmp_epu8_mask", "(", "__m512i", "__X", ",", "__m512i", "__Y", ",", "const", "int", "__P", ")", "{"], "ground_truth": ["return", "(", "__mmask64", ")", "__builtin_ia32_ucmpb512_mask", "(", "(", "__v64qi", ")", "__X", ",", "(", "__v64qi", ")", "__Y", ",", "__P", ",", "(", "__mmask64", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512bwintrin", "Func": "_mm512_cmp_epu8_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9008, "Length": 51, "Cover_Rate": 0.9807692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MPO", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOInvariant", ",", "Size", ",", "Align", ")", ";", "MIRBuilder", ".", "buildLoad", "(", "ValVReg", ",", "Addr", ",", "*", "MMO", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCallLowering30", "Func": "assignValueToAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9009, "Length": 35, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcmpgtq_m", "(", "float32x4_t", "__a", ",", "float32_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__arm_vcmpgtq_m_n_f32", "(", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcmpgtq_m", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9010, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int32x4_t", ")", "__builtin_neon_vbslv4si", "(", "(", "int32x4_t", ")", "__a", ",", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vbslq_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9011, "Length": 17, "Cover_Rate": 0.5862068965517241, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "StartIdx", "==", "StartIdx2", "&&", "<STR_LIT>", ")", ";", "}", "unsigned", "ScratchIdx", "=", "StartIdx", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "while", "(", "ScratchIdx", "<", "e", "&&", "!", "(", "MI", ".", "getOperand", "(", "ScratchIdx", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "ScratchIdx", ")", ".", "isDef", "(", ")", "&&", "MI", ".", "getOperand", "(", "ScratchIdx", ")", ".", "isImplicit", "(", ")", "&&", "MI", ".", "getOperand", "(", "ScratchIdx", ")", ".", "isEarlyClobber", "(", ")", ")", ")", "++", "ScratchIdx", ";", "assert", "(", "ScratchIdx", "!=", "e", "&&", "<STR_LIT>", ")", ";", "int64_t", "ID", "=", "MI", ".", "getOperand", "(", "StartIdx", ")", ".", "getImm", "(", ")", ";", "assert", "(", "(", "int32_t", ")", "ID", "==", "ID", "&&", "<STR_LIT>", ")", ";", "bool", "isAnyRegCC", "=", "MI", ".", "getOperand", "(", "StartIdx", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "CallingConv", "::", "AnyReg", ";", "assert", "(", "(", "(", "hasDef", "&&", "isAnyRegCC", ")", "||", "!", "hasDef", ")", "&&", "<STR_LIT>", ")", ";", "int64_t", "StackMapIdx", "=", "isAnyRegCC", "?", "StartIdx", "+", "<NUM_LIT>", ":", "StartIdx", "+", "<NUM_LIT>", "+", "MI", ".", "getOperand", "(", "StartIdx", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "assert", "(", "StackMapIdx", "<=", "MI", ".", "getNumOperands", "(", ")", "&&", "<STR_LIT>", ")", ";", "SM", ".", "recordStackMap", "(", "MI", ",", "ID", ",", "llvm", "::", "next", "(", "MI", ".", "operands_begin", "(", ")", ",", "StackMapIdx", ")", ",", "getStackMapEndMOP", "(", "MI", ".", "operands_begin", "(", ")", ",", "MI", ".", "operands_end", "(", ")", ")", ",", "isAnyRegCC", "&&", "hasDef", ")", ";", "unsigned", "EncodedBytes", "=", "<NUM_LIT>", ";"], "ground_truth": ["int64_t", "CallTarget", "=", "MI", ".", "getOperand", "(", "StartIdx", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";"], "File": "X86MCInstLower106", "Func": "LowerPATCHPOINT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9012, "Length": 251, "Cover_Rate": 0.5112016293279023, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "might_split_p", ";", "rtx", "set", ";", "gcc_assert", "(", "MEM_P", "(", "mem", ")", ")", ";", "mode", "=", "GET_MODE", "(", "mem", ")", ";", "might_split_p", "=", "true", ";", "if", "(", "GET_MODE_BITSIZE", "(", "mode", ")", ".", "to_constant", "(", ")", "<=", "<NUM_LIT>", ")", "might_split_p", "=", "false", ";", "else", "if", "(", "GET_MODE_BITSIZE", "(", "mode", ")", ".", "to_constant", "(", ")", "==", "<NUM_LIT>", ")", "{", "set", "=", "single_set", "(", "insn", ")", ";", "if", "(", "set", "&&", "!", "riscv_split_64bit_move_p", "(", "SET_DEST", "(", "set", ")", ",", "SET_SRC", "(", "set", ")", ")", ")", "might_split_p", "=", "false", ";", "}"], "ground_truth": ["return", "riscv_address_insns", "(", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ",", "mode", ",", "might_split_p", ")", ";"], "File": "riscv1", "Func": "riscv_load_store_insns", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9013, "Length": 102, "Cover_Rate": 0.8717948717948718, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "(", "TARGET_AVX", "&&", "!", "TARGET_PREFER_AVX128", ")", "?", "V8SImode", ":", "V4SImode", ";", "case", "DImode", ":", "return", "TARGET_AVX512F", "?", "V8DImode", ":", "(", "TARGET_AVX", "&&", "!", "TARGET_PREFER_AVX128", ")", "?", "V4DImode", ":", "V2DImode", ";", "case", "SFmode", ":", "if", "(", "TARGET_AVX512F", ")", "return", "V16SFmode", ";", "else", "if", "(", "TARGET_AVX", "&&", "!", "TARGET_PREFER_AVX128", ")", "return", "V8SFmode", ";", "else", "return", "V4SFmode", ";", "case", "DFmode", ":"], "ground_truth": ["if", "(", "!", "TARGET_VECTORIZE_DOUBLE", ")", "return", "word_mode", ";"], "File": "i3864", "Func": "ix86_preferred_simd_mode", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9014, "Length": 66, "Cover_Rate": 0.39520958083832336, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PacketizerList", "::", "cannotCoexist", "(", "const", "MachineInstr", "*", "MI", ",", "const", "MachineInstr", "*", "MJ", ")", "{"], "ground_truth": ["return", "cannotCoexistAsymm", "(", "MI", ",", "MJ", ",", "*", "HII", ")", "||", "cannotCoexistAsymm", "(", "MJ", ",", "MI", ",", "*", "HII", ")", ";"], "File": "HexagonVLIWPacketizer34", "Func": "cannotCoexist", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9015, "Length": 37, "Cover_Rate": 0.9736842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "From", "=", "getSimpleType", "(", "V", "->", "getType", "(", ")", ")", ";", "<STR_LIT>", "To", "=", "getLegalType", "(", "From", ")", ";", "Register", "VReg", "=", "getRegForValue", "(", "V", ")", ";"], "ground_truth": ["if", "(", "VReg", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";"], "File": "WebAssemblyFastISel (2)2", "Func": "getRegForUnsignedValue", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9016, "Length": 37, "Cover_Rate": 0.5692307692307692, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "void", "_mm_empty", "(", "void", ")", "{", "__builtin_ia32_emms", "(", ")", ";"], "ground_truth": ["}"], "File": "mmintrin4", "Func": "_mm_empty", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9017, "Length": 13, "Cover_Rate": 0.5652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>MCAsmStreamer", "::", "EmitDwarfFileDirective", "(", "unsigned", "FileNo", ",", "StringRef", "Filename", ")", "{", "OS", "<<", "<STR_LIT>", "<<", "FileNo", "<<", "' '", ";", "PrintQuotedString", "(", "Filename", ",", "OS", ")", ";", "EmitEOL", "(", ")", ";"], "ground_truth": ["return", "this", "->", "MCStreamer", "::", "EmitDwarfFileDirective", "(", "FileNo", ",", "Filename", ")", ";"], "File": "PTXMCAsmStreamer1", "Func": "EmitDwarfFileDirective", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9018, "Length": 43, "Cover_Rate": 0.9772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "GlobalBaseReg", "=", "<ISA_LIT>FI", "->", "getGlobalBaseReg", "(", ")", ";", "if", "(", "GlobalBaseReg", "!=", "<NUM_LIT>", ")", "return", "GlobalBaseReg", ";", "MachineBasicBlock", "&", "FirstMBB", "=", "MF", "->", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "FirstMBB", ".", "begin", "(", ")", ";", "DebugLoc", "DL", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";", "if", "(", "MBBI", "!=", "FirstMBB", ".", "end", "(", ")", ")", "DL", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MF", "->", "getRegInfo", "(", ")", ";", "unsigned", "PC", "=", "RegInfo", ".", "createVirtualRegister", "(", "<STR_LIT>", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "TM", ".", "getInstrInfo", "(", ")", ";", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "PC", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", "&&", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "isPICStyleGOT", "(", ")", ")", "{"], "File": "X86InstrInfo101", "Func": "getGlobalBaseReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9019, "Length": 146, "Cover_Rate": 0.5770750988142292, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SCAEdge", "newEdge", "(", "parent", ",", "this", ",", "site", ")", ";", "parent", "->", "Children", ".", "insert", "(", "newEdge", ")", ";"], "ground_truth": ["Parents", ".", "insert", "(", "newEdge", ")", ";"], "File": "PatmosStackCacheAnalysis", "Func": "addParent", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 9020, "Length": 26, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "(", "(", "Imm", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "&&", "(", "Imm", ">=", "-", "<NUM_LIT>", ")", "&&", "(", "Imm", "<=", "<NUM_LIT>", ")", ")", "{", "Base", "=", "CurDAG", "->", "getTargetConstant", "(", "Imm", "/", "<NUM_LIT>", ",", "DL", ",", "Ty", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "Ty", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AArch64ISelDAGToDAG1", "Func": "SelectSVE8BitLslImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9021, "Length": 59, "Cover_Rate": 0.34911242603550297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "GlobalAddressSDNode", "*", "GADN", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "OP1N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ";", "const", "ConstantSDNode", "*", "CDN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "OP2", ".", "getNode", "(", ")", ")", ";", "if", "(", "GADN", "&&", "CDN", ")", "to_replace", "=", "getConstantFieldValue", "(", "GADN", ",", "CDN", "->", "getZExtValue", "(", ")", ",", "size", ",", "new_val", ".", "c", ")", ";", "}", "else", "if", "(", "LDAddrNode", "->", "getOpcode", "(", ")", ">", "<STR_LIT>", "&&", "LDAddrNode", "->", "getNumOperands", "(", ")", ">", "<NUM_LIT>", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "LD", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "'\\n'", ")", ";", "SDValue", "OP1", "=", "LDAddrNode", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "const", "GlobalAddressSDNode", "*", "GADN", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "OP1", ".", "getNode", "(", ")", ")", ")", "to_replace", "=", "getConstantFieldValue", "(", "GADN", ",", "<NUM_LIT>", ",", "size", ",", "new_val", ".", "c", ")", ";", "}", "if", "(", "!", "to_replace", ")", "return", ";", "uint64_t", "val", ";", "if", "(", "size", "==", "<NUM_LIT>", ")", "val", "=", "new_val", ".", "c", "[", "<NUM_LIT>", "]", ";", "else", "if", "(", "size", "==", "<NUM_LIT>", ")", "val", "=", "new_val", ".", "s", ";", "else", "if", "(", "size", "==", "<NUM_LIT>", ")", "val", "=", "new_val", ".", "i", ";", "else", "{", "val", "=", "new_val", ".", "d", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "size", "<<", "<STR_LIT>", "<<", "val", "<<", "'\\n'", ")", ";", "SDValue", "NVal", "=", "CurDAG", "->", "getConstant", "(", "val", ",", "DL", ",", "LD", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";", "I", "--", ";", "SDValue", "From", "[", "]", "=", "{", "SDValue", "(", "Node", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "Node", ",", "<NUM_LIT>", ")", "}", ";", "SDValue", "To", "[", "]", "=", "{", "NVal", ",", "NVal", "}", ";", "CurDAG", "->", "ReplaceAllUsesOfValuesWith", "(", "From", ",", "To", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["I", "++", ";"], "File": "BPFISelDAGToDAG10", "Func": "PreprocessLoad", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9022, "Length": 296, "Cover_Rate": 0.5769980506822612, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "amdhsa", "::", "kernel_descriptor_t", "getDefaultAmdhsaKernelDescriptor", "(", "const", "MCSubtargetInfo", "*", "STI", ")", "{", "IsaVersion", "Version", "=", "getIsaVersion", "(", "STI", "->", "getCPU", "(", ")", ")", ";", "amdhsa", "::", "kernel_descriptor_t", "KD", ";", "memset", "(", "&", "KD", ",", "<NUM_LIT>", ",", "sizeof", "(", "KD", ")", ")", ";", "AMDHSA_BITS_SET", "(", "KD", ".", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_FLOAT_DENORM_MODE_16_64", ",", "amdhsa", "::", "FLOAT_DENORM_MODE_FLUSH_NONE", ")", ";", "AMDHSA_BITS_SET", "(", "KD", ".", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_ENABLE_DX10_CLAMP", ",", "<NUM_LIT>", ")", ";", "AMDHSA_BITS_SET", "(", "KD", ".", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_ENABLE_IEEE_MODE", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["AMDHSA_BITS_SET", "(", "KD", ".", "compute_pgm_rsrc2", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC2_ENABLE_SGPR_WORKGROUP_ID_X", ",", "<NUM_LIT>", ")", ";"], "File": "AMDGPUBaseInfo50", "Func": "getDefaultAmdhsaKernelDescriptor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9023, "Length": 95, "Cover_Rate": 0.6418918918918919, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "customEmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "<ISA_LIT>MCInstLower", "MCInstLowering", "(", "OutContext", ",", "*", "Mang", ",", "*", "this", ")", ";", "MCSubtargetInfo", "STI", "=", "getSubtargetInfo", "(", ")", ";", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "Lower", "(", "MI", ",", "TmpInst", ")", ";"], "ground_truth": ["OutStreamer", "->", "EmitInstruction", "(", "TmpInst", ",", "STI", ")", ";"], "File": "LanaiAsmPrinter", "Func": "customEmitInstruction", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9024, "Length": 51, "Cover_Rate": 0.9807692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "ACPV", "->", "isGlobalValue", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "GlobalValue", "*", "GV", "=", "ACPV", "->", "getGV", "(", ")", ";", "if", "(", "GV", ")", "{", "Reloc", "::", "Model", "RelocM", "=", "TM", ".", "getRelocationModel", "(", ")", ";", "emitGlobalAddress", "(", "GV", ",", "<STR_LIT>", ",", "isa", "<", "Function", ">", "(", "GV", ")", ",", "Subtarget", "->", "GVIsIndirectSymbol", "(", "GV", ",", "RelocM", ")", ",", "(", "intptr_t", ")", "ACPV", ")", ";", "}", "else", "{", "emitExternalSymbolAddress", "(", "ACPV", "->", "getSymbol", "(", ")", ",", "<STR_LIT>", ")", ";", "}", "emitWordLE", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "const", "Constant", "*", "CV", "=", "MCPE", ".", "Val", ".", "ConstVal", ";", "DEBUG", "(", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "CPI", "<<", "<STR_LIT>", "<<", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue", "(", ")", "<<", "<STR_LIT>", ";", "if", "(", "const", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "CV", ")", ")", "errs", "(", ")", "<<", "F", "->", "getName", "(", ")", ";", "else", "errs", "(", ")", "<<", "*", "CV", ";", "errs", "(", ")", "<<", "'\\n'", ";", "}", ")", ";", "if", "(", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "CV", ")", ")", "{", "emitGlobalAddress", "(", "GV", ",", "<STR_LIT>", ",", "isa", "<", "Function", ">", "(", "GV", ")", ",", "false", ")", ";", "emitWordLE", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CV", ")", ")", "{", "uint32_t", "Val", "=", "uint32_t", "(", "*", "CI", "->", "getValue", "(", ")", ".", "getRawData", "(", ")", ")", ";", "emitWordLE", "(", "Val", ")", ";", "}", "else", "if", "(", "const", "ConstantFP", "*", "CFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "CV", ")", ")", "{", "if", "(", "CFP", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", ")", "emitWordLE", "(", "CFP", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ")", ";", "else", "if", "(", "CFP", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", ")", "emitDWordLE", "(", "CFP", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ")", ";", "else", "{"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "ARMCodeEmitter10", "Func": "emitConstPoolInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9025, "Length": 330, "Cover_Rate": 0.7036247334754797, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "Sig", "->", "Params", ".", "size", "(", ")", ";", "I", "<", "E", ";", "I", "++", ")", "Ret", "+=", "getInvokeSig", "(", "Sig", "->", "Params", "[", "I", "]", ")", ";"], "ground_truth": ["return", "Ret", ";"], "File": "WebAssemblyAsmPrinter (2)1", "Func": "getEmscriptenInvokeSymbolName", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9026, "Length": 39, "Cover_Rate": 0.37142857142857144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "*", "code", "=", "EQ", ";", "tmp0", "=", "riscv_force_binary", "(", "word_mode", ",", "EQ", ",", "cmp_op0", ",", "cmp_op0", ")", ";", "tmp1", "=", "riscv_force_binary", "(", "word_mode", ",", "EQ", ",", "cmp_op1", ",", "cmp_op1", ")", ";", "*", "op0", "=", "riscv_force_binary", "(", "word_mode", ",", "AND", ",", "tmp0", ",", "tmp1", ")", ";", "*", "op1", "=", "riscv_force_binary", "(", "word_mode", ",", "EQ", ",", "cmp_op0", ",", "cmp_op1", ")", ";", "break", ";", "case", "CODE", ":", "\\", "*", "code", "=", "EQ", ";", "\\", "*", "op0", "=", "gen_reg_rtx", "(", "word_mode", ")", ";", "\\", "if", "(", "GET_MODE", "(", "cmp_op0", ")", "==", "SFmode", "&&", "TARGET_64BIT", ")", "\\", "emit_insn", "(", "gen_f", "##", "CMP", "##", "_quietsfdi4", "(", "*", "op0", ",", "cmp_op0", ",", "cmp_op1", ")", ")", ";", "\\", "else", "if", "(", "GET_MODE", "(", "cmp_op0", ")", "==", "SFmode", ")", "\\", "emit_insn", "(", "gen_f", "##", "CMP", "##", "_quietsfsi4", "(", "*", "op0", ",", "cmp_op0", ",", "cmp_op1", ")", ")", ";", "\\", "else", "if", "(", "GET_MODE", "(", "cmp_op0", ")", "==", "DFmode", "&&", "TARGET_64BIT", ")", "\\", "emit_insn", "(", "gen_f", "##", "CMP", "##", "_quietdfdi4", "(", "*", "op0", ",", "cmp_op0", ",", "cmp_op1", ")", ")", ";", "\\", "else", "if", "(", "GET_MODE", "(", "cmp_op0", ")", "==", "DFmode", ")", "\\", "emit_insn", "(", "gen_f", "##", "CMP", "##", "_quietdfsi4", "(", "*", "op0", ",", "cmp_op0", ",", "cmp_op1", ")", ")", ";", "\\", "else", "if", "(", "GET_MODE", "(", "cmp_op0", ")", "==", "HFmode", "&&", "TARGET_64BIT", ")", "\\", "emit_insn", "(", "gen_f", "##", "CMP", "##", "_quiethfdi4", "(", "*", "op0", ",", "cmp_op0", ",", "cmp_op1", ")", ")", ";", "\\", "else", "if", "(", "GET_MODE", "(", "cmp_op0", ")", "==", "HFmode", ")", "\\", "emit_insn", "(", "gen_f", "##", "CMP", "##", "_quiethfsi4", "(", "*", "op0", ",", "cmp_op0", ",", "cmp_op1", ")", ")", ";", "\\", "else", "\\", "gcc_unreachable", "(", ")", ";", "\\", "*", "op1", "=", "const0_rtx", ";", "\\", "break", ";", "case", "UNLT", ":", "std", "::", "swap", "(", "cmp_op0", ",", "cmp_op1", ")", ";", "gcc_fallthrough", "(", ")", ";", "UNORDERED_COMPARISON", "(", "UNGT", ",", "le", ")", "case", "UNLE", ":", "std", "::", "swap", "(", "cmp_op0", ",", "cmp_op1", ")", ";", "gcc_fallthrough", "(", ")", ";", "UNORDERED_COMPARISON", "(", "UNGE", ",", "lt", ")", "case", "NE", ":", "fp_code", "=", "EQ", ";", "*", "code", "=", "EQ", ";", "case", "EQ", ":", "case", "LE", ":", "case", "LT", ":", "case", "GE", ":", "case", "GT", ":", "*", "op0", "=", "riscv_force_binary", "(", "word_mode", ",", "fp_code", ",", "cmp_op0", ",", "cmp_op1", ")", ";", "*", "op1", "=", "const0_rtx", ";"], "ground_truth": ["break", ";"], "File": "riscv1", "Func": "riscv_emit_float_compare", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9027, "Length": 366, "Cover_Rate": 0.6841121495327103, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TLOF", ".", "get", "(", ")", ";"], "ground_truth": ["}"], "File": "MMIXTargetMachine", "Func": "getObjFileLowering", "Target": "MMIX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9028, "Length": 8, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "EFlags", "=", "MCA", ".", "getELFHeaderEFlags", "(", ")", ";", "EFlags", "|=", "getEFlagsForFeatureSet", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ";"], "ground_truth": ["MCA", ".", "setELFHeaderEFlags", "(", "EFlags", ")", ";"], "File": "AVRELFStreamer", "Func": "AVRELFStreamer", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9029, "Length": 27, "Cover_Rate": 0.4576271186440678, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MI", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "AMDGPU", "::", "<ISA_LIT>_SPILL_V512_SAVE", ":", "case", "AMDGPU", "::", "<ISA_LIT>_SPILL_V256_SAVE", ":", "case", "AMDGPU", "::", "<ISA_LIT>_SPILL_V128_SAVE", ":", "case", "AMDGPU", "::", "<ISA_LIT>_SPILL_V96_SAVE", ":", "case", "AMDGPU", "::", "<ISA_LIT>_SPILL_V64_SAVE", ":", "case", "AMDGPU", "::", "<ISA_LIT>_SPILL_V32_SAVE", ":", "buildScratchLoadStore", "(", "MI", ",", "AMDGPU", "::", "BUFFER_STORE_DWORD_OFFSET", ",", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "AMDGPU", "::", "OpName", "::", "src", ")", "->", "getReg", "(", ")", ",", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "AMDGPU", "::", "OpName", "::", "scratch_rsrc", ")", "->", "getReg", "(", ")", ",", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "AMDGPU", "::", "OpName", "::", "scratch_offset", ")", "->", "getReg", "(", ")", ",", "FrameInfo", "->", "getObjectOffset", "(", "Index", ")", ",", "RS", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "break", ";", "case", "AMDGPU", "::", "<ISA_LIT>_SPILL_V32_RESTORE", ":", "case", "AMDGPU", "::", "<ISA_LIT>_SPILL_V64_RESTORE", ":", "case", "AMDGPU", "::", "<ISA_LIT>_SPILL_V96_RESTORE", ":", "case", "AMDGPU", "::", "<ISA_LIT>_SPILL_V128_RESTORE", ":", "case", "AMDGPU", "::", "<ISA_LIT>_SPILL_V256_RESTORE", ":", "case", "AMDGPU", "::", "<ISA_LIT>_SPILL_V512_RESTORE", ":", "{", "buildScratchLoadStore", "(", "MI", ",", "AMDGPU", "::", "BUFFER_LOAD_DWORD_OFFSET", ",", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "AMDGPU", "::", "OpName", "::", "dst", ")", "->", "getReg", "(", ")", ",", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "AMDGPU", "::", "OpName", "::", "scratch_rsrc", ")", "->", "getReg", "(", ")", ",", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "AMDGPU", "::", "OpName", "::", "scratch_offset", ")", "->", "getReg", "(", ")", ",", "FrameInfo", "->", "getObjectOffset", "(", "Index", ")", ",", "RS", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "default", ":", "{", "int64_t", "Offset", "=", "FrameInfo", "->", "getObjectOffset", "(", "Index", ")", ";", "FIOp", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "if", "(", "!", "TII", "->", "isImmOperandLegal", "(", "MI", ",", "FIOperandNum", ",", "FIOp", ")", ")", "{", "unsigned", "TmpReg", "=", "RS", "->", "scavengeRegister", "(", "&", "AMDGPU", "::", "VGPR_32RegClass", ",", "MI", ",", "SPAdj", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "AMDGPU", "::", "V_MOV_B32_e32", ")", ",", "TmpReg", ")", ".", "addImm", "(", "Offset", ")", ";"], "ground_truth": ["FIOp", ".", "ChangeToRegister", "(", "TmpReg", ",", "false", ",", "false", ",", "true", ")", ";"], "File": "SIRegisterInfo31", "Func": "eliminateFrameIndex", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9030, "Length": 326, "Cover_Rate": 0.36465324384787473, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "results", "[", "class", "]", "[", "mode", "]", "==", "<NUM_LIT>", ")", "{", "int", "r", ",", "n", ",", "i", ";", "results", "[", "class", "]", "[", "mode", "]", "=", "<NUM_LIT>", ";"], "ground_truth": ["for", "(", "r", "=", "<NUM_LIT>", ";", "r", "<", "FIRST_PSEUDO_REGISTER", ";", "r", "++", ")", "if", "(", "class_contents", "[", "class", "]", "[", "<NUM_LIT>", "]", "&", "(", "<NUM_LIT>", "<<", "r", ")", "&&", "HARD_REGNO_MODE_OK", "(", "r", ",", "mode", ")", ")", "{"], "File": "m32c2", "Func": "class_can_hold_mode", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9031, "Length": 67, "Cover_Rate": 0.32211538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "assemble_name", "(", "file", ",", "name", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "public", "?", "(", "int", ")", "C_EXT", ":", "(", "int", ")", "C_STAT", ",", "(", "int", ")", "DT_FCN", "<<", "N_BTSHFT", ")", ";"], "ground_truth": ["}"], "File": "winnt3", "Func": "i386_pe_declare_function_type", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9032, "Length": 41, "Cover_Rate": 0.7192982456140351, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "{", "Base", "=", "N", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", ")", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "+", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", ")", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "<STR_LIT>", "AddSub", "=", "<STR_LIT>", ";", "if", "(", "RHSC", "<", "<NUM_LIT>", ")", "{", "AddSub", "=", "<STR_LIT>", ";", "RHSC", "=", "-", "RHSC", ";", "}"], "ground_truth": ["Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", "(", "AddSub", ",", "RHSC", ")", ",", "<STR_LIT>", ")", ";"], "File": "ARMISelDAGToDAG108", "Func": "SelectAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9033, "Length": 220, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "long", "long", "res", ";"], "ground_truth": ["__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "res", ")", ":", "<STR_LIT>", "(", "mm", ")", ",", "<STR_LIT>", "(", "mn", ")", ")", ";"], "File": "ushmedia", "Func": "sh_media_MSHFHI_L", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9034, "Length": 25, "Cover_Rate": 0.5319148936170213, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "t2", "=", "REGNO", "(", "rt2", ")", ";", "n", "=", "REGNO", "(", "rn", ")", ";", "if", "(", "(", "TARGET_THUMB2", ")", "&&", "(", "(", "wback", "&&", "(", "n", "==", "t", "||", "n", "==", "t2", ")", ")", "||", "(", "t", "==", "SP_REGNUM", ")", "||", "(", "t", "==", "PC_REGNUM", ")", "||", "(", "t2", "==", "SP_REGNUM", ")", "||", "(", "t2", "==", "PC_REGNUM", ")", "||", "(", "!", "load", "&&", "(", "n", "==", "PC_REGNUM", ")", ")", "||", "(", "load", "&&", "(", "t", "==", "t2", ")", ")", "||", "(", "!", "wback", "&&", "load", "&&", "fix_cm3_ldrd", "&&", "(", "n", "==", "t", ")", ")", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "(", "TARGET_ARM", ")", "&&", "(", "(", "wback", "&&", "(", "n", "==", "t", "||", "n", "==", "t2", ")", ")", "||", "(", "t2", "==", "PC_REGNUM", ")", "||", "(", "t", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", "||", "(", "t2", "!=", "t", "+", "<NUM_LIT>", ")", "||", "(", "n", "==", "PC_REGNUM", ")", ")", ")", "return", "false", ";"], "File": "arm", "Func": "operands_ok_ldrd_strd", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9035, "Length": 152, "Cover_Rate": 0.7169811320754716, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DstReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", "assert", "(", "<STR_LIT>", ".", "contains", "(", "DstReg", ",", "SrcReg", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "File": "RISCVInstrInfo17", "Func": "copyPhysReg", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9036, "Length": 75, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "decomposed", "&&", "!", "s390_decompose_address", "(", "op", ",", "&", "addr", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "!", "s390_short_displacement", "(", "addr", ".", "disp", ")", ")", "return", "<NUM_LIT>", ";", "}", "break", ";", "case", "'S'", ":", "if", "(", "!", "TARGET_LONG_DISPLACEMENT", ")", "return", "<NUM_LIT>", ";", "if", "(", "!", "decomposed", "&&", "!", "s390_decompose_address", "(", "op", ",", "&", "addr", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "addr", ".", "indx", ")", "return", "<NUM_LIT>", ";", "if", "(", "s390_short_displacement", "(", "addr", ".", "disp", ")", ")", "return", "<NUM_LIT>", ";", "break", ";", "case", "'T'", ":", "if", "(", "!", "TARGET_LONG_DISPLACEMENT", ")", "return", "<NUM_LIT>", ";", "if", "(", "(", "decomposed", "||", "s390_decompose_address", "(", "op", ",", "&", "addr", ")", ")", "&&", "s390_short_displacement", "(", "addr", ".", "disp", ")", ")", "return", "<NUM_LIT>", ";", "break", ";", "default", ":", "return", "<NUM_LIT>", ";", "}", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "s3904", "Func": "s390_check_qrst_address", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9037, "Length": 131, "Cover_Rate": 0.5057915057915058, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "C", ".", "CallConstructionID", "==", "MachineOutlinerNoLRSave", "||", "C", ".", "CallConstructionID", "==", "MachineOutlinerThunk", ")", "{", "It", "=", "MBB", ".", "insert", "(", "It", ",", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addGlobalAddress", "(", "M", ".", "getNamedValue", "(", "MF", ".", "getName", "(", ")", ")", ")", ")", ";", "return", "It", ";", "}", "MachineBasicBlock", "::", "iterator", "CallPt", ";", "MachineInstr", "*", "STRXpre", "=", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";", "It", "=", "MBB", ".", "insert", "(", "It", ",", "STRXpre", ")", ";", "It", "++", ";", "It", "=", "MBB", ".", "insert", "(", "It", ",", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addGlobalAddress", "(", "M", ".", "getNamedValue", "(", "MF", ".", "getName", "(", ")", ")", ")", ")", ";", "CallPt", "=", "It", ";", "It", "++", ";"], "ground_truth": ["MachineInstr", "*", "LDRXpost", "=", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "File": "AArch64InstrInfo68", "Func": "insertOutlinedCall", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9038, "Length": 209, "Cover_Rate": 0.625748502994012, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "arm_output_ttype", "(", "rtx", "x", ")", "{"], "ground_truth": ["fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";"], "File": "arm3", "Func": "arm_output_ttype", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9039, "Length": 15, "Cover_Rate": 0.30612244897959184, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "Cond", "[", "<NUM_LIT>", "]", ".", "setImm", "(", "getOppositeBranchOpcode", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "RISCVInstrInfo", "Func": "reverseBranchCondition", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9040, "Length": 38, "Cover_Rate": 0.7169811320754716, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "(", "unsigned", ")", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["}"], "File": "SPUAsmPrinter1", "Func": "printU32ImmOperand", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9041, "Length": 17, "Cover_Rate": 0.5862068965517241, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "<ISA_LIT>TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "*", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{", "case", "'r'", ":"], "ground_truth": ["return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";"], "File": "LanaiISelLowering", "Func": "getRegForInlineAsmConstraint", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9042, "Length": 59, "Cover_Rate": 0.7468354430379747, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SUBREG_P", "(", "op", ")", "&&", "MEM_P", "(", "SUBREG_REG", "(", "op", ")", ")", "&&", "(", "GET_MODE_SIZE", "(", "GET_MODE", "(", "op", ")", ")", ">", "GET_MODE_SIZE", "(", "GET_MODE", "(", "SUBREG_REG", "(", "op", ")", ")", ")", ")", ")", "{"], "ground_truth": ["return", "false", ";"], "File": "avr", "Func": "avr_legitimate_combined_insn", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9043, "Length": 40, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "i", ";", "rtx", "regs", "[", "<NUM_LIT>", "]", ";", "i", "=", "<NUM_LIT>", ";", "regs", "[", "i", "++", "]", "=", "gen_rtx_REG", "(", "Pmode", ",", "STACK_POINTER_REGNUM", ")", ";", "if", "(", "hard_frame_needed", ")", "regs", "[", "i", "++", "]", "=", "gen_rtx_REG", "(", "Pmode", ",", "HARD_FRAME_POINTER_REGNUM", ")", ";", "if", "(", "!", "(", "REGNO", "(", "fp", ")", "==", "STACK_POINTER_REGNUM", "||", "(", "hard_frame_needed", "&&", "REGNO", "(", "fp", ")", "==", "HARD_FRAME_POINTER_REGNUM", ")", ")", ")", "regs", "[", "i", "++", "]", "=", "fp", ";", "p", "=", "rtvec_alloc", "(", "i", ")", ";", "while", "(", "--", "i", ">=", "<NUM_LIT>", ")", "{"], "ground_truth": ["rtx", "mem", "=", "gen_frame_mem", "(", "BLKmode", ",", "regs", "[", "i", "]", ")", ";"], "File": "powerpcspe", "Func": "rs6000_emit_stack_tie", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9044, "Length": 102, "Cover_Rate": 0.7034482758620689, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCInst", "CInst", ";"], "ground_truth": ["bool", "Res", "=", "compressInst", "(", "CInst", ",", "Inst", ",", "*", "Subtarget", ",", "OutStreamer", "->", "getContext", "(", ")", ")", ";"], "File": "CSKYAsmPrinter1", "Func": "EmitToStreamer", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9045, "Length": 22, "Cover_Rate": 0.3728813559322034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "RC", "==", "&", "<STR_LIT>", "||", "RC", "==", "&", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "HexagonGenInsert (2)", "Func": "isIntClass", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9046, "Length": 12, "Cover_Rate": 0.41379310344827586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "parsePrefix", "(", "<ISA_LIT>MCExpr", "::", "VariantKind", "&", "RefKind", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "RefKind", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Hash", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "assert", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Colon", ")", "&&", "<STR_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "enum", "{", "COFF", "=", "(", "<NUM_LIT>", "<<", "MCObjectFileInfo", "::", "IsCOFF", ")", ",", "ELF", "=", "(", "<NUM_LIT>", "<<", "MCObjectFileInfo", "::", "IsELF", ")", ",", "MACHO", "=", "(", "<NUM_LIT>", "<<", "MCObjectFileInfo", "::", "IsMachO", ")", "}", ";", "static", "const", "struct", "PrefixEntry", "{", "const", "char", "*", "Spelling", ";", "<ISA_LIT>MCExpr", "::", "VariantKind", "VariantKind", ";", "uint8_t", "SupportedFormats", ";", "}", "PrefixEntries", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_LO16", ",", "COFF", "|", "ELF", "|", "MACHO", "}", ",", "{", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_HI16", ",", "COFF", "|", "ELF", "|", "MACHO", "}", ",", "}", ";", "StringRef", "IDVal", "=", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";", "const", "auto", "&", "Prefix", "=", "std", "::", "find_if", "(", "std", "::", "begin", "(", "PrefixEntries", ")", ",", "std", "::", "end", "(", "PrefixEntries", ")", ",", "[", "&", "IDVal", "]", "(", "const", "PrefixEntry", "&", "PE", ")", "{", "return", "PE", ".", "Spelling", "==", "IDVal", ";", "}", ")", ";", "if", "(", "Prefix", "==", "std", "::", "end", "(", "PrefixEntries", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "uint8_t", "CurrentFormat", ";", "switch", "(", "getContext", "(", ")", ".", "getObjectFileInfo", "(", ")", "->", "getObjectFileType", "(", ")", ")", "{", "case", "MCObjectFileInfo", "::", "IsMachO", ":", "CurrentFormat", "=", "MACHO", ";", "break", ";", "case", "MCObjectFileInfo", "::", "IsELF", ":", "CurrentFormat", "=", "ELF", ";", "break", ";", "case", "MCObjectFileInfo", "::", "IsCOFF", ":", "CurrentFormat", "=", "COFF", ";", "break", ";", "}", "if", "(", "~", "Prefix", "->", "SupportedFormats", "&", "CurrentFormat", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "RefKind", "=", "Prefix", "->", "VariantKind", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "ARMAsmParser (2)5", "Func": "parsePrefix", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9047, "Length": 407, "Cover_Rate": 0.9902676399026764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";"], "ground_truth": ["setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";"], "File": "MSP430ISelLowering22", "Func": "MSP430TargetLowering", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9048, "Length": 234, "Cover_Rate": 0.37083993660855785, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "aa", ";", "aa", ".", "v", "=", "(", "vector", "signed", "int", ")", "(", "a", ")", ";", "if", "(", "aa", ".", "i", "[", "<NUM_LIT>", "]", ">", "b", ")", "{", "SPU_HALT_ACTION", ";", "}", ";"], "ground_truth": ["}"], "File": "si2vmx", "Func": "si_hgti", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9049, "Length": 33, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MachineFunctionInfo", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "Z80oldMachineFunctionInfo", "Func": "anchor", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9050, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ASM_GENERATE_INTERNAL_LABEL", "(", "begin_label_name", ",", "FUNC_BEGIN_PROLOG_LABEL", ",", "label_no", ")", ";", "begin_label_rtx", "=", "gen_rtx_SYMBOL_REF", "(", "SImode", ",", "ggc_strdup", "(", "begin_label_name", ")", ")", ";", "emit_move_insn", "(", "gen_rtx_REG", "(", "word_mode", ",", "<NUM_LIT>", ")", ",", "gen_rtx_REG", "(", "word_mode", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "use_mcount_pcrel_call", ")", "{", "if", "(", "TARGET_PA_20", ")", "emit_insn", "(", "gen_lcla2", "(", "reg", ",", "label_rtx", ")", ")", ";", "else", "emit_insn", "(", "gen_lcla1", "(", "reg", ",", "label_rtx", ")", ")", ";", "emit_insn", "(", "gen_load_offset_label_address", "(", "gen_rtx_REG", "(", "SImode", ",", "<NUM_LIT>", ")", ",", "reg", ",", "begin_label_rtx", ",", "label_rtx", ")", ")", ";", "}", "if", "(", "!", "NO_DEFERRED_PROFILE_COUNTERS", ")", "{", "rtx", "count_label_rtx", ",", "addr", ",", "r24", ";", "char", "count_label_name", "[", "<NUM_LIT>", "]", ";", "funcdef_nos", ".", "safe_push", "(", "label_no", ")", ";", "ASM_GENERATE_INTERNAL_LABEL", "(", "count_label_name", ",", "<STR_LIT>", ",", "label_no", ")", ";", "count_label_rtx", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "ggc_strdup", "(", "count_label_name", ")", ")", ";", "addr", "=", "force_reg", "(", "Pmode", ",", "count_label_rtx", ")", ";", "r24", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "r24", ",", "addr", ")", ";", "arg_bytes", "=", "GEN_INT", "(", "TARGET_64BIT", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "use_mcount_pcrel_call", ")", "call_insn", "=", "emit_call_insn", "(", "gen_call_mcount", "(", "mcount", ",", "arg_bytes", ",", "begin_label_rtx", ")", ")", ";", "else", "call_insn", "=", "emit_call_insn", "(", "gen_call", "(", "mcount", ",", "arg_bytes", ")", ")", ";", "use_reg", "(", "&", "CALL_INSN_FUNCTION_USAGE", "(", "call_insn", ")", ",", "r24", ")", ";"], "ground_truth": ["}"], "File": "pa6", "Func": "hppa_profile_hook", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9051, "Length": 215, "Cover_Rate": 0.5388471177944862, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InstrReplacerDstCOPY", "(", "unsigned", "SrcOpcode", ",", "unsigned", "DstOpcode", ")", ":", "InstrConverterBase", "(", "SrcOpcode", ")", ",", "DstOpcode", "(", "DstOpcode", ")", "{"], "ground_truth": ["}"], "File": "X86DomainReassignment", "Func": "InstrReplacerDstCOPY", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9052, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetData", "*", "TD", "=", "TM", ".", "getTargetData", "(", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "S", ")", ";", "std", "::", "vector", "<", "const", "GlobalVariable", "*", ">", "Items", "=", "S", "->", "Items", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "<", "Items", ".", "size", "(", ")", ";", "j", "++", ")", "{", "Constant", "*", "C", "=", "Items", "[", "j", "]", "->", "getInitializer", "(", ")", ";", "const", "Type", "*", "Ty", "=", "C", "->", "getType", "(", ")", ";", "unsigned", "Size", "=", "TD", "->", "getTypeAllocSize", "(", "Ty", ")", ";"], "ground_truth": ["O", "<<", "*", "GetGlobalValueSymbol", "(", "Items", "[", "j", "]", ")", "<<", "<STR_LIT>", "<<", "Size", "<<", "<STR_LIT>", ";"], "File": "PIC16AsmPrinter3", "Func": "EmitUninitializedDataSection", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9053, "Length": 102, "Cover_Rate": 0.8869565217391304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "GET_MODE_CLASS", "(", "mode1", ")", "==", "MODE_FLOAT", "||", "GET_MODE_CLASS", "(", "mode1", ")", "==", "MODE_COMPLEX_FLOAT", ")", "==", "(", "GET_MODE_CLASS", "(", "mode2", ")", "==", "MODE_FLOAT", "||", "GET_MODE_CLASS", "(", "mode2", ")", "==", "MODE_COMPLEX_FLOAT", ")", ")", ";"], "ground_truth": ["}"], "File": "microblaze", "Func": "microblaze_modes_tieable_p", "Target": "microblaze", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9054, "Length": 36, "Cover_Rate": 0.7659574468085106, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Ty", "->", "isVectorTy", "(", ")", ")", "{", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", ".", "getTypeLegalizationCost", "(", "DL", ",", "Ty", ")", ";", "if", "(", "LT", ".", "second", ".", "isFloatingPoint", "(", ")", ")", "return", "LT", ".", "first", "+", "FloatFactor", "*", "getTypeNumElements", "(", "Ty", ")", ";", "}", "return", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ",", "Args", ",", "CxtI", ")", ";"], "ground_truth": ["}"], "File": "HexagonTargetTransformInfo14", "Func": "getArithmeticInstrCost", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9055, "Length": 76, "Cover_Rate": 0.5984251968503937, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "width", "=", "GET_CODE", "(", "zxop0", ")", "==", "REG", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "return", "m68k_output_btst", "(", "GEN_INT", "(", "width", "-", "INTVAL", "(", "zxop2", ")", ")", ",", "zxop0", ",", "code", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "m68k", "Func": "m68k_output_bftst", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9056, "Length": 35, "Cover_Rate": 0.3888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>CallLowering", "::", "lowerCall", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "CallLoweringInfo", "&", "Info", ")", "const", "{"], "ground_truth": ["return", "false", ";"], "File": "RISCVCallLowering", "Func": "lowerCall", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9057, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AM", ".", "Disp", "+=", "GA", "->", "getOffset", "(", ")", ";", "AM", ".", "Base_Reg", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "N", ".", "getValueType", "(", ")", ")", ";", "AM", ".", "SymbolFlags", "=", "GA", "->", "getTargetFlags", "(", ")", ";", "if", "(", "N", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "{", "AM", ".", "Scale", "=", "<NUM_LIT>", ";"], "ground_truth": ["AM", ".", "IndexReg", "=", "CurDAG", "->", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "X86ISelDAGToDAG42", "Func": "SelectTLSADDRAddr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9058, "Length": 67, "Cover_Rate": 0.366120218579235, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "Has<ISA_LIT>64", ")", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "Subtarget", "->", "hasDSP", "(", ")", ")", "{", "<STR_LIT>", "VecTys", "[", "<NUM_LIT>", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "array_lengthof", "(", "VecTys", ")", ";", "++", "i", ")", "{", "addRegisterClass", "(", "VecTys", "[", "i", "]", ",", "&", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "Opc", "<", "<STR_LIT>", ";", "++", "Opc", ")", "setOperationAction", "(", "Opc", ",", "VecTys", "[", "i", "]", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VecTys", "[", "i", "]", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VecTys", "[", "i", "]", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VecTys", "[", "i", "]", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VecTys", "[", "i", "]", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VecTys", "[", "i", "]", ",", "Legal", ")", ";", "}", "unsigned", "FirstVT", "=", "(", "unsigned", ")", "<STR_LIT>", ";", "unsigned", "LastVT", "=", "(", "unsigned", ")", "<STR_LIT>", ";", "for", "(", "unsigned", "VT0", "=", "FirstVT", ";", "VT0", "<=", "LastVT", ";", "++", "VT0", ")", "{", "for", "(", "unsigned", "VT1", "=", "FirstVT", ";", "VT1", "<=", "LastVT", ";", "++", "VT1", ")", "setTruncStoreAction", "(", "(", "<STR_LIT>", ")", "VT0", ",", "(", "<STR_LIT>", ")", "VT1", ",", "Expand", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "(", "<STR_LIT>", ")", "VT0", ",", "Expand", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "(", "<STR_LIT>", ")", "VT0", ",", "Expand", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "(", "<STR_LIT>", ")", "VT0", ",", "Expand", ")", ";", "}", "setTargetDAGCombine", "(", "<STR_LIT>", ")", ";", "setTargetDAGCombine", "(", "<STR_LIT>", ")", ";", "setTargetDAGCombine", "(", "<STR_LIT>", ")", ";", "setTargetDAGCombine", "(", "<STR_LIT>", ")", ";", "setTargetDAGCombine", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "Subtarget", "->", "hasDSPR2", "(", ")", ")", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Legal", ")", ";", "if", "(", "Subtarget", "->", "hasMSA", "(", ")", ")", "{", "addMSAIntType", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "addMSAIntType", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "addMSAIntType", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "addMSAIntType", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "addMSAFloatType", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "addMSAFloatType", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "addMSAFloatType", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "}", "if", "(", "!", "Subtarget", "->", "mipsSEUsesSoftFloat", "(", ")", ")", "{", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "!", "Subtarget", "->", "isSingleFloat", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "isFP64bit", "(", ")", ")", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "else", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "}", "}"], "ground_truth": ["setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";"], "File": "MipsSEISelLowering12", "Func": "MipsSETargetLowering", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9059, "Length": 427, "Cover_Rate": 0.502944640753828, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "FK_Data_2", ":", "return", "ELF", "::", "R_<ISA_LIT>_16", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_PC8", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_PC16", ";", "}"], "ground_truth": ["}"], "File": "RV16KELFObjectWriter", "Func": "getRelocType", "Target": "RV16K", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9060, "Length": 26, "Cover_Rate": 0.3561643835616438, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "VK_<ISA_LIT>_LO", ":", "return", "<STR_LIT>", ";", "case", "VK_<ISA_LIT>_HI", ":", "return", "<STR_LIT>", ";", "case", "VK_<ISA_LIT>_PCREL_LO", ":", "return", "<STR_LIT>", ";", "case", "VK_<ISA_LIT>_PCREL_HI", ":", "return", "<STR_LIT>", ";", "}"], "ground_truth": ["}"], "File": "RISCVMCExpr (2)", "Func": "getVariantKindName", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9061, "Length": 33, "Cover_Rate": 0.7021276595744681, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "MemOpChains", ".", "push_back", "(", "MemOp", ")", ";", "}", "}", "if", "(", "!", "MemOpChains", ".", "empty", "(", ")", ")", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "&", "MemOpChains", "[", "<NUM_LIT>", "]", ",", "MemOpChains", ".", "size", "(", ")", ")", ";", "SDValue", "InFlag", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "Callee", "=", "DAG", ".", "getTargetGlobalAddress", "(", "G", "->", "getGlobal", "(", ")", ",", "dl", ",", "<STR_LIT>", ")", ";", "else", "if", "(", "ExternalSymbolSDNode", "*", "E", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", "Callee", "=", "DAG", ".", "getTargetExternalSymbol", "(", "E", "->", "getSymbol", "(", ")", ",", "<STR_LIT>", ")", ";", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "Ops", ".", "push_back", "(", "Callee", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ".", "getValueType", "(", ")", ")", ")", ";", "if", "(", "InFlag", ".", "getNode", "(", ")", ")", "Ops", ".", "push_back", "(", "InFlag", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "NodeTys", ",", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", ".", "size", "(", ")", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCALLSEQ_END", "(", "Chain", ",", "DAG", ".", "getConstant", "(", "NumBytes", ",", "getPointerTy", "(", ")", ",", "true", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "getPointerTy", "(", ")", ",", "true", ")", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "LowerCallResult", "(", "Chain", ",", "InFlag", ",", "CallConv", ",", "isVarArg", ",", "Ins", ",", "dl", ",", "DAG", ",", "InVals", ")", ";"], "File": "MSP430ISelLowering27", "Func": "LowerCCCCallTo", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9062, "Length": 367, "Cover_Rate": 0.40732519422863483, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCII", "(", "mcii", ")", ",", "Ctx", "(", "Ctx_", ")", ",", "IsLittleEndian", "(", "IsLittle", ")", "{"], "ground_truth": ["}"], "File": "MipsMCCodeEmitter36", "Func": "MipsMCCodeEmitter", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9063, "Length": 16, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "LinearizedRegion", "*", "SubRegion", "=", "CI", "->", "getRegionMRT", "(", ")", "->", "getLinearizedRegion", "(", ")", ";", "for", "(", "auto", "MBBI", ":", "SubRegion", "->", "MBBs", ")", "{", "storeMBBLiveOuts", "(", "MBBI", ",", "MRI", ",", "TRI", ",", "PHIInfo", ",", "TopRegion", ")", ";", "}", "}", "}", "if", "(", "CurrentTopRegion", "==", "nullptr", ")", "{", "auto", "Succ", "=", "Region", "->", "getSucc", "(", ")", ";", "for", "(", "auto", "&", "II", ":", "*", "Succ", ")", "{", "if", "(", "II", ".", "isPHI", "(", ")", ")", "{", "MachineInstr", "&", "PHI", "=", "II", ";"], "ground_truth": ["int", "numPreds", "=", "getPHINumInputs", "(", "PHI", ")", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "storeLiveOuts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9064, "Length": 92, "Cover_Rate": 0.32857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "mcii", ",", "const", "MCSubtargetInfo", "&", "sti", ",", "MCContext", "&", "ctx", ")", ":", "MCII", "(", "mcii", ")", ",", "STI", "(", "sti", ")", ",", "Ctx", "(", "ctx", ")", "{"], "ground_truth": ["}"], "File": "Z80MCCodeEmitter", "Func": "Z80MCCodeEmitter", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9065, "Length": 33, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TheTriple", ".", "isOSDarwin", "(", ")", ")", "return", "createMachOStreamer", "(", "Ctx", ",", "TAB", ",", "OS", ",", "Emitter", ",", "RelaxAll", ",", "true", ")", ";"], "ground_truth": ["return", "create<ISA_LIT>ELFStreamer", "(", "Ctx", ",", "TAB", ",", "OS", ",", "Emitter", ",", "RelaxAll", ")", ";"], "File": "AArch64MCTargetDesc11", "Func": "createMCStreamer", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9066, "Length": 38, "Cover_Rate": 0.4578313253012048, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCInstrDesc", "&", "Desc", "=", "MemOp", ".", "getDesc", "(", ")", ";", "int", "MemRefBegin", "=", "<STR_LIT>", "(", "Desc", ".", "TSFlags", ")", ";", "if", "(", "MemRefBegin", "<", "<NUM_LIT>", ")", "return", "false", ";", "MemRefBegin", "+=", "<STR_LIT>", "(", "Desc", ")", ";", "const", "MachineOperand", "*", "BaseOp", "=", "&", "MemOp", ".", "getOperand", "(", "MemRefBegin", "+", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "!", "BaseOp", "->", "isReg", "(", ")", ")", "return", "false", ";"], "File": "X86InstrInfo106", "Func": "getMemOperandsWithOffset", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9067, "Length": 64, "Cover_Rate": 0.3121951219512195, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "MOp1", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MachineOperand", "MOp2", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "MOp1", ".", "isImm", "(", ")", "&&", "MOp2", ".", "isFI", "(", ")", ")", "{", "FrameIndex", "=", "MOp2", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["}"], "File": "SPUInstrInfo", "Func": "isLoadFromStackSlot", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9068, "Length": 58, "Cover_Rate": 0.41134751773049644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask8", ")", "__builtin_ia32_ucmpd256_mask", "(", "(", "__v8si", ")", "__X", ",", "(", "__v8si", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask8", ")", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_mask_cmple_epu32_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9069, "Length": 25, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Qm", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "int", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeMQPRRegisterClass", "(", "Inst", ",", "Qm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{"], "File": "ARMDisassembler15", "Func": "DecodeMveAddrModeQ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9070, "Length": 68, "Cover_Rate": 0.5037037037037037, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "set_conv_libfunc", "(", "trunc_optab", ",", "mode", ",", "TDmode", ",", "<STR_LIT>", ")", ";", "set_conv_libfunc", "(", "trunc_optab", ",", "SDmode", ",", "mode", ",", "<STR_LIT>", ")", ";", "set_conv_libfunc", "(", "trunc_optab", ",", "DDmode", ",", "mode", ",", "<STR_LIT>", ")", ";", "set_conv_libfunc", "(", "sext_optab", ",", "TDmode", ",", "mode", ",", "<STR_LIT>", ")", ";", "set_conv_libfunc", "(", "sfix_optab", ",", "SImode", ",", "mode", ",", "<STR_LIT>", ")", ";", "set_conv_libfunc", "(", "ufix_optab", ",", "SImode", ",", "mode", ",", "<STR_LIT>", ")", ";", "set_conv_libfunc", "(", "sfix_optab", ",", "DImode", ",", "mode", ",", "<STR_LIT>", ")", ";", "set_conv_libfunc", "(", "ufix_optab", ",", "DImode", ",", "mode", ",", "<STR_LIT>", ")", ";", "set_conv_libfunc", "(", "sfloat_optab", ",", "mode", ",", "SImode", ",", "<STR_LIT>", ")", ";", "set_conv_libfunc", "(", "ufloat_optab", ",", "mode", ",", "SImode", ",", "<STR_LIT>", ")", ";", "set_conv_libfunc", "(", "sfloat_optab", ",", "mode", ",", "DImode", ",", "<STR_LIT>", ")", ";", "set_conv_libfunc", "(", "ufloat_optab", ",", "mode", ",", "DImode", ",", "<STR_LIT>", ")", ";", "if", "(", "TARGET_POWERPC64", ")", "{", "set_conv_libfunc", "(", "sfix_optab", ",", "TImode", ",", "mode", ",", "<STR_LIT>", ")", ";", "set_conv_libfunc", "(", "ufix_optab", ",", "TImode", ",", "mode", ",", "<STR_LIT>", ")", ";", "set_conv_libfunc", "(", "sfloat_optab", ",", "mode", ",", "TImode", ",", "<STR_LIT>", ")", ";", "set_conv_libfunc", "(", "ufloat_optab", ",", "mode", ",", "TImode", ",", "<STR_LIT>", ")", ";", "}", "}", "else", "{", "set_optab_libfunc", "(", "add_optab", ",", "mode", ",", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "sub_optab", ",", "mode", ",", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "neg_optab", ",", "mode", ",", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "smul_optab", ",", "mode", ",", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "sdiv_optab", ",", "mode", ",", "<STR_LIT>", ")", ";", "if", "(", "TARGET_PPC_GPOPT", ")", "set_optab_libfunc", "(", "sqrt_optab", ",", "mode", ",", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "eq_optab", ",", "mode", ",", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "ne_optab", ",", "mode", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["set_optab_libfunc", "(", "gt_optab", ",", "mode", ",", "<STR_LIT>", ")", ";"], "File": "powerpcspe", "Func": "init_float128_ieee", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9071, "Length": 270, "Cover_Rate": 0.4084720121028744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "Val0", "(", "N", ",", "<NUM_LIT>", ")", ";", "if", "(", "Val0", ".", "use_empty", "(", ")", ")", "return", "DCI", ".", "CombineTo", "(", "N", ",", "Val0", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "Z80ISelLowering2", "Func": "combineSUB", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9072, "Length": 76, "Cover_Rate": 0.8172043010752689, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint32x4_t", ")", "(", "__a", "==", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vceqq_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9073, "Length": 11, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "cvtStExtTWriteBackReg", "(", "MCInst", "&", "Inst", ",", "unsigned", "Opcode", ",", "const", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "(", "(", "<ISA_LIT>Operand", "*", ")", "Operands", "[", "<NUM_LIT>", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "(", "(", "<ISA_LIT>Operand", "*", ")", "Operands", "[", "<NUM_LIT>", "]", ")", "->", "addMemNoOffsetOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "(", "(", "<ISA_LIT>Operand", "*", ")", "Operands", "[", "<NUM_LIT>", "]", ")", "->", "addPostIdxRegOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "(", "(", "<ISA_LIT>Operand", "*", ")", "Operands", "[", "<NUM_LIT>", "]", ")", "->", "addCondCodeOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMAsmParser111", "Func": "cvtStExtTWriteBackReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9074, "Length": 109, "Cover_Rate": 0.990909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCInstrInfo", "*", "createTile64MCInstrInfo", "(", ")", "{", "MCInstrInfo", "*", "X", "=", "new", "MCInstrInfo", "(", ")", ";", "InitTile64MCInstrInfo", "(", "X", ")", ";", "return", "X", ";"], "ground_truth": ["}"], "File": "Tile64MCTargetDesc", "Func": "createTile64MCInstrInfo", "Target": "Tile64", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 9075, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int64x2_t", ")", "__builtin_neon_vbslv2di", "(", "(", "int64x2_t", ")", "__a", ",", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vbslq_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9076, "Length": 17, "Cover_Rate": 0.5862068965517241, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NaCl<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ",", "bool", "_is64Bit", ")", ":", "<ISA_LIT>AsmBackend", "(", "T", ",", "Triple", "::", "NaCl", ",", "true", ",", "_is64Bit", ")", "{"], "ground_truth": ["}"], "File": "MipsAsmBackend34", "Func": "NaClMipsAsmBackend", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9077, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "if", "(", "ConstantSDNode", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ")", ")", "{", "Addr", "=", "CurDAG", "->", "getTargetConstant", "(", "CN", "->", "getZExtValue", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "break", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "GBZ80ISelDAGToDAG (2)", "Func": "SelectIAddr", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9078, "Length": 51, "Cover_Rate": 0.5862068965517241, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "FuncInfo", ".", "StaticAllocaMap", ".", "count", "(", "C", ")", ")", "return", "<NUM_LIT>", ";", "<ISA_LIT>AddressMode", "AM", ";", "if", "(", "!", "<ISA_LIT>SelectAddress", "(", "C", ",", "AM", ")", ")", "return", "<NUM_LIT>", ";", "unsigned", "Opc", "=", "Subtarget", "->", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "TargetRegisterClass", "*", "RC", "=", "TLI", ".", "getRegClassFor", "(", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "addFullAddress", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ",", "AM", ")", ";"], "ground_truth": ["return", "ResultReg", ";"], "File": "X86FastISel112", "Func": "TargetMaterializeAlloca", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9079, "Length": 98, "Cover_Rate": 0.8596491228070176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "ScalarType", ";", "int", "ShftAmt", "=", "<NUM_LIT>", ";", "switch", "(", "Clamp", "->", "getSExtValue", "(", ")", ")", "{", "case", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ":", "ScalarType", "=", "<STR_LIT>", ";", "ShftAmt", "=", "<NUM_LIT>", ";", "break", ";", "case", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ":", "ScalarType", "=", "<STR_LIT>", ";", "ShftAmt", "=", "<NUM_LIT>", ";", "break", ";", "case", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ":", "ScalarType", "=", "<STR_LIT>", ";", "ShftAmt", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "return", "SDValue", "(", ")", ";", "}", "if", "(", "Shft", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "N1", "=", "isConstOrConstSplat", "(", "Shft", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "N1", "||", "N1", "->", "getSExtValue", "(", ")", "!=", "ShftAmt", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Mul", "=", "Shft", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Mul", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Ext0", "=", "Mul", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Ext1", "=", "Mul", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Ext0", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "Ext1", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "EVT", "VecVT", "=", "Ext0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "if", "(", "!", "VecVT", ".", "isPow2VectorType", "(", ")", "||", "VecVT", ".", "getVectorNumElements", "(", ")", "==", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Ext1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "!=", "VecVT", "||", "VecVT", ".", "getScalarType", "(", ")", "!=", "ScalarType", "||", "VT", ".", "getScalarSizeInBits", "(", ")", "<", "ScalarType", ".", "getScalarSizeInBits", "(", ")", "*", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["SDLoc", "DL", "(", "Mul", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformVQDMULHCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9080, "Length": 281, "Cover_Rate": 0.31361607142857145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasExynosCheapAsMoveHandling", "(", ")", "const", "{", "return", "ExynosAsCheapAsMove", ";"], "ground_truth": ["}"], "File": "AArch64Subtarget (2)1", "Func": "hasExynosCheapAsMoveHandling", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9081, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "UseSoftFloat", "||", "NoImplicitFloatOps", "||", "!", "Subtarget", "->", "hasSSE1", "(", ")", ")", "return", "None", ";", "static", "const", "MCPhysReg", "XMMArgRegs64Bit", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "return", "makeArrayRef", "(", "std", "::", "begin", "(", "XMMArgRegs64Bit", ")", ",", "std", "::", "end", "(", "XMMArgRegs64Bit", ")", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)4", "Func": "get64BitArgumentXMMs", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9082, "Length": 68, "Cover_Rate": 0.37777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MachineInstr", "*", "InputAdd", "=", "getOpcodeDef", "(", "TargetOpcode", "::", "G_PTR_ADD", ",", "Data", ".", "N0", ",", "*", "MRI", ")", ")", "{", "Data", ".", "N2", "=", "InputAdd", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Data", ".", "N3", "=", "InputAdd", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Data", ".", "N2", "=", "getDefIgnoringCopies", "(", "Data", ".", "N2", ",", "*", "MRI", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Data", ".", "N3", "=", "getDefIgnoringCopies", "(", "Data", ".", "N3", ",", "*", "MRI", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector", "Func": "parseMUBUFAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9083, "Length": 98, "Cover_Rate": 0.5764705882352941, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "TargetMachine", "&", "TM", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "DL", "(", "<STR_LIT>", ")", ",", "InstrInfo", "(", "initializeSubtargetDependencies", "(", "FS", ",", "CPU", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", ",", "FrameLowering", "(", ")", "{"], "ground_truth": ["}"], "File": "XtensaSubtarget", "Func": "XtensaSubtarget", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9084, "Length": 57, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vceq_s8", "(", "int8x8_t", "__a", ",", "int8x8_t", "__b", ")", "{"], "ground_truth": ["return", "(", "uint8x8_t", ")", "__builtin_neon_vceqv8qi", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon_vceq_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9085, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "isTailCallableCC", "=", "[", "]", "(", "CallingConv", "::", "ID", "CC", ")", "{", "return", "CC", "==", "CallingConv", "::", "C", "||", "CC", "==", "CallingConv", "::", "Fast", ";", "}", ";"], "ground_truth": ["if", "(", "!", "isTailCallableCC", "(", "CallerCC", ")", "||", "!", "isTailCallableCC", "(", "CalleeCC", ")", ")", "return", "false", ";"], "File": "PPCISelLowering (2)7", "Func": "areCallingConvEligibleForTCO_64SVR4", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9086, "Length": 44, "Cover_Rate": 0.6197183098591549, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "default", ":", "break", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)1", "Func": "getPseudoCMOVOpc", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9087, "Length": 23, "Cover_Rate": 0.38333333333333336, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SIInstrInfo109", "Func": "isMUBUF", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9088, "Length": 11, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "HighFPRsUsed", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "array_lengthof", "(", "HighFPRs", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "HighFPRsUsed", "|=", "MRI", ".", "isPhysRegUsed", "(", "HighFPRs", "[", "i", "]", ")", ";", "if", "(", "FFI", "->", "hasCalls", "(", ")", ")", "MRI", ".", "setPhysRegUsed", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "HighFPRsUsed", "||", "FFI", "->", "hasCalls", "(", ")", "||", "FFI", "->", "getObjectIndexEnd", "(", ")", "!=", "<NUM_LIT>", "||", "FFI", "->", "hasVarSizedObjects", "(", ")", ")", "MRI", ".", "setPhysRegUsed", "(", "<STR_LIT>", ")", ";"], "File": "SystemZFrameInfo", "Func": "processFunctionBeforeCalleeSavedScan", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9089, "Length": 84, "Cover_Rate": 0.42424242424242425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "LoadVal", "=", "DAG", ".", "getExtLoad", "(", "<STR_LIT>", ",", "DL", ",", "RegTy", ",", "Chain", ",", "LoadPtr", ",", "MachinePointerInfo", "(", ")", ",", "<STR_LIT>", "(", "LoadSizeInBytes", "*", "<NUM_LIT>", ")", ",", "false", ",", "false", ",", "false", ",", "Alignment", ")", ";", "MemOpChains", ".", "push_back", "(", "LoadVal", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "Shamt", ";", "if", "(", "isLittle", ")", "Shamt", "=", "TotalBytesLoaded", "*", "<NUM_LIT>", ";", "else", "Shamt", "=", "(", "RegSizeInBytes", "-", "(", "TotalBytesLoaded", "+", "LoadSizeInBytes", ")", ")", "*", "<NUM_LIT>", ";", "SDValue", "Shift", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "RegTy", ",", "LoadVal", ",", "DAG", ".", "getConstant", "(", "Shamt", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "RegTy", ",", "Val", ",", "Shift", ")", ";", "else", "Val", "=", "Shift", ";", "OffsetInBytes", "+=", "LoadSizeInBytes", ";", "TotalBytesLoaded", "+=", "LoadSizeInBytes", ";", "Alignment", "=", "std", "::", "min", "(", "Alignment", ",", "LoadSizeInBytes", ")", ";", "}", "unsigned", "ArgReg", "=", "ArgRegs", "[", "FirstReg", "+", "I", "]", ";", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "ArgReg", ",", "Val", ")", ")", ";", "return", ";", "}", "}", "unsigned", "MemCpySize", "=", "ByValSizeInBytes", "-", "OffsetInBytes", ";", "SDValue", "Src", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrTy", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "OffsetInBytes", ",", "DL", ",", "PtrTy", ")", ")", ";", "SDValue", "Dst", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrTy", ",", "StackPtr", ",", "DAG", ".", "getIntPtrConstant", "(", "VA", ".", "getLocMemOffset", "(", ")", ",", "DL", ")", ")", ";"], "ground_truth": ["Chain", "=", "DAG", ".", "getMemcpy", "(", "Chain", ",", "DL", ",", "Dst", ",", "Src", ",", "DAG", ".", "getConstant", "(", "MemCpySize", ",", "DL", ",", "PtrTy", ")", ",", "Alignment", ",", "false", ",", "false", ",", "false", ",", "MachinePointerInfo", "(", ")", ",", "MachinePointerInfo", "(", ")", ")", ";"], "File": "MipsISelLowering105", "Func": "passByValArg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9090, "Length": 287, "Cover_Rate": 0.42518518518518517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmPrinter", "::", "isLongBranchPseudo", "(", "int", "Opcode", ")", "const", "{", "return", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmPrinter1", "Func": "isLongBranchPseudo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9091, "Length": 26, "Cover_Rate": 0.8125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ptr", "->", "tune_defaulted", "=", "ix86_tune_defaulted", ";", "ptr", "->", "arch_specified", "=", "ix86_arch_specified", ";", "ptr", "->", "x_ix86_isa_flags_explicit", "=", "opts", "->", "x_ix86_isa_flags_explicit", ";", "ptr", "->", "x_ix86_isa_flags2_explicit", "=", "opts", "->", "x_ix86_isa_flags2_explicit", ";", "ptr", "->", "x_recip_mask_explicit", "=", "opts", "->", "x_recip_mask_explicit", ";", "ptr", "->", "x_ix86_arch_string", "=", "opts", "->", "x_ix86_arch_string", ";", "ptr", "->", "x_ix86_tune_string", "=", "opts", "->", "x_ix86_tune_string", ";", "ptr", "->", "x_ix86_asm_dialect", "=", "opts", "->", "x_ix86_asm_dialect", ";", "ptr", "->", "x_ix86_branch_cost", "=", "opts", "->", "x_ix86_branch_cost", ";", "ptr", "->", "x_ix86_dump_tunes", "=", "opts", "->", "x_ix86_dump_tunes", ";", "ptr", "->", "x_ix86_force_align_arg_pointer", "=", "opts", "->", "x_ix86_force_align_arg_pointer", ";", "ptr", "->", "x_ix86_force_drap", "=", "opts", "->", "x_ix86_force_drap", ";", "ptr", "->", "x_ix86_recip_name", "=", "opts", "->", "x_ix86_recip_name", ";", "ptr", "->", "x_ix86_section_threshold", "=", "opts", "->", "x_ix86_section_threshold", ";", "ptr", "->", "x_ix86_sse2avx", "=", "opts", "->", "x_ix86_sse2avx", ";", "ptr", "->", "x_ix86_stack_protector_guard", "=", "opts", "->", "x_ix86_stack_protector_guard", ";", "ptr", "->", "x_ix86_stringop_alg", "=", "opts", "->", "x_ix86_stringop_alg", ";", "ptr", "->", "x_ix86_tls_dialect", "=", "opts", "->", "x_ix86_tls_dialect", ";", "ptr", "->", "x_ix86_tune_ctrl_string", "=", "opts", "->", "x_ix86_tune_ctrl_string", ";", "ptr", "->", "x_ix86_tune_memcpy_strategy", "=", "opts", "->", "x_ix86_tune_memcpy_strategy", ";", "ptr", "->", "x_ix86_tune_memset_strategy", "=", "opts", "->", "x_ix86_tune_memset_strategy", ";", "ptr", "->", "x_ix86_tune_no_default", "=", "opts", "->", "x_ix86_tune_no_default", ";", "gcc_assert", "(", "ptr", "->", "arch", "==", "ix86_arch", ")", ";", "gcc_assert", "(", "ptr", "->", "schedule", "==", "ix86_schedule", ")", ";"], "ground_truth": ["gcc_assert", "(", "ptr", "->", "tune", "==", "ix86_tune", ")", ";"], "File": "i386-options1", "Func": "ix86_function_specific_save", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9092, "Length": 199, "Cover_Rate": 0.77431906614786, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512", ")", "__builtin_ia32_rsqrt28ps_mask", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v16sf", ")", "_mm512_undefined_ps", "(", ")", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512erintrin3", "Func": "_mm512_rsqrt28_round_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9093, "Length": 28, "Cover_Rate": 0.56, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Section", "->", "UseCodeAlign", "(", ")", ")", "getStreamer", "(", ")", ".", "emitCodeAlignment", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "else", "getStreamer", "(", ")", ".", "emitValueToAlignment", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMAsmParser19", "Func": "parseDirectiveAlign", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9094, "Length": 43, "Cover_Rate": 0.524390243902439, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "JTI", "=", "MO1", ".", "getIndex", "(", ")", ";", "MCSymbol", "*", "JTISymbol", "=", "Get<ISA_LIT>JTIPICJumpTableLabel", "(", "JTI", ")", ";", "OutStreamer", "->", "EmitLabel", "(", "JTISymbol", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "JTBBs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "i", "]", ";", "const", "MCExpr", "*", "MBBSymbolExpr", "=", "MCSymbolRefExpr", "::", "create", "(", "MBB", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addExpr", "(", "MBBSymbolExpr", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter102", "Func": "EmitJumpTableInsts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9095, "Length": 147, "Cover_Rate": 0.84, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "skip", "=", "build3", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_skip", ")", ",", "valist", ",", "f_skip", ",", "NULL_TREE", ")", ";", "addr", "=", "create_tmp_var", "(", "ptr_type_node", ",", "<STR_LIT>", ")", ";", "pass_by_reference_p", "=", "pass_va_arg_by_reference", "(", "type", ")", ";", "if", "(", "pass_by_reference_p", ")", "type", "=", "build_pointer_type", "(", "type", ")", ";", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "rsize", "=", "(", "(", "size", "+", "UNITS_PER_WORD", "-", "<NUM_LIT>", ")", "/", "UNITS_PER_WORD", ")", "*", "UNITS_PER_WORD", ";", "if", "(", "TYPE_ALIGN", "(", "type", ")", ">", "PARM_BOUNDARY", ")", "{", "gcc_assert", "(", "STACK_BOUNDARY", "==", "PARM_BOUNDARY", "*", "<NUM_LIT>", ")", ";", "tmp", "=", "build2", "(", "BIT_AND_EXPR", ",", "sizetype", ",", "fold_convert", "(", "sizetype", ",", "unshare_expr", "(", "args", ")", ")", ",", "size_int", "(", "PARM_BOUNDARY", "/", "<NUM_LIT>", ")", ")", ";", "tmp", "=", "build2", "(", "POINTER_PLUS_EXPR", ",", "ptr_type_node", ",", "unshare_expr", "(", "args", ")", ",", "tmp", ")", ";", "gimplify_assign", "(", "unshare_expr", "(", "args", ")", ",", "tmp", ",", "pre_p", ")", ";", "}", "tmp", "=", "fold_build_pointer_plus_hwi", "(", "unshare_expr", "(", "args", ")", ",", "rsize", ")", ";", "tmp", "=", "build2", "(", "TRUTH_AND_EXPR", ",", "boolean_type_node", ",", "build2", "(", "GT_EXPR", ",", "boolean_type_node", ",", "tmp", ",", "unshare_expr", "(", "skip", ")", ")", ",", "build2", "(", "LE_EXPR", ",", "boolean_type_node", ",", "unshare_expr", "(", "args", ")", ",", "unshare_expr", "(", "skip", ")", ")", ")", ";", "tmp", "=", "build3", "(", "COND_EXPR", ",", "ptr_type_node", ",", "tmp", ",", "build2", "(", "POINTER_PLUS_EXPR", ",", "ptr_type_node", ",", "unshare_expr", "(", "skip", ")", ",", "size_int", "(", "STACK_POINTER_OFFSET", ")", ")", ",", "unshare_expr", "(", "args", ")", ")", ";", "gimplify_assign", "(", "addr", ",", "tmp", ",", "pre_p", ")", ";"], "ground_truth": ["tmp", "=", "fold_build_pointer_plus_hwi", "(", "addr", ",", "rsize", ")", ";"], "File": "tilepro", "Func": "tilepro_gimplify_va_arg_expr", "Target": "tilepro", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 9096, "Length": 245, "Cover_Rate": 0.6767955801104972, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_cvtepu32_epi64", "(", "__m256i", "__X", ")", "{"], "ground_truth": ["return", "(", "__m512i", ")", "__builtin_ia32_pmovzxdq512_mask", "(", "(", "__v8si", ")", "__X", ",", "(", "__v8di", ")", "_mm512_undefined_epi32", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_cvtepu32_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9097, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Offset", "+", "Size", "<=", "DataSize", "&&", "<STR_LIT>", ")", ";", "Value", "=", "extractBitsForFixup", "(", "Kind", ",", "Value", ")", ";", "if", "(", "BitSize", "<", "<NUM_LIT>", ")", "Value", "&=", "(", "(", "uint64_t", ")", "<NUM_LIT>", "<<", "BitSize", ")", "-", "<NUM_LIT>", ";", "unsigned", "ShiftValue", "=", "(", "Size", "*", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "!=", "Size", ";", "++", "I", ")", "{"], "ground_truth": ["Data", "[", "Offset", "+", "I", "]", "|=", "uint8_t", "(", "Value", ">>", "ShiftValue", ")", ";"], "File": "SystemZMCAsmBackend27", "Func": "applyFixup", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9098, "Length": 79, "Cover_Rate": 0.5163398692810458, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "sawLoad", "=", "false", ";", "bool", "sawStore", "=", "false", ";", "for", "(", "ReverseInstrIter", "I", "(", "slot", ")", ";", "I", "!=", "MBB", ".", "instr_rend", "(", ")", ";", "++", "I", ")", "{", "if", "(", "I", "->", "isDebugValue", "(", ")", ")", "continue", ";", "InstrIter", "FI", "(", "llvm", "::", "next", "(", "I", ")", ".", "base", "(", ")", ")", ";", "if", "(", "I", "->", "hasUnmodeledSideEffects", "(", ")", "||", "I", "->", "isInlineAsm", "(", ")", "||", "I", "->", "isLabel", "(", ")", "||", "FI", "==", "LastFiller", "||", "I", "->", "isPseudo", "(", ")", ")", "break", ";", "if", "(", "delayHasHazard", "(", "FI", ",", "sawLoad", ",", "sawStore", ",", "RegDefs", ",", "RegUses", ")", ")", "{", "insertDefsUses", "(", "FI", ",", "RegDefs", ",", "RegUses", ")", ";"], "ground_truth": ["continue", ";"], "File": "MipsDelaySlotFiller22", "Func": "findDelayInstr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9099, "Length": 114, "Cover_Rate": 0.6745562130177515, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128h", ")", "__builtin_ia32_vfmsubph128_mask", "(", "(", "__v8hf", ")", "__A", ",", "(", "__v8hf", ")", "__B", ",", "(", "__v8hf", ")", "__C", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16vlintrin", "Func": "_mm_fmsub_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9100, "Length": 29, "Cover_Rate": 0.5370370370370371, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "Val", "=", "getImm", "(", ")", ";", "auto", "*", "SVal", "=", "dyn_cast", "<", "MCSymbolRefExpr", ">", "(", "Val", ")", ";"], "ground_truth": ["if", "(", "!", "SVal", "||", "SVal", "->", "getKind", "(", ")", "!=", "MCSymbolRefExpr", "::", "VK_None", ")", "return", "false", ";"], "File": "RISCVAsmParser (2)", "Func": "isFRMArg", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9101, "Length": 39, "Cover_Rate": 0.48148148148148145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetInstrInfo", "*", "TII", "=", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ";", "unsigned", "regX", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "regY", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["MachineBasicBlock", "*", "target", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";"], "File": "MipsISelLowering63", "Func": "EmitFEXT_T8I816_ins", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9102, "Length": 56, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "InstrItineraryData", "&", "getInstrItineraryData", "(", ")", "const", "{", "return", "InstrItins", ";"], "ground_truth": ["}"], "File": "X86Subtarget1", "Func": "getInstrItineraryData", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9103, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "PrintSpecial", "(", "const", "MCInst", "*", "MI", ",", "const", "char", "*", "Kind", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter27", "Func": "PrintSpecial", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9104, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "mep", "Func": "mep_narrow_volatile_bitfield", "Target": "mep", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9105, "Length": 6, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "FirstMBB", ".", "begin", "(", ")", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MF", "->", "getRegInfo", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "MF", "->", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "GlobalBaseReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "GlobalBaseReg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "RegInfo", ".", "addLiveIn", "(", "<STR_LIT>", ")", ";", "<ISA_LIT>FI", "->", "setGlobalBaseReg", "(", "GlobalBaseReg", ")", ";"], "ground_truth": ["return", "GlobalBaseReg", ";"], "File": "MBlazeInstrInfo1", "Func": "getGlobalBaseReg", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9106, "Length": 89, "Cover_Rate": 0.6013513513513513, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "switch", "(", "GVar", "->", "getLinkage", "(", ")", ")", "{", "case", "GlobalValue", "::", "CommonLinkage", ":", "case", "GlobalValue", "::", "LinkOnceAnyLinkage", ":", "case", "GlobalValue", "::", "LinkOnceODRLinkage", ":", "case", "GlobalValue", "::", "WeakAnyLinkage", ":", "case", "GlobalValue", "::", "WeakODRLinkage", ":", "O", "<<", "<STR_LIT>", "<<", "name", "<<", "'\\n'", ";", "break", ";", "case", "GlobalValue", "::", "AppendingLinkage", ":", "case", "GlobalValue", "::", "ExternalLinkage", ":", "O", "<<", "TAI", "->", "getGlobalDirective", "(", ")", "<<", "name", "<<", "'\\n'", ";", "case", "GlobalValue", "::", "PrivateLinkage", ":", "case", "GlobalValue", "::", "InternalLinkage", ":", "break", ";", "case", "GlobalValue", "::", "GhostLinkage", ":", "cerr", "<<", "<STR_LIT>", ";", "abort", "(", ")", ";", "case", "GlobalValue", "::", "DLLImportLinkage", ":", "cerr", "<<", "<STR_LIT>", ";", "abort", "(", ")", ";", "case", "GlobalValue", "::", "DLLExportLinkage", ":", "cerr", "<<", "<STR_LIT>", ";", "abort", "(", ")", ";", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "}", "EmitAlignment", "(", "Align", ",", "GVar", ")", ";", "if", "(", "TAI", "->", "hasDotTypeDotSizeDirective", "(", ")", ")", "{", "O", "<<", "<STR_LIT>", "<<", "name", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", "<<", "name", "<<", "','", "<<", "Size", "<<", "'\\n'", ";", "}", "O", "<<", "name", "<<", "<STR_LIT>", ";"], "ground_truth": ["EmitGlobalConstant", "(", "C", ")", ";"], "File": "SparcAsmPrinter32", "Func": "printModuleLevelGV", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9107, "Length": 176, "Cover_Rate": 0.44556962025316454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "for", "(", "aedges", "::", "iterator", "i", "(", "BackEdges", ".", "begin", "(", ")", ")", ",", "ie", "(", "BackEdges", ".", "end", "(", ")", ")", ";", "i", "!=", "ie", ";", "i", "++", ")", "{"], "ground_truth": ["rewriteEdge", "(", "i", "->", "second", "->", "Src", ",", "i", "->", "second", "->", "Dst", ")", ";"], "File": "PatmosFunctionSplitter", "Func": "rewriteCode", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 9108, "Length": 47, "Cover_Rate": 0.47, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "<ISA_LIT>TargetLowering", "::", "getExceptionPointerRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "RISCVISelLowering", "Func": "getExceptionPointerRegister", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9109, "Length": 16, "Cover_Rate": 0.8888888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineInstr", "*", "Instr", ":", "EarlyTermInstrs", ")", "{", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "!=", "CallingConv", "::", "<ISA_LIT>_GS", ")", "earlyTerm", "(", "*", "Instr", ",", "EarlyExitBlock", ")", ";", "Instr", "->", "eraseFromParent", "(", ")", ";", "}", "EarlyTermInstrs", ".", "clear", "(", ")", ";", "MadeChange", "=", "true", ";", "}", "if", "(", "!", "EpilogInstrs", ".", "empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "EmptyMBBAtEnd", "=", "nullptr", ";", "assert", "(", "!", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", "->", "returnsVoid", "(", ")", ")", ";", "if", "(", "EpilogInstrs", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "{", "EmptyMBBAtEnd", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MF", ".", "insert", "(", "MF", ".", "end", "(", ")", ",", "EmptyMBBAtEnd", ")", ";", "}", "for", "(", "auto", "MI", ":", "EpilogInstrs", ")", "{", "auto", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "if", "(", "MBB", "==", "&", "MF", ".", "back", "(", ")", "&&", "MI", "==", "&", "MBB", "->", "back", "(", ")", ")", "continue", ";", "if", "(", "!", "EmptyMBBAtEnd", ")", "{", "EmptyMBBAtEnd", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MF", ".", "insert", "(", "MF", ".", "end", "(", ")", ",", "EmptyMBBAtEnd", ")", ";", "}", "MBB", "->", "addSuccessor", "(", "EmptyMBBAtEnd", ")", ";", "MDT", "->", "getBase", "(", ")", ".", "insertEdge", "(", "MBB", ",", "EmptyMBBAtEnd", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "EmptyMBBAtEnd", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["MadeChange", "=", "true", ";"], "File": "SILateBranchLowering1", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9110, "Length": 240, "Cover_Rate": 0.40472175379426645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "pdp11_secondary_memory_needed", "(", "machine_mode", ",", "reg_class_t", "c1", ",", "reg_class_t", "c2", ")", "{", "int", "fromfloat", "=", "(", "c1", "==", "LOAD_FPU_REGS", "||", "c1", "==", "NO_LOAD_FPU_REGS", "||", "c1", "==", "FPU_REGS", ")", ";"], "ground_truth": ["int", "tofloat", "=", "(", "c2", "==", "LOAD_FPU_REGS", "||", "c2", "==", "NO_LOAD_FPU_REGS", "||", "c2", "==", "FPU_REGS", ")", ";"], "File": "pdp11", "Func": "pdp11_secondary_memory_needed", "Target": "pdp11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9111, "Length": 47, "Cover_Rate": 0.8545454545454545, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_mulss_mask_round", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ",", "(", "__v4sf", ")", "_mm_setzero_ps", "(", ")", ",", "(", "__mmask8", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm_maskz_mul_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9112, "Length": 32, "Cover_Rate": 0.5614035087719298, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setGlobalBaseReg", "(", "unsigned", "Reg", ")", "{", "GlobalBaseReg", "=", "Reg", ";"], "ground_truth": ["}"], "File": "M680x0MachineFunction", "Func": "setGlobalBaseReg", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9113, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "searchSymbolAlias", "(", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ",", "unsigned", "RegKind", ")", "{", "MCSymbol", "*", "Sym", "=", "getContext", "(", ")", ".", "LookupSymbol", "(", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ")", ";", "if", "(", "Sym", ")", "{", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "Expr", ";", "if", "(", "Sym", "->", "isVariable", "(", ")", ")", "Expr", "=", "Sym", "->", "getVariableValue", "(", ")", ";", "else", "return", "false", ";", "if", "(", "Expr", "->", "getKind", "(", ")", "==", "MCExpr", "::", "SymbolRef", ")", "{", "<STR_LIT>", "Kind", "=", "(", "<STR_LIT>", ")", "RegKind", ";", "const", "MCSymbolRefExpr", "*", "Ref", "=", "static_cast", "<", "const", "MCSymbolRefExpr", "*", ">", "(", "Expr", ")", ";", "const", "StringRef", "DefSymbol", "=", "Ref", "->", "getSymbol", "(", ")", ".", "getName", "(", ")", ";", "if", "(", "DefSymbol", ".", "startswith", "(", "<STR_LIT>", ")", ")", "{", "int", "RegNum", "=", "-", "<NUM_LIT>", ";", "APInt", "IntVal", "(", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ")", ";", "if", "(", "!", "DefSymbol", ".", "substr", "(", "<NUM_LIT>", ")", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "IntVal", ")", ")", "RegNum", "=", "matchRegisterByNumber", "(", "IntVal", ".", "getZExtValue", "(", ")", ",", "is<ISA_LIT>64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "else", "{", "switch", "(", "Kind", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "RegNum", "=", "matchFPURegisterName", "(", "DefSymbol", ".", "substr", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "RegNum", "=", "matchFPURegisterName", "(", "DefSymbol", ".", "substr", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "default", ":", "RegNum", "=", "matchCPURegisterName", "(", "DefSymbol", ".", "substr", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "}", "if", "(", "RegNum", ">", "-", "<NUM_LIT>", ")", "RegNum", "=", "getReg", "(", "regKindToRegClass", "(", "Kind", ")", ",", "RegNum", ")", ";", "}", "if", "(", "RegNum", ">", "-", "<NUM_LIT>", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "<ISA_LIT>Operand", "*", "op", "=", "<STR_LIT>", "(", "RegNum", ",", "S", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ";", "op", "->", "setRegKind", "(", "Kind", ")", ";", "Operands", ".", "push_back", "(", "op", ")", ";", "return", "true", ";", "}", "}", "}", "else", "if", "(", "Expr", "->", "getKind", "(", ")", "==", "MCExpr", "::", "Constant", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "const", "MCConstantExpr", "*", "Const", "=", "static_cast", "<", "const", "MCConstantExpr", "*", ">", "(", "Expr", ")", ";"], "ground_truth": ["<ISA_LIT>Operand", "*", "op", "=", "<STR_LIT>", "(", "Const", ",", "S", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ";"], "File": "MipsAsmParser29", "Func": "searchSymbolAlias", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9114, "Length": 390, "Cover_Rate": 0.9112149532710281, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "size_t", "__vec_align", "=", "sizeof", "(", "__vector", "float", ")", ";", "size_t", "__malloc_align", "=", "(", "sizeof", "(", "void", "*", ")", "+", "sizeof", "(", "void", "*", ")", ")", ";", "void", "*", "__ptr", ";", "if", "(", "__alignment", "==", "__malloc_align", "&&", "__alignment", "==", "__vec_align", ")", "return", "malloc", "(", "__size", ")", ";", "if", "(", "__alignment", "<", "__vec_align", ")", "__alignment", "=", "__vec_align", ";"], "ground_truth": ["if", "(", "posix_memalign", "(", "&", "__ptr", ",", "__alignment", ",", "__size", ")", "==", "<NUM_LIT>", ")", "return", "__ptr", ";"], "File": "mm", "Func": "malloc2__mm_malloc", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9115, "Length": 73, "Cover_Rate": 0.8021978021978022, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasFlagM", ";"], "ground_truth": ["}"], "File": "AArch64Subtarget (2)1", "Func": "hasFlagM", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9116, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "&", "<ISA_LIT>Subtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetMachine", "&", "TM", ")", "{", "StringRef", "CPUName", "=", "<STR_LIT>", "(", "TM", ".", "getTargetTriple", "(", ")", ",", "CPU", ")", ";", "ParseSubtargetFeatures", "(", "CPUName", ",", "CPUName", ",", "FS", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUName", ")", ";", "if", "(", "In<ISA_LIT>16Mode", "&&", "!", "IsSoftFloat", ")", "In<ISA_LIT>16HardFloat", "=", "true", ";"], "ground_truth": ["if", "(", "StackAlignOverride", ")", "stackAlignment", "=", "*", "StackAlignOverride", ";"], "File": "MipsSubtarget (2)2", "Func": "initializeSubtargetDependencies", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9117, "Length": 68, "Cover_Rate": 0.5037037037037037, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "SubReg3", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", ",", "V2", ",", "SubReg2", ",", "V3", ",", "SubReg3", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl", ",", "VT", ",", "Ops", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG34", "Func": "QuadSRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9118, "Length": 55, "Cover_Rate": 0.3873239436619718, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "const", "&", "I", ":", "<ISA_LIT>MCInstrInfo", "::", "bundleInstructions", "(", "MCII", ",", "MCB", ")", ")", "{", "MCInstrDesc", "const", "&", "Desc", "=", "<ISA_LIT>MCInstrInfo", "::", "getDesc", "(", "MCII", ",", "I", ")", ";"], "ground_truth": ["if", "(", "Desc", ".", "isBranch", "(", ")", "||", "Desc", ".", "isCall", "(", ")", "||", "Desc", ".", "isReturn", "(", ")", ")", "reportNote", "(", "I", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";"], "File": "HexagonMCChecker", "Func": "reportBranchErrors", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9119, "Length": 62, "Cover_Rate": 0.8732394366197183, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_loadu_epi8", "(", "__m512i", "__W", ",", "__mmask64", "__U", ",", "void", "const", "*", "__P", ")", "{"], "ground_truth": ["return", "(", "__m512i", ")", "__builtin_ia32_loaddquqi512_mask", "(", "(", "__v64qi", "*", ")", "__P", ",", "(", "__v64qi", ")", "__W", ",", "(", "__mmask64", ")", "__U", ")", ";"], "File": "avx512bwintrin4", "Func": "_mm512_mask_loadu_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9120, "Length": 50, "Cover_Rate": 0.9803921568627451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "a", ";"], "ground_truth": ["if", "(", "TREE_CODE", "(", "func", ")", "!=", "FUNCTION_DECL", ")", "return", "<NUM_LIT>", ";"], "File": "h8300", "Func": "h8300_monitor_function_p", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9121, "Length": 15, "Cover_Rate": 0.36585365853658536, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<ISA_LIT>_64_RELOC_SUBTRACTOR", ":", "{", "Rel", ".", "moveNext", "(", ")", ";", "any_relocation_info", "RENext", "=", "Obj", "->", "getRelocation", "(", "Rel", ".", "getRawDataRefImpl", "(", ")", ")", ";", "unsigned", "RType", "=", "Obj", "->", "getAnyRelocationType", "(", "RENext", ")", ";", "if", "(", "RType", "!=", "<ISA_LIT>_64_RELOC_UNSIGNED", ")", "report_fatal_error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "const", "MCExpr", "*", "LHS", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "Ctx", ")", ";", "symbol_iterator", "RSymI", "=", "Rel", ".", "getSymbol", "(", ")", ";", "uint64_t", "RSymAddr", "=", "RSymI", "->", "getValue", "(", ")", ";", "ErrorOr", "<", "StringRef", ">", "RSymName", "=", "RSymI", "->", "getName", "(", ")", ";", "if", "(", "std", "::", "error_code", "EC", "=", "RSymName", ".", "getError", "(", ")", ")", "report_fatal_error", "(", "EC", ".", "message", "(", ")", ")", ";", "MCSymbol", "*", "RSym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "*", "RSymName", ")", ";", "if", "(", "!", "RSym", "->", "isVariable", "(", ")", ")", "RSym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "RSymAddr", ",", "Ctx", ")", ")", ";", "const", "MCExpr", "*", "RHS", "=", "MCSymbolRefExpr", "::", "create", "(", "RSym", ",", "Ctx", ")", ";", "Expr", "=", "MCBinaryExpr", "::", "createSub", "(", "LHS", ",", "RHS", ",", "Ctx", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "X86MachORelocationInfo6", "Func": "createExprForRelocation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9122, "Length": 177, "Cover_Rate": 0.3384321223709369, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "MSP430RegisterInfo28", "Func": "getFrameRegister", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9123, "Length": 23, "Cover_Rate": 0.5897435897435898, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>ISelDag", "(", "get<ISA_LIT>TargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUTargetMachine113", "Func": "addInstSelector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9124, "Length": 17, "Cover_Rate": 0.68, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>ISelDag", "(", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AZPRTargetMachine", "Func": "addInstSelector", "Target": "AZPR", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9125, "Length": 13, "Cover_Rate": 0.6190476190476191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "VSETVLIInfo", "InstrInfo", ";", "unsigned", "NumOperands", "=", "MI", ".", "getNumExplicitOperands", "(", ")", ";", "bool", "HasPolicy", "=", "<STR_LIT>", "(", "TSFlags", ")", ";", "bool", "ForceTailAgnostic", "=", "<STR_LIT>", "(", "TSFlags", ")", ";", "bool", "TailAgnostic", "=", "true", ";", "if", "(", "HasPolicy", ")", "{", "const", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "MI", ".", "getNumExplicitOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "TailAgnostic", "=", "Op", ".", "getImm", "(", ")", "&", "<NUM_LIT>", ";", "}", "unsigned", "UseOpIdx", ";", "if", "(", "!", "(", "ForceTailAgnostic", "||", "(", "HasPolicy", "&&", "TailAgnostic", ")", ")", "&&", "MI", ".", "isRegTiedToUseOperand", "(", "<NUM_LIT>", ",", "&", "UseOpIdx", ")", ")", "{", "TailAgnostic", "=", "false", ";", "const", "MachineOperand", "&", "UseMO", "=", "MI", ".", "getOperand", "(", "UseOpIdx", ")", ";", "MachineInstr", "*", "UseMI", "=", "MRI", "->", "getVRegDef", "(", "UseMO", ".", "getReg", "(", ")", ")", ";", "if", "(", "UseMI", ")", "{", "UseMI", "=", "elideCopies", "(", "UseMI", ",", "MRI", ")", ";", "if", "(", "UseMI", "&&", "UseMI", "->", "isImplicitDef", "(", ")", ")", "TailAgnostic", "=", "true", ";", "}", "}", "if", "(", "HasPolicy", ")", "--", "NumOperands", ";", "<STR_LIT>", "VLMul", "=", "<STR_LIT>", "(", "TSFlags", ")", ";", "unsigned", "Log2SEW", "=", "MI", ".", "getOperand", "(", "NumOperands", "-", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "bool", "MaskRegOp", "=", "Log2SEW", "==", "<NUM_LIT>", ";", "unsigned", "SEW", "=", "Log2SEW", "?", "<NUM_LIT>", "<<", "Log2SEW", ":", "<NUM_LIT>", ";"], "ground_truth": ["assert", "(", "<ISA_LIT>VType", "::", "isValidSEW", "(", "SEW", ")", "&&", "<STR_LIT>", ")", ";"], "File": "RISCVInsertVSETVLI11", "Func": "computeInfoForInstr", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9126, "Length": 216, "Cover_Rate": 0.5729442970822282, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vaddq_x_u8", "(", "uint8x16_t", "__a", ",", "uint8x16_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vaddq_m_uv16qi", "(", "__arm_vuninitializedq_u8", "(", ")", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vaddq_x_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9127, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "In64", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "In", ")", ";", "In64", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "In64", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "}", "SDValue", "Out64", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "In64", ")", ";", "return", "DAG", ".", "getTargetExtractSubreg", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Out64", ")", ";", "}", "if", "(", "InVT", "==", "<STR_LIT>", "&&", "ResVT", "==", "<STR_LIT>", ")", "{", "SDNode", "*", "U64", "=", "DAG", ".", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "In64", "=", "DAG", ".", "getTargetInsertSubreg", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "SDValue", "(", "U64", ",", "<NUM_LIT>", ")", ",", "In", ")", ";", "SDValue", "Out64", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "In64", ")", ";", "if", "(", "Subtarget", ".", "hasHighWord", "(", ")", ")", "return", "DAG", ".", "getTargetExtractSubreg", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Out64", ")", ";", "SDValue", "Shift", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Out64", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Shift", ")", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SystemZISelLowering (2)2", "Func": "lowerBITCAST", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9128, "Length": 210, "Cover_Rate": 0.4605263157894737, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__v2si", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "__vis_fpadd32", "(", "__v2si", "__A", ",", "__v2si", "__B", ")", "{"], "ground_truth": ["return", "__builtin_vis_fpadd32", "(", "__A", ",", "__B", ")", ";"], "File": "visintrin", "Func": "__vis_fpadd32", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9129, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "New", ")", "{", "New", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "MBB", ".", "insert", "(", "I", ",", "New", ")", ";", "}", "}", "}", "else", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "getCallFrameDestroyOpcode", "(", ")", ")", "{", "if", "(", "uint64_t", "CalleeAmt", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", "{", "unsigned", "Opc", "=", "(", "CalleeAmt", "<", "<NUM_LIT>", ")", "?", "(", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "MachineInstr", "*", "Old", "=", "I", ";"], "ground_truth": ["MachineInstr", "*", "New", "=", "BuildMI", "(", "MF", ",", "Old", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "Opc", ")", ",", "StackPtr", ")", ".", "addReg", "(", "StackPtr", ")", ".", "addImm", "(", "CalleeAmt", ")", ";"], "File": "X86RegisterInfo11", "Func": "eliminateCallFramePseudoInstr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9130, "Length": 125, "Cover_Rate": 0.3148614609571788, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_MOV_B32", ")", ",", "AMDGPU", "::", "M0", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow2", "Func": "InitM0ForLDS", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9131, "Length": 37, "Cover_Rate": 0.7708333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "BalTgtMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "BB", ")", ";", "MF", "->", "insert", "(", "FallThroughMBB", ",", "BalTgtMBB", ")", ";", "LongBrMBB", "->", "addSuccessor", "(", "BalTgtMBB", ")", ";", "BalTgtMBB", "->", "addSuccessor", "(", "TgtMBB", ")", ";", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", "=", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "unsigned", "BalOp", "=", "Subtarget", ".", "has<ISA_LIT>32r6", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "ABI", "!=", "<ISA_LIT>Subtarget", "::", "N64", ")", "{", "Pos", "=", "LongBrMBB", "->", "begin", "(", ")", ";", "BuildMI", "(", "*", "LongBrMBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "LongBrMBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "LongBrMBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addMBB", "(", "TgtMBB", ")", ".", "addMBB", "(", "BalTgtMBB", ")", ";", "MIBundleBuilder", "(", "*", "LongBrMBB", ",", "Pos", ")", ".", "append", "(", "BuildMI", "(", "*", "MF", ",", "DL", ",", "TII", "->", "get", "(", "BalOp", ")", ")", ".", "addMBB", "(", "BalTgtMBB", ")", ")", ".", "append", "(", "BuildMI", "(", "*", "MF", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addMBB", "(", "TgtMBB", ")", ".", "addMBB", "(", "BalTgtMBB", ")", ")", ";", "Pos", "=", "BalTgtMBB", "->", "begin", "(", ")", ";", "BuildMI", "(", "*", "BalTgtMBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "BalTgtMBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "isTargetNaCl", "(", ")", ")", "{", "MIBundleBuilder", "(", "*", "BalTgtMBB", ",", "Pos", ")", ".", "append", "(", "BuildMI", "(", "*", "MF", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ")", ".", "append", "(", "BuildMI", "(", "*", "MF", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "BuildMI", "(", "*", "BalTgtMBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MIBundleBuilder", "(", "*", "BalTgtMBB", ",", "Pos", ")", ".", "append", "(", "BuildMI", "(", "*", "MF", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ")", ".", "append", "(", "BuildMI", "(", "*", "MF", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ")", ";", "TgtMBB", "->", "setAlignment", "(", "MIPS_NACL_BUNDLE_ALIGN", ")", ";"], "ground_truth": ["}"], "File": "MipsLongBranch40", "Func": "expandToLongBranch", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9132, "Length": 468, "Cover_Rate": 0.3820408163265306, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vmulltq_int_s8", "(", "int8x16_t", "__a", ",", "int8x16_t", "__b", ")", "{", "return", "__builtin_mve_vmulltq_int_sv16qi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vmulltq_int_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9133, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MEM_P", "(", "rtl", ")", ")", "return", ";", "symbol", "=", "XEXP", "(", "rtl", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "GET_CODE", "(", "symbol", ")", "!=", "SYMBOL_REF", ")", "return", ";"], "File": "msp430", "Func": "msp430_encode_section_info", "Target": "msp430", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9134, "Length": 30, "Cover_Rate": 0.3409090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "BitCastOperator", "*", "BC", "=", "dyn_cast", "<", "BitCastOperator", ">", "(", "U", ".", "getUser", "(", ")", ")", ")", "{", "FunctionType", "*", "DestType", "=", "cast", "<", "FunctionType", ">", "(", "BC", "->", "getDestTy", "(", ")", "->", "getPointerElementType", "(", ")", ")", ";", "if", "(", "NewType", "!=", "DestType", ")", "{", "report_fatal_error", "(", "<STR_LIT>", "+", "F", ".", "getName", "(", ")", ")", ";", "}", "BC", "->", "replaceAllUsesWith", "(", "NewF", ")", ";", "Replacements", ".", "emplace_back", "(", "&", "F", ",", "NewF", ")", ";", "}", "else", "{", "dbgs", "(", ")", "<<", "*", "U", ".", "getUser", "(", ")", "->", "getType", "(", ")", "<<", "<STR_LIT>", ";", "U", ".", "getUser", "(", ")", "->", "dump", "(", ")", ";", "report_fatal_error", "(", "<STR_LIT>", "+", "F", ".", "getName", "(", ")", "+", "<STR_LIT>", ")", ";", "}", "}", "}", "for", "(", "auto", "&", "Pair", ":", "Replacements", ")", "{", "Function", "*", "Old", "=", "Pair", ".", "first", ";", "Function", "*", "New", "=", "Pair", ".", "second", ";"], "ground_truth": ["Old", "->", "eraseFromParent", "(", ")", ";"], "File": "WebAssemblyAddMissingPrototypes15", "Func": "runOnModule", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9135, "Length": 152, "Cover_Rate": 0.32688172043010755, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "MASK_REGNO_P", "(", "regno", ")", ")", "return", "HImode", ";"], "ground_truth": ["else", "if", "(", "MMX_REGNO_P", "(", "regno", ")", ")", "return", "V4HImode", ";"], "File": "i386", "Func": "zero_call_used_regno_mode", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9136, "Length": 22, "Cover_Rate": 0.3728813559322034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_cvtusepi64_storeu_epi8", "(", "void", "*", "__P", ",", "__mmask8", "__M", ",", "__m256i", "__A", ")", "{", "__builtin_ia32_pmovusqb256mem_mask", "(", "(", "unsigned", "int", "*", ")", "__P", ",", "(", "__v4di", ")", "__A", ",", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin1", "Func": "_mm256_mask_cvtusepi64_storeu_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9137, "Length": 44, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "ValVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "<STR_LIT>", ":", "return", "LowerSTOREi1", "(", "Op", ",", "DAG", ")", ";", "default", ":"], "ground_truth": ["if", "(", "ValVT", ".", "isVector", "(", ")", ")", "return", "LowerSTOREVector", "(", "Op", ",", "DAG", ")", ";"], "File": "NVPTXISelLowering32", "Func": "LowerSTORE", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9138, "Length": 40, "Cover_Rate": 0.5128205128205128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "sp", "=", "gen_rtx_REG", "(", "Pmode", ",", "SP_REGNO", ")", ";", "rtx", "fb", "=", "gen_rtx_REG", "(", "Pmode", ",", "FB_REGNO", ")", ";", "for", "(", "insn", "=", "get_topmost_sequence", "(", ")", "->", "first", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "if", "(", "NONDEBUG_INSN_P", "(", "insn", ")", ")", "{", "if", "(", "reg_mentioned_p", "(", "sp", ",", "insn", ")", ")", "return", "true", ";", "if", "(", "reg_mentioned_p", "(", "fb", ",", "insn", ")", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "m32c", "Func": "m32c_function_needs_enter", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9139, "Length": 72, "Cover_Rate": 0.8275862068965517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "DecodeMOVHLPSMask", "(", "unsigned", "NElts", ",", "SmallVectorImpl", "<", "unsigned", ">", "&", "ShuffleMask", ")", "{"], "ground_truth": ["for", "(", "unsigned", "i", "=", "NElts", "/", "<NUM_LIT>", ";", "i", "!=", "NElts", ";", "++", "i", ")", "ShuffleMask", ".", "push_back", "(", "NElts", "+", "i", ")", ";"], "File": "X86ShuffleDecode23", "Func": "DecodeMOVHLPSMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9140, "Length": 39, "Cover_Rate": 0.6190476190476191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "Subtarget", ";"], "ground_truth": ["}"], "File": "NVPTXTargetMachine", "Func": "getSubtargetImpl", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9141, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "FalseV", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<STR_LIT>", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "if", "(", "!", "getHasJmpExt", "(", ")", ")", "NegateCC", "(", "LHS", ",", "RHS", ",", "CC", ")", ";"], "ground_truth": ["SDValue", "TargetCC", "=", "DAG", ".", "getConstant", "(", "CC", ",", "DL", ",", "<STR_LIT>", ")", ";"], "File": "BPFISelLowering13", "Func": "LowerSELECT_CC", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9142, "Length": 66, "Cover_Rate": 0.39759036144578314, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isSub", "=", "NumBytes", "<", "<NUM_LIT>", ";", "uint64_t", "Offset", "=", "isSub", "?", "-", "NumBytes", ":", "NumBytes", ";", "unsigned", "Opc", "=", "isSub", "?", "(", "(", "Offset", "<", "<NUM_LIT>", ")", "?", "(", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ":", "(", "(", "Offset", "<", "<NUM_LIT>", ")", "?", "(", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";", "uint64_t", "Chunk", "=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";"], "ground_truth": ["DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MBBI", ")", ";"], "File": "X86RegisterInfo11", "Func": "emitSPUpdate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9143, "Length": 91, "Cover_Rate": 0.4482758620689655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isEliminableAddrSpaceCast", "(", "V", ")", ")", "return", "true", ";", "const", "int", "MaxDepth", "=", "<NUM_LIT>", ";", "if", "(", "Depth", ">=", "MaxDepth", ")", "return", "false", ";", "if", "(", "GEPOperator", "*", "GEP", "=", "dyn_cast", "<", "GEPOperator", ">", "(", "V", ")", ")", "return", "hoistAddrSpaceCastFromGEP", "(", "GEP", ",", "Depth", ")", ";", "if", "(", "BitCastOperator", "*", "BC", "=", "dyn_cast", "<", "BitCastOperator", ">", "(", "V", ")", ")", "return", "hoistAddrSpaceCastFromBitCast", "(", "BC", ",", "Depth", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "NVPTXFavorNonGenericAddrSpaces6", "Func": "hoistAddrSpaceCastFrom", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9144, "Length": 72, "Cover_Rate": 0.8372093023255814, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "default", ":", "break", ";"], "ground_truth": ["}"], "File": "PPCISelLowering105", "Func": "isFMAFasterThanMulAndAdd", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9145, "Length": 40, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasV65TOpsOnly", "(", ")", "const", "{"], "ground_truth": ["return", "get<ISA_LIT>ArchVersion", "(", ")", "==", "<STR_LIT>", "::", "V65", ";"], "File": "HexagonSubtarget14", "Func": "hasV65TOpsOnly", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9146, "Length": 15, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "default", ":", "return", "false", ";", "}", "}", ";", "for", "(", "auto", "OpIdx", ":", "enumerate", "(", "I", "->", "operands", "(", ")", ")", ")", "{", "if", "(", "!", "IsSinker", "(", "I", ",", "OpIdx", ".", "index", "(", ")", ")", ")", "continue", ";", "Instruction", "*", "Op", "=", "dyn_cast", "<", "Instruction", ">", "(", "OpIdx", ".", "value", "(", ")", ".", "get", "(", ")", ")", ";", "if", "(", "!", "Op", "||", "any_of", "(", "Ops", ",", "[", "&", "]", "(", "Use", "*", "U", ")", "{", "return", "U", "->", "get", "(", ")", "==", "Op", ";", "}", ")", ")", "continue", ";", "if", "(", "!", "match", "(", "Op", ",", "m_Shuffle", "(", "m_InsertElt", "(", "m_Undef", "(", ")", ",", "m_Value", "(", ")", ",", "m_ZeroInt", "(", ")", ")", ",", "m_Undef", "(", ")", ",", "m_ZeroMask", "(", ")", ")", ")", ")", "continue", ";", "for", "(", "Use", "&", "U", ":", "Op", "->", "uses", "(", ")", ")", "{", "Instruction", "*", "Insn", "=", "cast", "<", "Instruction", ">", "(", "U", ".", "getUser", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "IsSinker", "(", "Insn", ",", "U", ".", "getOperandNo", "(", ")", ")", ")", "return", "false", ";"], "File": "RISCVISelLowering1", "Func": "shouldSinkOperands", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9147, "Length": 176, "Cover_Rate": 0.43781094527363185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Ret", "=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "Ret", "=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "Ret", "=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "Ret", "=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "Ret", "=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "Ret", "=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{"], "ground_truth": ["Ret", "=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";"], "File": "NVPTXAsmPrinter2", "Func": "encodeVirtualRegister", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9148, "Length": 116, "Cover_Rate": 0.4715447154471545, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "SHIFT_COUNT_TRUNCATED", "||", "aarch64_vector_data_mode_p", "(", "mode", ")", ")", "return", "<NUM_LIT>", ";", "return", "GET_MODE_UNIT_BITSIZE", "(", "mode", ")", "-", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "aarch64", "Func": "aarch64_shift_truncation_mask", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9149, "Length": 22, "Cover_Rate": 0.7096774193548387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqtbx4_u8", "(", "uint8x8_t", "r", ",", "uint8x16x4_t", "tab", ",", "uint8x8_t", "idx", ")", "{", "__builtin_aarch64_simd_xi", "__o", ";", "__o", "=", "__builtin_aarch64_set_qregxiv16qi", "(", "__o", ",", "(", "int8x16_t", ")", "tab", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "__o", "=", "__builtin_aarch64_set_qregxiv16qi", "(", "__o", ",", "(", "int8x16_t", ")", "tab", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "__o", "=", "__builtin_aarch64_set_qregxiv16qi", "(", "__o", ",", "(", "int8x16_t", ")", "tab", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "__o", "=", "__builtin_aarch64_set_qregxiv16qi", "(", "__o", ",", "(", "int8x16_t", ")", "tab", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "return", "(", "uint8x8_t", ")", "__builtin_aarch64_qtbx4v8qi", "(", "(", "int8x8_t", ")", "r", ",", "__o", ",", "(", "int8x8_t", ")", "idx", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon3_vqtbx4_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9150, "Length": 111, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Callee", ")", "continue", ";", "<STR_LIT>", "IID", "=", "Callee", "->", "getIntrinsicID", "(", ")", ";", "if", "(", "IID", "==", "<STR_LIT>", ")", "{", "copyFeaturesToFunction", "(", "F", ",", "*", "Callee", ",", "NeedQueuePtr", ")", ";", "Changed", "=", "true", ";", "}", "else", "{", "StringRef", "AttrName", "=", "intrinsicToAttrName", "(", "IID", ",", "NeedQueuePtr", ")", ";", "if", "(", "!", "AttrName", ".", "empty", "(", ")", ")", "{", "F", ".", "addFnAttr", "(", "AttrName", ")", ";", "Changed", "=", "true", ";", "}", "}", "}", "if", "(", "NeedQueuePtr", "||", "HasApertureRegs", ")", "continue", ";", "if", "(", "const", "AddrSpaceCastInst", "*", "ASC", "=", "dyn_cast", "<", "AddrSpaceCastInst", ">", "(", "&", "I", ")", ")", "{", "if", "(", "castRequiresQueuePtr", "(", "ASC", ",", "AS", ")", ")", "{", "NeedQueuePtr", "=", "true", ";", "continue", ";", "}", "}", "for", "(", "const", "Use", "&", "U", ":", "I", ".", "operands", "(", ")", ")", "{", "const", "auto", "*", "OpC", "=", "dyn_cast", "<", "Constant", ">", "(", "U", ")", ";", "if", "(", "!", "OpC", ")", "continue", ";", "if", "(", "visitConstantExprsRecursively", "(", "OpC", ",", "ConstantExprVisited", ",", "AS", ")", ")", "{", "NeedQueuePtr", "=", "true", ";", "break", ";", "}", "}", "}", "}"], "ground_truth": ["if", "(", "NeedQueuePtr", ")", "{"], "File": "AMDGPUAnnotateKernelFeatures23", "Func": "addFeatureAttributes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9151, "Length": 178, "Cover_Rate": 0.624561403508772, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "struct", "unw_table_entry", "*", "ent", ";", "unsigned", "long", "segment_base", ",", "gp", ";"], "ground_truth": ["ent", "=", "_Unwind_FindTableEntry", "(", "pc", ",", "&", "segment_base", ",", "&", "gp", ")", ";"], "File": "unwind-ia641", "Func": "_Unwind_FindEnclosingFunction", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9152, "Length": 24, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>RegisterInfo", "::", "trackLivenessAfterRegAlloc", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "NyuziRegisterInfo", "Func": "trackLivenessAfterRegAlloc", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9153, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "EndLoc", ";"], "ground_truth": ["}"], "File": "MBlazeAsmParser1", "Func": "getEndLoc", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9154, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>RegisterInfo", "::", "<ISA_LIT>RegisterInfo", "(", "<ISA_LIT>TargetMachine", "&", "tm", ",", "const", "TargetInstrInfo", "&", "tii", ")", ":", "<ISA_LIT>GenRegisterInfo", "(", "<STR_LIT>", ")", ",", "TM", "(", "tm", ")", ",", "TII", "(", "tii", ")", "{"], "ground_truth": ["}"], "File": "Z80RegisterInfo", "Func": "Z80RegisterInfo", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9155, "Length": 30, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Op", ".", "getSimpleValueType", "(", ")", ".", "is256BitVector", "(", ")", "&&", "Op", ".", "getSimpleValueType", "(", ")", ".", "isInteger", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "Lower256IntArith", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)3", "Func": "LowerMINMAX", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9156, "Length": 34, "Cover_Rate": 0.7391304347826086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OS", "<<", "<STR_LIT>", "<<", "getVectorIndex", "(", ")", "<<", "<STR_LIT>", ";", "break", ";", "case", "k_SysReg", ":", "OS", "<<", "<STR_LIT>", "<<", "getSysReg", "(", ")", "<<", "'>'", ";", "break", ";", "case", "k_Token", ":", "OS", "<<", "<STR_LIT>", "<<", "getToken", "(", ")", "<<", "<STR_LIT>", ";", "break", ";", "case", "k_SysCR", ":", "OS", "<<", "<STR_LIT>", "<<", "getSysCR", "(", ")", ";", "break", ";", "case", "k_Prefetch", ":", "{", "StringRef", "Name", "=", "getPrefetchName", "(", ")", ";", "if", "(", "!", "Name", ".", "empty", "(", ")", ")", "OS", "<<", "<STR_LIT>", "<<", "Name", "<<", "<STR_LIT>", ";", "else", "OS", "<<", "<STR_LIT>", "<<", "getPrefetch", "(", ")", "<<", "<STR_LIT>", ";", "break", ";", "}", "case", "k_PSBHint", ":", "OS", "<<", "getPSBHintName", "(", ")", ";", "break", ";", "case", "k_Register", ":", "OS", "<<", "<STR_LIT>", "<<", "getReg", "(", ")", "<<", "<STR_LIT>", ";", "if", "(", "!", "getShiftExtendAmount", "(", ")", "&&", "!", "hasShiftExtendAmount", "(", ")", ")", "break", ";", "LLVM_FALLTHROUGH", ";", "case", "k_BTIHint", ":", "OS", "<<", "getBTIHintName", "(", ")", ";", "break", ";", "case", "k_ShiftExtend", ":", "OS", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "(", "getShiftExtendType", "(", ")", ")", "<<", "<STR_LIT>", "<<", "getShiftExtendAmount", "(", ")", ";", "if", "(", "!", "hasShiftExtendAmount", "(", ")", ")", "OS", "<<", "<STR_LIT>", ";", "OS", "<<", "'>'", ";"], "ground_truth": ["break", ";"], "File": "AArch64AsmParser (2)2", "Func": "print", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9157, "Length": 185, "Cover_Rate": 0.4613466334164589, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getTM", "<", "<ISA_LIT>TargetMachine", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "FPGATargetMachine", "Func": "getFPGATargetMachine", "Target": "FPGA", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9158, "Length": 9, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HOST_WIDE_INT", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "return", "(", "size", "==", "-", "<NUM_LIT>", "||", "size", ">", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "crx", "Func": "crx_return_in_memory", "Target": "crx", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9159, "Length": 21, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_min_round_pd", "(", "__m512d", "__A", ",", "__m512d", "__B", ",", "const", "int", "__R", ")", "{"], "ground_truth": ["return", "(", "__m512d", ")", "__builtin_ia32_minpd512_mask", "(", "(", "__v8df", ")", "__A", ",", "(", "__v8df", ")", "__B", ",", "(", "__v8df", ")", "_mm512_undefined_pd", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ",", "__R", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_min_round_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9160, "Length": 58, "Cover_Rate": 0.9830508474576272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "int", "UseOpIdx", "=", "MI", ".", "findRegisterUseOperandIdx", "(", "InUseReg", ",", "false", ",", "TRI", ")", ";", "if", "(", "UseOpIdx", ">=", "<NUM_LIT>", ")", "{", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "UseOpIdx", ")", ";"], "ground_truth": ["if", "(", "MO", ".", "isImplicit", "(", ")", ")", "MI", ".", "removeOperand", "(", "UseOpIdx", ")", ";"], "File": "PPCInstrInfo49", "Func": "replaceInstrOperandWithImm", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9161, "Length": 57, "Cover_Rate": 0.4830508474576271, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "RegInfo", ";"], "ground_truth": ["}"], "File": "LoongArchSubtarget", "Func": "getRegisterInfo", "Target": "LoongArch", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9162, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "rtx_equal_p", "(", "DF_REF_REG", "(", "base_use", ")", ",", "base_reg", ")", ")", "continue", ";", "struct", "df_link", "*", "base_def_link", "=", "DF_REF_CHAIN", "(", "base_use", ")", ";", "if", "(", "!", "base_def_link", "||", "base_def_link", "->", "next", ")", "return", "false", ";", "rtx", "tocrel_insn", "=", "DF_REF_INSN", "(", "base_def_link", "->", "ref", ")", ";", "rtx", "tocrel_body", "=", "PATTERN", "(", "tocrel_insn", ")", ";", "rtx", "base", ",", "offset", ";", "if", "(", "GET_CODE", "(", "tocrel_body", ")", "!=", "SET", ")", "return", "false", ";", "rtx", "tocrel_expr", "=", "SET_SRC", "(", "tocrel_body", ")", ";", "if", "(", "GET_CODE", "(", "tocrel_expr", ")", "==", "MEM", ")", "tocrel_expr", "=", "XEXP", "(", "tocrel_expr", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "toc_relative_expr_p", "(", "tocrel_expr", ",", "false", ")", ")", "return", "false", ";", "split_const", "(", "XVECEXP", "(", "tocrel_base", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "&", "base", ",", "&", "offset", ")", ";"], "ground_truth": ["if", "(", "GET_CODE", "(", "base", ")", "!=", "SYMBOL_REF", "||", "!", "CONSTANT_POOL_ADDRESS_P", "(", "base", ")", ")", "return", "false", ";"], "File": "rs60005", "Func": "FOR_EACH_INSN_INFO_USE", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9163, "Length": 147, "Cover_Rate": 0.9483870967741935, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_fmsubadd_ps", "(", "__m128", "__A", ",", "__mmask8", "__U", ",", "__m128", "__B", ",", "__m128", "__C", ")", "{", "return", "(", "__m128", ")", "__builtin_ia32_vfmaddsubps128_mask", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ",", "-", "(", "__v4sf", ")", "__C", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_mask_fmsubadd_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9164, "Length": 57, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "set", "<", "MachineBasicBlock", "*", ">", "::", "const_iterator", "E", "=", "MBBs", ".", "end", "(", ")", ";", "for", "(", "CommonDom", "=", "*", "It", ";", "It", "!=", "E", "&&", "CommonDom", ";", "++", "It", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "*", "It", ";", "if", "(", "MBB", "!=", "CommonDom", ")", "CommonDom", "=", "findNearestCommonPostDom", "(", "MBB", ",", "CommonDom", ")", ";", "}"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";"], "File": "AMDILCFGStructurizer1", "Func": "findNearestCommonPostDom", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9165, "Length": 65, "Cover_Rate": 0.48507462686567165, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Is256", "=", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ";", "assert", "(", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "||", "Is256", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "V", "=", "Op", ";", "if", "(", "V", ".", "hasOneUse", "(", ")", "&&", "V", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "V", "=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Is256", "&&", "!", "(", "V", ".", "hasOneUse", "(", ")", "&&", "V", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "return", "false", ";", "if", "(", "Is256", ")", "V", "=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "V", ".", "hasOneUse", "(", ")", ")", "return", "false", ";", "if", "(", "V", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "unsigned", "ScalarSize", "=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "ScalarSize", "!=", "<NUM_LIT>", "&&", "ScalarSize", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "Is256", "&&", "ScalarSize", "==", "<NUM_LIT>", ")", "return", "false", ";", "V", "=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "MayFoldLoad", "(", "V", ")", ")", "return", "false", ";", "Op", "=", "V", ";"], "ground_truth": ["return", "true", ";"], "File": "X86ISelLowering191", "Func": "isVectorBroadcast", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9166, "Length": 203, "Cover_Rate": 0.8826086956521739, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InstructionCost", "MinMaxCost", "=", "<NUM_LIT>", ";", "if", "(", "LT", ".", "first", "!=", "<NUM_LIT>", "&&", "MTy", ".", "isVector", "(", ")", "&&", "MTy", ".", "getVectorNumElements", "(", ")", "<", "ValVTy", "->", "getNumElements", "(", ")", ")", "{", "Ty", "=", "FixedVectorType", "::", "get", "(", "ValVTy", "->", "getElementType", "(", ")", ",", "MTy", ".", "getVectorNumElements", "(", ")", ")", ";", "auto", "*", "SubCondTy", "=", "FixedVectorType", "::", "get", "(", "CondTy", "->", "getElementType", "(", ")", ",", "MTy", ".", "getVectorNumElements", "(", ")", ")", ";", "MinMaxCost", "=", "getMinMaxCost", "(", "Ty", ",", "SubCondTy", ",", "IsUnsigned", ")", ";", "MinMaxCost", "*=", "LT", ".", "first", "-", "<NUM_LIT>", ";", "NumVecElts", "=", "MTy", ".", "getVectorNumElements", "(", ")", ";", "}", "if", "(", "ST", "->", "hasBWI", "(", ")", ")", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "AVX512BWCostTblNoPairWise", ",", "ISD", ",", "MTy", ")", ")", "return", "MinMaxCost", "+", "Entry", "->", "Cost", ";", "if", "(", "ST", "->", "hasAVX", "(", ")", ")", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "AVX1CostTblNoPairWise", ",", "ISD", ",", "MTy", ")", ")", "return", "MinMaxCost", "+", "Entry", "->", "Cost", ";", "if", "(", "ST", "->", "hasSSE41", "(", ")", ")", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "SSE41CostTblNoPairWise", ",", "ISD", ",", "MTy", ")", ")", "return", "MinMaxCost", "+", "Entry", "->", "Cost", ";", "if", "(", "ST", "->", "hasSSE2", "(", ")", ")", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "SSE2CostTblNoPairWise", ",", "ISD", ",", "MTy", ")", ")", "return", "MinMaxCost", "+", "Entry", "->", "Cost", ";", "unsigned", "ScalarSize", "=", "ValTy", "->", "getScalarSizeInBits", "(", ")", ";", "if", "(", "!", "isPowerOf2_32", "(", "ValVTy", "->", "getNumElements", "(", ")", ")", "||", "ScalarSize", "!=", "MTy", ".", "getScalarSizeInBits", "(", ")", ")", "return", "BaseT", "::", "getMinMaxReductionCost", "(", "ValTy", ",", "CondTy", ",", "IsUnsigned", ",", "CostKind", ")", ";", "while", "(", "NumVecElts", ">", "<NUM_LIT>", ")", "{", "unsigned", "Size", "=", "NumVecElts", "*", "ScalarSize", ";", "NumVecElts", "/=", "<NUM_LIT>", ";", "if", "(", "Size", ">", "<NUM_LIT>", ")", "{", "auto", "*", "SubTy", "=", "FixedVectorType", "::", "get", "(", "ValVTy", "->", "getElementType", "(", ")", ",", "NumVecElts", ")", ";", "MinMaxCost", "+=", "getShuffleCost", "(", "TTI", "::", "SK_ExtractSubvector", ",", "Ty", ",", "None", ",", "NumVecElts", ",", "SubTy", ")", ";", "Ty", "=", "SubTy", ";", "}", "else", "if", "(", "Size", "==", "<NUM_LIT>", ")", "{", "VectorType", "*", "ShufTy", ";", "if", "(", "ValTy", "->", "isFloatingPointTy", "(", ")", ")", "ShufTy", "=", "FixedVectorType", "::", "get", "(", "Type", "::", "getDoubleTy", "(", "ValTy", "->", "getContext", "(", ")", ")", ",", "<NUM_LIT>", ")", ";", "else", "ShufTy", "=", "FixedVectorType", "::", "get", "(", "Type", "::", "getInt64Ty", "(", "ValTy", "->", "getContext", "(", ")", ")", ",", "<NUM_LIT>", ")", ";", "MinMaxCost", "+=", "getShuffleCost", "(", "TTI", "::", "SK_PermuteSingleSrc", ",", "ShufTy", ",", "None", ",", "<NUM_LIT>", ",", "nullptr", ")", ";", "}", "else", "if", "(", "Size", "==", "<NUM_LIT>", ")", "{", "FixedVectorType", "*", "ShufTy", ";", "if", "(", "ValTy", "->", "isFloatingPointTy", "(", ")", ")", "ShufTy", "=", "FixedVectorType", "::", "get", "(", "Type", "::", "getFloatTy", "(", "ValTy", "->", "getContext", "(", ")", ")", ",", "<NUM_LIT>", ")", ";", "else", "ShufTy", "=", "FixedVectorType", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "ValTy", "->", "getContext", "(", ")", ")", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["MinMaxCost", "+=", "getShuffleCost", "(", "TTI", "::", "SK_PermuteSingleSrc", ",", "ShufTy", ",", "None", ",", "<NUM_LIT>", ",", "nullptr", ")", ";"], "File": "X86TargetTransformInfo (2)1", "Func": "getMinMaxReductionCost", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9167, "Length": 488, "Cover_Rate": 0.4053156146179402, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "*", "ArgsType", "[", "]", "=", "{", "V4f32Type", ",", "Int32Type", ",", "Int32Type", ",", "Int32Type", ",", "Int32Type", ",", "Int32Type", ",", "Int32Type", ",", "Int32Type", ",", "Int32Type", ",", "Int32Type", ",", "}", ";", "TexSign", "=", "FunctionType", "::", "get", "(", "V4f32Type", ",", "ArgsType", ",", "false", ")", ";"], "ground_truth": ["Type", "*", "ArgsQType", "[", "]", "=", "{"], "File": "R600TextureIntrinsicsReplacer2", "Func": "doInitialization", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9168, "Length": 49, "Cover_Rate": 0.3223684210526316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "LHSKnown", ".", "Zero", ".", "getBoolValue", "(", ")", ")", "return", "false", ";", "KnownBits", "RHSKnown", "=", "DAG", ".", "computeKnownBits", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "(", "~", "(", "LHSKnown", ".", "Zero", "|", "RHSKnown", ".", "Zero", ")", "==", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "PPCISelLowering109", "Func": "provablyDisjointOr", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9169, "Length": 46, "Cover_Rate": 0.5111111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "distance", "=", "<NUM_LIT>", ",", "insn", "=", "NEXT_INSN", "(", "branch1", ")", ";", "insn", "&&", "distance", "<", "<NUM_LIT>", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "{", "if", "(", "insn", "==", "dest", ")", "return", "<NUM_LIT>", ";", "else", "distance", "+=", "get_attr_length", "(", "insn", ")", ";"], "ground_truth": ["}"], "File": "sh3", "Func": "sh_can_redirect_branch", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9170, "Length": 45, "Cover_Rate": 0.3284671532846715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "numBBs", "=", "<NUM_LIT>", ";", "const", "TargetInstrInfo", "*", "TII", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "MBB", "=", "MF", ".", "begin", "(", ")", ",", "MBE", "=", "MF", ".", "end", "(", ")", ";", "(", "MBB", "!=", "MBE", ")", "&&", "(", "numBBs", "<", "FUNCSIZE", ")", ";", "++", "MBB", ",", "++", "numBBs", ")", "{", "for", "(", "llvm", "::", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", "->", "begin", "(", ")", ",", "E", "=", "MBB", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "(", "I", "->", "mayStore", "(", ")", ")", "&&", "std", "::", "next", "(", "I", ")", "!=", "E", "&&", "I", "!=", "MBB", "->", "begin", "(", ")", ")", "{", "MachineBasicBlock", "*", "newBB", "=", "splitBlockAfterInstr", "(", "I", ",", "MF", ")", ";", "newBB", "->", "setHasAddressTaken", "(", ")", ";", "break", ";", "}", "if", "(", "(", "I", "->", "mayStore", "(", ")", ")", "&&", "std", "::", "next", "(", "I", ")", "==", "E", "&&", "I", "!=", "MBB", "->", "begin", "(", ")", ")", "{", "MachineBasicBlock", "*", "newBB", "=", "MF", ".", "CreateMachineBasicBlock", "(", "(", "I", "->", "getParent", "(", ")", ")", "->", "getBasicBlock", "(", ")", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "MBB", "->", "getIterator", "(", ")", ";", "if", "(", "It", "!=", "MF", ".", "end", "(", ")", ")", "MF", ".", "insert", "(", "It", ",", "newBB", ")", ";", "else", "MF", ".", "push_back", "(", "newBB", ")", ";", "newBB", "->", "splice", "(", "newBB", "->", "end", "(", ")", ",", "I", "->", "getParent", "(", ")", ",", "I", ")", ";", "MBB", "->", "addSuccessor", "(", "newBB", ")", ";", "newBB", "->", "setHasAddressTaken", "(", ")", ";"], "ground_truth": ["break", ";"], "File": "NEMESIS", "Func": "changeLabelsStore", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9171, "Length": 260, "Cover_Rate": 0.9558823529411765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMasks", "(", "SDValue", "Mask", "=", "SDValue", "(", ")", ",", "SDValue", "AVL", "=", "SDValue", "(", ")", ")", ":", "Mask", "(", "Mask", ")", ",", "AVL", "(", "AVL", ")", "{"], "ground_truth": ["}"], "File": "VECustomDAG1", "Func": "VETargetMasks", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9172, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "long", "long", "res", ";"], "ground_truth": ["__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "res", ")", ":", "<STR_LIT>", "(", "mm", ")", ",", "<STR_LIT>", "(", "mn", ")", ")", ";"], "File": "ushmedia", "Func": "sh_media_MCMPEQ_B", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9173, "Length": 25, "Cover_Rate": 0.5319148936170213, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", ";", "if", "(", "!", "canShrinkOp", "(", "LHS", ")", "&&", "!", "canShrinkOp", "(", "RHS", ")", ")", "return", "false", ";", "IRBuilder", "<", ">", "Builder", "(", "Add", ")", ";", "auto", "*", "MulTy", "=", "cast", "<", "VectorType", ">", "(", "Op", "->", "getType", "(", ")", ")", ";", "unsigned", "NumElts", "=", "MulTy", "->", "getNumElements", "(", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "EvenMask", "(", "NumElts", "/", "<NUM_LIT>", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "OddMask", "(", "NumElts", "/", "<NUM_LIT>", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "NumElts", "/", "<NUM_LIT>", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "EvenMask", "[", "i", "]", "=", "i", "*", "<NUM_LIT>", ";", "OddMask", "[", "i", "]", "=", "i", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "}", "Value", "*", "EvenElts", "=", "Builder", ".", "CreateShuffleVector", "(", "BO", ",", "BO", ",", "EvenMask", ")", ";", "Value", "*", "OddElts", "=", "Builder", ".", "CreateShuffleVector", "(", "BO", ",", "BO", ",", "OddMask", ")", ";"], "ground_truth": ["Value", "*", "MAdd", "=", "Builder", ".", "CreateAdd", "(", "EvenElts", ",", "OddElts", ")", ";"], "File": "X86PartialReduction6", "Func": "tryMAddReplacement", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9174, "Length": 163, "Cover_Rate": 0.30353817504655495, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "MachineConstEvaluator", "::", "evaluateCOPY", "(", "const", "RegisterSubReg", "&", "R1", ",", "const", "CellMap", "&", "Inputs", ",", "LatticeCell", "&", "Result", ")", "{"], "ground_truth": ["return", "getCell", "(", "R1", ",", "Inputs", ",", "Result", ")", ";"], "File": "HexagonConstPropagation11", "Func": "evaluateCOPY", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9175, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MIB", "=", "BuildMI", "(", "MBB", ",", "llvm", "::", "next", "(", "I", ")", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "Is64Bit", ")", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setSubReg", "(", "<STR_LIT>", ")", ";"], "File": "MipsISelLowering (2)", "Func": "expandPseudoDIV", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9176, "Length": 63, "Cover_Rate": 0.5478260869565217, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isAISrc_512V2F16", "(", ")", "const", "{", "return", "isAISrc_512F16", "(", ")", "||", "isAISrc_512B32", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isAISrc_512V2F16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9177, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SetFlags", "&&", "(", "RDA", "->", "isRegUsedAfter", "(", "MI", ",", "<STR_LIT>", ")", "||", "!", "RDA", "->", "hasSameReachingDef", "(", "MI", ",", "&", "MBB", "->", "back", "(", ")", ",", "<STR_LIT>", ")", ")", ")", "SetFlags", "=", "false", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "MIB", ".", "addDef", "(", "<STR_LIT>", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "addImm", "(", "<STR_LIT>", ")", ";", "MIB", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "if", "(", "SetFlags", ")", "{"], "ground_truth": ["MIB", ".", "addReg", "(", "<STR_LIT>", ")", ";"], "File": "ARMLowOverheadLoops17", "Func": "RevertLoopDec", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9178, "Length": 117, "Cover_Rate": 0.5969387755102041, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128d", ")", "__builtin_ia32_getmantsd_mask_round", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__B", ",", "(", "__D", "<<", "<NUM_LIT>", ")", "|", "__C", ",", "(", "__v2df", ")", "__W", ",", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm_mask_getmant_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9179, "Length": 35, "Cover_Rate": 0.5072463768115942, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "!=", "<STR_LIT>", "||", "!", "<STR_LIT>", "(", "Elt", ")", "||", "cast", "<", "LoadSDNode", ">", "(", "Elt", ")", "->", "isVolatile", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "dl", "(", "N", ")", ";"], "ground_truth": ["EVT", "FloatVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "<STR_LIT>", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ";"], "File": "ARMISelLowering (2)", "Func": "PerformInsertEltCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9180, "Length": 70, "Cover_Rate": 0.30434782608695654, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "Op", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "if", "(", "Depth", ">", "<NUM_LIT>", ")", "{", "SDValue", "FrameAddr", "=", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "const", "<ISA_LIT>RegisterInfo", "*", "RegInfo", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getConstant", "(", "RegInfo", "->", "getSlotSize", "(", ")", ",", "dl", ",", "PtrVT", ")", ";", "return", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "FrameAddr", ",", "Offset", ")", ",", "MachinePointerInfo", "(", ")", ")", ";", "}", "SDValue", "RetAddrFI", "=", "getReturnAddressFrameIndex", "(", "DAG", ")", ";", "return", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "RetAddrFI", ",", "MachinePointerInfo", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)5", "Func": "LowerRETURNADDR", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9181, "Length": 131, "Cover_Rate": 0.6822916666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "unsigned", "NumArgRegs", "=", "array_lengthof", "(", "ArgRegs", ")", ";", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "ArgRegs", ",", "NumArgRegs", ")", ";", "if", "(", "!", "Reg", ")", "return", "false", ";", "unsigned", "SizeInBytes", "=", "ValVT", ".", "getSizeInBits", "(", ")", ">>", "<NUM_LIT>", ";", "State", ".", "AllocateStack", "(", "SizeInBytes", ",", "SizeInBytes", ")", ";"], "ground_truth": ["State", ".", "addLoc", "(", "CCValAssign", "::", "getReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";"], "File": "MBlazeISelLowering14", "Func": "CC_MBlaze_AssignReg", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9182, "Length": 69, "Cover_Rate": 0.49640287769784175, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "char", "*", "xstormy16_output_cbranch_si", "(", "rtx", "op", ",", "const", "char", "*", "label", ",", "int", "reversed", ",", "rtx_insn", "*", "insn", ")", "{", "static", "char", "string", "[", "<NUM_LIT>", "]", ";", "int", "need_longbranch", "=", "get_attr_length", "(", "insn", ")", ">=", "<NUM_LIT>", ";", "int", "really_reversed", "=", "reversed", "^", "need_longbranch", ";", "const", "char", "*", "ccode", ";", "const", "char", "*", "templ", ";", "char", "prevop", "[", "<NUM_LIT>", "]", ";", "enum", "rtx_code", "code", ";", "code", "=", "GET_CODE", "(", "op", ")", ";", "if", "(", "really_reversed", ")", "code", "=", "reverse_condition", "(", "code", ")", ";", "switch", "(", "code", ")", "{", "case", "EQ", ":", "ccode", "=", "<STR_LIT>", ";", "break", ";", "case", "NE", ":", "ccode", "=", "<STR_LIT>", ";", "break", ";", "case", "GE", ":", "ccode", "=", "<STR_LIT>", ";", "break", ";", "case", "LT", ":", "ccode", "=", "<STR_LIT>", ";", "break", ";", "case", "GEU", ":", "ccode", "=", "<STR_LIT>", ";", "break", ";", "case", "LTU", ":", "ccode", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "switch", "(", "code", ")", "{", "case", "EQ", ":", "case", "NE", ":"], "ground_truth": ["{"], "File": "stormy16", "Func": "xstormy16_output_cbranch_si", "Target": "stormy16", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9183, "Length": 160, "Cover_Rate": 0.5970149253731343, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", "&&", "!", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "||", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)1", "Func": "isV8M", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9184, "Length": 26, "Cover_Rate": 0.6190476190476191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "CurrentProgramInfo", ".", "NumSGPRsForWavesPerEU", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "CurrentProgramInfo", ".", "NumVGPRsForWavesPerEU", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "CurrentProgramInfo", ".", "Occupancy", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "MFI", "->", "needsWaveLimiter", "(", ")", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "G_00B84C_USER_SGPR", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "G_00B84C_TRAP_HANDLER", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "G_00B84C_TGID_X_EN", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "G_00B84C_TGID_Y_EN", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "G_00B84C_TGID_Z_EN", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "G_00B84C_TIDIG_COMP_CNT", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";", "}", "if", "(", "DumpCodeInstEmitter", ")", "{", "OutStreamer", "->", "SwitchSection", "(", "Context", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_NOTE", ",", "<NUM_LIT>", ")", ")", ";", "for", "(", "size_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "DisasmLines", ".", "size", "(", ")", ";", "++", "i", ")", "{", "std", "::", "string", "Comment", "=", "<STR_LIT>", ";", "if", "(", "!", "HexLines", "[", "i", "]", ".", "empty", "(", ")", ")", "{", "Comment", "=", "std", "::", "string", "(", "DisasmLineMaxLen", "-", "DisasmLines", "[", "i", "]", ".", "size", "(", ")", ",", "' '", ")", ";", "Comment", "+=", "<STR_LIT>", "+", "HexLines", "[", "i", "]", "+", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter70", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9185, "Length": 275, "Cover_Rate": 0.31645569620253167, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "Rsrc", "=", "TII", "->", "getDefaultRsrcDataFormat", "(", ")", "|", "APInt", "::", "getAllOnesValue", "(", "<NUM_LIT>", ")", ".", "getZExtValue", "(", ")", ";", "SDLoc", "DL", "(", "Addr", ")", ";", "const", "<ISA_LIT>TargetLowering", "&", "Lowering", "=", "*", "static_cast", "<", "const", "<ISA_LIT>TargetLowering", "*", ">", "(", "getTargetLowering", "(", ")", ")", ";"], "ground_truth": ["SRsrc", "=", "SDValue", "(", "Lowering", ".", "buildRSRC", "(", "*", "CurDAG", ",", "DL", ",", "Ptr", ",", "<NUM_LIT>", ",", "Rsrc", ")", ",", "<NUM_LIT>", ")", ";"], "File": "AMDGPUISelDAGToDAG1", "Func": "SelectMUBUFOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9186, "Length": 67, "Cover_Rate": 0.32524271844660196, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isCondBranchOpcode", "(", "int", "Opc", ")", "{"], "ground_truth": ["return", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ";"], "File": "ARCInstrInfo", "Func": "isCondBranchOpcode", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9187, "Length": 17, "Cover_Rate": 0.7727272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Count", "=", "<NUM_LIT>", ";", "while", "(", "I", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "--", "I", ";", "if", "(", "I", "->", "isDebugInstr", "(", ")", ")", "continue", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "<STR_LIT>", "(", "*", "I", ")", "==", "<STR_LIT>", ")", "break", ";"], "ground_truth": ["I", "->", "eraseFromParent", "(", ")", ";"], "File": "X86InstrInfo (2)3", "Func": "removeBranch", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9188, "Length": 55, "Cover_Rate": 0.4954954954954955, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "Instruction", "::", "Shl", ":", "OpReg", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "return", "false", ";", "}", "}", "else", "if", "(", "I", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")", "{", "CReg", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "LShr", ":", "OpReg", "=", "<STR_LIT>", ";", "break", ";", "case", "Instruction", "::", "AShr", ":", "OpReg", "=", "<STR_LIT>", ";", "break", ";", "case", "Instruction", "::", "Shl", ":", "OpReg", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "return", "false", ";", "}", "}", "else", "if", "(", "I", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")", "{", "CReg", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "LShr", ":", "OpReg", "=", "<STR_LIT>", ";", "break", ";", "case", "Instruction", "::", "AShr", ":", "OpReg", "=", "<STR_LIT>", ";", "break", ";", "case", "Instruction", "::", "Shl", ":", "OpReg", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "return", "false", ";", "}", "}", "else", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "X86FastISel (2)", "Func": "X86SelectShift", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9189, "Length": 170, "Cover_Rate": 0.30965391621129323, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "LANG_TYPE", ":", "case", "FUNCTION_TYPE", ":", "return", "VOIDmode", ";", "case", "COMPLEX_TYPE", ":", "if", "(", "GET_MODE_CLASS", "(", "TYPE_MODE", "(", "type", ")", ")", "==", "MODE_COMPLEX_FLOAT", "&&", "TYPE_MODE", "(", "type", ")", "!=", "TCmode", ")", "return", "GET_MODE_INNER", "(", "TYPE_MODE", "(", "type", ")", ")", ";", "else", "return", "VOIDmode", ";", "case", "REAL_TYPE", ":", "if", "(", "nested", "&&", "TYPE_MODE", "(", "type", ")", "!=", "TFmode", ")", "return", "TYPE_MODE", "(", "type", ")", ";", "else", "return", "VOIDmode", ";", "case", "ARRAY_TYPE", ":", "return", "hfa_element_mode", "(", "TREE_TYPE", "(", "type", ")", ",", "<NUM_LIT>", ")", ";", "case", "RECORD_TYPE", ":", "case", "UNION_TYPE", ":", "case", "QUAL_UNION_TYPE", ":", "for", "(", "t", "=", "TYPE_FIELDS", "(", "type", ")", ";", "t", ";", "t", "=", "DECL_CHAIN", "(", "t", ")", ")", "{", "if", "(", "TREE_CODE", "(", "t", ")", "!=", "FIELD_DECL", "||", "DECL_FIELD_ABI_IGNORED", "(", "t", ")", ")", "continue", ";", "mode", "=", "hfa_element_mode", "(", "TREE_TYPE", "(", "t", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "know_element_mode", ")", "{", "if", "(", "mode", "!=", "element_mode", ")", "return", "VOIDmode", ";", "}", "else", "if", "(", "GET_MODE_CLASS", "(", "mode", ")", "!=", "MODE_FLOAT", ")", "return", "VOIDmode", ";", "else", "{", "know_element_mode", "=", "<NUM_LIT>", ";", "element_mode", "=", "mode", ";", "}", "}", "return", "element_mode", ";", "default", ":", "return", "VOIDmode", ";"], "ground_truth": ["}"], "File": "ia64", "Func": "hfa_element_mode", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9190, "Length": 187, "Cover_Rate": 0.6678571428571428, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "NoOpt", ")", "{", "if", "(", "EnableGenPred", ")", "addPass", "(", "create<ISA_LIT>GenPredicate", "(", ")", ",", "false", ")", ";", "if", "(", "EnableLoopResched", ")", "addPass", "(", "create<ISA_LIT>LoopRescheduling", "(", ")", ",", "false", ")", ";", "if", "(", "!", "DisableHSDR", ")", "addPass", "(", "create<ISA_LIT>SplitDoubleRegs", "(", ")", ")", ";", "if", "(", "EnableBitSimplify", ")", "addPass", "(", "create<ISA_LIT>BitSimplify", "(", ")", ",", "false", ")", ";", "addPass", "(", "create<ISA_LIT>Peephole", "(", ")", ")", ";", "printAndVerify", "(", "<STR_LIT>", ")", ";", "if", "(", "EnableGenInsert", ")", "addPass", "(", "create<ISA_LIT>GenInsert", "(", ")", ",", "false", ")", ";", "if", "(", "EnableEarlyIf", ")", "addPass", "(", "create<ISA_LIT>EarlyIfConversion", "(", ")", ",", "false", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "HexagonTargetMachine (2)", "Func": "addInstSelector", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9191, "Length": 99, "Cover_Rate": 0.6513157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "AllNative", "||", "std", "::", "find", "(", "UseNative", ".", "begin", "(", ")", ",", "UseNative", ".", "end", "(", ")", ",", "F", ")", "!=", "UseNative", ".", "end", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULibCalls1", "Func": "useNativeFunc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9192, "Length": 29, "Cover_Rate": 0.725, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>CFGOptimizer", "(", "<ISA_LIT>TargetMachine", "&", "TM", ")", "{", "return", "new", "<ISA_LIT>CFGOptimizer", "(", "TM", ")", ";"], "ground_truth": ["}"], "File": "HexagonCFGOptimizer17", "Func": "createHexagonCFGOptimizer", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9193, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "override", "{", "bool", "Changed", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "FI", "=", "F", ".", "begin", "(", ")", ",", "FE", "=", "F", ".", "end", "(", ")", ";"], "ground_truth": ["FI", "!=", "FE", ";", "++", "FI", ")", "Changed", "|=", "runOnMachineBasicBlock", "(", "*", "FI", ")", ";"], "File": "Cpu0DelaySlotFiller", "Func": "runOnMachineFunction", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9194, "Length": 50, "Cover_Rate": 0.9259259259259259, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasPrivileged", ";"], "ground_truth": ["}"], "File": "PPCSubtarget18", "Func": "hasPrivileged", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9195, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SrcReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "DstReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "if", "(", "MI", "->", "mayStore", "(", ")", ")", "{", "assert", "(", "DstReg", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "RegList", ";", "unsigned", "StartOp", "=", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "unsigned", "NumOffset", "=", "<NUM_LIT>", ";", "unsigned", "Pad", "=", "<NUM_LIT>", ";", "switch", "(", "Opc", ")", "{", "default", ":", "MI", "->", "print", "(", "errs", "(", ")", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "StartOp", "=", "<NUM_LIT>", ";", "NumOffset", "=", "<NUM_LIT>", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "assert", "(", "SrcReg", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "StartOp", ",", "NumOps", "=", "MI", "->", "getNumOperands", "(", ")", "-", "NumOffset", ";", "i", "!=", "NumOps", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isImplicit", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isUndef", "(", ")", ")", "{", "assert", "(", "RegList", ".", "empty", "(", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "Width", "=", "TargetRegInfo", "->", "getRegSizeInBits", "(", "MO", ".", "getReg", "(", ")", ",", "MachineRegInfo", ")", "/", "<NUM_LIT>", ";", "Pad", "+=", "Width", ";", "continue", ";", "}", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "unsigned", "RemappedReg", "=", "AFI", "->", "EHPrologueRemappedRegs", ".", "lookup", "(", "Reg", ")", ")", "Reg", "=", "RemappedReg", ";", "RegList", ".", "push_back", "(", "Reg", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "assert", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "RegList", ".", "push_back", "(", "SrcReg", ")", ";", "break", ";", "}", "if", "(", "MAI", "->", "getExceptionHandlingType", "(", ")", "==", "ExceptionHandling", "::", "<ISA_LIT>", ")", "{", "ATS", ".", "emitRegSave", "(", "RegList", ",", "Opc", "==", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "Pad", ")", "ATS", ".", "emitPad", "(", "Pad", ")", ";"], "File": "ARMAsmPrinter107", "Func": "EmitUnwindingInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9196, "Length": 323, "Cover_Rate": 0.36251402918069586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "Ins", "[", "i", "]", ".", "VT", ".", "isVector", "(", ")", "&&", "Ins", "[", "i", "]", ".", "ArgVT", ".", "isVector", "(", ")", "&&", "Ins", "[", "i", "]", ".", "ArgVT", ".", "getVectorElementType", "(", ")", "!=", "Ins", "[", "i", "]", ".", "VT", ".", "getVectorElementType", "(", ")", ")", "{", "VT", "=", "Ins", "[", "i", "]", ".", "ArgVT", ";", "}", "else", "{", "VT", "=", "Ins", "[", "i", "]", ".", "VT", ";", "}", "<STR_LIT>", "Arg", "(", "Ins", "[", "i", "]", ".", "Flags", ",", "VT", ",", "VT", ",", "Ins", "[", "i", "]", ".", "Used", ",", "Ins", "[", "i", "]", ".", "OrigArgIndex", ",", "Ins", "[", "i", "]", ".", "PartOffset", ")", ";"], "ground_truth": ["OrigIns", ".", "push_back", "(", "Arg", ")", ";"], "File": "AMDGPUISelLowering100", "Func": "getOriginalFunctionArgs", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9197, "Length": 114, "Cover_Rate": 0.4596774193548387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__m128d", "__tmp", "=", "_mm_load_pd", "(", "__P", ")", ";"], "ground_truth": ["return", "__builtin_ia32_shufpd", "(", "__tmp", ",", "__tmp", ",", "_MM_SHUFFLE2", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";"], "File": "emmintrin4", "Func": "_mm_loadr_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9198, "Length": 23, "Cover_Rate": 0.5609756097560976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "->", "isBranch", "(", ")", "&&", "!", "MI", "->", "isBarrier", "(", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "!", "MI", "->", "isPredicable", "(", ")", ")", "return", "true", ";"], "File": "Dcpu16InstrInfo", "Func": "isUnpredicatedTerminator", "Target": "Dcpu16", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9199, "Length": 30, "Cover_Rate": 0.4838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "AS", "=", "Loc", ".", "Ptr", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ";", "if", "(", "AS", "==", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", "||", "AS", "==", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS_32BIT", ")", "return", "true", ";", "const", "Value", "*", "Base", "=", "getUnderlyingObject", "(", "Loc", ".", "Ptr", ")", ";", "AS", "=", "Base", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ";", "if", "(", "AS", "==", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", "||", "AS", "==", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS_32BIT", ")", "return", "true", ";", "if", "(", "const", "GlobalVariable", "*", "GV", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "Base", ")", ")", "{", "if", "(", "GV", "->", "isConstant", "(", ")", ")", "return", "true", ";", "}", "else", "if", "(", "const", "Argument", "*", "Arg", "=", "dyn_cast", "<", "Argument", ">", "(", "Base", ")", ")", "{", "const", "Function", "*", "F", "=", "Arg", "->", "getParent", "(", ")", ";", "switch", "(", "F", "->", "getCallingConv", "(", ")", ")", "{", "default", ":", "return", "AAResultBase", "::", "pointsToConstantMemory", "(", "Loc", ",", "AAQI", ",", "OrLocal", ")", ";", "case", "CallingConv", "::", "<ISA_LIT>_LS", ":", "case", "CallingConv", "::", "<ISA_LIT>_HS", ":", "case", "CallingConv", "::", "<ISA_LIT>_ES", ":"], "ground_truth": ["case", "CallingConv", "::", "<ISA_LIT>_GS", ":"], "File": "AMDGPUAliasAnalysis1", "Func": "pointsToConstantMemory", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9200, "Length": 172, "Cover_Rate": 0.607773851590106, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "VT", "=", "<STR_LIT>", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "{", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "Opc", "=", "<STR_LIT>", ";", "break", ";", "}", "}", "if", "(", "VT", "==", "<STR_LIT>", "&&", "Opc", "==", "<STR_LIT>", ")", "{", "unsigned", "SrcReg", "=", "fastEmitInst_i", "(", "Opc", ",", "&", "<STR_LIT>", ",", "Imm", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "SUBREG_TO_REG", ")", ",", "ResultReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "ResultReg", ";"], "File": "X86FastISel106", "Func": "X86MaterializeInt", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9201, "Length": 173, "Cover_Rate": 0.4178743961352657, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CallLoweringInfo", ".", "get", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget30", "Func": "getCallLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9202, "Length": 8, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "<ISA_LIT>TargetMachine", "&", "TM", ",", "bool", "is64Bit", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "Is<ISA_LIT>64", "(", "is64Bit", ")", ",", "TargetTriple", "(", "TT", ")", ",", "OptLevel", "(", "OptLevel", ")", ",", "FrameLowering", "(", "initializeSubtargetDependencies", "(", "CPU", ",", "FS", ")", ")", ",", "DL", "(", "getDataLayoutString", "(", "*", "this", ")", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "JITInfo", "(", "*", "this", ")", ",", "TLInfo", "(", "TM", ")", ",", "TSInfo", "(", "&", "DL", ")", "{"], "ground_truth": ["}"], "File": "PPCSubtarget1", "Func": "PPCSubtarget", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9203, "Length": 105, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "reg_class", "alpha_preferred_reload_class", "(", "rtx", "x", ",", "enum", "reg_class", "class", ")", "{", "if", "(", "x", "==", "CONST0_RTX", "(", "GET_MODE", "(", "x", ")", ")", ")", "return", "class", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST_INT", "||", "GET_CODE", "(", "x", ")", "==", "CONST_DOUBLE", "||", "GET_CODE", "(", "x", ")", "==", "CONST_VECTOR", ")", "{", "if", "(", "class", "==", "FLOAT_REGS", ")", "return", "NO_REGS", ";", "if", "(", "class", "==", "ALL_REGS", ")", "return", "GENERAL_REGS", ";"], "ground_truth": ["return", "class", ";"], "File": "alpha3", "Func": "alpha_preferred_reload_class", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9204, "Length": 72, "Cover_Rate": 0.7578947368421053, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ST", ".", "hasDLInsts", "(", ")", ")", "{", "Register", "NewDest", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "legalizeGenericOperand", "(", "MBB", ",", "MII", ",", "&", "<STR_LIT>", ",", "Src0", ",", "MRI", ",", "DL", ")", ";", "legalizeGenericOperand", "(", "MBB", ",", "MII", ",", "&", "<STR_LIT>", ",", "Src1", ",", "MRI", ",", "DL", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "NewDest", ")", ".", "add", "(", "Src0", ")", ".", "add", "(", "Src1", ")", ";", "MRI", ".", "replaceRegWith", "(", "Dest", ".", "getReg", "(", ")", ",", "NewDest", ")", ";", "addUsersToMoveToVALUWorklist", "(", "NewDest", ",", "MRI", ",", "Worklist", ")", ";", "}", "else", "{", "bool", "Src0IsSGPR", "=", "Src0", ".", "isReg", "(", ")", "&&", "RI", ".", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "Src0", ".", "getReg", "(", ")", ")", ")", ";", "bool", "Src1IsSGPR", "=", "Src1", ".", "isReg", "(", ")", "&&", "RI", ".", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "Src1", ".", "getReg", "(", ")", ")", ")", ";", "MachineInstr", "*", "Xor", ";", "Register", "Temp", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "Register", "NewDest", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "if", "(", "Src0IsSGPR", ")", "{", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "Temp", ")", ".", "add", "(", "Src0", ")", ";", "Xor", "=", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "NewDest", ")", ".", "addReg", "(", "Temp", ")", ".", "add", "(", "Src1", ")", ";", "}", "else", "if", "(", "Src1IsSGPR", ")", "{", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "Temp", ")", ".", "add", "(", "Src1", ")", ";", "Xor", "=", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "NewDest", ")", ".", "add", "(", "Src0", ")", ".", "addReg", "(", "Temp", ")", ";", "}", "else", "{", "Xor", "=", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "Temp", ")", ".", "add", "(", "Src0", ")", ".", "add", "(", "Src1", ")", ";"], "ground_truth": ["MachineInstr", "*", "Not", "=", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "NewDest", ")", ".", "addReg", "(", "Temp", ")", ";"], "File": "SIInstrInfo131", "Func": "lowerScalarXnor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9205, "Length": 345, "Cover_Rate": 0.6913827655310621, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "LHS", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "RHS", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Observer", ".", "changedInstr", "(", "MI", ")", ";"], "ground_truth": ["MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setPredicate", "(", "CmpInst", "::", "getSwappedPredicate", "(", "Pred", ")", ")", ";"], "File": "AArch64PostLegalizerLowering1", "Func": "applySwapICmpOperands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9206, "Length": 52, "Cover_Rate": 0.4262295081967213, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Cmp", "=", "Op", ".", "getImm", "(", ")", ";", "assert", "(", "Cmp", "<", "array_lengthof", "(", "LoopCompareText", ")", ")", ";", "O", "<<", "LoopCompareText", "[", "Cmp", "]", ";"], "ground_truth": ["}"], "File": "TPCInstPrinter", "Func": "printComparison", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9207, "Length": 27, "Cover_Rate": 0.30337078651685395, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "NeedCF", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "switch", "(", "Op", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "Op", ".", "getNode", "(", ")", "->", "getFlags", "(", ")", ".", "hasNoSignedWrap", "(", ")", ")", "break", ";", "LLVM_FALLTHROUGH", ";", "default", ":", "NeedOF", "=", "true", ";", "break", ";", "}", "break", ";", "}", "}", "if", "(", "Op", ".", "getResNo", "(", ")", "!=", "<NUM_LIT>", "||", "NeedOF", "||", "NeedCF", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ")", ")", ";", "}", "unsigned", "Opcode", "=", "<NUM_LIT>", ";", "unsigned", "NumOperands", "=", "<NUM_LIT>", ";", "SDValue", "ArithOp", "=", "Op", ";", "switch", "(", "ArithOp", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "if", "(", "!", "hasNonFlagsUse", "(", "Op", ")", ")", "break", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "!", "isProfitableToUseFlagOp", "(", "Op", ")", ")", "break", ";"], "ground_truth": ["switch", "(", "ArithOp", ".", "getOpcode", "(", ")", ")", "{"], "File": "X86ISelLowering (2)5", "Func": "EmitTest", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9208, "Length": 206, "Cover_Rate": 0.34049586776859503, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "<ISA_LIT>MCInstrInfo", "::", "isNewValue", "(", "MCII", ",", "MCI", ")", "||", "<ISA_LIT>MCInstrInfo", "::", "hasNewValue", "(", "MCII", ",", "MCI", ")", ")", "&&", "MCO", ".", "isReg", "(", ")", ")", ";", "return", "(", "MCO", ")", ";", "}"], "ground_truth": ["}"], "File": "HexagonMCInstrInfo (2)1", "Func": "getNewValueOperand", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9209, "Length": 36, "Cover_Rate": 0.32432432432432434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}", "}", "}", "}", "if", "(", "regs_ever_live", "[", "RC_REGNO", "]", "||", "regs_ever_live", "[", "RS_REGNO", "]", "||", "regs_ever_live", "[", "RE_REGNO", "]", ")", "{", "insn", "=", "emit_insn", "(", "gen_andn_st", "(", "GEN_INT", "(", "~", "<NUM_LIT>", ")", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}", "if", "(", "TARGET_SMALL", "&&", "TARGET_PARANOID", ")", "{", "insn", "=", "emit_insn", "(", "gen_set_ldp_prologue", "(", "gen_rtx_REG", "(", "QImode", ",", "DP_REGNO", ")", ",", "gen_rtx_SYMBOL_REF", "(", "QImode", ",", "<STR_LIT>", ")", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}", "}", "else", "{", "if", "(", "frame_pointer_needed", ")", "{", "if", "(", "(", "size", "!=", "<NUM_LIT>", ")", "||", "(", "current_function_args_size", "!=", "<NUM_LIT>", ")", "||", "(", "optimize", "<", "<NUM_LIT>", ")", ")", "{", "insn", "=", "emit_insn", "(", "gen_pushqi", "(", "gen_rtx_REG", "(", "QImode", ",", "AR3_REGNO", ")", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "insn", "=", "emit_insn", "(", "gen_movqi", "(", "gen_rtx_REG", "(", "QImode", ",", "AR3_REGNO", ")", ",", "gen_rtx_REG", "(", "QImode", ",", "SP_REGNO", ")", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "dont_push_ar3", "=", "<NUM_LIT>", ";", "}", "else", "{", "dont_push_ar3", "=", "<NUM_LIT>", ";", "}", "}", "else", "{", "dont_push_ar3", "=", "<NUM_LIT>", ";", "if", "(", "(", "size", "!=", "<NUM_LIT>", ")", "||", "(", "current_function_args_size", "!=", "<NUM_LIT>", ")", ")", "{", "size", "+=", "<NUM_LIT>", ";", "}", "}", "if", "(", "size", ">", "<NUM_LIT>", ")", "{", "if", "(", "TARGET_C3X", ")", "{", "insn", "=", "emit_insn", "(", "gen_movqi", "(", "gen_rtx_REG", "(", "QImode", ",", "R1_REGNO", ")", ",", "GEN_INT", "(", "size", ">>", "<NUM_LIT>", ")", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "insn", "=", "emit_insn", "(", "gen_lshrqi3", "(", "gen_rtx_REG", "(", "QImode", ",", "R1_REGNO", ")", ",", "gen_rtx_REG", "(", "QImode", ",", "R1_REGNO", ")", ",", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}", "else", "{", "insn", "=", "emit_insn", "(", "gen_movqi", "(", "gen_rtx_REG", "(", "QImode", ",", "R1_REGNO", ")", ",", "GEN_INT", "(", "size", "&", "~", "<NUM_LIT>", ")", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}", "insn", "=", "emit_insn", "(", "gen_iorqi3", "(", "gen_rtx_REG", "(", "QImode", ",", "R1_REGNO", ")", ",", "gen_rtx_REG", "(", "QImode", ",", "R1_REGNO", ")", ",", "GEN_INT", "(", "size", "&", "<NUM_LIT>", ")", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "insn", "=", "emit_insn", "(", "gen_addqi3", "(", "gen_rtx_REG", "(", "QImode", ",", "SP_REGNO", ")", ",", "gen_rtx_REG", "(", "QImode", ",", "SP_REGNO", ")", ",", "gen_rtx_REG", "(", "QImode", ",", "R1_REGNO", ")", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "c4x1", "Func": "c4x_expand_prologue", "Target": "c4x", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 9210, "Length": 391, "Cover_Rate": 0.47336561743341404, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTarget", "<", "Triple", "::", "nvptx", ">", "X", "(", "getThe<ISA_LIT>Target32", "(", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "RegisterTarget", "<", "Triple", "::", "nvptx64", ">", "Y", "(", "getThe<ISA_LIT>Target64", "(", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "NVPTXTargetInfo4", "Func": "LLVMInitializeNVPTXTargetInfo", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9211, "Length": 39, "Cover_Rate": 0.8666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "override", "{"], "ground_truth": ["}"], "File": "R600FrameLowering", "Func": "emitPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9212, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_psrlq128", "(", "(", "__v2di", ")", "__A", ",", "(", "__v2di", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "emmintrin", "Func": "_mm_srl_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9213, "Length": 18, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "S", "=", "getLoc", "(", ")", ";", "if", "(", "!", "isGFX10Plus", "(", ")", "||", "!", "trySkipId", "(", "<STR_LIT>", ",", "AsmToken", "::", "Colon", ")", ")", "return", "MatchOperand_NoMatch", ";", "int64_t", "Sels", "[", "<NUM_LIT>", "]", ";", "if", "(", "!", "skipToken", "(", "AsmToken", "::", "LBrac", ",", "<STR_LIT>", ")", ")", "return", "MatchOperand_ParseFail", ";", "for", "(", "size_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "if", "(", "i", ">", "<NUM_LIT>", "&&", "!", "skipToken", "(", "AsmToken", "::", "Comma", ",", "<STR_LIT>", ")", ")", "return", "MatchOperand_ParseFail", ";", "SMLoc", "Loc", "=", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Sels", "[", "i", "]", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "<NUM_LIT>", ">", "Sels", "[", "i", "]", "||", "<NUM_LIT>", "<", "Sels", "[", "i", "]", ")", "{", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "parseDPP8", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9214, "Length": 135, "Cover_Rate": 0.6192660550458715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "TII", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "bool", "Changed", "=", "false", ";", "if", "(", "MF", ".", "size", "(", ")", "<", "<NUM_LIT>", ")", "return", "Changed", ";", "for", "(", "MachineFunction", "::", "iterator", "I", "=", "MF", ".", "begin", "(", ")", ";", "I", "!=", "MF", ".", "end", "(", ")", ";", ")", "{", "MachineBasicBlock", "&", "B", "=", "*", "I", "++", ";"], "ground_truth": ["if", "(", "processBlock", "(", "B", ")", ")", "Changed", "=", "true", ";"], "File": "PPCEarlyReturn1", "Func": "runOnMachineFunction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9215, "Length": 81, "Cover_Rate": 0.9418604651162791, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Opc", "==", "<STR_LIT>", "&&", "OpToFold", "->", "isImm", "(", ")", ")", "{", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "FoldList", ".", "push_back", "(", "FoldCandidate", "(", "MI", ",", "OpNo", ",", "OpToFold", ")", ")", ";", "return", "true", ";", "}", "if", "(", "isUseMIInFoldList", "(", "FoldList", ",", "MI", ")", ")", "return", "false", ";", "unsigned", "CommuteOpNo", "=", "OpNo", ";", "unsigned", "CommuteIdx0", "=", "TargetInstrInfo", "::", "CommuteAnyOperandIndex", ";", "unsigned", "CommuteIdx1", "=", "TargetInstrInfo", "::", "CommuteAnyOperandIndex", ";", "bool", "CanCommute", "=", "TII", "->", "findCommutedOpIndices", "(", "*", "MI", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ";", "if", "(", "CanCommute", ")", "{", "if", "(", "CommuteIdx0", "==", "OpNo", ")", "CommuteOpNo", "=", "CommuteIdx1", ";", "else", "if", "(", "CommuteIdx1", "==", "OpNo", ")", "CommuteOpNo", "=", "CommuteIdx0", ";", "}", "if", "(", "CanCommute", "&&", "(", "!", "MI", "->", "getOperand", "(", "CommuteIdx0", ")", ".", "isReg", "(", ")", "||", "!", "MI", "->", "getOperand", "(", "CommuteIdx1", ")", ".", "isReg", "(", ")", ")", ")", "return", "false", ";", "if", "(", "!", "CanCommute", "||", "!", "TII", "->", "commuteInstruction", "(", "*", "MI", ",", "false", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ")", "return", "false", ";", "if", "(", "!", "TII", "->", "isOperandLegal", "(", "*", "MI", ",", "CommuteOpNo", ",", "OpToFold", ")", ")", "{", "if", "(", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "&&", "(", "OpToFold", "->", "isImm", "(", ")", "||", "OpToFold", "->", "isFI", "(", ")", "||", "OpToFold", "->", "isGlobal", "(", ")", ")", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "OtherIdx", "=", "CommuteOpNo", "==", "CommuteIdx0", "?", "CommuteIdx1", ":", "CommuteIdx0", ";", "MachineOperand", "&", "OtherOp", "=", "MI", "->", "getOperand", "(", "OtherIdx", ")", ";", "if", "(", "!", "OtherOp", ".", "isReg", "(", ")", "||", "!", "TII", "->", "getRegisterInfo", "(", ")", ".", "isVGPR", "(", "MRI", ",", "OtherOp", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "assert", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDef", "(", ")", ")", ";"], "ground_truth": ["unsigned", "MaybeCommutedOpc", "=", "MI", "->", "getOpcode", "(", ")", ";"], "File": "SIFoldOperands12", "Func": "tryAddToFoldList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9216, "Length": 318, "Cover_Rate": 0.5031645569620253, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "checkOperand", "(", "Instr", ",", "Index", ",", "First", ")", ")", "return", "nullptr", ";", "return", "matchImpl", "(", "Instr", ",", "Index", "+", "<NUM_LIT>", ",", "Args", "...", ")", ";"], "ground_truth": ["}"], "File": "TVMMachineInstrMatcher", "Func": "matchImpl", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9217, "Length": 29, "Cover_Rate": 0.5918367346938775, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<ISA_LIT>PropagateAttributes", "(", "TM", ",", "true", ")", ".", "process", "(", "M", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPropagateAttributes12", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9218, "Length": 14, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "create<ISA_LIT>ISelDag", "(", "get<ISA_LIT>TargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";"], "ground_truth": ["if", "(", "Triple", "(", "TM", "->", "getTargetTriple", "(", ")", ")", ".", "isOSBinFormatELF", "(", ")", "&&", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createCleanupLocalDynamicTLSPass", "(", ")", ")", ";"], "File": "X86TargetMachine117", "Func": "addInstSelector", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9219, "Length": 51, "Cover_Rate": 0.8225806451612904, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "p0", ",", "p1", ";", "p0", "=", "XEXP", "(", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "p1", "=", "XEXP", "(", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "(", "GET_CODE", "(", "p1", ")", "==", "CONST_INT", ")", "&&", "(", "(", "GET_CODE", "(", "p0", ")", "==", "UNSPEC", ")", "||", "(", "(", "GET_CODE", "(", "p0", ")", "==", "SYMBOL_REF", "||", "GET_CODE", "(", "p0", ")", "==", "LABEL_REF", ")", "&&", "(", "flag_pic", "==", "<NUM_LIT>", "||", "microblaze_tls_symbol_p", "(", "p0", ")", "||", "!", "SMALL_INT", "(", "p1", ")", ")", ")", ")", ")", "{", "rtx", "temp", "=", "force_reg", "(", "SImode", ",", "p0", ")", ";", "rtx", "temp2", "=", "p1", ";", "if", "(", "flag_pic", "&&", "reload_in_progress", ")", "df_set_regs_ever_live", "(", "PIC_OFFSET_TABLE_REGNUM", ",", "true", ")", ";", "emit_move_insn", "(", "op0", ",", "gen_rtx_PLUS", "(", "SImode", ",", "temp", ",", "temp2", ")", ")", ";", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "microblaze2", "Func": "microblaze_expand_move", "Target": "microblaze", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9220, "Length": 138, "Cover_Rate": 0.4094955489614243, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "AtomicOrdering", "::", "Monotonic", ":", "return", "<STR_LIT>", ";", "case", "AtomicOrdering", "::", "Acquire", ":", "return", "<STR_LIT>", ";", "case", "AtomicOrdering", "::", "Release", ":"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "RISCVExpandAtomicPseudoInsts", "Func": "getSCForRMW32", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9221, "Length": 29, "Cover_Rate": 0.4027777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "AMDGPUTargetLowering", "::", "isFNegFree", "(", "EVT", "VT", ")", "const", "{", "assert", "(", "VT", ".", "isFloatingPoint", "(", ")", ")", ";", "return", "VT", "==", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering108", "Func": "isFNegFree", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9222, "Length": 25, "Cover_Rate": 0.9259259259259259, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Alignment", "=", "ST", "->", "getAlignment", "(", ")", ";", "isLoad", "=", "false", ";", "}", "else", "return", "false", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "{", "if", "(", "!", "Subtarget", ".", "hasQPX", "(", ")", "||", "(", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", ")", ")", "{", "return", "false", ";", "}", "else", "if", "(", "SelectAddressRegRegOnly", "(", "Ptr", ",", "Offset", ",", "Base", ",", "DAG", ")", ")", "{", "AM", "=", "<STR_LIT>", ";", "return", "true", ";", "}", "}", "if", "(", "SelectAddressRegReg", "(", "Ptr", ",", "Base", ",", "Offset", ",", "DAG", ")", ")", "{", "bool", "Swap", "=", "false", ";", "if", "(", "isa", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "||", "isa", "<", "RegisterSDNode", ">", "(", "Base", ")", ")", "Swap", "=", "true", ";", "else", "if", "(", "!", "isLoad", ")", "{", "SDValue", "Val", "=", "cast", "<", "StoreSDNode", ">", "(", "N", ")", "->", "getValue", "(", ")", ";", "if", "(", "Val", "==", "Base", "||", "Base", ".", "getNode", "(", ")", "->", "isPredecessorOf", "(", "Val", ".", "getNode", "(", ")", ")", ")", "Swap", "=", "true", ";", "}", "if", "(", "Swap", ")", "std", "::", "swap", "(", "Base", ",", "Offset", ")", ";", "AM", "=", "<STR_LIT>", ";", "return", "true", ";", "}", "if", "(", "VT", "!=", "<STR_LIT>", ")", "{", "if", "(", "!", "SelectAddressRegImm", "(", "Ptr", ",", "Offset", ",", "Base", ",", "DAG", ",", "<NUM_LIT>", ")", ")", "return", "false", ";", "}", "else", "{", "if", "(", "Alignment", "<", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "SelectAddressRegImm", "(", "Ptr", ",", "Offset", ",", "Base", ",", "DAG", ",", "<NUM_LIT>", ")", ")", "return", "false", ";", "}", "if", "(", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ")", "{", "if", "(", "LD", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "&&", "LD", "->", "getMemoryVT", "(", ")", "==", "<STR_LIT>", "&&", "LD", "->", "getExtensionType", "(", ")", "==", "<STR_LIT>", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Offset", ")", ")", "return", "false", ";", "}"], "ground_truth": ["AM", "=", "<STR_LIT>", ";"], "File": "PPCISelLowering", "Func": "getPreIndexedAddressParts", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9223, "Length": 300, "Cover_Rate": 0.6756756756756757, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "bool", "MadeChange", "=", "false", ";", "while", "(", "relaxBranchInstructions", "(", ")", ")", "MadeChange", "=", "true", ";", "verify", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "'\\n'", ";", "dumpBBs", "(", ")", ")", ";", "BlockInfo", ".", "clear", "(", ")", ";", "return", "MadeChange", ";"], "ground_truth": ["}"], "File": "AArch64BranchRelaxation3", "Func": "runOnMachineFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9224, "Length": 58, "Cover_Rate": 0.4461538461538462, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetStreamer", "::", "emitRawBytes", "(", "StringRef", "Data", ")", "{", "MCTargetStreamer", "::", "emitRawBytes", "(", "Data", ")", ";", "const", "MCAsmInfo", "*", "MAI", "=", "Streamer", ".", "getContext", "(", ")", ".", "getAsmInfo", "(", ")", ";", "const", "char", "*", "Directive", "=", "MAI", "->", "getData8bitsDirective", "(", ")", ";", "unsigned", "NumElements", "=", "Data", ".", "size", "(", ")", ";", "const", "unsigned", "MaxLen", "=", "<NUM_LIT>", ";", "unsigned", "NumChunks", "=", "<NUM_LIT>", "+", "(", "(", "NumElements", "-", "<NUM_LIT>", ")", "/", "MaxLen", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "NumChunks", ";", "++", "I", ")", "{", "SmallString", "<", "<NUM_LIT>", ">", "Str", ";"], "ground_truth": ["raw_svector_ostream", "OS", "(", "Str", ")", ";"], "File": "NVPTXTargetStreamer9", "Func": "emitRawBytes", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9225, "Length": 99, "Cover_Rate": 0.4876847290640394, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TargetTransformInfo", "(", "<ISA_LIT>TTIImpl", "(", "this", ",", "F", ")", ")", ";"], "ground_truth": ["}"], "File": "SystemZTargetMachine18", "Func": "getTargetTransformInfo", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9226, "Length": 12, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MAI", "->", "doesSupportExceptionHandling", "(", ")", "&&", "MMI", ")", "{", "const", "std", "::", "vector", "<", "const", "Function", "*", ">", "&", "Personalities", "=", "MMI", "->", "getPersonalities", "(", ")", ";", "for", "(", "std", "::", "vector", "<", "const", "Function", "*", ">", "::", "const_iterator", "I", "=", "Personalities", ".", "begin", "(", ")", ",", "E", "=", "Personalities", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "*", "I", ")", "{", "MCSymbol", "*", "NLPSym", "=", "GetSymbolWithGlobalValueBase", "(", "*", "I", ",", "<STR_LIT>", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "MMIMacho", ".", "getGVStubEntry", "(", "NLPSym", ")", ";", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "Mang", "->", "getSymbol", "(", "*", "I", ")", ",", "true", ")", ";", "}", "}", "}", "Stubs", "=", "MMIMacho", ".", "GetGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getNonLazySymbolPointerSection", "(", ")", ")", ";"], "ground_truth": ["EmitAlignment", "(", "is<ISA_LIT>64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";"], "File": "PPCAsmPrinter (2)", "Func": "doFinalization", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9227, "Length": 154, "Cover_Rate": 0.3149284253578732, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "SubReg2", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "SubReg3", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "RegClass", ",", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", ",", "V2", ",", "SubReg2", ",", "V3", ",", "SubReg3", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl", ",", "VT", ",", "Ops", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG (2)", "Func": "createQuadSRegsNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9228, "Length": 67, "Cover_Rate": 0.432258064516129, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "addImm8s4Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9229, "Length": 17, "Cover_Rate": 0.32075471698113206, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_cmple_epu8_mask", "(", "__mmask64", "__M", ",", "__m512i", "__X", ",", "__m512i", "__Y", ")", "{"], "ground_truth": ["return", "(", "__mmask64", ")", "__builtin_ia32_ucmpb512_mask", "(", "(", "__v64qi", ")", "__X", ",", "(", "__v64qi", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask64", ")", "__M", ")", ";"], "File": "avx512bwintrin", "Func": "_mm512_mask_cmple_epu8_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9230, "Length": 49, "Cover_Rate": 0.98, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "RTLIB", "::", "SIN_F32", ":", "BaseName", "=", "<STR_LIT>", ";", "break", ";", "case", "RTLIB", "::", "MEMCPY", ":", "BaseName", "=", "<STR_LIT>", ";", "break", ";", "case", "RTLIB", "::", "MEMSET", ":", "BaseName", "=", "<STR_LIT>", ";", "break", ";", "case", "RTLIB", "::", "MEMMOVE", ":", "BaseName", "=", "<STR_LIT>", ";"], "ground_truth": ["break", ";"], "File": "PIC16ISelLowering3", "Func": "getStdLibCallName", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9231, "Length": 44, "Cover_Rate": 0.3893805309734513, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>ConditionalCompares", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "MF", ".", "getName", "(", ")", "<<", "'\\n'", ")", ";", "if", "(", "skipFunction", "(", "*", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "TII", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";"], "ground_truth": ["TRI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";"], "File": "AArch64ConditionalCompares13", "Func": "runOnMachineFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9232, "Length": 68, "Cover_Rate": 0.38636363636363635, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsRegister", ")", "RegisterName", ".", "~", "StringValue", "(", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "~SIArgument", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9233, "Length": 12, "Cover_Rate": 0.7058823529411765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "<ISA_LIT>GOT", "(", ")", "{"], "ground_truth": ["}"], "File": "HexagonGOT", "Func": "~HexagonGOT", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9234, "Length": 6, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmParser", "(", "MCSubtargetInfo", "&", "_STI", ",", "MCAsmParser", "&", "_Parser", ",", "const", "MCInstrInfo", "&", "MII", ")", ":", "MCTargetAsmParser", "(", ")", ",", "STI", "(", "_STI", ")", ",", "Parser", "(", "_Parser", ")", "{", "MCAsmParserExtension", "::", "Initialize", "(", "_Parser", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser17", "Func": "AArch64AsmParser", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9235, "Length": 50, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ",", "dl", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "<NUM_LIT>", ")", ";", "bool", "IsImmUpdate", "=", "isPerfectIncrement", "(", "Inc", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "NumVecs", ")", ";", "Ops", ".", "push_back", "(", "IsImmUpdate", "?", "Reg0", ":", "Inc", ")", ";", "}", "SDValue", "SuperReg", ";", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "<NUM_LIT>", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "<NUM_LIT>", ")", ";", "if", "(", "NumVecs", "==", "<NUM_LIT>", ")", "{", "if", "(", "is64BitVector", ")", "SuperReg", "=", "SDValue", "(", "createDRegPairNode", "(", "<STR_LIT>", ",", "V0", ",", "V1", ")", ",", "<NUM_LIT>", ")", ";", "else", "SuperReg", "=", "SDValue", "(", "createQRegPairNode", "(", "<STR_LIT>", ",", "V0", ",", "V1", ")", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "<NUM_LIT>", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "<NUM_LIT>", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "<NUM_LIT>", ")", ":", "N", "->", "getOperand", "(", "Vec0Idx", "+", "<NUM_LIT>", ")", ";", "if", "(", "is64BitVector", ")", "SuperReg", "=", "SDValue", "(", "createQuadDRegsNode", "(", "<STR_LIT>", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "<NUM_LIT>", ")", ";", "else", "SuperReg", "=", "SDValue", "(", "createQuadQRegsNode", "(", "<STR_LIT>", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "<NUM_LIT>", ")", ";", "}", "Ops", ".", "push_back", "(", "SuperReg", ")", ";", "Ops", ".", "push_back", "(", "getI32Imm", "(", "Lane", ",", "dl", ")", ")", ";", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "unsigned", "Opc", "=", "(", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "QOpcodes", "[", "OpcodeIndex", "]", ")", ";", "SDNode", "*", "VLdLn", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ")", ";", "CurDAG", "->", "setNodeMemRefs", "(", "cast", "<", "MachineSDNode", ">", "(", "VLdLn", ")", ",", "{", "MemOp", "}", ")", ";", "if", "(", "!", "IsLoad", ")", "{", "ReplaceNode", "(", "N", ",", "VLdLn", ")", ";", "return", ";", "}", "SuperReg", "=", "SDValue", "(", "VLdLn", ",", "<NUM_LIT>", ")", ";", "static_assert", "(", "<STR_LIT>", "==", "<STR_LIT>", "+", "<NUM_LIT>", "&&", "<STR_LIT>", "==", "<STR_LIT>", "+", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "unsigned", "Sub0", "=", "is64BitVector", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "for", "(", "unsigned", "Vec", "=", "<NUM_LIT>", ";", "Vec", "<", "NumVecs", ";", "++", "Vec", ")", "ReplaceUses", "(", "SDValue", "(", "N", ",", "Vec", ")", ",", "CurDAG", "->", "getTargetExtractSubreg", "(", "Sub0", "+", "Vec", ",", "dl", ",", "VT", ",", "SuperReg", ")", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "NumVecs", ")", ",", "SDValue", "(", "VLdLn", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "isUpdating", ")", "ReplaceUses", "(", "SDValue", "(", "N", ",", "NumVecs", "+", "<NUM_LIT>", ")", ",", "SDValue", "(", "VLdLn", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["CurDAG", "->", "RemoveDeadNode", "(", "N", ")", ";"], "File": "ARMISelDAGToDAG109", "Func": "SelectVLDSTLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9236, "Length": 485, "Cover_Rate": 0.5062630480167014, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Arch", "=", "Value", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer12", "Func": "emitArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9237, "Length": 5, "Cover_Rate": 0.3125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "NVPTXISelLowering (2)1", "Func": "IsPTXVectorType", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9238, "Length": 33, "Cover_Rate": 0.33, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "HasIncome", "(", "<STR_LIT>", "inid", ")", "{", "return", "!", "(", "IsSt", "(", "inid", ")", "||", "IsMac", "(", "inid", ")", ")", ";"], "ground_truth": ["}"], "File": "TPCUnbranch", "Func": "HasIncome", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9239, "Length": 23, "Cover_Rate": 0.92, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "*", "RegInfo", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "assert", "(", "!", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", "&&", "<STR_LIT>", ")", ";", "int", "TailCallReturnAddrDelta", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", "->", "getTCReturnAddrDelta", "(", ")", ";", "assert", "(", "!", "(", "TailCallReturnAddrDelta", "<", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "}", "int", "Offset", "=", "MFI", "->", "getObjectOffset", "(", "FI", ")", "-", "getOffsetOfLocalArea", "(", ")", ";", "return", "Offset", "+", "StackSize", ";"], "ground_truth": ["}"], "File": "X86FrameLowering109", "Func": "getFrameIndexOffsetFromSP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9240, "Length": 80, "Cover_Rate": 0.6837606837606838, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "DefSrcMO", ".", "getReg", "(", ")", ")", ";", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setSubReg", "(", "DefSrcMO", ".", "getSubReg", "(", ")", ")", ";", "ModifiedRegs", ".", "insert", "(", "DefSrcMO", ".", "getReg", "(", ")", ")", ";", "ModifiedRegs", ".", "insert", "(", "SrcReg", ")", ";", "Changed", "=", "true", ";", "}", "break", ";", "}", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "if", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "Reg", "||", "!", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "||", "I", ".", "getNumOperands", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "switch", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "if", "(", "Def0", ")", "return", "false", ";", "Def0", "=", "&", "I", ";", "Init", "|=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "&", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "Def1", ")", "return", "false", ";", "Def1", "=", "&", "I", ";", "Init", "|=", "static_cast", "<", "uint64_t", ">", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", "<<", "<NUM_LIT>", ";", "break", ";", "}", "break", ";", "}", "}", "if", "(", "IsAGPRDst", ")", "{", "if", "(", "Changed", ")", "{", "for", "(", "Register", "RegToUpdate", ":", "ModifiedRegs", ")", "{", "LIS", "->", "removeInterval", "(", "RegToUpdate", ")", ";", "LIS", "->", "createAndComputeVirtRegInterval", "(", "RegToUpdate", ")", ";", "}", "}", "return", "Changed", ";", "}", "if", "(", "!", "Def0", "||", "!", "Def1", "||", "Def0", "->", "getParent", "(", ")", "!=", "Def1", "->", "getParent", "(", ")", ")", "return", "Changed", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "Def0", "<<", "<STR_LIT>", "<<", "*", "Def1", "<<", "<STR_LIT>", ")", ";", "if", "(", "SlotIndex", "::", "isEarlierInstr", "(", "LIS", "->", "getInstructionIndex", "(", "*", "Def1", ")", ",", "LIS", "->", "getInstructionIndex", "(", "*", "Def0", ")", ")", ")", "std", "::", "swap", "(", "Def0", ",", "Def1", ")", ";", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "*", "Def0", ")", ";", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "*", "Def1", ")", ";", "auto", "NewI", "=", "BuildMI", "(", "*", "Def0", "->", "getParent", "(", ")", ",", "*", "Def0", ",", "Def0", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addImm", "(", "Init", ")", ";", "Def0", "->", "eraseFromParent", "(", ")", ";", "Def1", "->", "eraseFromParent", "(", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "NewI", ")", ";", "LIS", "->", "removeInterval", "(", "Reg", ")", ";", "LIS", "->", "createAndComputeVirtRegInterval", "(", "Reg", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "NewI", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "GCNPreRAOptimizations1", "Func": "processReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9241, "Length": 411, "Cover_Rate": 0.6265243902439024, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Vm", "|=", "(", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "cmode", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "!", "(", "imm", "&", "<NUM_LIT>", ")", "&&", "cmode", "==", "<NUM_LIT>", ")", "{", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "return", "DecodeNEONModImmInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "}", "if", "(", "!", "(", "imm", "&", "<NUM_LIT>", ")", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Vm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", "-", "imm", ")", ")", ";"], "File": "ARMDisassembler10", "Func": "DecodeVCVTD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9242, "Length": 160, "Cover_Rate": 0.6866952789699571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isPIC", ")", "{", "HiOpFlags", "|=", "<STR_LIT>", ";", "LoOpFlags", "|=", "<STR_LIT>", ";", "}", "if", "(", "GV", "&&", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "hasLazyResolverStub", "(", "GV", ",", "TM", ")", ")", "{", "HiOpFlags", "|=", "<STR_LIT>", ";", "LoOpFlags", "|=", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "GV", "->", "hasHiddenVisibility", "(", ")", ")", "{"], "File": "PPCISelLowering120", "Func": "GetLabelAccessInfo", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9243, "Length": 52, "Cover_Rate": 0.36879432624113473, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SUnit", "*", "<ISA_LIT>SchedStrategy", "::", "pickOther", "(", "int", "QID", ")", "{", "SUnit", "*", "SU", "=", "nullptr", ";", "std", "::", "vector", "<", "SUnit", "*", ">", "&", "AQ", "=", "Available", "[", "QID", "]", ";", "if", "(", "AQ", ".", "empty", "(", ")", ")", "{", "MoveUnits", "(", "Pending", "[", "QID", "]", ",", "AQ", ")", ";", "}", "if", "(", "!", "AQ", ".", "empty", "(", ")", ")", "{", "SU", "=", "AQ", ".", "back", "(", ")", ";", "AQ", ".", "resize", "(", "AQ", ".", "size", "(", ")", "-", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["return", "SU", ";"], "File": "R600MachineScheduler (2)", "Func": "pickOther", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9244, "Length": 86, "Cover_Rate": 0.9885057471264368, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "isa", "<", "VectorType", ">", "(", "VecTy", ")", "&&", "<STR_LIT>", ")", ";", "bool", "EltIs64Bits", "=", "DL", ".", "getTypeSizeInBits", "(", "VecTy", "->", "getScalarType", "(", ")", ")", "==", "<NUM_LIT>", ";", "if", "(", "Factor", "<=", "TLI", "->", "getMaxSupportedInterleaveFactor", "(", ")", "&&", "!", "EltIs64Bits", "&&", "!", "UseMaskForCond", "&&", "!", "UseMaskForGaps", ")", "{", "unsigned", "NumElts", "=", "cast", "<", "FixedVectorType", ">", "(", "VecTy", ")", "->", "getNumElements", "(", ")", ";", "auto", "*", "SubVecTy", "=", "FixedVectorType", "::", "get", "(", "VecTy", "->", "getScalarType", "(", ")", ",", "NumElts", "/", "Factor", ")", ";", "int", "BaseCost", "=", "ST", "->", "hasMVEIntegerOps", "(", ")", "?", "ST", "->", "getMVEVectorCostFactor", "(", ")", ":", "<NUM_LIT>", ";", "if", "(", "NumElts", "%", "Factor", "==", "<NUM_LIT>", "&&", "TLI", "->", "isLegalInterleavedAccessType", "(", "Factor", ",", "SubVecTy", ",", "DL", ")", ")", "return", "Factor", "*", "BaseCost", "*", "TLI", "->", "getNumInterleavedAccesses", "(", "SubVecTy", ",", "DL", ")", ";", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "Factor", "==", "<NUM_LIT>", "&&", "NumElts", "/", "Factor", ">", "<NUM_LIT>", "&&", "VecTy", "->", "isIntOrIntVectorTy", "(", ")", "&&", "DL", ".", "getTypeSizeInBits", "(", "SubVecTy", ")", ".", "getFixedSize", "(", ")", "<=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", "*", "BaseCost", ";", "}"], "ground_truth": ["return", "BaseT", "::", "getInterleavedMemoryOpCost", "(", "Opcode", ",", "VecTy", ",", "Factor", ",", "Indices", ",", "Alignment", ",", "AddressSpace", ",", "CostKind", ",", "UseMaskForCond", ",", "UseMaskForGaps", ")", ";"], "File": "ARMTargetTransformInfo29", "Func": "getInterleavedMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9245, "Length": 200, "Cover_Rate": 0.8032128514056225, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>CodeEmitter", "(", "TM", ",", "JCE", ")", ";"], "ground_truth": ["}"], "File": "SparcCodeEmitter", "Func": "createSparcJITCodeEmitterPass", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9246, "Length": 10, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "NumElts", "=", "Mask", ".", "size", "(", ")", ";", "int", "NumV2Elements", "=", "count_if", "(", "Mask", ",", "[", "NumElts", "]", "(", "int", "M", ")", "{", "return", "M", ">=", "NumElts", ";", "}", ")", ";", "if", "(", "NumV2Elements", "==", "<NUM_LIT>", "&&", "Mask", "[", "<NUM_LIT>", "]", ">=", "NumElts", ")", "if", "(", "SDValue", "Insertion", "=", "lowerShuffleAsElementInsertion", "(", "DL", ",", "VT", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Insertion", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleWithUndefHalf", "(", "DL", ",", "VT", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "SDValue", "Broadcast", "=", "lowerShuffleAsBroadcast", "(", "DL", ",", "VT", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Broadcast", ";", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "case", "<STR_LIT>", ":", "return", "lowerV8F64Shuffle", "(", "DL", ",", "Mask", ",", "Zeroable", ",", "V1", ",", "V2", ",", "Subtarget", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerV16F32Shuffle", "(", "DL", ",", "Mask", ",", "Zeroable", ",", "V1", ",", "V2", ",", "Subtarget", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerV8I64Shuffle", "(", "DL", ",", "Mask", ",", "Zeroable", ",", "V1", ",", "V2", ",", "Subtarget", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerV16I32Shuffle", "(", "DL", ",", "Mask", ",", "Zeroable", ",", "V1", ",", "V2", ",", "Subtarget", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerV32I16Shuffle", "(", "DL", ",", "Mask", ",", "Zeroable", ",", "V1", ",", "V2", ",", "Subtarget", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "lowerV64I8Shuffle", "(", "DL", ",", "Mask", ",", "Zeroable", ",", "V1", ",", "V2", ",", "Subtarget", ",", "DAG", ")", ";"], "File": "X86ISelLowering (2)6", "Func": "lower512BitShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9247, "Length": 255, "Cover_Rate": 0.7822085889570553, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "getConstpoolOp", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "CSKYAsmParser", "Func": "addConstpoolOperands", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9248, "Length": 15, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_neon_vextv4hf", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vext_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9249, "Length": 11, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "VT", "=", "V", ".", "getSimpleValueType", "(", ")", ";", "MVT", "EltVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "while", "(", "V", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "V", "=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "NewVT", "=", "V", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "!", "NewVT", ".", "isVector", "(", ")", "||", "NewVT", ".", "getScalarSizeInBits", "(", ")", "!=", "VT", ".", "getScalarSizeInBits", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "V", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "(", "Idx", "==", "<NUM_LIT>", "&&", "V", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "{", "SDValue", "S", "=", "V", ".", "getOperand", "(", "Idx", ")", ";", "if", "(", "EltVT", ".", "getSizeInBits", "(", ")", "==", "S", ".", "getSimpleValueType", "(", ")", ".", "getSizeInBits", "(", ")", ")", "return", "DAG", ".", "getBitcast", "(", "EltVT", ",", "S", ")", ";", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering24", "Func": "getScalarValueForVectorElement", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9250, "Length": 141, "Cover_Rate": 0.8650306748466258, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "mergedOpcode", "(", "MI", ".", "getOpcode", "(", ")", ",", "false", ")", "==", "<NUM_LIT>", ")", "return", "false", ";", "const", "MachineMemOperand", "*", "MemOperand", "=", "*", "MI", ".", "memoperands_begin", "(", ")", ";", "if", "(", "MemOperand", "->", "isVolatile", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "LanaiMemAluCombiner", "Func": "isNonVolatileMemoryOp", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9251, "Length": 44, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>RegInfoRecord", "(", "<ISA_LIT>ELFStreamer", "*", "S", ",", "MCContext", "&", "Context", ")", ":", "Streamer", "(", "S", ")", ",", "Context", "(", "Context", ")", "{", "ri_gprmask", "=", "<NUM_LIT>", ";", "ri_cprmask", "[", "<NUM_LIT>", "]", "=", "ri_cprmask", "[", "<NUM_LIT>", "]", "=", "ri_cprmask", "[", "<NUM_LIT>", "]", "=", "ri_cprmask", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "ri_gp_value", "=", "<NUM_LIT>", ";", "const", "MCRegisterInfo", "*", "TRI", "=", "Context", ".", "getRegisterInfo", "(", ")", ";", "GPR32RegClass", "=", "&", "(", "TRI", "->", "getRegClass", "(", "<STR_LIT>", ")", ")", ";", "GPR64RegClass", "=", "&", "(", "TRI", "->", "getRegClass", "(", "<STR_LIT>", ")", ")", ";", "FGR32RegClass", "=", "&", "(", "TRI", "->", "getRegClass", "(", "<STR_LIT>", ")", ")", ";", "FGR64RegClass", "=", "&", "(", "TRI", "->", "getRegClass", "(", "<STR_LIT>", ")", ")", ";", "AFGR64RegClass", "=", "&", "(", "TRI", "->", "getRegClass", "(", "<STR_LIT>", ")", ")", ";", "MSA128BRegClass", "=", "&", "(", "TRI", "->", "getRegClass", "(", "<STR_LIT>", ")", ")", ";", "COP2RegClass", "=", "&", "(", "TRI", "->", "getRegClass", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["COP3RegClass", "=", "&", "(", "TRI", "->", "getRegClass", "(", "<STR_LIT>", ")", ")", ";"], "File": "MipsOptionRecord10", "Func": "MipsRegInfoRecord", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9252, "Length": 158, "Cover_Rate": 0.9028571428571428, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "customEmitInstruction", "(", "&", "*", "I", ")", ";"], "ground_truth": ["}", "while", "(", "(", "++", "I", "!=", "E", ")", "&&", "I", "->", "isInsideBundle", "(", ")", ")", ";"], "File": "LanaiAsmPrinter", "Func": "EmitInstruction", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9253, "Length": 25, "Cover_Rate": 0.30120481927710846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>LowerControlFlow", "::", "If", "(", "MachineInstr", "&", "MI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Vcc", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "Vcc", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "Reg", ")", ";"], "File": "SILowerControlFlow12", "Func": "If", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9254, "Length": 111, "Cover_Rate": 0.8161764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "Subtarget", "->", "isRClass", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "isMClass", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}", "ATS", ".", "emitAttribute", "(", "<STR_LIT>", ",", "Subtarget", "->", "has<ISA_LIT>Ops", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasThumb2", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasFP<ISA_LIT>v8", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasCrypto", "(", ")", ")", "ATS", ".", "emitFPU", "(", "<STR_LIT>", ")", ";", "else", "ATS", ".", "emitFPU", "(", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasVFP4", "(", ")", ")", "ATS", ".", "emitFPU", "(", "<STR_LIT>", ")", ";", "else", "ATS", ".", "emitFPU", "(", "<STR_LIT>", ")", ";", "if", "(", "Subtarget", "->", "hasV8Ops", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "if", "(", "Subtarget", "->", "hasFP<ISA_LIT>v8", "(", ")", ")", "ATS", ".", "emitFPU", "(", "<STR_LIT>", ")", ";", "else", "if", "(", "Subtarget", "->", "hasVFP4", "(", ")", ")", "ATS", ".", "emitFPU", "(", "Subtarget", "->", "hasD16", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "else", "if", "(", "Subtarget", "->", "hasVFP3", "(", ")", ")", "ATS", ".", "emitFPU", "(", "Subtarget", "->", "hasD16", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "else", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", ")", "ATS", ".", "emitFPU", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "!", "TM", ".", "Options", ".", "UnsafeFPMath", ")", "{", "ATS", ".", "emitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["ATS", ".", "emitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "ARMAsmPrinter78", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9255, "Length": 291, "Cover_Rate": 0.41810344827586204, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Src", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Mask", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "Src", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "switch", "(", "Src", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "break", ";", "default", ":", "return", "SDValue", "(", ")", ";", "}", "EVT", "MemVT", "=", "cast", "<", "VTSDNode", ">", "(", "Src", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getVT", "(", ")", ";", "if", "(", "isConstantSplatVectorMaskForType", "(", "Mask", ".", "getNode", "(", ")", ",", "MemVT", ")", ")", "return", "Src", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering (2)3", "Func": "performSVEAndCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9256, "Length": 116, "Cover_Rate": 0.7341772151898734, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GlobalVariable", "*", "Stack", "=", "new", "GlobalVariable", "(", "M", ",", "Typ", ",", "false", ",", "GlobalValue", "::", "PrivateLinkage", ",", "UndefValue", "::", "get", "(", "Typ", ")", ",", "Twine", "(", "F", ".", "getName", "(", ")", ")", "+", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "Stack", "<<", "<STR_LIT>", ")", ";", "Changed", "=", "true", ";", "<ISA_LIT>FunctionInfo", "&", "MFI", "=", "*", "MF", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "MFI", ".", "setStaticStackVariable", "(", "Stack", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "*", "MF", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "for", "(", "MachineOperand", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isTargetIndex", "(", ")", ")", "continue", ";", "MO", ".", "ChangeToGA", "(", "Stack", ",", "MO", ".", "getOffset", "(", ")", ",", "MO", ".", "getTargetFlags", "(", ")", ")", ";", "}", "}", "}", "}"], "ground_truth": ["return", "Changed", ";"], "File": "MOSStaticStackAlloc", "Func": "runOnModule", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9257, "Length": 144, "Cover_Rate": 0.4897959183673469, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "SDValue", ">", ",", "<NUM_LIT>", ">", "RegsToPass", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "MemOpChains", ";", "SDValue", "StackPtr", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "SDValue", "Arg", "=", "OutVals", "[", "i", "]", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "AExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ")", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "if", "(", "StackPtr", ".", "getNode", "(", ")", "==", "<NUM_LIT>", ")", "StackPtr", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "<STR_LIT>", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ",", "StackPtr", ",", "DAG", ".", "getIntPtrConstant", "(", "VA", ".", "getLocMemOffset", "(", ")", ",", "dl", ")", ")", ";", "MemOpChains", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Arg", ",", "PtrOff", ",", "MachinePointerInfo", "(", ")", ")", ")", ";", "}", "}", "if", "(", "!", "MemOpChains", ".", "empty", "(", ")", ")", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "MemOpChains", ")", ";", "SDValue", "InFlag", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "Callee", "=", "DAG", ".", "getTargetGlobalAddress", "(", "G", "->", "getGlobal", "(", ")", ",", "dl", ",", "<STR_LIT>", ")", ";", "else", "if", "(", "ExternalSymbolSDNode", "*", "E", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", "Callee", "=", "DAG", ".", "getTargetExternalSymbol", "(", "E", "->", "getSymbol", "(", ")", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "PatmosISelLowering1", "Func": "LowerCCCCallTo", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 9258, "Length": 459, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_reducess_mask", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ",", "__C", ",", "(", "__v4sf", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512dqintrin", "Func": "_mm_mask_reduce_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9259, "Length": 30, "Cover_Rate": 0.4918032786885246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "V1", ".", "getValueType", "(", ")", "==", "V2", ".", "getValueType", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "V1", ".", "getValueType", "(", ")", ".", "isSimple", "(", ")", "&&", "<STR_LIT>", ")", ";", "MVT", "VT", "=", "V1", ".", "getSimpleValueType", "(", ")", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "HalfNumElts", "=", "NumElts", "/", "<NUM_LIT>", ";", "MVT", "HalfVT", "=", "<STR_LIT>", "(", "VT", ".", "getVectorElementType", "(", ")", ",", "HalfNumElts", ")", ";", "auto", "getHalfVector", "=", "[", "&", "]", "(", "int", "HalfIdx", ")", "{", "if", "(", "HalfIdx", "<", "<NUM_LIT>", ")", "return", "DAG", ".", "getUNDEF", "(", "HalfVT", ")", ";", "SDValue", "V", "=", "(", "HalfIdx", "<", "<NUM_LIT>", "?", "V1", ":", "V2", ")", ";", "HalfIdx", "=", "(", "HalfIdx", "%", "<NUM_LIT>", ")", "*", "HalfNumElts", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "HalfVT", ",", "V", ",", "DAG", ".", "getIntPtrConstant", "(", "HalfIdx", ",", "DL", ")", ")", ";", "}", ";", "SDValue", "Half1", "=", "getHalfVector", "(", "HalfIdx1", ")", ";", "SDValue", "Half2", "=", "getHalfVector", "(", "HalfIdx2", ")", ";"], "ground_truth": ["SDValue", "V", "=", "DAG", ".", "getVectorShuffle", "(", "HalfVT", ",", "DL", ",", "Half1", ",", "Half2", ",", "HalfMask", ")", ";"], "File": "X86ISelLowering108", "Func": "getShuffleHalfVectors", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9260, "Length": 178, "Cover_Rate": 0.6872586872586872, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "get_element_number", "(", "tree", "vec_type", ",", "tree", "arg", ")", "{", "unsigned", "HOST_WIDE_INT", "elt", ",", "max", "=", "TYPE_VECTOR_SUBPARTS", "(", "vec_type", ")", "-", "<NUM_LIT>", ";", "if", "(", "!", "host_integerp", "(", "arg", ",", "<NUM_LIT>", ")", "||", "(", "elt", "=", "tree_low_cst", "(", "arg", ",", "<NUM_LIT>", ")", ",", "elt", ">", "max", ")", ")", "{"], "ground_truth": ["error", "(", "<STR_LIT>", ",", "max", ")", ";"], "File": "i3863", "Func": "get_element_number", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9261, "Length": 57, "Cover_Rate": 0.8769230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_altivec_vcmpgtfp_p", "(", "__CR6_LT_REV", ",", "a1", ",", "a2", ")", ";"], "ground_truth": ["}"], "File": "altivec4", "Func": "vec_any_ngt", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9262, "Length": 11, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "<ISA_LIT>ObjectWriter", "(", ")", "{"], "ground_truth": ["}"], "File": "RISCVMCObjectWriter", "Func": "~RISCVObjectWriter", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9263, "Length": 6, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FPS", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{", "memset", "(", "Stack", ",", "<NUM_LIT>", ",", "sizeof", "(", "Stack", ")", ")", ";", "memset", "(", "RegMap", ",", "<NUM_LIT>", ",", "sizeof", "(", "RegMap", ")", ")", ";"], "ground_truth": ["}"], "File": "X86FloatingPoint11", "Func": "FPS", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9264, "Length": 34, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "Instruction", "::", "FCmp", ":", "return", "false", ";", "case", "Instruction", "::", "ICmp", ":", "case", "Instruction", "::", "Add", ":", "return", "ScalarBits", "<", "<NUM_LIT>", "&&", "(", "ScalarBits", "*", "cast", "<", "FixedVectorType", ">", "(", "Ty", ")", "->", "getNumElements", "(", ")", ")", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ";"], "ground_truth": ["default", ":"], "File": "ARMTargetTransformInfo24", "Func": "useReductionIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9265, "Length": 45, "Cover_Rate": 0.3146853146853147, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>DCBasicBlock", "::", "~", "<ISA_LIT>DCBasicBlock", "(", ")", "{", "auto", "*", "BB", "=", "getBasicBlock", "(", ")", ";"], "ground_truth": ["if", "(", "BB", "->", "size", "(", ")", ">", "<NUM_LIT>", ")", "if", "(", "auto", "*", "TI", "=", "dyn_cast", "<", "TerminatorInst", ">", "(", "&", "*", "std", "::", "prev", "(", "BB", "->", "end", "(", ")", ",", "<NUM_LIT>", ")", ")", ")", "Builder", ".", "SetInsertPoint", "(", "TI", ")", ";"], "File": "X86DCBasicBlock", "Func": "~X86DCBasicBlock", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9266, "Length": 59, "Cover_Rate": 0.921875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "getVectorIndex", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addVectorIndex8Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9267, "Length": 15, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "CountLeadingOnes_64", "(", "Chunk", ")", "+", "countTrailingZeros", "(", "Chunk", ")", ")", "==", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AArch64ExpandPseudoInsts", "Func": "isStartChunk", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9268, "Length": 16, "Cover_Rate": 0.43243243243243246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "label_ref_list_t", "ref", ",", "newref", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "pool_size", ";", "i", "++", ")", "{", "if", "(", "x", "->", "code", "==", "pool_vector", "[", "i", "]", ".", "value", "->", "code", "&&", "mode", "==", "pool_vector", "[", "i", "]", ".", "mode", ")", "{", "if", "(", "x", "->", "code", "==", "CODE_LABEL", ")", "{", "if", "(", "XINT", "(", "x", ",", "<NUM_LIT>", ")", "!=", "XINT", "(", "pool_vector", "[", "i", "]", ".", "value", ",", "<NUM_LIT>", ")", ")", "continue", ";", "}", "if", "(", "rtx_equal_p", "(", "x", ",", "pool_vector", "[", "i", "]", ".", "value", ")", ")", "{", "lab", "=", "new_rtx", "=", "<NUM_LIT>", ";", "if", "(", "!", "last_value", "||", "!", "i", "||", "!", "rtx_equal_p", "(", "last_value", ",", "pool_vector", "[", "i", "-", "<NUM_LIT>", "]", ".", "value", ")", ")", "{", "new_rtx", "=", "gen_label_rtx", "(", ")", ";", "LABEL_REFS", "(", "new_rtx", ")", "=", "pool_vector", "[", "i", "]", ".", "label", ";", "pool_vector", "[", "i", "]", ".", "label", "=", "lab", "=", "new_rtx", ";", "}", "if", "(", "lab", "&&", "pool_window_label", ")", "{", "newref", "=", "(", "label_ref_list_t", ")", "pool_alloc", "(", "label_ref_list_pool", ")", ";", "newref", "->", "label", "=", "pool_window_label", ";", "ref", "=", "pool_vector", "[", "pool_window_last", "]", ".", "wend", ";", "newref", "->", "next", "=", "ref", ";"], "ground_truth": ["pool_vector", "[", "pool_window_last", "]", ".", "wend", "=", "newref", ";"], "File": "sh4", "Func": "add_constant", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9269, "Length": 199, "Cover_Rate": 0.49625935162094764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>Subtarget", "::", "getMaxELENForFixedLengthVectors", "(", ")", "const", "{", "assert", "(", "hasStdExtV", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "RVVVectorELENMax", "<=", "<NUM_LIT>", "&&", "RVVVectorELENMax", ">=", "<NUM_LIT>", "&&", "isPowerOf2_32", "(", "RVVVectorELENMax", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "PowerOf2Floor", "(", "std", "::", "max", "<", "unsigned", ">", "(", "std", "::", "min", "<", "unsigned", ">", "(", "RVVVectorELENMax", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";"], "File": "RISCVSubtarget", "Func": "getMaxELENForFixedLengthVectors", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9270, "Length": 61, "Cover_Rate": 0.9838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "T", "==", "CODE", ";"], "ground_truth": ["}"], "File": "PIC16Section", "Func": "isCODE_Type", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9271, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "getStartLoc", "(", ")", "const", "override", "{"], "ground_truth": ["return", "StartLoc", ";"], "File": "ARM64AsmParser1", "Func": "getStartLoc", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9272, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_sub_epi32", "(", "__m512i", "__A", ",", "__m512i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m512i", ")", "(", "(", "__v16su", ")", "__A", "-", "(", "__v16su", ")", "__B", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_sub_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9273, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vrmulhq_x_s32", "(", "int32x4_t", "__a", ",", "int32x4_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vrmulhq_m_sv4si", "(", "__arm_vuninitializedq_s32", "(", ")", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vrmulhq_x_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9274, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MEMORY_IMM", ":", "OS", "<<", "<STR_LIT>", "<<", "*", "getMemOffset", "(", ")", "<<", "<STR_LIT>", ";", "break", ";", "case", "MEMORY_REG_IMM", ":", "OS", "<<", "<STR_LIT>", "<<", "getMemBaseReg", "(", ")", "<<", "<STR_LIT>", "<<", "*", "getMemOffset", "(", ")", "<<", "<STR_LIT>", ";", "break", ";", "case", "MEMORY_REG_REG", ":"], "ground_truth": ["assert", "(", "getMemOffset", "(", ")", "==", "nullptr", ")", ";"], "File": "LanaiAsmParser (2)", "Func": "print", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9275, "Length": 50, "Cover_Rate": 0.3787878787878788, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op0", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", "&&", "Op0", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", "&&", "!", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "MinSize", ")", "&&", "!", "Subtarget", "->", "isAtom", "(", ")", ")", "{", "unsigned", "ExtendOp", "=", "is<ISA_LIT>CCUnsigned", "(", "<ISA_LIT>CC", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Op0", "=", "DAG", ".", "getNode", "(", "ExtendOp", ",", "dl", ",", "<STR_LIT>", ",", "Op0", ")", ";", "Op1", "=", "DAG", ".", "getNode", "(", "ExtendOp", ",", "dl", ",", "<STR_LIT>", ",", "Op1", ")", ";", "}", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "Op0", ".", "getValueType", "(", ")", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["SDValue", "Sub", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "Op0", ",", "Op1", ")", ";"], "File": "X86ISelLowering (2)", "Func": "EmitCmp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9276, "Length": 129, "Cover_Rate": 0.4271523178807947, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "strcmp", "(", "str", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "*", "val", "=", "indirect_branch_thunk_inline", ";"], "ground_truth": ["else", "if", "(", "strcmp", "(", "str", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "*", "val", "=", "indirect_branch_thunk_extern", ";"], "File": "s390", "Func": "s390_indirect_branch_attrvalue", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9277, "Length": 34, "Cover_Rate": 0.3469387755102041, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "regno", ";", "if", "(", "!", "TARGET_USE_GOT", ")", "return", "GLOBAL_POINTER_REGNUM", ";", "if", "(", "mips_cfun_has_inflexible_gp_ref_p", "(", ")", ")", "return", "GLOBAL_POINTER_REGNUM", ";", "if", "(", "TARGET_ABSOLUTE_JUMPS", "&&", "!", "mips_cfun_has_flexible_gp_ref_p", "(", ")", ")", "return", "INVALID_REGNUM", ";", "if", "(", "TARGET_CALL_SAVED_GP", "&&", "crtl", "->", "is_leaf", ")", "for", "(", "regno", "=", "GP_REG_FIRST", ";", "regno", "<=", "GP_REG_LAST", ";", "regno", "++", ")", "if", "(", "!", "df_regs_ever_live_p", "(", "regno", ")", "&&", "call_used_regs", "[", "regno", "]", "&&", "!", "fixed_regs", "[", "regno", "]", "&&", "regno", "!=", "PIC_FUNCTION_ADDR_REGNUM", ")", "return", "regno", ";"], "ground_truth": ["return", "GLOBAL_POINTER_REGNUM", ";"], "File": "mips", "Func": "mips_global_pointer", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9278, "Length": 83, "Cover_Rate": 0.9021739130434783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "nvptx_record_fndecl", "(", "tree", "decl", ",", "bool", "force", "=", "false", ")", "{"], "ground_truth": ["if", "(", "decl", "==", "NULL_TREE", "||", "TREE_CODE", "(", "decl", ")", "!=", "FUNCTION_DECL", "||", "!", "DECL_EXTERNAL", "(", "decl", ")", ")", "return", "true", ";"], "File": "nvptx2", "Func": "nvptx_record_fndecl", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 9279, "Length": 35, "Cover_Rate": 0.3181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vrshrq_x", "(", "uint32x4_t", "__a", ",", "const", "int", "__imm", ",", "mve_pred16_t", "__p", ")", "{", "return", "__arm_vrshrq_x_n_u32", "(", "__a", ",", "__imm", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vrshrq_x", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9280, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "MadeChange", "=", "false", ";", "MachineBasicBlock", "::", "iterator", "ReturnLoc", ";", "MachineBasicBlock", "*", "MBB", ";", "unsigned", "int", "Cycles", "=", "<NUM_LIT>", ";", "unsigned", "int", "BBCycles", ";", "for", "(", "DenseMap", "<", "MachineBasicBlock", "*", ",", "unsigned", "int", ">", "::", "iterator", "I", "=", "ReturnBBs", ".", "begin", "(", ")", ";", "I", "!=", "ReturnBBs", ".", "end", "(", ")", ";", "++", "I", ")", "{", "MBB", "=", "I", "->", "first", ";", "Cycles", "=", "I", "->", "second", ";", "if", "(", "Cycles", "<", "Threshold", ")", "{", "if", "(", "!", "cyclesUntilReturn", "(", "MBB", ",", "BBCycles", ",", "&", "ReturnLoc", ")", ")", "continue", ";", "addPadding", "(", "MBB", ",", "ReturnLoc", ",", "Threshold", "-", "Cycles", ")", ";", "NumBBsPadded", "++", ";", "MadeChange", "=", "true", ";"], "ground_truth": ["}"], "File": "X86PadShortFunction21", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9281, "Length": 109, "Cover_Rate": 0.5828877005347594, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "satisfies_constraint_Iu08", "(", "GEN_INT", "(", "sp_adjust", ")", ")", "&&", "NDS32_DOUBLE_WORD_ALIGN_P", "(", "sp_adjust", ")", "&&", "!", "cfun", "->", "calls_alloca", ")", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "sp_adjust", ")", ";", "else", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "<NUM_LIT>", ")", ";", "snprintf", "(", "pattern", ",", "sizeof", "(", "pattern", ")", ",", "<STR_LIT>", ")", ";", "output_asm_insn", "(", "pattern", ",", "operands", ")", ";"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "nds32-md-auxiliary", "Func": "nds32_output_return", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9282, "Length": 63, "Cover_Rate": 0.4701492537313433, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_permutex2var_epi8", "(", "__m128i", "__A", ",", "__m128i", "__I", ",", "__m128i", "__B", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_vpermt2varqi128_mask", "(", "(", "__v16qi", ")", "__I", ",", "(", "__v16qi", ")", "__A", ",", "(", "__v16qi", ")", "__B", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vbmivlintrin4", "Func": "_mm_permutex2var_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9283, "Length": 54, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MBBVector", "::", "const_iterator", "iterBlk", "=", "OrderedBlks", ".", "begin", "(", ")", ",", "iterBlkEnd", "=", "OrderedBlks", ".", "end", "(", ")", ";", "iterBlk", "!=", "iterBlkEnd", ";", "++", "iterBlk", ",", "++", "i", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "(", "*", "iterBlk", ")", "->", "getNumber", "(", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "getSCCNum", "(", "*", "iterBlk", ")", "<<", "<STR_LIT>", "<<", "(", "*", "iterBlk", ")", "->", "size", "(", ")", "<<", "<STR_LIT>", ";", "if", "(", "i", "!=", "<NUM_LIT>", "&&", "i", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "}", "else", "{"], "ground_truth": ["dbgs", "(", ")", "<<", "<STR_LIT>", ";"], "File": "AMDILCFGStructurizer", "Func": "printOrderedBlocks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9284, "Length": 100, "Cover_Rate": 0.8771929824561403, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "char", "<ISA_LIT>AsmPrinter", "::", "getSymbolPrefixForAddressSpace", "(", "unsigned", "AS", ")", "{"], "ground_truth": ["return", "(", "AS", "==", "<STR_LIT>", "||", "AS", "==", "<STR_LIT>", ")", "?", "'%'", ":", "'&'", ";"], "File": "HSAILAsmPrinter", "Func": "getSymbolPrefixForAddressSpace", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9285, "Length": 24, "Cover_Rate": 0.8275862068965517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmBackend", "*", "llvm", "::", "create<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "MCTargetOptions", "&", "Options", ")", "{"], "ground_truth": ["const", "Triple", "&", "TT", "=", "STI", ".", "getTargetTriple", "(", ")", ";"], "File": "RISCVAsmBackend14", "Func": "createRISCVAsmBackend", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9286, "Length": 38, "Cover_Rate": 0.5428571428571428, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "type", ")", "{", "HOST_WIDE_INT", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "if", "(", "TARGET_BIG_ENDIAN", "&&", "AGGREGATE_TYPE_P", "(", "type", ")", ")", "{", "if", "(", "size", ">", "<NUM_LIT>", ")", "{", "rtx", "reg1", "=", "gen_rtx_REG", "(", "SImode", ",", "argument_registers", "[", "cum", "->", "count", "]", "+", "<NUM_LIT>", ")", ";", "rtx", "reg2", "=", "gen_rtx_REG", "(", "SImode", ",", "argument_registers", "[", "cum", "->", "count", "]", ")", ";", "rtvec", "vec", "=", "gen_rtvec", "(", "<NUM_LIT>", ",", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "reg1", ",", "const0_rtx", ")", ",", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "reg2", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";"], "ground_truth": ["return", "gen_rtx_PARALLEL", "(", "mode", ",", "vec", ")", ";"], "File": "c6x2", "Func": "c6x_function_arg", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 9287, "Length": 99, "Cover_Rate": 0.6346153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addTypeForNEON", "(", "VT", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "addDRTypeForNEON", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9288, "Length": 10, "Cover_Rate": 0.30303030303030304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>TargetMC", "(", ")", "{", "RegisterMCAsmInfo", "<", "<ISA_LIT>MCAsmInfo", ">", "X", "(", "The<ISA_LIT>Target", ")", ";", "TargetRegistry", "::", "RegisterMCCodeGenInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCCodeGenInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCInstrInfo", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCRegInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";"], "File": "MSP430MCTargetDesc", "Func": "LLVMInitializeMSP430TargetMC", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9289, "Length": 41, "Cover_Rate": 0.6833333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Fabs", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Src", ")", ";", "APFloat", "C2Val", "(", "APFloat", "::", "IEEEdouble", "(", ")", ",", "<STR_LIT>", ")", ";", "SDValue", "C2", "=", "DAG", ".", "getConstantFP", "(", "C2Val", ",", "SL", ",", "<STR_LIT>", ")", ";", "EVT", "SetCCVT", "=", "getSetCCResultType", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["SDValue", "Cond", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "SetCCVT", ",", "Fabs", ",", "C2", ",", "<STR_LIT>", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "LowerFRINT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9290, "Length": 81, "Cover_Rate": 0.32793522267206476, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";", "case", "llvm", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "llvm", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "llvm", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "llvm", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "llvm", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "llvm", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "default", ":"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "MipsAbiFlags", "Func": "getFpAbiName", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9291, "Length": 56, "Cover_Rate": 0.5490196078431373, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "flag_reorder_blocks_and_partition", "=", "mips_base_reorder_blocks_and_partition", ";", "flag_move_loop_invariants", "=", "mips_base_move_loop_invariants", ";", "str_align_loops", "=", "mips_base_align_loops", ";", "str_align_jumps", "=", "mips_base_align_jumps", ";", "str_align_functions", "=", "mips_base_align_functions", ";", "target_flags", "&=", "~", "(", "MASK_MIPS16", "|", "MASK_MICROMIPS", ")", ";", "target_flags", "|=", "compression_mode", ";", "if", "(", "compression_mode", "&", "MASK_MIPS16", ")", "{", "target_flags", "|=", "MASK_MIPS16", ";", "target_flags", "&=", "~", "MASK_SYNCI", ";", "flag_schedule_insns", "=", "<NUM_LIT>", ";", "flag_reorder_blocks_and_partition", "=", "<NUM_LIT>", ";", "flag_move_loop_invariants", "=", "<NUM_LIT>", ";", "target_flags", "|=", "MASK_EXPLICIT_RELOCS", ";", "targetm", ".", "min_anchor_offset", "=", "<NUM_LIT>", ";", "targetm", ".", "max_anchor_offset", "=", "<NUM_LIT>", ";", "targetm", ".", "const_anchor", "=", "<NUM_LIT>", ";", "target_flags", "&=", "~", "MASK_RELAX_PIC_CALLS", ";", "target_flags", "&=", "~", "MASK_FIX_R4000", ";", "if", "(", "flag_pic", "&&", "!", "TARGET_OLDABI", ")", "sorry", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "TARGET_XGOT", ")", "sorry", "(", "<STR_LIT>", ")", ";"], "File": "mips", "Func": "mips_set_compression_mode", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9292, "Length": 114, "Cover_Rate": 0.3825503355704698, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "crm", ")", ")", ";", "bool", "ValidNamed", ";", "(", "void", ")", "<STR_LIT>", "(", ")", ".", "toString", "(", "pstate_field", ",", "ValidNamed", ")", ";", "return", "ValidNamed", "?", "Success", ":", "Fail", ";"], "ground_truth": ["}"], "File": "AArch64Disassembler47", "Func": "DecodeSystemPStateInstruction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9293, "Length": 37, "Cover_Rate": 0.30833333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeVSRCRegisterClass", "(", "MCInst", "&", "Inst", ",", "uint64_t", "RegNo", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{"], "ground_truth": ["return", "decodeRegisterClass", "(", "Inst", ",", "RegNo", ",", "VSRegs", ")", ";"], "File": "PPCDisassembler16", "Func": "DecodeVSRCRegisterClass", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9294, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opcode", "=", "<STR_LIT>", ";", "if", "(", "imm", "==", "<NUM_LIT>", ")", "{", "Opcode", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "imm", "==", "<NUM_LIT>", ")", "{", "Opcode", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "imm", "==", "<NUM_LIT>", ")", "{", "Opcode", "=", "<STR_LIT>", ";"], "ground_truth": ["}", "else", "if", "(", "imm", "==", "<NUM_LIT>", ")", "{"], "File": "ARMDisassembler39", "Func": "DecodeT2HintSpaceInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9295, "Length": 51, "Cover_Rate": 0.38345864661654133, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "X86BaseInfo14", "Func": "isImmSigned", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9296, "Length": 28, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx_insn", "*", "nds32_md_asm_adjust", "(", "vec", "<", "rtx", ">", "&", "outputs", "ATTRIBUTE_UNUSED", ",", "vec", "<", "rtx", ">", "&", "inputs", "ATTRIBUTE_UNUSED", ",", "vec", "<", "machine_mode", ">", "&", "input_modes", "ATTRIBUTE_UNUSED", ",", "vec", "<", "const", "char", "*", ">", "&", "constraints", "ATTRIBUTE_UNUSED", ",", "vec", "<", "rtx", ">", "&", "clobbers", ",", "HARD_REG_SET", "&", "clobbered_regs", ",", "location_t", ")", "{", "if", "(", "!", "flag_inline_asm_r15", ")", "{", "clobbers", ".", "safe_push", "(", "gen_rtx_REG", "(", "SImode", ",", "TA_REGNUM", ")", ")", ";", "SET_HARD_REG_BIT", "(", "clobbered_regs", ",", "TA_REGNUM", ")", ";", "}"], "ground_truth": ["return", "NULL", ";"], "File": "nds32", "Func": "nds32_md_asm_adjust", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9297, "Length": 82, "Cover_Rate": 0.9879518072289156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "SuperRC", "=", "getTargetRegisterClass", "(", "CI", ")", ";", "Register", "DestReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "unsigned", "MergedOffset", "=", "std", "::", "min", "(", "CI", ".", "Offset0", ",", "CI", ".", "Offset1", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "DestReg", ")", ";", "const", "unsigned", "Regs", "=", "getRegs", "(", "Opcode", ",", "*", "TII", ")", ";", "if", "(", "Regs", "&", "VADDR", ")", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "vaddr", ")", ")", ";", "assert", "(", "CI", ".", "I", "->", "hasOneMemOperand", "(", ")", "&&", "CI", ".", "Paired", "->", "hasOneMemOperand", "(", ")", ")", ";", "const", "MachineMemOperand", "*", "MMOa", "=", "*", "CI", ".", "I", "->", "memoperands_begin", "(", ")", ";", "const", "MachineMemOperand", "*", "MMOb", "=", "*", "CI", ".", "Paired", "->", "memoperands_begin", "(", ")", ";", "MachineInstr", "*", "New", "=", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "srsrc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "soffset", ")", ")", ".", "addImm", "(", "MergedOffset", ")", ".", "addImm", "(", "CI", ".", "GLC0", ")", ".", "addImm", "(", "CI", ".", "SLC0", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "CI", ".", "DLC0", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "combineKnownAdjacentMMOs", "(", "*", "MBB", "->", "getParent", "(", ")", ",", "MMOa", ",", "MMOb", ")", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "SubRegIdx", "=", "getSubRegIdxs", "(", "CI", ")", ";", "const", "unsigned", "SubRegIdx0", "=", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "SubRegIdx", ")", ";", "const", "unsigned", "SubRegIdx1", "=", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "SubRegIdx", ")", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";", "const", "auto", "*", "Dest0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "vdata", ")", ";"], "ground_truth": ["const", "auto", "*", "Dest1", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "Paired", ",", "<STR_LIT>", "::", "vdata", ")", ";"], "File": "SILoadStoreOptimizer21", "Func": "mergeBufferLoadPair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9298, "Length": 335, "Cover_Rate": 0.6950207468879668, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vbrsrq_x_n_s16", "(", "int16x8_t", "__a", ",", "int32_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vbrsrq_m_n_sv8hi", "(", "__arm_vuninitializedq_s16", "(", ")", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vbrsrq_x_n_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9299, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "copyFeaturesToFunction", "(", "Function", "&", "Parent", ",", "const", "Function", "&", "Callee", ",", "bool", "&", "NeedQueuePtr", ")", "{"], "ground_truth": ["static", "constexpr", "StringLiteral", "AttrNames", "[", "]", "=", "{"], "File": "AMDGPUAnnotateKernelFeatures17", "Func": "copyFeaturesToFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9300, "Length": 26, "Cover_Rate": 0.33766233766233766, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__arm_vminq_m_u16", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vminq_m", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9301, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "create<ISA_LIT>ELFObjectWriter", "(", "OS", ",", "OSABI", ")", ";"], "ground_truth": ["}"], "File": "FISCAsmBackend", "Func": "createObjectWriter", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9302, "Length": 9, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_packus_epi16", "(", "__m128i", "__A", ",", "__m128i", "__B", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_packuswb128", "(", "(", "__v8hi", ")", "__A", ",", "(", "__v8hi", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "emmintrin", "Func": "_mm_packus_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9303, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "SelectImmShifterOperand", "(", "SDValue", "N", ",", "SDValue", "&", "BaseReg", ",", "SDValue", "&", "Opc", ",", "bool", "CheckProfitability", ")", "{", "if", "(", "DisableShifterOp", ")", "return", "false", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "unsigned", "PowerOfTwo", "=", "<NUM_LIT>", ";", "SDValue", "NewMulConst", ";", "if", "(", "canExtractShiftFromMul", "(", "N", ",", "<NUM_LIT>", ",", "PowerOfTwo", ",", "NewMulConst", ")", ")", "{", "HandleSDNode", "Handle", "(", "N", ")", ";", "SDLoc", "Loc", "(", "N", ")", ";", "replaceDAGValue", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "NewMulConst", ")", ";", "BaseReg", "=", "Handle", ".", "getValue", "(", ")", ";"], "ground_truth": ["Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "PowerOfTwo", ")", ",", "Loc", ",", "<STR_LIT>", ")", ";"], "File": "ARMISelDAGToDAG", "Func": "SelectImmShifterOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9304, "Length": 110, "Cover_Rate": 0.4824561403508772, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initializeGCNPreRAOptimizationsPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "GCNPreRAOptimizations", "Func": "GCNPreRAOptimizations", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9305, "Length": 11, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printGDS", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", "O", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter", "Func": "printGDS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9306, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ConstantPoolValue", "::", "~", "<ISA_LIT>ConstantPoolValue", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMConstantPoolValue (2)", "Func": "~ARMConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9307, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstructionSelector", "::", "renderVFPF64Imm", "(", "MachineInstrBuilder", "&", "NewInstBuilder", ",", "const", "MachineInstr", "&", "OldInst", ",", "int", "OpIdx", ")", "const", "{", "assert", "(", "OldInst", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_FCONSTANT", "&&", "OpIdx", "==", "-", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["APFloat", "FPImmValue", "=", "OldInst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getFPImm", "(", ")", "->", "getValueAPF", "(", ")", ";"], "File": "ARMInstructionSelector1", "Func": "renderVFPF64Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9308, "Length": 57, "Cover_Rate": 0.6705882352941176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "!", "ST", ".", "isVGPRSpillingEnabled", "(", "*", "MF", "->", "getFunction", "(", ")", ")", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "Ctx", ".", "emitError", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ";", "return", ";", "}", "assert", "(", "RI", ".", "hasVGPRs", "(", "RC", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "Opcode", "=", "getVGPRSpillRestoreOpcode", "(", "SpillSize", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ".", "addReg", "(", "MFI", "->", "getFrameOffsetReg", "(", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "File": "SIInstrInfo122", "Func": "loadRegFromStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9309, "Length": 127, "Cover_Rate": 0.3031026252983294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "eltno", "++", ";", "}", "src", "=", "replace_equiv_address", "(", "src", ",", "srcreg", ")", ";", "RTVEC_ELT", "(", "vec", ",", "nprefix", ")", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "SImode", ",", "regno", ")", ",", "src", ")", ";", "regno", "+=", "regno_inc", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nregs", ";", "i", "++", ",", "eltno", "++", ")", "{", "RTVEC_ELT", "(", "vec", ",", "nprefix", "+", "eltno", ")", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "SImode", ",", "regno", ")", ",", "adjust_address_nv", "(", "src", ",", "SImode", ",", "i", "*", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["regno", "+=", "regno_inc", ";"], "File": "cris4", "Func": "cris_gen_movem_load", "Target": "cris", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9310, "Length": 91, "Cover_Rate": 0.3238434163701068, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CPU", ".", "empty", "(", ")", "||", "CPU", "==", "<STR_LIT>", ")", "{", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "cpu0", "||", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "cpu0el", ")", "{", "if", "(", "CPU", ".", "empty", "(", ")", "||", "CPU", "==", "<STR_LIT>", ")", "{", "<ISA_LIT>ArchFeature", "=", "<STR_LIT>", ";", "}"], "ground_truth": ["else", "{"], "File": "Cpu0MCTargetDesc", "Func": "selectCpu0ArchFeature", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9311, "Length": 56, "Cover_Rate": 0.6021505376344086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "concatSubVector", "(", "Value", "*", "*", "Vec", ",", "ArrayRef", "<", "Instruction", "*", ">", "InVec", ",", "unsigned", "VecElems", ",", "IRBuilder", "<", ">", "&", "Builder", ")", "{", "if", "(", "VecElems", "==", "<NUM_LIT>", ")", "{", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "Vec", "[", "i", "]", "=", "InVec", "[", "i", "]", ";", "return", ";", "}", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "<", "VecElems", "/", "<NUM_LIT>", ";", "j", "++", ")", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "Vec", "[", "i", "+", "j", "*", "<NUM_LIT>", "]", "=", "Builder", ".", "CreateShuffleVector", "(", "InVec", "[", "j", "*", "<NUM_LIT>", "+", "i", "]", ",", "InVec", "[", "j", "*", "<NUM_LIT>", "+", "i", "+", "<NUM_LIT>", "]", ",", "makeArrayRef", "(", "Concat", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "VecElems", "==", "<NUM_LIT>", ")", "return", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "Vec", "[", "i", "]", "=", "Builder", ".", "CreateShuffleVector", "(", "Vec", "[", "i", "]", ",", "Vec", "[", "i", "+", "<NUM_LIT>", "]", ",", "Concat", ")", ";"], "ground_truth": ["}"], "File": "X86InterleavedAccess1", "Func": "concatSubVector", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9312, "Length": 178, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "if", "(", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "hasSGPRInitBug", "(", ")", ")", "{", "unsigned", "NumSGPRs", "=", "<STR_LIT>", ".", "getNumRegs", "(", ")", ";", "unsigned", "Limit", "=", "<ISA_LIT>Subtarget", "::", "FIXED_SGPR_COUNT_FOR_INIT_BUG", "-", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "Limit", ";", "i", "<", "NumSGPRs", ";", "++", "i", ")", "{"], "ground_truth": ["unsigned", "Reg", "=", "<STR_LIT>", ".", "getRegister", "(", "i", ")", ";"], "File": "SIRegisterInfo83", "Func": "getReservedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9313, "Length": 130, "Cover_Rate": 0.6435643564356436, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "op", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "GET_CODE", "(", "op", ")", "!=", "PLUS", "||", "GET_MODE", "(", "op", ")", "!=", "Pmode", "||", "!", "register_operand", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "Pmode", ")", "||", "!", "(", "GET_CODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", "&&", "SMALL_INT", "(", "INTVAL", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ")", ")", ")", "return", "<NUM_LIT>", ";"], "File": "arc3", "Func": "store_update_operand", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9314, "Length": 69, "Cover_Rate": 0.6699029126213593, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{"], "ground_truth": ["MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "File": "X86AvoidStoreForwardingBlocks", "Func": "getAnalysisUsage", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9315, "Length": 17, "Cover_Rate": 0.6296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumRegs", "=", "Intervals", ".", "size", "(", ")", ";", "for", "(", "unsigned", "N", "=", "<NUM_LIT>", ";", "N", "<", "NumRegs", ";", "++", "N", ")", "if", "(", "VRM", "->", "hasPhys", "(", "Intervals", "[", "N", "]", "->", "reg", ")", ")", "LRM", "->", "unassign", "(", "*", "Intervals", "[", "N", "]", ")", ";", "for", "(", "unsigned", "N", "=", "<NUM_LIT>", ";", "N", "<", "NumRegs", ";", "++", "N", ")", "if", "(", "LRM", "->", "checkInterference", "(", "*", "Intervals", "[", "N", "]", ",", "StartReg", "+", "N", ")", ")", "return", "false", ";", "for", "(", "unsigned", "N", "=", "<NUM_LIT>", ";", "N", "<", "NumRegs", ";", "++", "N", ")", "LRM", "->", "assign", "(", "*", "Intervals", "[", "N", "]", ",", "StartReg", "+", "N", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "GCNNSAReassign10", "Func": "tryAssignRegisters", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9316, "Length": 115, "Cover_Rate": 0.8646616541353384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "op1", "=", "tmp", ";", "}", "switch", "(", "GET_CODE", "(", "op1", ")", ")", "{", "case", "CONST", ":", "tmp", "=", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "tmp", ")", "!=", "PLUS", "||", "GET_CODE", "(", "XEXP", "(", "tmp", ",", "<NUM_LIT>", ")", ")", "!=", "SYMBOL_REF", ")", "break", ";", "op1", "=", "XEXP", "(", "tmp", ",", "<NUM_LIT>", ")", ";", "addend", "=", "XEXP", "(", "tmp", ",", "<NUM_LIT>", ")", ";", "case", "SYMBOL_REF", ":", "model", "=", "SYMBOL_REF_TLS_MODEL", "(", "op1", ")", ";", "if", "(", "model", ")", "op1", "=", "legitimize_tls_address", "(", "op1", ",", "model", ",", "true", ")", ";", "else", "if", "(", "ix86_force_load_from_GOT_p", "(", "op1", ")", ")", "{", "op1", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "op1", ")", ",", "(", "TARGET_64BIT", "?", "UNSPEC_GOTPCREL", ":", "UNSPEC_GOT", ")", ")", ";", "op1", "=", "gen_rtx_CONST", "(", "Pmode", ",", "op1", ")", ";", "op1", "=", "gen_const_mem", "(", "Pmode", ",", "op1", ")", ";", "set_mem_alias_set", "(", "op1", ",", "ix86_GOT_alias_set", "(", ")", ")", ";", "}", "else", "{", "tmp", "=", "legitimize_pe_coff_symbol", "(", "op1", ",", "addend", "!=", "NULL_RTX", ")", ";", "if", "(", "tmp", ")", "{", "op1", "=", "tmp", ";", "if", "(", "!", "addend", ")", "break", ";", "}", "else", "{", "op1", "=", "operands", "[", "<NUM_LIT>", "]", ";", "break", ";", "}", "}", "if", "(", "addend", ")", "{", "op1", "=", "force_operand", "(", "op1", ",", "NULL_RTX", ")", ";", "op1", "=", "expand_simple_binop", "(", "Pmode", ",", "PLUS", ",", "op1", ",", "addend", ",", "op0", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "}", "else", "op1", "=", "force_operand", "(", "op1", ",", "op0", ")", ";", "if", "(", "op1", "==", "op0", ")", "return", ";", "op1", "=", "convert_to_mode", "(", "mode", ",", "op1", ",", "<NUM_LIT>", ")", ";", "default", ":", "break", ";", "}", "if", "(", "(", "flag_pic", "||", "MACHOPIC_INDIRECT", ")", "&&", "symbolic_operand", "(", "op1", ",", "mode", ")", ")", "{", "if", "(", "TARGET_MACHO", "&&", "!", "TARGET_64BIT", ")", "{", "if", "(", "MACHOPIC_INDIRECT", ")", "{", "rtx", "temp", "=", "(", "op0", "&&", "REG_P", "(", "op0", ")", "&&", "mode", "==", "Pmode", ")", "?", "op0", ":", "gen_reg_rtx", "(", "Pmode", ")", ";", "op1", "=", "machopic_indirect_data_reference", "(", "op1", ",", "temp", ")", ";", "if", "(", "MACHOPIC_PURE", ")", "op1", "=", "machopic_legitimize_pic_address", "(", "op1", ",", "mode", ",", "temp", "==", "op1", "?", "<NUM_LIT>", ":", "temp", ")", ";", "}", "if", "(", "op0", "!=", "op1", "&&", "GET_CODE", "(", "op0", ")", "!=", "MEM", ")", "{", "rtx", "insn", "=", "gen_rtx_SET", "(", "op0", ",", "op1", ")", ";", "emit_insn", "(", "insn", ")", ";", "return", ";", "}", "if", "(", "GET_CODE", "(", "op0", ")", "==", "MEM", ")", "op1", "=", "force_reg", "(", "Pmode", ",", "op1", ")", ";"], "ground_truth": ["else", "{"], "File": "i386-expand", "Func": "ix86_expand_move", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9317, "Length": 396, "Cover_Rate": 0.4719904648390942, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isLDMBaseRegInList", "(", "const", "Inst", "&", "MI", ")", "{", "auto", "BaseReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "MI", ".", "getNumOperands", "(", ")", ";", "I", "<", "E", ";", "++", "I", ")", "{", "const", "auto", "&", "Op", "=", "MI", ".", "getOperand", "(", "I", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "getReg", "(", ")", "==", "BaseReg", ")", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMMCTargetDesc10", "Func": "isLDMBaseRegInList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9318, "Length": 82, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "int", "Src2Idx", "=", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "src2", ")", ";", "if", "(", "static_cast", "<", "int", ">", "(", "OpNo", ")", "==", "Src2Idx", ")", "{", "bool", "IsFMA", "=", "Opc", "==", "<STR_LIT>", ";", "bool", "IsF32", "=", "Opc", "==", "<STR_LIT>", ";", "unsigned", "Opc", "=", "IsFMA", "?", "<STR_LIT>", ":", "(", "IsF32", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "const", "MCInstrDesc", "&", "MadDesc", "=", "TII", "->", "get", "(", "Opc", ")", ";", "return", "TII", "->", "isInlineConstant", "(", "OpToFold", ",", "MadDesc", ".", "OpInfo", "[", "OpNo", "]", ".", "OperandType", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "SIFoldOperands", "Func": "isInlineConstantIfFolded", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9319, "Length": 94, "Cover_Rate": 0.5280898876404494, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "isUInt", "<", "<NUM_LIT>", ">", "(", "MFI", "->", "getMaxCallFrameSize", "(", ")", "+", "getStackAlignment", "(", ")", ")", "&&", "!", "MFI", "->", "hasVarSizedObjects", "(", ")", ";"], "ground_truth": ["}"], "File": "SICFrameLowering", "Func": "hasReservedCallFrame", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9320, "Length": 36, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opcode", "=", "<NUM_LIT>", ";", "bool", "Match", "=", "false", ";", "if", "(", "LoadedVT", "==", "<STR_LIT>", "&&", "isPre", "&&", "SelectAddrMode2OffsetImmPre", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Opcode", "=", "<STR_LIT>", ";", "Match", "=", "true", ";", "}", "else", "if", "(", "LoadedVT", "==", "<STR_LIT>", "&&", "!", "isPre", "&&", "SelectAddrMode2OffsetImm", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Opcode", "=", "<STR_LIT>", ";", "Match", "=", "true", ";", "}", "else", "if", "(", "LoadedVT", "==", "<STR_LIT>", "&&", "SelectAddrMode2OffsetReg", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Opcode", "=", "isPre", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Match", "=", "true", ";", "}", "else", "if", "(", "LoadedVT", "==", "<STR_LIT>", "&&", "SelectAddrMode3Offset", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Match", "=", "true", ";", "Opcode", "=", "(", "LD", "->", "getExtensionType", "(", ")", "==", "<STR_LIT>", ")", "?", "(", "isPre", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "isPre", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "LoadedVT", "==", "<STR_LIT>", "||", "LoadedVT", "==", "<STR_LIT>", ")", "{", "if", "(", "LD", "->", "getExtensionType", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "SelectAddrMode3Offset", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Match", "=", "true", ";", "Opcode", "=", "isPre", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "}", "else", "{", "if", "(", "isPre", "&&", "SelectAddrMode2OffsetImmPre", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Match", "=", "true", ";", "Opcode", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "!", "isPre", "&&", "SelectAddrMode2OffsetImm", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Match", "=", "true", ";", "Opcode", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "SelectAddrMode2OffsetReg", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Match", "=", "true", ";", "Opcode", "=", "isPre", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG90", "Func": "SelectARMIndexedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9321, "Length": 319, "Cover_Rate": 0.5112179487179487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "auto", "IsValidSub", "=", "[", "]", "(", "MachineInstr", "*", "MI", ",", "int", "ExpectedVecWidth", ")", "{", "return", "-", "getAddSubImmediate", "(", "*", "MI", ")", "==", "ExpectedVecWidth", ";", "}", ";", "MachineBasicBlock", "*", "MBB", "=", "VCTP", "->", "getParent", "(", ")", ";", "if", "(", "auto", "*", "Def", "=", "RDA", ".", "getUniqueReachingMIDef", "(", "&", "MBB", "->", "back", "(", ")", ",", "VCTP", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ".", "asMCReg", "(", ")", ")", ")", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "ElementChain", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "Ignore", ";", "unsigned", "ExpectedVectorWidth", "=", "getTailPredVectorWidth", "(", "VCTP", "->", "getOpcode", "(", ")", ")", ";", "Ignore", ".", "insert", "(", "VCTPs", ".", "begin", "(", ")", ",", "VCTPs", ".", "end", "(", ")", ")", ";", "if", "(", "TryRemove", "(", "Def", ",", "RDA", ",", "ElementChain", ",", "Ignore", ")", ")", "{", "bool", "FoundSub", "=", "false", ";", "for", "(", "auto", "*", "MI", ":", "ElementChain", ")", "{", "if", "(", "isMovRegOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "continue", ";", "if", "(", "isSubImmOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "{", "if", "(", "FoundSub", "||", "!", "IsValidSub", "(", "MI", ",", "ExpectedVectorWidth", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<STR_LIT>", "<<", "*", "MI", ")", ";", "return", "false", ";", "}", "FoundSub", "=", "true", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<STR_LIT>", "<<", "*", "MI", ")", ";", "return", "false", ";", "}", "}", "ToRemove", ".", "insert", "(", "ElementChain", ".", "begin", "(", ")", ",", "ElementChain", ".", "end", "(", ")", ")", ";", "}", "}", "if", "(", "(", "Start", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Start", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "Preheader", "&&", "!", "Preheader", "->", "empty", "(", ")", "&&", "!", "RDA", ".", "hasLocalDefBefore", "(", "VCTP", ",", "VCTP", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "{", "if", "(", "auto", "*", "Def", "=", "RDA", ".", "getUniqueReachingMIDef", "(", "&", "Preheader", "->", "back", "(", ")", ",", "VCTP", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ".", "asMCReg", "(", ")", ")", ")", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "Ignore", ";", "Ignore", ".", "insert", "(", "VCTPs", ".", "begin", "(", ")", ",", "VCTPs", ".", "end", "(", ")", ")", ";", "TryRemove", "(", "Def", ",", "RDA", ",", "ToRemove", ",", "Ignore", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops23", "Func": "ValidateTailPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9322, "Length": 367, "Cover_Rate": 0.3748723186925434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "IsRV32E", ";"], "ground_truth": ["}"], "File": "RISCVSubtarget (2)", "Func": "isRV32E", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9323, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "_mm_subs_pi16", "(", "__m64", "__m1", ",", "__m64", "__m2", ")", "{"], "ground_truth": ["return", "(", "__m64", ")", "__builtin_arm_wsubhss", "(", "(", "__v4hi", ")", "__m1", ",", "(", "__v4hi", ")", "__m2", ")", ";"], "File": "mmintrin", "Func": "_mm_subs_pi16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9324, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isLiteralsPair", "(", "const", "MachineInstr", "*", "FirstMI", ",", "const", "MachineInstr", "&", "SecondMI", ")", "{", "unsigned", "FirstOpcode", "=", "FirstMI", "?", "FirstMI", "->", "getOpcode", "(", ")", ":", "static_cast", "<", "unsigned", ">", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["unsigned", "SecondOpcode", "=", "SecondMI", ".", "getOpcode", "(", ")", ";"], "File": "ARMMacroFusion", "Func": "isLiteralsPair", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9325, "Length": 43, "Cover_Rate": 0.581081081081081, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "DPRMI", "=", "MRI", "->", "getVRegDef", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "MachineInstr", "*", "SPRMI", "=", "MRI", "->", "getVRegDef", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "DPRMI", "&&", "SPRMI", ")", "{", "MachineInstr", "*", "ECDef", "=", "elideCopies", "(", "DPRMI", ")", ";", "if", "(", "ECDef", "&&", "ECDef", "->", "isImplicitDef", "(", ")", ")", "{", "MachineInstr", "*", "EC", "=", "elideCopies", "(", "SPRMI", ")", ";", "if", "(", "EC", "&&", "EC", "->", "isCopy", "(", ")", "&&", "EC", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", "==", "<STR_LIT>", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "SPRMI", ")", ";", "unsigned", "FullReg", "=", "SPRMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "MRI", "->", "getRegClass", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "TRC", "->", "hasSuperClassEq", "(", "MRI", "->", "getRegClass", "(", "FullReg", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "printReg", "(", "FullReg", ")", "<<", "<STR_LIT>", ")", ";", "eraseInstrWithNoUses", "(", "MI", ")", ";", "return", "FullReg", ";", "}", "}", "return", "optimizeAllLanesPattern", "(", "MI", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "}", "}", "}", "return", "optimizeAllLanesPattern", "(", "MI", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "}", "if", "(", "MI", "->", "isRegSequence", "(", ")", "&&", "usesRegClass", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "&", "<STR_LIT>", ")", ")", "{", "unsigned", "NumImplicit", "=", "<NUM_LIT>", ",", "NumTotal", "=", "<NUM_LIT>", ";", "unsigned", "NonImplicitReg", "=", "~", "<NUM_LIT>", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "MI", "->", "getNumExplicitOperands", "(", ")", ";", "++", "I", ")", "{", "if", "(", "!", "MI", "->", "getOperand", "(", "I", ")", ".", "isReg", "(", ")", ")", "continue", ";", "++", "NumTotal", ";", "unsigned", "OpReg", "=", "MI", "->", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isVirtualRegister", "(", "OpReg", ")", ")", "break", ";", "MachineInstr", "*", "Def", "=", "MRI", "->", "getVRegDef", "(", "OpReg", ")", ";", "if", "(", "!", "Def", ")", "break", ";", "if", "(", "Def", "->", "isImplicitDef", "(", ")", ")", "++", "NumImplicit", ";", "else", "NonImplicitReg", "=", "MI", "->", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ";", "}"], "ground_truth": ["if", "(", "NumImplicit", "==", "NumTotal", "-", "<NUM_LIT>", ")", "return", "optimizeAllLanesPattern", "(", "MI", ",", "NonImplicitReg", ")", ";"], "File": "A15SDOptimizer21", "Func": "optimizeSDPattern", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9326, "Length": 394, "Cover_Rate": 0.7665369649805448, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "tilegx_eh_return_handler_rtx", "(", "void", ")", "{", "rtx", "tmp", "=", "gen_frame_mem", "(", "Pmode", ",", "hard_frame_pointer_rtx", ")", ";", "MEM_VOLATILE_P", "(", "tmp", ")", "=", "true", ";"], "ground_truth": ["return", "tmp", ";"], "File": "tilegx", "Func": "tilegx_eh_return_handler_rtx", "Target": "tilegx", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 9327, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Error", "(", "S", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "uint32_t", "CRNum", ";", "bool", "BadNum", "=", "Tok", ".", "drop_front", "(", ")", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "CRNum", ")", ";", "if", "(", "BadNum", "||", "CRNum", ">", "<NUM_LIT>", ")", "{", "Error", "(", "S", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCExpr", "*", "CRImm", "=", "MCConstantExpr", "::", "Create", "(", "CRNum", ",", "getContext", "(", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateImm", "(", "CRImm", ",", "S", ",", "E", ")", ")", ";"], "ground_truth": ["return", "MatchOperand_Success", ";"], "File": "AArch64AsmParser32", "Func": "ParseCRxOperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9328, "Length": 104, "Cover_Rate": 0.5445026178010471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ",", "const", "MCSubtargetInfo", "*", "STI", ")", "const", "override", "{"], "ground_truth": ["if", "(", "Count", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", "return", "false", ";"], "File": "SparcAsmBackend14", "Func": "writeNopData", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9329, "Length": 29, "Cover_Rate": 0.4142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_32BIT", "&&", "DEFAULT_ABI", "==", "ABI_V4", ")", "{", "if", "(", "rs6000_passes_float", ")", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "(", "(", "TARGET_HARD_FLOAT", "&&", "TARGET_FPRS", "&&", "TARGET_DOUBLE_FLOAT", ")", "?", "<NUM_LIT>", ":", "(", "TARGET_HARD_FLOAT", "&&", "TARGET_FPRS", "&&", "TARGET_SINGLE_FLOAT", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ";", "if", "(", "rs6000_passes_vector", ")", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "(", "TARGET_ALTIVEC_ABI", "?", "<NUM_LIT>", ":", "TARGET_SPE_ABI", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ";", "if", "(", "rs6000_returns_struct", ")", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "aix_struct_return", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "}", "if", "(", "TARGET_32BIT", "||", "DEFAULT_ABI", "==", "ABI_ELFv2", ")", "file_end_indicate_exec_stack", "(", ")", ";", "if", "(", "flag_split_stack", ")", "file_end_indicate_split_stack", "(", ")", ";"], "ground_truth": ["if", "(", "cpu_builtin_p", ")", "{"], "File": "rs60005", "Func": "rs6000_elf_file_end", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9330, "Length": 110, "Cover_Rate": 0.7236842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "NVPTX", "Func": "NVPTXCondCodeToString", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9331, "Length": 31, "Cover_Rate": 0.4246575342465753, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "=", "(", "Insn", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "GPRDecoderTable", "[", "Register", "]", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "DLXDisassembler", "Func": "decodeRrMemoryValue", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9332, "Length": 31, "Cover_Rate": 0.4025974025974026, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "emitMemMemImm", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "unsigned", "Op", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "uint64_t", "Size", ",", "SDValue", "Byte", "=", "SDValue", "(", ")", ")", "{", "unsigned", "Adj", "=", "getMemMemLenAdj", "(", "Op", ")", ";", "assert", "(", "Size", ">=", "Adj", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["SDValue", "LenAdj", "=", "DAG", ".", "getConstant", "(", "Size", "-", "Adj", ",", "DL", ",", "Dst", ".", "getValueType", "(", ")", ")", ";"], "File": "SystemZSelectionDAGInfo12", "Func": "emitMemMemImm", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9333, "Length": 73, "Cover_Rate": 0.776595744680851, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "has_cond_exec", "=", "!", "TARGET_THUMB1", ";", "enable_ifcvt_trans", "=", "TARGET_COND_ARITH", "&&", "!", "reload_completed", ";", "return", "has_cond_exec", "&&", "!", "enable_ifcvt_trans", ";"], "ground_truth": ["}"], "File": "arm", "Func": "arm_have_conditional_execution", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9334, "Length": 19, "Cover_Rate": 0.6129032258064516, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isReg", "(", ")", "const", "override", "{"], "ground_truth": ["return", "Kind", "==", "Register", ";"], "File": "TeakAsmParser", "Func": "isReg", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9335, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m64", ")", "__builtin_ia32_psllw", "(", "(", "__v4hi", ")", "__m", ",", "(", "long", "long", ")", "__count", ")", ";"], "ground_truth": ["}"], "File": "mmintrin5", "Func": "_mm_sll_pi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9336, "Length": 19, "Cover_Rate": 0.5135135135135135, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "PtrWithOffset", ".", "first", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "PtrWithOffset", ".", "second", ")", ";", "}", ",", "}", "}", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector10", "Func": "selectGlobalOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9337, "Length": 47, "Cover_Rate": 0.6527777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MPO", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "MIRBuilder", ".", "getMF", "(", ")", ",", "FI", ")", ";", "unsigned", "AddrReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "pointer", "(", "MPO", ".", "getAddrSpace", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "MIRBuilder", ".", "buildFrameIndex", "(", "AddrReg", ",", "FI", ")", ";"], "ground_truth": ["return", "AddrReg", ";"], "File": "ARMCallLowering (2)", "Func": "getStackAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9338, "Length": 48, "Cover_Rate": 0.41739130434782606, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "LowerTRUNCATE", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "MVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "<STR_LIT>", "simpleVT", "=", "VT", ".", "getSimpleVT", "(", ")", ";", "MVT", "VecVT", "=", "<STR_LIT>", "(", "VT", ",", "(", "<NUM_LIT>", "/", "VT", ".", "getSizeInBits", "(", ")", ")", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SDValue", "Op0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "Op0VT", "=", "Op0", ".", "getValueType", "(", ")", ";", "if", "(", "Op0VT", ".", "getSimpleVT", "(", ")", "==", "<STR_LIT>", "&&", "simpleVT", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["unsigned", "maskHigh", "=", "<NUM_LIT>", ";"], "File": "SPUISelLowering12", "Func": "LowerTRUNCATE", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9339, "Length": 96, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "DisassembleThumbFrm", "(", "MCInst", "&", "MI", ",", "unsigned", "Opcode", ",", "uint32_t", "insn", ",", "unsigned", "short", "NumOps", ",", "unsigned", "&", "NumOpsAdded", ",", "BO", "Builder", ")", "{", "uint16_t", "HalfWord", "=", "slice", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "HalfWord", "==", "<NUM_LIT>", ")", "{", "uint16_t", "op", "=", "slice", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "DisassembleThumb1", "(", "op", ",", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "Builder", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumbFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9340, "Length": 75, "Cover_Rate": 0.43103448275862066, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>MCSubtargetInfo", ")", ";"], "ground_truth": ["}"], "File": "Cpu0MCTargetDesc3", "Func": "LLVMInitializeCpu0TargetMC", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9341, "Length": 34, "Cover_Rate": 0.8717948717948718, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Darwin<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ")", ":", "<ISA_LIT>AsmBackend", "(", "T", ",", "false", ")", "{"], "ground_truth": ["}"], "File": "PPCAsmBackend", "Func": "DarwinPPCAsmBackend", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9342, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["unsigned", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addNEONi32splatNotOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9343, "Length": 24, "Cover_Rate": 0.35294117647058826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "iota", "(", "SMask", ".", "begin", "(", ")", ",", "SMask", ".", "end", "(", ")", ",", "<NUM_LIT>", ")", ";", "Work", "[", "OtherW", "]", ".", "clear", "(", ")", ";", "if", "(", "Work", "[", "ThisW", "]", ".", "size", "(", ")", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", "Work", "[", "ThisW", "]", ".", "push_back", "(", "UndefValue", "::", "get", "(", "Ty", ")", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "Work", "[", "ThisW", "]", ".", "size", "(", ")", ";", "i", "<", "e", ";", "i", "+=", "<NUM_LIT>", ")", "{", "Value", "*", "Joined", "=", "Builder", ".", "CreateShuffleVector", "(", "Work", "[", "ThisW", "]", "[", "i", "]", ",", "Work", "[", "ThisW", "]", "[", "i", "+", "<NUM_LIT>", "]", ",", "SMask", ")", ";", "Work", "[", "OtherW", "]", ".", "push_back", "(", "Joined", ")", ";", "}", "std", "::", "swap", "(", "ThisW", ",", "OtherW", ")", ";", "}", "SMask", ".", "resize", "(", "Vecs", ".", "size", "(", ")", "*", "getSizeOf", "(", "Vecs", ".", "front", "(", ")", "->", "getType", "(", ")", ")", ")", ";", "std", "::", "iota", "(", "SMask", ".", "begin", "(", ")", ",", "SMask", ".", "end", "(", ")", ",", "<NUM_LIT>", ")", ";", "Value", "*", "Total", "=", "Work", "[", "OtherW", "]", ".", "front", "(", ")", ";"], "ground_truth": ["return", "Builder", ".", "CreateShuffleVector", "(", "Total", ",", "UndefValue", "::", "get", "(", "Total", "->", "getType", "(", ")", ")", ",", "SMask", ")", ";"], "File": "HexagonVectorCombine6", "Func": "concat", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9344, "Length": 212, "Cover_Rate": 0.5988700564971752, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "combineFMADDSUB", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ")", "{", "SDLoc", "dl", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "bool", "CodeSize", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ".", "hasOptSize", "(", ")", ";", "bool", "LegalOperations", "=", "!", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ";", "SDValue", "N2", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "TLI", ".", "getNegatibleCost", "(", "N2", ",", "DAG", ",", "LegalOperations", ",", "CodeSize", ")", "!=", "TargetLowering", "::", "NegatibleCost", "::", "Cheaper", ")", "return", "SDValue", "(", ")", ";", "SDValue", "NegN2", "=", "TLI", ".", "getNegatedExpression", "(", "N2", ",", "DAG", ",", "LegalOperations", ",", "CodeSize", ")", ";", "unsigned", "NewOpcode", "=", "negateFMAOpcode", "(", "N", "->", "getOpcode", "(", ")", ",", "false", ",", "true", ",", "false", ")", ";", "if", "(", "N", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", "return", "DAG", ".", "getNode", "(", "NewOpcode", ",", "dl", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "NegN2", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "NewOpcode", ",", "dl", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "NegN2", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering130", "Func": "combineFMADDSUB", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9345, "Length": 217, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasNoInitSection", "(", ")", "const", "override", "{"], "ground_truth": ["return", "true", ";"], "File": "MOSTargetMachine", "Func": "hasNoInitSection", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9346, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "EmitFunctionBodyEnd", "(", ")", "{", "SmallString", "<", "<NUM_LIT>", ">", "Str", ";", "raw_svector_ostream", "OS", "(", "Str", ")", ";"], "ground_truth": ["OS", "<<", "<STR_LIT>", "<<", "toSymbol", "(", "CurrentFnSym", "->", "getName", "(", ")", ")", "<<", "'\\n'", ";"], "File": "WebAssemblyAsmPrinter46", "Func": "EmitFunctionBodyEnd", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9347, "Length": 34, "Cover_Rate": 0.7391304347826086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "sh2a_function_vector_p", "(", "tree", "func", ")", "{", "tree", "list", ";", "if", "(", "TREE_CODE", "(", "func", ")", "!=", "FUNCTION_DECL", ")", "return", "false", ";", "list", "=", "SH_ATTRIBUTES", "(", "func", ")", ";", "while", "(", "list", ")", "{", "if", "(", "is_attribute_p", "(", "<STR_LIT>", ",", "TREE_PURPOSE", "(", "list", ")", ")", ")", "return", "true", ";"], "ground_truth": ["list", "=", "TREE_CHAIN", "(", "list", ")", ";"], "File": "sh4", "Func": "sh2a_function_vector_p", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9348, "Length": 56, "Cover_Rate": 0.9180327868852459, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_neon_vst4_lanev8qi", "(", "(", "__builtin_neon_qi", "*", ")", "__a", ",", "__bu", ".", "__o", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vst4_lane_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9349, "Length": 16, "Cover_Rate": 0.35555555555555557, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MIB", "=", "BuildMI", "(", "*", "I", "->", "getParent", "(", ")", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addOperand", "(", "getLdStRegOp", "(", "*", "Update", ")", ")", ".", "addOperand", "(", "getLdStRegOp", "(", "*", "I", ")", ")", ".", "addOperand", "(", "getLdStBaseOp", "(", "*", "I", ")", ")", ".", "addImm", "(", "Value", ")", ".", "setMemRefs", "(", "I", "->", "memoperands_begin", "(", ")", ",", "I", "->", "memoperands_end", "(", ")", ")", ";", "}", "else", "{", "int", "Scale", "=", "getMemScale", "(", "*", "I", ")", ";", "MIB", "=", "BuildMI", "(", "*", "I", "->", "getParent", "(", ")", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addOperand", "(", "getLdStRegOp", "(", "*", "Update", ")", ")", ".", "addOperand", "(", "getLdStRegOp", "(", "*", "I", ",", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "getLdStRegOp", "(", "*", "I", ",", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "getLdStBaseOp", "(", "*", "I", ")", ")", ".", "addImm", "(", "Value", "/", "Scale", ")", ".", "setMemRefs", "(", "I", "->", "memoperands_begin", "(", ")", ",", "I", "->", "memoperands_end", "(", ")", ")", ";", "}", "(", "void", ")", "MIB", ";"], "ground_truth": ["if", "(", "IsPreIdx", ")", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "File": "AArch64LoadStoreOptimizer", "Func": "mergeUpdateInsn", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9350, "Length": 194, "Cover_Rate": 0.4282560706401766, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "<ISA_LIT>_EXPAND_PSEUDO_NAME", ";"], "File": "AVRExpandPseudoInsts (2)", "Func": "getPassName", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9351, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Addr", "&&", "Addr", "->", "isFI", "(", ")", ")", ";", "FrameIndex", "=", "Addr", "->", "getIndex", "(", ")", ";"], "ground_truth": ["return", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "data", ")", "->", "getReg", "(", ")", ";"], "File": "SIInstrInfo (2)", "Func": "isSGPRStackAccess", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9352, "Length": 33, "Cover_Rate": 0.4852941176470588, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m64", ")", "__builtin_arm_wavg2h", "(", "(", "__v4hi", ")", "__A", ",", "(", "__v4hi", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "mmintrin", "Func": "_mm_avg2_pu16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9353, "Length": 18, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NewVarInfo", ".", "AliveBlocks", ".", "set", "(", "BBNum", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printMBBReference", "(", "*", "MBB", ")", "<<", "'\\n'", ")", ";", "OldVarInfo", ".", "AliveBlocks", ".", "reset", "(", "BBNum", ")", ";", "}", "}", "auto", "I", "=", "OldVarInfo", ".", "Kills", ".", "begin", "(", ")", ";", "while", "(", "I", "!=", "OldVarInfo", ".", "Kills", ".", "end", "(", ")", ")", "{", "if", "(", "ElseBlocks", ".", "contains", "(", "(", "*", "I", ")", "->", "getParent", "(", ")", ")", ")", "{", "NewVarInfo", ".", "Kills", ".", "push_back", "(", "*", "I", ")", ";", "I", "=", "OldVarInfo", ".", "Kills", ".", "erase", "(", "I", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "SIOptimizeVGPRLiveRange", "Func": "updateLiveRangeInElseRegion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9354, "Length": 102, "Cover_Rate": 0.5230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "StackAlign", "=", "TFL", "->", "getStackAlignment", "(", ")", ";", "int64_t", "Advantage", "=", "<NUM_LIT>", ";", "for", "(", "auto", "CC", ":", "CallSeqVector", ")", "{", "if", "(", "CC", ".", "NoStackParams", ")", "continue", ";", "if", "(", "!", "CC", ".", "UsePush", ")", "{", "Advantage", "-=", "<NUM_LIT>", ";", "}", "else", "{", "Advantage", "-=", "<NUM_LIT>", ";", "if", "(", "CC", ".", "ExpectedDist", "%", "StackAlign", ")", "Advantage", "-=", "<NUM_LIT>", ";", "Advantage", "+=", "(", "CC", ".", "ExpectedDist", ">>", "Log2SlotSize", ")", "*", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "X86CallFrameOptimization24", "Func": "isProfitable", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9355, "Length": 74, "Cover_Rate": 0.6434782608695652, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_orps", "(", "__A", ",", "__B", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin5", "Func": "_mm_or_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9356, "Length": 9, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "FrameIdx", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FrameIdx", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FrameIdx", ")", ")", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "ground_truth": ["else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "WDC65816InstrInfo", "Func": "storeRegToStackSlot", "Target": "WDC65816", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9357, "Length": 81, "Cover_Rate": 0.49390243902439024, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getIntrinsicInstrCost", "(", "<STR_LIT>", "ID", ",", "Type", "*", "RetTy", ",", "ArrayRef", "<", "Type", "*", ">", "Tys", ",", "FastMathFlags", "FMF", ",", "unsigned", "ScalarizationCostPassed", "=", "UINT_MAX", ")", "{", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "HexagonTargetTransformInfo20", "Func": "getIntrinsicInstrCost", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9358, "Length": 30, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "i", "++", "<<", "<STR_LIT>", "<<", "PV", ".", "getPointer", "(", ")", "->", "getName", "(", ")", "<<", "(", "PV", ".", "getInt", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "JVMX2Java", "Func": "DumpPredication", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9359, "Length": 37, "Cover_Rate": 0.46835443037974683, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "MCInst", "FMov", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "FMov", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "FMov", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "DestReg", ")", ")", ";", "FMov", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "FMov", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "FMov", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "DestReg", ")", ")", ";", "FMov", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "FMov", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "FMov", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "DestReg", ")", ")", ";"], "ground_truth": ["FMov", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";"], "File": "AArch64AsmPrinter14", "Func": "EmitFMov0", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9360, "Length": 128, "Cover_Rate": 0.3843843843843844, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "parseOptionalToken", "(", "AsmToken", "::", "Comma", ")", ")", "{", "ControlLoc", "=", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Control", ")", ")", "return", "true", ";", "}", "if", "(", "getParser", "(", ")", ".", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "<STR_LIT>", ")", ")", "return", "true", ";", "if", "(", "NumBytes", "<=", "<NUM_LIT>", ")", "{", "Error", "(", "NumBytesLoc", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "X86AsmParser (2)4", "Func": "parseDirectiveNops", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9361, "Length": 70, "Cover_Rate": 0.3977272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCInst", "&", "Res", ")", "const", "override", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SparcAsmBackend1", "Func": "relaxInstruction", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9362, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NamedMD", "&&", "NamedMD", "->", "getNumOperands", "(", ")", ")", "{", "BlobType", "=", "ELF", "::", "NT_<ISA_LIT>_METADATA", ";", "auto", "MDN", "=", "dyn_cast", "<", "MDTuple", ">", "(", "NamedMD", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "MDN", "&&", "MDN", "->", "getNumOperands", "(", ")", ")", "{", "if", "(", "auto", "MDS", "=", "dyn_cast", "<", "MDString", ">", "(", "MDN", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "setFromMsgPackBlob", "(", "MDS", "->", "getString", "(", ")", ")", ";", "}", "return", ";", "}", "BlobType", "=", "ELF", "::", "NT_AMD_<ISA_LIT>_PAL_METADATA", ";", "NamedMD", "=", "M", ".", "getNamedMetadata", "(", "<STR_LIT>", ")", ";", "if", "(", "!", "NamedMD", "||", "!", "NamedMD", "->", "getNumOperands", "(", ")", ")", "return", ";", "auto", "Tuple", "=", "dyn_cast", "<", "MDTuple", ">", "(", "NamedMD", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Tuple", ")", "return", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "Tuple", "->", "getNumOperands", "(", ")", "&", "-", "<NUM_LIT>", ";", "I", "!=", "E", ";", "I", "+=", "<NUM_LIT>", ")", "{"], "ground_truth": ["auto", "Key", "=", "mdconst", "::", "dyn_extract", "<", "ConstantInt", ">", "(", "Tuple", "->", "getOperand", "(", "I", ")", ")", ";"], "File": "AMDGPUPALMetadata1", "Func": "readFromIR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9363, "Length": 172, "Cover_Rate": 0.7196652719665272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printlea32mem", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ")", "{"], "ground_truth": ["O", "<<", "<STR_LIT>", ";"], "File": "X86IntelInstPrinter23", "Func": "printlea32mem", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9364, "Length": 16, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "flag_non_call_exceptions", "||", "!", "aarch64_could_trap_p", "(", "d", ")", ")", "attrs", "=", "aarch64_add_attribute", "(", "<STR_LIT>", ",", "attrs", ")", ";"], "ground_truth": ["return", "aarch64_add_attribute", "(", "<STR_LIT>", ",", "attrs", ")", ";"], "File": "aarch64-builtins1", "Func": "aarch64_get_attributes", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9365, "Length": 28, "Cover_Rate": 0.35443037974683544, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "emit_store_conditional", "(", "machine_mode", "mode", ",", "rtx", "res", ",", "rtx", "mem", ",", "rtx", "val", ")", "{", "rtx", "(", "*", "fn", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", "=", "NULL", ";", "if", "(", "mode", "==", "SImode", ")", "fn", "=", "gen_store_conditional_si", ";", "else", "if", "(", "mode", "==", "DImode", ")", "fn", "=", "gen_store_conditional_di", ";"], "ground_truth": ["emit_insn", "(", "fn", "(", "res", ",", "mem", ",", "val", ")", ")", ";"], "File": "alpha4", "Func": "emit_store_conditional", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9366, "Length": 65, "Cover_Rate": 0.9848484848484849, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>TTIImpl", "::", "getGatherScatterOpCost", "(", "unsigned", "Opcode", ",", "Type", "*", "DataTy", ",", "Value", "*", "Ptr", ",", "bool", "VariableMask", ",", "unsigned", "Alignment", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "const", "Instruction", "*", "I", ")", "{", "return", "BaseT", "::", "getGatherScatterOpCost", "(", "Opcode", ",", "DataTy", ",", "Ptr", ",", "VariableMask", ",", "Alignment", ",", "CostKind", ",", "I", ")", ";"], "ground_truth": ["}"], "File": "HexagonTargetTransformInfo", "Func": "getGatherScatterOpCost", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9367, "Length": 54, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCStreamer", "*", "create<ISA_LIT>WinCOFFStreamer", "(", "MCContext", "&", "Context", ",", "MCAsmBackend", "&", "MAB", ",", "MCCodeEmitter", "&", "Emitter", ",", "raw_ostream", "&", "OS", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>WinCOFFStreamer", "(", "Context", ",", "MAB", ",", "Emitter", ",", "OS", ")", ";"], "File": "ARMWinCOFFStreamer6", "Func": "createARMWinCOFFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9368, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "StatusOrErr", "=", "RealVal", ".", "convertFromString", "(", "Desc", "->", "Repr", ",", "APFloat", "::", "rmTowardZero", ")", ";", "if", "(", "!", "StatusOrErr", "||", "*", "StatusOrErr", "!=", "APFloat", "::", "opOK", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "getFPImm", "(", ")", ".", "bitwiseIsEqual", "(", "RealVal", ")", ")", "return", "DiagnosticPredicateTy", "::", "Match", ";"], "File": "AArch64AsmParser103", "Func": "isExactFPImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9369, "Length": 49, "Cover_Rate": 0.4537037037037037, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_moveldup_ps", "(", "__m512", "__W", ",", "__mmask16", "__U", ",", "__m512", "__A", ")", "{"], "ground_truth": ["return", "(", "__m512", ")", "__builtin_ia32_movsldup512_mask", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v16sf", ")", "__W", ",", "(", "__mmask16", ")", "__U", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_moveldup_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9370, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "HFI", ".", "needsAligna", "(", "*", "MF", ")", ")", "return", ";", "auto", "*", "AlignaI", "=", "const_cast", "<", "MachineInstr", "*", ">", "(", "HFI", ".", "getAlignaInstr", "(", "*", "MF", ")", ")", ";"], "ground_truth": ["assert", "(", "AlignaI", "!=", "nullptr", ")", ";"], "File": "HexagonISelDAGToDAG29", "Func": "updateAligna", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9371, "Length": 39, "Cover_Rate": 0.37142857142857144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PM", ".", "add", "(", "create<ISA_LIT>BranchSelectionPass", "(", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "MSP430TargetMachine29", "Func": "addPreEmitPass", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9372, "Length": 13, "Cover_Rate": 0.5652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CoaCounter", ">=", "CoaLimit", ")", "return", "false", ";", "CoaCounter", "++", ";", "}", "unsigned", "BW1", ",", "BW2", ";", "if", "(", "!", "isIntReg", "(", "R1", ",", "BW1", ")", "||", "!", "isIntReg", "(", "R2", ",", "BW2", ")", "||", "BW1", "!=", "BW2", ")", "return", "false", ";", "if", "(", "MRI", "->", "isLiveIn", "(", "R1", ".", "Reg", ")", ")", "return", "false", ";", "if", "(", "MRI", "->", "isLiveIn", "(", "R2", ".", "Reg", ")", ")", "return", "false", ";", "LiveInterval", "&", "L1", "=", "LIS", "->", "getInterval", "(", "R1", ".", "Reg", ")", ";", "LiveInterval", "&", "L2", "=", "LIS", "->", "getInterval", "(", "R2", ".", "Reg", ")", ";", "if", "(", "L2", ".", "empty", "(", ")", ")", "return", "false", ";", "if", "(", "L1", ".", "hasSubRanges", "(", ")", "||", "L2", ".", "hasSubRanges", "(", ")", ")", "return", "false", ";", "bool", "Overlap", "=", "L1", ".", "overlaps", "(", "L2", ")", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "(", "Overlap", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", "<<", "<STR_LIT>", "<<", "printReg", "(", "R1", ".", "Reg", ",", "TRI", ",", "R1", ".", "Sub", ")", "<<", "<STR_LIT>", "<<", "L1", "<<", "<STR_LIT>", "<<", "printReg", "(", "R2", ".", "Reg", ",", "TRI", ",", "R2", ".", "Sub", ")", "<<", "<STR_LIT>", "<<", "L2", "<<", "<STR_LIT>", ")", ";"], "File": "HexagonExpandCondsets31", "Func": "coalesceRegisters", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9373, "Length": 192, "Cover_Rate": 0.4164859002169197, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "const", "MCSymbol", "*", "Symbol", "=", "&", "Target", ".", "getSymA", "(", ")", "->", "getSymbol", "(", ")", ";", "if", "(", "Symbol", "->", "isTemporary", "(", ")", "&&", "Value", ")", "{", "const", "MCSection", "&", "Sec", "=", "Symbol", "->", "getSection", "(", ")", ";", "if", "(", "!", "Asm", ".", "getContext", "(", ")", ".", "getAsmInfo", "(", ")", "->", "isSectionAtomizableBySymbols", "(", "Sec", ")", ")", "Symbol", "->", "setUsedInReloc", "(", ")", ";", "}", "RelSymbol", "=", "Asm", ".", "getAtom", "(", "*", "Symbol", ")", ";", "if", "(", "Symbol", "->", "isInSection", "(", ")", ")", "{", "const", "MCSectionMachO", "&", "Section", "=", "static_cast", "<", "const", "MCSectionMachO", "&", ">", "(", "*", "Fragment", "->", "getParent", "(", ")", ")", ";", "if", "(", "Section", ".", "hasAttribute", "(", "MachO", "::", "S_ATTR_DEBUG", ")", ")", "RelSymbol", "=", "nullptr", ";", "}", "if", "(", "RelSymbol", ")", "{", "if", "(", "RelSymbol", "!=", "Symbol", ")", "Value", "+=", "Layout", ".", "getSymbolOffset", "(", "*", "Symbol", ")", "-", "Layout", ".", "getSymbolOffset", "(", "*", "RelSymbol", ")", ";", "}", "else", "if", "(", "Symbol", "->", "isInSection", "(", ")", "&&", "!", "Symbol", "->", "isVariable", "(", ")", ")", "{", "Index", "=", "Symbol", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", "->", "getOrdinal", "(", ")", "+", "<NUM_LIT>", ";", "Value", "+=", "Writer", "->", "getSymbolAddress", "(", "*", "Symbol", ",", "Layout", ")", ";", "if", "(", "IsPCRel", ")", "Value", "-=", "FixupAddress", "+", "(", "<NUM_LIT>", "<<", "Log2Size", ")", ";", "}", "else", "if", "(", "Symbol", "->", "isVariable", "(", ")", ")", "{", "const", "MCExpr", "*", "Value", "=", "Symbol", "->", "getVariableValue", "(", ")", ";", "int64_t", "Res", ";", "bool", "isAbs", "=", "Value", "->", "evaluateAsAbsolute", "(", "Res", ",", "Layout", ",", "Writer", "->", "getSectionAddressMap", "(", ")", ")", ";", "if", "(", "isAbs", ")", "{", "FixedValue", "=", "Res", ";", "return", ";", "}", "else", "{", "report_fatal_error", "(", "<STR_LIT>", "+", "Symbol", "->", "getName", "(", ")", "+", "<STR_LIT>", ",", "false", ")", ";", "}", "}", "else", "{", "report_fatal_error", "(", "<STR_LIT>", "+", "Symbol", "->", "getName", "(", ")", "+", "<STR_LIT>", ",", "false", ")", ";", "}", "MCSymbolRefExpr", "::", "VariantKind", "Modifier", "=", "Target", ".", "getSymA", "(", ")", "->", "getKind", "(", ")", ";", "if", "(", "IsPCRel", ")", "{", "if", "(", "IsRIPRel", ")", "{", "if", "(", "Modifier", "==", "MCSymbolRefExpr", "::", "VK_GOTPCREL", ")", "{", "if", "(", "unsigned", "(", "Fixup", ".", "getKind", "(", ")", ")", "==", "<STR_LIT>", ")", "Type", "=", "MachO", "::", "<ISA_LIT>_64_RELOC_GOT_LOAD", ";", "else", "Type", "=", "MachO", "::", "<ISA_LIT>_64_RELOC_GOT", ";", "}", "else", "if", "(", "Modifier", "==", "MCSymbolRefExpr", "::", "VK_TLVP", ")", "{", "Type", "=", "MachO", "::", "<ISA_LIT>_64_RELOC_TLV", ";", "}", "else", "if", "(", "Modifier", "!=", "MCSymbolRefExpr", "::", "VK_None", ")", "{", "report_fatal_error", "(", "<STR_LIT>", ",", "false", ")", ";", "}", "else", "{", "Type", "=", "MachO", "::", "<ISA_LIT>_64_RELOC_SIGNED", ";", "switch", "(", "-", "(", "Target", ".", "getConstant", "(", ")", "+", "(", "<NUM_LIT>", "<<", "Log2Size", ")", ")", ")", "{", "case", "<NUM_LIT>", ":", "Type", "=", "MachO", "::", "<ISA_LIT>_64_RELOC_SIGNED_1", ";", "break", ";", "case", "<NUM_LIT>", ":", "Type", "=", "MachO", "::", "<ISA_LIT>_64_RELOC_SIGNED_2", ";", "break", ";", "case", "<NUM_LIT>", ":", "Type", "=", "MachO", "::", "<ISA_LIT>_64_RELOC_SIGNED_4", ";", "break", ";", "}", "}"], "ground_truth": ["}", "else", "{"], "File": "X86MachObjectWriter2", "Func": "RecordX86_64Relocation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9374, "Length": 464, "Cover_Rate": 0.3700159489633174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isF128SoftLibCall", "(", "const", "char", "*", "CallSym", ")", "{", "const", "char", "*", "const", "LibCalls", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";"], "ground_truth": ["auto", "Comp", "=", "[", "]", "(", "const", "char", "*", "S1", ",", "const", "char", "*", "S2", ")", "{", "return", "strcmp", "(", "S1", ",", "S2", ")", "<", "<NUM_LIT>", ";", "}", ";"], "File": "MipsCCState15", "Func": "isF128SoftLibCall", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9375, "Length": 143, "Cover_Rate": 0.7447916666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CPU", ".", "empty", "(", ")", ")", "CPUName", "=", "<STR_LIT>", ";", "return", "create<ISA_LIT>MCSubtargetInfoImpl", "(", "TT", ",", "CPUName", ",", "FS", ")", ";"], "ground_truth": ["}"], "File": "HexagonMCTargetDesc26", "Func": "createHexagonMCSubtargetInfo", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9376, "Length": 23, "Cover_Rate": 0.5111111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "DebugLoc", "&", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "CalleeAmt", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "dl", ",", "TII", ".", "get", "(", "ADDIInstr", ")", ",", "StackReg", ")", ".", "addReg", "(", "StackReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "CalleeAmt", ")", ";", "}", "else", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "I", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "LISInstr", ")", ",", "TmpReg", ")", ".", "addImm", "(", "CalleeAmt", ">>", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ORIInstr", ")", ",", "TmpReg", ")", ".", "addReg", "(", "TmpReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "CalleeAmt", "&", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ADDInstr", ")", ",", "StackReg", ")", ".", "addReg", "(", "StackReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "TmpReg", ")", ";", "}", "}", "}"], "ground_truth": ["return", "MBB", ".", "erase", "(", "I", ")", ";"], "File": "PPCFrameLowering (2)", "Func": "eliminateCallFramePseudoInstr", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9377, "Length": 166, "Cover_Rate": 0.4896755162241888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LegalizerInfo", "::", "SizeAndActionsVec", "result", "=", "{", "{", "<NUM_LIT>", ",", "WidenScalar", "}", ",", "{", "<NUM_LIT>", ",", "Unsupported", "}", "}", ";", "addAndInterleaveWithUnsupported", "(", "result", ",", "v", ")", ";", "auto", "Largest", "=", "result", ".", "back", "(", ")", ".", "first", ";", "result", ".", "push_back", "(", "{", "Largest", "+", "<NUM_LIT>", ",", "Unsupported", "}", ")", ";"], "ground_truth": ["return", "result", ";"], "File": "X86LegalizerInfo", "Func": "widen_1", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9378, "Length": 53, "Cover_Rate": 0.5824175824175825, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "SSID", "=", "AI", "->", "getSyncScopeID", "(", ")", ";", "auto", "Order", "=", "AtomicCmpXchgInst", "::", "getStrongestFailureOrdering", "(", "AI", "->", "getOrdering", "(", ")", ")", ";", "if", "(", "SSID", "==", "SyncScope", "::", "SingleThread", ")", "return", "nullptr", ";", "if", "(", "!", "Subtarget", ".", "hasMFence", "(", ")", ")", "return", "nullptr", ";", "Function", "*", "MFence", "=", "llvm", "::", "<STR_LIT>", "(", "M", ",", "<STR_LIT>", ")", ";", "Builder", ".", "CreateCall", "(", "MFence", ",", "{", "}", ")", ";"], "ground_truth": ["LoadInst", "*", "Loaded", "=", "Builder", ".", "CreateAlignedLoad", "(", "AI", "->", "getType", "(", ")", ",", "AI", "->", "getPointerOperand", "(", ")", ",", "AI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ")", ";"], "File": "X86ISelLowering129", "Func": "lowerIdempotentRMWIntoFencedLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9379, "Length": 100, "Cover_Rate": 0.4854368932038835, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_m_empty", "(", "void", ")", "{"], "ground_truth": ["}"], "File": "mmintrin", "Func": "_m_empty", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9380, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", "->", "hasAVX", "(", ")", ")", "{", "DebugLoc", "dl", "=", "Op", ".", "getNode", "(", ")", "->", "getDebugLoc", "(", ")", ";", "SDValue", "Vec", "=", "Op", ".", "getNode", "(", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Idx", "=", "Op", ".", "getNode", "(", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op", ".", "getNode", "(", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "Vec", ".", "getNode", "(", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Idx", ")", ")", "{", "unsigned", "IdxVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "Idx", ")", "->", "getZExtValue", "(", ")", ";", "return", "Extract128BitVector", "(", "Vec", ",", "IdxVal", ",", "DAG", ",", "dl", ")", ";", "}", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering82", "Func": "LowerEXTRACT_SUBVECTOR", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9381, "Length": 130, "Cover_Rate": 0.9027777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128d", ")", "vec_add", "(", "vec_mergeh", "(", "(", "__v2df", ")", "__X", ",", "(", "__v2df", ")", "__Y", ")", ",", "vec_mergel", "(", "(", "__v2df", ")", "__X", ",", "(", "__v2df", ")", "__Y", ")", ")", ";"], "ground_truth": ["}"], "File": "pmmintrin", "Func": "_mm_hadd_pd", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9382, "Length": 34, "Cover_Rate": 0.6071428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vgetq_lane_f32", "(", "float32x4_t", "__a", ",", "const", "int", "__b", ")", "{"], "ground_truth": ["return", "(", "float32_t", ")", "__builtin_neon_vget_lanev4sf", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon4_vgetq_lane_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9383, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_sub_ph", "(", "__m256h", "__A", ",", "__m256h", "__B", ")", "{", "return", "(", "__m256h", ")", "(", "(", "__v16hf", ")", "__A", "-", "(", "__v16hf", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16vlintrin", "Func": "_mm256_sub_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9384, "Length": 39, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CONST_DOUBLE_P", "(", "immediate", ")", "&&", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_INT", ")", "{", "unsigned", "HOST_WIDE_INT", "ival", ";", "if", "(", "!", "aarch64_reinterpret_float_as_int", "(", "immediate", ",", "&", "ival", ")", ")", "gcc_unreachable", "(", ")", ";", "immediate", "=", "gen_int_mode", "(", "ival", ",", "mode", ")", ";", "}", "machine_mode", "vmode", ";", "int", "width", "=", "GET_MODE_BITSIZE", "(", "mode", ")", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["vmode", "=", "aarch64_simd_container_mode", "(", "mode", ",", "width", ")", ";"], "File": "aarch64", "Func": "aarch64_output_scalar_simd_mov_immediate", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9385, "Length": 70, "Cover_Rate": 0.6796116504854369, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", "->", "isConditionalBranch", "(", ")", ")", "return", "true", ";", "if", "(", "TII", "->", "hasUnwantedEffectsWhenEXECEmpty", "(", "*", "I", ")", ")", "return", "true", ";", "if", "(", "TII", "->", "isSMRD", "(", "*", "I", ")", "||", "TII", "->", "isVMEM", "(", "*", "I", ")", "||", "TII", "->", "isFLAT", "(", "*", "I", ")", "||", "TII", "->", "isDS", "(", "*", "I", ")", "||", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "true", ";", "++", "NumInstr", ";"], "ground_truth": ["if", "(", "NumInstr", ">=", "SkipThreshold", ")", "return", "true", ";"], "File": "SIPreEmitPeephole", "Func": "mustRetainExeczBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9386, "Length": 81, "Cover_Rate": 0.413265306122449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "RCID", "=", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ".", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", ";", "const", "TargetRegisterClass", "*", "RC", "=", "RI", ".", "getRegClass", "(", "RCID", ")", ";", "unsigned", "Size", "=", "RI", ".", "getRegSizeInBits", "(", "*", "RC", ")", ";", "unsigned", "Opcode", "=", "(", "Size", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "Opcode", "=", "(", "Size", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "const", "TargetRegisterClass", "*", "VRC", "=", "RI", ".", "getEquivalentVGPRClass", "(", "RC", ")", ";", "const", "TargetRegisterClass", "*", "VRC64", "=", "RI", ".", "getVGPR64Class", "(", ")", ";", "if", "(", "RI", ".", "getCommonSubClass", "(", "VRC64", ",", "VRC", ")", ")", "VRC", "=", "VRC64", ";", "else", "VRC", "=", "&", "<STR_LIT>", ";", "Register", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "VRC", ")", ";"], "ground_truth": ["DebugLoc", "DL", "=", "MBB", "->", "findDebugLoc", "(", "I", ")", ";"], "File": "SIInstrInfo11", "Func": "legalizeOpWithMove", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9387, "Length": 178, "Cover_Rate": 0.6926070038910506, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Node", ")", ";", "const", "GlobalValue", "*", "GV", "=", "Node", "->", "getGlobal", "(", ")", ";", "int64_t", "Offset", "=", "Node", "->", "getOffset", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "Reloc", "::", "Model", "RM", "=", "TM", ".", "getRelocationModel", "(", ")", ";", "CodeModel", "::", "Model", "CM", "=", "TM", ".", "getCodeModel", "(", ")", ";", "SDValue", "Result", ";", "if", "(", "Subtarget", ".", "isPC32DBLSymbol", "(", "GV", ",", "RM", ",", "CM", ")", ")", "{", "uint64_t", "Anchor", "=", "Offset", "&", "~", "uint64_t", "(", "<NUM_LIT>", ")", ";", "Result", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "Anchor", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "Result", ")", ";"], "ground_truth": ["Offset", "-=", "Anchor", ";"], "File": "SystemZISelLowering103", "Func": "lowerGlobalAddress", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9388, "Length": 117, "Cover_Rate": 0.39, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "'J'", ":", "case", "'K'", ":", "case", "'L'", ":", "case", "'M'", ":", "case", "'N'", ":", "case", "'O'", ":", "if", "(", "isa", "<", "ConstantInt", ">", "(", "CallOperandVal", ")", ")", "weight", "=", "CW_Constant", ";", "break", ";", "}"], "ground_truth": ["return", "weight", ";"], "File": "OR1KISelLowering", "Func": "getSingleConstraintMatchWeight", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9389, "Length": 38, "Cover_Rate": 0.36893203883495146, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "SextImm", "=", "SignExtend64", "(", "Imm", ",", "MinSize", ")", ";", "SDValue", "SDImm", "=", "CurDAG", "->", "getTargetConstant", "(", "SextImm", ",", "dl", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "SextImm", ")", ")", "return", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SDImm", ")", ";"], "File": "PPCISelDAGToDAG1", "Func": "selectI64Imm", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9390, "Length": 48, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "Reg", ")", ";", "return", "Ty", ".", "isValid", "(", ")", "&&", "Ty", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ";", "}", "const", "RegisterBank", "*", "RB", "=", "RegClassOrBank", ".", "get", "<", "const", "RegisterBank", "*", ">", "(", ")", ";"], "ground_truth": ["return", "RB", "->", "getID", "(", ")", "==", "<STR_LIT>", ";"], "File": "AMDGPUInstructionSelector3", "Func": "isSCC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9391, "Length": 52, "Cover_Rate": 0.3969465648854962, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Ty", "->", "isVectorTy", "(", ")", "&&", "SE", ")", "{", "if", "(", "!", "BaseT", "::", "isStridedAccess", "(", "Ptr", ")", ")", "return", "NumVectorInstToHideOverhead", ";", "if", "(", "!", "BaseT", "::", "getConstantStrideStep", "(", "SE", ",", "Ptr", ")", ")", "return", "<NUM_LIT>", ";", "}"], "ground_truth": ["return", "BaseT", "::", "getAddressComputationCost", "(", "Ty", ",", "SE", ",", "Ptr", ")", ";"], "File": "X86TargetTransformInfo (2)", "Func": "getAddressComputationCost", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9392, "Length": 52, "Cover_Rate": 0.6753246753246753, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "pat", ")", "!=", "SET", ")", "continue", ";", "start_sequence", "(", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "rtx", "mem", "=", "XEXP", "(", "pat", ",", "i", ")", ";", "if", "(", "MEM_P", "(", "mem", ")", ")", "{", "tree", "expr", "=", "MEM_EXPR", "(", "mem", ")", ";", "if", "(", "!", "expr", ")", "continue", ";", "if", "(", "TREE_CODE", "(", "expr", ")", "==", "MEM_REF", "&&", "TREE_CODE", "(", "TREE_OPERAND", "(", "expr", ",", "<NUM_LIT>", ")", ")", "==", "SSA_NAME", ")", "{", "gimple", "*", "def_stmt", "=", "SSA_NAME_DEF_STMT", "(", "TREE_OPERAND", "(", "expr", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "def_stmt", "&&", "is_gimple_assign", "(", "def_stmt", ")", ")", "expr", "=", "gimple_assign_rhs1", "(", "def_stmt", ")", ";", "}", "if", "(", "is_attr_preserve_access", "(", "expr", ")", ")", "maybe_make_core_relo", "(", "expr", ",", "BPF_RELO_FIELD_BYTE_OFFSET", ")", ";", "}", "}", "rtx_insn", "*", "seq", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")", ";", "emit_insn_before", "(", "seq", ",", "insn", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "bpf1", "Func": "handle_attr_preserve", "Target": "bpf", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 9393, "Length": 154, "Cover_Rate": 0.7623762376237624, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "bool", ">", ",", "<NUM_LIT>", ">", "Regs", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "ImpDefs", ";", "SmallVector", "<", "MachineOperand", "*", ",", "<NUM_LIT>", ">", "UsesOfImpDefs", ";", "for", "(", "unsigned", "i", "=", "memOpsBegin", ";", "i", "<", "memOpsEnd", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "memOps", "[", "i", "]", ".", "Reg", ";", "bool", "isKill", "=", "memOps", "[", "i", "]", ".", "isKill", "||", "KilledRegs", ".", "count", "(", "Reg", ")", ";", "Regs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "isKill", ")", ")", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "memOps", "[", "i", "]", ".", "MBBI", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isDef", "(", ")", "||", "!", "MO", ".", "isImplicit", "(", ")", "||", "MO", ".", "isDead", "(", ")", ")", "continue", ";", "unsigned", "DefReg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "std", "::", "find", "(", "ImpDefs", ".", "begin", "(", ")", ",", "ImpDefs", ".", "end", "(", ")", ",", "DefReg", ")", "==", "ImpDefs", ".", "end", "(", ")", ")", "ImpDefs", ".", "push_back", "(", "DefReg", ")", ";", "findUsesOfImpDef", "(", "UsesOfImpDefs", ",", "memOps", ",", "DefReg", ",", "memOps", "[", "i", "]", ".", "Position", ",", "insertPos", ")", ";", "}", "}", "MachineBasicBlock", "::", "iterator", "Loc", "=", "memOps", "[", "insertAfter", "]", ".", "MBBI", ";", "++", "Loc", ";", "if", "(", "!", "MergeOps", "(", "MBB", ",", "Loc", ",", "Offset", ",", "Base", ",", "BaseKill", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "dl", ",", "Regs", ",", "ImpDefs", ")", ")", "return", ";", "Merges", ".", "push_back", "(", "std", "::", "prev", "(", "Loc", ")", ")", ";", "for", "(", "SmallVectorImpl", "<", "MachineOperand", "*", ">", "::", "iterator", "I", "=", "UsesOfImpDefs", ".", "begin", "(", ")", ",", "E", "=", "UsesOfImpDefs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "(", "*", "I", ")", "->", "setIsUndef", "(", ")", ";", "for", "(", "unsigned", "i", "=", "memOpsBegin", ";", "i", "<", "memOpsEnd", ";", "++", "i", ")", "{", "if", "(", "Regs", "[", "i", "-", "memOpsBegin", "]", ".", "second", ")", "{", "unsigned", "Reg", "=", "Regs", "[", "i", "-", "memOpsBegin", "]", ".", "first", ";", "if", "(", "KilledRegs", ".", "count", "(", "Reg", ")", ")", "{", "unsigned", "j", "=", "Killer", "[", "Reg", "]", ";"], "ground_truth": ["int", "Idx", "=", "memOps", "[", "j", "]", ".", "MBBI", "->", "findRegisterUseOperandIdx", "(", "Reg", ",", "true", ")", ";"], "File": "ARMLoadStoreOptimizer69", "Func": "MergeOpsUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9394, "Length": 377, "Cover_Rate": 0.5712121212121212, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Section", "*", "Entry", "=", "SectionsByName", "[", "Name", "]", ";", "if", "(", "Entry", ")", "return", "Entry", ";"], "ground_truth": ["return", "NULL", ";"], "File": "PIC16TargetObjectFile", "Func": "findPIC16Section", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9395, "Length": 19, "Cover_Rate": 0.5588235294117647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "is<ISA_LIT>1", "(", ")", "const", "{"], "ground_truth": ["return", "<ISA_LIT>ArchVersion", "==", "<ISA_LIT>1", ";"], "File": "MipsSubtarget15", "Func": "isMips1", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9396, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", "||", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "FBB", "==", "<NUM_LIT>", ")", "{", "if", "(", "Cond", ".", "empty", "(", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "}", "else", "{", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addOperand", "(", "Cond", "[", "<NUM_LIT>", "]", ")", ".", "addOperand", "(", "Cond", "[", "<NUM_LIT>", "]", ")", ".", "addMBB", "(", "TBB", ")", ";", "}", "return", "<NUM_LIT>", ";", "}"], "ground_truth": ["BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addOperand", "(", "Cond", "[", "<NUM_LIT>", "]", ")", ".", "addOperand", "(", "Cond", "[", "<NUM_LIT>", "]", ")", ".", "addMBB", "(", "TBB", ")", ";"], "File": "PatmosInstrInfo", "Func": "InsertBranch", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 9397, "Length": 136, "Cover_Rate": 0.6601941747572816, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_AVX512VL", "&&", "(", "VALID_AVX256_REG_OR_OI_MODE", "(", "mode", ")", "||", "VALID_AVX512VL_128_REG_MODE", "(", "mode", ")", ")", ")", "return", "true", ";", "if", "(", "EXT_REX_SSE_REGNO_P", "(", "regno", ")", ")", "return", "false", ";", "return", "(", "(", "TARGET_AVX", "&&", "VALID_AVX256_REG_OR_OI_MODE", "(", "mode", ")", ")", "||", "VALID_SSE_REG_MODE", "(", "mode", ")", "||", "VALID_SSE2_REG_MODE", "(", "mode", ")", "||", "VALID_MMX_REG_MODE", "(", "mode", ")", "||", "VALID_MMX_REG_MODE_3DNOW", "(", "mode", ")", ")", ";", "}", "if", "(", "MMX_REGNO_P", "(", "regno", ")", ")", "{", "return", "(", "VALID_MMX_REG_MODE", "(", "mode", ")", "||", "VALID_MMX_REG_MODE_3DNOW", "(", "mode", ")", ")", ";", "}", "if", "(", "mode", "==", "QImode", ")", "{", "if", "(", "ANY_QI_REGNO_P", "(", "regno", ")", ")", "return", "true", ";", "if", "(", "!", "TARGET_PARTIAL_REG_STALL", ")", "return", "true", ";", "if", "(", "lra_in_progress", ")", "return", "true", ";", "return", "!", "can_create_pseudo_p", "(", ")", ";", "}", "else", "if", "(", "VALID_INT_MODE_P", "(", "mode", ")", "||", "VALID_FP_MODE_P", "(", "mode", ")", ")", "return", "true", ";", "else", "if", "(", "VALID_MMX_REG_MODE_3DNOW", "(", "mode", ")", "||", "VALID_MMX_REG_MODE", "(", "mode", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "i386", "Func": "ix86_hard_regno_mode_ok", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9398, "Length": 159, "Cover_Rate": 0.46355685131195334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Reg", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "Z80InstrInfo (3)", "Func": "getRegSize", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9399, "Length": 20, "Cover_Rate": 0.46511627906976744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Disassembler", "(", "const", "MCSubtargetInfo", "&", "STI", ")", ":", "MCDisassembler", "(", "STI", ")", "{"], "ground_truth": ["}"], "File": "TeeRISCDisassembler", "Func": "TeeRISCDisassembler", "Target": "TeeRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9400, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "PerformShiftCombine", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ")", "{", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "if", "(", "SDValue", "V", "=", "PerformSHLCombine", "(", "N", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "if", "(", "SDValue", "V", "=", "PerformSRACombine", "(", "N", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "if", "(", "SDValue", "V", "=", "performShiftToAllZeros", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering149", "Func": "PerformShiftCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9401, "Length": 106, "Cover_Rate": 0.9380530973451328, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcmpgtq_n_s16", "(", "int16x8_t", "__a", ",", "int16_t", "__b", ")", "{"], "ground_truth": ["return", "__builtin_mve_vcmpgtq_n_sv8hi", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "mve___arm_vcmpgtq_n_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9402, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NOR", "=", "<STR_LIT>", ";", "ZERO", "=", "<STR_LIT>", ";", "BEQ", "=", "<STR_LIT>", ";", "}", "else", "{", "LL", "=", "IsN64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SC", "=", "IsN64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "AND", "=", "<STR_LIT>", ";", "NOR", "=", "<STR_LIT>", ";", "ZERO", "=", "<STR_LIT>", ";", "BEQ", "=", "<STR_LIT>", ";", "}", "unsigned", "OldVal", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Ptr", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Incr", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "StoreVal", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "AndRes", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "Success", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "loopMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "BB", ";", "++", "It", ";", "MF", "->", "insert", "(", "It", ",", "loopMBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "loopMBB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "loopMBB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "BB", "=", "loopMBB", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "LL", ")", ",", "OldVal", ")", ".", "addReg", "(", "Ptr", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "if", "(", "Nand", ")", "{", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "AND", ")", ",", "AndRes", ")", ".", "addReg", "(", "OldVal", ")", ".", "addReg", "(", "Incr", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "NOR", ")", ",", "StoreVal", ")", ".", "addReg", "(", "ZERO", ")", ".", "addReg", "(", "AndRes", ")", ";", "}", "else", "if", "(", "BinOpcode", ")", "{", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "StoreVal", ")", ".", "addReg", "(", "OldVal", ")", ".", "addReg", "(", "Incr", ")", ";", "}", "else", "{", "StoreVal", "=", "Incr", ";", "}"], "ground_truth": ["BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "SC", ")", ",", "Success", ")", ".", "addReg", "(", "StoreVal", ")", ".", "addReg", "(", "Ptr", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "File": "MipsISelLowering (2)", "Func": "emitAtomicBinary", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9403, "Length": 399, "Cover_Rate": 0.6551724137931034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "X", "(", "getThe<ISA_LIT>Target", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARCAsmPrinter", "Func": "LLVMInitializeARCAsmPrinter", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9404, "Length": 12, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Rd", "==", "Rn", "||", "Rd", "==", "Rt", "||", "Rd", "==", "Rt", "+", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", "+", "<NUM_LIT>", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler36", "Func": "DecodeDoubleRegStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9405, "Length": 123, "Cover_Rate": 0.5061728395061729, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IC", ".", "pushOperator", "(", "IC_PLUS", ")", ";", "break", ";", "case", "IES_INIT", ":", "assert", "(", "!", "BracCount", "&&", "<STR_LIT>", ")", ";", "State", "=", "IES_LBRAC", ";", "break", ";", "}"], "ground_truth": ["MemExpr", "=", "true", ";"], "File": "X86AsmParser (2)5", "Func": "onLBrac", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9406, "Length": 31, "Cover_Rate": 0.3875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "return", "AP", ".", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "return", "AP", ".", "GetCPISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "return", "AP", ".", "GetJTISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":"], "ground_truth": ["return", "AP", ".", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")", ")", ";"], "File": "PPCAsmPrinter (2)3", "Func": "getMCSymbolForTOCPseudoMO", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9407, "Length": 77, "Cover_Rate": 0.7623762376237624, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineMemOperand", "*", "MMOa", "=", "*", "CI", ".", "I", "->", "memoperands_begin", "(", ")", ";", "const", "MachineMemOperand", "*", "MMOb", "=", "*", "CI", ".", "Paired", "->", "memoperands_begin", "(", ")", ";", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "srsrc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "soffset", ")", ")", ".", "addImm", "(", "MergedOffset", ")", ".", "addImm", "(", "CI", ".", "GLC0", ")", ".", "addImm", "(", "CI", ".", "SLC0", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "CI", ".", "DLC0", ")", ".", "addMemOperand", "(", "combineKnownAdjacentMMOs", "(", "*", "MBB", "->", "getParent", "(", ")", ",", "MMOa", ",", "MMOb", ")", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "SubRegIdx", "=", "getSubRegIdxs", "(", "CI", ")", ";", "const", "unsigned", "SubRegIdx0", "=", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "SubRegIdx", ")", ";", "const", "unsigned", "SubRegIdx1", "=", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "SubRegIdx", ")", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";", "const", "auto", "*", "Dest0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "vdata", ")", ";", "const", "auto", "*", "Dest1", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "Paired", ",", "<STR_LIT>", "::", "vdata", ")", ";", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest0", ")", ".", "addReg", "(", "DestReg", ",", "<NUM_LIT>", ",", "SubRegIdx0", ")", ";", "MachineInstr", "*", "Copy1", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest1", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ",", "SubRegIdx1", ")", ";", "moveInstsAfter", "(", "Copy1", ",", "CI", ".", "InstsToMove", ")", ";", "MachineBasicBlock", "::", "iterator", "Next", "=", "std", "::", "next", "(", "CI", ".", "I", ")", ";", "CI", ".", "I", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["CI", ".", "Paired", "->", "eraseFromParent", "(", ")", ";"], "File": "SILoadStoreOptimizer39", "Func": "mergeBufferLoadPair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9408, "Length": 312, "Cover_Rate": 0.6446280991735537, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFunction", "*", "MF", "=", "U", ".", "first", ";", "Register", "Reg", "=", "U", ".", "second", ";", "MAI", ".", "setRegisterAlias", "(", "MF", ",", "Reg", ",", "GlobalReg", ")", ";", "if", "(", "!", "MF", "->", "getRegInfo", "(", ")", ".", "getUniqueVRegDef", "(", "Reg", ")", ")", "continue", ";", "collectDefInstr", "(", "Reg", ",", "MF", ",", "&", "MAI", ",", "MSType", ",", "IsFirst", ")", ";", "IsFirst", "=", "false", ";", "if", "(", "E", "->", "getIsGV", "(", ")", ")", "MAI", ".", "GlobalVarList", ".", "push_back", "(", "MF", "->", "getRegInfo", "(", ")", ".", "getUniqueVRegDef", "(", "Reg", ")", ")", ";", "}"], "ground_truth": ["if", "(", "UsePreOrder", ")", "for", "(", "auto", "*", "S", ":", "E", "->", "getDeps", "(", ")", ")", "RecHoistUtil", "(", "S", ")", ";"], "File": "SPIRVModuleAnalysis1", "Func": "collectGlobalEntities", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9409, "Length": 109, "Cover_Rate": 0.367003367003367, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";"], "ground_truth": ["int64_t", "Offset", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getOffset", "(", ")", ";"], "File": "AVRISelLowering", "Func": "LowerGlobalAddress", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9410, "Length": 32, "Cover_Rate": 0.32, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "II", "&&", "(", "II", "->", "getIntrinsicID", "(", ")", "==", "<STR_LIT>", "||", "II", "->", "getIntrinsicID", "(", ")", "==", "<STR_LIT>", ")", ")", "{"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "II", "<<", "<STR_LIT>", ")", ";"], "File": "HexagonVectorLoopCarriedReuse10", "Func": "canReplace", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9411, "Length": 37, "Cover_Rate": 0.5138888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Size", ";"], "ground_truth": ["if", "(", "parseImmExpr", "(", "Size", ")", ")", "return", "true", ";"], "File": "AArch64AsmParser1", "Func": "parseDirectiveSEHAllocStack", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9412, "Length": 13, "Cover_Rate": 0.37142857142857144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "Value", "*", ",", "<NUM_LIT>", ">", "Indices", "(", "GEP", "->", "idx_begin", "(", ")", ",", "GEP", "->", "idx_end", "(", ")", ")", ";", "if", "(", "Instruction", "*", "GEPI", "=", "dyn_cast", "<", "Instruction", ">", "(", "GEP", ")", ")", "{", "GetElementPtrInst", "*", "NewGEP", "=", "GetElementPtrInst", "::", "Create", "(", "GEP", "->", "getSourceElementType", "(", ")", ",", "Cast", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Indices", ",", "<STR_LIT>", ",", "GEPI", ")", ";", "NewGEP", "->", "setIsInBounds", "(", "GEP", "->", "isInBounds", "(", ")", ")", ";", "Value", "*", "NewASC", "=", "new", "AddrSpaceCastInst", "(", "NewGEP", ",", "GEP", "->", "getType", "(", ")", ",", "<STR_LIT>", ",", "GEPI", ")", ";", "NewASC", "->", "takeName", "(", "GEP", ")", ";", "GEP", "->", "replaceAllUsesWith", "(", "NewASC", ")", ";", "}", "else", "{", "Constant", "*", "NewGEP", "=", "ConstantExpr", "::", "getGetElementPtr", "(", "GEP", "->", "getSourceElementType", "(", ")", ",", "cast", "<", "Constant", ">", "(", "Cast", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "Indices", ",", "GEP", "->", "isInBounds", "(", ")", ")", ";", "GEP", "->", "replaceAllUsesWith", "(", "ConstantExpr", "::", "getAddrSpaceCast", "(", "NewGEP", ",", "GEP", "->", "getType", "(", ")", ")", ")", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "NVPTXFavorNonGenericAddrSpaces6", "Func": "hoistAddrSpaceCastFromGEP", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9413, "Length": 172, "Cover_Rate": 0.7413793103448276, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "for", "(", "auto", "I", "=", "UNodeList", ".", "rbegin", "(", ")", ",", "E", "=", "UNodeList", ".", "rend", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "NodeAddr", "<", "UseNode", "*", ">", "UA", "=", "*", "I", ";", "NodeAddr", "<", "InstrNode", "*", ">", "IA", "=", "UA", ".", "Addr", "->", "getOwner", "(", "*", "DFG", ")", ";", "if", "(", "UA", ".", "Addr", "->", "getFlags", "(", ")", "&", "NodeAttrs", "::", "PhiRef", ")", "return", "false", ";", "NodeAddr", "<", "RefNode", "*", ">", "AA", "=", "LV", "->", "getNearestAliasedRef", "(", "LRExtRR", ",", "IA", ")", ";", "if", "(", "(", "DFG", "->", "IsDef", "(", "AA", ")", "&&", "AA", ".", "Id", "!=", "LRExtRegRD", ")", "||", "AA", ".", "Addr", "->", "getReachingDef", "(", ")", "!=", "LRExtRegRD", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "HexagonOptAddrMode21", "Func": "isSafeToExtLR", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9414, "Length": 129, "Cover_Rate": 0.42295081967213116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "createExternalAAWrapperPass", "(", "[", "]", "(", "Pass", "&", "P", ",", "Function", "&", ",", "AAResults", "&", "AAR", ")", "{", "if", "(", "auto", "*", "WrapperPass", "=", "P", ".", "getAnalysisIfAvailable", "<", "<ISA_LIT>AAWrapperPass", ">", "(", ")", ")", "AAR", ".", "addAAResult", "(", "WrapperPass", "->", "getResult", "(", ")", ")", ";"], "ground_truth": ["}", ")", ";"], "File": "TPCTargetMachine", "Func": "createTPCExternalAAWrapperPass", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9415, "Length": 47, "Cover_Rate": 0.8545454545454545, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "SVT", "=", "N0", ".", "getSimpleValueType", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";"], "ground_truth": ["assert", "(", "(", "SVT", "==", "<STR_LIT>", "||", "SVT", "==", "<STR_LIT>", "||", "SVT", "==", "<STR_LIT>", "||", "SVT", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";"], "File": "X86ISelLowering (2)", "Func": "lowerUINT_TO_FP_vec", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9416, "Length": 38, "Cover_Rate": 0.3114754098360656, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "SlotSize", "=", "RegInfo", "->", "getSlotSize", "(", ")", ";", "ReturnAddrIndex", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "SlotSize", ",", "-", "(", "int64_t", ")", "SlotSize", ",", "false", ")", ";", "FuncInfo", "->", "setRAIndex", "(", "ReturnAddrIndex", ")", ";", "}", "return", "DAG", ".", "getFrameIndex", "(", "ReturnAddrIndex", ",", "Subtarget", "->", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering200", "Func": "getReturnAddressFrameIndex", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9417, "Length": 57, "Cover_Rate": 0.4672131147540984, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "slice", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ThumbDisassemblerCore", "Func": "getShiftTypeBits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9418, "Length": 11, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_neon_vrndihf", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "fp16_vrndih_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9419, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MRI", "->", "isSSA", "(", ")", "&&", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "bool", "Modified", "=", "false", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "AnchorList", ";", "MemInfoMap", "Visited", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "MachineBasicBlock", "::", "iterator", "SectionEnd", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "I", "=", "SectionEnd", ")", "{", "bool", "CollectModified", ";", "std", "::", "list", "<", "std", "::", "list", "<", "CombineInfo", ">>", "MergeableInsts", ";", "std", "::", "tie", "(", "SectionEnd", ",", "CollectModified", ")", "=", "collectMergeableInsts", "(", "I", ",", "E", ",", "Visited", ",", "AnchorList", ",", "MergeableInsts", ")", ";", "Modified", "|=", "CollectModified", ";", "do", "{", "OptimizeAgain", "=", "false", ";", "Modified", "|=", "optimizeBlock", "(", "MergeableInsts", ")", ";", "}", "while", "(", "OptimizeAgain", ")", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer35", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9420, "Length": 142, "Cover_Rate": 0.5748987854251012, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SVOp", "->", "getMask", "(", "PermMask", ")", ";", "unsigned", "PFIndexes", "[", "<NUM_LIT>", "]", ";", "bool", "isFourElementShuffle", "=", "true", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", "&&", "isFourElementShuffle", ";", "++", "i", ")", "{", "unsigned", "EltNo", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "!=", "<NUM_LIT>", ";", "++", "j", ")", "{", "if", "(", "PermMask", "[", "i", "*", "<NUM_LIT>", "+", "j", "]", "<", "<NUM_LIT>", ")", "continue", ";", "unsigned", "ByteSource", "=", "PermMask", "[", "i", "*", "<NUM_LIT>", "+", "j", "]", ";", "if", "(", "(", "ByteSource", "&", "<NUM_LIT>", ")", "!=", "j", ")", "{", "isFourElementShuffle", "=", "false", ";", "break", ";", "}", "if", "(", "EltNo", "==", "<NUM_LIT>", ")", "{", "EltNo", "=", "ByteSource", "/", "<NUM_LIT>", ";", "}", "else", "if", "(", "EltNo", "!=", "ByteSource", "/", "<NUM_LIT>", ")", "{", "isFourElementShuffle", "=", "false", ";", "break", ";", "}", "}", "PFIndexes", "[", "i", "]", "=", "EltNo", ";", "}", "if", "(", "isFourElementShuffle", ")", "{", "unsigned", "PFTableIndex", "=", "PFIndexes", "[", "<NUM_LIT>", "]", "*", "<NUM_LIT>", "*", "<NUM_LIT>", "*", "<NUM_LIT>", "+", "PFIndexes", "[", "<NUM_LIT>", "]", "*", "<NUM_LIT>", "*", "<NUM_LIT>", "+", "PFIndexes", "[", "<NUM_LIT>", "]", "*", "<NUM_LIT>", "+", "PFIndexes", "[", "<NUM_LIT>", "]", ";", "unsigned", "PFEntry", "=", "PerfectShuffleTable", "[", "PFTableIndex", "]", ";", "unsigned", "Cost", "=", "(", "PFEntry", ">>", "<NUM_LIT>", ")", ";", "if", "(", "Cost", "<", "<NUM_LIT>", ")", "return", "GeneratePerfectShuffle", "(", "PFEntry", ",", "V1", ",", "V2", ",", "DAG", ",", "dl", ")", ";", "}", "if", "(", "V2", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "V2", "=", "V1", ";", "EVT", "EltVT", "=", "V1", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", ";", "unsigned", "BytesPerElement", "=", "EltVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "ResultMask", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "SrcElt", "=", "PermMask", "[", "i", "]", "<", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "PermMask", "[", "i", "]", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "!=", "BytesPerElement", ";", "++", "j", ")", "ResultMask", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "SrcElt", "*", "BytesPerElement", "+", "j", ",", "<STR_LIT>", ")", ")", ";", "}"], "ground_truth": ["SDValue", "VPermMask", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "&", "ResultMask", "[", "<NUM_LIT>", "]", ",", "ResultMask", ".", "size", "(", ")", ")", ";"], "File": "PPCISelLowering115", "Func": "LowerVECTOR_SHUFFLE", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9421, "Length": 363, "Cover_Rate": 0.5091164095371669, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_load_ps1", "(", "float", "const", "*", "__P", ")", "{"], "ground_truth": ["return", "_mm_load1_ps", "(", "__P", ")", ";"], "File": "xmmintrin", "Func": "_mm_load_ps1", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9422, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "m_state", "==", "UNINITIALIZED", ";"], "ground_truth": ["}"], "File": "riscv-vsetvl", "Func": "uninit_p", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9423, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_u64_u32", "(", "uint32x4_t", "__a", ")", "{", "return", "(", "uint64x2_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vreinterpretq_u64_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9424, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "name_", "=", "PredefinedFuncs", "[", "i", "]", ".", "Name", ";"], "ground_truth": ["if", "(", "strcmp", "(", "name", ",", "name_", ")", "==", "<NUM_LIT>", ")", "return", "&", "PredefinedFuncs", "[", "i", "]", ".", "Signature", ";"], "File": "Mips16HardFloatInfo", "Func": "findFuncSignature", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9425, "Length": 29, "Cover_Rate": 0.42028985507246375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "builtin_decls_data", "bdda", "[", "]", "=", "{", "{", "double_type_node", ",", "<STR_LIT>", ",", "AARCH64_BUILTIN_RSQRT_DF", "}", ",", "{", "float_type_node", ",", "<STR_LIT>", ",", "AARCH64_BUILTIN_RSQRT_SF", "}", ",", "{", "V2DF_type_node", ",", "<STR_LIT>", ",", "AARCH64_BUILTIN_RSQRT_V2DF", "}", ",", "{", "V2SF_type_node", ",", "<STR_LIT>", ",", "AARCH64_BUILTIN_RSQRT_V2SF", "}", ",", "{", "V4SF_type_node", ",", "<STR_LIT>", ",", "AARCH64_BUILTIN_RSQRT_V4SF", "}", "}", ";", "builtin_decls_data", "*", "bdd", "=", "bdda", ";", "builtin_decls_data", "*", "bdd_end", "=", "bdd", "+", "(", "sizeof", "(", "bdda", ")", "/", "sizeof", "(", "builtin_decls_data", ")", ")", ";", "for", "(", ";", "bdd", "<", "bdd_end", ";", "bdd", "++", ")", "{", "ftype", "=", "build_function_type_list", "(", "bdd", "->", "type_node", ",", "bdd", "->", "type_node", ",", "NULL_TREE", ")", ";", "tree", "attrs", "=", "aarch64_get_attributes", "(", "FLAG_FP", ",", "TYPE_MODE", "(", "bdd", "->", "type_node", ")", ")", ";", "fndecl", "=", "aarch64_general_add_builtin", "(", "bdd", "->", "builtin_name", ",", "ftype", ",", "bdd", "->", "function_code", ",", "attrs", ")", ";"], "ground_truth": ["aarch64_builtin_decls", "[", "bdd", "->", "function_code", "]", "=", "fndecl", ";"], "File": "aarch64-builtins", "Func": "aarch64_init_builtin_rsqrt", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9426, "Length": 138, "Cover_Rate": 0.6831683168316832, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OS", ".", "emitIntValue", "(", "TypeLen", ",", "<NUM_LIT>", ")", ";", "OS", ".", "emitIntValue", "(", "TypeLen", ",", "<NUM_LIT>", ")", ";", "OS", ".", "emitIntValue", "(", "StrLen", ",", "<NUM_LIT>", ")", ";", "for", "(", "const", "auto", "&", "TypeEntry", ":", "TypeEntries", ")", "TypeEntry", "->", "emitType", "(", "OS", ")", ";", "uint32_t", "StringOffset", "=", "<NUM_LIT>", ";", "for", "(", "const", "auto", "&", "S", ":", "StringTable", ".", "getTable", "(", ")", ")", "{", "OS", ".", "AddComment", "(", "<STR_LIT>", "+", "std", "::", "to_string", "(", "StringOffset", ")", ")", ";"], "ground_truth": ["OS", ".", "emitBytes", "(", "S", ")", ";"], "File": "BTFDebug21", "Func": "emitBTFSection", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9427, "Length": 83, "Cover_Rate": 0.3824884792626728, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vbrsrq_n_u8", "(", "uint8x16_t", "__a", ",", "int32_t", "__b", ")", "{", "return", "__builtin_mve_vbrsrq_n_uv16qi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vbrsrq_n_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9428, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSymbol", "*", "Start", "=", "getContext", "(", ")", ".", "CreateTempSymbol", "(", ")", ";", "EmitLabel", "(", "Start", ")", ";", "MCSymbol", "*", "Symbol", "=", "getContext", "(", ")", ".", "GetOrCreateSymbol", "(", "Name", "+", "<STR_LIT>", "+", "Twine", "(", "MappingSymbolCounter", "++", ")", ")", ";", "MCSymbolData", "&", "SD", "=", "getAssembler", "(", ")", ".", "getOrCreateSymbolData", "(", "*", "Symbol", ")", ";"], "ground_truth": ["MCELF", "::", "SetType", "(", "SD", ",", "ELF", "::", "STT_NOTYPE", ")", ";"], "File": "AArch64ELFStreamer1", "Func": "EmitMappingSymbol", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9429, "Length": 63, "Cover_Rate": 0.5163934426229508, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NumElem", "==", "<NUM_LIT>", "&&", "VTy", "->", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "NumElem", "==", "<NUM_LIT>", "&&", "VTy", "->", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "!", "isPowerOf2_32", "(", "NumElem", ")", ")", "{", "APInt", "DemandedElts", "=", "APInt", "::", "getAllOnesValue", "(", "NumElem", ")", ";", "int", "Cost", "=", "BaseT", "::", "getMemoryOpCost", "(", "Opcode", ",", "VTy", "->", "getScalarType", "(", ")", ",", "Alignment", ",", "AddressSpace", ",", "CostKind", ")", ";", "int", "SplitCost", "=", "getScalarizationOverhead", "(", "VTy", ",", "DemandedElts", ",", "Opcode", "==", "Instruction", "::", "Load", ",", "Opcode", "==", "Instruction", "::", "Store", ")", ";", "return", "NumElem", "*", "Cost", "+", "SplitCost", ";", "}", "}", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Src", ")", ";", "assert", "(", "(", "Opcode", "==", "Instruction", "::", "Load", "||", "Opcode", "==", "Instruction", "::", "Store", ")", "&&", "<STR_LIT>", ")", ";", "int", "Cost", "=", "LT", ".", "first", "*", "<NUM_LIT>", ";", "if", "(", "LT", ".", "second", ".", "getStoreSize", "(", ")", "==", "<NUM_LIT>", "&&", "ST", "->", "isUnalignedMem32Slow", "(", ")", ")", "Cost", "*=", "<NUM_LIT>", ";"], "ground_truth": ["return", "Cost", ";"], "File": "X86TargetTransformInfo108", "Func": "getMemoryOpCost", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9430, "Length": 178, "Cover_Rate": 0.7672413793103449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "std", "::", "sort", "(", "Indexes", ".", "begin", "(", ")", ",", "Indexes", ".", "end", "(", ")", ")", ";", "auto", "&", "MRI", "=", "(", "*", "R", ".", "begin", "(", ")", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "DenseMap", "<", "MachineInstr", "*", ",", "GCNRPTracker", "::", "LiveRegSet", ">", "LiveRegMap", ";", "SmallVector", "<", "SlotIndex", ",", "<NUM_LIT>", ">", "LiveIdxs", ",", "SRLiveIdxs", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "MRI", ".", "getNumVirtRegs", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "auto", "Reg", "=", "Register", "::", "index2VirtReg", "(", "I", ")", ";", "if", "(", "!", "LIS", ".", "hasInterval", "(", "Reg", ")", ")", "continue", ";", "auto", "&", "LI", "=", "LIS", ".", "getInterval", "(", "Reg", ")", ";", "LiveIdxs", ".", "clear", "(", ")", ";", "if", "(", "!", "LI", ".", "findIndexesLiveAt", "(", "Indexes", ",", "std", "::", "back_inserter", "(", "LiveIdxs", ")", ")", ")", "continue", ";", "if", "(", "!", "LI", ".", "hasSubRanges", "(", ")", ")", "{", "for", "(", "auto", "<ISA_LIT>", ":", "LiveIdxs", ")", "LiveRegMap", "[", "<ISA_LIT>I", ".", "getInstructionFromIndex", "(", "<ISA_LIT>", ")", "]", "[", "Reg", "]", "=", "MRI", ".", "getMaxLaneMaskForVReg", "(", "Reg", ")", ";", "}", "else", "for", "(", "const", "auto", "&", "S", ":", "LI", ".", "subranges", "(", ")", ")", "{", "SRLiveIdxs", ".", "clear", "(", ")", ";", "S", ".", "findIndexesLiveAt", "(", "LiveIdxs", ",", "std", "::", "back_inserter", "(", "SRLiveIdxs", ")", ")", ";", "for", "(", "auto", "<ISA_LIT>", ":", "SRLiveIdxs", ")", "LiveRegMap", "[", "<ISA_LIT>I", ".", "getInstructionFromIndex", "(", "<ISA_LIT>", ")", "]", "[", "Reg", "]", "|=", "S", ".", "LaneMask", ";", "}", "}"], "ground_truth": ["return", "LiveRegMap", ";"], "File": "GCNRegPressure11", "Func": "getLiveRegMap", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9431, "Length": 247, "Cover_Rate": 0.7037037037037037, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeAVLdSt_64RegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "Imm", ",", "uint64_t", "Addr", ",", "const", "void", "*", "Decoder", ")", "{"], "ground_truth": ["return", "decodeOperand_AVLdSt_Any", "(", "Inst", ",", "Imm", ",", "<ISA_LIT>Disassembler", "::", "OPW64", ",", "Decoder", ")", ";"], "File": "AMDGPUDisassembler15", "Func": "DecodeAVLdSt_64RegisterClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9432, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "regY", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "*", "target", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "CmpOpc", ")", ")", ".", "addReg", "(", "regX", ")", ".", "addReg", "(", "regY", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "BB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "BtOpc", ")", ")", ".", "addMBB", "(", "target", ")", ";"], "File": "MipsISelLowering63", "Func": "EmitFEXT_T8I816_ins", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9433, "Length": 86, "Cover_Rate": 0.5657894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "FPPush", ".", "getOffset", "(", ")", "+", "<NUM_LIT>", "==", "LRPush", ".", "getOffset", "(", ")", ")", ";", "CurOffset", "=", "FPPush", ".", "getOffset", "(", ")", ";", "unsigned", "LRReg", "=", "*", "MRI", ".", "getLLVMRegNum", "(", "LRPush", ".", "getRegister", "(", ")", ",", "true", ")", ";", "unsigned", "FPReg", "=", "*", "MRI", ".", "getLLVMRegNum", "(", "FPPush", ".", "getRegister", "(", ")", ",", "true", ")", ";", "LRReg", "=", "getXRegFromWReg", "(", "LRReg", ")", ";", "FPReg", "=", "getXRegFromWReg", "(", "FPReg", ")", ";", "assert", "(", "LRReg", "==", "<STR_LIT>", "&&", "FPReg", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "CompactUnwindEncoding", "|=", "CU", "::", "UNWIND_ARM64_MODE_FRAME", ";", "HasFP", "=", "true", ";", "break", ";", "}", "case", "MCCFIInstruction", "::", "OpDefCfaOffset", ":", "{", "if", "(", "StackSize", "!=", "<NUM_LIT>", ")", "return", "CU", "::", "UNWIND_ARM64_MODE_DWARF", ";", "StackSize", "=", "std", "::", "abs", "(", "Inst", ".", "getOffset", "(", ")", ")", ";", "break", ";", "}", "case", "MCCFIInstruction", "::", "OpOffset", ":", "{", "unsigned", "Reg1", "=", "*", "MRI", ".", "getLLVMRegNum", "(", "Inst", ".", "getRegister", "(", ")", ",", "true", ")", ";", "if", "(", "i", "+", "<NUM_LIT>", "==", "e", ")", "return", "CU", "::", "UNWIND_ARM64_MODE_DWARF", ";", "if", "(", "CurOffset", "!=", "<NUM_LIT>", "&&", "Inst", ".", "getOffset", "(", ")", "!=", "CurOffset", "-", "<NUM_LIT>", ")", "return", "CU", "::", "UNWIND_ARM64_MODE_DWARF", ";", "CurOffset", "=", "Inst", ".", "getOffset", "(", ")", ";", "const", "MCCFIInstruction", "&", "Inst2", "=", "Instrs", "[", "++", "i", "]", ";", "if", "(", "Inst2", ".", "getOperation", "(", ")", "!=", "MCCFIInstruction", "::", "OpOffset", ")", "return", "CU", "::", "UNWIND_ARM64_MODE_DWARF", ";", "unsigned", "Reg2", "=", "*", "MRI", ".", "getLLVMRegNum", "(", "Inst2", ".", "getRegister", "(", ")", ",", "true", ")", ";", "if", "(", "Inst2", ".", "getOffset", "(", ")", "!=", "CurOffset", "-", "<NUM_LIT>", ")", "return", "CU", "::", "UNWIND_ARM64_MODE_DWARF", ";", "CurOffset", "=", "Inst2", ".", "getOffset", "(", ")", ";", "Reg1", "=", "getXRegFromWReg", "(", "Reg1", ")", ";", "Reg2", "=", "getXRegFromWReg", "(", "Reg2", ")", ";", "if", "(", "Reg1", "==", "<STR_LIT>", "&&", "Reg2", "==", "<STR_LIT>", "&&", "(", "CompactUnwindEncoding", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "CompactUnwindEncoding", "|=", "CU", "::", "UNWIND_ARM64_FRAME_X19_X20_PAIR", ";"], "ground_truth": ["else", "if", "(", "Reg1", "==", "<STR_LIT>", "&&", "Reg2", "==", "<STR_LIT>", "&&", "(", "CompactUnwindEncoding", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "CompactUnwindEncoding", "|=", "CU", "::", "UNWIND_ARM64_FRAME_X21_X22_PAIR", ";"], "File": "AArch64AsmBackend23", "Func": "generateCompactUnwindEncoding", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9434, "Length": 330, "Cover_Rate": 0.4094292803970223, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "Imm", ";"], "File": "M88kAsmParser", "Func": "getImm", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9435, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "nios2_emit_move_sequence", "(", "rtx", "*", "operands", ",", "machine_mode", "mode", ")", "{", "rtx", "to", "=", "operands", "[", "<NUM_LIT>", "]", ";", "rtx", "from", "=", "operands", "[", "<NUM_LIT>", "]", ";", "if", "(", "!", "register_operand", "(", "to", ",", "mode", ")", "&&", "!", "reg_or_0_operand", "(", "from", ",", "mode", ")", ")", "{", "gcc_assert", "(", "can_create_pseudo_p", "(", ")", ")", ";", "from", "=", "copy_to_mode_reg", "(", "mode", ",", "from", ")", ";", "}", "if", "(", "CONSTANT_P", "(", "from", ")", ")", "{", "if", "(", "CONST_INT_P", "(", "from", ")", ")", "{", "if", "(", "!", "SMALL_INT", "(", "INTVAL", "(", "from", ")", ")", "&&", "!", "SMALL_INT_UNSIGNED", "(", "INTVAL", "(", "from", ")", ")", "&&", "!", "UPPER16_INT", "(", "INTVAL", "(", "from", ")", ")", ")", "{"], "ground_truth": ["HOST_WIDE_INT", "high", "=", "(", "INTVAL", "(", "from", ")", "+", "<NUM_LIT>", ")", "&", "~", "<NUM_LIT>", ";"], "File": "nios24", "Func": "nios2_emit_move_sequence", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9436, "Length": 124, "Cover_Rate": 0.4290657439446367, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "adjustStackWithPops", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "DebugLoc", "&", "DL", ",", "int", "Offset", ")", "const", "{", "if", "(", "Offset", "<=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "Offset", "%", "SlotSize", ")", "return", "false", ";", "int", "NumPops", "=", "Offset", "/", "SlotSize", ";", "if", "(", "NumPops", "!=", "<NUM_LIT>", "&&", "NumPops", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "MBBI", "==", "MBB", ".", "begin", "(", ")", ")", "return", "false", ";", "MachineBasicBlock", "::", "iterator", "Prev", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "if", "(", "!", "Prev", "->", "isCall", "(", ")", "||", "!", "Prev", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isRegMask", "(", ")", ")", "return", "false", ";", "unsigned", "Regs", "[", "<NUM_LIT>", "]", ";", "unsigned", "FoundRegs", "=", "<NUM_LIT>", ";", "auto", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";"], "ground_truth": ["auto", "RegMask", "=", "Prev", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "X86FrameLowering (2)2", "Func": "adjustStackWithPops", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9437, "Length": 146, "Cover_Rate": 0.4147727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeF32RegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Reg", "=", "F32RegDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "VEDisassembler1", "Func": "DecodeF32RegisterClass", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9438, "Length": 57, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "EVT", "getSetCCResultType", "(", "EVT", "VT", ")", "const", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SystemZISelLowering36", "Func": "getSetCCResultType", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9439, "Length": 13, "Cover_Rate": 0.8666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_sqrt_ps", "(", "__m256", "__W", ",", "__mmask8", "__U", ",", "__m256", "__A", ")", "{", "return", "(", "__m256", ")", "__builtin_ia32_sqrtps256_mask", "(", "(", "__v8sf", ")", "__A", ",", "(", "__v8sf", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_mask_sqrt_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9440, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Offset", "+=", "MO", ".", "getOffset", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "Symbol", "=", "Printer", ".", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";", "Offset", "+=", "MO", ".", "getOffset", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "Symbol", "=", "Printer", ".", "GetJTISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "Symbol", "=", "Printer", ".", "GetCPISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ";", "Offset", "+=", "MO", ".", "getOffset", "(", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "const", "unsigned", "Option", "=", "MO", ".", "getTargetFlags", "(", ")", "&", "<STR_LIT>", ";", "MCSymbolRefExpr", "::", "VariantKind", "Kind", "=", "MCSymbolRefExpr", "::", "VK_None", ";", "switch", "(", "Option", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "Kind", "=", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_Q1", ";", "break", ";", "case", "<STR_LIT>", ":", "Kind", "=", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_Q2", ";", "break", ";", "case", "<STR_LIT>", ":", "Kind", "=", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_Q3", ";", "break", ";", "case", "<STR_LIT>", ":", "Kind", "=", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_Q4", ";", "break", ";", "case", "<STR_LIT>", ":", "Kind", "=", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_CALL26", ";", "break", ";", "case", "<STR_LIT>", ":", "Kind", "=", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_CALL19", ";", "break", ";", "case", "<STR_LIT>", ":", "Kind", "=", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_9BIT", ";", "break", ";", "case", "<STR_LIT>", ":", "Kind", "=", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_6BIT", ";", "break", ";", "case", "<STR_LIT>", ":", "Kind", "=", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_12BIT", ";"], "ground_truth": ["break", ";"], "File": "FISCMCInstLower", "Func": "LowerSymbolOperand", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9441, "Length": 223, "Cover_Rate": 0.5210280373831776, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";"], "ground_truth": ["<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";"], "File": "AArch64CleanupLocalDynamicTLSPass10", "Func": "runOnMachineFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9442, "Length": 36, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsRegFPR64", "=", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "Reg", ")", ";", "bool", "IsRegFPR64C", "=", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "Reg", ")", ";", "bool", "IsRegVR", "=", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "Reg", ")", ";", "if", "(", "(", "IsRegFPR64", "&&", "Kind", "==", "MCK_FPR32", ")", "||", "(", "IsRegFPR64C", "&&", "Kind", "==", "MCK_FPR32C", ")", ")", "{", "Op", ".", "Reg", ".", "RegNum", "=", "convertFPR64ToFPR32", "(", "Reg", ")", ";", "return", "Match_Success", ";", "}", "if", "(", "IsRegFPR64", "&&", "Kind", "==", "MCK_FPR16", ")", "{", "Op", ".", "Reg", ".", "RegNum", "=", "convertFPR64ToFPR16", "(", "Reg", ")", ";", "return", "Match_Success", ";", "}", "if", "(", "IsRegVR", "&&", "(", "Kind", "==", "MCK_VRM2", "||", "Kind", "==", "MCK_VRM4", "||", "Kind", "==", "MCK_VRM8", ")", ")", "{", "Op", ".", "Reg", ".", "RegNum", "=", "convertVRToVRMx", "(", "*", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ",", "Reg", ",", "Kind", ")", ";"], "ground_truth": ["if", "(", "Op", ".", "Reg", ".", "RegNum", "==", "<NUM_LIT>", ")", "return", "Match_InvalidOperand", ";"], "File": "RISCVAsmParser (2)", "Func": "validateTargetOperandClass", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9443, "Length": 151, "Cover_Rate": 0.7122641509433962, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "hasReservedCallFrame", "(", "MF", ")", "||", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", "->", "hasPreallocatedCall", "(", ")", "||", "(", "hasFP", "(", "MF", ")", "&&", "!", "TRI", "->", "needsStackRealignment", "(", "MF", ")", ")", "||", "TRI", "->", "hasBasePointer", "(", "MF", ")", ";"], "ground_truth": ["}"], "File": "X86FrameLowering101", "Func": "canSimplifyCallFramePseudos", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9444, "Length": 42, "Cover_Rate": 0.7777777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "push2", "(", "unsigned", "i", ",", "unsigned", "j", ")", ":", "doubleChange", "(", "true", ",", "true", ",", "i", ",", "j", ")", "{"], "ground_truth": ["}"], "File": "TVMStackFixup", "Func": "push2", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9445, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "msp430_check_env_var_for_devices", "(", "&", "devices_csv_path", ")", ")", "return", "NULL", ";", "return", "concat", "(", "<STR_LIT>", ",", "msp430_dirname", "(", "devices_csv_path", ")", ",", "NULL", ")", ";"], "ground_truth": ["}"], "File": "driver-msp430", "Func": "msp430_get_linker_devices_include_path", "Target": "msp430", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9446, "Length": 25, "Cover_Rate": 0.5434782608695652, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "Opc", "==", "<STR_LIT>", "&&", "OpToFold", "->", "isImm", "(", ")", ")", "{", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "FoldList", ".", "push_back", "(", "FoldCandidate", "(", "MI", ",", "OpNo", ",", "OpToFold", ")", ")", ";", "return", "true", ";", "}", "if", "(", "isUseMIInFoldList", "(", "FoldList", ",", "MI", ")", ")", "return", "false", ";", "unsigned", "CommuteIdx0", "=", "TargetInstrInfo", "::", "CommuteAnyOperandIndex", ";", "unsigned", "CommuteIdx1", "=", "TargetInstrInfo", "::", "CommuteAnyOperandIndex", ";", "bool", "CanCommute", "=", "TII", "->", "findCommutedOpIndices", "(", "*", "MI", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ";", "if", "(", "CanCommute", ")", "{", "if", "(", "CommuteIdx0", "==", "OpNo", ")", "OpNo", "=", "CommuteIdx1", ";", "else", "if", "(", "CommuteIdx1", "==", "OpNo", ")", "OpNo", "=", "CommuteIdx0", ";", "}", "if", "(", "CanCommute", "&&", "(", "!", "MI", "->", "getOperand", "(", "CommuteIdx0", ")", ".", "isReg", "(", ")", "||", "!", "MI", "->", "getOperand", "(", "CommuteIdx1", ")", ".", "isReg", "(", ")", ")", ")", "return", "false", ";", "if", "(", "!", "CanCommute", "||", "!", "TII", "->", "commuteInstruction", "(", "*", "MI", ",", "false", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ")", "return", "false", ";", "if", "(", "!", "TII", "->", "isOperandLegal", "(", "*", "MI", ",", "OpNo", ",", "OpToFold", ")", ")", "{", "TII", "->", "commuteInstruction", "(", "*", "MI", ",", "false", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ";", "return", "false", ";", "}", "FoldList", ".", "push_back", "(", "FoldCandidate", "(", "MI", ",", "OpNo", ",", "OpToFold", ",", "true", ")", ")", ";", "return", "true", ";", "}", "FoldList", ".", "push_back", "(", "FoldCandidate", "(", "MI", ",", "OpNo", ",", "OpToFold", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SIFoldOperands10", "Func": "tryAddToFoldList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9447, "Length": 240, "Cover_Rate": 0.5925925925925926, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "functionArgumentNeedsConsecutiveRegisters", "(", "Type", "*", "Ty", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ")", "const", "{", "return", "Ty", "->", "isArrayTy", "(", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering (2)", "Func": "functionArgumentNeedsConsecutiveRegisters", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9448, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "AS", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "HSAILISelDAGToDAG", "Func": "addrSpaceHasPtr32", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9449, "Length": 19, "Cover_Rate": 0.4418604651162791, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_ia32_scattersiv8di", "(", "__addr", ",", "(", "__mmask8", ")", "<NUM_LIT>", ",", "(", "__v8si", ")", "__index", ",", "(", "__v8di", ")", "__v1", ",", "__scale", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin4", "Func": "_mm512_i32scatter_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9450, "Length": 23, "Cover_Rate": 0.4339622641509434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "GCNPassConfig", "::", "addPreRegBankSelect", "(", ")", "{", "bool", "IsOptNone", "=", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ";"], "ground_truth": ["addPass", "(", "create<ISA_LIT>PostLegalizeCombiner", "(", "IsOptNone", ")", ")", ";"], "File": "AMDGPUTargetMachine (2)1", "Func": "addPreRegBankSelect", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9451, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "rtx", "addr0", ",", "addr1", ",", "count", ",", "blocks", ",", "temp", ";", "rtx_code_label", "*", "loop_start_label", "=", "gen_label_rtx", "(", ")", ";", "rtx_code_label", "*", "loop_end_label", "=", "gen_label_rtx", "(", ")", ";", "rtx_code_label", "*", "end_label", "=", "gen_label_rtx", "(", ")", ";", "machine_mode", "mode", ";", "mode", "=", "GET_MODE", "(", "len", ")", ";", "if", "(", "mode", "==", "VOIDmode", ")", "mode", "=", "Pmode", ";", "addr0", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "addr1", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "count", "=", "gen_reg_rtx", "(", "mode", ")", ";", "blocks", "=", "gen_reg_rtx", "(", "mode", ")", ";", "convert_move", "(", "count", ",", "len", ",", "<NUM_LIT>", ")", ";", "emit_cmp_and_jump_insns", "(", "count", ",", "const0_rtx", ",", "EQ", ",", "NULL_RTX", ",", "mode", ",", "<NUM_LIT>", ",", "end_label", ")", ";", "emit_move_insn", "(", "addr0", ",", "force_operand", "(", "XEXP", "(", "op0", ",", "<NUM_LIT>", ")", ",", "NULL_RTX", ")", ")", ";", "emit_move_insn", "(", "addr1", ",", "force_operand", "(", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ",", "NULL_RTX", ")", ")", ";", "op0", "=", "change_address", "(", "op0", ",", "VOIDmode", ",", "addr0", ")", ";", "op1", "=", "change_address", "(", "op1", ",", "VOIDmode", ",", "addr1", ")", ";", "temp", "=", "expand_binop", "(", "mode", ",", "add_optab", ",", "count", ",", "constm1_rtx", ",", "count", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "if", "(", "temp", "!=", "count", ")", "emit_move_insn", "(", "count", ",", "temp", ")", ";", "temp", "=", "expand_binop", "(", "mode", ",", "lshr_optab", ",", "count", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "blocks", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "if", "(", "temp", "!=", "blocks", ")", "emit_move_insn", "(", "blocks", ",", "temp", ")", ";", "emit_cmp_and_jump_insns", "(", "blocks", ",", "const0_rtx", ",", "EQ", ",", "NULL_RTX", ",", "mode", ",", "<NUM_LIT>", ",", "loop_end_label", ")", ";", "emit_label", "(", "loop_start_label", ")", ";"], "ground_truth": ["if", "(", "TARGET_Z10", "&&", "(", "GET_CODE", "(", "len", ")", "!=", "CONST_INT", "||", "INTVAL", "(", "len", ")", ">", "<NUM_LIT>", ")", ")", "{"], "File": "s390", "Func": "s390_expand_cmpmem", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9452, "Length": 278, "Cover_Rate": 0.3877266387726639, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetStreamer", "::", "emitR", "(", "unsigned", "Opcode", ",", "unsigned", "Reg0", ",", "SMLoc", "IDLoc", ",", "const", "MCSubtargetInfo", "*", "STI", ")", "{", "MCInst", "TmpInst", ";"], "ground_truth": ["TmpInst", ".", "setOpcode", "(", "Opcode", ")", ";"], "File": "MipsTargetStreamer1", "Func": "emitR", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9453, "Length": 30, "Cover_Rate": 0.4838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "startswith", "(", "ident", ",", "<STR_LIT>", ")", ")", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "ident", ")", ";", "}"], "ground_truth": ["}"], "File": "pdp11", "Func": "pdp11_output_ident", "Target": "pdp11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9454, "Length": 21, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcmpeqq_m_n_u16", "(", "uint16x8_t", "__a", ",", "uint16_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vcmpeqq_m_n_uv8hi", "(", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcmpeqq_m_n_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9455, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_min_epu32", "(", "__mmask16", "__M", ",", "__m512i", "__A", ",", "__m512i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m512i", ")", "__builtin_ia32_pminud512_mask", "(", "(", "__v16si", ")", "__A", ",", "(", "__v16si", ")", "__B", ",", "(", "__v16si", ")", "_mm512_setzero_si512", "(", ")", ",", "__M", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_maskz_min_epu32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9456, "Length": 51, "Cover_Rate": 0.9807692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "LowerADDC_ADDE_SUBC_SUBE", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "EVT", "VT", "=", "Op", ".", "getNode", "(", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "VT", ",", "<STR_LIT>", ")", ";", "unsigned", "Opc", ";", "bool", "ExtraOp", "=", "false", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";"], "File": "ARMISelLowering (2)", "Func": "LowerADDC_ADDE_SUBC_SUBE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9457, "Length": 71, "Cover_Rate": 0.3622448979591837, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_sub_epi16", "(", "__m128i", "__A", ",", "__m128i", "__B", ")", "{", "return", "(", "__m128i", ")", "(", "(", "__v8hu", ")", "__A", "-", "(", "__v8hu", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "emmintrin", "Func": "_mm_sub_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9458, "Length": 39, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Br", ".", "MaxDisp", "=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "BBInfoVector", "&", "BBInfo", "=", "BBUtils", "->", "getBBInfo", "(", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "<NUM_LIT>", ";", "BBUtils", "->", "adjustBBOffsetsAfter", "(", "MBB", ")", ";", "++", "NumUBrFixed", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MI", ")", ";"], "File": "ARMConstantIslandPass15", "Func": "fixupUnconditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9459, "Length": 69, "Cover_Rate": 0.5433070866141733, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "ZextRatio", "=", "ResSize", "/", "SrcSize", ";", "bool", "IsZext", "=", "true", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "SrcType", ".", "getVectorNumElements", "(", ")", ";", "++", "i", ")", "{", "if", "(", "i", "%", "ZextRatio", ")", "{", "if", "(", "Shuffle", "->", "getMaskElt", "(", "i", ")", ">", "<NUM_LIT>", ")", "{", "IsZext", "=", "false", ";", "break", ";", "}", "}", "else", "{", "if", "(", "Shuffle", "->", "getMaskElt", "(", "i", ")", "!=", "(", "int", ")", "(", "i", "/", "ZextRatio", ")", ")", "{", "IsZext", "=", "false", ";", "break", ";", "}", "}", "}", "if", "(", "!", "IsZext", ")", "return", "SDValue", "(", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "Mask", ";", "unsigned", "NumElems", "=", "SrcType", ".", "getVectorNumElements", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElems", ";", "++", "i", ")", "if", "(", "i", "%", "ZextRatio", ")", "Mask", ".", "push_back", "(", "NumElems", ")", ";", "else", "Mask", ".", "push_back", "(", "i", "/", "ZextRatio", ")", ";", "SDValue", "NewShuffle", "=", "DAG", ".", "getVectorShuffle", "(", "Shuffle", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "DL", ",", "Shuffle", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "SrcType", ")", ",", "Mask", ")", ";"], "ground_truth": ["return", "DAG", ".", "getBitcast", "(", "N0", ".", "getValueType", "(", ")", ",", "NewShuffle", ")", ";"], "File": "X86ISelLowering149", "Func": "VectorZextCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9460, "Length": 203, "Cover_Rate": 0.42291666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CallContext", "(", ")", ":", "FrameSetup", "(", "nullptr", ")", ",", "ArgStoreVector", "(", "<NUM_LIT>", ",", "nullptr", ")", "{"], "ground_truth": ["}"], "File": "X86CallFrameOptimization", "Func": "CallContext", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9461, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hardenSlsRetBr", "(", ")", "const", "{", "return", "HardenSlsRetBr", ";"], "ground_truth": ["}"], "File": "ARMSubtarget100", "Func": "hardenSlsRetBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9462, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Mul", "=", "DAG", ".", "getNode", "(", "MultOpc", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "InChain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "SDValue", "InGlue", "=", "Mul", ";", "if", "(", "!", "Op", ".", "getValue", "(", "<NUM_LIT>", ")", ".", "use_empty", "(", ")", ")", "{", "SDValue", "CopyFromLo", "=", "DAG", ".", "getCopyFromReg", "(", "InChain", ",", "dl", ",", "<STR_LIT>", ",", "Ty", ",", "InGlue", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "Op", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "CopyFromLo", ")", ";", "InChain", "=", "CopyFromLo", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InGlue", "=", "CopyFromLo", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "!", "Op", ".", "getValue", "(", "<NUM_LIT>", ")", ".", "use_empty", "(", ")", ")", "{", "SDValue", "CopyFromHi", "=", "DAG", ".", "getCopyFromReg", "(", "InChain", ",", "dl", ",", "<STR_LIT>", ",", "Ty", ",", "InGlue", ")", ";"], "ground_truth": ["DAG", ".", "ReplaceAllUsesOfValueWith", "(", "Op", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "CopyFromHi", ")", ";"], "File": "PatmosISelLowering", "Func": "LowerMUL_LOHI", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 9463, "Length": 155, "Cover_Rate": 0.670995670995671, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue33", "Func": "getModifierText", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9464, "Length": 44, "Cover_Rate": 0.6111111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "shouldCoalesce", "(", "MachineInstr", "*", "MI", ",", "const", "TargetRegisterClass", "*", "SrcRC", ",", "unsigned", "SrcSubReg", ",", "const", "TargetRegisterClass", "*", "DstRC", ",", "unsigned", "DstSubReg", ",", "const", "TargetRegisterClass", "*", "NewRC", ",", "LiveIntervals", "&", "LIS", ")", "const", "{"], "ground_truth": ["const", "TargetRegisterInfo", "&", "TRI", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ".", "getTargetRegisterInfo", "(", ")", ";"], "File": "Z80RegisterInfo2", "Func": "shouldCoalesce", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9465, "Length": 57, "Cover_Rate": 0.3202247191011236, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ShouldCombineAggressively", "&&", "PotentiallyNewifiableTFR", ".", "count", "(", "&", "*", "I2", ")", ")", "continue", ";", "unsigned", "I2DestReg", "=", "I2", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "IsI1LowReg", "=", "(", "I2DestReg", "-", "I1DestReg", ")", "==", "<NUM_LIT>", ";", "bool", "IsI2LowReg", "=", "(", "I1DestReg", "-", "I2DestReg", ")", "==", "<NUM_LIT>", ";", "unsigned", "FirstRegIndex", "=", "IsI1LowReg", "?", "I1DestReg", ":", "I2DestReg", ";", "if", "(", "(", "!", "IsI1LowReg", "&&", "!", "IsI2LowReg", ")", "||", "!", "isEvenReg", "(", "FirstRegIndex", ")", ")", "continue", ";", "if", "(", "(", "IsI2LowReg", "&&", "!", "areCombinableOperations", "(", "TRI", ",", "I1", ",", "*", "I2", ",", "AllowC64", ")", ")", "||", "(", "IsI1LowReg", "&&", "!", "areCombinableOperations", "(", "TRI", ",", "*", "I2", ",", "I1", ",", "AllowC64", ")", ")", ")", "break", ";", "if", "(", "isSafeToMoveTogether", "(", "I1", ",", "*", "I2", ",", "I1DestReg", ",", "I2DestReg", ",", "DoInsertAtI1", ")", ")", "return", "&", "*", "I2", ";", "break", ";", "}", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "HexagonCopyToCombine10", "Func": "findPairable", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9466, "Length": 144, "Cover_Rate": 0.5353159851301115, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "pLower16", "&", "~", "<NUM_LIT>", ")", "|", "(", "(", "(", "(", "pOffset", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "^", "!", "sign", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "(", "(", "pOffset", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "^", "!", "sign", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "pOffset", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMRelocator", "Func": "helper_thumb32_branch_lower", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9467, "Length": 59, "Cover_Rate": 0.6629213483146067, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "arg", ".", "end_marker_p", "(", ")", ")", "return", "alpha_arg_info_reg_val", "(", "*", "cum", ")", ";", "num_args", "=", "cum", "->", "num_args", ";", "if", "(", "num_args", ">=", "<NUM_LIT>", "||", "targetm", ".", "calls", ".", "must_pass_in_stack", "(", "arg", ")", ")", "return", "NULL_RTX", ";", "}", "{", "if", "(", "*", "cum", ">=", "<NUM_LIT>", ")", "return", "NULL_RTX", ";", "num_args", "=", "*", "cum", ";", "if", "(", "arg", ".", "end_marker_p", "(", ")", ")", "basereg", "=", "<NUM_LIT>", ";", "else", "if", "(", "targetm", ".", "calls", ".", "must_pass_in_stack", "(", "arg", ")", ")", "return", "NULL_RTX", ";", "}"], "ground_truth": ["return", "gen_rtx_REG", "(", "arg", ".", "mode", ",", "num_args", "+", "basereg", ")", ";"], "File": "alpha", "Func": "alpha_function_arg", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9468, "Length": 96, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "MI", "=", "MO", ".", "getParent", "(", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "if", "(", "MO", ".", "isKill", "(", ")", "&&", "ActiveChains", ".", "find", "(", "MO", ".", "getReg", "(", ")", ")", "!=", "ActiveChains", ".", "end", "(", ")", ")", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printReg", "(", "MO", ".", "getReg", "(", ")", ",", "TRI", ")", "<<", "<STR_LIT>", ")", ";"], "File": "AArch64A57FPLoadBalancing17", "Func": "maybeKillChain", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9469, "Length": 67, "Cover_Rate": 0.3004484304932735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vfmlal_high_f16", "(", "float32x2_t", "__r", ",", "float16x4_t", "__a", ",", "float16x4_t", "__b", ")", "{"], "ground_truth": ["return", "__builtin_neon_vfmal_highv2sf", "(", "__r", ",", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon_vfmlal_high_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9470, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "process_stvar", "<", "stvaruint16", ">", "(", "process", "(", "Call", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ")", ",", "process", "(", "Call", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "process_stvar", "<", "stvaruint32", ">", "(", "process", "(", "Call", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ")", ",", "process", "(", "Call", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "process_stdict", "(", "process", "(", "Call", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ")", ",", "process", "(", "Call", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "process_endc", "(", "process", "(", "Call", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "process_ctos", "(", "process", "(", "Call", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "make", "<", "builder", ">", "(", ")", ";", "case", "<STR_LIT>", ":", "return", "make", "<", "null", ">", "(", ")", ";", "case", "<STR_LIT>", ":", "return", "process_global", "(", "process", "(", "Call", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ")", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "process", "(", "Call", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["default", ":"], "File": "TVMReFunc", "Func": "process_call", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9471, "Length": 197, "Cover_Rate": 0.4087136929460581, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "void", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_m_maskmovq", "(", "__m64", "__A", ",", "__m64", "__N", ",", "char", "*", "__P", ")", "{"], "ground_truth": ["_mm_maskmove_si64", "(", "__A", ",", "__N", ",", "__P", ")", ";"], "File": "xmmintrin5", "Func": "_m_maskmovq", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9472, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "isValidSEW", "(", "SEW", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "VLMULBits", "=", "static_cast", "<", "unsigned", ">", "(", "VLMUL", ")", ";", "unsigned", "VSEWBits", "=", "encodeSEW", "(", "SEW", ")", ";", "unsigned", "VTypeI", "=", "(", "VSEWBits", "<<", "<NUM_LIT>", ")", "|", "(", "VLMULBits", "&", "<NUM_LIT>", ")", ";", "if", "(", "TailAgnostic", ")", "VTypeI", "|=", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "MaskAgnostic", ")", "VTypeI", "|=", "<NUM_LIT>", ";"], "File": "RISCVBaseInfo6", "Func": "encodeVTYPE", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9473, "Length": 60, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "SubSizeInBits", "=", "SrcVT", ".", "getSizeInBits", "(", ")", ";", "SDValue", "Lo", "=", "extractSubVector", "(", "MinPos", ",", "<NUM_LIT>", ",", "DAG", ",", "DL", ",", "SubSizeInBits", ")", ";", "SDValue", "Hi", "=", "extractSubVector", "(", "MinPos", ",", "NumSubElts", ",", "DAG", ",", "DL", ",", "SubSizeInBits", ")", ";", "MinPos", "=", "DAG", ".", "getNode", "(", "BinOp", ",", "DL", ",", "SrcVT", ",", "Lo", ",", "Hi", ")", ";", "}", "assert", "(", "(", "(", "SrcVT", "==", "<STR_LIT>", "&&", "ExtractVT", "==", "<STR_LIT>", ")", "||", "(", "SrcVT", "==", "<STR_LIT>", "&&", "ExtractVT", "==", "<STR_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "Mask", ";", "unsigned", "MaskEltsBits", "=", "ExtractVT", ".", "getSizeInBits", "(", ")", ";", "if", "(", "BinOp", "==", "<STR_LIT>", ")", "Mask", "=", "DAG", ".", "getConstant", "(", "APInt", "::", "getSignedMaxValue", "(", "MaskEltsBits", ")", ",", "DL", ",", "SrcVT", ")", ";", "else", "if", "(", "BinOp", "==", "<STR_LIT>", ")", "Mask", "=", "DAG", ".", "getConstant", "(", "APInt", "::", "getSignedMinValue", "(", "MaskEltsBits", ")", ",", "DL", ",", "SrcVT", ")", ";", "else", "if", "(", "BinOp", "==", "<STR_LIT>", ")", "Mask", "=", "DAG", ".", "getConstant", "(", "APInt", "::", "getAllOnesValue", "(", "MaskEltsBits", ")", ",", "DL", ",", "SrcVT", ")", ";", "if", "(", "Mask", ")", "MinPos", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "SrcVT", ",", "Mask", ",", "MinPos", ")", ";", "if", "(", "ExtractVT", "==", "<STR_LIT>", ")", "{", "SDValue", "Upper", "=", "DAG", ".", "getVectorShuffle", "(", "SrcVT", ",", "DL", ",", "MinPos", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "MinPos", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "SrcVT", ",", "MinPos", ",", "Upper", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)6", "Func": "combineHorizontalMinMaxResult", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9474, "Length": 277, "Cover_Rate": 0.46476510067114096, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SelectionDAG", "&", "DAG", "=", "CLI", ".", "DAG", ";", "SDLoc", "&", "dl", "=", "CLI", ".", "DL", ";", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Outs", "=", "CLI", ".", "Outs", ";", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", "=", "CLI", ".", "OutVals", ";", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Ins", "=", "CLI", ".", "Ins", ";", "SDValue", "Chain", "=", "CLI", ".", "Chain", ";", "SDValue", "Callee", "=", "CLI", ".", "Callee", ";", "bool", "&", "isTailCall", "=", "CLI", ".", "IsTailCall", ";", "CallingConv", "::", "ID", "CallConv", "=", "CLI", ".", "CallConv", ";"], "ground_truth": ["bool", "isVarArg", "=", "CLI", ".", "IsVarArg", ";"], "File": "XCoreISelLowering (2)1", "Func": "LowerCall", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9475, "Length": 87, "Cover_Rate": 0.5272727272727272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "SYMBOL_REF", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", "&&", "!", "SMALL_INT", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "sparc", "Func": "pic_address_needs_scratch", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9476, "Length": 78, "Cover_Rate": 0.9176470588235294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "return", "<STR_LIT>", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "return", "<STR_LIT>", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "return", "<STR_LIT>", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "return", "<STR_LIT>", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "return", "<STR_LIT>", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "return", "<STR_LIT>", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "return", "<STR_LIT>", ";", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyCFGStackify2", "Func": "getCopyOpcode", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9477, "Length": 76, "Cover_Rate": 0.59375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Base", "=", "N0", ";", "Offset0", "=", "CurDAG", "->", "getTargetConstant", "(", "DWordOffset0", ",", "DL", ",", "<STR_LIT>", ")", ";", "Offset1", "=", "CurDAG", "->", "getTargetConstant", "(", "DWordOffset1", ",", "DL", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "}", "else", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "const", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "unsigned", "DWordOffset0", "=", "C", "->", "getZExtValue", "(", ")", "/", "<NUM_LIT>", ";", "unsigned", "DWordOffset1", "=", "DWordOffset0", "+", "<NUM_LIT>", ";", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "DWordOffset0", ")", ")", "{", "SDLoc", "DL", "(", "Addr", ")", ";", "SDValue", "Zero", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "Sub", "=", "CurDAG", "->", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Zero", ",", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "isDSOffsetLegal", "(", "Sub", ",", "DWordOffset1", ",", "<NUM_LIT>", ")", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Opnds", ";", "Opnds", ".", "push_back", "(", "Zero", ")", ";", "Opnds", ".", "push_back", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "SubOp", "=", "<STR_LIT>", ";", "if", "(", "Subtarget", "->", "hasAddNoCarry", "(", ")", ")", "{", "SubOp", "=", "<STR_LIT>", ";", "Opnds", ".", "push_back", "(", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "{", "}", ",", "<STR_LIT>", ")", ")", ";", "}", "MachineSDNode", "*", "MachineSub", "=", "CurDAG", "->", "getMachineNode", "(", "SubOp", ",", "DL", ",", "<STR_LIT>", ",", "Opnds", ")", ";", "Base", "=", "SDValue", "(", "MachineSub", ",", "<NUM_LIT>", ")", ";", "Offset0", "=", "CurDAG", "->", "getTargetConstant", "(", "DWordOffset0", ",", "DL", ",", "<STR_LIT>", ")", ";", "Offset1", "=", "CurDAG", "->", "getTargetConstant", "(", "DWordOffset1", ",", "DL", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG48", "Func": "SelectDS64Bit4ByteAligned", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9478, "Length": 272, "Cover_Rate": 0.4657534246575342, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>Disassembler", "(", "STI", ",", "Ctx", ")", ";"], "ground_truth": ["}"], "File": "SNESDisassembler", "Func": "createSNESDisassembler", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9479, "Length": 10, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "pset", ";", "if", "(", "!", "live", "&&", "(", "pset", "=", "single_set", "(", "insn", ")", ")", "&&", "reg_overlap_mentioned_p", "(", "r0_reg", ",", "SET_DEST", "(", "pset", ")", ")", "&&", "!", "find_regno_note", "(", "insn", ",", "REG_UNUSED", ",", "R0_REG", ")", ")", "{", "set", "++", ";", "live", "=", "true", ";", "}", "}"], "ground_truth": ["if", "(", "insn", "==", "end", ")", "break", ";"], "File": "sh", "Func": "find_r0_life_regions", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9480, "Length": 55, "Cover_Rate": 0.3021978021978022, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "imm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "imm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "unsigned", "pred", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "Rn", "==", "<NUM_LIT>", "||", "Rn", "==", "Rt", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";"], "File": "ARMDisassembler13", "Func": "DecodeLDRPreImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9481, "Length": 66, "Cover_Rate": 0.3013698630136986, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assemble_name", "(", "stream", ",", "name", ")", ";", "fprintf", "(", "stream", ",", "<STR_LIT>", ",", "size", ")", ";"], "ground_truth": ["}"], "File": "mmix3", "Func": "mmix_asm_output_aligned_local", "Target": "mmix", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9482, "Length": 17, "Cover_Rate": 0.3269230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "MCPhysReg", "HvxVQRDecoderTable", "[", "]", "=", "{"], "ground_truth": ["<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";"], "File": "HexagonDisassembler", "Func": "DecodeHvxVQRRegisterClass", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9483, "Length": 25, "Cover_Rate": 0.33783783783783783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Forward", "(", "unsigned", "VReg", ",", "MCPhysReg", "PReg", ",", "MVT", "VT", ")", ":", "VReg", "(", "VReg", ")", ",", "PReg", "(", "PReg", ")", ",", "VT", "(", "VT", ")", "{"], "ground_truth": ["}"], "File": "X86MachineFunctionInfo40", "Func": "Forward", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9484, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "unsigned", "reg", "=", "MI", ".", "getOperand", "(", "opIdx", ")", ".", "getReg", "(", ")", ";", "if", "(", "AMDGPUMCRegisterClasses", "[", "AMDGPU", "::", "VReg_32RegClassID", "]", ".", "contains", "(", "reg", ")", "||", "AMDGPUMCRegisterClasses", "[", "AMDGPU", "::", "VReg_64RegClassID", "]", ".", "contains", "(", "reg", ")", ")", "{", "Value", "|=", "(", "VGPR_BIT", "(", "opIdx", ")", ")", "<<", "vgprBitOffset", ";", "}", "}", "else", "if", "(", "MO", ".", "isFPImm", "(", ")", ")", "{", "union", "{", "float", "f", ";", "uint32_t", "i", ";", "}", "Imm", ";", "Imm", ".", "f", "=", "MO", ".", "getFPImm", "(", ")", ";", "Value", "|=", "(", "(", "uint64_t", ")", "Imm", ".", "i", ")", "<<", "<NUM_LIT>", ";", "}", "}"], "ground_truth": ["return", "Value", ";"], "File": "SIMCCodeEmitter31", "Func": "VOPPostEncode", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9485, "Length": 112, "Cover_Rate": 0.56, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "FISCDelaySlotFiller", "Func": "getPassName", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9486, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "Op", ")", ";", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "MVT", "EltVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "assert", "(", "(", "EltVT", "==", "<STR_LIT>", "||", "EltVT", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "NumElems", ">", "<NUM_LIT>", "||", "(", "NumElems", "==", "<NUM_LIT>", "&&", "!", "Subtarget", ".", "canExtendTo512DQ", "(", ")", ")", ")", "return", "LowerVectorIntUnary", "(", "Op", ",", "DAG", ")", ";", "MVT", "NewVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "NumElems", ")", ";", "assert", "(", "(", "NewVT", ".", "is256BitVector", "(", ")", "||", "NewVT", ".", "is512BitVector", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "NewVT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "CtlzNode", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "NewVT", ",", "Op", ")", ";", "SDValue", "TruncNode", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "CtlzNode", ")", ";", "SDValue", "Delta", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", "-", "EltVT", ".", "getSizeInBits", "(", ")", ",", "dl", ",", "VT", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "TruncNode", ",", "Delta", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)6", "Func": "LowerVectorCTLZ_AVX512CDI", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9487, "Length": 193, "Cover_Rate": 0.8075313807531381, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Offset", "=", "int64_t", "(", "Value", ")", "-", "<NUM_LIT>", ";", "if", "(", "Offset", ">", "<NUM_LIT>", "||", "Offset", "<", "-", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "int64_t", "Offset", "=", "int64_t", "(", "Value", ")", "-", "<NUM_LIT>", ";", "if", "(", "Offset", ">", "<NUM_LIT>", "||", "Offset", "<", "-", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "int64_t", "Offset", "=", "int64_t", "(", "Value", ")", "-", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "Offset", "&", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";"], "File": "ARMAsmBackend (2)1", "Func": "reasonForFixupRelaxation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9488, "Length": 84, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FrameLowering", "(", "StackDirection", "D", ",", "unsigned", "StackAl", ",", "int", "LAO", ",", "unsigned", "TransAl", "=", "<NUM_LIT>", ")", ":", "<ISA_LIT>FrameLowering", "(", "D", ",", "StackAl", ",", "LAO", ",", "TransAl", ")", "{"], "ground_truth": ["}"], "File": "SIFrameLowering1", "Func": "SIFrameLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9489, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "X86IREmitter", "Func": "visitHADD", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9490, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "static_cast", "<", "<ISA_LIT>TargetStreamer", "&", ">", "(", "*", "OutStreamer", "->", "getTargetStreamer", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter23", "Func": "getTargetStreamer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9491, "Length": 16, "Cover_Rate": 0.64, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "*", "STI", "=", "&", "Fn", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "isLikeA9", "=", "STI", "->", "isLikeA9", "(", ")", "||", "STI", "->", "isSwift", "(", ")", ";", "isSwift", "=", "STI", "->", "isSwift", "(", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "Fn", ")", "Modified", "|=", "ExpandFPMLxInstructions", "(", "MBB", ")", ";"], "ground_truth": ["return", "Modified", ";"], "File": "MLxExpansionPass (2)", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9492, "Length": 64, "Cover_Rate": 0.5517241379310345, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isTargetWindowsGNU", "(", ")", "const", "{"], "ground_truth": ["return", "TargetTriple", ".", "isWindowsGNUEnvironment", "(", ")", ";"], "File": "X86Subtarget (2)", "Func": "isTargetWindowsGNU", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9493, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EFlags", "=", "<STR_LIT>", "(", "getFeatureBits", "(", ")", ")", ";", "return", "*", "this", ";"], "ground_truth": ["}"], "File": "MOSSubtarget", "Func": "initializeSubtargetDependencies", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9494, "Length": 14, "Cover_Rate": 0.32558139534883723, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>AsmPrinter", "(", ")", "{"], "ground_truth": ["RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "X", "(", "The<ISA_LIT>Target", ")", ";"], "File": "TPCAsmPrinter", "Func": "LLVMInitializeTPCAsmPrinter", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9495, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasUsableDivScaleConditionOutput", "(", ")", "const", "{", "return", "getGeneration", "(", ")", "!=", "SOUTHERN_ISLANDS", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget107", "Func": "hasUsableDivScaleConditionOutput", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9496, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "ix86_cmodel", "==", "CM_LARGE_PIC", "&&", "!", "TARGET_PECOFF", "&&", "MEM_P", "(", "fnaddr", ")", "&&", "GET_CODE", "(", "XEXP", "(", "fnaddr", ",", "<NUM_LIT>", ")", ")", "==", "SYMBOL_REF", "&&", "!", "local_symbolic_operand", "(", "XEXP", "(", "fnaddr", ",", "<NUM_LIT>", ")", ",", "VOIDmode", ")", ")", "fnaddr", "=", "gen_rtx_MEM", "(", "QImode", ",", "construct_plt_address", "(", "XEXP", "(", "fnaddr", ",", "<NUM_LIT>", ")", ")", ")", ";", "else", "if", "(", "sibcall", "?", "!", "sibcall_insn_operand", "(", "XEXP", "(", "fnaddr", ",", "<NUM_LIT>", ")", ",", "word_mode", ")", ":", "!", "call_insn_operand", "(", "XEXP", "(", "fnaddr", ",", "<NUM_LIT>", ")", ",", "word_mode", ")", ")", "{", "fnaddr", "=", "convert_to_mode", "(", "word_mode", ",", "XEXP", "(", "fnaddr", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "fnaddr", "=", "gen_rtx_MEM", "(", "QImode", ",", "copy_to_mode_reg", "(", "word_mode", ",", "fnaddr", ")", ")", ";", "}", "call", "=", "gen_rtx_CALL", "(", "VOIDmode", ",", "fnaddr", ",", "callarg1", ")", ";", "if", "(", "retval", ")", "{", "if", "(", "TARGET_MPX", "&&", "SCALAR_INT_MODE_P", "(", "GET_MODE", "(", "retval", ")", ")", ")", "{", "rtx", "b0", "=", "gen_rtx_REG", "(", "BND64mode", ",", "FIRST_BND_REG", ")", ";", "rtx", "b1", "=", "gen_rtx_REG", "(", "BND64mode", ",", "FIRST_BND_REG", "+", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "retval", ")", "==", "PARALLEL", ")", "{", "b0", "=", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "b0", ",", "const0_rtx", ")", ";", "b1", "=", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "b1", ",", "const0_rtx", ")", ";", "rtx", "par", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "b0", ",", "b1", ")", ")", ";", "retval", "=", "chkp_join_splitted_slot", "(", "retval", ",", "par", ")", ";", "}", "else", "{", "retval", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "retval", ",", "b0", ",", "b1", ")", ")", ";", "chkp_put_regs_to_expr_list", "(", "retval", ")", ";", "}", "}", "call", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "retval", ",", "call", ")", ";", "}", "vec", "[", "vec_len", "++", "]", "=", "call", ";", "if", "(", "pop", ")", "{", "pop", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "pop", ")", ";", "pop", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "stack_pointer_rtx", ",", "pop", ")", ";"], "ground_truth": ["vec", "[", "vec_len", "++", "]", "=", "pop", ";"], "File": "i3864", "Func": "ix86_expand_call", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9497, "Length": 312, "Cover_Rate": 0.47344461305007585, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcmla_rot270_laneq_f32", "(", "float32x2_t", "__r", ",", "float32x2_t", "__a", ",", "float32x4_t", "__b", ",", "const", "int", "__index", ")", "{", "return", "__builtin_neon_vcmla_laneq270v2sf", "(", "__r", ",", "__a", ",", "__b", ",", "__index", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vcmla_rot270_laneq_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9498, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Value", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["O", "<<", "(", "unsigned", "int", ")", "Value", ";"], "File": "PPCInstPrinter25", "Func": "printU3ImmOperand", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9499, "Length": 17, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "Lower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ")", "const", ";", "MCOperand", "LowerOperand", "(", "const", "MachineOperand", "&", "MO", ")", "const", ";", "MCOperand", "LowerSymbolOperand", "(", "const", "MachineOperand", "&", "MO", ",", "MCSymbol", "*", "Sym", ")", "const", ";"], "ground_truth": ["MCSymbol", "*", "GetGlobalAddressSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", ";"], "File": "J2MCInstLower", "Func": "GetGlobalAddressSymbol", "Target": "J2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9500, "Length": 49, "Cover_Rate": 0.47115384615384615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isConstpoolSymbol", "(", ")", "const", "{", "int64_t", "Imm", ";", "return", "isImm", "(", ")", "&&", "!", "evaluateConstantImm", "(", "getImm", "(", ")", ",", "Imm", ")", ";"], "ground_truth": ["}"], "File": "CSKYAsmParser6", "Func": "isConstpoolSymbol", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9501, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCAsmInfo", "::", "<ISA_LIT>MCAsmInfo", "(", "const", "Triple", "&", "TT", ")", "{"], "ground_truth": ["CommentString", "=", "<STR_LIT>", ";"], "File": "SHUXIMCAsmInfo", "Func": "SHUXIMCAsmInfo", "Target": "SHUXI", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9502, "Length": 14, "Cover_Rate": 0.6086956521739131, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Status", "(", "unsigned", "Mask", ",", "unsigned", "Mode", ")", ":", "Mask", "(", "Mask", ")", ",", "Mode", "(", "Mode", ")", "{", "Mode", "&=", "Mask", ";"], "ground_truth": ["}"], "File": "SIModeRegister", "Func": "Status", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9503, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "break", ";", "}", "if", "(", "OverrideNEON", "&&", "(", "VT", ".", "is128BitVector", "(", ")", "||", "VT", ".", "is64BitVector", "(", ")", ")", ")", "return", "Subtarget", "->", "hasSVE", "(", ")", ";", "if", "(", "VT", ".", "getFixedSizeInBits", "(", ")", "<=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "Subtarget", "->", "useSVEForFixedLengthVectors", "(", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "VT", ".", "getFixedSizeInBits", "(", ")", ">", "Subtarget", "->", "getMinSVEVectorSizeInBits", "(", ")", ")", "return", "false", ";"], "File": "AArch64ISelLowering69", "Func": "useSVEForFixedLengthVectorVT", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9504, "Length": 96, "Cover_Rate": 0.5614035087719298, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer10", "Func": "isSendMsgTraceDataOrGDS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9505, "Length": 18, "Cover_Rate": 0.4090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "APInt", "ShiftAmt", "=", "ShlRHS", "->", "getAPIntValue", "(", ")", ";", "unsigned", "BitWidth", "=", "MulType", ".", "getSizeInBits", "(", ")", ";", "if", "(", "ShiftAmt", ".", "sge", "(", "<NUM_LIT>", ")", "&&", "ShiftAmt", ".", "slt", "(", "BitWidth", ")", ")", "{", "APInt", "MulVal", "=", "APInt", "(", "BitWidth", ",", "<NUM_LIT>", ")", "<<", "ShiftAmt", ";", "RHS", "=", "DCI", ".", "DAG", ".", "getConstant", "(", "MulVal", ",", "DL", ",", "MulType", ")", ";", "}", "else", "{", "return", "SDValue", "(", ")", ";", "}", "}", "bool", "Signed", ";", "if", "(", "!", "AreMulWideOperandsDemotable", "(", "LHS", ",", "RHS", ",", "OptSize", ",", "Signed", ")", ")", "{", "return", "SDValue", "(", ")", ";", "}", "EVT", "DemotedVT", ";", "if", "(", "MulType", "==", "<STR_LIT>", ")", "{", "DemotedVT", "=", "<STR_LIT>", ";", "}", "else", "{", "DemotedVT", "=", "<STR_LIT>", ";", "}", "SDValue", "TruncLHS", "=", "DCI", ".", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "DemotedVT", ",", "LHS", ")", ";", "SDValue", "TruncRHS", "=", "DCI", ".", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "DemotedVT", ",", "RHS", ")", ";", "unsigned", "Opc", ";", "if", "(", "Signed", ")", "{", "Opc", "=", "<STR_LIT>", ";", "}", "else", "{", "Opc", "=", "<STR_LIT>", ";", "}", "return", "DCI", ".", "DAG", ".", "getNode", "(", "Opc", ",", "DL", ",", "MulType", ",", "TruncLHS", ",", "TruncRHS", ")", ";"], "ground_truth": ["}"], "File": "NVPTXISelLowering (2)", "Func": "TryMULWIDECombine", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9506, "Length": 193, "Cover_Rate": 0.5331491712707183, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Register", "SrcReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "unsigned", "DstSize", "=", "RBI", ".", "getSizeInBits", "(", "DstReg", ",", "MRI", ",", "TRI", ")", ";", "const", "unsigned", "SrcSize", "=", "RBI", ".", "getSizeInBits", "(", "SrcReg", ",", "MRI", ",", "TRI", ")", ";"], "ground_truth": ["assert", "(", "(", "DstSize", "==", "SrcSize", "||", "(", "Register", "::", "isPhysicalRegister", "(", "SrcReg", ")", "&&", "DstSize", "<=", "SrcSize", ")", "||", "(", "(", "(", "DstSize", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", "==", "(", "SrcSize", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ")", "&&", "DstSize", ">", "SrcSize", ")", ")", "&&", "<STR_LIT>", ")", ";"], "File": "AArch64InstructionSelector1", "Func": "isValidCopy", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9507, "Length": 93, "Cover_Rate": 0.5705521472392638, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "handleTwoArgFP", "(", "I", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "handleCompareFP", "(", "I", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "handleCondMovFP", "(", "I", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "handleSpecialFP", "(", "I", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "DeadRegs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "DeadRegs", "[", "i", "]", ";", "if", "(", "Reg", ">=", "<STR_LIT>", "&&", "Reg", "<=", "<STR_LIT>", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Reg", "-", "<STR_LIT>", "<<", "<STR_LIT>", ")", ";", "freeStackSlotAfter", "(", "I", ",", "Reg", "-", "<STR_LIT>", ")", ";", "}", "}", "DEBUG", "(", "MachineBasicBlock", "::", "iterator", "PrevI", "(", "PrevMI", ")", ";", "if", "(", "I", "==", "PrevI", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "}", "else", "{", "MachineBasicBlock", "::", "iterator", "Start", "=", "I", ";", "while", "(", "Start", "!=", "BB", ".", "begin", "(", ")", "&&", "prior", "(", "Start", ")", "!=", "PrevI", ")", "--", "Start", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "Start", "->", "print", "(", "dbgs", "(", ")", ",", "&", "MF", ".", "getTarget", "(", ")", ")", ";"], "ground_truth": ["while", "(", "++", "Start", "!=", "llvm", "::", "next", "(", "I", ")", ")", "{"], "File": "X86FloatingPoint21", "Func": "processBasicBlock", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9508, "Length": 204, "Cover_Rate": 0.39921722113502933, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "i", ",", "j", ";", "rtx", "tem", ";", "if", "(", "REG_P", "(", "x", ")", "&&", "refers_to_regno_p", "(", "regno", ",", "x", ")", ")", "return", "x", ";", "fmt", "=", "GET_RTX_FORMAT", "(", "GET_CODE", "(", "x", ")", ")", ";", "for", "(", "i", "=", "GET_RTX_LENGTH", "(", "GET_CODE", "(", "x", ")", ")", "-", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "i", "--", ")", "{", "if", "(", "fmt", "[", "i", "]", "==", "'e'", ")", "{", "if", "(", "(", "tem", "=", "regno_use_in", "(", "regno", ",", "XEXP", "(", "x", ",", "i", ")", ")", ")", ")", "return", "tem", ";", "}", "else", "if", "(", "fmt", "[", "i", "]", "==", "'E'", ")", "for", "(", "j", "=", "XVECLEN", "(", "x", ",", "i", ")", "-", "<NUM_LIT>", ";", "j", ">=", "<NUM_LIT>", ";", "j", "--", ")", "if", "(", "(", "tem", "=", "regno_use_in", "(", "regno", ",", "XVECEXP", "(", "x", ",", "i", ",", "j", ")", ")", ")", ")", "return", "tem", ";", "}"], "ground_truth": ["return", "NULL_RTX", ";"], "File": "arc", "Func": "arc_regno_use_in", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9509, "Length": 146, "Cover_Rate": 0.8957055214723927, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "LUi", "=", "STI", ".", "isABI_N64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "ZEROReg", "=", "STI", ".", "isABI_N64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "const", "TargetRegisterClass", "*", "RC", "=", "STI", ".", "isABI_N64", "(", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "bool", "LastInstrIsADDiu", "=", "NewImm", ";", "const", "<ISA_LIT>AnalyzeImmediate", "::", "InstSeq", "&", "Seq", "=", "AnalyzeImm", ".", "Analyze", "(", "Imm", ",", "Size", ",", "LastInstrIsADDiu", ")", ";", "<ISA_LIT>AnalyzeImmediate", "::", "InstSeq", "::", "const_iterator", "Inst", "=", "Seq", ".", "begin", "(", ")", ";", "assert", "(", "Seq", ".", "size", "(", ")", "&&", "(", "!", "LastInstrIsADDiu", "||", "(", "Seq", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", ")", ")", ";", "unsigned", "Reg", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "if", "(", "Inst", "->", "Opc", "==", "LUi", ")", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "get", "(", "LUi", ")", ",", "Reg", ")", ".", "addImm", "(", "SignExtend64", "<", "<NUM_LIT>", ">", "(", "Inst", "->", "ImmOpnd", ")", ")", ";", "else", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "get", "(", "Inst", "->", "Opc", ")", ",", "Reg", ")", ".", "addReg", "(", "ZEROReg", ")", ".", "addImm", "(", "SignExtend64", "<", "<NUM_LIT>", ">", "(", "Inst", "->", "ImmOpnd", ")", ")", ";", "for", "(", "++", "Inst", ";", "Inst", "!=", "Seq", ".", "end", "(", ")", "-", "LastInstrIsADDiu", ";", "++", "Inst", ")", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "get", "(", "Inst", "->", "Opc", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "SignExtend64", "<", "<NUM_LIT>", ">", "(", "Inst", "->", "ImmOpnd", ")", ")", ";"], "ground_truth": ["if", "(", "LastInstrIsADDiu", ")", "*", "NewImm", "=", "Inst", "->", "ImmOpnd", ";"], "File": "MipsSEInstrInfo15", "Func": "loadImmediate", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9510, "Length": 256, "Cover_Rate": 0.7485380116959064, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "vec_float4", "vec_max", "(", "vec_float4", "a", ",", "vec_float4", "b", ")", "{"], "ground_truth": ["return", "(", "spu_sel", "(", "b", ",", "a", ",", "spu_cmpgt", "(", "a", ",", "b", ")", ")", ")", ";"], "File": "vmx2spu", "Func": "vec_max", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9511, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetObjectFile", "::", "~", "<ISA_LIT>TargetObjectFile", "(", ")", "{"], "ground_truth": ["}"], "File": "PIC16TargetObjectFile", "Func": "~PIC16TargetObjectFile", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9512, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "PTXISelLowering", "Func": "getTargetNodeName", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9513, "Length": 33, "Cover_Rate": 0.36666666666666664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "LegacyDivergenceAnalysis", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MemoryDependenceWrapperPass", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "addRequired", "<", "LoopInfoWrapperPass", ">", "(", ")", ";"], "File": "AMDGPUAnnotateUniformValues", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9514, "Length": 37, "Cover_Rate": 0.8409090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Node", "<<", "<STR_LIT>", "<<", "*", "R", "<<", "'\\n'", ")", ";", "BasicBlock", "*", "PB", "=", "cast", "<", "Instruction", ">", "(", "R", ")", "->", "getParent", "(", ")", ";", "GepNode", "*", "N", "=", "Node", ";", "GepNode", "*", "C", "=", "<NUM_LIT>", ",", "*", "NewNode", "=", "<NUM_LIT>", ";", "while", "(", "is_constant", "(", "N", ")", "&&", "!", "(", "N", "->", "Flags", "&", "GepNode", "::", "Root", ")", ")", "{", "GepNode", "*", "NewN", "=", "new", "(", "*", "Mem", ")", "GepNode", "(", "N", ")", ";", "Nodes", ".", "push_back", "(", "NewN", ")", ";", "Loc", "[", "NewN", "]", "=", "PB", ";", "if", "(", "N", "==", "Node", ")", "NewNode", "=", "NewN", ";", "NewN", "->", "Flags", "&=", "~", "GepNode", "::", "Used", ";", "if", "(", "C", ")", "C", "->", "Parent", "=", "NewN", ";", "C", "=", "NewN", ";", "N", "=", "N", "->", "Parent", ";", "}", "if", "(", "!", "NewNode", ")", "return", ";", "NodeToUsesMap", "::", "iterator", "UF", "=", "Uses", ".", "find", "(", "Node", ")", ";"], "ground_truth": ["assert", "(", "UF", "!=", "Uses", ".", "end", "(", ")", ")", ";"], "File": "HexagonCommonGEP", "Func": "separateChainForNode", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9515, "Length": 168, "Cover_Rate": 0.47592067988668557, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "std", "::", "string", ">", "vtrshr", "(", ")", "{", "return", "D", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "disassembler", "Func": "vtrshr", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9516, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "getThe<ISA_LIT>leTarget", "(", ")", ",", "create<ISA_LIT>Disassembler", ")", ";", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "getThe<ISA_LIT>beTarget", "(", ")", ",", "create<ISA_LIT>Disassembler", ")", ";", "TargetRegistry", "::", "RegisterMCSymbolizer", "(", "getThe<ISA_LIT>leTarget", "(", ")", ",", "create<ISA_LIT>ExternalSymbolizer", ")", ";", "TargetRegistry", "::", "RegisterMCSymbolizer", "(", "getThe<ISA_LIT>beTarget", "(", ")", ",", "create<ISA_LIT>ExternalSymbolizer", ")", ";", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "getThe<ISA_LIT>_32Target", "(", ")", ",", "create<ISA_LIT>Disassembler", ")", ";", "TargetRegistry", "::", "RegisterMCSymbolizer", "(", "getThe<ISA_LIT>_32Target", "(", ")", ",", "create<ISA_LIT>ExternalSymbolizer", ")", ";", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "getTheARM64Target", "(", ")", ",", "create<ISA_LIT>Disassembler", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCSymbolizer", "(", "getTheARM64Target", "(", ")", ",", "create<ISA_LIT>ExternalSymbolizer", ")", ";"], "File": "AArch64Disassembler (2)2", "Func": "LLVMInitializeAArch64Disassembler", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9517, "Length": 88, "Cover_Rate": 0.7586206896551724, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Base", "=", "N", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", ")", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "+", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", ")", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["<STR_LIT>", "AddSub", "=", "<STR_LIT>", ";"], "File": "ARMISelDAGToDAG117", "Func": "SelectAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9518, "Length": 171, "Cover_Rate": 0.4684931506849315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tmp2", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "mem", "=", "gen_const_mem", "(", "Pmode", ",", "tmp1", ")", ";", "lab", "=", "gen_label_rtx", "(", ")", ";", "emit_insn", "(", "gen_load_toc_v4_PIC_1b", "(", "gsym", ",", "lab", ")", ")", ";", "emit_move_insn", "(", "tmp1", ",", "gen_rtx_REG", "(", "Pmode", ",", "LR_REGNO", ")", ")", ";", "if", "(", "TARGET_LINK_STACK", ")", "emit_insn", "(", "gen_addsi3", "(", "tmp1", ",", "tmp1", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "emit_move_insn", "(", "tmp2", ",", "mem", ")", ";", "rtx_insn", "*", "last", "=", "emit_insn", "(", "gen_addsi3", "(", "got", ",", "tmp1", ",", "tmp2", ")", ")", ";", "set_unique_reg_note", "(", "last", ",", "REG_EQUAL", ",", "gsym", ")", ";", "}", "}", "}", "if", "(", "model", "==", "TLS_MODEL_GLOBAL_DYNAMIC", ")", "{", "tga", "=", "rs6000_tls_get_addr", "(", ")", ";", "emit_library_call_value", "(", "tga", ",", "dest", ",", "LCT_CONST", ",", "Pmode", ",", "<NUM_LIT>", ",", "const0_rtx", ",", "Pmode", ")", ";", "r3", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "if", "(", "DEFAULT_ABI", "==", "ABI_AIX", "||", "DEFAULT_ABI", "==", "ABI_ELFv2", ")", "{", "if", "(", "TARGET_64BIT", ")", "insn", "=", "gen_tls_gd_aix64", "(", "r3", ",", "got", ",", "addr", ",", "tga", ",", "const0_rtx", ")", ";", "else", "insn", "=", "gen_tls_gd_aix32", "(", "r3", ",", "got", ",", "addr", ",", "tga", ",", "const0_rtx", ")", ";", "}", "else", "if", "(", "DEFAULT_ABI", "==", "ABI_V4", ")", "insn", "=", "gen_tls_gd_sysvsi", "(", "r3", ",", "got", ",", "addr", ",", "tga", ",", "const0_rtx", ")", ";", "else", "gcc_unreachable", "(", ")", ";", "call_insn", "=", "last_call_insn", "(", ")", ";", "PATTERN", "(", "call_insn", ")", "=", "insn", ";", "if", "(", "DEFAULT_ABI", "==", "ABI_V4", "&&", "TARGET_SECURE_PLT", "&&", "flag_pic", ")", "use_reg", "(", "&", "CALL_INSN_FUNCTION_USAGE", "(", "call_insn", ")", ",", "pic_offset_table_rtx", ")", ";", "}", "else", "if", "(", "model", "==", "TLS_MODEL_LOCAL_DYNAMIC", ")", "{", "tga", "=", "rs6000_tls_get_addr", "(", ")", ";", "tmp1", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "emit_library_call_value", "(", "tga", ",", "tmp1", ",", "LCT_CONST", ",", "Pmode", ",", "<NUM_LIT>", ",", "const0_rtx", ",", "Pmode", ")", ";"], "ground_truth": ["r3", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";"], "File": "rs60006", "Func": "rs6000_legitimize_tls_address", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9519, "Length": 293, "Cover_Rate": 0.30712788259958074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "getMFHiLoOpc", "(", "unsigned", "Src", ")", "{", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MipsSEFrameLowering34", "Func": "getMFHiLoOpc", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9520, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstPrinter", "(", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ")", ":", "MCInstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", "{"], "ground_truth": ["}"], "File": "DCPU16InstPrinter", "Func": "DCPU16InstPrinter", "Target": "Dcpu16", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9521, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "if", "(", "GV", "->", "isWeakForLinker", "(", ")", "&&", "RelocM", "==", "Reloc", "::", "Static", ")", "{", "SDValue", "PoolAddr", ";", "PoolAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getTargetConstantPool", "(", "GV", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getTargetConstantPool", "(", "GV", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "PoolAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "true", ",", "true", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "Alignment", "==", "<NUM_LIT>", ")", "{", "const", "PointerType", "*", "GVPtrTy", "=", "cast", "<", "PointerType", ">", "(", "GV", "->", "getType", "(", ")", ")", ";", "if", "(", "GVPtrTy", "->", "getElementType", "(", ")", "->", "isSized", "(", ")", ")", "{", "Alignment", "=", "getDataLayout", "(", ")", "->", "getABITypeAlignment", "(", "GVPtrTy", "->", "getElementType", "(", ")", ")", ";", "}", "else", "{", "Alignment", "=", "<NUM_LIT>", ";", "}", "}", "unsigned", "char", "HiFixup", ",", "LoFixup", ";", "bool", "UseGOT", "=", "Subtarget", "->", "GVIsIndirectSymbol", "(", "GV", ",", "RelocM", ")", ";", "if", "(", "UseGOT", ")", "{", "HiFixup", "=", "<STR_LIT>", ";", "LoFixup", "=", "<STR_LIT>", ";", "Alignment", "=", "<NUM_LIT>", ";", "}", "else", "{", "HiFixup", "=", "<STR_LIT>", ";", "LoFixup", "=", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering37", "Func": "LowerGlobalAddressELF", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9522, "Length": 224, "Cover_Rate": 0.5011185682326622, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "OutStreamer", ".", "hasRawTextSupport", "(", ")", ")", "{", "SmallString", "<", "<NUM_LIT>", ">", "Str", ";", "raw_svector_ostream", "OS", "(", "Str", ")", ";", "printSavedRegsBitmask", "(", "OS", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "OS", ".", "str", "(", ")", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", ")", ")", ";", "if", "(", "EmitCPLoad", ")", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", ")", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", ")", ")", ";", "if", "(", "<ISA_LIT>FI", "->", "getEmitNOAT", "(", ")", ")", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", ")", ")", ";", "}", "else", "if", "(", "EmitCPLoad", ")", "{", "SmallVector", "<", "MCInst", ",", "<NUM_LIT>", ">", "MCInsts", ";", "MCInstLowering", ".", "LowerCPLOAD", "(", "MCInsts", ")", ";", "for", "(", "SmallVector", "<", "MCInst", ",", "<NUM_LIT>", ">", "::", "iterator", "I", "=", "MCInsts", ".", "begin", "(", ")", ";"], "ground_truth": ["I", "!=", "MCInsts", ".", "end", "(", ")", ";", "++", "I", ")", "OutStreamer", ".", "EmitInstruction", "(", "*", "I", ")", ";"], "File": "MipsAsmPrinter55", "Func": "EmitFunctionBodyStart", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9523, "Length": 148, "Cover_Rate": 0.6981132075471698, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "return", "LowerANDOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBRCOND", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFP_TO_SINT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerJumpTable", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerANDOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "MipsISelLowering36", "Func": "LowerOperation", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9524, "Length": 159, "Cover_Rate": 0.7989949748743719, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["for", "(", "int", "x", "=", "Reserved", ".", "find_first", "(", ")", ";", "x", ">=", "<NUM_LIT>", ";", "x", "=", "Reserved", ".", "find_next", "(", "x", ")", ")", "markSuperRegs", "(", "Reserved", ",", "x", ")", ";"], "File": "HexagonRegisterInfo20", "Func": "getReservedRegs", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9525, "Length": 87, "Cover_Rate": 0.45789473684210524, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Operand", "*", "Op", ";", "if", "(", "Offset", ".", "isReg", "(", ")", ")", "Op", "=", "<ISA_LIT>Operand", "::", "CreateMem", "(", "Base", ".", "getReg", "(", ")", ",", "Offset", ".", "getReg", "(", ")", ",", "S", ",", "E", ")", ";", "else", "Op", "=", "<ISA_LIT>Operand", "::", "CreateMem", "(", "Base", ".", "getReg", "(", ")", ",", "Offset", ".", "getImm", "(", ")", ",", "S", ",", "E", ")", ";"], "ground_truth": ["delete", "Operands", ".", "pop_back_val", "(", ")", ";"], "File": "MBlazeAsmParser1", "Func": "ParseMemory", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9526, "Length": 66, "Cover_Rate": 0.3055555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "MEM_P", "(", "dst", ")", "&&", "INT_REGNO_P", "(", "reg", ")", ")", "{", "rtx", "breg", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "dst", ",", "<NUM_LIT>", ")", ")", "==", "PRE_INC", "||", "GET_CODE", "(", "XEXP", "(", "dst", ",", "<NUM_LIT>", ")", ")", "==", "PRE_DEC", ")", "{", "rtx", "delta_rtx", ";", "breg", "=", "XEXP", "(", "XEXP", "(", "dst", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "delta_rtx", "=", "(", "GET_CODE", "(", "XEXP", "(", "dst", ",", "<NUM_LIT>", ")", ")", "==", "PRE_INC", "?", "GEN_INT", "(", "GET_MODE_SIZE", "(", "GET_MODE", "(", "dst", ")", ")", ")", ":", "GEN_INT", "(", "-", "GET_MODE_SIZE", "(", "GET_MODE", "(", "dst", ")", ")", ")", ")", ";", "if", "(", "TARGET_UPDATE", ")", "{", "rtx", "nsrc", "=", "simplify_gen_subreg", "(", "reg_mode", ",", "src", ",", "mode", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "TARGET_32BIT", "?", "(", "TARGET_POWERPC64", "?", "gen_movdi_si_update", "(", "breg", ",", "breg", ",", "delta_rtx", ",", "nsrc", ")", ":", "gen_movsi_update", "(", "breg", ",", "breg", ",", "delta_rtx", ",", "nsrc", ")", ")", ":", "gen_movdi_di_update", "(", "breg", ",", "breg", ",", "delta_rtx", ",", "nsrc", ")", ")", ";", "used_update", "=", "true", ";", "}", "else", "emit_insn", "(", "gen_add3_insn", "(", "breg", ",", "breg", ",", "delta_rtx", ")", ")", ";", "dst", "=", "replace_equiv_address", "(", "dst", ",", "breg", ")", ";", "}", "else", "if", "(", "!", "rs6000_offsettable_memref_p", "(", "dst", ",", "reg_mode", ")", "&&", "GET_CODE", "(", "XEXP", "(", "dst", ",", "<NUM_LIT>", ")", ")", "!=", "LO_SUM", ")", "{", "if", "(", "GET_CODE", "(", "XEXP", "(", "dst", ",", "<NUM_LIT>", ")", ")", "==", "PRE_MODIFY", ")", "{", "rtx", "basereg", "=", "XEXP", "(", "XEXP", "(", "dst", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "TARGET_UPDATE", ")", "{", "rtx", "nsrc", "=", "simplify_gen_subreg", "(", "reg_mode", ",", "src", ",", "mode", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "gen_rtx_MEM", "(", "reg_mode", ",", "XEXP", "(", "dst", ",", "<NUM_LIT>", ")", ")", ",", "nsrc", ")", ")", ";", "used_update", "=", "true", ";", "}", "else", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "basereg", ",", "XEXP", "(", "XEXP", "(", "dst", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", ";", "dst", "=", "replace_equiv_address", "(", "dst", ",", "basereg", ")", ";", "}", "else", "{", "rtx", "basereg", "=", "XEXP", "(", "XEXP", "(", "dst", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "rtx", "offsetreg", "=", "XEXP", "(", "XEXP", "(", "dst", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "XEXP", "(", "dst", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "REG_P", "(", "basereg", ")", "&&", "REG_P", "(", "offsetreg", ")", "&&", "REGNO", "(", "basereg", ")", "!=", "REGNO", "(", "offsetreg", ")", ")", ";", "if", "(", "REGNO", "(", "basereg", ")", "==", "<NUM_LIT>", ")", "{", "rtx", "tmp", "=", "offsetreg", ";", "offsetreg", "=", "basereg", ";", "basereg", "=", "tmp", ";", "}", "emit_insn", "(", "gen_add3_insn", "(", "basereg", ",", "basereg", ",", "offsetreg", ")", ")", ";"], "ground_truth": ["restore_basereg", "=", "gen_sub3_insn", "(", "basereg", ",", "basereg", ",", "offsetreg", ")", ";"], "File": "rs60004", "Func": "rs6000_split_multireg_move", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9527, "Length": 437, "Cover_Rate": 0.3353798925556408, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "counters", ".", "failed_loads", ")", "fprintf", "(", "dump_file", ",", "<STR_LIT>", ",", "counters", ".", "failed_loads", ")", ";", "fprintf", "(", "dump_file", ",", "<STR_LIT>", ",", "counters", ".", "stores", ",", "counters", ".", "adjacent_stores", ")", ";", "if", "(", "counters", ".", "failed_stores", ")", "fprintf", "(", "dump_file", ",", "<STR_LIT>", ",", "counters", ".", "failed_stores", ")", ";", "fprintf", "(", "dump_file", ",", "<STR_LIT>", ")", ";", "}", "df_remove_problem", "(", "df_chain", ")", ";", "df_process_deferred_rescans", "(", ")", ";"], "ground_truth": ["df_set_flags", "(", "DF_RD_PRUNE_DEAD_DEFS", "|", "DF_LR_RUN_DCE", ")", ";"], "File": "rs6000-pcrel-opt", "Func": "pcrel_opt_pass", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9528, "Length": 73, "Cover_Rate": 0.32158590308370044, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetFrameLowering", "*", "getFrameLowering", "(", ")", "const", "override", "{", "return", "FrameLowering", ".", "get", "(", ")", ";"], "ground_truth": ["}"], "File": "Nios2Subtarget", "Func": "getFrameLowering", "Target": "Nios2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9529, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint16_t", "*", "<ISA_LIT>Z80RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "if", "(", "MF", "->", "getFunction", "(", ")", ".", "getFunctionType", "(", ")", "->", "getNumParams", "(", ")", "<=", "<NUM_LIT>", ")", "return", "CSR_0_1_SaveList", ";"], "ground_truth": ["else", "return", "CSR_2_SaveList", ";"], "File": "GBZ80RegisterInfo", "Func": "getCalleeSavedRegs", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9530, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "DestBW", "=", "DestTy", "->", "getBitWidth", "(", ")", ";", "if", "(", "PHINode", "*", "P", "=", "dyn_cast", "<", "PHINode", ">", "(", "In", ")", ")", "{", "unsigned", "N", "=", "P", "->", "getNumIncomingValues", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "N", ";", "++", "i", ")", "{", "BasicBlock", "*", "InB", "=", "P", "->", "getIncomingBlock", "(", "i", ")", ";", "if", "(", "InB", "==", "LoopB", ")", "continue", ";", "Value", "*", "InV", "=", "P", "->", "getIncomingValue", "(", "i", ")", ";", "IntegerType", "*", "Ty", "=", "cast", "<", "IntegerType", ">", "(", "InV", "->", "getType", "(", ")", ")", ";", "if", "(", "Ty", "!=", "P", "->", "getType", "(", ")", ")", "{", "assert", "(", "Ty", "->", "getBitWidth", "(", ")", "<", "DestBW", ")", ";", "InV", "=", "IRBuilder", "<", ">", "(", "InB", "->", "getTerminator", "(", ")", ")", ".", "CreateZExt", "(", "InV", ",", "DestTy", ")", ";", "P", "->", "setIncomingValue", "(", "i", ",", "InV", ")", ";", "}", "}", "}", "else", "if", "(", "ZExtInst", "*", "Z", "=", "dyn_cast", "<", "ZExtInst", ">", "(", "In", ")", ")", "{", "Value", "*", "Op", "=", "Z", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op", "->", "getType", "(", ")", "==", "Z", "->", "getType", "(", ")", ")", "Z", "->", "replaceAllUsesWith", "(", "Op", ")", ";", "Z", "->", "eraseFromParent", "(", ")", ";", "return", ";", "}", "if", "(", "TruncInst", "*", "T", "=", "dyn_cast", "<", "TruncInst", ">", "(", "In", ")", ")", "{", "IntegerType", "*", "TruncTy", "=", "cast", "<", "IntegerType", ">", "(", "OrigTy", ")", ";", "Value", "*", "Mask", "=", "ConstantInt", "::", "get", "(", "DestTy", ",", "(", "<NUM_LIT>", "<<", "TruncTy", "->", "getBitWidth", "(", ")", ")", "-", "<NUM_LIT>", ")", ";", "Value", "*", "And", "=", "IRBuilder", "<", ">", "(", "In", ")", ".", "CreateAnd", "(", "T", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Mask", ")", ";"], "ground_truth": ["T", "->", "replaceAllUsesWith", "(", "And", ")", ";"], "File": "HexagonLoopIdiomRecognition12", "Func": "promoteTo", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9531, "Length": 285, "Cover_Rate": 0.6769596199524941, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vmullbq_int_u32", "(", "uint32x4_t", "__a", ",", "uint32x4_t", "__b", ")", "{"], "ground_truth": ["return", "__builtin_mve_vmullbq_int_uv4si", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "mve___arm_vmullbq_int_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9532, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint64x1_t", ")", "(", "__a", "<=", "(", "float64x1_t", ")", "{", "<NUM_LIT>", "}", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vclez_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9533, "Length": 16, "Cover_Rate": 0.7272727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "CmpOp", "=", "getFCmpOpcode", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getPredicate", "(", ")", ")", ";"], "ground_truth": ["return", "selectCmp", "(", "ResVReg", ",", "ResType", ",", "CmpOp", ",", "I", ")", ";"], "File": "SPIRVInstructionSelector", "Func": "selectFCmp", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9534, "Length": 29, "Cover_Rate": 0.5918367346938775, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcmulq_rot180_f16", "(", "float16x8_t", "__a", ",", "float16x8_t", "__b", ")", "{", "return", "__builtin_mve_vcmulq_rot180_fv8hf", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcmulq_rot180_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9535, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "UnmergeDefs", "=", "unmergeDefsSplitHigh", "(", "Unmerge", ")", ";", "SmallVector", "<", "Register", ">", "RestParts", ";", "for", "(", "MachineOperand", "&", "Op", ":", "UnmergeDefs", ".", "Lows", ")", "RestParts", ".", "push_back", "(", "Op", ".", "getReg", "(", ")", ")", ";", "Register", "Rest", "=", "(", "RestParts", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "?", "Builder", ".", "buildMerge", "(", "LLT", "::", "scalar", "(", "RestParts", ".", "size", "(", ")", "*", "<NUM_LIT>", ")", ",", "RestParts", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ":", "RestParts", "[", "<NUM_LIT>", "]", ";"], "ground_truth": ["return", "{", "UnmergeDefs", ".", "High", ".", "getReg", "(", ")", ",", "Rest", "}", ";"], "File": "MOSLegalizerInfo", "Func": "splitHighRest", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9536, "Length": 91, "Cover_Rate": 0.6842105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "*", "op", "=", "gen_rtx_SUBREG", "(", "vmode", ",", "*", "op", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "CONST_INT_P", "(", "*", "op", ")", ")", "{", "rtx", "vec_cst", ";", "rtx", "tmp", "=", "gen_rtx_SUBREG", "(", "vmode", ",", "gen_reg_rtx", "(", "smode", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "constm1_operand", "(", "*", "op", ",", "GET_MODE", "(", "*", "op", ")", ")", ")", "vec_cst", "=", "CONSTM1_RTX", "(", "vmode", ")", ";", "else", "{", "unsigned", "n", "=", "GET_MODE_NUNITS", "(", "vmode", ")", ";", "rtx", "*", "v", "=", "XALLOCAVEC", "(", "rtx", ",", "n", ")", ";", "v", "[", "<NUM_LIT>", "]", "=", "*", "op", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "n", ";", "++", "i", ")", "v", "[", "i", "]", "=", "const0_rtx", ";", "vec_cst", "=", "gen_rtx_CONST_VECTOR", "(", "vmode", ",", "gen_rtvec_v", "(", "n", ",", "v", ")", ")", ";", "}", "if", "(", "!", "standard_sse_constant_p", "(", "vec_cst", ",", "vmode", ")", ")", "{", "start_sequence", "(", ")", ";", "vec_cst", "=", "validize_mem", "(", "force_const_mem", "(", "vmode", ",", "vec_cst", ")", ")", ";", "rtx_insn", "*", "seq", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")", ";", "emit_insn_before", "(", "seq", ",", "insn", ")", ";", "}"], "ground_truth": ["emit_insn_before", "(", "gen_move_insn", "(", "copy_rtx", "(", "tmp", ")", ",", "vec_cst", ")", ",", "insn", ")", ";"], "File": "i386-features", "Func": "convert_op", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9537, "Length": 190, "Cover_Rate": 0.4578313253012048, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "emitGlobalVariable", "(", "const", "GlobalVariable", "*", "GV", ")", "{"], "ground_truth": ["if", "(", "PromotedGlobals", ".", "count", "(", "GV", ")", ")", "return", ";"], "File": "ARMAsmPrinter", "Func": "emitGlobalVariable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9538, "Length": 22, "Cover_Rate": 0.7333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>CodeEmitter", "::", "emitBasicBlock", "(", "MachineBasicBlock", "&", "MBB", ")", "{", "MCE", ".", "StartMachineBasicBlock", "(", "&", "MBB", ")", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";"], "ground_truth": ["I", "!=", "E", ";", "++", "I", ")", "{"], "File": "AlphaCodeEmitter5", "Func": "emitBasicBlock", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9539, "Length": 47, "Cover_Rate": 0.4519230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "ST", "->", "hasNEON", "(", ")", "&&", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", ")", "||", "(", "ST", "->", "hasSVE", "(", ")", "&&", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", ")", ")", "{", "if", "(", "ExtraSteps", "==", "TargetLoweringBase", "::", "ReciprocalEstimate", "::", "Unspecified", ")", "ExtraSteps", "=", "VT", ".", "getScalarType", "(", ")", "==", "<STR_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "return", "DAG", ".", "getNode", "(", "Opcode", ",", "SDLoc", "(", "Operand", ")", ",", "VT", ",", "Operand", ")", ";", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "AArch64ISelLowering168", "Func": "getEstimate", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9540, "Length": 110, "Cover_Rate": 0.6626506024096386, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_punpckhwd512_mask", "(", "(", "__v32hi", ")", "__A", ",", "(", "__v32hi", ")", "__B", ",", "(", "__v32hi", ")", "_mm512_setzero_hi", "(", ")", ",", "(", "__mmask32", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin4", "Func": "_mm512_unpackhi_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9541, "Length": 31, "Cover_Rate": 0.5849056603773585, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", ";", "MachineInstr", "*", "LHSDef", "=", "getDefIgnoringCopies", "(", "LHS", ".", "getReg", "(", ")", ",", "MRI", ")", ";", "MachineInstr", "*", "RHSDef", "=", "getDefIgnoringCopies", "(", "RHS", ".", "getReg", "(", ")", ",", "MRI", ")", ";", "CmpInst", "::", "Predicate", "P", "=", "(", "CmpInst", "::", "Predicate", ")", "Predicate", ".", "getPredicate", "(", ")", ";", "const", "<STR_LIT>", "CC", "=", "changeICMPPredTo<ISA_LIT>CC", "(", "P", ")", ";", "if", "(", "IsCMN", "(", "LHSDef", ",", "CC", ")", ")", "return", "emitCMN", "(", "LHSDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "RHS", ",", "MIRBuilder", ")", ";", "if", "(", "IsCMN", "(", "RHSDef", ",", "CC", ")", ")", "return", "emitCMN", "(", "LHS", ",", "RHSDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "MIRBuilder", ")", ";", "if", "(", "!", "isUnsignedICMPPred", "(", "P", ")", "&&", "LHSDef", "&&", "LHSDef", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_AND", ")", "{", "auto", "ValAndVReg", "=", "getConstantVRegValWithLookThrough", "(", "RHS", ".", "getReg", "(", ")", ",", "MRI", ")", ";"], "ground_truth": ["if", "(", "!", "ValAndVReg", "||", "ValAndVReg", "->", "Value", "!=", "<NUM_LIT>", ")", "return", "nullptr", ";"], "File": "AArch64InstructionSelector6", "Func": "tryFoldIntegerCompare", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9542, "Length": 154, "Cover_Rate": 0.4476744186046512, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", ")", ")", ";", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "Expr", ")", ")", ";"], "ground_truth": ["}"], "File": "SNESAsmParser", "Func": "addExpr", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9543, "Length": 46, "Cover_Rate": 0.5974025974025974, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "encoding", ";", "const", "MCOperand", "op1", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "op1", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["encoding", "=", "(", "get<ISA_LIT>RegisterNumbering", "(", "op1", ".", "getReg", "(", ")", ")", "<<", "<NUM_LIT>", ")", ";"], "File": "OR1KMCCodeEmitter1", "Func": "getMemoryOpValue", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9544, "Length": 40, "Cover_Rate": 0.3125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isNonZero", ")", "{", "if", "(", "First", ")", "{", "if", "(", "NumZero", ")", "V", "=", "getZeroVector", "(", "<STR_LIT>", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ";", "else", "V", "=", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ";", "First", "=", "false", ";", "}", "V", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "V", ",", "Op", ".", "getOperand", "(", "i", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "i", ",", "dl", ")", ")", ";", "}", "}"], "ground_truth": ["return", "V", ";"], "File": "X86ISelLowering (3)", "Func": "LowerBuildVectorv8i16", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9545, "Length": 78, "Cover_Rate": 0.4508670520231214, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__extension__", "(", "__m128d", ")", "{", "__W", ",", "__X", "}", ";"], "ground_truth": ["}"], "File": "emmintrin", "Func": "_mm_setr_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9546, "Length": 12, "Cover_Rate": 0.35294117647058826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "New", "=", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "Offset", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "New", "=", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "Reg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "Offset", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "New", "=", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "Offset", ")", ";", "break", ";", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "}", "}", "}", "else", "{", "bool", "isU6", "=", "isImmU6", "(", "Offset", ")", ";", "if", "(", "!", "isU6", "&&", "!", "isImmU16", "(", "Offset", ")", ")", "{", "cerr", "<<", "<STR_LIT>", "<<", "Offset", "<<", "<STR_LIT>", ";", "abort", "(", ")", ";", "}", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "int", "NewOpcode", ";", "case", "<STR_LIT>", ":", "NewOpcode", "=", "(", "isU6", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "NewOpcode", ")", ",", "Reg", ")", ".", "addImm", "(", "Offset", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpcode", "=", "(", "isU6", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "NewOpcode", ")", ")", ".", "addReg", "(", "Reg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addImm", "(", "Offset", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpcode", "=", "(", "isU6", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "NewOpcode", ")", ",", "Reg", ")", ".", "addImm", "(", "Offset", ")", ";"], "ground_truth": ["break", ";"], "File": "XCoreRegisterInfo11", "Func": "eliminateFrameIndex", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9547, "Length": 306, "Cover_Rate": 0.33406113537117904, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "op1p", "=", "&", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "REG_P", "(", "op1", ")", ")", "return", "false", ";", "if", "(", "GET_CODE", "(", "op0", ")", "==", "SIGN_EXTEND", "&&", "MEM_P", "(", "XEXP", "(", "op0", ",", "<NUM_LIT>", ")", ")", ")", "{", "rtx", "op00", "=", "XEXP", "(", "op0", ",", "<NUM_LIT>", ")", ";", "rtx", "op000", "=", "XEXP", "(", "op00", ",", "<NUM_LIT>", ")", ";", "rtx", "*", "op000p", "=", "&", "XEXP", "(", "op00", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "(", "GET_MODE", "(", "op00", ")", "==", "HImode", "||", "GET_MODE", "(", "op00", ")", "==", "QImode", ")", "&&", "(", "REG_P", "(", "op000", ")", "||", "(", "GET_CODE", "(", "op000", ")", "==", "POST_INC", "&&", "REG_P", "(", "XEXP", "(", "op000", ",", "<NUM_LIT>", ")", ")", ")", ")", ")", "{"], "File": "cris", "Func": "cris_reload_address_legitimized", "Target": "cris", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9548, "Length": 118, "Cover_Rate": 0.3522388059701492, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "rs6000_darwin64_abi", "&&", "(", "(", "mode", "==", "BLKmode", "&&", "TREE_CODE", "(", "type", ")", "==", "RECORD_TYPE", "&&", "int_size_in_bytes", "(", "type", ")", ">", "<NUM_LIT>", ")", "||", "(", "type", "&&", "TREE_CODE", "(", "type", ")", "==", "RECORD_TYPE", "&&", "int_size_in_bytes", "(", "type", ")", "==", "<NUM_LIT>", ")", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "rs60004", "Func": "rs6000_darwin64_struct_check_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9549, "Length": 48, "Cover_Rate": 0.8135593220338984, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "arg0", "(", "a", ")", "&&", "arg1", "(", "c", ")", "&&", "noArg", "(", "b", ")", ";"], "ground_truth": ["}"], "File": "TVMStackPatterns", "Func": "is_ac", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9550, "Length": 17, "Cover_Rate": 0.5666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "CmpRhs", "||", "!", "CmpRhs", "->", "isZero", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "<STR_LIT>", "CCOpcode", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "SDValue", "CmpLHS", "=", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "CCOpcode", "==", "<STR_LIT>", "&&", "(", "isCtlzOpc", "(", "RHS", ".", "getOpcode", "(", ")", ")", "||", "isCttzOpc", "(", "RHS", ".", "getOpcode", "(", ")", ")", ")", "&&", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "CmpLHS", "&&", "isNegativeOne", "(", "LHS", ")", ")", "{", "unsigned", "Opc", "=", "isCttzOpc", "(", "RHS", ".", "getOpcode", "(", ")", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "getFFBX_U32", "(", "DAG", ",", "CmpLHS", ",", "SL", ",", "Opc", ")", ";", "}"], "ground_truth": ["if", "(", "CCOpcode", "==", "<STR_LIT>", "&&", "(", "isCtlzOpc", "(", "LHS", ".", "getOpcode", "(", ")", ")", "||", "isCttzOpc", "(", "LHS", ".", "getOpcode", "(", ")", ")", ")", "&&", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "CmpLHS", "&&", "isNegativeOne", "(", "RHS", ")", ")", "{"], "File": "AMDGPUISelLowering (2)1", "Func": "performCtlz_CttzCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9551, "Length": 166, "Cover_Rate": 0.6459143968871596, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "function_checker", "::", "function_checker", "(", "location_t", "location", ",", "const", "function_instance", "&", "instance", ",", "tree", "fndecl", ",", "tree", "fntype", ",", "unsigned", "int", "nargs", ",", "tree", "*", "args", ")", ":", "function_call_info", "(", "location", ",", "instance", ",", "fndecl", ")", ",", "m_fntype", "(", "fntype", ")", ",", "m_nargs", "(", "nargs", ")", ",", "m_args", "(", "args", ")", "{"], "ground_truth": ["}"], "File": "riscv-vector-builtins", "Func": "function_checker", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9552, "Length": 52, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getAddrMode6AddressOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter", "Func": "getAddrMode6AddressOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9553, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "PerformINTRINSIC_WO_CHAINCombine", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "const", "<ISA_LIT>Subtarget", "*", "Subtarget", ")", "{", "unsigned", "IntNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "switch", "(", "IntNo", ")", "{", "default", ":", "return", "SDValue", "(", ")", ";", "case", "<STR_LIT>", ":", "if", "(", "!", "Subtarget", "->", "hasAVX2", "(", ")", ")", "return", "SDValue", "(", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "!", "Subtarget", "->", "hasAVX", "(", ")", ")", "return", "SDValue", "(", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Mask", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "Subtarget", "->", "hasSSE41", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Op0", "==", "Op1", ")", "return", "Op0", ";", "if", "(", "<STR_LIT>", "(", "Mask", ".", "getNode", "(", ")", ")", ")", "return", "Op0", ";", "if", "(", "<STR_LIT>", "(", "Mask", ".", "getNode", "(", ")", ")", ")", "return", "Op1", ";", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Mask", ")", ")", "{", "if", "(", "C", "->", "isNullValue", "(", ")", ")", "return", "Op0", ";", "if", "(", "C", "->", "isAllOnesValue", "(", ")", ")", "return", "Op1", ";", "}", "return", "SDValue", "(", ")", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "Op0", ".", "getValueType", "(", ")", ";"], "ground_truth": ["assert", "(", "VT", ".", "isVector", "(", ")", "&&", "<STR_LIT>", ")", ";"], "File": "X86ISelLowering155", "Func": "PerformINTRINSIC_WO_CHAINCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9554, "Length": 287, "Cover_Rate": 0.6054852320675106, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BasicBlock", "*", "BB", "=", "Term", "->", "getParent", "(", ")", ";", "llvm", "::", "Loop", "*", "L", "=", "LI", "->", "getLoopFor", "(", "BB", ")", ";", "BasicBlock", "*", "Target", "=", "Term", "->", "getSuccessor", "(", "<NUM_LIT>", ")", ";", "PHINode", "*", "Broken", "=", "PHINode", "::", "Create", "(", "Int64", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "&", "Target", "->", "front", "(", ")", ")", ";"], "ground_truth": ["Value", "*", "Cond", "=", "Term", "->", "getCondition", "(", ")", ";"], "File": "SIAnnotateControlFlow13", "Func": "handleLoop", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9555, "Length": 66, "Cover_Rate": 0.38823529411764707, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rt", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Rt2", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "pred", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Rm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "if", "(", "Rt", "==", "<NUM_LIT>", "||", "Rt2", "==", "<NUM_LIT>", "||", "Rm", "==", "<NUM_LIT>", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler10", "Func": "DecodeVMOVRRS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9556, "Length": 136, "Cover_Rate": 0.5811965811965812, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "This2Reg", ")", ".", "addReg", "(", "Start2Reg", ")", ".", "addMBB", "(", "StartMBB", ")", ".", "addReg", "(", "End2Reg", ")", ".", "addMBB", "(", "LoopMBB", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "CharReg", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "End1Reg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "End2Reg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "This1Reg", ")", ".", "addReg", "(", "This2Reg", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addMBB", "(", "LoopMBB", ")", ";", "MBB", "->", "addSuccessor", "(", "LoopMBB", ")", ";", "MBB", "->", "addSuccessor", "(", "DoneMBB", ")", ";"], "ground_truth": ["DoneMBB", "->", "addLiveIn", "(", "<STR_LIT>", ")", ";"], "File": "SystemZISelLowering (2)3", "Func": "emitStringWrapper", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9557, "Length": 151, "Cover_Rate": 0.36650485436893204, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "<ISA_LIT>TargetLowering", "::", "emitCondStore", "(", "MachineInstr", "*", "MI", ",", "MachineBasicBlock", "*", "MBB", ",", "unsigned", "StoreOpcode", ",", "unsigned", "STOCOpcode", ",", "bool", "Invert", ")", "const", "{", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "TM", ".", "getInstrInfo", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineOperand", "Base", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "int64_t", "Disp", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "IndexReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "CCValid", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "CCMask", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "StoreOpcode", "=", "TII", "->", "getOpcodeForOffset", "(", "StoreOpcode", ",", "Disp", ")", ";", "if", "(", "STOCOpcode", "&&", "!", "IndexReg", "&&", "TM", ".", "getSubtargetImpl", "(", ")", "->", "hasLoadStoreOnCond", "(", ")", ")", "{", "if", "(", "Invert", ")", "CCMask", "^=", "CCValid", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "STOCOpcode", ")", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addOperand", "(", "Base", ")", ".", "addImm", "(", "Disp", ")", ".", "addImm", "(", "CCValid", ")", ".", "addImm", "(", "CCMask", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "return", "MBB", ";", "}", "if", "(", "!", "Invert", ")", "CCMask", "^=", "CCValid", ";", "MachineBasicBlock", "*", "StartMBB", "=", "MBB", ";", "MachineBasicBlock", "*", "JoinMBB", "=", "splitBlockBefore", "(", "MI", ",", "MBB", ")", ";", "MachineBasicBlock", "*", "FalseMBB", "=", "emitBlockAfter", "(", "StartMBB", ")", ";", "MBB", "=", "StartMBB", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "CCValid", ")", ".", "addImm", "(", "CCMask", ")", ".", "addMBB", "(", "JoinMBB", ")", ";"], "File": "SystemZISelLowering103", "Func": "emitCondStore", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9558, "Length": 282, "Cover_Rate": 0.7988668555240793, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "int", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_comilt_sd", "(", "__m128d", "__A", ",", "__m128d", "__B", ")", "{"], "ground_truth": ["return", "__builtin_ia32_comisdlt", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__B", ")", ";"], "File": "emmintrin", "Func": "_mm_comilt_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9559, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "performORCombine", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ")", "{", "if", "(", "Subtarget", ".", "hasStdExtZbp", "(", ")", ")", "{", "if", "(", "auto", "GREV", "=", "combineORToGREV", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "DAG", ",", "Subtarget", ")", ")", "return", "GREV", ";", "if", "(", "auto", "GORC", "=", "combineORToGORC", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "DAG", ",", "Subtarget", ")", ")", "return", "GORC", ";", "if", "(", "auto", "SHFL", "=", "combineORToSHFL", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "DAG", ",", "Subtarget", ")", ")", "return", "SHFL", ";", "}"], "ground_truth": ["return", "combineSelectAndUseCommutative", "(", "N", ",", "DAG", ",", "false", ")", ";"], "File": "RISCVISelLowering1", "Func": "performORCombine", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9560, "Length": 104, "Cover_Rate": 0.9904761904761905, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", ".", "getCalleeSavedInfo", "(", ")", ";", "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", ";", "for", "(", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "::", "const_iterator", "I", "=", "CSI", ".", "begin", "(", ")", ",", "E", "=", "CSI", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "int64_t", "Offset", "=", "MFI", ".", "getObjectOffset", "(", "I", "->", "getFrameIdx", "(", ")", ")", ";", "unsigned", "Reg", "=", "I", "->", "getReg", "(", ")", ";", "unsigned", "DwarfReg", "=", "MRI", "->", "getDwarfRegNum", "(", "Reg", ",", "true", ")", ";", "BuildCFI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "DwarfReg", ",", "Offset", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "M680x0FrameLowering", "Func": "emitCalleeSavedFrameMoves", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9561, "Length": 117, "Cover_Rate": 0.6358695652173914, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "if", "(", "!", "ST", ".", "hasStdExtV", "(", ")", ")", "return", "false", ";", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "assert", "(", "BlockInfo", ".", "empty", "(", ")", "&&", "<STR_LIT>", ")", ";", "BlockInfo", ".", "resize", "(", "MF", ".", "getNumBlockIDs", "(", ")", ")", ";", "bool", "HaveVectorOp", "=", "false", ";", "for", "(", "const", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "HaveVectorOp", "|=", "computeVLVTYPEChanges", "(", "MBB", ")", ";", "if", "(", "HaveVectorOp", ")", "{", "for", "(", "const", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{"], "ground_truth": ["WorkList", ".", "push", "(", "&", "MBB", ")", ";"], "File": "RISCVInsertVSETVLI", "Func": "runOnMachineFunction", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9562, "Length": 109, "Cover_Rate": 0.5706806282722513, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MCDisassembler", "::", "Fail", ";", "}", "Size", "=", "<NUM_LIT>", ";", "Hi", "=", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", ";", "Lo", "=", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", ";"], "ground_truth": ["Insn", "=", "Make_64", "(", "Hi", ",", "Lo", ")", ";"], "File": "BPFDisassembler12", "Func": "readInstruction64", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9563, "Length": 95, "Cover_Rate": 0.6643356643356644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "auto", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "V", ")", ")", "{", "auto", "P", "=", "GEP", "->", "getPointerOperand", "(", ")", ";", "WorkSet", ".", "insert", "(", "P", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "GEP", "->", "getNumIndices", "(", ")", "+", "<NUM_LIT>", ";", "I", "!=", "E", ";", "++", "I", ")", "WorkSet", ".", "insert", "(", "GEP", "->", "getOperand", "(", "I", ")", ")", ";", "continue", ";", "}", "if", "(", "auto", "U", "=", "dyn_cast", "<", "UnaryInstruction", ">", "(", "V", ")", ")", "{", "WorkSet", ".", "insert", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "continue", ";", "}", "if", "(", "auto", "BO", "=", "dyn_cast", "<", "BinaryOperator", ">", "(", "V", ")", ")", "{", "WorkSet", ".", "insert", "(", "BO", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "WorkSet", ".", "insert", "(", "BO", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "continue", ";", "}", "if", "(", "auto", "S", "=", "dyn_cast", "<", "SelectInst", ">", "(", "V", ")", ")", "{", "WorkSet", ".", "insert", "(", "S", "->", "getFalseValue", "(", ")", ")", ";"], "ground_truth": ["WorkSet", ".", "insert", "(", "S", "->", "getTrueValue", "(", ")", ")", ";"], "File": "AMDGPUPerfHintAnalysis (2)", "Func": "isIndirectAccess", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9564, "Length": 176, "Cover_Rate": 0.4251207729468599, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "isRegMask", "(", ")", "&&", "MO", ".", "clobbersPhysReg", "(", "<STR_LIT>", ")", ")", "{", "UseMI", "=", "II", ";", "done", "=", "true", ";", "break", ";", "}", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isUndef", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", "||", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "continue", ";", "if", "(", "MO", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "{", "UseMI", "=", "II", ";", "done", "=", "true", ";", "break", ";", "}", "}", "}", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "UseMI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "Thumb1RegisterInfo1", "Func": "saveScavengerRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9565, "Length": 127, "Cover_Rate": 0.42474916387959866, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Policy", ".", "OnlyTopDown", "=", "false", ";", "Policy", ".", "OnlyBottomUp", "=", "false", ";"], "ground_truth": ["}"], "File": "PPCSubtarget47", "Func": "overrideSchedPolicy", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9566, "Length": 13, "Cover_Rate": 0.30952380952380953, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";"], "ground_truth": ["unsigned", "StackAlign", "=", "TM", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ";"], "File": "X86RegisterInfo21", "Func": "needsStackRealignment", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9567, "Length": 35, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>TargetMC", "(", ")", "{", "RegisterMCAsmInfo", "<", "<ISA_LIT>MCAsmInfo", ">", "X", "(", "The<ISA_LIT>Target", ")", ";", "TargetRegistry", "::", "RegisterMCCodeGenInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCCodeGenInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "The<ISA_LIT>Target", ",", "llvm", "::", "create<ISA_LIT>MCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>AsmBackend", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCInstPrinter", ")", ";", "TargetRegistry", "::", "RegisterELFStreamer", "(", "The<ISA_LIT>Target", ",", "createMCStreamer", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCRelocationInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>ElfRelocation", ")", ";"], "File": "LanaiMCTargetDesc17", "Func": "LLVMInitializeLanaiTargetMC", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9568, "Length": 97, "Cover_Rate": 0.9065420560747663, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "f_ovfl", "=", "TYPE_FIELDS", "(", "va_list_type_node", ")", ";", "f_gbase", "=", "TREE_CHAIN", "(", "f_ovfl", ")", ";", "f_fbase", "=", "TREE_CHAIN", "(", "f_gbase", ")", ";", "f_gbytes", "=", "TREE_CHAIN", "(", "f_fbase", ")", ";", "f_fbytes", "=", "TREE_CHAIN", "(", "f_gbytes", ")", ";", "addr", "=", "create_tmp_var", "(", "ptr_type_node", ",", "<STR_LIT>", ")", ";", "lab_false", "=", "create_artificial_label", "(", "UNKNOWN_LOCATION", ")", ";", "lab_over", "=", "create_artificial_label", "(", "UNKNOWN_LOCATION", ")", ";", "if", "(", "float_reg_arg_p", ")", "bytes", "=", "build3", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_fbytes", ")", ",", "unshare_expr", "(", "valist", ")", ",", "f_fbytes", ",", "NULL_TREE", ")", ";", "else", "bytes", "=", "build3", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_gbytes", ")", ",", "unshare_expr", "(", "valist", ")", ",", "f_gbytes", ",", "NULL_TREE", ")", ";", "t", "=", "fold_convert", "(", "TREE_TYPE", "(", "bytes", ")", ",", "size_int", "(", "rsize", ")", ")", ";", "t", "=", "build2", "(", "LT_EXPR", ",", "boolean_type_node", ",", "bytes", ",", "t", ")", ";", "u", "=", "build1", "(", "GOTO_EXPR", ",", "void_type_node", ",", "lab_false", ")", ";", "t", "=", "build3", "(", "COND_EXPR", ",", "void_type_node", ",", "t", ",", "u", ",", "NULL_TREE", ")", ";", "gimplify_and_add", "(", "t", ",", "pre_p", ")", ";", "t", "=", "fold_convert", "(", "sizetype", ",", "bytes", ")", ";", "offs", "=", "build2", "(", "MINUS_EXPR", ",", "sizetype", ",", "size_int", "(", "max_save_area_size", ")", ",", "t", ")", ";", "if", "(", "float_reg_arg_p", ")", "base", "=", "build3", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_fbase", ")", ",", "valist", ",", "f_fbase", ",", "NULL_TREE", ")", ";", "else", "base", "=", "build3", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_gbase", ")", ",", "valist", ",", "f_gbase", ",", "NULL_TREE", ")", ";"], "ground_truth": ["t", "=", "build2", "(", "POINTER_PLUS_EXPR", ",", "TREE_TYPE", "(", "base", ")", ",", "base", ",", "offs", ")", ";"], "File": "visium2", "Func": "visium_gimplify_va_arg", "Target": "visium", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 9569, "Length": 248, "Cover_Rate": 0.34444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "hasVSX", "(", ")", ")", "return", "CSR_64_AllRegs_VSX_SaveList", ";", "if", "(", "Subtarget", ".", "hasAltivec", "(", ")", ")", "return", "CSR_64_AllRegs_Altivec_SaveList", ";", "return", "CSR_64_AllRegs_SaveList", ";", "}", "if", "(", "Subtarget", ".", "isDarwinABI", "(", ")", ")", "return", "TM", ".", "is<ISA_LIT>64", "(", ")", "?", "(", "Subtarget", ".", "hasAltivec", "(", ")", "?", "CSR_Darwin64_Altivec_SaveList", ":", "CSR_Darwin64_SaveList", ")", ":", "(", "Subtarget", ".", "hasAltivec", "(", ")", "?", "CSR_Darwin32_Altivec_SaveList", ":", "CSR_Darwin32_SaveList", ")", ";", "if", "(", "TM", ".", "is<ISA_LIT>64", "(", ")", "&&", "MF", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", "->", "isSplitCSR", "(", ")", ")", "return", "CSR_SRV464_TLS_PE_SaveList", ";", "bool", "SaveR2", "=", "MF", "->", "getRegInfo", "(", ")", ".", "isAllocatable", "(", "<STR_LIT>", ")", ";", "if", "(", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "Cold", ")", "{"], "ground_truth": ["if", "(", "TM", ".", "is<ISA_LIT>64", "(", ")", ")", "{"], "File": "PPCRegisterInfo56", "Func": "getCalleeSavedRegs", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9570, "Length": 129, "Cover_Rate": 0.45263157894736844, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "EncodeTypes", "(", "MCStreamer", "&", "Streamer", ",", "ArrayRef", "<", "MVT", ">", "Types", ")", "{", "Streamer", ".", "EmitIntValue", "(", "Types", ".", "size", "(", ")", ",", "sizeof", "(", "uint64_t", ")", ")", ";", "for", "(", "MVT", "Type", ":", "Types", ")", "Streamer", ".", "EmitIntValue", "(", "Type", ".", "SimpleTy", ",", "sizeof", "(", "uint64_t", ")", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyTargetStreamer21", "Func": "EncodeTypes", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9571, "Length": 53, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCInst", "&", "Res", ")", "const", "override", "{"], "ground_truth": ["}"], "File": "BPFAsmBackend1", "Func": "relaxInstruction", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9572, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "getRegForName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9573, "Length": 92, "Cover_Rate": 0.7540983606557377, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "colorEndsAccordingToDependencies", "(", ")", ";", "if", "(", "BlockVariant", "==", "<STR_LIT>", ")", "colorForceConsecutiveOrderInGroup", "(", ")", ";", "regroupNoUserInstructions", "(", ")", ";", "colorMergeConstantLoadsNextGroup", "(", ")", ";", "colorMergeIfPossibleNextGroupOnlyForReserved", "(", ")", ";", "Node2CurrentBlock", ".", "resize", "(", "DAGSize", ",", "-", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "DAGSize", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SUnit", "*", "SU", "=", "&", "DAG", "->", "SUnits", "[", "i", "]", ";", "unsigned", "Color", "=", "CurrentColoring", "[", "SU", "->", "NodeNum", "]", ";", "if", "(", "RealID", ".", "find", "(", "Color", ")", "==", "RealID", ".", "end", "(", ")", ")", "{", "int", "ID", "=", "CurrentBlocks", ".", "size", "(", ")", ";", "BlockPtrs", ".", "push_back", "(", "llvm", "::", "make_unique", "<", "<ISA_LIT>ScheduleBlock", ">", "(", "DAG", ",", "this", ",", "ID", ")", ")", ";", "CurrentBlocks", ".", "push_back", "(", "BlockPtrs", ".", "rbegin", "(", ")", "->", "get", "(", ")", ")", ";", "RealID", "[", "Color", "]", "=", "ID", ";", "}", "CurrentBlocks", "[", "RealID", "[", "Color", "]", "]", "->", "addUnit", "(", "SU", ")", ";", "Node2CurrentBlock", "[", "SU", "->", "NodeNum", "]", "=", "RealID", "[", "Color", "]", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler13", "Func": "createBlocksForVariant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9574, "Length": 170, "Cover_Rate": 0.31307550644567217, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "RM", ",", "CM", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "DataLayout", "(", "<STR_LIT>", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ")", "{"], "ground_truth": ["}"], "File": "MSP430TargetMachine1", "Func": "MSP430TargetMachine", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9575, "Length": 82, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "get_attr_cc", "(", "insn", ")", ")", "{", "case", "CC_NONE", ":", "break", ";", "case", "CC_SET_N", ":", "CC_STATUS_INIT", ";", "break", ";", "case", "CC_SET_ZN", ":", "set", "=", "single_set", "(", "insn", ")", ";", "CC_STATUS_INIT", ";", "if", "(", "set", ")", "{", "cc_status", ".", "flags", "|=", "CC_NO_OVERFLOW", ";", "cc_status", ".", "value1", "=", "SET_DEST", "(", "set", ")", ";", "}", "break", ";", "case", "CC_SET_CZN", ":", "set", "=", "single_set", "(", "insn", ")", ";", "CC_STATUS_INIT", ";", "if", "(", "set", ")", "{", "cc_status", ".", "value1", "=", "SET_DEST", "(", "set", ")", ";", "cc_status", ".", "flags", "|=", "CC_OVERFLOW_UNUSABLE", ";", "}", "break", ";", "case", "CC_COMPARE", ":", "set", "=", "single_set", "(", "insn", ")", ";", "CC_STATUS_INIT", ";", "if", "(", "set", ")", "cc_status", ".", "value1", "=", "SET_SRC", "(", "set", ")", ";", "break", ";", "case", "CC_CLOBBER", ":", "CC_STATUS_INIT", ";", "set", "=", "single_set", "(", "insn", ")", ";", "if", "(", "set", ")", "{"], "ground_truth": ["rtx", "src", "=", "SET_SRC", "(", "set", ")", ";"], "File": "avr3", "Func": "notice_update_cc", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9576, "Length": 142, "Cover_Rate": 0.6200873362445415, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "SDValue", "T", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ")", ",", "<NUM_LIT>", ")", ";", "T", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "T", ",", "Op", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "T", ",", "getI32Imm", "(", "<NUM_LIT>", ")", ",", "getI32Imm", "(", "<NUM_LIT>", ")", ",", "getI32Imm", "(", "<NUM_LIT>", ")", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "}", "}", "}", "else", "if", "(", "Imm", "==", "~", "<NUM_LIT>", ")", "{", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "switch", "(", "CC", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "Op", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Op", ",", "getI32Imm", "(", "<NUM_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "getI32Imm", "(", "<NUM_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ",", "Op", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "{", "Op", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ",", "Op", ")", ",", "<NUM_LIT>", ")", ";", "SDNode", "*", "AD", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Op", ",", "getI32Imm", "(", "~", "<NUM_LIT>", ")", ")", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "SDValue", "(", "AD", ",", "<NUM_LIT>", ")", ",", "Op", ",", "SDValue", "(", "AD", ",", "<NUM_LIT>", ")", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "SDValue", "AD", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ",", "getI32Imm", "(", "<NUM_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "AN", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "AD", ",", "Op", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "AN", ",", "getI32Imm", "(", "<NUM_LIT>", ")", ",", "getI32Imm", "(", "<NUM_LIT>", ")", ",", "getI32Imm", "(", "<NUM_LIT>", ")", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "SDValue", "Ops", "[", "]", "=", "{", "Op", ",", "getI32Imm", "(", "<NUM_LIT>", ")", ",", "getI32Imm", "(", "<NUM_LIT>", ")", ",", "getI32Imm", "(", "<NUM_LIT>", ")", "}", ";"], "ground_truth": ["Op", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Ops", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";"], "File": "PPCISelDAGToDAG30", "Func": "SelectSETCC", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9577, "Length": 429, "Cover_Rate": 0.3746724890829694, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "(", "MI", "->", "getNumOperands", "(", ")", "-", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "+", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "(", "MI", "->", "getNumOperands", "(", ")", "-", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "+", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer32", "Func": "getLSMultipleTransferSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9578, "Length": 98, "Cover_Rate": 0.4206008583690987, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint32x2_t", ")", "{", "__c", ",", "__c", "+", "<NUM_LIT>", "}", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vext_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9579, "Length": 20, "Cover_Rate": 0.32786885245901637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ResVT", "=", "<STR_LIT>", ";", "TruncVT", "=", "<STR_LIT>", ";", "Opc", "=", "<STR_LIT>", ";", "Src", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ",", "Src", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "}", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "ResVT", ",", "Src", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "TruncVT", ",", "Res", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Res", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "}", "assert", "(", "Subtarget", ".", "hasDQI", "(", ")", "&&", "Subtarget", ".", "hasVLX", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "&&", "Src", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "DAG", ".", "getNode", "(", "IsSigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Src", ",", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ")", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering234", "Func": "LowerFP_TO_INT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9580, "Length": 174, "Cover_Rate": 0.4264705882352941, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__attribute__", "(", "(", "__always_inline__", ")", ")", "vreinterpret_f64_u8", "(", "uint8x8_t", "__a", ")", "{", "return", "(", "float64x1_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vreinterpret_f64_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9581, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Disassembler", "(", "const", "MCSubtargetInfo", "&", "STI", ",", "MCContext", "&", "Ctx", ")", ":", "MCDisassembler", "(", "STI", ",", "Ctx", ")", "{"], "ground_truth": ["}"], "File": "MMIXDisassembler", "Func": "MMIXDisassembler", "Target": "MMIX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9582, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "else", "if", "(", "MO", ".", "isRegMask", "(", ")", ")", "{", "for", "(", "TargetRegisterClass", "::", "iterator", "I", "=", "RC", "->", "begin", "(", ")", ",", "IE", "=", "RC", "->", "end", "(", ")", ";", "I", "!=", "IE", ";", "++", "I", ")", "if", "(", "MO", ".", "clobbersPhysReg", "(", "*", "I", ")", ")", "{", "Pred", ".", "push_back", "(", "MO", ")", ";", "Found", "=", "true", ";", "}", "}", "}", "}", "return", "Found", ";"], "ground_truth": ["}"], "File": "PPCInstrInfo (2)", "Func": "DefinesPredicate", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9583, "Length": 70, "Cover_Rate": 0.30434782608695654, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "SrcReg", ")", "return", "false", ";", "EVT", "SrcEVT", ",", "DestEVT", ";", "SrcEVT", "=", "TLI", ".", "getValueType", "(", "SrcTy", ",", "true", ")", ";", "DestEVT", "=", "TLI", ".", "getValueType", "(", "DestTy", ",", "true", ")", ";", "if", "(", "!", "SrcEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "if", "(", "!", "DestEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "SrcVT", "=", "SrcEVT", ".", "getSimpleVT", "(", ")", ";", "MVT", "DestVT", "=", "DestEVT", ".", "getSimpleVT", "(", ")", ";", "unsigned", "AssignedReg", "=", "FuncInfo", ".", "ValueMap", "[", "I", "]", ";", "const", "TargetRegisterClass", "*", "RC", "=", "(", "AssignedReg", "?", "MRI", ".", "getRegClass", "(", "AssignedReg", ")", ":", "(", "DestVT", "==", "<STR_LIT>", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ")", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "if", "(", "!", "<ISA_LIT>EmitIntExt", "(", "SrcVT", ",", "SrcReg", ",", "DestVT", ",", "ResultReg", ",", "IsZExt", ")", ")", "return", "false", ";", "UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "PPCFastISel1", "Func": "SelectIntExt", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9584, "Length": 153, "Cover_Rate": 0.6954545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "mode", "==", "ADD_TO_DISPATCH_WINDOW", ")", "add_to_dispatch_window", "(", "insn", ")", ";"], "ground_truth": ["}"], "File": "x86-tune-sched-bd", "Func": "ix86_bd_do_dispatch", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9585, "Length": 13, "Cover_Rate": 0.38235294117647056, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Entry", ".", "Node", "=", "Op", ".", "getOperand", "(", "i", ")", ";", "Entry", ".", "Ty", "=", "ArgTy", ";", "Entry", ".", "isSExt", "=", "false", ";", "Entry", ".", "isZExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "getLibcallName", "(", "Call", ")", ",", "getPointerTy", "(", ")", ")", ";", "Type", "*", "RetTy", "=", "Op", ".", "getValueType", "(", ")", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "SDValue", "InChain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "SDValue", "TCChain", "=", "InChain", ";", "bool", "isTailCall", "=", "isInTailCallPosition", "(", "DAG", ",", "Op", ".", "getNode", "(", ")", ",", "TCChain", ")", ";", "if", "(", "isTailCall", ")", "InChain", "=", "TCChain", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "InChain", ",", "RetTy", ",", "false", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ",", "getLibcallCallingConv", "(", "Call", ")", ",", "isTailCall", ",", "false", ",", "true", ",", "Callee", ",", "Args", ",", "DAG", ",", "SDLoc", "(", "Op", ")", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallInfo", "=", "LowerCallTo", "(", "CLI", ")", ";", "if", "(", "!", "CallInfo", ".", "second", ".", "getNode", "(", ")", ")", "return", "DAG", ".", "getRoot", "(", ")", ";"], "ground_truth": ["return", "CallInfo", ".", "first", ";"], "File": "AArch64ISelLowering109", "Func": "LowerF128ToCall", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9586, "Length": 192, "Cover_Rate": 0.7084870848708487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "return", "<STR_LIT>", ";", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "return", "<STR_LIT>", ";", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "return", "<STR_LIT>", ";", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "NVPTXRegisterInfo19", "Func": "getNVPTXRegClassStr", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9587, "Length": 55, "Cover_Rate": 0.39568345323741005, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "MII", "=", "MI", "->", "getIterator", "(", ")", ";", "for", "(", "++", "MII", ";", "MII", "!=", "MBB", "->", "instr_end", "(", ")", "&&", "MII", "->", "isInsideBundle", "(", ")", ";", "++", "MII", ")", "{", "const", "MachineInstr", "&", "BMI", "=", "*", "MII", ";"], "ground_truth": ["if", "(", "!", "isNopInstr", "(", "&", "BMI", ")", ")", "{"], "File": "TPCLatencyResolver", "Func": "isNopInstr", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9588, "Length": 63, "Cover_Rate": 0.43448275862068964, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "insn", "&&", "CALL_P", "(", "insn", ")", ")", "{", "rtx", "call", "=", "get_call_rtx_from", "(", "insn", ")", ";", "if", "(", "call", ")", "return", "CALL_EXPR_WITH_BOUNDS_P", "(", "call", ")", ";", "}", "return", "chkp_function_instrumented_p", "(", "current_function_decl", ")", ";"], "ground_truth": ["}"], "File": "i3864", "Func": "ix86_bnd_prefixed_insn_p", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9589, "Length": 36, "Cover_Rate": 0.8372093023255814, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "R", "->", "isReg", "(", ")", ")", ";", "R", "->", "Reg", ".", "IsForcedVOP3", "=", "isForcedVOP3", "(", ")", ";", "Operands", ".", "push_back", "(", "std", "::", "move", "(", "R", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "return", "MatchOperand_NoMatch", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser14", "Func": "parseReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9590, "Length": 39, "Cover_Rate": 0.6610169491525424, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ErrorInfo", "!=", "~", "<NUM_LIT>", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "ErrorLoc", "=", "(", "(", "<ISA_LIT>Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "<STR_LIT>", ")", ";", "}", "}", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "PPCAsmParser51", "Func": "MatchAndEmitInstruction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9591, "Length": 73, "Cover_Rate": 0.4010989010989011, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "N", ".", "dump", "(", ")", ";", "errs", "(", ")", "<<", "<STR_LIT>", ";", "N0", ".", "dump", "(", ")", ";", ")", ";", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "N0", ")", ")", "{", "AM", ".", "GV", "=", "G", "->", "getGlobal", "(", ")", ";", "AM", ".", "Disp", "+=", "G", "->", "getOffset", "(", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "AM", ".", "Disp", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "TriCoreISelDAGToDAG (2)", "Func": "MatchWrapper", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9592, "Length": 72, "Cover_Rate": 0.4528301886792453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ")", "const", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "HexagonISelLowering1", "Func": "isFPImmLegal", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9593, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "iq2000_function_value", "(", "const_tree", "valtype", ",", "const_tree", "fn_decl_or_type", ",", "bool", "outgoing", "ATTRIBUTE_UNUSED", ")", "{", "int", "reg", "=", "GP_RETURN", ";", "machine_mode", "mode", "=", "TYPE_MODE", "(", "valtype", ")", ";"], "ground_truth": ["int", "unsignedp", "=", "TYPE_UNSIGNED", "(", "valtype", ")", ";"], "File": "iq2000", "Func": "iq2000_function_value", "Target": "iq2000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9594, "Length": 36, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "FltOpc", "=", "<STR_LIT>", ";", "emitPushInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "PushOpc", ",", "PushOneOpc", ",", "false", ",", "&", "is<ISA_LIT>Area1Register", ")", ";", "emitPushInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "PushOpc", ",", "PushOneOpc", ",", "false", ",", "&", "is<ISA_LIT>Area2Register", ")", ";", "emitPushInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "FltOpc", ",", "<NUM_LIT>", ",", "true", ",", "&", "is<ISA_LIT>Area3Register", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMFrameInfo", "Func": "spillCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9595, "Length": 62, "Cover_Rate": 0.3563218390804598, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "RegisterAliasInfo", "::", "covers", "(", "const", "RegisterSet", "&", "RRs", ",", "RegisterRef", "RR", ")", "const", "{", "if", "(", "RRs", ".", "count", "(", "RR", ")", ")", "return", "true", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "RR", ".", "Reg", ")", ")", "{", "if", "(", "RR", ".", "Sub", "!=", "<NUM_LIT>", ")", "return", "RRs", ".", "count", "(", "{", "RR", ".", "Reg", ",", "<NUM_LIT>", "}", ")", ";", "return", "false", ";", "}", "unsigned", "Reg", "=", "RR", ".", "Sub", "==", "<NUM_LIT>", "?", "RR", ".", "Reg", ":", "TRI", ".", "getSubReg", "(", "RR", ".", "Reg", ",", "RR", ".", "Sub", ")", ";"], "ground_truth": ["for", "(", "MCSuperRegIterator", "SR", "(", "Reg", ",", "&", "TRI", ")", ";", "SR", ".", "isValid", "(", ")", ";", "++", "SR", ")", "if", "(", "RRs", ".", "count", "(", "{", "*", "SR", ",", "<NUM_LIT>", "}", ")", ")", "return", "true", ";"], "File": "RDFGraph", "Func": "covers", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9596, "Length": 128, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegT", "=", "<ISA_LIT>RegisterInfo", "::", "getRegisterNumbering", "(", "RegT", ")", ";", "Binary", "|=", "(", "RegT", "<<", "<STR_LIT>", ")", ";", "Binary", "|=", "encodeNEONRn", "(", "MI", ",", "<NUM_LIT>", ")", ";", "emitWordLE", "(", "Binary", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter6", "Func": "emitNEONDupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9597, "Length": 32, "Cover_Rate": 0.3595505617977528, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "get_arc_condition_code", "(", "rtx", "comparison", ")", "{", "switch", "(", "GET_CODE", "(", "comparison", ")", ")", "{", "case", "EQ", ":", "return", "<NUM_LIT>", ";", "case", "NE", ":", "return", "<NUM_LIT>", ";", "case", "GT", ":", "return", "<NUM_LIT>", ";", "case", "LE", ":", "return", "<NUM_LIT>", ";", "case", "GE", ":", "return", "<NUM_LIT>", ";", "case", "LT", ":", "return", "<NUM_LIT>", ";"], "ground_truth": ["case", "GTU", ":", "return", "<NUM_LIT>", ";"], "File": "arc3", "Func": "get_arc_condition_code", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9598, "Length": 58, "Cover_Rate": 0.651685393258427, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "AtStart", "=", "MI", "==", "MBB", ".", "begin", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "BeforeI", "=", "MI", ";", "if", "(", "!", "AtStart", ")", "--", "BeforeI", ";", "for", "(", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "::", "const_iterator", "it", "=", "CSI", ".", "begin", "(", ")", ";", "it", "!=", "CSI", ".", "end", "(", ")", ";", "++", "it", ")", "{", "unsigned", "Reg", "=", "it", "->", "getReg", "(", ")", ";"], "ground_truth": ["assert", "(", "Reg", "!=", "<STR_LIT>", "&&", "!", "(", "Reg", "==", "<STR_LIT>", "&&", "hasFP", "(", "*", "MF", ")", ")", "&&", "<STR_LIT>", ")", ";"], "File": "XCoreFrameLowering (2)", "Func": "restoreCalleeSavedRegisters", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9599, "Length": 87, "Cover_Rate": 0.3936651583710407, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasThumb", "(", ")", "const", "{"], "ground_truth": ["return", "STI", ".", "getFeatureBits", "(", ")", "&", "<STR_LIT>", ";"], "File": "ARMAsmParser (2)", "Func": "hasThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9600, "Length": 15, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCAsmBackend", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCInstPrinter", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCInstPrinter", ")", ";"], "File": "SystemZMCTargetDesc1", "Func": "LLVMInitializeSystemZTargetMC", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9601, "Length": 27, "Cover_Rate": 0.34615384615384615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>TargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "EVT", "VT", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "unsigned", "Reg", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "<NUM_LIT>", ")", ";", "if", "(", "Reg", ")", "return", "Reg", ";"], "ground_truth": ["report_fatal_error", "(", "<STR_LIT>", ")", ";"], "File": "HexagonISelLowering1", "Func": "getRegisterByName", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9602, "Length": 54, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>HazardRecognizer", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "const", "ScheduleDAG", "*", "DAG", ")", ":", "ScoreboardHazardRecognizer", "(", "ItinData", ",", "DAG", ",", "<STR_LIT>", ")", "{"], "ground_truth": ["}"], "File": "ARMHazardRecognizer19", "Func": "ARMHazardRecognizer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9603, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "k_Register", "&&", "Reg", ".", "Kind", "==", "RegKind", "::", "Scalar", "&&", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "Reg", ".", "RegNum", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser59", "Func": "isFPR32asZPR", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9604, "Length": 26, "Cover_Rate": 0.7647058823529411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "default", ":", "break", ";", "}", "return", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "MipsConstantIslandPass (2)1", "Func": "getUnconditionalBrDisp", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9605, "Length": 32, "Cover_Rate": 0.463768115942029, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasAndNotCompare", "(", "SDValue", "V", ")", "const", "override", "{", "return", "V", ".", "getValueType", "(", ")", ".", "isScalarInteger", "(", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering (2)1", "Func": "hasAndNotCompare", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9606, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "VTs", ".", "push_back", "(", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "<NUM_LIT>", "]", "=", "{", "LHS", ",", "RHS", "}", ";", "CompareFlag", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "Ops", ",", "<NUM_LIT>", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Opc", "=", "<STR_LIT>", ";", "if", "(", "<ISA_LIT>CC", "==", "~", "<NUM_LIT>", ")", "<ISA_LIT>CC", "=", "IntCondCCodeToICC", "(", "CC", ")", ";", "}", "else", "{", "CompareFlag", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ",", "RHS", ")", ";", "Opc", "=", "<STR_LIT>", ";", "if", "(", "<ISA_LIT>CC", "==", "~", "<NUM_LIT>", ")", "<ISA_LIT>CC", "=", "FPCondCCodeToFCC", "(", "CC", ")", ";", "}"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "TrueVal", ".", "getValueType", "(", ")", ",", "TrueVal", ",", "FalseVal", ",", "DAG", ".", "getConstant", "(", "<ISA_LIT>CC", ",", "<STR_LIT>", ")", ",", "CompareFlag", ")", ";"], "File": "SparcISelLowering13", "Func": "LowerSELECT_CC", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9607, "Length": 129, "Cover_Rate": 0.45907473309608543, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "PHI", ")", ",", "PhiReg", ")", ".", "addReg", "(", "InitReg", ")", ".", "addMBB", "(", "&", "OrigBB", ")", ".", "addReg", "(", "ResultReg", ")", ".", "addMBB", "(", "&", "LoopBB", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "PHI", ")", ",", "PhiExec", ")", ".", "addReg", "(", "InitSaveExecReg", ")", ".", "addMBB", "(", "&", "OrigBB", ")", ".", "addReg", "(", "NewExec", ")", ".", "addMBB", "(", "&", "LoopBB", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "CurrentIdxReg", ")", ".", "addReg", "(", "IdxReg", ".", "getReg", "(", ")", ",", "getUndefRegState", "(", "IdxReg", ".", "isUndef", "(", ")", ")", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "CondReg", ")", ".", "addReg", "(", "CurrentIdxReg", ")", ".", "addReg", "(", "IdxReg", ".", "getReg", "(", ")", ",", "<NUM_LIT>", ",", "IdxReg", ".", "getSubReg", "(", ")", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "NewExec", ")", ".", "addReg", "(", "CondReg", ",", "RegState", "::", "Kill", ")", ";", "MRI", ".", "setSimpleHint", "(", "NewExec", ",", "CondReg", ")", ";", "if", "(", "UseGPRIdxMode", ")", "{", "unsigned", "IdxReg", ";", "if", "(", "Offset", "==", "<NUM_LIT>", ")", "{", "IdxReg", "=", "CurrentIdxReg", ";", "}", "else", "{", "IdxReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "IdxReg", ")", ".", "addReg", "(", "CurrentIdxReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Offset", ")", ";", "}", "unsigned", "IdxMode", "=", "IsIndirectSrc", "?", "VGPRIndexMode", "::", "SRC0_ENABLE", ":", "VGPRIndexMode", "::", "DST_ENABLE", ";", "MachineInstr", "*", "SetOn", "=", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "IdxReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "IdxMode", ")", ";", "SetOn", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsUndef", "(", ")", ";", "}", "else", "{"], "ground_truth": ["if", "(", "Offset", "==", "<NUM_LIT>", ")", "{"], "File": "SIISelLowering (2)3", "Func": "emitLoadM0FromVGPRLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9608, "Length": 329, "Cover_Rate": 0.5474209650582362, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isNopMCInst", "(", "BMI", ")", ")", "{", "if", "(", "<ISA_LIT>II", "::", "isVPUInst", "(", "MC", ")", ")", "hasVPU", "=", "true", ";", "else", "if", "(", "<ISA_LIT>II", "::", "isSPUInst", "(", "MC", ")", ")", "hasSPU", "=", "true", ";", "else", "if", "(", "<ISA_LIT>II", "::", "isLoadInst", "(", "MC", ")", ")", "hasLD", "=", "true", ";", "else", "if", "(", "<ISA_LIT>II", "::", "isStoreInst", "(", "MC", ")", ")", "hasST", "=", "true", ";", "}", "}", "if", "(", "(", "hasVPU", "||", "hasSPU", ")", "&&", "(", "hasLD", "||", "hasST", ")", ")", "{", "return", "false", ";", "}"], "ground_truth": ["if", "(", "doCompress", ")", "{"], "File": "TPCAsmInstCompress", "Func": "maybeCompressInstr", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9609, "Length": 90, "Cover_Rate": 0.3284671532846715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "returnReg", "=", "RI", ".", "getRARegister", "(", ")", ";"], "ground_truth": ["unsigned", "stackSize", "=", "MF", "->", "getFrameInfo", "(", ")", ".", "getStackSize", "(", ")", ";"], "File": "MipsAsmPrinter10", "Func": "emitFrameDirective", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9610, "Length": 22, "Cover_Rate": 0.3142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "libfunc", "=", "optab_libfunc", "(", "sdiv_optab", ",", "SImode", ")", ";", "lab1", "=", "gen_label_rtx", "(", ")", ";", "lab3", "=", "gen_label_rtx", "(", ")", ";", "or_result", "=", "expand_simple_binop", "(", "SImode", ",", "IOR", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ";", "emit_cmp_and_jump_insns", "(", "or_result", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GTU", ",", "<NUM_LIT>", ",", "GET_MODE", "(", "or_result", ")", ",", "<NUM_LIT>", ",", "lab3", ")", ";", "JUMP_LABEL", "(", "get_last_insn", "(", ")", ")", "=", "lab3", ";", "shift_left_result", "=", "expand_simple_binop", "(", "SImode", ",", "ASHIFT", ",", "operands", "[", "<NUM_LIT>", "]", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ";", "lookup_value", "=", "expand_simple_binop", "(", "SImode", ",", "IOR", ",", "shift_left_result", ",", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ";", "table", "=", "gen_rtx_PLUS", "(", "SImode", ",", "lookup_value", ",", "gen_rtx_SYMBOL_REF", "(", "SImode", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["convert_move", "(", "operands", "[", "<NUM_LIT>", "]", ",", "gen_rtx_MEM", "(", "QImode", ",", "table", ")", ",", "<NUM_LIT>", ")", ";"], "File": "nios22", "Func": "nios2_emit_expensive_div", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9611, "Length": 158, "Cover_Rate": 0.4906832298136646, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ShuffleVectorSDNode", "*", "SVOp", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ")", ";", "ArrayRef", "<", "int", ">", "Mask", "=", "SVOp", "->", "getMask", "(", ")", ";", "assert", "(", "Subtarget", "->", "hasAVX512", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "SDValue", "Broadcast", "=", "lowerVectorShuffleAsBroadcast", "(", "VT", ".", "SimpleTy", ",", "DL", ",", "V1", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Broadcast", ";", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "case", "<STR_LIT>", ":", "return", "lowerV8F64VectorShuffle", "(", "Op", ",", "V1", ",", "V2", ",", "Subtarget", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerV16F32VectorShuffle", "(", "Op", ",", "V1", ",", "V2", ",", "Subtarget", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerV8I64VectorShuffle", "(", "Op", ",", "V1", ",", "V2", ",", "Subtarget", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerV16I32VectorShuffle", "(", "Op", ",", "V1", ",", "V2", ",", "Subtarget", ",", "DAG", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "X86ISelLowering (2)4", "Func": "lower512BitVectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9612, "Length": 138, "Cover_Rate": 0.5348837209302325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Expcnt", "=", "getBitMask", "(", "getExpcntBitShift", "(", ")", ",", "getExpcntBitWidth", "(", ")", ")", ";", "unsigned", "Lgkmcnt", "=", "getBitMask", "(", "getLgkmcntBitShift", "(", ")", ",", "getLgkmcntBitWidth", "(", ")", ")", ";", "unsigned", "Waitcnt", "=", "VmcntLo", "|", "Expcnt", "|", "Lgkmcnt", ";", "if", "(", "Version", ".", "Major", "<", "<NUM_LIT>", ")", "return", "Waitcnt", ";", "unsigned", "VmcntHi", "=", "getBitMask", "(", "getVmcntBitShiftHi", "(", ")", ",", "getVmcntBitWidthHi", "(", ")", ")", ";"], "ground_truth": ["return", "Waitcnt", "|", "VmcntHi", ";"], "File": "AMDGPUBaseInfo", "Func": "getWaitcntBitMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9613, "Length": 67, "Cover_Rate": 0.7362637362637363, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "directMoveIsProfitable", "(", "const", "SDValue", "&", "Op", ")", "const", "{", "SDNode", "*", "Origin", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ";", "if", "(", "Origin", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "true", ";"], "ground_truth": ["MachineMemOperand", "*", "MMO", "=", "cast", "<", "LoadSDNode", ">", "(", "Origin", ")", "->", "getMemOperand", "(", ")", ";"], "File": "PPCISelLowering (2)7", "Func": "directMoveIsProfitable", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9614, "Length": 56, "Cover_Rate": 0.35668789808917195, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>GNULDBackend", "::", "doPostLayout", "(", "Module", "&", "pModule", ",", "IRBuilder", "&", "pBuilder", ")", "{"], "ground_truth": ["}"], "File": "X86LDBackend", "Func": "doPostLayout", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9615, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", "&&", "<STR_LIT>", ")", ";", "int", "Cost", "=", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "Op1Info", ",", "Op2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";"], "ground_truth": ["return", "vectorCostAdjustment", "(", "Cost", ",", "Opcode", ",", "Ty", ",", "nullptr", ")", ";"], "File": "PPCTargetTransformInfo35", "Func": "getArithmeticInstrCost", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9616, "Length": 44, "Cover_Rate": 0.4835164835164835, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "EncodedOffset", ",", "SL", ",", "<STR_LIT>", ")", ";", "Imm", "=", "true", ";", "return", "true", ";", "}", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "EncodedOffset", ")", "||", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "ByteOffset", ")", ")", "return", "false", ";", "if", "(", "Gen", "==", "<ISA_LIT>Subtarget", "::", "SEA_ISLANDS", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "EncodedOffset", ")", ")", "{", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "EncodedOffset", ",", "SL", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "SDValue", "C32Bit", "=", "CurDAG", "->", "getTargetConstant", "(", "ByteOffset", ",", "SL", ",", "<STR_LIT>", ")", ";", "Offset", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "C32Bit", ")", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG107", "Func": "SelectSMRDOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9617, "Length": 112, "Cover_Rate": 0.509090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "KCacheMode", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "if", "(", "KCacheMode", ">", "<NUM_LIT>", ")", "{", "int", "KCacheBank", "=", "MI", "->", "getOperand", "(", "OpNo", "-", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["O", "<<", "<STR_LIT>", "<<", "KCacheBank", "<<", "':'", ";"], "File": "AMDGPUInstPrinter", "Func": "printKCache", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9618, "Length": 45, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Triple", "TheTriple", "(", "TT", ")", ";"], "ground_truth": ["if", "(", "TheTriple", ".", "isOSDarwin", "(", ")", ")", "return", "new", "<ISA_LIT>MCAsmInfoDarwin", "(", ")", ";"], "File": "ARMMCTargetDesc3", "Func": "createARMMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9619, "Length": 20, "Cover_Rate": 0.4878048780487805, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "AsmPrinterCtor", ")", "PM", ".", "add", "(", "AsmPrinterCtor", "(", "errs", "(", ")", ",", "*", "this", ",", "Fast", ")", ")", ";"], "ground_truth": ["}"], "File": "X86TargetMachine92", "Func": "addSimpleCodeEmitter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9620, "Length": 22, "Cover_Rate": 0.30985915492957744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "markup", "(", "<STR_LIT>", ")", "<<", "<STR_LIT>", ";", "O", ".", "write_hex", "(", "Val", ")", ";", "O", "<<", "markup", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter60", "Func": "printExpandedImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9621, "Length": 24, "Cover_Rate": 0.39344262295081966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "InVT", ".", "isVector", "(", ")", "&&", "(", "InSVT", "==", "<STR_LIT>", "||", "InSVT", "==", "<STR_LIT>", ")", ")", "{", "SDLoc", "dl", "(", "N", ")", ";", "EVT", "DstVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "<STR_LIT>", ",", "InVT", ".", "getVectorNumElements", "(", ")", ")", ";", "SDValue", "P", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DstVT", ",", "Op0", ")", ";", "if", "(", "TLI", ".", "isOperationLegal", "(", "<STR_LIT>", ",", "DstVT", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "P", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "P", ")", ";", "}", "if", "(", "DAG", ".", "SignBitIsZero", "(", "Op0", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "Op0", ")", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering115", "Func": "combineUIntToFP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9622, "Length": 147, "Cover_Rate": 0.6712328767123288, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "m_pRelocator", "!=", "NULL", ")", ";"], "ground_truth": ["return", "m_pRelocator", ";"], "File": "AArch64LDBackend", "Func": "getRelocator", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9623, "Length": 10, "Cover_Rate": 0.5263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcage_f16", "(", "float16x4_t", "__a", ",", "float16x4_t", "__b", ")", "{"], "ground_truth": ["return", "(", "uint16x4_t", ")", "__builtin_neon_vcagev4hf", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon_vcage_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9624, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "live_regs_mask", "&=", "~", "<NUM_LIT>", ";", "}", "had_to_push_lr", "=", "(", "live_regs_mask", "&", "(", "<NUM_LIT>", "<<", "LR_REGNUM", ")", ")", "!=", "<NUM_LIT>", ";", "live_regs_mask", "&=", "<NUM_LIT>", ";", "if", "(", "crtl", "->", "args", ".", "pretend_args_size", "==", "<NUM_LIT>", "||", "TARGET_BACKTRACE", ")", "{", "if", "(", "had_to_push_lr", ")", "live_regs_mask", "|=", "<NUM_LIT>", "<<", "PC_REGNUM", ";", "if", "(", "live_regs_mask", ")", "thumb_pop", "(", "asm_out_file", ",", "live_regs_mask", ")", ";", "if", "(", "!", "had_to_push_lr", ")", "thumb_exit", "(", "asm_out_file", ",", "LR_REGNUM", ")", ";", "}", "else", "{", "if", "(", "live_regs_mask", ")", "thumb_pop", "(", "asm_out_file", ",", "live_regs_mask", ")", ";", "if", "(", "had_to_push_lr", ")", "{", "if", "(", "size", ">", "<NUM_LIT>", ")", "{", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "IP_REGNUM", ",", "LAST_ARG_REGNUM", ")", ";", "}", "thumb_pop", "(", "asm_out_file", ",", "<NUM_LIT>", "<<", "LAST_ARG_REGNUM", ")", ";", "if", "(", "size", ">", "<NUM_LIT>", ")", "{", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "LR_REGNUM", ",", "LAST_ARG_REGNUM", ")", ";", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "LAST_ARG_REGNUM", ",", "IP_REGNUM", ")", ";", "regno", "=", "LR_REGNUM", ";", "}"], "ground_truth": ["else", "regno", "=", "LAST_ARG_REGNUM", ";"], "File": "arm", "Func": "thumb1_unexpanded_epilogue", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9625, "Length": 158, "Cover_Rate": 0.3110236220472441, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initialize<ISA_LIT>AAWrapperPassPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "TPCAliasAnalysis", "Func": "TPCAAWrapperPass", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9626, "Length": 11, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GV", "->", "hasInitializer", "(", ")", ")", "{", "if", "(", "EmitSpecialLLVMGlobal", "(", "GV", ")", ")", "{", "return", ";", "}", "}", "MCSymbol", "*", "GVSym", "=", "getSymbol", "(", "GV", ")", ";", "if", "(", "!", "GV", "->", "hasInitializer", "(", ")", ")", "{", "return", ";", "}", "GVSym", "->", "redefineIfPossible", "(", ")", ";", "if", "(", "GVSym", "->", "isDefined", "(", ")", "||", "GVSym", "->", "isVariable", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "+", "Twine", "(", "GVSym", "->", "getName", "(", ")", ")", "+", "<STR_LIT>", ")", ";", "SectionKind", "GVKind", "=", "TargetLoweringObjectFile", "::", "getKindForGlobal", "(", "GV", ",", "TM", ")", ";", "const", "DataLayout", "&", "DL", "=", "GV", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "uint64_t", "Size", "=", "DL", ".", "getTypeAllocSize", "(", "GV", "->", "getType", "(", ")", "->", "getElementType", "(", ")", ")", ";", "unsigned", "Align", "=", "DL", ".", "getPreferredAlignment", "(", "GV", ")", ";", "MCSection", "*", "TheSection", "=", "getObjFileLowering", "(", ")", ".", "SectionForGlobal", "(", "GV", ",", "GVKind", ",", "TM", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "TheSection", ")", ";", "TS", "->", "emitAlign", "(", "Align", ")", ";", "if", "(", "!", "GV", "->", "hasLocalLinkage", "(", ")", ")", "{", "TS", "->", "emitGlobal", "(", "GVSym", ")", ";", "}", "OutStreamer", "->", "EmitLabel", "(", "GVSym", ")", ";", "if", "(", "GVKind", ".", "isBSS", "(", ")", ")", "{", "TS", "->", "emitBlock", "(", "Size", ")", ";", "}", "else", "{"], "ground_truth": ["EmitGlobalConstant", "(", "DL", ",", "GV", "->", "getInitializer", "(", ")", ")", ";"], "File": "Z80AsmPrinter1", "Func": "EmitGlobalVariable", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9627, "Length": 220, "Cover_Rate": 0.859375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_move_epi64", "(", "__m128i", "__A", ")", "{", "return", "_mm_set_epi64", "(", "(", "__m64", ")", "<NUM_LIT>", ",", "(", "__m64", ")", "__A", "[", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["}"], "File": "emmintrin", "Func": "_mm_move_epi64", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9628, "Length": 37, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__arm_vddupq_wb_u16", "(", "__a", ",", "__imm", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vddupq_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9629, "Length": 9, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCExpr", "::", "printImpl", "(", "raw_ostream", "&", "OS", ")", "const", "{", "bool", "closeParen", "=", "printVariantKind", "(", "OS", ",", "Kind", ")", ";"], "ground_truth": ["const", "MCExpr", "*", "Expr", "=", "getSubExpr", "(", ")", ";"], "File": "SparcMCExpr16", "Func": "printImpl", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9630, "Length": 30, "Cover_Rate": 0.6521739130434783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCInstPrinter", "*", "create<ISA_LIT>MCInstPrinter", "(", "const", "Target", "&", "T", ",", "unsigned", "SyntaxVariant", ",", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "return", "new", "<ISA_LIT>InstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", ";"], "ground_truth": ["}"], "File": "PatmosMCTargetDesc", "Func": "createPatmosMCInstPrinter", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 9631, "Length": 46, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "AND", ":", "case", "IOR", ":", "case", "XOR", ":", "return", "(", "const_ok_for_op", "(", "hi_val", ",", "code", ")", "||", "hi_val", "==", "<NUM_LIT>", ")", "&&", "(", "const_ok_for_op", "(", "lo_val", ",", "code", ")", "||", "lo_val", "==", "<NUM_LIT>", ")", ";", "case", "PLUS", ":", "return", "arm_not_operand", "(", "hi", ",", "SImode", ")", "&&", "arm_add_operand", "(", "lo", ",", "SImode", ")", ";"], "ground_truth": ["default", ":"], "File": "arm4", "Func": "const_ok_for_dimode_op", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9632, "Length": 56, "Cover_Rate": 0.4745762711864407, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>CA53Erratum835769Stub", "::", "~", "<ISA_LIT>CA53Erratum835769Stub", "(", ")", "{"], "ground_truth": ["}"], "File": "AArch64CA53Erratum835769Stub", "Func": "~AArch64CA53Erratum835769Stub", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9633, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vst1q_p_u32", "(", "uint32_t", "*", "__addr", ",", "uint32x4_t", "__value", ",", "mve_pred16_t", "__p", ")", "{", "return", "vstrwq_p_u32", "(", "__addr", ",", "__value", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vst1q_p_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9634, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GlobalVariable", "*", "GVSP", "=", "cast", "<", "GlobalVariable", ">", "(", "*", "UUI", ")", ";", "DISubprogram", "*", "SP", "=", "new", "DISubprogram", "(", "GVSP", ")", ";", "std", "::", "string", "Name", ";", "SP", "->", "getLinkageName", "(", "Name", ")", ";", "FunctNameMap", "[", "Name", "]", "=", "SP", ";", "}"], "ground_truth": ["return", ";"], "File": "PIC16DebugInfo3", "Func": "PopulateFunctsDI", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9635, "Length": 45, "Cover_Rate": 0.30405405405405406, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "CallInst", "*", ",", "<NUM_LIT>", ">", "ToErase", ";", "LLVMContext", "&", "C", "=", "LongjmpF", "->", "getParent", "(", ")", "->", "getContext", "(", ")", ";", "IRBuilder", "<", ">", "IRB", "(", "C", ")", ";", "for", "(", "User", "*", "U", ":", "LongjmpF", "->", "users", "(", ")", ")", "{", "auto", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "U", ")", ";"], "ground_truth": ["if", "(", "CI", "&&", "CI", "->", "getCalledFunction", "(", ")", "==", "LongjmpF", ")", "{"], "File": "WebAssemblyLowerEmscriptenEHSjLj12", "Func": "replaceLongjmpWithEmscriptenLongjmp", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9636, "Length": 69, "Cover_Rate": 0.33658536585365856, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "string", "GetAEABIUnwindPersonalityName", "(", "unsigned", "Index", ")", "{", "assert", "(", "Index", "<", "NUM_PERSONALITY_INDEX", "&&", "<STR_LIT>", ")", ";", "return", "(", "Twine", "(", "<STR_LIT>", ")", "+", "Twine", "(", "Index", ")", ")", ".", "str", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer3", "Func": "GetAEABIUnwindPersonalityName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9637, "Length": 37, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "std", "::", "string", ">", "mov_mixp", "(", "Register", "a", ")", "{", "return", "D", "(", "<STR_LIT>", ",", "R", "(", "a", ")", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "disassembler", "Func": "mov_mixp", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9638, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "symRef", ".", "getKind", "(", ")", ")", "{", "default", ":", "return", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GD_GOT", ":", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_LD_GOT", ":", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GD_PLT", ":", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_LD_PLT", ":", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_IE", ":", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_IE_GOT", ":", "case", "MCSymbolRefExpr", "::", "VK_TPREL", ":", "break", ";", "}", "cast", "<", "MCSymbolELF", ">", "(", "symRef", ".", "getSymbol", "(", ")", ")", ".", "setType", "(", "ELF", "::", "STT_TLS", ")", ";", "break", ";", "}", "case", "MCExpr", "::", "Unary", ":", "fixELFSymbolsInTLSFixupsImpl", "(", "cast", "<", "MCUnaryExpr", ">", "(", "Expr", ")", "->", "getSubExpr", "(", ")", ",", "Asm", ")", ";"], "ground_truth": ["break", ";"], "File": "HexagonMCExpr10", "Func": "fixELFSymbolsInTLSFixupsImpl", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9639, "Length": 97, "Cover_Rate": 0.47317073170731705, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstructionSelector", "::", "tryOptSelect", "(", "MachineInstr", "&", "I", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "*", "MIB", ".", "getMRI", "(", ")", ";", "MachineInstr", "*", "CondDef", "=", "MRI", ".", "getVRegDef", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "while", "(", "CondDef", ")", "{", "Register", "CondDefReg", "=", "CondDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "MRI", ".", "hasOneNonDBGUse", "(", "CondDefReg", ")", ")", "{", "for", "(", "const", "MachineInstr", "&", "UI", ":", "MRI", ".", "use_nodbg_instructions", "(", "CondDefReg", ")", ")", "{", "if", "(", "CondDef", "==", "&", "UI", ")", "continue", ";", "if", "(", "UI", ".", "getOpcode", "(", ")", "!=", "TargetOpcode", "::", "G_SELECT", ")", "return", "false", ";", "}", "}", "unsigned", "Opc", "=", "CondDef", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "!=", "TargetOpcode", "::", "COPY", "&&", "Opc", "!=", "TargetOpcode", "::", "G_TRUNC", ")", "break", ";", "if", "(", "Opc", "==", "TargetOpcode", "::", "COPY", "&&", "Register", "::", "isPhysicalRegister", "(", "CondDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "CondDef", "=", "MRI", ".", "getVRegDef", "(", "CondDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "}", "if", "(", "!", "CondDef", ")", "return", "false", ";", "unsigned", "CondOpc", "=", "CondDef", "->", "getOpcode", "(", ")", ";", "if", "(", "CondOpc", "!=", "TargetOpcode", "::", "G_ICMP", "&&", "CondOpc", "!=", "TargetOpcode", "::", "G_FCMP", ")", "return", "false", ";", "<STR_LIT>", "CondCode", ";", "if", "(", "CondOpc", "==", "TargetOpcode", "::", "G_ICMP", ")", "{", "auto", "Pred", "=", "static_cast", "<", "CmpInst", "::", "Predicate", ">", "(", "CondDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getPredicate", "(", ")", ")", ";", "CondCode", "=", "changeICMPPredTo<ISA_LIT>CC", "(", "Pred", ")", ";", "emitIntegerCompare", "(", "CondDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "CondDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "CondDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "MIB", ")", ";", "}", "else", "{", "auto", "Pred", "=", "static_cast", "<", "CmpInst", "::", "Predicate", ">", "(", "CondDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getPredicate", "(", ")", ")", ";", "<STR_LIT>", "CondCode2", ";", "changeFCMPPredTo<ISA_LIT>CC", "(", "Pred", ",", "CondCode", ",", "CondCode2", ")", ";"], "ground_truth": ["if", "(", "CondCode2", "!=", "<STR_LIT>", ")", "return", "false", ";"], "File": "AArch64InstructionSelector1", "Func": "tryOptSelect", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9640, "Length": 330, "Cover_Rate": 0.765661252900232, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", ";", "I", "!=", "E", ";", "I", "++", ")", "{", "if", "(", "I", "->", "isBranch", "(", ")", "&&", "TII", "->", "getBranchDestBlock", "(", "*", "I", ")", "==", "S", ")", "return", "nullptr", ";", "}", "}", "return", "S", ";", "}", ";", "for", "(", "auto", "&", "I", ":", "MBB", ".", "instrs", "(", ")", ")", "{", "if", "(", "!", "I", ".", "isDebugInstr", "(", ")", "&&", "!", "I", ".", "isUnconditionalBranch", "(", ")", ")", "return", "false", ";", "}", "assert", "(", "MBB", ".", "succ_size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MachineBasicBlock", "*", "Succ", "=", "*", "MBB", ".", "succ_begin", "(", ")", ";", "MachineBasicBlock", "*", "FallThrough", "=", "nullptr", ";", "while", "(", "!", "MBB", ".", "predecessors", "(", ")", ".", "empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "P", "=", "*", "MBB", ".", "pred_begin", "(", ")", ";", "if", "(", "GetFallThroughSucc", "(", "P", ")", "==", "&", "MBB", ")", "FallThrough", "=", "P", ";", "P", "->", "ReplaceUsesOfBlockWith", "(", "&", "MBB", ",", "Succ", ")", ";", "}", "MBB", ".", "removeSuccessor", "(", "Succ", ")", ";", "if", "(", "LIS", ")", "{", "for", "(", "auto", "&", "I", ":", "MBB", ".", "instrs", "(", ")", ")", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "I", ")", ";", "}", "if", "(", "MDT", ")", "MDT", "->", "eraseNode", "(", "&", "MBB", ")", ";", "MBB", ".", "clear", "(", ")", ";", "MBB", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["if", "(", "FallThrough", "&&", "!", "FallThrough", "->", "isLayoutSuccessor", "(", "Succ", ")", ")", "{"], "File": "SILowerControlFlow61", "Func": "removeMBBifRedundant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9641, "Length": 221, "Cover_Rate": 0.5862068965517241, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "bisReversable", ")", "{", "if", "(", "isOrderedDuplexPair", "(", "MCII", ",", "*", "MCB", ".", "getOperand", "(", "j", ")", ".", "getInst", "(", ")", ",", "<ISA_LIT>MCInstrInfo", "::", "hasExtenderForIndex", "(", "MCB", ",", "j", "-", "<NUM_LIT>", ")", ",", "*", "MCB", ".", "getOperand", "(", "k", ")", ".", "getInst", "(", ")", ",", "<ISA_LIT>MCInstrInfo", "::", "hasExtenderForIndex", "(", "MCB", ",", "k", "-", "<NUM_LIT>", ")", ",", "bisReversable", ")", ")", "{", "unsigned", "iClass", "=", "iClassOfDuplexPair", "(", "getDuplexCandidateGroup", "(", "*", "MCB", ".", "getOperand", "(", "j", ")", ".", "getInst", "(", ")", ")", ",", "getDuplexCandidateGroup", "(", "*", "MCB", ".", "getOperand", "(", "k", ")", ".", "getInst", "(", ")", ")", ")", ";", "duplexToTry", ".", "push_back", "(", "DuplexCandidate", "(", "k", ",", "j", ",", "iClass", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "k", "<<", "<STR_LIT>", "<<", "j", "<<", "<STR_LIT>", "<<", "MCB", ".", "getOperand", "(", "j", ")", ".", "getInst", "(", ")", "->", "getOpcode", "(", ")", "<<", "<STR_LIT>", "<<", "MCB", ".", "getOperand", "(", "k", ")", ".", "getInst", "(", ")", "->", "getOpcode", "(", ")", "<<", "<STR_LIT>", ")", ";", "}", "else", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "k", "<<", "<STR_LIT>", "<<", "j", "<<", "<STR_LIT>", "<<", "MCB", ".", "getOperand", "(", "j", ")", ".", "getInst", "(", ")", "->", "getOpcode", "(", ")", "<<", "<STR_LIT>", "<<", "MCB", ".", "getOperand", "(", "k", ")", ".", "getInst", "(", ")", "->", "getOpcode", "(", ")", "<<", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "HexagonMCDuplexInfo13", "Func": "getDuplexPossibilties", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9642, "Length": 219, "Cover_Rate": 0.3656093489148581, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BlockAddressSDNode", "*", "N", "=", "cast", "<", "BlockAddressSDNode", ">", "(", "Op", ")", ";"], "ground_truth": ["return", "getAddr", "(", "N", ",", "DAG", ")", ";"], "File": "RISCVISelLowering1", "Func": "lowerBlockAddress", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9643, "Length": 20, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "emitArrayBound", "(", "MCSymbol", "*", "Sym", ",", "const", "GlobalVariable", "*", "GV", ")", "{", "assert", "(", "(", "GV", "->", "hasExternalLinkage", "(", ")", "||", "GV", "->", "hasWeakLinkage", "(", ")", "||", "GV", "->", "hasLinkOnceLinkage", "(", ")", "||", "GV", "->", "hasCommonLinkage", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "ArrayType", "*", "ATy", "=", "dyn_cast", "<", "ArrayType", ">", "(", "cast", "<", "PointerType", ">", "(", "GV", "->", "getType", "(", ")", ")", "->", "getElementType", "(", ")", ")", ")", "{", "MCSymbol", "*", "SymGlob", "=", "OutContext", ".", "getOrCreateSymbol", "(", "Twine", "(", "Sym", "->", "getName", "(", ")", "+", "StringRef", "(", "<STR_LIT>", ")", ")", ")", ";", "OutStreamer", "->", "EmitSymbolAttribute", "(", "SymGlob", ",", "MCSA_Global", ")", ";", "OutStreamer", "->", "EmitAssignment", "(", "SymGlob", ",", "MCConstantExpr", "::", "create", "(", "ATy", "->", "getNumElements", "(", ")", ",", "OutContext", ")", ")", ";", "if", "(", "GV", "->", "hasWeakLinkage", "(", ")", "||", "GV", "->", "hasLinkOnceLinkage", "(", ")", "||", "GV", "->", "hasCommonLinkage", "(", ")", ")", "{", "OutStreamer", "->", "EmitSymbolAttribute", "(", "SymGlob", ",", "MCSA_Weak", ")", ";", "}"], "ground_truth": ["}"], "File": "XCoreAsmPrinter (2)", "Func": "emitArrayBound", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9644, "Length": 159, "Cover_Rate": 0.99375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getSwitchSet", "(", ")", "const", "{", "assert", "(", "Kind", ">=", "OpKind", "::", "SwitchSet", "&&", "<STR_LIT>", ")", ";", "return", "SwitchSet", ";"], "ground_truth": ["}"], "File": "TPCAsmParser", "Func": "getSwitchSet", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9645, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "struct", "bpf_sock", "*", "bpf_get_listener_sock", "(", "struct", "bpf_sock", "*", "sk", ")", "{"], "ground_truth": ["return", "(", "struct", "bpf_sock", "*", ")", "__builtin_bpf_helper_get_listener_sock", "(", "(", "void", "*", ")", "sk", ")", ";"], "File": "bpf-helpers", "Func": "bpf_get_listener_sock", "Target": "bpf", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 9646, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "EVT", "ResVT", "=", "Op", ".", "getValueType", "(", ")", ";", "assert", "(", "ResVT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["SDValue", "V1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering82", "Func": "LowerAVXCONCAT_VECTORS", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9647, "Length": 41, "Cover_Rate": 0.4606741573033708, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm", "::", "SmallVector", "<", "std", "::", "pair", "<", "std", "::", "string", ",", "std", "::", "string", ">", ",", "<NUM_LIT>", ">", "Tools", ";", "if", "(", "const", "NamedMDNode", "*", "Ident", "=", "M", ".", "getNamedMetadata", "(", "<STR_LIT>", ")", ")", "{", "llvm", "::", "SmallSet", "<", "StringRef", ",", "<NUM_LIT>", ">", "SeenTools", ";", "for", "(", "size_t", "I", "=", "<NUM_LIT>", ",", "E", "=", "Ident", "->", "getNumOperands", "(", ")", ";", "I", "<", "E", ";", "++", "I", ")", "{", "const", "auto", "*", "S", "=", "cast", "<", "MDString", ">", "(", "Ident", "->", "getOperand", "(", "I", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "std", "::", "pair", "<", "StringRef", ",", "StringRef", ">", "Field", "=", "S", "->", "getString", "(", ")", ".", "split", "(", "<STR_LIT>", ")", ";", "StringRef", "Name", "=", "Field", ".", "first", ".", "trim", "(", ")", ";", "StringRef", "Version", "=", "Field", ".", "second", ".", "trim", "(", ")", ";", "if", "(", "SeenTools", ".", "insert", "(", "Name", ")", ".", "second", ")", "Tools", ".", "emplace_back", "(", "Name", ".", "str", "(", ")", ",", "Version", ".", "str", "(", ")", ")", ";", "}", "}", "int", "FieldCount", "=", "int", "(", "!", "Languages", ".", "empty", "(", ")", ")", "+", "int", "(", "!", "Tools", ".", "empty", "(", ")", ")", ";", "if", "(", "FieldCount", "!=", "<NUM_LIT>", ")", "{", "MCSectionWasm", "*", "Producers", "=", "OutContext", ".", "getWasmSection", "(", "<STR_LIT>", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "OutStreamer", "->", "PushSection", "(", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "Producers", ")", ";", "OutStreamer", "->", "EmitULEB128IntValue", "(", "FieldCount", ")", ";", "for", "(", "auto", "&", "Producers", ":", "{", "std", "::", "make_pair", "(", "<STR_LIT>", ",", "&", "Languages", ")", ",", "std", "::", "make_pair", "(", "<STR_LIT>", ",", "&", "Tools", ")", "}", ")", "{", "if", "(", "Producers", ".", "second", "->", "empty", "(", ")", ")", "continue", ";", "OutStreamer", "->", "EmitULEB128IntValue", "(", "strlen", "(", "Producers", ".", "first", ")", ")", ";", "OutStreamer", "->", "EmitBytes", "(", "Producers", ".", "first", ")", ";", "OutStreamer", "->", "EmitULEB128IntValue", "(", "Producers", ".", "second", "->", "size", "(", ")", ")", ";", "for", "(", "auto", "&", "Producer", ":", "*", "Producers", ".", "second", ")", "{", "OutStreamer", "->", "EmitULEB128IntValue", "(", "Producer", ".", "first", ".", "size", "(", ")", ")", ";", "OutStreamer", "->", "EmitBytes", "(", "Producer", ".", "first", ")", ";", "OutStreamer", "->", "EmitULEB128IntValue", "(", "Producer", ".", "second", ".", "size", "(", ")", ")", ";", "OutStreamer", "->", "EmitBytes", "(", "Producer", ".", "second", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyAsmPrinter11", "Func": "EmitProducerInfo", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9648, "Length": 364, "Cover_Rate": 0.7040618955512572, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "n", ";", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "CONST_DOUBLE", ")", "{", "gcc_assert", "(", "HOST_BITS_PER_WIDE_INT", "!=", "<NUM_LIT>", ")", ";", "lval", "=", "CONST_DOUBLE_LOW", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&", "<NUM_LIT>", ";", "hval", "=", "CONST_DOUBLE_HIGH", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&", "<NUM_LIT>", ";", "}", "else", "{", "lval", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "hval", "=", "<NUM_LIT>", ";", "}", "if", "(", "lval", "!=", "<NUM_LIT>", "&&", "(", "n", "=", "exact_log2", "(", "lval", "&", "(", "-", "lval", ")", ")", ")", "!=", "-", "<NUM_LIT>", "&&", "(", "lval", ">>", "n", ")", "<", "<NUM_LIT>", ")", "{", "lval", ">>=", "n", ";", "if", "(", "HOST_BITS_PER_WIDE_INT", "==", "<NUM_LIT>", "&&", "hval", "!=", "<NUM_LIT>", ")", "{", "if", "(", "n", "<=", "<NUM_LIT>", "||", "hval", ">=", "(", "(", "unsigned", ")", "<NUM_LIT>", "<<", "(", "n", "-", "<NUM_LIT>", ")", ")", ")", "n", "=", "<NUM_LIT>", ";", "else", "lval", "|=", "hval", "<<", "(", "<NUM_LIT>", "-", "n", ")", ";", "}", "if", "(", "n", ">", "<NUM_LIT>", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "lval", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "n", ")", ";", "return", "<STR_LIT>", ";", "}", "}", "else", "if", "(", "hval", "!=", "<NUM_LIT>", "&&", "(", "n", "=", "exact_log2", "(", "hval", "&", "(", "-", "hval", ")", ")", "-", "<NUM_LIT>", ")", "!=", "-", "<NUM_LIT>", "&&", "(", "hval", ">>", "n", ")", "<", "<NUM_LIT>", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "hval", ">>", "n", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "n", "+", "<NUM_LIT>", ")", ";", "return", "<STR_LIT>", ";", "}", "}", "if", "(", "vax_maybe_split_dimode_move", "(", "operands", ")", ")", "{", "hi", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]", ";", "hi", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]", ";", "split_quadword_operands", "(", "insn", ",", "SET", ",", "hi", ",", "lo", ",", "<NUM_LIT>", ")", ";", "pattern_lo", "=", "vax_output_int_move", "(", "NULL", ",", "lo", ",", "SImode", ")", ";", "pattern_hi", "=", "vax_output_int_move", "(", "NULL", ",", "hi", ",", "SImode", ")", ";", "if", "(", "(", "!", "strncmp", "(", "pattern_lo", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", "&&", "!", "strncmp", "(", "pattern_hi", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ")", "||", "(", "!", "strncmp", "(", "pattern_lo", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", "&&", "!", "strncmp", "(", "pattern_hi", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "MEM_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "GET_CODE", "(", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ")", "==", "PRE_DEC", ")", "{", "output_asm_insn", "(", "pattern_hi", ",", "hi", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "lo", "[", "<NUM_LIT>", "]", ";", "operands", "[", "<NUM_LIT>", "]", "=", "lo", "[", "<NUM_LIT>", "]", ";", "operands", "[", "<NUM_LIT>", "]", "=", "lo", "[", "<NUM_LIT>", "]", ";", "return", "pattern_lo", ";", "}"], "ground_truth": ["else", "{"], "File": "vax1", "Func": "vax_output_int_move", "Target": "vax", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9649, "Length": 426, "Cover_Rate": 0.4479495268138801, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>RegisterInfo", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["}"], "File": "mprocRegisterInfo", "Func": "processFunctionBeforeFrameFinalized", "Target": "mproc", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9650, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Base", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Offset", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "!", "TM", ".", "isPositionIndependent", "(", ")", ")", "{", "if", "(", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "return", "false", ";", "}", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Addr", ")", ")", "{", "ConstantSDNode", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "CN", "->", "getSExtValue", "(", ")", ")", ")", "{", "if", "(", "SPAllowed", ")", "{", "if", "(", "FrameIndexSDNode", "*", "FIN", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FIN", "->", "getIndex", "(", ")", ",", "ValTy", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "CN", "->", "getZExtValue", "(", ")", ",", "DL", ",", "ValTy", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "Mips16ISelDAGToDAG12", "Func": "selectAddr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9651, "Length": 170, "Cover_Rate": 0.4009433962264151, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "PointerType", "*", "PT", "=", "dyn_cast", "<", "PointerType", ">", "(", "GType", ")", ")", "GType", "=", "PT", "->", "getElementType", "(", ")", ";", "if", "(", "isa", "<", "ArrayType", ">", "(", "GType", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "StructType", "*", "ST", "=", "dyn_cast", "<", "StructType", ">", "(", "GType", ")", ")", "{", "if", "(", "ST", "->", "isOpaque", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "}", "unsigned", "Size", "=", "GVar", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ".", "getTypeAllocSize", "(", "GType", ")", ";"], "ground_truth": ["if", "(", "Size", "==", "<NUM_LIT>", ")", "{"], "File": "HexagonTargetObjectFile38", "Func": "isGlobalInSmallSection", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9652, "Length": 109, "Cover_Rate": 0.3002754820936639, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<STR_LIT>", "(", "Val", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", "(", "Val", ")", "==", "<NUM_LIT>", ")", "return", ";", "O", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "(", "<STR_LIT>", "(", "Val", ")", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "(", "Val", ")", ";"], "ground_truth": ["}"], "File": "AArch64InstPrinter (2)", "Func": "printShifter", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9653, "Length": 38, "Cover_Rate": 0.4367816091954023, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "(", "void", ")", "Subtarget", ";", "assert", "(", "Subtarget", ".", "isCallingConvWin64", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "UseFP", "=", "true", ";", "}", "else", "{", "if", "(", "FPOffsetFits", "&&", "PreferFP", ")", "UseFP", "=", "true", ";", "}", "}", "}", "assert", "(", "(", "(", "isFixed", "||", "isCSR", ")", "||", "!", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", "||", "!", "UseFP", ")", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "if", "(", "UseFP", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "if", "(", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ")", "FrameReg", "=", "RegInfo", "->", "getBaseRegister", "(", ")", ";", "else", "{", "assert", "(", "!", "MFI", ".", "hasVarSizedObjects", "(", ")", "&&", "<STR_LIT>", ")", ";", "FrameReg", "=", "<STR_LIT>", ";", "if", "(", "canUseRedZone", "(", "MF", ")", ")", "Offset", "-=", "AFI", "->", "getLocalStackSize", "(", ")", ";", "}", "return", "Offset", ";"], "ground_truth": ["}"], "File": "AArch64FrameLowering105", "Func": "resolveFrameIndexReference", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9654, "Length": 143, "Cover_Rate": 0.3235294117647059, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "float16x4_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon3_vreinterpret_f16_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9655, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", ")", "&&", "RHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "if", "(", "C", "->", "getAPIntValue", "(", ")", "==", "<NUM_LIT>", "&&", "RHS", ".", "hasOneUse", "(", ")", ")", "{", "SDValue", "addV", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "RHS", ".", "getValueType", "(", ")", ",", "LHS", ",", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getSetCC", "(", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "addV", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "addV", ".", "getValueType", "(", ")", ")", ",", "CC", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)2", "Func": "PerformISDSETCCCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9656, "Length": 129, "Cover_Rate": 0.40186915887850466, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCI", ".", "setLoc", "(", "IDLoc", ")", ";", "}", "switch", "(", "result", ")", "{", "default", ":", "break", ";", "case", "Match_Success", ":", "return", "false", ";", "case", "Match_MissingFeature", ":", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "case", "Match_MnemonicFail", ":", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidOperand", ":", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "<NUM_LIT>", ")", "{", "if", "(", "ErrorInfo", ">=", "InstOperands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "ErrorLoc", "=", "(", "static_cast", "<", "<ISA_LIT>Operand", "*", ">", "(", "InstOperands", "[", "ErrorInfo", "]", ".", "get", "(", ")", ")", ")", "->", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "HexagonAsmParser11", "Func": "matchOneInstruction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9657, "Length": 130, "Cover_Rate": 0.5676855895196506, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "{", "if", "(", "MI", "->", "isPseudo", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", "->", "getOpcode", "(", ")", "<<", "<STR_LIT>", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "OutStreamer", "->", "AddComment", "(", "<STR_LIT>", ")", ";", "break", ";", "}", "MCInst", "TmpInst0", ";", "MCInstLowering", "->", "Lower", "(", "MI", ",", "TmpInst0", ")", ";", "OutStreamer", "->", "EmitInstruction", "(", "TmpInst0", ",", "getSubtargetInfo", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "M680x0AsmPrinter", "Func": "EmitInstruction", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9658, "Length": 98, "Cover_Rate": 0.9607843137254902, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__extension__", "(", "__m512i", ")", "(", "__v8di", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_setzero_si512", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9659, "Length": 27, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "CmpSwap", "=", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "Ops", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineSDNode", "::", "mmo_iterator", "MemOp", "=", "MF", ".", "allocateMemRefsArray", "(", "<NUM_LIT>", ")", ";", "MemOp", "[", "<NUM_LIT>", "]", "=", "cast", "<", "MemSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "CmpSwap", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "<NUM_LIT>", ")", ";", "Results", ".", "push_back", "(", "SDValue", "(", "CmpSwap", ",", "<NUM_LIT>", ")", ")", ";", "Results", ".", "push_back", "(", "SDValue", "(", "CmpSwap", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["Results", ".", "push_back", "(", "SDValue", "(", "CmpSwap", ",", "<NUM_LIT>", ")", ")", ";"], "File": "AArch64ISelLowering (2)", "Func": "ReplaceCMP_SWAP_128Results", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9660, "Length": 123, "Cover_Rate": 0.5146443514644351, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCCodeEmitter", "*", "llvm", "::", "create<ISA_LIT>MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "MCII", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCContext", "&", "Ctx", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>MCCodeEmitter", "(", "MCII", ",", "STI", ",", "Ctx", ")", ";"], "File": "AArch64MCCodeEmitter1", "Func": "createAArch64MCCodeEmitter", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9661, "Length": 37, "Cover_Rate": 0.9736842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFrameInfo", "&", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "MFI", ".", "setReturnAddressIsTaken", "(", "true", ")", ";", "if", "(", "verifyReturnAddressArgumentIsConstant", "(", "Op", ",", "DAG", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "auto", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "if", "(", "Depth", ">", "<NUM_LIT>", ")", "{", "SDValue", "FrameAddr", "=", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["SDValue", "Offset", "=", "DAG", ".", "getConstant", "(", "DAG", ".", "getDataLayout", "(", ")", ".", "getPointerSize", "(", ")", ",", "dl", ",", "<STR_LIT>", ")", ";"], "File": "MSP430ISelLowering18", "Func": "LowerRETURNADDR", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9662, "Length": 112, "Cover_Rate": 0.5685279187817259, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FastISel", "::", "SelectCmp", "(", "const", "Instruction", "*", "I", ")", "{", "const", "CmpInst", "*", "CI", "=", "cast", "<", "CmpInst", ">", "(", "I", ")", ";", "<STR_LIT>", "<ISA_LIT>Pred", "=", "getComparePred", "(", "CI", "->", "getPredicate", "(", ")", ")", ";", "if", "(", "<ISA_LIT>Pred", "==", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "!", "<ISA_LIT>EmitCmp", "(", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "CI", "->", "isUnsigned", "(", ")", ",", "CI", "->", "isEquality", "(", ")", ")", ")", "return", "false", ";", "unsigned", "MovCCOpc", "=", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "const", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "unsigned", "DestReg", "=", "createResultReg", "(", "RC", ")", ";", "Constant", "*", "Zero", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "*", "Context", ")", ",", "<NUM_LIT>", ")", ";", "unsigned", "ZeroReg", "=", "fastMaterializeConstant", "(", "Zero", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "MovCCOpc", ")", ",", "DestReg", ")", ".", "addReg", "(", "ZeroReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<ISA_LIT>Pred", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "updateValueMap", "(", "I", ",", "DestReg", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMFastISel (2)2", "Func": "SelectCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9663, "Length": 190, "Cover_Rate": 0.926829268292683, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";", "return", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "(", "Op", ")", ";"], "ground_truth": ["}"], "File": "HexagonAsmParser (2)", "Func": "CreateToken", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9664, "Length": 24, "Cover_Rate": 0.32432432432432434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint16x8_t", ")", "__builtin_neon_vrshluv8hi", "(", "(", "int16x8_t", ")", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vrshlq_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9665, "Length": 15, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_fmsub_sh", "(", "__mmask8", "__U", ",", "__m128h", "__W", ",", "__m128h", "__A", ",", "__m128h", "__B", ")", "{", "return", "(", "__m128h", ")", "__builtin_ia32_vfmaddsh3_maskz", "(", "(", "__v8hf", ")", "__W", ",", "(", "__v8hf", ")", "__A", ",", "-", "(", "__v8hf", ")", "__B", ",", "(", "__mmask8", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm_maskz_fmsub_sh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9666, "Length": 59, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegMap", "[", "Stack", "[", "--", "StackTop", "]", "]", "=", "~", "<NUM_LIT>", ";", "int", "Opcode", "=", "Lookup", "(", "PopTable", ",", "array_lengthof", "(", "PopTable", ")", ",", "I", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "Opcode", "!=", "-", "<NUM_LIT>", ")", "{", "I", "->", "setDesc", "(", "TII", "->", "get", "(", "Opcode", ")", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "I", "->", "RemoveOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "X86FloatingPoint", "Func": "popStackAfter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9667, "Length": 67, "Cover_Rate": 0.46853146853146854, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SyntaxVariant", "==", "<NUM_LIT>", ")", "return", "(", "new", "<ISA_LIT>InstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", ")", ";", "else", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "HexagonAsmPrinter32", "Func": "createHexagonMCInstPrinter", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9668, "Length": 24, "Cover_Rate": 0.4528301886792453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_cvt_roundpd_epi32", "(", "__m512d", "__A", ",", "const", "int", "__R", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_cvtpd2dq512_mask", "(", "(", "__v8df", ")", "__A", ",", "(", "__v8si", ")", "_mm256_undefined_si256", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_cvt_roundpd_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9669, "Length": 51, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "XformMskToBitPosU3Imm", "(", "uint8_t", "Imm", ",", "SDLoc", "DL", ")", "{", "return", "XformMskToBitPosU5Imm", "(", "Imm", ",", "DL", ")", ";"], "ground_truth": ["}"], "File": "HexagonISelDAGToDAG", "Func": "XformMskToBitPosU3Imm", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9670, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vshrq_m", "(", "uint16x8_t", "__inactive", ",", "uint16x8_t", "__a", ",", "const", "int", "__imm", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__arm_vshrq_m_n_u16", "(", "__inactive", ",", "__a", ",", "__imm", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vshrq_m", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9671, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isLegalAndnType", "=", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ";", "if", "(", "!", "Subtarget", ".", "hasBMI", "(", ")", "||", "!", "isAndn", "||", "!", "isLegalAndnType", ")", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "Op", ".", "getNode", "(", ")", "->", "use_begin", "(", ")", ",", "UE", "=", "Op", ".", "getNode", "(", ")", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "if", "(", "UI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "goto", "default_case", ";", "switch", "(", "ArithOp", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "{", "if", "(", "!", "NeedTruncation", "&&", "(", "<ISA_LIT>CC", "==", "<STR_LIT>", "||", "<ISA_LIT>CC", "==", "<STR_LIT>", ")", ")", "{", "if", "(", "SDValue", "EFLAGS", "=", "LowerVectorAllZeroTest", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ")", "return", "EFLAGS", ";", "}", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "}", "}", "NumOperands", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "SDValue", "(", "Op", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ";", "default", ":", "default_case", ":", "break", ";", "}", "if", "(", "NeedTruncation", ")", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "WideVal", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "WideVT", "=", "WideVal", ".", "getValueType", "(", ")", ";", "unsigned", "ConvertedOp", "=", "<NUM_LIT>", ";", "switch", "(", "WideVal", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "ConvertedOp", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "ConvertedOp", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "ConvertedOp", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "ConvertedOp", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "ConvertedOp", "=", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "ConvertedOp", ")", "{", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "TLI", ".", "isOperationLegal", "(", "WideVal", ".", "getOpcode", "(", ")", ",", "WideVT", ")", ")", "{", "SDValue", "V0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "WideVal", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "V1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "WideVal", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "ConvertedOp", ",", "dl", ",", "VT", ",", "V0", ",", "V1", ")", ";", "}", "}", "}", "if", "(", "Opcode", "==", "<NUM_LIT>", ")", "{"], "ground_truth": ["if", "(", "auto", "Node", "=", "EmitKTEST", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ")", "return", "Node", ";"], "File": "X86ISelLowering (3)", "Func": "EmitTest", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9672, "Length": 437, "Cover_Rate": 0.3043175487465181, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "mayBeEmittedAsTailCall", "(", "const", "CallInst", "*", "CI", ")", "const", "{", "if", "(", "!", "CI", "->", "isTailCall", "(", ")", ")", "return", "false", ";", "const", "Function", "*", "ParentFn", "=", "CI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "if", "(", "<STR_LIT>", "(", "ParentFn", "->", "getCallingConv", "(", ")", ")", ")", "return", "false", ";", "auto", "Attr", "=", "ParentFn", "->", "getFnAttribute", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "(", "Attr", ".", "getValueAsString", "(", ")", "!=", "<STR_LIT>", ")", ";"], "File": "SIISelLowering (2)3", "Func": "mayBeEmittedAsTailCall", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9673, "Length": 74, "Cover_Rate": 0.961038961038961, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "StringRef", "IDVal", "=", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "{", "RefKind", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_LO16", ";", "}", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["RefKind", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_HI16", ";"], "File": "ARMAsmParser (2)1", "Func": "parsePrefix", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9674, "Length": 74, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OperandMatchResultTy", "<ISA_LIT>AsmParser", "::", "tryParseRegister", "(", "unsigned", "&", "RegNo", ",", "SMLoc", "&", "StartLoc", ",", "SMLoc", "&", "EndLoc", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "LoongArchAsmParser", "Func": "tryParseRegister", "Target": "LoongArch", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9675, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "if", "(", "!", "printAliasInstr", "(", "MI", ",", "O", ")", ")", "printInstruction", "(", "MI", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";"], "ground_truth": ["}"], "File": "MSP430InstPrinter13", "Func": "printInst", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9676, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_vpshldv_v16hi", "(", "(", "__v16hi", ")", "__A", ",", "(", "__v16hi", ")", "__B", ",", "(", "__v16hi", ")", "__C", ")", ";"], "ground_truth": ["}"], "File": "avx512vbmi2vlintrin", "Func": "_mm256_shldv_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9677, "Length": 23, "Cover_Rate": 0.4791666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addModImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "ARMAsmParser101", "Func": "addModImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9678, "Length": 21, "Cover_Rate": 0.3620689655172414, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "virtReg", ":", "virtRegs", ")", "{", "for", "(", "auto", "&", "useDef", ":", "regInfo", ".", "reg_operands", "(", "virtReg", ")", ")", "{", "(", "void", ")", "useDef", ";", "++", "useDefCount", ";", "}", "}"], "ground_truth": ["return", "(", "useDefCount", "/", "degree", ")", ";"], "File": "regAlloc", "Func": "calculateAndGetCostRatio", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9679, "Length": 39, "Cover_Rate": 0.7358490566037735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StackSizeSVE", "=", "S", ";"], "ground_truth": ["}"], "File": "AArch64MachineFunctionInfo1", "Func": "setStackSizeSVE", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9680, "Length": 5, "Cover_Rate": 0.3125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "}", "break", ";", "case", "'v'", ":", "if", "(", "Subtarget", ".", "hasVector", "(", ")", ")", "{", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "}", "break", ";", "}", "}", "if", "(", "Constraint", ".", "size", "(", ")", ">", "<NUM_LIT>", "&&", "Constraint", "[", "<NUM_LIT>", "]", "==", "'{'", ")", "{", "if", "(", "Constraint", "[", "<NUM_LIT>", "]", "==", "'r'", ")", "{", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "parseRegisterNumber", "(", "Constraint", ",", "&", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "parseRegisterNumber", "(", "Constraint", ",", "&", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "return", "parseRegisterNumber", "(", "Constraint", ",", "&", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "Constraint", "[", "<NUM_LIT>", "]", "==", "'f'", ")", "{", "if", "(", "useSoftFloat", "(", ")", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "static_cast", "<", "const", "TargetRegisterClass", "*", ">", "(", "nullptr", ")", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "parseRegisterNumber", "(", "Constraint", ",", "&", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "parseRegisterNumber", "(", "Constraint", ",", "&", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "return", "parseRegisterNumber", "(", "Constraint", ",", "&", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "Constraint", "[", "<NUM_LIT>", "]", "==", "'v'", ")", "{", "if", "(", "!", "Subtarget", ".", "hasVector", "(", ")", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "static_cast", "<", "const", "TargetRegisterClass", "*", ">", "(", "nullptr", ")", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "parseRegisterNumber", "(", "Constraint", ",", "&", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "parseRegisterNumber", "(", "Constraint", ",", "&", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "return", "parseRegisterNumber", "(", "Constraint", ",", "&", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SystemZISelLowering (2)2", "Func": "getRegForInlineAsmConstraint", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9681, "Length": 349, "Cover_Rate": 0.5402476780185759, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Disp", ";"], "ground_truth": ["}"], "File": "X86AsmParser22", "Func": "getDisp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9682, "Length": 4, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "first_elt_regno", ";", "rtx", "elt", ";", "count", "=", "XVECLEN", "(", "op", ",", "<NUM_LIT>", ")", ";", "elt", "=", "XVECEXP", "(", "op", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "elt", ")", "!=", "SET", "||", "count", "<=", "<NUM_LIT>", "||", "count", ">", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "load_p", ")", "{", "if", "(", "GET_CODE", "(", "SET_DEST", "(", "elt", ")", ")", "!=", "REG", "||", "GET_CODE", "(", "SET_SRC", "(", "elt", ")", ")", "!=", "MEM", ")", "return", "false", ";"], "ground_truth": ["first_elt_regno", "=", "REGNO", "(", "SET_DEST", "(", "elt", ")", ")", ";"], "File": "nds32-predicates2", "Func": "nds32_valid_multiple_load_store", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9683, "Length": 86, "Cover_Rate": 0.5341614906832298, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Mult", "=", "ROOTNode", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "ROOTNode", "->", "getOperand", "(", "<NUM_LIT>", ")", ":", "ROOTNode", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "AddOperand", "=", "ROOTNode", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "ROOTNode", "->", "getOperand", "(", "<NUM_LIT>", ")", ":", "ROOTNode", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "Mult", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "MultLHS", "=", "Mult", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "MultRHS", "=", "Mult", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "bool", "IsSigned", "=", "MultLHS", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "MultRHS", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "bool", "IsUnsigned", "=", "MultLHS", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "MultRHS", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "if", "(", "!", "IsSigned", "&&", "!", "IsUnsigned", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "ROOTNode", ")", ";", "SDValue", "TopHalf", ";", "SDValue", "BottomHalf", ";", "BottomHalf", "=", "CurDAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "AddOperand", ",", "CurDAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "TopHalf", "=", "CurDAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "AddOperand", ",", "CurDAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "SDValue", "ACCIn", "=", "CurDAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "BottomHalf", ",", "TopHalf", ")", ";", "bool", "IsAdd", "=", "ROOTNode", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ";"], "ground_truth": ["unsigned", "Opcode", "=", "IsAdd", "?", "(", "IsUnsigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "IsUnsigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";"], "File": "MipsISelLowering (2)4", "Func": "performMADD_MSUBCombine", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9684, "Length": 255, "Cover_Rate": 0.4838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Desc", ".", "TSFlags", "&", "(", "<STR_LIT>", "|", "<STR_LIT>", "|", "<STR_LIT>", "|", "<STR_LIT>", "|", "<STR_LIT>", "|", "<STR_LIT>", ")", ")", "{", "if", "(", "<STR_LIT>", "(", "Opcode", ",", "<STR_LIT>", "::", "imm", ")", "!=", "-", "<NUM_LIT>", ")", "{", "++", "ConstantBusUseCount", ";", "}", "SmallDenseSet", "<", "unsigned", ">", "SGPRsUsed", ";", "unsigned", "SGPRUsed", "=", "findImplicitSGPRReadInVOP", "(", "Inst", ")", ";", "if", "(", "SGPRUsed", "!=", "<STR_LIT>", ")", "{", "SGPRsUsed", ".", "insert", "(", "SGPRUsed", ")", ";", "++", "ConstantBusUseCount", ";", "}", "const", "int", "Src0Idx", "=", "<STR_LIT>", "(", "Opcode", ",", "<STR_LIT>", "::", "src0", ")", ";", "const", "int", "Src1Idx", "=", "<STR_LIT>", "(", "Opcode", ",", "<STR_LIT>", "::", "src1", ")", ";", "const", "int", "Src2Idx", "=", "<STR_LIT>", "(", "Opcode", ",", "<STR_LIT>", "::", "src2", ")", ";", "const", "int", "OpIndices", "[", "]", "=", "{", "Src0Idx", ",", "Src1Idx", ",", "Src2Idx", "}", ";", "for", "(", "int", "OpIdx", ":", "OpIndices", ")", "{", "if", "(", "OpIdx", "==", "-", "<NUM_LIT>", ")", "break", ";", "const", "MCOperand", "&", "MO", "=", "Inst", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "usesConstantBus", "(", "Inst", ",", "OpIdx", ")", ")", "{"], "ground_truth": ["if", "(", "MO", ".", "isReg", "(", ")", ")", "{"], "File": "AMDGPUAsmParser4", "Func": "validateConstantBusLimitations", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9685, "Length": 173, "Cover_Rate": 0.45526315789473687, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "!", "Is64Bit", "&&", "IsTailCall", "&&", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", "&&", "Subtarget", "->", "isPICStyleGOT", "(", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering160", "Func": "CallRequiresFnAddressInReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9686, "Length": 25, "Cover_Rate": 0.6756756756756757, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "step1", "-=", "step2", ";", "}", "if", "(", "step1", ">", "<NUM_LIT>", ")", "{", "riscv_emit_stack_tie", "(", ")", ";", "need_barrier_p", "=", "false", ";", "rtx", "adjust", "=", "GEN_INT", "(", "step1", ")", ";", "if", "(", "!", "SMALL_OPERAND", "(", "step1", ")", ")", "{", "riscv_emit_move", "(", "RISCV_PROLOGUE_TEMP", "(", "Pmode", ")", ",", "adjust", ")", ";", "adjust", "=", "RISCV_PROLOGUE_TEMP", "(", "Pmode", ")", ";", "}", "insn", "=", "emit_insn", "(", "gen_add3_insn", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "adjust", ")", ")", ";", "rtx", "dwarf", "=", "NULL_RTX", ";", "rtx", "cfa_adjust_rtx", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "step2", ")", ")", ";", "dwarf", "=", "alloc_reg_note", "(", "REG_CFA_DEF_CFA", ",", "cfa_adjust_rtx", ",", "dwarf", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "REG_NOTES", "(", "insn", ")", "=", "dwarf", ";", "}", "if", "(", "use_restore_libcall", ")", "frame", "->", "mask", "=", "<NUM_LIT>", ";", "riscv_for_each_saved_reg", "(", "frame", "->", "total_size", "-", "step2", ",", "riscv_restore_reg", ")", ";", "if", "(", "use_restore_libcall", ")", "{", "frame", "->", "mask", "=", "mask", ";", "gcc_assert", "(", "step2", ">=", "frame", "->", "save_libcall_adjustment", ")", ";", "step2", "-=", "frame", "->", "save_libcall_adjustment", ";", "}", "if", "(", "need_barrier_p", ")", "riscv_emit_stack_tie", "(", ")", ";"], "ground_truth": ["if", "(", "step2", ">", "<NUM_LIT>", ")", "{"], "File": "riscv2", "Func": "riscv_expand_epilogue", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9687, "Length": 178, "Cover_Rate": 0.3095652173913043, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TmpInst", "=", "MCInstBuilder", "(", "Size", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Binary", "=", "getBinaryCodeForInstr", "(", "TmpInst", ",", "Fixups", ",", "STI", ")", ";", "writeData", "(", "Binary", ",", "Size", ",", "OS", ")", ";", "TmpInst", "=", "MCInstBuilder", "(", "Size", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addImm", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "+", "<NUM_LIT>", ")", ";"], "ground_truth": ["Binary", "=", "getBinaryCodeForInstr", "(", "TmpInst", ",", "Fixups", ",", "STI", ")", ";"], "File": "CSKYMCCodeEmitter1", "Func": "expandRSUBI", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9688, "Length": 113, "Cover_Rate": 0.6208791208791209, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "elementize", "(", "F", ")", ";", "if", "(", "RemoveRedundantMoves", ")", "while", "(", "<NUM_LIT>", ")", "{", "if", "(", "copyProp", "(", "F", ")", "==", "<NUM_LIT>", ")", "break", ";", "removeDeadMoves", "(", "F", ")", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "VectorElementize", "Func": "runOnMachineFunction", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9689, "Length": 35, "Cover_Rate": 0.4605263157894737, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TargetInstrInfo", "::", "commuteInstructionImpl", "(", "WorkingMI", ",", "false", ",", "OpIdx1", ",", "OpIdx2", ")", ";", "}", "case", "CASE_VFMA_OPCODE_LMULS", "(", "FMADD", ",", "VV", ")", ":", "case", "CASE_VFMA_OPCODE_LMULS", "(", "FMSUB", ",", "VV", ")", ":", "case", "CASE_VFMA_OPCODE_LMULS", "(", "FNMADD", ",", "VV", ")", ":", "case", "CASE_VFMA_OPCODE_LMULS", "(", "FNMSUB", ",", "VV", ")", ":", "{", "assert", "(", "(", "OpIdx1", "==", "<NUM_LIT>", "||", "OpIdx2", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "OpIdx1", "==", "<NUM_LIT>", "||", "OpIdx2", "==", "<NUM_LIT>", ")", "{", "unsigned", "Opc", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "CASE_VFMA_CHANGE_OPCODE_LMULS", "(", "FMADD", ",", "FMACC", ",", "VV", ")", "CASE_VFMA_CHANGE_OPCODE_LMULS", "(", "FMSUB", ",", "FMSAC", ",", "VV", ")", "CASE_VFMA_CHANGE_OPCODE_LMULS", "(", "FNMADD", ",", "FNMACC", ",", "VV", ")", "CASE_VFMA_CHANGE_OPCODE_LMULS", "(", "FNMSUB", ",", "FNMSAC", ",", "VV", ")", "}", "auto", "&", "WorkingMI", "=", "cloneIfNew", "(", "MI", ")", ";", "WorkingMI", ".", "setDesc", "(", "get", "(", "Opc", ")", ")", ";", "return", "TargetInstrInfo", "::", "commuteInstructionImpl", "(", "WorkingMI", ",", "false", ",", "OpIdx1", ",", "OpIdx2", ")", ";", "}", "break", ";"], "ground_truth": ["}"], "File": "RISCVInstrInfo20", "Func": "commuteInstructionImpl", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9690, "Length": 163, "Cover_Rate": 0.3388773388773389, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "_mm_mia_si64", "(", "__m64", "__A", ",", "int", "__B", ",", "int", "__C", ")", "{", "return", "__builtin_arm_tmia", "(", "__A", ",", "__B", ",", "__C", ")", ";"], "ground_truth": ["}"], "File": "mmintrin", "Func": "_mm_mia_si64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9691, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Addr", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "addOperand", "(", "Addr", "[", "i", "]", ")", ";"], "File": "SparcInstrInfo17", "Func": "loadRegFromAddr", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9692, "Length": 49, "Cover_Rate": 0.3081761006289308, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MISimplifyPatchable", "::", "processDstReg", "(", "MachineRegisterInfo", "*", "MRI", ",", "Register", "&", "DstReg", ",", "Register", "&", "SrcReg", ",", "const", "GlobalValue", "*", "GVal", ",", "bool", "doSrcRegProp", ",", "bool", "IsAma", ")", "{", "auto", "Begin", "=", "MRI", "->", "use_begin", "(", "DstReg", ")", ",", "End", "=", "MRI", "->", "use_end", "(", ")", ";", "decltype", "(", "End", ")", "NextI", ";", "for", "(", "auto", "I", "=", "Begin", ";", "I", "!=", "End", ";", "I", "=", "NextI", ")", "{"], "ground_truth": ["NextI", "=", "std", "::", "next", "(", "I", ")", ";"], "File": "BPFMISimplifyPatchable1", "Func": "processDstReg", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9693, "Length": 78, "Cover_Rate": 0.6341463414634146, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vmulq_n_u8", "(", "uint8x16_t", "__a", ",", "uint8_t", "__b", ")", "{", "return", "__builtin_mve_vmulq_n_uv16qi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vmulq_n_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9694, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "JumpOffset", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "JumpOffset", ")", ")", ";"], "File": "FISCDisassembler", "Func": "DecodeJumpTarget", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9695, "Length": 24, "Cover_Rate": 0.48, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printFPImmOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";"], "ground_truth": ["O", "<<", "markup", "(", "<STR_LIT>", ")", "<<", "'#'", "<<", "<STR_LIT>", "(", "MO", ".", "getImm", "(", ")", ")", "<<", "markup", "(", "<STR_LIT>", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printFPImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9696, "Length": 53, "Cover_Rate": 0.9464285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "AsmVariant", "!=", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "if", "(", "!", "ExtraCode", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";"], "ground_truth": ["if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "return", "true", ";"], "File": "RISCVAsmPrinter14", "Func": "PrintAsmMemoryOperand", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9697, "Length": 41, "Cover_Rate": 0.3904761904761905, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "cfun", "->", "static_chain_decl", "!=", "NULL", ")", "size", "+=", "(", "<NUM_LIT>", "*", "UNITS_PER_WORD", ")", ";", "cfun", "->", "machine", "->", "callee_save_size", "=", "<NUM_LIT>", ";", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "++", "regno", ")", "{", "if", "(", "xtensa_call_save_reg", "(", "regno", ")", ")", "cfun", "->", "machine", "->", "callee_save_size", "+=", "UNITS_PER_WORD", ";", "}"], "ground_truth": ["cfun", "->", "machine", "->", "current_frame_size", "=", "XTENSA_STACK_ALIGN", "(", "size", "+", "cfun", "->", "machine", "->", "callee_save_size", "+", "crtl", "->", "outgoing_args_size", "+", "(", "WINDOW_SIZE", "*", "UNITS_PER_WORD", ")", ")", ";"], "File": "xtensa6", "Func": "compute_frame_size", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9698, "Length": 81, "Cover_Rate": 0.5827338129496403, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__X", "^", "(", "__X", "-", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "bmiintrin", "Func": "__blsmsk_u32", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9699, "Length": 12, "Cover_Rate": 0.41379310344827586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "EVT", "ShVT", "=", "<STR_LIT>", ";", "unsigned", "Opc", "=", "isLeft", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SrcOp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ShVT", ",", "SrcOp", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "ShVT", ",", "SrcOp", ",", "DAG", ".", "getConstant", "(", "NumBits", ",", "TLI", ".", "getShiftAmountTy", "(", "SrcOp", ".", "getValueType", "(", ")", ")", ")", ")", ")", ";"], "File": "X86ISelLowering191", "Func": "getVShift", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9700, "Length": 85, "Cover_Rate": 0.68, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "case", "E_KFmode", ":", "return", "TARGET_FLOAT128_TYPE", "&&", "!", "TARGET_IEEEQUAD", ";", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "rs6000", "Func": "rs6000_libgcc_floating_mode_supported_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9701, "Length": 18, "Cover_Rate": 0.43902439024390244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "Op", ".", "getNode", "(", ")", ")", ";", "SDValue", "Vec", "=", "Op", ".", "getNode", "(", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "SubVec", "=", "Op", ".", "getNode", "(", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Idx", "=", "Op", ".", "getNode", "(", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op", ".", "getNode", "(", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "is256BitVector", "(", ")", "&&", "SubVec", ".", "getNode", "(", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "is128BitVector", "(", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Idx", ")", ")", "{", "unsigned", "IdxVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "Idx", ")", "->", "getZExtValue", "(", ")", ";"], "ground_truth": ["return", "Insert128BitVector", "(", "Vec", ",", "SubVec", ",", "IdxVal", ",", "DAG", ",", "dl", ")", ";"], "File": "X86ISelLowering233", "Func": "LowerINSERT_SUBVECTOR", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9702, "Length": 122, "Cover_Rate": 0.782051282051282, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "tree_code", "code", "=", "TREE_CODE", "(", "expr", ")", ";", "if", "(", "code", "==", "COMPONENT_REF", "||", "code", "==", "ARRAY_REF", ")", "return", "<NUM_LIT>", ";", "if", "(", "code", "==", "ADDR_EXPR", ")", "return", "bpf_core_is_maybe_aggregate_access", "(", "TREE_OPERAND", "(", "expr", ",", "<NUM_LIT>", ")", ")", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "bpf", "Func": "bpf_core_is_maybe_aggregate_access", "Target": "bpf", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 9703, "Length": 43, "Cover_Rate": 0.8431372549019608, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "nvptx_emit_joining", "(", "GOMP_DIM_MASK", "(", "mode", ")", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "nvptx", "Func": "nvptx_expand_oacc_join", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 9704, "Length": 11, "Cover_Rate": 0.6111111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegNo", "==", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "RegNo", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "SystemZDisassembler21", "Func": "decodeRegisterClass", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9705, "Length": 28, "Cover_Rate": 0.45161290322580644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "VA", ":", "ArgLocs", ")", "{", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "EVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "switch", "(", "RegVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "RegVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", "<<", "'\\n'", ";", "llvm_unreachable", "(", "<NUM_LIT>", ")", ";", "}", "case", "<STR_LIT>", ":", "unsigned", "VReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "RegInfo", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "VReg", ")", ";", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "VReg", ",", "RegVT", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExt", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}", "}", "else", "{"], "ground_truth": ["DiagnosticInfoUnsupported", "Err", "(", "DL", ",", "*", "MF", ".", "getFunction", "(", ")", ",", "<STR_LIT>", ",", "SDValue", "(", ")", ")", ";"], "File": "BPFISelLowering (2)", "Func": "LowerFormalArguments", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9706, "Length": 244, "Cover_Rate": 0.5545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunctionPass", "(", "ID", ")", ",", "TRI", "(", "nullptr", ")", ",", "TII", "(", "nullptr", ")", "{"], "ground_truth": ["}"], "File": "SILowerControlFlow (2)", "Func": "SILowerControlFlowPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9707, "Length": 16, "Cover_Rate": 0.6956521739130435, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "(", "class1", "==", "FP_REGS", ")", "!=", "(", "class2", "==", "FP_REGS", ")", ")", "&&", "(", "(", "TARGET_FLOATXX", "&&", "!", "ISA_HAS_MXHC1", ")", "||", "TARGET_O32_FP64A_ABI", ")", "&&", "GET_MODE_SIZE", "(", "mode", ")", ">=", "<NUM_LIT>", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "mips", "Func": "mips_secondary_memory_needed", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9708, "Length": 41, "Cover_Rate": 0.5694444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int32x4_t", "result", "=", "vcombine_s32", "(", "a", ",", "vcreate_s32", "(", "__AARCH64_UINT64_C", "(", "<NUM_LIT>", ")", ")", ")", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "b", ")", ":", ")", ";"], "ground_truth": ["return", "result", ";"], "File": "arm", "Func": "neon2_vqmovn_high_s64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9709, "Length": 35, "Cover_Rate": 0.7777777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MI", "->", "definesRegister", "(", "<STR_LIT>", ")", ")", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "<STR_LIT>", ",", "true", ",", "true", ")", ")", ";"], "ground_truth": ["if", "(", "!", "MI", "->", "readsRegister", "(", "<STR_LIT>", ")", ")", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "<STR_LIT>", ",", "false", ",", "true", ")", ")", ";"], "File": "WebAssemblyRegStackify (2)", "Func": "ImposeStackOrdering", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9710, "Length": 52, "Cover_Rate": 0.7428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "RC", "=", "TII", "->", "getOpRegClass", "(", "MI", ",", "i", ")", ";", "RegInterval", "Interval", "=", "getRegInterval", "(", "RC", ",", "Op", ")", ";", "for", "(", "unsigned", "j", "=", "Interval", ".", "first", ";", "j", "<", "Interval", ".", "second", ";", "++", "j", ")", "{", "if", "(", "Op", ".", "isDef", "(", ")", ")", "{", "increaseCounters", "(", "Result", ",", "UsedRegs", "[", "j", "]", ")", ";", "increaseCounters", "(", "Result", ",", "DefinedRegs", "[", "j", "]", ")", ";", "}", "if", "(", "Op", ".", "isUse", "(", ")", ")", "increaseCounters", "(", "Result", ",", "DefinedRegs", "[", "j", "]", ")", ";", "}", "}"], "ground_truth": ["return", "Result", ";"], "File": "SIInsertWaits13", "Func": "handleOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9711, "Length": 96, "Cover_Rate": 0.5680473372781065, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "<ISA_LIT>ComputeAddress", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Addr", ")", ")", "return", "false", ";", "unsigned", "ResultReg", ";", "if", "(", "!", "<ISA_LIT>EmitLoad", "(", "VT", ",", "ResultReg", ",", "Addr", ")", ")", "return", "false", ";", "UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMFastISel77", "Func": "SelectLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9712, "Length": 46, "Cover_Rate": 0.46938775510204084, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutgoingArgHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineInstrBuilder", "MIB", ",", "CCAssignFn", "*", "AssignFn", ",", "CCAssignFn", "*", "AssignFnVarArg", ")", ":", "ValueHandler", "(", "MIRBuilder", ",", "MRI", ",", "AssignFn", ")", ",", "MIB", "(", "MIB", ")", ",", "AssignFnVarArg", "(", "AssignFnVarArg", ")", ",", "StackSize", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "AArch64CallLowering (2)", "Func": "OutgoingArgHandler", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9713, "Length": 47, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_packus_epi16", "(", "__m128i", "__A", ",", "__m128i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_packuswb128", "(", "(", "__v8hi", ")", "__A", ",", "(", "__v8hi", ")", "__B", ")", ";"], "File": "emmintrin", "Func": "_mm_packus_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9714, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "Inst", ".", "insert", "(", "Inst", ".", "begin", "(", ")", ",", "MCOperand", "::", "createReg", "(", "RRegsNoR0", "[", "Base", "]", ")", ")", ";", "break", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "SignExtend64", "<", "<NUM_LIT>", ">", "(", "Disp", ")", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "RRegsNoR0", "[", "Base", "]", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "PPCDisassembler", "Func": "decodeMemRIOperands", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9715, "Length": 65, "Cover_Rate": 0.3403141361256545, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Rd", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Rd", "|=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "unsigned", "size", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "align", "=", "<NUM_LIT>", ";", "unsigned", "index", "=", "<NUM_LIT>", ";", "unsigned", "inc", "=", "<NUM_LIT>", ";", "switch", "(", "size", ")", "{", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "<NUM_LIT>", ":", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "align", "=", "<NUM_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "align", "=", "<NUM_LIT>", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "inc", "=", "<NUM_LIT>", ";"], "ground_truth": ["break", ";"], "File": "ARMDisassembler13", "Func": "DecodeVST2LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9716, "Length": 165, "Cover_Rate": 0.36995515695067266, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DstReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "SrcReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "i", ";", "--", "i", ")", "MI", "->", "RemoveOperand", "(", "i", "-", "<NUM_LIT>", ")", ";", "DReg", "=", "getCorrespondingDRegAndLane", "(", "TRI", ",", "SrcReg", ",", "Lane", ")", ";", "MI", "->", "setDesc", "(", "get", "(", "<STR_LIT>", ")", ")", ";", "AddDefaultPred", "(", "MIB", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "DReg", ",", "RegState", "::", "Undef", ")", ".", "addImm", "(", "Lane", ")", ")", ";", "MIB", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "{", "if", "(", "Domain", "!=", "ExeNEON", ")", "break", ";", "assert", "(", "!", "isPredicated", "(", "MI", ")", "&&", "<STR_LIT>", ")", ";", "DstReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "SrcReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "DReg", "=", "getCorrespondingDRegAndLane", "(", "TRI", ",", "DstReg", ",", "Lane", ")", ";", "unsigned", "ImplicitSReg", ";", "if", "(", "!", "getImplicitSPRUseForDPRUse", "(", "TRI", ",", "MI", ",", "DReg", ",", "Lane", ",", "ImplicitSReg", ")", ")", "break", ";", "for", "(", "unsigned", "i", "=", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "i", ";", "--", "i", ")", "MI", "->", "RemoveOperand", "(", "i", "-", "<NUM_LIT>", ")", ";", "MI", "->", "setDesc", "(", "get", "(", "<STR_LIT>", ")", ")", ";", "MIB", ".", "addReg", "(", "DReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "DReg", ",", "getUndefRegState", "(", "!", "MI", "->", "readsRegister", "(", "DReg", ",", "TRI", ")", ")", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "Lane", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "MIB", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "RegState", "::", "Implicit", ")", ";", "if", "(", "ImplicitSReg", "!=", "<NUM_LIT>", ")", "MIB", ".", "addReg", "(", "ImplicitSReg", ",", "RegState", "::", "Implicit", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "if", "(", "Domain", "!=", "ExeNEON", ")", "break", ";", "DstReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "SrcReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "DstLane", "=", "<NUM_LIT>", ",", "SrcLane", "=", "<NUM_LIT>", ",", "DDst", ",", "DSrc", ";", "DDst", "=", "getCorrespondingDRegAndLane", "(", "TRI", ",", "DstReg", ",", "DstLane", ")", ";", "DSrc", "=", "getCorrespondingDRegAndLane", "(", "TRI", ",", "SrcReg", ",", "SrcLane", ")", ";", "unsigned", "ImplicitSReg", ";"], "ground_truth": ["if", "(", "!", "getImplicitSPRUseForDPRUse", "(", "TRI", ",", "MI", ",", "DSrc", ",", "SrcLane", ",", "ImplicitSReg", ")", ")", "break", ";"], "File": "ARMBaseInstrInfo (2)3", "Func": "setExecutionDomain", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9717, "Length": 410, "Cover_Rate": 0.37822878228782286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "char", "buf", "[", "<NUM_LIT>", "]", ";", "bool", "useskip", ";", "int", "nullify", "=", "INSN_ANNULLED_BRANCH_P", "(", "insn", ")", ";", "int", "length", "=", "get_attr_length", "(", "insn", ")", ";", "int", "xdelay", ";", "if", "(", "branch_to_delay_slot_p", "(", "insn", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "DImode", "&&", "operands", "[", "<NUM_LIT>", "]", "==", "const0_rtx", ")", "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "DImode", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "DImode", "&&", "operands", "[", "<NUM_LIT>", "]", "==", "const0_rtx", ")", "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "DImode", ",", "<NUM_LIT>", ")", ";", "if", "(", "length", "==", "<NUM_LIT>", "&&", "dbr_sequence_length", "(", ")", "==", "<NUM_LIT>", ")", "nullify", "=", "<NUM_LIT>", ";", "if", "(", "!", "nullify", "&&", "length", "==", "<NUM_LIT>", "&&", "dbr_sequence_length", "(", ")", "==", "<NUM_LIT>", ")", "nullify", "=", "forward_branch_p", "(", "insn", ")", ";", "useskip", "=", "(", "length", "==", "<NUM_LIT>", "&&", "nullify", ")", "?", "use_skip_p", "(", "insn", ")", ":", "FALSE", ";", "switch", "(", "length", ")", "{", "case", "<NUM_LIT>", ":", "if", "(", "useskip", ")", "strcpy", "(", "buf", ",", "<STR_LIT>", ")", ";", "else", "strcpy", "(", "buf", ",", "<STR_LIT>", ")", ";", "if", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "DImode", ")", "strcat", "(", "buf", ",", "<STR_LIT>", ")", ";", "if", "(", "negated", ")", "strcat", "(", "buf", ",", "<STR_LIT>", ")", ";", "else", "strcat", "(", "buf", ",", "<STR_LIT>", ")", ";", "if", "(", "useskip", ")", "strcat", "(", "buf", ",", "<STR_LIT>", ")", ";", "else", "if", "(", "nullify", ")", "{", "if", "(", "branch_needs_nop_p", "(", "insn", ")", ")", "strcat", "(", "buf", ",", "<STR_LIT>", ")", ";", "else", "strcat", "(", "buf", ",", "<STR_LIT>", ")", ";", "}", "else", "strcat", "(", "buf", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "dbr_sequence_length", "(", ")", "!=", "<NUM_LIT>", "&&", "!", "forward_branch_p", "(", "insn", ")", "&&", "nullify", ")", "{", "strcpy", "(", "buf", ",", "<STR_LIT>", ")", ";", "if", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "DImode", ")", "strcat", "(", "buf", ",", "<STR_LIT>", ")", ";", "if", "(", "negated", ")", "strcat", "(", "buf", ",", "<STR_LIT>", ")", ";", "else", "strcat", "(", "buf", ",", "<STR_LIT>", ")", ";", "strcat", "(", "buf", ",", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "dbr_sequence_length", "(", ")", "==", "<NUM_LIT>", "&&", "!", "forward_branch_p", "(", "insn", ")", "&&", "INSN_ADDRESSES_SET_P", "(", ")", "&&", "VAL_14_BITS_P", "(", "INSN_ADDRESSES", "(", "INSN_UID", "(", "JUMP_LABEL", "(", "insn", ")", ")", ")", "-", "INSN_ADDRESSES", "(", "INSN_UID", "(", "insn", ")", ")", "-", "<NUM_LIT>", ")", ")", "{", "strcpy", "(", "buf", ",", "<STR_LIT>", ")", ";", "if", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "DImode", ")", "strcat", "(", "buf", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "negated", ")", "strcat", "(", "buf", ",", "<STR_LIT>", ")", ";"], "File": "pa", "Func": "pa_output_cbranch", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9718, "Length": 425, "Cover_Rate": 0.5952380952380952, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>RegisterInfo", "::", "<ISA_LIT>RegisterInfo", "(", "AMDGPUTargetMachine", "&", "tm", ",", "const", "TargetInstrInfo", "&", "tii", ")", ":", "AMDGPURegisterInfo", "(", "tm", ",", "tii", ")", ",", "TM", "(", "tm", ")", ",", "TII", "(", "tii", ")", "{"], "ground_truth": ["}"], "File": "SIRegisterInfo75", "Func": "SIRegisterInfo", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9719, "Length": 32, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint16x4_t", ")", "__builtin_neon_vrsubhnv4si", "(", "(", "int32x4_t", ")", "__a", ",", "(", "int32x4_t", ")", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vrsubhn_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9720, "Length": 18, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ImmVal", ">=", "-", "<NUM_LIT>", "&&", "ImmVal", "<", "<NUM_LIT>", ")", "{", "Imm", "=", "CurDAG", "->", "getTargetConstant", "(", "ImmVal", ",", "DL", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AArch64ISelDAGToDAG1", "Func": "SelectSVESignedArithImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9721, "Length": 34, "Cover_Rate": 0.4358974358974359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "PostRA", "=", "!", "MRI", ".", "isSSA", "(", ")", ";", "if", "(", "(", "ConstantOpNo", "!=", "III", ".", "OpNoForForwarding", ")", "&&", "!", "III", ".", "IsCommutative", ")", "return", "false", ";", "if", "(", "Imm", "%", "III", ".", "ImmMustBeMultipleOf", ")", "return", "false", ";", "if", "(", "III", ".", "TruncateImmTo", ")", "Imm", "&=", "(", "(", "<NUM_LIT>", "<<", "III", ".", "TruncateImmTo", ")", "-", "<NUM_LIT>", ")", ";", "if", "(", "III", ".", "SignedImm", ")", "{", "APInt", "ActualValue", "(", "<NUM_LIT>", ",", "Imm", ",", "true", ")", ";", "if", "(", "!", "ActualValue", ".", "isSignedIntN", "(", "III", ".", "ImmWidth", ")", ")", "return", "false", ";", "}", "else", "{", "uint64_t", "UnsignedMax", "=", "(", "<NUM_LIT>", "<<", "III", ".", "ImmWidth", ")", "-", "<NUM_LIT>", ";", "if", "(", "(", "uint64_t", ")", "Imm", ">", "UnsignedMax", ")", "return", "false", ";", "}", "if", "(", "PostRA", "&&", "III", ".", "ZeroIsSpecialOrig", "!=", "III", ".", "ZeroIsSpecialNew", ")", "{", "unsigned", "PosForOrigZero", "=", "III", ".", "ZeroIsSpecialOrig", "?", "III", ".", "ZeroIsSpecialOrig", ":", "III", ".", "ZeroIsSpecialNew", "+", "<NUM_LIT>", ";", "Register", "OrigZeroReg", "=", "MI", ".", "getOperand", "(", "PosForOrigZero", ")", ".", "getReg", "(", ")", ";", "Register", "NewZeroReg", "=", "MI", ".", "getOperand", "(", "III", ".", "ZeroIsSpecialNew", ")", ".", "getReg", "(", ")", ";", "if", "(", "(", "NewZeroReg", "==", "<STR_LIT>", "||", "NewZeroReg", "==", "<STR_LIT>", ")", "&&", "ConstantOpNo", "!=", "III", ".", "ZeroIsSpecialNew", ")", "return", "false", ";", "if", "(", "(", "OrigZeroReg", "==", "<STR_LIT>", "||", "OrigZeroReg", "==", "<STR_LIT>", ")", "&&", "ConstantOpNo", "!=", "PosForOrigZero", ")", "return", "false", ";", "}", "unsigned", "ForwardKilledOperandReg", "=", "~", "<NUM_LIT>", ";", "if", "(", "PostRA", "&&", "MI", ".", "getOperand", "(", "ConstantOpNo", ")", ".", "isKill", "(", ")", ")", "ForwardKilledOperandReg", "=", "MI", ".", "getOperand", "(", "ConstantOpNo", ")", ".", "getReg", "(", ")", ";", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";"], "ground_truth": ["bool", "SpecialShift32", "=", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ";"], "File": "PPCInstrInfo57", "Func": "transformToImmFormFedByLI", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9722, "Length": 299, "Cover_Rate": 0.3367117117117117, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "<STR_LIT>", "getSwappedCondition", "(", "<STR_LIT>", "CC", ")", "{", "switch", "(", "CC", ")", "{", "default", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "X86InstrInfo (2)", "Func": "getSwappedCondition", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9723, "Length": 66, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DecodeGPR64spRegisterClass", "(", "Inst", ",", "Rn", ",", "Addr", ",", "Decoder", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "break", ";", "}", "DecodeGPR64RegisterClass", "(", "Inst", ",", "Rt", ",", "Addr", ",", "Decoder", ")", ";", "DecodeGPR64spRegisterClass", "(", "Inst", ",", "Rn", ",", "Addr", ",", "Decoder", ")", ";"], "ground_truth": ["DecodeSImm", "<", "<NUM_LIT>", ">", "(", "Inst", ",", "offset", ",", "Addr", ",", "Decoder", ")", ";"], "File": "AArch64Disassembler15", "Func": "DecodeAuthLoadInstruction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9724, "Length": 58, "Cover_Rate": 0.3118279569892473, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "IsHigh", "=", "isHighReg", "(", "Reg", ")", ";", "MI", "->", "setDesc", "(", "get", "(", "IsHigh", "?", "HighOpcode", ":", "LowOpcode", ")", ")", ";", "if", "(", "IsHigh", "&&", "ConvertHigh", ")", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "uint32_t", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "SystemZInstrInfo", "Func": "expandRIPseudo", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9725, "Length": 67, "Cover_Rate": 0.7701149425287356, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "!", "loop", "->", "incoming_dest", ")", "{", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "<STR_LIT>", ",", "loop", "->", "loop_no", ")", ";", "return", "false", ";", "}", "if", "(", "loop", "->", "incoming_dest", "!=", "loop", "->", "head", ")", "{", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "<STR_LIT>", ",", "loop", "->", "loop_no", ")", ";", "return", "false", ";", "}", "if", "(", "loop", "->", "has_call", "||", "loop", "->", "has_asm", ")", "{", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "<STR_LIT>", ",", "loop", "->", "loop_no", ")", ";", "return", "false", ";", "}", "if", "(", "loop", "->", "iter_reg_used", "||", "loop", "->", "iter_reg_used_outside", ")", "{", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "<STR_LIT>", ",", "loop", "->", "loop_no", ")", ";", "return", "false", ";", "}", "insn", "=", "loop", "->", "start_label", ";", "while", "(", "insn", "&&", "insn", "!=", "loop", "->", "loop_end", ")", "insn", "=", "NEXT_INSN", "(", "insn", ")", ";", "if", "(", "!", "insn", ")", "{", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "<STR_LIT>", ",", "loop", "->", "loop_no", ")", ";", "return", "false", ";", "}", "iter_reg", "=", "loop", "->", "iter_reg", ";", "gcc_assert", "(", "REG_P", "(", "iter_reg", ")", ")", ";", "entry_edge", "=", "NULL", ";", "FOR_EACH_VEC_SAFE_ELT", "(", "loop", "->", "incoming", ",", "i", ",", "entry_edge", ")", "if", "(", "entry_edge", "->", "flags", "&", "EDGE_FALLTHRU", ")", "break", ";", "if", "(", "entry_edge", "==", "NULL", ")", "return", "false", ";", "entry_bb", "=", "entry_edge", "->", "src", ";", "start_sequence", "(", ")", ";", "insn", "=", "emit_insn", "(", "gen_zero_cost_loop_start", "(", "loop", "->", "iter_reg", ",", "loop", "->", "start_label", ",", "loop", "->", "iter_reg", ")", ")", ";", "seq", "=", "get_insns", "(", ")", ";", "entry_after", "=", "BB_END", "(", "entry_bb", ")", ";", "if", "(", "!", "single_succ_p", "(", "entry_bb", ")", "||", "vec_safe_length", "(", "loop", "->", "incoming", ")", ">", "<NUM_LIT>", "||", "!", "entry_after", ")", "{", "basic_block", "new_bb", ";", "edge", "e", ";", "edge_iterator", "ei", ";", "emit_insn_before", "(", "seq", ",", "BB_HEAD", "(", "loop", "->", "head", ")", ")", ";", "seq", "=", "emit_label_before", "(", "gen_label_rtx", "(", ")", ",", "seq", ")", ";", "new_bb", "=", "create_basic_block", "(", "seq", ",", "insn", ",", "entry_bb", ")", ";", "FOR_EACH_EDGE", "(", "e", ",", "ei", ",", "loop", "->", "incoming", ")", "{", "if", "(", "!", "(", "e", "->", "flags", "&", "EDGE_FALLTHRU", ")", ")", "redirect_edge_and_branch_force", "(", "e", ",", "new_bb", ")", ";", "else", "redirect_edge_succ", "(", "e", ",", "new_bb", ")", ";"], "ground_truth": ["}"], "File": "xtensa", "Func": "hwloop_optimize", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9726, "Length": 358, "Cover_Rate": 0.7568710359408034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", ";", "case", "<NUM_LIT>", ":", "RC", "=", "&", "AMDGPU", "::", "VReg_32RegClass", ";", "break", ";", "case", "<NUM_LIT>", ":", "RC", "=", "&", "AMDGPU", "::", "VReg_64RegClass", ";", "break", ";", "case", "<NUM_LIT>", ":", "RC", "=", "&", "AMDGPU", "::", "VReg_96RegClass", ";", "break", ";", "}", "unsigned", "NewOpcode", "=", "TII", "->", "getMaskedMIMGOp", "(", "MI", "->", "getOpcode", "(", ")", ",", "BitsSet", ")", ";"], "ground_truth": ["MI", "->", "setDesc", "(", "TII", "->", "get", "(", "NewOpcode", ")", ")", ";"], "File": "SIISelLowering102", "Func": "AdjustInstrPostInstrSelection", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9727, "Length": 69, "Cover_Rate": 0.31363636363636366, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "i", "++", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "GBZ80FrameLowering (2)", "Func": "restoreCalleeSavedRegisters", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9728, "Length": 66, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printSpecialCapRegister", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["auto", "SpecialCapReg", "=", "<STR_LIT>", "(", "Imm", ")", ";"], "File": "RISCVInstPrinter19", "Func": "printSpecialCapRegister", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9729, "Length": 45, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DT", "=", "&", "getAnalysis", "<", "DominatorTreeWrapperPass", ">", "(", ")", ".", "getDomTree", "(", ")", ";", "DataLayoutPass", "*", "DLP", "=", "getAnalysisIfAvailable", "<", "DataLayoutPass", ">", "(", ")", ";", "DL", "=", "DLP", "?", "&", "DLP", "->", "getDataLayout", "(", ")", ":", "nullptr", ";", "LibInfo", "=", "getAnalysisIfAvailable", "<", "TargetLibraryInfo", ">", "(", ")", ";", "bool", "MadeChange", "=", "false", ";", "for", "(", "LoopInfo", "::", "iterator", "I", "=", "LI", "->", "begin", "(", ")", ",", "E", "=", "LI", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Loop", "*", "L", "=", "*", "I", ";", "if", "(", "!", "L", "->", "getParentLoop", "(", ")", ")", "MadeChange", "|=", "convertToCTRLoop", "(", "L", ")", ";"], "ground_truth": ["}"], "File": "PPCCTRLoops26", "Func": "runOnFunction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9730, "Length": 105, "Cover_Rate": 0.7553956834532374, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "HexagonCFGOptimizer (2)", "Func": "IsConditionalBranch", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9731, "Length": 28, "Cover_Rate": 0.45901639344262296, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CallFlags", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "IsTailCall", ",", "bool", "IsVarArg", ",", "bool", "IsPatchPoint", ",", "bool", "IsIndirect", ",", "bool", "HasNest", ")", ":", "CallConv", "(", "CC", ")", ",", "IsTailCall", "(", "IsTailCall", ")", ",", "IsVarArg", "(", "IsVarArg", ")", ",", "IsPatchPoint", "(", "IsPatchPoint", ")", ",", "IsIndirect", "(", "IsIndirect", ")", ",", "HasNest", "(", "HasNest", ")", "{"], "ground_truth": ["}"], "File": "PPCISelLowering117", "Func": "CallFlags", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9732, "Length": 54, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCInstPrinter", "*", "create<ISA_LIT>MCInstPrinter", "(", "const", "Target", "&", "T", ",", "unsigned", "SyntaxVariant", ",", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "return", "new", "<ISA_LIT>InstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", ";"], "ground_truth": ["}"], "File": "LC3bMCTargetDesc", "Func": "createLC3bMCInstPrinter", "Target": "LC3b", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9733, "Length": 46, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_move_insn", "(", "mem", ",", "a", ")", ";", "i", "=", "<NUM_LIT>", ";", "}", "mem", "=", "adjust_address", "(", "m_tramp", ",", "HImode", ",", "i", "+", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "mem", ",", "gen_lowpart", "(", "HImode", ",", "t1", ")", ")", ";", "emit_insn", "(", "gen_ashrsi3", "(", "t1", ",", "t1", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "mem", "=", "adjust_address", "(", "m_tramp", ",", "HImode", ",", "i", "+", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "mem", ",", "gen_lowpart", "(", "HImode", ",", "t1", ")", ")", ";", "mem", "=", "adjust_address", "(", "m_tramp", ",", "HImode", ",", "i", "+", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "mem", ",", "gen_lowpart", "(", "HImode", ",", "t2", ")", ")", ";"], "ground_truth": ["emit_insn", "(", "gen_ashrsi3", "(", "t2", ",", "t2", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";"], "File": "bfin", "Func": "bfin_trampoline_init", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 9734, "Length": 117, "Cover_Rate": 0.48148148148148145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "GA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "<STR_LIT>", ")", ";", "const", "GlobalVariable", "*", "GVar", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "GV", ")", ";", "if", "(", "!", "GVar", ")", "{", "if", "(", "const", "GlobalAlias", "*", "GA", "=", "dyn_cast", "<", "GlobalAlias", ">", "(", "GV", ")", ")", "GVar", "=", "dyn_cast_or_null", "<", "GlobalVariable", ">", "(", "GA", "->", "resolveAliasedGlobal", "(", ")", ")", ";", "}", "if", "(", "!", "GVar", ")", "{", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "return", "SDValue", "(", ")", ";", "}", "const", "Type", "*", "Ty", "=", "cast", "<", "PointerType", ">", "(", "GV", "->", "getType", "(", ")", ")", "->", "getElementType", "(", ")", ";", "if", "(", "!", "Ty", "->", "isSized", "(", ")", "||", "isZeroLengthArray", "(", "Ty", ")", ")", "{", "cerr", "<<", "<STR_LIT>", "<<", "GVar", "->", "getName", "(", ")", "<<", "<STR_LIT>", ";", "abort", "(", ")", ";", "}"], "ground_truth": ["SDValue", "base", "=", "getGlobalAddressWrapper", "(", "GA", ",", "GV", ",", "DAG", ")", ";"], "File": "XCoreISelLowering17", "Func": "LowerGlobalTLSAddress", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9735, "Length": 145, "Cover_Rate": 0.5513307984790875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IdxNIsKill", "=", "hasTrivialKill", "(", "Idx", ")", ";", "MVT", "PtrVT", "=", "TLI", ".", "getPointerTy", "(", "DL", ")", ";", "EVT", "IdxVT", "=", "EVT", "::", "getEVT", "(", "Idx", "->", "getType", "(", ")", ",", "false", ")", ";", "if", "(", "IdxVT", ".", "bitsLT", "(", "PtrVT", ")", ")", "{"], "ground_truth": ["IdxN", "=", "emitIntExt", "(", "IdxVT", ".", "getSimpleVT", "(", ")", ",", "IdxN", ",", "PtrVT", ",", "false", ")", ";"], "File": "AArch64FastISel (2)", "Func": "getRegForGEPIndex", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9736, "Length": 61, "Cover_Rate": 0.4236111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "int", "this_slotno", "=", "data", "->", "slotno", "+", "bitpos", "/", "BITS_PER_WORD", ";", "machine_mode", "mode", "=", "DECL_MODE", "(", "field", ")", ";", "int", "nregs", ",", "nslots", ";", "if", "(", "VECTOR_TYPE_P", "(", "TREE_TYPE", "(", "field", ")", ")", "&&", "mode", "==", "BLKmode", ")", "{", "mode", "=", "TYPE_MODE", "(", "TREE_TYPE", "(", "TREE_TYPE", "(", "field", ")", ")", ")", ";", "nregs", "=", "TYPE_VECTOR_SUBPARTS", "(", "TREE_TYPE", "(", "field", ")", ")", ";", "}", "else", "if", "(", "TREE_CODE", "(", "TREE_TYPE", "(", "field", ")", ")", "==", "COMPLEX_TYPE", ")", "{", "mode", "=", "TYPE_MODE", "(", "TREE_TYPE", "(", "TREE_TYPE", "(", "field", ")", ")", ")", ";", "nregs", "=", "<NUM_LIT>", ";", "}", "else", "nregs", "=", "<NUM_LIT>", ";", "nslots", "=", "CEIL_NWORDS", "(", "nregs", "*", "GET_MODE_SIZE", "(", "mode", ")", ")", ";", "if", "(", "nslots", ">", "SPARC_FP_ARG_MAX", "-", "this_slotno", ")", "{", "nslots", "=", "SPARC_FP_ARG_MAX", "-", "this_slotno", ";", "nregs", "=", "(", "nslots", "*", "UNITS_PER_WORD", ")", "/", "GET_MODE_SIZE", "(", "mode", ")", ";", "data", "->", "stack", "=", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "nregs", "<=", "<NUM_LIT>", ")", "return", "false", ";"], "File": "sparc", "Func": "compute_fp_layout", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9737, "Length": 156, "Cover_Rate": 0.8041237113402062, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Opc", "!=", "<STR_LIT>", ")", "return", "false", ";", "unsigned", "BN", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "BitTracker", "::", "RegisterRef", "RS", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "F", ",", "W", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "!", "BT", ".", "has", "(", "RS", ".", "Reg", ")", "||", "!", "HBS", "::", "getSubregMask", "(", "RS", ",", "F", ",", "W", ",", "MRI", ")", ")", "return", "false", ";", "MachineBasicBlock", "&", "B", "=", "*", "MI", "->", "getParent", "(", ")", ";", "auto", "At", "=", "MI", "->", "isPHI", "(", ")", "?", "B", ".", "getFirstNonPHI", "(", ")", ":", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ";", "const", "BitTracker", "::", "RegisterCell", "&", "SC", "=", "BT", ".", "lookup", "(", "RS", ".", "Reg", ")", ";", "const", "BitTracker", "::", "BitValue", "&", "V", "=", "SC", "[", "F", "+", "BN", "]", ";", "if", "(", "V", ".", "Type", "==", "BitTracker", "::", "BitValue", "::", "Ref", "&&", "V", ".", "RefI", ".", "Reg", "!=", "RS", ".", "Reg", ")", "{", "const", "TargetRegisterClass", "*", "TC", "=", "MRI", ".", "getRegClass", "(", "V", ".", "RefI", ".", "Reg", ")", ";", "unsigned", "P", "=", "UINT_MAX", ";", "BitTracker", "::", "RegisterRef", "RR", "(", "V", ".", "RefI", ".", "Reg", ",", "<NUM_LIT>", ")", ";", "if", "(", "TC", "==", "&", "<STR_LIT>", ")", "{", "P", "=", "V", ".", "RefI", ".", "Pos", ";", "RR", ".", "Sub", "=", "<STR_LIT>", ";", "if", "(", "P", ">=", "<NUM_LIT>", ")", "{", "P", "-=", "<NUM_LIT>", ";", "RR", ".", "Sub", "=", "<STR_LIT>", ";", "}", "}", "else", "if", "(", "TC", "==", "&", "<STR_LIT>", ")", "{", "P", "=", "V", ".", "RefI", ".", "Pos", ";", "}", "if", "(", "P", "!=", "UINT_MAX", ")", "{", "unsigned", "NewR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "B", ",", "At", ",", "DL", ",", "HII", ".", "get", "(", "<STR_LIT>", ")", ",", "NewR", ")", ".", "addReg", "(", "RR", ".", "Reg", ",", "<NUM_LIT>", ",", "RR", ".", "Sub", ")", ".", "addImm", "(", "P", ")", ";", "HBS", "::", "replaceReg", "(", "RD", ".", "Reg", ",", "NewR", ",", "MRI", ")", ";"], "ground_truth": ["BT", ".", "put", "(", "NewR", ",", "RC", ")", ";"], "File": "HexagonBitSimplify1", "Func": "simplifyTstbit", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9738, "Length": 334, "Cover_Rate": 0.7076271186440678, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "regno", "==", "R0_REGNO", "||", "regno", "==", "MEM0_REGNO", ")", ";"], "ground_truth": ["}"], "File": "m32c", "Func": "m32c_function_value_regno_p", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9739, "Length": 12, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", ";", "}", "if", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "<STR_LIT>", "Mode", "=", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "O", "<<", "<STR_LIT>", "(", "Mode", ")", ";", "return", ";", "}", "else", "if", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "O", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "O", "<<", "<STR_LIT>", ";", "return", ";", "}"], "ground_truth": ["O", "<<", "<STR_LIT>", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";"], "File": "ARMInstPrinter32", "Func": "printAddrMode5Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9740, "Length": 96, "Cover_Rate": 0.4549763033175355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "_mm_getcsr", "(", ")", "&", "_MM_ROUND_MASK", ";"], "ground_truth": ["}"], "File": "xmmintrin", "Func": "_MM_GET_ROUNDING_MODE", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9741, "Length": 8, "Cover_Rate": 0.34782608695652173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "File": "F2003fInstrInfo", "Func": "getMalkrzFromFiMalkrz", "Target": "F2003f", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9742, "Length": 113, "Cover_Rate": 0.5044642857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "axis", "=", "TREE_INT_CST_LOW", "(", "arg", ")", ";", "if", "(", "axis", "<", "GOMP_DIM_WORKER", ")", "return", "false", ";"], "ground_truth": ["if", "(", "dims", "[", "axis", "]", "==", "<NUM_LIT>", ")", "return", "false", ";"], "File": "nvptx", "Func": "nvptx_goacc_fork_join", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 9743, "Length": 29, "Cover_Rate": 0.453125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MFI", ".", "setFrameAddressIsTaken", "(", "true", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "HRI", ".", "getFrameRegister", "(", ")", ",", "VT", ")", ";"], "ground_truth": ["while", "(", "Depth", "--", ")", "FrameAddr", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "FrameAddr", ",", "MachinePointerInfo", "(", ")", ")", ";"], "File": "HexagonISelLowering5", "Func": "LowerFRAMEADDR", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9744, "Length": 94, "Cover_Rate": 0.6762589928057554, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";", "static", "const", "CostTblEntry", "AVX1CostTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";", "static", "const", "CostTblEntry", "AVX2CostTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";", "static", "const", "CostTblEntry", "AVX512CostTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";", "static", "const", "CostTblEntry", "AVX512BWCostTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";", "if", "(", "ST", "->", "hasBWI", "(", ")", ")", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "AVX512BWCostTbl", ",", "ISD", ",", "MTy", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", ";"], "ground_truth": ["if", "(", "ST", "->", "hasAVX512", "(", ")", ")", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "AVX512CostTbl", ",", "ISD", ",", "MTy", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", ";"], "File": "X86TargetTransformInfo62", "Func": "getMinMaxCost", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9745, "Length": 340, "Cover_Rate": 0.361317747077577, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "combineFMA", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ")", "{", "SDLoc", "dl", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "ScalarVT", "=", "VT", ".", "getScalarType", "(", ")", ";", "if", "(", "(", "ScalarVT", "!=", "<STR_LIT>", "&&", "ScalarVT", "!=", "<STR_LIT>", ")", "||", "!", "Subtarget", ".", "hasAnyFMA", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "A", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "B", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "C", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "auto", "invertIfNegative", "=", "[", "&", "DAG", "]", "(", "SDValue", "&", "V", ")", "{", "if", "(", "SDValue", "NegVal", "=", "isFNEG", "(", "V", ".", "getNode", "(", ")", ")", ")", "{", "V", "=", "DAG", ".", "getBitcast", "(", "V", ".", "getValueType", "(", ")", ",", "NegVal", ")", ";", "return", "true", ";", "}", "if", "(", "V", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isNullConstant", "(", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{"], "ground_truth": ["if", "(", "SDValue", "NegVal", "=", "isFNEG", "(", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ")", "{"], "File": "X86ISelLowering111", "Func": "combineFMA", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9746, "Length": 204, "Cover_Rate": 0.5326370757180157, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vld2_f16", "(", "const", "float16_t", "*", "__a", ")", "{", "union", "{", "float16x4x2_t", "__i", ";", "__builtin_neon_ti", "__o", ";", "}", "__rv", ";", "__rv", ".", "__o", "=", "__builtin_neon_vld2v4hf", "(", "__a", ")", ";", "return", "__rv", ".", "__i", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vld2_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9747, "Length": 34, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "RegNo", ":", "getRegList", "(", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "RegNo", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmParser19", "Func": "addMovePRegPairOperands", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9748, "Length": 22, "Cover_Rate": 0.5116279069767442, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "}", "unsigned", "VReg", "=", "RegNo", "&", "<NUM_LIT>", ";", "OS", "<<", "VReg", ";"], "ground_truth": ["}"], "File": "NVPTXInstPrinter1", "Func": "printRegName", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9749, "Length": 46, "Cover_Rate": 0.40350877192982454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "for", "(", "aedges", "::", "iterator", "i", "(", "BackEdges", ".", "begin", "(", ")", ")", ",", "ie", "(", "BackEdges", ".", "end", "(", ")", ")", ";", "i", "!=", "ie", ";", "i", "++", ")", "{"], "ground_truth": ["rewriteEdge", "(", "i", "->", "second", "->", "Src", ",", "i", "->", "second", "->", "Dst", ")", ";"], "File": "PatmosFunctionSplitter", "Func": "rewriteCode", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 9750, "Length": 47, "Cover_Rate": 0.47, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_pmovdb128_mask", "(", "(", "__v4si", ")", "__A", ",", "(", "__v16qi", ")", "_mm_undefined_si128", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_cvtepi32_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9751, "Length": 26, "Cover_Rate": 0.5777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isPreISelGenericOpcode", "(", "I", ".", "getOpcode", "(", ")", ")", ")", "return", "true", ";", "switch", "(", "I", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "TargetOpcode", "::", "G_ADD", ":", "return", "selectG_ADD", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_CONSTANT", ":", "return", "selectG_CONSTANT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_GEP", ":"], "ground_truth": ["return", "selectG_GEP", "(", "I", ")", ";"], "File": "AMDGPUInstructionSelector34", "Func": "select", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9752, "Length": 61, "Cover_Rate": 0.6161616161616161, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isRegList16", "(", ")", "const", "{", "if", "(", "!", "isRegList", "(", ")", ")", "return", "false", ";", "int", "Size", "=", "RegList", ".", "List", "->", "size", "(", ")", ";", "if", "(", "Size", "<", "<NUM_LIT>", "||", "Size", ">", "<NUM_LIT>", "||", "*", "RegList", ".", "List", "->", "begin", "(", ")", "!=", "<STR_LIT>", "||", "RegList", ".", "List", "->", "back", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "int", "PrevReg", "=", "*", "RegList", ".", "List", "->", "begin", "(", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "Size", "-", "<NUM_LIT>", ";", "i", "++", ")", "{", "int", "Reg", "=", "(", "*", "(", "RegList", ".", "List", ")", ")", "[", "i", "]", ";", "if", "(", "Reg", "!=", "PrevReg", "+", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["PrevReg", "=", "Reg", ";"], "File": "MipsAsmParser", "Func": "isRegList16", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9753, "Length": 120, "Cover_Rate": 0.9302325581395349, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "reportParseError", "(", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "const", "MCExpr", "*", "StackOffset", ";", "int64_t", "StackOffsetVal", ";", "if", "(", "Parser", ".", "parseExpression", "(", "StackOffset", ")", ")", "{", "reportParseError", "(", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "!", "StackOffset", "->", "evaluateAsAbsolute", "(", "StackOffsetVal", ",", "getStreamer", "(", ")", ")", ")", "{", "reportParseError", "(", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "StackOffsetVal", "<", "<NUM_LIT>", ")", "{", "Warning", "(", "Loc", ",", "<STR_LIT>", ")", ";", "IsCpRestoreSet", "=", "false", ";", "}", "else", "{", "IsCpRestoreSet", "=", "true", ";", "CpRestoreOffset", "=", "StackOffsetVal", ";", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "reportParseError", "(", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "!", "getTargetStreamer", "(", ")", ".", "emitDirectiveCpRestore", "(", "CpRestoreOffset", ",", "[", "&", "]", "(", ")", "{", "return", "getATReg", "(", "Loc", ")", ";", "}", ",", "Loc", ",", "STI", ")", ")", "return", "true", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "MipsAsmParser47", "Func": "parseDirectiveCpRestore", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9754, "Length": 155, "Cover_Rate": 0.8611111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isUImm3", "(", ")", "const", "{", "int64_t", "Imm", ";", "<ISA_LIT>MCExpr", "::", "VariantKind", "VK", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ";", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "bool", "IsConstantImm", "=", "evaluateConstantImm", "(", "getImm", "(", ")", ",", "Imm", ",", "VK", ")", ";"], "ground_truth": ["return", "IsConstantImm", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", "&&", "VK", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ";"], "File": "RISCVAsmParser (2)", "Func": "isUImm3", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9755, "Length": 59, "Cover_Rate": 0.9833333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LoadSDNode", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "N", ")", ";", "EVT", "LoadedVT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "<STR_LIT>", "AM", "=", "LD", "->", "getAddressingMode", "(", ")", ";", "if", "(", "AM", "==", "<STR_LIT>", "||", "LD", "->", "getExtensionType", "(", ")", "!=", "<STR_LIT>", "||", "AM", "!=", "<STR_LIT>", "||", "LoadedVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", "!=", "<STR_LIT>", ")", "return", "false", ";", "auto", "*", "COffs", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "LD", "->", "getOffset", "(", ")", ")", ";", "if", "(", "!", "COffs", "||", "COffs", "->", "getZExtValue", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "SDValue", "Chain", "=", "LD", "->", "getChain", "(", ")", ";", "SDValue", "Base", "=", "LD", "->", "getBasePtr", "(", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Base", ",", "getAL", "(", "CurDAG", ",", "SDLoc", "(", "N", ")", ")", ",", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "Chain", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Ops", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelDAGToDAG11", "Func": "tryT1IndexedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9756, "Length": 169, "Cover_Rate": 0.845, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "LHS", ".", "getValueType", "(", ")", ".", "isInteger", "(", ")", ")", "{", "assert", "(", "(", "LHS", ".", "getValueType", "(", ")", "==", "RHS", ".", "getValueType", "(", ")", ")", "&&", "(", "LHS", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "||", "LHS", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", ")", ";", "const", "ConstantSDNode", "*", "RHSC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", ")", ";", "if", "(", "RHSC", "&&", "RHSC", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "CC", "==", "<STR_LIT>", ")", "{", "if", "(", "LHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isa", "<", "ConstantSDNode", ">", "(", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "isPowerOf2_64", "(", "LHS", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ")", ")", "{", "SDValue", "Test", "=", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "uint64_t", "Mask", "=", "LHS", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "Test", ",", "DAG", ".", "getConstant", "(", "Log2_64", "(", "Mask", ")", ",", "dl", ",", "<STR_LIT>", ")", ",", "Dest", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "LHS", ",", "Dest", ")", ";", "}", "else", "if", "(", "CC", "==", "<STR_LIT>", ")", "{", "if", "(", "LHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isa", "<", "ConstantSDNode", ">", "(", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "isPowerOf2_64", "(", "LHS", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ")", ")", "{", "SDValue", "Test", "=", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "uint64_t", "Mask", "=", "LHS", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "Test", ",", "DAG", ".", "getConstant", "(", "Log2_64", "(", "Mask", ")", ",", "dl", ",", "<STR_LIT>", ")", ",", "Dest", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "LHS", ",", "Dest", ")", ";", "}", "else", "if", "(", "CC", "==", "<STR_LIT>", "&&", "LHS", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "{", "uint64_t", "Mask", "=", "LHS", ".", "getValueSizeInBits", "(", ")", "-", "<NUM_LIT>", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "LHS", ",", "DAG", ".", "getConstant", "(", "Mask", ",", "dl", ",", "<STR_LIT>", ")", ",", "Dest", ")", ";", "}", "}", "if", "(", "RHSC", "&&", "RHSC", "->", "getSExtValue", "(", ")", "==", "-", "<NUM_LIT>", "&&", "CC", "==", "<STR_LIT>", "&&", "LHS", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "{", "uint64_t", "Mask", "=", "LHS", ".", "getValueSizeInBits", "(", ")", "-", "<NUM_LIT>", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "LHS", ",", "DAG", ".", "getConstant", "(", "Mask", ",", "dl", ",", "<STR_LIT>", ")", ",", "Dest", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering56", "Func": "LowerBR_CC", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9757, "Length": 426, "Cover_Rate": 0.4148003894839338, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vtrn1_s16", "(", "int16x4_t", "__a", ",", "int16x4_t", "__b", ")", "{", "return", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint16x4_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "ground_truth": ["return", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint16x4_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "File": "arm", "Func": "neon2_vtrn1_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9758, "Length": 51, "Cover_Rate": 0.9807692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "&", "Segment", "=", "MI", "->", "getOperand", "(", "Op", "+", "<NUM_LIT>", ")", ";", "if", "(", "Segment", ".", "getReg", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "Op", "+", "<NUM_LIT>", ",", "O", ",", "Modifier", ")", ";", "O", "<<", "':'", ";", "}", "printLeaMemReference", "(", "MI", ",", "Op", ",", "O", ",", "Modifier", ")", ";"], "ground_truth": ["}"], "File": "X86AsmPrinter101", "Func": "printMemReference", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9759, "Length": 53, "Cover_Rate": 0.6022727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Error", "(", "Loc", ",", "ErrorMsg", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmParser22", "Func": "reportParseError", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9760, "Length": 9, "Cover_Rate": 0.391304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "default", ":", "return", "<STR_LIT>", ";", "}", "case", "<NUM_LIT>", ":", "{", "switch", "(", "Model", ")", "{", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "return", "(", "Em64T", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "default", ":", "return", "(", "Em64T", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "}", "default", ":", "return", "<STR_LIT>", ";", "}", "}", "else", "if", "(", "memcmp", "(", "text", ".", "c", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "switch", "(", "Family", ")", "{", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "switch", "(", "Model", ")", "{", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "default", ":", "return", "<STR_LIT>", ";", "}", "case", "<NUM_LIT>", ":", "switch", "(", "Model", ")", "{", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["default", ":", "return", "<STR_LIT>", ";"], "File": "X86Subtarget29", "Func": "GetCurrentX86CPU", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9761, "Length": 210, "Cover_Rate": 0.4046242774566474, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ExtractedIndex", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "IndicesVec", ")", "IndicesVec", "=", "ExtractedIndex", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "else", "if", "(", "IndicesVec", "!=", "ExtractedIndex", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "auto", "*", "PermIdx", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "ExtractedIndex", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "PermIdx", "||", "PermIdx", "->", "getZExtValue", "(", ")", "!=", "Idx", ")", "return", "SDValue", "(", ")", ";", "}", "MVT", "VT", "=", "V", ".", "getSimpleValueType", "(", ")", ";", "MVT", "ShuffleVT", "=", "VT", ";", "unsigned", "Opcode", "=", "LegalPermuteOpcode", "(", "VT", ",", "ShuffleVT", ")", ";", "if", "(", "!", "Opcode", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "==", "ShuffleVT", ".", "getScalarSizeInBits", "(", ")", "&&", "VT", ".", "getVectorNumElements", "(", ")", "==", "ShuffleVT", ".", "getVectorNumElements", "(", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "IndicesVec", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", "<", "NumElts", ")", "return", "SDValue", "(", ")", ";", "else", "if", "(", "IndicesVec", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ">", "NumElts", ")", "{", "IndicesVec", "=", "extractSubVector", "(", "IndicesVec", ",", "<NUM_LIT>", ",", "DAG", ",", "SDLoc", "(", "IndicesVec", ")", ",", "NumElts", "*", "VT", ".", "getScalarSizeInBits", "(", ")", ")", ";", "}", "MVT", "IndicesVT", "=", "EVT", "(", "VT", ")", ".", "changeVectorElementTypeToInteger", "(", ")", ".", "getSimpleVT", "(", ")", ";", "IndicesVec", "=", "DAG", ".", "getZExtOrTrunc", "(", "IndicesVec", ",", "SDLoc", "(", "IndicesVec", ")", ",", "IndicesVT", ")", ";", "if", "(", "SrcVec", ".", "getValueSizeInBits", "(", ")", ">", "VT", ".", "getSizeInBits", "(", ")", ")", "return", "SDValue", "(", ")", ";", "else", "if", "(", "SrcVec", ".", "getValueSizeInBits", "(", ")", "<", "VT", ".", "getSizeInBits", "(", ")", ")", "{", "SrcVec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "SrcVec", ")", ",", "VT", ",", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "SrcVec", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "SDLoc", "(", "SrcVec", ")", ")", ")", ";", "}", "SrcVec", "=", "DAG", ".", "getBitcast", "(", "ShuffleVT", ",", "SrcVec", ")", ";"], "ground_truth": ["SDValue", "Res", "=", "Opcode", "==", "<STR_LIT>", "?", "DAG", ".", "getNode", "(", "Opcode", ",", "SDLoc", "(", "V", ")", ",", "ShuffleVT", ",", "IndicesVec", ",", "SrcVec", ")", ":", "DAG", ".", "getNode", "(", "Opcode", ",", "SDLoc", "(", "V", ")", ",", "ShuffleVT", ",", "SrcVec", ",", "IndicesVec", ")", ";"], "File": "X86ISelLowering38", "Func": "LowerBUILD_VECTORAsVariablePermute", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9762, "Length": 373, "Cover_Rate": 0.4571078431372549, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getGOT", "(", "GN", ",", "DAG", ",", "OpFlags", ")", ";", "}", "SDValue", "Result", ";", "if", "(", "getTargetMachine", "(", ")", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", ")", "{", "Result", "=", "getAddrLarge", "(", "GN", ",", "DAG", ",", "OpFlags", ")", ";", "}", "else", "if", "(", "getTargetMachine", "(", ")", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Tiny", ")", "{", "Result", "=", "getAddrTiny", "(", "GN", ",", "DAG", ",", "OpFlags", ")", ";", "}", "else", "{", "Result", "=", "getAddr", "(", "GN", ",", "DAG", ",", "OpFlags", ")", ";", "}", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDLoc", "DL", "(", "GN", ")", ";"], "ground_truth": ["if", "(", "OpFlags", "&", "(", "<STR_LIT>", "|", "<STR_LIT>", ")", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";"], "File": "AArch64ISelLowering4", "Func": "LowerGlobalAddress", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9763, "Length": 141, "Cover_Rate": 0.41228070175438597, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "else", "{", "assert", "(", "(", "Offset", "+", "FulleSizeInBytes", ")", "<=", "DataSize", "&&", "<STR_LIT>", ")", ";", "assert", "(", "NumBytes", "<=", "FulleSizeInBytes", "&&", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{", "unsigned", "Idx", "=", "FulleSizeInBytes", "-", "<NUM_LIT>", "-", "i", ";", "Data", "[", "Offset", "+", "Idx", "]", "|=", "uint8_t", "(", "(", "Value", ">>", "(", "i", "*", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "AArch64AsmBackend3", "Func": "applyFixup", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9764, "Length": 74, "Cover_Rate": 0.3274336283185841, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vclzq_u8", "(", "uint8x16_t", "__a", ")", "{", "return", "(", "uint8x16_t", ")", "__builtin_aarch64_clzv16qi", "(", "(", "int8x16_t", ")", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vclzq_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9765, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "timode_scalar_chain", "::", "mark_dual_mode_def", "(", "df_ref", ")", "{", "gcc_unreachable", "(", ")", ";"], "ground_truth": ["}"], "File": "i386-features", "Func": "mark_dual_mode_def", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9766, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsRIPRel", ")", "{", "SDValue", "Val", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Val", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "IsRIPRelTLS", "=", "true", ";", "}", "CodeModel", "::", "Model", "M", "=", "TM", ".", "getCodeModel", "(", ")", ";", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "(", "(", "M", "==", "CodeModel", "::", "Large", "&&", "!", "IsRIPRelTLS", ")", "||", "(", "M", "==", "CodeModel", "::", "Medium", "&&", "!", "IsRIPRel", ")", ")", ")", "return", "true", ";", "if", "(", "IsRIPRel", "&&", "AM", ".", "hasBaseOrIndexReg", "(", ")", ")", "return", "true", ";", "<ISA_LIT>ISelAddressMode", "Backup", "=", "AM", ";", "int64_t", "Offset", "=", "<NUM_LIT>", ";", "SDValue", "N0", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "N0", ")", ")", "{", "AM", ".", "GV", "=", "G", "->", "getGlobal", "(", ")", ";", "AM", ".", "SymbolFlags", "=", "G", "->", "getTargetFlags", "(", ")", ";", "Offset", "=", "G", "->", "getOffset", "(", ")", ";", "}", "else", "if", "(", "ConstantPoolSDNode", "*", "CP", "=", "dyn_cast", "<", "ConstantPoolSDNode", ">", "(", "N0", ")", ")", "{", "AM", ".", "CP", "=", "CP", "->", "getConstVal", "(", ")", ";", "AM", ".", "Alignment", "=", "CP", "->", "getAlign", "(", ")", ";", "AM", ".", "SymbolFlags", "=", "CP", "->", "getTargetFlags", "(", ")", ";", "Offset", "=", "CP", "->", "getOffset", "(", ")", ";", "}", "else", "if", "(", "ExternalSymbolSDNode", "*", "S", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "N0", ")", ")", "{", "AM", ".", "ES", "=", "S", "->", "getSymbol", "(", ")", ";", "AM", ".", "SymbolFlags", "=", "S", "->", "getTargetFlags", "(", ")", ";", "}", "else", "if", "(", "auto", "*", "S", "=", "dyn_cast", "<", "MCSymbolSDNode", ">", "(", "N0", ")", ")", "{", "AM", ".", "MCSym", "=", "S", "->", "getMCSymbol", "(", ")", ";", "}", "else", "if", "(", "JumpTableSDNode", "*", "J", "=", "dyn_cast", "<", "JumpTableSDNode", ">", "(", "N0", ")", ")", "{", "AM", ".", "JT", "=", "J", "->", "getIndex", "(", ")", ";", "AM", ".", "SymbolFlags", "=", "J", "->", "getTargetFlags", "(", ")", ";"], "ground_truth": ["}", "else", "if", "(", "BlockAddressSDNode", "*", "BA", "=", "dyn_cast", "<", "BlockAddressSDNode", ">", "(", "N0", ")", ")", "{"], "File": "X86ISelDAGToDAG1", "Func": "matchWrapper", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9767, "Length": 325, "Cover_Rate": 0.7254464285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isTargetLinux", "(", ")", "const", "{"], "ground_truth": ["return", "TargetTriple", ".", "isOSLinux", "(", ")", ";"], "File": "ARMSubtarget (2)", "Func": "isTargetLinux", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9768, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>RegisterInfo", "::", "requiresFrameIndexScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "*", "InstrInfo", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "Info", "=", "MFI", ".", "getCalleeSavedInfo", "(", ")", ";", "if", "(", "!", "MFI", ".", "isCalleeSavedInfoValid", "(", ")", ")", "return", "true", ";", "unsigned", "FrameSize", "=", "MFI", ".", "getStackSize", "(", ")", ";", "if", "(", "FrameSize", "&", "~", "<NUM_LIT>", ")", "return", "true", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Info", ".", "size", "(", ")", ";", "i", "++", ")", "{", "int", "FrIdx", "=", "Info", "[", "i", "]", ".", "getFrameIdx", "(", ")", ";", "unsigned", "Reg", "=", "Info", "[", "i", "]", ".", "getReg", "(", ")", ";"], "ground_truth": ["unsigned", "Opcode", "=", "InstrInfo", "->", "getStoreOpcodeForSpill", "(", "Reg", ")", ";"], "File": "PPCRegisterInfo10", "Func": "requiresFrameIndexScavenging", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9769, "Length": 148, "Cover_Rate": 0.783068783068783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Log2Size", "=", "llvm", "::", "Log2_32", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "RelocType", "=", "unsigned", "(", "macho", "::", "RIT_<ISA_LIT>_ThumbBranch22Bit", ")", ";", "Log2Size", "=", "llvm", "::", "Log2_32", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "RelocType", "=", "unsigned", "(", "macho", "::", "RIT_<ISA_LIT>_HalfDifference", ")", ";", "Log2Size", "=", "llvm", "::", "Log2_32", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "RelocType", "=", "unsigned", "(", "macho", "::", "RIT_<ISA_LIT>_Half", ")", ";", "Log2Size", "=", "llvm", "::", "Log2_32", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "ARMMachObjectWriter35", "Func": "getARMFixupKindMachOInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9770, "Length": 110, "Cover_Rate": 0.36423841059602646, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "target", "=", "operands", "[", "<NUM_LIT>", "]", ";"], "ground_truth": ["enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";"], "File": "lm32", "Func": "lm32_expand_scc", "Target": "lm32", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9771, "Length": 20, "Cover_Rate": 0.3389830508474576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Start", "=", "<NUM_LIT>", ";", "unsigned", "End", "=", "NumLaneElts", "/", "<NUM_LIT>", ";", "for", "(", "unsigned", "s", "=", "<NUM_LIT>", ";", "s", "<", "NumLanes", ";", "++", "s", ")", "{", "for", "(", "unsigned", "i", "=", "Start", ";", "i", "!=", "End", ";", "++", "i", ")", "{", "ShuffleMask", ".", "push_back", "(", "i", ")", ";", "ShuffleMask", ".", "push_back", "(", "i", "+", "NumLaneElts", ")", ";"], "ground_truth": ["}"], "File": "X86ShuffleDecode37", "Func": "DecodeUNPCKLPMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9772, "Length": 59, "Cover_Rate": 0.49166666666666664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "op0_num", "=", "return_p", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "int", "op1_num", "=", "return_p", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "return_p", ")", "target", "=", "nds32_legitimize_target", "(", "icode", ",", "target", ")", ";", "op0", "=", "nds32_legitimize_argument", "(", "icode", ",", "op0_num", ",", "op0", ")", ";", "op1", "=", "nds32_legitimize_argument", "(", "icode", ",", "op1_num", ",", "op1", ")", ";"], "ground_truth": ["if", "(", "return_p", ")", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "target", ",", "op0", ",", "op1", ")", ";"], "File": "nds32-intrinsic", "Func": "nds32_expand_binop_builtin", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9773, "Length": 71, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RTVEC_ELT", "(", "vec", ",", "<NUM_LIT>", ")", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "CCmode", ",", "CRIS_CC0_REGNUM", ")", ")", ";"], "ground_truth": ["return", "emit_insn", "(", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "vec", ")", ")", ";"], "File": "cris", "Func": "cris_emit_insn", "Target": "cris", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9774, "Length": 30, "Cover_Rate": 0.5357142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "PhysReg", ")", ")", ";", "if", "(", "TM", ".", "isELFv2ABI", "(", ")", "&&", "PhysReg", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["return", "(", "getReservedRegs", "(", "MF", ")", ".", "test", "(", "<STR_LIT>", ")", ")", ";"], "File": "PPCRegisterInfo (2)2", "Func": "isCallerPreservedPhysReg", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9775, "Length": 36, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "TSInfo", ";"], "ground_truth": ["}"], "File": "BPFSubtarget10", "Func": "getSelectionDAGInfo", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9776, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "Kind", "=", "MCSymbolRefExpr", "::", "VK_Mips_ABS_LO", ";", "break", ";", "case", "<STR_LIT>", ":", "Kind", "=", "MCSymbolRefExpr", "::", "VK_Mips_TPREL_HI", ";", "break", ";", "case", "<STR_LIT>", ":", "Kind", "=", "MCSymbolRefExpr", "::", "VK_Mips_TPREL_LO", ";", "break", ";", "}", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "Symbol", ",", "Kind", ",", "Ctx", ")", ";"], "ground_truth": ["if", "(", "Offset", ")", "{"], "File": "RISCVMCInstLower (2)1", "Func": "lowerSymbolOperand", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9777, "Length": 55, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "skipFunction", "(", "*", "MF", ".", "getFunction", "(", ")", ")", "||", "No<ISA_LIT>CFOpt", ".", "getValue", "(", ")", ")", "return", "false", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "Z80CallFrameOptimization1", "Func": "runOnMachineFunction", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9778, "Length": 25, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "ATTRIBUTE_UNUSED", "nios2_init_libfuncs", "(", "void", ")", "{", "init_sync_libfuncs", "(", "UNITS_PER_WORD", ")", ";"], "ground_truth": ["}"], "File": "nios2", "Func": "nios2_init_libfuncs", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9779, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineBasicBlock", "*", "PB", ":", "BB", "->", "predecessors", "(", ")", ")", "{", "if", "(", "!", "Visited", ".", "insert", "(", "PB", ")", ".", "second", ")", "continue", ";", "if", "(", "PB", "==", "BB", ")", "continue", ";"], "ground_truth": ["for", "(", "auto", "I", "=", "PB", "->", "instr_rbegin", "(", ")", ",", "E", "=", "PB", "->", "instr_rend", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{"], "File": "HexagonInstrInfo (2)2", "Func": "findLoopInstr", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9780, "Length": 62, "Cover_Rate": 0.30097087378640774, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCDisassembler", "*", "create<ISA_LIT>Disassembler", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCContext", "&", "Ctx", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>Disassembler", "(", "STI", ",", "Ctx", ")", ";"], "File": "RISCVDisassembler", "Func": "createRISCVDisassembler", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9781, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CONSTANT_ADDRESS_P", "(", "x", ")", ";"], "ground_truth": ["}"], "File": "vax", "Func": "indirectable_constant_address_p", "Target": "vax", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9782, "Length": 7, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "TYPE_DIV", ":", "if", "(", "divmod_p", "(", "producer", ")", ")", "{", "rtx", "def_reg1", "=", "SET_DEST", "(", "parallel_element", "(", "producer", ",", "<NUM_LIT>", ")", ")", ";", "rtx", "def_reg2", "=", "SET_DEST", "(", "parallel_element", "(", "producer", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["return", "(", "n9_3r2w_consumed_by_ex_dep_p", "(", "consumer", ",", "def_reg1", ")", "||", "n9_3r2w_consumed_by_ex_dep_p", "(", "consumer", ",", "def_reg2", ")", ")", ";"], "File": "nds32-pipelines-auxiliary", "Func": "nds32_n9_3r2w_mm_to_ex_p", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9783, "Length": 56, "Cover_Rate": 0.4409448818897638, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "std", "::", "string", ">", "mov_mixp_r6", "(", ")", "{", "return", "D", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "disassembler", "Func": "mov_mixp_r6", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9784, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "StartLoc", ";"], "ground_truth": ["}"], "File": "SparcAsmParser", "Func": "getStartLoc", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9785, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_cvtxph_ps", "(", "__mmask8", "__A", ",", "__m128h", "__B", ")", "{"], "ground_truth": ["return", "__builtin_ia32_vcvtph2psx256_mask", "(", "__B", ",", "_mm256_setzero_ps", "(", ")", ",", "__A", ")", ";"], "File": "avx512fp16vlintrin", "Func": "_mm256_maskz_cvtxph_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9786, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "insn", "=", "gen_add3_insn", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "-", "step1", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "emit_insn", "(", "insn", ")", ")", "=", "<NUM_LIT>", ";", "size", "-=", "step1", ";", "riscv_for_each_saved_reg", "(", "size", ",", "riscv_save_reg", ")", ";", "}", "frame", "->", "mask", "=", "mask", ";", "if", "(", "frame_pointer_needed", ")", "{", "insn", "=", "gen_add3_insn", "(", "hard_frame_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "frame", "->", "hard_frame_pointer_offset", "-", "size", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "emit_insn", "(", "insn", ")", ")", "=", "<NUM_LIT>", ";", "riscv_emit_stack_tie", "(", ")", ";", "}", "if", "(", "size", ">", "<NUM_LIT>", ")", "{"], "ground_truth": ["if", "(", "SMALL_OPERAND", "(", "-", "size", ")", ")", "{"], "File": "riscv2", "Func": "riscv_expand_prologue", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9787, "Length": 97, "Cover_Rate": 0.30990415335463256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "hard_regno_mode_ok", "(", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", ">", "UNITS_PER_WORD", ")", "return", "(", "regno", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "GPR_P", "(", "regno", ")", ";", "else", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "epiphany2", "Func": "hard_regno_mode_ok", "Target": "epiphany", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9788, "Length": 38, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "create<ISA_LIT>DelaySlotFillerPass", "(", "const", "<ISA_LIT>TargetMachine", "&", "tm", ",", "bool", "ForceDisable", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>DelaySlotFiller", "(", "tm", ",", "ForceDisable", ")", ";"], "File": "PatmosDelaySlotFiller", "Func": "createPatmosDelaySlotFillerPass", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 9789, "Length": 20, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_psrlv2di_mask", "(", "(", "__v2di", ")", "__X", ",", "(", "__v2di", ")", "__Y", ",", "(", "__v2di", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_mask_srlv_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9790, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "lowerVECTOR_SHUFFLE_ILVEV", "(", "SDValue", "Op", ",", "EVT", "ResTy", ",", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "Indices", ",", "SelectionDAG", "&", "DAG", ")", "{", "assert", "(", "(", "Indices", ".", "size", "(", ")", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";", "int", "WsIdx", "=", "<NUM_LIT>", ";", "int", "WtIdx", "=", "ResTy", ".", "getVectorNumElements", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Indices", ".", "size", "(", ")", ";", "i", "+=", "<NUM_LIT>", ")", "{", "if", "(", "Indices", "[", "i", "]", "!=", "-", "<NUM_LIT>", "&&", "Indices", "[", "i", "]", "!=", "WsIdx", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["if", "(", "Indices", "[", "i", "+", "<NUM_LIT>", "]", "!=", "-", "<NUM_LIT>", "&&", "Indices", "[", "i", "+", "<NUM_LIT>", "]", "!=", "WtIdx", ")", "return", "SDValue", "(", ")", ";"], "File": "MipsSEISelLowering (2)", "Func": "lowerVECTOR_SHUFFLE_ILVEV", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9791, "Length": 120, "Cover_Rate": 0.7453416149068323, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GetCommentOS", "(", ")", "<<", "<STR_LIT>", ";", "}", "if", "(", "InstPrinter", ")", "InstPrinter", "->", "printInst", "(", "&", "Inst", ",", "OS", ",", "<STR_LIT>", ")", ";", "else", "Inst", ".", "print", "(", "OS", ",", "&", "MAI", ")", ";", "EmitEOL", "(", ")", ";"], "ground_truth": ["}"], "File": "PTXMCAsmStreamer", "Func": "EmitInstruction", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9792, "Length": 39, "Cover_Rate": 0.41935483870967744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "MaskIdx", "=", "Mask", "[", "i", "]", ";", "int", "ExpectedIdx", "=", "ExpectedMask", "[", "i", "]", ";", "if", "(", "MaskIdx", "==", "SM_SentinelUndef", "||", "MaskIdx", "==", "ExpectedIdx", ")", "continue", ";", "if", "(", "<NUM_LIT>", "<=", "Mask", "[", "i", "]", "&&", "<NUM_LIT>", "<=", "ExpectedMask", "[", "i", "]", ")", "{", "SDValue", "MaskV", "=", "MaskIdx", "<", "Size", "?", "V1", ":", "V2", ";", "SDValue", "ExpectedV", "=", "ExpectedIdx", "<", "Size", "?", "V1", ":", "V2", ";", "MaskIdx", "=", "MaskIdx", "<", "Size", "?", "MaskIdx", ":", "(", "MaskIdx", "-", "Size", ")", ";", "ExpectedIdx", "=", "ExpectedIdx", "<", "Size", "?", "ExpectedIdx", ":", "(", "ExpectedIdx", "-", "Size", ")", ";", "if", "(", "IsElementEquivalent", "(", "Size", ",", "MaskV", ",", "ExpectedV", ",", "MaskIdx", ",", "ExpectedIdx", ")", ")", "continue", ";", "}", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "X86ISelLowering135", "Func": "isTargetShuffleEquivalent", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9793, "Length": 121, "Cover_Rate": 0.5377777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "usesLGKM_CNT", "(", "const", "MachineInstr", "&", "MI", ")", "{"], "ground_truth": ["return", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "<STR_LIT>", ";"], "File": "SIInstrInfo", "Func": "usesLGKM_CNT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9794, "Length": 21, "Cover_Rate": 0.875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "(", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "ShiftRight", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "Pos", "=", "CN", "->", "getZExtValue", "(", ")", ";", "uint64_t", "SMPos", ",", "SMSize", ";", "if", "(", "!", "(", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Mask", ")", ")", "||", "!", "IsShiftedMask", "(", "CN", "->", "getZExtValue", "(", ")", ",", "SMPos", ",", "SMSize", ")", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["EVT", "ValTy", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";"], "File": "MipsISelLowering (2)3", "Func": "PerformANDCombine", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9795, "Length": 83, "Cover_Rate": 0.3360323886639676, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MO", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "TargetRegisterInfo", "*", "RI", "=", "STI", "->", "getRegisterInfo", "(", ")", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "unsigned", "RegToPrint", "=", "RC", "->", "getRegister", "(", "RI", "->", "getEncodingValue", "(", "Reg", ")", ")", ";"], "ground_truth": ["assert", "(", "RI", "->", "regsOverlap", "(", "RegToPrint", ",", "Reg", ")", ")", ";"], "File": "AArch64AsmPrinter14", "Func": "printAsmRegInClass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9796, "Length": 58, "Cover_Rate": 0.6041666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ShuffleVT", "=", "<STR_LIT>", ";", "return", "true", ";", "}", "if", "(", "Mask", ".", "equals", "(", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", "||", "Mask", ".", "equals", "(", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "{", "Shuffle", "=", "<STR_LIT>", ";", "ShuffleVT", "=", "Mask", ".", "size", "(", ")", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "true", ";", "}", "if", "(", "Mask", ".", "equals", "(", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", "||", "Mask", ".", "equals", "(", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "{"], "ground_truth": ["Shuffle", "=", "<STR_LIT>", ";"], "File": "X86ISelLowering148", "Func": "matchBinaryVectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9797, "Length": 164, "Cover_Rate": 0.44686648501362397, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ")", "{"], "ground_truth": ["BaseT", "::", "getUnrollingPreferences", "(", "L", ",", "SE", ",", "UP", ")", ";"], "File": "NVPTXTargetTransformInfo (2)", "Func": "getUnrollingPreferences", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9798, "Length": 31, "Cover_Rate": 0.5961538461538461, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>ExternalAAWrapper", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAliasAnalysis", "Func": "createAMDGPUExternalAAWrapperPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9799, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "m68k_interrupt_function_p", "(", "tree", "func", ")", "{", "tree", "a", ";", "if", "(", "TREE_CODE", "(", "func", ")", "!=", "FUNCTION_DECL", ")", "return", "false", ";", "a", "=", "lookup_attribute", "(", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "func", ")", ")", ";"], "ground_truth": ["return", "(", "a", "!=", "NULL_TREE", ")", ";"], "File": "m68k3", "Func": "m68k_interrupt_function_p", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9800, "Length": 42, "Cover_Rate": 0.9767441860465116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isa", "<", "FixedVectorType", ">", "(", "DataType", ")", "&&", "ST", "->", "getMinRVVVectorSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["return", "isLegalElementTypeForRVV", "(", "DataType", "->", "getScalarType", "(", ")", ")", ";"], "File": "RISCVTargetTransformInfo6", "Func": "isLegalMaskedLoadStore", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9801, "Length": 31, "Cover_Rate": 0.5636363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint32x4_t", ")", "__builtin_aarch64_uaddlv4hi", "(", "(", "int16x4_t", ")", "__a", ",", "(", "int16x4_t", ")", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vaddl_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9802, "Length": 18, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";"], "ground_truth": ["else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{"], "File": "SparcInstrInfo2", "Func": "copyPhysReg", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9803, "Length": 121, "Cover_Rate": 0.38412698412698415, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "FirstOpcode", "==", "<STR_LIT>", "||", "FirstOpcode", "==", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "FirstOpcode", "==", "<STR_LIT>", "||", "FirstOpcode", "==", "<STR_LIT>", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMMacroFusion", "Func": "isAESPair", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9804, "Length": 28, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "unsigned", "Elem", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "GS", ".", "add", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Elem", ")", ";", "FoundOne", "=", "true", ";", "}", "else", "if", "(", "Op", ".", "isUndef", "(", ")", ")", "{", "GS", ".", "addUndef", "(", ")", ";", "}", "else", "{", "GS", ".", "add", "(", "SDValue", "(", ")", ",", "ResidueOps", ".", "size", "(", ")", ")", ";", "ResidueOps", ".", "push_back", "(", "BVN", "->", "getOperand", "(", "I", ")", ")", ";", "}", "}", "if", "(", "!", "FoundOne", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "ResidueOps", ".", "empty", "(", ")", ")", "{", "while", "(", "ResidueOps", ".", "size", "(", ")", "<", "NumElements", ")", "ResidueOps", ".", "push_back", "(", "DAG", ".", "getUNDEF", "(", "ResidueOps", "[", "<NUM_LIT>", "]", ".", "getValueType", "(", ")", ")", ")", ";", "for", "(", "auto", "&", "Op", ":", "GS", ".", "Ops", ")", "{", "if", "(", "!", "Op", ".", "getNode", "(", ")", ")", "{", "Op", "=", "DAG", ".", "getBuildVector", "(", "VT", ",", "SDLoc", "(", "BVN", ")", ",", "ResidueOps", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "SystemZISelLowering105", "Func": "tryBuildVectorShuffle", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9805, "Length": 200, "Cover_Rate": 0.6269592476489029, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "emitLEAzii", "(", "MCStreamer", "&", "OutStreamer", ",", "MCOperand", "&", "RS1", ",", "MCOperand", "&", "Imm", ",", "MCOperand", "&", "RD", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "MCInst", "LEAInst", ";", "LEAInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "LEAInst", ".", "addOperand", "(", "RD", ")", ";", "MCOperand", "CZero", "=", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", ")", ";", "LEAInst", ".", "addOperand", "(", "CZero", ")", ";", "LEAInst", ".", "addOperand", "(", "RS1", ")", ";", "LEAInst", ".", "addOperand", "(", "Imm", ")", ";", "OutStreamer", ".", "emitInstruction", "(", "LEAInst", ",", "STI", ")", ";"], "ground_truth": ["}"], "File": "VEAsmPrinter", "Func": "emitLEAzii", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9806, "Length": 84, "Cover_Rate": 0.9767441860465116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Node", "->", "isMachineOpcode", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "Node", "->", "dump", "(", "CurDAG", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["Node", "->", "setNodeId", "(", "-", "<NUM_LIT>", ")", ";"], "File": "LoongArchISelDAGToDAG", "Func": "Select", "Target": "LoongArch", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9807, "Length": 39, "Cover_Rate": 0.46987951807228917, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "X86RegisterInfo11", "Func": "getEHHandlerRegister", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9808, "Length": 9, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "Node", "->", "dump", "(", "CurDAG", ")", ";", "dbgs", "(", ")", "<<", "'\\n'", ")", ";", "if", "(", "Node", "->", "isMachineOpcode", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "Node", "->", "dump", "(", "CurDAG", ")", ";", "dbgs", "(", ")", "<<", "'\\n'", ")", ";", "Node", "->", "setNodeId", "(", "-", "<NUM_LIT>", ")", ";", "return", ";", "}"], "ground_truth": ["SelectCode", "(", "Node", ")", ";"], "File": "Z80oldISelDAGToDAG", "Func": "Select", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9809, "Length": 69, "Cover_Rate": 0.8023255813953488, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_loadhps", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v2si", "*", ")", "__P", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin5", "Func": "_mm_loadh_pi", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9810, "Length": 19, "Cover_Rate": 0.48717948717948717, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTargetMachine", "<", "<ISA_LIT>LETargetMachine", ">", "X", "(", "getThe<ISA_LIT>LETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "<ISA_LIT>LETargetMachine", ">", "A", "(", "getTheThumbLETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "<ISA_LIT>BETargetMachine", ">", "Y", "(", "getThe<ISA_LIT>BETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "<ISA_LIT>BETargetMachine", ">", "B", "(", "getTheThumbBETarget", "(", ")", ")", ";", "PassRegistry", "&", "Registry", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";"], "ground_truth": ["initializeGlobalISel", "(", "Registry", ")", ";"], "File": "ARMTargetMachine14", "Func": "LLVMInitializeARMTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9811, "Length": 60, "Cover_Rate": 0.6976744186046512, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrndxh_f16", "(", "float16_t", "__a", ")", "{", "return", "__builtin_aarch64_rinthf", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "fp16_vrndxh_f16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9812, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "isMIMG", "(", "MI", ")", ")", "{", "int", "VAddr0Idx", "=", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "vaddr0", ")", ";", "if", "(", "VAddr0Idx", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "int", "RSrcIdx", "=", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "srsrc", ")", ";", "return", "<NUM_LIT>", "+", "<NUM_LIT>", "*", "(", "(", "RSrcIdx", "-", "VAddr0Idx", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ")", ";", "}", "switch", "(", "Opc", ")", "{", "case", "TargetOpcode", "::", "BUNDLE", ":", "return", "getInstBundleSize", "(", "MI", ")", ";", "case", "TargetOpcode", "::", "INLINEASM", ":", "case", "TargetOpcode", "::", "INLINEASM_BR", ":", "{", "const", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "char", "*", "AsmStr", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSymbolName", "(", ")", ";", "return", "getInlineAsmLength", "(", "AsmStr", ",", "*", "MF", "->", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", ",", "&", "ST", ")", ";", "}", "default", ":", "if", "(", "MI", ".", "isMetaInstruction", "(", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["return", "DescSize", ";"], "File": "SIInstrInfo11", "Func": "getInstSizeInBytes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9813, "Length": 155, "Cover_Rate": 0.48742138364779874, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "for", "(", "const", "SDValue", "&", "Op", ":", "Node", "->", "op_values", "(", ")", ")", "{", "EVT", "ArgVT", "=", "Op", ".", "getValueType", "(", ")", ";", "Type", "*", "ArgTy", "=", "ArgVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "Node", "=", "Op", ";", "Entry", ".", "Ty", "=", "ArgTy", ";", "Entry", ".", "IsSExt", "=", "shouldSignExtendTypeInLibCall", "(", "ArgVT", ",", "isSigned", ")", ";", "Entry", ".", "IsZExt", "=", "!", "shouldSignExtendTypeInLibCall", "(", "ArgVT", ",", "isSigned", ")", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "LibcallName", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";"], "ground_truth": ["EVT", "RetVT", "=", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ";"], "File": "TL45ISelLowering", "Func": "ExpandLibCall", "Target": "TL45", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9814, "Length": 116, "Cover_Rate": 0.33048433048433046, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "NewSense", "Def", "(", "unsigned", "PR", ",", "bool", "True", ",", "bool", "Float", ")", "{"], "ground_truth": ["NewSense", "NS", "=", "{", "PR", ",", "Float", ",", "false", ",", "True", "}", ";"], "File": "HexagonMCChecker4", "Func": "Def", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9815, "Length": 27, "Cover_Rate": 0.8709677419354839, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "m_pDynamic", "!=", "NULL", ")", ";"], "ground_truth": ["return", "*", "m_pDynamic", ";"], "File": "AArch64LDBackend", "Func": "dynamic", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9816, "Length": 11, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqrdmlshq_laneq_s16", "(", "int16x8_t", "__a", ",", "int16x8_t", "__b", ",", "int16x8_t", "__c", ",", "const", "int", "__d", ")", "{", "return", "__builtin_aarch64_sqrdmlsh_laneqv8hi", "(", "__a", ",", "__b", ",", "__c", ",", "__d", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon3_vqrdmlshq_laneq_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9817, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__v2si", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "__vis_fpminu32", "(", "__v2si", "__A", ",", "__v2si", "__B", ")", "{"], "ground_truth": ["return", "__builtin_vis_fpminu32", "(", "__A", ",", "__B", ")", ";"], "File": "visintrin", "Func": "__vis_fpminu32", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9818, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "auto", "*", "SExt", "=", "cast", "<", "SExtInst", ">", "(", "I", ")", ";", "const", "Value", "*", "Op", "=", "SExt", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "<STR_LIT>", "From", "=", "getSimpleType", "(", "Op", "->", "getType", "(", ")", ")", ";", "<STR_LIT>", "To", "=", "getLegalType", "(", "getSimpleType", "(", "SExt", "->", "getType", "(", ")", ")", ")", ";", "Register", "In", "=", "getRegForValue", "(", "Op", ")", ";"], "ground_truth": ["if", "(", "In", "==", "<NUM_LIT>", ")", "return", "false", ";"], "File": "WebAssemblyFastISel (2)2", "Func": "selectSExt", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9819, "Length": 69, "Cover_Rate": 0.5847457627118644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isAllOnesConstant", "(", "Mask", ")", ")", "return", "Op", ";", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "IMask", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Mask", ")", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op", ",", "IMask", ")", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op", ",", "IMask", ")", ";", "if", "(", "PreservedSrc", ".", "isUndef", "(", ")", ")", "PreservedSrc", "=", "getZeroVector", "(", "VT", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "IMask", ",", "Op", ",", "PreservedSrc", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (3)", "Func": "getScalarMaskingNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9820, "Length": 141, "Cover_Rate": 0.7833333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "op0", "=", "nds32_read_argument", "(", "exp", ",", "<NUM_LIT>", ")", ";", "rtx", "addr_helper", "=", "gen_reg_rtx", "(", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ")", ";", "target", "=", "nds32_legitimize_target", "(", "icode", ",", "target", ")", ";", "op0", "=", "nds32_legitimize_argument", "(", "icode", ",", "<NUM_LIT>", ",", "op0", ")", ";", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "target", ",", "op0", ",", "addr_helper", ")", ";", "if", "(", "!", "pat", ")", "return", "NULL_RTX", ";", "emit_move_insn", "(", "addr_helper", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ";", "emit_insn", "(", "pat", ")", ";"], "ground_truth": ["return", "target", ";"], "File": "nds32-intrinsic", "Func": "nds32_expand_builtin_load", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9821, "Length": 88, "Cover_Rate": 0.822429906542056, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Bid", "=", "B", "?", "MAX", "/", "countPopulation", "(", "B", ")", ":", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "HexagonShuffler (2)1", "Func": "HexagonBid", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9822, "Length": 14, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";"], "ground_truth": ["return", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";"], "File": "AVRISelDAGToDAG", "Func": "runOnMachineFunction", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9823, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetLowering", "::", "emitAtomicCmpXchgNoStoreLLBalance", "(", "IRBuilder", "<", ">", "&", "Builder", ")", "const", "{", "Module", "*", "M", "=", "Builder", ".", "GetInsertBlock", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "Builder", ".", "CreateCall", "(", "<STR_LIT>", "(", "M", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering (2)3", "Func": "emitAtomicCmpXchgNoStoreLLBalance", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9824, "Length": 44, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TID", ".", "isCall", "(", ")", "||", "TID", ".", "isTerminator", "(", ")", "||", "TID", ".", "hasUnmodeledSideEffects", "(", ")", ")", "return", "false", ";", "if", "(", "isLd", "&&", "TID", ".", "mayStore", "(", ")", ")", "return", "false", ";", "if", "(", "!", "isLd", ")", "{", "if", "(", "TID", ".", "mayLoad", "(", ")", ")", "return", "false", ";", "if", "(", "TID", ".", "mayStore", "(", ")", ")", "return", "false", ";", "}", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ",", "NumOps", "=", "I", "->", "getNumOperands", "(", ")", ";", "j", "!=", "NumOps", ";", "++", "j", ")", "{", "MachineOperand", "&", "MO", "=", "I", "->", "getOperand", "(", "j", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";"], "ground_truth": ["unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";"], "File": "ARMLoadStoreOptimizer25", "Func": "IsSafeAndProfitableToMove", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9825, "Length": 119, "Cover_Rate": 0.4219858156028369, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint32_t", "*", "<ISA_LIT>RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", ",", "CallingConv", "::", "ID", ")", "const", "{", "return", "CSR_RegMask", ";"], "ground_truth": ["}"], "File": "LanaiRegisterInfo (2)1", "Func": "getCallPreservedMask", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9826, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "vec_value", "&&", "i", ">", "GET_MODE_SIZE", "(", "GET_MODE", "(", "value", ")", ")", ")", "destmem", "=", "emit_memset", "(", "destmem", ",", "destptr", ",", "vec_value", ",", "i", ")", ";", "else", "destmem", "=", "emit_memset", "(", "destmem", ",", "destptr", ",", "value", ",", "i", ")", ";", "}", "else", "destmem", "=", "emit_memmov", "(", "destmem", ",", "&", "srcmem", ",", "destptr", ",", "srcptr", ",", "i", ")", ";"], "ground_truth": ["ix86_adjust_counter", "(", "count", ",", "i", ")", ";"], "File": "i3864", "Func": "expand_set_or_movmem_prologue", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9827, "Length": 66, "Cover_Rate": 0.3815028901734104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>MCCodeEmitter", "::", "get_crbitm_encoding", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";"], "ground_truth": ["assert", "(", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "(", "MO", ".", "getReg", "(", ")", ">=", "<STR_LIT>", "&&", "MO", ".", "getReg", "(", ")", "<=", "<STR_LIT>", ")", ")", ";"], "File": "PPCMCCodeEmitter14", "Func": "get_crbitm_encoding", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9828, "Length": 89, "Cover_Rate": 0.7416666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "tls_unspec_mentioned_p", "(", "x", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "csky_symbol_mentioned_p", "(", "x", ")", "||", "csky_label_mentioned_p", "(", "x", ")", ")", "return", "false", ";"], "File": "csky", "Func": "csky_legitimate_pic_operand_p", "Target": "csky", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9829, "Length": 25, "Cover_Rate": 0.6944444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Carry", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "LHS", ".", "getValueType", "(", ")", ",", "<STR_LIT>", ")", ";", "SDValue", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VTs", ",", "LHS", ",", "RHS", ",", "Carry", ")", ";", "SDValue", "FVal", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "TVal", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "<ISA_LIT>cc", "=", "DAG", ".", "getConstant", "(", "IntCCTo<ISA_LIT>CC", "(", "cast", "<", "CondCodeSDNode", ">", "(", "Cond", ")", "->", "get", "(", ")", ")", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["SDValue", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "DL", ",", "<STR_LIT>", ",", "Cmp", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "SDValue", "(", ")", ")", ";"], "File": "ARMISelLowering108", "Func": "LowerSETCCE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9830, "Length": 143, "Cover_Rate": 0.5335820895522388, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vld1q_lane_p16", "(", "const", "poly16_t", "*", "__src", ",", "poly16x8_t", "__vec", ",", "const", "int", "__lane", ")", "{", "return", "__aarch64_vset_lane_any", "(", "*", "__src", ",", "__vec", ",", "__lane", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vld1q_lane_p16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9831, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "const", "MachineOperand", "*", "VData", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "<STR_LIT>", "::", "vdata", ")", ";", "buildSpillLoadStore", "(", "MI", ",", "<STR_LIT>", ",", "Index", ",", "VData", "->", "getReg", "(", ")", ",", "VData", "->", "isKill", "(", ")", ",", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "<STR_LIT>", "::", "srsrc", ")", "->", "getReg", "(", ")", ",", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "<STR_LIT>", "::", "soffset", ")", "->", "getReg", "(", ")", ",", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "<STR_LIT>", "::", "offset", ")", "->", "getImm", "(", ")", ",", "*", "MI", "->", "memoperands_begin", "(", ")", ",", "RS", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "default", ":", "{", "const", "DebugLoc", "&", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "bool", "IsMUBUF", "=", "TII", "->", "isMUBUF", "(", "*", "MI", ")", ";", "if", "(", "!", "IsMUBUF", "&&", "MFI", "->", "getFrameOffsetReg", "(", ")", "!=", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ")", "{", "unsigned", "DiffReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "bool", "IsCopy", "=", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "unsigned", "ResultReg", "=", "IsCopy", "?", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ":", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DiffReg", ")", ".", "addReg", "(", "MFI", "->", "getFrameOffsetReg", "(", ")", ")", ".", "addReg", "(", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ")", ";", "int64_t", "Offset", "=", "FrameInfo", ".", "getObjectOffset", "(", "Index", ")", ";", "if", "(", "Offset", "==", "<NUM_LIT>", ")", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ResultReg", ")", ".", "addImm", "(", "Log2_32", "(", "ST", ".", "getWavefrontSize", "(", ")", ")", ")", ".", "addReg", "(", "DiffReg", ")", ";", "}", "else", "{", "unsigned", "ScaledReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ScaledReg", ")", ".", "addImm", "(", "Log2_32", "(", "ST", ".", "getWavefrontSize", "(", ")", ")", ")", ".", "addReg", "(", "DiffReg", ",", "RegState", "::", "Kill", ")", ";"], "File": "SIRegisterInfo74", "Func": "eliminateFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9832, "Length": 359, "Cover_Rate": 0.30372250423011843, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printGlobalOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ")", "{"], "ground_truth": ["printOp", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ",", "false", ")", ";"], "File": "IA64AsmPrinter", "Func": "printGlobalOperand", "Target": "IA64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9833, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "p", "++", ";"], "ground_truth": ["(", "*", "(", "p", "-", "<NUM_LIT>", ")", ")", "(", ")", ";"], "File": "frvbegin", "Func": "__do_global_dtors", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 9834, "Length": 14, "Cover_Rate": 0.3783783783783784, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "X86IREmitter", "Func": "visitBEXTR", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9835, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "Decode3RImmInstruction", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "unsigned", "Op1", ",", "Op2", ",", "Op3", ";", "DecodeStatus", "S", "=", "Decode3OpInstruction", "(", "Insn", ",", "Op1", ",", "Op2", ",", "Op3", ")", ";", "if", "(", "S", "==", "MCDisassembler", "::", "Success", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Op1", ")", ")", ";", "DecodeGRRegsRegisterClass", "(", "Inst", ",", "Op2", ",", "Address", ",", "Decoder", ")", ";", "DecodeGRRegsRegisterClass", "(", "Inst", ",", "Op3", ",", "Address", ",", "Decoder", ")", ";", "}", "return", "S", ";"], "ground_truth": ["}"], "File": "XCoreDisassembler", "Func": "Decode3RImmInstruction", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9836, "Length": 89, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "N0", ",", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Res", ")", ")", ";", "}", "unsigned", "FPOpcode", ";", "switch", "(", "N0", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "FPOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "FPOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "FPOpcode", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "return", "SDValue", "(", ")", ";", "}", "if", "(", "!", "(", "(", "Subtarget", ".", "hasSSE1", "(", ")", "&&", "VT", "==", "<STR_LIT>", ")", "||", "(", "Subtarget", ".", "hasSSE2", "(", ")", "&&", "VT", "==", "<STR_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "LogicOp0", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "LogicOp1", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL0", "(", "N0", ")", ";", "if", "(", "N0", ".", "hasOneUse", "(", ")", "&&", "LogicOp0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "LogicOp0", ".", "hasOneUse", "(", ")", "&&", "LogicOp0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "VT", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "LogicOp0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "SDValue", "CastedOp1", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "LogicOp1", ")", ";", "return", "DAG", ".", "getNode", "(", "FPOpcode", ",", "DL0", ",", "VT", ",", "LogicOp0", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "CastedOp1", ")", ";", "}", "if", "(", "N0", ".", "hasOneUse", "(", ")", "&&", "LogicOp1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "LogicOp1", ".", "hasOneUse", "(", ")", "&&", "LogicOp1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "VT", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "LogicOp1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "SDValue", "CastedOp0", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "LogicOp0", ")", ";", "return", "DAG", ".", "getNode", "(", "FPOpcode", ",", "DL0", ",", "VT", ",", "LogicOp1", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "CastedOp0", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering172", "Func": "combineBitcast", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9837, "Length": 326, "Cover_Rate": 0.5406301824212272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "__c", "=", "(", "(", "uint64_t", ")", "__b", ")", "<<", "<NUM_LIT>", ";", "return", "__builtin_mve_viwdupq_m_n_uv4si", "(", "__inactive", ",", "__a", ",", "__c", ",", "__imm", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_viwdupq_m_n_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9838, "Length": 27, "Cover_Rate": 0.5869565217391305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GPRPad", "=", "NumGPRs", "%", "(", "(", "align", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ")", ";", "StackPad", "=", "StackOffset", "%", "align", ";", "unsigned", "firstGPR", "=", "NumGPRs", "+", "GPRPad", ";", "switch", "(", "ObjectVT", ".", "getSimpleVT", "(", ")", ")", "{", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "firstGPR", "<", "<NUM_LIT>", ")", "NeededGPRs", "=", "<NUM_LIT>", ";", "else", "NeededStackSize", "=", "<NUM_LIT>", ";", "break", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "ARMISelLowering124", "Func": "HowToPassArgument", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9839, "Length": 71, "Cover_Rate": 0.4034090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Z80Subtarget", ">", "(", ")", ";"], "ground_truth": ["return", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";"], "File": "GBZ80ISelDAGToDAG", "Func": "runOnMachineFunction", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9840, "Length": 20, "Cover_Rate": 0.6451612903225806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<ISA_LIT>ProcFamily", "==", "IntelGLM", "||", "<ISA_LIT>ProcFamily", "==", "IntelGLP", "||", "<ISA_LIT>ProcFamily", "==", "IntelTRM", ";"], "ground_truth": ["}"], "File": "X86Subtarget100", "Func": "isGLM", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9841, "Length": 14, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "(", "imm", "<<", "<NUM_LIT>", ")", "|", "(", "imm", "<<", "<NUM_LIT>", ")", "|", "(", "imm", "<<", "<NUM_LIT>", ")", "|", "imm", ")", ")", ";", "break", ";", "}", "}", "else", "{", "unsigned", "unrot", "=", "fieldFromInstruction32", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "|", "<NUM_LIT>", ";", "unsigned", "rot", "=", "fieldFromInstruction32", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "imm", "=", "(", "unrot", ">>", "rot", ")", "|", "(", "unrot", "<<", "(", "(", "<NUM_LIT>", "-", "rot", ")", "&", "<NUM_LIT>", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "}", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler10", "Func": "DecodeT2SOImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9842, "Length": 107, "Cover_Rate": 0.44214876033057854, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "code", "=", "ROTATERT", ";", "*", "amountp", "=", "<NUM_LIT>", "-", "INTVAL", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ";", "mnem", "=", "<STR_LIT>", ";", "break", ";", "case", "ASHIFT", ":", "case", "ASHIFTRT", ":", "case", "LSHIFTRT", ":", "case", "ROTATERT", ":", "mnem", "=", "arm_shift_nmem", "(", "code", ")", ";", "if", "(", "CONST_INT_P", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ")", "{", "*", "amountp", "=", "INTVAL", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ";", "}", "else", "if", "(", "REG_P", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ")", "{", "*", "amountp", "=", "-", "<NUM_LIT>", ";", "return", "mnem", ";", "}"], "ground_truth": ["else", "{"], "File": "arm", "Func": "shift_op", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9843, "Length": 97, "Cover_Rate": 0.30218068535825543, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Results", ".", "push_back", "(", "VT", ")", ";"], "ground_truth": ["}"], "File": "TVMMachineFunctionInfo", "Func": "addResult", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9844, "Length": 8, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "Sym", "=", "getContext", "(", ")", ".", "GetOrCreateSymbol", "(", "Name", ")", ";", "const", "MCExpr", "*", "Res", "=", "<ISA_LIT>MCTargetExpr", "::", "Create", "(", "Sym", ",", "<ISA_LIT>MCTargetExpr", "::", "GOTPCREL", ",", "getContext", "(", ")", ")", ";", "const", "MCExpr", "*", "Four", "=", "MCConstantExpr", "::", "Create", "(", "<NUM_LIT>", ",", "getContext", "(", ")", ")", ";", "return", "MCBinaryExpr", "::", "CreateAdd", "(", "Res", ",", "Four", ",", "getContext", "(", ")", ")", ";", "}", "return", "TargetLoweringObjectFileMachO", "::"], "ground_truth": ["getExprForDwarfGlobalReference", "(", "GV", ",", "Mang", ",", "MMI", ",", "Encoding", ",", "Streamer", ")", ";"], "File": "X86TargetObjectFile39", "Func": "getExprForDwarfGlobalReference", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9845, "Length": 79, "Cover_Rate": 0.4906832298136646, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "R1_REGNO", ":", "return", "<NUM_LIT>", ";", "case", "R2_REGNO", ":", "return", "<NUM_LIT>", ";", "case", "R3_REGNO", ":", "return", "<NUM_LIT>", ";", "case", "A0_REGNO", ":", "return", "<NUM_LIT>", ";", "case", "A1_REGNO", ":", "return", "<NUM_LIT>", ";", "case", "FB_REGNO", ":", "return", "<NUM_LIT>", ";", "case", "SB_REGNO", ":", "return", "<NUM_LIT>", ";", "case", "SP_REGNO", ":", "return", "<NUM_LIT>", ";", "case", "PC_REGNO", ":", "return", "<NUM_LIT>", ";", "default", ":"], "ground_truth": ["return", "DWARF_FRAME_REGISTERS", "+", "<NUM_LIT>", ";"], "File": "m32c", "Func": "m32c_dwarf_frame_regnum", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9846, "Length": 61, "Cover_Rate": 0.7439024390243902, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DEBUGME", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", ";", "branchInstr", "->", "dump", "(", ")", ";", "}", "spliceEnd", "=", "CFGTraits", "::", "getInstrPos", "(", "srcBlk", ",", "branchInstr", ")", ";", "}", "if", "(", "DEBUGME", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "dstBlk", "->", "size", "(", ")", "<<", "<STR_LIT>", "<<", "srcBlk", "->", "size", "(", ")", "<<", "<STR_LIT>", ";", "}", "dstBlk", "->", "splice", "(", "insertPos", ",", "srcBlk", ",", "srcBlk", "->", "begin", "(", ")", ",", "spliceEnd", ")", ";", "if", "(", "DEBUGME", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "dstBlk", "->", "size", "(", ")", "<<", "<STR_LIT>", "<<", "srcBlk", "->", "size", "(", ")", "<<", "<STR_LIT>", ";", "}"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer16", "Func": "migrateInstruction", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9847, "Length": 104, "Cover_Rate": 0.6190476190476191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "continue", ";", "}", "assert", "(", "MI", ".", "getDesc", "(", ")", ".", "getNumDefs", "(", ")", "<=", "<NUM_LIT>", ")", ";", "if", "(", "MI", ".", "getDesc", "(", ")", ".", "getNumDefs", "(", ")", "==", "<NUM_LIT>", ")", "{", "unsigned", "OldReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "MFI", ".", "isVRegStackified", "(", "OldReg", ")", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", ".", "getRegClass", "(", "OldReg", ")", ";", "unsigned", "NewReg", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "auto", "InsertPt", "=", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "&", "MI", ")", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "Changed", "=", "true", ";", "continue", ";", "}", "if", "(", "UseEmpty", "[", "TargetRegisterInfo", "::", "virtReg2Index", "(", "OldReg", ")", "]", ")", "{", "unsigned", "Opc", "=", "getDropOpcode", "(", "RC", ")", ";", "MachineInstr", "*", "Drop", "=", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "NewReg", ")", ";", "Drop", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsKill", "(", ")", ";", "}", "else", "{", "unsigned", "LocalId", "=", "getLocalId", "(", "Reg2Local", ",", "CurLocal", ",", "OldReg", ")", ";", "unsigned", "Opc", "=", "getSetLocalOpcode", "(", "RC", ")", ";", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addImm", "(", "LocalId", ")", ".", "addReg", "(", "NewReg", ")", ";", "}", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "NewReg", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", "false", ")", ";", "MFI", ".", "stackifyVReg", "(", "NewReg", ")", ";", "Changed", "=", "true", ";", "}", "}", "MachineInstr", "*", "InsertPt", "=", "&", "MI", ";", "for", "(", "MachineOperand", "&", "MO", ":", "reverse", "(", "MI", ".", "explicit_uses", "(", ")", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "OldReg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{", "assert", "(", "MI", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "INLINEASM", ")", ";", "unsigned", "LocalId", "=", "getLocalId", "(", "Reg2Local", ",", "CurLocal", ",", "OldReg", ")", ";", "MRI", ".", "removeRegOperandFromUseList", "(", "&", "MO", ")", ";", "MO", "=", "MachineOperand", "::", "CreateImm", "(", "LocalId", ")", ";", "continue", ";", "}", "if", "(", "MFI", ".", "isVRegStackified", "(", "OldReg", ")", ")", "{", "InsertPt", "=", "FindStartOfTree", "(", "MO", ",", "MRI", ",", "MFI", ")", ";", "continue", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "INLINEASM", ")", "{", "unsigned", "LocalId", "=", "getLocalId", "(", "Reg2Local", ",", "CurLocal", ",", "OldReg", ")", ";"], "ground_truth": ["MRI", ".", "removeRegOperandFromUseList", "(", "&", "MO", ")", ";"], "File": "WebAssemblyExplicitLocals24", "Func": "runOnMachineFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9848, "Length": 426, "Cover_Rate": 0.3045032165832738, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "mode", ")", "{", "case", "E_DFmode", ":", "return", "gen_aarch64_rsqrtedf", ";", "case", "E_SFmode", ":", "return", "gen_aarch64_rsqrtesf", ";", "case", "E_V2DFmode", ":", "return", "gen_aarch64_rsqrtev2df", ";", "case", "E_V2SFmode", ":", "return", "gen_aarch64_rsqrtev2sf", ";", "case", "E_V4SFmode", ":", "return", "gen_aarch64_rsqrtev4sf", ";", "default", ":", "gcc_unreachable", "(", ")", ";"], "ground_truth": ["}"], "File": "aarch645", "Func": "get_rsqrte_type", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9849, "Length": 42, "Cover_Rate": 0.8235294117647058, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "TargetRegisterClass", "::", "iterator", "I", "=", "RC", "->", "begin", "(", ")", ",", "E", "=", "RC", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "*", "I", ")", ")", "return", "*", "I", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo61", "Func": "findUnusedVGPR", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9850, "Length": 45, "Cover_Rate": 0.6338028169014085, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCInstrInfo", "::", "tryCompound", "(", "MCInstrInfo", "const", "&", "MCII", ",", "MCSubtargetInfo", "const", "&", "STI", ",", "MCContext", "&", "Context", ",", "MCInst", "&", "MCI", ")", "{", "assert", "(", "<ISA_LIT>MCInstrInfo", "::", "isBundle", "(", "MCI", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "MCI", ".", "size", "(", ")", "<", "<NUM_LIT>", ")", "return", ";", "bool", "StartedValid", "=", "llvm", "::", "<ISA_LIT>MCShuffle", "(", "Context", ",", "false", ",", "MCII", ",", "STI", ",", "MCI", ")", ";", "MCInst", "CheckList", "(", "MCI", ")", ";", "while", "(", "lookForCompound", "(", "MCII", ",", "Context", ",", "CheckList", ")", ")", "{", "MCInst", "OriginalBundle", "(", "MCI", ")", ";", "MCI", "=", "CheckList", ";", "if", "(", "StartedValid", "&&", "!", "llvm", "::", "<ISA_LIT>MCShuffle", "(", "Context", ",", "false", ",", "MCII", ",", "STI", ",", "MCI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "MCI", "=", "OriginalBundle", ";", "}", "}"], "ground_truth": ["}"], "File": "HexagonMCCompound1", "Func": "tryCompound", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9851, "Length": 131, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Reg", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "<STR_LIT>", ")", ";", "}", "O", "<<", "<ISA_LIT>InstPrinter", "::", "getRegisterName", "(", "Reg", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_Immediate", ":", "{", "int64_t", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "O", "<<", "'#'", ";", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "||", "(", "TF", "==", "<STR_LIT>", ")", ")", "O", "<<", "<STR_LIT>", ";", "else", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "||", "(", "TF", "==", "<STR_LIT>", ")", ")", "O", "<<", "<STR_LIT>", ";", "O", "<<", "Imm", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":"], "ground_truth": ["O", "<<", "*", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ";"], "File": "ARMAsmPrinter33", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9852, "Length": 119, "Cover_Rate": 0.3020304568527919, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ConstraintCode", "==", "<STR_LIT>", ")", "return", "InlineAsm", "::", "Constraint_ZC", ";", "return", "TargetLowering", "::", "getInlineAsmMemConstraint", "(", "ConstraintCode", ")", ";"], "ground_truth": ["}"], "File": "MipsISelLowering100", "Func": "getInlineAsmMemConstraint", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9853, "Length": 20, "Cover_Rate": 0.39215686274509803, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>RegStackify", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<STR_LIT>", "<<", "MF", ".", "getName", "(", ")", "<<", "'\\n'", ")", ";", "bool", "Changed", "=", "false", ";"], "ground_truth": ["return", "Changed", ";"], "File": "TVMRegStackify", "Func": "runOnMachineFunction", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9854, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "makeArrayRef", "(", "std", "::", "begin", "(", "RegListYMM", ")", ",", "std", "::", "end", "(", "RegListYMM", ")", ")", ";", "}", "static", "const", "MCPhysReg", "RegListXMM", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "return", "makeArrayRef", "(", "std", "::", "begin", "(", "RegListXMM", ")", ",", "std", "::", "end", "(", "RegListXMM", ")", ")", ";"], "ground_truth": ["}"], "File": "X86CallingConv (2)", "Func": "CC_X86_VectorCallGetSSEs", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9855, "Length": 59, "Cover_Rate": 0.3155080213903743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "getMUBUFOpcode", "(", "unsigned", "BaseOpc", ",", "unsigned", "Elements", ")", "{", "const", "MUBUFInfo", "*", "Info", "=", "getMUBUFInfoFromBaseOpcodeAndElements", "(", "BaseOpc", ",", "Elements", ")", ";"], "ground_truth": ["return", "Info", "?", "Info", "->", "Opcode", ":", "-", "<NUM_LIT>", ";"], "File": "AMDGPUBaseInfo1", "Func": "getMUBUFOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9856, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>FrameLowering", "(", "const", "<ISA_LIT>Subtarget", "&", "sti", ")", ":", "TargetFrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsDown", ",", "Align", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "BPFFrameLowering2", "Func": "BPFFrameLowering", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9857, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "arg1", "=", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ";", "arg2", "=", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ";", "tmode", "=", "TYPE_MODE", "(", "TREE_TYPE", "(", "arg0", ")", ")", ";", "mode1", "=", "TYPE_MODE", "(", "TREE_TYPE", "(", "TREE_TYPE", "(", "arg0", ")", ")", ")", ";", "gcc_assert", "(", "VECTOR_MODE_P", "(", "tmode", ")", ")", ";", "op0", "=", "expand_expr", "(", "arg0", ",", "NULL_RTX", ",", "tmode", ",", "EXPAND_NORMAL", ")", ";", "op1", "=", "expand_expr", "(", "arg1", ",", "NULL_RTX", ",", "mode1", ",", "EXPAND_NORMAL", ")", ";", "elt", "=", "get_element_number", "(", "TREE_TYPE", "(", "arg0", ")", ",", "arg2", ")", ";", "if", "(", "GET_MODE", "(", "op1", ")", "!=", "mode1", "&&", "GET_MODE", "(", "op1", ")", "!=", "VOIDmode", ")", "op1", "=", "convert_modes", "(", "mode1", ",", "GET_MODE", "(", "op1", ")", ",", "op1", ",", "true", ")", ";"], "ground_truth": ["op0", "=", "force_reg", "(", "tmode", ",", "op0", ")", ";"], "File": "powerpcspe", "Func": "altivec_expand_vec_set_builtin", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9858, "Length": 128, "Cover_Rate": 0.6844919786096256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "continue", ";", "}", "while", "(", "std", "::", "next", "(", "I", ")", "!=", "MBB", ".", "end", "(", ")", ")", "std", "::", "next", "(", "I", ")", "->", "eraseFromParent", "(", ")", ";", "Cond", ".", "clear", "(", ")", ";", "FBB", "=", "<NUM_LIT>", ";", "if", "(", "MBB", ".", "isLayoutSuccessor", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ")", "{", "TBB", "=", "<NUM_LIT>", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";", "UnCondBrIter", "=", "MBB", ".", "end", "(", ")", ";", "continue", ";", "}", "TBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "continue", ";", "}", "<STR_LIT>", "BranchCode", "=", "getCondFromBranchOpc", "(", "I", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "BranchCode", "==", "<STR_LIT>", ")", "return", "true", ";", "if", "(", "Cond", ".", "empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "TargetBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "AllowModify", "&&", "UnCondBrIter", "!=", "MBB", ".", "end", "(", ")", "&&", "MBB", ".", "isLayoutSuccessor", "(", "TargetBB", ")", ")", "{", "BranchCode", "=", "GetOppositeBranchCondition", "(", "BranchCode", ")", ";", "unsigned", "JNCC", "=", "GetCondBranchFromCond", "(", "BranchCode", ")", ";", "MachineBasicBlock", "::", "iterator", "OldInst", "=", "I", ";", "BuildMI", "(", "MBB", ",", "UnCondBrIter", ",", "MBB", ".", "findDebugLoc", "(", "I", ")", ",", "get", "(", "JNCC", ")", ")", ".", "addMBB", "(", "UnCondBrIter", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "UnCondBrIter", ",", "MBB", ".", "findDebugLoc", "(", "I", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TargetBB", ")", ";", "OldInst", "->", "eraseFromParent", "(", ")", ";", "UnCondBrIter", "->", "eraseFromParent", "(", ")", ";", "UnCondBrIter", "=", "MBB", ".", "end", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";"], "ground_truth": ["continue", ";"], "File": "X86InstrInfo (2)", "Func": "AnalyzeBranch", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9859, "Length": 277, "Cover_Rate": 0.4586092715231788, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "*", "(", "__GCC_FV", "*", ")", "fvf", ")", ":", "<STR_LIT>", "(", "*", "(", "const", "__GCC_FV", "*", ")", "fvh", ")", ",", "<STR_LIT>", "(", "*", "(", "const", "__GCC_MTRX", "*", ")", "mtrxg", ")", ")", ";"], "ground_truth": ["}"], "File": "ushmedia", "Func": "sh_media_FTRV_S", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9860, "Length": 38, "Cover_Rate": 0.6551724137931034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "*", "Op1", "=", "&", "MI1", ".", "getOperand", "(", "N1", "+", "<STR_LIT>", ")", ";", "const", "MachineOperand", "*", "Op2", "=", "&", "MI2", ".", "getOperand", "(", "N2", "+", "<STR_LIT>", ")", ";", "if", "(", "!", "isIdenticalOp", "(", "*", "Op1", ",", "*", "Op2", ")", ")", "{", "if", "(", "Op1", "->", "isImm", "(", ")", "&&", "Op2", "->", "isImm", "(", ")", ")", "AddrDispShift", "=", "Op1", "->", "getImm", "(", ")", "-", "Op2", "->", "getImm", "(", ")", ";", "else", "if", "(", "Op1", "->", "isGlobal", "(", ")", "&&", "Op2", "->", "isGlobal", "(", ")", "&&", "Op1", "->", "getGlobal", "(", ")", "==", "Op2", "->", "getGlobal", "(", ")", ")", "AddrDispShift", "=", "Op1", "->", "getOffset", "(", ")", "-", "Op2", "->", "getOffset", "(", ")", ";"], "ground_truth": ["else", "return", "false", ";"], "File": "X86OptimizeLEAs (2)", "Func": "isSimilarMemOp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9861, "Length": 116, "Cover_Rate": 0.5497630331753555, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MI", "->", "getOperand", "(", "TII", "->", "getOperandIdx", "(", "MI", "->", "getOpcode", "(", ")", ",", "AMDGPU", "::", "OpName", "::", "Enabled", ")", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["}"], "File": "R600ClauseMergePass12", "Func": "isCFAluEnabled", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9862, "Length": 28, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "total_auto_space", ";", "int", "save_flags", "=", "target_flags", ";", "int", "copy_flags", ";", "HARD_REG_SET", "live_regs_mask", ";", "shmedia_space_reserved_for_target_registers", "=", "false", ";", "regs_saved", "=", "calc_live_regs", "(", "&", "live_regs_mask", ")", ";", "regs_saved", "+=", "SHMEDIA_REGS_STACK_ADJUST", "(", ")", ";", "if", "(", "shmedia_reserve_space_for_target_registers_p", "(", "regs_saved", ",", "&", "live_regs_mask", ")", ")", "{", "shmedia_space_reserved_for_target_registers", "=", "true", ";", "regs_saved", "+=", "shmedia_target_regs_stack_adjust", "(", "&", "live_regs_mask", ")", ";", "}", "if", "(", "TARGET_SH5", "&&", "regs_saved", "%", "(", "STACK_BOUNDARY", "/", "BITS_PER_UNIT", ")", ")", "regs_saved_rounding", "=", "(", "(", "STACK_BOUNDARY", "/", "BITS_PER_UNIT", ")", "-", "regs_saved", "%", "(", "STACK_BOUNDARY", "/", "BITS_PER_UNIT", ")", ")", ";", "total_auto_space", "=", "rounded_frame_size", "(", "regs_saved", ")", "-", "regs_saved_rounding", ";", "copy_flags", "=", "target_flags", ";", "target_flags", "=", "save_flags", ";"], "ground_truth": ["total_saved_regs_space", "=", "regs_saved", "+", "regs_saved_rounding", ";"], "File": "sh4", "Func": "initial_elimination_offset", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9863, "Length": 109, "Cover_Rate": 0.31142857142857144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>SpeculativeLoadHardeningPass", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>FlagsCopyLoweringPass", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>DynAllocaExpander", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{"], "ground_truth": ["addPass", "(", "create<ISA_LIT>PreTileConfigPass", "(", ")", ")", ";"], "File": "X86TargetMachine114", "Func": "addPreRegAlloc", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9864, "Length": 39, "Cover_Rate": 0.4148936170212766, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TM", ".", "TargetABI", "==", "<ISA_LIT>BaseTargetMachine", "::", "<ISA_LIT>_ABI_AAPCS", ";"], "ground_truth": ["}"], "File": "ARMSubtarget23", "Func": "isAAPCS_ABI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9865, "Length": 10, "Cover_Rate": 0.3448275862068966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "}", "}", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "VEAsmParser3", "Func": "ParseInstruction", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9866, "Length": 56, "Cover_Rate": 0.3146067415730337, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "}", "MachineDominatorTree", "*", "DT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "return", "VisitNode", "(", "DT", "->", "getRootNode", "(", ")", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AArch64CleanupLocalDynamicTLSPass", "Func": "runOnMachineFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9867, "Length": 29, "Cover_Rate": 0.46774193548387094, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSection", "*", "ELFSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "Section", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_ALLOC", ")", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "SwitchSection", "(", "ELFSection", ")", ";"], "ground_truth": ["getParser", "(", ")", ".", "Lex", "(", ")", ";"], "File": "MipsAsmParser (2)4", "Func": "parseRSectionDirective", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9868, "Length": 42, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "insertNoop", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "DebugLoc", "DL", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "TPCInstrInfo", "Func": "insertNoop", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9869, "Length": 34, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "SrcReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "const", "auto", "*", "Src0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "vdata", ")", ";", "const", "auto", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "*", "Paired", ".", "I", ",", "<STR_LIT>", "::", "vdata", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "SrcReg", ")", ".", "add", "(", "*", "Src0", ")", ".", "addImm", "(", "SubRegIdx0", ")", ".", "add", "(", "*", "Src1", ")", ".", "addImm", "(", "SubRegIdx1", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Kill", ")", ";", "const", "unsigned", "Regs", "=", "getRegs", "(", "Opcode", ",", "*", "TII", ")", ";", "if", "(", "Regs", "&", "VADDR", ")", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "vaddr", ")", ")", ";", "unsigned", "JoinedFormat", "=", "getBufferFormatWithCompCount", "(", "CI", ".", "Format", ",", "CI", ".", "Width", "+", "Paired", ".", "Width", ",", "*", "STI", ")", ";", "assert", "(", "CI", ".", "I", "->", "hasOneMemOperand", "(", ")", "&&", "Paired", ".", "I", "->", "hasOneMemOperand", "(", ")", ")", ";"], "ground_truth": ["const", "MachineMemOperand", "*", "MMOa", "=", "*", "CI", ".", "I", "->", "memoperands_begin", "(", ")", ";"], "File": "SILoadStoreOptimizer7", "Func": "mergeTBufferStorePair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9870, "Length": 214, "Cover_Rate": 0.4394250513347023, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "default", ":", "break", ";", "}", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "{", "NumOpsAdded", "=", "<NUM_LIT>", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "{", "unsigned", "Option", "=", "slice", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "|", "slice", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", "|", "slice", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", "|", "slice", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Option", ")", ")", ";", "NumOpsAdded", "=", "<NUM_LIT>", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ";", "NumOpsAdded", "=", "<NUM_LIT>", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", "|", "slice", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ";", "NumOpsAdded", "=", "<NUM_LIT>", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore4", "Func": "DisassembleMiscFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9871, "Length": 214, "Cover_Rate": 0.6369047619047619, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "isThumb", "&&", "(", "C", "&", "~", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "||", "(", "!", "isThumb", "&&", "<STR_LIT>", "(", "C", ")", "!=", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering124", "Func": "isLegalCmpImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9872, "Length": 28, "Cover_Rate": 0.6829268292682927, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "useOddSPReg", "(", ")", "const", "{"], "ground_truth": ["return", "!", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ")", ";"], "File": "MipsAsmParser", "Func": "useOddSPReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9873, "Length": 19, "Cover_Rate": 0.8636363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_cvtusepi32_epi8", "(", "__m512i", "__A", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_pmovusdb512_mask", "(", "(", "__v16si", ")", "__A", ",", "(", "__v16qi", ")", "_mm_undefined_si128", "(", ")", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_cvtusepi32_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9874, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_permvarsi512_mask", "(", "(", "__v16si", ")", "__Y", ",", "(", "__v16si", ")", "__X", ",", "(", "__v16si", ")", "_mm512_setzero_si512", "(", ")", ",", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_maskz_permutexvar_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9875, "Length": 27, "Cover_Rate": 0.5192307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "Mem", ".", "Index", "=", "Index", ";", "Op", "->", "Mem", ".", "Disp", "=", "Disp", ";", "Op", "->", "Mem", ".", "Update", "=", "Update", ";"], "ground_truth": ["return", "Op", ";"], "File": "VideocoreAsmParser", "Func": "createMem", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9876, "Length": 27, "Cover_Rate": 0.35526315789473684, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "type", "==", "NULL", ")", "return", "false", ";", "return", "AGGREGATE_TYPE_P", "(", "type", ")", ";"], "ground_truth": ["}"], "File": "eco32", "Func": "eco32_must_pass_in_stack", "Target": "eco32", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9877, "Length": 16, "Cover_Rate": 0.43243243243243246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "UsedRegUnits", ".", "clear", "(", ")", ";", "MBBI", "=", "next_nodbg", "(", "MBBI", ",", "E", ")", ";", "const", "bool", "BaseRegSP", "=", "BaseReg", "==", "<STR_LIT>", ";", "if", "(", "BaseRegSP", ")", "{", "const", "MCAsmInfo", "*", "MAI", "=", "I", "->", "getMF", "(", ")", "->", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", ";", "if", "(", "MAI", "->", "usesWindowsCFI", "(", ")", "&&", "I", "->", "getMF", "(", ")", "->", "getFunction", "(", ")", ".", "needsUnwindTableEntry", "(", ")", ")", "return", "E", ";", "}", "for", "(", "unsigned", "Count", "=", "<NUM_LIT>", ";", "MBBI", "!=", "E", "&&", "Count", "<", "Limit", ";", "MBBI", "=", "next_nodbg", "(", "MBBI", ",", "E", ")", ")", "{", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "if", "(", "!", "MI", ".", "isTransient", "(", ")", ")", "++", "Count", ";", "if", "(", "isMatchingUpdateInsn", "(", "*", "I", ",", "MI", ",", "BaseReg", ",", "UnscaledOffset", ")", ")", "return", "MBBI", ";", "LiveRegUnits", "::", "accumulateUsedDefed", "(", "MI", ",", "ModifiedRegUnits", ",", "UsedRegUnits", ",", "TRI", ")", ";", "if", "(", "!", "ModifiedRegUnits", ".", "available", "(", "BaseReg", ")", "||", "!", "UsedRegUnits", ".", "available", "(", "BaseReg", ")", "||", "(", "BaseRegSP", "&&", "MBBI", "->", "mayLoadOrStore", "(", ")", ")", ")", "return", "E", ";"], "ground_truth": ["}"], "File": "AArch64LoadStoreOptimizer28", "Func": "findMatchingUpdateInsnForward", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9878, "Length": 179, "Cover_Rate": 0.4931129476584022, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vrhaddq_m_uv8hi", "(", "__arm_vuninitializedq_u16", "(", ")", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vrhaddq_x_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9879, "Length": 15, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printopaquemem", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ")", "{", "O", "<<", "<STR_LIT>", ";", "printMemReference", "(", "MI", ",", "OpNo", ")", ";"], "ground_truth": ["}"], "File": "X86IntelInstPrinter23", "Func": "printopaquemem", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9880, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Num", "==", "<NUM_LIT>", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ";", ")", ";"], "ground_truth": ["Num", "=", "handleJumpintoIfImp", "(", "HeadMBB", ",", "FalseMBB", ",", "TrueMBB", ")", ";"], "File": "AMDILCFGStructurizer10", "Func": "handleJumpintoIf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9881, "Length": 30, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MCRegAliasIterator", "AI", "(", "Reg", ",", "TRI", ",", "true", ")", ";", "AI", ".", "isValid", "(", ")", ";", "++", "AI", ")", "if", "(", "RegSet", ".", "count", "(", "*", "AI", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "LanaiDelaySlotFiller", "Func": "isRegInSet", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9882, "Length": 37, "Cover_Rate": 0.6607142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Res", ".", "Tok", ".", "Length", "=", "Str", ".", "size", "(", ")", ";", "return", "Res", ";"], "ground_truth": ["}"], "File": "ARMAsmParser79", "Func": "CreateToken", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9883, "Length": 16, "Cover_Rate": 0.35555555555555557, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "loongarch_got_load_tls_le", "(", "rtx", "dest", ",", "rtx", "sym", ")", "{", "return", "gen_got_load_tls_le", "(", "Pmode", ",", "dest", ",", "sym", ")", ";"], "ground_truth": ["}"], "File": "loongarch", "Func": "loongarch_got_load_tls_le", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9884, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AvoidSFBPass", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "X86AvoidStoreForwardingBlocks1", "Func": "X86AvoidSFBPass", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9885, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "SMLoc", "SSS", "=", "getLoc", "(", ")", ";", "StringRef", "Pred", "=", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "bool", "zeroing", "=", "false", ";", "if", "(", "Pred", ".", "equals_lower", "(", "<STR_LIT>", ")", ")", "zeroing", "=", "true", ";", "else", "if", "(", "!", "Pred", ".", "equals_lower", "(", "<STR_LIT>", ")", ")", "{", "Error", "(", "SSS", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["const", "char", "*", "zm", "=", "zeroing", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "AArch64AsmParser59", "Func": "tryParseSVEPredicate", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9886, "Length": 79, "Cover_Rate": 0.305019305019305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "BrigType", "getParamBrigType", "(", "Type", "*", "Ty", ",", "const", "DataLayout", "&", "DL", ",", "bool", "IsSExt", ")", "{", "BrigType", "BT", "=", "<STR_LIT>", "(", "Ty", ",", "DL", ",", "IsSExt", ")", ";", "if", "(", "BT", "==", "BRIG_TYPE_B1", ")", "{", "assert", "(", "!", "IsSExt", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "IsSExt", "?", "BRIG_TYPE_S8", ":", "BRIG_TYPE_U8", ";"], "File": "HSAILISelLowering", "Func": "getParamBrigType", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9887, "Length": 51, "Cover_Rate": 0.8793103448275862, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "int", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cvtsd_si32", "(", "__m128d", "__A", ")", "{", "__v2df", "rounded", "=", "vec_rint", "(", "(", "__v2df", ")", "__A", ")", ";", "int", "result", "=", "(", "(", "__v2df", ")", "rounded", ")", "[", "<NUM_LIT>", "]", ";", "return", "result", ";"], "ground_truth": ["}"], "File": "emmintrin", "Func": "_mm_cvtsd_si32", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9888, "Length": 47, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "registered_function", "*", "rfn", "=", "function_table", "->", "find_with_hash", "(", "instance", ",", "instance", ".", "hash", "(", ")", ")", ";"], "ground_truth": ["return", "rfn", "?", "rfn", "->", "decl", ":", "NULL_TREE", ";"], "File": "aarch64-sve-builtins", "Func": "lookup_form", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9889, "Length": 26, "Cover_Rate": 0.3880597014925373, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "NewRetAddrFrIdx", "=", "DAG", ".", "getFrameIndex", "(", "NewRetAddr", ",", "VT", ")", ";", "Chain", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "OldRetAddr", ",", "NewRetAddrFrIdx", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "NewRetAddr", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "if", "(", "Subtarget", ".", "isDarwinABI", "(", ")", ")", "{", "int", "NewFPLoc", "=", "SPDiff", "+", "FL", "->", "getFramePointerSaveOffset", "(", ")", ";", "int", "NewFPIdx", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "SlotSize", ",", "NewFPLoc", ",", "true", ")", ";", "SDValue", "NewFramePtrIdx", "=", "DAG", ".", "getFrameIndex", "(", "NewFPIdx", ",", "VT", ")", ";", "Chain", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "OldFP", ",", "NewFramePtrIdx", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "NewFPIdx", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "PPCISelLowering130", "Func": "EmitTailCallStoreFPAndRetAddr", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9890, "Length": 128, "Cover_Rate": 0.49612403100775193, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint8x16_t", ")", "__builtin_aarch64_uhaddv16qi", "(", "(", "int8x16_t", ")", "__a", ",", "(", "int8x16_t", ")", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vhaddq_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9891, "Length": 18, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>ABIInfo", "::", "GetNullPtr", "(", ")", "const", "{", "return", "ArePtrs64bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "MipsABIInfo", "Func": "GetNullPtr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9892, "Length": 18, "Cover_Rate": 0.8181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "lowerV4X128VectorShuffle", "(", "SDLoc", "DL", ",", "MVT", "VT", ",", "ArrayRef", "<", "int", ">", "Mask", ",", "SDValue", "V1", ",", "SDValue", "V2", ",", "SelectionDAG", "&", "DAG", ")", "{", "assert", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "VT", ".", "is512BitVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "WidenedMask", ";", "if", "(", "!", "canWidenShuffleElements", "(", "Mask", ",", "WidenedMask", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Ops", "[", "<NUM_LIT>", "]", "=", "{", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "DAG", ".", "getUNDEF", "(", "VT", ")", "}", ";", "int", "MaxOp1Index", "=", "VT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", "-", "<NUM_LIT>", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "Size", "=", "WidenedMask", ".", "size", "(", ")", ";", "i", "<", "Size", ";", "++", "i", ")", "{", "if", "(", "WidenedMask", "[", "i", "]", "==", "SM_SentinelZero", ")", "return", "SDValue", "(", ")", ";", "if", "(", "WidenedMask", "[", "i", "]", "==", "SM_SentinelUndef", ")", "continue", ";", "SDValue", "Op", "=", "WidenedMask", "[", "i", "]", ">", "MaxOp1Index", "?", "V2", ":", "V1", ";", "unsigned", "OpIndex", "=", "(", "i", "<", "Size", "/", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "Ops", "[", "OpIndex", "]", ".", "isUndef", "(", ")", ")", "Ops", "[", "OpIndex", "]", "=", "Op", ";", "else", "if", "(", "Ops", "[", "OpIndex", "]", "!=", "Op", ")", "return", "SDValue", "(", ")", ";", "}", "unsigned", "PermMask", "=", "<NUM_LIT>", ",", "Imm", "=", "<NUM_LIT>", ";", "unsigned", "ControlBitsNum", "=", "WidenedMask", ".", "size", "(", ")", "/", "<NUM_LIT>", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "Size", "=", "WidenedMask", ".", "size", "(", ")", ";", "i", "<", "Size", ";", "++", "i", ")", "{", "Imm", "=", "(", "WidenedMask", "[", "i", "]", "==", "SM_SentinelUndef", ")", "?", "<NUM_LIT>", ":", "WidenedMask", "[", "i", "]", ";", "PermMask", "|=", "(", "Imm", "%", "WidenedMask", ".", "size", "(", ")", ")", "<<", "(", "i", "*", "ControlBitsNum", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering148", "Func": "lowerV4X128VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9893, "Length": 300, "Cover_Rate": 0.8875739644970414, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "CountD", "=", "(", "Imm", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "unsigned", "CountS", "=", "(", "Imm", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "unsigned", "InVal", "=", "<NUM_LIT>", "+", "CountS", ";", "ShuffleMask", "[", "CountD", "]", "=", "InVal", ";", "if", "(", "ZMask", "&", "<NUM_LIT>", ")", "ShuffleMask", "[", "<NUM_LIT>", "]", "=", "SM_SentinelZero", ";", "if", "(", "ZMask", "&", "<NUM_LIT>", ")", "ShuffleMask", "[", "<NUM_LIT>", "]", "=", "SM_SentinelZero", ";"], "ground_truth": ["if", "(", "ZMask", "&", "<NUM_LIT>", ")", "ShuffleMask", "[", "<NUM_LIT>", "]", "=", "SM_SentinelZero", ";"], "File": "X86ShuffleDecode23", "Func": "DecodeINSERTPSMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9894, "Length": 75, "Cover_Rate": 0.5434782608695652, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "OPTION_SET_P", "(", "flag_web", ")", ")", "flag_web", "=", "flag_unroll_loops", ";", "if", "(", "!", "OPTION_SET_P", "(", "flag_rename_registers", ")", ")", "flag_rename_registers", "=", "flag_unroll_loops", ";"], "ground_truth": ["if", "(", "!", "OPTION_SET_P", "(", "flag_cunroll_grow_size", ")", ")", "flag_cunroll_grow_size", "=", "flag_unroll_loops", "||", "flag_peel_loops", "||", "optimize", ">=", "<NUM_LIT>", ";"], "File": "i386-options1", "Func": "ix86_override_options_after_change", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9895, "Length": 42, "Cover_Rate": 0.3652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "return", "DecodeNEONModImmInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "}", "if", "(", "!", "(", "imm", "&", "<NUM_LIT>", ")", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeQPRRegisterClass", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeQPRRegisterClass", "(", "Inst", ",", "Vm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", "-", "imm", ")", ")", ";"], "File": "ARMDisassembler13", "Func": "DecodeVCVTQ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9896, "Length": 100, "Cover_Rate": 0.425531914893617, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "dest", "=", "gen_rtx_ZERO_EXTRACT", "(", "SImode", ",", "scratch_reg", ",", "rtx16", ",", "rtx16", ")", ";", "if", "(", "mask", ")", "emit_insn", "(", "gen_rtx_SET", "(", "dest", ",", "gen_int_mode", "(", "mask", ",", "SImode", ")", ")", ")", ";", "emit_insn", "(", "gen_andsi3", "(", "cleared_reg", ",", "cleared_reg", ",", "scratch_reg", ")", ")", ";", "}", "if", "(", "saved_clearing", ")", "emit_move_insn", "(", "clearing_reg", ",", "saved_clearing_reg", ")", ";", "if", "(", "clearing_regno", "<=", "maxregno", "&&", "bitmap_bit_p", "(", "to_clear_bitmap", ",", "clearing_regno", ")", ")", "{", "emit_move_insn", "(", "clearing_reg", ",", "const0_rtx", ")", ";", "emit_use", "(", "clearing_reg", ")", ";", "bitmap_clear_bit", "(", "to_clear_bitmap", ",", "clearing_regno", ")", ";", "}", "for", "(", "regno", "=", "minregno", ";", "regno", "<=", "maxregno", ";", "regno", "++", ")", "{", "if", "(", "!", "bitmap_bit_p", "(", "to_clear_bitmap", ",", "regno", ")", ")", "continue", ";", "if", "(", "IS_VFP_REGNUM", "(", "regno", ")", ")", "{", "if", "(", "TARGET_VFP_DOUBLE", "&&", "VFP_REGNO_OK_FOR_DOUBLE", "(", "regno", ")", "&&", "bitmap_bit_p", "(", "to_clear_bitmap", ",", "regno", "+", "<NUM_LIT>", ")", ")", "{", "emit_move_insn", "(", "gen_rtx_REG", "(", "DFmode", ",", "regno", ")", ",", "CONST1_RTX", "(", "DFmode", ")", ")", ";", "emit_use", "(", "gen_rtx_REG", "(", "DFmode", ",", "regno", ")", ")", ";", "regno", "++", ";", "}", "else", "{", "emit_move_insn", "(", "gen_rtx_REG", "(", "SFmode", ",", "regno", ")", ",", "CONST1_RTX", "(", "SFmode", ")", ")", ";", "emit_use", "(", "gen_rtx_REG", "(", "SFmode", ",", "regno", ")", ")", ";", "}", "}", "else", "{", "emit_move_insn", "(", "gen_rtx_REG", "(", "SImode", ",", "regno", ")", ",", "clearing_reg", ")", ";"], "ground_truth": ["emit_use", "(", "gen_rtx_REG", "(", "SImode", ",", "regno", ")", ")", ";"], "File": "arm7", "Func": "cmse_clear_registers", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9897, "Length": 225, "Cover_Rate": 0.47568710359408034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "(", "OpMI", "=", "getOpcodeDef", "(", "TargetOpcode", "::", "G_FCONSTANT", ",", "I", ".", "getOperand", "(", "Idx", ")", ".", "getReg", "(", ")", ",", "MRI", ")", ")", ")", "Csts", ".", "emplace_back", "(", "const_cast", "<", "ConstantFP", "*", ">", "(", "OpMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getFPImm", "(", ")", ")", ")", ";", "else", "return", "false", ";", "}", "Constant", "*", "CV", "=", "ConstantVector", "::", "get", "(", "Csts", ")", ";", "MachineIRBuilder", "MIB", "(", "I", ")", ";", "if", "(", "CV", "->", "isNullValue", "(", ")", ")", "{", "Register", "DstReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "DstSize", "==", "<NUM_LIT>", ")", "{", "auto", "Mov", "=", "MIB", ".", "buildInstr", "(", "<STR_LIT>", ",", "{", "DstReg", "}", ",", "{", "}", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "*", "Mov", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}", "else", "if", "(", "DstSize", "==", "<NUM_LIT>", ")", "{", "auto", "Mov", "=", "MIB", ".", "buildInstr", "(", "<STR_LIT>", ",", "{", "&", "<STR_LIT>", "}", ",", "{", "}", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MIB", ".", "buildInstr", "(", "TargetOpcode", "::", "COPY", ",", "{", "DstReg", "}", ",", "{", "}", ")", ".", "addReg", "(", "Mov", ".", "getReg", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "<STR_LIT>", ",", "MRI", ")", ";", "}", "}", "auto", "*", "CPLoad", "=", "emitLoadFromConstantPool", "(", "CV", ",", "MIB", ")", ";"], "ground_truth": ["if", "(", "!", "CPLoad", ")", "{"], "File": "AArch64InstructionSelector32", "Func": "tryOptConstantBuildVec", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9898, "Length": 242, "Cover_Rate": 0.51931330472103, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "get<ISA_LIT>Subtarget", "(", ")", ".", "isCheri", "(", ")", ")", "{", "addPass", "(", "createCheriAddressingModeFolder", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "Level", "::", "None", ")", "addPass", "(", "&", "DeadMachineInstructionElimID", ")", ";"], "ground_truth": ["addPass", "(", "createCheri128FailHardPass", "(", ")", ")", ";"], "File": "MipsTargetMachine55", "Func": "addPreRegAlloc", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9899, "Length": 43, "Cover_Rate": 0.7288135593220338, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CReg", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "LShr", ":", "OpReg", "=", "<STR_LIT>", ";", "OpImm", "=", "<STR_LIT>", ";", "break", ";", "case", "Instruction", "::", "AShr", ":", "OpReg", "=", "<STR_LIT>", ";", "OpImm", "=", "<STR_LIT>", ";", "break", ";", "case", "Instruction", "::", "Shl", ":", "OpReg", "=", "<STR_LIT>", ";", "OpImm", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "return", "false", ";", "}", "}", "else", "if", "(", "I", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")", "{", "CReg", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "LShr", ":", "OpReg", "=", "<STR_LIT>", ";", "OpImm", "=", "<STR_LIT>", ";", "break", ";", "case", "Instruction", "::", "AShr", ":", "OpReg", "=", "<STR_LIT>", ";", "OpImm", "=", "<STR_LIT>", ";", "break", ";", "case", "Instruction", "::", "Shl", ":", "OpReg", "=", "<STR_LIT>", ";", "OpImm", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "return", "false", ";", "}", "}", "else", "if", "(", "I", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")", "{", "CReg", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "LShr", ":", "OpReg", "=", "<STR_LIT>", ";", "OpImm", "=", "<STR_LIT>", ";", "break", ";", "case", "Instruction", "::", "AShr", ":", "OpReg", "=", "<STR_LIT>", ";", "OpImm", "=", "<STR_LIT>", ";", "break", ";", "case", "Instruction", "::", "Shl", ":", "OpReg", "=", "<STR_LIT>", ";", "OpImm", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "return", "false", ";", "}", "}", "else", "{", "return", "false", ";", "}"], "ground_truth": ["MVT", "VT", ";"], "File": "X86FastISel51", "Func": "X86SelectShift", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9900, "Length": 249, "Cover_Rate": 0.3536931818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCConstantExpr", "*", "BranchTarget", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Op", ".", "getExpr", "(", ")", ")", ";", "int64_t", "Address", ";", "if", "(", "BranchTarget", "&&", "BranchTarget", "->", "EvaluateAsAbsolute", "(", "Address", ")", ")", "{", "O", "<<", "<STR_LIT>", ";", "O", ".", "write_hex", "(", "Address", ")", ";", "}", "else", "{"], "ground_truth": ["O", "<<", "*", "Op", ".", "getExpr", "(", ")", ";"], "File": "X86IntelInstPrinter19", "Func": "printPCRelImm", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9901, "Length": 55, "Cover_Rate": 0.4700854700854701, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "assert", "(", "Op", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";", "OS", "<<", "'['", ";"], "ground_truth": ["Op", ".", "getExpr", "(", ")", "->", "print", "(", "OS", ",", "&", "MAI", ")", ";"], "File": "DLXInstPrinter", "Func": "printMemImmOperand", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9902, "Length": 32, "Cover_Rate": 0.34782608695652173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "UseC", "[", "R", "]", "==", "<NUM_LIT>", ")", "continue", ";", "All0", "=", "false", ";", "break", ";", "}", "Accept", "=", "All0", ";", "}", "else", "if", "(", "SelectHas0", ")", "{", "bool", "Has0", "=", "false", ";", "for", "(", "unsigned", "R", "=", "Us", ".", "find_first", "(", ")", ";", "R", ";", "R", "=", "Us", ".", "find_next", "(", "R", ")", ")", "{", "if", "(", "UseC", "[", "R", "]", "!=", "<NUM_LIT>", ")", "continue", ";", "Has0", "=", "true", ";", "break", ";", "}", "Accept", "=", "Has0", ";", "}", "if", "(", "Accept", ")", "LL", ".", "push_back", "(", "M", ")", ";", "}", "AllRMs", ".", "clear", "(", ")", ";", "for", "(", "IFMapType", "::", "iterator", "I", "=", "IFMap", ".", "begin", "(", ")", ";", "I", "!=", "End", ";", "++", "I", ")", "{", "const", "IFListType", "&", "LL", "=", "I", "->", "second", ";", "if", "(", "LL", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "AllRMs", ".", "insert", "(", "LL", "[", "<NUM_LIT>", "]", ".", "second", ")", ";", "}", "for", "(", "IFMapType", "::", "iterator", "I", "=", "IFMap", ".", "begin", "(", ")", ";", "I", "!=", "End", ";", "++", "I", ")", "{", "IFListType", "&", "LL", "=", "I", "->", "second", ";", "if", "(", "LL", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "continue", ";"], "ground_truth": ["unsigned", "SR", "=", "LL", "[", "<NUM_LIT>", "]", ".", "first", ".", "SrcR", ",", "IR", "=", "LL", "[", "<NUM_LIT>", "]", ".", "first", ".", "InsR", ";"], "File": "HexagonGenInsert (2)", "Func": "selectCandidates", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9903, "Length": 215, "Cover_Rate": 0.324773413897281, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCContext", "&", "getContext", "(", ")", "{"], "ground_truth": ["return", "getStreamer", "(", ")", ".", "getContext", "(", ")", ";"], "File": "X86WinCOFFTargetStreamer", "Func": "getContext", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9904, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PromoteAlloca", "(", "const", "<ISA_LIT>Subtarget", "&", "st", ")", ":", "FunctionPass", "(", "ID", ")", ",", "ST", "(", "st", ")", ",", "LocalMemAvailable", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUPromoteAlloca (2)", "Func": "AMDGPUPromoteAlloca", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9905, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "unsigned", "FractBits", "=", "<NUM_LIT>", ";", "const", "unsigned", "ExpBits", "=", "<NUM_LIT>", ";", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "auto", "Const0", "=", "B", ".", "buildConstant", "(", "S32", ",", "FractBits", "-", "<NUM_LIT>", ")", ";", "auto", "Const1", "=", "B", ".", "buildConstant", "(", "S32", ",", "ExpBits", ")", ";", "auto", "ExpPart", "=", "B", ".", "buildIntrinsic", "(", "<STR_LIT>", ",", "{", "S32", "}", ",", "false", ")", ".", "addUse", "(", "Hi", ")", ".", "addUse", "(", "Const0", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ".", "addUse", "(", "Const1", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "return", "B", ".", "buildSub", "(", "S32", ",", "ExpPart", ",", "B", ".", "buildConstant", "(", "S32", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo1", "Func": "extractF64Exponent", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9906, "Length": 109, "Cover_Rate": 0.8861788617886179, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "GE", ":", "cmp_mode", "=", "CCVHmode", ";", "new_code", "=", "LE", ";", "swap_p", "=", "true", ";", "break", ";", "case", "LT", ":", "cmp_mode", "=", "CCVHmode", ";", "new_code", "=", "GT", ";", "swap_p", "=", "true", ";", "break", ";", "case", "LE", ":", "cmp_mode", "=", "CCVHmode", ";", "new_code", "=", "LE", ";", "break", ";", "case", "GTU", ":", "cmp_mode", "=", "CCVHUmode", ";", "break", ";", "case", "GEU", ":", "cmp_mode", "=", "CCVHUmode", ";", "new_code", "=", "LEU", ";", "swap_p", "=", "true", ";", "break", ";", "case", "LTU", ":", "cmp_mode", "=", "CCVHUmode", ";", "new_code", "=", "GTU", ";", "swap_p", "=", "true", ";", "break", ";", "case", "LEU", ":", "cmp_mode", "=", "CCVHUmode", ";", "new_code", "=", "LEU", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "scratch_mode", "=", "GET_MODE", "(", "cmp1", ")", ";", "}", "else", "if", "(", "GET_MODE", "(", "cmp1", ")", "==", "V2DFmode", ")", "{", "switch", "(", "code", ")", "{", "case", "EQ", ":", "cmp_mode", "=", "CCVEQmode", ";", "break", ";", "case", "NE", ":", "cmp_mode", "=", "CCVEQmode", ";", "break", ";", "case", "GT", ":", "cmp_mode", "=", "CCVFHmode", ";", "break", ";", "case", "GE", ":", "cmp_mode", "=", "CCVFHEmode", ";", "break", ";", "case", "UNLE", ":", "cmp_mode", "=", "CCVFHmode", ";", "break", ";", "case", "UNLT", ":", "cmp_mode", "=", "CCVFHEmode", ";", "break", ";"], "ground_truth": ["case", "LT", ":", "cmp_mode", "=", "CCVFHmode", ";", "new_code", "=", "GT", ";", "swap_p", "=", "true", ";", "break", ";"], "File": "s3905", "Func": "s390_expand_vec_compare_cc", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9907, "Length": 205, "Cover_Rate": 0.40755467196819084, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "OpReg", "=", "getRegForValue", "(", "V", ")", ";", "if", "(", "OpReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ResultReg", ")", ".", "addReg", "(", "OpReg", ")", ";", "UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "X86FastISel117", "Func": "X86SelectFPTrunc", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9908, "Length": 57, "Cover_Rate": 0.4634146341463415, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Adjusted", "<", "FrameSize", "&&", "<STR_LIT>", ")", ";", "int", "remaining", "=", "FrameSize", "-", "Adjusted", ";", "int", "OpImm", "=", "(", "remaining", ">", "MaxImmU16", ")", "?", "MaxImmU16", ":", "remaining", ";", "int", "Opcode", "=", "isImmU6", "(", "OpImm", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opcode", ")", ")", ".", "addImm", "(", "OpImm", ")", ";", "Adjusted", "+=", "OpImm", ";"], "ground_truth": ["if", "(", "emitFrameMoves", ")", "EmitDefCfaOffset", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "Adjusted", "*", "<NUM_LIT>", ")", ";"], "File": "XCoreFrameLowering12", "Func": "IfNeededExtSP", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9909, "Length": 85, "Cover_Rate": 0.6296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "ix86_must_pass_in_stack", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "if", "(", "must_pass_in_stack_var_size_or_pad", "(", "mode", ",", "type", ")", ")", "return", "true", ";"], "ground_truth": ["return", "(", "!", "TARGET_64BIT", "&&", "mode", "==", "TImode", "&&", "type", "&&", "TREE_CODE", "(", "type", ")", "!=", "VECTOR_TYPE", ")", ";"], "File": "i3864", "Func": "ix86_must_pass_in_stack", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9910, "Length": 42, "Cover_Rate": 0.9767441860465116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "GT_S_I64", ":", "Def", "->", "setDesc", "(", "TII", ".", "get", "(", "LE_S_I64", ")", ")", ";", "Inverted", "=", "true", ";", "break", ";", "case", "GE_S_I64", ":", "Def", "->", "setDesc", "(", "TII", ".", "get", "(", "LT_S_I64", ")", ")", ";", "Inverted", "=", "true", ";", "break", ";", "case", "LT_S_I64", ":", "Def", "->", "setDesc", "(", "TII", ".", "get", "(", "GE_S_I64", ")", ")", ";", "Inverted", "=", "true", ";", "break", ";", "case", "LE_S_I64", ":", "Def", "->", "setDesc", "(", "TII", ".", "get", "(", "GT_S_I64", ")", ")", ";", "Inverted", "=", "true", ";", "break", ";", "case", "GT_U_I64", ":", "Def", "->", "setDesc", "(", "TII", ".", "get", "(", "LE_U_I64", ")", ")", ";", "Inverted", "=", "true", ";", "break", ";", "case", "GE_U_I64", ":", "Def", "->", "setDesc", "(", "TII", ".", "get", "(", "LT_U_I64", ")", ")", ";", "Inverted", "=", "true", ";", "break", ";", "case", "LT_U_I64", ":", "Def", "->", "setDesc", "(", "TII", ".", "get", "(", "GE_U_I64", ")", ")", ";", "Inverted", "=", "true", ";", "break", ";", "case", "LE_U_I64", ":", "Def", "->", "setDesc", "(", "TII", ".", "get", "(", "GT_U_I64", ")", ")", ";", "Inverted", "=", "true", ";", "break", ";", "case", "EQ_F32", ":", "Def", "->", "setDesc", "(", "TII", ".", "get", "(", "NE_F32", ")", ")", ";", "Inverted", "=", "true", ";", "break", ";", "case", "NE_F32", ":", "Def", "->", "setDesc", "(", "TII", ".", "get", "(", "EQ_F32", ")", ")", ";", "Inverted", "=", "true", ";", "break", ";", "case", "EQ_F64", ":", "Def", "->", "setDesc", "(", "TII", ".", "get", "(", "NE_F64", ")", ")", ";", "Inverted", "=", "true", ";", "break", ";", "case", "NE_F64", ":", "Def", "->", "setDesc", "(", "TII", ".", "get", "(", "EQ_F64", ")", ")", ";", "Inverted", "=", "true", ";", "break", ";", "default", ":", "break", ";", "}", "}", "if", "(", "!", "Inverted", ")", "{", "unsigned", "Tmp", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Tmp", ")", ".", "addReg", "(", "Cond", ")", ";", "MFI", ".", "stackifyVReg", "(", "Tmp", ")", ";", "Cond", "=", "Tmp", ";"], "ground_truth": ["Inverted", "=", "true", ";"], "File": "WebAssemblyLowerBrUnless12", "Func": "runOnMachineFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9911, "Length": 317, "Cover_Rate": 0.38848039215686275, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MCOI", "::", "OPERAND_IMMEDIATE", ":", "{", "uint64_t", "Region", "=", "Addr", "&", "~", "uint64_t", "(", "<NUM_LIT>", ")", ";", "Target", "=", "Region", "+", "Inst", ".", "getOperand", "(", "NumOps", "-", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "return", "true", ";", "}", "case", "MCOI", "::", "OPERAND_PCREL", ":", "Target", "=", "Addr", "+", "Inst", ".", "getOperand", "(", "NumOps", "-", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "return", "true", ";", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "MipsMCTargetDesc (2)1", "Func": "evaluateBranch", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9912, "Length": 69, "Cover_Rate": 0.5036496350364964, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Ty", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["assert", "(", "DIToIdMap", ".", "find", "(", "Ty", ")", "!=", "DIToIdMap", ".", "end", "(", ")", "&&", "<STR_LIT>", ")", ";"], "File": "BTFDebug", "Func": "getTypeId", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9913, "Length": 25, "Cover_Rate": 0.6097560975609756, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetFrameLowering", "*", "getFrameLowering", "(", ")", "const", "override", "{", "return", "&", "FrameLowering", ";"], "ground_truth": ["}"], "File": "SNESSubtarget", "Func": "getFrameLowering", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9914, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_vcvtps2ph256_mask", "(", "(", "__v8sf", ")", "__A", ",", "__I", ",", "(", "__v8hi", ")", "_mm_setzero_hi", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin4", "Func": "_mm256_maskz_cvtps_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9915, "Length": 27, "Cover_Rate": 0.5094339622641509, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Rt", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Base", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Rt", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Rt", ")", ";", "Base", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Base", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Rt", ")", ")", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Rt", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Base", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Offset", ")", ")", ";"], "File": "MipsDisassembler10", "Func": "DecodeSpecial3LlSc", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9916, "Length": 114, "Cover_Rate": 0.6909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ResultReg", "==", "<NUM_LIT>", ")", "ResultReg", "=", "createResultReg", "(", "UseRC", ")", ";", "if", "(", "Addr", ".", "BaseType", "==", "Address", "::", "FrameIndexBase", ")", "{", "if", "(", "Is32VSXLoad", "||", "Is64VSXLoad", ")", "return", "false", ";", "MachineMemOperand", "*", "MMO", "=", "FuncInfo", ".", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "FuncInfo", ".", "MF", ",", "Addr", ".", "Base", ".", "FI", ",", "Addr", ".", "Offset", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "Addr", ".", "Base", ".", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "Addr", ".", "Base", ".", "FI", ")", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addImm", "(", "Addr", ".", "Offset", ")", ".", "addFrameIndex", "(", "Addr", ".", "Base", ".", "FI", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "UseOffset", ")", "{", "if", "(", "Is32VSXLoad", "||", "Is64VSXLoad", ")", "return", "false", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addImm", "(", "Addr", ".", "Offset", ")", ".", "addReg", "(", "Addr", ".", "Base", ".", "Reg", ")", ";", "}", "else", "{", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";"], "File": "PPCFastISel4", "Func": "PPCEmitLoad", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9917, "Length": 303, "Cover_Rate": 0.3519163763066202, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vmlsdavaq_p_s8", "(", "int32_t", "__a", ",", "int8x16_t", "__b", ",", "int8x16_t", "__c", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__builtin_mve_vmlsdavaq_p_sv16qi", "(", "__a", ",", "__b", ",", "__c", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vmlsdavaq_p_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9918, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "GOT", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Ty", ",", "getGlobalReg", "(", "DAG", ",", "Ty", ")", ",", "getTargetNode", "(", "N", ",", "Ty", ",", "DAG", ",", "GOTFlag", ")", ")", ";"], "ground_truth": ["SDValue", "Load", "=", "DAG", ".", "getLoad", "(", "Ty", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "GOT", ",", "MachinePointerInfo", "::", "getGOT", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "File": "MipsISelLowering6", "Func": "getAddrLocal", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9919, "Length": 66, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "createAMDGPUCFGStructurizerPass", "(", "TargetMachine", "&", "tm", ")", "{", "return", "new", "AMDGPUCFGPerform", "(", "tm", ")", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer16", "Func": "createAMDGPUCFGStructurizerPass", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9920, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "Flags", "=", "MCID", ".", "TSFlags", ";", "if", "(", "(", "Flags", "&", "<STR_LIT>", ")", "!=", "<STR_LIT>", ")", "continue", ";", "if", "(", "isVCTP", "(", "&", "MI", ")", "||", "isVPTOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "continue", ";", "if", "(", "isVectorPredicated", "(", "&", "MI", ")", ")", "{", "if", "(", "MI", ".", "mayLoad", "(", ")", ")", "FalseLanesZero", ".", "insert", "(", "&", "MI", ")", ";", "Predicated", ".", "insert", "(", "&", "MI", ")", ";", "continue", ";", "}", "if", "(", "MI", ".", "getNumDefs", "(", ")", "==", "<NUM_LIT>", ")", "continue", ";", "if", "(", "!", "producesFalseLanesZero", "(", "MI", ",", "QPRs", ",", "RDA", ",", "FalseLanesZero", ")", ")", "{", "if", "(", "retainsPreviousHalfElement", "(", "MI", ")", "||", "isHorizontalReduction", "(", "MI", ")", ")", "return", "false", ";", "FalseLanesUnknown", ".", "insert", "(", "&", "MI", ")", ";", "}", "else", "if", "(", "!", "isHorizontalReduction", "(", "MI", ")", ")", "FalseLanesZero", ".", "insert", "(", "&", "MI", ")", ";", "}", "auto", "HasPredicatedUsers", "=", "[", "this", "]", "(", "MachineInstr", "*", "MI", ",", "const", "MachineOperand", "&", "MO", ",", "SmallPtrSetImpl", "<", "MachineInstr", "*", ">", "&", "Predicated", ")", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "Uses", ";", "RDA", ".", "getGlobalUses", "(", "MI", ",", "MO", ".", "getReg", "(", ")", ",", "Uses", ")", ";", "for", "(", "auto", "*", "Use", ":", "Uses", ")", "{", "if", "(", "Use", "!=", "MI", "&&", "!", "Predicated", ".", "count", "(", "Use", ")", ")", "return", "false", ";", "}", "return", "true", ";", "}", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "NonPredicated", ";", "for", "(", "auto", "*", "MI", ":", "reverse", "(", "FalseLanesUnknown", ")", ")", "{", "for", "(", "auto", "&", "MO", ":", "MI", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "isRegInClass", "(", "MO", ",", "QPRs", ")", "||", "!", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "if", "(", "!", "HasPredicatedUsers", "(", "MI", ",", "MO", ",", "Predicated", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "TRI", ".", "getRegAsmName", "(", "MO", ".", "getReg", "(", ")", ")", "<<", "<STR_LIT>", "<<", "*", "MI", ")", ";", "NonPredicated", ".", "insert", "(", "MI", ")", ";", "continue", ";", "}", "}", "Predicated", ".", "insert", "(", "MI", ")", ";", "}", "SmallPtrSet", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "LiveOutMIs", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "LiveOutUsers", ";"], "ground_truth": ["SmallVector", "<", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "ExitBlocks", ";"], "File": "ARMLowOverheadLoops10", "Func": "ValidateLiveOuts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9921, "Length": 361, "Cover_Rate": 0.5986733001658375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ";"], "File": "R600ISelLowering15", "Func": "LowerROTL", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9922, "Length": 71, "Cover_Rate": 0.7717391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PassConfig", "(", "<ISA_LIT>TargetMachine", "&", "TM", ",", "PassManagerBase", "&", "PM", ")", ":", "TargetPassConfig", "(", "TM", ",", "PM", ")", "{"], "ground_truth": ["}"], "File": "RISCVTargetMachine", "Func": "RISCVPassConfig", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9923, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "ARC", "=", "getAGPRClassForBitWidth", "(", "Size", ")", ";", "if", "(", "!", "ARC", ")", "{", "assert", "(", "getVGPRClassForBitWidth", "(", "Size", ")", "&&", "<STR_LIT>", ")", ";", "return", "false", ";", "}"], "ground_truth": ["return", "getCommonSubClass", "(", "ARC", ",", "RC", ")", "!=", "nullptr", ";"], "File": "SIRegisterInfo112", "Func": "hasAGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9924, "Length": 40, "Cover_Rate": 0.5633802816901409, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "auto", "&", "FPR128", "=", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ";", "return", "llvm", "::", "any_of", "(", "MI", ",", "[", "&", "]", "(", "const", "MCOperand", "&", "Op", ")", "{", "return", "Op", ".", "isReg", "(", ")", "&&", "FPR128", ".", "contains", "(", "Op", ".", "getReg", "(", ")", ")", ";", "}", ")", ";"], "ground_truth": ["}"], "File": "AArch64MCTargetDesc (2)1", "Func": "isQForm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9925, "Length": 49, "Cover_Rate": 0.7313432835820896, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setSGPRSpillVGPRs", "(", "Register", "NewVGPR", ",", "Optional", "<", "int", ">", "newFI", ",", "int", "Index", ")", "{"], "ground_truth": ["SpillVGPRs", "[", "Index", "]", ".", "VGPR", "=", "NewVGPR", ";"], "File": "SIMachineFunctionInfo", "Func": "setSGPRSpillVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9926, "Length": 25, "Cover_Rate": 0.6410256410256411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ";"], "ground_truth": ["if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "TargetAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";"], "File": "PPCAsmBackend6", "Func": "getFixupKindInfo", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9927, "Length": 69, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_cvttph_epu16", "(", "__m256i", "__A", ",", "__mmask16", "__B", ",", "__m256h", "__C", ")", "{"], "ground_truth": ["return", "(", "__m256i", ")", "__builtin_ia32_vcvttph2uw256_mask", "(", "__C", ",", "(", "__v16hi", ")", "__A", ",", "__B", ")", ";"], "File": "avx512fp16vlintrin", "Func": "_mm256_mask_cvttph_epu16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9928, "Length": 41, "Cover_Rate": 0.9761904761904762, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrev16_u8", "(", "uint8x8_t", "__a", ")", "{", "return", "(", "uint8x8_t", ")", "__builtin_shuffle", "(", "__a", ",", "(", "uint8x8_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vrev16_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9929, "Length": 37, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "regno", "==", "MDB_REGNUM", ")", "return", "CEIL", "(", "GET_MODE_SIZE", "(", "mode", ")", ",", "<NUM_LIT>", "*", "UNITS_PER_WORD", ")", ";", "return", "CEIL", "(", "GET_MODE_SIZE", "(", "mode", ")", ",", "UNITS_PER_WORD", ")", ";"], "ground_truth": ["}"], "File": "visium", "Func": "visium_hard_regno_nregs", "Target": "visium", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 9930, "Length": 31, "Cover_Rate": 0.7045454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "!", "isSafe", "&&", "IO", "!=", "EO", ";", "++", "IO", ")", "{", "const", "MachineOperand", "&", "MO", "=", "Instr", ".", "getOperand", "(", "IO", ")", ";", "if", "(", "MO", ".", "isRegMask", "(", ")", "&&", "MO", ".", "clobbersPhysReg", "(", "<STR_LIT>", ")", ")", "{", "isSafe", "=", "true", ";", "break", ";", "}", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{", "isSafe", "=", "true", ";", "break", ";", "}", "<STR_LIT>", "CC", ";", "bool", "IsInstrVSel", "=", "true", ";", "switch", "(", "Instr", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "IsInstrVSel", "=", "false", ";", "CC", "=", "(", "<STR_LIT>", ")", "Instr", ".", "getOperand", "(", "IO", "-", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "CC", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "CC", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "CC", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "CC", "=", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "SubAdd", ")", "{", "unsigned", "Opc", "=", "SubAdd", "->", "getOpcode", "(", ")", ";", "bool", "IsSub", "=", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ";", "unsigned", "OpI", "=", "Opc", "!=", "<STR_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "!", "IsSub", "||", "(", "SrcReg2", "!=", "<NUM_LIT>", "&&", "SubAdd", "->", "getOperand", "(", "OpI", ")", ".", "getReg", "(", ")", "==", "SrcReg2", "&&", "SubAdd", "->", "getOperand", "(", "OpI", "+", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "SrcReg", ")", ")", "{", "if", "(", "IsInstrVSel", ")", "return", "false", ";", "<STR_LIT>", "NewCC", "=", "(", "IsSub", "?", "getSwappedCondition", "(", "CC", ")", ":", "getCmpToAddCondition", "(", "CC", ")", ")", ";", "if", "(", "NewCC", "==", "<STR_LIT>", ")", "return", "false", ";", "OperandsToUpdate", ".", "push_back", "(", "std", "::", "make_pair", "(", "&", "(", "(", "*", "I", ")", ".", "getOperand", "(", "IO", "-", "<NUM_LIT>", ")", ")", ",", "NewCC", ")", ")", ";", "}", "}", "else", "{", "switch", "(", "CC", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "false", ";", "}", "}", "}", "}", "if", "(", "!", "isSafe", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "CmpInstr", ".", "getParent", "(", ")", ";", "for", "(", "MachineBasicBlock", "::", "succ_iterator", "SI", "=", "MBB", "->", "succ_begin", "(", ")", ",", "SE", "=", "MBB", "->", "succ_end", "(", ")", ";", "SI", "!=", "SE", ";", "++", "SI", ")", "if", "(", "(", "*", "SI", ")", "->", "isLiveIn", "(", "<STR_LIT>", ")", ")", "return", "false", ";", "}", "if", "(", "!", "IsThumb1", ")", "{"], "ground_truth": ["MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "<STR_LIT>", ")", ";"], "File": "ARMBaseInstrInfo10", "Func": "optimizeCompareInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9931, "Length": 470, "Cover_Rate": 0.37183544303797467, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>65816TargetStreamer", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "WDC65816TargetStreamer", "Func": "anchor", "Target": "WDC65816", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9932, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "<STR_LIT>", ")", ";", "assemble_name", "(", "asm_out_file", ",", "sec", "->", "name", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ")", ";", "assemble_name", "(", "asm_out_file", ",", "sec", "->", "name", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ")", ";", "assemble_name", "(", "asm_out_file", ",", "sec", "->", "name", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ")", ";", "assemble_name", "(", "asm_out_file", ",", "sec", "->", "name", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ")", ";", "sec", "=", "sec", "->", "next", ";", "}"], "ground_truth": ["file_end_indicate_exec_stack", "(", ")", ";"], "File": "arc", "Func": "arc_file_end", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9933, "Length": 97, "Cover_Rate": 0.6928571428571428, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "<ISA_LIT>MCExpr", "*", "CreateGOTTPREL", "(", "const", "MCExpr", "*", "Expr", ",", "MCContext", "&", "Ctx", ")", "{"], "ground_truth": ["return", "Create", "(", "VK_AARCH64_GOTTPREL", ",", "Expr", ",", "Ctx", ")", ";"], "File": "AArch64MCExpr", "Func": "CreateGOTTPREL", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9934, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "regrename_analyze", "(", "NULL", ")", ";", "compute_bb_for_insn", "(", ")", ";", "calculate_dominance_info", "(", "CDI_DOMINATORS", ")", ";", "loop_optimizer_init", "(", "AVOID_CFG_MODIFICATIONS", ")", ";", "FOR_EACH_LOOP", "(", "loop", ",", "LI_FROM_INNERMOST", ")", "{", "tag_map_t", "tag_map", "(", "<NUM_LIT>", ")", ";", "record_loads", "(", "tag_map", ",", "loop", ")", ";", "avoid_collisions", "(", "tag_map", ")", ";", "if", "(", "dump_file", ")", "{", "fprintf", "(", "dump_file", ",", "<STR_LIT>", ",", "loop", "->", "num", ")", ";", "tag_map", ".", "traverse", "<", "void", "*", ",", "dump_insn_list", ">", "(", "NULL", ")", ";", "}", "tag_map", ".", "traverse", "<", "void", "*", ",", "free_insn_info", ">", "(", "NULL", ")", ";", "}", "loop_optimizer_finalize", "(", ")", ";"], "ground_truth": ["free_dominance_info", "(", "CDI_DOMINATORS", ")", ";"], "File": "falkor-tag-collision-avoidance", "Func": "execute_tag_collision_avoidance", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9935, "Length": 97, "Cover_Rate": 0.6689655172413793, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MCSym", "->", "isDefined", "(", ")", ")", "return", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "MMIMachO", ".", "getFnStubEntry", "(", "MCSym", ")", ";"], "ground_truth": ["if", "(", "StubSym", ".", "getPointer", "(", ")", "==", "<NUM_LIT>", ")", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "MCSym", ",", "false", ")", ";"], "File": "TMS320C64XAsmPrinter", "Func": "refSymbol", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 9936, "Length": 44, "Cover_Rate": 0.6470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "CC", "<=", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "TeeRISCInstrInfo", "Func": "IsIntegerCC", "Target": "TeeRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9937, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Alignment", "=", "LI", "->", "getAlignment", "(", ")", ";", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "AddrOps", ";", "AM", ".", "getFullAddress", "(", "AddrOps", ")", ";", "MachineInstr", "*", "Result", "=", "XII", ".", "foldMemoryOperandImpl", "(", "*", "FuncInfo", ".", "MF", ",", "MI", ",", "OpNo", ",", "AddrOps", ",", "Size", ",", "Alignment", ")", ";", "if", "(", "Result", "==", "<NUM_LIT>", ")", "return", "false", ";", "FuncInfo", ".", "MBB", "->", "insert", "(", "FuncInfo", ".", "InsertPt", ",", "Result", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "X86FastISel112", "Func": "TryToFoldLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9938, "Length": 80, "Cover_Rate": 0.5594405594405595, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_avg_pu16", "(", "__m64", "__A", ",", "__m64", "__B", ")", "{", "__vector", "unsigned", "short", "a", ",", "b", ",", "c", ";", "a", "=", "(", "__vector", "unsigned", "short", ")", "vec_splats", "(", "__A", ")", ";", "b", "=", "(", "__vector", "unsigned", "short", ")", "vec_splats", "(", "__B", ")", ";", "c", "=", "vec_avg", "(", "a", ",", "b", ")", ";"], "ground_truth": ["return", "(", "__m64", ")", "(", "(", "__vector", "long", "long", ")", "c", ")", "[", "<NUM_LIT>", "]", ";"], "File": "xmmintrin", "Func": "_mm_avg_pu16", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9939, "Length": 80, "Cover_Rate": 0.9876543209876543, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>_32TargetMachine", "::", "<ISA_LIT>_32TargetMachine", "(", "const", "Module", "&", "M", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "<ISA_LIT>TargetMachine", "(", "M", ",", "FS", ",", "false", ")", "{"], "ground_truth": ["}"], "File": "X86TargetMachine40", "Func": "X86_32TargetMachine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9940, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", ".", "getParent", "(", ")", "&&", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ")", "{", "const", "auto", "MF", "=", "MI", ".", "getMF", "(", ")", ";", "const", "auto", "&", "TM", "=", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "&", ">", "(", "MF", "->", "getTarget", "(", ")", ")", ";", "const", "MCRegisterInfo", "&", "MRI", "=", "*", "TM", ".", "getMCRegisterInfo", "(", ")", ";", "const", "MCSubtargetInfo", "&", "STI", "=", "*", "TM", ".", "getMCSubtargetInfo", "(", ")", ";", "const", "<ISA_LIT>Subtarget", "&", "ST", "=", "MF", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "if", "(", "isCompressibleInst", "(", "MI", ",", "&", "ST", ",", "MRI", ",", "STI", ")", ")", "return", "<NUM_LIT>", ";", "}", "return", "get", "(", "Opcode", ")", ".", "getSize", "(", ")", ";"], "ground_truth": ["}"], "File": "RISCVInstrInfo22", "Func": "getInstSizeInBytes", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9941, "Length": 115, "Cover_Rate": 0.5227272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "N0", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", ")", "{", "SDValue", "Result", "=", "combineSelectAndUse", "(", "N", ",", "N0", ",", "N1", ",", "DCI", ",", "AllOnes", ")", ";", "if", "(", "Result", ".", "getNode", "(", ")", ")", "return", "Result", ";", "}", "if", "(", "N1", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", ")", "{", "SDValue", "Result", "=", "combineSelectAndUse", "(", "N", ",", "N1", ",", "N0", ",", "DCI", ",", "AllOnes", ")", ";", "if", "(", "Result", ".", "getNode", "(", ")", ")", "return", "Result", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "combineSelectAndUseCommutative", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9942, "Length": 108, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ValueToNodeMap", "NM", ";", "for", "(", "ValueVect", "::", "iterator", "I", "=", "BO", ".", "begin", "(", ")", ",", "E", "=", "BO", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{"], "ground_truth": ["BasicBlock", "*", "B", "=", "cast", "<", "BasicBlock", ">", "(", "*", "I", ")", ";"], "File": "HexagonCommonGEP1", "Func": "collect", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9943, "Length": 45, "Cover_Rate": 0.30405405405405406, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "SplitVTs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "EVT", "SplitVT", "=", "SplitVTs", "[", "i", "]", ";", "Type", "*", "SplitTy", "=", "SplitVT", ".", "getTypeForEVT", "(", "Ctx", ")", ";", "auto", "Flags", "=", "OrigArg", ".", "Flags", ";", "unsigned", "OriginalAlignment", "=", "DL", ".", "getABITypeAlignment", "(", "SplitTy", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "bool", "NeedsConsecutiveRegisters", "=", "TLI", ".", "functionArgumentNeedsConsecutiveRegisters", "(", "SplitTy", ",", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "if", "(", "NeedsConsecutiveRegisters", ")", "{", "Flags", ".", "setInConsecutiveRegs", "(", ")", ";"], "ground_truth": ["if", "(", "i", "==", "e", "-", "<NUM_LIT>", ")", "Flags", ".", "setInConsecutiveRegsLast", "(", ")", ";"], "File": "ARMCallLowering1", "Func": "splitToValueTypes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9944, "Length": 116, "Cover_Rate": 0.3569230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Rt2", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Rs", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Opcode", "=", "Inst", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "Fail", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "DecodeGPR32RegisterClass", "(", "Inst", ",", "Rs", ",", "Addr", ",", "Decoder", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "DecodeGPR32RegisterClass", "(", "Inst", ",", "Rt", ",", "Addr", ",", "Decoder", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "DecodeGPR32RegisterClass", "(", "Inst", ",", "Rs", ",", "Addr", ",", "Decoder", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "DecodeGPR64RegisterClass", "(", "Inst", ",", "Rt", ",", "Addr", ",", "Decoder", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "DecodeGPR32RegisterClass", "(", "Inst", ",", "Rs", ",", "Addr", ",", "Decoder", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AArch64Disassembler13", "Func": "DecodeExclusiveLdStInstruction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9945, "Length": 228, "Cover_Rate": 0.4892703862660944, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getScoreUB", "(", "InstCounterType", "T", ")", "const", "{", "assert", "(", "T", "<", "NUM_INST_CNTS", ")", ";", "return", "ScoreUBs", "[", "T", "]", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts1", "Func": "getScoreUB", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9946, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "mask", "|=", "(", "d", "->", "perm", "[", "i", "*", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", ")", "<<", "i", ";", "vmode", "=", "V16HImode", ";", "goto", "do_subreg", ";", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "mask", "|=", "(", "d", "->", "perm", "[", "i", "*", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", ")", "<<", "i", ";", "vmode", "=", "V8SImode", ";", "goto", "do_subreg", ";", "case", "V16HImode", ":", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "+=", "<NUM_LIT>", ")", "if", "(", "d", "->", "perm", "[", "i", "]", "+", "<NUM_LIT>", "!=", "d", "->", "perm", "[", "i", "+", "<NUM_LIT>", "]", ")", "break", ";", "if", "(", "i", "<", "<NUM_LIT>", ")", "{", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "if", "(", "d", "->", "perm", "[", "i", "]", "+", "<NUM_LIT>", "!=", "d", "->", "perm", "[", "i", "+", "<NUM_LIT>", "]", ")", "{", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "rperm", "[", "i", "]", "=", "(", "d", "->", "perm", "[", "i", "/", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "?", "const0_rtx", ":", "constm1_rtx", ")", ";", "vmode", "=", "V32QImode", ";", "nelt", "=", "<NUM_LIT>", ";", "target", "=", "gen_reg_rtx", "(", "vmode", ")", ";", "op0", "=", "gen_lowpart", "(", "vmode", ",", "op0", ")", ";", "op1", "=", "gen_lowpart", "(", "vmode", ",", "op1", ")", ";", "goto", "finish_pblendvb", ";", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "mask", "|=", "(", "d", "->", "perm", "[", "i", "]", ">=", "<NUM_LIT>", ")", "<<", "i", ";", "break", ";", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "mask", "|=", "(", "d", "->", "perm", "[", "i", "*", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", ")", "<<", "i", ";", "vmode", "=", "V8SImode", ";", "goto", "do_subreg", ";", "case", "V4DImode", ":", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "mask", "|=", "(", "d", "->", "perm", "[", "i", "]", ">=", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "<<", "(", "i", "*", "<NUM_LIT>", ")", ";", "vmode", "=", "V8SImode", ";", "goto", "do_subreg", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "switch", "(", "vmode", ")", "{", "case", "V8DFmode", ":", "case", "V8DImode", ":", "mmode", "=", "QImode", ";", "break", ";"], "ground_truth": ["case", "V16SFmode", ":"], "File": "i3865", "Func": "expand_vec_perm_blend", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9947, "Length": 368, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "SubRegEven", "=", "DAG", ".", "getTargetConstant", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "SubRegOdd", "=", "DAG", ".", "getTargetConstant", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDNode", "*", "Hi64", "=", "DAG", ".", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "dl", ",", "<STR_LIT>", ",", "StNode", "->", "getValue", "(", ")", ",", "SubRegEven", ")", ";", "SDNode", "*", "Lo64", "=", "DAG", ".", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "dl", ",", "<STR_LIT>", ",", "StNode", "->", "getValue", "(", ")", ",", "SubRegOdd", ")", ";", "unsigned", "alignment", "=", "StNode", "->", "getAlignment", "(", ")", ";", "if", "(", "alignment", ">", "<NUM_LIT>", ")", "alignment", "=", "<NUM_LIT>", ";", "SDValue", "OutChains", "[", "<NUM_LIT>", "]", ";", "OutChains", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getStore", "(", "StNode", "->", "getChain", "(", ")", ",", "dl", ",", "SDValue", "(", "Hi64", ",", "<NUM_LIT>", ")", ",", "StNode", "->", "getBasePtr", "(", ")", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "alignment", ")", ";", "EVT", "addrVT", "=", "StNode", "->", "getBasePtr", "(", ")", ".", "getValueType", "(", ")", ";"], "ground_truth": ["SDValue", "LoPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "addrVT", ",", "StNode", "->", "getBasePtr", "(", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "addrVT", ")", ")", ";"], "File": "SparcISelLowering63", "Func": "LowerF128Store", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9948, "Length": 188, "Cover_Rate": 0.6084142394822006, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>ReplacePhysRegs", "(", ")", ";"], "ground_truth": ["}"], "File": "TVMReplacePhysRegs", "Func": "createTVMReplacePhysRegs", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9949, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "*", "MBB", "->", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "Register", "SrcReg", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "DstReg", "=", "getRegTy", "(", "SrcReg", ",", "MF", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "MVT", "(", "getRegTy", "(", "SrcReg", ",", "MF", ")", ")", ".", "isFatPointer", "(", ")", ")", "DstReg", "=", "<STR_LIT>", ";"], "File": "MipsOptimizePICCall15", "Func": "setCallTargetReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9950, "Length": 77, "Cover_Rate": 0.5422535211267606, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "machine_mode", "maybe_split_mode", "(", "machine_mode", "mode", ")", "{"], "ground_truth": ["if", "(", "COMPLEX_MODE_P", "(", "mode", ")", ")", "return", "GET_MODE_INNER", "(", "mode", ")", ";"], "File": "nvptx", "Func": "maybe_split_mode", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 9951, "Length": 21, "Cover_Rate": 0.6176470588235294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TREE_CODE", "(", "decl", ")", "!=", "VAR_DECL", ")", "return", "false", ";", "if", "(", "lookup_attribute", "(", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "decl", ")", ")", ")", "return", "false", ";", "section", "=", "DECL_SECTION_NAME", "(", "decl", ")", ";", "if", "(", "section", ")", "{", "char", "*", "name", "=", "(", "char", "*", ")", "TREE_STRING_POINTER", "(", "section", ")", ";"], "ground_truth": ["if", "(", "strcmp", "(", "name", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", "||", "strcmp", "(", "name", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "true", ";"], "File": "m32r3", "Func": "m32r_in_small_data_p", "Target": "m32r", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9952, "Length": 75, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BitPermutationSelector", "(", "SelectionDAG", "*", "DAG", ")", ":", "CurDAG", "(", "DAG", ")", "{"], "ground_truth": ["}"], "File": "PPCISelDAGToDAG (2)1", "Func": "BitPermutationSelector", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9953, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InstructionCost", "<ISA_LIT>TTIImpl", "::", "getOperandsScalarizationOverhead", "(", "ArrayRef", "<", "const", "Value", "*", ">", "Args", ",", "ArrayRef", "<", "Type", "*", ">", "Tys", ")", "{", "return", "BaseT", "::", "getOperandsScalarizationOverhead", "(", "Args", ",", "Tys", ")", ";"], "ground_truth": ["}"], "File": "HexagonTargetTransformInfo16", "Func": "getOperandsScalarizationOverhead", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9954, "Length": 32, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "match_bracketed_pair", "(", "typeinfo", "*", "typedata", ",", "char", "open", ",", "char", "close", ",", "restriction", "restr", ")", "{", "if", "(", "linebuf", "[", "pos", "]", "==", "open", ")", "{", "safe_inc_pos", "(", ")", ";", "int", "oldpos", "=", "pos", ";", "char", "*", "x", "=", "match_integer", "(", ")", ";", "if", "(", "x", "==", "NULL", ")", "{", "diag", "(", "oldpos", ",", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";", "}", "consume_whitespace", "(", ")", ";", "if", "(", "linebuf", "[", "pos", "]", "!=", "','", ")", "{", "diag", "(", "pos", ",", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";", "}", "safe_inc_pos", "(", ")", ";", "consume_whitespace", "(", ")", ";", "oldpos", "=", "pos", ";", "char", "*", "y", "=", "match_integer", "(", ")", ";", "if", "(", "y", "==", "NULL", ")", "{", "diag", "(", "oldpos", ",", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";", "}", "typedata", "->", "restr", "=", "restr", ";", "typedata", "->", "val1", "=", "x", ";", "typedata", "->", "val2", "=", "y", ";", "consume_whitespace", "(", ")", ";", "if", "(", "linebuf", "[", "pos", "]", "!=", "close", ")", "{", "diag", "(", "pos", ",", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";", "}", "safe_inc_pos", "(", ")", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "rs6000-gen-builtins", "Func": "match_bracketed_pair", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9955, "Length": 176, "Cover_Rate": 0.9723756906077348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCCFIInstruction", "Inst", "=", "MCCFIInstruction", "::", "createDefCfa", "(", "nullptr", ",", "SP", ",", "<NUM_LIT>", ")", ";", "MAI", "->", "addInitialFrameState", "(", "Inst", ")", ";"], "ground_truth": ["return", "MAI", ";"], "File": "RISCVMCTargetDesc12", "Func": "createRISCVMCAsmInfo", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9956, "Length": 24, "Cover_Rate": 0.36923076923076925, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Unpacked", "=", "Subtarget", "->", "hasUnpackedD16VMem", "(", ")", ";", "EVT", "LoadVT", "=", "M", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "EVT", "EquivLoadVT", "=", "LoadVT", ";", "if", "(", "Unpacked", "&&", "LoadVT", ".", "isVector", "(", ")", ")", "{", "EquivLoadVT", "=", "LoadVT", ".", "isVector", "(", ")", "?", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "<STR_LIT>", ",", "LoadVT", ".", "getVectorNumElements", "(", ")", ")", ":", "LoadVT", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "adjustLoadValueType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9957, "Length": 66, "Cover_Rate": 0.336734693877551, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getSOImmOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "ARMCodeEmitter", "Func": "getSOImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9958, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "<STR_LIT>", ")", ";", "GlobalAddressSDNode", "*", "GA", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", ";", "if", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "return", "LowerToTLSGeneralDynamicModel", "(", "GA", ",", "DAG", ")", ";", "else", "return", "LowerToTLSExecModels", "(", "GA", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering114", "Func": "LowerGlobalTLSAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9959, "Length": 55, "Cover_Rate": 0.7971014492753623, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "insn_data", "[", "icode", "]", ".", "operand", "[", "op", "]", ".", "predicate", "(", "value", ",", "mode", ")", ")", "{", "value", "=", "copy_to_mode_reg", "(", "mode", ",", "value", ")", ";", "if", "(", "!", "insn_data", "[", "icode", "]", ".", "operand", "[", "op", "]", ".", "predicate", "(", "value", ",", "mode", ")", ")", "{", "error", "(", "<STR_LIT>", ")", ";", "return", "const0_rtx", ";", "}"], "ground_truth": ["}"], "File": "mips3", "Func": "mips_prepare_builtin_arg", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9960, "Length": 61, "Cover_Rate": 0.4728682170542636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addX2Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "isX2", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "X2", ".", "Val", ")", ")", ";"], "File": "TPCAsmParser", "Func": "addX2Operands", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9961, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "size", ";"], "ground_truth": ["if", "(", "targetm", ".", "calls", ".", "must_pass_in_stack", "(", "mode", ",", "type", ")", ")", "return", "<NUM_LIT>", ";"], "File": "mcore4", "Func": "mcore_num_arg_regs", "Target": "mcore", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9962, "Length": 19, "Cover_Rate": 0.3220338983050847, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "getIORegRAMPZ", "(", "void", ")", "const", "{"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "AVRSubtarget5", "Func": "getIORegRAMPZ", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9963, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "X86CmovConversion (2)", "Func": "getPassName", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9964, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printConstpool", "(", "const", "MCInst", "*", "MI", ",", "uint64_t", "Address", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "if", "(", "PrintBranchImmAsAddress", ")", "{", "uint64_t", "Target", "=", "Address", "+", "MO", ".", "getImm", "(", ")", ";", "Target", "&=", "<NUM_LIT>", ";", "O", "<<", "formatHex", "(", "Target", ")", ";", "}", "else", "{", "O", "<<", "MO", ".", "getImm", "(", ")", ";", "}", "return", ";", "}", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["O", "<<", "<STR_LIT>", ";"], "File": "CSKYInstPrinter", "Func": "printConstpool", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9965, "Length": 104, "Cover_Rate": 0.8455284552845529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NopInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["NopInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<NUM_LIT>", ")", ")", ";"], "File": "Thumb1InstrInfo", "Func": "getNoopForMachoTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9966, "Length": 55, "Cover_Rate": 0.7333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "name", "=", "XSTR", "(", "op", ",", "<NUM_LIT>", ")", ";", "return", "(", "strcasecmp", "(", "name", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", "||", "strcasecmp", "(", "name", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", "||", "strcasecmp", "(", "name", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", "||", "strcasecmp", "(", "name", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", "||", "strcasecmp", "(", "name", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", "||", "strcasecmp", "(", "name", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", "||", "strcasecmp", "(", "name", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", "||", "strcasecmp", "(", "name", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", "||", "strcasecmp", "(", "name", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", "||", "strcasecmp", "(", "name", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "case", "PLUS", ":", "case", "MINUS", ":", "return", "must_parenthesize", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "||", "must_parenthesize", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ";", "case", "MEM", ":", "case", "CONST", ":", "case", "ZERO_EXTEND", ":"], "ground_truth": ["case", "SIGN_EXTEND", ":"], "File": "m68hc111", "Func": "must_parenthesize", "Target": "m68hc11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9967, "Length": 145, "Cover_Rate": 0.7286432160804021, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "aarch64_symbol_binds_local_p", "(", "const_rtx", "x", ")", "{"], "ground_truth": ["return", "(", "SYMBOL_REF_DECL", "(", "x", ")", "?", "targetm", ".", "binds_local_p", "(", "SYMBOL_REF_DECL", "(", "x", ")", ")", ":", "SYMBOL_REF_LOCAL_P", "(", "x", ")", ")", ";"], "File": "aarch64", "Func": "aarch64_symbol_binds_local_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9968, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ConstantPoolValue", "*", "ACPV0", "=", "static_cast", "<", "<ISA_LIT>ConstantPoolValue", "*", ">", "(", "MCPE0", ".", "Val", ".", "MachineCPVal", ")", ";", "<ISA_LIT>ConstantPoolValue", "*", "ACPV1", "=", "static_cast", "<", "<ISA_LIT>ConstantPoolValue", "*", ">", "(", "MCPE1", ".", "Val", ".", "MachineCPVal", ")", ";", "return", "ACPV0", "->", "hasSameValue", "(", "ACPV1", ")", ";", "}", "else", "if", "(", "!", "is<ISA_LIT>CP0", "&&", "!", "is<ISA_LIT>CP1", ")", "{", "return", "MCPE0", ".", "Val", ".", "ConstVal", "==", "MCPE1", ".", "Val", ".", "ConstVal", ";", "}", "return", "false", ";", "}", "else", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "{", "if", "(", "MI1", ".", "getOpcode", "(", ")", "!=", "Opcode", ")", "return", "false", ";", "if", "(", "MI0", ".", "getNumOperands", "(", ")", "!=", "MI1", ".", "getNumOperands", "(", ")", ")", "return", "false", ";", "unsigned", "Addr0", "=", "MI0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Addr1", "=", "MI1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "Addr0", "!=", "Addr1", ")", "{", "if", "(", "!", "MRI", "||", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Addr0", ")", "||", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Addr1", ")", ")", "return", "false", ";", "MachineInstr", "*", "Def0", "=", "MRI", "->", "getVRegDef", "(", "Addr0", ")", ";", "MachineInstr", "*", "Def1", "=", "MRI", "->", "getVRegDef", "(", "Addr1", ")", ";", "if", "(", "!", "produceSameValue", "(", "*", "Def0", ",", "*", "Def1", ",", "MRI", ")", ")", "return", "false", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI0", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO0", "=", "MI0", ".", "getOperand", "(", "i", ")", ";", "const", "MachineOperand", "&", "MO1", "=", "MI1", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO0", ".", "isIdenticalTo", "(", "MO1", ")", ")", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "produceSameValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9969, "Length": 272, "Cover_Rate": 0.4525790349417637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ConstantPoolValue", "::", "<ISA_LIT>ConstantPoolValue", "(", "const", "Constant", "*", "value", ")", ":", "MachineConstantPoolValue", "(", "value", "->", "getType", "(", ")", ")", ",", "Value", "(", "value", ")", "{"], "ground_truth": ["}"], "File": "J2ConstantPoolValue", "Func": "J2ConstantPoolValue", "Target": "J2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9970, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "isImm", "(", ")", ")", "{", "printS16ImmOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "}", "else", "{"], "ground_truth": ["printOp", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ",", "O", ")", ";"], "File": "SPUAsmPrinter", "Func": "printSymbolLo", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9971, "Length": 38, "Cover_Rate": 0.6333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Warning", "(", "Loc", ",", "<STR_LIT>", ")", ";", "getParser", "(", ")", ".", "Lex", "(", ")", ";", "return", "false", ";", "}", "if", "(", "IdVal", "==", "<STR_LIT>", ")", "{", "getParser", "(", ")", ".", "Lex", "(", ")", ";", "return", "false", ";", "}", "if", "(", "IdVal", "==", "<STR_LIT>", ")", "return", "parseSetFpDirective", "(", ")", ";", "if", "(", "IdVal", "==", "<STR_LIT>", ")", "return", "parseSetOddSPRegDirective", "(", ")", ";", "if", "(", "IdVal", "==", "<STR_LIT>", ")", "return", "parseSetNoOddSPRegDirective", "(", ")", ";", "if", "(", "IdVal", "==", "<STR_LIT>", ")", "return", "parseSetPopDirective", "(", ")", ";", "if", "(", "IdVal", "==", "<STR_LIT>", ")", "return", "parseSetPushDirective", "(", ")", ";", "if", "(", "IdVal", "==", "<STR_LIT>", ")", "return", "parseSetReorderDirective", "(", ")", ";", "if", "(", "IdVal", "==", "<STR_LIT>", ")", "return", "parseSetNoReorderDirective", "(", ")", ";", "if", "(", "IdVal", "==", "<STR_LIT>", ")", "return", "parseSetMacroDirective", "(", ")", ";", "if", "(", "IdVal", "==", "<STR_LIT>", ")", "return", "parseSetNoMacroDirective", "(", ")", ";", "if", "(", "IdVal", "==", "<STR_LIT>", ")", "return", "parseSet<ISA_LIT>16Directive", "(", ")", ";", "if", "(", "IdVal", "==", "<STR_LIT>", ")", "return", "parseSetNo<ISA_LIT>16Directive", "(", ")", ";", "if", "(", "IdVal", "==", "<STR_LIT>", ")", "{", "clearFeatureBits", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveSetNoMicro<ISA_LIT>", "(", ")", ";", "getParser", "(", ")", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "if", "(", "IdVal", "==", "<STR_LIT>", ")", "{", "if", "(", "has<ISA_LIT>64r6", "(", ")", ")", "{", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "return", "parseSetFeature", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "IdVal", "==", "<STR_LIT>", ")", "return", "parseSet<ISA_LIT>0Directive", "(", ")", ";", "if", "(", "IdVal", "==", "<STR_LIT>", ")", "return", "parseSetFeature", "(", "<STR_LIT>", ")", ";", "if", "(", "IdVal", "==", "<STR_LIT>", ")", "return", "parseSetFeature", "(", "<STR_LIT>", ")", ";", "if", "(", "IdVal", "==", "<STR_LIT>", ")", "return", "parseSetFeature", "(", "<STR_LIT>", ")", ";", "if", "(", "IdVal", "==", "<STR_LIT>", ")", "return", "parseSetFeature", "(", "<STR_LIT>", ")", ";", "if", "(", "IdVal", "==", "<STR_LIT>", ")", "return", "parseSetFeature", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "IdVal", "==", "<STR_LIT>", ")", "return", "parseSetFeature", "(", "<STR_LIT>", ")", ";"], "File": "MipsAsmParser (2)4", "Func": "parseDirectiveSet", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9972, "Length": 308, "Cover_Rate": 0.4196185286103542, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "<ISA_LIT>InstrInfo", "::", "emitFrameIndexDebugValue", "(", "MachineFunction", "&", "MF", ",", "int", "FrameIx", ",", "uint64_t", "Offset", ",", "const", "MDNode", "*", "MDPtr", ",", "DebugLoc", "DL", ")", "const", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ";", "addFrameReference", "(", "MIB", ",", "FrameIx", ",", "<NUM_LIT>", ",", "false", ")", ".", "addImm", "(", "Offset", ")", ".", "addMetadata", "(", "MDPtr", ")", ";"], "ground_truth": ["return", "&", "*", "MIB", ";"], "File": "PPCInstrInfo107", "Func": "emitFrameIndexDebugValue", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9973, "Length": 67, "Cover_Rate": 0.9571428571428572, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "&", "MO", "=", "*", "I", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "AMDGPU", "::", "R600_Reg128RegClass", ".", "contains", "(", "Reg", ")", ")", "DstMI", "=", "Reg", ";", "else", "DstMI", "=", "TRI", "->", "getMatchingSuperReg", "(", "Reg", ",", "TRI", "->", "getSubRegFromChannel", "(", "TRI", "->", "getHWRegChan", "(", "Reg", ")", ")", ",", "&", "AMDGPU", "::", "R600_Reg128RegClass", ")", ";"], "ground_truth": ["}"], "File": "R600ControlFlowFinalizer", "Func": "isCompatibleWithClause", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9974, "Length": 80, "Cover_Rate": 0.34934497816593885, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "Res", "=", "combineToCMPB", "(", "N", ")", ";", "break", ";", "}", "if", "(", "!", "Res", ")", "foldBoolExts", "(", "Res", ",", "N", ")", ";", "if", "(", "Res", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "N", "->", "dump", "(", "CurDAG", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "Res", ".", "getNode", "(", ")", "->", "dump", "(", "CurDAG", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "CurDAG", "->", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "Res", ")", ";", "MadeChange", "=", "true", ";", "}", "}", "if", "(", "MadeChange", ")", "CurDAG", "->", "RemoveDeadNodes", "(", ")", ";"], "ground_truth": ["}"], "File": "PPCISelDAGToDAG1", "Func": "PreprocessISelDAG", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9975, "Length": 125, "Cover_Rate": 0.6830601092896175, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "<ISA_LIT>Operand", "*", "CreateTLSReg", "(", "const", "MCSymbolRefExpr", "*", "Sym", ",", "SMLoc", "S", ",", "SMLoc", "E", ",", "bool", "Is<ISA_LIT>64", ")", "{", "<ISA_LIT>Operand", "*", "Op", "=", "new", "<ISA_LIT>Operand", "(", "TLSRegister", ")", ";", "Op", "->", "TLSReg", ".", "Sym", "=", "Sym", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";"], "ground_truth": ["Op", "->", "Is<ISA_LIT>64", "=", "Is<ISA_LIT>64", ";"], "File": "PPCAsmParser (2)", "Func": "CreateTLSReg", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9976, "Length": 56, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "CDX_LDSTWM_VALID_REGS_1", "&", "(", "<NUM_LIT>", "<<", "regno", ")", ")", "*", "regset", "=", "CDX_LDSTWM_VALID_REGS_1", ";", "else", "return", "false", ";", "return", "true", ";", "}", "else", "return", "(", "*", "regset", "&", "(", "<NUM_LIT>", "<<", "regno", ")", ")", "!=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "nios2", "Func": "nios2_ldstwm_regset_p", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9977, "Length": 40, "Cover_Rate": 0.5194805194805194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "MI", "=", "&", "*", "MII", ";", "if", "(", "MI", "->", "isBundle", "(", ")", "||", "MI", "->", "isTransient", "(", ")", ")", "continue", ";"], "ground_truth": ["Modified", "|=", "ReduceMI", "(", "MII", ",", "NextMII", ")", ";"], "File": "MicroMipsSizeReduction", "Func": "ReduceMBB", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9978, "Length": 33, "Cover_Rate": 0.336734693877551, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "<ISA_LIT>FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";"], "ground_truth": ["AsmPrinter", "::", "runOnMachineFunction", "(", "MF", ")", ";"], "File": "MipsAsmPrinter12", "Func": "runOnMachineFunction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9979, "Length": 28, "Cover_Rate": 0.875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "Text", ";", "{", "llvm", "::", "raw_string_ostream", "Stream", "(", "Text", ")", ";"], "ground_truth": ["Stream", "<<", "<STR_LIT>", "<<", "bits", "<<", "<STR_LIT>", "<<", "kind", ";"], "File": "HexagonMCCodeEmitter", "Func": "raise_relocation_error", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9980, "Length": 24, "Cover_Rate": 0.5853658536585366, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "altivec_expand_lvx_be", "(", "rtx", "op0", ",", "rtx", "op1", ",", "machine_mode", "mode", ",", "unsigned", "unspec", ")", "{", "rtx", "tmp", "=", "gen_reg_rtx", "(", "mode", ")", ";", "rtx", "load", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "tmp", ",", "op1", ")", ";", "rtx", "lvx", "=", "gen_rtx_UNSPEC", "(", "mode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "const0_rtx", ")", ",", "unspec", ")", ";", "rtx", "par", "=", "gen_rtx_PARALLEL", "(", "mode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "load", ",", "lvx", ")", ")", ";", "rtx", "sel", "=", "swap_selector_for_mode", "(", "mode", ")", ";"], "ground_truth": ["rtx", "vperm", "=", "gen_rtx_UNSPEC", "(", "mode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "tmp", ",", "tmp", ",", "sel", ")", ",", "UNSPEC_VPERM", ")", ";"], "File": "rs60004", "Func": "altivec_expand_lvx_be", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9981, "Length": 99, "Cover_Rate": 0.792, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "<ISA_LIT>Reg", "=", "<STR_LIT>", ";", "SDValue", "<ISA_LIT>", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "<ISA_LIT>Reg", ",", "<STR_LIT>", ")", ";", "SDValue", "New<ISA_LIT>", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "<ISA_LIT>", ",", "Size", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "<ISA_LIT>", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "dl", ",", "<ISA_LIT>Reg", ",", "New<ISA_LIT>", ")", ";", "SDValue", "NewVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "New<ISA_LIT>", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Ops", "[", "<NUM_LIT>", "]", "=", "{", "NewVal", ",", "Chain", "}", ";"], "ground_truth": ["return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "<NUM_LIT>", ",", "dl", ")", ";"], "File": "SparcISelLowering1", "Func": "LowerDYNAMIC_STACKALLOC", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9982, "Length": 117, "Cover_Rate": 0.7134146341463414, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CC", "==", "CallingConv", "::", "<ISA_LIT>_VectorCall", ")", "return", "SCS", "?", "CSR_<ISA_LIT>_AAVPCS_SCS_RegMask", ":", "CSR_<ISA_LIT>_AAVPCS_RegMask", ";", "if", "(", "CC", "==", "CallingConv", "::", "<ISA_LIT>_SVE_VectorCall", ")", "return", "SCS", "?", "CSR_<ISA_LIT>_SVE_AAPCS_SCS_RegMask", ":", "CSR_<ISA_LIT>_SVE_AAPCS_RegMask", ";", "if", "(", "CC", "==", "CallingConv", "::", "CFGuard_Check", ")", "return", "CSR_Win_<ISA_LIT>_CFGuard_Check_RegMask", ";", "if", "(", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getTargetLowering", "(", ")", "->", "supportSwiftError", "(", ")", "&&", "MF", ".", "getFunction", "(", ")", ".", "getAttributes", "(", ")", ".", "hasAttrSomewhere", "(", "Attribute", "::", "SwiftError", ")", ")", "return", "SCS", "?", "CSR_<ISA_LIT>_AAPCS_SwiftError_SCS_RegMask", ":", "CSR_<ISA_LIT>_AAPCS_SwiftError_RegMask", ";", "if", "(", "CC", "==", "CallingConv", "::", "PreserveMost", ")", "return", "SCS", "?", "CSR_<ISA_LIT>_RT_MostRegs_SCS_RegMask", ":", "CSR_<ISA_LIT>_RT_MostRegs_RegMask", ";"], "ground_truth": ["else", "return", "SCS", "?", "CSR_<ISA_LIT>_AAPCS_SCS_RegMask", ":", "CSR_<ISA_LIT>_AAPCS_RegMask", ";"], "File": "AArch64RegisterInfo67", "Func": "getCallPreservedMask", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9983, "Length": 107, "Cover_Rate": 0.5071090047393365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Op1", ",", "Op2", ";", "DecodeStatus", "S", "=", "Decode2OpInstruction", "(", "Insn", ",", "Op1", ",", "Op2", ")", ";", "if", "(", "S", "==", "MCDisassembler", "::", "Success", ")", "{"], "ground_truth": ["DecodeGRRegsRegisterClass", "(", "Inst", ",", "Op1", ",", "Address", ",", "Decoder", ")", ";"], "File": "XCoreDisassembler21", "Func": "DecodeRUSBitpInstruction", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9984, "Length": 37, "Cover_Rate": 0.5068493150684932, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CC_DGTUmode", ":", "code", "=", "ARM_HI", ";", "goto", "dominance", ";", "case", "CC_DLEUmode", ":", "code", "=", "ARM_LS", ";", "goto", "dominance", ";", "case", "CC_DLTUmode", ":", "code", "=", "ARM_CC", ";", "dominance", ":", "gcc_assert", "(", "comp_code", "==", "EQ", "||", "comp_code", "==", "NE", ")", ";", "if", "(", "comp_code", "==", "EQ", ")", "return", "ARM_INVERSE_CONDITION_CODE", "(", "code", ")", ";", "return", "code", ";", "case", "CC_NOOVmode", ":", "switch", "(", "comp_code", ")", "{", "case", "NE", ":", "return", "ARM_NE", ";", "case", "EQ", ":", "return", "ARM_EQ", ";", "case", "GE", ":", "return", "ARM_PL", ";", "case", "LT", ":", "return", "ARM_MI", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "case", "CC_Zmode", ":", "switch", "(", "comp_code", ")", "{", "case", "NE", ":", "return", "ARM_NE", ";", "case", "EQ", ":", "return", "ARM_EQ", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "case", "CC_Nmode", ":", "switch", "(", "comp_code", ")", "{", "case", "NE", ":", "return", "ARM_MI", ";", "case", "EQ", ":", "return", "ARM_PL", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "case", "CCFPEmode", ":", "case", "CCFPmode", ":", "switch", "(", "comp_code", ")", "{", "case", "GE", ":", "return", "ARM_GE", ";", "case", "GT", ":", "return", "ARM_GT", ";", "case", "LE", ":", "return", "ARM_LS", ";", "case", "LT", ":", "return", "ARM_MI", ";", "case", "NE", ":", "return", "ARM_NE", ";", "case", "EQ", ":", "return", "ARM_EQ", ";", "case", "ORDERED", ":", "return", "ARM_VC", ";", "case", "UNORDERED", ":", "return", "ARM_VS", ";", "case", "UNLT", ":", "return", "ARM_LT", ";", "case", "UNLE", ":", "return", "ARM_LE", ";", "case", "UNGT", ":", "return", "ARM_HI", ";", "case", "UNGE", ":", "return", "ARM_PL", ";", "case", "UNEQ", ":", "case", "LTGT", ":", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "case", "CC_SWPmode", ":", "switch", "(", "comp_code", ")", "{", "case", "NE", ":", "return", "ARM_NE", ";", "case", "EQ", ":", "return", "ARM_EQ", ";", "case", "GE", ":", "return", "ARM_LE", ";", "case", "GT", ":", "return", "ARM_LT", ";", "case", "LE", ":", "return", "ARM_GE", ";", "case", "LT", ":", "return", "ARM_GT", ";", "case", "GEU", ":", "return", "ARM_LS", ";", "case", "GTU", ":", "return", "ARM_CC", ";", "case", "LEU", ":", "return", "ARM_CS", ";", "case", "LTU", ":", "return", "ARM_HI", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "case", "CC_Cmode", ":", "switch", "(", "comp_code", ")", "{", "case", "LTU", ":", "return", "ARM_CS", ";", "case", "GEU", ":", "return", "ARM_CC", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "case", "CCmode", ":", "switch", "(", "comp_code", ")", "{", "case", "NE", ":", "return", "ARM_NE", ";", "case", "EQ", ":", "return", "ARM_EQ", ";", "case", "GE", ":", "return", "ARM_GE", ";", "case", "GT", ":", "return", "ARM_GT", ";", "case", "LE", ":", "return", "ARM_LE", ";"], "ground_truth": ["case", "LT", ":", "return", "ARM_LT", ";"], "File": "arm3", "Func": "get_arm_condition_code", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9985, "Length": 390, "Cover_Rate": 0.6854130052724078, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "E_SFmode", ":", "cum", "->", "arg_words", "++", ";", "if", "(", "!", "cum", "->", "gp_reg_found", "&&", "cum", "->", "arg_number", "<=", "<NUM_LIT>", ")", "cum", "->", "fp_code", "+=", "<NUM_LIT>", "<<", "(", "(", "cum", "->", "arg_number", "-", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ")", ";", "break", ";", "case", "E_DFmode", ":", "cum", "->", "arg_words", "+=", "<NUM_LIT>", ";", "if", "(", "!", "cum", "->", "gp_reg_found", "&&", "cum", "->", "arg_number", "<=", "<NUM_LIT>", ")", "cum", "->", "fp_code", "+=", "<NUM_LIT>", "<<", "(", "(", "cum", "->", "arg_number", "-", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ")", ";", "break", ";", "case", "E_DImode", ":", "cum", "->", "gp_reg_found", "=", "<NUM_LIT>", ";"], "ground_truth": ["cum", "->", "arg_words", "+=", "<NUM_LIT>", ";"], "File": "microblaze", "Func": "microblaze_function_arg_advance", "Target": "microblaze", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9986, "Length": 98, "Cover_Rate": 0.392, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "<ISA_LIT>AsmBackend", "::", "getNumFixupKinds", "(", ")", "const", "{", "return", "<STR_LIT>", "::", "NumTargetFixupKinds", ";"], "ground_truth": ["}"], "File": "LC2200AsmBackend", "Func": "getNumFixupKinds", "Target": "LC2200", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9987, "Length": 15, "Cover_Rate": 0.8823529411764706, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>BaseInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "DebugLoc", "DL", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "if", "(", "RC", "==", "<STR_LIT>", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}", "else", "if", "(", "RC", "==", "<STR_LIT>", "||", "RC", "==", "<STR_LIT>", ")", "{"], "File": "ARMBaseInstrInfo31", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9988, "Length": 119, "Cover_Rate": 0.44402985074626866, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int64x1_t", ")", "__builtin_neon_vpaddlsv2si", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vpaddl_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9989, "Length": 10, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_castps_pd", "(", "__m256", "__A", ")", "{", "return", "(", "__m256d", ")", "__A", ";"], "ground_truth": ["}"], "File": "avxintrin", "Func": "_mm256_castps_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9990, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emitSled", "(", "MI", ",", "SledKind", "::", "TAIL_CALL", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmPrinter1", "Func": "LowerPATCHABLE_TAIL_CALL", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9991, "Length": 10, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IsWin64", "=", "Subtarget", ".", "isTargetWin64", "(", ")", ";", "if", "(", "Is64Bit", ")", "{", "SlotSize", "=", "<NUM_LIT>", ";", "StackPtr", "=", "(", "Subtarget", ".", "isTarget64BitLP64", "(", ")", "||", "Subtarget", ".", "isTargetNaCl64", "(", ")", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "FramePtr", "=", "(", "Subtarget", ".", "isTarget64BitLP64", "(", ")", "||", "Subtarget", ".", "isTargetNaCl64", "(", ")", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "{"], "ground_truth": ["SlotSize", "=", "<NUM_LIT>", ";"], "File": "X86RegisterInfo52", "Func": "X86RegisterInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9992, "Length": 64, "Cover_Rate": 0.3386243386243386, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "Fail", ";", "unsigned", "Register", "=", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "getRegister", "(", "RegNo", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";"], "ground_truth": ["return", "Success", ";"], "File": "AArch64Disassembler15", "Func": "DecodeGPR64RegisterClass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9993, "Length": 37, "Cover_Rate": 0.6166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "AMDGPUDAGToDAGISel", "::", "FoldOperands", "(", "unsigned", "Opcode", ",", "const", "R600InstrInfo", "*", "TII", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "Ops", ")", "{", "int", "OperandIdx", "[", "]", "=", "{", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "<STR_LIT>", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "<STR_LIT>", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "<STR_LIT>", ")", "}", ";", "int", "SelIdx", "[", "]", "=", "{", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "<STR_LIT>", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "<STR_LIT>", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "<STR_LIT>", ")", "}", ";", "int", "NegIdx", "[", "]", "=", "{", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "<STR_LIT>", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "<STR_LIT>", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "<STR_LIT>", ")", "}", ";", "int", "AbsIdx", "[", "]", "=", "{", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "<STR_LIT>", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "<STR_LIT>", ")", ",", "-", "<NUM_LIT>", "}", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "if", "(", "OperandIdx", "[", "i", "]", "<", "<NUM_LIT>", ")", "return", "false", ";", "SDValue", "Operand", "=", "Ops", "[", "OperandIdx", "[", "i", "]", "-", "<NUM_LIT>", "]", ";", "switch", "(", "Operand", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "{", "if", "(", "i", "==", "<NUM_LIT>", ")", "break", ";", "SDValue", "CstOffset", ";", "if", "(", "!", "Operand", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", "&&", "SelectGlobalValueConstantOffset", "(", "Operand", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "CstOffset", ")", ")", "{", "Ops", "[", "OperandIdx", "[", "i", "]", "-", "<NUM_LIT>", "]", "=", "CurDAG", "->", "getRegister", "(", "AMDGPU", "::", "ALU_CONST", ",", "<STR_LIT>", ")", ";", "Ops", "[", "SelIdx", "[", "i", "]", "-", "<NUM_LIT>", "]", "=", "CstOffset", ";", "return", "true", ";", "}", "}", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "NegIdx", "[", "i", "]", "<", "<NUM_LIT>", ")", "break", ";", "Ops", "[", "OperandIdx", "[", "i", "]", "-", "<NUM_LIT>", "]", "=", "Operand", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Ops", "[", "NegIdx", "[", "i", "]", "-", "<NUM_LIT>", "]", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "if", "(", "AbsIdx", "[", "i", "]", "<", "<NUM_LIT>", ")", "break", ";", "Ops", "[", "OperandIdx", "[", "i", "]", "-", "<NUM_LIT>", "]", "=", "Operand", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Ops", "[", "AbsIdx", "[", "i", "]", "-", "<NUM_LIT>", "]", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "Ops", "[", "OperandIdx", "[", "i", "]", "-", "<NUM_LIT>", "]", "=", "Operand", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDILISelDAGToDAG2", "Func": "FoldOperands", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9994, "Length": 412, "Cover_Rate": 0.8995633187772926, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Load", "=", "DAG", ".", "getLoad", "(", "Ty", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "GOT", ",", "MachinePointerInfo", "::", "getGOT", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "unsigned", "LoFlag", "=", "Has<ISA_LIT>64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Ty", ",", "getTargetNode", "(", "Op", ",", "DAG", ",", "LoFlag", ")", ")", ";"], "File": "MipsISelLowering126", "Func": "getAddrLocal", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9995, "Length": 66, "Cover_Rate": 0.38596491228070173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>AsmPrinter", "(", ")", "{"], "ground_truth": ["RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "X", "(", "The<ISA_LIT>Target", ")", ";"], "File": "TOYAsmPrinter", "Func": "LLVMInitializeTOYAsmPrinter", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9996, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>LowerAlloca", "(", ")", ":", "FunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "NVPTXLowerAlloca10", "Func": "NVPTXLowerAlloca", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9997, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Opcodes", "[", "Form132", "]", ";"], "ground_truth": ["}"], "File": "X86InstrFMA3Info11", "Func": "get132Opcode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9998, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "case", "<STR_LIT>", ":", "expandLOCPseudo", "(", "MI", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "expandLOCPseudo", "(", "MI", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "expandLOCRPseudo", "(", "MI", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "expandRXYPseudo", "(", "MI", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "expandRXYPseudo", "(", "MI", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "expandRXYPseudo", "(", "MI", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "expandLOCPseudo", "(", "MI", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "expandRIPseudo", "(", "MI", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "true", ")", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "expandRIPseudo", "(", "MI", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "false", ")", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "expandRIPseudo", "(", "MI", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "false", ")", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "expandRIPseudo", "(", "MI", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "false", ")", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "expandRIPseudo", "(", "MI", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "false", ")", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "expandRIPseudo", "(", "MI", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "false", ")", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "expandRIPseudo", "(", "MI", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "false", ")", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "expandRIPseudo", "(", "MI", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "false", ")", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "expandRIPseudo", "(", "MI", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "false", ")", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "expandRIPseudo", "(", "MI", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "false", ")", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "expandRIPseudo", "(", "MI", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "false", ")", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "expandRIPseudo", "(", "MI", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "false", ")", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "expandRIPseudo", "(", "MI", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "false", ")", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "expandRIPseudo", "(", "MI", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "false", ")", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "expandRIEPseudo", "(", "MI", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "expandRIPseudo", "(", "MI", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "false", ")", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "expandRIPseudo", "(", "MI", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "false", ")", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "expandRIPseudo", "(", "MI", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "false", ")", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "expandRIPseudo", "(", "MI", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "false", ")", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "expandRXYPseudo", "(", "MI", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "expandRXYPseudo", "(", "MI", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "{", "bool", "DestIsHigh", "=", "isHighReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["bool", "SrcIsHigh", "=", "isHighReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";"], "File": "SystemZInstrInfo (2)2", "Func": "expandPostRAPseudo", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9999, "Length": 499, "Cover_Rate": 0.49651741293532337, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>DAGToDAGISel", "(", "TM", ")", ";"], "ground_truth": ["}"], "File": "PatmosISelDAGToDAG", "Func": "createPatmosISelDag", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 10000, "Length": 8, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Reg", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Offset", "<<", "<NUM_LIT>", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "MipsDisassembler27", "Func": "DecodeMemMMGPImm7Lsl2", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10001, "Length": 44, "Cover_Rate": 0.4489795918367347, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "C", ":", "RQ", ")", "dbgs", "(", ")", "<<", "' '", "<<", "C", ".", "SU", "->", "NodeNum", "<<", "<STR_LIT>", "<<", "C", ".", "Priority", "<<", "')'", ";", "dbgs", "(", ")", "<<", "'\\n'", ";", ")", ";", "auto", "C", "=", "pickCandidate", "(", ")", ";", "assert", "(", "C", ")", ";", "RQ", ".", "remove", "(", "*", "C", ")", ";", "auto", "SU", "=", "C", "->", "SU", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "SU", "->", "dump", "(", "&", "DAG", ")", ")", ";", "releaseSuccessors", "(", "SU", ",", "StepNo", ")", ";", "Schedule", ".", "push_back", "(", "SU", ")", ";", "setIsScheduled", "(", "SU", ")", ";", "if", "(", "getReadySuccessors", "(", "SU", ")", "==", "<NUM_LIT>", ")", "bumpPredsPriority", "(", "SU", ",", "StepNo", ")", ";", "++", "StepNo", ";", "}"], "ground_truth": ["assert", "(", "SUnits", ".", "size", "(", ")", "==", "Schedule", ".", "size", "(", ")", ")", ";"], "File": "GCNMinRegStrategy", "Func": "schedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10002, "Length": 134, "Cover_Rate": 0.50187265917603, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "MCSymbol", "*", "Sym", "=", "getSymbol", "(", "GV", ")", ";", "assert", "(", "!", "MO", ".", "getTargetFlags", "(", ")", "&&", "<STR_LIT>", ")", ";", "O", "<<", "*", "Sym", ";", "printOffset", "(", "MO", ".", "getOffset", "(", ")", ",", "O", ")", ";"], "ground_truth": ["break", ";"], "File": "AArch64AsmPrinter39", "Func": "printOperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10003, "Length": 56, "Cover_Rate": 0.3146067415730337, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "lastnon", "=", "leftmost", ";"], "ground_truth": ["while", "(", "leftmost", "!=", "EMPTYREF", ")", "{"], "File": "TPCUnHardwareLoops", "Func": "ReachRight", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10004, "Length": 12, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "AS", "==", "AMDGPUA<ISA_LIT>", ".", "LOCAL_ADDRESS", "||", "AS", "==", "AMDGPUA<ISA_LIT>", ".", "PRIVATE_ADDRESS", ")", ")", "{", "return", "(", "MemVT", ".", "getSizeInBits", "(", ")", "<=", "<NUM_LIT>", ")", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "R600ISelLowering13", "Func": "canMergeStoresTo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10005, "Length": 33, "Cover_Rate": 0.717391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ".", "optForMinSize", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelLowering85", "Func": "shouldExpandShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10006, "Length": 22, "Cover_Rate": 0.5945945945945946, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "aarch64_parse_opt_result", "res", "=", "aarch64_parse_branch_protection", "(", "const_str", ",", "&", "str", ")", ";", "if", "(", "res", "==", "AARCH64_PARSE_INVALID_ARG", ")", "error", "(", "<STR_LIT>", ",", "str", ")", ";", "else", "if", "(", "res", "==", "AARCH64_PARSE_MISSING_ARG", ")", "error", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["free", "(", "str", ")", ";"], "File": "aarch646", "Func": "aarch64_validate_mbranch_protection", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10007, "Length": 42, "Cover_Rate": 0.5675675675675675, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "emitRR", "(", "unsigned", "Opcode", ",", "unsigned", "Reg0", ",", "unsigned", "Reg1", ",", "SMLoc", "IDLoc", ",", "SmallVectorImpl", "<", "MCInst", ">", "&", "Instructions", ")", "{", "emitRX", "(", "Opcode", ",", "Reg0", ",", "MCOperand", "::", "createReg", "(", "Reg1", ")", ",", "IDLoc", ",", "Instructions", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmParser", "Func": "emitRR", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10008, "Length": 42, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsLdsOpcode", "=", "IsLds", ";", "bool", "HasLdsModifier", "=", "false", ";", "OptionalImmIndexMap", "OptionalIdx", ";", "assert", "(", "IsAtomicReturn", "?", "IsAtomic", ":", "true", ")", ";", "unsigned", "FirstOperandIdx", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "FirstOperandIdx", ",", "e", "=", "Operands", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "<ISA_LIT>Operand", "&", "Op", "=", "(", "(", "<ISA_LIT>Operand", "&", ")", "*", "Operands", "[", "i", "]", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "Op", ".", "addRegOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "if", "(", "IsAtomicReturn", "&&", "i", "==", "FirstOperandIdx", ")", "Op", ".", "addRegOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "continue", ";", "}", "if", "(", "Op", ".", "isImm", "(", ")", "&&", "Op", ".", "getImmTy", "(", ")", "==", "<ISA_LIT>Operand", "::", "ImmTyNone", ")", "{", "Op", ".", "addImmOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "continue", ";", "}", "HasLdsModifier", "=", "Op", ".", "isLDS", "(", ")", ";"], "ground_truth": ["if", "(", "Op", ".", "isToken", "(", ")", ")", "{"], "File": "AMDGPUAsmParser76", "Func": "cvtMubufImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10009, "Length": 152, "Cover_Rate": 0.49032258064516127, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_s64_f16", "(", "float16x4_t", "__a", ")", "{", "return", "(", "int64x1_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vreinterpret_s64_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10010, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "do", "{", "if", "(", "statep", ")", "arc_ccfsm_post_advance", "(", "insn", ",", "statep", ")", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ";", "if", "(", "!", "insn", "||", "BARRIER_P", "(", "insn", ")", ")", "return", "NULL", ";", "if", "(", "statep", ")", "arc_ccfsm_advance", "(", "insn", ",", "statep", ")", ";", "}", "while", "(", "NOTE_P", "(", "insn", ")", "||", "(", "cfun", "->", "machine", "->", "arc_reorg_started", "&&", "LABEL_P", "(", "insn", ")", "&&", "!", "label_to_alignment", "(", "insn", ")", ")", "||", "(", "NONJUMP_INSN_P", "(", "insn", ")", "&&", "(", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "USE", "||", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "CLOBBER", ")", ")", ")", ";", "if", "(", "!", "LABEL_P", "(", "insn", ")", ")", "{", "gcc_assert", "(", "INSN_P", "(", "insn", ")", ")", ";", "pat", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "pat", ")", "==", "ADDR_VEC", "||", "GET_CODE", "(", "pat", ")", "==", "ADDR_DIFF_VEC", ")", "return", "NULL", ";", "if", "(", "GET_CODE", "(", "pat", ")", "==", "SEQUENCE", ")", "return", "as_a", "<", "rtx_insn", "*", ">", "(", "XVECEXP", "(", "pat", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "}"], "ground_truth": ["return", "insn", ";"], "File": "arc4", "Func": "arc_next_active_insn", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10011, "Length": 174, "Cover_Rate": 0.9015544041450777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetELFStreamer", "(", "MCStreamer", "&", "S", ")", ":", "<ISA_LIT>TargetStreamer", "(", "S", ")", "{"], "ground_truth": ["}"], "File": "AArch64ELFStreamer (2)", "Func": "AArch64TargetELFStreamer", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10012, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "gen_rtx_UNSPEC", "(", "SImode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "val", ")", ",", "UNSPEC_RA", ")", ";"], "ground_truth": ["}"], "File": "sh", "Func": "sh_get_pr_initial_val", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10013, "Length": 16, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "unsigned", "HiRegList", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "static", "const", "unsigned", "LoRegList", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "HiRegList", ",", "LoRegList", ",", "<NUM_LIT>", ")", ";", "if", "(", "Reg", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "if", "(", "HiRegList", "[", "i", "]", "==", "Reg", ")", "break", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "<STR_LIT>", ",", "LocInfo", ")", ")", ";"], "ground_truth": ["State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "LoRegList", "[", "i", "]", ",", "<STR_LIT>", ",", "LocInfo", ")", ")", ";"], "File": "ARMISelLowering57", "Func": "RetCC_ARM_APCS_Custom_f64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10014, "Length": 119, "Cover_Rate": 0.7083333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isLegalAddImmediate", "(", "int64_t", "Imm", ")", "const", "{"], "ground_truth": ["return", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ";"], "File": "RISCVISelLowering", "Func": "isLegalAddImmediate", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10015, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "io1", "->", "type", "==", "FRV_IO_WRITE", "&&", "io2", "->", "type", "==", "FRV_IO_WRITE", ")", "return", "true", ";"], "ground_truth": ["if", "(", "io1", "->", "type", "!=", "FRV_IO_WRITE", "&&", "io2", "->", "type", "!=", "FRV_IO_WRITE", ")", "return", "false", ";"], "File": "frv", "Func": "frv_io_fixed_order_p", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 10016, "Length": 34, "Cover_Rate": 0.5666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "{", "if", "(", "MO", ".", "readsReg", "(", ")", "||", "MI", "->", "readsVirtualRegister", "(", "Reg", ")", ")", "return", "<NUM_LIT>", ";", "}", "else", "{", "if", "(", "MI", "->", "readsRegister", "(", "Reg", ",", "TRI", ")", ")", "return", "<NUM_LIT>", ";", "}"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "X86InstrInfo (2)", "Func": "getPartialRegUpdateClearance", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10017, "Length": 49, "Cover_Rate": 0.44545454545454544, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "rs6000_warn_altivec_long", ")", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "type", "==", "long_long_unsigned_type_node", "||", "type", "==", "long_long_integer_type_node", ")", "error", "(", "<STR_LIT>", ")", ";", "else", "if", "(", "type", "==", "double_type_node", ")", "error", "(", "<STR_LIT>", ")", ";", "else", "if", "(", "type", "==", "long_double_type_node", ")", "error", "(", "<STR_LIT>", ")", ";", "else", "if", "(", "type", "==", "boolean_type_node", ")", "error", "(", "<STR_LIT>", ")", ";", "else", "if", "(", "TREE_CODE", "(", "type", ")", "==", "COMPLEX_TYPE", ")", "error", "(", "<STR_LIT>", ")", ";", "switch", "(", "altivec_type", ")", "{", "case", "'v'", ":", "unsigned_p", "=", "TYPE_UNSIGNED", "(", "type", ")", ";", "switch", "(", "mode", ")", "{", "case", "SImode", ":", "result", "=", "(", "unsigned_p", "?", "unsigned_V4SI_type_node", ":", "V4SI_type_node", ")", ";", "break", ";", "case", "HImode", ":", "result", "=", "(", "unsigned_p", "?", "unsigned_V8HI_type_node", ":", "V8HI_type_node", ")", ";", "break", ";", "case", "QImode", ":", "result", "=", "(", "unsigned_p", "?", "unsigned_V16QI_type_node", ":", "V16QI_type_node", ")", ";", "break", ";", "case", "SFmode", ":", "result", "=", "V4SF_type_node", ";", "break", ";", "case", "V4SImode", ":", "case", "V8HImode", ":", "case", "V16QImode", ":", "case", "V4SFmode", ":", "result", "=", "type", ";", "default", ":", "break", ";", "}", "break", ";", "case", "'b'", ":", "switch", "(", "mode", ")", "{", "case", "SImode", ":", "case", "V4SImode", ":", "result", "=", "bool_V4SI_type_node", ";", "break", ";", "case", "HImode", ":", "case", "V8HImode", ":", "result", "=", "bool_V8HI_type_node", ";", "break", ";"], "ground_truth": ["case", "QImode", ":", "case", "V16QImode", ":", "result", "=", "bool_V16QI_type_node", ";"], "File": "rs60003", "Func": "rs6000_handle_altivec_attribute", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10018, "Length": 219, "Cover_Rate": 0.49547511312217196, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasFreeRegister", "(", "set", "<", "Location", ">", "&", "FreeLocs", ")", "{", "return", "(", "!", "FreeLocs", ".", "empty", "(", ")", "&&", "(", "FreeLocs", ".", "begin", "(", ")", "->", "getType", "(", ")", "==", "Register", ")", ")", "||", "(", "NumLocs", "<", "MaxRegs", ")", ";"], "ground_truth": ["}"], "File": "RAInfo", "Func": "hasFreeRegister", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 10019, "Length": 42, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "register_builtin_types", "(", ")", ";", "for", "(", "unsigned", "int", "type_i", "=", "<NUM_LIT>", ";", "type_i", "<", "NUM_VECTOR_TYPES", ";", "++", "type_i", ")", "{"], "ground_truth": ["vector_type_index", "type", "=", "vector_type_index", "(", "type_i", ")", ";"], "File": "arm-mve-builtins", "Func": "handle_arm_mve_types_h", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10020, "Length": 29, "Cover_Rate": 0.34523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "TValIsAllZeros", "=", "<STR_LIT>", "(", "LHS", ".", "getNode", "(", ")", ")", ";", "if", "(", "TValIsAllZeros", "&&", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "Cond", ".", "hasOneUse", "(", ")", "&&", "CondVT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "CondNew", "=", "DAG", ".", "getNOT", "(", "DL", ",", "Cond", ",", "CondVT", ")", ";", "return", "DAG", ".", "getSelect", "(", "DL", ",", "VT", ",", "CondNew", ",", "RHS", ",", "LHS", ")", ";", "}", "if", "(", "CondVT", ".", "getScalarSizeInBits", "(", ")", "!=", "VT", ".", "getScalarSizeInBits", "(", ")", ")", "return", "SDValue", "(", ")", ";", "bool", "TValIsAllOnes", "=", "<STR_LIT>", "(", "LHS", ".", "getNode", "(", ")", ")", ";", "bool", "FValIsAllZeros", "=", "<STR_LIT>", "(", "RHS", ".", "getNode", "(", ")", ")", ";", "if", "(", "!", "TValIsAllOnes", "&&", "!", "FValIsAllZeros", "&&", "Cond", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "TLI", ".", "getSetCCResultType", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ")", "==", "CondVT", ")", "{", "bool", "FValIsAllOnes", "=", "<STR_LIT>", "(", "RHS", ".", "getNode", "(", ")", ")", ";", "if", "(", "TValIsAllZeros", "||", "FValIsAllOnes", ")", "{", "SDValue", "CC", "=", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<STR_LIT>", "NewCC", "=", "<STR_LIT>", "(", "cast", "<", "CondCodeSDNode", ">", "(", "CC", ")", "->", "get", "(", ")", ",", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "isInteger", "(", ")", ")", ";", "Cond", "=", "DAG", ".", "getSetCC", "(", "DL", ",", "CondVT", ",", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "NewCC", ")", ";", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "TValIsAllOnes", "=", "FValIsAllOnes", ";", "FValIsAllZeros", "=", "TValIsAllZeros", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)8", "Func": "combineVSelectWithAllOnesOrZeros", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10021, "Length": 257, "Cover_Rate": 0.40729001584786056, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BasicBlock", "*", "Entry", "=", "PrevNode", "->", "getEntry", "(", ")", ";", "if", "(", "!", "PrevNode", "->", "isSubRegion", "(", ")", ")", "{", "killTerminator", "(", "Entry", ")", ";", "if", "(", "!", "NeedEmpty", "||", "Entry", "->", "getFirstInsertionPt", "(", ")", "==", "Entry", "->", "end", "(", ")", ")", "return", "Entry", ";", "}", "BasicBlock", "*", "Flow", "=", "getNextFlow", "(", "Entry", ")", ";"], "ground_truth": ["changeExit", "(", "PrevNode", ",", "Flow", ",", "true", ")", ";"], "File": "AMDGPUStructurizeCFG", "Func": "needPrefix", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10022, "Length": 64, "Cover_Rate": 0.735632183908046, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "ArrayRef", "<", "int", ">", "Mask", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "N", ")", "->", "getMask", "(", ")", ";", "int", "ParitySrc", "[", "<NUM_LIT>", "]", "=", "{", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "unsigned", "Size", "=", "Mask", ".", "size", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "Size", ";", "++", "i", ")", "{", "int", "M", "=", "Mask", "[", "i", "]", ";", "if", "(", "M", "<", "<NUM_LIT>", ")", "continue", ";", "if", "(", "(", "M", "%", "Size", ")", "!=", "i", ")", "return", "false", ";", "int", "Src", "=", "M", "/", "Size", ";", "if", "(", "ParitySrc", "[", "i", "%", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", "&&", "ParitySrc", "[", "i", "%", "<NUM_LIT>", "]", "!=", "Src", ")", "return", "false", ";", "ParitySrc", "[", "i", "%", "<NUM_LIT>", "]", "=", "Src", ";", "}", "if", "(", "ParitySrc", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "||", "ParitySrc", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "||", "ParitySrc", "[", "<NUM_LIT>", "]", "==", "ParitySrc", "[", "<NUM_LIT>", "]", ")", "return", "false", ";"], "ground_truth": ["IsSubAdd", "=", "ParitySrc", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", "?", "V1", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ":", "V2", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ";"], "File": "X86ISelLowering102", "Func": "isAddSubOrSubAdd", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10023, "Length": 180, "Cover_Rate": 0.32432432432432434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSectionXCOFF", "*", "FnDescSec", "=", "cast", "<", "MCSectionXCOFF", ">", "(", "getObjFileLowering", "(", ")", ".", "getSectionForFunctionDescriptor", "(", "&", "MF", ".", "getFunction", "(", ")", ",", "TM", ")", ")", ";", "FnDescSec", "->", "setAlignment", "(", "Align", "(", "Subtarget", "->", "is<ISA_LIT>64", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ";", "CurrentFnDescSym", "=", "FnDescSec", "->", "getQualNameSymbol", "(", ")", ";"], "ground_truth": ["return", "AsmPrinter", "::", "SetupMachineFunction", "(", "MF", ")", ";"], "File": "PPCAsmPrinter (2)3", "Func": "SetupMachineFunction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10024, "Length": 60, "Cover_Rate": 0.8450704225352113, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "Offset", ".", "getExpr", "(", ")", ")", ")", ";", "}", "else", "{", "assert", "(", "Offset", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Offset", ".", "getImm", "(", ")", ")", ")", "{", "if", "(", "inMicro<ISA_LIT>Mode", "(", ")", ")", "Inst", ".", "setOpcode", "(", "has<ISA_LIT>32r6", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "}", "else", "{", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Offset", ".", "getImm", "(", ")", ")", ")", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "if", "(", "offsetToAlignment", "(", "Offset", ".", "getImm", "(", ")", ",", "Align", "(", "<NUM_LIT>", ")", ")", ")", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["Inst", ".", "clear", "(", ")", ";"], "File": "MipsAsmParser22", "Func": "expandUncondBranchMMPseudo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10025, "Length": 144, "Cover_Rate": 0.41379310344827586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "RSHIFT_EXPR", ":", "case", "LSHIFT_EXPR", ":", "case", "LROTATE_EXPR", ":", "case", "RROTATE_EXPR", ":", "{", "tree", "op2", "=", "gimple_assign_rhs2", "(", "stmt_info", "->", "stmt", ")", ";", "stmt_cost", "=", "ix86_shift_rotate_cost", "(", "ix86_cost", ",", "mode", ",", "TREE_CODE", "(", "op2", ")", "==", "INTEGER_CST", ",", "cst_and_fits_in_hwi", "(", "op2", ")", "?", "int_cst_value", "(", "op2", ")", ":", "-", "<NUM_LIT>", ",", "true", ",", "false", ",", "false", ",", "NULL", ",", "NULL", ")", ";", "}", "break", ";", "case", "NOP_EXPR", ":", "if", "(", "tree_nop_conversion_p", "(", "TREE_TYPE", "(", "gimple_assign_lhs", "(", "stmt_info", "->", "stmt", ")", ")", ",", "TREE_TYPE", "(", "gimple_assign_rhs1", "(", "stmt_info", "->", "stmt", ")", ")", ")", ")", "stmt_cost", "=", "<NUM_LIT>", ";", "break", ";", "case", "BIT_IOR_EXPR", ":", "case", "ABS_EXPR", ":", "case", "ABSU_EXPR", ":", "case", "MIN_EXPR", ":", "case", "MAX_EXPR", ":", "case", "BIT_XOR_EXPR", ":", "case", "BIT_AND_EXPR", ":", "case", "BIT_NOT_EXPR", ":", "if", "(", "SSE_FLOAT_MODE_P", "(", "mode", ")", "&&", "TARGET_SSE_MATH", ")", "stmt_cost", "=", "ix86_cost", "->", "sse_op", ";", "else", "if", "(", "VECTOR_MODE_P", "(", "mode", ")", ")", "stmt_cost", "=", "ix86_vec_cost", "(", "mode", ",", "ix86_cost", "->", "sse_op", ")", ";", "else", "stmt_cost", "=", "ix86_cost", "->", "add", ";", "break", ";", "default", ":", "break", ";", "}", "}", "combined_fn", "cfn", ";", "if", "(", "(", "kind", "==", "vector_stmt", "||", "kind", "==", "scalar_stmt", ")", "&&", "stmt_info", "&&", "stmt_info", "->", "stmt", "&&", "(", "cfn", "=", "gimple_call_combined_fn", "(", "stmt_info", "->", "stmt", ")", ")", "!=", "CFN_LAST", ")", "switch", "(", "cfn", ")", "{", "case", "CFN_FMA", ":", "stmt_cost", "=", "ix86_vec_cost", "(", "mode", ",", "mode", "==", "SFmode", "?", "ix86_cost", "->", "fmass", ":", "ix86_cost", "->", "fmasd", ")", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "(", "kind", "==", "vec_construct", "||", "kind", "==", "vec_to_scalar", ")", "&&", "stmt_info", "&&", "(", "STMT_VINFO_TYPE", "(", "stmt_info", ")", "==", "load_vec_info_type", "||", "STMT_VINFO_TYPE", "(", "stmt_info", ")", "==", "store_vec_info_type", ")", "&&", "STMT_VINFO_MEMORY_ACCESS_TYPE", "(", "stmt_info", ")", "==", "VMAT_ELEMENTWISE", "&&", "TREE_CODE", "(", "DR_STEP", "(", "STMT_VINFO_DATA_REF", "(", "stmt_info", ")", ")", ")", "!=", "INTEGER_CST", ")", "{", "stmt_cost", "=", "ix86_builtin_vectorization_cost", "(", "kind", ",", "vectype", ",", "misalign", ")", ";", "stmt_cost", "*=", "(", "TYPE_VECTOR_SUBPARTS", "(", "vectype", ")", "+", "<NUM_LIT>", ")", ";", "}", "if", "(", "stmt_cost", "==", "-", "<NUM_LIT>", ")", "stmt_cost", "=", "ix86_builtin_vectorization_cost", "(", "kind", ",", "vectype", ",", "misalign", ")", ";", "if", "(", "TARGET_BONNELL", "&&", "kind", "==", "vector_stmt", "&&", "vectype", "&&", "GET_MODE_INNER", "(", "TYPE_MODE", "(", "vectype", ")", ")", "==", "DFmode", ")", "stmt_cost", "*=", "<NUM_LIT>", ";", "if", "(", "where", "==", "vect_body", "&&", "stmt_info", "&&", "stmt_in_inner_loop_p", "(", "stmt_info", ")", ")", "count", "*=", "<NUM_LIT>", ";", "retval", "=", "(", "unsigned", ")", "(", "count", "*", "stmt_cost", ")", ";", "if", "(", "(", "TARGET_SILVERMONT", "||", "TARGET_GOLDMONT", "||", "TARGET_GOLDMONT_PLUS", "||", "TARGET_TREMONT", "||", "TARGET_INTEL", ")", "&&", "stmt_info", "&&", "stmt_info", "->", "stmt", ")", "{"], "ground_truth": ["tree", "lhs_op", "=", "gimple_get_lhs", "(", "stmt_info", "->", "stmt", ")", ";"], "File": "i386", "Func": "ix86_add_stmt_cost", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10026, "Length": 417, "Cover_Rate": 0.5110294117647058, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcntq_p8", "(", "poly8x16_t", "__a", ")", "{"], "ground_truth": ["return", "(", "poly8x16_t", ")", "__builtin_neon_vcntv16qi", "(", "(", "int8x16_t", ")", "__a", ")", ";"], "File": "arm", "Func": "neon_vcntq_p8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10027, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "Cpu0AsmBackend", "Func": "writeNopData", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10028, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "MI", "=", "getReturnInstr", "(", "MBB", ")", ";"], "ground_truth": ["bool", "IsReturn", "=", "(", "MBB", "->", "succ_size", "(", ")", "==", "<NUM_LIT>", ")", ";"], "File": "TGSICFGStructurizer", "Func": "isReturnBlock", "Target": "TGSI", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10029, "Length": 22, "Cover_Rate": 0.3235294117647059, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcgtzq_s64", "(", "int64x2_t", "__a", ")", "{"], "ground_truth": ["return", "(", "uint64x2_t", ")", "(", "__a", ">", "__AARCH64_INT64_C", "(", "<NUM_LIT>", ")", ")", ";"], "File": "arm", "Func": "neon2_vcgtzq_s64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10030, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "(", "InVTElt", "==", "<STR_LIT>", ")", "&&", "(", "(", "(", "Subtarget", ".", "hasBWI", "(", ")", "&&", "Subtarget", ".", "hasVLX", "(", ")", "&&", "VT", ".", "getSizeInBits", "(", ")", "<=", "<NUM_LIT>", "&&", "VTElt", ".", "getSizeInBits", "(", ")", "<=", "<NUM_LIT>", ")", ")", "||", "(", "(", "Subtarget", ".", "hasBWI", "(", ")", "&&", "VT", ".", "is512BitVector", "(", ")", "&&", "VTElt", ".", "getSizeInBits", "(", ")", "<=", "<NUM_LIT>", ")", ")", "||", "(", "(", "Subtarget", ".", "hasDQI", "(", ")", "&&", "Subtarget", ".", "hasVLX", "(", ")", "&&", "VT", ".", "getSizeInBits", "(", ")", "<=", "<NUM_LIT>", "&&", "VTElt", ".", "getSizeInBits", "(", ")", ">=", "<NUM_LIT>", ")", ")", "||", "(", "(", "Subtarget", ".", "hasDQI", "(", ")", "&&", "VT", ".", "is512BitVector", "(", ")", "&&", "VTElt", ".", "getSizeInBits", "(", ")", ">=", "<NUM_LIT>", ")", ")", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "In", ")", ";", "unsigned", "int", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "NumElts", "!=", "<NUM_LIT>", "&&", "NumElts", "!=", "<NUM_LIT>", "&&", "!", "Subtarget", ".", "hasBWI", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "VT", ".", "is512BitVector", "(", ")", "&&", "InVT", ".", "getVectorElementType", "(", ")", "!=", "<STR_LIT>", ")", "{", "if", "(", "In", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "In", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "In", ".", "getOpcode", "(", ")", ",", "dl", ",", "VT", ",", "In", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "In", ")", ";", "}", "assert", "(", "InVT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "MVT", "ExtVT", "=", "NumElts", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "NegOne", "=", "DAG", ".", "getConstant", "(", "APInt", "::", "getAllOnesValue", "(", "ExtVT", ".", "getScalarSizeInBits", "(", ")", ")", ",", "dl", ",", "ExtVT", ")", ";"], "ground_truth": ["SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "APInt", "::", "getNullValue", "(", "ExtVT", ".", "getScalarSizeInBits", "(", ")", ")", ",", "dl", ",", "ExtVT", ")", ";"], "File": "X86ISelLowering (3)", "Func": "LowerSIGN_EXTEND_AVX512", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10031, "Length": 317, "Cover_Rate": 0.7060133630289532, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "F", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getFPImm", "(", ")", "->", "getValueAPF", "(", ")", ";", "if", "(", "F", ".", "isNaN", "(", ")", "&&", "F", ".", "isSignaling", "(", ")", ")", "return", "false", ";", "return", "!", "F", ".", "isDenormal", "(", ")", "||", "denormalsEnabledForType", "(", "MRI", ".", "getType", "(", "Reg", ")", ",", "MF", ")", ";", "}", "if", "(", "MaxDepth", "==", "<NUM_LIT>", ")", "return", "false", ";", "switch", "(", "Opcode", ")", "{", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":", "{"], "File": "SIISelLowering12", "Func": "isCanonicalized", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10032, "Length": 77, "Cover_Rate": 0.3031496062992126, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "CalleeSavedInfo", "&", "CCSI", ":", "reverse", "(", "CSI", ")", ")", "{", "unsigned", "Reg", "=", "CCSI", ".", "getReg", "(", ")", ";", "bool", "IsNotLiveIn", "=", "!", "MBB", ".", "isLiveIn", "(", "Reg", ")", ";", "assert", "(", "TRI", "->", "getRegSizeInBits", "(", "*", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "IsNotLiveIn", ")", "{", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "}", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "Reg", ",", "getKillRegState", "(", "IsNotLiveIn", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "CalleeFrameSize", "+=", "<NUM_LIT>", ";", "}", "<ISA_LIT>Z80FI", "->", "setCalleeSavedFrameSize", "(", "CalleeFrameSize", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "GBZ80FrameLowering", "Func": "spillCalleeSavedRegisters", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10033, "Length": 114, "Cover_Rate": 0.504424778761062, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasBase", "(", ")", "const", "{", "return", "Base", "!=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "M68kCollapseMOVEMPass", "Func": "hasBase", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10034, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_andnot_epi32", "(", "__m512i", "__A", ",", "__m512i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m512i", ")", "__builtin_ia32_pandnd512_mask", "(", "(", "__v16si", ")", "__A", ",", "(", "__v16si", ")", "__B", ",", "(", "__v16si", ")", "_mm512_undefined_epi32", "(", ")", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_andnot_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10035, "Length": 52, "Cover_Rate": 0.9811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "++", "BB", "->", "getIterator", "(", ")", ";", "MachineBasicBlock", "*", "thisMBB", "=", "BB", ";", "MachineFunction", "*", "F", "=", "BB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "copy0MBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "sinkMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "F", "->", "insert", "(", "It", ",", "copy0MBB", ")", ";", "F", "->", "insert", "(", "It", ",", "sinkMBB", ")", ";", "sinkMBB", "->", "splice", "(", "sinkMBB", "->", "begin", "(", ")", ",", "BB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "sinkMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "copy0MBB", ")", ";", "BB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addMBB", "(", "sinkMBB", ")", ";", "BB", "=", "copy0MBB", ";", "BB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "BB", "=", "sinkMBB", ";", "BuildMI", "(", "*", "BB", ",", "BB", "->", "begin", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "thisMBB", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "copy0MBB", ")", ";", "BuildMI", "(", "*", "BB", ",", "BB", "->", "begin", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "thisMBB", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "copy0MBB", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "BB", ";"], "File": "MipsISelLowering116", "Func": "emitPseudoD_SELECT", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10036, "Length": 342, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "insn", "=", "get_insns", "(", ")", ";", "pop_topmost_sequence", "(", ")", ";", "for", "(", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "if", "(", "INSN_P", "(", "insn", ")", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "!=", "USE", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "!=", "CLOBBER", ")", "{", "enum", "attr_type", "type", "=", "get_attr_type", "(", "insn", ")", ";"], "ground_truth": ["if", "(", "type", "==", "TYPE_LDSYM", "||", "type", "==", "TYPE_JSR", ")", "return", "<NUM_LIT>", ";"], "File": "alpha2", "Func": "alpha_does_function_need_gp", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10037, "Length": 72, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "func_addr", "=", "func_desc", ";", "gcc_assert", "(", "INTVAL", "(", "cookie", ")", "==", "<NUM_LIT>", ")", ";", "if", "(", "global_tlsarg", ")", "tlsarg", "=", "global_tlsarg", ";", "if", "(", "GET_CODE", "(", "func_desc", ")", "!=", "SYMBOL_REF", "&&", "DEFAULT_ABI", "==", "ABI_ELFv2", ")", "{", "r12", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "r12", ",", "func_desc", ")", ";", "func_addr", "=", "gen_rtx_REG", "(", "Pmode", ",", "CTR_REGNO", ")", ";"], "ground_truth": ["emit_move_insn", "(", "func_addr", ",", "r12", ")", ";"], "File": "rs60001", "Func": "rs6000_sibcall_aix", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10038, "Length": 69, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isTruncateFree", "(", "Type", "*", "SrcTy", ",", "Type", "*", "DstTy", ")", "const", "{", "if", "(", "!", "SrcTy", "->", "isIntegerTy", "(", ")", "||", "!", "DstTy", "->", "isIntegerTy", "(", ")", ")", "return", "false", ";", "return", "SrcTy", "->", "getPrimitiveSizeInBits", "(", ")", ">", "DstTy", "->", "getPrimitiveSizeInBits", "(", ")", ";"], "ground_truth": ["}"], "File": "MOSISelLowering", "Func": "isTruncateFree", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10039, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "isITCondCodeRestrictedS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10040, "Length": 18, "Cover_Rate": 0.35294117647058826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ConstraintVT", ".", "isFloatingPoint", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasSSE2", "(", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "Subtarget", "->", "hasSSE1", "(", ")", ")", "return", "<STR_LIT>", ";", "}", "return", "TargetLowering", "::", "LowerXConstraint", "(", "ConstraintVT", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering160", "Func": "LowerXConstraint", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10041, "Length": 41, "Cover_Rate": 0.7735849056603774, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PassConfig", "::", "addPostRegAlloc", "(", ")", "{", "addPass", "(", "create<ISA_LIT>PrologEpilogPass", "(", ")", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "NVPTXTargetMachine17", "Func": "addPostRegAlloc", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10042, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCCodeEmitter", "*", "llvm", "::", "create<ISA_LIT>MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "MCII", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "<ISA_LIT>MCCodeEmitter", "(", "MCII", ",", "Ctx", ")", ";"], "ground_truth": ["}"], "File": "TeakMCCodeEmitter", "Func": "createTeakMCCodeEmitter", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10043, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}"], "ground_truth": ["break", ";"], "File": "ARMBaseInstrInfo114", "Func": "isLoadFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10044, "Length": 141, "Cover_Rate": 0.493006993006993, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "mode", ")", "{", "case", "<ISA_LIT>II", "::", "LoopEQ", ":", "return", "<ISA_LIT>II", "::", "LoopEQ", ";", "case", "<ISA_LIT>II", "::", "LoopNE", ":", "return", "<ISA_LIT>II", "::", "LoopNE", ";", "case", "<ISA_LIT>II", "::", "LoopLT", ":", "return", "<ISA_LIT>II", "::", "LoopGT", ";"], "ground_truth": ["case", "<ISA_LIT>II", "::", "LoopLE", ":", "return", "<ISA_LIT>II", "::", "LoopGE", ";"], "File": "TPCHardwareLoops", "Func": "swapCond", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10045, "Length": 45, "Cover_Rate": 0.5113636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isa", "<", "LSBaseSDNode", ">", "(", "MemN", ")", "||", "(", "(", "MemN", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MemN", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "MemN", "->", "getConstantOperandVal", "(", "MemN", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ")", "{", "unsigned", "MMOAlign", "=", "MemN", "->", "getAlignment", "(", ")", ";", "unsigned", "MemSize", "=", "MemN", "->", "getMemoryVT", "(", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "if", "(", "MMOAlign", ">=", "MemSize", "&&", "MemSize", ">", "<NUM_LIT>", ")", "Alignment", "=", "MemSize", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMISelDAGToDAG23", "Func": "SelectAddrMode6", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10046, "Length": 87, "Cover_Rate": 0.5471698113207547, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>DAGToDAGISel", "(", "<ISA_LIT>TargetMachine", "&", "TM", ")", ":", "SelectionDAGISel", "(", "TM", ",", "TM", ".", "getOptLevel", "(", ")", ")", ",", "Lowering", "(", "*", "TM", ".", "getTargetLowering", "(", ")", ")", ",", "Subtarget", "(", "*", "TM", ".", "getSubtargetImpl", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "PatmosISelDAGToDAG", "Func": "PatmosDAGToDAGISel", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 10047, "Length": 39, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "enum", "tls_model", "tls_symbolic_operand_type", "(", "rtx", "addr", ")", "{", "enum", "tls_model", "tls_kind", "=", "TLS_MODEL_NONE", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "CONST", ")", "{", "if", "(", "GET_CODE", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "SYMBOL_REF", ")", "tls_kind", "=", "SYMBOL_REF_TLS_MODEL", "(", "XEXP", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "addr", ")", "==", "SYMBOL_REF", ")", "tls_kind", "=", "SYMBOL_REF_TLS_MODEL", "(", "addr", ")", ";", "return", "tls_kind", ";"], "ground_truth": ["}"], "File": "ia64", "Func": "tls_symbolic_operand_type", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10048, "Length": 95, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "char", "loop_lab", "[", "<NUM_LIT>", "]", ";", "rtx", "xops", "[", "<NUM_LIT>", "]", ";", "ASM_GENERATE_INTERNAL_LABEL", "(", "loop_lab", ",", "<STR_LIT>", ",", "labelno", "++", ")", ";", "ASM_OUTPUT_INTERNAL_LABEL", "(", "asm_out_file", ",", "loop_lab", ")", ";", "xops", "[", "<NUM_LIT>", "]", "=", "reg1", ";", "xops", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "-", "PROBE_INTERVAL", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "xops", ")", ";", "xops", "[", "<NUM_LIT>", "]", "=", "reg2", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "xops", ")", ";", "if", "(", "TARGET_ARCH64", ")", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "else", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "assemble_name_raw", "(", "asm_out_file", ",", "loop_lab", ")", ";", "fputc", "(", "'\\n'", ",", "asm_out_file", ")", ";", "xops", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "SPARC_STACK_BIAS", ")", ";"], "ground_truth": ["output_asm_insn", "(", "<STR_LIT>", ",", "xops", ")", ";"], "File": "sparc", "Func": "output_probe_stack_range", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10049, "Length": 118, "Cover_Rate": 0.8428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isa", "<", "FixedVectorType", ">", "(", "ValTy", ")", "&&", "ISD", "==", "<STR_LIT>", ")", "{", "const", "int", "AmortizationCost", "=", "<NUM_LIT>", ";", "if", "(", "VecPred", "==", "CmpInst", "::", "BAD_ICMP_PREDICATE", "&&", "I", "&&", "I", "->", "getType", "(", ")", "==", "ValTy", ")", "{", "CmpInst", "::", "Predicate", "CurrentPred", ";", "if", "(", "match", "(", "I", ",", "m_Select", "(", "m_Cmp", "(", "CurrentPred", ",", "m_Value", "(", ")", ",", "m_Value", "(", ")", ")", ",", "m_Value", "(", ")", ",", "m_Value", "(", ")", ")", ")", ")", "VecPred", "=", "CurrentPred", ";", "}", "if", "(", "CmpInst", "::", "isIntPredicate", "(", "VecPred", ")", ")", "{", "static", "const", "auto", "ValidMinMaxTys", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "auto", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "ValTy", ")", ";", "if", "(", "any_of", "(", "ValidMinMaxTys", ",", "[", "&", "LT", "]", "(", "MVT", "M", ")", "{", "return", "M", "==", "LT", ".", "second", ";", "}", ")", ")", "return", "LT", ".", "first", ";", "}", "static", "const", "TypeConversionCostTblEntry", "VectorSelectTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "AmortizationCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "AmortizationCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "AmortizationCost", "}"], "ground_truth": ["}", ";"], "File": "AArch64TargetTransformInfo36", "Func": "getCmpSelInstrCost", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10050, "Length": 230, "Cover_Rate": 0.5215419501133787, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "AS", "=", "GV", "->", "getType", "(", ")", "->", "getAddressSpace", "(", ")", ";", "NameStr", "+=", "getSymbolPrefixForAddressSpace", "(", "AS", ")", ";", "}", "SmallString", "<", "<NUM_LIT>", ">", "Mangled", ";", "SmallString", "<", "<NUM_LIT>", ">", "Sanitized", ";", "getNameWithPrefix", "(", "Mangled", ",", "GV", ")", ";", "NameStr", "+=", "Mangled", ";"], "ground_truth": ["if", "(", "<STR_LIT>", "(", "Mangled", ",", "Sanitized", ")", ")", "NameStr", "+=", "Sanitized", ";"], "File": "HSAILAsmPrinter", "Func": "getHSAILMangledName", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10051, "Length": 57, "Cover_Rate": 0.3958333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "reg_offset_p", "=", "reg_offset_addressing_ok_p", "(", "mode", ")", ";", "bool", "quad_offset_p", "=", "mode_supports_vsx_dform_quad", "(", "mode", ")", ";", "if", "(", "VECTOR_MEM_ALTIVEC_P", "(", "mode", ")", "&&", "GET_CODE", "(", "x", ")", "==", "AND", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", "&&", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "-", "<NUM_LIT>", ")", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "TARGET_ELF", "&&", "RS6000_SYMBOL_REF_TLS_P", "(", "x", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "legitimate_indirect_address_p", "(", "x", ",", "reg_ok_strict", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "TARGET_UPDATE", "&&", "(", "GET_CODE", "(", "x", ")", "==", "PRE_INC", "||", "GET_CODE", "(", "x", ")", "==", "PRE_DEC", ")", "&&", "mode_supports_pre_incdec_p", "(", "mode", ")", "&&", "legitimate_indirect_address_p", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "reg_ok_strict", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "quad_offset_p", ")", "{", "if", "(", "quad_address_p", "(", "x", ",", "mode", ",", "reg_ok_strict", ")", ")", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "virtual_stack_registers_memory_p", "(", "x", ")", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "reg_offset_p", ")", "{"], "ground_truth": ["if", "(", "legitimate_small_data_p", "(", "mode", ",", "x", ")", ")", "return", "<NUM_LIT>", ";"], "File": "rs60007", "Func": "rs6000_legitimate_address_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10052, "Length": 177, "Cover_Rate": 0.3504950495049505, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "int", "tilepro_function_arg_boundary", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "unsigned", "int", "alignment", ";", "alignment", "=", "type", "?", "TYPE_ALIGN", "(", "type", ")", ":", "GET_MODE_ALIGNMENT", "(", "mode", ")", ";", "if", "(", "alignment", "<", "PARM_BOUNDARY", ")", "alignment", "=", "PARM_BOUNDARY", ";", "if", "(", "alignment", ">", "STACK_BOUNDARY", ")", "alignment", "=", "STACK_BOUNDARY", ";"], "ground_truth": ["return", "alignment", ";"], "File": "tilepro", "Func": "tilepro_function_arg_boundary", "Target": "tilepro", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 10053, "Length": 53, "Cover_Rate": 0.9814814814814815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "The<ISA_LIT>beTarget", ",", "create<ISA_LIT>beMCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "The<ISA_LIT>leTarget", ",", "create<ISA_LIT>AsmBackend", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "The<ISA_LIT>beTarget", ",", "create<ISA_LIT>beAsmBackend", ")", ";", "if", "(", "sys", "::", "IsLittleEndianHost", ")", "{", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>AsmBackend", ")", ";", "}", "else", "{", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>beMCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>beAsmBackend", ")", ";"], "ground_truth": ["}"], "File": "BPFMCTargetDesc", "Func": "LLVMInitializeBPFTargetMC", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10054, "Length": 74, "Cover_Rate": 0.44047619047619047, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isLegalAddImmediate", "(", "int64_t", "Imm", ")", "const", "{"], "ground_truth": ["return", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ";"], "File": "X86ISelLowering (2)", "Func": "isLegalAddImmediate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10055, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "<STR_LIT>", "]", "=", "{"], "ground_truth": ["{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{"], "File": "PPCAsmBackend1", "Func": "getFixupKindInfo", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10056, "Length": 94, "Cover_Rate": 0.6482758620689655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "checkIs32", "(", "MCContext", "&", "Ctx", ",", "SMLoc", "Loc", ",", "<ISA_LIT>_64RelType", "Type", ")", "{"], "ground_truth": ["if", "(", "Type", "!=", "RT64_32", ")", "Ctx", ".", "reportError", "(", "Loc", ",", "<STR_LIT>", ")", ";"], "File": "X86ELFObjectWriter1", "Func": "checkIs32", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10057, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "getRegisterName", "(", "Op", ".", "getReg", "(", ")", ")", ";", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "O", "<<", "(", "int32_t", ")", "Op", ".", "getImm", "(", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "XtensaInstPrinter", "Func": "printOperand", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10058, "Length": 43, "Cover_Rate": 0.4095238095238095, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "Reg", ")", "continue", ";", "if", "(", "MO", ".", "isUse", "(", ")", ")", "Uses", ".", "push_back", "(", "MO", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "Defs", ".", "push_back", "(", "MO", ".", "getReg", "(", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "HexagonInstrInfo (2)2", "Func": "parseOperands", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10059, "Length": 56, "Cover_Rate": 0.3916083916083916, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint32_t", "<ISA_LIT>v6T2_NopEncoding", "=", "<NUM_LIT>", ";", "if", "(", "isThumb", "(", ")", ")", "{", "const", "uint16_t", "nopEncoding", "=", "hasNOP", "(", ")", "?", "Thumb2_16bitNopEncoding", ":", "Thumb1_16bitNopEncoding", ";", "uint64_t", "NumNops", "=", "Count", "/", "<NUM_LIT>", ";", "for", "(", "uint64_t", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumNops", ";", "++", "i", ")", "OW", "->", "Write16", "(", "nopEncoding", ")", ";", "if", "(", "Count", "&", "<NUM_LIT>", ")", "OW", "->", "Write8", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "const", "uint32_t", "nopEncoding", "=", "hasNOP", "(", ")", "?", "<ISA_LIT>v6T2_NopEncoding", ":", "<ISA_LIT>v4_NopEncoding", ";", "uint64_t", "NumNops", "=", "Count", "/", "<NUM_LIT>", ";", "for", "(", "uint64_t", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumNops", ";", "++", "i", ")", "OW", "->", "Write32", "(", "nopEncoding", ")", ";", "switch", "(", "Count", "%", "<NUM_LIT>", ")", "{", "default", ":", "break", ";"], "ground_truth": ["case", "<NUM_LIT>", ":", "OW", "->", "Write8", "(", "<NUM_LIT>", ")", ";", "break", ";"], "File": "ARMAsmBackend7", "Func": "WriteNopData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10060, "Length": 133, "Cover_Rate": 0.6616915422885572, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "ErrorLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "parseIdentifier", "(", "Format", ")", ")", "return", "Error", "(", "ErrorLoc", ",", "<STR_LIT>", ")", ";", "SmallVector", "<", "std", "::", "unique_ptr", "<", "MCParsedAsmOperand", ">", ",", "<NUM_LIT>", ">", "Operands", ";", "auto", "EntryRange", "=", "std", "::", "equal_range", "(", "std", "::", "begin", "(", "InsnMatchTable", ")", ",", "std", "::", "end", "(", "InsnMatchTable", ")", ",", "Format", ",", "CompareInsn", "(", ")", ")", ";", "if", "(", "EntryRange", ".", "first", "==", "EntryRange", ".", "second", ")", "return", "Error", "(", "ErrorLoc", ",", "<STR_LIT>", ")", ";", "struct", "InsnMatchEntry", "*", "Entry", "=", "EntryRange", ".", "first", ";", "assert", "(", "Entry", "->", "Format", "==", "Format", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "Entry", "->", "NumOperands", ";", "i", "++", ")", "{", "MatchClassKind", "Kind", "=", "Entry", "->", "OperandKinds", "[", "i", "]", ";", "SMLoc", "StartLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "Error", "(", "StartLoc", ",", "<STR_LIT>", ")", ";", "Lex", "(", ")", ";", "OperandMatchResultTy", "ResTy", ";", "if", "(", "Kind", "==", "MCK_AnyReg", ")", "ResTy", "=", "parseAnyReg", "(", "Operands", ")", ";", "else", "if", "(", "Kind", "==", "MCK_BDXAddr64Disp12", "||", "Kind", "==", "MCK_BDXAddr64Disp20", ")", "ResTy", "=", "parseBDXAddr64", "(", "Operands", ")", ";", "else", "if", "(", "Kind", "==", "MCK_BDAddr64Disp12", "||", "Kind", "==", "MCK_BDAddr64Disp20", ")", "ResTy", "=", "parseBDAddr64", "(", "Operands", ")", ";", "else", "if", "(", "Kind", "==", "MCK_PCRel32", ")", "ResTy", "=", "parsePCRel32", "(", "Operands", ")", ";", "else", "if", "(", "Kind", "==", "MCK_PCRel16", ")", "ResTy", "=", "parsePCRel16", "(", "Operands", ")", ";", "else", "{", "const", "MCExpr", "*", "Expr", ";", "SMLoc", "StartLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "parseExpression", "(", "Expr", ")", ")", "return", "Error", "(", "StartLoc", ",", "<STR_LIT>", ")", ";", "SMLoc", "EndLoc", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "createImm", "(", "Expr", ",", "StartLoc", ",", "EndLoc", ")", ")", ";", "ResTy", "=", "MatchOperand_Success", ";", "}", "if", "(", "ResTy", "!=", "MatchOperand_Success", ")", "return", "true", ";", "}", "MCInst", "Inst", "=", "MCInstBuilder", "(", "Entry", "->", "Opcode", ")", ";", "for", "(", "size_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "Operands", ".", "size", "(", ")", ";", "i", "++", ")", "{"], "ground_truth": ["MCParsedAsmOperand", "&", "Operand", "=", "*", "Operands", "[", "i", "]", ";"], "File": "SystemZAsmParser22", "Func": "ParseDirectiveInsn", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10061, "Length": 383, "Cover_Rate": 0.6925858951175407, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallString", "<", "<NUM_LIT>", ">", "Name", ";", "raw_svector_ostream", "(", "Name", ")", "<<", "Printer", ".", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "<<", "Printer", ".", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "MO", ".", "getIndex", "(", ")", ";", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{"], "ground_truth": ["default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "ARMMCInstLower38", "Func": "GetJumpTableSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10062, "Length": 51, "Cover_Rate": 0.6538461538461539, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCDisassembler", "*", "create<ISA_LIT>Disassembler", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCContext", "&", "Ctx", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>Disassembler", "(", "STI", ",", "Ctx", ",", "T", ".", "createMCRegInfo", "(", "<STR_LIT>", ")", ")", ";"], "File": "NyuziDisassembler", "Func": "createNyuziDisassembler", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10063, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isImm", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "a", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "b", ".", "getImm", "(", ")", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "a", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "b", ".", "getReg", "(", ")", ")", ";", "}", "bytesAdded", "+=", "<NUM_LIT>", ";", "switch", "(", "ConditionCode", ")", "{", "case", "<STR_LIT>", "::", "SETEQ", ":", "case", "<STR_LIT>", "::", "SETUEQ", ":", "JmpOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "SETGT", ":", "JmpOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "SETUGT", ":", "JmpOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "SETUGE", ":", "JmpOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "SETGE", ":", "JmpOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "SETLT", ":", "JmpOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "SETULT", ":", "JmpOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "SETLE", ":", "JmpOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "SETULE", ":", "JmpOpcode", "=", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["case", "<STR_LIT>", "::", "SETNE", ":"], "File": "TL45InstrInfo", "Func": "resolveComparison", "Target": "TL45", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10064, "Length": 201, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "flags", ".", "R4", "(", ")", ")", "s", ".", "push_back", "(", "<STR_LIT>", ")", ";", "if", "(", "flags", ".", "Cfgi", "(", ")", ")", "s", ".", "push_back", "(", "<STR_LIT>", ")", ";", "if", "(", "flags", ".", "R7", "(", ")", ")", "s", ".", "push_back", "(", "<STR_LIT>", ")", ";", "if", "(", "flags", ".", "Cfgj", "(", ")", ")", "s", ".", "push_back", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "s", ";"], "File": "disassembler", "Func": "banke", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10065, "Length": 63, "Cover_Rate": 0.5206611570247934, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MI", "<<", "'\\n'", ")", ";", "SmallString", "<", "<NUM_LIT>", ">", "Str", ";", "raw_svector_ostream", "OS", "(", "Str", ")", ";", "unsigned", "NumDefs", "=", "MI", "->", "getDesc", "(", ")", ".", "getNumDefs", "(", ")", ";", "assert", "(", "NumDefs", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "OS", "<<", "'\\t'", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "TargetOpcode", "::", "COPY", ":", "OS", "<<", "regToString", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "OS", "<<", "<STR_LIT>", "<<", "toSymbol", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getGlobal", "(", ")", "->", "getName", "(", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "OS", "<<", "argToString", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "OS", "<<", "<STR_LIT>", "<<", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "OS", "<<", "<STR_LIT>", "<<", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "OS", "<<", "<STR_LIT>", "<<", "toString", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getFPImm", "(", ")", "->", "getValueAPF", "(", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "OS", "<<", "<STR_LIT>", "<<", "toString", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getFPImm", "(", ")", "->", "getValueAPF", "(", ")", ")", ";", "break", ";", "default", ":", "{", "OS", "<<", "OpcodeName", "(", "TII", ",", "MI", ")", ";", "bool", "NeedComma", "=", "false", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", "->", "uses", "(", ")", ")", "{", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isImplicit", "(", ")", ")", "continue", ";", "if", "(", "NeedComma", ")", "OS", "<<", "','", ";", "NeedComma", "=", "true", ";", "OS", "<<", "' '", ";", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "MachineOperand", "::", "MO_Register", ":", "OS", "<<", "regToString", "(", "MO", ".", "getReg", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "OS", "<<", "MO", ".", "getImm", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_FPImmediate", ":", "OS", "<<", "toString", "(", "MO", ".", "getFPImm", "(", ")", "->", "getValueAPF", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "OS", "<<", "toSymbol", "(", "MO", ".", "getGlobal", "(", ")", "->", "getName", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "OS", "<<", "toSymbol", "(", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", "->", "getName", "(", ")", ")", ";", "break", ";", "}", "}"], "ground_truth": ["break", ";"], "File": "WebAssemblyAsmPrinter", "Func": "EmitInstruction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10066, "Length": 432, "Cover_Rate": 0.8355899419729207, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "ok", ";", "if", "(", "d", "->", "one_operand_p", ")", "return", "false", ";", "if", "(", "TARGET_AVX2", "&&", "GET_MODE_SIZE", "(", "vmode", ")", "==", "<NUM_LIT>", ")", ";", "else", "if", "(", "TARGET_AVX", "&&", "(", "vmode", "==", "V4DFmode", "||", "vmode", "==", "V8SFmode", ")", ")", ";", "else", "if", "(", "TARGET_SSE4_1", "&&", "(", "GET_MODE_SIZE", "(", "vmode", ")", "==", "<NUM_LIT>", "||", "GET_MODE_SIZE", "(", "vmode", ")", "==", "<NUM_LIT>", "||", "GET_MODE_SIZE", "(", "vmode", ")", "==", "<NUM_LIT>", ")", ")", ";", "else", "return", "false", ";", "for", "(", "i", "=", "<NUM_LIT>", ",", "which", "=", "<NUM_LIT>", ";", "i", "<", "nelt", ";", "++", "i", ")", "{", "unsigned", "e", "=", "d", "->", "perm", "[", "i", "]", ";", "if", "(", "e", "!=", "i", ")", "which", "|=", "(", "e", "<", "nelt", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "}", "if", "(", "which", "!=", "<NUM_LIT>", "&&", "which", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "d", "->", "testing_p", "&&", "GET_MODE_SIZE", "(", "vmode", ")", "==", "<NUM_LIT>", ")", "return", "true", ";", "dcopy", "=", "*", "d", ";", "if", "(", "which", "==", "<NUM_LIT>", ")", "dcopy", ".", "op0", "=", "dcopy", ".", "op1", "=", "d", "->", "op1", ";", "else", "dcopy", ".", "op0", "=", "dcopy", ".", "op1", "=", "d", "->", "op0", ";", "if", "(", "!", "d", "->", "testing_p", ")", "dcopy", ".", "target", "=", "gen_reg_rtx", "(", "vmode", ")", ";", "dcopy", ".", "one_operand_p", "=", "true", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelt", ";", "++", "i", ")", "dcopy", ".", "perm", "[", "i", "]", "=", "d", "->", "perm", "[", "i", "]", "&", "(", "nelt", "-", "<NUM_LIT>", ")", ";", "ok", "=", "expand_vec_perm_1", "(", "&", "dcopy", ")", ";", "if", "(", "GET_MODE_SIZE", "(", "vmode", ")", "!=", "<NUM_LIT>", "&&", "!", "ok", ")", "return", "false", ";", "else", "gcc_assert", "(", "ok", ")", ";", "if", "(", "d", "->", "testing_p", ")", "return", "true", ";", "dcopy1", "=", "*", "d", ";", "if", "(", "which", "==", "<NUM_LIT>", ")", "dcopy1", ".", "op1", "=", "dcopy", ".", "target", ";", "else", "dcopy1", ".", "op0", "=", "dcopy", ".", "target", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelt", ";", "++", "i", ")", "dcopy1", ".", "perm", "[", "i", "]", "=", "(", "(", "d", "->", "perm", "[", "i", "]", ">=", "nelt", ")", "?", "(", "nelt", "+", "i", ")", ":", "i", ")", ";", "ok", "=", "expand_vec_perm_blend", "(", "&", "dcopy1", ")", ";"], "ground_truth": ["gcc_assert", "(", "ok", ")", ";"], "File": "i386-expand", "Func": "expand_vec_perm_pblendv", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10067, "Length": 360, "Cover_Rate": 0.9045226130653267, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Operand", "(", "const", "<ISA_LIT>Operand", "&", "o", ")", ":", "MCParsedAsmOperand", "(", ")", "{", "Kind", "=", "o", ".", "Kind", ";", "StartLoc", "=", "o", ".", "StartLoc", ";", "EndLoc", "=", "o", ".", "EndLoc", ";", "switch", "(", "Kind", ")", "{", "case", "Register", ":", "Reg", "=", "o", ".", "Reg", ";", "break", ";", "case", "RegisterSeq", ":", "RegSeq", "=", "o", ".", "RegSeq", ";", "break", ";", "case", "CPOP", ":", "CPool", "=", "o", ".", "CPool", ";", "break", ";", "case", "Immediate", ":"], "ground_truth": ["Imm", "=", "o", ".", "Imm", ";"], "File": "CSKYAsmParser", "Func": "CSKYOperand", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10068, "Length": 77, "Cover_Rate": 0.7475728155339806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bits", "=", "real_to_target", "(", "NULL", ",", "&", "r", ",", "HFmode", ")", ";", "if", "(", "WORDS_BIG_ENDIAN", ")", "assemble_zeros", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["assemble_integer", "(", "GEN_INT", "(", "bits", ")", ",", "<NUM_LIT>", ",", "BITS_PER_WORD", ",", "<NUM_LIT>", ")", ";"], "File": "arm4", "Func": "arm_emit_fp16_const", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10069, "Length": 35, "Cover_Rate": 0.5303030303030303, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "Subtarget", "->", "isPICStyleStubPIC", "(", ")", ")", "OpFlag", "=", "<STR_LIT>", ";", "auto", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getTargetConstantPool", "(", "CP", "->", "getConstVal", "(", ")", ",", "PtrVT", ",", "CP", "->", "getAlignment", "(", ")", ",", "CP", "->", "getOffset", "(", ")", ",", "OpFlag", ")", ";", "Result", ".", "getNode", "(", ")", "->", "setTrapInfo", "(", "Op", "->", "getTrapInfo", "(", ")", ")", ";", "SDLoc", "DL", "(", "CP", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "WrapperKind", ",", "DL", ",", "PtrVT", ",", "Result", ")", ";", "if", "(", "OpFlag", ")", "{", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", ")", ",", "PtrVT", ")", ",", "Result", ")", ";", "}"], "ground_truth": ["return", "Result", ";"], "File": "X86ISelLowering197", "Func": "LowerConstantPool", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10070, "Length": 128, "Cover_Rate": 0.5517241379310345, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>DCModule", "::", "<ISA_LIT>DCModule", "(", "DCTranslator", "&", "DCT", ",", "Module", "&", "M", ")", ":", "DCModule", "(", "DCT", ",", "M", ")", "{"], "ground_truth": ["}"], "File": "X86DCModule", "Func": "X86DCModule", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10071, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CurDAG", "->", "getRegister", "(", "GlobalBaseReg", ",", "TLI", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ")", ".", "getNode", "(", ")", ";"], "ground_truth": ["}"], "File": "VEISelDAGToDAG", "Func": "getGlobalBaseReg", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10072, "Length": 24, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "neg", "(", "uint64_t", "&", "Value", ")", "{", "Value", "*=", "-", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AVRAsmBackend1", "Func": "neg", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10073, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "mem", "=", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "adjustment", ")", ";", "mem", "=", "gen_rtx_POST_MODIFY", "(", "Pmode", ",", "stack_pointer_rtx", ",", "mem", ")", ";", "emit_move_insn", "(", "reg1", ",", "gen_frame_mem", "(", "mode", ",", "mem", ")", ")", ";", "}", "else", "{"], "ground_truth": ["rtx", "reg2", "=", "gen_rtx_REG", "(", "mode", ",", "regno2", ")", ";"], "File": "aarch64", "Func": "aarch64_pop_regs", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10074, "Length": 48, "Cover_Rate": 0.35555555555555557, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerUINT_TO_FP", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "S0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "S0", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "EVT", "DestVT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "DestVT", "==", "<STR_LIT>", ")", "return", "LowerINT_TO_FP64", "(", "Op", ",", "DAG", ",", "false", ")", ";", "assert", "(", "DestVT", "==", "<STR_LIT>", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "S0", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "FloatLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Lo", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "S0", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "FloatHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Hi", ")", ";"], "ground_truth": ["FloatHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "FloatHi", ",", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";"], "File": "AMDGPUISelLowering (2)", "Func": "LowerUINT_TO_FP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10075, "Length": 189, "Cover_Rate": 0.78099173553719, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Optional", "<", "int64_t", ">", "Op0", "=", "getIfConst", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Optional", "<", "int64_t", ">", "Op1", "=", "getIfConst", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Op0", "||", "!", "Op1", ")", "return", "Optional", "<", "int64_t", ">", "{", "}", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Add", ")", "return", "Optional", "<", "int64_t", ">", "{", "Op0", ".", "getValue", "(", ")", "+", "Op1", ".", "getValue", "(", ")", "}", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Mul", ")", "return", "Optional", "<", "int64_t", ">", "{", "Op0", ".", "getValue", "(", ")", "*", "Op1", ".", "getValue", "(", ")", "}", ";", "}", "return", "Optional", "<", "int64_t", ">", "{", "}", ";"], "ground_truth": ["}"], "File": "MVEGatherScatterLowering", "Func": "getIfConst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10076, "Length": 120, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", ";", "}", "if", "(", "!", "ca", "->", "reg_used", "[", "<NUM_LIT>", "]", "&&", "ca", "->", "can_split", ")", "{", "ca", "->", "reg_count", "=", "<NUM_LIT>", ";", "ca", "->", "mem_count", "=", "<NUM_LIT>", ";", "ca", "->", "start_reg", "=", "CA_FIRST_REG", "+", "<NUM_LIT>", ";", "return", ";", "}", "break", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "ca", "->", "can_split", "=", "<NUM_LIT>", ";", "if", "(", "!", "ca", "->", "reg_used", "[", "<NUM_LIT>", "]", "&&", "!", "ca", "->", "reg_used", "[", "<NUM_LIT>", "]", "&&", "!", "ca", "->", "reg_used", "[", "<NUM_LIT>", "]", "&&", "!", "ca", "->", "reg_used", "[", "<NUM_LIT>", "]", ")", "{", "ca", "->", "reg_count", "=", "<NUM_LIT>", ";", "ca", "->", "start_reg", "=", "CA_FIRST_REG", ";", "return", ";"], "ground_truth": ["}"], "File": "msp4302", "Func": "msp430_evaluate_arg", "Target": "msp430", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10077, "Length": 105, "Cover_Rate": 0.33762057877813506, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "MachineOperand", "::", "MO_Register", ":", "{", "if", "(", "AsmVariant", "==", "<NUM_LIT>", ")", "O", "<<", "'%'", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "Modifier", "&&", "strncmp", "(", "Modifier", ",", "<STR_LIT>", ",", "strlen", "(", "<STR_LIT>", ")", ")", "==", "<NUM_LIT>", ")", "{", "<STR_LIT>", "VT", "=", "(", "strcmp", "(", "Modifier", "+", "<NUM_LIT>", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "(", "(", "strcmp", "(", "Modifier", "+", "<NUM_LIT>", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "(", "(", "strcmp", "(", "Modifier", "+", "<NUM_LIT>", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";", "Reg", "=", "get<ISA_LIT>SubSuperRegister", "(", "Reg", ",", "VT", ")", ";", "}", "O", "<<", "<ISA_LIT>ATTInstPrinter", "::", "getRegisterName", "(", "Reg", ")", ";", "return", ";", "}", "case", "MachineOperand", "::", "MO_Immediate", ":", "O", "<<", "'$'", "<<", "MO", ".", "getImm", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "O", "<<", "'$'", ";", "printSymbolOperand", "(", "MO", ",", "O", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "X86AsmPrinter14", "Func": "printOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10078, "Length": 200, "Cover_Rate": 0.8403361344537815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "add_vector_labels", "(", "file", ",", "<STR_LIT>", ")", ";", "if", "(", "is_fast_interrupt_func", "(", "NULL_TREE", ")", ")", "asm_fprintf", "(", "file", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "is_interrupt_func", "(", "NULL_TREE", ")", ")", "asm_fprintf", "(", "file", ",", "<STR_LIT>", ")", ";"], "File": "rx", "Func": "rx_output_function_prologue", "Target": "rx", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10079, "Length": 35, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ldrOpc", "=", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "strOpc", "=", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "ldrOpc", "=", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "strOpc", "=", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "}", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "BB", ";", "++", "It", ";", "MachineBasicBlock", "*", "loop1MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "loop2MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loop1MBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loop2MBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "loop1MBB", ")", ";", "BB", "=", "loop1MBB", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ldrOpc", ")", ",", "dest", ")", ".", "addReg", "(", "ptr", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addReg", "(", "dest", ")", ".", "addReg", "(", "oldval", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "exitMBB", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BB", "->", "addSuccessor", "(", "loop2MBB", ")", ";", "BB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "BB", "=", "loop2MBB", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "strOpc", ")", ",", "scratch", ")", ".", "addReg", "(", "newval", ")", ".", "addReg", "(", "ptr", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addReg", "(", "scratch", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "loop1MBB", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BB", "->", "addSuccessor", "(", "loop1MBB", ")", ";"], "ground_truth": ["BB", "->", "addSuccessor", "(", "exitMBB", ")", ";"], "File": "ARMISelLowering54", "Func": "EmitAtomicCmpSwap", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10080, "Length": 393, "Cover_Rate": 0.6318327974276527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Attribute", "FSAttr", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ";", "std", "::", "string", "CPU", "=", "!", "CPUAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "CPUAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetCPU", ";", "std", "::", "string", "FS", "=", "!", "FSAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "FSAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetFS", ";", "bool", "SoftFloat", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", "==", "<STR_LIT>", ";", "if", "(", "SoftFloat", ")", "FS", "+=", "FS", ".", "empty", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "auto", "&", "I", "=", "SubtargetMap", "[", "CPU", "+", "FS", "]", ";", "if", "(", "!", "I", ")", "{", "resetTargetOptions", "(", "F", ")", ";", "I", "=", "llvm", "::", "make_unique", "<", "<ISA_LIT>Subtarget", ">", "(", "TargetTriple", ",", "CPU", ",", "FS", ",", "*", "this", ",", "isLittle", ")", ";", "GISelAccessor", "*", "GISel", "=", "new", "GISelAccessor", "(", ")", ";", "<ISA_LIT>GISelActualAccessor", "*", "GISel", "=", "new", "<ISA_LIT>GISelActualAccessor", "(", ")", ";"], "ground_truth": ["GISel", "->", "CallLoweringInfo", ".", "reset", "(", "new", "<ISA_LIT>CallLowering", "(", "*", "I", "->", "getTargetLowering", "(", ")", ")", ")", ";"], "File": "ARMTargetMachine66", "Func": "getSubtargetImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10081, "Length": 175, "Cover_Rate": 0.6505576208178439, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Chain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "SDValue", "Glue", ";", "if", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "SDValue", "GOT", "=", "DAG", ".", "getGLOBAL_OFFSET_TABLE", "(", "PtrVT", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "<STR_LIT>", ",", "GOT", ",", "Glue", ")", ";", "Glue", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "<STR_LIT>", ",", "GOTOffset", ",", "Glue", ")", ";", "Glue", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getTargetGlobalAddress", "(", "Node", "->", "getGlobal", "(", ")", ",", "DL", ",", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "PtrVT", ")", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "PtrVT", ")", ")", ";"], "ground_truth": ["const", "TargetRegisterInfo", "*", "TRI", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";"], "File": "SystemZISelLowering (2)2", "Func": "lowerTLSGetOffset", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10082, "Length": 182, "Cover_Rate": 0.5449101796407185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_ALTIVEC", ")", "return", "altivec_builtin_mask_for_load", ";", "else", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "rs60003", "Func": "rs6000_builtin_mask_for_load", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10083, "Length": 12, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint8x8_t", ")", "__builtin_neon_vcgtv8qi", "(", "__b", ",", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vclt_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10084, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "parseAccessReg", "(", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Percent", ")", ")", "return", "MatchOperand_NoMatch", ";", "Register", "Reg", ";", "if", "(", "parseRegister", "(", "Reg", ",", "RegAccess", ",", "nullptr", ")", ")", "return", "MatchOperand_ParseFail", ";"], "ground_truth": ["Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "createAccessReg", "(", "Reg", ".", "Num", ",", "Reg", ".", "StartLoc", ",", "Reg", ".", "EndLoc", ")", ")", ";"], "File": "SystemZAsmParser20", "Func": "parseAccessReg", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10085, "Length": 68, "Cover_Rate": 0.8831168831168831, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "fpr_reg_base", ";", "int", "gpr_reg_base", ";", "rtx", "retval", ";", "if", "(", "mode", "==", "VOIDmode", ")", "return", "NULL_RTX", ";", "arg_size", "=", "FUNCTION_ARG_SIZE", "(", "mode", ",", "type", ")", ";", "if", "(", "!", "TARGET_64BIT", ")", "{", "if", "(", "cum", "->", "words", "+", "arg_size", ">", "max_arg_words", ")", "return", "NULL_RTX", ";", "}", "else", "{", "if", "(", "arg_size", ">", "<NUM_LIT>", ")", "alignment", "=", "cum", "->", "words", "&", "<NUM_LIT>", ";", "if", "(", "cum", "->", "words", "+", "alignment", ">=", "max_arg_words", ")", "return", "NULL_RTX", ";", "}", "if", "(", "TARGET_64BIT", ")", "{", "gpr_reg_base", "=", "<NUM_LIT>", "-", "cum", "->", "words", ";", "fpr_reg_base", "=", "<NUM_LIT>", "+", "cum", "->", "words", ";", "if", "(", "arg_size", ">", "<NUM_LIT>", "||", "mode", "==", "BLKmode", "||", "(", "type", "&&", "(", "AGGREGATE_TYPE_P", "(", "type", ")", "||", "TREE_CODE", "(", "type", ")", "==", "COMPLEX_TYPE", "||", "TREE_CODE", "(", "type", ")", "==", "VECTOR_TYPE", ")", ")", ")", "{", "rtx", "loc", "[", "<NUM_LIT>", "]", ";", "int", "i", ",", "offset", "=", "<NUM_LIT>", ",", "ub", "=", "arg_size", ";", "gpr_reg_base", "-=", "alignment", ";", "ub", "=", "MIN", "(", "ub", ",", "max_arg_words", "-", "cum", "->", "words", "-", "alignment", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ub", ";", "i", "++", ")", "{", "loc", "[", "i", "]", "=", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "DImode", ",", "gpr_reg_base", ")", ",", "GEN_INT", "(", "offset", ")", ")", ";", "gpr_reg_base", "-=", "<NUM_LIT>", ";", "offset", "+=", "<NUM_LIT>", ";", "}", "return", "gen_rtx_PARALLEL", "(", "mode", ",", "gen_rtvec_v", "(", "ub", ",", "loc", ")", ")", ";", "}", "}", "else", "{", "if", "(", "arg_size", ">", "<NUM_LIT>", ")", "{"], "ground_truth": ["if", "(", "cum", "->", "words", ")", "{"], "File": "pa3", "Func": "function_arg", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10086, "Length": 246, "Cover_Rate": 0.44404332129963897, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isTypeLegal", "(", "EVT", "::", "getEVT", "(", "Ty1", ")", ")", ")", "return", "false", ";"], "ground_truth": ["assert", "(", "Ty1", "->", "getPrimitiveSizeInBits", "(", ")", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "ARMISelLowering (2)", "Func": "allowTruncateForTailCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10087, "Length": 29, "Cover_Rate": 0.43283582089552236, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "X", "(", "The<ISA_LIT>Target", ")", ";"], "ground_truth": ["}"], "File": "Dcpu16TargetMachine", "Func": "LLVMInitializeDCPU16Target", "Target": "Dcpu16", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10088, "Length": 10, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "using", "namespace", "<ISA_LIT>PACKey", ";", "switch", "(", "K", ")", "{", "case", "IA", ":", "case", "IB", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "DA", ":", "case", "DB", ":", "return", "<STR_LIT>", ";"], "File": "AArch64InstrInfo42", "Func": "getXPACOpcodeForKey", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10089, "Length": 27, "Cover_Rate": 0.6136363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "<ISA_LIT>TTIImpl", "::", "getArithmeticReductionCost", "(", "unsigned", "Opcode", ",", "VectorType", "*", "ValTy", ",", "bool", "IsPairwiseForm", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "if", "(", "IsPairwiseForm", ")", "return", "BaseT", "::", "getArithmeticReductionCost", "(", "Opcode", ",", "ValTy", ",", "IsPairwiseForm", ",", "CostKind", ")", ";", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "ValTy", ")", ";"], "ground_truth": ["MVT", "MTy", "=", "LT", ".", "second", ";"], "File": "AArch64TargetTransformInfo2", "Func": "getArithmeticReductionCost", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10090, "Length": 65, "Cover_Rate": 0.3403141361256545, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "<STR_LIT>", "(", "Opc", ")", ")", "{", "default", ":", "return", "UNKNOWN", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "BUFFER_LOAD", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "BUFFER_STORE", ";", "}", "}", "if", "(", "TII", ".", "isMIMG", "(", "Opc", ")", ")", "{", "if", "(", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "vaddr", ")", "==", "-", "<NUM_LIT>", "&&", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "vaddr0", ")", "==", "-", "<NUM_LIT>", ")", "return", "UNKNOWN", ";", "if", "(", "<STR_LIT>", "(", "Opc", ")", "->", "BVH", ")", "return", "UNKNOWN", ";", "if", "(", "TII", ".", "get", "(", "Opc", ")", ".", "mayStore", "(", ")", "||", "!", "TII", ".", "get", "(", "Opc", ")", ".", "mayLoad", "(", ")", "||", "TII", ".", "isGather4", "(", "Opc", ")", ")", "return", "UNKNOWN", ";", "return", "MIMG", ";", "}", "if", "(", "TII", ".", "isMTBUF", "(", "Opc", ")", ")", "{", "switch", "(", "<STR_LIT>", "(", "Opc", ")", ")", "{", "default", ":", "return", "UNKNOWN", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "TBUFFER_LOAD", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "TBUFFER_STORE", ";", "}", "}", "return", "UNKNOWN", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "S_BUFFER_LOAD_IMM", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "DS_READ", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "SILoadStoreOptimizer23", "Func": "getInstClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10091, "Length": 229, "Cover_Rate": 0.4851694915254237, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "canWidenShuffleElements", "(", "ArrayRef", "<", "int", ">", "Mask", ")", "{"], "ground_truth": ["for", "(", "int", "i", "=", "<NUM_LIT>", ",", "Size", "=", "Mask", ".", "size", "(", ")", ";", "i", "<", "Size", ";", "i", "+=", "<NUM_LIT>", ")", "if", "(", "(", "Mask", "[", "i", "]", "!=", "-", "<NUM_LIT>", "&&", "Mask", "[", "i", "]", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", "||", "(", "Mask", "[", "i", "+", "<NUM_LIT>", "]", "!=", "-", "<NUM_LIT>", "&&", "(", "Mask", "[", "i", "+", "<NUM_LIT>", "]", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", "||", "(", "Mask", "[", "i", "]", "!=", "-", "<NUM_LIT>", "&&", "Mask", "[", "i", "]", "+", "<NUM_LIT>", "!=", "Mask", "[", "i", "+", "<NUM_LIT>", "]", ")", ")", ")", ")", "return", "false", ";"], "File": "X86ISelLowering188", "Func": "canWidenShuffleElements", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10092, "Length": 107, "Cover_Rate": 0.963963963963964, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Vec", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Vec", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Vec", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getScalarType", "(", ")", "==", "<STR_LIT>", "&&", "Vec", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "VecVT", ")", "{", "SDLoc", "DL", "(", "ExtElt", ")", ";", "SDValue", "Ext0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Vec", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getScalarType", "(", ")", ",", "Vec", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Index", ")", ";", "SDValue", "Ext1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Vec", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Index", ")", ";", "SDValue", "Ext2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Vec", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Index", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Ext0", ",", "Ext1", ",", "Ext2", ")", ";", "}", "switch", "(", "Vec", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "SDLoc", "DL", "(", "ExtElt", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "ExtOps", ";", "for", "(", "SDValue", "Op", ":", "Vec", "->", "ops", "(", ")", ")", "ExtOps", ".", "push_back", "(", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ",", "Index", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "Vec", ".", "getOpcode", "(", ")", ",", "DL", ",", "VT", ",", "ExtOps", ")", ";", "}", "default", ":"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering (2)6", "Func": "scalarizeExtEltFP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10093, "Length": 340, "Cover_Rate": 0.5198776758409785, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "AMDGPU7XXDevice", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDIL7XXDevice", "Func": "~AMDGPU7XXDevice", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10094, "Length": 6, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "User", "*", "AllocaUser", ":", "Alloca", "->", "users", "(", ")", ")", "{", "GetElementPtrInst", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "AllocaUser", ")", ";", "if", "(", "!", "GEP", ")", "{", "if", "(", "!", "canVectorizeInst", "(", "cast", "<", "Instruction", ">", "(", "AllocaUser", ")", ",", "Alloca", ")", ")", "return", "false", ";", "WorkList", ".", "push_back", "(", "AllocaUser", ")", ";", "continue", ";", "}", "Value", "*", "Index", "=", "GEPToVectorIndex", "(", "GEP", ")", ";", "if", "(", "!", "Index", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "GEP", "<<", "'\\n'", ")", ";", "return", "false", ";", "}", "GEPVectorIdx", "[", "GEP", "]", "=", "Index", ";", "for", "(", "User", "*", "GEPUser", ":", "AllocaUser", "->", "users", "(", ")", ")", "{", "if", "(", "!", "canVectorizeInst", "(", "cast", "<", "Instruction", ">", "(", "GEPUser", ")", ",", "AllocaUser", ")", ")", "return", "false", ";", "WorkList", ".", "push_back", "(", "GEPUser", ")", ";", "}", "}", "VectorType", "*", "VectorTy", "=", "arrayTypeToVecType", "(", "AllocaTy", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "AllocaTy", "<<", "<STR_LIT>", "<<", "*", "VectorTy", "<<", "'\\n'", ")", ";", "for", "(", "Value", "*", "V", ":", "WorkList", ")", "{"], "ground_truth": ["Instruction", "*", "Inst", "=", "cast", "<", "Instruction", ">", "(", "V", ")", ";"], "File": "AMDGPUPromoteAlloca8", "Func": "tryPromoteAllocaToVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10095, "Length": 190, "Cover_Rate": 0.34111310592459604, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "unsigned", "SrcSelTable", "[", "]", "[", "<NUM_LIT>", "]", "=", "{", "{", "<STR_LIT>", "::", "src0", ",", "<STR_LIT>", "::", "src0_sel", "}", ",", "{", "<STR_LIT>", "::", "src1", ",", "<STR_LIT>", "::", "src1_sel", "}", ",", "{", "<STR_LIT>", "::", "src2", ",", "<STR_LIT>", "::", "src2_sel", "}", ",", "{", "<STR_LIT>", "::", "src0_X", ",", "<STR_LIT>", "::", "src0_sel_X", "}", ",", "{", "<STR_LIT>", "::", "src0_Y", ",", "<STR_LIT>", "::", "src0_sel_Y", "}", ",", "{", "<STR_LIT>", "::", "src0_Z", ",", "<STR_LIT>", "::", "src0_sel_Z", "}", ",", "{", "<STR_LIT>", "::", "src0_W", ",", "<STR_LIT>", "::", "src0_sel_W", "}", ",", "{", "<STR_LIT>", "::", "src1_X", ",", "<STR_LIT>", "::", "src1_sel_X", "}", ",", "{", "<STR_LIT>", "::", "src1_Y", ",", "<STR_LIT>", "::", "src1_sel_Y", "}", ",", "{", "<STR_LIT>", "::", "src1_Z", ",", "<STR_LIT>", "::", "src1_sel_Z", "}", ",", "{"], "ground_truth": ["<STR_LIT>", "::", "src1_W", ",", "<STR_LIT>", "::", "src1_sel_W"], "File": "R600InstrInfo (2)", "Func": "getSelIdx", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10096, "Length": 119, "Cover_Rate": 0.5288888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "performDivRemCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "performSELECTCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "performCMovFPCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "performANDCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "performORCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "performADDCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "performSHLCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "performSUBCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";"], "File": "MipsISelLowering (2)4", "Func": "PerformDAGCombine", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10097, "Length": 120, "Cover_Rate": 0.6185567010309279, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "V2", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Mask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Subtarget", ".", "hasBWI", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "SDValue", "ZExt", "=", "lowerVectorShuffleAsZeroOrAnyExtend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "ZExt", ";", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "SDValue", "Shift", "=", "lowerVectorShuffleAsShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "SDValue", "Rotate", "=", "lowerVectorShuffleAsByteRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "SDValue", "PSHUFB", "=", "lowerVectorShuffleWithPSHUFB", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "PSHUFB", ";", "if", "(", "Subtarget", ".", "hasVBMI", "(", ")", ")", "return", "lowerVectorShuffleWithPERMV", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ";"], "ground_truth": ["if", "(", "SDValue", "V", "=", "lowerShuffleAsRepeatedMaskAndLanePermute", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";"], "File": "X86ISelLowering115", "Func": "lowerV64I8VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10098, "Length": 215, "Cover_Rate": 0.6515151515151515, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "LowerVAARG", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "Tile64ISelLowering", "Func": "LowerOperation", "Target": "Tile64", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 10099, "Length": 47, "Cover_Rate": 0.34814814814814815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MCPE", ".", "isMachineConstantPoolEntry", "(", ")", ")", "{", "<ISA_LIT>ConstantPoolValue", "*", "ACPV", "=", "static_cast", "<", "<ISA_LIT>ConstantPoolValue", "*", ">", "(", "MCPE", ".", "Val", ".", "MachineCPVal", ")", ";", "DOUT", "<<", "<STR_LIT>", "<<", "CPI", "<<", "<STR_LIT>", "<<", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue", "(", ")", "<<", "<STR_LIT>", "<<", "*", "ACPV", "<<", "'\\n'", ";", "GlobalValue", "*", "GV", "=", "ACPV", "->", "getGV", "(", ")", ";", "if", "(", "GV", ")", "{", "Reloc", "::", "Model", "RelocM", "=", "TM", ".", "getRelocationModel", "(", ")", ";", "emitGlobalAddress", "(", "GV", ",", "<STR_LIT>", ",", "isa", "<", "Function", ">", "(", "GV", ")", ",", "Subtarget", "->", "GVIsIndirectSymbol", "(", "GV", ",", "RelocM", ")", ",", "(", "intptr_t", ")", "ACPV", ")", ";", "}", "else", "{", "emitExternalSymbolAddress", "(", "ACPV", "->", "getSymbol", "(", ")", ",", "<STR_LIT>", ")", ";", "}", "emitWordLE", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "Constant", "*", "CV", "=", "MCPE", ".", "Val", ".", "ConstVal", ";", "DEBUG", "(", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "CPI", "<<", "<STR_LIT>", "<<", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue", "(", ")", "<<", "<STR_LIT>", ";", "if", "(", "const", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "CV", ")", ")", "errs", "(", ")", "<<", "F", "->", "getName", "(", ")", ";", "else", "errs", "(", ")", "<<", "*", "CV", ";", "errs", "(", ")", "<<", "'\\n'", ";", "}", ")", ";", "if", "(", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "CV", ")", ")", "{", "emitGlobalAddress", "(", "GV", ",", "<STR_LIT>", ",", "isa", "<", "Function", ">", "(", "GV", ")", ",", "false", ")", ";", "emitWordLE", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}", "else", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CV", ")", ")", "{"], "File": "ARMCodeEmitter11", "Func": "emitConstPoolInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10100, "Length": 261, "Cover_Rate": 0.5576923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "RanOutOfSGPRs", "=", "false", ";", "unsigned", "SOffset", "=", "ScratchOffset", ";", "unsigned", "NumSubRegs", "=", "getNumSubRegsForSpillOp", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "unsigned", "Size", "=", "NumSubRegs", "*", "<NUM_LIT>", ";", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "Offset", "+", "Size", ")", ")", "{", "SOffset", "=", "RS", "->", "scavengeRegister", "(", "&", "<STR_LIT>", ",", "MI", ",", "<NUM_LIT>", ")", ";", "if", "(", "SOffset", "==", "<STR_LIT>", ")", "{", "RanOutOfSGPRs", "=", "true", ";", "SOffset", "=", "<STR_LIT>", ";", "}", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "SOffset", ")", ".", "addReg", "(", "ScratchOffset", ")", ".", "addImm", "(", "Offset", ")", ";", "Offset", "=", "<NUM_LIT>", ";", "}", "if", "(", "RanOutOfSGPRs", ")", "Ctx", ".", "emitError", "(", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NumSubRegs", ";", "i", "!=", "e", ";", "++", "i", ",", "Offset", "+=", "<NUM_LIT>", ")", "{", "unsigned", "SubReg", "=", "NumSubRegs", ">", "<NUM_LIT>", "?", "getPhysRegSubReg", "(", "Value", ",", "&", "<STR_LIT>", ",", "i", ")", ":", "Value", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "LoadStoreOp", ")", ")", ".", "addReg", "(", "SubReg", ",", "getDefRegState", "(", "IsLoad", ")", ")", ".", "addReg", "(", "ScratchRsrcReg", ")", ".", "addReg", "(", "SOffset", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "Value", ",", "RegState", "::", "Implicit", "|", "getDefRegState", "(", "IsLoad", ")", ")", ".", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "SIRegisterInfo (2)", "Func": "buildScratchLoadStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10101, "Length": 248, "Cover_Rate": 0.6631016042780749, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "type_suffix_index", "suffix", "=", "find_type_suffix", "(", "tclass", ",", "element_bits", ")", ";", "return", "scalar_types", "[", "type_suffixes", "[", "suffix", "]", ".", "vector_type", "]", ";"], "ground_truth": ["}"], "File": "aarch64-sve-builtins-functions", "Func": "memory_scalar_type", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10102, "Length": 22, "Cover_Rate": 0.4074074074074074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Result", "=", "AsmPrinter", "::", "runOnMachineFunction", "(", "F", ")", ";", "OutStreamer", "->", "emitRawText", "(", "StringRef", "(", "<STR_LIT>", ")", ")", ";", "return", "Result", ";"], "ground_truth": ["}"], "File": "NVPTXAsmPrinter15", "Func": "runOnMachineFunction", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10103, "Length": 24, "Cover_Rate": 0.7058823529411765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RS", "&&", "FrameReg", "==", "<STR_LIT>", "&&", "RS", "->", "isScavengingFrameIndex", "(", "FrameIndex", ")", ")", "{", "assert", "(", "TFI", "->", "hasReservedCallFrame", "(", "MF", ")", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "assert", "(", "!", "MF", ".", "getFrameInfo", "(", ")", ".", "hasVarSizedObjects", "(", ")", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "}", "assert", "(", "!", "MI", ".", "isDebugValue", "(", ")", "&&", "<STR_LIT>", ")", ";", "bool", "Done", "=", "false", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "Done", "=", "rewrite<ISA_LIT>FrameIndex", "(", "MI", ",", "FIOperandNum", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ";", "else", "{", "assert", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", ";", "Done", "=", "rewriteT2FrameIndex", "(", "MI", ",", "FIOperandNum", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ";", "}", "if", "(", "Done", ")", "return", ";", "assert", "(", "(", "Offset", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "<STR_LIT>", ")", "==", "<STR_LIT>", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "<STR_LIT>", ")", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "ScratchReg", "=", "<NUM_LIT>", ";", "int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "<STR_LIT>", "Pred", "=", "(", "PIdx", "==", "-", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "(", "<STR_LIT>", ")", "MI", ".", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "PredReg", "=", "(", "PIdx", "==", "-", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "MI", ".", "getOperand", "(", "PIdx", "+", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "Offset", "==", "<NUM_LIT>", ")", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ",", "false", ",", "false", ")", ";"], "ground_truth": ["else", "{"], "File": "ARMBaseRegisterInfo10", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10104, "Length": 249, "Cover_Rate": 0.48349514563106794, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SelectRoot", "(", "*", "CurDAG", ")", ";", "DOUT", "(", "llvm", "::", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "CurDAG", "->", "RemoveDeadNodes", "(", ")", ";"], "ground_truth": ["}"], "File": "SystemZISelDAGToDAG40", "Func": "InstructionSelect", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10105, "Length": 23, "Cover_Rate": 0.4339622641509434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "JumpMI", "->", "getParent", "(", ")", "!=", "LEAMI", "->", "getParent", "(", ")", ")", "return", "false", ";", "unsigned", "EntryReg", "=", "JumpMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "BaseReg", "=", "LEAMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "CanDeleteLEA", "=", "true", ";", "BaseRegKill", "=", "false", ";", "MachineInstr", "*", "RemovableAdd", "=", "nullptr", ";", "MachineBasicBlock", "::", "iterator", "I", "(", "LEAMI", ")", ";", "for", "(", "++", "I", ";", "&", "*", "I", "!=", "JumpMI", ";", "++", "I", ")", "{", "if", "(", "isSimpleIndexCalc", "(", "*", "I", ",", "EntryReg", ",", "BaseReg", ")", ")", "{", "RemovableAdd", "=", "&", "*", "I", ";", "break", ";", "}", "for", "(", "unsigned", "K", "=", "<NUM_LIT>", ",", "E", "=", "I", "->", "getNumOperands", "(", ")", ";", "K", "!=", "E", ";", "++", "K", ")", "{", "const", "MachineOperand", "&", "MO", "=", "I", "->", "getOperand", "(", "K", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "BaseReg", ")", "return", "false", ";", "if", "(", "MO", ".", "isUse", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "BaseReg", ")", "{", "BaseRegKill", "=", "BaseRegKill", "||", "MO", ".", "isKill", "(", ")", ";", "CanDeleteLEA", "=", "false", ";", "}", "}"], "ground_truth": ["}"], "File": "ARMConstantIslandPass (2)1", "Func": "preserveBaseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10106, "Length": 210, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__res", ".", "as_int", "[", "<NUM_LIT>", "]", "=", "__mu1", ".", "as_int", "[", "<NUM_LIT>", "]", ";"], "ground_truth": ["__res", ".", "as_int", "[", "<NUM_LIT>", "]", "=", "__mu2", ".", "as_int", "[", "<NUM_LIT>", "]", ";"], "File": "mmintrin2", "Func": "_mm_unpacklo_pi32", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10107, "Length": 28, "Cover_Rate": 0.358974358974359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Chain", ";", "SDValue", "V", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "for", "(", ";", "V", ".", "hasOneUse", "(", ")", ";", "V", "=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "{", "switch", "(", "V", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "SDValue", "(", ")", ";", "case", "<STR_LIT>", ":", "continue", ";", "case", "<STR_LIT>", ":", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "Mask", "[", "<NUM_LIT>", "]", "!=", "<NUM_LIT>", "||", "Mask", "[", "<NUM_LIT>", "]", "!=", "<NUM_LIT>", "||", "!", "(", "Mask", "[", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", "&&", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "&&", "Mask", "[", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", "&&", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "Chain", ".", "push_back", "(", "V", ")", ";", "continue", ";", "case", "<STR_LIT>", ":", "if", "(", "Mask", "[", "<NUM_LIT>", "]", "!=", "<NUM_LIT>", "||", "Mask", "[", "<NUM_LIT>", "]", "!=", "<NUM_LIT>", "||", "!", "(", "Mask", "[", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", "&&", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "&&", "Mask", "[", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", "&&", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "Chain", ".", "push_back", "(", "V", ")", ";", "continue", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "V", ".", "getSimpleValueType", "(", ")", ".", "getScalarType", "(", ")", "!=", "<STR_LIT>", "&&", "V", ".", "getSimpleValueType", "(", ")", ".", "getScalarType", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "unsigned", "CombineOp", "=", "V", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", "!=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", "||", "!", "V", "->", "isOnlyUserOf", "(", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "Chain", ".", "push_back", "(", "V", ")", ";", "V", "=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "do", "{", "switch", "(", "V", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "SDValue", "(", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["if", "(", "V", ".", "getOpcode", "(", ")", "==", "CombineOp", ")", "break", ";"], "File": "X86ISelLowering200", "Func": "combineRedundantDWordShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10108, "Length": 352, "Cover_Rate": 0.4835164835164835, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isVolatile", "(", ")", "const", "{"], "ground_truth": ["return", "IsVolatile", ";"], "File": "SIMemoryLegalizer", "Func": "isVolatile", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10109, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutStreamer", "->", "GetOS", "(", ")", "<<", "<STR_LIT>", ";", "static_cast", "<", "formatted_raw_ostream", "&", ">", "(", "OutStreamer", "->", "GetOS", "(", ")", ")", ".", "PadToColumn", "(", "<NUM_LIT>", "+", "depth", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "curInst", ")", ";", "if", "(", "curInst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "EmitSubBlockForPushcont", "(", "lower", ",", "curInst", ",", "depth", "+", "<NUM_LIT>", ")", ";", "}", "}", "if", "(", "isVerbose", "(", ")", ")", "{", "auto", "MIit", "=", "Mapping", ".", "find", "(", "&", "Inst", ")", ";", "if", "(", "MIit", "!=", "Mapping", ".", "end", "(", ")", ")", "for", "(", "auto", "&", "Comment", ":", "MFI", "->", "getStackModelComments", "(", "MIit", "->", "second", ")", ")", "OutStreamer", "->", "AddComment", "(", "Comment", ")", ";", "}"], "ground_truth": ["OutStreamer", "->", "EmitRawText", "(", "<STR_LIT>", "+", "std", "::", "string", "(", "depth", ",", "' '", ")", "+", "<STR_LIT>", ")", ";"], "File": "TVMAsmPrinter", "Func": "EmitSubBlockForPushcont", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10110, "Length": 128, "Cover_Rate": 0.3282051282051282, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "}"], "ground_truth": ["}"], "File": "Dcpu16ISelLowering", "Func": "GetSimpleCC", "Target": "Dcpu16", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10111, "Length": 43, "Cover_Rate": 0.38738738738738737, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameInfo", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", ";", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "XCoreRegisterInfo19", "Func": "getFrameRegister", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10112, "Length": 40, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "InFlag", "}", ";", "Chain", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "CopyVT", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Ops", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "Val", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "if", "(", "CopyVT", "!=", "VA", ".", "getValVT", "(", ")", ")", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "Chain", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "CopyVT", ",", "InFlag", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Val", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering114", "Func": "LowerCallResult", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10113, "Length": 121, "Cover_Rate": 0.32266666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "ccvt", "&", "IX86_CALLCVT_FASTCALL", ")", "!=", "<NUM_LIT>", ")", "tmp_regno", "=", "AX_REG", ";", "else", "if", "(", "(", "ccvt", "&", "IX86_CALLCVT_THISCALL", ")", "!=", "<NUM_LIT>", ")", "tmp_regno", "=", "DX_REG", ";", "else", "tmp_regno", "=", "CX_REG", ";", "}", "emit_note", "(", "NOTE_INSN_PROLOGUE_END", ")", ";", "if", "(", "REG_P", "(", "this_param", ")", ")", "this_reg", "=", "this_param", ";", "else", "if", "(", "vcall_offset", ")", "{", "this_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "AX_REG", ")", ";", "emit_move_insn", "(", "this_reg", ",", "this_param", ")", ";", "}", "else", "this_reg", "=", "NULL_RTX", ";", "if", "(", "delta", ")", "{", "rtx", "delta_rtx", "=", "GEN_INT", "(", "delta", ")", ";", "rtx", "delta_dst", "=", "this_reg", "?", "this_reg", ":", "this_param", ";", "if", "(", "TARGET_64BIT", ")", "{", "if", "(", "!", "x86_64_general_operand", "(", "delta_rtx", ",", "Pmode", ")", ")", "{", "tmp", "=", "gen_rtx_REG", "(", "Pmode", ",", "tmp_regno", ")", ";", "emit_move_insn", "(", "tmp", ",", "delta_rtx", ")", ";", "delta_rtx", "=", "tmp", ";", "}", "}", "ix86_emit_binop", "(", "PLUS", ",", "Pmode", ",", "delta_dst", ",", "delta_rtx", ")", ";", "}", "if", "(", "vcall_offset", ")", "{", "rtx", "vcall_addr", ",", "vcall_mem", ",", "this_mem", ";", "tmp", "=", "gen_rtx_REG", "(", "Pmode", ",", "tmp_regno", ")", ";", "this_mem", "=", "gen_rtx_MEM", "(", "ptr_mode", ",", "this_reg", ")", ";", "if", "(", "Pmode", "!=", "ptr_mode", ")", "this_mem", "=", "gen_rtx_ZERO_EXTEND", "(", "Pmode", ",", "this_mem", ")", ";", "emit_move_insn", "(", "tmp", ",", "this_mem", ")", ";", "vcall_addr", "=", "plus_constant", "(", "Pmode", ",", "tmp", ",", "vcall_offset", ")", ";", "if", "(", "TARGET_64BIT", "&&", "!", "ix86_legitimate_address_p", "(", "ptr_mode", ",", "vcall_addr", ",", "true", ")", ")", "{", "rtx", "tmp2", "=", "gen_rtx_REG", "(", "Pmode", ",", "R11_REG", ")", ";", "emit_move_insn", "(", "tmp2", ",", "GEN_INT", "(", "vcall_offset", ")", ")", ";", "vcall_addr", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "tmp", ",", "tmp2", ")", ";", "}", "vcall_mem", "=", "gen_rtx_MEM", "(", "ptr_mode", ",", "vcall_addr", ")", ";", "if", "(", "Pmode", "!=", "ptr_mode", ")", "emit_insn", "(", "gen_addsi_1_zext", "(", "this_reg", ",", "gen_rtx_REG", "(", "ptr_mode", ",", "REGNO", "(", "this_reg", ")", ")", ",", "vcall_mem", ")", ")", ";", "else", "ix86_emit_binop", "(", "PLUS", ",", "Pmode", ",", "this_reg", ",", "vcall_mem", ")", ";", "}", "if", "(", "this_reg", "&&", "this_reg", "!=", "this_param", ")", "emit_move_insn", "(", "this_param", ",", "this_reg", ")", ";", "fnaddr", "=", "XEXP", "(", "DECL_RTL", "(", "function", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "TARGET_64BIT", ")", "{", "if", "(", "!", "flag_pic", "||", "targetm", ".", "binds_local_p", "(", "function", ")", "||", "TARGET_PECOFF", ")", ";", "else", "{", "tmp", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "fnaddr", ")", ",", "UNSPEC_GOTPCREL", ")", ";", "tmp", "=", "gen_rtx_CONST", "(", "Pmode", ",", "tmp", ")", ";", "fnaddr", "=", "gen_const_mem", "(", "Pmode", ",", "tmp", ")", ";", "}", "}", "else", "{"], "ground_truth": ["if", "(", "!", "flag_pic", "||", "targetm", ".", "binds_local_p", "(", "function", ")", ")", ";"], "File": "i3864", "Func": "x86_output_mi_thunk", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10114, "Length": 409, "Cover_Rate": 0.5074441687344913, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCDisassembler", "(", "STI", ")", "{"], "ground_truth": ["}"], "File": "MBlazeDisassembler", "Func": "MBlazeDisassembler", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10115, "Length": 6, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<ISA_LIT>_EXPAND_PSEUDO_NAME", ";"], "ground_truth": ["}"], "File": "MCS51ExpandPseudoInsts", "Func": "getPassName", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10116, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "fnmask", "&", "RS6000_BTM_CELL", ")", "!=", "<NUM_LIT>", ")", "error", "(", "<STR_LIT>", ",", "name", ")", ";", "else", "if", "(", "(", "fnmask", "&", "RS6000_BTM_VSX", ")", "!=", "<NUM_LIT>", ")", "error", "(", "<STR_LIT>", ",", "name", ",", "<STR_LIT>", ")", ";", "else", "if", "(", "(", "fnmask", "&", "RS6000_BTM_HTM", ")", "!=", "<NUM_LIT>", ")", "error", "(", "<STR_LIT>", ",", "name", ",", "<STR_LIT>", ")", ";", "else", "if", "(", "(", "fnmask", "&", "RS6000_BTM_ALTIVEC", ")", "!=", "<NUM_LIT>", ")", "error", "(", "<STR_LIT>", ",", "name", ",", "<STR_LIT>", ")", ";", "else", "if", "(", "(", "fnmask", "&", "(", "RS6000_BTM_DFP", "|", "RS6000_BTM_P8_VECTOR", ")", ")", "==", "(", "RS6000_BTM_DFP", "|", "RS6000_BTM_P8_VECTOR", ")", ")", "error", "(", "<STR_LIT>", ",", "name", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "else", "if", "(", "(", "fnmask", "&", "RS6000_BTM_DFP", ")", "!=", "<NUM_LIT>", ")", "error", "(", "<STR_LIT>", ",", "name", ",", "<STR_LIT>", ")", ";", "else", "if", "(", "(", "fnmask", "&", "RS6000_BTM_P8_VECTOR", ")", "!=", "<NUM_LIT>", ")", "error", "(", "<STR_LIT>", ",", "name", ",", "<STR_LIT>", ")", ";", "else", "if", "(", "(", "fnmask", "&", "(", "RS6000_BTM_P9_VECTOR", "|", "RS6000_BTM_64BIT", ")", ")", "==", "(", "RS6000_BTM_P9_VECTOR", "|", "RS6000_BTM_64BIT", ")", ")", "error", "(", "<STR_LIT>", ",", "name", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "else", "if", "(", "(", "fnmask", "&", "RS6000_BTM_P9_VECTOR", ")", "!=", "<NUM_LIT>", ")", "error", "(", "<STR_LIT>", ",", "name", ",", "<STR_LIT>", ")", ";", "else", "if", "(", "(", "fnmask", "&", "(", "RS6000_BTM_P9_MISC", "|", "RS6000_BTM_64BIT", ")", ")", "==", "(", "RS6000_BTM_P9_MISC", "|", "RS6000_BTM_64BIT", ")", ")", "error", "(", "<STR_LIT>", ",", "name", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "else", "if", "(", "(", "fnmask", "&", "RS6000_BTM_P9_MISC", ")", "==", "RS6000_BTM_P9_MISC", ")", "error", "(", "<STR_LIT>", ",", "name", ",", "<STR_LIT>", ")", ";", "else", "if", "(", "(", "fnmask", "&", "RS6000_BTM_P10", ")", "!=", "<NUM_LIT>", ")", "error", "(", "<STR_LIT>", ",", "name", ",", "<STR_LIT>", ")", ";", "else", "if", "(", "(", "fnmask", "&", "RS6000_BTM_MMA", ")", "!=", "<NUM_LIT>", ")", "error", "(", "<STR_LIT>", ",", "name", ",", "<STR_LIT>", ")", ";", "else", "if", "(", "(", "fnmask", "&", "RS6000_BTM_LDBL128", ")", "==", "RS6000_BTM_LDBL128", ")", "{", "if", "(", "!", "TARGET_HARD_FLOAT", ")", "error", "(", "<STR_LIT>", ",", "name", ",", "<STR_LIT>", ")", ";", "else", "error", "(", "<STR_LIT>", ",", "name", ",", "TARGET_IEEEQUAD", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["else", "if", "(", "(", "fnmask", "&", "RS6000_BTM_HARD_FLOAT", ")", "!=", "<NUM_LIT>", ")", "error", "(", "<STR_LIT>", ",", "name", ",", "<STR_LIT>", ")", ";"], "File": "rs6000-call1", "Func": "rs6000_invalid_builtin", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10117, "Length": 348, "Cover_Rate": 0.7357293868921776, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "vcall_offset", ">=", "-", "<NUM_LIT>", "||", "!", "fixed_regs", "[", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["}"], "File": "sparc3", "Func": "sparc_can_output_mi_thunk", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10118, "Length": 15, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "<ISA_LIT>16TargetLowering", "::", "emitFEXT_CCRXI16_ins", "(", "unsigned", "SltiOpc", ",", "unsigned", "SltiXOpc", ",", "MachineInstr", "*", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "if", "(", "DontExpandCondPseudos16", ")", "return", "BB", ";", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "unsigned", "CC", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "regX", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "int64_t", "Imm", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "SltOpc", "=", "<ISA_LIT>16WhichOp8uOr16simm", "(", "SltiOpc", ",", "SltiXOpc", ",", "Imm", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "SltOpc", ")", ")", ".", "addReg", "(", "regX", ")", ".", "addImm", "(", "Imm", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "BB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "CC", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";"], "File": "Mips16ISelLowering (2)", "Func": "emitFEXT_CCRXI16_ins", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10119, "Length": 153, "Cover_Rate": 0.9161676646706587, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printPCRelImmOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";"], "ground_truth": ["if", "(", "Op", ".", "isImm", "(", ")", ")", "O", "<<", "Op", ".", "getImm", "(", ")", ";"], "File": "TriCoreInstPrinter (2)", "Func": "printPCRelImmOperand", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10120, "Length": 46, "Cover_Rate": 0.6133333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "AArch64ConditionOptimizer1", "Func": "getPassName", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10121, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "interrupt", ")", "{", "if", "(", "crtl", "->", "is_leaf", ")", "{", "if", "(", "df_regs_ever_live_p", "(", "regno", ")", ")", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "call_used_regs", "[", "regno", "]", ")", "return", "<NUM_LIT>", ";", "if", "(", "regno", "==", "PROLOGUE_TMP_REGNUM", ")", "{", "if", "(", "df_regs_ever_live_p", "(", "MDB_REGNUM", ")", "||", "df_regs_ever_live_p", "(", "MDC_REGNUM", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["for", "(", "int", "i", "=", "FP_FIRST_REGNUM", ";", "i", "<=", "FP_LAST_REGNUM", ";", "i", "++", ")", "if", "(", "df_regs_ever_live_p", "(", "i", ")", ")", "return", "<NUM_LIT>", ";"], "File": "visium2", "Func": "visium_save_reg_p", "Target": "visium", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 10122, "Length": 81, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "while", "(", "!", "MDT", ".", "dominates", "(", "OneUseInst", ",", "UseInst", ")", ")", "{", "if", "(", "UseInst", "->", "getDesc", "(", ")", ".", "getNumDefs", "(", ")", "==", "<NUM_LIT>", ")", "return", "false", ";", "const", "MachineOperand", "&", "MO", "=", "UseInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "return", "false", ";", "unsigned", "DefReg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DefReg", ")", "||", "!", "MFI", ".", "isVRegStackified", "(", "DefReg", ")", ")", "return", "false", ";", "assert", "(", "MRI", ".", "hasOneUse", "(", "DefReg", ")", ")", ";", "const", "MachineOperand", "&", "NewUse", "=", "*", "MRI", ".", "use_begin", "(", "DefReg", ")", ";", "const", "MachineInstr", "*", "NewUseInst", "=", "NewUse", ".", "getParent", "(", ")", ";", "if", "(", "NewUseInst", "==", "OneUseInst", ")", "{", "if", "(", "&", "OneUse", ">", "&", "NewUse", ")", "return", "false", ";", "break", ";"], "ground_truth": ["}"], "File": "WebAssemblyRegStackify1", "Func": "OneUseDominatesOtherUses", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10123, "Length": 142, "Cover_Rate": 0.445141065830721, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "ByValArgs", ".", "begin", "(", ")", ";"], "ground_truth": ["}"], "File": "SICISelLowering", "Func": "byval_begin", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10124, "Length": 8, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "<STR_LIT>", ")", ")", ";", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "ISA", ".", "Major", ",", "Ctx", ")", ")", ";", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "<STR_LIT>", ")", ")", ";", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "ISA", ".", "Minor", ",", "Ctx", ")", ")", ";", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "<STR_LIT>", ")", ")", ";", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "ISA", ".", "Stepping", ",", "Ctx", ")", ")", ";", "}", "if", "(", "ISA", ".", "Major", ">=", "<NUM_LIT>", "&&", "isHsaAbiVersion3AndAbove", "(", "&", "getSTI", "(", ")", ")", ")", "{", "initializeGprCountSymbol", "(", "IS_VGPR", ")", ";", "initializeGprCountSymbol", "(", "IS_SGPR", ")", ";", "}", "else", "KernelScope", ".", "initialize", "(", "getContext", "(", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmParser3", "Func": "AMDGPUAsmParser", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10125, "Length": 127, "Cover_Rate": 0.38023952095808383, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Path", "[", "BN", "]", "=", "true", ";", "bool", "ReachedExit", "=", "false", ";", "for", "(", "auto", "&", "SB", ":", "MBB", ".", "successors", "(", ")", ")", "ReachedExit", "|=", "updateExitPaths", "(", "*", "SB", ",", "RestoreB", ",", "DoneT", ",", "DoneF", ",", "Path", ")", ";", "if", "(", "!", "MBB", ".", "empty", "(", ")", "&&", "MBB", ".", "back", "(", ")", ".", "isReturn", "(", ")", ")", "{", "MachineInstr", "&", "RetI", "=", "MBB", ".", "back", "(", ")", ";", "if", "(", "!", "isRestoreCall", "(", "RetI", ".", "getOpcode", "(", ")", ")", ")", "for", "(", "auto", "&", "R", ":", "CSI", ")", "RetI", ".", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "R", ".", "getReg", "(", ")", ",", "false", ",", "true", ")", ")", ";", "ReachedExit", "=", "true", ";"], "ground_truth": ["}"], "File": "HexagonFrameLowering45", "Func": "updateExitPaths", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10126, "Length": 115, "Cover_Rate": 0.4121863799283154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "simple", "(", "enum", "machine_mode", "mode", ",", "rtx", "operand", ")", "{", "if", "(", "mode", "==", "DFmode", "&&", "GET_CODE", "(", "operand", ")", "==", "MEM", "&&", "GET_CODE", "(", "XEXP", "(", "operand", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", ")", "{", "rtx", "x", "=", "XEXP", "(", "operand", ",", "<NUM_LIT>", ")", ";", "rtx", "t1", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "rtx", "t2", "=", "copy_to_mode_reg", "(", "Pmode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "t2", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "t2", ",", "t1", ")", ")", ")", ";", "return", "gen_rtx_MEM", "(", "mode", ",", "t2", ")", ";", "}", "return", "operand", ";"], "ground_truth": ["}"], "File": "z8k", "Func": "simple", "Target": "z8k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10127, "Length": 104, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "const", "Value", "*", "Cond", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "<STR_LIT>", "CC", "=", "<STR_LIT>", ";", "const", "auto", "*", "CI", "=", "dyn_cast", "<", "CmpInst", ">", "(", "Cond", ")", ";", "if", "(", "CI", "&&", "(", "CI", "->", "getParent", "(", ")", "==", "I", "->", "getParent", "(", ")", ")", ")", "{", "bool", "NeedSwap", ";", "std", "::", "tie", "(", "CC", ",", "NeedSwap", ")", "=", "get<ISA_LIT>ConditionCode", "(", "CI", "->", "getPredicate", "(", ")", ")", ";", "if", "(", "CC", ">", "<STR_LIT>", ")", "return", "false", ";", "const", "Value", "*", "CmpLHS", "=", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "Value", "*", "CmpRHS", "=", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "NeedSwap", ")", "std", "::", "swap", "(", "CmpLHS", ",", "CmpRHS", ")", ";"], "ground_truth": ["EVT", "CmpVT", "=", "TLI", ".", "getValueType", "(", "CmpLHS", "->", "getType", "(", ")", ")", ";"], "File": "X86FastISel101", "Func": "X86FastEmitPseudoSelect", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10128, "Length": 131, "Cover_Rate": 0.30536130536130535, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "GEP", "->", "getNumOperands", "(", ")", "!=", "<NUM_LIT>", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "Offsets", "=", "GEP", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "cast", "<", "FixedVectorType", ">", "(", "Ty", ")", "->", "getNumElements", "(", ")", "==", "cast", "<", "FixedVectorType", ">", "(", "Offsets", "->", "getType", "(", ")", ")", "->", "getNumElements", "(", ")", ")", ";", "if", "(", "Offsets", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", "!=", "<NUM_LIT>", ")", "return", "nullptr", ";", "if", "(", "ZExtInst", "*", "ZextOffs", "=", "dyn_cast", "<", "ZExtInst", ">", "(", "Offsets", ")", ")", "Offsets", "=", "ZextOffs", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "else", "if", "(", "!", "(", "cast", "<", "FixedVectorType", ">", "(", "Offsets", "->", "getType", "(", ")", ")", "->", "getNumElements", "(", ")", "==", "<NUM_LIT>", "&&", "Offsets", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", ")", "return", "nullptr", ";"], "ground_truth": ["if", "(", "Ty", "!=", "Offsets", "->", "getType", "(", ")", ")", "{"], "File": "MVEGatherScatterLowering2", "Func": "checkGEP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10129, "Length": 157, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "InsertPos", "!=", "MBB", ".", "end", "(", ")", "&&", "InsertPos", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "++", "InsertPos", ";", "MachineInstr", "*", "Begin", "=", "BuildMI", "(", "MBB", ",", "InsertPos", ",", "MBB", ".", "findDebugLoc", "(", "InsertPos", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "int64_t", "(", "<STR_LIT>", "::", "Void", ")", ")", ";", "DebugLoc", "EndDL", "=", "(", "*", "AfterLoop", "->", "pred_rbegin", "(", ")", ")", "->", "findBranchDebugLoc", "(", ")", ";", "MachineInstr", "*", "End", "=", "BuildMI", "(", "*", "AfterLoop", ",", "AfterLoop", "->", "begin", "(", ")", ",", "EndDL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "LoopTops", "[", "End", "]", "=", "Begin", ";", "assert", "(", "(", "!", "ScopeTops", "[", "AfterLoop", "->", "getNumber", "(", ")", "]", "||", "ScopeTops", "[", "AfterLoop", "->", "getNumber", "(", ")", "]", "->", "getNumber", "(", ")", "<", "MBB", ".", "getNumber", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "ScopeTops", "[", "AfterLoop", "->", "getNumber", "(", ")", "]", ")", "ScopeTops", "[", "AfterLoop", "->", "getNumber", "(", ")", "]", "=", "&", "MBB", ";"], "ground_truth": ["}"], "File": "WebAssemblyCFGStackify", "Func": "PlaceLoopMarker", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10130, "Length": 165, "Cover_Rate": 0.4896142433234421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "SDValue", "(", "DAG", "->", "getMachineNode", "(", "AMDGPU", "::", "<ISA_LIT>_ADDR64_RSRC", ",", "DL", ",", "<STR_LIT>", ",", "Ptr", ")", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG102", "Func": "wrapAddr64Rsrc", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10131, "Length": 22, "Cover_Rate": 0.5641025641025641, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Root", "=", "val", ";"], "ground_truth": ["}"], "File": "TPCCostModelEmitter", "Func": "setRoot", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10132, "Length": 5, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ConstantPoolValue", "*", "CPV", "=", "new", "<ISA_LIT>ConstantPoolValue", "(", "GV", ",", "<ISA_LIT>PCLabelIndex", ",", "<STR_LIT>", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "}", "CPAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "PseudoSourceValue", "::", "getConstantPool", "(", ")", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "Chain", "=", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "<ISA_LIT>PCLabelIndex", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";"], "File": "ARMISelLowering54", "Func": "LowerGlobalAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10133, "Length": 127, "Cover_Rate": 0.3860182370820669, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OS", "<<", "<STR_LIT>", "<<", "GetArchName", "(", "Arch", ")", "<<", "'\\n'", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer15", "Func": "emitObjectArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10134, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "msp430_legitimate_constant", "(", "machine_mode", "mode", ",", "rtx", "x", ")", "{"], "ground_truth": ["return", "!", "CONST_INT_P", "(", "x", ")", "||", "mode", "!=", "PSImode", "||", "(", "INTVAL", "(", "x", ")", "<", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "&&", "INTVAL", "(", "x", ")", ">=", "(", "HOST_WIDE_INT", ")", "(", "HOST_WIDE_INT_M1U", "<<", "<NUM_LIT>", ")", ")", ";"], "File": "msp430", "Func": "msp430_legitimate_constant", "Target": "msp430", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10135, "Length": 49, "Cover_Rate": 0.98, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "ADDI", "=", "STI", ".", "isRV64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Amount", ")", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ADDI", ")", ",", "SP", ")", ".", "addReg", "(", "SP", ")", ".", "addImm", "(", "Amount", ")", ";", "else", "{", "unsigned", "Reg", ";", "loadImmediate", "(", "MBB", ",", "I", ",", "&", "Reg", ",", "Amount", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ADD", ")", ",", "SP", ")", ".", "addReg", "(", "SP", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ";"], "ground_truth": ["}"], "File": "RISCVInstrInfo (2)1", "Func": "adjustStackPtr", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10136, "Length": 97, "Cover_Rate": 0.5987654320987654, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>SplitDoubleRegs", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "TRI", "(", "nullptr", ")", ",", "TII", "(", "nullptr", ")", "{", "initialize<ISA_LIT>SplitDoubleRegsPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "HexagonSplitDouble", "Func": "HexagonSplitDoubleRegs", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10137, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineRegisterInfo", "&", "RegInfo", "=", "BB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Wd", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Wd_in", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Lane", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "Fs", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Wt", "=", "RegInfo", ".", "createVirtualRegister", "(", "Subtarget", ".", "useOddSPReg", "(", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Wt", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "Fs", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";"], "File": "MipsSEISelLowering71", "Func": "emitINSERT_FW", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10138, "Length": 133, "Cover_Rate": 0.5911111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "DebugLoc", "&", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "bool", "IsStore", "=", "MI", "->", "mayStore", "(", ")", ";", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "int", "LoadStoreOp", "=", "IsStore", "?", "getOffsetMUBUFStore", "(", "Opc", ")", ":", "getOffsetMUBUFLoad", "(", "Opc", ")", ";", "if", "(", "LoadStoreOp", "==", "-", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["unsigned", "Reg", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "<STR_LIT>", "::", "vdata", ")", "->", "getReg", "(", ")", ";"], "File": "SIRegisterInfo11", "Func": "buildMUBUFOffsetLoadStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10139, "Length": 73, "Cover_Rate": 0.3427230046948357, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "emitULEB128Value", "(", "const", "MCExpr", "*", "Value", ")", "override", "{"], "ground_truth": ["}"], "File": "PatmosInstrInfo1", "Func": "emitULEB128Value", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 10140, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32_t", "<ISA_LIT>MCCodeEmitter", "::", "getLitEncoding", "(", "const", "MCOperand", "&", "MO", ",", "unsigned", "OpSize", ")", "const", "{", "int64_t", "Imm", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "const", "MCConstantExpr", "*", "C", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "MO", ".", "getExpr", "(", ")", ")", ";", "if", "(", "!", "C", ")", "return", "<NUM_LIT>", ";", "Imm", "=", "C", "->", "getValue", "(", ")", ";", "}", "else", "{", "assert", "(", "!", "MO", ".", "isFPImm", "(", ")", ")", ";", "if", "(", "!", "MO", ".", "isImm", "(", ")", ")", "return", "~", "<NUM_LIT>", ";", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "}", "if", "(", "OpSize", "==", "<NUM_LIT>", ")", "return", "getLit32Encoding", "(", "static_cast", "<", "uint32_t", ">", "(", "Imm", ")", ")", ";", "assert", "(", "OpSize", "==", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "getLit64Encoding", "(", "static_cast", "<", "uint64_t", ">", "(", "Imm", ")", ")", ";"], "File": "SIMCCodeEmitter34", "Func": "getLitEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10141, "Length": 132, "Cover_Rate": 0.9924812030075187, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "F", "||", "!", "canReuseBoundaryAlignFragment", "(", "*", "F", ")", ")", "{", "F", "=", "new", "MCBoundaryAlignFragment", "(", "AlignBoundary", ")", ";"], "ground_truth": ["OS", ".", "insert", "(", "F", ")", ";"], "File": "X86AsmBackend17", "Func": "getOrCreateBoundaryAlignFragment", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10142, "Length": 28, "Cover_Rate": 0.45901639344262296, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "lowerV2F64VectorShuffle", "(", "Op", ",", "V1", ",", "V2", ",", "Subtarget", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerV4I32VectorShuffle", "(", "Op", ",", "V1", ",", "V2", ",", "Subtarget", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerV4F32VectorShuffle", "(", "Op", ",", "V1", ",", "V2", ",", "Subtarget", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerV8I16VectorShuffle", "(", "Op", ",", "V1", ",", "V2", ",", "Subtarget", ",", "DAG", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "X86ISelLowering (2)", "Func": "lower128BitVectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10143, "Length": 68, "Cover_Rate": 0.4358974358974359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "Size", "==", "<NUM_LIT>", ")", "&&", "!", "Subtarget", "->", "isMClass", "(", ")", ")", "?", "AtomicExpansionKind", "::", "LLSC", ":", "AtomicExpansionKind", "::", "None", ";"], "ground_truth": ["}"], "File": "ARMISelLowering", "Func": "shouldExpandAtomicLoadInIR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10144, "Length": 25, "Cover_Rate": 0.49019607843137253, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "*", "SymNamePtr", "=", "nvTM", ".", "getManagedStrPool", "(", ")", "->", "getManagedString", "(", "Sym", ")", ";"], "ground_truth": ["MCOp", "=", "GetSymbolRef", "(", "OutContext", ".", "getOrCreateSymbol", "(", "StringRef", "(", "SymNamePtr", "->", "c_str", "(", ")", ")", ")", ")", ";"], "File": "NVPTXAsmPrinter", "Func": "lowerImageHandleSymbol", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10145, "Length": 36, "Cover_Rate": 0.33962264150943394, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "type", "==", "TYPE_LOAD_EXT_U", "||", "type", "==", "TYPE_LOAD_EXT_UX", "||", "type", "==", "TYPE_LOAD_UX", "||", "type", "==", "TYPE_STORE_UX", "||", "type", "==", "TYPE_MFCR", ")", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "rs60003", "Func": "is_microcoded_insn", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10146, "Length": 29, "Cover_Rate": 0.3372093023255814, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "isVOPC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10147, "Length": 11, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "asm_fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "assemble_name", "(", "file", ",", "XSTR", "(", "XEXP", "(", "DECL_RTL", "(", "function", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "vax3", "Func": "vax_output_mi_thunk", "Target": "vax", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10148, "Length": 42, "Cover_Rate": 0.56, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int32_t", "BranchOffset", "=", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Offset", ")", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "BranchOffset", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "MipsDisassembler1", "Func": "DecodeBranchTarget26", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10149, "Length": 32, "Cover_Rate": 0.6037735849056604, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "UDItype", "v", "=", "(", "USItype", ")", "b", ";", "v", "<<=", "(", "sizeof", "(", "SItype", ")", "*", "<NUM_LIT>", ")", ";", "a", "-=", "(", "TFtype", ")", "v", ";", "if", "(", "a", "<", "<NUM_LIT>", ")", "v", "-=", "(", "USItype", ")", "(", "-", "a", ")", ";"], "ground_truth": ["else", "v", "+=", "(", "USItype", ")", "a", ";"], "File": "ppc64-fp", "Func": "__fixunstfdi", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10150, "Length": 50, "Cover_Rate": 0.5208333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isOImm", "<", "<NUM_LIT>", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "CSKYAsmParser", "Func": "isOImm5", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10151, "Length": 9, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addInst", "(", "MachineInstr", "*", "MI", ",", "SetVector", "<", "MachineInstr", "*", ">", "&", "Preds", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MI", ")", ";", "if", "(", "!", "Divergent", "&&", "!", "set_difference", "(", "Preds", ",", "PredicateThen", "->", "Predicates", ")", ".", "empty", "(", ")", ")", "{", "Divergent", "=", "&", "Insts", ".", "back", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "Divergent", "->", "MI", ")", ";", "}"], "ground_truth": ["Insts", ".", "emplace_back", "(", "MI", ",", "Preds", ")", ";"], "File": "ARMLowOverheadLoops10", "Func": "addInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10152, "Length": 81, "Cover_Rate": 0.8526315789473684, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "f64AssignAPCS", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "State", ",", "true", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "LocVT", "==", "<STR_LIT>", "&&", "!", "f64AssignAPCS", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "State", ",", "false", ")", ")", "return", "false", ";"], "File": "ARMCallingConv (2)", "Func": "CC_ARM_APCS_Custom_f64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10153, "Length": 46, "Cover_Rate": 0.5411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "imm", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "imm", "|=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "DecodeFPR64RegisterClass", "(", "Inst", ",", "Rd", ",", "Addr", ",", "Decoder", ")", ";", "else", "DecodeVectorRegisterClass", "(", "Inst", ",", "Rd", ",", "Addr", ",", "Decoder", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "(", "cmode", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "cmode", "&", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "AArch64Disassembler24", "Func": "DecodeModImmInstruction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10154, "Length": 160, "Cover_Rate": 0.6779661016949152, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", "(", "Op", "->", "op_begin", "(", ")", ",", "Op", "->", "op_end", "(", ")", ")", ";"], "ground_truth": ["return", "makeLibCall", "(", "DAG", ",", "LC", ",", "Op", ".", "getValueType", "(", ")", ",", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", ".", "size", "(", ")", ",", "false", ",", "SDLoc", "(", "Op", ")", ")", ".", "first", ";"], "File": "AArch64ISelLowering92", "Func": "LowerFP_TO_INT", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10155, "Length": 56, "Cover_Rate": 0.30434782608695654, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_DTPOFF", ",", "getContext", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "X86TargetObjectFile16", "Func": "getDebugThreadLocalSymbol", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10156, "Length": 17, "Cover_Rate": 0.5483870967741935, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "NewXor", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "Op1", ".", "getDebugLoc", "(", ")", ",", "VT", ",", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "~", "XorC", ",", "VT", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "N", "->", "getDebugLoc", "(", ")", ",", "VT", ",", "NewXor", ",", "DAG", ".", "getConstant", "(", "C", "->", "getAPIntValue", "(", ")", "+", "<NUM_LIT>", ",", "VT", ")", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering191", "Func": "PerformSubCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10157, "Length": 69, "Cover_Rate": 0.359375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "TargetData", "*", "getTargetData", "(", ")", "const", "{"], "ground_truth": ["return", "&", "DataLayout", ";"], "File": "AlphaTargetMachine", "Func": "getTargetData", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10158, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MI1", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "auto", "MI2", "=", "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ")", ".", "addReg", "(", "DstHiReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstHiReg", ",", "getKillRegState", "(", "DstIsKill", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MI2", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "auto", "MI3", "=", "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ")", ".", "addReg", "(", "DstLoReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstLoReg", ",", "getKillRegState", "(", "DstIsKill", ")", ")", ".", "addReg", "(", "DstHiReg", ")", ";", "if", "(", "ImpIsDead", ")", "MI3", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "AVRExpandPseudoInsts1", "Func": "expandLSRW4Rd", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10159, "Length": 125, "Cover_Rate": 0.31887755102040816, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "regno", ">=", "<NUM_LIT>", ";"], "ground_truth": ["regno", "--", ")", "if", "(", "(", "df_regs_ever_live_p", "(", "regno", ")", "&&", "!", "call_used_regs", "[", "regno", "]", ")", "||", "(", "regno", "==", "MMIX_FRAME_POINTER_REGNUM", "&&", "frame_pointer_needed", ")", ")", "break", ";"], "File": "mmix4", "Func": "mmix_reorg", "Target": "mmix", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10160, "Length": 32, "Cover_Rate": 0.3137254901960784, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "BaseRegB", "||", "!", "SizeB", ")", "return", "false", ";", "if", "(", "BaseRegA", "!=", "BaseRegB", ")", "return", "false", ";", "if", "(", "OffsetA", ">", "OffsetB", ")", "{", "uint64_t", "offDiff", "=", "(", "uint64_t", ")", "(", "(", "int64_t", ")", "OffsetA", "-", "(", "int64_t", ")", "OffsetB", ")", ";", "return", "(", "SizeB", "<=", "offDiff", ")", ";", "}", "else", "if", "(", "OffsetA", "<", "OffsetB", ")", "{"], "ground_truth": ["uint64_t", "offDiff", "=", "(", "uint64_t", ")", "(", "(", "int64_t", ")", "OffsetB", "-", "(", "int64_t", ")", "OffsetA", ")", ";"], "File": "HexagonInstrInfo10", "Func": "areMemAccessesTriviallyDisjoint", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10161, "Length": 79, "Cover_Rate": 0.3574660633484163, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vst1_u8", "(", "uint8_t", "*", "__a", ",", "uint8x8_t", "__b", ")", "{"], "ground_truth": ["__builtin_neon_vst1v8qi", "(", "(", "__builtin_neon_qi", "*", ")", "__a", ",", "(", "int8x8_t", ")", "__b", ")", ";"], "File": "arm", "Func": "neon_vst1_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10162, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "assert", "(", "!", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", ";", "if", "(", "MFI", "->", "getNumObjects", "(", ")", "==", "<NUM_LIT>", ")", "{", "return", "-", "<NUM_LIT>", ";", "}", "unsigned", "IgnoredFrameReg", ";", "Offset", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "getFrameIndexReference", "(", "MF", ",", "-", "<NUM_LIT>", ",", "IgnoredFrameReg", ")", ";"], "ground_truth": ["return", "getIndirectIndexBegin", "(", "MF", ")", "+", "Offset", ";"], "File": "AMDGPUInstrInfo", "Func": "getIndirectIndexEnd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10163, "Length": 70, "Cover_Rate": 0.7954545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isMul4", ")", "{", "Bytes", "&=", "~", "<NUM_LIT>", ";", "ExtraOpc", "=", "<STR_LIT>", ";", "}", "NumBits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "Opc", "=", "<STR_LIT>", ";", "}", "else", "{", "if", "(", "DestReg", "!=", "BaseReg", ")", "DstNotEqBase", "=", "true", ";", "NumBits", "=", "<NUM_LIT>", ";", "if", "(", "DestReg", "==", "<STR_LIT>", ")", "{", "Opc", "=", "isSub", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "assert", "(", "isMul4", "&&", "<STR_LIT>", ")", ";", "NumBits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "}", "else", "{", "Opc", "=", "isSub", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "NumBits", "=", "<NUM_LIT>", ";", "NeedPred", "=", "NeedCC", "=", "true", ";", "}", "isTwoAddr", "=", "true", ";", "}", "unsigned", "NumMIs", "=", "calcNumMI", "(", "Opc", ",", "ExtraOpc", ",", "Bytes", ",", "NumBits", ",", "Scale", ")", ";", "unsigned", "Threshold", "=", "(", "DestReg", "==", "<STR_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "NumMIs", ">", "Threshold", ")", "{", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "MBBI", ",", "DestReg", ",", "BaseReg", ",", "NumBytes", ",", "true", ",", "TII", ",", "MRI", ",", "dl", ")", ";", "return", ";", "}", "if", "(", "DstNotEqBase", ")", "{", "if", "(", "is<ISA_LIT>LowRegister", "(", "DestReg", ")", "&&", "is<ISA_LIT>LowRegister", "(", "BaseReg", ")", ")", "{", "unsigned", "Chunk", "=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "unsigned", "ThisVal", "=", "(", "Bytes", ">", "Chunk", ")", "?", "Chunk", ":", "Bytes", ";", "Bytes", "-=", "ThisVal", ";", "const", "TargetInstrDesc", "&", "TID", "=", "TII", ".", "get", "(", "isSub", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "const", "MachineInstrBuilder", "MIB", "=", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TID", ",", "DestReg", ")", ")", ";", "AddDefaultPred", "(", "MIB", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "ThisVal", ")", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ";", "}"], "ground_truth": ["BaseReg", "=", "DestReg", ";"], "File": "Thumb1RegisterInfo12", "Func": "emitThumbRegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10164, "Length": 298, "Cover_Rate": 0.38107416879795397, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addConstPoolAsmImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addConstPoolAsmImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10165, "Length": 21, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDValue", "Src", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "DstVT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "Src", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "EVT", "SrcVT", "=", "Src", ".", "getValueType", "(", ")", ";", "if", "(", "SrcVT", ".", "getScalarSizeInBits", "(", ")", "==", "DstVT", ".", "getScalarSizeInBits", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "DstVT", ",", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "while", "(", "Src", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Src", "=", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "SrcVT", "=", "Src", ".", "getValueType", "(", ")", ";", "if", "(", "(", "Src", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Src", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Src", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "SrcVT", ".", "getScalarSizeInBits", "(", ")", "<=", "DstVT", ".", "getScalarSizeInBits", "(", ")", "&&", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "DstVT", ",", "Src", ")", ";", "if", "(", "SDValue", "R", "=", "PerformExtractEltToVMOVRRD", "(", "N", ",", "DCI", ")", ")", "return", "R", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "PerformBITCASTCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10166, "Length": 207, "Cover_Rate": 0.8589211618257261, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "LBrac", ")", "&&", "parseBracketSuffix", "(", "Name", ",", "Operands", ")", ")", "return", "true", ";", "while", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "parseOperand", "(", "Operands", ",", "Name", ")", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "LBrac", ")", ")", "{", "if", "(", "parseBracketSuffix", "(", "Name", ",", "Operands", ")", ")", "return", "true", ";", "}", "else", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "LParen", ")", "&&", "parseParenSuffix", "(", "Name", ",", "Operands", ")", ")", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "MipsAsmParser32", "Func": "ParseInstruction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10167, "Length": 132, "Cover_Rate": 0.4230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Type", "=", "llvm", "::", "StringSwitch", "<", "unsigned", ">", "(", "Name", ")", ".", "Case", "(", "<STR_LIT>", ",", "ELF", "::", "R_AARCH64_NONE", ")", ".", "Case", "(", "<STR_LIT>", ",", "ELF", "::", "R_AARCH64_ABS16", ")", ".", "Case", "(", "<STR_LIT>", ",", "ELF", "::", "R_AARCH64_ABS32", ")", ".", "Case", "(", "<STR_LIT>", ",", "ELF", "::", "R_AARCH64_ABS64", ")", ".", "Default", "(", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "Type", "==", "-", "<NUM_LIT>", ")", "return", "None", ";"], "File": "AArch64AsmBackend (2)1", "Func": "getFixupKind", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10168, "Length": 65, "Cover_Rate": 0.6372549019607843, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isVZIP_v_undef_Mask", "(", "ArrayRef", "<", "int", ">", "M", ",", "EVT", "VT", ",", "unsigned", "&", "WhichResult", ")", "{", "unsigned", "EltSz", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "EltSz", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "M", ".", "size", "(", ")", "!=", "NumElts", "&&", "M", ".", "size", "(", ")", "!=", "NumElts", "*", "<NUM_LIT>", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "M", ".", "size", "(", ")", ";", "i", "+=", "NumElts", ")", "{", "if", "(", "M", ".", "size", "(", ")", "==", "NumElts", "*", "<NUM_LIT>", ")", "WhichResult", "=", "i", "/", "NumElts", ";", "else", "WhichResult", "=", "M", "[", "i", "]", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "unsigned", "Idx", "=", "WhichResult", "*", "NumElts", "/", "<NUM_LIT>", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "<", "NumElts", ";", "j", "+=", "<NUM_LIT>", ")", "{", "if", "(", "(", "M", "[", "i", "+", "j", "]", ">=", "<NUM_LIT>", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "j", "]", "!=", "Idx", ")", "||", "(", "M", "[", "i", "+", "j", "+", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "j", "+", "<NUM_LIT>", "]", "!=", "Idx", ")", ")", "return", "false", ";", "Idx", "+=", "<NUM_LIT>", ";", "}", "}", "if", "(", "M", ".", "size", "(", ")", "==", "NumElts", "*", "<NUM_LIT>", ")", "WhichResult", "=", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "VT", ".", "is64BitVector", "(", ")", "&&", "EltSz", "==", "<NUM_LIT>", ")", "return", "false", ";"], "File": "ARMISelLowering37", "Func": "isVZIP_v_undef_Mask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10169, "Length": 237, "Cover_Rate": 0.983402489626556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "MI", ".", "getIterator", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addOperand", "(", "*", "Val", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "false", ";", "}"], "ground_truth": ["MachineInstr", "*", "MovRel", "=", "BuildMI", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "Val", "->", "getReg", "(", ")", ",", "getUndefRegState", "(", "Val", "->", "isUndef", "(", ")", ")", ")", ".", "addReg", "(", "Dst", ",", "RegState", "::", "Implicit", ")", ";"], "File": "SILowerControlFlow3", "Func": "indirectDst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10170, "Length": 90, "Cover_Rate": 0.37815126050420167, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "fn", "==", "AARCH64_SIMD_BUILTIN_UNOP_sqrtv2sf", ")", "return", "aarch64_builtin_decls", "[", "AARCH64_BUILTIN_RSQRT_V2SF", "]", ";"], "ground_truth": ["if", "(", "fn", "==", "AARCH64_SIMD_BUILTIN_UNOP_sqrtv4sf", ")", "return", "aarch64_builtin_decls", "[", "AARCH64_BUILTIN_RSQRT_V4SF", "]", ";"], "File": "aarch64-builtins", "Func": "aarch64_general_builtin_rsqrt", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10171, "Length": 24, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "const", "unsigned", "DefaultSafety", "=", "<NUM_LIT>", ";", "switch", "(", "RC", "->", "getID", "(", ")", ")", "{", "default", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "FP", "=", "TFI", "->", "hasFP", "(", "MF", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "return", "<NUM_LIT>", "-", "FP", "-", "DefaultSafety", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "PPCRegisterInfo", "Func": "getRegPressureLimit", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10172, "Length": 85, "Cover_Rate": 0.5448717948717948, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "bool", "IsStore", "=", "MI", "->", "mayStore", "(", ")", ";", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "int", "LoadStoreOp", "=", "IsStore", "?", "getOffsetMUBUFStore", "(", "Opc", ")", ":", "getOffsetMUBUFLoad", "(", "Opc", ")", ";", "if", "(", "LoadStoreOp", "==", "-", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["unsigned", "Reg", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "<STR_LIT>", "::", "vdata", ")", "->", "getReg", "(", ")", ";"], "File": "SIRegisterInfo42", "Func": "buildMUBUFOffsetLoadStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10173, "Length": 83, "Cover_Rate": 0.38967136150234744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_cvttps_epi32", "(", "__mmask16", "__U", ",", "__m512", "__A", ")", "{"], "ground_truth": ["return", "(", "__m512i", ")", "__builtin_ia32_cvttps2dq512_mask", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v16si", ")", "_mm512_setzero_si512", "(", ")", ",", "(", "__mmask16", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_maskz_cvttps_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10174, "Length": 48, "Cover_Rate": 0.9795918367346939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "function_builder", "::", "~", "function_builder", "(", ")", "{", "obstack_free", "(", "&", "m_string_obstack", ",", "NULL", ")", ";"], "ground_truth": ["}"], "File": "riscv-vector-builtins", "Func": "~function_builder", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10175, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "DescAddr", "=", "LowerGlobalAddressDarwin", "(", "Op", ",", "DAG", ")", ";", "SDValue", "Chain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "SDValue", "FuncTLVGet", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "DL", ",", "Chain", ",", "DescAddr", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "<NUM_LIT>", ",", "MachineMemOperand", "::", "MONonTemporal", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";", "Chain", "=", "FuncTLVGet", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "MachineFunction", "&", "F", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "F", ".", "getFrameInfo", "(", ")", ";"], "ground_truth": ["MFI", ".", "setAdjustsStack", "(", "true", ")", ";"], "File": "ARMISelLowering117", "Func": "LowerGlobalTLSAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10176, "Length": 102, "Cover_Rate": 0.36042402826855124, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "UsesLogicalAddressing", ";"], "ground_truth": ["}"], "File": "SPIRVSubtarget1", "Func": "isLogicalAddressing", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10177, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printAdrpLabel", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";"], "File": "AArch64InstPrinter", "Func": "printAdrpLabel", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10178, "Length": 30, "Cover_Rate": 0.4225352112676056, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "StackSize", "==", "<NUM_LIT>", "&&", "!", "MFI", "->", "adjustsStack", "(", ")", ")", "return", ";", "MachineModuleInfo", "&", "MMI", "=", "MF", ".", "getMMI", "(", ")", ";", "std", "::", "vector", "<", "MachineMove", ">", "&", "Moves", "=", "MMI", ".", "getFrameMoves", "(", ")", ";", "MachineLocation", "DstML", ",", "SrcML", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "-", "StackSize", ")", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ADDiu", ")", ",", "SP", ")", ".", "addReg", "(", "SP", ")", ".", "addImm", "(", "-", "StackSize", ")", ";", "else", "{", "assert", "(", "<STR_LIT>", ")", ";", "}", "MCSymbol", "*", "AdjustSPLabel", "=", "MMI", ".", "getContext", "(", ")", ".", "CreateTempSymbol", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "PROLOG_LABEL", ")", ")", ".", "addSym", "(", "AdjustSPLabel", ")", ";", "DstML", "=", "MachineLocation", "(", "MachineLocation", "::", "VirtualFP", ")", ";"], "ground_truth": ["SrcML", "=", "MachineLocation", "(", "MachineLocation", "::", "VirtualFP", ",", "-", "StackSize", ")", ";"], "File": "Cpu0FrameLowering2", "Func": "emitPrologue", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10179, "Length": 151, "Cover_Rate": 0.302, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "SImode", ":", "if", "(", "unsigned_p", ")", "{", "cvt", "=", "ufloat_optab", ";", "hw_convert", "=", "hw_conversions", "[", "kf_or_tf", "]", ".", "from_si_uns", ";", "}", "else", "{", "cvt", "=", "sfloat_optab", ";", "hw_convert", "=", "hw_conversions", "[", "kf_or_tf", "]", ".", "from_si_sign", ";", "}", "break", ";", "case", "DImode", ":", "if", "(", "unsigned_p", ")", "{", "cvt", "=", "ufloat_optab", ";", "hw_convert", "=", "hw_conversions", "[", "kf_or_tf", "]", ".", "from_di_uns", ";", "}", "else", "{", "cvt", "=", "sfloat_optab", ";", "hw_convert", "=", "hw_conversions", "[", "kf_or_tf", "]", ".", "from_di_sign", ";", "}", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "else", "if", "(", "FLOAT128_IEEE_P", "(", "src_mode", ")", ")", "{", "if", "(", "src_mode", "==", "KFmode", ")", "kf_or_tf", "=", "<NUM_LIT>", ";", "else", "if", "(", "src_mode", "==", "TFmode", ")", "kf_or_tf", "=", "<NUM_LIT>", ";", "else", "gcc_unreachable", "(", ")", ";", "switch", "(", "dest_mode", ")", "{", "case", "DFmode", ":", "cvt", "=", "trunc_optab", ";", "hw_convert", "=", "hw_conversions", "[", "kf_or_tf", "]", ".", "to_df", ";", "break", ";", "case", "SFmode", ":", "cvt", "=", "trunc_optab", ";", "hw_convert", "=", "hw_conversions", "[", "kf_or_tf", "]", ".", "to_sf", ";", "break", ";", "case", "KFmode", ":", "case", "IFmode", ":", "case", "TFmode", ":", "if", "(", "FLOAT128_IBM_P", "(", "dest_mode", ")", ")", "cvt", "=", "trunc_optab", ";", "else", "do_move", "=", "true", ";", "break", ";", "case", "SImode", ":", "if", "(", "unsigned_p", ")", "{", "cvt", "=", "ufix_optab", ";", "hw_convert", "=", "hw_conversions", "[", "kf_or_tf", "]", ".", "to_si_uns", ";", "}", "else", "{", "cvt", "=", "sfix_optab", ";", "hw_convert", "=", "hw_conversions", "[", "kf_or_tf", "]", ".", "to_si_sign", ";", "}", "break", ";", "case", "DImode", ":", "if", "(", "unsigned_p", ")", "{", "cvt", "=", "ufix_optab", ";", "hw_convert", "=", "hw_conversions", "[", "kf_or_tf", "]", ".", "to_di_uns", ";", "}"], "ground_truth": ["else", "{"], "File": "rs60005", "Func": "rs6000_expand_float128_convert", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10180, "Length": 255, "Cover_Rate": 0.3395472703062583, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assemble_name", "(", "file", ",", "name", ")", ";", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "if", "(", "TREE_PUBLIC", "(", "decl", ")", "&&", "!", "DECL_WEAK", "(", "decl", ")", ")", "{", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "assemble_name", "(", "file", ",", "name", ")", ";", "putc", "(", "'\\n'", ",", "file", ")", ";", "}", "}", "else", "ASM_OUTPUT_TYPE_DIRECTIVE", "(", "file", ",", "name", ",", "<STR_LIT>", ")", ";", "ASM_DECLARE_RESULT", "(", "file", ",", "DECL_RESULT", "(", "decl", ")", ")", ";", "rs6000_output_function_entry", "(", "file", ",", "name", ")", ";", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "return", ";", "}", "if", "(", "DEFAULT_ABI", "==", "ABI_V4", "&&", "(", "TARGET_RELOCATABLE", "||", "flag_pic", ">", "<NUM_LIT>", ")", "&&", "!", "TARGET_SECURE_PLT", "&&", "(", "!", "constant_pool_empty_p", "(", ")", "||", "crtl", "->", "profile", ")", "&&", "uses_TOC", "(", ")", ")", "{", "char", "buf", "[", "<NUM_LIT>", "]", ";", "(", "*", "targetm", ".", "asm_out", ".", "internal_label", ")", "(", "file", ",", "<STR_LIT>", ",", "rs6000_pic_labelno", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "assemble_name", "(", "file", ",", "toc_label_name", ")", ";", "need_toc_init", "=", "<NUM_LIT>", ";", "putc", "(", "'-'", ",", "file", ")", ";", "ASM_GENERATE_INTERNAL_LABEL", "(", "buf", ",", "<STR_LIT>", ",", "rs6000_pic_labelno", ")", ";", "assemble_name", "(", "file", ",", "buf", ")", ";", "putc", "(", "'\\n'", ",", "file", ")", ";", "}", "ASM_OUTPUT_TYPE_DIRECTIVE", "(", "file", ",", "name", ",", "<STR_LIT>", ")", ";", "ASM_DECLARE_RESULT", "(", "file", ",", "DECL_RESULT", "(", "decl", ")", ")", ";", "if", "(", "TARGET_CMODEL", "==", "CMODEL_LARGE", "&&", "rs6000_global_entry_point_needed_p", "(", ")", ")", "{", "char", "buf", "[", "<NUM_LIT>", "]", ";", "(", "*", "targetm", ".", "asm_out", ".", "internal_label", ")", "(", "file", ",", "<STR_LIT>", ",", "rs6000_pic_labelno", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "ASM_GENERATE_INTERNAL_LABEL", "(", "buf", ",", "<STR_LIT>", ",", "rs6000_pic_labelno", ")", ";", "assemble_name", "(", "file", ",", "buf", ")", ";", "putc", "(", "'\\n'", ",", "file", ")", ";", "}", "if", "(", "DEFAULT_ABI", "==", "ABI_AIX", ")", "{", "const", "char", "*", "desc_name", ",", "*", "orig_name", ";", "orig_name", "=", "(", "*", "targetm", ".", "strip_name_encoding", ")", "(", "name", ")", ";", "desc_name", "=", "orig_name", ";", "while", "(", "*", "desc_name", "==", "'.'", ")", "desc_name", "++", ";", "if", "(", "TREE_PUBLIC", "(", "decl", ")", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "desc_name", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "MINIMAL_TOC_SECTION_ASM_OP", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "desc_name", ")", ";"], "ground_truth": ["fprintf", "(", "file", ",", "<STR_LIT>", ",", "orig_name", ")", ";"], "File": "rs60006", "Func": "rs6000_elf_declare_function_name", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10181, "Length": 359, "Cover_Rate": 0.7557894736842106, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_neon_vcvthuhf", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "fp16_vcvth_f16_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10182, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "DebugLoc", "DL", "=", "MBBI", "!=", "MBB", ".", "end", "(", ")", "?", "MBBI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "while", "(", "Offset", ")", "{", "uint64_t", "ThisVal", "=", "(", "Offset", ">", "Chunk", ")", "?", "Chunk", ":", "Offset", ";"], "ground_truth": ["MachineInstr", "*", "MI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "isSub", "?", "-", "ThisVal", ":", "ThisVal", ")", ";"], "File": "SystemZFrameInfo", "Func": "emitSPUpdate", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10183, "Length": 77, "Cover_Rate": 0.4010416666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "'y'", ":", "if", "(", "type", "->", "is<ISA_LIT>_MMXTy", "(", ")", "&&", "Subtarget", ".", "hasMMX", "(", ")", ")", "weight", "=", "CW_SpecificReg", ";", "break", ";", "case", "'Y'", ":", "if", "(", "StringRef", "(", "constraint", ")", ".", "size", "(", ")", "!=", "<NUM_LIT>", ")", "break", ";", "switch", "(", "constraint", "[", "<NUM_LIT>", "]", ")", "{", "default", ":", "return", "CW_Invalid", ";", "case", "'z'", ":", "if", "(", "(", "(", "type", "->", "getPrimitiveSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "&&", "Subtarget", ".", "hasSSE1", "(", ")", ")", "||", "(", "(", "type", "->", "getPrimitiveSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "&&", "Subtarget", ".", "hasAVX", "(", ")", ")", "||", "(", "(", "type", "->", "getPrimitiveSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "&&", "Subtarget", ".", "hasAVX512", "(", ")", ")", ")", "return", "CW_SpecificReg", ";", "return", "CW_Invalid", ";", "case", "'k'", ":", "if", "(", "(", "type", "->", "getPrimitiveSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "&&", "Subtarget", ".", "hasAVX512", "(", ")", ")", "return", "CW_Register", ";", "return", "CW_Invalid", ";", "case", "'m'", ":", "if", "(", "type", "->", "is<ISA_LIT>_MMXTy", "(", ")", "&&", "Subtarget", ".", "hasMMX", "(", ")", ")", "return", "weight", ";", "return", "CW_Invalid", ";", "case", "'i'", ":", "case", "'t'", ":", "case", "'2'", ":", "if", "(", "!", "Subtarget", ".", "hasSSE2", "(", ")", ")", "return", "CW_Invalid", ";", "break", ";", "}", "break", ";", "case", "'v'", ":", "if", "(", "(", "type", "->", "getPrimitiveSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "&&", "Subtarget", ".", "hasAVX512", "(", ")", ")", "weight", "=", "CW_Register", ";", "LLVM_FALLTHROUGH", ";", "case", "'x'", ":", "if", "(", "(", "(", "type", "->", "getPrimitiveSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "&&", "Subtarget", ".", "hasSSE1", "(", ")", ")", "||", "(", "(", "type", "->", "getPrimitiveSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "&&", "Subtarget", ".", "hasAVX", "(", ")", ")", ")", "weight", "=", "CW_Register", ";", "break", ";", "case", "'k'", ":", "if", "(", "(", "type", "->", "getPrimitiveSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "&&", "Subtarget", ".", "hasAVX512", "(", ")", ")", "weight", "=", "CW_Register", ";", "break", ";", "case", "'I'", ":", "if", "(", "auto", "*", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "info", ".", "CallOperandVal", ")", ")", "{", "if", "(", "C", "->", "getZExtValue", "(", ")", "<=", "<NUM_LIT>", ")", "weight", "=", "CW_Constant", ";", "}", "break", ";", "case", "'J'", ":", "if", "(", "auto", "*", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CallOperandVal", ")", ")", "{", "if", "(", "C", "->", "getZExtValue", "(", ")", "<=", "<NUM_LIT>", ")", "weight", "=", "CW_Constant", ";", "}", "break", ";"], "ground_truth": ["case", "'K'", ":"], "File": "X86ISelLowering104", "Func": "getSingleConstraintMatchWeight", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10184, "Length": 373, "Cover_Rate": 0.47455470737913485, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTargetMachine", "<", "<ISA_LIT>elTargetMachine", ">", "Z", "(", "getThe<ISA_LIT>elTarget", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SparcTargetMachine16", "Func": "LLVMInitializeSparcTarget", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10185, "Length": 12, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ValueBit", "(", "Kind", "K", "=", "Variable", ")", ":", "Idx", "(", "UINT32_MAX", ")", ",", "K", "(", "K", ")", "{"], "ground_truth": ["}"], "File": "PPCISelDAGToDAG24", "Func": "ValueBit", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10186, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "qword", ")", "(", "vec_sub", "(", "vec_splat", "(", "(", "vec_short8", ")", "(", "si_from_short", "(", "b", ")", ")", ",", "<NUM_LIT>", ")", ",", "(", "vec_short8", ")", "(", "a", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "si2vmx", "Func": "si_sfhi", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10187, "Length": 34, "Cover_Rate": 0.7391304347826086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "VTTI", ";"], "ground_truth": ["}"], "File": "KudeyarTargetMachine", "Func": "getVectorTargetTransformInfo", "Target": "Kudeyar", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10188, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "MemBytes", "=", "<NUM_LIT>", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "MemBytes", "=", "<NUM_LIT>", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "X86InstrInfo (2)3", "Func": "isFrameStoreOpcode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10189, "Length": 158, "Cover_Rate": 0.3665893271461717, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>MCAsmInfo", "(", "TT", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyMCTargetDesc (2)", "Func": "createWebAssemblyMCAsmInfo", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10190, "Length": 8, "Cover_Rate": 0.34782608695652173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "}", "if", "(", "MI", ".", "mayLoadOrStore", "(", ")", "&&", "!", "isStoreImmediate", "(", "ExtOpc", ")", ")", "{", "unsigned", "RegOpc", ",", "Shift", ";", "unsigned", "AM", "=", "HII", "->", "getAddrMode", "(", "MI", ")", ";", "if", "(", "AM", "==", "<STR_LIT>", ")", "{", "RegOpc", "=", "HII", "->", "changeAddrMode_io_rr", "(", "ExtOpc", ")", ";", "Shift", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "AM", "==", "<STR_LIT>", ")", "{", "RegOpc", "=", "HII", "->", "changeAddrMode_ur_rr", "(", "ExtOpc", ")", ";", "Shift", "=", "MI", ".", "getOperand", "(", "MI", ".", "mayLoad", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "RegOpc", "==", "-", "<NUM_LIT>", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "HII", "->", "getName", "(", "ExtOpc", ")", "<<", "<STR_LIT>", ";", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "unsigned", "BaseP", ",", "OffP", ";", "HII", "->", "getBaseAndOffsetPosition", "(", "MI", ",", "BaseP", ",", "OffP", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "At", ",", "dl", ",", "HII", "->", "get", "(", "RegOpc", ")", ")", ";", "if", "(", "MI", ".", "mayLoad", "(", ")", ")", "MIB", ".", "add", "(", "getLoadResultOp", "(", "MI", ")", ")", ";", "if", "(", "HII", "->", "isPredicated", "(", "MI", ")", ")", "MIB", ".", "add", "(", "getPredicateOp", "(", "MI", ")", ")", ";"], "ground_truth": ["MIB", ".", "add", "(", "MachineOperand", "(", "ExtR", ")", ")", ";"], "File": "HexagonConstExtenders11", "Func": "replaceInstrExact", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10191, "Length": 213, "Cover_Rate": 0.301699716713881, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Module", "*", "M", "=", "Builder", ".", "GetInsertBlock", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "bool", "IsRelease", "=", "isAtLeastRelease", "(", "Ord", ")", ";", "if", "(", "Val", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "<STR_LIT>", "Int", "=", "IsRelease", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Function", "*", "Strex", "=", "<STR_LIT>", "(", "M", ",", "Int", ")", ";", "Type", "*", "Int32Ty", "=", "Type", "::", "getInt32Ty", "(", "M", "->", "getContext", "(", ")", ")", ";", "Value", "*", "Lo", "=", "Builder", ".", "CreateTrunc", "(", "Val", ",", "Int32Ty", ",", "<STR_LIT>", ")", ";", "Value", "*", "Hi", "=", "Builder", ".", "CreateTrunc", "(", "Builder", ".", "CreateLShr", "(", "Val", ",", "<NUM_LIT>", ")", ",", "Int32Ty", ",", "<STR_LIT>", ")", ";", "if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Lo", ",", "Hi", ")", ";", "Addr", "=", "Builder", ".", "CreateBitCast", "(", "Addr", ",", "Type", "::", "getInt8PtrTy", "(", "M", "->", "getContext", "(", ")", ")", ")", ";", "return", "Builder", ".", "CreateCall3", "(", "Strex", ",", "Lo", ",", "Hi", ",", "Addr", ")", ";", "}", "<STR_LIT>", "Int", "=", "IsRelease", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Type", "*", "Tys", "[", "]", "=", "{", "Addr", "->", "getType", "(", ")", "}", ";", "Function", "*", "Strex", "=", "<STR_LIT>", "(", "M", ",", "Int", ",", "Tys", ")", ";", "return", "Builder", ".", "CreateCall2", "(", "Strex", ",", "Builder", ".", "CreateZExtOrBitCast", "(", "Val", ",", "Strex", "->", "getFunctionType", "(", ")", "->", "getParamType", "(", "<NUM_LIT>", ")", ")", ",", "Addr", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)3", "Func": "emitStoreConditional", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10192, "Length": 231, "Cover_Rate": 0.8492647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MI", "->", "getOperand", "(", "Operand", "+", "<NUM_LIT>", ")", ".", "setReg", "(", "<NUM_LIT>", ")", ";", "MI", "->", "getOperand", "(", "Operand", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "<NUM_LIT>", ")", ";", "MI", "->", "getOperand", "(", "Operand", "+", "<NUM_LIT>", ")", ".", "setReg", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86InstrBuilder19", "Func": "setDirectAddressInInstr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10193, "Length": 43, "Cover_Rate": 0.4942528735632184, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "byte_mode_size", "=", "emit_setmem_word_loop", "(", "dst", ",", "size", ",", "value4word", ")", ";", "value4byte", "=", "simplify_gen_subreg", "(", "QImode", ",", "value4word", ",", "SImode", ",", "subreg_lowpart_offset", "(", "QImode", ",", "SImode", ")", ")", ";", "emit_setmem_byte_loop", "(", "dst", ",", "byte_mode_size", ",", "value4byte", ",", "false", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "nds32-memory-manipulation5", "Func": "nds32_expand_setmem_loop", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10194, "Length": 43, "Cover_Rate": 0.4725274725274725, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>ELFStreamer", "::", "EmitPersonality", "(", "const", "MCSymbol", "*", "Per", ")", "{"], "ground_truth": ["Personality", "=", "Per", ";"], "File": "ARMELFStreamer3", "Func": "EmitPersonality", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10195, "Length": 15, "Cover_Rate": 0.6521739130434783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "HandleMemoryRefTruncation", "(", "MCInst", "*", "Inst", ",", "unsigned", "IndexOpPosition", ",", "MCStreamer", "&", "Out", ")", "{", "const", "bool", "UseZeroBasedSandbox", "=", "FlagUseZeroBasedSandbox", ";", "unsigned", "IndexReg", "=", "Inst", "->", "getOperand", "(", "IndexOpPosition", ")", ".", "getReg", "(", ")", ";", "if", "(", "UseZeroBasedSandbox", ")", "{", "Inst", "->", "getOperand", "(", "IndexOpPosition", ")", ".", "setReg", "(", "DemoteRegTo32_", "(", "IndexReg", ")", ")", ";", "}", "else", "{", "EmitRegTruncate", "(", "IndexReg", ",", "Out", ")", ";", "}"], "ground_truth": ["}"], "File": "X86MCNaCl", "Func": "HandleMemoryRefTruncation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10196, "Length": 68, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "MCII", ",", "MCContext", "&", "Ctx", ")", ":", "MCII", "(", "MCII", ")", ",", "Ctx", "(", "Ctx", ")", "{"], "ground_truth": ["}"], "File": "MOSMCCodeEmitter", "Func": "MOSMCCodeEmitter", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10197, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const_iterator", "begin", "(", ")", "const", "{", "return", "Map", ".", "begin", "(", ")", ";"], "ground_truth": ["}"], "File": "HexagonConstPropagation", "Func": "begin", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10198, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "bool", "isImmLH", "(", "uint64_t", "Val", ")", "{", "return", "(", "Val", "&", "~", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "RISCV2", "Func": "isImmLH", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10199, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Res", "->", "Tok", ".", "Data", "=", "Str", ".", "data", "(", ")", ";"], "ground_truth": ["Res", "->", "Tok", ".", "Length", "=", "Str", ".", "size", "(", ")", ";"], "File": "X86AsmParser101", "Func": "CreateToken", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10200, "Length": 24, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "<ISA_LIT>TargetMachine", "&", "TM", ",", "unsigned", "StackAlignOverride", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "<ISA_LIT>ProcFamily", "(", "Others", ")", ",", "PICStyle", "(", "PICStyles", "::", "None", ")", ",", "TargetTriple", "(", "TT", ")", ",", "DL", "(", "computeDataLayout", "(", "TargetTriple", ")", ")", ",", "StackAlignOverride", "(", "StackAlignOverride", ")", ",", "In64BitMode", "(", "TargetTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "x86_64", ")", ",", "In32BitMode", "(", "TargetTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "x86", "&&", "TargetTriple", ".", "getEnvironment", "(", ")", "!=", "Triple", "::", "CODE16", ")", ",", "In16BitMode", "(", "TargetTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "x86", "&&", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "CODE16", ")", ",", "TSInfo", "(", "DL", ")", ",", "InstrInfo", "(", "initializeSubtargetDependencies", "(", "CPU", ",", "FS", ")", ")", ",", "TLInfo", "(", "TM", ")", ",", "FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsDown", ",", "getStackAlignment", "(", ")", ",", "is64Bit", "(", ")", "?", "-", "<NUM_LIT>", ":", "-", "<NUM_LIT>", ")", "{", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "Static", ")", "{", "setPICStyle", "(", "PICStyles", "::", "None", ")", ";", "}", "else", "if", "(", "is64Bit", "(", ")", ")", "{", "setPICStyle", "(", "PICStyles", "::", "RIPRel", ")", ";"], "ground_truth": ["}", "else", "if", "(", "isTargetCOFF", "(", ")", ")", "{"], "File": "X86Subtarget105", "Func": "X86Subtarget", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10201, "Length": 218, "Cover_Rate": 0.7414965986394558, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "io_low_attr", "=", "lookup_attribute", "(", "<STR_LIT>", ",", "attr", ")", ";", "tree", "io_attr", "=", "lookup_attribute", "(", "<STR_LIT>", ",", "attr", ")", ";", "tree", "addr_attr", ";", "if", "(", "io_low_attr", "&&", "TREE_VALUE", "(", "io_low_attr", ")", "&&", "TREE_VALUE", "(", "TREE_VALUE", "(", "io_low_attr", ")", ")", ")", "addr_attr", "=", "io_attr", ";", "else", "if", "(", "io_attr", "&&", "TREE_VALUE", "(", "io_attr", ")", "&&", "TREE_VALUE", "(", "TREE_VALUE", "(", "io_attr", ")", ")", ")", "addr_attr", "=", "io_attr", ";", "else", "addr_attr", "=", "lookup_attribute", "(", "<STR_LIT>", ",", "attr", ")", ";", "if", "(", "io_low_attr", "||", "(", "io_attr", "&&", "addr_attr", "&&", "low_io_address_operand", "(", "GEN_INT", "(", "TREE_INT_CST_LOW", "(", "TREE_VALUE", "(", "TREE_VALUE", "(", "addr_attr", ")", ")", ")", ")", ",", "QImode", ")", ")", ")", "SYMBOL_REF_FLAGS", "(", "sym", ")", "|=", "SYMBOL_FLAG_IO_LOW", ";", "if", "(", "io_attr", "||", "io_low_attr", ")", "SYMBOL_REF_FLAGS", "(", "sym", ")", "|=", "SYMBOL_FLAG_IO", ";"], "ground_truth": ["if", "(", "addr_attr", "&&", "!", "DECL_EXTERNAL", "(", "decl", ")", ")", "SYMBOL_REF_FLAGS", "(", "sym", ")", "|=", "SYMBOL_FLAG_ADDRESS", ";"], "File": "avr4", "Func": "avr_encode_section_info", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10202, "Length": 142, "Cover_Rate": 0.4551282051282051, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Relocator", "::", "Address", "S", "=", "pReloc", ".", "symValue", "(", ")", ";", "Relocator", "::", "DWord", "T", "=", "getThumbBit", "(", "pReloc", ")", ";", "Relocator", "::", "DWord", "P", "=", "pReloc", ".", "place", "(", ")", ";", "if", "(", "T", "!=", "<NUM_LIT>", ")", "helper_clear_thumb_bit", "(", "S", ")", ";", "uint16_t", "upper_inst", "=", "*", "(", "reinterpret_cast", "<", "uint16_t", "*", ">", "(", "&", "pReloc", ".", "target", "(", ")", ")", ")", ";", "uint16_t", "lower_inst", "=", "*", "(", "reinterpret_cast", "<", "uint16_t", "*", ">", "(", "&", "pReloc", ".", "target", "(", ")", ")", "+", "<NUM_LIT>", ")", ";", "Relocator", "::", "DWord", "val", "=", "(", "(", "upper_inst", ")", "<<", "<NUM_LIT>", ")", "|", "(", "lower_inst", ")", ";"], "ground_truth": ["Relocator", "::", "DWord", "A", "=", "helper_extract_thumb_movw_movt_addend", "(", "val", ")", "+", "pReloc", ".", "addend", "(", ")", ";"], "File": "ARMRelocator", "Func": "thm_movw_brel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10203, "Length": 118, "Cover_Rate": 0.5673076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "qword", "si_mpy", "(", "qword", "a", ",", "qword", "b", ")", "{", "return", "(", "(", "qword", ")", "(", "vec_mulo", "(", "(", "vec_short8", ")", "(", "a", ")", ",", "(", "vec_short8", ")", "(", "b", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "si2vmx", "Func": "si_mpy", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10204, "Length": 38, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Init<ISA_LIT>MCRegisterInfo", "(", "X", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "X", ";"], "File": "MINA32MCTargetDesc", "Func": "createMINA32MCRegisterInfo", "Target": "MINA32", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10205, "Length": 10, "Cover_Rate": 0.3225806451612903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<ISA_LIT>MCInstrInfo", "::", "isExtentSigned", "(", "MCII", ",", "MCI", ")", ")", "return", "(", "<NUM_LIT>", "<<", "(", "<ISA_LIT>MCInstrInfo", "::", "getExtentBits", "(", "MCII", ",", "MCI", ")", "-", "<NUM_LIT>", ")", ")", "-", "<NUM_LIT>", ";"], "ground_truth": ["return", "(", "<NUM_LIT>", "<<", "<ISA_LIT>MCInstrInfo", "::", "getExtentBits", "(", "MCII", ",", "MCI", ")", ")", "-", "<NUM_LIT>", ";"], "File": "HexagonMCInstrInfo (2)1", "Func": "getMaxValue", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10206, "Length": 47, "Cover_Rate": 0.5529411764705883, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "MIa", ".", "mayLoad", "(", ")", "||", "MIa", ".", "mayStore", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "MIb", ".", "mayLoad", "(", ")", "||", "MIb", ".", "mayStore", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "MIa", ".", "hasUnmodeledSideEffects", "(", ")", "||", "MIb", ".", "hasUnmodeledSideEffects", "(", ")", ")", "return", "false", ";", "if", "(", "MIa", ".", "hasOrderedMemoryRef", "(", ")", "||", "MIb", ".", "hasOrderedMemoryRef", "(", ")", ")", "return", "false", ";", "if", "(", "AA", "&&", "MIa", ".", "hasOneMemOperand", "(", ")", "&&", "MIb", ".", "hasOneMemOperand", "(", ")", ")", "{", "const", "MachineMemOperand", "*", "MMOa", "=", "*", "MIa", ".", "memoperands_begin", "(", ")", ";"], "ground_truth": ["const", "MachineMemOperand", "*", "MMOb", "=", "*", "MIb", ".", "memoperands_begin", "(", ")", ";"], "File": "SIInstrInfo103", "Func": "areMemAccessesTriviallyDisjoint", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10207, "Length": 113, "Cover_Rate": 0.3138888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MaskCV", "[", "i", "]", "=", "Builder", ".", "getInt32", "(", "NumElts", ")", ";", "}", "else", "if", "(", "Mask", "[", "i", "]", "==", "SM_SentinelUndef", ")", "MaskCV", "[", "i", "]", "=", "UndefValue", "::", "get", "(", "EltTy", ")", ";", "else", "MaskCV", "[", "i", "]", "=", "Builder", ".", "getInt32", "(", "Mask", "[", "i", "]", ")", ";", "}"], "ground_truth": ["assert", "(", "(", "!", "V1IsZero", "||", "!", "V1", ")", "&&", "<STR_LIT>", ")", ";"], "File": "X86DCInstruction", "Func": "translateShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10208, "Length": 65, "Cover_Rate": 0.30092592592592593, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "directive", "=", "ASM_LONG", ";", "if", "(", "TARGET_LP64", ")", "directive", "=", "ASM_QUAD", ";", "gcc_assert", "(", "!", "TARGET_64BIT", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "directive", ",", "LPREFIX", ",", "value", ")", ";"], "ground_truth": ["}"], "File": "i386", "Func": "ix86_output_addr_vec_elt", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10209, "Length": 35, "Cover_Rate": 0.7608695652173914, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>TargetLowering", "&", "TLI", "=", "*", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", "F", ")", ".", "getTargetLowering", "(", ")", ";", "SmallVector", "<", "EVT", ",", "<NUM_LIT>", ">", "VTs", ";", "ComputeValueVTs", "(", "TLI", ",", "DL", ",", "Ty", ",", "VTs", ")", ";"], "ground_truth": ["for", "(", "EVT", "VT", ":", "VTs", ")", "{"], "File": "WebAssemblyMachineFunctionInfo", "Func": "ComputeLegalValueVTs", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10210, "Length": 47, "Cover_Rate": 0.32413793103448274, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "M", "==", "i", ")", "continue", ";", "if", "(", "M", "==", "i", "+", "Size", ")", "{", "BlendMask", "|=", "<NUM_LIT>", "<<", "i", ";", "continue", ";", "}", "if", "(", "Zeroable", "[", "i", "]", ")", "{", "if", "(", "V1IsZeroOrUndef", ")", "{", "ForceV1Zero", "=", "true", ";", "Mask", "[", "i", "]", "=", "i", ";", "continue", ";", "}", "if", "(", "V2IsZeroOrUndef", ")", "{", "ForceV2Zero", "=", "true", ";", "BlendMask", "|=", "<NUM_LIT>", "<<", "i", ";", "Mask", "[", "i", "]", "=", "i", "+", "Size", ";", "continue", ";", "}", "}", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "X86ISelLowering (2)6", "Func": "matchVectorShuffleAsBlend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10211, "Length": 88, "Cover_Rate": 0.3876651982378855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_permute_pd", "(", "__m128d", "__W", ",", "__mmask8", "__U", ",", "__m128d", "__X", ",", "const", "int", "__C", ")", "{", "return", "(", "__m128d", ")", "__builtin_ia32_vpermilpd_mask", "(", "(", "__v2df", ")", "__X", ",", "__C", ",", "(", "__v2df", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_mask_permute_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10212, "Length": 54, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>SelectionDAGInfo", "::", "EmitTargetCodeForMemcpy", "(", "SelectionDAG", "&", "DAG", ",", "SDLoc", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align", ",", "bool", "isVolatile", ",", "bool", "AlwaysInline", ",", "MachinePointerInfo", "DstPtrInfo", ",", "MachinePointerInfo", "SrcPtrInfo", ")", "const", "{", "flag_aligned_memcpy", "=", "false", ";", "if", "(", "(", "Align", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "ConstantSDNode", "*", "ConstantSize", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Size", ")", ";", "if", "(", "ConstantSize", ")", "{", "uint64_t", "SizeVal", "=", "ConstantSize", "->", "getZExtValue", "(", ")", ";", "if", "(", "(", "SizeVal", ">", "<NUM_LIT>", ")", "&&", "(", "(", "SizeVal", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ")", "flag_aligned_memcpy", "=", "true", ";"], "ground_truth": ["}"], "File": "HexagonSelectionDAGInfo", "Func": "EmitTargetCodeForMemcpy", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10213, "Length": 105, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";"], "ground_truth": ["<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";"], "File": "TLCS900FrameLowering", "Func": "spillCalleeSavedRegisters", "Target": "TLCS900", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10214, "Length": 58, "Cover_Rate": 0.30851063829787234, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "CONST_INT", ")", "{", "HOST_WIDE_INT", "n", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "(", "n", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "(", "n", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "(", "n", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "}", "return", "<NUM_LIT>", ";", "}", "else", "{", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "CONST_INT", "&&", "register_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "VOIDmode", ")", ")", "{", "HOST_WIDE_INT", "intval", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "TARGET_H8300SX", "&&", "(", "intval", ">=", "<NUM_LIT>", "&&", "intval", "<=", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "TARGET_H8300SX", "&&", "(", "intval", ">=", "-", "<NUM_LIT>", "&&", "intval", "<=", "-", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";", "switch", "(", "(", "unsigned", "int", ")", "intval", "&", "<NUM_LIT>", ")", "{", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "return", "<NUM_LIT>", ";", "}"], "ground_truth": ["if", "(", "(", "intval", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";"], "File": "h83003", "Func": "compute_plussi_length", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10215, "Length": 207, "Cover_Rate": 0.6369230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "SDNode", "*", "U", ":", "DAG", ".", "getEntryNode", "(", ")", ".", "getNode", "(", ")", "->", "uses", "(", ")", ")", "{", "if", "(", "LoadSDNode", "*", "L", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "U", ")", ")", "{", "if", "(", "FrameIndexSDNode", "*", "FI", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "L", "->", "getBasePtr", "(", ")", ")", ")", "{", "if", "(", "FI", "->", "getIndex", "(", ")", "<", "<NUM_LIT>", ")", "{", "int64_t", "InFirstByte", "=", "MFI", ".", "getObjectOffset", "(", "FI", "->", "getIndex", "(", ")", ")", ";", "int64_t", "InLastByte", "=", "InFirstByte", ";"], "ground_truth": ["InLastByte", "+=", "MFI", ".", "getObjectSize", "(", "FI", "->", "getIndex", "(", ")", ")", "-", "<NUM_LIT>", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "addTokenForArgument", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10216, "Length": 100, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "<ISA_LIT>RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "Subtarget", ".", "getFrameLowering", "(", ")", ";", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "TL45RegisterInfo", "Func": "getFrameRegister", "Target": "TL45", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10217, "Length": 50, "Cover_Rate": 0.9259259259259259, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CurDAG", "->", "computeKnownBits", "(", "Op", ",", "KnownZero", ",", "KnownOne", ")", ";", "uint64_t", "NonZeroBits", "=", "(", "~", "KnownZero", ")", ".", "getZExtValue", "(", ")", ";", "uint64_t", "AndImm", ";", "if", "(", "isOpcWithIntImmediate", "(", "Op", ".", "getNode", "(", ")", ",", "<STR_LIT>", ",", "AndImm", ")", ")", "{", "assert", "(", "(", "~", "APInt", "(", "BitWidth", ",", "AndImm", ")", "&", "~", "KnownZero", ")", "==", "<NUM_LIT>", ")", ";", "Op", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "uint64_t", "ShlImm", ";", "if", "(", "!", "isOpcWithIntImmediate", "(", "Op", ".", "getNode", "(", ")", ",", "<STR_LIT>", ",", "ShlImm", ")", ")", "return", "false", ";"], "ground_truth": ["Op", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "AArch64ISelDAGToDAG29", "Func": "isBitfieldPositioningOp", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10218, "Length": 101, "Cover_Rate": 0.47641509433962265, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCELFObjectTargetWriter", "*", "MOTW", "=", "new", "<ISA_LIT>ELFObjectWriter", "(", "Is64Bit", ")", ";", "return", "createELFObjectWriter", "(", "MOTW", ",", "OS", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUELFObjectWriter14", "Func": "createAMDGPUELFObjectWriter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10219, "Length": 21, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isPICStyleStubPIC", "(", ")", ")", "return", "<STR_LIT>", ";", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "X86Subtarget (2)", "Func": "ClassifyBlockAddressReference", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10220, "Length": 13, "Cover_Rate": 0.35135135135135137, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "_mm_sra_pi16", "(", "__m64", "__m", ",", "__m64", "__count", ")", "{", "return", "(", "__m64", ")", "__builtin_arm_wsrah", "(", "(", "__v4hi", ")", "__m", ",", "__count", ")", ";"], "ground_truth": ["}"], "File": "mmintrin", "Func": "_mm_sra_pi16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10221, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Values", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SDValue", "V", "=", "Values", "[", "i", "]", ";", "if", "(", "V", ".", "isUndef", "(", ")", ")", "{", "Consts", "[", "i", "]", "=", "ConstantInt", "::", "get", "(", "IntTy", ",", "<NUM_LIT>", ")", ";", "continue", ";", "}", "if", "(", "auto", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "V", ".", "getNode", "(", ")", ")", ")", "{", "const", "ConstantInt", "*", "CI", "=", "CN", "->", "getConstantIntValue", "(", ")", ";", "Consts", "[", "i", "]", "=", "ConstantInt", "::", "get", "(", "IntTy", ",", "CI", "->", "getValue", "(", ")", ".", "getSExtValue", "(", ")", ")", ";"], "ground_truth": ["}", "else", "if", "(", "auto", "*", "CN", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "V", ".", "getNode", "(", ")", ")", ")", "{"], "File": "HexagonISelLowering1", "Func": "getBuildVectorConstInts", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10222, "Length": 130, "Cover_Rate": 0.5138339920948617, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "computeAddress", "(", "Store", "->", "getPointerOperand", "(", ")", ",", "Addr", ")", ")", "return", "false", ";", "unsigned", "Opc", ";", "bool", "VTIsi1", "=", "false", ";", "bool", "A64", "=", "Subtarget", "->", "hasAddr64", "(", ")", ";", "switch", "(", "getSimpleType", "(", "Store", "->", "getValueOperand", "(", ")", "->", "getType", "(", ")", ")", ")", "{", "case", "<STR_LIT>", ":", "VTIsi1", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "Opc", "=", "A64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "A64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "A64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["Opc", "=", "A64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "WebAssemblyFastISel12", "Func": "selectStore", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10223, "Length": 109, "Cover_Rate": 0.3096590909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstructionSelector", "::", "putConstant", "(", "InsertInfo", "I", ",", "unsigned", "DestReg", ",", "unsigned", "Constant", ")", "const", "{", "(", "void", ")", "BuildMI", "(", "I", ".", "MBB", ",", "I", ".", "InsertBefore", ",", "I", ".", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addDef", "(", "DestReg", ")", ".", "addImm", "(", "Constant", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMInstructionSelector (2)", "Func": "putConstant", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10224, "Length": 67, "Cover_Rate": 0.9436619718309859, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "mask", ">", "<NUM_LIT>", "&&", "mask", "<", "<NUM_LIT>", ")", ";", "temp", "=", "gen_rtx_fmt_ee", "(", "comparison", ",", "VOIDmode", ",", "gen_rtx_REG", "(", "CCRAWmode", ",", "CC_REGNUM", ")", ",", "GEN_INT", "(", "mask", ")", ")", ";", "temp", "=", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "temp", ",", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "label", ")", ",", "pc_rtx", ")", ";", "temp", "=", "gen_rtx_SET", "(", "pc_rtx", ",", "temp", ")", ";"], "ground_truth": ["return", "emit_jump_insn", "(", "temp", ")", ";"], "File": "s3905", "Func": "s390_emit_ccraw_jump", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10225, "Length": 65, "Cover_Rate": 0.6842105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "isVerbose", "(", ")", ")", "{", "OutStreamer", "->", "AddComment", "(", "<STR_LIT>", ")", ";", "OutStreamer", "->", "AddBlankLine", "(", ")", ";", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "isVerbose", "(", ")", ")", "{", "OutStreamer", "->", "AddComment", "(", "<STR_LIT>", ")", ";", "OutStreamer", "->", "AddBlankLine", "(", ")", ";", "}", "break", ";", "default", ":", "{"], "ground_truth": ["<ISA_LIT>MCInstLower", "MCInstLowering", "(", "OutContext", ",", "*", "this", ")", ";"], "File": "WebAssemblyAsmPrinter20", "Func": "EmitInstruction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10226, "Length": 149, "Cover_Rate": 0.4501510574018127, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqdmlsdhq_s16", "(", "int16x8_t", "__inactive", ",", "int16x8_t", "__a", ",", "int16x8_t", "__b", ")", "{", "return", "__builtin_mve_vqdmlsdhq_sv8hi", "(", "__inactive", ",", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vqdmlsdhq_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10227, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "delta", "<", "<NUM_LIT>", ")", "emit_insn", "(", "gen_rtx_SET", "(", "Pmode", ",", "this_rtx", ",", "gen_rtx_MINUS", "(", "Pmode", ",", "this_rtx", ",", "shift", ")", ")", ")", ";", "else", "emit_insn", "(", "gen_rtx_SET", "(", "Pmode", ",", "this_rtx", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "this_rtx", ",", "shift", ")", ")", ")", ";", "}", "if", "(", "mdelta", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", "{"], "ground_truth": ["scratch_rtx", "=", "GEN_INT", "(", "(", "delta", "<", "<NUM_LIT>", "?", "-", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "*", "(", "mdelta", "%", "<NUM_LIT>", ")", ")", ";"], "File": "aarch642", "Func": "aarch64_add_constant", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10228, "Length": 77, "Cover_Rate": 0.3347826086956522, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SaveBlocks", ".", "push_back", "(", "&", "MF", ".", "front", "(", ")", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "if", "(", "MBB", ".", "isEHFuncletEntry", "(", ")", ")", "SaveBlocks", ".", "push_back", "(", "&", "MBB", ")", ";"], "ground_truth": ["if", "(", "MBB", ".", "isReturnBlock", "(", ")", ")", "RestoreBlocks", ".", "push_back", "(", "&", "MBB", ")", ";"], "File": "SILowerSGPRSpills", "Func": "calculateSaveRestoreBlocks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10229, "Length": 53, "Cover_Rate": 0.3732394366197183, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["Reserved", ".", "set", "(", "<STR_LIT>", ")", ";"], "File": "LM32RegisterInfo", "Func": "getReservedRegs", "Target": "LM32", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10230, "Length": 59, "Cover_Rate": 0.6781609195402298, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "MOVZEquivalent", "=", "RegWidth", "==", "<NUM_LIT>", "?", "~", "Value", "&", "<NUM_LIT>", ":", "~", "Value", ";", "return", "isMOVZImm", "(", "RegWidth", ",", "MOVZEquivalent", ",", "UImm16", ",", "Shift", ")", ";"], "ground_truth": ["}"], "File": "AArch64BaseInfo2", "Func": "isMOVNImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10231, "Length": 28, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstrBuilder", "MIB", ";", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addGlobalAddress", "(", "GV", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "unsigned", "Flag", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOInvariant", ";", "MachineMemOperand", "*", "MMO", "=", "MBB", ".", "getParent", "(", ")", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getGOT", "(", ")", ",", "Flag", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "MIB", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["MIB", ".", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";"], "File": "ARMInstrInfo30", "Func": "expandLoadStackGuard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10232, "Length": 124, "Cover_Rate": 0.35327635327635326, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>BaseTargetMachine", "::", "~", "<ISA_LIT>BaseTargetMachine", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine (2)1", "Func": "~ARMBaseTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10233, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>CFGOptimizer", "(", ")", ";"], "ground_truth": ["}"], "File": "HexagonCFGOptimizer (2)", "Func": "createHexagonCFGOptimizer", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10234, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "std", "::", "next", "(", "FirstUncondOrIndirectBr", ")", "!=", "MBB", ".", "end", "(", ")", ")", "{", "std", "::", "next", "(", "FirstUncondOrIndirectBr", ")", "->", "eraseFromParent", "(", ")", ";", "NumTerminators", "--", ";", "}", "I", "=", "FirstUncondOrIndirectBr", ";", "}", "if", "(", "I", "->", "getDesc", "(", ")", ".", "isIndirectBranch", "(", ")", ")", "return", "true", ";", "if", "(", "NumTerminators", ">", "<NUM_LIT>", ")", "return", "true", ";", "if", "(", "!", "isAnalyzableBranchOpc", "(", "I", "->", "getOpcode", "(", ")", ")", "||", "(", "NumTerminators", "==", "<NUM_LIT>", "&&", "!", "isAnalyzableBranchOpc", "(", "std", "::", "prev", "(", "I", ")", "->", "getOpcode", "(", ")", ")", ")", ")", "return", "true", ";", "if", "(", "NumTerminators", "==", "<NUM_LIT>", "&&", "I", "->", "getDesc", "(", ")", ".", "isUnconditionalBranch", "(", ")", ")", "{", "TBB", "=", "getBranchDestBlock", "(", "*", "I", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "M88kInstrInfo", "Func": "analyzeBranch", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10235, "Length": 125, "Cover_Rate": 0.32299741602067183, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printOperand", "(", "MI", ",", "OpNo", "+", "<NUM_LIT>", ",", "STI", ",", "O", ")", ";"], "ground_truth": ["O", "<<", "')'", ";"], "File": "PPCInstPrinter18", "Func": "printMemRegImm34", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10236, "Length": 17, "Cover_Rate": 0.30357142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "LoadOpcode", ",", "StoreOpcode", ";", "TII", ".", "getLoadStoreOpcodes", "(", "RC", ",", "LoadOpcode", ",", "StoreOpcode", ")", ";", "BuildMI", "(", "MBB", ",", "SaveMBBI", ",", "DL", ",", "TII", ".", "get", "(", "StoreOpcode", ")", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Base", ")", ".", "addImm", "(", "Offset", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "UseMBBI", ",", "DL", ",", "TII", ".", "get", "(", "LoadOpcode", ")", ",", "Reg", ")", ".", "addReg", "(", "Base", ")", ".", "addImm", "(", "Offset", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";"], "File": "SystemZRegisterInfo24", "Func": "saveScavengerRegister", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10237, "Length": 89, "Cover_Rate": 0.5114942528735632, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>Section", "(", ")", "{"], "ground_truth": ["}"], "File": "NVPTXSection13", "Func": "~NVPTXSection", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10238, "Length": 6, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "OpcodeIndex", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "OpcodeIndex", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "OpcodeIndex", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "OpcodeIndex", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "OpcodeIndex", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "OpcodeIndex", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "OpcodeIndex", "=", "<NUM_LIT>", ";", "assert", "(", "NumVecs", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "break", ";", "}", "EVT", "ResTy", ";", "if", "(", "NumVecs", "==", "<NUM_LIT>", ")", "ResTy", "=", "VT", ";", "else", "{", "unsigned", "ResTyElts", "=", "(", "NumVecs", "==", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "NumVecs", ";", "if", "(", "!", "is64BitVector", ")", "ResTyElts", "*=", "<NUM_LIT>", ";", "ResTy", "=", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "<STR_LIT>", ",", "ResTyElts", ")", ";", "}", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "ResTys", ".", "push_back", "(", "ResTy", ")", ";", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "<STR_LIT>", ")", ";", "ResTys", ".", "push_back", "(", "<STR_LIT>", ")", ";", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDNode", "*", "VLd", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "if", "(", "is64BitVector", "||", "NumVecs", "<=", "<NUM_LIT>", ")", "{", "unsigned", "Opc", "=", "(", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "QOpcodes0", "[", "OpcodeIndex", "]", ")", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "<NUM_LIT>", ")", ";", "if", "(", "(", "NumVecs", "==", "<NUM_LIT>", "||", "NumVecs", "==", "<NUM_LIT>", ")", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Opc", "=", "getVLDSTRegisterUpdateOpcode", "(", "Opc", ")", ";", "if", "(", "(", "NumVecs", "!=", "<NUM_LIT>", "&&", "NumVecs", "!=", "<NUM_LIT>", "&&", "Opc", "!=", "<STR_LIT>", ")", "||", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Ops", ".", "push_back", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "?", "Reg0", ":", "Inc", ")", ";", "}", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "VLd", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ".", "data", "(", ")", ",", "Ops", ".", "size", "(", ")", ")", ";", "}", "else", "{", "EVT", "AddrTy", "=", "MemAddr", ".", "getValueType", "(", ")", ";", "SDValue", "ImplDef", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "ResTy", ")", ",", "<NUM_LIT>", ")", ";", "const", "SDValue", "OpsA", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "Reg0", ",", "ImplDef", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";", "SDNode", "*", "VLdA", "=", "CurDAG", "->", "getMachineNode", "(", "QOpcodes0", "[", "OpcodeIndex", "]", ",", "dl", ",", "ResTy", ",", "AddrTy", ",", "<STR_LIT>", ",", "OpsA", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "SDValue", "(", "VLdA", ",", "<NUM_LIT>", ")", ";", "Ops", ".", "push_back", "(", "SDValue", "(", "VLdA", ",", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{"], "ground_truth": ["SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "<NUM_LIT>", ")", ";"], "File": "ARMISelDAGToDAG40", "Func": "SelectVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10239, "Length": 512, "Cover_Rate": 0.5219164118246687, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isUImm", "<", "<NUM_LIT>", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "LoongArchAsmParser", "Func": "isUImm15", "Target": "LoongArch", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10240, "Length": 9, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PrologEpilogPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "TargetSubtargetInfo", "&", "STI", "=", "MF", ".", "getSubtarget", "(", ")", ";", "const", "TargetFrameLowering", "&", "TFI", "=", "*", "STI", ".", "getFrameLowering", "(", ")", ";", "const", "TargetRegisterInfo", "&", "TRI", "=", "*", "STI", ".", "getRegisterInfo", "(", ")", ";", "bool", "Modified", "=", "false", ";", "calculateFrameObjectOffsets", "(", "MF", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "BB", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "BB", "!=", "E", ";", "++", "BB", ")", "{", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "BB", "->", "begin", "(", ")", ";", "I", "!=", "BB", "->", "end", "(", ")", ";", "++", "I", ")", "{", "MachineInstr", "*", "MI", "=", "I", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "!", "MI", "->", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "continue", ";", "TRI", ".", "eliminateFrameIndex", "(", "MI", ",", "<NUM_LIT>", ",", "i", ",", "nullptr", ")", ";", "Modified", "=", "true", ";", "}"], "ground_truth": ["}"], "File": "NVPTXPrologEpilogPass21", "Func": "runOnMachineFunction", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10241, "Length": 173, "Cover_Rate": 0.692, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "dest", ",", "vdest", ",", "op0", ",", "op1", ",", "mask", ",", "op2", ",", "op3", ";", "mode", "=", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "mode", "==", "HFmode", ")", "vmode", "=", "V8HFmode", ";", "else", "if", "(", "mode", "==", "SFmode", ")", "vmode", "=", "V4SFmode", ";", "else", "if", "(", "mode", "==", "DFmode", ")", "vmode", "=", "V2DFmode", ";", "else", "if", "(", "mode", "==", "TFmode", ")", "vmode", "=", "mode", ";", "else", "gcc_unreachable", "(", ")", ";", "if", "(", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "emit_move_insn", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "return", ";", "}", "dest", "=", "operands", "[", "<NUM_LIT>", "]", ";", "vdest", "=", "lowpart_subreg", "(", "vmode", ",", "dest", ",", "mode", ")", ";"], "ground_truth": ["if", "(", "vdest", "==", "NULL_RTX", ")", "vdest", "=", "gen_reg_rtx", "(", "vmode", ")", ";"], "File": "i386-expand", "Func": "ix86_expand_copysign", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10242, "Length": 136, "Cover_Rate": 0.35142118863049093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "Memory", ".", "BaseRegNum", ")", ")", "return", "false", ";", "if", "(", "!", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "Memory", ".", "OffsetRegNum", ")", ")", "return", "false", ";", "if", "(", "shift", "==", "<NUM_LIT>", "&&", "Memory", ".", "ShiftType", "!=", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "shift", ">", "<NUM_LIT>", "&&", "(", "Memory", ".", "ShiftType", "!=", "<STR_LIT>", "||", "Memory", ".", "ShiftImm", "!=", "shift", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMAsmParser (2)3", "Func": "isMemRegRQOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10243, "Length": 77, "Cover_Rate": 0.6754385964912281, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "prev_regno", "=", "CONDITION_CODE_REGNUM", ";", "while", "(", "num_operands", "--", ")", "{", "if", "(", "GET_CODE", "(", "operands", "[", "num_operands", "]", ")", "!=", "REG", ")", "return", "<NUM_LIT>", ";", "if", "(", "REGNO", "(", "operands", "[", "num_operands", "]", ")", ">", "prev_regno", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["prev_regno", "=", "REGNO", "(", "operands", "[", "num_operands", "]", ")", ";"], "File": "fr30", "Func": "fr30_check_multiple_regs", "Target": "fr30", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 10244, "Length": 52, "Cover_Rate": 0.39097744360902253, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "test", ";", "emit_insn", "(", "gen_absxf2", "(", "tmp", ",", "op1", ")", ")", ";", "test", "=", "gen_rtx_GE", "(", "VOIDmode", ",", "tmp", ",", "const_double_from_real_value", "(", "REAL_VALUE_ATOF", "(", "<STR_LIT>", ",", "XFmode", ")", ",", "XFmode", ")", ")", ";", "emit_jump_insn", "(", "gen_cbranchxf4", "(", "test", ",", "XEXP", "(", "test", ",", "<NUM_LIT>", ")", ",", "XEXP", "(", "test", ",", "<NUM_LIT>", ")", ",", "label1", ")", ")", ";", "emit_move_insn", "(", "tmp2", ",", "standard_80387_constant_rtx", "(", "<NUM_LIT>", ")", ")", ";", "emit_insn", "(", "gen_fyl2xp1xf3_i387", "(", "op0", ",", "op1", ",", "tmp2", ")", ")", ";", "emit_jump", "(", "label2", ")", ";", "emit_label", "(", "label1", ")", ";", "emit_move_insn", "(", "tmp", ",", "CONST1_RTX", "(", "XFmode", ")", ")", ";", "emit_insn", "(", "gen_addxf3", "(", "tmp", ",", "op1", ",", "tmp", ")", ")", ";"], "ground_truth": ["emit_move_insn", "(", "tmp2", ",", "standard_80387_constant_rtx", "(", "<NUM_LIT>", ")", ")", ";"], "File": "i3865", "Func": "ix86_emit_i387_log1p", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10245, "Length": 122, "Cover_Rate": 0.6703296703296703, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "coproc", "==", "<NUM_LIT>", "||", "coproc", "==", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "break", ";", "}", "uint64_t", "featureBits", "=", "(", "(", "const", "MCDisassembler", "*", ")", "Decoder", ")", "->", "getSubtargetInfo", "(", ")", ".", "getFeatureBits", "(", ")", ";", "if", "(", "(", "featureBits", "&", "<STR_LIT>", ")", "&&", "(", "coproc", "!=", "<NUM_LIT>", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "coproc", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "CRd", ")", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "imm", "=", "<STR_LIT>", "(", "U", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "imm", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "imm", "|=", "U", "<<", "<NUM_LIT>", ";", "default", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";"], "ground_truth": ["break", ";"], "File": "ARMDisassembler26", "Func": "DecodeCopMemInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10246, "Length": 317, "Cover_Rate": 0.39232673267326734, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isPromotableZeroStoreInst", "(", "MachineInstr", "*", "MI", ")", "{", "return", "(", "isPromotableZeroStoreOpcode", "(", "MI", ")", ")", "&&", "getLdStRegOp", "(", "MI", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "AArch64LoadStoreOptimizer33", "Func": "isPromotableZeroStoreInst", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10247, "Length": 29, "Cover_Rate": 0.9354838709677419, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "{", "Info", ".", "opc", "=", "<STR_LIT>", ";", "uint64_t", "NumElts", "=", "DL", ".", "getTypeSizeInBits", "(", "I", ".", "getType", "(", ")", ")", "/", "<NUM_LIT>", ";", "Info", ".", "memVT", "=", "EVT", "::", "getVectorVT", "(", "I", ".", "getType", "(", ")", "->", "getContext", "(", ")", ",", "<STR_LIT>", ",", "NumElts", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "I", ".", "getNumArgOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Info", ".", "align", ".", "reset", "(", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "Info", ".", "opc", "=", "<STR_LIT>", ";", "unsigned", "NumElts", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "ArgI", "=", "<NUM_LIT>", ",", "ArgE", "=", "I", ".", "getNumArgOperands", "(", ")", ";", "ArgI", "<", "ArgE", ";", "++", "ArgI", ")", "{", "Type", "*", "ArgTy", "=", "I", ".", "getArgOperand", "(", "ArgI", ")", "->", "getType", "(", ")", ";", "if", "(", "!", "ArgTy", "->", "isVectorTy", "(", ")", ")", "break", ";", "NumElts", "+=", "DL", ".", "getTypeSizeInBits", "(", "ArgTy", ")", "/", "<NUM_LIT>", ";", "}", "Info", ".", "memVT", "=", "EVT", "::", "getVectorVT", "(", "I", ".", "getType", "(", ")", "->", "getContext", "(", ")", ",", "<STR_LIT>", ",", "NumElts", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "I", ".", "getNumArgOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Info", ".", "align", ".", "reset", "(", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOStore", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "PointerType", "*", "PtrTy", "=", "cast", "<", "PointerType", ">", "(", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";", "Info", ".", "opc", "=", "<STR_LIT>", ";", "Info", ".", "memVT", "=", "<STR_LIT>", "(", "PtrTy", "->", "getElementType", "(", ")", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Info", ".", "align", "=", "DL", ".", "getABITypeAlign", "(", "PtrTy", "->", "getElementType", "(", ")", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOVolatile", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "PointerType", "*", "PtrTy", "=", "cast", "<", "PointerType", ">", "(", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";", "Info", ".", "opc", "=", "<STR_LIT>", ";", "Info", ".", "memVT", "=", "<STR_LIT>", "(", "PtrTy", "->", "getElementType", "(", ")", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Info", ".", "align", "=", "DL", ".", "getABITypeAlign", "(", "PtrTy", "->", "getElementType", "(", ")", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOStore", "|", "MachineMemOperand", "::", "MOVolatile", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Info", ".", "opc", "=", "<STR_LIT>", ";", "Info", ".", "memVT", "=", "<STR_LIT>", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Info", ".", "align", "=", "Align", "(", "<NUM_LIT>", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOVolatile", ";", "return", "true", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AArch64ISelLowering115", "Func": "getTgtMemIntrinsic", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10248, "Length": 513, "Cover_Rate": 0.5150602409638554, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "int", "i", "=", "Num", ";", "i", "<", "Bytes", ";", "++", "i", ")", "{", "buffer", "[", "curpos", "]", "=", "<NUM_LIT>", ";", "curpos", "++", ";", "}"], "ground_truth": ["return", "curpos", ";"], "File": "NVPTXAsmPrinter17", "Func": "addBytes", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10249, "Length": 29, "Cover_Rate": 0.3020833333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CCAssignFn", "*", "<ISA_LIT>FastISel", "::", "CCAssignFnForCall", "(", "CallingConv", "::", "ID", "CC", ")", "const", "{", "if", "(", "CC", "==", "CallingConv", "::", "WebKit_JS", ")", "return", "CC_<ISA_LIT>_WebKit_JS", ";", "if", "(", "CC", "==", "CallingConv", "::", "GHC", ")", "return", "CC_<ISA_LIT>_GHC", ";"], "ground_truth": ["return", "Subtarget", "->", "isTargetDarwin", "(", ")", "?", "CC_<ISA_LIT>_DarwinPCS", ":", "CC_<ISA_LIT>_AAPCS", ";"], "File": "AArch64FastISel (2)", "Func": "CCAssignFnForCall", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10250, "Length": 46, "Cover_Rate": 0.9787234042553191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LongBrMBB", "->", "addSuccessor", "(", "BalTgtMBB", ")", ";", "BalTgtMBB", "->", "addSuccessor", "(", "TgtMBB", ")", ";", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", "=", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "unsigned", "BalOp", "=", "<STR_LIT>", ";", "if", "(", "!", "ABI", ".", "IsN64", "(", ")", ")", "{", "Pos", "=", "LongBrMBB", "->", "begin", "(", ")", ";", "BuildMI", "(", "*", "LongBrMBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "LongBrMBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MIBundleBuilder", "(", "*", "LongBrMBB", ",", "Pos", ")", ".", "append", "(", "BuildMI", "(", "*", "MF", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addMBB", "(", "TgtMBB", ")", ".", "addMBB", "(", "BalTgtMBB", ")", ")", ".", "append", "(", "BuildMI", "(", "*", "MF", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addMBB", "(", "TgtMBB", ")", ".", "addMBB", "(", "BalTgtMBB", ")", ")", ".", "append", "(", "BuildMI", "(", "*", "MF", ",", "DL", ",", "TII", "->", "get", "(", "BalOp", ")", ")", ".", "addMBB", "(", "BalTgtMBB", ")", ")", ";", "Pos", "=", "BalTgtMBB", "->", "begin", "(", ")", ";", "BuildMI", "(", "*", "BalTgtMBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "BalTgtMBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "isTargetNaCl", "(", ")", ")", "{", "MIBundleBuilder", "(", "*", "BalTgtMBB", ",", "Pos", ")", ".", "append", "(", "BuildMI", "(", "*", "MF", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ".", "append", "(", "BuildMI", "(", "*", "MF", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ")", ";", "}", "else", "{", "BuildMI", "(", "*", "BalTgtMBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "MF", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "TgtMBB", "->", "setAlignment", "(", "MIPS_NACL_BUNDLE_ALIGN", ")", ";", "}", "}", "assert", "(", "LongBrMBB", "->", "size", "(", ")", "+", "BalTgtMBB", "->", "size", "(", ")", "==", "LongBranchSeqSize", ")", ";", "}", "else", "{", "Pos", "=", "LongBrMBB", "->", "begin", "(", ")", ";", "LongBrMBB", "->", "addSuccessor", "(", "TgtMBB", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "LongBrMBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TgtMBB", ")", ";"], "File": "MipsLongBranch14", "Func": "expandToLongBranch", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10251, "Length": 471, "Cover_Rate": 0.6148825065274152, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "frv_legitimize_argument", "(", "enum", "insn_code", "icode", ",", "int", "opnum", ",", "rtx", "arg", ")", "{", "machine_mode", "mode", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "opnum", "]", ".", "mode", ";"], "ground_truth": ["if", "(", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "opnum", "]", ".", "predicate", ")", "(", "arg", ",", "mode", ")", ")", "return", "arg", ";"], "File": "frv", "Func": "frv_legitimize_argument", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 10252, "Length": 55, "Cover_Rate": 0.8461538461538461, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "Inst", ".", "getOpcode", "(", ")", ";", "unsigned", "I", "=", "<NUM_LIT>", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "for", "(", "unsigned", "J", "=", "<NUM_LIT>", ";", "J", "<", "Desc", ".", "getNumDefs", "(", ")", ";", "++", "J", ")", "{", "(", "(", "<ISA_LIT>Operand", "&", ")", "*", "Operands", "[", "I", "++", "]", ")", ".", "addRegOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "}", "for", "(", "unsigned", "E", "=", "Operands", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "<ISA_LIT>Operand", "&", "Op", "=", "(", "(", "<ISA_LIT>Operand", "&", ")", "*", "Operands", "[", "I", "]", ")", ";", "if", "(", "isRegOrImmWithInputMods", "(", "Desc", ",", "Inst", ".", "getNumOperands", "(", ")", ")", ")", "{", "Op", ".", "addRegOrImmWithFPInputModsOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "Op", ".", "isImmModifier", "(", ")", ")", "{", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "I", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "<ISA_LIT>Operand", "::", "ImmTyClamp<ISA_LIT>", ")", ";", "int", "OpSelIdx", "=", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "op_sel", ")", ";", "if", "(", "OpSelIdx", "!=", "-", "<NUM_LIT>", ")", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "<ISA_LIT>Operand", "::", "ImmTyOpSel", ")", ";"], "ground_truth": ["addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "<ISA_LIT>Operand", "::", "ImmTyWaitEXP", ")", ";"], "File": "AMDGPUAsmParser40", "Func": "cvtVINTERP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10253, "Length": 218, "Cover_Rate": 0.48660714285714285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "list", "=", "M32C_ATTRIBUTES", "(", "node", ")", ";", "while", "(", "list", ")", "{", "if", "(", "is_attribute_p", "(", "<STR_LIT>", ",", "TREE_PURPOSE", "(", "list", ")", ")", ")", "return", "<NUM_LIT>", ";", "list", "=", "TREE_CHAIN", "(", "list", ")", ";"], "ground_truth": ["}"], "File": "m32c", "Func": "fast_interrupt_p", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10254, "Length": 36, "Cover_Rate": 0.7346938775510204, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isSingleSpacedVectorIndexed", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "VectorList", ".", "Count", "==", "<NUM_LIT>", "&&", "VectorList", ".", "LaneIndex", "<=", "<NUM_LIT>", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListFourDByteIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10255, "Length": 23, "Cover_Rate": 0.7666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>MemorySize", "(", ")", "{", "return", "new", "<ISA_LIT>MemorySize", "(", ")", ";"], "ground_truth": ["}"], "File": "TPCMemorySize", "Func": "createTPCMemorySize", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10256, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>SelectionDAGInfo", "::", "<ISA_LIT>SelectionDAGInfo", "(", "const", "<ISA_LIT>TargetMachine", "&", "TM", ")", ":", "TargetSelectionDAGInfo", "(", "TM", ")", "{"], "ground_truth": ["}"], "File": "Cpu0SelectionDAGInfo", "Func": "Cpu0SelectionDAGInfo", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10257, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "F2003fAsmPrinter", "Func": "getPassName", "Target": "F2003f", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10258, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "DFmode", ":", "return", "<NUM_LIT>", ";", "case", "XFmode", ":", "return", "<NUM_LIT>", ";", "case", "TImode", ":", "return", "SPEC_MODE_INVALID", ";", "default", ":", "return", "SPEC_MODE_INVALID", ";", "}"], "ground_truth": ["}"], "File": "ia644", "Func": "ia64_mode_to_int", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10259, "Length": 25, "Cover_Rate": 0.33783783783783783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "auto", "FIN", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Addr", ")", ")", "{", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FIN", "->", "getIndex", "(", ")", ",", "Subtarget", "->", "getXLenVT", "(", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "RISCVISelDAGToDAG", "Func": "SelectAddrFI", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10260, "Length": 36, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", ";", "case", "SYMBOL_REF", ":", "assemble_name", "(", "stream", ",", "XSTR", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "return", ";", "case", "LABEL_REF", ":", "case", "CONST", ":", "output_addr_const", "(", "stream", ",", "x", ")", ";", "return", ";", "case", "PLUS", ":", "frv_print_operand_memory_reference", "(", "stream", ",", "x", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", ";"], "File": "frv3", "Func": "frv_print_operand_address", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 10261, "Length": 48, "Cover_Rate": 0.35555555555555557, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StoreOperands", ".", "push_back", "(", "Chain", ")", ";", "StoreOperands", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "Offsets", "[", "i", "]", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "}", "SDValue", "RetVal", "=", "OutVals", "[", "i", "]", ";", "if", "(", "ExtendIntegerRetVal", ")", "{", "RetVal", "=", "DAG", ".", "getNode", "(", "Outs", "[", "i", "]", ".", "Flags", ".", "isSExt", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "RetVal", ")", ";", "}", "else", "if", "(", "RetVal", ".", "getValueSizeInBits", "(", ")", "<", "<NUM_LIT>", ")", "{", "RetVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "RetVal", ")", ";", "}", "StoreOperands", ".", "push_back", "(", "RetVal", ")", ";", "if", "(", "VectorInfo", "[", "i", "]", "&", "PVF_LAST", ")", "{", "<STR_LIT>", "Op", ";", "unsigned", "NumElts", "=", "StoreOperands", ".", "size", "(", ")", "-", "<NUM_LIT>", ";", "switch", "(", "NumElts", ")", "{", "case", "<NUM_LIT>", ":", "Op", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "Op", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "Op", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "EVT", "TheStoreType", "=", "ExtendIntegerRetVal", "?", "<STR_LIT>", ":", "VTs", "[", "i", "]", ";", "Chain", "=", "DAG", ".", "getMemIntrinsicNode", "(", "Op", ",", "dl", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ")", ",", "StoreOperands", ",", "TheStoreType", ",", "MachinePointerInfo", "(", ")", ",", "Align", "(", "<NUM_LIT>", ")", ",", "MachineMemOperand", "::", "MOStore", ")", ";", "StoreOperands", ".", "clear", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "NVPTXISelLowering39", "Func": "LowerReturn", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10262, "Length": 223, "Cover_Rate": 0.41682242990654206, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_sshlv2di", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vshlq_s64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10263, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "else", "{", "switch", "(", "Opc", ")", "{", "case", "<STR_LIT>", ":", "ED", ".", "Rd", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "ED", ".", "IsDef", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "ED", ".", "Rd", "=", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "<STR_LIT>", "}", ";", "ED", ".", "IsDef", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "ED", ".", "Rd", "=", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "<STR_LIT>", "}", ";", "ED", ".", "IsDef", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "ED", ".", "Rd", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "ED", ".", "Expr", ".", "Rs", "=", "MI", ".", "getOperand", "(", "OpNum", "-", "<NUM_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "ED", ".", "Expr", ".", "Rs", "=", "MI", ".", "getOperand", "(", "OpNum", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["break", ";"], "File": "HexagonConstExtenders1", "Func": "recordExtender", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10264, "Length": 160, "Cover_Rate": 0.3131115459882583, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std_expand_builtin_va_start", "(", "valist", ",", "nextarg", ")", ";"], "ground_truth": ["}"], "File": "mn103003", "Func": "mn10300_va_start", "Target": "mn10300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10265, "Length": 8, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "ADDRESS_SPACE_CONST", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "ADDRESS_SPACE_SHARED", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "ADDRESS_SPACE_GLOBAL", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "}", "O", "<<", "<STR_LIT>", "<<", "(", "int", ")", "getOpenCLAlignment", "(", "DL", ",", "ETy", ")", "<<", "<STR_LIT>", ";", "}", "printParamName", "(", "I", ",", "paramIndex", ",", "O", ")", ";", "continue", ";", "}", "O", "<<", "<STR_LIT>", ";", "if", "(", "Ty", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")", "O", "<<", "<STR_LIT>", ";", "else", "O", "<<", "getPTXFundamentalTypeStr", "(", "Ty", ")", ";", "O", "<<", "<STR_LIT>", ";", "printParamName", "(", "I", ",", "paramIndex", ",", "O", ")", ";", "continue", ";", "}", "unsigned", "sz", "=", "<NUM_LIT>", ";", "if", "(", "isa", "<", "IntegerType", ">", "(", "Ty", ")", ")", "{", "sz", "=", "cast", "<", "IntegerType", ">", "(", "Ty", ")", "->", "getBitWidth", "(", ")", ";", "if", "(", "sz", "<", "<NUM_LIT>", ")", "sz", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "isa", "<", "PointerType", ">", "(", "Ty", ")", ")", "sz", "=", "thePointerTy", ".", "getSizeInBits", "(", ")", ";", "else", "if", "(", "Ty", "->", "isHalfTy", "(", ")", ")", "sz", "=", "<NUM_LIT>", ";", "else", "sz", "=", "Ty", "->", "getPrimitiveSizeInBits", "(", ")", ";", "if", "(", "isABI", ")", "O", "<<", "<STR_LIT>", "<<", "sz", "<<", "<STR_LIT>", ";", "else", "O", "<<", "<STR_LIT>", "<<", "sz", "<<", "<STR_LIT>", ";", "printParamName", "(", "I", ",", "paramIndex", ",", "O", ")", ";", "continue", ";", "}", "auto", "*", "PTy", "=", "dyn_cast", "<", "PointerType", ">", "(", "Ty", ")", ";", "assert", "(", "PTy", "&&", "<STR_LIT>", ")", ";", "Type", "*", "ETy", "=", "PTy", "->", "getElementType", "(", ")", ";", "if", "(", "isABI", "||", "isKernelFunc", ")", "{", "unsigned", "align", "=", "PAL", ".", "getParamAlignment", "(", "paramIndex", ")", ";", "if", "(", "align", "==", "<NUM_LIT>", ")", "align", "=", "DL", ".", "getABITypeAlignment", "(", "ETy", ")", ";", "if", "(", "!", "isKernelFunc", "&&", "align", "<", "<NUM_LIT>", ")", "align", "=", "<NUM_LIT>", ";", "unsigned", "sz", "=", "DL", ".", "getTypeAllocSize", "(", "ETy", ")", ";", "O", "<<", "<STR_LIT>", "<<", "align", "<<", "<STR_LIT>", ";", "printParamName", "(", "I", ",", "paramIndex", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", "<<", "sz", "<<", "<STR_LIT>", ";", "continue", ";"], "ground_truth": ["}", "else", "{"], "File": "NVPTXAsmPrinter49", "Func": "emitFunctionParamList", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10266, "Length": 335, "Cover_Rate": 0.32367149758454106, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BB", "->", "addSuccessor", "(", "copy0MBB", ")", ";", "}", "BB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "unsigned", "Opc", "=", "<STR_LIT>", "(", "CC", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "sinkMBB", ")", ";", "if", "(", "CascadedCMOV", ")", "{", "unsigned", "Opc2", "=", "<STR_LIT>", "(", "(", "<STR_LIT>", ")", "CascadedCMOV", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "BuildMI", "(", "jcc1MBB", ",", "DL", ",", "TII", "->", "get", "(", "Opc2", ")", ")", ".", "addMBB", "(", "sinkMBB", ")", ";", "}", "copy0MBB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "MachineBasicBlock", "::", "iterator", "MIItBegin", "=", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ";", "MachineBasicBlock", "::", "iterator", "MIItEnd", "=", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "LastCMOV", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "SinkInsertionPoint", "=", "sinkMBB", "->", "begin", "(", ")", ";", "DenseMap", "<", "unsigned", ",", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">>", "RegRewriteTable", ";", "MachineInstrBuilder", "MIB", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "MIIt", "=", "MIItBegin", ";", "MIIt", "!=", "MIItEnd", ";", "++", "MIIt", ")", "{", "unsigned", "DestReg", "=", "MIIt", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Op1Reg", "=", "MIIt", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Op2Reg", "=", "MIIt", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "MIIt", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "OppCC", ")", "std", "::", "swap", "(", "Op1Reg", ",", "Op2Reg", ")", ";", "if", "(", "RegRewriteTable", ".", "find", "(", "Op1Reg", ")", "!=", "RegRewriteTable", ".", "end", "(", ")", ")", "Op1Reg", "=", "RegRewriteTable", "[", "Op1Reg", "]", ".", "first", ";", "if", "(", "RegRewriteTable", ".", "find", "(", "Op2Reg", ")", "!=", "RegRewriteTable", ".", "end", "(", ")", ")", "Op2Reg", "=", "RegRewriteTable", "[", "Op2Reg", "]", ".", "second", ";", "MIB", "=", "BuildMI", "(", "*", "sinkMBB", ",", "SinkInsertionPoint", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "Op1Reg", ")", ".", "addMBB", "(", "copy0MBB", ")", ".", "addReg", "(", "Op2Reg", ")", ".", "addMBB", "(", "thisMBB", ")", ";", "RegRewriteTable", "[", "DestReg", "]", "=", "std", "::", "make_pair", "(", "Op1Reg", ",", "Op2Reg", ")", ";", "}", "if", "(", "CascadedCMOV", ")", "{", "MIB", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "jcc1MBB", ")", ";", "BuildMI", "(", "*", "sinkMBB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MIB", ".", "getInstr", "(", ")", ")", ")", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "CascadedCMOV", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "CascadedCMOV", "->", "eraseFromParent", "(", ")", ";", "}", "for", "(", "MachineBasicBlock", "::", "iterator", "MIIt", "=", "MIItBegin", ";", "MIIt", "!=", "MIItEnd", ";", ")", "(", "MIIt", "++", ")", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "sinkMBB", ";"], "File": "X86ISelLowering197", "Func": "EmitLoweredSelect", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10267, "Length": 455, "Cover_Rate": 0.47297297297297297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initGlobalBaseReg", "(", ")", ";", "}"], "ground_truth": ["return", "GlobalBaseReg", ";"], "File": "MipsMachineFunction39", "Func": "getGlobalBaseRegForGlobalISel", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10268, "Length": 8, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCSectionELF", "*", "ConfigSection", "=", "Context", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "<NUM_LIT>", ",", "SectionKind", "::", "getReadOnly", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "ConfigSection", ")", ";", "const", "AMDGPUSubtarget", "&", "STM", "=", "TM", ".", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ")", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", ">", "AMDGPUSubtarget", "::", "NORTHERN_ISLANDS", ")", "{", "EmitProgramInfo<ISA_LIT>", "(", "MF", ")", ";", "}", "else", "{", "EmitProgramInfoR600", "(", "MF", ")", ";", "}", "DisasmLines", ".", "clear", "(", ")", ";", "HexLines", ".", "clear", "(", ")", ";", "DisasmLineMaxLen", "=", "<NUM_LIT>", ";", "OutStreamer", ".", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getTextSection", "(", ")", ")", ";", "EmitFunctionBody", "(", ")", ";", "if", "(", "STM", ".", "dumpCode", "(", ")", ")", "{", "MF", ".", "dump", "(", ")", ";", "if", "(", "DisasmEnabled", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "Context", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_NOTE", ",", "<NUM_LIT>", ",", "SectionKind", "::", "getReadOnly", "(", ")", ")", ")", ";", "for", "(", "size_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "DisasmLines", ".", "size", "(", ")", ";", "++", "i", ")", "{", "std", "::", "string", "Comment", "(", "DisasmLineMaxLen", "-", "DisasmLines", "[", "i", "]", ".", "size", "(", ")", ",", "' '", ")", ";"], "ground_truth": ["Comment", "+=", "<STR_LIT>", "+", "HexLines", "[", "i", "]", "+", "<STR_LIT>", ";"], "File": "AMDGPUAsmPrinter68", "Func": "runOnMachineFunction", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10269, "Length": 198, "Cover_Rate": 0.7071428571428572, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "SelectionDAGTargetInfo", "*", "getSelectionDAGInfo", "(", ")", "const", "override", "{", "return", "&", "TSInfo", ";"], "ground_truth": ["}"], "File": "ARCSubtarget", "Func": "getSelectionDAGInfo", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10270, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__arm_vcmulq_rot90_f32", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcmulq_rot90", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10271, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BaseReg", "=", "Addr", ";", "Offset", "=", "CurDAG", "->", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "true", ")", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG13", "Func": "SelectGlobalValueVariableOffset", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10272, "Length": 23, "Cover_Rate": 0.4423076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BaseRegFlags", "=", "RegState", "::", "Kill", ";", "TII", "->", "getAddNoCarry", "(", "*", "MBB", ",", "InsertBefore", ",", "DL", ",", "BaseReg", ")", ".", "addReg", "(", "ImmReg", ")", ".", "addReg", "(", "AddrReg", "->", "getReg", "(", ")", ",", "<NUM_LIT>", ",", "BaseSubReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BaseSubReg", "=", "<NUM_LIT>", ";", "}", "MachineInstrBuilder", "Write2", "=", "BuildMI", "(", "*", "MBB", ",", "InsertBefore", ",", "DL", ",", "Write2Desc", ")", ".", "addReg", "(", "BaseReg", ",", "BaseRegFlags", ",", "BaseSubReg", ")", ".", "add", "(", "*", "Data0", ")", ".", "add", "(", "*", "Data1", ")", ".", "addImm", "(", "NewOffset0", ")", ".", "addImm", "(", "NewOffset1", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "cloneMergedMemRefs", "(", "{", "&", "*", "CI", ".", "I", ",", "&", "*", "Paired", ".", "I", "}", ")", ";", "CI", ".", "I", "->", "eraseFromParent", "(", ")", ";", "Paired", ".", "I", "->", "eraseFromParent", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "Write2", "<<", "'\\n'", ")", ";"], "ground_truth": ["return", "Write2", ";"], "File": "SILoadStoreOptimizer23", "Func": "mergeWrite2Pair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10273, "Length": 149, "Cover_Rate": 0.33710407239819007, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "return", "DAG", ".", "getConstant", "(", "Imm", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "Src", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Src", ".", "hasOneUse", "(", ")", "&&", "SrcVT", ".", "isFloatingPoint", "(", ")", "&&", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "EVT", "(", "SrcVT", ")", ".", "changeVectorElementTypeToInteger", "(", ")", ")", "Src", "=", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "APInt", "DemandedMask", "(", "APInt", "::", "getSignMask", "(", "SrcVT", ".", "getScalarSizeInBits", "(", ")", ")", ")", ";", "if", "(", "TLI", ".", "SimplifyDemandedBits", "(", "Src", ",", "DemandedMask", ",", "DCI", ")", ")", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";", "APInt", "SplatVal", ";", "if", "(", "Src", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Src", ".", "hasOneUse", "(", ")", "&&", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "Src", ".", "getValueType", "(", ")", "&&", "cast", "<", "CondCodeSDNode", ">", "(", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", "(", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", "&&", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "And", "=", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "And", ".", "hasOneUse", "(", ")", "&&", "<STR_LIT>", "(", "And", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ",", "SplatVal", ")", "&&", "SplatVal", ".", "isPowerOf2", "(", ")", ")", "{", "MVT", "VT", "=", "Src", ".", "getSimpleValueType", "(", ")", ";", "unsigned", "BitWidth", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "unsigned", "ShAmt", "=", "BitWidth", "-", "SplatVal", ".", "logBase2", "(", ")", "-", "<NUM_LIT>", ";", "SDLoc", "DL", "(", "And", ")", ";", "SDValue", "X", "=", "And", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", "{", "VT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "VT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ")", ";", "X", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "X", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering219", "Func": "combineMOVMSK", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10274, "Length": 329, "Cover_Rate": 0.5864527629233511, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "m68k_cpu_flags", "&", "(", "FL_68881", "|", "FL_CF_FPU", ")", ")", "!=", "<NUM_LIT>", ")", "target_mask", "|=", "MASK_HARD_FLOAT", ";", "target_flags", "|=", "target_mask", "&", "~", "target_flags_explicit", ";", "m68k_cpu", "=", "entry", "->", "device", ";", "if", "(", "m68k_tune_entry", ")", "{", "m68k_tune", "=", "m68k_tune_entry", "->", "microarch", ";", "m68k_tune_flags", "=", "m68k_tune_entry", "->", "flags", ";", "}", "else", "if", "(", "!", "m68k_cpu_entry", "&&", "!", "m68k_arch_entry", ")", "{", "enum", "target_device", "dev", ";", "dev", "=", "all_microarchs", "[", "M68K_DEFAULT_TUNE", "]", ".", "device", ";", "m68k_tune_flags", "=", "all_devices", "[", "dev", "]", ".", "flags", ";", "}", "else", "{", "m68k_tune", "=", "entry", "->", "microarch", ";", "m68k_tune_flags", "=", "entry", "->", "flags", ";", "}", "m68k_fpu", "=", "(", "!", "TARGET_HARD_FLOAT", "?", "FPUTYPE_NONE", ":", "(", "m68k_cpu_flags", "&", "FL_COLDFIRE", ")", "!=", "<NUM_LIT>", "?", "FPUTYPE_COLDFIRE", ":", "FPUTYPE_68881", ")", ";", "if", "(", "TARGET_SEP_DATA", "&&", "TARGET_ID_SHARED_LIBRARY", ")", "error", "(", "<STR_LIT>", ")", ";", "if", "(", "TARGET_SEP_DATA", "||", "TARGET_ID_SHARED_LIBRARY", ")", "flag_pic", "=", "<NUM_LIT>", ";", "if", "(", "TARGET_PCREL", "&&", "!", "TARGET_68020", "&&", "flag_pic", "==", "<NUM_LIT>", ")", "error", "(", "<STR_LIT>", ")", ";", "if", "(", "TARGET_PCREL", "&&", "flag_pic", "==", "<NUM_LIT>", ")", "flag_pic", "=", "<NUM_LIT>", ";", "if", "(", "!", "flag_pic", ")", "{", "m68k_symbolic_call_var", "=", "M68K_SYMBOLIC_CALL_JSR", ";", "m68k_symbolic_jump", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "TARGET_ID_SHARED_LIBRARY", ")", ";", "else", "if", "(", "TARGET_68020", "||", "TARGET_ISAB", "||", "TARGET_ISAC", ")", "{", "if", "(", "TARGET_PCREL", ")", "m68k_symbolic_call_var", "=", "M68K_SYMBOLIC_CALL_BSR_C", ";", "else", "m68k_symbolic_call_var", "=", "M68K_SYMBOLIC_CALL_BSR_P", ";", "if", "(", "TARGET_ISAC", ")", ";", "else", "if", "(", "TARGET_PCREL", ")", "m68k_symbolic_jump", "=", "<STR_LIT>", ";", "else", "m68k_symbolic_jump", "=", "<STR_LIT>", ";", "flag_no_function_cse", "=", "<NUM_LIT>", ";", "}", "switch", "(", "m68k_symbolic_call_var", ")", "{", "case", "M68K_SYMBOLIC_CALL_JSR", ":", "m68k_symbolic_call", "=", "<STR_LIT>", ";", "break", ";", "case", "M68K_SYMBOLIC_CALL_BSR_C", ":", "m68k_symbolic_call", "=", "<STR_LIT>", ";"], "ground_truth": ["break", ";"], "File": "m68k4", "Func": "m68k_option_override", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10275, "Length": 258, "Cover_Rate": 0.4050235478806907, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_fnmsub_ps", "(", "__m512", "__A", ",", "__mmask16", "__U", ",", "__m512", "__B", ",", "__m512", "__C", ")", "{"], "ground_truth": ["return", "(", "__m512", ")", "__builtin_ia32_vfnmsubps512_mask", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v16sf", ")", "__B", ",", "(", "__v16sf", ")", "__C", ",", "(", "__mmask16", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_fnmsub_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10276, "Length": 57, "Cover_Rate": 0.9827586206896551, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SYMBOL_REF_HAS_BLOCK_INFO_P", "(", "op", ")", "&&", "SYMBOL_REF_ANCHOR_P", "(", "op", ")", "&&", "SYMBOL_REF_BLOCK", "(", "op", ")", "!=", "NULL", ")", "{", "struct", "object_block", "*", "block", "=", "SYMBOL_REF_BLOCK", "(", "op", ")", ";", "dalign", "=", "block", "->", "alignment", ";", "offset", "+=", "SYMBOL_REF_BLOCK_OFFSET", "(", "op", ")", ";", "}", "else", "if", "(", "CONSTANT_POOL_ADDRESS_P", "(", "op", ")", ")", "{", "machine_mode", "cmode", "=", "get_pool_mode", "(", "op", ")", ";", "dalign", "=", "GET_MODE_ALIGNMENT", "(", "cmode", ")", ";", "}", "}", "else", "if", "(", "DECL_P", "(", "decl", ")", ")", "{", "dalign", "=", "DECL_ALIGN", "(", "decl", ")", ";", "if", "(", "dsize", "==", "<NUM_LIT>", ")", "{", "if", "(", "!", "DECL_SIZE_UNIT", "(", "decl", ")", ")", "return", "false", ";", "if", "(", "!", "tree_fits_uhwi_p", "(", "DECL_SIZE_UNIT", "(", "decl", ")", ")", ")", "return", "false", ";", "dsize", "=", "tree_to_uhwi", "(", "DECL_SIZE_UNIT", "(", "decl", ")", ")", ";", "if", "(", "dsize", ">", "<NUM_LIT>", ")", "return", "false", ";", "dalign", "/=", "BITS_PER_UNIT", ";", "if", "(", "dalign", ">", "POWERPC64_TOC_POINTER_ALIGNMENT", ")", "dalign", "=", "POWERPC64_TOC_POINTER_ALIGNMENT", ";", "return", "dalign", ">=", "dsize", ";", "}"], "ground_truth": ["}"], "File": "rs60006", "Func": "offsettable_ok_by_alignment", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10277, "Length": 158, "Cover_Rate": 0.5448275862068965, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m64", ")", "__builtin_ia32_punpckldq", "(", "(", "__v2si", ")", "__m1", ",", "(", "__v2si", ")", "__m2", ")", ";"], "ground_truth": ["}"], "File": "mmintrin5", "Func": "_mm_unpacklo_pi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10278, "Length": 18, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Reg2", "==", "<STR_LIT>", ")", "return", "true", ";", "if", "(", "!", "NeedsWinCFI", ")", "return", "false", ";", "if", "(", "Reg2", "==", "Reg1", "+", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "AArch64FrameLowering100", "Func": "invalidateWindowsRegisterPairing", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10279, "Length": 31, "Cover_Rate": 0.6458333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NumOperands", "==", "<NUM_LIT>", ")", "return", "false", ";", "const", "TargetInstrDesc", "&", "TID", "=", "TII", "->", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "!", "(", "TID", ".", "isCall", "(", ")", "||", "TID", ".", "mayLoad", "(", ")", "||", "TID", ".", "mayStore", "(", ")", ")", ")", "return", "false", ";", "int", "MemOpPos", "=", "-", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumOperands", ";", "i", "++", ")", "{", "MachineOperand", "Op", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "Op", ".", "getType", "(", ")", "==", "MachineOperand", "::", "MO_GlobalAddress", "||", "Op", ".", "getType", "(", ")", "==", "MachineOperand", "::", "MO_ExternalSymbol", ")", "{", "MemOpPos", "=", "i", ";", "break", ";", "}", "}", "if", "(", "MemOpPos", "==", "-", "<NUM_LIT>", ")", "return", "Changed", ";", "MachineOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "MemOpPos", ")", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addOperand", "(", "Op", ")", ";", "return", "true", ";", "}", "std", "::", "string", "NewBank", "=", "CurBank", ";", "if", "(", "Op", ".", "getType", "(", ")", "==", "MachineOperand", "::", "MO_GlobalAddress", "&&", "Op", ".", "getGlobal", "(", ")", "->", "getType", "(", ")", "->", "getAddressSpace", "(", ")", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["NewBank", "=", "Op", ".", "getGlobal", "(", ")", "->", "getSection", "(", ")", ";"], "File": "PIC16MemSelOpt1", "Func": "processInstruction", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10280, "Length": 228, "Cover_Rate": 0.6477272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Size", "=", "<NUM_LIT>", ";", "Insn", "=", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "AVRDisassembler (2)", "Func": "readInstruction16", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10281, "Length": 30, "Cover_Rate": 0.410958904109589, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMemImm7s4Offset", "(", ")", "const", "{", "if", "(", "isImm", "(", ")", "&&", "!", "isa", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ")", "return", "true", ";", "if", "(", "!", "isGPRMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "<NUM_LIT>", "||", "Memory", ".", "Alignment", "!=", "<NUM_LIT>", "||", "!", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "Memory", ".", "BaseRegNum", ")", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "{", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "return", "(", "Val", ">=", "-", "<NUM_LIT>", "&&", "Val", "<=", "<NUM_LIT>", "&&", "(", "Val", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "||", "Val", "==", "INT32_MIN", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "isMemImm7s4Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10282, "Length": 123, "Cover_Rate": 0.9534883720930233, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "return", "AM", ".", "Scale", "==", "<NUM_LIT>", "&&", "AM", ".", "BaseOffs", "==", "<NUM_LIT>", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "if", "(", "AM", ".", "Scale", "==", "<NUM_LIT>", ")", "{", "return", "isImmUs2", "(", "AM", ".", "BaseOffs", ")", ";", "}", "return", "AM", ".", "Scale", "==", "<NUM_LIT>", "&&", "AM", ".", "BaseOffs", "==", "<NUM_LIT>", ";", "default", ":", "if", "(", "AM", ".", "Scale", "==", "<NUM_LIT>", ")", "{"], "ground_truth": ["return", "isImmUs4", "(", "AM", ".", "BaseOffs", ")", ";"], "File": "XCoreISelLowering (2)", "Func": "isLegalAddressingMode", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10283, "Length": 70, "Cover_Rate": 0.3286384976525822, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFObjectWriter", "::", "<ISA_LIT>ELFObjectWriter", "(", "uint8_t", "OSABI", ")", ":", "MCELFObjectTargetWriter", "(", "true", ",", "OSABI", ",", "ELF", "::", "EM_AARCH64", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "AArch64ELFObjectWriter24", "Func": "AArch64ELFObjectWriter", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10284, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PassConfig", "(", "<ISA_LIT>TargetMachine", "*", "TM", ",", "PassManagerBase", "&", "PM", ")", ":", "TargetPassConfig", "(", "TM", ",", "PM", ")", "{"], "ground_truth": ["}"], "File": "MBlazeTargetMachine", "Func": "MBlazePassConfig", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10285, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__rv", ".", "__o", "=", "__builtin_neon_vld3_dupv4hi", "(", "(", "const", "__builtin_neon_hi", "*", ")", "__a", ")", ";"], "ground_truth": ["return", "__rv", ".", "__i", ";"], "File": "arm", "Func": "neon_vld3_dup_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10286, "Length": 19, "Cover_Rate": 0.48717948717948717, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MEM_P", "(", "mem", ")", ")", "{"], "ground_truth": ["if", "(", "(", "MEM_EXPR", "(", "mem", ")", "&&", "MEM_OFFSET_KNOWN_P", "(", "mem", ")", "&&", "r10k_safe_mem_expr_p", "(", "MEM_EXPR", "(", "mem", ")", ",", "MEM_OFFSET", "(", "mem", ")", ")", ")", "||", "r10k_safe_address_p", "(", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ",", "insn", ")", ")", "iter", ".", "skip_subrtxes", "(", ")", ";"], "File": "mips", "Func": "FOR_EACH_SUBRTX_VAR", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10287, "Length": 53, "Cover_Rate": 0.6973684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutStreamer", "->", "EmitRawText", "(", "<STR_LIT>", ")", ";", "OutStreamer", "->", "EmitRawText", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SICAsmPrinter", "Func": "EmitJumpTableInfo", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10288, "Length": 15, "Cover_Rate": 0.46875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getMemBase", "(", ")", "const", "{"], "ground_truth": ["assert", "(", "(", "Kind", "==", "k_Memory", ")", "&&", "<STR_LIT>", ")", ";"], "File": "MipsAsmParser102", "Func": "getMemBase", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10289, "Length": 17, "Cover_Rate": 0.7391304347826086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_movaps128_mask", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_mask_mov_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10290, "Length": 23, "Cover_Rate": 0.4791666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Bit", "=", "<NUM_LIT>", ";", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "switch", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", ")", "{", "case", "AsmToken", "::", "Identifier", ":", "{", "StringRef", "Tok", "=", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "if", "(", "Tok", "==", "Name", ")", "{", "if", "(", "Tok", "==", "<STR_LIT>", "&&", "!", "hasMIMG_R128", "(", ")", ")", "Error", "(", "S", ",", "<STR_LIT>", ")", ";", "if", "(", "Tok", "==", "<STR_LIT>", "&&", "!", "isGFX9", "(", ")", "&&", "!", "hasGFX10A16", "(", ")", ")", "Error", "(", "S", ",", "<STR_LIT>", ")", ";", "Bit", "=", "<NUM_LIT>", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "if", "(", "Tok", ".", "startswith", "(", "<STR_LIT>", ")", "&&", "Tok", ".", "endswith", "(", "Name", ")", ")", "{", "Bit", "=", "<NUM_LIT>", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "{", "return", "MatchOperand_NoMatch", ";", "}", "break", ";", "}"], "ground_truth": ["default", ":"], "File": "AMDGPUAsmParser11", "Func": "parseNamedBit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10291, "Length": 161, "Cover_Rate": 0.6652892561983471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isa", "<", "MCSymbolELF", ">", "(", "Sym", ")", ")", "return", "Sym", ";", "MCSymbolWasm", "*", "WasmSym", "=", "cast", "<", "MCSymbolWasm", ">", "(", "Sym", ")", ";", "if", "(", "const", "auto", "*", "FuncTy", "=", "dyn_cast", "<", "FunctionType", ">", "(", "Global", "->", "getValueType", "(", ")", ")", ")", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MO", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetMachine", "&", "TM", "=", "MF", ".", "getTarget", "(", ")", ";", "const", "Function", "&", "CurrentFunc", "=", "*", "MF", ".", "getFunction", "(", ")", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "Returns", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "Params", ";", "<STR_LIT>", "iPTR", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "hasAddr64", "(", ")", "?", "<STR_LIT>", "::", "I64", ":", "<STR_LIT>", "::", "I32", ";", "SmallVector", "<", "MVT", ",", "<NUM_LIT>", ">", "ResultMVTs", ";", "ComputeLegalValueVTs", "(", "CurrentFunc", ",", "TM", ",", "FuncTy", "->", "getReturnType", "(", ")", ",", "ResultMVTs", ")", ";", "if", "(", "ResultMVTs", ".", "size", "(", ")", "<=", "<NUM_LIT>", ")", "for", "(", "MVT", "ResultMVT", ":", "ResultMVTs", ")", "Returns", ".", "push_back", "(", "unsigned", "(", "<STR_LIT>", "(", "ResultMVT", ")", ")", ")", ";", "else", "Params", ".", "push_back", "(", "unsigned", "(", "iPTR", ")", ")", ";", "for", "(", "Type", "*", "Ty", ":", "FuncTy", "->", "params", "(", ")", ")", "{", "SmallVector", "<", "MVT", ",", "<NUM_LIT>", ">", "ParamMVTs", ";", "ComputeLegalValueVTs", "(", "CurrentFunc", ",", "TM", ",", "Ty", ",", "ParamMVTs", ")", ";", "for", "(", "MVT", "ParamMVT", ":", "ParamMVTs", ")", "Params", ".", "push_back", "(", "unsigned", "(", "<STR_LIT>", "(", "ParamMVT", ")", ")", ")", ";", "}"], "ground_truth": ["if", "(", "FuncTy", "->", "isVarArg", "(", ")", ")", "Params", ".", "push_back", "(", "unsigned", "(", "iPTR", ")", ")", ";"], "File": "WebAssemblyMCInstLower23", "Func": "GetGlobalAddressSymbol", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10292, "Length": 263, "Cover_Rate": 0.7645348837209303, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "elmul_log2", ";", "if", "(", "sew", "==", "eew", ")", "elmul_log2", "=", "lmul_log2", ";", "else", "if", "(", "sew", ">", "eew", ")", "elmul_log2", "=", "lmul_log2", "-", "std", "::", "log2", "(", "sew", "/", "eew", ")", ";", "else", "elmul_log2", "=", "lmul_log2", "+", "std", "::", "log2", "(", "eew", "/", "sew", ")", ";"], "ground_truth": ["if", "(", "float_p", ")", "return", "floattype", "(", "eew", ",", "elmul_log2", ")", ";"], "File": "genrvv-type-indexer", "Func": "same_ratio_eew_type", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10293, "Length": 59, "Cover_Rate": 0.5514018691588785, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "Data", "[", "Offset", "+", "i", "]", "|=", "uint8_t", "(", "(", "Value", ">>", "(", "(", "<NUM_LIT>", "-", "i", "-", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SparcAsmBackend", "Func": "applyFixup", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10294, "Length": 52, "Cover_Rate": 0.5416666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "getSetLocalOpcode", "(", "const", "TargetRegisterClass", "*", "RC", ")", "{", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "return", "<STR_LIT>", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "RC", "==", "&", "<STR_LIT>", ")", "return", "<STR_LIT>", ";"], "File": "WebAssemblyExplicitLocals (2)2", "Func": "getSetLocalOpcode", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10295, "Length": 40, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Val", "=", "isVMOVModifiedImm", "(", "(", "~", "SplatBits", ")", ".", "getZExtValue", "(", ")", ",", "SplatUndef", ".", "getZExtValue", "(", ")", ",", "SplatBitSize", ",", "DAG", ",", "dl", ",", "VbicVT", ",", "VT", ",", "OtherModImm", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "{", "SDValue", "Input", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VbicVT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Vbic", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VbicVT", ",", "Input", ",", "Val", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Vbic", ")", ";", "}", "}", "}", "if", "(", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "if", "(", "SDValue", "Result", "=", "combineSelectAndUseCommutative", "(", "N", ",", "true", ",", "DCI", ")", ")", "return", "Result", ";", "if", "(", "SDValue", "Result", "=", "PerformSHLSimplify", "(", "N", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Result", ";", "}", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "if", "(", "SDValue", "Result", "=", "CombineANDShift", "(", "N", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Result", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering104", "Func": "PerformANDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10296, "Length": 174, "Cover_Rate": 0.5559105431309904, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "bool", "cris_index_p", "(", "const_rtx", "x", ",", "bool", "strict", ")", "{"], "ground_truth": ["return", "(", "REG_P", "(", "x", ")", "&&", "reg_ok_for_index_p", "(", "x", ",", "strict", ")", ")", ";"], "File": "cris", "Func": "cris_index_p", "Target": "cris", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10297, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Phi", "==", "nullptr", "||", "Phi", "->", "getNumIncomingValues", "(", ")", "!=", "<NUM_LIT>", "||", "Phi", "->", "getParent", "(", ")", "!=", "L", "->", "getHeader", "(", ")", "||", "Phi", "->", "getNumUses", "(", ")", "!=", "<NUM_LIT>", ")", "return", "nullptr", ";", "unsigned", "IncrementIndex", "=", "Phi", "->", "getIncomingBlock", "(", "<NUM_LIT>", ")", "==", "L", "->", "getLoopLatch", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "Offsets", "=", "Phi", "->", "getIncomingValue", "(", "IncrementIndex", ")", ";", "std", "::", "pair", "<", "Value", "*", ",", "int64_t", ">", "Add", "=", "getVarAndConst", "(", "Offsets", ",", "TypeScale", ")", ";", "if", "(", "Add", ".", "first", "==", "nullptr", ")", "return", "nullptr", ";", "Value", "*", "OffsetsIncoming", "=", "Add", ".", "first", ";", "int64_t", "Immediate", "=", "Add", ".", "second", ";", "if", "(", "OffsetsIncoming", "!=", "Phi", ")", "return", "nullptr", ";", "Builder", ".", "SetInsertPoint", "(", "&", "Phi", "->", "getIncomingBlock", "(", "<NUM_LIT>", "-", "IncrementIndex", ")", "->", "back", "(", ")", ")", ";", "unsigned", "NumElems", "=", "cast", "<", "FixedVectorType", ">", "(", "OffsetsIncoming", "->", "getType", "(", ")", ")", "->", "getNumElements", "(", ")", ";", "Instruction", "*", "ScaledOffsets", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Shl", ",", "Phi", "->", "getIncomingValue", "(", "<NUM_LIT>", "-", "IncrementIndex", ")", ",", "Builder", ".", "CreateVectorSplat", "(", "NumElems", ",", "Builder", ".", "getInt32", "(", "TypeScale", ")", ")", ",", "<STR_LIT>", ",", "&", "Phi", "->", "getIncomingBlock", "(", "<NUM_LIT>", "-", "IncrementIndex", ")", "->", "back", "(", ")", ")", ";", "OffsetsIncoming", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Add", ",", "ScaledOffsets", ",", "Builder", ".", "CreateVectorSplat", "(", "NumElems", ",", "Builder", ".", "CreatePtrToInt", "(", "BasePtr", ",", "cast", "<", "VectorType", ">", "(", "ScaledOffsets", "->", "getType", "(", ")", ")", "->", "getElementType", "(", ")", ")", ")", ",", "<STR_LIT>", ",", "&", "Phi", "->", "getIncomingBlock", "(", "<NUM_LIT>", "-", "IncrementIndex", ")", "->", "back", "(", ")", ")", ";", "OffsetsIncoming", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Sub", ",", "OffsetsIncoming", ",", "Builder", ".", "CreateVectorSplat", "(", "NumElems", ",", "Builder", ".", "getInt32", "(", "Immediate", ")", ")", ",", "<STR_LIT>", ",", "&", "Phi", "->", "getIncomingBlock", "(", "<NUM_LIT>", "-", "IncrementIndex", ")", "->", "back", "(", ")", ")", ";", "Phi", "->", "setIncomingValue", "(", "<NUM_LIT>", "-", "IncrementIndex", ",", "OffsetsIncoming", ")", ";", "Builder", ".", "SetInsertPoint", "(", "I", ")", ";", "Value", "*", "EndResult", ";", "Value", "*", "NewInduction", ";", "if", "(", "I", "->", "getIntrinsicID", "(", ")", "==", "<STR_LIT>", ")", "{", "Value", "*", "Load", "=", "tryCreateMaskedGatherBaseWB", "(", "I", ",", "Phi", ",", "Builder", ",", "Immediate", ")", ";", "EndResult", "=", "Builder", ".", "CreateExtractValue", "(", "Load", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "NewInduction", "=", "Builder", ".", "CreateExtractValue", "(", "Load", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "NewInduction", "=", "tryCreateMaskedScatterBaseWB", "(", "I", ",", "Phi", ",", "Builder", ",", "Immediate", ")", ";"], "ground_truth": ["EndResult", "=", "NewInduction", ";"], "File": "MVEGatherScatterLowering", "Func": "tryCreateIncrementingWBGatScat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10298, "Length": 409, "Cover_Rate": 0.80990099009901, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TTI", "(", "const", "<ISA_LIT>TargetMachine", "*", "TM", ")", ":", "ImmutablePass", "(", "ID", ")", ",", "ST", "(", "TM", "->", "getSubtargetImpl", "(", ")", ")", ",", "TLI", "(", "TM", "->", "getTargetLowering", "(", ")", ")", "{"], "ground_truth": ["initialize<ISA_LIT>TTIPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "File": "X86TargetTransformInfo21", "Func": "X86TTI", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10299, "Length": 41, "Cover_Rate": 0.9761904761904762, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vqaddq_m_sv8hi", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vqaddq_m_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10300, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printLabelOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "if", "(", "!", "MO", ".", "isImm", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "OpNum", ",", "O", ")", ";", "return", ";", "}", "uint64_t", "UImm", "=", "MO", ".", "getImm", "(", ")", ";", "uint64_t", "Sign", "=", "UImm", "&", "(", "<NUM_LIT>", "<<", "(", "field_width", "-", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["int64_t", "SImm", "=", "scale", "*", "(", "(", "UImm", "&", "~", "Sign", ")", "-", "Sign", ")", ";"], "File": "AArch64InstPrinter17", "Func": "printLabelOperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10301, "Length": 92, "Cover_Rate": 0.9292929292929293, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_neon_vcmla_laneq90v2sf", "(", "__r", ",", "__a", ",", "__b", ",", "__index", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vcmla_rot90_laneq_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10302, "Length": 13, "Cover_Rate": 0.4482758620689655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CheckImmRange", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "HexagonAsmParser (2)", "Func": "isu6_2Imm", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10303, "Length": 15, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "createInferAddressSpacesPass", "(", ")", ")", ";"], "ground_truth": ["addPass", "(", "create<ISA_LIT>AtomicLowerPass", "(", ")", ")", ";"], "File": "NVPTXTargetMachine (2)1", "Func": "addAddressSpaceInferencePasses", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10304, "Length": 14, "Cover_Rate": 0.3888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmls_u32", "(", "uint32x2_t", "a", ",", "uint32x2_t", "b", ",", "uint32x2_t", "c", ")", "{", "uint32x2_t", "result", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ",", "<STR_LIT>", "(", "c", ")", ":", ")", ";", "return", "result", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vmls_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10305, "Length": 45, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "LABEL_REF_P", "(", "orig", ")", ")", "{", "*", "is_readonly", "=", "true", ";", "return", "true", ";", "}", "if", "(", "SYMBOL_REF_P", "(", "orig", ")", ")", "{", "if", "(", "CONSTANT_POOL_ADDRESS_P", "(", "orig", ")", ")", "{", "*", "is_readonly", "=", "true", ";", "return", "true", ";", "}", "if", "(", "SYMBOL_REF_LOCAL_P", "(", "orig", ")", "&&", "!", "SYMBOL_REF_EXTERNAL_P", "(", "orig", ")", "&&", "SYMBOL_REF_DECL", "(", "orig", ")", "&&", "(", "!", "DECL_P", "(", "SYMBOL_REF_DECL", "(", "orig", ")", ")", "||", "!", "DECL_COMMON", "(", "SYMBOL_REF_DECL", "(", "orig", ")", ")", ")", ")", "{", "tree", "decl", "=", "SYMBOL_REF_DECL", "(", "orig", ")", ";", "tree", "init", "=", "(", "TREE_CODE", "(", "decl", ")", "==", "VAR_DECL", ")", "?", "DECL_INITIAL", "(", "decl", ")", ":", "(", "TREE_CODE", "(", "decl", ")", "==", "CONSTRUCTOR", ")", "?", "decl", ":", "<NUM_LIT>", ";", "int", "reloc", "=", "<NUM_LIT>", ";", "bool", "named_section", ",", "readonly", ";", "if", "(", "init", "&&", "init", "!=", "error_mark_node", ")", "reloc", "=", "compute_reloc_for_constant", "(", "init", ")", ";"], "ground_truth": ["named_section", "=", "TREE_CODE", "(", "decl", ")", "==", "VAR_DECL", "&&", "lookup_attribute", "(", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "decl", ")", ")", ";"], "File": "arm", "Func": "arm_is_segment_info_known", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10306, "Length": 163, "Cover_Rate": 0.7616822429906542, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Base", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "BaseKill", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "unsigned", "Bytes", "=", "getLSMultipleTransferSize", "(", "MI", ")", ";", "unsigned", "PredReg", "=", "<NUM_LIT>", ";", "<STR_LIT>", "Pred", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "int", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", "==", "Base", ")", "return", "false", ";", "bool", "DoMerge", "=", "false", ";", "<STR_LIT>", "Mode", "=", "<STR_LIT>", "(", "Opcode", ")", ";", "MachineBasicBlock", "::", "iterator", "BeginMBBI", "=", "MBB", ".", "begin", "(", ")", ";", "if", "(", "MBBI", "!=", "BeginMBBI", ")", "{", "MachineBasicBlock", "::", "iterator", "PrevMBBI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "while", "(", "PrevMBBI", "!=", "BeginMBBI", "&&", "PrevMBBI", "->", "isDebugValue", "(", ")", ")", "--", "PrevMBBI", ";", "if", "(", "Mode", "==", "<STR_LIT>", "&&", "isMatchingDecrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "<NUM_LIT>", ",", "Pred", ",", "PredReg", ")", ")", "{", "Mode", "=", "<STR_LIT>", ";", "DoMerge", "=", "true", ";", "}", "else", "if", "(", "Mode", "==", "<STR_LIT>", "&&", "isMatchingDecrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "<NUM_LIT>", ",", "Pred", ",", "PredReg", ")", ")", "{", "Mode", "=", "<STR_LIT>", ";", "DoMerge", "=", "true", ";", "}", "if", "(", "DoMerge", ")", "MBB", ".", "erase", "(", "PrevMBBI", ")", ";", "}", "MachineBasicBlock", "::", "iterator", "EndMBBI", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "!", "DoMerge", "&&", "MBBI", "!=", "EndMBBI", ")", "{", "MachineBasicBlock", "::", "iterator", "NextMBBI", "=", "std", "::", "next", "(", "MBBI", ")", ";", "while", "(", "NextMBBI", "!=", "EndMBBI", "&&", "NextMBBI", "->", "isDebugValue", "(", ")", ")", "++", "NextMBBI", ";", "if", "(", "(", "Mode", "==", "<STR_LIT>", "||", "Mode", "==", "<STR_LIT>", ")", "&&", "isMatchingIncrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "<NUM_LIT>", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "}", "else", "if", "(", "(", "Mode", "==", "<STR_LIT>", "||", "Mode", "==", "<STR_LIT>", ")", "&&", "isMatchingDecrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "<NUM_LIT>", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "}", "if", "(", "DoMerge", ")", "{", "if", "(", "NextMBBI", "==", "I", ")", "{", "Advance", "=", "true", ";", "++", "I", ";", "}", "MBB", ".", "erase", "(", "NextMBBI", ")", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer31", "Func": "MergeBaseUpdateLSMultiple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10307, "Length": 385, "Cover_Rate": 0.6695652173913044, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vmullbq_int_m_u32", "(", "uint64x2_t", "__inactive", ",", "uint32x4_t", "__a", ",", "uint32x4_t", "__b", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__builtin_mve_vmullbq_int_m_uv4si", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vmullbq_int_m_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10308, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>16InstrInfo", "::", "ExpandFEXT_CCRX16_ins", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SltOpc", ")", "const", "{", "unsigned", "CC", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "regX", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "regY", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "get", "(", "SltOpc", ")", ")", ".", "addReg", "(", "regX", ")", ".", "addReg", "(", "regY", ")", ";"], "File": "Mips16InstrInfo12", "Func": "ExpandFEXT_CCRX16_ins", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10309, "Length": 89, "Cover_Rate": 0.7478991596638656, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcmpleq_n_v8hi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve2___arm_vcmpleq_n_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10310, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "CPAddr", ";", "bool", "IsPositionIndependent", "=", "isPositionIndependent", "(", ")", ";", "unsigned", "PCAdj", "=", "IsPositionIndependent", "?", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ":", "<NUM_LIT>", ";", "<ISA_LIT>ConstantPoolValue", "*", "CPV", "=", "<ISA_LIT>ConstantPoolConstant", "::", "Create", "(", "MF", ".", "getFunction", "(", ")", ",", "<ISA_LIT>PCLabelIndex", ",", "<STR_LIT>", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "if", "(", "IsPositionIndependent", ")", "{", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "<ISA_LIT>PCLabelIndex", ",", "dl", ",", "<STR_LIT>", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";", "}", "return", "Result", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "ARMISelLowering134", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10311, "Length": 278, "Cover_Rate": 0.43302180685358255, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "nodes_iterator", "nodes_end", "(", "const", "SpillCostAnalysisGraph", "&", "G", ")", "{", "return", "G", ".", "getNodes", "(", ")", ".", "end", "(", ")", ";"], "ground_truth": ["}"], "File": "PatmosStackCacheAnalysis", "Func": "nodes_end", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 10312, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "unsigned", "SrcSelTable", "[", "]", "[", "<NUM_LIT>", "]", "=", "{", "{", "<STR_LIT>", "::", "src0", ",", "<STR_LIT>", "::", "src0_sel", "}", ",", "{", "<STR_LIT>", "::", "src1", ",", "<STR_LIT>", "::", "src1_sel", "}", ",", "{", "<STR_LIT>", "::", "src2", ",", "<STR_LIT>", "::", "src2_sel", "}", ",", "{", "<STR_LIT>", "::", "src0_X", ",", "<STR_LIT>", "::", "src0_sel_X", "}", ",", "{", "<STR_LIT>", "::", "src0_Y", ",", "<STR_LIT>", "::", "src0_sel_Y", "}", ",", "{", "<STR_LIT>", "::", "src0_Z", ",", "<STR_LIT>", "::", "src0_sel_Z", "}", ",", "{", "<STR_LIT>", "::", "src0_W", ",", "<STR_LIT>", "::", "src0_sel_W", "}", ",", "{", "<STR_LIT>", "::", "src1_X", ",", "<STR_LIT>", "::", "src1_sel_X", "}", ",", "{", "<STR_LIT>", "::", "src1_Y", ",", "<STR_LIT>", "::", "src1_sel_Y", "}", ",", "{", "<STR_LIT>", "::", "src1_Z", ",", "<STR_LIT>", "::", "src1_sel_Z", "}", ",", "{", "<STR_LIT>", "::", "src1_W", ",", "<STR_LIT>", "::", "src1_sel_W", "}"], "ground_truth": ["}", ";"], "File": "R600InstrInfo (2)", "Func": "getSelIdx", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10313, "Length": 122, "Cover_Rate": 0.5422222222222223, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineOperand", "VdSrc", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "VdSrc", ")", ";", "}", "bool", "SrcIsKill", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isKill", "(", ")", ";", "Register", "SrcReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "unsigned", "D0", ",", "D1", ",", "D2", ",", "D3", ";", "GetDSubRegs", "(", "SrcReg", ",", "SingleSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ")", ";", "MachineOperand", "VmSrc", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "VmSrc", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";"], "ground_truth": ["MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";"], "File": "ARMExpandPseudoInsts13", "Func": "ExpandVTBL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10314, "Length": 127, "Cover_Rate": 0.4601449275362319, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "bool", "enableMachineScheduler", "(", ")", "const", "{", "return", "getGeneration", "(", ")", "<=", "NORTHERN_ISLANDS", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget11", "Func": "enableMachineScheduler", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10315, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "unsigned", "TempReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "emitInst", "(", "<STR_LIT>", ",", "TempReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "ShiftAmt", ")", ";", "emitInst", "(", "<STR_LIT>", ",", "DestReg", ")", ".", "addReg", "(", "TempReg", ")", ".", "addImm", "(", "ShiftAmt", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "MipsFastISel", "Func": "emitIntSExt32r1", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10316, "Length": 47, "Cover_Rate": 0.43119266055045874, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "decodeBDAddr12Operand", "(", "MCInst", "&", "Inst", ",", "uint64_t", "Field", ",", "const", "unsigned", "*", "Regs", ")", "{", "uint64_t", "Base", "=", "Field", ">>", "<NUM_LIT>", ";", "uint64_t", "Disp", "=", "Field", "&", "<NUM_LIT>", ";", "assert", "(", "Base", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Base", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "Regs", "[", "Base", "]", ")", ")", ";"], "File": "SystemZDisassembler (2)1", "Func": "decodeBDAddr12Operand", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10317, "Length": 61, "Cover_Rate": 0.7721518987341772, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "long", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "__vis_fcmpne16", "(", "__v4hi", "__A", ",", "__v4hi", "__B", ")", "{", "return", "__builtin_vis_fcmpne16", "(", "__A", ",", "__B", ")", ";"], "ground_truth": ["}"], "File": "visintrin", "Func": "__vis_fcmpne16", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10318, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "op1", "!=", "const0_rtx", ")", "{", "op0", "=", "expand_binop", "(", "SImode", ",", "sub_optab", ",", "op0", ",", "op1", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ";", "op1", "=", "const0_rtx", ";", "}", "}", "else", "if", "(", "branch_operator", "(", "cmp", ",", "VOIDmode", ")", ")", "{", "if", "(", "op0", "==", "const0_rtx", ")", "{", "op0", "=", "op1", ";", "op1", "=", "const0_rtx", ";", "switch", "(", "code", ")", "{", "case", "LT", ":", "code", "=", "GE", ";", "break", ";", "case", "GE", ":", "code", "=", "LT", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "if", "(", "op1", "!=", "const0_rtx", ")", "return", "<NUM_LIT>", ";", "}", "else", "return", "<NUM_LIT>", ";", "return", "gen_rtx_fmt_ee", "(", "code", ",", "VOIDmode", ",", "op0", ",", "op1", ")", ";", "}"], "ground_truth": ["if", "(", "TARGET_HARD_FLOAT", "&&", "mode", "==", "SFmode", ")", "return", "gen_float_relational", "(", "code", ",", "op0", ",", "op1", ")", ";"], "File": "xtensa", "Func": "gen_conditional_move", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10319, "Length": 135, "Cover_Rate": 0.5895196506550219, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>CCState", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "isVarArg", ",", "MachineFunction", "&", "MF", ",", "SmallVectorImpl", "<", "CCValAssign", ">", "&", "locs", ",", "LLVMContext", "&", "C", ",", "int", "NumNamedVarArgParams", ")", ":", "CCState", "(", "CC", ",", "isVarArg", ",", "MF", ",", "locs", ",", "C", ")", ",", "NumNamedVarArgParams", "(", "NumNamedVarArgParams", ")", "{"], "ground_truth": ["}"], "File": "HexagonISelLowering (2)", "Func": "HexagonCCState", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10320, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "RHS", ")", ";", "int", "Ops", "[", "<NUM_LIT>", "]", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "Ops", "[", "i", "]", "=", "i", "+", "Amt", ";", "SDValue", "T", "=", "DAG", ".", "getVectorShuffle", "(", "<STR_LIT>", ",", "dl", ",", "LHS", ",", "RHS", ",", "Ops", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "T", ")", ";"], "File": "PPCISelLowering (2)7", "Func": "BuildVSLDOI", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10321, "Length": 76, "Cover_Rate": 0.5846153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "return", "&", "<STR_LIT>", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "return", "&", "<STR_LIT>", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "return", "&", "<STR_LIT>", ";", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86InstructionSelector1", "Func": "getRegClassFromGRPhysReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10322, "Length": 45, "Cover_Rate": 0.4787234042553192, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "<ISA_LIT>GNULDBackend", "::", "emitSectionData", "(", "const", "LDSection", "&", "pSection", ",", "MemoryRegion", "&", "pRegion", ")", "const", "{", "assert", "(", "pRegion", ".", "size", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "ELFFileFormat", "*", "file_format", "=", "getOutputFormat", "(", ")", ";", "if", "(", "file_format", "->", "hasPLT", "(", ")", "&&", "(", "&", "pSection", "==", "&", "(", "file_format", "->", "getPLT", "(", ")", ")", ")", ")", "{", "uint64_t", "result", "=", "m_pPLT", "->", "emit", "(", "pRegion", ")", ";", "return", "result", ";", "}", "if", "(", "file_format", "->", "hasGOT", "(", ")", "&&", "(", "&", "pSection", "==", "&", "(", "file_format", "->", "getGOT", "(", ")", ")", ")", ")", "{", "uint64_t", "result", "=", "m_pGOT", "->", "emit", "(", "pRegion", ")", ";"], "ground_truth": ["return", "result", ";"], "File": "AArch64LDBackend", "Func": "emitSectionData", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10323, "Length": 109, "Cover_Rate": 0.7032258064516129, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "(", "void", ")", "RS", ";", "bool", "LP64", "=", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", ";", "unsigned", "Reg", "=", "LP64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "DestReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "assert", "(", "MI", ".", "definesRegister", "(", "DestReg", ")", "&&", "<STR_LIT>", ")", ";", "addFrameReference", "(", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "LP64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "Reg", ")", ",", "FrameIndex", ")", ";", "if", "(", "DestReg", "!=", "<STR_LIT>", ")", "{"], "ground_truth": ["unsigned", "ShiftBits", "=", "get<ISA_LIT>RegisterNumbering", "(", "DestReg", ")", "*", "<NUM_LIT>", ";"], "File": "PPCRegisterInfo92", "Func": "lowerCRRestore", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10324, "Length": 93, "Cover_Rate": 0.3795918367346939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "SizeRatio", "=", "ToSz", "/", "FromSz", ";", "assert", "(", "SizeRatio", "*", "NumElems", "*", "FromSz", "==", "VT", ".", "getSizeInBits", "(", ")", ")", ";", "EVT", "WideVecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "LdVT", ".", "getScalarType", "(", ")", ",", "NumElems", "*", "SizeRatio", ")", ";", "assert", "(", "WideVecVT", ".", "getSizeInBits", "(", ")", "==", "VT", ".", "getSizeInBits", "(", ")", ")", ";", "SDValue", "WidePassThru", "=", "DAG", ".", "getBitcast", "(", "WideVecVT", ",", "Mld", "->", "getPassThru", "(", ")", ")", ";", "if", "(", "!", "Mld", "->", "getPassThru", "(", ")", ".", "isUndef", "(", ")", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ShuffleVec", "(", "NumElems", "*", "SizeRatio", ",", "-", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElems", ";", "++", "i", ")", "ShuffleVec", "[", "i", "]", "=", "i", "*", "SizeRatio", ";", "assert", "(", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "WideVecVT", ")", "&&", "<STR_LIT>", ")", ";", "WidePassThru", "=", "DAG", ".", "getVectorShuffle", "(", "WideVecVT", ",", "dl", ",", "WidePassThru", ",", "DAG", ".", "getUNDEF", "(", "WideVecVT", ")", ",", "ShuffleVec", ")", ";", "}", "SDValue", "NewMask", ";", "SDValue", "Mask", "=", "Mld", "->", "getMask", "(", ")", ";", "if", "(", "Mask", ".", "getValueType", "(", ")", "==", "VT", ")", "{", "NewMask", "=", "DAG", ".", "getBitcast", "(", "WideVecVT", ",", "Mask", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ShuffleVec", "(", "NumElems", "*", "SizeRatio", ",", "-", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElems", ";", "++", "i", ")", "ShuffleVec", "[", "i", "]", "=", "i", "*", "SizeRatio", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "NumElems", ";", "i", "!=", "NumElems", "*", "SizeRatio", ";", "++", "i", ")", "ShuffleVec", "[", "i", "]", "=", "NumElems", "*", "SizeRatio", ";"], "File": "X86ISelLowering", "Func": "combineMaskedLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10325, "Length": 268, "Cover_Rate": 0.3861671469740634, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_cvttpd2qq128_mask", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2di", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vldqintrin", "Func": "_mm_mask_cvttpd_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10326, "Length": 23, "Cover_Rate": 0.4791666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "msp430_reversible_cmp_operator", "(", "operands", "[", "<NUM_LIT>", "]", ",", "VOIDmode", ")", ")", "const_op_idx", "=", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "GET_CODE", "(", "operands", "[", "const_op_idx", "]", ")", "!=", "REG", "&&", "GET_CODE", "(", "operands", "[", "const_op_idx", "]", ")", "!=", "MEM", ")", "operands", "[", "const_op_idx", "]", "=", "copy_to_mode_reg", "(", "my_mode", ",", "operands", "[", "const_op_idx", "]", ")", ";"], "File": "msp430", "Func": "msp430_fixup_compare_operands", "Target": "msp430", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10327, "Length": 53, "Cover_Rate": 0.7571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>FastISel", "::", "FastEmit_i", "(", "MVT", "Ty", ",", "MVT", "VT", ",", "unsigned", "Opc", ",", "uint64_t", "Imm", ")", "{", "if", "(", "Opc", "!=", "<STR_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "VT", "==", "<STR_LIT>", "&&", "<ISA_LIT>SubTarget", ".", "useCRBits", "(", ")", ")", "{", "unsigned", "ImmReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Imm", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "ImmReg", ")", ";", "return", "ImmReg", ";"], "ground_truth": ["}"], "File": "PPCFastISel19", "Func": "FastEmit_i", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10328, "Length": 82, "Cover_Rate": 0.4606741573033708, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "}", "const", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "ScratchWaveOffsetReg", "=", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ";", "if", "(", "ScratchWaveOffsetReg", "!=", "<STR_LIT>", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "ScratchWaveOffsetReg", ")", ";", "}", "unsigned", "ScratchRSrcReg", "=", "MFI", "->", "getScratchRSrcReg", "(", ")", ";", "if", "(", "ScratchRSrcReg", "!=", "<STR_LIT>", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "ScratchRSrcReg", ")", ";", "assert", "(", "!", "isSubRegister", "(", "ScratchRSrcReg", ",", "ScratchWaveOffsetReg", ")", ")", ";", "}"], "ground_truth": ["return", "Reserved", ";"], "File": "SIRegisterInfo13", "Func": "getReservedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10329, "Length": 85, "Cover_Rate": 0.33073929961089493, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_ia32_storedqudi256_mask", "(", "(", "__v4di", "*", ")", "__P", ",", "(", "__v4di", ")", "__A", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin4", "Func": "_mm256_mask_storeu_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10330, "Length": 20, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "<ISA_LIT>AsmPrinter", "::", "regToString", "(", "const", "MachineOperand", "&", "MO", ")", "{", "unsigned", "RegNo", "=", "MO", ".", "getReg", "(", ")", ";"], "ground_truth": ["assert", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "RegNo", ")", "&&", "<STR_LIT>", ")", ";"], "File": "WebAssemblyAsmPrinter (2)", "Func": "regToString", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10331, "Length": 34, "Cover_Rate": 0.4657534246575342, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCTargetStreamer", "*", "create<ISA_LIT>ObjectTargetStreamer", "(", "MCStreamer", "&", "S", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>ELFStreamer", "(", "S", ",", "STI", ")", ";"], "File": "P2MCTargetDesc", "Func": "createP2ObjectTargetStreamer", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10332, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{"], "ground_truth": ["return", "getSubtargetImpl", "(", ")", "->", "getRegisterInfo", "(", ")", ";"], "File": "MSP430TargetMachine", "Func": "getRegisterInfo", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10333, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint32x2_t", ")", "__builtin_aarch64_ld1v2si", "(", "(", "const", "__builtin_aarch64_simd_si", "*", ")", "a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vld1_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10334, "Length": 15, "Cover_Rate": 0.6521739130434783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "GROUP_BARRIER", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "R600Packetizer9", "Func": "isSoloInstruction", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10335, "Length": 19, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "useSoftFloat", "(", ")", "const", "override", "{"], "ground_truth": ["return", "true", ";"], "File": "Z80ISelLowering2", "Func": "useSoftFloat", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10336, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetTransformInfo", "::", "PopcntSupportKind", "<ISA_LIT>TTIImpl", "::", "getPopcntSupport", "(", "unsigned", "IntTyWidthInBit", ")", "const", "{"], "ground_truth": ["return", "TargetTransformInfo", "::", "PSK_FastHardware", ";"], "File": "HexagonTargetTransformInfo", "Func": "getPopcntSupport", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10337, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ConstantPoolConstant", "::", "<ISA_LIT>ConstantPoolConstant", "(", "const", "GlobalVariable", "*", "GV", ",", "const", "Constant", "*", "C", ")", ":", "<ISA_LIT>ConstantPoolValue", "(", "(", "Type", "*", ")", "C", "->", "getType", "(", ")", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "false", ")", ",", "CVal", "(", "C", ")", ",", "GVar", "(", "GV", ")", "{"], "ground_truth": ["}"], "File": "ARMConstantPoolValue11", "Func": "ARMConstantPoolConstant", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10338, "Length": 49, "Cover_Rate": 0.9245283018867925, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", ")", ";", "EmitBranchToAt", "(", "CameFromStub", ",", "Target", ")", ";", "}", "else", "{", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "CameFromStub", "<<", "<STR_LIT>", "<<", "oldpv", "<<", "<STR_LIT>", "<<", "Target", "<<", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["*", "oldpv", "=", "(", "long", ")", "Target", ";"], "File": "AlphaJITInfo1", "Func": "AlphaCompilationCallbackC", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10339, "Length": 49, "Cover_Rate": 0.5632183908045977, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ")", "{"], "ground_truth": ["}"], "File": "XCoreSubtarget22", "Func": "XCoreSubtarget", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10340, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "vector", "signed", "int", ")", "__builtin_altivec_vsum4sbs", "(", "(", "vector", "signed", "char", ")", "a1", ",", "(", "vector", "signed", "int", ")", "a2", ")", ";"], "ground_truth": ["}"], "File": "altivec4", "Func": "vec_vsum4sbs", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10341, "Length": 24, "Cover_Rate": 0.5853658536585366, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DecodeCAS", "(", "MI", ",", "insn", ",", "Address", ",", "Decoder", ",", "false", ",", "false", ",", "DecodeI64RegisterClass", ")", ";"], "ground_truth": ["}"], "File": "VEDisassembler", "Func": "DecodeCASI64", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10342, "Length": 19, "Cover_Rate": 0.48717948717948717, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IsaVersion", "Version", "=", "getIsaVersion", "(", "STI", "->", "getCPU", "(", ")", ")", ";", "if", "(", "Version", ".", "Major", ">=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "Version", ".", "Major", ">=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "getAddressableNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10343, "Length": 38, "Cover_Rate": 0.6031746031746031, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Base", "=", "V1", ";", "}", "else", "if", "(", "isSequentialOrUndefInRange", "(", "Mask", ",", "<NUM_LIT>", ",", "Idx", ",", "Size", ")", ")", "{", "Base", "=", "V2", ";", "}", "else", "{", "continue", ";", "}", "for", "(", "int", "Hi", "=", "Idx", "+", "<NUM_LIT>", ";", "Hi", "<=", "HalfSize", ";", "++", "Hi", ")", "{", "SDValue", "Insert", ";", "int", "Len", "=", "Hi", "-", "Idx", ";", "if", "(", "isSequentialOrUndefInRange", "(", "Mask", ",", "Idx", ",", "Len", ",", "<NUM_LIT>", ")", ")", "{", "Insert", "=", "V1", ";", "}", "else", "if", "(", "isSequentialOrUndefInRange", "(", "Mask", ",", "Idx", ",", "Len", ",", "Size", ")", ")", "{", "Insert", "=", "V2", ";", "}", "else", "{", "continue", ";", "}"], "ground_truth": ["if", "(", "isUndefInRange", "(", "Mask", ",", "Hi", ",", "HalfSize", "-", "Hi", ")", ")", "{"], "File": "X86ISelLowering (2)5", "Func": "matchShuffleAsINSERTQ", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10344, "Length": 115, "Cover_Rate": 0.32577903682719545, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "microblaze_elf_asm_cdtor", "(", "symbol", ",", "priority", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "microblaze", "Func": "microblaze_elf_asm_constructor", "Target": "microblaze", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10345, "Length": 10, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine64", "::", "<ISA_LIT>TargetMachine64", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "Optional", "<", "CodeModel", "::", "Model", ">", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "JIT", ")", ":", "<ISA_LIT>TargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "NVPTXTargetMachine (2)1", "Func": "NVPTXTargetMachine64", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10346, "Length": 72, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "SDValue", "Ops", "[", "]", "=", "{", "DAG", ".", "getTargetConstant", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "PtrLo", ",", "DAG", ".", "getTargetConstant", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "PtrHi", ",", "DAG", ".", "getTargetConstant", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "DataLo", ",", "DAG", ".", "getTargetConstant", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "DataHi", ",", "DAG", ".", "getTargetConstant", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", "}", ";"], "ground_truth": ["return", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Ops", ")", ";"], "File": "SIISelLowering10", "Func": "buildRSRC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10347, "Length": 85, "Cover_Rate": 0.34, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "TargetOpcode", "::", "G_FSUB", ":", "case", "TargetOpcode", "::", "G_FMUL", ":", "case", "TargetOpcode", "::", "G_FDIV", ":", "case", "TargetOpcode", "::", "G_FREM", ":", "return", "true", ";", "default", ":", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "SPIRVGenerateDecorations", "Func": "canUseFastMathFlags", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10348, "Length": 30, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Best", "=", "AvailQueue", ".", "begin", "(", ")", ";", "for", "(", "auto", "I", "=", "std", "::", "next", "(", "AvailQueue", ".", "begin", "(", ")", ")", ",", "E", "=", "AvailQueue", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "auto", "NewBestSU", "=", "pickBest", "(", "Best", "->", "SU", ",", "I", "->", "SU", ")", ";", "if", "(", "NewBestSU", "!=", "Best", "->", "SU", ")", "{", "assert", "(", "NewBestSU", "==", "I", "->", "SU", ")", ";", "Best", "=", "I", ";", "}", "}", "return", "&", "*", "Best", ";"], "ground_truth": ["}"], "File": "GCNILPSched", "Func": "pickCandidate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10349, "Length": 85, "Cover_Rate": 0.8018867924528302, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "createELFObjectWriter", "(", "new", "<ISA_LIT>ELFObjectWriter", "(", "true", ",", "OSType", ",", "ELF", "::", "EM_<ISA_LIT>_64", ",", "true", ")", ",", "OS", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "X86AsmBackend5", "Func": "createObjectWriter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10350, "Length": 23, "Cover_Rate": 0.696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "F", "->", "insert", "(", "MBBIter", ",", "newMBB", ")", ";", "F", "->", "insert", "(", "MBBIter", ",", "nextMBB", ")", ";", "nextMBB", "->", "transferSuccessors", "(", "thisMBB", ")", ";", "thisMBB", "->", "addSuccessor", "(", "newMBB", ")", ";", "newMBB", "->", "addSuccessor", "(", "nextMBB", ")", ";", "newMBB", "->", "addSuccessor", "(", "newMBB", ")", ";", "DebugLoc", "dl", "=", "bInstr", "->", "getDebugLoc", "(", ")", ";", "assert", "(", "bInstr", "->", "getNumOperands", "(", ")", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MachineOperand", "&", "dest1Oper", "=", "bInstr", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "dest2Oper", "=", "bInstr", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "*", "argOpers", "[", "<NUM_LIT>", "]", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "argOpers", "[", "i", "]", "=", "&", "bInstr", "->", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ";", "int", "lastAddrIndx", "=", "<NUM_LIT>", ";", "unsigned", "t1", "=", "F", "->", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "RC", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "thisMBB", ",", "dl", ",", "TII", "->", "get", "(", "LoadOpc", ")", ",", "t1", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<=", "lastAddrIndx", ";", "++", "i", ")", "(", "*", "MIB", ")", ".", "addOperand", "(", "*", "argOpers", "[", "i", "]", ")", ";", "unsigned", "t2", "=", "F", "->", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "RC", ")", ";", "MIB", "=", "BuildMI", "(", "thisMBB", ",", "dl", ",", "TII", "->", "get", "(", "LoadOpc", ")", ",", "t2", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<=", "lastAddrIndx", "-", "<NUM_LIT>", ";", "++", "i", ")", "(", "*", "MIB", ")", ".", "addOperand", "(", "*", "argOpers", "[", "i", "]", ")", ";", "MachineOperand", "newOp3", "=", "*", "(", "argOpers", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "newOp3", ".", "isImm", "(", ")", ")", "newOp3", ".", "setImm", "(", "newOp3", ".", "getImm", "(", ")", "+", "<NUM_LIT>", ")", ";", "else", "newOp3", ".", "setOffset", "(", "newOp3", ".", "getOffset", "(", ")", "+", "<NUM_LIT>", ")", ";", "(", "*", "MIB", ")", ".", "addOperand", "(", "newOp3", ")", ";", "unsigned", "t3", "=", "F", "->", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "t4", "=", "F", "->", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "RC", ")", ";", "BuildMI", "(", "newMBB", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "dest1Oper", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "t1", ")", ".", "addMBB", "(", "thisMBB", ")", ".", "addReg", "(", "t3", ")", ".", "addMBB", "(", "newMBB", ")", ";", "BuildMI", "(", "newMBB", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "dest2Oper", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "t2", ")", ".", "addMBB", "(", "thisMBB", ")", ".", "addReg", "(", "t4", ")", ".", "addMBB", "(", "newMBB", ")", ";", "unsigned", "tt1", "=", "F", "->", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "RC", ")", ";"], "ground_truth": ["unsigned", "tt2", "=", "F", "->", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "RC", ")", ";"], "File": "X86ISelLowering160", "Func": "EmitAtomicBit6432WithCustomInserter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10351, "Length": 446, "Cover_Rate": 0.38217652099400173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "(", "*", "annotationCache", ")", "[", "m", "]", ".", "find", "(", "gv", ")", "==", "(", "*", "annotationCache", ")", "[", "m", "]", ".", "end", "(", ")", ")", "cacheAnnotationFromMD", "(", "m", ",", "gv", ")", ";", "if", "(", "(", "*", "annotationCache", ")", "[", "m", "]", "[", "gv", "]", ".", "find", "(", "prop", ")", "==", "(", "*", "annotationCache", ")", "[", "m", "]", "[", "gv", "]", ".", "end", "(", ")", ")", "return", "false", ";"], "ground_truth": ["retval", "=", "(", "*", "annotationCache", ")", "[", "m", "]", "[", "gv", "]", "[", "prop", "]", "[", "<NUM_LIT>", "]", ";"], "File": "NVPTXUtilities (2)1", "Func": "findOneNVVMAnnotation", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10352, "Length": 90, "Cover_Rate": 0.5421686746987951, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcVec", ")", ".", "addReg", "(", "SrcVec", ")", ";", "}", "}", "else", "if", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", "&&", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "{", "if", "(", "IsVALU", ")", "{", "MachineInstr", "*", "MovSDWA", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcVec", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<STR_LIT>", "::", "WORD_0", ")", ".", "addImm", "(", "<STR_LIT>", "::", "UNUSED_PRESERVE", ")", ".", "addImm", "(", "<STR_LIT>", "::", "WORD_1", ")", ".", "addReg", "(", "SrcVec", ",", "RegState", "::", "Implicit", ")", ";", "MovSDWA", "->", "tieOperands", "(", "<NUM_LIT>", ",", "MovSDWA", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "}", "else", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcVec", ")", ".", "addReg", "(", "SrcVec", ")", ";", "}", "}", "else", "if", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", "&&", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "{", "if", "(", "IsVALU", ")", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcVec", ")", ".", "addReg", "(", "SrcVec", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "Register", "TmpReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "TmpReg", ")", ".", "addReg", "(", "SrcVec", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addReg", "(", "TmpReg", ")", ".", "addReg", "(", "SrcVec", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector36", "Func": "selectG_SHUFFLE_VECTOR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10353, "Length": 318, "Cover_Rate": 0.31485148514851485, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SIShrinkInstructions10", "Func": "getPassName", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10354, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "NE", ":", "if", "(", "(", "GET_CODE", "(", "op0", ")", "==", "NEG", "||", "GET_CODE", "(", "op0", ")", "==", "ABS", ")", "&&", "GET_MODE_CLASS", "(", "GET_MODE", "(", "op0", ")", ")", "==", "MODE_INT", ")", "return", "CCAPmode", ";", "if", "(", "GET_CODE", "(", "op0", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "op0", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", "&&", "CONST_OK_FOR_K", "(", "INTVAL", "(", "XEXP", "(", "op0", ",", "<NUM_LIT>", ")", ")", ")", ")", "return", "CCAPmode", ";", "if", "(", "(", "GET_CODE", "(", "op0", ")", "==", "PLUS", "||", "GET_CODE", "(", "op0", ")", "==", "MINUS", "||", "GET_CODE", "(", "op1", ")", "==", "NEG", ")", "&&", "GET_MODE_CLASS", "(", "GET_MODE", "(", "op0", ")", ")", "==", "MODE_INT", ")", "return", "CCLmode", ";", "if", "(", "GET_CODE", "(", "op0", ")", "==", "AND", ")", "{", "machine_mode", "ccmode", ";", "ccmode", "=", "s390_tm_ccmode", "(", "XEXP", "(", "op0", ",", "<NUM_LIT>", ")", ",", "op1", ",", "<NUM_LIT>", ")", ";", "if", "(", "ccmode", "!=", "VOIDmode", ")", "{", "return", "ccmode", "==", "CCTmode", "?", "CCZmode", ":", "ccmode", ";", "}", "}", "if", "(", "register_operand", "(", "op0", ",", "HImode", ")", "&&", "GET_CODE", "(", "op1", ")", "==", "CONST_INT", "&&", "(", "INTVAL", "(", "op1", ")", "==", "-", "<NUM_LIT>", "||", "INTVAL", "(", "op1", ")", "==", "<NUM_LIT>", ")", ")", "return", "CCT3mode", ";", "if", "(", "register_operand", "(", "op0", ",", "QImode", ")", "&&", "GET_CODE", "(", "op1", ")", "==", "CONST_INT", "&&", "(", "INTVAL", "(", "op1", ")", "==", "-", "<NUM_LIT>", "||", "INTVAL", "(", "op1", ")", "==", "<NUM_LIT>", ")", ")", "return", "CCT3mode", ";", "return", "CCZmode", ";", "case", "LE", ":", "case", "LT", ":", "case", "GE", ":", "case", "GT", ":", "if", "(", "(", "GET_CODE", "(", "op0", ")", "==", "NEG", "||", "GET_CODE", "(", "op0", ")", "==", "ABS", ")", "&&", "GET_MODE_CLASS", "(", "GET_MODE", "(", "op0", ")", ")", "==", "MODE_INT", ")", "return", "CCAPmode", ";", "if", "(", "GET_CODE", "(", "op0", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "op0", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", "&&", "(", "CONST_OK_FOR_K", "(", "INTVAL", "(", "XEXP", "(", "op0", ",", "<NUM_LIT>", ")", ")", ")", "||", "(", "CONST_OK_FOR_CONSTRAINT_P", "(", "INTVAL", "(", "XEXP", "(", "op0", ",", "<NUM_LIT>", ")", ")", ",", "'O'", ",", "<STR_LIT>", ")", "&&", "(", "!", "TARGET_ZARCH", "||", "INTVAL", "(", "XEXP", "(", "op0", ",", "<NUM_LIT>", ")", ")", "!=", "-", "<NUM_LIT>", "-", "<NUM_LIT>", ")", ")", ")", ")", "{", "if", "(", "INTVAL", "(", "XEXP", "(", "(", "op0", ")", ",", "<NUM_LIT>", ")", ")", "<", "<NUM_LIT>", ")", "return", "CCANmode", ";", "else", "return", "CCAPmode", ";", "}", "case", "UNORDERED", ":", "case", "ORDERED", ":", "case", "UNEQ", ":", "case", "UNLE", ":", "case", "UNLT", ":", "case", "UNGE", ":", "case", "UNGT", ":", "case", "LTGT", ":", "if", "(", "(", "GET_CODE", "(", "op0", ")", "==", "SIGN_EXTEND", "||", "GET_CODE", "(", "op0", ")", "==", "ZERO_EXTEND", ")", "&&", "GET_CODE", "(", "op1", ")", "!=", "CONST_INT", ")", "return", "CCSRmode", ";", "return", "CCSmode", ";", "case", "LTU", ":", "case", "GEU", ":", "if", "(", "GET_CODE", "(", "op0", ")", "==", "PLUS", "&&", "GET_MODE_CLASS", "(", "GET_MODE", "(", "op0", ")", ")", "==", "MODE_INT", ")", "return", "CCL1mode", ";", "if", "(", "(", "GET_CODE", "(", "op0", ")", "==", "SIGN_EXTEND", "||", "GET_CODE", "(", "op0", ")", "==", "ZERO_EXTEND", ")", "&&", "GET_CODE", "(", "op1", ")", "!=", "CONST_INT", ")", "return", "CCURmode", ";"], "ground_truth": ["return", "CCUmode", ";"], "File": "s3904", "Func": "s390_select_ccmode", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10355, "Length": 488, "Cover_Rate": 0.8457538994800693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_pmullq512_mask", "(", "(", "__v8di", ")", "__A", ",", "(", "__v8di", ")", "__B", ",", "(", "__v8di", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512dqintrin", "Func": "_mm512_mask_mullo_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10356, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addImmTLSOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "SystemZAsmParser (2)", "Func": "addImmTLSOperands", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10357, "Length": 21, "Cover_Rate": 0.38181818181818183, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "DstIsKill", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "bool", "ImpIsDead", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ";", "TRI", "->", "splitReg", "(", "DstReg", ",", "DstLoReg", ",", "DstHiReg", ")", ";", "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ")", ".", "addReg", "(", "DstLoReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstHiReg", ")", ";", "auto", "MIBHI", "=", "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ")", ".", "addReg", "(", "DstHiReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstHiReg", ",", "getKillRegState", "(", "DstIsKill", ")", ")", ".", "addReg", "(", "DstHiReg", ",", "getKillRegState", "(", "DstIsKill", ")", ")", ";"], "ground_truth": ["if", "(", "ImpIsDead", ")", "MIBHI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";"], "File": "AVRExpandPseudoInsts1", "Func": "expandLSRW8Rd", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10358, "Length": 128, "Cover_Rate": 0.6564102564102564, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "Op", ".", "getOpcode", "(", ")", ";", "assert", "(", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Op", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "bool", "SignedConv", "=", "Opc", "==", "<STR_LIT>", ";", "if", "(", "SignedConv", "&&", "!", "Subtarget", ".", "hasP9Altivec", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Wide", "=", "widenVec", "(", "DAG", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "dl", ")", ";", "EVT", "WideVT", "=", "Wide", ".", "getValueType", "(", ")", ";", "unsigned", "WideNumElts", "=", "WideVT", ".", "getVectorNumElements", "(", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ShuffV", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "WideNumElts", ";", "++", "i", ")", "ShuffV", ".", "push_back", "(", "i", "+", "WideNumElts", ")", ";", "if", "(", "Subtarget", ".", "isLittleEndian", "(", ")", ")", "{", "ShuffV", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "ShuffV", "[", "WideNumElts", "/", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "}", "else", "{", "ShuffV", "[", "WideNumElts", "/", "<NUM_LIT>", "-", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "ShuffV", "[", "WideNumElts", "-", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "}", "SDValue", "ShuffleSrc2", "=", "SignedConv", "?", "DAG", ".", "getUNDEF", "(", "WideVT", ")", ":"], "ground_truth": ["DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "WideVT", ")", ";"], "File": "PPCISelLowering147", "Func": "LowerINT_TO_FPVector", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10359, "Length": 198, "Cover_Rate": 0.6622073578595318, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "ZII", "=", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "ZFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "MachineModuleInfo", "&", "MMI", "=", "MF", ".", "getMMI", "(", ")", ";", "const", "MCRegisterInfo", "*", "MRI", "=", "MMI", ".", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFFrame", "->", "getCalleeSavedInfo", "(", ")", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "DebugLoc", "DL", "=", "MBBI", "!=", "MBB", ".", "end", "(", ")", "?", "MBBI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "int64_t", "SPOffsetFromCFA", "=", "-", "<STR_LIT>", ";", "if", "(", "ZFI", "->", "getLowSavedGPR", "(", ")", ")", "{", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "++", "MBBI", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "for", "(", "auto", "&", "Save", ":", "CSI", ")", "{", "unsigned", "Reg", "=", "Save", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{", "int64_t", "Offset", "=", "SPOffsetFromCFA", "+", "RegSpillOffsets", "[", "Reg", "]", ";", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "MRI", "->", "getDwarfRegNum", "(", "Reg", ",", "true", ")", ",", "Offset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "ZII", "->", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "}", "}", "}", "uint64_t", "StackSize", "=", "getAllocatedStackSize", "(", "MF", ")", ";", "if", "(", "StackSize", ")", "{", "int64_t", "Delta", "=", "-", "int64_t", "(", "StackSize", ")", ";", "emitIncrement", "(", "MBB", ",", "MBBI", ",", "DL", ",", "<STR_LIT>", ",", "Delta", ",", "ZII", ")", ";", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "nullptr", ",", "SPOffsetFromCFA", "+", "Delta", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "ZII", "->", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "SPOffsetFromCFA", "+=", "Delta", ";", "}", "if", "(", "HasFP", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "ZII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "unsigned", "HardFP", "=", "MRI", "->", "getDwarfRegNum", "(", "<STR_LIT>", ",", "true", ")", ";", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaRegister", "(", "nullptr", ",", "HardFP", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "ZII", "->", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";"], "ground_truth": ["for", "(", "auto", "I", "=", "std", "::", "next", "(", "MF", ".", "begin", "(", ")", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "I", "->", "addLiveIn", "(", "<STR_LIT>", ")", ";"], "File": "SystemZFrameLowering35", "Func": "emitPrologue", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10360, "Length": 450, "Cover_Rate": 0.6646971935007385, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "code", ")", "{", "case", "UNSPEC_LDA", ":", "case", "UNSPEC_LDS", ":", "case", "UNSPEC_LDS_A", ":", "case", "UNSPEC_LDSA", ":", "return", "code", ";", "default", ":", "return", "-", "<NUM_LIT>", ";", "}"], "ground_truth": ["}"], "File": "ia64", "Func": "get_spec_unspec_code", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10361, "Length": 28, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "EmitBytes", "(", "StringRef", "Data", ")", "{"], "ground_truth": ["}"], "File": "PatmosInstrInfo", "Func": "EmitBytes", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 10362, "Length": 9, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "eq_neq_comparison_operator", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{"], "ground_truth": ["return", "(", "GET_CODE", "(", "op", ")", "==", "EQ", "||", "GET_CODE", "(", "op", ")", "==", "NE", ")", ";"], "File": "pa3", "Func": "eq_neq_comparison_operator", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10363, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DoBothBroadcast", "(", ")", ")", "return", "lowerShuffleAsDecomposedShuffleMerge", "(", "DL", ",", "VT", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ";", "int", "LaneCount", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "int", "LaneSize", "=", "Size", "/", "LaneCount", ";", "SmallBitVector", "LaneInputs", "[", "<NUM_LIT>", "]", ";", "LaneInputs", "[", "<NUM_LIT>", "]", ".", "resize", "(", "LaneCount", ",", "false", ")", ";", "LaneInputs", "[", "<NUM_LIT>", "]", ".", "resize", "(", "LaneCount", ",", "false", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "Size", ";", "++", "i", ")", "if", "(", "Mask", "[", "i", "]", ">=", "<NUM_LIT>", ")", "LaneInputs", "[", "Mask", "[", "i", "]", "/", "Size", "]", "[", "(", "Mask", "[", "i", "]", "%", "Size", ")", "/", "LaneSize", "]", "=", "true", ";", "if", "(", "LaneInputs", "[", "<NUM_LIT>", "]", ".", "count", "(", ")", "<=", "<NUM_LIT>", "&&", "LaneInputs", "[", "<NUM_LIT>", "]", ".", "count", "(", ")", "<=", "<NUM_LIT>", ")", "return", "splitAndLowerShuffle", "(", "DL", ",", "VT", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ";"], "ground_truth": ["return", "lowerShuffleAsDecomposedShuffleMerge", "(", "DL", ",", "VT", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "lowerShuffleAsSplitOrBlend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10364, "Length": 177, "Cover_Rate": 0.5446153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512", ")", "__builtin_ia32_vfmaddsubps512_mask", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v16sf", ")", "__B", ",", "(", "__v16sf", ")", "__C", ",", "(", "__mmask16", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_mask_fmaddsub_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10365, "Length": 30, "Cover_Rate": 0.5172413793103449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "xstormy16_mode_dependent_address_p", "(", "rtx", "x", ")", "{", "if", "(", "LEGITIMATE_ADDRESS_CONST_INT_P", "(", "x", ",", "<NUM_LIT>", ")", "&&", "!", "LEGITIMATE_ADDRESS_CONST_INT_P", "(", "x", ",", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "LEGITIMATE_ADDRESS_INTEGER_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "&&", "!", "LEGITIMATE_ADDRESS_INTEGER_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", ")", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "POST_INC", "||", "GET_CODE", "(", "x", ")", "==", "PRE_DEC", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "stormy163", "Func": "xstormy16_mode_dependent_address_p", "Target": "stormy16", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10366, "Length": 104, "Cover_Rate": 0.9904761904761905, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "rtx_equal_p", "(", "cmp_op0", ",", "if_true", ")", "&&", "rtx_equal_p", "(", "cmp_op1", ",", "if_false", ")", ")", "is_min", "=", "true", ";", "else", "if", "(", "rtx_equal_p", "(", "cmp_op1", ",", "if_true", ")", "&&", "rtx_equal_p", "(", "cmp_op0", ",", "if_false", ")", ")", "is_min", "=", "false", ";", "else", "return", "false", ";", "mode", "=", "GET_MODE", "(", "dest", ")", ";", "if", "(", "!", "flag_finite_math_only", "||", "flag_signed_zeros", ")", "{", "int", "u", "=", "is_min", "?", "UNSPEC_IEEE_MIN", ":", "UNSPEC_IEEE_MAX", ";", "rtvec", "v", ";", "if_true", "=", "force_reg", "(", "mode", ",", "if_true", ")", ";", "v", "=", "gen_rtvec", "(", "<NUM_LIT>", ",", "if_true", ",", "if_false", ")", ";", "tmp", "=", "gen_rtx_UNSPEC", "(", "mode", ",", "v", ",", "u", ")", ";", "}", "else", "{", "code", "=", "is_min", "?", "SMIN", ":", "SMAX", ";"], "ground_truth": ["if", "(", "MEM_P", "(", "if_true", ")", "&&", "MEM_P", "(", "if_false", ")", ")", "if_true", "=", "force_reg", "(", "mode", ",", "if_true", ")", ";"], "File": "i386-expand", "Func": "ix86_expand_sse_fp_minmax", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10367, "Length": 135, "Cover_Rate": 0.6053811659192825, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Vec2", "=", "Op2", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "FMAOp1", "=", "FMA", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "FMAOp2", "=", "FMA", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "FMAAcc", "=", "FMA", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "FMAOp1", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "FMAOp2", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "FMAOp1", "=", "FMAOp1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "FMAOp2", "=", "FMAOp2", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "FMAOp1", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "FMAOp2", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Vec3", "=", "FMAOp1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Vec4", "=", "FMAOp2", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Idx2", "=", "FMAOp1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Idx1", "!=", "Op2", ".", "getOperand", "(", "<NUM_LIT>", ")", "||", "Idx2", "!=", "FMAOp2", ".", "getOperand", "(", "<NUM_LIT>", ")", "||", "Idx1", "==", "Idx2", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Vec1", "==", "Vec2", "||", "Vec3", "==", "Vec4", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Vec1", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", "||", "Vec2", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "(", "Vec1", "==", "Vec3", "&&", "Vec2", "==", "Vec4", ")", "||", "(", "Vec1", "==", "Vec4", "&&", "Vec2", "==", "Vec3", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Vec1", ",", "Vec2", ",", "FMAAcc", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "SL", ",", "<STR_LIT>", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "SIISelLowering103", "Func": "performFMACombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10368, "Length": 255, "Cover_Rate": 0.49038461538461536, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "AMDGPU", "::", "IF_PREDICATE_SET", ":", "case", "AMDGPU", "::", "ELSE", ":", "case", "AMDGPU", "::", "ENDIF", ":", "case", "AMDGPU", "::", "ENDLOOP", ":", "case", "AMDGPU", "::", "WHILELOOP", ":", "return", "true", ";"], "ground_truth": ["}"], "File": "R600MCCodeEmitter11", "Func": "isFCOp", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10369, "Length": 29, "Cover_Rate": 0.48333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "IsALoadChain", "=", "[", "&", "]", "(", "Value", "*", "Start", ")", "{", "SmallVector", "<", "Value", "*", ",", "<NUM_LIT>", ">", "ValuesToCheck", "=", "{", "Start", "}", ";", "auto", "IsALoadChainInstr", "=", "[", "]", "(", "Value", "*", "V", ")", "->", "bool", "{", "if", "(", "isa", "<", "GetElementPtrInst", ">", "(", "V", ")", "||", "isa", "<", "BitCastInst", ">", "(", "V", ")", "||", "isa", "<", "LoadInst", ">", "(", "V", ")", ")", "return", "true", ";", "if", "(", "auto", "*", "ASC", "=", "dyn_cast", "<", "AddrSpaceCastInst", ">", "(", "V", ")", ")", "{", "if", "(", "ASC", "->", "getDestAddressSpace", "(", ")", "==", "ADDRESS_SPACE_PARAM", ")", "return", "true", ";", "}", "return", "false", ";", "}", ";", "while", "(", "!", "ValuesToCheck", ".", "empty", "(", ")", ")", "{", "Value", "*", "V", "=", "ValuesToCheck", ".", "pop_back_val", "(", ")", ";", "if", "(", "!", "IsALoadChainInstr", "(", "V", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "Arg", "<<", "<STR_LIT>", "<<", "*", "V", "<<", "<STR_LIT>", ")", ";", "(", "void", ")", "Arg", ";"], "ground_truth": ["return", "false", ";"], "File": "NVPTXLowerArgs15", "Func": "handleByValParam", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10370, "Length": 157, "Cover_Rate": 0.31274900398406374, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "ClobbersPredicate", "(", "MachineInstr", "&", "MI", ",", "std", "::", "vector", "<", "MachineOperand", ">", "&", "Pred", ",", "bool", "SkipDead", ")", "const", "{"], "ground_truth": ["return", "isPredicateSetter", "(", "MI", ".", "getOpcode", "(", ")", ")", ";"], "File": "R600InstrInfo14", "Func": "ClobbersPredicate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10371, "Length": 33, "Cover_Rate": 0.9705882352941176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addRegOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "MipsAsmParser102", "Func": "addRegOperands", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10372, "Length": 21, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstructionSelector", "::", "<ISA_LIT>InstructionSelector", "(", "const", "<ISA_LIT>BaseTargetMachine", "&", "TM", ",", "const", "<ISA_LIT>Subtarget", "&", "STI", ",", "const", "<ISA_LIT>RegisterBankInfo", "&", "RBI", ")", ":", "TII", "(", "*", "STI", ".", "getInstrInfo", "(", ")", ")", ",", "TRI", "(", "*", "STI", ".", "getRegisterInfo", "(", ")", ")", ",", "TM", "(", "TM", ")", ",", "RBI", "(", "RBI", ")", ",", "STI", "(", "STI", ")", ",", "Opcodes", "(", "STI", ")", ",", "{"], "ground_truth": ["}"], "File": "ARMInstructionSelector1", "Func": "ARMInstructionSelector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10373, "Length": 62, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FastISel", "::", "emitFCmp", "(", "MVT", "RetVT", ",", "const", "Value", "*", "LHS", ",", "const", "Value", "*", "RHS", ")", "{", "if", "(", "RetVT", "!=", "<STR_LIT>", "&&", "RetVT", "!=", "<STR_LIT>", ")", "return", "false", ";", "bool", "UseImm", "=", "false", ";", "if", "(", "const", "auto", "*", "CFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "RHS", ")", ")", "if", "(", "CFP", "->", "isZero", "(", ")", "&&", "!", "CFP", "->", "isNegative", "(", ")", ")", "UseImm", "=", "true", ";", "Register", "LHSReg", "=", "getRegForValue", "(", "LHS", ")", ";", "if", "(", "!", "LHSReg", ")", "return", "false", ";", "if", "(", "UseImm", ")", "{", "unsigned", "Opc", "=", "(", "RetVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "LHSReg", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AArch64FastISel18", "Func": "emitFCmp", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10374, "Length": 135, "Cover_Rate": 0.627906976744186, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ExpandSpecialInstrsPass", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "R600ExpandSpecialInstrs12", "Func": "R600ExpandSpecialInstrsPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10375, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcreateq_uv8hi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcreateq_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10376, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "Z80InstrInfo1", "Func": "anchor", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10377, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "k_Token", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser (2)1", "Func": "isToken", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10378, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "header", ".", "target_chip", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "::", "utohexstr", "(", "KernelInfo", ".", "ComputePGMRSrc1", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "::", "utohexstr", "(", "KernelInfo", ".", "ComputePGMRSrc2", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "(", "bool", ")", "(", "header", ".", "code_properties", "&", "AMD_CODE_PROPERTY_ENABLE_SGPR_PRIVATE_SEGMENT_<ISA_LIT>ZE", ")", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "(", "bool", ")", "(", "header", ".", "code_properties", "&", "AMD_CODE_PROPERTY_ENABLE_SGPR_KERNARG_SEGMENT_PTR", ")", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "(", "bool", ")", "(", "header", ".", "code_properties", "&", "AMD_CODE_PROPERTY_IS_PTR64", ")", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "header", ".", "workitem_private_segment_byte_size", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "header", ".", "workgroup_group_segment_byte_size", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "header", ".", "gds_segment_byte_size", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "header", ".", "kernarg_segment_byte_size", ")", ",", "false", ")", ";"], "ground_truth": ["OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "header", ".", "wavefront_sgpr_count", ")", ",", "false", ")", ";"], "File": "AMDGPUAsmPrinter48", "Func": "EmitAmdKernelCodeT", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10379, "Length": 210, "Cover_Rate": 0.32507739938080493, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCFixupKind", "Kind", "=", "MCFixupKind", "(", "<STR_LIT>", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "<NUM_LIT>", ",", "Expr", ",", "Kind", ")", ")", ";", "++", "MCNumCPRelocations", ";", "}", "else", "isAdd", "=", "EncodeAddrModeOpValues", "(", "MI", ",", "OpIdx", ",", "Reg", ",", "Imm8", ",", "Fixups", ")", ";", "uint32_t", "Binary", "=", "(", "Imm8", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "if", "(", "isAdd", ")", "Binary", "|=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";", "Binary", "|=", "(", "Reg", "<<", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "Binary", ";"], "File": "ARMMCCodeEmitter13", "Func": "getT2AddrModeImm8s4OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10380, "Length": 78, "Cover_Rate": 0.4482758620689655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "TakenBranchCost", "=", "Subtarget", ".", "getMispredictionPenalty", "(", ")", ";", "unsigned", "TUnpredCycles", ",", "FUnpredCycles", ";", "if", "(", "!", "FCycles", ")", "{", "TUnpredCycles", "=", "TCycles", "+", "NotTakenBranchCost", ";", "FUnpredCycles", "=", "TakenBranchCost", ";", "}", "else", "{", "TUnpredCycles", "=", "TCycles", "+", "TakenBranchCost", ";", "FUnpredCycles", "=", "FCycles", "+", "NotTakenBranchCost", ";", "PredCost", "-=", "<NUM_LIT>", "*", "ScalingUpFactor", ";", "}", "unsigned", "TUnpredCost", "=", "Probability", ".", "scale", "(", "TUnpredCycles", "*", "ScalingUpFactor", ")", ";", "unsigned", "FUnpredCost", "=", "Probability", ".", "getCompl", "(", ")", ".", "scale", "(", "FUnpredCycles", "*", "ScalingUpFactor", ")", ";", "UnpredCost", "=", "TUnpredCost", "+", "FUnpredCost", ";", "if", "(", "Subtarget", ".", "isThumb2", "(", ")", "&&", "TCycles", "+", "FCycles", ">", "<NUM_LIT>", ")", "{", "PredCost", "+=", "(", "(", "TCycles", "+", "FCycles", "-", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ")", "*", "ScalingUpFactor", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo10", "Func": "isProfitableToIfCvt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10381, "Length": 118, "Cover_Rate": 0.39072847682119205, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", ",", "DAG", ".", "getConstant", "(", "NumBits", ",", "OpVT", ")", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "Op", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ";", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "Ops", ",", "array_lengthof", "(", "Ops", ")", ")", ";"], "ground_truth": ["if", "(", "VT", "==", "<STR_LIT>", ")", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ")", ";"], "File": "X86ISelLowering170", "Func": "LowerCTTZ", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10382, "Length": 69, "Cover_Rate": 0.32857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printPredicateOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ",", "const", "char", "*", "Modifier", ")", "{", "assert", "(", "Modifier", "&&", "<STR_LIT>", ")", ";", "unsigned", "Code", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "if", "(", "StringRef", "(", "Modifier", ")", "==", "<STR_LIT>", ")", "{", "switch", "(", "(", "<STR_LIT>", ")", "Code", ")", "{", "case", "<STR_LIT>", ":", "return", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";"], "File": "PPCInstPrinter33", "Func": "printPredicateOperand", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10383, "Length": 94, "Cover_Rate": 0.48205128205128206, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_u8_p16", "(", "poly16x8_t", "__a", ")", "{"], "ground_truth": ["return", "(", "uint8x16_t", ")", "__builtin_neon_vreinterpretv16qiv8hi", "(", "(", "int16x8_t", ")", "__a", ")", ";"], "File": "arm", "Func": "neon4_vreinterpretq_u8_p16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10384, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MatchClassKind", "Expected", "=", "static_cast", "<", "MatchClassKind", ">", "(", "ExpectedKind", ")", ";", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "if", "(", "MCConstantExpr", "const", "*", "Const", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Op", ".", "getImm", "(", ")", ")", ")", "{", "int64_t", "RegNum", "=", "Const", "->", "getValue", "(", ")", ";", "std", "::", "ostringstream", "RegName", ";", "RegName", "<<", "<STR_LIT>", "<<", "RegNum", ";", "RegNum", "=", "MatchRegisterName", "(", "RegName", ".", "str", "(", ")", ".", "c_str", "(", ")", ")", ";", "if", "(", "RegNum", "!=", "<STR_LIT>", ")", "{", "Op", ".", "makeReg", "(", "RegNum", ")", ";", "if", "(", "validateOperandClass", "(", "Op", ",", "Expected", ")", "==", "Match_Success", ")", "{", "return", "Match_Success", ";", "}", "}", "}", "}", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "if", "(", "isSubclass", "(", "Expected", ",", "MCK_DREGS", ")", ")", "{", "unsigned", "correspondingDREG", "=", "toDREG", "(", "Op", ".", "getReg", "(", ")", ")", ";", "if", "(", "correspondingDREG", "!=", "<STR_LIT>", ")", "{"], "ground_truth": ["Op", ".", "makeReg", "(", "correspondingDREG", ")", ";"], "File": "AVRAsmParser", "Func": "validateTargetOperandClass", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10385, "Length": 153, "Cover_Rate": 0.7727272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "AM", ".", "Scale", "==", "<NUM_LIT>", "||", "AM", ".", "Scale", "==", "<NUM_LIT>", "||", "AM", ".", "Scale", "==", "<NUM_LIT>", "||", "AM", ".", "Scale", "==", "<NUM_LIT>", ")", ";", "if", "(", "AM", ".", "BaseType", "==", "<STR_LIT>", ")", "MIB", ".", "addReg", "(", "AM", ".", "Base", ".", "Reg", ")", ";", "else", "if", "(", "AM", ".", "BaseType", "==", "<STR_LIT>", ")", "MIB", ".", "addFrameIndex", "(", "AM", ".", "Base", ".", "FrameIndex", ")", ";", "else", "assert", "(", "<NUM_LIT>", ")", ";", "MIB", ".", "addImm", "(", "AM", ".", "Scale", ")", ".", "addReg", "(", "AM", ".", "IndexReg", ")", ";"], "ground_truth": ["if", "(", "AM", ".", "GV", ")", "return", "MIB", ".", "addGlobalAddress", "(", "AM", ".", "GV", ",", "AM", ".", "Disp", ",", "AM", ".", "GVOpFlags", ")", ";"], "File": "X86InstrBuilder17", "Func": "addLeaAddress", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10386, "Length": 112, "Cover_Rate": 0.7671232876712328, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Rt", "==", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "else", "if", "(", "Rs", "==", "<NUM_LIT>", ")", "MI", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "else", "if", "(", "Rs", "==", "Rt", ")", "MI", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "else", "return", "MCDisassembler", "::", "Fail", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Rt", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Imm", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "MipsDisassembler38", "Func": "DecodeBlezlGroupBranch", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10387, "Length": 82, "Cover_Rate": 0.543046357615894, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqabs_s32", "(", "int32x2_t", "__a", ")", "{"], "ground_truth": ["return", "(", "int32x2_t", ")", "__builtin_aarch64_sqabsv2si", "(", "__a", ")", ";"], "File": "arm", "Func": "neon2_vqabs_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10388, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Suffix", "==", "'s'", "||", "Suffix", "==", "'d'", ")", "O", "<<", "'.'", "<<", "Suffix", ";", "else", "assert", "(", "Suffix", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "bool", "DoShift", "=", "ExtWidth", "!=", "<NUM_LIT>", ";", "if", "(", "SignExtend", "||", "DoShift", "||", "SrcRegKind", "==", "'w'", ")", "{", "O", "<<", "<STR_LIT>", ";"], "ground_truth": ["printMemExtendImpl", "(", "SignExtend", ",", "DoShift", ",", "ExtWidth", ",", "SrcRegKind", ",", "O", ")", ";"], "File": "AArch64InstPrinter13", "Func": "printRegWithShiftExtend", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10389, "Length": 61, "Cover_Rate": 0.6288659793814433, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setTCReturnAddrDelta", "(", "int", "delta", ")", "{"], "ground_truth": ["TailCallReturnAddrDelta", "=", "delta", ";"], "File": "M68kMachineFunction (2)", "Func": "setTCReturnAddrDelta", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10390, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "is_sse", ")", "{", "if", "(", "TARGET_AVX", ")", "{", "strcpy", "(", "buf", ",", "ssep", ")", ";", "if", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "SFmode", ")", "strcat", "(", "buf", ",", "<STR_LIT>", ")", ";", "else", "strcat", "(", "buf", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "strcpy", "(", "buf", ",", "ssep", "+", "<NUM_LIT>", ")", ";", "if", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "SFmode", ")", "strcat", "(", "buf", ",", "<STR_LIT>", ")", ";", "else", "strcat", "(", "buf", ",", "<STR_LIT>", ")", ";", "}", "return", "buf", ";", "}", "strcpy", "(", "buf", ",", "p", ")", ";", "switch", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "case", "MULT", ":", "case", "PLUS", ":", "if", "(", "REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "std", "::", "swap", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "MEM_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "p", "=", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "find_regno_note", "(", "insn", ",", "REG_DEAD", ",", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ")", "{", "if", "(", "STACK_TOP_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "p", "=", "<STR_LIT>", ";", "else", "p", "=", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "STACK_TOP_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "p", "=", "<STR_LIT>", ";", "else", "p", "=", "<STR_LIT>", ";", "break", ";", "case", "MINUS", ":", "case", "DIV", ":", "if", "(", "MEM_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "p", "=", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "MEM_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "p", "=", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "find_regno_note", "(", "insn", ",", "REG_DEAD", ",", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ")", "{", "if", "(", "STACK_TOP_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "p", "=", "<STR_LIT>", ";", "else", "p", "=", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "STACK_TOP_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "p", "=", "<STR_LIT>", ";"], "File": "i3864", "Func": "output_387_binary_op", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10391, "Length": 326, "Cover_Rate": 0.3786295005807201, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FixupKind", "=", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TLS_GD_HI", ":", "FixupKind", "=", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_CALL", ":", "FixupKind", "=", "<STR_LIT>", ";", "RelaxCandidate", "=", "true", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_CALL_PLT", ":", "FixupKind", "=", "<STR_LIT>", ";", "RelaxCandidate", "=", "true", ";", "break", ";", "}", "}", "else", "if", "(", "Kind", "==", "MCExpr", "::", "SymbolRef", "&&", "cast", "<", "MCSymbolRefExpr", ">", "(", "Expr", ")", "->", "getKind", "(", ")", "==", "MCSymbolRefExpr", "::", "VK_None", ")", "{", "if", "(", "Desc", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "FixupKind", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "MIFrm", "==", "<STR_LIT>", ")", "{", "FixupKind", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "MIFrm", "==", "<STR_LIT>", ")", "{", "FixupKind", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "MIFrm", "==", "<STR_LIT>", ")", "{", "FixupKind", "=", "<STR_LIT>", ";", "}", "}", "assert", "(", "FixupKind", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "<NUM_LIT>", ",", "Expr", ",", "MCFixupKind", "(", "FixupKind", ")", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "++", "MCNumFixups", ";", "if", "(", "EnableRelax", "&&", "RelaxCandidate", ")", "{", "const", "MCConstantExpr", "*", "Dummy", "=", "MCConstantExpr", "::", "create", "(", "<NUM_LIT>", ",", "Ctx", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "<NUM_LIT>", ",", "Dummy", ",", "MCFixupKind", "(", "<STR_LIT>", ")", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "++", "MCNumFixups", ";", "}", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "RISCVMCCodeEmitter32", "Func": "getImmOpValue", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10392, "Length": 222, "Cover_Rate": 0.33893129770992364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitWrapperPIC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10393, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "pass_nds32_relax_opt", "(", "gcc", "::", "context", "*", "ctxt", ")", ":", "rtl_opt_pass", "(", "pass_data_nds32_relax_opt", ",", "ctxt", ")", "{"], "ground_truth": ["}"], "File": "nds32-relax-opt", "Func": "pass_nds32_relax_opt", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10394, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasLAHFSAHF64", "||", "!", "is64Bit", "(", ")", ";"], "ground_truth": ["}"], "File": "X86Subtarget101", "Func": "hasLAHFSAHF", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10395, "Length": 9, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ")", ";", "RHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "RHS", ")", ";", "SDValue", "NewSetcc", "=", "DAG", ".", "getSetCC", "(", "dl", ",", "<STR_LIT>", ",", "LHS", ",", "RHS", ",", "CC", ")", ";", "DAG", ".", "ReplaceAllUsesWith", "(", "Op", ",", "NewSetcc", ")", ";", "CmpVT", "=", "<STR_LIT>", ";", "}", "else", "return", "SDValue", "(", ")", ";", "}", "assert", "(", "(", "!", "FullFP16", "&&", "LHS", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "!=", "<STR_LIT>", ")", "||", "LHS", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "!=", "<STR_LIT>", ")", ";", "<STR_LIT>", "CC1", ",", "CC2", ";", "bool", "ShouldInvert", ";", "changeVectorFPCCTo<ISA_LIT>CC", "(", "CC", ",", "CC1", ",", "CC2", ",", "ShouldInvert", ")", ";", "bool", "NoNaNs", "=", "getTargetMachine", "(", ")", ".", "Options", ".", "NoNaNsFPMath", ";", "SDValue", "Cmp", "=", "EmitVectorComparison", "(", "LHS", ",", "RHS", ",", "CC1", ",", "NoNaNs", ",", "CmpVT", ",", "dl", ",", "DAG", ")", ";", "if", "(", "!", "Cmp", ".", "getNode", "(", ")", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["if", "(", "CC2", "!=", "<STR_LIT>", ")", "{"], "File": "AArch64ISelLowering (2)2", "Func": "LowerVSETCC", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10396, "Length": 172, "Cover_Rate": 0.31444241316270566, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmPrinter", "(", "raw_ostream", "&", "o", ",", "TargetMachine", "&", "tm", ",", "const", "TargetAsmInfo", "*", "T", ",", "bool", "F", ")", ":", "AsmPrinter", "(", "o", ",", "tm", ",", "T", ",", "F", ")", "{"], "ground_truth": ["}"], "File": "AlphaAsmPrinter5", "Func": "AlphaAsmPrinter", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10397, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "STTI", ";"], "ground_truth": ["}"], "File": "MipsTargetMachine20", "Func": "getScalarTargetTransformInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10398, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutStreamer", ".", "EmitLabel", "(", "PICBase", ")", ";", "TmpInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "TmpInst", ".", "getOperand", "(", "<NUM_LIT>", ")", "=", "MCOperand", "::", "CreateReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "OutStreamer", ".", "EmitInstruction", "(", "TmpInst", ")", ";", "return", ";", "}", "case", "<STR_LIT>", ":", "{", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getTargetFlags", "(", ")", "!=", "<STR_LIT>", ")", "break", ";", "MCSymbol", "*", "DotSym", "=", "OutContext", ".", "CreateTempSymbol", "(", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "DotSym", ")", ";", "MCSymbol", "*", "OpSym", "=", "MCInstLowering", ".", "GetSymbolFromOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "const", "MCExpr", "*", "DotExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "DotSym", ",", "OutContext", ")", ";", "const", "MCExpr", "*", "PICBase", "=", "MCSymbolRefExpr", "::", "Create", "(", "MF", "->", "getPICBaseSymbol", "(", ")", ",", "OutContext", ")", ";", "DotExpr", "=", "MCBinaryExpr", "::", "CreateSub", "(", "DotExpr", ",", "PICBase", ",", "OutContext", ")", ";", "DotExpr", "=", "MCBinaryExpr", "::", "CreateAdd", "(", "MCSymbolRefExpr", "::", "Create", "(", "OpSym", ",", "OutContext", ")", ",", "DotExpr", ",", "OutContext", ")", ";", "MCInst", "TmpInst", ";", "TmpInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "TmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", ";", "TmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", ";", "TmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateExpr", "(", "DotExpr", ")", ")", ";", "OutStreamer", ".", "EmitInstruction", "(", "TmpInst", ")", ";", "return", ";", "}", "}", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "Lower", "(", "MI", ",", "TmpInst", ")", ";"], "ground_truth": ["OutStreamer", ".", "EmitInstruction", "(", "TmpInst", ")", ";"], "File": "X86MCInstLower25", "Func": "EmitInstruction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10399, "Length": 260, "Cover_Rate": 0.4878048780487805, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "IsPush", "&&", "!", "IsPop", ")", "return", "false", ";", "bool", "IsVFPPushPop", "=", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "bool", "IsT1PushPop", "=", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "assert", "(", "(", "IsT1PushPop", "||", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "NumBytes", "%", "(", "IsVFPPushPop", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "int", "RegListIdx", "=", "IsT1PushPop", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "unsigned", "FirstReg", "=", "MI", "->", "getOperand", "(", "RegListIdx", ")", ".", "getReg", "(", ")", ";", "unsigned", "RD0Reg", ",", "RegsNeeded", ";", "if", "(", "IsVFPPushPop", ")", "{", "RD0Reg", "=", "<STR_LIT>", ";", "RegsNeeded", "=", "NumBytes", "/", "<NUM_LIT>", ";", "}", "else", "{", "RD0Reg", "=", "<STR_LIT>", ";", "RegsNeeded", "=", "NumBytes", "/", "<NUM_LIT>", ";", "}", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "RegList", ";", "for", "(", "int", "i", "=", "MI", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "i", ">=", "RegListIdx", ";", "--", "i", ")", "RegList", ".", "push_back", "(", "MI", "->", "getOperand", "(", "i", ")", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getRegInfo", "(", ")", ".", "getTargetRegisterInfo", "(", ")", ";", "const", "MCPhysReg", "*", "CSRegs", "=", "TRI", "->", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "for", "(", "unsigned", "CurReg", "=", "FirstReg", "-", "<NUM_LIT>", ";", "CurReg", ">=", "RD0Reg", "&&", "RegsNeeded", ";", "--", "CurReg", ")", "{", "if", "(", "!", "IsPop", ")", "{", "RegList", ".", "push_back", "(", "MachineOperand", "::", "CreateReg", "(", "CurReg", ",", "false", ",", "false", ",", "false", ",", "false", ",", "true", ")", ")", ";", "--", "RegsNeeded", ";", "continue", ";", "}", "if", "(", "isCalleeSavedRegister", "(", "CurReg", ",", "CSRegs", ")", "||", "isAnySubRegLive", "(", "CurReg", ",", "TRI", ",", "MI", ")", ")", "{", "if", "(", "IsVFPPushPop", ")", "return", "false", ";", "else", "continue", ";", "}", "RegList", ".", "push_back", "(", "MachineOperand", "::", "CreateReg", "(", "CurReg", ",", "true", ",", "false", ",", "false", ",", "true", ")", ")", ";", "--", "RegsNeeded", ";", "}", "if", "(", "RegsNeeded", ">", "<NUM_LIT>", ")", "return", "false", ";", "for", "(", "int", "i", "=", "MI", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "i", ">=", "RegListIdx", ";", "--", "i", ")", "MI", "->", "RemoveOperand", "(", "i", ")", ";"], "ground_truth": ["MachineInstrBuilder", "MIB", "(", "MF", ",", "&", "*", "MI", ")", ";"], "File": "ARMBaseInstrInfo", "Func": "tryFoldSPUpdateIntoPushPop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10400, "Length": 389, "Cover_Rate": 0.7733598409542743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DisassembleLdStMiscFrm", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "true", ",", "B", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "DisassembleStMiscFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10401, "Length": 19, "Cover_Rate": 0.4222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "std", "::", "string", "&", "S", ":", "DwarfFiles", ")", "getStreamer", "(", ")", ".", "emitRawText", "(", "S", ")", ";"], "ground_truth": ["DwarfFiles", ".", "clear", "(", ")", ";"], "File": "NVPTXTargetStreamer", "Func": "outputDwarfFileDirectives", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10402, "Length": 26, "Cover_Rate": 0.7647058823529411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "Kind", "==", "k_CCOp", ")", "&&", "<STR_LIT>", ")", ";", "return", "CC", ".", "CCVal", ";"], "ground_truth": ["}"], "File": "VEAsmParser (2)", "Func": "getCCVal", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10403, "Length": 17, "Cover_Rate": 0.7391304347826086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "V2S", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V2S", ")", ";", "}", "V2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ExtVT", ",", "V2S", ")", ";", "}", "else", "if", "(", "Mask", "[", "V2Index", "]", "!=", "(", "int", ")", "Mask", ".", "size", "(", ")", "||", "EltVT", "==", "<STR_LIT>", "||", "EltVT", "==", "<STR_LIT>", ")", "{", "return", "SDValue", "(", ")", ";", "}", "if", "(", "!", "IsV1Zeroable", ")", "{", "assert", "(", "VT", "==", "ExtVT", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "VT", ".", "isFloatingPoint", "(", ")", "||", "V2Index", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "V1Mask", "(", "Mask", ".", "begin", "(", ")", ",", "Mask", ".", "end", "(", ")", ")", ";", "V1Mask", "[", "V2Index", "]", "=", "-", "<NUM_LIT>", ";", "if", "(", "!", "isNoopShuffleMask", "(", "V1Mask", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Subtarget", ".", "hasSSE41", "(", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "(", "EltVT", "==", "<STR_LIT>", "||", "EltVT", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "EltVT", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DL", ",", "ExtVT", ",", "V1", ",", "V2", ")", ";", "}", "if", "(", "VT", ".", "isFloatingPoint", "(", ")", "&&", "V2Index", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "V2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ExtVT", ",", "V2", ")", ";"], "ground_truth": ["if", "(", "ExtVT", "!=", "VT", ")", "V2", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "V2", ")", ";"], "File": "X86ISelLowering148", "Func": "lowerVectorShuffleAsElementInsertion", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10404, "Length": 239, "Cover_Rate": 0.3654434250764526, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512", ")", "__builtin_ia32_vfnmaddps512_mask", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v16sf", ")", "__B", ",", "(", "__v16sf", ")", "__C", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_fnmadd_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10405, "Length": 31, "Cover_Rate": 0.5535714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op", ".", "isAligned", "(", "AlignCheck", ")", ")", "return", "true", ";", "bool", "Fast", ";", "return", "allowsMisalignedMemoryAccesses", "(", "VT", ",", "<NUM_LIT>", ",", "Align", "(", "<NUM_LIT>", ")", ",", "MachineMemOperand", "::", "MONone", ",", "&", "Fast", ")", "&&", "Fast", ";", "}", ";", "if", "(", "CanUseNEON", "&&", "Op", ".", "isMemset", "(", ")", "&&", "!", "IsSmallMemset", "&&", "AlignmentIsAcceptable", "(", "<STR_LIT>", ",", "Align", "(", "<NUM_LIT>", ")", ")", ")", "return", "LLT", "::", "fixed_vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "CanUseFP", "&&", "!", "IsSmallMemset", "&&", "AlignmentIsAcceptable", "(", "<STR_LIT>", ",", "Align", "(", "<NUM_LIT>", ")", ")", ")", "return", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "Op", ".", "size", "(", ")", ">=", "<NUM_LIT>", "&&", "AlignmentIsAcceptable", "(", "<STR_LIT>", ",", "Align", "(", "<NUM_LIT>", ")", ")", ")", "return", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";"], "File": "AArch64ISelLowering101", "Func": "getOptimalMemOpLLT", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10406, "Length": 125, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "Thumb1InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "assert", "(", "(", "RC", "->", "hasSuperClassEq", "(", "&", "<STR_LIT>", ")", "||", "(", "Register", "::", "isPhysicalRegister", "(", "DestReg", ")", "&&", "is<ISA_LIT>LowRegister", "(", "DestReg", ")", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "RC", "->", "hasSuperClassEq", "(", "&", "<STR_LIT>", ")", "||", "(", "Register", "::", "isPhysicalRegister", "(", "DestReg", ")", "&&", "is<ISA_LIT>LowRegister", "(", "DestReg", ")", ")", ")", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "Thumb1InstrInfo25", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10407, "Length": 205, "Cover_Rate": 0.9624413145539906, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{"], "ground_truth": ["return", "RI", ";"], "File": "SIInstrInfo", "Func": "getRegisterInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10408, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "i", "!=", "~", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "<NUM_LIT>", ")", "&&", "arm_const_double_by_immediates", "(", "GEN_INT", "(", "i", "+", "<NUM_LIT>", ")", ")", ")", "{", "*", "op1", "=", "GEN_INT", "(", "i", "+", "<NUM_LIT>", ")", ";", "*", "code", "=", "*", "code", "==", "GTU", "?", "GEU", ":", "LTU", ";", "return", ";", "}", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "if", "(", "!", "op0_preserve_value", ")", "{", "std", "::", "swap", "(", "*", "op0", ",", "*", "op1", ")", ";", "*", "code", "=", "(", "int", ")", "swap_condition", "(", "(", "enum", "rtx_code", ")", "*", "code", ")", ";", "}", "}", "return", ";", "}", "if", "(", "mode", "==", "SImode", "&&", "GET_CODE", "(", "*", "op0", ")", "==", "ZERO_EXTEND", "&&", "GET_CODE", "(", "XEXP", "(", "*", "op0", ",", "<NUM_LIT>", ")", ")", "==", "SUBREG", "&&", "GET_MODE", "(", "XEXP", "(", "*", "op0", ",", "<NUM_LIT>", ")", ")", "==", "QImode", "&&", "GET_MODE", "(", "SUBREG_REG", "(", "XEXP", "(", "*", "op0", ",", "<NUM_LIT>", ")", ")", ")", "==", "SImode", "&&", "subreg_lowpart_p", "(", "XEXP", "(", "*", "op0", ",", "<NUM_LIT>", ")", ")", "&&", "*", "op1", "==", "const0_rtx", ")", "*", "op0", "=", "gen_rtx_AND", "(", "SImode", ",", "SUBREG_REG", "(", "XEXP", "(", "*", "op0", ",", "<NUM_LIT>", ")", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "CONST_INT_P", "(", "*", "op1", ")", "||", "const_ok_for_arm", "(", "INTVAL", "(", "*", "op1", ")", ")", "||", "const_ok_for_arm", "(", "-", "INTVAL", "(", "*", "op1", ")", ")", ")", "return", ";", "i", "=", "INTVAL", "(", "*", "op1", ")", ";", "switch", "(", "*", "code", ")", "{", "case", "EQ", ":", "case", "NE", ":", "return", ";", "case", "GT", ":", "case", "LE", ":", "if", "(", "i", "!=", "maxval", "&&", "(", "const_ok_for_arm", "(", "i", "+", "<NUM_LIT>", ")", "||", "const_ok_for_arm", "(", "-", "(", "i", "+", "<NUM_LIT>", ")", ")", ")", ")", "{", "*", "op1", "=", "GEN_INT", "(", "ARM_SIGN_EXTEND", "(", "i", "+", "<NUM_LIT>", ")", ")", ";", "*", "code", "=", "*", "code", "==", "GT", "?", "GE", ":", "LT", ";", "return", ";", "}", "break", ";", "case", "GE", ":", "case", "LT", ":", "if", "(", "i", "!=", "~", "maxval", "&&", "(", "const_ok_for_arm", "(", "i", "-", "<NUM_LIT>", ")", "||", "const_ok_for_arm", "(", "-", "(", "i", "-", "<NUM_LIT>", ")", ")", ")", ")", "{", "*", "op1", "=", "GEN_INT", "(", "i", "-", "<NUM_LIT>", ")", ";", "*", "code", "=", "*", "code", "==", "GE", "?", "GT", ":", "LE", ";", "return", ";", "}", "break", ";", "case", "GTU", ":", "case", "LEU", ":", "if", "(", "i", "!=", "~", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "<NUM_LIT>", ")", "&&", "(", "const_ok_for_arm", "(", "i", "+", "<NUM_LIT>", ")", "||", "const_ok_for_arm", "(", "-", "(", "i", "+", "<NUM_LIT>", ")", ")", ")", ")", "{", "*", "op1", "=", "GEN_INT", "(", "ARM_SIGN_EXTEND", "(", "i", "+", "<NUM_LIT>", ")", ")", ";", "*", "code", "=", "*", "code", "==", "GTU", "?", "GEU", ":", "LTU", ";", "return", ";", "}", "break", ";", "case", "GEU", ":", "case", "LTU", ":", "if", "(", "i", "!=", "<NUM_LIT>", "&&", "(", "const_ok_for_arm", "(", "i", "-", "<NUM_LIT>", ")", "||", "const_ok_for_arm", "(", "-", "(", "i", "-", "<NUM_LIT>", ")", ")", ")", ")", "{", "*", "op1", "=", "GEN_INT", "(", "i", "-", "<NUM_LIT>", ")", ";", "*", "code", "=", "*", "code", "==", "GEU", "?", "GTU", ":", "LEU", ";", "return", ";"], "ground_truth": ["}"], "File": "arm4", "Func": "arm_canonicalize_comparison", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10409, "Length": 493, "Cover_Rate": 0.7113997113997114, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "SrcOpc1", "=", "Src1", ".", "getOpcode", "(", ")", ";", "EVT", "SrcVT0", "=", "Src0", ".", "getValueType", "(", ")", ";", "EVT", "SrcVT1", "=", "Src1", ".", "getValueType", "(", ")", ";", "if", "(", "!", "Src1", ".", "isUndef", "(", ")", "&&", "(", "SrcVT0", "!=", "SrcVT1", "||", "SrcOpc0", "!=", "SrcOpc1", ")", ")", "return", "SDValue", "(", ")", ";", "switch", "(", "SrcOpc0", ")", "{", "case", "<STR_LIT>", ":", "{", "SDValue", "LHS", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "Src0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "RHS", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "Src1", ".", "isUndef", "(", ")", "?", "Src1", ":", "Src1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "LHS", ",", "RHS", ",", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "SrcOpc0", ",", "DL", ",", "SrcVT0", ",", "DAG", ".", "getBitcast", "(", "SrcVT0", ",", "Res", ")", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "Res", ")", ";", "}", "case", "<STR_LIT>", ":"], "ground_truth": ["if", "(", "SrcVT0", "==", "<STR_LIT>", ")", "{"], "File": "X86ISelLowering101", "Func": "canonicalizeLaneShuffleWithRepeatedOps", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10410, "Length": 170, "Cover_Rate": 0.3794642857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "HexagonInstrInfo21", "Func": "isConditionalTransfer", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10411, "Length": 27, "Cover_Rate": 0.32142857142857145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "shared_ptr", "<", "msgpack", "::", "Node", ">", "&", "getRootMetadata", "(", "StringRef", "Key", ")", "{"], "ground_truth": ["return", "(", "*", "cast", "<", "msgpack", "::", "MapNode", ">", "(", "HSAMetadataRoot", ".", "get", "(", ")", ")", ")", "[", "Key", "]", ";"], "File": "AMDGPUHSAMetadataStreamer18", "Func": "getRootMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10412, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "j", "=", "XVECLEN", "(", "op", ",", "i", ")", "-", "<NUM_LIT>", ";", "j", ">=", "<NUM_LIT>", ";", "j", "--", ")", "if", "(", "symbolic_reference_mentioned_p", "(", "XVECEXP", "(", "op", ",", "i", ",", "j", ")", ")", ")", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "fmt", "[", "i", "]", "==", "'e'", "&&", "symbolic_reference_mentioned_p", "(", "XEXP", "(", "op", ",", "i", ")", ")", ")", "return", "<NUM_LIT>", ";", "}"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "s390", "Func": "symbolic_reference_mentioned_p", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10413, "Length": 65, "Cover_Rate": 0.4482758620689655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Parser", ".", "Warning", "(", "L", ",", "Msg", ")", ";"], "ground_truth": ["}"], "File": "PatmosAsmParser", "Func": "Warning", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 10414, "Length": 10, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "enableMultipleCopyHints", "(", ")", "const", "override", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "BPFRegisterInfo3", "Func": "enableMultipleCopyHints", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10415, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "HexagonEarlyIfConv (2)", "Func": "getPassName", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10416, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerGlobalAddress", "(", "<ISA_LIT>MachineFunction", "*", "MFI", ",", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "const", "DataLayout", "&", "DL", "=", "DAG", ".", "getDataLayout", "(", ")", ";", "GlobalAddressSDNode", "*", "G", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", ";", "const", "GlobalValue", "*", "GV", "=", "G", "->", "getGlobal", "(", ")", ";", "if", "(", "G", "->", "getAddressSpace", "(", ")", "==", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", "||", "G", "->", "getAddressSpace", "(", ")", "==", "<ISA_LIT>AS", "::", "REGION_ADDRESS", ")", "{", "if", "(", "!", "MFI", "->", "isModuleEntryFunction", "(", ")", "&&", "!", "GV", "->", "getName", "(", ")", ".", "equals", "(", "<STR_LIT>", ")", ")", "{", "SDLoc", "DL", "(", "Op", ")", ";"], "ground_truth": ["const", "Function", "&", "Fn", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "LowerGlobalAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10417, "Length": 118, "Cover_Rate": 0.43223443223443225, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "s4_3ImmDecoder", "(", "MCInst", "&", "MI", ",", "unsigned", "tmp", ",", "uint64_t", ",", "const", "void", "*", "Decoder", ")", "{"], "ground_truth": ["signedDecoder", "<", "<NUM_LIT>", ">", "(", "MI", ",", "tmp", ",", "Decoder", ")", ";"], "File": "HexagonDepDecoders1", "Func": "s4_3ImmDecoder", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10418, "Length": 31, "Cover_Rate": 0.8378378378378378, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "f", "&", "CC_FLAG_O", ")", "{", "if", "(", "f", "&", "CC_FLAG_C", ")", "return", "CCmode", ";", "else", "return", "CC_ZSOmode", ";", "}", "else", "if", "(", "f", "&", "CC_FLAG_C", ")", "return", "CC_ZSCmode", ";"], "ground_truth": ["else", "return", "CC_ZSmode", ";"], "File": "rx", "Func": "mode_from_flags", "Target": "rx", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10419, "Length": 35, "Cover_Rate": 0.6481481481481481, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printOperand", "(", "MI", ",", "OpNum", ",", "O", ")", ";", "return", ";", "}", "O", "<<", "markup", "(", "<STR_LIT>", ")", "<<", "<STR_LIT>", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "unsigned", "ImmOffs", "=", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "unsigned", "Op", "=", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["if", "(", "AlwaysPrintImm0", "||", "ImmOffs", "||", "Op", "==", "<STR_LIT>", ")", "{"], "File": "ARMInstPrinter (2)", "Func": "printAddrMode5Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10420, "Length": 67, "Cover_Rate": 0.3850574712643678, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "PIC16RegisterInfo", "Func": "getRARegister", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10421, "Length": 9, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vld1_s8", "(", "const", "int8_t", "*", "a", ")", "{", "return", "__builtin_aarch64_ld1v8qi", "(", "(", "const", "__builtin_aarch64_simd_qi", "*", ")", "a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vld1_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10422, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Opc", "!=", "getTransformOpcode", "(", "Opc", ")", ";"], "ground_truth": ["}"], "File": "ARM64AdvSIMDScalarPass", "Func": "isTransformable", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10423, "Length": 9, "Cover_Rate": 0.32142857142857145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "STI", ".", "isRWPI", "(", ")", "&&", "!", "isReadOnly", ")", "{", "auto", "Offset", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "MachineInstrBuilder", "OffsetMIB", ";", "if", "(", "UseMovt", ")", "{", "OffsetMIB", "=", "BuildMI", "(", "MBB", ",", "*", "MIB", ",", "MIB", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Offset", ")", ";", "OffsetMIB", ".", "addGlobalAddress", "(", "GV", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "OffsetMIB", "=", "BuildMI", "(", "MBB", ",", "*", "MIB", ",", "MIB", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Offset", ")", ";", "addOpsForConstantPoolLoad", "(", "OffsetMIB", ",", "GV", ",", "true", ")", ";", "}", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "OffsetMIB", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "return", "false", ";", "MIB", "->", "setDesc", "(", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "MIB", "->", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "MIB", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "Offset", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "*", "MIB", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}", "if", "(", "STI", ".", "isTargetELF", "(", ")", ")", "{", "if", "(", "UseMovt", ")", "{", "MIB", "->", "setDesc", "(", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "}", "else", "{", "MIB", "->", "setDesc", "(", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "MIB", "->", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "addOpsForConstantPoolLoad", "(", "MIB", ",", "GV", ",", "false", ")", ";", "}", "}", "else", "if", "(", "STI", ".", "isTargetMachO", "(", ")", ")", "{"], "ground_truth": ["if", "(", "UseMovt", ")", "MIB", "->", "setDesc", "(", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";"], "File": "ARMInstructionSelector (2)", "Func": "selectGlobal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10424, "Length": 269, "Cover_Rate": 0.32566585956416466, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_p128_u16", "(", "uint16x8_t", "__a", ")", "{", "return", "(", "poly128_t", ")", "__builtin_neon_vreinterprettiv8hi", "(", "(", "int16x8_t", ")", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vreinterpretq_p128_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10425, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "P", ".", "useSoftFloat", "(", ")", ")", "CPR1Size", "=", "<STR_LIT>", ";", "else", "if", "(", "P", ".", "hasMSA", "(", ")", ")", "CPR1Size", "=", "<STR_LIT>", ";"], "ground_truth": ["else", "CPR1Size", "=", "P", ".", "isFP64bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "MipsABIFlagsSection (2)1", "Func": "setCPR1SizeFromPredicates", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10426, "Length": 38, "Cover_Rate": 0.6785714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", "->", "hasApertureRegs", "(", ")", ")", "{", "unsigned", "Offset", "=", "AS", "==", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", "?", "<STR_LIT>", "::", "OFFSET_SRC_SHARED_BASE", ":", "<STR_LIT>", "::", "OFFSET_SRC_PRIVATE_BASE", ";", "unsigned", "WidthM1", "=", "AS", "==", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", "?", "<STR_LIT>", "::", "WIDTH_M1_SRC_SHARED_BASE", ":", "<STR_LIT>", "::", "WIDTH_M1_SRC_PRIVATE_BASE", ";", "unsigned", "Encoding", "=", "<STR_LIT>", "::", "ID_MEM_BASES", "<<", "<STR_LIT>", "::", "ID_SHIFT_", "|", "Offset", "<<", "<STR_LIT>", "::", "OFFSET_SHIFT_", "|", "WidthM1", "<<", "<STR_LIT>", "::", "WIDTH_M1_SHIFT_", ";", "SDValue", "EncodingImm", "=", "DAG", ".", "getTargetConstant", "(", "Encoding", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "ApertureReg", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "EncodingImm", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "ShiftAmount", "=", "DAG", ".", "getTargetConstant", "(", "WidthM1", "+", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "ApertureReg", ",", "ShiftAmount", ")", ";", "}", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";"], "ground_truth": ["unsigned", "UserSGPR", "=", "Info", "->", "getQueuePtrUserSGPR", "(", ")", ";"], "File": "SIISelLowering (2)3", "Func": "getSegmentAperture", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10427, "Length": 166, "Cover_Rate": 0.4783861671469741, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "rs6000_real_tls_symbol_ref_p", "(", "rtx", "x", ")", "{"], "ground_truth": ["return", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "&&", "SYMBOL_REF_TLS_MODEL", "(", "x", ")", ">=", "TLS_MODEL_REAL", ")", ";"], "File": "rs60004", "Func": "rs6000_real_tls_symbol_ref_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10428, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstructionSelector", "::", "tryOptCompareBranchFedByICmp", "(", "MachineInstr", "&", "I", ",", "MachineInstr", "&", "ICmp", ",", "MachineIRBuilder", "&", "MIB", ")", "const", "{", "assert", "(", "ICmp", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_ICMP", ")", ";", "assert", "(", "I", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_BRCOND", ")", ";", "if", "(", "!", "ProduceNonFlagSettingCondBr", ")", "return", "false", ";", "MachineRegisterInfo", "&", "MRI", "=", "*", "MIB", ".", "getMRI", "(", ")", ";", "MachineBasicBlock", "*", "DestMBB", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "auto", "Pred", "=", "static_cast", "<", "CmpInst", "::", "Predicate", ">", "(", "ICmp", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getPredicate", "(", ")", ")", ";", "Register", "LHS", "=", "ICmp", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "RHS", "=", "ICmp", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "auto", "VRegAndVal", "=", "getConstantVRegValWithLookThrough", "(", "RHS", ",", "MRI", ")", ";", "MachineInstr", "*", "AndInst", "=", "getOpcodeDef", "(", "TargetOpcode", "::", "G_AND", ",", "LHS", ",", "MRI", ")", ";", "if", "(", "VRegAndVal", "&&", "!", "AndInst", ")", "{", "int64_t", "C", "=", "VRegAndVal", "->", "Value", ".", "getSExtValue", "(", ")", ";", "if", "(", "C", "==", "-", "<NUM_LIT>", "&&", "Pred", "==", "CmpInst", "::", "ICMP_SGT", ")", "{", "uint64_t", "Bit", "=", "MRI", ".", "getType", "(", "LHS", ")", ".", "getSizeInBits", "(", ")", "-", "<NUM_LIT>", ";", "emitTestBit", "(", "LHS", ",", "Bit", ",", "false", ",", "DestMBB", ",", "MIB", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "C", "==", "<NUM_LIT>", "&&", "Pred", "==", "CmpInst", "::", "ICMP_SLT", ")", "{", "uint64_t", "Bit", "=", "MRI", ".", "getType", "(", "LHS", ")", ".", "getSizeInBits", "(", ")", "-", "<NUM_LIT>", ";", "emitTestBit", "(", "LHS", ",", "Bit", ",", "true", ",", "DestMBB", ",", "MIB", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "}", "if", "(", "ICmpInst", "::", "isEquality", "(", "Pred", ")", ")", "{", "if", "(", "!", "VRegAndVal", ")", "{", "std", "::", "swap", "(", "RHS", ",", "LHS", ")", ";", "VRegAndVal", "=", "getConstantVRegValWithLookThrough", "(", "RHS", ",", "MRI", ")", ";", "AndInst", "=", "getOpcodeDef", "(", "TargetOpcode", "::", "G_AND", ",", "LHS", ",", "MRI", ")", ";", "}", "if", "(", "VRegAndVal", "&&", "VRegAndVal", "->", "Value", "==", "<NUM_LIT>", ")", "{", "if", "(", "AndInst", "&&", "tryOptAndIntoCompareBranch", "(", "*", "AndInst", ",", "Pred", "==", "CmpInst", "::", "ICMP_NE", ",", "DestMBB", ",", "MIB", ")", ")", "{", "I", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}"], "ground_truth": ["auto", "LHSTy", "=", "MRI", ".", "getType", "(", "LHS", ")", ";"], "File": "AArch64InstructionSelector31", "Func": "tryOptCompareBranchFedByICmp", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10429, "Length": 379, "Cover_Rate": 0.8855140186915887, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_pbroadcastb128", "(", "(", "__v16qi", ")", "__X", ")", ";"], "ground_truth": ["}"], "File": "avx2intrin", "Func": "_mm_broadcastb_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10430, "Length": 13, "Cover_Rate": 0.40625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "<ISA_LIT>ELFMCAsmInfo", "::", "getExprForPersonalitySymbol", "(", "const", "MCSymbol", "*", "Sym", ",", "unsigned", "Encoding", ",", "MCStreamer", "&", "Streamer", ")", "const", "{", "if", "(", "Encoding", "&", "dwarf", "::", "DW_EH_PE_pcrel", ")", "{", "MCContext", "&", "Ctx", "=", "Streamer", ".", "getContext", "(", ")", ";", "return", "<ISA_LIT>MCExpr", "::", "create", "(", "<ISA_LIT>MCExpr", "::", "VK_Sparc_R_DI<ISA_LIT>32", ",", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "Ctx", ")", ",", "Ctx", ")", ";"], "ground_truth": ["}"], "File": "SparcMCAsmInfo", "Func": "getExprForPersonalitySymbol", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10431, "Length": 62, "Cover_Rate": 0.8266666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Loads", "[", "<NUM_LIT>", "]", ";", "uint64_t", "SrcOff", "=", "<NUM_LIT>", ",", "DstOff", "=", "<NUM_LIT>", ";", "unsigned", "NumMEMCPYs", "=", "(", "NumMemOps", "+", "MaxLoadsInLDM", "-", "<NUM_LIT>", ")", "/", "MaxLoadsInLDM", ";", "if", "(", "NumMEMCPYs", ">", "<NUM_LIT>", "&&", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ".", "optForMinSize", "(", ")", ")", "{", "return", "SDValue", "(", ")", ";", "}", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "!=", "NumMEMCPYs", ";", "++", "I", ")", "{", "unsigned", "NextEmittedNumMemOps", "=", "NumMemOps", "*", "(", "I", "+", "<NUM_LIT>", ")", "/", "NumMEMCPYs", ";", "unsigned", "NumRegs", "=", "NextEmittedNumMemOps", "-", "EmittedNumMemOps", ";", "Dst", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "Chain", ",", "Dst", ",", "Src", ",", "DAG", ".", "getConstant", "(", "NumRegs", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "Src", "=", "Dst", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "Dst", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "DstPtrInfo", "=", "DstPtrInfo", ".", "getWithOffset", "(", "NumRegs", "*", "VTSize", ")", ";", "SrcPtrInfo", "=", "SrcPtrInfo", ".", "getWithOffset", "(", "NumRegs", "*", "VTSize", ")", ";", "EmittedNumMemOps", "=", "NextEmittedNumMemOps", ";", "}", "if", "(", "BytesLeft", "==", "<NUM_LIT>", ")", "return", "Chain", ";", "auto", "getRemainingValueType", "=", "[", "]", "(", "unsigned", "BytesLeft", ")", "{", "return", "(", "BytesLeft", ">=", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", ";", "auto", "getRemainingSize", "=", "[", "]", "(", "unsigned", "BytesLeft", ")", "{", "return", "(", "BytesLeft", ">=", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["}", ";"], "File": "ARMSelectionDAGInfo", "Func": "EmitTargetCodeForMemcpy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10432, "Length": 236, "Cover_Rate": 0.3286908077994429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>MachineInstrPrinter", "(", ")", "{", "return", "new", "<ISA_LIT>MachineInstrPrinter", "(", ")", ";"], "ground_truth": ["}"], "File": "printInfo", "Func": "createX86MachineInstrPrinter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10433, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "ShiftName", "==", "<STR_LIT>", "||", "ShiftName", "==", "<STR_LIT>", ")", "St", "=", "Lsr", ";", "else", "if", "(", "ShiftName", "==", "<STR_LIT>", "||", "ShiftName", "==", "<STR_LIT>", ")", "St", "=", "Asr", ";", "else", "if", "(", "ShiftName", "==", "<STR_LIT>", "||", "ShiftName", "==", "<STR_LIT>", ")", "St", "=", "Ror", ";", "else", "if", "(", "ShiftName", "==", "<STR_LIT>", "||", "ShiftName", "==", "<STR_LIT>", ")", "St", "=", "Rrx", ";", "else", "return", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "St", "==", "Rrx", ")", "return", "false", ";", "const", "AsmToken", "&", "HashTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "HashTok", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", ")", "return", "Error", "(", "HashTok", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "ARMAsmParser32", "Func": "ParseShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10434, "Length": 119, "Cover_Rate": 0.5804878048780487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>64TargetMachine", "::", "<ISA_LIT>64TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "<ISA_LIT>TargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "PTXTargetMachine2", "Func": "PTX64TargetMachine", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10435, "Length": 61, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FunctionInfo", "::", "isLiveInZExt", "(", "unsigned", "VReg", ")", "const", "{", "for", "(", "const", "std", "::", "pair", "<", "unsigned", ",", "<STR_LIT>", ">", "&", "LiveIn", ":", "LiveInAttrs", ")", "if", "(", "LiveIn", ".", "first", "==", "VReg", ")", "return", "LiveIn", ".", "second", ".", "isZExt", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "PPCMachineFunctionInfo1", "Func": "isLiveInZExt", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10436, "Length": 46, "Cover_Rate": 0.9387755102040817, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Desc", ".", "TSFlags", "&", "<STR_LIT>", ")", "{", "default", ":", "switch", "(", "Desc", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "TargetOpcode", "::", "PROLOG_LABEL", ":", "case", "TargetOpcode", "::", "EH_LABEL", ":", "case", "TargetOpcode", "::", "IMPLICIT_DEF", ":", "case", "TargetOpcode", "::", "KILL", ":", "case", "TargetOpcode", "::", "DBG_VALUE", ":", "return", "<NUM_LIT>", ";", "case", "TargetOpcode", "::", "INLINEASM", ":", "{", "const", "MachineFunction", "*", "MF", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", "->", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "return", "TII", ".", "getInlineAsmLength", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSymbolName", "(", ")", ",", "*", "MF", "->", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", ")", ";", "}", "}", "case", "<STR_LIT>", ":", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "MSP430InstrInfo12", "Func": "GetInstSizeInBytes", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10437, "Length": 144, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_fmsub_ps", "(", "__m128", "__A", ",", "__m128", "__B", ",", "__m128", "__C", ")", "{"], "ground_truth": ["return", "(", "__m128", ")", "__builtin_ia32_vfmaddps", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ",", "-", "(", "__v4sf", ")", "__C", ")", ";"], "File": "fmaintrin4", "Func": "_mm_fmsub_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10438, "Length": 48, "Cover_Rate": 0.9795918367346939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "j", "==", "<NUM_LIT>", ")", "{", "Rv", "(", "StackFixup", "::", "pushI", "(", "i", ")", ")", ";", "Rv", "(", "StackFixup", "::", "swap", "(", ")", ")", ";", "}", "else", "{"], "ground_truth": ["Rv", "(", "StackFixup", "::", "puxc", "(", "i", ",", "j", ")", ")", ";"], "File": "TVMStackPatterns", "Func": "pattern2_px", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10439, "Length": 41, "Cover_Rate": 0.7192982456140351, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>MCInstrAnalysis", "(", "Info", ")", ";"], "ground_truth": ["}"], "File": "SICMCTargetDesc", "Func": "createSICMCInstrAnalysis", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10440, "Length": 8, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Num", "==", "-", "<NUM_LIT>", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateCoprocNum", "(", "Num", ",", "S", ")", ")", ";"], "File": "ARMAsmParser3", "Func": "parseCoprocNumOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10441, "Length": 30, "Cover_Rate": 0.30612244897959184, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", ";", "SDValue", "Offset", ",", "Base", ";", "std", "::", "tie", "(", "Opc", ",", "Base", ",", "Offset", ")", "=", "findAddrModeSVELoadStore", "(", "N", ",", "Opc_rr", ",", "Opc_ri", ",", "N", "->", "getOperand", "(", "NumVecs", "+", "<NUM_LIT>", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ",", "Scale", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "RegSeq", ",", "N", "->", "getOperand", "(", "NumVecs", "+", "<NUM_LIT>", ")", ",", "Base", ",", "Offset", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";"], "ground_truth": ["SDNode", "*", "St", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Ops", ")", ";"], "File": "AArch64ISelDAGToDAG1", "Func": "SelectPredicatedStore", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10442, "Length": 101, "Cover_Rate": 0.5804597701149425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "->", "isCopy", "(", ")", ")", "CopySrcReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "else", "{", "assert", "(", "MI", "->", "isSubregToReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "CopySrcReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "CopySrcReg", ")", ")", "return", "CopySrcReg", ";"], "ground_truth": ["SrcReg", "=", "CopySrcReg", ";"], "File": "PPCInstrInfo102", "Func": "lookThruCopyLike", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10443, "Length": 65, "Cover_Rate": 0.5803571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>ISelDag", "(", "get<ISA_LIT>TargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "NVPTXTargetMachine12", "Func": "addInstSelector", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10444, "Length": 18, "Cover_Rate": 0.391304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "public", ":", "<ISA_LIT>MCInstLower", "(", "<ISA_LIT>AsmPrinter", "&", "asmprinter", ")", ";", "void", "Lower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ")", "const", ";", "private", ":", "MCSymbol", "*", "GetGlobalAddressSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", ";", "MCSymbol", "*", "GetExternalSymbolSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", ";", "MCSymbol", "*", "GetJumpTableSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", ";", "MCSymbol", "*", "GetConstantPoolIndexSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", ";"], "ground_truth": ["MCSymbol", "*", "GetBlockAddressSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", ";"], "File": "KudeyarMCInstLower", "Func": "GetExternalSymbolSymbol", "Target": "Kudeyar", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10445, "Length": 80, "Cover_Rate": 0.6451612903225806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "=", "adjustFixupValue", "(", "Fixup", ".", "getKind", "(", ")", ",", "Value", ")", ";", "if", "(", "!", "Value", ")", "return", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "assert", "(", "Offset", "+", "NumBytes", "<=", "DataSize", "&&", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{"], "ground_truth": ["Data", "[", "Offset", "+", "i", "]", "|=", "uint8_t", "(", "(", "Value", ">>", "(", "i", "*", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ")", ";"], "File": "AArch64AsmBackend16", "Func": "applyFixup", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10446, "Length": 77, "Cover_Rate": 0.6695652173913044, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isSGPRClass", "(", "const", "TargetRegisterClass", "*", "RC", ")", "{", "return", "!", "hasVGPRs", "(", "RC", ")", "&&", "!", "hasAGPRs", "(", "RC", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo1", "Func": "isSGPRClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10447, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>LowerControlFlowPass", "::", "SkipIfDead", "(", "MachineInstr", "&", "MI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "if", "(", "!", "shouldSkip", "(", "&", "MBB", ",", "&", "MBB", ".", "getParent", "(", ")", "->", "back", "(", ")", ")", ")", "return", ";", "MachineBasicBlock", "::", "iterator", "Insert", "=", "&", "MI", ";", "++", "Insert", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "Insert", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_CBRANCH_EXECNZ", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "AMDGPU", "::", "EXEC", ")", ";"], "File": "SILowerControlFlow34", "Func": "SkipIfDead", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10448, "Length": 93, "Cover_Rate": 0.5081967213114754, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "!", "BYTES_BIG_ENDIAN", "&&", "VECTOR_MEM_VSX_P", "(", "mode", ")", "&&", "!", "TARGET_P9_VECTOR", "&&", "!", "gpr_or_gpr_p", "(", "dest", ",", "source", ")", "&&", "(", "MEM_P", "(", "source", ")", "^", "MEM_P", "(", "dest", ")", ")", ")", ";", "if", "(", "MEM_P", "(", "source", ")", ")", "{", "gcc_assert", "(", "REG_P", "(", "dest", ")", "||", "GET_CODE", "(", "dest", ")", "==", "SUBREG", ")", ";", "rs6000_emit_le_vsx_load", "(", "dest", ",", "source", ",", "mode", ")", ";", "}", "else", "{", "if", "(", "!", "REG_P", "(", "source", ")", ")", "source", "=", "force_reg", "(", "mode", ",", "source", ")", ";"], "ground_truth": ["rs6000_emit_le_vsx_store", "(", "dest", ",", "source", ",", "mode", ")", ";"], "File": "powerpcspe", "Func": "rs6000_emit_le_vsx_move", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10449, "Length": 95, "Cover_Rate": 0.8636363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "Imm", ".", "I", ">=", "-", "<NUM_LIT>", "&&", "Imm", ".", "I", "<=", "<NUM_LIT>", ")", "||", "Imm", ".", "F", "==", "<NUM_LIT>", "||", "Imm", ".", "F", "==", "<NUM_LIT>", "||", "Imm", ".", "F", "==", "-", "<NUM_LIT>", "||", "Imm", ".", "F", "==", "<NUM_LIT>", "||", "Imm", ".", "F", "==", "-", "<NUM_LIT>", "||", "Imm", ".", "F", "==", "<NUM_LIT>", "||", "Imm", ".", "F", "==", "-", "<NUM_LIT>", "||", "Imm", ".", "F", "==", "<NUM_LIT>", "||", "Imm", ".", "F", "==", "-", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "SIInstrInfo43", "Func": "isInlineConstant", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10450, "Length": 75, "Cover_Rate": 0.49019607843137253, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BranchTarget", "=", "Is<ISA_LIT>64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "BranchTargetNoTraps", "=", "<NUM_LIT>", ";", "TOut", ".", "emitRRI", "(", "<STR_LIT>", ",", "RtReg", ",", "ZeroReg", ",", "BranchTargetNoTraps", ",", "IDLoc", ",", "STI", ")", ";", "}", "TOut", ".", "emitRR", "(", "DivOp", ",", "RsReg", ",", "RtReg", ",", "IDLoc", ",", "STI", ")", ";", "if", "(", "!", "UseTraps", ")", "TOut", ".", "emitII", "(", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "IDLoc", ",", "STI", ")", ";", "if", "(", "!", "Signed", ")", "{", "TOut", ".", "emitR", "(", "<STR_LIT>", ",", "RdReg", ",", "IDLoc", ",", "STI", ")", ";", "return", "false", ";", "}", "unsigned", "ATReg", "=", "getATReg", "(", "IDLoc", ")", ";", "if", "(", "!", "ATReg", ")", "return", "true", ";", "TOut", ".", "emitRRI", "(", "<STR_LIT>", ",", "ATReg", ",", "ZeroReg", ",", "-", "<NUM_LIT>", ",", "IDLoc", ",", "STI", ")", ";", "if", "(", "Is<ISA_LIT>64", ")", "{", "TOut", ".", "emitRRI", "(", "<STR_LIT>", ",", "RtReg", ",", "ATReg", ",", "BranchTarget", ",", "IDLoc", ",", "STI", ")", ";", "TOut", ".", "emitRRI", "(", "<STR_LIT>", ",", "ATReg", ",", "ZeroReg", ",", "<NUM_LIT>", ",", "IDLoc", ",", "STI", ")", ";", "TOut", ".", "emitRRI", "(", "<STR_LIT>", ",", "ATReg", ",", "ATReg", ",", "<NUM_LIT>", ",", "IDLoc", ",", "STI", ")", ";", "}", "else", "{", "TOut", ".", "emitRRI", "(", "<STR_LIT>", ",", "RtReg", ",", "ATReg", ",", "BranchTarget", ",", "IDLoc", ",", "STI", ")", ";", "TOut", ".", "emitRI", "(", "<STR_LIT>", ",", "ATReg", ",", "(", "uint16_t", ")", "<NUM_LIT>", ",", "IDLoc", ",", "STI", ")", ";", "}", "if", "(", "UseTraps", ")", "TOut", ".", "emitRRI", "(", "<STR_LIT>", ",", "RsReg", ",", "ATReg", ",", "<NUM_LIT>", ",", "IDLoc", ",", "STI", ")", ";", "else", "{", "TOut", ".", "emitRRI", "(", "<STR_LIT>", ",", "RsReg", ",", "ATReg", ",", "BranchTargetNoTraps", ",", "IDLoc", ",", "STI", ")", ";", "TOut", ".", "emitRRI", "(", "<STR_LIT>", ",", "ZeroReg", ",", "ZeroReg", ",", "<NUM_LIT>", ",", "IDLoc", ",", "STI", ")", ";", "TOut", ".", "emitII", "(", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "IDLoc", ",", "STI", ")", ";", "}"], "ground_truth": ["TOut", ".", "emitR", "(", "<STR_LIT>", ",", "RdReg", ",", "IDLoc", ",", "STI", ")", ";"], "File": "MipsAsmParser37", "Func": "expandDiv", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10451, "Length": 303, "Cover_Rate": 0.3874680306905371, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getSTI", "(", ")", ".", "hasFeature", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "RISCVAsmParser (2)", "Func": "isRV32E", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10452, "Length": 11, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>_CCState", "::", "<ISA_LIT>_CCState", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "isVarArg", ",", "const", "TargetMachine", "&", "tm", ",", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "&", "locs", ",", "LLVMContext", "&", "c", ")", ":", "CallingConv", "(", "CC", ")", ",", "IsVarArg", "(", "isVarArg", ")", ",", "TM", "(", "tm", ")", ",", "TRI", "(", "*", "TM", ".", "getRegisterInfo", "(", ")", ")", ",", "Locs", "(", "locs", ")", ",", "Context", "(", "c", ")", "{", "StackOffset", "=", "<NUM_LIT>", ";", "UsedRegs", ".", "resize", "(", "(", "TRI", ".", "getNumRegs", "(", ")", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "HexagonCallingConvLower10", "Func": "Hexagon_CCState", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10453, "Length": 88, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<ISA_LIT>ScalarSSEf64", "&&", "I", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", ")", "{", "const", "Value", "*", "V", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "V", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", ")", "{", "unsigned", "OpReg", "=", "getRegForValue", "(", "V", ")", ";", "if", "(", "OpReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ResultReg", ")", ".", "addReg", "(", "OpReg", ")", ";", "UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "X86FastISel103", "Func": "X86SelectFPExt", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10454, "Length": 104, "Cover_Rate": 0.832, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GISelKnownBits", "*", "KB", "=", "&", "getAnalysis", "<", "GISelKnownBitsAnalysis", ">", "(", ")", ".", "get", "(", "MF", ")", ";", "MachineDominatorTree", "*", "MDT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "<ISA_LIT>CombinerInfo", "PCInfo", "(", "EnableOpt", ",", "F", ".", "hasOptSize", "(", ")", ",", "F", ".", "hasMinSize", "(", ")", ",", "KB", ",", "MDT", ")", ";", "Combiner", "C", "(", "PCInfo", ",", "TPC", ")", ";"], "ground_truth": ["return", "C", ".", "combineMachineInstrs", "(", "MF", ",", "CSEInfo", ")", ";"], "File": "MOSCombiner", "Func": "runOnMachineFunction", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10455, "Length": 69, "Cover_Rate": 0.3898305084745763, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "ElSize", "==", "<NUM_LIT>", "||", "ElSize", "==", "<NUM_LIT>", "||", "ElSize", "==", "<NUM_LIT>", "||", "ElSize", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "APInt", "UndefElts", ";", "SmallVector", "<", "uint64_t", ",", "<NUM_LIT>", ">", "RawMask", ";", "if", "(", "!", "extractConstantMask", "(", "C", ",", "ElSize", ",", "UndefElts", ",", "RawMask", ")", ")", "return", ";", "unsigned", "NumElts", "=", "Width", "/", "ElSize", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "{", "if", "(", "UndefElts", "[", "i", "]", ")", "{", "ShuffleMask", ".", "push_back", "(", "SM_SentinelUndef", ")", ";", "continue", ";", "}", "int", "Index", "=", "RawMask", "[", "i", "]", "&", "(", "NumElts", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["ShuffleMask", ".", "push_back", "(", "Index", ")", ";"], "File": "X86ShuffleDecodeConstantPool", "Func": "DecodeVPERMVMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10456, "Length": 111, "Cover_Rate": 0.6686746987951807, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printZPRasFPR64", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ";"], "File": "AArch64InstPrinter37", "Func": "printZPRasFPR64", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10457, "Length": 37, "Cover_Rate": 0.6981132075471698, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "LowerVACOPY", "(", "SDValue", "Op", ",", "const", "<ISA_LIT>Subtarget", "*", "Subtarget", ",", "SelectionDAG", "&", "DAG", ")", "{", "assert", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "DstPtr", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["SDValue", "SrcPtr", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering155", "Func": "LowerVACOPY", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10458, "Length": 58, "Cover_Rate": 0.38666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Sub", "==", "<NUM_LIT>", ")", "return", "MachineEvaluator", "::", "mask", "(", "Reg", ",", "<NUM_LIT>", ")", ";", "const", "TargetRegisterClass", "&", "RC", "=", "*", "MRI", ".", "getRegClass", "(", "Reg", ")", ";", "unsigned", "ID", "=", "RC", ".", "getID", "(", ")", ";", "uint16_t", "RW", "=", "getRegBitWidth", "(", "RegisterRef", "(", "Reg", ",", "Sub", ")", ")", ";", "const", "auto", "&", "HRI", "=", "static_cast", "<", "const", "<ISA_LIT>RegisterInfo", "&", ">", "(", "TRI", ")", ";", "bool", "IsSubLo", "=", "(", "Sub", "==", "HRI", ".", "get<ISA_LIT>SubRegIndex", "(", "RC", ",", "<STR_LIT>", ")", ")", ";", "switch", "(", "ID", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "IsSubLo", "?", "BT", "::", "BitMask", "(", "<NUM_LIT>", ",", "RW", "-", "<NUM_LIT>", ")", ":", "BT", "::", "BitMask", "(", "RW", ",", "<NUM_LIT>", "*", "RW", "-", "<NUM_LIT>", ")", ";", "default", ":", "break", ";"], "ground_truth": ["}"], "File": "HexagonBitTracker13", "Func": "mask", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10459, "Length": 128, "Cover_Rate": 0.6994535519125683, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMachineBasicBlock", "(", ")", "const", "{"], "ground_truth": ["return", "Kind", "==", "<STR_LIT>", ";"], "File": "CSKYConstantPoolValue", "Func": "isMachineBasicBlock", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10460, "Length": 11, "Cover_Rate": 0.7857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "W", ";", "++", "i", ")", "{", "const", "BitTracker", "::", "BitValue", "&", "V1", "=", "OutC1", "[", "i", "]", ",", "&", "V2", "=", "OutC2", "[", "i", "]", ";", "if", "(", "V1", ".", "Type", "!=", "V2", ".", "Type", "||", "V1", ".", "Type", "==", "BitTracker", "::", "BitValue", "::", "One", ")", "return", "false", ";", "if", "(", "V1", ".", "Type", "!=", "BitTracker", "::", "BitValue", "::", "Ref", ")", "continue", ";", "if", "(", "V1", ".", "RefI", ".", "Pos", "!=", "V2", ".", "RefI", ".", "Pos", ")", "return", "false", ";", "if", "(", "V1", ".", "RefI", ".", "Reg", "!=", "InpR1", ")", "return", "false", ";"], "ground_truth": ["if", "(", "V2", ".", "RefI", ".", "Reg", "==", "<NUM_LIT>", "||", "V2", ".", "RefI", ".", "Reg", "==", "OutR2", ")", "return", "false", ";"], "File": "HexagonBitSimplify (2)", "Func": "isSameShuffle", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10461, "Length": 123, "Cover_Rate": 0.467680608365019, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AtomicExpandPass", "::", "shouldExpand", "(", "Instruction", "*", "Inst", ")", "{", "if", "(", "AtomicRMWInst", "*", "AI", "=", "dyn_cast", "<", "AtomicRMWInst", ">", "(", "Inst", ")", ")", "return", "shouldExpandAtomicRMW", "(", "AI", ")", ";", "if", "(", "StoreInst", "*", "SI", "=", "dyn_cast", "<", "StoreInst", ">", "(", "Inst", ")", ")", "return", "shouldExpandStore", "(", "SI", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "X86AtomicExpandPass", "Func": "shouldExpand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10462, "Length": 53, "Cover_Rate": 0.9814814814814815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Base", "=", "Addr", ";", "Index", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "SDLoc", "(", "Addr", ")", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "SDLoc", "(", "Addr", ")", ",", "<STR_LIT>", ")", ";"], "File": "VEISelDAGToDAG", "Func": "selectADDRrii", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10463, "Length": 36, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Or", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Or", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Or", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "Shl", "=", "Or", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Srl", "=", "Or", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Srl", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "And", "=", "Srl", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "Srl", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Shl", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "And", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "uint32_t", "VC1", "=", "Srl", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "uint32_t", "VC2", "=", "Shl", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "uint32_t", "VC3", "=", "And", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "if", "(", "VC2", "==", "(", "<NUM_LIT>", "-", "VC1", ")", "&&", "VC3", "==", "maskLeadingOnes", "<", "uint32_t", ">", "(", "VC2", ")", ")", "{", "RS1", "=", "Shl", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Shamt", "=", "CurDAG", "->", "getTargetConstant", "(", "VC1", ",", "SDLoc", "(", "N", ")", ",", "Srl", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ")", ";", "return", "true", ";", "}", "}", "}"], "ground_truth": ["}"], "File": "RISCVISelDAGToDAG23", "Func": "SelectRORIW", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10464, "Length": 219, "Cover_Rate": 0.7064516129032258, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isSaveCalleeSavedRegsCall", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{"], "ground_truth": ["return", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ";"], "File": "HexagonInstrInfo (2)", "Func": "isSaveCalleeSavedRegsCall", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10465, "Length": 45, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmulxq_laneq_f64", "(", "float64x2_t", "__a", ",", "float64x2_t", "__v", ",", "const", "int", "__lane", ")", "{", "return", "vmulxq_f64", "(", "__a", ",", "__aarch64_vdupq_laneq_f64", "(", "__v", ",", "__lane", ")", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon3_vmulxq_laneq_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10466, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "ValWidth", "==", "<NUM_LIT>", ")", "{", "SDValue", "A0", "=", "getInstr", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "{", "VecV", "}", ",", "DAG", ")", ";", "SDValue", "M0", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", "/", "VecWidth", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "I0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "IdxV", ",", "M0", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "A0", ",", "I0", ")", ";", "}", "unsigned", "Scale", "=", "VecWidth", "/", "ValWidth", ";", "assert", "(", "ty", "(", "IdxV", ")", "==", "<STR_LIT>", ")", ";", "SDValue", "S0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "IdxV", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", "*", "Scale", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "T0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "VecV", ")", ";", "SDValue", "T1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "T0", ",", "S0", ")", ";", "while", "(", "Scale", ">", "<NUM_LIT>", ")", "{", "T1", "=", "DAG", ".", "getTargetExtractSubreg", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "T1", ")", ";", "T1", "=", "expandPredicate", "(", "T1", ",", "dl", ",", "DAG", ")", ";", "Scale", "/=", "<NUM_LIT>", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResTy", ",", "T1", ")", ";", "}", "assert", "(", "VecWidth", "==", "<NUM_LIT>", "||", "VecWidth", "==", "<NUM_LIT>", ")", ";", "MVT", "ScalarTy", "=", "tyScalar", "(", "VecTy", ")", ";", "VecV", "=", "DAG", ".", "getBitcast", "(", "ScalarTy", ",", "VecV", ")", ";", "SDValue", "WidthV", "=", "DAG", ".", "getConstant", "(", "ValWidth", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "ExtV", ";", "if", "(", "IdxN", ")", "{", "unsigned", "Off", "=", "IdxN", "->", "getZExtValue", "(", ")", "*", "ElemWidth", ";", "if", "(", "VecWidth", "==", "<NUM_LIT>", "&&", "ValWidth", "==", "<NUM_LIT>", ")", "{"], "ground_truth": ["assert", "(", "Off", "==", "<NUM_LIT>", "||", "Off", "==", "<NUM_LIT>", ")", ";"], "File": "HexagonISelLowering12", "Func": "extractVector", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10467, "Length": 295, "Cover_Rate": 0.396505376344086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printThumbAddrModeS4Operand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter27", "Func": "printThumbAddrModeS4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10468, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FavorNonGenericAddrSpaces", "(", ")", ":", "FunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "NVPTXFavorNonGenericAddrSpaces", "Func": "NVPTXFavorNonGenericAddrSpaces", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10469, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask16", ")", "__builtin_ia32_fpclassps512_mask", "(", "(", "__v16sf", ")", "__A", ",", "__imm", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512dqintrin", "Func": "_mm512_fpclass_ps_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10470, "Length": 21, "Cover_Rate": 0.4772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "REG_P", "(", "op", ")", ")", ";", "if", "(", "!", "strict", "||", "REGNO", "(", "op", ")", "<", "FIRST_PSEUDO_REGISTER", "||", "!", "reg_renumber", "||", "reg_renumber", "[", "REGNO", "(", "op", ")", "]", "<", "<NUM_LIT>", ")", "return", "REGNO", "(", "op", ")", ";"], "ground_truth": ["return", "reg_renumber", "[", "REGNO", "(", "op", ")", "]", ";"], "File": "arm1", "Func": "arm_effective_regno", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10471, "Length": 48, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "bfloat16_type_node", "==", "NULL_TREE", ")", "{", "ix86_bf16_type_node", "=", "make_node", "(", "REAL_TYPE", ")", ";", "TYPE_PRECISION", "(", "ix86_bf16_type_node", ")", "=", "<NUM_LIT>", ";", "SET_TYPE_MODE", "(", "ix86_bf16_type_node", ",", "BFmode", ")", ";", "layout_type", "(", "ix86_bf16_type_node", ")", ";", "}", "else", "ix86_bf16_type_node", "=", "bfloat16_type_node", ";", "if", "(", "!", "maybe_get_identifier", "(", "<STR_LIT>", ")", "&&", "TARGET_SSE2", ")", "lang_hooks", ".", "types", ".", "register_builtin_type", "(", "ix86_bf16_type_node", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "i386-builtins1", "Func": "ix86_register_bf16_builtin_type", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10472, "Length": 61, "Cover_Rate": 0.8970588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "break", ";", "}", "return", "Ctx", ".", "GetOrCreateSymbol", "(", "Name", ".", "str", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "MSP430MCInstLower22", "Func": "GetConstantPoolIndexSymbol", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10473, "Length": 35, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "poly8x8_t", ")", "__builtin_aarch64_get_dregoiv8qi", "(", "__o", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "ret", ";"], "File": "arm", "Func": "neon2_vld2_p8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10474, "Length": 20, "Cover_Rate": 0.3125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>RegisterInfo", "::", "<ISA_LIT>RegisterInfo", "(", ")", ":", "<ISA_LIT>GenRegisterInfo", "(", "<STR_LIT>", ")", "{"], "ground_truth": ["}"], "File": "SHUXIRegisterInfo", "Func": "SHUXIRegisterInfo", "Target": "SHUXI", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10475, "Length": 12, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "F", "->", "insert", "(", "I", ",", "TailMBB", ")", ";", "for", "(", "MachineInstr", "*", "DebugInstr", ":", "SelectDebugValues", ")", "{", "TailMBB", "->", "push_back", "(", "DebugInstr", "->", "removeFromParent", "(", ")", ")", ";", "}", "TailMBB", "->", "splice", "(", "TailMBB", "->", "end", "(", ")", ",", "HeadMBB", ",", "std", "::", "next", "(", "LastSelectPseudo", "->", "getIterator", "(", ")", ")", ",", "HeadMBB", "->", "end", "(", ")", ")", ";", "TailMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "HeadMBB", ")", ";", "HeadMBB", "->", "addSuccessor", "(", "IfFalseMBB", ")", ";", "HeadMBB", "->", "addSuccessor", "(", "TailMBB", ")", ";", "unsigned", "Opcode", "=", "getBranchOpcodeForIntCondCode", "(", "CC", ")", ";", "BuildMI", "(", "HeadMBB", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "LHS", ")", ".", "addReg", "(", "RHS", ")", ".", "addMBB", "(", "TailMBB", ")", ";", "IfFalseMBB", "->", "addSuccessor", "(", "TailMBB", ")", ";", "auto", "SelectMBBI", "=", "MI", ".", "getIterator", "(", ")", ";", "auto", "SelectEnd", "=", "std", "::", "next", "(", "LastSelectPseudo", "->", "getIterator", "(", ")", ")", ";", "auto", "InsertionPoint", "=", "TailMBB", "->", "begin", "(", ")", ";", "while", "(", "SelectMBBI", "!=", "SelectEnd", ")", "{", "auto", "Next", "=", "std", "::", "next", "(", "SelectMBBI", ")", ";", "if", "(", "isSelectPseudo", "(", "*", "SelectMBBI", ")", ")", "{", "BuildMI", "(", "*", "TailMBB", ",", "InsertionPoint", ",", "SelectMBBI", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "SelectMBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "SelectMBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "HeadMBB", ")", ".", "addReg", "(", "SelectMBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "IfFalseMBB", ")", ";", "SelectMBBI", "->", "eraseFromParent", "(", ")", ";", "}", "SelectMBBI", "=", "Next", ";"], "ground_truth": ["}"], "File": "RISCVISelLowering4", "Func": "emitSelectPseudo", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10476, "Length": 265, "Cover_Rate": 0.37219101123595505, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "isX18Reserved", "(", ")", ")", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "if", "(", "hasBasePointer", "(", "MF", ")", ")", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "assert", "(", "checkAllSuperRegsMarked", "(", "Reserved", ")", ")", ";"], "ground_truth": ["return", "Reserved", ";"], "File": "AArch64RegisterInfo15", "Func": "getReservedRegs", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10477, "Length": 47, "Cover_Rate": 0.30128205128205127, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "NegVal", ")", "return", "SDValue", "(", ")", ";", "if", "(", "NegVal", ".", "getValueType", "(", ")", "!=", "VT", ")", "return", "SDValue", "(", ")", ";", "unsigned", "NewOpcode", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["}"], "File": "X86ISelLowering108", "Func": "combineFMADDSUB", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10478, "Length": 81, "Cover_Rate": 0.36160714285714285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_sminv4si", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vminq_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10479, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "int", "reg_size1", "=", "current_frame_info", ".", "reg_size1", ";", "const", "int", "max_reg1", "=", "current_frame_info", ".", "max_reg1", ";", "const", "int", "reg_size2", "=", "current_frame_info", ".", "reg_size2", ";", "const", "int", "var_size", "=", "current_frame_info", ".", "var_size", ";", "const", "int", "save_fp", "=", "current_frame_info", ".", "save_fp", ";", "const", "int", "save_lr", "=", "current_frame_info", ".", "save_lr", ";", "const", "int", "lr_slot", "=", "current_frame_info", ".", "lr_slot", ";", "const", "int", "local_frame_offset", "=", "(", "save_fp", "+", "save_lr", "+", "lr_slot", ")", "*", "UNITS_PER_WORD", ";", "const", "int", "combine", "=", "current_frame_info", ".", "combine", ";", "int", "reg_size", ";", "int", "first_reg", ";", "int", "fsize", ";", "visium_frame_size", "=", "frame_size", ";", "if", "(", "flag_stack_usage_info", ")", "current_function_static_stack_size", "=", "frame_size", ";", "if", "(", "reg_size2", ")", "{", "visium_save_regs", "(", "reg_size1", "+", "save_area_size", ",", "reg_size1", ",", "<NUM_LIT>", ",", "max_reg1", ")", ";", "reg_size", "=", "reg_size2", ";", "first_reg", "=", "max_reg1", "+", "<NUM_LIT>", ";", "fsize", "=", "local_frame_offset", "+", "var_size", "+", "reg_size2", ";", "}"], "ground_truth": ["else", "{"], "File": "visium", "Func": "visium_expand_prologue", "Target": "visium", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 10480, "Length": 138, "Cover_Rate": 0.32167832167832167, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "CurrCycleInstr", "->", "isDebugInstr", "(", ")", ")", "return", ";", "unsigned", "NumWaitStates", "=", "TII", ".", "getNumWaitStates", "(", "*", "CurrCycleInstr", ")", ";", "EmittedInstrs", ".", "push_front", "(", "CurrCycleInstr", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "std", "::", "min", "(", "NumWaitStates", ",", "getMaxLookAhead", "(", ")", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{"], "ground_truth": ["EmittedInstrs", ".", "push_front", "(", "nullptr", ")", ";"], "File": "GCNHazardRecognizer", "Func": "AdvanceCycle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10481, "Length": 64, "Cover_Rate": 0.6213592233009708, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Relocation", "::", "Type", "type", "=", "pRelocation", ".", "type", "(", ")", ";"], "ground_truth": ["if", "(", "type", ">=", "sizeof", "(", "<ISA_LIT>_64ApplyFunctions", ")", "/", "sizeof", "(", "<ISA_LIT>_64ApplyFunctions", "[", "<NUM_LIT>", "]", ")", ")", "{"], "File": "X86Relocator", "Func": "applyRelocation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10482, "Length": 29, "Cover_Rate": 0.48333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isLegalRegOperand", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "MCOperandInfo", "&", "OpInfo", ",", "const", "MachineOperand", "&", "MO", ")", "const", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "return", "false", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "Reg", ".", "isVirtual", "(", ")", "?", "MRI", ".", "getRegClass", "(", "Reg", ")", ":", "RI", ".", "getPhysRegClass", "(", "Reg", ")", ";", "const", "TargetRegisterClass", "*", "DRC", "=", "RI", ".", "getRegClass", "(", "OpInfo", ".", "RegClass", ")", ";", "if", "(", "MO", ".", "getSubReg", "(", ")", ")", "{", "const", "MachineFunction", "*", "MF", "=", "MO", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetRegisterClass", "*", "SuperRC", "=", "RI", ".", "getLargestLegalSuperClass", "(", "RC", ",", "*", "MF", ")", ";"], "ground_truth": ["if", "(", "!", "SuperRC", ")", "return", "false", ";"], "File": "SIInstrInfo111", "Func": "isLegalRegOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10483, "Length": 133, "Cover_Rate": 0.7916666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "lowerBRCOND", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerJumpTable", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerVAARG", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "lowerVACOPY", "(", "Op", ",", "DAG", ")", ";"], "File": "MipsISelLowering66", "Func": "LowerOperation", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10484, "Length": 121, "Cover_Rate": 0.32526881720430106, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "AMDGPUTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MI", ",", "BB", ")", ";", "case", "AMDGPU", "::", "BRANCH", ":", "return", "BB", ";", "case", "AMDGPU", "::", "<ISA_LIT>_RegisterStorePseudo", ":", "{", "MachineRegisterInfo", "&", "MRI", "=", "BB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SReg_64RegClass", ")", ";"], "ground_truth": ["MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "I", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "AMDGPU", "::", "<ISA_LIT>_RegisterStore", ")", ",", "Reg", ")", ";"], "File": "SIISelLowering111", "Func": "EmitInstrWithCustomInserter", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10485, "Length": 81, "Cover_Rate": 0.44751381215469616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_add_round_pd", "(", "__m512d", "__A", ",", "__m512d", "__B", ",", "const", "int", "__R", ")", "{"], "ground_truth": ["return", "(", "__m512d", ")", "__builtin_ia32_addpd512_mask", "(", "(", "__v8df", ")", "__A", ",", "(", "__v8df", ")", "__B", ",", "(", "__v8df", ")", "_mm512_undefined_pd", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ",", "__R", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_add_round_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10486, "Length": 58, "Cover_Rate": 0.9830508474576272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HOST_WIDE_INT", "neon_element_bits", "(", "machine_mode", "mode", ")", "{", "return", "GET_MODE_UNIT_BITSIZE", "(", "mode", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_element_bits", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10487, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_p16_u8", "(", "uint8x8_t", "__a", ")", "{", "return", "(", "poly16x4_t", ")", "__builtin_neon_vreinterpretv4hiv8qi", "(", "(", "int8x8_t", ")", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vreinterpret_p16_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10488, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "getPassName", "(", ")", "const", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "R600EmitClauseMarkers1", "Func": "getPassName", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10489, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterInstrPostProcess", "(", "getThe<ISA_LIT>_32Target", "(", ")", ",", "create<ISA_LIT>InstrPostProcess", ")", ";", "TargetRegistry", "::", "RegisterInstrPostProcess", "(", "getThe<ISA_LIT>_64Target", "(", ")", ",", "create<ISA_LIT>InstrPostProcess", ")", ";"], "ground_truth": ["}"], "File": "X86CustomBehaviour", "Func": "LLVMInitializeX86TargetMCA", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10490, "Length": 23, "Cover_Rate": 0.7931034482758621, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", "(", "NumConcat", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "InVT", ")", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "Zext0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "ExtendedVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "RegSize", "/", "<NUM_LIT>", ")", ";", "SDValue", "SadOp0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ExtendedVT", ",", "Ops", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "Zext1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "SadOp1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ExtendedVT", ",", "Ops", ")", ";", "auto", "PSADBWBuilder", "=", "[", "]", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "ArrayRef", "<", "SDValue", ">", "Ops", ")", "{", "MVT", "VT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "Ops", "[", "<NUM_LIT>", "]", ".", "getValueSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Ops", ")", ";", "}", ";", "MVT", "SadVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "RegSize", "/", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "SplitOpsAndApply", "(", "DAG", ",", "Subtarget", ",", "DL", ",", "SadVT", ",", "{", "SadOp0", ",", "SadOp1", "}", ",", "PSADBWBuilder", ")", ";"], "File": "X86ISelLowering (2)7", "Func": "createPSADBW", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10491, "Length": 179, "Cover_Rate": 0.667910447761194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "SET", ")", "{", "rtx", "src", ",", "dest", ";", "src", "=", "SET_SRC", "(", "PATTERN", "(", "insn", ")", ")", ";", "dest", "=", "SET_DEST", "(", "PATTERN", "(", "insn", ")", ")", ";", "if", "(", "!", "REG_P", "(", "dest", ")", "||", "!", "CC_REGNO_P", "(", "REGNO", "(", "dest", ")", ")", "||", "GET_CODE", "(", "src", ")", "!=", "COMPARE", ")", "return", "false", ";", "cond", "=", "NULL_RTX", ";", "op0", "=", "&", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ";", "op1", "=", "&", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ";", "}", "else", "return", "false", ";", "if", "(", "!", "REG_P", "(", "*", "op0", ")", "||", "!", "REG_P", "(", "*", "op1", ")", ")", "return", "false", ";", "if", "(", "GET_MODE_CLASS", "(", "GET_MODE", "(", "*", "op0", ")", ")", "!=", "MODE_INT", ")", "return", "false", ";", "prev_insn", "=", "prev_active_insn", "(", "insn", ")", ";", "if", "(", "prev_insn", "!=", "NULL_RTX", "&&", "INSN_P", "(", "prev_insn", ")", "&&", "reg_referenced_p", "(", "*", "op1", ",", "PATTERN", "(", "prev_insn", ")", ")", ")", "s390_swap_cmp", "(", "cond", ",", "op0", ",", "op1", ",", "insn", ")", ";", "next_insn", "=", "next_active_insn", "(", "insn", ")", ";", "if", "(", "next_insn", "!=", "NULL_RTX", "&&", "INSN_P", "(", "next_insn", ")", "&&", "s390_non_addr_reg_read_p", "(", "*", "op1", ",", "next_insn", ")", ")", "{", "if", "(", "prev_insn", "!=", "NULL_RTX", "&&", "INSN_P", "(", "prev_insn", ")", "&&", "s390_non_addr_reg_read_p", "(", "*", "op0", ",", "prev_insn", ")", ")", "{", "if", "(", "REGNO", "(", "*", "op1", ")", "==", "<NUM_LIT>", ")", "emit_insn_after", "(", "gen_nop1", "(", ")", ",", "insn", ")", ";", "else", "emit_insn_after", "(", "gen_nop", "(", ")", ",", "insn", ")", ";", "insn_added_p", "=", "true", ";", "}"], "ground_truth": ["else", "s390_swap_cmp", "(", "cond", ",", "op0", ",", "op1", ",", "insn", ")", ";"], "File": "s3904", "Func": "s390_z10_optimize_cmp", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10492, "Length": 264, "Cover_Rate": 0.7002652519893899, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Dependence", "=", "true", ";", "return", "false", ";", "}", "if", "(", "(", "QII", "->", "isMemOp", "(", "J", ")", "&&", "MCIDI", ".", "mayStore", "(", ")", ")", "||", "(", "MCIDJ", ".", "mayStore", "(", ")", "&&", "QII", "->", "isMemOp", "(", "I", ")", ")", "||", "(", "QII", "->", "isMemOp", "(", "J", ")", "&&", "QII", "->", "isMemOp", "(", "I", ")", ")", ")", "{", "Dependence", "=", "true", ";", "return", "false", ";", "}", "if", "(", "MCIDJ", ".", "mayStore", "(", ")", "&&", "QII", "->", "isDeallocRet", "(", "I", ")", ")", "{", "Dependence", "=", "true", ";", "return", "false", ";", "}", "MachineBasicBlock", "::", "iterator", "NextMII", "=", "I", ";", "++", "NextMII", ";", "MachineInstr", "*", "NextMI", "=", "NextMII", ";", "if", "(", "QII", "->", "isNewValueJump", "(", "NextMI", ")", ")", "{", "bool", "secondRegMatch", "=", "false", ";", "bool", "maintainNewValueJump", "=", "false", ";", "if", "(", "NextMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "NextMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "{", "secondRegMatch", "=", "true", ";", "maintainNewValueJump", "=", "true", ";", "}", "if", "(", "!", "secondRegMatch", "&&", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "NextMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "{", "maintainNewValueJump", "=", "true", ";", "}", "for", "(", "std", "::", "vector", "<", "MachineInstr", "*", ">", "::", "iterator", "VI", "=", "CurrentPacketMIs", ".", "begin", "(", ")", ",", "VE", "=", "CurrentPacketMIs", ".", "end", "(", ")", ";", "(", "VI", "!=", "VE", "&&", "maintainNewValueJump", ")", ";", "++", "VI", ")", "{", "SUnit", "*", "PacketSU", "=", "MIToSUnit", "[", "*", "VI", "]", ";", "if", "(", "PacketSU", "->", "getInstr", "(", ")", "->", "getDesc", "(", ")", ".", "isCall", "(", ")", ")", "{", "Dependence", "=", "true", ";", "break", ";", "}", "if", "(", "PacketSU", "->", "getInstr", "(", ")", "->", "getDesc", "(", ")", ".", "mayStore", "(", ")", "||", "PacketSU", "->", "getInstr", "(", ")", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "(", "!", "secondRegMatch", "&&", "NextMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "PacketSU", "->", "getInstr", "(", ")", "->", "modifiesRegister", "(", "NextMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "QRI", ")", ")", "||", "(", "secondRegMatch", "&&", "PacketSU", "->", "getInstr", "(", ")", "->", "modifiesRegister", "(", "NextMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "QRI", ")", ")", ")", "{", "Dependence", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "Dependence", ")", "GlueToNewValueJump", "=", "true", ";", "else", "return", "false", ";", "}", "}", "if", "(", "SUJ", "->", "isSucc", "(", "SUI", ")", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "(", "i", "<", "SUJ", "->", "Succs", ".", "size", "(", ")", ")", "&&", "!", "FoundSequentialDependence", ";"], "ground_truth": ["++", "i", ")", "{"], "File": "HexagonVLIWPacketizer17", "Func": "isLegalToPacketizeTogether", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10493, "Length": 428, "Cover_Rate": 0.31750741839762614, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCInstrDesc", "&", "MC", "=", "MI", ".", "getDesc", "(", ")", ";", "if", "(", "!", "<ISA_LIT>II", "::", "isVPUInst", "(", "MC", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "<ISA_LIT>II", "::", "getSrcCIsStoreSrcC", "(", "MC", ")", ")", "return", "true", ";"], "File": "TPCInstrCompress", "Func": "isSrcCIsStoreSrcC", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10494, "Length": 36, "Cover_Rate": 0.72, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_shldv_epi32", "(", "__m256i", "__A", ",", "__mmask8", "__B", ",", "__m256i", "__C", ",", "__m256i", "__D", ")", "{"], "ground_truth": ["return", "(", "__m256i", ")", "__builtin_ia32_vpshldv_v8si_mask", "(", "(", "__v8si", ")", "__A", ",", "(", "__v8si", ")", "__C", ",", "(", "__v8si", ")", "__D", ",", "(", "__mmask8", ")", "__B", ")", ";"], "File": "avx512vbmi2vlintrin", "Func": "_mm256_mask_shldv_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10495, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "Subtarget", ".", "isDarwinABI", "(", ")", "||", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", ")", "{", "EVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", ")", ";", "SDValue", "FR", "=", "DAG", ".", "getFrameIndex", "(", "FuncInfo", "->", "getVarArgsFrameIndex", "(", ")", ",", "PtrVT", ")", ";", "const", "Value", "*", "SV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";", "return", "DAG", ".", "getStore", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "dl", ",", "FR", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "MachinePointerInfo", "(", "SV", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "}", "SDValue", "ArgGPR", "=", "DAG", ".", "getConstant", "(", "FuncInfo", "->", "getVarArgsNumGPR", "(", ")", ",", "<STR_LIT>", ")", ";", "SDValue", "ArgFPR", "=", "DAG", ".", "getConstant", "(", "FuncInfo", "->", "getVarArgsNumFPR", "(", ")", ",", "<STR_LIT>", ")", ";", "EVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", ")", ";", "SDValue", "StackOffsetFI", "=", "DAG", ".", "getFrameIndex", "(", "FuncInfo", "->", "getVarArgsStackOffset", "(", ")", ",", "PtrVT", ")", ";", "SDValue", "FR", "=", "DAG", ".", "getFrameIndex", "(", "FuncInfo", "->", "getVarArgsFrameIndex", "(", ")", ",", "PtrVT", ")", ";", "uint64_t", "FrameOffset", "=", "PtrVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "SDValue", "ConstFrameOffset", "=", "DAG", ".", "getConstant", "(", "FrameOffset", ",", "PtrVT", ")", ";", "uint64_t", "StackOffset", "=", "PtrVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", "-", "<NUM_LIT>", ";", "SDValue", "ConstStackOffset", "=", "DAG", ".", "getConstant", "(", "StackOffset", ",", "PtrVT", ")", ";", "uint64_t", "FPROffset", "=", "<NUM_LIT>", ";", "SDValue", "ConstFPROffset", "=", "DAG", ".", "getConstant", "(", "FPROffset", ",", "PtrVT", ")", ";", "const", "Value", "*", "SV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";", "SDValue", "firstStore", "=", "DAG", ".", "getTruncStore", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "dl", ",", "ArgGPR", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "MachinePointerInfo", "(", "SV", ")", ",", "<STR_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "uint64_t", "nextOffset", "=", "FPROffset", ";", "SDValue", "nextPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "ConstFPROffset", ")", ";", "SDValue", "secondStore", "=", "DAG", ".", "getTruncStore", "(", "firstStore", ",", "dl", ",", "ArgFPR", ",", "nextPtr", ",", "MachinePointerInfo", "(", "SV", ",", "nextOffset", ")", ",", "<STR_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "nextOffset", "+=", "StackOffset", ";", "nextPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "nextPtr", ",", "ConstStackOffset", ")", ";", "SDValue", "thirdStore", "=", "DAG", ".", "getStore", "(", "secondStore", ",", "dl", ",", "StackOffsetFI", ",", "nextPtr", ",", "MachinePointerInfo", "(", "SV", ",", "nextOffset", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["nextOffset", "+=", "FrameOffset", ";"], "File": "PPCISelLowering (2)", "Func": "LowerVASTART", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10496, "Length": 424, "Cover_Rate": 0.8076190476190476, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "InitReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ")", ",", "InitReg", ")", ";", "if", "(", "UseGPRIdxMode", ")", "{", "MachineInstr", "*", "SetOn", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "VGPRIndexMode", "::", "SRC0_ENABLE", ")", ";", "SetOn", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsUndef", "(", ")", ";", "BuildMI", "(", "MBB", ",", "std", "::", "next", "(", "I", ")", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "}", "auto", "InsPt", "=", "loadM0FromVGPR", "(", "TII", ",", "MBB", ",", "MI", ",", "InitReg", ",", "PhiReg", ",", "Offset", ",", "UseGPRIdxMode", ")", ";", "MachineBasicBlock", "*", "LoopBB", "=", "InsPt", "->", "getParent", "(", ")", ";", "if", "(", "UseGPRIdxMode", ")", "{"], "ground_truth": ["BuildMI", "(", "*", "LoopBB", ",", "InsPt", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Dst", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Undef", ",", "SubReg", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Implicit", ")", ";"], "File": "SIISelLowering114", "Func": "emitIndirectSrc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10497, "Length": 184, "Cover_Rate": 0.3021346469622332, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getBDRAddr12Encoding", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNum", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "uint64_t", "Base", "=", "getMachineOpValue", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpNum", ")", ",", "Fixups", ",", "STI", ")", ";", "uint64_t", "Disp", "=", "getMachineOpValue", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ",", "Fixups", ",", "STI", ")", ";"], "ground_truth": ["uint64_t", "Len", "=", "getMachineOpValue", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ",", "Fixups", ",", "STI", ")", ";"], "File": "SystemZMCCodeEmitter10", "Func": "getBDRAddr12Encoding", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10498, "Length": 85, "Cover_Rate": 0.648854961832061, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getActionDefinitionsBuilder", "(", "{", "G_UADDE", ",", "G_USUBO", ",", "G_USUBE", "}", ")", ".", "lowerFor", "(", "{", "{", "s32", ",", "s1", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_LOAD", ",", "G_STORE", "}", ")", ".", "legalForTypesWithMemSize", "(", "{", "{", "s32", ",", "p0", ",", "<NUM_LIT>", "}", ",", "{", "s32", ",", "p0", ",", "<NUM_LIT>", "}", ",", "{", "s32", ",", "p0", ",", "<NUM_LIT>", "}", ",", "{", "p0", ",", "p0", ",", "<NUM_LIT>", "}", "}", ")", ".", "minScalar", "(", "<NUM_LIT>", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_ZEXTLOAD", ",", "G_SEXTLOAD", "}", ")", ".", "legalForTypesWithMemSize", "(", "{", "{", "s32", ",", "p0", ",", "<NUM_LIT>", "}", ",", "{", "s32", ",", "p0", ",", "<NUM_LIT>", "}", "}", ")", ".", "minScalar", "(", "<NUM_LIT>", ",", "s32", ")", ";"], "ground_truth": ["getActionDefinitionsBuilder", "(", "G_SELECT", ")", ".", "legalForCartesianProduct", "(", "{", "p0", ",", "s32", "}", ",", "{", "s32", "}", ")", ".", "minScalar", "(", "<NUM_LIT>", ",", "s32", ")", ".", "minScalar", "(", "<NUM_LIT>", ",", "s32", ")", ";"], "File": "MipsLegalizerInfo47", "Func": "MipsLegalizerInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10499, "Length": 144, "Cover_Rate": 0.3310344827586207, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>CodeEmitter", "::", "emitWordLE", "(", "unsigned", "Word", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", ";", "errs", "(", ")", ".", "write_hex", "(", "Word", ")", "<<", "<STR_LIT>", ")", ";", "MCE", ".", "emitWordLE", "(", "Word", ")", ";"], "ground_truth": ["}"], "File": "MipsCodeEmitter1", "Func": "emitWordLE", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10500, "Length": 37, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "dl", "=", "N", "->", "getDebugLoc", "(", ")", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "{", "StoreSDNode", "*", "ST", "=", "cast", "<", "StoreSDNode", ">", "(", "N", ")", ";", "if", "(", "!", "DCI", ".", "isBeforeLegalize", "(", ")", "||", "allowsUnalignedMemoryAccesses", "(", "ST", "->", "getMemoryVT", "(", ")", ")", "||", "ST", "->", "isVolatile", "(", ")", "||", "ST", "->", "isIndexed", "(", ")", ")", "{", "break", ";", "}", "SDValue", "Chain", "=", "ST", "->", "getChain", "(", ")", ";", "unsigned", "StoreBits", "=", "ST", "->", "getMemoryVT", "(", ")", ".", "getStoreSizeInBits", "(", ")", ";"], "ground_truth": ["if", "(", "StoreBits", "%", "<NUM_LIT>", ")", "{"], "File": "XCoreISelLowering43", "Func": "PerformDAGCombine", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10501, "Length": 101, "Cover_Rate": 0.3098159509202454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default_named_section_asm_out_destructor", "(", "symbol", ",", "priority", ")", ";", "default_stabs_asm_out_destructor", "(", "symbol", ",", "priority", ")", ";"], "ground_truth": ["}"], "File": "pa", "Func": "pa_asm_out_destructor", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10502, "Length": 15, "Cover_Rate": 0.3125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_cvttps2uqq256_mask", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4di", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vldqintrin", "Func": "_mm256_mask_cvttps_epu64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10503, "Length": 23, "Cover_Rate": 0.4791666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "float32x2_t", ")", "__builtin_shuffle", "(", "__a", ",", "(", "uint32x2_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vrev64_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10504, "Length": 19, "Cover_Rate": 0.76, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "impl_pxp", "(", "StackFixup", "&", "Rv", ",", "unsigned", "i", ",", "unsigned", "j", ",", "unsigned", "k", ")", "{", "Rv", "(", "StackFixup", "::", "puxcpu", "(", "i", ",", "j", ",", "k", ")", ")", ";"], "ground_truth": ["}"], "File": "TVMStackPatterns", "Func": "impl_pxp", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10505, "Length": 32, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "useCompound", "(", ")", "const", "{", "return", "UseCompound", ";"], "ground_truth": ["}"], "File": "HexagonSubtarget12", "Func": "useCompound", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10506, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Str", "==", "<STR_LIT>", ")", "{", "Val", "=", "<NUM_LIT>", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "Str", ".", "startswith", "(", "<STR_LIT>", ")", ")", "{", "Str", "=", "Str", ".", "drop_front", "(", "<NUM_LIT>", ")", ";", "if", "(", "Str", "==", "<STR_LIT>", ")", "{", "Val", "=", "<NUM_LIT>", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "Str", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "Val", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "Val", ">", "<NUM_LIT>", ")", "{", "Error", "(", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "return", "MatchOperand_Success", ";", "}", "if", "(", "Str", ".", "startswith", "(", "<STR_LIT>", ")", ")", "{", "Str", "=", "Str", ".", "drop_front", "(", "<NUM_LIT>", ")", ";", "if", "(", "Str", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "Val", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "Val", ">", "<NUM_LIT>", "||", "(", "Val", "==", "<NUM_LIT>", "&&", "!", "isGFX10", "(", ")", ")", ")", "{", "Error", "(", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Val", "+=", "<NUM_LIT>", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "isGFX10", "(", ")", "&&", "Str", "==", "<STR_LIT>", ")", "{", "Val", "=", "<NUM_LIT>", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "Str", ".", "startswith", "(", "<STR_LIT>", ")", ")", "{", "Str", "=", "Str", ".", "drop_front", "(", "<NUM_LIT>", ")", ";", "if", "(", "Str", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "Val", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "Val", ">=", "<NUM_LIT>", ")", "{", "Error", "(", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Val", "+=", "<NUM_LIT>", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "Str", ".", "startswith", "(", "<STR_LIT>", ")", ")", "{", "Str", "=", "Str", ".", "drop_front", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "Str", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "Val", ")", ")", "return", "MatchOperand_ParseFail", ";"], "File": "AMDGPUAsmParser11", "Func": "parseExpTgtImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10507, "Length": 272, "Cover_Rate": 0.9006622516556292, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrshrd_n_u64", "(", "uint64_t", "__a", ",", "const", "int", "__b", ")", "{"], "ground_truth": ["return", "__builtin_aarch64_urshr_ndi_uus", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon2_vrshrd_n_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10508, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "<ISA_LIT>TTIImpl", "::", "getIntImmCost", "(", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{"], "ground_truth": ["assert", "(", "Ty", "->", "isIntegerTy", "(", ")", "&&", "<STR_LIT>", ")", ";"], "File": "RISCVTargetTransformInfo", "Func": "getIntImmCost", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10509, "Length": 31, "Cover_Rate": 0.41333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "Register", "PreloadedScratchRsrcReg", ";", "if", "(", "ST", ".", "isAmdHsaOrMesa", "(", "F", ")", ")", "{", "PreloadedScratchRsrcReg", "=", "MFI", "->", "getPreloadedReg", "(", "<STR_LIT>", ")", ";", "if", "(", "ScratchRsrcReg", "&&", "PreloadedScratchRsrcReg", ")", "{", "MRI", ".", "addLiveIn", "(", "PreloadedScratchRsrcReg", ")", ";", "MBB", ".", "addLiveIn", "(", "PreloadedScratchRsrcReg", ")", ";", "}", "}", "DebugLoc", "DL", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";", "Register", "ScratchWaveOffsetReg", ";", "if", "(", "TRI", "->", "isSubRegisterEq", "(", "ScratchRsrcReg", ",", "PreloadedScratchWaveOffsetReg", ")", ")", "{", "ArrayRef", "<", "MCPhysReg", ">", "AllSGPRs", "=", "getAllSGPRs", "(", "ST", ",", "MF", ")", ";", "unsigned", "NumPreloaded", "=", "MFI", "->", "getNumPreloadedSGPRs", "(", ")", ";", "AllSGPRs", "=", "AllSGPRs", ".", "slice", "(", "std", "::", "min", "(", "static_cast", "<", "unsigned", ">", "(", "AllSGPRs", ".", "size", "(", ")", ")", ",", "NumPreloaded", ")", ")", ";", "Register", "GITPtrLoReg", "=", "MFI", "->", "getGITPtrLoReg", "(", "MF", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "AllSGPRs", ")", "{", "if", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", "&&", "MRI", ".", "isAllocatable", "(", "Reg", ")", "&&", "!", "TRI", "->", "isSubRegisterEq", "(", "ScratchRsrcReg", ",", "Reg", ")", "&&", "GITPtrLoReg", "!=", "Reg", ")", "{", "ScratchWaveOffsetReg", "=", "Reg", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ScratchWaveOffsetReg", ")", ".", "addReg", "(", "PreloadedScratchWaveOffsetReg", ",", "RegState", "::", "Kill", ")", ";", "break", ";", "}", "}", "}", "else", "{", "ScratchWaveOffsetReg", "=", "PreloadedScratchWaveOffsetReg", ";", "}"], "ground_truth": ["assert", "(", "ScratchWaveOffsetReg", ")", ";"], "File": "SIFrameLowering19", "Func": "emitEntryFunctionPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10510, "Length": 221, "Cover_Rate": 0.37457627118644066, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "insn", ")", "return", "<NUM_LIT>", ";", "start", "=", "insn", ";", "for", "(", "insn", "=", "PREV_INSN", "(", "start", ")", ";", "insn", ";", "insn", "=", "PREV_INSN", "(", "insn", ")", ")", "{", "if", "(", "GET_CODE", "(", "insn", ")", "==", "CODE_LABEL", ")", "{", "for", "(", "tmp", "=", "NEXT_INSN", "(", "start", ")", ";", "tmp", "!=", "end", ";", "tmp", "=", "NEXT_INSN", "(", "tmp", ")", ")", "if", "(", "GET_CODE", "(", "tmp", ")", "==", "JUMP_INSN", "&&", "c4x_label_ref_used_p", "(", "tmp", ",", "insn", ")", ")", "return", "<NUM_LIT>", ";", "}", "}", "for", "(", "insn", "=", "NEXT_INSN", "(", "end", ")", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "{", "if", "(", "GET_CODE", "(", "insn", ")", "==", "CODE_LABEL", ")", "{", "for", "(", "tmp", "=", "NEXT_INSN", "(", "start", ")", ";", "tmp", "!=", "end", ";", "tmp", "=", "NEXT_INSN", "(", "tmp", ")", ")", "if", "(", "GET_CODE", "(", "tmp", ")", "==", "JUMP_INSN", "&&", "c4x_label_ref_used_p", "(", "tmp", ",", "insn", ")", ")", "return", "<NUM_LIT>", ";", "}", "}", "for", "(", "insn", "=", "NEXT_INSN", "(", "start", ")", ";", "insn", "!=", "end", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "{", "if", "(", "GET_CODE", "(", "insn", ")", "==", "CODE_LABEL", ")", "{", "for", "(", "tmp", "=", "NEXT_INSN", "(", "end", ")", ";", "tmp", ";", "tmp", "=", "NEXT_INSN", "(", "tmp", ")", ")", "if", "(", "GET_CODE", "(", "tmp", ")", "==", "JUMP_INSN", "&&", "c4x_label_ref_used_p", "(", "tmp", ",", "insn", ")", ")", "return", "<NUM_LIT>", ";", "for", "(", "tmp", "=", "PREV_INSN", "(", "start", ")", ";", "tmp", ";", "tmp", "=", "PREV_INSN", "(", "tmp", ")", ")", "if", "(", "GET_CODE", "(", "tmp", ")", "==", "JUMP_INSN", "&&", "c4x_label_ref_used_p", "(", "tmp", ",", "insn", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "c4x1", "Func": "c4x_rptb_valid_p", "Target": "c4x", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 10511, "Length": 258, "Cover_Rate": 0.8459016393442623, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ")", "{", "printInstruction", "(", "MI", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter32", "Func": "printInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10512, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "get<ISA_LIT>SubSuperRegister", "(", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "assert", "(", "MIB", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "StackAdjustment", "=", "<NUM_LIT>", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "Imm", ")", ";", "MIB", "->", "setDesc", "(", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "}", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "<ISA_LIT>FrameLowering", "*", "TFL", "=", "Subtarget", ".", "getFrameLowering", "(", ")", ";", "bool", "IsWin64Prologue", "=", "MF", ".", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", "->", "usesWindowsCFI", "(", ")", ";"], "ground_truth": ["bool", "NeedsDwarfCFI", "=", "!", "IsWin64Prologue", "&&", "(", "MF", ".", "getMMI", "(", ")", ".", "hasDebugInfo", "(", ")", "||", "MF", ".", "getFunction", "(", ")", ".", "needsUnwindTableEntry", "(", ")", ")", ";"], "File": "X86InstrInfo", "Func": "ExpandMOVImmSExti8", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10513, "Length": 145, "Cover_Rate": 0.3395784543325527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NoAliases", "||", "!", "printAliasInstr", "(", "MI", ",", "O", ")", ")", "printInstruction", "(", "MI", ",", "O", ")", ";"], "ground_truth": ["printAnnotation", "(", "O", ",", "Annot", ")", ";"], "File": "RISCVInstPrinter22", "Func": "printInst", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10514, "Length": 26, "Cover_Rate": 0.52, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "L1", "=", "expandV4F32ToV2F64", "(", "DAG", ",", "<NUM_LIT>", ",", "DL", ",", "CmpOp1", ")", ";", "SDValue", "HRes", "=", "DAG", ".", "getNode", "(", "Opcode", ",", "DL", ",", "<STR_LIT>", ",", "H0", ",", "H1", ")", ";", "SDValue", "LRes", "=", "DAG", ".", "getNode", "(", "Opcode", ",", "DL", ",", "<STR_LIT>", ",", "L0", ",", "L1", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "HRes", ",", "LRes", ")", ";", "}"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "Opcode", ",", "DL", ",", "VT", ",", "CmpOp0", ",", "CmpOp1", ")", ";"], "File": "SystemZISelLowering (2)1", "Func": "getVectorCmp", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10515, "Length": 83, "Cover_Rate": 0.4911242603550296, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__o", "=", "__builtin_aarch64_ld3v4sf", "(", "(", "const", "__builtin_aarch64_simd_sf", "*", ")", "__a", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "float32x4_t", ")", "__builtin_aarch64_get_qregciv4sf", "(", "__o", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "float32x4_t", ")", "__builtin_aarch64_get_qregciv4sf", "(", "__o", ",", "<NUM_LIT>", ")", ";"], "File": "arm", "Func": "neon2_vld3q_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10516, "Length": 46, "Cover_Rate": 0.5679012345679012, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>ArgumentUsageInfo", "::", "doInitialization", "(", "Module", "&", "M", ")", "{"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUArgumentUsageInfo", "Func": "doInitialization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10517, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "builtin_type", ";", "builtin_type", "=", "rs6000_builtin_type", "(", "id", ")", ";"], "ground_truth": ["if", "(", "INTEGRAL_TYPE_P", "(", "t", ")", "&&", "INTEGRAL_TYPE_P", "(", "builtin_type", ")", ")", "return", "true", ";"], "File": "rs6000-c2", "Func": "rs6000_builtin_type_compatible", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10518, "Length": 25, "Cover_Rate": 0.5102040816326531, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "vector_block_infos", ".", "is_empty", "(", ")", ")", "vector_block_infos", ".", "release", "(", ")", ";", "if", "(", "!", "vector_exprs", ".", "is_empty", "(", ")", ")", "vector_exprs", ".", "release", "(", ")", ";", "gcc_assert", "(", "to_refine_vsetvls", ".", "is_empty", "(", ")", ")", ";", "gcc_assert", "(", "to_delete_vsetvls", ".", "is_empty", "(", ")", ")", ";", "if", "(", "optimize", ">", "<NUM_LIT>", ")", "free_bitmap_vectors", "(", ")", ";"], "ground_truth": ["}"], "File": "riscv-vsetvl", "Func": "release", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10519, "Length": 59, "Cover_Rate": 0.7195121951219512, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "EVT", "VT", "=", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "&&", "VT", "==", "XLenVT", ")", "{", "auto", "*", "ConstNode", "=", "cast", "<", "ConstantSDNode", ">", "(", "Node", ")", ";", "if", "(", "ConstNode", "->", "isNullValue", "(", ")", ")", "{", "SDValue", "New", "=", "CurDAG", "->", "getCopyFromReg", "(", "CurDAG", "->", "getEntryNode", "(", ")", ",", "SDLoc", "(", "Node", ")", ",", "<STR_LIT>", ",", "XLenVT", ")", ";", "ReplaceNode", "(", "Node", ",", "New", ".", "getNode", "(", ")", ")", ";", "return", ";", "}", "}", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "{", "SDLoc", "DL", "(", "Node", ")", ";", "SDValue", "Imm", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "XLenVT", ")", ";", "int", "FI", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Node", ")", "->", "getIndex", "(", ")", ";", "EVT", "VT", "=", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "TFI", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "VT", ")", ";", "ReplaceNode", "(", "Node", ",", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "TFI", ",", "Imm", ")", ")", ";"], "ground_truth": ["return", ";"], "File": "RISCVISelDAGToDAG10", "Func": "Select", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10520, "Length": 167, "Cover_Rate": 0.6117216117216118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "get", "(", "Inst", "->", "Opc", ")", ",", "ATReg", ")", ".", "addReg", "(", "ZEROReg", ")", ".", "addImm", "(", "SignExtend64", "<", "<NUM_LIT>", ">", "(", "Inst", "->", "ImmOpnd", ")", ")", ";", "for", "(", "++", "Inst", ";", "Inst", "!=", "Seq", ".", "end", "(", ")", "-", "LastInstrIsADDiu", ";", "++", "Inst", ")", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "get", "(", "Inst", "->", "Opc", ")", ",", "ATReg", ")", ".", "addReg", "(", "ATReg", ")", ".", "addImm", "(", "SignExtend64", "<", "<NUM_LIT>", ">", "(", "Inst", "->", "ImmOpnd", ")", ")", ";"], "ground_truth": ["if", "(", "LastInstrIsADDiu", ")", "*", "NewImm", "=", "Inst", "->", "ImmOpnd", ";"], "File": "MipsSEInstrInfo43", "Func": "loadImmediate", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10521, "Length": 102, "Cover_Rate": 0.32903225806451614, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>GNUInfo", "::", "setABIVersion", "(", "uint8_t", "ver", ")", "{"], "ground_truth": ["m_ABIVersion", "=", "ver", ";"], "File": "MipsGNUInfo", "Func": "setABIVersion", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10522, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "LBrac", ")", ")", "return", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "RegLo", ")", ")", "return", "true", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "return", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "RegHi", ")", ")", "return", "true", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RBrac", ")", ")", "return", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "RegWidth", "=", "(", "RegHi", "-", "RegLo", ")", "+", "<NUM_LIT>", ";", "if", "(", "IsVgpr", ")", "{", "RegIndexInClass", "=", "RegLo", ";", "}", "else", "{", "unsigned", "Size", "=", "std", "::", "min", "(", "RegWidth", ",", "<NUM_LIT>", ")", ";", "if", "(", "RegLo", "%", "Size", "!=", "<NUM_LIT>", ")", "return", "true", ";", "RegIndexInClass", "=", "RegLo", "/", "Size", ";", "}", "}", "const", "MCRegisterInfo", "*", "TRI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "int", "RCID", "=", "getRegClass", "(", "IsVgpr", ",", "RegWidth", ")", ";", "if", "(", "RCID", "==", "-", "<NUM_LIT>", ")", "return", "true", ";"], "ground_truth": ["const", "MCRegisterClass", "RC", "=", "TRI", "->", "getRegClass", "(", "RCID", ")", ";"], "File": "AMDGPUAsmParser56", "Func": "ParseRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10523, "Length": 191, "Cover_Rate": 0.49226804123711343, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "AArch64TargetMachine14", "Func": "getRegisterInfo", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10524, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CalleeSavedFrameSize", ";"], "ground_truth": ["}"], "File": "X86MachineFunctionInfo (2)", "Func": "getCalleeSavedFrameSize", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10525, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "size", ";", "i", "++", ")", "{", "if", "(", "i", ")", "O", "<<", "<STR_LIT>", ";", "O", "<<", "(", "unsigned", "int", ")", "buffer", "[", "i", "]", ";", "}", "}", "else", "{", "unsigned", "int", "pos", "=", "<NUM_LIT>", ";", "unsigned", "int", "nSym", "=", "<NUM_LIT>", ";", "unsigned", "int", "nextSymbolPos", "=", "symbolPosInBuffer", "[", "nSym", "]", ";", "unsigned", "int", "nBytes", "=", "<NUM_LIT>", ";", "if", "(", "AP", ".", "nvptxSubtarget", ".", "is64Bit", "(", ")", ")", "nBytes", "=", "<NUM_LIT>", ";", "for", "(", "pos", "=", "<NUM_LIT>", ";", "pos", "<", "size", ";", "pos", "+=", "nBytes", ")", "{", "if", "(", "pos", ")", "O", "<<", "<STR_LIT>", ";", "if", "(", "pos", "==", "nextSymbolPos", ")", "{", "const", "Value", "*", "v", "=", "Symbols", "[", "nSym", "]", ";", "if", "(", "const", "GlobalValue", "*", "GVar", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "v", ")", ")", "{", "MCSymbol", "*", "Name", "=", "AP", ".", "Mang", "->", "getSymbol", "(", "GVar", ")", ";", "O", "<<", "*", "Name", ";", "}", "else", "if", "(", "const", "ConstantExpr", "*", "Cexpr", "=", "dyn_cast", "<", "ConstantExpr", ">", "(", "v", ")", ")", "{", "O", "<<", "*", "<STR_LIT>", "(", "Cexpr", ",", "AP", ")", ";", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "nSym", "++", ";"], "ground_truth": ["if", "(", "nSym", ">=", "numSymbols", ")", "nextSymbolPos", "=", "size", "+", "<NUM_LIT>", ";"], "File": "NVPTXAsmPrinter2", "Func": "print", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10526, "Length": 203, "Cover_Rate": 0.7631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "checkPrivateAddress", "(", "N", "->", "getMemOperand", "(", ")", ")", ")", "{", "if", "(", "isCPLoad", "(", "N", ")", "||", "isConstantLoad", "(", "N", ",", "-", "<NUM_LIT>", ")", ")", "{", "return", "false", ";", "}", "}", "const", "Value", "*", "MemVal", "=", "N", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ";", "if", "(", "!", "checkType", "(", "MemVal", ",", "<STR_LIT>", ")", "&&", "!", "checkType", "(", "MemVal", ",", "<STR_LIT>", ")", "&&", "!", "checkType", "(", "MemVal", ",", "<STR_LIT>", ")", "&&", "!", "checkType", "(", "MemVal", ",", "<STR_LIT>", ")", "&&", "!", "checkType", "(", "MemVal", ",", "<STR_LIT>", ")", "&&", "!", "checkType", "(", "MemVal", ",", "<STR_LIT>", ")", "&&", "!", "checkType", "(", "MemVal", ",", "<STR_LIT>", ")", ")", "{", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG104", "Func": "isPrivateLoad", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10527, "Length": 115, "Cover_Rate": 0.8156028368794326, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "has16BitE<ISA_LIT>Ops", "(", ")", "const", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "Z80Subtarget1", "Func": "has16BitEZ80Ops", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10528, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "Src", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "if", "(", "Src", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VT", ",", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "const", "ConstantSDNode", "*", "Arg", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Src", ")", ")", "{", "if", "(", "Arg", "->", "isZero", "(", ")", ")", "return", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "SL", ",", "VT", ")", ";", "if", "(", "Arg", "->", "isOne", "(", ")", ")", "{"], "ground_truth": ["Register", "Exec", ";"], "File": "SIISelLowering10", "Func": "lowerBALLOTIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10529, "Length": 119, "Cover_Rate": 0.476, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<ISA_LIT>MCInstrInfo", "::", "isImmext", "(", "*", "JumpInst", ")", ")", "{", "JExtended", "=", "true", ";", "continue", ";", "}", "if", "(", "<ISA_LIT>MCInstrInfo", "::", "getType", "(", "MCII", ",", "*", "JumpInst", ")", "==", "<STR_LIT>", ")", "{", "bool", "BExtended", "=", "false", ";", "for", "(", "MCInst", "::", "iterator", "B", "=", "MCI", ".", "begin", "(", ")", "+", "<ISA_LIT>MCInstrInfo", "::", "bundleInstructionsOffset", ";", "B", "!=", "MCI", ".", "end", "(", ")", ";", "++", "B", ")", "{", "MCInst", "const", "*", "Inst", "=", "B", "->", "getInst", "(", ")", ";", "if", "(", "JumpInst", "==", "Inst", ")", "{", "BExtended", "=", "false", ";", "continue", ";", "}", "if", "(", "<ISA_LIT>MCInstrInfo", "::", "isImmext", "(", "*", "Inst", ")", ")", "{", "BExtended", "=", "true", ";", "continue", ";"], "ground_truth": ["}"], "File": "HexagonMCCompound5", "Func": "lookForCompound", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10530, "Length": 110, "Cover_Rate": 0.3514376996805112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>V9TargetMachine", "::", "<ISA_LIT>V9TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "<ISA_LIT>TargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "SparcTargetMachine15", "Func": "SparcV9TargetMachine", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10531, "Length": 61, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstPrinter", "::", "<ISA_LIT>InstPrinter", "(", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ")", ":", "MCInstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", "{"], "ground_truth": ["}"], "File": "XtensaInstPrinter1", "Func": "XtensaInstPrinter", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10532, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>SelectionDAGInfo", "*", "getSelectionDAGInfo", "(", ")", "const", "override", "{"], "ground_truth": ["return", "&", "TSInfo", ";"], "File": "HexagonSubtarget (2)1", "Func": "getSelectionDAGInfo", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10533, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ConstantIslands", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "MipsConstantIslandPass (2)1", "Func": "MipsConstantIslands", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10534, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initialize<ISA_LIT>FixSGPRCopiesPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>FoldOperandsPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>ShrinkInstructionsPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>FixControlFlowLiveIntervalsPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>LoadStoreOptimizerPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>AnnotateKernelFeaturesPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>AnnotateUniformValuesPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>PromoteAllocaPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>CodeGenPreparePass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>AnnotateControlFlowPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>InsertWaitsPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>WholeQuadModePass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>LowerControlFlowPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>InsertSkipsPass", "(", "*", "PR", ")", ";"], "ground_truth": ["initialize<ISA_LIT>DebuggerInsertNopsPass", "(", "*", "PR", ")", ";"], "File": "AMDGPUTargetMachine84", "Func": "LLVMInitializeAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10535, "Length": 90, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>MachineFunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "ForceFramePointer", "(", "false", ")", ",", "CalleeSavedFrameSize", "(", "<NUM_LIT>", ")", ",", "BytesToPopOnReturn", "(", "<NUM_LIT>", ")", ",", "DecorationStyle", "(", "None", ")", ",", "ReturnAddrIndex", "(", "<NUM_LIT>", ")", ",", "TailCallReturnAddrDelta", "(", "<NUM_LIT>", ")", ",", "SRetReturnReg", "(", "<NUM_LIT>", ")", ",", "GlobalBaseReg", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "X86MachineFunctionInfo11", "Func": "X86MachineFunctionInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10536, "Length": 49, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "FrameSize", "=", "MFI", "->", "getStackSize", "(", ")", ";", "unsigned", "StackAlign", "=", "TRI", "->", "needsStackRealignment", "(", "MF", ")", "?", "MFI", "->", "getMaxAlignment", "(", ")", ":", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ";", "unsigned", "maxCallFrameSize", "=", "MFI", "->", "getMaxCallFrameSize", "(", ")", ";", "if", "(", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "maxCallFrameSize", "=", "RoundUpToAlignment", "(", "maxCallFrameSize", ",", "StackAlign", ")", ";", "MFI", "->", "setMaxCallFrameSize", "(", "maxCallFrameSize", ")", ";", "if", "(", "!", "(", "hasReservedCallFrame", "(", "MF", ")", "&&", "MFI", "->", "adjustsStack", "(", ")", ")", ")", "FrameSize", "+=", "maxCallFrameSize", ";", "FrameSize", "=", "RoundUpToAlignment", "(", "FrameSize", ",", "StackAlign", ")", ";", "MFI", "->", "setStackSize", "(", "FrameSize", ")", ";"], "ground_truth": ["}"], "File": "OR1KFrameLowering", "Func": "determineFrameLayout", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10537, "Length": 134, "Cover_Rate": 0.9241379310344827, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "fixup_call", "(", "unsigned", "Size", ",", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "&", "Value", ",", "MCContext", "*", "Ctx", "=", "nullptr", ")", "{"], "ground_truth": ["adjustBranch", "(", "Size", ",", "Fixup", ",", "Value", ",", "Ctx", ")", ";"], "File": "SNESAsmBackend", "Func": "fixup_call", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10538, "Length": 33, "Cover_Rate": 0.39759036144578314, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AddrReg", "=", "constrainOperandRegClass", "(", "II", ",", "AddrReg", ",", "II", ".", "getNumDefs", "(", ")", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "AddrReg", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "BI", "->", "getNumSuccessors", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "FuncInfo", ".", "MBB", "->", "addSuccessor", "(", "FuncInfo", ".", "MBBMap", "[", "BI", "->", "getSuccessor", "(", "i", ")", "]", ")", ";"], "File": "AArch64FastISel64", "Func": "SelectIndirectBr", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10539, "Length": 77, "Cover_Rate": 0.5460992907801419, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Base", "=", "CurDAG", "->", "getCopyFromReg", "(", "CurDAG", "->", "getEntryNode", "(", ")", ",", "CurDAG", "->", "getEntryNode", "(", ")", ".", "getDebugLoc", "(", ")", ",", "AMDGPU", "::", "ZERO", ",", "<STR_LIT>", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "IMMOffset", "->", "getZExtValue", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "Base", "=", "Addr", ";"], "ground_truth": ["Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "AMDILISelDAGToDAG", "Func": "SelectADDRVTX_READ", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10540, "Length": 63, "Cover_Rate": 0.3247422680412371, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "R17", ":", "case", "X17", ":", "case", "F17", ":", "case", "V17", ":", "case", "CR4GT", ":", "return", "<NUM_LIT>", ";", "case", "R18", ":", "case", "X18", ":", "case", "F18", ":", "case", "V18", ":", "case", "CR4EQ", ":", "return", "<NUM_LIT>", ";", "case", "R19", ":", "case", "X19", ":", "case", "F19", ":", "case", "V19", ":", "case", "CR4UN", ":", "return", "<NUM_LIT>", ";", "case", "R20", ":", "case", "X20", ":", "case", "F20", ":", "case", "V20", ":", "case", "CR5LT", ":", "return", "<NUM_LIT>", ";", "case", "R21", ":", "case", "X21", ":", "case", "F21", ":", "case", "V21", ":", "case", "CR5GT", ":", "return", "<NUM_LIT>", ";", "case", "R22", ":", "case", "X22", ":", "case", "F22", ":", "case", "V22", ":", "case", "CR5EQ", ":", "return", "<NUM_LIT>", ";", "case", "R23", ":", "case", "X23", ":", "case", "F23", ":", "case", "V23", ":", "case", "CR5UN", ":", "return", "<NUM_LIT>", ";", "case", "R24", ":", "case", "X24", ":", "case", "F24", ":", "case", "V24", ":", "case", "CR6LT", ":", "return", "<NUM_LIT>", ";", "case", "R25", ":", "case", "X25", ":", "case", "F25", ":", "case", "V25", ":", "case", "CR6GT", ":", "return", "<NUM_LIT>", ";", "case", "R26", ":", "case", "X26", ":", "case", "F26", ":", "case", "V26", ":", "case", "CR6EQ", ":", "return", "<NUM_LIT>", ";", "case", "R27", ":", "case", "X27", ":", "case", "F27", ":", "case", "V27", ":", "case", "CR6UN", ":", "return", "<NUM_LIT>", ";", "case", "R28", ":", "case", "X28", ":", "case", "F28", ":", "case", "V28", ":", "case", "CR7LT", ":", "return", "<NUM_LIT>", ";"], "ground_truth": ["case", "R29", ":", "case", "X29", ":", "case", "F29", ":", "case", "V29", ":", "case", "CR7GT", ":", "return", "<NUM_LIT>", ";"], "File": "PPCBaseInfo", "Func": "getPPCRegisterNumbering", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10541, "Length": 234, "Cover_Rate": 0.3696682464454976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fprintf", "(", "f", ",", "<STR_LIT>", ")", ";", "}", "fprintf", "(", "f", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["fprintf", "(", "f", ",", "<STR_LIT>", ")", ";"], "File": "iq2000", "Func": "iq2000_asm_trampoline_template", "Target": "iq2000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10542, "Length": 36, "Cover_Rate": 0.34285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "i", "=", "FIRST_ALTIVEC_REGNO", ";", "i", "<=", "LAST_ALTIVEC_REGNO", ";", "++", "i", ")", "if", "(", "info", "->", "vrsave_mask", "&", "ALTIVEC_REG_BIT", "(", "i", ")", ")", "{", "if", "(", "!", "epiloguep", "||", "call_used_regs", "[", "i", "]", ")", "clobs", "[", "nclobs", "++", "]", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "V4SImode", ",", "i", ")", ")", ";", "else", "{", "rtx", "reg", "=", "gen_rtx_REG", "(", "V4SImode", ",", "i", ")", ";", "clobs", "[", "nclobs", "++", "]", "=", "gen_rtx_SET", "(", "reg", ",", "gen_rtx_UNSPEC", "(", "V4SImode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "reg", ")", ",", "<NUM_LIT>", ")", ")", ";", "}", "}", "insn", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "rtvec_alloc", "(", "nclobs", ")", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nclobs", ";", "++", "i", ")", "XVECEXP", "(", "insn", ",", "<NUM_LIT>", ",", "i", ")", "=", "clobs", "[", "i", "]", ";"], "ground_truth": ["return", "insn", ";"], "File": "rs60005", "Func": "generate_set_vrsave", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10543, "Length": 134, "Cover_Rate": 0.6536585365853659, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MangledLibFunc", "::", "<ISA_LIT>MangledLibFunc", "(", "EFuncId", "id", ",", "const", "<ISA_LIT>MangledLibFunc", "&", "copyFrom", ")", "{", "FuncId", "=", "id", ";", "FKind", "=", "copyFrom", ".", "FKind", ";", "Leads", "[", "<NUM_LIT>", "]", "=", "copyFrom", ".", "Leads", "[", "<NUM_LIT>", "]", ";", "Leads", "[", "<NUM_LIT>", "]", "=", "copyFrom", ".", "Leads", "[", "<NUM_LIT>", "]", ";"], "ground_truth": ["}"], "File": "AMDGPULibFunc (2)", "Func": "AMDGPUMangledLibFunc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10544, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_set_epi32", "(", "int", "__A", ",", "int", "__B", ",", "int", "__C", ",", "int", "__D", ",", "int", "__E", ",", "int", "__F", ",", "int", "__G", ",", "int", "__H", ")", "{"], "ground_truth": ["return", "__extension__", "(", "__m256i", ")", "(", "__v8si", ")", "{", "__H", ",", "__G", ",", "__F", ",", "__E", ",", "__D", ",", "__C", ",", "__B", ",", "__A", "}", ";"], "File": "avxintrin", "Func": "_mm256_set_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10545, "Length": 66, "Cover_Rate": 0.9850746268656716, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "AlwaysBasePointer", ")", "return", "true", ";"], "ground_truth": ["return", "needsStackRealignment", "(", "MF", ")", ";"], "File": "PPCRegisterInfo (2)", "Func": "hasBasePointer", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10546, "Length": 13, "Cover_Rate": 0.38235294117647056, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "i", "+", "<NUM_LIT>", "==", "e", ")", "{", "SOffsetRegState", "|=", "getKillRegState", "(", "Scavenged", ")", ";", "SrcDstRegState", "|=", "getKillRegState", "(", "IsKill", ")", ";", "}", "const", "bool", "NeedSuperRegDef", "=", "NumSubRegs", ">", "<NUM_LIT>", "&&", "IsStore", "&&", "i", "==", "<NUM_LIT>", ";", "auto", "MIB", "=", "spillVGPRtoAGPR", "(", "ST", ",", "MI", ",", "Index", ",", "i", ",", "SubReg", ",", "IsKill", ")", ";", "if", "(", "!", "MIB", ".", "getInstr", "(", ")", ")", "{", "unsigned", "FinalReg", "=", "SubReg", ";", "const", "bool", "IsAGPR", "=", "hasAGPRs", "(", "RC", ")", ";", "if", "(", "IsAGPR", ")", "{", "if", "(", "!", "TmpReg", ")", "{", "assert", "(", "RS", "&&", "<STR_LIT>", ")", ";", "TmpReg", "=", "RS", "->", "scavengeRegister", "(", "&", "<STR_LIT>", ",", "MI", ",", "<NUM_LIT>", ")", ";", "RS", "->", "setRegUsed", "(", "TmpReg", ")", ";", "}", "if", "(", "IsStore", ")", "{", "auto", "AccRead", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "TmpReg", ")", ".", "addReg", "(", "SubReg", ",", "getKillRegState", "(", "IsKill", ")", ")", ";", "if", "(", "NeedSuperRegDef", ")", "AccRead", ".", "addReg", "(", "ValueReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "SubReg", "=", "TmpReg", ";", "}", "MachinePointerInfo", "PInfo", "=", "BasePtrInfo", ".", "getWithOffset", "(", "EltSize", "*", "i", ")", ";", "MachineMemOperand", "*", "NewMMO", "=", "MF", "->", "getMachineMemOperand", "(", "PInfo", ",", "MMO", "->", "getFlags", "(", ")", ",", "EltSize", ",", "commonAlignment", "(", "Alignment", ",", "EltSize", "*", "i", ")", ")", ";", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "*", "Desc", ")", ".", "addReg", "(", "SubReg", ",", "getDefRegState", "(", "!", "IsStore", ")", "|", "getKillRegState", "(", "IsKill", ")", ")", ";", "if", "(", "!", "IsFlat", ")", "MIB", ".", "addReg", "(", "ScratchRsrcReg", ")", ";", "if", "(", "SOffset", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "IsFlat", ")", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "MIB", ".", "addReg", "(", "SOffset", ",", "SOffsetRegState", ")", ";", "}", "MIB", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "IsFlat", ")", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MIB", ".", "addMemOperand", "(", "NewMMO", ")", ";", "if", "(", "!", "IsAGPR", "&&", "NeedSuperRegDef", ")", "MIB", ".", "addReg", "(", "ValueReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "if", "(", "!", "IsStore", "&&", "TmpReg", "!=", "<STR_LIT>", ")", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "FinalReg", ")", ".", "addReg", "(", "TmpReg", ",", "RegState", "::", "Kill", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "SIRegisterInfo8", "Func": "buildSpillLoadStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10547, "Length": 399, "Cover_Rate": 0.37012987012987014, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Parser", ".", "Error", "(", "L", ",", "Msg", ",", "Ranges", ")", ";"], "ground_truth": ["}"], "File": "X86AsmParser124", "Func": "Error", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10548, "Length": 13, "Cover_Rate": 0.34210526315789475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vrshrq_n_uv4si", "(", "__a", ",", "__imm", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vrshrq_n_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10549, "Length": 9, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "{", "{"], "ground_truth": ["[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "Src", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{"], "File": "AMDGPUInstructionSelector1", "Func": "selectVOP3Mods_nnan", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10550, "Length": 30, "Cover_Rate": 0.33707865168539325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";"], "ground_truth": ["}"], "File": "nvptx", "Func": "nvptx_modes_tieable_p", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 10551, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_cvtepi32_epi64", "(", "__mmask8", "__U", ",", "__m256i", "__X", ")", "{"], "ground_truth": ["return", "(", "__m512i", ")", "__builtin_ia32_pmovsxdq512_mask", "(", "(", "__v8si", ")", "__X", ",", "(", "__v8di", ")", "_mm512_setzero_si512", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_maskz_cvtepi32_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10552, "Length": 46, "Cover_Rate": 0.9787234042553191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "Disp", "=", "MI", ".", "getOperand", "(", "Op", "+", "<STR_LIT>", ")", ";", "if", "(", "is16BitMode", "(", "STI", ")", "&&", "BaseReg", ".", "getReg", "(", ")", "==", "<NUM_LIT>", "&&", "Disp", ".", "isImm", "(", ")", "&&", "Disp", ".", "getImm", "(", ")", "<", "<NUM_LIT>", ")", "return", "true", ";", "if", "(", "(", "BaseReg", ".", "getReg", "(", ")", "!=", "<NUM_LIT>", "&&", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "BaseReg", ".", "getReg", "(", ")", ")", ")", "||", "(", "IndexReg", ".", "getReg", "(", ")", "!=", "<NUM_LIT>", "&&", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "IndexReg", ".", "getReg", "(", ")", ")", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "X86MCCodeEmitter12", "Func": "Is16BitMemOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10553, "Length": 103, "Cover_Rate": 0.6477987421383647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "}", "IndexReg", "=", "TmpReg", ";", "Scale", "=", "TmpInt", ";", "if", "(", "checkScale", "(", "Scale", ",", "ErrMsg", ")", ")", "return", "true", ";", "IC", ".", "popOperator", "(", ")", ";", "}", "else", "{", "IC", ".", "pushOperand", "(", "IC_IMM", ",", "TmpInt", ")", ";", "}", "break", ";", "}"], "ground_truth": ["PrevState", "=", "CurrState", ";"], "File": "X86AsmParser (2)5", "Func": "onInteger", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10554, "Length": 50, "Cover_Rate": 0.33557046979865773, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "return", "<ISA_LIT>Reg32PressureLimit", ";", "}", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "return", "<ISA_LIT>Reg64PressureLimit", ";"], "ground_truth": ["}"], "File": "HSAILRegisterInfo", "Func": "getRegPressureLimit", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10555, "Length": 24, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "static_cast", "<", "const", "MCConstantExpr", "*", ">", "(", "getMemOff", "(", ")", ")", "->", "getValue", "(", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmParser (2)4", "Func": "getConstantMemOff", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10556, "Length": 18, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "b", ")", ":", ")", ";", "return", "result", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vmovn_high_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10557, "Length": 20, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "verifyInstructionPredicates", "(", "MI", ",", "Features", ")", ";", "EndianWriter", "OSE", "(", "OS", ",", "<STR_LIT>", ")", ";", "const", "uint64_t", "OpCode", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ",", "STI", ")", ";"], "ground_truth": ["const", "uint32_t", "NumWords", "=", "MI", ".", "getNumOperands", "(", ")", "+", "<NUM_LIT>", ";"], "File": "SPIRVMCCodeEmitter", "Func": "encodeInstruction", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10558, "Length": 40, "Cover_Rate": 0.31007751937984496, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "Opc", ")", ")", ";", "}", "if", "(", "Opc", "==", "<STR_LIT>", "&&", "OpToFold", "->", "isImm", "(", ")", ")", "{", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "appendFoldCandidate", "(", "FoldList", ",", "MI", ",", "OpNo", ",", "OpToFold", ")", ";", "return", "true", ";", "}", "if", "(", "isUseMIInFoldList", "(", "FoldList", ",", "MI", ")", ")", "return", "false", ";", "unsigned", "CommuteOpNo", "=", "OpNo", ";", "unsigned", "CommuteIdx0", "=", "TargetInstrInfo", "::", "CommuteAnyOperandIndex", ";", "unsigned", "CommuteIdx1", "=", "TargetInstrInfo", "::", "CommuteAnyOperandIndex", ";", "bool", "CanCommute", "=", "TII", "->", "findCommutedOpIndices", "(", "*", "MI", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ";", "if", "(", "CanCommute", ")", "{", "if", "(", "CommuteIdx0", "==", "OpNo", ")", "CommuteOpNo", "=", "CommuteIdx1", ";", "else", "if", "(", "CommuteIdx1", "==", "OpNo", ")", "CommuteOpNo", "=", "CommuteIdx0", ";", "}", "if", "(", "CanCommute", "&&", "(", "!", "MI", "->", "getOperand", "(", "CommuteIdx0", ")", ".", "isReg", "(", ")", "||", "!", "MI", "->", "getOperand", "(", "CommuteIdx1", ")", ".", "isReg", "(", ")", ")", ")", "return", "false", ";", "if", "(", "!", "CanCommute", "||", "!", "TII", "->", "commuteInstruction", "(", "*", "MI", ",", "false", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ")", "return", "false", ";", "if", "(", "!", "TII", "->", "isOperandLegal", "(", "*", "MI", ",", "CommuteOpNo", ",", "OpToFold", ")", ")", "{", "if", "(", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "&&", "(", "OpToFold", "->", "isImm", "(", ")", "||", "OpToFold", "->", "isFI", "(", ")", "||", "OpToFold", "->", "isGlobal", "(", ")", ")", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "OtherIdx", "=", "CommuteOpNo", "==", "CommuteIdx0", "?", "CommuteIdx1", ":", "CommuteIdx0", ";", "MachineOperand", "&", "OtherOp", "=", "MI", "->", "getOperand", "(", "OtherIdx", ")", ";", "if", "(", "!", "OtherOp", ".", "isReg", "(", ")", "||", "!", "TII", "->", "getRegisterInfo", "(", ")", ".", "isVGPR", "(", "MRI", ",", "OtherOp", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "assert", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDef", "(", ")", ")", ";", "unsigned", "MaybeCommutedOpc", "=", "MI", "->", "getOpcode", "(", ")", ";", "int", "Op32", "=", "<STR_LIT>", "(", "MaybeCommutedOpc", ")", ";", "appendFoldCandidate", "(", "FoldList", ",", "MI", ",", "CommuteOpNo", ",", "OpToFold", ",", "true", ",", "Op32", ")", ";", "return", "true", ";", "}", "TII", "->", "commuteInstruction", "(", "*", "MI", ",", "false", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ";", "return", "false", ";", "}"], "ground_truth": ["appendFoldCandidate", "(", "FoldList", ",", "MI", ",", "CommuteOpNo", ",", "OpToFold", ",", "true", ")", ";"], "File": "SIFoldOperands7", "Func": "tryAddToFoldList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10559, "Length": 387, "Cover_Rate": 0.6241935483870967, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "s390_function_arg_float", "(", "mode", ",", "type", ")", ")", "{", "if", "(", "cum", "->", "fprs", "+", "<NUM_LIT>", ">", "FP_ARG_NUM_REG", ")", "return", "<NUM_LIT>", ";", "else", "return", "gen_rtx_REG", "(", "mode", ",", "cum", "->", "fprs", "+", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "s390_function_arg_integer", "(", "mode", ",", "type", ")", ")", "{", "int", "size", "=", "s390_function_arg_size", "(", "mode", ",", "type", ")", ";", "int", "n_gprs", "=", "(", "size", "+", "UNITS_PER_LONG", "-", "<NUM_LIT>", ")", "/", "UNITS_PER_LONG", ";", "if", "(", "cum", "->", "gprs", "+", "n_gprs", ">", "GP_ARG_NUM_REG", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "n_gprs", "==", "<NUM_LIT>", "||", "UNITS_PER_WORD", "==", "UNITS_PER_LONG", ")", "return", "gen_rtx_REG", "(", "mode", ",", "cum", "->", "gprs", "+", "<NUM_LIT>", ")", ";", "else", "if", "(", "n_gprs", "==", "<NUM_LIT>", ")", "{", "rtvec", "p", "=", "rtvec_alloc", "(", "<NUM_LIT>", ")", ";", "RTVEC_ELT", "(", "p", ",", "<NUM_LIT>", ")", "=", "gen_rtx_EXPR_LIST", "(", "SImode", ",", "gen_rtx_REG", "(", "SImode", ",", "cum", "->", "gprs", "+", "<NUM_LIT>", ")", ",", "const0_rtx", ")", ";", "RTVEC_ELT", "(", "p", ",", "<NUM_LIT>", ")", "=", "gen_rtx_EXPR_LIST", "(", "SImode", ",", "gen_rtx_REG", "(", "SImode", ",", "cum", "->", "gprs", "+", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ";", "return", "gen_rtx_PARALLEL", "(", "mode", ",", "p", ")", ";", "}"], "ground_truth": ["}"], "File": "s3904", "Func": "s390_function_arg", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10560, "Length": 186, "Cover_Rate": 0.8157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "is64Bit", ")", "setRelocationModel", "(", "Reloc", "::", "PIC_", ")", ";", "else", "if", "(", "!", "Subtarget", ".", "isTargetDarwin", "(", ")", ")", "setRelocationModel", "(", "Reloc", "::", "Static", ")", ";", "}", "if", "(", "getRelocationModel", "(", ")", "==", "Reloc", "::", "Static", "&&", "Subtarget", ".", "isTargetDarwin", "(", ")", "&&", "is64Bit", ")", "setRelocationModel", "(", "Reloc", "::", "PIC_", ")", ";", "if", "(", "getRelocationModel", "(", ")", "==", "Reloc", "::", "Static", ")", "{", "Subtarget", ".", "setPICStyle", "(", "PICStyles", "::", "None", ")", ";", "}", "else", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", ")", "{", "Subtarget", ".", "setPICStyle", "(", "PICStyles", "::", "RIPRel", ")", ";", "}", "else", "if", "(", "Subtarget", ".", "isTargetCygMing", "(", ")", ")", "{", "Subtarget", ".", "setPICStyle", "(", "PICStyles", "::", "None", ")", ";", "}", "else", "if", "(", "Subtarget", ".", "isTargetDarwin", "(", ")", ")", "{", "if", "(", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "Subtarget", ".", "setPICStyle", "(", "PICStyles", "::", "StubPIC", ")", ";", "else", "{", "assert", "(", "getRelocationModel", "(", ")", "==", "Reloc", "::", "DynamicNoPIC", ")", ";", "Subtarget", ".", "setPICStyle", "(", "PICStyles", "::", "StubDynamicNoPIC", ")", ";", "}", "}", "else", "if", "(", "Subtarget", ".", "isTargetELF", "(", ")", ")", "{", "Subtarget", ".", "setPICStyle", "(", "PICStyles", "::", "GOT", ")", ";"], "ground_truth": ["}"], "File": "X86TargetMachine41", "Func": "X86TargetMachine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10561, "Length": 188, "Cover_Rate": 0.5150684931506849, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler10", "Func": "DecodeT2AddrModeImm0_1020s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10562, "Length": 52, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "C", ")", "return", "false", ";", "ScaledConstant", "=", "(", "int", ")", "C", "->", "getZExtValue", "(", ")", ";", "if", "(", "(", "ScaledConstant", "%", "Scale", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["ScaledConstant", "/=", "Scale", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "isScaledConstantInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10563, "Length": 36, "Cover_Rate": 0.4044943820224719, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addRegShiftedImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "isRegShiftedImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "RegShiftedImm", ".", "SrcReg", ")", ")", ";", "unsigned", "Imm", "=", "(", "RegShiftedImm", ".", "ShiftImm", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "RegShiftedImm", ".", "ShiftImm", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<STR_LIT>", "(", "RegShiftedImm", ".", "ShiftTy", ",", "Imm", ")", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addRegShiftedImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10564, "Length": 80, "Cover_Rate": 0.963855421686747, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_add_ps", "(", "__m512", "__W", ",", "__mmask16", "__U", ",", "__m512", "__A", ",", "__m512", "__B", ")", "{"], "ground_truth": ["return", "(", "__m512", ")", "__builtin_ia32_addps512_mask", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v16sf", ")", "__B", ",", "(", "__v16sf", ")", "__W", ",", "(", "__mmask16", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_add_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10565, "Length": 57, "Cover_Rate": 0.9827586206896551, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "machine_mode", "mode", ",", "cmp_mode", ";", "bval", "=", "operands", "[", "<NUM_LIT>", "]", ";", "rval", "=", "operands", "[", "<NUM_LIT>", "]", ";", "mem", "=", "operands", "[", "<NUM_LIT>", "]", ";", "oldval", "=", "operands", "[", "<NUM_LIT>", "]", ";", "newval", "=", "operands", "[", "<NUM_LIT>", "]", ";", "is_weak", "=", "operands", "[", "<NUM_LIT>", "]", ";", "mod_s", "=", "operands", "[", "<NUM_LIT>", "]", ";", "mod_f", "=", "operands", "[", "<NUM_LIT>", "]", ";", "mode", "=", "GET_MODE", "(", "mem", ")", ";", "if", "(", "TARGET_HAVE_LDACQ", "&&", "is_mm_acquire", "(", "memmodel_from_int", "(", "INTVAL", "(", "mod_f", ")", ")", ")", "&&", "is_mm_release", "(", "memmodel_from_int", "(", "INTVAL", "(", "mod_s", ")", ")", ")", ")", "mod_s", "=", "GEN_INT", "(", "MEMMODEL_ACQ_REL", ")", ";", "switch", "(", "mode", ")", "{", "case", "E_QImode", ":", "case", "E_HImode", ":", "rval", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "oldval", "=", "convert_modes", "(", "SImode", ",", "mode", ",", "oldval", ",", "true", ")", ";", "case", "E_SImode", ":", "if", "(", "!", "arm_add_operand", "(", "oldval", ",", "SImode", ")", ")", "oldval", "=", "force_reg", "(", "SImode", ",", "oldval", ")", ";", "break", ";", "case", "E_DImode", ":", "if", "(", "!", "cmpdi_operand", "(", "oldval", ",", "mode", ")", ")", "oldval", "=", "force_reg", "(", "mode", ",", "oldval", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "TARGET_THUMB1", ")", "cmp_mode", "=", "E_SImode", ";"], "ground_truth": ["else", "cmp_mode", "=", "CC_Zmode", ";"], "File": "arm", "Func": "arm_expand_compare_and_swap", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10566, "Length": 200, "Cover_Rate": 0.6006006006006006, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Res", ">=", "<NUM_LIT>", ")", "return", "(", "(", "uint64_t", ")", "Res", "<", "(", "uint64_t", ")", "(", "<NUM_LIT>", "<<", "bits", ")", ")", "?", "true", ":", "false", ";", "else", "{", "const", "int64_t", "high_bit_set", "=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "const", "uint64_t", "mask", "=", "(", "high_bit_set", ">>", "(", "<NUM_LIT>", "-", "bits", ")", ")", ";", "return", "(", "(", "(", "uint64_t", ")", "Res", "&", "mask", ")", "==", "mask", ")", "?", "true", ":", "false", ";", "}", "}", "}", "else", "if", "(", "myMCExpr", "->", "getKind", "(", ")", "==", "MCExpr", "::", "SymbolRef", "&&", "isRelocatable", ")", "return", "true", ";", "else", "if", "(", "myMCExpr", "->", "getKind", "(", ")", "==", "MCExpr", "::", "Binary", "||", "myMCExpr", "->", "getKind", "(", ")", "==", "MCExpr", "::", "Unary", ")", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "HexagonAsmParser (2)", "Func": "CheckImmRange", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10567, "Length": 120, "Cover_Rate": 0.4743083003952569, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>MCExpr", "::", "EvaluateAsRelocatableImpl", "(", "MCValue", "&", "Res", ",", "const", "MCAsmLayout", "*", "Layout", ")", "const", "{"], "ground_truth": ["return", "getSubExpr", "(", ")", "->", "EvaluateAsRelocatable", "(", "Res", ",", "Layout", ")", ";"], "File": "AArch64MCExpr21", "Func": "EvaluateAsRelocatableImpl", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10568, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "continue", ";", "}", "if", "(", "std", "::", "none_of", "(", "GV", ".", "user_begin", "(", ")", ",", "GV", ".", "user_end", "(", ")", ",", "[", "&", "]", "(", "User", "*", "U", ")", "{", "return", "userRequiresLowering", "(", "UsedList", ",", "U", ")", ";", "}", ")", ")", "{", "continue", ";", "}", "LocalVars", ".", "push_back", "(", "&", "GV", ")", ";", "}"], "ground_truth": ["return", "LocalVars", ";"], "File": "AMDGPULDSUtils5", "Func": "findVariablesToLower", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10569, "Length": 57, "Cover_Rate": 0.3433734939759036, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "TableChecked", "=", "false", ";", "if", "(", "!", "TableChecked", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumEntries", "-", "<NUM_LIT>", ";", "++", "i", ")", "assert", "(", "NEONLdStTable", "[", "i", "]", "<", "NEONLdStTable", "[", "i", "+", "<NUM_LIT>", "]", "&&", "<STR_LIT>", ")", ";", "TableChecked", "=", "true", ";"], "ground_truth": ["}"], "File": "ARMExpandPseudoInsts", "Func": "LookupNEONLdSt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10570, "Length": 50, "Cover_Rate": 0.46296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "emitLinkageDirective", "(", "F", ",", "O", ")", ";", "if", "(", "llvm", "::", "isKernelFunction", "(", "*", "F", ")", ")", "O", "<<", "<STR_LIT>", ";", "else", "{", "O", "<<", "<STR_LIT>", ";", "printReturnValStr", "(", "*", "MF", ",", "O", ")", ";", "}"], "ground_truth": ["O", "<<", "*", "CurrentFnSym", ";"], "File": "NVPTXAsmPrinter14", "Func": "EmitFunctionEntryLabel", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10571, "Length": 49, "Cover_Rate": 0.4049586776859504, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "i", "=", "<NUM_LIT>", ";", ";", "++", "i", ")", "{", "if", "(", "name", "[", "i", "]", "==", "'\\0'", ")", "return", "false", ";", "if", "(", "name", "[", "i", "]", "==", "'6'", "&&", "name", "[", "i", "+", "<NUM_LIT>", "]", "==", "'4'", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "X86DisassemblerDecoder", "Func": "is64Bit", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10572, "Length": 45, "Cover_Rate": 0.7627118644067796, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isSCSrcF32", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isSCSrcV2FP32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10573, "Length": 6, "Cover_Rate": 0.35294117647058826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Vector", ")", "return", "useHVX", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "HexagonTargetTransformInfo", "Func": "getNumberOfRegisters", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10574, "Length": 16, "Cover_Rate": 0.5925925925925926, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Def", ".", "isReg", "(", ")", "&&", "Def", ".", "isDef", "(", ")", ")", "Defs", ".", "insert", "(", "Def", ".", "getReg", "(", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer62", "Func": "addDefsToList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10575, "Length": 27, "Cover_Rate": 0.46551724137931033, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MCID", ".", "getOperandConstraint", "(", "OpIdx", ",", "MCOI", "::", "TIED_TO", ")", "!=", "-", "<NUM_LIT>", ")", "++", "OpIdx", ";", "Binary", "|=", "encodeNEONRn", "(", "MI", ",", "OpIdx", "++", ")", ";", "if", "(", "MCID", ".", "getOperandConstraint", "(", "OpIdx", ",", "MCOI", "::", "TIED_TO", ")", "!=", "-", "<NUM_LIT>", ")", "++", "OpIdx", ";", "Binary", "|=", "encodeNEONRm", "(", "MI", ",", "OpIdx", ")", ";", "if", "(", "IsThumb", ")", "Binary", "=", "convertNEONDataProcToThumb", "(", "Binary", ")", ";"], "ground_truth": ["emitWordLE", "(", "Binary", ")", ";"], "File": "ARMCodeEmitter", "Func": "emitNEON3RegInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10576, "Length": 73, "Cover_Rate": 0.6134453781512605, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "RegOp", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "const", "MCOperand", "&", "OffsetOp", "=", "MI", "->", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ";", "const", "MCOperand", "&", "AluOp", "=", "MI", "->", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ";", "const", "unsigned", "AluCode", "=", "AluOp", ".", "getImm", "(", ")", ";", "assert", "(", "OffsetOp", ".", "isReg", "(", ")", "&&", "RegOp", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "OS", "<<", "<STR_LIT>", ";", "if", "(", "LPAC", "::", "isPreOp", "(", "AluCode", ")", ")", "OS", "<<", "<STR_LIT>", ";", "OS", "<<", "<STR_LIT>", "<<", "getRegisterName", "(", "RegOp", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["if", "(", "LPAC", "::", "isPostOp", "(", "AluCode", ")", ")", "OS", "<<", "<STR_LIT>", ";"], "File": "LanaiInstPrinter", "Func": "printMemRrOperand", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10577, "Length": 110, "Cover_Rate": 0.6748466257668712, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>VLIWPacketizer", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "rvexVLIWPacketizer", "Func": "rvexVLIWPacketizer", "Target": "rvex", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 10578, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "&", "Map", "=", "LibcallNameMap", "->", "Map", ";", "auto", "val", "=", "Map", ".", "find", "(", "Name", ")", ";"], "ground_truth": ["assert", "(", "val", "!=", "Map", ".", "end", "(", ")", "&&", "<STR_LIT>", ")", ";"], "File": "WebAssemblyRuntimeLibcallSignatures10", "Func": "GetSignature", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10579, "Length": 31, "Cover_Rate": 0.3875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Predicate", "=", "static_cast", "<", "CmpInst", "::", "Predicate", ">", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getPredicate", "(", ")", ")", ";", "auto", "Libcalls", "=", "getFCmpLibcalls", "(", "Predicate", ",", "OpSize", ")", ";", "if", "(", "Libcalls", ".", "empty", "(", ")", ")", "{", "assert", "(", "(", "Predicate", "==", "CmpInst", "::", "FCMP_TRUE", "||", "Predicate", "==", "CmpInst", "::", "FCMP_FALSE", ")", "&&", "<STR_LIT>", ")", ";", "MIRBuilder", ".", "buildConstant", "(", "OriginalResult", ",", "Predicate", "==", "CmpInst", "::", "FCMP_TRUE", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "assert", "(", "(", "OpSize", "==", "<NUM_LIT>", "||", "OpSize", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "auto", "*", "ArgTy", "=", "OpSize", "==", "<NUM_LIT>", "?", "Type", "::", "getFloatTy", "(", "Ctx", ")", ":", "Type", "::", "getDoubleTy", "(", "Ctx", ")", ";", "auto", "*", "RetTy", "=", "Type", "::", "getInt32Ty", "(", "Ctx", ")", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "Results", ";", "for", "(", "auto", "Libcall", ":", "Libcalls", ")", "{", "auto", "LibcallResult", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", ";", "auto", "Status", "=", "createLibcall", "(", "MIRBuilder", ",", "Libcall", ".", "LibcallID", ",", "{", "LibcallResult", ",", "RetTy", "}", ",", "{", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "ArgTy", "}", ",", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "ArgTy", "}", "}", ")", ";", "if", "(", "Status", "!=", "LegalizerHelper", "::", "Legalized", ")", "return", "false", ";", "auto", "ProcessedResult", "=", "Libcalls", ".", "size", "(", ")", "==", "<NUM_LIT>", "?", "OriginalResult", ":", "MRI", ".", "createGenericVirtualRegister", "(", "MRI", ".", "getType", "(", "OriginalResult", ")", ")", ";", "CmpInst", "::", "Predicate", "ResultPred", "=", "Libcall", ".", "Predicate", ";", "if", "(", "ResultPred", "==", "CmpInst", "::", "BAD_ICMP_PREDICATE", ")", "{", "MIRBuilder", ".", "buildTrunc", "(", "ProcessedResult", ",", "LibcallResult", ")", ";", "}", "else", "{", "assert", "(", "CmpInst", "::", "isIntPredicate", "(", "ResultPred", ")", "&&", "<STR_LIT>", ")", ";", "auto", "Zero", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", ";", "MIRBuilder", ".", "buildConstant", "(", "Zero", ",", "<NUM_LIT>", ")", ";", "MIRBuilder", ".", "buildICmp", "(", "ResultPred", ",", "ProcessedResult", ",", "LibcallResult", ",", "Zero", ")", ";", "}", "Results", ".", "push_back", "(", "ProcessedResult", ")", ";", "}", "if", "(", "Results", ".", "size", "(", ")", "!=", "<NUM_LIT>", ")", "{", "assert", "(", "Results", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MIRBuilder", ".", "buildOr", "(", "OriginalResult", ",", "Results", "[", "<NUM_LIT>", "]", ",", "Results", "[", "<NUM_LIT>", "]", ")", ";", "}", "break", ";", "}", "case", "G_FCONSTANT", ":", "{", "auto", "AsInteger", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getFPImm", "(", ")", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ";", "MIRBuilder", ".", "buildConstant", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "*", "ConstantInt", "::", "get", "(", "Ctx", ",", "AsInteger", ")", ")", ";"], "ground_truth": ["break", ";"], "File": "ARMLegalizerInfo10", "Func": "legalizeCustom", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10580, "Length": 439, "Cover_Rate": 0.5535939470365699, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isCondCodeLegal", "(", "SwapInvCC", ",", "CompareVT", ".", "getSimpleVT", "(", ")", ")", ")", "{", "std", "::", "swap", "(", "False", ",", "True", ")", ";", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "CC", "=", "DAG", ".", "getCondCode", "(", "SwapInvCC", ")", ";", "}", "}", "}", "if", "(", "isHWTrueValue", "(", "True", ")", "&&", "isHWFalseValue", "(", "False", ")", "&&", "(", "CompareVT", "==", "VT", "||", "VT", "==", "<STR_LIT>", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "LHS", ",", "RHS", ",", "True", ",", "False", ",", "CC", ")", ";", "}", "if", "(", "isZero", "(", "LHS", ")", ")", "{", "<STR_LIT>", "CCOpcode", "=", "cast", "<", "CondCodeSDNode", ">", "(", "CC", ")", "->", "get", "(", ")", ";", "<STR_LIT>", "CCSwapped", "=", "<STR_LIT>", "(", "CCOpcode", ")", ";", "if", "(", "isCondCodeLegal", "(", "CCSwapped", ",", "CompareVT", ".", "getSimpleVT", "(", ")", ")", ")", "{", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "CC", "=", "DAG", ".", "getCondCode", "(", "CCSwapped", ")", ";", "}", "else", "{", "<STR_LIT>", "CCInv", "=", "<STR_LIT>", "(", "CCOpcode", ",", "CompareVT", ".", "isInteger", "(", ")", ")", ";", "CCSwapped", "=", "<STR_LIT>", "(", "CCInv", ")", ";", "if", "(", "isCondCodeLegal", "(", "CCSwapped", ",", "CompareVT", ".", "getSimpleVT", "(", ")", ")", ")", "{", "std", "::", "swap", "(", "True", ",", "False", ")", ";", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "CC", "=", "DAG", ".", "getCondCode", "(", "CCSwapped", ")", ";", "}", "}", "}", "if", "(", "isZero", "(", "RHS", ")", ")", "{", "SDValue", "Cond", "=", "LHS", ";", "SDValue", "Zero", "=", "RHS", ";", "<STR_LIT>", "CCOpcode", "=", "cast", "<", "CondCodeSDNode", ">", "(", "CC", ")", "->", "get", "(", ")", ";", "if", "(", "CompareVT", "!=", "VT", ")", "{", "True", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "CompareVT", ",", "True", ")", ";", "False", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "CompareVT", ",", "False", ")", ";", "}", "switch", "(", "CCOpcode", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "CCOpcode", "=", "<STR_LIT>", "(", "CCOpcode", ",", "CompareVT", "==", "<STR_LIT>", ")", ";", "Temp", "=", "True", ";", "True", "=", "False", ";", "False", "=", "Temp", ";", "break", ";"], "ground_truth": ["default", ":"], "File": "R600ISelLowering", "Func": "LowerSELECT_CC", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10581, "Length": 333, "Cover_Rate": 0.4506089309878214, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "const_instr_iterator", "MII", "=", "MI", "->", "getIterator", "(", ")", ";", "unsigned", "IgnoreCount", "=", "<NUM_LIT>", ";", "for", "(", "++", "MII", ";", "MII", "!=", "MBB", "->", "instr_end", "(", ")", "&&", "MII", "->", "isInsideBundle", "(", ")", ";", "++", "MII", ")", "{", "if", "(", "MII", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "DBG_VALUE", "||", "MII", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "IMPLICIT_DEF", ")", "++", "IgnoreCount", ";", "else", "{", "<ISA_LIT>LowerToMC", "(", "&", "*", "MII", ",", "MCB", ",", "*", "this", ")", ";", "}", "}", "}"], "ground_truth": ["else", "{"], "File": "HexagonAsmPrinter35", "Func": "EmitInstruction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10582, "Length": 83, "Cover_Rate": 0.3577586206896552, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Node", ")", ";", "EVT", "VT", "=", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "switch", "(", "Opcode", ")", "{", "case", "<STR_LIT>", ":", "{", "if", "(", "auto", "*", "ConstOp", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "!", "(", "ConstOp", "->", "hasOneUse", "(", ")", ")", ")", "break", ";", "int64_t", "Imm", "=", "ConstOp", "->", "getSExtValue", "(", ")", ";", "if", "(", "!", "(", "-", "<NUM_LIT>", "<=", "Imm", "&&", "Imm", "<=", "-", "<NUM_LIT>", ")", "&&", "!", "(", "<NUM_LIT>", "<=", "Imm", "&&", "Imm", "<=", "<NUM_LIT>", ")", ")", "break", ";", "SDLoc", "DL", "(", "Node", ")", ";", "EVT", "VT", "=", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "const", "SDValue", "ImmOp0", "=", "CurDAG", "->", "getTargetConstant", "(", "Imm", "-", "Imm", "/", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ";", "const", "SDValue", "ImmOp1", "=", "CurDAG", "->", "getTargetConstant", "(", "Imm", "/", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ";", "auto", "*", "NodeAddi0", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "ImmOp0", ")", ";", "auto", "*", "NodeAddi1", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "SDValue", "(", "NodeAddi0", ",", "<NUM_LIT>", ")", ",", "ImmOp1", ")", ";", "ReplaceNode", "(", "Node", ",", "NodeAddi1", ")", ";", "return", ";", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "auto", "ConstNode", "=", "cast", "<", "ConstantSDNode", ">", "(", "Node", ")", ";", "if", "(", "VT", "==", "XLenVT", "&&", "ConstNode", "->", "isNullValue", "(", ")", ")", "{"], "ground_truth": ["SDValue", "New", "=", "CurDAG", "->", "getCopyFromReg", "(", "CurDAG", "->", "getEntryNode", "(", ")", ",", "SDLoc", "(", "Node", ")", ",", "<STR_LIT>", ",", "XLenVT", ")", ";"], "File": "RISCVISelDAGToDAG44", "Func": "Select", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10583, "Length": 259, "Cover_Rate": 0.3837037037037037, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Amount", "!=", "<NUM_LIT>", ")", "{", "Amount", "=", "alignSPAdjust", "(", "Amount", ")", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Amount", "=", "-", "Amount", ";", "adjustReg", "(", "MBB", ",", "MI", ",", "DL", ",", "SPReg", ",", "SPReg", ",", "Amount", ",", "MachineInstr", "::", "NoFlags", ")", ";", "}", "}", "return", "MBB", ".", "erase", "(", "MI", ")", ";"], "ground_truth": ["}"], "File": "TL45FrameLowering", "Func": "eliminateCallFramePseudoInstr", "Target": "TL45", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10584, "Length": 59, "Cover_Rate": 0.48360655737704916, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "slot", "=", "SLOT_CW_TRUNC", ";", "break", ";", "case", "I387_CW_FLOOR", ":", "emit_insn", "(", "gen_andhi3", "(", "reg", ",", "reg", ",", "GEN_INT", "(", "~", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "gen_iorhi3", "(", "reg", ",", "reg", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "slot", "=", "SLOT_CW_FLOOR", ";", "break", ";", "case", "I387_CW_CEIL", ":", "emit_insn", "(", "gen_andhi3", "(", "reg", ",", "reg", ",", "GEN_INT", "(", "~", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "gen_iorhi3", "(", "reg", ",", "reg", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "slot", "=", "SLOT_CW_CEIL", ";", "break", ";", "case", "I387_CW_MASK_PM", ":", "emit_insn", "(", "gen_iorhi3", "(", "reg", ",", "reg", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "slot", "=", "SLOT_CW_MASK_PM", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";"], "ground_truth": ["}"], "File": "i3867", "Func": "emit_i387_cw_initialization", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10585, "Length": 117, "Cover_Rate": 0.5441860465116279, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "useLoadStackGuardNode", "(", ")", "const", "override", "{"], "ground_truth": ["return", "true", ";"], "File": "SystemZISelLowering", "Func": "useLoadStackGuardNode", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10586, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "R", "=", "(", "Insn", "&", "(", "<NUM_LIT>", "&", "~", "<NUM_LIT>", ")", ")", ">>", "<NUM_LIT>", ";", "DecodeGPR32RegisterClass", "(", "Inst", ",", "R", ",", "Address", ",", "Dec", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "S9", ")", ")", ")", ";"], "File": "ARCDisassembler", "Func": "DecodeMEMrs9", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10587, "Length": 45, "Cover_Rate": 0.5769230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "a", "!=", "NULL_RTX", ")", "emit_move_insn", "(", "cr", ",", "gen_rtx_COMPARE", "(", "cmpmode", ",", "a", ",", "b", ")", ")", ";", "rtx", "cmp_rtx", "=", "gen_rtx_fmt_ee", "(", "comparison", ",", "VOIDmode", ",", "cr", ",", "const0_rtx", ")", ";", "rtx", "ifelse", "=", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "cmp_rtx", ",", "label_ref", ",", "pc_rtx", ")", ";", "rtx", "j", "=", "emit_jump_insn", "(", "gen_rtx_SET", "(", "pc_rtx", ",", "ifelse", ")", ")", ";", "JUMP_LABEL", "(", "j", ")", "=", "true_label", ";"], "ground_truth": ["LABEL_NUSES", "(", "true_label", ")", "+=", "<NUM_LIT>", ";"], "File": "rs6000-string2", "Func": "do_ifelse", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10588, "Length": 75, "Cover_Rate": 0.46875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "LWEVal", "=", "(", "LWEIdx", "==", "-", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "MI", ".", "getOperand", "(", "LWEIdx", ")", ".", "getImm", "(", ")", ";", "int", "ToUntie", "=", "-", "<NUM_LIT>", ";", "if", "(", "TFEVal", "||", "LWEVal", ")", "{", "for", "(", "unsigned", "i", "=", "LWEIdx", "+", "<NUM_LIT>", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "MI", ".", "getOperand", "(", "i", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "i", ")", ".", "isTied", "(", ")", "&&", "MI", ".", "getOperand", "(", "i", ")", ".", "isImplicit", "(", ")", ")", "{", "assert", "(", "ToUntie", "==", "-", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "ToUntie", "=", "i", ";", "MI", ".", "untieRegOperand", "(", "ToUntie", ")", ";", "}", "}", "}", "unsigned", "NewOpcode", "=", "<STR_LIT>", "(", "Info", "->", "BaseOpcode", ",", "<STR_LIT>", ",", "Info", "->", "VDataDwords", ",", "NewAddrDwords", ")", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "NewOpcode", ")", ")", ";", "MI", ".", "getOperand", "(", "VAddr0Idx", ")", ".", "setReg", "(", "RC", "->", "getRegister", "(", "VgprBase", ")", ")", ";", "MI", ".", "getOperand", "(", "VAddr0Idx", ")", ".", "setIsUndef", "(", "IsUndef", ")", ";", "MI", ".", "getOperand", "(", "VAddr0Idx", ")", ".", "setIsKill", "(", "IsKill", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Info", "->", "VAddrDwords", ";", "++", "i", ")", "MI", ".", "RemoveOperand", "(", "VAddr0Idx", "+", "<NUM_LIT>", ")", ";", "if", "(", "ToUntie", ">=", "<NUM_LIT>", ")", "{", "MI", ".", "tieOperands", "(", "<STR_LIT>", "(", "MI", ".", "getOpcode", "(", ")", ",", "<STR_LIT>", "::", "vdata", ")", ",", "ToUntie", "-", "(", "Info", "->", "VAddrDwords", "-", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "SIShrinkInstructions1", "Func": "shrinkMIMG", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10589, "Length": 253, "Cover_Rate": 0.3548387096774194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "MemVT", "=", "St", "->", "getMemoryVT", "(", ")", ";", "assert", "(", "St", "->", "isTruncatingStore", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "MemVT", ".", "isVector", "(", ")", "&&", "MemVT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "SDValue", "Op", "=", "St", "->", "getValue", "(", ")", ";", "MVT", "OpVT", "=", "Op", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "unsigned", "NumElts", "=", "OpVT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "(", "Subtarget", ".", "hasVLX", "(", ")", "&&", "Subtarget", ".", "hasBWI", "(", ")", "&&", "Subtarget", ".", "hasDQI", "(", ")", ")", "||", "NumElts", "==", "<NUM_LIT>", ")", "{", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "MemVT", ",", "Op", ")", ";", "if", "(", "MemVT", ".", "getSizeInBits", "(", ")", "<", "<NUM_LIT>", ")", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ",", "Op", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "return", "DAG", ".", "getStore", "(", "St", "->", "getChain", "(", ")", ",", "dl", ",", "Op", ",", "St", "->", "getBasePtr", "(", ")", ",", "St", "->", "getMemOperand", "(", ")", ")", ";", "}", "if", "(", "NumElts", "<=", "<NUM_LIT>", ")", "{", "if", "(", "NumElts", "<", "<NUM_LIT>", ")", "{", "MVT", "ExtVT", "=", "<STR_LIT>", "(", "OpVT", ".", "getScalarType", "(", ")", ",", "<NUM_LIT>", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ExtVT", ",", "DAG", ".", "getUNDEF", "(", "ExtVT", ")", ",", "Op", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "}", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ")", ";", "return", "DAG", ".", "getStore", "(", "St", "->", "getChain", "(", ")", ",", "dl", ",", "Op", ",", "St", "->", "getBasePtr", "(", ")", ",", "St", "->", "getMemOperand", "(", ")", ")", ";", "}", "assert", "(", "OpVT", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Lo", ")", ";", "SDValue", "BasePtr", "=", "St", "->", "getBasePtr", "(", ")", ";", "SDValue", "StLo", "=", "DAG", ".", "getStore", "(", "St", "->", "getChain", "(", ")", ",", "dl", ",", "Lo", ",", "BasePtr", ",", "St", "->", "getMemOperand", "(", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Hi", ")", ";", "SDValue", "BasePtrHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "BasePtr", ".", "getValueType", "(", ")", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "BasePtr", ".", "getValueType", "(", ")", ")", ")", ";", "SDValue", "StHi", "=", "DAG", ".", "getStore", "(", "St", "->", "getChain", "(", ")", ",", "dl", ",", "Hi", ",", "BasePtrHi", ",", "St", "->", "getMemOperand", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "StLo", ",", "StHi", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (3)", "Func": "LowerTruncatingStore", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10590, "Length": 488, "Cover_Rate": 0.8576449912126538, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "OptimizeLEAPass", "::", "chooseBestLEA", "(", "const", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "List", ",", "const", "MachineInstr", "&", "MI", ",", "MachineInstr", "*", "&", "LEA", ",", "int64_t", "&", "AddrDispShift", ",", "int", "&", "Dist", ")", "{", "const", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MI", ".", "getDesc", "(", ")", ";", "int", "MemOpNo", "=", "<STR_LIT>", "(", "Desc", ".", "TSFlags", ",", "MI", ".", "getOpcode", "(", ")", ")", "+", "<STR_LIT>", "(", "Desc", ")", ";", "LEA", "=", "nullptr", ";", "for", "(", "auto", "DefMI", ":", "List", ")", "{", "int64_t", "AddrDispShiftTemp", "=", "<NUM_LIT>", ";", "if", "(", "!", "isSimilarMemOp", "(", "MI", ",", "MemOpNo", ",", "*", "DefMI", ",", "<NUM_LIT>", ",", "AddrDispShiftTemp", ")", ")", "continue", ";", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "AddrDispShiftTemp", ")", ")", "continue", ";", "if", "(", "TII", "->", "getRegClass", "(", "Desc", ",", "MemOpNo", "+", "<STR_LIT>", ",", "TRI", ",", "*", "MF", ")", "!=", "MRI", "->", "getRegClass", "(", "DefMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "continue", ";", "int", "DistTemp", "=", "calcInstrDist", "(", "*", "DefMI", ",", "MI", ")", ";", "assert", "(", "DistTemp", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "DistTemp", ">", "<NUM_LIT>", "||", "LEA", "==", "nullptr", ")", "{", "if", "(", "LEA", "!=", "nullptr", "&&", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "AddrDispShiftTemp", ")", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "AddrDispShift", ")", ")", "continue", ";", "LEA", "=", "DefMI", ";", "AddrDispShift", "=", "AddrDispShiftTemp", ";", "Dist", "=", "DistTemp", ";", "}", "if", "(", "DistTemp", "<", "<NUM_LIT>", ")", "break", ";", "}"], "ground_truth": ["return", "LEA", "!=", "nullptr", ";"], "File": "X86OptimizeLEAs (2)", "Func": "chooseBestLEA", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10591, "Length": 248, "Cover_Rate": 0.9725490196078431, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";"], "ground_truth": ["const", "static", "MCFixupKindInfo", "InfosBE", "[", "<STR_LIT>", "]", "=", "{"], "File": "ARMAsmBackend11", "Func": "getFixupKindInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10592, "Length": 375, "Cover_Rate": 0.4623921085080148, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "j", ";", "for", "(", "j", "=", "XVECLEN", "(", "x", ",", "i", ")", "-", "<NUM_LIT>", ";", "j", ">=", "<NUM_LIT>", ";", "j", "--", ")", "if", "(", "csky_label_mentioned_p", "(", "XVECEXP", "(", "x", ",", "i", ",", "j", ")", ")", ")", "return", "true", ";", "}"], "ground_truth": ["else", "if", "(", "fmt", "[", "i", "]", "==", "'e'", "&&", "csky_label_mentioned_p", "(", "XEXP", "(", "x", ",", "i", ")", ")", ")", "return", "true", ";"], "File": "csky", "Func": "csky_label_mentioned_p", "Target": "csky", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10593, "Length": 64, "Cover_Rate": 0.463768115942029, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "high", ")", "!=", "HIGH", "||", "GET_CODE", "(", "XEXP", "(", "high", ",", "<NUM_LIT>", ")", ")", "!=", "CONST", ")", "return", "false", ";", "unspec", "=", "XEXP", "(", "XEXP", "(", "high", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "return", "(", "GET_CODE", "(", "unspec", ")", "==", "UNSPEC", "&&", "XINT", "(", "unspec", ",", "<NUM_LIT>", ")", "==", "UNSPEC_PCREL_SYM", ")", ";"], "ground_truth": ["}"], "File": "tilepro", "Func": "match_auli_pcrel", "Target": "tilepro", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 10594, "Length": 58, "Cover_Rate": 0.48333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>DispatchGroupSBHazardRecognizer", "::", "EmitNoop", "(", ")", "{", "unsigned", "Directive", "=", "DAG", "->", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getDarwinDirective", "(", ")", ";", "if", "(", "Directive", "==", "<STR_LIT>", "||", "Directive", "==", "<STR_LIT>", "||", "CurSlots", "==", "<NUM_LIT>", ")", "{"], "ground_truth": ["CurGroup", ".", "clear", "(", ")", ";"], "File": "PPCHazardRecognizers2", "Func": "EmitNoop", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10595, "Length": 46, "Cover_Rate": 0.647887323943662, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "<ISA_LIT>LoadStoreOptimizer", "::", "mergeBufferLoadPair", "(", "CombineInfo", "&", "CI", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "CI", ".", "I", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "CI", ".", "I", "->", "getDebugLoc", "(", ")", ";", "const", "unsigned", "Opcode", "=", "getNewOpcode", "(", "CI", ")", ";", "const", "TargetRegisterClass", "*", "SuperRC", "=", "getTargetRegisterClass", "(", "CI", ")", ";", "unsigned", "DestReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "unsigned", "MergedOffset", "=", "std", "::", "min", "(", "CI", ".", "Offset0", ",", "CI", ".", "Offset1", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "DestReg", ")", ";", "const", "unsigned", "Regs", "=", "getRegs", "(", "Opcode", ")", ";", "if", "(", "Regs", "&", "VADDR", ")", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "vaddr", ")", ")", ";", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "srsrc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "soffset", ")", ")", ".", "addImm", "(", "MergedOffset", ")", ".", "addImm", "(", "CI", ".", "GLC0", ")", ".", "addImm", "(", "CI", ".", "SLC0", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "cloneMergedMemRefs", "(", "{", "&", "*", "CI", ".", "I", ",", "&", "*", "CI", ".", "Paired", "}", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "SubRegIdx", "=", "getSubRegIdxs", "(", "CI", ")", ";", "const", "unsigned", "SubRegIdx0", "=", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "SubRegIdx", ")", ";", "const", "unsigned", "SubRegIdx1", "=", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "SubRegIdx", ")", ";"], "ground_truth": ["const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";"], "File": "SILoadStoreOptimizer11", "Func": "mergeBufferLoadPair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10596, "Length": 275, "Cover_Rate": 0.6395348837209303, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "const", "ICmpInst", "*", "ICmp", "=", "dyn_cast", "<", "ICmpInst", ">", "(", "V", ")", ")", "if", "(", "const", "ConstantInt", "*", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "ICmp", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "if", "(", "ICmp", "->", "isEquality", "(", ")", "&&", "C", "->", "isZero", "(", ")", "&&", "C", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")", "{", "Not", "=", "ICmp", "->", "isTrueWhenEqual", "(", ")", ";", "return", "getRegForValue", "(", "ICmp", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "BinaryOperator", "::", "isNot", "(", "V", ")", ")", "{", "Not", "=", "true", ";", "return", "getRegForValue", "(", "BinaryOperator", "::", "getNotArgument", "(", "V", ")", ")", ";", "}", "Not", "=", "false", ";", "unsigned", "Reg", "=", "getRegForValue", "(", "V", ")", ";", "if", "(", "Reg", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "return", "maskI1Value", "(", "Reg", ",", "V", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyFastISel27", "Func": "getRegForI1Value", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10597, "Length": 137, "Cover_Rate": 0.9013157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "field", ";", "if", "(", "!", "packed_p", ")", "for", "(", "field", "=", "TYPE_FIELDS", "(", "type", ")", ";", "field", ";", "field", "=", "DECL_CHAIN", "(", "field", ")", ")", "{", "if", "(", "TREE_CODE", "(", "field", ")", "==", "FIELD_DECL", "&&", "DECL_PACKED", "(", "field", ")", ")", "{", "packed_p", "=", "true", ";", "break", ";", "}", "}", "for", "(", "field", "=", "TYPE_FIELDS", "(", "type", ")", ";", "field", ";", "field", "=", "DECL_CHAIN", "(", "field", ")", ")", "{", "if", "(", "TREE_CODE", "(", "field", ")", "==", "FIELD_DECL", ")", "{", "HOST_WIDE_INT", "bitpos", "=", "startbitpos", ";", "if", "(", "DECL_SIZE", "(", "field", ")", "!=", "<NUM_LIT>", ")", "{", "if", "(", "integer_zerop", "(", "DECL_SIZE", "(", "field", ")", ")", ")", "continue", ";", "if", "(", "tree_fits_uhwi_p", "(", "bit_position", "(", "field", ")", ")", ")", "bitpos", "+=", "int_bit_position", "(", "field", ")", ";", "}", "if", "(", "TREE_CODE", "(", "TREE_TYPE", "(", "field", ")", ")", "==", "RECORD_TYPE", ")", "function_arg_record_value_2", "(", "TREE_TYPE", "(", "field", ")", ",", "bitpos", ",", "parms", ",", "packed_p", ")", ";", "else", "if", "(", "(", "FLOAT_TYPE_P", "(", "TREE_TYPE", "(", "field", ")", ")", "||", "TREE_CODE", "(", "TREE_TYPE", "(", "field", ")", ")", "==", "VECTOR_TYPE", ")", "&&", "TARGET_FPU", "&&", "parms", "->", "named", "&&", "!", "packed_p", ")", "{", "int", "this_slotno", "=", "parms", "->", "slotno", "+", "bitpos", "/", "BITS_PER_WORD", ";", "int", "regno", ",", "nregs", ",", "pos", ";"], "ground_truth": ["machine_mode", "mode", "=", "DECL_MODE", "(", "field", ")", ";"], "File": "sparc4", "Func": "function_arg_record_value_2", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10598, "Length": 209, "Cover_Rate": 0.4309278350515464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RTLIB", "::", "Libcall", "LC", ";", "LC", "=", "RTLIB", "::", "getFPROUND", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "SDValue", "SrcVal", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["MakeLibCallOptions", "CallOptions", ";"], "File": "AArch64ISelLowering (2)3", "Func": "LowerFP_ROUND", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10599, "Length": 42, "Cover_Rate": 0.40384615384615385, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "LoopSize", "=", "<NUM_LIT>", ";", "for", "(", "const", "MachineBasicBlock", "*", "MBB", ":", "ML", "->", "blocks", "(", ")", ")", "{", "if", "(", "MBB", "!=", "Header", ")", "LoopSize", "+=", "(", "<NUM_LIT>", "<<", "MBB", "->", "getAlignment", "(", ")", ")", "/", "<NUM_LIT>", ";", "for", "(", "const", "MachineInstr", "&", "MI", ":", "*", "MBB", ")", "{", "LoopSize", "+=", "TII", "->", "getInstSizeInBytes", "(", "MI", ")", ";", "if", "(", "LoopSize", ">", "<NUM_LIT>", ")", "return", "PrefAlign", ";", "}", "}", "if", "(", "LoopSize", "<=", "<NUM_LIT>", ")", "return", "PrefAlign", ";", "if", "(", "LoopSize", "<=", "<NUM_LIT>", ")", "return", "CacheLineAlign", ";", "for", "(", "MachineLoop", "*", "P", "=", "ML", "->", "getParentLoop", "(", ")", ";", "P", ";", "P", "=", "P", "->", "getParentLoop", "(", ")", ")", "{", "if", "(", "MachineBasicBlock", "*", "Exit", "=", "P", "->", "getExitBlock", "(", ")", ")", "{", "auto", "I", "=", "Exit", "->", "getFirstNonDebugInstr", "(", ")", ";", "if", "(", "I", "!=", "Exit", "->", "end", "(", ")", "&&", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "CacheLineAlign", ";", "}", "}", "MachineBasicBlock", "*", "Pre", "=", "ML", "->", "getLoopPreheader", "(", ")", ";", "MachineBasicBlock", "*", "Exit", "=", "ML", "->", "getExitBlock", "(", ")", ";", "if", "(", "Pre", "&&", "Exit", ")", "{", "BuildMI", "(", "*", "Pre", ",", "Pre", "->", "getFirstTerminator", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "Exit", ",", "Exit", "->", "getFirstNonDebugInstr", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering103", "Func": "getPrefLoopAlignment", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10600, "Length": 240, "Cover_Rate": 0.6837606837606838, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "vec_int4", "spu_xor", "(", "vec_int4", "a", ",", "signed", "int", "b", ")", "{", "return", "(", "(", "vec_int4", ")", "(", "si_xori", "(", "(", "qword", ")", "(", "a", ")", ",", "(", "unsigned", "int", ")", "(", "b", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "spu2vmx", "Func": "spu_xor", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10601, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CrashPseudoSourceValue", "(", "const", "TargetMachine", "&", "TM", ")", ":", "PseudoSourceValue", "(", "TargetCustom", ",", "TM", ")", "{"], "ground_truth": ["}"], "File": "HexagonInstrInfo38", "Func": "CrashPseudoSourceValue", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10602, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "{", "if", "(", "cfun", "->", "machine", "->", "callee_saved_first_fpr_regno", "!=", "SP_REGNUM", ")", "{", "sp_adjust", "=", "cfun", "->", "machine", "->", "callee_saved_area_gpr_padding_bytes", "+", "cfun", "->", "machine", "->", "callee_saved_fpr_regs_size", ";", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "sp_adjust", ")", ";", "}", "else", "{", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "<NUM_LIT>", ")", ";", "}", "}", "snprintf", "(", "pattern", ",", "sizeof", "(", "pattern", ")", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "int", "pop_en4_only_p", "=", "<NUM_LIT>", ";", "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "SImode", ",", "rb_callee_saved", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "SImode", ",", "re_callee_saved", ")", ";", "if", "(", "!", "cfun", "->", "machine", "->", "fp_size", "&&", "!", "cfun", "->", "machine", "->", "gp_size", "&&", "!", "cfun", "->", "machine", "->", "lp_size", "&&", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "SP_REGNUM", "&&", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "SP_REGNUM", ")", "{", "return", "<STR_LIT>", ";", "}", "else", "{", "if", "(", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "SP_REGNUM", "&&", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "SP_REGNUM", ")", "pop_en4_only_p", "=", "<NUM_LIT>", ";", "snprintf", "(", "pattern", ",", "sizeof", "(", "pattern", ")", ",", "<STR_LIT>", ",", "pop_en4_only_p", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "cfun", "->", "machine", "->", "fp_size", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "cfun", "->", "machine", "->", "gp_size", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "cfun", "->", "machine", "->", "lp_size", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "}", "}"], "ground_truth": ["output_asm_insn", "(", "pattern", ",", "operands", ")", ";"], "File": "nds32-md-auxiliary", "Func": "nds32_output_stack_pop", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10603, "Length": 229, "Cover_Rate": 0.5216400911161732, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "unique_ptr", "<", "MCObjectTargetWriter", ">", "<ISA_LIT>AsmBackend", "::", "createObjectTargetWriter", "(", ")", "const", "{"], "ground_truth": ["return", "create<ISA_LIT>ELFObjectWriter", "(", "<NUM_LIT>", ")", ";"], "File": "MINA32AsmBackend", "Func": "createObjectTargetWriter", "Target": "MINA32", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10604, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>RegisterInfo", "::", "trackLivenessAfterRegAlloc", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "AAPRegisterInfo", "Func": "trackLivenessAfterRegAlloc", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10605, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "Reg", "==", "<STR_LIT>", "&&", "Reg1", "==", "<STR_LIT>", ")", "{", "Reg", "=", "<STR_LIT>", ";", "RegWidth", "=", "<NUM_LIT>", ";", "return", "true", ";", "}", "if", "(", "Reg", "==", "<STR_LIT>", "&&", "Reg1", "==", "<STR_LIT>", ")", "{", "Reg", "=", "<STR_LIT>", ";", "RegWidth", "=", "<NUM_LIT>", ";", "return", "true", ";", "}", "if", "(", "Reg", "==", "<STR_LIT>", "&&", "Reg1", "==", "<STR_LIT>", ")", "{", "Reg", "=", "<STR_LIT>", ";", "RegWidth", "=", "<NUM_LIT>", ";", "return", "true", ";", "}", "return", "false", ";", "case", "IS_VGPR", ":", "case", "IS_SGPR", ":", "case", "IS_AGPR", ":", "case", "IS_TTMP", ":", "if", "(", "Reg1", "!=", "Reg", "+", "RegWidth", ")", "{"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUAsmParser15", "Func": "AddNextRegisterToList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10606, "Length": 97, "Cover_Rate": 0.3911290322580645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMM16AsmReg", "(", ")", "const", "{", "if", "(", "!", "(", "isRegIdx", "(", ")", "&&", "RegIdx", ".", "Kind", ")", ")", "return", "false", ";"], "ground_truth": ["return", "(", "(", "RegIdx", ".", "Index", ">=", "<NUM_LIT>", "&&", "RegIdx", ".", "Index", "<=", "<NUM_LIT>", ")", "||", "RegIdx", ".", "Index", "==", "<NUM_LIT>", "||", "RegIdx", ".", "Index", "==", "<NUM_LIT>", ")", ";"], "File": "MipsAsmParser (2)4", "Func": "isMM16AsmReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10607, "Length": 51, "Cover_Rate": 0.9807692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "InHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "In", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "InLo", ",", "InHi", ")", ";"], "ground_truth": ["}"], "File": "MipsSEISelLowering11", "Func": "initAccumulator", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10608, "Length": 44, "Cover_Rate": 0.4230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "isIntN", "(", "Size", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ",", "Value", ")", "&&", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "Size", ";", "++", "i", ")", "Data", "[", "Fixup", ".", "getOffset", "(", ")", "+", "i", "]", "=", "uint8_t", "(", "Value", ">>", "(", "i", "*", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "X86AsmBackend (2)3", "Func": "applyFixup", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10609, "Length": 53, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int64x2_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve_types___arm_vreinterpretq_s64_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10610, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setMaxDisp", "(", "unsigned", "Val", ")", "{"], "ground_truth": ["MaxDisp", "=", "Val", ";"], "File": "CSKYConstantIslandPass", "Func": "setMaxDisp", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10611, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "_mm_sll_si64", "(", "__m64", "__m", ",", "__m64", "__count", ")", "{"], "ground_truth": ["return", "(", "__m64", ")", "__builtin_arm_wslld", "(", "__m", ",", "__count", ")", ";"], "File": "mmintrin", "Func": "_mm_sll_si64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10612, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "bool", "isZeroLengthArray", "(", "const", "Type", "*", "Ty", ")", "{", "const", "ArrayType", "*", "AT", "=", "dyn_cast_or_null", "<", "ArrayType", ">", "(", "Ty", ")", ";", "return", "AT", "&&", "(", "AT", "->", "getNumElements", "(", ")", "==", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "XCoreISelLowering15", "Func": "isZeroLengthArray", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10613, "Length": 38, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "PROCESSOR_700", ":", "return", "<NUM_LIT>", ";", "case", "PROCESSOR_7100", ":", "return", "<NUM_LIT>", ";", "case", "PROCESSOR_7100LC", ":", "return", "<NUM_LIT>", ";", "case", "PROCESSOR_7200", ":", "return", "<NUM_LIT>", ";", "case", "PROCESSOR_7300", ":", "return", "<NUM_LIT>", ";", "case", "PROCESSOR_8000", ":", "return", "<NUM_LIT>", ";", "default", ":", "gcc_unreachable", "(", ")", ";"], "ground_truth": ["}"], "File": "pa", "Func": "pa_issue_rate", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10614, "Length": 43, "Cover_Rate": 0.7678571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "disp", ")", "==", "PLUS", ")", "{", "if", "(", "!", "CONST_INT_P", "(", "XEXP", "(", "disp", ",", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "disp", "=", "XEXP", "(", "disp", ",", "<NUM_LIT>", ")", ";", "saw_plus", "=", "true", ";", "}", "if", "(", "TARGET_MACHO", "&&", "darwin_local_data_pic", "(", "disp", ")", ")", "return", "true", ";", "if", "(", "GET_CODE", "(", "disp", ")", "!=", "UNSPEC", ")", "return", "false", ";", "switch", "(", "XINT", "(", "disp", ",", "<NUM_LIT>", ")", ")", "{", "case", "UNSPEC_GOT", ":", "if", "(", "saw_plus", ")", "return", "false", ";", "return", "(", "GET_CODE", "(", "XVECEXP", "(", "disp", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "==", "SYMBOL_REF", "||", "GET_CODE", "(", "XVECEXP", "(", "disp", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "==", "LABEL_REF", ")", ";", "case", "UNSPEC_GOTOFF", ":", "if", "(", "(", "GET_CODE", "(", "XVECEXP", "(", "disp", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "==", "SYMBOL_REF", "||", "GET_CODE", "(", "XVECEXP", "(", "disp", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "==", "LABEL_REF", ")", "&&", "!", "TARGET_64BIT", ")", "return", "!", "TARGET_PECOFF", "&&", "gotoff_operand", "(", "XVECEXP", "(", "disp", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "Pmode", ")", ";", "return", "false", ";", "case", "UNSPEC_GOTTPOFF", ":", "case", "UNSPEC_GOTNTPOFF", ":", "case", "UNSPEC_INDNTPOFF", ":", "if", "(", "saw_plus", ")", "return", "false", ";", "disp", "=", "XVECEXP", "(", "disp", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "return", "(", "GET_CODE", "(", "disp", ")", "==", "SYMBOL_REF", "&&", "SYMBOL_REF_TLS_MODEL", "(", "disp", ")", "==", "TLS_MODEL_INITIAL_EXEC", ")", ";", "case", "UNSPEC_NTPOFF", ":"], "ground_truth": ["disp", "=", "XVECEXP", "(", "disp", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "i3864", "Func": "legitimate_pic_address_disp_p", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10615, "Length": 232, "Cover_Rate": 0.3122476446837147, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "*", "B", ":", "L", "->", "blocks", "(", ")", ")", "for", "(", "auto", "&", "I", ":", "*", "B", ")", "if", "(", "Ignored", ".", "count", "(", "&", "I", ")", "==", "<NUM_LIT>", "&&", "isModOrRefSet", "(", "intersectModRef", "(", "AA", ".", "getModRefInfo", "(", "&", "I", ",", "StoreLoc", ")", ",", "Access", ")", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "HexagonLoopIdiomRecognition1", "Func": "mayLoopAccessLocation", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10616, "Length": 58, "Cover_Rate": 0.38926174496644295, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ASM_OUTPUT_LABEL", "(", "asm_out_file", ",", "label", ")", ";", "}", "if", "(", "!", "TARGET_ZARCH", ")", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "if", "(", "REG_P", "(", "execute_target", ")", ")", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "REGNO", "(", "execute_target", ")", ")", ";", "else", "output_asm_insn", "(", "<STR_LIT>", ",", "&", "execute_target", ")", ";", "if", "(", "!", "TARGET_ZARCH", ")", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";"], "ground_truth": ["fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";"], "File": "s390", "Func": "s390_indirect_branch_via_inline_thunk", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10617, "Length": 67, "Cover_Rate": 0.6568627450980392, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsNaCl", "=", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "isTargetNaCl", "(", ")", ";", "if", "(", "Is64Bit", ")", "{", "if", "(", "IsWin64", ")", "return", "CSR_Win64_SaveList", ";", "if", "(", "IsNaCl", ")", "{", "if", "(", "CallsEHReturn", ")", "return", "CSR_NaCl64EHRet_SaveList", ";", "return", "CSR_NaCl64_SaveList", ";", "}", "if", "(", "CallsEHReturn", ")", "return", "CSR_64EHRet_SaveList", ";", "return", "CSR_64_SaveList", ";", "}"], "ground_truth": ["if", "(", "CallsEHReturn", ")", "return", "CSR_32EHRet_SaveList", ";"], "File": "X86RegisterInfo54", "Func": "getCalleeSavedRegs", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10618, "Length": 62, "Cover_Rate": 0.31958762886597936, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OPCODE", "(", "CALL", ")", ";", "OPCODE", "(", "PCREL_WRAPPER", ")", ";", "OPCODE", "(", "CMP", ")", ";", "OPCODE", "(", "UCMP", ")", ";", "OPCODE", "(", "BR_CCMASK", ")", ";", "OPCODE", "(", "SELECT_CCMASK", ")", ";", "OPCODE", "(", "ADJDYNALLOC", ")", ";", "OPCODE", "(", "EXTRACT_ACCESS", ")", ";", "OPCODE", "(", "UMUL_LOHI64", ")", ";", "OPCODE", "(", "SDIVREM64", ")", ";", "OPCODE", "(", "UDIVREM32", ")", ";", "OPCODE", "(", "UDIVREM64", ")", ";", "OPCODE", "(", "ATOMIC_SWAPW", ")", ";", "OPCODE", "(", "ATOMIC_LOADW_ADD", ")", ";", "OPCODE", "(", "ATOMIC_LOADW_SUB", ")", ";", "OPCODE", "(", "ATOMIC_LOADW_AND", ")", ";"], "ground_truth": ["OPCODE", "(", "ATOMIC_LOADW_OR", ")", ";"], "File": "SystemZISelLowering118", "Func": "getTargetNodeName", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10619, "Length": 85, "Cover_Rate": 0.5782312925170068, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "BCvt", ")", "{", "ArgValue", "=", "DAG", ".", "getBitcast", "(", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "}", "if", "(", "VA", ".", "isExtInLoc", "(", ")", ")", "{", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "}", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "ArgValue", "=", "LowerMemArgument", "(", "Chain", ",", "CCID", ",", "Ins", ",", "DL", ",", "DAG", ",", "VA", ",", "MFI", ",", "i", ")", ";", "}", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "Indirect", ")", "ArgValue", "=", "DAG", ".", "getLoad", "(", "VA", ".", "getValVT", "(", ")", ",", "DL", ",", "Chain", ",", "ArgValue", ",", "MachinePointerInfo", "(", ")", ")", ";", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "CCID", "==", "CallingConv", "::", "Swift", ")", "continue", ";", "if", "(", "Ins", "[", "i", "]", ".", "Flags", ".", "isSRet", "(", ")", ")", "{", "unsigned", "Reg", "=", "MMFI", "->", "getSRetReturnReg", "(", ")", ";", "if", "(", "!", "Reg", ")", "{", "MVT", "PtrTy", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "Reg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "getRegClassFor", "(", "PtrTy", ")", ")", ";", "MMFI", "->", "setSRetReturnReg", "(", "Reg", ")", ";", "}", "SDValue", "Copy", "=", "DAG", ".", "getCopyToReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "DL", ",", "Reg", ",", "InVals", "[", "i", "]", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Copy", ",", "Chain", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "M68kISelLowering", "Func": "LowerFormalArguments", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10620, "Length": 278, "Cover_Rate": 0.3031624863685932, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx_insn", "*", "jump", "=", "find_cond_jump", "(", "NEXT_INSN", "(", "insn", ")", ")", ";", "rtx", "set", "=", "jump", "?", "single_set", "(", "jump", ")", ":", "NULL_RTX", ";", "if", "(", "set", "==", "NULL_RTX", ")", "return", ";", "cond", "=", "XEXP", "(", "SET_SRC", "(", "set", ")", ",", "<NUM_LIT>", ")", ";", "}", "*", "op0", "=", "*", "op1", ";", "*", "op1", "=", "tmp", ";"], "ground_truth": ["PUT_CODE", "(", "cond", ",", "swap_condition", "(", "GET_CODE", "(", "cond", ")", ")", ")", ";"], "File": "s390", "Func": "s390_swap_cmp", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10621, "Length": 69, "Cover_Rate": 0.6699029126213593, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "bool", "hasSWROT32", "(", ")", "const", "{"], "ground_truth": ["return", "(", "(", "SmVersion", ">=", "<NUM_LIT>", ")", "&&", "(", "SmVersion", "<", "<NUM_LIT>", ")", ")", ";"], "File": "NVPTXSubtarget (2)", "Func": "hasSWROT32", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10622, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "bool", "s390_preserve_gpr_arg_in_range_p", "(", "int", "first", ",", "int", "last", ")", "{"], "ground_truth": ["int", "num_arg_regs", "=", "MIN", "(", "crtl", "->", "args", ".", "info", ".", "gprs", "+", "cfun", "->", "va_list_gpr_size", ",", "GP_ARG_NUM_REG", ")", ";"], "File": "s3901", "Func": "s390_preserve_gpr_arg_in_range_p", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10623, "Length": 32, "Cover_Rate": 0.6153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "*", "Expr", ")", "const", "{", "if", "(", "!", "Expr", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", ")", ")", ";", "else", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "ground_truth": ["else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "Expr", ")", ")", ";"], "File": "MipsAsmParser (2)4", "Func": "addExpr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10624, "Length": 76, "Cover_Rate": 0.987012987012987, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vhaddq_m_n_sv8hi", "(", "__arm_vuninitializedq_s16", "(", ")", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vhaddq_x_n_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10625, "Length": 15, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "RHSC", "=", "(", "int64_t", ")", "RHSDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getCImm", "(", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "Scale", "=", "Log2_32", "(", "Size", ")", ";", "if", "(", "(", "RHSC", "&", "(", "Size", "-", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", "&&", "RHSC", ">=", "<NUM_LIT>", "&&", "RHSC", "<", "(", "<NUM_LIT>", "<<", "Scale", ")", ")", "{", "if", "(", "LHSDef", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_FRAME_INDEX", ")", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "add", "(", "LHSDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "RHSC", ">>", "Scale", ")", ";", "}", ",", "}", "}", ";", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "add", "(", "LHS", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "RHSC", ">>", "Scale", ")", ";", "}", ",", "}", "}", ";", "}", "}", "}", "if", "(", "selectAddrModeUnscaled", "(", "Root", ",", "Size", ")", ".", "hasValue", "(", ")", ")", "return", "None", ";", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "add", "(", "Root", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", ",", "}", "}", ";"], "ground_truth": ["}"], "File": "AArch64InstructionSelector1", "Func": "selectAddrModeIndexed", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10626, "Length": 223, "Cover_Rate": 0.4665271966527197, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_alignr_epi64", "(", "__m128i", "__A", ",", "__m128i", "__B", ",", "const", "int", "__imm", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_alignq128_mask", "(", "(", "__v2di", ")", "__A", ",", "(", "__v2di", ")", "__B", ",", "__imm", ",", "(", "__v2di", ")", "_mm_setzero_si128", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_alignr_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10627, "Length": 59, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vminavq_sv8hi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vminavq_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10628, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AAPointerInfo", "::", "OffsetAndSize", "OAS", "(", "Pos", ",", "<NUM_LIT>", ")", ";", "return", "funcRetrievesImplicitKernelArg", "(", "A", ",", "OAS", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAttributor1", "Func": "funcRetrievesHostcallPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10629, "Length": 19, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "FullValue", "=", "fullValue", "(", "Disassembler", ",", "MI", ",", "tmp", ")", ";", "assert", "(", "FullValue", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "<ISA_LIT>MCInstrInfo", "::", "addConstant", "(", "MI", ",", "FullValue", ",", "Disassembler", ".", "getContext", "(", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "HexagonDisassembler1", "Func": "unsignedImmDecoder", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10630, "Length": 42, "Cover_Rate": 0.5915492957746479, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "ST", ".", "hasMAIInsts", "(", ")", ")", "return", "<NUM_LIT>", ";", "int", "WaitStatesNeeded", "=", "<NUM_LIT>", ";", "auto", "IsAccVgprReadFn", "=", "[", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "}", ";", "for", "(", "const", "MachineOperand", "&", "Op", ":", "MI", "->", "explicit_uses", "(", ")", ")", "{", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "!", "TRI", ".", "isVGPR", "(", "MF", ".", "getRegInfo", "(", ")", ",", "Op", ".", "getReg", "(", ")", ")", ")", "continue", ";", "Register", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "const", "int", "AccVgprReadLdStWaitStates", "=", "<NUM_LIT>", ";"], "ground_truth": ["const", "int", "VALUWriteAccVgprReadLdStDepVALUWaitStates", "=", "<NUM_LIT>", ";"], "File": "GCNHazardRecognizer12", "Func": "checkMAILdStHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10631, "Length": 103, "Cover_Rate": 0.3886792452830189, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SDValue", "R", "=", "checkBoolTestSetCCCombine", "(", "EFLAGS", ",", "CC", ")", ")", "return", "R", ";", "if", "(", "SDValue", "R", "=", "combinePTESTCC", "(", "EFLAGS", ",", "CC", ",", "DAG", ",", "Subtarget", ")", ")", "return", "R", ";"], "ground_truth": ["return", "combineSetCCAtomicArith", "(", "EFLAGS", ",", "CC", ",", "DAG", ",", "Subtarget", ")", ";"], "File": "X86ISelLowering90", "Func": "combineSetCCEFLAGS", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10632, "Length": 46, "Cover_Rate": 0.4946236559139785, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Ref", ".", "size", "(", ")", ">=", "sizeof", "(", "Item", ")", "&&", "Ref", ".", "size", "(", ")", ">=", "getItemPadSize", "(", ")", ";"], "ground_truth": ["}"], "File": "CodeObject", "Func": "valid", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10633, "Length": 23, "Cover_Rate": 0.7931034482758621, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Triple", "&", "getTargetTriple", "(", ")", "const", "{"], "ground_truth": ["return", "TargetTriple", ";"], "File": "WebAssemblySubtarget", "Func": "getTargetTriple", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10634, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "==", "<NUM_LIT>", ")", "return", "ScalarizeVectorStore", "(", "Op", ",", "DAG", ")", ";", "EVT", "MemVT", "=", "Store", "->", "getMemoryVT", "(", ")", ";", "SDValue", "Chain", "=", "Store", "->", "getChain", "(", ")", ";", "SDValue", "BasePtr", "=", "Store", "->", "getBasePtr", "(", ")", ";", "SDLoc", "SL", "(", "Op", ")", ";", "EVT", "LoVT", ",", "HiVT", ";", "EVT", "LoMemVT", ",", "HiMemVT", ";", "SDValue", "Lo", ",", "Hi", ";", "std", "::", "tie", "(", "LoVT", ",", "HiVT", ")", "=", "DAG", ".", "GetSplitDestVTs", "(", "VT", ")", ";", "std", "::", "tie", "(", "LoMemVT", ",", "HiMemVT", ")", "=", "DAG", ".", "GetSplitDestVTs", "(", "MemVT", ")", ";", "std", "::", "tie", "(", "Lo", ",", "Hi", ")", "=", "DAG", ".", "SplitVector", "(", "Val", ",", "SL", ",", "LoVT", ",", "HiVT", ")", ";", "EVT", "PtrVT", "=", "BasePtr", ".", "getValueType", "(", ")", ";", "SDValue", "HiPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "PtrVT", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "LoMemVT", ".", "getStoreSize", "(", ")", ",", "SL", ",", "PtrVT", ")", ")", ";"], "ground_truth": ["const", "MachinePointerInfo", "&", "SrcValue", "=", "Store", "->", "getMemOperand", "(", ")", "->", "getPointerInfo", "(", ")", ";"], "File": "AMDGPUISelLowering (2)", "Func": "SplitVectorStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10635, "Length": 175, "Cover_Rate": 0.5102040816326531, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "PtrVT", ")", ";", "const", "TargetMachine", "&", "TM", "=", "DAG", ".", "getTarget", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "Static", ")", "{", "if", "(", "!", "ST", "->", "usingLargeMem", "(", ")", ")", "{"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "CPI", ",", "Zero", ")", ";"], "File": "SPUISelLowering11", "Func": "LowerConstantPool", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10636, "Length": 71, "Cover_Rate": 0.3380952380952381, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "parseImmExpr", "(", "Offset", ")", ")", "return", "true", ";"], "ground_truth": ["getTargetStreamer", "(", ")", ".", "emitARM64WinCFISaveFPLRX", "(", "Offset", ")", ";"], "File": "AArch64AsmParser1", "Func": "parseDirectiveSEHSaveFPLRX", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10637, "Length": 19, "Cover_Rate": 0.5428571428571428, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Fixup", ".", "getKind", "(", ")", "==", "FK_PCRel_4", ")", ";"], "ground_truth": ["*", "Dst", "=", "(", "Value", "-", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";"], "File": "AMDGPUAsmBackend16", "Func": "applyFixup", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10638, "Length": 22, "Cover_Rate": 0.3492063492063492, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";"], "ground_truth": ["if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "{"], "File": "SHUXIAsmBackend", "Func": "getFixupKindInfo", "Target": "SHUXI", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10639, "Length": 29, "Cover_Rate": 0.3411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "TLS_MODEL_LOCAL_DYNAMIC", ":", "insns", "=", "csky_call_tls_get_addr", "(", "x", ",", "reg", ",", "&", "ret", ",", "TLS_LDM32", ")", ";", "eqv", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "const1_rtx", ")", ",", "UNSPEC_TLS", ")", ";", "dest", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "emit_libcall_block", "(", "insns", ",", "dest", ",", "ret", ",", "eqv", ")", ";", "addend", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "x", ",", "GEN_INT", "(", "TLS_LDO32", ")", ")", ",", "UNSPEC_TLS", ")", ";", "addend", "=", "force_reg", "(", "SImode", ",", "addend", ")", ";", "return", "gen_rtx_PLUS", "(", "Pmode", ",", "dest", ",", "addend", ")", ";", "case", "TLS_MODEL_INITIAL_EXEC", ":", "labelno", "=", "GEN_INT", "(", "tls_labelno", "++", ")", ";", "label", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "labelno", ")", ",", "UNSPEC_TLS_LABEL", ")", ";", "unspec", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "x", ",", "GEN_INT", "(", "TLS_IE32", ")", ",", "label", ")", ",", "UNSPEC_TLS", ")", ";", "tmp", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "emit_move_insn", "(", "reg", ",", "unspec", ")", ";"], "ground_truth": ["emit_move_insn", "(", "tmp", ",", "label", ")", ";"], "File": "csky", "Func": "csky_legitimize_tls_address", "Target": "csky", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10640, "Length": 162, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "<NUM_LIT>", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "TII", ".", "loadRegFromStackSlot", "(", "MBB", ",", "MI", ",", "Reg", ",", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "Reg", "<<", "<STR_LIT>", "<<", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "getFrameIdx", "(", ")", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "P2FrameLowering", "Func": "restoreCalleeSavedRegisters", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10641, "Length": 111, "Cover_Rate": 0.47639484978540775, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Alignment", ")", "{", "case", "<NUM_LIT>", ":", "LdOpc", "=", "<STR_LIT>", ";", "StOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "LdOpc", "=", "<STR_LIT>", ";", "StOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "LdOpc", "=", "<STR_LIT>", ";", "StOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "LdOpc", "=", "<STR_LIT>", ";", "StOpc", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "unsigned", "IterationNum", "=", "CopyLen", ">>", "Log2_64", "(", "Alignment", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "IterationNum", ";", "++", "I", ")", "{", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "get", "(", "LdOpc", ")", ")", ".", "addReg", "(", "ScratchReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "I", "*", "Alignment", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "get", "(", "StOpc", ")", ")", ".", "addReg", "(", "ScratchReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "DstReg", ")", ".", "addImm", "(", "I", "*", "Alignment", ")", ";", "}", "unsigned", "BytesLeft", "=", "CopyLen", "&", "(", "Alignment", "-", "<NUM_LIT>", ")", ";", "unsigned", "Offset", "=", "IterationNum", "*", "Alignment", ";", "bool", "Hanging4Byte", "=", "BytesLeft", "&", "<NUM_LIT>", ";", "bool", "Hanging2Byte", "=", "BytesLeft", "&", "<NUM_LIT>", ";", "bool", "Hanging1Byte", "=", "BytesLeft", "&", "<NUM_LIT>", ";", "if", "(", "Hanging4Byte", ")", "{", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "ScratchReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "Offset", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "ScratchReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "DstReg", ")", ".", "addImm", "(", "Offset", ")", ";", "Offset", "+=", "<NUM_LIT>", ";", "}", "if", "(", "Hanging2Byte", ")", "{", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "ScratchReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "Offset", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "ScratchReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "DstReg", ")", ".", "addImm", "(", "Offset", ")", ";", "Offset", "+=", "<NUM_LIT>", ";", "}", "if", "(", "Hanging1Byte", ")", "{", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "ScratchReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "Offset", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "ScratchReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "DstReg", ")", ".", "addImm", "(", "Offset", ")", ";"], "File": "BPFInstrInfo18", "Func": "expandMEMCPY", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10642, "Length": 431, "Cover_Rate": 0.7508710801393729, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Cost", "!=", "-", "<NUM_LIT>", ")", "return", "Cost", ";"], "ground_truth": ["return", "BaseT", "::", "getIntrinsicInstrCost", "(", "ICA", ",", "CostKind", ")", ";"], "File": "SystemZTargetTransformInfo", "Func": "getIntrinsicInstrCost", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10643, "Length": 20, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "emitFunctionBodyEnd", "(", ")", "{"], "ground_truth": ["VRegMapping", ".", "clear", "(", ")", ";"], "File": "NVPTXAsmPrinter15", "Func": "emitFunctionBodyEnd", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10644, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "HOST_WIDE_INT", "compute_current_alignment", "(", "unsigned", "HOST_WIDE_INT", "base_align", ",", "unsigned", "HOST_WIDE_INT", "offset", ")", "{", "if", "(", "offset", "==", "<NUM_LIT>", ")", "return", "base_align", ";", "return", "min", "(", "base_align", ",", "offset", "&", "-", "offset", ")", ";"], "ground_truth": ["}"], "File": "rs60006", "Func": "compute_current_alignment", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10645, "Length": 35, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "machine_mode", "memory_vector_mode", "(", "const", "function_instance", "&", "fi", ")", "const", "override", "{", "poly_uint64", "nunits", "=", "GET_MODE_NUNITS", "(", "fi", ".", "vector_mode", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["return", "aarch64_sve_data_mode", "(", "m_to_mode", ",", "nunits", ")", ".", "require", "(", ")", ";"], "File": "aarch64-sve-builtins-functions3", "Func": "memory_vector_mode", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10646, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "DisassembleThumb1AddSPi", "(", "MCInst", "&", "MI", ",", "unsigned", "Opcode", ",", "uint32_t", "insn", ",", "unsigned", "short", "NumOps", ",", "unsigned", "&", "NumOpsAdded", ",", "BO", "B", ")", "{", "assert", "(", "Opcode", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "const", "TargetOperandInfo", "*", "OpInfo", "=", "<ISA_LIT>Insts", "[", "Opcode", "]", ".", "OpInfo", ";", "if", "(", "!", "OpInfo", ")", "return", "false", ";", "assert", "(", "NumOps", ">=", "<NUM_LIT>", "&&", "OpInfo", "[", "<NUM_LIT>", "]", ".", "RegClass", "==", "<STR_LIT>", "&&", "OpInfo", "[", "<NUM_LIT>", "]", ".", "RegClass", "==", "<STR_LIT>", "&&", "(", "OpInfo", "[", "<NUM_LIT>", "]", ".", "RegClass", "==", "<NUM_LIT>", "&&", "!", "OpInfo", "[", "<NUM_LIT>", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "<NUM_LIT>", "]", ".", "isOptionalDef", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "<STR_LIT>", ",", "getT1tRt", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "getT1Imm8", "(", "insn", ")", ")", ")", ";"], "File": "ThumbDisassemblerCore1", "Func": "DisassembleThumb1AddSPi", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10647, "Length": 162, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "getScalarShiftAmountTy", "(", "const", "DataLayout", "&", ",", "EVT", ")", "const", "override", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "Z80oldISelLowering", "Func": "getScalarShiftAmountTy", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10648, "Length": 15, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "SDValue", "getI32Imm", "(", "unsigned", "Imm", ")", "{"], "ground_truth": ["return", "CurDAG", "->", "getTargetConstant", "(", "Imm", ",", "<STR_LIT>", ")", ";"], "File": "OR1KISelDAGToDAG", "Func": "getI32Imm", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10649, "Length": 18, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetAsmStreamer", "::", "emitDirectiveOptionNoPIC", "(", ")", "{", "OS", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "RISCVTargetStreamer (2)", "Func": "emitDirectiveOptionNoPIC", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10650, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCSymbolRefExpr", "*", "SymRef", ";", "if", "(", "getSymRef", "(", "ErrorLoc", ",", "Inst", ",", "SymRef", ")", ")", "return", "true", ";", "const", "auto", "*", "WasmSym", "=", "cast", "<", "MCSymbolWasm", ">", "(", "&", "SymRef", "->", "getSymbol", "(", ")", ")", ";", "const", "auto", "*", "Sig", "=", "WasmSym", "->", "getSignature", "(", ")", ";", "if", "(", "!", "Sig", "||", "WasmSym", "->", "getType", "(", ")", "!=", "<STR_LIT>", ")", "return", "typeError", "(", "ErrorLoc", ",", "StringRef", "(", "<STR_LIT>", ")", "+", "WasmSym", "->", "getName", "(", ")", "+", "<STR_LIT>", ")", ";", "Stack", ".", "insert", "(", "Stack", ".", "end", "(", ")", ",", "Sig", "->", "Params", ".", "begin", "(", ")", ",", "Sig", "->", "Params", ".", "end", "(", ")", ")", ";", "}", "else", "if", "(", "Name", "==", "<STR_LIT>", ")", "{", "auto", "VT", "=", "static_cast", "<", "<STR_LIT>", ">", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "Stack", ".", "push_back", "(", "VT", ")", ";", "}", "else", "{", "auto", "RegOpc", "=", "<STR_LIT>", "(", "Opc", ")", ";", "assert", "(", "RegOpc", "!=", "-", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "const", "auto", "&", "II", "=", "MII", ".", "get", "(", "RegOpc", ")", ";", "for", "(", "unsigned", "I", "=", "II", ".", "getNumOperands", "(", ")", ";", "I", ">", "II", ".", "getNumDefs", "(", ")", ";", "I", "--", ")", "{", "const", "auto", "&", "Op", "=", "II", ".", "OpInfo", "[", "I", "-", "<NUM_LIT>", "]", ";", "if", "(", "Op", ".", "OperandType", "==", "MCOI", "::", "OPERAND_REGISTER", ")", "{", "auto", "VT", "=", "<STR_LIT>", "(", "Op", ".", "RegClass", ")", ";", "if", "(", "popType", "(", "ErrorLoc", ",", "VT", ")", ")", "return", "true", ";", "}", "}", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "II", ".", "getNumDefs", "(", ")", ";", "I", "++", ")", "{", "const", "auto", "&", "Op", "=", "II", ".", "OpInfo", "[", "I", "]", ";", "assert", "(", "Op", ".", "OperandType", "==", "MCOI", "::", "OPERAND_REGISTER", "&&", "<STR_LIT>", ")", ";", "auto", "VT", "=", "<STR_LIT>", "(", "Op", ".", "RegClass", ")", ";"], "ground_truth": ["Stack", ".", "push_back", "(", "VT", ")", ";"], "File": "WebAssemblyAsmTypeCheck", "Func": "typeCheck", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10651, "Length": 309, "Cover_Rate": 0.41145139813581894, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "GET_CODE", "(", "src", ")", "==", "PLUS", "||", "GET_CODE", "(", "src", ")", "==", "MINUS", "||", "GET_CODE", "(", "src", ")", "==", "IOR", "||", "GET_CODE", "(", "src", ")", "==", "XOR", "||", "GET_CODE", "(", "src", ")", "==", "AND", ")", "{", "gain", "+=", "ix86_cost", "->", "add", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", "==", "NOT", "&&", "!", "TARGET_BMI", ")", "gain", "+=", "<NUM_LIT>", "*", "ix86_cost", "->", "add", ";", "if", "(", "CONST_INT_P", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", ")", "gain", "-=", "vector_const_cost", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "CONST_INT_P", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", ")", "gain", "-=", "vector_const_cost", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "src", ")", "==", "NEG", "||", "GET_CODE", "(", "src", ")", "==", "NOT", ")", "gain", "+=", "ix86_cost", "->", "add", "-", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "else", "if", "(", "GET_CODE", "(", "src", ")", "==", "COMPARE", ")", "{", "}", "else", "if", "(", "CONST_INT_P", "(", "src", ")", ")", "{", "if", "(", "REG_P", "(", "dst", ")", ")", "gain", "+=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["else", "if", "(", "MEM_P", "(", "dst", ")", ")", "gain", "+=", "<NUM_LIT>", "*", "ix86_cost", "->", "int_store", "[", "<NUM_LIT>", "]", "-", "ix86_cost", "->", "sse_store", "[", "<NUM_LIT>", "]", ";"], "File": "i3868", "Func": "compute_convert_gain", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10652, "Length": 208, "Cover_Rate": 0.3895131086142322, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DUMP_METHOD", "void", "GCNIterativeScheduler", "::", "printSchedRP", "(", "raw_ostream", "&", "OS", ",", "const", "GCNRegPressure", "&", "Before", ",", "const", "GCNRegPressure", "&", "After", ")", "const", "{", "const", "auto", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";"], "ground_truth": ["OS", "<<", "<STR_LIT>", ";"], "File": "GCNIterativeScheduler", "Func": "printSchedRP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10653, "Length": 40, "Cover_Rate": 0.6153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "is<ISA_LIT>", "(", "STI", ")", "||", "isCI", "(", "STI", ")", "||", "isVI", "(", "STI", ")", ")", "return", "ID_SYMBOLIC_FIRST_GFX9_", ";", "else", "if", "(", "isGFX9", "(", "STI", ")", ")", "return", "ID_SYMBOLIC_FIRST_GFX10_", ";"], "ground_truth": ["else", "return", "ID_SYMBOLIC_LAST_", ";"], "File": "AMDGPUBaseInfo10", "Func": "getLastSymbolicHwreg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10654, "Length": 35, "Cover_Rate": 0.7608695652173914, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_hsub_epi32", "(", "__m128i", "__X", ",", "__m128i", "__Y", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_phsubd128", "(", "(", "__v4si", ")", "__X", ",", "(", "__v4si", ")", "__Y", ")", ";"], "File": "tmmintrin", "Func": "_mm_hsub_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10655, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Liveness", "(", "MachineRegisterInfo", "&", "mri", ",", "const", "DataFlowGraph", "&", "g", ")", ":", "DFG", "(", "g", ")", ",", "TRI", "(", "g", ".", "getTRI", "(", ")", ")", ",", "PRI", "(", "g", ".", "getPRI", "(", ")", ")", ",", "MDT", "(", "g", ".", "getDT", "(", ")", ")", ",", "MDF", "(", "g", ".", "getDF", "(", ")", ")", ",", "LiveMap", "(", "g", ".", "getPRI", "(", ")", ")", ",", "Empty", "(", ")", ",", "NoRegs", "(", "g", ".", "getPRI", "(", ")", ")", ",", "Trace", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "RDFLiveness10", "Func": "Liveness", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10656, "Length": 81, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Val", ")", ")", "return", "C", "->", "isAllOnesValue", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUISelLowering (2)2", "Func": "isNegativeOne", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10657, "Length": 24, "Cover_Rate": 0.7272727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "CalleeFn", ")", "return", "<NUM_LIT>", ";", "assert", "(", "CalleeFn", "->", "hasStructRetAttr", "(", ")", "&&", "<STR_LIT>", ")", ";", "PointerType", "*", "Ty", "=", "cast", "<", "PointerType", ">", "(", "CalleeFn", "->", "arg_begin", "(", ")", "->", "getType", "(", ")", ")", ";", "Type", "*", "ElementTy", "=", "Ty", "->", "getElementType", "(", ")", ";", "return", "getDataLayout", "(", ")", "->", "getTypeAllocSize", "(", "ElementTy", ")", ";"], "ground_truth": ["}"], "File": "SparcISelLowering21", "Func": "getSRetArgSize", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10658, "Length": 60, "Cover_Rate": 0.32085561497326204, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86TargetMachine18", "Func": "getInstrInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10659, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Emitter", "(", "TargetMachine", "&", "tm", ",", "CodeEmitter", "&", "mce", ",", "const", "<ISA_LIT>InstrInfo", "&", "ii", ",", "const", "TargetData", "&", "td", ")", ":", "MachineFunctionPass", "(", "&", "ID", ")", ",", "JTI", "(", "<NUM_LIT>", ")", ",", "II", "(", "&", "ii", ")", ",", "TD", "(", "&", "td", ")", ",", "TM", "(", "tm", ")", ",", "MCE", "(", "mce", ")", ",", "MCPEs", "(", "<NUM_LIT>", ")", ",", "MJTEs", "(", "<NUM_LIT>", ")", ",", "IsPIC", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{"], "ground_truth": ["}"], "File": "ARMCodeEmitter11", "Func": "Emitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10660, "Length": 78, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "iq2000_setup_incoming_varargs", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "tree", "type", "ATTRIBUTE_UNUSED", ",", "int", "*", "pretend_size", ",", "int", "no_rtl", ")", "{", "unsigned", "int", "iq2000_off", "=", "!", "cum", "->", "last_arg_fp", ";", "unsigned", "int", "iq2000_fp_off", "=", "cum", "->", "last_arg_fp", ";", "if", "(", "(", "cum", "->", "arg_words", "<", "MAX_ARGS_IN_REGISTERS", "-", "iq2000_off", ")", ")", "{", "int", "iq2000_save_gp_regs", "=", "MAX_ARGS_IN_REGISTERS", "-", "cum", "->", "arg_words", "-", "iq2000_off", ";", "int", "iq2000_save_fp_regs", "=", "(", "MAX_ARGS_IN_REGISTERS", "-", "cum", "->", "fp_arg_words", "-", "iq2000_fp_off", ")", ";", "if", "(", "iq2000_save_gp_regs", "<", "<NUM_LIT>", ")", "iq2000_save_gp_regs", "=", "<NUM_LIT>", ";", "if", "(", "iq2000_save_fp_regs", "<", "<NUM_LIT>", ")", "iq2000_save_fp_regs", "=", "<NUM_LIT>", ";", "*", "pretend_size", "=", "(", "(", "iq2000_save_gp_regs", "*", "UNITS_PER_WORD", ")", "+", "(", "iq2000_save_fp_regs", "*", "UNITS_PER_FPREG", ")", ")", ";", "if", "(", "!", "(", "no_rtl", ")", ")", "{", "if", "(", "cum", "->", "arg_words", "<", "MAX_ARGS_IN_REGISTERS", "-", "iq2000_off", ")", "{", "rtx", "ptr", ",", "mem", ";", "ptr", "=", "plus_constant", "(", "virtual_incoming_args_rtx", ",", "-", "(", "iq2000_save_gp_regs", "*", "UNITS_PER_WORD", ")", ")", ";"], "ground_truth": ["mem", "=", "gen_rtx_MEM", "(", "BLKmode", ",", "ptr", ")", ";"], "File": "iq20002", "Func": "iq2000_setup_incoming_varargs", "Target": "iq2000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10661, "Length": 163, "Cover_Rate": 0.8956043956043956, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "emitMemMem", "(", "SelectionDAG", "&", "DAG", ",", "SDLoc", "DL", ",", "unsigned", "Sequence", ",", "unsigned", "Loop", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "uint64_t", "Size", ")", "{", "EVT", "PtrVT", "=", "Src", ".", "getValueType", "(", ")", ";", "if", "(", "Size", ">", "<NUM_LIT>", "*", "<NUM_LIT>", ")", "return", "DAG", ".", "getNode", "(", "Loop", ",", "DL", ",", "<STR_LIT>", ",", "Chain", ",", "Dst", ",", "Src", ",", "DAG", ".", "getConstant", "(", "Size", ",", "PtrVT", ")", ",", "DAG", ".", "getConstant", "(", "Size", "/", "<NUM_LIT>", ",", "PtrVT", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "Sequence", ",", "DL", ",", "<STR_LIT>", ",", "Chain", ",", "Dst", ",", "Src", ",", "DAG", ".", "getConstant", "(", "Size", ",", "PtrVT", ")", ")", ";"], "File": "SystemZSelectionDAGInfo1", "Func": "emitMemMem", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10662, "Length": 112, "Cover_Rate": 0.9572649572649573, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "InVec", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "unsigned", "NumElts", "=", "InVec", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "i", "=", "<NUM_LIT>", ";", "for", "(", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "{", "SDValue", "Arg", "=", "InVec", ".", "getOperand", "(", "i", ")", ";", "if", "(", "Arg", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "continue", ";", "BaseShAmt", "=", "Arg", ";", "break", ";", "}", "}", "else", "if", "(", "InVec", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "InVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "unsigned", "SplatIdx", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "ShAmtOp", ")", "->", "getSplatIndex", "(", ")", ";", "if", "(", "C", "->", "getZExtValue", "(", ")", "==", "SplatIdx", ")", "BaseShAmt", "=", "InVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "}", "if", "(", "BaseShAmt", ".", "getNode", "(", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "EltVT", ")", "&&", "!", "DCI", ".", "isBeforeLegalize", "(", ")", ")", "return", "SDValue", "(", ")", ";", "BaseShAmt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "EltVT", ",", "ShAmtOp", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "}", "}", "else", "return", "SDValue", "(", ")", ";", "if", "(", "EltVT", ".", "bitsGT", "(", "<STR_LIT>", ")", ")", "BaseShAmt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "BaseShAmt", ")", ";", "else", "if", "(", "EltVT", ".", "bitsLT", "(", "<STR_LIT>", ")", ")", "BaseShAmt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "BaseShAmt", ")", ";"], "ground_truth": ["SDValue", "ValOp", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering121", "Func": "PerformShiftCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10663, "Length": 264, "Cover_Rate": 0.3120567375886525, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "LoadFirstElt", "=", "!", "isNullConstant", "(", "MaskBV", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "bool", "LoadLastElt", "=", "!", "isNullConstant", "(", "MaskBV", "->", "getOperand", "(", "NumElts", "-", "<NUM_LIT>", ")", ")", ";", "if", "(", "LoadFirstElt", "&&", "LoadLastElt", ")", "{", "SDValue", "VecLd", "=", "DAG", ".", "getLoad", "(", "VT", ",", "DL", ",", "ML", "->", "getChain", "(", ")", ",", "ML", "->", "getBasePtr", "(", ")", ",", "ML", "->", "getMemOperand", "(", ")", ")", ";", "SDValue", "Blend", "=", "DAG", ".", "getSelect", "(", "DL", ",", "VT", ",", "ML", "->", "getMask", "(", ")", ",", "VecLd", ",", "ML", "->", "getPassThru", "(", ")", ")", ";", "return", "DCI", ".", "CombineTo", "(", "ML", ",", "Blend", ",", "VecLd", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "true", ")", ";", "}", "if", "(", "ML", "->", "getPassThru", "(", ")", ".", "isUndef", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "NewML", "=", "DAG", ".", "getMaskedLoad", "(", "VT", ",", "DL", ",", "ML", "->", "getChain", "(", ")", ",", "ML", "->", "getBasePtr", "(", ")", ",", "ML", "->", "getMask", "(", ")", ",", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "ML", "->", "getMemoryVT", "(", ")", ",", "ML", "->", "getMemOperand", "(", ")", ",", "ML", "->", "getExtensionType", "(", ")", ")", ";", "SDValue", "Blend", "=", "DAG", ".", "getSelect", "(", "DL", ",", "VT", ",", "ML", "->", "getMask", "(", ")", ",", "NewML", ",", "ML", "->", "getPassThru", "(", ")", ")", ";"], "ground_truth": ["return", "DCI", ".", "CombineTo", "(", "ML", ",", "Blend", ",", "NewML", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "true", ")", ";"], "File": "X86ISelLowering (2)8", "Func": "combineMaskedLoadConstantMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10664, "Length": 230, "Cover_Rate": 0.732484076433121, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "precision", "==", "FLOAT_TYPE_SIZE", ")", "return", "true", ";", "if", "(", "precision", "==", "DOUBLE_TYPE_SIZE", ")", "return", "true", ";", "if", "(", "precision", "==", "LONG_DOUBLE_TYPE_SIZE", ")", "return", "true", ";", "return", "false", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "pa3", "Func": "pa_scalar_mode_supported_p", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10665, "Length": 38, "Cover_Rate": 0.31666666666666665, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "ValVT", "=", "VA", ".", "getValVT", "(", ")", ";", "SDValue", "Val", ";", "unsigned", "VReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "RegInfo", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "VReg", ")", ";", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "VReg", ",", "LocVT", ")", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "case", "CCValAssign", "::", "Indirect", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ValVT", ",", "Val", ")", ";", "break", ";", "}"], "ground_truth": ["return", "Val", ";"], "File": "RISCVISelLowering10", "Func": "unpackFromRegLoc", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10666, "Length": 105, "Cover_Rate": 0.6521739130434783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "const", "MachineInstrBuilder", "&", "addOffset", "(", "const", "MachineInstrBuilder", "&", "MIB", ",", "int", "Offset", ")", "{", "return", "MIB", ".", "addImm", "(", "Offset", ")", ";"], "ground_truth": ["}"], "File": "M680x0InstrBuilder", "Func": "addOffset", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10667, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OpFlag", "=", "<STR_LIT>", ";", "PICBase", "=", "getInstrInfo", "(", ")", "->", "getGlobalBaseReg", "(", "FuncInfo", ".", "MF", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "isPICStyleGOT", "(", ")", ")", "{", "OpFlag", "=", "<STR_LIT>", ";", "PICBase", "=", "getInstrInfo", "(", ")", "->", "getGlobalBaseReg", "(", "FuncInfo", ".", "MF", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "isPICStyleRIPRel", "(", ")", "&&", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Small", ")", "{", "PICBase", "=", "<STR_LIT>", ";", "}", "unsigned", "CPI", "=", "MCP", ".", "getConstantPoolIndex", "(", "CFP", ",", "Align", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "if", "(", "CM", "==", "CodeModel", "::", "Large", ")", "{", "unsigned", "AddrReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "AddrReg", ")", ".", "addConstantPoolIndex", "(", "CPI", ",", "<NUM_LIT>", ",", "OpFlag", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ";"], "ground_truth": ["addDirectMem", "(", "MIB", ",", "AddrReg", ")", ";"], "File": "X86FastISel110", "Func": "X86MaterializeFP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10668, "Length": 174, "Cover_Rate": 0.33397312859884837, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vst1_s32", "(", "int32_t", "*", "a", ",", "int32x2_t", "b", ")", "{", "__builtin_aarch64_st1v2si", "(", "(", "__builtin_aarch64_simd_si", "*", ")", "a", ",", "b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vst1_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10669, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "SplatValCN", "=", "DAG", ".", "getConstant", "(", "SplatVal", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SplatValCN", ",", "SplatValCN", ")", ";", "}", "SDValue", "LO32", ";", "SDValue", "HI32", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "ShufBytes", ";", "SDValue", "Result", ";", "if", "(", "!", "lower_special", ")", "{", "SDValue", "LO32C", "=", "DAG", ".", "getConstant", "(", "lower", ",", "<STR_LIT>", ")", ";", "LO32", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LO32C", ",", "LO32C", ",", "LO32C", ",", "LO32C", ")", ")", ";", "}", "if", "(", "!", "upper_special", ")", "{", "SDValue", "HI32C", "=", "DAG", ".", "getConstant", "(", "upper", ",", "<STR_LIT>", ")", ";", "HI32", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "HI32C", ",", "HI32C", ",", "HI32C", ",", "HI32C", ")", ")", ";", "}", "if", "(", "lower_special", ")", "LO32", "=", "HI32", ";", "if", "(", "upper_special", ")", "HI32", "=", "LO32", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "uint64_t", "val", "=", "<NUM_LIT>", ";", "for", "(", "int", "j", "=", "<NUM_LIT>", ";", "j", "<", "<NUM_LIT>", ";", "++", "j", ")", "{", "SDValue", "V", ";", "bool", "process_upper", ",", "process_lower", ";", "val", "<<=", "<NUM_LIT>", ";", "process_upper", "=", "(", "upper_special", "&&", "(", "i", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";", "process_lower", "=", "(", "lower_special", "&&", "(", "i", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";", "if", "(", "process_upper", "||", "process_lower", ")", "{", "if", "(", "(", "process_upper", "&&", "upper", "==", "<NUM_LIT>", ")", "||", "(", "process_lower", "&&", "lower", "==", "<NUM_LIT>", ")", ")", "val", "|=", "<NUM_LIT>", ";", "else", "if", "(", "(", "process_upper", "&&", "upper", "==", "<NUM_LIT>", ")", "||", "(", "process_lower", "&&", "lower", "==", "<NUM_LIT>", ")", ")", "val", "|=", "<NUM_LIT>", ";", "else", "if", "(", "(", "process_upper", "&&", "upper", "==", "<NUM_LIT>", ")", "||", "(", "process_lower", "&&", "lower", "==", "<NUM_LIT>", ")", ")", "val", "|=", "(", "j", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "}", "else", "val", "|=", "i", "*", "<NUM_LIT>", "+", "j", "+", "(", "(", "i", "&", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ")", ";", "}", "ShufBytes", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "val", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "SPUISelLowering12", "Func": "LowerV2I64Splat", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10670, "Length": 358, "Cover_Rate": 0.626970227670753, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "addExpr", "(", "Inst", ",", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "TL45AsmParser", "Func": "addImmOperands", "Target": "TL45", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10671, "Length": 19, "Cover_Rate": 0.6129032258064516, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vmaxnmvq_p_f32", "(", "float32_t", "__a", ",", "float32x4_t", "__b", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__builtin_mve_vmaxnmvq_p_fv4sf", "(", "__a", ",", "__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vmaxnmvq_p_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10672, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isSExtCheaperThanZExt", "(", "EVT", "SrcVT", ",", "EVT", "DstVT", ")", "const", "{"], "ground_truth": ["return", "Subtarget", ".", "is64Bit", "(", ")", "&&", "SrcVT", "==", "<STR_LIT>", "&&", "DstVT", "==", "<STR_LIT>", ";"], "File": "RISCVISelLowering", "Func": "isSExtCheaperThanZExt", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10673, "Length": 28, "Cover_Rate": 0.8484848484848485, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ">", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";"], "File": "XCoreISelLowering33", "Func": "LowerFRAMEADDR", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10674, "Length": 36, "Cover_Rate": 0.391304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initializeGlobalISel", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>GatherScatterLoweringPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>MergeBaseOffsetOptPass", "(", "*", "PR", ")", ";"], "ground_truth": ["initialize<ISA_LIT>SExtWRemovalPass", "(", "*", "PR", ")", ";"], "File": "RISCVTargetMachine1", "Func": "LLVMInitializeRISCVTarget", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10675, "Length": 24, "Cover_Rate": 0.32, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "<NUM_LIT>", ",", "Expr", ",", "FK_SecRel_4", ")", ")", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "<NUM_LIT>", ",", "Expr", ",", "FK_SecRel_8", ")", ")", ";", "else", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "<NUM_LIT>", ",", "Expr", ",", "FK_PCRel_2", ")", ")", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "BPFMCCodeEmitter5", "Func": "getMachineOpValue", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10676, "Length": 74, "Cover_Rate": 0.39361702127659576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_comle_epu32", "(", "__m128i", "__A", ",", "__m128i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_vpcomleud", "(", "(", "__v4si", ")", "__A", ",", "(", "__v4si", ")", "__B", ")", ";"], "File": "xopintrin", "Func": "_mm_comle_epu32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10677, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_psignw256", "(", "(", "__v16hi", ")", "__X", ",", "(", "__v16hi", ")", "__Y", ")", ";"], "ground_truth": ["}"], "File": "avx2intrin", "Func": "_mm256_sign_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10678, "Length": 18, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "mips", "||", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "mipsel", ")", "CPU", "=", "<STR_LIT>", ";", "else", "CPU", "=", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "MipsMCTargetDesc", "Func": "selectMipsCPU", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10679, "Length": 32, "Cover_Rate": 0.47761194029850745, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RelaxAll", ")", "S", "->", "getAssembler", "(", ")", ".", "setRelaxAll", "(", "true", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "AArch64ELFStreamer25", "Func": "createAArch64ELFStreamer", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10680, "Length": 19, "Cover_Rate": 0.3220338983050847, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "unique_ptr", "<", "MCObjectTargetWriter", ">", "llvm", "::", "create<ISA_LIT>WinCOFFObjectWriter", "(", "bool", "Is64Bit", ")", "{", "return", "llvm", "::", "make_unique", "<", "<ISA_LIT>WinCOFFObjectWriter", ">", "(", "Is64Bit", ")", ";"], "ground_truth": ["}"], "File": "X86WinCOFFObjectWriter1", "Func": "createX86WinCOFFObjectWriter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10681, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "return", "true", ";", "if", "(", "MI", ".", "isCall", "(", ")", "||", "MI", ".", "isInlineAsm", "(", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "return", "true", ";"], "File": "SIInstrInfo12", "Func": "hasUnwantedEffectsWhenEXECEmpty", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10682, "Length": 67, "Cover_Rate": 0.48201438848920863, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "}", "if", "(", "BaseReg", "==", "<NUM_LIT>", "&&", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "IndexReg", ")", ")", "{", "ErrMsg", "=", "<STR_LIT>", ";", "return", "true", ";", "}", "if", "(", "BaseReg", "!=", "<NUM_LIT>", "&&", "IndexReg", "!=", "<NUM_LIT>", ")", "{", "if", "(", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "BaseReg", ")", "&&", "(", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "IndexReg", ")", "||", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "IndexReg", ")", "||", "IndexReg", "==", "<STR_LIT>", ")", ")", "{", "ErrMsg", "=", "<STR_LIT>", ";", "return", "true", ";", "}", "if", "(", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "BaseReg", ")", "&&", "(", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "IndexReg", ")", "||", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "IndexReg", ")", "||", "IndexReg", "==", "<STR_LIT>", ")", ")", "{", "ErrMsg", "=", "<STR_LIT>", ";", "return", "true", ";", "}", "if", "(", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "BaseReg", ")", ")", "{", "if", "(", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "IndexReg", ")", "||", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "IndexReg", ")", ")", "{", "ErrMsg", "=", "<STR_LIT>", ";"], "ground_truth": ["return", "true", ";"], "File": "X86AsmParser (2)4", "Func": "CheckBaseRegAndIndexRegAndScale", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10683, "Length": 177, "Cover_Rate": 0.30675909878682844, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "Relocator", "::", "Address", "S", "=", "pReloc", ".", "symValue", "(", ")", ";", "Relocator", "::", "DWord", "A", "=", "pReloc", ".", "addend", "(", ")", ";", "Relocator", "::", "Address", "P", "=", "pReloc", ".", "place", "(", ")", ";", "if", "(", "pReloc", ".", "symInfo", "(", ")", "->", "reserved", "(", ")", "&", "<ISA_LIT>Relocator", "::", "ReservePLT", ")", "S", "=", "helper_get_PLT_address", "(", "*", "pReloc", ".", "symInfo", "(", ")", ",", "pParent", ")", ";"], "ground_truth": ["Relocator", "::", "DWord", "X", "=", "S", "+", "A", "-", "P", ";"], "File": "AArch64Relocator", "Func": "condbr", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10684, "Length": 75, "Cover_Rate": 0.42134831460674155, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "poly8x16_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vreinterpretq_p8_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10685, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_p128_s8", "(", "int8x16_t", "__a", ")", "{", "return", "(", "poly128_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vreinterpretq_p128_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10686, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getOffset", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "(", "OpFlags", "&", "<STR_LIT>", ")", "!=", "<NUM_LIT>", ")", "{", "SDValue", "GotAddr", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "<NUM_LIT>", ",", "OpFlags", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "GotAddr", ")", ";", "}", "if", "(", "(", "OpFlags", "&", "<STR_LIT>", ")", "!=", "<NUM_LIT>", ")", "{", "assert", "(", "getTargetMachine", "(", ")", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Small", "&&", "<STR_LIT>", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getTargetConstantPool", "(", "GV", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "ADRP", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "Hi", ")", ";", "unsigned", "char", "LoFlags", "=", "<STR_LIT>", "|", "<STR_LIT>", ";", "SDValue", "Lo", "=", "DAG", ".", "getTargetConstantPool", "(", "GV", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "LoFlags", ")", ";", "SDValue", "PoolAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "ADRP", ",", "Lo", ")", ";", "SDValue", "GlobalAddr", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "PoolAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ",", "true", ",", "true", ",", "<NUM_LIT>", ")", ";", "if", "(", "GN", "->", "getOffset", "(", ")", "!=", "<NUM_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "GlobalAddr", ",", "DAG", ".", "getConstant", "(", "GN", "->", "getOffset", "(", ")", ",", "DL", ",", "PtrVT", ")", ")", ";", "return", "GlobalAddr", ";", "}", "if", "(", "getTargetMachine", "(", ")", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", ")", "{", "const", "unsigned", "char", "MO_NC", "=", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", "|", "MO_NC", ")", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", "|", "MO_NC", ")", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", "|", "MO_NC", ")", ")", ";", "}", "else", "{", "SDValue", "Hi", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "<NUM_LIT>", ",", "OpFlags", "|", "<STR_LIT>", ")", ";"], "ground_truth": ["unsigned", "char", "LoFlags", "=", "OpFlags", "|", "<STR_LIT>", "|", "<STR_LIT>", ";"], "File": "AArch64ISelLowering (2)1", "Func": "LowerGlobalAddress", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10687, "Length": 384, "Cover_Rate": 0.7020109689213894, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVMContext", "&", "Ctx", "=", "F", ".", "getContext", "(", ")", ";", "Type", "*", "I8", "=", "Type", "::", "getInt8Ty", "(", "Ctx", ")", ";", "FunctionType", "*", "FnType", "=", "FunctionType", "::", "get", "(", "Type", "::", "getVoidTy", "(", "Ctx", ")", ",", "{", "Type", "::", "getInt8PtrTy", "(", "Ctx", ")", ",", "I8", ",", "Arg", ".", "getType", "(", ")", "}", ",", "false", ")", ";", "Constant", "*", "Fn", "=", "F", ".", "getParent", "(", ")", "->", "getOrInsertFunction", "(", "GetArgumentSymbolName", "(", "Arg", ")", ",", "FnType", ")", ";", "Value", "*", "ArgName", "=", "CreateStringPtr", "(", "BB", ",", "Arg", ".", "getName", "(", ")", ")", ";"], "ground_truth": ["Value", "*", "Args", "[", "]", "=", "{", "ArgName", ",", "ConstantInt", "::", "get", "(", "I8", ",", "Arg", ".", "getArgNo", "(", ")", ")", ",", "&", "Arg", "}", ";"], "File": "SNESInstrumentFunctions", "Func": "BuildArgument", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10688, "Length": 117, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "&", "Tail", "=", "*", "MRI", "->", "use_begin", "(", "DestReg", ")", "->", "getParent", "(", ")", ";", "switch", "(", "Tail", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Tail", ")", ";", "return", "false", ";", "case", "<STR_LIT>", ":", "{", "int64_t", "Offset", "=", "Tail", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Tail", ")", ";", "foldOffset", "(", "HiLUI", ",", "LoADDI", ",", "Tail", ",", "Offset", ")", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "{", "int64_t", "Offset", ";", "if", "(", "!", "matchLargeOffset", "(", "Tail", ",", "DestReg", ",", "Offset", ")", ")", "return", "false", ";", "foldOffset", "(", "HiLUI", ",", "LoADDI", ",", "Tail", ",", "Offset", ")", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "RISCVMergeBaseOffset", "Func": "detectAndFoldOffset", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10689, "Length": 155, "Cover_Rate": 0.3944020356234097, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstructionSelector", "::", "selectInsertVal", "(", "Register", "ResVReg", ",", "const", "<ISA_LIT>Type", "*", "ResType", ",", "MachineInstr", "&", "I", ")", "const", "{", "MachineBasicBlock", "&", "BB", "=", "*", "I", ".", "getParent", "(", ")", ";"], "ground_truth": ["auto", "MIB", "=", "BuildMI", "(", "BB", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addDef", "(", "ResVReg", ")", ".", "addUse", "(", "GR", ".", "get<ISA_LIT>TypeID", "(", "ResType", ")", ")", ".", "addUse", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addUse", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";"], "File": "SPIRVInstructionSelector1", "Func": "selectInsertVal", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10690, "Length": 96, "Cover_Rate": 0.6575342465753424, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcge_u32", "(", "uint32x2_t", "__a", ",", "uint32x2_t", "__b", ")", "{"], "ground_truth": ["return", "(", "uint32x2_t", ")", "(", "__a", ">=", "__b", ")", ";"], "File": "arm", "Func": "neon1_vcge_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10691, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EmitARM64WinUnwindCode", "(", "Win64EH", "::", "UOP_PushMachFrame", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AArch64WinCOFFStreamer11", "Func": "EmitARM64WinCFIMachineFrame", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10692, "Length": 13, "Cover_Rate": 0.65, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "makeArrayRef", "(", "VarInitAddresses", ")", ";"], "ground_truth": ["}"], "File": "HSAILStoreInitializer", "Func": "varInitAddresses", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10693, "Length": 7, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "(", "TT", ",", "GPU", ",", "FS", ",", "TM", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsUp", ",", "getStackAlignment", "(", ")", ",", "<NUM_LIT>", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", ",", "GISel", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUSubtarget109", "Func": "SISubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10694, "Length": 43, "Cover_Rate": 0.671875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "TmpMBB", "=", "const_cast", "<", "MachineBasicBlock", "*", ">", "(", "&", "MBB", ")", ";"], "ground_truth": ["return", "findScratchRegister", "(", "TmpMBB", ",", "true", ",", "nullptr", ")", ";"], "File": "PPCFrameLowering54", "Func": "canUseAsEpilogue", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10695, "Length": 24, "Cover_Rate": 0.6486486486486487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "SET_OPTION_IF_UNSET", "(", "opts", ",", "&", "global_options_set", ",", "param_sched_autopref_queue_depth", ",", "queue_depth", ")", ";", "if", "(", "aarch64_autovec_preference", "==", "<NUM_LIT>", ")", "SET_OPTION_IF_UNSET", "(", "opts", ",", "&", "global_options_set", ",", "aarch64_sve_compare_costs", ",", "<NUM_LIT>", ")", ";", "if", "(", "aarch64_tune_params", ".", "prefetch", "->", "num_slots", ">", "<NUM_LIT>", ")", "SET_OPTION_IF_UNSET", "(", "opts", ",", "&", "global_options_set", ",", "param_simultaneous_prefetches", ",", "aarch64_tune_params", ".", "prefetch", "->", "num_slots", ")", ";", "if", "(", "aarch64_tune_params", ".", "prefetch", "->", "l1_cache_size", ">=", "<NUM_LIT>", ")", "SET_OPTION_IF_UNSET", "(", "opts", ",", "&", "global_options_set", ",", "param_l1_cache_size", ",", "aarch64_tune_params", ".", "prefetch", "->", "l1_cache_size", ")", ";", "if", "(", "aarch64_tune_params", ".", "prefetch", "->", "l1_cache_line_size", ">=", "<NUM_LIT>", ")", "SET_OPTION_IF_UNSET", "(", "opts", ",", "&", "global_options_set", ",", "param_l1_cache_line_size", ",", "aarch64_tune_params", ".", "prefetch", "->", "l1_cache_line_size", ")", ";", "if", "(", "aarch64_tune_params", ".", "prefetch", "->", "l2_cache_size", ">=", "<NUM_LIT>", ")", "SET_OPTION_IF_UNSET", "(", "opts", ",", "&", "global_options_set", ",", "param_l2_cache_size", ",", "aarch64_tune_params", ".", "prefetch", "->", "l2_cache_size", ")", ";", "if", "(", "!", "aarch64_tune_params", ".", "prefetch", "->", "prefetch_dynamic_strides", ")", "SET_OPTION_IF_UNSET", "(", "opts", ",", "&", "global_options_set", ",", "param_prefetch_dynamic_strides", ",", "<NUM_LIT>", ")", ";", "if", "(", "aarch64_tune_params", ".", "prefetch", "->", "minimum_stride", ">=", "<NUM_LIT>", ")", "SET_OPTION_IF_UNSET", "(", "opts", ",", "&", "global_options_set", ",", "param_prefetch_minimum_stride", ",", "aarch64_tune_params", ".", "prefetch", "->", "minimum_stride", ")", ";", "SET_OPTION_IF_UNSET", "(", "opts", ",", "&", "global_options_set", ",", "param_sched_pressure_algorithm", ",", "SCHED_PRESSURE_MODEL", ")", ";", "int", "guard_size", "=", "param_stack_clash_protection_guard_size", ";", "if", "(", "guard_size", "!=", "<NUM_LIT>", "&&", "guard_size", "!=", "<NUM_LIT>", ")", "error", "(", "<STR_LIT>", "<STR_LIT>", ",", "guard_size", ",", "(", "<NUM_LIT>", "<<", "guard_size", ")", "/", "<NUM_LIT>", ")", ";", "SET_OPTION_IF_UNSET", "(", "opts", ",", "&", "global_options_set", ",", "param_stack_clash_protection_probe_interval", ",", "guard_size", ")", ";", "int", "probe_interval", "=", "param_stack_clash_protection_probe_interval", ";", "if", "(", "guard_size", "!=", "probe_interval", ")", "error", "(", "<STR_LIT>", "<STR_LIT>", ",", "guard_size", ",", "probe_interval", ")", ";", "if", "(", "opts", "->", "x_flag_prefetch_loop_arrays", "<", "<NUM_LIT>", "&&", "!", "opts", "->", "x_optimize_size", "&&", "aarch64_tune_params", ".", "prefetch", "->", "default_opt_level", ">=", "<NUM_LIT>", "&&", "opts", "->", "x_optimize", ">=", "aarch64_tune_params", ".", "prefetch", "->", "default_opt_level", ")", "opts", "->", "x_flag_prefetch_loop_arrays", "=", "<NUM_LIT>", ";", "if", "(", "opts", "->", "x_aarch64_arch_string", "==", "NULL", ")", "opts", "->", "x_aarch64_arch_string", "=", "selected_arch", "->", "name", ";", "if", "(", "opts", "->", "x_aarch64_cpu_string", "==", "NULL", ")", "opts", "->", "x_aarch64_cpu_string", "=", "selected_cpu", "->", "name", ";", "if", "(", "opts", "->", "x_aarch64_tune_string", "==", "NULL", ")", "opts", "->", "x_aarch64_tune_string", "=", "selected_tune", "->", "name", ";"], "ground_truth": ["aarch64_override_options_after_change_1", "(", "opts", ")", ";"], "File": "aarch641", "Func": "aarch64_override_options_internal", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10696, "Length": 348, "Cover_Rate": 0.554140127388535, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "pair", "<", "bool", ",", "unsigned", ">", "getReversedCmp", "(", "unsigned", "Op", ")", "{", "switch", "(", "Op", ")", "{", "case", "<STR_LIT>", ":", "return", "std", "::", "pair", "<", "bool", ",", "unsigned", ">", "(", "true", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "std", "::", "pair", "<", "bool", ",", "unsigned", ">", "(", "true", ",", "<STR_LIT>", ")", ";", "default", ":", "return", "std", "::", "pair", "<", "bool", ",", "unsigned", ">", "(", "false", ",", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "TOYPreEmit", "Func": "getReversedCmp", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10697, "Length": 75, "Cover_Rate": 0.9036144578313253, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_loadu_epi32", "(", "__mmask16", "__U", ",", "void", "const", "*", "__P", ")", "{"], "ground_truth": ["return", "(", "__m512i", ")", "__builtin_ia32_loaddqusi512_mask", "(", "(", "const", "__v16si", "*", ")", "__P", ",", "(", "__v16si", ")", "_mm512_setzero_si512", "(", ")", ",", "(", "__mmask16", ")", "__U", ")", ";"], "File": "avx512fintrin4", "Func": "_mm512_maskz_loadu_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10698, "Length": 50, "Cover_Rate": 0.9803921568627451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setArgFlags", "(", "CurArgInfo", ",", "AttributeList", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "CurArgInfo", ",", "<NUM_LIT>", ",", "RetInfos", ",", "OrigArgIndices", ")", ";", "}", "SmallVector", "<", "<STR_LIT>", ",", "<NUM_LIT>", ">", "Outs", ";", "subTargetRegTypeForCallingConv", "(", "MIRBuilder", ",", "RetInfos", ",", "OrigArgIndices", ",", "[", "&", "]", "(", "<STR_LIT>", "flags", ",", "EVT", "vt", ",", "EVT", "argvt", ",", "bool", "used", ",", "unsigned", "origIdx", ",", "unsigned", "partOffs", ")", "{", "Outs", ".", "emplace_back", "(", "flags", ",", "vt", ",", "argvt", ",", "used", ",", "origIdx", ",", "partOffs", ")", ";", "}", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "<ISA_LIT>CCState", "CCInfo", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ",", "MF", ",", "ArgLocs", ",", "F", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "TLI", ".", "CCAssignFnForReturn", "(", ")", ")", ";", "OutgoingValueHandler", "RetHandler", "(", "MIRBuilder", ",", "MF", ".", "getRegInfo", "(", ")", ",", "Ret", ")", ";", "if", "(", "!", "RetHandler", ".", "handle", "(", "ArgLocs", ",", "RetInfos", ")", ")", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "MipsCallLowering", "Func": "lowerReturn", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10699, "Length": 162, "Cover_Rate": 0.4090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "return", "false", ";", "}", "if", "(", "GET_CODE", "(", "pat", ")", "==", "PARALLEL", ")", "{", "int", "i", ";"], "ground_truth": ["for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "XVECLEN", "(", "pat", ",", "<NUM_LIT>", ")", ";", "i", "++", ")", "if", "(", "is_load_insn1", "(", "XVECEXP", "(", "pat", ",", "<NUM_LIT>", ",", "i", ")", ",", "load_mem", ")", ")", "return", "true", ";"], "File": "rs6000", "Func": "is_load_insn1", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10700, "Length": 55, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "size", "==", "<NUM_LIT>", "||", "size", "==", "<NUM_LIT>", "||", "size", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["unsigned", "index_align", "=", "insn", ">>", "<NUM_LIT>", "&", "<NUM_LIT>", ";"], "File": "ARMDisassemblerCore", "Func": "decodeLaneIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10701, "Length": 28, "Cover_Rate": 0.509090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isRegPair", "(", ")", "const", "{", "return", "Kind", "==", "k_RegPair", "&&", "RegIdx", ".", "Index", "<=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "MipsAsmParser104", "Func": "isRegPair", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10702, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "__v4sf", "__even_n0", "=", "{", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "__v4sf", "__even_neg_Y", "=", "vec_xor", "(", "__Y", ",", "__even_n0", ")", ";"], "ground_truth": ["return", "(", "__m128", ")", "vec_add", "(", "__X", ",", "__even_neg_Y", ")", ";"], "File": "pmmintrin2", "Func": "_mm_addsub_ps", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10703, "Length": 37, "Cover_Rate": 0.6166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "isa", "<", "VectorType", ">", "(", "VecTy", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "UseMaskForCond", "&&", "!", "UseMaskForGaps", "&&", "Factor", "<=", "TLI", "->", "getMaxSupportedInterleaveFactor", "(", ")", ")", "{", "unsigned", "NumElts", "=", "VecTy", "->", "getVectorNumElements", "(", ")", ";", "auto", "*", "SubVecTy", "=", "VectorType", "::", "get", "(", "VecTy", "->", "getScalarType", "(", ")", ",", "NumElts", "/", "Factor", ")", ";", "if", "(", "NumElts", "%", "Factor", "==", "<NUM_LIT>", "&&", "TLI", "->", "isLegalInterleavedAccessType", "(", "SubVecTy", ",", "DL", ")", ")", "return", "Factor", "*", "TLI", "->", "getNumInterleavedAccesses", "(", "SubVecTy", ",", "DL", ")", ";", "}", "return", "BaseT", "::", "getInterleavedMemoryOpCost", "(", "Opcode", ",", "VecTy", ",", "Factor", ",", "Indices", ",", "Alignment", ",", "AddressSpace", ",", "UseMaskForCond", ",", "UseMaskForGaps", ")", ";"], "ground_truth": ["}"], "File": "AArch64TargetTransformInfo53", "Func": "getInterleavedMemoryOpCost", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10704, "Length": 111, "Cover_Rate": 0.7207792207792207, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";"], "ground_truth": ["if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "<ISA_LIT>CondCodeToVal", "(", "static_cast", "<", "<STR_LIT>", ">", "(", "getMachineOpValue", "(", "MI", ",", "MO", ",", "Fixups", ",", "STI", ")", ")", ")", ";"], "File": "VEMCCodeEmitter1", "Func": "getCCOpValue", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10705, "Length": 41, "Cover_Rate": 0.5540540540540541, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "continue", ";", "}", "for", "(", "auto", "UI", "=", "MRI", "->", "use_begin", "(", "Last", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ",", "UE", "=", "MRI", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", ")", "{", "MachineOperand", "&", "MO", "=", "*", "UI", "++", ";", "MachineInstr", "&", "MI", "=", "*", "MO", ".", "getParent", "(", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MI", ".", "getDesc", "(", ")", ";", "int", "MemOpNo", "=", "<STR_LIT>", "(", "Desc", ".", "TSFlags", ")", "+", "<STR_LIT>", "(", "Desc", ")", ";", "MO", ".", "setReg", "(", "First", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "MemOpNo", "+", "<STR_LIT>", ")", ";", "if", "(", "Op", ".", "isImm", "(", ")", ")", "Op", ".", "setImm", "(", "Op", ".", "getImm", "(", ")", "+", "AddrDispShift", ")", ";", "else", "if", "(", "!", "Op", ".", "isJTI", "(", ")", ")", "Op", ".", "setOffset", "(", "Op", ".", "getOffset", "(", ")", "+", "AddrDispShift", ")", ";", "}", "MRI", "->", "clearKillFlags", "(", "First", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "++", "NumRedundantLEAs", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "Last", ".", "dump", "(", ")", ";", ")", ";", "assert", "(", "MRI", "->", "use_empty", "(", "Last", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "Last", ".", "eraseFromParent", "(", ")", ";", "I2", "=", "List", ".", "erase", "(", "I2", ")", ";", "Changed", "=", "true", ";", "}", "++", "I1", ";", "}", "}", "return", "Changed", ";"], "ground_truth": ["}"], "File": "X86OptimizeLEAs12", "Func": "removeRedundantLEAs", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10706, "Length": 242, "Cover_Rate": 0.654054054054054, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "{", "if", "(", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "||", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "||", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "return", "None", ";", "int", "Shift", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "assert", "(", "(", "Shift", "==", "<NUM_LIT>", "||", "Shift", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "Offset", "=", "Sign", "*", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "<<", "Shift", ")", ";", "}", "}", "return", "RegImmPair", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "Offset", "}", ";"], "ground_truth": ["}"], "File": "AArch64InstrInfo105", "Func": "isAddImmediate", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10707, "Length": 113, "Cover_Rate": 0.48917748917748916, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "ArgT", "&", "Arg", ":", "Args", ")", "{", "TotalBytes", "+=", "Arg", ".", "VT", ".", "getStoreSize", "(", ")", ";", "}", "return", "TotalBytes", ";"], "ground_truth": ["}"], "File": "AVRISelLowering12", "Func": "getTotalArgumentsSizeInBytes", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10708, "Length": 25, "Cover_Rate": 0.5813953488372093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask16", ")", "__builtin_ia32_cmpd512_mask", "(", "(", "__v16si", ")", "__X", ",", "(", "__v16si", ")", "__Y", ",", "__P", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_cmp_epi32_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10709, "Length": 26, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Size", "==", "<NUM_LIT>", "&&", "Dst", ".", "getID", "(", ")", "==", "<STR_LIT>", "&&", "Src", ".", "getID", "(", ")", "==", "<STR_LIT>", ")", "return", "std", "::", "numeric_limits", "<", "unsigned", ">", "::", "max", "(", ")", ";", "return", "RegisterBankInfo", "::", "copyCost", "(", "Dst", ",", "Src", ",", "Size", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo1", "Func": "copyCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10710, "Length": 47, "Cover_Rate": 0.44761904761904764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>OffsetAllocator", "::", "EnterScope", "(", "MachineBasicBlock", "*", "MBB", ")", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MBB", "->", "getName", "(", ")", "<<", "'\\n'", ")", ";"], "File": "JVMOffsetAllocator", "Func": "EnterScope", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10711, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CCAssignFn", "*", "<ISA_LIT>CallLowering", "::", "CCAssignFnForCall", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "IsVarArg", ")", "const", "{"], "ground_truth": ["return", "CC_<ISA_LIT>", ";"], "File": "AMDGPUISelLowering103", "Func": "CCAssignFnForCall", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10712, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "addr", ")", "!=", "UNSPEC", "||", "XVECLEN", "(", "addr", ",", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["if", "(", "XINT", "(", "addr", ",", "<NUM_LIT>", ")", "!=", "ARC_UNSPEC_GOT", "&&", "XINT", "(", "addr", ",", "<NUM_LIT>", ")", "!=", "ARC_UNSPEC_GOTOFF", "&&", "XINT", "(", "addr", ",", "<NUM_LIT>", ")", "!=", "ARC_UNSPEC_GOTOFFPC", "&&", "XINT", "(", "addr", ",", "<NUM_LIT>", ")", "!=", "UNSPEC_TLS_GD", "&&", "XINT", "(", "addr", ",", "<NUM_LIT>", ")", "!=", "UNSPEC_TLS_IE", ")", "return", "false", ";"], "File": "arc6", "Func": "arc_legitimate_pic_addr_p", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10713, "Length": 71, "Cover_Rate": 0.3837837837837838, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "crtl", "->", "is_leaf", "&&", "!", "sh_pr_n_sets", "(", ")", "&&", "!", "(", "TARGET_SHCOMPACT", "&&", "(", "(", "crtl", "->", "args", ".", "info", ".", "call_cookie", "&", "~", "CALL_COOKIE_RET_TRAMP", "(", "<NUM_LIT>", ")", ")", "||", "crtl", "->", "saves_all_registers", ")", ")", ")", "x", "=", "hard_reg", ";", "else", "x", "=", "gen_frame_mem", "(", "Pmode", ",", "return_address_pointer_rtx", ")", ";", "}", "else", "x", "=", "NULL_RTX", ";"], "ground_truth": ["return", "x", ";"], "File": "sh4", "Func": "sh_allocate_initial_value", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10714, "Length": 61, "Cover_Rate": 0.6853932584269663, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "simplejump_p", "(", "insn", ")", "||", "(", "(", "JUMP_P", "(", "insn", ")", "||", "CALL_P", "(", "insn", ")", ")", ")", ")", "length", "+=", "<NUM_LIT>", ";", "return", "length", ";"], "ground_truth": ["}"], "File": "iq2000", "Func": "iq2000_adjust_insn_length", "Target": "iq2000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10715, "Length": 29, "Cover_Rate": 0.725, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isPositionIndependent", "(", ")", ")", "return", "getAddrNonPIC", "(", "N", ",", "Ty", ",", "DAG", ")", ";"], "ground_truth": ["return", "getAddrLocal", "(", "N", ",", "Ty", ",", "DAG", ")", ";"], "File": "Cpu0ISelLowering", "Func": "lowerBlockAddress", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10716, "Length": 27, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "VAListFI", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "Value", "*", "VAListS", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";", "int", "argOffset", "=", "FuncInfo", "->", "getVarArgsOffset", "(", ")", ";"], "ground_truth": ["SDValue", "VAList", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "getPointerTy", "(", ")", ",", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "argOffset", ")", ")", ";"], "File": "Tile64ISelLowering", "Func": "LowerVASTART", "Target": "Tile64", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 10717, "Length": 73, "Cover_Rate": 0.453416149068323, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AvailableQueue", ".", "clear", "(", ")", ";"], "ground_truth": ["}"], "File": "PatmosSchedStrategy", "Func": "clear", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 10718, "Length": 7, "Cover_Rate": 0.35, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "half_mode", "=", "HImode", ";", "break", ";", "case", "E_P2QImode", ":", "half_mode", "=", "QImode", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "byte", "=", "GET_MODE_SIZE", "(", "half_mode", ")", ";", "while", "(", "num", "--", ")", "{", "rtx", "op", "=", "operands", "[", "num", "]", ";", "if", "(", "MEM_P", "(", "op", ")", ")", "{", "if", "(", "mem_op", "&&", "rtx_equal_p", "(", "op", ",", "mem_op", ")", ")", "{", "lo_half", "[", "num", "]", "=", "lo_half", "[", "mem_num", "]", ";", "hi_half", "[", "num", "]", "=", "hi_half", "[", "mem_num", "]", ";", "}", "else", "{", "mem_op", "=", "op", ";", "mem_num", "=", "num", ";", "lo_half", "[", "num", "]", "=", "adjust_address", "(", "op", ",", "half_mode", ",", "<NUM_LIT>", ")", ";", "hi_half", "[", "num", "]", "=", "adjust_address", "(", "op", ",", "half_mode", ",", "byte", ")", ";", "}"], "ground_truth": ["}"], "File": "i386-expand1", "Func": "split_double_mode", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10719, "Length": 124, "Cover_Rate": 0.4901185770750988, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "InnerEltVT", "=", "InnerVT", ".", "getVectorElementType", "(", ")", ";", "if", "(", "OpEltVT", "==", "InnerEltVT", ")", "{", "assert", "(", "OpVT", "==", "InnerVT", "&&", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "InnerEltVT", ".", "getSizeInBits", "(", ")", "<", "InputBits", ")", "return", "SDValue", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "OpVT", ",", "V", ")", ")", ";", "}", "if", "(", "V", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSimpleValueType", "(", ")", ".", "getSizeInBits", "(", ")", "==", "InputBits", ")", "{", "SDValue", "ExtractedV", "=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "OrigV", "=", "ExtractedV", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "auto", "*", "ExtractIdx", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "ExtractedV", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "if", "(", "ExtractIdx", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", "{", "MVT", "OrigVT", "=", "OrigV", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "OrigVT", ".", "getSizeInBits", "(", ")", ">", "OpVT", ".", "getSizeInBits", "(", ")", ")", "{", "int", "Ratio", "=", "OrigVT", ".", "getSizeInBits", "(", ")", "/", "OpVT", ".", "getSizeInBits", "(", ")", ";", "OrigVT", "=", "<STR_LIT>", "(", "OrigVT", ".", "getVectorElementType", "(", ")", ",", "OrigVT", ".", "getVectorNumElements", "(", ")", "/", "Ratio", ")", ";", "OrigV", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "OrigVT", ",", "OrigV", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "}", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "OpVT", ",", "OrigV", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ")", ";", "}"], "ground_truth": ["}"], "File": "X86ISelLowering (2)4", "Func": "performVZEXTCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10720, "Length": 289, "Cover_Rate": 0.6450892857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetWinCOFFStreamer", "::", "EmitARM64WinCFISaveRegPX", "(", "unsigned", "Reg", ",", "int", "Offset", ")", "{", "EmitARM64WinUnwindCode", "(", "Win64EH", "::", "UOP_SaveRegPX", ",", "Reg", ",", "Offset", ")", ";"], "ground_truth": ["}"], "File": "AArch64WinCOFFStreamer11", "Func": "EmitARM64WinCFISaveRegPX", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10721, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "imm", "==", "<NUM_LIT>", ")", "{", "Opcode", "=", "<STR_LIT>", ";", "}", "Inst", ".", "setOpcode", "(", "Opcode", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";"], "File": "ARMDisassembler81", "Func": "DecodeT2HintSpaceInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10722, "Length": 40, "Cover_Rate": 0.3007518796992481, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "targetm", ".", "target_option", ".", "pragma_parse", "=", "arm_pragma_target_parse", ";", "targetm", ".", "resolve_overloaded_builtin", "=", "arm_resolve_overloaded_builtin", ";", "c_register_pragma", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "arm_pragma_arm", ")", ";"], "ground_truth": ["REGISTER_SUBTARGET_PRAGMAS", "(", ")", ";"], "File": "arm-c", "Func": "arm_register_target_pragmas", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10723, "Length": 27, "Cover_Rate": 0.7941176470588235, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumOps", ";", "++", "i", ")", "if", "(", "!", "(", "isUndefOrEqual", "(", "Mask", "[", "i", "]", ",", "i", "+", "NumOps", ")", "||", "(", "V2IsUndef", "&&", "isUndefOrInRange", "(", "Mask", "[", "i", "]", ",", "NumOps", ",", "NumOps", "*", "<NUM_LIT>", ")", ")", "||", "(", "V2IsSplat", "&&", "isUndefOrEqual", "(", "Mask", "[", "i", "]", ",", "NumOps", ")", ")", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "X86ISelLowering150", "Func": "isCommutedMOVLMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10724, "Length": 69, "Cover_Rate": 0.4928571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "LinkerConfig", "::", "DynObj", "==", "config", "(", ")", ".", "codeGenType", "(", ")", "||", "m_pGOT", "->", "hasGOT1", "(", ")", "||", "m_pGOTSymbol", "!=", "NULL", ")", "{", "m_pGOT", "->", "finalizeSectionSize", "(", ")", ";", "defineGOTSymbol", "(", "pBuilder", ")", ";", "}", "if", "(", "m_pPLT", "->", "hasPLT1", "(", ")", ")", "m_pPLT", "->", "finalizeSectionSize", "(", ")", ";", "ELFFileFormat", "*", "file_format", "=", "getOutputFormat", "(", ")", ";", "if", "(", "!", "m_pRelDyn", "->", "empty", "(", ")", ")", "{", "assert", "(", "!", "config", "(", ")", ".", "isCodeStatic", "(", ")", "&&", "<STR_LIT>", ")", ";", "file_format", "->", "getRelDyn", "(", ")", ".", "setSize", "(", "m_pRelDyn", "->", "numOfRelocs", "(", ")", "*", "getRelEntrySize", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMLDBackend", "Func": "doPreLayout", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10725, "Length": 103, "Cover_Rate": 0.4790697674418605, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasRCPC_IMMO", "(", ")", "const", "{", "return", "HasRCPC_IMMO", ";"], "ground_truth": ["}"], "File": "AArch64Subtarget (2)1", "Func": "hasRCPC_IMMO", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10726, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["return", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ";"], "File": "XNCMFrameLowering", "Func": "hasReservedCallFrame", "Target": "XNCM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10727, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>Subtarget", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "AGCSubtarget", "Func": "anchor", "Target": "AGC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10728, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printNeg", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["static_cast", "<", "<ISA_LIT>InstPrinter", "*", ">", "(", "this", ")", "->", "printNeg", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "File": "AMDGPUInstPrinter11", "Func": "printNeg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10729, "Length": 41, "Cover_Rate": 0.9761904761904762, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "isa", "<", "VectorType", ">", "(", "VecTy", ")", "&&", "<STR_LIT>", ")", ";", "bool", "EltIs64Bits", "=", "DL", ".", "getTypeSizeInBits", "(", "VecTy", "->", "getScalarType", "(", ")", ")", "==", "<NUM_LIT>", ";", "if", "(", "Factor", "<=", "TLI", "->", "getMaxSupportedInterleaveFactor", "(", ")", "&&", "!", "EltIs64Bits", ")", "{", "unsigned", "NumElts", "=", "VecTy", "->", "getVectorNumElements", "(", ")", ";", "Type", "*", "SubVecTy", "=", "VectorType", "::", "get", "(", "VecTy", "->", "getScalarType", "(", ")", ",", "NumElts", "/", "Factor", ")", ";", "unsigned", "SubVecSize", "=", "DL", ".", "getTypeSizeInBits", "(", "SubVecTy", ")", ";", "if", "(", "NumElts", "%", "Factor", "==", "<NUM_LIT>", "&&", "(", "SubVecSize", "==", "<NUM_LIT>", "||", "SubVecSize", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "&&", "!", "VecTy", "->", "getScalarType", "(", ")", "->", "isHalfTy", "(", ")", ")", "return", "Factor", "*", "(", "(", "SubVecSize", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ")", ";", "}", "return", "BaseT", "::", "getInterleavedMemoryOpCost", "(", "Opcode", ",", "VecTy", ",", "Factor", ",", "Indices", ",", "Alignment", ",", "AddressSpace", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo69", "Func": "getInterleavedMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10730, "Length": 145, "Cover_Rate": 0.7967032967032966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TII", "->", "isPredicated", "(", "&", "*", "BI", ")", ")", "continue", ";", "int", "OperandIdx", "=", "TII", "->", "getOperandIdx", "(", "BI", "->", "getOpcode", "(", ")", ",", "<STR_LIT>", "::", "write", ")", ";", "if", "(", "OperandIdx", ">", "-", "<NUM_LIT>", "&&", "BI", "->", "getOperand", "(", "OperandIdx", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "continue", ";", "int", "DstIdx", "=", "TII", "->", "getOperandIdx", "(", "BI", "->", "getOpcode", "(", ")", ",", "<STR_LIT>", "::", "dst", ")", ";", "if", "(", "DstIdx", "==", "-", "<NUM_LIT>", ")", "{", "continue", ";", "}", "unsigned", "Dst", "=", "BI", "->", "getOperand", "(", "DstIdx", ")", ".", "getReg", "(", ")", ";", "if", "(", "isTrans", "||", "TII", "->", "isTransOnly", "(", "&", "*", "BI", ")", ")", "{", "Result", "[", "Dst", "]", "=", "<STR_LIT>", ";", "continue", ";", "}", "if", "(", "BI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "BI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Result", "[", "Dst", "]", "=", "<STR_LIT>", ";", "continue", ";", "}", "if", "(", "Dst", "==", "<STR_LIT>", ")", "{", "continue", ";", "}", "unsigned", "PVReg", "=", "<NUM_LIT>", ";", "switch", "(", "TRI", ".", "getHWRegChan", "(", "Dst", ")", ")", "{", "case", "<NUM_LIT>", ":", "PVReg", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":"], "ground_truth": ["PVReg", "=", "<STR_LIT>", ";"], "File": "R600Packetizer14", "Func": "getPreviousVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10731, "Length": 190, "Cover_Rate": 0.5093833780160858, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isPerfectIncrement", "(", "SDValue", "Inc", ",", "EVT", "VecTy", ",", "unsigned", "NumVecs", ")", "{", "auto", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Inc", ")", ";", "return", "C", "&&", "C", "->", "getZExtValue", "(", ")", "==", "VecTy", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", "*", "NumVecs", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG", "Func": "isPerfectIncrement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10732, "Length": 45, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "units", "==", "UNITS_D_ADDR", ")", "return", "(", "get_attr_addr_regfile", "(", "insn", ")", "==", "ADDR_REGFILE_A", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "else", "{", "enum", "attr_dest_regfile", "rf", "=", "get_attr_dest_regfile", "(", "insn", ")", ";", "if", "(", "rf", "==", "DEST_REGFILE_ANY", ")", "return", "get_attr_type", "(", "insn", ")", "==", "TYPE_BRANCH", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["else", "return", "rf", "==", "DEST_REGFILE_A", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "File": "c6x", "Func": "get_insn_side", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 10733, "Length": 59, "Cover_Rate": 0.7972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>DAGToDAGISel", "::", "getAddressOperands", "(", "const", "<ISA_LIT>AddressingMode", "&", "AM", ",", "EVT", "VT", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Disp", ")", "{", "Base", "=", "AM", ".", "Base", ";", "if", "(", "!", "Base", ".", "getNode", "(", ")", ")", "Base", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "VT", ")", ";", "else", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "int64_t", "FrameIndex", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FrameIndex", ",", "VT", ")", ";"], "ground_truth": ["}", "else", "if", "(", "Base", ".", "getValueType", "(", ")", "!=", "VT", ")", "{"], "File": "SystemZISelDAGToDAG26", "Func": "getAddressOperands", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10734, "Length": 99, "Cover_Rate": 0.5469613259668509, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512h", ")", "__builtin_ia32_vfnmaddph512_mask", "(", "(", "__v32hf", ")", "__A", ",", "(", "__v32hf", ")", "__B", ",", "(", "__v32hf", ")", "__C", ",", "(", "__mmask32", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm512_mask_fnmadd_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10735, "Length": 30, "Cover_Rate": 0.5172413793103449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "SU", "->", "getInstr", "(", ")", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "TMS320C64XHazardRecognizer", "Func": "isMove", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 10736, "Length": 16, "Cover_Rate": 0.5517241379310345, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "LowerSUB", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{"], "ground_truth": ["assert", "(", "Op", ".", "getValueType", "(", ")", ".", "is256BitVector", "(", ")", "&&", "Op", ".", "getValueType", "(", ")", ".", "isInteger", "(", ")", "&&", "<STR_LIT>", ")", ";"], "File": "X86ISelLowering (2)2", "Func": "LowerSUB", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10737, "Length": 37, "Cover_Rate": 0.8043478260869565, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_movhlps", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin5", "Func": "_mm_movehl_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10738, "Length": 18, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addr", "=", "mips_got_load", "(", "dest", ",", "addr", ",", "SYMBOL_GOTOFF_CALL", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "dest", ",", "addr", ")", ")", ";", "return", "true", ";", "}", "else", "{", "mips_emit_move", "(", "dest", ",", "addr", ")", ";", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "mips", "Func": "mips_load_call_address", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10739, "Length": 39, "Cover_Rate": 0.5342465753424658, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addHWRegsAsmRegOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "MipsAsmParser1", "Func": "addHWRegsAsmRegOperands", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10740, "Length": 21, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "LoadVal", "=", "DAG", ".", "getLoad", "(", "RegTy", ",", "DL", ",", "Chain", ",", "LoadPtr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "Alignment", ")", ";", "MemOpChains", ".", "push_back", "(", "LoadVal", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "ArgReg", "=", "ArgRegs", "[", "ByVal", ".", "FirstIdx", "+", "I", "]", ";", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "ArgReg", ",", "LoadVal", ")", ")", ";", "}", "if", "(", "ByValSize", "==", "Offset", ")", "return", ";", "if", "(", "LeftoverBytes", ")", "{", "assert", "(", "(", "ByValSize", ">", "Offset", ")", "&&", "(", "ByValSize", "<", "Offset", "+", "RegSize", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "Val", ";", "for", "(", "unsigned", "LoadSize", "=", "RegSize", "/", "<NUM_LIT>", ",", "TotalSizeLoaded", "=", "<NUM_LIT>", ";", "Offset", "<", "ByValSize", ";", "LoadSize", "/=", "<NUM_LIT>", ")", "{", "unsigned", "RemSize", "=", "ByValSize", "-", "Offset", ";", "if", "(", "RemSize", "<", "LoadSize", ")", "continue", ";", "SDValue", "LoadPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrTy", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "Offset", ",", "PtrTy", ")", ")", ";", "SDValue", "LoadVal", "=", "DAG", ".", "getExtLoad", "(", "<STR_LIT>", ",", "DL", ",", "RegTy", ",", "Chain", ",", "LoadPtr", ",", "MachinePointerInfo", "(", ")", ",", "<STR_LIT>", "(", "LoadSize", "*", "<NUM_LIT>", ")", ",", "false", ",", "false", ",", "Alignment", ")", ";", "MemOpChains", ".", "push_back", "(", "LoadVal", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "Shamt", ";"], "ground_truth": ["if", "(", "isLittle", ")", "Shamt", "=", "TotalSizeLoaded", ";"], "File": "MipsISelLowering64", "Func": "passByValArg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10741, "Length": 222, "Cover_Rate": 0.33134328358208953, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstrInfo", "::", "<ISA_LIT>InstrInfo", "(", "const", "<ISA_LIT>Subtarget", "&", "ST", ")", ":", "<ISA_LIT>GenInstrInfo", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "RI", "(", "ST", ")", ",", "ST", "(", "ST", ")", "{"], "ground_truth": ["}"], "File": "SIInstrInfo95", "Func": "SIInstrInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10742, "Length": 28, "Cover_Rate": 0.875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PLTEntryBase", "*", "plt0", "=", "&", "(", "llvm", "::", "cast", "<", "PLTEntryBase", ">", "(", "*", "first", ")", ")", ";", "return", "plt0", ";"], "ground_truth": ["}"], "File": "X86PLT", "Func": "getPLT0", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10743, "Length": 22, "Cover_Rate": 0.36065573770491804, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "MBlazeRegisterInfo12", "Func": "getRegisterNumbering", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10744, "Length": 209, "Cover_Rate": 0.47285067873303166, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "AddiuSpImm", "(", "Imm", ")", ")", ".", "addImm", "(", "Imm", ")", ";"], "ground_truth": ["}"], "File": "Mips16InstrInfo (2)", "Func": "BuildAddiuSpImm", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10745, "Length": 20, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TTIImpl", "::", "isLegalNTLoad", "(", "Type", "*", "DataType", ",", "llvm", "::", "Align", "Alignment", ")", "{", "unsigned", "DataSize", "=", "DL", ".", "getTypeStoreSize", "(", "DataType", ")", ";"], "ground_truth": ["if", "(", "Alignment", ">=", "DataSize", "&&", "(", "DataSize", "==", "<NUM_LIT>", "||", "DataSize", "==", "<NUM_LIT>", ")", ")", "return", "DataSize", "==", "<NUM_LIT>", "?", "ST", "->", "hasSSE1", "(", ")", ":", "ST", "->", "hasAVX2", "(", ")", ";"], "File": "X86TargetTransformInfo72", "Func": "isLegalNTLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10746, "Length": 58, "Cover_Rate": 0.9354838709677419, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vuqaddq_s64", "(", "int64x2_t", "__a", ",", "uint64x2_t", "__b", ")", "{"], "ground_truth": ["return", "__builtin_aarch64_suqaddv2di_ssu", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon2_vuqaddq_s64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10747, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "IFlags", "=", "<NUM_LIT>", ";", "if", "(", "IFlagsStr", "!=", "<STR_LIT>", ")", "{", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "IFlagsStr", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Flag", "=", "StringSwitch", "<", "unsigned", ">", "(", "IFlagsStr", ".", "substr", "(", "i", ",", "<NUM_LIT>", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "~", "<NUM_LIT>", ")", ";", "if", "(", "Flag", "==", "~", "<NUM_LIT>", "||", "(", "IFlags", "&", "Flag", ")", ")", "return", "MatchOperand_NoMatch", ";", "IFlags", "|=", "Flag", ";", "}", "}", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateProcIFlags", "(", "(", "<STR_LIT>", ")", "IFlags", ",", "S", ")", ")", ";", "return", "MatchOperand_Success", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)5", "Func": "parseProcIFlagsOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10748, "Length": 129, "Cover_Rate": 0.6292682926829268, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "return", "UsedConst", ".", "XYPair", "==", "ReadConstIndex", ";", "}", "else", "{", "if", "(", "!", "UsedConst", ".", "ZWPair", ")", "{", "UsedConst", ".", "ZWPair", "=", "ReadConstIndex", ";", "}", "return", "UsedConst", ".", "ZWPair", "==", "ReadConstIndex", ";"], "ground_truth": ["}"], "File": "R600LowerConstCopy", "Func": "canFoldInBundle", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10749, "Length": 34, "Cover_Rate": 0.39080459770114945, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "STUB_INDEX_OFFSET", "+", "m_stack_align_off_in", ";"], "ground_truth": ["}"], "File": "i386-features", "Func": "get_stub_ptr_offset", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10750, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "<ISA_LIT>MCCodeEmitter", "::", "getMemEncodingMMSPImm5Lsl2", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "assert", "(", "MI", ".", "getOperand", "(", "OpNo", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "OffBits", "=", "getMachineOpValue", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ",", "Fixups", ",", "STI", ")", ">>", "<NUM_LIT>", ";", "return", "OffBits", "&", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "MipsMCCodeEmitter31", "Func": "getMemEncodingMMSPImm5Lsl2", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10751, "Length": 85, "Cover_Rate": 0.9770114942528736, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "visit", "(", "F", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "R600TextureIntrinsicsReplacer2", "Func": "runOnFunction", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10752, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isMovWSymbol", "(", "{", "<ISA_LIT>MCExpr", "::", "VK_ABS_G0", ",", "<ISA_LIT>MCExpr", "::", "VK_ABS_G0_S", ",", "<ISA_LIT>MCExpr", "::", "VK_TPREL_G0", ",", "<ISA_LIT>MCExpr", "::", "VK_DTPREL_G0", "}", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser (2)2", "Func": "isMovZSymbolG0", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10753, "Length": 23, "Cover_Rate": 0.7931034482758621, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Opc", "=", "(", "EltSize", "==", "<NUM_LIT>", ")", "?", "AMDGPU", "::", "DS_WRITE2ST64_B32", ":", "AMDGPU", "::", "DS_WRITE2ST64_B64", ";", "}", "assert", "(", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "NewOffset0", ")", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "NewOffset1", ")", ")", "&&", "(", "NewOffset0", "!=", "NewOffset1", ")", "&&", "<STR_LIT>", ")", ";", "const", "MCInstrDesc", "&", "Write2Desc", "=", "TII", "->", "get", "(", "Opc", ")", ";", "DebugLoc", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "Write2", "=", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "Write2Desc", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addOperand", "(", "*", "Addr", ")", ".", "addOperand", "(", "*", "Data0", ")", ".", "addOperand", "(", "*", "Data1", ")", ".", "addImm", "(", "NewOffset0", ")", ".", "addImm", "(", "NewOffset1", ")", ".", "addOperand", "(", "*", "M0Reg", ")", ".", "addMemOperand", "(", "*", "I", "->", "memoperands_begin", "(", ")", ")", ".", "addMemOperand", "(", "*", "Paired", "->", "memoperands_begin", "(", ")", ")", ";", "unsigned", "OrigRegs", "[", "]", "=", "{", "Data0", "->", "getReg", "(", ")", ",", "Data1", "->", "getReg", "(", ")", ",", "Addr", "->", "getReg", "(", ")", ",", "M0Reg", "->", "getReg", "(", ")", "}", ";", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "I", ")", ";", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "Paired", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "Paired", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["LIS", "->", "repairIntervalsInRange", "(", "MBB", ",", "Write2", ",", "Write2", ",", "OrigRegs", ")", ";"], "File": "SILoadStoreOptimizer20", "Func": "mergeWrite2Pair", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10754, "Length": 211, "Cover_Rate": 0.46993318485523383, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "long", "long", "__result", "=", "(", "(", "__v2df", ")", "__rounded", ")", "[", "<NUM_LIT>", "]", ";", "return", "__result", ";"], "ground_truth": ["}"], "File": "emmintrin2", "Func": "_mm_cvtsd_si64", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10755, "Length": 18, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "getTargetMachine", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "<ISA_LIT>CC", "<ISA_LIT>CCInfo", "(", "CallConv", ",", "Subtarget", "->", "isABI_O32", "(", ")", ",", "Subtarget", "->", "isFP64bit", "(", ")", ",", "CCInfo", ")", ";", "<ISA_LIT>CCInfo", ".", "analyzeCallResult", "(", "Ins", ",", "Subtarget", "->", "mipsSEUsesSoftFloat", "(", ")", ",", "CallNode", ",", "RetTy", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "RVLocs", "[", "i", "]", ".", "getLocReg", "(", ")", ",", "RVLocs", "[", "i", "]", ".", "getLocVT", "(", ")", ",", "InFlag", ")", ";", "Chain", "=", "Val", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "Val", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "RVLocs", "[", "i", "]", ".", "getValVT", "(", ")", "!=", "RVLocs", "[", "i", "]", ".", "getLocVT", "(", ")", ")", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "RVLocs", "[", "i", "]", ".", "getValVT", "(", ")", ",", "Val", ")", ";"], "File": "MipsISelLowering (2)1", "Func": "LowerCallResult", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10756, "Length": 183, "Cover_Rate": 0.7261904761904762, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "EXTRACT_LAST_REDUCTION", ":", "return", "sve_costs", "->", "clast_cost", ";", "case", "FOLD_LEFT_REDUCTION", ":", "switch", "(", "GET_MODE_INNER", "(", "TYPE_MODE", "(", "vectype", ")", ")", ")", "{", "case", "E_HFmode", ":", "case", "E_BFmode", ":"], "ground_truth": ["return", "sve_costs", "->", "fadda_f16_cost", ";"], "File": "aarch641", "Func": "aarch64_sve_in_loop_reduction_latency", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10757, "Length": 33, "Cover_Rate": 0.358695652173913, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>ATTInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "OS", "<<", "'%'", "<<", "getRegisterName", "(", "RegNo", ")", ";"], "ground_truth": ["}"], "File": "X86ATTInstPrinter18", "Func": "printRegName", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10758, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "else", "if", "(", "Reg0", "!=", "Reg1", ")", "{", "unsigned", "CommOpIdx1", ",", "CommOpIdx2", ";", "if", "(", "!", "TII", "->", "findCommutedOpIndices", "(", "MI", ",", "CommOpIdx1", ",", "CommOpIdx2", ")", "||", "CommOpIdx1", "!=", "<NUM_LIT>", "||", "MI", "->", "getOperand", "(", "CommOpIdx2", ")", ".", "getReg", "(", ")", "!=", "Reg0", ")", "return", "false", ";", "MachineInstr", "*", "CommutedMI", "=", "TII", "->", "commuteInstruction", "(", "MI", ")", ";", "if", "(", "!", "CommutedMI", ")", "return", "false", ";", "}", "if", "(", "Entry", ".", "LowRegs2", "&&", "!", "is<ISA_LIT>LowRegister", "(", "Reg0", ")", ")", "return", "false", ";", "if", "(", "Entry", ".", "Imm2Limit", ")", "{", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "Limit", "=", "(", "<NUM_LIT>", "<<", "Entry", ".", "Imm2Limit", ")", "-", "<NUM_LIT>", ";", "if", "(", "Imm", ">", "Limit", ")", "return", "false", ";", "}", "else", "{", "unsigned", "Reg2", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "Entry", ".", "LowRegs2", "&&", "!", "is<ISA_LIT>LowRegister", "(", "Reg2", ")", ")", "return", "false", ";", "}", "const", "MCInstrDesc", "&", "NewMCID", "=", "TII", "->", "get", "(", "Entry", ".", "NarrowOpc2", ")", ";", "unsigned", "PredReg", "=", "<NUM_LIT>", ";", "<STR_LIT>", "Pred", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "bool", "SkipPred", "=", "false", ";", "if", "(", "Pred", "!=", "<STR_LIT>", ")", "{", "if", "(", "!", "NewMCID", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "}", "else", "{", "SkipPred", "=", "!", "NewMCID", ".", "isPredicable", "(", ")", ";", "}", "bool", "HasCC", "=", "false", ";", "bool", "CCDead", "=", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MCID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "HasCC", "=", "(", "MI", "->", "getOperand", "(", "NumOps", "-", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", ";", "if", "(", "HasCC", "&&", "MI", "->", "getOperand", "(", "NumOps", "-", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ")", "CCDead", "=", "true", ";", "}", "if", "(", "!", "VerifyPredAndCC", "(", "MI", ",", "Entry", ",", "true", ",", "Pred", ",", "LiveCPSR", ",", "HasCC", ",", "CCDead", ")", ")", "return", "false", ";", "if", "(", "Entry", ".", "PartFlag", "&&", "NewMCID", ".", "hasOptionalDef", "(", ")", "&&", "HasCC", "&&", "canAddPseudoFlagDep", "(", "MI", ",", "IsSelfLoop", ")", ")", "return", "false", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";"], "ground_truth": ["MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "dl", ",", "NewMCID", ")", ";"], "File": "Thumb2SizeReduction51", "Func": "ReduceTo2Addr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10759, "Length": 376, "Cover_Rate": 0.5229485396383866, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "MF", ".", "getName", "(", ")", "<<", "'\\n'", ";", "}", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "MachineDominatorTree", "&", "MDT", "=", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "bool", "Changed", "=", "false", ";", "assert", "(", "MRI", ".", "isSSA", "(", ")", "&&", "<STR_LIT>", ")", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MBB", ".", "getName", "(", ")", "<<", "'\\n'", ")", ";", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "unsigned", "ToReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "FromReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "for", "(", "auto", "I", "=", "MRI", ".", "use_begin", "(", "FromReg", ")", ",", "E", "=", "MRI", ".", "use_end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "MachineOperand", "&", "O", "=", "*", "I", "++", ";", "MachineInstr", "*", "Where", "=", "O", ".", "getParent", "(", ")", ";", "if", "(", "Where", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "PHI", ")", "{", "MachineBasicBlock", "*", "Pred", "=", "Where", "->", "getOperand", "(", "&", "O", "-", "&", "Where", "->", "getOperand", "(", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "!", "MDT", ".", "dominates", "(", "&", "MBB", ",", "Pred", ")", ")", "continue", ";", "}", "else", "{", "if", "(", "&", "MI", "==", "Where", "||", "!", "MDT", ".", "dominates", "(", "&", "MI", ",", "Where", ")", ")", "continue", ";", "}", "Changed", "=", "true", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "O", "<<", "<STR_LIT>", "<<", "*", "Where", "<<", "<STR_LIT>", "<<", "MI", "<<", "<STR_LIT>", ")", ";", "O", ".", "setReg", "(", "ToReg", ")", ";", "assert", "(", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", "&&", "<STR_LIT>", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "WebAssemblyStoreResults1", "Func": "runOnMachineFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10760, "Length": 337, "Cover_Rate": 0.9132791327913279, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasMT", "(", ")", "const", "{", "return", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ";"], "ground_truth": ["}"], "File": "MipsAsmParser (2)4", "Func": "hasMT", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10761, "Length": 19, "Cover_Rate": 0.9047619047619048, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "AMDGPU", "::", "JUMP", ":", "return", "AMDGPU", "::", "CONTINUE_LOGICALZ_i32", ";", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "}", "return", "-", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer16", "Func": "getContinueZeroOpcode", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10762, "Length": 25, "Cover_Rate": 0.6578947368421053, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "mem", "=", "gen_frame_mem", "(", "GET_MODE", "(", "reg", ")", ",", "plus_constant", "(", "Pmode", ",", "base", ",", "offset", ")", ")", ";"], "ground_truth": ["add_reg_note", "(", "insn", ",", "REG_CFA_EXPRESSION", ",", "gen_rtx_SET", "(", "mem", ",", "reg", ")", ")", ";"], "File": "aarch64", "Func": "aarch64_add_cfa_expression", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10763, "Length": 34, "Cover_Rate": 0.6415094339622641, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getTargetConstant", "(", "countPopulation", "(", "V", ")", ",", "dl", ",", "<STR_LIT>", ")", ";", "}", "SDValue", "PopOut", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "InpVal", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "PopOut", ")", ";"], "ground_truth": ["}"], "File": "HexagonISelLowering (2)", "Func": "LowerCTPOP", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10764, "Length": 47, "Cover_Rate": 0.415929203539823, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetInstrDesc", "&", "TID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "!", "TID", ".", "isTerminator", "(", ")", ")", "return", "false", ";", "if", "(", "TID", ".", "isBranch", "(", ")", "&&", "!", "TID", ".", "isBarrier", "(", ")", ")", "return", "true", ";", "if", "(", "!", "TID", ".", "isPredicable", "(", ")", ")", "return", "true", ";", "return", "!", "isPredicated", "(", "MI", ")", ";"], "ground_truth": ["}"], "File": "SystemZInstrInfo25", "Func": "isUnpredicatedTerminator", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10765, "Length": 61, "Cover_Rate": 0.8356164383561644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>RegisterInfo", "::", "isAsmClobberable", "(", "const", "MachineFunction", "&", "MF", ",", "MCRegister", "PhysReg", ")", "const", "{"], "ground_truth": ["return", "PhysReg", "!=", "<STR_LIT>", "&&", "PhysReg", "!=", "<STR_LIT>", ";"], "File": "PPCRegisterInfo (2)3", "Func": "isAsmClobberable", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10766, "Length": 24, "Cover_Rate": 0.8275862068965517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "Type", ":", "Types", ")", "{", "if", "(", "Grouped", ".", "empty", "(", ")", "||", "Grouped", ".", "back", "(", ")", ".", "first", "!=", "Type", ")", "Grouped", ".", "push_back", "(", "std", "::", "make_pair", "(", "Type", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["else", "++", "Grouped", ".", "back", "(", ")", ".", "second", ";"], "File": "WebAssemblyTargetStreamer", "Func": "emitLocal", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10767, "Length": 50, "Cover_Rate": 0.42016806722689076, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", "addPass", "(", "create<ISA_LIT>PostRewritePass", "(", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "SystemZTargetMachine18", "Func": "addPostRegAlloc", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10768, "Length": 21, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsFirst", ")", "{", "IsFirst", "=", "false", ";", "}", "else", "{", "OS", "<<", "<STR_LIT>", ";", "}", "OS", "<<", "MBB", "->", "getNumber", "(", ")", ";", "}", "OS", "<<", "<STR_LIT>", "<<", "Entry", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "(", "Exit", "==", "nullptr", "?", "-", "<NUM_LIT>", ":", "Exit", "->", "getNumber", "(", ")", ")", "<<", "<STR_LIT>", "<<", "printReg", "(", "getBBSelectRegIn", "(", ")", ",", "TRI", ")", "<<", "<STR_LIT>", "<<", "printReg", "(", "getBBSelectRegOut", "(", ")", ",", "TRI", ")", "<<", "<STR_LIT>", ";", "for", "(", "auto", "&", "LI", ":", "LiveOuts", ")", "{", "OS", "<<", "printReg", "(", "LI", ",", "TRI", ")", "<<", "<STR_LIT>", ";", "}"], "ground_truth": ["OS", "<<", "<STR_LIT>", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "print", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10769, "Length": 102, "Cover_Rate": 0.7445255474452555, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "I", "=", "llvm", "::", "find_if", "(", "Res", ",", "[", "Reg", "]", "(", "const", "RegisterMaskPair", "&", "RM", ")", "{", "return", "RM", ".", "RegUnit", "==", "Reg", ";", "}", ")", ";", "if", "(", "I", "!=", "Res", ".", "end", "(", ")", ")", "I", "->", "LaneMask", "|=", "UsedMask", ";"], "ground_truth": ["else", "Res", ".", "push_back", "(", "RegisterMaskPair", "(", "Reg", ",", "UsedMask", ")", ")", ";"], "File": "GCNRegPressure13", "Func": "collectVirtualRegUses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10770, "Length": 58, "Cover_Rate": 0.3372093023255814, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PMLProfileImport", "(", "const", "<ISA_LIT>TargetMachine", "&", "TM", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "PatmosPMLProfileImport", "Func": "PatmosPMLProfileImport", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 10771, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CalleeSavedFrameSize", "=", "bytes", ";"], "ground_truth": ["}"], "File": "AAPMachineFunctionInfo", "Func": "setCalleeSavedFrameSize", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10772, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Subtarget", ".", "isDarwin", "(", ")", ")", "RegName", "=", "stripRegisterPrefix", "(", "RegName", ")", ";", "O", "<<", "RegName", ";", "return", ";", "}", "case", "MachineOperand", "::", "MO_Immediate", ":", "O", "<<", "MO", ".", "getImm", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "O", "<<", "*", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "O", "<<", "DL", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "<<", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "MO", ".", "getIndex", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "O", "<<", "*", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "MCSymbol", "*", "SymToPrint", ";", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Static", "&&", "(", "GV", "->", "isDeclaration", "(", ")", "||", "GV", "->", "isWeakForLinker", "(", ")", ")", ")", "{", "if", "(", "!", "GV", "->", "hasHiddenVisibility", "(", ")", ")", "{", "SymToPrint", "=", "getSymbolWithGlobalValueBase", "(", "GV", ",", "<STR_LIT>", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ".", "getGVStubEntry", "(", "SymToPrint", ")", ";", "if", "(", "StubSym", ".", "getPointer", "(", ")", "==", "<NUM_LIT>", ")", "StubSym", "=", "MachineModuleInfoImpl", "::"], "ground_truth": ["StubValueTy", "(", "getSymbol", "(", "GV", ")", ",", "!", "GV", "->", "hasInternalLinkage", "(", ")", ")", ";"], "File": "PPCAsmPrinter32", "Func": "printOperand", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10773, "Length": 222, "Cover_Rate": 0.511520737327189, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "flags", "&", "OPTION_MASK_MFCRF", ")", "!=", "<NUM_LIT>", ")", "rs6000_define_or_undefine_macro", "(", "define_p", ",", "<STR_LIT>", ")", ";", "if", "(", "(", "flags", "&", "OPTION_MASK_POPCNTB", ")", "!=", "<NUM_LIT>", ")", "rs6000_define_or_undefine_macro", "(", "define_p", ",", "<STR_LIT>", ")", ";", "if", "(", "(", "flags", "&", "OPTION_MASK_FPRND", ")", "!=", "<NUM_LIT>", ")", "rs6000_define_or_undefine_macro", "(", "define_p", ",", "<STR_LIT>", ")", ";", "if", "(", "(", "flags", "&", "OPTION_MASK_CMPB", ")", "!=", "<NUM_LIT>", ")", "rs6000_define_or_undefine_macro", "(", "define_p", ",", "<STR_LIT>", ")", ";", "if", "(", "(", "flags", "&", "OPTION_MASK_MFPGPR", ")", "!=", "<NUM_LIT>", ")", "rs6000_define_or_undefine_macro", "(", "define_p", ",", "<STR_LIT>", ")", ";", "if", "(", "(", "flags", "&", "OPTION_MASK_POPCNTD", ")", "!=", "<NUM_LIT>", ")", "rs6000_define_or_undefine_macro", "(", "define_p", ",", "<STR_LIT>", ")", ";", "if", "(", "(", "flags", "&", "OPTION_MASK_DIRECT_MOVE", ")", "!=", "<NUM_LIT>", ")", "rs6000_define_or_undefine_macro", "(", "define_p", ",", "<STR_LIT>", ")", ";", "if", "(", "(", "flags", "&", "OPTION_MASK_MODULO", ")", "!=", "<NUM_LIT>", ")", "rs6000_define_or_undefine_macro", "(", "define_p", ",", "<STR_LIT>", ")", ";", "if", "(", "(", "flags", "&", "OPTION_MASK_SOFT_FLOAT", ")", "!=", "<NUM_LIT>", ")", "rs6000_define_or_undefine_macro", "(", "define_p", ",", "<STR_LIT>", ")", ";", "if", "(", "(", "flags", "&", "OPTION_MASK_RECIP_PRECISION", ")", "!=", "<NUM_LIT>", ")", "rs6000_define_or_undefine_macro", "(", "define_p", ",", "<STR_LIT>", ")", ";", "if", "(", "(", "flags", "&", "OPTION_MASK_ALTIVEC", ")", "!=", "<NUM_LIT>", ")", "{", "const", "char", "*", "vec_str", "=", "(", "define_p", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "rs6000_define_or_undefine_macro", "(", "define_p", ",", "<STR_LIT>", ")", ";", "rs6000_define_or_undefine_macro", "(", "define_p", ",", "vec_str", ")", ";", "if", "(", "!", "flag_iso", ")", "rs6000_define_or_undefine_macro", "(", "define_p", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "(", "flags", "&", "OPTION_MASK_VSX", ")", "!=", "<NUM_LIT>", ")", "rs6000_define_or_undefine_macro", "(", "define_p", ",", "<STR_LIT>", ")", ";", "if", "(", "(", "flags", "&", "OPTION_MASK_HTM", ")", "!=", "<NUM_LIT>", ")", "{", "rs6000_define_or_undefine_macro", "(", "define_p", ",", "<STR_LIT>", ")", ";", "rs6000_define_or_undefine_macro", "(", "define_p", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "(", "flags", "&", "OPTION_MASK_P8_VECTOR", ")", "!=", "<NUM_LIT>", ")", "rs6000_define_or_undefine_macro", "(", "define_p", ",", "<STR_LIT>", ")", ";", "if", "(", "(", "flags", "&", "OPTION_MASK_P9_VECTOR", ")", "!=", "<NUM_LIT>", ")", "rs6000_define_or_undefine_macro", "(", "define_p", ",", "<STR_LIT>", ")", ";", "if", "(", "(", "flags", "&", "OPTION_MASK_QUAD_MEMORY", ")", "!=", "<NUM_LIT>", ")", "rs6000_define_or_undefine_macro", "(", "define_p", ",", "<STR_LIT>", ")", ";", "if", "(", "(", "flags", "&", "OPTION_MASK_QUAD_MEMORY_ATOMIC", ")", "!=", "<NUM_LIT>", ")", "rs6000_define_or_undefine_macro", "(", "define_p", ",", "<STR_LIT>", ")", ";", "if", "(", "(", "flags", "&", "OPTION_MASK_CRYPTO", ")", "!=", "<NUM_LIT>", ")", "rs6000_define_or_undefine_macro", "(", "define_p", ",", "<STR_LIT>", ")", ";", "if", "(", "(", "flags", "&", "OPTION_MASK_FLOAT128_KEYWORD", ")", "!=", "<NUM_LIT>", ")", "{", "rs6000_define_or_undefine_macro", "(", "define_p", ",", "<STR_LIT>", ")", ";", "if", "(", "define_p", ")", "rs6000_define_or_undefine_macro", "(", "true", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["else", "rs6000_define_or_undefine_macro", "(", "false", ",", "<STR_LIT>", ")", ";"], "File": "rs6000-c7", "Func": "rs6000_target_modify_macros", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10774, "Length": 386, "Cover_Rate": 0.7394636015325671, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "~", "<ISA_LIT>Disassembler", "(", ")", "{"], "ground_truth": ["}"], "File": "VideocoreDisassembler", "Func": "~VideocoreDisassembler", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10775, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSection", "*", "findAssociatedSection", "(", ")", "const", "override", "{", "return", "getSubExpr", "(", ")", "->", "findAssociatedSection", "(", ")", ";"], "ground_truth": ["}"], "File": "MipsMCExpr16", "Func": "findAssociatedSection", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10776, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "createELFObjectWriter", "(", "MOTW", ",", "OS", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "FISCELFObjectWriter", "Func": "createFISCELFObjectWriter", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10777, "Length": 11, "Cover_Rate": 0.3142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VecVT", "=", "N0", ".", "getValueType", "(", ")", ";", "if", "(", "!", "VT", ".", "isScalarInteger", "(", ")", "||", "!", "VecVT", ".", "isSimple", "(", ")", ")", "return", "SDValue", "(", ")", ";", "bool", "IsTruncated", "=", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N0", ".", "hasOneUse", "(", ")", "&&", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "||", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "||", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", ";", "if", "(", "!", "Subtarget", ".", "hasSSE2", "(", ")", "||", "(", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "!", "IsTruncated", ")", ")", "return", "SDValue", "(", ")", ";", "MVT", "SExtVT", ";", "switch", "(", "VecVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "SDValue", "(", ")", ";", "case", "<STR_LIT>", ":", "SExtVT", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "SExtVT", "=", "<STR_LIT>", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasAVX", "(", ")", "&&", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "is256BitVector", "(", ")", ")", "{", "SExtVT", "=", "<STR_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "SExtVT", "=", "<STR_LIT>", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasAVX", "(", ")", "&&", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "is256BitVector", "(", ")", "||", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "is512BitVector", "(", ")", ")", ")", "{", "SExtVT", "=", "<STR_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "SExtVT", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "SExtVT", "=", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "X86ISelLowering129", "Func": "combineBitcastvxi1", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10778, "Length": 273, "Cover_Rate": 0.4099099099099099, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "MF", "(", "MF", ")", ",", "SRetReturnReg", "(", "<NUM_LIT>", ")", ",", "GlobalBaseReg", "(", "<NUM_LIT>", ")", ",", "VarArgsFrameIndex", "(", "<NUM_LIT>", ")", ",", "InArgFIRange", "(", "std", "::", "make_pair", "(", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ",", "OutArgFIRange", "(", "std", "::", "make_pair", "(", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ",", "GlobalRegFI", "(", "<NUM_LIT>", ")", ",", "DynAllocFI", "(", "<NUM_LIT>", ")", ",", "MaxCallFrameSize", "(", "<NUM_LIT>", ")", ",", "EmitNOAT", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "MipsMachineFunction13", "Func": "MipsFunctionInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10779, "Length": 74, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "branch_island", ";", "for", "(", "branch_island", "=", "branch_island_list", ";", "branch_island", ";", "branch_island", "=", "TREE_CHAIN", "(", "branch_island", ")", ")", "if", "(", "function_name", "==", "BRANCH_ISLAND_FUNCTION_NAME", "(", "branch_island", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "rs60003", "Func": "no_previous_def", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10780, "Length": 34, "Cover_Rate": 0.8095238095238095, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Outs", ",", "const", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", ",", "DebugLoc", "dl", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "unsigned", "NumRet", "=", "Outs", ".", "size", "(", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "std", "::", "string", "FuncName", "=", "F", "->", "getName", "(", ")", ";", "const", "char", "*", "tmpName", "=", "ESNames", "::", "createESName", "(", "PAN", "::", "getFrameLabel", "(", "FuncName", ")", ")", ";", "SDValue", "ES", "=", "DAG", ".", "getTargetExternalSymbol", "(", "tmpName", ",", "<STR_LIT>", ")", ";", "SDValue", "BS", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "RetVal", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumRet", ";", "++", "i", ")", "{", "RetVal", "=", "OutVals", "[", "i", "]", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "RetVal", ",", "ES", ",", "BS", ",", "DAG", ".", "getConstant", "(", "i", ",", "<STR_LIT>", ")", ")", ";", "}"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ")", ";"], "File": "PIC16ISelLowering1", "Func": "LowerReturn", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10781, "Length": 193, "Cover_Rate": 0.919047619047619, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "computeRegisterProperties", "(", "Subtarget", ".", "getRegisterInfo", "(", ")", ")", ";", "setStackPointerRegisterToSaveRestore", "(", "<STR_LIT>", ")", ";", "setSchedulingPreference", "(", "Sched", "::", "Source", ")", ";"], "ground_truth": ["setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";"], "File": "LEGISelLowering", "Func": "LEGTargetLowering", "Target": "LEG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10782, "Length": 30, "Cover_Rate": 0.410958904109589, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "exitDelay", "=", "PST", "->", "getCFLDelaySlotCycles", "(", "false", ")", ";", "unsigned", "alignSize", "=", "(", "defaultAlign", ".", "value", "(", ")", "<", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "defaultAlign", ".", "value", "(", ")", "-", "<NUM_LIT>", ";", "unsigned", "branch_fixups", "=", "numBranchesToFix", "*", "(", "exitDelay", "-", "localDelay", ")", "*", "<NUM_LIT>", ";", "if", "(", "PTM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", ")", "{", "branch_fixups", "+=", "numBranchesToFix", "*", "<NUM_LIT>", ";", "}", "if", "(", "mightFallthrough", ")", "{", "unsigned", "brcfCost", "=", "PTM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "branch_fixups", "+=", "brcfCost", "+", "(", "mightExitRegion", "?", "exitDelay", ":", "localDelay", ")", "*", "<NUM_LIT>", ";", "}", "return", "alignSize", "+", "branch_fixups", ";"], "ground_truth": ["}"], "File": "PatmosFunctionSplitter1", "Func": "getMaxBlockMargin", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 10783, "Length": 109, "Cover_Rate": 0.689873417721519, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "unsigned", "getImm4", "(", "uint32_t", "insn", ")", "{", "return", "slice", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ThumbDisassemblerCore", "Func": "getImm4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10784, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InstructionSelector", "::", "ComplexRendererFns", "<ISA_LIT>InstructionSelector", "::", "selectVOP3OpSelMods0", "(", "MachineOperand", "&", "Root", ")", "const", "{", "return", "{", "{"], "ground_truth": ["[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "Root", ".", "getReg", "(", ")", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{"], "File": "AMDGPUInstructionSelector25", "Func": "selectVOP3OpSelMods0", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10785, "Length": 65, "Cover_Rate": 0.8441558441558441, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "sp", "=", "NULL_RTX", ";", "rtx", "fp", "=", "NULL_RTX", ";", "framesize", "=", "(", "frame_info", ".", "valid", "?", "frame_info", ".", "total_size", ":", "compute_frame_size", "(", "get_frame_size", "(", ")", ")", ")", ";", "if", "(", "framesize", ">", "<NUM_LIT>", "||", "frame_pointer_needed", ")", "sp", "=", "gen_rtx_REG", "(", "SImode", ",", "SP_REGNUM", ")", ";", "if", "(", "frame_pointer_needed", ")", "fp", "=", "gen_rtx_REG", "(", "SImode", ",", "FP_REGNUM", ")", ";", "if", "(", "SHOULD_COMBINE_STORE_RESTORE", ")", "{", "emit_insn", "(", "gen_store_regs", "(", "gen_rtx_REG", "(", "SImode", ",", "frame_info", ".", "first_reg", ")", ",", "gen_rtx_REG", "(", "SImode", ",", "frame_info", ".", "last_reg", ")", ")", ")", ";", "}", "else", "{"], "ground_truth": ["int", "rmask", "=", "frame_info", ".", "rmask", ";"], "File": "mapip", "Func": "mapip_expand_prologue", "Target": "mapip", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 10786, "Length": 98, "Cover_Rate": 0.36704119850187267, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Bits", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "Imm", "=", "<NUM_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "Imm", "=", "<NUM_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "Imm", "=", "<NUM_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "Imm", "=", "<NUM_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "Imm", "=", "<NUM_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "Imm", "=", "-", "<NUM_LIT>", ";", "break", ";", "}"], "ground_truth": ["MI", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Imm", ")", ")", ";"], "File": "MSP430Disassembler", "Func": "DecodeCGImm", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10787, "Length": 80, "Cover_Rate": 0.7339449541284404, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "enum", "loongarch_symbol_type", "loongarch_classify_symbol", "(", "const_rtx", "x", ")", "{", "if", "(", "LABEL_REF_P", "(", "x", ")", ")", "return", "SYMBOL_GOT_DISP", ";", "gcc_assert", "(", "SYMBOL_REF_P", "(", "x", ")", ")", ";", "if", "(", "SYMBOL_REF_TLS_MODEL", "(", "x", ")", ")", "return", "SYMBOL_TLS", ";"], "ground_truth": ["if", "(", "SYMBOL_REF_P", "(", "x", ")", ")", "return", "SYMBOL_GOT_DISP", ";"], "File": "loongarch", "Func": "loongarch_classify_symbol", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10788, "Length": 47, "Cover_Rate": 0.9215686274509803, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "Operands", ".", "size", "(", ")", "-", "<NUM_LIT>", ";", "i", ">", "<NUM_LIT>", ";", "--", "i", ")", "{", "<ISA_LIT>Operand", "&", "Op", "=", "(", "(", "<ISA_LIT>Operand", "&", ")", "*", "Operands", "[", "i", "]", ")", ";", "if", "(", "Test", "(", "Op", ")", ")", "return", "Op", ".", "getStartLoc", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "getOperandLoc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10789, "Length": 52, "Cover_Rate": 0.5473684210526316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "TSFlags", "&", "<STR_LIT>", ")", "||", "(", "Flags", "&", "<STR_LIT>", ")", ")", "OS", "<<", "<STR_LIT>", ";", "if", "(", "(", "TSFlags", "&", "<STR_LIT>", ")", "||", "(", "Flags", "&", "<STR_LIT>", ")", ")", "OS", "<<", "<STR_LIT>", ";", "if", "(", "Flags", "&", "<STR_LIT>", ")", "OS", "<<", "<STR_LIT>", ";", "else", "if", "(", "Flags", "&", "<STR_LIT>", ")", "OS", "<<", "<STR_LIT>", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ")", ")", "{"], "ground_truth": ["OS", "<<", "<STR_LIT>", ";"], "File": "X86ATTInstPrinter15", "Func": "printInst", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10790, "Length": 83, "Cover_Rate": 0.3516949152542373, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Odd", ";", "switch", "(", "Hint", ".", "first", ")", "{", "case", "<STR_LIT>", ":", "Odd", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Odd", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "TargetRegisterInfo", "::", "getRegAllocationHints", "(", "VirtReg", ",", "Order", ",", "Hints", ",", "MF", ",", "VRM", ")", ";", "return", "false", ";", "}", "unsigned", "Paired", "=", "Hint", ".", "second", ";", "if", "(", "Paired", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "PairedPhys", "=", "<NUM_LIT>", ";", "if", "(", "Register", "::", "isPhysicalRegister", "(", "Paired", ")", ")", "{", "PairedPhys", "=", "Paired", ";", "}", "else", "if", "(", "VRM", "&&", "VRM", "->", "hasPhys", "(", "Paired", ")", ")", "{", "PairedPhys", "=", "getPairedGPR", "(", "VRM", "->", "getPhys", "(", "Paired", ")", ",", "Odd", ",", "this", ")", ";", "}", "if", "(", "PairedPhys", "&&", "is_contained", "(", "Order", ",", "PairedPhys", ")", ")", "Hints", ".", "push_back", "(", "PairedPhys", ")", ";", "for", "(", "unsigned", "Reg", ":", "Order", ")", "{", "if", "(", "Reg", "==", "PairedPhys", "||", "(", "getEncodingValue", "(", "Reg", ")", "&", "<NUM_LIT>", ")", "!=", "Odd", ")", "continue", ";", "unsigned", "Paired", "=", "getPairedGPR", "(", "Reg", ",", "!", "Odd", ",", "this", ")", ";", "if", "(", "!", "Paired", "||", "MRI", ".", "isReserved", "(", "Paired", ")", ")", "continue", ";", "Hints", ".", "push_back", "(", "Reg", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMBaseRegisterInfo17", "Func": "getRegAllocationHints", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10791, "Length": 198, "Cover_Rate": 0.7360594795539034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "shift", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "Val", "%", "(", "<NUM_LIT>", "<<", "shift", ")", ")", "{", "*", "CommentStream", "<<", "<STR_LIT>", "<<", "getRegClassName", "(", "SRegClassID", ")", "<<", "<STR_LIT>", "<<", "Val", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler", "Func": "createSRegOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10792, "Length": 52, "Cover_Rate": 0.39097744360902253, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "slotno", "==", "SPARC_INT_ARG_MAX", "-", "<NUM_LIT>", ")", "nwords", "=", "<NUM_LIT>", ";", "regs", "=", "gen_rtx_PARALLEL", "(", "mode", ",", "rtvec_alloc", "(", "nwords", ")", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nwords", ";", "i", "++", ")", "{", "XVECEXP", "(", "regs", ",", "<NUM_LIT>", ",", "i", ")", "=", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "word_mode", ",", "regno", ")", ",", "GEN_INT", "(", "UNITS_PER_WORD", "*", "i", ")", ")", ";", "regno", "++", ";", "}"], "ground_truth": ["return", "regs", ";"], "File": "sparc4", "Func": "function_arg_union_value", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10793, "Length": 73, "Cover_Rate": 0.6186440677966102, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "VK_<ISA_LIT>_HA", ":", "Modifier", "=", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_HA", ";", "break", ";", "case", "VK_<ISA_LIT>_HIGH", ":", "Modifier", "=", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_HIGH", ";", "break", ";", "case", "VK_<ISA_LIT>_HIGHA", ":", "Modifier", "=", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_HIGHA", ";", "break", ";", "case", "VK_<ISA_LIT>_HIGHERA", ":", "Modifier", "=", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_HIGHERA", ";", "break", ";", "case", "VK_<ISA_LIT>_HIGHER", ":", "Modifier", "=", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_HIGHER", ";", "break", ";", "case", "VK_<ISA_LIT>_HIGHEST", ":", "Modifier", "=", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_HIGHEST", ";", "break", ";", "case", "VK_<ISA_LIT>_HIGHESTA", ":", "Modifier", "=", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_HIGHESTA", ";", "break", ";", "}", "Sym", "=", "MCSymbolRefExpr", "::", "create", "(", "&", "Sym", "->", "getSymbol", "(", ")", ",", "Modifier", ",", "Context", ")", ";", "Res", "=", "MCValue", "::", "get", "(", "Sym", ",", "Value", ".", "getSymB", "(", ")", ",", "Value", ".", "getConstant", "(", ")", ")", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "PPCMCExpr16", "Func": "evaluateAsRelocatableImpl", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10794, "Length": 123, "Cover_Rate": 0.38801261829652994, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "iss4Imm", "(", ")", "const", "{", "return", "CheckImmRange", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ",", "false", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "HexagonAsmParser (2)", "Func": "iss4Imm", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10795, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printJT2BlockOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter27", "Func": "printJT2BlockOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10796, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_pmovsqd256_mask", "(", "(", "__v4di", ")", "__A", ",", "(", "__v4si", ")", "_mm_setzero_si128", "(", ")", ",", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_maskz_cvtsepi64_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10797, "Length": 22, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "MaxGPR", "=", "<NUM_LIT>", ";", "bool", "killPixel", "=", "false", ";", "const", "<ISA_LIT>Subtarget", "&", "STM", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "const", "<ISA_LIT>RegisterInfo", "*", "RI", "=", "STM", ".", "getRegisterInfo", "(", ")", ";", "const", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "for", "(", "const", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "const", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "killPixel", "=", "true", ";", "unsigned", "numOperands", "=", "MI", ".", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "op_idx", "=", "<NUM_LIT>", ";", "op_idx", "<", "numOperands", ";", "op_idx", "++", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "op_idx", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "HWReg", "=", "RI", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", "&", "<NUM_LIT>", ";", "if", "(", "HWReg", ">", "<NUM_LIT>", ")", "continue", ";", "MaxGPR", "=", "std", "::", "max", "(", "MaxGPR", ",", "HWReg", ")", ";", "}", "}", "}", "unsigned", "RsrcReg", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", ">=", "<ISA_LIT>Subtarget", "::", "EVERGREEN", ")", "{", "switch", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ")", "{", "default", ":", "case", "CallingConv", "::", "<ISA_LIT>_CS", ":", "RsrcReg", "=", "R_0288D4_SQ_PGM_RESOURCES_LS", ";", "break", ";", "case", "CallingConv", "::", "<ISA_LIT>_GS", ":", "RsrcReg", "=", "R_028878_SQ_PGM_RESOURCES_GS", ";", "break", ";", "case", "CallingConv", "::", "<ISA_LIT>_PS", ":", "RsrcReg", "=", "R_028844_SQ_PGM_RESOURCES_PS", ";", "break", ";", "case", "CallingConv", "::", "<ISA_LIT>_VS", ":", "RsrcReg", "=", "R_028860_SQ_PGM_RESOURCES_VS", ";", "break", ";", "}", "}", "else", "{", "switch", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ")", "{", "default", ":", "case", "CallingConv", "::", "<ISA_LIT>_GS", ":", "case", "CallingConv", "::", "<ISA_LIT>_CS", ":", "case", "CallingConv", "::", "<ISA_LIT>_VS", ":", "RsrcReg", "=", "R_028868_SQ_PGM_RESOURCES_VS", ";", "break", ";", "case", "CallingConv", "::", "<ISA_LIT>_PS", ":", "RsrcReg", "=", "R_028850_SQ_PGM_RESOURCES_PS", ";", "break", ";", "}", "}", "OutStreamer", "->", "EmitIntValue", "(", "RsrcReg", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["OutStreamer", "->", "EmitIntValue", "(", "S_NUM_GPRS", "(", "MaxGPR", "+", "<NUM_LIT>", ")", "|", "S_STACK_<ISA_LIT>ZE", "(", "MFI", "->", "CFStackSize", ")", ",", "<NUM_LIT>", ")", ";"], "File": "AMDGPUAsmPrinter45", "Func": "EmitProgramInfoR600", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10798, "Length": 326, "Cover_Rate": 0.7970660146699267, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__aarch64_vset_lane_any", "(", "*", "__src", ",", "__vec", ",", "__lane", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vld1_lane_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10799, "Length": 12, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CanAcceptPredicationCode", "=", "false", ";", "}", "else", "if", "(", "!", "isThumb", "(", ")", ")", "{", "CanAcceptPredicationCode", "=", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "!", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", ")", "&&", "!", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "isThumbOne", "(", ")", ")", "{", "if", "(", "hasV6MOps", "(", ")", ")", "CanAcceptPredicationCode", "=", "Mnemonic", "!=", "<STR_LIT>", ";"], "ground_truth": ["else", "CanAcceptPredicationCode", "=", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", ";"], "File": "ARMAsmParser110", "Func": "getMnemonicAcceptInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10800, "Length": 128, "Cover_Rate": 0.3004694835680751, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "stackReg", "=", "RI", ".", "getFrameRegister", "(", "MF", ")", ";", "unsigned", "returnReg", "=", "RI", ".", "getRARegister", "(", ")", ";", "unsigned", "stackSize", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getStackSize", "(", ")", ";", "O", "<<", "<STR_LIT>", "<<", "'$'", "<<", "LowercaseString", "(", "RI", ".", "get", "(", "stackReg", ")", ".", "AsmName", ")", "<<", "','", "<<", "stackSize", "<<", "','", "<<", "'$'", "<<", "LowercaseString", "(", "RI", ".", "get", "(", "returnReg", ")", ".", "AsmName", ")", "<<", "'\\n'", ";"], "ground_truth": ["}"], "File": "MipsAsmPrinter21", "Func": "emitFrameDirective", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10801, "Length": 73, "Cover_Rate": 0.7684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "GCNTTIImpl", "::", "getLoadVectorFactor", "(", "unsigned", "VF", ",", "unsigned", "LoadSize", ",", "unsigned", "ChainSizeInBytes", ",", "VectorType", "*", "VecTy", ")", "const", "{", "unsigned", "VecRegBitWidth", "=", "VF", "*", "LoadSize", ";", "if", "(", "VecRegBitWidth", ">", "<NUM_LIT>", "&&", "VecTy", "->", "getScalarSizeInBits", "(", ")", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", "/", "LoadSize", ";", "return", "VF", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo (2)1", "Func": "getLoadVectorFactor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10802, "Length": 50, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "cnt", ";", "vec_uchar16", "mask", ";", "x", ".", "v", "=", "vec_sl", "(", "vec_splat", "(", "(", "vec_uchar16", ")", "(", "count", ")", ",", "<NUM_LIT>", ")", ",", "vec_splat_u8", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["cnt", "=", "x", ".", "i", "[", "<NUM_LIT>", "]", ";"], "File": "si2vmx", "Func": "si_shlqby", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10803, "Length": 40, "Cover_Rate": 0.3508771929824561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "MipsISelLowering100", "Func": "getTargetNodeName", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10804, "Length": 306, "Cover_Rate": 0.44476744186046513, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_loaddup_pd", "(", "double", "const", "*", "__P", ")", "{"], "ground_truth": ["return", "(", "__m128d", ")", "vec_splats", "(", "*", "__P", ")", ";"], "File": "pmmintrin", "Func": "_mm_loaddup_pd", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10805, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCSubtargetInfo", ")", ";"], "File": "OpenRISCMCTargetDesc", "Func": "LLVMInitializeOpenRISCTargetMC", "Target": "OpenRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10806, "Length": 27, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "EM", "=", "Const", "->", "getZExtValue", "(", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "EM", ")", ")", ";", "}", "else", "if", "(", "auto", "*", "CE", "=", "dyn_cast", "<", "Function", ">", "(", "C", ")", ")", "{", "Register", "FuncReg", "=", "MAI", "->", "getFuncReg", "(", "CE", "->", "getName", "(", ")", ".", "str", "(", ")", ")", ";", "assert", "(", "FuncReg", ".", "isValid", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "FuncReg", ")", ")", ";", "}", "}", "}"], "ground_truth": ["}"], "File": "SPIRVAsmPrinter1", "Func": "addOpsFromMDNode", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10807, "Length": 81, "Cover_Rate": 0.525974025974026, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isVCSrcF16", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isVCSrcV2F16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10808, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCOperand", "<ISA_LIT>AsmPrinter", "::", "lowerSymbolOperand", "(", "const", "MachineOperand", "&", "MO", ",", "const", "MCSymbol", "*", "Sym", ")", "const", "{", "const", "MCExpr", "*", "Expr", "=", "<NUM_LIT>", ";", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "OutContext", ")", ";", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "Expr", "=", "<ISA_LIT>MCExpr", "::", "CreateGOT", "(", "Expr", ",", "OutContext", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Expr", "=", "<ISA_LIT>MCExpr", "::", "CreateGOTLo12", "(", "Expr", ",", "OutContext", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Expr", "=", "<ISA_LIT>MCExpr", "::", "CreateLo12", "(", "Expr", ",", "OutContext", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Expr", "=", "<ISA_LIT>MCExpr", "::", "CreateDTPREL_G1", "(", "Expr", ",", "OutContext", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Expr", "=", "<ISA_LIT>MCExpr", "::", "CreateDTPREL_G0_NC", "(", "Expr", ",", "OutContext", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Expr", "=", "<ISA_LIT>MCExpr", "::", "CreateGOTTPREL", "(", "Expr", ",", "OutContext", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Expr", "=", "<ISA_LIT>MCExpr", "::", "CreateGOTTPRELLo12", "(", "Expr", ",", "OutContext", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Expr", "=", "<ISA_LIT>MCExpr", "::", "CreateTLSDesc", "(", "Expr", ",", "OutContext", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Expr", "=", "<ISA_LIT>MCExpr", "::", "CreateTLSDescLo12", "(", "Expr", ",", "OutContext", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Expr", "=", "<ISA_LIT>MCExpr", "::", "CreateTPREL_G1", "(", "Expr", ",", "OutContext", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Expr", "=", "<ISA_LIT>MCExpr", "::", "CreateTPREL_G0_NC", "(", "Expr", ",", "OutContext", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Expr", "=", "<ISA_LIT>MCExpr", "::", "CreateABS_G3", "(", "Expr", ",", "OutContext", ")", ";"], "ground_truth": ["break", ";"], "File": "AArch64MCInstLower17", "Func": "lowerSymbolOperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10809, "Length": 240, "Cover_Rate": 0.6299212598425197, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "<STR_LIT>", "[", "FirstGPR", "]", ";", "int", "Offset", "=", "RegSpillOffsets", "[", "Reg", "]", ";", "if", "(", "StartSPOffset", ">", "Offset", ")", "{", "LowGPR", "=", "Reg", ";", "StartSPOffset", "=", "Offset", ";", "}", "}", "}", "ZFI", "->", "setSpillGPRRegs", "(", "LowGPR", ",", "HighGPR", ",", "StartSPOffset", ")", ";", "CurrOffset", "=", "-", "<STR_LIT>", ";", "}", "else", "{", "uint32_t", "LowGR64Num", "=", "UINT32_MAX", ";", "for", "(", "auto", "&", "CS", ":", "CSI", ")", "{", "unsigned", "Reg", "=", "CS", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{", "unsigned", "GR64Num", "=", "<STR_LIT>", "(", "Reg", ")", ";", "int", "Offset", "=", "-", "<NUM_LIT>", "*", "(", "<NUM_LIT>", "-", "GR64Num", "+", "<NUM_LIT>", ")", ";", "if", "(", "LowGR64Num", ">", "GR64Num", ")", "{", "LowGR64Num", "=", "GR64Num", ";", "StartSPOffset", "=", "<STR_LIT>", "+", "Offset", ";", "}", "int", "FrameIdx", "=", "MFFrame", ".", "CreateFixedSpillStackObject", "(", "<NUM_LIT>", ",", "Offset", ")", ";", "CS", ".", "setFrameIdx", "(", "FrameIdx", ")", ";", "}", "else", "CS", ".", "setFrameIdx", "(", "INT32_MAX", ")", ";", "}", "if", "(", "LowGR64Num", "<", "UINT32_MAX", ")", "LowGPR", "=", "<STR_LIT>", "[", "LowGR64Num", "]", ";", "ZFI", "->", "setRestoreGPRRegs", "(", "LowGPR", ",", "HighGPR", ",", "StartSPOffset", ")", ";", "ZFI", "->", "setSpillGPRRegs", "(", "LowGPR", ",", "HighGPR", ",", "StartSPOffset", ")", ";", "CurrOffset", "=", "LowGPR", "?", "-", "(", "<STR_LIT>", "-", "StartSPOffset", ")", ":", "<NUM_LIT>", ";", "}", "for", "(", "auto", "&", "CS", ":", "CSI", ")", "{", "if", "(", "CS", ".", "getFrameIdx", "(", ")", "!=", "INT32_MAX", ")", "continue", ";", "unsigned", "Reg", "=", "CS", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "unsigned", "Size", "=", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", ";", "CurrOffset", "-=", "Size", ";"], "ground_truth": ["assert", "(", "CurrOffset", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "SystemZFrameLowering30", "Func": "assignCalleeSavedSpillSlots", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10810, "Length": 272, "Cover_Rate": 0.5055762081784386, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Terminator", ".", "Address", "=", "Position", ".", "Address", ";", "Position", ".", "Address", "+=", "Terminator", ".", "Size", ";", "if", "(", "AssumeRelaxed", ")", "Position", ".", "Address", "+=", "Terminator", ".", "ExtraRelaxSize", ";"], "ground_truth": ["}"], "File": "SystemZLongBranch", "Func": "skipTerminator", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10811, "Length": 29, "Cover_Rate": 0.6304347826086957, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "priority", ">", "<NUM_LIT>", ")", "switch", "(", "priority", ")", "{", "case", "<NUM_LIT>", ":", "return", "FP_MODE_ROUND_UNKNOWN", ";", "case", "<NUM_LIT>", ":", "return", "FP_MODE_NONE", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "switch", "(", "(", "enum", "attr_fp_mode", ")", "epiphany_normal_fp_mode", ")", "{", "case", "FP_MODE_INT", ":", "switch", "(", "priority", ")", "{", "case", "<NUM_LIT>", ":", "return", "FP_MODE_INT", ";", "case", "<NUM_LIT>", ":", "return", "epiphany_normal_fp_rounding", ";", "case", "<NUM_LIT>", ":", "return", "(", "epiphany_normal_fp_rounding", "==", "FP_MODE_ROUND_NEAREST", "?", "FP_MODE_ROUND_TRUNC", ":", "FP_MODE_ROUND_NEAREST", ")", ";", "case", "<NUM_LIT>", ":", "return", "FP_MODE_CALLER", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "case", "FP_MODE_ROUND_NEAREST", ":", "case", "FP_MODE_CALLER", ":", "switch", "(", "priority", ")", "{", "case", "<NUM_LIT>", ":", "return", "FP_MODE_ROUND_NEAREST", ";", "case", "<NUM_LIT>", ":", "return", "FP_MODE_ROUND_TRUNC", ";", "case", "<NUM_LIT>", ":", "return", "FP_MODE_INT", ";"], "ground_truth": ["case", "<NUM_LIT>", ":", "return", "FP_MODE_CALLER", ";"], "File": "epiphany", "Func": "epiphany_mode_priority", "Target": "epiphany", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10812, "Length": 121, "Cover_Rate": 0.5734597156398105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFrameInfo", "*", "FrameInfo", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "int", "FrameIdx", "=", "FrameInfo", "->", "CreateStackObject", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "false", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "FIdx", "=", "DAG", ".", "getFrameIndex", "(", "FrameIdx", ",", "PtrVT", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "FIdx", ",", "MachinePointerInfo", "(", ")", ")", ";", "return", "DAG", ".", "getLoad", "(", "Op", ".", "getValueType", "(", ")", ",", "dl", ",", "Store", ",", "FIdx", ",", "MachinePointerInfo", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "PPCISelLowering119", "Func": "LowerSCALAR_TO_VECTOR", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10813, "Length": 104, "Cover_Rate": 0.8387096774193549, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isTargetDriverKit", "(", ")", "const", "{"], "ground_truth": ["return", "TargetTriple", ".", "isDriverKit", "(", ")", ";"], "File": "ARMSubtarget47", "Func": "isTargetDriverKit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10814, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "&", "STI", "=", "MBB", ".", "getParent", "(", ")", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "STI", ".", "getInstrInfo", "(", ")", ";", "for", "(", "Iter", "I", "=", "MBB", ".", "begin", "(", ")", ";", "I", "!=", "MBB", ".", "end", "(", ")", ";", "++", "I", ")", "{", "const", "MachineInstr", "*", "MI", "=", "&", "*", "I", ";", "if", "(", "insertStall", "(", "MBB", ",", "I", ",", "TII", ",", "MI", "->", "getOpcode", "(", ")", ")", ")", "{", "FilledSlots", "++", ";", "Changed", "=", "true", ";"], "ground_truth": ["}"], "File": "FISCDelaySlotFiller", "Func": "runOnMachineBasicBlock", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10815, "Length": 87, "Cover_Rate": 0.8130841121495327, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "Spelling", ";", "<ISA_LIT>MCExpr", "::", "VariantKind", "VariantKind", ";", "uint8_t", "SupportedFormats", ";", "}", "PrefixEntries", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_LO16", ",", "COFF", "|", "ELF", "|", "MACHO", "}", ",", "{", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_HI16", ",", "COFF", "|", "ELF", "|", "MACHO", "}", ",", "}", ";", "StringRef", "IDVal", "=", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";", "const", "auto", "&", "Prefix", "=", "std", "::", "find_if", "(", "std", "::", "begin", "(", "PrefixEntries", ")", ",", "std", "::", "end", "(", "PrefixEntries", ")", ",", "[", "&", "IDVal", "]", "(", "const", "PrefixEntry", "&", "PE", ")", "{", "return", "PE", ".", "Spelling", "==", "IDVal", ";", "}", ")", ";", "if", "(", "Prefix", "==", "std", "::", "end", "(", "PrefixEntries", ")", ")", "{"], "ground_truth": ["Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";"], "File": "ARMAsmParser (2)5", "Func": "parsePrefix", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10816, "Length": 133, "Cover_Rate": 0.3236009732360097, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Cexpr", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "PtrToInt", ")", "{", "Value", "*", "v", "=", "Cexpr", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "stripPointerCasts", "(", ")", ";", "aggBuffer", "->", "addSymbol", "(", "v", ",", "Cexpr", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "aggBuffer", "->", "addZeros", "(", "<NUM_LIT>", ")", ";", "break", ";", "}", "}", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "}", "case", "Type", "::", "HalfTyID", ":", "case", "Type", "::", "FloatTyID", ":", "case", "Type", "::", "DoubleTyID", ":", "{", "const", "auto", "*", "CFP", "=", "cast", "<", "ConstantFP", ">", "(", "CPV", ")", ";", "Type", "*", "Ty", "=", "CFP", "->", "getType", "(", ")", ";", "if", "(", "Ty", "==", "Type", "::", "getHalfTy", "(", "CPV", "->", "getContext", "(", ")", ")", ")", "{", "APInt", "API", "=", "CFP", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ";", "uint16_t", "float16", "=", "API", ".", "getLoBits", "(", "<NUM_LIT>", ")", ".", "getZExtValue", "(", ")", ";", "ConvertIntToBytes", "<", ">", "(", "ptr", ",", "float16", ")", ";", "aggBuffer", "->", "addBytes", "(", "ptr", ",", "<NUM_LIT>", ",", "Bytes", ")", ";", "}", "else", "if", "(", "Ty", "==", "Type", "::", "getFloatTy", "(", "CPV", "->", "getContext", "(", ")", ")", ")", "{", "float", "float32", "=", "(", "float", ")", "CFP", "->", "getValueAPF", "(", ")", ".", "convertToFloat", "(", ")", ";", "ConvertFloatToBytes", "(", "ptr", ",", "float32", ")", ";", "aggBuffer", "->", "addBytes", "(", "ptr", ",", "<NUM_LIT>", ",", "Bytes", ")", ";", "}", "else", "if", "(", "Ty", "==", "Type", "::", "getDoubleTy", "(", "CPV", "->", "getContext", "(", ")", ")", ")", "{", "double", "float64", "=", "CFP", "->", "getValueAPF", "(", ")", ".", "convertToDouble", "(", ")", ";", "ConvertDoubleToBytes", "(", "ptr", ",", "float64", ")", ";", "aggBuffer", "->", "addBytes", "(", "ptr", ",", "<NUM_LIT>", ",", "Bytes", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "break", ";", "}", "case", "Type", "::", "PointerTyID", ":", "{", "if", "(", "const", "GlobalValue", "*", "GVar", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "CPV", ")", ")", "{", "aggBuffer", "->", "addSymbol", "(", "GVar", ",", "GVar", ")", ";", "}", "else", "if", "(", "const", "ConstantExpr", "*", "Cexpr", "=", "dyn_cast", "<", "ConstantExpr", ">", "(", "CPV", ")", ")", "{", "const", "Value", "*", "v", "=", "Cexpr", "->", "stripPointerCasts", "(", ")", ";", "aggBuffer", "->", "addSymbol", "(", "v", ",", "Cexpr", ")", ";"], "ground_truth": ["}"], "File": "NVPTXAsmPrinter42", "Func": "bufferLEByte", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10817, "Length": 353, "Cover_Rate": 0.33114446529080677, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx_insn", "*", "queue", "=", "NULL", ";", "bool", "in_bundle", "=", "false", ";", "for", "(", "insn", "=", "BB_HEAD", "(", "bb", ")", ";", "insn", "!=", "BB_END", "(", "bb", ")", ";", "insn", "=", "next", ")", "{", "next", "=", "NEXT_INSN", "(", "insn", ")", ";", "if", "(", "INSN_P", "(", "insn", ")", ")", "{", "if", "(", "GET_MODE", "(", "insn", ")", "==", "QImode", ")", "{", "while", "(", "queue", ")", "{", "rtx_insn", "*", "next_queue", "=", "PREV_INSN", "(", "queue", ")", ";", "SET_PREV_INSN", "(", "NEXT_INSN", "(", "insn", ")", ")", "=", "queue", ";", "SET_NEXT_INSN", "(", "queue", ")", "=", "NEXT_INSN", "(", "insn", ")", ";", "SET_NEXT_INSN", "(", "insn", ")", "=", "queue", ";", "SET_PREV_INSN", "(", "queue", ")", "=", "insn", ";", "queue", "=", "next_queue", ";", "}", "in_bundle", "=", "false", ";", "}", "else", "if", "(", "GET_MODE", "(", "insn", ")", "==", "SImode", ")", "in_bundle", "=", "true", ";", "}"], "ground_truth": ["else", "if", "(", "NOTE_P", "(", "insn", ")", "&&", "NOTE_KIND", "(", "insn", ")", "==", "NOTE_INSN_VAR_LOCATION", ")", "{"], "File": "tilegx", "Func": "reorder_var_tracking_notes", "Target": "tilegx", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 10818, "Length": 146, "Cover_Rate": 0.6822429906542056, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["assert", "(", "CE", "->", "getValue", "(", ")", ">=", "<NUM_LIT>", "&&", "CE", "->", "getValue", "(", ")", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "AArch64AsmParser13", "Func": "addPRFMOperands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10819, "Length": 36, "Cover_Rate": 0.4864864864864865, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "t", "=", "<NUM_LIT>", ";", "t", "<", "sr", "->", "region_len", ";", "++", "t", ")", "{", "if", "(", "(", "t", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "mask", "=", "*", "cp", "++", ";", "kind", "=", "(", "mask", ">>", "<NUM_LIT>", "*", "(", "<NUM_LIT>", "-", "(", "t", "&", "<NUM_LIT>", ")", ")", ")", "&", "<NUM_LIT>", ";", "if", "(", "kind", ">", "<NUM_LIT>", ")", "spill_next_when", "(", "&", "regs", "[", "kind", "-", "<NUM_LIT>", "]", ",", "sr", "->", "curr", ".", "reg", "+", "limit", "[", "kind", "-", "<NUM_LIT>", "]", ",", "sr", "->", "region_start", "+", "t", ")", ";", "}", "}", "if", "(", "sr", "->", "any_spills", ")", "{", "off", "=", "sr", "->", "spill_offset", ";", "alloc_spill_area", "(", "&", "off", ",", "<NUM_LIT>", ",", "sr", "->", "curr", ".", "reg", "+", "UNW_REG_F2", ",", "sr", "->", "curr", ".", "reg", "+", "UNW_REG_F31", ")", ";", "alloc_spill_area", "(", "&", "off", ",", "<NUM_LIT>", ",", "sr", "->", "curr", ".", "reg", "+", "UNW_REG_B1", ",", "sr", "->", "curr", ".", "reg", "+", "UNW_REG_B5", ")", ";", "alloc_spill_area", "(", "&", "off", ",", "<NUM_LIT>", ",", "sr", "->", "curr", ".", "reg", "+", "UNW_REG_R4", ",", "sr", "->", "curr", ".", "reg", "+", "UNW_REG_R7", ")", ";", "}"], "ground_truth": ["}"], "File": "unwind-ia64", "Func": "finish_prologue", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10820, "Length": 177, "Cover_Rate": 0.5071633237822349, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "code", ")", "{", "case", "OPT_m10", ":", "target_flags", "&=", "~", "(", "MASK_40", "|", "MASK_45", ")", ";", "return", "true", ";", "default", ":"], "ground_truth": ["return", "true", ";"], "File": "pdp113", "Func": "pdp11_handle_option", "Target": "pdp11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10821, "Length": 25, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PreLegalizerCombinerHelper", "PreLegalizerHelper", "(", "B", ",", "Helper", ")", ";", "<ISA_LIT>GenPreLegalizerCombinerHelper", "Generated", "(", "GeneratedRuleCfg", ",", "Helper", ",", "PreLegalizerHelper", ")", ";", "if", "(", "Generated", ".", "tryCombineAll", "(", "Observer", ",", "MI", ",", "B", ",", "Helper", ")", ")", "return", "true", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "TargetOpcode", "::", "G_MEMCPY_INLINE", ":", "return", "Helper", ".", "tryEmitMemcpyInline", "(", "MI", ")", ";", "case", "TargetOpcode", "::", "G_CONCAT_VECTORS", ":", "return", "Helper", ".", "tryCombineConcatVectors", "(", "MI", ")", ";", "case", "TargetOpcode", "::", "G_SHUFFLE_VECTOR", ":", "return", "Helper", ".", "tryCombineShuffleVector", "(", "MI", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUPreLegalizerCombiner1", "Func": "combine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10822, "Length": 88, "Cover_Rate": 0.7333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "int", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_extract_epi32", "(", "__m128i", "__X", ",", "const", "int", "__N", ")", "{", "return", "__builtin_ia32_vec_ext_v4si", "(", "(", "__v4si", ")", "__X", ",", "__N", ")", ";"], "ground_truth": ["}"], "File": "smmintrin", "Func": "_mm_extract_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10823, "Length": 35, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeCallTarget", "(", "MCInst", "&", "Inst", ",", "unsigned", "Offset", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "int32_t", "BranchOffset", "=", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Offset", ")", "*", "<NUM_LIT>", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "BranchOffset", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "MipsDisassembler35", "Func": "DecodeCallTarget", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10824, "Length": 50, "Cover_Rate": 0.9803921568627451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_sqrt_ph", "(", "__mmask8", "__A", ",", "__m128h", "__B", ")", "{", "return", "__builtin_ia32_sqrtph128_mask", "(", "__B", ",", "_mm_setzero_ph", "(", ")", ",", "__A", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16vlintrin", "Func": "_mm_maskz_sqrt_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10825, "Length": 35, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__arm_vqmovuntq_s32", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vqmovuntq", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10826, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "OutputRelocSection", "&", "<ISA_LIT>GNULDBackend", "::", "getRelaPLT", "(", ")", "const", "{", "assert", "(", "m_pRelaPLT", "!=", "NULL", "&&", "<STR_LIT>", ")", ";", "return", "*", "m_pRelaPLT", ";"], "ground_truth": ["}"], "File": "AArch64LDBackend", "Func": "getRelaPLT", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10827, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "!", "HasPads", ")", "return", "false", ";", "Type", "*", "Int8PtrType", "=", "Type", "::", "getInt8PtrTy", "(", "TheModule", "->", "getContext", "(", ")", ")", ";", "SetJmp3", "=", "TheModule", "->", "getOrInsertFunction", "(", "<STR_LIT>", ",", "FunctionType", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "TheModule", "->", "getContext", "(", ")", ")", ",", "{", "Int8PtrType", ",", "Type", "::", "getInt32Ty", "(", "TheModule", "->", "getContext", "(", ")", ")", "}", ",", "true", ")", ")", ";", "F", ".", "addFnAttr", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "emitExceptionRegistrationRecord", "(", "&", "F", ")", ";", "WinEHFuncInfo", "FuncInfo", ";"], "ground_truth": ["addStateStores", "(", "F", ",", "FuncInfo", ")", ";"], "File": "X86WinEHState3", "Func": "runOnFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10828, "Length": 91, "Cover_Rate": 0.44390243902439025, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "const", "MCConstantExpr", "*", "MCE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "MCE", "->", "getValue", "(", ")", ")", ")", ";"], "File": "AArch64AsmParser (2)1", "Func": "addImm1_8Operands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10829, "Length": 40, "Cover_Rate": 0.7547169811320755, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "unsigned", "VReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "RegInfo", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "VReg", ")", ";", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "RegVT", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExt", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "InVals", ".", "push_back", "(", "ArgValue", ")", ";"], "ground_truth": ["}"], "File": "MSP430ISelLowering14", "Func": "LowerCCCArguments", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10830, "Length": 159, "Cover_Rate": 0.31176470588235294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MIB", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Reg", ",", "getKillRegState", "(", "RegDeadKill", ")", "|", "getUndefRegState", "(", "RegUndef", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", "|", "getUndefRegState", "(", "BaseUndef", ")", ")", ";", "MIB", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer (2)", "Func": "InsertLDR_STR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10831, "Length": 91, "Cover_Rate": 0.4155251141552511, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "performANDCombine", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ")", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", "||", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "VT", ".", "isScalableVector", "(", ")", ")", "return", "performSVEAndCombine", "(", "N", ",", "DCI", ")", ";", "BuildVectorSDNode", "*", "BVN", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ";", "if", "(", "!", "BVN", ")", "return", "SDValue", "(", ")", ";", "APInt", "DefBits", "(", "VT", ".", "getSizeInBits", "(", ")", ",", "<NUM_LIT>", ")", ";", "APInt", "UndefBits", "(", "VT", ".", "getSizeInBits", "(", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "resolveBuildVector", "(", "BVN", ",", "DefBits", ",", "UndefBits", ")", ")", "{", "SDValue", "NewOp", ";", "DefBits", "=", "~", "DefBits", ";", "if", "(", "(", "NewOp", "=", "tryAdvSIMDModImm32", "(", "<STR_LIT>", ",", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "DAG", ",", "DefBits", ",", "&", "LHS", ")", ")", "||", "(", "NewOp", "=", "tryAdvSIMDModImm16", "(", "<STR_LIT>", ",", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "DAG", ",", "DefBits", ",", "&", "LHS", ")", ")", ")", "return", "NewOp", ";", "UndefBits", "=", "~", "UndefBits", ";", "if", "(", "(", "NewOp", "=", "tryAdvSIMDModImm32", "(", "<STR_LIT>", ",", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "DAG", ",", "UndefBits", ",", "&", "LHS", ")", ")", "||", "(", "NewOp", "=", "tryAdvSIMDModImm16", "(", "<STR_LIT>", ",", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "DAG", ",", "UndefBits", ",", "&", "LHS", ")", ")", ")", "return", "NewOp", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering (2)3", "Func": "performANDCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10832, "Length": 274, "Cover_Rate": 0.9716312056737588, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "get_ma", "(", "rtx", "ma", ")", "{"], "ground_truth": ["if", "(", "INTVAL", "(", "ma", ")", "==", "MASK_ANY", ")", "return", "INVALID_ATTRIBUTE", ";"], "File": "riscv-v", "Func": "get_ma", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10833, "Length": 19, "Cover_Rate": 0.7307692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "xcpuxc", "(", "unsigned", "i", ",", "unsigned", "j", ",", "unsigned", "k", ")", ":", "tripleChange", "(", "false", ",", "true", ",", "false", ",", "i", ",", "j", ",", "k", ")", "{"], "ground_truth": ["}"], "File": "TVMStackFixup", "Func": "xcpuxc", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10834, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>SelectionDAGInfo", "*", "getSelectionDAGInfo", "(", ")", "const", "override", "{"], "ground_truth": ["return", "getSubtargetImpl", "(", ")", "->", "getSelectionDAGInfo", "(", ")", ";"], "File": "ARMTargetMachine5", "Func": "getSelectionDAGInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10835, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "isValidSEW", "(", "SEW", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "Log2_32", "(", "SEW", ")", "-", "<NUM_LIT>", ";"], "File": "RISCVBaseInfo11", "Func": "encodeSEW", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10836, "Length": 18, "Cover_Rate": 0.6428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "isLittle", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "isLittle", ",", "RM", ")", ",", "DL", "(", "isLittle", "?", "(", "<STR_LIT>", ")", ":"], "ground_truth": ["(", "<STR_LIT>", ")", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", "{"], "File": "Cpu0TargetMachine1", "Func": "Cpu0TargetMachine", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10837, "Length": 108, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "iq2000_arg_partial_bytes", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "tree", "type", "ATTRIBUTE_UNUSED", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "if", "(", "mode", "==", "DImode", "&&", "cum", "->", "arg_words", "==", "MAX_ARGS_IN_REGISTERS", "-", "<NUM_LIT>", ")", "{", "if", "(", "TARGET_DEBUG_D_MODE", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "UNITS_PER_WORD", ")", ";"], "ground_truth": ["return", "UNITS_PER_WORD", ";"], "File": "iq20003", "Func": "iq2000_arg_partial_bytes", "Target": "iq2000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10838, "Length": 59, "Cover_Rate": 0.921875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "FuncInfo", "->", "getVarArgsFrameOffset", "(", ")", ",", "<STR_LIT>", ")", ")", ";", "const", "Value", "*", "SV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";", "return", "DAG", ".", "getStore", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "dl", ",", "Offset", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "MachinePointerInfo", "(", "SV", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SparcISelLowering1", "Func": "LowerVASTART", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10839, "Length": 103, "Cover_Rate": 0.673202614379085, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AlignmentIsInBytes", "=", "false", ";", "SupportsDebugInformation", "=", "true", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "WinEH", ";", "WinEHEncodingType", "=", "WinEH", "::", "EncodingType", "::", "Itanium", ";", "PrivateGlobalPrefix", "=", "<STR_LIT>", ";", "PrivateLabelPrefix", "=", "<STR_LIT>", ";"], "ground_truth": ["CommentString", "=", "<STR_LIT>", ";"], "File": "ARMMCAsmInfo27", "Func": "ARMCOFFMCAsmInfoMicrosoft", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10840, "Length": 34, "Cover_Rate": 0.7555555555555555, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_loadu_epi16", "(", "__m256i", "__W", ",", "__mmask16", "__U", ",", "void", "const", "*", "__P", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_loaddquhi256_mask", "(", "(", "__v16hi", "*", ")", "__P", ",", "(", "__v16hi", ")", "__W", ",", "(", "__mmask16", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin4", "Func": "_mm256_mask_loadu_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10841, "Length": 51, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "cerr", "<<", "<STR_LIT>", ";", "cerr", "<<", "<STR_LIT>", "<<", "Opc", "<<", "<STR_LIT>", ";", "cerr", "<<", "<STR_LIT>", ";", "N", "->", "dump", "(", ")", ";", "abort", "(", ")", ";"], "ground_truth": ["}"], "File": "SPUISelLowering8", "Func": "ReplaceNodeResults", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10842, "Length": 27, "Cover_Rate": 0.3375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "V", "->", "isConstant", "(", ")", ")", "return", "false", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "V", "->", "getNumOperands", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "if", "(", "V", "->", "getOperand", "(", "i", ")", ".", "isUndef", "(", ")", ")", "return", "false", ";", "if", "(", "V", "->", "getOperand", "(", "i", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "(", "V", "->", "getOperand", "(", "i", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "V", "->", "getOperand", "(", "i", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "||", "(", "V", "->", "getOperand", "(", "i", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "V", "->", "getOperand", "(", "i", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "||", "(", "V", "->", "getOperand", "(", "i", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "V", "->", "getOperand", "(", "i", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "IsLoad", "=", "true", ";"], "ground_truth": ["if", "(", "V", "->", "getOperand", "(", "i", ")", "!=", "Op0", "||", "(", "!", "IsLoad", "&&", "!", "V", "->", "isOnlyUserOf", "(", "V", "->", "getOperand", "(", "i", ")", ".", "getNode", "(", ")", ")", ")", ")", "IsSplat", "=", "false", ";"], "File": "PPCISelLowering (2)7", "Func": "haveEfficientBuildVectorPattern", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10843, "Length": 205, "Cover_Rate": 0.6426332288401254, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "(", "__A", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_castpd_si512", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10844, "Length": 9, "Cover_Rate": 0.32142857142857145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "NewSuperReg", ")", ".", "addReg", "(", "SuperReg", ".", "getReg", "(", ")", ",", "<NUM_LIT>", ",", "SuperReg", ".", "getSubReg", "(", ")", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "SubReg", ")", ".", "addReg", "(", "NewSuperReg", ",", "<NUM_LIT>", ",", "SubIdx", ")", ";"], "File": "SIInstrInfo101", "Func": "buildExtractSubReg", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10845, "Length": 73, "Cover_Rate": 0.4899328859060403, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "isa", "<", "StoreInst", ">", "(", "SingleUser", ")", ")", "return", "getLoadStoreAddrMode", "(", "HasVector", ",", "I", "->", "getType", "(", ")", ")", ";", "}", "}", "else", "if", "(", "auto", "*", "StoreI", "=", "dyn_cast", "<", "StoreInst", ">", "(", "I", ")", ")", "{", "if", "(", "auto", "*", "LoadI", "=", "dyn_cast", "<", "LoadInst", ">", "(", "StoreI", "->", "getValueOperand", "(", ")", ")", ")", "if", "(", "LoadI", "->", "hasOneUse", "(", ")", "&&", "LoadI", "->", "getParent", "(", ")", "==", "I", "->", "getParent", "(", ")", ")", "return", "getLoadStoreAddrMode", "(", "HasVector", ",", "LoadI", "->", "getType", "(", ")", ")", ";", "}", "if", "(", "HasVector", "&&", "(", "isa", "<", "LoadInst", ">", "(", "I", ")", "||", "isa", "<", "StoreInst", ">", "(", "I", ")", ")", ")", "{", "Type", "*", "MemAccessTy", "=", "(", "isa", "<", "LoadInst", ">", "(", "I", ")", "?", "I", "->", "getType", "(", ")", ":", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";", "bool", "IsFPAccess", "=", "MemAccessTy", "->", "isFloatingPointTy", "(", ")", ";", "bool", "IsVectorAccess", "=", "MemAccessTy", "->", "isVectorTy", "(", ")", ";", "if", "(", "!", "IsVectorAccess", "&&", "isa", "<", "StoreInst", ">", "(", "I", ")", ")", "{", "Value", "*", "DataOp", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "isa", "<", "ExtractElementInst", ">", "(", "DataOp", ")", ")", "IsVectorAccess", "=", "true", ";", "}", "if", "(", "!", "IsVectorAccess", "&&", "isa", "<", "LoadInst", ">", "(", "I", ")", "&&", "I", "->", "hasOneUse", "(", ")", ")", "{", "User", "*", "LoadUser", "=", "*", "I", "->", "user_begin", "(", ")", ";"], "ground_truth": ["if", "(", "isa", "<", "InsertElementInst", ">", "(", "LoadUser", ")", ")", "IsVectorAccess", "=", "true", ";"], "File": "SystemZISelLowering (2)2", "Func": "supportedAddressingMode", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10846, "Length": 250, "Cover_Rate": 0.5399568034557235, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodetGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler", "Func": "DecodeThumbAddrModeIS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10847, "Length": 55, "Cover_Rate": 0.6043956043956044, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "xtensa_lra_p", "(", "void", ")", "{", "return", "TARGET_LRA", ";"], "ground_truth": ["}"], "File": "xtensa1", "Func": "xtensa_lra_p", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10848, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "DestReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "return", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "assert", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", ";", "unsigned", "DestReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "return", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", "&&", "(", "ShouldCombineAggressively", "||", "isInt", "<", "<NUM_LIT>", ">", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "if", "(", "!", "ShouldCombineAggressively", ")", "return", "false", ";", "assert", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isGlobal", "(", ")", ")", ";", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getTargetFlags", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "unsigned", "DestReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "return", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ";", "}", "default", ":"], "ground_truth": ["break", ";"], "File": "HexagonCopyToCombine", "Func": "isCombinableInstType", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10849, "Length": 199, "Cover_Rate": 0.7236363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "Arch", "=", "getParser", "(", ")", ".", "parseStringToEndOfStatement", "(", ")", ".", "trim", "(", ")", ";", "unsigned", "ID", "=", "<STR_LIT>", "(", "Arch", ")", ";", "if", "(", "ID", "==", "<STR_LIT>", ")", "{", "Error", "(", "L", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}"], "ground_truth": ["Triple", "T", ";"], "File": "ARMAsmParser88", "Func": "parseDirectiveArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10850, "Length": 44, "Cover_Rate": 0.46808510638297873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MachineOperand", "::", "MO_Register", ":", "if", "(", "MO", ".", "isImplicit", "(", ")", ")", "break", ";", "return", "MCOperand", "::", "CreateReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "return", "MCOperand", "::", "CreateImm", "(", "MO", ".", "getImm", "(", ")", "+", "offset", ")", ";"], "ground_truth": ["case", "MachineOperand", "::", "MO_MachineBasicBlock", ":"], "File": "MipsMCInstLower35", "Func": "LowerOperand", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10851, "Length": 51, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "size", ";", "if", "(", "TREE_CODE", "(", "decl", ")", "==", "STRING_CST", "||", "TREE_CODE", "(", "decl", ")", "==", "FUNCTION_DECL", ")", "return", "false", ";", "if", "(", "VAR_P", "(", "decl", ")", "&&", "DECL_SECTION_NAME", "(", "decl", ")", "!=", "<NUM_LIT>", ")", "{", "const", "char", "*", "name", ";", "name", "=", "DECL_SECTION_NAME", "(", "decl", ")", ";"], "ground_truth": ["if", "(", "strcmp", "(", "name", ",", "<STR_LIT>", ")", "!=", "<NUM_LIT>", "&&", "strcmp", "(", "name", ",", "<STR_LIT>", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";"], "File": "loongarch", "Func": "loongarch_in_small_data_p", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10852, "Length": 72, "Cover_Rate": 0.6428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vdupq_n_s32", "(", "int32_t", "__a", ")", "{", "return", "(", "int32x4_t", ")", "{", "__a", ",", "__a", ",", "__a", ",", "__a", "}", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vdupq_n_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10853, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "register_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "mode", ")", "&&", "!", "reg_or_0_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "mode", ")", ")", "return", "false", ";", "if", "(", "visium_flags_exposed", "&&", "gpc_reg_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "mode", ")", "&&", "gpc_reg_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "mode", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "visium2", "Func": "ok_for_simple_move_operands", "Target": "visium", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 10854, "Length": 57, "Cover_Rate": 0.8142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_cvt_roundpd_ph", "(", "__m512d", "__A", ",", "int", "__B", ")", "{", "return", "__builtin_ia32_vcvtpd2ph512_mask_round", "(", "(", "__v8df", ")", "__A", ",", "_mm_setzero_ph", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ",", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm512_cvt_roundpd_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10855, "Length": 44, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ScheduleDAGInstrs", "*", "createMachineScheduler", "(", "MachineSchedContext", "*", "C", ")", "const", "override", "{", "const", "<ISA_LIT>Subtarget", "&", "ST", "=", "*", "get<ISA_LIT>TargetMachine", "(", ")", ".", "getSubtargetImpl", "(", ")", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", "<=", "<ISA_LIT>Subtarget", "::", "NORTHERN_ISLANDS", ")", "return", "create<ISA_LIT>MachineScheduler", "(", "C", ")", ";", "else", "if", "(", "ST", ".", "enable<ISA_LIT>Scheduler", "(", ")", ")", "return", "create<ISA_LIT>MachineScheduler", "(", "C", ")", ";"], "ground_truth": ["return", "nullptr", ";"], "File": "AMDGPUTargetMachine12", "Func": "createMachineScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10856, "Length": 61, "Cover_Rate": 0.9838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCContext", "&", "Ctx", "=", "Asm", ".", "getContext", "(", ")", ";", "Value", "=", "adjustFixupValue", "(", "Fixup", ",", "Value", ",", "Ctx", ")", ";", "if", "(", "!", "Value", ")", "return", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "unsigned", "NumBytes", "=", "(", "getFixupKindInfo", "(", "Kind", ")", ".", "TargetSize", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "unsigned", "FullSize", ";", "switch", "(", "(", "unsigned", ")", "Kind", ")", "{", "case", "FK_Data_2", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "FullSize", "=", "<NUM_LIT>", ";", "break", ";", "case", "FK_Data_8", ":", "case", "<STR_LIT>", ":", "FullSize", "=", "<NUM_LIT>", ";", "break", ";", "case", "FK_Data_4", ":", "default", ":", "FullSize", "=", "<NUM_LIT>", ";", "break", ";", "}", "uint64_t", "CurVal", "=", "<NUM_LIT>", ";", "bool", "micro<ISA_LIT>LEByteOrder", "=", "needsMMLEByteOrder", "(", "(", "unsigned", ")", "Kind", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{", "unsigned", "Idx", "=", "Endian", "==", "<STR_LIT>", "?", "(", "micro<ISA_LIT>LEByteOrder", "?", "calculateMMLEIndex", "(", "i", ")", ":", "i", ")", ":", "(", "FullSize", "-", "<NUM_LIT>", "-", "i", ")", ";", "CurVal", "|=", "(", "uint64_t", ")", "(", "(", "uint8_t", ")", "Data", "[", "Offset", "+", "Idx", "]", ")", "<<", "(", "i", "*", "<NUM_LIT>", ")", ";", "}", "uint64_t", "Mask", "=", "(", "(", "uint64_t", ")", "(", "-", "<NUM_LIT>", ")", ">>", "(", "<NUM_LIT>", "-", "getFixupKindInfo", "(", "Kind", ")", ".", "TargetSize", ")", ")", ";", "CurVal", "|=", "Value", "&", "Mask", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{"], "File": "MipsAsmBackend18", "Func": "applyFixup", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10857, "Length": 229, "Cover_Rate": 0.6856287425149701, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", "->", "isCallingConvWin64", "(", "CallConv", ")", ")", "{", "return", "None", ";", "}", "const", "Function", "*", "Fn", "=", "MF", ".", "getFunction", "(", ")", ";", "bool", "NoImplicitFloatOps", "=", "Fn", "->", "hasFnAttribute", "(", "Attribute", "::", "NoImplicitFloat", ")", ";", "assert", "(", "!", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "UseSoftFloat", "&&", "NoImplicitFloatOps", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "UseSoftFloat", "||", "NoImplicitFloatOps", "||", "!", "Subtarget", "->", "hasSSE1", "(", ")", ")", "return", "None", ";", "static", "const", "MCPhysReg", "XMMArgRegs64Bit", "[", "]", "=", "{"], "ground_truth": ["<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";"], "File": "X86ISelLowering200", "Func": "get64BitArgumentXMMs", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10858, "Length": 106, "Cover_Rate": 0.6162790697674418, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Changed", "=", "false", ";", "if", "(", "OldReg", "==", "NewReg", ")", "{", "Changed", "=", "true", ";", "unsigned", "NewReg", "=", "MRI", ".", "createVirtualRegister", "(", "MRI", ".", "getRegClass", "(", "OldReg", ")", ")", ";", "MO", ".", "setReg", "(", "NewReg", ")", ";", "MO", ".", "setIsDead", "(", ")", ";", "MFI", ".", "stackifyVReg", "(", "NewReg", ")", ";", "}", "return", "Changed", ";"], "ground_truth": ["}"], "File": "WebAssemblyPeephole18", "Func": "MaybeRewriteToDrop", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10859, "Length": 56, "Cover_Rate": 0.7088607594936709, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerINSERT_SUBVECTOR", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "Subtarget", "->", "hasAVX", "(", ")", ")", "{", "DebugLoc", "dl", "=", "Op", ".", "getNode", "(", ")", "->", "getDebugLoc", "(", ")", ";", "SDValue", "Vec", "=", "Op", ".", "getNode", "(", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "SubVec", "=", "Op", ".", "getNode", "(", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Idx", "=", "Op", ".", "getNode", "(", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op", ".", "getNode", "(", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "SubVec", ".", "getNode", "(", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{"], "ground_truth": ["return", "Insert128BitVector", "(", "Vec", ",", "SubVec", ",", "Idx", ",", "DAG", ",", "dl", ")", ";"], "File": "X86ISelLowering114", "Func": "LowerINSERT_SUBVECTOR", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10860, "Length": 129, "Cover_Rate": 0.9416058394160584, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "opNum", ")", ";"], "ground_truth": ["O", "<<", "<STR_LIT>", "(", "(", "<STR_LIT>", ")", "MO", ".", "getImm", "(", ")", ")", ";"], "File": "MBlazeAsmPrinter1", "Func": "printFCCOperand", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10861, "Length": 26, "Cover_Rate": 0.48148148148148145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "for", "(", "unsigned", "InnerVT", "=", "(", "unsigned", ")", "<STR_LIT>", ";", "InnerVT", "<=", "(", "unsigned", ")", "<STR_LIT>", ";", "++", "InnerVT", ")", "setTruncStoreAction", "(", "VT", ".", "getSimpleVT", "(", ")", ",", "(", "<STR_LIT>", ")", "InnerVT", ",", "Expand", ")", ";", "}", "setLoadExtAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "if", "(", "VT", ".", "isInteger", "(", ")", "&&", "VT", "!=", "PromotedBitwiseVT", ")", "{", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Promote", ")", ";", "AddPromotedToType", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "PromotedBitwiseVT", ".", "getSimpleVT", "(", ")", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Promote", ")", ";", "AddPromotedToType", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "PromotedBitwiseVT", ".", "getSimpleVT", "(", ")", ")", ";"], "ground_truth": ["setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Promote", ")", ";"], "File": "ARMISelLowering131", "Func": "addTypeForNEON", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10862, "Length": 201, "Cover_Rate": 0.30781010719754975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "ir0_mem_operand", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", ")", "{", "return", "c4x_arn_mem_operand", "(", "op", ",", "mode", ",", "IR0_REGNO", ")", ";"], "ground_truth": ["}"], "File": "c4x1", "Func": "ir0_mem_operand", "Target": "c4x", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 10863, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isMem", "(", ")", "&&", "getMemBase", "(", ")", "->", "isGPRAsmReg", "(", ")", "&&", "(", "isa", "<", "MCTargetExpr", ">", "(", "getMemOff", "(", ")", ")", "||", "(", "isConstantMemOff", "(", ")", "&&", "isShiftedInt", "<", "Bits", ",", "ShiftAmount", ">", "(", "getConstantMemOff", "(", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmParser56", "Func": "isMemWithSimmOffset", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10864, "Length": 44, "Cover_Rate": 0.88, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NewMBB", "->", "splice", "(", "NewMBB", "->", "begin", "(", ")", ",", "MBB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "MBB", "->", "end", "(", ")", ")", ";", "NewMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "MBB", ")", ";"], "ground_truth": ["return", "NewMBB", ";"], "File": "SystemZISelLowering (2)1", "Func": "splitBlockAfter", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10865, "Length": 41, "Cover_Rate": 0.6307692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "tree", "csky_floatHF_type_node", "=", "make_node", "(", "REAL_TYPE", ")", ";", "TYPE_PRECISION", "(", "csky_floatHF_type_node", ")", "=", "GET_MODE_PRECISION", "(", "HFmode", ")", ";", "layout_type", "(", "csky_floatHF_type_node", ")", ";", "(", "*", "lang_hooks", ".", "types", ".", "register_builtin_type", ")", "(", "csky_floatHF_type_node", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "csky", "Func": "csky_init_builtins", "Target": "csky", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10866, "Length": 39, "Cover_Rate": 0.8666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", "<<", "formatImm", "(", "Op", ".", "getImm", "(", ")", "*", "<NUM_LIT>", ")", ";", "return", ";", "}", "const", "MCConstantExpr", "*", "BranchTarget", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getExpr", "(", ")", ")", ";"], "ground_truth": ["int64_t", "Address", ";"], "File": "AArch64InstPrinter11", "Func": "printAlignedLabel", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10867, "Length": 43, "Cover_Rate": 0.3208955223880597, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "union", "{", "poly16x4x3_t", "__i", ";", "__builtin_neon_ei", "__o", ";", "}", "__rv", ";"], "ground_truth": ["__rv", ".", "__o", "=", "__builtin_neon_vld3_dupv4hi", "(", "(", "const", "__builtin_neon_hi", "*", ")", "__a", ")", ";"], "File": "arm", "Func": "neon_vld3_dup_p16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10868, "Length": 25, "Cover_Rate": 0.6410256410256411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeGPR64x8ClassRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "Fail", ";", "if", "(", "RegNo", "&", "<NUM_LIT>", ")", "return", "Fail", ";", "unsigned", "Register", "=", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "getRegister", "(", "RegNo", ">>", "<NUM_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";"], "ground_truth": ["return", "Success", ";"], "File": "AArch64Disassembler15", "Func": "DecodeGPR64x8ClassRegisterClass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10869, "Length": 68, "Cover_Rate": 0.9577464788732394, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int32_t", "<ISA_LIT>TargetLowering", "::", "analyzeImmediate", "(", "const", "SDNode", "*", "N", ")", "const", "{", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "Subtarget", "->", "getInstrInfo", "(", ")", ")", ";", "if", "(", "const", "ConstantSDNode", "*", "Node", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ")", ")", "{", "if", "(", "TII", "->", "isInlineConstant", "(", "Node", "->", "getAPIntValue", "(", ")", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["uint64_t", "Val", "=", "Node", "->", "getZExtValue", "(", ")", ";"], "File": "SIISelLowering (2)", "Func": "analyzeImmediate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10870, "Length": 72, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "opNum", "=", "MI", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "break", ";", "}", "printOperand", "(", "MI", ",", "opNum", "+", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "opNum", ",", "O", ")", ";"], "ground_truth": ["O", "<<", "<STR_LIT>", ";"], "File": "MipsInstPrinter12", "Func": "printMemOperand", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10871, "Length": 41, "Cover_Rate": 0.39805825242718446, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getVmcntBitWidthLo", "(", "unsigned", "VersionMajor", ")", "{"], "ground_truth": ["return", "VersionMajor", ">=", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "File": "AMDGPUBaseInfo37", "Func": "getVmcntBitWidthLo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10872, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstrInfo", "::", "<ISA_LIT>InstrInfo", "(", ")", ":", "<ISA_LIT>GenInstrInfo", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", "{"], "ground_truth": ["}"], "File": "MMIXInstrInfo", "Func": "MMIXInstrInfo", "Target": "MMIX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10873, "Length": 14, "Cover_Rate": 0.7777777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "++", "OpIdx", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<STR_LIT>", "(", "<STR_LIT>", ")", ")", ")", ";", "++", "OpIdx", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<STR_LIT>", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ")", ";", "OpIdx", "+=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "if", "(", "(", "RegListBits", ">>", "i", ")", "&", "<NUM_LIT>", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "<STR_LIT>", ",", "i", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "}"], "ground_truth": ["return", "true", ";"], "File": "ThumbDisassemblerCore1", "Func": "DisassembleThumb1LdStMul", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10874, "Length": 102, "Cover_Rate": 0.3953488372093023, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterInfo", "*", "<ISA_LIT>Subtarget", "::", "getRegisterInfo", "(", ")", "const", "{"], "ground_truth": ["return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";"], "File": "XtensaSubtarget1", "Func": "getRegisterInfo", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10875, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "i", "=", "FIRST_REX_SSE_REG", ";", "i", "<=", "LAST_REX_SSE_REG", ";", "i", "++", ")", "reg_alloc_order", "[", "pos", "++", "]", "=", "i", ";", "for", "(", "i", "=", "FIRST_EXT_REX_SSE_REG", ";", "i", "<=", "LAST_EXT_REX_SSE_REG", ";", "i", "++", ")", "reg_alloc_order", "[", "pos", "++", "]", "=", "i", ";", "for", "(", "i", "=", "FIRST_MASK_REG", ";", "i", "<=", "LAST_MASK_REG", ";", "i", "++", ")", "reg_alloc_order", "[", "pos", "++", "]", "=", "i", ";", "if", "(", "TARGET_SSE_MATH", ")", "for", "(", "i", "=", "FIRST_STACK_REG", ";", "i", "<=", "LAST_STACK_REG", ";", "i", "++", ")", "reg_alloc_order", "[", "pos", "++", "]", "=", "i", ";", "for", "(", "i", "=", "FIRST_MMX_REG", ";", "i", "<=", "LAST_MMX_REG", ";", "i", "++", ")", "reg_alloc_order", "[", "pos", "++", "]", "=", "i", ";"], "ground_truth": ["while", "(", "pos", "<", "FIRST_PSEUDO_REGISTER", ")", "reg_alloc_order", "[", "pos", "++", "]", "=", "<NUM_LIT>", ";"], "File": "i386", "Func": "x86_order_regs_for_local_alloc", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10876, "Length": 123, "Cover_Rate": 0.4880952380952381, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256", ")", "__builtin_ia32_subps256_mask", "(", "(", "__v8sf", ")", "__A", ",", "(", "__v8sf", ")", "__B", ",", "(", "__v8sf", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_mask_sub_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10877, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "reportParseError", "(", "<STR_LIT>", ")", ";", "clearFeatureBits", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveSetHardFloat", "(", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "MipsAsmParser (2)4", "Func": "parseSetHardFloatDirective", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10878, "Length": 38, "Cover_Rate": 0.6229508196721312, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Trunc", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")", "{", "Register", "Result", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Result", ")", ".", "addReg", "(", "Reg", ")", ";"], "ground_truth": ["Reg", "=", "Result", ";"], "File": "WebAssemblyFastISel (2)2", "Func": "selectTrunc", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10879, "Length": 60, "Cover_Rate": 0.4918032786885246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", "return", "longOp", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "Mips16InstrInfo12", "Func": "whichOp8u_or_16simm", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10880, "Length": 21, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getScalarValueSizeInBits", "(", ")", "<=", "<NUM_LIT>", ")", "return", "true", ";", "auto", "*", "BV", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "Op", ")", ";", "return", "(", "BV", "&&", "BV", "->", "isConstant", "(", ")", ")", ";", "}", ";", "if", "(", "(", "IsFreeTruncation", "(", "Op0", ")", "&&", "DAG", ".", "computeKnownBits", "(", "Op0", ")", ".", "countMaxActiveBits", "(", ")", "<=", "<NUM_LIT>", ")", "&&", "(", "IsFreeTruncation", "(", "Op1", ")", "&&", "DAG", ".", "ComputeMaxSignificantBits", "(", "Op1", ")", "<=", "<NUM_LIT>", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "X86ISelLowering100", "Func": "detectExtMul", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10881, "Length": 105, "Cover_Rate": 0.5706521739130435, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "using", "namespace", "<ISA_LIT>", ";", "static", "const", "MCPhysReg", "CtrlRegDecoderTable", "[", "]", "=", "{", "SA0", ",", "LC0", ",", "SA1", ",", "LC1", ",", "P3_0", ",", "C5", ",", "M0", ",", "M1", ",", "USR", ",", "PC", ",", "UGP", ",", "GP", ",", "CS0", ",", "CS1", ",", "UPCYCLELO", ",", "UPCYCLEHI", ",", "FRAMELIMIT", ",", "FRAMEKEY", ",", "PKTCOUNTLO", ",", "PKTCOUNTHI", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "UTIMERLO", ",", "UTIMERHI", "}", ";", "if", "(", "RegNo", ">=", "array_lengthof", "(", "CtrlRegDecoderTable", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "static_assert", "(", "NoRegister", "==", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "CtrlRegDecoderTable", "[", "RegNo", "]", "==", "NoRegister", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Register", "=", "CtrlRegDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "HexagonDisassembler", "Func": "DecodeCtrRegsRegisterClass", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10882, "Length": 139, "Cover_Rate": 0.8742138364779874, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "getInstrInfo", "(", ")", ";"], "ground_truth": ["if", "(", "RxSBG", ".", "Rotate", "!=", "<NUM_LIT>", ")", "Mask", "=", "(", "Mask", "<<", "RxSBG", ".", "Rotate", ")", "|", "(", "Mask", ">>", "(", "<NUM_LIT>", "-", "RxSBG", ".", "Rotate", ")", ")", ";"], "File": "SystemZISelDAGToDAG (2)", "Func": "refineRxSBGMask", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10883, "Length": 39, "Cover_Rate": 0.4105263157894737, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DeadCodeElimination", "(", "MachineFunction", "&", "mf", ",", "MachineDominatorTree", "&", "mdt", ")", ":", "MF", "(", "mf", ")", ",", "HII", "(", "*", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ")", ",", "MDT", "(", "mdt", ")", ",", "MRI", "(", "mf", ".", "getRegInfo", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "HexagonBitSimplify (2)", "Func": "DeadCodeElimination", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10884, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "MVEGatherScatterLowering", "::", "isLegalTypeAndAlignment", "(", "unsigned", "NumElements", ",", "unsigned", "ElemSize", ",", "unsigned", "Alignment", ")", "{"], "ground_truth": ["if", "(", "(", "(", "NumElements", "==", "<NUM_LIT>", "&&", "(", "ElemSize", "==", "<NUM_LIT>", "||", "ElemSize", "==", "<NUM_LIT>", "||", "ElemSize", "==", "<NUM_LIT>", ")", ")", "||", "(", "NumElements", "==", "<NUM_LIT>", "&&", "(", "ElemSize", "==", "<NUM_LIT>", "||", "ElemSize", "==", "<NUM_LIT>", ")", ")", "||", "(", "NumElements", "==", "<NUM_LIT>", "&&", "ElemSize", "==", "<NUM_LIT>", ")", ")", "&&", "ElemSize", "/", "<NUM_LIT>", "<=", "Alignment", ")", "return", "true", ";"], "File": "MVEGatherScatterLowering1", "Func": "isLegalTypeAndAlignment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10885, "Length": 74, "Cover_Rate": 0.8314606741573034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "*", "__P", "=", "__builtin_ia32_vec_ext_v4sf", "(", "(", "__v4sf", ")", "__A", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin5", "Func": "_mm_store_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10886, "Length": 14, "Cover_Rate": 0.42424242424242425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "symb", "=", "(", "*", "targetm", ".", "strip_name_encoding", ")", "(", "symb", ")", ";", "length", "=", "strlen", "(", "symb", ")", ";", "symbol_name", "=", "alloca", "(", "length", "+", "<NUM_LIT>", ")", ";", "GEN_SYMBOL_NAME_FOR_SYMBOL", "(", "symbol_name", ",", "symb", ",", "length", ")", ";", "lazy_ptr_name", "=", "alloca", "(", "length", "+", "<NUM_LIT>", ")", ";", "GEN_LAZY_PTR_NAME_FOR_SYMBOL", "(", "lazy_ptr_name", ",", "symb", ",", "length", ")", ";", "if", "(", "flag_pic", "==", "<NUM_LIT>", ")", "machopic_picsymbol_stub1_section", "(", ")", ";", "else", "machopic_symbol_stub1_section", "(", ")", ";", "if", "(", "flag_pic", "==", "<NUM_LIT>", ")", "{", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "stub", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "symbol_name", ")", ";", "label", "++", ";", "local_label_0", "=", "alloca", "(", "sizeof", "(", "<STR_LIT>", ")", ")", ";", "sprintf", "(", "local_label_0", ",", "<STR_LIT>", ",", "label", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "local_label_0", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "local_label_0", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "lazy_ptr_name", ",", "local_label_0", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "(", "TARGET_64BIT", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "lazy_ptr_name", ",", "local_label_0", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "stub", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "symbol_name", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "lazy_ptr_name", ")", ";"], "ground_truth": ["fprintf", "(", "file", ",", "<STR_LIT>", ",", "(", "TARGET_64BIT", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "lazy_ptr_name", ")", ";"], "File": "rs60003", "Func": "machopic_output_stub", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10887, "Length": 254, "Cover_Rate": 0.7341040462427746, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "SelectThumbAddrModeS2", "(", "SDNode", "*", "Op", ",", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "OffImm", ",", "SDValue", "&", "Offset", ")", "{", "return", "SelectThumbAddrModeRI5", "(", "Op", ",", "N", ",", "<NUM_LIT>", ",", "Base", ",", "OffImm", ",", "Offset", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG12", "Func": "SelectThumbAddrModeS2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10888, "Length": 42, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCCodeEmitter", "::", "expandHalt", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "MCInst", "TmpInst", "=", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";", "uint32_t", "Binary", "=", "getBinaryCodeForInstr", "(", "TmpInst", ",", "Fixups", ",", "STI", ")", ";", "<STR_LIT>", "::", "write", "(", "OS", ",", "Binary", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "RV16KMCCodeEmitter", "Func": "expandHalt", "Target": "RV16K", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10889, "Length": 66, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Candidate", "(", "MachineInstr", "*", "mi", ",", "unsigned", "reg", ",", "unsigned", "subreg", ",", "unsigned", "freebanks", ",", "unsigned", "weight", ")", ":", "MI", "(", "mi", ")", ",", "Reg", "(", "reg", ")", ",", "SubReg", "(", "subreg", ")", ",", "FreeBanks", "(", "freebanks", ")", ",", "Weight", "(", "weight", ")", "{"], "ground_truth": ["}"], "File": "GCNRegBankReassign5", "Func": "Candidate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10890, "Length": 45, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_xsave", "(", "void", "*", "__P", ",", "long", "long", "__M", ")", "{", "return", "__builtin_ia32_xsave", "(", "__P", ",", "__M", ")", ";"], "ground_truth": ["}"], "File": "xsaveintrin4", "Func": "_xsave", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10891, "Length": 33, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "assert", "(", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "(", "MO", ".", "getReg", "(", ")", ">=", "<STR_LIT>", "&&", "MO", ".", "getReg", "(", ")", "<=", "<STR_LIT>", ")", ")", ";", "return", "<NUM_LIT>", ">>", "TM", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "PPCCodeEmitter1", "Func": "get_crbitm_encoding", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10892, "Length": 78, "Cover_Rate": 0.7572815533980582, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PtrOff", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "StackPtr", ",", "DAG", ".", "getConstant", "(", "ArgOffset", ",", "PtrVT", ")", ")", ";", "}", "MemOpChains", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Arg", ",", "PtrOff", ",", "NULL", ",", "<NUM_LIT>", ")", ")", ";", "}", "else", "CalculateTailCallArgDest", "(", "DAG", ",", "MF", ",", "is<ISA_LIT>64", ",", "Arg", ",", "SPDiff", ",", "ArgOffset", ",", "TailCallArguments", ")", ";"], "ground_truth": ["}"], "File": "PPCISelLowering70", "Func": "LowerMemOpCallTo", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10893, "Length": 67, "Cover_Rate": 0.3544973544973545, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Target", "&", "llvm", "::", "getThe<ISA_LIT>LogicalTarget", "(", ")", "{", "static", "Target", "The<ISA_LIT>LogicalTarget", ";", "return", "The<ISA_LIT>LogicalTarget", ";"], "ground_truth": ["}"], "File": "SPIRVTargetInfo1", "Func": "getTheSPIRVLogicalTarget", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10894, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineRegisterInfo", "&", "MRI", "=", "BB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MI", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "AMDGPUTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MI", ",", "BB", ")", ";", "case", "AMDGPU", "::", "BRANCH", ":", "return", "BB", ";", "case", "AMDGPU", "::", "SHADER_TYPE", ":", "BB", "->", "getParent", "(", ")", "->", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", "->", "ShaderType", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "break", ";", "case", "AMDGPU", "::", "<ISA_LIT>_INTERP", ":", "Lower<ISA_LIT>_INTERP", "(", "MI", ",", "*", "BB", ",", "I", ",", "MRI", ")", ";", "break", ";", "case", "AMDGPU", "::", "<ISA_LIT>_WQM", ":"], "ground_truth": ["Lower<ISA_LIT>_WQM", "(", "MI", ",", "*", "BB", ",", "I", ",", "MRI", ")", ";"], "File": "SIISelLowering34", "Func": "EmitInstrWithCustomInserter", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10895, "Length": 125, "Cover_Rate": 0.8445945945945946, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "<STR_LIT>", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ";", "NumOpsAdded", "=", "<NUM_LIT>", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "{", "unsigned", "Rot", "=", "(", "insn", ">>", "<STR_LIT>", ")", "&", "<NUM_LIT>", ";", "unsigned", "Imm", "=", "insn", "&", "<NUM_LIT>", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<STR_LIT>", "(", "Imm", ",", "<NUM_LIT>", "*", "Rot", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ";", "NumOpsAdded", "=", "<NUM_LIT>", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<NUM_LIT>", ")", ")", ";", "<STR_LIT>", "SubMode", "=", "getAMSubModeForBits", "(", "getPUBits", "(", "insn", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<STR_LIT>", "(", "SubMode", ")", ")", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ";", "else", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "<STR_LIT>", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "NumOpsAdded", "=", "<NUM_LIT>", ";", "return", "true", ";", "}", "assert", "(", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["assert", "(", "NumOps", ">=", "<NUM_LIT>", "&&", "OpInfo", "[", "<NUM_LIT>", "]", ".", "RegClass", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "ARMDisassemblerCore1", "Func": "DisassembleBrFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10896, "Length": 286, "Cover_Rate": 0.4366412213740458, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SDValue", "Bias", "=", "DAG", ".", "getConstantFP", "(", "BitsToDouble", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ")", ";", "SDValue", "Load", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ")", ";", "Load", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Load", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Or", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Load", ")", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Bias", ")", ")", ")", ";", "Or", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Or", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Sub", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Or", ",", "Bias", ")", ";", "MVT", "DestVT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "DestVT", ".", "bitsLT", "(", "<STR_LIT>", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DestVT", ",", "Sub", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "if", "(", "DestVT", ".", "bitsGT", "(", "<STR_LIT>", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DestVT", ",", "Sub", ")", ";", "}"], "ground_truth": ["return", "Sub", ";"], "File": "X86ISelLowering160", "Func": "LowerUINT_TO_FP_i32", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10897, "Length": 279, "Cover_Rate": 0.7948717948717948, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetLowering", "::", "ConstraintWeight", "<ISA_LIT>TargetLowering", "::", "getSingleConstraintMatchWeight", "(", "AsmOperandInfo", "&", "info", ",", "const", "char", "*", "constraint", ")", "const", "{", "ConstraintWeight", "weight", "=", "CW_Invalid", ";", "Value", "*", "CallOperandVal", "=", "info", ".", "CallOperandVal", ";", "if", "(", "CallOperandVal", "==", "NULL", ")", "return", "CW_Default", ";", "Type", "*", "type", "=", "CallOperandVal", "->", "getType", "(", ")", ";", "switch", "(", "*", "constraint", ")", "{", "default", ":", "weight", "=", "TargetLowering", "::", "getSingleConstraintMatchWeight", "(", "info", ",", "constraint", ")", ";", "break", ";", "case", "'a'", ":", "case", "'d'", ":", "case", "'h'", ":", "case", "'r'", ":", "if", "(", "CallOperandVal", "->", "getType", "(", ")", "->", "isIntegerTy", "(", ")", ")", "weight", "=", "CW_Register", ";", "break", ";", "case", "'f'", ":", "if", "(", "type", "->", "isFloatingPointTy", "(", ")", ")", "weight", "=", "CW_Register", ";", "break", ";", "case", "'I'", ":"], "ground_truth": ["if", "(", "auto", "*", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CallOperandVal", ")", ")", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "C", "->", "getZExtValue", "(", ")", ")", ")", "weight", "=", "CW_Constant", ";"], "File": "SystemZISelLowering36", "Func": "getSingleConstraintMatchWeight", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10898, "Length": 153, "Cover_Rate": 0.5032894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_dpbusds_epi32", "(", "__mmask8", "__A", ",", "__m128i", "__B", ",", "__m128i", "__C", ",", "__m128i", "__D", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_vpdpbusds_v4si_maskz", "(", "(", "__v4si", ")", "__B", ",", "(", "__v4si", ")", "__C", ",", "(", "__v4si", ")", "__D", ",", "(", "__mmask8", ")", "__A", ")", ";"], "ground_truth": ["}"], "File": "avx512vnnivlintrin", "Func": "_mm_maskz_dpbusds_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10899, "Length": 56, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Modifier", "&&", "strncmp", "(", "Modifier", ",", "<STR_LIT>", ",", "strlen", "(", "<STR_LIT>", ")", ")", "==", "<NUM_LIT>", ")", "{", "<STR_LIT>", "VT", "=", "(", "strcmp", "(", "Modifier", "+", "<NUM_LIT>", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "(", "(", "strcmp", "(", "Modifier", "+", "<NUM_LIT>", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "(", "(", "strcmp", "(", "Modifier", "+", "<NUM_LIT>", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";", "Reg", "=", "get<ISA_LIT>SubSuperRegister", "(", "Reg", ",", "VT", ")", ";"], "ground_truth": ["}"], "File": "X86AsmPrinter101", "Func": "printOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10900, "Length": 83, "Cover_Rate": 0.32936507936507936, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";"], "ground_truth": ["}"], "File": "bpf", "Func": "bpf_frame_pointer_required", "Target": "bpf", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 10901, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PersonalityIndex", "=", "<STR_LIT>", "::", "NUM_PERSONALITY_INDEX", ";", "size_t", "TotalSize", "=", "Ops", ".", "size", "(", ")", "+", "<NUM_LIT>", ";", "size_t", "RoundUpSize", "=", "(", "TotalSize", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", "*", "<NUM_LIT>", ";", "Result", ".", "resize", "(", "RoundUpSize", ")", ";", "OpStreamer", ".", "EmitSize", "(", "RoundUpSize", ")", ";", "}", "else", "{", "if", "(", "PersonalityIndex", "==", "<STR_LIT>", "::", "NUM_PERSONALITY_INDEX", ")", "PersonalityIndex", "=", "(", "Ops", ".", "size", "(", ")", "<=", "<NUM_LIT>", ")", "?", "<STR_LIT>", "::", "AEABI_UNWIND_CPP_PR0", ":", "<STR_LIT>", "::", "AEABI_UNWIND_CPP_PR1", ";"], "ground_truth": ["if", "(", "PersonalityIndex", "==", "<STR_LIT>", "::", "AEABI_UNWIND_CPP_PR0", ")", "{"], "File": "ARMUnwindOpAsm (2)", "Func": "Finalize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10902, "Length": 84, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmaxq_u8", "(", "uint8x16_t", "__a", ",", "uint8x16_t", "__b", ")", "{", "return", "(", "uint8x16_t", ")", "__builtin_neon_vmaxuv16qi", "(", "(", "int8x16_t", ")", "__a", ",", "(", "int8x16_t", ")", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vmaxq_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10903, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstrInfo", "::", "<ISA_LIT>InstrInfo", "(", ")", ":", "<ISA_LIT>GenInstrInfo", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", "{"], "ground_truth": ["}"], "File": "BPFInstrInfo", "Func": "BPFInstrInfo", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10904, "Length": 14, "Cover_Rate": 0.7777777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "ResTy", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getSimpleVT", "(", ")", ";", "if", "(", "HST", "->", "isHVXVectorType", "(", "ResTy", ",", "true", ")", ")", "return", "SelectHvxVAlign", "(", "N", ")", ";", "const", "SDLoc", "&", "dl", "(", "N", ")", ";", "unsigned", "VecLen", "=", "ResTy", ".", "getSizeInBits", "(", ")", ";", "if", "(", "VecLen", "==", "<NUM_LIT>", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ")", "}", ";", "SDNode", "*", "R", "=", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl", ",", "<STR_LIT>", ",", "Ops", ")", ";", "SDNode", "*", "C", ";", "SDValue", "M0", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "M1", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "if", "(", "HST", "->", "useCompound", "(", ")", ")", "{", "C", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "M0", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "M1", ")", ";", "}", "else", "{", "SDNode", "*", "T", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "M1", ")", ";", "C", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SDValue", "(", "T", ",", "<NUM_LIT>", ")", ",", "M0", ")", ";", "}", "SDNode", "*", "S", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SDValue", "(", "R", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "C", ",", "<NUM_LIT>", ")", ")", ";", "SDValue", "E", "=", "CurDAG", "->", "getTargetExtractSubreg", "(", "<STR_LIT>", ",", "dl", ",", "ResTy", ",", "SDValue", "(", "S", ",", "<NUM_LIT>", ")", ")", ";", "ReplaceNode", "(", "N", ",", "E", ".", "getNode", "(", ")", ")", ";", "}", "else", "{", "assert", "(", "VecLen", "==", "<NUM_LIT>", ")", ";", "SDNode", "*", "Pu", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDNode", "*", "VA", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "ResTy", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "SDValue", "(", "Pu", ",", "<NUM_LIT>", ")", ")", ";", "ReplaceNode", "(", "N", ",", "VA", ")", ";", "}"], "ground_truth": ["}"], "File": "HexagonISelDAGToDAG1", "Func": "SelectVAlign", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10905, "Length": 381, "Cover_Rate": 0.8799076212471132, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int16x4_t", ")", "__builtin_neon_vrshrn_nv4si", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vrshrn_n_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10906, "Length": 12, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "riscv_v_ext_vector_mode_p", "(", "mode", ")", ")", "{", "scalar_mode", "inner_mode", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "REAL_VALUE_TYPE", "f", "=", "REAL_VALUE_ATOF", "(", "<STR_LIT>", ",", "inner_mode", ")", ";", "rtx", "ele", "=", "const_double_from_real_value", "(", "f", ",", "inner_mode", ")", ";", "start_sequence", "(", ")", ";", "rtx", "dest", "=", "gen_reg_rtx", "(", "mode", ")", ";", "rtx", "dup", "=", "gen_const_vec_duplicate", "(", "mode", ",", "ele", ")", ";", "emit_move_insn", "(", "dest", ",", "dup", ")", ";", "rtx_insn", "*", "insn", "=", "get_last_insn", "(", ")", ";", "rtx", "src", "=", "XEXP", "(", "SET_SRC", "(", "PATTERN", "(", "insn", ")", ")", ",", "<NUM_LIT>", ")", ";", "ASSERT_TRUE", "(", "rtx_equal_p", "(", "src", ",", "gen_rtx_VEC_DUPLICATE", "(", "mode", ",", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", ")", ")", ";", "end_sequence", "(", ")", ";", "}", "}", "FOR_EACH_MODE_IN_CLASS", "(", "mode", ",", "MODE_VECTOR_BOOL", ")", "{", "if", "(", "riscv_v_ext_vector_mode_p", "(", "mode", ")", ")", "{", "start_sequence", "(", ")", ";", "rtx", "dest", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_move_insn", "(", "dest", ",", "CONSTM1_RTX", "(", "mode", ")", ")", ";"], "ground_truth": ["rtx_insn", "*", "insn", "=", "get_last_insn", "(", ")", ";"], "File": "riscv-selftests", "Func": "run_const_vector_selftests", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10907, "Length": 160, "Cover_Rate": 0.40302267002518893, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__arm_vhcaddq_rot90_s32", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vhcaddq_rot90", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10908, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask8", ")", "__builtin_ia32_cmpd128_mask", "(", "(", "__v4si", ")", "__X", ",", "(", "__v4si", ")", "__Y", ",", "__P", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_cmp_epi32_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10909, "Length": 26, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "AsmToken", "::", "Dot", ":", "break", ";", "}", "const", "MCExpr", "*", "DestValue", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "DestValue", ")", ")", "return", "MatchOperand_NoMatch", ";", "bool", "IsPic", "=", "getContext", "(", ")", ".", "getObjectFileInfo", "(", ")", "->", "isPositionIndependent", "(", ")", ";", "<ISA_LIT>MCExpr", "::", "VariantKind", "Kind", "=", "IsPic", "?", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_WPLT30", ":", "<ISA_LIT>MCExpr", "::", "VK_Sparc_WDI<ISA_LIT>30", ";", "const", "MCExpr", "*", "DestExpr", "=", "<ISA_LIT>MCExpr", "::", "create", "(", "Kind", ",", "DestValue", ",", "getContext", "(", ")", ")", ";"], "ground_truth": ["Operands", ".", "push_back", "(", "<STR_LIT>", "(", "DestExpr", ",", "S", ",", "E", ")", ")", ";"], "File": "SparcAsmParser1", "Func": "parseCallTarget", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10910, "Length": 89, "Cover_Rate": 0.5393939393939394, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "char", "*", "isa_str", "(", "const", "struct", "loongarch_isa", "*", "isa", ",", "char", "separator", ")", "{", "APPEND_STRING", "(", "loongarch_isa_base_strings", "[", "isa", "->", "base", "]", ")", "APPEND1", "(", "separator", ")", "if", "(", "isa", "->", "fpu", "==", "ISA_EXT_NOFPU", ")", "{", "APPEND_STRING", "(", "<STR_LIT>", "OPTSTR_ISA_EXT_FPU", ")", "}", "else", "{", "APPEND_STRING", "(", "OPTSTR_ISA_EXT_FPU", ")", "APPEND_STRING", "(", "loongarch_isa_ext_strings", "[", "isa", "->", "fpu", "]", ")", "}"], "ground_truth": ["APPEND1", "(", "'\\0'", ")", "return", "XOBFINISH", "(", "&", "msg_obstack", ",", "const", "char", "*", ")", ";"], "File": "loongarch-opts", "Func": "isa_str", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10911, "Length": 75, "Cover_Rate": 0.9868421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Result", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerTrig", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFDIV", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerATOMIC_CMP_SWAP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSTORE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";"], "ground_truth": ["return", "LowerGlobalAddress", "(", "MFI", ",", "Op", ",", "DAG", ")", ";"], "File": "SIISelLowering123", "Func": "LowerOperation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10912, "Length": 99, "Cover_Rate": 0.32781456953642385, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printAbs", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["printIfSet", "(", "MI", ",", "OpNo", ",", "O", ",", "'|'", ")", ";"], "File": "AMDGPUInstPrinter14", "Func": "printAbs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10913, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "I", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "Align", "=", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "Align", ")", ";", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "File": "HexagonInstrInfo11", "Func": "storeRegToStackSlot", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10914, "Length": 174, "Cover_Rate": 0.6170212765957447, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "HasSSE", "?", "CSR_Win64_RegCall_RegMask", ":", "CSR_Win64_RegCall_NoSSE_RegMask", ")", ";", "}", "else", "{", "return", "(", "HasSSE", "?", "CSR_SysV64_RegCall_RegMask", ":", "CSR_SysV64_RegCall_NoSSE_RegMask", ")", ";", "}", "}", "else", "{", "return", "(", "HasSSE", "?", "CSR_32_RegCall_RegMask", ":", "CSR_32_RegCall_NoSSE_RegMask", ")", ";", "}", "case", "CallingConv", "::", "CFGuard_Check", ":", "assert", "(", "!", "Is64Bit", "&&", "<STR_LIT>", ")", ";", "return", "(", "HasSSE", "?", "CSR_Win32_CFGuard_Check_RegMask", ":", "CSR_Win32_CFGuard_Check_NoSSE_RegMask", ")", ";", "case", "CallingConv", "::", "Cold", ":", "if", "(", "Is64Bit", ")", "return", "CSR_64_MostRegs_RegMask", ";", "break", ";", "case", "CallingConv", "::", "Win64", ":", "return", "CSR_Win64_RegMask", ";", "case", "CallingConv", "::", "SwiftTail", ":", "if", "(", "!", "Is64Bit", ")", "return", "CSR_32_RegMask", ";", "return", "IsWin64", "?", "CSR_Win64_SwiftTail_RegMask", ":", "CSR_64_SwiftTail_RegMask", ";", "case", "CallingConv", "::", "<ISA_LIT>_64_SysV", ":", "return", "CSR_64_RegMask", ";", "case", "CallingConv", "::", "<ISA_LIT>_INTR", ":", "if", "(", "Is64Bit", ")", "{", "if", "(", "HasAVX512", ")", "return", "CSR_64_AllRegs_AVX512_RegMask", ";", "if", "(", "HasAVX", ")", "return", "CSR_64_AllRegs_AVX_RegMask", ";", "if", "(", "HasSSE", ")", "return", "CSR_64_AllRegs_RegMask", ";", "return", "CSR_64_AllRegs_NoSSE_RegMask", ";", "}", "else", "{", "if", "(", "HasAVX512", ")", "return", "CSR_32_AllRegs_AVX512_RegMask", ";", "if", "(", "HasAVX", ")", "return", "CSR_32_AllRegs_AVX_RegMask", ";", "if", "(", "HasSSE", ")", "return", "CSR_32_AllRegs_SSE_RegMask", ";"], "ground_truth": ["return", "CSR_32_AllRegs_RegMask", ";"], "File": "X86RegisterInfo56", "Func": "getCallPreservedMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10915, "Length": 168, "Cover_Rate": 0.35517970401691334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "mco", "=", "GetSymbolRef", "(", "mo", ",", "GetSymbolFromOperand", "(", "mo", ",", "ap", ")", ",", "ap", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "mco", "=", "GetSymbolRef", "(", "mo", ",", "ap", ".", "GetCPISymbol", "(", "mo", ".", "getIndex", "(", ")", ")", ",", "ap", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "mco", "=", "GetSymbolRef", "(", "mo", ",", "ap", ".", "GetBlockAddressSymbol", "(", "mo", ".", "getBlockAddress", "(", ")", ")", ",", "ap", ")", ";", "break", ";", "default", ":", "assert", "(", "<NUM_LIT>", ")", ";", "break", ";", "}", "mci", ".", "addOperand", "(", "mco", ")", ";", "}"], "ground_truth": ["}"], "File": "TGSIAsmPrinter", "Func": "LowerMachineInstrToMCInst", "Target": "TGSI", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10916, "Length": 91, "Cover_Rate": 0.3699186991869919, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Entry", ".", "isZExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "const", "char", "*", "LibcallName", "=", "(", "ArgVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RTLIB", "::", "Libcall", "LC", "=", "(", "ArgVT", "==", "<STR_LIT>", ")", "?", "RTLIB", "::", "SINCOS_F64", ":", "RTLIB", "::", "SINCOS_F32", ";", "CallingConv", "::", "ID", "CC", "=", "getLibcallCallingConv", "(", "LC", ")", ";", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "LibcallName", ",", "getPointerTy", "(", "DL", ")", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "DAG", ".", "getEntryNode", "(", ")", ")", ".", "setCallee", "(", "CC", ",", "RetTy", ",", "Callee", ",", "std", "::", "move", "(", "Args", ")", ")", ".", "setDiscardResult", "(", "ShouldUseSRet", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "CLI", ")", ";", "if", "(", "!", "ShouldUseSRet", ")", "return", "CallResult", ".", "first", ";", "SDValue", "LoadSin", "=", "DAG", ".", "getLoad", "(", "ArgVT", ",", "dl", ",", "CallResult", ".", "second", ",", "SRet", ",", "MachinePointerInfo", "(", ")", ")", ";", "SDValue", "Add", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "SRet", ",", "DAG", ".", "getIntPtrConstant", "(", "ArgVT", ".", "getStoreSize", "(", ")", ",", "dl", ")", ")", ";", "SDValue", "LoadCos", "=", "DAG", ".", "getLoad", "(", "ArgVT", ",", "dl", ",", "LoadSin", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "Add", ",", "MachinePointerInfo", "(", ")", ")", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "ArgVT", ",", "ArgVT", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Tys", ",", "LoadSin", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "LoadCos", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";"], "File": "ARMISelLowering120", "Func": "LowerFSINCOS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10917, "Length": 256, "Cover_Rate": 0.4714548802946593, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Setcc", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "N0", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N0", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "bool", "ReplaceOtherUses", "=", "!", "N0", ".", "hasOneUse", "(", ")", ";", "DCI", ".", "CombineTo", "(", "N", ",", "Setcc", ")", ";", "if", "(", "ReplaceOtherUses", ")", "{", "SDValue", "Trunc", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N0", ")", ",", "N0", ".", "getValueType", "(", ")", ",", "Setcc", ")", ";", "DCI", ".", "CombineTo", "(", "N0", ".", "getNode", "(", ")", ",", "Trunc", ")", ";", "}", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "SDValue", "NewCMov", "=", "combineToExtendCMOV", "(", "N", ",", "DAG", ")", ")", "return", "NewCMov", ";", "if", "(", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", "if", "(", "SDValue", "V", "=", "combineExtSetcc", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "if", "(", "SDValue", "V", "=", "combineToExtendBoolVectorInReg", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ")", "return", "V", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "if", "(", "SDValue", "R", "=", "PromoteMaskArithmetic", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "R", ";"], "ground_truth": ["if", "(", "SDValue", "NewAdd", "=", "promoteExtBeforeAdd", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "NewAdd", ";"], "File": "X86ISelLowering (2)5", "Func": "combineZext", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10918, "Length": 199, "Cover_Rate": 0.45227272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "for", "(", "MVT", "VT", ":", "<STR_LIT>", "(", ")", ")", "{", "setLoadExtAction", "(", "<STR_LIT>", ",", "VT", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "VT", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "VT", ",", "<STR_LIT>", ",", "Promote", ")", ";", "}", "setMinFunctionAlignment", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["setPrefFunctionAlignment", "(", "<NUM_LIT>", ")", ";"], "File": "LanaiISelLowering21", "Func": "LanaiTargetLowering", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10919, "Length": 270, "Cover_Rate": 0.3708791208791209, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "int", ")", "(", "spu_extract", "(", "spu_gather", "(", "spu_cmpeq", "(", "a", ",", "b", ")", ")", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "vmx2spu", "Func": "vec_all_ne", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10920, "Length": 26, "Cover_Rate": 0.6842105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CPU", ".", "empty", "(", ")", "||", "CPU", "==", "<STR_LIT>", ")", "{", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "mips", "||", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "mipsel", ")", "CPU", "=", "<STR_LIT>", ";", "else", "CPU", "=", "<STR_LIT>", ";", "}", "return", "StringSwitch", "<", "<ISA_LIT>ABIInfo", ">", "(", "CPU", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>ABIInfo", "::", "O32", "(", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>ABIInfo", "::", "O32", "(", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>ABIInfo", "::", "O32", "(", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>ABIInfo", "::", "O32", "(", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>ABIInfo", "::", "O32", "(", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>ABIInfo", "::", "O32", "(", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>ABIInfo", "::", "O32", "(", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>ABIInfo", "::", "N64", "(", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>ABIInfo", "::", "N64", "(", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>ABIInfo", "::", "N64", "(", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>ABIInfo", "::", "N64", "(", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>ABIInfo", "::", "N64", "(", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>ABIInfo", "::", "N64", "(", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>ABIInfo", "::", "N64", "(", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>ABIInfo", "::", "N64", "(", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>ABIInfo", "::", "N64", "(", ")", ")", ".", "Default", "(", "<ISA_LIT>ABIInfo", "::", "Unknown", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsABIInfo24", "Func": "computeTargetABI", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10921, "Length": 240, "Cover_Rate": 0.7058823529411765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "SchedulerBase", "::", "hasSideEffects", "(", "const", "MachineInstr", "*", "MI", ")", "{", "const", "TargetInstrDesc", "&", "TID", "=", "MI", "->", "getDesc", "(", ")", ";"], "ground_truth": ["return", "(", "TID", ".", "mayLoad", "(", ")", "||", "TID", ".", "mayStore", "(", ")", "||", "TID", ".", "hasUnmodeledSideEffects", "(", ")", ")", ";"], "File": "Scheduling", "Func": "hasSideEffects", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 10922, "Length": 43, "Cover_Rate": 0.9772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_andnot_ps", "(", "__m128", "__A", ",", "__m128", "__B", ")", "{", "return", "__builtin_ia32_andnps", "(", "__A", ",", "__B", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin", "Func": "_mm_andnot_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10923, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "EHPad", ";"], "ground_truth": ["}"], "File": "WebAssemblyExceptionInfo", "Func": "getEHPad", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10924, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PLT0", "::", "<ISA_LIT>PLT0", "(", "SectionData", "&", "pParent", ")", ":", "PLT", "::", "Entry", "<", "sizeof", "(", "arm_plt0", ")", ">", "(", "pParent", ")", "{"], "ground_truth": ["}"], "File": "ARMPLT", "Func": "ARMPLT0", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10925, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "SrcR", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "IsKill", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "int", "FI", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "unsigned", "NeedAlign", "=", "HRI", ".", "getSpillAlignment", "(", "<STR_LIT>", ")", ";", "unsigned", "HasAlign", "=", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ";", "bool", "UseAligned", "=", "!", "NeedsAligna", "&&", "(", "NeedAlign", "<=", "HasAlign", ")", ";", "unsigned", "StoreOpc", "=", "UseAligned", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "B", ",", "It", ",", "DL", ",", "HII", ".", "get", "(", "StoreOpc", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcR", ",", "getKillRegState", "(", "IsKill", ")", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";"], "ground_truth": ["B", ".", "erase", "(", "It", ")", ";"], "File": "HexagonFrameLowering10", "Func": "expandStoreVec", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10926, "Length": 132, "Cover_Rate": 0.5176470588235295, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "tmp", "=", "op1", ";", "op1", "=", "op2", ";", "op2", "=", "tmp", ";", "}", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "slt", "=", "gen_rtx_LT", "(", "SImode", ",", "op1", ",", "op2", ")", ";", "if", "(", "reverse", ")", "{", "rtx", "tmp", "=", "copy_to_mode_reg", "(", "SImode", ",", "gen_rtx_NEG", "(", "SImode", ",", "slt", ")", ")", ";", "emit_insn", "(", "gen_add3_insn", "(", "op0", ",", "tmp", ",", "const1_rtx", ")", ")", ";"], "ground_truth": ["}"], "File": "visium", "Func": "visium_expand_fp_cstore", "Target": "visium", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 10927, "Length": 67, "Cover_Rate": 0.40119760479041916, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "expandPostRAPseudo", "(", "MachineBasicBlock", "::", "iterator", "MBBI", ")", "const", "{", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "case", "<STR_LIT>", ":", "{", "MachineInstr", "*", "NewMI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MI", ".", "setDesc", "(", "get", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["llvm", "::", "finalizeBundle", "(", "MBB", ",", "NewMI", ",", "*", "++", "MBBI", ")", ";"], "File": "AArch64InstrInfo101", "Func": "expandPostRAPseudo", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10928, "Length": 103, "Cover_Rate": 0.8373983739837398, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getStandardCSEConfigForOpt", "(", "TM", "->", "getOptLevel", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64TargetMachine1", "Func": "getCSEConfig", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10929, "Length": 11, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetAsmStreamer", "::", "emitIntTextAttribute", "(", "unsigned", "Attribute", ",", "unsigned", "IntValue", ",", "StringRef", "StringValue", ")", "{"], "ground_truth": ["}"], "File": "RISCVTargetStreamer", "Func": "emitIntTextAttribute", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10930, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OperandMatchResultTy", "parseADDR64", "(", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "return", "parseRegister", "(", "Operands", ",", "RegGR", ",", "<STR_LIT>", ",", "ADDR64Reg", ")", ";"], "ground_truth": ["}"], "File": "SystemZAsmParser10", "Func": "parseADDR64", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10931, "Length": 25, "Cover_Rate": 0.9259259259259259, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "RHS", "=", "CCMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "getConstantVRegVal", "(", "RHS", ",", "MRI", ")", ")", "std", "::", "swap", "(", "RHS", ",", "LHS", ")", ";", "const", "auto", "RHSImm", "=", "getConstantVRegVal", "(", "RHS", ",", "MRI", ")", ";", "if", "(", "!", "RHSImm", "||", "*", "RHSImm", "!=", "<NUM_LIT>", ")", "return", "false", ";", "const", "RegisterBank", "&", "RB", "=", "*", "RBI", ".", "getRegBank", "(", "LHS", ",", "MRI", ",", "TRI", ")", ";", "if", "(", "RB", ".", "getID", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "const", "auto", "Pred", "=", "(", "CmpInst", "::", "Predicate", ")", "CCMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getPredicate", "(", ")", ";", "if", "(", "Pred", "!=", "CmpInst", "::", "ICMP_NE", "&&", "Pred", "!=", "CmpInst", "::", "ICMP_EQ", ")", "return", "false", ";", "const", "unsigned", "CmpWidth", "=", "MRI", ".", "getType", "(", "LHS", ")", ".", "getSizeInBits", "(", ")", ";", "unsigned", "CBOpc", "=", "<NUM_LIT>", ";", "if", "(", "CmpWidth", "<=", "<NUM_LIT>", ")", "CBOpc", "=", "(", "Pred", "==", "CmpInst", "::", "ICMP_EQ", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";"], "ground_truth": ["else", "if", "(", "CmpWidth", "==", "<NUM_LIT>", ")", "CBOpc", "=", "(", "Pred", "==", "CmpInst", "::", "ICMP_EQ", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";"], "File": "AArch64InstructionSelector16", "Func": "selectCompareBranch", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10932, "Length": 185, "Cover_Rate": 0.48429319371727747, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint64x2_t", ")", "(", "__a", ">=", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vcgeq_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10933, "Length": 11, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CCRetInfo", ".", "AnalyzeCallResult", "(", "Ins", ",", "RetCC_<ISA_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RVLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "EVT", "VT", "=", "VA", ".", "getValVT", "(", ")", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["Chain", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "VT", ",", "InFlag", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "File": "PPCISelLowering107", "Func": "LowerCallResult", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10934, "Length": 87, "Cover_Rate": 0.46774193548387094, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "addImm7Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10935, "Length": 17, "Cover_Rate": 0.32075471698113206, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>TargetLowering", "*", "getTargetLowering", "(", ")", "const", "override", "{", "return", "&", "TLInfo", ";"], "ground_truth": ["}"], "File": "P2Subtarget", "Func": "getTargetLowering", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10936, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AMDGPUAsmPrinter", "::", "AMDGPUAsmPrinter", "(", "TargetMachine", "&", "TM", ",", "std", "::", "unique_ptr", "<", "MCStreamer", ">", "Streamer", ")", ":", "AsmPrinter", "(", "TM", ",", "std", "::", "move", "(", "Streamer", ")", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter27", "Func": "AMDGPUAsmPrinter", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10937, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MatrixKind", "getMatrixKind", "(", ")", "const", "{", "assert", "(", "Kind", "==", "k_MatrixRegister", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "MatrixReg", ".", "Kind", ";"], "File": "AArch64AsmParser1", "Func": "getMatrixKind", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10938, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "requiresRegisterScavenging", "(", "MF", ")", ")", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "else", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "LP64", ")", "{", "if", "(", "requiresRegisterScavenging", "(", "MF", ")", ")", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "else", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ")", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "maxCallFrameSize", ")", ";", "else", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "maxCallFrameSize", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "RegState", "::", "ImplicitKill", ")", ";", "}", "else", "{"], "ground_truth": ["BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";"], "File": "PPCRegisterInfo14", "Func": "lowerDynamicAlloc", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10939, "Length": 357, "Cover_Rate": 0.46423927178153446, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasFP", "(", "const", "MachineFunction", "&", ")", "const", "override", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "Cpu0FrameLowering3", "Func": "hasFP", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10940, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "}", "SDValue", "ShOps", "[", "<NUM_LIT>", "]", ";", "ShOps", "[", "<NUM_LIT>", "]", "=", "ShAmt", ";", "ShOps", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "ShOps", "[", "<NUM_LIT>", "]", "=", "ShOps", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["ShAmt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "&", "ShOps", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering (2)1", "Func": "getTargetVShiftNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10941, "Length": 93, "Cover_Rate": 0.3590733590733591, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "CallLowering", "*", "<ISA_LIT>Subtarget", "::", "getCallLowering", "(", ")", "const", "{", "return", "CallLoweringInfo", ".", "get", "(", ")", ";"], "ground_truth": ["}"], "File": "AArch64Subtarget (2)1", "Func": "getCallLowering", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10942, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vld2_f32", "(", "const", "float32_t", "*", "__a", ")", "{", "union", "{", "float32x2x2_t", "__i", ";", "__builtin_neon_ti", "__o", ";", "}", "__rv", ";", "__rv", ".", "__o", "=", "__builtin_neon_vld2v2sf", "(", "(", "const", "__builtin_neon_sf", "*", ")", "__a", ")", ";"], "ground_truth": ["return", "__rv", ".", "__i", ";"], "File": "arm", "Func": "neon_vld2_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10943, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ET", "->", "isF8_152Ty", "(", ")", "||", "ET", "->", "isF8_143Ty", "(", ")", ")", "return", "Sz", "==", "<NUM_LIT>", "||", "Sz", "==", "<NUM_LIT>", ";", "if", "(", "const", "auto", "*", "IT", "=", "dyn_cast", "<", "IntegerType", ">", "(", "ET", ")", ")", "{", "if", "(", "IT", "->", "getBitWidth", "(", ")", "==", "<NUM_LIT>", ")", "return", "Sz", "==", "<NUM_LIT>", "||", "Sz", "==", "<NUM_LIT>", "||", "Sz", "==", "<NUM_LIT>", ";", "if", "(", "IT", "->", "getBitWidth", "(", ")", "==", "<NUM_LIT>", ")", "return", "Sz", "==", "<NUM_LIT>", "||", "Sz", "==", "<NUM_LIT>", ";", "if", "(", "IT", "->", "getBitWidth", "(", ")", "==", "<NUM_LIT>", ")", "return", "Sz", "==", "<NUM_LIT>", "||", "Sz", "==", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "IT", "->", "getBitWidth", "(", ")", "==", "<NUM_LIT>", ")", "return", "Sz", "==", "<NUM_LIT>", ";"], "File": "TPCTools", "Func": "isTpcVectorType", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10944, "Length": 115, "Cover_Rate": 0.3898305084745763, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "~", "<ISA_LIT>CommonSubtarget", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUSubtarget76", "Func": "~AMDGPUCommonSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10945, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "Cpu0AsmPrinter", "Func": "getPassName", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10946, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "nds32_n8_ex_to_ii_p", "(", "rtx_insn", "*", "producer", ",", "rtx_insn", "*", "consumer", ")", "{", "rtx", "def_reg", ";", "switch", "(", "get_attr_type", "(", "producer", ")", ")", "{", "case", "TYPE_ALU", ":", "if", "(", "movd44_insn_p", "(", "producer", ")", ")", "def_reg", "=", "extract_movd44_odd_reg", "(", "producer", ")", ";", "else", "def_reg", "=", "SET_DEST", "(", "PATTERN", "(", "producer", ")", ")", ";", "break", ";", "case", "TYPE_MUL", ":", "case", "TYPE_MAC", ":", "def_reg", "=", "SET_DEST", "(", "PATTERN", "(", "producer", ")", ")", ";", "break", ";", "case", "TYPE_DIV", ":", "if", "(", "INSN_CODE", "(", "producer", ")", "==", "CODE_FOR_divmodsi4", "||", "INSN_CODE", "(", "producer", ")", "==", "CODE_FOR_udivmodsi4", ")", "def_reg", "=", "SET_DEST", "(", "parallel_element", "(", "producer", ",", "<NUM_LIT>", ")", ")", ";", "else", "def_reg", "=", "SET_DEST", "(", "PATTERN", "(", "producer", ")", ")", ";", "break", ";", "case", "TYPE_LOAD", ":", "case", "TYPE_STORE", ":", "case", "TYPE_LOAD_MULTIPLE", ":", "case", "TYPE_STORE_MULTIPLE", ":"], "ground_truth": ["if", "(", "!", "post_update_insn_p", "(", "producer", ")", ")", "return", "false", ";"], "File": "nds32-pipelines-auxiliary5", "Func": "nds32_n8_ex_to_ii_p", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10947, "Length": 138, "Cover_Rate": 0.8466257668711656, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ")", "{", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Value", "==", "(", "int64_t", ")", "(", "int8_t", ")", "Value", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "X86AsmParser101", "Func": "isImmSExt8", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10948, "Length": 53, "Cover_Rate": 0.8983050847457628, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Ins", ",", "DebugLoc", "dl", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "{", "unsigned", "NumArgVals", "=", "Ins", ".", "size", "(", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "std", "::", "string", "FuncName", "=", "F", "->", "getName", "(", ")", ";", "ResetTmpOffsetMap", "(", ")", ";", "InitReservedFrameCount", "(", "F", ")", ";"], "ground_truth": ["const", "char", "*", "tmpName", "=", "ESNames", "::", "createESName", "(", "PAN", "::", "getArgsLabel", "(", "FuncName", ")", ")", ";"], "File": "PIC16ISelLowering", "Func": "LowerFormalArguments", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10949, "Length": 106, "Cover_Rate": 0.4732142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "PredicateInstruction", "(", "MachineInstr", "&", "MI", ",", "ArrayRef", "<", "MachineOperand", ">", "Pred", ")", "const", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "Pred", ".", "size", "(", ")", "!=", "<NUM_LIT>", ")", "{", "return", "false", ";", "}", "assert", "(", "isPredicable", "(", "MI", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Pred", "[", "<NUM_LIT>", "]", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Pred", "[", "<NUM_LIT>", "]", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "bool", "Inverted", "=", "Pred", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ";", "auto", "ErrCode", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MI", ".", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "MI", ".", "setDesc", "(", "get", "(", "Inverted", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["MachineInstrBuilder", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ".", "add", "(", "Pred", "[", "<NUM_LIT>", "]", ")", ".", "add", "(", "ErrCode", ")", ";"], "File": "TVMInstrInfo", "Func": "PredicateInstruction", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10950, "Length": 150, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "switch", "(", "DstTy", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "}", "SDValue", "Chain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "SDValue", "Value", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "TheVT", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "if", "(", "isScalarFPTypeInSSEReg", "(", "TheVT", ")", ")", "{", "assert", "(", "DstTy", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "Value", ",", "StackSlot", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "SSFI", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "StackSlot", ",", "DAG", ".", "getValueType", "(", "TheVT", ")", "}", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "SSFI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MemSize", ",", "MemSize", ")", ";", "Value", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "DL", ",", "Tys", ",", "Ops", ",", "array_lengthof", "(", "Ops", ")", ",", "DstTy", ",", "MMO", ")", ";", "Chain", "=", "Value", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SSFI", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateStackObject", "(", "MemSize", ",", "MemSize", ",", "false", ")", ";", "StackSlot", "=", "DAG", ".", "getFrameIndex", "(", "SSFI", ",", "getPointerTy", "(", ")", ")", ";", "}", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "SSFI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MemSize", ",", "MemSize", ")", ";", "if", "(", "Opc", "!=", "<STR_LIT>", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "Value", ",", "StackSlot", "}", ";", "SDValue", "FIST", "=", "DAG", ".", "getMemIntrinsicNode", "(", "Opc", ",", "DL", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ")", ",", "Ops", ",", "array_lengthof", "(", "Ops", ")", ",", "DstTy", ",", "MMO", ")", ";", "return", "std", "::", "make_pair", "(", "FIST", ",", "StackSlot", ")", ";", "}", "else", "{", "SDValue", "ftol", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "Chain", ",", "Value", ")", ";"], "ground_truth": ["SDValue", "eax", "=", "DAG", ".", "getCopyFromReg", "(", "ftol", ",", "DL", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "ftol", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";"], "File": "X86ISelLowering116", "Func": "FP_TO_INTHelper", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10951, "Length": 387, "Cover_Rate": 0.5045632333767927, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "SCEVAddRecExpr", "*", "RH", "=", "dyn_cast", "<", "SCEVAddRecExpr", ">", "(", "RHS", ")", ";", "if", "(", "LH", "&&", "RH", ")", "{", "BasicBlock", "*", "LHB", "=", "LH", "->", "getLoop", "(", ")", "->", "getHeader", "(", ")", ";", "BasicBlock", "*", "RHB", "=", "RH", "->", "getLoop", "(", ")", "->", "getHeader", "(", ")", ";", "if", "(", "!", "DT", ".", "dominates", "(", "LHB", ",", "RHB", ")", ")", "{"], "ground_truth": ["<ISA_LIT>_DEBUG", "(", "LHB", "->", "getName", "(", ")", "+", "<STR_LIT>", "+", "RHB", "->", "getName", "(", ")", "+", "<STR_LIT>", ")", ";"], "File": "TPCCostModelEmitter", "Func": "isDominator", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10952, "Length": 80, "Cover_Rate": 0.6611570247933884, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "llvm", "::", "Lower<ISA_LIT>MachineInstrToMCInst", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ",", "AsmPrinter", "&", "AP", ")", "{", "OutMI", ".", "setOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", "->", "operands", "(", ")", ")", "{", "MCOperand", "MCOp", "=", "LowerOperand", "(", "MI", ",", "MO", ",", "AP", ")", ";"], "ground_truth": ["if", "(", "MCOp", ".", "isValid", "(", ")", ")", "OutMI", ".", "addOperand", "(", "MCOp", ")", ";"], "File": "SparcMCInstLower11", "Func": "LowerSparcMachineInstrToMCInst", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10953, "Length": 71, "Cover_Rate": 0.9726027397260274, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "crtl", "->", "is_leaf", "&&", "!", "df_regs_ever_live_p", "(", "LAST_ARG_REGNUM", ")", ")", "cfun", "->", "machine", "->", "pic_reg", "=", "gen_rtx_REG", "(", "SImode", ",", "LAST_ARG_REGNUM", ")", ";", "else", "cfun", "->", "machine", "->", "pic_reg", "=", "pic_offset_table_rtx", ";", "}", "return", "cfun", "->", "machine", "->", "pic_reg", ";"], "ground_truth": ["}"], "File": "spu", "Func": "get_pic_reg", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10954, "Length": 43, "Cover_Rate": 0.5972222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "VT", ".", "is512BitVector", "(", ")", "&&", "!", "Subtarget", ".", "hasVLX", "(", ")", ")", "return", "false", ";", "unsigned", "NumElts", "=", "Mask", ".", "size", "(", ")", ";", "unsigned", "EltSizeInBits", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "unsigned", "MaxScale", "=", "<NUM_LIT>", "/", "EltSizeInBits", ";", "for", "(", "unsigned", "Scale", "=", "<NUM_LIT>", ";", "Scale", "<=", "MaxScale", ";", "Scale", "+=", "Scale", ")", "{", "unsigned", "SrcEltBits", "=", "EltSizeInBits", "*", "Scale", ";", "if", "(", "SrcEltBits", "<", "<NUM_LIT>", "&&", "!", "Subtarget", ".", "hasBWI", "(", ")", ")", "continue", ";"], "ground_truth": ["unsigned", "NumSrcElts", "=", "NumElts", "/", "Scale", ";"], "File": "X86ISelLowering101", "Func": "matchShuffleAsVTRUNC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10955, "Length": 89, "Cover_Rate": 0.3677685950413223, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CONSTEXPR", "unspec_based_fused_lane_function", "(", "int", "unspec_for_sint", ",", "int", "unspec_for_uint", ",", "int", "unspec_for_fp", ")", ":", "unspec_based_function_base", "(", "unspec_for_sint", ",", "unspec_for_uint", ",", "unspec_for_fp", ")", "{"], "ground_truth": ["}"], "File": "aarch64-sve-builtins-functions", "Func": "unspec_based_fused_lane_function", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10956, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "E", "=", "I", "->", "getParent", "(", ")", "->", "end", "(", ")", ";", "MachineInstr", "&", "MemMI", "=", "*", "I", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "I", ";", "Register", "BaseReg", "=", "getLdStBaseOp", "(", "MemMI", ")", ".", "getReg", "(", ")", ";", "int", "Offset", "=", "getLdStOffsetOp", "(", "MemMI", ")", ".", "getImm", "(", ")", ";", "if", "(", "MBBI", "==", "B", "||", "Offset", "!=", "<NUM_LIT>", ")", "return", "E", ";", "if", "(", "!", "isTagStore", "(", "MemMI", ")", ")", "{", "bool", "IsPairedInsn", "=", "isPairedLdSt", "(", "MemMI", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "IsPairedInsn", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Register", "DestReg", "=", "getLdStRegOp", "(", "MemMI", ",", "i", ")", ".", "getReg", "(", ")", ";", "if", "(", "DestReg", "==", "BaseReg", "||", "TRI", "->", "isSubRegister", "(", "BaseReg", ",", "DestReg", ")", ")", "return", "E", ";", "}", "}", "ModifiedRegUnits", ".", "clear", "(", ")", ";", "UsedRegUnits", ".", "clear", "(", ")", ";", "unsigned", "Count", "=", "<NUM_LIT>", ";", "do", "{", "--", "MBBI", ";", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "if", "(", "!", "MI", ".", "isTransient", "(", ")", ")", "++", "Count", ";", "if", "(", "isMatchingUpdateInsn", "(", "*", "I", ",", "MI", ",", "BaseReg", ",", "Offset", ")", ")", "return", "MBBI", ";", "LiveRegUnits", "::", "accumulateUsedDefed", "(", "MI", ",", "ModifiedRegUnits", ",", "UsedRegUnits", ",", "TRI", ")", ";", "if", "(", "!", "ModifiedRegUnits", ".", "available", "(", "BaseReg", ")", "||", "!", "UsedRegUnits", ".", "available", "(", "BaseReg", ")", ")", "return", "E", ";"], "ground_truth": ["}", "while", "(", "MBBI", "!=", "B", "&&", "Count", "<", "Limit", ")", ";"], "File": "AArch64LoadStoreOptimizer11", "Func": "findMatchingUpdateInsnBackward", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10957, "Length": 244, "Cover_Rate": 0.8745519713261649, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MayFoldLoad", "&&", "N2", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N2", "->", "hasOneUse", "(", ")", "&&", "tryFoldVecLoad", "(", "Node", ",", "N2", ".", "getNode", "(", ")", ",", "N2", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Tmp0", ",", "Tmp1", ",", "Tmp2", ",", "Tmp3", ",", "Tmp4", ")", ")", "{", "SDValue", "Load", "=", "N2", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N0", ",", "Tmp0", ",", "Tmp1", ",", "Tmp2", ",", "Tmp3", ",", "Tmp4", ",", "Imm", ",", "Load", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "InFlag", "}", ";", "SDVTList", "VTs", "=", "CurDAG", "->", "getVTList", "(", "VT", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["MachineSDNode", "*", "CNode", "=", "CurDAG", "->", "getMachineNode", "(", "MOpc", ",", "dl", ",", "VTs", ",", "Ops", ")", ";"], "File": "X86ISelDAGToDAG", "Func": "emitPCMPESTR", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10958, "Length": 120, "Cover_Rate": 0.3225806451612903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "CallOpc", "=", "PrepareCall", "(", "DAG", ",", "Callee", ",", "InFlag", ",", "Chain", ",", "CallSeqStart", ",", "dl", ",", "SPDiff", ",", "isTailCall", ",", "isPatchPoint", ",", "hasNest", ",", "RegsToPass", ",", "Ops", ",", "NodeTys", ",", "CS", ",", "Subtarget", ")", ";", "if", "(", "isVarArg", "&&", "Subtarget", ".", "isSVR4ABI", "(", ")", "&&", "!", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", ";", "int", "BytesCalleePops", "=", "(", "CallConv", "==", "CallingConv", "::", "Fast", "&&", "getTargetMachine", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", ")", "?", "NumBytes", ":", "<NUM_LIT>", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "const", "uint32_t", "*", "Mask", "=", "TRI", "->", "getCallPreservedMask", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "CallConv", ")", ";", "assert", "(", "Mask", "&&", "<STR_LIT>", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getRegisterMask", "(", "Mask", ")", ")", ";", "if", "(", "InFlag", ".", "getNode", "(", ")", ")", "Ops", ".", "push_back", "(", "InFlag", ")", ";", "if", "(", "isTailCall", ")", "{", "assert", "(", "(", "(", "Callee", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "cast", "<", "RegisterSDNode", ">", "(", "Callee", ")", "->", "getReg", "(", ")", "==", "<STR_LIT>", ")", "||", "Callee", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Callee", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "isa", "<", "ConstantSDNode", ">", "(", "Callee", ")", ")", "&&", "<STR_LIT>", ")", ";", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ".", "setHasTailCall", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Ops", ")", ";", "}", "if", "(", "!", "isTailCall", "&&", "Subtarget", ".", "isSVR4ABI", "(", ")", "&&", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", "&&", "!", "isPatchPoint", ")", "{", "if", "(", "CallOpc", "==", "<STR_LIT>", ")", "{", "CallOpc", "=", "<STR_LIT>", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "StackPtr", "=", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "PtrVT", ")", ";", "unsigned", "TOCSaveOffset", "=", "Subtarget", ".", "getFrameLowering", "(", ")", "->", "getTOCSaveOffset", "(", ")", ";", "SDValue", "TOCOff", "=", "DAG", ".", "getIntPtrConstant", "(", "TOCSaveOffset", ",", "dl", ")", ";", "SDValue", "AddTOC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "StackPtr", ",", "TOCOff", ")", ";", "Ops", ".", "insert", "(", "std", "::", "next", "(", "Ops", ".", "begin", "(", ")", ")", ",", "AddTOC", ")", ";", "}", "else", "if", "(", "(", "CallOpc", "==", "<STR_LIT>", ")", "&&", "(", "!", "isLocalCall", "(", "Callee", ")", "||", "DAG", ".", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", ")", "CallOpc", "=", "<STR_LIT>", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "CallOpc", ",", "dl", ",", "NodeTys", ",", "Ops", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["Chain", "=", "DAG", ".", "getCALLSEQ_END", "(", "Chain", ",", "DAG", ".", "getIntPtrConstant", "(", "NumBytes", ",", "dl", ",", "true", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "BytesCalleePops", ",", "dl", ",", "true", ")", ",", "InFlag", ",", "dl", ")", ";"], "File": "PPCISelLowering10", "Func": "FinishCall", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10959, "Length": 455, "Cover_Rate": 0.7233704292527822, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "saved_regs", "&", "(", "<NUM_LIT>", "<<", "regno", ")", ")", "{", "if", "(", "TARGET_H8300S", ")", "{", "if", "(", "(", "TARGET_H8300SX", "||", "(", "regno", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "&&", "(", "(", "saved_regs", ">>", "regno", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "n_regs", "=", "<NUM_LIT>", ";", "else", "if", "(", "(", "TARGET_H8300SX", "||", "(", "regno", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "&&", "(", "(", "saved_regs", ">>", "regno", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "n_regs", "=", "<NUM_LIT>", ";", "else", "if", "(", "(", "TARGET_H8300SX", "||", "(", "regno", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "&&", "(", "(", "saved_regs", ">>", "regno", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "n_regs", "=", "<NUM_LIT>", ";", "}", "h8300_push_pop", "(", "regno", ",", "n_regs", ",", "false", ",", "false", ")", ";", "}"], "ground_truth": ["}"], "File": "h83001", "Func": "h8300_expand_prologue", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10960, "Length": 122, "Cover_Rate": 0.4765625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Blocks", ".", "clear", "(", ")", ";"], "ground_truth": ["ActiveEnd", "=", "nullptr", ";"], "File": "RDFGraph", "Func": "clear", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10961, "Length": 10, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>CombinerInfo", "(", "bool", "EnableOpt", ",", "bool", "OptSize", ",", "bool", "MinSize", ",", "GISelKnownBits", "*", "KB", ",", "MachineDominatorTree", "*", "MDT", ")", ":", "CombinerInfo", "(", "true", ",", "false", ",", "nullptr", ",", "EnableOpt", ",", "OptSize", ",", "MinSize", ")", ",", "KB", "(", "KB", ")", ",", "MDT", "(", "MDT", ")", "{"], "ground_truth": ["if", "(", "!", "GeneratedRuleCfg", ".", "parseCommandLineOption", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";"], "File": "MOSCombiner", "Func": "MOSCombinerInfo", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10962, "Length": 59, "Cover_Rate": 0.9833333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>DAGToDAGISel", "(", "TM", ",", "OptLevel", ")", ";"], "ground_truth": ["}"], "File": "PPCISelDAGToDAG (2)2", "Func": "createPPCISelDag", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10963, "Length": 10, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ARM_FUNC_TYPE", "(", "cfun", "->", "machine", "->", "func_type", ")", "==", "ARM_FT_UNKNOWN", ")", "cfun", "->", "machine", "->", "func_type", "=", "arm_compute_func_type", "(", ")", ";"], "ground_truth": ["return", "cfun", "->", "machine", "->", "func_type", ";"], "File": "arm", "Func": "arm_current_func_type", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10964, "Length": 30, "Cover_Rate": 0.7894736842105263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Expand", ")", ";", "if", "(", "!", "HasMVEFP", ")", "{", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Expand", ")", ";", "}", "}", "const", "MVT", "FloatTypes", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "for", "(", "auto", "VT", ":", "FloatTypes", ")", "{", "addRegisterClass", "(", "VT", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "!", "HasMVEFP", ")", "setAllExpand", "(", "VT", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Legal", ")", ";", "if", "(", "HasMVEFP", ")", "{", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Legal", ")", ";"], "ground_truth": ["setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Expand", ")", ";"], "File": "ARMISelLowering10", "Func": "addMVEVectorTypes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10965, "Length": 266, "Cover_Rate": 0.3468057366362451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcmpeqq_n_uv4si", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcmpeqq_n_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10966, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "TRI", "->", "spillSGPRToVGPR", "(", ")", "&&", "<STR_LIT>", ")", ";", "int", "NumLanes", "=", "Size", "/", "<NUM_LIT>", ";", "const", "MCPhysReg", "*", "CSRegs", "=", "TRI", "->", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "for", "(", "int", "I", "=", "<NUM_LIT>", ";", "I", "<", "NumLanes", ";", "++", "I", ",", "++", "NumVGPRSpillLanes", ")", "{", "unsigned", "LaneVGPR", ";", "unsigned", "VGPRIndex", "=", "(", "NumVGPRSpillLanes", "%", "WaveSize", ")", ";", "if", "(", "VGPRIndex", "==", "<NUM_LIT>", ")", "{", "LaneVGPR", "=", "TRI", "->", "findUnusedRegister", "(", "MRI", ",", "&", "<STR_LIT>", ",", "MF", ")", ";", "if", "(", "LaneVGPR", "==", "<STR_LIT>", ")", "{", "SGPRToVGPRSpills", ".", "erase", "(", "FI", ")", ";", "NumVGPRSpillLanes", "-=", "I", ";", "return", "false", ";", "}", "Optional", "<", "int", ">", "CSRSpillFI", ";", "if", "(", "FrameInfo", ".", "hasCalls", "(", ")", "&&", "CSRegs", "&&", "isCalleeSavedReg", "(", "CSRegs", ",", "LaneVGPR", ")", ")", "{", "CSRSpillFI", "=", "FrameInfo", ".", "CreateStackObject", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "false", ")", ";", "}", "SpillVGPRs", ".", "push_back", "(", "SGPRSpillVGPRCSR", "(", "LaneVGPR", ",", "CSRSpillFI", ")", ")", ";", "for", "(", "MachineBasicBlock", "&", "BB", ":", "MF", ")", "BB", ".", "addLiveIn", "(", "LaneVGPR", ")", ";", "}", "else", "{", "LaneVGPR", "=", "SpillVGPRs", ".", "back", "(", ")", ".", "VGPR", ";", "}", "SpillLanes", ".", "push_back", "(", "SpilledReg", "(", "LaneVGPR", ",", "VGPRIndex", ")", ")", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "SIMachineFunctionInfo (2)", "Func": "allocateSGPRSpillToVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10967, "Length": 199, "Cover_Rate": 0.621875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::"], "ground_truth": ["isOffsetFoldingLegal", "(", "const", "GlobalAddressSDNode", "*", "GA", ")", "const", "{"], "File": "LM32ISelLowering", "Func": "isOffsetFoldingLegal", "Target": "LM32", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10968, "Length": 12, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "::", "iterator", "It", "=", "BB", ";", "++", "It", ";", "MachineBasicBlock", "*", "thisMBB", "=", "BB", ";", "MachineFunction", "*", "F", "=", "BB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "llscMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "sinkMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "for", "(", "MachineBasicBlock", "::", "succ_iterator", "I", "=", "BB", "->", "succ_begin", "(", ")", ",", "E", "=", "BB", "->", "succ_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "EM", "->", "insert", "(", "std", "::", "make_pair", "(", "*", "I", ",", "sinkMBB", ")", ")", ";", "sinkMBB", "->", "transferSuccessors", "(", "thisMBB", ")", ";", "F", "->", "insert", "(", "It", ",", "llscMBB", ")", ";", "F", "->", "insert", "(", "It", ",", "sinkMBB", ")", ";", "BuildMI", "(", "thisMBB", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "llscMBB", ")", ";", "unsigned", "reg_res", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "reg_ptr", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "reg_v2", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "reg_store", "=", "F", "->", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "llscMBB", ",", "dl", ",", "TII", "->", "get", "(", "is32", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "reg_res", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "reg_ptr", ")", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "reg_cmp", "=", "F", "->", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "llscMBB", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "reg_cmp", ")", ".", "addReg", "(", "reg_v2", ")", ".", "addReg", "(", "reg_res", ")", ";", "BuildMI", "(", "llscMBB", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "reg_cmp", ")", ".", "addMBB", "(", "sinkMBB", ")", ";", "BuildMI", "(", "llscMBB", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "reg_store", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["break", ";"], "File": "AlphaISelLowering1", "Func": "EmitInstrWithCustomInserter", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10969, "Length": 342, "Cover_Rate": 0.462787550744249, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "BinOp", ":", "{", "G_ADD", ",", "G_SUB", "}", ")", "for", "(", "auto", "Ty", ":", "{", "v32s8", ",", "v16s16", ",", "v8s32", ",", "v4s64", "}", ")", "setAction", "(", "{", "BinOp", ",", "Ty", "}", ",", "Legal", ")", ";", "for", "(", "auto", "Ty", ":", "{", "v16s16", ",", "v8s32", "}", ")", "setAction", "(", "{", "G_MUL", ",", "Ty", "}", ",", "Legal", ")", ";", "for", "(", "const", "auto", "&", "Ty", ":", "{", "v64s8", ",", "v32s16", ",", "v16s32", ",", "v8s64", "}", ")", "{", "setAction", "(", "{", "G_CONCAT_VECTORS", ",", "Ty", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_UNMERGE_VALUES", ",", "<NUM_LIT>", ",", "Ty", "}", ",", "Legal", ")", ";", "}", "for", "(", "const", "auto", "&", "Ty", ":", "{", "v32s8", ",", "v16s16", ",", "v8s32", ",", "v4s64", "}", ")", "{", "setAction", "(", "{", "G_CONCAT_VECTORS", ",", "<NUM_LIT>", ",", "Ty", "}", ",", "Legal", ")", ";"], "ground_truth": ["setAction", "(", "{", "G_UNMERGE_VALUES", ",", "Ty", "}", ",", "Legal", ")", ";"], "File": "X86LegalizerInfo", "Func": "setLegalizerInfoAVX2", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10970, "Length": 144, "Cover_Rate": 0.5373134328358209, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Reg", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "RegNo", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";"], "File": "MipsDisassembler40", "Func": "DecodeFGRCCRegisterClass", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10971, "Length": 35, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "size_t", "Dot", "=", "Name", ".", "find", "(", "'.'", ")", ";", "StringRef", "Mnemonic", "=", "Name", ".", "slice", "(", "<NUM_LIT>", ",", "Dot", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateToken", "(", "Mnemonic", ",", "NameLoc", ",", "is<ISA_LIT>64", "(", ")", ")", ")", ";", "if", "(", "Dot", "!=", "StringRef", "::", "npos", ")", "{", "SMLoc", "DotLoc", "=", "SMLoc", "::", "getFromPointer", "(", "NameLoc", ".", "getPointer", "(", ")", "+", "Dot", ")", ";"], "ground_truth": ["StringRef", "DotStr", "=", "Name", ".", "slice", "(", "Dot", ",", "StringRef", "::", "npos", ")", ";"], "File": "PPCAsmParser45", "Func": "ParseInstruction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10972, "Length": 103, "Cover_Rate": 0.5255102040816326, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Mem", ".", "Reg", ")", ")", ";"], "File": "MSP430AsmParser", "Func": "addMemOperands", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10973, "Length": 23, "Cover_Rate": 0.42592592592592593, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "RegNo", ":", "getRegList", "(", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "RegNo", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmParser (2)4", "Func": "addRegListOperands", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10974, "Length": 22, "Cover_Rate": 0.5116279069767442, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vclzq_s8", "(", "int8x16_t", "__a", ")", "{", "return", "__builtin_mve_vclzq_sv16qi", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vclzq_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10975, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "MF", ".", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Default", "||", "MF", ".", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Static", ")", "&&", "<STR_LIT>", ")", ";", "MMI", "=", "&", "getAnalysis", "<", "MachineModuleInfo", ">", "(", ")", ";", "MCE", ".", "setModuleInfo", "(", "MMI", ")", ";", "do", "{", "MovePCtoLROffset", "=", "<NUM_LIT>", ";"], "ground_truth": ["MCE", ".", "startFunction", "(", "MF", ")", ";"], "File": "PPCCodeEmitter1", "Func": "runOnMachineFunction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10976, "Length": 65, "Cover_Rate": 0.5241935483870968, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vsetq_lane_u8", "(", "uint8_t", "__elem", ",", "uint8x16_t", "__vec", ",", "const", "int", "__index", ")", "{", "return", "__aarch64_vset_lane_any", "(", "__elem", ",", "__vec", ",", "__index", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vsetq_lane_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10977, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmParser", "(", "const", "MCSubtargetInfo", "&", "STI", ",", "MCAsmParser", "&", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCTargetOptions", "&", "Options", ")", ":", "MCTargetAsmParser", "(", "Options", ",", "STI", ",", "MII", ")", "{", "const", "Triple", "&", "TheTriple", "=", "STI", ".", "getTargetTriple", "(", ")", ";"], "ground_truth": ["Is<ISA_LIT>64", "=", "(", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "ppc64", "||", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "ppc64le", ")", ";"], "File": "PPCAsmParser13", "Func": "PPCAsmParser", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10978, "Length": 65, "Cover_Rate": 0.6565656565656566, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_pext_u32", "(", "unsigned", "int", "__X", ",", "unsigned", "int", "__Y", ")", "{"], "ground_truth": ["return", "_pext_u64", "(", "__X", ",", "__Y", ")", ";"], "File": "bmi2intrin", "Func": "_pext_u32", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10979, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "DL", ",", "<STR_LIT>", ",", "VT", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "FrameAddr", ",", "Offset", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering (2)2", "Func": "LowerADDROFRETURNADDR", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10980, "Length": 64, "Cover_Rate": 0.6037735849056604, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCE", ".", "addRelocation", "(", "MachineRelocation", "::", "getJumpTable", "(", "MCE", ".", "getCurrentPCOffset", "(", ")", ",", "Reloc", ",", "JTIndex", ",", "<NUM_LIT>", ",", "false", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsCodeEmitter", "Func": "emitJumpTableAddress", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10981, "Length": 25, "Cover_Rate": 0.6578947368421053, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "PFIndexes", "[", "<NUM_LIT>", "]", ";", "bool", "isFourElementShuffle", "=", "true", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", "&&", "isFourElementShuffle", ";", "++", "i", ")", "{", "unsigned", "EltNo", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "!=", "<NUM_LIT>", ";", "++", "j", ")", "{", "if", "(", "PermMask", "[", "i", "*", "<NUM_LIT>", "+", "j", "]", "<", "<NUM_LIT>", ")", "continue", ";", "unsigned", "ByteSource", "=", "PermMask", "[", "i", "*", "<NUM_LIT>", "+", "j", "]", ";", "if", "(", "(", "ByteSource", "&", "<NUM_LIT>", ")", "!=", "j", ")", "{", "isFourElementShuffle", "=", "false", ";", "break", ";", "}", "if", "(", "EltNo", "==", "<NUM_LIT>", ")", "{", "EltNo", "=", "ByteSource", "/", "<NUM_LIT>", ";", "}", "else", "if", "(", "EltNo", "!=", "ByteSource", "/", "<NUM_LIT>", ")", "{", "isFourElementShuffle", "=", "false", ";", "break", ";", "}", "}", "PFIndexes", "[", "i", "]", "=", "EltNo", ";", "}", "if", "(", "isFourElementShuffle", ")", "{", "unsigned", "PFTableIndex", "=", "PFIndexes", "[", "<NUM_LIT>", "]", "*", "<NUM_LIT>", "*", "<NUM_LIT>", "*", "<NUM_LIT>", "+", "PFIndexes", "[", "<NUM_LIT>", "]", "*", "<NUM_LIT>", "*", "<NUM_LIT>", "+", "PFIndexes", "[", "<NUM_LIT>", "]", "*", "<NUM_LIT>", "+", "PFIndexes", "[", "<NUM_LIT>", "]", ";", "unsigned", "PFEntry", "=", "PerfectShuffleTable", "[", "PFTableIndex", "]", ";", "unsigned", "Cost", "=", "(", "PFEntry", ">>", "<NUM_LIT>", ")", ";", "if", "(", "Cost", "<", "<NUM_LIT>", ")", "return", "GeneratePerfectShuffle", "(", "PFEntry", ",", "V1", ",", "V2", ",", "DAG", ",", "dl", ")", ";", "}"], "ground_truth": ["if", "(", "V2", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "V2", "=", "V1", ";"], "File": "PPCISelLowering58", "Func": "LowerVECTOR_SHUFFLE", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10982, "Length": 225, "Cover_Rate": 0.3160112359550562, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "s390_default_align", "(", "struct", "gcc_options", "*", "opts", ")", "{", "if", "(", "opts", "->", "x_flag_align_functions", "&&", "!", "opts", "->", "x_str_align_functions", "&&", "opts", "->", "x_s390_tune", ">=", "PROCESSOR_2964_Z13", ")", "opts", "->", "x_str_align_functions", "=", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "s390", "Func": "s390_default_align", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10983, "Length": 34, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "tree", "sh_handle_interrupt_handler_attribute", "(", "tree", "*", "node", ",", "tree", "name", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "*", "no_add_attrs", ")", "{", "if", "(", "TREE_CODE", "(", "*", "node", ")", "!=", "FUNCTION_DECL", ")", "{", "warning", "(", "OPT_Wattributes", ",", "<STR_LIT>", ",", "name", ")", ";"], "ground_truth": ["*", "no_add_attrs", "=", "true", ";"], "File": "sh", "Func": "sh_handle_interrupt_handler_attribute", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10984, "Length": 49, "Cover_Rate": 0.9074074074074074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "ix86_function_ms_hook_prologue", "(", "const_tree", "fn", ")", "{", "if", "(", "fn", "&&", "lookup_attribute", "(", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "fn", ")", ")", ")", "{", "if", "(", "decl_function_context", "(", "fn", ")", "!=", "NULL_TREE", ")", "error_at", "(", "DECL_SOURCE_LOCATION", "(", "fn", ")", ",", "<STR_LIT>", ")", ";", "else", "return", "true", ";"], "ground_truth": ["}"], "File": "i3864", "Func": "ix86_function_ms_hook_prologue", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10985, "Length": 47, "Cover_Rate": 0.9215686274509803, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__v4si", "result", "=", "(", "__v4si", ")", "__A", ";"], "ground_truth": ["result", "[", "__N", "&", "<NUM_LIT>", "]", "=", "__D", ";"], "File": "smmintrin1", "Func": "_mm_insert_epi32", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10986, "Length": 17, "Cover_Rate": 0.3269230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SDValue", "S", "=", "getVectorShiftByInt", "(", "Op", ",", "DAG", ")", ")", "return", "S", ";"], "ground_truth": ["return", "Op", ";"], "File": "HexagonISelLoweringHVX (2)", "Func": "LowerHvxShift", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10987, "Length": 18, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrev64_p16", "(", "poly16x4_t", "__a", ")", "{"], "ground_truth": ["return", "(", "poly16x4_t", ")", "__builtin_shuffle", "(", "__a", ",", "(", "uint16x4_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "File": "arm", "Func": "neon_vrev64_p16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10988, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "op3", "=", "expand_normal", "(", "arg3", ")", ";", "enum", "insn_code", "icode", "=", "d", "->", "icode", ";", "const", "struct", "insn_data_d", "*", "insn_p", "=", "&", "insn_data", "[", "icode", "]", ";", "machine_mode", "mode0", "=", "insn_p", "->", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "machine_mode", "mode1", "=", "insn_p", "->", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "enum", "rtx_code", "comparison", "=", "UNEQ", ";", "bool", "need_ucomi", "=", "false", ";", "enum", "rtx_code", "comi_comparisons", "[", "<NUM_LIT>", "]", "=", "{", "UNEQ", ",", "GT", ",", "GE", ",", "UNORDERED", ",", "LTGT", ",", "UNLE", ",", "UNLT", ",", "ORDERED", ",", "UNEQ", ",", "UNLT", ",", "UNLE", ",", "LT", ",", "LTGT", ",", "GE", ",", "GT", ",", "LT", ",", "UNEQ", ",", "GT", ",", "GE", ",", "UNORDERED", ",", "LTGT", ",", "UNLE", ",", "UNLT", ",", "ORDERED", ",", "UNEQ", ",", "UNLT", ",", "UNLE", ",", "LT", ",", "LTGT", ",", "GE", ",", "GT", ",", "LT", "}", ";", "bool", "need_ucomi_values", "[", "<NUM_LIT>", "]", "=", "{", "true", ",", "false", ",", "false", ",", "true", ",", "true", ",", "false", ",", "false", ",", "true", ",", "true", ",", "false", ",", "false", ",", "true", ",", "true", ",", "false", ",", "false", ",", "true", ",", "false", ",", "true", ",", "true", ",", "false", ",", "false", ",", "true", ",", "true", ",", "false", ",", "false", ",", "true", ",", "true", ",", "false", ",", "false", ",", "true", ",", "true", ",", "false", "}", ";", "if", "(", "!", "CONST_INT_P", "(", "op2", ")", ")", "{", "error", "(", "<STR_LIT>", ")", ";", "return", "const0_rtx", ";", "}", "if", "(", "INTVAL", "(", "op2", ")", "<", "<NUM_LIT>", "||", "INTVAL", "(", "op2", ")", ">=", "<NUM_LIT>", ")", "{", "error", "(", "<STR_LIT>", ")", ";", "return", "const0_rtx", ";", "}", "if", "(", "!", "insn_p", "->", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", "(", "op3", ",", "SImode", ")", ")", "{", "error", "(", "<STR_LIT>", ")", ";", "return", "const0_rtx", ";", "}", "comparison", "=", "comi_comparisons", "[", "INTVAL", "(", "op2", ")", "]", ";", "need_ucomi", "=", "need_ucomi_values", "[", "INTVAL", "(", "op2", ")", "]", ";", "if", "(", "VECTOR_MODE_P", "(", "mode0", ")", ")", "op0", "=", "safe_vector_operand", "(", "op0", ",", "mode0", ")", ";", "if", "(", "VECTOR_MODE_P", "(", "mode1", ")", ")", "op1", "=", "safe_vector_operand", "(", "op1", ",", "mode1", ")", ";", "target", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "emit_move_insn", "(", "target", ",", "const0_rtx", ")", ";", "target", "=", "gen_rtx_SUBREG", "(", "QImode", ",", "target", ",", "<NUM_LIT>", ")", ";", "if", "(", "(", "optimize", "&&", "!", "register_operand", "(", "op0", ",", "mode0", ")", ")", "||", "!", "insn_p", "->", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", "(", "op0", ",", "mode0", ")", ")", "op0", "=", "copy_to_mode_reg", "(", "mode0", ",", "op0", ")", ";", "if", "(", "(", "optimize", "&&", "!", "register_operand", "(", "op1", ",", "mode1", ")", ")", "||", "!", "insn_p", "->", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", "(", "op1", ",", "mode1", ")", ")", "op1", "=", "copy_to_mode_reg", "(", "mode1", ",", "op1", ")", ";", "if", "(", "need_ucomi", ")", "icode", "=", "icode", "==", "CODE_FOR_sse_comi_round", "?", "CODE_FOR_sse_ucomi_round", ":", "CODE_FOR_sse2_ucomi_round", ";", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op0", ",", "op1", ",", "op3", ")", ";", "if", "(", "!", "pat", ")", "return", "<NUM_LIT>", ";", "if", "(", "INTVAL", "(", "op3", ")", "==", "NO_ROUND", ")", "{"], "ground_truth": ["pat", "=", "ix86_erase_embedded_rounding", "(", "pat", ")", ";"], "File": "i3864", "Func": "ix86_expand_sse_comi_round", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10989, "Length": 485, "Cover_Rate": 0.7359635811836115, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsRAAndRetAddrIsTaken", "=", "(", "Reg", "==", "<STR_LIT>", ")", "&&", "MF", "->", "getFrameInfo", "(", ")", ".", "isReturnAddressTaken", "(", ")", ";", "if", "(", "!", "IsRAAndRetAddrIsTaken", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "Mips16FrameLowering25", "Func": "spillCalleeSavedRegisters", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10990, "Length": 36, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Decode2RUSInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "case", "<NUM_LIT>", ":", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "return", "Decode3RInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "case", "<NUM_LIT>", ":", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "return", "Decode3RInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "case", "<NUM_LIT>", ":", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "return", "Decode3RInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "case", "<NUM_LIT>", ":", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "return", "Decode3RInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "case", "<NUM_LIT>", ":", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "return", "Decode3RInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "case", "<NUM_LIT>", ":", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "return", "Decode3RInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "case", "<NUM_LIT>", ":", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "return", "Decode3RInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "case", "<NUM_LIT>", ":", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "return", "Decode3RInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "case", "<NUM_LIT>", ":", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "return", "Decode3RInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "case", "<NUM_LIT>", ":", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "return", "Decode3RInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "case", "<NUM_LIT>", ":", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "return", "Decode2RUSInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "case", "<NUM_LIT>", ":", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "return", "Decode2RUSInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "case", "<NUM_LIT>", ":", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "return", "Decode2RUSBitpInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "case", "<NUM_LIT>", ":", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "return", "Decode2RUSBitpInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "case", "<NUM_LIT>", ":", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "return", "Decode2RUSInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "case", "<NUM_LIT>", ":", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "return", "Decode3RImmInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";"], "ground_truth": ["case", "<NUM_LIT>", ":"], "File": "XCoreDisassembler (2)", "Func": "Decode2OpInstructionFail", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10991, "Length": 367, "Cover_Rate": 0.700381679389313, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_GOTTPREL_G1", ":", "case", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_TPREL_G1", ":", "case", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_TPREL_G1_NC", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_ABS_G2", ":", "case", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_ABS_G2_NC", ":", "case", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_SABS_G2", ":", "case", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_DTPREL_G2", ":", "case", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_TPREL_G2", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_ABS_G3", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "AArch64AsmParser13", "Func": "addMoveWideImmOperands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10992, "Length": 96, "Cover_Rate": 0.38866396761133604, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vst2_lane_f16", "(", "float16_t", "*", "__a", ",", "float16x4x2_t", "__b", ",", "const", "int", "__c", ")", "{", "union", "{", "float16x4x2_t", "__i", ";", "__builtin_neon_ti", "__o", ";", "}", "__bu", "=", "{", "__b", "}", ";"], "ground_truth": ["__builtin_neon_vst2_lanev4hf", "(", "__a", ",", "__bu", ".", "__o", ",", "__c", ")", ";"], "File": "arm", "Func": "neon_vst2_lane_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10993, "Length": 40, "Cover_Rate": 0.975609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Patterns", ".", "push_back", "(", "Pattern", ")", ";", "Found", "=", "true", ";", "}", "}", ";", "typedef", "MachineCombinerPattern", "MCP", ";", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "assert", "(", "Root", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "Root", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "setFound", "(", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "MCP", "::", "MULADDW_OP1", ")", ";", "setFound", "(", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "MCP", "::", "MULADDW_OP2", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "setFound", "(", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "MCP", "::", "MULADDX_OP1", ")", ";", "setFound", "(", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "MCP", "::", "MULADDX_OP2", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "setFound", "(", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "MCP", "::", "MULSUBW_OP1", ")", ";", "setFound", "(", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "MCP", "::", "MULSUBW_OP2", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "setFound", "(", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "MCP", "::", "MULSUBX_OP1", ")", ";", "setFound", "(", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "MCP", "::", "MULSUBX_OP2", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "setFound", "(", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "MCP", "::", "MULADDWI_OP1", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "setFound", "(", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "MCP", "::", "MULADDXI_OP1", ")", ";", "break", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AArch64InstrInfo124", "Func": "getMaddPatterns", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10994, "Length": 217, "Cover_Rate": 0.4676724137931034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_add_epi32", "(", "__m512i", "__W", ",", "__mmask16", "__U", ",", "__m512i", "__A", ",", "__m512i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m512i", ")", "__builtin_ia32_paddd512_mask", "(", "(", "__v16si", ")", "__A", ",", "(", "__v16si", ")", "__B", ",", "(", "__v16si", ")", "__W", ",", "(", "__mmask16", ")", "__U", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_add_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10995, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "src_regno", ";", "if", "(", "src", "==", "pc_rtx", ")", "{", "if", "(", "unwind", ")", "fprintf", "(", "out_file", ",", "<STR_LIT>", ",", "ia64_dbx_register_number", "(", "dest_regno", ")", ")", ";", "return", ";", "}", "src_regno", "=", "REGNO", "(", "src", ")", ";", "switch", "(", "src_regno", ")", "{", "case", "PR_REG", "(", "<NUM_LIT>", ")", ":", "gcc_assert", "(", "dest_regno", "==", "current_frame_info", ".", "r", "[", "reg_save_pr", "]", ")", ";", "if", "(", "unwind", ")", "fprintf", "(", "out_file", ",", "<STR_LIT>", ",", "ia64_dbx_register_number", "(", "dest_regno", ")", ")", ";", "break", ";", "case", "AR_UNAT_REGNUM", ":", "gcc_assert", "(", "dest_regno", "==", "current_frame_info", ".", "r", "[", "reg_save_ar_unat", "]", ")", ";"], "ground_truth": ["if", "(", "unwind", ")", "fprintf", "(", "out_file", ",", "<STR_LIT>", ",", "ia64_dbx_register_number", "(", "dest_regno", ")", ")", ";"], "File": "ia64", "Func": "process_cfa_register", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10996, "Length": 108, "Cover_Rate": 0.5684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Reserved", ".", "set", "(", "AMDGPU", "::", "FLAT_SCR", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "VGPR255", ")", ";"], "ground_truth": ["Reserved", ".", "set", "(", "AMDGPU", "::", "VGPR254", ")", ";"], "File": "SIRegisterInfo109", "Func": "getReservedRegs", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10997, "Length": 27, "Cover_Rate": 0.3103448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "BRANCH_COST", "(", "optimize_function_for_speed_p", "(", "cfun", ")", ",", "false", ")", ">=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "csky", "Func": "csky_default_logical_op_non_short_circuit", "Target": "csky", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10998, "Length": 14, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "name", "=", "lbasename", "(", "main_input_filename", ")", ";", "unsigned", "len", "=", "strlen", "(", "name", ")", ";", "char", "*", "clean_name", "=", "alloca", "(", "len", "+", "<NUM_LIT>", ")", ";"], "ground_truth": ["char", "*", "ptr", "=", "clean_name", ";"], "File": "alpha3", "Func": "unicosmk_output_module_name", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10999, "Length": 35, "Cover_Rate": 0.42168674698795183, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "CC", "=", "(", "<STR_LIT>", ")", "Op", ".", "getImm", "(", ")", ";", "const", "char", "*", "Str", "=", "<ISA_LIT>_condCodeToString", "(", "CC", ")", ";"], "ground_truth": ["O", "<<", "Str", ";"], "File": "FISCInstPrinter", "Func": "printCondCode", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11000, "Length": 26, "Cover_Rate": 0.4262295081967213, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m64", ")", "__builtin_ia32_psrlw", "(", "(", "__v4hi", ")", "__m", ",", "__count", ")", ";"], "ground_truth": ["}"], "File": "mmintrin4", "Func": "_mm_srl_pi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11001, "Length": 15, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "h83003", "Func": "h8300_legitimate_constant_p", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11002, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "aarch64_float_const_zero_rtx_p", "(", "value", ")", ")", "{", "*", "intval", "=", "<NUM_LIT>", ";", "return", "true", ";", "}", "scalar_float_mode", "mode", ";", "if", "(", "!", "CONST_DOUBLE_P", "(", "value", ")", "||", "!", "is_a", "<", "scalar_float_mode", ">", "(", "GET_MODE", "(", "value", ")", ",", "&", "mode", ")", "||", "GET_MODE_BITSIZE", "(", "mode", ")", ">", "HOST_BITS_PER_WIDE_INT", "||", "GET_MODE_BITSIZE", "(", "mode", ")", ">", "GET_MODE_BITSIZE", "(", "DFmode", ")", ")", "return", "false", ";", "unsigned", "HOST_WIDE_INT", "ival", "=", "<NUM_LIT>", ";", "long", "res", "[", "<NUM_LIT>", "]", ";", "real_to_target", "(", "res", ",", "CONST_DOUBLE_REAL_VALUE", "(", "value", ")", ",", "REAL_MODE_FORMAT", "(", "mode", ")", ")", ";", "if", "(", "mode", "==", "DFmode", ")", "{", "int", "order", "=", "BYTES_BIG_ENDIAN", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "ival", "=", "zext_hwi", "(", "res", "[", "order", "]", ",", "<NUM_LIT>", ")", ";", "ival", "|=", "(", "zext_hwi", "(", "res", "[", "<NUM_LIT>", "-", "order", "]", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "}", "else", "ival", "=", "zext_hwi", "(", "res", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "*", "intval", "=", "ival", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "aarch641", "Func": "aarch64_reinterpret_float_as_int", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11003, "Length": 159, "Cover_Rate": 0.9298245614035088, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_move_insn", "(", "A0", "(", "HImode", ",", "<NUM_LIT>", ")", ",", "chainval", ")", ";", "emit_move_insn", "(", "A0", "(", "QImode", ",", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", "-", "<NUM_LIT>", ")", ")", ";", "emit_move_insn", "(", "A0", "(", "HImode", ",", "<NUM_LIT>", ")", ",", "function", ")", ";", "emit_move_insn", "(", "A0", "(", "QImode", ",", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "m32c2", "Func": "m32c_initialize_trampoline", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11004, "Length": 57, "Cover_Rate": 0.37012987012987014, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_vfmaddps128_mask3", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ",", "(", "__v4sf", ")", "__C", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_mask3_fmadd_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11005, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>Disassembler", "(", ")", "{"], "ground_truth": ["}"], "File": "AArch64Disassembler31", "Func": "~AArch64Disassembler", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11006, "Length": 6, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "bool", "IsFakeVector", "=", "!", "VT", ".", "isVector", "(", ")", "&&", "!", "IsF128", ";", "MVT", "LogicVT", "=", "VT", ";", "if", "(", "IsFakeVector", ")", "LogicVT", "=", "(", "VT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "EltBits", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "APInt", "MaskElt", "=", "IsFABS", "?", "APInt", "::", "getSignedMaxValue", "(", "EltBits", ")", ":", "APInt", "::", "getSignMask", "(", "EltBits", ")", ";", "const", "fltSemantics", "&", "Sem", "=", "SelectionDAG", "::", "EVTToAPFloatSemantics", "(", "VT", ")", ";", "SDValue", "Mask", "=", "DAG", ".", "getConstantFP", "(", "APFloat", "(", "Sem", ",", "MaskElt", ")", ",", "dl", ",", "LogicVT", ")", ";", "SDValue", "Op0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "bool", "IsFNABS", "=", "!", "IsFABS", "&&", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "unsigned", "LogicOp", "=", "IsFABS", "?", "<STR_LIT>", ":"], "ground_truth": ["IsFNABS", "?", "<STR_LIT>", ":"], "File": "X86ISelLowering (2)6", "Func": "LowerFABSorFNEG", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11007, "Length": 173, "Cover_Rate": 0.4128878281622912, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "B", ".", "getMF", "(", ")", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "const", "ArgDescriptor", "*", "Arg", ";", "const", "TargetRegisterClass", "*", "ArgRC", ";", "LLT", "ArgTy", ";", "std", "::", "tie", "(", "Arg", ",", "ArgRC", ",", "ArgTy", ")", "=", "MFI", "->", "getPreloadedValue", "(", "ArgType", ")", ";", "if", "(", "!", "Arg", ")", "{", "assert", "(", "ArgType", "==", "<STR_LIT>", ")", ";"], "ground_truth": ["B", ".", "buildConstant", "(", "DstReg", ",", "<NUM_LIT>", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "loadInputValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11008, "Length": 71, "Cover_Rate": 0.5298507462686567, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "reg_or_0_operand", "(", "op0", ",", "cmp_mode", ")", ")", "op0", "=", "force_reg", "(", "cmp_mode", ",", "op0", ")", ";", "if", "(", "!", "CONST_INT_P", "(", "op1", ")", "&&", "!", "register_operand", "(", "op1", ",", "cmp_mode", ")", ")", "op1", "=", "force_reg", "(", "cmp_mode", ",", "op1", ")", ";"], "ground_truth": ["emit_insn", "(", "gen_rtx_SET", "(", "res", ",", "gen_rtx_fmt_ee", "(", "code", ",", "DImode", ",", "op0", ",", "op1", ")", ")", ")", ";"], "File": "tilegx", "Func": "tilegx_emit_setcc_internal", "Target": "tilegx", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 11009, "Length": 63, "Cover_Rate": 0.3230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", ";", "if", "(", "Count", ">", "<NUM_LIT>", ")", "{", "bool", "IsVec64", "=", "(", "Layout", "<", "<STR_LIT>", ")", ";", "unsigned", "SubRegIdx", "=", "IsVec64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "Count", ";", "I", "++", ")", "{", "std", "::", "string", "Name", "=", "getRegisterName", "(", "MRI", ".", "getSubReg", "(", "Reg", ",", "SubRegIdx", "++", ")", ")", ";", "Name", "[", "<NUM_LIT>", "]", "=", "'v'", ";", "O", "<<", "Name", "<<", "LayoutStr", ";"], "ground_truth": ["if", "(", "I", "!=", "Count", "-", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", ";"], "File": "AArch64InstPrinter30", "Func": "printVectorList", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11010, "Length": 87, "Cover_Rate": 0.48066298342541436, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmBackend", "::", "processFixupValue", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCAsmLayout", "&", "Layout", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCFragment", "*", "DF", ",", "const", "MCValue", "&", "Target", ",", "uint64_t", "&", "Value", ",", "bool", "&", "IsResolved", ")", "{", "IsResolved", "=", "true", ";"], "ground_truth": ["(", "void", ")", "adjustFixupValue", "(", "Fixup", ",", "Value", ",", "&", "Asm", ".", "getContext", "(", ")", ")", ";"], "File": "FISCAsmBackend", "Func": "processFixupValue", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11011, "Length": 60, "Cover_Rate": 0.9836065573770492, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Directive", "==", "<STR_LIT>", "||", "Directive", "==", "<STR_LIT>", ")", "return", "new", "<ISA_LIT>DispatchGroupSBHazardRecognizer", "(", "II", ",", "DAG", ")", ";"], "ground_truth": ["if", "(", "Directive", "!=", "<STR_LIT>", "&&", "Directive", "!=", "<STR_LIT>", "&&", "Directive", "!=", "<STR_LIT>", "&&", "Directive", "!=", "<STR_LIT>", ")", "{"], "File": "PPCInstrInfo1", "Func": "CreateTargetPostRAHazardRecognizer", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11012, "Length": 38, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "End", "=", "MCSymbolRefExpr", "::", "create", "(", "TempSym", ",", "getContext", "(", ")", ")", ";"], "ground_truth": ["auto", "Expr", "=", "MCBinaryExpr", "::", "create", "(", "MCBinaryExpr", "::", "Sub", ",", "End", ",", "Start", ",", "getContext", "(", ")", ")", ";"], "File": "WebAssemblyAsmParser10", "Func": "onEndOfFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11013, "Length": 34, "Cover_Rate": 0.3177570093457944, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_DTPREL16_LO", ";", "break", ";", "case", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOT_TLSLD16_LO", ";", "break", ";", "case", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TOC16_LO", ";", "break", ";", "}", "}", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "Symbol", ",", "RefKind", ",", "Ctx", ")", ";", "if", "(", "!", "MO", ".", "isJTI", "(", ")", "&&", "MO", ".", "getOffset", "(", ")", ")", "Expr", "=", "MCBinaryExpr", "::", "CreateAdd", "(", "Expr", ",", "MCConstantExpr", "::", "Create", "(", "MO", ".", "getOffset", "(", ")", ",", "Ctx", ")", ",", "Ctx", ")", ";", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "&", "<STR_LIT>", ")", "{", "const", "MachineFunction", "*", "MF", "=", "MO", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "MCExpr", "*", "PB", "=", "MCSymbolRefExpr", "::", "Create", "(", "MF", "->", "getPICBaseSymbol", "(", ")", ",", "Ctx", ")", ";", "Expr", "=", "MCBinaryExpr", "::", "CreateSub", "(", "Expr", ",", "PB", ",", "Ctx", ")", ";", "}", "if", "(", "isDarwin", ")", "{", "switch", "(", "access", ")", "{", "case", "<STR_LIT>", ":", "Expr", "=", "<ISA_LIT>MCExpr", "::", "CreateHa16", "(", "Expr", ",", "Ctx", ")", ";", "break", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["Expr", "=", "<ISA_LIT>MCExpr", "::", "CreateLo16", "(", "Expr", ",", "Ctx", ")", ";"], "File": "PPCMCInstLower60", "Func": "GetSymbolRef", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11014, "Length": 192, "Cover_Rate": 0.5783132530120482, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "(", "RootMask", ".", "size", "(", ")", ">", "OpMask", ".", "size", "(", ")", "&&", "RootMask", ".", "size", "(", ")", "%", "OpMask", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "||", "(", "OpMask", ".", "size", "(", ")", ">", "RootMask", ".", "size", "(", ")", "&&", "OpMask", ".", "size", "(", ")", "%", "RootMask", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "||", "OpMask", ".", "size", "(", ")", "==", "RootMask", ".", "size", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "int", "MaskWidth", "=", "std", "::", "max", "<", "int", ">", "(", "OpMask", ".", "size", "(", ")", ",", "RootMask", ".", "size", "(", ")", ")", ";", "int", "RootRatio", "=", "std", "::", "max", "<", "int", ">", "(", "<NUM_LIT>", ",", "OpMask", ".", "size", "(", ")", "/", "RootMask", ".", "size", "(", ")", ")", ";", "int", "OpRatio", "=", "std", "::", "max", "<", "int", ">", "(", "<NUM_LIT>", ",", "RootMask", ".", "size", "(", ")", "/", "OpMask", ".", "size", "(", ")", ")", ";", "assert", "(", "(", "(", "RootRatio", "==", "<NUM_LIT>", "&&", "OpRatio", "==", "<NUM_LIT>", ")", "||", "(", "RootRatio", "==", "<NUM_LIT>", ")", "!=", "(", "OpRatio", "==", "<NUM_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "Mask", ";", "Mask", ".", "reserve", "(", "MaskWidth", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "MaskWidth", ";", "++", "i", ")", "{", "int", "RootIdx", "=", "i", "/", "RootRatio", ";", "if", "(", "RootMask", "[", "RootIdx", "]", "<", "<NUM_LIT>", ")", "{", "Mask", ".", "push_back", "(", "RootMask", "[", "RootIdx", "]", ")", ";", "continue", ";", "}", "int", "RootMaskedIdx", "=", "RootMask", "[", "RootIdx", "]", "*", "RootRatio", "+", "i", "%", "RootRatio", ";", "int", "OpIdx", "=", "RootMaskedIdx", "/", "OpRatio", ";", "if", "(", "OpMask", "[", "OpIdx", "]", "<", "<NUM_LIT>", ")", "{"], "ground_truth": ["Mask", ".", "push_back", "(", "OpMask", "[", "OpIdx", "]", ")", ";"], "File": "X86ISelLowering218", "Func": "combineX86ShufflesRecursively", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11015, "Length": 278, "Cover_Rate": 0.33985330073349634, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Fixup", ".", "getKind", "(", ")", ">=", "FirstLiteralRelocationKind", ")", "return", "true", ";", "switch", "(", "Fixup", ".", "getTargetKind", "(", ")", ")", "{", "default", ":", "break", ";", "case", "FK_Data_1", ":", "case", "FK_Data_2", ":", "case", "FK_Data_4", ":", "case", "FK_Data_8", ":", "if", "(", "Target", ".", "isAbsolute", "(", ")", ")", "return", "false", ";", "break", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "RISCVAsmBackend20", "Func": "shouldForceRelocation", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11016, "Length": 54, "Cover_Rate": 0.4462809917355372, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", "==", "<STR_LIT>", "&&", "(", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "{", "SDValue", "N00", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "N00", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Subtarget", "->", "hasInt256", "(", ")", ")", "if", "(", "!", "<STR_LIT>", "(", "N00", ".", "getNode", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["if", "(", "N00", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "ExtraVT", ".", "getSizeInBits", "(", ")", "<", "<NUM_LIT>", ")", "{"], "File": "X86ISelLowering (2)", "Func": "PerformSIGN_EXTEND_INREGCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11017, "Length": 87, "Cover_Rate": 0.3782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "orig", "[", "i", "]", "!=", "equiv", "[", "i", "]", ")", "{", "if", "(", "(", "orig", "[", "i", "]", "==", "'Q'", "||", "orig", "[", "i", "]", "==", "'L'", ")", "&&", "equiv", "[", "i", "]", "==", "'W'", ")", "continue", ";", "if", "(", "(", "orig", "[", "i", "]", "==", "'6'", "||", "orig", "[", "i", "]", "==", "'3'", ")", "&&", "equiv", "[", "i", "]", "==", "'1'", ")", "continue", ";", "if", "(", "(", "orig", "[", "i", "]", "==", "'4'", "||", "orig", "[", "i", "]", "==", "'2'", ")", "&&", "equiv", "[", "i", "]", "==", "'6'", ")", "continue", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "X86DisassemblerDecoder1", "Func": "is16BitEquivalent", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11018, "Length": 98, "Cover_Rate": 0.5868263473053892, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static_assert", "(", "NoOverlap", "<", "u16", ",", "expected", ",", "OperandAtT", "::", "Mask", "...", ">", ",", "<STR_LIT>", ")", ";", "Proxy", "<", "typename", "FilterOperand", "<", "OperandAtT", "...", ">", "::", "result", ">", "proxy", "{", "func", "}", ";", "constexpr", "u16", "mask", "=", "(", "~", "OperandAtT", "::", "Mask", "&", "...", "&", "<NUM_LIT>", ")", ";"], "ground_truth": ["constexpr", "bool", "expanded", "=", "(", "OperandAtT", "::", "NeedExpansion", "||", "...", ")", ";"], "File": "decoder", "Func": "Create", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11019, "Length": 60, "Cover_Rate": 0.6382978723404256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "LHS", ",", "RHS", ",", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "SrcOpc0", ",", "DL", ",", "SrcVT0", ",", "DAG", ".", "getBitcast", "(", "SrcVT0", ",", "Res", ")", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "Res", ")", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "Src1", ".", "isUndef", "(", ")", "||", "Src0", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "Src1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "{", "SDValue", "LHS", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "Src0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "RHS", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "Src1", ".", "isUndef", "(", ")", "?", "Src1", ":", "Src1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "LHS", ",", "RHS", ",", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "SrcOpc0", ",", "DL", ",", "SrcVT0", ",", "DAG", ".", "getBitcast", "(", "SrcVT0", ",", "Res", ")", ",", "Src0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "Res", ")", ";", "}", "break", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering12", "Func": "canonicalizeLaneShuffleWithRepeatedOps", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11020, "Length": 212, "Cover_Rate": 0.5221674876847291, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";"], "ground_truth": ["return", "MFI", ".", "hasVarSizedObjects", "(", ")", ";"], "File": "CSKYFrameLowering", "Func": "hasBP", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11021, "Length": 18, "Cover_Rate": 0.5806451612903226, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "TargetTransformInfo", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "ground_truth": ["}"], "File": "XCoreTargetTransformInfo", "Func": "getAnalysisUsage", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11022, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "uses_ls_unit", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "set", "=", "single_set", "(", "insn", ")", ";"], "ground_truth": ["if", "(", "set", "!=", "<NUM_LIT>", "&&", "(", "GET_CODE", "(", "SET_DEST", "(", "set", ")", ")", "==", "MEM", "||", "GET_CODE", "(", "SET_SRC", "(", "set", ")", ")", "==", "MEM", ")", ")", "return", "<NUM_LIT>", ";"], "File": "spu", "Func": "uses_ls_unit", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11023, "Length": 48, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Idx", "=", "isPairedLdSt", "(", "MI", ")", "||", "<ISA_LIT>InstrInfo", "::", "isPreLdSt", "(", "MI", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["return", "MI", ".", "getOperand", "(", "Idx", ")", ";"], "File": "AArch64LoadStoreOptimizer (2)1", "Func": "getLdStOffsetOp", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11024, "Length": 27, "Cover_Rate": 0.675, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "return", "<STR_LIT>", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "return", "<STR_LIT>", ";", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyRegStackify20", "Func": "GetTeeLocalOpcode", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11025, "Length": 26, "Cover_Rate": 0.3611111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "<STR_LIT>", ")", ";", "auto", "CurSled", "=", "OutContext", ".", "createTempSymbol", "(", "<STR_LIT>", ",", "true", ")", ";", "OutStreamer", "->", "AddComment", "(", "<STR_LIT>", ")", ";", "OutStreamer", "->", "EmitCodeAlignment", "(", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "EmitLabel", "(", "CurSled", ")", ";", "OutStreamer", "->", "EmitBinaryData", "(", "<STR_LIT>", ")", ";", "unsigned", "DestRegs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "bool", "UsedMask", "[", "]", "=", "{", "false", ",", "false", ",", "false", "}", ";", "unsigned", "SrcRegs", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "MI", ".", "getNumOperands", "(", ")", ";", "++", "I", ")", "if", "(", "auto", "Op", "=", "MCIL", ".", "LowerMachineOperand", "(", "&", "MI", ",", "MI", ".", "getOperand", "(", "I", ")", ")", ")", "{", "assert", "(", "Op", "->", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "SrcRegs", "[", "I", "]", "=", "Op", "->", "getReg", "(", ")", ";", "if", "(", "SrcRegs", "[", "I", "]", "!=", "DestRegs", "[", "I", "]", ")", "{", "UsedMask", "[", "I", "]", "=", "true", ";", "EmitAndCountInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "DestRegs", "[", "I", "]", ")", ")", ";", "}", "else", "{", "EmitNops", "(", "*", "OutStreamer", ",", "<NUM_LIT>", ",", "Subtarget", "->", "is64Bit", "(", ")", ",", "getSubtargetInfo", "(", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "X86MCInstLower", "Func": "LowerPATCHABLE_TYPED_EVENT_CALL", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11026, "Length": 210, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Item", "->", "IntValue", "=", "IntValue", ";", "Item", "->", "StringValue", "=", "std", "::", "string", "(", "StringValue", ")", ";", "return", ";", "}"], "ground_truth": ["Contents", ".", "push_back", "(", "{", "AttributeType", "::", "NumericAndText", ",", "Attribute", ",", "IntValue", ",", "std", "::", "string", "(", "StringValue", ")", "}", ")", ";"], "File": "CSKYELFStreamer", "Func": "setAttributeItems", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11027, "Length": 42, "Cover_Rate": 0.4883720930232558, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "SL", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "assert", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", ";", "unsigned", "Opc", "=", "(", "VT", "==", "<STR_LIT>", ")", "?", "AMDGPU", "::", "V_DIV_SCALE_F64", ":", "AMDGPU", "::", "V_DIV_SCALE_F32", ";", "const", "SDValue", "Zero", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "const", "SDValue", "False", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{"], "ground_truth": ["Zero", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Zero", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Zero", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "False", ",", "Zero", "}", ";"], "File": "AMDGPUISelDAGToDAG104", "Func": "SelectDIV_SCALE", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11028, "Length": 108, "Cover_Rate": 0.7297297297297297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SetjmpF", ")", "{", "FunctionType", "*", "SetjmpFTy", "=", "SetjmpF", "->", "getFunctionType", "(", ")", ";", "FTy", "=", "FunctionType", "::", "get", "(", "Type", "::", "getInt32PtrTy", "(", "C", ")", ",", "{", "SetjmpFTy", "->", "getParamType", "(", "<NUM_LIT>", ")", ",", "IRB", ".", "getInt32Ty", "(", ")", ",", "Type", "::", "getInt32PtrTy", "(", "C", ")", ",", "IRB", ".", "getInt32Ty", "(", ")", "}", ",", "false", ")", ";", "SaveSetjmpF", "=", "getEmscriptenFunction", "(", "FTy", ",", "<STR_LIT>", ",", "&", "M", ")", ";", "FTy", "=", "FunctionType", "::", "get", "(", "IRB", ".", "getInt32Ty", "(", ")", ",", "{", "getAddrIntType", "(", "&", "M", ")", ",", "Type", "::", "getInt32PtrTy", "(", "C", ")", ",", "IRB", ".", "getInt32Ty", "(", ")", "}", ",", "false", ")", ";", "TestSetjmpF", "=", "getEmscriptenFunction", "(", "FTy", ",", "<STR_LIT>", ",", "&", "M", ")", ";", "for", "(", "User", "*", "U", ":", "SetjmpF", "->", "users", "(", ")", ")", "{", "auto", "*", "UI", "=", "cast", "<", "Instruction", ">", "(", "U", ")", ";", "SetjmpUsers", ".", "insert", "(", "UI", "->", "getFunction", "(", ")", ")", ";", "}", "}", "}", "if", "(", "EnableEH", ")", "{", "for", "(", "Function", "&", "F", ":", "M", ")", "{", "if", "(", "F", ".", "isDeclaration", "(", ")", ")", "continue", ";", "Changed", "|=", "runEHOnFunction", "(", "F", ")", ";", "}", "}", "if", "(", "DoSjLj", ")", "{", "Changed", "=", "true", ";", "if", "(", "LongjmpF", ")", "replaceLongjmpWithEmscriptenLongjmp", "(", "LongjmpF", ",", "EmLongjmpF", ")", ";", "if", "(", "SetjmpF", ")", "for", "(", "Function", "*", "F", ":", "SetjmpUsers", ")", "runSjLjOnFunction", "(", "*", "F", ")", ";", "}", "if", "(", "!", "Changed", ")", "{"], "ground_truth": ["if", "(", "ResumeF", ")", "ResumeF", "->", "eraseFromParent", "(", ")", ";"], "File": "WebAssemblyLowerEmscriptenEHSjLj12", "Func": "runOnModule", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11029, "Length": 246, "Cover_Rate": 0.3699248120300752, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TableEntry", "->", "IsLoad", ")", "{", "DstIsDead", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isDead", "(", ")", ";", "DstReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "GetDSubRegs", "(", "DstReg", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "<NUM_LIT>", ")", "MIB", ".", "addReg", "(", "D1", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "<NUM_LIT>", ")", "MIB", ".", "addReg", "(", "D2", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "<NUM_LIT>", ")", "MIB", ".", "addReg", "(", "D3", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "}", "if", "(", "TableEntry", "->", "isUpdating", ")", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "TableEntry", "->", "hasWritebackOperand", ")", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";"], "ground_truth": ["MachineOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ";"], "File": "ARMExpandPseudoInsts18", "Func": "ExpandLaneOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11030, "Length": 209, "Cover_Rate": 0.34039087947882735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineFunction", "::", "const_iterator", "I", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "!", "I", "->", "pred_empty", "(", ")", ")", "{", "printBasicBlockLabel", "(", "I", ",", "true", ",", "true", ")", ";", "O", "<<", "'\\n'", ";", "}", "for", "(", "MachineBasicBlock", "::", "const_iterator", "II", "=", "I", "->", "begin", "(", ")", ",", "E", "=", "I", "->", "end", "(", ")", ";", "II", "!=", "E", ";", "++", "II", ")", "{", "printMachineInstruction", "(", "II", ")", ";"], "ground_truth": ["}"], "File": "IA64AsmPrinter", "Func": "runOnMachineFunction", "Target": "IA64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11031, "Length": 88, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Def", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "continue", ";", "bool", "SameBlock", "=", "Def", "->", "getParent", "(", ")", "==", "&", "MBB", ";", "bool", "CanMove", "=", "SameBlock", "&&", "isSafeToMove", "(", "Def", ",", "Insert", ",", "AA", ",", "MRI", ")", "&&", "!", "TreeWalker", ".", "isOnStack", "(", "Reg", ")", ";", "if", "(", "CanMove", "&&", "hasOneUse", "(", "Reg", ",", "Def", ",", "MRI", ",", "MDT", ",", "LIS", ")", ")", "{", "Insert", "=", "moveForSingleUse", "(", "Reg", ",", "Op", ",", "Def", ",", "MBB", ",", "Insert", ",", "LIS", ",", "MFI", ",", "MRI", ")", ";", "}", "else", "if", "(", "shouldRematerialize", "(", "*", "Def", ",", "AA", ",", "TII", ")", ")", "{", "Insert", "=", "rematerializeCheapDef", "(", "Reg", ",", "Op", ",", "*", "Def", ",", "MBB", ",", "Insert", "->", "getIterator", "(", ")", ",", "LIS", ",", "MFI", ",", "MRI", ",", "TII", ",", "TRI", ")", ";", "}", "else", "if", "(", "CanMove", "&&", "oneUseDominatesOtherUses", "(", "Reg", ",", "Op", ",", "MBB", ",", "MRI", ",", "MDT", ",", "LIS", ",", "MFI", ")", ")", "{", "Insert", "=", "moveAndTeeForMultiUse", "(", "Reg", ",", "Op", ",", "Def", ",", "MBB", ",", "Insert", ",", "LIS", ",", "MFI", ",", "MRI", ",", "TII", ")", ";", "}", "else", "{", "if", "(", "!", "CanMove", "&&", "SameBlock", ")", "Commuting", ".", "maybeCommute", "(", "Insert", ",", "TreeWalker", ",", "TII", ")", ";", "continue", ";", "}", "if", "(", "Insert", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "IMPLICIT_DEF", ")", "convertImplicitDefToConstZero", "(", "Insert", ",", "MRI", ",", "TII", ",", "MF", ",", "LIS", ")", ";", "Commuting", ".", "reset", "(", ")", ";", "TreeWalker", ".", "pushOperands", "(", "Insert", ")", ";", "}", "if", "(", "Insert", "!=", "&", "*", "MII", ")", "{", "imposeStackOrdering", "(", "&", "*", "MII", ")", ";", "MII", "=", "MachineBasicBlock", "::", "iterator", "(", "Insert", ")", ".", "getReverse", "(", ")", ";", "Changed", "=", "true", ";", "}", "}", "}", "if", "(", "Changed", ")", "{", "MF", ".", "getRegInfo", "(", ")", ".", "addLiveIn", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "MBB", ".", "addLiveIn", "(", "<STR_LIT>", ")", ";"], "File": "WebAssemblyRegStackify27", "Func": "runOnMachineFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11032, "Length": 309, "Cover_Rate": 0.40498034076015726, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>ELFObjectWriter", "(", ")", "override", "{"], "ground_truth": ["}"], "File": "MSP430ELFObjectWriter", "Func": "~MSP430ELFObjectWriter", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11033, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MaxInstLength", "=", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "SeparatorString", "=", "<STR_LIT>", ";", "CommentString", "=", "<STR_LIT>", ";", "InlineAsmStart", "=", "<STR_LIT>", ";", "InlineAsmEnd", "=", "<STR_LIT>", ";", "SunStyleELFSectionSwitchSyntax", "=", "true", ";", "UsesELFSectionDirectiveForBSS", "=", "true", ";", "HasAggressiveSymbolFolding", "=", "true", ";", "COMMDirectiveAlignmentIsInBytes", "=", "false", ";", "HasNoDeadStrip", "=", "true", ";", "SupportsDebugInformation", "=", "true", ";", "UsesCFIForDebug", "=", "true", ";", "DwarfRegNumForCFI", "=", "true", ";"], "ground_truth": ["UseIntegratedAssembler", "=", "false", ";"], "File": "AMDGPUMCAsmInfo15", "Func": "AMDGPUMCAsmInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11034, "Length": 70, "Cover_Rate": 0.603448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "PHILinearize", "::", "findDest", "(", "unsigned", "SourceReg", ",", "MachineBasicBlock", "*", "SourceMBB", ",", "unsigned", "&", "DestReg", ")", "{", "PHIInfoElementT", "*", "InfoElement", "=", "findPHIInfoElementFromSource", "(", "SourceReg", ",", "SourceMBB", ")", ";", "if", "(", "InfoElement", "!=", "nullptr", ")", "{", "DestReg", "=", "phiInfoElementGetDest", "(", "InfoElement", ")", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "findDest", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11035, "Length": 49, "Cover_Rate": 0.98, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vdotq_lane_u32", "(", "uint32x4_t", "__r", ",", "uint8x16_t", "__a", ",", "uint8x8_t", "__b", ",", "const", "int", "__index", ")", "{"], "ground_truth": ["return", "__builtin_neon_udot_lanev16qi_uuuus", "(", "__r", ",", "__a", ",", "__b", ",", "__index", ")", ";"], "File": "arm", "Func": "neon_vdotq_lane_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11036, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "machine_mode", "cc_mode", "=", "visium_select_cc_mode", "(", "code", ",", "op2", ",", "op3", ")", ";", "if", "(", "cc_mode", "==", "CCFPEmode", "&&", "(", "op_code", "==", "NEG", "||", "op_code", "==", "MINUS", ")", ")", "cc_mode", "=", "CCFPmode", ";", "rtx", "flags", "=", "gen_rtx_REG", "(", "cc_mode", ",", "FLAGS_REGNUM", ")", ";", "rtx", "x", "=", "gen_rtx_COMPARE", "(", "cc_mode", ",", "op2", ",", "op3", ")", ";", "x", "=", "gen_rtx_SET", "(", "flags", ",", "x", ")", ";", "emit_insn", "(", "x", ")", ";", "x", "=", "gen_rtx_fmt_ee", "(", "code", ",", "SImode", ",", "flags", ",", "const0_rtx", ")", ";", "switch", "(", "op_code", ")", "{", "case", "SET", ":", "break", ";", "case", "NEG", ":", "x", "=", "gen_rtx_NEG", "(", "SImode", ",", "x", ")", ";"], "ground_truth": ["break", ";"], "File": "visium", "Func": "visium_split_cstore", "Target": "visium", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 11037, "Length": 105, "Cover_Rate": 0.4751131221719457, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "output_addr_const", "(", "file", ",", "addr", ")", ";", "if", "(", "SYMBOL_REF_SMALL_P", "(", "addr", ")", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "PLUS", ":", "if", "(", "GET_CODE", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "==", "MULT", ")", "index", "=", "XEXP", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "base", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "CONST_INT_P", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ")", "index", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "base", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["else", "base", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "index", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";"], "File": "arc5", "Func": "arc_print_operand_address", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11038, "Length": 113, "Cover_Rate": 0.3553459119496855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "<NUM_LIT>", "||", "Memory", ".", "Alignment", "!=", "<NUM_LIT>", "||", "!", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "Memory", ".", "BaseRegNum", ")", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";"], "ground_truth": ["int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser103", "Func": "isMemImm7s4Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11039, "Length": 56, "Cover_Rate": 0.5137614678899083, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "constexpr", "UnmangledFuncInfo", "(", "const", "char", "*", "_Name", ",", "unsigned", "_NumArgs", ")", ":", "Name", "(", "_Name", ")", ",", "NumArgs", "(", "_NumArgs", ")", "{"], "ground_truth": ["}"], "File": "AMDGPULibFunc (2)", "Func": "UnmangledFuncInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11040, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_setzero_ph", "(", "void", ")", "{", "return", "_mm512_set1_ph", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm512_setzero_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11041, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PassConfig", "::", "addPostRegAlloc", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableDeadRegisterElimination", ")", "addPass", "(", "create<ISA_LIT>DeadRegisterDefinitions", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "usingDefaultRegAlloc", "(", ")", ")", "addPass", "(", "create<ISA_LIT>A57FPLoadBalancing", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64TargetMachine2", "Func": "addPostRegAlloc", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11042, "Length": 52, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "char", "*", "aarch64_mangle_builtin_scalar_type", "(", "const_tree", "type", ")", "{", "int", "i", "=", "<NUM_LIT>", ";", "while", "(", "aarch64_scalar_builtin_types", "[", "i", "]", "!=", "NULL", ")", "{", "const", "char", "*", "name", "=", "aarch64_scalar_builtin_types", "[", "i", "]", ";", "if", "(", "TREE_CODE", "(", "TYPE_NAME", "(", "type", ")", ")", "==", "TYPE_DECL", "&&", "DECL_NAME", "(", "TYPE_NAME", "(", "type", ")", ")", "&&", "!", "strcmp", "(", "IDENTIFIER_POINTER", "(", "DECL_NAME", "(", "TYPE_NAME", "(", "type", ")", ")", ")", ",", "name", ")", ")", "return", "aarch64_scalar_builtin_types", "[", "i", "]", ";", "i", "++", ";"], "ground_truth": ["}"], "File": "aarch64-builtins", "Func": "aarch64_mangle_builtin_scalar_type", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11043, "Length": 82, "Cover_Rate": 0.9534883720930233, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeDTripleRegisterClass", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{"], "ground_truth": ["return", "DecodeRegisterClassByID", "(", "Inst", ",", "RegNo", ",", "<STR_LIT>", ",", "Decoder", ")", ";"], "File": "AArch64Disassembler22", "Func": "DecodeDTripleRegisterClass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11044, "Length": 34, "Cover_Rate": 0.918918918918919, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "CPUString", "(", "CPU", ")", ",", "TargetTriple", "(", "TT", ")", ",", "FrameLowering", "(", ")", ",", "InstrInfo", "(", "initializeSubtargetDependencies", "(", "FS", ")", ")", ",", "TSInfo", "(", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", "{"], "ground_truth": ["}"], "File": "JVMSubtarget", "Func": "JVMSubtarget", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11045, "Length": 73, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "DL", "(", "<STR_LIT>", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "InstrItins", "(", "Subtarget", ".", "getInstrItineraryData", "(", ")", ")", "{"], "ground_truth": ["initAsmInfo", "(", ")", ";"], "File": "MBlazeTargetMachine", "Func": "MBlazeTargetMachine", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11046, "Length": 106, "Cover_Rate": 0.9724770642201835, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint64x1_t", ")", "{", "__builtin_aarch64_uqrshldi_uus", "(", "__a", "[", "<NUM_LIT>", "]", ",", "__b", "[", "<NUM_LIT>", "]", ")", "}", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vqrshl_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11047, "Length": 20, "Cover_Rate": 0.6896551724137931, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Kind", "==", "LongRegisterKind", "::", "ZRF", "&&", "MRI", "->", "getRegClass", "(", "<STR_LIT>", ")", ".", "contains", "(", "OldReg", ")", ")", "return", "true", ";", "if", "(", "Kind", "==", "LongRegisterKind", "::", "ARF", "||", "Kind", "==", "LongRegisterKind", "::", "DRF", ")", "if", "(", "MRI", "->", "getRegClass", "(", "<STR_LIT>", ")", ".", "contains", "(", "OldReg", ")", ")", "return", "true", ";", "unsigned", "NewReg", "=", "convertToLongReg", "(", "OldReg", ",", "Kind", ")", ";", "static", "const", "int", "RegClass", "[", "<NUM_LIT>", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "if", "(", "NewReg", "==", "<NUM_LIT>", ")", "{", "static", "const", "StringRef", "RegName", "[", "<NUM_LIT>", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "static", "const", "StringRef", "RegAlign", "[", "<NUM_LIT>", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "Error", "(", "LongRegOp", "->", "getStartLoc", "(", ")", ",", "<STR_LIT>", "+", "StringRef", "(", "<ISA_LIT>InstPrinter", "::", "getRegisterName", "(", "OldReg", ")", ")", "+", "<STR_LIT>", "+", "RegName", "[", "static_cast", "<", "unsigned", ">", "(", "Kind", ")", "]", "+", "<STR_LIT>", "+", "RegAlign", "[", "static_cast", "<", "unsigned", ">", "(", "Kind", ")", "]", ",", "LongRegOp", "->", "getLocRange", "(", ")", ")", ";", "return", "false", ";", "}"], "ground_truth": ["auto", "NewRegOp", "=", "<STR_LIT>", "(", "NewReg", ",", "RegClass", "[", "static_cast", "<", "unsigned", ">", "(", "Kind", ")", "]", ",", "LongRegOp", "->", "getStartLoc", "(", ")", ",", "LongRegOp", "->", "getEndLoc", "(", ")", ")", ";"], "File": "TPCAsmParser", "Func": "replaceRegisterWithLong", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11048, "Length": 207, "Cover_Rate": 0.6272727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "!", "VT", ".", "isVector", "(", ")", ")", ";", "bool", "UseSSEReg", "=", "isScalarFPTypeInSSEReg", "(", "SrcVT", ")", ";", "if", "(", "!", "IsSigned", "&&", "UseSSEReg", ")", "{", "if", "(", "Subtarget", ".", "hasAVX512", "(", ")", ")", "return", "Op", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "VT", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", ")", "{", "SDValue", "Res", ",", "Chain", ";", "if", "(", "IsStrict", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Src", "}", ")", ";", "Chain", "=", "Res", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "else", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Src", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Res", ")", ";", "if", "(", "IsStrict", ")", "return", "DAG", ".", "getMergeValues", "(", "{", "Res", ",", "Chain", "}", ",", "dl", ")", ";", "return", "Res", ";", "}", "if", "(", "!", "Subtarget", ".", "hasSSE3", "(", ")", ")", "return", "SDValue", "(", ")", ";", "}", "if", "(", "VT", "==", "<STR_LIT>", "&&", "(", "UseSSEReg", "||", "SrcVT", "==", "<STR_LIT>", ")", ")", "{", "assert", "(", "IsSigned", "&&", "<STR_LIT>", ")", ";", "SDValue", "Res", ",", "Chain", ";", "if", "(", "IsStrict", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Src", "}", ")", ";", "Chain", "=", "Res", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "else", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Src", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Res", ")", ";", "if", "(", "IsStrict", ")", "return", "DAG", ".", "getMergeValues", "(", "{", "Res", ",", "Chain", "}", ",", "dl", ")", ";", "return", "Res", ";", "}", "if", "(", "UseSSEReg", "&&", "IsSigned", ")", "return", "Op", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", ")", "{", "RTLIB", "::", "Libcall", "LC", ";", "if", "(", "IsSigned", ")", "LC", "=", "RTLIB", "::", "getFPTOSINT", "(", "SrcVT", ",", "VT", ")", ";", "else", "LC", "=", "RTLIB", "::", "getFPTOUINT", "(", "SrcVT", ",", "VT", ")", ";", "SDValue", "Chain", "=", "IsStrict", "?", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ":", "SDValue", "(", ")", ";", "MakeLibCallOptions", "CallOptions", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "Tmp", "=", "makeLibCall", "(", "DAG", ",", "LC", ",", "VT", ",", "Src", ",", "CallOptions", ",", "SDLoc", "(", "Op", ")", ",", "Chain", ")", ";"], "ground_truth": ["if", "(", "IsStrict", ")", "return", "DAG", ".", "getMergeValues", "(", "{", "Tmp", ".", "first", ",", "Tmp", ".", "second", "}", ",", "dl", ")", ";"], "File": "X86ISelLowering128", "Func": "LowerFP_TO_INT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11049, "Length": 424, "Cover_Rate": 0.4015151515151515, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "InstructionSelector", "*", "<ISA_LIT>Subtarget", "::", "getInstructionSelector", "(", ")", "const", "{", "return", "InstSelector", ".", "get", "(", ")", ";"], "ground_truth": ["}"], "File": "MipsSubtarget14", "Func": "getInstructionSelector", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11050, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCInstPrinter", "*", "create<ISA_LIT>MCInstPrinter", "(", "const", "Target", "&", "T", ",", "unsigned", "SyntaxVariant", ",", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "if", "(", "SyntaxVariant", "==", "<NUM_LIT>", ")", "return", "(", "new", "<ISA_LIT>InstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", ")", ";"], "ground_truth": ["else", "return", "NULL", ";"], "File": "rvexAsmPrinter", "Func": "creatervexMCInstPrinter", "Target": "rvex", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 11051, "Length": 57, "Cover_Rate": 0.9827586206896551, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "lowerEH_SJLJ_SETJMP", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{"], "ground_truth": ["SDLoc", "DL", "(", "Op", ")", ";"], "File": "X86ISelLowering (2)", "Func": "lowerEH_SJLJ_SETJMP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11052, "Length": 20, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMemImm", "(", ")", "const", "{", "return", "Kind", "==", "MEMORY_IMM", ";"], "ground_truth": ["}"], "File": "LanaiAsmParser (2)", "Func": "isMemImm", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11053, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask3_fmadd_round_ps", "(", "__m512", "__A", ",", "__m512", "__B", ",", "__m512", "__C", ",", "__mmask16", "__U", ",", "const", "int", "__R", ")", "{"], "ground_truth": ["return", "(", "__m512", ")", "__builtin_ia32_vfmaddps512_mask3", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v16sf", ")", "__B", ",", "(", "__v16sf", ")", "__C", ",", "(", "__mmask16", ")", "__U", ",", "__R", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask3_fmadd_round_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11054, "Length": 61, "Cover_Rate": 0.9838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "is_simple_branch", "=", "true", ";", "if", "(", "INSN_ADDRESSES_SET_P", "(", ")", ")", "{", "int", "from_addr", "=", "INSN_ADDRESSES", "(", "INSN_UID", "(", "insn", ")", ")", ";", "int", "to_addr", "=", "INSN_ADDRESSES", "(", "INSN_UID", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "int", "delta", "=", "to_addr", "-", "from_addr", ";", "is_simple_branch", "=", "IN_RANGE", "(", "delta", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["if", "(", "is_simple_branch", ")", "{"], "File": "tilepro", "Func": "tilepro_output_cbranch_with_opcode", "Target": "tilepro", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 11055, "Length": 61, "Cover_Rate": 0.305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "union", "{", "vec_uint4", "v", ";", "unsigned", "long", "long", "ll", "[", "<NUM_LIT>", "]", ";", "}", "shmask", ";"], "ground_truth": ["shmask", ".", "v", "=", "(", "(", "vec_uint4", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "File": "si2vmx", "Func": "si_cdx", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11056, "Length": 35, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512d", ")", "__builtin_ia32_fixupimmpd512_mask", "(", "(", "__v8df", ")", "__A", ",", "(", "__v8df", ")", "__B", ",", "(", "__v8di", ")", "__C", ",", "__imm", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_fixupimm_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11057, "Length": 33, "Cover_Rate": 0.532258064516129, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MCRegAliasIterator", "AI", "(", "Reg", ",", "&", "HRI", ",", "true", ")", ";", "AI", ".", "isValid", "(", ")", ";", "++", "AI", ")", "if", "(", "MRI", ".", "isPhysRegUsed", "(", "*", "AI", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "HexagonFrameLowering10", "Func": "needToReserveScavengingSpillSlots", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11058, "Length": 38, "Cover_Rate": 0.304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>GOTEntry", "(", "uint64_t", "pContent", ",", "SectionData", "*", "pParent", ")", ":", "GOT", "::", "Entry", "<", "<NUM_LIT>", ">", "(", "pContent", ",", "pParent", ")", "{"], "ground_truth": ["}"], "File": "HexagonGOT", "Func": "HexagonGOTEntry", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11059, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IdxVal", ">=", "NumElems", "/", "<NUM_LIT>", ")", "IdxVal", "-=", "NumElems", "/", "<NUM_LIT>", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Vec", ",", "DAG", ".", "getConstant", "(", "IdxVal", ",", "<STR_LIT>", ")", ")", ";", "}", "assert", "(", "VecVT", ".", "is128BitVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "Subtarget", "->", "hasSSE41", "(", ")", ")", "{", "SDValue", "Res", "=", "LowerEXTRACT_VECTOR_ELT_SSE4", "(", "Op", ",", "DAG", ")", ";", "if", "(", "Res", ".", "getNode", "(", ")", ")", "return", "Res", ";", "}", "MVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "Vec", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Idx", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Idx", "==", "<NUM_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Vec", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ";", "MVT", "EltVT", "=", "<STR_LIT>", ";", "SDValue", "Extract", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "EltVT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Assert", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "EltVT", ",", "Extract", ",", "DAG", ".", "getValueType", "(", "VT", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Assert", ")", ";"], "File": "X86ISelLowering116", "Func": "LowerEXTRACT_VECTOR_ELT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11060, "Length": 266, "Cover_Rate": 0.39002932551319647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "regCode", "=", "getRegBinaryCode", "(", "MI", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", ")", ";", "return", "regCode", ">>", "shift", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "SIMCCodeEmitter31", "Func": "GPRAlign", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11061, "Length": 25, "Cover_Rate": 0.5681818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NumElems", "!=", "<NUM_LIT>", ")", "return", "false", ";", "return", "isUndefOrEqual", "(", "Mask", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", "&&", "isUndefOrEqual", "(", "Mask", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", "&&", "isUndefOrEqual", "(", "Mask", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", "&&", "isUndefOrEqual", "(", "Mask", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)2", "Func": "isMOVHLPS_v_undef_Mask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11062, "Length": 51, "Cover_Rate": 0.5930232558139535, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "LDC", "=", "Builder", ".", "buildInstr", "(", "<STR_LIT>", ")", ".", "add", "(", "CDef", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "if", "(", "LDC", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", ")", "LDC", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsUndef", "(", ")", ";", "if", "(", "!", "Offset", ")", "Builder", ".", "buildInstr", "(", "<STR_LIT>", ")", ".", "add", "(", "Dst", ")", ".", "addUse", "(", "Src", ")", ";", "else", "{", "Register", "A", "=", "Builder", ".", "buildCopy", "(", "&", "<STR_LIT>", ",", "Src", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "auto", "Instr", "=", "Builder", ".", "buildInstr", "(", "<STR_LIT>", ")", ".", "addDef", "(", "A", ")", ".", "add", "(", "CDef", ")", ".", "add", "(", "VDef", ")", ".", "addUse", "(", "A", ")", ".", "addImm", "(", "Offset", ")", ".", "addUse", "(", "CDef", ".", "getReg", "(", ")", ",", "<NUM_LIT>", ",", "CDef", ".", "getSubReg", "(", ")", ")", ";", "Instr", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "Builder", ".", "buildInstr", "(", "<STR_LIT>", ")", ".", "add", "(", "Dst", ")", ".", "addUse", "(", "A", ")", ";"], "ground_truth": ["}"], "File": "MOSRegisterInfo", "Func": "expandAddrLostk", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11063, "Length": 167, "Cover_Rate": 0.5015015015015015, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Modified", "=", "false", ";", "MachineFunction", "::", "iterator", "I", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "for", "(", ";", "I", "!=", "E", ";", "++", "I", ")", "Modified", "|=", "ReduceMBB", "(", "*", "I", ")", ";", "return", "Modified", ";"], "ground_truth": ["}"], "File": "MicroMipsSizeReduction9", "Func": "runOnMachineFunction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11064, "Length": 46, "Cover_Rate": 0.42592592592592593, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_sqrtph512_mask_round", "(", "__A", ",", "_mm512_setzero_ph", "(", ")", ",", "(", "__mmask32", ")", "-", "<NUM_LIT>", ",", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm512_sqrt_round_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11065, "Length": 19, "Cover_Rate": 0.4523809523809524, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineInstr", "::", "mmo_iterator", "I", "=", "MI", ".", "memoperands_begin", "(", ")", ",", "E", "=", "MI", ".", "memoperands_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Size", "+=", "(", "*", "I", ")", "->", "getSize", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)2", "Func": "getNumLDMAddresses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11066, "Length": 41, "Cover_Rate": 0.640625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "MFI", "->", "isEntryFunction", "(", ")", ")", "return", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "<ISA_LIT>RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";"], "ground_truth": ["SavedRegs", ".", "reset", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ")", ";"], "File": "SIFrameLowering1", "Func": "determineCalleeSavesSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11067, "Length": 60, "Cover_Rate": 0.5882352941176471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Equal", ")", ")", "return", "reportParseError", "(", "<STR_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "StringRef", "Arch", ";", "if", "(", "Parser", ".", "parseIdentifier", "(", "Arch", ")", ")", "return", "reportParseError", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["StringRef", "ArchFeatureName", "=", "StringSwitch", "<", "StringRef", ">", "(", "Arch", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "<STR_LIT>", ")", ";"], "File": "MipsAsmParser38", "Func": "parseSetArchDirective", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11068, "Length": 156, "Cover_Rate": 0.7684729064039408, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", ")", ";", "if", "(", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "CV", ")", ")", "{", "emitGlobalAddress", "(", "GV", ",", "<STR_LIT>", ",", "isa", "<", "Function", ">", "(", "GV", ")", ",", "false", ")", ";", "emitWordLE", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CV", ")", ")", "{", "uint32_t", "Val", "=", "*", "(", "uint32_t", "*", ")", "CI", "->", "getValue", "(", ")", ".", "getRawData", "(", ")", ";", "emitWordLE", "(", "Val", ")", ";", "}", "else", "if", "(", "const", "ConstantFP", "*", "CFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "CV", ")", ")", "{", "if", "(", "CFP", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", ")", "emitWordLE", "(", "CFP", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ")", ";", "else", "if", "(", "CFP", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", ")", "emitDWordLE", "(", "CFP", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ")", ";", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter16", "Func": "emitConstPoolInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11069, "Length": 175, "Cover_Rate": 0.3747323340471092, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "setExecutionDomain", "(", "MachineInstr", "*", "MI", ",", "unsigned", "Domain", ")", "const", "{", "assert", "(", "Domain", ">", "<NUM_LIT>", "&&", "Domain", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["uint16_t", "dom", "=", "(", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", ">>", "<STR_LIT>", ")", "&", "<NUM_LIT>", ";"], "File": "X86InstrInfo (2)", "Func": "setExecutionDomain", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11070, "Length": 44, "Cover_Rate": 0.3235294117647059, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "&", "Op1", "=", "MI1", ".", "getOperand", "(", "N1", "+", "<STR_LIT>", ")", ";", "const", "MachineOperand", "&", "Op2", "=", "MI2", ".", "getOperand", "(", "N2", "+", "<STR_LIT>", ")", ";", "assert", "(", "isSimilarDispOp", "(", "Op1", ",", "Op2", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "Op1", ".", "isJTI", "(", ")", ")", "return", "<NUM_LIT>", ";"], "File": "X86OptimizeLEAs", "Func": "getAddrDispShift", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11071, "Length": 51, "Cover_Rate": 0.4636363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "CPU", ",", "FS", ")", ",", "HasDistinctOps", "(", "false", ")", ",", "HasLoadStoreOnCond", "(", "false", ")", ",", "HasHighWord", "(", "false", ")", ",", "HasFPExtension", "(", "false", ")", ",", "HasPopulationCount", "(", "false", ")", ",", "HasMessageSecurityAssist3", "(", "false", ")", ",", "HasMessageSecurityAssist4", "(", "false", ")", ",", "HasResetReferenceBitsMultiple", "(", "false", ")", ",", "HasFastSerialization", "(", "false", ")", ",", "HasInterlockedAccess1", "(", "false", ")", ",", "HasMiscellaneousExtensions", "(", "false", ")", ",", "HasExecutionHint", "(", "false", ")", ",", "HasLoadAndTrap", "(", "false", ")", ",", "HasTransactionalExecution", "(", "false", ")", ",", "HasProcessorAssist", "(", "false", ")", ",", "HasDFPZonedConversion", "(", "false", ")", ",", "HasEnhancedDAT2", "(", "false", ")", ",", "HasVector", "(", "false", ")", ",", "HasLoadStoreOnCond2", "(", "false", ")", ",", "HasLoadAndZeroRightmostByte", "(", "false", ")", ",", "HasMessageSecurityAssist5", "(", "false", ")", ",", "HasDFPPackedConversion", "(", "false", ")", ",", "HasMiscellaneousExtensions2", "(", "false", ")", ",", "HasGuardedStorage", "(", "false", ")", ",", "HasMessageSecurityAssist7", "(", "false", ")", ",", "HasMessageSecurityAssist8", "(", "false", ")", ",", "HasVectorEnhancements1", "(", "false", ")", ",", "HasVectorPackedDecimal", "(", "false", ")", ",", "HasInsertReferenceBitsMultiple", "(", "false", ")", ",", "HasMiscellaneousExtensions3", "(", "false", ")", ",", "HasMessageSecurityAssist9", "(", "false", ")", ",", "HasVectorEnhancements2", "(", "false", ")", ",", "HasVectorPackedDecimalEnhancement", "(", "false", ")", ",", "HasEnhancedSort", "(", "false", ")", ",", "HasDeflateConversion", "(", "false", ")", ",", "HasSoftFloat", "(", "false", ")", ",", "TargetTriple", "(", "TT", ")", ",", "SpecialRegisters", "(", "initializeSpecialRegisters", "(", ")", ")", ",", "InstrInfo", "(", "initializeSubtargetDependencies", "(", "CPU", ",", "FS", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", ",", "TSInfo", "(", ")", ",", "FrameLowering", "(", ")", "{"], "ground_truth": ["}"], "File": "SystemZSubtarget11", "Func": "SystemZSubtarget", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11072, "Length": 259, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isFloatOrDoubleReg", "(", ")", "const", "{", "return", "(", "Kind", "==", "k_Register", "&&", "(", "Reg", ".", "Kind", "==", "rk_FloatReg", "||", "Reg", ".", "Kind", "==", "rk_DoubleReg", ")", ")", ";"], "ground_truth": ["}"], "File": "SparcAsmParser", "Func": "isFloatOrDoubleReg", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11073, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "<ISA_LIT>LoadStoreOptimizer", "::", "mergeTBufferStorePair", "(", "CombineInfo", "&", "CI", ",", "CombineInfo", "&", "Paired", ",", "const", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "InstsToMove", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "CI", ".", "I", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "CI", ".", "I", "->", "getDebugLoc", "(", ")", ";", "const", "unsigned", "Opcode", "=", "getNewOpcode", "(", "CI", ",", "Paired", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "SubRegIdx", "=", "getSubRegIdxs", "(", "CI", ",", "Paired", ")", ";", "const", "unsigned", "SubRegIdx0", "=", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "SubRegIdx", ")", ";", "const", "unsigned", "SubRegIdx1", "=", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "SubRegIdx", ")", ";", "const", "TargetRegisterClass", "*", "SuperRC", "=", "getTargetRegisterClass", "(", "CI", ",", "Paired", ")", ";", "Register", "SrcReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "const", "auto", "*", "Src0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "vdata", ")", ";", "const", "auto", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "*", "Paired", ".", "I", ",", "<STR_LIT>", "::", "vdata", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "SrcReg", ")", ".", "add", "(", "*", "Src0", ")", ".", "addImm", "(", "SubRegIdx0", ")", ".", "add", "(", "*", "Src1", ")", ".", "addImm", "(", "SubRegIdx1", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Kill", ")", ";", "const", "unsigned", "Regs", "=", "getRegs", "(", "Opcode", ",", "*", "TII", ")", ";", "if", "(", "Regs", "&", "VADDR", ")", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "vaddr", ")", ")", ";", "unsigned", "JoinedFormat", "=", "getBufferFormatWithCompCount", "(", "CI", ".", "Format", ",", "CI", ".", "Width", "+", "Paired", ".", "Width", ",", "*", "STM", ")", ";", "assert", "(", "CI", ".", "I", "->", "hasOneMemOperand", "(", ")", "&&", "Paired", ".", "I", "->", "hasOneMemOperand", "(", ")", ")", ";", "const", "MachineMemOperand", "*", "MMOa", "=", "*", "CI", ".", "I", "->", "memoperands_begin", "(", ")", ";"], "ground_truth": ["const", "MachineMemOperand", "*", "MMOb", "=", "*", "Paired", ".", "I", "->", "memoperands_begin", "(", ")", ";"], "File": "SILoadStoreOptimizer35", "Func": "mergeTBufferStorePair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11074, "Length": 344, "Cover_Rate": 0.6963562753036437, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "&&", "startswith", "(", "XSTR", "(", "x", ",", "<NUM_LIT>", ")", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "mips", "Func": "mips16_stub_function_p", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11075, "Length": 23, "Cover_Rate": 0.7419354838709677, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCOp", "=", "MCOperand", "::", "createImm", "(", "MO", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_Register", ":", "MCOp", "=", "MCOperand", "::", "createReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "MCOp", "=", "MCOperand", "::", "createExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ",", "Ctx", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "StringRef", "(", "GV", "->", "getName", "(", ")", ")", ")", ";", "MCOp", "=", "MCOperand", "::", "createExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "Ctx", ")", ")", ";"], "ground_truth": ["break", ";"], "File": "AMDGPUMCInstLower", "Func": "lower", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11076, "Length": 119, "Cover_Rate": 0.3251366120218579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "c4x_I_constant", "(", "rtx", "op", ")", "{", "return", "c4x_immed_int_constant", "(", "op", ")", "&&", "IS_INT16_CONST", "(", "INTVAL", "(", "op", ")", ")", ";"], "ground_truth": ["}"], "File": "c4x1", "Func": "c4x_I_constant", "Target": "c4x", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 11077, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "short_memory_operand", "(", "rtx", "x", ",", "enum", "machine_mode", "mode", ")", "{"], "ground_truth": ["if", "(", "!", "memory_operand", "(", "x", ",", "mode", ")", ")", "return", "<NUM_LIT>", ";"], "File": "stormy163", "Func": "short_memory_operand", "Target": "stormy16", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11078, "Length": 24, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "BA", ".", "Addr", "->", "getType", "(", ")", "==", "NodeAttrs", "::", "Ref", "&&", "BA", ".", "Addr", "->", "getKind", "(", ")", "==", "NodeAttrs", "::", "Use", ";"], "ground_truth": ["}"], "File": "RDFGraph", "Func": "isUse", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11079, "Length": 26, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "C", ">=", "'a'", "&&", "C", "<=", "'z'", ")", "||", "C", "==", "'F'", "||", "C", "==", "'R'", "||", "C", "==", "'V'", "||", "C", "==", "'X'", "||", "(", "C", ">=", "'0'", "&&", "C", "<=", "'9'", ")", "||", "C", "==", "'\\''", "||", "C", "==", "'_'", "||", "C", "==", "'-'", ";"], "ground_truth": ["}"], "File": "F2003fMCAsmInfo", "Func": "isAcceptableChar", "Target": "F2003f", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11080, "Length": 50, "Cover_Rate": 0.8620689655172413, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__X", "^", "(", "__X", "+", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "tbmintrin", "Func": "__blcmsk_u64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11081, "Length": 10, "Cover_Rate": 0.3448275862068966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RepeatedMask", ";", "if", "(", "is256BitLaneRepeatedShuffleMask", "(", "<STR_LIT>", ",", "Mask", ",", "RepeatedMask", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "RepeatedMask", ",", "DL", ",", "DAG", ")", ")", ";", "}", "if", "(", "SDValue", "Shuf128", "=", "lowerV4X128Shuffle", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "Zeroable", ",", "V1", ",", "V2", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shuf128", ";", "if", "(", "SDValue", "Unpck", "=", "lowerShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "Unpck", ";", "if", "(", "SDValue", "Op", "=", "lowerShuffleWithSHUFPD", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "Op", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleToEXPAND", "(", "DL", ",", "<STR_LIT>", ",", "Zeroable", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "if", "(", "SDValue", "Blend", "=", "lowerShuffleAsBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";"], "ground_truth": ["return", "lowerShuffleWithPERMV", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ";"], "File": "X86ISelLowering108", "Func": "lowerV8F64Shuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11082, "Length": 187, "Cover_Rate": 0.3831967213114754, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "riscv_get_arg_info", "(", "&", "arg", ",", "get_cumulative_args", "(", "cum", ")", ",", "mode", ",", "type", ",", "named", ",", "false", ")", ";"], "ground_truth": ["return", "arg", ".", "stack_p", "?", "arg", ".", "num_gprs", "*", "UNITS_PER_WORD", ":", "<NUM_LIT>", ";"], "File": "riscv2", "Func": "riscv_arg_partial_bytes", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11083, "Length": 32, "Cover_Rate": 0.5818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Strategy", ")", "{", "case", "SCHEDULE_MINREGONLY", ":", "scheduleMinReg", "(", ")", ";", "break", ";"], "ground_truth": ["case", "SCHEDULE_MINREGFORCED", ":", "scheduleMinReg", "(", "true", ")", ";", "break", ";"], "File": "GCNIterativeScheduler (2)", "Func": "finalizeSchedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11084, "Length": 24, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_unpacklo_epi16", "(", "__m256i", "__A", ",", "__m256i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m256i", ")", "__builtin_ia32_punpcklwd256", "(", "(", "__v16hi", ")", "__A", ",", "(", "__v16hi", ")", "__B", ")", ";"], "File": "avx2intrin", "Func": "_mm256_unpacklo_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11085, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "SDValue", "XformUToUM1Imm", "(", "unsigned", "Imm", ",", "const", "SDLoc", "&", "DL", ")", "{", "assert", "(", "(", "Imm", ">=", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "CurDAG", "->", "getTargetConstant", "(", "Imm", "-", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";"], "File": "HexagonISelDAGToDAG4", "Func": "XformUToUM1Imm", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11086, "Length": 38, "Cover_Rate": 0.926829268292683, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmBackend", "*", "llvm", "::", "create<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "MCTargetOptions", "&", "Options", ")", "{", "const", "Triple", "&", "TT", "=", "STI", ".", "getTargetTriple", "(", ")", ";"], "ground_truth": ["if", "(", "TT", ".", "isOSDarwin", "(", ")", ")", "return", "new", "Darwin<ISA_LIT>AsmBackend", "(", "T", ",", "TT", ")", ";"], "File": "PPCAsmBackend50", "Func": "createPPCAsmBackend", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11087, "Length": 55, "Cover_Rate": 0.8461538461538461, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMem", "(", "RegisterKind", "RegKind", ",", "MemoryKind", "MemKind", ")", "const", "{"], "ground_truth": ["return", "(", "Kind", "==", "KindMem", "&&", "Mem", ".", "RegKind", "==", "RegKind", "&&", "(", "MemKind", "==", "BDXMem", "||", "!", "Mem", ".", "Index", ")", "&&", "(", "MemKind", "==", "BDLMem", ")", "==", "(", "Mem", ".", "Length", "!=", "<NUM_LIT>", ")", ")", ";"], "File": "SystemZAsmParser10", "Func": "isMem", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11088, "Length": 49, "Cover_Rate": 0.98, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "PredOpIdx", "!=", "-", "<NUM_LIT>", "&&", "MI", ".", "getOperand", "(", "PredOpIdx", ")", ".", "getImm", "(", ")", "!=", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "ARMMCTargetDesc (2)1", "Func": "isPredicated", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11089, "Length": 20, "Cover_Rate": 0.31746031746031744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__arm_vqrdmlashq_m_n_s16", "(", "__a", ",", "__b", ",", "__c", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vqrdmlashq_m", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11090, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vand_s64", "(", "int64x1_t", "__a", ",", "int64x1_t", "__b", ")", "{"], "ground_truth": ["return", "__a", "&", "__b", ";"], "File": "arm", "Func": "neon_vand_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11091, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionType", "*", "ResumeFTy", "=", "FunctionType", "::", "get", "(", "IRB", ".", "getVoidTy", "(", ")", ",", "IRB", ".", "getInt8PtrTy", "(", ")", ",", "false", ")", ";", "ResumeF", "=", "getEmscriptenFunction", "(", "ResumeFTy", ",", "<STR_LIT>", ",", "&", "M", ")", ";", "FunctionType", "*", "EHTypeIDTy", "=", "FunctionType", "::", "get", "(", "IRB", ".", "getInt32Ty", "(", ")", ",", "IRB", ".", "getInt8PtrTy", "(", ")", ",", "false", ")", ";", "EHTypeIDF", "=", "getEmscriptenFunction", "(", "EHTypeIDTy", ",", "<STR_LIT>", ",", "&", "M", ")", ";", "for", "(", "Function", "&", "F", ":", "M", ")", "{", "if", "(", "F", ".", "isDeclaration", "(", ")", ")", "continue", ";", "Changed", "|=", "runEHOnFunction", "(", "F", ")", ";", "}", "}", "if", "(", "DoSjLj", ")", "{", "Changed", "=", "true", ";", "if", "(", "LongjmpF", ")", "{", "EmLongjmpJmpbufF", "=", "getEmscriptenFunction", "(", "LongjmpF", "->", "getFunctionType", "(", ")", ",", "<STR_LIT>", ",", "&", "M", ")", ";", "LongjmpF", "->", "replaceAllUsesWith", "(", "EmLongjmpJmpbufF", ")", ";", "}", "if", "(", "SetjmpF", ")", "{", "FunctionType", "*", "SetjmpFTy", "=", "SetjmpF", "->", "getFunctionType", "(", ")", ";", "FunctionType", "*", "FTy", "=", "FunctionType", "::", "get", "(", "Type", "::", "getInt32PtrTy", "(", "C", ")", ",", "{", "SetjmpFTy", "->", "getParamType", "(", "<NUM_LIT>", ")", ",", "IRB", ".", "getInt32Ty", "(", ")", ",", "Type", "::", "getInt32PtrTy", "(", "C", ")", ",", "IRB", ".", "getInt32Ty", "(", ")", "}", ",", "false", ")", ";", "SaveSetjmpF", "=", "getEmscriptenFunction", "(", "FTy", ",", "<STR_LIT>", ",", "&", "M", ")", ";", "FTy", "=", "FunctionType", "::", "get", "(", "IRB", ".", "getInt32Ty", "(", ")", ",", "{", "IRB", ".", "getInt32Ty", "(", ")", ",", "Type", "::", "getInt32PtrTy", "(", "C", ")", ",", "IRB", ".", "getInt32Ty", "(", ")", "}", ",", "false", ")", ";"], "ground_truth": ["TestSetjmpF", "=", "getEmscriptenFunction", "(", "FTy", ",", "<STR_LIT>", ",", "&", "M", ")", ";"], "File": "WebAssemblyLowerEmscriptenEHSjLj28", "Func": "runOnModule", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11092, "Length": 257, "Cover_Rate": 0.39599383667180277, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstructionSelector", "::", "selectVectorAshrLshr", "(", "MachineInstr", "&", "I", ",", "MachineRegisterInfo", "&", "MRI", ")", "{", "assert", "(", "I", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_ASHR", "||", "I", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_LSHR", ")", ";", "Register", "DstReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "DstReg", ")", ";", "Register", "Src1Reg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Src2Reg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "Ty", ".", "isVector", "(", ")", ")", "return", "false", ";", "bool", "IsASHR", "=", "I", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_ASHR", ";", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "unsigned", "NegOpc", "=", "<NUM_LIT>", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getRegClassForTypeOnBank", "(", "Ty", ",", "RBI", ".", "getRegBank", "(", "<STR_LIT>", ")", ",", "RBI", ")", ";", "if", "(", "Ty", "==", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "Opc", "=", "IsASHR", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "NegOpc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "Ty", "==", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "Opc", "=", "IsASHR", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "NegOpc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "Ty", "==", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "Opc", "=", "IsASHR", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "NegOpc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "Ty", "==", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "Opc", "=", "IsASHR", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "NegOpc", "=", "<STR_LIT>", ";"], "ground_truth": ["}", "else", "if", "(", "Ty", "==", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{"], "File": "AArch64InstructionSelector56", "Func": "selectVectorAshrLshr", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11093, "Length": 270, "Cover_Rate": 0.574468085106383, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DecodeStatus", "Result", "=", "decodeSImmOperand", "<", "<NUM_LIT>", ">", "(", "Inst", ",", "SImm6", ",", "Address", ",", "Decoder", ")", ";", "(", "void", ")", "Result", ";", "assert", "(", "Result", "==", "MCDisassembler", "::", "Success", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "RISCVDisassembler", "Func": "decodeRVCInstrSImm", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11094, "Length": 38, "Cover_Rate": 0.4634146341463415, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "create<ISA_LIT>CostModelEmitter", "(", ")", "{", "return", "new", "<ISA_LIT>CostModelEmitter", "(", ")", ";"], "ground_truth": ["}"], "File": "TPCCostModelEmitter", "Func": "createTPCCostModelEmitter", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11095, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "RM", ".", "hasValue", "(", ")", ")", "{", "return", "Reloc", "::", "Static", ";", "}", "return", "*", "RM", ";"], "ground_truth": ["}"], "File": "UPTTargetMachine", "Func": "getEffectiveRelocModel", "Target": "UPT", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11096, "Length": 21, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MachineFunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "SRetReturnReg", "(", "<NUM_LIT>", ")", ",", "StackAlignBaseReg", "(", "<NUM_LIT>", ")", ",", "HasClobberLR", "(", "<NUM_LIT>", ")", ",", "HasEHReturn", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "HexagonMachineFunctionInfo3", "Func": "HexagonMachineFunctionInfo", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11097, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "SmallVector", "<", "Type", "*", ",", "<NUM_LIT>", ">", "ArgTypes", ";", "for", "(", "const", "Argument", "&", "Arg", ":", "MF", ".", "getFunction", "(", ")", ".", "args", "(", ")", ")", "ArgTypes", ".", "emplace_back", "(", "Arg", ".", "getType", "(", ")", ")", ";", "<ISA_LIT>CCState", "CCInfo", "(", "ArgTypes", ",", "CCID", ",", "IsVarArg", ",", "MF", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "CC_<ISA_LIT>", ")", ";", "unsigned", "LastVal", "=", "~", "<NUM_LIT>", ";", "SDValue", "ArgValue", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "getValNo", "(", ")", "!=", "LastVal", "&&", "<STR_LIT>", ")", ";", "LastVal", "=", "VA", ".", "getValNo", "(", ")", ";", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "EVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "RegVT", "==", "<STR_LIT>", ")", "RC", "=", "&", "<STR_LIT>", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "RegVT", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", ")", "{", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "}", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExt", ")", "{", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "}", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "BCvt", ")", "{", "ArgValue", "=", "DAG", ".", "getBitcast", "(", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "}", "if", "(", "VA", ".", "isExtInLoc", "(", ")", ")", "{", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "}", "}", "else", "{"], "ground_truth": ["assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";"], "File": "M68kISelLowering3", "Func": "LowerFormalArguments", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11098, "Length": 370, "Cover_Rate": 0.4034896401308615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "SIPostRABundler", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11099, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "getNumRegUnits", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "int", "*", "PSets", "=", "getRegUnitPressureSets", "(", "i", ")", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "PSets", "[", "j", "]", "!=", "-", "<NUM_LIT>", ";", "++", "j", ")", "{", "++", "PressureSetRegUnits", "[", "PSets", "[", "j", "]", "]", ";", "}", "}", "unsigned", "VGPRMax", "=", "<NUM_LIT>", ",", "SGPRMax", "=", "<NUM_LIT>", ",", "AGPRMax", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumRegPressureSets", ";", "++", "i", ")", "{", "if", "(", "isVGPRPressureSet", "(", "i", ")", "&&", "PressureSetRegUnits", "[", "i", "]", ">", "VGPRMax", ")", "{"], "ground_truth": ["VGPRSetID", "=", "i", ";"], "File": "SIRegisterInfo104", "Func": "SIRegisterInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11100, "Length": 108, "Cover_Rate": 0.3050847457627119, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "MBB", ".", "erase", "(", "I", ")", ";"], "ground_truth": ["}"], "File": "PIC16RegisterInfo", "Func": "eliminateCallFramePseudoInstr", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11101, "Length": 25, "Cover_Rate": 0.8928571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "LowerBRCOND", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";"], "File": "SIISelLowering3", "Func": "LowerOperation", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11102, "Length": 22, "Cover_Rate": 0.3235294117647059, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "LHS", ")", ")", "{", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "}", "}", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "ConstantSDNode", "*", "ShlRHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", ")", ";", "if", "(", "!", "ShlRHS", ")", "{", "return", "SDValue", "(", ")", ";", "}", "APInt", "ShiftAmt", "=", "ShlRHS", "->", "getAPIntValue", "(", ")", ";", "unsigned", "BitWidth", "=", "MulType", ".", "getSizeInBits", "(", ")", ";", "if", "(", "ShiftAmt", ".", "sge", "(", "<NUM_LIT>", ")", "&&", "ShiftAmt", ".", "slt", "(", "BitWidth", ")", ")", "{", "APInt", "MulVal", "=", "APInt", "(", "BitWidth", ",", "<NUM_LIT>", ")", "<<", "ShiftAmt", ";", "RHS", "=", "DCI", ".", "DAG", ".", "getConstant", "(", "MulVal", ",", "DL", ",", "MulType", ")", ";", "}", "else", "{", "return", "SDValue", "(", ")", ";", "}", "}", "bool", "Signed", ";", "if", "(", "!", "AreMulWideOperandsDemotable", "(", "LHS", ",", "RHS", ",", "OptSize", ",", "Signed", ")", ")", "{", "return", "SDValue", "(", ")", ";", "}", "EVT", "DemotedVT", ";", "if", "(", "MulType", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["DemotedVT", "=", "<STR_LIT>", ";"], "File": "NVPTXISelLowering (2)", "Func": "TryMULWIDECombine", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11103, "Length": 188, "Cover_Rate": 0.5193370165745856, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "InThumbMode", "&&", "HasThumb2", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "isThumb2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11104, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCRegisterInfo", "*", "X", "=", "new", "MCRegisterInfo", "(", ")", ";"], "ground_truth": ["Init<ISA_LIT>MCRegisterInfo", "(", "X", ",", "<NUM_LIT>", ")", ";"], "File": "HSAILMCTargetDesc", "Func": "createHSAILMCRegisterInfo", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11105, "Length": 16, "Cover_Rate": 0.5161290322580645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "!", "GV", "->", "isThreadLocal", "(", ")", ")", "return", "false", ";", "if", "(", "!", "TM", ")", "return", "true", ";", "TLSModel", "::", "Model", "Model", "=", "TM", "->", "getTLSModel", "(", "GV", ")", ";"], "ground_truth": ["return", "Model", "==", "TLSModel", "::", "GeneralDynamic", "||", "Model", "==", "TLSModel", "::", "LocalDynamic", ";"], "File": "PPCCTRLoops1", "Func": "memAddrUsesCTR", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11106, "Length": 46, "Cover_Rate": 0.3709677419354839, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask3_fmsub_round_ss", "(", "__m128", "__W", ",", "__m128", "__A", ",", "__m128", "__B", ",", "__mmask8", "__U", ",", "const", "int", "__R", ")", "{"], "ground_truth": ["return", "(", "__m128", ")", "__builtin_ia32_vfmsubss3_mask3", "(", "(", "__v4sf", ")", "__W", ",", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ",", "(", "__mmask8", ")", "__U", ",", "__R", ")", ";"], "File": "avx512fintrin", "Func": "_mm_mask3_fmsub_round_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11107, "Length": 61, "Cover_Rate": 0.9838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "<ISA_LIT>MCExpr", "::", "getVariantKindName", "(", "VariantKind", "Kind", ")", "{", "switch", "(", "Kind", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "VK_<ISA_LIT>_LO", ":", "return", "<STR_LIT>", ";", "case", "VK_<ISA_LIT>_HI", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "VK_<ISA_LIT>_PCREL_HI", ":"], "File": "RISCVMCExpr", "Func": "getVariantKindName", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11108, "Length": 36, "Cover_Rate": 0.8780487804878049, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "HandlerI8", "=", "Builder", ".", "CreateBitCast", "(", "Handler", ",", "Builder", ".", "getInt8PtrTy", "(", ")", ")", ";", "Builder", ".", "CreateStore", "(", "HandlerI8", ",", "Builder", ".", "CreateStructGEP", "(", "LinkTy", ",", "Link", ",", "<NUM_LIT>", ")", ")", ";", "Constant", "*", "FSZero", "=", "Constant", "::", "getNullValue", "(", "LinkTy", "->", "getPointerTo", "(", ")", "->", "getPointerTo", "(", "<NUM_LIT>", ")", ")", ";", "Value", "*", "Next", "=", "Builder", ".", "CreateLoad", "(", "LinkTy", "->", "getPointerTo", "(", ")", ",", "FSZero", ")", ";"], "ground_truth": ["Builder", ".", "CreateStore", "(", "Next", ",", "Builder", ".", "CreateStructGEP", "(", "LinkTy", ",", "Link", ",", "<NUM_LIT>", ")", ")", ";"], "File": "X86WinEHState1", "Func": "linkExceptionRegistration", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11109, "Length": 90, "Cover_Rate": 0.6870229007633588, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "aggBuffer", "->", "addBytes", "(", "ptr", ",", "<NUM_LIT>", ",", "Bytes", ")", ";", "break", ";", "}", "else", "if", "(", "const", "ConstantExpr", "*", "Cexpr", "=", "dyn_cast", "<", "ConstantExpr", ">", "(", "CPV", ")", ")", "{", "if", "(", "const", "ConstantInt", "*", "constInt", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "ConstantFoldConstantExpression", "(", "Cexpr", ",", "DL", ")", ")", ")", "{", "int", "int32", "=", "(", "int", ")", "(", "constInt", "->", "getZExtValue", "(", ")", ")", ";", "ConvertIntToBytes", "<", ">", "(", "ptr", ",", "int32", ")", ";", "aggBuffer", "->", "addBytes", "(", "ptr", ",", "<NUM_LIT>", ",", "Bytes", ")", ";", "break", ";", "}", "if", "(", "Cexpr", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "PtrToInt", ")", "{", "Value", "*", "v", "=", "Cexpr", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "stripPointerCasts", "(", ")", ";", "aggBuffer", "->", "addSymbol", "(", "v", ",", "Cexpr", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "aggBuffer", "->", "addZeros", "(", "<NUM_LIT>", ")", ";", "break", ";", "}", "}", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "ETy", "==", "Type", "::", "getInt64Ty", "(", "CPV", "->", "getContext", "(", ")", ")", ")", "{", "if", "(", "const", "ConstantInt", "*", "constInt", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CPV", ")", ")", "{", "long", "long", "int64", "=", "(", "long", "long", ")", "(", "constInt", "->", "getZExtValue", "(", ")", ")", ";", "ConvertIntToBytes", "<", ">", "(", "ptr", ",", "int64", ")", ";", "aggBuffer", "->", "addBytes", "(", "ptr", ",", "<NUM_LIT>", ",", "Bytes", ")", ";", "break", ";", "}", "else", "if", "(", "const", "ConstantExpr", "*", "Cexpr", "=", "dyn_cast", "<", "ConstantExpr", ">", "(", "CPV", ")", ")", "{", "if", "(", "const", "ConstantInt", "*", "constInt", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "ConstantFoldConstantExpression", "(", "Cexpr", ",", "DL", ")", ")", ")", "{", "long", "long", "int64", "=", "(", "long", "long", ")", "(", "constInt", "->", "getZExtValue", "(", ")", ")", ";", "ConvertIntToBytes", "<", ">", "(", "ptr", ",", "int64", ")", ";", "aggBuffer", "->", "addBytes", "(", "ptr", ",", "<NUM_LIT>", ",", "Bytes", ")", ";", "break", ";", "}", "if", "(", "Cexpr", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "PtrToInt", ")", "{", "Value", "*", "v", "=", "Cexpr", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "stripPointerCasts", "(", ")", ";", "aggBuffer", "->", "addSymbol", "(", "v", ",", "Cexpr", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "aggBuffer", "->", "addZeros", "(", "<NUM_LIT>", ")", ";", "break", ";", "}", "}", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "}", "case", "Type", "::", "FloatTyID", ":", "case", "Type", "::", "DoubleTyID", ":", "{", "const", "ConstantFP", "*", "CFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "CPV", ")", ";", "Type", "*", "Ty", "=", "CFP", "->", "getType", "(", ")", ";", "if", "(", "Ty", "==", "Type", "::", "getFloatTy", "(", "CPV", "->", "getContext", "(", ")", ")", ")", "{", "float", "float32", "=", "(", "float", ")", "CFP", "->", "getValueAPF", "(", ")", ".", "convertToFloat", "(", ")", ";", "ConvertFloatToBytes", "(", "ptr", ",", "float32", ")", ";", "aggBuffer", "->", "addBytes", "(", "ptr", ",", "<NUM_LIT>", ",", "Bytes", ")", ";", "}", "else", "if", "(", "Ty", "==", "Type", "::", "getDoubleTy", "(", "CPV", "->", "getContext", "(", ")", ")", ")", "{", "double", "float64", "=", "CFP", "->", "getValueAPF", "(", ")", ".", "convertToDouble", "(", ")", ";"], "ground_truth": ["ConvertDoubleToBytes", "(", "ptr", ",", "float64", ")", ";"], "File": "NVPTXAsmPrinter50", "Func": "bufferLEByte", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11110, "Length": 487, "Cover_Rate": 0.48895582329317266, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG", "Func": "selectSGPRVectorRegClassID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11111, "Length": 25, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Value", "*", "SV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";", "return", "DAG", ".", "getStore", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "dl", ",", "FR", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "MachinePointerInfo", "(", "SV", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "LowerVASTART", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11112, "Length": 52, "Cover_Rate": 0.4094488188976378, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SunStyleELFSectionSwitchSyntax", "=", "true", ";", "UsesELFSectionDirectiveForBSS", "=", "true", ";", "HasAggressiveSymbolFolding", "=", "true", ";", "COMMDirectiveAlignmentIsInBytes", "=", "false", ";", "HasDotTypeDotSizeDirective", "=", "false", ";", "HasNoDeadStrip", "=", "true", ";", "WeakRefDirective", "=", "<STR_LIT>", ";"], "ground_truth": ["SupportsDebugInformation", "=", "true", ";"], "File": "AMDGPUMCAsmInfo17", "Func": "AMDGPUMCAsmInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11113, "Length": 32, "Cover_Rate": 0.3106796116504854, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_UNIFORM_SIMT", ")", "cpp_define", "(", "parse_in", ",", "<STR_LIT>", ")", ";", "const", "char", "*", "ptx_sm", "=", "NULL", ";", "{", "\\", "if", "(", "TARGET_SM", "##", "XX", ")", "\\", "ptx_sm", "=", "<STR_LIT>", "#", "XX", "<STR_LIT>", ";", "\\", "}", "cpp_define", "(", "parse_in", ",", "ptx_sm", ")", ";", "{", "unsigned", "major", "=", "ptx_version_to_number", "(", "(", "ptx_version", ")", "ptx_version_option", ",", "true", ")", ";", "unsigned", "minor", "=", "ptx_version_to_number", "(", "(", "ptx_version", ")", "ptx_version_option", ",", "false", ")", ";"], "ground_truth": ["cpp_define_formatted", "(", "parse_in", ",", "<STR_LIT>", ",", "major", ")", ";"], "File": "nvptx-c", "Func": "nvptx_cpu_cpp_builtins", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 11114, "Length": 79, "Cover_Rate": 0.6171875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ";"], "ground_truth": ["}"], "File": "MipsAsmParser (2)4", "Func": "hasMips4", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11115, "Length": 13, "Cover_Rate": 0.6190476190476191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isVALU", "(", "const", "SUnit", "*", "SU", ")", "const", "{", "const", "MachineInstr", "*", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "return", "MI", "&&", "TII", "->", "isVALU", "(", "*", "MI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget1", "Func": "isVALU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11116, "Length": 33, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "MCPhysReg", "*", "I", "=", "IStart", ";", "*", "I", ";", "++", "I", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "nullptr", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "*", "I", ")", ")", "RC", "=", "&", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "*", "I", ")", ")", "RC", "=", "&", "<STR_LIT>", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "unsigned", "NewVR", "=", "MRI", "->", "createVirtualRegister", "(", "RC", ")", ";", "assert", "(", "Entry", "->", "getParent", "(", ")", "->", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "NoUnwind", ")", "&&", "<STR_LIT>", ")", ";", "Entry", "->", "addLiveIn", "(", "*", "I", ")", ";", "BuildMI", "(", "*", "Entry", ",", "MBBI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "NewVR", ")", ".", "addReg", "(", "*", "I", ")", ";", "for", "(", "auto", "*", "Exit", ":", "Exits", ")", "BuildMI", "(", "*", "Exit", ",", "Exit", "->", "getFirstTerminator", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "*", "I", ")", ".", "addReg", "(", "NewVR", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering (3)", "Func": "insertCopiesSplitCSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11117, "Length": 172, "Cover_Rate": 0.6346863468634686, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Info", "->", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ".", "OpInfo", "[", "LblOperand", "]", ".", "OperandType", "!=", "MCOI", "::", "OPERAND_PCREL", ")", "return", "false", ";"], "ground_truth": ["int64_t", "Imm", "=", "Inst", ".", "getOperand", "(", "LblOperand", ")", ".", "getImm", "(", ")", ";"], "File": "AArch64MCTargetDesc26", "Func": "evaluateBranch", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11118, "Length": 41, "Cover_Rate": 0.4606741573033708, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "loop1MBB", ")", ";", "loop1MBB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "loop1MBB", "->", "addSuccessor", "(", "loop2MBB", ")", ";", "loop2MBB", "->", "addSuccessor", "(", "loop1MBB", ")", ";", "loop2MBB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "sinkMBB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "int64_t", "MaskImm", "=", "(", "Size", "==", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "MaskLSB2", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "AlignedAddr", ")", ".", "addReg", "(", "Ptr", ")", ".", "addReg", "(", "MaskLSB2", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "PtrLSB2", ")", ".", "addReg", "(", "Ptr", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "if", "(", "Subtarget", ".", "isLittle", "(", ")", ")", "{", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ShiftAmt", ")", ".", "addReg", "(", "PtrLSB2", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "unsigned", "Off", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Off", ")", ".", "addReg", "(", "PtrLSB2", ")", ".", "addImm", "(", "(", "Size", "==", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ShiftAmt", ")", ".", "addReg", "(", "Off", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "MaskUpper", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "MaskImm", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Mask", ")", ".", "addReg", "(", "MaskUpper", ")", ".", "addReg", "(", "ShiftAmt", ")", ";"], "ground_truth": ["BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Mask2", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "Mask", ")", ";"], "File": "MipsISelLowering", "Func": "emitAtomicCmpSwapPartword", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11119, "Length": 368, "Cover_Rate": 0.30564784053156147, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "getBitExtrOpcode", "(", "MachineInstr", "&", "MI", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "AArch64LoadStoreOptimizer", "Func": "getBitExtrOpcode", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11120, "Length": 55, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "bool", "IsTailCallReturn", "=", "false", ";", "if", "(", "MBB", ".", "end", "(", ")", "!=", "MBBI", ")", "{", "unsigned", "RetOpcode", "=", "MBBI", "->", "getOpcode", "(", ")", ";", "IsTailCallReturn", "=", "RetOpcode", "==", "<STR_LIT>", "||", "RetOpcode", "==", "<STR_LIT>", "||", "RetOpcode", "==", "<STR_LIT>", ";", "IsTailCallReturn", "|=", "RetOpcode", "==", "<STR_LIT>", "||", "RetOpcode", "==", "<STR_LIT>", ";", "}"], "ground_truth": ["<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";"], "File": "AArch64FrameLowering100", "Func": "getArgumentPopSize", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11121, "Length": 74, "Cover_Rate": 0.5211267605633803, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "s390_short_displacement", "(", "rtx", "disp", ")", "{", "if", "(", "!", "disp", ")", "return", "true", ";", "if", "(", "GET_CODE", "(", "disp", ")", "==", "CONST_INT", ")", "return", "INTVAL", "(", "disp", ")", ">=", "<NUM_LIT>", "&&", "INTVAL", "(", "disp", ")", "<", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "disp", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "disp", ",", "<NUM_LIT>", ")", ")", "==", "UNSPEC", "&&", "(", "XINT", "(", "XEXP", "(", "disp", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "==", "UNSPEC_GOT", "||", "XINT", "(", "XEXP", "(", "disp", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "==", "UNSPEC_GOTNTPOFF", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "GET_CODE", "(", "disp", ")", "==", "CONST", ")", "return", "true", ";"], "File": "s3903", "Func": "s390_short_displacement", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11122, "Length": 106, "Cover_Rate": 0.9636363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "toexit", "(", "nentry", ")", ";", "nentry", ".", "connect", "(", "getNodeFor", "(", "header", ")", ",", "std", "::", "make_pair", "(", "(", "const", "PredicatedBlock", "*", ")", "NULL", ",", "header", ")", ")", ";"], "ground_truth": ["}"], "File": "SPScope", "Func": "FCFG", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 11123, "Length": 30, "Cover_Rate": 0.7692307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Stmt", "*", "prev", "=", "<NUM_LIT>", ";", "Stmt", "*", "next", ";", "while", "(", "stmt", ")", "{", "next", "=", "stmt", "->", "next", ";", "stmt", "->", "next", "=", "prev", ";", "prev", "=", "stmt", ";", "stmt", "=", "next", ";", "}"], "ground_truth": ["return", "prev", ";"], "File": "mkoffload2", "Func": "rev_stmts", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 11124, "Length": 39, "Cover_Rate": 0.78, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NumElts", "<", "<NUM_LIT>", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ConcatMask", "(", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "ConcatMask", "[", "i", "]", "=", "i", ";", "for", "(", "unsigned", "i", "=", "NumElts", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "ConcatMask", "[", "i", "]", "=", "(", "i", "%", "NumElts", ")", "+", "NumElts", ";", "Value", "*", "Zero", "=", "Constant", "::", "getNullValue", "(", "Op0", "->", "getType", "(", ")", ")", ";", "Op0", "=", "Builder", ".", "CreateShuffleVector", "(", "Op0", ",", "Zero", ",", "ConcatMask", ")", ";", "Op1", "=", "Builder", ".", "CreateShuffleVector", "(", "Op1", ",", "Zero", ",", "ConcatMask", ")", ";", "NumElts", "=", "<NUM_LIT>", ";", "}", "Type", "*", "I32Ty", "=", "VectorType", "::", "get", "(", "Builder", ".", "getInt32Ty", "(", ")", ",", "IntrinsicNumElts", "/", "<NUM_LIT>", ")", ";", "assert", "(", "NumElts", "%", "IntrinsicNumElts", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "NumSplits", "=", "NumElts", "/", "IntrinsicNumElts", ";", "SmallVector", "<", "Value", "*", ",", "<NUM_LIT>", ">", "Ops", "(", "NumSplits", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumSplits", ";", "++", "i", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ExtractMask", "(", "IntrinsicNumElts", ")", ";", "std", "::", "iota", "(", "ExtractMask", ".", "begin", "(", ")", ",", "ExtractMask", ".", "end", "(", ")", ",", "i", "*", "IntrinsicNumElts", ")", ";", "Value", "*", "ExtractOp0", "=", "Builder", ".", "CreateShuffleVector", "(", "Op0", ",", "Op0", ",", "ExtractMask", ")", ";", "Value", "*", "ExtractOp1", "=", "Builder", ".", "CreateShuffleVector", "(", "Op1", ",", "Op0", ",", "ExtractMask", ")", ";", "Ops", "[", "i", "]", "=", "Builder", ".", "CreateCall", "(", "PSADBWFn", ",", "{", "ExtractOp0", ",", "ExtractOp1", "}", ")", ";", "Ops", "[", "i", "]", "=", "Builder", ".", "CreateBitCast", "(", "Ops", "[", "i", "]", ",", "I32Ty", ")", ";", "}", "assert", "(", "isPowerOf2_32", "(", "NumSplits", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "Stages", "=", "Log2_32", "(", "NumSplits", ")", ";", "for", "(", "unsigned", "s", "=", "Stages", ";", "s", ">", "<NUM_LIT>", ";", "--", "s", ")", "{", "unsigned", "NumConcatElts", "=", "cast", "<", "VectorType", ">", "(", "Ops", "[", "<NUM_LIT>", "]", "->", "getType", "(", ")", ")", "->", "getNumElements", "(", ")", "*", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", "<<", "(", "s", "-", "<NUM_LIT>", ")", ";", "++", "i", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ConcatMask", "(", "NumConcatElts", ")", ";", "std", "::", "iota", "(", "ConcatMask", ".", "begin", "(", ")", ",", "ConcatMask", ".", "end", "(", ")", ",", "<NUM_LIT>", ")", ";", "Ops", "[", "i", "]", "=", "Builder", ".", "CreateShuffleVector", "(", "Ops", "[", "i", "*", "<NUM_LIT>", "]", ",", "Ops", "[", "i", "*", "<NUM_LIT>", "+", "<NUM_LIT>", "]", ",", "ConcatMask", ")", ";", "}", "}", "NumElts", "=", "cast", "<", "VectorType", ">", "(", "OpTy", ")", "->", "getNumElements", "(", ")", ";", "if", "(", "NumElts", "==", "<NUM_LIT>", ")", "{", "Ops", "[", "<NUM_LIT>", "]", "=", "Builder", ".", "CreateShuffleVector", "(", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ",", "ArrayRef", "<", "int", ">", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "}", "else", "if", "(", "NumElts", ">=", "<NUM_LIT>", ")", "{"], "ground_truth": ["SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ConcatMask", "(", "NumElts", ")", ";"], "File": "X86PartialReduction6", "Func": "trySADReplacement", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11125, "Length": 483, "Cover_Rate": 0.5121951219512195, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TRI", "->", "eliminateFrameIndex", "(", "MI", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "MI", "->", "mayLoad", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", ")", "{", "TRI", "->", "eliminateFrameIndex", "(", "MI", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "PatmosSPReduce", "Func": "eliminateFrameIndices", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 11126, "Length": 46, "Cover_Rate": 0.34074074074074073, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_add_si64", "(", "__m64", "__m1", ",", "__m64", "__m2", ")", "{", "return", "(", "__m64", ")", "__builtin_ia32_paddq", "(", "(", "long", "long", ")", "__m1", ",", "(", "long", "long", ")", "__m2", ")", ";"], "ground_truth": ["}"], "File": "mmintrin5", "Func": "_mm_add_si64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11127, "Length": 38, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "FB", ".", "test", "(", "F", ")", ")", "continue", ";", "CpuArch", "=", "F", ";", "break", ";", "}", "bool", "UseHvx", "=", "false", ";", "for", "(", "unsigned", "F", ":", "{", "ExtensionHVX", ",", "ExtensionHVX64B", ",", "ExtensionHVX128B", "}", ")", "{", "if", "(", "!", "FB", ".", "test", "(", "F", ")", ")", "continue", ";", "UseHvx", "=", "true", ";", "break", ";", "}", "bool", "HasHvxVer", "=", "false", ";", "for", "(", "unsigned", "F", ":", "{", "ExtensionHVXV60", ",", "ExtensionHVXV62", ",", "ExtensionHVXV65", "}", ")", "{", "if", "(", "!", "FB", ".", "test", "(", "F", ")", ")", "continue", ";", "HasHvxVer", "=", "true", ";", "UseHvx", "=", "true", ";", "break", ";", "}", "if", "(", "!", "UseHvx", "||", "HasHvxVer", ")", "return", "FB", ";"], "ground_truth": ["switch", "(", "CpuArch", ")", "{"], "File": "HexagonMCTargetDesc49", "Func": "completeHVXFeatures", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11128, "Length": 114, "Cover_Rate": 0.5757575757575758, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DAG", ".", "getTarget", "(", ")", ".", "Options", ".", "EmulatedTLS", ")", "return", "LowerToTLSEmulatedModel", "(", "GA", ",", "DAG", ")", ";"], "ground_truth": ["if", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "return", "LowerDarwinGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";"], "File": "AArch64ISelLowering175", "Func": "LowerGlobalTLSAddress", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11129, "Length": 36, "Cover_Rate": 0.4235294117647059, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "get<ISA_LIT>Subtarget", "(", ")", ".", "padShortFunctions", "(", ")", ")", "{", "addPass", "(", "create<ISA_LIT>PadShortFunctions", "(", ")", ")", ";", "ShouldPrint", "=", "true", ";", "}", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "get<ISA_LIT>Subtarget", "(", ")", ".", "LEAusesAG", "(", ")", ")", "{", "addPass", "(", "create<ISA_LIT>FixupLEAs", "(", ")", ")", ";"], "ground_truth": ["ShouldPrint", "=", "true", ";"], "File": "X86TargetMachine113", "Func": "addPreEmitPass", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11130, "Length": 61, "Cover_Rate": 0.37888198757763975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TRI", "=", "static_cast", "<", "const", "<ISA_LIT>RegisterInfo", "*", ">", "(", "MF", "->", "getTarget", "(", ")", ".", "getSubtargetImpl", "(", ")", "->", "getRegisterInfo", "(", ")", ")", ";", "LIs", "=", "LI", ";", "DEBUG", "(", "MF", "->", "dump", "(", ")", ";", ")", ";", "for", "(", "MachineFunction", "::", "const_iterator", "mbbItr", "=", "MF", "->", "begin", "(", ")", ",", "mbbEnd", "=", "MF", "->", "end", "(", ")", ";", "mbbItr", "!=", "mbbEnd", ";", "++", "mbbItr", ")", "{", "const", "MachineBasicBlock", "*", "MBB", "=", "&", "*", "mbbItr", ";", "Chains", ".", "clear", "(", ")", ";", "for", "(", "MachineBasicBlock", "::", "const_iterator", "miItr", "=", "MBB", "->", "begin", "(", ")", ",", "miEnd", "=", "MBB", "->", "end", "(", ")", ";", "miItr", "!=", "miEnd", ";", "++", "miItr", ")", "{", "const", "MachineInstr", "*", "MI", "=", "&", "*", "miItr", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AArch64PBQPRegAlloc13", "Func": "build", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11131, "Length": 135, "Cover_Rate": 0.32066508313539194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "SN", "->", "isTruncatingStore", "(", ")", "&&", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Op1", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", "&&", "(", "Op1", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "||", "Op1", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "||", "Op1", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", ")", "{", "SDValue", "BSwapOp", "=", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "BSwapOp", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "BSwapOp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ",", "BSwapOp", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "BSwapOp", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getValueType", "(", "Op1", ".", "getValueType", "(", ")", ")", "}", ";"], "ground_truth": ["return", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ")", ",", "Ops", ",", "MemVT", ",", "SN", "->", "getMemOperand", "(", ")", ")", ";"], "File": "SystemZISelLowering33", "Func": "combineSTORE", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11132, "Length": 156, "Cover_Rate": 0.4890282131661442, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCCodeEmitter", "*", "llvm", "::", "create<ISA_LIT>MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "MCII", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "<ISA_LIT>MCCodeEmitter", "(", "MCII", ",", "Ctx", ")", ";"], "ground_truth": ["}"], "File": "AArch64MCCodeEmitter (2)", "Func": "createAArch64MCCodeEmitter", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11133, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegOp0", ".", "isUse", "(", ")", ")", "{", "if", "(", "!", "MergeForward", ")", "{", "RegOp0", ".", "setIsKill", "(", "false", ")", ";", "RegOp1", ".", "setIsKill", "(", "false", ")", ";", "}", "else", "{", "Register", "Reg", "=", "getLdStRegOp", "(", "*", "I", ")", ".", "getReg", "(", ")", ";", "for", "(", "MachineInstr", "&", "MI", ":", "make_range", "(", "std", "::", "next", "(", "I", ")", ",", "Paired", ")", ")", "MI", ".", "clearRegisterKills", "(", "Reg", ",", "TRI", ")", ";", "}", "}", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertionPoint", ",", "DL", ",", "TII", "->", "get", "(", "getMatchingPairOpcode", "(", "Opc", ")", ")", ")", ".", "add", "(", "RegOp0", ")", ".", "add", "(", "RegOp1", ")", ".", "add", "(", "BaseRegOp", ")", ".", "addImm", "(", "OffsetImm", ")", ".", "cloneMergedMemRefs", "(", "{", "&", "*", "I", ",", "&", "*", "Paired", "}", ")", ".", "setMIFlags", "(", "I", "->", "mergeFlagsWith", "(", "*", "Paired", ")", ")", ";", "(", "void", ")", "MIB", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "I", "->", "print", "(", "dbgs", "(", ")", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "Paired", "->", "print", "(", "dbgs", "(", ")", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "if", "(", "SExtIdx", "!=", "-", "<NUM_LIT>", ")", "{", "MachineOperand", "&", "DstMO", "=", "MIB", "->", "getOperand", "(", "SExtIdx", ")", ";", "Register", "DstRegX", "=", "DstMO", ".", "getReg", "(", ")", ";", "Register", "DstRegW", "=", "TRI", "->", "getSubReg", "(", "DstRegX", ",", "<STR_LIT>", ")", ";", "DstMO", ".", "setReg", "(", "DstRegW", ")", ";", "LLVM_DEBUG", "(", "(", "(", "MachineInstr", "*", ")", "MIB", ")", "->", "print", "(", "dbgs", "(", ")", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "MachineInstrBuilder", "MIBKill", "=", "BuildMI", "(", "*", "MBB", ",", "InsertionPoint", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "KILL", ")", ",", "DstRegW", ")", ".", "addReg", "(", "DstRegW", ")", ".", "addReg", "(", "DstRegX", ",", "RegState", "::", "Define", ")", ";", "MIBKill", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImplicit", "(", ")", ";", "MachineInstrBuilder", "MIBSXTW", "=", "BuildMI", "(", "*", "MBB", ",", "InsertionPoint", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DstRegX", ")", ".", "addReg", "(", "DstRegX", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "(", "void", ")", "MIBSXTW", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "(", "(", "MachineInstr", "*", ")", "MIBSXTW", ")", "->", "print", "(", "dbgs", "(", ")", ")", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "(", "(", "MachineInstr", "*", ")", "MIB", ")", "->", "print", "(", "dbgs", "(", ")", ")", ")", ";", "}"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "File": "AArch64LoadStoreOptimizer28", "Func": "mergePairedInsns", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11134, "Length": 419, "Cover_Rate": 0.30651060716898315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isToken", "(", "AsmToken", "::", "Identifier", ")", "&&", "(", "HwReg", ".", "Id", "=", "getHwregId", "(", "getTokenStr", "(", ")", ",", "getSTI", "(", ")", ")", ")", "!=", "OPR_ID_UNKNOWN", ")", "{", "HwReg", ".", "IsSymbolic", "=", "true", ";", "lex", "(", ")", ";", "}", "else", "if", "(", "!", "parseExpr", "(", "HwReg", ".", "Id", ",", "<STR_LIT>", ")", ")", "{"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUAsmParser3", "Func": "parseHwregBody", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11135, "Length": 57, "Cover_Rate": 0.3149171270718232, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "(", "Val", ",", "hasInv2PiInlineImm", "(", ")", ")", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "(", "Val", ",", "hasInv2PiInlineImm", "(", ")", ")", ";", "case", "<NUM_LIT>", ":", "{", "const", "unsigned", "OperandType", "=", "Desc", ".", "OpInfo", "[", "OpIdx", "]", ".", "OperandType", ";", "if", "(", "OperandType", "==", "<STR_LIT>", "||", "OperandType", "==", "<STR_LIT>", "||", "OperandType", "==", "<STR_LIT>", ")", "return", "<STR_LIT>", "(", "Val", ")", ";", "if", "(", "OperandType", "==", "<STR_LIT>", "||", "OperandType", "==", "<STR_LIT>", "||", "OperandType", "==", "<STR_LIT>", ")", "return", "<STR_LIT>", "(", "Val", ")", ";", "if", "(", "OperandType", "==", "<STR_LIT>", "||", "OperandType", "==", "<STR_LIT>", "||", "OperandType", "==", "<STR_LIT>", ")", "return", "<STR_LIT>", "(", "Val", ",", "hasInv2PiInlineImm", "(", ")", ")", ";", "return", "<STR_LIT>", "(", "Val", ",", "hasInv2PiInlineImm", "(", ")", ")", ";", "}", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isInlineConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11136, "Length": 127, "Cover_Rate": 0.522633744855967, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "active_insn_p", "(", "use_insn", ")", ")", "return", ";", "if", "(", "!", "nds32_float_reg_load_store_p", "(", "use_insn", ")", "||", "find_post_update_rtx", "(", "use_insn", ")", "!=", "-", "<NUM_LIT>", ")", "return", ";", "}", "group_id", "=", "GEN_INT", "(", "nds32_alloc_relax_group_id", "(", ")", ")", ";", "emit_insn_before", "(", "gen_relax_group", "(", "group_id", ")", ",", "insn", ")", ";", "for", "(", "link", "=", "DF_REF_CHAIN", "(", "def_record", ")", ";", "link", ";", "link", "=", "link", "->", "next", ")", "{", "if", "(", "!", "DF_REF_INSN_INFO", "(", "link", "->", "ref", ")", ")", "continue", ";", "use_insn", "=", "DF_REF_INSN", "(", "link", "->", "ref", ")", ";"], "ground_truth": ["emit_insn_before", "(", "gen_relax_group", "(", "group_id", ")", ",", "use_insn", ")", ";"], "File": "nds32-relax-opt", "Func": "nds32_group_float_insns", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11137, "Length": 97, "Cover_Rate": 0.4511627906976744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getDarwinVers", "(", ")", "const", "{", "if", "(", "isTargetDarwin", "(", ")", ")", "return", "TargetTriple", ".", "getDarwinMajorNumber", "(", ")", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "X86Subtarget28", "Func": "getDarwinVers", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11138, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ReportErrors", ")", "Context", ".", "reportError", "(", "Loc", ",", "Msg", ")", ";"], "ground_truth": ["}"], "File": "HexagonMCChecker17", "Func": "reportError", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11139, "Length": 14, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "Ty", ".", "isScalar", "(", ")", "&&", "!", "isFP", ")", "||", "Ty", ".", "isPointer", "(", ")", ")", "{", "switch", "(", "Ty", ".", "getSizeInBits", "(", ")", ")", "{", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "return", "PMI_GPR8", ";", "case", "<NUM_LIT>", ":", "return", "PMI_GPR16", ";", "case", "<NUM_LIT>", ":", "return", "PMI_GPR32", ";", "case", "<NUM_LIT>", ":", "return", "PMI_GPR64", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "else", "if", "(", "Ty", ".", "isScalar", "(", ")", ")", "{", "switch", "(", "Ty", ".", "getSizeInBits", "(", ")", ")", "{", "case", "<NUM_LIT>", ":", "return", "PMI_FP32", ";", "case", "<NUM_LIT>", ":", "return", "PMI_FP64", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "else", "{"], "ground_truth": ["switch", "(", "Ty", ".", "getSizeInBits", "(", ")", ")", "{"], "File": "X86RegisterBankInfo11", "Func": "getPartialMappingIdx", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11140, "Length": 118, "Cover_Rate": 0.7151515151515152, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMemIndexReg", "(", "unsigned", "LowR", ",", "unsigned", "HighR", ")", "const", "{", "assert", "(", "Kind", "==", "Memory", "&&", "<STR_LIT>", ")", ";", "return", "Mem", ".", "IndexReg", ">=", "LowR", "&&", "Mem", ".", "IndexReg", "<=", "HighR", ";"], "ground_truth": ["}"], "File": "X86Operand10", "Func": "isMemIndexReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11141, "Length": 34, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCAsmInfo", "::", "<ISA_LIT>MCAsmInfo", "(", "const", "Triple", "&", "TT", ",", "const", "MCTargetOptions", "&", "Options", ")", ":", "MCAsmInfoELF", "(", ")", "{", "CodePointerSize", "=", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "StackGrowsUp", "=", "true", ";", "HasSingleParameterDotFile", "=", "false", ";", "MinInstAlignment", "=", "<NUM_LIT>", ";", "MaxInstLength", "=", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "SeparatorString", "=", "<STR_LIT>", ";", "CommentString", "=", "<STR_LIT>", ";", "PrivateLabelPrefix", "=", "<STR_LIT>", ";", "InlineAsmStart", "=", "<STR_LIT>", ";", "InlineAsmEnd", "=", "<STR_LIT>", ";"], "ground_truth": ["SunStyleELFSectionSwitchSyntax", "=", "true", ";"], "File": "AMDGPUMCAsmInfo5", "Func": "AMDGPUMCAsmInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11142, "Length": 91, "Cover_Rate": 0.7583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_p8_p64", "(", "poly64x1_t", "__a", ")", "{", "return", "(", "poly8x8_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vreinterpret_p8_p64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11143, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ",", "<STR_LIT>", "(", "t1", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ",", "<STR_LIT>", "(", "c", ")", ":", ")", ";"], "ground_truth": ["return", "result", ";"], "File": "arm", "Func": "neon2_vmlsq_n_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11144, "Length": 34, "Cover_Rate": 0.6415094339622641, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "s390_function_arg_size", "(", "mode", ",", "type", ")", ">", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "TARGET_SOFT_FLOAT", ")", "return", "false", ";", "if", "(", "!", "type", ")", "return", "mode", "==", "SFmode", "||", "mode", "==", "DFmode", "||", "mode", "==", "SDmode", "||", "mode", "==", "DDmode", ";", "while", "(", "TREE_CODE", "(", "type", ")", "==", "RECORD_TYPE", ")", "{", "tree", "field", ",", "single", "=", "NULL_TREE", ";", "for", "(", "field", "=", "TYPE_FIELDS", "(", "type", ")", ";", "field", ";", "field", "=", "DECL_CHAIN", "(", "field", ")", ")", "{", "if", "(", "TREE_CODE", "(", "field", ")", "!=", "FIELD_DECL", ")", "continue", ";", "if", "(", "single", "==", "NULL_TREE", ")", "single", "=", "TREE_TYPE", "(", "field", ")", ";", "else", "return", "false", ";"], "ground_truth": ["}"], "File": "s3905", "Func": "s390_function_arg_float", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11145, "Length": 108, "Cover_Rate": 0.7552447552447552, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "EmitLoad", "(", "bool", "Is64Bit", ",", "unsigned", "DestReg", ",", "unsigned", "BaseReg", ",", "unsigned", "Scale", ",", "unsigned", "IndexReg", ",", "unsigned", "Offset", ",", "unsigned", "SegmentReg", ",", "MCStreamer", "&", "Out", ")", "{", "MCInst", "Load", ";", "Load", ".", "setOpcode", "(", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "Load", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "DestReg", ")", ")", ";", "Load", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "BaseReg", ")", ")", ";", "Load", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Scale", ")", ")", ";", "Load", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "IndexReg", ")", ")", ";"], "ground_truth": ["Load", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Offset", ")", ")", ";"], "File": "X86MCNaCl", "Func": "EmitLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11146, "Length": 104, "Cover_Rate": 0.8125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InsnType", "Imm", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Rs", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Rs", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Imm", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "MipsDisassembler1", "Func": "DecodeDAHIDATIMMR6", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11147, "Length": 67, "Cover_Rate": 0.6442307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>ElfTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "bool", "isAAPCS_ABI", "=", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "isAAPCS_ABI", "(", ")", ";"], "ground_truth": ["TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";"], "File": "ARMTargetObjectFile27", "Func": "Initialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11148, "Length": 40, "Cover_Rate": 0.5063291139240507, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ca", "->", "start_reg", ">=", "CA_FIRST_REG", ")", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ca", "->", "reg_count", ";", "i", "++", ")", "ca", "->", "reg_used", "[", "i", "+", "ca", "->", "start_reg", "-", "CA_FIRST_REG", "]", "=", "<NUM_LIT>", ";"], "ground_truth": ["ca", "->", "special_p", "=", "<NUM_LIT>", ";"], "File": "msp4302", "Func": "msp430_function_arg_advance", "Target": "msp430", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11149, "Length": 44, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_testn_epi8_mask", "(", "__mmask64", "__U", ",", "__m512i", "__A", ",", "__m512i", "__B", ")", "{"], "ground_truth": ["return", "(", "__mmask64", ")", "__builtin_ia32_ptestnmb512", "(", "(", "__v64qi", ")", "__A", ",", "(", "__v64qi", ")", "__B", ",", "__U", ")", ";"], "File": "avx512bwintrin", "Func": "_mm512_mask_testn_epi8_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11150, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "RegisterBank", "*", "Bank", "=", "getRegBank", "(", "Reg", ",", "*", "MRI", ",", "*", "TRI", ")", ";", "MRI", "->", "setRegBank", "(", "LoLHS", ",", "*", "Bank", ")", ";", "MRI", "->", "setRegBank", "(", "HiLHS", ",", "*", "Bank", ")", ";", "Regs", ".", "push_back", "(", "LoLHS", ")", ";", "Regs", ".", "push_back", "(", "HiLHS", ")", ";"], "ground_truth": ["B", ".", "buildInstr", "(", "<STR_LIT>", ")", ".", "addDef", "(", "LoLHS", ")", ".", "addDef", "(", "HiLHS", ")", ".", "addUse", "(", "Reg", ")", ";"], "File": "AMDGPURegisterBankInfo (2)", "Func": "split64BitValueForMapping", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11151, "Length": 72, "Cover_Rate": 0.5070422535211268, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "shouldPreserveUseListOrder", "(", ")", "const", "{"], "ground_truth": ["return", "ShouldPreserveUseListOrder", ";"], "File": "DXILValueEnumerator", "Func": "shouldPreserveUseListOrder", "Target": "DirectX", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11152, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "Mask", ";", "createUnpackShuffleMask", "(", "VT", ",", "Mask", ",", "false", ",", "false", ")", ";"], "ground_truth": ["return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "V1", ",", "V2", ",", "Mask", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "getUnpackh", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11153, "Length": 35, "Cover_Rate": 0.5932203389830508, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCInst", "&", "Res", ")", "const", "override", "{", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "NyuziAsmBackend", "Func": "relaxInstruction", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11154, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "convReg", "(", "BusyRegs", "[", "REG_OFFSET_SHADOW", "]", ",", "VT", ")", ";"], "ground_truth": ["}"], "File": "X86AsmInstrumentation", "Func": "ShadowReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11155, "Length": 12, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MBB", ".", "getNumber", "(", ")", ">", "<NUM_LIT>", ")", "{", "auto", "&", "BS", "=", "BlockSizes", "[", "MBB", ".", "getNumber", "(", ")", "-", "<NUM_LIT>", "]", ";"], "ground_truth": ["BS", ".", "first", "-=", "BS", ".", "second", ";"], "File": "PPCBranchSelector16", "Func": "modifyAdjustment", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11156, "Length": 34, "Cover_Rate": 0.3119266055045872, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "std", "::", "string", "TypeName", "=", "STy", "&&", "!", "STy", "->", "isLiteral", "(", ")", "?", "STy", "->", "getName", "(", ")", ":", "<STR_LIT>", ";"], "ground_truth": ["for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "array_lengthof", "(", "specialTypes", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "TypeName", "==", "specialTypes", "[", "i", "]", ")", "return", "true", ";"], "File": "NVPTXISelLowering1", "Func": "isImageOrSamplerVal", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11157, "Length": 56, "Cover_Rate": 0.37333333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "extractDLC", "(", "unsigned", "CachePolicy", ")", "{", "return", "(", "CachePolicy", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo (2)", "Func": "extractDLC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11158, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vsubq_m_n_u32", "(", "uint32x4_t", "__inactive", ",", "uint32x4_t", "__a", ",", "uint32_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vsubq_m_n_uv4si", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vsubq_m_n_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11159, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", ";", "}", "if", "(", "AM", ".", "BaseType", "==", "<ISA_LIT>ISelAddressMode", "::", "RegBase", "&&", "AM", ".", "Base_Reg", ".", "getNode", "(", ")", "&&", "!", "AM", ".", "IndexReg", ".", "getNode", "(", ")", ")", "{", "AM", ".", "IndexReg", "=", "AM", ".", "Base_Reg", ";", "AM", ".", "setBaseReg", "(", "SDValue", "(", ")", ")", ";", "}", "if", "(", "!", "AM", ".", "IndexReg", ".", "getNode", "(", ")", ")", "return", ";", "bool", "HasSymbolic", "=", "AM", ".", "hasSymbolicDisplacement", "(", ")", ";", "bool", "NeedsFixing1", "=", "HasSymbolic", "||", "(", "AM", ".", "BaseType", "==", "<ISA_LIT>ISelAddressMode", "::", "FrameIndexBase", "&&", "AM", ".", "Disp", ">", "<NUM_LIT>", ")", ";", "bool", "NeedsFixing2", "=", "(", "AM", ".", "BaseType", "==", "<ISA_LIT>ISelAddressMode", "::", "RegBase", ")", "&&", "AM", ".", "Base_Reg", ".", "getNode", "(", ")", ";", "if", "(", "!", "NeedsFixing1", "&&", "!", "NeedsFixing2", ")", "return", ";", "static", "const", "unsigned", "LogTable", "[", "]", "=", "{", "~", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "~", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "~", "<NUM_LIT>", ",", "~", "<NUM_LIT>", ",", "~", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "assert", "(", "AM", ".", "Scale", "<", "sizeof", "(", "LogTable", ")", "/", "sizeof", "(", "LogTable", "[", "<NUM_LIT>", "]", ")", ")", ";", "unsigned", "ScaleLog", "=", "LogTable", "[", "AM", ".", "Scale", "]", ";", "assert", "(", "ScaleLog", "<=", "<NUM_LIT>", ")", ";", "SmallVector", "<", "SDNode", "*", ",", "<NUM_LIT>", ">", "NewNodes", ";", "SDValue", "NewIndex", "=", "AM", ".", "IndexReg", ";", "if", "(", "ScaleLog", ">", "<NUM_LIT>", ")", "{", "SDValue", "ShlCount", "=", "CurDAG", "->", "getConstant", "(", "ScaleLog", ",", "<STR_LIT>", ")", ";", "NewNodes", ".", "push_back", "(", "ShlCount", ".", "getNode", "(", ")", ")", ";", "SDValue", "ShlNode", "=", "CurDAG", "->", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "N", ".", "getValueType", "(", ")", ",", "NewIndex", ",", "ShlCount", ")", ";", "NewNodes", ".", "push_back", "(", "ShlNode", ".", "getNode", "(", ")", ")", ";", "NewIndex", "=", "ShlNode", ";", "}", "if", "(", "AM", ".", "Disp", ">", "<NUM_LIT>", "||", "HasSymbolic", ")", "{", "SDValue", "Base", ",", "Scale", ",", "Index", ",", "Disp", ",", "Segment", ";", "getAddressOperands", "(", "AM", ",", "Base", ",", "Scale", ",", "Index", ",", "Disp", ",", "Segment", ")", ";"], "ground_truth": ["SDValue", "DispNode", ";"], "File": "X86ISelDAGToDAG125", "Func": "LegalizeAddressingModeForNaCl", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11160, "Length": 316, "Cover_Rate": 0.4520743919885551, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "cheap<ISA_LIT>FSETCC_SSE", "(", "<STR_LIT>", "SetCCOpcode", ")", "{", "return", "(", "SetCCOpcode", "!=", "<STR_LIT>", ")", "&&", "(", "SetCCOpcode", "!=", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering100", "Func": "cheapX86FSETCC_SSE", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11161, "Length": 22, "Cover_Rate": 0.7857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vpmaxq_u32", "(", "uint32x4_t", "a", ",", "uint32x4_t", "b", ")", "{", "return", "(", "uint32x4_t", ")", "__builtin_aarch64_umaxpv4si", "(", "(", "int32x4_t", ")", "a", ",", "(", "int32x4_t", ")", "b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vpmaxq_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11162, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "expandRetLR", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SICInstrInfo", "Func": "expandRetLR", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11163, "Length": 40, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Literal", ">=", "-", "<NUM_LIT>", "&&", "Literal", "<=", "<NUM_LIT>", ")", "return", "true", ";"], "ground_truth": ["uint16_t", "Val", "=", "static_cast", "<", "uint16_t", ">", "(", "Literal", ")", ";"], "File": "AMDGPUBaseInfo53", "Func": "isInlinableLiteral16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11164, "Length": 25, "Cover_Rate": 0.32051282051282054, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmParserExtension", "::", "Initialize", "(", "Parser", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "SystemZAsmParser10", "Func": "SystemZAsmParser", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11165, "Length": 20, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TargetTransformInfo", "(", "<ISA_LIT>TTIImpl", "(", "this", ",", "F", ")", ")", ";"], "ground_truth": ["}", ")", ";"], "File": "NVPTXTargetMachine34", "Func": "getTargetIRAnalysis", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11166, "Length": 14, "Cover_Rate": 0.4117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SimplifyAction", "(", "<STR_LIT>", "IID", ",", "FtzRequirementTy", "FtzReq", ")", ":", "IID", "(", "IID", ")", ",", "FtzRequirement", "(", "FtzReq", ")", "{"], "ground_truth": ["}"], "File": "NVPTXTargetTransformInfo14", "Func": "SimplifyAction", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11167, "Length": 20, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SDValue", "Shift", "=", "lowerVectorShuffleAsShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "SDValue", "Insertion", "=", "lowerVectorShuffleAsElementInsertion", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Insertion", ";", "int", "InverseMask", "[", "<NUM_LIT>", "]", "=", "{", "Mask", "[", "<NUM_LIT>", "]", "^", "<NUM_LIT>", ",", "Mask", "[", "<NUM_LIT>", "]", "^", "<NUM_LIT>", "}", ";", "if", "(", "SDValue", "Insertion", "=", "lowerVectorShuffleAsElementInsertion", "(", "DL", ",", "<STR_LIT>", ",", "V2", ",", "V1", ",", "InverseMask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Insertion", ";", "bool", "IsBlendSupported", "=", "Subtarget", ".", "hasSSE41", "(", ")", ";", "if", "(", "IsBlendSupported", ")", "if", "(", "SDValue", "Blend", "=", "lowerVectorShuffleAsBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "Subtarget", ".", "hasSSSE3", "(", ")", ")", "if", "(", "SDValue", "Rotate", "=", "lowerVectorShuffleAsByteRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";"], "ground_truth": ["if", "(", "IsBlendSupported", ")", "return", "lowerVectorShuffleAsDecomposedShuffleBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ";"], "File": "X86ISelLowering152", "Func": "lowerV2I64VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11168, "Length": 219, "Cover_Rate": 0.30758426966292135, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>SEDAGToDAGISel", "::", "selectAddrRegImm11", "(", "SDValue", "Addr", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ")", "const", "{", "if", "(", "selectAddrFrameIndex", "(", "Addr", ",", "Base", ",", "Offset", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "selectAddrFrameIndexOffset", "(", "Addr", ",", "Base", ",", "Offset", ",", "<NUM_LIT>", ")", ")", "return", "true", ";"], "File": "MipsSEISelDAGToDAG10", "Func": "selectAddrRegImm11", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11169, "Length": 48, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__arm_vshrntq_n_u32", "(", "__a", ",", "__b", ",", "__imm", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vshrntq", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11170, "Length": 11, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ">=", "<NUM_LIT>", ")", "return", "false", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "Register", "SrcReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "SrcReg", ".", "isVirtual", "(", ")", ")", "return", "false", ";", "const", "MachineInstr", "*", "SrcMI", "=", "MRI", ".", "getVRegDef", "(", "SrcReg", ")", ";", "if", "(", "!", "SrcMI", ")", "return", "false", ";", "Worklist", ".", "push_back", "(", "SrcMI", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "E", "=", "<NUM_LIT>", ",", "D", "=", "<NUM_LIT>", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "E", "=", "MI", "->", "getNumOperands", "(", ")", ";", "D", "=", "<NUM_LIT>", ";", "}", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "!=", "E", ";", "I", "+=", "D", ")", "{", "if", "(", "!", "MI", "->", "getOperand", "(", "I", ")", ".", "isReg", "(", ")", ")", "return", "false", ";", "Register", "SrcReg", "=", "MI", "->", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "SrcReg", ".", "isVirtual", "(", ")", ")", "return", "false", ";", "const", "MachineInstr", "*", "SrcMI", "=", "MRI", ".", "getVRegDef", "(", "SrcReg", ")", ";", "if", "(", "!", "SrcMI", ")", "return", "false", ";", "Worklist", ".", "push_back", "(", "SrcMI", ")", ";"], "ground_truth": ["}"], "File": "RISCVSExtWRemoval", "Func": "isSignExtendedW", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11171, "Length": 258, "Cover_Rate": 0.5524625267665952, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "long", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "__rorq", "(", "unsigned", "long", "long", "__X", ",", "int", "__C", ")", "{"], "ground_truth": ["return", "(", "__X", ">>", "__C", ")", "|", "(", "__X", "<<", "(", "<NUM_LIT>", "-", "__C", ")", ")", ";"], "File": "ia32intrin4", "Func": "__rorq", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11172, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "int", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_movemask_pi8", "(", "__m64", "__A", ")", "{"], "ground_truth": ["return", "__builtin_ia32_pmovmskb", "(", "(", "__v8qi", ")", "__A", ")", ";"], "File": "xmmintrin5", "Func": "_mm_movemask_pi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11173, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "regno", "==", "CC_REGNUM", "||", "regno", "==", "VFPCC_REGNUM", ")", "return", "TARGET_THUMB2", "?", "CC_REG", ":", "NO_REGS", ";", "if", "(", "IS_VFP_REGNUM", "(", "regno", ")", ")", "{", "if", "(", "regno", "<=", "D7_VFP_REGNUM", ")", "return", "VFP_D0_D7_REGS", ";", "else", "if", "(", "regno", "<=", "LAST_LO_VFP_REGNUM", ")", "return", "VFP_LO_REGS", ";", "else", "return", "VFP_HI_REGS", ";", "}", "if", "(", "IS_IWMMXT_REGNUM", "(", "regno", ")", ")", "return", "IWMMXT_REGS", ";"], "ground_truth": ["if", "(", "IS_IWMMXT_GR_REGNUM", "(", "regno", ")", ")", "return", "IWMMXT_GR_REGS", ";"], "File": "arm1", "Func": "arm_regno_class", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11174, "Length": 69, "Cover_Rate": 0.38764044943820225, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>Pipeliner", "::", "createPrologCounters", "(", "int", "Counter", ",", "MachineBasicBlock", "*", "PrologBlock", ")", "{", "unsigned", "StartReg", ";", "MachineBasicBlock", "::", "iterator", "InsertPos", "=", "PrologInserter", ";", "assert", "(", "isLoop", "(", "&", "(", "*", "(", "--", "Prolog", "->", "end", "(", ")", ")", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "LoopInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "{", "StartReg", "=", "LoopInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "else", "{", "unsigned", "v_reg", "=", "MRI", "->", "createVirtualRegister", "(", "PrologBlock", "->", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getTargetLowering", "(", ")", "->", "getRegClassFor", "(", "<STR_LIT>", ")", ")", ";", "BuildMI", "(", "*", "PrologBlock", ",", "InsertPos", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "v_reg", ")", ".", "addImm", "(", "LoopInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ".", "addImm", "(", "<ISA_LIT>II", "::", "OpType", "::", "INT32", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "v_reg", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "StartReg", "=", "v_reg", ";", "}", "InitialCounters", ".", "push_back", "(", "StartReg", ")", ";", "unsigned", "PrevReg", "=", "StartReg", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "Counter", ";", "++", "i", ")", "{", "unsigned", "v_reg", "=", "MRI", "->", "createVirtualRegister", "(", "PrologBlock", "->", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getTargetLowering", "(", ")", "->", "getRegClassFor", "(", "<STR_LIT>", ")", ")", ";", "if", "(", "LoopInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "{", "MachineInstr", "*", "MI", "=", "BuildMI", "(", "*", "PrologBlock", ",", "InsertPos", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "v_reg", ")", ".", "addReg", "(", "PrevReg", ")", ".", "addReg", "(", "LoopInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "<ISA_LIT>II", "::", "OpType", "::", "INT32", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "PrevReg", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "(", "void", ")", "MI", ";", "PrevReg", "=", "v_reg", ";", "LLVM_DEBUG", "(", "ExecThreads", "[", "i", "]", ".", "Dprolog", ".", "push_back", "(", "MI", ")", ")", ";", "}", "else", "{", "MachineInstr", "*", "MI", "=", "BuildMI", "(", "*", "PrologBlock", ",", "InsertPos", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "v_reg", ")", ".", "addReg", "(", "StartReg", ")", ".", "addImm", "(", "LoopInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "*", "i", ")", ".", "addImm", "(", "<ISA_LIT>II", "::", "OpType", "::", "INT32", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "StartReg", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["(", "void", ")", "MI", ";"], "File": "TPCSoftwareLoopPipelining", "Func": "createPrologCounters", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11175, "Length": 430, "Cover_Rate": 0.819047619047619, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "MF", ",", "getTargetMachine", "(", ")", ",", "RVLocs", ",", "Context", ")", ";"], "ground_truth": ["return", "CCInfo", ".", "CheckReturn", "(", "Outs", ",", "RetCC_<ISA_LIT>", ")", ";"], "File": "MipsISelLowering (2)", "Func": "CanLowerReturn", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11176, "Length": 36, "Cover_Rate": 0.5142857142857142, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "}", "Tag", "=", "Ret", ".", "getValue", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "{", "const", "MCExpr", "*", "AttrExpr", ";", "TagLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "parseExpression", "(", "AttrExpr", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "AttrExpr", ")", ";", "if", "(", "check", "(", "!", "CE", ",", "TagLoc", ",", "<STR_LIT>", ")", ")", "return", "true", ";", "Tag", "=", "CE", "->", "getValue", "(", ")", ";", "}", "if", "(", "Parser", ".", "parseToken", "(", "AsmToken", "::", "Comma", ",", "<STR_LIT>", ")", ")", "return", "true", ";", "StringRef", "StringValue", ";", "int64_t", "IntegerValue", "=", "<NUM_LIT>", ";", "bool", "IsIntegerValue", "=", "(", "(", "Tag", "!=", "<STR_LIT>", ")", "&&", "(", "Tag", "!=", "<STR_LIT>", ")", "&&", "(", "Tag", "!=", "<STR_LIT>", ")", ")", ";", "SMLoc", "ValueExprLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "IsIntegerValue", ")", "{", "const", "MCExpr", "*", "ValueExpr", ";", "if", "(", "Parser", ".", "parseExpression", "(", "ValueExpr", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ValueExpr", ")", ";", "if", "(", "!", "CE", ")", "return", "Error", "(", "ValueExprLoc", ",", "<STR_LIT>", ")", ";", "IntegerValue", "=", "CE", "->", "getValue", "(", ")", ";", "}", "else", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "String", ")", ")", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "StringValue", "=", "Parser", ".", "getTok", "(", ")", ".", "getStringContents", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "if", "(", "Parser", ".", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "<STR_LIT>", ")", ")", "return", "true", ";", "if", "(", "IsIntegerValue", ")", "getTargetStreamer", "(", ")", ".", "emitAttribute", "(", "Tag", ",", "IntegerValue", ")", ";", "else", "if", "(", "Tag", "!=", "<STR_LIT>", "&&", "Tag", "!=", "<STR_LIT>", ")", "getTargetStreamer", "(", ")", ".", "emitTextAttribute", "(", "Tag", ",", "StringValue", ")", ";", "else", "{", "<STR_LIT>", "ID", "=", "(", "Tag", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", "(", "StringValue", ")", ":", "<STR_LIT>", "(", "StringValue", ")", ";", "if", "(", "ID", "==", "<STR_LIT>", "::", "INVALID", ")", "return", "Error", "(", "ValueExprLoc", ",", "(", "Tag", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";"], "ground_truth": ["getTargetStreamer", "(", ")", ".", "emitTextAttribute", "(", "Tag", ",", "StringValue", ")", ";"], "File": "CSKYAsmParser1", "Func": "parseDirectiveAttribute", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11177, "Length": 365, "Cover_Rate": 0.741869918699187, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["if", "(", "Value", "%", "Angle", "==", "Remainder", "&&", "Value", "<=", "<NUM_LIT>", ")", "return", "DiagnosticPredicateTy", "::", "Match", ";"], "File": "AArch64AsmParser (2)2", "Func": "isComplexRotation", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11178, "Length": 26, "Cover_Rate": 0.3466666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "FIRST_PSEUDO_REGISTER", ";", "i", "++", ")", "if", "(", "GENERAL_REGNO_P", "(", "i", ")", "&&", "call_used_regs", "[", "i", "]", ")", "reg_alloc_order", "[", "pos", "++", "]", "=", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "FIRST_PSEUDO_REGISTER", ";", "i", "++", ")", "if", "(", "GENERAL_REGNO_P", "(", "i", ")", "&&", "!", "call_used_regs", "[", "i", "]", ")", "reg_alloc_order", "[", "pos", "++", "]", "=", "i", ";", "if", "(", "!", "TARGET_SSE_MATH", ")", "for", "(", "i", "=", "FIRST_STACK_REG", ";", "i", "<=", "LAST_STACK_REG", ";", "i", "++", ")", "reg_alloc_order", "[", "pos", "++", "]", "=", "i", ";", "for", "(", "i", "=", "FIRST_SSE_REG", ";", "i", "<=", "LAST_SSE_REG", ";", "i", "++", ")", "reg_alloc_order", "[", "pos", "++", "]", "=", "i", ";", "for", "(", "i", "=", "FIRST_REX_SSE_REG", ";", "i", "<=", "LAST_REX_SSE_REG", ";", "i", "++", ")", "reg_alloc_order", "[", "pos", "++", "]", "=", "i", ";"], "ground_truth": ["for", "(", "i", "=", "FIRST_EXT_REX_SSE_REG", ";", "i", "<=", "LAST_EXT_REX_SSE_REG", ";", "i", "++", ")", "reg_alloc_order", "[", "pos", "++", "]", "=", "i", ";"], "File": "i3864", "Func": "x86_order_regs_for_local_alloc", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11179, "Length": 159, "Cover_Rate": 0.5824175824175825, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "BracLoc", "=", "Tok", ".", "getLoc", "(", ")", ",", "End", "=", "Tok", ".", "getEndLoc", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "LBrac", ")", ")", "return", "ErrorOperand", "(", "BracLoc", ",", "<STR_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "StartInBrac", "=", "Tok", ".", "getLoc", "(", ")", ";", "IntelExprStateMachine", "SM", "(", "ImmDisp", ",", "false", ",", "true", ")", ";", "if", "(", "ParseIntelExpression", "(", "SM", ",", "End", ")", ")", "return", "<NUM_LIT>", ";", "const", "MCExpr", "*", "Disp", "=", "<NUM_LIT>", ";", "if", "(", "const", "MCExpr", "*", "Sym", "=", "SM", ".", "getSym", "(", ")", ")", "{", "Disp", "=", "Sym", ";", "if", "(", "isParsingInlineAsm", "(", ")", ")", "RewriteIntelBracExpression", "(", "InstInfo", "->", "AsmRewrites", ",", "SM", ".", "getSymName", "(", ")", ",", "ImmDisp", ",", "SM", ".", "getImm", "(", ")", ",", "BracLoc", ",", "StartInBrac", ",", "End", ")", ";", "}", "if", "(", "SM", ".", "getImm", "(", ")", "||", "!", "Disp", ")", "{", "const", "MCExpr", "*", "Imm", "=", "MCConstantExpr", "::", "Create", "(", "SM", ".", "getImm", "(", ")", ",", "getContext", "(", ")", ")", ";", "if", "(", "Disp", ")", "Disp", "=", "MCBinaryExpr", "::", "CreateAdd", "(", "Disp", ",", "Imm", ",", "getContext", "(", ")", ")", ";", "else", "Disp", "=", "Imm", ";", "}", "if", "(", "Tok", ".", "getString", "(", ")", ".", "find", "(", "'.'", ")", "!=", "StringRef", "::", "npos", ")", "{", "const", "MCExpr", "*", "NewDisp", ";", "if", "(", "ParseIntelDotOperator", "(", "Disp", ",", "NewDisp", ")", ")", "return", "<NUM_LIT>", ";", "End", "=", "Tok", ".", "getEndLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Disp", "=", "NewDisp", ";", "}", "int", "BaseReg", "=", "SM", ".", "getBaseReg", "(", ")", ";", "int", "IndexReg", "=", "SM", ".", "getIndexReg", "(", ")", ";", "int", "Scale", "=", "SM", ".", "getScale", "(", ")", ";", "if", "(", "!", "isParsingInlineAsm", "(", ")", ")", "{", "if", "(", "!", "BaseReg", "&&", "!", "IndexReg", ")", "{", "if", "(", "!", "SegReg", ")", "return", "<STR_LIT>", "(", "Disp", ",", "Start", ",", "End", ",", "Size", ")", ";"], "ground_truth": ["else", "return", "<STR_LIT>", "(", "SegReg", ",", "Disp", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "Start", ",", "End", ",", "Size", ")", ";"], "File": "X86AsmParser (2)1", "Func": "ParseIntelBracExpression", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11180, "Length": 327, "Cover_Rate": 0.7266666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Allocas", "[", "AI", "]", ".", "DbgVariableIntrinsics", ".", "push_back", "(", "DVI", ")", ";", "}", "continue", ";", "}", "auto", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "I", ")", ";", "if", "(", "II", "&&", "(", "II", "->", "getIntrinsicID", "(", ")", "==", "<STR_LIT>", "||", "II", "->", "getIntrinsicID", "(", ")", "==", "<STR_LIT>", ")", ")", "{", "AllocaInst", "*", "AI", "=", "findAllocaForValue", "(", "II", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "AI", ")", "{", "UnrecognizedLifetimes", ".", "push_back", "(", "I", ")", ";", "continue", ";", "}", "if", "(", "II", "->", "getIntrinsicID", "(", ")", "==", "<STR_LIT>", ")", "Allocas", "[", "AI", "]", ".", "LifetimeStart", ".", "push_back", "(", "II", ")", ";", "else", "Allocas", "[", "AI", "]", ".", "LifetimeEnd", ".", "push_back", "(", "II", ")", ";", "}", "if", "(", "isa", "<", "ReturnInst", ">", "(", "I", ")", "||", "isa", "<", "ResumeInst", ">", "(", "I", ")", "||", "isa", "<", "CleanupReturnInst", ">", "(", "I", ")", ")", "RetVec", ".", "push_back", "(", "I", ")", ";", "}", "}", "if", "(", "Allocas", ".", "empty", "(", ")", ")", "return", "false", ";", "int", "NextTag", "=", "<NUM_LIT>", ";", "int", "NumInterestingAllocas", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "I", ":", "Allocas", ")", "{", "AllocaInfo", "&", "Info", "=", "I", ".", "second", ";", "assert", "(", "Info", ".", "AI", ")", ";", "if", "(", "!", "isInterestingAlloca", "(", "*", "Info", ".", "AI", ")", ")", "{", "Info", ".", "Tag", "=", "-", "<NUM_LIT>", ";", "continue", ";", "}", "alignAndPadAlloca", "(", "Info", ")", ";", "NumInterestingAllocas", "++", ";", "Info", ".", "Tag", "=", "NextTag", ";", "NextTag", "=", "(", "NextTag", "+", "<NUM_LIT>", ")", "%", "<NUM_LIT>", ";", "}", "if", "(", "NumInterestingAllocas", "==", "<NUM_LIT>", ")", "return", "true", ";", "std", "::", "unique_ptr", "<", "DominatorTree", ">", "DeleteDT", ";", "DominatorTree", "*", "DT", "=", "nullptr", ";", "if", "(", "auto", "*", "P", "=", "getAnalysisIfAvailable", "<", "DominatorTreeWrapperPass", ">", "(", ")", ")", "DT", "=", "&", "P", "->", "getDomTree", "(", ")", ";", "if", "(", "DT", "==", "nullptr", "&&", "(", "NumInterestingAllocas", ">", "<NUM_LIT>", "||", "!", "F", "->", "hasFnAttribute", "(", "Attribute", "::", "OptimizeNone", ")", ")", ")", "{", "DeleteDT", "=", "std", "::", "make_unique", "<", "DominatorTree", ">", "(", "*", "F", ")", ";", "DT", "=", "DeleteDT", ".", "get", "(", ")", ";", "}", "std", "::", "unique_ptr", "<", "PostDominatorTree", ">", "DeletePDT", ";", "PostDominatorTree", "*", "PDT", "=", "nullptr", ";", "if", "(", "auto", "*", "P", "=", "getAnalysisIfAvailable", "<", "PostDominatorTreeWrapperPass", ">", "(", ")", ")", "PDT", "=", "&", "P", "->", "getPostDomTree", "(", ")", ";", "if", "(", "PDT", "==", "nullptr", "&&", "!", "F", "->", "hasFnAttribute", "(", "Attribute", "::", "OptimizeNone", ")", ")", "{", "DeletePDT", "=", "std", "::", "make_unique", "<", "PostDominatorTree", ">", "(", "*", "F", ")", ";", "PDT", "=", "DeletePDT", ".", "get", "(", ")", ";", "}", "SetTagFunc", "=", "<STR_LIT>", "(", "F", "->", "getParent", "(", ")", ",", "<STR_LIT>", ")", ";", "Instruction", "*", "Base", "=", "insertBaseTaggedPointer", "(", "Allocas", ",", "DT", ")", ";"], "ground_truth": ["for", "(", "auto", "&", "I", ":", "Allocas", ")", "{"], "File": "AArch64StackTagging3", "Func": "runOnFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11181, "Length": 442, "Cover_Rate": 0.3611111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printIfSet", "(", "MI", ",", "OpNo", ",", "O", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter", "Func": "printAbs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11182, "Length": 12, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "using", "namespace", "llvm", "::", "<STR_LIT>", ";", "unsigned", "<ISA_LIT>mm16", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "const", "unsigned", "Id", "=", "(", "<ISA_LIT>mm16", "&", "ID_MASK_", ")", ">>", "ID_SHIFT_", ";", "const", "unsigned", "Offset", "=", "(", "<ISA_LIT>mm16", "&", "OFFSET_MASK_", ")", ">>", "OFFSET_SHIFT_", ";", "const", "unsigned", "Width", "=", "(", "(", "<ISA_LIT>mm16", "&", "WIDTH_M1_MASK_", ")", ">>", "WIDTH_M1_SHIFT_", ")", "+", "<NUM_LIT>", ";", "O", "<<", "<STR_LIT>", ";", "if", "(", "ID_SYMBOLIC_FIRST_", "<=", "Id", "&&", "Id", "<", "ID_SYMBOLIC_LAST_", ")", "{", "O", "<<", "IdSymbolic", "[", "Id", "]", ";", "}", "else", "{", "O", "<<", "Id", ";", "}", "if", "(", "Width", "!=", "WIDTH_M1_DEFAULT_", "+", "<NUM_LIT>", "||", "Offset", "!=", "OFFSET_DEFAULT_", ")", "{", "O", "<<", "<STR_LIT>", "<<", "Offset", "<<", "<STR_LIT>", "<<", "Width", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter14", "Func": "printHwreg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11183, "Length": 114, "Cover_Rate": 0.7916666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__ev64_opaque__", "v", ";", "int32_t", "i", "[", "<NUM_LIT>", "]", ";", "}", "u", ";"], "ground_truth": ["u", ".", "v", "=", "a", ";"], "File": "spe", "Func": "__ev_get_s32_internal", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11184, "Length": 18, "Cover_Rate": 0.43902439024390244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "}"], "ground_truth": ["Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "ARMISelLowering114", "Func": "LowerINT_TO_FP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11185, "Length": 46, "Cover_Rate": 0.3458646616541353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";"], "ground_truth": ["*", "cum", "=", "(", "*", "cum", "<", "FT32_R6", "?", "*", "cum", "+", "(", "(", "<NUM_LIT>", "+", "FT32_FUNCTION_ARG_SIZE", "(", "mode", ",", "type", ")", ")", "/", "<NUM_LIT>", ")", ":", "*", "cum", ")", ";"], "File": "ft322", "Func": "ft32_function_arg_advance", "Target": "ft32", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11186, "Length": 40, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Move", "=", "<STR_LIT>", ";", "}", "else", "{", "Move", "=", "<STR_LIT>", ";", "}", "unsigned", "Dst", "=", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Src", "=", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "assert", "(", "Dst", "!=", "Src", "&&", "<STR_LIT>", ")", ";", "auto", "TRI", "=", "getRegisterInfo", "(", ")", ";", "auto", "RCDst", "=", "TRI", ".", "getMaximalPhysRegClass", "(", "Dst", ",", "MVTDst", ")", ";", "auto", "RCSrc", "=", "TRI", ".", "getMaximalPhysRegClass", "(", "Src", ",", "MVTSrc", ")", ";", "assert", "(", "RCDst", "&&", "RCSrc", "&&", "<STR_LIT>", ")", ";", "assert", "(", "RCDst", "!=", "RCSrc", "&&", "<STR_LIT>", ")", ";", "unsigned", "SSrc", "=", "RI", ".", "getMatchingMegaReg", "(", "Src", ",", "RCDst", ")", ";", "assert", "(", "SSrc", "&&", "<STR_LIT>", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MIB", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MIB", "->", "getDebugLoc", "(", ")", ";"], "ground_truth": ["if", "(", "Dst", "!=", "SSrc", ")", "{"], "File": "M680x0InstrInfo", "Func": "ExpandMOVSZX_RR", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11187, "Length": 144, "Cover_Rate": 0.4585987261146497, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "StoreRegToStackSlot", "(", "MachineFunction", "&", "MF", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ",", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "NewMIs", ",", "bool", "&", "NonRI", ",", "bool", "&", "SpillsVRS", ")", "const", "{", "DebugLoc", "DL", ";", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", "||", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", "||", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";", "return", "true", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";", "return", "true", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";", "NonRI", "=", "true", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";", "NonRI", "=", "true", ";"], "ground_truth": ["}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{"], "File": "PPCInstrInfo1", "Func": "StoreRegToStackSlot", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11188, "Length": 434, "Cover_Rate": 0.7406143344709898, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "*", "this", ")", "{"], "ground_truth": ["initAsmInfo", "(", ")", ";"], "File": "HexagonTargetMachine2", "Func": "HexagonTargetMachine", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11189, "Length": 74, "Cover_Rate": 0.9866666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>RegisterSema", "::", "onRegisterGet", "(", "unsigned", "RegNo", ")", "{"], "ground_truth": ["if", "(", "RegNo", "!=", "<STR_LIT>", ")", "return", ";"], "File": "X86RegisterSema", "Func": "onRegisterGet", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11190, "Length": 17, "Cover_Rate": 0.30357142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "EmitARM64WinCFISaveNext", "(", ")", "{"], "ground_truth": ["}"], "File": "AArch64TargetStreamer13", "Func": "EmitARM64WinCFISaveNext", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11191, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Function", "*", "F", "=", "Function", "::", "Create", "(", "FTy", ",", "GlobalValue", "::", "ExternalLinkage", ",", "<STR_LIT>", "+", "Twine", "(", "NumClauses", "+", "<NUM_LIT>", ")", ",", "&", "M", ")", ";"], "ground_truth": ["FindMatchingCatches", "[", "NumClauses", "]", "=", "F", ";"], "File": "WebAssemblyLowerEmscriptenExceptions", "Func": "getFindMatchingCatch", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11192, "Length": 34, "Cover_Rate": 0.3063063063063063, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "LaneMask", "(", "NumElts", ",", "SM_SentinelUndef", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "PermMask", "(", "NumElts", ",", "SM_SentinelUndef", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "{", "int", "M", "=", "Mask", "[", "i", "]", ";", "if", "(", "M", "<", "<NUM_LIT>", ")", "continue", ";", "int", "SrcLane", "=", "M", "/", "NumEltsPerLane", ";", "int", "DstLane", "=", "i", "/", "NumEltsPerLane", ";", "if", "(", "!", "isUndefOrEqual", "(", "SrcLaneMask", "[", "DstLane", "]", ",", "SrcLane", ")", ")", "return", "SDValue", "(", ")", ";", "SrcLaneMask", "[", "DstLane", "]", "=", "SrcLane", ";"], "ground_truth": ["LaneMask", "[", "i", "]", "=", "(", "SrcLane", "*", "NumEltsPerLane", ")", "+", "(", "i", "%", "NumEltsPerLane", ")", ";"], "File": "X86ISelLowering (2)8", "Func": "lowerVectorShuffleAsLanePermuteAndPermute", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11193, "Length": 113, "Cover_Rate": 0.3434650455927052, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "byte_size", "=", "(", "(", "mode", "==", "BLKmode", ")", "?", "int_size_in_bytes", "(", "type", ")", ":", "GET_MODE_SIZE", "(", "mode", ")", ")", ";", "int", "word_size", "=", "(", "byte_size", "+", "UNITS_PER_WORD", "-", "<NUM_LIT>", ")", "/", "UNITS_PER_WORD", ";", "bool", "doubleword_aligned_p", ";", "doubleword_aligned_p", "=", "tilegx_function_arg_boundary", "(", "mode", ",", "type", ")", ">", "BITS_PER_WORD", ";", "if", "(", "doubleword_aligned_p", ")", "*", "cum", "+=", "*", "cum", "&", "<NUM_LIT>", ";", "if", "(", "*", "cum", "<", "TILEGX_NUM_ARG_REGS", "&&", "*", "cum", "+", "word_size", ">", "TILEGX_NUM_ARG_REGS", ")", "*", "cum", "=", "TILEGX_NUM_ARG_REGS", ";"], "ground_truth": ["*", "cum", "+=", "word_size", ";"], "File": "tilegx2", "Func": "tilegx_function_arg_advance", "Target": "tilegx", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 11194, "Length": 84, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isSetBoundsInstr", "(", "const", "MachineInstr", "&", "I", ",", "const", "MachineOperand", "*", "&", "Base", ",", "const", "MachineOperand", "*", "&", "Size", ")", "const", "{", "switch", "(", "I", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Base", "=", "&", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Size", "=", "&", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "MipsInstrInfo36", "Func": "isSetBoundsInstr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11195, "Length": 71, "Cover_Rate": 0.9102564102564102, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vldrhq_gather_offset_s32", "(", "int16_t", "const", "*", "__base", ",", "uint32x4_t", "__offset", ")", "{", "return", "__builtin_mve_vldrhq_gather_offset_sv4si", "(", "(", "__builtin_neon_hi", "*", ")", "__base", ",", "__offset", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vldrhq_gather_offset_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11196, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "isRegUsedOnlyInSetIndx", "(", "MachineRegisterInfo", "*", "MRI", ",", "unsigned", "RegNo", ")", "{", "unsigned", "NumUses", "=", "<NUM_LIT>", ";", "for", "(", "MachineInstr", "&", "U", ":", "MRI", "->", "use_nodbg_instructions", "(", "RegNo", ")", ")", "{", "if", "(", "U", ".", "definesRegister", "(", "RegNo", ")", ")", "continue", ";", "if", "(", "!", "isSET_INDX", "(", "U", ".", "getOpcode", "(", ")", ")", ")", "return", "<NUM_LIT>", ";", "++", "NumUses", ";", "}"], "ground_truth": ["return", "NumUses", ";"], "File": "TPCSetIndxCoalescer", "Func": "isRegUsedOnlyInSetIndx", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11197, "Length": 64, "Cover_Rate": 0.9846153846153847, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_s8_p64", "(", "poly64x2_t", "__a", ")", "{", "return", "(", "int8x16_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vreinterpretq_s8_p64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11198, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ival", "=", "ival", "&", "<NUM_LIT>", ";", "if", "(", "SIGNED_INT12", "(", "ival", ")", ")", "return", "false", ";", "if", "(", "(", "ival", "&", "~", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "true", ";", "if", "(", "IS_POWEROF2_P", "(", "ival", "+", "<NUM_LIT>", ")", ")", "return", "true", ";", "if", "(", "!", "TARGET_BARREL_SHIFTER", ")", "return", "false", ";", "if", "(", "(", "(", "ival", ">>", "(", "__builtin_ffs", "(", "ival", ")", "-", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "true", ";", "if", "(", "(", "ival", "&", "~", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "true", ";"], "ground_truth": ["if", "(", "(", "ival", "&", "~", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "true", ";"], "File": "arc", "Func": "arc_check_mov_const", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11199, "Length": 102, "Cover_Rate": 0.8031496062992126, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "LowerHWASAN_CHECK_MEMACCESS", "(", "const", "MachineInstr", "&", "MI", ")", "{", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "uint32_t", "AccessInfo", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "MCSymbol", "*", "&", "Sym", "=", "HwasanMemaccessSymbols", "[", "{", "Reg", ",", "AccessInfo", "}", "]", ";", "if", "(", "!", "Sym", ")", "{", "if", "(", "!", "TM", ".", "getTargetTriple", "(", ")", ".", "isOSBinFormatELF", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "std", "::", "string", "SymName", "=", "<STR_LIT>", "+", "utostr", "(", "Reg", "-", "<STR_LIT>", ")", "+", "<STR_LIT>", "+", "utostr", "(", "AccessInfo", ")", ";", "Sym", "=", "OutContext", ".", "getOrCreateSymbol", "(", "SymName", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmPrinter", "Func": "LowerHWASAN_CHECK_MEMACCESS", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11200, "Length": 108, "Cover_Rate": 0.7941176470588235, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "SDValue", "Op0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "SDLoc", "&", "dl", "(", "Op", ")", ";", "switch", "(", "Op1", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "if", "(", "SDValue", "S", "=", "cast", "<", "BuildVectorSDNode", ">", "(", "Op1", ")", "->", "getSplatValue", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "dl", ",", "ty", "(", "Op", ")", ",", "Op0", ",", "S", ")", ";"], "ground_truth": ["break", ";"], "File": "HexagonISelLowering100", "Func": "getVectorShiftByInt", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11201, "Length": 110, "Cover_Rate": 0.582010582010582, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Offset", "=", "CurDAG", "->", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "SDLoc", "(", "Addr", ")", ",", "true", ")", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectGlobalValueVariableOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11202, "Length": 24, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineOperand", "&", "MODef", ":", "Def", "->", "operands", "(", ")", ")", "{", "if", "(", "(", "!", "MODef", ".", "isReg", "(", ")", ")", "||", "(", "!", "MODef", ".", "isDef", "(", ")", ")", ")", "continue", ";", "unsigned", "DefReg", "=", "MODef", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isVirtualRegister", "(", "DefReg", ")", ")", "{", "IsDead", "=", "false", ";", "break", ";", "}", "for", "(", "MachineInstr", "&", "Use", ":", "MRI", "->", "use_instructions", "(", "Reg", ")", ")", "{", "if", "(", "&", "Use", "==", "Def", ")", "continue", ";", "if", "(", "DeadInstr", ".", "find", "(", "&", "Use", ")", "==", "DeadInstr", ".", "end", "(", ")", ")", "{", "IsDead", "=", "false", ";"], "ground_truth": ["break", ";"], "File": "A15SDOptimizer1", "Func": "eraseInstrWithNoUses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11203, "Length": 108, "Cover_Rate": 0.3375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Traces", "=", "&", "getAnalysis", "<", "MachineTraceMetrics", ">", "(", ")", ";", "MinInstr", "=", "nullptr", ";", "MinSize", "=", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "Attribute", "::", "MinSize", ")", ";", "bool", "Changed", "=", "false", ";", "CmpConv", ".", "runOnMachineFunction", "(", "MF", ")", ";"], "ground_truth": ["for", "(", "auto", "*", "I", ":", "depth_first", "(", "DomTree", ")", ")", "if", "(", "tryConvert", "(", "I", "->", "getBlock", "(", ")", ")", ")", "Changed", "=", "true", ";"], "File": "AArch64ConditionalCompares24", "Func": "runOnMachineFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11204, "Length": 67, "Cover_Rate": 0.40853658536585363, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineInstr", "*", "MI", ":", "EmittedInstrs", ")", "{", "if", "(", "!", "MI", "||", "!", "<ISA_LIT>InstrInfo", "::", "isSMRD", "(", "*", "MI", ")", ")", "break", ";", "addRegsToSet", "(", "MI", "->", "defs", "(", ")", ",", "ClauseDefs", ")", ";", "addRegsToSet", "(", "MI", "->", "uses", "(", ")", ",", "ClauseUses", ")", ";", "}", "if", "(", "ClauseDefs", ".", "empty", "(", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "SMEM", "->", "mayStore", "(", ")", ")", "return", "<NUM_LIT>", ";", "addRegsToSet", "(", "SMEM", "->", "defs", "(", ")", ",", "ClauseDefs", ")", ";", "addRegsToSet", "(", "SMEM", "->", "uses", "(", ")", ",", "ClauseUses", ")", ";", "std", "::", "vector", "<", "unsigned", ">", "Result", "(", "std", "::", "max", "(", "ClauseDefs", ".", "size", "(", ")", ",", "ClauseUses", ".", "size", "(", ")", ")", ")", ";", "std", "::", "vector", "<", "unsigned", ">", "::", "iterator", "End", ";", "End", "=", "std", "::", "set_intersection", "(", "ClauseDefs", ".", "begin", "(", ")", ",", "ClauseDefs", ".", "end", "(", ")", ",", "ClauseUses", ".", "begin", "(", ")", ",", "ClauseUses", ".", "end", "(", ")", ",", "Result", ".", "begin", "(", ")", ")", ";", "if", "(", "End", "!=", "Result", ".", "begin", "(", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "GCNHazardRecognizer22", "Func": "checkSMEMSoftClauseHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11205, "Length": 181, "Cover_Rate": 0.8116591928251121, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BlockT", "*", "curBlk", "=", "*", "iter", ";", "InstrT", "*", "curInstr", "=", "CFGTraits", "::", "getReturnInstr", "(", "curBlk", ")", ";", "if", "(", "curInstr", ")", "{", "curInstr", "->", "eraseFromParent", "(", ")", ";", "}", "curBlk", "->", "addSuccessor", "(", "dummyExitBlk", ")", ";", "if", "(", "DEBUGME", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "curBlk", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer9", "Func": "addDummyExitBlock", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11206, "Length": 57, "Cover_Rate": 0.3877551020408163, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "current_function_calls_alloca", "||", "current_function_args_info", ".", "nregs", "==", "<NUM_LIT>", "||", "current_function_varargs", "||", "get_frame_size", "(", ")", ">", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avr2", "Func": "frame_pointer_required_p", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11207, "Length": 20, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "llvm", "::", "make_unique", "<", "<ISA_LIT>MachObjectWriter", ">", "(", "CPUType", ",", "CPUSubtype", ")", ";"], "ground_truth": ["}"], "File": "AArch64MachObjectWriter4", "Func": "createAArch64MachObjectWriter", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11208, "Length": 14, "Cover_Rate": 0.45161290322580644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<ISA_LIT>FI", "->", "hasPreallocatedCall", "(", ")", ")", "return", "true", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "!", "EnableBasePointer", ")", "return", "false", ";"], "ground_truth": ["bool", "CantUseFP", "=", "hasStackRealignment", "(", "MF", ")", ";"], "File": "X86RegisterInfo (2)1", "Func": "hasBasePointer", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11209, "Length": 38, "Cover_Rate": 0.5205479452054794, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqrshrntq_m_n_u16", "(", "uint8x16_t", "__a", ",", "uint16x8_t", "__b", ",", "const", "int", "__imm", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vqrshrntq_m_n_uv8hi", "(", "__a", ",", "__b", ",", "__imm", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vqrshrntq_m_n_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11210, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "UseInlineJumpTables", "=", "!", "NoInlineJumpTables", ";", "UseConstIslands", "=", "true", ";", "UseMulOps", "=", "UseFusedMulOps", ";", "SlowFPVMLx", "=", "false", ";", "HasVMLxForwarding", "=", "false", ";", "SlowFPBrcc", "=", "false", ";", "InThumbMode", "=", "false", ";", "HasThumb2", "=", "false", ";", "No<ISA_LIT>", "=", "false", ";", "PostRAScheduler", "=", "false", ";", "IsR9Reserved", "=", "ReserveR9", ";", "UseMovt", "=", "false", ";", "SupportsTailCall", "=", "false", ";", "HasFP16", "=", "false", ";", "HasD16", "=", "false", ";", "HasHardwareDivide", "=", "false", ";", "HasHardwareDivideIn<ISA_LIT>", "=", "false", ";", "HasT2ExtractPack", "=", "false", ";", "HasDataBarrier", "=", "false", ";", "Pref32BitThumb", "=", "false", ";", "AvoidCPSRPartialUpdate", "=", "false", ";", "AvoidMOVsShifterOperand", "=", "false", ";", "HasRAS", "=", "false", ";", "HasMPExtension", "=", "false", ";", "HasVirtualization", "=", "false", ";", "FPOnlySP", "=", "false", ";", "HasPerfMon", "=", "false", ";", "HasTrustZone", "=", "false", ";", "HasCrypto", "=", "false", ";", "HasCRC", "=", "false", ";"], "ground_truth": ["AllowsUnalignedMem", "=", "false", ";"], "File": "ARMSubtarget75", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11211, "Length": 125, "Cover_Rate": 0.6218905472636815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MSA_SUPPORTED_MODE_P", "(", "GET_MODE", "(", "dest", ")", ")", ")", "mips_split_128bit_move", "(", "dest", ",", "src", ")", ";", "else", "if", "(", "FP_REG_RTX_P", "(", "dest", ")", "||", "FP_REG_RTX_P", "(", "src", ")", ")", "{", "if", "(", "!", "TARGET_64BIT", "&&", "GET_MODE", "(", "dest", ")", "==", "DImode", ")", "emit_insn", "(", "gen_move_doubleword_fprdi", "(", "dest", ",", "src", ")", ")", ";", "else", "if", "(", "!", "TARGET_64BIT", "&&", "GET_MODE", "(", "dest", ")", "==", "DFmode", ")", "emit_insn", "(", "gen_move_doubleword_fprdf", "(", "dest", ",", "src", ")", ")", ";", "else", "if", "(", "!", "TARGET_64BIT", "&&", "GET_MODE", "(", "dest", ")", "==", "V2SFmode", ")", "emit_insn", "(", "gen_move_doubleword_fprv2sf", "(", "dest", ",", "src", ")", ")", ";", "else", "if", "(", "!", "TARGET_64BIT", "&&", "GET_MODE", "(", "dest", ")", "==", "V2SImode", ")", "emit_insn", "(", "gen_move_doubleword_fprv2si", "(", "dest", ",", "src", ")", ")", ";", "else", "if", "(", "!", "TARGET_64BIT", "&&", "GET_MODE", "(", "dest", ")", "==", "V4HImode", ")", "emit_insn", "(", "gen_move_doubleword_fprv4hi", "(", "dest", ",", "src", ")", ")", ";", "else", "if", "(", "!", "TARGET_64BIT", "&&", "GET_MODE", "(", "dest", ")", "==", "V8QImode", ")", "emit_insn", "(", "gen_move_doubleword_fprv8qi", "(", "dest", ",", "src", ")", ")", ";", "else", "if", "(", "TARGET_64BIT", "&&", "GET_MODE", "(", "dest", ")", "==", "TFmode", ")", "emit_insn", "(", "gen_move_doubleword_fprtf", "(", "dest", ",", "src", ")", ")", ";", "else", "gcc_unreachable", "(", ")", ";", "}", "else", "if", "(", "REG_P", "(", "dest", ")", "&&", "REGNO", "(", "dest", ")", "==", "MD_REG_FIRST", ")", "{", "low_dest", "=", "mips_subword", "(", "dest", ",", "false", ")", ";", "mips_emit_move", "(", "low_dest", ",", "mips_subword", "(", "src", ",", "false", ")", ")", ";", "if", "(", "TARGET_64BIT", ")", "emit_insn", "(", "gen_mthidi_ti", "(", "dest", ",", "mips_subword", "(", "src", ",", "true", ")", ",", "low_dest", ")", ")", ";", "else", "emit_insn", "(", "gen_mthisi_di", "(", "dest", ",", "mips_subword", "(", "src", ",", "true", ")", ",", "low_dest", ")", ")", ";"], "ground_truth": ["}"], "File": "mips6", "Func": "mips_split_move", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11212, "Length": 273, "Cover_Rate": 0.5921908893709328, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "new", "RegBankSelect", "(", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "X86TargetMachine101", "Func": "addRegBankSelect", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11213, "Length": 12, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Off", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "Reg", ";", "computeIndirectRegAndOffset", "(", "Vec", ",", "Reg", ",", "Off", ")", ";"], "ground_truth": ["MachineInstr", "*", "MovRel", "=", "BuildMI", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Dst", ")", ".", "addReg", "(", "Reg", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "Vec", ",", "RegState", "::", "Implicit", ")", ";"], "File": "SILowerControlFlow", "Func": "IndirectSrc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11214, "Length": 74, "Cover_Rate": 0.5068493150684932, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "removeTerminatorBit", "(", "const", "<ISA_LIT>InstrInfo", "&", "TII", ",", "MachineInstr", "&", "MI", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "{", "bool", "RegSrc", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ";", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "RegSrc", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "{", "bool", "RegSrc", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ";", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "RegSrc", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "{", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "{", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "{"], "ground_truth": ["MI", ".", "setDesc", "(", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";"], "File": "SIOptimizeExecMasking19", "Func": "removeTerminatorBit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11215, "Length": 155, "Cover_Rate": 0.5916030534351145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vtrn2q_p8", "(", "poly8x16_t", "__a", ",", "poly8x16_t", "__b", ")", "{", "return", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint8x16_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "return", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint8x16_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vtrn2q_p8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11216, "Length": 100, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask8", ")", "__builtin_ia32_ucmpd256_mask", "(", "(", "__v8si", ")", "__X", ",", "(", "__v8si", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask8", ")", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_mask_cmplt_epu32_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11217, "Length": 25, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "++", "i", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "<STR_LIT>", ")", ";", "frame_index", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getIndex", "(", ")", ";", "offs", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getObjectOffset", "(", "frame_index", ")", ";", "const", "TargetInstrDesc", "tid", "=", "MI", ".", "getDesc", "(", ")", ";", "access_alignment", "=", "(", "tid", ".", "TSFlags", "&", "<STR_LIT>", ")", ">>", "<STR_LIT>", ";", "if", "(", "!", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "<STR_LIT>", ")", ")", "{", "if", "(", "<ISA_LIT>InstrInfo", "::", "check_sconst_fits", "(", "offs", ",", "<NUM_LIT>", ")", ")", "{", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToImmediate", "(", "offs", ")", ";", "return", ";", "}", "access_alignment", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "<ISA_LIT>InstrInfo", "::", "check_uconst_fits", "(", "abs", "(", "offs", ")", ",", "<NUM_LIT>", "+", "access_alignment", ")", ")", "{", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToImmediate", "(", "offs", ">>", "access_alignment", ")", ";", "return", ";", "}", "if", "(", "offs", "&", "(", "(", "<NUM_LIT>", "<<", "access_alignment", ")", "-", "<NUM_LIT>", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "offs", ">>=", "access_alignment", ";", "const", "TargetRegisterClass", "*", "c", ";", "if", "(", "tid", ".", "TSFlags", "&", "<STR_LIT>", ")", "c", "=", "<STR_LIT>", ";", "else", "c", "=", "<STR_LIT>", ";", "reg", "=", "r", "->", "FindUnusedReg", "(", "c", ")", ";", "if", "(", "reg", "==", "<NUM_LIT>", ")", "{", "reg", "=", "r", "->", "scavengeRegister", "(", "c", ",", "MBBI", ",", "<NUM_LIT>", ")", ";", "}", "unsigned", "side_a", "=", "(", "c", "==", "<STR_LIT>", ")", ";", "if", "(", "<ISA_LIT>InstrInfo", "::", "check_sconst_fits", "(", "offs", ",", "<NUM_LIT>", ")", ")", "{", "<ISA_LIT>InstrInfo", "::", "addFormOp", "(", "<ISA_LIT>InstrInfo", "::", "addDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "side_a", "?", "mvk_1", ":", "mvk_2", ")", ")", ".", "addReg", "(", "reg", ",", "RegState", "::", "Define", ")", ".", "addImm", "(", "offs", ")", ")", ",", "<STR_LIT>", ",", "false", ")", ";", "}", "else", "{", "<ISA_LIT>InstrInfo", "::", "addFormOp", "(", "<ISA_LIT>InstrInfo", "::", "addDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "side_a", "?", "mvkl_1", ":", "mvkl_2", ")", ")", ".", "addReg", "(", "reg", ",", "RegState", "::", "Define", ")", ".", "addImm", "(", "offs", ")", ")", ",", "<STR_LIT>", ",", "false", ")", ";", "<ISA_LIT>InstrInfo", "::", "addFormOp", "(", "<ISA_LIT>InstrInfo", "::", "addDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "side_a", "?", "mvkh_1", ":", "mvkh_2", ")", ")", ".", "addReg", "(", "reg", ",", "RegState", "::", "Define", ")", ".", "addImm", "(", "offs", ")", ".", "addReg", "(", "reg", ")", ")", ",", "<STR_LIT>", ",", "false", ")", ";", "}"], "ground_truth": ["MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "reg", ",", "false", ",", "false", ",", "true", ")", ";"], "File": "TMS320C64XRegisterInfo", "Func": "eliminateFrameIndex", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 11218, "Length": 428, "Cover_Rate": 0.7896678966789668, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "getLoc", "(", ")", "const", "{", "return", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser102", "Func": "getLoc", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11219, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "TPCHardwareLoops", "Func": "getPassName", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11220, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "SelectDFormAddr", "(", "SDNode", "*", "Op", ",", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Index", ")", "{", "return", "DFormAddressPredicate", "(", "Op", ",", "N", ",", "Base", ",", "Index", ",", "<ISA_LIT>FrameInfo", "::", "minFrameOffset", "(", ")", ",", "<ISA_LIT>FrameInfo", "::", "maxFrameOffset", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SPUISelDAGToDAG1", "Func": "SelectDFormAddr", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11221, "Length": 46, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BasicBlock", "*", "Target", "=", "Term", "->", "getSuccessor", "(", "<NUM_LIT>", ")", ";", "PHINode", "*", "Broken", "=", "PHINode", "::", "Create", "(", "Int64", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "&", "Target", "->", "front", "(", ")", ")", ";", "Value", "*", "Cond", "=", "Term", "->", "getCondition", "(", ")", ";", "Term", "->", "setCondition", "(", "BoolTrue", ")", ";", "Value", "*", "Arg", "=", "handleLoopCondition", "(", "Cond", ",", "Broken", ",", "L", ",", "Term", ")", ";", "for", "(", "pred_iterator", "PI", "=", "pred_begin", "(", "Target", ")", ",", "PE", "=", "pred_end", "(", "Target", ")", ";"], "ground_truth": ["PI", "!=", "PE", ";", "++", "PI", ")", "{"], "File": "SIAnnotateControlFlow30", "Func": "handleLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11222, "Length": 90, "Cover_Rate": 0.4918032786885246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32_t", "Imm", "=", "C", "->", "getZExtValue", "(", ")", ";", "uint32_t", "SOffset", ",", "ImmOffset", ";", "if", "(", "<STR_LIT>", "(", "Imm", ",", "SOffset", ",", "ImmOffset", ",", "Subtarget", ",", "Alignment", ")", ")", "{", "Offsets", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "Offsets", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getConstant", "(", "SOffset", ",", "DL", ",", "<STR_LIT>", ")", ";", "Offsets", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getTargetConstant", "(", "ImmOffset", ",", "DL", ",", "<STR_LIT>", ")", ";", "return", "SOffset", "+", "ImmOffset", ";", "}", "}", "if", "(", "DAG", ".", "isBaseWithConstantOffset", "(", "CombinedOffset", ")", ")", "{", "SDValue", "N0", "=", "CombinedOffset", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "CombinedOffset", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "uint32_t", "SOffset", ",", "ImmOffset", ";", "int", "Offset", "=", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", "->", "getSExtValue", "(", ")", ";", "if", "(", "Offset", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", "(", "Offset", ",", "SOffset", ",", "ImmOffset", ",", "Subtarget", ",", "Alignment", ")", ")", "{", "Offsets", "[", "<NUM_LIT>", "]", "=", "N0", ";", "Offsets", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getConstant", "(", "SOffset", ",", "DL", ",", "<STR_LIT>", ")", ";", "Offsets", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getTargetConstant", "(", "ImmOffset", ",", "DL", ",", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";", "}", "}", "Offsets", "[", "<NUM_LIT>", "]", "=", "CombinedOffset", ";", "Offsets", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["Offsets", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";"], "File": "SIISelLowering120", "Func": "setBufferOffsets", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11223, "Length": 238, "Cover_Rate": 0.7906976744186046, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetStreamer", "*", "TS", "=", "static_cast", "<", "<ISA_LIT>TargetStreamer", "*", ">", "(", "OutStreamer", "->", "getTargetStreamer", "(", ")", ")", ";", "if", "(", "TS", ")", "TS", "->", "emitAbiVersion", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "&", ">", "(", "TM", ")", ".", "is<ISA_LIT>64", "(", ")", "||", "TM", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "PIC_", ")", "return", "AsmPrinter", "::", "EmitStartOfAsmFile", "(", "M", ")", ";", "if", "(", "M", ".", "getPICLevel", "(", ")", "==", "PICLevel", "::", "SmallPIC", ")", "return", "AsmPrinter", "::", "EmitStartOfAsmFile", "(", "M", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "OutContext", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_WRITE", "|", "ELF", "::", "SHF_ALLOC", ")", ")", ";", "MCSymbol", "*", "TOCSym", "=", "OutContext", ".", "getOrCreateSymbol", "(", "Twine", "(", "<STR_LIT>", ")", ")", ";", "MCSymbol", "*", "CurrentPos", "=", "OutContext", ".", "createTempSymbol", "(", ")", ";", "OutStreamer", "->", "EmitLabel", "(", "CurrentPos", ")", ";", "const", "MCExpr", "*", "tocExpr", "=", "MCBinaryExpr", "::", "createAdd", "(", "MCSymbolRefExpr", "::", "create", "(", "CurrentPos", ",", "OutContext", ")", ",", "MCConstantExpr", "::", "create", "(", "<NUM_LIT>", ",", "OutContext", ")", ",", "OutContext", ")", ";", "OutStreamer", "->", "EmitAssignment", "(", "TOCSym", ",", "tocExpr", ")", ";"], "ground_truth": ["OutStreamer", "->", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getTextSection", "(", ")", ")", ";"], "File": "PPCAsmPrinter110", "Func": "EmitStartOfAsmFile", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11224, "Length": 190, "Cover_Rate": 0.8715596330275229, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fn_type", "=", "EPIPHANY_FUNCTION_NORMAL", ";", "for", "(", "a", "=", "DECL_ATTRIBUTES", "(", "decl", ")", ";", "a", ";", "a", "=", "TREE_CHAIN", "(", "a", ")", ")", "{", "tree", "name", "=", "TREE_PURPOSE", "(", "a", ")", ";", "if", "(", "name", "==", "get_identifier", "(", "<STR_LIT>", ")", ")", "fn_type", "=", "EPIPHANY_FUNCTION_INTERRUPT", ";", "}", "last_fn", "=", "decl", ";", "return", "fn_type", ";"], "ground_truth": ["}"], "File": "epiphany", "Func": "epiphany_compute_function_type", "Target": "epiphany", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11225, "Length": 53, "Cover_Rate": 0.4818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isTargetFTOL", "(", ")", "const", "{"], "ground_truth": ["return", "Subtarget", "->", "isTargetKnownWindowsMSVC", "(", ")", "&&", "!", "Subtarget", "->", "is64Bit", "(", ")", ";"], "File": "X86ISelLowering108", "Func": "isTargetFTOL", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11226, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "ApertureReg", "=", "getSegmentAperture", "(", "AddrSpace", ",", "MRI", ",", "B", ")", ";", "auto", "Unmerge", "=", "B", ".", "buildUnmerge", "(", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "Register", "Hi32", "=", "Unmerge", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "B", ".", "buildICmp", "(", "ICmpInst", "::", "ICMP_EQ", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Hi32", ",", "ApertureReg", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeIsAddrSpace", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11227, "Length": 74, "Cover_Rate": 0.74, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFObjectWriter", "(", "uint8_t", "OSABI", ")", ":", "MCELFObjectTargetWriter", "(", "false", ",", "OSABI", ",", "ELF", "::", "EM_ARM", ",", "false", ")", "{"], "ground_truth": ["}"], "File": "UPTAsmBackend", "Func": "UPTELFObjectWriter", "Target": "UPT", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11228, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32_t", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "unsigned", "NumBytes", "=", "getFixupKindNumBytes", "(", "Kind", ")", ";", "assert", "(", "Offset", "+", "NumBytes", "<=", "Data", ".", "size", "(", ")", "&&", "<STR_LIT>", ")", ";", "char", "*", "InstAddr", "=", "Data", ".", "data", "(", ")", "+", "Offset", ";", "Value", "=", "adjustFixupValue", "(", "Kind", ",", "FixupValue", ")", ";", "if", "(", "!", "Value", ")", "return", ";", "int", "sValue", "=", "(", "int", ")", "Value", ";", "switch", "(", "(", "unsigned", ")", "Kind", ")", "{", "default", ":", "return", ";", "case", "fixup_<ISA_LIT>_B7_PCREL", ":", "if", "(", "!", "(", "isIntN", "(", "<NUM_LIT>", ",", "sValue", ")", ")", ")", "HandleFixupError", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "int64_t", ")", "FixupValue", ",", "<STR_LIT>", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "fixup_<ISA_LIT>_B7_PCREL_X", ":", "InstMask", "=", "<NUM_LIT>", ";", "Reloc", "=", "(", "(", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "Value", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "break", ";", "case", "fixup_<ISA_LIT>_B9_PCREL", ":", "if", "(", "!", "(", "isIntN", "(", "<NUM_LIT>", ",", "sValue", ")", ")", ")", "HandleFixupError", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "int64_t", ")", "FixupValue", ",", "<STR_LIT>", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "fixup_<ISA_LIT>_B9_PCREL_X", ":", "InstMask", "=", "<NUM_LIT>", ";", "Reloc", "=", "(", "(", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "Value", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "break", ";", "case", "fixup_<ISA_LIT>_B13_PCREL", ":", "if", "(", "!", "(", "isIntN", "(", "<NUM_LIT>", ",", "sValue", ")", ")", ")", "HandleFixupError", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "int64_t", ")", "FixupValue", ",", "<STR_LIT>", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "fixup_<ISA_LIT>_B13_PCREL_X", ":", "InstMask", "=", "<NUM_LIT>", ";", "Reloc", "=", "(", "(", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "Value", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "break", ";", "case", "fixup_<ISA_LIT>_B15_PCREL", ":", "if", "(", "!", "(", "isIntN", "(", "<NUM_LIT>", ",", "sValue", ")", ")", ")", "HandleFixupError", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "int64_t", ")", "FixupValue", ",", "<STR_LIT>", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "fixup_<ISA_LIT>_B15_PCREL_X", ":", "InstMask", "=", "<NUM_LIT>", ";", "Reloc", "=", "(", "(", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "Value", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "break", ";", "case", "fixup_<ISA_LIT>_B22_PCREL", ":", "if", "(", "!", "(", "isIntN", "(", "<NUM_LIT>", ",", "sValue", ")", ")", ")", "HandleFixupError", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "int64_t", ")", "FixupValue", ",", "<STR_LIT>", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "fixup_<ISA_LIT>_B22_PCREL_X", ":", "InstMask", "=", "<NUM_LIT>", ";"], "ground_truth": ["Reloc", "=", "(", "(", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "Value", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";"], "File": "HexagonAsmBackend (2)1", "Func": "applyFixup", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11229, "Length": 450, "Cover_Rate": 0.5514705882352942, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Op1", "=", "getFPReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "bool", "KillsOp1", "=", "MI", "->", "killsRegister", "(", "<STR_LIT>", "+", "Op1", ")", ";", "moveToTop", "(", "Op0", ",", "I", ")", ";", "MI", "->", "RemoveOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["MI", "->", "RemoveOperand", "(", "<NUM_LIT>", ")", ";"], "File": "X86FloatingPoint", "Func": "handleCondMovFP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11230, "Length": 46, "Cover_Rate": 0.3511450381679389, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "if", "(", "!", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "hasCT", "(", ")", ")", "{", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "}", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";"], "ground_truth": ["setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";"], "File": "AlphaISelLowering2", "Func": "AlphaTargetLowering", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11231, "Length": 387, "Cover_Rate": 0.40865892291446676, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MBB", ".", "getParent", "(", ")", "->", "getFrameInfo", "(", ")", "->", "isReturnAddressTaken", "(", ")", "&&", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "Reg", ")", ")", "return", "false", ";", "}"], "ground_truth": ["MBB", ".", "addLiveIn", "(", "Reg", ")", ";"], "File": "AArch64FrameLowering1", "Func": "determinePrologueDeath", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11232, "Length": 42, "Cover_Rate": 0.6086956521739131, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::", "emitCalleeSavedFrameMoves", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "DebugLoc", "DL", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineModuleInfo", "&", "MMI", "=", "MF", ".", "getMMI", "(", ")", ";", "const", "MCRegisterInfo", "*", "MRI", "=", "MMI", ".", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", "->", "getCalleeSavedInfo", "(", ")", ";", "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", ";", "for", "(", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "::", "const_iterator", "I", "=", "CSI", ".", "begin", "(", ")", ",", "E", "=", "CSI", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{"], "ground_truth": ["int64_t", "Offset", "=", "MFI", "->", "getObjectOffset", "(", "I", "->", "getFrameIdx", "(", ")", ")", ";"], "File": "X86FrameLowering (2)4", "Func": "emitCalleeSavedFrameMoves", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11233, "Length": 139, "Cover_Rate": 0.7637362637362637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Addr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PTy", ",", "Index", ",", "Table", ")", ";", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "Addr", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "JTI", ",", "UId", ")", ";", "}", "if", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "Addr", "=", "DAG", ".", "getLoad", "(", "(", "EVT", ")", "<STR_LIT>", ",", "dl", ",", "Chain", ",", "Addr", ",", "NULL", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "Addr", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Addr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PTy", ",", "Addr", ",", "Table", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "Addr", ",", "JTI", ",", "UId", ")", ";", "}", "else", "{", "Addr", "=", "DAG", ".", "getLoad", "(", "PTy", ",", "dl", ",", "Chain", ",", "Addr", ",", "NULL", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "Addr", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "Addr", ",", "JTI", ",", "UId", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering33", "Func": "LowerBR_JT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11234, "Length": 191, "Cover_Rate": 0.5079787234042553, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "in_pat", "=", "PATTERN", "(", "in_insn", ")", ";", "if", "(", "GET_CODE", "(", "in_pat", ")", "!=", "PARALLEL", ")", "return", "false", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "XVECLEN", "(", "in_pat", ",", "<NUM_LIT>", ")", ";", "i", "++", ")", "{", "rtx", "in_exp", "=", "XVECEXP", "(", "in_pat", ",", "<NUM_LIT>", ",", "i", ")", ";", "if", "(", "GET_CODE", "(", "in_exp", ")", "==", "CLOBBER", "||", "GET_CODE", "(", "in_exp", ")", "==", "USE", "||", "GET_CODE", "(", "in_exp", ")", "==", "TRAP_IF", ")", "continue", ";", "gcc_assert", "(", "GET_CODE", "(", "in_exp", ")", "==", "SET", ")", ";", "if", "(", "!", "alpha_store_data_bypass_p_1", "(", "out_insn", ",", "in_exp", ")", ")", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "alpha1", "Func": "alpha_store_data_bypass_p", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11235, "Length": 105, "Cover_Rate": 0.7664233576642335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "-", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", "+", "HasVEX_4V", "+", "HasMemOp4", "+", "HasEVEX_K", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "-", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", "+", "HasVEX_4V", "+", "HasEVEX_K", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "File": "X86BaseInfo43", "Func": "getMemoryOperandNo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11236, "Length": 282, "Cover_Rate": 0.5044722719141324, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Op1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "<STR_LIT>", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Op0", ".", "hasOneUse", "(", ")", "&&", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "cast", "<", "ConstantSDNode", ">", "(", "Op1", ")", "->", "isNullValue", "(", ")", "&&", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", ")", ")", "{", "SDValue", "NewSetCC", "=", "LowerToBT", "(", "Op0", ",", "CC", ",", "dl", ",", "DAG", ")", ";", "if", "(", "NewSetCC", ".", "getNode", "(", ")", ")", "return", "NewSetCC", ";", "}", "if", "(", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "(", "cast", "<", "ConstantSDNode", ">", "(", "Op1", ")", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", "||", "cast", "<", "ConstantSDNode", ">", "(", "Op1", ")", "->", "isNullValue", "(", ")", ")", "&&", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", ")", ")", "{", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "<STR_LIT>", "CCode", "=", "(", "<STR_LIT>", ")", "Op0", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "bool", "Invert", "=", "(", "CC", "==", "<STR_LIT>", ")", "^", "cast", "<", "ConstantSDNode", ">", "(", "Op1", ")", "->", "isNullValue", "(", ")", ";", "if", "(", "!", "Invert", ")", "return", "Op0", ";", "CCode", "=", "<STR_LIT>", "(", "CCode", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getConstant", "(", "CCode", ",", "<STR_LIT>", ")", ",", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "}", "bool", "isFP", "=", "Op1", ".", "getValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ";", "unsigned", "<ISA_LIT>CC", "=", "Translate<ISA_LIT>CC", "(", "CC", ",", "isFP", ",", "Op0", ",", "Op1", ",", "DAG", ")", ";"], "ground_truth": ["if", "(", "<ISA_LIT>CC", "==", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering170", "Func": "LowerSETCC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11237, "Length": 291, "Cover_Rate": 0.7132352941176471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vshlq_m", "(", "int32x4_t", "__inactive", ",", "int32x4_t", "__a", ",", "int32x4_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__arm_vshlq_m_s32", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vshlq_m", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11238, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Data64bitsDirective", "=", "nullptr", ";", "CommentString", "=", "<STR_LIT>", ";", "Code16Directive", "=", "<STR_LIT>", ";", "Code32Directive", "=", "<STR_LIT>", ";", "SupportsDebugInformation", "=", "true", ";", "MaxInstLength", "=", "<NUM_LIT>", ";", "switch", "(", "TheTriple", ".", "getOS", "(", ")", ")", "{", "case", "Triple", "::", "NetBSD", ":", "ExceptionsType", "=", "ExceptionHandling", "::", "DwarfCFI", ";", "break", ";"], "ground_truth": ["default", ":"], "File": "ARMMCAsmInfo17", "Func": "ARMELFMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11239, "Length": 48, "Cover_Rate": 0.43636363636363634, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmTypeCheck", "::", "popRefType", "(", "SMLoc", "ErrorLoc", ")", "{", "if", "(", "Stack", ".", "empty", "(", ")", ")", "{", "return", "typeError", "(", "ErrorLoc", ",", "StringRef", "(", "<STR_LIT>", ")", ")", ";", "}", "auto", "PVT", "=", "Stack", ".", "pop_back_val", "(", ")", ";"], "ground_truth": ["if", "(", "!", "<STR_LIT>", "(", "PVT", ")", ")", "{"], "File": "WebAssemblyAsmTypeCheck (2)", "Func": "popRefType", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11240, "Length": 48, "Cover_Rate": 0.64, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "reset", "(", "*", "Begin", ",", "LiveRegsCopy", ")", ";", "return", "advance", "(", "End", ")", ";"], "ground_truth": ["}"], "File": "GCNRegPressure", "Func": "advance", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11241, "Length": 15, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "_mm_setzero_si64", "(", "void", ")", "{"], "ground_truth": ["return", "__builtin_ia32_mmx_zero", "(", ")", ";"], "File": "mmintrin4", "Func": "_mm_setzero_si64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11242, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_hsub_epi16", "(", "__m128i", "__A", ",", "__m128i", "__B", ")", "{", "const", "__v16qu", "__P", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "const", "__v16qu", "__Q", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";"], "ground_truth": ["__v8hi", "__C", "=", "vec_perm", "(", "(", "__v8hi", ")", "__A", ",", "(", "__v8hi", ")", "__B", ",", "__P", ")", ";"], "File": "tmmintrin", "Func": "_mm_hsub_epi16", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11243, "Length": 116, "Cover_Rate": 0.7945205479452054, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";"], "ground_truth": ["getParser", "(", ")", ".", "eatToEndOfStatement", "(", ")", ";"], "File": "MINA32AsmParser", "Func": "reportParseError", "Target": "MINA32", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11244, "Length": 19, "Cover_Rate": 0.5135135135135135, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Alignment", "<", "MemVT", ".", "getStoreSize", "(", ")", "&&", "!", "allowsMisalignedMemoryAccesses", "(", "MemVT", ",", "AS", ",", "Alignment", ",", "StoreNode", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ",", "nullptr", ")", ")", "{", "return", "scalarizeVectorStore", "(", "StoreNode", ",", "DAG", ")", ";", "}", "if", "(", "StoreNode", "->", "isTruncatingStore", "(", ")", ")", "{", "return", "LowerTruncateVectorStore", "(", "Dl", ",", "StoreNode", ",", "VT", ",", "MemVT", ",", "DAG", ")", ";", "}", "ElementCount", "EC", "=", "MemVT", ".", "getVectorElementCount", "(", ")", ";", "if", "(", "StoreNode", "->", "isNonTemporal", "(", ")", "&&", "MemVT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "EC", ".", "isKnownEven", "(", ")", "&&", "(", "(", "MemVT", ".", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", "||", "MemVT", ".", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", "||", "MemVT", ".", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", "||", "MemVT", ".", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", ")", ")", "{", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "Dl", ",", "MemVT", ".", "getHalfNumVectorElementsVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "StoreNode", "->", "getValue", "(", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "Dl", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "Dl", ",", "MemVT", ".", "getHalfNumVectorElementsVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "StoreNode", "->", "getValue", "(", ")", ",", "DAG", ".", "getConstant", "(", "EC", ".", "getKnownMinValue", "(", ")", "/", "<NUM_LIT>", ",", "Dl", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "Dl", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ")", ",", "{", "StoreNode", "->", "getChain", "(", ")", ",", "Lo", ",", "Hi", ",", "StoreNode", "->", "getBasePtr", "(", ")", "}", ",", "StoreNode", "->", "getMemoryVT", "(", ")", ",", "StoreNode", "->", "getMemOperand", "(", ")", ")", ";", "return", "Result", ";", "}", "}", "else", "if", "(", "MemVT", "==", "<STR_LIT>", "&&", "StoreNode", "->", "isVolatile", "(", ")", ")", "{", "assert", "(", "StoreNode", "->", "getValue", "(", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "Dl", ",", "<STR_LIT>", ",", "StoreNode", "->", "getValue", "(", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "Dl", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "Dl", ",", "<STR_LIT>", ",", "StoreNode", "->", "getValue", "(", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "Dl", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "Dl", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ")", ",", "{", "StoreNode", "->", "getChain", "(", ")", ",", "Lo", ",", "Hi", ",", "StoreNode", "->", "getBasePtr", "(", ")", "}", ",", "StoreNode", "->", "getMemoryVT", "(", ")", ",", "StoreNode", "->", "getMemOperand", "(", ")", ")", ";", "return", "Result", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering111", "Func": "LowerSTORE", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11245, "Length": 427, "Cover_Rate": 0.7530864197530864, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetLowering", "::", "computeKnownBitsForTargetNode", "(", "const", "SDValue", "Op", ",", "KnownBits", "&", "Known", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const", "{", "unsigned", "BitWidth", "=", "Known", ".", "getBitWidth", "(", ")", ";", "Known", ".", "resetAll", "(", ")", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "Op", ".", "getResNo", "(", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isNullConstant", "(", "LHS", ")", "&&", "isNullConstant", "(", "RHS", ")", ")", "{", "Known", ".", "Zero", "|=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "<NUM_LIT>", ")", ";", "return", ";", "}", "}", "break", ";", "case", "<STR_LIT>", ":", "{", "Known", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "if", "(", "Known", ".", "isUnknown", "(", ")", ")", "return", ";", "KnownBits", "KnownRHS", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "Known", "=", "KnownBits", "::", "commonBits", "(", "Known", ",", "KnownRHS", ")", ";", "return", ";", "}", "case", "<STR_LIT>", ":", "{", "ConstantSDNode", "*", "CN", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "<STR_LIT>", "IntID", "=", "static_cast", "<", "<STR_LIT>", ">", "(", "CN", "->", "getZExtValue", "(", ")", ")", ";", "switch", "(", "IntID", ")", "{", "default", ":", "return", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "EVT", "VT", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "Op", ")", "->", "getMemoryVT", "(", ")", ";", "unsigned", "MemBits", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "Known", ".", "Zero", "|=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "MemBits", ")", ";"], "ground_truth": ["return", ";"], "File": "ARMISelLowering177", "Func": "computeKnownBitsForTargetNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11246, "Length": 299, "Cover_Rate": 0.4462686567164179, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>DAGToDAGISel", "(", "<ISA_LIT>TargetMachine", "&", "TM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", ":", "SelectionDAGISel", "(", "TM", ",", "OptLevel", ")", ",", "Lowering", "(", "*", "TM", ".", "getTargetLowering", "(", ")", ")", ",", "Subtarget", "(", "*", "TM", ".", "getSubtargetImpl", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "VideoCore4ISelDAGToDAG", "Func": "VideoCore4DAGToDAGISel", "Target": "VideoCore4", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11247, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MF", ".", "getName", "(", ")", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";"], "File": "ARCFrameLowering10", "Func": "processFunctionBeforeFrameFinalized", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11248, "Length": 57, "Cover_Rate": 0.40425531914893614, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetELFStreamer", "::", "emitDirectiveNaN2008", "(", ")", "{", "MCAssembler", "&", "MCA", "=", "getStreamer", "(", ")", ".", "getAssembler", "(", ")", ";", "unsigned", "Flags", "=", "MCA", ".", "getELFHeaderEFlags", "(", ")", ";", "Flags", "|=", "ELF", "::", "EF_MIPS_NAN2008", ";"], "ground_truth": ["MCA", ".", "setELFHeaderEFlags", "(", "Flags", ")", ";"], "File": "MipsTargetStreamer (2)1", "Func": "emitDirectiveNaN2008", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11249, "Length": 41, "Cover_Rate": 0.9761904761904762, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "decodeOperand_AReg_64", "(", "MCInst", "&", "Inst", ",", "unsigned", "Imm", ",", "uint64_t", "Addr", ",", "const", "void", "*", "Decoder", ")", "{", "auto", "DAsm", "=", "static_cast", "<", "const", "<ISA_LIT>Disassembler", "*", ">", "(", "Decoder", ")", ";", "return", "addOperand", "(", "Inst", ",", "DAsm", "->", "decodeSrcOp", "(", "<ISA_LIT>Disassembler", "::", "OPW64", ",", "Imm", "|", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler15", "Func": "decodeOperand_AReg_64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11250, "Length": 53, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "FrameAddr", "=", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "FrameAddr", ",", "Offset", ")", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "HexagonISelLowering (2)", "Func": "LowerRETURNADDR", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11251, "Length": 68, "Cover_Rate": 0.3090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "size", ";", "CUMULATIVE_ARGS", "*", "ca", "=", "get_cumulative_args", "(", "pcum_v", ")", ";", "size", "=", "(", "GET_MODE_SIZE", "(", "arg", ".", "mode", ")", "+", "UNITS_PER_WORD", "-", "<NUM_LIT>", ")", "/", "UNITS_PER_WORD", ";", "if", "(", "arg", ".", "end_marker_p", "(", ")", ")", "return", "GEN_INT", "(", "<NUM_LIT>", ")", ";", "if", "(", "TARGET_FPU", "&&", "(", "(", "GET_MODE_CLASS", "(", "arg", ".", "mode", ")", "==", "MODE_FLOAT", "&&", "GET_MODE_SIZE", "(", "arg", ".", "mode", ")", "<=", "UNITS_PER_HWFPVALUE", ")", "||", "(", "GET_MODE_CLASS", "(", "arg", ".", "mode", ")", "==", "MODE_COMPLEX_FLOAT", "&&", "GET_MODE_SIZE", "(", "arg", ".", "mode", ")", "<=", "UNITS_PER_HWFPVALUE", "*", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "ca", "->", "frcount", "+", "size", "<=", "MAX_ARGS_IN_FP_REGISTERS", ")", "return", "gen_rtx_REG", "(", "arg", ".", "mode", ",", "FP_ARG_FIRST", "+", "ca", "->", "frcount", ")", ";", "else", "return", "NULL_RTX", ";", "}"], "ground_truth": ["if", "(", "ca", "->", "grcount", "+", "size", "<=", "MAX_ARGS_IN_GP_REGISTERS", ")", "return", "gen_rtx_REG", "(", "arg", ".", "mode", ",", "ca", "->", "grcount", "+", "GP_ARG_FIRST", ")", ";"], "File": "visium", "Func": "visium_function_arg", "Target": "visium", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 11252, "Length": 145, "Cover_Rate": 0.8950617283950617, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", ")", "return", "true", ";", "if", "(", "Mnemonic", "==", "<STR_LIT>", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "PatmosAsmParser", "Func": "isPredSrcOperand", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 11253, "Length": 34, "Cover_Rate": 0.4722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "machine_mode", "mode", ";", "gcc_assert", "(", "MEM_P", "(", "mem", ")", ")", ";", "callee", "=", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ";", "mode", "=", "GET_MODE", "(", "callee", ")", ";", "gcc_assert", "(", "mode", "==", "Pmode", ")", ";"], "ground_truth": ["if", "(", "SYMBOL_REF_P", "(", "callee", ")", "?", "(", "aarch64_is_long_call_p", "(", "callee", ")", "||", "aarch64_is_noplt_call_p", "(", "callee", ")", ")", ":", "!", "REG_P", "(", "callee", ")", ")", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", "=", "force_reg", "(", "mode", ",", "callee", ")", ";"], "File": "aarch64", "Func": "aarch64_expand_call", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11254, "Length": 73, "Cover_Rate": 0.365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "Val", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "N", ")", ")", "return", "SDValue", "(", ")", ";", "Val", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "ST", "->", "isThumb1Only", "(", ")", ")", "{"], "ground_truth": ["if", "(", "Val", "<=", "<NUM_LIT>", "||", "~", "Val", "<=", "<NUM_LIT>", ")", "return", "DAG", ".", "getConstant", "(", "Val", ",", "dl", ",", "<STR_LIT>", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "IsSingleInstrConstant", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11255, "Length": 65, "Cover_Rate": 0.47794117647058826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "ARC_TUNE_ARCHS4X", ":", "case", "ARC_TUNE_ARCHS4XD", ":", "return", "<NUM_LIT>", ";", "default", ":", "break", ";"], "ground_truth": ["}"], "File": "arc1", "Func": "arc_sched_issue_rate", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11256, "Length": 14, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "REAL_VALUE_FROM_CONST_DOUBLE", "(", "r", ",", "x", ")", ";", "if", "(", "REAL_VALUE_MINUS_ZERO", "(", "r", ")", ")", "return", "!", "HONOR_SIGNED_ZEROS", "(", "GET_MODE", "(", "x", ")", ")", ";", "return", "REAL_VALUES_EQUAL", "(", "r", ",", "dconst0", ")", ";"], "ground_truth": ["}"], "File": "aarch642", "Func": "aarch64_float_const_zero_rtx_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11257, "Length": 33, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "initialize", "(", "unsigned", "LHS", ",", "unsigned", "RHS", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "True", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "LHSReg", "=", "LHS", ";", "RHSReg", "=", "RHS", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "LHS", ")", ")", "{", "MachineInstr", "*", "DefI", "=", "MRI", ".", "getVRegDef", "(", "LHS", ")", ";", "if", "(", "DefI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "LHSReg", "=", "<NUM_LIT>", ";", "LHSImm", "=", "DefI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "}", "}", "if", "(", "!", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "RHSReg", ")", ")", "{", "MachineInstr", "*", "DefI", "=", "MRI", ".", "getVRegDef", "(", "RHSReg", ")", ";", "if", "(", "DefI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "RHSReg", "=", "<NUM_LIT>", ";", "RHSImm", "=", "DefI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "}", "}"], "ground_truth": ["canonicalize", "(", ")", ";"], "File": "GBZ80PostISel", "Func": "initialize", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11258, "Length": 140, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "PIC_", "&&", "!", "Subtarget", "->", "isABI_N64", "(", ")", ")", "return", "getAddrNonPIC", "(", "N", ",", "Ty", ",", "DAG", ")", ";", "return", "getAddrLocal", "(", "N", ",", "Ty", ",", "DAG", ",", "Subtarget", "->", "isABI_N32", "(", ")", "||", "Subtarget", "->", "isABI_N64", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsISelLowering (2)1", "Func": "lowerJumpTable", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11259, "Length": 54, "Cover_Rate": 0.6067415730337079, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", ";", "}", "else", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "CurDAG", "->", "haveNoCommonBitsSet", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "}", "else", "{", "return", "false", ";", "}", "if", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";"], "ground_truth": ["Base", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "VEISelDAGToDAG", "Func": "matchADDRrr", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11260, "Length": 86, "Cover_Rate": 0.46994535519125685, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "VLIWResourceModel", "(", "const", "TargetSubtargetInfo", "&", "STI", ",", "const", "TargetSchedModel", "*", "SM", ")", ":", "SchedModel", "(", "SM", ")", ",", "TotalPackets", "(", "<NUM_LIT>", ")", "{", "ResourcesModel", "=", "STI", ".", "getInstrInfo", "(", ")", "->", "CreateTargetScheduleState", "(", "STI", ")", ";", "assert", "(", "ResourcesModel", "&&", "<STR_LIT>", ")", ";", "Packet", ".", "resize", "(", "SchedModel", "->", "getIssueWidth", "(", ")", ")", ";", "Packet", ".", "clear", "(", ")", ";", "ResourcesModel", "->", "clearResources", "(", ")", ";"], "ground_truth": ["}"], "File": "HexagonMachineScheduler", "Func": "VLIWResourceModel", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11261, "Length": 67, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "Instruction", "::", "Store", ":", "return", "SelectStore", "(", "I", ")", ";", "case", "Instruction", "::", "Ret", ":", "return", "SelectRet", "(", "I", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "MipsFastISel2", "Func": "TargetSelectInstruction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11262, "Length": 26, "Cover_Rate": 0.37142857142857144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "CONST_INT_P", "(", "x", ")", ")", "return", "false", ";", "return", "IN_RANGE", "(", "INTVAL", "(", "x", ")", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "riscv-v", "Func": "simm5_p", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11263, "Length": 26, "Cover_Rate": 0.7878787878787878, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";"], "ground_truth": ["int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isPostIdxImm8s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11264, "Length": 42, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "DstReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "Register", "::", "isPhysicalRegister", "(", "DstReg", ")", ")", "return", "true", ";", "const", "TargetRegisterClass", "*", "RC", "=", "guessRegClass", "(", "DstReg", ",", "MRI", ",", "TRI", ",", "RBI", ")", ";", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "RC", ",", "MRI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "TII", ".", "getName", "(", "I", ".", "getOpcode", "(", ")", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMInstructionSelector1", "Func": "selectCopy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11265, "Length": 84, "Cover_Rate": 0.7241379310344828, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "SysReg", "=", "<STR_LIT>", "(", "Imm", ")", ";", "if", "(", "SysReg", "&&", "SysReg", "->", "haveRequiredFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", "O", "<<", "SysReg", "->", "Name", ";", "else", "O", "<<", "Imm", ";"], "ground_truth": ["}"], "File": "RISCVInstPrinter", "Func": "printCSRSystemRegister", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11266, "Length": 35, "Cover_Rate": 0.47297297297297297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";"], "ground_truth": ["}"], "File": "NyuziTargetTransformInfo", "Func": "hasBranchDivergence", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11267, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ShiftExpr", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "ImmLoc", ",", "<STR_LIT>", ")", ";", "return", "-", "<NUM_LIT>", ";", "}", "Imm", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Imm", "<", "<NUM_LIT>", "||", "(", "(", "ShiftTy", "==", "<STR_LIT>", "||", "ShiftTy", "==", "<STR_LIT>", ")", "&&", "Imm", ">", "<NUM_LIT>", ")", "||", "(", "(", "ShiftTy", "==", "<STR_LIT>", "||", "ShiftTy", "==", "<STR_LIT>", ")", "&&", "Imm", ">", "<NUM_LIT>", ")", ")", "{", "Error", "(", "ImmLoc", ",", "<STR_LIT>", ")", ";", "return", "-", "<NUM_LIT>", ";", "}", "if", "(", "Imm", "==", "<NUM_LIT>", ")", "ShiftTy", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "SMLoc", "L", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "EndLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";", "ShiftReg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "ShiftReg", "==", "-", "<NUM_LIT>", ")", "{", "Error", "(", "L", ",", "<STR_LIT>", ")", ";", "return", "-", "<NUM_LIT>", ";", "}", "}", "else", "{"], "ground_truth": ["Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";"], "File": "ARMAsmParser69", "Func": "tryParseShiftRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11268, "Length": 187, "Cover_Rate": 0.32241379310344825, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "PPCISelLowering120", "Func": "getTargetNodeName", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11269, "Length": 228, "Cover_Rate": 0.4523809523809524, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vrev64q_s8", "(", "int8x16_t", "__a", ")", "{", "return", "__builtin_mve_vrev64q_sv16qi", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vrev64q_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11270, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMachineVerifierClean", "(", ")", "const", "override", "{"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUTargetMachine (2)1", "Func": "isMachineVerifierClean", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11271, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>LDBackend", "&", "ld_backend", "=", "pParent", ".", "getTarget", "(", ")", ";", "assert", "(", "pParent", ".", "getSymGOTMap", "(", ")", ".", "lookUp", "(", "*", "rsym", ")", "==", "NULL", ")", ";", "<ISA_LIT>GOTEntry", "*", "got_entry", "=", "ld_backend", ".", "getGOT", "(", ")", ".", "create", "(", ")", ";", "pParent", ".", "getSymGOTMap", "(", ")", ".", "record", "(", "*", "rsym", ",", "*", "got_entry", ")", ";"], "ground_truth": ["if", "(", "!", "pHasRel", ")", "{"], "File": "HexagonRelocator", "Func": "helper_GOT_init", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11272, "Length": 62, "Cover_Rate": 0.3563218390804598, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MIPS_PCHI16", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MIPS_PCLO16", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "switch", "(", "Kind", ")", "{", "case", "<STR_LIT>", ":", "case", "FK_Data_8", ":", "return", "ELF", "::", "R_MIPS_64", ";", "case", "FK_DTPRel_4", ":", "return", "ELF", "::", "R_MIPS_TLS_DTPREL32", ";", "case", "FK_DTPRel_8", ":", "return", "ELF", "::", "R_MIPS_TLS_DTPREL64", ";", "case", "FK_TPRel_4", ":", "return", "ELF", "::", "R_MIPS_TLS_TPREL32", ";", "case", "FK_TPRel_8", ":", "return", "ELF", "::", "R_MIPS_TLS_TPREL64", ";", "case", "FK_GPRel_4", ":", "if", "(", "isN64", "(", ")", ")", "{", "unsigned", "Type", "=", "(", "unsigned", ")", "ELF", "::", "R_MIPS_NONE", ";", "Type", "=", "setRType", "(", "(", "unsigned", ")", "ELF", "::", "R_MIPS_GPREL32", ",", "Type", ")", ";", "Type", "=", "setRType2", "(", "(", "unsigned", ")", "ELF", "::", "R_MIPS_64", ",", "Type", ")", ";", "Type", "=", "setRType3", "(", "(", "unsigned", ")", "ELF", "::", "R_MIPS_NONE", ",", "Type", ")", ";", "return", "Type", ";", "}", "return", "ELF", "::", "R_MIPS_GPREL32", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MIPS_GPREL16", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MIPS_26", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MIPS_CALL16", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MIPS_GOT16", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MIPS_HI16", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MIPS_LO16", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MIPS_TLS_GD", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MIPS_TLS_GOTTPREL", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MIPS_TLS_TPREL_HI16", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MIPS_TLS_TPREL_LO16", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MIPS_TLS_LDM", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MIPS_TLS_DTPREL_HI16", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MIPS_TLS_DTPREL_LO16", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MIPS_GOT_PAGE", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MIPS_GOT_OFST", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MIPS_GOT_DISP", ";", "case", "<STR_LIT>", ":", "{", "unsigned", "Type", "=", "(", "unsigned", ")", "ELF", "::", "R_MIPS_NONE", ";", "Type", "=", "setRType", "(", "(", "unsigned", ")", "ELF", "::", "R_MIPS_GPREL16", ",", "Type", ")", ";", "Type", "=", "setRType2", "(", "(", "unsigned", ")", "ELF", "::", "R_MIPS_SUB", ",", "Type", ")", ";", "Type", "=", "setRType3", "(", "(", "unsigned", ")", "ELF", "::", "R_MIPS_HI16", ",", "Type", ")", ";", "return", "Type", ";", "}", "case", "<STR_LIT>", ":", "{", "unsigned", "Type", "=", "(", "unsigned", ")", "ELF", "::", "R_MIPS_NONE", ";", "Type", "=", "setRType", "(", "(", "unsigned", ")", "ELF", "::", "R_MIPS_GPREL16", ",", "Type", ")", ";", "Type", "=", "setRType2", "(", "(", "unsigned", ")", "ELF", "::", "R_MIPS_SUB", ",", "Type", ")", ";", "Type", "=", "setRType3", "(", "(", "unsigned", ")", "ELF", "::", "R_MIPS_LO16", ",", "Type", ")", ";", "return", "Type", ";", "}", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MIPS_HIGHER", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MIPS_HIGHEST", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MIPS_SUB", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MIPS_GOT_HI16", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MIPS_GOT_LO16", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "MipsELFObjectWriter13", "Func": "getRelocType", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11273, "Length": 433, "Cover_Rate": 0.48981900452488686, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "dm_off", ")", ".", "addReg", "(", "dm_off_reg", ")", ".", "addImm", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";", "Register", "PtrReg", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "PtrReg", ")", ".", "addReg", "(", "dm_off", ",", "RegState", "::", "Kill", ")", ";"], "File": "RISCVExpandSSRInsts", "Func": "expandSSR_SetupRep", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11274, "Length": 74, "Cover_Rate": 0.48366013071895425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SPIRVRegisterBankInfo", "Func": "getRegBankFromRegClass", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11275, "Length": 46, "Cover_Rate": 0.44660194174757284, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "cfun", "->", "machine", "->", "return_used_this_function", "=", "<NUM_LIT>", ";", "}", "else", "{", "offsets", "=", "arm_get_frame_offsets", "(", ")", ";"], "ground_truth": ["gcc_assert", "(", "!", "use_return_insn", "(", "FALSE", ",", "NULL", ")", "||", "(", "cfun", "->", "machine", "->", "return_used_this_function", "!=", "<NUM_LIT>", ")", "||", "offsets", "->", "saved_regs", "==", "offsets", "->", "outgoing_args", "||", "frame_pointer_needed", ")", ";"], "File": "arm", "Func": "arm_output_function_epilogue", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11276, "Length": 49, "Cover_Rate": 0.35507246376811596, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isProgramMemoryAddress", "(", "T", "*", "V", ")", "{", "return", "cast", "<", "PointerType", ">", "(", "V", "->", "getType", "(", ")", ")", "->", "getAddressSpace", "(", ")", "==", "ProgramMemory", ";"], "ground_truth": ["}"], "File": "MCS51", "Func": "isProgramMemoryAddress", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11277, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineOperand", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "!=", "<NUM_LIT>", "&&", "!", "MO", ".", "isDef", "(", ")", "&&", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "Candidates", ".", "reset", "(", "MO", ".", "getReg", "(", ")", ")", ";", "}", "BitVector", "Available", "=", "RS", ".", "getRegsAvailable", "(", "&", "<STR_LIT>", ")", ";", "Available", "&=", "Candidates", ";", "signed", "Reg", "=", "Available", ".", "find_first", "(", ")", ";"], "ground_truth": ["assert", "(", "Reg", "!=", "-", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "AVRExpandPseudoInsts (2)", "Func": "scavengeGPR8", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11278, "Length": 94, "Cover_Rate": 0.5949367088607594, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vminnmvq_fv4sf", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vminnmvq_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11279, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "nelt", "=", "GET_MODE_NUNITS", "(", "mode", ")", ";", "if", "(", "!", "INTEGRAL_MODE_P", "(", "mode", ")", ")", "return", "false", ";", "if", "(", "!", "(", "MEM_P", "(", "mem", ")", ")", "||", "!", "SYMBOL_REF_P", "(", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ")", "||", "!", "CONSTANT_POOL_ADDRESS_P", "(", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "rtx", "constant", "=", "get_pool_constant", "(", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "GET_CODE", "(", "constant", ")", "!=", "CONST_VECTOR", ")", "return", "false", ";", "if", "(", "GET_MODE", "(", "constant", ")", "!=", "mode", ")", "{", "constant", "=", "simplify_subreg", "(", "mode", ",", "constant", ",", "GET_MODE", "(", "constant", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "constant", "==", "nullptr", "||", "GET_CODE", "(", "constant", ")", "!=", "CONST_VECTOR", ")", "return", "false", ";", "}"], "ground_truth": ["for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "!=", "nelt", ";", "i", "++", ")", "perm", "[", "i", "]", "=", "UINTVAL", "(", "XVECEXP", "(", "constant", ",", "<NUM_LIT>", ",", "i", ")", ")", ";"], "File": "i386-expand", "Func": "ix86_extract_perm_from_pool_constant", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11280, "Length": 153, "Cover_Rate": 0.8693181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "OutgoingArg", ")", "std", "::", "tie", "(", "OutgoingArg", ",", "ArgRC", ",", "ArgTy", ")", "=", "CalleeArgInfo", "->", "getPreloadedValue", "(", "<STR_LIT>", ")", ";", "if", "(", "!", "OutgoingArg", ")", "std", "::", "tie", "(", "OutgoingArg", ",", "ArgRC", ",", "ArgTy", ")", "=", "CalleeArgInfo", "->", "getPreloadedValue", "(", "<STR_LIT>", ")", ";", "if", "(", "!", "OutgoingArg", ")", "return", "false", ";", "auto", "WorkitemIDX", "=", "CallerArgInfo", ".", "getPreloadedValue", "(", "<STR_LIT>", ")", ";", "auto", "WorkitemIDY", "=", "CallerArgInfo", ".", "getPreloadedValue", "(", "<STR_LIT>", ")", ";", "auto", "WorkitemIDZ", "=", "CallerArgInfo", ".", "getPreloadedValue", "(", "<STR_LIT>", ")", ";", "const", "ArgDescriptor", "*", "IncomingArgX", "=", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "WorkitemIDX", ")", ";", "const", "ArgDescriptor", "*", "IncomingArgY", "=", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "WorkitemIDY", ")", ";", "const", "ArgDescriptor", "*", "IncomingArgZ", "=", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "WorkitemIDZ", ")", ";", "const", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "const", "bool", "NeedWorkItemIDX", "=", "!", "Info", ".", "CB", "->", "hasFnAttr", "(", "<STR_LIT>", ")", ";", "const", "bool", "NeedWorkItemIDY", "=", "!", "Info", ".", "CB", "->", "hasFnAttr", "(", "<STR_LIT>", ")", ";", "const", "bool", "NeedWorkItemIDZ", "=", "!", "Info", ".", "CB", "->", "hasFnAttr", "(", "<STR_LIT>", ")", ";", "Register", "InputReg", ";", "if", "(", "IncomingArgX", "&&", "!", "IncomingArgX", "->", "isMasked", "(", ")", "&&", "CalleeArgInfo", "->", "WorkItemIDX", "&&", "NeedWorkItemIDX", ")", "{", "InputReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S32", ")", ";", "LI", "->", "loadInputValue", "(", "InputReg", ",", "MIRBuilder", ",", "IncomingArgX", ",", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "WorkitemIDX", ")", ",", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "WorkitemIDX", ")", ")", ";", "}", "if", "(", "IncomingArgY", "&&", "!", "IncomingArgY", "->", "isMasked", "(", ")", "&&", "CalleeArgInfo", "->", "WorkItemIDY", "&&", "NeedWorkItemIDY", ")", "{", "Register", "Y", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S32", ")", ";", "LI", "->", "loadInputValue", "(", "Y", ",", "MIRBuilder", ",", "IncomingArgY", ",", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "WorkitemIDY", ")", ",", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "WorkitemIDY", ")", ")", ";", "Y", "=", "MIRBuilder", ".", "buildShl", "(", "S32", ",", "Y", ",", "MIRBuilder", ".", "buildConstant", "(", "S32", ",", "<NUM_LIT>", ")", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "InputReg", "=", "InputReg", "?", "MIRBuilder", ".", "buildOr", "(", "S32", ",", "InputReg", ",", "Y", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ":", "Y", ";", "}", "if", "(", "IncomingArgZ", "&&", "!", "IncomingArgZ", "->", "isMasked", "(", ")", "&&", "CalleeArgInfo", "->", "WorkItemIDZ", "&&", "NeedWorkItemIDZ", ")", "{", "Register", "Z", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S32", ")", ";", "LI", "->", "loadInputValue", "(", "Z", ",", "MIRBuilder", ",", "IncomingArgZ", ",", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "WorkitemIDZ", ")", ",", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "WorkitemIDZ", ")", ")", ";", "Z", "=", "MIRBuilder", ".", "buildShl", "(", "S32", ",", "Z", ",", "MIRBuilder", ".", "buildConstant", "(", "S32", ",", "<NUM_LIT>", ")", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "InputReg", "=", "InputReg", "?", "MIRBuilder", ".", "buildOr", "(", "S32", ",", "InputReg", ",", "Z", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ":", "Z", ";", "}", "if", "(", "!", "InputReg", "&&", "(", "NeedWorkItemIDX", "||", "NeedWorkItemIDY", "||", "NeedWorkItemIDZ", ")", ")", "{"], "ground_truth": ["InputReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S32", ")", ";"], "File": "AMDGPUCallLowering11", "Func": "passSpecialInputs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11281, "Length": 481, "Cover_Rate": 0.4633911368015414, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AM", ".", "Disp", "=", "Offset", ";", "AM", ".", "SymbolFlags", "=", "CP", "->", "getTargetFlags", "(", ")", ";", "}", "else", "if", "(", "ExternalSymbolSDNode", "*", "S", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "N0", ")", ")", "{", "AM", ".", "ES", "=", "S", "->", "getSymbol", "(", ")", ";", "AM", ".", "SymbolFlags", "=", "S", "->", "getTargetFlags", "(", ")", ";", "}", "else", "if", "(", "JumpTableSDNode", "*", "J", "=", "dyn_cast", "<", "JumpTableSDNode", ">", "(", "N0", ")", ")", "{", "AM", ".", "JT", "=", "J", "->", "getIndex", "(", ")", ";", "AM", ".", "SymbolFlags", "=", "J", "->", "getTargetFlags", "(", ")", ";", "}", "else", "{", "AM", ".", "BlockAddr", "=", "cast", "<", "BlockAddressSDNode", ">", "(", "N0", ")", "->", "getBlockAddress", "(", ")", ";", "AM", ".", "SymbolFlags", "=", "cast", "<", "BlockAddressSDNode", ">", "(", "N0", ")", "->", "getTargetFlags", "(", ")", ";", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "AM", ".", "setBaseReg", "(", "CurDAG", "->", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", ";", "return", "false", ";", "}", "if", "(", "!", "Subtarget", "->", "is64Bit", "(", ")", "||", "(", "(", "M", "==", "CodeModel", "::", "Small", "||", "M", "==", "CodeModel", "::", "Kernel", ")", "&&", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "Static", ")", ")", "{", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "N0", ")", ")", "{", "AM", ".", "GV", "=", "G", "->", "getGlobal", "(", ")", ";", "AM", ".", "Disp", "+=", "G", "->", "getOffset", "(", ")", ";", "AM", ".", "SymbolFlags", "=", "G", "->", "getTargetFlags", "(", ")", ";", "}", "else", "if", "(", "ConstantPoolSDNode", "*", "CP", "=", "dyn_cast", "<", "ConstantPoolSDNode", ">", "(", "N0", ")", ")", "{", "AM", ".", "CP", "=", "CP", "->", "getConstVal", "(", ")", ";", "AM", ".", "Align", "=", "CP", "->", "getAlignment", "(", ")", ";", "AM", ".", "Disp", "+=", "CP", "->", "getOffset", "(", ")", ";", "AM", ".", "SymbolFlags", "=", "CP", "->", "getTargetFlags", "(", ")", ";", "}", "else", "if", "(", "ExternalSymbolSDNode", "*", "S", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "N0", ")", ")", "{"], "ground_truth": ["AM", ".", "ES", "=", "S", "->", "getSymbol", "(", ")", ";"], "File": "X86ISelDAGToDAG109", "Func": "MatchWrapper", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11282, "Length": 319, "Cover_Rate": 0.5023622047244094, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isSegmentSpecificFLAT", "(", "uint16_t", "Opcode", ")", "const", "{", "auto", "Flags", "=", "get", "(", "Opcode", ")", ".", "TSFlags", ";", "return", "Flags", "&", "(", "<STR_LIT>", "|", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo10", "Func": "isSegmentSpecificFLAT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11283, "Length": 28, "Cover_Rate": 0.875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Opc", ")", "{", "default", ":", "continue", ";", "case", "<STR_LIT>", ":", "T2JumpTables", ".", "push_back", "(", "&", "I", ")", ";", "continue", ";", "case", "<STR_LIT>", ":", "isCond", "=", "true", ";", "UOpc", "=", "<STR_LIT>", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "Bits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "isCond", "=", "true", ";", "UOpc", "=", "<STR_LIT>", ";", "Bits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Bits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "isCond", "=", "true", ";", "UOpc", "=", "<STR_LIT>", ";", "Bits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Bits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "break", ";", "}", "unsigned", "MaxOffs", "=", "(", "(", "<NUM_LIT>", "<<", "(", "Bits", "-", "<NUM_LIT>", ")", ")", "-", "<NUM_LIT>", ")", "*", "Scale", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "I", ",", "MaxOffs", ",", "isCond", ",", "UOpc", ")", ")", ";", "}", "if", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "PushPopMIs", ".", "push_back", "(", "&", "I", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "continue", ";", "for", "(", "unsigned", "op", "=", "<NUM_LIT>", ",", "e", "=", "I", ".", "getNumOperands", "(", ")", ";", "op", "!=", "e", ";", "++", "op", ")", "if", "(", "I", ".", "getOperand", "(", "op", ")", ".", "isCPI", "(", ")", "||", "I", ".", "getOperand", "(", "op", ")", ".", "isJTI", "(", ")", ")", "{", "unsigned", "Bits", "=", "<NUM_LIT>", ";", "unsigned", "Scale", "=", "<NUM_LIT>", ";", "bool", "NegOk", "=", "false", ";", "bool", "IsSoImm", "=", "false", ";", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Bits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "NegOk", "=", "true", ";", "IsSoImm", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Bits", "=", "<NUM_LIT>", ";", "NegOk", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Bits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Bits", "=", "<NUM_LIT>", ";"], "ground_truth": ["NegOk", "=", "true", ";"], "File": "ARMConstantIslandPass70", "Func": "initializeFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11284, "Length": 351, "Cover_Rate": 0.4978723404255319, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "Bottom", "=", "Loop", "->", "getHeader", "(", ")", ";", "for", "(", "MachineBasicBlock", "*", "MBB", ":", "Loop", "->", "blocks", "(", ")", ")", "if", "(", "MBB", "->", "getNumber", "(", ")", ">", "Bottom", "->", "getNumber", "(", ")", ")", "Bottom", "=", "MBB", ";"], "ground_truth": ["return", "Bottom", ";"], "File": "WebAssemblyUtilities21", "Func": "LoopBottom", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11285, "Length": 43, "Cover_Rate": 0.7678571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "Use", ".", "getReg", "(", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "{", "if", "(", "Reg", "==", "<STR_LIT>", ")", "continue", ";", "for", "(", "MCRegUnitIterator", "RegUnit", "(", "Reg", ",", "TRI", ")", ";", "RegUnit", ".", "isValid", "(", ")", ";", "++", "RegUnit", ")", "{", "LiveRange", "&", "LR", "=", "LIS", "->", "getRegUnit", "(", "*", "RegUnit", ")", ";", "const", "VNInfo", "*", "Value", "=", "LR", ".", "Query", "(", "LIS", "->", "getInstructionIndex", "(", "MI", ")", ")", ".", "valueIn", "(", ")", ";", "if", "(", "!", "Value", ")", "continue", ";", "if", "(", "Value", "->", "isPHIDef", "(", ")", ")", "continue", ";", "markInstruction", "(", "*", "LIS", "->", "getInstructionFromIndex", "(", "Value", "->", "def", ")", ",", "StateWQM", ",", "Worklist", ")", ";", "}", "continue", ";"], "ground_truth": ["}"], "File": "SIWholeQuadMode29", "Func": "markUsesWQM", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11286, "Length": 119, "Cover_Rate": 0.5920398009950248, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "Ctx", ")", ";", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "break", ";", "}", "if", "(", "!", "MO", ".", "isJTI", "(", ")", "&&", "MO", ".", "getOffset", "(", ")", ")", "Expr", "=", "MCBinaryExpr", "::", "createAdd", "(", "Expr", ",", "MCConstantExpr", "::", "create", "(", "MO", ".", "getOffset", "(", ")", ",", "Ctx", ")", ",", "Ctx", ")", ";", "return", "MCOperand", "::", "createExpr", "(", "Expr", ")", ";"], "ground_truth": ["}"], "File": "MSP430MCInstLower1", "Func": "LowerSymbolOperand", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11287, "Length": 84, "Cover_Rate": 0.84, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "unsigned", "CC", "=", "StringSwitch", "<", "unsigned", ">", "(", "Tok", ".", "getString", "(", ")", ".", "lower", "(", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "~", "<NUM_LIT>", ")", ";", "if", "(", "CC", "==", "~", "<NUM_LIT>", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateCondCode", "(", "<STR_LIT>", "(", "CC", ")", ",", "S", ")", ")", ";"], "ground_truth": ["return", "MatchOperand_Success", ";"], "File": "ARMAsmParser122", "Func": "parseITCondCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11288, "Length": 195, "Cover_Rate": 0.7276119402985075, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasVirt", "(", ")", "const", "{", "return", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ";"], "ground_truth": ["}"], "File": "MipsAsmParser (2)4", "Func": "hasVirt", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11289, "Length": 19, "Cover_Rate": 0.9047619047619048, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "Start", "=", "Tok", ".", "getLoc", "(", ")", ",", "End", ";", "StringRef", "Identifier", "=", "Tok", ".", "getString", "(", ")", ";", "if", "(", "ParseIntelIdentifier", "(", "Val", ",", "Identifier", ",", "Info", ",", "false", ",", "End", ")", ")", "return", "nullptr", ";", "InstInfo", "->", "AsmRewrites", "->", "push_back", "(", "AsmRewrite", "(", "AOK_Skip", ",", "OffsetOfLoc", ",", "<NUM_LIT>", ")", ")", ";", "unsigned", "RegNo", "=", "is64BitMode", "(", ")", "?", "<STR_LIT>", ":", "(", "is32BitMode", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "return", "<STR_LIT>", "(", "RegNo", ",", "Start", ",", "End", ",", "true", ",", "OffsetOfLoc", ",", "Identifier", ",", "Info", ".", "OpDecl", ")", ";"], "ground_truth": ["}"], "File": "X86AsmParser (2)", "Func": "ParseIntelOffsetOfOperator", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11290, "Length": 94, "Cover_Rate": 0.6351351351351351, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstructionSelector", "::", "selectDSGW<ISA_LIT>ntrinsic", "(", "MachineInstr", "&", "MI", ",", "<STR_LIT>", "IID", ")", "const", "{", "if", "(", "IID", "==", "<STR_LIT>", "&&", "!", "STI", ".", "hasGWSSemaReleaseAll", "(", ")", ")", "return", "false", ";", "const", "bool", "HasVSrc", "=", "MI", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ";", "assert", "(", "HasVSrc", "||", "MI", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", ";", "Register", "BaseOffset", "=", "MI", ".", "getOperand", "(", "HasVSrc", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "RegisterBank", "*", "OffsetRB", "=", "RBI", ".", "getRegBank", "(", "BaseOffset", ",", "*", "MRI", ",", "TRI", ")", ";", "if", "(", "OffsetRB", "->", "getID", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "MachineInstr", "*", "OffsetDef", "=", "getDefIgnoringCopies", "(", "BaseOffset", ",", "*", "MRI", ")", ";", "assert", "(", "OffsetDef", ")", ";", "unsigned", "ImmOffset", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineInstr", "*", "Readfirstlane", "=", "nullptr", ";", "if", "(", "OffsetDef", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Readfirstlane", "=", "OffsetDef", ";", "BaseOffset", "=", "OffsetDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "OffsetDef", "=", "getDefIgnoringCopies", "(", "BaseOffset", ",", "*", "MRI", ")", ";", "}", "if", "(", "OffsetDef", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "ImmOffset", "=", "OffsetDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getCImm", "(", ")", "->", "getZExtValue", "(", ")", ";", "BuildMI", "(", "*", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "std", "::", "tie", "(", "BaseOffset", ",", "ImmOffset", ")", "=", "<STR_LIT>", "(", "*", "MRI", ",", "BaseOffset", ")", ";", "if", "(", "Readfirstlane", ")", "{", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "BaseOffset", ",", "<STR_LIT>", ",", "*", "MRI", ")", ")", "return", "false", ";", "Readfirstlane", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "BaseOffset", ")", ";", "BaseOffset", "=", "Readfirstlane", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "else", "{", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "BaseOffset", ",", "<STR_LIT>", ",", "*", "MRI", ")", ")", "return", "false", ";", "}"], "ground_truth": ["Register", "M0Base", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";"], "File": "AMDGPUInstructionSelector21", "Func": "selectDSGWSIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11291, "Length": 343, "Cover_Rate": 0.6596153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "CreateVectorIndex", "(", "int", "Idx", ",", "SMLoc", "S", ",", "SMLoc", "E", ",", "MCContext", "&", "Ctx", ")", "{"], "ground_truth": ["auto", "Op", "=", "std", "::", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "k_VectorIndex", ",", "Ctx", ")", ";"], "File": "AArch64AsmParser1", "Func": "CreateVectorIndex", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11292, "Length": 38, "Cover_Rate": 0.6129032258064516, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "csky_cannot_copy_insn_p", "(", "rtx_insn", "*", "insn", ")", "{", "subrtx_iterator", "::", "array_type", "array", ";", "FOR_EACH_SUBRTX", "(", "iter", ",", "array", ",", "PATTERN", "(", "insn", ")", ",", "ALL", ")", "{", "const_rtx", "x", "=", "*", "iter", ";"], "ground_truth": ["if", "(", "GET_CODE", "(", "x", ")", "==", "UNSPEC", "&&", "(", "XINT", "(", "x", ",", "<NUM_LIT>", ")", "==", "UNSPEC_TLS_LABEL", "||", "XINT", "(", "x", ",", "<NUM_LIT>", ")", "==", "UNSPEC_PIC_SYMBOL_GOTPC_GRS", ")", ")", "return", "true", ";"], "File": "csky", "Func": "csky_cannot_copy_insn_p", "Target": "csky", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11293, "Length": 66, "Cover_Rate": 0.9295774647887324, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256d", ")", "__builtin_ia32_hsubpd256", "(", "(", "__v4df", ")", "__X", ",", "(", "__v4df", ")", "__Y", ")", ";"], "ground_truth": ["}"], "File": "avxintrin", "Func": "_mm256_hsub_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11294, "Length": 18, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "ST", "->", "hasVInstructions", "(", ")", ")", "return", "false", ";", "if", "(", "isa", "<", "FixedVectorType", ">", "(", "DataType", ")", "&&", "ST", "->", "getMinRVVVectorSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["if", "(", "isa", "<", "FixedVectorType", ">", "(", "DataType", ")", "&&", "DataType", "->", "getScalarSizeInBits", "(", ")", ">", "ST", "->", "getMaxELENForFixedLengthVectors", "(", ")", ")", "return", "false", ";"], "File": "RISCVTargetTransformInfo14", "Func": "isLegalMaskedGatherScatter", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11295, "Length": 58, "Cover_Rate": 0.5576923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "vec_max", "(", "(", "__v16qu", ")", "__A", ",", "(", "__v16qu", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "emmintrin", "Func": "_mm_max_epu8", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11296, "Length": 18, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "Subtarget", ".", "getInstrInfo", "(", ")", ")", ";", "unsigned", "Start", ",", "End", ";"], "ground_truth": ["return", "analyzeFPImm", "(", "Imm", ",", "VT", ".", "getSizeInBits", "(", ")", ",", "Start", ",", "End", ",", "TII", ")", ";"], "File": "SystemZISelLowering119", "Func": "isFPImmLegal", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11297, "Length": 42, "Cover_Rate": 0.4827586206896552, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "GET_MODE", "(", "value", ")", "==", "QImode", "||", "CONST_INT_P", "(", "value", ")", ")", ";", "if", "(", "CONST_INT_P", "(", "value", ")", ")", "{", "unsigned", "HOST_WIDE_INT", "val", "=", "UINTVAL", "(", "value", ")", "&", "GET_MODE_MASK", "(", "QImode", ")", ";", "rtx", "new_val", "=", "gen_int_mode", "(", "val", "|", "(", "val", "<<", "<NUM_LIT>", ")", "|", "(", "val", "<<", "<NUM_LIT>", ")", "|", "(", "val", "<<", "<NUM_LIT>", ")", ",", "SImode", ")", ";", "emit_move_insn", "(", "value4word", ",", "new_val", ")", ";", "}", "else", "{", "if", "(", "NDS32_EXT_DSP_P", "(", ")", ")", "{", "rtx", "tmp", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "convert_move", "(", "tmp", ",", "value", ",", "true", ")", ";", "emit_insn", "(", "gen_insvsi_internal", "(", "tmp", ",", "gen_int_mode", "(", "<NUM_LIT>", ",", "SImode", ")", ",", "tmp", ")", ")", ";", "emit_insn", "(", "gen_pkbbsi_1", "(", "value4word", ",", "tmp", ",", "tmp", ")", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "nds32-memory-manipulation", "Func": "nds32_gen_dup_4_byte_to_word_value_aux", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11298, "Length": 131, "Cover_Rate": 0.5038461538461538, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_cvtepi64_ps", "(", "__m128", "__W", ",", "__mmask8", "__U", ",", "__m256i", "__A", ")", "{"], "ground_truth": ["return", "(", "__m128", ")", "__builtin_ia32_cvtqq2ps256_mask", "(", "(", "__v4di", ")", "__A", ",", "(", "__v4sf", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vldqintrin", "Func": "_mm256_mask_cvtepi64_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11299, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PrivateGlobalPrefix", "=", "<STR_LIT>", ";", "PointerSize", "=", "<NUM_LIT>", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "WinEH", ";", "}", "else", "{", "ExceptionsType", "=", "ExceptionHandling", "::", "DwarfCFI", ";", "}", "AssemblerDialect", "=", "AsmWriterFlavor", ";"], "ground_truth": ["TextAlignFillValue", "=", "<NUM_LIT>", ";"], "File": "X86MCAsmInfo", "Func": "X86MCAsmInfoGNUCOFF", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11300, "Length": 32, "Cover_Rate": 0.4507042253521127, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "*", "this", ";"], "ground_truth": ["}"], "File": "AMDGPUAttributor", "Func": "getState", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11301, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>EarlyIfConversion", "::", "replacePhiEdges", "(", "MachineBasicBlock", "*", "OldB", ",", "MachineBasicBlock", "*", "NewB", ")", "{", "for", "(", "auto", "I", "=", "OldB", "->", "succ_begin", "(", ")", ",", "E", "=", "OldB", "->", "succ_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineBasicBlock", "*", "SB", "=", "*", "I", ";", "MachineBasicBlock", "::", "iterator", "P", ",", "N", "=", "SB", "->", "getFirstNonPHI", "(", ")", ";", "for", "(", "P", "=", "SB", "->", "begin", "(", ")", ";", "P", "!=", "N", ";", "++", "P", ")", "{", "MachineInstr", "&", "PN", "=", "*", "P", ";", "for", "(", "MachineOperand", "&", "MO", ":", "PN", ".", "operands", "(", ")", ")", "if", "(", "MO", ".", "isMBB", "(", ")", "&&", "MO", ".", "getMBB", "(", ")", "==", "OldB", ")", "MO", ".", "setMBB", "(", "NewB", ")", ";"], "ground_truth": ["}"], "File": "HexagonEarlyIfConv11", "Func": "replacePhiEdges", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11302, "Length": 122, "Cover_Rate": 0.9838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "LabelId", "=", "(", "unsigned", ")", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "CPIdx", "=", "(", "unsigned", ")", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "if", "(", "!", "InConstantPool", ")", "{", "OutStreamer", ".", "EmitDataRegion", "(", "MCDR_DataRegion", ")", ";", "InConstantPool", "=", "true", ";", "}", "OutStreamer", ".", "EmitLabel", "(", "GetCPISymbol", "(", "LabelId", ")", ")", ";", "const", "MachineConstantPoolEntry", "&", "MCPE", "=", "MCP", "->", "getConstants", "(", ")", "[", "CPIdx", "]", ";", "if", "(", "MCPE", ".", "isMachineConstantPoolEntry", "(", ")", ")", "EmitMachineConstantPoolValue", "(", "MCPE", ".", "Val", ".", "MachineCPVal", ")", ";", "else", "EmitGlobalConstant", "(", "MCPE", ".", "Val", ".", "ConstVal", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "MipsAsmPrinter85", "Func": "EmitInstruction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11303, "Length": 106, "Cover_Rate": 0.40458015267175573, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "R", "=", "I", ".", "first", ";", "NewSense", "&", "US", "=", "I", ".", "second", ";", "if", "(", "!", "hasValidNewValueDef", "(", "US", ",", "NewDefs", "[", "R", "]", ")", ")", "{", "errInfo", ".", "setError", "(", "<STR_LIT>", ",", "R", ")", ";", "addErrInfo", "(", "errInfo", ")", ";", "return", "false", ";", "}", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "HexagonMCChecker11", "Func": "checkNewValues", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11304, "Length": 52, "Cover_Rate": 0.6046511627906976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "optimize", ")", "return", ";", "edge", "e", ";", "edge_iterator", "ei", ";", "for", "(", "const", "bb_info", "*", "bb", ":", "crtl", "->", "ssa", "->", "bbs", "(", ")", ")", "{", "basic_block", "cfg_bb", "=", "bb", "->", "cfg_bb", "(", ")", ";", "auto", "&", "curr_prob", "=", "m_vector_manager", "->", "vector_block_infos", "[", "cfg_bb", "->", "index", "]", ".", "probability", ";", "if", "(", "ENTRY_BLOCK_PTR_FOR_FN", "(", "cfun", ")", "==", "cfg_bb", ")", "curr_prob", "=", "profile_probability", "::", "always", "(", ")", ";", "if", "(", "EXIT_BLOCK_PTR_FOR_FN", "(", "cfun", ")", "==", "cfg_bb", ")", "continue", ";", "gcc_assert", "(", "curr_prob", ".", "initialized_p", "(", ")", ")", ";", "FOR_EACH_EDGE", "(", "e", ",", "ei", ",", "cfg_bb", "->", "succs", ")", "{", "auto", "&", "new_prob", "=", "m_vector_manager", "->", "vector_block_infos", "[", "e", "->", "dest", "->", "index", "]", ".", "probability", ";"], "ground_truth": ["if", "(", "!", "new_prob", ".", "initialized_p", "(", ")", ")", "new_prob", "=", "curr_prob", "*", "e", "->", "probability", ";"], "File": "riscv-vsetvl", "Func": "compute_probabilities", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11305, "Length": 135, "Cover_Rate": 0.8035714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "BooleanRegs", ";"], "ground_truth": ["}"], "File": "XtensaSubtarget1", "Func": "hasBooleanRegs", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11306, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "flags", "==", "MASK_MIPS16", ")", "return", "<STR_LIT>", ";", "if", "(", "flags", "==", "MASK_MICROMIPS", ")", "return", "<STR_LIT>", ";", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "mips", "Func": "mips_get_compress_off_name", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11307, "Length": 22, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_srav_epi16", "(", "__m512i", "__A", ",", "__m512i", "__B", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_psrav32hi_mask", "(", "(", "__v32hi", ")", "__A", ",", "(", "__v32hi", ")", "__B", ",", "(", "__v32hi", ")", "_mm512_setzero_hi", "(", ")", ",", "(", "__mmask32", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin4", "Func": "_mm512_srav_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11308, "Length": 53, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cvtusepi16_epi8", "(", "__m128i", "__A", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_pmovuswb128_mask", "(", "(", "__v8hi", ")", "__A", ",", "(", "__v16qi", ")", "_mm_undefined_si128", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vlbwintrin", "Func": "_mm_cvtusepi16_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11309, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "int", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_testz_pd", "(", "__m256d", "__M", ",", "__m256d", "__V", ")", "{", "return", "__builtin_ia32_vtestzpd256", "(", "(", "__v4df", ")", "__M", ",", "(", "__v4df", ")", "__V", ")", ";"], "ground_truth": ["}"], "File": "avxintrin", "Func": "_mm256_testz_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11310, "Length": 37, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "unsigned", "VReg", "=", "MF", ".", "addLiveIn", "(", "PhysReg", ",", "RegClass", ")", ";", "SDValue", "CopyFrom", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "LocVT", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "CopyFrom", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "dl", ",", "CopyFrom", ",", "DAG", ".", "getObjectPtrOffset", "(", "dl", ",", "FIN", ",", "TypeSize", "::", "Fixed", "(", "Offset", ")", ")", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ",", "Offset", ")", ")", ";", "MemOps", ".", "push_back", "(", "Store", ")", ";", "}", ";", "unsigned", "Offset", "=", "<NUM_LIT>", ";", "HandleRegLoc", "(", "VA", ".", "getLocReg", "(", ")", ",", "Offset", ")", ";", "Offset", "+=", "PtrByteSize", ";", "for", "(", ";", "Offset", "!=", "StackSize", "&&", "ArgLocs", "[", "I", "]", ".", "isRegLoc", "(", ")", ";", "Offset", "+=", "PtrByteSize", ")", "{", "assert", "(", "ArgLocs", "[", "I", "]", ".", "getValNo", "(", ")", "==", "VA", ".", "getValNo", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "CCValAssign", "RL", "=", "ArgLocs", "[", "I", "++", "]", ";", "HandleRegLoc", "(", "RL", ".", "getLocReg", "(", ")", ",", "Offset", ")", ";", "FuncInfo", "->", "appendParameterType", "(", "<ISA_LIT>FunctionInfo", "::", "FixedType", ")", ";", "}", "if", "(", "Offset", "!=", "StackSize", ")", "{", "assert", "(", "ArgLocs", "[", "I", "]", ".", "getValNo", "(", ")", "==", "VA", ".", "getValNo", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "ArgLocs", "[", "I", "]", ".", "isMemLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "++", "I", ";", "}", "continue", ";", "}", "EVT", "ValVT", "=", "VA", ".", "getValVT", "(", ")", ";", "if", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "!", "VA", ".", "needsCustom", "(", ")", ")", "{", "<STR_LIT>", "SVT", "=", "ValVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ";", "unsigned", "VReg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "getRegClassForSVT", "(", "SVT", ",", "Is<ISA_LIT>64", ")", ")", ";", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "LocVT", ")", ";", "if", "(", "ValVT", ".", "isScalarInteger", "(", ")", "&&", "(", "ValVT", ".", "getFixedSizeInBits", "(", ")", "<", "LocVT", ".", "getFixedSizeInBits", "(", ")", ")", ")", "{", "ArgValue", "=", "truncateScalarIntegerArg", "(", "Flags", ",", "ValVT", ",", "DAG", ",", "ArgValue", ",", "LocVT", ",", "dl", ")", ";", "}", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "continue", ";", "}", "if", "(", "VA", ".", "isMemLoc", "(", ")", ")", "{", "const", "unsigned", "LocSize", "=", "LocVT", ".", "getStoreSize", "(", ")", ";", "const", "unsigned", "ValSize", "=", "ValVT", ".", "getStoreSize", "(", ")", ";", "assert", "(", "(", "ValSize", "<=", "LocSize", ")", "&&", "<STR_LIT>", ")", ";", "int", "CurArgOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "if", "(", "LocSize", ">", "ValSize", ")", "CurArgOffset", "+=", "LocSize", "-", "ValSize", ";", "const", "bool", "IsImmutable", "=", "!", "(", "getTargetMachine", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", "&&", "(", "CallConv", "==", "CallingConv", "::", "Fast", ")", ")", ";", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "ValSize", ",", "CurArgOffset", ",", "IsImmutable", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "PtrVT", ")", ";", "SDValue", "ArgValue", "=", "DAG", ".", "getLoad", "(", "ValVT", ",", "dl", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "(", ")", ")", ";", "InVals", ".", "push_back", "(", "ArgValue", ")", ";"], "ground_truth": ["continue", ";"], "File": "PPCISelLowering129", "Func": "LowerFormalArguments_AIX", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11311, "Length": 487, "Cover_Rate": 0.3214521452145215, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "LowerVAARG", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDNode", "*", "Node", "=", "Op", ".", "getNode", "(", ")", ";", "EVT", "VT", "=", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "InChain", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "VAListPtr", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "PtrVT", "=", "VAListPtr", ".", "getValueType", "(", ")", ";"], "ground_truth": ["const", "Value", "*", "SV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";"], "File": "SparcISelLowering101", "Func": "LowerVAARG", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11312, "Length": 83, "Cover_Rate": 0.3705357142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int64x1_t", ")", "__builtin_neon_vreinterpretdidi", "(", "(", "int64x1_t", ")", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vreinterpret_s64_u64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11313, "Length": 13, "Cover_Rate": 0.6842105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vstrbq", "(", "uint8_t", "*", "__addr", ",", "uint16x8_t", "__value", ")", "{", "__arm_vstrbq_u16", "(", "__addr", ",", "__value", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vstrbq", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11314, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>CallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "ArrayRef", "<", "Register", ">", "VRegs", ",", "FunctionLoweringInfo", "&", "FLI", ")", "const", "{", "MachineInstrBuilder", "Ret", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "<STR_LIT>", ")", ";", "if", "(", "Val", "!=", "nullptr", "&&", "!", "isSupportedReturnType", "(", "Val", "->", "getType", "(", ")", ")", ")", "return", "false", ";", "if", "(", "!", "VRegs", ".", "empty", "(", ")", ")", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "const", "<ISA_LIT>TargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "<ISA_LIT>TargetLowering", ">", "(", ")", ";", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "RetInfos", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "OrigArgIndices", ";", "ArgInfo", "ArgRetInfo", "(", "VRegs", ",", "Val", "->", "getType", "(", ")", ")", ";", "setArgFlags", "(", "ArgRetInfo", ",", "AttributeList", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "DL", ",", "ArgRetInfo", ",", "<NUM_LIT>", ",", "RetInfos", ",", "OrigArgIndices", ")", ";", "SmallVector", "<", "<STR_LIT>", ",", "<NUM_LIT>", ">", "Outs", ";", "subTargetRegTypeForCallingConv", "(", "F", ",", "RetInfos", ",", "OrigArgIndices", ",", "Outs", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "<ISA_LIT>CCState", "CCInfo", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ",", "MF", ",", "ArgLocs", ",", "F", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "TLI", ".", "CCAssignFnForReturn", "(", ")", ")", ";", "setLocInfo", "(", "ArgLocs", ",", "Outs", ")", ";", "<ISA_LIT>OutgoingValueHandler", "RetHandler", "(", "MIRBuilder", ",", "MF", ".", "getRegInfo", "(", ")", ",", "Ret", ")", ";", "if", "(", "!", "RetHandler", ".", "handle", "(", "ArgLocs", ",", "RetInfos", ")", ")", "{", "return", "false", ";", "}", "}", "MIRBuilder", ".", "insertInstr", "(", "Ret", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "MipsCallLowering16", "Func": "lowerReturn", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11315, "Length": 280, "Cover_Rate": 0.9859154929577465, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "MachineDominatorTree", "*", "DT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";"], "ground_truth": ["return", "VisitNode", "(", "DT", "->", "getRootNode", "(", ")", ",", "<NUM_LIT>", ")", ";"], "File": "X86InstrInfo (2)1", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11316, "Length": 25, "Cover_Rate": 0.3246753246753247, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "<ISA_LIT>RegisterInfo", "::", "getCrossCopyRegClass", "(", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "return", "&", "<STR_LIT>", ";", "return", "RC", ";"], "ground_truth": ["}"], "File": "SystemZRegisterInfo10", "Func": "getCrossCopyRegClass", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11317, "Length": 29, "Cover_Rate": 0.8787878787878788, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vqdmulhq_sv8hi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vqdmulhq_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11318, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasMIMG_R128", "(", ")", "const", "{"], "ground_truth": ["return", "<STR_LIT>", "(", "getSTI", "(", ")", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "hasMIMG_R128", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11319, "Length": 14, "Cover_Rate": 0.8235294117647058, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstrInfo", "::", "<ISA_LIT>InstrInfo", "(", "<ISA_LIT>Subtarget", "&", "sti", ")", ":", "<ISA_LIT>GenInstrInfo", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "RI", "(", ")", ",", "STI", "(", "sti", ")", "{"], "ground_truth": ["}"], "File": "SystemZInstrInfo (2)2", "Func": "SystemZInstrInfo", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11320, "Length": 26, "Cover_Rate": 0.8666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "pa_can_combine_p", "(", "new_rtx", ",", "anchor", ",", "floater", ",", "<NUM_LIT>", ",", "SET_DEST", "(", "PATTERN", "(", "floater", ")", ")", ",", "XEXP", "(", "SET_SRC", "(", "PATTERN", "(", "floater", ")", ")", ",", "<NUM_LIT>", ")", ",", "XEXP", "(", "SET_SRC", "(", "PATTERN", "(", "floater", ")", ")", ",", "<NUM_LIT>", ")", ")", ")", "break", ";", "}", "else", "if", "(", "anchor_attr", "==", "PA_COMBINE_TYPE_UNCOND_BRANCH", "&&", "floater_attr", "==", "PA_COMBINE_TYPE_ADDMOVE", ")", "{", "if", "(", "GET_CODE", "(", "SET_SRC", "(", "PATTERN", "(", "floater", ")", ")", ")", "==", "PLUS", ")", "{", "if", "(", "pa_can_combine_p", "(", "new_rtx", ",", "anchor", ",", "floater", ",", "<NUM_LIT>", ",", "SET_DEST", "(", "PATTERN", "(", "floater", ")", ")", ",", "XEXP", "(", "SET_SRC", "(", "PATTERN", "(", "floater", ")", ")", ",", "<NUM_LIT>", ")", ",", "XEXP", "(", "SET_SRC", "(", "PATTERN", "(", "floater", ")", ")", ",", "<NUM_LIT>", ")", ")", ")", "break", ";", "}", "else", "{", "if", "(", "pa_can_combine_p", "(", "new_rtx", ",", "anchor", ",", "floater", ",", "<NUM_LIT>", ",", "SET_DEST", "(", "PATTERN", "(", "floater", ")", ")", ",", "SET_SRC", "(", "PATTERN", "(", "floater", ")", ")", ",", "SET_SRC", "(", "PATTERN", "(", "floater", ")", ")", ")", ")", "break", ";", "}", "}", "}", "if", "(", "!", "floater", "&&", "(", "anchor_attr", "==", "PA_COMBINE_TYPE_FMPY", "||", "anchor_attr", "==", "PA_COMBINE_TYPE_FADDSUB", ")", ")", "{", "for", "(", "floater", "=", "anchor", ";", "floater", ";", "floater", "=", "NEXT_INSN", "(", "floater", ")", ")", "{", "if", "(", "NOTE_P", "(", "floater", ")", "||", "(", "NONJUMP_INSN_P", "(", "floater", ")", "&&", "(", "GET_CODE", "(", "PATTERN", "(", "floater", ")", ")", "==", "USE", "||", "GET_CODE", "(", "PATTERN", "(", "floater", ")", ")", "==", "CLOBBER", ")", ")", ")", "continue", ";", "if", "(", "!", "NONJUMP_INSN_P", "(", "floater", ")", ")", "{", "floater", "=", "NULL", ";", "break", ";", "}", "floater_attr", "=", "get_attr_pa_combine_type", "(", "floater", ")", ";", "if", "(", "(", "anchor_attr", "==", "PA_COMBINE_TYPE_FMPY", "&&", "floater_attr", "==", "PA_COMBINE_TYPE_FADDSUB", ")", "||", "(", "anchor_attr", "==", "PA_COMBINE_TYPE_FADDSUB", "&&", "floater_attr", "==", "PA_COMBINE_TYPE_FMPY", ")", ")", "{", "if", "(", "pa_can_combine_p", "(", "new_rtx", ",", "anchor", ",", "floater", ",", "<NUM_LIT>", ",", "SET_DEST", "(", "PATTERN", "(", "floater", ")", ")", ",", "XEXP", "(", "SET_SRC", "(", "PATTERN", "(", "floater", ")", ")", ",", "<NUM_LIT>", ")", ",", "XEXP", "(", "SET_SRC", "(", "PATTERN", "(", "floater", ")", ")", ",", "<NUM_LIT>", ")", ")", ")", "break", ";", "}", "}", "}", "if", "(", "floater", "&&", "(", "anchor_attr", "==", "PA_COMBINE_TYPE_FADDSUB", "||", "anchor_attr", "==", "PA_COMBINE_TYPE_FMPY", ")", ")", "{", "rtvec", "vtemp", "=", "gen_rtvec", "(", "<NUM_LIT>", ",", "copy_rtx", "(", "PATTERN", "(", "anchor", ")", ")", ",", "copy_rtx", "(", "PATTERN", "(", "floater", ")", ")", ")", ";"], "ground_truth": ["rtx", "temp", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "vtemp", ")", ";"], "File": "pa", "Func": "pa_combine_instructions", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11321, "Length": 389, "Cover_Rate": 0.4961734693877551, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OptimizeSize", "=", "MinimizeSize", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "array_lengthof", "(", "ReduceTable", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "FromOpc", "=", "ReduceTable", "[", "i", "]", ".", "WideOpc", ";", "if", "(", "!", "ReduceOpcodeMap", ".", "insert", "(", "std", "::", "make_pair", "(", "FromOpc", ",", "i", ")", ")", ".", "second", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "Thumb2SizeReduction10", "Func": "Thumb2SizeReduce", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11322, "Length": 64, "Cover_Rate": 0.6597938144329897, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CurDAG", "->", "getTargetConstant", "(", "Imm", ",", "SDLoc", "(", "Node", ")", ",", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsISelDAGToDAG (2)", "Func": "getImm", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11323, "Length": 21, "Cover_Rate": 0.6176470588235294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vmulq_fv8hf", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vmulq_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11324, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "iq2000_function_value_regno_p", "(", "const", "unsigned", "int", "regno", ")", "{", "return", "(", "regno", "==", "GP_RETURN", ")", ";"], "ground_truth": ["}"], "File": "iq2000", "Func": "iq2000_function_value_regno_p", "Target": "iq2000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11325, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "MemTy", "==", "<STR_LIT>", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "MemTy", "==", "<STR_LIT>", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "SDNode", "*", "CmpSwap", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "SDLoc", "(", "N", ")", ",", "CurDAG", "->", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "Ops", ")", ";"], "ground_truth": ["MachineMemOperand", "*", "MemOp", "=", "cast", "<", "MemSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", ";"], "File": "ARMISelDAGToDAG100", "Func": "SelectCMP_SWAP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11326, "Length": 108, "Cover_Rate": 0.484304932735426, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "FrameLowering", ";"], "ground_truth": ["}"], "File": "LC3Subtarget", "Func": "getFrameLowering", "Target": "LC3", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11327, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "isInc", "=", "false", ";", "Offset", "=", "DAG", ".", "getConstant", "(", "-", "RHSC", ",", "SDLoc", "(", "Ptr", ")", ",", "RHS", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";", "return", "true", ";", "}", "else", "if", "(", "RHSC", ">", "<NUM_LIT>", "&&", "RHSC", "<", "Limit", "*", "Scale", "&&", "RHSC", "%", "Scale", "==", "<NUM_LIT>", ")", "{", "isInc", "=", "Ptr", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "Offset", "=", "DAG", ".", "getConstant", "(", "RHSC", ",", "SDLoc", "(", "Ptr", ")", ",", "RHS", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", ";", "Base", "=", "Ptr", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "if", "(", "Alignment", ">=", "<NUM_LIT>", "&&", "IsInRange", "(", "RHSC", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "true", ";", "}", "else", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "{", "if", "(", "IsInRange", "(", "RHSC", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "true", ";", "}", "else", "if", "(", "Alignment", ">=", "<NUM_LIT>", "&&", "(", "CanChangeType", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "&&", "IsInRange", "(", "RHSC", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "true", ";", "else", "if", "(", "Alignment", ">=", "<NUM_LIT>", "&&", "(", "CanChangeType", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "&&", "IsInRange", "(", "RHSC", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "true", ";", "else", "if", "(", "(", "CanChangeType", "||", "VT", "==", "<STR_LIT>", ")", "&&", "IsInRange", "(", "RHSC", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "getMVEIndexedAddressParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11328, "Length": 241, "Cover_Rate": 0.5604651162790698, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AtomicLower", "(", ")", ":", "FunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "NVPTXAtomicLower", "Func": "NVPTXAtomicLower", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11329, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BlockT", "*", "newLandBlk", "=", "landBlk", ";", "if", "(", "inpathBlks", ".", "size", "(", ")", "!=", "landBlk", "->", "pred_size", "(", ")", ")", "{", "newLandBlk", "=", "funcRep", "->", "CreateMachineBasicBlock", "(", ")", ";", "funcRep", "->", "push_back", "(", "newLandBlk", ")", ";", "newLandBlk", "->", "addSuccessor", "(", "landBlk", ")", ";", "for", "(", "typename", "SmallVectorImpl", "<", "BlockT", "*", ">", "::", "iterator", "iter", "=", "inpathBlks", ".", "begin", "(", ")", ",", "iterEnd", "=", "inpathBlks", ".", "end", "(", ")", ";", "iter", "!=", "iterEnd", ";", "++", "iter", ")", "{", "BlockT", "*", "curBlk", "=", "*", "iter", ";", "CFGTraits", "::", "replaceInstrUseOfBlockWith", "(", "curBlk", ",", "landBlk", ",", "newLandBlk", ")", ";", "curBlk", "->", "removeSuccessor", "(", "landBlk", ")", ";", "curBlk", "->", "addSuccessor", "(", "newLandBlk", ")", ";", "}", "for", "(", "size_t", "i", "=", "<NUM_LIT>", ",", "tot", "=", "exitBlks", ".", "size", "(", ")", ";", "i", "<", "tot", ";", "++", "i", ")", "{", "if", "(", "exitBlks", "[", "i", "]", "==", "landBlk", ")", "{"], "ground_truth": ["exitBlks", "[", "i", "]", "=", "newLandBlk", ";"], "File": "AMDILCFGStructurizer9", "Func": "recordLoopLandBlock", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11330, "Length": 150, "Cover_Rate": 0.5338078291814946, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "SelectAddrImmOffs", "(", "SDValue", "N", ",", "SDValue", "&", "Out", ")", "const", "{", "Out", "=", "N", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "PPCISelDAGToDAG40", "Func": "SelectAddrImmOffs", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11331, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeCPSInstruction", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "unsigned", "imod", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "M", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "iflags", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "mode", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "imod", "==", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "imod", "&&", "M", ")", "{", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imod", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "iflags", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "mode", ")", ")", ";", "}", "else", "if", "(", "imod", "&&", "!", "M", ")", "{", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imod", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "iflags", ")", ")", ";", "if", "(", "mode", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "else", "if", "(", "!", "imod", "&&", "M", ")", "{", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "mode", ")", ")", ";", "if", "(", "iflags", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "else", "{", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "mode", ")", ")", ";", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler10", "Func": "DecodeCPSInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11332, "Length": 258, "Cover_Rate": 0.9662921348314607, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GV", "->", "hasLocalLinkage", "(", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "(", "(", "GV", "->", "hasExternalLinkage", "(", ")", "&&", "GV", "->", "isDeclaration", "(", ")", ")", "||", "GV", "->", "hasCommonLinkage", "(", ")", ")", ")", "return", "false", ";"], "File": "LanaiTargetObjectFile9", "Func": "isGlobalInSmallSectionImpl", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11333, "Length": 38, "Cover_Rate": 0.3486238532110092, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AsmPrinter", "::", "getAnalysisUsage", "(", "AU", ")", ";", "AU", ".", "setPreservesAll", "(", ")", ";"], "ground_truth": ["}"], "File": "MSP430AsmPrinter14", "Func": "getAnalysisUsage", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11334, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "}", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "Opc", ")", ")", ";", "unsigned", "NumArgs", "=", "MI", "->", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumArgs", ";", "++", "i", ")", "{", "MachineOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "isImplicit", "(", ")", ")", ")", "MIB", ".", "addOperand", "(", "Op", ")", ";", "}", "if", "(", "MI", "->", "hasOneMemOperand", "(", ")", ")", "MIB", "->", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["MI", "->", "eraseFromParent", "(", ")", ";"], "File": "X86ISelLowering (2)", "Func": "EmitPCMPSTRM", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11335, "Length": 201, "Cover_Rate": 0.6611842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)", "Func": "isLoadTypeLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11336, "Length": 21, "Cover_Rate": 0.39622641509433965, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCStreamer", "*", "createMCStreamer", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "MCContext", "&", "Ctx", ",", "MCAsmBackend", "&", "MAB", ",", "raw_ostream", "&", "_OS", ",", "MCCodeEmitter", "*", "_Emitter", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "bool", "RelaxAll", ",", "bool", "NoExecStack", ")", "{", "return", "createELFStreamer", "(", "Ctx", ",", "MAB", ",", "_OS", ",", "_Emitter", ",", "false", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMCTargetDesc14", "Func": "createMCStreamer", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11337, "Length": 58, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_AAPCS_BASED", "&&", "arm_pcs_default", "!=", "ARM_PCS_AAPCS", "&&", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_FLOAT", ")", "{", "if", "(", "arm_libcall_uses_aapcs_base", "(", "libcall", ")", ")", "return", "gen_rtx_REG", "(", "mode", ",", "ARG_REGISTER", "(", "<NUM_LIT>", ")", ")", ";", "}", "return", "arm_libcall_value_1", "(", "mode", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "arm_libcall_value", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11338, "Length": 42, "Cover_Rate": 0.7924528301886793, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "MI", "=", "I", ";", "int", "opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MI", "->", "getDesc", "(", ")", ";", "int", "AddrOffset", "=", "<STR_LIT>", "(", "Desc", ".", "TSFlags", ",", "opcode", ")", ";", "if", "(", "AddrOffset", ">=", "<NUM_LIT>", ")", "{", "AddrOffset", "+=", "<STR_LIT>", "(", "Desc", ")", ";", "MachineOperand", "&", "p", "=", "MI", "->", "getOperand", "(", "AddrOffset", "+", "<STR_LIT>", ")", ";", "if", "(", "p", ".", "isReg", "(", ")", "&&", "p", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ")", "{", "seekLEAFixup", "(", "p", ",", "I", ",", "MFI", ")", ";", "}", "MachineOperand", "&", "q", "=", "MI", "->", "getOperand", "(", "AddrOffset", "+", "<STR_LIT>", ")", ";", "if", "(", "q", ".", "isReg", "(", ")", "&&", "q", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ")", "{", "seekLEAFixup", "(", "q", ",", "I", ",", "MFI", ")", ";", "}"], "ground_truth": ["}"], "File": "X86FixupLEAs (2)", "Func": "processInstruction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11339, "Length": 133, "Cover_Rate": 0.8159509202453987, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "Def", "=", "RDA", "->", "getReachingMIDef", "(", "MI", ",", "<STR_LIT>", ")", ";", "if", "(", "!", "Def", ")", "return", "nullptr", ";", "if", "(", "!", "(", "NewOpcode", "=", "VCMPOpcodeToVPT", "(", "Def", "->", "getOpcode", "(", ")", ")", ")", ")", "return", "nullptr", ";"], "ground_truth": ["if", "(", "!", "RDA", "->", "hasSameReachingDef", "(", "Def", ",", "MI", ",", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "||", "!", "RDA", "->", "hasSameReachingDef", "(", "Def", ",", "MI", ",", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "return", "nullptr", ";"], "File": "MVEVPTBlockPass12", "Func": "findVCMPToFoldIntoVPST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11340, "Length": 87, "Cover_Rate": 0.7837837837837838, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getTargetFlags", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "break", ";", "}", "}", "if", "(", "Ops", ".", "size", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "OpNum", "=", "Ops", "[", "<NUM_LIT>", "]", ";", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "unsigned", "NumOps", "=", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "bool", "isTwoAddr", "=", "NumOps", ">", "<NUM_LIT>", "&&", "MI", "->", "getDesc", "(", ")", ".", "getOperandConstraint", "(", "<NUM_LIT>", ",", "MCOI", "::", "TIED_TO", ")", "!=", "-", "<NUM_LIT>", ";", "const", "DenseMap", "<", "unsigned", ",", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", ">", "*", "OpcodeTablePtr", "=", "nullptr", ";", "if", "(", "isTwoAddr", "&&", "NumOps", ">=", "<NUM_LIT>", "&&", "OpNum", "<", "<NUM_LIT>", ")", "{", "OpcodeTablePtr", "=", "&", "RegOp2MemOpTable2Addr", ";", "}", "else", "if", "(", "OpNum", "==", "<NUM_LIT>", ")", "{", "if", "(", "Opc", "==", "<STR_LIT>", ")", "return", "true", ";", "OpcodeTablePtr", "=", "&", "RegOp2MemOpTable0", ";", "}", "else", "if", "(", "OpNum", "==", "<NUM_LIT>", ")", "{", "OpcodeTablePtr", "=", "&", "RegOp2MemOpTable1", ";", "}", "else", "if", "(", "OpNum", "==", "<NUM_LIT>", ")", "{", "OpcodeTablePtr", "=", "&", "RegOp2MemOpTable2", ";"], "ground_truth": ["}", "else", "if", "(", "OpNum", "==", "<NUM_LIT>", ")", "{"], "File": "X86InstrInfo109", "Func": "canFoldMemoryOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11341, "Length": 196, "Cover_Rate": 0.6242038216560509, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<NUM_LIT>", ";", "case", "AVR_BUILTIN_DELAY_CYCLES", ":", "{", "arg0", "=", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ";", "op0", "=", "expand_expr", "(", "arg0", ",", "NULL_RTX", ",", "VOIDmode", ",", "EXPAND_NORMAL", ")", ";", "if", "(", "!", "CONST_INT_P", "(", "op0", ")", ")", "error", "(", "<STR_LIT>", ",", "bname", ")", ";", "else", "avr_expand_delay_cycles", "(", "op0", ")", ";", "return", "NULL_RTX", ";", "}", "case", "AVR_BUILTIN_INSERT_BITS", ":", "{", "arg0", "=", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ";", "op0", "=", "expand_expr", "(", "arg0", ",", "NULL_RTX", ",", "VOIDmode", ",", "EXPAND_NORMAL", ")", ";", "if", "(", "!", "CONST_INT_P", "(", "op0", ")", ")", "{", "error", "(", "<STR_LIT>", "<STR_LIT>", ",", "bname", ")", ";", "return", "target", ";", "}", "break", ";", "}", "case", "AVR_BUILTIN_ROUNDHR", ":", "case", "AVR_BUILTIN_ROUNDUHR", ":", "case", "AVR_BUILTIN_ROUNDR", ":", "case", "AVR_BUILTIN_ROUNDUR", ":", "case", "AVR_BUILTIN_ROUNDLR", ":", "case", "AVR_BUILTIN_ROUNDULR", ":", "case", "AVR_BUILTIN_ROUNDLLR", ":", "case", "AVR_BUILTIN_ROUNDULLR", ":", "case", "AVR_BUILTIN_ROUNDHK", ":", "case", "AVR_BUILTIN_ROUNDUHK", ":", "case", "AVR_BUILTIN_ROUNDK", ":", "case", "AVR_BUILTIN_ROUNDUK", ":", "case", "AVR_BUILTIN_ROUNDLK", ":", "case", "AVR_BUILTIN_ROUNDULK", ":", "case", "AVR_BUILTIN_ROUNDLLK", ":", "case", "AVR_BUILTIN_ROUNDULLK", ":", "if", "(", "TREE_CODE", "(", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ")", "!=", "INTEGER_CST", ")", "break", ";", "int", "rbit", "=", "(", "int", ")", "TREE_INT_CST_LOW", "(", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "rbit", ">=", "(", "int", ")", "GET_MODE_FBIT", "(", "mode", ")", ")", "{"], "ground_truth": ["warning", "(", "OPT_Wextra", ",", "<STR_LIT>", "<STR_LIT>", ",", "rbit", ",", "GET_MODE_FBIT", "(", "mode", ")", ")", ";"], "File": "avr4", "Func": "avr_expand_builtin", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11342, "Length": 212, "Cover_Rate": 0.46593406593406594, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "!", "MFI", ".", "hasStackObjects", "(", ")", "&&", "!", "HasCSRs", ")", "{", "SaveBlocks", ".", "clear", "(", ")", ";", "RestoreBlocks", ".", "clear", "(", ")", ";", "return", "false", ";", "}", "bool", "MadeChange", "=", "false", ";", "bool", "NewReservedRegs", "=", "false", ";", "const", "bool", "HasSGPRSpillToVGPR", "=", "TRI", "->", "spillSGPRToVGPR", "(", ")", "&&", "(", "HasCSRs", "||", "FuncInfo", "->", "hasSpilledSGPRs", "(", ")", ")", ";", "if", "(", "HasSGPRSpillToVGPR", ")", "{", "BitVector", "SpillFIs", "(", "MFI", ".", "getObjectIndexEnd", "(", ")", ",", "false", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "llvm", "::", "make_early_inc_range", "(", "MBB", ")", ")", "{", "if", "(", "!", "TII", "->", "isSGPRSpill", "(", "MI", ")", ")", "continue", ";", "int", "FI", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "addr", ")", "->", "getIndex", "(", ")", ";", "assert", "(", "MFI", ".", "getStackID", "(", "FI", ")", "==", "TargetStackID", "::", "SGPRSpill", ")", ";", "if", "(", "FuncInfo", "->", "allocateSGPRSpillToVGPR", "(", "MF", ",", "FI", ")", ")", "{", "NewReservedRegs", "=", "true", ";", "bool", "Spilled", "=", "TRI", "->", "eliminateSGPRToVGPRSpillFrameIndex", "(", "MI", ",", "FI", ",", "nullptr", ",", "LIS", ")", ";", "(", "void", ")", "Spilled", ";", "assert", "(", "Spilled", "&&", "<STR_LIT>", ")", ";", "SpillFIs", ".", "set", "(", "FI", ")", ";", "}", "}", "}", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "auto", "SSpill", ":", "FuncInfo", "->", "getSGPRSpillVGPRs", "(", ")", ")", "MBB", ".", "addLiveIn", "(", "SSpill", ".", "VGPR", ")", ";", "MBB", ".", "sortUniqueLiveIns", "(", ")", ";", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "isDebugValue", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", "&&", "SpillFIs", "[", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", "]", ")", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "ChangeToRegister", "(", "Register", "(", ")", ",", "false", ")", ";", "}", "}", "}", "FuncInfo", "->", "removeDeadFrameIndices", "(", "MFI", ",", "false", ")", ";", "MadeChange", "=", "true", ";", "}", "SaveBlocks", ".", "clear", "(", ")", ";", "RestoreBlocks", ".", "clear", "(", ")", ";"], "ground_truth": ["if", "(", "NewReservedRegs", ")", "MRI", ".", "freezeReservedRegs", "(", "MF", ")", ";"], "File": "SILowerSGPRSpills9", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11343, "Length": 354, "Cover_Rate": 0.7901785714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsGE256", "=", "(", "VT", ".", "getSizeInBits", "(", ")", ">=", "<NUM_LIT>", ")", ";", "const", "Function", "*", "F", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ";", "bool", "OptForSize", "=", "F", "->", "hasFnAttribute", "(", "Attribute", "::", "OptimizeForSize", ")", ";", "if", "(", "ConstSplatVal", "&&", "(", "Subtarget", "->", "hasAVX2", "(", ")", "||", "OptForSize", ")", ")", "{", "EVT", "CVT", "=", "Ld", ".", "getValueType", "(", ")", ";", "assert", "(", "!", "CVT", ".", "isVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "ScalarSize", "==", "<NUM_LIT>", "||", "(", "IsGE256", "&&", "ScalarSize", "==", "<NUM_LIT>", ")", "||", "(", "OptForSize", "&&", "(", "ScalarSize", "==", "<NUM_LIT>", "||", "Subtarget", "->", "hasAVX2", "(", ")", ")", ")", ")", "{", "const", "Constant", "*", "C", "=", "nullptr", ";", "if", "(", "ConstantSDNode", "*", "CI", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Ld", ")", ")", "C", "=", "CI", "->", "getConstantIntValue", "(", ")", ";", "else", "if", "(", "ConstantFPSDNode", "*", "CF", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Ld", ")", ")", "C", "=", "CF", "->", "getConstantFPValue", "(", ")", ";", "assert", "(", "C", "&&", "<STR_LIT>", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "SDValue", "CP", "=", "DAG", ".", "getConstantPool", "(", "C", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "unsigned", "Alignment", "=", "cast", "<", "ConstantPoolSDNode", ">", "(", "CP", ")", "->", "getAlignment", "(", ")", ";", "Ld", "=", "DAG", ".", "getLoad", "(", "CVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CP", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "Alignment", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Ld", ")", ";", "}", "}", "bool", "IsLoad", "=", "<STR_LIT>", "(", "Ld", ".", "getNode", "(", ")", ")", ";", "if", "(", "!", "IsLoad", "&&", "Subtarget", "->", "hasInt256", "(", ")", "&&", "(", "ScalarSize", "==", "<NUM_LIT>", "||", "(", "IsGE256", "&&", "ScalarSize", "==", "<NUM_LIT>", ")", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Ld", ")", ";", "if", "(", "!", "IsLoad", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["if", "(", "ScalarSize", "==", "<NUM_LIT>", "||", "(", "IsGE256", "&&", "ScalarSize", "==", "<NUM_LIT>", ")", "||", "(", "Subtarget", "->", "hasVLX", "(", ")", "&&", "ScalarSize", "==", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Ld", ")", ";"], "File": "X86ISelLowering171", "Func": "LowerVectorBroadcast", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11344, "Length": 358, "Cover_Rate": 0.41244239631336405, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "ShouldPrint", "=", "false", ";", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", "&&", "(", "Subtarget", ".", "hasSSE2", "(", ")", "||", "Subtarget", ".", "hasAVX", "(", ")", ")", ")", "{", "PM", ".", "add", "(", "createExecutionDependencyFixPass", "(", "&", "<STR_LIT>", ")", ")", ";", "ShouldPrint", "=", "true", ";", "}", "if", "(", "Subtarget", ".", "hasAVX", "(", ")", "&&", "UseVZeroUpper", ")", "{", "PM", ".", "add", "(", "create<ISA_LIT>IssueVZeroUpperPass", "(", ")", ")", ";", "ShouldPrint", "=", "true", ";", "}", "return", "ShouldPrint", ";"], "ground_truth": ["}"], "File": "X86TargetMachine122", "Func": "addPreEmitPass", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11345, "Length": 73, "Cover_Rate": 0.8111111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ShiftName", "!=", "LowerOp", "&&", "ShiftName", "!=", "UpperOp", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "Op", "+", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "ShiftAmount", ";", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "ShiftAmount", ")", ")", "{", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ShiftAmount", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int", "Val", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["if", "(", "Val", "<", "Low", "||", "Val", ">", "High", ")", "{"], "File": "ARMAsmParser114", "Func": "parsePKHImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11346, "Length": 170, "Cover_Rate": 0.5501618122977346, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fparg", "=", "mips_arg_regno", "(", "&", "info", ",", "true", ")", ";", "if", "(", "mode", "==", "SFmode", ")", "mips_output_32bit_xfer", "(", "direction", ",", "gparg", ",", "fparg", ")", ";", "else", "mips_output_64bit_xfer", "(", "direction", ",", "gparg", ",", "fparg", ")", ";", "function_arg_info", "arg", "(", "mode", ",", "true", ")", ";", "mips_function_arg_advance", "(", "pack_cumulative_args", "(", "&", "cum", ")", ",", "arg", ")", ";"], "ground_truth": ["}"], "File": "mips", "Func": "mips_output_args_xfer", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11347, "Length": 55, "Cover_Rate": 0.3125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>LDBackend", "::", "<ISA_LIT>LDBackend", "(", "const", "LinkerConfig", "&", "pConfig", ",", "<ISA_LIT>GNUInfo", "*", "pInfo", ")", ":", "GNULDBackend", "(", "pConfig", ",", "pInfo", ")", ",", "m_pRelocator", "(", "NULL", ")", ",", "m_pGOT", "(", "NULL", ")", ",", "m_pGOTPLT", "(", "NULL", ")", ",", "m_pPLT", "(", "NULL", ")", ",", "m_pRelaDyn", "(", "NULL", ")", ",", "m_pRelaPLT", "(", "NULL", ")", ",", "m_pDynamic", "(", "NULL", ")", ",", "m_pGOTSymbol", "(", "NULL", ")", ",", "m_CopyRel", "(", "llvm", "::", "ELF", "::", "R_HEX_COPY", ")", "{"], "ground_truth": ["}"], "File": "HexagonLDBackend", "Func": "HexagonLDBackend", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11348, "Length": 71, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "DPRRegs", "=", "llvm", "::", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "Reg", ")", ";", "unsigned", "Binary", "=", "<NUM_LIT>", ";", "if", "(", "SPRRegs", "||", "DPRRegs", ")", "{", "unsigned", "RegNo", "=", "get<ISA_LIT>RegisterNumbering", "(", "Reg", ")", ";", "unsigned", "NumRegs", "=", "(", "MI", ".", "getNumOperands", "(", ")", "-", "Op", ")", "&", "<NUM_LIT>", ";", "Binary", "|=", "(", "RegNo", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "if", "(", "SPRRegs", ")", "Binary", "|=", "NumRegs", ";", "else", "Binary", "|=", "NumRegs", "*", "<NUM_LIT>", ";", "}", "else", "{", "for", "(", "unsigned", "I", "=", "Op", ",", "E", "=", "MI", ".", "getNumOperands", "(", ")", ";", "I", "<", "E", ";", "++", "I", ")", "{", "unsigned", "RegNo", "=", "get<ISA_LIT>RegisterNumbering", "(", "MI", ".", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ")", ";", "Binary", "|=", "<NUM_LIT>", "<<", "RegNo", ";", "}", "}"], "ground_truth": ["return", "Binary", ";"], "File": "ARMMCCodeEmitter26", "Func": "getRegisterListOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11349, "Length": 129, "Cover_Rate": 0.6972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Constant", "*", "mask2", "=", "shaf_us", "->", "getMask", "(", ")", ";", "Value", "*", "op1_1", "=", "shufinstr", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "op1_2", "=", "shaf_us", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "mask1", "==", "mask2", "&&", "op1_1", "==", "op1_2", ")", "{", "if", "(", "shaf_us", "->", "getOperand", "(", "<NUM_LIT>", ")", "==", "shufinstr", ")", "{", "shaf_us", "->", "replaceAllUsesWith", "(", "shufinstr", ")", ";", "}", "}", "}"], "ground_truth": ["}"], "File": "TPCSelectorPreshaper", "Func": "unite_shuffle", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11350, "Length": 67, "Cover_Rate": 0.5877192982456141, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "&", "TBB", ",", "MachineBasicBlock", "*", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "AllowModify", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "end", "(", ")", ";", "while", "(", "I", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "--", "I", ";", "if", "(", "I", "->", "isDebugValue", "(", ")", ")", "continue", ";", "if", "(", "!", "isUnpredicatedTerminator", "(", "*", "I", ")", ")", "break", ";", "if", "(", "!", "I", "->", "isBranch", "(", ")", ")", "return", "true", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "AllowModify", ")", "{", "TBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "continue", ";", "}", "while", "(", "std", "::", "next", "(", "I", ")", "!=", "MBB", ".", "end", "(", ")", ")", "std", "::", "next", "(", "I", ")", "->", "eraseFromParent", "(", ")", ";", "Cond", ".", "clear", "(", ")", ";", "FBB", "=", "nullptr", ";"], "ground_truth": ["if", "(", "MBB", ".", "isLayoutSuccessor", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ")", "{"], "File": "BPFInstrInfo10", "Func": "analyzeBranch", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11351, "Length": 177, "Cover_Rate": 0.7901785714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasUnimplementedSIMD128", "(", ")", "const", "{", "return", "SIMDLevel", ">=", "UnimplementedSIMD128", ";"], "ground_truth": ["}"], "File": "WebAssemblySubtarget10", "Func": "hasUnimplementedSIMD128", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11352, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TRI", "->", "isVirtualRegister", "(", "*", "I", ")", ")", "continue", ";", "MachineInstr", "*", "Def", "=", "MRI", "->", "getVRegDef", "(", "*", "I", ")", ";", "if", "(", "!", "Def", ")", "continue", ";", "elideCopiesAndPHIs", "(", "Def", ",", "DefSrcs", ")", ";", "for", "(", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "::", "iterator", "II", "=", "DefSrcs", ".", "begin", "(", ")", ",", "EE", "=", "DefSrcs", ".", "end", "(", ")", ";", "II", "!=", "EE", ";", "++", "II", ")", "{", "MachineInstr", "*", "MI", "=", "*", "II", ";", "if", "(", "Replacements", ".", "find", "(", "MI", ")", "!=", "Replacements", ".", "end", "(", ")", ")", "continue", ";", "if", "(", "!", "hasPartialWrite", "(", "MI", ")", ")", "continue", ";", "SmallVector", "<", "MachineOperand", "*", ",", "<NUM_LIT>", ">", "Uses", ";", "unsigned", "DPRDefReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "I", "=", "MRI", "->", "use_begin", "(", "DPRDefReg", ")", ",", "E", "=", "MRI", "->", "use_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Uses", ".", "push_back", "(", "&", "I", ".", "getOperand", "(", ")", ")", ";", "unsigned", "NewReg", "=", "optimizeSDPattern", "(", "MI", ")", ";", "if", "(", "NewReg", "!=", "<NUM_LIT>", ")", "{", "Modified", "=", "true", ";", "for", "(", "SmallVectorImpl", "<", "MachineOperand", "*", ">", "::", "const_iterator", "I", "=", "Uses", ".", "begin", "(", ")", ",", "E", "=", "Uses", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "*", "I", "<<", "<STR_LIT>", "<<", "PrintReg", "(", "NewReg", ")", "<<", "<STR_LIT>", ")", ";", "(", "*", "I", ")", "->", "substVirtReg", "(", "NewReg", ",", "<NUM_LIT>", ",", "*", "TRI", ")", ";"], "ground_truth": ["}"], "File": "A15SDOptimizer3", "Func": "runOnInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11353, "Length": 260, "Cover_Rate": 0.7580174927113703, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_vcvtph2uqq512_mask_round", "(", "__A", ",", "_mm512_setzero_si512", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm512_cvtph_epu64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11354, "Length": 19, "Cover_Rate": 0.76, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", "==", "<STR_LIT>", ")", "if", "(", "(", "!", "Subtarget", "->", "isSingleFloat", "(", ")", ")", "&&", "(", "!", "Subtarget", "->", "isFP64bit", "(", ")", ")", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "}", "}", "return", "TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "Constraint", ",", "VT", ")", ";"], "ground_truth": ["}"], "File": "MipsISelLowering115", "Func": "getRegForInlineAsmConstraint", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11355, "Length": 49, "Cover_Rate": 0.3602941176470588, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "combineSBB", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ")", "{", "if", "(", "SDValue", "Flags", "=", "combineCarryThroughADD", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ")", ")", "{", "MVT", "VT", "=", "N", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "VT", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VTs", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Flags", ")", ";", "}", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isNullConstant", "(", "Op1", ")", "&&", "!", "N", "->", "hasAnyUseOfValue", "(", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getVTList", "(", ")", ",", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "combineSBB", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11356, "Length": 173, "Cover_Rate": 0.9505494505494505, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "'r'", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "default", ":", "break", ";", "}", "return", "TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "TRI", ",", "Constraint", ",", "VT", ")", ";"], "ground_truth": ["}"], "File": "BPFISelLowering", "Func": "getRegForInlineAsmConstraint", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11357, "Length": 32, "Cover_Rate": 0.4050632911392405, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Relocator", "::", "DWord", "A", "=", "pReloc", ".", "target", "(", ")", "+", "pReloc", ".", "addend", "(", ")", ";", "Relocator", "::", "Address", "S", "=", "pReloc", ".", "symValue", "(", ")", ";"], "ground_truth": ["pReloc", ".", "target", "(", ")", "=", "S", "+", "A", ";"], "File": "X86Relocator", "Func": "tls_ldo_32", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11358, "Length": 38, "Cover_Rate": 0.6551724137931034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "ScratchRsrcReg", "=", "MFI", "->", "getScratchRSrcReg", "(", ")", ";", "if", "(", "ScratchRsrcReg", "==", "<STR_LIT>", ")", "return", "<STR_LIT>", ";", "if", "(", "ST", ".", "hasSGPRInitBug", "(", ")", "||", "ScratchRsrcReg", "!=", "TRI", "->", "reservedPrivateSegmentBufferReg", "(", "MF", ")", ")", "return", "ScratchRsrcReg", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "unsigned", "NumPreloaded", "=", "(", "MFI", "->", "getNumPreloadedSGPRs", "(", ")", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "ArrayRef", "<", "MCPhysReg", ">", "AllSGPR128s", "=", "getAllSGPR128", "(", "ST", ",", "MF", ")", ";"], "ground_truth": ["AllSGPR128s", "=", "AllSGPR128s", ".", "slice", "(", "std", "::", "min", "(", "static_cast", "<", "unsigned", ">", "(", "AllSGPR128s", ".", "size", "(", ")", ")", ",", "NumPreloaded", ")", ")", ";"], "File": "SIFrameLowering29", "Func": "getReservedPrivateSegmentBufferReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11359, "Length": 102, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IsDead", "=", "false", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printReg", "(", "Reg", ",", "TRI", ")", "<<", "<STR_LIT>", "<<", "(", "IsDead", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", "<<", "<STR_LIT>", ")", ";", "if", "(", "IsDead", ")", "{", "LRegion", "->", "removeLiveOut", "(", "Reg", ")", ";", "}", "WasLiveOut", "=", "true", ";", "}", "}"], "ground_truth": ["if", "(", "WasLiveOut", ")", "LRegion", "->", "addLiveOut", "(", "CombinedSourceReg", ")", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "replaceLiveOutRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11360, "Length": 64, "Cover_Rate": 0.3404255319148936, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_u32_p16", "(", "poly16x8_t", "__a", ")", "{"], "ground_truth": ["return", "(", "uint32x4_t", ")", "__a", ";"], "File": "arm", "Func": "neon_vreinterpretq_u32_p16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11361, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "=", "(", "(", "Value", "+", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Value", "=", "(", "(", "Value", "+", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Value", ">>=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Value", "-=", "<NUM_LIT>", ";", "Value", "=", "(", "int64_t", ")", "Value", "/", "<NUM_LIT>", ";", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Value", ")", ")", "{", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "Value", "-=", "<NUM_LIT>", ";", "Value", "=", "(", "int64_t", ")", "Value", "/", "<NUM_LIT>", ";", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Value", ")", ")", "{", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "Value", "-=", "<NUM_LIT>", ";", "Value", "=", "(", "int64_t", ")", "Value", "/", "<NUM_LIT>", ";", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Value", ")", ")", "{", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "Value", "=", "(", "int64_t", ")", "Value", "/", "<NUM_LIT>", ";", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Value", ")", ")", "{", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "(", "Value", "&", "<NUM_LIT>", ")", ")", "{", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "}", "Value", "=", "(", "int64_t", ")", "Value", "/", "<NUM_LIT>", ";", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Value", ")", ")", "{", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "Value", "=", "(", "int64_t", ")", "Value", "/", "<NUM_LIT>", ";", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Value", ")", ")", "{", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "Value", "=", "(", "int64_t", ")", "Value", "/", "<NUM_LIT>", ";", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Value", ")", ")", "{", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";", "}", "break", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "MipsAsmBackend10", "Func": "adjustFixupValue", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11362, "Length": 383, "Cover_Rate": 0.47696139476961397, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Opc", "=", "<STR_LIT>", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "OriginalCall", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "getInstr", "(", ")", ";", "bool", "RAXImplicitDead", "=", "false", ";", "for", "(", "MachineOperand", "&", "Op", ":", "llvm", "::", "drop_begin", "(", "MI", ".", "operands", "(", ")", ")", ")", "{", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "isImplicit", "(", ")", "&&", "Op", ".", "isDead", "(", ")", "&&", "TRI", "->", "regsOverlap", "(", "Op", ".", "getReg", "(", ")", ",", "<STR_LIT>", ")", ")", "{", "Op", ".", "setIsDead", "(", "false", ")", ";"], "ground_truth": ["Op", ".", "setIsDef", "(", "true", ")", ";"], "File": "X86ExpandPseudo11", "Func": "expandCALL_RVMARKER", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11363, "Length": 147, "Cover_Rate": 0.3174946004319654, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CurArgIdx", "=", "Ins", "[", "VA", ".", "getValNo", "(", ")", "]", ".", "OrigArgIndex", ";", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "EVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "ArgValue1", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]", ",", "Chain", ",", "DAG", ",", "dl", ")", ";", "VA", "=", "ArgLocs", "[", "++", "i", "]", ";", "SDValue", "ArgValue2", ";", "if", "(", "VA", ".", "isMemLoc", "(", ")", ")", "{", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";", "ArgValue2", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "dl", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "ArgValue2", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]", ",", "Chain", ",", "DAG", ",", "dl", ")", ";", "}", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ArgValue", ",", "ArgValue1", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ArgValue", ",", "ArgValue2", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "ArgValue", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]", ",", "Chain", ",", "DAG", ",", "dl", ")", ";", "}", "else", "{", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "RegVT", "==", "<STR_LIT>", ")", "RC", "=", "&", "<STR_LIT>", ";", "else", "if", "(", "RegVT", "==", "<STR_LIT>", ")", "RC", "=", "&", "<STR_LIT>", ";", "else", "if", "(", "RegVT", "==", "<STR_LIT>", ")", "RC", "=", "&", "<STR_LIT>", ";", "else", "if", "(", "RegVT", "==", "<STR_LIT>", ")", "RC", "=", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "?", "(", "const", "TargetRegisterClass", "*", ")", "&", "<STR_LIT>", ":", "(", "const", "TargetRegisterClass", "*", ")", "&", "<STR_LIT>", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg", ",", "RegVT", ")", ";", "}", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["case", "CCValAssign", "::", "Full", ":", "break", ";"], "File": "ARMISelLowering107", "Func": "LowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11364, "Length": 393, "Cover_Rate": 0.3572727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "MSP430ISelLowering39", "Func": "LowerBR_CC", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11365, "Length": 40, "Cover_Rate": 0.30303030303030304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "MBB", ".", "findDebugLoc", "(", "I", ")", ",", "get", "(", "Opcode", ")", ",", "DstReg", ")", ";", "if", "(", "Src1Reg", ")", "{", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "Src0Reg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";", "if", "(", "Src1Reg", ")", "{"], "ground_truth": ["MIB", ".", "addReg", "(", "Src1Reg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";"], "File": "R600InstrInfo11", "Func": "buildDefaultInstruction", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11366, "Length": 123, "Cover_Rate": 0.6833333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ")", ";", "RHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "RHS", ")", ";", "int", "Ops", "[", "<NUM_LIT>", "]", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "Ops", "[", "i", "]", "=", "i", "+", "Amt", ";", "SDValue", "T", "=", "DAG", ".", "getVectorShuffle", "(", "<STR_LIT>", ",", "dl", ",", "LHS", ",", "RHS", ",", "Ops", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "T", ")", ";"], "File": "PPCISelLowering (2)", "Func": "BuildVSLDOI", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11367, "Length": 91, "Cover_Rate": 0.7109375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "LowerSVEIntReduction", "(", "N", ",", "<STR_LIT>", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSVEIntReduction", "(", "N", ",", "<STR_LIT>", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSVEIntReduction", "(", "N", ",", "<STR_LIT>", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSVEIntReduction", "(", "N", ",", "<STR_LIT>", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSVEIntrinsicIndex", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSVEIntrinsicDUP", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSVEIntrinsicEXT", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "combineSVEReductionOrderedFP", "(", "N", ",", "<STR_LIT>", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "combineSVEReductionFP", "(", "N", ",", "<STR_LIT>", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "combineSVEReductionFP", "(", "N", ",", "<STR_LIT>", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "combineSVEReductionFP", "(", "N", ",", "<STR_LIT>", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "combineSVEReductionFP", "(", "N", ",", "<STR_LIT>", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "combineSVEReductionFP", "(", "N", ",", "<STR_LIT>", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "tryConvertSVEWideCompare", "(", "N", ",", "<STR_LIT>", ",", "false", ",", "DCI", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "tryConvertSVEWideCompare", "(", "N", ",", "<STR_LIT>", ",", "false", ",", "DCI", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "tryConvertSVEWideCompare", "(", "N", ",", "<STR_LIT>", ",", "false", ",", "DCI", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "tryConvertSVEWideCompare", "(", "N", ",", "<STR_LIT>", ",", "false", ",", "DCI", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "tryConvertSVEWideCompare", "(", "N", ",", "<STR_LIT>", ",", "true", ",", "DCI", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "tryConvertSVEWideCompare", "(", "N", ",", "<STR_LIT>", ",", "true", ",", "DCI", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "tryConvertSVEWideCompare", "(", "N", ",", "<STR_LIT>", ",", "false", ",", "DCI", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "tryConvertSVEWideCompare", "(", "N", ",", "<STR_LIT>", ",", "false", ",", "DCI", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "tryConvertSVEWideCompare", "(", "N", ",", "<STR_LIT>", ",", "true", ",", "DCI", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "tryConvertSVEWideCompare", "(", "N", ",", "<STR_LIT>", ",", "true", ",", "DCI", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "getPTest", "(", "DAG", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ")", ";"], "File": "AArch64ISelLowering97", "Func": "performIntrinsicCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11368, "Length": 524, "Cover_Rate": 0.43270024772914945, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ConstantPoolMBB", "::", "<ISA_LIT>ConstantPoolMBB", "(", "LLVMContext", "&", "C", ",", "const", "MachineBasicBlock", "*", "mbb", ",", "unsigned", "id", ",", "unsigned", "char", "PCAdj", ",", "<STR_LIT>", "Modifier", ",", "bool", "AddCurrentAddress", ")", ":", "<ISA_LIT>ConstantPoolValue", "(", "C", ",", "id", ",", "<STR_LIT>", ",", "PCAdj", ",", "Modifier", ",", "AddCurrentAddress", ")", ",", "MBB", "(", "mbb", ")", "{"], "ground_truth": ["}"], "File": "ARMConstantPoolValue (2)", "Func": "ARMConstantPoolMBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11369, "Length": 48, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>IndirectThunks", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "getPassName", "(", ")", "<<", "'\\n'", ")", ";", "auto", "&", "MMI", "=", "getAnalysis", "<", "MachineModuleInfoWrapperPass", ">", "(", ")", ".", "getMMI", "(", ")", ";"], "ground_truth": ["return", "runTIs", "(", "MMI", ",", "MF", ",", "TIs", ")", ";"], "File": "X86IndirectThunks", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11370, "Length": 48, "Cover_Rate": 0.9795918367346939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "flag_pic", ")", "return", "false", ";", "if", "(", "SYMBOL_REF_SMALL_P", "(", "symbol", ")", ")", "return", "false", ";", "return", "default_use_anchors_for_symbol_p", "(", "symbol", ")", ";"], "ground_truth": ["}"], "File": "arc", "Func": "arc_use_anchors_for_symbol_p", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11371, "Length": 24, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "need_atomic_barrier_p", "(", "model", ",", "true", ")", ")", "emit_insn", "(", "gen_memory_barrier", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "tilegx", "Func": "tilegx_pre_atomic_barrier", "Target": "tilegx", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 11372, "Length": 17, "Cover_Rate": 0.68, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "{", "if", "(", "state_transition", "(", "state", ",", "mips_ls2", ".", "alu2_turn_enabled_insn", ")", ">=", "<NUM_LIT>", ")", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "cpu_unit_reservation_p", "(", "state", ",", "mips_ls2", ".", "falu1_core_unit_code", ")", ")", "{", "gcc_unreachable", "(", ")", ";", "mips_ls2", ".", "falu1_turn_p", "=", "false", ";", "}", "if", "(", "cpu_unit_reservation_p", "(", "state", ",", "mips_ls2", ".", "falu2_core_unit_code", ")", ")", "mips_ls2", ".", "falu1_turn_p", "=", "true", ";", "if", "(", "mips_ls2", ".", "falu1_turn_p", ")", "{", "if", "(", "state_transition", "(", "state", ",", "mips_ls2", ".", "falu1_turn_enabled_insn", ")", ">=", "<NUM_LIT>", ")", "gcc_unreachable", "(", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "mips", "Func": "mips_ls2_dfa_post_advance_cycle", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11373, "Length": 87, "Cover_Rate": 0.4627659574468085, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "DispatchPtrName", "=", "<STR_LIT>", "(", "<STR_LIT>", ")", ";", "Function", "*", "DispatchPtr", "=", "F", ".", "getParent", "(", ")", "->", "getFunction", "(", "DispatchPtrName", ")", ";", "if", "(", "!", "DispatchPtr", ")", "return", "PreservedAnalyses", "::", "all", "(", ")", ";", "for", "(", "Instruction", "&", "I", ":", "instructions", "(", "F", ")", ")", "{", "if", "(", "CallInst", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "&", "I", ")", ")", "{", "if", "(", "CI", "->", "getCalledFunction", "(", ")", "==", "DispatchPtr", ")", "processUse", "(", "CI", ")", ";", "}", "}", "return", "PreservedAnalyses", "::", "all", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULowerKernelAttributes2", "Func": "run", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11374, "Length": 88, "Cover_Rate": 0.8301886792452831, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vld1_lane_s16", "(", "const", "int16_t", "*", "__a", ",", "int16x4_t", "__b", ",", "const", "int", "__c", ")", "{"], "ground_truth": ["return", "(", "int16x4_t", ")", "__builtin_neon_vld1_lanev4hi", "(", "(", "const", "__builtin_neon_hi", "*", ")", "__a", ",", "__b", ",", "__c", ")", ";"], "File": "arm", "Func": "neon_vld1_lane_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11375, "Length": 33, "Cover_Rate": 0.9705882352941176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_neon_vst2_lanev4sf", "(", "(", "__builtin_neon_sf", "*", ")", "__a", ",", "__bu", ".", "__o", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vst2q_lane_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11376, "Length": 16, "Cover_Rate": 0.35555555555555557, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "State", "=", "EMS_None", ";"], "ground_truth": ["MCELFStreamer", "::", "reset", "(", ")", ";"], "File": "CSKYELFStreamer", "Func": "reset", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11377, "Length": 10, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RTLIB", "::", "Libcall", "LC", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "LC", "=", "RTLIB", "::", "getFPTOSINT", "(", "Op0", ".", "getValueType", "(", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";", "else", "LC", "=", "RTLIB", "::", "getFPTOUINT", "(", "Op0", ".", "getValueType", "(", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";", "MakeLibCallOptions", "CallOptions", ";", "EVT", "OpVT", "=", "Op0", ".", "getValueType", "(", ")", ";", "CallOptions", ".", "setTypeListBeforeSoften", "(", "OpVT", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "true", ")", ";", "SDValue", "Chain", "=", "IsStrict", "?", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ":", "SDValue", "(", ")", ";", "SDValue", "Result", ";", "std", "::", "tie", "(", "Result", ",", "Chain", ")", "=", "makeLibCall", "(", "DAG", ",", "LC", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Op0", ",", "CallOptions", ",", "DL", ",", "Chain", ")", ";", "Results", ".", "push_back", "(", "Result", ")", ";", "if", "(", "IsStrict", ")", "Results", ".", "push_back", "(", "Chain", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "assert", "(", "!", "Subtarget", ".", "is64Bit", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "RCW", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VTs", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Results", ".", "push_back", "(", "RCW", ")", ";", "Results", ".", "push_back", "(", "RCW", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "Results", ".", "push_back", "(", "RCW", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "assert", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "&&", "Subtarget", ".", "is64Bit", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", ";", "Results", ".", "push_back", "(", "customLegalizeToWOpWithSExt", "(", "N", ",", "DAG", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "assert", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "&&", "Subtarget", ".", "is64Bit", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", ";", "Results", ".", "push_back", "(", "customLegalizeToWOp", "(", "N", ",", "DAG", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "assert", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "&&", "Subtarget", ".", "is64Bit", "(", ")", "&&", "Subtarget", ".", "hasStdExtM", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", ";", "Results", ".", "push_back", "(", "customLegalizeToWOp", "(", "N", ",", "DAG", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "{", "assert", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "&&", "Subtarget", ".", "is64Bit", "(", ")", "&&", "Subtarget", ".", "hasStdExtF", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["SDLoc", "DL", "(", "N", ")", ";"], "File": "RISCVISelLowering47", "Func": "ReplaceNodeResults", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11378, "Length": 483, "Cover_Rate": 0.6717663421418637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MandarinGenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", "{"], "ground_truth": ["ParseSubtargetFeatures", "(", "CPU", ",", "FS", ")", ";"], "File": "MandarinSubtarget", "Func": "MandarinSubtarget", "Target": "Mandarin", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11379, "Length": 16, "Cover_Rate": 0.37209302325581395, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "argspace_offset", ")", "{", "emit_insn", "(", "gen_add2_insn", "(", "stack_pointer_rtx", ",", "GEN_INT", "(", "argspace_offset", ")", ")", ")", ";", "argspace_offset", "=", "<NUM_LIT>", ";", "}", "mem", "=", "gen_rtx_MEM", "(", "SImode", ",", "gen_rtx_POST_INC", "(", "SImode", ",", "stack_pointer_rtx", ")", ")", ";", "set_mem_alias_set", "(", "mem", ",", "get_frame_alias_set", "(", ")", ")", ";", "insn", "=", "emit_move_insn", "(", "gen_raw_REG", "(", "SImode", ",", "regno", ")", ",", "mem", ")", ";", "REG_NOTES", "(", "insn", ")", "=", "alloc_EXPR_LIST", "(", "REG_INC", ",", "stack_pointer_rtx", ",", "REG_NOTES", "(", "insn", ")", ")", ";", "}", "if", "(", "last_movem_reg", "!=", "-", "<NUM_LIT>", ")", "{", "rtx", "insn", ";", "if", "(", "argspace_offset", ")", "{", "emit_insn", "(", "gen_add2_insn", "(", "stack_pointer_rtx", ",", "GEN_INT", "(", "argspace_offset", ")", ")", ")", ";", "argspace_offset", "=", "<NUM_LIT>", ";", "}", "mem", "=", "gen_rtx_MEM", "(", "SImode", ",", "gen_rtx_POST_INC", "(", "SImode", ",", "stack_pointer_rtx", ")", ")", ";", "set_mem_alias_set", "(", "mem", ",", "get_frame_alias_set", "(", ")", ")", ";", "insn", "=", "emit_insn", "(", "cris_gen_movem_load", "(", "mem", ",", "GEN_INT", "(", "last_movem_reg", "+", "<NUM_LIT>", ")", ")", ")", ";", "if", "(", "side_effects_p", "(", "PATTERN", "(", "insn", ")", ")", ")", "REG_NOTES", "(", "insn", ")", "=", "alloc_EXPR_LIST", "(", "REG_INC", ",", "stack_pointer_rtx", ",", "REG_NOTES", "(", "insn", ")", ")", ";", "}", "if", "(", "frame_pointer_needed", ")", "{", "rtx", "insn", ";", "emit_insn", "(", "gen_cris_frame_deallocated_barrier", "(", ")", ")", ";", "emit_move_insn", "(", "stack_pointer_rtx", ",", "hard_frame_pointer_rtx", ")", ";", "mem", "=", "gen_rtx_MEM", "(", "SImode", ",", "gen_rtx_POST_INC", "(", "SImode", ",", "stack_pointer_rtx", ")", ")", ";", "set_mem_alias_set", "(", "mem", ",", "get_frame_alias_set", "(", ")", ")", ";", "insn", "=", "emit_move_insn", "(", "hard_frame_pointer_rtx", ",", "mem", ")", ";", "REG_NOTES", "(", "insn", ")", "=", "alloc_EXPR_LIST", "(", "REG_INC", ",", "stack_pointer_rtx", ",", "REG_NOTES", "(", "insn", ")", ")", ";", "}", "else", "if", "(", "(", "size", "+", "argspace_offset", ")", "!=", "<NUM_LIT>", ")", "{", "emit_insn", "(", "gen_cris_frame_deallocated_barrier", "(", ")", ")", ";", "size", "+=", "argspace_offset", ";", "emit_insn", "(", "gen_add2_insn", "(", "stack_pointer_rtx", ",", "GEN_INT", "(", "size", ")", ")", ")", ";", "}", "if", "(", "return_address_on_stack", "&&", "pretend", "==", "<NUM_LIT>", ")", "{", "if", "(", "crtl", "->", "calls_eh_return", ")", "{", "rtx", "mem", ";", "rtx", "insn", ";", "rtx", "srpreg", "=", "gen_raw_REG", "(", "SImode", ",", "CRIS_SRP_REGNUM", ")", ";", "mem", "=", "gen_rtx_MEM", "(", "SImode", ",", "gen_rtx_POST_INC", "(", "SImode", ",", "stack_pointer_rtx", ")", ")", ";", "set_mem_alias_set", "(", "mem", ",", "get_frame_alias_set", "(", ")", ")", ";", "insn", "=", "emit_move_insn", "(", "srpreg", ",", "mem", ")", ";", "REG_NOTES", "(", "insn", ")", "=", "alloc_EXPR_LIST", "(", "REG_INC", ",", "stack_pointer_rtx", ",", "REG_NOTES", "(", "insn", ")", ")", ";", "if", "(", "crtl", "->", "calls_eh_return", ")", "emit_insn", "(", "gen_add2_insn", "(", "stack_pointer_rtx", ",", "gen_raw_REG", "(", "SImode", ",", "CRIS_STACKADJ_REG", ")", ")", ")", ";", "cris_expand_return", "(", "false", ")", ";", "}", "else", "cris_expand_return", "(", "true", ")", ";", "return", ";", "}", "if", "(", "pretend", "!=", "<NUM_LIT>", ")", "{", "if", "(", "return_address_on_stack", ")", "{", "rtx", "mem", ";", "rtx", "srpreg", "=", "gen_raw_REG", "(", "SImode", ",", "CRIS_SRP_REGNUM", ")", ";", "rtx", "insn", ";", "mem", "=", "gen_rtx_MEM", "(", "SImode", ",", "gen_rtx_POST_INC", "(", "SImode", ",", "stack_pointer_rtx", ")", ")", ";", "set_mem_alias_set", "(", "mem", ",", "get_frame_alias_set", "(", ")", ")", ";", "insn", "=", "emit_move_insn", "(", "srpreg", ",", "mem", ")", ";", "REG_NOTES", "(", "insn", ")", "=", "alloc_EXPR_LIST", "(", "REG_INC", ",", "stack_pointer_rtx", ",", "REG_NOTES", "(", "insn", ")", ")", ";"], "ground_truth": ["}"], "File": "cris", "Func": "cris_expand_epilogue", "Target": "cris", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11380, "Length": 484, "Cover_Rate": 0.7034883720930233, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "DivRemEntry", "&", "TypeEntry", "=", "*", "OpEntryIt", ";", "const", "DivRemEntry", "::", "DivRemResult", "&", "OpEntry", "=", "TypeEntry", ".", "ResultTable", "[", "OpIndex", "]", ";", "const", "TargetRegisterClass", "*", "RegRC", "=", "getRegClass", "(", "RegTy", ",", "*", "RegRB", ")", ";", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "Op1Reg", ",", "*", "RegRC", ",", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "Op2Reg", ",", "*", "RegRC", ",", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "RegRC", ",", "MRI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "TII", ".", "getName", "(", "I", ".", "getOpcode", "(", ")", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "OpEntry", ".", "OpCopy", ")", ",", "TypeEntry", ".", "LowInReg", ")", ".", "addReg", "(", "Op1Reg", ")", ";", "if", "(", "OpEntry", ".", "OpSignExtend", ")", "{", "if", "(", "OpEntry", ".", "IsOpSigned", ")", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "OpEntry", ".", "OpSignExtend", ")", ")", ";", "else", "{", "Register", "Zero32", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Zero32", ")", ";", "if", "(", "RegTy", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "Copy", ")", ",", "TypeEntry", ".", "HighInReg", ")", ".", "addReg", "(", "Zero32", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "RegTy", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "Copy", ")", ",", "TypeEntry", ".", "HighInReg", ")", ".", "addReg", "(", "Zero32", ")", ";", "}", "else", "if", "(", "RegTy", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "SUBREG_TO_REG", ")", ",", "TypeEntry", ".", "HighInReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "Zero32", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "}", "}", "}", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "OpEntry", ".", "OpDivRem", ")", ")", ".", "addReg", "(", "Op2Reg", ")", ";"], "ground_truth": ["if", "(", "(", "I", ".", "getOpcode", "(", ")", "==", "Instruction", "::", "SRem", "||", "I", ".", "getOpcode", "(", ")", "==", "Instruction", "::", "URem", ")", "&&", "OpEntry", ".", "DivRemResultReg", "==", "<STR_LIT>", "&&", "STI", ".", "is64Bit", "(", ")", ")", "{"], "File": "X86InstructionSelector", "Func": "selectDivRem", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11381, "Length": 446, "Cover_Rate": 0.3245997088791849, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "AMDGPUPassConfig", "::", "addInstSelector", "(", ")", "{"], "ground_truth": ["addPass", "(", "createAMDGPUPeepholeOpt", "(", "*", "TM", ")", ")", ";"], "File": "AMDGPUTargetMachine41", "Func": "addInstSelector", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11382, "Length": 16, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "theEntry", "->", "contOnRegs", ".", "insert", "(", "regNum", ")", ";", "if", "(", "DEBUGME", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "loopRep", "->", "getHeader", "(", ")", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "regNum", "<<", "<STR_LIT>", ";", "}"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer16", "Func": "addLoopContOnReg", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11383, "Length": 39, "Cover_Rate": 0.4936708860759494, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "{", "return", "CreateCopyOfByValArgument", "(", "Arg", ",", "PtrOff", ",", "Chain", ",", "Flags", ",", "DAG", ",", "dl", ")", ";", "}", "return", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Arg", ",", "PtrOff", ",", "PseudoSourceValue", "::", "getStack", "(", ")", ",", "LocMemOffset", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering109", "Func": "LowerMemOpCallTo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11384, "Length": 55, "Cover_Rate": 0.4330708661417323, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "TBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "continue", ";", "}", "assert", "(", "I", "->", "getNumExplicitOperands", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "<STR_LIT>", "BranchCode", "=", "<STR_LIT>", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "Cond", ".", "empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "TargetBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "AllowModify", "&&", "UnCondBrIter", "!=", "MBB", ".", "end", "(", ")", "&&", "MBB", ".", "isLayoutSuccessor", "(", "TargetBB", ")", ")", "{", "BranchCode", "=", "GetOppositeBranchCondition", "(", "BranchCode", ")", ";", "MachineBasicBlock", "::", "iterator", "OldInst", "=", "I", ";", "BuildMI", "(", "MBB", ",", "UnCondBrIter", ",", "MBB", ".", "findDebugLoc", "(", "I", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "UnCondBrIter", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ".", "addImm", "(", "BranchCode", ")", ";", "BuildMI", "(", "MBB", ",", "UnCondBrIter", ",", "MBB", ".", "findDebugLoc", "(", "I", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TargetBB", ")", ";", "OldInst", "->", "eraseFromParent", "(", ")", ";", "UnCondBrIter", "->", "eraseFromParent", "(", ")", ";", "UnCondBrIter", "=", "MBB", ".", "end", "(", ")", ";"], "ground_truth": ["I", "=", "MBB", ".", "end", "(", ")", ";"], "File": "Z80oldInstrInfo", "Func": "analyzeBranch", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11385, "Length": 195, "Cover_Rate": 0.4045643153526971, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "size", ";"], "ground_truth": ["if", "(", "mode", "==", "BLKmode", ")", "size", "=", "int_size_in_bytes", "(", "type", ")", ";"], "File": "avr", "Func": "avr_num_arg_regs", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11386, "Length": 16, "Cover_Rate": 0.34782608695652173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "delete", "m_pRelaDyn", ";", "delete", "m_pRelaPLT", ";", "delete", "m_pDynamic", ";"], "ground_truth": ["}"], "File": "HexagonLDBackend", "Func": "~HexagonLDBackend", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11387, "Length": 10, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "N", "=", "Elements", ".", "getNumElements", "(", ")", ";", "i", "<", "N", ";", "++", "i", ")", "{", "DIDescriptor", "Element", "=", "Elements", ".", "getElement", "(", "i", ")", ";", "if", "(", "Element", ".", "getTag", "(", ")", "==", "dwarf", "::", "DW_TAG_subrange_type", ")", "{", "TypeNo", "=", "TypeNo", "<<", "<STR_LIT>", ";", "TypeNo", "=", "TypeNo", "|", "<STR_LIT>", ";", "DISubrange", "SubRange", "=", "DISubrange", "(", "Element", ".", "getGV", "(", ")", ")", ";", "Dimension", "[", "i", "]", "=", "SubRange", ".", "getHi", "(", ")", "-", "SubRange", ".", "getLo", "(", ")", "+", "<NUM_LIT>", ";"], "ground_truth": ["Aux", "[", "<NUM_LIT>", "+", "i", "*", "<NUM_LIT>", "+", "<NUM_LIT>", "]", "=", "Dimension", "[", "i", "]", ";"], "File": "PIC16DebugInfo1", "Func": "PopulateArrayTypeInfo", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11388, "Length": 105, "Cover_Rate": 0.41015625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "MEM", ":", "operands", "[", "<NUM_LIT>", "]", "=", "adjust_address", "(", "operands", "[", "<NUM_LIT>", "]", ",", "DImode", ",", "<NUM_LIT>", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "adjust_address", "(", "operands", "[", "<NUM_LIT>", "]", ",", "DImode", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "CONST_DOUBLE", ":", "gcc_assert", "(", "operands", "[", "<NUM_LIT>", "]", "==", "CONST0_RTX", "(", "TFmode", ")", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]", "=", "const0_rtx", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "switch", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "case", "REG", ":"], "ground_truth": ["operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "DImode", ",", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", "+", "<NUM_LIT>", ")", ";"], "File": "alpha3", "Func": "alpha_split_tfmode_pair", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11389, "Length": 112, "Cover_Rate": 0.46473029045643155, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "IsDoLoop", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "IsDoLoop", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "IsDoLoop", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "IsDoLoop", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo13", "Func": "VCTPOpcodeToLSTP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11390, "Length": 38, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "findAllNVVMAnnotation", "(", "const", "GlobalValue", "*", "gv", ",", "const", "std", "::", "string", "&", "prop", ",", "std", "::", "vector", "<", "unsigned", ">", "&", "retval", ")", "{", "MutexGuard", "Guard", "(", "Lock", ")", ";", "const", "Module", "*", "m", "=", "gv", "->", "getParent", "(", ")", ";", "if", "(", "(", "*", "annotationCache", ")", ".", "find", "(", "m", ")", "==", "(", "*", "annotationCache", ")", ".", "end", "(", ")", ")", "cacheAnnotationFromMD", "(", "m", ",", "gv", ")", ";"], "ground_truth": ["else", "if", "(", "(", "*", "annotationCache", ")", "[", "m", "]", ".", "find", "(", "gv", ")", "==", "(", "*", "annotationCache", ")", "[", "m", "]", ".", "end", "(", ")", ")", "cacheAnnotationFromMD", "(", "m", ",", "gv", ")", ";"], "File": "NVPTXUtilities14", "Func": "findAllNVVMAnnotation", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11391, "Length": 105, "Cover_Rate": 0.6521739130434783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vtst_u64", "(", "uint64x1_t", "__a", ",", "uint64x1_t", "__b", ")", "{", "return", "(", "(", "__a", "&", "__b", ")", "!=", "__AARCH64_UINT64_C", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon3_vtst_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11392, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MI", ".", "setDesc", "(", "HII", "->", "get", "(", "NewOpcode", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "HexagonVLIWPacketizer23", "Func": "demoteToDotOld", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11393, "Length": 16, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tilepro_expand_high_multiply", "(", "op0", ",", "op1", ",", "op2", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "tilepro", "Func": "tilepro_expand_umulsi3_highpart", "Target": "tilepro", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 11394, "Length": 12, "Cover_Rate": 0.48, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "TargetOpcode", "::", "KILL", ":", "case", "TargetOpcode", "::", "DBG_VALUE", ":", "return", "<NUM_LIT>", ";", "case", "TargetOpcode", "::", "INLINEASM", ":", "{", "const", "MachineFunction", "*", "MF", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", "->", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";"], "ground_truth": ["return", "TII", ".", "getInlineAsmLength", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSymbolName", "(", ")", ",", "*", "MF", "->", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", ")", ";"], "File": "MSP430InstrInfo13", "Func": "GetInstSizeInBytes", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11395, "Length": 78, "Cover_Rate": 0.3627906976744186, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CallingConv", "::", "ID", "CC", "=", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ";", "return", "(", "(", "CC", "==", "CallingConv", "::", "<ISA_LIT>_INTR", "||", "CC", "==", "CallingConv", "::", "<ISA_LIT>_SIGNAL", ")", "?", "CSR_Interrupts_SaveList", ":", "CSR_Normal_SaveList", ")", ";"], "ground_truth": ["}"], "File": "AVRRegisterInfo12", "Func": "getCalleeSavedRegs", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11396, "Length": 37, "Cover_Rate": 0.7254901960784313, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "TRI", "->", "isVGPR", "(", "*", "MRI", ",", "Opnd", ".", "getReg", "(", ")", ")", ")", ";", "}", ")", ";", "for", "(", "signed", "RegNo", "=", "Interval", ".", "first", ";", "RegNo", "<", "Interval", ".", "second", ";", "++", "RegNo", ")", "{", "setRegScore", "(", "RegNo", ",", "EXP_CNT", ",", "Val", ")", ";", "}"], "ground_truth": ["}"], "File": "SIInsertWaitcnts10", "Func": "setExpScore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11397, "Length": 50, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "VT", ".", "getScalarSizeInBits", "(", ")", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MVT", "MaskEltVT", "=", "<STR_LIT>", "(", "VT", ".", "getScalarSizeInBits", "(", ")", ")", ";", "MVT", "MaskVecVT", "=", "<STR_LIT>", "(", "MaskEltVT", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ";", "SDValue", "MaskNode", "=", "getConstVector", "(", "Mask", ",", "MaskVecVT", ",", "DAG", ",", "DL", ",", "true", ")", ";", "if", "(", "isSingleInputShuffleMask", "(", "Mask", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "MaskNode", ",", "V1", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V1", ",", "MaskNode", ",", "V2", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)3", "Func": "lowerVectorShuffleWithPERMV", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11398, "Length": 97, "Cover_Rate": 0.7348484848484849, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>LegalizerInfo", "::", "legalizeBSwap", "(", "LegalizerHelper", "&", "Helper", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineInstr", "&", "MI", ")", "const", "{", "LLT", "S8", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "assert", "(", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "==", "S8", ")", ";", "assert", "(", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "==", "S8", ")", ";"], "ground_truth": ["Helper", ".", "Observer", ".", "changingInstr", "(", "MI", ")", ";"], "File": "MOSLegalizerInfo", "Func": "legalizeBSwap", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11399, "Length": 80, "Cover_Rate": 0.7207207207207207, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Triple", "&", "TheTriple", "=", "STI", ".", "getTargetTriple", "(", ")", ";", "Is<ISA_LIT>64", "=", "TheTriple", ".", "is<ISA_LIT>64", "(", ")", ";"], "ground_truth": ["IsDarwin", "=", "TheTriple", ".", "isMacOSX", "(", ")", ";"], "File": "PPCAsmParser (2)3", "Func": "PPCAsmParser", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11400, "Length": 27, "Cover_Rate": 0.38571428571428573, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "}", "else", "if", "(", "which_group", "==", "previous_group", ")", "{", "if", "(", "is_dispatch_slot_restricted", "(", "insn", ")", ")", "return", "true", ";", "return", "false", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "rs60003", "Func": "insn_terminates_group_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11401, "Length": 29, "Cover_Rate": 0.32954545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCRegisterInfo", "*", "X", "=", "new", "MCRegisterInfo", "(", ")", ";"], "ground_truth": ["Init<ISA_LIT>MCRegisterInfo", "(", "X", ",", "llvm", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "llvm", "::", "<STR_LIT>", ")", ";"], "File": "M680x0MCTargetDesc", "Func": "createM680x0MCRegisterInfo", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11402, "Length": 26, "Cover_Rate": 0.5777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isValid", "(", ")", ")", "return", "Other", ";", "if", "(", "*", "this", "==", "Other", ")", "return", "*", "this", ";", "return", "<STR_LIT>", "(", ")", ";"], "ground_truth": ["}"], "File": "RISCVInsertVSETVLI7", "Func": "intersect", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11403, "Length": 27, "Cover_Rate": 0.5192307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "&", "Callee", "=", "CLI", ".", "Callee", ";", "auto", "CalleeCC", "=", "CLI", ".", "CallConv", ";", "auto", "IsVarArg", "=", "CLI", ".", "IsVarArg", ";", "auto", "&", "Outs", "=", "CLI", ".", "Outs", ";", "auto", "&", "Caller", "=", "MF", ".", "getFunction", "(", ")", ";", "auto", "CallerCC", "=", "Caller", ".", "getCallingConv", "(", ")", ";", "if", "(", "Caller", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "IsVarArg", ")", "return", "false", ";", "if", "(", "CCInfo", ".", "getNextStackOffset", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["auto", "IsCallerStructRet", "=", "Caller", ".", "hasStructRetAttr", "(", ")", ";"], "File": "RV16KISelLowering", "Func": "IsEligibleForTailCallOptimization", "Target": "RV16K", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11404, "Length": 96, "Cover_Rate": 0.3416370106761566, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "Idx", "==", "<NUM_LIT>", ")", "&&", "Imm", ".", "getBitWidth", "(", ")", "<=", "<NUM_LIT>", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ".", "getSExtValue", "(", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "(", "Idx", "<", "<NUM_LIT>", ")", "||", "(", "Imm", ".", "getBitWidth", "(", ")", "<=", "<NUM_LIT>", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ".", "getSExtValue", "(", ")", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "break", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "X86TargetTransformInfo119", "Func": "getIntImmCostIntrin", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11405, "Length": 78, "Cover_Rate": 0.3391304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getVectorNumElements", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "int", "Elt", "=", "N", "->", "getMaskElt", "(", "i", ")", ";", "if", "(", "Elt", ">=", "<NUM_LIT>", "&&", "Elt", "!=", "<NUM_LIT>", ")", "return", "false", ";", "}", "bool", "HasHi", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{"], "ground_truth": ["int", "Elt", "=", "N", "->", "getMaskElt", "(", "i", ")", ";"], "File": "X86ISelLowering144", "Func": "isMOVSHDUPMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11406, "Length": 87, "Cover_Rate": 0.696, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "stack_top_dies", "=", "find_regno_note", "(", "insn", ",", "REG_DEAD", ",", "FIRST_STACK_REG", ")", ";", "bool", "dimode_p", "=", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "DImode", ";", "int", "round_mode", "=", "get_attr_i387_cw", "(", "insn", ")", ";", "static", "char", "buf", "[", "<NUM_LIT>", "]", ";", "const", "char", "*", "p", ";", "if", "(", "(", "dimode_p", "||", "fisttp", ")", "&&", "!", "stack_top_dies", ")", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "gcc_assert", "(", "STACK_TOP_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "gcc_assert", "(", "MEM_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "gcc_assert", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "!=", "TFmode", ")", ";", "if", "(", "fisttp", ")", "return", "<STR_LIT>", ";", "strcpy", "(", "buf", ",", "<STR_LIT>", ")", ";", "if", "(", "round_mode", "!=", "I387_CW_ANY", ")", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "p", "=", "<STR_LIT>", ";", "strcat", "(", "buf", ",", "p", "+", "!", "(", "stack_top_dies", "||", "dimode_p", ")", ")", ";"], "ground_truth": ["output_asm_insn", "(", "buf", ",", "operands", ")", ";"], "File": "i386", "Func": "output_fix_trunc", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11407, "Length": 150, "Cover_Rate": 0.8152173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "arch_id", "=", "mcu", "->", "arch_id", ";", "print_mcus", "(", "n_mcus", ")", ";", "n_mcus", "=", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "sizeof", "(", "avr_texinfo", ")", "/", "sizeof", "(", "*", "avr_texinfo", ")", ";", "i", "++", ")", "if", "(", "arch_id", "==", "avr_texinfo", "[", "i", "]", ".", "arch_id", ")", "printf", "(", "<STR_LIT>", ",", "mcu", "->", "name", ",", "avr_texinfo", "[", "i", "]", ".", "texinfo", ")", ";"], "ground_truth": ["}"], "File": "gen-avr-mmcu-texi5", "Func": "main", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11408, "Length": 65, "Cover_Rate": 0.32019704433497537, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "override", "{"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "ECLairAsmBackend", "Func": "getNumFixupKinds", "Target": "ECLair", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11409, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "size_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "Contents", ".", "size", "(", ")", ";", "++", "i", ")", "if", "(", "Contents", "[", "i", "]", ".", "Tag", "==", "Attribute", ")", "return", "&", "Contents", "[", "i", "]", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "ARMELFStreamer15", "Func": "getAttributeItem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11410, "Length": 39, "Cover_Rate": 0.8125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "pcrel_opt_pass", "(", "fun", ")", ";"], "ground_truth": ["}"], "File": "rs6000-pcrel-opt", "Func": "execute", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11411, "Length": 7, "Cover_Rate": 0.4117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "InstructionSelector", "*", "getInstructionSelector", "(", ")", "const", "override", "{", "assert", "(", "GISel", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "GISel", "->", "getInstructionSelector", "(", ")", ";"], "File": "AMDGPUSubtarget10", "Func": "getInstructionSelector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11412, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Base", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "GP0Regs", "[", "Base", "]", ")", ")", ";", "else", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Inst", ".", "insert", "(", "Inst", ".", "begin", "(", ")", ",", "MCOperand", "::", "CreateReg", "(", "GP0Regs", "[", "Base", "]", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend64", "<", "<NUM_LIT>", ">", "(", "Disp", "<<", "<NUM_LIT>", ")", ")", ")", ";"], "File": "PPCDisassembler10", "Func": "decodeMemRIXOperands", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11413, "Length": 86, "Cover_Rate": 0.593103448275862, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "HexagonInstrInfo17", "Func": "getDotCurOp", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11414, "Length": 33, "Cover_Rate": 0.3548387096774194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "MaskVT", "=", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "NumElts", ")", ";", "SDValue", "Mask", "=", "combineBitcastvxi1", "(", "DAG", ",", "MaskVT", ",", "SrcOps", "[", "<NUM_LIT>", "]", ",", "dl", ",", "Subtarget", ")", ";", "if", "(", "!", "Mask", "&&", "TLI", ".", "isTypeLegal", "(", "SrcOps", "[", "<NUM_LIT>", "]", ".", "getValueType", "(", ")", ")", ")", "Mask", "=", "DAG", ".", "getBitcast", "(", "MaskVT", ",", "SrcOps", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "Mask", ")", "{", "assert", "(", "SrcPartials", "[", "<NUM_LIT>", "]", ".", "getBitWidth", "(", ")", "==", "NumElts", "&&", "<STR_LIT>", ")", ";", "SDValue", "PartialBits", "=", "DAG", ".", "getConstant", "(", "SrcPartials", "[", "<NUM_LIT>", "]", ",", "dl", ",", "MaskVT", ")", ";", "Mask", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "MaskVT", ",", "Mask", ",", "PartialBits", ")", ";", "return", "DAG", ".", "getSetCC", "(", "dl", ",", "<STR_LIT>", ",", "Mask", ",", "PartialBits", ",", "<STR_LIT>", ")", ";", "}", "}", "}", "if", "(", "SDValue", "V", "=", "combineScalarAndWithMaskSetcc", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "if", "(", "SDValue", "R", "=", "combineBitOpWithMOVMSK", "(", "N", ",", "DAG", ")", ")", "return", "R", ";", "if", "(", "SDValue", "FPLogic", "=", "convertIntLogicToFPLogic", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ")", "return", "FPLogic", ";", "if", "(", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "SDValue", "R", "=", "combineCompareEqual", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ")", "return", "R", ";", "if", "(", "SDValue", "R", "=", "combineAndNotIntoANDNP", "(", "N", ",", "DAG", ")", ")", "return", "R", ";", "if", "(", "SDValue", "ShiftRight", "=", "combineAndMaskToShift", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "ShiftRight", ";", "if", "(", "SDValue", "R", "=", "combineAndLoadToBZHI", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "R", ";", "if", "(", "VT", ".", "isVector", "(", ")", "&&", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "Op", "(", "N", ",", "<NUM_LIT>", ")", ";", "if", "(", "SDValue", "Res", "=", "combine<ISA_LIT>ShufflesRecursively", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ")", "return", "Res", ";", "}"], "ground_truth": ["if", "(", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{"], "File": "X86ISelLowering70", "Func": "combineAnd", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11415, "Length": 368, "Cover_Rate": 0.35452793834296725, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>MCExpr", "(", "VariantKind", "Kind", ",", "const", "MCExpr", "*", "Expr", ")", ":", "Kind", "(", "Kind", ")", ",", "Expr", "(", "Expr", ")", "{"], "ground_truth": ["}"], "File": "LanaiMCExpr", "Func": "LanaiMCExpr", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11416, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PassConfig", "::", "addInstSelector", "(", ")", "{"], "ground_truth": ["addPass", "(", "create<ISA_LIT>ISelDag", "(", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";"], "File": "RISCVTargetMachine", "Func": "addInstSelector", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11417, "Length": 17, "Cover_Rate": 0.8095238095238095, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["}"], "File": "X86AsmPrinter2", "Func": "printSSECC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11418, "Length": 46, "Cover_Rate": 0.38016528925619836, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ThumbBETargetMachine", "::", "ThumbBETargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "ThumbTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "false", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine107", "Func": "ThumbBETargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11419, "Length": 66, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "struct", "machine_function", "*", "moxie_init_machine_status", "(", "void", ")", "{"], "ground_truth": ["return", "ggc_cleared_alloc", "<", "machine_function", ">", "(", ")", ";"], "File": "moxie", "Func": "moxie_init_machine_status", "Target": "moxie", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11420, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "isImm", "(", ")", ")", ";", "Imm", ".", "Kind", "=", "ImmKindTyConst", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "setImmKindConst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11421, "Length": 14, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_pmulhw512_mask", "(", "(", "__v32hi", ")", "__A", ",", "(", "__v32hi", ")", "__B", ",", "(", "__v32hi", ")", "_mm512_setzero_hi", "(", ")", ",", "(", "__mmask32", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin4", "Func": "_mm512_mulhi_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11422, "Length": 31, "Cover_Rate": 0.5849056603773585, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_u64_u16", "(", "uint16x4_t", "__a", ")", "{"], "ground_truth": ["return", "(", "uint64x1_t", ")", "__a", ";"], "File": "arm", "Func": "neon_vreinterpret_u64_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11423, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "ResultMemLocs", ".", "push_back", "(", "std", "::", "make_pair", "(", "VA", ".", "getLocMemOffset", "(", ")", ",", "InVals", ".", "size", "(", ")", ")", ")", ";", "InVals", ".", "push_back", "(", "SDValue", "(", ")", ")", ";", "}", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "MemOpChains", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ResultMemLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "int", "offset", "=", "ResultMemLocs", "[", "i", "]", ".", "first", ";", "unsigned", "index", "=", "ResultMemLocs", "[", "i", "]", ".", "second", ";"], "ground_truth": ["SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "XCoreISelLowering4", "Func": "LowerCallResult", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11424, "Length": 108, "Cover_Rate": 0.3025210084033613, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "C_Other", ";", "case", "'x'", ":", "case", "'w'", ":", "return", "C_RegisterClass", ";", "case", "'Q'", ":", "return", "C_Memory", ";", "}", "}", "return", "TargetLowering", "::", "getConstraintType", "(", "Constraint", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering116", "Func": "getConstraintType", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11425, "Length": 29, "Cover_Rate": 0.4084507042253521, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSymbol", "*", "<ISA_LIT>MCInstLower", "::", "GetGlobalAddressSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "break", ";", "}"], "ground_truth": ["return", "Printer", ".", "GetGlobalValueSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ";"], "File": "ARMMCInstLower26", "Func": "GetGlobalAddressSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11426, "Length": 49, "Cover_Rate": 0.98, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "LEGISelDAGToDAG2", "Func": "getPassName", "Target": "LEG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11427, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vaddq_f64", "(", "float64x2_t", "__a", ",", "float64x2_t", "__b", ")", "{", "return", "__a", "+", "__b", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vaddq_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11428, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>MCInstrAnalysis", "(", "Info", ")", ";"], "ground_truth": ["}"], "File": "CSKYMCTargetDesc", "Func": "createCSKYInstrAnalysis", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11429, "Length": 8, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "<ISA_LIT>SETargetLowering", "::", "emitST_F16_PSEUDO", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "BB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "Register", "Ws", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Rt", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "MachineMemOperand", "&", "MMO", "=", "*", "*", "MI", ".", "memoperands_begin", "(", ")", ";", "unsigned", "Imm", "=", "MMO", ".", "getOffset", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "?", "RegInfo", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ":", "(", "Subtarget", ".", "isABI_O32", "(", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ")", ";", "const", "bool", "Using<ISA_LIT>32", "=", "RC", "==", "&", "<STR_LIT>", ";", "Register", "Rs", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Rs", ")", ".", "addReg", "(", "Ws", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "Using<ISA_LIT>32", ")", "{", "Register", "Tmp", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Tmp", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "Rs", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "Rs", "=", "Tmp", ";", "}", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "Using<ISA_LIT>32", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addReg", "(", "Rs", ")", ".", "addReg", "(", "Rt", ")", ".", "addImm", "(", "Imm", ")", ".", "addMemOperand", "(", "BB", "->", "getParent", "(", ")", "->", "getMachineMemOperand", "(", "&", "MMO", ",", "MMO", ".", "getOffset", "(", ")", ",", "MMO", ".", "getSize", "(", ")", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "BB", ";"], "File": "MipsSEISelLowering18", "Func": "emitST_F16_PSEUDO", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11430, "Length": 323, "Cover_Rate": 0.938953488372093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "bool", "hasScatteredSymbols", "(", ")", "const", "{"], "ground_truth": ["return", "true", ";"], "File": "X86AsmBackend79", "Func": "hasScatteredSymbols", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11431, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "ByteSize", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "RC", "=", "<STR_LIT>", ";", "LoOpc", "=", "HiOpc", "=", "Opc8", ";", "LoIdx", "=", "HiIdx", "=", "<STR_LIT>", ";", "HiOff", "=", "<NUM_LIT>", ";", "return", "false", ";", "case", "<NUM_LIT>", ":", "if", "(", "Has16BitE<ISA_LIT>Ops", ")", "{", "RC", "=", "<STR_LIT>", ";", "LoOpc", "=", "HiOpc", "=", "Opc16", ";", "LoIdx", "=", "HiIdx", "=", "<STR_LIT>", ";", "HiOff", "=", "<NUM_LIT>", ";", "return", "false", ";", "}", "RC", "=", "<STR_LIT>", ";", "LoOpc", "=", "HiOpc", "=", "Opc8", ";", "LoIdx", "=", "<STR_LIT>", ";"], "ground_truth": ["HiIdx", "=", "<STR_LIT>", ";"], "File": "Z80InstrInfo2", "Func": "splitReg", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11432, "Length": 88, "Cover_Rate": 0.4731182795698925, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "F", ".", "hasFnAttribute", "(", "Attribute", "::", "AlwaysInline", ")", ")", "F", ".", "addFnAttr", "(", "Attribute", "::", "AlwaysInline", ")", ";", "F", ".", "setLinkage", "(", "GlobalValue", "::", "LinkageTypes", "::", "AvailableExternallyLinkage", ")", ";"], "ground_truth": ["}"], "File": "NodePreLegalizer", "Func": "doFinalization", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11433, "Length": 33, "Cover_Rate": 0.44594594594594594, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_unpacklo_pd", "(", "__m128d", "__W", ",", "__mmask8", "__U", ",", "__m128d", "__A", ",", "__m128d", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128d", ")", "__builtin_ia32_unpcklpd128_mask", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__B", ",", "(", "__v2df", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_mask_unpacklo_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11434, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "auto", "&", "HRI", "=", "static_cast", "<", "const", "<ISA_LIT>RegisterInfo", "&", ">", "(", "TRI", ")", ";", "bool", "IsSubLo", "=", "(", "Idx", "==", "HRI", ".", "get<ISA_LIT>SubRegIndex", "(", "RC", ",", "<STR_LIT>", ")", ")", ";", "bool", "IsSubHi", "=", "(", "Idx", "==", "HRI", ".", "get<ISA_LIT>SubRegIndex", "(", "RC", ",", "<STR_LIT>", ")", ")", ";", "assert", "(", "IsSubLo", "!=", "IsSubHi", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["switch", "(", "RC", ".", "getID", "(", ")", ")", "{"], "File": "HexagonBitTracker14", "Func": "composeWithSubRegIndex", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11435, "Length": 65, "Cover_Rate": 0.4513888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsEVEX_V256", ")", "{", "auto", "It", "=", "EvexToVex256Table", ".", "find", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "It", "!=", "EvexToVex256Table", ".", "end", "(", ")", ")", "NewOpc", "=", "It", "->", "second", ";", "}", "else", "if", "(", "IsEVEX_V128", ")", "{", "auto", "It", "=", "EvexToVex128Table", ".", "find", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "It", "!=", "EvexToVex128Table", ".", "end", "(", ")", ")", "NewOpc", "=", "It", "->", "second", ";", "}", "if", "(", "!", "NewOpc", ")", "return", "false", ";"], "ground_truth": ["if", "(", "usesExtendedRegister", "(", "MI", ")", ")", "return", "false", ";"], "File": "X86EvexToVex19", "Func": "CompressEvexToVexImpl", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11436, "Length": 91, "Cover_Rate": 0.3433962264150943, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>MCCodeEmitter", "::", "getShiftRight8Imm", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "return", "<NUM_LIT>", "-", "MI", ".", "getOperand", "(", "Op", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter1", "Func": "getShiftRight8Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11437, "Length": 42, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>VectorPrint", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "QST", "(", "<NUM_LIT>", ")", ",", "QII", "(", "<NUM_LIT>", ")", ",", "QRI", "(", "<NUM_LIT>", ")", "{", "initialize<ISA_LIT>VectorPrintPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "HexagonVectorPrint", "Func": "HexagonVectorPrint", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11438, "Length": 35, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MCBinaryExpr", "::", "Opcode", "::", "Add", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCBinaryExpr", "::", "Opcode", "::", "Sub", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "printExpr", "(", "BinExp", "->", "getRHS", "(", ")", ",", "OS", ")", ";", "break", ";", "case", "MCExpr", "::", "ExprKind", "::", "Constant", ":"], "ground_truth": ["OS", "<<", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", "->", "getValue", "(", ")", ";"], "File": "Z80InstPrinter1", "Func": "printExpr", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11439, "Length": 68, "Cover_Rate": 0.3148148148148148, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{"], "ground_truth": ["default", ":", "return", "false", ";"], "File": "ARMNaClRewritePass", "Func": "IsDirectCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11440, "Length": 14, "Cover_Rate": 0.3181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vec_safe_push", "(", "params", ",", "args", "[", "<NUM_LIT>", "]", ")", ";", "tree", "decl", "=", "rs6000_builtin_decls", "[", "RS6000_OVLD_VEC_CMPEQ", "]", ";", "tree", "call", "=", "altivec_resolve_overloaded_builtin", "(", "loc", ",", "decl", ",", "params", ")", ";", "call", "=", "save_expr", "(", "call", ")", ";", "params", "=", "make_tree_vector", "(", ")", ";", "vec_safe_push", "(", "params", ",", "call", ")", ";", "vec_safe_push", "(", "params", ",", "call", ")", ";", "decl", "=", "rs6000_builtin_decls", "[", "RS6000_OVLD_VEC_NOR", "]", ";", "*", "res", "=", "resolved", ";", "return", "altivec_resolve_overloaded_builtin", "(", "loc", ",", "decl", ",", "params", ")", ";", "}", "default", ":", "*", "res", "=", "resolved_bad", ";", "return", "error_mark_node", ";", "}"], "ground_truth": ["}"], "File": "rs6000-c", "Func": "resolve_vec_cmpne", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11441, "Length": 92, "Cover_Rate": 0.37551020408163266, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "AppleA10", ":", "case", "AppleA11", ":", "case", "AppleA12", ":", "case", "AppleA13", ":", "case", "AppleA14", ":", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefetchDistance", "=", "<NUM_LIT>", ";", "MinPrefetchStride", "=", "<NUM_LIT>", ";", "MaxPrefetchIterationsAhead", "=", "<NUM_LIT>", ";", "break", ";", "case", "ExynosM3", ":", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "MaxJumpTableSize", "=", "<NUM_LIT>", ";", "PrefFunctionLogAlignment", "=", "<NUM_LIT>", ";", "PrefLoopLogAlignment", "=", "<NUM_LIT>", ";", "break", ";", "case", "Falkor", ":", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "MinVectorRegisterBitWidth", "=", "<NUM_LIT>", ";", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefetchDistance", "=", "<NUM_LIT>", ";", "MinPrefetchStride", "=", "<NUM_LIT>", ";", "MaxPrefetchIterationsAhead", "=", "<NUM_LIT>", ";", "break", ";", "case", "Kryo", ":", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "VectorInsertExtractBaseCost", "=", "<NUM_LIT>", ";", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefetchDistance", "=", "<NUM_LIT>", ";", "MinPrefetchStride", "=", "<NUM_LIT>", ";", "MaxPrefetchIterationsAhead", "=", "<NUM_LIT>", ";", "MinVectorRegisterBitWidth", "=", "<NUM_LIT>", ";", "break", ";", "case", "NeoverseE1", ":", "PrefFunctionLogAlignment", "=", "<NUM_LIT>", ";", "break", ";", "case", "NeoverseN1", ":", "PrefFunctionLogAlignment", "=", "<NUM_LIT>", ";", "break", ";", "case", "NeoverseN2", ":", "PrefFunctionLogAlignment", "=", "<NUM_LIT>", ";", "VScaleForTuning", "=", "<NUM_LIT>", ";", "break", ";", "case", "NeoverseV1", ":", "PrefFunctionLogAlignment", "=", "<NUM_LIT>", ";", "VScaleForTuning", "=", "<NUM_LIT>", ";", "break", ";", "case", "Saphira", ":", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "MinVectorRegisterBitWidth", "=", "<NUM_LIT>", ";", "break", ";", "case", "ThunderX2T99", ":", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefFunctionLogAlignment", "=", "<NUM_LIT>", ";", "PrefLoopLogAlignment", "=", "<NUM_LIT>", ";", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "PrefetchDistance", "=", "<NUM_LIT>", ";", "MinPrefetchStride", "=", "<NUM_LIT>", ";", "MaxPrefetchIterationsAhead", "=", "<NUM_LIT>", ";", "MinVectorRegisterBitWidth", "=", "<NUM_LIT>", ";", "break", ";", "case", "ThunderX", ":", "case", "ThunderXT88", ":", "case", "ThunderXT81", ":"], "ground_truth": ["case", "ThunderXT83", ":"], "File": "AArch64Subtarget", "Func": "initializeProperties", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11442, "Length": 222, "Cover_Rate": 0.4966442953020134, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMem", "(", ")", "const", "override", "{", "return", "Kind", "==", "Memory", ";"], "ground_truth": ["}"], "File": "X86Operand (2)", "Func": "isMem", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11443, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "useStackGuardXorFP", "(", ")", "const", "{"], "ground_truth": ["return", "Subtarget", ".", "getTargetTriple", "(", ")", ".", "isOSMSVCRT", "(", ")", ";"], "File": "X86ISelLowering (2)7", "Func": "useStackGuardXorFP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11444, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSection", "*", "<ISA_LIT>TargetObjectFile", "::", "getExplicitSectionGlobal", "(", "const", "GlobalObject", "*", "GO", ",", "SectionKind", "Kind", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "assert", "(", "false", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "XtensaTargetObjectFile", "Func": "getExplicitSectionGlobal", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11445, "Length": 33, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Offset", ">=", "<NUM_LIT>", "&&", "Offset", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "emitARM64WinUnwindCode", "(", "Win64EH", "::", "UOP_SaveFReg", ",", "Reg", ",", "Offset", ")", ";"], "ground_truth": ["}"], "File": "AArch64WinCOFFStreamer", "Func": "emitARM64WinCFISaveFReg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11446, "Length": 25, "Cover_Rate": 0.6756756756756757, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_vcvttph2uw512_mask_round", "(", "__A", ",", "(", "__v32hi", ")", "_mm512_setzero_si512", "(", ")", ",", "(", "__mmask32", ")", "-", "<NUM_LIT>", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm512_cvttph_epu16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11447, "Length": 25, "Cover_Rate": 0.5681818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetObjectFile", "::", "IsGlobalInSmallSectionImpl", "(", "const", "GlobalObject", "*", "GO", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", "=", "*", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "&", ">", "(", "TM", ")", ".", "getSubtargetImpl", "(", ")", ";", "if", "(", "!", "Subtarget", ".", "useSmallSection", "(", ")", ")", "return", "false", ";", "const", "GlobalVariable", "*", "GVA", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "GO", ")", ";"], "ground_truth": ["if", "(", "!", "GVA", ")", "return", "false", ";"], "File": "MipsTargetObjectFile10", "Func": "IsGlobalInSmallSectionImpl", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11448, "Length": 70, "Cover_Rate": 0.4861111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCObjectWriter", "*", "llvm", "::", "create<ISA_LIT>ELFObjectWriter", "(", "raw_ostream", "&", "OS", ",", "uint8_t", "OSABI", ")", "{"], "ground_truth": ["MCELFObjectTargetWriter", "*", "MOTW", "=", "new", "<ISA_LIT>ELFObjectWriter", "(", "OSABI", ")", ";"], "File": "BPFELFObjectWriter18", "Func": "createBPFELFObjectWriter", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11449, "Length": 24, "Cover_Rate": 0.6857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TREE_CODE", "(", "*", "node", ")", "!=", "FUNCTION_DECL", ")", "{", "warning", "(", "OPT_Wattributes", ",", "<STR_LIT>", ",", "name", ")", ";", "*", "no_add_attrs", "=", "true", ";"], "ground_truth": ["}"], "File": "arm", "Func": "arm_handle_fndecl_attribute", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11450, "Length": 26, "Cover_Rate": 0.48148148148148145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "CC", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Lo", "=", "CC", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Hi", "=", "CC", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "CCVT", "=", "CC", ".", "getValueType", "(", ")", ";", "EVT", "LoVT", "=", "Lo", ".", "getValueType", "(", ")", ";", "if", "(", "CCVT", ".", "getVectorNumElements", "(", ")", "==", "(", "LoVT", ".", "getVectorNumElements", "(", ")", "*", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Lo", ",", "Hi", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering102", "Func": "LowerTRUNCATE", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11451, "Length": 83, "Cover_Rate": 0.5253164556962026, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "hasNumUsesBelowThresGA", "(", "SDNode", "*", "N", ")", "const", "{", "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "TM", ".", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "Aggressive", ")", "return", "true", ";", "GlobalAddressSDNode", "*", "GA", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "N", ")", ";", "DenseMap", "<", "const", "GlobalValue", "*", ",", "unsigned", ">", "::", "const_iterator", "GI", "=", "GlobalAddressUseCountMap", ".", "find", "(", "GA", "->", "getGlobal", "(", ")", ")", ";", "if", "(", "GI", "==", "GlobalAddressUseCountMap", ".", "end", "(", ")", ")", "return", "false", ";", "return", "GI", "->", "second", "<=", "MaxNumOfUsesForConstExtenders", ";"], "ground_truth": ["}"], "File": "HexagonISelDAGToDAG15", "Func": "hasNumUsesBelowThresGA", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11452, "Length": 95, "Cover_Rate": 0.979381443298969, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DataAddr_Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Call", ",", "OperFlag", ")", ";", "SeqStart", "=", "DAG", ".", "getCALLSEQ_START", "(", "Chain", ",", "ZeroOperand", ")", ";", "Chain", "=", "getChain", "(", "SeqStart", ")", ";", "OperFlag", "=", "getOutFlag", "(", "SeqStart", ")", ";", "Data_Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VTList", ",", "Lo", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "HiOps", "[", "<NUM_LIT>", "]", "=", "{", "Hi", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "Data_Lo", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ";", "Data_Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VTList", ",", "HiOps", ",", "<NUM_LIT>", ")", ";", "PCLATH", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Data_Hi", ")", ";", "Callee", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Data_Lo", ",", "PCLATH", ")", ";", "Call", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Tys", ",", "Chain", ",", "Callee", ",", "OperFlag", ")", ";", "Chain", "=", "getChain", "(", "Call", ")", ";"], "ground_truth": ["OperFlag", "=", "getOutFlag", "(", "Call", ")", ";"], "File": "PIC16ISelLowering1", "Func": "GetDataAddress", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11453, "Length": 174, "Cover_Rate": 0.3026086956521739, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "PHINode", "*", "PhiInst", "=", "dyn_cast", "<", "PHINode", ">", "(", "User", ")", ")", "return", "PhiInst", "->", "getIncomingBlock", "(", "Use", ".", "getOperandNo", "(", ")", ")", "->", "getTerminator", "(", ")", ";", "return", "User", ";"], "ground_truth": ["}"], "File": "AArch64PromoteConstant (2)", "Func": "findInsertionPoint", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11454, "Length": 34, "Cover_Rate": 0.5573770491803278, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_loongson_pinsrh_1_s", "(", "s", ",", "t", ")", ";"], "ground_truth": ["}"], "File": "loongson-mmiintrin", "Func": "pinsrh_1_s", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11455, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vceqq_s32", "(", "int32x4_t", "__a", ",", "int32x4_t", "__b", ")", "{", "return", "(", "uint32x4_t", ")", "(", "__a", "==", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vceqq_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11456, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isImm", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "bool", "hasAsi", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "asi", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "rs2", "=", "<NUM_LIT>", ";", "unsigned", "simm13", "=", "<NUM_LIT>", ";", "if", "(", "isImm", ")", "simm13", "=", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "else", "rs2", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "DecodeStatus", "status", ";", "if", "(", "isLoad", ")", "{", "status", "=", "DecodeRD", "(", "MI", ",", "rd", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")", "return", "status", ";", "}", "status", "=", "DecodeIntRegsRegisterClass", "(", "MI", ",", "rs1", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")", "return", "status", ";", "if", "(", "isImm", ")", "MI", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "simm13", ")", ")", ";", "else", "{", "status", "=", "DecodeIntRegsRegisterClass", "(", "MI", ",", "rs2", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")", "return", "status", ";", "}", "if", "(", "hasAsi", ")", "MI", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "asi", ")", ")", ";", "if", "(", "!", "isLoad", ")", "{", "status", "=", "DecodeRD", "(", "MI", ",", "rd", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")", "return", "status", ";", "}", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "SparcDisassembler (2)", "Func": "DecodeMem", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11457, "Length": 232, "Cover_Rate": 0.8226950354609929, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "&", "OpIdx", "=", "NumOpsAdded", ";", "OpIdx", "=", "<NUM_LIT>", ";", "unsigned", "RegClass", "=", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", ";", "assert", "(", "(", "RegClass", "==", "<STR_LIT>", "||", "RegClass", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "bool", "isSP", "=", "(", "RegClass", "==", "<STR_LIT>", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RegClass", ",", "decodeVFPRd", "(", "insn", ",", "isSP", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "return", "true", ";"], "ground_truth": ["RegClass", "=", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleVFPUnaryFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11458, "Length": 101, "Cover_Rate": 0.45495495495495497, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ForCodeSize", "=", "MF", ".", "getFunction", "(", ")", ".", "hasOptSize", "(", ")", ";"], "ground_truth": ["Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";"], "File": "WebAssemblyISelDAGToDAG19", "Func": "runOnMachineFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11459, "Length": 24, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "OpRef", "(", "Whole", "|", "(", "N", "&", "Index", ")", ")", ";"], "ground_truth": ["}"], "File": "HexagonISelDAGToDAGHVX", "Func": "res", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11460, "Length": 13, "Cover_Rate": 0.6190476190476191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MF", "->", "getTarget", "(", ")", ".", "getTargetAsmInfo", "(", ")", "->", "getInlineAsmLength", "(", "AsmStr", ")", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "default", ":", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "PPCInstrInfo36", "Func": "GetInstSizeInBytes", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11461, "Length": 35, "Cover_Rate": 0.35, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SYMBOL_REF_P", "(", "x", ")", ")", "return", "(", "SYMBOL_REF_DECL", "(", "x", ")", "?", "targetm", ".", "binds_local_p", "(", "SYMBOL_REF_DECL", "(", "x", ")", ")", ":", "SYMBOL_REF_LOCAL_P", "(", "x", ")", ")", ";", "else", "return", "false", ";"], "ground_truth": ["}"], "File": "riscv", "Func": "riscv_symbol_binds_local_p", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11462, "Length": 35, "Cover_Rate": 0.813953488372093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "OrigOp", ".", "isMem", "(", ")", ")", "return", "false", ";", "unsigned", "OrigReg", "=", "OrigOp", ".", "Mem", ".", "BaseReg", ";", "unsigned", "FinalReg", "=", "FinalOp", ".", "Mem", ".", "BaseReg", ";", "if", "(", "RegClassID", "!=", "-", "<NUM_LIT>", "&&", "!", "<ISA_LIT>MCRegisterClasses", "[", "RegClassID", "]", ".", "contains", "(", "OrigReg", ")", ")", "{", "return", "Error", "(", "OrigOp", ".", "getStartLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "OrigReg", ")", ")", "RegClassID", "=", "<STR_LIT>", ";", "else", "if", "(", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "OrigReg", ")", ")", "RegClassID", "=", "<STR_LIT>", ";", "else", "if", "(", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "OrigReg", ")", ")", "RegClassID", "=", "<STR_LIT>", ";", "else", "return", "false", ";", "bool", "IsSI", "=", "IsSIReg", "(", "FinalReg", ")", ";", "FinalReg", "=", "GetSIDIForRegClass", "(", "RegClassID", ",", "FinalReg", ",", "IsSI", ")", ";", "if", "(", "FinalReg", "!=", "OrigReg", ")", "{", "std", "::", "string", "RegName", "=", "IsSI", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Warnings", ".", "push_back", "(", "std", "::", "make_pair", "(", "OrigOp", ".", "getStartLoc", "(", ")", ",", "<STR_LIT>", "+", "RegName", "+", "<STR_LIT>", ")", ")", ";", "}", "FinalOp", ".", "Mem", ".", "Size", "=", "OrigOp", ".", "Mem", ".", "Size", ";", "FinalOp", ".", "Mem", ".", "SegReg", "=", "OrigOp", ".", "Mem", ".", "SegReg", ";", "FinalOp", ".", "Mem", ".", "BaseReg", "=", "FinalReg", ";", "}", "}", "for", "(", "auto", "&", "WarningMsg", ":", "Warnings", ")", "{", "Warning", "(", "WarningMsg", ".", "first", ",", "WarningMsg", ".", "second", ")", ";", "}", "for", "(", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "FinalOperands", ".", "size", "(", ")", ";", "++", "i", ")", "OrigOperands", ".", "pop_back", "(", ")", ";", "}", "for", "(", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "FinalOperands", ".", "size", "(", ")", ";", "++", "i", ")", "OrigOperands", ".", "push_back", "(", "std", "::", "move", "(", "FinalOperands", "[", "i", "]", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "X86AsmParser (2)4", "Func": "VerifyAndAdjustOperands", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11463, "Length": 294, "Cover_Rate": 0.6242038216560509, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "case", "<STR_LIT>", ":", "{", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineInstrBuilder", "LO16", ",", "HI16", ";", "LO16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ";", "HI16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "DstReg", ",", "getDefRegState", "(", "true", ")", ")", ".", "addReg", "(", "DstReg", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "unsigned", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "unsigned", "Lo16", "=", "Imm", "&", "<NUM_LIT>", ";", "unsigned", "Hi16", "=", "(", "Imm", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "LO16", "=", "LO16", ".", "addImm", "(", "Lo16", ")", ";", "HI16", "=", "HI16", ".", "addImm", "(", "Hi16", ")", ";", "}", "else", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "LO16", "=", "LO16", ".", "addGlobalAddress", "(", "GV", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "<STR_LIT>", ")", ";", "HI16", "=", "HI16", ".", "addGlobalAddress", "(", "GV", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "<STR_LIT>", ")", ";", "}", "AddDefaultPred", "(", "LO16", ")", ";", "AddDefaultPred", "(", "HI16", ")", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";", "Modified", "=", "true", ";", "}", "}", "MBBI", "=", "NMBBI", ";", "}"], "ground_truth": ["return", "Modified", ";"], "File": "ARMExpandPseudoInsts8", "Func": "ExpandMBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11464, "Length": 259, "Cover_Rate": 0.49521988527724664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "std", "::", "vector", "<", "MachineDomTreeNode", "*", ">", "&", "Children", "=", "Node", "->", "getChildren", "(", ")", ";", "OpenChildren", "[", "Node", "]", "=", "Children", ".", "size", "(", ")", ";", "for", "(", "MachineDomTreeNode", "*", "Child", ":", "Children", ")", "WorkList", ".", "push_back", "(", "Child", ")", ";"], "ground_truth": ["}", "while", "(", "!", "WorkList", ".", "empty", "(", ")", ")", ";"], "File": "JVMOffsetAllocator", "Func": "PerformAllocation", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11465, "Length": 54, "Cover_Rate": 0.31213872832369943, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Base", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "GP0Regs", "[", "Base", "]", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "PPCDisassembler1", "Func": "decodeMemRIOperands", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11466, "Length": 63, "Cover_Rate": 0.3298429319371728, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Binary", "=", "<NUM_LIT>", ";", "bool", "isSPVFP", "=", "false", ";", "RegN", "=", "<ISA_LIT>RegisterInfo", "::", "getRegisterNumbering", "(", "RegN", ",", "&", "isSPVFP", ")", ";", "if", "(", "!", "isSPVFP", ")", "Binary", "|=", "RegN", "<<", "<STR_LIT>", ";", "else", "{", "Binary", "|=", "(", "(", "RegN", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "<<", "<STR_LIT>", ";", "Binary", "|=", "(", "RegN", "&", "<NUM_LIT>", ")", "<<", "<STR_LIT>", ";", "}", "return", "Binary", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter1", "Func": "encodeVFPRn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11467, "Length": 64, "Cover_Rate": 0.6597938144329897, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isU6", "&&", "!", "isImmU16", "(", "Offset", ")", ")", "{", "cerr", "<<", "<STR_LIT>", "<<", "Offset", "<<", "<STR_LIT>", ";", "abort", "(", ")", ";", "}"], "ground_truth": ["int", "Opcode", "=", "isU6", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "XCoreRegisterInfo11", "Func": "loadFromStack", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11468, "Length": 34, "Cover_Rate": 0.3090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "MCB", ".", "setLoc", "(", "IDLoc", ")", ";", "const", "MCRegisterInfo", "*", "RI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "<ISA_LIT>MCChecker", "Check", "(", "getContext", "(", ")", ",", "MCII", ",", "getSTI", "(", ")", ",", "MCB", ",", "*", "RI", ")", ";", "bool", "CheckOk", "=", "<ISA_LIT>MCInstrInfo", "::", "canonicalizePacket", "(", "MCII", ",", "getSTI", "(", ")", ",", "getContext", "(", ")", ",", "MCB", ",", "&", "Check", ")", ";", "if", "(", "CheckOk", ")", "{", "if", "(", "<ISA_LIT>MCInstrInfo", "::", "bundleSize", "(", "MCB", ")", "==", "<NUM_LIT>", ")", "{", "assert", "(", "!", "<ISA_LIT>MCInstrInfo", "::", "isInnerLoop", "(", "MCB", ")", ")", ";", "assert", "(", "!", "<ISA_LIT>MCInstrInfo", "::", "isOuterLoop", "(", "MCB", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "HexagonAsmParser3", "Func": "finishBundle", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11469, "Length": 113, "Cover_Rate": 0.5947368421052631, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_compressstoreu_pd", "(", "void", "*", "__P", ",", "__mmask8", "__U", ",", "__m128d", "__A", ")", "{", "__builtin_ia32_compressstoredf128_mask", "(", "(", "__v2df", "*", ")", "__P", ",", "(", "__v2df", ")", "__A", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_mask_compressstoreu_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11470, "Length": 46, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<ISA_LIT>_EXPAND_PSEUDO_NAME", ";"], "ground_truth": ["}"], "File": "SNESExpandPseudoInsts", "Func": "getPassName", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11471, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "ScratchReg", "!=", "MaskReg", "&&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ScratchReg", ")", ".", "addReg", "(", "OldValReg", ")", ".", "addReg", "(", "NewValReg", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ScratchReg", ")", ".", "addReg", "(", "ScratchReg", ")", ".", "addReg", "(", "MaskReg", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "OldValReg", ")", ".", "addReg", "(", "ScratchReg", ")", ";"], "ground_truth": ["}"], "File": "RISCVExpandAtomicPseudoInsts", "Func": "insertMaskedMerge", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11472, "Length": 88, "Cover_Rate": 0.6111111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "flags", "=", "call_properties", "(", ")", ";", "if", "(", "flags", "&", "CP_RAISE_FP_EXCEPTIONS", ")", "return", "true", ";", "return", "flags", "&", "(", "CP_WRITE_MEMORY", "|", "CP_WRITE_CSR", ")", ";"], "ground_truth": ["}"], "File": "riscv-vector-builtins", "Func": "modifies_global_state_p", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11473, "Length": 27, "Cover_Rate": 0.7714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Size", "=", "Mask", ".", "size", "(", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "Size", ";", "++", "i", ")", "if", "(", "Mask", "[", "i", "]", ">=", "<NUM_LIT>", "&&", "(", "Mask", "[", "i", "]", "%", "Size", ")", "/", "LaneSize", "!=", "i", "/", "LaneSize", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "X86ISelLowering (2)3", "Func": "is128BitLaneCrossingShuffleMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11474, "Length": 53, "Cover_Rate": 0.6708860759493671, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasDSP", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)1", "Func": "hasDSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11475, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "<ISA_LIT>FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{"], "ground_truth": ["return", "MBB", ".", "erase", "(", "I", ")", ";"], "File": "MINA32FrameLowering", "Func": "eliminateCallFramePseudoInstr", "Target": "MINA32", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11476, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "create<ISA_LIT>MergeBaseOffsetOptPass", "(", ")", ")", ";"], "ground_truth": ["addPass", "(", "create<ISA_LIT>CleanupVSETVLIPass", "(", ")", ")", ";"], "File": "RISCVTargetMachine14", "Func": "addPreRegAlloc", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11477, "Length": 27, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "reload_completed", "&&", "cfun", "->", "machine", "&&", "(", "cfun", "->", "machine", "->", "is_interrupt", "||", "cfun", "->", "machine", "->", "is_signal", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "avr", "Func": "avr_epilogue_uses", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11478, "Length": 28, "Cover_Rate": 0.7567567567567568, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "c6x_save_reg", "(", "unsigned", "int", "regno", ")", "{", "return", "(", "(", "df_regs_ever_live_p", "(", "regno", ")", "&&", "!", "call_used_or_fixed_reg_p", "(", "regno", ")", ")", "||", "(", "regno", "==", "RETURN_ADDR_REGNO", "&&", "(", "df_regs_ever_live_p", "(", "regno", ")", "||", "!", "crtl", "->", "is_leaf", ")", ")", "||", "(", "regno", "==", "PIC_OFFSET_TABLE_REGNUM", "&&", "must_reload_pic_reg_p", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "c6x", "Func": "c6x_save_reg", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 11479, "Length": 54, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "return", "cast", "<", "ConstantSDNode", ">", "(", "VOffset", ")", "->", "getSExtValue", "(", ")", "+", "cast", "<", "ConstantSDNode", ">", "(", "SOffset", ")", "->", "getSExtValue", "(", ")", "+", "cast", "<", "ConstantSDNode", ">", "(", "Offset", ")", "->", "getSExtValue", "(", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering106", "Func": "getBufferOffsetForMMO", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11480, "Length": 39, "Cover_Rate": 0.31451612903225806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Op", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "NyuziISelLowering", "Func": "LowerCTLZ_ZERO_UNDEF", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11481, "Length": 29, "Cover_Rate": 0.6304347826086957, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "AUIPCSymbol", ")", "return", "false", ";", "const", "MCFixup", "*", "TargetFixup", "=", "getPCRelHiFixup", "(", ")", ";", "if", "(", "!", "TargetFixup", ")", "return", "false", ";", "if", "(", "(", "unsigned", ")", "TargetFixup", "->", "getKind", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "MCValue", "Target", ";", "if", "(", "!", "TargetFixup", "->", "getValue", "(", ")", "->", "evaluateAsValue", "(", "Target", ",", "*", "Layout", ")", ")", "return", "false", ";", "if", "(", "!", "Target", ".", "getSymA", "(", ")", "||", "!", "Target", ".", "getSymA", "(", ")", "->", "getSymbol", "(", ")", ".", "isInSection", "(", ")", ")", "return", "false", ";", "if", "(", "&", "Target", ".", "getSymA", "(", ")", "->", "getSymbol", "(", ")", ".", "getSection", "(", ")", "!=", "findAssociatedFragment", "(", ")", "->", "getParent", "(", ")", ")", "return", "false", ";", "uint64_t", "AUIPCOffset", "=", "AUIPCSymbol", "->", "getOffset", "(", ")", ";", "Res", "=", "MCValue", "::", "get", "(", "Target", ".", "getSymA", "(", ")", ",", "nullptr", ",", "Target", ".", "getConstant", "(", ")", "+", "(", "Fixup", "->", "getOffset", "(", ")", "-", "AUIPCOffset", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "RISCVMCExpr (2)", "Func": "evaluatePCRelLo", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11482, "Length": 163, "Cover_Rate": 0.657258064516129, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "}", "const", "FeatureBitset", "&", "Bits", "=", "getFeatureBits", "(", ")", ";", "if", "(", "(", "Bits", "[", "<STR_LIT>", "]", "||", "Bits", "[", "<STR_LIT>", "]", ")", "&&", "(", "Options", ".", "UnsafeFPMath", "||", "isTargetDarwin", "(", ")", ")", ")", "UseNEONForSinglePrecisionFP", "=", "true", ";", "if", "(", "isRWPI", "(", ")", "||", "(", "isTargetMachO", "(", ")", "&&", "!", "HasV6Ops", ")", ")", "ReservedGPRegisters", ".", "set", "(", "<NUM_LIT>", ")", ";", "const", "int", "restFP", "=", "(", "useR7AsFramePointer", "(", ")", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "isGPRegisterReserved", "(", "restFP", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "+", "std", "::", "to_string", "(", "restFP", ")", "+", "<STR_LIT>", ")", ";", "if", "(", "MVEVectorCostFactor", "==", "<NUM_LIT>", ")", "MVEVectorCostFactor", "=", "<NUM_LIT>", ";", "switch", "(", "<ISA_LIT>ProcFamily", ")", "{", "case", "Others", ":", "case", "CortexA5", ":", "break", ";", "case", "CortexA7", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";", "case", "CortexA8", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";", "case", "CortexA9", ":", "LdStMultipleTiming", "=", "DoubleIssueCheckUnalignedAccess", ";", "PreISelOperandLatencyAdjustment", "=", "<NUM_LIT>", ";", "break", ";", "case", "CortexA12", ":", "break", ";", "case", "CortexA15", ":", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "PreISelOperandLatencyAdjustment", "=", "<NUM_LIT>", ";", "PartialUpdateClearance", "=", "<NUM_LIT>", ";", "break", ";", "case", "CortexA17", ":", "case", "CortexA32", ":", "case", "CortexA35", ":", "case", "CortexA53", ":", "case", "CortexA55", ":", "case", "CortexA57", ":", "case", "CortexA72", ":", "case", "CortexA73", ":", "case", "CortexA75", ":", "case", "CortexA76", ":", "case", "CortexR4", ":", "case", "CortexR4F", ":", "case", "CortexR5", ":", "case", "CortexR7", ":", "case", "CortexM3", ":", "case", "CortexR52", ":", "break", ";", "case", "Exynos", ":", "LdStMultipleTiming", "=", "SingleIssuePlusExtras", ";", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "if", "(", "!", "isThumb", "(", ")", ")", "PrefLoopLogAlignment", "=", "<NUM_LIT>", ";", "break", ";", "case", "Kryo", ":", "break", ";", "case", "Krait", ":", "PreISelOperandLatencyAdjustment", "=", "<NUM_LIT>", ";", "break", ";", "case", "NeoverseN1", ":", "break", ";", "case", "Swift", ":", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "LdStMultipleTiming", "=", "SingleIssuePlusExtras", ";", "PreISelOperandLatencyAdjustment", "=", "<NUM_LIT>", ";"], "ground_truth": ["PartialUpdateClearance", "=", "<NUM_LIT>", ";"], "File": "ARMSubtarget94", "Func": "initSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11483, "Length": 285, "Cover_Rate": 0.4789915966386555, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int16x4_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vreinterpret_s16_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11484, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSubtargetInfo", "*", "X", "=", "new", "MCSubtargetInfo", "(", ")", ";"], "ground_truth": ["Init<ISA_LIT>MCSubtargetInfo", "(", "X", ",", "TT", ",", "CPU", ",", "FS", ")", ";"], "File": "MSP430MCTargetDesc", "Func": "createMSP430MCSubtargetInfo", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11485, "Length": 20, "Cover_Rate": 0.5128205128205128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "get_function_type_index", "(", "type_idx", ")", "==", "VECTOR_TYPE_INVALID", "?", "NULL_TREE", ":", "builtin_types", "[", "get_function_type_index", "(", "type_idx", ")", "]", ".", "scalar", ";"], "ground_truth": ["}"], "File": "riscv-vector-builtins", "Func": "get_scalar_type", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11486, "Length": 21, "Cover_Rate": 0.65625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPU", ")", ";", "StringRef", "GPU", "=", "CPU", ";", "Is64bit", "=", "false", ";", "DefaultSize", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "DefaultSize", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "DefaultSize", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "HasVertexCache", "=", "false", ";", "TexVTXClauseSize", "=", "<NUM_LIT>", ";", "Gen", "=", "AMDGPUSubtarget", "::", "R600", ";"], "ground_truth": ["FP64", "=", "false", ";"], "File": "AMDGPUSubtarget32", "Func": "AMDGPUSubtarget", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11487, "Length": 55, "Cover_Rate": 0.514018691588785, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initializeFixupLEAPassPass", "(", "PR", ")", ";", "initialize<ISA_LIT>CallFrameOptimizationPass", "(", "PR", ")", ";", "initialize<ISA_LIT>CmovConverterPassPass", "(", "PR", ")", ";", "initialize<ISA_LIT>ExecutionDomainFixPass", "(", "PR", ")", ";", "initialize<ISA_LIT>DomainReassignmentPass", "(", "PR", ")", ";", "initialize<ISA_LIT>AvoidSFBPassPass", "(", "PR", ")", ";", "initialize<ISA_LIT>SpeculativeLoadHardeningPassPass", "(", "PR", ")", ";"], "ground_truth": ["initialize<ISA_LIT>FlagsCopyLoweringPassPass", "(", "PR", ")", ";"], "File": "X86TargetMachine119", "Func": "LLVMInitializeX86Target", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11488, "Length": 40, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "i", "!=", "ie", ";", "++", "i", ")", "{", "unsigned", "align", ";", "if", "(", "PMFI", "->", "isMethodCacheRegionEntry", "(", "&", "*", "i", ")", ")", "{", "align", "=", "MinSubfunctionAlignment", ";", "}", "else", "{", "align", "=", "i", "->", "getAlignment", "(", ")", ".", "value", "(", ")", ";", "}"], "ground_truth": ["if", "(", "align", ">", "i", "->", "getAlignment", "(", ")", ".", "value", "(", ")", ")", "{"], "File": "PatmosEnsureAlignment1", "Func": "runOnMachineFunction", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 11489, "Length": 58, "Cover_Rate": 0.3717948717948718, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Pred", "->", "isLayoutSuccessor", "(", "MBB", ")", ")", "return", "false", ";", "if", "(", "Pred", "->", "empty", "(", ")", ")", "return", "true", ";", "MachineBasicBlock", "::", "const_iterator", "I", "=", "Pred", "->", "end", "(", ")", ";", "while", "(", "I", "!=", "Pred", "->", "begin", "(", ")", "&&", "!", "(", "--", "I", ")", "->", "isTerminator", "(", ")", ")", ";", "return", "I", "==", "Pred", "->", "end", "(", ")", "||", "!", "I", "->", "isBarrier", "(", ")", ";"], "ground_truth": ["}"], "File": "MBlazeAsmPrinter11", "Func": "isBlockOnlyReachableByFallthrough", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11490, "Length": 73, "Cover_Rate": 0.5177304964539007, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "is32Bit", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "is32Bit", ")", "return", "MCDisassembler", "::", "Fail", ";", "status", "=", "DecodeDataRegsRegisterClass", "(", "Inst", ",", "s1_d", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")", "return", "status", ";", "status", "=", "DecodeDataRegsRegisterClass", "(", "Inst", ",", "s2", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")", "return", "status", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "n", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "TriCoreDisassembler", "Func": "DecodeSRRSInstruction", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11491, "Length": 87, "Cover_Rate": 0.5958904109589042, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "qword", ")", "(", "vec_rsqrte", "(", "(", "vec_float4", ")", "(", "a", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "si2vmx", "Func": "si_frsqest", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11492, "Length": 19, "Cover_Rate": 0.6785714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "ErrorIfNotPending", "(", "Loc", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "LParen", ")", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "}", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "*", "this", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "parseOperand", "(", "Operands", ",", "Name", ")", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "ErrorIfNotPending", "(", "Loc", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RParen", ")", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "}", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "*", "this", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "while", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "parseOperand", "(", "Operands", ",", "Name", ")", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "return", "ErrorIfNotPending", "(", "Loc", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "LBrac", ")", ")", "{", "if", "(", "parseBracketSuffix", "(", "Name", ",", "Operands", ")", ")", "return", "true", ";", "}", "else", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "LParen", ")", "&&", "parseParenSuffix", "(", "Name", ",", "Operands", ")", ")", "return", "true", ";", "}", "}"], "ground_truth": ["if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{"], "File": "MipsAsmParser47", "Func": "ParseInstruction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11493, "Length": 315, "Cover_Rate": 0.38321167883211676, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EmitByte", "(", "(", "Value", ">>", "(", "<NUM_LIT>", "*", "i", ")", ")", "&", "<NUM_LIT>", ",", "OS", ")", ";"], "ground_truth": ["}"], "File": "R600MCCodeEmitter", "Func": "Emit", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11494, "Length": 18, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CurrSrcOffset", "=", "<NUM_LIT>", ";", "CurrSrc", "=", "nullptr", ";"], "ground_truth": ["CurrDst", "=", "nullptr", ";"], "File": "JVMLowerMemoryIntrinsics", "Func": "ResetOffsets", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11495, "Length": 12, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "needsFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";"], "ground_truth": ["if", "(", "MF", ".", "getFunction", "(", ")", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "Naked", ")", ")", "return", "false", ";"], "File": "PPCFrameLowering22", "Func": "needsFP", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11496, "Length": 49, "Cover_Rate": 0.45794392523364486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "rclass", "==", "CR_REGS", ")", "ret", "=", "<NUM_LIT>", ";", "else", "if", "(", "(", "rs6000_cpu", "==", "PROCESSOR_POWER6", "||", "rs6000_cpu", "==", "PROCESSOR_POWER7", "||", "rs6000_cpu", "==", "PROCESSOR_POWER8", "||", "rs6000_cpu", "==", "PROCESSOR_POWER9", ")", "&&", "reg_classes_intersect_p", "(", "rclass", ",", "LINK_OR_CTR_REGS", ")", ")", "ret", "=", "<NUM_LIT>", "*", "hard_regno_nregs", "(", "<NUM_LIT>", ",", "mode", ")", ";", "else", "ret", "=", "<NUM_LIT>", "*", "hard_regno_nregs", "(", "<NUM_LIT>", ",", "mode", ")", ";", "}", "else", "if", "(", "VECTOR_MEM_VSX_P", "(", "mode", ")", "&&", "reg_classes_intersect_p", "(", "to", ",", "VSX_REGS", ")", "&&", "reg_classes_intersect_p", "(", "from", ",", "VSX_REGS", ")", ")", "ret", "=", "<NUM_LIT>", "*", "hard_regno_nregs", "(", "FIRST_FPR_REGNO", ",", "mode", ")", ";", "else", "if", "(", "reg_classes_intersect_p", "(", "to", ",", "from", ")", ")", "ret", "=", "(", "FLOAT128_2REG_P", "(", "mode", ")", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "else", "ret", "=", "(", "rs6000_register_move_cost", "(", "mode", ",", "GENERAL_REGS", ",", "to", ")", "+", "rs6000_register_move_cost", "(", "mode", ",", "from", ",", "GENERAL_REGS", ")", ")", ";", "if", "(", "TARGET_DEBUG_COST", ")", "{", "if", "(", "dbg_cost_ctrl", "==", "<NUM_LIT>", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "ret", ",", "GET_MODE_NAME", "(", "mode", ")", ",", "reg_class_names", "[", "from", "]", ",", "reg_class_names", "[", "to", "]", ")", ";", "dbg_cost_ctrl", "--", ";", "}", "return", "ret", ";"], "ground_truth": ["}"], "File": "powerpcspe", "Func": "rs6000_register_move_cost", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11497, "Length": 185, "Cover_Rate": 0.6583629893238434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Outs", ",", "LLVMContext", "&", "Context", ")", "const", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "<ISA_LIT>CCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "MF", ",", "getTargetMachine", "(", ")", ",", "RVLocs", ",", "Context", ")", ";"], "ground_truth": ["return", "CCInfo", ".", "CheckReturn", "(", "Outs", ",", "RetCC_<ISA_LIT>", ")", ";"], "File": "MipsISelLowering3", "Func": "CanLowerReturn", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11498, "Length": 67, "Cover_Rate": 0.9571428571428572, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initialize<ISA_LIT>PreAllocLoadStoreOptPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer (2)", "Func": "ARMPreAllocLoadStoreOpt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11499, "Length": 11, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Success", "=", "HSAMetadataStream", "->", "emitTo", "(", "*", "getTargetStreamer", "(", ")", ")", ";", "(", "void", ")", "Success", ";", "assert", "(", "Success", "&&", "<STR_LIT>", ")", ";", "}", "if", "(", "!", "IsaInfo", "::", "hasCodeObjectV3", "(", "getGlobalSTI", "(", ")", ")", ")", "{", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDPAL", ")", "{"], "ground_truth": ["PALMD", "::", "Metadata", "PALMetadataVector", ";"], "File": "AMDGPUAsmPrinter102", "Func": "EmitEndOfAsmFile", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11500, "Length": 61, "Cover_Rate": 0.3193717277486911, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "return", "(", "regno", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "(", "regno", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "(", "regno", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "(", "regno", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";", "default", ":", "gcc_assert", "(", "mode", "==", "BLKmode", "||", "mode", "==", "VOIDmode", ")", ";", "return", "(", "regno", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "pru", "Func": "pru_hard_regno_mode_ok", "Target": "pru", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11501, "Length": 71, "Cover_Rate": 0.6454545454545455, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterRef", "(", "Register", "R", "=", "<NUM_LIT>", ",", "unsigned", "S", "=", "<NUM_LIT>", ")", ":", "Reg", "(", "R", ")", ",", "Sub", "(", "S", ")", "{"], "ground_truth": ["}"], "File": "BitTracker6", "Func": "RegisterRef", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11502, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "CmpMask", "!=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", "return", "false", ";", "if", "(", "SrcReg", "==", "MI", "->", "getOperand", "(", "CommonUse", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "return", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "{", "const", "MachineInstr", "&", "Copy", "=", "*", "MI", ";", "MachineBasicBlock", "::", "iterator", "AND", "(", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ")", ";", "if", "(", "AND", "==", "MI", "->", "getParent", "(", ")", "->", "end", "(", ")", ")", "return", "false", ";", "MI", "=", "AND", ";"], "ground_truth": ["return", "isSuitableForMask", "(", "MI", ",", "Copy", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "CmpMask", ",", "true", ")", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "isSuitableForMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11503, "Length": 129, "Cover_Rate": 0.80625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "expandLoadVec2", "(", "MachineBasicBlock", "&", "B", ",", "MachineBasicBlock", "::", "iterator", "It", ",", "MachineRegisterInfo", "&", "MRI", ",", "const", "<ISA_LIT>InstrInfo", "&", "HII", ",", "SmallVectorImpl", "<", "unsigned", ">", "&", "NewRegs", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "B", ".", "getParent", "(", ")", ";", "auto", "&", "HST", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "auto", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "auto", "&", "HRI", "=", "*", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "MachineInstr", "*", "MI", "=", "&", "*", "It", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "DstR", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "DstHi", "=", "HRI", ".", "getSubReg", "(", "DstR", ",", "<STR_LIT>", ")", ";", "unsigned", "DstLo", "=", "HRI", ".", "getSubReg", "(", "DstR", ",", "<STR_LIT>", ")", ";", "assert", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", "&&", "<STR_LIT>", ")", ";", "int", "FI", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "bool", "Is128B", "=", "HST", ".", "useHVXDblOps", "(", ")", ";", "auto", "*", "RC", "=", "!", "Is128B", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "unsigned", "Size", "=", "RC", "->", "getSize", "(", ")", ";", "unsigned", "NeedAlign", "=", "RC", "->", "getAlignment", "(", ")", ";", "unsigned", "HasAlign", "=", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ";", "unsigned", "LoadOpc", ";", "if", "(", "NeedAlign", "<=", "HasAlign", ")", "LoadOpc", "=", "!", "Is128B", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "LoadOpc", "=", "!", "Is128B", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "B", ",", "It", ",", "DL", ",", "HII", ".", "get", "(", "LoadOpc", ")", ",", "DstLo", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";", "if", "(", "NeedAlign", "<=", "MinAlign", "(", "HasAlign", ",", "Size", ")", ")", "LoadOpc", "=", "!", "Is128B", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "LoadOpc", "=", "!", "Is128B", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "B", ",", "It", ",", "DL", ",", "HII", ".", "get", "(", "LoadOpc", ")", ",", "DstHi", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "Size", ")", ".", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";"], "ground_truth": ["B", ".", "erase", "(", "It", ")", ";"], "File": "HexagonFrameLowering2", "Func": "expandLoadVec2", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11504, "Length": 370, "Cover_Rate": 0.9296482412060302, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "!", "Subtarget", ".", "hasBWI", "(", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "VT", ".", "isVector", "(", ")", "&&", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "(", "!", "isPowerOf2_32", "(", "VT", ".", "getVectorNumElements", "(", ")", ")", "||", "(", "VT", ".", "getVectorNumElements", "(", ")", ">", "<NUM_LIT>", "&&", "!", "Subtarget", ".", "hasBWI", "(", ")", ")", "||", "(", "VT", ".", "getVectorNumElements", "(", ")", ">", "<NUM_LIT>", "&&", "Subtarget", ".", "hasBWI", "(", ")", ")", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "&&", "!", "EnableOldKNLABI", "&&", "Subtarget", ".", "useAVX512Regs", "(", ")", "&&", "!", "Subtarget", ".", "hasBWI", "(", ")", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["return", "TargetLowering", "::", "getRegisterTypeForCallingConv", "(", "Context", ",", "CC", ",", "VT", ")", ";"], "File": "X86ISelLowering195", "Func": "getRegisterTypeForCallingConv", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11505, "Length": 135, "Cover_Rate": 0.7988165680473372, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "TargetOpcode", "::", "G_INTTOPTR", ":", "return", "selectCopy", "(", "I", ",", "MRI", ")", ";", "case", "TargetOpcode", "::", "G_ZEXT", ":", "return", "selectZext", "(", "I", ",", "MRI", ",", "MF", ")", ";", "case", "TargetOpcode", "::", "G_ANYEXT", ":", "return", "selectAnyext", "(", "I", ",", "MRI", ",", "MF", ")", ";", "case", "TargetOpcode", "::", "G_ICMP", ":", "return", "selectCmp", "(", "I", ",", "MRI", ",", "MF", ")", ";", "case", "TargetOpcode", "::", "G_FCMP", ":", "return", "selectFCmp", "(", "I", ",", "MRI", ",", "MF", ")", ";", "case", "TargetOpcode", "::", "G_UADDE", ":", "return", "selectUadde", "(", "I", ",", "MRI", ",", "MF", ")", ";", "case", "TargetOpcode", "::", "G_UNMERGE_VALUES", ":", "return", "selectUnmergeValues", "(", "I", ",", "MRI", ",", "MF", ")", ";", "case", "TargetOpcode", "::", "G_MERGE_VALUES", ":", "case", "TargetOpcode", "::", "G_CONCAT_VECTORS", ":", "return", "selectMergeValues", "(", "I", ",", "MRI", ",", "MF", ")", ";", "case", "TargetOpcode", "::", "G_EXTRACT", ":", "return", "selectExtract", "(", "I", ",", "MRI", ",", "MF", ")", ";", "case", "TargetOpcode", "::", "G_INSERT", ":", "return", "selectInsert", "(", "I", ",", "MRI", ",", "MF", ")", ";", "case", "TargetOpcode", "::", "G_BRCOND", ":", "return", "selectCondBranch", "(", "I", ",", "MRI", ",", "MF", ")", ";", "case", "TargetOpcode", "::", "G_IMPLICIT_DEF", ":", "case", "TargetOpcode", "::", "G_PHI", ":", "return", "selectImplicitDefOrPHI", "(", "I", ",", "MRI", ")", ";", "case", "TargetOpcode", "::", "G_SDIV", ":", "case", "TargetOpcode", "::", "G_UDIV", ":", "case", "TargetOpcode", "::", "G_SREM", ":", "case", "TargetOpcode", "::", "G_UREM", ":"], "ground_truth": ["return", "selectDivRem", "(", "I", ",", "MRI", ",", "MF", ")", ";"], "File": "X86InstructionSelector", "Func": "select", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11506, "Length": 216, "Cover_Rate": 0.4153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "VecTy", ")", ";", "int", "Cost", "=", "getMemoryOpCost", "(", "Opcode", ",", "VecTy", ",", "Alignment", ",", "AddressSpace", ")", ";"], "ground_truth": ["Cost", "+=", "Factor", "*", "(", "LT", ".", "first", "-", "<NUM_LIT>", ")", ";"], "File": "PPCTargetTransformInfo", "Func": "getInterleavedMemoryOpCost", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11507, "Length": 45, "Cover_Rate": 0.3629032258064516, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>16InstrInfo", "::", "<ISA_LIT>16InstrInfo", "(", "<ISA_LIT>TargetMachine", "&", "tm", ")", ":", "<ISA_LIT>InstrInfo", "(", "tm", ",", "<STR_LIT>", ")", ",", "RI", "(", "*", "tm", ".", "getSubtargetImpl", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "Mips16InstrInfo1", "Func": "Mips16InstrInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11508, "Length": 27, "Cover_Rate": 0.9310344827586207, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "C", ")", "return", "false", ";", "SDLoc", "SL", "(", "ByteOffsetNode", ")", ";", "GCNSubtarget", "::", "Generation", "Gen", "=", "Subtarget", "->", "getGeneration", "(", ")", ";", "uint64_t", "ByteOffset", "=", "C", "->", "getZExtValue", "(", ")", ";", "Optional", "<", "int64_t", ">", "EncodedOffset", "=", "<STR_LIT>", "(", "*", "Subtarget", ",", "ByteOffset", ")", ";", "if", "(", "EncodedOffset", ")", "{", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "*", "EncodedOffset", ",", "SL", ",", "<STR_LIT>", ")", ";", "Imm", "=", "true", ";", "return", "true", ";", "}", "if", "(", "Gen", "==", "<ISA_LIT>Subtarget", "::", "SEA_ISLANDS", ")", "{", "EncodedOffset", "=", "<STR_LIT>", "(", "*", "Subtarget", ",", "ByteOffset", ")", ";", "if", "(", "EncodedOffset", ")", "{", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "*", "EncodedOffset", ",", "SL", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG106", "Func": "SelectSMRDOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11509, "Length": 118, "Cover_Rate": 0.5291479820627802, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Reg", "==", "<STR_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";"], "File": "VEDisassembler", "Func": "DecodeMISCRegisterClass", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11510, "Length": 23, "Cover_Rate": 0.32857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vhsubq_m_s32", "(", "int32x4_t", "__inactive", ",", "int32x4_t", "__a", ",", "int32x4_t", "__b", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__builtin_mve_vhsubq_m_sv4si", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vhsubq_m_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11511, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LiveInterval", "&", "LI", "=", "LIS", "->", "getInterval", "(", "Reg", ")", ";", "for", "(", "LiveInterval", "::", "iterator", "I", "=", "LI", ".", "begin", "(", ")", ",", "E", "=", "LI", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "!", "I", "->", "start", ".", "isRegister", "(", ")", "||", "!", "I", "->", "end", ".", "isBlock", "(", ")", ")", "continue", ";", "MachineInstr", "*", "MI", "=", "LIS", "->", "getInstructionFromIndex", "(", "I", "->", "start", ")", ";", "Defs", ".", "push_back", "(", "MI", ")", ";", "}", "}", "else", "if", "(", "S", ".", "isRegister", "(", ")", ")", "{", "MachineInstr", "*", "MI", "=", "LIS", "->", "getInstructionFromIndex", "(", "S", ")", ";", "Defs", ".", "push_back", "(", "MI", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "n", "=", "Defs", ".", "size", "(", ")", ";", "i", "<", "n", ";", "++", "i", ")", "{", "MachineInstr", "*", "MI", "=", "Defs", "[", "i", "]", ";", "for", "(", "auto", "&", "Op", ":", "MI", "->", "operands", "(", ")", ")", "{"], "ground_truth": ["if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "!", "Op", ".", "isDef", "(", ")", "||", "Op", ".", "getReg", "(", ")", "!=", "Reg", ")", "continue", ";"], "File": "HexagonExpandCondsets1", "Func": "makeUndead", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11512, "Length": 184, "Cover_Rate": 0.8214285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcmpgtq_m_sv4si", "(", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcmpgtq_m_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11513, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg0", "=", "MRI", ".", "getSubReg", "(", "Reg", ",", "<STR_LIT>", ")", ";", "unsigned", "Reg1", "=", "MRI", ".", "getSubReg", "(", "Reg", ",", "<STR_LIT>", ")", ";", "O", "<<", "<STR_LIT>", ";", "printRegName", "(", "O", ",", "Reg0", ")", ";", "O", "<<", "<STR_LIT>", ";", "printRegName", "(", "O", ",", "Reg1", ")", ";"], "ground_truth": ["O", "<<", "<STR_LIT>", ";"], "File": "ARMInstPrinter1", "Func": "printVectorListTwo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11514, "Length": 50, "Cover_Rate": 0.5434782608695652, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "CM_EMBMEDANY", ":", "if", "(", "data_segment_operand", "(", "op1", ",", "GET_MODE", "(", "op1", ")", ")", ")", "{", "if", "(", "temp", ")", "{", "temp1", "=", "temp", ";", "temp2", "=", "op0", ";", "}", "else", "{", "temp1", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "temp2", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "}", "emit_insn", "(", "gen_embmedany_sethi", "(", "temp1", ",", "op1", ")", ")", ";", "emit_insn", "(", "gen_embmedany_brsum", "(", "temp2", ",", "temp1", ")", ")", ";", "emit_insn", "(", "gen_embmedany_losum", "(", "op0", ",", "temp2", ",", "op1", ")", ")", ";", "}", "else", "{", "if", "(", "temp", ")", "{", "if", "(", "rtx_equal_p", "(", "temp", ",", "op0", ")", ")", "{", "gcc_assert", "(", "ti_temp", ")", ";", "temp", "=", "gen_rtx_REG", "(", "DImode", ",", "REGNO", "(", "temp", ")", "+", "<NUM_LIT>", ")", ";", "}", "temp1", "=", "op0", ";", "temp2", "=", "temp", ";", "temp3", "=", "op0", ";", "temp4", "=", "op0", ";", "temp5", "=", "op0", ";", "}", "else", "{", "temp1", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "temp2", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "temp3", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "temp4", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "temp5", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "}", "emit_insn", "(", "gen_embmedany_textuhi", "(", "temp1", ",", "op1", ")", ")", ";", "emit_insn", "(", "gen_embmedany_texthi", "(", "temp2", ",", "op1", ")", ")", ";", "emit_insn", "(", "gen_embmedany_textulo", "(", "temp3", ",", "temp1", ",", "op1", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "temp4", ",", "gen_rtx_ASHIFT", "(", "DImode", ",", "temp3", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "temp5", ",", "gen_rtx_PLUS", "(", "DImode", ",", "temp4", ",", "temp2", ")", ")", ")", ";", "emit_insn", "(", "gen_embmedany_textlo", "(", "op0", ",", "temp5", ",", "op1", ")", ")", ";"], "ground_truth": ["}"], "File": "sparc3", "Func": "sparc_emit_set_symbolic_const64", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11515, "Length": 264, "Cover_Rate": 0.38880706921944036, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LiveRegs", ".", "addLiveOuts", "(", "MBB", ")", ";", "OptForSize", "=", "MF", ".", "getFunction", "(", ")", ".", "hasOptSize", "(", ")", "||", "llvm", "::", "shouldOptimizeForSize", "(", "&", "MBB", ",", "PSI", ",", "MBFI", ")", ";", "for", "(", "MachineInstr", "&", "MI", ":", "llvm", "::", "reverse", "(", "MBB", ")", ")", "{", "if", "(", "MachineInstr", "*", "NewMI", "=", "tryReplaceInstr", "(", "&", "MI", ",", "MBB", ")", ")", "MIReplacements", ".", "push_back", "(", "std", "::", "make_pair", "(", "&", "MI", ",", "NewMI", ")", ")", ";", "LiveRegs", ".", "stepBackward", "(", "MI", ")", ";"], "ground_truth": ["}"], "File": "X86FixupBWInsts", "Func": "processBasicBlock", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11516, "Length": 82, "Cover_Rate": 0.4632768361581921, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "CustomExpandInst", "(", "const", "MCInst", "&", "Inst", ",", "MCStreamer", "&", "Out", ")", "const", "{", "return", "CustomExpandInstNaCl<ISA_LIT>", "(", "Inst", ",", "Out", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend39", "Func": "CustomExpandInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11517, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetIRAnalysis", "<ISA_LIT>TargetMachine", "::", "getTargetIRAnalysis", "(", ")", "{"], "ground_truth": ["return", "TargetIRAnalysis", "(", "[", "this", "]", "(", "Function", "&", ")", "{", "return", "TargetTransformInfo", "(", "<ISA_LIT>TTIImpl", "(", "this", ")", ")", ";", "}", ")", ";"], "File": "XCoreTargetMachine26", "Func": "getTargetIRAnalysis", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11518, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OperandMatchResultTy", "parseGR32", "(", "OperandVector", "&", "Operands", ")", "{", "return", "parseRegister", "(", "Operands", ",", "'x'", ",", "GR32Regs", ",", "<ISA_LIT>Operand", "::", "GR32Reg", ")", ";"], "ground_truth": ["}"], "File": "RISCVAsmParser (2)1", "Func": "parseGR32", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11519, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "BI", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineInstr", "&", "MI", "=", "*", "I", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "COPY", "&&", "isVGPRToSGPRCopy", "(", "MI", ",", "TRI", ",", "MRI", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "MI", ".", "print", "(", "dbgs", "(", ")", ")", ")", ";", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "}", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "continue", ";", "case", "AMDGPU", "::", "PHI", ":", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "MI", ".", "print", "(", "dbgs", "(", ")", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "MI", ".", "getNumOperands", "(", ")", ";", "i", "+=", "<NUM_LIT>", ")", "{", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "inferRegClassFromDef", "(", "TRI", ",", "MRI", ",", "Reg", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", ")", ";", "MRI", ".", "constrainRegClass", "(", "Reg", ",", "RC", ")", ";", "}", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["const", "TargetRegisterClass", "*", "RC", "=", "inferRegClassFromUses", "(", "TRI", ",", "MRI", ",", "Reg", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", ")", ";"], "File": "SIFixSGPRCopies29", "Func": "runOnMachineFunction", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11520, "Length": 294, "Cover_Rate": 0.4788273615635179, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "PackCost", "=", "<NUM_LIT>", ";", "Type", "*", "CmpOpTy", "=", "(", "(", "I", "!=", "nullptr", ")", "?", "getCmpOpsType", "(", "I", ",", "VF", ")", ":", "nullptr", ")", ";", "if", "(", "CmpOpTy", "!=", "nullptr", ")", "PackCost", "=", "getVectorBitmaskConversionCost", "(", "CmpOpTy", ",", "ValTy", ")", ";", "return", "getNumberOfParts", "(", "ValTy", ")", "+", "PackCost", ";", "}", "}", "else", "{", "switch", "(", "Opcode", ")", "{", "case", "Instruction", "::", "ICmp", ":", "{", "unsigned", "Cost", "=", "<NUM_LIT>", ";", "if", "(", "ValTy", "->", "isIntegerTy", "(", ")", "&&", "ValTy", "->", "getScalarSizeInBits", "(", ")", "<=", "<NUM_LIT>", ")", "Cost", "+=", "<NUM_LIT>", ";", "return", "Cost", ";", "}", "case", "Instruction", "::", "Select", ":", "if", "(", "ValTy", "->", "isFloatingPointTy", "(", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "}", "}"], "ground_truth": ["return", "BaseT", "::", "getCmpSelInstrCost", "(", "Opcode", ",", "ValTy", ",", "CondTy", ",", "nullptr", ")", ";"], "File": "SystemZTargetTransformInfo12", "Func": "getCmpSelInstrCost", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11521, "Length": 128, "Cover_Rate": 0.3450134770889488, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "VecVT", "=", "N", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ";", "MVT", "ElVT", "=", "VecVT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "NumElemsPerChunk", "=", "vecWidth", "/", "ElVT", ".", "getSizeInBits", "(", ")", ";", "return", "Index", "/", "NumElemsPerChunk", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)", "Func": "getInsertVINSERTImmediate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11522, "Length": 36, "Cover_Rate": 0.32142857142857145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ";", "++", "Count", ";", "if", "(", "FBB", ")", "{", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "FBB", ")", ";", "++", "Count", ";", "}", "return", "Count", ";"], "ground_truth": ["}"], "File": "SHUXIInstrInfo", "Func": "insertBranch", "Target": "SHUXI", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11523, "Length": 64, "Cover_Rate": 0.34408602150537637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "calcLiveInMask", "(", "MachineBasicBlock", "*", "MBB", ")", "{", "unsigned", "Mask", "=", "<NUM_LIT>", ";"], "ground_truth": ["for", "(", "const", "auto", "&", "LI", ":", "MBB", "->", "liveins", "(", ")", ")", "{"], "File": "X86FloatingPoint", "Func": "calcLiveInMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11524, "Length": 28, "Cover_Rate": 0.417910447761194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_pcmpgtb128", "(", "(", "__v16qi", ")", "__B", ",", "(", "__v16qi", ")", "__A", ")", ";"], "ground_truth": ["}"], "File": "emmintrin4", "Func": "_mm_cmplt_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11525, "Length": 18, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "need_mem", ";", "if", "(", "MEM_P", "(", "x", ")", ")", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "!=", "PLUS", "||", "GET_MODE", "(", "x", ")", "!=", "Pmode", ")", "return", "orig_x", ";", "if", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", "==", "pic_offset_table_rtx", ")", ";", "else", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", ")", "{", "rtx", "x0", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "rtx", "x00", "=", "XEXP", "(", "x0", ",", "<NUM_LIT>", ")", ";", "rtx", "x01", "=", "XEXP", "(", "x0", ",", "<NUM_LIT>", ")", ";", "if", "(", "x00", "==", "pic_offset_table_rtx", ")", "addend", "=", "x01", ";", "else", "if", "(", "x01", "==", "pic_offset_table_rtx", ")", "addend", "=", "x00", ";", "else", "return", "orig_x", ";", "}", "else", "return", "orig_x", ";", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "!=", "CONST", ")", "return", "orig_x", ";", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "!=", "UNSPEC", ")", "return", "orig_x", ";", "ret", "=", "XVECEXP", "(", "x", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "XINT", "(", "x", ",", "<NUM_LIT>", ")", "==", "UNSPEC_GOTOFF", ")", "need_mem", "=", "false", ";", "else", "if", "(", "XINT", "(", "x", ",", "<NUM_LIT>", ")", "==", "UNSPEC_GOT", ")", "need_mem", "=", "true", ";", "else", "return", "orig_x", ";", "gcc_assert", "(", "GET_CODE", "(", "ret", ")", "==", "SYMBOL_REF", ")", ";"], "ground_truth": ["if", "(", "need_mem", "!=", "MEM_P", "(", "orig_x", ")", ")", "return", "orig_x", ";"], "File": "mn10300", "Func": "mn10300_delegitimize_address", "Target": "mn10300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11526, "Length": 236, "Cover_Rate": 0.833922261484099, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isALUInstr", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "{", "return", "false", ";", "}", "for", "(", "MachineInstr", "::", "const_mop_iterator", "I", "=", "MI", ".", "operands_begin", "(", ")", ",", "E", "=", "MI", ".", "operands_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "!", "I", "->", "isReg", "(", ")", "||", "!", "I", "->", "isUse", "(", ")", "||", "I", "->", "getReg", "(", ")", ".", "isVirtual", "(", ")", ")", "continue", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "I", "->", "getReg", "(", ")", ")", ")", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "R600InstrInfo14", "Func": "readsLDSSrcReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11527, "Length": 95, "Cover_Rate": 0.8715596330275229, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetInstrInfo", "&", "TII", "=", "*", "STI", ".", "getInstrInfo", "(", ")", ";", "const", "<ISA_LIT>RegisterInfo", "&", "RegInfo", "=", "*", "STI", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "StackPtr", "=", "RegInfo", ".", "getStackRegister", "(", ")", ";", "bool", "reserveCallFrame", "=", "hasReservedCallFrame", "(", "MF", ")", ";", "int", "Opcode", "=", "I", "->", "getOpcode", "(", ")", ";", "bool", "isDestroy", "=", "Opcode", "==", "TII", ".", "getCallFrameDestroyOpcode", "(", ")", ";", "bool", "IsLP64", "=", "STI", ".", "isTarget64BitLP64", "(", ")", ";", "DebugLoc", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "uint64_t", "Amount", "=", "!", "reserveCallFrame", "?", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ":", "<NUM_LIT>", ";", "uint64_t", "InternalAmt", "=", "(", "isDestroy", "||", "Amount", ")", "?", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ":", "<NUM_LIT>", ";", "I", "=", "MBB", ".", "erase", "(", "I", ")", ";", "if", "(", "!", "reserveCallFrame", ")", "{", "if", "(", "Amount", "==", "<NUM_LIT>", ")", "return", ";", "unsigned", "StackAlign", "=", "STI", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ";", "Amount", "=", "(", "Amount", "+", "StackAlign", "-", "<NUM_LIT>", ")", "/", "StackAlign", "*", "StackAlign", ";", "MachineInstr", "*", "New", "=", "nullptr", ";", "Amount", "-=", "InternalAmt", ";", "if", "(", "Amount", ")", "{", "if", "(", "Opcode", "==", "TII", ".", "getCallFrameSetupOpcode", "(", ")", ")", "{", "New", "=", "BuildMI", "(", "MF", ",", "DL", ",", "TII", ".", "get", "(", "getSUBriOpcode", "(", "IsLP64", ",", "Amount", ")", ")", ",", "StackPtr", ")", ".", "addReg", "(", "StackPtr", ")", ".", "addImm", "(", "Amount", ")", ";", "}", "else", "{", "assert", "(", "Opcode", "==", "TII", ".", "getCallFrameDestroyOpcode", "(", ")", ")", ";", "unsigned", "Opc", "=", "getADDriOpcode", "(", "IsLP64", ",", "Amount", ")", ";", "New", "=", "BuildMI", "(", "MF", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "StackPtr", ")", ".", "addReg", "(", "StackPtr", ")", ".", "addImm", "(", "Amount", ")", ";", "}", "}", "if", "(", "New", ")", "{", "New", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "MBB", ".", "insert", "(", "I", ",", "New", ")", ";", "}", "return", ";", "}"], "ground_truth": ["if", "(", "Opcode", "==", "TII", ".", "getCallFrameDestroyOpcode", "(", ")", "&&", "InternalAmt", ")", "{"], "File": "X86FrameLowering65", "Func": "eliminateCallFramePseudoInstr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11528, "Length": 325, "Cover_Rate": 0.717439293598234, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>LoadStoreOptimizer", "::", "write2ST64Opcode", "(", "unsigned", "EltSize", ")", "const", "{", "if", "(", "STM", "->", "ldsRequiresM0Init", "(", ")", ")", "return", "(", "EltSize", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["return", "(", "EltSize", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "SILoadStoreOptimizer", "Func": "write2ST64Opcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11529, "Length": 40, "Cover_Rate": 0.8163265306122449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Register", "::", "isVirtualRegister", "(", "Reg", ")", "||", "!", "IndirectRC", "->", "contains", "(", "Reg", ")", ")", "continue", ";", "unsigned", "RegIndex", ";", "unsigned", "RegEnd", ";", "for", "(", "RegIndex", "=", "<NUM_LIT>", ",", "RegEnd", "=", "IndirectRC", "->", "getNumRegs", "(", ")", ";", "RegIndex", "!=", "RegEnd", ";", "++", "RegIndex", ")", "{", "if", "(", "IndirectRC", "->", "getRegister", "(", "RegIndex", ")", "==", "Reg", ")", "break", ";", "}"], "ground_truth": ["Offset", "=", "std", "::", "max", "(", "Offset", ",", "(", "int", ")", "RegIndex", ")", ";"], "File": "R600InstrInfo12", "Func": "getIndirectIndexBegin", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11530, "Length": 75, "Cover_Rate": 0.4032258064516129, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MachineFunctionInfo", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "OpenRISCMachineFunctionInfo", "Func": "anchor", "Target": "OpenRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11531, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "ReverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Cond", "[", "<NUM_LIT>", "]", ".", "setImm", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", "^", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "SystemZInstrInfo (2)", "Func": "ReverseBranchCondition", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11532, "Length": 56, "Cover_Rate": 0.9824561403508771, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "(", "GET_MODE", "(", "dest", ")", "==", "V2DImode", "&&", "(", "GET_MODE", "(", "src", ")", "==", "DImode", "||", "src", "==", "const0_rtx", ")", ")", "||", "(", "GET_MODE", "(", "dest", ")", "==", "V2DFmode", "&&", "GET_MODE", "(", "src", ")", "==", "DFmode", ")", ")", ";", "rtx", "low", ",", "high", ";", "if", "(", "src", "==", "const0_rtx", ")", "{", "low", "=", "src", ";", "high", "=", "src", ";", "}", "else", "{", "low", "=", "mips_subword", "(", "src", ",", "false", ")", ";", "high", "=", "mips_subword", "(", "src", ",", "true", ")", ";", "}", "rtx", "new_dest", "=", "simplify_gen_subreg", "(", "V4SImode", ",", "dest", ",", "GET_MODE", "(", "dest", ")", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_msa_fill_w", "(", "new_dest", ",", "low", ")", ")", ";", "emit_insn", "(", "gen_msa_insert_w", "(", "new_dest", ",", "high", ",", "new_dest", ",", "GEN_INT", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "gen_msa_insert_w", "(", "new_dest", ",", "high", ",", "new_dest", ",", "GEN_INT", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "mips", "Func": "mips_split_msa_fill_d", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11533, "Length": 149, "Cover_Rate": 0.9371069182389937, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_vpermil2ps", "(", "(", "__v4sf", ")", "__X", ",", "(", "__v4sf", ")", "__Y", ",", "(", "__v4si", ")", "__C", ",", "__I", ")", ";"], "ground_truth": ["}"], "File": "xopintrin", "Func": "_mm_permute2_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11534, "Length": 25, "Cover_Rate": 0.46296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "I", "=", "Reachable", ".", "find", "(", "From", ")", ";", "if", "(", "I", "==", "Reachable", ".", "end", "(", ")", ")", "return", "false", ";", "return", "I", "->", "second", ".", "count", "(", "To", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyFixIrreducibleControlFlow1", "Func": "canReach", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11535, "Length": 34, "Cover_Rate": 0.5666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "cum", "->", "fpr_offset", "=", "NDS32_AVAILABLE_REGNUM_FOR_FPR_ARG", "(", "cum", "->", "fpr_offset", ",", "mode", ",", "type", ")", "-", "NDS32_FPR_ARG_FIRST_REGNUM", "+", "NDS32_NEED_N_REGS_FOR_ARG", "(", "mode", ",", "type", ")", ";", "}", "else", "{", "cum", "->", "gpr_offset", "=", "NDS32_AVAILABLE_REGNUM_FOR_GPR_ARG", "(", "cum", "->", "gpr_offset", ",", "mode", ",", "type", ")", "-", "NDS32_GPR_ARG_FIRST_REGNUM", "+", "NDS32_NEED_N_REGS_FOR_ARG", "(", "mode", ",", "type", ")", ";", "}", "}"], "ground_truth": ["else", "{"], "File": "nds325", "Func": "nds32_function_arg_advance", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11536, "Length": 55, "Cover_Rate": 0.4198473282442748, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "TargetOpcode", "::", "G_CONCAT_VECTORS", ":", "return", "Helper", ".", "tryCombineConcatVectors", "(", "MI", ")", ";", "case", "TargetOpcode", "::", "G_LOAD", ":", "case", "TargetOpcode", "::", "G_SEXTLOAD", ":", "case", "TargetOpcode", "::", "G_ZEXTLOAD", ":", "{", "bool", "Changed", "=", "false", ";", "Changed", "|=", "Helper", ".", "tryCombineExtendingLoads", "(", "MI", ")", ";", "Changed", "|=", "Helper", ".", "tryCombineIndexedLoadStore", "(", "MI", ")", ";", "return", "Changed", ";", "}", "case", "TargetOpcode", "::", "G_STORE", ":", "return", "Helper", ".", "tryCombineIndexedLoadStore", "(", "MI", ")", ";", "case", "TargetOpcode", "::", "G_INTRINSIC_W_SIDE_EFFECTS", ":"], "ground_truth": ["switch", "(", "MI", ".", "getIntrinsicID", "(", ")", ")", "{"], "File": "AArch64PreLegalizerCombiner18", "Func": "combine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11537, "Length": 83, "Cover_Rate": 0.4322916666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ArrayRef", "<", "int", ">", "GoodInputs", "=", "MoveToLo", "?", "LoInputs", ":", "HiInputs", ";", "ArrayRef", "<", "int", ">", "BadInputs", "=", "MoveToLo", "?", "HiInputs", ":", "LoInputs", ";", "if", "(", "BadInputs", ".", "empty", "(", ")", ")", "return", "V", ";", "int", "MoveMask", "[", "]", "=", "{", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "int", "MoveOffset", "=", "MoveToLo", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "GoodInputs", ".", "empty", "(", ")", ")", "{", "for", "(", "int", "BadInput", ":", "BadInputs", ")", "{", "MoveMask", "[", "Mask", "[", "BadInput", "]", "%", "<NUM_LIT>", "+", "MoveOffset", "]", "=", "Mask", "[", "BadInput", "]", "-", "MaskOffset", ";", "Mask", "[", "BadInput", "]", "=", "Mask", "[", "BadInput", "]", "%", "<NUM_LIT>", "+", "MoveOffset", "+", "MaskOffset", ";", "}", "}", "else", "{", "if", "(", "GoodInputs", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "MoveMask", "[", "Mask", "[", "GoodInputs", "[", "<NUM_LIT>", "]", "]", "%", "<NUM_LIT>", "+", "MoveOffset", "]", "=", "Mask", "[", "GoodInputs", "[", "<NUM_LIT>", "]", "]", "-", "MaskOffset", ";", "MoveMask", "[", "Mask", "[", "GoodInputs", "[", "<NUM_LIT>", "]", "]", "%", "<NUM_LIT>", "+", "MoveOffset", "]", "=", "Mask", "[", "GoodInputs", "[", "<NUM_LIT>", "]", "]", "-", "MaskOffset", ";", "Mask", "[", "GoodInputs", "[", "<NUM_LIT>", "]", "]", "=", "Mask", "[", "GoodInputs", "[", "<NUM_LIT>", "]", "]", "%", "<NUM_LIT>", "+", "MoveOffset", "+", "MaskOffset", ";", "Mask", "[", "GoodInputs", "[", "<NUM_LIT>", "]", "]", "=", "Mask", "[", "GoodInputs", "[", "<NUM_LIT>", "]", "]", "%", "<NUM_LIT>", "+", "MoveOffset", "+", "MaskOffset", ";", "}", "else", "{", "for", "(", "int", "GoodInput", ":", "GoodInputs", ")", "MoveMask", "[", "Mask", "[", "GoodInput", "]", "-", "MaskOffset", "]", "=", "Mask", "[", "GoodInput", "]", "-", "MaskOffset", ";", "}", "int", "MoveMaskIdx", "=", "std", "::", "find", "(", "std", "::", "begin", "(", "MoveMask", ")", "+", "MoveOffset", ",", "std", "::", "end", "(", "MoveMask", ")", ",", "-", "<NUM_LIT>", ")", "-", "std", "::", "begin", "(", "MoveMask", ")", ";", "assert", "(", "MoveMaskIdx", ">=", "MoveOffset", "&&", "<STR_LIT>", ")", ";", "if", "(", "BadInputs", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "assert", "(", "MoveMask", "[", "MoveMaskIdx", "]", "==", "-", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "MoveMask", "[", "MoveMaskIdx", "+", "<NUM_LIT>", "]", "==", "-", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MoveMask", "[", "MoveMaskIdx", "+", "Mask", "[", "BadInputs", "[", "<NUM_LIT>", "]", "]", "%", "<NUM_LIT>", "]", "=", "Mask", "[", "BadInputs", "[", "<NUM_LIT>", "]", "]", "-", "MaskOffset", ";", "MoveMask", "[", "MoveMaskIdx", "+", "Mask", "[", "BadInputs", "[", "<NUM_LIT>", "]", "]", "%", "<NUM_LIT>", "]", "=", "Mask", "[", "BadInputs", "[", "<NUM_LIT>", "]", "]", "-", "MaskOffset", ";", "Mask", "[", "BadInputs", "[", "<NUM_LIT>", "]", "]", "=", "MoveMaskIdx", "+", "Mask", "[", "BadInputs", "[", "<NUM_LIT>", "]", "]", "%", "<NUM_LIT>", "+", "MaskOffset", ";", "Mask", "[", "BadInputs", "[", "<NUM_LIT>", "]", "]", "=", "MoveMaskIdx", "+", "Mask", "[", "BadInputs", "[", "<NUM_LIT>", "]", "]", "%", "<NUM_LIT>", "+", "MaskOffset", ";", "}", "else", "{", "assert", "(", "BadInputs", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MoveMask", "[", "MoveMaskIdx", "]", "=", "Mask", "[", "BadInputs", "[", "<NUM_LIT>", "]", "]", "-", "MaskOffset", ";", "Mask", "[", "BadInputs", "[", "<NUM_LIT>", "]", "]", "=", "MoveMaskIdx", "+", "MaskOffset", ";", "}", "}"], "ground_truth": ["return", "DAG", ".", "getVectorShuffle", "(", "<STR_LIT>", ",", "DL", ",", "V", ",", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ",", "MoveMask", ")", ";"], "File": "X86ISelLowering (2)", "Func": "lowerV8I16BasicBlendVectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11538, "Length": 506, "Cover_Rate": 0.5440860215053763, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>FrameInfo", "(", "const", "<ISA_LIT>Subtarget", "&", "ST", ")", ":", "TargetFrameInfo", "(", "StackGrowsDown", ",", "ST", ".", "getStackAlignment", "(", ")", ",", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "ARMFrameInfo1", "Func": "ARMFrameInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11539, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", "->", "isDebugValue", "(", ")", ")", "continue", ";", "if", "(", "!", "I", "->", "isBranch", "(", ")", ")", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "<STR_LIT>", "CC", "=", "<STR_LIT>", "(", "I", "->", "getOpcode", "(", ")", ")", ";", "assert", "(", "BranchCond", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", ";", "if", "(", "CC", "!=", "BranchCond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", "continue", ";", "break", ";", "}", "unsigned", "Opc", "=", "TailCall", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "auto", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "MBB", ".", "findDebugLoc", "(", "I", ")", ",", "get", "(", "Opc", ")", ")", ";", "MIB", "->", "addOperand", "(", "TailCall", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MIB", "->", "addOperand", "(", "BranchCond", "[", "<NUM_LIT>", "]", ")", ";", "MIB", ".", "copyImplicitOps", "(", "TailCall", ")", ";", "LivePhysRegs", "LiveRegs", "(", "getRegisterInfo", "(", ")", ")", ";", "LiveRegs", ".", "addLiveOuts", "(", "MBB", ")", ";", "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "const", "MachineOperand", "*", ">", ",", "<NUM_LIT>", ">", "Clobbers", ";", "LiveRegs", ".", "stepForward", "(", "*", "MIB", ",", "Clobbers", ")", ";", "for", "(", "const", "auto", "&", "C", ":", "Clobbers", ")", "{", "MIB", ".", "addReg", "(", "C", ".", "first", ",", "RegState", "::", "Implicit", ")", ";", "MIB", ".", "addReg", "(", "C", ".", "first", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ";"], "ground_truth": ["}"], "File": "X86InstrInfo113", "Func": "replaceBranchWithTailCall", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11540, "Length": 223, "Cover_Rate": 0.7483221476510067, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>CFGOptimizer", "(", "TM", ")", ";"], "ground_truth": ["}"], "File": "HexagonCFGOptimizer17", "Func": "createHexagonCFGOptimizer", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11541, "Length": 8, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "{", "llvm", "::", "StringRef", "Sym", "=", "G", "->", "getGlobal", "(", ")", "->", "getName", "(", ")", ";", "Function", "*", "F", "=", "G", "->", "getGlobal", "(", ")", "->", "getParent", "(", ")", "->", "getFunction", "(", "Sym", ")", ";", "if", "(", "F", "&&", "F", "->", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "{", "SpecialCallingConv", "=", "<STR_LIT>", ";", "}"], "ground_truth": ["}"], "File": "MipsISelLowering (2)1", "Func": "getSpecialCallingConv", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11542, "Length": 67, "Cover_Rate": 0.6320754716981132, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Tmp1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Remainder_GE_Den", ",", "Remainder_GE_Zero", ")", ";", "SDValue", "Quotient_A_One", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Quotient", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ")", ";", "SDValue", "Quotient_S_One", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Quotient", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ")", ";", "SDValue", "Div", "=", "DAG", ".", "getSelectCC", "(", "DL", ",", "Tmp1", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ",", "Quotient", ",", "Quotient_A_One", ",", "<STR_LIT>", ")", ";", "Div", "=", "DAG", ".", "getSelectCC", "(", "DL", ",", "Remainder_GE_Zero", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ",", "Quotient_S_One", ",", "Div", ",", "<STR_LIT>", ")", ";", "SDValue", "Remainder_S_Den", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Remainder", ",", "Den", ")", ";", "SDValue", "Remainder_A_Den", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Remainder", ",", "Den", ")", ";", "SDValue", "Rem", "=", "DAG", ".", "getSelectCC", "(", "DL", ",", "Tmp1", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ",", "Remainder", ",", "Remainder_S_Den", ",", "<STR_LIT>", ")", ";", "Rem", "=", "DAG", ".", "getSelectCC", "(", "DL", ",", "Remainder_GE_Zero", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ",", "Remainder_A_Den", ",", "Rem", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "<NUM_LIT>", "]", "=", "{"], "ground_truth": ["Div", ",", "Rem", "}", ";"], "File": "AMDGPUISelLowering (2)2", "Func": "LowerUDIVREM", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11543, "Length": 234, "Cover_Rate": 0.3218707015130674, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "int32_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", "/", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addMemImm0_1020s4OffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11544, "Length": 55, "Cover_Rate": 0.8208955223880597, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodePowerTwoOperand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{"], "ground_truth": ["DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler15", "Func": "DecodePowerTwoOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11545, "Length": 27, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "std", "::", "string", ">", "rets", "(", "Imm8", "a", ")", "{", "return", "D", "(", "<STR_LIT>", ",", "a", ")", ";"], "ground_truth": ["}"], "File": "disassembler", "Func": "rets", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11546, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PassConfig", "::", "addPostRegAlloc", "(", ")", "{", "disablePass", "(", "&", "PrologEpilogCodeInserterID", ")", ";", "disablePass", "(", "&", "MachineCopyPropagationID", ")", ";", "addPass", "(", "create<ISA_LIT>RegStackify", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>RegColoring", "(", ")", ")", ";", "TargetPassConfig", "::", "addPostRegAlloc", "(", ")", ";"], "ground_truth": ["addPass", "(", "create<ISA_LIT>PEI", "(", ")", ")", ";"], "File": "WebAssemblyTargetMachine (2)", "Func": "addPostRegAlloc", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11547, "Length": 46, "Cover_Rate": 0.9787234042553191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CombinerHelper", "Helper", "(", "Observer", ",", "B", ",", "KB", ",", "MDT", ",", "LInfo", ")", ";", "<ISA_LIT>PostLegalizerCombinerHelper", "PostLegalizerHelper", "(", "B", ",", "Helper", ")", ";", "<ISA_LIT>GenPostLegalizerCombinerHelper", "Generated", "(", "GeneratedRuleCfg", ",", "Helper", ",", "PostLegalizerHelper", ")", ";", "if", "(", "Generated", ".", "tryCombineAll", "(", "Observer", ",", "MI", ",", "B", ")", ")", "return", "true", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "TargetOpcode", "::", "G_SHL", ":", "case", "TargetOpcode", "::", "G_LSHR", ":", "case", "TargetOpcode", "::", "G_ASHR", ":", "return", "Helper", ".", "tryCombineShiftToUnmerge", "(", "MI", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPostLegalizerCombiner13", "Func": "combine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11548, "Length": 83, "Cover_Rate": 0.7830188679245284, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCWinCOFFStreamer", "::", "FinishImpl", "(", ")", ";"], "ground_truth": ["}"], "File": "X86WinCOFFStreamer16", "Func": "FinishImpl", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11549, "Length": 7, "Cover_Rate": 0.30434782608695654, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFrameInfo", "*", "MFI", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "const", "<ISA_LIT>FrameLowering", "*", "HFI", "=", "HST", "->", "getFrameLowering", "(", ")", ";", "int", "FX", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "unsigned", "StkA", "=", "HFI", "->", "getStackAlignment", "(", ")", ";", "unsigned", "MaxA", "=", "MFI", "->", "getMaxAlignment", "(", ")", ";", "SDValue", "FI", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FX", ",", "<STR_LIT>", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "Zero", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDNode", "*", "R", "=", "<NUM_LIT>", ";", "if", "(", "FX", "<", "<NUM_LIT>", "||", "MaxA", "<=", "StkA", "||", "!", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "{", "R", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "FI", ",", "Zero", ")", ";", "}", "else", "{", "auto", "&", "HMFI", "=", "*", "MF", "->", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "AR", "=", "HMFI", ".", "getStackAlignBaseVReg", "(", ")", ";", "SDValue", "CH", "=", "CurDAG", "->", "getEntryNode", "(", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "CurDAG", "->", "getCopyFromReg", "(", "CH", ",", "DL", ",", "AR", ",", "<STR_LIT>", ")", ",", "FI", ",", "Zero", "}", ";"], "ground_truth": ["R", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Ops", ")", ";"], "File": "HexagonISelDAGToDAG45", "Func": "SelectFrameIndex", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11550, "Length": 201, "Cover_Rate": 0.8589743589743589, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "use_toc_relative_ref", "(", "rtx", "sym", ",", "machine_mode", "mode", ")", "{", "return", "(", "(", "constant_pool_expr_p", "(", "sym", ")", "&&", "ASM_OUTPUT_SPECIAL_POOL_ENTRY_P", "(", "get_pool_constant", "(", "sym", ")", ",", "get_pool_mode", "(", "sym", ")", ")", ")", "||", "(", "TARGET_CMODEL", "==", "CMODEL_MEDIUM", "&&", "SYMBOL_REF_LOCAL_P", "(", "sym", ")", "&&", "GET_MODE_SIZE", "(", "mode", ")", "<=", "POWERPC64_TOC_POINTER_ALIGNMENT", ")", ")", ";"], "ground_truth": ["}"], "File": "rs6000", "Func": "use_toc_relative_ref", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11551, "Length": 53, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getPostIdxRegOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "<NUM_LIT>", ")", ";", "bool", "isAdd", "=", "MO1", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ";", "return", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", "|", "(", "isAdd", "<<", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter2", "Func": "getPostIdxRegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11552, "Length": 79, "Cover_Rate": 0.9634146341463414, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GCNSubtarget", "::", "GCNSubtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ",", "const", "GCNTargetMachine", "&", "TM", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "GPU", ",", "FS", ")", ",", "<ISA_LIT>Subtarget", "(", "TT", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Gen", "(", "TT", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", "?", "SEA_ISLANDS", ":", "SOUTHERN_ISLANDS", ")", ",", "InstrItins", "(", "getInstrItineraryForCPU", "(", "GPU", ")", ")", ",", "LDSBankCount", "(", "<NUM_LIT>", ")", ",", "MaxPrivateElementSize", "(", "<NUM_LIT>", ")", ",", "FastFMAF32", "(", "false", ")", ",", "HalfRate64Ops", "(", "false", ")", ",", "FP64FP16Denormals", "(", "false", ")", ",", "FlatForGlobal", "(", "false", ")", ",", "AutoWaitcntBeforeBarrier", "(", "false", ")", ",", "CodeObjectV3", "(", "false", ")", ",", "UnalignedScratchAccess", "(", "false", ")", ",", "UnalignedBufferAccess", "(", "false", ")", ",", "HasApertureRegs", "(", "false", ")", ",", "EnableXNACK", "(", "false", ")", ",", "DoesNotSupportXNACK", "(", "false", ")", ",", "EnableCuMode", "(", "false", ")", ",", "TrapHandler", "(", "false", ")", ",", "EnableLoadStoreOpt", "(", "false", ")", ",", "EnableUnsafeDSOffsetFolding", "(", "false", ")", ",", "Enable<ISA_LIT>Scheduler", "(", "false", ")", ",", "EnableDS128", "(", "false", ")", ",", "EnablePRTStrictNull", "(", "false", ")", ",", "DumpCode", "(", "false", ")", ",", "FP64", "(", "false", ")", ",", "GCN3Encoding", "(", "false", ")", ",", "CIInsts", "(", "false", ")", ",", "GFX8Insts", "(", "false", ")", ",", "GFX9Insts", "(", "false", ")", ",", "GFX10Insts", "(", "false", ")", ",", "GFX7GFX8GFX9Insts", "(", "false", ")", ",", "SGPRInitBug", "(", "false", ")", ",", "HasSMemRealTime", "(", "false", ")", ",", "HasIntClamp", "(", "false", ")", ",", "HasFmaMixInsts", "(", "false", ")", ",", "HasMovrel", "(", "false", ")", ",", "HasVGPRIndexMode", "(", "false", ")", ",", "HasScalarStores", "(", "false", ")", ",", "HasScalarAtomics", "(", "false", ")", ",", "HasSDWAOmod", "(", "false", ")", ",", "HasSDWAScalar", "(", "false", ")", ",", "HasSDWASdst", "(", "false", ")", ",", "HasSDWAMac", "(", "false", ")", ",", "HasSDWAOutModsVOPC", "(", "false", ")", ",", "HasDPP", "(", "false", ")", ",", "HasDPP8", "(", "false", ")", ",", "HasR128A16", "(", "false", ")", ",", "HasNSAEncoding", "(", "false", ")", ",", "HasDLInsts", "(", "false", ")", ",", "HasDot1Insts", "(", "false", ")", ",", "HasDot2Insts", "(", "false", ")", ",", "HasDot5Insts", "(", "false", ")", ",", "HasDot6Insts", "(", "false", ")", ",", "EnableSRAMECC", "(", "false", ")", ",", "DoesNotSupportSRAMECC", "(", "false", ")", ",", "HasNoSdstCMPX", "(", "false", ")", ",", "HasVscnt", "(", "false", ")", ",", "HasRegisterBanking", "(", "false", ")", ",", "HasVOP3Literal", "(", "false", ")", ",", "HasNoDataDepHazard", "(", "false", ")", ",", "FlatAddressSpace", "(", "false", ")", ",", "FlatInstOffsets", "(", "false", ")", ",", "FlatGlobalInsts", "(", "false", ")", ",", "FlatScratchInsts", "(", "false", ")", ",", "ScalarFlatScratchInsts", "(", "false", ")", ",", "AddNoCarryInsts", "(", "false", ")", ",", "HasUnpackedD16VMem", "(", "false", ")", ",", "LDSMisalignedBug", "(", "false", ")", ",", "ScalarizeGlobal", "(", "false", ")", ",", "HasVcmpxPermlaneHazard", "(", "false", ")", ",", "HasVMEMtoScalarWriteHazard", "(", "false", ")", ",", "HasSMEMtoVectorWriteHazard", "(", "false", ")", ",", "HasInstFwdPrefetchBug", "(", "false", ")", ",", "HasVcmpxExecWARHazard", "(", "false", ")", ",", "HasLdsBranchVmemWARHazard", "(", "false", ")", ",", "HasNSAtoVMEMBug", "(", "false", ")", ",", "HasOffset3fBug", "(", "false", ")", ",", "HasFlatSegmentOffsetBug", "(", "false", ")", ",", "FeatureDisable", "(", "false", ")", ",", "InstrInfo", "(", "initializeSubtargetDependencies", "(", "TT", ",", "GPU", ",", "FS", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", ",", "FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsUp", ",", "getStackAlignment", "(", ")", ",", "<NUM_LIT>", ")", "{", "CallLoweringInfo", ".", "reset", "(", "new", "<ISA_LIT>CallLowering", "(", "*", "getTargetLowering", "(", ")", ")", ")", ";", "Legalizer", ".", "reset", "(", "new", "<ISA_LIT>LegalizerInfo", "(", "*", "this", ",", "TM", ")", ")", ";"], "ground_truth": ["RegBankInfo", ".", "reset", "(", "new", "<ISA_LIT>RegisterBankInfo", "(", "*", "getRegisterInfo", "(", ")", ")", ")", ";"], "File": "AMDGPUSubtarget51", "Func": "GCNSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11553, "Length": 520, "Cover_Rate": 0.9471766848816029, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "auto", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "SplitArgs", ";", "unsigned", "i", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "Arg", ":", "Args", ")", "{", "ArgInfo", "OrigArg", "{", "VRegs", "[", "i", "]", ",", "Arg", ".", "getType", "(", ")", "}", ";", "setArgFlags", "(", "OrigArg", ",", "i", "+", "<NUM_LIT>", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "OrigArg", ",", "SplitArgs", ",", "DL", ",", "MRI", ",", "[", "&", "]", "(", "ArrayRef", "<", "unsigned", ">", "Regs", ",", "ArrayRef", "<", "uint64_t", ">", "Offsets", ")", "{", "MIRBuilder", ".", "buildSequence", "(", "VRegs", "[", "i", "]", ",", "Regs", ",", "Offsets", ")", ";", "}", ")", ";", "++", "i", ";", "}"], "ground_truth": ["if", "(", "!", "MBB", ".", "empty", "(", ")", ")", "MIRBuilder", ".", "setInstr", "(", "*", "MBB", ".", "begin", "(", ")", ")", ";"], "File": "AArch64CallLowering22", "Func": "lowerFormalArguments", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11554, "Length": 143, "Cover_Rate": 0.5478927203065134, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_i64scatter_pd", "(", "void", "*", "__addr", ",", "__m256i", "__index", ",", "__m256d", "__v1", ",", "const", "int", "__scale", ")", "{", "__builtin_ia32_scatterdiv4df", "(", "__addr", ",", "(", "__mmask8", ")", "<NUM_LIT>", ",", "(", "__v4di", ")", "__index", ",", "(", "__v4df", ")", "__v1", ",", "__scale", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_i64scatter_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11555, "Length": 53, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", "*", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "}"], "ground_truth": ["}"], "File": "LanaiTargetTransformInfo4", "Func": "getArithmeticInstrCost", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11556, "Length": 58, "Cover_Rate": 0.36942675159235666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "<ISA_LIT>RegisterInfo", "::", "getSubReg", "(", "unsigned", "int", ",", "unsigned", "int", ")", "const", "{"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "TMS320C64XRegisterInfo", "Func": "getSubReg", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 11557, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "Memory", "&&", "!", "getMemSegReg", "(", ")", "&&", "!", "getMemBaseReg", "(", ")", "&&", "!", "getMemIndexReg", "(", ")", "&&", "getMemScale", "(", ")", "==", "<NUM_LIT>", "&&", "(", "!", "Mem", ".", "Size", "||", "Mem", ".", "Size", "==", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86AsmParser18", "Func": "isMemOffs8", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11558, "Length": 40, "Cover_Rate": 0.8695652173913043, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m64", ")", "__builtin_arm_waddwus", "(", "(", "__v2si", ")", "__m1", ",", "(", "__v2si", ")", "__m2", ")", ";"], "ground_truth": ["}"], "File": "mmintrin", "Func": "_mm_adds_pu32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11559, "Length": 18, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetELFStreamer", "::", "emitInst", "(", "uint32_t", "Inst", ")", "{", "getStreamer", "(", ")", ".", "emitInst", "(", "Inst", ")", ";"], "ground_truth": ["}"], "File": "AArch64ELFStreamer (2)", "Func": "emitInst", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11560, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "CounterPropagateAddr", "(", "const", "std", "::", "set", "<", "MachineInstr", "*", ">", "&", "MIs", ",", "unsigned", "Addr", ")", "const", "{"], "ground_truth": ["for", "(", "MachineInstr", "*", "MI", ":", "MIs", ")", "{"], "File": "R600ControlFlowFinalizer (2)1", "Func": "CounterPropagateAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11561, "Length": 28, "Cover_Rate": 0.7368421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MI", ".", "isTransient", "(", ")", ")", "++", "Count", ";", "Flags", ".", "setSExtIdx", "(", "-", "<NUM_LIT>", ")", ";", "if", "(", "areCandidatesToMergeOrPair", "(", "FirstMI", ",", "MI", ",", "Flags", ",", "TII", ")", "&&", "getLdStOffsetOp", "(", "MI", ")", ".", "isImm", "(", ")", ")", "{", "assert", "(", "MI", ".", "mayLoadOrStore", "(", ")", "&&", "<STR_LIT>", ")", ";", "Register", "MIBaseReg", "=", "getLdStBaseOp", "(", "MI", ")", ".", "getReg", "(", ")", ";", "int", "MIOffset", "=", "getLdStOffsetOp", "(", "MI", ")", ".", "getImm", "(", ")", ";", "bool", "MIIsUnscaled", "=", "TII", "->", "isUnscaledLdSt", "(", "MI", ")", ";", "if", "(", "IsUnscaled", "!=", "MIIsUnscaled", ")", "{", "int", "MemSize", "=", "getMemScale", "(", "MI", ")", ";", "if", "(", "MIIsUnscaled", ")", "{", "if", "(", "MIOffset", "%", "MemSize", ")", "{", "LiveRegUnits", "::", "accumulateUsedDefed", "(", "MI", ",", "ModifiedRegUnits", ",", "UsedRegUnits", ",", "TRI", ")", ";", "MemInsns", ".", "push_back", "(", "&", "MI", ")", ";", "continue", ";", "}", "MIOffset", "/=", "MemSize", ";", "}", "else", "{", "MIOffset", "*=", "MemSize", ";", "}", "}", "if", "(", "BaseReg", "==", "MIBaseReg", "&&", "(", "(", "Offset", "==", "MIOffset", "+", "OffsetStride", ")", "||", "(", "Offset", "+", "OffsetStride", "==", "MIOffset", ")", ")", ")", "{", "int", "MinOffset", "=", "Offset", "<", "MIOffset", "?", "Offset", ":", "MIOffset", ";", "if", "(", "FindNarrowMerge", ")", "{", "if", "(", "(", "!", "IsUnscaled", "&&", "alignTo", "(", "MinOffset", ",", "<NUM_LIT>", ")", "!=", "MinOffset", ")", "||", "(", "IsPromotableZeroStore", "&&", "Reg", "!=", "getLdStRegOp", "(", "MI", ")", ".", "getReg", "(", ")", ")", ")", "{", "LiveRegUnits", "::", "accumulateUsedDefed", "(", "MI", ",", "ModifiedRegUnits", ",", "UsedRegUnits", ",", "TRI", ")", ";", "MemInsns", ".", "push_back", "(", "&", "MI", ")", ";", "continue", ";", "}", "}", "else", "{", "if", "(", "!", "inBoundsForPair", "(", "IsUnscaled", ",", "MinOffset", ",", "OffsetStride", ")", ")", "{", "LiveRegUnits", "::", "accumulateUsedDefed", "(", "MI", ",", "ModifiedRegUnits", ",", "UsedRegUnits", ",", "TRI", ")", ";", "MemInsns", ".", "push_back", "(", "&", "MI", ")", ";", "continue", ";", "}", "if", "(", "IsUnscaled", "&&", "(", "alignTo", "(", "MinOffset", ",", "OffsetStride", ")", "!=", "MinOffset", ")", ")", "{", "LiveRegUnits", "::", "accumulateUsedDefed", "(", "MI", ",", "ModifiedRegUnits", ",", "UsedRegUnits", ",", "TRI", ")", ";", "MemInsns", ".", "push_back", "(", "&", "MI", ")", ";", "continue", ";", "}", "}", "if", "(", "MayLoad", "&&", "Reg", "==", "getLdStRegOp", "(", "MI", ")", ".", "getReg", "(", ")", ")", "{"], "ground_truth": ["LiveRegUnits", "::", "accumulateUsedDefed", "(", "MI", ",", "ModifiedRegUnits", ",", "UsedRegUnits", ",", "TRI", ")", ";"], "File": "AArch64LoadStoreOptimizer38", "Func": "findMatchingInsn", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11562, "Length": 359, "Cover_Rate": 0.4056497175141243, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setVariadicGPRSize", "(", "unsigned", "Size", ")", "{", "VariadicGPRSize", "=", "Size", ";"], "ground_truth": ["}"], "File": "AArch64MachineFunctionInfo6", "Func": "setVariadicGPRSize", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11563, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "'y'", ":", "O", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "return", "false", ";", "case", "'U'", ":", "case", "'X'", ":", "assert", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "isReg", "(", ")", ")", ";", "return", "false", ";", "}", "}"], "ground_truth": ["assert", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "isReg", "(", ")", ")", ";"], "File": "PPCAsmPrinter10", "Func": "PrintAsmMemoryOperand", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11564, "Length": 58, "Cover_Rate": 0.34523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FullFS", "+=", "<STR_LIT>", ";", "}", "FullFS", "+=", "<STR_LIT>", ";", "FullFS", "+=", "FS", ";", "ParseSubtargetFeatures", "(", "GPU", ",", "FullFS", ")", ";", "assert", "(", "!", "hasFP64", "(", ")", "||", "(", "getGeneration", "(", ")", ">=", "<ISA_LIT>Subtarget", "::", "SOUTHERN_ISLANDS", ")", ")", ";", "if", "(", "!", "hasAddr64", "(", ")", "&&", "!", "FS", ".", "contains", "(", "<STR_LIT>", ")", ")", "{", "FlatForGlobal", "=", "true", ";", "}", "if", "(", "MaxPrivateElementSize", "==", "<NUM_LIT>", ")", "MaxPrivateElementSize", "=", "<NUM_LIT>", ";", "if", "(", "LDSBankCount", "==", "<NUM_LIT>", ")", "LDSBankCount", "=", "<NUM_LIT>", ";", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "{", "if", "(", "LocalMemorySize", "==", "<NUM_LIT>", ")", "LocalMemorySize", "=", "<NUM_LIT>", ";", "if", "(", "!", "HasMovrel", "&&", "!", "HasVGPRIndexMode", ")", "HasMovrel", "=", "true", ";", "}"], "ground_truth": ["if", "(", "WavefrontSize", "==", "<NUM_LIT>", ")", "WavefrontSize", "=", "<NUM_LIT>", ";"], "File": "AMDGPUSubtarget94", "Func": "initializeSubtargetDependencies", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11565, "Length": 125, "Cover_Rate": 0.6410256410256411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_p16_f32", "(", "float32x2_t", "__a", ")", "{"], "ground_truth": ["return", "(", "poly16x4_t", ")", "__a", ";"], "File": "arm", "Func": "neon_vreinterpret_p16_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11566, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vhaddq", "(", "int32x4_t", "__a", ",", "int32_t", "__b", ")", "{"], "ground_truth": ["return", "__arm_vhaddq_n_s32", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "mve___arm_vhaddq", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11567, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "i", ",", "n", "=", "(", "int", ")", "(", "sizeof", "(", "prefixes", ")", "/", "sizeof", "(", "*", "prefixes", ")", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "n", ";", "i", "++", ")", "if", "(", "str_prefix_p", "(", "str", ",", "prefixes", "[", "i", "]", ")", ")", "return", "i", ";", "return", "n", ";"], "ground_truth": ["}"], "File": "gen-avr-mmcu-texi", "Func": "c_prefix", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11568, "Length": 53, "Cover_Rate": 0.6309523809523809, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "ValMapping", ".", "NumBreakDowns", "==", "<NUM_LIT>", "&&", "ValMapping", ".", "BreakDown", "[", "<NUM_LIT>", "]", ".", "Length", "==", "<NUM_LIT>", "&&", "ValMapping", ".", "BreakDown", "[", "<NUM_LIT>", "]", ".", "StartIdx", "==", "<NUM_LIT>", "&&", "ValMapping", ".", "BreakDown", "[", "<NUM_LIT>", "]", ".", "Length", "==", "<NUM_LIT>", "&&", "ValMapping", ".", "BreakDown", "[", "<NUM_LIT>", "]", ".", "StartIdx", "==", "<NUM_LIT>", "&&", "ValMapping", ".", "BreakDown", "[", "<NUM_LIT>", "]", ".", "RegBank", "==", "ValMapping", ".", "BreakDown", "[", "<NUM_LIT>", "]", ".", "RegBank", ")", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo29", "Func": "getBreakDownCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11569, "Length": 75, "Cover_Rate": 0.8152173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>LegalizerInfo", "::", "setLegalizerInfoSSE41", "(", ")", "{", "if", "(", "!", "Subtarget", ".", "hasSSE41", "(", ")", ")", "return", ";", "const", "LLT", "v4s32", "=", "LLT", "::", "fixed_vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "auto", "&", "LegacyInfo", "=", "getLegacyLegalizerInfo", "(", ")", ";"], "ground_truth": ["LegacyInfo", ".", "setAction", "(", "{", "G_MUL", ",", "v4s32", "}", ",", "LegacyLegalizeActions", "::", "Legal", ")", ";"], "File": "X86LegalizerInfo20", "Func": "setLegalizerInfoSSE41", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11570, "Length": 54, "Cover_Rate": 0.9818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MachineFunction", "::", "<ISA_LIT>MachineFunction", "(", "const", "MachineFunction", "&", "MF", ")", ":", "MachineFunctionInfo", "(", ")", ",", "KernArgSize", "(", "<NUM_LIT>", ")", ",", "MaxKernArgAlign", "(", "<NUM_LIT>", ")", ",", "LDSSize", "(", "<NUM_LIT>", ")", ",", "ABIArgOffset", "(", "<NUM_LIT>", ")", ",", "ScratchSize", "(", "<NUM_LIT>", ")", ",", "IsKernel", "(", "true", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUMachineFunction34", "Func": "AMDGPUMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11571, "Length": 45, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "ArgValue2", ";", "if", "(", "NextVA", ".", "isMemLoc", "(", ")", ")", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "NextVA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "ArgValue2", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "dl", ",", "Root", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "FI", ")", ")", ";", "}", "else", "{", "Reg", "=", "MF", ".", "addLiveIn", "(", "NextVA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "ArgValue2", "=", "DAG", ".", "getCopyFromReg", "(", "Root", ",", "dl", ",", "Reg", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "ArgValue", ",", "ArgValue2", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ArgValue", ",", "ArgValue2", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering120", "Func": "GetF64FormalArgument", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11572, "Length": 156, "Cover_Rate": 0.5631768953068592, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getEMachine", "(", ")", "==", "ELF", "::", "EM_<ISA_LIT>_64", ")", "return", "getRelocType64", "(", "Ctx", ",", "Fixup", ".", "getLoc", "(", ")", ",", "Modifier", ",", "Type", ",", "IsPCRel", ")", ";", "assert", "(", "(", "getEMachine", "(", ")", "==", "ELF", "::", "EM_386", "||", "getEMachine", "(", ")", "==", "ELF", "::", "EM_IAMCU", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "getRelocType32", "(", "Modifier", ",", "getType32", "(", "Type", ")", ",", "IsPCRel", ")", ";"], "File": "X86ELFObjectWriter3", "Func": "getRelocType", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11573, "Length": 64, "Cover_Rate": 0.5517241379310345, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ShiftAmount", ",", "EndLoc", ")", ")", "{", "Error", "(", "ExLoc", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ShiftAmount", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "ExLoc", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Val", "!=", "<NUM_LIT>", "&&", "Val", "!=", "<NUM_LIT>", "&&", "Val", "!=", "<NUM_LIT>", "&&", "Val", "!=", "<NUM_LIT>", ")", "{", "Error", "(", "ExLoc", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateRotImm", "(", "Val", ",", "S", ",", "EndLoc", ")", ")", ";"], "ground_truth": ["return", "MatchOperand_Success", ";"], "File": "ARMAsmParser (2)2", "Func": "parseRotImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11574, "Length": 113, "Cover_Rate": 0.4200743494423792, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isRWLane", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkRWLaneHazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";", "if", "(", "isSGetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkGetRegHazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";", "if", "(", "isSSetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkSetRegHazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";", "if", "(", "isRFE", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkRFEHazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";", "if", "(", "ST", ".", "hasReadM0MovRelInterpHazard", "(", ")", "&&", "(", "TII", ".", "isVINTRP", "(", "*", "MI", ")", "||", "isSMovRel", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "&&", "checkReadM0Hazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";", "if", "(", "ST", ".", "hasReadM0SendMsgHazard", "(", ")", "&&", "isSendMsgTraceDataOrGDS", "(", "*", "MI", ")", "&&", "checkReadM0Hazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";", "if", "(", "MI", "->", "isInlineAsm", "(", ")", "&&", "checkInlineAsmHazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";"], "ground_truth": ["if", "(", "checkAnyInstHazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";"], "File": "GCNHazardRecognizer10", "Func": "getHazardType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11575, "Length": 175, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "MaskVecVT", "=", "<STR_LIT>", "(", "MaskEltVT", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ";", "SDValue", "MaskNode", "=", "getConstVector", "(", "Mask", ",", "MaskVecVT", ",", "DAG", ",", "DL", ",", "true", ")", ";"], "ground_truth": ["if", "(", "V2", ".", "isUndef", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "MaskNode", ",", "V1", ")", ";"], "File": "X86ISelLowering (3)", "Func": "lowerVectorShuffleWithPERMV", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11576, "Length": 54, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Parser", ".", "Lex", "(", ")", ";", "unsigned", "regKind", "=", "<STR_LIT>", ";", "if", "(", "matchRegisterName", "(", "Tok", ",", "RegNo", ",", "regKind", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "return", "false", ";", "}", "return", "Error", "(", "StartLoc", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SparcAsmParser", "Func": "ParseRegister", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11577, "Length": 42, "Cover_Rate": 0.38181818181818183, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint64x1_t", ")", "{", "__a", "}", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vmov_n_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11578, "Length": 9, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "BuildMI", "(", "*", "InsertPt", "->", "getParent", "(", ")", ",", "InsertPt", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "StoreOpcode", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "OpNum", "==", "<NUM_LIT>", ")", "{", "unsigned", "LoadOpcode", "=", "Op0IsGPR", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "BuildMI", "(", "*", "InsertPt", "->", "getParent", "(", ")", ",", "InsertPt", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "LoadOpcode", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "}", "}", "if", "(", "OpNum", "==", "<NUM_LIT>", "&&", "MI", ".", "hasOneMemOperand", "(", ")", ")", "{", "MachineMemOperand", "*", "MMO", "=", "*", "MI", ".", "memoperands_begin", "(", ")", ";", "if", "(", "MMO", "->", "getSize", "(", ")", "==", "Size", "&&", "!", "MMO", "->", "isVolatile", "(", ")", ")", "{", "if", "(", "isSimpleBD12Move", "(", "&", "MI", ",", "<STR_LIT>", ")", ")", "{", "return", "BuildMI", "(", "*", "InsertPt", "->", "getParent", "(", ")", ",", "InsertPt", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "Size", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addImm", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "if", "(", "isSimpleBD12Move", "(", "&", "MI", ",", "<STR_LIT>", ")", ")", "{", "return", "BuildMI", "(", "*", "InsertPt", "->", "getParent", "(", ")", ",", "InsertPt", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addImm", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ".", "addImm", "(", "Size", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}"], "ground_truth": ["}"], "File": "SystemZInstrInfo15", "Func": "foldMemoryOperandImpl", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11579, "Length": 320, "Cover_Rate": 0.3036053130929791, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "AArch64AddressTypePromotion4", "Func": "getPassName", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11580, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerBlockAddress", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{"], "ground_truth": ["const", "BlockAddress", "*", "BA", "=", "cast", "<", "BlockAddressSDNode", ">", "(", "Op", ")", "->", "getBlockAddress", "(", ")", ";"], "File": "HexagonISelLowering (2)2", "Func": "LowerBlockAddress", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11581, "Length": 31, "Cover_Rate": 0.44285714285714284, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "GetRelocType", "(", "const", "MCValue", "&", "Target", ",", "const", "MCFixup", "&", "Fixup", ",", "bool", "IsPCRel", ")", "const", "override", "{"], "ground_truth": ["return", "Fixup", ".", "getKind", "(", ")", ";"], "File": "AMDGPUELFObjectWriter15", "Func": "GetRelocType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11582, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "ISDOpcode", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "DivOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "DivOpc", "=", "<STR_LIT>", ";", "break", ";", "}", "Register", "Src0Reg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Register", "Src1Reg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Src0Reg", "||", "!", "Src1Reg", ")", "return", "false", ";", "emitInst", "(", "DivOpc", ")", ".", "addReg", "(", "Src0Reg", ")", ".", "addReg", "(", "Src1Reg", ")", ";", "emitInst", "(", "<STR_LIT>", ")", ".", "addReg", "(", "Src1Reg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "Register", "ResultReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "!", "ResultReg", ")", "return", "false", ";"], "File": "MipsFastISel19", "Func": "selectDivRem", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11583, "Length": 124, "Cover_Rate": 0.49206349206349204, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MI", "->", "getOperand", "(", "TII", "->", "getOperandIdx", "(", "MI", "->", "getOpcode", "(", ")", ",", "<STR_LIT>", "::", "COUNT", ")", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["}"], "File": "R600ClauseMergePass15", "Func": "getCFAluSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11584, "Length": 26, "Cover_Rate": 0.5416666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MFI", "->", "addToSpilledVGPRs", "(", "getNumSubRegsForSpillOp", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "const", "MachineOperand", "*", "VData", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "<STR_LIT>", "::", "vdata", ")", ";", "buildSpillLoadStore", "(", "MI", ",", "<STR_LIT>", ",", "Index", ",", "VData", "->", "getReg", "(", ")", ",", "VData", "->", "isKill", "(", ")", ",", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "<STR_LIT>", "::", "srsrc", ")", "->", "getReg", "(", ")", ",", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "<STR_LIT>", "::", "soffset", ")", "->", "getReg", "(", ")", ",", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "<STR_LIT>", "::", "offset", ")", "->", "getImm", "(", ")", ",", "*", "MI", "->", "memoperands_begin", "(", ")", ",", "RS", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "default", ":", "{", "const", "DebugLoc", "&", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "bool", "IsMUBUF", "=", "TII", "->", "isMUBUF", "(", "*", "MI", ")", ";", "if", "(", "!", "IsMUBUF", "&&", "MFI", "->", "getFrameOffsetReg", "(", ")", "!=", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ")", "{", "unsigned", "DiffReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "bool", "IsCopy", "=", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "unsigned", "ResultReg", "=", "IsCopy", "?", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ":", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DiffReg", ")", ".", "addReg", "(", "MFI", "->", "getFrameOffsetReg", "(", ")", ")", ".", "addReg", "(", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ")", ";", "int64_t", "Offset", "=", "FrameInfo", ".", "getObjectOffset", "(", "Index", ")", ";", "if", "(", "Offset", "==", "<NUM_LIT>", ")", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ResultReg", ")", ".", "addImm", "(", "Log2_32", "(", "ST", ".", "getWavefrontSize", "(", ")", ")", ")", ".", "addReg", "(", "DiffReg", ")", ";", "}", "else", "{", "unsigned", "CarryOut", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "unsigned", "ScaledReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ScaledReg", ")", ".", "addReg", "(", "DiffReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Log2_32", "(", "ST", ".", "getWavefrontSize", "(", ")", ")", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ResultReg", ")", ".", "addReg", "(", "CarryOut", ",", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ".", "addImm", "(", "Offset", ")", ".", "addReg", "(", "ScaledReg", ",", "RegState", "::", "Kill", ")", ";"], "File": "SIRegisterInfo19", "Func": "eliminateFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11585, "Length": 436, "Cover_Rate": 0.3974475843208751, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "regno", "==", "FIRST_RETVAL_REGNUM", ";"], "ground_truth": ["}"], "File": "pru", "Func": "pru_function_value_regno_p", "Target": "pru", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11586, "Length": 6, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "MaskVT", ".", "is512BitVector", "(", ")", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RepeatedMask", ";", "if", "(", "is256BitLaneRepeatedShuffleMask", "(", "<STR_LIT>", ",", "Mask", ",", "RepeatedMask", ")", ")", "{", "Shuffle", "=", "<STR_LIT>", ";", "ShuffleVT", "=", "(", "AllowFloatDomain", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "PermuteImm", "=", "getV4<ISA_LIT>ShuffleImm", "(", "RepeatedMask", ")", ";", "return", "true", ";", "}", "}", "}", "else", "if", "(", "AllowFloatDomain", "&&", "Subtarget", ".", "hasAVX", "(", ")", ")", "{", "Shuffle", "=", "<STR_LIT>", ";", "ShuffleVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "Mask", ".", "size", "(", ")", ")", ";", "PermuteImm", "=", "<NUM_LIT>", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "Mask", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "int", "M", "=", "Mask", "[", "i", "]", ";", "if", "(", "M", "==", "SM_SentinelUndef", ")", "continue", ";", "assert", "(", "(", "(", "M", "/", "<NUM_LIT>", ")", "==", "(", "i", "/", "<NUM_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";", "PermuteImm", "|=", "(", "M", "&", "<NUM_LIT>", ")", "<<", "i", ";", "}", "return", "true", ";", "}", "}", "if", "(", "(", "MaskScalarSizeInBits", "==", "<NUM_LIT>", "||", "MaskScalarSizeInBits", "==", "<NUM_LIT>", ")", "&&", "!", "ContainsZeros", "&&", "(", "AllowIntDomain", "||", "Subtarget", ".", "hasAVX", "(", ")", ")", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RepeatedMask", ";", "if", "(", "is128BitLaneRepeatedShuffleMask", "(", "MaskEltVT", ",", "Mask", ",", "RepeatedMask", ")", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "WordMask", "=", "RepeatedMask", ";", "if", "(", "MaskScalarSizeInBits", "==", "<NUM_LIT>", ")", "scaleShuffleMask", "<", "int", ">", "(", "<NUM_LIT>", ",", "RepeatedMask", ",", "WordMask", ")", ";", "Shuffle", "=", "(", "AllowIntDomain", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "ShuffleVT", "=", "(", "AllowIntDomain", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "ShuffleVT", "=", "<STR_LIT>", "(", "ShuffleVT", ",", "InputSizeInBits", "/", "<NUM_LIT>", ")", ";", "PermuteImm", "=", "getV4<ISA_LIT>ShuffleImm", "(", "WordMask", ")", ";", "return", "true", ";", "}", "}", "if", "(", "!", "ContainsZeros", "&&", "AllowIntDomain", "&&", "MaskScalarSizeInBits", "==", "<NUM_LIT>", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RepeatedMask", ";", "if", "(", "is128BitLaneRepeatedShuffleMask", "(", "MaskEltVT", ",", "Mask", ",", "RepeatedMask", ")", ")", "{"], "ground_truth": ["ArrayRef", "<", "int", ">", "LoMask", "(", "Mask", ".", "data", "(", ")", "+", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering (2)8", "Func": "matchUnaryPermuteVectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11587, "Length": 335, "Cover_Rate": 0.4300385109114249, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addImm0_7Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "File": "ARM64AsmParser", "Func": "addImm0_7Operands", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11588, "Length": 36, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>MCExpr", "(", "VariantKind", "Kind", ",", "const", "MCExpr", "*", "Expr", ",", "bool", "IsDarwin", ")", ":", "Kind", "(", "Kind", ")", ",", "Expr", "(", "Expr", ")", ",", "IsDarwin", "(", "IsDarwin", ")", "{"], "ground_truth": ["}"], "File": "PPCMCExpr15", "Func": "PPCMCExpr", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11589, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MIB", ".", "addReg", "(", "AddrIn", ")", ".", "addImm", "(", "StSize", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "}", "else", "if", "(", "IsThumb2", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "StOpc", ")", ",", "AddrOut", ")", ".", "addReg", "(", "Data", ")", ".", "addReg", "(", "AddrIn", ")", ".", "addImm", "(", "StSize", ")", ")", ";", "}", "else", "{"], "ground_truth": ["AddDefaultPred", "(", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "StOpc", ")", ",", "AddrOut", ")", ".", "addReg", "(", "Data", ")", ".", "addReg", "(", "AddrIn", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "StSize", ")", ")", ";"], "File": "ARMISelLowering (2)", "Func": "emitPostSt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11590, "Length": 106, "Cover_Rate": 0.3719298245614035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__aarch64_vset_lane_any", "(", "*", "__src", ",", "__vec", ",", "__lane", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vld1_lane_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11591, "Length": 12, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetLowering", "::", "computeKnownBitsForTargetNode", "(", "const", "SDValue", "Op", ",", "KnownBits", "&", "Known", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "{", "KnownBits", "Known2", ";", "Known", "=", "DAG", ".", "computeKnownBits", "(", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "Known2", "=", "DAG", ".", "computeKnownBits", "(", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "Known", "=", "KnownBits", "::", "commonBits", "(", "Known", ",", "Known2", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "!", "Subtarget", "->", "isTargetILP32", "(", ")", ")", "break", ";", "Known", ".", "Zero", "=", "APInt", "::", "getHighBitsSet", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "Known", "=", "DAG", ".", "computeKnownBits", "(", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "Known", ".", "Zero", "|=", "APInt", "(", "Known", ".", "getBitWidth", "(", ")", ",", "<NUM_LIT>", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "ConstantSDNode", "*", "CN", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "<STR_LIT>", "IntID", "=", "static_cast", "<", "<STR_LIT>", ">", "(", "CN", "->", "getZExtValue", "(", ")", ")", ";", "switch", "(", "IntID", ")", "{", "default", ":", "return", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "BitWidth", "=", "Known", ".", "getBitWidth", "(", ")", ";", "EVT", "VT", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "Op", ")", "->", "getMemoryVT", "(", ")", ";", "unsigned", "MemBits", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "Known", ".", "Zero", "|=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "MemBits", ")", ";", "return", ";", "}", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "IntNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "switch", "(", "IntNo", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "MVT", "VT", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ";"], "ground_truth": ["unsigned", "BitWidth", "=", "Known", ".", "getBitWidth", "(", ")", ";"], "File": "AArch64ISelLowering (2)2", "Func": "computeKnownBitsForTargetNode", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11592, "Length": 349, "Cover_Rate": 0.7347368421052631, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "packImageA16AddressToDwords", "(", "MachineIRBuilder", "&", "B", ",", "MachineInstr", "&", "MI", ",", "SmallVectorImpl", "<", "Register", ">", "&", "PackedAddrs", ",", "int", "AddrIdx", ",", "int", "DimIdx", ",", "int", "NumVAddrs", ",", "int", "NumGradients", ")", "{", "const", "LLT", "S16", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "const", "LLT", "V2S16", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "for", "(", "int", "I", "=", "AddrIdx", ";", "I", "<", "AddrIdx", "+", "NumVAddrs", ";", "++", "I", ")", "{", "Register", "AddrReg", "=", "MI", ".", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ";", "if", "(", "I", "<", "DimIdx", ")", "{", "AddrReg", "=", "B", ".", "buildBitcast", "(", "V2S16", ",", "AddrReg", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "PackedAddrs", ".", "push_back", "(", "AddrReg", ")", ";", "}", "else", "{", "if", "(", "(", "(", "I", "+", "<NUM_LIT>", ")", ">=", "(", "AddrIdx", "+", "NumVAddrs", ")", ")", "||", "(", "(", "NumGradients", "/", "<NUM_LIT>", ")", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "(", "I", "==", "DimIdx", "+", "(", "NumGradients", "/", "<NUM_LIT>", ")", "-", "<NUM_LIT>", "||", "I", "==", "DimIdx", "+", "NumGradients", "-", "<NUM_LIT>", ")", ")", ")", "{", "PackedAddrs", ".", "push_back", "(", "B", ".", "buildBuildVector", "(", "V2S16", ",", "{", "AddrReg", ",", "B", ".", "buildUndef", "(", "S16", ")", ".", "getReg", "(", "<NUM_LIT>", ")", "}", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "AMDGPULegalizerInfo40", "Func": "packImageA16AddressToDwords", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11593, "Length": 207, "Cover_Rate": 0.8346774193548387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "MO", ".", "getImm", "(", ")", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";"], "File": "FISCMCCodeEmitter", "Func": "getBranch19TargetOpValue", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11594, "Length": 49, "Cover_Rate": 0.48514851485148514, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "RC", "=", "&", "<STR_LIT>", ";", "unsigned", "DestReg", "=", "createResultReg", "(", "RC", ")", ";", "const", "GlobalVariable", "*", "GVar", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "GV", ")", ";"], "ground_truth": ["bool", "IsThreadLocal", "=", "GVar", "&&", "GVar", "->", "isThreadLocal", "(", ")", ";"], "File": "MipsFastISel2", "Func": "MaterializeGV", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11595, "Length": 40, "Cover_Rate": 0.37383177570093457, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "maxStoresPerMemset", "=", "maxStoresPerMemsetOptSize", "=", "<NUM_LIT>", ";", "maxStoresPerMemmove", "=", "maxStoresPerMemmoveOptSize", "=", "maxStoresPerMemcpy", "=", "maxStoresPerMemcpyOptSize", "=", "<NUM_LIT>", ";", "setTargetDAGCombine", "(", "<STR_LIT>", ")", ";", "setTargetDAGCombine", "(", "<STR_LIT>", ")", ";", "setMinFunctionAlignment", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "XCoreISelLowering50", "Func": "XCoreTargetLowering", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11596, "Length": 419, "Cover_Rate": 0.6225854383358098, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isMemory", "(", ")", "||", "!", "Memory", ".", "OffsetRegNum", "||", "Memory", ".", "isNegative", "||", "Memory", ".", "ShiftType", "!=", "<STR_LIT>", "||", "Memory", ".", "ShiftImm", "!=", "<NUM_LIT>", "||", "Memory", ".", "Alignment", "!=", "<NUM_LIT>", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMAsmParser111", "Func": "isMemTBH", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11597, "Length": 41, "Cover_Rate": 0.8367346938775511, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "*", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "override", "{"], "ground_truth": ["return", "&", "Subtarget", ";"], "File": "OR1KTargetMachine1", "Func": "getSubtargetImpl", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11598, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "pa_arg_partial_bytes", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "unsigned", "int", "max_arg_words", "=", "<NUM_LIT>", ";", "unsigned", "int", "offset", "=", "<NUM_LIT>", ";", "if", "(", "!", "TARGET_64BIT", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "pa_function_arg_size", "(", "arg", ".", "mode", ",", "arg", ".", "type", ")", ">", "<NUM_LIT>", "&&", "(", "cum", "->", "words", "&", "<NUM_LIT>", ")", ")", "offset", "=", "<NUM_LIT>", ";"], "File": "pa", "Func": "pa_arg_partial_bytes", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11599, "Length": 69, "Cover_Rate": 0.5655737704918032, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ArgVRegs", ".", "push_back", "(", "Arg", ".", "Regs", "[", "<NUM_LIT>", "]", ")", ";", "auto", "<ISA_LIT>Ty", "=", "GR", "->", "getOrCreate<ISA_LIT>Type", "(", "Arg", ".", "Ty", ",", "MIRBuilder", ")", ";", "GR", "->", "assign<ISA_LIT>TypeToVReg", "(", "<ISA_LIT>Ty", ",", "Arg", ".", "Regs", "[", "<NUM_LIT>", "]", ",", "MIRBuilder", ".", "getMF", "(", ")", ")", ";", "}", "bool", "Result", "=", "generateOpenCLBuiltinCall", "(", "DoubleUnderscore", "?", "FuncName", ":", "DemangledName", ",", "MIRBuilder", ",", "ResVReg", ",", "Info", ".", "OrigRet", ".", "Ty", ",", "ArgVRegs", ",", "GR", ")", ";", "free", "(", "DemangledName", ")", ";", "return", "Result", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "else", "{", "free", "(", "DemangledName", ")", ";", "if", "(", "Info", ".", "Callee", ".", "isGlobal", "(", ")", ")", "{", "const", "Function", "*", "CF", "=", "cast", "<", "const", "Function", ">", "(", "Info", ".", "Callee", ".", "getGlobal", "(", ")", ")", ";", "Register", "FuncVReg", ";", "if", "(", "CF", "->", "isDeclaration", "(", ")", "&&", "(", "GR", "->", "find", "(", "CF", ",", "&", "MIRBuilder", ".", "getMF", "(", ")", ",", "FuncVReg", ")", "==", "false", ")", ")", "{", "MachineIRBuilder", "FirstBlockBuilder", ";", "FirstBlockBuilder", ".", "setMF", "(", "MF", ")", ";", "FirstBlockBuilder", ".", "setMBB", "(", "*", "MF", ".", "getBlockNumbered", "(", "<NUM_LIT>", ")", ")", ";", "SmallVector", "<", "ArrayRef", "<", "Register", ">", ",", "<NUM_LIT>", ">", "VRegArgs", ";", "SmallVector", "<", "SmallVector", "<", "Register", ",", "<NUM_LIT>", ">", ",", "<NUM_LIT>", ">", "ToInsert", ";", "for", "(", "const", "Argument", "&", "Arg", ":", "CF", "->", "args", "(", ")", ")", "{", "if", "(", "MIRBuilder", ".", "getDataLayout", "(", ")", ".", "getTypeStoreSize", "(", "Arg", ".", "getType", "(", ")", ")", ".", "isZero", "(", ")", ")", "continue", ";", "ToInsert", ".", "push_back", "(", "{", "MIRBuilder", ".", "getMRI", "(", ")", "->", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", "}", ")", ";", "VRegArgs", ".", "push_back", "(", "ToInsert", ".", "back", "(", ")", ")", ";", "}", "FunctionLoweringInfo", "FuncInfo", ";", "lowerFormalArguments", "(", "FirstBlockBuilder", ",", "*", "CF", ",", "VRegArgs", ",", "FuncInfo", ")", ";", "}", "FTy", "=", "getOriginalFunctionType", "(", "*", "CF", ")", ";", "}", "if", "(", "!", "ResVReg", ".", "isValid", "(", ")", ")", "{", "ResVReg", "=", "MIRBuilder", ".", "getMRI", "(", ")", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "}", "<ISA_LIT>Type", "*", "RetType", "=", "GR", "->", "assignTypeToVReg", "(", "FTy", "->", "getReturnType", "(", ")", ",", "ResVReg", ",", "MIRBuilder", ")", ";", "auto", "MIB", "=", "MIRBuilder", ".", "buildInstr", "(", "<STR_LIT>", ")", ".", "addDef", "(", "ResVReg", ")", ".", "addUse", "(", "GR", "->", "get<ISA_LIT>TypeID", "(", "RetType", ")", ")", ".", "add", "(", "Info", ".", "Callee", ")", ";", "for", "(", "const", "auto", "&", "arg", ":", "Info", ".", "OrigArgs", ")", "{", "assert", "(", "arg", ".", "Regs", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MIB", ".", "addUse", "(", "arg", ".", "Regs", "[", "<NUM_LIT>", "]", ")", ";", "}", "const", "auto", "&", "STI", "=", "MF", ".", "getSubtarget", "(", ")", ";", "return", "MIB", ".", "constrainAllUses", "(", "MIRBuilder", ".", "getTII", "(", ")", ",", "*", "STI", ".", "getRegisterInfo", "(", ")", ",", "*", "STI", ".", "getRegBankInfo", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SPIRVCallLowering1", "Func": "lowerCall", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11600, "Length": 456, "Cover_Rate": 0.6504992867332382, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "insn_uid_get_clock", "(", "int", "uid", ")", "{", "return", "INSN_INFO_ENTRY", "(", "uid", ")", ".", "clock", ";"], "ground_truth": ["}"], "File": "c6x", "Func": "insn_uid_get_clock", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 11601, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_cvtepi32_storeu_epi8", "(", "void", "*", "__P", ",", "__mmask16", "__M", ",", "__m512i", "__A", ")", "{", "__builtin_ia32_pmovdb512mem_mask", "(", "(", "__v16qi", "*", ")", "__P", ",", "(", "__v16si", ")", "__A", ",", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_mask_cvtepi32_storeu_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11602, "Length": 43, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "JCE", ".", "startGVStub", "(", "GV", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "JCE", ".", "emitWordLE", "(", "(", "unsigned", ")", "(", "intptr_t", ")", "ptr", ")", ";", "JCE", ".", "emitWordLE", "(", "(", "unsigned", ")", "(", "(", "(", "intptr_t", ")", "ptr", ")", ">>", "<NUM_LIT>", ")", ")", ";", "JCE", ".", "startGVStub", "(", "GV", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "JCE", ".", "emitWordLE", "(", "(", "intptr_t", ")", "ptr", ")", ";"], "ground_truth": ["return", "JCE", ".", "finishGVStub", "(", "GV", ")", ";"], "File": "X86JITInfo5", "Func": "emitGlobalValueIndirectSym", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11603, "Length": 72, "Cover_Rate": 0.7741935483870968, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OS", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer22", "Func": "emitARMWinCFIEpilogEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11604, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>DebugValueManager", "::", "move", "(", "MachineInstr", "*", "Insert", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "Insert", "->", "getParent", "(", ")", ";"], "ground_truth": ["for", "(", "MachineInstr", "*", "DBI", ":", "reverse", "(", "DbgValues", ")", ")", "MBB", "->", "splice", "(", "Insert", ",", "DBI", "->", "getParent", "(", ")", ",", "DBI", ")", ";"], "File": "WebAssemblyDebugValueManager", "Func": "move", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11605, "Length": 46, "Cover_Rate": 0.9787234042553191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "D", "(", "<STR_LIT>", ",", "R", "(", "a", ")", ")", ";"], "ground_truth": ["}"], "File": "disassembler", "Func": "bankr", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11606, "Length": 12, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";"], "ground_truth": ["return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "File": "PPCInstrInfo102", "Func": "isStoreToStackSlot", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11607, "Length": 77, "Cover_Rate": 0.4556213017751479, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>InstructionSelector", "(", "TM", ",", "Subtarget", ",", "RBI", ")", ";"], "ground_truth": ["}"], "File": "M68kInstructionSelector", "Func": "createM68kInstructionSelector", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11608, "Length": 12, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Dis", "->", "tryAddingSymbolicOperand", "(", "Inst", ",", "imm", "*", "<NUM_LIT>", ",", "Addr", ",", "true", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";"], "ground_truth": ["return", "Success", ";"], "File": "AArch64Disassembler", "Func": "DecodeUnconditionalBranch", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11609, "Length": 37, "Cover_Rate": 0.32456140350877194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "old_tree", "!=", "target_option_current_node", ")", "new_tree", "=", "target_option_current_node", ";", "else", "new_tree", "=", "NULL_TREE", ";", "}", "else", "{", "new_tree", "=", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "fndecl", ")", ";", "if", "(", "new_tree", "==", "NULL_TREE", ")", "new_tree", "=", "target_option_default_node", ";", "}", "if", "(", "TARGET_DEBUG_TARGET", ")", "{", "if", "(", "new_tree", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "debug_tree", "(", "new_tree", ")", ";", "}", "if", "(", "old_tree", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "debug_tree", "(", "old_tree", ")", ";", "}"], "ground_truth": ["if", "(", "old_tree", "!=", "NULL_TREE", "||", "new_tree", "!=", "NULL_TREE", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";"], "File": "rs6000", "Func": "rs6000_set_current_function", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11610, "Length": 94, "Cover_Rate": 0.3805668016194332, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", "if", "(", "!", "NoOpt", ")", "{", "if", "(", "EnableLoopPrefetch", ")", "addPass", "(", "createLoopDataPrefetchPass", "(", ")", ")", ";"], "ground_truth": ["if", "(", "EnableCommGEP", ")", "addPass", "(", "create<ISA_LIT>CommonGEP", "(", ")", ")", ";"], "File": "HexagonTargetMachine13", "Func": "addIRPasses", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11611, "Length": 35, "Cover_Rate": 0.47297297297297297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "PCALL_INDIRECT_i64", ":", "return", "CALL_INDIRECT_i64", ";", "case", "PCALL_INDIRECT_f32", ":", "return", "CALL_INDIRECT_f32", ";", "case", "PCALL_INDIRECT_f64", ":", "return", "CALL_INDIRECT_f64", ";", "case", "PCALL_INDIRECT_v16i8", ":", "return", "CALL_INDIRECT_v16i8", ";", "case", "PCALL_INDIRECT_v8i16", ":", "return", "CALL_INDIRECT_v8i16", ";", "case", "PCALL_INDIRECT_v4i32", ":", "return", "CALL_INDIRECT_v4i32", ";", "case", "PCALL_INDIRECT_v2i64", ":", "return", "CALL_INDIRECT_v2i64", ";"], "ground_truth": ["case", "PCALL_INDIRECT_v4f32", ":"], "File": "WebAssemblyCallIndirectFixup", "Func": "getNonPseudoCallIndirectOpcode", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11612, "Length": 45, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SITypeRewriter1", "Func": "getPassName", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11613, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "CPEMI", "=", "U", ".", "CPEMI", ";", "if", "(", "CPEIsInRange", "(", "UserMI", ",", "UserOffset", ",", "CPEMI", ",", "U", ".", "MaxDisp", ",", "U", ".", "NegOk", ",", "true", ")", ")", "{", "DOUT", "<<", "<STR_LIT>", ";", "return", "<NUM_LIT>", ";", "}", "unsigned", "CPI", "=", "CPEMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "std", "::", "vector", "<", "CPEntry", ">", "&", "CPEs", "=", "CPEntries", "[", "CPI", "]", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CPEs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "CPEs", "[", "i", "]", ".", "CPEMI", "==", "CPEMI", ")", "continue", ";", "if", "(", "CPEs", "[", "i", "]", ".", "CPEMI", "==", "NULL", ")", "continue", ";"], "ground_truth": ["if", "(", "CPEIsInRange", "(", "UserMI", ",", "UserOffset", ",", "CPEs", "[", "i", "]", ".", "CPEMI", ",", "U", ".", "MaxDisp", ",", "U", ".", "NegOk", ")", ")", "{"], "File": "ARMConstantIslandPass11", "Func": "LookForExistingCPEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11614, "Length": 140, "Cover_Rate": 0.5166051660516605, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>TargetLowering", "*", "getTargetLowering", "(", ")", "const", "override", "{", "return", "getSubtargetImpl", "(", ")", "->", "getTargetLowering", "(", ")", ";"], "ground_truth": ["}"], "File": "HexagonTargetMachine", "Func": "getTargetLowering", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11615, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LiveIntervals", "&", "LIs", "=", "G", ".", "getMetadata", "(", ")", ".", "LIS", ";", "if", "(", "Chains", ".", "count", "(", "Ra", ")", ")", "{", "if", "(", "Rd", "!=", "Ra", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "PrintReg", "(", "Ra", ",", "&", "TRI", ")", "<<", "<STR_LIT>", "<<", "PrintReg", "(", "Rd", ",", "&", "TRI", ")", "<<", "'\\n'", ";", ")", ";", "Chains", ".", "remove", "(", "Ra", ")", ";", "Chains", ".", "insert", "(", "Rd", ")", ";", "}", "}", "else", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "PrintReg", "(", "Rd", ",", "&", "TRI", ")", "<<", "'\\n'", ";", ")", ";", "Chains", ".", "insert", "(", "Rd", ")", ";", "}", "PBQPRAGraph", "::", "NodeId", "node1", "=", "G", ".", "getMetadata", "(", ")", ".", "getNodeIdForVReg", "(", "Rd", ")", ";", "const", "LiveInterval", "&", "ld", "=", "LIs", ".", "getInterval", "(", "Rd", ")", ";", "for", "(", "auto", "r", ":", "Chains", ")", "{", "if", "(", "r", "==", "Rd", ")", "continue", ";", "const", "LiveInterval", "&", "lr", "=", "LIs", ".", "getInterval", "(", "r", ")", ";", "if", "(", "ld", ".", "overlaps", "(", "lr", ")", ")", "{", "const", "PBQPRAGraph", "::", "NodeMetadata", "::", "OptionToRegMap", "*", "vRdAllowed", "=", "&", "G", ".", "getNodeMetadata", "(", "node1", ")", ".", "getOptionRegs", "(", ")", ";", "PBQPRAGraph", "::", "NodeId", "node2", "=", "G", ".", "getMetadata", "(", ")", ".", "getNodeIdForVReg", "(", "r", ")", ";", "const", "PBQPRAGraph", "::", "NodeMetadata", "::", "OptionToRegMap", "*", "vRrAllowed", "=", "&", "G", ".", "getNodeMetadata", "(", "node2", ")", ".", "getOptionRegs", "(", ")", ";", "PBQPRAGraph", "::", "EdgeId", "edge", "=", "G", ".", "findEdge", "(", "node1", ",", "node2", ")", ";", "assert", "(", "edge", "!=", "G", ".", "invalidEdgeId", "(", ")", "&&", "<STR_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", ")", ";", "if", "(", "G", ".", "getEdgeNode1Id", "(", "edge", ")", "==", "node2", ")", "{", "std", "::", "swap", "(", "node1", ",", "node2", ")", ";", "std", "::", "swap", "(", "vRdAllowed", ",", "vRrAllowed", ")", ";", "}"], "ground_truth": ["PBQP", "::", "Matrix", "costs", "(", "G", ".", "getEdgeCosts", "(", "edge", ")", ")", ";"], "File": "AArch64PBQPRegAlloc6", "Func": "addInterChainConstraint", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11616, "Length": 310, "Cover_Rate": 0.5140961857379768, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCOperand", "<ISA_LIT>AsmPrinter", "::", "GetSymbolRef", "(", "const", "MCSymbol", "*", "Symbol", ")", "{", "const", "MCExpr", "*", "Expr", ";", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "Symbol", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "OutContext", ")", ";"], "ground_truth": ["return", "MCOperand", "::", "createExpr", "(", "Expr", ")", ";"], "File": "NVPTXAsmPrinter", "Func": "GetSymbolRef", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11617, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "O", "<<", "formatImm", "(", "(", "int64_t", ")", "Op", ".", "getImm", "(", ")", ")", ";", "else", "if", "(", "Op", ".", "isDFPImm", "(", ")", ")", "O", "<<", "formatImm", "(", "(", "double", ")", "Op", ".", "getDFPImm", "(", ")", ")", ";", "else", "if", "(", "Op", ".", "isExpr", "(", ")", ")", "printExpr", "(", "Op", ".", "getExpr", "(", ")", ",", "O", ")", ";"], "ground_truth": ["else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "SPIRVInstPrinter", "Func": "printOperand", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11618, "Length": 72, "Cover_Rate": 0.43636363636363634, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "WidenedLoad", "(", "SmallVectorImpl", "<", "LoadInst", "*", ">", "&", "Lds", ",", "LoadInst", "*", "Wide", ")", ":", "NewLd", "(", "Wide", ")", "{", "append_range", "(", "Loads", ",", "Lds", ")", ";"], "ground_truth": ["}"], "File": "ARMParallelDSP10", "Func": "WidenedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11619, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcvtpq_m_uv8hi", "(", "__arm_vuninitializedq_u16", "(", ")", ",", "__a", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcvtpq_x_u16_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11620, "Length": 13, "Cover_Rate": 0.5909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "getMRCDeprecationInfo", "(", "MCInst", "&", "MI", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "std", "::", "string", "&", "Info", ")", "{", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "llvm", "::", "<STR_LIT>", "]", "&&", "(", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "||", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", ")", ")", "{", "Info", "=", "<STR_LIT>", "<STR_LIT>", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMMCTargetDesc (2)1", "Func": "getMRCDeprecationInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11621, "Length": 100, "Cover_Rate": 0.970873786407767, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vsubw_high_u16", "(", "uint32x4_t", "__a", ",", "uint16x8_t", "__b", ")", "{", "return", "(", "uint32x4_t", ")", "__builtin_aarch64_usubw2v8hi", "(", "(", "int32x4_t", ")", "__a", ",", "(", "int16x8_t", ")", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vsubw_high_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11622, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "int64_t", "Int", ";", "Int", "=", "StringSwitch", "<", "int64_t", ">", "(", "Value", ")", ".", "Case", "(", "<STR_LIT>", ",", "DstUnused", "::", "UNUSED_PAD", ")", ".", "Case", "(", "<STR_LIT>", ",", "DstUnused", "::", "UNUSED_SEXT", ")", ".", "Case", "(", "<STR_LIT>", ",", "DstUnused", "::", "UNUSED_PRESERVE", ")", ".", "Default", "(", "<NUM_LIT>", ")", ";", "if", "(", "Int", "==", "<NUM_LIT>", ")", "{", "return", "MatchOperand_ParseFail", ";", "}"], "ground_truth": ["Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateImm", "(", "this", ",", "Int", ",", "S", ",", "<ISA_LIT>Operand", "::", "ImmTySdwaDstUnused", ")", ")", ";"], "File": "AMDGPUAsmParser7", "Func": "parseSDWADstUnused", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11623, "Length": 77, "Cover_Rate": 0.5877862595419847, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", ")", ",", "PtrVT", ")", ",", "Result", ")", ";", "}", "if", "(", "isGlobalStubReference", "(", "OpFlag", ")", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "return", "Result", ";"], "ground_truth": ["}"], "File": "X86ISelLowering115", "Func": "LowerExternalSymbol", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11624, "Length": 70, "Cover_Rate": 0.3482587064676617, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "machine_mode", "rs6000_translate_mode_attribute", "(", "machine_mode", "mode", ")", "{", "if", "(", "(", "FLOAT128_IEEE_P", "(", "mode", ")", "&&", "ieee128_float_type_node", "==", "long_double_type_node", ")", "||", "(", "FLOAT128_IBM_P", "(", "mode", ")", "&&", "ibm128_float_type_node", "==", "long_double_type_node", ")", ")", "return", "COMPLEX_MODE_P", "(", "mode", ")", "?", "E_TCmode", ":", "E_TFmode", ";"], "ground_truth": ["return", "mode", ";"], "File": "rs6000", "Func": "rs6000_translate_mode_attribute", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11625, "Length": 45, "Cover_Rate": 0.9782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "machine_mode", "promote_return", "(", "machine_mode", "mode", ")", "{"], "ground_truth": ["return", "promote_arg", "(", "mode", ",", "true", ")", ";"], "File": "nvptx", "Func": "promote_return", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 11626, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerCTPOP", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerConstantFP", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", ")", "return", "LowerDIV_Windows", "(", "Op", ",", "DAG", ",", "true", ")", ";", "return", "LowerSDIV", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", ")", "return", "LowerDIV_Windows", "(", "Op", ",", "DAG", ",", "false", ")", ";"], "ground_truth": ["return", "LowerUDIV", "(", "Op", ",", "DAG", ")", ";"], "File": "ARMISelLowering110", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11627, "Length": 276, "Cover_Rate": 0.3132803632236095, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "N", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "N0", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N1", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "N00", "=", "N0", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N10", "=", "N1", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "N00VT", "=", "N00", ".", "getValueType", "(", ")", ";", "if", "(", "N00VT", "==", "N10", ".", "getValueType", "(", ")", "&&", "(", "N00VT", "==", "<STR_LIT>", "||", "N00VT", "==", "<STR_LIT>", ")", "&&", "N00VT", ".", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", "*", "VT", ".", "getScalarSizeInBits", "(", ")", ")", "{", "MVT", "MidVT", "=", "(", "N00VT", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "Mask", "(", "MidVT", ".", "getVectorNumElements", "(", ")", ")", ";", "for", "(", "size_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "Mask", ".", "size", "(", ")", ";", "++", "i", ")", "Mask", "[", "i", "]", "=", "i", "*", "<NUM_LIT>", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getVectorShuffle", "(", "MidVT", ",", "dl", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "MidVT", ",", "N00", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "MidVT", ",", "N10", ")", ",", "Mask", ")", ")", ";", "}", "}", "if", "(", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "N0", "==", "N1", "&&", "VT", ".", "getVectorNumElements", "(", ")", "==", "<NUM_LIT>", ")", "{", "assert", "(", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "WidenVector", "(", "N0", ",", "DAG", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "}", "if", "(", "N1", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "RHS", "=", "N1", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "RHSTy", "=", "RHS", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "if", "(", "!", "RHSTy", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "MVT", "ConcatTy", "=", "<STR_LIT>", "(", "RHSTy", ".", "getVectorElementType", "(", ")", ",", "RHSTy", ".", "getVectorNumElements", "(", ")", "*", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ConcatTy", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "RHSTy", ",", "N0", ")", ",", "RHS", ")", ")", ";"], "File": "AArch64ISelLowering (2)", "Func": "performConcatVectorsCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11628, "Length": 409, "Cover_Rate": 0.8538622129436325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printLiteral", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";"], "File": "AMDGPUInstPrinter14", "Func": "printLiteral", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11629, "Length": 35, "Cover_Rate": 0.3211009174311927, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "if", "(", "In", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "SDValue", "Srl", "=", "In", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Srl", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "ConstantSDNode", "*", "ShiftAmt", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Srl", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "ShiftAmt", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", "{", "Out", "=", "stripBitcast", "(", "Srl", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG19", "Func": "isExtractHiElt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11630, "Length": 84, "Cover_Rate": 0.4970414201183432, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Dest", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";"], "ground_truth": ["SDValue", "TargetCC", ";"], "File": "MSP430ISelLowering1", "Func": "LowerBR_CC", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11631, "Length": 62, "Cover_Rate": 0.46616541353383456, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "GCNTTIImpl", "::", "getMaxInterleaveFactor", "(", "unsigned", "VF", ")", "{"], "ground_truth": ["if", "(", "VF", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";"], "File": "AMDGPUTargetTransformInfo (2)1", "Func": "getMaxInterleaveFactor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11632, "Length": 18, "Cover_Rate": 0.8181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "has_func_attr", "(", "decl", ",", "<STR_LIT>", ")", "||", "has_func_attr", "(", "decl", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "rl78", "Func": "is_interrupt_func", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11633, "Length": 16, "Cover_Rate": 0.64, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NumBytes", "-", "ArgRegsSaveSize", "!=", "<NUM_LIT>", ")", "emitPrologueEpilogueSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", "-", "ArgRegsSaveSize", ",", "<STR_LIT>", ",", "MachineInstr", "::", "NoFlags", ")", ";", "}", "else", "{", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "--", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "*", "MBBI", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "*", "MBBI", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", "+", "ArgRegsSaveSize", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "assert", "(", "!", "MFI", ".", "getPristineRegs", "(", "MF", ")", ".", "test", "(", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "<STR_LIT>", ",", "FramePtr", ",", "-", "NumBytes", ",", "TII", ",", "*", "RegInfo", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "}", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "FramePtr", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "}", "else", "{", "unsigned", "ScratchRegister", "=", "<STR_LIT>", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "for", "(", "auto", "&", "I", ":", "MFI", ".", "getCalleeSavedInfo", "(", ")", ")", "{", "unsigned", "Reg", "=", "I", ".", "getReg", "(", ")", ";", "if", "(", "is<ISA_LIT>LowRegister", "(", "Reg", ")", "&&", "!", "(", "HasFP", "&&", "Reg", "==", "FramePtr", ")", ")", "{", "ScratchRegister", "=", "Reg", ";", "break", ";", "}", "}", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "&", "MBB", ".", "front", "(", ")", "!=", "&", "*", "MBBI", "&&", "std", "::", "prev", "(", "MBBI", ")", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "MachineBasicBlock", "::", "iterator", "PMBBI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "if", "(", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "&", "*", "PMBBI", ",", "NumBytes", ")", ")", "emitPrologueEpilogueSPUpdate", "(", "MBB", ",", "PMBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ",", "ScratchRegister", ",", "MachineInstr", "::", "NoFlags", ")", ";", "}", "else", "if", "(", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "&", "*", "MBBI", ",", "NumBytes", ")", ")", "emitPrologueEpilogueSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ",", "ScratchRegister", ",", "MachineInstr", "::", "NoFlags", ")", ";", "}", "}", "if", "(", "needPopSpecialFixUp", "(", "MF", ")", ")", "{", "bool", "Done", "=", "emitPopSpecialFixUp", "(", "MBB", ",", "true", ")", ";", "(", "void", ")", "Done", ";"], "ground_truth": ["assert", "(", "Done", "&&", "<STR_LIT>", ")", ";"], "File": "Thumb1FrameLowering27", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11634, "Length": 463, "Cover_Rate": 0.6951951951951952, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", "(", "SegReg", ",", "Disp", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MemStart", ",", "ExprEnd", ")", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "}", "}", "unsigned", "BaseReg", "=", "<NUM_LIT>", ",", "IndexReg", "=", "<NUM_LIT>", ",", "Scale", "=", "<NUM_LIT>", ";", "SMLoc", "IndexLoc", ",", "BaseLoc", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Percent", ")", ")", "{", "SMLoc", "StartLoc", ",", "EndLoc", ";", "BaseLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "ParseRegister", "(", "BaseReg", ",", "StartLoc", ",", "EndLoc", ")", ")", "return", "nullptr", ";", "if", "(", "BaseReg", "==", "<STR_LIT>", "||", "BaseReg", "==", "<STR_LIT>", ")", "{", "Error", "(", "StartLoc", ",", "<STR_LIT>", ",", "SMRange", "(", "StartLoc", ",", "EndLoc", ")", ")", ";", "return", "nullptr", ";", "}", "}", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "IndexLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Percent", ")", ")", "{", "SMLoc", "L", ";", "if", "(", "ParseRegister", "(", "IndexReg", ",", "L", ",", "L", ")", ")", "return", "nullptr", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RParen", ")", ")", "{", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RParen", ")", ")", "{", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int64_t", "ScaleVal", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "ScaleVal", ")", ")", "{", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "if", "(", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "BaseReg", ")", "&&", "ScaleVal", "!=", "<NUM_LIT>", ")", "{", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "if", "(", "ScaleVal", "!=", "<NUM_LIT>", "&&", "ScaleVal", "!=", "<NUM_LIT>", "&&", "ScaleVal", "!=", "<NUM_LIT>", "&&", "ScaleVal", "!=", "<NUM_LIT>", ")", "{"], "ground_truth": ["Error", "(", "Loc", ",", "<STR_LIT>", ")", ";"], "File": "X86AsmParser114", "Func": "ParseMemOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11635, "Length": 343, "Cover_Rate": 0.393348623853211, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "PersonalityFn", ")", "return", "false", ";", "Personality", "=", "classifyEHPersonality", "(", "PersonalityFn", ")", ";", "if", "(", "!", "isMSVCEHPersonality", "(", "Personality", ")", ")", "return", "false", ";", "F", ".", "addFnAttr", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "emitExceptionRegistrationRecord", "(", "&", "F", ")", ";", "auto", "*", "MMI", "=", "getAnalysisIfAvailable", "<", "MachineModuleInfo", ">", "(", ")", ";", "std", "::", "unique_ptr", "<", "WinEHFuncInfo", ">", "FuncInfoPtr", ";", "if", "(", "!", "MMI", ")", "FuncInfoPtr", ".", "reset", "(", "new", "WinEHFuncInfo", "(", ")", ")", ";", "WinEHFuncInfo", "&", "FuncInfo", "=", "*", "(", "MMI", "?", "&", "MMI", "->", "getWinEHFuncInfo", "(", "&", "F", ")", ":", "FuncInfoPtr", ".", "get", "(", ")", ")", ";", "switch", "(", "Personality", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "EHPersonality", "::", "MSVC_CXX", ":", "addCXXStateStores", "(", "F", ",", "FuncInfo", ")", ";", "break", ";", "case", "EHPersonality", "::", "MSVC_<ISA_LIT>SEH", ":", "addSEHStateStores", "(", "F", ",", "FuncInfo", ")", ";", "break", ";", "}", "PersonalityFn", "=", "nullptr", ";", "Personality", "=", "EHPersonality", "::", "Unknown", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "X86WinEHState28", "Func": "runOnFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11636, "Length": 154, "Cover_Rate": 0.6754385964912281, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "AARCH64_LOAD_STORE_OPT_NAME", ";"], "File": "AArch64LoadStoreOptimizer (2)1", "Func": "getPassName", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11637, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "has<ISA_LIT>16Attr", ")", "FS", "+=", "FS", ".", "empty", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "if", "(", "hasNo<ISA_LIT>16Attr", ")", "FS", "+=", "FS", ".", "empty", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "HasMicro<ISA_LIT>Attr", ")", "FS", "+=", "FS", ".", "empty", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "if", "(", "HasNoMicro<ISA_LIT>Attr", ")", "FS", "+=", "FS", ".", "empty", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "softFloat", ")", "FS", "+=", "FS", ".", "empty", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "auto", "&", "I", "=", "SubtargetMap", "[", "CPU", "+", "FS", "]", ";", "if", "(", "!", "I", ")", "{"], "ground_truth": ["resetTargetOptions", "(", "F", ")", ";"], "File": "MipsTargetMachine14", "Func": "getSubtargetImpl", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11638, "Length": 104, "Cover_Rate": 0.32098765432098764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "Op", ")", ";", "uint32_t", "v", "=", "~", "MO", ".", "getImm", "(", ")", ";", "uint32_t", "lsb", "=", "CountTrailingZeros_32", "(", "v", ")", ";"], "ground_truth": ["uint32_t", "msb", "=", "(", "<NUM_LIT>", "-", "CountLeadingZeros_32", "(", "v", ")", ")", "-", "<NUM_LIT>", ";"], "File": "ARMMCCodeEmitter10", "Func": "getBitfieldInvertedMaskOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11639, "Length": 44, "Cover_Rate": 0.4731182795698925, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>AsmPrinter", "(", "TargetMachine", "&", "TM", ",", "std", "::", "unique_ptr", "<", "MCStreamer", ">", "Streamer", ")", ":", "AsmPrinter", "(", "TM", ",", "std", "::", "move", "(", "Streamer", ")", ")", ",", "STI", "(", "TM", ".", "getMCSubtargetInfo", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "RISCVAsmPrinter1", "Func": "RISCVAsmPrinter", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11640, "Length": 38, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isOneConstant", "(", "Other", ")", "&&", "isOverflowIntrOpRes", "(", "Sel", ")", ")", "{", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "Sel", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "TVal", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "FVal", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "<STR_LIT>", "CC", ";", "SDValue", "Value", ",", "Overflow", ";", "std", "::", "tie", "(", "Value", ",", "Overflow", ")", "=", "get<ISA_LIT>XALUOOp", "(", "CC", ",", "Sel", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "DAG", ")", ";", "SDValue", "CCVal", "=", "DAG", ".", "getConstant", "(", "getInvertedCondCode", "(", "CC", ")", ",", "dl", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "TVal", ",", "FVal", ",", "CCVal", ",", "Overflow", ")", ";", "}", "if", "(", "Sel", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "std", "::", "swap", "(", "Sel", ",", "Other", ")", ";", "if", "(", "Sel", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "Op", ";"], "ground_truth": ["<STR_LIT>", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Sel", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";"], "File": "AArch64ISelLowering (2)3", "Func": "LowerXOR", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11641, "Length": 190, "Cover_Rate": 0.3822937625754527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "&&", "Src", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "{", "APInt", "KnownUndef", ",", "KnownZero", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "APInt", "DemandedElts", "=", "APInt", "::", "getLowBitsSet", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "TLI", ".", "SimplifyDemandedVectorElts", "(", "Src", ",", "DemandedElts", ",", "KnownUndef", ",", "KnownZero", ",", "DCI", ")", ")", "{", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "DCI", ".", "AddToWorklist", "(", "N", ")", ";", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "IsStrict", ")", "return", "SDValue", "(", ")", ";", "if", "(", "<STR_LIT>", "(", "Src", ".", "getNode", "(", ")", ")", "&&", "Src", ".", "hasOneUse", "(", ")", ")", "{", "LoadSDNode", "*", "LN", "=", "cast", "<", "LoadSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "SDValue", "VZLoad", "=", "narrowLoadToVZLoad", "(", "LN", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "DAG", ")", ")", "{", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "Convert", "=", "DAG", ".", "getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "VZLoad", ")", ")", ";", "DCI", ".", "CombineTo", "(", "N", ",", "Convert", ")", ";"], "ground_truth": ["DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "LN", ",", "<NUM_LIT>", ")", ",", "VZLoad", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";"], "File": "X86ISelLowering90", "Func": "combineCVTPH2PS", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11642, "Length": 214, "Cover_Rate": 0.7133333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>RegisterInfo", "::", "trackLivenessAfterRegAlloc", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["return", "true", ";"], "File": "XtensaRegisterInfo", "Func": "trackLivenessAfterRegAlloc", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11643, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "int", "startswith", "(", "const", "char", "*", "str", ",", "const", "char", "*", "prefix", ")", "{", "return", "strncmp", "(", "str", ",", "prefix", ",", "strlen", "(", "prefix", ")", ")", "==", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "vms-ld2", "Func": "startswith", "Target": "vms", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 11644, "Length": 32, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_loadu_epi64", "(", "void", "const", "*", "__P", ")", "{"], "ground_truth": ["return", "*", "(", "__m512i_u", "*", ")", "__P", ";"], "File": "avx512fintrin", "Func": "_mm512_loadu_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11645, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint64_t", "F", "=", "<ISA_LIT>MCInstrInfo", "::", "getDesc", "(", "MCII", ",", "MCI", ")", ".", "TSFlags", ";", "return", "(", "F", ">>", "<STR_LIT>", ")", "&", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "HexagonMCInstrInfo (2)1", "Func": "hasTmpDst", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11646, "Length": 25, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Opcode", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "SDValue", "Src0", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Src1", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Src2", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "(", "Src0", ".", "isMachineOpcode", "(", ")", "&&", "Src0", ".", "getMachineOpcode", "(", ")", "!=", "<STR_LIT>", ")", "&&", "(", "Src0", "==", "Src1", "||", "Src0", "==", "Src2", ")", ")", "break", ";", "MVT", "VT", "=", "Src0", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getRegClassFor", "(", "VT", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ";", "SDValue", "UndefReg", "=", "DAG", ".", "getRegister", "(", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ",", "VT", ")", ";", "SDValue", "ImpDef", "=", "DAG", ".", "getCopyToReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "SDLoc", "(", "Node", ")", ",", "UndefReg", ",", "Src0", ",", "SDValue", "(", ")", ")", ";", "if", "(", "Src0", ".", "isMachineOpcode", "(", ")", "&&", "Src0", ".", "getMachineOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "Src1", ".", "isMachineOpcode", "(", ")", "&&", "Src1", ".", "getMachineOpcode", "(", ")", "!=", "<STR_LIT>", ")", "Src0", "=", "Src1", ";", "else", "if", "(", "Src2", ".", "isMachineOpcode", "(", ")", "&&", "Src2", ".", "getMachineOpcode", "(", ")", "!=", "<STR_LIT>", ")", "Src0", "=", "Src2", ";", "else", "{", "assert", "(", "Src1", ".", "getMachineOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "Src0", "=", "UndefReg", ";", "Src1", "=", "UndefReg", ";", "}", "}", "else", "break", ";"], "ground_truth": ["SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", "=", "{", "Src0", ",", "Src1", ",", "Src2", "}", ";"], "File": "SIISelLowering41", "Func": "PostISelFolding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11647, "Length": 253, "Cover_Rate": 0.5698198198198198, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "align", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "}", "break", ";", "}", "if", "(", "Rm", "!=", "<NUM_LIT>", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "<NUM_LIT>", ")", "{", "if", "(", "Rm", "!=", "<NUM_LIT>", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassembler", "Func": "DecodeVST1LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11648, "Length": 141, "Cover_Rate": 0.334916864608076, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IRB", ".", "CreateUnreachable", "(", ")", ";", "IRB", ".", "SetInsertPoint", "(", "Tail", ")", ";", "}", "Value", "*", "Cmp", "=", "IRB", ".", "CreateICmpEQ", "(", "Threw", ",", "getAddrSizeInt", "(", "&", "M", ",", "<NUM_LIT>", ")", ",", "<STR_LIT>", ")", ";", "IRB", ".", "CreateCondBr", "(", "Cmp", ",", "II", "->", "getUnwindDest", "(", ")", ",", "II", "->", "getNormalDest", "(", ")", ")", ";", "}", "else", "{", "SmallVector", "<", "Value", "*", ",", "<NUM_LIT>", ">", "Args", "(", "II", "->", "args", "(", ")", ")", ";", "CallInst", "*", "NewCall", "=", "IRB", ".", "CreateCall", "(", "II", "->", "getFunctionType", "(", ")", ",", "II", "->", "getCalledOperand", "(", ")", ",", "Args", ")", ";", "NewCall", "->", "takeName", "(", "II", ")", ";", "NewCall", "->", "setCallingConv", "(", "II", "->", "getCallingConv", "(", ")", ")", ";", "NewCall", "->", "setDebugLoc", "(", "II", "->", "getDebugLoc", "(", ")", ")", ";", "NewCall", "->", "setAttributes", "(", "II", "->", "getAttributes", "(", ")", ")", ";", "II", "->", "replaceAllUsesWith", "(", "NewCall", ")", ";", "ToErase", ".", "push_back", "(", "II", ")", ";", "IRB", ".", "CreateBr", "(", "II", "->", "getNormalDest", "(", ")", ")", ";", "II", "->", "getUnwindDest", "(", ")", "->", "removePredecessor", "(", "&", "BB", ")", ";", "}", "}", "for", "(", "BasicBlock", "&", "BB", ":", "F", ")", "{", "for", "(", "Instruction", "&", "I", ":", "BB", ")", "{", "auto", "*", "RI", "=", "dyn_cast", "<", "ResumeInst", ">", "(", "&", "I", ")", ";", "if", "(", "!", "RI", ")", "continue", ";", "Changed", "=", "true", ";", "Value", "*", "Input", "=", "RI", "->", "getValue", "(", ")", ";", "IRB", ".", "SetInsertPoint", "(", "RI", ")", ";", "Value", "*", "Low", "=", "IRB", ".", "CreateExtractValue", "(", "Input", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "IRB", ".", "CreateCall", "(", "ResumeF", ",", "{", "Low", "}", ")", ";", "IRB", ".", "CreateUnreachable", "(", ")", ";", "ToErase", ".", "push_back", "(", "RI", ")", ";", "}", "}", "for", "(", "BasicBlock", "&", "BB", ":", "F", ")", "{", "for", "(", "Instruction", "&", "I", ":", "BB", ")", "{", "auto", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "&", "I", ")", ";", "if", "(", "!", "CI", ")", "continue", ";", "const", "Function", "*", "Callee", "=", "CI", "->", "getCalledFunction", "(", ")", ";", "if", "(", "!", "Callee", ")", "continue", ";", "if", "(", "Callee", "->", "getIntrinsicID", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "Changed", "=", "true", ";", "IRB", ".", "SetInsertPoint", "(", "CI", ")", ";", "CallInst", "*", "NewCI", "=", "IRB", ".", "CreateCall", "(", "EHTypeIDF", ",", "CI", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ")", ";", "CI", "->", "replaceAllUsesWith", "(", "NewCI", ")", ";", "ToErase", ".", "push_back", "(", "CI", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyLowerEmscriptenEHSjLj16", "Func": "runEHOnFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11649, "Length": 389, "Cover_Rate": 0.40061791967044286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "regalign", "=", "<NUM_LIT>", ";", "gimple", "*", "stmt", ";", "if", "(", "pass_by_reference", "(", "NULL", ",", "TYPE_MODE", "(", "type", ")", ",", "type", ",", "false", ")", ")", "{", "t", "=", "rs6000_gimplify_va_arg", "(", "valist", ",", "ptrtype", ",", "pre_p", ",", "post_p", ")", ";", "return", "build_va_arg_indirect_ref", "(", "t", ")", ";", "}", "if", "(", "(", "(", "TARGET_MACHO", "&&", "rs6000_darwin64_abi", ")", "||", "DEFAULT_ABI", "==", "ABI_ELFv2", "||", "(", "DEFAULT_ABI", "==", "ABI_AIX", "&&", "!", "rs6000_compat_align_parm", ")", ")", "&&", "integer_zerop", "(", "TYPE_SIZE", "(", "type", ")", ")", ")", "{", "unsigned", "HOST_WIDE_INT", "align", ",", "boundary", ";", "tree", "valist_tmp", "=", "get_initialized_tmp_var", "(", "valist", ",", "pre_p", ",", "NULL", ")", ";", "align", "=", "PARM_BOUNDARY", "/", "BITS_PER_UNIT", ";", "boundary", "=", "rs6000_function_arg_boundary", "(", "TYPE_MODE", "(", "type", ")", ",", "type", ")", ";", "if", "(", "boundary", ">", "MAX_SUPPORTED_STACK_ALIGNMENT", ")", "boundary", "=", "MAX_SUPPORTED_STACK_ALIGNMENT", ";", "boundary", "/=", "BITS_PER_UNIT", ";", "if", "(", "boundary", ">", "align", ")", "{", "tree", "t", ";", "t", "=", "build2", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "valist", ")", ",", "valist_tmp", ",", "fold_build_pointer_plus_hwi", "(", "valist_tmp", ",", "boundary", "-", "<NUM_LIT>", ")", ")", ";", "gimplify_and_add", "(", "t", ",", "pre_p", ")", ";", "t", "=", "fold_convert", "(", "sizetype", ",", "valist_tmp", ")", ";", "t", "=", "build2", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "valist", ")", ",", "valist_tmp", ",", "fold_convert", "(", "TREE_TYPE", "(", "valist", ")", ",", "fold_build2", "(", "BIT_AND_EXPR", ",", "sizetype", ",", "t", ",", "size_int", "(", "-", "boundary", ")", ")", ")", ")", ";", "t", "=", "build2", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "valist", ")", ",", "valist", ",", "t", ")", ";", "gimplify_and_add", "(", "t", ",", "pre_p", ")", ";", "}", "valist_tmp", "=", "fold_convert", "(", "build_pointer_type", "(", "type", ")", ",", "valist_tmp", ")", ";", "return", "build_va_arg_indirect_ref", "(", "valist_tmp", ")", ";", "}", "if", "(", "DEFAULT_ABI", "!=", "ABI_V4", ")", "{", "if", "(", "targetm", ".", "calls", ".", "split_complex_arg", "&&", "TREE_CODE", "(", "type", ")", "==", "COMPLEX_TYPE", ")", "{", "tree", "elem_type", "=", "TREE_TYPE", "(", "type", ")", ";", "machine_mode", "elem_mode", "=", "TYPE_MODE", "(", "elem_type", ")", ";", "int", "elem_size", "=", "GET_MODE_SIZE", "(", "elem_mode", ")", ";", "if", "(", "elem_size", "<", "UNITS_PER_WORD", ")", "{", "tree", "real_part", ",", "imag_part", ";", "gimple_seq", "post", "=", "NULL", ";", "real_part", "=", "rs6000_gimplify_va_arg", "(", "valist", ",", "elem_type", ",", "pre_p", ",", "&", "post", ")", ";", "real_part", "=", "get_initialized_tmp_var", "(", "real_part", ",", "pre_p", ",", "&", "post", ")", ";", "gimple_seq_add_seq", "(", "pre_p", ",", "post", ")", ";", "imag_part", "=", "rs6000_gimplify_va_arg", "(", "valist", ",", "elem_type", ",", "pre_p", ",", "post_p", ")", ";", "return", "build2", "(", "COMPLEX_EXPR", ",", "type", ",", "real_part", ",", "imag_part", ")", ";", "}", "}", "return", "std_gimplify_va_arg_expr", "(", "valist", ",", "type", ",", "pre_p", ",", "post_p", ")", ";", "}", "f_gpr", "=", "TYPE_FIELDS", "(", "TREE_TYPE", "(", "va_list_type_node", ")", ")", ";", "f_fpr", "=", "DECL_CHAIN", "(", "f_gpr", ")", ";", "f_res", "=", "DECL_CHAIN", "(", "f_fpr", ")", ";"], "ground_truth": ["f_ovf", "=", "DECL_CHAIN", "(", "f_res", ")", ";"], "File": "rs60005", "Func": "rs6000_gimplify_va_arg", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11650, "Length": 425, "Cover_Rate": 0.309315866084425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "x", "-=", "(", "x", ">>", "<NUM_LIT>", ")", "&", "m1", ";", "x", "=", "(", "x", "&", "m2", ")", "+", "(", "(", "x", ">>", "<NUM_LIT>", ")", "&", "m2", ")", ";", "x", "=", "(", "x", "+", "(", "x", ">>", "<NUM_LIT>", ")", ")", "&", "m4", ";", "x", "+=", "x", ">>", "<NUM_LIT>", ";", "return", "(", "x", "+", "(", "x", ">>", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "rx", "Func": "bit_count", "Target": "rx", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11651, "Length": 62, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>MCExpr", "::", "evaluateAsRelocatableImpl", "(", "MCValue", "&", "Res", ",", "const", "MCAsmLayout", "*", "Layout", ",", "const", "MCFixup", "*", "Fixup", ")", "const", "{"], "ground_truth": ["return", "getSubExpr", "(", ")", "->", "evaluateAsRelocatable", "(", "Res", ",", "Layout", ",", "Fixup", ")", ";"], "File": "SICMCExpr", "Func": "evaluateAsRelocatableImpl", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11652, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "++", "MBBI", ";", "NumBytes", "-=", "<NUM_LIT>", ";", "}", "assert", "(", "NumBytes", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "HasFP", ")", "{", "emitFrameOffset", "(", "MBB", ",", "MBBI", ",", "DL", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "FPOffset", ",", "TII", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "AFI", "->", "setLocalStackSize", "(", "NumBytes", ")", ";", "if", "(", "NumBytes", ")", "{", "if", "(", "!", "canUseRedZone", "(", "MF", ")", ")", "emitFrameOffset", "(", "MBB", ",", "MBBI", ",", "DL", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "-", "NumBytes", ",", "TII", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "if", "(", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ")", "TII", "->", "copyPhysReg", "(", "MBB", ",", "MBBI", ",", "DL", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "false", ")", ";", "if", "(", "needsFrameMoves", ")", "{", "const", "DataLayout", "*", "TD", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getDataLayout", "(", ")", ";", "const", "int", "StackGrowth", "=", "-", "TD", "->", "getPointerSize", "(", "<NUM_LIT>", ")", ";", "unsigned", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "if", "(", "HasFP", ")", "{", "unsigned", "Reg", "=", "RegInfo", "->", "getDwarfRegNum", "(", "FramePtr", ",", "true", ")", ";", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfa", "(", "nullptr", ",", "Reg", ",", "<NUM_LIT>", "*", "StackGrowth", ")", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";"], "File": "AArch64FrameLowering96", "Func": "emitPrologue", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11653, "Length": 251, "Cover_Rate": 0.3024096385542169, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOp", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MachineInstr", "&", "MI", "=", "*", "II", ";", "MachineBasicBlock", "&", "MB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MB", ".", "getParent", "(", ")", ";", "auto", "&", "HST", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "auto", "&", "HII", "=", "*", "HST", ".", "getInstrInfo", "(", ")", ";", "auto", "&", "HFI", "=", "*", "HST", ".", "getFrameLowering", "(", ")", ";", "unsigned", "BP", "=", "<NUM_LIT>", ";", "int", "FI", "=", "MI", ".", "getOperand", "(", "FIOp", ")", ".", "getIndex", "(", ")", ";", "int", "Offset", "=", "HFI", ".", "getFrameIndexReference", "(", "MF", ",", "FI", ",", "BP", ")", ";", "int", "RealOffset", "=", "Offset", "+", "MI", ".", "getOperand", "(", "FIOp", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "bool", "IsKill", "=", "false", ";", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "case", "<STR_LIT>", ":", "MI", ".", "setDesc", "(", "HII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "MI", ".", "getOperand", "(", "FIOp", ")", ".", "ChangeToImmediate", "(", "RealOffset", ")", ";", "MI", ".", "RemoveOperand", "(", "FIOp", "+", "<NUM_LIT>", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "MI", ".", "setDesc", "(", "HII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "break", ";", "}", "if", "(", "!", "HII", ".", "isValidOffset", "(", "Opc", ",", "RealOffset", ",", "this", ")", ")", "{", "auto", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "Register", "TmpR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "MB", ",", "II", ",", "DL", ",", "HII", ".", "get", "(", "<STR_LIT>", ")", ",", "TmpR", ")", ".", "addReg", "(", "BP", ")", ".", "addImm", "(", "RealOffset", ")", ";", "BP", "=", "TmpR", ";", "RealOffset", "=", "<NUM_LIT>", ";", "IsKill", "=", "true", ";", "}"], "ground_truth": ["MI", ".", "getOperand", "(", "FIOp", ")", ".", "ChangeToRegister", "(", "BP", ",", "false", ",", "false", ",", "IsKill", ")", ";"], "File": "HexagonRegisterInfo31", "Func": "eliminateFrameIndex", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11654, "Length": 327, "Cover_Rate": 0.923728813559322, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "fp_consts_inited", ")", "init_fp_table", "(", ")", ";"], "ground_truth": ["for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "if", "(", "REAL_VALUES_EQUAL", "(", "*", "r", ",", "values_fp", "[", "i", "]", ")", ")", "return", "strings_fp", "[", "i", "]", ";"], "File": "arm3", "Func": "fp_const_from_val", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11655, "Length": 41, "Cover_Rate": 0.6833333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "I", "=", "++", "BB", "->", "getIterator", "(", ")", ";", "MachineBasicBlock", "*", "thisMBB", "=", "BB", ";", "MachineFunction", "*", "F", "=", "BB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "copy0MBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "copy1MBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "F", "->", "insert", "(", "I", ",", "copy0MBB", ")", ";", "F", "->", "insert", "(", "I", ",", "copy1MBB", ")", ";", "copy1MBB", "->", "splice", "(", "copy1MBB", "->", "begin", "(", ")", ",", "BB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "copy1MBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";"], "ground_truth": ["BB", "->", "addSuccessor", "(", "copy0MBB", ")", ";"], "File": "Z80oldISelLowering", "Func": "EmitLoweredSelect", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11656, "Length": 124, "Cover_Rate": 0.4025974025974026, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "name", "=", "IDENTIFIER_POINTER", "(", "DECL_ASSEMBLER_NAME", "(", "decl", ")", ")", ";", "name", "=", "i386_pe_strip_name_encoding_full", "(", "name", ")", ";", "if", "(", "TREE_CODE", "(", "decl", ")", "==", "FUNCTION_DECL", ")", "prefix", "=", "<STR_LIT>", ";", "else", "if", "(", "decl_readonly_section", "(", "decl", ",", "reloc", ")", ")", "prefix", "=", "<STR_LIT>", ";", "else", "prefix", "=", "<STR_LIT>", ";", "len", "=", "strlen", "(", "name", ")", "+", "strlen", "(", "prefix", ")", ";", "string", "=", "alloca", "(", "len", "+", "<NUM_LIT>", ")", ";", "sprintf", "(", "string", ",", "<STR_LIT>", ",", "prefix", ",", "name", ")", ";"], "ground_truth": ["DECL_SECTION_NAME", "(", "decl", ")", "=", "build_string", "(", "len", ",", "string", ")", ";"], "File": "winnt3", "Func": "i386_pe_unique_section", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11657, "Length": 93, "Cover_Rate": 0.7815126050420168, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "nds322", "Func": "nds32_asm_function_epilogue", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11658, "Length": 8, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "arg1", "=", "<NUM_LIT>", ";", "int", "arg2", "=", "<NUM_LIT>", ";", "int", "arg1sz", "=", "<NUM_LIT>", ";", "machine_mode", "arg0mode", "=", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "machine_mode", "arg1mode", "=", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "machine_mode", "arg2mode", "=", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "int", "expand_mpy", "=", "startswith", "(", "helper_name", ",", "<STR_LIT>", ")", ";", "gcc_assert", "(", "!", "(", "expand_mpy", "&&", "const_variants", ")", ")", ";", "if", "(", "arg1mode", "!=", "VOIDmode", "&&", "arg2mode", "!=", "VOIDmode", ")", "gcc_assert", "(", "arg1mode", "==", "arg2mode", ")", ";", "if", "(", "arg1mode", "==", "VOIDmode", ")", "arg1mode", "=", "arg0mode", ";", "if", "(", "arg2mode", "==", "VOIDmode", ")", "arg2mode", "=", "arg0mode", ";", "if", "(", "arg1mode", "==", "SImode", ")", "{", "arg2", "=", "<NUM_LIT>", ";", "arg1sz", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "arg1mode", "==", "DImode", ")", "{", "arg1", "=", "<NUM_LIT>", ";", "arg1sz", "=", "<NUM_LIT>", ";", "arg2", "=", "<NUM_LIT>", ";", "}", "if", "(", "const_variants", "&&", "CONST_INT_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ">=", "<NUM_LIT>", "&&", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "<=", "<NUM_LIT>", ")", "{", "int", "len", "=", "strlen", "(", "helper_name", ")", "+", "<NUM_LIT>", ";", "helper_const", "=", "(", "char", "*", ")", "xmalloc", "(", "len", ")", ";", "snprintf", "(", "helper_const", ",", "len", ",", "<STR_LIT>", ",", "helper_name", ",", "(", "int", ")", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "}", "emit_move_insn", "(", "gen_rtx_REG", "(", "arg1mode", ",", "arg1", ")", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "!", "helper_const", ")", "emit_move_insn", "(", "gen_rtx_REG", "(", "arg2mode", ",", "arg2", ")", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "expand_mpy", ")", "{", "if", "(", "msp430_use_f5_series_hwmult", "(", ")", ")", "fsym", "=", "gen_rtx_SYMBOL_REF", "(", "VOIDmode", ",", "concat", "(", "helper_name", ",", "<STR_LIT>", ",", "NULL", ")", ")", ";", "else", "if", "(", "msp430_use_32bit_hwmult", "(", ")", ")", "{", "if", "(", "arg1mode", "==", "HImode", ")", "fsym", "=", "gen_rtx_SYMBOL_REF", "(", "VOIDmode", ",", "concat", "(", "helper_name", ",", "<STR_LIT>", ",", "NULL", ")", ")", ";", "else", "fsym", "=", "gen_rtx_SYMBOL_REF", "(", "VOIDmode", ",", "concat", "(", "helper_name", ",", "<STR_LIT>", ",", "NULL", ")", ")", ";", "}", "else", "if", "(", "msp430_use_16bit_hwmult", "(", ")", ")", "fsym", "=", "gen_rtx_SYMBOL_REF", "(", "VOIDmode", ",", "concat", "(", "helper_name", ",", "<STR_LIT>", ",", "NULL", ")", ")", ";", "else", "fsym", "=", "gen_rtx_SYMBOL_REF", "(", "VOIDmode", ",", "helper_name", ")", ";", "}", "else", "fsym", "=", "gen_rtx_SYMBOL_REF", "(", "VOIDmode", ",", "helper_const", "?", "helper_const", ":", "helper_name", ")", ";", "c", "=", "gen_call_value_internal", "(", "gen_rtx_REG", "(", "arg0mode", ",", "<NUM_LIT>", ")", ",", "fsym", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ";", "c", "=", "emit_call_insn", "(", "c", ")", ";", "RTL_CONST_CALL_P", "(", "c", ")", "=", "<NUM_LIT>", ";", "fusage", "=", "NULL", ";", "use_regs", "(", "&", "fusage", ",", "arg1", ",", "arg1sz", ")", ";", "if", "(", "!", "helper_const", ")", "{", "if", "(", "!", "expand_mpy", ")", "use_regs", "(", "&", "fusage", ",", "arg2", ",", "<NUM_LIT>", ")", ";", "else", "use_regs", "(", "&", "fusage", ",", "arg2", ",", "arg1sz", ")", ";"], "ground_truth": ["}"], "File": "msp430", "Func": "msp430_expand_helper", "Target": "msp430", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11659, "Length": 457, "Cover_Rate": 0.8978388998035364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSymbolWasm", "*", "WasmSym", "=", "cast", "<", "MCSymbolWasm", ">", "(", "Sym", ")", ";", "if", "(", "const", "auto", "*", "FuncTy", "=", "dyn_cast", "<", "FunctionType", ">", "(", "Global", "->", "getValueType", "(", ")", ")", ")", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MO", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetMachine", "&", "TM", "=", "MF", ".", "getTarget", "(", ")", ";", "const", "Function", "&", "CurrentFunc", "=", "*", "MF", ".", "getFunction", "(", ")", ";", "SmallVector", "<", "<STR_LIT>", ",", "<NUM_LIT>", ">", "Returns", ";", "SmallVector", "<", "<STR_LIT>", ",", "<NUM_LIT>", ">", "Params", ";", "<STR_LIT>", "iPTR", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "hasAddr64", "(", ")", "?", "<STR_LIT>", "::", "I64", ":", "<STR_LIT>", "::", "I32", ";"], "ground_truth": ["SmallVector", "<", "MVT", ",", "<NUM_LIT>", ">", "ResultMVTs", ";"], "File": "WebAssemblyMCInstLower28", "Func": "GetGlobalAddressSymbol", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11660, "Length": 123, "Cover_Rate": 0.36607142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PassConfig", "::", "addIRTranslator", "(", ")", "{", "addPass", "(", "new", "IRTranslator", "(", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "RISCVTargetMachine16", "Func": "addIRTranslator", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11661, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "DebugLoc", "&", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "<ISA_LIT>Subtarget", "&", "STI", "=", "MF", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "MachineBasicBlock", "*", "NewMBB", "=", "MF", ".", "CreateMachineBasicBlock", "(", "MBB", "->", "getBasicBlock", "(", ")", ")", ";", "MF", ".", "push_back", "(", "NewMBB", ")", ";", "NewMBB", "->", "setNumber", "(", "MF", ".", "addToMBBNumbering", "(", "NewMBB", ")", ")", ";", "NewMBB", "->", "moveAfter", "(", "MBB", ")", ";", "NewMBB", "->", "transferSuccessors", "(", "MBB", ")", ";", "MBB", "->", "addSuccessor", "(", "NewMBB", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MI", ";", "++", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", "->", "end", "(", ")", ")", "{", "MachineInstr", "*", "mi", "=", "MBBI", ";", "MachineBasicBlock", "::", "iterator", "NextMBBI", "=", "std", "::", "next", "(", "MBBI", ")", ";", "MBB", "->", "remove", "(", "mi", ")", ";", "NewMBB", "->", "insert", "(", "NewMBB", "->", "end", "(", ")", ",", "mi", ")", ";", "MBBI", "=", "NextMBBI", ";", "}", "NewMBB", "->", "setIsLandingPad", "(", ")", ";", "unsigned", "Reg", "=", "STI", ".", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "MovOpc", "=", "STI", ".", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "MovOpc", ")", ",", "Reg", ")", ".", "addMBB", "(", "NewMBB", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "X86ProtectReturnSupport", "Func": "handleCallInst", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11662, "Length": 223, "Cover_Rate": 0.7935943060498221, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_cvtps2dq", "(", "(", "__v4sf", ")", "__A", ")", ";"], "ground_truth": ["}"], "File": "emmintrin4", "Func": "_mm_cvtps_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11663, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "get_reg", "(", "enum", "ia64_frame_regs", "r", ")", "{"], "ground_truth": ["reg_emitted", "(", "r", ")", ";"], "File": "ia64", "Func": "get_reg", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11664, "Length": 14, "Cover_Rate": 0.6086956521739131, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "emitFrameDirective", "(", ")", "{", "const", "TargetRegisterInfo", "&", "RI", "=", "*", "TM", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "stackReg", "=", "RI", ".", "getFrameRegister", "(", "*", "MF", ")", ";", "unsigned", "returnReg", "=", "RI", ".", "getRARegister", "(", ")", ";", "unsigned", "stackSize", "=", "MF", "->", "getFrameInfo", "(", ")", "->", "getStackSize", "(", ")", ";", "if", "(", "OutStreamer", ".", "hasRawTextSupport", "(", ")", ")", "OutStreamer", ".", "EmitRawText", "(", "<STR_LIT>", "+", "StringRef", "(", "<ISA_LIT>InstPrinter", "::", "getRegisterName", "(", "stackReg", ")", ")", ".", "lower", "(", ")", "+", "<STR_LIT>", "+", "Twine", "(", "stackSize", ")", "+", "<STR_LIT>", "+", "StringRef", "(", "<ISA_LIT>InstPrinter", "::", "getRegisterName", "(", "returnReg", ")", ")", ".", "lower", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmPrinter100", "Func": "emitFrameDirective", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11665, "Length": 105, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "FramePtr", ":", "StackPtr", ";"], "ground_truth": ["}"], "File": "M680x0RegisterInfo", "Func": "getFrameRegister", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11666, "Length": 13, "Cover_Rate": 0.325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "create<ISA_LIT>ISelDag", "(", "<ISA_LIT>TargetMachine", "&", "TM", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>DAGToDAGISel", "(", "TM", ")", ";"], "File": "Cpu0ISelDAGToDAG3", "Func": "createCpu0ISelDag", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11667, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCInst", "TmpInst", ";", "TmpInst", ".", "setOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", "->", "operands", "(", ")", ")", "{", "MCOperand", "MCOp", ";", "if", "(", "Lower<ISA_LIT>MachineOperandToMCOperand", "(", "MO", ",", "MCOp", ",", "*", "this", ")", ")", "TmpInst", ".", "addOperand", "(", "MCOp", ")", ";"], "ground_truth": ["}"], "File": "LC2200AsmPrinter", "Func": "EmitInstruction", "Target": "LC2200", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11668, "Length": 51, "Cover_Rate": 0.6144578313253012, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "PerformADDCombine", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ")", "{"], "ground_truth": ["SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "ARMISelLowering131", "Func": "PerformADDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11669, "Length": 25, "Cover_Rate": 0.3424657534246575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "reportParseError", "(", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "AssemblerOptions", ".", "back", "(", ")", "->", "isReorder", "(", ")", ")", "{", "reportParseError", "(", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "AssemblerOptions", ".", "back", "(", ")", "->", "setNoMacro", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "MipsAsmParser19", "Func": "parseSetNoMacroDirective", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11670, "Length": 71, "Cover_Rate": 0.8255813953488372, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "RI", ".", "hasVGPRs", "(", "RC", ")", "&&", "ST", ".", "isVGPRSpillingEnabled", "(", "MFI", ")", ")", "{", "switch", "(", "RC", "->", "getSize", "(", ")", "*", "<NUM_LIT>", ")", "{", "case", "<NUM_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "}", "}", "if", "(", "Opcode", "!=", "-", "<NUM_LIT>", ")", "{", "unsigned", "Align", "=", "<NUM_LIT>", ";", "FrameInfo", "->", "setObjectAlignment", "(", "FrameIndex", ",", "Align", ")", ";", "unsigned", "Size", "=", "FrameInfo", "->", "getObjectSize", "(", "FrameIndex", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FrameIndex", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", ",", "Size", ",", "Align", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Undef", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "{", "LLVMContext", "&", "Ctx", "=", "MF", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "Ctx", ".", "emitError", "(", "<STR_LIT>", "<STR_LIT>", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ";"], "File": "SIInstrInfo", "Func": "loadRegFromStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11671, "Length": 235, "Cover_Rate": 0.5676328502415459, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "CallLowering", "*", "<ISA_LIT>Subtarget", "::", "getCallLowering", "(", ")", "const", "{", "return", "CallLoweringInfo", ".", "get", "(", ")", ";"], "ground_truth": ["}"], "File": "PPCSubtarget13", "Func": "getCallLowering", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11672, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerINT_TO_FP", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "Op", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "return", "LowerVectorINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "if", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["if", "(", "Op", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", "return", "Op", ";"], "File": "AArch64ISelLowering117", "Func": "LowerINT_TO_FP", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11673, "Length": 67, "Cover_Rate": 0.4527027027027027, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_alignr_epi8", "(", "__mmask32", "__U", ",", "__m256i", "__A", ",", "__m256i", "__B", ",", "const", "int", "__N", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_palignr256_mask", "(", "(", "__v4di", ")", "__A", ",", "(", "__v4di", ")", "__B", ",", "__N", "*", "<NUM_LIT>", ",", "(", "__v4di", ")", "_mm256_setzero_si256", "(", ")", ",", "(", "__mmask32", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin", "Func": "_mm256_maskz_alignr_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11674, "Length": 63, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Entry", ".", "Node", "=", "DAG", ".", "getConstant", "(", "is<ISA_LIT>64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "dl", ",", "is<ISA_LIT>64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "FPtr", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Nest", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "Chain", ")", ".", "setLibCallee", "(", "CallingConv", "::", "C", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "DAG", ".", "getExternalSymbol", "(", "<STR_LIT>", ",", "PtrVT", ")", ",", "std", "::", "move", "(", "Args", ")", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "CLI", ")", ";"], "ground_truth": ["return", "CallResult", ".", "second", ";"], "File": "PPCISelLowering (2)7", "Func": "LowerINIT_TRAMPOLINE", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11675, "Length": 131, "Cover_Rate": 0.48880597014925375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "aarch64_init_pauth_hint_builtins", "(", "void", ")", "{", "tree", "ftype_pointer_auth", "=", "build_function_type_list", "(", "ptr_type_node", ",", "ptr_type_node", ",", "unsigned_intDI_type_node", ",", "NULL_TREE", ")", ";", "tree", "ftype_pointer_strip", "=", "build_function_type_list", "(", "ptr_type_node", ",", "ptr_type_node", ",", "NULL_TREE", ")", ";", "aarch64_builtin_decls", "[", "AARCH64_PAUTH_BUILTIN_AUTIA1716", "]", "=", "aarch64_general_add_builtin", "(", "<STR_LIT>", ",", "ftype_pointer_auth", ",", "AARCH64_PAUTH_BUILTIN_AUTIA1716", ")", ";", "aarch64_builtin_decls", "[", "AARCH64_PAUTH_BUILTIN_PACIA1716", "]", "=", "aarch64_general_add_builtin", "(", "<STR_LIT>", ",", "ftype_pointer_auth", ",", "AARCH64_PAUTH_BUILTIN_PACIA1716", ")", ";", "aarch64_builtin_decls", "[", "AARCH64_PAUTH_BUILTIN_AUTIB1716", "]", "=", "aarch64_general_add_builtin", "(", "<STR_LIT>", ",", "ftype_pointer_auth", ",", "AARCH64_PAUTH_BUILTIN_AUTIB1716", ")", ";", "aarch64_builtin_decls", "[", "AARCH64_PAUTH_BUILTIN_PACIB1716", "]", "=", "aarch64_general_add_builtin", "(", "<STR_LIT>", ",", "ftype_pointer_auth", ",", "AARCH64_PAUTH_BUILTIN_PACIB1716", ")", ";", "aarch64_builtin_decls", "[", "AARCH64_PAUTH_BUILTIN_XPACLRI", "]", "=", "aarch64_general_add_builtin", "(", "<STR_LIT>", ",", "ftype_pointer_strip", ",", "AARCH64_PAUTH_BUILTIN_XPACLRI", ")", ";"], "ground_truth": ["}"], "File": "aarch64-builtins", "Func": "aarch64_init_pauth_hint_builtins", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11676, "Length": 103, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vshlq_m_n_uv16qi", "(", "__inactive", ",", "__a", ",", "__imm", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vshlq_m_n_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11677, "Length": 13, "Cover_Rate": 0.4482758620689655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "getAddrLocal", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "bool", "Has<ISA_LIT>64", ")", "{", "DebugLoc", "DL", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "EVT", "Ty", "=", "Op", ".", "getValueType", "(", ")", ";", "unsigned", "GOTFlag", "=", "Has<ISA_LIT>64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "GOT", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Ty", ",", "GetGlobalReg", "(", "DAG", ",", "Ty", ")", ",", "getTargetNode", "(", "Op", ",", "DAG", ",", "GOTFlag", ")", ")", ";", "SDValue", "Load", "=", "DAG", ".", "getLoad", "(", "Ty", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "GOT", ",", "MachinePointerInfo", "::", "getGOT", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "unsigned", "LoFlag", "=", "Has<ISA_LIT>64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Ty", ",", "getTargetNode", "(", "Op", ",", "DAG", ",", "LoFlag", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Ty", ",", "Load", ",", "Lo", ")", ";"], "File": "MipsISelLowering101", "Func": "getAddrLocal", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11678, "Length": 154, "Cover_Rate": 0.9112426035502958, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__A", "[", "<NUM_LIT>", "]", "==", "__B", "[", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin", "Func": "_mm_comieq_ss", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11679, "Length": 14, "Cover_Rate": 0.3888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addr", "=", "XEXP", "(", "orig_mem", ",", "<NUM_LIT>", ")", ";", "mem", "=", "gen_rtx_MEM", "(", "DImode", ",", "align", ")", ";", "MEM_VOLATILE_P", "(", "mem", ")", "=", "MEM_VOLATILE_P", "(", "orig_mem", ")", ";", "if", "(", "MEM_ALIAS_SET", "(", "orig_mem", ")", "==", "ALIAS_SET_MEMORY_BARRIER", ")", "set_mem_alias_set", "(", "mem", ",", "ALIAS_SET_MEMORY_BARRIER", ")", ";", "alpha_pre_atomic_barrier", "(", "model", ")", ";", "label", "=", "gen_rtx_LABEL_REF", "(", "DImode", ",", "gen_label_rtx", "(", ")", ")", ";", "emit_label", "(", "XEXP", "(", "label", ",", "<NUM_LIT>", ")", ")", ";", "emit_insn", "(", "gen_load_locked", "(", "DImode", ",", "scratch", ",", "mem", ")", ")", ";", "width", "=", "GEN_INT", "(", "GET_MODE_BITSIZE", "(", "mode", ")", ")", ";"], "ground_truth": ["mask", "=", "GEN_INT", "(", "mode", "==", "QImode", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";"], "File": "alpha", "Func": "alpha_split_atomic_exchange_12", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11680, "Length": 105, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "(", "SrcReg", "==", "<STR_LIT>", ")", "&&", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", ")", "Opc", "=", "<STR_LIT>", ",", "SrcReg", "=", "<NUM_LIT>", ";", "assert", "(", "Opc", "&&", "<STR_LIT>", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ")", ";"], "ground_truth": ["if", "(", "DestReg", ")", "MIB", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Define", ")", ";"], "File": "Mips16InstrInfo5", "Func": "copyPhysReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11681, "Length": 65, "Cover_Rate": 0.3155339805825243, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "SrcIsKill", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "TRI", ".", "getSubReg", "(", "SrcReg", ",", "<STR_LIT>", ")", ",", "getKillRegState", "(", "SrcIsKill", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "TRI", ".", "getSubReg", "(", "SrcReg", ",", "<STR_LIT>", ")", ",", "getKillRegState", "(", "SrcIsKill", ")", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "I", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "SrcIsKill", ")", ")", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";", "I", "=", "NextMI", ";", "continue", ";", "}", "unsigned", "STOpc", "=", "(", "Opcode", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "STOpc", ")", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "<STR_LIT>", ")", ";", "I", "=", "NextMI", ";"], "ground_truth": ["}"], "File": "AVRFrameLowering11", "Func": "fixStackStores", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11682, "Length": 184, "Cover_Rate": 0.4919786096256685, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmPrinter", "&", "Printer", ";", "MCSymbol", "*", "GetGlobalAddressSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", ";", "MCSymbol", "*", "GetExternalSymbolSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", ";", "MCOperand", "LowerSymbolOperand", "(", "MCSymbol", "*", "Sym", ",", "int64_t", "Offset", ",", "bool", "IsFunc", ")", "const", ";", "public", ":", "<ISA_LIT>MCInstLower", "(", "MCContext", "&", "ctx", ",", "<ISA_LIT>AsmPrinter", "&", "printer", ")", ":", "Ctx", "(", "ctx", ")", ",", "Printer", "(", "printer", ")", "{", "}"], "ground_truth": ["void", "Lower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ")", "const", ";"], "File": "WebAssemblyMCInstLower11", "Func": "GetGlobalAddressSymbol", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11683, "Length": 79, "Cover_Rate": 0.8977272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "R600InstrInfo", "::", "getMaxAlusPerClause", "(", ")", "const", "{"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "R600InstrInfo11", "Func": "getMaxAlusPerClause", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11684, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCObjectWriter", "*", "llvm", "::", "create<ISA_LIT>WinCOFFObjectWriter", "(", "raw_ostream", "&", "OS", ",", "bool", "Is64Bit", ")", "{"], "ground_truth": ["MCWinCOFFObjectTargetWriter", "*", "MOTW", "=", "new", "<ISA_LIT>WinCOFFObjectWriter", "(", "Is64Bit", ")", ";"], "File": "X86WinCOFFObjectWriter", "Func": "createX86WinCOFFObjectWriter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11685, "Length": 24, "Cover_Rate": 0.7272727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vstrdq_scatter_offset_p_s64", "(", "int64_t", "*", "__base", ",", "uint64x2_t", "__offset", ",", "int64x2_t", "__value", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["__builtin_mve_vstrdq_scatter_offset_p_sv2di", "(", "(", "__builtin_neon_di", "*", ")", "__base", ",", "__offset", ",", "__value", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vstrdq_scatter_offset_p_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11686, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OpFlag", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "Subtarget", "->", "isPICStyleStubNoDynamic", "(", ")", ")", "{", "OpFlag", "=", "<STR_LIT>", ";", "}", "SDValue", "Result", "=", "DAG", ".", "getTargetExternalSymbol", "(", "Sym", ",", "getPointerTy", "(", ")", ",", "OpFlag", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "WrapperKind", ",", "DL", ",", "getPointerTy", "(", ")", ",", "Result", ")", ";", "if", "(", "DAG", ".", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", "&&", "!", "Subtarget", "->", "is64Bit", "(", ")", ")", "{", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "getPointerTy", "(", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", ")", ",", "getPointerTy", "(", ")", ")", ",", "Result", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)", "Func": "LowerExternalSymbol", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11687, "Length": 116, "Cover_Rate": 0.3790849673202614, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["unsigned", "Src", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "File": "SILowerControlFlow16", "Func": "Break", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11688, "Length": 37, "Cover_Rate": 0.37755102040816324, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addr", "=", "INTVAL", "(", "x", ")", ";", "return", "(", "TARGET_NORMAL_MODE", "||", "(", "TARGET_H8300H", "&&", "(", "IN_RANGE", "(", "addr", ",", "h1", ",", "h2", ")", "||", "IN_RANGE", "(", "addr", ",", "h3", ",", "h4", ")", ")", ")", "||", "(", "TARGET_H8300S", "&&", "(", "IN_RANGE", "(", "addr", ",", "s1", ",", "s2", ")", "||", "IN_RANGE", "(", "addr", ",", "s3", ",", "s4", ")", ")", ")", ")", ";", "case", "CONST", ":", "return", "TARGET_NORMAL_MODE", ";"], "ground_truth": ["default", ":"], "File": "h8300", "Func": "h8300_tiny_constant_address_p", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11689, "Length": 68, "Cover_Rate": 0.3238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TREE_CODE", "(", "exp", ")", "==", "VAR_DECL", ")", "{", "int", "is_const", ";", "if", "(", "!", "TREE_READONLY", "(", "exp", ")", "||", "TREE_SIDE_EFFECTS", "(", "exp", ")", "||", "!", "DECL_INITIAL", "(", "exp", ")", "||", "(", "DECL_INITIAL", "(", "exp", ")", "!=", "error_mark_node", "&&", "!", "TREE_CONSTANT", "(", "DECL_INITIAL", "(", "exp", ")", ")", ")", ")", "is_const", "=", "FALSE", ";", "else", "is_const", "=", "TRUE", ";", "switch", "(", "v850_get_data_area", "(", "exp", ")", ")", "{", "case", "DATA_AREA_ZDA", ":", "if", "(", "is_const", ")", "rozdata_section", "(", ")", ";", "else", "zdata_section", "(", ")", ";"], "ground_truth": ["break", ";"], "File": "v8503", "Func": "v850_select_section", "Target": "v850", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11690, "Length": 85, "Cover_Rate": 0.551948051948052, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VectorList", ".", "ElementKind", "!=", "ElementKind", ")", "return", "false", ";", "return", "VectorList", ".", "NumElements", "==", "NumElements", ";"], "ground_truth": ["}"], "File": "ARM64AsmParser", "Func": "isTypedVectorList", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11691, "Length": 19, "Cover_Rate": 0.4222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printRegName", "(", "O", ",", "MRI", ".", "getSubReg", "(", "AddrReg", ",", "<STR_LIT>", ")", ")", ";", "O", "<<", "<STR_LIT>", ";", "printRegName", "(", "O", ",", "MRI", ".", "getSubReg", "(", "AddrReg", ",", "<STR_LIT>", ")", ")", ";", "O", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "TriCoreInstPrinter", "Func": "printPairAddrRegsOperand", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11692, "Length": 37, "Cover_Rate": 0.4805194805194805, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initialize<ISA_LIT>FixVGPRCopiesPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIFixVGPRCopies", "Func": "SIFixVGPRCopies", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11693, "Length": 11, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "GOT", ",", "Sym", ")", ";", "SDValue", "InFlag", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["unsigned", "Flags", "=", "DAG", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "useLongCalls", "(", ")", "?", "<STR_LIT>", "|", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "HexagonISelLowering57", "Func": "LowerToTLSGeneralDynamicModel", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11694, "Length": 73, "Cover_Rate": 0.3686868686868687, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "&", "TII", "=", "*", "STI", ".", "getInstrInfo", "(", ")", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "if", "(", "CallConv", "==", "CallingConv", "::", "<ISA_LIT>_INTR", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "if", "(", "HasFP", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "if", "(", "CallConv", "==", "CallingConv", "::", "<ISA_LIT>_INTR", "||", "CallConv", "==", "CallingConv", "::", "<ISA_LIT>_SIGNAL", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "if", "(", "!", "HasFP", ")", "{", "return", ";", "}", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "<ISA_LIT>MachineFunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "FrameSize", "=", "MFI", ".", "getStackSize", "(", ")", "-", "AFI", "->", "getCalleeSavedFrameSize", "(", ")", ";", "while", "(", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "&&", "MBBI", "->", "getFlag", "(", "MachineInstr", "::", "FrameSetup", ")", "&&", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "{", "++", "MBBI", ";", "}", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "I", "=", "std", "::", "next", "(", "MF", ".", "begin", "(", ")", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";"], "ground_truth": ["I", "!=", "E", ";", "++", "I", ")", "{"], "File": "AVRFrameLowering17", "Func": "emitPrologue", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11695, "Length": 427, "Cover_Rate": 0.6450151057401813, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "sched_fusion_type", "fusion", "=", "SCHED_FUSION_LD", ";", "gcc_assert", "(", "INSN_P", "(", "insn", ")", ")", ";", "x", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "!=", "SET", ")", "return", "SCHED_FUSION_NONE", ";", "src", "=", "SET_SRC", "(", "x", ")", ";", "dest", "=", "SET_DEST", "(", "x", ")", ";", "machine_mode", "dest_mode", "=", "GET_MODE", "(", "dest", ")", ";", "if", "(", "!", "aarch64_mode_valid_for_sched_fusion_p", "(", "dest_mode", ")", ")", "return", "SCHED_FUSION_NONE", ";", "if", "(", "GET_CODE", "(", "src", ")", "==", "SIGN_EXTEND", ")", "{", "fusion", "=", "SCHED_FUSION_LD_SIGN_EXTEND", ";", "src", "=", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "!", "MEM_P", "(", "src", ")", "||", "GET_MODE", "(", "src", ")", "!=", "SImode", ")", "return", "SCHED_FUSION_NONE", ";"], "File": "aarch641", "Func": "fusion_load_store", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11696, "Length": 107, "Cover_Rate": 0.4196078431372549, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "rsqrt_optab", ":", "return", "opt_type", "==", "OPTIMIZE_FOR_SPEED", "&&", "use_rsqrt_p", "(", ")", ";", "default", ":", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "aarch643", "Func": "aarch64_optab_supported_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11697, "Length": 19, "Cover_Rate": 0.48717948717948717, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__rv", ".", "__o", "=", "__builtin_neon_vld2v8hi", "(", "(", "const", "__builtin_neon_hi", "*", ")", "__a", ")", ";", "return", "__rv", ".", "__i", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vld2q_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11698, "Length": 20, "Cover_Rate": 0.5128205128205128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_p64_s64", "(", "int64x1_t", "__a", ")", "{", "return", "(", "poly64x1_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vreinterpret_p64_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11699, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_pminsd512_mask", "(", "(", "__v16si", ")", "__A", ",", "(", "__v16si", ")", "__B", ",", "(", "__v16si", ")", "__W", ",", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_mask_min_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11700, "Length": 25, "Cover_Rate": 0.4716981132075472, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "&", "get<ISA_LIT>TargetMachine", "(", ")", "const", "{", "return", "getTM", "<", "<ISA_LIT>TargetMachine", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "CAHPTargetMachine", "Func": "getCAHPTargetMachine", "Target": "CAHP", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11701, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "CAHPAsmBackend", "Func": "getNumFixupKinds", "Target": "CAHP", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11702, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "arm_asm_declare_function_name", "(", "FILE", "*", "file", ",", "const", "char", "*", "name", ",", "tree", "decl", ")", "{", "size_t", "cmse_name_len", ";", "char", "*", "cmse_name", "=", "<NUM_LIT>", ";", "char", "cmse_prefix", "[", "]", "=", "<STR_LIT>", ";", "if", "(", "use_cmse", "&&", "lookup_attribute", "(", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "decl", ")", ")", ")", "{", "cmse_name_len", "=", "sizeof", "(", "cmse_prefix", ")", "+", "strlen", "(", "name", ")", ";", "cmse_name", "=", "XALLOCAVEC", "(", "char", ",", "cmse_name_len", ")", ";"], "ground_truth": ["snprintf", "(", "cmse_name", ",", "cmse_name_len", ",", "<STR_LIT>", ",", "cmse_prefix", ",", "name", ")", ";"], "File": "arm", "Func": "arm_asm_declare_function_name", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11703, "Length": 81, "Cover_Rate": 0.4909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CommonTTI", ".", "getUnrollingPreferences", "(", "L", ",", "SE", ",", "UP", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo1", "Func": "getUnrollingPreferences", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11704, "Length": 12, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCObjectWriter", "*", "llvm", "::", "create<ISA_LIT>MachObjectWriter", "(", "raw_ostream", "&", "OS", ",", "uint32_t", "CPUType", ",", "uint32_t", "CPUSubtype", ")", "{"], "ground_truth": ["return", "createMachObjectWriter", "(", "new", "<ISA_LIT>MachObjectWriter", "(", "CPUType", ",", "CPUSubtype", ")", ",", "OS", ",", "true", ")", ";"], "File": "AArch64MachObjectWriter11", "Func": "createAArch64MachObjectWriter", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11705, "Length": 33, "Cover_Rate": 0.9705882352941176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask16", ")", "__builtin_ia32_ucmpb128_mask", "(", "(", "__v16qi", ")", "__X", ",", "(", "__v16qi", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin", "Func": "_mm_cmpneq_epu8_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11706, "Length": 26, "Cover_Rate": 0.5416666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PreLegalizerCombiner", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "MF", ".", "getProperties", "(", ")", ".", "hasProperty", "(", "MachineFunctionProperties", "::", "Property", "::", "FailedISel", ")", ")", "return", "false", ";"], "ground_truth": ["auto", "*", "TPC", "=", "&", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ";"], "File": "MipsPreLegalizerCombiner1", "Func": "runOnMachineFunction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11707, "Length": 42, "Cover_Rate": 0.6774193548387096, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCPhysReg", "*", "<ISA_LIT>RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "return", "CSR_SaveList", ";"], "ground_truth": ["}"], "File": "RV16KRegisterInfo", "Func": "getCalleeSavedRegs", "Target": "RV16K", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11708, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "AArch64RedundantCopyElimination8", "Func": "getPassName", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11709, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "RegClassWeight", "RCWeightTable", "[", "]", "=", "{", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ";"], "ground_truth": ["return", "RCWeightTable", "[", "RC", "->", "getID", "(", ")", "]", ";"], "File": "HexagonRegisterInfo23", "Func": "getRegClassWeight", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11710, "Length": 49, "Cover_Rate": 0.765625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Vd", "=", "(", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "Vd", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "unsigned", "Vm", "=", "(", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "Vm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "cmode", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "!", "(", "imm", "&", "<NUM_LIT>", ")", "&&", "cmode", "==", "<NUM_LIT>", ")", "{", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "DecodeNEONModImmInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";"], "File": "ARMDisassembler18", "Func": "DecodeVCVTQ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11711, "Length": 126, "Cover_Rate": 0.5407725321888412, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "WebAssemblyMCTargetDesc29", "Func": "GetDefaultP2Align", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11712, "Length": 111, "Cover_Rate": 0.3323353293413174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "double", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "__vis_fnhaddd", "(", "double", "__A", ",", "double", "__B", ")", "{"], "ground_truth": ["return", "__builtin_vis_fnhaddd", "(", "__A", ",", "__B", ")", ";"], "File": "visintrin", "Func": "__vis_fnhaddd", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11713, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineOperand", "&", "Addr", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "isStore", ")", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "ValueReg", ")", ";", "unsigned", "opcode", "=", "isStore", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "auto", "Builder", "=", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "opcode", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "getDefRegState", "(", "!", "isStore", ")", ")", ";", "if", "(", "Addr", ".", "isGlobal", "(", ")", ")", "Builder", ".", "addGlobalAddress", "(", "Addr", ".", "getGlobal", "(", ")", ",", "Addr", ".", "getOffset", "(", ")", ")", ";", "else", "if", "(", "Addr", ".", "isImm", "(", ")", ")", "Builder", ".", "addImm", "(", "Addr", ".", "getImm", "(", ")", ")", ";", "Builder", ".", "cloneMemRefs", "(", "MI", ")", ";", "MachineInstr", "*", "New", "=", "Builder", ";"], "ground_truth": ["if", "(", "!", "isStore", ")", "New", "=", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ValueReg", ")", ".", "addReg", "(", "<STR_LIT>", ",", "getKillRegState", "(", "true", ")", ")", ";"], "File": "GBZ80PostRA", "Func": "expand8BitGlobalLDST", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11714, "Length": 191, "Cover_Rate": 0.7860082304526749, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ImmToIdxMap", "[", "<STR_LIT>", "]", "=", "<STR_LIT>", ";", "ImmToIdxMap", "[", "<STR_LIT>", "]", "=", "<STR_LIT>", ";", "ImmToIdxMap", "[", "<STR_LIT>", "]", "=", "<STR_LIT>", ";", "ImmToIdxMap", "[", "<STR_LIT>", "]", "=", "<STR_LIT>", ";", "ImmToIdxMap", "[", "<STR_LIT>", "]", "=", "<STR_LIT>", ";", "ImmToIdxMap", "[", "<STR_LIT>", "]", "=", "<STR_LIT>", ";", "ImmToIdxMap", "[", "<STR_LIT>", "]", "=", "<STR_LIT>", ";", "ImmToIdxMap", "[", "<STR_LIT>", "]", "=", "<STR_LIT>", ";", "ImmToIdxMap", "[", "<STR_LIT>", "]", "=", "<STR_LIT>", ";", "ImmToIdxMap", "[", "<STR_LIT>", "]", "=", "<STR_LIT>", ";", "ImmToIdxMap", "[", "<STR_LIT>", "]", "=", "<STR_LIT>", ";", "ImmToIdxMap", "[", "<STR_LIT>", "]", "=", "<STR_LIT>", ";", "ImmToIdxMap", "[", "<STR_LIT>", "]", "=", "<STR_LIT>", ";", "ImmToIdxMap", "[", "<STR_LIT>", "]", "=", "<STR_LIT>", ";", "ImmToIdxMap", "[", "<STR_LIT>", "]", "=", "<STR_LIT>", ";", "ImmToIdxMap", "[", "<STR_LIT>", "]", "=", "<STR_LIT>", ";", "ImmToIdxMap", "[", "<STR_LIT>", "]", "=", "<STR_LIT>", ";"], "ground_truth": ["ImmToIdxMap", "[", "<STR_LIT>", "]", "=", "<STR_LIT>", ";", "ImmToIdxMap", "[", "<STR_LIT>", "]", "=", "<STR_LIT>", ";"], "File": "PPCRegisterInfo25", "Func": "PPCRegisterInfo", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11715, "Length": 133, "Cover_Rate": 0.39349112426035504, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "{", "N", "->", "dump", "(", ")", ";", "ConstantSDNode", "*", "True", ",", "*", "False", ";", "if", "(", "(", "True", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "&&", "(", "False", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "&&", "True", "->", "isAllOnesValue", "(", ")", "&&", "False", "->", "isNullValue", "(", ")", "&&", "VT", "==", "<STR_LIT>", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}"], "ground_truth": ["break", ";"], "File": "SIISelLowering104", "Func": "PerformDAGCombine", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11716, "Length": 119, "Cover_Rate": 0.3628048780487805, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "EmitFunctionBodyStart", "(", ")", "{"], "ground_truth": ["}"], "File": "CJGAsmPrinter", "Func": "EmitFunctionBodyStart", "Target": "CJG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11717, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "rhs", ")", "==", "UNSPEC", "&&", "XINT", "(", "rhs", ",", "<NUM_LIT>", ")", "==", "UNSPEC_PIC_BASE", ")", "return", "TRUE", ";", "if", "(", "GET_CODE", "(", "rhs", ")", "==", "MEM", "&&", "GET_CODE", "(", "XEXP", "(", "rhs", ",", "<NUM_LIT>", ")", ")", "==", "UNSPEC", "&&", "XINT", "(", "XEXP", "(", "rhs", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "==", "UNSPEC_PIC_BASE", ")", "return", "TRUE", ";", "}"], "ground_truth": ["return", "FALSE", ";"], "File": "arm3", "Func": "arm_cannot_copy_insn_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11718, "Length": 63, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_rcp28ss_round", "(", "(", "__v4sf", ")", "__B", ",", "(", "__v4sf", ")", "__A", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512erintrin", "Func": "_mm_rcp28_round_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11719, "Length": 20, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "if", "(", "SSE_REGNO_P", "(", "regno", ")", "&&", "ix86_save_reg", "(", "regno", ",", "true", ",", "true", ")", ")", "nregs", "++", ";", "return", "nregs", ";"], "ground_truth": ["}"], "File": "i386", "Func": "ix86_nsaved_sseregs", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11720, "Length": 36, "Cover_Rate": 0.6101694915254238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmlaq_s8", "(", "int8x16_t", "__a", ",", "int8x16_t", "__b", ",", "int8x16_t", "__c", ")", "{"], "ground_truth": ["return", "(", "int8x16_t", ")", "__builtin_neon_vmlav16qi", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "File": "arm", "Func": "neon_vmlaq_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11721, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "basic_block", "*", "bbs", "=", "get_loop_body", "(", "loop", ")", ";", "int", "nbbs", "=", "loop", "->", "num_nodes", ";", "int", "vec_cost", "=", "data", "->", "cost", "[", "vect_body", "]", ",", "not_vec_cost", "=", "<NUM_LIT>", ";", "int", "i", ",", "density_pct", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nbbs", ";", "i", "++", ")", "{", "basic_block", "bb", "=", "bbs", "[", "i", "]", ";", "gimple_stmt_iterator", "gsi", ";", "for", "(", "gsi", "=", "gsi_start_bb", "(", "bb", ")", ";", "!", "gsi_end_p", "(", "gsi", ")", ";", "gsi_next", "(", "&", "gsi", ")", ")", "{", "gimple", "stmt", "=", "gsi_stmt", "(", "gsi", ")", ";", "stmt_vec_info", "stmt_info", "=", "vinfo_for_stmt", "(", "stmt", ")", ";", "if", "(", "!", "STMT_VINFO_RELEVANT_P", "(", "stmt_info", ")", "&&", "!", "STMT_VINFO_IN_PATTERN_P", "(", "stmt_info", ")", ")", "not_vec_cost", "++", ";", "}", "}"], "ground_truth": ["free", "(", "bbs", ")", ";"], "File": "rs60004", "Func": "rs6000_density_test", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11722, "Length": 122, "Cover_Rate": 0.5350877192982456, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetAsmStreamer", "::", "<ISA_LIT>TargetAsmStreamer", "(", "MCStreamer", "&", "S", ",", "formatted_raw_ostream", "&", "OS", ")", ":", "<ISA_LIT>TargetStreamer", "(", "S", ")", ",", "OS", "(", "OS", ")", "{"], "ground_truth": ["}"], "File": "Nios2TargetStreamer", "Func": "Nios2TargetAsmStreamer", "Target": "Nios2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11723, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "AddSub", "=", "Val", "<", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ")", "Val", "=", "<NUM_LIT>", ";", "if", "(", "Val", "<", "<NUM_LIT>", ")", "Val", "=", "-", "Val", ";", "Val", "=", "<STR_LIT>", "(", "AddSub", ",", "Val", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<NUM_LIT>", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addAM3OffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11724, "Length": 62, "Cover_Rate": 0.32978723404255317, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addLeaRegOffset", "(", "MIB", ",", "leaInReg", ",", "true", ",", "-", "<NUM_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "addLeaRegOffset", "(", "MIB", ",", "leaInReg", ",", "true", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "{", "unsigned", "Src2", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "isKill2", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "unsigned", "leaInReg2", "=", "<NUM_LIT>", ";", "MachineInstr", "*", "InsMI2", "=", "<NUM_LIT>", ";", "if", "(", "Src", "==", "Src2", ")", "{", "addRegReg", "(", "MIB", ",", "leaInReg", ",", "true", ",", "leaInReg", ",", "false", ")", ";", "}", "else", "{", "leaInReg2", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "MFI", ",", "MIB", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ",", "leaInReg2", ")", ";", "InsMI2", "=", "BuildMI", "(", "*", "MFI", ",", "MIB", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ",", "leaInReg2", ")", ".", "addReg", "(", "leaInReg2", ")", ".", "addReg", "(", "Src2", ",", "getKillRegState", "(", "isKill2", ")", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "addRegReg", "(", "MIB", ",", "leaInReg", ",", "true", ",", "leaInReg2", ",", "true", ")", ";", "}", "if", "(", "LV", "&&", "isKill2", "&&", "InsMI2", ")", "LV", "->", "replaceKillInstruction", "(", "Src2", ",", "MI", ",", "InsMI2", ")", ";", "break", ";", "}", "}", "MachineInstr", "*", "NewMI", "=", "MIB", ";", "MachineInstr", "*", "ExtMI", "=", "BuildMI", "(", "*", "MFI", ",", "MBBI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "Dest", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "isDead", ")", ")", ".", "addReg", "(", "leaOutReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "LV", ")", "{"], "File": "X86InstrInfo134", "Func": "convertToThreeAddressWithLEA", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11725, "Length": 281, "Cover_Rate": 0.39633286318758815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "ARM_FT_EXCEPTION", ":", "asm_fprintf", "(", "f", ",", "<STR_LIT>", ")", ";", "break", ";", "}", "if", "(", "IS_NAKED", "(", "func_type", ")", ")", "asm_fprintf", "(", "f", ",", "<STR_LIT>", ")", ";", "if", "(", "IS_VOLATILE", "(", "func_type", ")", ")", "asm_fprintf", "(", "f", ",", "<STR_LIT>", ")", ";", "if", "(", "IS_NESTED", "(", "func_type", ")", ")", "asm_fprintf", "(", "f", ",", "<STR_LIT>", ")", ";", "if", "(", "IS_STACKALIGN", "(", "func_type", ")", ")", "asm_fprintf", "(", "f", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "IS_CMSE_ENTRY", "(", "func_type", ")", ")", "asm_fprintf", "(", "f", ",", "<STR_LIT>", ")", ";"], "File": "arm6", "Func": "arm_output_function_prologue", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11726, "Length": 85, "Cover_Rate": 0.3648068669527897, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Changed", "=", "true", ";", "auto", "InsertPt", "=", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ";", "while", "(", "InsertPt", "!=", "MBB", ".", "end", "(", ")", "&&", "InsertPt", "->", "isLabel", "(", ")", ")", "++", "InsertPt", ";", "MachineInstr", "*", "Rethrow", "=", "nullptr", ";", "if", "(", "EHInfo", "->", "hasThrowUnwindDest", "(", "&", "MBB", ")", ")", "Rethrow", "=", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "EHInfo", "->", "getThrowUnwindDest", "(", "&", "MBB", ")", ")", ";", "else", "Rethrow", "=", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "MBB", ".", "erase", "(", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "Rethrow", ")", ")", ",", "MBB", ".", "end", "(", ")", ")", ";", "for", "(", "auto", "*", "Succ", ":", "MBB", ".", "successors", "(", ")", ")", "if", "(", "!", "Succ", "->", "isEHPad", "(", ")", ")", "EraseBBAndChildren", "(", "Succ", ")", ";", "}"], "ground_truth": ["return", "Changed", ";"], "File": "WebAssemblyLateEHPrepare17", "Func": "addRethrows", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11727, "Length": 163, "Cover_Rate": 0.5905797101449275, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "readInstruction16", "(", "Bytes", ",", "Address", ",", "Size", ",", "insn16", ")", ")", "{", "return", "Fail", ";", "}", "DecodeStatus", "Result", "=", "decodeInstruction", "(", "DecoderTable16", ",", "instr", ",", "insn16", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";"], "ground_truth": ["return", "Result", ";"], "File": "TriCoreDisassembler (2)", "Func": "getInstruction", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11728, "Length": 51, "Cover_Rate": 0.3469387755102041, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "StackTop", "==", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "X86FloatingPoint6", "Func": "isStackEmpty", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11729, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IsTexFail", "=", "true", ";", "}", "SDLoc", "DL", "(", "TexFailCtrlConst", ")", ";", "*", "TFE", "=", "DAG", ".", "getTargetConstant", "(", "(", "Value", "&", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "Value", "&=", "~", "(", "uint64_t", ")", "<NUM_LIT>", ";"], "ground_truth": ["*", "LWE", "=", "DAG", ".", "getTargetConstant", "(", "(", "Value", "&", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";"], "File": "SIISelLowering109", "Func": "parseTexFail", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11730, "Length": 63, "Cover_Rate": 0.44366197183098594, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "__lwpval32", "(", "unsigned", "int", "__data2", ",", "unsigned", "int", "__data1", ",", "unsigned", "int", "__flags", ")", "{"], "ground_truth": ["__builtin_ia32_lwpval32", "(", "__data2", ",", "__data1", ",", "__flags", ")", ";"], "File": "lwpintrin", "Func": "__lwpval32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11731, "Length": 37, "Cover_Rate": 0.9736842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ModuleExportPass", "(", "<ISA_LIT>TargetMachine", "&", "tm", ",", "StringRef", "filename", ",", "ArrayRef", "<", "std", "::", "string", ">", "roots", ",", "bool", "SerializeAll", ")", ":", "PMLModuleExportPass", "(", "ID", ",", "tm", ",", "filename", ",", "roots", ",", "SerializeAll", ")", "{", "initialize<ISA_LIT>CallGraphBuilderPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";", "setPMLInstrInfo", "(", "new", "<ISA_LIT>PMLInstrInfo", "(", "tm", ")", ")", ";"], "ground_truth": ["}"], "File": "PatmosExport", "Func": "PatmosModuleExportPass", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 11732, "Length": 54, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Kind", ".", "isMergeableConst16", "(", ")", ")", "return", "MergeableConst16Section", ";"], "ground_truth": ["assert", "(", "(", "Kind", ".", "isReadOnly", "(", ")", "||", "Kind", ".", "isReadOnlyWithRel", "(", ")", ")", "&&", "<STR_LIT>", ")", ";"], "File": "XCoreTargetObjectFile21", "Func": "getSectionForConstant", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11733, "Length": 30, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "V1", "->", "hasOneUse", "(", ")", "||", "!", "V2", "->", "hasOneUse", "(", ")", ")", "return", "false", ";", "SDValue", "LHS", "=", "V1", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "RHS", "=", "V1", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "(", "V2", "->", "getOperand", "(", "<NUM_LIT>", ")", "!=", "LHS", "||", "V2", "->", "getOperand", "(", "<NUM_LIT>", ")", "!=", "RHS", ")", "&&", "(", "V2", "->", "getOperand", "(", "<NUM_LIT>", ")", "!=", "RHS", "||", "V2", "->", "getOperand", "(", "<NUM_LIT>", ")", "!=", "LHS", ")", ")", "return", "false", ";", "if", "(", "!", "(", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", "||", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", "||", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", "||", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", ")", "return", "false", ";", "Opnd0", "=", "LHS", ";", "Opnd1", "=", "RHS", ";"], "ground_truth": ["return", "true", ";"], "File": "X86ISelLowering184", "Func": "isAddSubOrSubAdd", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11734, "Length": 206, "Cover_Rate": 0.4327731092436975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "&", "HRI", "=", "*", "HST", ".", "getRegisterInfo", "(", ")", ";", "auto", "&", "HII", "=", "*", "HST", ".", "getInstrInfo", "(", ")", ";", "MDT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "bool", "Changed", ";", "Changed", "=", "DeadCodeElimination", "(", "MF", ",", "*", "MDT", ")", ".", "run", "(", ")", ";", "const", "<ISA_LIT>Evaluator", "HE", "(", "HRI", ",", "MRI", ",", "HII", ",", "MF", ")", ";", "BitTracker", "BT", "(", "HE", ",", "MF", ")", ";", "DEBUG", "(", "BT", ".", "trace", "(", "true", ")", ")", ";", "BT", ".", "run", "(", ")", ";", "MachineBasicBlock", "&", "Entry", "=", "MF", ".", "front", "(", ")", ";", "RegisterSet", "AIG", ";", "ConstGeneration", "ImmG", "(", "BT", ",", "HII", ",", "MRI", ")", ";", "Changed", "|=", "visitBlock", "(", "Entry", ",", "ImmG", ",", "AIG", ")", ";", "RegisterSet", "ARE", ";"], "ground_truth": ["RedundantInstrElimination", "RIE", "(", "BT", ",", "HII", ",", "MRI", ")", ";"], "File": "HexagonBitSimplify2", "Func": "runOnMachineFunction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11735, "Length": 143, "Cover_Rate": 0.3917808219178082, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TI", "->", "hasOneUse", "(", ")", "&&", "TI", "->", "getParent", "(", ")", "==", "I", "->", "getParent", "(", ")", "&&", "(", "isLoadTypeLegal", "(", "TI", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ",", "SourceVT", ")", ")", ")", "{", "unsigned", "TstOpc", "=", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "OpReg", "=", "getRegForValue", "(", "TI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "OpReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "TstOpc", ")", ",", "OpReg", ",", "<NUM_LIT>", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TstOpc", ")", ")", ".", "addReg", "(", "OpReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "CCMode", "=", "<STR_LIT>", ";", "if", "(", "FuncInfo", ".", "MBB", "->", "isLayoutSuccessor", "(", "TBB", ")", ")", "{", "std", "::", "swap", "(", "TBB", ",", "FBB", ")", ";", "CCMode", "=", "<STR_LIT>", ";", "}", "unsigned", "BrOpc", "=", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "BrOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "CCMode", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "fastEmitBranch", "(", "FBB", ",", "DbgLoc", ")", ";", "FuncInfo", ".", "MBB", "->", "addSuccessor", "(", "TBB", ")", ";", "return", "true", ";", "}", "}", "else", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "BI", "->", "getCondition", "(", ")", ")", ")", "{", "uint64_t", "Imm", "=", "CI", "->", "getZExtValue", "(", ")", ";", "MachineBasicBlock", "*", "Target", "=", "(", "Imm", "==", "<NUM_LIT>", ")", "?", "FBB", ":", "TBB", ";", "fastEmitBranch", "(", "Target", ",", "DbgLoc", ")", ";", "return", "true", ";", "}", "unsigned", "CmpReg", "=", "getRegForValue", "(", "BI", "->", "getCondition", "(", ")", ")", ";", "if", "(", "CmpReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "TstOpc", "=", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "CmpReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "TstOpc", ")", ",", "CmpReg", ",", "<NUM_LIT>", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TstOpc", ")", ")", ".", "addReg", "(", "CmpReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "CCMode", "=", "<STR_LIT>", ";", "if", "(", "FuncInfo", ".", "MBB", "->", "isLayoutSuccessor", "(", "TBB", ")", ")", "{", "std", "::", "swap", "(", "TBB", ",", "FBB", ")", ";", "CCMode", "=", "<STR_LIT>", ";", "}"], "ground_truth": ["unsigned", "BrOpc", "=", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "ARMFastISel17", "Func": "SelectBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11736, "Length": 383, "Cover_Rate": 0.5086321381142098, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "printThumbAddrModeS2Operand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "Op", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["printThumbAddrModeRI5Operand", "(", "MI", ",", "Op", ",", "O", ",", "<NUM_LIT>", ")", ";"], "File": "ARMAsmPrinter11", "Func": "printThumbAddrModeS2Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11737, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>IREmitter", "::", "visitPCMPGTM", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "X86IREmitter", "Func": "visitPCMPGTM", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11738, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasFlatAddressSpace", "(", ")", "const", "{", "return", "FlatAddressSpace", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget (2)", "Func": "hasFlatAddressSpace", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11739, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "CalleeCC", "=", "CLI", ".", "CallConv", ";", "auto", "IsVarArg", "=", "CLI", ".", "IsVarArg", ";", "auto", "&", "Outs", "=", "CLI", ".", "Outs", ";", "auto", "&", "Caller", "=", "MF", ".", "getFunction", "(", ")", ";", "auto", "CallerCC", "=", "Caller", ".", "getCallingConv", "(", ")", ";", "if", "(", "Caller", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "Caller", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "return", "false", ";", "if", "(", "IsVarArg", ")", "return", "false", ";", "if", "(", "CCInfo", ".", "getNextStackOffset", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "for", "(", "auto", "&", "VA", ":", "ArgLocs", ")", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "Indirect", ")", "return", "false", ";", "auto", "IsCallerStructRet", "=", "Caller", ".", "hasStructRetAttr", "(", ")", ";", "auto", "IsCalleeStructRet", "=", "Outs", ".", "empty", "(", ")", "?", "false", ":", "Outs", "[", "<NUM_LIT>", "]", ".", "Flags", ".", "isSRet", "(", ")", ";", "if", "(", "IsCallerStructRet", "||", "IsCalleeStructRet", ")", "return", "false", ";", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "G", "->", "getGlobal", "(", ")", ";", "if", "(", "GV", "->", "hasExternalWeakLinkage", "(", ")", ")", "return", "false", ";", "}", "const", "<ISA_LIT>RegisterInfo", "*", "TRI", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "const", "uint32_t", "*", "CallerPreserved", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CallerCC", ")", ";", "if", "(", "CalleeCC", "!=", "CallerCC", ")", "{", "const", "uint32_t", "*", "CalleePreserved", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CalleeCC", ")", ";"], "ground_truth": ["if", "(", "!", "TRI", "->", "regmaskSubsetEqual", "(", "CallerPreserved", ",", "CalleePreserved", ")", ")", "return", "false", ";"], "File": "RISCVISelLowering16", "Func": "isEligibleForTailCallOptimization", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11740, "Length": 253, "Cover_Rate": 0.8006329113924051, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "map", "<", "const", "PredicatedBlock", "*", ",", "unsigned", ">", "getSuccessors", "(", ")", "const", "{", "return", "std", "::", "map", "<", "const", "PredicatedBlock", "*", ",", "unsigned", ">", "(", "Successors", ".", "begin", "(", ")", ",", "Successors", ".", "end", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "PredicatedBlock", "Func": "getSuccessors", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 11741, "Length": 41, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::"], "ground_truth": ["<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "isLittle", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "isLittle", ",", "RM", ")", ",", "DL", "(", "isLittle", "?", "(", "Subtarget", ".", "isABI_N64", "(", ")", "?", "<STR_LIT>", "<STR_LIT>", ":"], "File": "MipsTargetMachine38", "Func": "MipsTargetMachine", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11742, "Length": 88, "Cover_Rate": 0.6027397260273972, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "first", "<", "<NUM_LIT>", ")", "{", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", ",", "str", ")", ";", "return", ";", "}", "int", "last", "=", "decode_reg_name", "(", "dash", "+", "<NUM_LIT>", ")", ";", "if", "(", "last", "<", "<NUM_LIT>", ")", "{", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", ",", "dash", "+", "<NUM_LIT>", ")", ";", "return", ";", "}", "*", "dash", "=", "'-'", ";", "if", "(", "first", ">", "last", ")", "{", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", ",", "str", ",", "dash", "+", "<NUM_LIT>", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "sh", "Func": "sh_fix_range", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11743, "Length": 78, "Cover_Rate": 0.3577981651376147, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "Register", "DstR", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "SrcR", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "<STR_LIT>", ".", "contains", "(", "DstR", ")", "||", "!", "<STR_LIT>", ".", "contains", "(", "SrcR", ")", ")", "return", "false", ";", "Register", "TmpR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "B", ",", "It", ",", "DL", ",", "HII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "TmpR", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["BuildMI", "(", "B", ",", "It", ",", "DL", ",", "HII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "DstR", ")", ".", "addReg", "(", "TmpR", ",", "RegState", "::", "Kill", ")", ";"], "File": "HexagonFrameLowering10", "Func": "expandCopy", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11744, "Length": 128, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ResTy", "==", "MatchOperand_ParseFail", ")", "return", "true", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "switch", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", ")", "{", "case", "AsmToken", "::", "Dollar", ":", "{", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "parseAnyRegister", "(", "Operands", ")", "!=", "MatchOperand_NoMatch", ")", "return", "false", ";", "StringRef", "Identifier", ";", "if", "(", "Parser", ".", "parseIdentifier", "(", "Identifier", ")", ")", "return", "true", ";", "SMLoc", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "MCSymbol", "*", "Sym", "=", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "<STR_LIT>", "+", "Identifier", ")", ";", "const", "MCExpr", "*", "Res", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "getContext", "(", ")", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "Res", ",", "S", ",", "E", ",", "*", "this", ")", ")", ";", "return", "false", ";", "}", "default", ":", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "const", "MCExpr", "*", "Expr", ";", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Expr", ")", ")", "return", "true", ";", "SMLoc", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "Expr", ",", "S", ",", "E", ",", "*", "this", ")", ")", ";", "return", "false", ";", "}", "}"], "ground_truth": ["return", "true", ";"], "File": "MipsAsmParser104", "Func": "parseOperand", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11745, "Length": 248, "Cover_Rate": 0.8211920529801324, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "carry", "=", "<NUM_LIT>", ";", "if", "(", "TARGET_QMATH", "&&", "<NUM_LIT>", ")", "debug_rtx", "(", "insn", ")", ";", "split_quadword_operands", "(", "insn", ",", "MINUS", ",", "operands", ",", "low", ",", "<NUM_LIT>", ")", ";", "if", "(", "TARGET_QMATH", ")", "{", "if", "(", "operands", "[", "<NUM_LIT>", "]", "==", "const0_rtx", "&&", "low", "[", "<NUM_LIT>", "]", "==", "const0_rtx", ")", "{", "if", "(", "(", "MEM_P", "(", "low", "[", "<NUM_LIT>", "]", ")", "&&", "GET_CODE", "(", "XEXP", "(", "low", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ")", "==", "POST_INC", ")", "||", "(", "MEM_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "GET_CODE", "(", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ")", "==", "POST_INC", ")", ")", "fatal_insn", "(", "<STR_LIT>", ",", "insn", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "low", ")", ";", "return", "<STR_LIT>", ";", "}", "gcc_assert", "(", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "gcc_assert", "(", "rtx_equal_p", "(", "low", "[", "<NUM_LIT>", "]", ",", "low", "[", "<NUM_LIT>", "]", ")", ")", ";", "if", "(", "low", "[", "<NUM_LIT>", "]", "==", "const1_rtx", ")", "output_asm_insn", "(", "<STR_LIT>", ",", "low", ")", ";", "else", "output_asm_insn", "(", "<STR_LIT>", ",", "low", ")", ";", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "vax7", "Func": "vax_output_int_subtract", "Target": "vax", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11746, "Length": 188, "Cover_Rate": 0.4986737400530504, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NodeAddr", "(", "const", "NodeAddr", "<", "S", ">", "&", "NA", ")", ":", "Addr", "(", "static_cast", "<", "T", ">", "(", "NA", ".", "Addr", ")", ")", ",", "Id", "(", "NA", ".", "Id", ")", "{"], "ground_truth": ["}"], "File": "RDFGraph", "Func": "NodeAddr", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11747, "Length": 32, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "static", "MCFixupKindInfo", "InfosBE", "[", "<STR_LIT>", "]", "=", "{", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";"], "ground_truth": ["assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<", "getNumFixupKinds", "(", ")", "&&", "<STR_LIT>", ")", ";"], "File": "ARMAsmBackend11", "Func": "getFixupKindInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11748, "Length": 405, "Cover_Rate": 0.499383477188656, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "xstormy16_below100_or_register", "(", "in", ",", "QImode", ")", ")", "in", "=", "copy_to_mode_reg", "(", "QImode", ",", "in", ")", ";", "if", "(", "!", "xstormy16_below100_or_register", "(", "out", ",", "QImode", ")", ")", "out", "=", "gen_reg_rtx", "(", "QImode", ")", ";", "emit_insn", "(", "gen_andqi3_internal", "(", "out", ",", "in", ",", "val", ")", ")", ";", "if", "(", "out", "!=", "operands", "[", "<NUM_LIT>", "]", ")", "emit_move_insn", "(", "operands", "[", "<NUM_LIT>", "]", ",", "out", ")", ";", "return", ";", "}"], "ground_truth": ["if", "(", "!", "REG_P", "(", "in", ")", ")", "in", "=", "copy_to_mode_reg", "(", "QImode", ",", "in", ")", ";"], "File": "stormy16", "Func": "xstormy16_expand_andqi3", "Target": "stormy16", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11749, "Length": 87, "Cover_Rate": 0.34523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "fcode", ">=", "S390_OVERLOADED_BUILTIN_OFFSET", ")", "return", "bflags_overloaded_builtin", "[", "fcode", "-", "S390_BUILTIN_MAX", "]", ";"], "ground_truth": ["else", "return", "bflags_builtin", "[", "fcode", "]", ";"], "File": "s390-builtins", "Func": "bflags_for_builtin", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11750, "Length": 22, "Cover_Rate": 0.5116279069767442, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FOR_EACH_SUBRTX_PTR", "(", "iter", ",", "array", ",", "loc", ",", "ALL", ")", "{", "rtx", "*", "loc", "=", "*", "iter", ";", "if", "(", "MEM_P", "(", "*", "loc", ")", ")", "{", "rtx", "addr", "=", "XEXP", "(", "*", "loc", ",", "<NUM_LIT>", ")", ";", "rtx", "*", "x", "=", "&", "addr", ";", "while", "(", "GET_CODE", "(", "*", "x", ")", "==", "PLUS", ")", "{", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "rtx", "u", "=", "XEXP", "(", "*", "x", ",", "i", ")", ";", "if", "(", "GET_CODE", "(", "u", ")", "==", "ZERO_EXTEND", ")", "u", "=", "XEXP", "(", "u", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "u", ")", "==", "UNSPEC", "&&", "XINT", "(", "u", ",", "<NUM_LIT>", ")", "==", "UNSPEC_TP", ")", "{", "addr_space_t", "as", "=", "DEFAULT_TLS_SEG_REG", ";", "*", "x", "=", "XEXP", "(", "*", "x", ",", "<NUM_LIT>", "-", "i", ")", ";"], "ground_truth": ["*", "loc", "=", "replace_equiv_address_nv", "(", "*", "loc", ",", "addr", ",", "true", ")", ";"], "File": "i386", "Func": "ix86_rewrite_tls_address_1", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11751, "Length": 152, "Cover_Rate": 0.7676767676767676, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "InstrSizeDiff", "=", "-", "TII", "->", "getInstSizeInBytes", "(", "OldBranch", ")", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "MachineBasicBlock", "*", "NextMBB", "=", "&", "*", "std", "::", "next", "(", "MBB", ")", ";", "assert", "(", "MBB", "->", "isSuccessor", "(", "NextMBB", ")", "&&", "<STR_LIT>", ")", ";", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "Cond", ";", "Cond", ".", "push_back", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "TII", "->", "reverseBranchCondition", "(", "Cond", ")", ";", "MI", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "NextMBB", ")", ".", "add", "(", "Cond", "[", "<NUM_LIT>", "]", ")", ";", "InstrSizeDiff", "+=", "TII", "->", "getInstSizeInBytes", "(", "*", "MI", ")", ";", "++", "MI", ";", "}", "MI", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "DestBB", ")", ";", "InstrSizeDiff", "+=", "TII", "->", "getInstSizeInBytes", "(", "*", "MI", ")", ";", "OldBranch", ".", "eraseFromParent", "(", ")", ";", "for", "(", "int", "i", "=", "MBB", "->", "getNumber", "(", ")", "+", "<NUM_LIT>", ",", "e", "=", "BlockOffsets", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "BlockOffsets", "[", "i", "]", "+=", "InstrSizeDiff", ";", "}", "MBBStartOffset", "+=", "InstrSizeDiff", ";"], "ground_truth": ["++", "NumExpanded", ";"], "File": "MSP430BranchSelector14", "Func": "expandBranches", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11752, "Length": 204, "Cover_Rate": 0.35602094240837695, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["addExpr", "(", "Inst", ",", "getImm", "(", ")", ")", ";"], "File": "M88kAsmParser", "Func": "addBFOffsetOperands", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11753, "Length": 18, "Cover_Rate": 0.5806451612903226, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "<ISA_LIT>InstrInfo", "::", "getIndirectAddrRegClass", "(", ")", "const", "{"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "SIInstrInfo117", "Func": "getIndirectAddrRegClass", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11754, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "getRegForName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11755, "Length": 92, "Cover_Rate": 0.7540983606557377, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "TFI", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "<STR_LIT>", ")", ";", "if", "(", "Node", "->", "hasOneUse", "(", ")", ")", "return", "CurDAG", "->", "SelectNodeTo", "(", "Node", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "TFI", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "return", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "TFI", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "}", "case", "<STR_LIT>", ":", "if", "(", "SDNode", "*", "ResNode", "=", "SelectIndexedLoad", "(", "Node", ")", ")", "return", "ResNode", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "SDNode", "*", "ResNode", "=", "SelectIndexedBinOp", "(", "Node", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", "return", "ResNode", ";", "else", "if", "(", "SDNode", "*", "ResNode", "=", "SelectIndexedBinOp", "(", "Node", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", "return", "ResNode", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "SDNode", "*", "ResNode", "=", "SelectIndexedBinOp", "(", "Node", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", "return", "ResNode", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "SDNode", "*", "ResNode", "=", "SelectIndexedBinOp", "(", "Node", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", "return", "ResNode", ";", "else", "if", "(", "SDNode", "*", "ResNode", "=", "SelectIndexedBinOp", "(", "Node", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", "return", "ResNode", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "SDNode", "*", "ResNode", "=", "SelectIndexedBinOp", "(", "Node", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", "return", "ResNode", ";", "else", "if", "(", "SDNode", "*", "ResNode", "=", "SelectIndexedBinOp", "(", "Node", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", "return", "ResNode", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "SDNode", "*", "ResNode", "=", "SelectIndexedBinOp", "(", "Node", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", "return", "ResNode", ";", "else", "if", "(", "SDNode", "*", "ResNode", "=", "SelectIndexedBinOp", "(", "Node", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", "return", "ResNode", ";", "break", ";", "}"], "ground_truth": ["SDNode", "*", "ResNode", "=", "SelectCode", "(", "Node", ")", ";"], "File": "TLCS900ISelDAGToDAG", "Func": "Select", "Target": "TLCS900", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11756, "Length": 413, "Cover_Rate": 0.6267071320182094, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Result", "=", "MIB", ".", "constrainAllUses", "(", "TII", ",", "TRI", ",", "RBI", ")", ";", "if", "(", "ResVReg", ".", "isValid", "(", ")", "&&", "ResVReg", "!=", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "{", "BuildMI", "(", "BB", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResVReg", ")", ".", "addUse", "(", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SPIRVInstructionSelector", "Func": "selectMemOperation", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11757, "Length": 75, "Cover_Rate": 0.39267015706806285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Operand", "*", "Op", "=", "new", "<ISA_LIT>Operand", "(", "k_BitfieldDescriptor", ")", ";", "Op", "->", "Bitfield", ".", "LSB", "=", "LSB", ";"], "ground_truth": ["Op", "->", "Bitfield", ".", "Width", "=", "Width", ";"], "File": "ARMAsmParser (2)", "Func": "CreateBitfield", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11758, "Length": 26, "Cover_Rate": 0.43333333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>MIPeepholeOptPass", "(", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>MIPeepholeOpt", "(", ")", ";"], "File": "AArch64MIPeepholeOpt", "Func": "createAArch64MIPeepholeOptPass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11759, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "FrameIndexSDNode", "*", "FI", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "Base", "=", "DAG", ".", "getTargetFrameIndex", "(", "FI", "->", "getIndex", "(", ")", ",", "N", ".", "getValueType", "(", ")", ")", ";", "}", "else", "{", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "return", "true", ";", "}", "else", "if", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "assert", "(", "!", "cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", "&&", "<STR_LIT>", ")", ";", "Disp", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "Disp", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Disp", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Disp", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "}", "else", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "short", "imm", "=", "<NUM_LIT>", ";", "if", "(", "isIntS16Immediate", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "imm", ")", ")", "{", "APInt", "LHSKnownZero", ",", "LHSKnownOne", ";", "DAG", ".", "ComputeMaskedBits", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "APInt", "::", "getAllOnesValue", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueSizeInBits", "(", ")", ")", ",", "LHSKnownZero", ",", "LHSKnownOne", ")", ";", "if", "(", "(", "LHSKnownZero", ".", "getZExtValue", "(", ")", "|", "~", "(", "uint64_t", ")", "imm", ")", "==", "~", "<NUM_LIT>", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Disp", "=", "DAG", ".", "getTargetConstant", "(", "(", "int", ")", "imm", "&", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "PPCISelLowering107", "Func": "SelectAddressRegImm", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11760, "Length": 273, "Cover_Rate": 0.42457231726283046, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_fmadd_round_sd", "(", "__mmask8", "__U", ",", "__m128d", "__W", ",", "__m128d", "__A", ",", "__m128d", "__B", ",", "const", "int", "__R", ")", "{", "return", "(", "__m128d", ")", "__builtin_ia32_vfmaddsd3_maskz", "(", "(", "__v2df", ")", "__W", ",", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__B", ",", "(", "__mmask8", ")", "__U", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm_maskz_fmadd_round_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11761, "Length": 62, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TREE_STATIC", "(", "decl", ")", "=", "<NUM_LIT>", ";", "if", "(", "USE_HIDDEN_LINKONCE", "&&", "!", "TARGET_XCOFF", ")", "{", "cgraph_node", "::", "create", "(", "decl", ")", "->", "set_comdat_group", "(", "DECL_ASSEMBLER_NAME", "(", "decl", ")", ")", ";", "targetm", ".", "asm_out", ".", "unique_section", "(", "decl", ",", "<NUM_LIT>", ")", ";", "switch_to_section", "(", "get_named_section", "(", "decl", ",", "NULL", ",", "<NUM_LIT>", ")", ")", ";", "DECL_WEAK", "(", "decl", ")", "=", "<NUM_LIT>", ";", "ASM_WEAKEN_DECL", "(", "asm_out_file", ",", "decl", ",", "name", ",", "<NUM_LIT>", ")", ";", "targetm", ".", "asm_out", ".", "globalize_label", "(", "asm_out_file", ",", "name", ")", ";"], "ground_truth": ["targetm", ".", "asm_out", ".", "assemble_visibility", "(", "decl", ",", "VISIBILITY_HIDDEN", ")", ";"], "File": "powerpcspe", "Func": "rs6000_code_end", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11762, "Length": 93, "Cover_Rate": 0.3563218390804598, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TokError", "(", "Str", ")", ";", "}", "createSysAlias", "(", "AT", "->", "Encoding", ",", "Operands", ",", "S", ")", ";", "}", "else", "if", "(", "Mnemonic", "==", "<STR_LIT>", ")", "{", "const", "<STR_LIT>", "*", "TLBI", "=", "<STR_LIT>", "(", "Op", ")", ";", "if", "(", "!", "TLBI", ")", "return", "TokError", "(", "<STR_LIT>", ")", ";", "else", "if", "(", "!", "TLBI", "->", "haveFeatures", "(", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", ")", ")", "{", "std", "::", "string", "Str", "(", "<STR_LIT>", "+", "std", "::", "string", "(", "TLBI", "->", "Name", ")", "+", "<STR_LIT>", ")", ";", "setRequiredFeatureString", "(", "TLBI", "->", "getRequiredFeatures", "(", ")", ",", "Str", ")", ";", "return", "TokError", "(", "Str", ")", ";", "}", "createSysAlias", "(", "TLBI", "->", "Encoding", ",", "Operands", ",", "S", ")", ";", "}", "else", "if", "(", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", ")", "{", "const", "<STR_LIT>", "*", "PRCTX", "=", "<STR_LIT>", "(", "Op", ")", ";", "if", "(", "!", "PRCTX", ")", "return", "TokError", "(", "<STR_LIT>", ")", ";", "else", "if", "(", "!", "PRCTX", "->", "haveFeatures", "(", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", ")", ")", "{", "std", "::", "string", "Str", "(", "Mnemonic", ".", "upper", "(", ")", "+", "std", "::", "string", "(", "PRCTX", "->", "Name", ")", "+", "<STR_LIT>", ")", ";", "setRequiredFeatureString", "(", "PRCTX", "->", "getRequiredFeatures", "(", ")", ",", "Str", ")", ";", "return", "TokError", "(", "Str", ")", ";", "}", "uint16_t", "PRCTX_Op2", "=", "Mnemonic", "==", "<STR_LIT>", "?", "<NUM_LIT>", ":", "Mnemonic", "==", "<STR_LIT>", "?", "<NUM_LIT>", ":", "Mnemonic", "==", "<STR_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "assert", "(", "PRCTX_Op2", "&&", "<STR_LIT>", ")", ";", "createSysAlias", "(", "PRCTX", "->", "Encoding", "<<", "<NUM_LIT>", "|", "PRCTX_Op2", ",", "Operands", ",", "S", ")", ";", "}", "Lex", "(", ")", ";", "bool", "ExpectRegister", "=", "(", "Op", ".", "lower", "(", ")", ".", "find", "(", "<STR_LIT>", ")", "==", "StringRef", "::", "npos", ")", ";", "bool", "HasRegister", "=", "false", ";", "if", "(", "parseOptionalToken", "(", "AsmToken", "::", "Comma", ")", ")", "{"], "ground_truth": ["if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", "||", "parseRegister", "(", "Operands", ")", ")", "return", "TokError", "(", "<STR_LIT>", ")", ";"], "File": "AArch64AsmParser1", "Func": "parseSysAlias", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11763, "Length": 318, "Cover_Rate": 0.4274193548387097, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetMachine", "::", "addPreEmitPass", "(", "PassManagerBase", "&", "PM", ")", "{", "bool", "ShouldPrint", "=", "false", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "Subtarget", ".", "hasSSE2", "(", ")", ")", "{", "PM", ".", "add", "(", "createExecutionDependencyFixPass", "(", "&", "<STR_LIT>", ")", ")", ";", "ShouldPrint", "=", "true", ";", "}", "if", "(", "Subtarget", ".", "hasAVX", "(", ")", "&&", "UseVZeroUpper", ")", "{"], "ground_truth": ["PM", ".", "add", "(", "create<ISA_LIT>IssueVZeroUpperPass", "(", ")", ")", ";"], "File": "X86TargetMachine85", "Func": "addPreEmitPass", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11764, "Length": 68, "Cover_Rate": 0.8607594936708861, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Result", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["return", "Result", ";"], "File": "TPCMCInstrInfo", "Func": "createBundle", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11765, "Length": 15, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "needsSPWriteback", "(", "const", "MachineFunction", "&", "MF", ",", "const", "MachineFrameInfo", "&", "MFI", ")", "const", "{"], "ground_truth": ["assert", "(", "needsSP", "(", "MF", ",", "MFI", ")", ")", ";"], "File": "WebAssemblyFrameLowering14", "Func": "needsSPWriteback", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11766, "Length": 27, "Cover_Rate": 0.48214285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CPUString", "==", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "AArch64Subtarget (2)", "Func": "isGeneric", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11767, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OperandMatchResultTy", "<ISA_LIT>AsmParser", "::", "parseOptionalOpr", "(", "OperandVector", "&", "Operands", ")", "{", "OperandMatchResultTy", "res", ";", "for", "(", "const", "OptionalOperand", "&", "Op", ":", "<ISA_LIT>OptionalOperandTable", ")", "{", "if", "(", "Op", ".", "IsBit", ")", "{", "res", "=", "parseNamedBit", "(", "Op", ".", "Name", ",", "Operands", ",", "Op", ".", "Type", ")", ";", "}", "else", "if", "(", "Op", ".", "Type", "==", "<ISA_LIT>Operand", "::", "ImmTyOMod<ISA_LIT>", ")", "{", "res", "=", "parseOModOperand", "(", "Operands", ")", ";", "}", "else", "if", "(", "Op", ".", "Type", "==", "<ISA_LIT>Operand", "::", "ImmTySdwaDstSel", "||", "Op", ".", "Type", "==", "<ISA_LIT>Operand", "::", "ImmTySdwaSrc0Sel", "||", "Op", ".", "Type", "==", "<ISA_LIT>Operand", "::", "ImmTySdwaSrc1Sel", ")", "{", "res", "=", "parseSDWASel", "(", "Operands", ",", "Op", ".", "Name", ",", "Op", ".", "Type", ")", ";", "}", "else", "if", "(", "Op", ".", "Type", "==", "<ISA_LIT>Operand", "::", "ImmTySdwaDstUnused", ")", "{", "res", "=", "parseSDWADstUnused", "(", "Operands", ")", ";", "}", "else", "if", "(", "Op", ".", "Type", "==", "<ISA_LIT>Operand", "::", "ImmTyOpSel", "||", "Op", ".", "Type", "==", "<ISA_LIT>Operand", "::", "ImmTyOpSelHi", "||", "Op", ".", "Type", "==", "<ISA_LIT>Operand", "::", "ImmTyNegLo", "||", "Op", ".", "Type", "==", "<ISA_LIT>Operand", "::", "ImmTyNegHi", ")", "{", "res", "=", "parseOperandArrayWithPrefix", "(", "Op", ".", "Name", ",", "Operands", ",", "Op", ".", "Type", ",", "Op", ".", "ConvertResult", ")", ";", "}", "else", "if", "(", "Op", ".", "Type", "==", "<ISA_LIT>Operand", "::", "ImmTyDim", ")", "{", "res", "=", "parseDim", "(", "Operands", ")", ";", "}", "else", "if", "(", "Op", ".", "Type", "==", "<ISA_LIT>Operand", "::", "ImmTyCPol", ")", "{", "res", "=", "parseCPol", "(", "Operands", ")", ";", "}", "else", "{", "res", "=", "parseIntWithPrefix", "(", "Op", ".", "Name", ",", "Operands", ",", "Op", ".", "Type", ",", "Op", ".", "ConvertResult", ")", ";"], "ground_truth": ["if", "(", "Op", ".", "Type", "==", "<ISA_LIT>Operand", "::", "ImmTyBLGP", "&&", "res", "==", "MatchOperand_NoMatch", ")", "{"], "File": "AMDGPUAsmParser3", "Func": "parseOptionalOpr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11768, "Length": 262, "Cover_Rate": 0.888135593220339, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "fillGenericConstant", "(", "DL", ",", "CDA", "->", "getElementAsConstant", "(", "i", ")", ",", "Vals", ",", "Offset", ")", "==", "false", ")", "return", "false", ";", "Offset", "+=", "DL", ".", "getTypeAllocSize", "(", "CDA", "->", "getElementAsConstant", "(", "i", ")", "->", "getType", "(", ")", ")", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "BPFISelDAGToDAG", "Func": "fillConstantDataArray", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11769, "Length": 46, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "nios2_emit_stack_limit_check", "(", "int", "size", ")", "{", "rtx", "sum", "=", "NULL_RTX", ";", "if", "(", "GET_CODE", "(", "stack_limit_rtx", ")", "==", "SYMBOL_REF", ")", "{", "sum", "=", "gen_rtx_REG", "(", "Pmode", ",", "TEMP_REG_NUM", ")", ";", "emit_move_insn", "(", "sum", ",", "plus_constant", "(", "Pmode", ",", "stack_limit_rtx", ",", "size", ")", ")", ";", "}", "else", "if", "(", "!", "REG_P", "(", "stack_limit_rtx", ")", ")", "sorry", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["else", "if", "(", "size", "==", "<NUM_LIT>", ")", "sum", "=", "stack_limit_rtx", ";"], "File": "nios2", "Func": "nios2_emit_stack_limit_check", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11770, "Length": 72, "Cover_Rate": 0.43902439024390244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isStoreToStackSlot", "(", "MI", ",", "FrameIndex", ")", ";"], "ground_truth": ["}"], "File": "HSAILInstrInfo", "Func": "isStoreToStackSlotPostFE", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11771, "Length": 9, "Cover_Rate": 0.36, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ThumbMCInstrAnalysis", "(", "const", "MCInstrInfo", "*", "Info", ")", ":", "<ISA_LIT>MCInstrAnalysis", "(", "Info", ")", "{"], "ground_truth": ["}"], "File": "ARMMCTargetDesc11", "Func": "ThumbMCInstrAnalysis", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11772, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCInst", "TmpInst", ";", "HasLiteral", "=", "false", ";", "const", "auto", "SavedBytes", "=", "Bytes", ";"], "ground_truth": ["if", "(", "decodeInstruction", "(", "Table", ",", "TmpInst", ",", "Inst", ",", "Address", ",", "this", ",", "STI", ")", ")", "{"], "File": "AMDGPUDisassembler (2)", "Func": "tryDecodeInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11773, "Length": 31, "Cover_Rate": 0.3263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "NVPTXLowerAlloca10", "Func": "getPassName", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11774, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "lowerIntrinsics", "(", "M", ")", ")", "return", "PreservedAnalyses", "::", "none", "(", ")", ";", "return", "PreservedAnalyses", "::", "all", "(", ")", ";"], "ground_truth": ["}"], "File": "DXILOpLowering", "Func": "run", "Target": "DirectX", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11775, "Length": 22, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "Cpu0SEInstrInfo", "Func": "expandRetLR", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11776, "Length": 24, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_s32_s8", "(", "int8x8_t", "__a", ")", "{"], "ground_truth": ["return", "(", "int32x2_t", ")", "__a", ";"], "File": "arm", "Func": "neon_vreinterpret_s32_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11777, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "*", "Src2", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "src2", ")", ";", "if", "(", "Src2", ")", "return", "false", ";", "const", "MachineOperand", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "src1", ")", ";", "const", "MachineOperand", "*", "Src1Mod", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "src1_modifiers", ")", ";", "if", "(", "Src1", "&&", "(", "!", "isVGPR", "(", "Src1", ",", "TRI", ",", "MRI", ")", "||", "(", "Src1Mod", "&&", "Src1Mod", "->", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", ")", ")", "return", "false", ";"], "ground_truth": ["const", "MachineOperand", "*", "Src0Mod", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "src0_modifiers", ")", ";"], "File": "SIShrinkInstructions19", "Func": "canShrink", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11778, "Length": 110, "Cover_Rate": 0.5164319248826291, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isConstantImm", "(", ")", "&&", "isInt", "<", "Bits", ">", "(", "getConstantImm", "(", ")", "-", "Offset", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmParser (2)4", "Func": "isConstantSImm", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11779, "Length": 18, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "TempReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "emitInst", "(", "<STR_LIT>", ",", "TempReg", ")", ".", "addReg", "(", "LeftReg", ")", ".", "addReg", "(", "RightReg", ")", ";", "emitInst", "(", "<STR_LIT>", ",", "ResultReg", ")", ".", "addReg", "(", "TempReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "break", ";", "}", "case", "CmpInst", "::", "ICMP_NE", ":", "{", "unsigned", "TempReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "emitInst", "(", "<STR_LIT>", ",", "TempReg", ")", ".", "addReg", "(", "LeftReg", ")", ".", "addReg", "(", "RightReg", ")", ";", "emitInst", "(", "<STR_LIT>", ",", "ResultReg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "TempReg", ")", ";", "break", ";", "}", "case", "CmpInst", "::", "ICMP_UGT", ":", "{", "emitInst", "(", "<STR_LIT>", ",", "ResultReg", ")", ".", "addReg", "(", "RightReg", ")", ".", "addReg", "(", "LeftReg", ")", ";", "break", ";", "}", "case", "CmpInst", "::", "ICMP_ULT", ":", "{", "emitInst", "(", "<STR_LIT>", ",", "ResultReg", ")", ".", "addReg", "(", "LeftReg", ")", ".", "addReg", "(", "RightReg", ")", ";", "break", ";", "}", "case", "CmpInst", "::", "ICMP_UGE", ":", "{", "unsigned", "TempReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "emitInst", "(", "<STR_LIT>", ",", "TempReg", ")", ".", "addReg", "(", "LeftReg", ")", ".", "addReg", "(", "RightReg", ")", ";", "emitInst", "(", "<STR_LIT>", ",", "ResultReg", ")", ".", "addReg", "(", "TempReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "break", ";", "}", "case", "CmpInst", "::", "ICMP_ULE", ":", "{", "unsigned", "TempReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "emitInst", "(", "<STR_LIT>", ",", "TempReg", ")", ".", "addReg", "(", "RightReg", ")", ".", "addReg", "(", "LeftReg", ")", ";", "emitInst", "(", "<STR_LIT>", ",", "ResultReg", ")", ".", "addReg", "(", "TempReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "break", ";", "}", "case", "CmpInst", "::", "ICMP_SGT", ":", "{", "emitInst", "(", "<STR_LIT>", ",", "ResultReg", ")", ".", "addReg", "(", "RightReg", ")", ".", "addReg", "(", "LeftReg", ")", ";", "break", ";", "}", "case", "CmpInst", "::", "ICMP_SLT", ":", "{", "emitInst", "(", "<STR_LIT>", ",", "ResultReg", ")", ".", "addReg", "(", "LeftReg", ")", ".", "addReg", "(", "RightReg", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "MipsFastISel", "Func": "emitCmp", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11780, "Length": 306, "Cover_Rate": 0.32312565997888065, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "{", "return", "allocateCCRegs", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "ArgFlags", ",", "State", ",", "&", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "default", ":"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUISelLowering101", "Func": "allocateSGPRTuple", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11781, "Length": 31, "Cover_Rate": 0.31958762886597936, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Cond", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Dest", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "Opc", "=", "Cond", ".", "getOpcode", "(", ")", ";", "bool", "OptimizeMul", "=", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ";", "if", "(", "Cond", ".", "getResNo", "(", ")", "==", "<NUM_LIT>", "&&", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "OptimizeMul", ")", ")", "{"], "ground_truth": ["if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "Cond", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerBRCOND", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11782, "Length": 110, "Cover_Rate": 0.4059040590405904, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "tilepro_legitimate_address_p", "(", "machine_mode", "ARG_UNUSED", "(", "mode", ")", ",", "rtx", "x", ",", "bool", "strict", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "SUBREG", ")", "x", "=", "SUBREG_REG", "(", "x", ")", ";", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "POST_INC", ":", "case", "POST_DEC", ":", "if", "(", "GET_MODE_SIZE", "(", "GET_MODE", "(", "x", ")", ")", ">", "UNITS_PER_WORD", ")", "return", "false", ";", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "POST_MODIFY", ":", "if", "(", "GET_MODE_SIZE", "(", "GET_MODE", "(", "x", ")", ")", ">", "UNITS_PER_WORD", ")", "return", "false", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "!=", "PLUS", ")", "return", "false", ";", "if", "(", "!", "rtx_equal_p", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "if", "(", "!", "satisfies_constraint_I", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "REG", ":", "break", ";"], "ground_truth": ["default", ":"], "File": "tilepro", "Func": "tilepro_legitimate_address_p", "Target": "tilepro", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 11783, "Length": 175, "Cover_Rate": 0.8413461538461539, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "ShiftOpc", ")", "(", "Op", "&", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes", "Func": "getSORegShOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11784, "Length": 11, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cvtpd_pi32", "(", "__m128d", "__A", ")", "{", "return", "(", "__m64", ")", "__builtin_ia32_cvtpd2pi", "(", "(", "__v2df", ")", "__A", ")", ";"], "ground_truth": ["}"], "File": "emmintrin", "Func": "_mm_cvtpd_pi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11785, "Length": 32, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "getTLSReg", "(", ")", ")", ")", ";"], "File": "PPCAsmParser (2)1", "Func": "addTLSRegOperands", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11786, "Length": 23, "Cover_Rate": 0.6388888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "WavefrontS<ISA_LIT>D", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineModuleInfo", "Func": "getWavefrontSSID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11787, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{"], "ground_truth": ["AU", ".", "addRequired", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";"], "File": "WebAssemblyLowerEmscriptenEHSjLj", "Func": "getAnalysisUsage", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11788, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StoreSDNode", "*", "Store", "=", "cast", "<", "StoreSDNode", ">", "(", "Op", ")", ";", "SDValue", "Chain", "=", "Store", "->", "getChain", "(", ")", ";", "if", "(", "(", "Store", "->", "getAddressSpace", "(", ")", "==", "<STR_LIT>", "||", "Store", "->", "getAddressSpace", "(", ")", "==", "<STR_LIT>", ")", "&&", "Store", "->", "getValue", "(", ")", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "{", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "}", "EVT", "MemVT", "=", "Store", "->", "getMemoryVT", "(", ")", ";", "if", "(", "Store", "->", "getAddressSpace", "(", ")", "==", "<STR_LIT>", "&&", "MemVT", ".", "bitsLT", "(", "<STR_LIT>", ")", ")", "{", "unsigned", "Mask", "=", "<NUM_LIT>", ";", "if", "(", "Store", "->", "getMemoryVT", "(", ")", "==", "<STR_LIT>", ")", "{", "Mask", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "Store", "->", "getMemoryVT", "(", ")", "==", "<STR_LIT>", ")", "{", "Mask", "=", "<NUM_LIT>", ";", "}", "SDValue", "BasePtr", "=", "Store", "->", "getBasePtr", "(", ")", ";", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Dst", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Chain", ",", "Ptr", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "ByteIdx", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["SDValue", "ShiftAmt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "ByteIdx", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";"], "File": "AMDGPUISelLowering19", "Func": "LowerSTORE", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11789, "Length": 241, "Cover_Rate": 0.45817490494296575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "ReturnAddrIndex", "=", "FuncInfo", "->", "getRAIndex", "(", ")", ";", "if", "(", "ReturnAddrIndex", "==", "<NUM_LIT>", ")", "{", "unsigned", "SlotSize", "=", "RegInfo", "->", "getSlotSize", "(", ")", ";", "ReturnAddrIndex", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "SlotSize", ",", "-", "SlotSize", ",", "false", ")", ";", "FuncInfo", "->", "setRAIndex", "(", "ReturnAddrIndex", ")", ";", "}"], "ground_truth": ["return", "DAG", ".", "getFrameIndex", "(", "ReturnAddrIndex", ",", "getPointerTy", "(", ")", ")", ";"], "File": "X86ISelLowering233", "Func": "getReturnAddressFrameIndex", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11790, "Length": 63, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "DecodedValue", "=", "-", "<NUM_LIT>", ";", "break", ";", "default", ":", "DecodedValue", "=", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Insn", ")", ";", "break", ";", "}"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "DecodedValue", "*", "<NUM_LIT>", ")", ")", ";"], "File": "MipsDisassembler27", "Func": "DecodeSimm9SP", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11791, "Length": 39, "Cover_Rate": 0.38613861386138615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "print", "(", ")", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "IterCnt", "<<", "'\\n'", ";", ")", ";"], "File": "SIInsertWaitcnts12", "Func": "print", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11792, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstPrinter", "(", "const", "MCAsmInfo", "&", "MAI", ")", ":", "MCInstPrinter", "(", "MAI", ")", "{"], "ground_truth": ["}"], "File": "MipsInstPrinter27", "Func": "MipsInstPrinter", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11793, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "mode", "=", "GET_MODE", "(", "mem", ")", ";", "addr", "=", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "register_operand", "(", "addr", ",", "DImode", ")", ")", ";", "align", "=", "expand_simple_binop", "(", "Pmode", ",", "AND", ",", "addr", ",", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "if", "(", "val", "!=", "const0_rtx", ")", "val", "=", "emit_insxl", "(", "mode", ",", "val", ",", "addr", ")", ";", "wdst", "=", "gen_reg_rtx", "(", "DImode", ")", ";"], "ground_truth": ["if", "(", "mode", "==", "QImode", ")", "gen", "=", "gen_atomic_exchangeqi_1", ";"], "File": "alpha4", "Func": "alpha_expand_atomic_exchange_12", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11794, "Length": 83, "Cover_Rate": 0.4368421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GOAlign", ">", "Csect", "->", "getAlignment", "(", ")", ")", "Csect", "->", "setAlignment", "(", "GOAlign", ")", ";", "}", ";", "for", "(", "const", "auto", "&", "G", ":", "M", ".", "globals", "(", ")", ")", "{", "if", "(", "isSpecialLLVMGlobalArrayToSkip", "(", "&", "G", ")", ")", "continue", ";", "if", "(", "isSpecialLLVMGlobalArrayForStaticInit", "(", "&", "G", ")", ")", "{", "if", "(", "FormatIndicatorAndUniqueModId", ".", "empty", "(", ")", ")", "{", "std", "::", "string", "UniqueModuleId", "=", "getUniqueModuleId", "(", "&", "M", ")", ";", "if", "(", "UniqueModuleId", ".", "compare", "(", "<STR_LIT>", ")", "!=", "<NUM_LIT>", ")", "FormatIndicatorAndUniqueModId", "=", "<STR_LIT>", "+", "UniqueModuleId", ".", "substr", "(", "<NUM_LIT>", ")", ";", "else", "FormatIndicatorAndUniqueModId", "=", "<STR_LIT>", "+", "llvm", "::", "itostr", "(", "sys", "::", "Process", "::", "getProcessId", "(", ")", ")", "+", "<STR_LIT>", "+", "llvm", "::", "itostr", "(", "time", "(", "nullptr", ")", ")", ";", "}", "emitSpecialLLVMGlobal", "(", "&", "G", ")", ";"], "ground_truth": ["continue", ";"], "File": "PPCAsmPrinter10", "Func": "doInitialization", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11795, "Length": 133, "Cover_Rate": 0.434640522875817, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>CodeEmitter", "::", "getMachineSoImmOpValue", "(", "unsigned", "SoImm", ")", "{", "int", "SoImmVal", "=", "<STR_LIT>", "(", "SoImm", ")", ";", "assert", "(", "SoImmVal", "!=", "-", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "Binary", "=", "(", "<STR_LIT>", "(", "(", "unsigned", ")", "SoImmVal", ")", ">>", "<NUM_LIT>", ")", "<<", "<STR_LIT>", ";", "Binary", "|=", "<STR_LIT>", "(", "(", "unsigned", ")", "SoImmVal", ")", ";", "return", "Binary", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter", "Func": "getMachineSoImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11796, "Length": 58, "Cover_Rate": 0.8787878787878788, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch_to_section", "(", "darwin_sections", "[", "picbase_thunk_section", "]", ")", ";", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "assemble_name", "(", "asm_out_file", ",", "name", ")", ";", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "assemble_name", "(", "asm_out_file", ",", "name", ")", ";", "putc", "(", "'\\n'", ",", "asm_out_file", ")", ";", "ASM_OUTPUT_LABEL", "(", "asm_out_file", ",", "name", ")", ";", "DECL_WEAK", "(", "decl", ")", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "USE_HIDDEN_LINKONCE", ")", "{", "cgraph_node", "::", "create", "(", "decl", ")", "->", "set_comdat_group", "(", "DECL_ASSEMBLER_NAME", "(", "decl", ")", ")", ";", "targetm", ".", "asm_out", ".", "unique_section", "(", "decl", ",", "<NUM_LIT>", ")", ";", "switch_to_section", "(", "get_named_section", "(", "decl", ",", "NULL", ",", "<NUM_LIT>", ")", ")", ";", "targetm", ".", "asm_out", ".", "globalize_label", "(", "asm_out_file", ",", "name", ")", ";", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "assemble_name", "(", "asm_out_file", ",", "name", ")", ";", "putc", "(", "'\\n'", ",", "asm_out_file", ")", ";", "ASM_DECLARE_FUNCTION_NAME", "(", "asm_out_file", ",", "name", ",", "decl", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "i386", "Func": "output_indirect_thunk_function", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11797, "Length": 146, "Cover_Rate": 0.43843843843843844, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printNamedBit", "(", "MI", ",", "OpNo", ",", "O", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter1", "Func": "printUNorm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11798, "Length": 12, "Cover_Rate": 0.34285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "flag_pic", ")", "x", "=", "legitimize_pic_address", "(", "oldx", ",", "mode", ",", "NULL_RTX", ")", ";", "if", "(", "TARGET_SHMEDIA", ")", "return", "x", ";", "if", "(", "(", "(", "TARGET_SH4", "||", "TARGET_SH2A_DOUBLE", ")", "&&", "mode", "==", "DFmode", ")", "||", "(", "TARGET_SH2E", "&&", "mode", "==", "SFmode", ")", ")", "return", "x", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "BASE_REGISTER_RTX_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "{", "struct", "disp_adjust", "adj", "=", "sh_find_mov_disp_adjust", "(", "mode", ",", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", ";", "if", "(", "adj", ".", "offset_adjust", "!=", "NULL_RTX", "&&", "adj", ".", "mov_disp", "!=", "NULL_RTX", ")", "{", "rtx", "sum", "=", "expand_binop", "(", "Pmode", ",", "add_optab", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "adj", ".", "offset_adjust", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ";", "return", "gen_rtx_PLUS", "(", "Pmode", ",", "sum", ",", "adj", ".", "mov_disp", ")", ";", "}", "}", "return", "x", ";"], "ground_truth": ["}"], "File": "sh4", "Func": "sh_legitimize_address", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11799, "Length": 156, "Cover_Rate": 0.9176470588235294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "InputID", "==", "<STR_LIT>", ")", "{", "LI", "->", "getImplicitArgPtr", "(", "InputReg", ",", "MRI", ",", "MIRBuilder", ")", ";", "}", "else", "{", "MIRBuilder", ".", "buildUndef", "(", "InputReg", ")", ";", "}", "if", "(", "OutgoingArg", "->", "isRegister", "(", ")", ")", "{", "ArgRegs", ".", "emplace_back", "(", "OutgoingArg", "->", "getRegister", "(", ")", ",", "InputReg", ")", ";", "if", "(", "!", "CCInfo", ".", "AllocateReg", "(", "OutgoingArg", "->", "getRegister", "(", ")", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "}", "const", "ArgDescriptor", "*", "OutgoingArg", ";", "const", "TargetRegisterClass", "*", "ArgRC", ";", "LLT", "ArgTy", ";", "std", "::", "tie", "(", "OutgoingArg", ",", "ArgRC", ",", "ArgTy", ")", "=", "CalleeArgInfo", "->", "getPreloadedValue", "(", "<STR_LIT>", ")", ";", "if", "(", "!", "OutgoingArg", ")", "std", "::", "tie", "(", "OutgoingArg", ",", "ArgRC", ",", "ArgTy", ")", "=", "CalleeArgInfo", "->", "getPreloadedValue", "(", "<STR_LIT>", ")", ";", "if", "(", "!", "OutgoingArg", ")", "std", "::", "tie", "(", "OutgoingArg", ",", "ArgRC", ",", "ArgTy", ")", "=", "CalleeArgInfo", "->", "getPreloadedValue", "(", "<STR_LIT>", ")", ";", "if", "(", "!", "OutgoingArg", ")", "return", "false", ";", "auto", "WorkitemIDX", "=", "CallerArgInfo", ".", "getPreloadedValue", "(", "<STR_LIT>", ")", ";", "auto", "WorkitemIDY", "=", "CallerArgInfo", ".", "getPreloadedValue", "(", "<STR_LIT>", ")", ";", "auto", "WorkitemIDZ", "=", "CallerArgInfo", ".", "getPreloadedValue", "(", "<STR_LIT>", ")", ";", "const", "ArgDescriptor", "*", "IncomingArgX", "=", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "WorkitemIDX", ")", ";", "const", "ArgDescriptor", "*", "IncomingArgY", "=", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "WorkitemIDY", ")", ";", "const", "ArgDescriptor", "*", "IncomingArgZ", "=", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "WorkitemIDZ", ")", ";", "const", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "const", "bool", "NeedWorkItemIDX", "=", "!", "Info", ".", "CB", "->", "hasFnAttr", "(", "<STR_LIT>", ")", ";", "const", "bool", "NeedWorkItemIDY", "=", "!", "Info", ".", "CB", "->", "hasFnAttr", "(", "<STR_LIT>", ")", ";", "const", "bool", "NeedWorkItemIDZ", "=", "!", "Info", ".", "CB", "->", "hasFnAttr", "(", "<STR_LIT>", ")", ";", "Register", "InputReg", ";", "if", "(", "IncomingArgX", "&&", "!", "IncomingArgX", "->", "isMasked", "(", ")", "&&", "CalleeArgInfo", "->", "WorkItemIDX", "&&", "NeedWorkItemIDX", ")", "{", "InputReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S32", ")", ";", "LI", "->", "loadInputValue", "(", "InputReg", ",", "MIRBuilder", ",", "IncomingArgX", ",", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "WorkitemIDX", ")", ",", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "WorkitemIDX", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCallLowering51", "Func": "passSpecialInputs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11800, "Length": 364, "Cover_Rate": 0.34765998089780326, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Bits", "=", "Ty", ".", "getSizeInBits", "(", ")", ";"], "ground_truth": ["unsigned", "Pow2Bits", "=", "<NUM_LIT>", "<<", "Log2_32_Ceil", "(", "Bits", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "getPow2ScalarType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11801, "Length": 19, "Cover_Rate": 0.5277777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GetJumpTableSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "SmallString", "<", "<NUM_LIT>", ">", "Name", ";", "raw_svector_ostream", "(", "Name", ")", "<<", "Printer", ".", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "<<", "Printer", ".", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "MO", ".", "getIndex", "(", ")", ";", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["case", "<NUM_LIT>", ":", "break", ";"], "File": "MSP430MCInstLower24", "Func": "GetJumpTableSymbol", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11802, "Length": 65, "Cover_Rate": 0.7831325301204819, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "getTgtMemIntrinsic", "(", "IntrinsicInfo", "&", "Info", ",", "const", "CallInst", "&", "I", ",", "unsigned", "Intrinsic", ")", "const", "{", "switch", "(", "Intrinsic", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "Info", ".", "opc", "=", "<STR_LIT>", ";", "Info", ".", "memVT", "=", "<STR_LIT>", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Info", ".", "vol", "=", "<NUM_LIT>", ";", "Info", ".", "readMem", "=", "true", ";", "Info", ".", "writeMem", "=", "true", ";", "Info", ".", "align", "=", "<NUM_LIT>", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Info", ".", "opc", "=", "<STR_LIT>", ";", "Info", ".", "memVT", "=", "<STR_LIT>", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Info", ".", "vol", "=", "<NUM_LIT>", ";", "Info", ".", "readMem", "=", "true", ";", "Info", ".", "writeMem", "=", "true", ";", "Info", ".", "align", "=", "<NUM_LIT>", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Info", ".", "opc", "=", "<STR_LIT>", ";", "if", "(", "Intrinsic", "==", "<STR_LIT>", ")", "Info", ".", "memVT", "=", "getValueType", "(", "I", ".", "getType", "(", ")", ")", ";", "else", "if", "(", "Intrinsic", "==", "<STR_LIT>", ")", "Info", ".", "memVT", "=", "getValueType", "(", "I", ".", "getType", "(", ")", ")", ";", "else", "Info", ".", "memVT", "=", "<STR_LIT>", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Info", ".", "vol", "=", "<NUM_LIT>", ";", "Info", ".", "readMem", "=", "true", ";"], "ground_truth": ["Info", ".", "writeMem", "=", "false", ";"], "File": "NVPTXISelLowering22", "Func": "getTgtMemIntrinsic", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11803, "Length": 246, "Cover_Rate": 0.8541666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "DecodedVal", "=", "<NUM_LIT>", "-", "Val", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "DecodedVal", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["break", ";"], "File": "ARMDisassembler15", "Func": "DecodeVCVTImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11804, "Length": 41, "Cover_Rate": 0.3203125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Tmp", ")", ")", "{", "return", "true", ";", "}", "Ret", "=", "static_cast", "<", "uint32_t", ">", "(", "Tmp", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "ParseAsAbsoluteExpression", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11805, "Length": 30, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "GET_CODE", "(", "op0", ")", "==", "NEG", "||", "GET_CODE", "(", "op0", ")", "==", "ABS", ")", "&&", "GET_MODE_CLASS", "(", "GET_MODE", "(", "op0", ")", ")", "==", "MODE_INT", ")", "return", "CCAPmode", ";", "if", "(", "GET_CODE", "(", "op0", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "op0", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", "&&", "CONST_OK_FOR_K", "(", "INTVAL", "(", "XEXP", "(", "op0", ",", "<NUM_LIT>", ")", ")", ")", ")", "return", "CCAPmode", ";", "if", "(", "(", "GET_CODE", "(", "op0", ")", "==", "PLUS", "||", "GET_CODE", "(", "op0", ")", "==", "MINUS", "||", "GET_CODE", "(", "op1", ")", "==", "NEG", ")", "&&", "GET_MODE_CLASS", "(", "GET_MODE", "(", "op0", ")", ")", "==", "MODE_INT", ")", "return", "CCLmode", ";", "if", "(", "GET_CODE", "(", "op0", ")", "==", "AND", ")", "{", "enum", "machine_mode", "ccmode", ";", "ccmode", "=", "s390_tm_ccmode", "(", "XEXP", "(", "op0", ",", "<NUM_LIT>", ")", ",", "op1", ",", "<NUM_LIT>", ")", ";", "if", "(", "ccmode", "!=", "VOIDmode", ")", "{", "return", "ccmode", "==", "CCTmode", "?", "CCZmode", ":", "ccmode", ";", "}", "}", "if", "(", "register_operand", "(", "op0", ",", "HImode", ")", "&&", "GET_CODE", "(", "op1", ")", "==", "CONST_INT", "&&", "(", "INTVAL", "(", "op1", ")", "==", "-", "<NUM_LIT>", "||", "INTVAL", "(", "op1", ")", "==", "<NUM_LIT>", ")", ")", "return", "CCT3mode", ";", "if", "(", "register_operand", "(", "op0", ",", "QImode", ")", "&&", "GET_CODE", "(", "op1", ")", "==", "CONST_INT", "&&", "(", "INTVAL", "(", "op1", ")", "==", "-", "<NUM_LIT>", "||", "INTVAL", "(", "op1", ")", "==", "<NUM_LIT>", ")", ")", "return", "CCT3mode", ";", "return", "CCZmode", ";", "case", "LE", ":", "case", "LT", ":", "case", "GE", ":", "case", "GT", ":", "if", "(", "(", "GET_CODE", "(", "op0", ")", "==", "NEG", "||", "GET_CODE", "(", "op0", ")", "==", "ABS", ")", "&&", "GET_MODE_CLASS", "(", "GET_MODE", "(", "op0", ")", ")", "==", "MODE_INT", ")", "return", "CCAPmode", ";", "if", "(", "GET_CODE", "(", "op0", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "op0", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", "&&", "CONST_OK_FOR_K", "(", "INTVAL", "(", "XEXP", "(", "op0", ",", "<NUM_LIT>", ")", ")", ")", ")", "{", "if", "(", "INTVAL", "(", "XEXP", "(", "(", "op0", ")", ",", "<NUM_LIT>", ")", ")", "<", "<NUM_LIT>", ")", "return", "CCANmode", ";", "else", "return", "CCAPmode", ";", "}", "case", "UNORDERED", ":", "case", "ORDERED", ":", "case", "UNEQ", ":", "case", "UNLE", ":", "case", "UNLT", ":", "case", "UNGE", ":", "case", "UNGT", ":"], "ground_truth": ["case", "LTGT", ":"], "File": "s3903", "Func": "s390_select_ccmode", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11806, "Length": 355, "Cover_Rate": 0.6598513011152416, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "Offset", "<", "I", "->", "Offset", ")", "{", "MemOps", ".", "insert", "(", "I", ",", "MemOpQueueEntry", "(", "Offset", ",", "Reg", ",", "isKill", ",", "Position", ",", "MBBI", ")", ")", ";", "++", "NumMemOps", ";", "Advance", "=", "true", ";", "break", ";", "}", "else", "if", "(", "Offset", "==", "I", "->", "Offset", ")", "{", "break", ";", "}", "}", "}", "}", "}", "}", "if", "(", "MBBI", "->", "isDebugValue", "(", ")", ")", "{", "++", "MBBI", ";", "if", "(", "MBBI", "==", "E", ")", "TryMerge", "=", "true", ";", "}", "else", "if", "(", "Advance", ")", "{", "++", "Position", ";", "++", "MBBI", ";", "if", "(", "MBBI", "==", "E", ")", "TryMerge", "=", "true", ";", "}", "else", "TryMerge", "=", "true", ";", "if", "(", "TryMerge", ")", "{", "if", "(", "NumMemOps", ">", "<NUM_LIT>", ")", "{", "AdvanceRS", "(", "MBB", ",", "MemOps", ")", ";", "unsigned", "Scratch", "=", "RS", "->", "FindUnusedReg", "(", "<STR_LIT>", ")", ";", "RS", "->", "forward", "(", "prior", "(", "MBBI", ")", ")", ";", "Merges", ".", "clear", "(", ")", ";", "MergeLDR_STR", "(", "MBB", ",", "<NUM_LIT>", ",", "CurrBase", ",", "CurrOpc", ",", "CurrSize", ",", "CurrPred", ",", "CurrPredReg", ",", "Scratch", ",", "MemOps", ",", "Merges", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Merges", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "if", "(", "MergeBaseUpdateLSMultiple", "(", "MBB", ",", "Merges", "[", "i", "]", ",", "Advance", ",", "MBBI", ")", ")", "++", "NumMerges", ";", "NumMerges", "+=", "Merges", ".", "size", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumMemOps", ";", "++", "i", ")", "if", "(", "!", "MemOps", "[", "i", "]", ".", "Merged", ")", "if", "(", "MergeBaseUpdateLoadStore", "(", "MBB", ",", "MemOps", "[", "i", "]", ".", "MBBI", ",", "TII", ",", "Advance", ",", "MBBI", ")", ")", "++", "NumMerges", ";", "RS", "->", "skipTo", "(", "prior", "(", "MBBI", ")", ")", ";", "}", "else", "if", "(", "NumMemOps", "==", "<NUM_LIT>", ")", "{", "if", "(", "MergeBaseUpdateLoadStore", "(", "MBB", ",", "MemOps", "[", "<NUM_LIT>", "]", ".", "MBBI", ",", "TII", ",", "Advance", ",", "MBBI", ")", ")", "{", "++", "NumMerges", ";", "RS", "->", "forward", "(", "prior", "(", "MBBI", ")", ")", ";", "}", "}", "CurrBase", "=", "<NUM_LIT>", ";", "CurrOpc", "=", "-", "<NUM_LIT>", ";", "CurrSize", "=", "<NUM_LIT>", ";", "CurrPred", "=", "<STR_LIT>", ";", "CurrPredReg", "=", "<NUM_LIT>", ";", "if", "(", "NumMemOps", ")", "{", "MemOps", ".", "clear", "(", ")", ";", "NumMemOps", "=", "<NUM_LIT>", ";", "}", "if", "(", "!", "Advance", "&&", "!", "isMemOp", "&&", "MBBI", "!=", "E", ")", "{", "++", "Position", ";", "++", "MBBI", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer11", "Func": "LoadStoreMultipleOpti", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11807, "Length": 392, "Cover_Rate": 0.4839506172839506, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TTIImpl", "::", "isLegalToVectorizeStoreChain", "(", "unsigned", "ChainSizeInBytes", ",", "unsigned", "Alignment", ",", "unsigned", "AddrSpace", ")", "const", "{"], "ground_truth": ["return", "true", ";"], "File": "FPGATargetTransformInfo", "Func": "isLegalToVectorizeStoreChain", "Target": "FPGA", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11808, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "++", "NumLDMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "++", "NumSTMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "++", "NumVLDMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "++", "NumVSTMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "}"], "ground_truth": ["break", ";"], "File": "ARMLoadStoreOptimizer33", "Func": "getLoadStoreMultipleOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11809, "Length": 141, "Cover_Rate": 0.33254716981132076, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "m1", ".", "as_char", "[", "<NUM_LIT>", "]", "-", "m2", ".", "as_char", "[", "<NUM_LIT>", "]", ";", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "m1", ".", "as_char", "[", "<NUM_LIT>", "]", "-", "m2", ".", "as_char", "[", "<NUM_LIT>", "]", ";", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "m1", ".", "as_char", "[", "<NUM_LIT>", "]", "-", "m2", ".", "as_char", "[", "<NUM_LIT>", "]", ";", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "m1", ".", "as_char", "[", "<NUM_LIT>", "]", "-", "m2", ".", "as_char", "[", "<NUM_LIT>", "]", ";", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "m1", ".", "as_char", "[", "<NUM_LIT>", "]", "-", "m2", ".", "as_char", "[", "<NUM_LIT>", "]", ";", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "m1", ".", "as_char", "[", "<NUM_LIT>", "]", "-", "m2", ".", "as_char", "[", "<NUM_LIT>", "]", ";", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "m1", ".", "as_char", "[", "<NUM_LIT>", "]", "-", "m2", ".", "as_char", "[", "<NUM_LIT>", "]", ";", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "m1", ".", "as_char", "[", "<NUM_LIT>", "]", "-", "m2", ".", "as_char", "[", "<NUM_LIT>", "]", ";", "return", "(", "__m64", ")", "res", ".", "as_m64", ";"], "ground_truth": ["}"], "File": "mmintrin", "Func": "_mm_sub_pi8", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11810, "Length": 177, "Cover_Rate": 0.6413043478260869, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstPrinter", "(", "const", "MCAsmInfo", "&", "MAI", ")", ":", "MCInstPrinter", "(", "MAI", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter17", "Func": "ARMInstPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11811, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "tie", "(", "CondReg", ",", "Inverted", ")", "=", "getCondOrInverseInReg", "(", "TestMBB", ",", "TestPos", ",", "TestLoc", ",", "Cond", ",", "CondRegs", ")", ";", "MachineBasicBlock", "&", "JmpMBB", "=", "*", "JmpI", ".", "getParent", "(", ")", ";", "insertTest", "(", "JmpMBB", ",", "JmpI", ".", "getIterator", "(", ")", ",", "JmpI", ".", "getDebugLoc", "(", ")", ",", "CondReg", ")", ";"], "ground_truth": ["JmpI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "Inverted", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";"], "File": "X86FlagsCopyLowering1", "Func": "rewriteCondJmp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11812, "Length": 68, "Cover_Rate": 0.4657534246575342, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "}", "if", "(", "CanDown", "&&", "DU", ".", "Defs", "[", "SR1", "]", ")", "CanDown", "=", "false", ";", "if", "(", "CanUp", "&&", "DU", ".", "Defs", "[", "SR2", "]", ")", "CanUp", "=", "false", ";", "}", "if", "(", "Failure", "||", "(", "!", "CanUp", "&&", "!", "CanDown", ")", ")", "continue", ";", "MachineOperand", "*", "SrcT", "=", "(", "MinX", "==", "CI", ".", "TrueX", ")", "?", "Src1", ":", "Src2", ";", "MachineOperand", "*", "SrcF", "=", "(", "MinX", "==", "CI", ".", "FalseX", ")", "?", "Src1", ":", "Src2", ";", "MachineBasicBlock", "::", "iterator", "At", "=", "CanDown", "?", "Def2", ":", "Def1", ";", "ML", ".", "push_back", "(", "MuxInfo", "(", "At", ",", "DR", ",", "PR", ",", "SrcT", ",", "SrcF", ",", "Def1", ",", "Def2", ")", ")", ";", "}", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "N", "=", "ML", ".", "size", "(", ")", ";", "I", "<", "N", ";", "++", "I", ")", "{", "MuxInfo", "&", "MX", "=", "ML", "[", "I", "]", ";", "MachineBasicBlock", "&", "B", "=", "*", "MX", ".", "At", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MX", ".", "At", "->", "getDebugLoc", "(", ")", ";", "unsigned", "MxOpc", "=", "getMuxOpcode", "(", "*", "MX", ".", "SrcT", ",", "*", "MX", ".", "SrcF", ")", ";", "if", "(", "!", "MxOpc", ")", "continue", ";", "BuildMI", "(", "B", ",", "MX", ".", "At", ",", "DL", ",", "HII", "->", "get", "(", "MxOpc", ")", ",", "MX", ".", "DefR", ")", ".", "addReg", "(", "MX", ".", "PredR", ")", ".", "addOperand", "(", "*", "MX", ".", "SrcT", ")", ".", "addOperand", "(", "*", "MX", ".", "SrcF", ")", ";", "B", ".", "erase", "(", "MX", ".", "Def1", ")", ";", "B", ".", "erase", "(", "MX", ".", "Def2", ")", ";", "Changed", "=", "true", ";", "}", "return", "Changed", ";"], "ground_truth": ["}"], "File": "HexagonGenMux (2)", "Func": "genMuxInBlock", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11813, "Length": 265, "Cover_Rate": 0.31176470588235294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "splitVectorStore", "(", "StoreSDNode", "*", "Store", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDValue", "StoredVal", "=", "Store", "->", "getValue", "(", ")", ";", "assert", "(", "(", "StoredVal", ".", "getValueType", "(", ")", ".", "is256BitVector", "(", ")", "||", "StoredVal", ".", "getValueType", "(", ")", ".", "is512BitVector", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "Store", "->", "isSimple", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "Store", ")", ";", "SDValue", "Value0", ",", "Value1", ";", "std", "::", "tie", "(", "Value0", ",", "Value1", ")", "=", "splitVector", "(", "StoredVal", ",", "DAG", ",", "DL", ")", ";", "unsigned", "HalfOffset", "=", "Value0", ".", "getValueType", "(", ")", ".", "getStoreSize", "(", ")", ";", "SDValue", "Ptr0", "=", "Store", "->", "getBasePtr", "(", ")", ";", "SDValue", "Ptr1", "=", "DAG", ".", "getMemBasePlusOffset", "(", "Ptr0", ",", "TypeSize", "::", "Fixed", "(", "HalfOffset", ")", ",", "DL", ")", ";", "SDValue", "Ch0", "=", "DAG", ".", "getStore", "(", "Store", "->", "getChain", "(", ")", ",", "DL", ",", "Value0", ",", "Ptr0", ",", "Store", "->", "getPointerInfo", "(", ")", ",", "Store", "->", "getOriginalAlign", "(", ")", ",", "Store", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "SDValue", "Ch1", "=", "DAG", ".", "getStore", "(", "Store", "->", "getChain", "(", ")", ",", "DL", ",", "Value1", ",", "Ptr1", ",", "Store", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "HalfOffset", ")", ",", "Store", "->", "getOriginalAlign", "(", ")", ",", "Store", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Ch0", ",", "Ch1", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "splitVectorStore", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11814, "Length": 238, "Cover_Rate": 0.9794238683127572, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ")", ":", "TargetAsmBackend", "(", ")", "{"], "ground_truth": ["}"], "File": "X86AsmBackend32", "Func": "X86AsmBackend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11815, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Pos", "=", "Left", "?", "i", "+", "Shift", ":", "i", ";", "unsigned", "Low", "=", "Left", "?", "i", ":", "i", "+", "Shift", ";", "unsigned", "Len", "=", "Scale", "-", "Shift", ";", "if", "(", "!", "isSequentialOrUndefInRange", "(", "Mask", ",", "Pos", ",", "Len", ",", "Low", "+", "MaskOffset", ")", ")", "return", "-", "<NUM_LIT>", ";", "}", "int", "ShiftEltBits", "=", "ScalarSizeInBits", "*", "Scale", ";", "bool", "ByteShift", "=", "ShiftEltBits", ">", "<NUM_LIT>", ";", "Opcode", "=", "Left", "?", "(", "ByteShift", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "ByteShift", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "int", "ShiftAmt", "=", "Shift", "*", "ScalarSizeInBits", "/", "(", "ByteShift", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "Scale", "=", "ByteShift", "?", "Scale", "/", "<NUM_LIT>", ":", "Scale", ";", "MVT", "ShiftSVT", "=", "<STR_LIT>", "(", "ScalarSizeInBits", "*", "Scale", ")", ";", "ShiftVT", "=", "ByteShift", "?", "<STR_LIT>", "(", "<STR_LIT>", ",", "SizeInBits", "/", "<NUM_LIT>", ")", ":", "<STR_LIT>", "(", "ShiftSVT", ",", "Size", "/", "Scale", ")", ";", "return", "(", "int", ")", "ShiftAmt", ";", "}", ";", "unsigned", "MaxWidth", "=", "(", "(", "SizeInBits", "==", "<NUM_LIT>", ")", "&&", "!", "Subtarget", ".", "hasBWI", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "for", "(", "int", "Scale", "=", "<NUM_LIT>", ";", "Scale", "*", "ScalarSizeInBits", "<=", "MaxWidth", ";", "Scale", "*=", "<NUM_LIT>", ")", "for", "(", "int", "Shift", "=", "<NUM_LIT>", ";", "Shift", "!=", "Scale", ";", "++", "Shift", ")", "for", "(", "bool", "Left", ":", "{", "true", ",", "false", "}", ")", "if", "(", "CheckZeros", "(", "Shift", ",", "Scale", ",", "Left", ")", ")", "{", "int", "ShiftAmt", "=", "MatchShift", "(", "Shift", ",", "Scale", ",", "Left", ")", ";", "if", "(", "<NUM_LIT>", "<", "ShiftAmt", ")", "return", "ShiftAmt", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)5", "Func": "matchShuffleAsShift", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11816, "Length": 247, "Cover_Rate": 0.5771028037383178, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FunctionInfo", "*", "FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "int", "FPSI", "=", "FI", "->", "getFramePointerSaveIndex", "(", ")", ";", "if", "(", "!", "FPSI", ")", "{", "int", "FPOffset", "=", "<ISA_LIT>FrameInfo", "::", "getFramePointerSaveOffset", "(", "Is<ISA_LIT>64", ",", "isMachoABI", ")", ";", "FPSI", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "Is<ISA_LIT>64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "FPOffset", ")", ";", "FI", "->", "setFramePointerSaveIndex", "(", "FPSI", ")", ";"], "ground_truth": ["}"], "File": "PPCISelLowering123", "Func": "getFramePointerFrameIndex", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11817, "Length": 67, "Cover_Rate": 0.5153846153846153, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>Subtarget", "::", "hasBooleanRegs", "(", ")", "const", "{", "return", "BooleanRegs", ";"], "ground_truth": ["}"], "File": "XtensaSubtarget1", "Func": "hasBooleanRegs", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11818, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "df_regs_ever_live_p", "(", "regno", ")", "&&", "!", "call_used_regs", "[", "regno", "]", "&&", "!", "fixed_regs", "[", "regno", "]", ")", "||", "(", "regno", "==", "RETURN_ADDR_REGNO", "&&", "(", "df_regs_ever_live_p", "(", "regno", ")", "||", "!", "crtl", "->", "is_leaf", ")", ")", "||", "(", "regno", "==", "PIC_OFFSET_TABLE_REGNUM", "&&", "must_reload_pic_reg_p", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "c6x2", "Func": "c6x_save_reg", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 11819, "Length": 51, "Cover_Rate": 0.85, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "Module", "::", "iterator", "I", "=", "M", ".", "begin", "(", ")", ",", "E", "=", "M", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Function", "&", "F", "=", "*", "I", ";", "if", "(", "!", "F", ".", "hasLocalLinkage", "(", ")", "&&", "!", "F", ".", "isDeclaration", "(", ")", "&&", "!", "F", ".", "use_empty", "(", ")", ")", "FuncsToClone", ".", "push_back", "(", "&", "F", ")", ";", "}"], "ground_truth": ["for", "(", "Function", "*", "F", ":", "FuncsToClone", ")", "{"], "File": "AMDGPUAlwaysInlinePass16", "Func": "runOnModule", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11820, "Length": 77, "Cover_Rate": 0.37745098039215685, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>LowerControlFlow", "(", ")", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow12", "Func": "createSILowerControlFlowPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11821, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "crtl", "->", "is_leaf", "&&", "!", "sh_pr_n_sets", "(", ")", ")", "return", "hard_reg", ";", "else", "return", "gen_frame_mem", "(", "Pmode", ",", "return_address_pointer_rtx", ")", ";", "}", "return", "NULL_RTX", ";"], "ground_truth": ["}"], "File": "sh", "Func": "sh_allocate_initial_value", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11822, "Length": 28, "Cover_Rate": 0.6086956521739131, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CounterPropagateAddr", "(", "*", "Clause", ".", "first", ",", "CfCount", ")", ";", "MachineBasicBlock", "*", "BB", "=", "Clause", ".", "first", "->", "getParent", "(", ")", ";", "BuildMI", "(", "BB", ",", "InsertPos", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "CfCount", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Clause", ".", "second", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "BB", "->", "splice", "(", "InsertPos", ",", "BB", ",", "Clause", ".", "second", "[", "i", "]", ")", ";", "}"], "ground_truth": ["CfCount", "+=", "<NUM_LIT>", "*", "Clause", ".", "second", ".", "size", "(", ")", ";"], "File": "R600ControlFlowFinalizer1", "Func": "EmitFetchClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11823, "Length": 99, "Cover_Rate": 0.8319327731092437, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Kind", "!=", "k_Memory", ")", "return", "false", ";", "if", "(", "Memory", ".", "BaseRegNum", "&&", "!", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "Memory", ".", "BaseRegNum", ")", "&&", "!", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "Memory", ".", "BaseRegNum", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "Memory", ".", "OffsetRegNum", "&&", "!", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "Memory", ".", "OffsetRegNum", ")", ")", "return", "false", ";"], "File": "ARMAsmParser (2)3", "Func": "isMVEMem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11824, "Length": 66, "Cover_Rate": 0.8048780487804879, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>RegisterInfo", "::", "<ISA_LIT>RegisterInfo", "(", ")", ":", "<ISA_LIT>GenRegisterInfo", "(", "<STR_LIT>", ")", "{"], "ground_truth": ["}"], "File": "XtensaRegisterInfo1", "Func": "XtensaRegisterInfo", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11825, "Length": 12, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "i", ",", "nelt", ",", "which", ";", "bool", "ret", ";", "d", ".", "vmode", "=", "vmode", ";", "d", ".", "nelt", "=", "nelt", "=", "GET_MODE_NUNITS", "(", "d", ".", "vmode", ")", ";", "d", ".", "testing_p", "=", "true", ";", "memcpy", "(", "d", ".", "perm", ",", "sel", ",", "nelt", ")", ";", "for", "(", "i", "=", "which", "=", "<NUM_LIT>", ";", "i", "<", "nelt", ";", "++", "i", ")", "{"], "ground_truth": ["unsigned", "char", "e", "=", "d", ".", "perm", "[", "i", "]", ";"], "File": "mips4", "Func": "mips_vectorize_vec_perm_const_ok", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11826, "Length": 74, "Cover_Rate": 0.32456140350877194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Pred", "=", "Saved", "[", "<NUM_LIT>", "]", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "Out", ".", "EmitBundleLock", "(", "false", ")", ";", "EmitBICMask", "(", "Out", ",", "Reg", ",", "Pred", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["Out", ".", "EmitInstruction", "(", "Saved", "[", "<NUM_LIT>", "]", ")", ";"], "File": "ARMMCNaCl", "Func": "EmitGuardLoadOrStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11827, "Length": 45, "Cover_Rate": 0.4090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__SGX_EREPORT", "=", "<NUM_LIT>", ",", "__SGX_EGETKEY", "=", "<NUM_LIT>", ",", "__SGX_EENTER", "=", "<NUM_LIT>", ",", "__SGX_ERESUME", "=", "<NUM_LIT>", ",", "__SGX_EEXIT", "=", "<NUM_LIT>", ",", "__SGX_EACCEPT", "=", "<NUM_LIT>", ",", "__SGX_EMODPE", "=", "<NUM_LIT>", ",", "__SGX_EACCEPTCOPY", "=", "<NUM_LIT>", "}", ";", "enum", "__enclu_type", "__T", "=", "(", "enum", "__enclu_type", ")", "__L", ";", "unsigned", "int", "__R", "=", "<NUM_LIT>", ";", "if", "(", "!", "__builtin_constant_p", "(", "__T", ")", ")", "__enclu_generic", "(", "__L", ",", "__D", "[", "<NUM_LIT>", "]", ",", "__D", "[", "<NUM_LIT>", "]", ",", "__D", "[", "<NUM_LIT>", "]", ",", "__R", ")", ";", "else", "switch", "(", "__T", ")", "{", "case", "__SGX_EREPORT", ":", "case", "__SGX_EACCEPTCOPY", ":", "__enclu_bcd", "(", "__L", ",", "__D", "[", "<NUM_LIT>", "]", ",", "__D", "[", "<NUM_LIT>", "]", ",", "__D", "[", "<NUM_LIT>", "]", ",", "__R", ")", ";", "break", ";", "case", "__SGX_EGETKEY", ":", "case", "__SGX_ERESUME", ":", "case", "__SGX_EACCEPT", ":", "case", "__SGX_EMODPE", ":", "__enclu_bc", "(", "__L", ",", "__D", "[", "<NUM_LIT>", "]", ",", "__D", "[", "<NUM_LIT>", "]", ",", "__R", ")", ";", "break", ";", "case", "__SGX_EENTER", ":"], "ground_truth": ["__enclu_eenter", "(", "__L", ",", "__D", "[", "<NUM_LIT>", "]", ",", "__D", "[", "<NUM_LIT>", "]", ",", "__R", ")", ";"], "File": "sgxintrin", "Func": "_enclu_u32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11828, "Length": 166, "Cover_Rate": 0.6775510204081633, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "lowerRETURNADDR", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "verifyReturnAddressArgumentIsConstant", "(", "Op", ",", "DAG", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "(", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";"], "ground_truth": ["MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";"], "File": "MipsISelLowering62", "Func": "lowerRETURNADDR", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11829, "Length": 74, "Cover_Rate": 0.5211267605633803, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ImplicitOp", ".", "setImplicit", "(", ")", ";", "NewSrc", "=", "get<ISA_LIT>SubSuperRegister", "(", "Src", ".", "getReg", "(", ")", ",", "<NUM_LIT>", ")", ";", "isKill", "=", "Src", ".", "isKill", "(", ")", ";", "assert", "(", "!", "Src", ".", "isUndef", "(", ")", "&&", "<STR_LIT>", ")", ";", "}", "else", "{", "NewSrc", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "RC", ")", ";"], "ground_truth": ["MachineInstr", "*", "Copy", "=", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "TargetOpcode", "::", "COPY", ")", ")", ".", "addReg", "(", "NewSrc", ",", "RegState", "::", "Define", "|", "RegState", "::", "Undef", ",", "<STR_LIT>", ")", ".", "add", "(", "Src", ")", ";"], "File": "X86InstrInfo100", "Func": "classifyLEAReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11830, "Length": 104, "Cover_Rate": 0.3270440251572327, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "TargetTransformInfo", "::", "CacheLevel", "::", "L1D", ":", "return", "<NUM_LIT>", "*", "<NUM_LIT>", ";", "case", "TargetTransformInfo", "::", "CacheLevel", "::", "L2D", ":", "return", "<NUM_LIT>", "*", "<NUM_LIT>", ";", "}"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "X86TargetTransformInfo (2)", "Func": "getCacheSize", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11831, "Length": 30, "Cover_Rate": 0.5660377358490566, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_max_round_ss", "(", "__m128", "__W", ",", "__mmask8", "__U", ",", "__m128", "__A", ",", "__m128", "__B", ",", "const", "int", "__R", ")", "{", "return", "(", "__m128", ")", "__builtin_ia32_maxss_mask_round", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ",", "(", "__v4sf", ")", "__W", ",", "(", "__mmask8", ")", "__U", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm_mask_max_round_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11832, "Length": 62, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "isSEHInstruction", "(", "MI", ")", ")", "return", "true", ";", "auto", "Next", "=", "std", "::", "next", "(", "MI", ".", "getIterator", "(", ")", ")", ";", "return", "Next", "!=", "MBB", "->", "end", "(", ")", "&&", "Next", "->", "isCFIInstruction", "(", ")", ";"], "ground_truth": ["}"], "File": "AArch64InstrInfo51", "Func": "isSchedulingBoundary", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11833, "Length": 41, "Cover_Rate": 0.3178294573643411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "BitVector", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "assert", "(", "!", "<STR_LIT>", ")", ";", "return", "BitVector", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterInfo1", "Func": "getReservedRegs", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11834, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetELFStreamer", "::", "emit<ISA_LIT>AbiFlags", "(", ")", "{", "MCAssembler", "&", "MCA", "=", "getStreamer", "(", ")", ".", "getAssembler", "(", ")", ";"], "ground_truth": ["MCContext", "&", "Context", "=", "MCA", ".", "getContext", "(", ")", ";"], "File": "MipsTargetStreamer1", "Func": "emitMipsAbiFlags", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11835, "Length": 29, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>Cloner", "::", "reportError", "(", "string", "ErrorString", ",", "vector", "<", "string", ">", "&", "Values", ")", "{", "unsigned", "ValCount", "=", "Values", ".", "size", "(", ")", ";", "string", "TargetString", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "ValCount", ";", "++", "i", ")", "{", "TargetString", "=", "<STR_LIT>", ";", "TargetString", "+=", "(", "(", "char", ")", "i", "+", "'0'", ")", ";", "ErrorString", ".", "replace", "(", "ErrorString", ".", "find", "(", "TargetString", ")", ",", "TargetString", ".", "length", "(", ")", ",", "Values", "[", "i", "]", ")", ";"], "ground_truth": ["}"], "File": "PIC16Cloner", "Func": "reportError", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11836, "Length": 82, "Cover_Rate": 0.8367346938775511, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "got_entry", "=", "getTarget", "(", ")", ".", "getGOT", "(", ")", ".", "create", "(", ")", ";", "getTarget", "(", ")", ".", "getGOT", "(", ")", ".", "create", "(", ")", "->", "setValue", "(", "<NUM_LIT>", ")", ";", "helper_DynRel_init", "(", "NULL", ",", "*", "got_entry", ",", "<NUM_LIT>", ",", "llvm", "::", "ELF", "::", "R_386_TLS_DTPMOD32", ",", "*", "this", ")", ";"], "ground_truth": ["return", "*", "got_entry", ";"], "File": "X86Relocator", "Func": "getTLSModuleID", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11837, "Length": 54, "Cover_Rate": 0.675, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "VisitedIndex", "=", "<NUM_LIT>", ";", "while", "(", "VisitedIndex", "<", "PHIs", ".", "size", "(", ")", ")", "{", "MachineInstr", "*", "VisitedPHI", "=", "PHIs", "[", "VisitedIndex", "]", ";", "for", "(", "unsigned", "PHIOp", "=", "<NUM_LIT>", ",", "NumOps", "=", "VisitedPHI", "->", "getNumOperands", "(", ")", ";", "PHIOp", "!=", "NumOps", ";", "PHIOp", "+=", "<NUM_LIT>", ")", "{", "Register", "RegOp", "=", "VisitedPHI", "->", "getOperand", "(", "PHIOp", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["if", "(", "!", "Register", "::", "isVirtualRegister", "(", "RegOp", ")", ")", "return", "false", ";"], "File": "PPCMIPeephole12", "Func": "collectUnprimedAccPHIs", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11838, "Length": 76, "Cover_Rate": 0.329004329004329, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>Disassembler", "(", ")", "{"], "ground_truth": ["TargetRegistry", "::", "RegisterMCDisassembler", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>Disassembler", ")", ";"], "File": "SparcDisassembler (2)", "Func": "LLVMInitializeSparcDisassembler", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11839, "Length": 14, "Cover_Rate": 0.42424242424242425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "i", "=", "SwzCandidate", "[", "Depth", "]", ";", "for", "(", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "SwzCandidate", "[", "Depth", "]", "=", "(", "R600InstrInfo", "::", "BankSwizzle", ")", "i", ";", "if", "(", "recursiveFitsFPLimitation", "(", "IGSrcs", ",", "SwzCandidate", ",", "Depth", "+", "<NUM_LIT>", ")", ")", "return", "true", ";", "}", "SwzCandidate", "[", "Depth", "]", "=", "R600InstrInfo", "::", "ALU_VEC_012", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "R600InstrInfo3", "Func": "recursiveFitsFPLimitation", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11840, "Length": 61, "Cover_Rate": 0.4621212121212121, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "NULL", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "TOYISelLowering1", "Func": "getTargetNodeName", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11841, "Length": 22, "Cover_Rate": 0.39285714285714285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "EmitBytes", "(", "StringRef", "Data", ")", "{", "EmitDataMappingSymbol", "(", ")", ";", "MCELFStreamer", "::", "EmitBytes", "(", "Data", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer3", "Func": "EmitBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11842, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "DL", "(", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "InstrInfo", "(", "Subtarget", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ")", ",", "InstrItins", "(", "&", "Subtarget", ".", "getInstrItineraryData", "(", ")", ")", "{"], "ground_truth": ["setMCUseCFI", "(", "false", ")", ";"], "File": "HexagonTargetMachine6", "Func": "HexagonTargetMachine", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11843, "Length": 111, "Cover_Rate": 0.9568965517241379, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "selectSGPRVectorRegClassID", "(", "unsigned", "NumVectorElts", ")", "{", "switch", "(", "NumVectorElts", ")", "{", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "AMDGPUISelDAGToDAG105", "Func": "selectSGPRVectorRegClassID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11844, "Length": 49, "Cover_Rate": 0.6447368421052632, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>CA53ErratumStub", "::", "<ISA_LIT>CA53ErratumStub", "(", "const", "uint32_t", "*", "pData", ",", "size_t", "pSize", ",", "const", "char", "*", "pName", ",", "const_fixup_iterator", "pBegin", ",", "const_fixup_iterator", "pEnd", ")", ":", "m_pData", "(", "pData", ")", ",", "m_Name", "(", "pName", ")", ",", "m_Size", "(", "pSize", ")", "{", "for", "(", "const_fixup_iterator", "it", "=", "pBegin", ",", "ie", "=", "pEnd", ";", "it", "!=", "ie", ";", "++", "it", ")", "{", "addFixup", "(", "*", "*", "it", ")", ";"], "ground_truth": ["}"], "File": "AArch64CA53ErratumStub", "Func": "AArch64CA53ErratumStub", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11845, "Length": 66, "Cover_Rate": 0.9850746268656716, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "Control", ")", ";", "for", "(", "int", "I", "=", "<NUM_LIT>", ";", "I", "<", "<NUM_LIT>", ";", "I", "++", ")", "{", "if", "(", "(", "Control", "&", "GPRControlBit", "[", "I", "]", ")", "==", "<NUM_LIT>", ")", "{", "unsigned", "Reg", "=", "<STR_LIT>", "[", "I", "]", ";", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "Reg", ",", "true", ",", "true", ")", ")", ";", "}", "}", "if", "(", "!", "NoFloat", "&&", "(", "Control", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "{", "for", "(", "int", "I", "=", "<NUM_LIT>", ";", "I", "<", "<NUM_LIT>", ";", "I", "++", ")", "{", "unsigned", "Reg", "=", "<STR_LIT>", "[", "I", "]", ";", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "Reg", ",", "true", ",", "true", ")", ")", ";", "}", "}"], "ground_truth": ["return", "MBB", ";"], "File": "SystemZISelLowering35", "Func": "emitTransactionBegin", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11846, "Length": 125, "Cover_Rate": 0.4528985507246377, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "ObjectVT", ".", "getSimpleVT", "(", ")", ")", "{", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "firstGPR", "<", "<NUM_LIT>", ")", "NeededGPRs", "=", "<NUM_LIT>", ";", "else", "NeededStackSize", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "firstGPR", "<", "<NUM_LIT>", ")", "NeededGPRs", "=", "<NUM_LIT>", ";", "else", "if", "(", "firstGPR", "==", "<NUM_LIT>", ")", "{", "NeededGPRs", "=", "<NUM_LIT>", ";"], "ground_truth": ["NeededStackSize", "=", "<NUM_LIT>", ";"], "File": "ARMISelLowering124", "Func": "HowToPassArgument", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11847, "Length": 73, "Cover_Rate": 0.4147727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "Expr", "=", "NULL", ";", "if", "(", "DispOp", ".", "isImm", "(", ")", ")", "{", "if", "(", "FixupKind", "!=", "FK_PCRel_1", "&&", "FixupKind", "!=", "FK_PCRel_2", "&&", "FixupKind", "!=", "FK_PCRel_4", ")", "{", "EmitConstant", "(", "DispOp", ".", "getImm", "(", ")", "+", "ImmOffset", ",", "Size", ",", "CurByte", ",", "OS", ")", ";", "return", ";", "}", "Expr", "=", "MCConstantExpr", "::", "Create", "(", "DispOp", ".", "getImm", "(", ")", ",", "Ctx", ")", ";", "}", "else", "{", "Expr", "=", "DispOp", ".", "getExpr", "(", ")", ";", "}", "if", "(", "(", "FixupKind", "==", "FK_Data_4", "||", "FixupKind", "==", "MCFixupKind", "(", "<STR_LIT>", ")", ")", "&&", "StartsWithGlobalOffsetTable", "(", "Expr", ")", ")", "{", "assert", "(", "ImmOffset", "==", "<NUM_LIT>", ")", ";", "FixupKind", "=", "MCFixupKind", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["ImmOffset", "=", "CurByte", ";"], "File": "X86MCCodeEmitter64", "Func": "EmitImmediate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11848, "Length": 117, "Cover_Rate": 0.45348837209302323, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "AndN2", "=", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "Andn2TermOpc", ")", ",", "Exec", ")", ".", "addReg", "(", "Exec", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MachineInstr", "*", "Branch", "=", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "LIS", ")", "{", "LIS", "->", "ReplaceMachineInstrInMaps", "(", "MI", ",", "*", "AndN2", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "Branch", ")", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow13", "Func": "emitLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11849, "Length": 93, "Cover_Rate": 0.6940298507462687, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "*", "Expr", ")", "const", "{", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "ground_truth": ["else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "Expr", ")", ")", ";"], "File": "X86Operand (2)", "Func": "addExpr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11850, "Length": 58, "Cover_Rate": 0.9830508474576272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "!", "Q", ".", "empty", "(", ")", ")", "{", "if", "(", "Count", "++", ">=", "Limit", ")", "break", ";", "Instruction", "*", "U", "=", "dyn_cast", "<", "Instruction", ">", "(", "Q", ".", "pop_front_val", "(", ")", ")", ";", "if", "(", "!", "U", "||", "U", "->", "getParent", "(", ")", "||", "!", "C", ".", "Used", ".", "count", "(", "U", ")", ")", "continue", ";", "bool", "Changed", "=", "false", ";", "for", "(", "Rule", "&", "R", ":", "Rules", ")", "{", "Value", "*", "W", "=", "R", "(", "U", ",", "C", ".", "Ctx", ")", ";", "if", "(", "!", "W", ")", "continue", ";", "Changed", "=", "true", ";", "C", ".", "record", "(", "W", ")", ";", "C", ".", "replace", "(", "U", ",", "W", ")", ";", "Q", ".", "push_back", "(", "C", ".", "Root", ")", ";", "break", ";", "}", "if", "(", "!", "Changed", ")", "{"], "ground_truth": ["for", "(", "Value", "*", "Op", ":", "U", "->", "operands", "(", ")", ")", "Q", ".", "push_back", "(", "Op", ")", ";"], "File": "HexagonLoopIdiomRecognition3", "Func": "simplify", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11851, "Length": 149, "Cover_Rate": 0.7563451776649747, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>Subtarget", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "MipsSubtarget (2)1", "Func": "anchor", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11852, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ia64", "Func": "ia64_issue_rate", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11853, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint8_t", "llvmRegnums", "[", "]", "=", "{", "ALL_REGS", "<NUM_LIT>", "}", ";", "uint8_t", "llvmRegnum", "=", "llvmRegnums", "[", "reg", "]", ";"], "ground_truth": ["mcInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "llvmRegnum", ")", ")", ";"], "File": "X86Disassembler (2)1", "Func": "translateRegister", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11854, "Length": 30, "Cover_Rate": 0.6976744186046512, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MBBs", ".", "clear", "(", ")", ";", "MBBs", ".", "resize", "(", "NumBlocks", ")", ";", "Terminators", ".", "clear", "(", ")", ";", "Terminators", ".", "reserve", "(", "NumBlocks", ")", ";", "BlockPosition", "Position", "(", "Log2", "(", "MF", "->", "getAlignment", "(", ")", ")", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "NumBlocks", ";", "++", "I", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "MF", "->", "getBlockNumbered", "(", "I", ")", ";", "MBBInfo", "&", "Block", "=", "MBBs", "[", "I", "]", ";", "Block", ".", "Alignment", "=", "MBB", "->", "getAlignment", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MI", "=", "MBB", "->", "begin", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "End", "=", "MBB", "->", "end", "(", ")", ";", "while", "(", "MI", "!=", "End", "&&", "!", "MI", "->", "isTerminator", "(", ")", ")", "{", "Block", ".", "Size", "+=", "getInstSizeInBytes", "(", "*", "MI", ",", "TII", ")", ";", "++", "MI", ";"], "ground_truth": ["}"], "File": "SystemZLongBranch", "Func": "initMBBInfo", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11855, "Length": 136, "Cover_Rate": 0.5811965811965812, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "N", ")", ";", "EVT", "VT8Bit", "=", "VT", ".", "is64BitVector", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "N0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT8Bit", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "N1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT8Bit", ",", "N0", ")", ";"], "ground_truth": ["SDValue", "N2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT8Bit", ",", "N1", ")", ";"], "File": "ARMISelLowering (2)", "Func": "getCTPOP16BitCounts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11856, "Length": 72, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "if", "(", "IsVarArg", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "MF", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "analyzeInputArgs", "(", "MF", ",", "CCInfo", ",", "Ins", ",", "false", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "getLocVT", "(", ")", "==", "Subtarget", ".", "getXLenVT", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "ArgValue", ";", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "ArgValue", "=", "unpackFromRegLoc", "(", "DAG", ",", "Chain", ",", "VA", ",", "DL", ")", ";", "else", "ArgValue", "=", "unpackFromMemLoc", "(", "DAG", ",", "Chain", ",", "VA", ",", "DL", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "Indirect", ")", "{"], "ground_truth": ["InVals", ".", "push_back", "(", "DAG", ".", "getLoad", "(", "VA", ".", "getValVT", "(", ")", ",", "DL", ",", "Chain", ",", "ArgValue", ",", "MachinePointerInfo", "(", ")", ")", ")", ";"], "File": "RISCVISelLowering55", "Func": "LowerFormalArguments", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11857, "Length": 185, "Cover_Rate": 0.4613466334164589, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "Rd", "==", "Rm", "||", "Rm", "==", "Rn", "||", "Rd", "==", "Rn", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "DecodeGPR64commonRegisterClass", "(", "Inst", ",", "Rd", ",", "Addr", ",", "Decoder", ")", "||", "!", "DecodeGPR64RegisterClass", "(", "Inst", ",", "Rn", ",", "Addr", ",", "Decoder", ")", "||", "!", "DecodeGPR64commonRegisterClass", "(", "Inst", ",", "Rd", ",", "Addr", ",", "Decoder", ")", "||", "!", "DecodeGPR64RegisterClass", "(", "Inst", ",", "Rn", ",", "Addr", ",", "Decoder", ")", "||", "!", "DecodeGPR64RegisterClass", "(", "Inst", ",", "Rm", ",", "Addr", ",", "Decoder", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "AArch64Disassembler17", "Func": "DecodeSETMemOpInstruction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11858, "Length": 104, "Cover_Rate": 0.7027027027027027, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "m68k_save_reg", "(", "unsigned", "int", "regno", ",", "bool", "interrupt_handler", ")", "{", "if", "(", "flag_pic", "&&", "regno", "==", "PIC_REG", ")", "{", "if", "(", "crtl", "->", "saves_all_registers", ")", "return", "true", ";", "if", "(", "crtl", "->", "uses_pic_offset_table", ")", "return", "true", ";", "if", "(", "crtl", "->", "uses_const_pool", ")", "return", "true", ";", "}", "if", "(", "crtl", "->", "calls_eh_return", ")", "{", "unsigned", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", ";", "i", "++", ")", "{"], "ground_truth": ["unsigned", "int", "test", "=", "EH_RETURN_DATA_REGNO", "(", "i", ")", ";"], "File": "m68k4", "Func": "m68k_save_reg", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11859, "Length": 80, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "S", "=", "getLoc", "(", ")", ";", "SMLoc", "E", "=", "SMLoc", "::", "getFromPointer", "(", "S", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "const", "MCExpr", "*", "Res", ";", "if", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", "!=", "AsmToken", "::", "Identifier", ")", "return", "MatchOperand_NoMatch", ";", "StringRef", "Identifier", ";", "AsmToken", "Tok", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseIdentifier", "(", "Identifier", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "Identifier", ".", "consume_back", "(", "<STR_LIT>", ")", ")", "{", "Error", "(", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "MCSymbol", "*", "Sym", "=", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "Identifier", ")", ";", "if", "(", "Sym", "->", "isVariable", "(", ")", ")", "{", "const", "MCExpr", "*", "V", "=", "Sym", "->", "getVariableValue", "(", "false", ")", ";", "if", "(", "!", "isa", "<", "MCSymbolRefExpr", ">", "(", "V", ")", ")", "{", "getLexer", "(", ")", ".", "UnLex", "(", "Tok", ")", ";", "return", "MatchOperand_NoMatch", ";", "}", "Res", "=", "V", ";", "}", "else", "Res", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "getContext", "(", ")", ")", ";", "MCBinaryExpr", "::", "Opcode", "Opcode", ";", "switch", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", ")", "{", "default", ":", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "createImm", "(", "Res", ",", "S", ",", "E", ",", "isRV64", "(", ")", ")", ")", ";", "return", "MatchOperand_Success", ";", "case", "AsmToken", "::", "Plus", ":", "Opcode", "=", "MCBinaryExpr", "::", "Add", ";", "break", ";", "case", "AsmToken", "::", "Minus", ":", "Opcode", "=", "MCBinaryExpr", "::", "Sub", ";", "break", ";", "}", "const", "MCExpr", "*", "Expr", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Expr", ")", ")", "return", "MatchOperand_ParseFail", ";", "Res", "=", "MCBinaryExpr", "::", "create", "(", "Opcode", ",", "Res", ",", "Expr", ",", "getContext", "(", ")", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "createImm", "(", "Res", ",", "S", ",", "E", ",", "isRV64", "(", ")", ")", ")", ";", "return", "MatchOperand_Success", ";"], "ground_truth": ["}"], "File": "RISCVAsmParser1", "Func": "parseBareSymbol", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11860, "Length": 306, "Cover_Rate": 0.9683544303797469, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>65816DAGToDAGISel", "::", "SelectAbs", "(", "SDValue", "N", ",", "SDValue", "&", "R1", ")", "{", "<ISA_LIT>_LOG", "(", "<STR_LIT>", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "WDC65816ISelDAGToDAG", "Func": "SelectAbs", "Target": "WDC65816", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11861, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCStreamer", "*", "S", "=", "llvm", "::", "createAsmStreamer", "(", "Ctx", ",", "OS", ",", "isVerboseAsm", ",", "useCFI", ",", "useDwarfDirectory", ",", "InstPrint", ",", "CE", ",", "TAB", ",", "ShowInst", ")", ";"], "ground_truth": ["new", "<ISA_LIT>TargetAsmStreamer", "(", "*", "S", ",", "OS", ")", ";"], "File": "MipsMCTargetDesc1", "Func": "createMCAsmStreamer", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11862, "Length": 36, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "MBB", "->", "succ_size", "(", ")", ")", "MBB", "->", "removeSuccessor", "(", "*", "MBB", "->", "succ_begin", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "TGSICFGStructurizer", "Func": "removeSuccessor", "Target": "TGSI", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11863, "Length": 21, "Cover_Rate": 0.6774193548387096, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "SelectMoveImmediate", "(", "N", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "SelectConditionalBranch", "(", "N", ")", ";", "return", ";", "}", "SelectCode", "(", "N", ")", ";"], "ground_truth": ["}"], "File": "LEGISelDAGToDAG", "Func": "Select", "Target": "LEG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11864, "Length": 36, "Cover_Rate": 0.72, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "unsigned", "Offset", "=", "-", "<NUM_LIT>", ";", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "FrameAddr", ",", "DAG", ".", "getIntPtrConstant", "(", "Offset", ",", "DL", ")", ")", ";", "return", "DAG", ".", "getLoad", "(", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Ptr", ",", "MachinePointerInfo", "(", ")", ")", ";", "}", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "TRI", "->", "getRARegister", "(", ")", ",", "getRegClassFor", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "DL", ",", "Reg", ",", "VT", ")", ";"], "File": "LanaiISelLowering", "Func": "LowerRETURNADDR", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11865, "Length": 92, "Cover_Rate": 0.48936170212765956, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "loongarch_small_data_pattern_p", "(", "rtx", "op", ")", "{", "return", "loongarch_small_data_pattern_1", "(", "op", ")", ";"], "ground_truth": ["}"], "File": "loongarch", "Func": "loongarch_small_data_pattern_p", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11866, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ConstantPoolSymbol", "::", "<ISA_LIT>ConstantPoolSymbol", "(", "Type", "*", "Ty", ",", "const", "char", "*", "S", ",", "unsigned", "PCAdjust", ",", "<STR_LIT>", "Modifier", ",", "bool", "AddCurrentAddress", ")", ":", "<ISA_LIT>ConstantPoolValue", "(", "Ty", ",", "<STR_LIT>", ",", "PCAdjust", ",", "Modifier", ",", "AddCurrentAddress", ")", ",", "S", "(", "strdup", "(", "S", ")", ")", "{"], "ground_truth": ["}"], "File": "CSKYConstantPoolValue", "Func": "CSKYConstantPoolSymbol", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11867, "Length": 45, "Cover_Rate": 0.9183673469387755, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "(", "ReflectList", "[", "i", "]", ")", ".", "split", "(", "NameValList", ",", "','", ")", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ",", "ej", "=", "NameValList", ".", "size", "(", ")", ";", "j", "!=", "ej", ";", "++", "j", ")", "{", "SmallVector", "<", "StringRef", ",", "<NUM_LIT>", ">", "NameValPair", ";", "NameValList", "[", "j", "]", ".", "split", "(", "NameValPair", ",", "'='", ")", ";", "assert", "(", "NameValPair", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "std", "::", "stringstream", "ValStream", "(", "NameValPair", "[", "<NUM_LIT>", "]", ")", ";", "int", "Val", ";", "ValStream", ">>", "Val", ";", "assert", "(", "(", "!", "(", "ValStream", ".", "fail", "(", ")", ")", ")", "&&", "<STR_LIT>", ")", ";", "VarMap", "[", "NameValPair", "[", "<NUM_LIT>", "]", "]", "=", "Val", ";"], "ground_truth": ["}"], "File": "NVVMReflect2", "Func": "setVarMap", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11868, "Length": 116, "Cover_Rate": 0.6744186046511628, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "NextIsNonZero", "=", "(", "NonZeros", "&", "(", "<NUM_LIT>", "<<", "(", "i", "+", "<NUM_LIT>", ")", ")", ")", "!=", "<NUM_LIT>", ";", "if", "(", "!", "ThisIsNonZero", "&&", "!", "NextIsNonZero", ")", "continue", ";", "SDValue", "Elt", ";", "if", "(", "ThisIsNonZero", ")", "{", "if", "(", "NumZero", "||", "NextIsNonZero", ")", "Elt", "=", "DAG", ".", "getZExtOrTrunc", "(", "Op", ".", "getOperand", "(", "i", ")", ",", "dl", ",", "<STR_LIT>", ")", ";", "else", "Elt", "=", "DAG", ".", "getAnyExtOrTrunc", "(", "Op", ".", "getOperand", "(", "i", ")", ",", "dl", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "NextIsNonZero", ")", "{", "SDValue", "NextElt", "=", "Op", ".", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ";", "if", "(", "i", "==", "<NUM_LIT>", "&&", "NumZero", ")", "NextElt", "=", "DAG", ".", "getZExtOrTrunc", "(", "NextElt", ",", "dl", ",", "<STR_LIT>", ")", ";", "else", "NextElt", "=", "DAG", ".", "getAnyExtOrTrunc", "(", "NextElt", ",", "dl", ",", "<STR_LIT>", ")", ";", "NextElt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "NextElt", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "if", "(", "ThisIsNonZero", ")", "Elt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "NextElt", ",", "Elt", ")", ";", "else", "Elt", "=", "NextElt", ";", "}"], "ground_truth": ["if", "(", "!", "V", ")", "{"], "File": "X86ISelLowering126", "Func": "LowerBuildVectorv16i8", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11869, "Length": 192, "Cover_Rate": 0.43243243243243246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CountValueType", "getType", "(", ")", "const", "{", "return", "Kind", ";"], "ground_truth": ["}"], "File": "HexagonHardwareLoops16", "Func": "getType", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11870, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "fit", "=", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "<=", "MAX_LD_OFFSET", "(", "mode", ")", ";", "if", "(", "fit", ")", "{", "if", "(", "reg_equiv_address", "(", "REGNO", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "!=", "<NUM_LIT>", ")", "{", "int", "regno", "=", "REGNO", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "rtx", "mem", "=", "mk_memloc", "(", "x", ",", "regno", ")", ";", "push_reload", "(", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ",", "NULL_RTX", ",", "&", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ",", "NULL", ",", "POINTER_REGS", ",", "Pmode", ",", "VOIDmode", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "enum", "reload_type", ")", "addr_type", ")", ";", "if", "(", "avr_log", ".", "legitimize_reload_address", ")", "avr_edump", "(", "<STR_LIT>", ",", "POINTER_REGS", ",", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ",", "NULL_RTX", ")", ";", "push_reload", "(", "mem", ",", "NULL_RTX", ",", "&", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "NULL", ",", "BASE_POINTER_REGS", ",", "GET_MODE", "(", "x", ")", ",", "VOIDmode", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "opnum", ",", "(", "enum", "reload_type", ")", "type", ")", ";", "if", "(", "avr_log", ".", "legitimize_reload_address", ")", "avr_edump", "(", "<STR_LIT>", ",", "BASE_POINTER_REGS", ",", "mem", ",", "NULL_RTX", ")", ";", "return", "x", ";", "}", "}", "else", "if", "(", "!", "(", "frame_pointer_needed", "&&", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", "==", "frame_pointer_rtx", ")", ")", "{", "push_reload", "(", "x", ",", "NULL_RTX", ",", "px", ",", "NULL", ",", "POINTER_REGS", ",", "GET_MODE", "(", "x", ")", ",", "VOIDmode", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "opnum", ",", "(", "enum", "reload_type", ")", "type", ")", ";"], "ground_truth": ["if", "(", "avr_log", ".", "legitimize_reload_address", ")", "avr_edump", "(", "<STR_LIT>", ",", "POINTER_REGS", ",", "x", ",", "NULL_RTX", ")", ";"], "File": "avr", "Func": "avr_legitimize_reload_address", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11871, "Length": 253, "Cover_Rate": 0.5270833333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CONST_INT", ":", "case", "CONST_WIDE_INT", ":", "if", "(", "reg_class_subset_p", "(", "GENERAL_REGS", ",", "rclass", ")", "&&", "legitimate_reload_constant_p", "(", "op", ")", ")", "return", "GENERAL_REGS", ";", "else", "if", "(", "reg_class_subset_p", "(", "ADDR_REGS", ",", "rclass", ")", "&&", "legitimate_reload_constant_p", "(", "op", ")", ")", "return", "ADDR_REGS", ";", "else", "if", "(", "reg_class_subset_p", "(", "FP_REGS", ",", "rclass", ")", "&&", "legitimate_reload_fp_constant_p", "(", "op", ")", ")", "return", "FP_REGS", ";", "else", "if", "(", "reg_class_subset_p", "(", "VEC_REGS", ",", "rclass", ")", "&&", "legitimate_reload_vector_constant_p", "(", "op", ")", ")", "return", "VEC_REGS", ";", "return", "NO_REGS", ";"], "ground_truth": ["case", "CONST", ":"], "File": "s3905", "Func": "s390_preferred_reload_class", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11872, "Length": 83, "Cover_Rate": 0.3721973094170404, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>MCCodeEmitter", "(", "MCII", ",", "Ctx", ")", ";"], "ground_truth": ["}"], "File": "X86MCCodeEmitter3", "Func": "createX86MCCodeEmitter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11873, "Length": 10, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isSoloInstruction", "(", "MachineInstr", "*", "MI", ")", "override", "{", "if", "(", "TII", "->", "isVector", "(", "*", "MI", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "!", "TII", "->", "isALUInstr", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "return", "true", ";"], "File": "R600Packetizer18", "Func": "isSoloInstruction", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11874, "Length": 39, "Cover_Rate": 0.527027027027027, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Modifier", "||", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", ")", "O", "<<", "'#'", ";", "O", "<<", "MO", ".", "getImm", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "O", "<<", "*", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "bool", "isMemOp", "=", "Modifier", "&&", "!", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", ";", "uint64_t", "Offset", "=", "MO", ".", "getOffset", "(", ")", ";", "if", "(", "!", "Modifier", "||", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", ")", "O", "<<", "(", "isMemOp", "?", "'&'", ":", "'#'", ")", ";", "if", "(", "Offset", ")", "O", "<<", "'('", "<<", "Offset", "<<", "'+'", ";", "O", "<<", "*", "Mang", "->", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ";", "if", "(", "Offset", ")", "O", "<<", "')'", ";", "return", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{"], "ground_truth": ["bool", "isMemOp", "=", "Modifier", "&&", "!", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", ";"], "File": "mprocAsmPrinter", "Func": "printOperand", "Target": "mproc", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11875, "Length": 152, "Cover_Rate": 0.5914396887159533, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>StoreWidening", "::", "instrAliased", "(", "InstrGroup", "&", "Stores", ",", "const", "MachineInstr", "*", "MI", ")", "{"], "ground_truth": ["for", "(", "auto", "&", "I", ":", "MI", "->", "memoperands", "(", ")", ")", "if", "(", "instrAliased", "(", "Stores", ",", "*", "I", ")", ")", "return", "true", ";"], "File": "HexagonStoreWidening", "Func": "instrAliased", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11876, "Length": 40, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addr_space_t", "to_as", "=", "TYPE_ADDR_SPACE", "(", "TREE_TYPE", "(", "to_type", ")", ")", ";", "rtx", "result", ";", "gcc_assert", "(", "from_as", "==", "ADDR_SPACE_GENERIC", "||", "from_as", "==", "ADDR_SPACE_FAR", ")", ";", "gcc_assert", "(", "to_as", "==", "ADDR_SPACE_GENERIC", "||", "to_as", "==", "ADDR_SPACE_FAR", ")", ";", "if", "(", "to_as", "==", "ADDR_SPACE_GENERIC", "&&", "from_as", "==", "ADDR_SPACE_FAR", ")", "{"], "ground_truth": ["result", "=", "gen_reg_rtx", "(", "HImode", ")", ";"], "File": "m32c", "Func": "m32c_addr_space_convert", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11877, "Length": 54, "Cover_Rate": 0.391304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "StartLoc", ";"], "ground_truth": ["}"], "File": "MipsAsmParser102", "Func": "getStartLoc", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11878, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "continue", ";", "}", "if", "(", "MFI", ".", "isVRegStackified", "(", "OldReg", ")", ")", "{", "InsertPt", "=", "findStartOfTree", "(", "MO", ",", "MRI", ",", "MFI", ")", ";", "continue", ";", "}", "if", "(", "MI", ".", "isInlineAsm", "(", ")", ")", "{", "unsigned", "LocalId", "=", "getLocalId", "(", "Reg2Local", ",", "CurLocal", ",", "OldReg", ")", ";", "MI", ".", "untieRegOperand", "(", "MI", ".", "getOperandNo", "(", "&", "MO", ")", ")", ";", "MO", ".", "ChangeToImmediate", "(", "LocalId", ")", ";", "continue", ";", "}", "unsigned", "LocalId", "=", "getLocalId", "(", "Reg2Local", ",", "CurLocal", ",", "OldReg", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", ".", "getRegClass", "(", "OldReg", ")", ";", "unsigned", "NewReg", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "Opc", "=", "getLocalGetOpcode", "(", "RC", ")", ";", "InsertPt", "=", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ",", "NewReg", ")", ".", "addImm", "(", "LocalId", ")", ";", "MO", ".", "setReg", "(", "NewReg", ")", ";", "MFI", ".", "stackifyVReg", "(", "NewReg", ")", ";", "Changed", "=", "true", ";", "}", "if", "(", "<STR_LIT>", "(", "MI", ")", ")", "{", "MRI", ".", "replaceRegWith", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "Changed", "=", "true", ";", "}", "}", "}", "MFI", ".", "setNumLocals", "(", "CurLocal", "-", "MFI", ".", "getParams", "(", ")", ".", "size", "(", ")", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "MRI", ".", "getNumVirtRegs", "(", ")", ";", "I", "<", "E", ";", "++", "I", ")", "{", "unsigned", "Reg", "=", "TargetRegisterInfo", "::", "index2VirtReg", "(", "I", ")", ";", "auto", "RL", "=", "Reg2Local", ".", "find", "(", "Reg", ")", ";", "if", "(", "RL", "==", "Reg2Local", ".", "end", "(", ")", "||", "RL", "->", "second", "<", "MFI", ".", "getParams", "(", ")", ".", "size", "(", ")", ")", "continue", ";", "MFI", ".", "setLocal", "(", "RL", "->", "second", "-", "MFI", ".", "getParams", "(", ")", ".", "size", "(", ")", ",", "typeForRegClass", "(", "MRI", ".", "getRegClass", "(", "Reg", ")", ")", ")", ";", "Changed", "=", "true", ";", "}", "for", "(", "const", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "const", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "isDebugInstr", "(", ")", "||", "MI", ".", "isLabel", "(", ")", ")", "continue", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "explicit_operands", "(", ")", ")", "{", "assert", "(", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MRI", ".", "use_empty", "(", "MO", ".", "getReg", "(", ")", ")", "||", "MFI", ".", "isVRegStackified", "(", "MO", ".", "getReg", "(", ")", ")", ")", "&&", "<STR_LIT>", ")", ";", "}", "}", "}"], "ground_truth": ["return", "Changed", ";"], "File": "WebAssemblyExplicitLocals27", "Func": "runOnMachineFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11879, "Length": 421, "Cover_Rate": 0.303971119133574, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DiagnosticLineInfo", "*", "create<ISA_LIT>DiagLineInfo", "(", "const", "mcld", "::", "Target", "&", "pTarget", ",", "const", "std", "::", "string", "&", "pTriple", ")", "{", "return", "new", "DWARFLineInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "AArch64Diagnostic", "Func": "createAArch64DiagLineInfo", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11880, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "CreateLiveInRegister", "(", "SelectionDAG", "&", "DAG", ",", "const", "TargetRegisterClass", "*", "RC", ",", "Register", "Reg", ",", "EVT", "VT", ",", "const", "SDLoc", "&", "SL", ",", "bool", "RawReg", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";"], "ground_truth": ["MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "CreateLiveInRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11881, "Length": 50, "Cover_Rate": 0.390625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "decodeFLPMX", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "decodeFRd", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "MCS51Disassembler", "Func": "decodeFLPMX", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11882, "Length": 59, "Cover_Rate": 0.9516129032258065, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "else", "if", "(", "isRegisterStore", "(", "*", "MI", ")", ")", "{", "int", "ValOpIdx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "MI", "->", "getOpcode", "(", ")", ",", "AMDGPU", "::", "OpName", "::", "val", ")", ";", "AMDGPU", "::", "getNamedOperandIdx", "(", "MI", "->", "getOpcode", "(", ")", ",", "AMDGPU", "::", "OpName", "::", "dst", ")", ";", "unsigned", "RegIndex", "=", "MI", "->", "getOperand", "(", "RegOpIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "Channel", "=", "MI", "->", "getOperand", "(", "ChanOpIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "Address", "=", "calculateIndirectAddress", "(", "RegIndex", ",", "Channel", ")", ";", "unsigned", "OffsetReg", "=", "MI", "->", "getOperand", "(", "OffsetOpIdx", ")", ".", "getReg", "(", ")", ";", "if", "(", "OffsetReg", "==", "AMDGPU", "::", "INDIRECT_BASE_ADDR", ")", "{", "buildMovInstr", "(", "MBB", ",", "MI", ",", "getIndirectAddrRegClass", "(", ")", "->", "getRegister", "(", "Address", ")", ",", "MI", "->", "getOperand", "(", "ValOpIdx", ")", ".", "getReg", "(", ")", ")", ";", "}", "else", "{", "buildIndirectWrite", "(", "MBB", ",", "MI", ",", "MI", "->", "getOperand", "(", "ValOpIdx", ")", ".", "getReg", "(", ")", ",", "calculateIndirectAddress", "(", "RegIndex", ",", "Channel", ")", ",", "OffsetReg", ")", ";", "}", "}", "else", "{", "return", "false", ";", "}", "MBB", "->", "erase", "(", "MI", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUInstrInfo23", "Func": "expandPostRAPseudo", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11883, "Length": 186, "Cover_Rate": 0.46851385390428213, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<STR_LIT>", ".", "contains", "(", "DstReg", ",", "SrcReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "return", ";", "}", "unsigned", "Opc", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "DstReg", ",", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DstReg", ",", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DstReg", ",", "SrcReg", ")", "||", "<STR_LIT>", ".", "contains", "(", "DstReg", ",", "SrcReg", ")", "||", "<STR_LIT>", ".", "contains", "(", "DstReg", ",", "SrcReg", ")", "||", "<STR_LIT>", ".", "contains", "(", "DstReg", ",", "SrcReg", ")", "||", "(", "<STR_LIT>", ".", "contains", "(", "DstReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", ")", "{", "Opc", "=", "<STR_LIT>", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "get", "(", "Opc", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "return", ";", "}"], "ground_truth": ["else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "RISCVInstrInfo31", "Func": "copyPhysReg", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11884, "Length": 175, "Cover_Rate": 0.6481481481481481, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "return", "static_cast", "<", "unsigned", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "}", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "LC2200MCCodeEmitter", "Func": "getMachineOpValue", "Target": "LC2200", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11885, "Length": 27, "Cover_Rate": 0.35526315789473684, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_sqrt_ph", "(", "__m256h", "__A", ",", "__mmask16", "__B", ",", "__m256h", "__C", ")", "{"], "ground_truth": ["return", "__builtin_ia32_sqrtph256_mask", "(", "__C", ",", "__A", ",", "__B", ")", ";"], "File": "avx512fp16vlintrin", "Func": "_mm256_mask_sqrt_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11886, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "new", "<ISA_LIT>ExecutionDepsFix", "(", ")", ")", ";"], "ground_truth": ["if", "(", "UseVZeroUpper", ")", "addPass", "(", "create<ISA_LIT>IssueVZeroUpperPass", "(", ")", ")", ";"], "File": "X86TargetMachine108", "Func": "addPreEmitPass", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11887, "Length": 29, "Cover_Rate": 0.37662337662337664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "assert", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isGlobal", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "uint32_t", "*", "RegMask", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", "->", "getCallPreservedMask", "(", "CallingConv", "::", "C", ")", ";", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addGlobalAddress", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getGlobal", "(", ")", ",", "<NUM_LIT>", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getTargetFlags", "(", ")", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "addDirectMem", "(", "MIB", ",", "<STR_LIT>", ")", ";", "MIB", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "ImplicitDefine", ")", ".", "addRegMask", "(", "RegMask", ")", ";", "}", "else", "if", "(", "F", "->", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "PIC_", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addGlobalAddress", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getGlobal", "(", ")", ",", "<NUM_LIT>", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getTargetFlags", "(", ")", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "addDirectMem", "(", "MIB", ",", "<STR_LIT>", ")", ";", "MIB", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "ImplicitDefine", ")", ".", "addRegMask", "(", "RegMask", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "TII", "->", "getGlobalBaseReg", "(", "F", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addGlobalAddress", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getGlobal", "(", ")", ",", "<NUM_LIT>", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getTargetFlags", "(", ")", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "addDirectMem", "(", "MIB", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["MIB", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "ImplicitDefine", ")", ".", "addRegMask", "(", "RegMask", ")", ";"], "File": "X86ISelLowering (2)4", "Func": "EmitLoweredTLSCall", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11888, "Length": 423, "Cover_Rate": 0.8409542743538767, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "if", "(", "N", "->", "getNumOperands", "(", ")", "!=", "<NUM_LIT>", "&&", "N", "->", "getNumOperands", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "N", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SDValue", "Arg", "=", "N", "->", "getOperand", "(", "i", ")", ";"], "ground_truth": ["if", "(", "Arg", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "continue", ";"], "File": "X86ISelLowering160", "Func": "isPSHUFDMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11889, "Length": 77, "Cover_Rate": 0.6015625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "FirstOpcode", "=", "FirstMI", "?", "FirstMI", "->", "getOpcode", "(", ")", ":", "static_cast", "<", "unsigned", ">", "(", "<STR_LIT>", ")", ";", "unsigned", "SecondOpcode", "=", "SecondMI", ".", "getOpcode", "(", ")", ";"], "ground_truth": ["if", "(", "ST", ".", "hasFuseAES", "(", ")", ")", "switch", "(", "SecondOpcode", ")", "{"], "File": "ARMMacroFusion1", "Func": "shouldScheduleAdjacent", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11890, "Length": 41, "Cover_Rate": 0.33064516129032256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Ops", ".", "push_back", "(", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["Ops", ".", "push_back", "(", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";"], "File": "ARMISelDAGToDAG118", "Func": "AddEmptyMVEPredicateToOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11891, "Length": 28, "Cover_Rate": 0.30434782608695654, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ELF<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ",", "const", "StringRef", "TT", ",", "Triple", "::", "OSType", "_OSType", ")", ":", "<ISA_LIT>AsmBackend", "(", "T", ",", "TT", ")", ",", "OSType", "(", "_OSType", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackend69", "Func": "ELFARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11892, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isVectorReg", "(", ")", "const", "{", "return", "Kind", "==", "k_Register", "&&", "Reg", ".", "isVector", ";"], "ground_truth": ["}"], "File": "ARM64AsmParser", "Func": "isVectorReg", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11893, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "<ISA_LIT>SelectionDAGInfo", "*", "getSelectionDAGInfo", "(", ")", "const", "{"], "ground_truth": ["return", "&", "TSInfo", ";"], "File": "KudeyarTargetMachine", "Func": "getSelectionDAGInfo", "Target": "Kudeyar", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11894, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "hasSMRDSignedImmOffset", "(", "const", "MCSubtargetInfo", "&", "ST", ")", "{"], "ground_truth": ["return", "isGFX9Plus", "(", "ST", ")", ";"], "File": "AMDGPUBaseInfo1", "Func": "hasSMRDSignedImmOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11895, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "X86IREmitter", "Func": "visitSMIN", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11896, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Load", "=", "DAG", ".", "getLoad", "(", "ValTy", ",", "dl", ",", "Chain", ",", "Base", ",", "MemOp", ")", ";", "SDValue", "Thru", "=", "cast", "<", "MaskedLoadSDNode", ">", "(", "MaskN", ")", "->", "getPassThru", "(", ")", ";", "if", "(", "isUndef", "(", "Thru", ")", ")", "return", "Load", ";", "SDValue", "VSel", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ValTy", ",", "Mask", ",", "Load", ",", "Thru", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "{", "VSel", ",", "Load", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ",", "dl", ")", ";", "}", "unsigned", "StoreOpc", "=", "<STR_LIT>", ";", "SDValue", "Value", "=", "cast", "<", "MaskedStoreSDNode", ">", "(", "MaskN", ")", "->", "getValue", "(", ")", ";", "SDValue", "Offset0", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "ty", "(", "Base", ")", ")", ";", "if", "(", "MaskN", "->", "getAlign", "(", ")", ".", "value", "(", ")", "%", "HwLen", "==", "<NUM_LIT>", ")", "{", "SDValue", "Store", "=", "getInstr", "(", "StoreOpc", ",", "dl", ",", "<STR_LIT>", ",", "{", "Mask", ",", "Base", ",", "Offset0", ",", "Value", ",", "Chain", "}", ",", "DAG", ")", ";", "DAG", ".", "setNodeMemRefs", "(", "cast", "<", "MachineSDNode", ">", "(", "Store", ".", "getNode", "(", ")", ")", ",", "{", "MemOp", "}", ")", ";", "return", "Store", ";", "}", "auto", "StoreAlign", "=", "[", "&", "]", "(", "SDValue", "V", ",", "SDValue", "A", ")", "{", "SDValue", "Z", "=", "getZero", "(", "dl", ",", "ty", "(", "V", ")", ",", "DAG", ")", ";", "SDValue", "LoV", "=", "getInstr", "(", "<STR_LIT>", ",", "dl", ",", "ty", "(", "V", ")", ",", "{", "V", ",", "Z", ",", "A", "}", ",", "DAG", ")", ";", "SDValue", "HiV", "=", "getInstr", "(", "<STR_LIT>", ",", "dl", ",", "ty", "(", "V", ")", ",", "{", "Z", ",", "V", ",", "A", "}", ",", "DAG", ")", ";", "return", "std", "::", "make_pair", "(", "LoV", ",", "HiV", ")", ";", "}", ";", "MVT", "ByteTy", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "HwLen", ")", ";", "MVT", "BoolTy", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "HwLen", ")", ";", "SDValue", "MaskV", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ByteTy", ",", "Mask", ")", ";", "VectorPair", "Tmp", "=", "StoreAlign", "(", "MaskV", ",", "Base", ")", ";", "VectorPair", "MaskU", "=", "{", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "BoolTy", ",", "Tmp", ".", "first", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "BoolTy", ",", "Tmp", ".", "second", ")", "}", ";", "VectorPair", "ValueU", "=", "StoreAlign", "(", "Value", ",", "Base", ")", ";", "SDValue", "Offset1", "=", "DAG", ".", "getTargetConstant", "(", "HwLen", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "StoreLo", "=", "getInstr", "(", "StoreOpc", ",", "dl", ",", "<STR_LIT>", ",", "{", "MaskU", ".", "first", ",", "Base", ",", "Offset0", ",", "ValueU", ".", "first", ",", "Chain", "}", ",", "DAG", ")", ";"], "ground_truth": ["SDValue", "StoreHi", "=", "getInstr", "(", "StoreOpc", ",", "dl", ",", "<STR_LIT>", ",", "{", "MaskU", ".", "second", ",", "Base", ",", "Offset1", ",", "ValueU", ".", "second", ",", "Chain", "}", ",", "DAG", ")", ";"], "File": "HexagonISelLoweringHVX (2)", "Func": "LowerHvxMaskedOp", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11897, "Length": 444, "Cover_Rate": 0.6500732064421669, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MCE", ")", "return", "true", ";", "int64_t", "Val", "=", "MCE", "->", "getValue", "(", ")", ";", "if", "(", "Val", "&", "<NUM_LIT>", ")", "return", "false", ";", "return", "(", "Val", ">=", "-", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "&&", "Val", "<=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "ARM64AsmParser", "Func": "isBranchTarget14", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11898, "Length": 47, "Cover_Rate": 0.6025641025641025, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isVZIP_v_undef_Mask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", ",", "V1", ")", ".", "getValue", "(", "WhichResult", ")", ";", "}", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "NumElts", "==", "<NUM_LIT>", ")", "{", "unsigned", "PFIndexes", "[", "<NUM_LIT>", "]", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "{", "if", "(", "ShuffleMask", "[", "i", "]", "<", "<NUM_LIT>", ")", "PFIndexes", "[", "i", "]", "=", "<NUM_LIT>", ";", "else", "PFIndexes", "[", "i", "]", "=", "ShuffleMask", "[", "i", "]", ";", "}", "unsigned", "PFTableIndex", "=", "PFIndexes", "[", "<NUM_LIT>", "]", "*", "<NUM_LIT>", "*", "<NUM_LIT>", "*", "<NUM_LIT>", "+", "PFIndexes", "[", "<NUM_LIT>", "]", "*", "<NUM_LIT>", "*", "<NUM_LIT>", "+", "PFIndexes", "[", "<NUM_LIT>", "]", "*", "<NUM_LIT>", "+", "PFIndexes", "[", "<NUM_LIT>", "]", ";", "unsigned", "PFEntry", "=", "PerfectShuffleTable", "[", "PFTableIndex", "]", ";", "unsigned", "Cost", "=", "(", "PFEntry", ">>", "<NUM_LIT>", ")", ";", "if", "(", "Cost", "<=", "<NUM_LIT>", ")", "return", "GeneratePerfectShuffle", "(", "PFEntry", ",", "V1", ",", "V2", ",", "DAG", ",", "dl", ")", ";", "}", "if", "(", "EltSize", ">=", "<NUM_LIT>", ")", "{", "EVT", "EltVT", "=", "EVT", "::", "getFloatingPointVT", "(", "EltSize", ")", ";", "EVT", "VecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "EltVT", ",", "NumElts", ")", ";", "V1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VecVT", ",", "V1", ")", ";", "V2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VecVT", ",", "V2", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "if", "(", "ShuffleMask", "[", "i", "]", "<", "<NUM_LIT>", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getUNDEF", "(", "EltVT", ")", ")", ";", "else", "Ops", ".", "push_back", "(", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "EltVT", ",", "ShuffleMask", "[", "i", "]", "<", "(", "int", ")", "NumElts", "?", "V1", ":", "V2", ",", "DAG", ".", "getConstant", "(", "ShuffleMask", "[", "i", "]", "&", "(", "NumElts", "-", "<NUM_LIT>", ")", ",", "<STR_LIT>", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering131", "Func": "LowerVECTOR_SHUFFLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11899, "Length": 338, "Cover_Rate": 0.35541535226077814, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "mayBeNewStore", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "MI", ".", "mayStore", "(", ")", "&&", "!", "Subtarget", ".", "useNewValueStores", "(", ")", ")", "return", "false", ";", "const", "uint64_t", "F", "=", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", ";"], "ground_truth": ["return", "(", "F", ">>", "<STR_LIT>", ")", "&", "<STR_LIT>", ";"], "File": "HexagonInstrInfo (2)2", "Func": "mayBeNewStore", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11900, "Length": 51, "Cover_Rate": 0.9107142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CachePolicy", "&", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo (2)", "Func": "extractGLC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11901, "Length": 6, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "SizeNode", "=", "DAG", ".", "getConstant", "(", "Flags", ".", "getByValSize", "(", ")", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "DAG", ".", "getMemcpy", "(", "Chain", ",", "dl", ",", "Dst", ",", "Src", ",", "SizeNode", ",", "Flags", ".", "getByValAlign", "(", ")", ",", "false", ",", "false", ",", "NULL", ",", "<NUM_LIT>", ",", "NULL", ",", "<NUM_LIT>", ")", ";"], "File": "PPCISelLowering17", "Func": "CreateCopyOfByValArgument", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11902, "Length": 50, "Cover_Rate": 0.6329113924050633, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>RegisterInfo", "::", "<ISA_LIT>RegisterInfo", "(", ")", ":", "<ISA_LIT>GenRegisterInfo", "(", "<STR_LIT>", ")", "{"], "ground_truth": ["}"], "File": "LEGRegisterInfo", "Func": "LEGRegisterInfo", "Target": "LEG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11903, "Length": 12, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "vreg", "=", "RegInfo", ".", "createVirtualRegister", "(", "entry", "->", "RC", ")", ";", "RegInfo", ".", "addLiveIn", "(", "preg", ",", "vreg", ")", ";", "*", "argreg", "=", "preg", ";", "return", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "vreg", ",", "VT", ")", ";"], "ground_truth": ["}"], "File": "PTXISelLowering2", "Func": "lower_device_argument", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11904, "Length": 41, "Cover_Rate": 0.422680412371134, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmull_n_u32", "(", "uint32x2_t", "a", ",", "uint32_t", "b", ")", "{", "uint64x2_t", "result", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ":", ")", ";", "return", "result", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vmull_n_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11905, "Length": 37, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "qword", "si_mpyhhau", "(", "qword", "a", ",", "qword", "b", ",", "qword", "c", ")", "{", "return", "(", "(", "qword", ")", "(", "vec_add", "(", "vec_mule", "(", "(", "vec_ushort8", ")", "(", "a", ")", ",", "(", "vec_ushort8", ")", "(", "b", ")", ")", ",", "(", "vec_uint4", ")", "(", "c", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "si2vmx", "Func": "si_mpyhhau", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11906, "Length": 51, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vreinterpretq_u16_f16", "(", "float16x8_t", "__a", ")", "{"], "ground_truth": ["return", "(", "uint16x8_t", ")", "__a", ";"], "File": "arm", "Func": "mve_types___arm_vreinterpretq_u16_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11907, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "static_cast", "<", "<ISA_LIT>TargetMachine", "*", ">", "(", "TM", ")", "->", "getSubtargetImpl", "(", ")", "->", "isVLIWEnabled", "(", ")", ")", "{", "addPass", "(", "create<ISA_LIT>VLIWPacketizer", "(", ")", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "rvexTargetMachine", "Func": "addPreEmitPass", "Target": "rvex", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 11908, "Length": 31, "Cover_Rate": 0.7948717948717948, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "x", ")", "!=", "REG", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["regno", "=", "REGNO", "(", "x", ")", ";"], "File": "arm3", "Func": "arm_address_register_rtx_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11909, "Length": 19, "Cover_Rate": 0.30158730158730157, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCCodeGenInfo", "*", "create<ISA_LIT>MCCodeGenInfo", "(", "StringRef", "TT", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", "{"], "ground_truth": ["MCCodeGenInfo", "*", "X", "=", "new", "MCCodeGenInfo", "(", ")", ";"], "File": "VideoCore4MCTargetDesc", "Func": "createVideoCore4MCCodeGenInfo", "Target": "VideoCore4", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11910, "Length": 33, "Cover_Rate": 0.6875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "moxie_function_arg_advance", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "*", "cum", "=", "(", "*", "cum", "<", "MOXIE_R6", "?", "*", "cum", "+", "(", "(", "<NUM_LIT>", "+", "MOXIE_FUNCTION_ARG_SIZE", "(", "arg", ".", "mode", ",", "arg", ".", "type", ")", ")", "/", "<NUM_LIT>", ")", ":", "*", "cum", ")", ";"], "ground_truth": ["}"], "File": "moxie", "Func": "moxie_function_arg_advance", "Target": "moxie", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11911, "Length": 58, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterAggr", "(", "const", "TargetRegisterInfo", "&", "tri", ")", ":", "ExpAliasUnits", "(", "tri", ".", "getNumRegUnits", "(", ")", ")", ",", "CheckUnits", "(", "false", ")", ",", "TRI", "(", "tri", ")", "{"], "ground_truth": ["}"], "File": "RDFGraph11", "Func": "RegisterAggr", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11912, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "ValToCopy", "=", "OutVals", "[", "i", "]", ";", "EVT", "ValVT", "=", "ValToCopy", ".", "getValueType", "(", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", ")", "ValToCopy", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "ValToCopy", ")", ";", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExt", ")", "ValToCopy", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "ValToCopy", ")", ";", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "AExt", ")", "{", "if", "(", "ValVT", ".", "isVector", "(", ")", "&&", "ValVT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", "ValToCopy", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "ValToCopy", ")", ";", "else", "ValToCopy", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "ValToCopy", ")", ";", "}", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "BCvt", ")", "ValToCopy", "=", "DAG", ".", "getBitcast", "(", "VA", ".", "getLocVT", "(", ")", ",", "ValToCopy", ")", ";", "assert", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "FPExt", "&&", "<STR_LIT>", ")", ";", "if", "(", "(", "ValVT", "==", "<STR_LIT>", "||", "ValVT", "==", "<STR_LIT>", "||", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", "||", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", ")", "&&", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "!", "Subtarget", "->", "hasSSE1", "(", ")", ")", ")", "{", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "ValVT", "==", "<STR_LIT>", "&&", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "!", "Subtarget", "->", "hasSSE2", "(", ")", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "if", "(", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", "||", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "isScalarFPTypeInSSEReg", "(", "VA", ".", "getValVT", "(", ")", ")", ")", "ValToCopy", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ValToCopy", ")", ";", "RetOps", ".", "push_back", "(", "ValToCopy", ")", ";", "continue", ";", "}", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", ")", "{", "if", "(", "ValVT", "==", "<STR_LIT>", ")", "{", "if", "(", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", "||", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", ")", "{", "ValToCopy", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "ValToCopy", ")", ";", "ValToCopy", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ValToCopy", ")", ";", "if", "(", "!", "Subtarget", "->", "hasSSE2", "(", ")", ")", "ValToCopy", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "ValToCopy", ")", ";", "}"], "ground_truth": ["}"], "File": "X86ISelLowering154", "Func": "LowerReturn", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11913, "Length": 407, "Cover_Rate": 0.4880095923261391, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "}", "TM", "=", "&", "MF", ".", "getTarget", "(", ")", ";", "if", "(", "!", "TM", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "padShortFunctions", "(", ")", ")", "return", "false", ";", "TII", "=", "TM", "->", "getInstrInfo", "(", ")", ";", "ReturnBBs", ".", "clear", "(", ")", ";", "VisitedBBs", ".", "clear", "(", ")", ";", "findReturns", "(", "MF", ".", "begin", "(", ")", ")", ";", "bool", "MadeChange", "=", "false", ";", "MachineBasicBlock", "*", "MBB", ";", "unsigned", "int", "Cycles", "=", "<NUM_LIT>", ";", "for", "(", "DenseMap", "<", "MachineBasicBlock", "*", ",", "unsigned", "int", ">", "::", "iterator", "I", "=", "ReturnBBs", ".", "begin", "(", ")", ";", "I", "!=", "ReturnBBs", ".", "end", "(", ")", ";", "++", "I", ")", "{", "MBB", "=", "I", "->", "first", ";", "Cycles", "=", "I", "->", "second", ";", "if", "(", "Cycles", "<", "Threshold", ")", "{", "assert", "(", "MBB", "->", "size", "(", ")", ">", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MachineBasicBlock", "::", "iterator", "ReturnLoc", "=", "--", "MBB", "->", "end", "(", ")", ";", "while", "(", "ReturnLoc", "->", "isDebugValue", "(", ")", ")", "--", "ReturnLoc", ";", "assert", "(", "ReturnLoc", "->", "isReturn", "(", ")", "&&", "!", "ReturnLoc", "->", "isCall", "(", ")", "&&", "<STR_LIT>", ")", ";", "addPadding", "(", "MBB", ",", "ReturnLoc", ",", "Threshold", "-", "Cycles", ")", ";", "NumBBsPadded", "++", ";", "MadeChange", "=", "true", ";", "}"], "ground_truth": ["}"], "File": "X86PadShortFunction", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11914, "Length": 201, "Cover_Rate": 0.7760617760617761, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "KillFlag", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "KillFlag", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "KillFlag", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "KillFlag", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "KillFlag", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "HexagonInstrInfo15", "Func": "storeRegToStackSlot", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11915, "Length": 238, "Cover_Rate": 0.49377593360995853, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>AsmBackend", "(", "T", ",", "Triple", "(", "TT", ")", ".", "getOS", "(", ")", ",", "false", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmBackend34", "Func": "createMipsAsmBackendEB64", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11916, "Length": 21, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isTransformable", "(", "const", "MachineInstr", "*", "MI", ")", "{", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "return", "Opc", "!=", "getTransformOpcode", "(", "Opc", ")", ";"], "ground_truth": ["}"], "File": "AArch64AdvSIMDScalarPass13", "Func": "isTransformable", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11917, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "UseRSqrt", ";"], "ground_truth": ["}"], "File": "AArch64Subtarget (2)1", "Func": "useRSqrt", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11918, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "RNVector", "::", "reverse_iterator", "OI", "=", "Order", ".", "rbegin", "(", ")", ",", "OE", "=", "Order", ".", "rend", "(", ")", ";", "OI", "!=", "OE", ";", "++", "OI", ")", "{", "gatherPredicates", "(", "*", "OI", ")", ";", "Visited", ".", "insert", "(", "(", "*", "OI", ")", "->", "getEntry", "(", ")", ")", ";", "analyzeLoops", "(", "*", "OI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUStructurizeCFG", "Func": "collectInfos", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11919, "Length": 56, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeMVEVCVTt1fp", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Qd", "=", "(", "(", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "unsigned", "Qm", "=", "(", "(", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "unsigned", "imm6", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeMQPRRegisterClass", "(", "Inst", ",", "Qd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeMQPRRegisterClass", "(", "Inst", ",", "Qm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeVCVTImmOperand", "(", "Inst", ",", "imm6", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler15", "Func": "DecodeMVEVCVTt1fp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11920, "Length": 169, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "&", "ST", "=", "F", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";"], "ground_truth": ["TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";"], "File": "SystemZShortenInst (2)1", "Func": "runOnMachineFunction", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11921, "Length": 30, "Cover_Rate": 0.3488372093023256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Disassembler", "(", "const", "MCSubtargetInfo", "&", "STI", ",", "MCContext", "&", "Ctx", ")", ":", "MCDisassembler", "(", "STI", ",", "Ctx", ")", "{"], "ground_truth": ["}"], "File": "TL45Disassembler", "Func": "TL45Disassembler", "Target": "TL45", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11922, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "performIntToFpCombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "performORCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "performIntrinsicCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "performExtendCombine", "(", "N", ",", "DCI", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "performBitcastCombine", "(", "N", ",", "DCI", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "performConcatVectorsCombine", "(", "N", ",", "DCI", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "performSelectCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performVSelectCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "performSelectCCCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "performSTORECombine", "(", "N", ",", "DCI", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "performBRCONDCombine", "(", "N", ",", "DCI", ",", "DAG", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AArch64ISelLowering116", "Func": "PerformDAGCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11923, "Length": 149, "Cover_Rate": 0.3130252100840336, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TypeNo", "=", "TypeNo", "<<", "<STR_LIT>", ";", "if", "(", "Ty", ".", "getTag", "(", ")", "==", "dwarf", "::", "DW_TAG_structure_type", ")", "TypeNo", "=", "TypeNo", "|", "<STR_LIT>", ";", "else", "TypeNo", "=", "TypeNo", "|", "<STR_LIT>", ";", "CTy", ".", "getName", "(", "TagName", ")", ";", "std", "::", "string", "UniqueSuffix", "=", "<STR_LIT>", "+", "Ty", ".", "getGV", "(", ")", "->", "getNameStr", "(", ")", ".", "substr", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["TagName", "+=", "UniqueSuffix", ";"], "File": "PIC16DebugInfo1", "Func": "PopulateStructOrUnionTypeInfo", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11924, "Length": 64, "Cover_Rate": 0.4383561643835616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "Cond", "[", "<NUM_LIT>", "]", ".", "isImm", "(", ")", ")", ";", "if", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", "==", "COND_REVERSE_NEGATIVE", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ")", ")", "cond_reg", "=", "MRI", ".", "createVirtualRegister", "(", "MRI", ".", "getRegClass", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ")", ")", ";", "else", "cond_reg", "=", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "cond_reg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "BRIG_TYPE_B1", ")", ";", "}", "break", ";", "case", "COND_REVERSE_NEGATIVE", ":", "cond_reg", "=", "GenerateBranchCondReversion", "(", "MBB", ",", "Cond", "[", "<NUM_LIT>", "]", ",", "this", ",", "DL", ")", ";", "break", ";", "case", "COND_REVERSE_POSITIVE", ":", "case", "COND_IRREVERSIBLE", ":", "break", ";", "}", "unsigned", "Count", "=", "<NUM_LIT>", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "BRIG_WIDTH_1", ")", ".", "addReg", "(", "cond_reg", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "BRIG_TYPE_B1", ")", ";"], "ground_truth": ["++", "Count", ";"], "File": "HSAILInstrInfo", "Func": "InsertBranch", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11925, "Length": 210, "Cover_Rate": 0.5134474327628362, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Kind", "==", "KindAccessReg", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "AccessReg", ")", ")", ";"], "File": "SystemZAsmParser10", "Func": "addAccessRegOperands", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11926, "Length": 21, "Cover_Rate": 0.4883720930232558, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Base", "=", "LD", "->", "getBasePtr", "(", ")", ";", "SDValue", "Offset", "=", "LD", "->", "getOffset", "(", ")", ";", "SDNode", "*", "OffsetNode", "=", "Offset", ".", "getNode", "(", ")", ";", "int32_t", "Val", "=", "cast", "<", "ConstantSDNode", ">", "(", "OffsetNode", ")", "->", "getSExtValue", "(", ")", ";", "EVT", "LoadedVT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "unsigned", "Opcode", "=", "<NUM_LIT>", ";", "<STR_LIT>", "ExtType", "=", "LD", "->", "getExtensionType", "(", ")", ";", "bool", "IsZeroExt", "=", "(", "ExtType", "==", "<STR_LIT>", "||", "ExtType", "==", "<STR_LIT>", ")", ";", "bool", "HasVecOffset", "=", "false", ";", "if", "(", "LoadedVT", "==", "<STR_LIT>", ")", "{", "if", "(", "HII", "->", "isValidAutoIncImm", "(", "LoadedVT", ",", "Val", ")", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "Opcode", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "LoadedVT", "==", "<STR_LIT>", ")", "{", "if", "(", "HII", "->", "isValidAutoIncImm", "(", "LoadedVT", ",", "Val", ")", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "Opcode", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "LoadedVT", "==", "<STR_LIT>", ")", "{", "if", "(", "HII", "->", "isValidAutoIncImm", "(", "LoadedVT", ",", "Val", ")", ")", "Opcode", "=", "IsZeroExt", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opcode", "=", "IsZeroExt", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "if", "(", "LoadedVT", "==", "<STR_LIT>", ")", "{", "if", "(", "HII", "->", "isValidAutoIncImm", "(", "LoadedVT", ",", "Val", ")", ")", "Opcode", "=", "IsZeroExt", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opcode", "=", "IsZeroExt", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "if", "(", "LoadedVT", "==", "<STR_LIT>", "||", "LoadedVT", "==", "<STR_LIT>", "||", "LoadedVT", "==", "<STR_LIT>", "||", "LoadedVT", "==", "<STR_LIT>", ")", "{", "HasVecOffset", "=", "true", ";", "bool", "Aligned", "=", "isAlignedMemNode", "(", "LD", ")", ";", "if", "(", "HII", "->", "isValidAutoIncImm", "(", "LoadedVT", ",", "Val", ")", ")", "Opcode", "=", "Aligned", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opcode", "=", "Aligned", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "if", "(", "LoadedVT", "==", "<STR_LIT>", "||", "LoadedVT", "==", "<STR_LIT>", "||", "LoadedVT", "==", "<STR_LIT>", "||", "LoadedVT", "==", "<STR_LIT>", ")", "{", "if", "(", "HST", "->", "useHVXOps", "(", ")", ")", "{", "bool", "Aligned", "=", "isAlignedMemNode", "(", "LD", ")", ";", "HasVecOffset", "=", "true", ";", "if", "(", "HII", "->", "isValidAutoIncImm", "(", "LoadedVT", ",", "Val", ")", ")", "Opcode", "=", "Aligned", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opcode", "=", "Aligned", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "if", "(", "LD", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "&&", "IsZeroExt", ")", "{", "SelectIndexedLoadZeroExtend64", "(", "LD", ",", "Opcode", ",", "dl", ")", ";", "return", ";", "}", "if", "(", "LD", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "&&", "ExtType", "==", "<STR_LIT>", ")", "{", "SelectIndexedLoadSignExtend64", "(", "LD", ",", "Opcode", ",", "dl", ")", ";"], "ground_truth": ["return", ";"], "File": "HexagonISelDAGToDAG41", "Func": "SelectIndexedLoad", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11927, "Length": 406, "Cover_Rate": 0.42379958246346555, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "isRegIdx", "(", ")", "&&", "(", "RegIdx", ".", "Kind", "&", "RegKind_CCR", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["unsigned", "ClassID", "=", "<STR_LIT>", ";"], "File": "MipsAsmParser (2)4", "Func": "getCCRReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11928, "Length": 22, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>InstPrinter", "(", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ")", ":", "MCInstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", "{"], "ground_truth": ["}"], "File": "HexagonInstPrinter10", "Func": "HexagonInstPrinter", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11929, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasVInstructions", "(", ")", "const", "{", "return", "HasStdExtV", "||", "HasStdExtZve32x", ";"], "ground_truth": ["}"], "File": "RISCVSubtarget30", "Func": "hasVInstructions", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11930, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "BlackfinAsmPrinter", "::", "printMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "opNum", ",", "raw_ostream", "&", "O", ")", "{", "printOperand", "(", "MI", ",", "opNum", ",", "O", ")", ";"], "ground_truth": ["if", "(", "MI", "->", "getOperand", "(", "opNum", "+", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "opNum", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "return", ";"], "File": "BlackfinAsmPrinter", "Func": "printMemoryOperand", "Target": "Blackfin", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11931, "Length": 59, "Cover_Rate": 0.7866666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isNoopAddrSpaceCast", "(", "unsigned", "SrcAS", ",", "unsigned", "DestAS", ")", "const", "{"], "ground_truth": ["assert", "(", "SrcAS", "!=", "DestAS", "&&", "<STR_LIT>", ")", ";"], "File": "X86ISelLowering (2)6", "Func": "isNoopAddrSpaceCast", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11932, "Length": 22, "Cover_Rate": 0.36666666666666664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int16x4_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vreinterpret_s16_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11933, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "offset", "=", "cfun", "->", "machine", "->", "callee_save_size", "-", "UNITS_PER_WORD", ";", "}", "else", "{", "if", "(", "frame_pointer_needed", ")", "emit_move_insn", "(", "stack_pointer_rtx", ",", "hard_frame_pointer_rtx", ")", ";", "offset", "=", "cfun", "->", "machine", "->", "current_frame_size", "-", "UNITS_PER_WORD", ";", "}", "if", "(", "crtl", "->", "calls_eh_return", ")", "emit_insn", "(", "gen_blockage", "(", ")", ")", ";", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "++", "regno", ")", "{", "if", "(", "xtensa_call_save_reg", "(", "regno", ")", ")", "{", "rtx", "x", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "offset", ")", ")", ";", "offset", "-=", "UNITS_PER_WORD", ";", "emit_move_insn", "(", "gen_rtx_REG", "(", "SImode", ",", "regno", ")", ",", "gen_frame_mem", "(", "SImode", ",", "x", ")", ")", ";", "}", "}", "if", "(", "cfun", "->", "machine", "->", "current_frame_size", ">", "<NUM_LIT>", ")", "{", "if", "(", "frame_pointer_needed", "||", "cfun", "->", "machine", "->", "current_frame_size", ">", "<NUM_LIT>", "||", "cfun", "->", "machine", "->", "current_frame_size", "<=", "<NUM_LIT>", ")", "{", "if", "(", "cfun", "->", "machine", "->", "current_frame_size", "<=", "<NUM_LIT>", ")", "offset", "=", "cfun", "->", "machine", "->", "current_frame_size", ";", "else", "offset", "=", "cfun", "->", "machine", "->", "callee_save_size", ";", "emit_insn", "(", "gen_addsi3", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "offset", ")", ")", ")", ";", "}", "else", "{", "rtx", "tmp_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "A9_REG", ")", ";", "emit_move_insn", "(", "tmp_reg", ",", "GEN_INT", "(", "cfun", "->", "machine", "->", "current_frame_size", ")", ")", ";"], "ground_truth": ["emit_insn", "(", "gen_addsi3", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "tmp_reg", ")", ")", ";"], "File": "xtensa", "Func": "xtensa_expand_epilogue", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11934, "Length": 221, "Cover_Rate": 0.6519174041297935, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "rs6000_set_default_type_attributes", "(", "tree", "type", ")", "{", "if", "(", "rs6000_default_long_calls", "&&", "(", "TREE_CODE", "(", "type", ")", "==", "FUNCTION_TYPE", "||", "TREE_CODE", "(", "type", ")", "==", "METHOD_TYPE", ")", ")", "TYPE_ATTRIBUTES", "(", "type", ")", "=", "tree_cons", "(", "get_identifier", "(", "<STR_LIT>", ")", ",", "NULL_TREE", ",", "TYPE_ATTRIBUTES", "(", "type", ")", ")", ";"], "ground_truth": ["}"], "File": "rs60003", "Func": "rs6000_set_default_type_attributes", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11935, "Length": 49, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "(", "*", "TUL", ")", "[", "<STR_LIT>", "]", "=", "UnitsAndLanes", "(", "CVI_XLANE", ",", "<NUM_LIT>", ")", ";", "(", "*", "TUL", ")", "[", "<STR_LIT>", "]", "=", "UnitsAndLanes", "(", "CVI_XLANE", ",", "<NUM_LIT>", ")", ";", "(", "*", "TUL", ")", "[", "<STR_LIT>", "]", "=", "UnitsAndLanes", "(", "CVI_SHIFT", ",", "<NUM_LIT>", ")", ";", "(", "*", "TUL", ")", "[", "<STR_LIT>", "]", "=", "(", "CPU", "==", "<STR_LIT>", "||", "CPU", "==", "<STR_LIT>", "||", "CPU", "==", "<STR_LIT>", ")", "?", "UnitsAndLanes", "(", "CVI_SHIFT", ",", "<NUM_LIT>", ")", ":", "UnitsAndLanes", "(", "CVI_XLANE", "|", "CVI_SHIFT", "|", "CVI_MPY0", "|", "CVI_MPY1", ",", "<NUM_LIT>", ")", ";", "(", "*", "TUL", ")", "[", "<STR_LIT>", "]", "=", "UnitsAndLanes", "(", "CVI_XLANE", "|", "CVI_SHIFT", "|", "CVI_MPY0", "|", "CVI_MPY1", ",", "<NUM_LIT>", ")", ";", "(", "*", "TUL", ")", "[", "<STR_LIT>", "]", "=", "UnitsAndLanes", "(", "CVI_NONE", ",", "<NUM_LIT>", ")", ";", "(", "*", "TUL", ")", "[", "<STR_LIT>", "]", "=", "UnitsAndLanes", "(", "CVI_XLANE", "|", "CVI_SHIFT", "|", "CVI_MPY0", "|", "CVI_MPY1", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["(", "*", "TUL", ")", "[", "<STR_LIT>", "]", "=", "UnitsAndLanes", "(", "CVI_XLANE", ",", "<NUM_LIT>", ")", ";"], "File": "HexagonShuffler23", "Func": "SetupTUL", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11936, "Length": 159, "Cover_Rate": 0.4662756598240469, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "(", "code", "==", "POST_MODIFY", "||", "code", "==", "PRE_MODIFY", ")", "&&", "arm_address_register_rtx_p", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "strict_p", ")", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "rtx_equal_p", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "{", "rtx", "addend", "=", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "HOST_WIDE_INT", "offset", ";", "if", "(", "!", "CONST_INT_P", "(", "addend", ")", ")", "return", "<NUM_LIT>", ";", "offset", "=", "INTVAL", "(", "addend", ")", ";", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "<=", "<NUM_LIT>", ")", "return", "(", "offset", ">", "-", "<NUM_LIT>", "&&", "offset", "<", "<NUM_LIT>", ")", ";", "return", "(", "use_ldrd", "&&", "offset", ">", "-", "<NUM_LIT>", "&&", "offset", "<", "<NUM_LIT>", "&&", "(", "offset", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "reload_completed", "&&", "(", "code", "==", "LABEL_REF", "||", "(", "code", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "LABEL_REF", "&&", "CONST_INT_P", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", ")", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "mode", "==", "TImode", "||", "(", "TARGET_NEON", "&&", "VALID_NEON_STRUCT_MODE", "(", "mode", ")", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["else", "if", "(", "code", "==", "PLUS", ")", "{"], "File": "arm6", "Func": "thumb2_legitimate_address_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11937, "Length": 231, "Cover_Rate": 0.4935897435897436, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "SaveC0", "(", "SDValue", "Chain", ",", "const", "SDLoc", "&", "DL", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "auto", "*", "FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "SDValue", "GetC0Ops", "[", "]", "=", "{", "DAG", ".", "getTargetConstant", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", "}", ";", "SDValue", "GetC0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "GetC0Ops", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "unsigned", "C0VirtReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";"], "ground_truth": ["SDValue", "C0VirtRegNode", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "C0VirtReg", ",", "GetC0", ")", ";"], "File": "TVMISelLowering", "Func": "SaveC0", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11938, "Length": 124, "Cover_Rate": 0.7560975609756098, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printMemOperand", "(", "const", "MCInst", "*", "MI", ",", "int", "opNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "Op1", "=", "MI", "->", "getOperand", "(", "opNum", "+", "<NUM_LIT>", ")", ";", "if", "(", "!", "Op1", ".", "isImm", "(", ")", "||", "Op1", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "printOperand", "(", "MI", ",", "opNum", "+", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", ";"], "ground_truth": ["printOperand", "(", "MI", ",", "opNum", ",", "O", ")", ";"], "File": "NyuziInstPrinter", "Func": "printMemOperand", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11939, "Length": 73, "Cover_Rate": 0.9358974358974359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>MCCodeEmitter", "(", "MCII", ",", "Ctx", ")", ";"], "ground_truth": ["}"], "File": "SNESMCCodeEmitter", "Func": "createSNESMCCodeEmitter", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11940, "Length": 10, "Cover_Rate": 0.3448275862068966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "&", "Refs", "=", "RefM", "[", "BA", ".", "Id", "]", ";", "MachineDomTreeNode", "*", "N", "=", "MDT", ".", "getNode", "(", "BA", ".", "Addr", "->", "getCode", "(", ")", ")", ";", "assert", "(", "N", ")", ";", "for", "(", "auto", "I", ":", "*", "N", ")", "{"], "ground_truth": ["MachineBasicBlock", "*", "SB", "=", "I", "->", "getBlock", "(", ")", ";"], "File": "RDFGraph", "Func": "buildBlockRefs", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11941, "Length": 52, "Cover_Rate": 0.30057803468208094, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "Position", ",", "const", "DebugLoc", "&", "DL", ",", "MCRegister", "DestinationRegister", ",", "MCRegister", "SourceRegister", ",", "bool", "KillSource", ")", "const", "{", "if", "(", "!", "<STR_LIT>", ".", "contains", "(", "DestinationRegister", ",", "SourceRegister", ")", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "LanaiInstrInfo1", "Func": "copyPhysReg", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11942, "Length": 48, "Cover_Rate": 0.5647058823529412, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "LowerSubReg32_Op0", "(", "MCInst", "&", "OutMI", ",", "unsigned", "NewOpc", ")", "{", "OutMI", ".", "setOpcode", "(", "NewOpc", ")", ";", "lower_subreg32", "(", "&", "OutMI", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86MCInstLower102", "Func": "LowerSubReg32_Op0", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11943, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "Function", "::", "const_arg_iterator", "I", "=", "F", "->", "arg_begin", "(", ")", ",", "E", "=", "F", "->", "arg_end", "(", ")", ";", "I", "!=", "E", ";", "I", "++", ")", "{", "if", "(", "I", "->", "hasNestAttr", "(", ")", ")", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "X86FrameLowering (2)", "Func": "HasNestArgument", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11944, "Length": 45, "Cover_Rate": 0.6818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PassRegistry", "&", "PR", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initialize<ISA_LIT>AbstractMemberAccessPass", "(", "PR", ")", ";"], "ground_truth": ["initialize<ISA_LIT>MIPeepholePass", "(", "PR", ")", ";"], "File": "BPFTargetMachine12", "Func": "LLVMInitializeBPFTarget", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11945, "Length": 21, "Cover_Rate": 0.35, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "arm_elf_asm_destructor", "(", "rtx", "symbol", ",", "int", "priority", ")", "{"], "ground_truth": ["arm_elf_asm_cdtor", "(", "symbol", ",", "priority", ",", "false", ")", ";"], "File": "arm", "Func": "arm_elf_asm_destructor", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11946, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "isOneConstant", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "||", "LHS", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "<STR_LIT>", "NewCC", "=", "<STR_LIT>", "(", "<STR_LIT>", "(", "LHS", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ")", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "return", "getSETCC", "(", "NewCC", ",", "LHS", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DL", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)5", "Func": "foldXor1SetCC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11947, "Length": 91, "Cover_Rate": 0.7982456140350878, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cvtneebf16_ps", "(", "const", "__m128bh", "*", "__A", ")", "{"], "ground_truth": ["return", "(", "__m128", ")", "__builtin_ia32_vcvtneebf162ps128", "(", "(", "const", "__v8bf", "*", ")", "__A", ")", ";"], "File": "avxneconvertintrin", "Func": "_mm_cvtneebf16_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11948, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Base", ".", "Reg", "=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "MipsFastISel2", "Func": "Address", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11949, "Length": 7, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "EntrySU", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler11", "Func": "getEntrySU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11950, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Opcode", "==", "<STR_LIT>", "&&", "(", "RxSBG", "[", "I", "]", ".", "Mask", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "if", "(", "auto", "*", "Load", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Op0", ".", "getNode", "(", ")", ")", ")", "if", "(", "Load", "->", "getMemoryVT", "(", ")", "==", "<STR_LIT>", ")", "return", "nullptr", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "&&", "detectOrAndInsertion", "(", "Op0", ",", "RxSBG", "[", "I", "]", ".", "Mask", ")", ")", "{", "Opcode", "=", "<STR_LIT>", ";", "if", "(", "Subtarget", "->", "hasMiscellaneousExtensions", "(", ")", ")", "Opcode", "=", "<STR_LIT>", ";", "}", "SDValue", "Ops", "[", "<NUM_LIT>", "]", "=", "{", "convertTo", "(", "DL", ",", "<STR_LIT>", ",", "Op0", ")", ",", "convertTo", "(", "DL", ",", "<STR_LIT>", ",", "RxSBG", "[", "I", "]", ".", "Input", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "RxSBG", "[", "I", "]", ".", "Start", ",", "DL", ",", "<STR_LIT>", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "RxSBG", "[", "I", "]", ".", "End", ",", "DL", ",", "<STR_LIT>", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "RxSBG", "[", "I", "]", ".", "Rotate", ",", "DL", ",", "<STR_LIT>", ")", "}", ";", "N", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "DL", ",", "<STR_LIT>", ",", "Ops", ")", ";"], "ground_truth": ["return", "convertTo", "(", "DL", ",", "VT", ",", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ")", ".", "getNode", "(", ")", ";"], "File": "SystemZISelDAGToDAG (2)", "Func": "tryRxSBG", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11951, "Length": 199, "Cover_Rate": 0.4853658536585366, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "unique_ptr", "<", "PBQPRAConstraint", ">", "<ISA_LIT>Subtarget", "::", "getCustomPBQPConstraints", "(", ")", "const", "{"], "ground_truth": ["return", "balanceFPOps", "(", ")", "?", "llvm", "::", "make_unique", "<", "A57ChainingConstraint", ">", "(", ")", ":", "nullptr", ";"], "File": "AArch64Subtarget10", "Func": "getCustomPBQPConstraints", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11952, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NewDMaskVal", "=", "<NUM_LIT>", ";", "unsigned", "OrigLoadIdx", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "SrcIdx", "=", "<NUM_LIT>", ";", "SrcIdx", "<", "<NUM_LIT>", ";", "++", "SrcIdx", ")", "{", "const", "unsigned", "Bit", "=", "<NUM_LIT>", "<<", "SrcIdx", ";", "if", "(", "!", "!", "(", "DMaskVal", "&", "Bit", ")", ")", "{", "if", "(", "!", "!", "DemandedElts", "[", "OrigLoadIdx", "]", ")", "NewDMaskVal", "|=", "Bit", ";", "OrigLoadIdx", "++", ";", "}", "}", "if", "(", "DMaskVal", "!=", "NewDMaskVal", ")", "Args", "[", "DMaskIdx", "]", "=", "ConstantInt", "::", "get", "(", "DMask", "->", "getType", "(", ")", ",", "NewDMaskVal", ")", ";", "}", "unsigned", "NewNumElts", "=", "DemandedElts", ".", "countPopulation", "(", ")", ";", "if", "(", "!", "NewNumElts", ")", "return", "UndefValue", "::", "get", "(", "II", ".", "getType", "(", ")", ")", ";", "if", "(", "II", ".", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "NewNumElts", "==", "<NUM_LIT>", ")", "return", "nullptr", ";", "if", "(", "NewNumElts", ">=", "VWidth", "&&", "DemandedElts", ".", "isMask", "(", ")", ")", "{", "if", "(", "DMaskIdx", ">=", "<NUM_LIT>", ")", "II", ".", "setArgOperand", "(", "DMaskIdx", ",", "Args", "[", "DMaskIdx", "]", ")", ";", "return", "nullptr", ";", "}", "SmallVector", "<", "Type", "*", ",", "<NUM_LIT>", ">", "OverloadTys", ";", "if", "(", "!", "<STR_LIT>", "(", "II", ".", "getCalledFunction", "(", ")", ",", "OverloadTys", ")", ")", "return", "nullptr", ";", "Module", "*", "M", "=", "II", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "Type", "*", "EltTy", "=", "IIVTy", "->", "getElementType", "(", ")", ";", "Type", "*", "NewTy", "=", "(", "NewNumElts", "==", "<NUM_LIT>", ")", "?", "EltTy", ":", "FixedVectorType", "::", "get", "(", "EltTy", ",", "NewNumElts", ")", ";", "OverloadTys", "[", "<NUM_LIT>", "]", "=", "NewTy", ";"], "ground_truth": ["Function", "*", "NewIntrin", "=", "<STR_LIT>", "(", "M", ",", "II", ".", "getIntrinsicID", "(", ")", ",", "OverloadTys", ")", ";"], "File": "AMDGPUInstCombineIntrinsic6", "Func": "simplifyAMDGCNMemoryIntrinsicDemanded", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11953, "Length": 268, "Cover_Rate": 0.34491634491634493, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "createFalkorMarkStridedAccessesPass", "(", ")", "{", "return", "new", "FalkorMarkStridedAccessesLegacy", "(", ")", ";"], "ground_truth": ["}"], "File": "AArch64FalkorHWPFFix", "Func": "createFalkorMarkStridedAccessesPass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11954, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "EHType", "=", "MF", ".", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", "->", "getExceptionHandlingType", "(", ")", ";", "return", "EHType", "==", "ExceptionHandling", "::", "Wasm", "&&", "MF", ".", "getFunction", "(", ")", ".", "hasPersonalityFn", "(", ")", "&&", "MF", ".", "getFrameInfo", "(", ")", ".", "hasCalls", "(", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyFrameLowering10", "Func": "needsPrologForEH", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11955, "Length": 45, "Cover_Rate": 0.7894736842105263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "unsigned", "int", "normalizeFI", "(", "int", "fi", ")", "const", "{", "unsigned", "norm", "=", "fi", "-", "OffsetFIs", ";", "assert", "(", "(", "fi", ">=", "<NUM_LIT>", "&&", "norm", "<", "NumFIs", ")", "&&", "<STR_LIT>", ")", ";", "return", "norm", ";"], "ground_truth": ["}"], "File": "PatmosSPReduce", "Func": "normalizeFI", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 11956, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "MutableArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "M88kFrameLowering", "Func": "restoreCalleeSavedRegisters", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11957, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCObjectWriter", "*", "llvm", "::", "create<ISA_LIT>ELFObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ",", "uint8_t", "OSABI", ",", "bool", "Is64Bit", ")", "{", "MCELFObjectTargetWriter", "*", "MOTW", "=", "new", "<ISA_LIT>ELFObjectWriter", "(", "OSABI", ",", "Is64Bit", ")", ";"], "ground_truth": ["return", "createELFObjectWriter", "(", "MOTW", ",", "OS", ",", "true", ")", ";"], "File": "RISCVELFObjectWriter15", "Func": "createRISCVELFObjectWriter", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11958, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "int64_t", "(", "Value", ")", "!=", "int64_t", "(", "int8_t", "(", "Value", ")", ")", ";"], "ground_truth": ["}"], "File": "X86AsmBackend20", "Func": "fixupNeedsRelaxation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11959, "Length": 15, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m64", ")", "__builtin_ia32_paddusw", "(", "(", "__v4hi", ")", "__m1", ",", "(", "__v4hi", ")", "__m2", ")", ";"], "ground_truth": ["}"], "File": "mmintrin", "Func": "_mm_adds_pu16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11960, "Length": 18, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", "return", "<NUM_LIT>", ";", "--", "I", ";", "while", "(", "I", "->", "isDebugValue", "(", ")", ")", "{", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", "return", "<NUM_LIT>", ";", "--", "I", ";", "}"], "ground_truth": ["if", "(", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "<NUM_LIT>", ";"], "File": "PPCInstrInfo108", "Func": "RemoveBranch", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11961, "Length": 95, "Cover_Rate": 0.42410714285714285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "bool", "isMatchingDecrement", "(", "MachineInstr", "*", "MI", ",", "unsigned", "Base", ",", "unsigned", "Bytes", ",", "<STR_LIT>", "Pred", ",", "unsigned", "PredReg", ")", "{", "unsigned", "MyPredReg", "=", "<NUM_LIT>", ";"], "ground_truth": ["return", "(", "MI", "&&", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "Base", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "Base", "&&", "<STR_LIT>", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", "==", "Bytes", "&&", "getInstrPredicate", "(", "MI", ",", "MyPredReg", ")", "==", "Pred", "&&", "MyPredReg", "==", "PredReg", ")", ";"], "File": "ARMLoadStoreOptimizer27", "Func": "isMatchingDecrement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11962, "Length": 95, "Cover_Rate": 0.9313725490196079, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "<NUM_LIT>", "]", ")", "return", "true", ";", "printOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "BPFAsmPrinter11", "Func": "PrintAsmOperand", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11963, "Length": 49, "Cover_Rate": 0.98, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isKMergeMasked", "(", ")", "const", "{"], "ground_truth": ["return", "(", "Attributes", "&", "<ISA_LIT>FMA3KMergeMasked", ")", "!=", "<NUM_LIT>", ";"], "File": "X86InstrFMA3Info", "Func": "isKMergeMasked", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11964, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "ir0_reg_operand", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", ")", "{"], "ground_truth": ["return", "c4x_arn_reg_operand", "(", "op", ",", "mode", ",", "IR0_REGNO", ")", ";"], "File": "c4x1", "Func": "ir0_reg_operand", "Target": "c4x", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 11965, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Offset", "=", "Addr", ";", "return", "true", ";", "}", "}", "else", "{", "if", "(", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "return", "false", ";", "}", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "ConstantSDNode", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "Predicate_immSExt16", "(", "CN", ")", ")", "{", "if", "(", "FrameIndexSDNode", "*", "FIN", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FIN", "->", "getIndex", "(", ")", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "Base", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "CN", "->", "getZExtValue", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "}", "if", "(", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "LoVal", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "dyn_cast", "<", "ConstantPoolSDNode", ">", "(", "LoVal", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{"], "File": "MipsISelDAGToDAG54", "Func": "SelectAddr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11966, "Length": 212, "Cover_Rate": 0.5170731707317073, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>ExpandPseudo", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "bool", "Changed", "=", "false", ";"], "ground_truth": ["for", "(", "MachineFunction", "::", "iterator", "I", "=", "F", ".", "begin", "(", ")", ";", "I", "!=", "F", ".", "end", "(", ")", ";", "++", "I", ")", "Changed", "|=", "runOnMachineBasicBlock", "(", "*", "I", ")", ";"], "File": "MipsExpandPseudo", "Func": "runOnMachineFunction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11967, "Length": 47, "Cover_Rate": 0.9215686274509803, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "poly16x8_t", ")", "__builtin_shuffle", "(", "__a", ",", "(", "uint16x8_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vrev32q_p16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11968, "Length": 31, "Cover_Rate": 0.8378378378378378, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "FrameReg", "=", "GetFrameReg", "(", "Ctx", ",", "Out", ")", ";", "if", "(", "Ctx", ".", "getRegisterInfo", "(", ")", "&&", "FrameReg", "!=", "<STR_LIT>", ")", "{", "RestoreReg", "(", "Out", ",", "LocalFrameReg", ")", ";", "Out", ".", "EmitCFIRestoreState", "(", ")", ";"], "ground_truth": ["if", "(", "FrameReg", "==", "<STR_LIT>", ")", "Out", ".", "EmitCFIAdjustCfaOffset", "(", "-", "<NUM_LIT>", ")", ";"], "File": "X86AsmInstrumentation1", "Func": "InstrumentMemOperandEpilogue", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11969, "Length": 50, "Cover_Rate": 0.32051282051282054, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ":", ")", ";"], "ground_truth": ["return", "result", ";"], "File": "arm", "Func": "neon2_vmull_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11970, "Length": 24, "Cover_Rate": 0.6486486486486487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PassConfig", "::", "addPreSched2", "(", ")", "{"], "ground_truth": ["}"], "File": "RISCVTargetMachine1", "Func": "addPreSched2", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11971, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "SDNode", "*", "N", ":", "C", ".", "Op0", "->", "uses", "(", ")", ")", "{", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "C", ".", "Op0", "=", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";", "C", ".", "CCMask", "=", "<STR_LIT>", "(", "C", ".", "CCMask", ")", ";", "return", ";", "}", "}", "}"], "ground_truth": ["}"], "File": "SystemZISelLowering115", "Func": "adjustForFNeg", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11972, "Length": 54, "Cover_Rate": 0.54, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "UserOffset", "+=", "(", "isThumb", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "U", ".", "KnownAlignment", "=", "(", "KnownBits", ">=", "<NUM_LIT>", ")", ";", "if", "(", "isThumb", "&&", "U", ".", "KnownAlignment", ")", "UserOffset", "&=", "~", "<NUM_LIT>", ";", "return", "UserOffset", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass15", "Func": "getUserOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11973, "Length": 37, "Cover_Rate": 0.3627450980392157, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", "||", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Align", ">=", "<NUM_LIT>", "&&", "getRegisterInfo", "(", ")", ".", "canRealignStack", "(", "MF", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "<STR_LIT>", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "TRI", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "<STR_LIT>", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "TRI", ")", ";", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11974, "Length": 361, "Cover_Rate": 0.3033613445378151, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "X86IREmitter", "Func": "visitATOMSUB64_DAG", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11975, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "EVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "switch", "(", "RegVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "RegVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", "<<", "<STR_LIT>", ")", ";", "llvm_unreachable", "(", "<NUM_LIT>", ")", ";", "}", "case", "<STR_LIT>", ":", "unsigned", "VReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "RegInfo", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "VReg", ")", ";", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "RegVT", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";"], "ground_truth": ["else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExt", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";"], "File": "PatmosISelLowering1", "Func": "LowerCCCArguments", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 11976, "Length": 186, "Cover_Rate": 0.33513513513513515, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getTruncStore", "(", "N", "->", "getChain", "(", ")", ",", "SDLoc", "(", "Op", ")", ",", "N", "->", "getVal", "(", ")", ",", "N", "->", "getBasePtr", "(", ")", ",", "N", "->", "getPointerInfo", "(", ")", ",", "<STR_LIT>", ",", "N", "->", "getAlignment", "(", ")", ",", "N", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ",", "N", "->", "getAAInfo", "(", ")", ")", ";", "}", "if", "(", "N", "->", "getMemoryVT", "(", ")", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getTruncStore", "(", "N", "->", "getChain", "(", ")", ",", "SDLoc", "(", "Op", ")", ",", "N", "->", "getVal", "(", ")", ",", "N", "->", "getBasePtr", "(", ")", ",", "N", "->", "getPointerInfo", "(", ")", ",", "<STR_LIT>", ",", "N", "->", "getAlignment", "(", ")", ",", "N", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ",", "N", "->", "getAAInfo", "(", ")", ")", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "XCoreISelLowering27", "Func": "LowerATOMIC_STORE", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11977, "Length": 134, "Cover_Rate": 0.4148606811145511, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addPreserved", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachinePostDominatorTree", ">", "(", ")", ";"], "ground_truth": ["MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "File": "PatmosFunctionSplitter1", "Func": "getAnalysisUsage", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 11978, "Length": 25, "Cover_Rate": 0.46296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "paddw_s", "(", "int32x2_t", "s", ",", "int32x2_t", "t", ")", "{"], "ground_truth": ["return", "__builtin_loongson_paddw_s", "(", "s", ",", "t", ")", ";"], "File": "loongson-mmiintrin", "Func": "paddw_s", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11979, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "LLVM_OVERRIDE", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "X86AsmPrinter25", "Func": "getPassName", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11980, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "RegBits", "=", "getMachineOpValue", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ",", "Fixups", ",", "STI", ")", "<<", "<NUM_LIT>", ";", "assert", "(", "RegBits", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "if", "(", "!", "MO", ".", "isExpr", "(", ")", ")", "return", "(", "(", "getMachineOpValue", "(", "MI", ",", "MO", ",", "Fixups", ",", "STI", ")", ")", "&", "<NUM_LIT>", ")", "|", "RegBits", ";", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "switch", "(", "Expr", "->", "getKind", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "MCExpr", "::", "SymbolRef", ":", "{", "const", "MCSymbolRefExpr", "*", "SRE", "=", "cast", "<", "MCSymbolRefExpr", ">", "(", "Expr", ")", ";", "(", "void", ")", "SRE", ";", "assert", "(", "(", "SRE", "->", "getKind", "(", ")", "==", "MCSymbolRefExpr", "::", "VK_PCREL", "||", "SRE", "->", "getKind", "(", ")", "==", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOT_PCREL", "||", "SRE", "->", "getKind", "(", ")", "==", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOT_TLSGD_PCREL", "||", "SRE", "->", "getKind", "(", ")", "==", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOT_TPREL_PCREL", ")", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "<NUM_LIT>", ",", "Expr", ",", "static_cast", "<", "MCFixupKind", ">", "(", "<STR_LIT>", ")", ")", ")", ";", "return", "<NUM_LIT>", ";", "}", "case", "MCExpr", "::", "Binary", ":", "{", "const", "MCBinaryExpr", "*", "BE", "=", "cast", "<", "MCBinaryExpr", ">", "(", "Expr", ")", ";", "assert", "(", "BE", "->", "getOpcode", "(", ")", "==", "MCBinaryExpr", "::", "Add", "&&", "<STR_LIT>", ")", ";", "const", "MCExpr", "*", "LHS", "=", "BE", "->", "getLHS", "(", ")", ";", "const", "MCExpr", "*", "RHS", "=", "BE", "->", "getRHS", "(", ")", ";", "if", "(", "LHS", "->", "getKind", "(", ")", "!=", "MCExpr", "::", "SymbolRef", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "if", "(", "LHS", "->", "getKind", "(", ")", "!=", "MCExpr", "::", "SymbolRef", "||", "RHS", "->", "getKind", "(", ")", "!=", "MCExpr", "::", "Constant", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "const", "MCSymbolRefExpr", "*", "SRE", "=", "cast", "<", "MCSymbolRefExpr", ">", "(", "LHS", ")", ";", "(", "void", ")", "SRE", ";"], "ground_truth": ["assert", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "cast", "<", "MCConstantExpr", ">", "(", "RHS", ")", "->", "getValue", "(", ")", ")", "&&", "<STR_LIT>", ")", ";"], "File": "PPCMCCodeEmitter33", "Func": "getMemRI34PCRelEncoding", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11981, "Length": 343, "Cover_Rate": 0.767337807606264, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "exit", "(", "FATAL_EXIT_CODE", ")", ";", "}", "}", "}", "if", "(", "extract_mode", ")", "{", "do", "{", "char", "*", "lname", "=", "argv", "[", "nexti", "]", ";", "int", "lnamelen", ";", "if", "(", "is_regular_file", "(", "lname", ")", ")", "{", "addarg", "(", "xstrdup", "(", "to_host_file_spec", "(", "lname", ")", ")", ")", ";", "break", ";", "}", "lnamelen", "=", "strlen", "(", "lname", ")", ";", "if", "(", "lnamelen", ">", "<NUM_LIT>", "&&", "strcmp", "(", "&", "lname", "[", "lnamelen", "-", "<NUM_LIT>", "]", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "char", "*", "nlibname", ";", "nlibname", "=", "(", "char", "*", ")", "alloca", "(", "lnamelen", "+", "<NUM_LIT>", ")", ";", "strcpy", "(", "nlibname", ",", "lname", ")", ";", "strcpy", "(", "&", "nlibname", "[", "lnamelen", "-", "<NUM_LIT>", "]", ",", "<STR_LIT>", ")", ";", "if", "(", "is_regular_file", "(", "nlibname", ")", ")", "{", "addarg", "(", "xstrdup", "(", "to_host_file_spec", "(", "nlibname", ")", ")", ")", ";", "break", ";", "}", "}", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "lname", ")", ";", "exit", "(", "FATAL_EXIT_CODE", ")", ";", "}", "while", "(", "<NUM_LIT>", ")", ";", "}", "else", "strcpy", "(", "libname", ",", "to_host_file_spec", "(", "argv", "[", "nexti", "]", ")", ")", ";", "nexti", "++", ";", "if", "(", "replace_mode", ")", "{", "strcat", "(", "modecmd", ",", "<STR_LIT>", ")", ";", "if", "(", "!", "is_regular_file", "(", "libname", ")", "||", "!", "replace_mode", ")", "{", "strcat", "(", "modecmd", ",", "<STR_LIT>", ")", ";", "}", "}", "else", "if", "(", "extract_mode", ")", "{", "if", "(", "nexti", "==", "argc", ")", "{", "strcat", "(", "modecmd", ",", "<STR_LIT>", ")", ";", "}", "else", "strcat", "(", "modecmd", ",", "<STR_LIT>", ")", ";", "}", "for", "(", "i", "=", "nexti", ";", "i", "<", "argc", ";", "i", "++", ")", "{", "if", "(", "extract_mode", ")", "{", "char", "*", "module", "=", "argv", "[", "i", "]", ";", "int", "module_len", "=", "strlen", "(", "module", ")", ";", "char", "*", "newarg", "=", "(", "char", "*", ")", "xmalloc", "(", "module_len", "+", "<NUM_LIT>", ")", ";", "int", "l", ";", "newarg", "[", "<NUM_LIT>", "]", "=", "'\"'", ";", "memcpy", "(", "newarg", "+", "<NUM_LIT>", ",", "module", ",", "module_len", ")", ";", "l", "=", "<NUM_LIT>", "+", "module_len", ";", "if", "(", "module_len", ">", "<NUM_LIT>", "&&", "strcmp", "(", "&", "module", "[", "module_len", "-", "<NUM_LIT>", "]", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "l", "-=", "<NUM_LIT>", ";", "newarg", "[", "l", "]", "=", "'\"'", ";", "newarg", "[", "l", "+", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "addarg", "(", "newarg", ")", ";", "}", "else", "{", "addarg", "(", "xstrdup", "(", "to_host_file_spec", "(", "argv", "[", "i", "]", ")", ")", ")", ";", "}", "}", "if", "(", "extract_mode", ")", "addarg", "(", "<STR_LIT>", ")", ";", "strcpy", "(", "temp_filename", ",", "TEMP_FILE", "SUFFIX", ")", ";", "comfd", "=", "mkstemps", "(", "temp_filename", ",", "SUFFIX_LEN", ")", ";", "comfile", "=", "fdopen", "(", "comfd", ",", "<STR_LIT>", ")", ";", "outlen", "=", "<NUM_LIT>", ";", "for", "(", "iarg", "=", "<NUM_LIT>", ";", "iarg", "<=", "lib_arg_index", ";", "iarg", "++", ")", "{", "if", "(", "outlen", "==", "<NUM_LIT>", ")", "{"], "ground_truth": ["fprintf", "(", "comfile", ",", "<STR_LIT>", ",", "modecmd", ",", "libname", ")", ";"], "File": "vms-ar", "Func": "main", "Target": "vms", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 11982, "Length": 453, "Cover_Rate": 0.483974358974359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "RC", ",", "MRI", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "TII", ".", "getName", "(", "I", ".", "getOpcode", "(", ")", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "}", "if", "(", "I", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_IMPLICIT_DEF", ")", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "else", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "X86InstructionSelector12", "Func": "selectImplicitDefOrPHI", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11983, "Length": 84, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCBinaryExpr", "*", "BinaryExpr", "=", "dyn_cast", "<", "MCBinaryExpr", ">", "(", "getImm", "(", ")", ")", ";", "assert", "(", "dyn_cast", "<", "<ISA_LIT>MCExpr", ">", "(", "BinaryExpr", "->", "getLHS", "(", ")", ")", "&&", "dyn_cast", "<", "<ISA_LIT>MCExpr", ">", "(", "BinaryExpr", "->", "getLHS", "(", ")", ")", "->", "getKind", "(", ")", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_ABS_HI", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "getImm", "(", ")", ")", ")", ";"], "ground_truth": ["}", "else", "assert", "(", "false", "&&", "<STR_LIT>", ")", ";"], "File": "LanaiAsmParser", "Func": "addHiImm16Operands", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11984, "Length": 73, "Cover_Rate": 0.36318407960199006, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "disablePass", "(", "&", "MachineCopyPropagationID", ")", ";", "disablePass", "(", "&", "BranchFolderPassID", ")", ";", "disablePass", "(", "&", "TailDuplicateID", ")", ";", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";"], "ground_truth": ["addPass", "(", "createGenericToNVVMPass", "(", ")", ")", ";"], "File": "NVPTXTargetMachine51", "Func": "addIRPasses", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11985, "Length": 31, "Cover_Rate": 0.6888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "CFGs", ".", "push_back", "(", "&", "MI", ")", ";"], "ground_truth": ["for", "(", "auto", "*", "MI", ":", "CFGs", ")", "materializeTileCfg", "(", "MI", ")", ";"], "File": "X86FastTileConfig", "Func": "fastTileConfig", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11986, "Length": 39, "Cover_Rate": 0.38613861386138615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addFBits16Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", "-", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addFBits16Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11987, "Length": 54, "Cover_Rate": 0.9818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "+", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "<STR_LIT>", "AddSub", "=", "<STR_LIT>", ";", "if", "(", "RHSC", "<", "<NUM_LIT>", ")", "{", "AddSub", "=", "<STR_LIT>", ";", "RHSC", "=", "-", "RHSC", ";", "}", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", "(", "AddSub", ",", "RHSC", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "restrict_addressing_modes_for_nacl", ")", "{", "Base", "=", "N", ";", "Offset", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelDAGToDAG58", "Func": "SelectAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11988, "Length": 232, "Cover_Rate": 0.5043478260869565, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "Name", "=", "StringSwitch", "<", "StringRef", ">", "(", "Name", ".", "lower", "(", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "Name", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Identifier", ")", "&&", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", "==", "<STR_LIT>", ")", "{", "parseDirectiveReq", "(", "Name", ",", "NameLoc", ")", ";", "return", "true", ";", "}", "size_t", "Start", "=", "<NUM_LIT>", ",", "Next", "=", "Name", ".", "find", "(", "'.'", ")", ";", "StringRef", "Head", "=", "Name", ".", "slice", "(", "Start", ",", "Next", ")", ";", "if", "(", "Head", "==", "<STR_LIT>", "||", "Head", "==", "<STR_LIT>", "||", "Head", "==", "<STR_LIT>", "||", "Head", "==", "<STR_LIT>", ")", "{", "bool", "IsError", "=", "parseSysAlias", "(", "Head", ",", "NameLoc", ",", "Operands", ")", ";", "if", "(", "IsError", "&&", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "IsError", ";", "}", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateToken", "(", "Head", ",", "false", ",", "NameLoc", ",", "getContext", "(", ")", ")", ")", ";", "Mnemonic", "=", "Head", ";", "if", "(", "Head", "==", "<STR_LIT>", "&&", "Next", "!=", "StringRef", "::", "npos", ")", "{", "Start", "=", "Next", ";", "Next", "=", "Name", ".", "find", "(", "'.'", ",", "Start", "+", "<NUM_LIT>", ")", ";", "Head", "=", "Name", ".", "slice", "(", "Start", "+", "<NUM_LIT>", ",", "Next", ")", ";"], "ground_truth": ["SMLoc", "SuffixLoc", "=", "SMLoc", "::", "getFromPointer", "(", "NameLoc", ".", "getPointer", "(", ")", "+", "(", "Head", ".", "data", "(", ")", "-", "Name", ".", "data", "(", ")", ")", ")", ";"], "File": "AArch64AsmParser (2)1", "Func": "ParseInstruction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11989, "Length": 389, "Cover_Rate": 0.43658810325476993, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "TpEntry", ",", "Dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "AddDestReg", ")", ".", "addUse", "(", "OpSizeReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "Register", "BicDestReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "TpEntry", ",", "Dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "BicDestReg", ")", ".", "addUse", "(", "AddDestReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "Register", "LsrDestReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "TpEntry", ",", "Dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "LsrDestReg", ")", ".", "addUse", "(", "BicDestReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "Register", "TotalIterationsReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "TpEntry", ",", "Dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "TotalIterationsReg", ")", ".", "addUse", "(", "LsrDestReg", ",", "RegState", "::", "Kill", ")", ";", "BuildMI", "(", "TpEntry", ",", "Dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addUse", "(", "TotalIterationsReg", ")", ".", "addMBB", "(", "TpExit", ")", ";", "return", "TotalIterationsReg", ";"], "ground_truth": ["}"], "File": "ARMISelLowering123", "Func": "genTPEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11990, "Length": 211, "Cover_Rate": 0.7589928057553957, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Imm2", ";", "if", "(", "Val", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "!", "isInt32Immediate", "(", "Val", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Imm2", ")", ")", "return", "false", ";", "unsigned", "MB", ",", "ME", ";", "if", "(", "isRunOfOnes", "(", "~", "(", "Imm", "^", "Imm2", ")", ",", "MB", ",", "ME", ")", "&&", "!", "(", "~", "Imm", "&", "Imm2", ")", ")", "{"], "ground_truth": ["SDLoc", "dl", "(", "N", ")", ";"], "File": "PPCISelDAGToDAG1", "Func": "tryAsSingleRLWIMI", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11991, "Length": 65, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "else", "{", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "<NUM_LIT>", "*", "(", "ArgNo", "-", "<NUM_LIT>", ")", ",", "true", ",", "false", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "<STR_LIT>", ")", ";", "ArgVal", "=", "DAG", ".", "getLoad", "(", "ObjectVT", ",", "dl", ",", "Chain", ",", "FIN", ",", "NULL", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "}", "InVals", ".", "push_back", "(", "ArgVal", ")", ";", "}", "if", "(", "isVarArg", ")", "{", "VarArgsOffset", "=", "Ins", ".", "size", "(", ")", "*", "<NUM_LIT>", ";", "std", "::", "vector", "<", "SDValue", ">", "LS", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "args_int", "[", "i", "]", ")", ")", "args_int", "[", "i", "]", "=", "AddLiveIn", "(", "MF", ",", "args_int", "[", "i", "]", ",", "&", "<STR_LIT>", ")", ";", "SDValue", "argt", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "args_int", "[", "i", "]", ",", "<STR_LIT>", ")", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "*", "(", "<NUM_LIT>", "-", "i", ")", ",", "true", ",", "false", ")", ";", "if", "(", "i", "==", "<NUM_LIT>", ")", "VarArgsBase", "=", "FI", ";", "SDValue", "SDFI", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "<STR_LIT>", ")", ";", "LS", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "argt", ",", "SDFI", ",", "NULL", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "args_float", "[", "i", "]", ")", ")", "args_float", "[", "i", "]", "=", "AddLiveIn", "(", "MF", ",", "args_float", "[", "i", "]", ",", "&", "<STR_LIT>", ")", ";"], "ground_truth": ["argt", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "args_float", "[", "i", "]", ",", "<STR_LIT>", ")", ";"], "File": "AlphaISelLowering1", "Func": "LowerFormalArguments", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11992, "Length": 280, "Cover_Rate": 0.39106145251396646, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Optional", "<", "MCFixupKind", ">", "<ISA_LIT>AsmBackend", "::", "getFixupKind", "(", "StringRef", "Name", ")", "const", "{", "return", "StringSwitch", "<", "Optional", "<", "MCFixupKind", ">>", "(", "Name", ")", ".", "Case", "(", "<STR_LIT>", ",", "(", "MCFixupKind", ")", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "FK_Data_4", ")", ".", "Case", "(", "<STR_LIT>", ",", "(", "MCFixupKind", ")", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "(", "MCFixupKind", ")", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "(", "MCFixupKind", ")", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "(", "MCFixupKind", ")", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "(", "MCFixupKind", ")", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "(", "MCFixupKind", ")", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "(", "MCFixupKind", ")", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "(", "MCFixupKind", ")", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "(", "MCFixupKind", ")", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "(", "MCFixupKind", ")", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "(", "MCFixupKind", ")", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "(", "MCFixupKind", ")", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "(", "MCFixupKind", ")", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "(", "MCFixupKind", ")", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "(", "MCFixupKind", ")", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "(", "MCFixupKind", ")", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "(", "MCFixupKind", ")", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "(", "MCFixupKind", ")", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "(", "MCFixupKind", ")", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "(", "MCFixupKind", ")", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "(", "MCFixupKind", ")", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "(", "MCFixupKind", ")", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "(", "MCFixupKind", ")", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "(", "MCFixupKind", ")", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "(", "MCFixupKind", ")", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "(", "MCFixupKind", ")", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "(", "MCFixupKind", ")", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "(", "MCFixupKind", ")", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "(", "MCFixupKind", ")", "<STR_LIT>", ")", ".", "Default", "(", "MCAsmBackend", "::", "getFixupKind", "(", "Name", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmBackend50", "Func": "getFixupKind", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11993, "Length": 342, "Cover_Rate": 0.8507462686567164, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_vcvtss2sh_mask_round", "(", "__D", ",", "__C", ",", "__A", ",", "__B", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm_mask_cvt_roundss_sh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11994, "Length": 15, "Cover_Rate": 0.3191489361702128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DefinesOptionalPredicate", "(", "MI", ",", "&", "CPSR", ")", ")", "{", "if", "(", "CPSR", ")", "AddDefaultT1CC", "(", "MIB", ")", ";"], "ground_truth": ["else", "AddDefaultCC", "(", "MIB", ")", ";"], "File": "ARMFastISel23", "Func": "AddOptionalDefs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11995, "Length": 26, "Cover_Rate": 0.36619718309859156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "MCInst", "TmpInst", ";"], "ground_truth": ["MCInstLowering", ".", "Lower", "(", "MI", ",", "TmpInst", ")", ";"], "File": "CJGAsmPrinter", "Func": "EmitInstruction", "Target": "CJG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11996, "Length": 23, "Cover_Rate": 0.71875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "fail", "(", "SDLoc", "DL", ",", "SelectionDAG", "&", "DAG", ",", "const", "char", "*", "Msg", ",", "SDValue", "Val", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";"], "ground_truth": ["std", "::", "string", "Str", ";"], "File": "BPFISelLowering29", "Func": "fail", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11997, "Length": 35, "Cover_Rate": 0.4069767441860465, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "N0", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "!", "N0", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "auto", "*", "ShiftC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ";", "auto", "*", "AndC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "ShiftC", "||", "!", "AndC", ")", "return", "SDValue", "(", ")", ";", "APInt", "MaskVal", "=", "AndC", "->", "getAPIntValue", "(", ")", ";", "APInt", "NewMaskVal", "=", "MaskVal", ".", "lshr", "(", "ShiftC", "->", "getAPIntValue", "(", ")", ")", ";", "unsigned", "OldMaskSize", "=", "MaskVal", ".", "getMinSignedBits", "(", ")", ";", "unsigned", "NewMaskSize", "=", "NewMaskVal", ".", "getMinSignedBits", "(", ")", ";", "if", "(", "(", "OldMaskSize", ">", "<NUM_LIT>", "&&", "NewMaskSize", "<=", "<NUM_LIT>", ")", "||", "(", "OldMaskSize", ">", "<NUM_LIT>", "&&", "NewMaskSize", "<=", "<NUM_LIT>", ")", ")", "{"], "ground_truth": ["SDLoc", "DL", "(", "N", ")", ";"], "File": "X86ISelLowering143", "Func": "combineShiftRightLogical", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11998, "Length": 134, "Cover_Rate": 0.5537190082644629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "InSVT", "=", "InVT", ".", "getScalarType", "(", ")", ";", "if", "(", "InVT", ".", "isVector", "(", ")", "&&", "(", "InSVT", "==", "<STR_LIT>", "||", "InSVT", "==", "<STR_LIT>", "||", "(", "InSVT", "==", "<STR_LIT>", "&&", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "InVT", ")", ")", ")", ")", "{", "SDLoc", "dl", "(", "N", ")", ";", "EVT", "DstVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "<STR_LIT>", ",", "InVT", ".", "getVectorNumElements", "(", ")", ")", ";", "SDValue", "P", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DstVT", ",", "Op0", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "P", ")", ";", "}", "if", "(", "InVT", ".", "getScalarSizeInBits", "(", ")", ">", "<NUM_LIT>", "&&", "!", "Subtarget", ".", "hasDQI", "(", ")", ")", "{", "unsigned", "BitWidth", "=", "InVT", ".", "getScalarSizeInBits", "(", ")", ";", "unsigned", "NumSignBits", "=", "DAG", ".", "ComputeNumSignBits", "(", "Op0", ")", ";", "if", "(", "NumSignBits", ">=", "(", "BitWidth", "-", "<NUM_LIT>", ")", ")", "{", "EVT", "TruncVT", "=", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "InVT", ".", "isVector", "(", ")", ")", "TruncVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "TruncVT", ",", "InVT", ".", "getVectorNumElements", "(", ")", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "Trunc", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "TruncVT", ",", "Op0", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Trunc", ")", ";", "}", "}", "if", "(", "!", "Subtarget", ".", "useSoftFloat", "(", ")", "&&", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "LoadSDNode", "*", "Ld", "=", "cast", "<", "LoadSDNode", ">", "(", "Op0", ".", "getNode", "(", ")", ")", ";", "EVT", "LdVT", "=", "Ld", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "Ld", "->", "isVolatile", "(", ")", "&&", "!", "VT", ".", "isVector", "(", ")", "&&", "<STR_LIT>", "(", "Op0", ".", "getNode", "(", ")", ")", "&&", "Op0", ".", "hasOneUse", "(", ")", "&&", "!", "Subtarget", ".", "is64Bit", "(", ")", "&&", "LdVT", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["SDValue", "FILDChain", "=", "Subtarget", ".", "getTargetLowering", "(", ")", "->", "BuildFILD", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "LdVT", ",", "Ld", "->", "getChain", "(", ")", ",", "Op0", ",", "DAG", ")", ";"], "File": "X86ISelLowering115", "Func": "combineSIntToFP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11999, "Length": 372, "Cover_Rate": 0.7591836734693878, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "&", "STI", "=", "MI", "->", "getMF", "(", ")", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "if", "(", "MMO", "->", "getSize", "(", ")", "==", "<NUM_LIT>", "&&", "(", "!", "STI", ".", "systemSupportsUnalignedAccess", "(", ")", "&&", "MMO", "->", "getAlign", "(", ")", "<", "MMO", "->", "getSize", "(", ")", ")", ")", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "MipsRegisterBankInfo15", "Func": "isGprbTwoInstrUnalignedLoadOrStore", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12000, "Length": 56, "Cover_Rate": 0.56, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "arm_cortex_m7_branch_cost", "(", "bool", "speed_p", ",", "bool", "predictable_p", ")", "{", "return", "speed_p", "?", "<NUM_LIT>", ":", "arm_default_branch_cost", "(", "speed_p", ",", "predictable_p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "arm_cortex_m7_branch_cost", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12001, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "icode", "=", "(", "fcode", "==", "AARCH64_BUILTIN_GET_FPSR", ")", "?", "CODE_FOR_get_fpsr", ":", "CODE_FOR_get_fpcr", ";", "target", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "target", ")", ";", "}", "else", "{", "target", "=", "NULL_RTX", ";", "icode", "=", "(", "fcode", "==", "AARCH64_BUILTIN_SET_FPSR", ")", "?", "CODE_FOR_set_fpsr", ":", "CODE_FOR_set_fpcr", ";", "arg0", "=", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ";", "op0", "=", "force_reg", "(", "SImode", ",", "expand_normal", "(", "arg0", ")", ")", ";", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op0", ")", ";", "}", "emit_insn", "(", "pat", ")", ";", "return", "target", ";", "}", "if", "(", "fcode", ">=", "AARCH64_SIMD_BUILTIN_BASE", "&&", "fcode", "<=", "AARCH64_SIMD_BUILTIN_MAX", ")", "return", "aarch64_simd_expand_builtin", "(", "fcode", ",", "exp", ",", "target", ")", ";", "else", "if", "(", "fcode", ">=", "AARCH64_CRC32_BUILTIN_BASE", "&&", "fcode", "<=", "AARCH64_CRC32_BUILTIN_MAX", ")", "return", "aarch64_crc32_expand_builtin", "(", "fcode", ",", "exp", ",", "target", ")", ";", "if", "(", "fcode", "==", "AARCH64_BUILTIN_RSQRT_DF", "||", "fcode", "==", "AARCH64_BUILTIN_RSQRT_SF", "||", "fcode", "==", "AARCH64_BUILTIN_RSQRT_V2DF", "||", "fcode", "==", "AARCH64_BUILTIN_RSQRT_V2SF", "||", "fcode", "==", "AARCH64_BUILTIN_RSQRT_V4SF", ")", "return", "aarch64_expand_builtin_rsqrt", "(", "fcode", ",", "exp", ",", "target", ")", ";", "gcc_unreachable", "(", ")", ";"], "ground_truth": ["}"], "File": "aarch64-builtins3", "Func": "aarch64_expand_builtin", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12002, "Length": 167, "Cover_Rate": 0.6600790513833992, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "ResTy", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getSimpleVT", "(", ")", ";", "if", "(", "HST", "->", "isHVXVectorType", "(", "ResTy", ",", "true", ")", ")", "return", "SelectHvxVAlign", "(", "N", ")", ";", "const", "SDLoc", "&", "dl", "(", "N", ")", ";", "unsigned", "VecLen", "=", "ResTy", ".", "getSizeInBits", "(", ")", ";", "if", "(", "VecLen", "==", "<NUM_LIT>", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ")", "}", ";", "SDNode", "*", "R", "=", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl", ",", "<STR_LIT>", ",", "Ops", ")", ";", "SDValue", "M0", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "M1", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDNode", "*", "C", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "M0", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "M1", ")", ";", "SDNode", "*", "S", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SDValue", "(", "R", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "C", ",", "<NUM_LIT>", ")", ")", ";", "SDValue", "E", "=", "CurDAG", "->", "getTargetExtractSubreg", "(", "<STR_LIT>", ",", "dl", ",", "ResTy", ",", "SDValue", "(", "S", ",", "<NUM_LIT>", ")", ")", ";", "ReplaceNode", "(", "N", ",", "E", ".", "getNode", "(", ")", ")", ";", "}", "else", "{", "assert", "(", "VecLen", "==", "<NUM_LIT>", ")", ";"], "ground_truth": ["SDNode", "*", "Pu", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "HexagonISelDAGToDAG10", "Func": "SelectVAlign", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12003, "Length": 275, "Cover_Rate": 0.7554945054945055, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>16RegisterInfo", "::", "requiresRegisterScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "Mips16RegisterInfo11", "Func": "requiresRegisterScavenging", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12004, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getParser", "(", ")", ".", "clearPendingErrors", "(", ")", ";", "if", "(", "PendingErrors", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "Result", ")", "return", "MatchOperand_NoMatch", ";"], "ground_truth": ["return", "MatchOperand_Success", ";"], "File": "SystemZAsmParser1", "Func": "tryParseRegister", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12005, "Length": 25, "Cover_Rate": 0.36231884057971014, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FStub", "->", "addFnAttr", "(", "<STR_LIT>", ")", ";", "FStub", "->", "setSection", "(", "SectionName", ")", ";", "BasicBlock", "*", "BB", "=", "BasicBlock", "::", "Create", "(", "Context", ",", "<STR_LIT>", ",", "FStub", ")", ";", "InlineAsmHelper", "IAH", "(", "Context", ",", "BB", ")", ";", "FPReturnVariant", "RV", "=", "whichFPReturnVariant", "(", "FStub", "->", "getReturnType", "(", ")", ")", ";", "FPParamVariant", "PV", "=", "whichFPParamVariantNeeded", "(", "F", ")", ";", "swapFPIntParams", "(", "PV", ",", "M", ",", "IAH", ",", "LE", ",", "true", ")", ";", "if", "(", "RV", "!=", "NoFPRet", ")", "{", "IAH", ".", "Out", "(", "<STR_LIT>", ")", ";", "IAH", ".", "Out", "(", "<STR_LIT>", "+", "Name", ")", ";", "}", "else", "{", "IAH", ".", "Out", "(", "<STR_LIT>", "+", "Name", "+", "<STR_LIT>", ")", ";", "IAH", ".", "Out", "(", "<STR_LIT>", "+", "Name", "+", "<STR_LIT>", ")", ";", "}", "switch", "(", "RV", ")", "{", "case", "FRet", ":", "IAH", ".", "Out", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "DRet", ":", "if", "(", "LE", ")", "{", "IAH", ".", "Out", "(", "<STR_LIT>", ")", ";", "IAH", ".", "Out", "(", "<STR_LIT>", ")", ";", "}", "else", "{", "IAH", ".", "Out", "(", "<STR_LIT>", ")", ";", "IAH", ".", "Out", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "Mips16HardFloat", "Func": "assureFPCallStub", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12006, "Length": 176, "Cover_Rate": 0.36666666666666664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SHUXIAsmBackend", "Func": "getNumFixupKinds", "Target": "SHUXI", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12007, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TT", ".", "isOSBinFormatELF", "(", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "new", "<ISA_LIT>AsmBackend", "(", "T", ",", "TT", ".", "getOS", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "DLXAsmBackend", "Func": "createDLXAsmBackend", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12008, "Length": 28, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_cvttpd2uqq128_mask", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2di", ")", "_mm_setzero_si128", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vldqintrin", "Func": "_mm_cvttpd_epu64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12009, "Length": 26, "Cover_Rate": 0.5777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Log2IfPositive", "<=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Op0Op2", "=", "Op0", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "ExtendTy", "=", "cast", "<", "VTSDNode", ">", "(", "Op0Op2", ")", "->", "getVT", "(", ")", ";", "unsigned", "ExtendTySize", "=", "ExtendTy", ".", "getSizeInBits", "(", ")", ";", "unsigned", "Log2", "=", "Log2IfPositive", ";", "if", "(", "(", "Op0Opcode", "==", "<STR_LIT>", "&&", "Log2", ">=", "ExtendTySize", ")", "||", "Log2", "==", "ExtendTySize", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "Op0", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op0", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op0Op2", "}", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op0", ")", ",", "Op0", "->", "getVTList", "(", ")", ",", "makeArrayRef", "(", "Ops", ",", "Op0", "->", "getNumOperands", "(", ")", ")", ")", ";", "}", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "MipsSEISelLowering (2)4", "Func": "performANDCombine", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12010, "Length": 128, "Cover_Rate": 0.5059288537549407, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "VTSDNode", "*", "TypeNode", "=", "cast", "<", "VTSDNode", ">", "(", "V", ".", "getNode", "(", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "(", "TypeNode", "->", "getVT", "(", ")", "==", "<STR_LIT>", "&&", "width", "==", "<NUM_LIT>", ")", "||", "(", "TypeNode", "->", "getVT", "(", ")", "==", "<STR_LIT>", "&&", "width", "==", "<NUM_LIT>", ")", ")", "{", "ExtType", "=", "<STR_LIT>", ";", "return", "true", ";", "}", "return", "false", ";", "}", "case", "<STR_LIT>", ":", "{", "VTSDNode", "*", "TypeNode", "=", "cast", "<", "VTSDNode", ">", "(", "V", ".", "getNode", "(", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "(", "TypeNode", "->", "getVT", "(", ")", "==", "<STR_LIT>", "&&", "width", "==", "<NUM_LIT>", ")", "||", "(", "TypeNode", "->", "getVT", "(", ")", "==", "<STR_LIT>", "&&", "width", "==", "<NUM_LIT>", ")", ")", "{", "ExtType", "=", "<STR_LIT>", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "AArch64ISelLowering (2)1", "Func": "checkValueWidth", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12011, "Length": 131, "Cover_Rate": 0.409375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "pattern", ")", "!=", "SET", ")", "return", "false", ";", "src", "=", "SET_SRC", "(", "pattern", ")", ";"], "ground_truth": ["return", "(", "GET_CODE", "(", "src", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", "==", "UNSPEC", "&&", "XINT", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "==", "UNSPEC_HW1_LAST_PCREL", ")", ";"], "File": "tilegx", "Func": "match_pcrel_step1", "Target": "tilegx", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 12012, "Length": 55, "Cover_Rate": 0.7333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "IsAllOf", "&&", "Subtarget", ".", "hasSSE41", "(", ")", ")", "{", "SDValue", "BC", "=", "peekThroughBitcasts", "(", "Vec", ")", ";", "if", "(", "BC", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", "(", "BC", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ")", "{", "MVT", "TestVT", "=", "VecVT", ".", "is128BitVector", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "V", "=", "DAG", ".", "getBitcast", "(", "TestVT", ",", "BC", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "EFLAGS", ")", ",", "<STR_LIT>", ",", "V", ",", "V", ")", ";", "}", "}", "if", "(", "Vec", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "VecVT", "==", "<STR_LIT>", ")", "{", "SDValue", "VecOp0", "=", "Vec", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "VecOp1", "=", "Vec", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "bool", "SignExt0", "=", "DAG", ".", "ComputeNumSignBits", "(", "VecOp0", ")", ">", "<NUM_LIT>", ";", "bool", "SignExt1", "=", "DAG", ".", "ComputeNumSignBits", "(", "VecOp1", ")", ">", "<NUM_LIT>", ";", "if", "(", "IsAnyOf", "&&", "CmpBits", "==", "<NUM_LIT>", "&&", "VecOp1", ".", "isUndef", "(", ")", ")", "{", "SDLoc", "DL", "(", "EFLAGS", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "VecOp0", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Result", ")", ";", "Result", "=", "DAG", ".", "getZExtOrTrunc", "(", "Result", ",", "DL", ",", "<STR_LIT>", ")", ";", "if", "(", "!", "SignExt0", ")", "{", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Result", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Result", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "}", "if", "(", "CmpBits", ">=", "<NUM_LIT>", "&&", "Subtarget", ".", "hasInt256", "(", ")", "&&", "VecOp0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "VecOp1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "VecOp0", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "VecOp1", ".", "getOperand", "(", "<NUM_LIT>", ")", "&&", "VecOp0", ".", "getConstantOperandAPInt", "(", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "VecOp1", ".", "getConstantOperandAPInt", "(", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "(", "IsAnyOf", "||", "(", "SignExt0", "&&", "SignExt1", ")", ")", ")", "{", "SDLoc", "DL", "(", "EFLAGS", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "VecOp0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Result", ")", ";"], "File": "X86ISelLowering167", "Func": "combineSetCCMOVMSK", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12013, "Length": 384, "Cover_Rate": 0.3221476510067114, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "MBB", ":", "Fn", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MBB", ".", "getNumber", "(", ")", "<<", "<STR_LIT>", ")", ";", "if", "(", "MBB", ".", "empty", "(", ")", ")", "{", "continue", ";", "}", "if", "(", "<ISA_LIT>NumDebugNops", ")", "{", "insertDebugNops", "(", "MBB", ",", "<ISA_LIT>NumDebugNops", ")", ";", "}", "else", "{", "resolveBlockLatency", "(", "MBB", ")", ";", "fixSmallLoops", "(", "MBB", ")", ";", "}", "}", "if", "(", "<ISA_LIT>NumDebugNops", ")", "{", "return", "true", ";", "}", "else", "resolveFunctionLatency", "(", "Fn", ")", ";", "for", "(", "auto", "&", "MBB", ":", "Fn", ")", "{", "if", "(", "!", "MBB", ".", "empty", "(", ")", ")", "{", "resolveCrossBlockLatency", "(", "MBB", ")", ";", "}", "}", "for", "(", "auto", "&", "MBB", ":", "Fn", ")", "{", "if", "(", "!", "MBB", ".", "empty", "(", ")", ")", "{", "resolveCrossBlockLatency", "(", "MBB", ",", "false", ",", "true", ")", ";", "}", "}", "for", "(", "auto", "&", "MBB", ":", "Fn", ")", "{", "if", "(", "!", "MBB", ".", "empty", "(", ")", ")", "{", "fillLoopDelaySlot", "(", "MBB", ")", ";", "}", "}", "for", "(", "auto", "&", "MBB", ":", "Fn", ")", "{", "if", "(", "!", "MBB", ".", "empty", "(", ")", ")", "{", "ensureLoopEndAndJmpLatency", "(", "MBB", ")", ";", "}", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "TPCLatencyResolver", "Func": "runOnMachineFunction", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12014, "Length": 192, "Cover_Rate": 0.7007299270072993, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__a", "<", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon1_vcltq_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12015, "Length": 8, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_ternarylogic_epi64", "(", "__m512i", "__A", ",", "__mmask8", "__U", ",", "__m512i", "__B", ",", "__m512i", "__C", ",", "const", "int", "__imm", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_pternlogq512_mask", "(", "(", "__v8di", ")", "__A", ",", "(", "__v8di", ")", "__B", ",", "(", "__v8di", ")", "__C", ",", "(", "unsigned", "char", ")", "__imm", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin2", "Func": "_mm512_mask_ternarylogic_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12016, "Length": 66, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "cfun", "->", "machine", "->", "va_args_size", "!=", "<NUM_LIT>", ")", "{", "sp_adjust", "=", "cfun", "->", "machine", "->", "va_args_size", "+", "cfun", "->", "machine", "->", "va_args_area_padding_bytes", ";", "nds32_emit_adjust_frame", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "sp_adjust", ")", ";", "}", "if", "(", "!", "sibcall_p", ")", "emit_jump_insn", "(", "gen_return_internal", "(", ")", ")", ";", "return", ";", "}", "if", "(", "frame_pointer_needed", ")", "{", "if", "(", "cfun", "->", "machine", "->", "callee_saved_first_fpr_regno", "!=", "SP_REGNUM", ")", "{", "int", "gpr_padding", "=", "cfun", "->", "machine", "->", "callee_saved_area_gpr_padding_bytes", ";", "sp_adjust", "=", "cfun", "->", "machine", "->", "fp_size", "+", "cfun", "->", "machine", "->", "gp_size", "+", "cfun", "->", "machine", "->", "lp_size", "+", "cfun", "->", "machine", "->", "callee_saved_gpr_regs_size", "+", "cfun", "->", "machine", "->", "eh_return_data_regs_size", "+", "cfun", "->", "machine", "->", "callee_saved_area_gpr_padding_bytes", "+", "cfun", "->", "machine", "->", "callee_saved_fpr_regs_size", ";", "nds32_emit_adjust_frame", "(", "stack_pointer_rtx", ",", "hard_frame_pointer_rtx", ",", "-", "<NUM_LIT>", "*", "sp_adjust", ")", ";", "nds32_emit_pop_fpr_callee_saved", "(", "gpr_padding", ")", ";", "}", "else", "{", "sp_adjust", "=", "cfun", "->", "machine", "->", "fp_size", "+", "cfun", "->", "machine", "->", "gp_size", "+", "cfun", "->", "machine", "->", "lp_size", "+", "cfun", "->", "machine", "->", "callee_saved_gpr_regs_size", "+", "cfun", "->", "machine", "->", "eh_return_data_regs_size", ";", "nds32_emit_adjust_frame", "(", "stack_pointer_rtx", ",", "hard_frame_pointer_rtx", ",", "-", "<NUM_LIT>", "*", "sp_adjust", ")", ";", "}", "}", "else", "{"], "ground_truth": ["if", "(", "cfun", "->", "machine", "->", "callee_saved_first_fpr_regno", "!=", "SP_REGNUM", ")", "{"], "File": "nds325", "Func": "nds32_expand_epilogue", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12017, "Length": 198, "Cover_Rate": 0.3680297397769517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "X", "(", "getThe<ISA_LIT>Target32", "(", ")", ")", ";", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "Y", "(", "getThe<ISA_LIT>Target64", "(", ")", ")", ";", "initialize<ISA_LIT>LowerEmscriptenEHSjLjPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyTargetMachine12", "Func": "LLVMInitializeWebAssemblyTarget", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12018, "Length": 33, "Cover_Rate": 0.868421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int8x8x2_t", "__rv", ";", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint8x8_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint8x8_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint8x8_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "ground_truth": ["__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint8x8_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "File": "arm", "Func": "neon_vtrn_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12019, "Length": 143, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Done", ")", "return", ";", "assert", "(", "(", "Offset", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "<STR_LIT>", ")", "==", "<STR_LIT>", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "<STR_LIT>", ")", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "ScratchReg", "=", "<NUM_LIT>", ";", "int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "<STR_LIT>", "Pred", "=", "(", "PIdx", "==", "-", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "(", "<STR_LIT>", ")", "MI", ".", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "PredReg", "=", "(", "PIdx", "==", "-", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "MI", ".", "getOperand", "(", "PIdx", "+", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "Offset", "==", "<NUM_LIT>", ")", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ",", "false", ",", "false", ")", ";", "else", "{", "ScratchReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "<STR_LIT>", ")", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "emit<ISA_LIT>RegPlusImmediate", "(", "MBB", ",", "II", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "ScratchReg", ",", "FrameReg", ",", "Offset", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";", "else", "{", "assert", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", ";", "emitT2RegPlusImmediate", "(", "MBB", ",", "II", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "ScratchReg", ",", "FrameReg", ",", "Offset", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";", "}", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "ScratchReg", ",", "false", ",", "false", ",", "true", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo57", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12020, "Length": 238, "Cover_Rate": 0.4204946996466431, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getPhysRegClass", "(", "Reg", ")", ";", "return", "TRI", "->", "getSubRegClass", "(", "RC", ",", "SubReg", ")", ";", "}", "MachineInstr", "*", "Def", "=", "MRI", ".", "getVRegDef", "(", "Reg", ")", ";", "if", "(", "Def", "->", "getOpcode", "(", ")", "!=", "AMDGPU", "::", "COPY", ")", "{"], "ground_truth": ["return", "TRI", "->", "getSubRegClass", "(", "MRI", ".", "getRegClass", "(", "Reg", ")", ",", "SubReg", ")", ";"], "File": "SIFixSGPRCopies1", "Func": "inferRegClassFromDef", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12021, "Length": 62, "Cover_Rate": 0.47692307692307695, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vst3_lane_u16", "(", "uint16_t", "*", "__a", ",", "uint16x4x3_t", "__b", ",", "const", "int", "__c", ")", "{"], "ground_truth": ["union", "{", "uint16x4x3_t", "__i", ";", "__builtin_neon_ei", "__o", ";", "}", "__bu", "=", "{", "__b", "}", ";"], "File": "arm", "Func": "neon_vst3_lane_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12022, "Length": 29, "Cover_Rate": 0.6444444444444445, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "Prefix", "==", "<STR_LIT>", ")", "{", "Int", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "Prefix", "==", "<STR_LIT>", ")", "{", "Int", "=", "<NUM_LIT>", ";", "}", "else", "{", "if", "(", "Prefix", "!=", "<STR_LIT>", "&&", "Prefix", "!=", "<STR_LIT>", "&&", "Prefix", "!=", "<STR_LIT>", "&&", "Prefix", "!=", "<STR_LIT>", "&&", "Prefix", "!=", "<STR_LIT>", "&&", "Prefix", "!=", "<STR_LIT>", "&&", "Prefix", "!=", "<STR_LIT>", "&&", "Prefix", "!=", "<STR_LIT>", "&&", "Prefix", "!=", "<STR_LIT>", ")", "{", "return", "MatchOperand_NoMatch", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "Prefix", "==", "<STR_LIT>", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "LBrac", ")", ")", "return", "MatchOperand_ParseFail", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "return", "MatchOperand_ParseFail", ";", "Int", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getIntVal", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "MatchOperand_ParseFail", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "return", "MatchOperand_ParseFail", ";", "Int", "+=", "(", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getIntVal", "(", ")", "<<", "<NUM_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "MatchOperand_ParseFail", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "return", "MatchOperand_ParseFail", ";", "Int", "+=", "(", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getIntVal", "(", ")", "<<", "<NUM_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "MatchOperand_ParseFail", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "return", "MatchOperand_ParseFail", ";", "Int", "+=", "(", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getIntVal", "(", ")", "<<", "<NUM_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RBrac", ")", ")", "return", "MatchOperand_ParseFail", ";"], "ground_truth": ["}", "else", "{"], "File": "AMDGPUAsmParser52", "Func": "parseDPPCtrl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12023, "Length": 369, "Cover_Rate": 0.5866454689984102, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "*", "RetType", "=", "F", ".", "getReturnType", "(", ")", ";", "return", "whichFPReturnVariant", "(", "RetType", ")", "!=", "NoFPRet", ";"], "ground_truth": ["}"], "File": "Mips16HardFloat", "Func": "needsFPReturnHelper", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12024, "Length": 19, "Cover_Rate": 0.6785714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setPICStyle", "(", "PICStyles", "::", "RIPRel", ")", ";", "}", "else", "if", "(", "isTargetCOFF", "(", ")", ")", "{", "setPICStyle", "(", "PICStyles", "::", "None", ")", ";", "}", "else", "if", "(", "isTargetDarwin", "(", ")", ")", "{", "if", "(", "isPositionIndependent", "(", ")", ")", "setPICStyle", "(", "PICStyles", "::", "StubPIC", ")", ";", "else", "{", "assert", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "DynamicNoPIC", ")", ";", "setPICStyle", "(", "PICStyles", "::", "StubDynamicNoPIC", ")", ";", "}", "}", "else", "if", "(", "isTargetELF", "(", ")", ")", "{"], "ground_truth": ["setPICStyle", "(", "PICStyles", "::", "GOT", ")", ";"], "File": "X86Subtarget99", "Func": "X86Subtarget", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12025, "Length": 84, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Value", ".", "isAbsolute", "(", ")", ")", "return", "false", ";"], "ground_truth": ["Res", "=", "evaluateAsInt64", "(", "Value", ".", "getConstant", "(", ")", ")", ";"], "File": "CAHPMCExpr", "Func": "evaluateAsConstant", "Target": "CAHP", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12026, "Length": 23, "Cover_Rate": 0.38333333333333336, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "getStoreRegOpcode", "(", "SrcReg", ",", "RC", ",", "isAligned", ",", "TM", ")", ";", "DebugLoc", "DL", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "Opc", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Addr", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "addOperand", "(", "Addr", "[", "i", "]", ")", ";", "MIB", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ";", "(", "*", "MIB", ")", ".", "setMemRefs", "(", "MMOBegin", ",", "MMOEnd", ")", ";", "NewMIs", ".", "push_back", "(", "MIB", ")", ";"], "ground_truth": ["}"], "File": "X86InstrInfo12", "Func": "storeRegToAddr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12027, "Length": 96, "Cover_Rate": 0.5962732919254659, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "bool", "<ISA_LIT>DAGToDAGISel", "::", "foldGlobalAddress", "(", "SDValue", "&", "N", ",", "SDValue", "&", "R", ")", "{", "return", "foldGlobalAddressImpl", "(", "N", ",", "R", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "HexagonISelDAGToDAG15", "Func": "foldGlobalAddress", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12028, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "MipsSEInstrInfo12", "Func": "getOppositeBranchOpc", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12029, "Length": 150, "Cover_Rate": 0.33783783783783783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "ParseLiteralValues", "(", "unsigned", "Size", ",", "SMLoc", "L", ")", "{", "auto", "parseOne", "=", "[", "&", "]", "(", ")", "->", "bool", "{", "const", "MCExpr", "*", "Value", ";"], "ground_truth": ["if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Value", ")", ")", "return", "true", ";"], "File": "MSP430AsmParser", "Func": "ParseLiteralValues", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12030, "Length": 42, "Cover_Rate": 0.5753424657534246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>LowOverheadLoopsPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getTargetTriple", "(", ")", ".", "isOSWindows", "(", ")", ")", "{", "addPass", "(", "createCFGuardLongjmpPass", "(", ")", ")", ";", "addPass", "(", "createEHContGuardCatchretPass", "(", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMTargetMachine1", "Func": "addPreEmitPass2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12031, "Length": 36, "Cover_Rate": 0.72, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MachineCombinerPattern", "::", "REASSOC_XMM_AMM_BMM", ":", "case", "MachineCombinerPattern", "::", "REASSOC_XY_BCA", ":", "case", "MachineCombinerPattern", "::", "REASSOC_XY_BAC", ":", "reassociateFMA", "(", "Root", ",", "Pattern", ",", "InsInstrs", ",", "DelInstrs", ",", "InstrIdxForVirtReg", ")", ";", "break", ";", "default", ":"], "ground_truth": ["TargetInstrInfo", "::", "genAlternativeCodeSequence", "(", "Root", ",", "Pattern", ",", "InsInstrs", ",", "DelInstrs", ",", "InstrIdxForVirtReg", ")", ";"], "File": "PPCInstrInfo", "Func": "genAlternativeCodeSequence", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12032, "Length": 47, "Cover_Rate": 0.47, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_cmpeq_epi16_mask", "(", "__mmask8", "__U", ",", "__m128i", "__A", ",", "__m128i", "__B", ")", "{"], "ground_truth": ["return", "(", "__mmask8", ")", "__builtin_ia32_pcmpeqw128_mask", "(", "(", "__v8hi", ")", "__A", ",", "(", "__v8hi", ")", "__B", ",", "__U", ")", ";"], "File": "avx512vlbwintrin", "Func": "_mm_mask_cmpeq_epi16_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12033, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_psubusw512_mask", "(", "(", "__v32hi", ")", "__A", ",", "(", "__v32hi", ")", "__B", ",", "(", "__v32hi", ")", "_mm512_setzero_hi", "(", ")", ",", "(", "__mmask32", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin4", "Func": "_mm512_maskz_subs_epu16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12034, "Length": 30, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initialize<ISA_LIT>TDCPassPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SystemZTDC", "Func": "SystemZTDCPass", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12035, "Length": 11, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "mips_find_gp_ref", "(", "bool", "*", "cache", ",", "bool", "(", "*", "pred", ")", "(", "rtx_insn", "*", ")", ")", "{", "rtx_insn", "*", "insn", ";", "if", "(", "!", "*", "cache", ")", "{", "push_topmost_sequence", "(", ")", ";", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "if", "(", "USEFUL_INSN_P", "(", "insn", ")", "&&", "pred", "(", "insn", ")", ")", "{", "*", "cache", "=", "true", ";", "break", ";", "}", "pop_topmost_sequence", "(", ")", ";"], "ground_truth": ["}"], "File": "mips4", "Func": "mips_find_gp_ref", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12036, "Length": 77, "Cover_Rate": 0.9390243902439024, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "if", "(", "!", "Subtarget", ".", "isDarwinABI", "(", ")", "||", "!", "Subtarget", ".", "hasAltivec", "(", ")", ")", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "if", "(", "Subtarget", ".", "isSVR4ABI", "(", ")", ")", "{", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", ")", "{", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "if", "(", "<ISA_LIT>FI", "->", "needsFP", "(", "MF", ")", ")", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "if", "(", "hasBasePointer", "(", "MF", ")", ")", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "if", "(", "Subtarget", ".", "isSVR4ABI", "(", ")", ")", "{", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "}", "}", "if", "(", "<ISA_LIT>FI", "->", "needsFP", "(", "MF", ")", ")", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "if", "(", "hasBasePointer", "(", "MF", ")", ")", "{"], "ground_truth": ["if", "(", "Subtarget", ".", "isSVR4ABI", "(", ")", "&&", "!", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", "&&", "MF", ".", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";"], "File": "PPCRegisterInfo36", "Func": "getReservedRegs", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12037, "Length": 234, "Cover_Rate": 0.508695652173913, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "flag_stack_usage_info", ")", "current_function_static_stack_size", "=", "size", ";", "if", "(", "(", "frame", "->", "mask", "|", "frame", "->", "fmask", ")", "!=", "<NUM_LIT>", ")", "{", "HOST_WIDE_INT", "step1", "=", "MIN", "(", "size", ",", "loongarch_first_stack_step", "(", "frame", ")", ")", ";", "insn", "=", "gen_add3_insn", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "-", "step1", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "emit_insn", "(", "insn", ")", ")", "=", "<NUM_LIT>", ";", "size", "-=", "step1", ";", "loongarch_for_each_saved_reg", "(", "size", ",", "loongarch_save_reg", ")", ";", "}", "if", "(", "frame_pointer_needed", ")", "{", "insn", "=", "gen_add3_insn", "(", "hard_frame_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "frame", "->", "hard_frame_pointer_offset", "-", "size", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "emit_insn", "(", "insn", ")", ")", "=", "<NUM_LIT>", ";", "loongarch_emit_stack_tie", "(", ")", ";", "}", "if", "(", "flag_stack_check", "==", "STATIC_BUILTIN_STACK_CHECK", "||", "flag_stack_clash_protection", ")", "{", "HOST_WIDE_INT", "first", "=", "get_stack_check_protect", "(", ")", ";", "if", "(", "frame", "->", "total_size", "==", "<NUM_LIT>", ")", "{", "dump_stack_clash_frame_info", "(", "NO_PROBE_NO_FRAME", ",", "false", ")", ";", "return", ";", "}", "if", "(", "crtl", "->", "is_leaf", "&&", "!", "cfun", "->", "calls_alloca", ")", "{", "HOST_WIDE_INT", "interval", ";", "if", "(", "flag_stack_clash_protection", ")", "interval", "=", "STACK_CLASH_PROTECTION_GUARD_SIZE", ";"], "ground_truth": ["else", "interval", "=", "PROBE_INTERVAL", ";"], "File": "loongarch1", "Func": "loongarch_expand_prologue", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12038, "Length": 174, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "Opcode", ";", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "Opcode", "=", "<STR_LIT>", ";", "const", "MCInstrDesc", "&", "Desc", "=", "TII", "->", "get", "(", "Opcode", ")", ";"], "ground_truth": ["assert", "(", "Desc", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "RISCVExpandPseudoInsts14", "Func": "expandVSetVL", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12039, "Length": 70, "Cover_Rate": 0.35, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "(", "!", "isThumb", "(", ")", "&&", "(", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", ")", ")", ")", "{", "CanAcceptCarrySet", "=", "true", ";", "}", "else", "CanAcceptCarrySet", "=", "false", ";", "if", "(", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "(", "Mnemonic", "==", "<STR_LIT>", "&&", "!", "isThumb", "(", ")", ")", "||", "(", "Mnemonic", "==", "<STR_LIT>", "&&", "isThumbOne", "(", ")", ")", "||", "(", "(", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", ")", "&&", "!", "isThumb", "(", ")", ")", "||", "(", "(", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", ")", "||", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", ")", ")", "&&", "!", "isThumb", "(", ")", ")", "||", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", ")", "||", "(", "Mnemonic", "==", "<STR_LIT>", "&&", "isThumbOne", "(", ")", ")", ")", "{", "CanAcceptPredicationCode", "=", "false", ";", "}", "else", "CanAcceptPredicationCode", "=", "true", ";", "if", "(", "isThumb", "(", ")", ")", "{", "if", "(", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", ")", "CanAcceptPredicationCode", "=", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser111", "Func": "getMnemonicAcceptInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12040, "Length": 331, "Cover_Rate": 0.9484240687679083, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "ELF<ISA_LIT>AsmBackend", "(", "T", ",", "STI", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SparcAsmBackend1", "Func": "createSparcAsmBackend", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12041, "Length": 18, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<STR_LIT>", "(", "ShuffleVectorSDNode", "*", "N", ",", "unsigned", "UnitSize", ",", "unsigned", "ShuffleKind", ",", "SelectionDAG", "&", "DAG", ")", "{", "if", "(", "DAG", ".", "getSubtarget", "(", ")", ".", "getDataLayout", "(", ")", "->", "isLittleEndian", "(", ")", ")", "{", "if", "(", "ShuffleKind", "==", "<NUM_LIT>", ")", "return", "isVMerge", "(", "N", ",", "UnitSize", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "ShuffleKind", "==", "<NUM_LIT>", ")", "return", "isVMerge", "(", "N", ",", "UnitSize", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "else", "return", "false", ";", "}", "else", "{", "if", "(", "ShuffleKind", "==", "<NUM_LIT>", ")", "return", "isVMerge", "(", "N", ",", "UnitSize", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "ShuffleKind", "==", "<NUM_LIT>", ")", "return", "isVMerge", "(", "N", ",", "UnitSize", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["else", "return", "false", ";"], "File": "PPCISelLowering148", "Func": "isVMRGLShuffleMask", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12042, "Length": 120, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PassConfig", "::", "addPreSched2", "(", ")", "{", "addPass", "(", "create<ISA_LIT>SetSpillBase", "(", ")", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "TPCTargetMachine", "Func": "addPreSched2", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12043, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "LEU", ":", "case", "GEU", ":", "code", "=", "reverse_condition", "(", "code", ")", ";", "reverse", "=", "true", ";", "case", "LTU", ":", "case", "GTU", ":", "if", "(", "code", "==", "GTU", ")", "{", "rtx", "tmp", "=", "op1", ";", "op1", "=", "op2", ";", "op2", "=", "tmp", ";", "}", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "sltu", "=", "gen_rtx_LTU", "(", "SImode", ",", "op1", ",", "op2", ")", ";", "if", "(", "reverse", ")", "{", "rtx", "tmp", "=", "copy_to_mode_reg", "(", "SImode", ",", "gen_rtx_NEG", "(", "SImode", ",", "sltu", ")", ")", ";", "emit_insn", "(", "gen_add3_insn", "(", "op0", ",", "tmp", ",", "const1_rtx", ")", ")", ";", "}", "else", "emit_insn", "(", "gen_rtx_SET", "(", "op0", ",", "sltu", ")", ")", ";"], "ground_truth": ["}"], "File": "visium3", "Func": "visium_expand_int_cstore", "Target": "visium", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 12044, "Length": 111, "Cover_Rate": 0.5045454545454545, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "C", "(", "getThe<ISA_LIT>64LETarget", "(", ")", ")", ";", "PassRegistry", "&", "PR", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initialize<ISA_LIT>BoolRetToIntPass", "(", "PR", ")", ";", "initialize<ISA_LIT>ExpandISELPass", "(", "PR", ")", ";"], "ground_truth": ["}"], "File": "PPCTargetMachine15", "Func": "LLVMInitializePowerPCTarget", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12045, "Length": 33, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "CfCount", ")", ";", "for", "(", "MachineInstr", "*", "MI", ":", "Clause", ".", "second", ")", "BB", "->", "splice", "(", "InsertPos", ",", "BB", ",", "MI", ")", ";"], "ground_truth": ["CfCount", "+=", "Clause", ".", "second", ".", "size", "(", ")", ";"], "File": "R600ControlFlowFinalizer16", "Func": "EmitALUClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12046, "Length": 50, "Cover_Rate": 0.45045045045045046, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "BI", ";", "MachineBasicBlock", "::", "iterator", "I", ",", "Next", ";", "for", "(", "I", "=", "MBB", ".", "begin", "(", ")", ";", "I", "!=", "MBB", ".", "end", "(", ")", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MI", "=", "*", "I", ";", "if", "(", "!", "isSafeToFold", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "continue", ";", "unsigned", "OpSize", "=", "TII", "->", "getOpSize", "(", "MI", ",", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "OpToFold", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "bool", "FoldingImm", "=", "OpToFold", ".", "isImm", "(", ")", ";", "if", "(", "!", "FoldingImm", "&&", "!", "OpToFold", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "FoldingImm", "&&", "!", "TII", "->", "isInlineConstant", "(", "OpToFold", ",", "OpSize", ")", "&&", "!", "MRI", ".", "hasOneUse", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "continue", ";", "if", "(", "OpToFold", ".", "isReg", "(", ")", "&&", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "OpToFold", ".", "getReg", "(", ")", ")", ")", "continue", ";", "MachineOperand", "&", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Dst", ".", "isReg", "(", ")", "&&", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Dst", ".", "getReg", "(", ")", ")", ")", "continue", ";", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "CopiesToReplace", ";", "std", "::", "vector", "<", "FoldCandidate", ">", "FoldList", ";", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "Use", "=", "MRI", ".", "use_begin", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ",", "E", "=", "MRI", ".", "use_end", "(", ")", ";", "Use", "!=", "E", ";", "++", "Use", ")", "{", "MachineInstr", "*", "UseMI", "=", "Use", "->", "getParent", "(", ")", ";", "foldOperand", "(", "OpToFold", ",", "UseMI", ",", "Use", ".", "getOperandNo", "(", ")", ",", "FoldList", ",", "CopiesToReplace", ",", "TII", ",", "TRI", ",", "MRI", ")", ";", "}", "for", "(", "MachineInstr", "*", "Copy", ":", "CopiesToReplace", ")", "Copy", "->", "addImplicitDefUseOperands", "(", "MF", ")", ";", "for", "(", "FoldCandidate", "&", "Fold", ":", "FoldList", ")", "{", "if", "(", "updateOperand", "(", "Fold", ",", "TRI", ")", ")", "{", "if", "(", "!", "Fold", ".", "isImm", "(", ")", ")", "{", "assert", "(", "Fold", ".", "OpToFold", "&&", "Fold", ".", "OpToFold", "->", "isReg", "(", ")", ")", ";", "MRI", ".", "clearKillFlags", "(", "Fold", ".", "OpToFold", "->", "getReg", "(", ")", ")", ";", "}"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", "<<", "<STR_LIT>", "<<", "Fold", ".", "UseOpNo", "<<", "<STR_LIT>", "<<", "*", "Fold", ".", "UseMI", "<<", "'\\n'", ")", ";"], "File": "SIFoldOperands51", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12047, "Length": 419, "Cover_Rate": 0.8413654618473896, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TargetIRAnalysis", "(", "[", "this", "]", "(", "Function", "&", "F", ")", "{", "return", "TargetTransformInfo", "(", "AMDGPUTTIImpl", "(", "this", ")", ")", ";", "}", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine35", "Func": "getTargetIRAnalysis", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12048, "Length": 25, "Cover_Rate": 0.78125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "pass", ".", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer16", "Func": "getLoopInfo", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12049, "Length": 12, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetELFStreamer", "::", "emitArch", "(", "unsigned", "Value", ")", "{"], "ground_truth": ["Arch", "=", "Value", ";"], "File": "ARMELFStreamer (2)", "Func": "emitArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12050, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "i386_pe_type_dllimport_p", "(", "tree", "decl", "ATTRIBUTE_UNUSED", ")", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "winnt-stubs2", "Func": "i386_pe_type_dllimport_p", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12051, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_rsqrt28_round_pd", "(", "__mmask8", "__U", ",", "__m512d", "__A", ",", "int", "__R", ")", "{"], "ground_truth": ["return", "(", "__m512d", ")", "__builtin_ia32_rsqrt28pd_mask", "(", "(", "__v8df", ")", "__A", ",", "(", "__v8df", ")", "_mm512_setzero_pd", "(", ")", ",", "(", "__mmask8", ")", "__U", ",", "__R", ")", ";"], "File": "avx512erintrin", "Func": "_mm512_maskz_rsqrt28_round_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12052, "Length": 51, "Cover_Rate": 0.9807692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "VLMULBits", "=", "static_cast", "<", "unsigned", ">", "(", "VLMUL", ")", ";", "unsigned", "VSEWBits", "=", "static_cast", "<", "unsigned", ">", "(", "VSEW", ")", ";", "unsigned", "VTypeI", "=", "(", "VSEWBits", "<<", "<NUM_LIT>", ")", "|", "(", "VLMULBits", "&", "<NUM_LIT>", ")", ";", "if", "(", "TailAgnostic", ")", "VTypeI", "|=", "<NUM_LIT>", ";", "if", "(", "MaskAgnostic", ")", "VTypeI", "|=", "<NUM_LIT>", ";", "return", "VTypeI", ";"], "ground_truth": ["}"], "File": "RISCVBaseInfo29", "Func": "encodeVTYPE", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12053, "Length": 57, "Cover_Rate": 0.76, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "size", "==", "<NUM_LIT>", ")", "{", "if", "(", "mode", "==", "VOIDmode", ")", "regs_available_for_popping", "=", "(", "<NUM_LIT>", "<<", "ARG_REGISTER", "(", "<NUM_LIT>", ")", ")", "|", "(", "<NUM_LIT>", "<<", "ARG_REGISTER", "(", "<NUM_LIT>", ")", ")", "|", "(", "<NUM_LIT>", "<<", "ARG_REGISTER", "(", "<NUM_LIT>", ")", ")", ";", "else", "regs_available_for_popping", "=", "(", "<NUM_LIT>", "<<", "ARG_REGISTER", "(", "<NUM_LIT>", ")", ")", "|", "(", "<NUM_LIT>", "<<", "ARG_REGISTER", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "if", "(", "size", "<=", "<NUM_LIT>", ")", "regs_available_for_popping", "=", "(", "<NUM_LIT>", "<<", "ARG_REGISTER", "(", "<NUM_LIT>", ")", ")", "|", "(", "<NUM_LIT>", "<<", "ARG_REGISTER", "(", "<NUM_LIT>", ")", ")", ";", "else", "if", "(", "size", "<=", "<NUM_LIT>", ")", "regs_available_for_popping", "=", "(", "<NUM_LIT>", "<<", "ARG_REGISTER", "(", "<NUM_LIT>", ")", ")", ";", "}", "for", "(", "available", "=", "regs_available_for_popping", ",", "required", "=", "regs_to_pop", ";", "required", "!=", "<NUM_LIT>", "&&", "available", "!=", "<NUM_LIT>", ";", "available", "&=", "~", "(", "available", "&", "-", "available", ")", ",", "required", "&=", "~", "(", "required", "&", "-", "required", ")", ")", "--", "pops_needed", ";", "if", "(", "available", ">", "<NUM_LIT>", ")", "regs_available_for_popping", "&=", "~", "available", ";", "else", "if", "(", "pops_needed", ")", "{", "if", "(", "regs_available_for_popping", "==", "<NUM_LIT>", "&&", "reg_containing_return_addr", "==", "LAST_ARG_REGNUM", ")", "{", "asm_fprintf", "(", "f", ",", "<STR_LIT>", ",", "LR_REGNUM", ",", "LAST_ARG_REGNUM", ")", ";", "reg_containing_return_addr", "=", "LR_REGNUM", ";", "}", "else", "if", "(", "size", ">", "<NUM_LIT>", ")", "{", "restore_a4", "=", "TRUE", ";", "asm_fprintf", "(", "f", ",", "<STR_LIT>", ",", "IP_REGNUM", ",", "LAST_ARG_REGNUM", ")", ";", "}", "if", "(", "reg_containing_return_addr", "!=", "LAST_ARG_REGNUM", ")", "{", "regs_available_for_popping", "|=", "<NUM_LIT>", "<<", "LAST_ARG_REGNUM", ";", "--", "pops_needed", ";", "}", "}", "thumb_pop", "(", "f", ",", "regs_available_for_popping", ")", ";", "if", "(", "reg_containing_return_addr", "==", "-", "<NUM_LIT>", ")", "{", "regs_to_pop", "&=", "~", "(", "<NUM_LIT>", "<<", "LR_REGNUM", ")", ";", "reg_containing_return_addr", "=", "number_of_first_bit_set", "(", "regs_available_for_popping", ")", ";", "regs_available_for_popping", "&=", "~", "(", "<NUM_LIT>", "<<", "reg_containing_return_addr", ")", ";", "}", "if", "(", "regs_available_for_popping", ")", "{", "int", "frame_pointer", ";", "frame_pointer", "=", "number_of_first_bit_set", "(", "regs_available_for_popping", ")", ";", "asm_fprintf", "(", "f", ",", "<STR_LIT>", ",", "ARM_HARD_FRAME_POINTER_REGNUM", ",", "frame_pointer", ")", ";", "regs_available_for_popping", "&=", "~", "(", "<NUM_LIT>", "<<", "frame_pointer", ")", ";", "regs_to_pop", "&=", "~", "(", "<NUM_LIT>", "<<", "ARM_HARD_FRAME_POINTER_REGNUM", ")", ";", "if", "(", "regs_available_for_popping", ")", "{"], "ground_truth": ["int", "stack_pointer", ";"], "File": "arm4", "Func": "thumb_exit", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12054, "Length": 330, "Cover_Rate": 0.4325032765399738, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "call_cookie", "&", "CALL_SHORT", ")", "return", "<NUM_LIT>", ";", "if", "(", "call_cookie", "&", "CALL_LONG", ")", "return", "<NUM_LIT>", ";", "if", "(", "TARGET_LONG_CALLS", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "bfin2", "Func": "bfin_longcall_p", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 12055, "Length": 29, "Cover_Rate": 0.5918367346938775, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_vcvtsd2sh_mask_round", "(", "__C", ",", "__B", ",", "_mm_setzero_ph", "(", ")", ",", "__A", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm_maskz_cvtsd_sh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12056, "Length": 17, "Cover_Rate": 0.40476190476190477, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "OpenRISCAsmPrinter", "Func": "getPassName", "Target": "OpenRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12057, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "TVT", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "Ops", ".", "assign", "(", "<NUM_LIT>", ",", "Cst", ")", ";", "TVT", "=", "<STR_LIT>", ";", "}", "else", "{", "Ops", ".", "assign", "(", "<NUM_LIT>", ",", "Cst", ")", ";", "TVT", "=", "<STR_LIT>", ";", "}", "Vec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "TVT", ",", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", ".", "size", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Vec", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering109", "Func": "getZeroVector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12058, "Length": 84, "Cover_Rate": 0.5874125874125874, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "R600SchedStrategy", "::", "releaseBottomNode", "(", "SUnit", "*", "SU", ")", "{"], "ground_truth": ["}"], "File": "R600MachineScheduler", "Func": "releaseBottomNode", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12059, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Changed", "=", "false", ";"], "ground_truth": ["for", "(", "MachineLoop", "::", "iterator", "I", "=", "L", "->", "begin", "(", ")", ",", "E", "=", "L", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{"], "File": "TPCSoftwareLoopPipelining", "Func": "findInnermostLoop", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12060, "Length": 34, "Cover_Rate": 0.43037974683544306, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ElimCompare", "(", "const", "<ISA_LIT>TargetMachine", "&", "tm", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "TII", "(", "nullptr", ")", ",", "TRI", "(", "nullptr", ")", "{"], "ground_truth": ["}"], "File": "SystemZElimCompare (2)", "Func": "SystemZElimCompare", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12061, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "UseGOT", "=", "Subtarget", "->", "GVIsIndirectSymbol", "(", "GV", ",", "RelocM", ")", ";", "if", "(", "UseGOT", ")", "{", "HiFixup", "=", "<STR_LIT>", ";", "LoFixup", "=", "<STR_LIT>", ";", "Alignment", "=", "<NUM_LIT>", ";", "}", "else", "{", "HiFixup", "=", "<STR_LIT>", ";", "LoFixup", "=", "<STR_LIT>", ";", "}", "SDValue", "GlobalRef", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ",", "<NUM_LIT>", ",", "HiFixup", ")", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ",", "<NUM_LIT>", ",", "LoFixup", ")", ",", "DAG", ".", "getConstant", "(", "Alignment", ",", "<STR_LIT>", ")", ")", ";", "if", "(", "UseGOT", ")", "{", "GlobalRef", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "GlobalRef", ")", ";", "}", "if", "(", "GN", "->", "getOffset", "(", ")", "!=", "<NUM_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "GlobalRef", ",", "DAG", ".", "getConstant", "(", "GN", "->", "getOffset", "(", ")", ",", "PtrVT", ")", ")", ";"], "ground_truth": ["return", "GlobalRef", ";"], "File": "AArch64ISelLowering160", "Func": "LowerGlobalAddressELF", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12062, "Length": 161, "Cover_Rate": 0.323943661971831, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Kind", "==", "k_Prefetch", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "Prefetch", ".", "Val", ";"], "File": "AArch64AsmParser (2)1", "Func": "getPrefetch", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12063, "Length": 14, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "Entry", "(", "const", "SortRegion", "*", "R", ")", ":", "TheRegion", "(", "R", ")", ",", "NumBlocksLeft", "(", "R", "->", "getNumBlocks", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "WebAssemblyCFGSort10", "Func": "Entry", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12064, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PassConfig", "::", "addGlobalInstructionSelect", "(", ")", "{"], "ground_truth": ["addPass", "(", "new", "InstructionSelect", "(", "getOptLevel", "(", ")", ")", ")", ";"], "File": "AArch64TargetMachine1", "Func": "addGlobalInstructionSelect", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12065, "Length": 18, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCCodeGenInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCCodeGenInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "The<ISA_LIT>Target", ",", "llvm", "::", "create<ISA_LIT>MCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>AsmBackend", ")", ";", "TargetRegistry", "::", "RegisterMCObjectStreamer", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCStreamer", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCInstPrinter", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCInstPrinter", ")", ";"], "File": "OR1KMCTargetDesc", "Func": "LLVMInitializeOR1KTargetMC", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12066, "Length": 74, "Cover_Rate": 0.8314606741573034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "MVEGatherScatterLowering", "::", "pushOutMul", "(", "PHINode", "*", "&", "Phi", ",", "Value", "*", "IncrementPerRound", ",", "Value", "*", "OffsSecondOperand", ",", "unsigned", "LoopIncrement", ",", "IRBuilder", "<", ">", "&", "Builder", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "Instruction", "*", "InsertionPoint", "=", "&", "cast", "<", "Instruction", ">", "(", "Phi", "->", "getIncomingBlock", "(", "LoopIncrement", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "->", "back", "(", ")", ")", ";", "Value", "*", "StartIndex", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Mul", ",", "Phi", "->", "getIncomingValue", "(", "LoopIncrement", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ",", "OffsSecondOperand", ",", "<STR_LIT>", ",", "InsertionPoint", ")", ";"], "ground_truth": ["Instruction", "*", "Product", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Mul", ",", "IncrementPerRound", ",", "OffsSecondOperand", ",", "<STR_LIT>", ",", "InsertionPoint", ")", ";"], "File": "MVEGatherScatterLowering", "Func": "pushOutMul", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12067, "Length": 118, "Cover_Rate": 0.5488372093023256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SDValue", "Word0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "LoIdx", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Hi0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "HiIdx", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Hi1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "HiIdx", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["SDValue", "And0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Hi0", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";"], "File": "MipsISelLowering109", "Func": "LowerFCOPYSIGN64", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12068, "Length": 124, "Cover_Rate": 0.45255474452554745, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "accessor", ".", "base", "=", "stack_pointer_rtx", ";", "accessor", ".", "base_offset", "=", "<NUM_LIT>", ";", "}", "{", "rtx", "asm_offset", "=", "frv_frame_offset_rtx", "(", "-", "info", "->", "total_size", ")", ";", "rtx", "dwarf_offset", "=", "GEN_INT", "(", "-", "info", "->", "total_size", ")", ";", "frv_frame_insn", "(", "gen_stack_adjust", "(", "sp", ",", "sp", ",", "asm_offset", ")", ",", "gen_rtx_SET", "(", "sp", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "sp", ",", "dwarf_offset", ")", ")", ")", ";", "}", "if", "(", "frame_pointer_needed", ")", "{", "int", "fp_offset", "=", "info", "->", "reg_offset", "[", "FRAME_POINTER_REGNUM", "]", ";", "rtx", "asm_src", "=", "plus_constant", "(", "Pmode", ",", "accessor", ".", "base", ",", "fp_offset", "-", "accessor", ".", "base_offset", ")", ";", "rtx", "dwarf_src", "=", "plus_constant", "(", "Pmode", ",", "sp", ",", "fp_offset", ")", ";", "frv_frame_access", "(", "&", "accessor", ",", "fp", ",", "fp_offset", ")", ";", "frv_frame_insn", "(", "gen_rtx_SET", "(", "fp", ",", "asm_src", ")", ",", "gen_rtx_SET", "(", "fp", ",", "dwarf_src", ")", ")", ";", "accessor", ".", "base", "=", "fp", ";"], "ground_truth": ["accessor", ".", "base_offset", "=", "fp_offset", ";"], "File": "frv", "Func": "frv_expand_prologue", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 12069, "Length": 147, "Cover_Rate": 0.42485549132947975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PacketizerList", "::", "isNewifiable", "(", "const", "MachineInstr", "&", "MI", ",", "const", "TargetRegisterClass", "*", "NewRC", ")", "{", "if", "(", "NewRC", "==", "&", "<STR_LIT>", ")", "if", "(", "HII", "->", "isV60VectorInstruction", "(", "MI", ")", "&&", "MI", ".", "mayStore", "(", ")", ")", "return", "false", ";", "return", "HII", "->", "isCondInst", "(", "MI", ")", "||", "HII", "->", "isJumpR", "(", "MI", ")", "||", "MI", ".", "isReturn", "(", ")", "||", "HII", "->", "mayBeNewStore", "(", "MI", ")", ";"], "ground_truth": ["}"], "File": "HexagonVLIWPacketizer26", "Func": "isNewifiable", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12070, "Length": 70, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_OMIT_LEAF_FRAME_POINTER", "&&", "(", "!", "crtl", "->", "is_leaf", "||", "ix86_current_function_calls_tls_descriptor", ")", ")", "return", "true", ";", "if", "(", "crtl", "->", "profile", "&&", "!", "flag_fentry", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "i3865", "Func": "ix86_frame_pointer_required", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12071, "Length": 32, "Cover_Rate": 0.34782608695652173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "op1", ",", "addr", ";", "extract_insn_cached", "(", "insn", ")", ";", "op1", "=", "recog_data", ".", "operand", "[", "<NUM_LIT>", "]", ";", "if", "(", "CONSTANT_P", "(", "op1", ")", ")", "return", "true", ";", "if", "(", "GET_CODE", "(", "op1", ")", "==", "ZERO_EXTEND", "||", "GET_CODE", "(", "op1", ")", "==", "SIGN_EXTEND", ")", "op1", "=", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "op1", ")", "!=", "MEM", ")", "return", "false", ";", "addr", "=", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", "&&", "CONST_INT_P", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ")", "addr", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "GET_CODE", "(", "addr", ")", "==", "LABEL_REF", ";"], "File": "csky", "Func": "csky_minipool_load_p", "Target": "csky", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12072, "Length": 111, "Cover_Rate": 0.925, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IRBuilder", "<", ">", "Builder", "(", "&", "II", ")", ";", "Value", "*", "Pred", "=", "II", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "Vec", "=", "II", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "Shift", "=", "II", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "AbsPred", ",", "*", "MergedValue", ";", "if", "(", "!", "match", "(", "Vec", ",", "m_Intrinsic", "<", "<STR_LIT>", ">", "(", "m_Value", "(", "MergedValue", ")", ",", "m_Value", "(", "AbsPred", ")", ",", "m_Value", "(", ")", ")", ")", "&&", "!", "match", "(", "Vec", ",", "m_Intrinsic", "<", "<STR_LIT>", ">", "(", "m_Value", "(", "MergedValue", ")", ",", "m_Value", "(", "AbsPred", ")", ",", "m_Value", "(", ")", ")", ")", ")", "return", "None", ";", "if", "(", "!", "isa", "<", "UndefValue", ">", "(", "MergedValue", ")", "&&", "!", "match", "(", "MergedValue", ",", "m_NonNegative", "(", ")", ")", "&&", "AbsPred", "!=", "Pred", "&&", "!", "isAllActivePredicate", "(", "AbsPred", ")", ")", "return", "None", ";", "if", "(", "!", "match", "(", "Shift", ",", "m_NonNegative", "(", ")", ")", ")", "return", "None", ";", "auto", "LSL", "=", "Builder", ".", "CreateIntrinsic", "(", "<STR_LIT>", ",", "{", "II", ".", "getType", "(", ")", "}", ",", "{", "Pred", ",", "Vec", ",", "Shift", "}", ")", ";", "return", "IC", ".", "replaceInstUsesWith", "(", "II", ",", "LSL", ")", ";"], "ground_truth": ["}"], "File": "AArch64TargetTransformInfo35", "Func": "instCombineSVESrshl", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12073, "Length": 192, "Cover_Rate": 0.8930232558139535, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "->", "isRegSequence", "(", ")", "&&", "usesRegClass", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "&", "<STR_LIT>", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "A15SDOptimizer (2)", "Func": "hasPartialWrite", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12074, "Length": 28, "Cover_Rate": 0.30434782608695654, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>SchedStrategy", "::", "schedNode", "(", "SUnit", "*", "SU", ",", "bool", "IsTopNode", ")", "{", "if", "(", "NextInstKind", "!=", "CurInstKind", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "if", "(", "NextInstKind", "!=", "IDAlu", ")", "OccupedSlotsMask", "|=", "<NUM_LIT>", ";", "CurEmitted", "=", "<NUM_LIT>", ";", "CurInstKind", "=", "NextInstKind", ";", "}", "if", "(", "CurInstKind", "==", "IDAlu", ")", "{", "AluInstCount", "++", ";", "switch", "(", "getAluKind", "(", "SU", ")", ")", "{", "case", "AluT_XYZW", ":", "CurEmitted", "+=", "<NUM_LIT>", ";", "break", ";", "case", "AluDiscarded", ":", "break", ";", "default", ":", "{", "++", "CurEmitted", ";", "for", "(", "MachineInstr", "::", "mop_iterator", "It", "=", "SU", "->", "getInstr", "(", ")", "->", "operands_begin", "(", ")", ",", "E", "=", "SU", "->", "getInstr", "(", ")", "->", "operands_end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "MachineOperand", "&", "MO", "=", "*", "It", ";"], "ground_truth": ["if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "++", "CurEmitted", ";"], "File": "R600MachineScheduler (2)", "Func": "schedNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12075, "Length": 149, "Cover_Rate": 0.7525252525252525, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerSampleIntrinsic", "(", "unsigned", "Opcode", ",", "const", "SDValue", "&", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "return", "DAG", ".", "getNode", "(", "Opcode", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering102", "Func": "LowerSampleIntrinsic", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12076, "Length": 67, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "VRegMapping", ".", "clear", "(", ")", ";"], "ground_truth": ["}"], "File": "NVPTXAsmPrinter2", "Func": "EmitFunctionBodyEnd", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12077, "Length": 7, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Root", ",", "dl", ",", "Reg", ",", "<STR_LIT>", ")", ";", "SDValue", "ArgValue2", ";", "if", "(", "NextVA", ".", "isMemLoc", "(", ")", ")", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "NextVA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";", "ArgValue2", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "dl", ",", "Root", ",", "FIN", ",", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "Reg", "=", "MF", ".", "addLiveIn", "(", "NextVA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "ArgValue2", "=", "DAG", ".", "getCopyFromReg", "(", "Root", ",", "dl", ",", "Reg", ",", "<STR_LIT>", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ArgValue", ",", "ArgValue2", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering54", "Func": "GetF64FormalArgument", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12078, "Length": 167, "Cover_Rate": 0.6653386454183267, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineOperand", "&", "brA", "=", "brInstr", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "brB", "=", "brInstr", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "andA", "=", "andInstr", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "andB", "=", "andInstr", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "andB", ".", "isReg", "(", ")", ")", "{", "brA", ".", "ChangeToRegister", "(", "andA", ".", "getReg", "(", ")", ",", "andA", ".", "isDef", "(", ")", ",", "andA", ".", "isImplicit", "(", ")", ",", "andA", ".", "isKill", "(", ")", ",", "andA", ".", "isDead", "(", ")", ",", "andA", ".", "isUndef", "(", ")", ",", "andA", ".", "isDebug", "(", ")", ")", ";", "brB", ".", "ChangeToRegister", "(", "andB", ".", "getReg", "(", ")", ",", "andB", ".", "isDef", "(", ")", ",", "andB", ".", "isImplicit", "(", ")", ",", "andB", ".", "isKill", "(", ")", ",", "andB", ".", "isDead", "(", ")", ",", "andB", ".", "isUndef", "(", ")", ",", "andB", ".", "isDebug", "(", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}", "else", "if", "(", "andB", ".", "isImm", "(", ")", ")", "{"], "File": "DCPU16Peephole", "Func": "swapOptBrcc", "Target": "Dcpu16", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12079, "Length": 161, "Cover_Rate": 0.6465863453815262, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "C", ")", "return", "SDValue", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "SDValue", "Scale", "=", "DAG", ".", "getTargetConstant", "(", "C", "->", "getZExtValue", "(", ")", ",", "dl", ",", "TLI", ".", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "unsigned", "MinElts", "=", "std", "::", "min", "(", "Index", ".", "getSimpleValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ",", "Src", ".", "getSimpleValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ")", ";", "MVT", "MaskVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "MinElts", ")", ";", "if", "(", "Mask", ".", "getValueType", "(", ")", "!=", "MaskVT", ")", "Mask", "=", "getMaskNode", "(", "Mask", ",", "MaskVT", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ";", "MemIntrinsicSDNode", "*", "MemIntr", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "Op", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "Src", ",", "Mask", ",", "Base", ",", "Index", ",", "Scale", "}", ";"], "File": "X86ISelLowering (2)5", "Func": "getScatterNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12080, "Length": 152, "Cover_Rate": 0.6129032258064516, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "printRegName", "(", "O", ",", "Op", ".", "getReg", "(", ")", ")", ";", "return", ";", "}", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "O", "<<", "Op", ".", "getImm", "(", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "LC2200InstPrinter", "Func": "printOperand", "Target": "LC2200", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12081, "Length": 43, "Cover_Rate": 0.4387755102040816, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCDisassembler", "(", "STI", ")", ",", "MII", "(", "T", ".", "createMCInstrInfo", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "PatmosDisassembler", "Func": "PatmosDisassembler", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 12082, "Length": 15, "Cover_Rate": 0.5357142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "closeP", "=", "true", ";", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "case", "MachineOperand", "::", "MO_Register", ":", "O", "<<", "StringRef", "(", "<ISA_LIT>InstPrinter", "::", "getRegisterName", "(", "MO", ".", "getReg", "(", ")", ")", ")", ".", "lower", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "O", "<<", "MO", ".", "getImm", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "O", "<<", "*", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ";", "return", ";"], "ground_truth": ["case", "MachineOperand", "::", "MO_GlobalAddress", ":"], "File": "Z80AsmPrinter (2)", "Func": "printOperand", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12083, "Length": 88, "Cover_Rate": 0.3154121863799283, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Hzd", "->", "isXResBusy", "(", "xuse", ")", ")", "{", "static", "std", "::", "string", "estr", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "estr", "[", "xuse", "]", "<<", "<STR_LIT>", ")", ";", "return", "NoopHazard", ";", "}", "if", "(", "!", "Hzd", "->", "moveUnitsAvailable", "(", "side", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "NoopHazard", ";", "}", "return", "NoHazard", ";"], "ground_truth": ["}"], "File": "TMS320C64XHazardRecognizer", "Func": "getMoveHazard", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 12084, "Length": 78, "Cover_Rate": 0.7222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ")", ";", "return", "AM2_BASE", ";", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "{", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "+", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", ")", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "<STR_LIT>", "AddSub", "=", "<STR_LIT>", ";", "if", "(", "RHSC", "<", "<NUM_LIT>", ")", "{", "AddSub", "=", "<STR_LIT>", ";", "RHSC", "=", "-", "RHSC", ";", "}", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", "(", "AddSub", ",", "RHSC", ",", "<STR_LIT>", ")", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ")", ";", "return", "AM2_BASE", ";", "}", "}", "if", "(", "(", "Subtarget", "->", "isLikeA9", "(", ")", "||", "Subtarget", "->", "isSwift", "(", ")", ")", "&&", "!", "N", ".", "hasOneUse", "(", ")", ")", "{", "Base", "=", "N", ";", "Offset", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ")", ";", "return", "AM2_BASE", ";", "}", "<STR_LIT>", "AddSub", "=", "N", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "<STR_LIT>", "ShOpcVal", "=", "<STR_LIT>", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", ")", ";", "unsigned", "ShAmt", "=", "<NUM_LIT>", ";", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Offset", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ShOpcVal", "!=", "<STR_LIT>", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "if", "(", "isShifterOpProfitable", "(", "Offset", ",", "ShOpcVal", ",", "ShAmt", ")", ")", "Offset", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["else", "{"], "File": "ARMISelDAGToDAG86", "Func": "SelectAddrMode2Worker", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12085, "Length": 377, "Cover_Rate": 0.39107883817427386, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OperandMatchResultTy", "<ISA_LIT>AsmParser", "::", "parseNumericFormat", "(", "int64_t", "&", "Format", ")", "{", "using", "namespace", "llvm", "::", "<STR_LIT>", ";", "SMLoc", "Loc", "=", "getLoc", "(", ")", ";", "if", "(", "!", "parseExpr", "(", "Format", ")", ")", "return", "MatchOperand_ParseFail", ";"], "ground_truth": ["if", "(", "!", "isValidFormatEncoding", "(", "Format", ",", "getSTI", "(", ")", ")", ")", "{"], "File": "AMDGPUAsmParser1", "Func": "parseNumericFormat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12086, "Length": 47, "Cover_Rate": 0.734375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "Memcpy", "=", "cast", "<", "MemCpyInst", ">", "(", "Inst", ")", ";", "if", "(", "shouldExpandOperationWithSize", "(", "Memcpy", "->", "getLength", "(", ")", ")", ")", "{", "expandMemCpyAsLoop", "(", "Memcpy", ")", ";", "Changed", "=", "true", ";", "Memcpy", "->", "eraseFromParent", "(", ")", ";", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "auto", "*", "Memmove", "=", "cast", "<", "MemMoveInst", ">", "(", "Inst", ")", ";", "if", "(", "shouldExpandOperationWithSize", "(", "Memmove", "->", "getLength", "(", ")", ")", ")", "{", "expandMemMoveAsLoop", "(", "Memmove", ")", ";", "Changed", "=", "true", ";", "Memmove", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULowerIntrinsics", "Func": "expandMemIntrinsicUses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12087, "Length": 87, "Cover_Rate": 0.3815789473684211, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "getPostIndexedOpcode", "(", "unsigned", "Opc", ")", "{", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "AArch64LoadStoreOptimizer (2)1", "Func": "getPostIndexedOpcode", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12088, "Length": 176, "Cover_Rate": 0.4607329842931937, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "RC", "=", "AssignedReg", "?", "MRI", ".", "getRegClass", "(", "AssignedReg", ")", ":", "nullptr", ";", "unsigned", "ResultReg", "=", "<NUM_LIT>", ";", "if", "(", "!", "<ISA_LIT>EmitLoad", "(", "VT", ",", "ResultReg", ",", "Addr", ",", "RC", ",", "!", "IsSigned", ")", ")", "return", "<NUM_LIT>", ";", "return", "ResultReg", ";"], "ground_truth": ["}"], "File": "PPCFastISel (2)", "Func": "PPCMoveToIntReg", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12089, "Length": 45, "Cover_Rate": 0.3358208955223881, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "long", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_bzhi_u64", "(", "unsigned", "long", "long", "__X", ",", "unsigned", "long", "long", "__Y", ")", "{"], "ground_truth": ["return", "(", "(", "__X", "<<", "(", "<NUM_LIT>", "-", "__Y", ")", ")", ">>", "(", "<NUM_LIT>", "-", "__Y", ")", ")", ";"], "File": "bmi2intrin", "Func": "_bzhi_u64", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12090, "Length": 43, "Cover_Rate": 0.9772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>MCExpr", "*", "RVExpr", "=", "cast", "<", "<ISA_LIT>MCExpr", ">", "(", "Expr", ")", ";", "switch", "(", "RVExpr", "->", "getKind", "(", ")", ")", "{", "case", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ":", "case", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_Invalid", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_LO", ":", "FixupKind", "=", "MIFrm", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_HI", ":", "FixupKind", "=", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_PCREL_LO", ":", "FixupKind", "=", "MIFrm", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_PCREL_HI", ":", "FixupKind", "=", "<STR_LIT>", ";", "break", ";", "}", "}", "else", "if", "(", "Kind", "==", "MCExpr", "::", "SymbolRef", "&&", "cast", "<", "MCSymbolRefExpr", ">", "(", "Expr", ")", "->", "getKind", "(", ")", "==", "MCSymbolRefExpr", "::", "VK_None", ")", "{", "if", "(", "Desc", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "FixupKind", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "MIFrm", "==", "<STR_LIT>", ")", "{", "FixupKind", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "MIFrm", "==", "<STR_LIT>", ")", "{", "FixupKind", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "MIFrm", "==", "<STR_LIT>", ")", "{", "FixupKind", "=", "<STR_LIT>", ";", "}", "}", "assert", "(", "FixupKind", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "<NUM_LIT>", ",", "Expr", ",", "MCFixupKind", "(", "FixupKind", ")", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";"], "File": "RISCVMCCodeEmitter9", "Func": "getImmOpValue", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12091, "Length": 211, "Cover_Rate": 0.5494791666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Bank", ";"], "ground_truth": ["}"], "File": "GBZ80TargetObjectFile", "Func": "getBank", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12092, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "auto", "*", "Aliasee", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "GA", "->", "getAliasee", "(", ")", ")", ")", "F", "=", "dyn_cast", "<", "Function", ">", "(", "Aliasee", ")", ";", "}", "bool", "pagerandoBinTarget", "=", "F", "&&", "F", "->", "isPagerando", "(", ")", ";", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "isPagerando", "(", ")", "||", "pagerandoBinTarget", ")", "{", "return", "getPOT", "(", "GN", ",", "DAG", ")", ";", "}", "if", "(", "(", "OpFlags", "&", "<STR_LIT>", ")", "!=", "<NUM_LIT>", ")", "{", "return", "getGOT", "(", "GN", ",", "DAG", ",", "OpFlags", ")", ";", "}", "SDValue", "Result", ";", "if", "(", "getTargetMachine", "(", ")", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", ")", "{", "Result", "=", "getAddrLarge", "(", "GN", ",", "DAG", ",", "OpFlags", ")", ";", "}", "else", "if", "(", "getTargetMachine", "(", ")", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Tiny", ")", "{", "Result", "=", "getAddrTiny", "(", "GN", ",", "DAG", ",", "OpFlags", ")", ";", "}", "else", "{", "Result", "=", "getAddr", "(", "GN", ",", "DAG", ",", "OpFlags", ")", ";", "}"], "ground_truth": ["EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";"], "File": "AArch64ISelLowering4", "Func": "LowerGlobalAddress", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12093, "Length": 170, "Cover_Rate": 0.49707602339181284, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "Op", ".", "addRegOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "continue", ";", "}", "if", "(", "Op", ".", "isToken", "(", ")", "&&", "Op", ".", "getToken", "(", ")", "==", "<STR_LIT>", ")", "{", "IsGdsHardcoded", "=", "true", ";", "continue", ";", "}", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "i", ";", "}", "<ISA_LIT>Operand", "::", "ImmTy", "OffsetType", "=", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "?", "<ISA_LIT>Operand", "::", "ImmTySwizzle", ":", "<ISA_LIT>Operand", "::", "ImmTyOffset", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "OffsetType", ")", ";", "if", "(", "!", "IsGdsHardcoded", ")", "{", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "<ISA_LIT>Operand", "::", "ImmTyGDS", ")", ";", "}"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";"], "File": "AMDGPUAsmParser14", "Func": "cvtDSImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12094, "Length": 131, "Cover_Rate": 0.6616161616161617, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TT", ".", "isArch32Bit", "(", ")", "&&", "!", "TT", ".", "isArch64Bit", "(", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "MCSection", "*", "Cur", "=", "OutStreamer", "->", "getCurrentSectionOnly", "(", ")", ";", "MCSection", "*", "Nt", "=", "MMI", "->", "getContext", "(", ")", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_NOTE", ",", "ELF", "::", "SHF_ALLOC", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "Nt", ")", ";", "int", "WordSize", "=", "TT", ".", "isArch64Bit", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "EmitAlignment", "(", "WordSize", "==", "<NUM_LIT>", "?", "Align", "(", "<NUM_LIT>", ")", ":", "Align", "(", "<NUM_LIT>", ")", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "<NUM_LIT>", "+", "WordSize", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "ELF", "::", "NT_GNU_PROPERTY_TYPE_0", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "EmitBytes", "(", "StringRef", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "ELF", "::", "GNU_PROPERTY_<ISA_LIT>_FEATURE_1_AND", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "FeatureFlagsAnd", ",", "<NUM_LIT>", ")", ";", "EmitAlignment", "(", "WordSize", "==", "<NUM_LIT>", "?", "Align", "(", "<NUM_LIT>", ")", ":", "Align", "(", "<NUM_LIT>", ")", ")", ";", "OutStreamer", "->", "endSection", "(", "Nt", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "Cur", ")", ";", "}", "}", "if", "(", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", "OutStreamer", "->", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getTextSection", "(", ")", ")", ";", "if", "(", "TT", ".", "isOSBinFormatCOFF", "(", ")", ")", "{", "MCSymbol", "*", "S", "=", "MMI", "->", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "StringRef", "(", "<STR_LIT>", ")", ")", ";", "OutStreamer", "->", "BeginCOFFSymbolDef", "(", "S", ")", ";", "OutStreamer", "->", "EmitCOFFSymbolStorageClass", "(", "COFF", "::", "IMAGE_SYM_CLASS_STATIC", ")", ";", "OutStreamer", "->", "EmitCOFFSymbolType", "(", "COFF", "::", "IMAGE_SYM_DTYPE_NULL", ")", ";", "OutStreamer", "->", "EndCOFFSymbolDef", "(", ")", ";", "int64_t", "Feat00Flags", "=", "<NUM_LIT>", ";", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "x86", ")", "{"], "ground_truth": ["Feat00Flags", "|=", "<NUM_LIT>", ";"], "File": "X86AsmPrinter100", "Func": "EmitStartOfAsmFile", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12095, "Length": 297, "Cover_Rate": 0.6570796460176991, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "PerformShiftCombine", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "<ISA_LIT>Subtarget", "*", "ST", ")", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", ")", "return", "PerformSRACombine", "(", "N", ",", "DCI", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", "||", "!", "TLI", ".", "isTypeLegal", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "ST", "->", "hasNEON", "(", ")", "&&", "<STR_LIT>", ")", ";", "int64_t", "Cnt", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "if", "(", "isVShiftLImm", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "VT", ",", "Cnt", ")", ")", "{", "SDValue", "RHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "VT", ",", "DAG", ".", "getConstant", "(", "Cnt", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "RHS", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["if", "(", "isVShiftRImm", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "VT", ",", "Cnt", ")", ")", "{"], "File": "AArch64ISelLowering31", "Func": "PerformShiftCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12096, "Length": 230, "Cover_Rate": 0.7165109034267912, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "msp430_output_aligned_decl_common", "(", "FILE", "*", "stream", ",", "const", "tree", "decl", ",", "const", "char", "*", "name", ",", "unsigned", "HOST_WIDE_INT", "size", ",", "unsigned", "int", "align", ",", "int", "local", ")", "{", "if", "(", "(", "msp430_data_region", "==", "MSP430_REGION_ANY", "||", "(", "(", "msp430_data_region", "==", "MSP430_REGION_LOWER", ")", "&&", "!", "TARGET_USE_LOWER_REGION_PREFIX", ")", ")", "&&", "!", "(", "decl", "!=", "NULL_TREE", "&&", "DECL_SECTION_NAME", "(", "decl", ")", ")", "&&", "!", "has_attr", "(", "ATTR_EITHER", ",", "decl", ")", "&&", "!", "has_attr", "(", "ATTR_LOWER", ",", "decl", ")", "&&", "!", "has_attr", "(", "ATTR_UPPER", ",", "decl", ")", "&&", "!", "has_attr", "(", "ATTR_PERSIST", ",", "decl", ")", "&&", "!", "has_attr", "(", "ATTR_NOINIT", ",", "decl", ")", ")", "{", "if", "(", "local", ")", "{", "fprintf", "(", "stream", ",", "LOCAL_ASM_OP", ")", ";", "assemble_name", "(", "stream", ",", "name", ")", ";", "fprintf", "(", "stream", ",", "<STR_LIT>", ")", ";", "}", "fprintf", "(", "stream", ",", "COMMON_ASM_OP", ")", ";", "assemble_name", "(", "stream", ",", "name", ")", ";", "fprintf", "(", "stream", ",", "<STR_LIT>", "HOST_WIDE_INT_PRINT_UNSIGNED", "<STR_LIT>", ",", "size", ",", "align", "/", "BITS_PER_UNIT", ")", ";", "}", "else", "{"], "ground_truth": ["section", "*", "sec", ";"], "File": "msp430", "Func": "msp430_output_aligned_decl_common", "Target": "msp430", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12097, "Length": 163, "Cover_Rate": 0.5292207792207793, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "R600SchedStrategy", "::", "AvailablesAluCount", "(", ")", "const", "{", "return", "AvailableAlus", "[", "AluAny", "]", ".", "size", "(", ")", "+", "AvailableAlus", "[", "AluT_XYZW", "]", ".", "size", "(", ")", "+", "AvailableAlus", "[", "AluT_X", "]", ".", "size", "(", ")", "+", "AvailableAlus", "[", "AluT_Y", "]", ".", "size", "(", ")", "+", "AvailableAlus", "[", "AluT_Z", "]", ".", "size", "(", ")", "+", "AvailableAlus", "[", "AluT_W", "]", ".", "size", "(", ")", "+", "AvailableAlus", "[", "AluDiscarded", "]", ".", "size", "(", ")", "+", "AvailableAlus", "[", "AluPredX", "]", ".", "size", "(", ")", ";"], "ground_truth": ["}"], "File": "R600MachineScheduler34", "Func": "AvailablesAluCount", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12098, "Length": 82, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "GlobalVariable", "*", "GVA", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "GV", ")", ";", "if", "(", "!", "GVA", ")", "return", "false", ";", "if", "(", "GV", "->", "hasLocalLinkage", "(", ")", ")", "return", "false", ";", "if", "(", "(", "(", "GV", "->", "hasExternalLinkage", "(", ")", "&&", "GV", "->", "isDeclaration", "(", ")", ")", "||", "GV", "->", "hasCommonLinkage", "(", ")", ")", ")", "return", "false", ";"], "ground_truth": ["Type", "*", "Ty", "=", "GV", "->", "getType", "(", ")", "->", "getElementType", "(", ")", ";"], "File": "LanaiTargetObjectFile12", "Func": "isGlobalInSmallSectionImpl", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12099, "Length": 73, "Cover_Rate": 0.6636363636363637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "In", ".", "getValueType", "(", ")", ".", "isSimple", "(", ")", ")", "return", "SDValue", "(", ")", ";", "MVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getSimpleVT", "(", ")", ";", "MVT", "SVT", "=", "VT", ".", "getScalarType", "(", ")", ";", "MVT", "InVT", "=", "In", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "MVT", "InSVT", "=", "InVT", ".", "getScalarType", "(", ")", ";", "if", "(", "!", "isPowerOf2_32", "(", "VT", ".", "getVectorNumElements", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "SVT", "!=", "<STR_LIT>", "&&", "SVT", "!=", "<STR_LIT>", "&&", "SVT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "InSVT", "!=", "<STR_LIT>", "&&", "InSVT", "!=", "<STR_LIT>", "&&", "InSVT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "SVT", "==", "<STR_LIT>", "&&", "VT", ".", "getSizeInBits", "(", ")", "<", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "!", "(", "!", "Subtarget", ".", "useAVX512Regs", "(", ")", "&&", "VT", ".", "is256BitVector", "(", ")", "&&", "InVT", ".", "is512BitVector", "(", ")", ")", ")", "{"], "ground_truth": ["SmallVector", "<", "SDValue", ">", "ConcatOps", ";"], "File": "X86ISelLowering20", "Func": "combineVectorSignBitsTruncation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12100, "Length": 174, "Cover_Rate": 0.3901345291479821, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AM", ".", "BaseOffs", "=", "Offset", ".", "getSExtValue", "(", ")", ";", "if", "(", "!", "isLegalAddressingMode", "(", "DCI", ".", "DAG", ".", "getDataLayout", "(", ")", ",", "AM", ",", "Ty", ",", "AddrSpace", ")", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "SL", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "ShlX", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VT", ",", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "N1", ")", ";", "SDValue", "COffset", "=", "DAG", ".", "getConstant", "(", "Offset", ",", "SL", ",", "VT", ")", ";", "SDNodeFlags", "Flags", ";", "Flags", ".", "setNoUnsignedWrap", "(", "N", "->", "getFlags", "(", ")", ".", "hasNoUnsignedWrap", "(", ")", "&&", "(", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "N0", "->", "getFlags", "(", ")", ".", "hasNoUnsignedWrap", "(", ")", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VT", ",", "ShlX", ",", "COffset", ",", "Flags", ")", ";"], "File": "SIISelLowering10", "Func": "performSHLPtrCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12101, "Length": 152, "Cover_Rate": 0.4634146341463415, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSym", "=", "OutContext", ".", "GetOrCreateSymbol", "(", "OS", ".", "str", "(", ")", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isBlockAddress", "(", ")", ")", "{", "const", "BlockAddress", "*", "BA", "=", "cast", "<", "<ISA_LIT>ConstantPoolConstant", ">", "(", "ACPV", ")", "->", "getBlockAddress", "(", ")", ";", "MCSym", "=", "GetBlockAddressSymbol", "(", "BA", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isGlobalValue", "(", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "<ISA_LIT>ConstantPoolConstant", ">", "(", "ACPV", ")", "->", "getGV", "(", ")", ";", "unsigned", "char", "TF", "=", "Subtarget", "->", "isTargetMachO", "(", ")", "?", "<STR_LIT>", ":", "<NUM_LIT>", ";", "MCSym", "=", "Get<ISA_LIT>GVSymbol", "(", "GV", ",", "TF", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isMachineBasicBlock", "(", ")", ")", "{", "const", "MachineBasicBlock", "*", "MBB", "=", "cast", "<", "<ISA_LIT>ConstantPoolMBB", ">", "(", "ACPV", ")", "->", "getMBB", "(", ")", ";", "MCSym", "=", "MBB", "->", "getSymbol", "(", ")", ";", "}", "else", "{", "assert", "(", "ACPV", "->", "isExtSymbol", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "char", "*", "Sym", "=", "cast", "<", "<ISA_LIT>ConstantPoolSymbol", ">", "(", "ACPV", ")", "->", "getSymbol", "(", ")", ";", "MCSym", "=", "GetExternalSymbolSymbol", "(", "Sym", ")", ";", "}", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "MCSym", ",", "getModifierVariantKind", "(", "ACPV", "->", "getModifier", "(", ")", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ")", "{", "MCSymbol", "*", "PCLabel", "=", "getPICLabel", "(", "DL", "->", "getPrivateGlobalPrefix", "(", ")", ",", "getFunctionNumber", "(", ")", ",", "ACPV", "->", "getLabelId", "(", ")", ",", "OutContext", ")", ";", "const", "MCExpr", "*", "PCRelExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "PCLabel", ",", "OutContext", ")", ";", "PCRelExpr", "=", "MCBinaryExpr", "::", "CreateAdd", "(", "PCRelExpr", ",", "MCConstantExpr", "::", "Create", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ",", "OutContext", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "mustAddCurrentAddress", "(", ")", ")", "{", "MCSymbol", "*", "DotSym", "=", "OutContext", ".", "CreateTempSymbol", "(", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "DotSym", ")", ";", "const", "MCExpr", "*", "DotExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "DotSym", ",", "OutContext", ")", ";"], "ground_truth": ["PCRelExpr", "=", "MCBinaryExpr", "::", "CreateSub", "(", "PCRelExpr", ",", "DotExpr", ",", "OutContext", ")", ";"], "File": "ARMAsmPrinter1", "Func": "EmitMachineConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12102, "Length": 322, "Cover_Rate": 0.7318181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "skipFunction", "(", "*", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";"], "ground_truth": ["initialize", "(", "MF", ")", ";"], "File": "PPCMIPeephole26", "Func": "runOnMachineFunction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12103, "Length": 20, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ud2", "!=", "<NUM_LIT>", ")", "emit_move_insn", "(", "copy_rtx", "(", "temp", ")", ",", "gen_rtx_IOR", "(", "DImode", ",", "copy_rtx", "(", "temp", ")", ",", "GEN_INT", "(", "ud2", ")", ")", ")", ";", "emit_move_insn", "(", "ud1", "!=", "<NUM_LIT>", "?", "copy_rtx", "(", "temp", ")", ":", "dest", ",", "gen_rtx_ASHIFT", "(", "DImode", ",", "copy_rtx", "(", "temp", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "if", "(", "ud1", "!=", "<NUM_LIT>", ")", "emit_move_insn", "(", "dest", ",", "gen_rtx_IOR", "(", "DImode", ",", "copy_rtx", "(", "temp", ")", ",", "GEN_INT", "(", "ud1", ")", ")", ")", ";", "}", "else", "{", "temp", "=", "!", "can_create_pseudo_p", "(", ")", "?", "dest", ":", "gen_reg_rtx", "(", "DImode", ")", ";", "emit_move_insn", "(", "copy_rtx", "(", "temp", ")", ",", "GEN_INT", "(", "(", "(", "ud4", "<<", "<NUM_LIT>", ")", "^", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ")", ";", "if", "(", "ud3", "!=", "<NUM_LIT>", ")", "emit_move_insn", "(", "copy_rtx", "(", "temp", ")", ",", "gen_rtx_IOR", "(", "DImode", ",", "copy_rtx", "(", "temp", ")", ",", "GEN_INT", "(", "ud3", ")", ")", ")", ";", "emit_move_insn", "(", "ud2", "!=", "<NUM_LIT>", "||", "ud1", "!=", "<NUM_LIT>", "?", "copy_rtx", "(", "temp", ")", ":", "dest", ",", "gen_rtx_ASHIFT", "(", "DImode", ",", "copy_rtx", "(", "temp", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";"], "ground_truth": ["if", "(", "ud2", "!=", "<NUM_LIT>", ")", "emit_move_insn", "(", "ud1", "!=", "<NUM_LIT>", "?", "copy_rtx", "(", "temp", ")", ":", "dest", ",", "gen_rtx_IOR", "(", "DImode", ",", "copy_rtx", "(", "temp", ")", ",", "GEN_INT", "(", "ud2", "<<", "<NUM_LIT>", ")", ")", ")", ";"], "File": "rs60004", "Func": "rs6000_emit_set_long_const", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12104, "Length": 223, "Cover_Rate": 0.3409785932721712, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "Instruction", "::", "isShift", "(", "Opcode", ")", ";", "case", "Instruction", "::", "And", ":", "case", "Instruction", "::", "Or", ":", "case", "Instruction", "::", "Xor", ":", "case", "Instruction", "::", "ExtractElement", ":", "case", "Instruction", "::", "ExtractValue", ":", "case", "Instruction", "::", "InsertElement", ":", "case", "Instruction", "::", "InsertValue", ":", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "FPGATargetTransformInfo", "Func": "IsBitwiseBinaryOperator", "Target": "FPGA", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12105, "Length": 55, "Cover_Rate": 0.873015873015873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PacketizerList", "(", "MachineFunction", "&", "MF", ",", "MachineLoopInfo", "&", "MLI", ")", ":", "VLIWPacketizerList", "(", "MF", ",", "MLI", ",", "nullptr", ")", ",", "TII", "(", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ")", ",", "TRI", "(", "TII", "->", "getRegisterInfo", "(", ")", ")", "{", "VLIW5", "=", "!", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "hasCaymanISA", "(", ")", ";"], "ground_truth": ["}"], "File": "R600Packetizer1", "Func": "R600PacketizerList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12106, "Length": 67, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addLiveInstr", "(", "MachineInstr", "*", "MI", ")", "{", "liveInstrs", ".", "insert", "(", "MI", ")", ";"], "ground_truth": ["}"], "File": "regAlloc", "Func": "addLiveInstr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12107, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "!", "Store", "->", "isIndexed", "(", ")", ")", ";", "if", "(", "!", "SelectAddr", "(", "Addr", ",", "Base", ",", "Reg", ",", "Offset", ")", ")", "return", "false", ";", "unsigned", "AS", "=", "Store", "->", "getAddressSpace", "(", ")", ";", "MVT", "MemVT", "=", "Store", "->", "getMemoryVT", "(", ")", ".", "getSimpleVT", "(", ")", ";", "unsigned", "BrigType", "=", "getBrigTypeFromStoreType", "(", "MemVT", ".", "SimpleTy", ")", ";", "SDLoc", "SL", "(", "ParentStore", ")", ";", "Segment", "=", "CurDAG", "->", "getTargetConstant", "(", "AS", ",", "SL", ",", "<STR_LIT>", ")", ";", "Align", "=", "CurDAG", "->", "getTargetConstant", "(", "Store", "->", "getAlignment", "(", ")", ",", "SL", ",", "<STR_LIT>", ")", ";", "Type", "=", "CurDAG", "->", "getTargetConstant", "(", "BrigType", ",", "SL", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "HSAILISelDAGToDAG", "Func": "SelectStoreAddr", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12108, "Length": 111, "Cover_Rate": 0.6568047337278107, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "expandTLSLA", "(", "MI", ")", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "emitCustomConstantPool", "(", "MI", ")", ";", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "Lower", "(", "MI", ",", "TmpInst", ")", ";"], "ground_truth": ["EmitToStreamer", "(", "*", "OutStreamer", ",", "TmpInst", ")", ";"], "File": "CSKYAsmPrinter1", "Func": "emitInstruction", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12109, "Length": 52, "Cover_Rate": 0.52, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MaskAfter", ")", "{", "unsigned", "SPReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "assert", "(", "(", "<STR_LIT>", "==", "SPReg", ")", "&&", "<STR_LIT>", ")", ";", "emitMask", "(", "SPReg", ",", "LoadStoreStackMaskReg", ",", "STI", ")", ";", "}", "EmitBundleUnlock", "(", ")", ";"], "ground_truth": ["}"], "File": "MipsNaClELFStreamer", "Func": "sandboxLoadStoreStackChange", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12110, "Length": 45, "Cover_Rate": 0.39823008849557523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "Optional", "<", "Instruction", "*", ">", "instCombineSVEZip", "(", "InstCombiner", "&", "IC", ",", "IntrinsicInst", "&", "II", ")", "{", "Value", "*", "A", ",", "*", "B", ";", "if", "(", "match", "(", "II", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ",", "m_Intrinsic", "<", "<STR_LIT>", ">", "(", "m_Value", "(", "A", ")", ",", "m_Value", "(", "B", ")", ")", ")", "&&", "match", "(", "II", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ",", "m_Intrinsic", "<", "<STR_LIT>", ">", "(", "m_Specific", "(", "A", ")", ",", "m_Specific", "(", "B", ")", ")", ")", ")", "return", "IC", ".", "replaceInstUsesWith", "(", "II", ",", "(", "II", ".", "getIntrinsicID", "(", ")", "==", "<STR_LIT>", "?", "A", ":", "B", ")", ")", ";"], "ground_truth": ["return", "None", ";"], "File": "AArch64TargetTransformInfo", "Func": "instCombineSVEZip", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12111, "Length": 103, "Cover_Rate": 0.9363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "fastEmit_ISD_BITCAST_r", "(", "VT", ".", "getSimpleVT", "(", ")", ",", "RetVT", ".", "getSimpleVT", "(", ")", ",", "In", ",", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "hasOneUse", "(", ")", ")", ";", "if", "(", "!", "Reg", ")", "return", "false", ";", "MachineBasicBlock", "::", "iterator", "Iter", "=", "FuncInfo", ".", "InsertPt", ";", "--", "Iter", ";", "assert", "(", "Iter", "->", "isBitcast", "(", ")", ")", ";"], "ground_truth": ["Iter", "->", "setPhysRegsDeadExcept", "(", "ArrayRef", "<", "unsigned", ">", "(", ")", ",", "TRI", ")", ";"], "File": "WebAssemblyFastISel11", "Func": "selectBitCast", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12112, "Length": 74, "Cover_Rate": 0.3854166666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "riscv_prepare_builtin_arg", "(", "struct", "expand_operand", "*", "op", ",", "tree", "exp", ",", "unsigned", "argno", ")", "{", "tree", "arg", "=", "CALL_EXPR_ARG", "(", "exp", ",", "argno", ")", ";", "create_input_operand", "(", "op", ",", "expand_normal", "(", "arg", ")", ",", "TYPE_MODE", "(", "TREE_TYPE", "(", "arg", ")", ")", ")", ";", "}", "static", "rtx", "riscv_expand_builtin_insn", "(", "enum", "insn_code", "icode", ",", "unsigned", "int", "n_ops", ",", "struct", "expand_operand", "*", "ops", ",", "bool", "has_target_p", ")", "{", "if", "(", "!", "maybe_expand_insn", "(", "icode", ",", "n_ops", ",", "ops", ")", ")", "{", "error", "(", "<STR_LIT>", ")", ";", "return", "has_target_p", "?", "gen_reg_rtx", "(", "ops", "[", "<NUM_LIT>", "]", ".", "mode", ")", ":", "const0_rtx", ";", "}", "return", "has_target_p", "?", "ops", "[", "<NUM_LIT>", "]", ".", "value", ":", "const0_rtx", ";", "}", "static", "rtx", "riscv_expand_builtin_direct", "(", "enum", "insn_code", "icode", ",", "rtx", "target", ",", "tree", "exp", ",", "bool", "has_target_p", ")", "{", "struct", "expand_operand", "ops", "[", "MAX_RECOG_OPERANDS", "]", ";", "int", "opno", "=", "<NUM_LIT>", ";", "if", "(", "has_target_p", ")", "create_output_operand", "(", "&", "ops", "[", "opno", "++", "]", ",", "target", ",", "TYPE_MODE", "(", "TREE_TYPE", "(", "exp", ")", ")", ")", ";", "gcc_assert", "(", "opno", "+", "call_expr_nargs", "(", "exp", ")", "==", "insn_data", "[", "icode", "]", ".", "n_generator_args", ")", ";", "for", "(", "int", "argno", "=", "<NUM_LIT>", ";", "argno", "<", "call_expr_nargs", "(", "exp", ")", ";", "argno", "++", ")", "riscv_prepare_builtin_arg", "(", "&", "ops", "[", "opno", "++", "]", ",", "exp", ",", "argno", ")", ";", "return", "riscv_expand_builtin_insn", "(", "icode", ",", "opno", ",", "ops", ",", "has_target_p", ")", ";", "}", "rtx", "riscv_expand_builtin", "(", "tree", "exp", ",", "rtx", "target", ",", "rtx", "subtarget", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "ignore", "ATTRIBUTE_UNUSED", ")", "{", "tree", "fndecl", "=", "TREE_OPERAND", "(", "CALL_EXPR_FN", "(", "exp", ")", ",", "<NUM_LIT>", ")", ";", "unsigned", "int", "fcode", "=", "DECL_FUNCTION_CODE", "(", "fndecl", ")", ";", "const", "struct", "riscv_builtin_description", "*", "d", "=", "&", "riscv_builtins", "[", "fcode", "]", ";", "switch", "(", "d", "->", "builtin_type", ")", "{", "case", "RISCV_BUILTIN_DIRECT", ":", "return", "riscv_expand_builtin_direct", "(", "d", "->", "icode", ",", "target", ",", "exp", ",", "true", ")", ";", "case", "RISCV_BUILTIN_DIRECT_NO_TARGET", ":", "return", "riscv_expand_builtin_direct", "(", "d", "->", "icode", ",", "target", ",", "exp", ",", "false", ")", ";", "}", "gcc_unreachable", "(", ")", ";", "}", "void", "riscv_atomic_assign_expand_fenv", "(", "tree", "*", "hold", ",", "tree", "*", "clear", ",", "tree", "*", "update", ")", "{", "if", "(", "!", "TARGET_HARD_FLOAT", ")", "return", ";"], "ground_truth": ["tree", "frflags", "=", "GET_BUILTIN_DECL", "(", "CODE_FOR_riscv_frflags", ")", ";"], "File": "riscv-builtins2", "Func": "AVAIL", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12113, "Length": 362, "Cover_Rate": 0.489851150202977, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_shuffle", "(", "a", ",", "(", "uint16x4_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vrev32_p16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12114, "Length": 20, "Cover_Rate": 0.7692307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "struct", "cpp_dir", "*", "dir", ";", "if", "(", "!", "stdinc", ")", "return", ";", "for", "(", "dir", "=", "get_added_cpp_dirs", "(", "INC_SYSTEM", ")", ";", "dir", "!=", "NULL", ";", "dir", "=", "dir", "->", "next", ")", "{", "const", "char", "*", "const", "*", "lib", ";", "for", "(", "lib", "=", "vms_std_modules", ";", "*", "lib", "!=", "NULL", ";", "lib", "++", ")", "{", "char", "*", "path", ";", "struct", "stat", "st", ";", "if", "(", "sysroot", "!=", "NULL", ")", "path", "=", "concat", "(", "sysroot", ",", "dir", "->", "name", ",", "dir_separator_str", ",", "*", "lib", ",", "NULL", ")", ";", "else", "path", "=", "concat", "(", "dir", "->", "name", ",", "dir_separator_str", ",", "*", "lib", ",", "NULL", ")", ";", "if", "(", "stat", "(", "path", ",", "&", "st", ")", "==", "<NUM_LIT>", "&&", "S_ISDIR", "(", "st", ".", "st_mode", ")", ")", "{", "cpp_dir", "*", "p", ";", "p", "=", "XNEW", "(", "cpp_dir", ")", ";", "p", "->", "next", "=", "NULL", ";", "p", "->", "name", "=", "path", ";", "p", "->", "sysp", "=", "<NUM_LIT>", ";", "p", "->", "construct", "=", "vms_construct_include_filename", ";"], "ground_truth": ["p", "->", "user_supplied_p", "=", "<NUM_LIT>", ";"], "File": "vms-c", "Func": "vms_c_register_includes", "Target": "vms", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 12115, "Length": 164, "Cover_Rate": 0.7735849056603774, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineInstr", "*", "PI", "=", "PacketSU", "->", "getInstr", "(", ")", ";", "if", "(", "PI", "->", "isInlineAsm", "(", ")", ")", "return", "false", ";", "if", "(", "PI", "->", "isImplicitDef", "(", ")", ")", "return", "false", ";", "if", "(", "isImplicitDependency", "(", "PI", ",", "DepReg", ")", ")", "return", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "PI", "->", "getDesc", "(", ")", ";", "const", "TargetRegisterClass", "*", "VecRC", "=", "HII", "->", "getRegClass", "(", "MCID", ",", "<NUM_LIT>", ",", "HRI", ",", "MF", ")", ";", "if", "(", "DisableVecDblNVStores", "&&", "VecRC", "==", "&", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "if", "(", "HII", "->", "isCondInst", "(", "MI", ")", "||", "MI", "->", "isReturn", "(", ")", ")", "return", "HII", "->", "predCanBeUsedAsDotNew", "(", "PI", ",", "DepReg", ")", ";", "if", "(", "RC", "!=", "&", "<STR_LIT>", "&&", "!", "HII", "->", "mayBeNewStore", "(", "MI", ")", ")", "return", "false", ";", "int", "NewOpcode", "=", "HII", "->", "getDotNewOp", "(", "MI", ")", ";", "const", "MCInstrDesc", "&", "D", "=", "HII", "->", "get", "(", "NewOpcode", ")", ";", "MachineInstr", "*", "NewMI", "=", "MF", ".", "CreateMachineInstr", "(", "D", ",", "DebugLoc", "(", ")", ")", ";", "bool", "ResourcesAvailable", "=", "ResourceTracker", "->", "canReserveResources", "(", "*", "NewMI", ")", ";", "MF", ".", "DeleteMachineInstr", "(", "NewMI", ")", ";", "if", "(", "!", "ResourcesAvailable", ")", "return", "false", ";", "if", "(", "!", "canPromoteToNewValue", "(", "MI", ",", "PacketSU", ",", "DepReg", ",", "MII", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "HexagonVLIWPacketizer34", "Func": "canPromoteToDotNew", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12116, "Length": 220, "Cover_Rate": 0.7665505226480837, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m64", ")", "__builtin_ia32_pfrcp", "(", "(", "__v2sf", ")", "__A", ")", ";"], "ground_truth": ["}"], "File": "mm3dnow", "Func": "_m_pfrcp", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12117, "Length": 13, "Cover_Rate": 0.40625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BaseOpIdx", "=", "<NUM_LIT>", ";", "OffsetOpIdx", "=", "<NUM_LIT>", ";", "break", ";", "}", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "OffsetOpIdx", ")", ")", ")", "continue", ";", "SDValue", "Base", "=", "N", "->", "getOperand", "(", "BaseOpIdx", ")", ";", "if", "(", "!", "Base", ".", "isMachineOpcode", "(", ")", "||", "Base", ".", "getMachineOpcode", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "SDValue", "ImmOperand", "=", "Base", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "uint64_t", "Offset2", "=", "N", "->", "getConstantOperandVal", "(", "OffsetOpIdx", ")", ";", "if", "(", "auto", "Const", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "ImmOperand", ")", ")", "{", "int64_t", "Offset1", "=", "Const", "->", "getSExtValue", "(", ")", ";", "int64_t", "CombinedOffset", "=", "Offset1", "+", "Offset2", ";", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "CombinedOffset", ")", ")", "continue", ";", "ImmOperand", "=", "CurDAG", "->", "getTargetConstant", "(", "CombinedOffset", ",", "SDLoc", "(", "ImmOperand", ")", ",", "ImmOperand", ".", "getValueType", "(", ")", ")", ";", "}", "else", "if", "(", "auto", "GA", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "ImmOperand", ")", ")", "{", "const", "DataLayout", "&", "DL", "=", "CurDAG", "->", "getDataLayout", "(", ")", ";", "Align", "Alignment", "=", "GA", "->", "getGlobal", "(", ")", "->", "getPointerAlignment", "(", "DL", ")", ";", "if", "(", "Offset2", "!=", "<NUM_LIT>", "&&", "Alignment", "<=", "Offset2", ")", "continue", ";", "int64_t", "Offset1", "=", "GA", "->", "getOffset", "(", ")", ";", "int64_t", "CombinedOffset", "=", "Offset1", "+", "Offset2", ";", "ImmOperand", "=", "CurDAG", "->", "getTargetGlobalAddress", "(", "GA", "->", "getGlobal", "(", ")", ",", "SDLoc", "(", "ImmOperand", ")", ",", "ImmOperand", ".", "getValueType", "(", ")", ",", "CombinedOffset", ",", "GA", "->", "getTargetFlags", "(", ")", ")", ";", "}", "else", "if", "(", "auto", "CP", "=", "dyn_cast", "<", "ConstantPoolSDNode", ">", "(", "ImmOperand", ")", ")", "{", "Align", "Alignment", "=", "CP", "->", "getAlign", "(", ")", ";"], "ground_truth": ["if", "(", "Offset2", "!=", "<NUM_LIT>", "&&", "Alignment", "<=", "Offset2", ")", "continue", ";"], "File": "RISCVISelDAGToDAG", "Func": "doPeepholeLoadStoreADDI", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12118, "Length": 279, "Cover_Rate": 0.4325581395348837, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "TypeSize", "=", "DL", ".", "getTypeStoreSize", "(", "ParamTy", ")", ";", "Register", "PtrReg", "=", "lowerParameterPtr", "(", "B", ",", "ParamTy", ",", "Offset", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ",", "TypeSize", ",", "Align", ")", ";"], "ground_truth": ["B", ".", "buildLoad", "(", "DstReg", ",", "PtrReg", ",", "*", "MMO", ")", ";"], "File": "AMDGPUCallLowering29", "Func": "lowerParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12119, "Length": 61, "Cover_Rate": 0.46923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "ExpTgt", "&", "Val", ":", "ExpTgtInfo", ")", "{", "if", "(", "Val", ".", "Tgt", "<=", "Id", "&&", "Id", "<=", "Val", ".", "Tgt", "+", "Val", ".", "MaxIndex", ")", "{"], "ground_truth": ["Index", "=", "(", "Val", ".", "MaxIndex", "==", "<NUM_LIT>", ")", "?", "-", "<NUM_LIT>", ":", "(", "Id", "-", "Val", ".", "Tgt", ")", ";"], "File": "AMDGPUBaseInfo1", "Func": "getTgtName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12120, "Length": 50, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TT", ".", "isOSEmscripten", "(", ")", ")", "{", "return", "Reloc", "::", "Static", ";", "}", "return", "*", "RM", ";"], "ground_truth": ["}"], "File": "WebAssemblyTargetMachine13", "Func": "getEffectiveRelocModel", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12121, "Length": 21, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "*", "<ISA_LIT>TargetLowering", "::", "getSubtarget", "(", ")", "const", "{", "return", "static_cast", "<", "const", "<ISA_LIT>Subtarget", "*", ">", "(", "Subtarget", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering101", "Func": "getSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12122, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "OffsetBits", "==", "<NUM_LIT>", "&&", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", ")", "||", "(", "OffsetBits", "==", "<NUM_LIT>", "&&", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", ")", ")", "return", "false", ";", "if", "(", "STI", ".", "hasUsableDSOffset", "(", ")", "||", "STI", ".", "unsafeDSOffsetFoldingEnabled", "(", ")", ")", "return", "true", ";"], "ground_truth": ["return", "KnownBits", "->", "signBitIsZero", "(", "Base", ".", "getReg", "(", ")", ")", ";"], "File": "AMDGPUInstructionSelector25", "Func": "isDSOffsetLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12123, "Length": 64, "Cover_Rate": 0.7272727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "has_attr", "(", "ATTR_UPPER", ",", "decl", ")", "||", "has_attr", "(", "ATTR_EITHER", ",", "decl", ")", "||", "has_attr", "(", "ATTR_PERSIST", ",", "decl", ")", "||", "(", "!", "has_attr", "(", "ATTR_LOWER", ",", "decl", ")", "&&", "!", "has_attr", "(", "ATTR_NOINIT", ",", "decl", ")", "&&", "(", "has_attr", "(", "<STR_LIT>", ",", "decl", ")", "||", "msp430_data_region", "==", "MSP430_REGION_UPPER", "||", "msp430_data_region", "==", "MSP430_REGION_EITHER", "||", "msp430_data_region", "==", "MSP430_REGION_ANY", ")", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "msp430", "Func": "msp430_var_in_low_mem", "Target": "msp430", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12124, "Length": 69, "Cover_Rate": 0.8117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Ins", ",", "const", "SDLoc", "&", "dl", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "if", "(", "Subtarget", ".", "isAIXABI", "(", ")", ")", "return", "LowerFormalArguments_AIX", "(", "Chain", ",", "CallConv", ",", "isVarArg", ",", "Ins", ",", "dl", ",", "DAG", ",", "InVals", ")", ";"], "ground_truth": ["if", "(", "Subtarget", ".", "is64BitELFABI", "(", ")", ")", "return", "LowerFormalArguments_64SVR4", "(", "Chain", ",", "CallConv", ",", "isVarArg", ",", "Ins", ",", "dl", ",", "DAG", ",", "InVals", ")", ";"], "File": "PPCISelLowering109", "Func": "LowerFormalArguments", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12125, "Length": 94, "Cover_Rate": 0.7580645161290323, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "getCondFromBranchOpc", "(", "I", "->", "getOpcode", "(", ")", ")", "==", "<STR_LIT>", ")", "break", ";", "I", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["I", "=", "MBB", ".", "end", "(", ")", ";"], "File": "M68kInstrInfo (2)", "Func": "removeBranch", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12126, "Length": 37, "Cover_Rate": 0.33035714285714285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>LongBranchPass", "(", "<ISA_LIT>TargetMachine", "&", "tm", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>LongBranch", "(", "tm", ")", ";"], "File": "MipsLongBranch", "Func": "createMipsLongBranchPass", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12127, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "x", "=", "find_reg_note", "(", "insn", ",", "REG_BR_PROB", ",", "<NUM_LIT>", ")", ";", "if", "(", "x", ")", "{", "int", "pred_val", "=", "XINT", "(", "x", ",", "<NUM_LIT>", ")", ";", "return", "pred_val", ">=", "REG_BR_PROB_BASE", "/", "<NUM_LIT>", ";", "}", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "bfin3", "Func": "cbranch_predicted_taken_p", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 12128, "Length": 39, "Cover_Rate": 0.8297872340425532, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "Disp", "=", "Field", "&", "<NUM_LIT>", ";", "assert", "(", "Length", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Base", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "Regs", "[", "Base", "]", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Disp", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Length", "+", "<NUM_LIT>", ")", ")", ";"], "File": "SystemZDisassembler (2)1", "Func": "decodeBDLAddr12Len8Operand", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12129, "Length": 63, "Cover_Rate": 0.6057692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "relaxInstruction", "(", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "override", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "VEAsmBackend1", "Func": "relaxInstruction", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12130, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "use64BitRegs", "(", ")", "const", "{"], "ground_truth": ["return", "Use64BitRegs", ";"], "File": "PPCSubtarget (2)", "Func": "use64BitRegs", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12131, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isDelimiter", "(", "const", "StorageType", "::", "value_type", "&", "P", ",", "NodeId", "N", "=", "<NUM_LIT>", ")", "const", "{", "return", "(", "P", ".", "Addr", "==", "nullptr", ")", "&&", "(", "N", "==", "<NUM_LIT>", "||", "P", ".", "Id", "==", "N", ")", ";"], "ground_truth": ["}"], "File": "RDFGraph", "Func": "isDelimiter", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12132, "Length": 39, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "ElemsPerChunk", "=", "vectorWidth", "/", "ElVT", ".", "getSizeInBits", "(", ")", ";", "unsigned", "NormalizedIdxVal", "=", "(", "(", "(", "IdxVal", "*", "ElVT", ".", "getSizeInBits", "(", ")", ")", "/", "vectorWidth", ")", "*", "ElemsPerChunk", ")", ";"], "ground_truth": ["if", "(", "Vec", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResultVT", ",", "makeArrayRef", "(", "Vec", "->", "op_begin", "(", ")", "+", "NormalizedIdxVal", ",", "ElemsPerChunk", ")", ")", ";"], "File": "X86ISelLowering (2)4", "Func": "ExtractSubVector", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12133, "Length": 67, "Cover_Rate": 0.319047619047619, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512", ")", "__builtin_ia32_fixupimmps512_mask", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v16sf", ")", "__B", ",", "(", "__v16si", ")", "__C", ",", "__imm", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_fixupimm_round_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12134, "Length": 33, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "union", "{", "uint8x16x2_t", "__i", ";", "__builtin_neon_oi", "__o", ";", "}", "__rv", ";", "__rv", ".", "__o", "=", "__builtin_mve_vld2qv16qi", "(", "(", "__builtin_neon_qi", "*", ")", "__addr", ")", ";", "return", "__rv", ".", "__i", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vld2q_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12135, "Length": 30, "Cover_Rate": 0.7894736842105263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ShAmt", "=", "ShAmt", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "AmtTy", "=", "ShAmt", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "ShAmt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "ShAmt", ")", ",", "AmtTy", ",", "ShAmt", ")", ";", "if", "(", "Subtarget", ".", "hasSSE41", "(", ")", ")", "ShAmt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "ShAmt", ")", ",", "<STR_LIT>", ",", "ShAmt", ")", ";", "else", "{", "SDValue", "ByteShift", "=", "DAG", ".", "getTargetConstant", "(", "(", "<NUM_LIT>", "-", "AmtTy", ".", "getScalarSizeInBits", "(", ")", ")", "/", "<NUM_LIT>", ",", "SDLoc", "(", "ShAmt", ")", ",", "<STR_LIT>", ")", ";", "ShAmt", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "ShAmt", ")", ";", "ShAmt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "ShAmt", ")", ",", "<STR_LIT>", ",", "ShAmt", ",", "ByteShift", ")", ";", "ShAmt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "ShAmt", ")", ",", "<STR_LIT>", ",", "ShAmt", ",", "ByteShift", ")", ";", "}", "}", "else", "if", "(", "Subtarget", ".", "hasSSE41", "(", ")", "&&", "ShAmt", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "ShAmt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "ShAmt", ")", ",", "<STR_LIT>", ",", "ShAmt", ")", ";", "ShAmt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "ShAmt", ")", ",", "<STR_LIT>", ",", "ShAmt", ")", ";", "}", "else", "{", "SDValue", "ShOps", "[", "<NUM_LIT>", "]", "=", "{", "ShAmt", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "SVT", ")", ",", "DAG", ".", "getUNDEF", "(", "SVT", ")", ",", "DAG", ".", "getUNDEF", "(", "SVT", ")", "}", ";"], "ground_truth": ["ShAmt", "=", "DAG", ".", "getBuildVector", "(", "<STR_LIT>", ",", "dl", ",", "ShOps", ")", ";"], "File": "X86ISelLowering174", "Func": "getTargetVShiftNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12136, "Length": 255, "Cover_Rate": 0.5039525691699605, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "InVec", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "unsigned", "NumElts", "=", "InVec", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "i", "=", "<NUM_LIT>", ";", "for", "(", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "{", "SDValue", "Arg", "=", "InVec", ".", "getOperand", "(", "i", ")", ";", "if", "(", "Arg", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "continue", ";", "BaseShAmt", "=", "Arg", ";", "break", ";", "}", "}", "else", "if", "(", "InVec", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "InVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "unsigned", "SplatIdx", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "ShAmtOp", ")", "->", "getSplatIndex", "(", ")", ";", "if", "(", "C", "->", "getZExtValue", "(", ")", "==", "SplatIdx", ")", "BaseShAmt", "=", "InVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "}", "if", "(", "BaseShAmt", ".", "getNode", "(", ")", "==", "<NUM_LIT>", ")", "BaseShAmt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "EltVT", ",", "ShAmtOp", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "return", "SDValue", "(", ")", ";", "if", "(", "EltVT", ".", "bitsGT", "(", "<STR_LIT>", ")", ")", "BaseShAmt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "BaseShAmt", ")", ";", "else", "if", "(", "EltVT", ".", "bitsLT", "(", "<STR_LIT>", ")", ")", "BaseShAmt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "BaseShAmt", ")", ";", "SDValue", "ValOp", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "SDValue", "(", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "getTargetVShiftNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "ValOp", ",", "BaseShAmt", ",", "DAG", ")", ";"], "File": "X86ISelLowering150", "Func": "PerformShiftCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12137, "Length": 307, "Cover_Rate": 0.37807881773399016, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "ValueSplitCost", "=", "getScalarizationOverhead", "(", "SrcVTy", ",", "DemandedElts", ",", "IsLoad", ",", "IsStore", ")", ";", "int", "MemopCost", "=", "NumElem", "*", "BaseT", "::", "getMemoryOpCost", "(", "Opcode", ",", "SrcVTy", "->", "getScalarType", "(", ")", ",", "MaybeAlign", "(", "Alignment", ")", ",", "AddressSpace", ")", ";", "return", "MemopCost", "+", "ValueSplitCost", "+", "MaskSplitCost", "+", "MaskCmpCost", ";", "}", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "SrcVTy", ")", ";", "auto", "VT", "=", "TLI", "->", "getValueType", "(", "DL", ",", "SrcVTy", ")", ";", "int", "Cost", "=", "<NUM_LIT>", ";", "if", "(", "VT", ".", "isSimple", "(", ")", "&&", "LT", ".", "second", "!=", "VT", ".", "getSimpleVT", "(", ")", "&&", "LT", ".", "second", ".", "getVectorNumElements", "(", ")", "==", "NumElem", ")", "Cost", "+=", "getShuffleCost", "(", "TTI", "::", "SK_PermuteTwoSrc", ",", "SrcVTy", ",", "<NUM_LIT>", ",", "nullptr", ")", "+", "getShuffleCost", "(", "TTI", "::", "SK_PermuteTwoSrc", ",", "MaskTy", ",", "<NUM_LIT>", ",", "nullptr", ")", ";", "else", "if", "(", "LT", ".", "second", ".", "getVectorNumElements", "(", ")", ">", "NumElem", ")", "{"], "ground_truth": ["VectorType", "*", "NewMaskTy", "=", "VectorType", "::", "get", "(", "MaskTy", "->", "getElementType", "(", ")", ",", "LT", ".", "second", ".", "getVectorNumElements", "(", ")", ")", ";"], "File": "X86TargetTransformInfo62", "Func": "getMaskedMemoryOpCost", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12138, "Length": 178, "Cover_Rate": 0.4073226544622426, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstrBuilder", "MI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "StackPtr", ")", ".", "addReg", "(", "StackPtr", ")", ".", "addImm", "(", "AbsOffset", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "return", "MI", ";"], "ground_truth": ["}"], "File": "M68kFrameLowering1", "Func": "BuildStackAdjustment", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12139, "Length": 46, "Cover_Rate": 0.4107142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "InlineAsmIdentifierInfo", "&", "Info", "=", "SM", ".", "getIdentifierInfo", "(", ")", ";", "if", "(", "Info", ".", "isKind", "(", "InlineAsmIdentifierInfo", "::", "IK_Var", ")", ")", "{", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "Disp", ",", "Start", ",", "End", ",", "SM", ".", "getSymName", "(", ")", ",", "Info", ".", "Var", ".", "Decl", ",", "Info", ".", "Var", ".", "IsGlobalLV", ")", ")", ";", "return", "false", ";", "}", "}", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "Disp", ",", "Start", ",", "End", ")", ")", ";", "return", "false", ";", "}", "StringRef", "ErrMsg", ";", "unsigned", "BaseReg", "=", "SM", ".", "getBaseReg", "(", ")", ";", "unsigned", "IndexReg", "=", "SM", ".", "getIndexReg", "(", ")", ";", "unsigned", "Scale", "=", "SM", ".", "getScale", "(", ")", ";", "if", "(", "!", "PtrInOperand", ")", "Size", "=", "SM", ".", "getElementSize", "(", ")", "<<", "<NUM_LIT>", ";", "if", "(", "Scale", "==", "<NUM_LIT>", "&&", "BaseReg", "!=", "<STR_LIT>", "&&", "BaseReg", "!=", "<STR_LIT>", "&&", "(", "IndexReg", "==", "<STR_LIT>", "||", "IndexReg", "==", "<STR_LIT>", ")", ")", "std", "::", "swap", "(", "BaseReg", ",", "IndexReg", ")", ";", "if", "(", "Scale", "==", "<NUM_LIT>", "&&", "!", "(", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "IndexReg", ")", "||", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "IndexReg", ")", "||", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "IndexReg", ")", ")", "&&", "(", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "BaseReg", ")", "||", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "BaseReg", ")", "||", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "BaseReg", ")", ")", ")", "std", "::", "swap", "(", "BaseReg", ",", "IndexReg", ")", ";", "if", "(", "Scale", "!=", "<NUM_LIT>", "&&", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "IndexReg", ")", ")", "return", "Error", "(", "Start", ",", "<STR_LIT>", ")", ";", "if", "(", "Scale", "==", "<NUM_LIT>", ")", "Scale", "=", "<NUM_LIT>", ";", "if", "(", "(", "BaseReg", "==", "<STR_LIT>", "||", "BaseReg", "==", "<STR_LIT>", ")", "&&", "(", "IndexReg", "==", "<STR_LIT>", "||", "IndexReg", "==", "<STR_LIT>", ")", ")", "std", "::", "swap", "(", "BaseReg", ",", "IndexReg", ")", ";", "if", "(", "(", "BaseReg", "||", "IndexReg", ")", "&&", "CheckBaseRegAndIndexRegAndScale", "(", "BaseReg", ",", "IndexReg", ",", "Scale", ",", "is64BitMode", "(", ")", ",", "ErrMsg", ")", ")", "return", "Error", "(", "Start", ",", "ErrMsg", ")", ";", "if", "(", "isParsingMSInlineAsm", "(", ")", ")", "return", "CreateMemForMSInlineAsm", "(", "RegNo", ",", "Disp", ",", "BaseReg", ",", "IndexReg", ",", "Scale", ",", "Start", ",", "End", ",", "Size", ",", "SM", ".", "getSymName", "(", ")", ",", "SM", ".", "getIdentifierInfo", "(", ")", ",", "Operands", ")", ";"], "ground_truth": ["if", "(", "Parser", ".", "isParsingMasm", "(", ")", "&&", "is64BitMode", "(", ")", ")", "{"], "File": "X86AsmParser118", "Func": "ParseIntelOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12140, "Length": 385, "Cover_Rate": 0.4497663551401869, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallSet", "<", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "RestoreBlocks", ";", "if", "(", "MFI", ".", "getSavePoint", "(", ")", ")", "{", "SaveBlocks", ".", "insert", "(", "MFI", ".", "getSavePoint", "(", ")", ")", ";", "RestoreBlocks", ".", "insert", "(", "MFI", ".", "getRestorePoint", "(", ")", ")", ";", "}", "else", "{", "SaveBlocks", ".", "insert", "(", "&", "MF", ".", "front", "(", ")", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "if", "(", "MBB", ".", "isReturnBlock", "(", ")", ")", "RestoreBlocks", ".", "insert", "(", "&", "MBB", ")", ";", "}", "SmallVector", "<", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "WorkList", ";", "SmallSet", "<", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "VisitedBlocks", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MF", ".", "front", "(", ")", ".", "getName", "(", ")", "<<", "<STR_LIT>", ")", ";", "WorkList", ".", "push_back", "(", "&", "MF", ".", "front", "(", ")", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "if", "(", "MBB", ".", "isReturnBlock", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MBB", ".", "getName", "(", ")", "<<", "<STR_LIT>", ")", ";", "WorkList", ".", "push_back", "(", "&", "MBB", ")", ";", "}", "}", "auto", "CheckOutsideInst", "=", "[", "&", "UnsaveableRegs", ",", "TRI", "]", "(", "MachineInstr", "&", "MI", ")", "{", "for", "(", "Register", "Reg", ":", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ")", "{", "if", "(", "MI", ".", "modifiesRegister", "(", "Reg", ",", "TRI", ")", ")", "{", "UnsaveableRegs", ".", "set", "(", "Reg", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "TRI", "->", "getName", "(", "Reg", ")", "<<", "<STR_LIT>", "<<", "MI", "<<", "<STR_LIT>", ")", ";", "}", "}", "}", ";", "while", "(", "!", "WorkList", ".", "empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "WorkList", ".", "pop_back_val", "(", ")", ";", "if", "(", "VisitedBlocks", ".", "count", "(", "MBB", ")", ")", "continue", ";", "VisitedBlocks", ".", "insert", "(", "MBB", ")", ";", "bool", "IsSave", "=", "SaveBlocks", ".", "count", "(", "MBB", ")", ";", "bool", "IsRestore", "=", "RestoreBlocks", ".", "count", "(", "MBB", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MBB", "->", "getName", "(", ")", "<<", "<STR_LIT>", "<<", "IsSave", "<<", "<STR_LIT>", "<<", "IsRestore", "<<", "<STR_LIT>", ")", ";", "if", "(", "IsRestore", ")", "{", "LivePhysRegs", "LPR", "(", "*", "TRI", ")", ";", "LPR", ".", "addLiveOuts", "(", "*", "MBB", ")", ";", "for", "(", "auto", "&", "Term", ":", "reverse", "(", "MBB", "->", "terminators", "(", ")", ")", ")", "{", "LPR", ".", "stepBackward", "(", "Term", ")", ";"], "ground_truth": ["CheckOutsideInst", "(", "Term", ")", ";"], "File": "ARMFrameLowering51", "Func": "findRegDefsOutsideSaveRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12141, "Length": 383, "Cover_Rate": 0.6547008547008547, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_cvttps_epu64", "(", "__mmask8", "__U", ",", "__m256", "__A", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_cvttps2uqq512_mask", "(", "(", "__v8sf", ")", "__A", ",", "(", "__v8di", ")", "_mm512_setzero_si512", "(", ")", ",", "(", "__mmask8", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512dqintrin", "Func": "_mm512_maskz_cvttps_epu64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12142, "Length": 49, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BeginToEnd", ".", "clear", "(", ")", ";", "EndToBegin", ".", "clear", "(", ")", ";", "TryToEHPad", ".", "clear", "(", ")", ";"], "ground_truth": ["EHPadToTry", ".", "clear", "(", ")", ";"], "File": "WebAssemblyCFGStackify1", "Func": "releaseMemory", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12143, "Length": 24, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "Rn", "==", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["break", ";"], "File": "ARMDisassembler", "Func": "DecodeT2AddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12144, "Length": 43, "Cover_Rate": 0.3233082706766917, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "StackPtr", "=", "Subtarget", "->", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "<ISA_LIT>ScalarSSEf64", "=", "Subtarget", "->", "hasSSE2", "(", ")", ";"], "ground_truth": ["<ISA_LIT>ScalarSSEf32", "=", "Subtarget", "->", "hasSSE1", "(", ")", ";"], "File": "X86FastISel13", "Func": "X86FastISel", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12145, "Length": 40, "Cover_Rate": 0.36036036036036034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "unsigned", "SubRegIdx1", "=", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "SubRegIdx", ")", ";", "const", "TargetRegisterClass", "*", "SuperRC", "=", "getTargetRegisterClass", "(", "CI", ",", "Paired", ")", ";", "Register", "SrcReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "const", "auto", "*", "Src0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "vdata", ")", ";", "const", "auto", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "*", "Paired", ".", "I", ",", "<STR_LIT>", "::", "vdata", ")", ";", "BuildMI", "(", "*", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "SrcReg", ")", ".", "add", "(", "*", "Src0", ")", ".", "addImm", "(", "SubRegIdx0", ")", ".", "add", "(", "*", "Src1", ")", ".", "addImm", "(", "SubRegIdx1", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Kill", ")", ";", "AddressRegs", "Regs", "=", "getRegs", "(", "Opcode", ",", "*", "TII", ")", ";", "if", "(", "Regs", ".", "VAddr", ")", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "vaddr", ")", ")", ";", "unsigned", "JoinedFormat", "=", "getBufferFormatWithCompCount", "(", "CI", ".", "Format", ",", "CI", ".", "Width", "+", "Paired", ".", "Width", ",", "*", "STM", ")", ";"], "ground_truth": ["assert", "(", "CI", ".", "I", "->", "hasOneMemOperand", "(", ")", "&&", "Paired", ".", "I", "->", "hasOneMemOperand", "(", ")", ")", ";"], "File": "SILoadStoreOptimizer23", "Func": "mergeTBufferStorePair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12146, "Length": 221, "Cover_Rate": 0.5151515151515151, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", ")", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", ")", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "<STR_LIT>", "+", "Twine", "(", "CurrentFnSym", "->", "getName", "(", ")", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "MipsAsmPrinter12", "Func": "EmitFunctionBodyEnd", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12147, "Length": 38, "Cover_Rate": 0.5277777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "&", "isTailCall", "=", "CLI", ".", "IsTailCall", ";", "CallingConv", "::", "ID", "CallConv", "=", "CLI", ".", "CallConv", ";", "bool", "isVarArg", "=", "CLI", ".", "IsVarArg", ";", "isTailCall", "=", "false", ";", "bool", "needsRegArgSlots", "=", "isVarArg", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetFrameLowering", "&", "TFI", "=", "*", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "getTargetMachine", "(", ")", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "CC_<ISA_LIT>", ")", ";", "unsigned", "NumBytes", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "if", "(", "isVarArg", "&&", "NumBytes", "<", "<NUM_LIT>", ")", "NumBytes", "=", "<NUM_LIT>", ";", "Chain", "=", "DAG", ".", "getCALLSEQ_START", "(", "Chain", ",", "DAG", ".", "getIntPtrConstant", "(", "NumBytes", ",", "true", ")", ",", "dl", ")", ";", "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "SDValue", ">", ",", "<NUM_LIT>", ">", "RegsToPass", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "MemOpChains", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "MVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "SDValue", "Arg", "=", "OutVals", "[", "i", "]", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "RegVT", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "RegVT", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "AExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "RegVT", ",", "Arg", ")", ";", "break", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ")", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "needsRegArgSlots", "=", "false", ";", "unsigned", "ArgSize", "=", "VA", ".", "getValVT", "(", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "unsigned", "StackLoc", "=", "VA", ".", "getLocMemOffset", "(", ")", "+", "<NUM_LIT>", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "ArgSize", ",", "StackLoc", ",", "true", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";"], "ground_truth": ["MemOpChains", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Arg", ",", "PtrOff", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";"], "File": "MBlazeISelLowering", "Func": "LowerCall", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12148, "Length": 441, "Cover_Rate": 0.46617336152219874, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "override_options", "(", "void", ")", "{", "if", "(", "TARGET_SEP_DATA", "&&", "TARGET_ID_SHARED_LIBRARY", ")", "error", "(", "<STR_LIT>", ")", ";", "if", "(", "TARGET_SEP_DATA", "||", "TARGET_ID_SHARED_LIBRARY", ")", "flag_pic", "=", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "!", "TARGET_68020", "&&", "!", "TARGET_COLDFIRE", "&&", "(", "flag_pic", "==", "<NUM_LIT>", ")", ")", "error", "(", "<STR_LIT>", ")", ";"], "File": "m68k3", "Func": "override_options", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12149, "Length": 46, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "return", "<STR_LIT>", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "return", "<STR_LIT>", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "RC", "==", "&", "<STR_LIT>", ")", "return", "<STR_LIT>", ";"], "File": "WebAssemblyExplicitLocals1", "Func": "getLocalSetOpcode", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12150, "Length": 40, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "<", "<NUM_LIT>", ";", "j", "++", ")", "{", "int", "SrcIdx", "=", "getOperandIdx", "(", "MI", "->", "getOpcode", "(", ")", ",", "OpTable", "[", "j", "]", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "SrcIdx", "<", "<NUM_LIT>", ")", "break", ";", "if", "(", "MI", "->", "getOperand", "(", "SrcIdx", ")", ".", "getReg", "(", ")", "==", "AMDGPU", "::", "ALU_CONST", ")", "{", "unsigned", "Const", "=", "MI", "->", "getOperand", "(", "getOperandIdx", "(", "MI", "->", "getOpcode", "(", ")", ",", "OpTable", "[", "j", "]", "[", "<NUM_LIT>", "]", ")", ")", ".", "getImm", "(", ")", ";", "Consts", ".", "push_back", "(", "Const", ")", ";", "}", "}", "}"], "ground_truth": ["return", "fitsConstReadLimitations", "(", "Consts", ")", ";"], "File": "R600InstrInfo", "Func": "canBundle", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12151, "Length": 106, "Cover_Rate": 0.4711111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetInstrInfo", "*", "TII", "=", "TM", "->", "getInstrInfo", "(", ")", ";"], "ground_truth": ["assert", "(", "TII", "&&", "<STR_LIT>", ")", ";"], "File": "TMS320C64XInstrInfo", "Func": "CreateFunctionalUnitScheduler", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 12152, "Length": 18, "Cover_Rate": 0.4186046511627907, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "aarch64_layout_frame", "(", ")", ";", "if", "(", "to", "==", "HARD_FRAME_POINTER_REGNUM", ")", "{", "if", "(", "from", "==", "ARG_POINTER_REGNUM", ")", "return", "cfun", "->", "machine", "->", "frame", ".", "hard_fp_offset", ";", "if", "(", "from", "==", "FRAME_POINTER_REGNUM", ")", "return", "cfun", "->", "machine", "->", "frame", ".", "hard_fp_offset", "-", "cfun", "->", "machine", "->", "frame", ".", "locals_offset", ";", "}", "if", "(", "to", "==", "STACK_POINTER_REGNUM", ")", "{", "if", "(", "from", "==", "FRAME_POINTER_REGNUM", ")", "return", "cfun", "->", "machine", "->", "frame", ".", "frame_size", "-", "cfun", "->", "machine", "->", "frame", ".", "locals_offset", ";", "}"], "ground_truth": ["return", "cfun", "->", "machine", "->", "frame", ".", "frame_size", ";"], "File": "aarch645", "Func": "aarch64_initial_elimination_offset", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12153, "Length": 90, "Cover_Rate": 0.8910891089108911, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HSAMD", "::", "Kernel", "::", "DebugProps", "::", "Metadata", "HSADebugProps", ";", "if", "(", "!", "STM", ".", "debuggerSupported", "(", ")", ")", "return", "HSADebugProps", ";", "HSADebugProps", ".", "mDebuggerABIVersion", ".", "push_back", "(", "<NUM_LIT>", ")", ";", "HSADebugProps", ".", "mDebuggerABIVersion", ".", "push_back", "(", "<NUM_LIT>", ")", ";", "HSADebugProps", ".", "mReservedNumVGPRs", "=", "ProgramInfo", ".", "ReservedVGPRCount", ";", "HSADebugProps", ".", "mReservedFirstVGPR", "=", "ProgramInfo", ".", "ReservedVGPRFirst", ";", "if", "(", "STM", ".", "debuggerEmitPrologue", "(", ")", ")", "{", "HSADebugProps", ".", "mPrivateSegmentBufferSGPR", "=", "ProgramInfo", ".", "DebuggerPrivateSegmentBufferSGPR", ";", "HSADebugProps", ".", "mWavefrontPrivateSegmentOffsetSGPR", "=", "ProgramInfo", ".", "DebuggerWavefrontPrivateSegmentOffsetSGPR", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter13", "Func": "getHSADebugProps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12154, "Length": 81, "Cover_Rate": 0.6532258064516129, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineLoopInfo", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "ground_truth": ["}"], "File": "TPCLutCacheCounter", "Func": "getAnalysisUsage", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12155, "Length": 23, "Cover_Rate": 0.696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_pmovusdb256_mask", "(", "(", "__v8si", ")", "__A", ",", "(", "__v16qi", ")", "_mm_undefined_si128", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_cvtusepi32_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12156, "Length": 26, "Cover_Rate": 0.5777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "raw_string_ostream", "OS", "(", "TmpStr", ")", ";", "PrintDebugValueComment", "(", "MI", ",", "OS", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "OS", ".", "str", "(", ")", ")", ")", ";", "}", "return", ";", "case", "<STR_LIT>", ":", "{", "MCInst", "TmpInst", ";", "MCSymbol", "*", "PICBase", "=", "MCInstLowering", ".", "GetPICBaseSymbol", "(", ")", ";", "TmpInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "TmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateExpr", "(", "MCSymbolRefExpr", "::", "Create", "(", "PICBase", ",", "OutContext", ")", ")", ")", ";", "OutStreamer", ".", "EmitInstruction", "(", "TmpInst", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "PICBase", ")", ";", "TmpInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "TmpInst", ".", "getOperand", "(", "<NUM_LIT>", ")", "=", "MCOperand", "::", "CreateReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "OutStreamer", ".", "EmitInstruction", "(", "TmpInst", ")", ";", "return", ";", "}", "case", "<STR_LIT>", ":", "{", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getTargetFlags", "(", ")", "!=", "<STR_LIT>", ")", "break", ";", "MCSymbol", "*", "DotSym", "=", "OutContext", ".", "CreateTempSymbol", "(", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "DotSym", ")", ";", "MCSymbol", "*", "OpSym", "=", "MCInstLowering", ".", "GetSymbolFromOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["const", "MCExpr", "*", "DotExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "DotSym", ",", "OutContext", ")", ";"], "File": "X86MCInstLower13", "Func": "EmitInstruction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12157, "Length": 195, "Cover_Rate": 0.47911547911547914, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "AMDGPUTargetLowering", "*", "getTargetLowering", "(", ")", "const", "{"], "ground_truth": ["return", "TLInfo", ";"], "File": "AMDGPUTargetMachine20", "Func": "getTargetLowering", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12158, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addMemTBBOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addMemTBBOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12159, "Length": 21, "Cover_Rate": 0.42, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ConstantFPSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "if", "(", "C", "->", "getValueAPF", "(", ")", ".", "isPosZero", "(", ")", ")", "return", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "lower<ISA_LIT>FPLogicOp", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";"], "File": "X86ISelLowering149", "Func": "PerformFANDNCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12160, "Length": 49, "Cover_Rate": 0.45794392523364486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HOST_WIDE_INT", "size", "=", "int_size_in_bytes", "(", "type", ")", ";"], "ground_truth": ["if", "(", "TREE_CODE", "(", "type", ")", "==", "COMPLEX_TYPE", ")", "if", "(", "size", "<", "<NUM_LIT>", "||", "size", ">", "<NUM_LIT>", "*", "UNITS_PER_WORD", ")", "return", "true", ";"], "File": "nds32", "Func": "nds32_return_in_memory", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12161, "Length": 32, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "StringRef", "computeDataLayout", "(", "const", "Triple", "&", "TT", ")", "{", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "r600", ")", "{", "return", "<STR_LIT>", "<STR_LIT>", ";", "}", "return", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine44", "Func": "computeDataLayout", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12162, "Length": 34, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "NumUnmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "LHS", ")", ";", "auto", "DenUnmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "RHS", ")", ";", "auto", "Scale0Unmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "DivScale0", ")", ";", "auto", "Scale1Unmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "DivScale1", ")", ";", "auto", "CmpNum", "=", "B", ".", "buildICmp", "(", "ICmpInst", "::", "ICMP_EQ", ",", "S1", ",", "NumUnmerge", ".", "getReg", "(", "<NUM_LIT>", ")", ",", "Scale1Unmerge", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "auto", "CmpDen", "=", "B", ".", "buildICmp", "(", "ICmpInst", "::", "ICMP_EQ", ",", "S1", ",", "DenUnmerge", ".", "getReg", "(", "<NUM_LIT>", ")", ",", "Scale0Unmerge", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "Scale", "=", "B", ".", "buildXor", "(", "S1", ",", "CmpNum", ",", "CmpDen", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "Scale", "=", "DivScale1", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["auto", "Fmas", "=", "B", ".", "buildIntrinsic", "(", "<STR_LIT>", ",", "{", "S64", "}", ",", "false", ")", ".", "addUse", "(", "Fma4", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ".", "addUse", "(", "Fma3", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ".", "addUse", "(", "Mul", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ".", "addUse", "(", "Scale", ")", ".", "setMIFlags", "(", "Flags", ")", ";"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeFDIV64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12163, "Length": 191, "Cover_Rate": 0.3060897435897436, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "ST", "->", "hasMVEFloatOps", "(", ")", ")", "break", ";", "Type", "*", "VT", "=", "ICA", ".", "getReturnType", "(", ")", ";", "std", "::", "pair", "<", "InstructionCost", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "VT", ")", ";", "if", "(", "LT", ".", "second", "==", "<STR_LIT>", "||", "LT", ".", "second", "==", "<STR_LIT>", ")", "return", "LT", ".", "first", "*", "ST", "->", "getMVEVectorCostFactor", "(", "CostKind", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "ICA", ".", "getArgTypes", "(", ")", ".", "empty", "(", ")", ")", "break", ";", "bool", "IsSigned", "=", "ICA", ".", "getID", "(", ")", "==", "<STR_LIT>", ";", "auto", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "ICA", ".", "getArgTypes", "(", ")", "[", "<NUM_LIT>", "]", ")", ";", "EVT", "MTy", "=", "TLI", "->", "getValueType", "(", "DL", ",", "ICA", ".", "getReturnType", "(", ")", ")", ";", "if", "(", "(", "ST", "->", "hasVFP2Base", "(", ")", "&&", "LT", ".", "second", "==", "<STR_LIT>", "&&", "MTy", "==", "<STR_LIT>", ")", "||", "(", "ST", "->", "hasFP64", "(", ")", "&&", "LT", ".", "second", "==", "<STR_LIT>", "&&", "MTy", "==", "<STR_LIT>", ")", "||", "(", "ST", "->", "hasFullFP16", "(", ")", "&&", "LT", ".", "second", "==", "<STR_LIT>", "&&", "MTy", "==", "<STR_LIT>", ")", ")", "return", "LT", ".", "first", ";", "if", "(", "ST", "->", "hasMVEFloatOps", "(", ")", "&&", "(", "LT", ".", "second", "==", "<STR_LIT>", "||", "LT", ".", "second", "==", "<STR_LIT>", ")", "&&", "LT", ".", "second", ".", "getScalarSizeInBits", "(", ")", "==", "MTy", ".", "getScalarSizeInBits", "(", ")", ")", "return", "LT", ".", "first", "*", "ST", "->", "getMVEVectorCostFactor", "(", "CostKind", ")", ";", "if", "(", "(", "(", "ST", "->", "hasVFP2Base", "(", ")", "&&", "LT", ".", "second", "==", "<STR_LIT>", ")", "||", "(", "ST", "->", "hasFP64", "(", ")", "&&", "LT", ".", "second", "==", "<STR_LIT>", ")", "||", "(", "ST", "->", "hasFullFP16", "(", ")", "&&", "LT", ".", "second", "==", "<STR_LIT>", ")", "||", "(", "ST", "->", "hasMVEFloatOps", "(", ")", "&&", "(", "LT", ".", "second", "==", "<STR_LIT>", "||", "LT", ".", "second", "==", "<STR_LIT>", ")", ")", ")", "&&", "LT", ".", "second", ".", "getScalarSizeInBits", "(", ")", ">=", "MTy", ".", "getScalarSizeInBits", "(", ")", ")", "{", "Type", "*", "LegalTy", "=", "Type", "::", "getIntNTy", "(", "ICA", ".", "getReturnType", "(", ")", "->", "getContext", "(", ")", ",", "LT", ".", "second", ".", "getScalarSizeInBits", "(", ")", ")", ";", "InstructionCost", "Cost", "=", "LT", ".", "second", ".", "isVector", "(", ")", "?", "ST", "->", "getMVEVectorCostFactor", "(", "CostKind", ")", ":", "<NUM_LIT>", ";", "IntrinsicCostAttributes", "Attrs1", "(", "IsSigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "LegalTy", ",", "{", "LegalTy", ",", "LegalTy", "}", ")", ";", "Cost", "+=", "getIntrinsicInstrCost", "(", "Attrs1", ",", "CostKind", ")", ";", "IntrinsicCostAttributes", "Attrs2", "(", "IsSigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "LegalTy", ",", "{", "LegalTy", ",", "LegalTy", "}", ")", ";", "Cost", "+=", "getIntrinsicInstrCost", "(", "Attrs2", ",", "CostKind", ")", ";", "return", "LT", ".", "first", "*", "Cost", ";", "}", "break", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo38", "Func": "getIntrinsicInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12164, "Length": 440, "Cover_Rate": 0.5612244897959183, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_sqdmlsl_lanehi", "(", "__a", ",", "__b", ",", "__c", ",", "__d", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vqdmlslh_lane_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12165, "Length": 13, "Cover_Rate": 0.4482758620689655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_sqrt_round_ps", "(", "__mmask16", "__U", ",", "__m512", "__A", ",", "const", "int", "__R", ")", "{", "return", "(", "__m512", ")", "__builtin_ia32_sqrtps512_mask", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v16sf", ")", "_mm512_setzero_ps", "(", ")", ",", "(", "__mmask16", ")", "__U", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_maskz_sqrt_round_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12166, "Length": 53, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "sep", "=", "<STR_LIT>", ";", "if", "(", "e", "==", "static_cast", "<", "uint32_t", ">", "(", "MemorySemantics", "::", "None", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "e", "==", "static_cast", "<", "uint32_t", ">", "(", "MemorySemantics", "::", "Acquire", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "e", "&", "static_cast", "<", "uint32_t", ">", "(", "MemorySemantics", "::", "Acquire", ")", ")", "{", "nameString", "+=", "sep", "+", "<STR_LIT>", ";", "sep", "=", "<STR_LIT>", ";", "}", "if", "(", "e", "==", "static_cast", "<", "uint32_t", ">", "(", "MemorySemantics", "::", "Release", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "e", "&", "static_cast", "<", "uint32_t", ">", "(", "MemorySemantics", "::", "Release", ")", ")", "{", "nameString", "+=", "sep", "+", "<STR_LIT>", ";", "sep", "=", "<STR_LIT>", ";", "}", "if", "(", "e", "==", "static_cast", "<", "uint32_t", ">", "(", "MemorySemantics", "::", "AcquireRelease", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "e", "&", "static_cast", "<", "uint32_t", ">", "(", "MemorySemantics", "::", "AcquireRelease", ")", ")", "{", "nameString", "+=", "sep", "+", "<STR_LIT>", ";", "sep", "=", "<STR_LIT>", ";", "}", "if", "(", "e", "==", "static_cast", "<", "uint32_t", ">", "(", "MemorySemantics", "::", "SequentiallyConsistent", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "e", "&", "static_cast", "<", "uint32_t", ">", "(", "MemorySemantics", "::", "SequentiallyConsistent", ")", ")", "{", "nameString", "+=", "sep", "+", "<STR_LIT>", ";", "sep", "=", "<STR_LIT>", ";", "}", "if", "(", "e", "==", "static_cast", "<", "uint32_t", ">", "(", "MemorySemantics", "::", "UniformMemory", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "e", "&", "static_cast", "<", "uint32_t", ">", "(", "MemorySemantics", "::", "UniformMemory", ")", ")", "{", "nameString", "+=", "sep", "+", "<STR_LIT>", ";", "sep", "=", "<STR_LIT>", ";", "}", "if", "(", "e", "==", "static_cast", "<", "uint32_t", ">", "(", "MemorySemantics", "::", "SubgroupMemory", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "e", "&", "static_cast", "<", "uint32_t", ">", "(", "MemorySemantics", "::", "SubgroupMemory", ")", ")", "{"], "ground_truth": ["nameString", "+=", "sep", "+", "<STR_LIT>", ";"], "File": "SPIRVBaseInfo", "Func": "getMemorySemanticsName", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12167, "Length": 277, "Cover_Rate": 0.4586092715231788, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "TargetLoweringObjectFile", "*", "createTLOF", "(", "<ISA_LIT>TargetMachine", "&", "TM", ")", "{", "const", "<ISA_LIT>Subtarget", "*", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "if", "(", "Subtarget", "->", "isTargetLinux", "(", ")", ")", "return", "new", "<ISA_LIT>LinuxTargetObjectFile", "(", ")", ";"], "ground_truth": ["if", "(", "Subtarget", "->", "isTargetELF", "(", ")", ")", "return", "new", "TargetLoweringObjectFileELF", "(", ")", ";"], "File": "AArch64ISelLowering113", "Func": "createTLOF", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12168, "Length": 53, "Cover_Rate": 0.8983050847457628, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addu5ImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "addImmOperands", "(", "Inst", ",", "N", ")", ";"], "ground_truth": ["}"], "File": "HexagonAsmParser (2)", "Func": "addu5ImmOperands", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12169, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";"], "ground_truth": ["}"], "File": "loongarch", "Func": "loongarch_eh_uses", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12170, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "LoOpc", "=", "LowRegInst", "->", "getOpcode", "(", ")", ";", "(", "void", ")", "HiOpc", ";", "(", "void", ")", "LoOpc", ";", "assert", "(", "(", "HiOpc", "==", "<STR_LIT>", "||", "HiOpc", "==", "<STR_LIT>", ")", "&&", "(", "LoOpc", "==", "<STR_LIT>", "||", "LoOpc", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "isGreaterThanNBitTFRI", "<", "<NUM_LIT>", ">", "(", "HighRegInst", ")", "&&", "isGreaterThanNBitTFRI", "<", "<NUM_LIT>", ">", "(", "LowRegInst", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "HexagonCopyToCombine (2)", "Func": "areCombinableOperations", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12171, "Length": 69, "Cover_Rate": 0.6634615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "KindA", "==", "NodeAttrs", "::", "Use", "&&", "KindB", "==", "NodeAttrs", "::", "Def", ")", "return", "true", ";", "if", "(", "KindA", "==", "NodeAttrs", "::", "Def", "&&", "KindB", "==", "NodeAttrs", "::", "Use", ")", "return", "false", ";", "return", "A", ".", "Id", "<", "B", ".", "Id", ";", "}", ";", "llvm", "::", "sort", "(", "DRNs", ",", "UsesFirst", ")", ";", "if", "(", "trace", "(", ")", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "for", "(", "NodeAddr", "<", "RefNode", "*", ">", "RA", ":", "DRNs", ")", "{", "if", "(", "trace", "(", ")", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "PrintNode", "<", "RefNode", "*", ">", "(", "RA", ",", "DFG", ")", "<<", "'\\n'", ";", "if", "(", "DFG", ".", "IsUse", "(", "RA", ")", ")", "DFG", ".", "unlinkUse", "(", "RA", ",", "true", ")", ";", "else", "if", "(", "DFG", ".", "IsDef", "(", "RA", ")", ")", "DFG", ".", "unlinkDef", "(", "RA", ",", "true", ")", ";", "}", "for", "(", "NodeAddr", "<", "InstrNode", "*", ">", "IA", ":", "DINs", ")", "{", "NodeAddr", "<", "BlockNode", "*", ">", "BA", "=", "IA", ".", "Addr", "->", "getOwner", "(", "DFG", ")", ";", "BA", ".", "Addr", "->", "removeMember", "(", "IA", ",", "DFG", ")", ";", "if", "(", "!", "DFG", ".", "IsCode", "<", "NodeAttrs", "::", "Stmt", ">", "(", "IA", ")", ")", "continue", ";", "MachineInstr", "*", "MI", "=", "NodeAddr", "<", "StmtNode", "*", ">", "(", "IA", ")", ".", "Addr", "->", "getCode", "(", ")", ";", "if", "(", "trace", "(", ")", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MI", ";"], "ground_truth": ["MI", "->", "eraseFromParent", "(", ")", ";"], "File": "RDFDeadCode4", "Func": "erase", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12172, "Length": 237, "Cover_Rate": 0.5231788079470199, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "InpVal", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "InpVal", ")", ")", "{", "uint64_t", "V", "=", "cast", "<", "ConstantSDNode", ">", "(", "InpVal", ")", "->", "getZExtValue", "(", ")", ";", "return", "DAG", ".", "getTargetConstant", "(", "countPopulation", "(", "V", ")", ",", "dl", ",", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["SDValue", "PopOut", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "InpVal", ")", ";"], "File": "HexagonISelLowering (2)", "Func": "LowerCTPOP", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12173, "Length": 68, "Cover_Rate": 0.6017699115044248, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "nodes_iterator", "nodes_begin", "(", "const", "GraphType", "&", "G", ")", "{"], "ground_truth": ["return", "G", ".", "Nodes", ".", "begin", "(", ")", ";"], "File": "PatmosCallGraphBuilder1", "Func": "nodes_begin", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 12174, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Base", "=", "CurDAG", "->", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ".", "getNode", "(", ")", ")", ",", "N", ".", "getValueType", "(", ")", ",", "Base", ",", "OffImm", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMInvISelDAG", "Func": "SelectAddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12175, "Length": 31, "Cover_Rate": 0.45588235294117646, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>RegisterInfo", "::", "<ISA_LIT>RegisterInfo", "(", "<ISA_LIT>Subtarget", "&", "st", ",", "const", "TargetInstrInfo", "&", "tii", ")", ":", "<ISA_LIT>GenRegisterInfo", "(", "<STR_LIT>", ")", ",", "Subtarget", "(", "st", ")", ",", "TII", "(", "tii", ")", "{"], "ground_truth": ["}"], "File": "TOYRegisterInfo", "Func": "TOYRegisterInfo", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12176, "Length": 30, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "IsUnscaled", "==", "TII", "->", "isUnscaledLdSt", "(", "*", "StoreI", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "LoadSize", "<=", "StoreSize", "&&", "<STR_LIT>", ")", ";", "int", "UnscaledLdOffset", "=", "IsUnscaled", "?", "getLdStOffsetOp", "(", "*", "LoadI", ")", ".", "getImm", "(", ")", ":", "getLdStOffsetOp", "(", "*", "LoadI", ")", ".", "getImm", "(", ")", "*", "LoadSize", ";", "int", "UnscaledStOffset", "=", "IsUnscaled", "?", "getLdStOffsetOp", "(", "*", "StoreI", ")", ".", "getImm", "(", ")", ":", "getLdStOffsetOp", "(", "*", "StoreI", ")", ".", "getImm", "(", ")", "*", "StoreSize", ";", "int", "Width", "=", "LoadSize", "*", "<NUM_LIT>", ";", "int", "Immr", "=", "<NUM_LIT>", "*", "(", "UnscaledLdOffset", "-", "UnscaledStOffset", ")", ";", "int", "Imms", "=", "Immr", "+", "Width", "-", "<NUM_LIT>", ";", "unsigned", "DestReg", "=", "IsStoreXReg", "?", "TRI", "->", "getMatchingSuperReg", "(", "LdRt", ",", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ":", "LdRt", ";", "assert", "(", "(", "UnscaledLdOffset", ">=", "UnscaledStOffset", "&&", "(", "UnscaledLdOffset", "+", "LoadSize", ")", "<=", "UnscaledStOffset", "+", "StoreSize", ")", "&&", "<STR_LIT>", ")", ";", "Immr", "=", "<NUM_LIT>", "*", "(", "UnscaledLdOffset", "-", "UnscaledStOffset", ")", ";", "Imms", "=", "Immr", "+", "Width", "-", "<NUM_LIT>", ";", "if", "(", "UnscaledLdOffset", "==", "UnscaledStOffset", ")", "{", "uint32_t", "AndMaskEncoded", "=", "(", "(", "IsStoreXReg", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "Immr", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "Imms", ")", "<<", "<NUM_LIT>", ")", ";", "BitExtMI", "=", "BuildMI", "(", "*", "LoadI", "->", "getParent", "(", ")", ",", "LoadI", ",", "LoadI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "IsStoreXReg", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "add", "(", "StMO", ")", ".", "addImm", "(", "AndMaskEncoded", ")", ";", "}", "else", "{", "BitExtMI", "=", "BuildMI", "(", "*", "LoadI", "->", "getParent", "(", ")", ",", "LoadI", ",", "LoadI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "IsStoreXReg", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "add", "(", "StMO", ")", ".", "addImm", "(", "Immr", ")", ".", "addImm", "(", "Imms", ")", ";", "}", "}", "for", "(", "MachineInstr", "&", "MI", ":", "make_range", "(", "StoreI", "->", "getIterator", "(", ")", ",", "BitExtMI", "->", "getIterator", "(", ")", ")", ")", "if", "(", "MI", ".", "killsRegister", "(", "StRt", ",", "TRI", ")", ")", "{", "MI", ".", "clearRegisterKills", "(", "StRt", ",", "TRI", ")", ";", "break", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "StoreI", "->", "print", "(", "dbgs", "(", ")", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["DEBUG", "(", "LoadI", "->", "print", "(", "dbgs", "(", ")", ")", ")", ";"], "File": "AArch64LoadStoreOptimizer14", "Func": "promoteLoadFromStore", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12177, "Length": 384, "Cover_Rate": 0.4824120603015075, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>DeadRegisterDefinitions", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "AArch64DeadRegisterDefinitionsPass1", "Func": "AArch64DeadRegisterDefinitions", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12178, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Info", ".", "True", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Info", ".", "False", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Info", ".", "LHS", "==", "Info", ".", "True", "&&", "Info", ".", "RHS", "==", "Info", ".", "False", ")", "&&", "!", "(", "Info", ".", "LHS", "==", "Info", ".", "False", "&&", "Info", ".", "RHS", "==", "Info", ".", "True", ")", ")", "return", "false", ";", "switch", "(", "Info", ".", "Pred", ")", "{", "case", "CmpInst", "::", "FCMP_FALSE", ":"], "ground_truth": ["case", "CmpInst", "::", "FCMP_OEQ", ":"], "File": "AMDGPUPostLegalizerCombiner13", "Func": "matchFMinFMaxLegacy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12179, "Length": 90, "Cover_Rate": 0.36, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "riscv_split_symbol_type", "(", "sym_type", ")", ")", "return", "false", ";", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", ">", "UNITS_PER_WORD", "&&", "(", "!", "TARGET_STRICT_ALIGN", "||", "GET_MODE_BITSIZE", "(", "mode", ")", ">", "GET_MODE_ALIGNMENT", "(", "mode", ")", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "riscv3", "Func": "riscv_valid_lo_sum_p", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12180, "Length": 42, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "insn_length", "=", "get_attr_length", "(", "insn", ")", ";", "long_jump_p", "=", "(", "insn_length", "==", "<NUM_LIT>", "||", "insn_length", "==", "<NUM_LIT>", ")", "?", "true", ":", "false", ";", "r5_p", "=", "(", "insn_length", "==", "<NUM_LIT>", "||", "insn_length", "==", "<NUM_LIT>", ")", "?", "true", ":", "false", ";", "code", "=", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["switch", "(", "code", ")", "{"], "File": "nds32-md-auxiliary", "Func": "nds32_output_cbranchsi4_equality_reg", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12181, "Length": 54, "Cover_Rate": 0.4909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "!", "SU", "->", "NumPredsLeft", ")", ";", "std", "::", "vector", "<", "SUnit", "*", ">", "::", "iterator", "I", "=", "llvm", "::", "find", "(", "TopReadySUs", ",", "SU", ")", ";", "if", "(", "I", "==", "TopReadySUs", ".", "end", "(", ")", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "llvm_unreachable", "(", "nullptr", ")", ";", "}", "TopReadySUs", ".", "erase", "(", "I", ")", ";", "releaseSuccessors", "(", "SU", ",", "true", ")", ";", "if", "(", "HasLowLatencyNonWaitedParent", "[", "NodeNum2Index", "[", "SU", "->", "NodeNum", "]", "]", ")", "HasLowLatencyNonWaitedParent", ".", "assign", "(", "SUnits", ".", "size", "(", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "DAG", "->", "IsLowLatencySU", "[", "SU", "->", "NodeNum", "]", ")", "{", "for", "(", "SDep", "&", "Succ", ":", "SU", "->", "Succs", ")", "{", "std", "::", "map", "<", "unsigned", ",", "unsigned", ">", "::", "iterator", "I", "=", "NodeNum2Index", ".", "find", "(", "Succ", ".", "getSUnit", "(", ")", "->", "NodeNum", ")", ";", "if", "(", "I", "!=", "NodeNum2Index", ".", "end", "(", ")", ")", "HasLowLatencyNonWaitedParent", "[", "I", "->", "second", "]", "=", "<NUM_LIT>", ";", "}"], "ground_truth": ["}"], "File": "SIMachineScheduler (2)", "Func": "nodeScheduled", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12182, "Length": 159, "Cover_Rate": 0.9034090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrecpe_u32", "(", "uint32x2_t", "__a", ")", "{", "return", "(", "uint32x2_t", ")", "__builtin_neon_vrecpev2si", "(", "(", "int32x2_t", ")", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vrecpe_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12183, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "this_rtx", ",", "temp0", ",", "temp1", ",", "addr", ",", "funexp", ";", "rtx_insn", "*", "insn", ";", "const", "char", "*", "fnname", "=", "IDENTIFIER_POINTER", "(", "DECL_ASSEMBLER_NAME", "(", "thunk", ")", ")", ";", "if", "(", "aarch64_bti_enabled", "(", ")", ")", "emit_insn", "(", "gen_bti_c", "(", ")", ")", ";", "reload_completed", "=", "<NUM_LIT>", ";", "emit_note", "(", "NOTE_INSN_PROLOGUE_END", ")", ";", "this_rtx", "=", "gen_rtx_REG", "(", "Pmode", ",", "this_regno", ")", ";", "temp0", "=", "gen_rtx_REG", "(", "Pmode", ",", "EP0_REGNUM", ")", ";", "temp1", "=", "gen_rtx_REG", "(", "Pmode", ",", "EP1_REGNUM", ")", ";", "if", "(", "vcall_offset", "==", "<NUM_LIT>", ")", "aarch64_add_offset", "(", "Pmode", ",", "this_rtx", ",", "this_rtx", ",", "delta", ",", "temp1", ",", "temp0", ",", "false", ")", ";", "else", "{", "gcc_assert", "(", "(", "vcall_offset", "&", "(", "POINTER_BYTES", "-", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", ")", ";", "addr", "=", "this_rtx", ";", "if", "(", "delta", "!=", "<NUM_LIT>", ")", "{", "if", "(", "delta", ">=", "-", "<NUM_LIT>", "&&", "delta", "<", "<NUM_LIT>", ")", "addr", "=", "gen_rtx_PRE_MODIFY", "(", "Pmode", ",", "this_rtx", ",", "plus_constant", "(", "Pmode", ",", "this_rtx", ",", "delta", ")", ")", ";", "else", "aarch64_add_offset", "(", "Pmode", ",", "this_rtx", ",", "this_rtx", ",", "delta", ",", "temp1", ",", "temp0", ",", "false", ")", ";", "}", "if", "(", "Pmode", "==", "ptr_mode", ")", "aarch64_emit_move", "(", "temp0", ",", "gen_rtx_MEM", "(", "ptr_mode", ",", "addr", ")", ")", ";", "else", "aarch64_emit_move", "(", "temp0", ",", "gen_rtx_ZERO_EXTEND", "(", "Pmode", ",", "gen_rtx_MEM", "(", "ptr_mode", ",", "addr", ")", ")", ")", ";", "if", "(", "vcall_offset", ">=", "-", "<NUM_LIT>", "&&", "vcall_offset", "<", "<NUM_LIT>", "*", "POINTER_BYTES", ")", "addr", "=", "plus_constant", "(", "Pmode", ",", "temp0", ",", "vcall_offset", ")", ";", "else", "{", "aarch64_internal_mov_immediate", "(", "temp1", ",", "GEN_INT", "(", "vcall_offset", ")", ",", "true", ",", "Pmode", ")", ";", "addr", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "temp0", ",", "temp1", ")", ";", "}", "if", "(", "Pmode", "==", "ptr_mode", ")", "aarch64_emit_move", "(", "temp1", ",", "gen_rtx_MEM", "(", "ptr_mode", ",", "addr", ")", ")", ";", "else", "aarch64_emit_move", "(", "temp1", ",", "gen_rtx_SIGN_EXTEND", "(", "Pmode", ",", "gen_rtx_MEM", "(", "ptr_mode", ",", "addr", ")", ")", ")", ";", "emit_insn", "(", "gen_add2_insn", "(", "this_rtx", ",", "temp1", ")", ")", ";", "}", "if", "(", "!", "TREE_USED", "(", "function", ")", ")", "{", "assemble_external", "(", "function", ")", ";", "TREE_USED", "(", "function", ")", "=", "<NUM_LIT>", ";", "}", "funexp", "=", "XEXP", "(", "DECL_RTL", "(", "function", ")", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["funexp", "=", "gen_rtx_MEM", "(", "FUNCTION_MODE", ",", "funexp", ")", ";"], "File": "aarch64", "Func": "aarch64_output_mi_thunk", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12184, "Length": 354, "Cover_Rate": 0.7515923566878981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_cvtepu32_epi64", "(", "__m256i", "__X", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_pmovzxdq512_mask", "(", "(", "__v8si", ")", "__X", ",", "(", "__v8di", ")", "_mm512_undefined_epi32", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_cvtepu32_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12185, "Length": 45, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>Subtarget", "::", "SetJITMode", "(", ")", "{"], "ground_truth": ["}"], "File": "SPUSubtarget1", "Func": "SetJITMode", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12186, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Clone", "=", "true", ";", "unsigned", "Opc", "=", "Orig", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "!", "isSafeToClobberEFLAGS", "(", "MBB", ",", "I", ")", ")", "{", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "}"], "ground_truth": ["Clone", "=", "false", ";"], "File": "X86InstrInfo134", "Func": "reMaterialize", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12187, "Length": 97, "Cover_Rate": 0.3415492957746479, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "nds32_n7_last_load_to_ii_p", "(", "rtx_insn", "*", "producer", ",", "rtx_insn", "*", "consumer", ")", "{", "if", "(", "post_update_insn_p", "(", "producer", ")", ")", "return", "false", ";", "rtx", "last_def_reg", "=", "extract_nth_access_reg", "(", "producer", ",", "-", "<NUM_LIT>", ")", ";", "if", "(", "last_def_reg", "==", "NULL_RTX", ")", "return", "false", ";"], "ground_truth": ["gcc_assert", "(", "REG_P", "(", "last_def_reg", ")", "||", "GET_CODE", "(", "last_def_reg", ")", "==", "SUBREG", ")", ";"], "File": "nds32-pipelines-auxiliary", "Func": "nds32_n7_last_load_to_ii_p", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12188, "Length": 57, "Cover_Rate": 0.8636363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "string", "computeDataLayout", "(", "const", "Triple", "&", "TT", ")", "{", "if", "(", "TT", ".", "isArch64Bit", "(", ")", ")", "return", "<STR_LIT>", ";", "assert", "(", "TT", ".", "isArch32Bit", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "LoongArchTargetMachine1", "Func": "computeDataLayout", "Target": "LoongArch", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12189, "Length": 37, "Cover_Rate": 0.9736842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isWorthFoldingADDlow", "(", "N", ")", ")", "{", "GlobalAddressSDNode", "*", "GAN", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ";", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "OffImm", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "GAN", ")", "return", "true", ";", "const", "GlobalValue", "*", "GV", "=", "GAN", "->", "getGlobal", "(", ")", ";", "unsigned", "Alignment", "=", "GV", "->", "getAlignment", "(", ")", ";", "const", "DataLayout", "*", "DL", "=", "TLI", "->", "getDataLayout", "(", ")", ";", "Type", "*", "Ty", "=", "GV", "->", "getType", "(", ")", "->", "getElementType", "(", ")", ";", "if", "(", "Alignment", "==", "<NUM_LIT>", "&&", "Ty", "->", "isSized", "(", ")", ")", "Alignment", "=", "DL", "->", "getABITypeAlignment", "(", "Ty", ")", ";", "if", "(", "Alignment", ">=", "Size", ")", "return", "true", ";", "}", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "{", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "int64_t", "RHSC", "=", "(", "int64_t", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "unsigned", "Scale", "=", "Log2_32", "(", "Size", ")", ";", "if", "(", "(", "RHSC", "&", "(", "Size", "-", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", "&&", "RHSC", ">=", "<NUM_LIT>", "&&", "RHSC", "<", "(", "<NUM_LIT>", "<<", "Scale", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";"], "ground_truth": ["Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", ")", ")", ";"], "File": "AArch64ISelDAGToDAG67", "Func": "SelectAddrModeIndexed", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12190, "Length": 283, "Cover_Rate": 0.6581395348837209, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "union", "{", "float32x2x2_t", "__i", ";", "__builtin_neon_ti", "__o", ";", "}", "__rv", ";", "__rv", ".", "__o", "=", "__builtin_neon_vld2v2sf", "(", "(", "const", "__builtin_neon_sf", "*", ")", "__a", ")", ";", "return", "__rv", ".", "__i", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vld2_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12191, "Length": 31, "Cover_Rate": 0.7948717948717948, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>GenericDisassembler", "::", "~", "<ISA_LIT>GenericDisassembler", "(", ")", "{"], "ground_truth": ["}"], "File": "X86Disassembler12", "Func": "~X86GenericDisassembler", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12192, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "SVECalleeSavedStackSize", ";"], "ground_truth": ["}"], "File": "AArch64MachineFunctionInfo1", "Func": "getSVECalleeSavedStackSize", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12193, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumOps", "=", "Desc", ".", "getNumOperands", "(", ")", ";", "unsigned", "CurOp", "=", "<NUM_LIT>", ";", "if", "(", "NumOps", ">", "<NUM_LIT>", "&&", "Desc", ".", "getOperandConstraint", "(", "<NUM_LIT>", ",", "MCOI", "::", "TIED_TO", ")", "==", "<NUM_LIT>", ")", "++", "CurOp", ";", "else", "if", "(", "NumOps", ">", "<NUM_LIT>", "&&", "Desc", ".", "getOperandConstraint", "(", "<NUM_LIT>", ",", "MCOI", "::", "TIED_TO", ")", "==", "<NUM_LIT>", "&&", "Desc", ".", "getOperandConstraint", "(", "<NUM_LIT>", ",", "MCOI", "::", "TIED_TO", ")", "==", "<NUM_LIT>", ")", "CurOp", "+=", "<NUM_LIT>", ";", "else", "if", "(", "NumOps", ">", "<NUM_LIT>", "&&", "Desc", ".", "getOperandConstraint", "(", "<NUM_LIT>", ",", "MCOI", "::", "TIED_TO", ")", "==", "<NUM_LIT>", "&&", "Desc", ".", "getOperandConstraint", "(", "NumOps", "-", "<NUM_LIT>", ",", "MCOI", "::", "TIED_TO", ")", "==", "<NUM_LIT>", ")", "CurOp", "+=", "<NUM_LIT>", ";"], "ground_truth": ["else", "if", "(", "NumOps", ">", "<NUM_LIT>", "&&", "Desc", ".", "getOperandConstraint", "(", "NumOps", "-", "<NUM_LIT>", ",", "MCOI", "::", "TIED_TO", ")", "==", "<NUM_LIT>", ")", "++", "CurOp", ";"], "File": "X86BaseInfo (2)", "Func": "getOperandBias", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12194, "Length": 137, "Cover_Rate": 0.9072847682119205, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "rhs", "=", "SET_SRC", "(", "XVECEXP", "(", "pat", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "GET_CODE", "(", "rhs", ")", "==", "UNSPEC", "&&", "XINT", "(", "rhs", ",", "<NUM_LIT>", ")", "==", "UNSPEC_PIC_BASE", ")", "return", "TRUE", ";"], "ground_truth": ["if", "(", "GET_CODE", "(", "rhs", ")", "==", "MEM", "&&", "GET_CODE", "(", "XEXP", "(", "rhs", ",", "<NUM_LIT>", ")", ")", "==", "UNSPEC", "&&", "XINT", "(", "XEXP", "(", "rhs", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "==", "UNSPEC_PIC_BASE", ")", "return", "TRUE", ";"], "File": "arm3", "Func": "arm_cannot_copy_insn_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12195, "Length": 74, "Cover_Rate": 0.6218487394957983, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Operand", "&", "Operand", "=", "static_cast", "<", "<ISA_LIT>Operand", "&", ">", "(", "*", "Operands", ".", "front", "(", ")", ")", ";", "StartLoc", "=", "Operand", ".", "getStartLoc", "(", ")", ";", "EndLoc", "=", "Operand", ".", "getEndLoc", "(", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "LC2200AsmParser", "Func": "ParseRegister", "Target": "LC2200", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12196, "Length": 38, "Cover_Rate": 0.4691358024691358, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "Results", ".", "push_back", "(", "DAG", ".", "getTargetConstant", "(", "-", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ")", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AAPISelLowering", "Func": "ReplaceNodeResults", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12197, "Length": 42, "Cover_Rate": 0.6086956521739131, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "TARGET_EMBEDDED_DATA", ")", "{", "mergeable_constant_section", "(", "mode", ",", "align", ",", "<NUM_LIT>", ")", ";", "}", "else", "{"], "ground_truth": ["if", "(", "GET_MODE_SIZE", "(", "mode", ")", "<=", "(", "unsigned", ")", "mips_section_threshold", "&&", "mips_section_threshold", ">", "<NUM_LIT>", ")", "named_section", "(", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "mips3", "Func": "mips_select_rtx_section", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12198, "Length": 43, "Cover_Rate": 0.42574257425742573, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Imm", "+", "<NUM_LIT>", ")", ")", ";", "return", "Success", ";"], "ground_truth": ["}"], "File": "AArch64Disassembler (2)2", "Func": "DecodeSVEIncDecImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12199, "Length": 18, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isPICBase", "=", "false", ";", "for", "(", "MachineRegisterInfo", "::", "def_instr_iterator", "I", "=", "MRI", ".", "def_instr_begin", "(", "BaseReg", ")", ",", "E", "=", "MRI", ".", "def_instr_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineInstr", "*", "DefMI", "=", "&", "*", "I", ";", "if", "(", "DefMI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "assert", "(", "!", "isPICBase", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["isPICBase", "=", "true", ";"], "File": "X86InstrInfo (2)3", "Func": "regIsPICBase", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12200, "Length": 68, "Cover_Rate": 0.68, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint32_t", "UB", "=", "getScoreUB", "(", "T", ")", ";", "if", "(", "Count", "<", "UB", "&&", "UB", "-", "Count", ">", "LB", ")", "return", "true", ";", "Count", "=", "~", "<NUM_LIT>", ";"], "ground_truth": ["return", "false", ";"], "File": "SIInsertWaitcnts", "Func": "simplifyWaitcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12201, "Length": 32, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "ia64_modes_tieable_p", "(", "machine_mode", "mode1", ",", "machine_mode", "mode2", ")", "{", "return", "(", "GET_MODE_CLASS", "(", "mode1", ")", "==", "GET_MODE_CLASS", "(", "mode2", ")", "&&", "(", "(", "mode1", "==", "XFmode", "||", "mode1", "==", "XCmode", "||", "mode1", "==", "RFmode", ")", "==", "(", "mode2", "==", "XFmode", "||", "mode2", "==", "XCmode", "||", "mode2", "==", "RFmode", ")", ")", "&&", "(", "mode1", "==", "BImode", ")", "==", "(", "mode2", "==", "BImode", ")", ")", ";"], "ground_truth": ["}"], "File": "ia64", "Func": "ia64_modes_tieable_p", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12202, "Length": 67, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "Defs", ".", "clear", "(", ")", ";", "Uses", ".", "clear", "(", ")", ";", "TrackDefUses", "(", "MI", ",", "Defs", ",", "Uses", ",", "TRI", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "CC", ")", ";", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "<STR_LIT>", ",", "false", ",", "true", ",", "false", ")", ")", ";", "MachineInstr", "*", "LastITMI", "=", "MI", ";", "MachineBasicBlock", "::", "iterator", "InsertPos", "=", "MIB", ";", "++", "MBBI", ";", "<STR_LIT>", "OCC", "=", "<STR_LIT>", "(", "CC", ")", ";", "unsigned", "Mask", "=", "<NUM_LIT>", ",", "Pos", "=", "<NUM_LIT>", ";", "for", "(", ";", "MBBI", "!=", "E", "&&", "Pos", "&&", "(", "!", "MI", "->", "isBranch", "(", ")", "&&", "!", "MI", "->", "isReturn", "(", ")", ")", ";", "++", "MBBI", ")", "{", "if", "(", "MBBI", "->", "isDebugValue", "(", ")", ")", "continue", ";", "MachineInstr", "*", "NMI", "=", "&", "*", "MBBI", ";", "MI", "=", "NMI", ";", "unsigned", "NPredReg", "=", "<NUM_LIT>", ";", "<STR_LIT>", "NCC", "=", "llvm", "::", "getITInstrPredicate", "(", "NMI", ",", "NPredReg", ")", ";", "if", "(", "NCC", "==", "CC", "||", "NCC", "==", "OCC", ")", "{", "Mask", "|=", "(", "NCC", "&", "<NUM_LIT>", ")", "<<", "Pos", ";", "NMI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "<STR_LIT>", ",", "false", ",", "true", ",", "false", ")", ")", ";", "LastITMI", "=", "NMI", ";", "}", "else", "{"], "ground_truth": ["if", "(", "NCC", "==", "<STR_LIT>", "&&", "MoveCopyOutOfITBlock", "(", "NMI", ",", "CC", ",", "OCC", ",", "Defs", ",", "Uses", ")", ")", "{"], "File": "Thumb2ITBlockPass29", "Func": "InsertITInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12203, "Length": 233, "Cover_Rate": 0.4936440677966102, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vmullbq_int_u32", "(", "uint32x4_t", "__a", ",", "uint32x4_t", "__b", ")", "{"], "ground_truth": ["return", "__builtin_mve_vmullbq_int_uv4si", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "mve___arm_vmullbq_int_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12204, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "R", "=", "I", ".", "first", ";", "if", "(", "isLoopRegister", "(", "R", ")", "&&", "Defs", ".", "count", "(", "R", ")", ">", "<NUM_LIT>", "&&", "(", "<ISA_LIT>MCInstrInfo", "::", "isInnerLoop", "(", "MCB", ")", "||", "<ISA_LIT>MCInstrInfo", "::", "isOuterLoop", "(", "MCB", ")", ")", ")", "{", "reportError", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "SoftDefs", ".", "count", "(", "R", ")", ")", "{", "unsigned", "UsrR", "=", "<STR_LIT>", ";", "unsigned", "BadR", "=", "RI", ".", "isSubRegister", "(", "<STR_LIT>", ",", "R", ")", "?", "UsrR", ":", "R", ";", "reportErrorRegisters", "(", "BadR", ")", ";", "return", "false", ";", "}", "if", "(", "!", "<ISA_LIT>MCInstrInfo", "::", "isPredReg", "(", "RI", ",", "R", ")", "&&", "Defs", "[", "R", "]", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "{", "PredSet", "&", "PM", "=", "Defs", "[", "R", "]", ";", "if", "(", "PM", ".", "count", "(", "Unconditional", ")", ")", "{", "unsigned", "UsrR", "=", "<STR_LIT>", ";", "unsigned", "BadR", "=", "RI", ".", "isSubRegister", "(", "<STR_LIT>", ",", "R", ")", "?", "UsrR", ":", "R", ";", "reportErrorRegisters", "(", "BadR", ")", ";", "return", "false", ";", "}", "for", "(", "const", "auto", "&", "J", ":", "PM", ")", "{", "PredSense", "P", "=", "J", ";", "if", "(", "PM", ".", "count", "(", "P", ")", ">", "<NUM_LIT>", ")", "{", "reportErrorRegisters", "(", "R", ")", ";", "return", "false", ";", "}", "P", ".", "second", "=", "!", "P", ".", "second", ";", "if", "(", "PM", ".", "count", "(", "P", ")", "&&", "PM", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "{", "reportErrorRegisters", "(", "R", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "HexagonMCChecker2", "Func": "checkRegisters", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12205, "Length": 234, "Cover_Rate": 0.6307277628032345, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Symbolizer", "(", "MCContext", "&", "Ctx", ",", "std", "::", "unique_ptr", "<", "MCRelocationInfo", ">", "&&", "RelInfo", ",", "void", "*", "disInfo", ")", ":", "MCSymbolizer", "(", "Ctx", ",", "std", "::", "move", "(", "RelInfo", ")", ")", ",", "DisInfo", "(", "disInfo", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUDisassembler", "Func": "AMDGPUSymbolizer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12206, "Length": 38, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetInstrInfo", "&", "TII", "=", "*", "STI", ".", "getInstrInfo", "(", ")", ";", "for", "(", "const", "CalleeSavedInfo", "&", "I", ":", "CSI", ")", "{", "unsigned", "Reg", "=", "I", ".", "getReg", "(", ")", ";", "bool", "IsRAAndRetAddrIsTaken", "=", "(", "Reg", "==", "<STR_LIT>", "||", "Reg", "==", "<STR_LIT>", ")", "&&", "MF", "->", "getFrameInfo", "(", ")", ".", "isReturnAddressTaken", "(", ")", ";", "if", "(", "!", "IsRAAndRetAddrIsTaken", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "bool", "IsLOHI", "=", "(", "Reg", "==", "<STR_LIT>", "||", "Reg", "==", "<STR_LIT>", "||", "Reg", "==", "<STR_LIT>", "||", "Reg", "==", "<STR_LIT>", ")", ";", "const", "Function", "&", "Func", "=", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", ";", "if", "(", "IsLOHI", "&&", "Func", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "{", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Op", "=", "<NUM_LIT>", ";", "if", "(", "!", "STI", ".", "getABI", "(", ")", ".", "ArePtrs64bit", "(", ")", ")", "{", "Op", "=", "(", "Reg", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Reg", "=", "<STR_LIT>", ";", "}", "else", "{", "Op", "=", "(", "Reg", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Reg", "=", "<STR_LIT>", ";", "}", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Op", ")", ",", "<STR_LIT>", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "bool", "IsKill", "=", "!", "IsRAAndRetAddrIsTaken", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";"], "ground_truth": ["TII", ".", "storeRegToStackSlot", "(", "MBB", ",", "MI", ",", "Reg", ",", "IsKill", ",", "I", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";"], "File": "MipsSEFrameLowering64", "Func": "spillCalleeSavedRegisters", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12207, "Length": 245, "Cover_Rate": 0.7728706624605678, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "x1", ",", "x2", ";", "if", "(", "mips_split_64bit_move_p", "(", "mem", ",", "reg", ")", ")", "mips_split_64bit_move", "(", "mem", ",", "reg", ")", ";", "else", "emit_move_insn", "(", "mem", ",", "reg", ")", ";", "x1", "=", "mips_frame_set", "(", "mips_subword", "(", "mem", ",", "<NUM_LIT>", ")", ",", "mips_subword", "(", "reg", ",", "<NUM_LIT>", ")", ")", ";", "x2", "=", "mips_frame_set", "(", "mips_subword", "(", "mem", ",", "<NUM_LIT>", ")", ",", "mips_subword", "(", "reg", ",", "<NUM_LIT>", ")", ")", ";", "mips_set_frame_expr", "(", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "x1", ",", "x2", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "mips3", "Func": "mips_save_reg", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12208, "Length": 85, "Cover_Rate": 0.4696132596685083, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "op2", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "uint64_t", "crm", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "uint64_t", "pstate_field", "=", "(", "op1", "<<", "<NUM_LIT>", ")", "|", "op2", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "pstate_field", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "crm", ")", ")", ";"], "ground_truth": ["bool", "ValidNamed", ";"], "File": "AArch64Disassembler3", "Func": "DecodeSystemPStateInstruction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12209, "Length": 62, "Cover_Rate": 0.42758620689655175, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>SelectionDAGInfo", "*", "getSelectionDAGInfo", "(", ")", "const", "override", "{", "return", "&", "TSInfo", ";"], "ground_truth": ["}"], "File": "MipsSubtarget23", "Func": "getSelectionDAGInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12210, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "<ISA_LIT>TargetStreamer", "::", "SymbolIndex", "getTombstoneKey", "(", ")", "{"], "ground_truth": ["return", "{", "nullptr", ",", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_Invalid", "}", ";"], "File": "CSKYTargetStreamer", "Func": "getTombstoneKey", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12211, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "ScheduleDAGInstrs", "*", "createMachineScheduler", "(", "MachineSchedContext", "*", "C", ")", "const", "{", "return", "createVLIWMachineSched", "(", "C", ")", ";"], "ground_truth": ["}"], "File": "HexagonTargetMachine16", "Func": "createMachineScheduler", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12212, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "TmpReg", "=", "MRI", "->", "createVirtualRegister", "(", "PS", "->", "RC", ")", ";", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "Loc", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "TmpReg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "auto", "ShiftI", "=", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "Loc", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "PredStateReg", ")", ".", "addReg", "(", "TmpReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "TRI", "->", "getRegSizeInBits", "(", "*", "PS", "->", "RC", ")", "-", "<NUM_LIT>", ")", ";", "ShiftI", "->", "addRegisterDead", "(", "<STR_LIT>", ",", "TRI", ")", ";", "++", "NumInstsInserted", ";"], "ground_truth": ["return", "PredStateReg", ";"], "File": "X86SpeculativeLoadHardening", "Func": "extractPredStateFromSP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12213, "Length": 97, "Cover_Rate": 0.7238805970149254, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "HasConstElts", "=", "false", ";", "int", "SplatIdx", "=", "-", "<NUM_LIT>", ";", "for", "(", "unsigned", "idx", "=", "<NUM_LIT>", ",", "e", "=", "Op", ".", "getNumOperands", "(", ")", ";", "idx", "<", "e", ";", "++", "idx", ")", "{", "SDValue", "In", "=", "Op", ".", "getOperand", "(", "idx", ")", ";", "if", "(", "In", ".", "isUndef", "(", ")", ")", "continue", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "In", ")", ")", "NonConstIdx", ".", "push_back", "(", "idx", ")", ";", "else", "{", "Immediate", "|=", "cast", "<", "ConstantSDNode", ">", "(", "In", ")", "->", "getZExtValue", "(", ")", "<<", "idx", ";", "HasConstElts", "=", "true", ";", "}", "if", "(", "SplatIdx", "==", "-", "<NUM_LIT>", ")", "SplatIdx", "=", "idx", ";", "else", "if", "(", "In", "!=", "Op", ".", "getOperand", "(", "SplatIdx", ")", ")", "IsSplat", "=", "false", ";", "}", "if", "(", "IsSplat", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op", ".", "getOperand", "(", "SplatIdx", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ")", ";", "SDValue", "DstVec", ";", "SDValue", "Imm", ";", "if", "(", "Immediate", ")", "{", "MVT", "ImmVT", "=", "<STR_LIT>", "(", "std", "::", "max", "(", "(", "int", ")", "VT", ".", "getSizeInBits", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "Imm", "=", "DAG", ".", "getConstant", "(", "Immediate", ",", "dl", ",", "ImmVT", ")", ";", "}"], "ground_truth": ["else", "if", "(", "HasConstElts", ")", "Imm", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ";"], "File": "X86ISelLowering148", "Func": "LowerBUILD_VECTORvXi1", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12214, "Length": 233, "Cover_Rate": 0.39761092150170646, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>Subtarget", "::", "enablePostRAScheduler", "(", "CodeGenOpt", "::", "Level", "OptLevel", ",", "TargetSubtargetInfo", "::", "AntiDepBreakMode", "&", "Mode", ",", "RegClassVector", "&", "CriticalPathRCs", ")", "const", "{"], "ground_truth": ["if", "(", "DarwinDirective", "==", "<STR_LIT>", "||", "DarwinDirective", "==", "<STR_LIT>", ")", "Mode", "=", "TargetSubtargetInfo", "::", "ANTIDEP_ALL", ";"], "File": "PPCSubtarget46", "Func": "enablePostRAScheduler", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12215, "Length": 38, "Cover_Rate": 0.4222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmBackend", "*", "llvm", "::", "create<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "bool", "isLittle", ")", "{", "Triple", "TheTriple", "(", "TT", ")", ";", "switch", "(", "TheTriple", ".", "getObjectFormat", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "Triple", "::", "MachO", ":", "{", "MachO", "::", "CPUSubType<ISA_LIT>", "CS", "=", "StringSwitch", "<", "MachO", "::", "CPUSubType<ISA_LIT>", ">", "(", "TheTriple", ".", "getArchName", "(", ")", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "MachO", "::", "CPU_SUBTYPE_<ISA_LIT>_V4T", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "MachO", "::", "CPU_SUBTYPE_<ISA_LIT>_V5TEJ", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "MachO", "::", "CPU_SUBTYPE_<ISA_LIT>_V6", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "MachO", "::", "CPU_SUBTYPE_<ISA_LIT>_V6M", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "MachO", "::", "CPU_SUBTYPE_<ISA_LIT>_V7EM", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "MachO", "::", "CPU_SUBTYPE_<ISA_LIT>_V7K", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "MachO", "::", "CPU_SUBTYPE_<ISA_LIT>_V7M", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "MachO", "::", "CPU_SUBTYPE_<ISA_LIT>_V7S", ")", ".", "Default", "(", "MachO", "::", "CPU_SUBTYPE_<ISA_LIT>_V7", ")", ";", "return", "new", "Darwin<ISA_LIT>AsmBackend", "(", "T", ",", "TT", ",", "CS", ")", ";", "}"], "ground_truth": ["case", "Triple", "::", "COFF", ":"], "File": "ARMAsmBackend74", "Func": "createARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12216, "Length": 185, "Cover_Rate": 0.6751824817518248, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Width0", "=", "(", "*", "MIa", ".", "memoperands_begin", "(", ")", ")", "->", "getSize", "(", ")", ";", "unsigned", "Width1", "=", "(", "*", "MIb", ".", "memoperands_begin", "(", ")", ")", "->", "getSize", "(", ")", ";", "if", "(", "offsetsDoNotOverlap", "(", "Width0", ",", "Offset0", ",", "Width1", ",", "Offset1", ")", ")", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "SIInstrInfo1", "Func": "checkInstOffsetsDoNotOverlap", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12217, "Length": 50, "Cover_Rate": 0.3472222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "emitNonLazySymbolPointer", "(", "MCStreamer", "&", "OutStreamer", ",", "MCSymbol", "*", "StubLabel", ",", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "MCSym", ")", "{", "OutStreamer", ".", "emitLabel", "(", "StubLabel", ")", ";", "OutStreamer", ".", "emitSymbolAttribute", "(", "MCSym", ".", "getPointer", "(", ")", ",", "MCSA_IndirectSymbol", ")", ";", "if", "(", "MCSym", ".", "getInt", "(", ")", ")", "OutStreamer", ".", "emitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["else", "OutStreamer", ".", "emitValue", "(", "MCSymbolRefExpr", "::", "create", "(", "MCSym", ".", "getPointer", "(", ")", ",", "OutStreamer", ".", "getContext", "(", ")", ")", ",", "<NUM_LIT>", ")", ";"], "File": "ARMAsmPrinter", "Func": "emitNonLazySymbolPointer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12218, "Length": 81, "Cover_Rate": 0.9878048780487805, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "pa_output_function_prologue", "(", "FILE", "*", "file", ",", "HOST_WIDE_INT", "size", "ATTRIBUTE_UNUSED", ")", "{", "ASM_OUTPUT_LABEL", "(", "file", ",", "XSTR", "(", "XEXP", "(", "DECL_RTL", "(", "current_function_decl", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", "HOST_WIDE_INT_PRINT_DEC", ",", "actual_fsize", ")", ";", "if", "(", "crtl", "->", "is_leaf", ")", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "else", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "if", "(", "rp_saved", ")", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "if", "(", "frame_pointer_needed", ")", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "if", "(", "gr_saved", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "gr_saved", "+", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "fr_saved", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "fr_saved", "+", "<NUM_LIT>", ")", ";"], "File": "pa4", "Func": "pa_output_function_prologue", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12219, "Length": 123, "Cover_Rate": 0.9044117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "MI", "->", "getDesc", "(", ")", ".", "getOpcode", "(", ")", ")", "{", "default", ":"], "ground_truth": ["return", "false", ";"], "File": "Cpu0InstrInfo1", "Func": "expandPostRAPseudo", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12220, "Length": 18, "Cover_Rate": 0.33962264150943394, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "MI", "=", "&", "*", "It", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "DstR", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "DstHi", "=", "HRI", ".", "getSubReg", "(", "DstR", ",", "<STR_LIT>", ")", ";", "unsigned", "DstLo", "=", "HRI", ".", "getSubReg", "(", "DstR", ",", "<STR_LIT>", ")", ";", "assert", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", "&&", "<STR_LIT>", ")", ";", "int", "FI", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "bool", "Is128B", "=", "HST", ".", "useHVXDblOps", "(", ")", ";", "auto", "*", "RC", "=", "!", "Is128B", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "unsigned", "Size", "=", "RC", "->", "getSize", "(", ")", ";", "unsigned", "NeedAlign", "=", "RC", "->", "getAlignment", "(", ")", ";", "unsigned", "HasAlign", "=", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ";", "unsigned", "LoadOpc", ";", "if", "(", "NeedAlign", "<=", "HasAlign", ")", "LoadOpc", "=", "!", "Is128B", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["else", "LoadOpc", "=", "!", "Is128B", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "HexagonFrameLowering45", "Func": "expandLoadVec2", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12221, "Length": 163, "Cover_Rate": 0.40852130325814534, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "areMemAccessesTriviallyDisjoint", "(", "MachineInstr", "*", "MIa", ",", "MachineInstr", "*", "MIb", ",", "AliasAnalysis", "*", "AA", ")", "const", "{", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "unsigned", "BaseRegA", "=", "<NUM_LIT>", ",", "BaseRegB", "=", "<NUM_LIT>", ";", "int", "OffsetA", "=", "<NUM_LIT>", ",", "OffsetB", "=", "<NUM_LIT>", ";", "int", "WidthA", "=", "<NUM_LIT>", ",", "WidthB", "=", "<NUM_LIT>", ";", "assert", "(", "MIa", "&&", "MIa", "->", "mayLoadOrStore", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "MIb", "&&", "MIb", "->", "mayLoadOrStore", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "MIa", "->", "hasUnmodeledSideEffects", "(", ")", "||", "MIb", "->", "hasUnmodeledSideEffects", "(", ")", "||", "MIa", "->", "hasOrderedMemoryRef", "(", ")", "||", "MIb", "->", "hasOrderedMemoryRef", "(", ")", ")", "return", "false", ";", "if", "(", "getLdStBaseRegImmOfsWidth", "(", "MIa", ",", "BaseRegA", ",", "OffsetA", ",", "WidthA", ",", "TRI", ")", "&&", "getLdStBaseRegImmOfsWidth", "(", "MIb", ",", "BaseRegB", ",", "OffsetB", ",", "WidthB", ",", "TRI", ")", ")", "{", "if", "(", "BaseRegA", "==", "BaseRegB", ")", "{", "int", "LowOffset", "=", "OffsetA", "<", "OffsetB", "?", "OffsetA", ":", "OffsetB", ";", "int", "HighOffset", "=", "OffsetA", "<", "OffsetB", "?", "OffsetB", ":", "OffsetA", ";", "int", "LowWidth", "=", "(", "LowOffset", "==", "OffsetA", ")", "?", "WidthA", ":", "WidthB", ";", "if", "(", "LowOffset", "+", "LowWidth", "<=", "HighOffset", ")", "return", "true", ";", "}", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AArch64InstrInfo85", "Func": "areMemAccessesTriviallyDisjoint", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12222, "Length": 199, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op", ".", "isImm", "(", ")", ")", "O", "<<", "formatImm", "(", "Op", ".", "getImm", "(", ")", ")", ";", "else", "{", "assert", "(", "Op", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "MCConstantExpr", "*", "BranchTarget", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Op", ".", "getExpr", "(", ")", ")", ";"], "ground_truth": ["int64_t", "Address", ";"], "File": "X86IntelInstPrinter32", "Func": "printPCRelImm", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12223, "Length": 52, "Cover_Rate": 0.4369747899159664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "(", "Offset", ">=", "<ISA_LIT>_MEMB_OFFSET_MIN", ")", "&&", "(", "Offset", "<=", "<ISA_LIT>_MEMB_OFFSET_MAX", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "(", "Offset", ">=", "<ISA_LIT>_ADDI_OFFSET_MIN", ")", "&&", "(", "Offset", "<=", "<ISA_LIT>_ADDI_OFFSET_MAX", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "(", "<NUM_LIT>", "<=", "Offset", "&&", "Offset", "<=", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "(", "<NUM_LIT>", "<=", "Offset", "&&", "Offset", "<=", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "HexagonInstrInfo11", "Func": "isValidOffset", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12224, "Length": 111, "Cover_Rate": 0.3162393162393162, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "ff1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "ff1", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";"], "File": "OR1KISelLowering", "Func": "LowerCTTZ_ZERO_UNDEF", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12225, "Length": 53, "Cover_Rate": 0.6385542168674698, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_AM33", "||", "mode1", "==", "mode2", "||", "(", "GET_MODE_SIZE", "(", "mode1", ")", "<=", "<NUM_LIT>", "&&", "GET_MODE_SIZE", "(", "mode2", ")", "<=", "<NUM_LIT>", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "mn10300", "Func": "mn10300_modes_tieable_p", "Target": "mn10300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12226, "Length": 31, "Cover_Rate": 0.3875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "!", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "OperandMode", "Mode", "=", "OperandMode_Default", ";", "if", "(", "IsMIMG", "&&", "isGFX10", "(", ")", "&&", "Operands", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "Mode", "=", "OperandMode_NSA", ";", "OperandMatchResultTy", "Res", "=", "parseOperand", "(", "Operands", ",", "Name", ",", "Mode", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "switch", "(", "Res", ")", "{", "case", "MatchOperand_Success", ":", "break", ";", "case", "MatchOperand_ParseFail", ":", "Error", "(", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "while", "(", "!", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "}", "return", "true", ";", "case", "MatchOperand_NoMatch", ":", "Error", "(", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "while", "(", "!", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "}", "return", "true", ";", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUAsmParser13", "Func": "ParseInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12227, "Length": 168, "Cover_Rate": 0.7567567567567568, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "performSRACombine", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "<ISA_LIT>Subtarget", "*", "Subtarget", ")", "{", "EVT", "Ty", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "(", "Ty", "!=", "<STR_LIT>", ")", "&&", "(", "(", "Ty", "!=", "<STR_LIT>", ")", "||", "!", "Subtarget", "->", "hasDSPR2", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "return", "performDSPShiftCombine", "(", "<STR_LIT>", ",", "N", ",", "Ty", ",", "DAG", ",", "Subtarget", ")", ";"], "ground_truth": ["}"], "File": "MipsSEISelLowering12", "Func": "performSRACombine", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12228, "Length": 77, "Cover_Rate": 0.927710843373494, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";", "case", "GT", ":", "return", "<STR_LIT>", ";", "case", "GTU", ":", "return", "<STR_LIT>", ";", "case", "LT", ":", "return", "<STR_LIT>", ";", "case", "LTU", ":", "return", "<STR_LIT>", ";", "case", "GE", ":", "return", "<STR_LIT>", ";", "case", "GEU", ":", "return", "<STR_LIT>", ";", "case", "LE", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "LEU", ":"], "File": "m68k", "Func": "m68k_output_branch_integer_rev", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12229, "Length": 48, "Cover_Rate": 0.5106382978723404, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "assert", "(", "(", "Subtarget", ".", "systemSupportsUnalignedAccess", "(", ")", "||", "cast", "<", "MemSDNode", ">", "(", "Node", ")", "->", "getMemoryVT", "(", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", "<=", "cast", "<", "MemSDNode", ">", "(", "Node", ")", "->", "getAlignment", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "break", ";", "}", "SDNode", "*", "ResNode", "=", "SelectCode", "(", "Node", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", ")", ";", "if", "(", "ResNode", "==", "nullptr", "||", "ResNode", "==", "Node", ")", "DEBUG", "(", "Node", "->", "dump", "(", "CurDAG", ")", ")", ";", "else", "DEBUG", "(", "ResNode", "->", "dump", "(", "CurDAG", ")", ")", ";"], "ground_truth": ["DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "File": "MipsISelDAGToDAG31", "Func": "Select", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12230, "Length": 107, "Cover_Rate": 0.42971887550200805, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TII", "=", "MF", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["LLVM_DEBUG", "(", "MF", "->", "dump", "(", ")", ")", ";"], "File": "PPCMIPeephole", "Func": "initialize", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12231, "Length": 33, "Cover_Rate": 0.34375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "M", ".", "getModuleFlag", "(", "<STR_LIT>", ")", ")", "FeatureFlagsAnd", "|=", "ELF", "::", "GNU_PROPERTY_<ISA_LIT>_FEATURE_1_SHSTK", ";", "if", "(", "FeatureFlagsAnd", ")", "{", "if", "(", "!", "TT", ".", "isArch32Bit", "(", ")", "&&", "!", "TT", ".", "isArch64Bit", "(", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "MCSection", "*", "Cur", "=", "OutStreamer", "->", "getCurrentSectionOnly", "(", ")", ";", "MCSection", "*", "Nt", "=", "MMI", "->", "getContext", "(", ")", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_NOTE", ",", "ELF", "::", "SHF_ALLOC", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "Nt", ")", ";", "int", "WordSize", "=", "TT", ".", "isArch64Bit", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "EmitAlignment", "(", "WordSize", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "<NUM_LIT>", "+", "WordSize", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "ELF", "::", "NT_GNU_PROPERTY_TYPE_0", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "EmitBytes", "(", "StringRef", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "ELF", "::", "GNU_PROPERTY_<ISA_LIT>_FEATURE_1_AND", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "FeatureFlagsAnd", ",", "<NUM_LIT>", ")", ";", "EmitAlignment", "(", "WordSize", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";"], "ground_truth": ["OutStreamer", "->", "endSection", "(", "Nt", ")", ";"], "File": "X86AsmPrinter", "Func": "EmitStartOfAsmFile", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12232, "Length": 195, "Cover_Rate": 0.4431818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "VectorIndex", ".", "Val", "=", "Idx", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";"], "ground_truth": ["return", "Op", ";"], "File": "AArch64AsmParser1", "Func": "CreateVectorIndex", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12233, "Length": 23, "Cover_Rate": 0.3709677419354839, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AM", ".", "BaseType", "=", "<ISA_LIT>ISelAddressMode", "::", "RegBase", ";", "AM", ".", "Base", ".", "Reg", "=", "N", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "TLCS900ISelDAGToDAG", "Func": "MatchAddressBase", "Target": "TLCS900", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12234, "Length": 20, "Cover_Rate": 0.3448275862068966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", ";", "if", "(", "!", "STI", ".", "hasFlatInstOffsets", "(", ")", ")", "return", "Default", ";", "const", "MachineInstr", "*", "OpDef", "=", "MRI", "->", "getVRegDef", "(", "Root", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "OpDef", "||", "OpDef", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "Default", ";", "Optional", "<", "int64_t", ">", "Offset", "=", "getConstantVRegVal", "(", "OpDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "*", "MRI", ")", ";", "if", "(", "!", "Offset", ".", "hasValue", "(", ")", ")", "return", "Default", ";", "unsigned", "AddrSpace", "=", "(", "*", "MI", "->", "memoperands_begin", "(", ")", ")", "->", "getAddrSpace", "(", ")", ";"], "ground_truth": ["if", "(", "!", "TII", ".", "isLegalFLATOffset", "(", "Offset", ".", "getValue", "(", ")", ",", "AddrSpace", ",", "Signed", ")", ")", "return", "Default", ";"], "File": "AMDGPUInstructionSelector", "Func": "selectFlatOffsetImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12235, "Length": 119, "Cover_Rate": 0.4160839160839161, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "CastHandler", "::", "ProcessFunction", "(", ")", "{", "LLVMContext", "&", "Cxt", "=", "Func", "->", "getContext", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "Func", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";"], "ground_truth": ["TargetIdxTy", "=", "GetTargetIndexType", "(", "DL", ",", "Cxt", ")", ";"], "File": "JVMCastHandler", "Func": "ProcessFunction", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12236, "Length": 41, "Cover_Rate": 0.803921568627451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Name", "==", "<STR_LIT>", ")", "{", "enableArchExtFeature", "(", "<STR_LIT>", ",", "ExtLoc", ")", ";", "enableArchExtFeature", "(", "<STR_LIT>", ",", "ExtLoc", ")", ";", "}", "if", "(", "enableArchExtFeature", "(", "Name", ",", "ExtLoc", ")", ")", "return", "false", ";", "return", "Error", "(", "ExtLoc", ",", "<STR_LIT>", "+", "Name", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "parseDirectiveArchExtension", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12237, "Length": 45, "Cover_Rate": 0.3383458646616541, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "EltSizeInBytes", "!=", "<NUM_LIT>", ")", "{", "unsigned", "LaneTmp1", "=", "RegInfo", ".", "createVirtualRegister", "(", "GPRRC", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "ShiftOp", ")", ",", "LaneTmp1", ")", ".", "addReg", "(", "LaneReg", ")", ".", "addImm", "(", "EltLog2Size", ")", ";", "LaneReg", "=", "LaneTmp1", ";", "}", "unsigned", "WdTmp1", "=", "RegInfo", ".", "createVirtualRegister", "(", "VecRC", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "WdTmp1", ")", ".", "addReg", "(", "SrcVecReg", ")", ".", "addReg", "(", "SrcVecReg", ")", ".", "addReg", "(", "LaneReg", ",", "<NUM_LIT>", ",", "SubRegIdx", ")", ";", "unsigned", "WdTmp2", "=", "RegInfo", ".", "createVirtualRegister", "(", "VecRC", ")", ";", "if", "(", "IsFP", ")", "{", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "InsveOp", ")", ",", "WdTmp2", ")", ".", "addReg", "(", "WdTmp1", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcValReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "InsertOp", ")", ",", "WdTmp2", ")", ".", "addReg", "(", "WdTmp1", ")", ".", "addReg", "(", "SrcValReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "unsigned", "LaneTmp2", "=", "RegInfo", ".", "createVirtualRegister", "(", "GPRRC", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "Subtarget", ".", "isABI_N64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "LaneTmp2", ")", ".", "addReg", "(", "Subtarget", ".", "isABI_N64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ".", "addReg", "(", "LaneReg", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Wd", ")", ".", "addReg", "(", "WdTmp2", ")", ".", "addReg", "(", "WdTmp2", ")", ".", "addReg", "(", "LaneTmp2", ",", "<NUM_LIT>", ",", "SubRegIdx", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "BB", ";"], "File": "MipsSEISelLowering70", "Func": "emitINSERT_DF_VIDX", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12238, "Length": 294, "Cover_Rate": 0.4310850439882698, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "R600InstrInfo", "::", "isTransOnly", "(", "unsigned", "Opcode", ")", "const", "{", "return", "(", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "R600InstrInfo19", "Func": "isTransOnly", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12239, "Length": 23, "Cover_Rate": 0.92, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "CONST_INT", ")", "return", "<STR_LIT>", ";", "else", "return", "<STR_LIT>", ";", "}", "else", "{", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "CONST_INT", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["else", "return", "<STR_LIT>", ";"], "File": "pa3", "Func": "output_parallel_movb", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12240, "Length": 41, "Cover_Rate": 0.5540540540540541, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MFI", ".", "setReturnAddressIsTaken", "(", "true", ")", ";", "if", "(", "verifyReturnAddressArgumentIsConstant", "(", "Op", ",", "DAG", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Depth", ")", "{"], "ground_truth": ["SDValue", "FrameAddr", "=", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";"], "File": "HexagonISelLowering24", "Func": "LowerRETURNADDR", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12241, "Length": 81, "Cover_Rate": 0.38388625592417064, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "isLittle", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "isLittle", ",", "RM", ")", ",", "DL", "(", "isLittle", "?", "(", "Subtarget", ".", "isABI_N64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":"], "ground_truth": ["(", "Subtarget", ".", "isABI_N64", "(", ")", "?", "<STR_LIT>", ":"], "File": "MipsTargetMachine13", "Func": "MipsTargetMachine", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12242, "Length": 99, "Cover_Rate": 0.6346153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "cond_code", "=", "GET_CODE", "(", "condition_rtx", ")", ";", "cr", "=", "XEXP", "(", "condition_rtx", ",", "<NUM_LIT>", ")", ";", "signedp", "=", "GET_MODE", "(", "cr", ")", "==", "CCmode", ";", "isel_func", "=", "(", "mode", "==", "SImode", "?", "(", "signedp", "?", "gen_isel_cc_si", ":", "gen_isel_ccuns_si", ")", ":", "(", "signedp", "?", "gen_isel_cc_di", ":", "gen_isel_ccuns_di", ")", ")", ";", "switch", "(", "cond_code", ")", "{", "case", "LT", ":", "case", "GT", ":", "case", "LTU", ":", "case", "GTU", ":", "case", "EQ", ":", "break", ";", "default", ":", "{", "std", "::", "swap", "(", "false_cond", ",", "true_cond", ")", ";", "PUT_CODE", "(", "condition_rtx", ",", "reverse_condition", "(", "cond_code", ")", ")", ";", "}", "break", ";"], "ground_truth": ["}"], "File": "rs60001", "Func": "rs6000_emit_int_cmove", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12243, "Length": 97, "Cover_Rate": 0.4024896265560166, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "T", ")", "return", "false", ";", "KnownBits", "Known", "(", "T", "->", "getBitWidth", "(", ")", ")", ";"], "ground_truth": ["computeKnownBits", "(", "V", ",", "Known", ",", "DL", ")", ";"], "File": "HexagonLoopIdiomRecognition", "Func": "highBitsAreZero", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12244, "Length": 27, "Cover_Rate": 0.4090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ArgInfo", "RetInfo", "(", "VReg", ",", "Val", "->", "getType", "(", ")", ")", ";", "setArgFlags", "(", "RetInfo", ",", "AttributeSet", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";", "FuncReturnHandler", "RetHandler", "(", "MIRBuilder", ",", "MF", ".", "getRegInfo", "(", ")", ",", "Ret", ")", ";"], "ground_truth": ["return", "handleAssignments", "(", "MIRBuilder", ",", "AssignFn", ",", "RetInfo", ",", "RetHandler", ")", ";"], "File": "ARMCallLowering12", "Func": "lowerReturnVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12245, "Length": 51, "Cover_Rate": 0.3072289156626506, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int32_t", "Imm", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["O", "<<", "Imm", "<<", "'('", "<<", "BitsToFloat", "(", "Imm", ")", "<<", "')'", ";"], "File": "AMDGPUInstPrinter20", "Func": "printLiteral", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12246, "Length": 27, "Cover_Rate": 0.5869565217391305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "InstrInfo", "(", ")", ",", "FrameLowering", "(", "*", "this", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", ",", "TSInfo", "(", "*", "TM", ".", "getDataLayout", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "XCoreSubtarget6", "Func": "XCoreSubtarget", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12247, "Length": 69, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "QFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "SDValue", "Addr", "=", "DAG", ".", "getFrameIndex", "(", "QFI", "->", "getVarArgsFrameIndex", "(", ")", ",", "<STR_LIT>", ")", ";", "const", "Value", "*", "SV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "DAG", ".", "getStore", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "SDLoc", "(", "Op", ")", ",", "Addr", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "MachinePointerInfo", "(", "SV", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "File": "HexagonISelLowering (2)", "Func": "LowerVASTART", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12248, "Length": 99, "Cover_Rate": 0.853448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "pa_asm_output_aligned_local", "(", "FILE", "*", "stream", ",", "const", "char", "*", "name", ",", "unsigned", "HOST_WIDE_INT", "size", ",", "unsigned", "int", "align", ")", "{", "switch_to_section", "(", "bss_section", ")", ";", "fprintf", "(", "stream", ",", "<STR_LIT>", ",", "align", "/", "BITS_PER_UNIT", ")", ";", "fprintf", "(", "stream", ",", "<STR_LIT>", ",", "LOCAL_ASM_OP", ")", ";", "assemble_name", "(", "stream", ",", "name", ")", ";", "fprintf", "(", "stream", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["ASM_OUTPUT_LABEL", "(", "stream", ",", "name", ")", ";"], "File": "pa4", "Func": "pa_asm_output_aligned_local", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12249, "Length": 67, "Cover_Rate": 0.8481012658227848, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "{", "if", "(", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", "!=", "<STR_LIT>", ")", "break", ";", "assert", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "EVT", "SVT", "=", "getSetCCResultType", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "SVT", ",", "<STR_LIT>", ")", ";", "SDValue", "NewInt", "=", "DAG", ".", "getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "dl", ",", "VTs", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Results", ".", "push_back", "(", "NewInt", ")", ";", "Results", ".", "push_back", "(", "NewInt", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "if", "(", "!", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "isSVR4ABI", "(", ")", "||", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "is<ISA_LIT>64", "(", ")", ")", "return", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "SDValue", "NewNode", "=", "LowerVAARG", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "DAG", ",", "<ISA_LIT>SubTarget", ")", ";", "Results", ".", "push_back", "(", "NewNode", ")", ";", "Results", ".", "push_back", "(", "NewNode", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "}", "return", ";", "}", "case", "<STR_LIT>", ":", "{", "assert", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", ")", ";", "assert", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "FPreg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Lo", ",", "Hi", ")", ";", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "FPreg", ",", "FPreg", ")", ")", ";", "return", ";", "}", "case", "<STR_LIT>", ":", "if", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "return", ";", "Results", ".", "push_back", "(", "LowerFP_TO_INT", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "DAG", ",", "dl", ")", ")", ";", "return", ";", "}"], "ground_truth": ["}"], "File": "PPCISelLowering (2)", "Func": "ReplaceNodeResults", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12250, "Length": 391, "Cover_Rate": 0.8112033195020747, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "IndirectBaseReg", "=", "<STR_LIT>", ".", "getRegister", "(", "getIndirectIndexBegin", "(", "*", "MBB", "->", "getParent", "(", ")", ")", ")", ";"], "ground_truth": ["return", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addOperand", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addReg", "(", "IndirectBaseReg", ")", ".", "addReg", "(", "OffsetReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "File": "SIInstrInfo (3)", "Func": "buildIndirectRead", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12251, "Length": 69, "Cover_Rate": 0.6216216216216216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Instruction", "*", "MVEGatherScatterLowering", "::", "tryCreateMaskedGatherBaseWB", "(", "IntrinsicInst", "*", "I", ",", "Value", "*", "Ptr", ",", "IRBuilder", "<", ">", "&", "Builder", ",", "int64_t", "Increment", ")", "{", "using", "namespace", "PatternMatch", ";", "auto", "*", "Ty", "=", "cast", "<", "FixedVectorType", ">", "(", "I", "->", "getType", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ")", ";", "if", "(", "Ty", "->", "getNumElements", "(", ")", "!=", "<NUM_LIT>", "||", "Ty", "->", "getScalarSizeInBits", "(", ")", "!=", "<NUM_LIT>", ")", "return", "nullptr", ";", "Value", "*", "Mask", "=", "I", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "match", "(", "Mask", ",", "m_One", "(", ")", ")", ")", "return", "Builder", ".", "CreateIntrinsic", "(", "<STR_LIT>", ",", "{", "Ty", ",", "Ptr", "->", "getType", "(", ")", "}", ",", "{", "Ptr", ",", "Builder", ".", "getInt32", "(", "Increment", ")", "}", ")", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "tryCreateMaskedGatherBaseWB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12252, "Length": 127, "Cover_Rate": 0.7470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AAAMDFlatWorkGroupSize", "(", "const", "IRPosition", "&", "IRP", ",", "Attributor", "&", "A", ")", ":", "Base", "(", "IRP", ",", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAttributor", "Func": "AAAMDFlatWorkGroupSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12253, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "<ISA_LIT>RegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{"], "ground_truth": ["return", "RI", ";"], "File": "TOYInstrInfo", "Func": "getRegisterInfo", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12254, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "SrcVT", "=", "Src", ".", "getValueType", "(", ")", ";", "EVT", "SrcSVT", "=", "SrcVT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "NumSrcElts", "=", "SrcVT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "SrcSVT", "==", "<STR_LIT>", "||", "!", "isa", "<", "ConstantSDNode", ">", "(", "Idx", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "SrcBC", "=", "peekThroughBitcasts", "(", "Src", ")", ";", "if", "(", "<STR_LIT>", "==", "SrcBC", ".", "getOpcode", "(", ")", ")", "{", "SDValue", "SrcOp", "=", "SrcBC", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "SrcOp", ".", "getValueSizeInBits", "(", ")", "==", "VT", ".", "getSizeInBits", "(", ")", ")", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "SrcOp", ")", ";", "}", "if", "(", "SrcBC", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "SrcBC", ".", "hasOneUse", "(", ")", ")", "{", "auto", "*", "MemIntr", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "SrcBC", ")", ";", "unsigned", "SrcBCWidth", "=", "SrcBC", ".", "getScalarValueSizeInBits", "(", ")", ";", "if", "(", "MemIntr", "->", "getMemoryVT", "(", ")", ".", "getSizeInBits", "(", ")", "==", "SrcBCWidth", "&&", "VT", ".", "getSizeInBits", "(", ")", "==", "SrcBCWidth", ")", "{", "SDValue", "Load", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "MemIntr", "->", "getChain", "(", ")", ",", "MemIntr", "->", "getBasePtr", "(", ")", ",", "MemIntr", "->", "getPointerInfo", "(", ")", ",", "MemIntr", "->", "getAlignment", "(", ")", ",", "MemIntr", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "MemIntr", ",", "<NUM_LIT>", ")", ",", "Load", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "return", "Load", ";", "}", "}", "if", "(", "<STR_LIT>", "==", "Src", ".", "getOpcode", "(", ")", "&&", "SrcVT", ".", "is128BitVector", "(", ")", "&&", "isNullConstant", "(", "Idx", ")", ")", "{", "Src", "=", "extract128BitVector", "(", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "DAG", ",", "dl", ")", ";", "Src", "=", "DAG", ".", "getBitcast", "(", "SrcVT", ",", "Src", ")", ";", "return", "DAG", ".", "getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "dl", ",", "VT", ",", "Src", ",", "Idx", ")", ";", "}", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "Mask", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";"], "ground_truth": ["if", "(", "!", "getTargetShuffleInputs", "(", "SrcBC", ",", "Ops", ",", "Mask", ",", "DAG", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering (2)6", "Func": "combineExtractWithShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12255, "Length": 339, "Cover_Rate": 0.364124597207304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printIntelMemReference", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "return", "false", ";", "}", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "<NUM_LIT>", "]", ")", "{", "if", "(", "ExtraCode", "[", "<NUM_LIT>", "]", "!=", "<NUM_LIT>", ")", "return", "true", ";", "switch", "(", "ExtraCode", "[", "<NUM_LIT>", "]", ")", "{", "default", ":", "return", "true", ";", "case", "'b'", ":", "case", "'h'", ":", "case", "'w'", ":", "case", "'k'", ":", "case", "'q'", ":", "break", ";", "case", "'H'", ":", "printMemReference", "(", "MI", ",", "OpNo", ",", "O", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "case", "'P'", ":", "printMemReference", "(", "MI", ",", "OpNo", ",", "O", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "X86AsmPrinter101", "Func": "PrintAsmMemoryOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12256, "Length": 99, "Cover_Rate": 0.6827586206896552, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "C<ISA_LIT>", ";", "const", "MCPhysReg", "*", "CSRegs", "=", "MRI", ".", "getCalleeSavedRegs", "(", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "CSRegs", "[", "I", "]", ";", "++", "I", ")", "{", "MCRegister", "Reg", "=", "CSRegs", "[", "I", "]", ";", "if", "(", "SavedRegs", ".", "test", "(", "Reg", ")", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ",", "<STR_LIT>", ")", ";", "int", "JunkFI", "=", "MFI", ".", "CreateStackObject", "(", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", ",", "TRI", "->", "getSpillAlign", "(", "*", "RC", ")", ",", "true", ")", ";", "C<ISA_LIT>", ".", "push_back", "(", "CalleeSavedInfo", "(", "Reg", ",", "JunkFI", ")", ")", ";", "}", "}", "if", "(", "!", "C<ISA_LIT>", ".", "empty", "(", ")", ")", "{", "for", "(", "MachineBasicBlock", "*", "SaveBlock", ":", "SaveBlocks", ")", "insertCSRSaves", "(", "*", "SaveBlock", ",", "C<ISA_LIT>", ",", "LIS", ")", ";", "assert", "(", "SaveBlocks", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "updateLiveness", "(", "MF", ",", "C<ISA_LIT>", ")", ";", "for", "(", "MachineBasicBlock", "*", "RestoreBlock", ":", "RestoreBlocks", ")", "insertCSRRestores", "(", "*", "RestoreBlock", ",", "C<ISA_LIT>", ",", "LIS", ")", ";", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "SILowerSGPRSpills10", "Func": "spillCalleeSavedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12257, "Length": 178, "Cover_Rate": 0.6137931034482759, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "CMPI", "=", "MRI", "->", "getVRegDef", "(", "CndReg", ")", ";", "if", "(", "CMPI", "->", "getParent", "(", ")", "!=", "&", "BB", ")", "return", "false", ";", "for", "(", "MachineOperand", "&", "MO", ":", "CMPI", "->", "operands", "(", ")", ")", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "!", "Register", "::", "isVirtualRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "return", "true", ";", "}", "return", "false", ";", "}", ";", "auto", "isEligibleForMoveCmp", "=", "[", "]", "(", "MachineBasicBlock", "&", "BB", ")", "{", "return", "BB", ".", "succ_size", "(", ")", "==", "<NUM_LIT>", ";", "}", ";", "if", "(", "!", "isEligibleBB", "(", "MBB", ")", ")", "return", "false", ";", "unsigned", "NumPredBBs", "=", "MBB", ".", "pred_size", "(", ")", ";", "if", "(", "NumPredBBs", "==", "<NUM_LIT>", ")", "{", "MachineBasicBlock", "*", "TmpMBB", "=", "*", "MBB", ".", "pred_begin", "(", ")", ";", "if", "(", "isEligibleBB", "(", "*", "TmpMBB", ")", ")", "{", "PredMBB", "=", "TmpMBB", ";", "MBBtoMoveCmp", "=", "nullptr", ";", "return", "true", ";", "}", "}", "else", "if", "(", "NumPredBBs", "==", "<NUM_LIT>", ")", "{", "MachineBasicBlock", "::", "pred_iterator", "PI", "=", "MBB", ".", "pred_begin", "(", ")", ";", "MachineBasicBlock", "*", "Pred1MBB", "=", "*", "PI", ";", "MachineBasicBlock", "*", "Pred2MBB", "=", "*", "(", "PI", "+", "<NUM_LIT>", ")", ";", "if", "(", "isEligibleBB", "(", "*", "Pred1MBB", ")", "&&", "isEligibleForMoveCmp", "(", "*", "Pred2MBB", ")", ")", "{", "}", "else", "if", "(", "isEligibleBB", "(", "*", "Pred2MBB", ")", "&&", "isEligibleForMoveCmp", "(", "*", "Pred1MBB", ")", ")", "{", "std", "::", "swap", "(", "Pred1MBB", ",", "Pred2MBB", ")", ";", "}"], "ground_truth": ["else", "return", "false", ";"], "File": "PPCMIPeephole", "Func": "eligibleForCompareElimination", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12258, "Length": 234, "Cover_Rate": 0.484472049689441, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "lowerAddSub", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ")", "{", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "return", "lowerAddSubToHorizontalOp", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "if", "(", "VT", ".", "getScalarType", "(", ")", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "return", "splitVectorIntBinary", "(", "Op", ",", "DAG", ")", ";", "assert", "(", "Op", ".", "getSimpleValueType", "(", ")", ".", "is256BitVector", "(", ")", "&&", "Op", ".", "getSimpleValueType", "(", ")", ".", "isInteger", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "splitVectorIntBinary", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering101", "Func": "lowerAddSub", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12259, "Length": 137, "Cover_Rate": 0.9194630872483222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isDynAllocFI", "(", "int", "FI", ")", "const", "{", "return", "DynAllocFI", "&&", "DynAllocFI", "==", "FI", ";"], "ground_truth": ["}"], "File": "Cpu0MachineFunction", "Func": "isDynAllocFI", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12260, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "NumOps", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "RegEnum", "=", "<NUM_LIT>", ";", "switch", "(", "OpInfo", "[", "<NUM_LIT>", "]", ".", "RegClass", ")", "{", "case", "<STR_LIT>", ":", "RegEnum", "=", "getRegisterEnum", "(", "B", ",", "<STR_LIT>", ",", "decodeVFPRd", "(", "insn", ",", "false", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "RegEnum", "=", "getRegisterEnum", "(", "B", ",", "<STR_LIT>", ",", "decodeVFPRd", "(", "insn", ",", "true", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "RegEnum", "=", "getRegisterEnum", "(", "B", ",", "<STR_LIT>", ",", "decodeRd", "(", "insn", ")", ")", ";", "break", ";", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMDisassemblerCore1", "Func": "DisassembleVFPMiscFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12261, "Length": 97, "Cover_Rate": 0.375968992248062, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "const", "unsigned", "DefaultSafety", "=", "<NUM_LIT>", ";", "switch", "(", "RC", "->", "getID", "(", ")", ")", "{", "default", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "FP", "=", "TFI", "->", "hasFP", "(", "MF", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "return", "<NUM_LIT>", "-", "FP", "-", "DefaultSafety", ";", "}", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "PPCRegisterInfo24", "Func": "getRegPressureLimit", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12262, "Length": 76, "Cover_Rate": 0.5205479452054794, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ";", "for", "(", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "jumpSlot", ":", "jumpSlots", ")", "{"], "ground_truth": ["if", "(", "!", "(", "jumpSlot", ".", "first", "&", "Summary", ".", "branchInsts", "[", "<NUM_LIT>", "]", "->", "Core", ".", "getUnits", "(", ")", ")", ")", "continue", ";"], "File": "HexagonShuffler10", "Func": "restrictBranchOrder", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12263, "Length": 76, "Cover_Rate": 0.3179916317991632, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vreinterpretq_s8_u16", "(", "uint16x8_t", "__a", ")", "{", "return", "(", "int8x16_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve_types___arm_vreinterpretq_s8_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12264, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_cvtusepi32_epi16", "(", "__m128i", "__O", ",", "__mmask8", "__M", ",", "__m256i", "__A", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_pmovusdw256_mask", "(", "(", "__v8si", ")", "__A", ",", "(", "__v8hi", ")", "__O", ",", "__M", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_mask_cvtusepi32_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12265, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "BI", "->", "dump", "(", ")", ";", ")", ";", "if", "(", "BI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "MI", "=", "BI", ";", "continue", ";", "}", "if", "(", "MI", ")", "{", "for", "(", "auto", "&", "MO", ":", "BI", "->", "operands", "(", ")", ")", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "return", ";", "}", "}", "if", "(", "!", "MI", ")", "return", ";"], "ground_truth": ["MI", "->", "setDesc", "(", "HII", "->", "get", "(", "<STR_LIT>", ")", ")", ";"], "File": "HexagonVLIWPacketizer23", "Func": "cleanUpDotCur", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12266, "Length": 99, "Cover_Rate": 0.7021276595744681, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Z80TargetMachine", "::", "<ISA_LIT>Z80TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "DL", "(", "<STR_LIT>", ")", ",", "FrameLowering", "(", "*", "this", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "TLInfo", "(", "*", "this", ")", "{"], "ground_truth": ["}"], "File": "GBZ80TargetMachine (2)", "Func": "GBZ80TargetMachine", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12267, "Length": 88, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SelectionDAG", "&", "DAG", "=", "CLI", ".", "DAG", ";", "const", "SDLoc", "DL", "=", "CLI", ".", "DL", ";", "SDValue", "Chain", "=", "CLI", ".", "Chain", ";", "SDValue", "Callee", "=", "CLI", ".", "Callee", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "auto", "Layout", "=", "MF", ".", "getDataLayout", "(", ")", ";", "CallingConv", "::", "ID", "CallConv", "=", "CLI", ".", "CallConv", ";", "if", "(", "!", "CallingConvSupported", "(", "CallConv", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", "<STR_LIT>", ")", ";", "if", "(", "CLI", ".", "IsPatchPoint", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", ")", ";", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Ins", "=", "CLI", ".", "Ins", ";", "if", "(", "Ins", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", ")", ";", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Outs", "=", "CLI", ".", "Outs", ";", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", "=", "CLI", ".", "OutVals", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Outs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "const", "<STR_LIT>", "&", "Out", "=", "Outs", "[", "i", "]", ";", "SDValue", "&", "OutVal", "=", "OutVals", "[", "i", "]", ";", "EVT", "VT", "=", "OutVal", ".", "getValueType", "(", ")", ";", "if", "(", "Out", ".", "Flags", ".", "isNest", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", ")", ";", "if", "(", "Out", ".", "Flags", ".", "isInAlloca", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", ")", ";", "if", "(", "Out", ".", "Flags", ".", "isInConsecutiveRegs", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", ")", ";", "if", "(", "Out", ".", "Flags", ".", "isInConsecutiveRegsLast", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", ")", ";", "if", "(", "Out", ".", "Flags", ".", "isByVal", "(", ")", "&&", "Out", ".", "Flags", ".", "getByValSize", "(", ")", "!=", "<NUM_LIT>", ")", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "OutVal", ")", ";", "}", "bool", "IsVarArg", "=", "CLI", ".", "IsVarArg", ";", "unsigned", "NumFixedArgs", "=", "CLI", ".", "NumFixedArgs", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "MF", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "if", "(", "IsVarArg", ")", "{", "for", "(", "SDValue", "Arg", ":", "make_range", "(", "OutVals", ".", "begin", "(", ")", "+", "NumFixedArgs", ",", "OutVals", ".", "end", "(", ")", ")", ")", "{", "EVT", "VT", "=", "Arg", ".", "getValueType", "(", ")", ";", "assert", "(", "VT", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "Type", "*", "Ty", "=", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "unsigned", "Offset", "=", "CCInfo", ".", "AllocateStack", "(", "Layout", ".", "getTypeAllocSize", "(", "Ty", ")", ",", "Layout", ".", "getABITypeAlignment", "(", "Ty", ")", ")", ";", "CCInfo", ".", "addLoc", "(", "CCValAssign", "::", "getMem", "(", "ArgLocs", ".", "size", "(", ")", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Offset", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "CCValAssign", "::", "Full", ")", ")", ";"], "ground_truth": ["}"], "File": "JVMISelLowering", "Func": "LowerCall", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12268, "Length": 462, "Cover_Rate": 0.6516220028208745, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "alt_cost", "<", "cost", ")", "{", "alt_codes", "[", "alt_cost", "-", "<NUM_LIT>", "]", ".", "code", "=", "LSHIFTRT", ";", "alt_codes", "[", "alt_cost", "-", "<NUM_LIT>", "]", ".", "value", "=", "shift", ";", "memcpy", "(", "codes", ",", "alt_codes", ",", "sizeof", "(", "alt_codes", ")", ")", ";", "cost", "=", "alt_cost", ";", "}", "shifted_val", "=", "value", "<<", "shift", ";", "alt_cost", "=", "<NUM_LIT>", "+", "riscv_build_integer_1", "(", "alt_codes", ",", "shifted_val", ",", "mode", ")", ";", "if", "(", "alt_cost", "<", "cost", ")", "{", "alt_codes", "[", "alt_cost", "-", "<NUM_LIT>", "]", ".", "code", "=", "LSHIFTRT", ";", "alt_codes", "[", "alt_cost", "-", "<NUM_LIT>", "]", ".", "value", "=", "shift", ";", "memcpy", "(", "codes", ",", "alt_codes", ",", "sizeof", "(", "alt_codes", ")", ")", ";", "cost", "=", "alt_cost", ";"], "ground_truth": ["}"], "File": "riscv2", "Func": "riscv_build_integer", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12269, "Length": 111, "Cover_Rate": 0.5235849056603774, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "FK_Data_4", ":", "return", "ELF", "::", "R_<ISA_LIT>_32", ";", "case", "FK_Data_8", ":", "return", "ELF", "::", "R_<ISA_LIT>_64", ";", "case", "FK_Data_Add_1", ":", "return", "ELF", "::", "R_<ISA_LIT>_ADD8", ";", "case", "FK_Data_Add_2", ":", "return", "ELF", "::", "R_<ISA_LIT>_ADD16", ";", "case", "FK_Data_Add_4", ":", "return", "ELF", "::", "R_<ISA_LIT>_ADD32", ";", "case", "FK_Data_Add_8", ":", "return", "ELF", "::", "R_<ISA_LIT>_ADD64", ";", "case", "FK_Data_Add_6b", ":", "return", "ELF", "::", "R_<ISA_LIT>_SET6", ";", "case", "FK_Data_Sub_1", ":", "return", "ELF", "::", "R_<ISA_LIT>_SUB8", ";", "case", "FK_Data_Sub_2", ":", "return", "ELF", "::", "R_<ISA_LIT>_SUB16", ";", "case", "FK_Data_Sub_4", ":", "return", "ELF", "::", "R_<ISA_LIT>_SUB32", ";", "case", "FK_Data_Sub_8", ":", "return", "ELF", "::", "R_<ISA_LIT>_SUB64", ";", "case", "FK_Data_Sub_6b", ":", "return", "ELF", "::", "R_<ISA_LIT>_SUB6", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_HI20", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_LO12_I", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_LO12_S", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_PCREL_HI20", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_PCREL_LO12_I", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_PCREL_LO12_S", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_GOT_HI20", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_TPREL_HI20", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_TPREL_LO12_I", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_TPREL_LO12_S", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_TPREL_ADD", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_TLS_GOT_HI20", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_TLS_GD_HI20", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_JAL", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "RISCVELFObjectWriter25", "Func": "getRelocType", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12270, "Length": 218, "Cover_Rate": 0.6210826210826211, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MatchOperand_Success", ";", "}", "unsigned", "Reg", "=", "matchRegisterNameAlias", "(", "Name", ",", "RegKind", "::", "Matrix", ")", ";", "if", "(", "!", "Reg", ")", "return", "MatchOperand_NoMatch", ";", "size_t", "DotPosition", "=", "Name", ".", "find", "(", "'.'", ")", ";", "assert", "(", "DotPosition", "!=", "StringRef", "::", "npos", "&&", "<STR_LIT>", ")", ";", "StringRef", "Head", "=", "Name", ".", "take_front", "(", "DotPosition", ")", ";", "StringRef", "Tail", "=", "Name", ".", "drop_front", "(", "DotPosition", ")", ";", "StringRef", "RowOrColumn", "=", "Head", ".", "take_back", "(", ")", ";", "MatrixKind", "Kind", "=", "StringSwitch", "<", "MatrixKind", ">", "(", "RowOrColumn", ")", ".", "Case", "(", "<STR_LIT>", ",", "MatrixKind", "::", "Row", ")", ".", "Case", "(", "<STR_LIT>", ",", "MatrixKind", "::", "Col", ")", ".", "Default", "(", "MatrixKind", "::", "Tile", ")", ";", "const", "auto", "&", "KindRes", "=", "parseVectorKind", "(", "Tail", ",", "RegKind", "::", "Matrix", ")", ";", "if", "(", "!", "KindRes", ")", "{", "TokError", "(", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}"], "ground_truth": ["unsigned", "ElementWidth", "=", "KindRes", "->", "second", ";"], "File": "AArch64AsmParser1", "Func": "tryParseMatrixRegister", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12271, "Length": 146, "Cover_Rate": 0.4605678233438486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "obj", ")", "==", "SUBREG", ")", "obj", "=", "SUBREG_REG", "(", "obj", ")", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "obj", ")", ";"], "ground_truth": ["if", "(", "mode", "==", "TImode", ")", "return", "DImode", ";"], "File": "nvptx2", "Func": "nvptx_underlying_object_mode", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 12272, "Length": 33, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "RetOpcode", "=", "MBBI", "->", "getOpcode", "(", ")", ";"], "ground_truth": ["return", "RetOpcode", "==", "<STR_LIT>", "||", "RetOpcode", "==", "<STR_LIT>", ";"], "File": "HexagonFrameLowering18", "Func": "hasTailCall", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12273, "Length": 18, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "bitset", "<", "<NUM_LIT>", ">", "Zeroable", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "SDValue", "Elt", "=", "Op", "->", "getOperand", "(", "i", ")", ";", "Zeroable", "[", "i", "]", "=", "(", "Elt", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "<STR_LIT>", "(", "Elt", ")", ")", ";", "}", "assert", "(", "Zeroable", ".", "size", "(", ")", "-", "Zeroable", ".", "count", "(", ")", ">", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "SDValue", "FirstNonZero", ";", "unsigned", "FirstNonZeroIdx", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "if", "(", "Zeroable", "[", "i", "]", ")", "continue", ";", "SDValue", "Elt", "=", "Op", "->", "getOperand", "(", "i", ")", ";", "if", "(", "Elt", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "!", "isa", "<", "ConstantSDNode", ">", "(", "Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "MVT", "VT", "=", "Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "!", "VT", ".", "is128BitVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "FirstNonZero", ".", "getNode", "(", ")", ")", "{", "FirstNonZero", "=", "Elt", ";", "FirstNonZeroIdx", "=", "i", ";", "}", "}", "assert", "(", "FirstNonZero", ".", "getNode", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "V1", "=", "FirstNonZero", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "VT", "=", "V1", ".", "getSimpleValueType", "(", ")", ";", "SDValue", "Elt", ";", "unsigned", "EltMaskIdx", ",", "EltIdx", ";", "int", "Mask", "[", "<NUM_LIT>", "]", ";", "for", "(", "EltIdx", "=", "<NUM_LIT>", ";", "EltIdx", "<", "<NUM_LIT>", ";", "++", "EltIdx", ")", "{", "if", "(", "Zeroable", "[", "EltIdx", "]", ")", "{", "Mask", "[", "EltIdx", "]", "=", "EltIdx", "+", "<NUM_LIT>", ";", "continue", ";", "}", "Elt", "=", "Op", "->", "getOperand", "(", "EltIdx", ")", ";", "EltMaskIdx", "=", "cast", "<", "ConstantSDNode", ">", "(", "Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", "!=", "V1", "||", "EltMaskIdx", "!=", "EltIdx", ")", "break", ";", "Mask", "[", "EltIdx", "]", "=", "EltIdx", ";", "}", "if", "(", "EltIdx", "==", "<NUM_LIT>", ")", "{"], "ground_truth": ["SDValue", "VZero", "=", "getZeroVector", "(", "VT", ",", "Subtarget", ",", "DAG", ",", "SDLoc", "(", "Op", ")", ")", ";"], "File": "X86ISelLowering (2)3", "Func": "LowerBuildVectorv4x32", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12274, "Length": 345, "Cover_Rate": 0.4713114754098361, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>AsmBackend", "(", ")", "override", "{"], "ground_truth": ["}"], "File": "CAHPAsmBackend", "Func": "~CAHPAsmBackend", "Target": "CAHP", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12275, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "ParseRegister", "(", "unsigned", "&", "RegNum", ",", "SMLoc", "&", "StartLoc", ",", "SMLoc", "&", "EndLoc", ")", "{", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "Op", "=", "parseRegister", "(", ")", ";", "if", "(", "Op", "!=", "<NUM_LIT>", ")", "RegNum", "=", "Op", "->", "getReg", "(", ")", ";", "return", "(", "Op", "==", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "LanaiAsmParser1", "Func": "parseRegister", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12276, "Length": 52, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "<ISA_LIT>RegisterInfo", "*", "TRI", "=", "static_cast", "<", "const", "<ISA_LIT>RegisterInfo", "*", ">", "(", "Subtarget", "->", "getRegisterInfo", "(", ")", ")", ";", "unsigned", "InputPtrReg", "=", "TRI", "->", "getPreloadedValue", "(", "MF", ",", "<ISA_LIT>RegisterInfo", "::", "KERNARG_SEGMENT_PTR", ")", ";", "Type", "*", "Ty", "=", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ";", "MVT", "PtrVT", "=", "getPointerTy", "(", "DL", ",", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "Ty", ",", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", ")", ";", "SDValue", "BasePtr", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "SL", ",", "MRI", ".", "getLiveInVirtReg", "(", "InputPtrReg", ")", ",", "PtrVT", ")", ";", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "PtrVT", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "Offset", ",", "SL", ",", "PtrVT", ")", ")", ";", "SDValue", "PtrOffset", "=", "DAG", ".", "getUNDEF", "(", "PtrVT", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ";"], "ground_truth": ["unsigned", "Align", "=", "DL", ".", "getABITypeAlignment", "(", "Ty", ")", ";"], "File": "SIISelLowering136", "Func": "LowerParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12277, "Length": 179, "Cover_Rate": 0.6236933797909407, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerFLT_ROUNDS_", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "TargetMachine", "&", "TM", "=", "MF", ".", "getTarget", "(", ")", ";", "const", "TargetFrameInfo", "&", "TFI", "=", "*", "TM", ".", "getFrameInfo", "(", ")", ";", "unsigned", "StackAlignment", "=", "TFI", ".", "getStackAlignment", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "int", "SSFI", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateStackObject", "(", "<NUM_LIT>", ",", "StackAlignment", ",", "false", ")", ";", "SDValue", "StackSlot", "=", "DAG", ".", "getFrameIndex", "(", "SSFI", ",", "getPointerTy", "(", ")", ")", ";"], "ground_truth": ["SDValue", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "StackSlot", ")", ";"], "File": "X86ISelLowering144", "Func": "LowerFLT_ROUNDS_", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12278, "Length": 127, "Cover_Rate": 0.335978835978836, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "builder", ".", "quick_push", "(", "const1_rtx", ")", ";"], "ground_truth": ["builder", ".", "quick_push", "(", "const0_rtx", ")", ";"], "File": "riscv-v", "Func": "gen_scalar_move_mask", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12279, "Length": 14, "Cover_Rate": 0.358974358974359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>CFGStackify", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyTargetMachine36", "Func": "addPreEmitPass", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12280, "Length": 8, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "getVectorIndex", "(", ")", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addVectorIndex32Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12281, "Length": 23, "Cover_Rate": 0.6388888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AAPointerInfo", "::", "OffsetAndSize", "OAS", "(", "<STR_LIT>", "::", "QUEUE_PTR_OFFSET", ",", "<NUM_LIT>", ")", ";", "return", "funcRetrievesImplicitKernelArg", "(", "A", ",", "OAS", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAttributor1", "Func": "funcRetrievesQueuePtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12282, "Length": 21, "Cover_Rate": 0.4772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "tmpReg", "=", "GuardsReg", ";", "int", "bitpos", "=", "TRI", "->", "getS0Index", "(", "predReg", ")", ";", "assert", "(", "bitpos", ">", "<NUM_LIT>", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "tmpReg", ")", ")", ".", "addFrameIndex", "(", "fi", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "tmpReg", ")", ".", "addReg", "(", "guard", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "tmpReg", ")", ".", "addImm", "(", "bitpos", ")", ".", "addOperand", "(", "Cond", "[", "<NUM_LIT>", "]", ")", ".", "addOperand", "(", "Cond", "[", "<NUM_LIT>", "]", ")", ";", "InsertedInstrs", "++", ";", "uint32_t", "or_bitmask", "=", "<NUM_LIT>", "<<", "bitpos", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "PRTmp", ")", ")", ".", "addReg", "(", "guard", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addOperand", "(", "Cond", "[", "<NUM_LIT>", "]", ")", ".", "addOperand", "(", "Cond", "[", "<NUM_LIT>", "]", ")", ";", "assert", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "or_bitmask", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "tmpReg", ")", ".", "addReg", "(", "PRTmp", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "tmpReg", ")", ".", "addImm", "(", "or_bitmask", ")", ";"], "File": "PatmosSPReduce", "Func": "insertDefToS0SpillSlot", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 12283, "Length": 212, "Cover_Rate": 0.6483180428134556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCInst", "MCB", ";", "MCB", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "MCB", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", ")", ")", ";", "const", "MCInstrInfo", "&", "MCII", "=", "*", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "if", "(", "MI", "->", "isBundle", "(", ")", ")", "{", "const", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "MII", "=", "MI", "->", "getIterator", "(", ")", ";", "for", "(", "++", "MII", ";", "MII", "!=", "MBB", "->", "instr_end", "(", ")", "&&", "MII", "->", "isInsideBundle", "(", ")", ";", "++", "MII", ")", "if", "(", "!", "MII", "->", "isDebugInstr", "(", ")", "&&", "!", "MII", "->", "isImplicitDef", "(", ")", ")", "<ISA_LIT>LowerToMC", "(", "MCII", ",", "&", "*", "MII", ",", "MCB", ",", "*", "this", ")", ";", "}", "else", "{", "<ISA_LIT>LowerToMC", "(", "MCII", ",", "MI", ",", "MCB", ",", "*", "this", ")", ";", "}", "const", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "auto", "&", "HII", "=", "*", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";"], "ground_truth": ["if", "(", "MI", "->", "isBundle", "(", ")", "&&", "HII", ".", "getBundleNoShuf", "(", "*", "MI", ")", ")", "<ISA_LIT>MCInstrInfo", "::", "setMemReorderDisabled", "(", "MCB", ")", ";"], "File": "HexagonAsmPrinter24", "Func": "emitInstruction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12284, "Length": 191, "Cover_Rate": 0.7126865671641791, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "XVECEXP", "(", "dwarf", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "=", "tmp", ";", "tmp", "=", "gen_rtx_SET", "(", "gen_frame_mem", "(", "DFmode", ",", "stack_pointer_rtx", ")", ",", "reg", ")", ";", "RTX_FRAME_RELATED_P", "(", "tmp", ")", "=", "<NUM_LIT>", ";", "XVECEXP", "(", "dwarf", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "=", "tmp", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "count", ";", "i", "++", ")", "{", "reg", "=", "gen_rtx_REG", "(", "DFmode", ",", "base_reg", ")", ";", "base_reg", "+=", "<NUM_LIT>", ";", "XVECEXP", "(", "par", ",", "<NUM_LIT>", ",", "i", ")", "=", "gen_rtx_USE", "(", "VOIDmode", ",", "reg", ")", ";", "tmp", "=", "gen_rtx_SET", "(", "gen_frame_mem", "(", "DFmode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "i", "*", "<NUM_LIT>", ")", ")", ",", "reg", ")", ";", "RTX_FRAME_RELATED_P", "(", "tmp", ")", "=", "<NUM_LIT>", ";", "XVECEXP", "(", "dwarf", ",", "<NUM_LIT>", ",", "i", "+", "<NUM_LIT>", ")", "=", "tmp", ";", "}", "par", "=", "emit_insn", "(", "par", ")", ";", "add_reg_note", "(", "par", ",", "REG_FRAME_RELATED_EXPR", ",", "dwarf", ")", ";"], "ground_truth": ["RTX_FRAME_RELATED_P", "(", "par", ")", "=", "<NUM_LIT>", ";"], "File": "arm", "Func": "vfp_emit_fstmd", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12285, "Length": 153, "Cover_Rate": 0.4191780821917808, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "getRegForValue", "(", "RV", ")", ";", "if", "(", "Reg", "==", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "ValLocs", ".", "size", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "CCValAssign", "&", "VA", "=", "ValLocs", "[", "<NUM_LIT>", "]", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "return", "false", ";", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "Reg", "+", "VA", ".", "getValNo", "(", ")", ";", "EVT", "RVEVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "RV", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "RVEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "RVVT", "=", "RVEVT", ".", "getSimpleVT", "(", ")", ";", "MVT", "DestVT", "=", "VA", ".", "getValVT", "(", ")", ";", "if", "(", "RVVT", "!=", "DestVT", ")", "{", "if", "(", "RVVT", "!=", "<STR_LIT>", "&&", "RVVT", "!=", "<STR_LIT>", "&&", "RVVT", "!=", "<STR_LIT>", ")", "return", "false", ";", "assert", "(", "DestVT", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "Outs", "[", "<NUM_LIT>", "]", ".", "Flags", ".", "isZExt", "(", ")", "||", "Outs", "[", "<NUM_LIT>", "]", ".", "Flags", ".", "isSExt", "(", ")", ")", "{", "SrcReg", "=", "<ISA_LIT>EmitIntExt", "(", "RVVT", ",", "SrcReg", ",", "DestVT", ",", "Outs", "[", "<NUM_LIT>", "]", ".", "Flags", ".", "isZExt", "(", ")", ")", ";", "if", "(", "SrcReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "}", "}"], "ground_truth": ["unsigned", "DstReg", "=", "VA", ".", "getLocReg", "(", ")", ";"], "File": "ARMFastISel (2)2", "Func": "SelectRet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12286, "Length": 223, "Cover_Rate": 0.3932980599647266, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "hppa_can_use_return_insn_p", "(", "void", ")", "{"], "ground_truth": ["return", "(", "reload_completed", "&&", "(", "compute_frame_size", "(", "get_frame_size", "(", ")", ",", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "&&", "!", "regs_ever_live", "[", "<NUM_LIT>", "]", "&&", "!", "frame_pointer_needed", ")", ";"], "File": "pa3", "Func": "hppa_can_use_return_insn_p", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12287, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vmlaldavxq_p_s16", "(", "int16x8_t", "__a", ",", "int16x8_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vmlaldavxq_p_sv8hi", "(", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vmlaldavxq_p_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12288, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ScaledMask", ";", "int", "Scale", "=", "NumSrcElts", "/", "Mask", ".", "size", "(", ")", ";", "scaleShuffleMask", "<", "int", ">", "(", "Scale", ",", "Mask", ",", "ScaledMask", ")", ";", "Mask", "=", "std", "::", "move", "(", "ScaledMask", ")", ";", "}", "else", "if", "(", "(", "Mask", ".", "size", "(", ")", "%", "NumSrcElts", ")", "==", "<NUM_LIT>", ")", "{", "int", "ExtractIdx", "=", "(", "int", ")", "N", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "int", "Scale", "=", "Mask", ".", "size", "(", ")", "/", "NumSrcElts", ";", "int", "Lo", "=", "Scale", "*", "ExtractIdx", ";", "int", "Hi", "=", "Scale", "*", "(", "ExtractIdx", "+", "<NUM_LIT>", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "(", "int", ")", "Mask", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "i", "<", "Lo", "||", "Hi", "<=", "i", ")", "Mask", "[", "i", "]", "=", "SM_SentinelUndef", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "WidenedMask", ";", "while", "(", "Mask", ".", "size", "(", ")", ">", "NumSrcElts", "&&", "canWidenShuffleElements", "(", "Mask", ",", "WidenedMask", ")", ")", "Mask", "=", "std", "::", "move", "(", "WidenedMask", ")", ";", "}", "}", "if", "(", "Mask", ".", "size", "(", ")", "!=", "NumSrcElts", ")", "return", "SDValue", "(", ")", ";", "int", "SrcIdx", "=", "Mask", "[", "N", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", "]", ";", "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "SrcIdx", "==", "SM_SentinelUndef", ")", "return", "DAG", ".", "getUNDEF", "(", "VT", ")", ";", "if", "(", "SrcIdx", "==", "SM_SentinelZero", ")", "return", "VT", ".", "isFloatingPoint", "(", ")", "?", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ":", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ";", "SDValue", "SrcOp", "=", "Ops", "[", "SrcIdx", "/", "Mask", ".", "size", "(", ")", "]", ";", "SrcIdx", "=", "SrcIdx", "%", "Mask", ".", "size", "(", ")", ";", "if", "(", "(", "SrcVT", "==", "<STR_LIT>", "||", "SrcVT", "==", "<STR_LIT>", ")", "&&", "(", "(", "SrcIdx", "==", "<NUM_LIT>", "&&", "Subtarget", ".", "hasSSE2", "(", ")", ")", "||", "Subtarget", ".", "hasSSE41", "(", ")", ")", ")", "{", "assert", "(", "SrcSVT", "==", "VT", "&&", "<STR_LIT>", ")", ";", "SrcOp", "=", "DAG", ".", "getBitcast", "(", "SrcVT", ",", "SrcOp", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "SrcSVT", ",", "SrcOp", ",", "DAG", ".", "getIntPtrConstant", "(", "SrcIdx", ",", "dl", ")", ")", ";", "}", "if", "(", "(", "SrcVT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasSSE2", "(", ")", ")", "||", "(", "SrcVT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasSSE41", "(", ")", ")", ")", "{"], "ground_truth": ["assert", "(", "VT", ".", "getSizeInBits", "(", ")", ">=", "SrcSVT", ".", "getSizeInBits", "(", ")", "&&", "<STR_LIT>", ")", ";"], "File": "X86ISelLowering108", "Func": "combineExtractWithShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12289, "Length": 405, "Cover_Rate": 0.5593922651933702, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "AMDGPUTargetLowering", "::", "Lower<ISA_LIT>GN_EXTEND_INREG", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "ExtraVT", "=", "cast", "<", "VTSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getVT", "(", ")", ";", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "MVT", "ScalarVT", "=", "VT", ".", "getScalarType", "(", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Src", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "unsigned", "NElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Args", ";", "DAG", ".", "ExtractVectorElements", "(", "Src", ",", "Args", ",", "<NUM_LIT>", ",", "NElts", ")", ";", "SDValue", "VTOp", "=", "DAG", ".", "getValueType", "(", "ExtraVT", ".", "getScalarType", "(", ")", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "NElts", ";", "++", "I", ")", "Args", "[", "I", "]", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ScalarVT", ",", "Args", "[", "I", "]", ",", "VTOp", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Args", ")", ";"], "File": "AMDGPUISelLowering100", "Func": "LowerSIGN_EXTEND_INREG", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12290, "Length": 177, "Cover_Rate": 0.9725274725274725, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "COMPLEX_MODE_P", "(", "mode", ")", ")", "mode", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "if", "(", "mode", "==", "OOmode", ")", "return", "(", "TARGET_MMA", "&&", "VSX_REGNO_P", "(", "regno", ")", "&&", "(", "regno", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";", "if", "(", "mode", "==", "XOmode", ")", "return", "(", "TARGET_MMA", "&&", "FP_REGNO_P", "(", "regno", ")", "&&", "(", "regno", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";", "if", "(", "mode", "==", "PTImode", ")", "return", "(", "IN_RANGE", "(", "regno", ",", "FIRST_GPR_REGNO", ",", "LAST_GPR_REGNO", ")", "&&", "IN_RANGE", "(", "last_regno", ",", "FIRST_GPR_REGNO", ",", "LAST_GPR_REGNO", ")", "&&", "(", "(", "regno", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ")", ";", "if", "(", "TARGET_VSX", "&&", "VSX_REGNO_P", "(", "regno", ")", "&&", "(", "VECTOR_MEM_VSX_P", "(", "mode", ")", "||", "VECTOR_ALIGNMENT_P", "(", "mode", ")", "||", "reg_addr", "[", "mode", "]", ".", "scalar_in_vmx_p", "||", "mode", "==", "TImode", "||", "(", "TARGET_VADDUQM", "&&", "mode", "==", "V1TImode", ")", ")", ")", "{", "if", "(", "FP_REGNO_P", "(", "regno", ")", ")", "return", "FP_REGNO_P", "(", "last_regno", ")", ";"], "ground_truth": ["if", "(", "ALTIVEC_REGNO_P", "(", "regno", ")", ")", "{"], "File": "rs6000", "Func": "rs6000_hard_regno_mode_ok_uncached", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12291, "Length": 161, "Cover_Rate": 0.4117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Register", "=", "FCRDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "M88kDisassembler", "Func": "decodeFCRRegisterClass", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12292, "Length": 36, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SplatSize", "=", "<NUM_LIT>", ";", "Val", "=", "<NUM_LIT>", ";", "}", "EVT", "CanonicalVT", "=", "VTys", "[", "SplatSize", "-", "<NUM_LIT>", "]", ";", "return", "DAG", ".", "getBitcast", "(", "ReqVT", ",", "DAG", ".", "getConstant", "(", "Val", ",", "dl", ",", "CanonicalVT", ")", ")", ";"], "ground_truth": ["}"], "File": "PPCISelLowering100", "Func": "getCanonicalConstSplat", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12293, "Length": 39, "Cover_Rate": 0.31451612903225806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "R", ">=", "<STR_LIT>", "&&", "R", "<=", "<STR_LIT>", ")", "{", "static", "const", "char", "*", "S", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "return", "S", "[", "R", "-", "<STR_LIT>", "]", ";", "}", "if", "(", "R", ">=", "<STR_LIT>", "&&", "R", "<=", "<STR_LIT>", ")", "{"], "ground_truth": ["static", "const", "char", "*", "S", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";"], "File": "HexagonVectorPrint", "Func": "getStringReg", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12294, "Length": 123, "Cover_Rate": 0.7735849056603774, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "I", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "{", "if", "(", "(", "Subtarget", "->", "hardenSlsRet", "(", ")", "&&", "isSimpleReturn", "(", "*", "I", ")", ")", "||", "(", "Subtarget", "->", "hardenSlsIJmp", "(", ")", "&&", "isIndirectBranchOrTailCall", "(", "*", "I", ")", ")", ")", "{", "MCInst", "TmpInst", ";", "TmpInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "TmpInst", ")", ";", "}"], "ground_truth": ["}"], "File": "X86AsmPrinter50", "Func": "emitBasicBlockEnd", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12295, "Length": 71, "Cover_Rate": 0.5916666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isTargetELF", "(", ")", "const", "{"], "ground_truth": ["return", "TargetTriple", ".", "isOSBinFormatELF", "(", ")", ";"], "File": "M68kSubtarget", "Func": "isTargetELF", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12296, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>TargetLowering", "*", "getTargetLowering", "(", ")", "const", "override", "{", "return", "&", "TLInfo", ";"], "ground_truth": ["}"], "File": "LC2200Subtarget", "Func": "getTargetLowering", "Target": "LC2200", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12297, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MI", "->", "getOperand", "(", "Op", ")", ".", "isImm", "(", ")", ")", "return", "false", ";", "Imm", "=", "MI", "->", "getOperand", "(", "Op", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "MicroMipsSizeReduction", "Func": "GetImm", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12298, "Length": 33, "Cover_Rate": 0.66, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcvtpq_uv8hi", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcvtpq_u16_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12299, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCCodeEmitter", "*", "llvm", "::", "create<ISA_LIT>MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "MCII", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "<ISA_LIT>MCCodeEmitter", "(", "MCII", ",", "Ctx", ")", ";"], "ground_truth": ["}"], "File": "FISCMCCodeEmitter", "Func": "createFISCMCCodeEmitter", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12300, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "&", "RC", "=", "<STR_LIT>", ";", "const", "TargetRegisterInfo", "&", "TRI", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "for", "(", "int", "I", "=", "<NUM_LIT>", ";", "I", "<", "<NUM_LIT>", ";", "++", "I", ")", "ISRDataRegFI", "[", "I", "]", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "CreateStackObject", "(", "TRI", ".", "getSpillSize", "(", "RC", ")", ",", "TRI", ".", "getSpillAlignment", "(", "RC", ")", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "MipsMachineFunction12", "Func": "createISRRegFI", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12301, "Length": 68, "Cover_Rate": 0.8831168831168831, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128h", ")", "__builtin_ia32_vfnmsubph128_mask", "(", "(", "__v8hf", ")", "__A", ",", "(", "__v8hf", ")", "__B", ",", "(", "__v8hf", ")", "__C", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16vlintrin", "Func": "_mm_fnmsub_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12302, "Length": 29, "Cover_Rate": 0.5370370370370371, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetLowering", "::", "ConstraintType", "<ISA_LIT>TargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{", "case", "'A'", ":", "return", "C_Memory", ";", "default", ":", "break", ";", "}", "}", "return", "TargetLowering", "::", "getConstraintType", "(", "Constraint", ")", ";"], "ground_truth": ["}"], "File": "RISCVISelLowering77", "Func": "getConstraintType", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12303, "Length": 52, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "N", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "switch", "(", "N", "->", "getOperand", "(", "i", ")", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", ")", "{"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "X86ISelLowering (2)", "Func": "WillBeConstantPoolLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12304, "Length": 56, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getTM", "<", "<ISA_LIT>TargetMachine", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "XtensaTargetMachine", "Func": "getXtensaTargetMachine", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12305, "Length": 9, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "In", ")", ";", "static", "const", "int", "Mask", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";"], "ground_truth": ["SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getVectorShuffle", "(", "<STR_LIT>", ",", "DL", ",", "In", ",", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ",", "&", "Mask", "[", "<NUM_LIT>", "]", ")", ")", ";"], "File": "X86ISelLowering178", "Func": "lowerZERO_EXTEND", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12306, "Length": 83, "Cover_Rate": 0.35319148936170214, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "rs", ">=", "<NUM_LIT>", ")", "break", ";", "for", "(", "re", "=", "rs", "+", "<NUM_LIT>", ";", "re", "<", "<NUM_LIT>", "&&", "!", "call_used_regs", "[", "PR_REG", "(", "re", ")", "]", ";", "re", "++", ")", "continue", ";", "if", "(", "out_state", "==", "<NUM_LIT>", ")", "{", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";"], "ground_truth": ["out_state", "=", "<NUM_LIT>", ";"], "File": "ia643", "Func": "emit_safe_across_calls", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12307, "Length": 52, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getFlatAddressSpace", "(", ")", "const", "{", "if", "(", "IsGraphicsShader", ")", "return", "-", "<NUM_LIT>", ";", "return", "ST", "->", "hasFlatAddressSpace", "(", ")", "?", "<ISA_LIT>AS", "::", "FLAT_ADDRESS", ":", "<ISA_LIT>AS", "::", "UNKNOWN_ADDRESS_SPACE", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo", "Func": "getFlatAddressSpace", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12308, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "T", ",", "true", ")", ";", "if", "(", "!", "VT", ".", "isSimple", "(", ")", "||", "VT", ".", "isVector", "(", ")", ")", "return", "false", ";"], "ground_truth": ["unsigned", "VTSize", "=", "VT", ".", "getSimpleVT", "(", ")", ".", "getSizeInBits", "(", ")", ";"], "File": "ARMCallLowering18", "Func": "isSupportedType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12309, "Length": 45, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "bool", "IsConstantImm", "=", "evaluateConstantImm", "(", "Imm", ",", "VK", ")", ";", "if", "(", "!", "IsConstantImm", ")", "IsValid", "=", "<ISA_LIT>AsmParser", "::", "classifySymbolRef", "(", "getImm", "(", ")", ",", "VK", ",", "Imm", ")", ";", "else", "IsValid", "=", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ";"], "ground_truth": ["return", "IsValid", "&&", "(", "(", "IsConstantImm", "&&", "VK", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ")", "||", "VK", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_LO", "||", "VK", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_PCREL_LO", ")", ";"], "File": "RISCVAsmParser22", "Func": "isSImm12", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12310, "Length": 78, "Cover_Rate": 0.8125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "O", "<<", "DL", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "<<", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "MO", ".", "getIndex", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "O", "<<", "*", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "XCoreAsmPrinter", "Func": "printOperand", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12311, "Length": 57, "Cover_Rate": 0.3149171270718232, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "It", "->", "convertToReg", "(", "RegResult", ")", ";", "State", ".", "addLoc", "(", "*", "It", ")", ";", "++", "RegResult", ";", "}", "PendingMembers", ".", "clear", "(", ")", ";", "return", "true", ";", "}", "unsigned", "Size", "=", "LocVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "if", "(", "LocVT", "==", "<STR_LIT>", "&&", "State", ".", "getNextStackOffset", "(", ")", "==", "<NUM_LIT>", ")", "{", "unsigned", "RegIdx", "=", "State", ".", "getFirstUnallocated", "(", "RegList", ")", ";", "for", "(", "auto", "&", "It", ":", "PendingMembers", ")", "{", "if", "(", "RegIdx", ">=", "RegList", ".", "size", "(", ")", ")", "It", ".", "convertToMem", "(", "State", ".", "AllocateStack", "(", "Size", ",", "Size", ")", ")", ";", "else", "It", ".", "convertToReg", "(", "State", ".", "AllocateReg", "(", "RegList", "[", "RegIdx", "++", "]", ")", ")", ";", "State", ".", "addLoc", "(", "It", ")", ";", "}", "PendingMembers", ".", "clear", "(", ")", ";", "return", "true", ";", "}", "else", "if", "(", "LocVT", "!=", "<STR_LIT>", ")", "RegList", "=", "SRegList", ";", "for", "(", "auto", "Reg", ":", "RegList", ")", "State", ".", "AllocateReg", "(", "Reg", ")", ";"], "ground_truth": ["for", "(", "auto", "&", "It", ":", "PendingMembers", ")", "{"], "File": "ARMCallingConv19", "Func": "CC_ARM_AAPCS_Custom_Aggregate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12312, "Length": 167, "Cover_Rate": 0.31992337164750956, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "break", ";", "case", "GLOBAL_ID", ":", "case", "CONSTANT_ID", ":", "case", "RAW_UAV_ID", ":", "case", "ARENA_UAV_ID", ":", "break", ";", "case", "LDS_ID", ":", "if", "(", "usesHardware", "(", "<STR_LIT>", ")", ")", "{", "return", "DEFAULT_LDS_ID", ";", "}", "break", ";", "case", "SCRATCH_ID", ":", "if", "(", "usesHardware", "(", "<STR_LIT>", ")", ")", "{", "return", "DEFAULT_SCRATCH_ID", ";", "}", "break", ";", "case", "GDS_ID", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "usesHardware", "(", "<STR_LIT>", ")", ")", "{", "return", "DEFAULT_GDS_ID", ";", "}", "break", ";", "}", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AMDIL7XXDevice", "Func": "getResourceID", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12313, "Length": 87, "Cover_Rate": 0.7909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isDSPControlWrite", "=", "false", ";", "if", "(", "isReadOrWriteToDSPReg", "(", "MI", ",", "isDSPControlWrite", ")", ")", "{", "if", "(", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "||", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", "return", "None", ";", "else", "if", "(", "isDSPControlWrite", ")", "{"], "ground_truth": ["return", "DestSourcePair", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", "}", ";"], "File": "MipsSEInstrInfo23", "Func": "isCopyInstrImpl", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12314, "Length": 73, "Cover_Rate": 0.4899328859060403, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_cvtpd_epu32", "(", "__m128i", "__W", ",", "__mmask8", "__U", ",", "__m256d", "__A", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_cvtpd2udq256_mask", "(", "(", "__v4df", ")", "__A", ",", "(", "__v4si", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_mask_cvtpd_epu32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12315, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Waitcnt", "=", "encodeVmcnt", "(", "Version", ",", "Waitcnt", ",", "Vmcnt", ")", ";", "Waitcnt", "=", "encodeExpcnt", "(", "Version", ",", "Waitcnt", ",", "Expcnt", ")", ";", "Waitcnt", "=", "encodeLgkmcnt", "(", "Version", ",", "Waitcnt", ",", "Lgkmcnt", ")", ";"], "ground_truth": ["return", "Waitcnt", ";"], "File": "AMDGPUBaseInfo12", "Func": "encodeWaitcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12316, "Length": 36, "Cover_Rate": 0.5538461538461539, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "stack_info", ".", "reload_completed", "=", "<NUM_LIT>", ";", "return", "ggc_cleared_alloc", "<", "machine_function", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "powerpcspe", "Func": "rs6000_init_machine_status", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12317, "Length": 15, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "QUAL_TYPE", "(", "TI", ")", ";", "case", "OImode", ":", "return", "arm_simd_intOI_type_node", ";", "case", "EImode", ":", "return", "arm_simd_intEI_type_node", ";", "case", "CImode", ":", "return", "arm_simd_intCI_type_node", ";", "case", "XImode", ":", "return", "arm_simd_intXI_type_node", ";", "case", "HFmode", ":", "return", "arm_simd_floatHF_type_node", ";", "case", "SFmode", ":", "return", "float_type_node", ";", "case", "DFmode", ":", "return", "double_type_node", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "arm-builtins2", "Func": "arm_simd_builtin_std_type", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12318, "Length": 56, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "_mm_cvtt_roundss_si64", "(", "__m128", "__A", ",", "const", "int", "__R", ")", "{", "return", "(", "long", "long", ")", "__builtin_ia32_vcvttss2si64", "(", "(", "__v4sf", ")", "__A", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm_cvtt_roundss_si64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12319, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "WidenedMask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", "&&", "IsHighZero", ")", "{", "MVT", "SubVT", "=", "<STR_LIT>", "(", "VT", ".", "getVectorElementType", "(", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "LoV", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "SubVT", ",", "V1", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "getZeroVector", "(", "VT", ",", "Subtarget", ",", "DAG", ",", "DL", ")", ",", "LoV", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "}", "if", "(", "SDValue", "Blend", "=", "lowerShuffleAsBlend", "(", "DL", ",", "VT", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "!", "IsLowZero", "&&", "!", "IsHighZero", ")", "{", "bool", "OnlyUsesV1", "=", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "if", "(", "OnlyUsesV1", "||", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "{", "if", "(", "!", "isa", "<", "LoadSDNode", ">", "(", "peekThroughBitcasts", "(", "V1", ")", ")", ")", "{", "MVT", "SubVT", "=", "<STR_LIT>", "(", "VT", ".", "getVectorElementType", "(", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "SubVec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "SubVT", ",", "OnlyUsesV1", "?", "V1", ":", "V2", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V1", ",", "SubVec", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "}", "}", "if", "(", "Subtarget", ".", "hasVLX", "(", ")", ")", "{", "if", "(", "WidenedMask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "&&", "WidenedMask", "[", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", ")", "{", "unsigned", "PermMask", "=", "(", "(", "WidenedMask", "[", "<NUM_LIT>", "]", "%", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "WidenedMask", "[", "<NUM_LIT>", "]", "%", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V1", ",", "V2", ",", "DAG", ".", "getConstant", "(", "PermMask", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "}", "}", "}", "assert", "(", "(", "WidenedMask", "[", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", "||", "IsLowZero", ")", "&&", "(", "WidenedMask", "[", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", "||", "IsHighZero", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "PermMask", "=", "<NUM_LIT>", ";", "PermMask", "|=", "IsLowZero", "?", "<NUM_LIT>", ":", "(", "WidenedMask", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", ";", "PermMask", "|=", "IsHighZero", "?", "<NUM_LIT>", ":", "(", "WidenedMask", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", ";", "if", "(", "(", "PermMask", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", "&&", "(", "PermMask", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "V1", "=", "DAG", ".", "getUNDEF", "(", "VT", ")", ";", "if", "(", "(", "PermMask", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", "&&", "(", "PermMask", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "V2", "=", "DAG", ".", "getUNDEF", "(", "VT", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V1", ",", "V2", ",", "DAG", ".", "getConstant", "(", "PermMask", ",", "DL", ",", "<STR_LIT>", ")", ")", ";"], "File": "X86ISelLowering108", "Func": "lowerV2X128Shuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12320, "Length": 481, "Cover_Rate": 0.7924217462932455, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "arm_address_offset_is_imm", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "mem", ",", "addr", ";", "extract_insn_cached", "(", "insn", ")", ";", "if", "(", "REG_P", "(", "recog_data", ".", "operand", "[", "<NUM_LIT>", "]", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["mem", "=", "recog_data", ".", "operand", "[", "<NUM_LIT>", "]", ";"], "File": "arm", "Func": "arm_address_offset_is_imm", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12321, "Length": 42, "Cover_Rate": 0.4077669902912621, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PassConfig", "::", "addPreEmitPass", "(", ")", "{", "TargetPassConfig", "::", "addPreEmitPass", "(", ")", ";", "addPass", "(", "create<ISA_LIT>FixIrreducibleControlFlow", "(", ")", ")", ";", "if", "(", "TM", "->", "Options", ".", "ExceptionModel", "==", "ExceptionHandling", "::", "Wasm", ")", "addPass", "(", "create<ISA_LIT>LateEHPrepare", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>ReplacePhysRegs", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "create<ISA_LIT>PrepareForLiveIntervals", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>OptimizeLiveIntervals", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>MemIntrinsicResults", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>RegStackify", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>RegColoring", "(", ")", ")", ";", "}", "addPass", "(", "create<ISA_LIT>CFGSort", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>CFGStackify", "(", ")", ")", ";", "if", "(", "!", "WasmDisableExplicitLocals", ")", "addPass", "(", "create<ISA_LIT>ExplicitLocals", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>LowerBrUnless", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "create<ISA_LIT>Peephole", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>RegNumbering", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "WasmDisableExplicitLocals", ")", "addPass", "(", "create<ISA_LIT>DebugFixup", "(", ")", ")", ";"], "File": "WebAssemblyTargetMachine41", "Func": "addPreEmitPass", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12322, "Length": 162, "Cover_Rate": 0.9938650306748467, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "MVT", "VT", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{", "case", "'d'", ":", "case", "'y'", ":", "case", "'r'", ":", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "{", "if", "(", "Subtarget", "->", "in<ISA_LIT>16Mode", "(", ")", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "}", "if", "(", "VT", "==", "<STR_LIT>", "&&", "!", "Subtarget", "->", "isGP64bit", "(", ")", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", "->", "isGP64bit", "(", ")", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "nullptr", ")", ";", "case", "'f'", ":", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "else", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "else", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "else", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "else", "if", "(", "(", "VT", "==", "<STR_LIT>", ")", "&&", "(", "!", "Subtarget", "->", "isSingleFloat", "(", ")", ")", ")", "{", "if", "(", "Subtarget", "->", "isFP64bit", "(", ")", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "}", "break", ";", "case", "'c'", ":", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "(", "unsigned", ")", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "assert", "(", "VT", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "return", "std", "::", "make_pair", "(", "(", "unsigned", ")", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "case", "'l'", ":", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "(", "unsigned", ")", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "return", "std", "::", "make_pair", "(", "(", "unsigned", ")", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "case", "'x'", ":"], "ground_truth": ["return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "nullptr", ")", ";"], "File": "MipsISelLowering (2)1", "Func": "getRegForInlineAsmConstraint", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12323, "Length": 397, "Cover_Rate": 0.7576335877862596, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "tmp_reg", ";", "rtx", "tp_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "TP_REGNUM", ")", ";", "rtx", "pat", ",", "insns", ",", "reg0", ";", "int", "relax_group_id", "=", "nds32_alloc_relax_group_id", "(", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", ")", "switch", "(", "SYMBOL_REF_TLS_MODEL", "(", "x", ")", ")", "{", "case", "TLS_MODEL_GLOBAL_DYNAMIC", ":", "case", "TLS_MODEL_LOCAL_DYNAMIC", ":", "if", "(", "SYMBOL_REF_TLS_MODEL", "(", "x", ")", "==", "TLS_MODEL_GLOBAL_DYNAMIC", ")", "pat", "=", "gen_rtx_UNSPEC", "(", "SImode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "x", ")", ",", "UNSPEC_TLSGD", ")", ";", "else", "pat", "=", "gen_rtx_UNSPEC", "(", "SImode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "x", ")", ",", "UNSPEC_TLSLD", ")", ";", "pat", "=", "gen_rtx_CONST", "(", "SImode", ",", "pat", ")", ";", "reg0", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "insns", "=", "emit_call_insn", "(", "gen_tls_desc", "(", "pat", ",", "GEN_INT", "(", "relax_group_id", ")", ")", ")", ";", "use_reg", "(", "&", "CALL_INSN_FUNCTION_USAGE", "(", "insns", ")", ",", "pic_offset_table_rtx", ")", ";", "RTL_CONST_CALL_P", "(", "insns", ")", "=", "<NUM_LIT>", ";", "tmp_reg", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "emit_move_insn", "(", "tmp_reg", ",", "reg0", ")", ";", "x", "=", "tmp_reg", ";", "break", ";", "case", "TLS_MODEL_INITIAL_EXEC", ":", "pat", "=", "gen_rtx_UNSPEC", "(", "SImode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "x", ")", ",", "UNSPEC_TLSIE", ")", ";", "tmp_reg", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "pat", "=", "gen_rtx_CONST", "(", "SImode", ",", "pat", ")", ";", "emit_insn", "(", "gen_tls_ie", "(", "tmp_reg", ",", "pat", ",", "GEN_INT", "(", "relax_group_id", ")", ")", ")", ";", "if", "(", "flag_pic", ")", "emit_use", "(", "pic_offset_table_rtx", ")", ";", "x", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "tmp_reg", ",", "tp_reg", ")", ";", "break", ";", "case", "TLS_MODEL_LOCAL_EXEC", ":", "tmp_reg", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "pat", "=", "gen_rtx_UNSPEC", "(", "SImode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "x", ")", ",", "UNSPEC_TLSLE", ")", ";", "pat", "=", "gen_rtx_CONST", "(", "SImode", ",", "pat", ")", ";", "emit_insn", "(", "gen_tls_le", "(", "tmp_reg", ",", "pat", ",", "GEN_INT", "(", "relax_group_id", ")", ")", ")", ";", "x", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "tmp_reg", ",", "tp_reg", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST", ")", "{", "rtx", "base", ",", "addend", ";", "split_const", "(", "x", ",", "&", "base", ",", "&", "addend", ")", ";", "if", "(", "SYMBOL_REF_TLS_MODEL", "(", "base", ")", "==", "TLS_MODEL_LOCAL_EXEC", ")", "{"], "ground_truth": ["tmp_reg", "=", "gen_reg_rtx", "(", "SImode", ")", ";"], "File": "nds32-md-auxiliary", "Func": "nds32_legitimize_tls_address", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12324, "Length": 349, "Cover_Rate": 0.8231132075471698, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasLegacyGeometry", "(", ")", "const", "{", "return", "getGeneration", "(", ")", "<", "GFX11", ";"], "ground_truth": ["}"], "File": "GCNSubtarget7", "Func": "hasLegacyGeometry", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12325, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>MCExpr", "*", "<ISA_LIT>MCExpr", "::", "Create", "(", "VariantKind", "Kind", ",", "const", "MCExpr", "*", "Expr", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "(", "Ctx", ")", "<ISA_LIT>MCExpr", "(", "Kind", ",", "Expr", ")", ";"], "ground_truth": ["}"], "File": "SparcMCExpr1", "Func": "Create", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12326, "Length": 33, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MinFixedObjOffset", "-=", "std", "::", "abs", "(", "MinFixedObjOffset", ")", "%", "Align", ";", "MinFixedObjOffset", "-=", "MFI", ".", "getObjectSize", "(", "FrameIndex", ")", ";", "MFI", ".", "setObjectOffset", "(", "FrameIndex", ",", "MinFixedObjOffset", ")", ";", "}", "}", "}", "MinFixedObjOffset", "-=", "std", "::", "abs", "(", "MinFixedObjOffset", ")", "%", "<NUM_LIT>", ";", "int64_t", "UnwindHelpOffset", "=", "MinFixedObjOffset", "-", "SlotSize", ";", "int", "UnwindHelpFI", "=", "MFI", ".", "CreateFixedObject", "(", "SlotSize", ",", "UnwindHelpOffset", ",", "false", ")", ";", "EHInfo", ".", "UnwindHelpFrameIdx", "=", "UnwindHelpFI", ";", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "auto", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "while", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ")", "++", "MBBI", ";", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MBBI", ")", ";"], "ground_truth": ["addFrameReference", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ",", "UnwindHelpFI", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";"], "File": "X86FrameLowering102", "Func": "processFunctionBeforeFrameFinalized", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12327, "Length": 148, "Cover_Rate": 0.46105919003115264, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "Save", "=", "Tok", ".", "getIntVal", "(", ")", ";", "SaveIsReg", "=", "false", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "return", "reportParseError", "(", "<STR_LIT>", ")", ";", "}", "else", "Save", "=", "getGPR", "(", "Save", ")", ";", "if", "(", "!", "eatComma", "(", "<STR_LIT>", ")", ")", "return", "true", ";"], "ground_truth": ["StringRef", "Name", ";"], "File": "MipsAsmParser43", "Func": "parseDirectiveCPSetup", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12328, "Length": 61, "Cover_Rate": 0.34269662921348315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "unsigned", ")", "Format", ">=", "(", "array_lengthof", "(", "FuncPtrs", ")", "-", "<NUM_LIT>", ")", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";", "}", "return", "new", "<ISA_LIT>BasicMCBuilder", "(", "Opcode", ",", "Format", ",", "<ISA_LIT>Insts", "[", "Opcode", "]", ".", "getNumOperands", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "CreateMCBuilder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12329, "Length": 49, "Cover_Rate": 0.7903225806451613, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "int", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cvtt_roundsd_si32", "(", "__m128d", "__A", ",", "const", "int", "__R", ")", "{"], "ground_truth": ["return", "(", "int", ")", "__builtin_ia32_vcvttsd2si32", "(", "(", "__v2df", ")", "__A", ",", "__R", ")", ";"], "File": "avx512fintrin", "Func": "_mm_cvtt_roundsd_si32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12330, "Length": 37, "Cover_Rate": 0.9736842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getOpndList", "(", "SmallVectorImpl", "<", "SDValue", ">", "&", "Ops", ",", "std", "::", "deque", "<", "std", "::", "pair", "<", "unsigned", ",", "SDValue", ">", ">", "&", "RegsToPass", ",", "bool", "IsPICCall", ",", "bool", "GlobalOrExternal", ",", "bool", "InternalLinkage", ",", "CallLoweringInfo", "&", "CLI", ",", "SDValue", "Callee", ",", "SDValue", "Chain", ")", "const", "{", "if", "(", "IsPICCall", "||", "!", "GlobalOrExternal", ")", "{", "unsigned", "T9Reg", "=", "IsN64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RegsToPass", ".", "push_front", "(", "std", "::", "make_pair", "(", "T9Reg", ",", "Callee", ")", ")", ";", "}", "else", "Ops", ".", "push_back", "(", "Callee", ")", ";"], "ground_truth": ["<ISA_LIT>TargetLowering", "::", "getOpndList", "(", "Ops", ",", "RegsToPass", ",", "IsPICCall", ",", "GlobalOrExternal", ",", "InternalLinkage", ",", "CLI", ",", "Callee", ",", "Chain", ")", ";"], "File": "MipsSEISelLowering1", "Func": "getOpndList", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12331, "Length": 107, "Cover_Rate": 0.9304347826086956, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "VarArgsFrameIndex", "=", "Index", ";"], "ground_truth": ["}"], "File": "AAPMachineFunctionInfo", "Func": "setVarArgsFrameIndex", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12332, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_cmplt_epi64_mask", "(", "__mmask8", "__M", ",", "__m256i", "__X", ",", "__m256i", "__Y", ")", "{"], "ground_truth": ["return", "(", "__mmask8", ")", "__builtin_ia32_cmpq256_mask", "(", "(", "__v4di", ")", "__X", ",", "(", "__v4di", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask8", ")", "__M", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_mask_cmplt_epi64_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12333, "Length": 49, "Cover_Rate": 0.98, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printVectorListThreeAllLanes", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "<STR_LIT>", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", "<<", "<STR_LIT>", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "<NUM_LIT>", ")", "<<", "<STR_LIT>", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "<NUM_LIT>", ")", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter18", "Func": "printVectorListThreeAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12334, "Length": 75, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallString", "<", "<NUM_LIT>", ">", "Name", ";", "raw_svector_ostream", "(", "Name", ")", "<<", "DL", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "<<", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "uid", "<<", "'_'", "<<", "uid2", ";", "return", "OutContext", ".", "GetOrCreateSymbol", "(", "Name", ".", "str", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter1", "Func": "GetARMJTIPICJumpTableLabel2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12335, "Length": 44, "Cover_Rate": 0.6376811594202898, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Combiner", "::", "<ISA_LIT>Combiner", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{", "initialize<ISA_LIT>CombinerPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "MOSCombiner", "Func": "MOSCombiner", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12336, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasSwiftAsyncContext", "(", ")", "const", "{"], "ground_truth": ["return", "HasSwiftAsyncContext", ";"], "File": "X86MachineFunctionInfo12", "Func": "hasSwiftAsyncContext", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12337, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "UnusedCarry", ".", "isValid", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "return", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "UnusedCarry", ",", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo131", "Func": "getAddNoCarry", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12338, "Length": 45, "Cover_Rate": 0.36885245901639346, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "selectBDAddr", "(", "<STR_LIT>", ",", "Addr", ",", "Base", ",", "Disp", ")", ";"], "ground_truth": ["}"], "File": "SystemZISelDAGToDAG1", "Func": "selectBDAddr12Pair", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12339, "Length": 13, "Cover_Rate": 0.43333333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "decodeBR", "(", "insn", ")", ";", "case", "<STR_LIT>", ":", "return", "decodeBRI", "(", "insn", ")", ";", "case", "<STR_LIT>", ":", "return", "decodeBSRL", "(", "insn", ")", ";", "case", "<STR_LIT>", ":", "return", "decodeBSRLI", "(", "insn", ")", ";", "case", "<STR_LIT>", ":", "return", "decodeRSUBK", "(", "insn", ")", ";", "case", "<STR_LIT>", ":", "return", "decodeFADD", "(", "insn", ")", ";", "case", "<STR_LIT>", ":", "return", "decodeGET", "(", "insn", ")", ";", "case", "<STR_LIT>", ":", "return", "decodeGETD", "(", "insn", ")", ";", "case", "<STR_LIT>", ":", "return", "decodeIDIV", "(", "insn", ")", ";", "case", "<STR_LIT>", ":", "return", "decodeLBU", "(", "insn", ")", ";", "case", "<STR_LIT>", ":", "return", "decodeLHU", "(", "insn", ")", ";", "case", "<STR_LIT>", ":", "return", "decodeLW", "(", "insn", ")", ";", "case", "<STR_LIT>", ":", "return", "decodeSB", "(", "insn", ")", ";", "case", "<STR_LIT>", ":", "return", "decodeSH", "(", "insn", ")", ";", "case", "<STR_LIT>", ":", "return", "decodeSW", "(", "insn", ")", ";", "case", "<STR_LIT>", ":", "return", "decodeMFS", "(", "insn", ")", ";", "case", "<STR_LIT>", ":", "return", "decodeOR", "(", "insn", ")", ";", "case", "<STR_LIT>", ":", "return", "decodeXOR", "(", "insn", ")", ";", "case", "<STR_LIT>", ":", "return", "decodeANDN", "(", "insn", ")", ";", "case", "<STR_LIT>", ":", "return", "decodeRTSD", "(", "insn", ")", ";", "default", ":", "return", "opcode", ";", "}"], "ground_truth": ["}"], "File": "MBlazeDisassembler", "Func": "getOPCODE", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12340, "Length": 187, "Cover_Rate": 0.62751677852349, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InstructionCost", "MulCost", "=", "getArithmeticInstrCost", "(", "Instruction", "::", "Mul", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "InstructionCost", "AddCost", "=", "getArithmeticInstrCost", "(", "Instruction", "::", "Add", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "InstructionCost", "ShrCost", "=", "getArithmeticInstrCost", "(", "Instruction", "::", "AShr", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "return", "MulCost", "*", "<NUM_LIT>", "+", "AddCost", "*", "<NUM_LIT>", "+", "ShrCost", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "}", "}", "Cost", "+=", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "if", "(", "Ty", "->", "isVectorTy", "(", ")", ")", "{", "Cost", "+=", "getArithmeticInstrCost", "(", "Instruction", "::", "ExtractElement", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "Cost", "+=", "getArithmeticInstrCost", "(", "Instruction", "::", "InsertElement", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "Cost", "+=", "Cost", ";", "}", "return", "Cost", ";", "case", "<STR_LIT>", ":", "if", "(", "LT", ".", "second", "!=", "<STR_LIT>", ")", "return", "(", "Cost", "+", "<NUM_LIT>", ")", "*", "LT", ".", "first", ";", "return", "LT", ".", "first", "*", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "(", "Cost", "+", "<NUM_LIT>", ")", "*", "LT", ".", "first", ";", "case", "<STR_LIT>", ":", "if", "(", "isa", "<", "FixedVectorType", ">", "(", "Ty", ")", "&&", "!", "Ty", "->", "getScalarType", "(", ")", "->", "isFP128Ty", "(", ")", ")", "return", "(", "Cost", "+", "<NUM_LIT>", ")", "*", "LT", ".", "first", ";", "return", "Cost", "+", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "}"], "ground_truth": ["}"], "File": "AArch64TargetTransformInfo27", "Func": "getArithmeticInstrCost", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12341, "Length": 286, "Cover_Rate": 0.4532488114104596, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "DebugLoc", "dl", "=", "MBBI", "!=", "MBB", ".", "end", "(", ")", "?", "MBBI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "uint64_t", "StackSize", "=", "MFI", "->", "getStackSize", "(", ")", ";", "if", "(", "StackSize", "==", "<NUM_LIT>", "&&", "!", "MFI", "->", "adjustsStack", "(", ")", ")", "return", ";", "MachineModuleInfo", "&", "MMI", "=", "MF", ".", "getMMI", "(", ")", ";", "const", "MCRegisterInfo", "*", "MRI", "=", "MMI", ".", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "MachineLocation", "DstML", ",", "SrcML", ";", "TII", ".", "makeFrame", "(", "<STR_LIT>", ",", "StackSize", ",", "MBB", ",", "MBBI", ")", ";", "MCSymbol", "*", "AdjustSPLabel", "=", "MMI", ".", "getContext", "(", ")", ".", "CreateTempSymbol", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "PROLOG_LABEL", ")", ")", ".", "addSym", "(", "AdjustSPLabel", ")", ";", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "AdjustSPLabel", ",", "-", "StackSize", ")", ")", ";", "MCSymbol", "*", "CSLabel", "=", "MMI", ".", "getContext", "(", ")", ".", "CreateTempSymbol", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "PROLOG_LABEL", ")", ")", ".", "addSym", "(", "CSLabel", ")", ";", "unsigned", "S1", "=", "MRI", "->", "getDwarfRegNum", "(", "<STR_LIT>", ",", "true", ")", ";"], "ground_truth": ["MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "CSLabel", ",", "S1", ",", "-", "<NUM_LIT>", ")", ")", ";"], "File": "Mips16FrameLowering37", "Func": "emitPrologue", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12342, "Length": 217, "Cover_Rate": 0.5786666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "R", "=", "Op", ".", "getReg", "(", ")", ";", "if", "(", "!", "R", ".", "isVirtual", "(", ")", ")", "continue", ";"], "ground_truth": ["if", "(", "DefReg", "!=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";"], "File": "HexagonBitTracker12", "Func": "getUniqueDefVReg", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12343, "Length": 29, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m64", ")", "(", "__v2sf", ")", "{", "__A", ",", "<NUM_LIT>", "}", ";"], "ground_truth": ["}"], "File": "mm3dnow4", "Func": "_m_from_float", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12344, "Length": 14, "Cover_Rate": 0.6086956521739131, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "<NUM_LIT>", ")", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addFPImm", "(", "FPImm", ")", ")", ";"], "ground_truth": ["else", "{"], "File": "ARMFastISel23", "Func": "FastEmitInst_rf", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12345, "Length": 61, "Cover_Rate": 0.3546511627906977, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "FIRST_PSEUDO_REGISTER", ";", "i", "++", ")", "reg_alloc_order", "[", "i", "]", "=", "gnu_abi_reg_alloc_order", "[", "i", "]", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<=", "<NUM_LIT>", ";", "i", "++", ")", "call_used_regs", "[", "i", "]", "=", "<NUM_LIT>", ";", "for", "(", "i", "=", "MMIX_RESERVED_GNU_ARG_0_REGNUM", ";", "i", "<", "MMIX_RESERVED_GNU_ARG_0_REGNUM", "+", "MMIX_MAX_ARGS_IN_REGS", ";", "i", "++", ")", "fixed_regs", "[", "i", "]", "=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "mmix", "Func": "mmix_conditional_register_usage", "Target": "mmix", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12346, "Length": 66, "Cover_Rate": 0.5196850393700787, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "codes", "[", "i", "]", ".", "code", "=", "PLUS", ";", "codes", "[", "i", "]", ".", "value", "=", "CONST_LOW_PART", "(", "value", ")", ";", "}", "else", "{", "i", "=", "mips_build_integer", "(", "codes", ",", "high", ")", ";"], "ground_truth": ["codes", "[", "i", "]", ".", "code", "=", "IOR", ";"], "File": "mips", "Func": "mips_build_lower", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12347, "Length": 42, "Cover_Rate": 0.34146341463414637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>CodePrinterPass", "(", "raw_ostream", "&", "o", ",", "<ISA_LIT>TargetMachine", "&", "tm", ",", "bool", "fast", ")", "{", "return", "new", "<ISA_LIT>AsmPrinter", "(", "o", ",", "tm", ",", "tm", ".", "getTargetAsmInfo", "(", ")", ",", "fast", ")", ";"], "ground_truth": ["}"], "File": "XCoreAsmPrinter41", "Func": "createXCoreCodePrinterPass", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12348, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetRegisterInfo", "&", "TRI", "=", "*", "MF", ".", "getRegInfo", "(", ")", ".", "getTargetRegisterInfo", "(", ")", ";", "MachineIRBuilder", "Builder", "(", "MBB", ",", "MBB", ".", "begin", "(", ")", ")", ";", "int64_t", "StackSize", "=", "MFI", ".", "getStackSize", "(", ")", ";", "if", "(", "isISR", "(", "MF", ")", ")", "StackSize", "+=", "<NUM_LIT>", ";", "if", "(", "StackSize", ")", "offsetSP", "(", "Builder", ",", "-", "StackSize", ")", ";", "if", "(", "!", "hasFP", "(", "MF", ")", ")", "return", ";", "auto", "MBBI", "=", "std", "::", "find_if_not", "(", "Builder", ".", "getInsertPt", "(", ")", ",", "MBB", ".", "end", "(", ")", ",", "[", "]", "(", "const", "MachineInstr", "&", "MI", ")", "{", "return", "MI", ".", "getFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";"], "ground_truth": ["}", ")", ";"], "File": "MOSFrameLowering", "Func": "emitPrologue", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12349, "Length": 137, "Cover_Rate": 0.8253012048192772, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_cvt_roundpd_epu64", "(", "__mmask8", "__U", ",", "__m512d", "__A", ",", "const", "int", "__R", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_cvtpd2uqq512_mask", "(", "(", "__v8df", ")", "__A", ",", "(", "__v8di", ")", "_mm512_setzero_si512", "(", ")", ",", "(", "__mmask8", ")", "__U", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512dqintrin", "Func": "_mm512_maskz_cvt_roundpd_epu64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12350, "Length": 53, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "reportParseError", "(", "<STR_LIT>", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "MipsAsmParser1", "Func": "parseSetMacroDirective", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12351, "Length": 29, "Cover_Rate": 0.5576923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LDSGlobals", ".", "erase", "(", "std", "::", "remove_if", "(", "LDSGlobals", ".", "begin", "(", ")", ",", "LDSGlobals", ".", "end", "(", ")", ",", "[", "&", "]", "(", "GlobalVariable", "*", "GV", ")", "{", "return", "shouldIgnorePointerReplacement", "(", "GV", ")", ";", "}", ")", ",", "LDSGlobals", ".", "end", "(", ")", ")", ";", "return", "LDSGlobals", ";"], "ground_truth": ["}"], "File": "AMDGPUReplaceLDSUseWithPointer1", "Func": "collectLDSRequiringPointerReplace", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12352, "Length": 49, "Cover_Rate": 0.6447368421052632, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "Results", ".", "push_back", "(", "ExpandBIT_CONVERT", "(", "N", ",", "DAG", ")", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "SDValue", "Res", "=", "ExpandSRx", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "if", "(", "Res", ".", "getNode", "(", ")", ")", "Results", ".", "push_back", "(", "Res", ")", ";"], "ground_truth": ["return", ";"], "File": "ARMISelLowering124", "Func": "ReplaceNodeResults", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12353, "Length": 64, "Cover_Rate": 0.6213592233009708, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "AsmToken", "::", "Identifier", ":", "{", "OperandInfoTy", "Msg", "(", "ID_UNKNOWN_", ")", ";", "OperandInfoTy", "Operation", "(", "OP_UNKNOWN_", ")", ";", "int64_t", "StreamId", "=", "STREAM_ID_DEFAULT_", ";", "if", "(", "parseSendMsgConstruct", "(", "Msg", ",", "Operation", ",", "StreamId", ")", ")", "return", "MatchOperand_ParseFail", ";", "do", "{", "if", "(", "!", "(", "(", "ID_INTERRUPT", "<=", "Msg", ".", "Id", "&&", "Msg", ".", "Id", "<=", "ID_GS_DONE", ")", "||", "Msg", ".", "Id", "==", "ID_SYSMSG", ")", ")", "{", "if", "(", "Msg", ".", "IsSymbolic", ")", "Error", "(", "S", ",", "<STR_LIT>", ")", ";", "else", "Error", "(", "S", ",", "<STR_LIT>", ")", ";", "break", ";", "}", "Imm16Val", "=", "(", "Msg", ".", "Id", "<<", "ID_SHIFT_", ")", ";", "if", "(", "Msg", ".", "Id", "==", "ID_GS", "||", "Msg", ".", "Id", "==", "ID_GS_DONE", ")", "{", "if", "(", "!", "(", "OP_GS_FIRST_", "<=", "Operation", ".", "Id", "&&", "Operation", ".", "Id", "<", "OP_GS_LAST_", ")", ")", "{", "if", "(", "Operation", ".", "IsSymbolic", ")", "Error", "(", "S", ",", "<STR_LIT>", ")", ";", "else", "Error", "(", "S", ",", "<STR_LIT>", ")", ";", "break", ";", "}", "if", "(", "Operation", ".", "Id", "==", "OP_GS_NOP", "&&", "Msg", ".", "Id", "!=", "ID_GS_DONE", ")", "{", "Error", "(", "S", ",", "<STR_LIT>", ")", ";", "break", ";", "}", "Imm16Val", "|=", "(", "Operation", ".", "Id", "<<", "OP_SHIFT_", ")", ";", "}"], "ground_truth": ["if", "(", "Msg", ".", "Id", "==", "ID_SYSMSG", ")", "{"], "File": "AMDGPUAsmParser14", "Func": "parseSendMsgOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12354, "Length": 203, "Cover_Rate": 0.4603174603174603, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ";", "}", "}", "else", "{", "assert", "(", "Subtarget", ".", "hasIndexHalfRegs", "(", ")", "&&", "<STR_LIT>", ")", ";", "bool", "NeedEX", "=", "false", ";", "for", "(", "unsigned", "*", "Reg", ":", "{", "&", "DstReg", ",", "&", "SrcReg", "}", ")", "{", "switch", "(", "*", "Reg", ")", "{", "case", "<STR_LIT>", ":", "*", "Reg", "=", "<STR_LIT>", ";", "NeedEX", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "*", "Reg", "=", "<STR_LIT>", ";", "NeedEX", "=", "true", ";", "break", ";", "}", "}", "unsigned", "ExOpc", "=", "<STR_LIT>", ";", "if", "(", "NeedEX", ")", "{", "if", "(", "MI", "!=", "MBB", ".", "begin", "(", ")", "&&", "std", "::", "prev", "(", "MI", ")", "->", "getOpcode", "(", ")", "==", "ExOpc", ")", "{", "std", "::", "prev", "(", "MI", ")", "->", "eraseFromParent", "(", ")", ";", "}", "else", "{", "MachineInstr", "&", "ExMI", "=", "*", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "ExOpc", ")", ")", ";", "for", "(", "unsigned", "Reg", ":", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ")", "ExMI", ".", "findRegisterUseOperand", "(", "Reg", ")", "->", "setIsUndef", "(", ")", ";", "}", "}", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ".", "contains", "(", "DstReg", ",", "SrcReg", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "if", "(", "NeedEX", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "ExOpc", ")", ")", ";", "}", "}", "return", ";", "}", "if", "(", "DstReg", "==", "<STR_LIT>", ")", "{", "assert", "(", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", "||", "SrcReg", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "SrcReg", "==", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "ImplicitDefine", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "ImplicitKill", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "if", "(", "SrcReg", "==", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "ImplicitDefine", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "ImplicitKill", ")", ";", "return", ";", "}", "if", "(", "SrcReg", "==", "<STR_LIT>", ")", "{", "assert", "(", "(", "<STR_LIT>", ".", "contains", "(", "DstReg", ")", "||", "DstReg", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "DstReg", "==", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "ImplicitDefine", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "ImplicitKill", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addReg", "(", "DstReg", ")", ";", "if", "(", "DstReg", "==", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "ImplicitDefine", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "ImplicitKill", ")", ";"], "ground_truth": ["return", ";"], "File": "Z80oldInstrInfo", "Func": "copyPhysReg", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12355, "Length": 510, "Cover_Rate": 0.4112903225806452, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addMEMrrOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "SparcAsmParser11", "Func": "addMEMrrOperands", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12356, "Length": 21, "Cover_Rate": 0.3442622950819672, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getCMOV", "(", "SDLoc", "(", "Op", ")", ",", "VT", ",", "SelectTrue", ",", "SelectFalse", ",", "<ISA_LIT>cc", ",", "CCR", ",", "OverflowCmp", ",", "DAG", ")", ";", "}", "if", "(", "Cond", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Cond", ".", "hasOneUse", "(", ")", ")", "{", "const", "ConstantSDNode", "*", "CMOVTrue", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "const", "ConstantSDNode", "*", "CMOVFalse", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "CMOVTrue", "&&", "CMOVFalse", ")", "{", "unsigned", "CMOVTrueVal", "=", "CMOVTrue", "->", "getZExtValue", "(", ")", ";", "unsigned", "CMOVFalseVal", "=", "CMOVFalse", "->", "getZExtValue", "(", ")", ";", "SDValue", "True", ";", "SDValue", "False", ";", "if", "(", "CMOVTrueVal", "==", "<NUM_LIT>", "&&", "CMOVFalseVal", "==", "<NUM_LIT>", ")", "{", "True", "=", "SelectTrue", ";", "False", "=", "SelectFalse", ";", "}", "else", "if", "(", "CMOVTrueVal", "==", "<NUM_LIT>", "&&", "CMOVFalseVal", "==", "<NUM_LIT>", ")", "{", "True", "=", "SelectFalse", ";", "False", "=", "SelectTrue", ";", "}", "if", "(", "True", ".", "getNode", "(", ")", "&&", "False", ".", "getNode", "(", ")", ")", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";"], "ground_truth": ["SDValue", "<ISA_LIT>cc", "=", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "ARMISelLowering (2)3", "Func": "LowerSELECT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12357, "Length": 183, "Cover_Rate": 0.3804573804573805, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "riscv_adjust_libcall_cfi_epilogue", "(", ")", "{", "rtx", "dwarf", "=", "NULL_RTX", ";", "rtx", "adjust_sp_rtx", ",", "reg", ";", "int", "saved_size", "=", "cfun", "->", "machine", "->", "frame", ".", "save_libcall_adjustment", ";", "adjust_sp_rtx", "=", "gen_add3_insn", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "saved_size", ")", ")", ";", "dwarf", "=", "alloc_reg_note", "(", "REG_CFA_ADJUST_CFA", ",", "adjust_sp_rtx", ",", "dwarf", ")", ";", "for", "(", "int", "regno", "=", "GP_REG_FIRST", ";", "regno", "<=", "GP_REG_LAST", "-", "<NUM_LIT>", ";", "regno", "++", ")", "if", "(", "BITSET_P", "(", "cfun", "->", "machine", "->", "frame", ".", "mask", ",", "regno", "-", "GP_REG_FIRST", ")", ")", "{", "reg", "=", "gen_rtx_REG", "(", "SImode", ",", "regno", ")", ";", "dwarf", "=", "alloc_reg_note", "(", "REG_CFA_RESTORE", ",", "reg", ",", "dwarf", ")", ";", "}", "return", "dwarf", ";"], "ground_truth": ["}"], "File": "riscv2", "Func": "riscv_adjust_libcall_cfi_epilogue", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12358, "Length": 111, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m64", ")", "__builtin_ia32_pfrcpit1", "(", "(", "__v2sf", ")", "__A", ",", "(", "__v2sf", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "mm3dnow", "Func": "_m_pfrcpit1", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12359, "Length": 18, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "=", "adjustFixupValue", "(", "Fixup", ".", "getKind", "(", ")", ",", "Value", ")", ";", "if", "(", "!", "Value", ")", "return", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "unsigned", "NumBytes", "=", "getFixupKindNumBytes", "(", "Fixup", ".", "getKind", "(", ")", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{"], "File": "PPCAsmBackend13", "Func": "applyFixup", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12360, "Length": 56, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "LD", ".", "getNode", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "LD", ")", ";", "if", "(", "(", "Size", "==", "<NUM_LIT>", "&&", "NumElem", "<=", "<NUM_LIT>", ")", "||", "(", "Size", "==", "<NUM_LIT>", "&&", "NumElem", "<", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "return", "PromoteSplat", "(", "SVOp", ",", "DAG", ")", ";", "}", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "{", "SDValue", "NewOp", "=", "RewriteAsNarrowerShuffle", "(", "SVOp", ",", "DAG", ",", "dl", ")", ";", "if", "(", "NewOp", ".", "getNode", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "NewOp", ")", ";", "}", "else", "if", "(", "(", "VT", "==", "<STR_LIT>", "||", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", "->", "hasSSE2", "(", ")", ")", ")", ")", "{", "if", "(", "<STR_LIT>", "(", "V2", ".", "getNode", "(", ")", ")", ")", "{", "SDValue", "NewOp", "=", "RewriteAsNarrowerShuffle", "(", "SVOp", ",", "DAG", ",", "dl", ")", ";", "if", "(", "NewOp", ".", "getNode", "(", ")", ")", "{", "EVT", "NewVT", "=", "NewOp", ".", "getValueType", "(", ")", ";", "if", "(", "isCommutedMOVLMask", "(", "cast", "<", "ShuffleVectorSDNode", ">", "(", "NewOp", ")", "->", "getMask", "(", ")", ",", "NewVT", ",", "true", ",", "false", ")", ")", "return", "getVZextMovL", "(", "VT", ",", "NewVT", ",", "NewOp", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ",", "Subtarget", ",", "dl", ")", ";", "}", "}", "else", "if", "(", "<STR_LIT>", "(", "V1", ".", "getNode", "(", ")", ")", ")", "{", "SDValue", "NewOp", "=", "RewriteAsNarrowerShuffle", "(", "SVOp", ",", "DAG", ",", "dl", ")", ";", "if", "(", "NewOp", ".", "getNode", "(", ")", ")", "{", "EVT", "NewVT", "=", "NewOp", ".", "getValueType", "(", ")", ";", "if", "(", "isMOVLMask", "(", "cast", "<", "ShuffleVectorSDNode", ">", "(", "NewOp", ")", "->", "getMask", "(", ")", ",", "NewVT", ")", ")", "return", "getVZextMovL", "(", "VT", ",", "NewVT", ",", "NewOp", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ",", "Subtarget", ",", "dl", ")", ";", "}", "}", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering114", "Func": "NormalizeVectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12361, "Length": 306, "Cover_Rate": 0.68, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "*", "expandedp", "=", "false", ";", "return", "NULL_RTX", ";", "}", "*", "expandedp", "=", "true", ";", "arg0", "=", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ";", "op0", "=", "expand_normal", "(", "arg0", ")", ";", "tmode", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "mode0", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";"], "ground_truth": ["if", "(", "target", "==", "<NUM_LIT>", "||", "GET_MODE", "(", "target", ")", "!=", "tmode", "||", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "target", ",", "tmode", ")", ")", "target", "=", "gen_reg_rtx", "(", "tmode", ")", ";"], "File": "powerpcspe", "Func": "altivec_expand_ld_builtin", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12362, "Length": 99, "Cover_Rate": 0.34256055363321797, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "EmitTest", "(", "SDValue", "Op", ",", "unsigned", "<ISA_LIT>CC", ",", "SelectionDAG", "&", "DAG", ")", "{", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "bool", "NeedCF", "=", "false", ";", "bool", "NeedOF", "=", "false", ";", "switch", "(", "<ISA_LIT>CC", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "NeedCF", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "NeedOF", "=", "true", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "Op", ".", "getResNo", "(", ")", "==", "<NUM_LIT>", "&&", "!", "NeedOF", "&&", "!", "NeedCF", ")", "{", "unsigned", "Opcode", "=", "<NUM_LIT>", ";", "unsigned", "NumOperands", "=", "<NUM_LIT>", ";", "switch", "(", "Op", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "Op", ".", "getNode", "(", ")", "->", "use_begin", "(", ")", ",", "UE", "=", "Op", ".", "getNode", "(", ")", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "if", "(", "UI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "goto", "default_case", ";", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getNode", "(", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "C", "->", "getAPIntValue", "(", ")", "==", "<NUM_LIT>", ")", "{", "Opcode", "=", "<STR_LIT>", ";", "NumOperands", "=", "<NUM_LIT>", ";", "break", ";", "}", "if", "(", "C", "->", "getAPIntValue", "(", ")", ".", "isAllOnesValue", "(", ")", ")", "{", "Opcode", "=", "<STR_LIT>", ";", "NumOperands", "=", "<NUM_LIT>", ";", "break", ";", "}", "}", "Opcode", "=", "<STR_LIT>", ";", "NumOperands", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "Op", ".", "getNode", "(", ")", "->", "use_begin", "(", ")", ",", "UE", "=", "Op", ".", "getNode", "(", ")", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "if", "(", "UI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "goto", "default_case", ";", "Opcode", "=", "<STR_LIT>", ";", "NumOperands", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "SDValue", "(", "Op", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ";", "default", ":", "default_case", ":", "break", ";", "}", "if", "(", "Opcode", "!=", "<NUM_LIT>", ")", "{", "const", "MVT", "*", "VTs", "=", "DAG", ".", "getNodeValueTypes", "(", "Op", ".", "getValueType", "(", ")", ",", "<STR_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumOperands", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "Op", ".", "getOperand", "(", "i", ")", ")", ";", "SDValue", "New", "=", "DAG", ".", "getNode", "(", "Opcode", ",", "dl", ",", "VTs", ",", "<NUM_LIT>", ",", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "NumOperands", ")", ";", "DAG", ".", "ReplaceAllUsesWith", "(", "Op", ",", "New", ")", ";", "return", "SDValue", "(", "New", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ";", "}", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "Op", ".", "getValueType", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering160", "Func": "EmitTest", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12363, "Length": 487, "Cover_Rate": 0.9068901303538175, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "strcmp", "(", "name", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "else", "{", "lib", "=", "xmalloc", "(", "strlen", "(", "name", ")", "+", "<NUM_LIT>", ")", ";", "strcpy", "(", "lib", ",", "<STR_LIT>", ")", ";", "strcat", "(", "lib", ",", "name", ")", ";", "lib_path", "=", "locate_lib", "(", "lib", ",", "search_dirs", ")", ";", "if", "(", "lib_path", ")", "return", "lib_path", ";", "}", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "name", ",", "name", ",", "name", ")", ";"], "ground_truth": ["exit", "(", "<NUM_LIT>", ")", ";"], "File": "vms-ld1", "Func": "expand_lib", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12364, "Length": 78, "Cover_Rate": 0.7027027027027027, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint32_t", "*", "getNoPreservedMask", "(", ")", "const", "override", "{"], "ground_truth": ["return", "nullptr", ";"], "File": "WebAssemblyRegisterInfo2", "Func": "getNoPreservedMask", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12365, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NewPointeeTy", "=", "Inst", "->", "getValueOperand", "(", ")", "->", "getType", "(", ")", ";", "}", "else", "if", "(", "const", "auto", "*", "Inst", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "User", ")", ")", "{", "NewPointeeTy", "=", "Inst", "->", "getSourceElementType", "(", ")", ";", "}", "if", "(", "NewPointeeTy", ")", "{", "if", "(", "NewPointeeTy", "->", "isOpaquePointerTy", "(", ")", ")", "return", "TypedPointerType", "::", "get", "(", "classifyPointerType", "(", "User", ")", ",", "V", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ")", ";", "if", "(", "!", "PointeeTy", ")", "PointeeTy", "=", "NewPointeeTy", ";", "else", "if", "(", "PointeeTy", "!=", "NewPointeeTy", ")", "PointeeTy", "=", "Type", "::", "getInt8Ty", "(", "V", "->", "getContext", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "PointerTypeAnalysis", "Func": "classifyPointerType", "Target": "DirectX", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12366, "Length": 103, "Cover_Rate": 0.34797297297297297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vld3q_dup_u16", "(", "const", "uint16_t", "*", "__a", ")", "{", "uint16x8x3_t", "ret", ";", "__builtin_aarch64_simd_ci", "__o", ";", "__o", "=", "__builtin_aarch64_ld3rv8hi", "(", "(", "const", "__builtin_aarch64_simd_hi", "*", ")", "__a", ")", ";"], "ground_truth": ["ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "uint16x8_t", ")", "__builtin_aarch64_get_qregciv8hi", "(", "__o", ",", "<NUM_LIT>", ")", ";"], "File": "arm", "Func": "neon2_vld3q_dup_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12367, "Length": 43, "Cover_Rate": 0.5308641975308642, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_rcp14_ps", "(", "__m256", "__A", ")", "{"], "ground_truth": ["return", "(", "__m256", ")", "__builtin_ia32_rcp14ps256_mask", "(", "(", "__v8sf", ")", "__A", ",", "(", "__v8sf", ")", "_mm256_setzero_ps", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_rcp14_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12368, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TOut", ".", "emitRRX", "(", "<STR_LIT>", ",", "ATReg", ",", "<STR_LIT>", ",", "MCOperand", "::", "createExpr", "(", "GotExpr", ")", ",", "IDLoc", ",", "STI", ")", ";", "}", "else", "{", "TOut", ".", "emitRRX", "(", "<STR_LIT>", ",", "ATReg", ",", "<STR_LIT>", ",", "MCOperand", "::", "createExpr", "(", "GotExpr", ")", ",", "IDLoc", ",", "STI", ")", ";", "}", "}", "else", "{", "const", "MCExpr", "*", "HiSym", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "getContext", "(", ")", ")", ";", "const", "<ISA_LIT>MCExpr", "*", "HiExpr", "=", "<ISA_LIT>MCExpr", "::", "create", "(", "<ISA_LIT>MCExpr", "::", "MEK_HI", ",", "HiSym", ",", "getContext", "(", ")", ")", ";", "if", "(", "isABI_O32", "(", ")", "||", "isABI_N32", "(", ")", ")", "{", "TOut", ".", "emitRX", "(", "<STR_LIT>", ",", "ATReg", ",", "MCOperand", "::", "createExpr", "(", "HiExpr", ")", ",", "IDLoc", ",", "STI", ")", ";", "}", "else", "{", "const", "MCExpr", "*", "HighestSym", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "getContext", "(", ")", ")", ";", "const", "<ISA_LIT>MCExpr", "*", "HighestExpr", "=", "<ISA_LIT>MCExpr", "::", "create", "(", "<ISA_LIT>MCExpr", "::", "MEK_HIGHEST", ",", "HighestSym", ",", "getContext", "(", ")", ")", ";", "const", "MCExpr", "*", "HigherSym", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "getContext", "(", ")", ")", ";", "const", "<ISA_LIT>MCExpr", "*", "HigherExpr", "=", "<ISA_LIT>MCExpr", "::", "create", "(", "<ISA_LIT>MCExpr", "::", "MEK_HIGHER", ",", "HigherSym", ",", "getContext", "(", ")", ")", ";", "TOut", ".", "emitRX", "(", "<STR_LIT>", ",", "ATReg", ",", "MCOperand", "::", "createExpr", "(", "HighestExpr", ")", ",", "IDLoc", ",", "STI", ")", ";", "TOut", ".", "emitRRX", "(", "<STR_LIT>", ",", "ATReg", ",", "ATReg", ",", "MCOperand", "::", "createExpr", "(", "HigherExpr", ")", ",", "IDLoc", ",", "STI", ")", ";", "TOut", ".", "emitRRI", "(", "<STR_LIT>", ",", "ATReg", ",", "ATReg", ",", "<NUM_LIT>", ",", "IDLoc", ",", "STI", ")", ";", "TOut", ".", "emitRRX", "(", "<STR_LIT>", ",", "ATReg", ",", "ATReg", ",", "MCOperand", "::", "createExpr", "(", "HiExpr", ")", ",", "IDLoc", ",", "STI", ")", ";"], "ground_truth": ["TOut", ".", "emitRRI", "(", "<STR_LIT>", ",", "ATReg", ",", "ATReg", ",", "<NUM_LIT>", ",", "IDLoc", ",", "STI", ")", ";"], "File": "MipsAsmParser103", "Func": "emitPartialAddress", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12369, "Length": 303, "Cover_Rate": 0.7248803827751196, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "max_skip", ")", "{", "while", "(", "nbytes", "+", "max_skip", ">=", "<NUM_LIT>", ")", "{", "start", "=", "NEXT_INSN", "(", "start", ")", ";", "if", "(", "(", "JUMP_P", "(", "start", ")", "&&", "asm_noperands", "(", "PATTERN", "(", "start", ")", ")", "<", "<NUM_LIT>", ")", "||", "CALL_P", "(", "start", ")", ")", "njumps", "--", ",", "isjump", "=", "true", ";", "else", "isjump", "=", "false", ";", "nbytes", "-=", "ix86_min_insn_size", "(", "start", ")", ";", "}", "}", "continue", ";", "}", "min_size", "=", "ix86_min_insn_size", "(", "insn", ")", ";", "nbytes", "+=", "min_size", ";", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "<STR_LIT>", ",", "INSN_UID", "(", "insn", ")", ",", "min_size", ")", ";", "if", "(", "(", "JUMP_P", "(", "insn", ")", "&&", "asm_noperands", "(", "PATTERN", "(", "insn", ")", ")", "<", "<NUM_LIT>", ")", "||", "CALL_P", "(", "insn", ")", ")", "njumps", "++", ";", "else", "continue", ";", "while", "(", "njumps", ">", "<NUM_LIT>", ")", "{", "start", "=", "NEXT_INSN", "(", "start", ")", ";"], "ground_truth": ["if", "(", "(", "JUMP_P", "(", "start", ")", "&&", "asm_noperands", "(", "PATTERN", "(", "start", ")", ")", "<", "<NUM_LIT>", ")", "||", "CALL_P", "(", "start", ")", ")", "njumps", "--", ",", "isjump", "=", "true", ";"], "File": "i386", "Func": "ix86_avoid_jump_mispredicts", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12370, "Length": 173, "Cover_Rate": 0.4119047619047619, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "size", "(", ")", "const", "{"], "ground_truth": ["return", "Mask", ".", "size", "(", ")", ";"], "File": "M68kDisassembler", "Func": "size", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12371, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "ResultReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "SUBREG_TO_REG", ")", ",", "ResultReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "return", "ResultReg", ";", "}", "}", "}", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "VT", "=", "<STR_LIT>", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "{", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", "Opc", "=", "<STR_LIT>", ";"], "ground_truth": ["else", "Opc", "=", "<STR_LIT>", ";"], "File": "X86FastISel114", "Func": "X86MaterializeInt", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12372, "Length": 148, "Cover_Rate": 0.4582043343653251, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>ompactDAGToDAGISel", "::", "SelectADDRrli", "(", "SDValue", "Addr", ",", "SDValue", "&", "R1", ",", "SDValue", "&", "Offset", ")", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "ARCompactISelDAGToDAG", "Func": "SelectADDRrli", "Target": "ARCompact", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12373, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SchedModel", "=", "smodel", ";", "CurrCycle", "=", "<NUM_LIT>", ";", "IssueCount", "=", "<NUM_LIT>", ";", "CriticalPathLength", "=", "DAG", "->", "getBBSize", "(", ")", "/", "SchedModel", "->", "getIssueWidth", "(", ")", ";", "if", "(", "DAG", "->", "getBBSize", "(", ")", "<", "<NUM_LIT>", ")", "CriticalPathLength", ">>=", "<NUM_LIT>", ";", "else", "{"], "ground_truth": ["unsigned", "MaxPath", "=", "<NUM_LIT>", ";"], "File": "HexagonMachineScheduler20", "Func": "init", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12374, "Length": 47, "Cover_Rate": 0.41228070175438597, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasAVX512", "(", ")", "const", "{"], "ground_truth": ["return", "<ISA_LIT>SSELevel", ">=", "AVX512", ";"], "File": "X86Subtarget (2)2", "Func": "hasAVX512", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12375, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "reg_addr", "[", "m", "]", ".", "scalar_in_vmx_p", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "spaces", ",", "<STR_LIT>", ")", ";", "spaces", "=", "<NUM_LIT>", ";", "}", "else", "spaces", "+=", "sizeof", "(", "<STR_LIT>", ")", "-", "<NUM_LIT>", ";", "fuse_extra_p", "=", "(", "(", "reg_addr", "[", "m", "]", ".", "fusion_gpr_ld", "!=", "CODE_FOR_nothing", ")", "||", "reg_addr", "[", "m", "]", ".", "fused_toc", ")", ";", "if", "(", "!", "fuse_extra_p", ")", "{", "for", "(", "rc", "=", "<NUM_LIT>", ";", "rc", "<", "N_RELOAD_REG", ";", "rc", "++", ")", "{", "if", "(", "rc", "!=", "RELOAD_REG_ANY", ")", "{", "if", "(", "reg_addr", "[", "m", "]", ".", "fusion_addi_ld", "[", "rc", "]", "!=", "CODE_FOR_nothing", "||", "reg_addr", "[", "m", "]", ".", "fusion_addi_ld", "[", "rc", "]", "!=", "CODE_FOR_nothing", "||", "reg_addr", "[", "m", "]", ".", "fusion_addi_st", "[", "rc", "]", "!=", "CODE_FOR_nothing", "||", "reg_addr", "[", "m", "]", ".", "fusion_addis_ld", "[", "rc", "]", "!=", "CODE_FOR_nothing", "||", "reg_addr", "[", "m", "]", ".", "fusion_addis_st", "[", "rc", "]", "!=", "CODE_FOR_nothing", ")", "{", "fuse_extra_p", "=", "true", ";", "break", ";", "}", "}", "}", "}", "if", "(", "fuse_extra_p", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "spaces", ",", "<STR_LIT>", ")", ";", "spaces", "=", "<NUM_LIT>", ";", "for", "(", "rc", "=", "<NUM_LIT>", ";", "rc", "<", "N_RELOAD_REG", ";", "rc", "++", ")", "{", "if", "(", "rc", "!=", "RELOAD_REG_ANY", ")", "{", "char", "load", ",", "store", ";", "if", "(", "reg_addr", "[", "m", "]", ".", "fusion_addis_ld", "[", "rc", "]", "!=", "CODE_FOR_nothing", ")", "load", "=", "'l'", ";", "else", "if", "(", "reg_addr", "[", "m", "]", ".", "fusion_addi_ld", "[", "rc", "]", "!=", "CODE_FOR_nothing", ")", "load", "=", "'L'", ";", "else", "load", "=", "'-'", ";", "if", "(", "reg_addr", "[", "m", "]", ".", "fusion_addis_st", "[", "rc", "]", "!=", "CODE_FOR_nothing", ")", "store", "=", "'s'", ";", "else", "if", "(", "reg_addr", "[", "m", "]", ".", "fusion_addi_st", "[", "rc", "]", "!=", "CODE_FOR_nothing", ")", "store", "=", "'S'", ";", "else", "store", "=", "'-'", ";", "if", "(", "load", "==", "'-'", "&&", "store", "==", "'-'", ")", "spaces", "+=", "<NUM_LIT>", ";"], "ground_truth": ["else", "{"], "File": "rs60005", "Func": "rs6000_debug_print_mode", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12376, "Length": 304, "Cover_Rate": 0.48253968253968255, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "arm_cxx_guard_mask_bit", "(", "void", ")", "{"], "ground_truth": ["return", "TARGET_AAPCS_BASED", ";"], "File": "arm", "Func": "arm_cxx_guard_mask_bit", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12377, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmvn_p8", "(", "poly8x8_t", "__a", ")", "{", "return", "(", "poly8x8_t", ")", "~", "(", "(", "int8x8_t", ")", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vmvn_p8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12378, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "CC", "=", "<ISA_LIT>CondCodeFromString", "(", "Mnemonic", ".", "substr", "(", "Mnemonic", ".", "size", "(", ")", "-", "<NUM_LIT>", ")", ")", ";", "if", "(", "CC", "!=", "~", "<NUM_LIT>", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "<NUM_LIT>", ",", "Mnemonic", ".", "size", "(", ")", "-", "<NUM_LIT>", ")", ";", "PredicationCode", "=", "CC", ";", "}", "}", "if", "(", "Mnemonic", ".", "endswith", "(", "<STR_LIT>", ")", "&&", "!", "(", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "(", "Mnemonic", "==", "<STR_LIT>", "&&", "isThumb", "(", ")", ")", ")", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "<NUM_LIT>", ",", "Mnemonic", ".", "size", "(", ")", "-", "<NUM_LIT>", ")", ";", "CarrySetting", "=", "true", ";", "}", "if", "(", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", ")", ")", "{", "unsigned", "IMod", "=", "StringSwitch", "<", "unsigned", ">", "(", "Mnemonic", ".", "substr", "(", "Mnemonic", ".", "size", "(", ")", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "~", "<NUM_LIT>", ")", ";", "if", "(", "IMod", "!=", "~", "<NUM_LIT>", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "<NUM_LIT>", ",", "Mnemonic", ".", "size", "(", ")", "-", "<NUM_LIT>", ")", ";", "ProcessorIMod", "=", "IMod", ";", "}", "}", "if", "(", "isMnemonicVPTPredicable", "(", "Mnemonic", ",", "ExtraToken", ")", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", ")", "{", "unsigned", "CC", "=", "<ISA_LIT>VectorCondCodeFromString", "(", "Mnemonic", ".", "substr", "(", "Mnemonic", ".", "size", "(", ")", "-", "<NUM_LIT>", ")", ")", ";", "if", "(", "CC", "!=", "~", "<NUM_LIT>", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "<NUM_LIT>", ",", "Mnemonic", ".", "size", "(", ")", "-", "<NUM_LIT>", ")", ";", "VPTPredicationCode", "=", "CC", ";", "}", "return", "Mnemonic", ";", "}", "if", "(", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", ")", ")", "{", "ITMask", "=", "Mnemonic", ".", "slice", "(", "<NUM_LIT>", ",", "Mnemonic", ".", "size", "(", ")", ")", ";", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", ")", ")", "{", "ITMask", "=", "Mnemonic", ".", "slice", "(", "<NUM_LIT>", ",", "Mnemonic", ".", "size", "(", ")", ")", ";", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["else", "if", "(", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", ")", ")", "{"], "File": "ARMAsmParser125", "Func": "splitMnemonic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12379, "Length": 472, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getConstantValue", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "LHSVal", ")", "&&", "getConstantValue", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "RHSVal", ")", ")", "{", "SDLoc", "SL", "(", "N", ")", ";", "uint32_t", "K", "=", "Negate", "?", "(", "-", "LHSVal", "&", "<NUM_LIT>", ")", "|", "(", "-", "RHSVal", "<<", "<NUM_LIT>", ")", ":", "(", "LHSVal", "&", "<NUM_LIT>", ")", "|", "(", "RHSVal", "<<", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", ",", "SL", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getTargetConstant", "(", "K", ",", "SL", ",", "<STR_LIT>", ")", ")", ";"], "File": "AMDGPUISelDAGToDAG106", "Func": "packConstantV2I16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12380, "Length": 92, "Cover_Rate": 0.6258503401360545, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isThumbFunction", "(", ")", "const", "{"], "ground_truth": ["return", "isThumb", ";"], "File": "ARMMachineFunctionInfo (2)", "Func": "isThumbFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12381, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ParseSubtargetFeatures", "(", "CPU", ",", "CPU", ",", "FS", ")", ";", "return", "*", "this", ";"], "ground_truth": ["}"], "File": "AVRSubtarget", "Func": "initializeSubtargetDependencies", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12382, "Length": 14, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addAlignedMemory64Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "addAlignedMemoryOperands", "(", "Inst", ",", "N", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addAlignedMemory64Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12383, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "false", ";", "if", "(", "!", "Subtarget", ".", "hasBMI", "(", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", ")", "return", "false", ";"], "File": "X86ISelLowering", "Func": "hasAndNotCompare", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12384, "Length": 36, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Base", "=", "N", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "RISCVISelDAGToDAG28", "Func": "SelectAddr", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12385, "Length": 8, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "J2", "=", "(", "Val", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "unsigned", "I1", "=", "!", "(", "J1", "^", "S", ")", ";", "unsigned", "I2", "=", "!", "(", "J2", "^", "S", ")", ";", "unsigned", "tmp", "=", "(", "Val", "&", "~", "<NUM_LIT>", ")", "|", "(", "I1", "<<", "<NUM_LIT>", ")", "|", "(", "I2", "<<", "<NUM_LIT>", ")", ";", "int", "imm32", "=", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "tmp", "<<", "<NUM_LIT>", ")", ";", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "(", "Address", "&", "~", "<NUM_LIT>", ")", "+", "imm32", "+", "<NUM_LIT>", ",", "true", ",", "<NUM_LIT>", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm32", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeThumbBLXOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12386, "Length": 110, "Cover_Rate": 0.7189542483660131, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CCState", "CCInfo", "(", "CFlags", ".", "CallConv", ",", "CFlags", ".", "IsVarArg", ",", "MF", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "const", "unsigned", "LinkageSize", "=", "Subtarget", ".", "getFrameLowering", "(", ")", "->", "getLinkageSize", "(", ")", ";", "const", "bool", "Is<ISA_LIT>64", "=", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", ";", "const", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "const", "unsigned", "PtrByteSize", "=", "Is<ISA_LIT>64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "CCInfo", ".", "AllocateStack", "(", "LinkageSize", ",", "PtrByteSize", ")", ";", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "CC_AIX", ")", ";", "const", "unsigned", "MinParameterSaveAreaSize", "=", "<NUM_LIT>", "*", "PtrByteSize", ";", "const", "unsigned", "NumBytes", "=", "std", "::", "max", "(", "LinkageSize", "+", "MinParameterSaveAreaSize", ",", "CCInfo", ".", "getNextStackOffset", "(", ")", ")", ";", "Chain", "=", "DAG", ".", "getCALLSEQ_START", "(", "Chain", ",", "NumBytes", ",", "<NUM_LIT>", ",", "dl", ")", ";", "SDValue", "CallSeqStart", "=", "Chain", ";", "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "SDValue", ">", ",", "<NUM_LIT>", ">", "RegsToPass", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "MemOpChains", ";", "const", "SDValue", "StackPtr", "=", "Is<ISA_LIT>64", "?", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ":", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "ArgLocs", ".", "size", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "I", "++", "]", ";", "SDValue", "Arg", "=", "OutVals", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", "&&", "!", "VA", ".", "isMemLoc", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "if", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "!", "VA", ".", "needsCustom", "(", ")", ")", "{", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "}", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ")", ")", ";", "continue", ";", "}", "if", "(", "VA", ".", "isMemLoc", "(", ")", ")", "{", "SDValue", "PtrOff", "=", "DAG", ".", "getConstant", "(", "VA", ".", "getLocMemOffset", "(", ")", ",", "dl", ",", "StackPtr", ".", "getValueType", "(", ")", ")", ";", "PtrOff", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "StackPtr", ",", "PtrOff", ")", ";", "MemOpChains", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Arg", ",", "PtrOff", ",", "MachinePointerInfo", "(", ")", ")", ")", ";", "continue", ";", "}", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "VA", ".", "needsCustom", "(", ")", "&&", "CFlags", ".", "IsVarArg", "&&", "VA", ".", "getValVT", "(", ")", ".", "isFloatingPoint", "(", ")", "&&", "VA", ".", "getLocVT", "(", ")", ".", "isInteger", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["SDValue", "ArgAsInt", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", "(", "VA", ".", "getValVT", "(", ")", ".", "getSizeInBits", "(", ")", ")", ",", "Arg", ")", ";"], "File": "PPCISelLowering128", "Func": "LowerCall_AIX", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12387, "Length": 496, "Cover_Rate": 0.4025974025974026, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "EltSz", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "BlockElts", "=", "M", "[", "<NUM_LIT>", "]", "+", "<NUM_LIT>", ";", "if", "(", "M", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", ")", "BlockElts", "=", "BlockSize", "/", "EltSz", ";", "if", "(", "BlockSize", "<=", "EltSz", "||", "BlockSize", "!=", "BlockElts", "*", "EltSz", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "if", "(", "M", "[", "i", "]", "<", "<NUM_LIT>", ")", "continue", ";", "if", "(", "(", "unsigned", ")", "M", "[", "i", "]", "!=", "(", "i", "-", "i", "%", "BlockElts", ")", "+", "(", "BlockElts", "-", "<NUM_LIT>", "-", "i", "%", "BlockElts", ")", ")", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "isVREVMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12388, "Length": 120, "Cover_Rate": 0.7100591715976331, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask8", ")", "__builtin_ia32_ucmpw128_mask", "(", "(", "__v8hi", ")", "__X", ",", "(", "__v8hi", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin4", "Func": "_mm_cmplt_epu16_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12389, "Length": 26, "Cover_Rate": 0.5416666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetStreamer", "::", "emitFnStart", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)", "Func": "emitFnStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12390, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "true", ";", "}", "if", "(", "isCallIndirect", "(", "MI", ")", ")", "return", "true", ";", "if", "(", "!", "MI", ".", "isCall", "(", ")", ")", "return", "false", ";", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "getCalleeOpNo", "(", "MI", ")", ")", ";", "assert", "(", "MO", ".", "isGlobal", "(", ")", ")", ";", "const", "auto", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "MO", ".", "getGlobal", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "F", ")", "return", "true", ";"], "File": "WebAssemblyUtilities12", "Func": "mayThrow", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12391, "Length": 78, "Cover_Rate": 0.48148148148148145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "BlockAddress", "*", "BA", "=", "cast", "<", "BlockAddressSDNode", ">", "(", "Op", ")", "->", "getBlockAddress", "(", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getTargetBlockAddress", "(", "BA", ",", "PtrVT", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "Result", ")", ";"], "File": "XCoreISelLowering (2)1", "Func": "LowerBlockAddress", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12392, "Length": 43, "Cover_Rate": 0.5512820512820513, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vdup_lane_f16", "(", "float16x4_t", "__a", ",", "const", "int", "__b", ")", "{", "return", "__builtin_neon_vdup_lanev4hf", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vdup_lane_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12393, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "fprintf", "(", "stream", ",", "<STR_LIT>", ",", "value", ")", ";", "jump_tables_size", "++", ";"], "ground_truth": ["}"], "File": "avr3", "Func": "avr_output_addr_vec_elt", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12394, "Length": 14, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "size_t", "AMDGPUDevice", "::", "getMaxNumCBs", "(", ")", "const", "{", "if", "(", "usesHardware", "(", "<STR_LIT>", ")", ")", "{", "return", "HW_MAX_NUM_CB", ";"], "ground_truth": ["}"], "File": "AMDILDevice", "Func": "getMaxNumCBs", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12395, "Length": 20, "Cover_Rate": 0.7692307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", ";", "}", "else", "if", "(", "IS_VTX", "(", "Desc", ")", ")", "{", "uint64_t", "InstWord01", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ",", "STI", ")", ";", "uint32_t", "InstWord2", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "!", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ")", ")", "{", "InstWord2", "|=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "}", "Emit", "(", "InstWord01", ",", "OS", ")", ";", "Emit", "(", "InstWord2", ",", "OS", ")", ";", "Emit", "(", "(", "uint32_t", ")", "<NUM_LIT>", ",", "OS", ")", ";", "}", "else", "if", "(", "IS_TEX", "(", "Desc", ")", ")", "{", "int64_t", "Sampler", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "int64_t", "SrcSelect", "[", "<NUM_LIT>", "]", "=", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "}", ";", "int64_t", "Offsets", "[", "<NUM_LIT>", "]", "=", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "&", "<NUM_LIT>", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "&", "<NUM_LIT>", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "&", "<NUM_LIT>", "}", ";", "uint64_t", "Word01", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ",", "STI", ")", ";", "uint32_t", "Word2", "=", "Sampler", "<<", "<NUM_LIT>", "|", "SrcSelect", "[", "ELEMENT_X", "]", "<<", "<NUM_LIT>", "|", "SrcSelect", "[", "ELEMENT_Y", "]", "<<", "<NUM_LIT>", "|", "SrcSelect", "[", "ELEMENT_Z", "]", "<<", "<NUM_LIT>", "|", "SrcSelect", "[", "ELEMENT_W", "]", "<<", "<NUM_LIT>", "|", "Offsets", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", "|", "Offsets", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", "|", "Offsets", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ";", "Emit", "(", "Word01", ",", "OS", ")", ";", "Emit", "(", "Word2", ",", "OS", ")", ";", "Emit", "(", "(", "uint32_t", ")", "<NUM_LIT>", ",", "OS", ")", ";", "}", "else", "{", "uint64_t", "Inst", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ",", "STI", ")", ";", "if", "(", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ")", "&&", "(", "(", "Desc", ".", "TSFlags", "&", "<STR_LIT>", ")", "||", "Desc", ".", "TSFlags", "&", "<STR_LIT>", ")", ")", "{", "uint64_t", "ISAOpCode", "=", "Inst", "&", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";", "Inst", "&=", "~", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";"], "ground_truth": ["Inst", "|=", "ISAOpCode", "<<", "<NUM_LIT>", ";"], "File": "R600MCCodeEmitter22", "Func": "encodeInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12396, "Length": 370, "Cover_Rate": 0.7414829659318637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_fnmadd_ps", "(", "__m256", "__A", ",", "__mmask8", "__U", ",", "__m256", "__B", ",", "__m256", "__C", ")", "{", "return", "(", "__m256", ")", "__builtin_ia32_vfnmaddps256_mask", "(", "(", "__v8sf", ")", "__A", ",", "(", "__v8sf", ")", "__B", ",", "(", "__v8sf", ")", "__C", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_mask_fnmadd_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12397, "Length": 56, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "NumLoInputs", "=", "count_if", "(", "Mask", ",", "[", "Size", "]", "(", "int", "M", ")", "{", "return", "M", ">=", "<NUM_LIT>", "&&", "M", "%", "Size", "<", "Size", "/", "<NUM_LIT>", ";", "}", ")", ";", "int", "NumHiInputs", "=", "count_if", "(", "Mask", ",", "[", "Size", "]", "(", "int", "M", ")", "{", "return", "M", "%", "Size", ">=", "Size", "/", "<NUM_LIT>", ";", "}", ")", ";", "bool", "UnpackLo", "=", "NumLoInputs", ">=", "NumHiInputs", ";", "auto", "TryUnpack", "=", "[", "&", "]", "(", "MVT", "UnpackVT", ",", "int", "Scale", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "V1Mask", "(", "Mask", ".", "size", "(", ")", ",", "-", "<NUM_LIT>", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "V2Mask", "(", "Mask", ".", "size", "(", ")", ",", "-", "<NUM_LIT>", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "Size", ";", "++", "i", ")", "{", "if", "(", "Mask", "[", "i", "]", "<", "<NUM_LIT>", ")", "continue", ";", "int", "UnpackIdx", "=", "i", "/", "Scale", ";", "if", "(", "(", "UnpackIdx", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "!=", "(", "Mask", "[", "i", "]", "<", "Size", ")", ")", "return", "SDValue", "(", ")", ";", "SmallVectorImpl", "<", "int", ">", "&", "VMask", "=", "(", "UnpackIdx", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "?", "V1Mask", ":", "V2Mask", ";", "VMask", "[", "(", "UnpackIdx", "/", "<NUM_LIT>", ")", "*", "Scale", "+", "i", "%", "Scale", "+", "(", "UnpackLo", "?", "<NUM_LIT>", ":", "Size", "/", "<NUM_LIT>", ")", "]", "=", "Mask", "[", "i", "]", "%", "Size", ";", "}", "if", "(", "(", "NumLoInputs", "==", "<NUM_LIT>", "||", "NumHiInputs", "==", "<NUM_LIT>", ")", "&&", "!", "isNoopShuffleMask", "(", "V1Mask", ")", "&&", "!", "isNoopShuffleMask", "(", "V2Mask", ")", ")", "return", "SDValue", "(", ")", ";", "V1", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "DL", ",", "V1", ",", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "V1Mask", ")", ";", "V2", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "DL", ",", "V2", ",", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "V2Mask", ")", ";", "V1", "=", "DAG", ".", "getBitcast", "(", "UnpackVT", ",", "V1", ")", ";", "V2", "=", "DAG", ".", "getBitcast", "(", "UnpackVT", ",", "V2", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "DAG", ".", "getNode", "(", "UnpackLo", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DL", ",", "UnpackVT", ",", "V1", ",", "V2", ")", ")", ";", "}", ";", "int", "OrigNumElements", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "int", "OrigScalarSize", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "for", "(", "int", "ScalarSize", "=", "<NUM_LIT>", ";", "ScalarSize", ">=", "OrigScalarSize", ";", "ScalarSize", "/=", "<NUM_LIT>", ")", "{", "int", "Scale", "=", "ScalarSize", "/", "OrigScalarSize", ";", "int", "NumElements", "=", "OrigNumElements", "/", "Scale", ";", "MVT", "UnpackVT", "=", "<STR_LIT>", "(", "<STR_LIT>", "(", "ScalarSize", ")", ",", "NumElements", ")", ";", "if", "(", "SDValue", "Unpack", "=", "TryUnpack", "(", "UnpackVT", ",", "Scale", ")", ")", "return", "Unpack", ";", "}", "if", "(", "NumLoInputs", "==", "<NUM_LIT>", "||", "NumHiInputs", "==", "<NUM_LIT>", ")", "{", "assert", "(", "(", "NumLoInputs", ">", "<NUM_LIT>", "||", "NumHiInputs", ">", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "int", "HalfOffset", "=", "NumLoInputs", "==", "<NUM_LIT>", "?", "Size", "/", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "PermMask", "(", "(", "unsigned", ")", "Size", ",", "-", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering208", "Func": "lowerVectorShuffleAsPermuteAndUnpack", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12398, "Length": 481, "Cover_Rate": 0.6881258941344778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "Rsrc23", "=", "getDefaultRsrcDataFormat", "(", ")", "|", "<STR_LIT>", "|", "<NUM_LIT>", ";"], "ground_truth": ["uint64_t", "EltSizeValue", "=", "Log2_32", "(", "ST", ".", "getMaxPrivateElementSize", "(", ")", ")", "-", "<NUM_LIT>", ";"], "File": "SIInstrInfo19", "Func": "getScratchRsrcWords23", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12399, "Length": 25, "Cover_Rate": 0.36764705882352944, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "Prev", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "if", "(", "!", "Prev", "->", "isCall", "(", ")", "||", "!", "Prev", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isRegMask", "(", ")", ")", "return", "false", ";", "unsigned", "Regs", "[", "<NUM_LIT>", "]", ";", "unsigned", "FoundRegs", "=", "<NUM_LIT>", ";", "auto", "RegMask", "=", "Prev", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "for", "(", "auto", "Candidate", ":", "<STR_LIT>", ")", "{", "if", "(", "!", "RegMask", ".", "clobbersPhysReg", "(", "Candidate", ")", ")", "continue", ";", "bool", "IsDef", "=", "false", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "Prev", "->", "implicit_operands", "(", ")", ")", "{", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "Candidate", ")", "{"], "ground_truth": ["IsDef", "=", "true", ";"], "File": "X86FrameLowering103", "Func": "adjustStackWithPops", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12400, "Length": 123, "Cover_Rate": 0.411371237458194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "pReloc", ".", "target", "(", ")", "=", "pReloc", ".", "symValue", "(", ")", "+", "A", "-", "pReloc", ".", "place", "(", ")", ";", "return", "Relocator", "::", "OK", ";"], "ground_truth": ["}"], "File": "ARMRelocator", "Func": "base_prel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12401, "Length": 26, "Cover_Rate": 0.45614035087719296, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "supportSwiftError", "(", ")", "const", "override", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "SystemZISelLowering", "Func": "supportSwiftError", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12402, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CONST", ":", "case", "CONST_INT", ":", "if", "(", "UNSIGNED_INT6", "(", "INTVAL", "(", "operands", "[", "opno", "]", ")", ")", ")", "return", "true", ";", "default", ":"], "ground_truth": ["fatal_error", "(", "input_location", ",", "<STR_LIT>", ")", ";"], "File": "arc4", "Func": "check_if_valid_sleep_operand", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12403, "Length": 31, "Cover_Rate": 0.5166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isCheapToSpeculateCtlz", "(", ")", "const", "{", "return", "Subtarget", "->", "hasLZCNT", "(", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)3", "Func": "isCheapToSpeculateCtlz", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12404, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "EQ", ":", "case", "NE", ":", "case", "GTU", ":", "case", "LTU", ":", "case", "GEU", ":", "case", "LEU", ":", "return", "<NUM_LIT>", ";"], "ground_truth": ["case", "GT", ":", "case", "LT", ":", "case", "GE", ":", "case", "LE", ":"], "File": "m68k3", "Func": "valid_dbcc_comparison_p_2", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12405, "Length": 33, "Cover_Rate": 0.4714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isDesirableToShrinkOp", "(", "Op", ".", "getOpcode", "(", ")", ",", "<STR_LIT>", ",", "Op", ".", "getValueType", "(", ")", ")", ")", "return", "false", ";", "PVT", "=", "<STR_LIT>", ";"], "ground_truth": ["return", "true", ";"], "File": "Z80ISelLowering2", "Func": "IsDesirableToPromoteOp", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12406, "Length": 29, "Cover_Rate": 0.6041666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", ";", "SwitchToSection", "(", "BSSSections", "[", "i", "]", "->", "S_", ")", ";", "std", "::", "vector", "<", "const", "GlobalVariable", "*", ">", "Items", "=", "BSSSections", "[", "i", "]", "->", "Items", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "<", "Items", ".", "size", "(", ")", ";", "j", "++", ")", "{", "std", "::", "string", "Name", "=", "Mang", "->", "getValueName", "(", "Items", "[", "j", "]", ")", ";", "Constant", "*", "C", "=", "Items", "[", "j", "]", "->", "getInitializer", "(", ")", ";"], "ground_truth": ["const", "Type", "*", "Ty", "=", "C", "->", "getType", "(", ")", ";"], "File": "PIC16AsmPrinter2", "Func": "EmitUData", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12407, "Length": 89, "Cover_Rate": 0.52046783625731, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MIB", "->", "setDesc", "(", "Desc", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Undef", ")", ";"], "ground_truth": ["assert", "(", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "Reg", "&&", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "Reg", "&&", "<STR_LIT>", ")", ";"], "File": "X86InstrInfo124", "Func": "Expand2AddrUndef", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12408, "Length": 58, "Cover_Rate": 0.5631067961165048, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "sh_pr_trapa", "(", "struct", "cpp_reader", "*", "pfile", "ATTRIBUTE_UNUSED", ")", "{"], "ground_truth": ["sh_add_function_attribute", "(", "<STR_LIT>", ")", ";"], "File": "sh-c", "Func": "sh_pr_trapa", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12409, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstrBuilder", "MIB", "(", "*", "MF", ",", "newInstr", ")", ";", "MIB", ".", "addReg", "(", "dstReg", ",", "RegState", "::", "Define", ")", ";", "MIB", ".", "addReg", "(", "src1Reg", ")", ";", "MIB", ".", "addReg", "(", "src2Reg", ")", ";"], "ground_truth": ["blk", "->", "insert", "(", "instrPos", ",", "newInstr", ")", ";"], "File": "AMDILCFGStructurizer16", "Func": "insertCompareInstrBefore", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12410, "Length": 43, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FOR_EACH_SUBRTX_VAR", "(", "iter", ",", "array", ",", "PATTERN", "(", "x", ")", ",", "ALL", ")", "{", "rtx", "sub", "=", "*", "iter", ";", "if", "(", "sub", "&&", "GET_CODE", "(", "sub", ")", "==", "UNSPEC", ")", "{", "int", "unspec_val", "=", "XINT", "(", "sub", ",", "<NUM_LIT>", ")", ";", "switch", "(", "unspec_val", ")", "{", "case", "UNSPEC_PACIASP", ":", "case", "UNSPEC_PACIBSP", ":", "return", "true", ";", "default", ":", "return", "false", ";", "}", "iter", ".", "skip_subrtxes", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "aarch64-bti-insert", "Func": "FOR_EACH_SUBRTX_VAR", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12411, "Length": 70, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IdxN", "->", "isNullValue", "(", ")", "&&", "ValTy", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "VecV", ")", ";", "}", "if", "(", "ValWidth", "==", "<NUM_LIT>", ")", "{", "SDValue", "A0", "=", "getInstr", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "{", "VecV", "}", ",", "DAG", ")", ";", "SDValue", "M0", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", "/", "VecWidth", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "I0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "IdxV", ",", "M0", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "A0", ",", "I0", ")", ";", "}", "unsigned", "Scale", "=", "VecWidth", "/", "ValWidth", ";", "assert", "(", "ty", "(", "IdxV", ")", "==", "<STR_LIT>", ")", ";", "unsigned", "VecRep", "=", "<NUM_LIT>", "/", "VecWidth", ";", "SDValue", "S0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "IdxV", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", "*", "VecRep", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "T0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "VecV", ")", ";", "SDValue", "T1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "T0", ",", "S0", ")", ";", "while", "(", "Scale", ">", "<NUM_LIT>", ")", "{", "T1", "=", "DAG", ".", "getTargetExtractSubreg", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "T1", ")", ";", "T1", "=", "expandPredicate", "(", "T1", ",", "dl", ",", "DAG", ")", ";", "Scale", "/=", "<NUM_LIT>", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResTy", ",", "T1", ")", ";", "}", "assert", "(", "VecWidth", "==", "<NUM_LIT>", "||", "VecWidth", "==", "<NUM_LIT>", ")", ";", "MVT", "ScalarTy", "=", "tyScalar", "(", "VecTy", ")", ";", "VecV", "=", "DAG", ".", "getBitcast", "(", "ScalarTy", ",", "VecV", ")", ";", "SDValue", "WidthV", "=", "DAG", ".", "getConstant", "(", "ValWidth", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "ExtV", ";", "if", "(", "IdxN", ")", "{", "unsigned", "Off", "=", "IdxN", "->", "getZExtValue", "(", ")", "*", "ElemWidth", ";", "if", "(", "VecWidth", "==", "<NUM_LIT>", "&&", "ValWidth", "==", "<NUM_LIT>", ")", "{", "assert", "(", "Off", "==", "<NUM_LIT>", "||", "Off", "==", "<NUM_LIT>", ")", ";", "unsigned", "SubIdx", "=", "Off", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "ExtV", "=", "DAG", ".", "getTargetExtractSubreg", "(", "SubIdx", ",", "dl", ",", "<STR_LIT>", ",", "VecV", ")", ";", "}", "else", "if", "(", "Off", "==", "<NUM_LIT>", "&&", "(", "ValWidth", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "ExtV", "=", "DAG", ".", "getZeroExtendInReg", "(", "VecV", ",", "dl", ",", "tyScalar", "(", "ValTy", ")", ")", ";", "}", "else", "{", "SDValue", "OffV", "=", "DAG", ".", "getConstant", "(", "Off", ",", "dl", ",", "<STR_LIT>", ")", ";", "ExtV", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ScalarTy", ",", "{", "VecV", ",", "WidthV", ",", "OffV", "}", ")", ";", "}", "}", "else", "{", "if", "(", "ty", "(", "IdxV", ")", "!=", "<STR_LIT>", ")", "IdxV", "=", "DAG", ".", "getZExtOrTrunc", "(", "IdxV", ",", "dl", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["SDValue", "OffV", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "IdxV", ",", "DAG", ".", "getConstant", "(", "ElemWidth", ",", "dl", ",", "<STR_LIT>", ")", ")", ";"], "File": "HexagonISelLowering1", "Func": "extractVector", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12412, "Length": 482, "Cover_Rate": 0.6418109187749668, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmParser", "(", "const", "MCSubtargetInfo", "&", "STI", ",", "MCAsmParser", "&", "Parser", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCTargetOptions", "&", "Options", ")", ":", "MCTargetAsmParser", "(", "Options", ",", "STI", ",", "MII", ")", ",", "UC", "(", "Parser", ")", "{", "MCAsmParserExtension", "::", "Initialize", "(", "Parser", ")", ";", "MRI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";", "if", "(", "AddBuildAttributes", ")", "getTargetStreamer", "(", ")", ".", "emitTargetAttributes", "(", "STI", ")", ";", "ITState", ".", "CurPosition", "=", "~", "<NUM_LIT>", ";"], "ground_truth": ["VPTState", ".", "CurPosition", "=", "~", "<NUM_LIT>", ";"], "File": "ARMAsmParser (2)4", "Func": "ARMAsmParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12413, "Length": 92, "Cover_Rate": 0.9484536082474226, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Parser", ".", "Lex", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "!", "Tok", ".", "getIdentifier", "(", ")", ".", "startswith", "(", "<STR_LIT>", ")", ")", "return", "MatchOperand_NoMatch", ";", "StringRef", "NumString", "=", "Tok", ".", "getIdentifier", "(", ")", ".", "substr", "(", "<NUM_LIT>", ")", ";", "unsigned", "IntVal", ";", "if", "(", "NumString", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "IntVal", ")", ")", "return", "MatchOperand_NoMatch", ";", "unsigned", "Reg", "=", "matchRegisterByNumber", "(", "IntVal", ",", "<STR_LIT>", ")", ";", "<ISA_LIT>Operand", "*", "Op", "=", "<STR_LIT>", "(", "Reg", ",", "S", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ";", "Op", "->", "setRegKind", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["Operands", ".", "push_back", "(", "Op", ")", ";"], "File": "MipsAsmParser11", "Func": "parseFCCRegs", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12414, "Length": 124, "Cover_Rate": 0.6631016042780749, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", "->", "getTargetTriple", "(", ")", ".", "isWindowsMSVCEnvironment", "(", ")", ")", "return", "M", ".", "getGlobalVariable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "TargetLowering", "::", "getSDagStackGuard", "(", "M", ")", ";"], "File": "AArch64ISelLowering (2)2", "Func": "getSDagStackGuard", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12415, "Length": 28, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "ShiftSrc", ";", "const", "unsigned", "Size", "=", "Ty", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "!", "mi_match", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "m_GAnd", "(", "m_OneNonDBGUse", "(", "m_GAShr", "(", "m_Reg", "(", "ShiftSrc", ")", ",", "m_ICst", "(", "ShrAmt", ")", ")", ")", ",", "m_ICst", "(", "AndImm", ")", ")", ")", ")", "return", "false", ";", "auto", "MaybeMask", "=", "static_cast", "<", "uint64_t", ">", "(", "AndImm", ")", ";", "if", "(", "MaybeMask", "&", "(", "MaybeMask", "+", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "static_cast", "<", "uint64_t", ">", "(", "ShrAmt", ")", ">=", "Size", ")", "return", "false", ";", "uint64_t", "Width", "=", "APInt", "(", "Size", ",", "AndImm", ")", ".", "countTrailingOnes", "(", ")", ";", "if", "(", "static_cast", "<", "uint64_t", ">", "(", "ShrAmt", ")", "+", "Width", ">=", "Size", "&&", "!", "Helper", ".", "getKnownBits", "(", ")", "->", "signBitIsZero", "(", "ShiftSrc", ")", ")", "return", "false", ";", "MatchInfo", "=", "[", "=", "]", "(", "MachineIRBuilder", "&", "B", ")", "{", "auto", "WidthCst", "=", "B", ".", "buildConstant", "(", "ExtractTy", ",", "Width", ")", ";", "auto", "LSBCst", "=", "B", ".", "buildConstant", "(", "ExtractTy", ",", "ShrAmt", ")", ";", "B", ".", "buildInstr", "(", "TargetOpcode", "::", "G_UBFX", ",", "{", "Dst", "}", ",", "{", "ShiftSrc", ",", "LSBCst", ",", "WidthCst", "}", ")", ";", "}", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "M88kPreLegalizerCombiner", "Func": "matchBitfieldExtractFromAndAShr", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12416, "Length": 203, "Cover_Rate": 0.6548387096774193, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printAddress", "(", "&", "MAI", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ",", "MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ",", "MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "SystemZInstPrinter6", "Func": "printBDXAddrOperand", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12417, "Length": 42, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "const", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "const", "<ISA_LIT>FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "return", "false", ";", "if", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "return", "false", ";", "if", "(", "!", "MRI", "->", "canReserveReg", "(", "getFramePointerReg", "(", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ")", ")", ")", "return", "false", ";", "if", "(", "TFI", "->", "hasReservedCallFrame", "(", "MF", ")", ")", "return", "true", ";"], "ground_truth": ["return", "MRI", "->", "canReserveReg", "(", "BasePtr", ")", ";"], "File": "ARMBaseRegisterInfo5", "Func": "canRealignStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12418, "Length": 106, "Cover_Rate": 0.8907563025210085, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ";", "EVT", "HalfVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "NumElts", ")", ";", "SDValue", "SubVector0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "HalfVT", ",", "StVal", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "SubVector1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "HalfVT", ",", "StVal", ",", "DAG", ".", "getConstant", "(", "NumElts", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "BasePtr", "=", "S", "->", "getBasePtr", "(", ")", ";"], "ground_truth": ["SDValue", "NewST1", "=", "DAG", ".", "getStore", "(", "S", "->", "getChain", "(", ")", ",", "DL", ",", "SubVector0", ",", "BasePtr", ",", "S", "->", "getPointerInfo", "(", ")", ",", "S", "->", "getAlignment", "(", ")", ",", "S", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";"], "File": "AArch64ISelLowering108", "Func": "split16BStores", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12419, "Length": 139, "Cover_Rate": 0.33253588516746413, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TargetABI", "==", "<ISA_LIT>_ABI_APCS", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "isAPCS_ABI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12420, "Length": 6, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "rs6000_legitimate_combined_insn", "(", "rtx_insn", "*", "insn", ")", "{", "int", "icode", "=", "INSN_CODE", "(", "insn", ")", ";"], "ground_truth": ["if", "(", "icode", "!=", "CODE_FOR_nothing", "&&", "(", "icode", "==", "CODE_FOR_ctrsi_internal1", "||", "icode", "==", "CODE_FOR_ctrdi_internal1", "||", "icode", "==", "CODE_FOR_ctrsi_internal2", "||", "icode", "==", "CODE_FOR_ctrdi_internal2", "||", "icode", "==", "CODE_FOR_ctrsi_internal3", "||", "icode", "==", "CODE_FOR_ctrdi_internal3", "||", "icode", "==", "CODE_FOR_ctrsi_internal4", "||", "icode", "==", "CODE_FOR_ctrdi_internal4", ")", ")", "return", "false", ";"], "File": "rs60006", "Func": "rs6000_legitimate_combined_insn", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12421, "Length": 60, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "FK_Data_4", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "ARMAsmBackend53", "Func": "getFixupKindNumBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12422, "Length": 66, "Cover_Rate": 0.32038834951456313, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", "->", "isDeclaration", "(", ")", ")", "continue", ";", "if", "(", "EmitSpecialLLVMGlobal", "(", "I", ")", ")", "continue", ";", "std", "::", "string", "name", "=", "Mang", "->", "getValueName", "(", "I", ")", ";", "Constant", "*", "C", "=", "I", "->", "getInitializer", "(", ")", ";", "unsigned", "Align", "=", "TD", "->", "getPreferredAlignmentLog", "(", "I", ")", ";", "bool", "bCustomSegment", "=", "false", ";", "switch", "(", "I", "->", "getLinkage", "(", ")", ")", "{", "case", "GlobalValue", "::", "CommonLinkage", ":", "case", "GlobalValue", "::", "LinkOnceAnyLinkage", ":", "case", "GlobalValue", "::", "LinkOnceODRLinkage", ":", "case", "GlobalValue", "::", "WeakAnyLinkage", ":", "case", "GlobalValue", "::", "WeakODRLinkage", ":", "SwitchToDataSection", "(", "<STR_LIT>", ")", ";", "O", "<<", "name", "<<", "<STR_LIT>", ";", "bCustomSegment", "=", "true", ";", "break", ";", "case", "GlobalValue", "::", "AppendingLinkage", ":", "SwitchToDataSection", "(", "<STR_LIT>", ")", ";", "O", "<<", "name", "<<", "<STR_LIT>", ";", "bCustomSegment", "=", "true", ";", "break", ";", "case", "GlobalValue", "::", "DLLExportLinkage", ":", "DLLExportedGVs", ".", "insert", "(", "name", ")", ";", "case", "GlobalValue", "::", "ExternalLinkage", ":", "O", "<<", "<STR_LIT>", "<<", "name", "<<", "<STR_LIT>", ";", "case", "GlobalValue", "::", "InternalLinkage", ":", "SwitchToSection", "(", "TAI", "->", "getDataSection", "(", ")", ")", ";", "break", ";", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "}", "if", "(", "!", "bCustomSegment", ")", "EmitAlignment", "(", "Align", ",", "I", ")", ";", "O", "<<", "name", "<<", "<STR_LIT>", ";", "if", "(", "VerboseAsm", ")", "O", "<<", "name", "<<", "<STR_LIT>", "<<", "TAI", "->", "getCommentString", "(", ")", "<<", "<STR_LIT>", "<<", "I", "->", "getName", "(", ")", ";", "O", "<<", "'\\n'", ";", "EmitGlobalConstant", "(", "C", ")", ";", "if", "(", "bCustomSegment", ")", "O", "<<", "name", "<<", "<STR_LIT>", ";", "}", "if", "(", "!", "DLLExportedGVs", ".", "empty", "(", ")", "||", "!", "DLLExportedFns", ".", "empty", "(", ")", ")", "{", "SwitchToDataSection", "(", "<STR_LIT>", ")", ";", "O", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", ";", "}"], "ground_truth": ["for", "(", "StringSet", "<", ">", "::", "iterator", "i", "=", "DLLExportedGVs", ".", "begin", "(", ")", ",", "e", "=", "DLLExportedGVs", ".", "end", "(", ")", ";"], "File": "X86IntelAsmPrinter1", "Func": "doFinalization", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12423, "Length": 310, "Cover_Rate": 0.6681034482758621, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AlignFragment", "*", "align", "=", "NULL", ";", "if", "(", "pFrom", ".", "getSection", "(", ")", ".", "align", "(", ")", ">", "<NUM_LIT>", ")", "{", "unsigned", "int", "alignment", "=", "pFrom", ".", "getSection", "(", ")", ".", "align", "(", ")", ";", "align", "=", "new", "AlignFragment", "(", "alignment", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "alignment", "-", "<NUM_LIT>", ")", ";", "pFrom", ".", "getFragmentList", "(", ")", ".", "push_front", "(", "align", ")", ";", "}", "if", "(", "found", ")", "to_list", ".", "splice", "(", "fragInsert", ",", "pFrom", ".", "getFragmentList", "(", ")", ")", ";"], "ground_truth": ["else", "to_list", ".", "splice", "(", "frag", ",", "pFrom", ".", "getFragmentList", "(", ")", ")", ";"], "File": "HexagonLDBackend", "Func": "MoveCommonData", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12424, "Length": 94, "Cover_Rate": 0.34814814814814815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "VarArgsFrameOffset", "=", "Offset", ";"], "ground_truth": ["}"], "File": "MandarinMachineFunctionInfo", "Func": "setVarArgsFrameOffset", "Target": "Mandarin", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12425, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "ArgValue", "=", "unpackFromMemLoc", "(", "DAG", ",", "Chain", ",", "VA", ",", "DL", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "Indirect", ")", "{", "InVals", ".", "push_back", "(", "DAG", ".", "getLoad", "(", "VA", ".", "getValVT", "(", ")", ",", "DL", ",", "Chain", ",", "ArgValue", ",", "MachinePointerInfo", "(", ")", ")", ")", ";", "unsigned", "ArgIndex", "=", "Ins", "[", "i", "]", ".", "OrigArgIndex", ";", "assert", "(", "Ins", "[", "i", "]", ".", "PartOffset", "==", "<NUM_LIT>", ")", ";", "while", "(", "i", "+", "<NUM_LIT>", "!=", "e", "&&", "Ins", "[", "i", "+", "<NUM_LIT>", "]", ".", "OrigArgIndex", "==", "ArgIndex", ")", "{", "CCValAssign", "&", "PartVA", "=", "ArgLocs", "[", "i", "+", "<NUM_LIT>", "]", ";", "unsigned", "PartOffset", "=", "Ins", "[", "i", "+", "<NUM_LIT>", "]", ".", "PartOffset", ";", "SDValue", "Address", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "ArgValue", ",", "DAG", ".", "getIntPtrConstant", "(", "PartOffset", ",", "DL", ")", ")", ";", "InVals", ".", "push_back", "(", "DAG", ".", "getLoad", "(", "PartVA", ".", "getValVT", "(", ")", ",", "DL", ",", "Chain", ",", "Address", ",", "MachinePointerInfo", "(", ")", ")", ")", ";"], "ground_truth": ["++", "i", ";"], "File": "LC2200ISelLowering", "Func": "LowerFormalArguments", "Target": "LC2200", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12426, "Length": 172, "Cover_Rate": 0.33204633204633205, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Flag", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "RetOps", "(", "<NUM_LIT>", ",", "Chain", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "SDValue", "Val", "=", "OutVals", "[", "i", "]", ";", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "RVLocs", "[", "i", "]", ".", "getValVT", "(", ")", "!=", "RVLocs", "[", "i", "]", ".", "getLocVT", "(", ")", ")", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "RVLocs", "[", "i", "]", ".", "getLocVT", "(", ")", ",", "Val", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "Val", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "TeeRISCISelLowering", "Func": "LowerReturn", "Target": "TeeRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12427, "Length": 172, "Cover_Rate": 0.5341614906832298, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "<STR_LIT>", "ShOpc", "=", "<STR_LIT>", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "O", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "(", "ShOpc", ")", ";", "if", "(", "ShOpc", "==", "<STR_LIT>", ")", "return", ";", "O", "<<", "' '", ";", "printRegName", "(", "O", ",", "MO2", ".", "getReg", "(", ")", ")", ";", "assert", "(", "<STR_LIT>", "(", "MO3", ".", "getImm", "(", ")", ")", "==", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter1", "Func": "printSORegRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12428, "Length": 84, "Cover_Rate": 0.5874125874125874, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "IndexVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "<STR_LIT>", ",", "Index", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ")", ";", "SDValue", "Trunc", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "IndexVT", ",", "Index", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "NewOps", "(", "N", "->", "op_begin", "(", ")", ",", "N", "->", "op_end", "(", ")", ")", ";", "NewOps", "[", "<NUM_LIT>", "]", "=", "Trunc", ";", "DAG", ".", "UpdateNodeOperands", "(", "N", ",", "NewOps", ")", ";", "DCI", ".", "AddToWorklist", "(", "N", ")", ";", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";", "}", "}", "if", "(", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", "{", "SDValue", "Index", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Index", ".", "getScalarValueSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "Index", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Index", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getScalarValueSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "NewOps", "(", "N", "->", "op_begin", "(", ")", ",", "N", "->", "op_end", "(", ")", ")", ";", "NewOps", "[", "<NUM_LIT>", "]", "=", "Index", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "DAG", ".", "UpdateNodeOperands", "(", "N", ",", "NewOps", ")", ";", "DCI", ".", "AddToWorklist", "(", "Index", ".", "getNode", "(", ")", ")", ";", "DCI", ".", "AddToWorklist", "(", "N", ")", ";"], "ground_truth": ["return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering143", "Func": "combineGatherScatter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12429, "Length": 216, "Cover_Rate": 0.6153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "nvptx_vpropagate", "(", "bool", "is_call", ",", "basic_block", "block", ",", "rtx_insn", "*", "insn", ")", "{", "return", "nvptx_propagate", "(", "is_call", ",", "block", ",", "insn", ",", "PM_read_write", ",", "vprop_gen", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "nvptx5", "Func": "nvptx_vpropagate", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 12430, "Length": 32, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GVMap", ".", "empty", "(", ")", ")", "{", "return", "false", ";", "}", "for", "(", "Module", "::", "iterator", "I", "=", "M", ".", "begin", "(", ")", ",", "E", "=", "M", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "isDeclaration", "(", ")", ")", "{", "continue", ";", "}", "IRBuilder", "<", ">", "Builder", "(", "I", "->", "getEntryBlock", "(", ")", ".", "getFirstNonPHIOrDbg", "(", ")", ")", ";", "for", "(", "Function", "::", "iterator", "BBI", "=", "I", "->", "begin", "(", ")", ",", "BBE", "=", "I", "->", "end", "(", ")", ";", "BBI", "!=", "BBE", ";", "++", "BBI", ")", "{", "for", "(", "BasicBlock", "::", "iterator", "II", "=", "BBI", "->", "begin", "(", ")", ",", "IE", "=", "BBI", "->", "end", "(", ")", ";", "II", "!=", "IE", ";", "++", "II", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "II", "->", "getNumOperands", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Value", "*", "Operand", "=", "II", "->", "getOperand", "(", "i", ")", ";", "if", "(", "isa", "<", "Constant", ">", "(", "Operand", ")", ")", "{", "II", "->", "setOperand", "(", "i", ",", "remapConstant", "(", "&", "M", ",", "I", ",", "cast", "<", "Constant", ">", "(", "Operand", ")", ",", "Builder", ")", ")", ";", "}", "}", "}", "}", "ConstantToValueMap", ".", "clear", "(", ")", ";", "}", "for", "(", "Module", "::", "named_metadata_iterator", "I", "=", "M", ".", "named_metadata_begin", "(", ")", ",", "E", "=", "M", ".", "named_metadata_end", "(", ")", ";", "I", "!=", "E", ";", "I", "++", ")", "{", "remapNamedMDNode", "(", "&", "M", ",", "I", ")", ";", "}", "for", "(", "GVMapTy", "::", "iterator", "I", "=", "GVMap", ".", "begin", "(", ")", ",", "E", "=", "GVMap", ".", "end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "GlobalVariable", "*", "GV", "=", "I", "->", "first", ";", "GlobalVariable", "*", "NewGV", "=", "I", "->", "second", ";", "++", "I", ";", "Constant", "*", "BitCastNewGV", "=", "ConstantExpr", "::", "getBitCast", "(", "NewGV", ",", "GV", "->", "getType", "(", ")", ")", ";", "for", "(", "Value", "::", "use_iterator", "UI", "=", "GV", "->", "use_begin", "(", ")", ",", "UE", "=", "GV", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", ")", "{", "Use", "&", "U", "=", "(", "UI", "++", ")", ".", "getUse", "(", ")", ";", "U", ".", "set", "(", "BitCastNewGV", ")", ";", "}", "std", "::", "string", "Name", "=", "GV", "->", "getName", "(", ")", ";", "GV", "->", "removeDeadConstantUsers", "(", ")", ";", "GV", "->", "eraseFromParent", "(", ")", ";", "NewGV", "->", "setName", "(", "Name", ")", ";", "}", "GVMap", ".", "clear", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "NVPTXGenericToNVVM28", "Func": "runOnModule", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12431, "Length": 398, "Cover_Rate": 0.7031802120141343, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "std", "::", "pair", "<", "int", ",", "unsigned", ">", "&", "Src", "=", "Srcs", "[", "j", "]", ";", "if", "(", "Src", ".", "first", "<", "<NUM_LIT>", ")", "continue", ";", "if", "(", "Vector", "[", "Src", ".", "second", "]", "[", "j", "]", "<", "<NUM_LIT>", ")", "Vector", "[", "Src", ".", "second", "]", "[", "j", "]", "=", "Src", ".", "first", ";", "if", "(", "Vector", "[", "Src", ".", "second", "]", "[", "j", "]", "!=", "Src", ".", "first", ")", "return", "false", ";", "}", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "R600InstrInfo3", "Func": "isLegal", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12432, "Length": 80, "Cover_Rate": 0.39215686274509803, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "<ISA_LIT>TargetMachine", "&", "TM", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "CPU", ",", "FS", ")", ",", "PointerSize", "(", "computePointerSize", "(", "TT", ")", ")", ",", "UsesLogicalAddressing", "(", "TT", ".", "is<ISA_LIT>Logical", "(", ")", ")", ",", "UsesVulkanEnv", "(", "TT", ".", "isVulkanEnvironment", "(", ")", ")", ",", "UsesOpenCLEnv", "(", "TT", ".", "isOpenCLEnvironment", "(", ")", ")", ",", "Target<ISA_LIT>Version", "(", "<NUM_LIT>", ")", ",", "TargetOpenCLVersion", "(", "<NUM_LIT>", ")", ",", "TargetVulkanVersion", "(", "computeTargetVulkanVersion", "(", "TT", ")", ")", ",", "OpenCLFullProfile", "(", "computeOpenCLFullProfile", "(", "TT", ")", ")", ",", "OpenCLImageSupport", "(", "computeOpenCLImageSupport", "(", "TT", ")", ")", ",", "InstrInfo", "(", ")", ",", "FrameLowering", "(", "initSubtargetDependencies", "(", "CPU", ",", "FS", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", "{", "initAvailableExtensions", "(", "TT", ")", ";", "initAvailableExtInstSets", "(", "TT", ")", ";", "initAvailableCapabilities", "(", "TT", ")", ";", "GR", "=", "std", "::", "make_unique", "<", "<ISA_LIT>GlobalRegistry", ">", "(", "PointerSize", ")", ";", "CallLoweringInfo", "=", "std", "::", "make_unique", "<", "<ISA_LIT>CallLowering", ">", "(", "TLInfo", ",", "GR", ".", "get", "(", ")", ")", ";", "Legalizer", "=", "std", "::", "make_unique", "<", "<ISA_LIT>LegalizerInfo", ">", "(", "*", "this", ")", ";", "RegBankInfo", "=", "std", "::", "make_unique", "<", "<ISA_LIT>RegisterBankInfo", ">", "(", ")", ";"], "ground_truth": ["InstSelector", ".", "reset", "(", "create<ISA_LIT>InstructionSelector", "(", "TM", ",", "*", "this", ",", "*", "RegBankInfo", ".", "get", "(", ")", ")", ")", ";"], "File": "SPIRVSubtarget1", "Func": "SPIRVSubtarget", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12433, "Length": 220, "Cover_Rate": 0.995475113122172, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "AArch64LoadStoreOptimizer (2)1", "Func": "isPromotableLoadFromStore", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12434, "Length": 29, "Cover_Rate": 0.4264705882352941, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Rt", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Rt2", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "pred", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Rm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "Rt", "==", "<NUM_LIT>", "||", "Rt2", "==", "<NUM_LIT>", "||", "Rm", "==", "<NUM_LIT>", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";"], "File": "ARMDisassembler10", "Func": "DecodeVMOVRRS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12435, "Length": 81, "Cover_Rate": 0.34615384615384615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "high", ";", "if", "(", "TARGET_MIPS16", ")", "{", "high", "=", "GEN_INT", "(", "offset", ")", ";", "offset", "=", "<NUM_LIT>", ";", "}", "else", "{", "high", "=", "gen_int_mode", "(", "CONST_HIGH_PART", "(", "offset", ")", ",", "Pmode", ")", ";", "offset", "=", "CONST_LOW_PART", "(", "offset", ")", ";"], "ground_truth": ["}"], "File": "mips", "Func": "mips_add_offset", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12436, "Length": 42, "Cover_Rate": 0.4117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "<ISA_LIT>TargetLowering", "::", "EmitFEXT_CCRX16_ins", "(", "unsigned", "SltOpc", ",", "MachineInstr", "*", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "if", "(", "DontExpandCondPseudos16", ")", "return", "BB", ";", "const", "TargetInstrInfo", "*", "TII", "=", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ";", "unsigned", "CC", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "regX", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "regY", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "BB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "SltOpc", ")", ")", ".", "addReg", "(", "regX", ")", ".", "addReg", "(", "regY", ")", ";"], "File": "MipsISelLowering63", "Func": "EmitFEXT_CCRX16_ins", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12437, "Length": 112, "Cover_Rate": 0.7272727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getMinNumSGPRs", "(", "const", "MCSubtargetInfo", "*", "STI", ",", "unsigned", "WavesPerEU", ")", "{", "assert", "(", "WavesPerEU", "!=", "<NUM_LIT>", ")", ";", "if", "(", "WavesPerEU", ">=", "getMaxWavesPerEU", "(", ")", ")", "return", "<NUM_LIT>", ";", "unsigned", "MinNumSGPRs", "=", "getTotalNumSGPRs", "(", "STI", ")", "/", "(", "WavesPerEU", "+", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "STI", "->", "getFeatureBits", "(", ")", ".", "test", "(", "FeatureTrapHandler", ")", ")", "MinNumSGPRs", "-=", "std", "::", "min", "(", "MinNumSGPRs", ",", "(", "unsigned", ")", "TRAP_NUM_SGPRS", ")", ";"], "File": "AMDGPUBaseInfo", "Func": "getMinNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12438, "Length": 71, "Cover_Rate": 0.7171717171717171, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "BasePtr", ")", "return", "nullptr", ";", "Value", "*", "Load", "=", "tryCreateIncrementingGatScat", "(", "I", ",", "BasePtr", ",", "Offsets", ",", "GEP", ",", "Builder", ")", ";", "if", "(", "Load", ")", "return", "Load", ";", "int", "Scale", "=", "computeScale", "(", "BasePtr", "->", "getType", "(", ")", "->", "getPointerElementType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ",", "OriginalTy", "->", "getScalarSizeInBits", "(", ")", ")", ";", "if", "(", "Scale", "==", "-", "<NUM_LIT>", ")", "return", "nullptr", ";", "Root", "=", "Extend", ";", "Value", "*", "Mask", "=", "I", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "match", "(", "Mask", ",", "m_One", "(", ")", ")", ")", "return", "Builder", ".", "CreateIntrinsic", "(", "<STR_LIT>", ",", "{", "ResultTy", ",", "BasePtr", "->", "getType", "(", ")", ",", "Offsets", "->", "getType", "(", ")", ",", "Mask", "->", "getType", "(", ")", "}", ",", "{", "BasePtr", ",", "Offsets", ",", "Builder", ".", "getInt32", "(", "OriginalTy", "->", "getScalarSizeInBits", "(", ")", ")", ",", "Builder", ".", "getInt32", "(", "Scale", ")", ",", "Builder", ".", "getInt32", "(", "Unsigned", ")", ",", "Mask", "}", ")", ";", "else", "return", "Builder", ".", "CreateIntrinsic", "(", "<STR_LIT>", ",", "{", "ResultTy", ",", "BasePtr", "->", "getType", "(", ")", ",", "Offsets", "->", "getType", "(", ")", "}", ",", "{", "BasePtr", ",", "Offsets", ",", "Builder", ".", "getInt32", "(", "OriginalTy", "->", "getScalarSizeInBits", "(", ")", ")", ",", "Builder", ".", "getInt32", "(", "Scale", ")", ",", "Builder", ".", "getInt32", "(", "Unsigned", ")", "}", ")", ";"], "ground_truth": ["}"], "File": "MVEGatherScatterLowering2", "Func": "tryCreateMaskedGatherOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12439, "Length": 215, "Cover_Rate": 0.4919908466819222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>AsmPrinter", "(", ")", "{", "RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "X", "(", "getThe<ISA_LIT>Target", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "Z80oldAsmPrinter", "Func": "LLVMInitializeZ80oldAsmPrinter", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12440, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "bool", "FullFP16", "=", "static_cast", "<", "const", "<ISA_LIT>Subtarget", "&", ">", "(", "DAG", ".", "getSubtarget", "(", ")", ")", ".", "hasFullFP16", "(", ")", ";", "if", "(", "LHS", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "FullFP16", "&&", "LHS", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", "==", "<NUM_LIT>", ")", "{", "LHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ")", ";", "RHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "RHS", ")", ";", "SDValue", "NewSetcc", "=", "DAG", ".", "getSetCC", "(", "dl", ",", "<STR_LIT>", ",", "LHS", ",", "RHS", ",", "CC", ")", ";", "DAG", ".", "ReplaceAllUsesWith", "(", "Op", ",", "NewSetcc", ")", ";", "CmpVT", "=", "<STR_LIT>", ";", "}", "else", "return", "SDValue", "(", ")", ";", "}", "assert", "(", "LHS", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "||", "LHS", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", ";", "<STR_LIT>", "CC1", ",", "CC2", ";", "bool", "ShouldInvert", ";", "changeVectorFPCCTo<ISA_LIT>CC", "(", "CC", ",", "CC1", ",", "CC2", ",", "ShouldInvert", ")", ";", "bool", "NoNaNs", "=", "getTargetMachine", "(", ")", ".", "Options", ".", "NoNaNsFPMath", ";", "SDValue", "Cmp", "=", "EmitVectorComparison", "(", "LHS", ",", "RHS", ",", "CC1", ",", "NoNaNs", ",", "CmpVT", ",", "dl", ",", "DAG", ")", ";", "if", "(", "!", "Cmp", ".", "getNode", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "CC2", "!=", "<STR_LIT>", ")", "{", "SDValue", "Cmp2", "=", "EmitVectorComparison", "(", "LHS", ",", "RHS", ",", "CC2", ",", "NoNaNs", ",", "CmpVT", ",", "dl", ",", "DAG", ")", ";"], "ground_truth": ["if", "(", "!", "Cmp2", ".", "getNode", "(", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "AArch64ISelLowering", "Func": "LowerVSETCC", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12441, "Length": 256, "Cover_Rate": 0.5171717171717172, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Known", "=", "Known", ".", "sext", "(", "BitWidth", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "KnownBits", "Known2", ";", "Known", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DemandedElts", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "Known2", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DemandedElts", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "Known", "=", "KnownBits", "::", "udiv", "(", "Known", ".", "trunc", "(", "<NUM_LIT>", ")", ",", "Known2", ".", "trunc", "(", "<NUM_LIT>", ")", ")", ";", "Known", "=", "Known", ".", "sext", "(", "BitWidth", ")", ";"], "ground_truth": ["break", ";"], "File": "RISCVISelLowering70", "Func": "computeKnownBitsForTargetNode", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12442, "Length": 91, "Cover_Rate": 0.33090909090909093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "printRegOperand", "(", "Op", ".", "getReg", "(", ")", ",", "O", ",", "MRI", ")", ";", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "switch", "(", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "OperandType", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "MCOI", "::", "OPERAND_IMMEDIATE", ":", "printImmediate32", "(", "Op", ".", "getImm", "(", ")", ",", "STI", ",", "O", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "printImmediate64", "(", "Op", ".", "getImm", "(", ")", ",", "STI", ",", "O", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "printImmediate16", "(", "Op", ".", "getImm", "(", ")", ",", "STI", ",", "O", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "Op", ".", "getImm", "(", ")", ")", "&&", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ")", "{", "printImmediate32", "(", "Op", ".", "getImm", "(", ")", ",", "STI", ",", "O", ")", ";", "break", ";", "}", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "printImmediateV216", "(", "Op", ".", "getImm", "(", ")", ",", "STI", ",", "O", ")", ";", "break", ";", "case", "MCOI", "::", "OPERAND_UNKNOWN", ":", "case", "MCOI", "::", "OPERAND_PCREL", ":", "O", "<<", "formatDec", "(", "Op", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "MCOI", "::", "OPERAND_REGISTER", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "else", "if", "(", "Op", ".", "isFPImm", "(", ")", ")", "{", "if", "(", "Op", ".", "getFPImm", "(", ")", "==", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", ";", "else", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "int", "RCID", "=", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "RegClass", ";", "unsigned", "RCBits", "=", "<STR_LIT>", "(", "MRI", ".", "getRegClass", "(", "RCID", ")", ")", ";", "if", "(", "RCBits", "==", "<NUM_LIT>", ")", "printImmediate32", "(", "FloatToBits", "(", "Op", ".", "getFPImm", "(", ")", ")", ",", "STI", ",", "O", ")", ";", "else", "if", "(", "RCBits", "==", "<NUM_LIT>", ")", "printImmediate64", "(", "DoubleToBits", "(", "Op", ".", "getFPImm", "(", ")", ")", ",", "STI", ",", "O", ")", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "else", "if", "(", "Op", ".", "isExpr", "(", ")", ")", "{", "const", "MCExpr", "*", "Exp", "=", "Op", ".", "getExpr", "(", ")", ";", "Exp", "->", "print", "(", "O", ",", "&", "MAI", ")", ";", "}", "else", "{", "O", "<<", "<STR_LIT>", ";", "}", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{"], "ground_truth": ["default", ":", "break", ";"], "File": "AMDGPUInstPrinter13", "Func": "printOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12443, "Length": 447, "Cover_Rate": 0.6322489391796322, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Op1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op0", ")", ")", "{", "if", "(", "Op1", "->", "hasOneUse", "(", ")", "&&", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "APInt", "XorC", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getAPIntValue", "(", ")", ";", "EVT", "VT", "=", "Op0", ".", "getValueType", "(", ")", ";", "SDValue", "NewXor", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op1", ")", ",", "VT", ",", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "~", "XorC", ",", "SDLoc", "(", "Op1", ")", ",", "VT", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "NewXor", ",", "DAG", ".", "getConstant", "(", "C", "->", "getAPIntValue", "(", ")", "+", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ")", ")", ";", "}", "}", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "(", "(", "Subtarget", ".", "hasSSSE3", "(", ")", "&&", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", ")", "||", "(", "Subtarget", ".", "hasInt256", "(", ")", "&&", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", ")", ")", "&&", "isHorizontalBinOp", "(", "Op0", ",", "Op1", ",", "false", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "Op0", ",", "Op1", ")", ";", "if", "(", "SDValue", "V", "=", "combineIncDecVector", "(", "N", ",", "DAG", ")", ")", "return", "V", ";", "return", "combineAddOrSubToADCOrSBB", "(", "N", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering152", "Func": "combineSub", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12444, "Length": 264, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "SplatBitSize", "==", "<NUM_LIT>", "||", "SplatBitSize", "==", "<NUM_LIT>", ")", "{", "MVT", "CVT", "=", "<STR_LIT>", "(", "SplatBitSize", ")", ";", "Constant", "*", "C", "=", "SplatBitSize", "==", "<NUM_LIT>", "?", "ConstantFP", "::", "get", "(", "Type", "::", "getFloatTy", "(", "*", "Ctx", ")", ",", "SplatValue", ".", "bitsToFloat", "(", ")", ")", ":", "ConstantFP", "::", "get", "(", "Type", "::", "getDoubleTy", "(", "*", "Ctx", ")", ",", "SplatValue", ".", "bitsToDouble", "(", ")", ")", ";", "SDValue", "CP", "=", "DAG", ".", "getConstantPool", "(", "C", ",", "PVT", ")", ";", "unsigned", "Repeat", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "SplatBitSize", ";", "unsigned", "Alignment", "=", "cast", "<", "ConstantPoolSDNode", ">", "(", "CP", ")", "->", "getAlignment", "(", ")", ";", "Ld", "=", "DAG", ".", "getLoad", "(", "CVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CP", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "Alignment", ")", ";", "SDValue", "Brdcst", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", "(", "CVT", ",", "Repeat", ")", ",", "Ld", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "Brdcst", ")", ";", "}", "else", "if", "(", "SplatBitSize", ">", "<NUM_LIT>", ")", "{", "MVT", "CVT", "=", "VT", ".", "getScalarType", "(", ")", ";", "Constant", "*", "VecC", "=", "getConstantVector", "(", "VT", ",", "SplatValue", ",", "SplatBitSize", ",", "*", "Ctx", ")", ";", "SDValue", "VCP", "=", "DAG", ".", "getConstantPool", "(", "VecC", ",", "PVT", ")", ";", "unsigned", "NumElm", "=", "SplatBitSize", "/", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "unsigned", "Alignment", "=", "cast", "<", "ConstantPoolSDNode", ">", "(", "VCP", ")", "->", "getAlignment", "(", ")", ";", "Ld", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", "(", "CVT", ",", "NumElm", ")", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "VCP", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "Alignment", ")", ";", "SDValue", "Brdcst", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Ld", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "Brdcst", ")", ";", "}", "}", "}", "return", "SDValue", "(", ")", ";", "}", "bool", "ConstSplatVal", "=", "(", "Ld", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Ld", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "if", "(", "!", "ConstSplatVal", "&&", "!", "BVOp", "->", "isOnlyUserOf", "(", "Ld", ".", "getNode", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "ScalarSize", "=", "Ld", ".", "getValueSizeInBits", "(", ")", ";"], "ground_truth": ["bool", "IsGE256", "=", "(", "VT", ".", "getSizeInBits", "(", ")", ">=", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering115", "Func": "LowerVectorBroadcast", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12445, "Length": 377, "Cover_Rate": 0.320578231292517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "MF", ".", "getName", "(", ")", "<<", "'\\n'", ";", "}", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "<ISA_LIT>FunctionInfo", "&", "MFI", "=", "*", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "const", "auto", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "<ISA_LIT>TargetLowering", "&", "TLI", "=", "*", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getTargetLowering", "(", ")", ";", "auto", "&", "LibInfo", "=", "getAnalysis", "<", "TargetLibraryInfoWrapperPass", ">", "(", ")", ".", "getTLI", "(", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "MachineOperand", "&", "Op1", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op1", ".", "isSymbol", "(", ")", ")", "{", "StringRef", "Name", "(", "Op1", ".", "getSymbolName", "(", ")", ")", ";", "if", "(", "Name", "==", "TLI", ".", "getLibcallName", "(", "RTLIB", "::", "MEMCPY", ")", "||", "Name", "==", "TLI", ".", "getLibcallName", "(", "RTLIB", "::", "MEMMOVE", ")", "||", "Name", "==", "TLI", ".", "getLibcallName", "(", "RTLIB", "::", "MEMSET", ")", ")", "{", "LibFunc", "Func", ";", "if", "(", "LibInfo", ".", "getLibFunc", "(", "Name", ",", "Func", ")", ")", "{", "const", "auto", "&", "Op2", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "Op2", ".", "isReg", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "OldReg", "=", "MO", ".", "getReg", "(", ")", ";", "unsigned", "NewReg", "=", "Op2", ".", "getReg", "(", ")", ";", "if", "(", "MRI", ".", "getRegClass", "(", "NewReg", ")", "!=", "MRI", ".", "getRegClass", "(", "OldReg", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "Changed", "|=", "maybeRewriteToDrop", "(", "OldReg", ",", "NewReg", ",", "MO", ",", "MFI", ",", "MRI", ")", ";", "}", "}", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "Changed", "|=", "maybeRewriteToFallthrough", "(", "MI", ",", "MBB", ",", "MF", ",", "MFI", ",", "MRI", ",", "TII", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Changed", "|=", "maybeRewriteToFallthrough", "(", "MI", ",", "MBB", ",", "MF", ",", "MFI", ",", "MRI", ",", "TII", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Changed", "|=", "maybeRewriteToFallthrough", "(", "MI", ",", "MBB", ",", "MF", ",", "MFI", ",", "MRI", ",", "TII", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "break", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "WebAssemblyPeephole19", "Func": "runOnMachineFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12446, "Length": 401, "Cover_Rate": 0.5803183791606368, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "TargetExpr", "=", "MCSymbolRefExpr", "::", "create", "(", "Target", ",", "MCSymbolRefExpr", "::", "VariantKind", "::", "VK_None", ",", "OutContext", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addExpr", "(", "TargetExpr", ")", ")", ";", "for", "(", "int8_t", "I", "=", "<NUM_LIT>", ";", "I", "<", "NoopsInSledCount", ";", "I", "++", ")", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "OutStreamer", "->", "emitLabel", "(", "Target", ")", ";"], "ground_truth": ["if", "(", "!", "Subtarget", "->", "isGP64bit", "(", ")", ")", "{"], "File": "MipsAsmPrinter", "Func": "EmitSled", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12447, "Length": 103, "Cover_Rate": 0.4517543859649123, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InstrInfo", "&", "II", "=", "Instructions", "[", "&", "MI", "]", ";", "assert", "(", "Flag", "==", "StateWQM", "||", "Flag", "==", "StateExact", ")", ";", "if", "(", "II", ".", "Needs", ")", "return", ";"], "ground_truth": ["II", ".", "Needs", "=", "Flag", ";"], "File": "SIWholeQuadMode22", "Func": "markInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12448, "Length": 35, "Cover_Rate": 0.5303030303030303, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op", ".", "isExpr", "(", ")", ")", "{", "Op", ".", "getExpr", "(", ")", "->", "print", "(", "O", ",", "&", "MAI", ")", ";", "return", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SHUXIInstPrinter", "Func": "printOperand", "Target": "SHUXI", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12449, "Length": 32, "Cover_Rate": 0.3047619047619048, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "LowerToTLSGeneralDynamicModel32", "(", "GA", ",", "DAG", ",", "getPointerTy", "(", ")", ")", ";", "case", "TLSModel", "::", "InitialExec", ":", "case", "TLSModel", "::", "LocalExec", ":", "return", "LowerToTLSExecModel", "(", "GA", ",", "DAG", ",", "getPointerTy", "(", ")", ",", "model", ",", "Subtarget", "->", "is64Bit", "(", ")", ")", ";", "}", "}", "else", "if", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "{", "unsigned", "char", "OpFlag", "=", "<NUM_LIT>", ";", "unsigned", "WrapperKind", "=", "Subtarget", "->", "isPICStyleRIPRel", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "bool", "PIC32", "=", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "&&", "!", "Subtarget", "->", "is64Bit", "(", ")", ";", "if", "(", "PIC32", ")", "OpFlag", "=", "<STR_LIT>", ";", "else", "OpFlag", "=", "<STR_LIT>", ";", "DebugLoc", "DL", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GA", "->", "getGlobal", "(", ")", ",", "DL", ",", "GA", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "GA", "->", "getOffset", "(", ")", ",", "OpFlag", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getNode", "(", "WrapperKind", ",", "DL", ",", "getPointerTy", "(", ")", ",", "Result", ")", ";", "if", "(", "PIC32", ")", "Offset", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "getPointerTy", "(", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DebugLoc", "(", ")", ",", "getPointerTy", "(", ")", ")", ",", "Offset", ")", ";"], "ground_truth": ["SDValue", "Chain", "=", "DAG", ".", "getEntryNode", "(", ")", ";"], "File": "X86ISelLowering93", "Func": "LowerGlobalTLSAddress", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12450, "Length": 213, "Cover_Rate": 0.45610278372591007, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vminnmq_fv8hf", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vminnmq_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12451, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "getFFBH_U32", "(", "const", "TargetLowering", "&", "TLI", ",", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "SL", ",", "SDValue", "Op", ")", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "LegalVT", "=", "TLI", ".", "getTypeToTransformTo", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ")", ";"], "ground_truth": ["if", "(", "LegalVT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";"], "File": "AMDGPUISelLowering102", "Func": "getFFBH_U32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12452, "Length": 59, "Cover_Rate": 0.4306569343065693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vpmin_f16", "(", "float16x4_t", "__a", ",", "float16x4_t", "__b", ")", "{"], "ground_truth": ["return", "__builtin_neon_vpminfv4hf", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon_vpmin_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12453, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "*", "total", "=", "<NUM_LIT>", ";", "return", "true", ";", "case", "SYMBOL_REF", ":", "*", "total", "=", "optimize_size", "?", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ":", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "MULT", ":", "*", "total", "=", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", "?", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ":", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "mep1", "Func": "mep_rtx_cost", "Target": "mep", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12454, "Length": 63, "Cover_Rate": 0.4012738853503185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "}", "MachineOperand", "&", "ImmOp", "=", "MI", ".", "getOperand", "(", "ImmOpIdx", ")", ";", "int", "Offset", "=", "MFI", ".", "getObjectOffset", "(", "FI", ")", "+", "MFI", ".", "getStackSize", "(", ")", "+", "ImmOp", ".", "getImm", "(", ")", ";", "if", "(", "Offset", "%", "<NUM_LIT>", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "}", "FIOp", ".", "ChangeToRegister", "(", "<STR_LIT>", ",", "false", ")", ";", "ImmOp", ".", "setImm", "(", "Offset", ")", ";"], "ground_truth": ["}"], "File": "SHUXIRegisterInfo", "Func": "eliminateFrameIndex", "Target": "SHUXI", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12455, "Length": 67, "Cover_Rate": 0.3471502590673575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "SDValue", "(", ")", ";", "}", "if", "(", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "CanFoldXORWithAllOnes", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "N1", ")", ";", "if", "(", "N1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "CanFoldXORWithAllOnes", "(", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "N0", ")", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering (2)", "Func": "PerformAndCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12456, "Length": 142, "Cover_Rate": 0.3317757009345794, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "countXMM", "++", ";", "}", "}", "}", "countXMM", "--", ";", "for", "(", "MachineFunction", "::", "iterator", "BBi", "=", "MF", ".", "begin", "(", ")", ";", "BBi", "!=", "MF", ".", "end", "(", ")", ";", "BBi", "++", ")", "{", "for", "(", "MachineBasicBlock", "::", "iterator", "MCi", "=", "BBi", "->", "begin", "(", ")", ";", "MCi", "!=", "BBi", "->", "end", "(", ")", ";", "MCi", "++", ")", "{", "if", "(", "MCi", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "(", "MCi", "->", "getFlags", "(", ")", "&", "MachineInstr", "::", "FrameSetup", ")", ")", "{", "assert", "(", "MCi", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", ";", "MCi", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "countXMM", "*", "<NUM_LIT>", ")", ";", "countXMM", "--", ";", "}", "}"], "ground_truth": ["}"], "File": "SgxMCPasses", "Func": "fixXMMSave", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12457, "Length": 116, "Cover_Rate": 0.5603864734299517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<ISA_LIT>SubTarget", ".", "isSVR4ABI", "(", ")", "&&", "<ISA_LIT>SubTarget", ".", "is<ISA_LIT>64", "(", ")", ")", "{", "SDValue", "GA", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PtrVT", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "JT", ")", ",", "<STR_LIT>", ",", "GA", ",", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", ";", "}", "unsigned", "MOHiFlag", ",", "MOLoFlag", ";", "bool", "isPIC", "=", "GetLabelAccessInfo", "(", "DAG", ".", "getTarget", "(", ")", ",", "MOHiFlag", ",", "MOLoFlag", ")", ";", "SDValue", "JTIHi", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PtrVT", ",", "MOHiFlag", ")", ";"], "ground_truth": ["SDValue", "JTILo", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PtrVT", ",", "MOLoFlag", ")", ";"], "File": "PPCISelLowering (2)", "Func": "LowerJumpTable", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12458, "Length": 115, "Cover_Rate": 0.672514619883041, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "CSRegs", "[", "I", "]", ";", "++", "I", ")", "if", "(", "TRI", "->", "isSubRegisterEq", "(", "Reg", ",", "CSRegs", "[", "I", "]", ")", "&&", "!", "LRM", "->", "isPhysRegUsed", "(", "CSRegs", "[", "I", "]", ")", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "GCNNSAReassign", "Func": "canAssign", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12459, "Length": 44, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PreAMXConfig", "::", "getKeyAMXShapes", "(", "IntrinsicInst", "*", "KeyAMX", ",", "SmallVector", "<", "Value", "*", ",", "<NUM_LIT>", ">", "&", "Shapes", ")", "{", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "KeyAMX", "->", "getNumOperands", "(", ")", ";", "I", "++", ")", "{", "Value", "*", "Op", "=", "KeyAMX", "->", "getOperand", "(", "I", ")", ";", "if", "(", "!", "Op", "->", "getType", "(", ")", "->", "is<ISA_LIT>_AMXTy", "(", ")", ")", "continue", ";", "IntrinsicInst", "*", "TileDef", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "Op", ")", ";", "assert", "(", "(", "TileDef", "&&", "isTileLoad", "(", "TileDef", ")", ")", "&&", "<STR_LIT>", ")", ";", "Shapes", ".", "push_back", "(", "TileDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Shapes", ".", "push_back", "(", "TileDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "!", "isTileStore", "(", "KeyAMX", ")", ")", "{", "Shapes", ".", "push_back", "(", "KeyAMX", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Shapes", ".", "push_back", "(", "KeyAMX", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "X86PreAMXConfig", "Func": "getKeyAMXShapes", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12460, "Length": 150, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "SVT", "=", "ShAmt", ".", "getSimpleValueType", "(", ")", ";", "assert", "(", "(", "SVT", "==", "<STR_LIT>", "||", "SVT", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "ConstantSDNode", "*", "CShAmt", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "ShAmt", ")", ")", "return", "getTargetVShiftByConstNode", "(", "Opc", ",", "dl", ",", "VT", ",", "SrcOp", ",", "CShAmt", "->", "getZExtValue", "(", ")", ",", "DAG", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "SVT", "==", "<STR_LIT>", ")", "ShAmt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "ShAmt", ")", ",", "<STR_LIT>", ",", "ShAmt", ")", ";", "else", "if", "(", "Subtarget", ".", "hasSSE41", "(", ")", "&&", "ShAmt", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "ShAmt", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", ")", "{", "ShAmt", "=", "ShAmt", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "ShAmt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "ShAmt", ")", ",", "<STR_LIT>", ",", "ShAmt", ")", ";", "ShAmt", "=", "DAG", ".", "getZeroExtendVectorInReg", "(", "ShAmt", ",", "SDLoc", "(", "ShAmt", ")", ",", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "Subtarget", ".", "hasSSE41", "(", ")", "&&", "ShAmt", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "ShAmt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "ShAmt", ")", ",", "<STR_LIT>", ",", "ShAmt", ")", ";", "ShAmt", "=", "DAG", ".", "getZeroExtendVectorInReg", "(", "ShAmt", ",", "SDLoc", "(", "ShAmt", ")", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "SDValue", "ShOps", "[", "<NUM_LIT>", "]", "=", "{", "ShAmt", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "SVT", ")", ",", "DAG", ".", "getUNDEF", "(", "SVT", ")", ",", "DAG", ".", "getUNDEF", "(", "SVT", ")", "}", ";", "ShAmt", "=", "DAG", ".", "getBuildVector", "(", "<STR_LIT>", ",", "dl", ",", "ShOps", ")", ";", "}", "MVT", "EltVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "MVT", "ShVT", "=", "<STR_LIT>", "(", "EltVT", ",", "<NUM_LIT>", "/", "EltVT", ".", "getSizeInBits", "(", ")", ")", ";", "ShAmt", "=", "DAG", ".", "getBitcast", "(", "ShVT", ",", "ShAmt", ")", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "SrcOp", ",", "ShAmt", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering", "Func": "getTargetVShiftNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12461, "Length": 354, "Cover_Rate": 0.8251748251748252, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isUseSafeToFold", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineOperand", "&", "UseMO", ")", "{"], "ground_truth": ["return", "!", "UseMO", ".", "isUndef", "(", ")", ";"], "File": "SIFoldOperands30", "Func": "isUseSafeToFold", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12462, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "UseSmallSection", ";"], "ground_truth": ["}"], "File": "Cpu0Subtarget", "Func": "useSmallSection", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12463, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emitRRR", "(", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DstReg", ",", "SrcReg", ",", "TrgReg", ",", "SMLoc", "(", ")", ",", "STI", ")", ";"], "ground_truth": ["}"], "File": "MipsTargetStreamer (2)1", "Func": "emitAddu", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12464, "Length": 22, "Cover_Rate": 0.4489795918367347, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printExecutionMode", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["if", "(", "OpNo", "<", "MI", "->", "getNumOperands", "(", ")", ")", "{"], "File": "SPIRVInstPrinter", "Func": "printExecutionMode", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12465, "Length": 29, "Cover_Rate": 0.453125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MFI", "->", "getNumObjects", "(", ")", "==", "<NUM_LIT>", ")", "{", "return", "-", "<NUM_LIT>", ";", "}", "const", "<ISA_LIT>Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "const", "<ISA_LIT>FrameLowering", "*", "TFL", "=", "ST", ".", "getFrameLowering", "(", ")", ";", "unsigned", "IgnoredFrameReg", ";", "Offset", "=", "TFL", "->", "getFrameIndexReference", "(", "MF", ",", "-", "<NUM_LIT>", ",", "IgnoredFrameReg", ")", ";", "return", "getIndirectIndexBegin", "(", "MF", ")", "+", "Offset", ";"], "ground_truth": ["}"], "File": "R600InstrInfo10", "Func": "getIndirectIndexEnd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12466, "Length": 67, "Cover_Rate": 0.6146788990825688, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasExtXfaltquarter", ";"], "ground_truth": ["}"], "File": "RISCVSubtarget", "Func": "hasExtXfaltquarter", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12467, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "lower_argument_func", "lower_argument", ";", "switch", "(", "CallConv", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "CallingConv", "::", "<ISA_LIT>_Kernel", ":", "MFI", "->", "setKernel", "(", ")", ";", "lower_argument", "=", "lower_kernel_argument", ";", "break", ";", "case", "CallingConv", "::", "<ISA_LIT>_Device", ":", "MFI", "->", "setKernel", "(", "false", ")", ";", "lower_argument", "=", "lower_device_argument", ";", "break", ";", "}", "for", "(", "struct", "argmap_entry", "*", "i", "=", "argmap", ",", "*", "e", "=", "argmap", "+", "array_lengthof", "(", "argmap", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "i", "->", "reset", "(", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "Ins", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "<STR_LIT>", "VT", "=", "Ins", "[", "i", "]", ".", "VT", ".", "SimpleTy", ";", "struct", "argmap_entry", "*", "entry", "=", "std", "::", "find", "(", "argmap", ",", "argmap", "+", "array_lengthof", "(", "argmap", ")", ",", "VT", ")", ";", "if", "(", "entry", "==", "argmap", "+", "array_lengthof", "(", "argmap", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["unsigned", "reg", ";"], "File": "PTXISelLowering2", "Func": "LowerFormalArguments", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12468, "Length": 173, "Cover_Rate": 0.5766666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>AsmParser", "::", "matchSVEVectorNameAlias", "(", "StringRef", "Name", ")", "{", "unsigned", "RegNum", "=", "matchSVEVectorRegName", "(", "Name", ")", ";", "if", "(", "RegNum", "==", "<NUM_LIT>", ")", "RegNum", "=", "matchReqRegisterNameAlias", "(", "Name", ",", "RegKind", "::", "SVEVector", ")", ";"], "ground_truth": ["return", "RegNum", ";"], "File": "AArch64AsmParser59", "Func": "matchSVEVectorNameAlias", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12469, "Length": 37, "Cover_Rate": 0.9736842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Params", ".", "push_back", "(", "VT", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyMachineFunctionInfo (2)1", "Func": "addParam", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12470, "Length": 8, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTarget", "<", "Triple", "::", "mips", ">", "X", "(", "The<ISA_LIT>Target", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "RegisterTarget", "<", "Triple", "::", "mipsel", ">", "Y", "(", "The<ISA_LIT>elTarget", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MipsTargetInfo17", "Func": "LLVMInitializeMipsTargetInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12471, "Length": 31, "Cover_Rate": 0.8611111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Imm", ";", "<ISA_LIT>MCExpr", "::", "VariantKind", "VK", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ";"], "ground_truth": ["if", "(", "!", "isImm", "(", ")", "||", "evaluateConstantImm", "(", "getImm", "(", ")", ",", "Imm", ",", "VK", ")", ")", "return", "false", ";"], "File": "RISCVAsmParser13", "Func": "isCallSymbol", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12472, "Length": 33, "Cover_Rate": 0.4852941176470588, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "++", "NumLoadMoved", ";", "continue", ";", "}", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "MVT", "SrcVT", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSimpleValueType", "(", ")", ";", "MVT", "DstVT", "=", "N", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "SrcVT", ".", "isVector", "(", ")", "||", "DstVT", ".", "isVector", "(", ")", ")", "continue", ";", "const", "<ISA_LIT>TargetLowering", "*", "<ISA_LIT>Lowering", "=", "static_cast", "<", "const", "<ISA_LIT>TargetLowering", "*", ">", "(", "TLI", ")", ";", "bool", "SrcIsSSE", "=", "<ISA_LIT>Lowering", "->", "isScalarFPTypeInSSEReg", "(", "SrcVT", ")", ";", "bool", "DstIsSSE", "=", "<ISA_LIT>Lowering", "->", "isScalarFPTypeInSSEReg", "(", "DstVT", ")", ";", "if", "(", "SrcIsSSE", "&&", "DstIsSSE", ")", "continue", ";", "if", "(", "!", "SrcIsSSE", "&&", "!", "DstIsSSE", ")", "{", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "continue", ";", "if", "(", "N", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ")", "continue", ";", "}", "MVT", "MemVT", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "MemVT", "=", "DstVT", ";", "else", "MemVT", "=", "SrcIsSSE", "?", "SrcVT", ":", "DstVT", ";", "SDValue", "MemTmp", "=", "CurDAG", "->", "CreateStackTemporary", "(", "MemVT", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "Store", "=", "CurDAG", "->", "getTruncStore", "(", "CurDAG", "->", "getEntryNode", "(", ")", ",", "dl", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "MemTmp", ",", "MachinePointerInfo", "(", ")", ",", "MemVT", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "Result", "=", "CurDAG", "->", "getExtLoad", "(", "<STR_LIT>", ",", "dl", ",", "DstVT", ",", "Store", ",", "MemTmp", ",", "MachinePointerInfo", "(", ")", ",", "MemVT", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "--", "I", ";"], "ground_truth": ["CurDAG", "->", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "Result", ")", ";"], "File": "X86ISelDAGToDAG (2)", "Func": "PreprocessISelDAG", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12473, "Length": 270, "Cover_Rate": 0.5443548387096774, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "XNCMInstrInfo", "Func": "storeRegToStackSlot", "Target": "XNCM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12474, "Length": 40, "Cover_Rate": 0.975609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_inserti64x2_256_mask", "(", "(", "__v4di", ")", "__A", ",", "(", "__v2di", ")", "__B", ",", "__imm", ",", "(", "__v4di", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vldqintrin", "Func": "_mm256_mask_inserti64x2", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12475, "Length": 30, "Cover_Rate": 0.4838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "*", "Ty", "=", "GTI", ".", "getIndexedType", "(", ")", ";", "if", "(", "const", "auto", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Idx", ")", ")", "{", "if", "(", "CI", "->", "isZero", "(", ")", ")", "continue", ";", "TotalOffs", "+=", "DL", ".", "getTypeAllocSize", "(", "Ty", ")", "*", "cast", "<", "ConstantInt", ">", "(", "CI", ")", "->", "getSExtValue", "(", ")", ";", "continue", ";", "}", "if", "(", "TotalOffs", ")", "{", "N", "=", "emitAdd_ri_", "(", "VT", ",", "N", ",", "TotalOffs", ")", ";", "if", "(", "!", "N", ")", "return", "false", ";", "TotalOffs", "=", "<NUM_LIT>", ";", "}", "uint64_t", "ElementSize", "=", "DL", ".", "getTypeAllocSize", "(", "Ty", ")", ";", "unsigned", "IdxN", "=", "getRegForGEPIndex", "(", "Idx", ")", ";", "if", "(", "!", "IdxN", ")", "return", "false", ";", "if", "(", "ElementSize", "!=", "<NUM_LIT>", ")", "{", "unsigned", "C", "=", "fastEmit_i", "(", "VT", ",", "VT", ",", "<STR_LIT>", ",", "ElementSize", ")", ";", "if", "(", "!", "C", ")", "return", "false", ";", "IdxN", "=", "emitMul_rr", "(", "VT", ",", "IdxN", ",", "C", ")", ";", "if", "(", "!", "IdxN", ")", "return", "false", ";", "}", "N", "=", "fastEmit_rr", "(", "VT", ",", "VT", ",", "<STR_LIT>", ",", "N", ",", "IdxN", ")", ";", "if", "(", "!", "N", ")", "return", "false", ";", "}", "}"], "ground_truth": ["if", "(", "TotalOffs", ")", "{"], "File": "AArch64FastISel18", "Func": "selectGetElementPtr", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12476, "Length": 194, "Cover_Rate": 0.521505376344086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineOperand", "oper", "=", "Instr", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "oper", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "!", "oper", ".", "isDef", "(", ")", ")", "continue", ";", "def", "=", "i", ";", "numDefs", "++", ";", "}", "assert", "(", "(", "numDefs", "<=", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "numDefs", "==", "<NUM_LIT>", ")", "{", "unsigned", "regnum", "=", "Instr", "->", "getOperand", "(", "def", ")", ".", "getReg", "(", ")", ";", "if", "(", "ISVECEXTRACT", "(", "Instr", ")", ")", "regnum", "=", "Instr", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "return", "get<ISA_LIT>VectorSize", "(", "MRI", "->", "getRegClass", "(", "regnum", ")", ")", ";", "}", "else", "if", "(", "numDefs", "==", "<NUM_LIT>", ")", "{"], "ground_truth": ["assert", "(", "ISVECSTORE", "(", "Instr", ")", "&&", "<STR_LIT>", ")", ";"], "File": "VectorElementize", "Func": "numCopiesNeeded", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12477, "Length": 122, "Cover_Rate": 0.6321243523316062, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cvttss_si64x", "(", "__m128", "__A", ")", "{"], "ground_truth": ["return", "__builtin_ia32_cvttss2si64", "(", "(", "__v4sf", ")", "__A", ")", ";"], "File": "xmmintrin", "Func": "_mm_cvttss_si64x", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12478, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasNonStdExtPulp", "(", ")", "const", "{"], "ground_truth": ["return", "HasNonStdExtPulp", ";"], "File": "RISCVSubtarget34", "Func": "hasNonStdExtPulp", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12479, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "Thumb1InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "assert", "(", "(", "RC", "->", "hasSuperClassEq", "(", "&", "<STR_LIT>", ")", "||", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "DestReg", ")", "&&", "is<ISA_LIT>LowRegister", "(", "DestReg", ")", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "RC", "->", "hasSuperClassEq", "(", "&", "<STR_LIT>", ")", "||", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "DestReg", ")", "&&", "is<ISA_LIT>LowRegister", "(", "DestReg", ")", ")", ")", "{", "DebugLoc", "DL", ";"], "ground_truth": ["if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";"], "File": "Thumb1InstrInfo10", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12480, "Length": 107, "Cover_Rate": 0.5023474178403756, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SCALAR_FLOAT_TYPE_P", "(", "t", ")", "||", "INTEGRAL_TYPE_P", "(", "t", ")", "||", "POINTER_TYPE_P", "(", "t", ")", ")", "{", "HOST_WIDE_INT", "s", "=", "tree_to_shwi", "(", "TYPE_SIZE_UNIT", "(", "t", ")", ")", ";"], "ground_truth": ["return", "s", "==", "<NUM_LIT>", "||", "s", "==", "<NUM_LIT>", "||", "s", "==", "<NUM_LIT>", "||", "s", "==", "<NUM_LIT>", ";"], "File": "aarch64", "Func": "supported_simd_type", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12481, "Length": 46, "Cover_Rate": 0.7796610169491526, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "startbit", ",", "endbit", ";", "int", "intregs", ",", "intoffset", ";", "if", "(", "cum", "->", "floats_in_gpr", "==", "<NUM_LIT>", "&&", "(", "cum", "->", "intoffset", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "||", "(", "cum", "->", "intoffset", "==", "-", "<NUM_LIT>", "&&", "final", ")", ")", ")", "{", "cum", "->", "words", "++", ";", "cum", "->", "floats_in_gpr", "=", "<NUM_LIT>", ";", "}", "if", "(", "cum", "->", "intoffset", "==", "-", "<NUM_LIT>", ")", "return", ";", "intoffset", "=", "cum", "->", "intoffset", ";", "cum", "->", "intoffset", "=", "-", "<NUM_LIT>", ";", "cum", "->", "floats_in_gpr", "=", "<NUM_LIT>", ";", "if", "(", "intoffset", "%", "BITS_PER_WORD", "!=", "<NUM_LIT>", ")", "{", "unsigned", "int", "bits", "=", "BITS_PER_WORD", "-", "intoffset", "%", "BITS_PER_WORD", ";", "if", "(", "!", "int_mode_for_size", "(", "bits", ",", "<NUM_LIT>", ")", ".", "exists", "(", ")", ")", "{", "intoffset", "=", "ROUND_DOWN", "(", "intoffset", ",", "BITS_PER_WORD", ")", ";", "}", "}", "startbit", "=", "ROUND_DOWN", "(", "intoffset", ",", "BITS_PER_WORD", ")", ";", "endbit", "=", "ROUND_UP", "(", "bitpos", ",", "BITS_PER_WORD", ")", ";", "intregs", "=", "(", "endbit", "-", "startbit", ")", "/", "BITS_PER_WORD", ";", "cum", "->", "words", "+=", "intregs", ";"], "ground_truth": ["if", "(", "(", "unsigned", ")", "cum", "->", "words", "<", "(", "endbit", "/", "BITS_PER_WORD", ")", ")", "{"], "File": "rs6000-call", "Func": "rs6000_darwin64_record_arg_advance_flush", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12482, "Length": 178, "Cover_Rate": 0.8317757009345794, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "ScalarSize", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getScalarSizeInBits", "(", ")", ";", "SDValue", "Op", "=", "peekThroughBitcasts", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ")", ";", "EVT", "VT", "=", "Op", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "!=", "ScalarSize", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Opc", "=", "Op", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "case", "<STR_LIT>", ":", "{", "if", "(", "!", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isUndef", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "SDValue", "NegOp0", "=", "isFNEG", "(", "DAG", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ",", "Depth", "+", "<NUM_LIT>", ")", ")", "if", "(", "NegOp0", ".", "getValueType", "(", ")", "==", "VT", ")", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "SDLoc", "(", "Op", ")", ",", "NegOp0", ",", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ")", "->", "getMask", "(", ")", ")", ";", "break", ";", "}"], "ground_truth": ["case", "<STR_LIT>", ":", "{"], "File": "X86ISelLowering (2)5", "Func": "isFNEG", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12483, "Length": 165, "Cover_Rate": 0.3579175704989154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "bdesc_dst", ")", ";", "i", "++", ",", "d", "++", ")", "if", "(", "d", "->", "code", "==", "fcode", ")", "{", "arg0", "=", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ";", "arg1", "=", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ";", "arg2", "=", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ";", "op0", "=", "expand_normal", "(", "arg0", ")", ";", "op1", "=", "expand_normal", "(", "arg1", ")", ";", "op2", "=", "expand_normal", "(", "arg2", ")", ";", "mode0", "=", "insn_data", "[", "d", "->", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "mode1", "=", "insn_data", "[", "d", "->", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "if", "(", "arg0", "==", "error_mark_node", "||", "arg1", "==", "error_mark_node", "||", "arg2", "==", "error_mark_node", ")", "return", "const0_rtx", ";", "*", "expandedp", "=", "true", ";", "STRIP_NOPS", "(", "arg2", ")", ";", "if", "(", "TREE_CODE", "(", "arg2", ")", "!=", "INTEGER_CST", "||", "TREE_INT_CST_LOW", "(", "arg2", ")", "&", "~", "<NUM_LIT>", ")", "{", "error", "(", "<STR_LIT>", ",", "d", "->", "name", ")", ";", "return", "const0_rtx", ";", "}", "if", "(", "!", "(", "*", "insn_data", "[", "d", "->", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "op0", ",", "mode0", ")", ")", "op0", "=", "copy_to_mode_reg", "(", "Pmode", ",", "op0", ")", ";", "if", "(", "!", "(", "*", "insn_data", "[", "d", "->", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "op1", ",", "mode1", ")", ")", "op1", "=", "copy_to_mode_reg", "(", "mode1", ",", "op1", ")", ";", "pat", "=", "GEN_FCN", "(", "d", "->", "icode", ")", "(", "op0", ",", "op1", ",", "op2", ")", ";", "if", "(", "pat", "!=", "<NUM_LIT>", ")", "emit_insn", "(", "pat", ")", ";"], "ground_truth": ["return", "NULL_RTX", ";"], "File": "powerpcspe", "Func": "altivec_expand_dst_builtin", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12484, "Length": 264, "Cover_Rate": 0.7542857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "LowerATOMIC_FENCE", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "const", "<ISA_LIT>Subtarget", "*", "Subtarget", ")", "{", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "hasDataBarrier", "(", ")", ")", "{", "assert", "(", "Subtarget", "->", "hasV6Ops", "(", ")", "&&", "!", "Subtarget", "->", "isThumb", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering107", "Func": "LowerATOMIC_FENCE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12485, "Length": 83, "Cover_Rate": 0.6587301587301587, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{"], "ground_truth": ["Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";"], "File": "MipsISelDAGToDAG29", "Func": "runOnMachineFunction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12486, "Length": 22, "Cover_Rate": 0.5365853658536586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "GetNumLeafArrayDimensions", "(", "GetElementPtrInst", "*", "V", ")", "{", "int", "i", "=", "<NUM_LIT>", ";", "SmallVector", "<", "Type", "*", ",", "<NUM_LIT>", ">", "WorkList", ";", "for", "(", "gep_type_iterator", "Itr", "=", "gep_type_begin", "(", "V", ")", ";", "Itr", "!=", "gep_type_end", "(", "V", ")", ";", "Itr", "++", ")", "WorkList", ".", "push_back", "(", "Itr", ".", "getIndexedType", "(", ")", ")", ";", "WorkList", ".", "pop_back", "(", ")", ";", "while", "(", "WorkList", ".", "size", "(", ")", ")", "{"], "ground_truth": ["Type", "*", "Ty", "=", "WorkList", ".", "back", "(", ")", ";"], "File": "JVMCompositeHandler", "Func": "GetNumLeafArrayDimensions", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12487, "Length": 79, "Cover_Rate": 0.7452830188679245, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "Target", ".", "getSymB", "(", ")", ")", "{", "recordScatteredRelocation", "(", "Writer", ",", "Asm", ",", "Layout", ",", "Fragment", ",", "Fixup", ",", "Target", ",", "Log2Size", ",", "FixedValue", ")", ";", "return", ";", "}", "const", "MCSymbol", "*", "A", "=", "nullptr", ";", "if", "(", "Target", ".", "getSymA", "(", ")", ")", "A", "=", "&", "Target", ".", "getSymA", "(", ")", "->", "getSymbol", "(", ")", ";", "uint32_t", "Offset", "=", "Target", ".", "getConstant", "(", ")", ";", "if", "(", "IsPCRel", ")", "Offset", "+=", "<NUM_LIT>", "<<", "Log2Size", ";", "if", "(", "Offset", "&&", "A", "&&", "!", "Writer", "->", "doesSymbolRequireExternRelocation", "(", "*", "A", ")", "&&", "recordScatteredRelocation", "(", "Writer", ",", "Asm", ",", "Layout", ",", "Fragment", ",", "Fixup", ",", "Target", ",", "Log2Size", ",", "FixedValue", ")", ")", "return", ";", "uint32_t", "FixupOffset", "=", "Layout", ".", "getFragmentOffset", "(", "Fragment", ")", "+", "Fixup", ".", "getOffset", "(", ")", ";", "unsigned", "Index", "=", "<NUM_LIT>", ";", "unsigned", "Type", "=", "<NUM_LIT>", ";"], "ground_truth": ["const", "MCSymbol", "*", "RelSymbol", "=", "nullptr", ";"], "File": "X86MachObjectWriter18", "Func": "RecordX86Relocation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12488, "Length": 148, "Cover_Rate": 0.3148936170212766, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "<STR_LIT>", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "<NUM_LIT>", ")", ";", "emitWordLE", "(", "Binary", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter7", "Func": "emitBranchInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12489, "Length": 27, "Cover_Rate": 0.35526315789473684, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TM", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "isSLM", "(", ")", ")", "processInstructionForSLM", "(", "I", ",", "MFI", ")", ";", "else", "processInstruction", "(", "I", ",", "MFI", ")", ";"], "ground_truth": ["}"], "File": "X86FixupLEAs11", "Func": "processBasicBlock", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12490, "Length": 31, "Cover_Rate": 0.41333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MIOffset", "%", "MemSize", ")", "{", "LiveRegUnits", "::", "accumulateUsedDefed", "(", "MI", ",", "ModifiedRegUnits", ",", "UsedRegUnits", ",", "TRI", ")", ";", "MemInsns", ".", "push_back", "(", "&", "MI", ")", ";", "continue", ";", "}", "MIOffset", "/=", "MemSize", ";", "}", "else", "{", "MIOffset", "*=", "MemSize", ";", "}", "}", "if", "(", "BaseReg", "==", "MIBaseReg", "&&", "(", "(", "Offset", "==", "MIOffset", "+", "OffsetStride", ")", "||", "(", "Offset", "+", "OffsetStride", "==", "MIOffset", ")", ")", ")", "{", "int", "MinOffset", "=", "Offset", "<", "MIOffset", "?", "Offset", ":", "MIOffset", ";", "if", "(", "FindNarrowMerge", ")", "{", "if", "(", "(", "!", "IsUnscaled", "&&", "alignTo", "(", "MinOffset", ",", "<NUM_LIT>", ")", "!=", "MinOffset", ")", "||", "(", "IsPromotableZeroStore", "&&", "Reg", "!=", "getLdStRegOp", "(", "MI", ")", ".", "getReg", "(", ")", ")", ")", "{", "LiveRegUnits", "::", "accumulateUsedDefed", "(", "MI", ",", "ModifiedRegUnits", ",", "UsedRegUnits", ",", "TRI", ")", ";", "MemInsns", ".", "push_back", "(", "&", "MI", ")", ";", "continue", ";", "}", "}", "else", "{", "if", "(", "!", "inBoundsForPair", "(", "IsUnscaled", ",", "MinOffset", ",", "OffsetStride", ")", ")", "{", "LiveRegUnits", "::", "accumulateUsedDefed", "(", "MI", ",", "ModifiedRegUnits", ",", "UsedRegUnits", ",", "TRI", ")", ";", "MemInsns", ".", "push_back", "(", "&", "MI", ")", ";", "continue", ";", "}", "if", "(", "IsUnscaled", "&&", "(", "alignTo", "(", "MinOffset", ",", "OffsetStride", ")", "!=", "MinOffset", ")", ")", "{", "LiveRegUnits", "::", "accumulateUsedDefed", "(", "MI", ",", "ModifiedRegUnits", ",", "UsedRegUnits", ",", "TRI", ")", ";", "MemInsns", ".", "push_back", "(", "&", "MI", ")", ";", "continue", ";", "}", "}", "if", "(", "MayLoad", "&&", "Reg", "==", "getLdStRegOp", "(", "MI", ")", ".", "getReg", "(", ")", ")", "{", "LiveRegUnits", "::", "accumulateUsedDefed", "(", "MI", ",", "ModifiedRegUnits", ",", "UsedRegUnits", ",", "TRI", ")", ";", "MemInsns", ".", "push_back", "(", "&", "MI", ")", ";"], "ground_truth": ["continue", ";"], "File": "AArch64LoadStoreOptimizer43", "Func": "findMatchingInsn", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12491, "Length": 261, "Cover_Rate": 0.35900962861072905, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetAsmInfo", "*", "<ISA_LIT>TargetMachine", "::", "createTargetAsmInfo", "(", ")", "const", "{"], "ground_truth": ["return", "new", "<ISA_LIT>LinuxTargetAsmInfo", "(", "*", "this", ")", ";"], "File": "SPUTargetMachine10", "Func": "createTargetAsmInfo", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12492, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "trunc_int_for_mode", "(", "value", ",", "SImode", ")", "==", "value", ";", "case", "'p'", ":"], "ground_truth": ["return", "value", "==", "<NUM_LIT>", "||", "s390_single_part", "(", "GEN_INT", "(", "value", ")", ",", "DImode", ",", "SImode", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";"], "File": "s390", "Func": "s390_O_constraint_str", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12493, "Length": 34, "Cover_Rate": 0.3695652173913043, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_f64_s8", "(", "int8x8_t", "__a", ")", "{"], "ground_truth": ["return", "(", "float64x1_t", ")", "__a", ";"], "File": "arm", "Func": "neon4_vreinterpret_f64_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12494, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "cfun", "->", "machine", "->", "frame", ".", "wb_candidate2", "==", "FIRST_PSEUDO_REGISTER", ")", "cfun", "->", "machine", "->", "frame", ".", "wb_candidate2", "=", "regno", ";", "offset", "+=", "UNITS_PER_WORD", ";", "}", "for", "(", "regno", "=", "V0_REGNUM", ";", "regno", "<=", "V31_REGNUM", ";", "regno", "++", ")", "if", "(", "cfun", "->", "machine", "->", "frame", ".", "reg_offset", "[", "regno", "]", "==", "SLOT_REQUIRED", ")", "{", "cfun", "->", "machine", "->", "frame", ".", "reg_offset", "[", "regno", "]", "=", "offset", ";", "if", "(", "cfun", "->", "machine", "->", "frame", ".", "wb_candidate1", "==", "FIRST_PSEUDO_REGISTER", ")", "cfun", "->", "machine", "->", "frame", ".", "wb_candidate1", "=", "regno", ";", "else", "if", "(", "cfun", "->", "machine", "->", "frame", ".", "wb_candidate2", "==", "FIRST_PSEUDO_REGISTER", "&&", "cfun", "->", "machine", "->", "frame", ".", "wb_candidate1", ">=", "V0_REGNUM", ")", "cfun", "->", "machine", "->", "frame", ".", "wb_candidate2", "=", "regno", ";", "offset", "+=", "UNITS_PER_WORD", ";", "}", "cfun", "->", "machine", "->", "frame", ".", "padding0", "=", "(", "AARCH64_ROUND_UP", "(", "offset", ",", "STACK_BOUNDARY", "/", "BITS_PER_UNIT", ")", "-", "offset", ")", ";", "offset", "=", "AARCH64_ROUND_UP", "(", "offset", ",", "STACK_BOUNDARY", "/", "BITS_PER_UNIT", ")", ";", "cfun", "->", "machine", "->", "frame", ".", "saved_regs_size", "=", "offset", ";", "cfun", "->", "machine", "->", "frame", ".", "hard_fp_offset", "=", "AARCH64_ROUND_UP", "(", "cfun", "->", "machine", "->", "frame", ".", "saved_varargs_size", "+", "get_frame_size", "(", ")", "+", "cfun", "->", "machine", "->", "frame", ".", "saved_regs_size", ",", "STACK_BOUNDARY", "/", "BITS_PER_UNIT", ")", ";"], "ground_truth": ["cfun", "->", "machine", "->", "frame", ".", "frame_size", "=", "AARCH64_ROUND_UP", "(", "cfun", "->", "machine", "->", "frame", ".", "hard_fp_offset", "+", "crtl", "->", "outgoing_args_size", ",", "STACK_BOUNDARY", "/", "BITS_PER_UNIT", ")", ";"], "File": "aarch642", "Func": "aarch64_layout_frame", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12495, "Length": 234, "Cover_Rate": 0.38870431893687707, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>TTIImpl", "(", "const", "<ISA_LIT>TargetMachine", "*", "TM", ",", "const", "Function", "&", "F", ")", ":", "BaseT", "(", "TM", ",", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ")", ",", "ST", "(", "TM", "->", "getSubtargetImpl", "(", "F", ")", ")", ",", "TLI", "(", "ST", "->", "getTargetLowering", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo42", "Func": "AMDGPUTTIImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12496, "Length": 49, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>CallLowering", "::", "<ISA_LIT>CallLowering", "(", "const", "<ISA_LIT>TargetLowering", "&", "TLI", ")", ":", "CallLowering", "(", "&", "TLI", ")", "{"], "ground_truth": ["}"], "File": "AArch64CallLowering10", "Func": "AArch64CallLowering", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12497, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MID", ".", "mayStore", "(", ")", ")", "{", "MachineOperand", "StOp", "=", "MI", ".", "getOperand", "(", "MI", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "if", "(", "StOp", ".", "isReg", "(", ")", "&&", "StOp", ".", "getReg", "(", ")", "==", "TfrDefR", ")", "return", "false", ";", "}", "if", "(", "HII", "->", "getAddrMode", "(", "MI", ")", "==", "<STR_LIT>", ")", "return", "(", "HII", "->", "changeAddrMode_rr_ur", "(", "MI", ")", ">=", "<NUM_LIT>", ")", ";", "else", "if", "(", "HII", "->", "getAddrMode", "(", "MI", ")", "==", "<STR_LIT>", ")", "return", "(", "HII", "->", "changeAddrMode_io_abs", "(", "MI", ")", ">=", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "HexagonOptAddrMode (2)", "Func": "hasRepForm", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12498, "Length": 95, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", "==", "<NUM_LIT>", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", "==", "<NUM_LIT>", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "break", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo110", "Func": "isStoreToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12499, "Length": 273, "Cover_Rate": 0.6546762589928058, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Addr", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "addOperand", "(", "Addr", "[", "i", "]", ")", ";", "MIB", ".", "addReg", "(", "SrcReg", ",", "false", ",", "false", ",", "isKill", ")", ";", "NewMIs", ".", "push_back", "(", "MIB", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "SparcInstrInfo36", "Func": "storeRegToAddr", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12500, "Length": 55, "Cover_Rate": 0.3179190751445087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OS", "<<", "<STR_LIT>", ";", "<ISA_LIT>TargetStreamer", "::", "emitDirectiveSetNoAt", "(", ")", ";"], "ground_truth": ["}"], "File": "MipsTargetStreamer (2)1", "Func": "emitDirectiveSetNoAt", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12501, "Length": 11, "Cover_Rate": 0.6111111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_movpi64_epi64", "(", "__m64", "__A", ")", "{"], "ground_truth": ["return", "_mm_set_epi64", "(", "(", "__m64", ")", "<NUM_LIT>", ",", "__A", ")", ";"], "File": "emmintrin", "Func": "_mm_movpi64_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12502, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSHL_PARTS", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSRL_PARTS", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSRA_PARTS", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSCALAR_TO_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerABS", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFP_EXTEND", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "SDValue", "(", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBITCAST", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINTRINSIC_VOID", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerREM", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBSWAP", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "PPCISelLowering101", "Func": "LowerOperation", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12503, "Length": 234, "Cover_Rate": 0.37681159420289856, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "CloseParen", "=", "false", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "!", "MO", ".", "isReg", "(", ")", "&&", "!", "MO", ".", "isImm", "(", ")", ")", "{", "O", "<<", "<STR_LIT>", ";", "CloseParen", "=", "true", ";", "}", "else", "if", "(", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "!", "MO", ".", "isReg", "(", ")", "&&", "!", "MO", ".", "isImm", "(", ")", ")", "{", "O", "<<", "<STR_LIT>", ";", "CloseParen", "=", "true", ";", "}", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "case", "MachineOperand", "::", "MO_Register", ":", "O", "<<", "<STR_LIT>", "<<", "LowercaseString", "(", "getRegisterName", "(", "MO", ".", "getReg", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "O", "<<", "(", "int", ")", "MO", ".", "getImm", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "O", "<<", "*", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ";", "return", ";"], "ground_truth": ["case", "MachineOperand", "::", "MO_GlobalAddress", ":"], "File": "SparcAsmPrinter44", "Func": "printOperand", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12504, "Length": 159, "Cover_Rate": 0.5845588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_CALL", ";", "break", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_MOVT_ABS", ";", "break", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_MOVW_ABS_NC", ";", "break", ";"], "ground_truth": ["default", ":"], "File": "ARMELFWriterInfo", "Func": "getRelocationType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12505, "Length": 56, "Cover_Rate": 0.5137614678899083, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "sh_expand_t_scc", "(", "enum", "rtx_code", "code", ",", "rtx", "target", ")", "{", "rtx", "result", "=", "target", ";", "HOST_WIDE_INT", "val", ";", "if", "(", "GET_CODE", "(", "sh_compare_op0", ")", "!=", "REG", "||", "REGNO", "(", "sh_compare_op0", ")", "!=", "T_REG", "||", "GET_CODE", "(", "sh_compare_op1", ")", "!=", "CONST_INT", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "result", ")", "!=", "REG", ")", "result", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "val", "=", "INTVAL", "(", "sh_compare_op1", ")", ";", "if", "(", "(", "code", "==", "EQ", "&&", "val", "==", "<NUM_LIT>", ")", "||", "(", "code", "==", "NE", "&&", "val", "==", "<NUM_LIT>", ")", ")", "emit_insn", "(", "gen_movt", "(", "result", ")", ")", ";", "else", "if", "(", "(", "code", "==", "EQ", "&&", "val", "==", "<NUM_LIT>", ")", "||", "(", "code", "==", "NE", "&&", "val", "==", "<NUM_LIT>", ")", ")", "{", "emit_insn", "(", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "result", ")", ")", ";", "emit_insn", "(", "gen_subc", "(", "result", ",", "result", ",", "result", ")", ")", ";", "emit_insn", "(", "gen_addsi3", "(", "result", ",", "result", ",", "const1_rtx", ")", ")", ";", "}", "else", "if", "(", "code", "==", "EQ", "||", "code", "==", "NE", ")", "emit_insn", "(", "gen_move_insn", "(", "result", ",", "GEN_INT", "(", "code", "==", "NE", ")", ")", ")", ";", "else", "return", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "result", "!=", "target", ")", "emit_move_insn", "(", "target", ",", "result", ")", ";"], "File": "sh3", "Func": "sh_expand_t_scc", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12506, "Length": 200, "Cover_Rate": 0.9803921568627451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", "->", "hasV7Ops", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "isAClass", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "isRClass", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "isMClass", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}", "}", "ATS", ".", "emitAttribute", "(", "<STR_LIT>", ",", "Subtarget", "->", "has<ISA_LIT>Ops", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasThumb2", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasFP<ISA_LIT>v8", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasCrypto", "(", ")", ")", "ATS", ".", "emitFPU", "(", "<STR_LIT>", ")", ";", "else", "ATS", ".", "emitFPU", "(", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasVFP4", "(", ")", ")", "ATS", ".", "emitFPU", "(", "<STR_LIT>", ")", ";", "else", "ATS", ".", "emitFPU", "(", "<STR_LIT>", ")", ";", "if", "(", "Subtarget", "->", "hasV8Ops", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "if", "(", "Subtarget", "->", "hasFP<ISA_LIT>v8", "(", ")", ")", "ATS", ".", "emitFPU", "(", "Subtarget", "->", "hasD16", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "else", "if", "(", "Subtarget", "->", "hasVFP4", "(", ")", ")", "ATS", ".", "emitFPU", "(", "Subtarget", "->", "hasD16", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "else", "if", "(", "Subtarget", "->", "hasVFP3", "(", ")", ")", "ATS", ".", "emitFPU", "(", "Subtarget", "->", "hasD16", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "else", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", ")", "ATS", ".", "emitFPU", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{"], "ground_truth": ["ATS", ".", "emitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "ARMAsmPrinter42", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12507, "Length": 321, "Cover_Rate": 0.3153241650294695, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "(", "GVA", "->", "hasExternalLinkage", "(", ")", "&&", "GVA", "->", "isDeclaration", "(", ")", ")", "||", "GVA", "->", "hasCommonLinkage", "(", ")", ")", ")", "return", "false", ";", "Type", "*", "Ty", "=", "GVA", "->", "getValueType", "(", ")", ";", "if", "(", "!", "Ty", "->", "isSized", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "isInSmallSection", "(", "GVA", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ".", "getTypeAllocSize", "(", "Ty", ")", ")", ";"], "File": "RISCVTargetObjectFile", "Func": "isGlobalInSmallSection", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12508, "Length": 68, "Cover_Rate": 0.4788732394366197, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printARID8Mem", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "opNum", ",", "raw_ostream", "&", "O", ")", "{", "printARIDMem", "(", "MI", ",", "opNum", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "M68kInstPrinter", "Func": "printARID8Mem", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12509, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "*", "Offset1Imm", "=", "getNamedOperand", "(", "*", "LdSt", ",", "AMDGPU", "::", "OpName", "::", "offset1", ")", ";", "uint8_t", "Offset0", "=", "Offset0Imm", "->", "getImm", "(", ")", ";", "uint8_t", "Offset1", "=", "Offset1Imm", "->", "getImm", "(", ")", ";", "assert", "(", "Offset1", ">", "Offset0", ")", ";", "if", "(", "Offset1", "-", "Offset0", "==", "<NUM_LIT>", ")", "{", "unsigned", "EltSize", ";", "if", "(", "LdSt", "->", "mayLoad", "(", ")", ")", "EltSize", "=", "getOpRegClass", "(", "*", "LdSt", ",", "<NUM_LIT>", ")", "->", "getSize", "(", ")", "/", "<NUM_LIT>", ";", "else", "{", "assert", "(", "LdSt", "->", "mayStore", "(", ")", ")", ";", "int", "Data0Idx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "Opc", ",", "AMDGPU", "::", "OpName", "::", "data0", ")", ";", "EltSize", "=", "getOpRegClass", "(", "*", "LdSt", ",", "Data0Idx", ")", "->", "getSize", "(", ")", ";", "}", "if", "(", "isStride64", "(", "Opc", ")", ")", "EltSize", "*=", "<NUM_LIT>", ";", "const", "MachineOperand", "*", "AddrReg", "=", "getNamedOperand", "(", "*", "LdSt", ",", "AMDGPU", "::", "OpName", "::", "addr", ")", ";", "BaseReg", "=", "AddrReg", "->", "getReg", "(", ")", ";", "Offset", "=", "EltSize", "*", "Offset0", ";", "return", "true", ";", "}", "return", "false", ";", "}", "if", "(", "isMUBUF", "(", "Opc", ")", "||", "isMTBUF", "(", "Opc", ")", ")", "{", "if", "(", "AMDGPU", "::", "getNamedOperandIdx", "(", "Opc", ",", "AMDGPU", "::", "OpName", "::", "soffset", ")", "!=", "-", "<NUM_LIT>", ")", "return", "false", ";", "const", "MachineOperand", "*", "AddrReg", "=", "getNamedOperand", "(", "*", "LdSt", ",", "AMDGPU", "::", "OpName", "::", "vaddr", ")", ";", "if", "(", "!", "AddrReg", ")", "return", "false", ";", "const", "MachineOperand", "*", "OffsetImm", "=", "getNamedOperand", "(", "*", "LdSt", ",", "AMDGPU", "::", "OpName", "::", "offset", ")", ";", "BaseReg", "=", "AddrReg", "->", "getReg", "(", ")", ";", "Offset", "=", "OffsetImm", "->", "getImm", "(", ")", ";", "return", "true", ";", "}", "if", "(", "isSMRD", "(", "Opc", ")", ")", "{", "const", "MachineOperand", "*", "OffsetImm", "=", "getNamedOperand", "(", "*", "LdSt", ",", "AMDGPU", "::", "OpName", "::", "offset", ")", ";", "if", "(", "!", "OffsetImm", ")", "return", "false", ";", "const", "MachineOperand", "*", "SBaseReg", "=", "getNamedOperand", "(", "*", "LdSt", ",", "AMDGPU", "::", "OpName", "::", "sbase", ")", ";", "BaseReg", "=", "SBaseReg", "->", "getReg", "(", ")", ";", "Offset", "=", "OffsetImm", "->", "getImm", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "SIInstrInfo101", "Func": "getLdStBaseRegImmOfs", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12510, "Length": 335, "Cover_Rate": 0.7330415754923414, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetStreamer", "::", "emit<ISA_LIT>WinCFISaveSP", "(", "unsigned", "Reg", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)1", "Func": "emitARMWinCFISaveSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12511, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OpCodes", "(", "unsigned", "WideOpc", ",", "unsigned", "NarrowOpc", ")", ":", "WideOpc", "(", "WideOpc", ")", ",", "NarrowOpc", "(", "NarrowOpc", ")", "{"], "ground_truth": ["}"], "File": "MicroMipsSizeReduction", "Func": "OpCodes", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12512, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m64", ")", "__builtin_arm_wsrawi", "(", "(", "__v2si", ")", "__m", ",", "__count", ")", ";"], "ground_truth": ["}"], "File": "mmintrin", "Func": "_mm_srai_pi32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12513, "Length": 15, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "Subtarget", "->", "hasSSE42", "(", ")", "||", "Subtarget", "->", "hasAVX", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ";", "unsigned", "Opc", ";", "if", "(", "!", "Subtarget", "->", "hasAVX", "(", ")", ")", "{", "if", "(", "memArg", ")", "Opc", "=", "numArgs", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opc", "=", "numArgs", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "{"], "ground_truth": ["if", "(", "memArg", ")", "Opc", "=", "numArgs", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "X86ISelLowering191", "Func": "EmitPCMP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12514, "Length": 96, "Cover_Rate": 0.34782608695652173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "monitor", "(", "NULL", ",", "NULL", ",", "NULL", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["free", "(", "monitor_buffer", ")", ";"], "File": "aux-crt1", "Func": "monitor_cleanup", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12515, "Length": 18, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SrcVT", "==", "<STR_LIT>", ")", "return", "Op", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", ")", "{", "if", "(", "DstVT", "==", "<STR_LIT>", ")", "{", "SDNodeFlags", "Flags", ";", "Flags", ".", "setNoFPExcept", "(", "Op", "->", "getFlags", "(", ")", ".", "hasNoFPExcept", "(", ")", ")", ";", "if", "(", "IsSigned", ")", "{", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Src", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Src", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "if", "(", "IsStrict", ")", "{", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "{", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Lo", ",", "Hi", "}", ",", "Flags", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "{", "Res", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "Res", "}", ",", "Flags", ")", ";", "}", "else", "{", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Lo", ",", "Hi", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Res", ")", ";", "}", "}", "else", "{", "const", "uint64_t", "TwoE31", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "APFloat", "APF", "=", "APFloat", "(", "APFloat", "::", "<ISA_LIT>DoubleDouble", "(", ")", ",", "APInt", "(", "<NUM_LIT>", ",", "TwoE31", ")", ")", ";", "SDValue", "Cst", "=", "DAG", ".", "getConstantFP", "(", "APF", ",", "dl", ",", "SrcVT", ")", ";", "SDValue", "SignMask", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "DstVT", ")", ";"], "ground_truth": ["if", "(", "IsStrict", ")", "{"], "File": "PPCISelLowering12", "Func": "LowerFP_TO_INT", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12516, "Length": 272, "Cover_Rate": 0.31627906976744186, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "GlobalBaseReg", "=", "getInstrInfo", "(", ")", "->", "getGlobalBaseReg", "(", "MF", ")", ";"], "ground_truth": ["auto", "&", "DL", "=", "MF", "->", "getDataLayout", "(", ")", ";"], "File": "M68kISelDAGToDAG", "Func": "getGlobalBaseReg", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12517, "Length": 22, "Cover_Rate": 0.44, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BasicBlockInfo", "(", ")", ":", "Offset", "(", "<NUM_LIT>", ")", ",", "Size", "(", "<NUM_LIT>", ")", ",", "KnownBits", "(", "<NUM_LIT>", ")", ",", "Unalign", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "AArch64BranchFixupPass1", "Func": "BasicBlockInfo", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12518, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "flags", "(", ")", "const", "{"], "ground_truth": ["return", "llvm", "::", "ELF", "::", "EF_<ISA_LIT>_EABI_VER5", ";"], "File": "ARMGNUInfo", "Func": "flags", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12519, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "low_dest", "=", "riscv_subword", "(", "dest", ",", "false", ")", ";", "if", "(", "REG_P", "(", "low_dest", ")", "&&", "reg_overlap_mentioned_p", "(", "low_dest", ",", "src", ")", ")", "{", "riscv_emit_move", "(", "riscv_subword", "(", "dest", ",", "true", ")", ",", "riscv_subword", "(", "src", ",", "true", ")", ")", ";", "riscv_emit_move", "(", "low_dest", ",", "riscv_subword", "(", "src", ",", "false", ")", ")", ";", "}", "else", "{", "riscv_emit_move", "(", "low_dest", ",", "riscv_subword", "(", "src", ",", "false", ")", ")", ";", "riscv_emit_move", "(", "riscv_subword", "(", "dest", ",", "true", ")", ",", "riscv_subword", "(", "src", ",", "true", ")", ")", ";"], "ground_truth": ["}"], "File": "riscv", "Func": "riscv_split_doubleword_move", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12520, "Length": 86, "Cover_Rate": 0.86, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "addr", ",", "incr", ";", "bool", "indirect", ";", "tree", "ptrtype", "=", "build_pointer_type", "(", "type", ")", ";", "if", "(", "pass_by_reference", "(", "NULL", ",", "TYPE_MODE", "(", "type", ")", ",", "type", ",", "false", ")", ")", "{", "indirect", "=", "true", ";", "size", "=", "rsize", "=", "UNITS_PER_WORD", ";", "align", "=", "<NUM_LIT>", ";", "}", "else", "{", "indirect", "=", "false", ";", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "rsize", "=", "(", "size", "+", "UNITS_PER_WORD", "-", "<NUM_LIT>", ")", "&", "-", "UNITS_PER_WORD", ";", "align", "=", "<NUM_LIT>", ";", "if", "(", "TARGET_ARCH64", ")", "{", "if", "(", "TYPE_ALIGN", "(", "type", ")", ">=", "<NUM_LIT>", "*", "(", "unsigned", ")", "BITS_PER_WORD", ")", "align", "=", "<NUM_LIT>", "*", "UNITS_PER_WORD", ";", "if", "(", "AGGREGATE_TYPE_P", "(", "type", ")", ")", "{", "if", "(", "size", "==", "<NUM_LIT>", ")", "size", "=", "rsize", "=", "UNITS_PER_WORD", ";", "else", "size", "=", "rsize", ";", "}", "}", "}", "incr", "=", "valist", ";", "if", "(", "align", ")", "{", "incr", "=", "fold", "(", "build2", "(", "PLUS_EXPR", ",", "ptr_type_node", ",", "incr", ",", "ssize_int", "(", "align", "-", "<NUM_LIT>", ")", ")", ")", ";", "incr", "=", "fold", "(", "build2", "(", "BIT_AND_EXPR", ",", "ptr_type_node", ",", "incr", ",", "ssize_int", "(", "-", "align", ")", ")", ")", ";", "}", "gimplify_expr", "(", "&", "incr", ",", "pre_p", ",", "post_p", ",", "is_gimple_val", ",", "fb_rvalue", ")", ";", "addr", "=", "incr", ";", "if", "(", "BYTES_BIG_ENDIAN", "&&", "size", "<", "rsize", ")", "addr", "=", "fold", "(", "build2", "(", "PLUS_EXPR", ",", "ptr_type_node", ",", "incr", ",", "ssize_int", "(", "rsize", "-", "size", ")", ")", ")", ";", "if", "(", "indirect", ")", "{", "addr", "=", "fold_convert", "(", "build_pointer_type", "(", "ptrtype", ")", ",", "addr", ")", ";", "addr", "=", "build_va_arg_indirect_ref", "(", "addr", ")", ";"], "ground_truth": ["}"], "File": "sparc3", "Func": "sparc_gimplify_va_arg", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12521, "Length": 254, "Cover_Rate": 0.6076555023923444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqrdmladhq_m_s8", "(", "int8x16_t", "__inactive", ",", "int8x16_t", "__a", ",", "int8x16_t", "__b", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__builtin_mve_vqrdmladhq_m_sv16qi", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vqrdmladhq_m_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12522, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "Num", "=", "FDiv", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "Den", "=", "FDiv", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "NewFDiv", "=", "nullptr", ";", "if", "(", "VectorType", "*", "VT", "=", "dyn_cast", "<", "VectorType", ">", "(", "Ty", ")", ")", "{", "NewFDiv", "=", "UndefValue", "::", "get", "(", "VT", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "VT", "->", "getNumElements", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Value", "*", "NumEltI", "=", "Builder", ".", "CreateExtractElement", "(", "Num", ",", "I", ")", ";", "Value", "*", "DenEltI", "=", "Builder", ".", "CreateExtractElement", "(", "Den", ",", "I", ")", ";", "Value", "*", "NewElt", ";", "if", "(", "shouldKeepFDivF32", "(", "NumEltI", ",", "UnsafeDiv", ",", "HasFP32Denormals", ")", ")", "{", "NewElt", "=", "Builder", ".", "CreateFDiv", "(", "NumEltI", ",", "DenEltI", ")", ";", "}", "else", "{", "NewElt", "=", "Builder", ".", "CreateCall", "(", "Decl", ",", "{", "NumEltI", ",", "DenEltI", "}", ")", ";", "}", "NewFDiv", "=", "Builder", ".", "CreateInsertElement", "(", "NewFDiv", ",", "NewElt", ",", "I", ")", ";", "}", "}", "else", "{", "if", "(", "!", "shouldKeepFDivF32", "(", "Num", ",", "UnsafeDiv", ",", "HasFP32Denormals", ")", ")", "NewFDiv", "=", "Builder", ".", "CreateCall", "(", "Decl", ",", "{", "Num", ",", "Den", "}", ")", ";", "}", "if", "(", "NewFDiv", ")", "{"], "ground_truth": ["FDiv", ".", "replaceAllUsesWith", "(", "NewFDiv", ")", ";"], "File": "AMDGPUCodeGenPrepare5", "Func": "visitFDiv", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12523, "Length": 204, "Cover_Rate": 0.5024630541871922, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "bool", "Is64Bit", "=", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Reg", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addDef", "(", "Reg", ")", ".", "addUse", "(", "Reg", ")", ";"], "File": "AArch64SpeculationHardening", "Func": "makeGPRSpeculationSafe", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12524, "Length": 58, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask8", ")", "__builtin_ia32_cmpw128_mask", "(", "(", "__v8hi", ")", "__X", ",", "(", "__v8hi", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin", "Func": "_mm_cmpge_epi16_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12525, "Length": 26, "Cover_Rate": 0.5416666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "--", "I", ";", "}", "if", "(", "AllowModify", "&&", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "MBB", ".", "isLayoutSuccessor", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "MBB", ".", "instr_end", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "instr_begin", "(", ")", ")", "return", "false", ";", "--", "I", ";", "}", "if", "(", "!", "isUnpredicatedTerminator", "(", "I", ")", ")", "return", "false", ";", "MachineInstr", "*", "LastInst", "=", "I", ";", "MachineInstr", "*", "SecondLastInst", "=", "nullptr", ";", "do", "{", "if", "(", "&", "*", "I", "!=", "LastInst", "&&", "!", "I", "->", "isBundle", "(", ")", "&&", "isUnpredicatedTerminator", "(", "I", ")", ")", "{", "if", "(", "!", "SecondLastInst", ")", "SecondLastInst", "=", "I", ";", "else", "return", "true", ";", "}", "if", "(", "I", "==", "MBB", ".", "instr_begin", "(", ")", ")", "break", ";", "--", "I", ";", "}", "while", "(", "I", ")", ";", "int", "LastOpcode", "=", "LastInst", "->", "getOpcode", "(", ")", ";", "bool", "LastOpcodeHasJMP_c", "=", "PredOpcodeHasJMP_c", "(", "LastOpcode", ")", ";", "bool", "LastOpcodeHasNot", "=", "PredOpcodeHasNot", "(", "LastOpcode", ")", ";", "if", "(", "LastInst", "&&", "!", "SecondLastInst", ")", "{", "if", "(", "LastOpcode", "==", "<STR_LIT>", ")", "{", "TBB", "=", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "return", "false", ";", "}", "if", "(", "LastOpcode", "==", "<STR_LIT>", ")", "{", "TBB", "=", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "false", ";", "}", "if", "(", "LastOpcodeHasJMP_c", ")", "{", "TBB", "=", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "LastOpcodeHasNot", ")", "{", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "}", "Cond", ".", "push_back", "(", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "false", ";", "}", "return", "true", ";", "}", "int", "SecLastOpcode", "=", "SecondLastInst", "->", "getOpcode", "(", ")", ";", "bool", "SecLastOpcodeHasJMP_c", "=", "PredOpcodeHasJMP_c", "(", "SecLastOpcode", ")", ";", "bool", "SecLastOpcodeHasNot", "=", "PredOpcodeHasNot", "(", "SecLastOpcode", ")", ";", "if", "(", "SecLastOpcodeHasJMP_c", "&&", "(", "LastOpcode", "==", "<STR_LIT>", ")", ")", "{", "TBB", "=", "SecondLastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "SecLastOpcodeHasNot", ")", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["Cond", ".", "push_back", "(", "SecondLastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "HexagonInstrInfo33", "Func": "AnalyzeBranch", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12526, "Length": 381, "Cover_Rate": 0.598116169544741, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NODE_NAME_CASE", "(", "BRANCH_COND", ")", ";", "NODE_NAME_CASE", "(", "ENDPGM", ")", "NODE_NAME_CASE", "(", "RETURN", ")", "NODE_NAME_CASE", "(", "DWORDADDR", ")", "NODE_NAME_CASE", "(", "FRACT", ")", "NODE_NAME_CASE", "(", "SETCC", ")", "NODE_NAME_CASE", "(", "CLAMP", ")", "NODE_NAME_CASE", "(", "COS_HW", ")", "NODE_NAME_CASE", "(", "<ISA_LIT>N_HW", ")", "NODE_NAME_CASE", "(", "FMAX_LEGACY", ")", "NODE_NAME_CASE", "(", "FMIN_LEGACY", ")", "NODE_NAME_CASE", "(", "FMAX3", ")", "NODE_NAME_CASE", "(", "SMAX3", ")", "NODE_NAME_CASE", "(", "UMAX3", ")", "NODE_NAME_CASE", "(", "FMIN3", ")", "NODE_NAME_CASE", "(", "SMIN3", ")", "NODE_NAME_CASE", "(", "UMIN3", ")", "NODE_NAME_CASE", "(", "FMED3", ")", "NODE_NAME_CASE", "(", "SMED3", ")", "NODE_NAME_CASE", "(", "UMED3", ")", "NODE_NAME_CASE", "(", "URECIP", ")", "NODE_NAME_CASE", "(", "DIV_SCALE", ")", "NODE_NAME_CASE", "(", "DIV_FMAS", ")", "NODE_NAME_CASE", "(", "DIV_FIXUP", ")", "NODE_NAME_CASE", "(", "TRIG_PREOP", ")", "NODE_NAME_CASE", "(", "RCP", ")", "NODE_NAME_CASE", "(", "RSQ", ")", "NODE_NAME_CASE", "(", "RCP_LEGACY", ")", "NODE_NAME_CASE", "(", "RSQ_LEGACY", ")", "NODE_NAME_CASE", "(", "FMUL_LEGACY", ")", "NODE_NAME_CASE", "(", "RSQ_CLAMP", ")", "NODE_NAME_CASE", "(", "LDEXP", ")", "NODE_NAME_CASE", "(", "FP_CLASS", ")", "NODE_NAME_CASE", "(", "DOT4", ")", "NODE_NAME_CASE", "(", "CARRY", ")", "NODE_NAME_CASE", "(", "BORROW", ")", "NODE_NAME_CASE", "(", "BFE_U32", ")", "NODE_NAME_CASE", "(", "BFE_I32", ")", "NODE_NAME_CASE", "(", "BFI", ")", "NODE_NAME_CASE", "(", "BFM", ")", "NODE_NAME_CASE", "(", "FFBH_U32", ")", "NODE_NAME_CASE", "(", "FFBH_I32", ")", "NODE_NAME_CASE", "(", "MUL_U24", ")", "NODE_NAME_CASE", "(", "MUL_I24", ")", "NODE_NAME_CASE", "(", "MAD_U24", ")", "NODE_NAME_CASE", "(", "MAD_I24", ")", "NODE_NAME_CASE", "(", "TEXTURE_FETCH", ")", "NODE_NAME_CASE", "(", "EXPORT", ")", "NODE_NAME_CASE", "(", "CONST_ADDRESS", ")", "NODE_NAME_CASE", "(", "REGISTER_LOAD", ")", "NODE_NAME_CASE", "(", "REGISTER_STORE", ")", "NODE_NAME_CASE", "(", "LOAD_INPUT", ")", "NODE_NAME_CASE", "(", "SAMPLE", ")", "NODE_NAME_CASE", "(", "SAMPLEB", ")", "NODE_NAME_CASE", "(", "SAMPLED", ")", "NODE_NAME_CASE", "(", "SAMPLEL", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE0", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE1", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE2", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE3", ")", "NODE_NAME_CASE", "(", "BUILD_VERTICAL_VECTOR", ")", "NODE_NAME_CASE", "(", "CONST_DATA_PTR", ")", "NODE_NAME_CASE", "(", "PC_ADD_REL_OFFSET", ")", "NODE_NAME_CASE", "(", "KILL", ")", "case", "<STR_LIT>", ":", "break", ";"], "ground_truth": ["NODE_NAME_CASE", "(", "SENDMSG", ")", "NODE_NAME_CASE", "(", "INTERP_MOV", ")", "NODE_NAME_CASE", "(", "INTERP_P1", ")", "NODE_NAME_CASE", "(", "INTERP_P2", ")", "NODE_NAME_CASE", "(", "STORE_MSKOR", ")", "NODE_NAME_CASE", "(", "LOAD_CONSTANT", ")", "NODE_NAME_CASE", "(", "TBUFFER_STORE_FORMAT", ")", "NODE_NAME_CASE", "(", "ATOMIC_CMP_SWAP", ")", "NODE_NAME_CASE", "(", "ATOMIC_INC", ")", "NODE_NAME_CASE", "(", "ATOMIC_DEC", ")", "case", "<STR_LIT>", ":", "break", ";"], "File": "AMDGPUISelLowering102", "Func": "getTargetNodeName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12527, "Length": 307, "Cover_Rate": 0.8647887323943662, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>GNULDBackend", "::", "<ISA_LIT>GNULDBackend", "(", "const", "LinkerConfig", "&", "pConfig", ",", "GNUInfo", "*", "pInfo", ")", ":", "GNULDBackend", "(", "pConfig", ",", "pInfo", ")", ",", "m_pRelocator", "(", "NULL", ")", ",", "m_pGOT", "(", "NULL", ")", ",", "m_pPLT", "(", "NULL", ")", ",", "m_pRelDyn", "(", "NULL", ")", ",", "m_pRelPLT", "(", "NULL", ")", ",", "m_pAttrData", "(", "NULL", ")", ",", "m_pDynamic", "(", "NULL", ")", ",", "m_pGOTSymbol", "(", "NULL", ")", ",", "m_pEXIDXStart", "(", "NULL", ")", ",", "m_pEXIDXEnd", "(", "NULL", ")", ",", "m_pEXIDX", "(", "NULL", ")", ",", "m_pEXTAB", "(", "NULL", ")", ",", "m_pAttributes", "(", "NULL", ")", "{"], "ground_truth": ["}"], "File": "ARMLDBackend", "Func": "ARMGNULDBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12528, "Length": 87, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "type", "&&", "TYPE_MODE", "(", "type", ")", "==", "BLKmode", "&&", "TREE_CODE", "(", "TYPE_SIZE", "(", "type", ")", ")", "==", "INTEGER_CST", "&&", "(", "size", "=", "int_size_in_bytes", "(", "type", ")", ")", ">", "UNITS_PER_WORD", "&&", "(", "size", "%", "UNITS_PER_WORD", "!=", "<NUM_LIT>", ")", "&&", "(", "reg", "+", "mcore_num_arg_regs", "(", "mode", ",", "type", ")", "<=", "(", "FIRST_PARM_REG", "+", "NPARM_REGS", ")", ")", ")", "{", "rtx", "arg_regs", "[", "NPARM_REGS", "]", ";", "int", "nregs", ";", "rtx", "result", ";", "rtvec", "rtvec", ";"], "ground_truth": ["for", "(", "nregs", "=", "<NUM_LIT>", ";", "size", ">", "<NUM_LIT>", ";", "size", "-=", "UNITS_PER_WORD", ")", "{"], "File": "mcore", "Func": "handle_structs_in_regs", "Target": "mcore", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12529, "Length": 88, "Cover_Rate": 0.43349753694581283, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", ";", "}", "if", "(", "MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "{", "}", "else", "{", "printOperand", "(", "MI", ",", "OpNum", "+", "<NUM_LIT>", ",", "STI", ",", "O", ")", ";", "}", "if", "(", "MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", "&&", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "{", "O", "<<", "<STR_LIT>", ";", "}", "else", "{", "}", "}", "else", "{", "O", "<<", "<STR_LIT>", ";", "if", "(", "MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "{", "}", "else", "{", "printOperand", "(", "MI", ",", "OpNum", "+", "<NUM_LIT>", ",", "STI", ",", "O", ")", ";", "}", "if", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "{", "}", "else", "{", "O", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "OpNum", ",", "STI", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "VEInstPrinter", "Func": "printMemASXOperand", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12530, "Length": 246, "Cover_Rate": 0.7663551401869159, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "EnableMaskedGatherScatters", ")", "return", "false", ";", "auto", "&", "TPC", "=", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ";", "auto", "&", "TM", "=", "TPC", ".", "getTM", "<", "TargetMachine", ">", "(", ")", ";", "auto", "*", "ST", "=", "&", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", "F", ")", ";", "if", "(", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "SmallVector", "<", "IntrinsicInst", "*", ",", "<NUM_LIT>", ">", "Gathers", ";", "SmallVector", "<", "IntrinsicInst", "*", ",", "<NUM_LIT>", ">", "Scatters", ";", "for", "(", "BasicBlock", "&", "BB", ":", "F", ")", "{", "for", "(", "Instruction", "&", "I", ":", "BB", ")", "{", "IntrinsicInst", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ";", "if", "(", "II", "&&", "II", "->", "getIntrinsicID", "(", ")", "==", "<STR_LIT>", ")", "Gathers", ".", "push_back", "(", "II", ")", ";", "else", "if", "(", "II", "&&", "II", "->", "getIntrinsicID", "(", ")", "==", "<STR_LIT>", ")", "Scatters", ".", "push_back", "(", "II", ")", ";", "}"], "ground_truth": ["}"], "File": "MVEGatherScatterLowering15", "Func": "runOnFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12531, "Length": 149, "Cover_Rate": 0.7376237623762376, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "!", "Subtarget", "->", "hasUnalignedScratchAccess", "(", ")", "&&", "(", "AddrSpace", "==", "<ISA_LIT>AS", "::", "PRIVATE_ADDRESS", "||", "AddrSpace", "==", "<ISA_LIT>AS", "::", "FLAT_ADDRESS", ")", ")", "{", "bool", "AlignedBy4", "=", "Align", ">=", "<NUM_LIT>", ";", "if", "(", "IsFast", ")", "*", "IsFast", "=", "AlignedBy4", ";", "return", "AlignedBy4", ";", "}", "if", "(", "Subtarget", "->", "hasUnalignedBufferAccess", "(", ")", ")", "{", "if", "(", "IsFast", ")", "{", "*", "IsFast", "=", "(", "AddrSpace", "==", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", "||", "AddrSpace", "==", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS_32BIT", ")", "?", "(", "Align", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", ":", "true", ";"], "ground_truth": ["}"], "File": "SIISelLowering106", "Func": "allowsMisalignedMemoryAccessesImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12532, "Length": 87, "Cover_Rate": 0.45549738219895286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LC", "=", "RTLIB", "::", "getFPEXT", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";"], "ground_truth": ["return", "LowerF128Call", "(", "Op", ",", "DAG", ",", "LC", ")", ";"], "File": "AArch64ISelLowering (2)", "Func": "LowerFP_EXTEND", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12533, "Length": 34, "Cover_Rate": 0.4927536231884058, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";"], "ground_truth": ["return", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";"], "File": "MSP430ISelDAGToDAG42", "Func": "runOnMachineFunction", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12534, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Error", "(", "ErrorLoc", ",", "<STR_LIT>", ")", ";", "}", "case", "Match_MnemonicFail", ":", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "case", "Match_RequiresDifferentSrcAndDst", ":", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "case", "Match_Immz", ":", "return", "Error", "(", "RefineErrorLoc", "(", "IDLoc", ",", "Operands", ",", "ErrorInfo", ")", ",", "<STR_LIT>", ")", ";", "case", "Match_UImm1_0", ":", "return", "Error", "(", "RefineErrorLoc", "(", "IDLoc", ",", "Operands", ",", "ErrorInfo", ")", ",", "<STR_LIT>", ")", ";", "case", "Match_UImm2_0", ":", "return", "Error", "(", "RefineErrorLoc", "(", "IDLoc", ",", "Operands", ",", "ErrorInfo", ")", ",", "<STR_LIT>", ")", ";", "case", "Match_UImm2_1", ":", "return", "Error", "(", "RefineErrorLoc", "(", "IDLoc", ",", "Operands", ",", "ErrorInfo", ")", ",", "<STR_LIT>", ")", ";", "case", "Match_UImm3_0", ":", "return", "Error", "(", "RefineErrorLoc", "(", "IDLoc", ",", "Operands", ",", "ErrorInfo", ")", ",", "<STR_LIT>", ")", ";", "case", "Match_UImm4_0", ":"], "ground_truth": ["return", "Error", "(", "RefineErrorLoc", "(", "IDLoc", ",", "Operands", ",", "ErrorInfo", ")", ",", "<STR_LIT>", ")", ";"], "File": "MipsAsmParser59", "Func": "MatchAndEmitInstruction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12535, "Length": 139, "Cover_Rate": 0.4212121212121212, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_cvtepu64_pd", "(", "__m512d", "__W", ",", "__mmask8", "__U", ",", "__m512i", "__A", ")", "{", "return", "(", "__m512d", ")", "__builtin_ia32_cvtuqq2pd512_mask", "(", "(", "__v8di", ")", "__A", ",", "(", "__v8df", ")", "__W", ",", "(", "__mmask8", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512dqintrin", "Func": "_mm512_mask_cvtepu64_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12536, "Length": 50, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>Subtarget", "::", "initializeEnvironment", "(", ")", "{", "StackAlignment", "=", "<NUM_LIT>", ";", "DarwinDirective", "=", "<STR_LIT>", ";", "HasMFOCRF", "=", "false", ";", "Has64BitSupport", "=", "false", ";", "Use64BitRegs", "=", "false", ";", "UseCRBits", "=", "false", ";", "HasAltivec", "=", "false", ";", "HasQPX", "=", "false", ";", "HasFCPSGN", "=", "false", ";", "HasFSQRT", "=", "false", ";", "HasFRE", "=", "false", ";", "HasFRES", "=", "false", ";", "HasFRSQRTE", "=", "false", ";", "HasFRSQRTES", "=", "false", ";", "HasRecipPrec", "=", "false", ";", "HasSTFIWX", "=", "false", ";"], "ground_truth": ["HasLFIWAX", "=", "false", ";"], "File": "PPCSubtarget4", "Func": "initializeEnvironment", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12537, "Length": 75, "Cover_Rate": 0.635593220338983, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int16x8_t", ")", "__builtin_neon_vreinterpretv8hiv16qi", "(", "(", "int8x16_t", ")", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vreinterpretq_s16_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12538, "Length": 13, "Cover_Rate": 0.6842105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vornq_m_f32", "(", "float32x4_t", "__inactive", ",", "float32x4_t", "__a", ",", "float32x4_t", "__b", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__builtin_mve_vornq_m_fv4sf", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vornq_m_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12539, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegKind", "=", "IS_SPECIAL", ";", "}", "else", "{", "unsigned", "RegNumIndex", "=", "<NUM_LIT>", ";", "if", "(", "RegName", "[", "<NUM_LIT>", "]", "==", "'v'", ")", "{", "RegNumIndex", "=", "<NUM_LIT>", ";", "RegKind", "=", "IS_VGPR", ";", "}", "else", "if", "(", "RegName", "[", "<NUM_LIT>", "]", "==", "'s'", ")", "{", "RegNumIndex", "=", "<NUM_LIT>", ";", "RegKind", "=", "IS_SGPR", ";", "}", "else", "if", "(", "RegName", ".", "startswith", "(", "<STR_LIT>", ")", ")", "{", "RegNumIndex", "=", "strlen", "(", "<STR_LIT>", ")", ";", "RegKind", "=", "IS_TTMP", ";", "}", "else", "{", "return", "false", ";", "}", "if", "(", "RegName", ".", "size", "(", ")", ">", "RegNumIndex", ")", "{", "if", "(", "RegName", ".", "substr", "(", "RegNumIndex", ")", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "RegNum", ")", ")", "return", "false", ";", "Parser", ".", "Lex", "(", ")", ";", "RegWidth", "=", "<NUM_LIT>", ";", "}", "else", "{", "Parser", ".", "Lex", "(", ")", ";", "int64_t", "RegLo", ",", "RegHi", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "LBrac", ")", ")", "return", "false", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "RegLo", ")", ")", "return", "false", ";", "const", "bool", "isRBrace", "=", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "RBrac", ")", ";", "if", "(", "!", "isRBrace", "&&", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "return", "false", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "isRBrace", ")", "{", "RegHi", "=", "RegLo", ";", "}", "else", "{", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "RegHi", ")", ")", "return", "false", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RBrac", ")", ")", "return", "false", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "RegNum", "=", "(", "unsigned", ")", "RegLo", ";", "RegWidth", "=", "(", "RegHi", "-", "RegLo", ")", "+", "<NUM_LIT>", ";", "}", "}"], "ground_truth": ["}", "else", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "LBrac", ")", ")", "{"], "File": "AMDGPUAsmParser10", "Func": "ParseAMDGPURegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12540, "Length": 294, "Cover_Rate": 0.4206008583690987, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Add", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "OpVT", ",", "RHS", ",", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getSetCC", "(", "DL", ",", "VT", ",", "Add", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "OpVT", ")", ",", "CC", ")", ";", "}", "if", "(", "RHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isNullConstant", "(", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "RHS", ".", "hasOneUse", "(", ")", ")", "{", "SDValue", "Add", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "OpVT", ",", "LHS", ",", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getSetCC", "(", "DL", ",", "VT", ",", "Add", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "OpVT", ")", ",", "CC", ")", ";", "}", "if", "(", "SDValue", "V", "=", "combineVectorSizedSetCCEquality", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "}", "if", "(", "VT", ".", "isVector", "(", ")", "&&", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "&&", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", "||", "<STR_LIT>", "(", "CC", ")", ")", ")", "{", "if", "(", "LHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "CC", "=", "<STR_LIT>", "(", "CC", ")", ";", "}", "bool", "IsSEXT0", "=", "(", "LHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "(", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", ";", "bool", "IsVZero1", "=", "<STR_LIT>", "(", "RHS", ".", "getNode", "(", ")", ")", ";", "if", "(", "IsSEXT0", "&&", "IsVZero1", ")", "{", "assert", "(", "VT", "==", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "CC", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ";", "if", "(", "CC", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ";", "if", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNOT", "(", "DL", ",", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "VT", ")", ";", "assert", "(", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "return", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "}", "if", "(", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "!", "Subtarget", ".", "hasBWI", "(", ")", "&&", "VT", ".", "isVector", "(", ")", "&&", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "&&", "VT", ".", "getVectorNumElements", "(", ")", ">", "<NUM_LIT>", "&&", "(", "OpVT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "||", "OpVT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", ")", "{", "SDValue", "Setcc", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "OpVT", ",", "LHS", ",", "RHS", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Setcc", ")", ";", "}", "if", "(", "Subtarget", ".", "hasSSE1", "(", ")", "&&", "!", "Subtarget", ".", "hasSSE2", "(", ")", "&&", "VT", "==", "<STR_LIT>", "&&", "LHS", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "return", "LowerVSETCC", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "Subtarget", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering", "Func": "combineSetCC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12541, "Length": 504, "Cover_Rate": 0.7379209370424598, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TREE_CODE", "(", "*", "node", ")", "!=", "FUNCTION_TYPE", "&&", "TREE_CODE", "(", "*", "node", ")", "!=", "METHOD_TYPE", "&&", "TREE_CODE", "(", "*", "node", ")", "!=", "FIELD_DECL", "&&", "TREE_CODE", "(", "*", "node", ")", "!=", "TYPE_DECL", ")", "{", "warning", "(", "OPT_Wattributes", ",", "<STR_LIT>", ",", "name", ")", ";", "*", "no_add_attrs", "=", "true", ";", "return", "NULL_TREE", ";"], "ground_truth": ["}"], "File": "i3864", "Func": "ix86_handle_abi_attribute", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12542, "Length": 53, "Cover_Rate": 0.363013698630137, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>BitSimplify", "::", "getSubregMask", "(", "const", "BitTracker", "::", "RegisterRef", "&", "RR", ",", "unsigned", "&", "Begin", ",", "unsigned", "&", "Width", ",", "MachineRegisterInfo", "&", "MRI", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", ".", "getRegClass", "(", "RR", ".", "Reg", ")", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "assert", "(", "RR", ".", "Sub", "==", "<NUM_LIT>", ")", ";", "Begin", "=", "<NUM_LIT>", ";", "Width", "=", "<NUM_LIT>", ";", "return", "true", ";", "}", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "if", "(", "RR", ".", "Sub", "==", "<NUM_LIT>", ")", "{", "Begin", "=", "<NUM_LIT>", ";", "Width", "=", "<NUM_LIT>", ";", "return", "true", ";", "}", "assert", "(", "RR", ".", "Sub", "==", "<STR_LIT>", "||", "RR", ".", "Sub", "==", "<STR_LIT>", ")", ";", "Width", "=", "<NUM_LIT>", ";", "Begin", "=", "(", "RR", ".", "Sub", "==", "<STR_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "HexagonBitSimplify (2)", "Func": "getSubregMask", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12543, "Length": 137, "Cover_Rate": 0.9256756756756757, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CLEAR_HARD_REG_SET", "(", "caller_saved_set", ")", ";", "CLEAR_HARD_REG_SET", "(", "callee_saved_set", ")", ";", "add_range_to_hard_reg_set", "(", "&", "caller_saved_set", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "*", "<NUM_LIT>", ")", ";"], "ground_truth": ["add_range_to_hard_reg_set", "(", "&", "caller_saved_set", ",", "FIRST_ARG_REGNUM", ",", "LAST_ARG_REGNUM", "+", "<NUM_LIT>", "-", "FIRST_ARG_REGNUM", ")", ";"], "File": "pru", "Func": "pru_hard_regno_call_part_clobbered", "Target": "pru", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12544, "Length": 36, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "const", "GCNSubtarget", "&", "STI", "=", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "if", "(", "STI", ".", "dumpCode", "(", ")", ")", "{", "DisasmLines", ".", "push_back", "(", "MF", "->", "getName", "(", ")", ".", "str", "(", ")", "+", "<STR_LIT>", ")", ";", "DisasmLineMaxLen", "=", "std", "::", "max", "(", "DisasmLineMaxLen", ",", "DisasmLines", ".", "back", "(", ")", ".", "size", "(", ")", ")", ";", "HexLines", ".", "push_back", "(", "<STR_LIT>", ")", ";", "}", "AsmPrinter", "::", "EmitFunctionEntryLabel", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter30", "Func": "EmitFunctionEntryLabel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12545, "Length": 75, "Cover_Rate": 0.3826530612244898, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "static", "const", "char", "*", "<ISA_LIT>CondCodeToString", "(", "<STR_LIT>", "CC", ")", "{", "switch", "(", "CC", ")", "{", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "VE", "Func": "VECondCodeToString", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12546, "Length": 149, "Cover_Rate": 0.7412935323383084, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCInstrInfo", "*", "X", "=", "new", "MCInstrInfo", "(", ")", ";"], "ground_truth": ["Init<ISA_LIT>MCInstrInfo", "(", "X", ")", ";"], "File": "LM32MCTargetDesc", "Func": "createLM32MCInstrInfo", "Target": "LM32", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12547, "Length": 14, "Cover_Rate": 0.56, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "User", "=", "*", "UI", ";", "if", "(", "!", "User", "->", "isMachineOpcode", "(", ")", ")", "return", "false", ";", "switch", "(", "User", "->", "getMachineOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "Bits", "<", "<NUM_LIT>", ")", "return", "false", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "Bits", "<", "Subtarget", "->", "getXLen", "(", ")", "-", "User", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ")", "return", "false", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "UI", ".", "getOperandNo", "(", ")", "!=", "<NUM_LIT>", "||", "Bits", "<", "<NUM_LIT>", ")", "return", "false", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "UI", ".", "getOperandNo", "(", ")", "!=", "<NUM_LIT>", "||", "Bits", "<", "<NUM_LIT>", ")", "return", "false", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "UI", ".", "getOperandNo", "(", ")", "!=", "<NUM_LIT>", "||", "Bits", "<", "<NUM_LIT>", ")", "return", "false", ";", "break", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "RISCVISelDAGToDAG31", "Func": "hasAllNBitUsers", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12548, "Length": 210, "Cover_Rate": 0.5134474327628362, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "report_fatal_error", "(", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ";", "MachineIRBuilder", "MIRBuilder", ";", "MIRBuilder", ".", "setMF", "(", "*", "MBB", ".", "getParent", "(", ")", ")", ";", "MIRBuilder", ".", "setMBB", "(", "MBB", ")", ";", "int", "LocalBytesAdded", "=", "<NUM_LIT>", ";", "int", "InstsAdded", "=", "<NUM_LIT>", ";", "if", "(", "Cond", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "{", "assert", "(", "TBB", "!=", "nullptr", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "auto", "falseBlock", "=", "FBB", ";", "auto", "MIB", "=", "MIRBuilder", ".", "buildInstr", "(", "<STR_LIT>", ")", ".", "addUse", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "if", "(", "falseBlock", ")", "{", "MIB", ".", "addMBB", "(", "falseBlock", ")", ";", "}", "LocalBytesAdded", "=", "<NUM_LIT>", ";", "InstsAdded", "=", "<NUM_LIT>", ";", "}", "else", "{", "assert", "(", "!", "FBB", "&&", "<STR_LIT>", ")", ";", "if", "(", "TBB", ")", "{", "if", "(", "MBB", ".", "empty", "(", ")", ")", "{", "MIRBuilder", ".", "buildInstr", "(", "<STR_LIT>", ")", ".", "addMBB", "(", "TBB", ")", ";", "LocalBytesAdded", "=", "<NUM_LIT>", ";", "}", "else", "{", "auto", "MI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "if", "(", "MI", ".", "isValid", "(", ")", "&&", "!", "MI", "->", "isKnownSentinel", "(", ")", "&&", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "MI", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", "{", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setMBB", "(", "TBB", ")", ";", "}", "else", "{", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateMBB", "(", "TBB", ")", ")", ";", "}", "}", "else", "{", "MIRBuilder", ".", "buildInstr", "(", "<STR_LIT>", ")", ".", "addMBB", "(", "TBB", ")", ";", "LocalBytesAdded", "=", "<NUM_LIT>", ";", "}", "}", "InstsAdded", "=", "<NUM_LIT>", ";", "}"], "ground_truth": ["}"], "File": "SPIRVInstrInfo1", "Func": "insertBranch", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12549, "Length": 268, "Cover_Rate": 0.8297213622291022, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m128d", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_add_sd", "(", "__m128d", "__A", ",", "__m128d", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128d", ")", "__builtin_ia32_addsd", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__B", ")", ";"], "File": "emmintrin4", "Func": "_mm_add_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12550, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int8x16_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve_types___arm_vreinterpretq_s8_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12551, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isBaseImmOffset", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{"], "ground_truth": ["return", "getAddrMode", "(", "MI", ")", "==", "<STR_LIT>", ";"], "File": "HexagonInstrInfo (2)2", "Func": "isBaseImmOffset", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12552, "Length": 20, "Cover_Rate": 0.8695652173913043, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "X86ISelDAGToDAG (2)", "Func": "getPassName", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12553, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "offset", ">=", "cfun_frame_layout", ".", "f8_offset", ")", "next_fpr", "=", "i", ";", "}", "if", "(", "!", "TARGET_PACKED_STACK", ")", "next_fpr", "=", "cfun_save_high_fprs_p", "?", "FPR15_REGNUM", ":", "<NUM_LIT>", ";", "if", "(", "flag_stack_usage_info", ")", "current_function_static_stack_size", "=", "cfun_frame_layout", ".", "frame_size", ";", "if", "(", "cfun_frame_layout", ".", "frame_size", ">", "<NUM_LIT>", ")", "{", "rtx", "frame_off", "=", "GEN_INT", "(", "-", "cfun_frame_layout", ".", "frame_size", ")", ";", "rtx", "real_frame_off", ";", "if", "(", "s390_stack_size", ")", "{", "HOST_WIDE_INT", "stack_guard", ";", "if", "(", "s390_stack_guard", ")", "stack_guard", "=", "s390_stack_guard", ";", "else", "{", "stack_guard", "=", "<NUM_LIT>", ";", "while", "(", "stack_guard", "<", "cfun_frame_layout", ".", "frame_size", ")", "stack_guard", "<<=", "<NUM_LIT>", ";", "}", "if", "(", "cfun_frame_layout", ".", "frame_size", ">=", "s390_stack_size", ")", "{", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ",", "current_function_name", "(", ")", ",", "cfun_frame_layout", ".", "frame_size", ",", "s390_stack_size", ")", ";", "emit_insn", "(", "gen_trap", "(", ")", ")", ";", "}", "else", "{", "if", "(", "stack_guard", ">=", "s390_stack_size", ")", "{", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ",", "current_function_name", "(", ")", ",", "cfun_frame_layout", ".", "frame_size", ")", ";", "}", "else", "{", "HOST_WIDE_INT", "stack_check_mask", "=", "(", "(", "s390_stack_size", "-", "<NUM_LIT>", ")", "&", "~", "(", "stack_guard", "-", "<NUM_LIT>", ")", ")", ";", "rtx", "t", "=", "gen_rtx_AND", "(", "Pmode", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "stack_check_mask", ")", ")", ";", "if", "(", "TARGET_64BIT", ")", "emit_insn", "(", "gen_ctrapdi4", "(", "gen_rtx_EQ", "(", "VOIDmode", ",", "t", ",", "const0_rtx", ")", ",", "t", ",", "const0_rtx", ",", "const0_rtx", ")", ")", ";", "else", "emit_insn", "(", "gen_ctrapsi4", "(", "gen_rtx_EQ", "(", "VOIDmode", ",", "t", ",", "const0_rtx", ")", ",", "t", ",", "const0_rtx", ",", "const0_rtx", ")", ")", ";", "}", "}", "}", "if", "(", "s390_warn_framesize", ">", "<NUM_LIT>", "&&", "cfun_frame_layout", ".", "frame_size", ">=", "s390_warn_framesize", ")", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", ",", "current_function_name", "(", ")", ",", "cfun_frame_layout", ".", "frame_size", ")", ";", "if", "(", "s390_warn_dynamicstack_p", "&&", "cfun", "->", "calls_alloca", ")", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", ",", "current_function_name", "(", ")", ")", ";", "if", "(", "TARGET_BACKCHAIN", "||", "next_fpr", ")", "insn", "=", "emit_insn", "(", "gen_move_insn", "(", "temp_reg", ",", "stack_pointer_rtx", ")", ")", ";", "if", "(", "DISP_IN_RANGE", "(", "INTVAL", "(", "frame_off", ")", ")", ")", "{", "insn", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "stack_pointer_rtx", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "frame_off", ")", ")", ";", "insn", "=", "emit_insn", "(", "insn", ")", ";", "}", "else", "{", "if", "(", "!", "CONST_OK_FOR_K", "(", "INTVAL", "(", "frame_off", ")", ")", ")", "frame_off", "=", "force_const_mem", "(", "Pmode", ",", "frame_off", ")", ";", "insn", "=", "emit_insn", "(", "gen_add2_insn", "(", "stack_pointer_rtx", ",", "frame_off", ")", ")", ";", "annotate_constant_pool_refs", "(", "&", "PATTERN", "(", "insn", ")", ")", ";", "}"], "ground_truth": ["RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";"], "File": "s3904", "Func": "s390_emit_prologue", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12554, "Length": 396, "Cover_Rate": 0.3639705882352941, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "set_dst", "(", "void", ")", "const", "{", "return", "set_rtx", "==", "NULL_RTX", "?", "NULL_RTX", ":", "XEXP", "(", "set_rtx", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "sh", "Func": "treg_combine_set_dst", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12555, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>TargetInfo", "(", ")", "{", "RegisterTarget", "<", "Triple", "::", "cahp", ">", "X", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "CAHPTargetInfo", "Func": "LLVMInitializeCAHPTargetInfo", "Target": "CAHP", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12556, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "JT", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PtrVT", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "Result", ")", ";"], "File": "SystemZISelLowering (2)1", "Func": "lowerJumpTable", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12557, "Length": 48, "Cover_Rate": 0.7272727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "for", "(", "MachineBasicBlock", "*", "MBB", ":", "JTBBs", ")", "{", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "MBB", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ";"], "ground_truth": ["if", "(", "isPositionIndependent", "(", ")", "||", "Subtarget", "->", "isROPI", "(", ")", "||", "Subtarget", "->", "isPIP", "(", ")", ")", "Expr", "=", "MCBinaryExpr", "::", "createSub", "(", "Expr", ",", "MCSymbolRefExpr", "::", "create", "(", "JTISymbol", ",", "OutContext", ")", ",", "OutContext", ")", ";"], "File": "ARMAsmPrinter2", "Func": "EmitJumpTableAddrs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12558, "Length": 83, "Cover_Rate": 0.3824884792626728, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "bool", "addPassesToEmitMC", "(", "PassManagerBase", "&", ",", "MCContext", "*", "&", ",", "raw_ostream", "&", ",", "bool", "=", "true", ")", "{"], "ground_truth": ["return", "true", ";"], "File": "NVPTXTargetMachine13", "Func": "addPassesToEmitMC", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12559, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_ternarylogic_epi32", "(", "__m128i", "__A", ",", "__m128i", "__B", ",", "__m128i", "__C", ",", "const", "int", "__imm", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_pternlogd128_mask", "(", "(", "__v4si", ")", "__A", ",", "(", "__v4si", ")", "__B", ",", "(", "__v4si", ")", "__C", ",", "__imm", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_ternarylogic_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12560, "Length": 60, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "setFeatureBits", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveSetMicro<ISA_LIT>", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "selectArch", "(", "<STR_LIT>", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveSet<ISA_LIT>1", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "selectArch", "(", "<STR_LIT>", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveSet<ISA_LIT>2", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "selectArch", "(", "<STR_LIT>", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveSet<ISA_LIT>3", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "selectArch", "(", "<STR_LIT>", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveSet<ISA_LIT>4", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "selectArch", "(", "<STR_LIT>", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveSet<ISA_LIT>5", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "selectArch", "(", "<STR_LIT>", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveSet<ISA_LIT>32", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "selectArch", "(", "<STR_LIT>", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveSet<ISA_LIT>32R2", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "selectArch", "(", "<STR_LIT>", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveSet<ISA_LIT>32R3", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "selectArch", "(", "<STR_LIT>", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveSet<ISA_LIT>32R5", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "selectArch", "(", "<STR_LIT>", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveSet<ISA_LIT>32R6", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "selectArch", "(", "<STR_LIT>", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveSet<ISA_LIT>64", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "selectArch", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["getTargetStreamer", "(", ")", ".", "emitDirectiveSet<ISA_LIT>64R2", "(", ")", ";"], "File": "MipsAsmParser22", "Func": "parseSetFeature", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12561, "Length": 236, "Cover_Rate": 0.4478178368121442, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "s390_adjust_priority", "(", "rtx", "insn", "ATTRIBUTE_UNUSED", ",", "int", "priority", ")", "{", "if", "(", "!", "INSN_P", "(", "insn", ")", ")", "return", "priority", ";", "if", "(", "s390_tune", "!=", "PROCESSOR_2084_Z990", "&&", "s390_tune", "!=", "PROCESSOR_2094_Z9_109", ")", "return", "priority", ";", "switch", "(", "s390_safe_attr_type", "(", "insn", ")", ")", "{", "case", "TYPE_FSTOREDF", ":", "case", "TYPE_FSTORESF", ":"], "ground_truth": ["priority", "=", "priority", "<<", "<NUM_LIT>", ";"], "File": "s3903", "Func": "s390_adjust_priority", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12562, "Length": 56, "Cover_Rate": 0.691358024691358, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BaseTAI", "(", "TM", ")", "{", "const", "<ISA_LIT>Subtarget", "*", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";"], "ground_truth": ["BaseTAI", "::", "AsmTransCBE", "=", "x86_asm_table", ";"], "File": "X86TargetAsmInfo", "Func": "X86TargetAsmInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12563, "Length": 26, "Cover_Rate": 0.5652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeGPRNoX0X2RegisterClass", "(", "MCInst", "&", "Inst", ",", "uint64_t", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", "==", "<NUM_LIT>", ")", "{", "return", "MCDisassembler", "::", "Fail", ";", "}"], "ground_truth": ["return", "DecodeGPRNoX0RegisterClass", "(", "Inst", ",", "RegNo", ",", "Address", ",", "Decoder", ")", ";"], "File": "RISCVDisassembler", "Func": "DecodeGPRNoX0X2RegisterClass", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12564, "Length": 45, "Cover_Rate": 0.9782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "true", ";", "default", ":", "return", "false", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "AMDILCFGStructurizer10", "Func": "isUncondBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12565, "Length": 15, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "Expr", ";", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Expr", ")", ")", "return", "MatchOperand_ParseFail", ";", "int64_t", "Val", ";", "if", "(", "!", "Expr", "->", "EvaluateAsAbsolute", "(", "Val", ")", ")", "{", "Error", "(", "S", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "MatchOperand_ParseFail", ";"], "File": "MipsAsmParser32", "Func": "parseLSAImm", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12566, "Length": 56, "Cover_Rate": 0.34782608695652173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "LowerANY_EXTEND", "(", "SDValue", "Op", ",", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDValue", "In", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["MVT", "InVT", "=", "In", ".", "getSimpleValueType", "(", ")", ";"], "File": "X86ISelLowering238", "Func": "LowerANY_EXTEND", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12567, "Length": 36, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "BitSize", "&", "<NUM_LIT>", ")", "ImmVal", "=", "Imm", ".", "sext", "(", "(", "BitSize", "+", "<NUM_LIT>", ")", "&", "~", "<NUM_LIT>", ")", ";", "int", "Cost", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "ShiftVal", "=", "<NUM_LIT>", ";", "ShiftVal", "<", "BitSize", ";", "ShiftVal", "+=", "<NUM_LIT>", ")", "{", "APInt", "Tmp", "=", "ImmVal", ".", "ashr", "(", "ShiftVal", ")", ".", "sextOrTrunc", "(", "<NUM_LIT>", ")", ";", "int64_t", "Val", "=", "Tmp", ".", "getSExtValue", "(", ")", ";", "Cost", "+=", "getIntImmCost", "(", "Val", ")", ";"], "ground_truth": ["}"], "File": "AArch64TargetTransformInfo2", "Func": "getIntImmCost", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12568, "Length": 75, "Cover_Rate": 0.539568345323741, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "Fail", ";", "return", "DecodeZPRRegisterClass", "(", "Inst", ",", "RegNo", ",", "Address", ",", "Decoder", ")", ";"], "ground_truth": ["}"], "File": "AArch64Disassembler (2)2", "Func": "DecodeZPR_4bRegisterClass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12569, "Length": 22, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetMachine", "::", "addInstSelector", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "PM", ".", "add", "(", "create<ISA_LIT>ISelDag", "(", "*", "this", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "PPCTargetMachine17", "Func": "addInstSelector", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12570, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "MINUS", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "LABEL_REF", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "CODE_LABEL", "&&", "INSN_DELETED_P", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", "return", "<NUM_LIT>", ";", "output_addr_const", "(", "file", ",", "x", ")", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "v8503", "Func": "v850_output_addr_const_extra", "Target": "v850", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12571, "Length": 76, "Cover_Rate": 0.7676767676767676, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MEK_Special", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "MEK_CALL_HI16", ":", "case", "MEK_CALL_LO16", ":", "case", "MEK_GOT", ":", "case", "MEK_GOT_CALL", ":", "case", "MEK_GOT_DISP", ":", "case", "MEK_GOT_HI16", ":", "case", "MEK_GOT_LO16", ":", "case", "MEK_GOT_OFST", ":", "case", "MEK_GOT_PAGE", ":", "case", "MEK_GPREL", ":", "case", "MEK_HI", ":", "case", "MEK_HIGHER", ":", "case", "MEK_HIGHEST", ":", "case", "MEK_LO", ":", "case", "MEK_NEG", ":", "case", "MEK_PCREL_HI16", ":", "case", "MEK_PCREL_LO16", ":", "if", "(", "const", "<ISA_LIT>MCExpr", "*", "E", "=", "dyn_cast", "<", "const", "<ISA_LIT>MCExpr", ">", "(", "getSubExpr", "(", ")", ")", ")", "E", "->", "fixELFSymbolsInTLSFixups", "(", "Asm", ")", ";", "break", ";", "case", "MEK_DTPREL", ":", "case", "MEK_DTPREL_HI", ":", "case", "MEK_DTPREL_LO", ":", "case", "MEK_TLSLDM", ":", "case", "MEK_TLSGD", ":", "case", "MEK_GOTTPREL", ":", "case", "MEK_TPREL_HI", ":", "case", "MEK_TPREL_LO", ":", "fixELFSymbolsInTLSFixupsImpl", "(", "getSubExpr", "(", ")", ",", "Asm", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "MipsMCExpr11", "Func": "fixELFSymbolsInTLSFixups", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12572, "Length": 124, "Cover_Rate": 0.8493150684931506, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "Reinterpret", ";", "}", "}", "if", "(", "<STR_LIT>", "(", "InOp", ".", "getNode", "(", ")", ")", ")", "return", "Reinterpret", ";", "SDValue", "Mask", "=", "getPTrue", "(", "DAG", ",", "DL", ",", "InVT", ",", "<STR_LIT>", ")", ";", "SDValue", "MaskReinterpret", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "OutVT", ",", "Mask", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "OutVT", ",", "Reinterpret", ",", "MaskReinterpret", ")", ";"], "File": "AArch64ISelLowering87", "Func": "lowerConvertToSVBool", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12573, "Length": 74, "Cover_Rate": 0.3162393162393162, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isa", "<", "FrameIndexSDNode", ">", "(", "Src", ".", "getNode", "(", ")", ")", ")", "{", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "unsigned", "Reg", "=", "cast", "<", "RegisterSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getReg", "(", ")", ";", "EVT", "VT", "=", "Src", ".", "getValueType", "(", ")", ";"], "ground_truth": ["SDValue", "Copy", "(", "DAG", ".", "getMachineNode", "(", "VT", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Src", ")", ",", "<NUM_LIT>", ")", ";"], "File": "WebAssemblyISelLowering (2)1", "Func": "LowerCopyToReg", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12574, "Length": 85, "Cover_Rate": 0.4722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addToBlocksSet", "(", "MachineBasicBlock", "*", "MBB", ")", "{", "BlockSet", ".", "insert", "(", "MBB", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyExceptionInfo4", "Func": "addToBlocksSet", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12575, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Error", "(", "Loc", ",", "Msg", ")", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "X86AsmParser (2)1", "Func": "ErrorOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12576, "Length": 10, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "maybe_expand_insn", "(", "icode", ",", "nops", ",", "ops", ")", ")", "{", "error", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "has_target_p", "?", "gen_reg_rtx", "(", "ops", "[", "<NUM_LIT>", "]", ".", "mode", ")", ":", "const0_rtx", ";"], "File": "loongarch-builtins", "Func": "loongarch_expand_builtin_insn", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12577, "Length": 33, "Cover_Rate": 0.4852941176470588, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "RegisterBankInfo", "::", "InstructionMapping", "&", "<ISA_LIT>RegisterBankInfo", "::", "getInstrMapping", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "const", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "RegisterBankInfo", "::", "InstructionMapping", "&", "Mapping", "=", "getInstrMappingImpl", "(", "MI", ")", ";", "if", "(", "Mapping", ".", "isValid", "(", ")", ")", "return", "Mapping", ";", "using", "namespace", "TargetOpcode", ";", "unsigned", "NumOperands", "=", "MI", ".", "getNumOperands", "(", ")", ";", "const", "ValueMapping", "*", "OperandsMapping", "=", "&", "<STR_LIT>", "[", "<STR_LIT>", "]", ";", "switch", "(", "Opc", ")", "{", "case", "G_TRUNC", ":", "case", "G_ADD", ":", "case", "G_SUB", ":", "case", "G_MUL", ":", "case", "G_UMULH", ":", "case", "G_LOAD", ":", "case", "G_STORE", ":", "case", "G_ZEXTLOAD", ":", "case", "G_SEXTLOAD", ":", "case", "G_GEP", ":", "case", "G_AND", ":", "case", "G_OR", ":", "case", "G_XOR", ":", "case", "G_SHL", ":", "case", "G_ASHR", ":", "case", "G_LSHR", ":", "case", "G_SDIV", ":", "case", "G_UDIV", ":", "case", "G_SREM", ":", "case", "G_UREM", ":", "OperandsMapping", "=", "&", "<STR_LIT>", "[", "<STR_LIT>", "]", ";", "break", ";", "case", "G_FADD", ":", "case", "G_FSUB", ":", "case", "G_FMUL", ":", "case", "G_FDIV", ":", "case", "G_FABS", ":", "case", "G_FSQRT", ":", "{", "unsigned", "Size", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "(", "Size", "==", "<NUM_LIT>", "||", "Size", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "OperandsMapping", "=", "Size", "==", "<NUM_LIT>", "?", "&", "<STR_LIT>", "[", "<STR_LIT>", "]", ":", "&", "<STR_LIT>", "[", "<STR_LIT>", "]", ";", "break", ";", "}", "case", "G_FCONSTANT", ":", "{", "unsigned", "Size", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "(", "Size", "==", "<NUM_LIT>", "||", "Size", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "const", "RegisterBankInfo", "::", "ValueMapping", "*", "FPRValueMapping", "=", "Size", "==", "<NUM_LIT>", "?", "&", "<STR_LIT>", "[", "<STR_LIT>", "]", ":", "&", "<STR_LIT>", "[", "<STR_LIT>", "]", ";", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "FPRValueMapping", ",", "nullptr", "}", ")", ";", "break", ";", "}", "case", "G_FCMP", ":", "{", "unsigned", "Size", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "(", "Size", "==", "<NUM_LIT>", "||", "Size", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "const", "RegisterBankInfo", "::", "ValueMapping", "*", "FPRValueMapping", "=", "Size", "==", "<NUM_LIT>", "?", "&", "<STR_LIT>", "[", "<STR_LIT>", "]", ":", "&", "<STR_LIT>", "[", "<STR_LIT>", "]", ";", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "<STR_LIT>", "[", "<STR_LIT>", "]", ",", "nullptr", ",", "FPRValueMapping", ",", "FPRValueMapping", "}", ")", ";", "break", ";", "}", "case", "G_FPEXT", ":", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "<STR_LIT>", "[", "<STR_LIT>", "]", ",", "&", "<STR_LIT>", "[", "<STR_LIT>", "]", "}", ")", ";", "break", ";", "case", "G_FPTRUNC", ":", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "<STR_LIT>", "[", "<STR_LIT>", "]", ",", "&", "<STR_LIT>", "[", "<STR_LIT>", "]", "}", ")", ";", "break", ";", "case", "G_CONSTANT", ":", "case", "G_FRAME_INDEX", ":"], "ground_truth": ["case", "G_GLOBAL_VALUE", ":"], "File": "MipsRegisterBankInfo38", "Func": "getInstrMapping", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12578, "Length": 475, "Cover_Rate": 0.7110778443113772, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "MipsISelLowering35", "Func": "FPBranchCodeToOpc", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12579, "Length": 31, "Cover_Rate": 0.4696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "Kind", "==", "Immediate", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "getImm", "(", ")", "/", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "getExpr", "(", ")", ")", ")", ";"], "File": "PPCAsmParser (2)1", "Func": "addBranchTargetOperands", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12580, "Length": 46, "Cover_Rate": 0.7796610169491526, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "TrueVal2", "=", "Op2", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "FalseVal2", "=", "Op2", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<STR_LIT>", "CC2", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op2", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "SDValue", "*", "K1", "=", "isa", "<", "ConstantSDNode", ">", "(", "LHS1", ")", "?", "&", "LHS1", ":", "isa", "<", "ConstantSDNode", ">", "(", "RHS1", ")", "?", "&", "RHS1", ":", "NULL", ";", "SDValue", "*", "K2", "=", "isa", "<", "ConstantSDNode", ">", "(", "LHS2", ")", "?", "&", "LHS2", ":", "isa", "<", "ConstantSDNode", ">", "(", "RHS2", ")", "?", "&", "RHS2", ":", "NULL", ";", "SDValue", "K2Tmp", "=", "isa", "<", "ConstantSDNode", ">", "(", "TrueVal2", ")", "?", "TrueVal2", ":", "FalseVal2", ";", "SDValue", "V1Tmp", "=", "(", "K1", "&&", "*", "K1", "==", "LHS1", ")", "?", "RHS1", ":", "LHS1", ";", "SDValue", "V2Tmp", "=", "(", "K2", "&&", "*", "K2", "==", "LHS2", ")", "?", "RHS2", ":", "LHS2", ";", "SDValue", "V2", "=", "(", "K2Tmp", "==", "TrueVal2", ")", "?", "FalseVal2", ":", "TrueVal2", ";", "SDValue", "V2TmpReg", "=", "V2Tmp", ";", "if", "(", "V2Tmp", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "V2TmpReg", "=", "V2Tmp", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "K1", "||", "!", "K2", "||", "*", "K1", "==", "Op2", "||", "*", "K2", "!=", "K2Tmp", "||", "V1Tmp", "!=", "V2Tmp", "||", "V2TmpReg", "!=", "V2", ")", "return", "false", ";", "const", "SDValue", "*", "LowerCheckOp", "=", "isLowerSaturate", "(", "LHS1", ",", "RHS1", ",", "TrueVal1", ",", "FalseVal1", ",", "CC1", ",", "*", "K1", ")", "?", "&", "Op", ":", "isLowerSaturate", "(", "LHS2", ",", "RHS2", ",", "TrueVal2", ",", "FalseVal2", ",", "CC2", ",", "*", "K2", ")", "?", "&", "Op2", ":", "NULL", ";"], "ground_truth": ["const", "SDValue", "*", "UpperCheckOp", "=", "isUpperSaturate", "(", "LHS1", ",", "RHS1", ",", "TrueVal1", ",", "FalseVal1", ",", "CC1", ",", "*", "K1", ")", "?", "&", "Op", ":", "isUpperSaturate", "(", "LHS2", ",", "RHS2", ",", "TrueVal2", ",", "FalseVal2", ",", "CC2", ",", "*", "K2", ")", "?", "&", "Op2", ":", "NULL", ";"], "File": "ARMISelLowering11", "Func": "isSaturatingConditional", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12581, "Length": 299, "Cover_Rate": 0.542649727767695, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "i", "=", "REG_P0", ";", "i", "<=", "REG_P5", ";", "i", "++", ")", "if", "(", "(", "regs_ever_live", "[", "i", "]", "&&", "(", "is_inthandler", "||", "!", "call_used_regs", "[", "i", "]", ")", ")", "||", "(", "i", "==", "PIC_OFFSET_TABLE_REGNUM", "&&", "(", "current_function_uses_pic_offset_table", "||", "(", "TARGET_ID_SHARED_LIBRARY", "&&", "!", "current_function_is_leaf", ")", ")", ")", ")", "return", "REG_P5", "-", "i", "+", "<NUM_LIT>", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "bfin2", "Func": "n_pregs_to_save", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 12582, "Length": 59, "Cover_Rate": 0.8309859154929577, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "m88k_build_va_list", "(", ")", "{", "tree", "field_reg", ",", "field_stk", ",", "field_arg", ",", "int_ptr_type_node", ",", "record", ";", "int_ptr_type_node", "=", "build_pointer_type", "(", "integer_type_node", ")", ";", "record", "=", "make_node", "(", "RECORD_TYPE", ")", ";"], "ground_truth": ["field_arg", "=", "build_decl", "(", "FIELD_DECL", ",", "get_identifier", "(", "<STR_LIT>", ")", ",", "integer_type_node", ")", ";"], "File": "m88k", "Func": "m88k_build_va_list", "Target": "m88k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12583, "Length": 44, "Cover_Rate": 0.35772357723577236, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EmittedNumMemOps", "+=", "i", ";", "}", "if", "(", "BytesLeft", "==", "<NUM_LIT>", ")", "return", "Chain", ";", "unsigned", "BytesLeftSave", "=", "BytesLeft", ";", "i", "=", "<NUM_LIT>", ";", "while", "(", "BytesLeft", ")", "{", "if", "(", "BytesLeft", ">=", "<NUM_LIT>", ")", "{", "VT", "=", "<STR_LIT>", ";", "VTSize", "=", "<NUM_LIT>", ";", "}", "else", "{", "VT", "=", "<STR_LIT>", ";", "VTSize", "=", "<NUM_LIT>", ";", "}", "Loads", "[", "i", "]", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Src", ",", "DAG", ".", "getConstant", "(", "SrcOff", ",", "<STR_LIT>", ")", ")", ",", "SrcSV", ",", "SrcSVOff", "+", "SrcOff", ")", ";", "TFOps", "[", "i", "]", "=", "Loads", "[", "i", "]", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "++", "i", ";", "SrcOff", "+=", "VTSize", ";", "BytesLeft", "-=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "&", "TFOps", "[", "<NUM_LIT>", "]", ",", "i", ")", ";", "i", "=", "<NUM_LIT>", ";", "BytesLeft", "=", "BytesLeftSave", ";", "while", "(", "BytesLeft", ")", "{", "if", "(", "BytesLeft", ">=", "<NUM_LIT>", ")", "{", "VT", "=", "<STR_LIT>", ";", "VTSize", "=", "<NUM_LIT>", ";", "}", "else", "{", "VT", "=", "<STR_LIT>", ";", "VTSize", "=", "<NUM_LIT>", ";", "}", "TFOps", "[", "i", "]", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Loads", "[", "i", "]", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Dst", ",", "DAG", ".", "getConstant", "(", "DstOff", ",", "<STR_LIT>", ")", ")", ",", "DstSV", ",", "DstSVOff", "+", "DstOff", ")", ";", "++", "i", ";", "DstOff", "+=", "VTSize", ";", "BytesLeft", "-=", "VTSize", ";", "}"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "&", "TFOps", "[", "<NUM_LIT>", "]", ",", "i", ")", ";"], "File": "ARMISelLowering124", "Func": "EmitTargetCodeForMemcpy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12584, "Length": 266, "Cover_Rate": 0.382183908045977, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "DecodeGPR64RegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ";", "DecodeFPR128RegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "return", "Success", ";"], "ground_truth": ["}"], "File": "AArch64Disassembler24", "Func": "DecodeFMOVLaneInstruction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12585, "Length": 42, "Cover_Rate": 0.33070866141732286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "RI", ";"], "ground_truth": ["}"], "File": "TL45Subtarget", "Func": "getRegisterInfo", "Target": "TL45", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12586, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Subtarget", ".", "hasSSE2", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "isVector", "(", ")", "||", "!", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "isSimple", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "In", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "In", ".", "getValueType", "(", ")", ".", "isSimple", "(", ")", ")", "return", "SDValue", "(", ")", ";", "MVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getSimpleVT", "(", ")", ";", "MVT", "SVT", "=", "VT", ".", "getScalarType", "(", ")", ";", "MVT", "InVT", "=", "In", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "MVT", "InSVT", "=", "InVT", ".", "getScalarType", "(", ")", ";", "if", "(", "!", "isPowerOf2_32", "(", "VT", ".", "getVectorNumElements", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "SVT", "!=", "<STR_LIT>", "&&", "SVT", "!=", "<STR_LIT>", "&&", "SVT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "InSVT", "!=", "<STR_LIT>", "&&", "InSVT", "!=", "<STR_LIT>", "&&", "InSVT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "SVT", "==", "<STR_LIT>", "&&", "VT", ".", "getSizeInBits", "(", ")", "<", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "!", "(", "!", "Subtarget", ".", "useAVX512Regs", "(", ")", "&&", "VT", ".", "is256BitVector", "(", ")", "&&", "InVT", ".", "is512BitVector", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "NumPackedSignBits", "=", "std", "::", "min", "<", "unsigned", ">", "(", "SVT", ".", "getSizeInBits", "(", ")", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["unsigned", "NumPackedZeroBits", "=", "Subtarget", ".", "hasSSE41", "(", ")", "?", "NumPackedSignBits", ":", "<NUM_LIT>", ";"], "File": "X86ISelLowering118", "Func": "combineVectorSignBitsTruncation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12587, "Length": 259, "Cover_Rate": 0.6225961538461539, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isGatherScatter", "(", "IntrinsicInst", "*", "IntInst", ")", "{", "if", "(", "IntInst", "==", "nullptr", ")", "return", "false", ";", "unsigned", "IntrinsicID", "=", "IntInst", "->", "getIntrinsicID", "(", ")", ";", "return", "(", "IntrinsicID", "==", "<STR_LIT>", "||", "IntrinsicID", "==", "<STR_LIT>", "||", "IntrinsicID", "==", "<STR_LIT>", "||", "IntrinsicID", "==", "<STR_LIT>", "||", "IntrinsicID", "==", "<STR_LIT>", "||", "IntrinsicID", "==", "<STR_LIT>", "||", "IntrinsicID", "==", "<STR_LIT>", "||", "IntrinsicID", "==", "<STR_LIT>", "||", "IntrinsicID", "==", "<STR_LIT>", "||", "IntrinsicID", "==", "<STR_LIT>", "||", "IntrinsicID", "==", "<STR_LIT>", "||", "IntrinsicID", "==", "<STR_LIT>", "||", "IntrinsicID", "==", "<STR_LIT>", "||", "IntrinsicID", "==", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MVEGatherScatterLowering1", "Func": "isGatherScatter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12588, "Length": 86, "Cover_Rate": 0.7543859649122807, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "StringSwitch", "<", "<STR_LIT>", ">", "(", "ID", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", "::", "I32", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", "::", "I64", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", "::", "F32", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", "::", "F64", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", "::", "V128", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", "::", "Funcref", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", "::", "Externref", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", "::", "Void", ")", ".", "Default", "(", "<STR_LIT>", "::", "Invalid", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyAsmParser15", "Func": "parseBlockType", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12589, "Length": 89, "Cover_Rate": 0.7542372881355932, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "Num", ";", "i", "++", ")", "Tmp", "+=", "<STR_LIT>", "+", "utostr", "(", "Aux", "[", "i", "]", "&", "<NUM_LIT>", ")", ";", "OS", ".", "EmitRawText", "(", "<STR_LIT>", "+", "Twine", "(", "VarName", ")", "+", "<STR_LIT>", "+", "Tmp", ")", ";"], "ground_truth": ["}"], "File": "PIC16DebugInfo2", "Func": "EmitAuxEntry", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12590, "Length": 45, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "CPU", "=", "!", "CPUAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "CPUAttr", ".", "getValueAsString", "(", ")", ":", "(", "StringRef", ")", "TargetCPU", ";", "StringRef", "FS", "=", "!", "FSAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "FSAttr", ".", "getValueAsString", "(", ")", ":", "(", "StringRef", ")", "TargetFS", ";", "SmallString", "<", "<NUM_LIT>", ">", "Key", ";", "Key", ".", "reserve", "(", "CPU", ".", "size", "(", ")", "+", "FS", ".", "size", "(", ")", ")", ";", "Key", "+=", "CPU", ";", "Key", "+=", "FS", ";", "bool", "SoftFloat", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", "==", "<STR_LIT>", ";", "if", "(", "SoftFloat", ")", "Key", "+=", "FS", ".", "empty", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "CPUFSWidth", "=", "Key", ".", "size", "(", ")", ";", "unsigned", "PreferVectorWidthOverride", "=", "<NUM_LIT>", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "{", "StringRef", "Val", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", ";", "unsigned", "Width", ";", "if", "(", "!", "Val", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "Width", ")", ")", "{", "Key", "+=", "<STR_LIT>", ";", "Key", "+=", "Val", ";", "PreferVectorWidthOverride", "=", "Width", ";", "}", "}", "unsigned", "RequiredVectorWidth", "=", "UINT32_MAX", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "{", "StringRef", "Val", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", ";", "unsigned", "Width", ";", "if", "(", "!", "Val", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "Width", ")", ")", "{", "Key", "+=", "<STR_LIT>", ";", "Key", "+=", "Val", ";", "RequiredVectorWidth", "=", "Width", ";", "}", "}"], "ground_truth": ["FS", "=", "Key", ".", "slice", "(", "CPU", ".", "size", "(", ")", ",", "CPUFSWidth", ")", ";"], "File": "X86TargetMachine101", "Func": "getSubtargetImpl", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12591, "Length": 253, "Cover_Rate": 0.7376093294460642, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>CCState", "CCInfo", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ",", "MF", ",", "ArgLocs", ",", "F", ".", "getContext", "(", ")", ")", ";", "const", "<ISA_LIT>TargetMachine", "&", "TM", "=", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "&", ">", "(", "MF", ".", "getTarget", "(", ")", ")", ";", "const", "<ISA_LIT>ABIInfo", "&", "ABI", "=", "TM", ".", "getABI", "(", ")", ";", "CCInfo", ".", "AllocateStack", "(", "ABI", ".", "GetCalleeAllocdArgSizeInBytes", "(", "F", ".", "getCallingConv", "(", ")", ")", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "CCInfo", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "TLI", ".", "CCAssignFnForCall", "(", ")", ")", ";", "setLocInfo", "(", "ArgLocs", ",", "Ins", ")", ";", "<ISA_LIT>IncomingValueHandler", "Handler", "(", "MIRBuilder", ",", "MF", ".", "getRegInfo", "(", ")", ")", ";", "if", "(", "!", "Handler", ".", "handle", "(", "ArgLocs", ",", "ArgInfos", ")", ")", "return", "false", ";", "if", "(", "F", ".", "isVarArg", "(", ")", ")", "{", "ArrayRef", "<", "MCPhysReg", ">", "ArgRegs", "=", "ABI", ".", "GetVarArgRegs", "(", ")", ";", "unsigned", "Idx", "=", "CCInfo", ".", "getFirstUnallocated", "(", "ArgRegs", ")", ";", "int", "VaArgOffset", ";", "unsigned", "RegSize", "=", "<NUM_LIT>", ";", "if", "(", "ArgRegs", ".", "size", "(", ")", "==", "Idx", ")", "VaArgOffset", "=", "alignTo", "(", "CCInfo", ".", "getNextStackOffset", "(", ")", ",", "RegSize", ")", ";", "else", "{", "VaArgOffset", "=", "(", "int", ")", "ABI", ".", "GetCalleeAllocdArgSizeInBytes", "(", "CCInfo", ".", "getCallingConv", "(", ")", ")", "-", "(", "int", ")", "(", "RegSize", "*", "(", "ArgRegs", ".", "size", "(", ")", "-", "Idx", ")", ")", ";", "}", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "RegSize", ",", "VaArgOffset", ",", "true", ")", ";", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", "->", "setVarArgsFrameIndex", "(", "FI", ")", ";"], "ground_truth": ["for", "(", "unsigned", "I", "=", "Idx", ";", "I", "<", "ArgRegs", ".", "size", "(", ")", ";", "++", "I", ",", "VaArgOffset", "+=", "RegSize", ")", "{"], "File": "MipsCallLowering21", "Func": "lowerFormalArguments", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12592, "Length": 283, "Cover_Rate": 0.45718901453957994, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vshld_u64", "(", "uint64_t", "__a", ",", "uint64_t", "__b", ")", "{"], "ground_truth": ["return", "__builtin_aarch64_ushldi_uus", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon2_vshld_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12593, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "I64RegDecoderTable", "[", "RegNo", "]", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";"], "File": "VEDisassembler", "Func": "DecodeI64RegisterClass", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12594, "Length": 20, "Cover_Rate": 0.3508771929824561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "Src", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "Mods", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["}", "}", ";"], "File": "AMDGPUInstructionSelector25", "Func": "selectVOP3Mods0", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12595, "Length": 77, "Cover_Rate": 0.6695652173913044, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MBB", ".", "getNumber", "(", ")", ">", "<NUM_LIT>", ")", "{", "unsigned", "AlignExtra", "=", "GetAlignmentAdjustment", "(", "MBB", ",", "FuncSize", ")", ";", "auto", "&", "BS", "=", "BlockSizes", "[", "MBB", ".", "getNumber", "(", ")", "-", "<NUM_LIT>", "]", ";", "BS", ".", "first", "+=", "AlignExtra", ";", "BS", ".", "second", "=", "AlignExtra", ";", "FuncSize", "+=", "AlignExtra", ";", "}", "unsigned", "BlockSize", "=", "<NUM_LIT>", ";", "unsigned", "UnalignedBytesRemaining", "=", "<NUM_LIT>", ";", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "unsigned", "MINumBytes", "=", "TII", "->", "getInstSizeInBytes", "(", "MI", ")", ";", "if", "(", "MI", ".", "isInlineAsm", "(", ")", "&&", "(", "FirstImpreciseBlock", "<", "<NUM_LIT>", ")", ")", "FirstImpreciseBlock", "=", "MBB", ".", "getNumber", "(", ")", ";", "if", "(", "TII", "->", "isPrefixed", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "{", "NumPrefixed", "++", ";", "if", "(", "!", "UnalignedBytesRemaining", ")", "{", "BlockSize", "+=", "<NUM_LIT>", ";", "UnalignedBytesRemaining", "=", "<NUM_LIT>", ";", "NumPrefixedAligned", "++", ";", "}", "}", "UnalignedBytesRemaining", "-=", "std", "::", "min", "(", "UnalignedBytesRemaining", ",", "MINumBytes", ")", ";"], "ground_truth": ["BlockSize", "+=", "MINumBytes", ";"], "File": "PPCBranchSelector16", "Func": "ComputeBlockSizes", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12596, "Length": 155, "Cover_Rate": 0.6798245614035088, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "aarch64_general_builtin_decl", "(", "unsigned", "code", ",", "bool", ")", "{", "if", "(", "code", ">=", "AARCH64_BUILTIN_MAX", ")", "return", "error_mark_node", ";"], "ground_truth": ["return", "aarch64_builtin_decls", "[", "code", "]", ";"], "File": "aarch64-builtins", "Func": "aarch64_general_builtin_decl", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12597, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "int", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_comile_sd", "(", "__m128d", "__A", ",", "__m128d", "__B", ")", "{", "return", "(", "__A", "[", "<NUM_LIT>", "]", "<=", "__B", "[", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["}"], "File": "emmintrin", "Func": "_mm_comile_sd", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12598, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrsrad_n_s64", "(", "int64_t", "__a", ",", "int64_t", "__b", ",", "const", "int", "__c", ")", "{"], "ground_truth": ["return", "__builtin_aarch64_srsra_ndi", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "File": "arm", "Func": "neon2_vrsrad_n_s64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12599, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Group", ")", "Flags", "|=", "ELF", "::", "SHF_GROUP", ";"], "ground_truth": ["MCSectionELF", "*", "EHSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "EHSecName", ",", "Type", ",", "Flags", ",", "<NUM_LIT>", ",", "Group", ",", "FnSection", ".", "getUniqueID", "(", ")", ",", "static_cast", "<", "const", "MCSymbolELF", "*", ">", "(", "&", "Fn", ")", ")", ";"], "File": "ARMELFStreamer11", "Func": "SwitchToEHSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12600, "Length": 48, "Cover_Rate": 0.31788079470198677, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "GlobalBaseReg", "=", "<ISA_LIT>FI", "->", "getGlobalBaseReg", "(", ")", ";", "if", "(", "GlobalBaseReg", "!=", "<NUM_LIT>", ")", "return", "GlobalBaseReg", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MF", "->", "getRegInfo", "(", ")", ";"], "ground_truth": ["GlobalBaseReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";"], "File": "X86InstrInfo (2)", "Func": "getGlobalBaseReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12601, "Length": 38, "Cover_Rate": 0.40425531914893614, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "to", "==", "STACK_POINTER_REGNUM", ")", "return", "!", "frame_pointer_needed", ";"], "ground_truth": ["return", "true", ";"], "File": "pru", "Func": "pru_can_eliminate", "Target": "pru", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12602, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "const", "TargetRegisterClass", "*", "RC", ";", "EVT", "ValVT", "=", "VA", ".", "getValVT", "(", ")", ";", "switch", "(", "ValVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "<ISA_LIT>SubTarget", ".", "hasVSX", "(", ")", ")", "RC", "=", "&", "<STR_LIT>", ";", "else", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "}", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg", ",", "ValVT", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "ValVT", ")", ";", "if", "(", "ValVT", "==", "<STR_LIT>", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ArgValue", ")", ";", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "unsigned", "ArgSize", "=", "VA", ".", "getLocVT", "(", ")", ".", "getStoreSize", "(", ")", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "ArgSize", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "isImmutable", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "PtrVT", ")", ";", "InVals", ".", "push_back", "(", "DAG", ".", "getLoad", "(", "VA", ".", "getValVT", "(", ")", ",", "dl", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";", "}", "}", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ByValArgLocs", ";", "CCState", "CCByValInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "getTargetMachine", "(", ")", ",", "ByValArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCByValInfo", ".", "AllocateStack", "(", "CCInfo", ".", "getNextStackOffset", "(", ")", ",", "PtrByteSize", ")", ";", "CCByValInfo", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "CC_<ISA_LIT>32_SVR4_ByVal", ")", ";", "unsigned", "MinReservedArea", "=", "CCByValInfo", ".", "getNextStackOffset", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "MinReservedArea", "=", "std", "::", "max", "(", "MinReservedArea", ",", "<ISA_LIT>FrameLowering", "::", "getMinCallFrameSize", "(", "false", ",", "false", ")", ")", ";", "unsigned", "TargetAlign", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ";", "unsigned", "AlignMask", "=", "TargetAlign", "-", "<NUM_LIT>", ";", "MinReservedArea", "=", "(", "MinReservedArea", "+", "AlignMask", ")", "&", "~", "AlignMask", ";", "FI", "->", "setMinReservedArea", "(", "MinReservedArea", ")", ";"], "ground_truth": ["SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "MemOps", ";"], "File": "PPCISelLowering120", "Func": "LowerFormalArguments_32SVR4", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12603, "Length": 438, "Cover_Rate": 0.35379644588045234, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "cfun", "->", "machine", "->", "gasisr", ".", "yes", "=", "<NUM_LIT>", ";", "treg", "=", "avr_hregs_split_reg", "(", "&", "set", ")", ";", "if", "(", "treg", "<", "<NUM_LIT>", ")", "treg", "=", "AVR_TMP_REGNO", ";", "cfun", "->", "machine", "->", "gasisr", ".", "regno", "=", "treg", ";", "cfun", "->", "machine", "->", "stack_usage", "+=", "<NUM_LIT>", "+", "(", "treg", "!=", "AVR_TMP_REGNO", ")", ";", "emit_insn", "(", "gen_gasisr", "(", "GEN_INT", "(", "GASISR_Prologue", ")", ",", "GEN_INT", "(", "treg", ")", ")", ")", ";", "}", "else", "{", "emit_push_byte", "(", "AVR_ZERO_REGNO", ",", "true", ")", ";", "emit_push_byte", "(", "AVR_TMP_REGNO", ",", "true", ")", ";", "emit_push_sfr", "(", "sreg_rtx", ",", "false", ",", "false", ",", "AVR_TMP_REGNO", ")", ";", "emit_move_insn", "(", "zero_reg_rtx", ",", "const0_rtx", ")", ";", "emit_use", "(", "zero_reg_rtx", ")", ";", "}", "if", "(", "AVR_HAVE_RAMPD", ")", "emit_push_sfr", "(", "rampd_rtx", ",", "false", ",", "true", ",", "treg", ")", ";", "if", "(", "AVR_HAVE_RAMPX", "&&", "TEST_HARD_REG_BIT", "(", "set", ",", "REG_X", ")", "&&", "TEST_HARD_REG_BIT", "(", "set", ",", "REG_X", "+", "<NUM_LIT>", ")", ")", "{", "emit_push_sfr", "(", "rampx_rtx", ",", "false", ",", "true", ",", "treg", ")", ";", "}", "if", "(", "AVR_HAVE_RAMPY", "&&", "(", "frame_pointer_needed", "||", "(", "TEST_HARD_REG_BIT", "(", "set", ",", "REG_Y", ")", "&&", "TEST_HARD_REG_BIT", "(", "set", ",", "REG_Y", "+", "<NUM_LIT>", ")", ")", ")", ")", "{", "emit_push_sfr", "(", "rampy_rtx", ",", "false", ",", "true", ",", "treg", ")", ";", "}", "if", "(", "AVR_HAVE_RAMPZ", "&&", "TEST_HARD_REG_BIT", "(", "set", ",", "REG_Z", ")", "&&", "TEST_HARD_REG_BIT", "(", "set", ",", "REG_Z", "+", "<NUM_LIT>", ")", ")", "{", "emit_push_sfr", "(", "rampz_rtx", ",", "false", ",", "AVR_HAVE_RAMPD", ",", "treg", ")", ";", "}", "}", "avr_prologue_setup_frame", "(", "size", ",", "set", ")", ";", "if", "(", "flag_stack_usage_info", ")", "current_function_static_stack_size", "=", "cfun", "->", "machine", "->", "stack_usage", "+", "INCOMING_FRAME_SP_OFFSET", ";"], "ground_truth": ["}"], "File": "avr", "Func": "avr_expand_prologue", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12604, "Length": 252, "Cover_Rate": 0.7283236994219653, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printInstruction", "(", "MI", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";"], "ground_truth": ["}"], "File": "AAPInstPrinter", "Func": "printInst", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12605, "Length": 15, "Cover_Rate": 0.39473684210526316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "dwarf2out_do_frame", "(", ")", ")", "{", "if", "(", "flag_unwind_tables", "||", "flag_exceptions", ")", "{", "if", "(", "dwarf_debuginfo_p", "(", ")", ")", "asm_fprintf", "(", "f", ",", "<STR_LIT>", ")", ";", "else", "asm_fprintf", "(", "f", ",", "<STR_LIT>", ")", ";", "}", "else", "asm_fprintf", "(", "f", ",", "<STR_LIT>", ")", ";", "done_cfi_sections", "=", "true", ";"], "ground_truth": ["}"], "File": "c6x", "Func": "c6x_output_file_unwind", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 12606, "Length": 49, "Cover_Rate": 0.765625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vshlq_x_u8", "(", "uint8x16_t", "__a", ",", "int8x16_t", "__b", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__builtin_mve_vshlq_m_uv16qi", "(", "__arm_vuninitializedq_u8", "(", ")", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vshlq_x_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12607, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vreinterpretq_s32", "(", "float32x4_t", "__a", ")", "{"], "ground_truth": ["return", "__arm_vreinterpretq_s32_f32", "(", "__a", ")", ";"], "File": "arm", "Func": "mve_types___arm_vreinterpretq_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12608, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ",", "bool", "LittleEndian", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "ARMProcFamily", "(", "Others", ")", ",", "HasV8_1aOps", "(", "false", ")", ",", "HasV8_2aOps", "(", "false", ")", ",", "HasFPARMv8", "(", "false", ")", ",", "HasNEON", "(", "false", ")", ",", "HasCrypto", "(", "false", ")", ",", "HasCRC", "(", "false", ")", ",", "HasPerfMon", "(", "false", ")", ",", "HasFullFP16", "(", "false", ")", ",", "HasZeroCycleRegMove", "(", "false", ")", ",", "HasZeroCycleZeroing", "(", "false", ")", ",", "StrictAlign", "(", "false", ")", ",", "ReserveX18", "(", "TT", ".", "isOSDarwin", "(", ")", ")", ",", "IsLittle", "(", "LittleEndian", ")", ",", "CPUString", "(", "CPU", ")", ",", "TargetTriple", "(", "TT", ")", ",", "FrameLowering", "(", ")", ",", "InstrInfo", "(", "initializeSubtargetDependencies", "(", "FS", ")", ")", ",", "TSInfo", "(", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", "{"], "ground_truth": ["}"], "File": "AArch64Subtarget13", "Func": "AArch64Subtarget", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12609, "Length": 150, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getSRetReturnReg", "(", ")", "const", "{"], "ground_truth": ["return", "SRetReturnReg", ";"], "File": "HexagonMachineFunctionInfo", "Func": "getSRetReturnReg", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12610, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "d_add_builtin_version", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "TARGET_HARD_FLOAT", ")", "d_add_builtin_version", "(", "<STR_LIT>", ")", ";"], "File": "riscv-d", "Func": "riscv_d_target_versions", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12611, "Length": 15, "Cover_Rate": 0.40540540540540543, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "temp", ".", "val", "[", "<NUM_LIT>", "]", "=", "vcombine_s32", "(", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "vcreate_s32", "(", "__AARCH64_INT64_C", "(", "<NUM_LIT>", ")", ")", ")", ";"], "ground_truth": ["__o", "=", "__builtin_aarch64_set_qregoiv4si", "(", "__o", ",", "(", "int32x4_t", ")", "temp", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";"], "File": "arm", "Func": "neon2_vst2_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12612, "Length": 44, "Cover_Rate": 0.3793103448275862, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "File": "ThumbDisassemblerCore", "Func": "Thumb2RFEOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12613, "Length": 17, "Cover_Rate": 0.38636363636363635, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "*", "BCTy", "=", "BitCast", "->", "getType", "(", ")", ";", "Type", "*", "BCSrcTy", "=", "BitCast", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ";"], "ground_truth": ["if", "(", "BCTy", "->", "getVectorNumElements", "(", ")", "==", "BCSrcTy", "->", "getVectorNumElements", "(", ")", ")", "{"], "File": "MVEGatherScatterLowering1", "Func": "lookThroughBitcast", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12614, "Length": 40, "Cover_Rate": 0.45977011494252873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "I", "=", "BB", "->", "begin", "(", ")", ",", "E", "=", "BB", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "if", "(", "TLSBaseAddrReg", ")", "I", "=", "ReplaceTLSCall", "(", "&", "*", "I", ",", "TLSBaseAddrReg", ")", ";"], "ground_truth": ["else", "I", "=", "SetRegister", "(", "&", "*", "I", ",", "&", "TLSBaseAddrReg", ")", ";"], "File": "SystemZLDCleanup (2)1", "Func": "VisitNode", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12615, "Length": 67, "Cover_Rate": 0.44966442953020136, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "expandLoadStackGuard", "(", "MI", ")", ";", "MI", ".", "getParent", "(", ")", "->", "erase", "(", "MI", ")", ";", "return", "true", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "expandMEMCPY", "(", "MI", ")", ";", "return", "true", ";", "}", "if", "(", "!", "MI", ".", "isCopy", "(", ")", "||", "Subtarget", ".", "dontWidenVMOVS", "(", ")", "||", "Subtarget", ".", "isFPOnlySP", "(", ")", ")", "return", "false", ";", "unsigned", "DstRegS", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcRegS", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "<STR_LIT>", ".", "contains", "(", "DstRegS", ",", "SrcRegS", ")", ")", "return", "false", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "unsigned", "DstRegD", "=", "TRI", "->", "getMatchingSuperReg", "(", "DstRegS", ",", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "unsigned", "SrcRegD", "=", "TRI", "->", "getMatchingSuperReg", "(", "SrcRegS", ",", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "!", "DstRegD", "||", "!", "SrcRegD", ")", "return", "false", ";", "if", "(", "!", "MI", ".", "definesRegister", "(", "DstRegD", ",", "TRI", ")", "||", "MI", ".", "readsRegister", "(", "DstRegD", ",", "TRI", ")", ")", "return", "false", ";", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", ")", ";", "MachineInstrBuilder", "MIB", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ";"], "ground_truth": ["int", "ImpDefIdx", "=", "MI", ".", "findRegisterDefOperandIdx", "(", "DstRegD", ")", ";"], "File": "ARMBaseInstrInfo1", "Func": "expandPostRAPseudo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12616, "Length": 236, "Cover_Rate": 0.5539906103286385, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "mode", "!=", "SFmode", "&&", "mode", "!=", "DFmode", ")", "return", "<NUM_LIT>", ";", "if", "(", "!", "(", "mode", "==", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "mode", "==", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "mode", "==", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "mode", "==", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "mode", "==", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "!", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "REG", "&&", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "REG", "&&", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "REG", "&&", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "REG", "&&", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "REG", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "!", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", "||", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", "||", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "mode", "==", "SFmode", "&&", "(", "REGNO_REG_CLASS", "(", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "!=", "FPUPPER_REGS", "||", "REGNO_REG_CLASS", "(", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "!=", "FPUPPER_REGS", "||", "REGNO_REG_CLASS", "(", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "!=", "FPUPPER_REGS", "||", "REGNO_REG_CLASS", "(", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "!=", "FPUPPER_REGS", "||", "REGNO_REG_CLASS", "(", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "!=", "FPUPPER_REGS", "||", "REGNO_REG_CLASS", "(", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "!=", "FPUPPER_REGS", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "pa", "Func": "pa_fmpysuboperands", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12617, "Length": 303, "Cover_Rate": 0.9409937888198758, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "popType", "(", "ErrorLoc", ",", "<STR_LIT>", "::", "I32", ")", ")", "return", "true", ";", "Stack", ".", "push_back", "(", "Type", ")", ";", "}", "else", "if", "(", "Name", "==", "<STR_LIT>", ")", "{", "if", "(", "getTable", "(", "Operands", "[", "<NUM_LIT>", "]", "->", "getStartLoc", "(", ")", ",", "Inst", ",", "Type", ")", ")", "return", "true", ";", "if", "(", "popType", "(", "ErrorLoc", ",", "Type", ")", ")", "return", "true", ";", "if", "(", "popType", "(", "ErrorLoc", ",", "<STR_LIT>", "::", "I32", ")", ")", "return", "true", ";", "}", "else", "if", "(", "Name", "==", "<STR_LIT>", ")", "{", "if", "(", "getTable", "(", "Operands", "[", "<NUM_LIT>", "]", "->", "getStartLoc", "(", ")", ",", "Inst", ",", "Type", ")", ")", "return", "true", ";", "if", "(", "popType", "(", "ErrorLoc", ",", "<STR_LIT>", "::", "I32", ")", ")", "return", "true", ";", "if", "(", "popType", "(", "ErrorLoc", ",", "Type", ")", ")", "return", "true", ";", "if", "(", "popType", "(", "ErrorLoc", ",", "<STR_LIT>", "::", "I32", ")", ")", "return", "true", ";", "}", "else", "if", "(", "Name", "==", "<STR_LIT>", ")", "{", "if", "(", "popType", "(", "ErrorLoc", ",", "{", "}", ")", ")", "return", "true", ";", "}", "else", "if", "(", "Name", "==", "<STR_LIT>", "||", "Name", "==", "<STR_LIT>", "||", "Name", "==", "<STR_LIT>", "||", "Name", "==", "<STR_LIT>", "||", "Name", "==", "<STR_LIT>", ")", "{", "if", "(", "checkEnd", "(", "ErrorLoc", ",", "Name", "==", "<STR_LIT>", ")", ")", "return", "true", ";", "if", "(", "Name", "==", "<STR_LIT>", ")", "Unreachable", "=", "false", ";", "}", "else", "if", "(", "Name", "==", "<STR_LIT>", ")", "{", "if", "(", "endOfFunction", "(", "ErrorLoc", ")", ")", "return", "true", ";", "}", "else", "if", "(", "Name", "==", "<STR_LIT>", "||", "Name", "==", "<STR_LIT>", ")", "{", "if", "(", "popType", "(", "ErrorLoc", ",", "<STR_LIT>", "::", "I32", ")", ")", "return", "true", ";", "if", "(", "checkSig", "(", "ErrorLoc", ",", "LastSig", ")", ")", "return", "true", ";", "if", "(", "Name", "==", "<STR_LIT>", "&&", "endOfFunction", "(", "ErrorLoc", ")", ")", "return", "true", ";", "}", "else", "if", "(", "Name", "==", "<STR_LIT>", "||", "Name", "==", "<STR_LIT>", ")", "{", "const", "MCSymbolRefExpr", "*", "SymRef", ";", "if", "(", "getSymRef", "(", "Operands", "[", "<NUM_LIT>", "]", "->", "getStartLoc", "(", ")", ",", "Inst", ",", "SymRef", ")", ")", "return", "true", ";", "auto", "WasmSym", "=", "cast", "<", "MCSymbolWasm", ">", "(", "&", "SymRef", "->", "getSymbol", "(", ")", ")", ";", "auto", "Sig", "=", "WasmSym", "->", "getSignature", "(", ")", ";", "if", "(", "!", "Sig", "||", "WasmSym", "->", "getType", "(", ")", "!=", "<STR_LIT>", ")", "return", "typeError", "(", "Operands", "[", "<NUM_LIT>", "]", "->", "getStartLoc", "(", ")", ",", "StringRef", "(", "<STR_LIT>", ")", "+", "WasmSym", "->", "getName", "(", ")", "+", "<STR_LIT>", ")", ";", "if", "(", "checkSig", "(", "ErrorLoc", ",", "*", "Sig", ")", ")", "return", "true", ";", "if", "(", "Name", "==", "<STR_LIT>", "&&", "endOfFunction", "(", "ErrorLoc", ")", ")", "return", "true", ";", "}", "else", "if", "(", "Name", "==", "<STR_LIT>", ")", "{", "const", "MCSymbolRefExpr", "*", "SymRef", ";", "if", "(", "getSymRef", "(", "Operands", "[", "<NUM_LIT>", "]", "->", "getStartLoc", "(", ")", ",", "Inst", ",", "SymRef", ")", ")", "return", "true", ";", "const", "auto", "*", "WasmSym", "=", "cast", "<", "MCSymbolWasm", ">", "(", "&", "SymRef", "->", "getSymbol", "(", ")", ")", ";"], "ground_truth": ["const", "auto", "*", "Sig", "=", "WasmSym", "->", "getSignature", "(", ")", ";"], "File": "WebAssemblyAsmTypeCheck1", "Func": "typeCheck", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12618, "Length": 484, "Cover_Rate": 0.465832531280077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "DFmode", ":", "reg", "=", "gen_rtx_REG", "(", "DFmode", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "DImode", ":", "reg", "=", "gen_rtx_REG", "(", "DImode", ",", "<NUM_LIT>", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "tmp", "=", "gen_rtx_MEM", "(", "QImode", ",", "func", ")", ";", "tmp", "=", "emit_call_insn", "(", "gen_call_value", "(", "reg", ",", "tmp", ",", "const0_rtx", ",", "const0_rtx", ",", "const0_rtx", ")", ")", ";", "CALL_INSN_FUNCTION_USAGE", "(", "tmp", ")", "=", "usage", ";", "RTL_CONST_CALL_P", "(", "tmp", ")", "=", "<NUM_LIT>", ";", "tmp", "=", "get_insns", "(", ")", ";"], "ground_truth": ["end_sequence", "(", ")", ";"], "File": "alpha5", "Func": "alpha_emit_xfloating_libcall", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12619, "Length": 88, "Cover_Rate": 0.31095406360424027, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "New", "=", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "srsrc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "soffset", ")", ")", ".", "addImm", "(", "MergedOffset", ")", ".", "addImm", "(", "JoinedFormat", ")", ".", "addImm", "(", "CI", ".", "CPol", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "combineKnownAdjacentMMOs", "(", "CI", ",", "Paired", ")", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "SubRegIdx", "=", "getSubRegIdxs", "(", "CI", ",", "Paired", ")", ";", "const", "unsigned", "SubRegIdx0", "=", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "SubRegIdx", ")", ";", "const", "unsigned", "SubRegIdx1", "=", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "SubRegIdx", ")", ";"], "ground_truth": ["const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";"], "File": "SILoadStoreOptimizer23", "Func": "mergeTBufferLoadPair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12620, "Length": 138, "Cover_Rate": 0.3039647577092511, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "analyze_64bit_constant", "(", "high_bits", ",", "low_bits", ",", "&", "highest_bit_set", ",", "&", "lowest_bit_set", ",", "&", "all_bits_between_are_set", ")", ";", "if", "(", "(", "highest_bit_set", "==", "<NUM_LIT>", "||", "lowest_bit_set", "==", "<NUM_LIT>", ")", "&&", "all_bits_between_are_set", "!=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "(", "highest_bit_set", "-", "lowest_bit_set", ")", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "sparc", "Func": "const64_is_2insns", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12621, "Length": 51, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", ";"], "ground_truth": ["}"], "File": "Relooper1", "Func": "getKind", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12622, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "&", "MBB", ",", "dl", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "return", "<NUM_LIT>", ";", "}", "unsigned", "Count", "=", "<NUM_LIT>", ";", "BuildMI", "(", "&", "MBB", ",", "dl", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ";", "++", "Count", ";"], "ground_truth": ["if", "(", "FBB", ")", "{"], "File": "MSP430InstrInfo38", "Func": "InsertBranch", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12623, "Length": 65, "Cover_Rate": 0.3611111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstrInfo", "::", "<ISA_LIT>InstrInfo", "(", ")", ":", "<ISA_LIT>GenInstrInfo", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "-", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "RI", "(", ")", "{"], "ground_truth": ["}"], "File": "TL45InstrInfo", "Func": "TL45InstrInfo", "Target": "TL45", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12624, "Length": 23, "Cover_Rate": 0.7931034482758621, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>Operand", "::", "isPCI", "(", ")", "const", "{"], "ground_truth": ["return", "isMemOp", "(", ")", "&&", "MemOp", ".", "Op", "==", "<STR_LIT>", "::", "RegIndirectDisplacementIndex", "&&", "MemOp", ".", "OuterReg", "==", "<STR_LIT>", ";"], "File": "M68kAsmParser", "Func": "isPCI", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12625, "Length": 27, "Cover_Rate": 0.84375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_68040", "||", "!", "TARGET_68881", ")", "return", "FLT_EVAL_METHOD_PROMOTE_TO_FLOAT", ";", "return", "FLT_EVAL_METHOD_PROMOTE_TO_LONG_DOUBLE", ";", "case", "EXCESS_PRECISION_TYPE_FLOAT16", ":", "error", "(", "<STR_LIT>", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "return", "FLT_EVAL_METHOD_UNPREDICTABLE", ";"], "ground_truth": ["}"], "File": "m68k", "Func": "m68k_excess_precision", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12626, "Length": 34, "Cover_Rate": 0.5573770491803278, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "runOnUse", "(", "Use", "&", "U", ",", "const", "PHINodeSet", "&", "PromotablePHINodes", ",", "B2IMap", "&", "BoolToIntMap", ")", "{", "auto", "Defs", "=", "findAllDefs", "(", "U", ")", ";", "if", "(", "llvm", "::", "none_of", "(", "Defs", ",", "isa", "<", "Instruction", ",", "Value", "*", ">", ")", ")", "return", "false", ";", "for", "(", "Value", "*", "V", ":", "Defs", ")", "if", "(", "!", "isa", "<", "PHINode", ">", "(", "V", ")", "&&", "!", "isa", "<", "Constant", ">", "(", "V", ")", "&&", "!", "isa", "<", "Argument", ">", "(", "V", ")", "&&", "!", "isa", "<", "CallInst", ">", "(", "V", ")", ")", "return", "false", ";", "for", "(", "Value", "*", "V", ":", "Defs", ")", "if", "(", "const", "auto", "*", "P", "=", "dyn_cast", "<", "PHINode", ">", "(", "V", ")", ")", "if", "(", "!", "PromotablePHINodes", ".", "count", "(", "P", ")", ")", "return", "false", ";", "if", "(", "isa", "<", "ReturnInst", ">", "(", "U", ".", "getUser", "(", ")", ")", ")", "++", "NumBoolRetPromotion", ";", "if", "(", "isa", "<", "CallInst", ">", "(", "U", ".", "getUser", "(", ")", ")", ")", "++", "NumBoolCallPromotion", ";", "++", "NumBoolToIntPromotion", ";", "for", "(", "Value", "*", "V", ":", "Defs", ")", "if", "(", "!", "BoolToIntMap", ".", "count", "(", "V", ")", ")", "BoolToIntMap", "[", "V", "]", "=", "translate", "(", "V", ")", ";", "for", "(", "auto", "&", "Pair", ":", "BoolToIntMap", ")", "{", "auto", "*", "First", "=", "dyn_cast", "<", "User", ">", "(", "Pair", ".", "first", ")", ";", "auto", "*", "Second", "=", "dyn_cast", "<", "User", ">", "(", "Pair", ".", "second", ")", ";", "assert", "(", "(", "!", "First", "||", "Second", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "First", "&&", "!", "isa", "<", "CallInst", ">", "(", "First", ")", ")", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "First", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "Second", "->", "setOperand", "(", "i", ",", "BoolToIntMap", "[", "First", "->", "getOperand", "(", "i", ")", "]", ")", ";", "}", "Value", "*", "IntRetVal", "=", "BoolToIntMap", "[", "U", "]", ";", "Type", "*", "Int1Ty", "=", "Type", "::", "getInt1Ty", "(", "U", "->", "getContext", "(", ")", ")", ";", "auto", "*", "I", "=", "cast", "<", "Instruction", ">", "(", "U", ".", "getUser", "(", ")", ")", ";", "Value", "*", "BackToBool", "=", "new", "TruncInst", "(", "IntRetVal", ",", "Int1Ty", ",", "<STR_LIT>", ",", "I", ")", ";", "U", ".", "set", "(", "BackToBool", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "PPCBoolRetToInt15", "Func": "runOnUse", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12627, "Length": 361, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "x86DisassemblerGetInstrName", "(", "unsigned", "Opcode", ",", "void", "*", "mii", ")", "{", "const", "MCInstrInfo", "*", "MII", "=", "static_cast", "<", "const", "MCInstrInfo", "*", ">", "(", "mii", ")", ";"], "ground_truth": ["return", "MII", "->", "getName", "(", "Opcode", ")", ";"], "File": "X86Disassembler18", "Func": "x86DisassemblerGetInstrName", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12628, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "mode", "=", "mode_for_size", "(", "GET_MODE_BITSIZE", "(", "mode", ")", ",", "MODE_INT", ",", "<NUM_LIT>", ")", ";", "for", "(", "i", "=", "bytes", ";", "i", "<", "<NUM_LIT>", ";", "i", "+=", "bytes", ")", "for", "(", "j", "=", "<NUM_LIT>", ";", "j", "<", "bytes", ";", "j", "++", ")", "if", "(", "arr", "[", "j", "]", "!=", "arr", "[", "i", "+", "j", "]", ")", "return", "<NUM_LIT>", ";", "val", "=", "arr", "[", "<NUM_LIT>", "]", ";", "for", "(", "j", "=", "<NUM_LIT>", ";", "j", "<", "bytes", ";", "j", "++", ")", "val", "=", "(", "val", "<<", "<NUM_LIT>", ")", "|", "arr", "[", "j", "]", ";", "val", "=", "trunc_int_for_mode", "(", "val", ",", "mode", ")", ";", "return", "val", ">=", "low", "&&", "val", "<=", "high", ";"], "ground_truth": ["}"], "File": "spu", "Func": "arith_immediate_p", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12629, "Length": 110, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vdup_n_u32", "(", "uint32_t", "__a", ")", "{"], "ground_truth": ["return", "(", "uint32x2_t", ")", "{", "__a", ",", "__a", "}", ";"], "File": "arm", "Func": "neon2_vdup_n_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12630, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ",", "bool", "ForCodeSize", ")", "const", "{", "if", "(", "VT", "==", "<STR_LIT>", "&&", "!", "Subtarget", ".", "hasStdExtZfh", "(", ")", ")", "return", "false", ";", "if", "(", "VT", "==", "<STR_LIT>", "&&", "!", "Subtarget", ".", "hasStdExtF", "(", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "VT", "==", "<STR_LIT>", "&&", "!", "Subtarget", ".", "hasStdExtD", "(", ")", ")", "return", "false", ";"], "File": "RISCVISelLowering20", "Func": "isFPImmLegal", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12631, "Length": 66, "Cover_Rate": 0.825, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "LaneSelectReg", "=", "LaneSelectOp", "->", "getReg", "(", ")", ";", "auto", "IsHazardFn", "=", "[", "TII", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "TII", "->", "isVALU", "(", "*", "MI", ")", ";", "}", ";", "const", "int", "RWLaneWaitStates", "=", "<NUM_LIT>", ";", "int", "WaitStatesSince", "=", "getWaitStatesSinceDef", "(", "LaneSelectReg", ",", "IsHazardFn", ",", "RWLaneWaitStates", ")", ";"], "ground_truth": ["return", "RWLaneWaitStates", "-", "WaitStatesSince", ";"], "File": "GCNHazardRecognizer", "Func": "checkRWLaneHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12632, "Length": 55, "Cover_Rate": 0.3819444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "assignCalleeSavedSpillSlots", "(", "MachineFunction", "&", "MF", ",", "const", "TargetRegisterInfo", "*", "TRI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "for", "(", "const", "auto", "&", "Info", ":", "enumerate", "(", "CSI", ")", ")", "{", "if", "(", "Info", ".", "index", "(", ")", "<", "<NUM_LIT>", ")", "Info", ".", "value", "(", ")", ".", "setTargetSpilled", "(", ")", ";", "else", "Info", ".", "value", "(", ")", ".", "setFrameIdx", "(", "MFI", ".", "CreateSpillStackObject", "(", "<NUM_LIT>", ",", "Align", "(", ")", ")", ")", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "MOSFrameLowering", "Func": "assignCalleeSavedSpillSlots", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12633, "Length": 94, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "string", "<ISA_LIT>_ez_int2hex", "(", "int64_t", "val", ")", "{", "std", "::", "stringstream", "stream", ";"], "ground_truth": ["stream", "<<", "std", "::", "hex", "<<", "val", ";"], "File": "FISCInstPrinter", "Func": "FISC_ez_int2hex", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12634, "Length": 23, "Cover_Rate": 0.7419354838709677, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "if", "(", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "hasGoyaISA", "(", ")", ")", "{", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "}", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "const", "Module", "*", "MM", "=", "MF", ".", "getMMI", "(", ")", ".", "getModule", "(", ")", ";", "Metadata", "*", "PrintfModule", "=", "MM", "->", "getModuleFlag", "(", "<STR_LIT>", ")", ";", "if", "(", "PrintfModule", ")", "{", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "MachineInstrBuilder", "MIB", ";"], "ground_truth": ["const", "TargetInstrInfo", "*", "TII", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";"], "File": "TPCRegisterInfo", "Func": "getReservedRegs", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12635, "Length": 185, "Cover_Rate": 0.5409356725146199, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32_t", "v", "=", "~", "MO", ".", "getImm", "(", ")", ";", "int32_t", "lsb", "=", "countTrailingZeros", "(", "v", ")", ";", "int32_t", "width", "=", "(", "<NUM_LIT>", "-", "countLeadingZeros", "(", "v", ")", ")", "-", "lsb", ";", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["O", "<<", "markup", "(", "<STR_LIT>", ")", "<<", "'#'", "<<", "lsb", "<<", "markup", "(", "<STR_LIT>", ")", "<<", "<STR_LIT>", "<<", "markup", "(", "<STR_LIT>", ")", "<<", "'#'", "<<", "width", "<<", "markup", "(", "<STR_LIT>", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printBitfieldInvMaskImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12636, "Length": 75, "Cover_Rate": 0.7075471698113207, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NodePreLegalizer", "(", ")", ":", "FunctionPass", "(", "ID", ")", ",", "FDivFunc", "(", "nullptr", ")", ",", "FRemFunc", "(", "nullptr", ")", ",", "UDivFunc", "(", "nullptr", ")", ",", "URemFunc", "(", "nullptr", ")", ",", "SDivFunc", "(", "nullptr", ")", ",", "SRemFunc", "(", "nullptr", ")", "{"], "ground_truth": ["}"], "File": "NodePreLegalizer", "Func": "NodePreLegalizer", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12637, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "emitThumbRegPlusImmediate", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "FrameReg", ",", "Offset", ",", "TII", ",", "*", "this", ")", ";", "}", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "UseRR", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "TmpReg", ",", "false", ",", "false", ",", "true", ")", ";", "if", "(", "UseRR", ")", "MI", ".", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ",", "false", ",", "false", ")", ";", "}", "else", "if", "(", "Desc", ".", "mayStore", "(", ")", ")", "{", "VReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "<STR_LIT>", ")", ";", "bool", "UseRR", "=", "false", ";", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "{", "if", "(", "FrameReg", "==", "<STR_LIT>", ")", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "II", ",", "dl", ",", "VReg", ",", "FrameReg", ",", "Offset", ",", "false", ",", "TII", ",", "*", "this", ")", ";", "else", "{", "emitLoadConstPool", "(", "MBB", ",", "II", ",", "dl", ",", "VReg", ",", "<NUM_LIT>", ",", "Offset", ")", ";", "UseRR", "=", "true", ";", "}", "}", "else", "emitThumbRegPlusImmediate", "(", "MBB", ",", "II", ",", "dl", ",", "VReg", ",", "FrameReg", ",", "Offset", ",", "TII", ",", "*", "this", ")", ";", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "UseRR", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "VReg", ",", "false", ",", "false", ",", "true", ")", ";", "if", "(", "UseRR", ")", "MI", ".", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ",", "false", ",", "false", ")", ";", "}", "else", "{"], "ground_truth": ["assert", "(", "false", "&&", "<STR_LIT>", ")", ";"], "File": "Thumb1RegisterInfo26", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12638, "Length": 258, "Cover_Rate": 0.33506493506493507, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "getLoadRegOpcode", "(", "DstReg", ",", "RC", ",", "TRI", ",", "Subtarget", ")", ";", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "<STR_LIT>", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DstReg", ")", ",", "FrameIndex", ")", ";"], "ground_truth": ["}"], "File": "M68kInstrInfo (2)", "Func": "loadRegFromStackSlot", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12639, "Length": 46, "Cover_Rate": 0.41818181818181815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "}", "const", "unsigned", "PtrIdx", "=", "<NUM_LIT>", ";", "const", "unsigned", "ValIdx", "=", "<NUM_LIT>", ";", "if", "(", "DA", "->", "isDivergentUse", "(", "&", "I", ".", "getOperandUse", "(", "PtrIdx", ")", ")", ")", "{", "return", ";", "}", "const", "bool", "ValDivergent", "=", "DA", "->", "isDivergentUse", "(", "&", "I", ".", "getOperandUse", "(", "ValIdx", ")", ")", ";", "if", "(", "ValDivergent", "&&", "(", "!", "ST", "->", "hasDPP", "(", ")", "||", "DL", "->", "getTypeSizeInBits", "(", "I", ".", "getType", "(", ")", ")", "!=", "<NUM_LIT>", ")", ")", "{", "return", ";", "}", "const", "ReplacementInfo", "Info", "=", "{", "&", "I", ",", "Op", ",", "ValIdx", ",", "ValDivergent", "}", ";"], "ground_truth": ["ToReplace", ".", "push_back", "(", "Info", ")", ";"], "File": "AMDGPUAtomicOptimizer10", "Func": "visitAtomicRMWInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12640, "Length": 103, "Cover_Rate": 0.5024390243902439, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Inputs", ".", "has", "(", "R1", ".", "Reg", ")", "&&", "Inputs", ".", "has", "(", "R2", ".", "Reg", ")", ")", ";", "const", "LatticeCell", "&", "L1", "=", "Inputs", ".", "get", "(", "R2", ".", "Reg", ")", ";", "const", "LatticeCell", "&", "L2", "=", "Inputs", ".", "get", "(", "R2", ".", "Reg", ")", ";", "if", "(", "L2", ".", "isBottom", "(", ")", ")", "{", "if", "(", "L1", ".", "isBottom", "(", ")", ")", "return", "false", ";", "return", "evaluateORrr", "(", "R2", ",", "R1", ",", "Inputs", ",", "Result", ")", ";", "}", "LatticeCell", "LS2", ";", "if", "(", "!", "evaluate", "(", "R2", ",", "L2", ",", "LS2", ")", ")", "return", "false", ";", "if", "(", "LS2", ".", "isBottom", "(", ")", "||", "LS2", ".", "isProperty", "(", ")", ")", "return", "false", ";", "APInt", "A", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "LS2", ".", "size", "(", ")", ";", "++", "i", ")", "{", "LatticeCell", "RC", ";", "bool", "Eval", "=", "constToInt", "(", "LS2", ".", "Values", "[", "i", "]", ",", "A", ")", "&&", "evaluateORri", "(", "R1", ",", "A", ",", "Inputs", ",", "RC", ")", ";", "if", "(", "!", "Eval", ")", "return", "false", ";", "Result", ".", "meet", "(", "RC", ")", ";"], "ground_truth": ["}"], "File": "HexagonConstPropagation", "Func": "evaluateORrr", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12641, "Length": 184, "Cover_Rate": 0.8440366972477065, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "SVTNumElts", "=", "SVT", ".", "getVectorNumElements", "(", ")", ";", "ShuffleVectorSDNode", "*", "SVOp", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "N", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "SVTNumElts", ";", "i", "!=", "e", "&&", "CanFold", ";", "++", "i", ")", "CanFold", "=", "SVOp", "->", "getMaskElt", "(", "i", ")", "==", "(", "int", ")", "(", "i", "*", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "SVTNumElts", ",", "e", "=", "NumElts", ";", "i", "!=", "e", "&&", "CanFold", ";", "++", "i", ")", "CanFold", "=", "SVOp", "->", "getMaskElt", "(", "i", ")", "<", "<NUM_LIT>", ";", "if", "(", "CanFold", ")", "{", "SDValue", "BC00", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "BC0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "BC01", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "BC0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "NewBinOp", "=", "DAG", ".", "getNode", "(", "BC0", ".", "getOpcode", "(", ")", ",", "dl", ",", "VT", ",", "BC00", ",", "BC01", ")", ";", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "NewBinOp", ",", "N1", ",", "&", "SVOp", "->", "getMask", "(", ")", "[", "<NUM_LIT>", "]", ")", ";", "}", "}", "}", "if", "(", "!", "VT", ".", "is128BitVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Elts", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "Elts", ".", "push_back", "(", "getShuffleScalarElt", "(", "N", ",", "i", ",", "DAG", ",", "<NUM_LIT>", ")", ")", ";", "SDValue", "LD", "=", "EltsFromConsecutiveLoads", "(", "VT", ",", "Elts", ",", "dl", ",", "DAG", ",", "true", ")", ";", "if", "(", "LD", ".", "getNode", "(", ")", ")", "return", "LD", ";", "if", "(", "isTargetShuffle", "(", "N", "->", "getOpcode", "(", ")", ")", ")", "{", "SDValue", "Shuffle", "=", "PerformTargetShuffleCombine", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "if", "(", "Shuffle", ".", "getNode", "(", ")", ")", "return", "Shuffle", ";"], "ground_truth": ["SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "NonceMask", ";"], "File": "X86ISelLowering (2)4", "Func": "PerformShuffleCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12642, "Length": 323, "Cover_Rate": 0.4601139601139601, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "EQ", ":", "msw_skip", "=", "NE", ";", "lsw_taken", "=", "EQ", ";", "if", "(", "prob", ".", "initialized_p", "(", ")", ")", "{", "msw_skip_prob", "=", "rev_prob", ";", "lsw_taken_prob", "=", "prob", ">", "profile_probability", "::", "never", "(", ")", "?", "profile_probability", "::", "guessed_always", "(", ")", ":", "profile_probability", "::", "guessed_never", "(", ")", ";", "}", "break", ";", "case", "NE", ":", "msw_taken", "=", "NE", ";", "msw_taken_prob", "=", "prob", ";", "lsw_taken", "=", "NE", ";", "lsw_taken_prob", "=", "profile_probability", "::", "guessed_never", "(", ")", ";", "break", ";", "case", "GTU", ":", "case", "GT", ":", "msw_taken", "=", "comparison", ";", "if", "(", "CONST_INT_P", "(", "op2l", ")", "&&", "INTVAL", "(", "op2l", ")", "==", "-", "<NUM_LIT>", ")", "break", ";", "if", "(", "comparison", "!=", "GTU", "||", "op2h", "!=", "CONST0_RTX", "(", "SImode", ")", ")", "msw_skip", "=", "swap_condition", "(", "msw_taken", ")", ";", "lsw_taken", "=", "GTU", ";", "break", ";", "case", "GEU", ":", "case", "GE", ":", "if", "(", "op2l", "==", "CONST0_RTX", "(", "SImode", ")", ")", "msw_taken", "=", "comparison", ";", "else", "{", "msw_taken", "=", "comparison", "==", "GE", "?", "GT", ":", "GTU", ";", "msw_skip", "=", "swap_condition", "(", "msw_taken", ")", ";", "lsw_taken", "=", "GEU", ";", "}", "break", ";", "case", "LTU", ":", "case", "LT", ":", "msw_taken", "=", "comparison", ";", "if", "(", "op2l", "==", "CONST0_RTX", "(", "SImode", ")", ")", "break", ";", "msw_skip", "=", "swap_condition", "(", "msw_taken", ")", ";", "lsw_taken", "=", "LTU", ";", "break", ";", "case", "LEU", ":", "case", "LE", ":", "if", "(", "CONST_INT_P", "(", "op2l", ")", "&&", "INTVAL", "(", "op2l", ")", "==", "-", "<NUM_LIT>", ")", "msw_taken", "=", "comparison", ";", "else", "{", "lsw_taken", "=", "LEU", ";", "if", "(", "comparison", "==", "LE", ")", "msw_taken", "=", "LT", ";", "else", "if", "(", "op2h", "!=", "CONST0_RTX", "(", "SImode", ")", ")", "msw_taken", "=", "LTU", ";", "else", "{", "msw_skip", "=", "swap_condition", "(", "LTU", ")", ";", "break", ";", "}", "msw_skip", "=", "swap_condition", "(", "msw_taken", ")", ";", "}", "break", ";", "default", ":", "return", "false", ";", "}", "num_branches", "=", "(", "(", "msw_taken", "!=", "LAST_AND_UNUSED_RTX_CODE", ")", "+", "(", "msw_skip", "!=", "LAST_AND_UNUSED_RTX_CODE", ")", "+", "(", "lsw_taken", "!=", "LAST_AND_UNUSED_RTX_CODE", ")", ")", ";", "if", "(", "comparison", "!=", "EQ", "&&", "comparison", "!=", "NE", "&&", "num_branches", ">", "<NUM_LIT>", ")", "{", "if", "(", "!", "CONSTANT_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "prob", ".", "initialized_p", "(", ")", "&&", "prob", ".", "to_reg_br_prob_base", "(", ")", ">=", "(", "int", ")", "(", "REG_BR_PROB_BASE", "*", "<NUM_LIT>", "/", "<NUM_LIT>", ")", "&&", "prob", ".", "to_reg_br_prob_base", "(", ")", "<=", "(", "int", ")", "(", "REG_BR_PROB_BASE", "*", "<NUM_LIT>", "/", "<NUM_LIT>", ")", ")", "{", "msw_taken_prob", "=", "prob", ".", "apply_scale", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "msw_skip_prob", "=", "rev_prob", ".", "apply_scale", "(", "REG_BR_PROB_BASE", ",", "rev_prob", ".", "to_reg_br_prob_base", "(", ")", "+", "REG_BR_PROB_BASE", ")", ";", "lsw_taken_prob", "=", "prob", ";", "}", "else", "{", "msw_taken_prob", "=", "prob", ";", "msw_skip_prob", "=", "profile_probability", "::", "guessed_always", "(", ")", ";", "lsw_taken_prob", "=", "prob", ";", "}", "}", "operands", "[", "<NUM_LIT>", "]", "=", "op1h", ";"], "ground_truth": ["operands", "[", "<NUM_LIT>", "]", "=", "op2h", ";"], "File": "sh", "Func": "expand_cbranchdi4", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12643, "Length": 445, "Cover_Rate": 0.6137931034482759, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FuncInfo", "->", "setVarArgsFrameIndex", "(", "FrameInfo", ".", "CreateFixedObject", "(", "<NUM_LIT>", ",", "StackSize", ",", "true", ")", ")", ";", "}", "assert", "(", "!", "(", "Subtarget", ".", "useSoftFloat", "(", ")", "&&", "TheFunction", ".", "hasFnAttribute", "(", "Attribute", "::", "NoImplicitFloat", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "is64Bit", "(", ")", ")", "{", "ArrayRef", "<", "MCPhysReg", ">", "ArgGPRs", "=", "get64BitArgumentGPRs", "(", "CallConv", ",", "Subtarget", ")", ";", "ArrayRef", "<", "MCPhysReg", ">", "ArgXMMs", "=", "get64BitArgumentXMMs", "(", "TheMachineFunction", ",", "CallConv", ",", "Subtarget", ")", ";", "unsigned", "NumIntRegs", "=", "CCInfo", ".", "getFirstUnallocated", "(", "ArgGPRs", ")", ";", "unsigned", "NumXMMRegs", "=", "CCInfo", ".", "getFirstUnallocated", "(", "ArgXMMs", ")", ";", "assert", "(", "!", "(", "NumXMMRegs", "&&", "!", "Subtarget", ".", "hasSSE1", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "isWin64", "(", ")", ")", "{", "int", "HomeOffset", "=", "FrameLowering", ".", "getOffsetOfLocalArea", "(", ")", "+", "<NUM_LIT>", ";", "FuncInfo", "->", "setRegSaveFrameIndex", "(", "FrameInfo", ".", "CreateFixedObject", "(", "<NUM_LIT>", ",", "NumIntRegs", "*", "<NUM_LIT>", "+", "HomeOffset", ",", "false", ")", ")", ";", "if", "(", "NumIntRegs", "<", "<NUM_LIT>", ")", "FuncInfo", "->", "setVarArgsFrameIndex", "(", "FuncInfo", "->", "getRegSaveFrameIndex", "(", ")", ")", ";", "}", "else", "{", "FuncInfo", "->", "setVarArgsGPOffset", "(", "NumIntRegs", "*", "<NUM_LIT>", ")", ";", "FuncInfo", "->", "setVarArgsFPOffset", "(", "ArgGPRs", ".", "size", "(", ")", "*", "<NUM_LIT>", "+", "NumXMMRegs", "*", "<NUM_LIT>", ")", ";", "FuncInfo", "->", "setRegSaveFrameIndex", "(", "FrameInfo", ".", "CreateStackObject", "(", "ArgGPRs", ".", "size", "(", ")", "*", "<NUM_LIT>", "+", "ArgXMMs", ".", "size", "(", ")", "*", "<NUM_LIT>", ",", "Align", "(", "<NUM_LIT>", ")", ",", "false", ")", ")", ";", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "LiveGPRs", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "LiveXMMRegs", ";", "SDValue", "ALVal", ";", "for", "(", "MCPhysReg", "Reg", ":", "ArgGPRs", ".", "slice", "(", "NumIntRegs", ")", ")", "{", "Register", "GPR", "=", "TheMachineFunction", ".", "addLiveIn", "(", "Reg", ",", "&", "<STR_LIT>", ")", ";", "LiveGPRs", ".", "push_back", "(", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "GPR", ",", "<STR_LIT>", ")", ")", ";", "}", "const", "auto", "&", "AvailableXmms", "=", "ArgXMMs", ".", "slice", "(", "NumXMMRegs", ")", ";", "if", "(", "!", "AvailableXmms", ".", "empty", "(", ")", ")", "{", "Register", "AL", "=", "TheMachineFunction", ".", "addLiveIn", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "ALVal", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "AL", ",", "<STR_LIT>", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "AvailableXmms", ")", "{"], "ground_truth": ["Register", "XMMReg", "=", "TheMachineFunction", ".", "addLiveIn", "(", "Reg", ",", "&", "<STR_LIT>", ")", ";"], "File": "X86ISelLowering118", "Func": "createVarArgAreaAndStoreRegisters", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12644, "Length": 365, "Cover_Rate": 0.5048409405255878, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcmpeqq_n_fv8hf", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcmpeqq_n_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12645, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "PIC_", "&&", "!", "Subtarget", ".", "isABI_N64", "(", ")", ")", "return", "getAddrNonPIC", "(", "N", ",", "Ty", ",", "DAG", ")", ";", "return", "getAddrLocal", "(", "N", ",", "Ty", ",", "DAG", ",", "Subtarget", ".", "isABI_N32", "(", ")", "||", "Subtarget", ".", "isABI_N64", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsISelLowering106", "Func": "lowerJumpTable", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12646, "Length": 54, "Cover_Rate": 0.6067415730337079, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "m_InsVec", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "return", "nullptr", ";"], "ground_truth": ["return", "m_InsVec", "[", "<NUM_LIT>", "]", ";"], "File": "SCEVParser", "Func": "getValueInducation", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12647, "Length": 19, "Cover_Rate": 0.6785714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GetInstSeqLs", "(", "Imm", "&", "<NUM_LIT>", ",", "RemSize", ",", "SeqLs", ")", ";"], "ground_truth": ["AddInstr", "(", "SeqLs", ",", "Inst", "(", "ORi", ",", "Imm", "&", "<NUM_LIT>", ")", ")", ";"], "File": "Cpu0AnalyzeImmediate", "Func": "GetInstSeqLsORi", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12648, "Length": 25, "Cover_Rate": 0.5952380952380952, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Chain", "=", "LoadFuncPtr", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "LoadFuncPtr", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ";", "SDValue", "AddPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Callee", ",", "PtrOff", ")", ";", "SDValue", "LoadEnvPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "Chain", ",", "AddPtr", ",", "InFlag", ")", ";", "Chain", "=", "LoadEnvPtr", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "LoadEnvPtr", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "EnvVal", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "<STR_LIT>", ",", "LoadEnvPtr", ",", "InFlag", ")", ";", "Chain", "=", "EnvVal", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "EnvVal", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "VTs", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "LoadTOCPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "Chain", ",", "Callee", ",", "InFlag", ")", ";", "Chain", "=", "LoadTOCPtr", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "LoadTOCPtr", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "MTCTROps", "[", "<NUM_LIT>", "]", "=", "Chain", ";", "MTCTROps", "[", "<NUM_LIT>", "]", "=", "LoadFuncPtr", ";", "MTCTROps", "[", "<NUM_LIT>", "]", "=", "InFlag", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "NodeTys", ",", "MTCTROps", ",", "<NUM_LIT>", "+", "(", "InFlag", ".", "getNode", "(", ")", "!=", "<NUM_LIT>", ")", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "NodeTys", ".", "clear", "(", ")", ";", "NodeTys", ".", "push_back", "(", "<STR_LIT>", ")", ";", "NodeTys", ".", "push_back", "(", "<STR_LIT>", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "CallOpc", "=", "isSVR4ABI", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Callee", ".", "setNode", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "isTailCall", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "PtrVT", ")", ")", ";"], "File": "PPCISelLowering69", "Func": "PrepareCall", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12649, "Length": 287, "Cover_Rate": 0.3360655737704918, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "curLoc", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "if", "(", "prevDebugLoc", ".", "isUnknown", "(", ")", "&&", "curLoc", ".", "isUnknown", "(", ")", ")", "return", ";", "if", "(", "prevDebugLoc", "==", "curLoc", ")", "return", ";", "prevDebugLoc", "=", "curLoc", ";", "if", "(", "curLoc", ".", "isUnknown", "(", ")", ")", "return", ";", "const", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "LLVMContext", "&", "ctx", "=", "MF", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "DIScope", "Scope", "(", "curLoc", ".", "getScope", "(", "ctx", ")", ")", ";", "assert", "(", "(", "!", "Scope", "||", "Scope", ".", "isScope", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "Scope", ")", "return", ";", "StringRef", "fileName", "(", "Scope", ".", "getFilename", "(", ")", ")", ";", "StringRef", "dirName", "(", "Scope", ".", "getDirectory", "(", ")", ")", ";", "SmallString", "<", "<NUM_LIT>", ">", "FullPathName", "=", "dirName", ";", "if", "(", "!", "dirName", ".", "empty", "(", ")", "&&", "!", "sys", "::", "path", "::", "is_absolute", "(", "fileName", ")", ")", "{", "sys", "::", "path", "::", "append", "(", "FullPathName", ",", "fileName", ")", ";"], "ground_truth": ["fileName", "=", "FullPathName", ".", "str", "(", ")", ";"], "File": "NVPTXAsmPrinter1", "Func": "emitLineNumberAsDotLoc", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12650, "Length": 178, "Cover_Rate": 0.5913621262458472, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "FixAllFDIVSQRT", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", "=", "DebugLoc", "(", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "auto", "MFI", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MFI", ";", "for", "(", "auto", "MBBI", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "MBBI", "!=", "E", ";", "++", "MBBI", ")", "{", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";"], "ground_truth": ["unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";"], "File": "LeonPasses10", "Func": "runOnMachineFunction", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12651, "Length": 123, "Cover_Rate": 0.36716417910447763, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "return", "LowerDarwin_VASTART", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["else", "return", "LowerAAPCS_VASTART", "(", "Op", ",", "DAG", ")", ";"], "File": "AArch64ISelLowering105", "Func": "LowerVASTART", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12652, "Length": 26, "Cover_Rate": 0.45614035087719296, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "OffsetReg", ")", ".", "addReg", "(", "FrameReg", ")", ";", "}", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "ScalarStoreOp", ")", ")", ".", "addReg", "(", "SubReg", ",", "getKillRegState", "(", "IsKill", ")", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ".", "addReg", "(", "OffsetReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "continue", ";", "}", "if", "(", "SpillToVGPR", ")", "{", "<ISA_LIT>MachineFunctionInfo", "::", "SpilledReg", "Spill", "=", "VGPRSpills", "[", "i", "]", ";", "bool", "VGPRDefined", "=", "true", ";", "if", "(", "MBB", "==", "&", "MF", "->", "front", "(", ")", ")", "VGPRDefined", "=", "!", "SGPRSpillVGPRDefinedSet", ".", "insert", "(", "Spill", ".", "VGPR", ")", ".", "second", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "getMCOpcodeFromPseudo", "(", "<STR_LIT>", ")", ",", "Spill", ".", "VGPR", ")", ".", "addReg", "(", "SubReg", ",", "getKillRegState", "(", "IsKill", ")", ")", ".", "addImm", "(", "Spill", ".", "Lane", ")", ".", "addReg", "(", "Spill", ".", "VGPR", ",", "VGPRDefined", "?", "<NUM_LIT>", ":", "RegState", "::", "Undef", ")", ";", "}", "else", "{", "if", "(", "OnlyToVGPR", ")", "return", "false", ";", "unsigned", "TmpReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "MachineInstrBuilder", "Mov", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "TmpReg", ")", ".", "addReg", "(", "SubReg", ",", "SubKillState", ")", ";", "if", "(", "NumSubRegs", ">", "<NUM_LIT>", ")", "{", "unsigned", "SuperKillState", "=", "<NUM_LIT>", ";", "if", "(", "i", "+", "<NUM_LIT>", "==", "e", ")", "SuperKillState", "|=", "getKillRegState", "(", "IsKill", ")", ";", "Mov", ".", "addReg", "(", "SuperReg", ",", "RegState", "::", "Implicit", "|", "SuperKillState", ")", ";", "}", "unsigned", "Align", "=", "FrameInfo", ".", "getObjectAlignment", "(", "Index", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "Index", ",", "EltSize", "*", "i", ")", ";"], "ground_truth": ["MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOStore", ",", "EltSize", ",", "MinAlign", "(", "Align", ",", "EltSize", "*", "i", ")", ")", ";"], "File": "SIRegisterInfo110", "Func": "spillSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12653, "Length": 330, "Cover_Rate": 0.31639501438159157, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "Data", "[", "Offset", "+", "i", "]", "|=", "uint8_t", "(", "(", "Value", ">>", "(", "i", "*", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ")", ";"], "File": "ARMAsmBackend69", "Func": "ApplyFixup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12654, "Length": 45, "Cover_Rate": 0.4838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", ";", "}", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "emitGRX32Move", "(", "MBB", ",", "MBBI", ",", "DL", ",", "DestReg", ",", "SrcReg", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "KillSrc", ",", "false", ")", ";", "return", ";", "}", "unsigned", "Opcode", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opcode", "=", "STI", ".", "hasVector", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";"], "File": "SystemZInstrInfo24", "Func": "copyPhysReg", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12655, "Length": 251, "Cover_Rate": 0.6092233009708737, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setCondCodeAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setCondCodeAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "if", "(", "!", "Subtarget", "->", "hasBFE", "(", ")", ")", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "if", "(", "!", "Subtarget", "->", "hasBFE", "(", ")", ")", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "if", "(", "!", "Subtarget", "->", "hasBFE", "(", ")", ")", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";"], "ground_truth": ["setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";"], "File": "R600ISelLowering41", "Func": "R600TargetLowering", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12656, "Length": 459, "Cover_Rate": 0.42382271468144045, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AsmAttributeEmitter", "(", "MCStreamer", "&", "Streamer_", ")", ":", "Streamer", "(", "Streamer_", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmPrinter10", "Func": "AsmAttributeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12657, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";"], "ground_truth": ["}"], "File": "TPCSubtarget", "Func": "useAA", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12658, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "unsigned", "char", "JMP64r", "=", "<NUM_LIT>", ";", "const", "unsigned", "char", "MOV64ri", "=", "<NUM_LIT>", ";", "const", "unsigned", "char", "N86R10", "=", "TRI", "->", "getEncodingValue", "(", "<STR_LIT>", ")", "&", "<NUM_LIT>", ";", "const", "unsigned", "char", "N86R11", "=", "TRI", "->", "getEncodingValue", "(", "<STR_LIT>", ")", "&", "<NUM_LIT>", ";", "const", "unsigned", "char", "REX_WB", "=", "<NUM_LIT>", "|", "<NUM_LIT>", "|", "<NUM_LIT>", ";", "unsigned", "OpCode", "=", "(", "(", "MOV64ri", "|", "N86R11", ")", "<<", "<NUM_LIT>", ")", "|", "REX_WB", ";", "SDValue", "Addr", "=", "Trmp", ";", "OutChains", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getStore", "(", "Root", ",", "dl", ",", "DAG", ".", "getConstant", "(", "OpCode", ",", "<STR_LIT>", ")", ",", "Addr", ",", "MachinePointerInfo", "(", "TrmpAddr", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "Addr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Trmp", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "OutChains", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getStore", "(", "Root", ",", "dl", ",", "FPtr", ",", "Addr", ",", "MachinePointerInfo", "(", "TrmpAddr", ",", "<NUM_LIT>", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "OpCode", "=", "(", "(", "MOV64ri", "|", "N86R10", ")", "<<", "<NUM_LIT>", ")", "|", "REX_WB", ";", "Addr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Trmp", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "OutChains", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getStore", "(", "Root", ",", "dl", ",", "DAG", ".", "getConstant", "(", "OpCode", ",", "<STR_LIT>", ")", ",", "Addr", ",", "MachinePointerInfo", "(", "TrmpAddr", ",", "<NUM_LIT>", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "Addr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Trmp", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "OutChains", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getStore", "(", "Root", ",", "dl", ",", "Nest", ",", "Addr", ",", "MachinePointerInfo", "(", "TrmpAddr", ",", "<NUM_LIT>", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "OpCode", "=", "(", "JMP64r", "<<", "<NUM_LIT>", ")", "|", "REX_WB", ";", "Addr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Trmp", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "OutChains", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getStore", "(", "Root", ",", "dl", ",", "DAG", ".", "getConstant", "(", "OpCode", ",", "<STR_LIT>", ")", ",", "Addr", ",", "MachinePointerInfo", "(", "TrmpAddr", ",", "<NUM_LIT>", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "unsigned", "char", "ModRM", "=", "N86R11", "|", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "|", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";", "Addr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Trmp", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "OutChains", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getStore", "(", "Root", ",", "dl", ",", "DAG", ".", "getConstant", "(", "ModRM", ",", "<STR_LIT>", ")", ",", "Addr", ",", "MachinePointerInfo", "(", "TrmpAddr", ",", "<NUM_LIT>", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "OutChains", ")", ";", "}", "else", "{"], "ground_truth": ["const", "Function", "*", "Func", "=", "cast", "<", "Function", ">", "(", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ")", ";"], "File": "X86ISelLowering (2)4", "Func": "LowerINIT_TRAMPOLINE", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12659, "Length": 492, "Cover_Rate": 0.4165961049957663, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "CONST_INT_P", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "tmpaddend", "=", "INTVAL", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ";", "addr", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "GET_CODE", "(", "addr", ")", "==", "SYMBOL_REF", "||", "(", "GET_CODE", "(", "addr", ")", "==", "UNSPEC", "&&", "(", "XINT", "(", "addr", ",", "<NUM_LIT>", ")", "==", "UNSPEC_GOTENT", "||", "XINT", "(", "addr", ",", "<NUM_LIT>", ")", "==", "UNSPEC_PLT31", ")", ")", ")", "{"], "ground_truth": ["if", "(", "symref", ")", "*", "symref", "=", "addr", ";"], "File": "s390", "Func": "s390_loadrelative_operand_p", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12660, "Length": 86, "Cover_Rate": 0.5657894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "*", "RegInfo", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "(", "MBB", "->", "getParent", "(", ")", ")", ";", "bool", "HasBP", "=", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ";", "unsigned", "FrameSize", "=", "determineFrameLayout", "(", "MF", ")", ";"], "ground_truth": ["int", "NegFrameSize", "=", "-", "FrameSize", ";"], "File": "PPCFrameLowering4", "Func": "twoUniqueScratchRegsRequired", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12661, "Length": 48, "Cover_Rate": 0.39669421487603307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vsubl_high_s8", "(", "int8x16_t", "__a", ",", "int8x16_t", "__b", ")", "{"], "ground_truth": ["return", "(", "int16x8_t", ")", "__builtin_aarch64_ssubl2v16qi", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon2_vsubl_high_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12662, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Dest", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "Copy", "=", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Dest", ")", ".", "addReg", "(", "LiveMaskReg", ")", ";", "LIS", "->", "ReplaceMachineInstrInMaps", "(", "*", "MI", ",", "*", "Copy", ")", ";"], "ground_truth": ["MI", "->", "eraseFromParent", "(", ")", ";"], "File": "SIWholeQuadMode", "Func": "lowerLiveMaskQueries", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12663, "Length": 63, "Cover_Rate": 0.65625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isOnStack", "(", "unsigned", "Reg", ")", "const", "{", "for", "(", "const", "RangeTy", "&", "Range", ":", "Worklist", ")", "for", "(", "const", "MachineOperand", "&", "MO", ":", "Range", ")", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "Reg", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "WebAssemblyRegStackify13", "Func": "isOnStack", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12664, "Length": 48, "Cover_Rate": 0.9795918367346939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_xsaves", "(", "void", "*", "__P", ",", "long", "long", "__M", ")", "{"], "ground_truth": ["__builtin_ia32_xsaves", "(", "__P", ",", "__M", ")", ";"], "File": "xsavesintrin", "Func": "_xsaves", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12665, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ":", ")", ";"], "ground_truth": ["return", "result", ";"], "File": "arm", "Func": "neon2_vpaddl_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12666, "Length": 19, "Cover_Rate": 0.6551724137931034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{", "case", "'r'", ":", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "{", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "}", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "static_cast", "<", "const", "TargetRegisterClass", "*", ">", "(", "<NUM_LIT>", ")", ")", ";", "case", "'c'", ":", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "(", "unsigned", ")", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";"], "ground_truth": ["assert", "(", "false", "&&", "<STR_LIT>", ")", ";"], "File": "Cpu0ISelLowering4", "Func": "getRegForInlineAsmConstraint", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12667, "Length": 103, "Cover_Rate": 0.5049019607843137, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "decodePCDBLOperand", "(", "MCInst", "&", "Inst", ",", "uint64_t", "Imm", ",", "uint64_t", "Address", ")", "{", "assert", "(", "isUInt", "<", "N", ">", "(", "Imm", ")", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "SignExtend64", "<", "N", ">", "(", "Imm", ")", "*", "<NUM_LIT>", "+", "Address", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "SystemZDisassembler18", "Func": "decodePCDBLOperand", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12668, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "MEM_P", "(", "src", ")", ")", "return", "out_movqi_r_mr", "(", "insn", ",", "operands", ",", "plen", ")", ";", "}", "else", "if", "(", "MEM_P", "(", "dest", ")", ")", "{", "rtx", "xop", "[", "<NUM_LIT>", "]", ";", "xop", "[", "<NUM_LIT>", "]", "=", "dest", ";", "xop", "[", "<NUM_LIT>", "]", "=", "src", "==", "CONST0_RTX", "(", "GET_MODE", "(", "dest", ")", ")", "?", "zero_reg_rtx", ":", "src", ";", "return", "out_movqi_mr_r", "(", "insn", ",", "xop", ",", "plen", ")", ";", "}", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "avr", "Func": "output_movqi", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12669, "Length": 76, "Cover_Rate": 0.3089430894308943, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isReg", "(", ")", "&&", "checkRegisterClass", "(", "getReg", "(", ")", ",", "true", ",", "false", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "M68kAsmParser", "Func": "isDReg", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12670, "Length": 19, "Cover_Rate": 0.7037037037037037, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DeadRegisterDefinitions", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "TRI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "bool", "Changed", "=", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "if", "(", "processMachineBasicBlock", "(", "MBB", ")", ")", "Changed", "=", "true", ";"], "ground_truth": ["return", "Changed", ";"], "File": "AArch64DeadRegisterDefinitionsPass (2)", "Func": "runOnMachineFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12671, "Length": 58, "Cover_Rate": 0.9830508474576272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCPhysReg", "*", "<ISA_LIT>RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "static", "const", "MCPhysReg", "CalleeSavedRegs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ";", "static", "const", "MCPhysReg", "CalleeSavedRegsFP", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ";"], "ground_truth": ["const", "<ISA_LIT>FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "*", "MF", ")", ";"], "File": "XCoreRegisterInfo (2)1", "Func": "getCalleeSavedRegs", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12672, "Length": 73, "Cover_Rate": 0.6293103448275862, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "__SGX_EMODT", ":", "case", "__SGX_EAUG", ":", "case", "__SGX_ERDINFO", ":", "__encls_bc", "(", "__L", ",", "__D", "[", "<NUM_LIT>", "]", ",", "__D", "[", "<NUM_LIT>", "]", ",", "__R", ")", ";", "break", ";", "case", "__SGX_EINIT", ":", "case", "__SGX_ELDB", ":", "case", "__SGX_ELDU", ":", "case", "__SGX_EWB", ":", "case", "__SGX_ELDBC", ":", "case", "__SGX_ELDUC", ":", "__encls_bcd", "(", "__L", ",", "__D", "[", "<NUM_LIT>", "]", ",", "__D", "[", "<NUM_LIT>", "]", ",", "__D", "[", "<NUM_LIT>", "]", ",", "__R", ")", ";", "break", ";", "case", "__SGX_EREMOVE", ":", "case", "__SGX_EBLOCK", ":", "case", "__SGX_ETRACK", ":", "case", "__SGX_ETRACKC", ":", "__encls_c", "(", "__L", ",", "__D", "[", "<NUM_LIT>", "]", ",", "__R", ")", ";", "break", ";", "case", "__SGX_EDBGRD", ":", "__encls_edbgrd", "(", "__L", ",", "__D", "[", "<NUM_LIT>", "]", ",", "__D", "[", "<NUM_LIT>", "]", ",", "__R", ")", ";", "break", ";"], "ground_truth": ["default", ":"], "File": "sgxintrin", "Func": "_encls_u32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12673, "Length": 120, "Cover_Rate": 0.37037037037037035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "getGatherScatterIndex", "(", "SDValue", "Op", ")", "{", "if", "(", "auto", "*", "N", "=", "dyn_cast", "<", "MaskedGatherScatterSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ")", "return", "N", "->", "getIndex", "(", ")", ";", "if", "(", "auto", "*", "N", "=", "dyn_cast", "<", "VPGatherScatterSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ")", "return", "N", "->", "getIndex", "(", ")", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "VECustomDAG1", "Func": "getGatherScatterIndex", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12674, "Length": 62, "Cover_Rate": 0.9841269841269841, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "get<ISA_LIT>ProgramInfo", "(", "KernelInfo", ",", "*", "MF", ")", ";", "EmitAmdKernelCodeT", "(", "*", "MF", ",", "KernelInfo", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter103", "Func": "EmitFunctionBodyStart", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12675, "Length": 18, "Cover_Rate": 0.33962264150943394, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Op", ")", ";", "unsigned", "int", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "NumElts", "!=", "<NUM_LIT>", "&&", "NumElts", "!=", "<NUM_LIT>", "&&", "!", "Subtarget", ".", "hasBWI", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "VT", ".", "is512BitVector", "(", ")", "&&", "InVT", ".", "getVectorElementType", "(", ")", "!=", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "In", ")", ";", "assert", "(", "InVT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", ";"], "ground_truth": ["MVT", "ExtVT", "=", "VT", ";"], "File": "X86ISelLowering (3)", "Func": "LowerZERO_EXTEND_AVX512", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12676, "Length": 84, "Cover_Rate": 0.3181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "(", "FrameReg", "==", "<STR_LIT>", "&&", "PtrVT", "==", "<STR_LIT>", ")", "||", "(", "FrameReg", "==", "<STR_LIT>", "&&", "PtrVT", "==", "<STR_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "Frame", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "FrameReg", ",", "PtrVT", ")", ";", "Register", "StoreAddrReg", "=", "(", "PtrVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["SDValue", "StoreAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "Frame", ",", "DAG", ".", "getIntPtrConstant", "(", "RegInfo", "->", "getSlotSize", "(", ")", ",", "dl", ")", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "LowerEH_RETURN", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12677, "Length": 89, "Cover_Rate": 0.326007326007326, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";"], "ground_truth": ["bool", "isAligned", "=", "(", "RI", ".", "getStackAlignment", "(", ")", ">=", "<NUM_LIT>", ")", "||", "RI", ".", "canRealignStack", "(", "MF", ")", ";"], "File": "X86InstrInfo134", "Func": "storeRegToStackSlot", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12678, "Length": 62, "Cover_Rate": 0.5344827586206896, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "BB", ";", "case", "<STR_LIT>", ":", "{", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "getSubtarget", "(", ")", "->", "getInstrInfo", "(", ")", ";", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", "->", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addImm", "(", "MFI", "->", "LDSSize", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "BB", ";", "}", "case", "<STR_LIT>", ":", "return", "splitKillBlock", "(", "MI", ",", "BB", ")", ";", "default", ":", "return", "<ISA_LIT>TargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MI", ",", "BB", ")", ";", "}"], "ground_truth": ["return", "BB", ";"], "File": "SIISelLowering158", "Func": "EmitInstrWithCustomInserter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12679, "Length": 123, "Cover_Rate": 0.537117903930131, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "Subtarget", "->", "has<ISA_LIT>32r6", "(", ")", ")", "{", "TmpInst0", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "HasLinkReg", "=", "true", ";", "}", "else", "if", "(", "Subtarget", "->", "inMicro<ISA_LIT>Mode", "(", ")", ")", "TmpInst0", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "else", "{", "TmpInst0", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "}", "MCOperand", "MCOp", ";"], "ground_truth": ["if", "(", "HasLinkReg", ")", "{"], "File": "MipsAsmPrinter1", "Func": "emitPseudoIndirectBranch", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12680, "Length": 57, "Cover_Rate": 0.34545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "CommOpIdx2", "=", "TargetInstrInfo", "::", "CommuteAnyOperandIndex", ";", "if", "(", "!", "TII", "->", "findCommutedOpIndices", "(", "*", "MI", ",", "CommOpIdx1", ",", "CommOpIdx2", ")", "||", "MI", "->", "getOperand", "(", "CommOpIdx2", ")", ".", "getReg", "(", ")", "!=", "Reg0", ")", "return", "false", ";", "MachineInstr", "*", "CommutedMI", "=", "TII", "->", "commuteInstruction", "(", "*", "MI", ",", "false", ",", "CommOpIdx1", ",", "CommOpIdx2", ")", ";", "if", "(", "!", "CommutedMI", ")", "return", "false", ";", "}", "if", "(", "Entry", ".", "LowRegs2", "&&", "!", "is<ISA_LIT>LowRegister", "(", "Reg0", ")", ")", "return", "false", ";", "if", "(", "Entry", ".", "Imm2Limit", ")", "{", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "Limit", "=", "(", "<NUM_LIT>", "<<", "Entry", ".", "Imm2Limit", ")", "-", "<NUM_LIT>", ";", "if", "(", "Imm", ">", "Limit", ")", "return", "false", ";", "}", "else", "{", "unsigned", "Reg2", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "Entry", ".", "LowRegs2", "&&", "!", "is<ISA_LIT>LowRegister", "(", "Reg2", ")", ")", "return", "false", ";", "}", "const", "MCInstrDesc", "&", "NewMCID", "=", "TII", "->", "get", "(", "Entry", ".", "NarrowOpc2", ")", ";", "unsigned", "PredReg", "=", "<NUM_LIT>", ";", "<STR_LIT>", "Pred", "=", "getInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", ";", "bool", "SkipPred", "=", "false", ";", "if", "(", "Pred", "!=", "<STR_LIT>", ")", "{", "if", "(", "!", "NewMCID", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "}", "else", "{", "SkipPred", "=", "!", "NewMCID", ".", "isPredicable", "(", ")", ";", "}", "bool", "HasCC", "=", "false", ";", "bool", "CCDead", "=", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MCID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "HasCC", "=", "(", "MI", "->", "getOperand", "(", "NumOps", "-", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", ";", "if", "(", "HasCC", "&&", "MI", "->", "getOperand", "(", "NumOps", "-", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ")", "CCDead", "=", "true", ";", "}", "if", "(", "!", "VerifyPredAndCC", "(", "MI", ",", "Entry", ",", "true", ",", "Pred", ",", "LiveCPSR", ",", "HasCC", ",", "CCDead", ")", ")", "return", "false", ";", "if", "(", "Entry", ".", "PartFlag", "&&", "NewMCID", ".", "hasOptionalDef", "(", ")", "&&", "HasCC", "&&", "canAddPseudoFlagDep", "(", "MI", ",", "IsSelfLoop", ")", ")", "return", "false", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";"], "ground_truth": ["MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "dl", ",", "NewMCID", ")", ";"], "File": "Thumb2SizeReduction10", "Func": "ReduceTo2Addr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12681, "Length": 373, "Cover_Rate": 0.5116598079561042, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MIB", ".", "addImm", "(", "(", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getImm", "(", ")", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector", "Func": "renderExtractSLC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12682, "Length": 23, "Cover_Rate": 0.45098039215686275, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "VecTy", "->", "isVectorTy", "(", ")", "||", "isa", "<", "ScalableVectorType", ">", "(", "VecTy", ")", ")", "return", "false", ";", "if", "(", "!", "cast", "<", "VectorType", ">", "(", "VecTy", ")", "->", "getElementType", "(", ")", "->", "isIntegerTy", "(", ")", ")", "return", "false", ";", "EVT", "Ty", "=", "EVT", "::", "getEVT", "(", "VecTy", ",", "false", ")", ";", "if", "(", "!", "Ty", ".", "isSimple", "(", ")", "||", "Ty", ".", "getSizeInBits", "(", ")", "<=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "isHVXVectorType", "(", "Ty", ".", "getSimpleVT", "(", ")", ",", "IncludeBool", ")", ")", "return", "true", ";", "auto", "Action", "=", "getTargetLowering", "(", ")", "->", "getPreferredVectorAction", "(", "Ty", ".", "getSimpleVT", "(", ")", ")", ";"], "ground_truth": ["return", "Action", "==", "TargetLoweringBase", "::", "TypeWidenVector", ";"], "File": "HexagonSubtarget1", "Func": "isTypeForHVX", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12683, "Length": 113, "Cover_Rate": 0.8828125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "satisfies_constraint_j00", "(", "op", ")", "&&", "!", "satisfies_constraint_jm1", "(", "op", ")", "&&", "!", "satisfies_constraint_jKK", "(", "op", ")", "&&", "!", "satisfies_constraint_jxx", "(", "op", ")", "&&", "!", "satisfies_constraint_jyy", "(", "op", ")", ")", "return", "<NUM_LIT>", ";", "}", "if", "(", "!", "SYMBOLIC_CONST", "(", "op", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "larl_operand", "(", "op", ",", "mode", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "TLS_SYMBOLIC_CONST", "(", "op", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "flag_pic", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "s390", "Func": "s390_legitimate_constant_p", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12684, "Length": 79, "Cover_Rate": 0.6583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "I", ".", "isPHI", "(", ")", ")", "break", ";", "unsigned", "HeadReg", "=", "<NUM_LIT>", ",", "CmpBBReg", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "oi", "=", "<NUM_LIT>", ",", "oe", "=", "I", ".", "getNumOperands", "(", ")", ";", "oi", "!=", "oe", ";", "oi", "+=", "<NUM_LIT>", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "I", ".", "getOperand", "(", "oi", "+", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "unsigned", "Reg", "=", "I", ".", "getOperand", "(", "oi", ")", ".", "getReg", "(", ")", ";", "if", "(", "MBB", "==", "Head", ")", "{", "assert", "(", "(", "!", "HeadReg", "||", "HeadReg", "==", "Reg", ")", "&&", "<STR_LIT>", ")", ";", "HeadReg", "=", "Reg", ";", "}"], "ground_truth": ["if", "(", "MBB", "==", "CmpBB", ")", "{"], "File": "AArch64ConditionalCompares (2)", "Func": "trivialTailPHIs", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12685, "Length": 108, "Cover_Rate": 0.6792452830188679, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "InsertPt", ",", "OldMI", "->", "getDebugLoc", "(", ")", ",", "HII", "->", "get", "(", "NewOpCode", ")", ")", ";", "MIB", ".", "add", "(", "OldMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "OldMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "OldMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "ImmOp", ")", ";", "OpStart", "=", "<NUM_LIT>", ";", "Changed", "=", "true", ";", "}", "else", "if", "(", "HII", "->", "getAddrMode", "(", "*", "OldMI", ")", "==", "<STR_LIT>", "&&", "OldMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "{", "short", "NewOpCode", "=", "HII", "->", "changeAddrMode_io_abs", "(", "*", "OldMI", ")", ";", "assert", "(", "NewOpCode", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "InsertPt", ",", "OldMI", "->", "getDebugLoc", "(", ")", ",", "HII", "->", "get", "(", "NewOpCode", ")", ")", ".", "add", "(", "OldMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "const", "GlobalValue", "*", "GV", "=", "ImmOp", ".", "getGlobal", "(", ")", ";", "int64_t", "Offset", "=", "ImmOp", ".", "getOffset", "(", ")", "+", "OldMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "MIB", ".", "addGlobalAddress", "(", "GV", ",", "Offset", ",", "ImmOp", ".", "getTargetFlags", "(", ")", ")", ";", "OpStart", "=", "<NUM_LIT>", ";", "Changed", "=", "true", ";"], "ground_truth": ["}", "else", "Changed", "=", "false", ";"], "File": "HexagonOptAddrMode (2)", "Func": "changeLoad", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12686, "Length": 213, "Cover_Rate": 0.39664804469273746, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcmlaq_rot180_m_fv8hf", "(", "__a", ",", "__b", ",", "__c", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcmlaq_rot180_m_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12687, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Pred", "->", "isLayoutSuccessor", "(", "MBB", ")", ")", "return", "false", ";", "MachineBasicBlock", "::", "const_iterator", "I", "=", "Pred", "->", "end", "(", ")", ";", "while", "(", "I", "!=", "Pred", "->", "begin", "(", ")", "&&", "!", "(", "--", "I", ")", "->", "isTerminator", "(", ")", ")", ";", "return", "I", "==", "Pred", "->", "end", "(", ")", "||", "!", "I", "->", "isBarrier", "(", ")", ";"], "ground_truth": ["}"], "File": "MandarinAsmPrinter", "Func": "isBlockOnlyReachableByFallthrough", "Target": "Mandarin", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12688, "Length": 62, "Cover_Rate": 0.47692307692307695, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "*", "MBB", ":", "ML", "->", "getBlocks", "(", ")", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MBB", "->", "getName", "(", ")", "<<", "<STR_LIT>", ";", ")", ";", "std", "::", "function", "<", "MachineInstr", "*", "(", "MachineBasicBlock", "*", ")", ">", "SearchForStart", "=", "[", "&", "SearchForStart", "]", "(", "MachineBasicBlock", "*", "MBB", ")", "->", "MachineInstr", "*", "{", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "isLoopStart", "(", "MI", ")", ")", "return", "&", "MI", ";", "}", "if", "(", "MBB", "->", "pred_size", "(", ")", "==", "<NUM_LIT>", ")", "return", "SearchForStart", "(", "*", "MBB", "->", "pred_begin", "(", ")", ")", ";", "return", "nullptr", ";", "}", ";", "LowOverheadLoop", "LoLoop", "(", "*", "ML", ",", "*", "MLI", ",", "*", "RDA", ")", ";", "if", "(", "auto", "*", "Preheader", "=", "ML", "->", "getLoopPreheader", "(", ")", ")", "LoLoop", ".", "Start", "=", "SearchForStart", "(", "Preheader", ")", ";", "else", "if", "(", "auto", "*", "Preheader", "=", "MLI", "->", "findLoopPreheader", "(", "ML", ",", "true", ")", ")", "LoLoop", ".", "Start", "=", "SearchForStart", "(", "Preheader", ")", ";", "else", "return", "false", ";", "for", "(", "auto", "*", "MBB", ":", "reverse", "(", "ML", "->", "getBlocks", "(", ")", ")", ")", "{", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "continue", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "LoLoop", ".", "Dec", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "LoLoop", ".", "End", "=", "&", "MI", ";", "else", "if", "(", "isLoopStart", "(", "MI", ")", ")", "LoLoop", ".", "Start", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getDesc", "(", ")", ".", "isCall", "(", ")", ")", "{", "LoLoop", ".", "Revert", "=", "true", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "}", "else", "{", "LoLoop", ".", "AnalyseMVEInst", "(", "&", "MI", ")", ";", "}", "}", "}", "LLVM_DEBUG", "(", "LoLoop", ".", "dump", "(", ")", ")", ";", "if", "(", "!", "LoLoop", ".", "FoundAllComponents", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "SmallPtrSet", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "Uses", ";", "RDA", "->", "getReachingLocalUses", "(", "LoLoop", ".", "Dec", ",", "<STR_LIT>", ",", "Uses", ")", ";", "if", "(", "Uses", ".", "size", "(", ")", ">", "<NUM_LIT>", "||", "!", "Uses", ".", "count", "(", "LoLoop", ".", "End", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "LoLoop", ".", "Revert", "=", "true", ";", "}"], "ground_truth": ["LoLoop", ".", "CheckLegality", "(", "BBUtils", ".", "get", "(", ")", ")", ";"], "File": "ARMLowOverheadLoops37", "Func": "ProcessLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12689, "Length": 397, "Cover_Rate": 0.7179023508137432, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128h", ")", "__builtin_ia32_vfcmulcsh_mask_round", "(", "(", "__v8hf", ")", "__C", ",", "(", "__v8hf", ")", "__D", ",", "(", "__v8hf", ")", "__A", ",", "__B", ",", "__E", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm_mask_fcmul_round_sch", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12690, "Length": 27, "Cover_Rate": 0.4576271186440678, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getMaxPrivateElementSize", "(", ")", "const", "{", "return", "MaxPrivateElementSize", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "getMaxPrivateElementSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12691, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "doFinalization", "(", "Module", "&", "M", ")", "override", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "AttributeAdjuster", "Func": "doFinalization", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12692, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "rint_optab", ":", "if", "(", "SSE_FLOAT_MODE_P", "(", "mode1", ")", "&&", "TARGET_SSE_MATH", "&&", "!", "flag_trapping_math", "&&", "!", "TARGET_ROUND", ")", "return", "opt_type", "==", "OPTIMIZE_FOR_SPEED", ";", "return", "true", ";", "case", "floor_optab", ":", "case", "ceil_optab", ":", "case", "btrunc_optab", ":", "if", "(", "SSE_FLOAT_MODE_P", "(", "mode1", ")", "&&", "TARGET_SSE_MATH", "&&", "!", "flag_trapping_math", "&&", "TARGET_ROUND", ")", "return", "true", ";", "return", "opt_type", "==", "OPTIMIZE_FOR_SPEED", ";", "case", "rsqrt_optab", ":", "return", "opt_type", "==", "OPTIMIZE_FOR_SPEED", "&&", "use_rsqrt_p", "(", ")", ";", "default", ":", "return", "true", ";"], "ground_truth": ["}"], "File": "i3865", "Func": "ix86_optab_supported_p", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12693, "Length": 75, "Cover_Rate": 0.5681818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CalleeSavedFrameSize", ";"], "ground_truth": ["}"], "File": "Z80MachineFunctionInfo", "Func": "getCalleeSavedFrameSize", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12694, "Length": 4, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "unsigned", "NumOperands", "=", "MI", ".", "getNumOperands", "(", ")", ";", "const", "ValueMapping", "*", "OperandsMapping", "=", "&", "<STR_LIT>", "[", "<STR_LIT>", "]", ";", "switch", "(", "Opc", ")", "{", "case", "G_ADD", ":", "case", "G_SEXT", ":", "case", "G_ZEXT", ":", "case", "G_GEP", ":", "OperandsMapping", "=", "&", "<STR_LIT>", "[", "<STR_LIT>", "]", ";", "break", ";", "case", "G_LOAD", ":", "case", "G_STORE", ":", "OperandsMapping", "=", "Ty", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "?", "getOperandsMapping", "(", "{", "&", "<STR_LIT>", "[", "<STR_LIT>", "]", ",", "&", "<STR_LIT>", "[", "<STR_LIT>", "]", "}", ")", ":", "&", "<STR_LIT>", "[", "<STR_LIT>", "]", ";", "break", ";", "case", "G_FADD", ":", "assert", "(", "(", "Ty", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "||", "Ty", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "OperandsMapping", "=", "Ty", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "?", "&", "<STR_LIT>", "[", "<STR_LIT>", "]", ":", "&", "<STR_LIT>", "[", "<STR_LIT>", "]", ";", "break", ";", "case", "G_CONSTANT", ":", "case", "G_FRAME_INDEX", ":", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "<STR_LIT>", "[", "<STR_LIT>", "]", ",", "nullptr", "}", ")", ";", "break", ";", "case", "G_SEQUENCE", ":", "{", "LLT", "Ty1", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "LLT", "Ty2", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "Ty", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", "||", "Ty1", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", "||", "Ty2", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", ")", "return", "InstructionMapping", "{", "}", ";", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "<STR_LIT>", "[", "<STR_LIT>", "]", ",", "&", "<STR_LIT>", "[", "<STR_LIT>", "]", ",", "nullptr", ",", "&", "<STR_LIT>", "[", "<STR_LIT>", "]", ",", "nullptr", "}", ")", ";", "break", ";", "}", "case", "G_EXTRACT", ":", "{", "LLT", "Ty1", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "Ty", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", "||", "Ty1", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", "||", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", "return", "InstructionMapping", "{", "}", ";", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "<STR_LIT>", "[", "<STR_LIT>", "]", ",", "&", "<STR_LIT>", "[", "<STR_LIT>", "]", ",", "nullptr", ",", "nullptr", "}", ")", ";", "break", ";", "}", "default", ":", "return", "InstructionMapping", "{", "}", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumOperands", ";", "i", "++", ")", "{"], "ground_truth": ["for", "(", "const", "auto", "&", "Mapping", ":", "OperandsMapping", "[", "i", "]", ")", "{"], "File": "ARMRegisterBankInfo25", "Func": "getInstrMapping", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12695, "Length": 435, "Cover_Rate": 0.7372881355932204, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vqabsq_m_sv4si", "(", "__inactive", ",", "__a", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vqabsq_m_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12696, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "<ISA_LIT>Subtarget", "::", "GFX10", ")", "{", "int64_t", "Format", "=", "ST", ".", "getGeneration", "(", ")", ">=", "<ISA_LIT>Subtarget", "::", "GFX11", "?", "<STR_LIT>", "::", "UFMT_32_FLOAT", ":", "<STR_LIT>", "::", "UFMT_32_FLOAT", ";", "return", "(", "Format", "<<", "<NUM_LIT>", ")", "|", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "|", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";", "}", "uint64_t", "RsrcDataFormat", "=", "<STR_LIT>", ";", "if", "(", "ST", ".", "isAmdHsaOS", "(", ")", ")", "{", "if", "(", "ST", ".", "getGeneration", "(", ")", "<=", "<ISA_LIT>Subtarget", "::", "VOLCANIC_ISLANDS", ")", "RsrcDataFormat", "|=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "ST", ".", "getGeneration", "(", ")", "==", "<ISA_LIT>Subtarget", "::", "VOLCANIC_ISLANDS", ")", "RsrcDataFormat", "|=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";"], "File": "SIInstrInfo54", "Func": "getDefaultRsrcDataFormat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12697, "Length": 108, "Cover_Rate": 0.8503937007874016, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "createTupleImpl", "(", "CurDAG", ",", "Regs", ",", "RegClassIDs", "[", "NF", "-", "<NUM_LIT>", "]", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "RISCVISelDAGToDAG", "Func": "createM2Tuple", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12698, "Length": 18, "Cover_Rate": 0.3050847457627119, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64x1_t", "result", ";"], "ground_truth": ["__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ":", ")", ";"], "File": "arm", "Func": "neon2_vpadal_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12699, "Length": 24, "Cover_Rate": 0.6486486486486487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFObjectWriter", "(", "uint8_t", "OSABI", ")", ":", "MCELFObjectTargetWriter", "(", "true", ",", "OSABI", ",", "ELF", "::", "EM_<ISA_LIT>", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "VEELFObjectWriter", "Func": "VEELFObjectWriter", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12700, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "isDarwinABI", "(", ")", ")", "return", "nullptr", ";", "if", "(", "!", "TM", ".", "is<ISA_LIT>64", "(", ")", ")", "return", "nullptr", ";", "if", "(", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "!=", "CallingConv", "::", "CXX_FAST_TLS", ")", "return", "nullptr", ";", "if", "(", "!", "MF", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", "->", "isSplitCSR", "(", ")", ")", "return", "nullptr", ";", "bool", "SaveR2", "=", "!", "getReservedRegs", "(", "*", "MF", ")", ".", "test", "(", "<STR_LIT>", ")", ";", "if", "(", "Subtarget", ".", "hasAltivec", "(", ")", ")", "return", "SaveR2", "?", "CSR_SVR464_R2_Altivec_ViaCopy_SaveList", ":", "CSR_SVR464_Altivec_ViaCopy_SaveList", ";"], "ground_truth": ["else", "return", "SaveR2", "?", "CSR_SVR464_R2_ViaCopy_SaveList", ":", "CSR_SVR464_ViaCopy_SaveList", ";"], "File": "PPCRegisterInfo27", "Func": "getCalleeSavedRegsViaCopy", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12701, "Length": 99, "Cover_Rate": 0.7226277372262774, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "LowerSDIV", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "assert", "(", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "N0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N2", ",", "N3", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "N0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N0", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N1", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N0", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "N3", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N1", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N0", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N1", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "N0", "=", "LowerSDIV_v4i8", "(", "N0", ",", "N1", ",", "dl", ",", "DAG", ")", ";", "N2", "=", "LowerSDIV_v4i8", "(", "N2", ",", "N3", ",", "dl", ",", "DAG", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N0", ",", "N2", ")", ";"], "ground_truth": ["N0", "=", "LowerCONCAT_VECTORS", "(", "N0", ",", "DAG", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerSDIV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12702, "Length": 244, "Cover_Rate": 0.7770700636942676, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "BytesRemoved", ")", "*", "BytesRemoved", "=", "<NUM_LIT>", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "end", "(", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "!", "I", "->", "getDesc", "(", ")", ".", "isUnconditionalBranch", "(", ")", "&&", "!", "I", "->", "getDesc", "(", ")", ".", "isConditionalBranch", "(", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "BytesRemoved", ")", "*", "BytesRemoved", "+=", "getInstSizeInBytes", "(", "*", "I", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", "return", "<NUM_LIT>", ";", "--", "I", ";"], "ground_truth": ["if", "(", "!", "I", "->", "getDesc", "(", ")", ".", "isConditionalBranch", "(", ")", ")", "return", "<NUM_LIT>", ";"], "File": "RISCVInstrInfo", "Func": "removeBranch", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12703, "Length": 119, "Cover_Rate": 0.7579617834394905, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasMessageSecurityAssist8", ";"], "ground_truth": ["}"], "File": "SystemZSubtarget", "Func": "hasMessageSecurityAssist8", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12704, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", "(", "Imm", ",", "STI", ".", "hasInv2PiInlineImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector", "Func": "isInlineImmediate64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12705, "Length": 13, "Cover_Rate": 0.52, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "isThumb", "(", ")", ")", "MI", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "else", "if", "(", "Subtarget", ".", "useNaClTrap", "(", ")", ")", "MI", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "else", "MI", ".", "setOpcode", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo106", "Func": "getTrap", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12706, "Length": 40, "Cover_Rate": 0.7017543859649122, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TII", "=", "(", "const", "<ISA_LIT>16InstrInfo", "*", ")", "STI", "->", "getInstrInfo", "(", ")", ";", "MFI", "=", "MF", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ")", ";", "if", "(", "!", "PrescannedForConstants", ")", "prescanForConstants", "(", ")", ";", "HasFarJump", "=", "false", ";", "MF", "->", "getRegInfo", "(", ")", ".", "invalidateLiveness", "(", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "bool", "MadeChange", "=", "false", ";", "std", "::", "vector", "<", "MachineInstr", "*", ">", "CPEMIs", ";", "if", "(", "!", "MCP", "->", "isEmpty", "(", ")", ")", "doInitialPlacement", "(", "CPEMIs", ")", ";", "initPICLabelUId", "(", "CPEMIs", ".", "size", "(", ")", ")", ";", "initializeFunctionInfo", "(", "CPEMIs", ")", ";", "CPEMIs", ".", "clear", "(", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "MadeChange", "|=", "removeUnusedCPEntries", "(", ")", ";", "unsigned", "NoCPIters", "=", "<NUM_LIT>", ",", "NoBRIters", "=", "<NUM_LIT>", ";", "(", "void", ")", "NoBRIters", ";", "while", "(", "true", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "NoCPIters", "<<", "'\\n'", ")", ";", "bool", "CPChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "CPChange", "|=", "handleConstantPoolUser", "(", "i", ")", ";", "if", "(", "CPChange", "&&", "++", "NoCPIters", ">", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "NewWaterList", ".", "clear", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "NoBRIters", "<<", "'\\n'", ")", ";", "bool", "BRChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ImmBranches", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BRChange", "|=", "fixupImmediateBr", "(", "ImmBranches", "[", "i", "]", ")", ";", "if", "(", "BRChange", "&&", "++", "NoBRIters", ">", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "CPChange", "&&", "!", "BRChange", ")", "break", ";", "MadeChange", "=", "true", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "'\\n'", ";", "dumpBBs", "(", ")", ")", ";", "BBInfo", ".", "clear", "(", ")", ";", "WaterList", ".", "clear", "(", ")", ";", "CPUsers", ".", "clear", "(", ")", ";", "CPEntries", ".", "clear", "(", ")", ";", "ImmBranches", ".", "clear", "(", ")", ";", "return", "MadeChange", ";"], "ground_truth": ["}"], "File": "MipsConstantIslandPass11", "Func": "runOnMachineFunction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12707, "Length": 351, "Cover_Rate": 0.8297872340425532, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fprintf", "(", "stream", ",", "<STR_LIT>", ",", "LOCAL_ASM_OP", ")", ";", "assemble_name", "(", "stream", ",", "name", ")", ";", "fprintf", "(", "stream", ",", "<STR_LIT>", ")", ";", "ASM_OUTPUT_LABEL", "(", "stream", ",", "name", ")", ";", "fprintf", "(", "stream", ",", "<STR_LIT>", "HOST_WIDE_INT_PRINT_UNSIGNED", "<STR_LIT>", ",", "size", ")", ";"], "ground_truth": ["}"], "File": "pa3", "Func": "pa_asm_output_aligned_local", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12708, "Length": 42, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "IncomingArgSize", ";"], "ground_truth": ["}"], "File": "MipsMachineFunction", "Func": "getIncomingArgSize", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12709, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "mep_get_intrinsic_insn", "(", "int", "intrinsic", "ATTRIBUTE_UNUSED", ",", "const", "struct", "cgen_insn", "*", "*", "insn_ptr", "ATTRIBUTE_UNUSED", ")", "{", "int", "i", ";", "i", "=", "mep_intrinsic_insn", "[", "intrinsic", "]", ";", "while", "(", "i", ">=", "<NUM_LIT>", "&&", "!", "CGEN_ENABLE_INSN_P", "(", "i", ")", ")", "i", "=", "mep_intrinsic_chain", "[", "i", "]", ";", "if", "(", "i", ">=", "<NUM_LIT>", ")", "{", "*", "insn_ptr", "=", "&", "cgen_insns", "[", "i", "]", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "mep", "Func": "mep_get_intrinsic_insn", "Target": "mep", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12710, "Length": 70, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "isFPCmp", "=", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "BB", ";", "++", "It", ";", "MachineBasicBlock", "*", "thisMBB", "=", "BB", ";", "MachineFunction", "*", "F", "=", "BB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "copy0MBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "sinkMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "if", "(", "isFPCmp", ")", "{", "<STR_LIT>", "CC", "=", "(", "<STR_LIT>", ")", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "Opc", "=", "FPBranchCodeToOpc", "(", "GetFPBranchCodeFromCond", "(", "CC", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "sinkMBB", ")", ";", "}", "else", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addMBB", "(", "sinkMBB", ")", ";", "F", "->", "insert", "(", "It", ",", "copy0MBB", ")", ";", "F", "->", "insert", "(", "It", ",", "sinkMBB", ")", ";", "for", "(", "MachineBasicBlock", "::", "succ_iterator", "i", "=", "BB", "->", "succ_begin", "(", ")", ",", "e", "=", "BB", "->", "succ_end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "EM", "->", "insert", "(", "std", "::", "make_pair", "(", "*", "i", ",", "sinkMBB", ")", ")", ";", "sinkMBB", "->", "addSuccessor", "(", "*", "i", ")", ";", "}", "while", "(", "!", "BB", "->", "succ_empty", "(", ")", ")", "BB", "->", "removeSuccessor", "(", "BB", "->", "succ_begin", "(", ")", ")", ";", "BB", "->", "addSuccessor", "(", "copy0MBB", ")", ";", "BB", "->", "addSuccessor", "(", "sinkMBB", ")", ";"], "ground_truth": ["BB", "=", "copy0MBB", ";"], "File": "MipsISelLowering115", "Func": "EmitInstrWithCustomInserter", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12711, "Length": 283, "Cover_Rate": 0.6099137931034483, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_f64_f32", "(", "float32x2_t", "__a", ")", "{", "return", "(", "float64x1_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vreinterpret_f64_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12712, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "add_chunk", "(", "chunk", "ch", ")", "{", "chunks", ".", "push_back", "(", "ch", ")", ";"], "ground_truth": ["}"], "File": "TVMReFunc", "Func": "add_chunk", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12713, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx_insn", "*", "insn", ";", "FOR_BB_INSNS", "(", "bb", ",", "insn", ")", "if", "(", "INSN_P", "(", "insn", ")", ")", "return", "insn", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "nvptx", "Func": "bb_first_real_insn", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 12714, "Length": 23, "Cover_Rate": 0.696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_insertf64x2", "(", "__m256d", "__A", ",", "__m128d", "__B", ",", "const", "int", "__imm", ")", "{"], "ground_truth": ["return", "(", "__m256d", ")", "__builtin_ia32_insertf64x2_256_mask", "(", "(", "__v4df", ")", "__A", ",", "(", "__v2df", ")", "__B", ",", "__imm", ",", "(", "__v4df", ")", "_mm256_setzero_pd", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vldqintrin", "Func": "_mm256_insertf64x2", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12715, "Length": 58, "Cover_Rate": 0.9830508474576272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FastISel", "::", "selectFPTrunc", "(", "const", "Instruction", "*", "I", ")", "{", "Value", "*", "V", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "I", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", "||", "!", "V", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", ")", "return", "false", ";", "Register", "Op", "=", "getRegForValue", "(", "V", ")", ";", "if", "(", "Op", "==", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["Register", "ResultReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";"], "File": "AArch64FastISel18", "Func": "selectFPTrunc", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12716, "Length": 75, "Cover_Rate": 0.635593220338983, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vclez_f32", "(", "float32x2_t", "__a", ")", "{"], "ground_truth": ["return", "(", "uint32x2_t", ")", "(", "__a", "<=", "<NUM_LIT>", ")", ";"], "File": "arm", "Func": "neon2_vclez_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12717, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>AsmPrinter", "(", "formatted_raw_ostream", "&", "O", ",", "TargetMachine", "&", "TM", ",", "MCContext", "&", "Ctx", ",", "MCStreamer", "&", "Streamer", ",", "const", "MCAsmInfo", "*", "T", ")", ":", "AsmPrinter", "(", "O", ",", "TM", ",", "Ctx", ",", "Streamer", ",", "T", ")", ",", "Subtarget", "(", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "XCoreAsmPrinter35", "Func": "XCoreAsmPrinter", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12718, "Length": 51, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printMemReference", "(", "MI", ",", "OpNo", ")", ";"], "ground_truth": ["}"], "File": "X86ATTAsmPrinter2", "Func": "printi8mem", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12719, "Length": 8, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "op", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "op", ")", "!=", "PLUS", ")", "{", "gcc_assert", "(", "REG_P", "(", "op", ")", "||", "GET_CODE", "(", "op", ")", "==", "POST_INC", "||", "GET_CODE", "(", "op", ")", "==", "PRE_DEC", "||", "GET_CODE", "(", "op", ")", "==", "POST_DEC", ")", ";", "return", "<NUM_LIT>", ";", "}", "offset", "=", "INTVAL", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", "==", "frame_pointer_rtx", ")", "return", "offset", "<", "-", "<NUM_LIT>", "||", "offset", ">", "<NUM_LIT>", ";", "return", "offset", "<", "<NUM_LIT>", "||", "offset", ">", "<NUM_LIT>", ";", "}", "return", "offset", "<", "<NUM_LIT>", "||", "offset", ">", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "bfin2", "Func": "effective_address_32bit_p", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 12720, "Length": 127, "Cover_Rate": 0.8581081081081081, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "op_const", "&", "<NUM_LIT>", ")", "return", "build_int_cst", "(", "alpha_dimode_u", ",", "opint", "[", "<NUM_LIT>", "]", "&", "mask", ")", ";", "if", "(", "op", ")", "return", "fold_build2", "(", "BIT_AND_EXPR", ",", "alpha_dimode_u", ",", "op", "[", "<NUM_LIT>", "]", ",", "build_int_cst", "(", "alpha_dimode_u", ",", "mask", ")", ")", ";", "}", "else", "if", "(", "(", "op_const", "&", "<NUM_LIT>", ")", "&&", "opint", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "return", "build_int_cst", "(", "alpha_dimode_u", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "NULL", ";"], "File": "alpha", "Func": "alpha_fold_builtin_zapnot", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12721, "Length": 71, "Cover_Rate": 0.4863013698630137, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "InFlag", "=", "SDValue", "(", "Mul", ",", "<NUM_LIT>", ")", ";", "if", "(", "HasLo", ")", "{", "Lo", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "Ty", ",", "<STR_LIT>", ",", "InFlag", ")", ";", "InFlag", "=", "SDValue", "(", "Lo", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "HasHi", ")", "{"], "ground_truth": ["Hi", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "Ty", ",", "InFlag", ")", ";"], "File": "Cpu0SEISelDAGToDAG1", "Func": "selectMULT", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12722, "Length": 62, "Cover_Rate": 0.3924050632911392, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InArgFIRange", ".", "second", "=", "FI", ";"], "ground_truth": ["}"], "File": "KudeyarMachineFunctionInfo", "Func": "setLastInArgFI", "Target": "Kudeyar", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12723, "Length": 7, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "stringstream", "SpillDirty", ";", "MCGSiteUInt", "::", "const_iterator", "it", "=", "WorstCaseSpillDirty", ".", "find", "(", "j", "->", "first", ")", ";", "assert", "(", "it", "!=", "WorstCaseSpillDirty", ".", "end", "(", ")", ")", ";", "if", "(", "it", "==", "WorstCaseSpillDirty", ".", "end", "(", ")", ")", "SpillDirty", "<<", "<STR_LIT>", ";", "else", "SpillDirty", "<<", "it", "->", "second", ";"], "ground_truth": ["MachineFunction", "*", "MF", "=", "j", "->", "first", "->", "getCaller", "(", ")", "->", "getMF", "(", ")", ";"], "File": "PatmosStackCacheAnalysis", "Func": "dumpOccupancy", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 12724, "Length": 67, "Cover_Rate": 0.3175355450236967, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "tree", "sparc_gimplify_va_arg", "(", "tree", "valist", ",", "tree", "type", ",", "gimple_seq", "*", "pre_p", ",", "gimple_seq", "*", "post_p", ")", "{", "HOST_WIDE_INT", "size", ",", "rsize", ",", "align", ";", "tree", "addr", ",", "incr", ";", "bool", "indirect", ";", "tree", "ptrtype", "=", "build_pointer_type", "(", "type", ")", ";", "if", "(", "pass_by_reference", "(", "NULL", ",", "TYPE_MODE", "(", "type", ")", ",", "type", ",", "false", ")", ")", "{", "indirect", "=", "true", ";", "size", "=", "rsize", "=", "UNITS_PER_WORD", ";", "align", "=", "<NUM_LIT>", ";", "}", "else", "{", "indirect", "=", "false", ";", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "rsize", "=", "ROUND_UP", "(", "size", ",", "UNITS_PER_WORD", ")", ";", "align", "=", "<NUM_LIT>", ";", "if", "(", "TARGET_ARCH64", ")", "{", "if", "(", "TYPE_ALIGN", "(", "type", ")", ">=", "<NUM_LIT>", "*", "(", "unsigned", ")", "BITS_PER_WORD", ")", "align", "=", "<NUM_LIT>", "*", "UNITS_PER_WORD", ";", "if", "(", "AGGREGATE_TYPE_P", "(", "type", ")", ")", "{", "if", "(", "size", "==", "<NUM_LIT>", ")", "size", "=", "rsize", "=", "UNITS_PER_WORD", ";", "else", "size", "=", "rsize", ";", "}", "}", "}", "incr", "=", "valist", ";", "if", "(", "align", ")", "{", "incr", "=", "fold_build_pointer_plus_hwi", "(", "incr", ",", "align", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["incr", "=", "fold_convert", "(", "sizetype", ",", "incr", ")", ";"], "File": "sparc5", "Func": "sparc_gimplify_va_arg", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12725, "Length": 182, "Cover_Rate": 0.4789473684210526, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMemoryUnscaled", "(", ")", "const", "{", "if", "(", "!", "isMem", "(", ")", ")", "return", "false", ";", "if", "(", "Mem", ".", "Mode", "!=", "ImmediateOffset", ")", "return", "false", ";", "if", "(", "!", "Mem", ".", "OffsetImm", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Mem", ".", "OffsetImm", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";"], "ground_truth": ["int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "File": "ARM64AsmParser", "Func": "isMemoryUnscaled", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12726, "Length": 69, "Cover_Rate": 0.8414634146341463, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "grp", "==", "<NUM_LIT>", "||", "grp", "==", "<NUM_LIT>", ")", "{", "wr", "=", "(", "wr", "<<", "<NUM_LIT>", ")", "|", "(", "wr", "&", "<NUM_LIT>", ")", ";", "}", "wr", "=", "(", "wr", "<<", "<NUM_LIT>", ")", "|", "(", "wr", "&", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "wr", ";"], "File": "TPCHWWA2", "Func": "extent_imm", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12727, "Length": 43, "Cover_Rate": 0.7166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isIntRegForSubInst", "(", "HRI", ".", "getSubReg", "(", "Reg", ",", "<STR_LIT>", ")", ")", "&&", "isIntRegForSubInst", "(", "HRI", ".", "getSubReg", "(", "Reg", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "HexagonInstrInfo (2)", "Func": "isDblRegForSubInst", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12728, "Length": 26, "Cover_Rate": 0.6046511627906976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "rx_small_data_limit", ">", "<NUM_LIT>", ")", "{", "switch", "(", "categorize_decl_for_section", "(", "decl", ",", "reloc", ")", ")", "{", "case", "SECCAT_SDATA", ":", "return", "sdata_section", ";", "case", "SECCAT_SBSS", ":", "return", "sbss_section", ";", "case", "SECCAT_SRODATA", ":", "default", ":"], "ground_truth": ["break", ";"], "File": "rx", "Func": "rx_select_section", "Target": "rx", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12729, "Length": 36, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StoreSDNode", "*", "SN", "=", "cast", "<", "StoreSDNode", ">", "(", "N", ")", ";", "if", "(", "!", "SN", "->", "isSimple", "(", ")", "||", "!", "<STR_LIT>", "(", "SN", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "SN", "->", "getMemoryVT", "(", ")", ";", "unsigned", "Size", "=", "VT", ".", "getStoreSize", "(", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "Align", "Alignment", "=", "SN", "->", "getAlign", "(", ")", ";", "if", "(", "Alignment", "<", "Size", "&&", "isTypeLegal", "(", "VT", ")", ")", "{", "bool", "IsFast", ";", "unsigned", "AS", "=", "SN", "->", "getAddressSpace", "(", ")", ";"], "ground_truth": ["if", "(", "!", "allowsMisalignedMemoryAccesses", "(", "VT", ",", "AS", ",", "Alignment", ",", "SN", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ",", "&", "IsFast", ")", ")", "{"], "File": "AMDGPUISelLowering111", "Func": "performStoreCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12730, "Length": 123, "Cover_Rate": 0.38801261829652994, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{"], "ground_truth": ["return", "RI", ";"], "File": "PPCInstrInfo (2)2", "Func": "getRegisterInfo", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12731, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Subtarget", "->", "isNaN2008", "(", ")", "?", "getTargetStreamer", "(", ")", ".", "emitDirectiveNaN2008", "(", ")", ":", "getTargetStreamer", "(", ")", ".", "emitDirectiveNaNLegacy", "(", ")", ";", "if", "(", "Subtarget", "->", "isABI_EABI", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "isGP32bit", "(", ")", ")", "OutStreamer", ".", "SwitchSection", "(", "OutContext", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "<NUM_LIT>", ",", "SectionKind", "::", "getDataRel", "(", ")", ")", ")", ";", "else", "OutStreamer", ".", "SwitchSection", "(", "OutContext", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "<NUM_LIT>", ",", "SectionKind", "::", "getDataRel", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmPrinter32", "Func": "EmitStartOfAsmFile", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12732, "Length": 89, "Cover_Rate": 0.3739495798319328, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MRI", "->", "canReserveReg", "(", "FramePtr", ")", ")", "return", "false", ";", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "getSubtargetImpl", "(", ")", "->", "getFrameLowering", "(", ")", "->", "hasReservedCallFrame", "(", "MF", ")", ")", "return", "true", ";"], "ground_truth": ["return", "MRI", "->", "canReserveReg", "(", "BasePtr", ")", ";"], "File": "ARMBaseRegisterInfo37", "Func": "canRealignStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12733, "Length": 45, "Cover_Rate": 0.40540540540540543, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "LowerBR_JT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerLOAD", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSTORE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVAARG", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "ExpandADDSUB", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["default", ":"], "File": "XCoreISelLowering43", "Func": "LowerOperation", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12734, "Length": 97, "Cover_Rate": 0.48258706467661694, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>MCInstrInfo", "::", "hasImmExt", "(", "MCInst", "const", "&", "MCI", ")", "{"], "ground_truth": ["if", "(", "!", "<ISA_LIT>MCInstrInfo", "::", "isBundle", "(", "MCI", ")", ")", "return", "false", ";"], "File": "HexagonMCInstrInfo (2)1", "Func": "hasImmExt", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12735, "Length": 24, "Cover_Rate": 0.4067796610169492, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "if", "(", "Ops", ".", "size", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "OpNum", "=", "Ops", "[", "<NUM_LIT>", "]", ";", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "unsigned", "NumOps", "=", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "bool", "isTwoAddr", "=", "NumOps", ">", "<NUM_LIT>", "&&", "MI", "->", "getDesc", "(", ")", ".", "getOperandConstraint", "(", "<NUM_LIT>", ",", "TOI", "::", "TIED_TO", ")", "!=", "-", "<NUM_LIT>", ";", "const", "DenseMap", "<", "unsigned", ",", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", ">", "*", "OpcodeTablePtr", "=", "<NUM_LIT>", ";", "if", "(", "isTwoAddr", "&&", "NumOps", ">=", "<NUM_LIT>", "&&", "OpNum", "<", "<NUM_LIT>", ")", "{", "OpcodeTablePtr", "=", "&", "RegOp2MemOpTable2Addr", ";", "}", "else", "if", "(", "OpNum", "==", "<NUM_LIT>", ")", "{", "switch", "(", "Opc", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "default", ":", "break", ";", "}"], "ground_truth": ["OpcodeTablePtr", "=", "&", "RegOp2MemOpTable0", ";"], "File": "X86InstrInfo12", "Func": "canFoldMemoryOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12736, "Length": 146, "Cover_Rate": 0.49158249158249157, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "TSB", "=", "*", "FP", ".", "TrueB", "->", "succ_begin", "(", ")", ";", "MachineBasicBlock", "*", "FSB", "=", "*", "FP", ".", "FalseB", "->", "succ_begin", "(", ")", ";", "if", "(", "TSB", "!=", "FSB", ")", "return", "false", ";", "if", "(", "TSB", "->", "pred_size", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "}", "unsigned", "TS", "=", "<NUM_LIT>", ",", "FS", "=", "<NUM_LIT>", ",", "Spare", "=", "<NUM_LIT>", ";", "if", "(", "FP", ".", "TrueB", ")", "{", "TS", "=", "std", "::", "distance", "(", "FP", ".", "TrueB", "->", "begin", "(", ")", ",", "FP", ".", "TrueB", "->", "getFirstTerminator", "(", ")", ")", ";", "if", "(", "TS", "<", "HEXAGON_PACKET_SIZE", ")", "Spare", "+=", "HEXAGON_PACKET_SIZE", "-", "TS", ";", "}", "if", "(", "FP", ".", "FalseB", ")", "{", "FS", "=", "std", "::", "distance", "(", "FP", ".", "FalseB", "->", "begin", "(", ")", ",", "FP", ".", "FalseB", "->", "getFirstTerminator", "(", ")", ")", ";", "if", "(", "FS", "<", "HEXAGON_PACKET_SIZE", ")", "Spare", "+=", "HEXAGON_PACKET_SIZE", "-", "TS", ";", "}", "unsigned", "TotalIn", "=", "TS", "+", "FS", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "TotalIn", "<<", "<STR_LIT>", "<<", "Spare", "<<", "<STR_LIT>", ")", ";", "if", "(", "TotalIn", ">=", "SizeLimit", "+", "Spare", ")", "return", "false", ";", "unsigned", "TotalPh", "=", "<NUM_LIT>", ";", "unsigned", "PredDefs", "=", "countPredicateDefs", "(", "FP", ".", "SplitB", ")", ";", "if", "(", "FP", ".", "JoinB", ")", "{", "TotalPh", "=", "computePhiCost", "(", "FP", ".", "JoinB", ")", ";"], "ground_truth": ["PredDefs", "+=", "countPredicateDefs", "(", "FP", ".", "JoinB", ")", ";"], "File": "HexagonEarlyIfConv (2)", "Func": "isProfitable", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12737, "Length": 223, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getSymbol", "(", "GVar", ")", "->", "print", "(", "O", ",", "MAI", ")", ";", "O", "<<", "<STR_LIT>", ";", "}", "else", "{", "getSymbol", "(", "GVar", ")", "->", "print", "(", "O", ",", "MAI", ")", ";", "}", "return", ";", "}", "if", "(", "const", "ConstantExpr", "*", "Cexpr", "=", "dyn_cast", "<", "ConstantExpr", ">", "(", "CPV", ")", ")", "{", "const", "Value", "*", "v", "=", "Cexpr", "->", "stripPointerCasts", "(", "true", ")", ";", "PointerType", "*", "PTy", "=", "dyn_cast", "<", "PointerType", ">", "(", "Cexpr", "->", "getType", "(", ")", ")", ";", "bool", "IsNonGenericPointer", "=", "false", ";", "if", "(", "PTy", "&&", "PTy", "->", "getAddressSpace", "(", ")", "!=", "<NUM_LIT>", ")", "{", "IsNonGenericPointer", "=", "true", ";", "}", "if", "(", "const", "GlobalValue", "*", "GVar", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "v", ")", ")", "{", "if", "(", "EmitGeneric", "&&", "!", "isa", "<", "Function", ">", "(", "v", ")", "&&", "!", "IsNonGenericPointer", ")", "{", "O", "<<", "<STR_LIT>", ";", "getSymbol", "(", "GVar", ")", "->", "print", "(", "O", ",", "MAI", ")", ";", "O", "<<", "<STR_LIT>", ";", "}", "else", "{", "getSymbol", "(", "GVar", ")", "->", "print", "(", "O", ",", "MAI", ")", ";"], "ground_truth": ["}"], "File": "NVPTXAsmPrinter3", "Func": "printScalarConstant", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12738, "Length": 171, "Cover_Rate": 0.49421965317919075, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "DblSpaced", "=", "false", ";", "if", "(", "Name", ".", "find", "(", "<STR_LIT>", ")", "!=", "std", "::", "string", "::", "npos", ")", "{", "if", "(", "Name", ".", "endswith", "(", "<STR_LIT>", ")", "||", "Name", ".", "endswith", "(", "<STR_LIT>", ")", ")", "DblSpaced", "=", "slice", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";", "if", "(", "Name", ".", "endswith", "(", "<STR_LIT>", ")", "||", "Name", ".", "endswith", "(", "<STR_LIT>", ")", ")", "DblSpaced", "=", "slice", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";", "}", "else", "{"], "ground_truth": ["if", "(", "Name", ".", "startswith", "(", "<STR_LIT>", ")", "||", "Name", ".", "startswith", "(", "<STR_LIT>", ")", ")", "DblSpaced", "=", "slice", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleNLdSt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12739, "Length": 111, "Cover_Rate": 0.46835443037974683, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256d", ")", "__builtin_ia32_cvtudq2pd256_mask", "(", "(", "__v4si", ")", "__A", ",", "(", "__v4df", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_mask_cvtepu32_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12740, "Length": 23, "Cover_Rate": 0.4791666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "create<ISA_LIT>InstrCompress", "(", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>InstrCompress", "(", ")", ";"], "File": "TPCInstrCompress", "Func": "createTPCInstrCompress", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12741, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "REG_P", "(", "addr_reg", ")", ")", "{", "reg", "=", "addr_reg", ";", "}", "else", "if", "(", "(", "GET_CODE", "(", "addr_reg", ")", "==", "SUBREG", "&&", "REG_P", "(", "SUBREG_REG", "(", "addr_reg", ")", ")", "&&", "GET_MODE_SIZE", "(", "GET_MODE", "(", "SUBREG_REG", "(", "addr_reg", ")", ")", ")", "<=", "UNITS_PER_WORD", ")", ")", "{", "reg", "=", "SUBREG_REG", "(", "addr_reg", ")", ";", "}", "else", "return", "FALSE", ";", "if", "(", "GET_MODE", "(", "addr_reg", ")", "!=", "Pmode", ")", "{", "return", "FALSE", ";", "}", "return", "TRUE", ";"], "ground_truth": ["}"], "File": "crx", "Func": "crx_addr_reg_p", "Target": "crx", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12742, "Length": 77, "Cover_Rate": 0.875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "SrcReg", ")", ")", "{", "ImplicitOp", "=", "Src", ";", "ImplicitOp", ".", "setImplicit", "(", ")", ";", "NewSrc", "=", "get<ISA_LIT>SubSuperRegister", "(", "Src", ".", "getReg", "(", ")", ",", "<NUM_LIT>", ")", ";", "isKill", "=", "Src", ".", "isKill", "(", ")", ";", "isUndef", "=", "Src", ".", "isUndef", "(", ")", ";", "}", "else", "{", "NewSrc", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "RC", ")", ";", "MachineInstr", "*", "Copy", "=", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "TargetOpcode", "::", "COPY", ")", ")", ".", "addReg", "(", "NewSrc", ",", "RegState", "::", "Define", "|", "RegState", "::", "Undef", ",", "<STR_LIT>", ")", ".", "add", "(", "Src", ")", ";"], "ground_truth": ["isKill", "=", "true", ";"], "File": "X86InstrInfo", "Func": "classifyLEAReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12743, "Length": 118, "Cover_Rate": 0.36875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mmask_i64gather_epi32", "(", "__m128i", "__v1_old", ",", "__mmask8", "__mask", ",", "__m128i", "__index", ",", "void", "const", "*", "__addr", ",", "int", "__scale", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_gather3div4si", "(", "(", "__v4si", ")", "__v1_old", ",", "__addr", ",", "(", "__v2di", ")", "__index", ",", "__mask", ",", "__scale", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_mmask_i64gather_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12744, "Length": 56, "Cover_Rate": 0.9824561403508771, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "if", "(", "Val", ">=", "-", "<NUM_LIT>", "&&", "Val", "<=", "<NUM_LIT>", ")", "{", "Shift", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "Imm", "=", "CurDAG", "->", "getTargetConstant", "(", "Val", "&", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "Val", ">=", "-", "<NUM_LIT>", "&&", "Val", "<=", "<NUM_LIT>", "&&", "Val", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "{", "Shift", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "Imm", "=", "CurDAG", "->", "getTargetConstant", "(", "(", "Val", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}"], "ground_truth": ["break", ";"], "File": "AArch64ISelDAGToDAG41", "Func": "SelectSVECpyDupImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12745, "Length": 103, "Cover_Rate": 0.41700404858299595, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTarget", "<", "Triple", "::", "xcore", ">", "X", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "XCoreTargetInfo (2)1", "Func": "LLVMInitializeXCoreTargetInfo", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12746, "Length": 20, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ModulePass", "*", "llvm", "::", "create<ISA_LIT>PromoteConstantPass", "(", ")", "{", "return", "new", "<ISA_LIT>PromoteConstant", "(", ")", ";"], "ground_truth": ["}"], "File": "AArch64PromoteConstant (2)", "Func": "createAArch64PromoteConstantPass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12747, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "!", "MI", "->", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ";", "++", "i", ")", "{", "assert", "(", "i", "<", "MI", "->", "getNumOperands", "(", ")", "&&", "<STR_LIT>", ")", ";", "}", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "break", ";", "default", ":", "return", "false", ";", "}", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "int64_t", "FPOffset", "=", "Offset", "-", "<NUM_LIT>", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", "||", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "FPOffset", "-=", "<NUM_LIT>", ";", "Offset", "=", "-", "Offset", ";", "Offset", "+=", "MFI", "->", "getLocalFrameSize", "(", ")", ";", "Offset", "+=", "<NUM_LIT>", ";"], "ground_truth": ["unsigned", "StackAlign", "=", "TFI", "->", "getStackAlignment", "(", ")", ";"], "File": "ARMBaseRegisterInfo37", "Func": "needsFrameBaseReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12748, "Length": 213, "Cover_Rate": 0.6594427244582043, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", ")", ";", "ContNextScc", "=", "true", ";", "}", "else", "if", "(", "sccRemainedNumBlk", "!=", "<NUM_LIT>", "&&", "sccRemainedNumBlk", "<", "SccNumBlk", ")", "{", "SccNumBlk", "=", "sccRemainedNumBlk", ";", "It", "=", "SccBeginIter", ";", "ContNextScc", "=", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "getSCCNum", "(", "MBB", ")", "<<", "<STR_LIT>", "<<", "SccNumIter", "<<", "'\\n'", ";", ")", ";", "}", "else", "{", "ContNextScc", "=", "true", ";", "}", "}", "else", "{", "ContNextScc", "=", "false", ";", "}", "if", "(", "ContNextScc", ")", "SccBeginMBB", "=", "nullptr", ";", "}", "MachineBasicBlock", "*", "EntryMBB", "=", "GraphTraits", "<", "MachineFunction", "*", ">", "::", "nodes_begin", "(", "FuncRep", ")", ";", "if", "(", "EntryMBB", "->", "succ_size", "(", ")", "==", "<NUM_LIT>", ")", "{", "Finish", "=", "true", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", ")", ";", "}", "else", "{", "int", "NewnumRemainedBlk", "=", "countActiveBlock", "(", "OrderedBlks", ".", "begin", "(", ")", ",", "OrderedBlks", ".", "end", "(", ")", ")", ";", "if", "(", "NewnumRemainedBlk", "==", "<NUM_LIT>", "||", "NewnumRemainedBlk", "<", "NumRemainedBlk", ")", "{", "MakeProgress", "=", "true", ";", "NumRemainedBlk", "=", "NewnumRemainedBlk", ";", "}", "else", "{", "MakeProgress", "=", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", ")", ";", "}", "}", "}", "while", "(", "!", "Finish", "&&", "MakeProgress", ")", ";", "wrapup", "(", "GraphTraits", "<", "MachineFunction", "*", ">", "::", "nodes_begin", "(", "FuncRep", ")", ")", ";", "for", "(", "MBBInfoMap", "::", "iterator", "It", "=", "BlockInfoMap", ".", "begin", "(", ")", ",", "E", "=", "BlockInfoMap", ".", "end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "if", "(", "(", "*", "It", ")", ".", "second", "&&", "(", "*", "It", ")", ".", "second", "->", "IsRetired", ")", "{", "assert", "(", "(", "(", "*", "It", ")", ".", "first", ")", "->", "getNumber", "(", ")", "!=", "-", "<NUM_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "(", "(", "*", "It", ")", ".", "first", ")", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", ";", ")", ";", "(", "*", "It", ")", ".", "first", "->", "eraseFromParent", "(", ")", ";", "}", "delete", "(", "*", "It", ")", ".", "second", ";", "}", "BlockInfoMap", ".", "clear", "(", ")", ";", "LLInfoMap", ".", "clear", "(", ")", ";"], "ground_truth": ["if", "(", "!", "Finish", ")", "{"], "File": "AMDILCFGStructurizer1", "Func": "run", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12749, "Length": 330, "Cover_Rate": 0.514820592823713, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "infp", "->", "pad_reg", "=", "<NUM_LIT>", ";", "infp", "->", "pad_outbound", "=", "<NUM_LIT>", ";", "if", "(", "infp", "->", "outbound_size", "%", "STACK_BYTES", ")", "infp", "->", "pad_outbound", "=", "STACK_BYTES", "-", "(", "infp", "->", "outbound_size", "%", "STACK_BYTES", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "infp", "->", "growth", ")", ";", "i", "++", ")", "infp", "->", "growth", "[", "i", "]", "=", "<NUM_LIT>", ";", "regarg", "=", "infp", "->", "reg_size", "+", "infp", "->", "arg_size", ";", "localregarg", "=", "infp", "->", "local_size", "+", "regarg", ";", "localreg", "=", "infp", "->", "local_size", "+", "infp", "->", "reg_size", ";", "outbounds", "=", "infp", "->", "outbound_size", "+", "infp", "->", "pad_outbound", ";", "growths", "=", "<NUM_LIT>", ";", "if", "(", "localregarg", "<=", "ADDI_REACH", "&&", "(", "infp", "->", "reg_size", "<=", "<NUM_LIT>", "||", "(", "infp", "->", "reg_mask", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", ")", "{", "if", "(", "localregarg", "%", "STACK_BYTES", ")", "infp", "->", "pad_reg", "=", "STACK_BYTES", "-", "(", "localregarg", "%", "STACK_BYTES", ")", ";", "step", "=", "localregarg", "+", "infp", "->", "pad_reg", ";", "infp", "->", "reg_offset", "=", "infp", "->", "local_size", ";", "if", "(", "outbounds", "+", "step", "<=", "ADDI_REACH", "&&", "!", "frame_pointer_needed", ")", "{", "step", "+=", "outbounds", ";", "infp", "->", "reg_offset", "+=", "outbounds", ";", "outbounds", "=", "<NUM_LIT>", ";", "}", "infp", "->", "arg_offset", "=", "step", "-", "<NUM_LIT>", ";", "infp", "->", "growth", "[", "growths", "++", "]", "=", "step", ";", "infp", "->", "reg_growth", "=", "growths", ";", "infp", "->", "local_growth", "=", "growths", ";", "if", "(", "outbounds", ")", "infp", "->", "growth", "[", "growths", "++", "]", "=", "outbounds", ";", "goto", "finish", ";", "}", "if", "(", "localregarg", "<=", "STORE_REACH", "&&", "(", "infp", "->", "local_size", ">", "ADDI_REACH", ")", "&&", "(", "infp", "->", "reg_size", "<=", "<NUM_LIT>", "||", "(", "infp", "->", "reg_mask", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", ")", "{", "int", "all", ";", "if", "(", "localregarg", "%", "STACK_BYTES", ")", "infp", "->", "pad_reg", "=", "STACK_BYTES", "-", "(", "localregarg", "%", "STACK_BYTES", ")", ";", "all", "=", "localregarg", "+", "infp", "->", "pad_reg", "+", "infp", "->", "pad_local", ";", "step", "=", "ADDI_REACH", ";", "if", "(", "step", ">", "all", ")", "step", "=", "all", ";", "infp", "->", "arg_offset", "=", "step", "-", "<NUM_LIT>", ";", "infp", "->", "growth", "[", "growths", "++", "]", "=", "step", ";", "infp", "->", "reg_growth", "=", "growths", ";", "infp", "->", "reg_offset", "=", "step", "-", "infp", "->", "pad_reg", "-", "infp", "->", "reg_size", ";", "all", "-=", "step", ";", "if", "(", "outbounds", "+", "all", "<=", "ADDI_REACH", "&&", "!", "frame_pointer_needed", ")", "{", "all", "+=", "outbounds", ";", "outbounds", "=", "<NUM_LIT>", ";", "}"], "ground_truth": ["step", "=", "all", ";"], "File": "mcore3", "Func": "layout_mcore_frame", "Target": "mcore", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12750, "Length": 384, "Cover_Rate": 0.4201312910284464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "~", "TargetOperandInfo", "(", ")", "{"], "ground_truth": ["}"], "File": "RDFGraph", "Func": "~TargetOperandInfo", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12751, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setRegSaveFrameIndex", "(", "int", "Idx", ")", "{", "RegSaveFrameIndex", "=", "Idx", ";"], "ground_truth": ["}"], "File": "Z80oldMachineFunctionInfo", "Func": "setRegSaveFrameIndex", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12752, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NewOpcode", "=", "getInvertedPredicatedOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "int", "TargetPos", "=", "MI", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "while", "(", "(", "TargetPos", ">", "-", "<NUM_LIT>", ")", "&&", "!", "MI", "->", "getOperand", "(", "TargetPos", ")", ".", "isMBB", "(", ")", ")", "--", "TargetPos", ";"], "ground_truth": ["assert", "(", "(", "TargetPos", ">=", "<NUM_LIT>", ")", "&&", "MI", "->", "getOperand", "(", "TargetPos", ")", ".", "isMBB", "(", ")", ")", ";"], "File": "HexagonInstrInfo (2)", "Func": "invertAndChangeJumpTarget", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12753, "Length": 67, "Cover_Rate": 0.4240506329113924, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printMemOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "Op2", "=", "MI", "->", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ";", "printOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "if", "(", "Op2", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "return", ";"], "ground_truth": ["O", "<<", "<STR_LIT>", "<<", "Op2", ".", "getImm", "(", ")", ";"], "File": "PTXInstPrinter", "Func": "printMemOperand", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12754, "Length": 63, "Cover_Rate": 0.984375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "'x'", ":", "case", "'w'", ":", "if", "(", "type", "->", "isFloatingPointTy", "(", ")", "||", "type", "->", "isVectorTy", "(", ")", ")", "weight", "=", "CW_Register", ";", "break", ";", "case", "'z'", ":", "weight", "=", "CW_Constant", ";", "break", ";", "case", "'U'", ":"], "ground_truth": ["if", "(", "constraint", "[", "<NUM_LIT>", "]", "==", "'p'", "&&", "(", "constraint", "[", "<NUM_LIT>", "]", "==", "'l'", "||", "constraint", "[", "<NUM_LIT>", "]", "==", "'a'", ")", ")", "weight", "=", "CW_Register", ";"], "File": "AArch64ISelLowering102", "Func": "getSingleConstraintMatchWeight", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12755, "Length": 67, "Cover_Rate": 0.4652777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isLegacy", "(", ")", "?", "ElfNote", "::", "NoteNameV2", ":", "ElfNote", "::", "NoteNameV3", ";"], "ground_truth": ["}"], "File": "AMDGPUPALMetadata", "Func": "getVendor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12756, "Length": 14, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Rd", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Datasize", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "imm", ";", "if", "(", "Datasize", ")", "{", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "DecodeGPR64RegisterClass", "(", "Inst", ",", "Rd", ",", "Addr", ",", "Decoder", ")", ";", "else", "DecodeGPR64spRegisterClass", "(", "Inst", ",", "Rd", ",", "Addr", ",", "Decoder", ")", ";", "DecodeGPR64RegisterClass", "(", "Inst", ",", "Rn", ",", "Addr", ",", "Decoder", ")", ";", "imm", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "<STR_LIT>", "(", "imm", ",", "<NUM_LIT>", ")", ")", "return", "Fail", ";", "}", "else", "{"], "ground_truth": ["if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "DecodeGPR32RegisterClass", "(", "Inst", ",", "Rd", ",", "Addr", ",", "Decoder", ")", ";"], "File": "AArch64Disassembler24", "Func": "DecodeLogicalImmInstruction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12757, "Length": 136, "Cover_Rate": 0.591304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "QII", "->", "isNewValueJump", "(", "MI", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "QII", "->", "isNewValueStore", "(", "MI", ")", ")", "return", "true", ";"], "File": "HexagonVLIWPacketizer17", "Func": "isNewValueInst", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12758, "Length": 24, "Cover_Rate": 0.48, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Ty", ".", "isVector", "(", ")", "&&", "Ty", ".", "getVectorElementType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "MipsCCState", "Func": "originalEVTTypeIsVectorFloat", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12759, "Length": 24, "Cover_Rate": 0.7272727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_fmav4sf", "(", "__b", ",", "__c", ",", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vfmaq_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12760, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "break", ";", "case", "Match_Success", ":", "if", "(", "validateInstruction", "(", "Inst", ",", "Operands", ")", ")", "{", "forwardITPosition", "(", ")", ";", "return", "true", ";", "}", "while", "(", "processInstruction", "(", "Inst", ",", "Operands", ")", ")", ";", "forwardITPosition", "(", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "Inst", ".", "setLoc", "(", "IDLoc", ")", ";", "Out", ".", "EmitInstruction", "(", "Inst", ")", ";", "return", "false", ";", "case", "Match_MissingFeature", ":", "{", "assert", "(", "ErrorInfo", "&&", "<STR_LIT>", ")", ";", "std", "::", "string", "Msg", "=", "<STR_LIT>", ";", "unsigned", "Mask", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "(", "sizeof", "(", "ErrorInfo", ")", "*", "<NUM_LIT>", "-", "<NUM_LIT>", ")", ";", "++", "i", ")", "{", "if", "(", "ErrorInfo", "&", "Mask", ")", "{", "Msg", "+=", "<STR_LIT>", ";", "Msg", "+=", "getSubtargetFeatureName", "(", "ErrorInfo", "&", "Mask", ")", ";", "}", "Mask", "<<=", "<NUM_LIT>", ";", "}", "return", "Error", "(", "IDLoc", ",", "Msg", ")", ";", "}", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "<NUM_LIT>", ")", "{"], "ground_truth": ["if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";"], "File": "ARMAsmParser65", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12761, "Length": 186, "Cover_Rate": 0.4439140811455847, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "Op", ".", "addRegOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "continue", ";", "}", "if", "(", "Op", ".", "isToken", "(", ")", "&&", "Op", ".", "getToken", "(", ")", "==", "<STR_LIT>", ")", "{", "GDSOnly", "=", "true", ";", "continue", ";", "}", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "i", ";", "}", "unsigned", "OffsetIdx", "=", "OptionalIdx", "[", "<ISA_LIT>Operand", "::", "ImmTyOffset", "]", ";", "(", "(", "<ISA_LIT>Operand", "&", ")", "*", "Operands", "[", "OffsetIdx", "]", ")", ".", "addImmOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "GDSOnly", ")", "{", "unsigned", "GD<ISA_LIT>dx", "=", "OptionalIdx", "[", "<ISA_LIT>Operand", "::", "ImmTyGDS", "]", ";"], "ground_truth": ["(", "(", "<ISA_LIT>Operand", "&", ")", "*", "Operands", "[", "GD<ISA_LIT>dx", "]", ")", ".", "addImmOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";"], "File": "AMDGPUAsmParser (2)", "Func": "cvtDS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12762, "Length": 121, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>CodeEmitter", "::", "getHA16Encoding", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpNo", ")", "const", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImm", "(", ")", ")", "return", "getMachineOpValue", "(", "MI", ",", "MO", ")", ";", "MCE", ".", "addRelocation", "(", "GetRelocation", "(", "MO", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "PPCCodeEmitter11", "Func": "getHA16Encoding", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12763, "Length": 64, "Cover_Rate": 0.9552238805970149, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";"], "ground_truth": ["return", "!", "Info", "->", "isEntryFunction", "(", ")", ";"], "File": "SIRegisterInfo10", "Func": "requiresFrameIndexScavenging", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12764, "Length": 22, "Cover_Rate": 0.38596491228070173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCCodeEmitter", "*", "llvm", "::", "create<ISA_LIT>MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "MCII", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "<ISA_LIT>MCCodeEmitter", "(", "MCII", ",", "Ctx", ")", ";"], "ground_truth": ["}"], "File": "PPCMCCodeEmitter24", "Func": "createPPCMCCodeEmitter", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12765, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasCodeObjectV3", "(", "const", "FeatureBitset", "&", "Features", ")", "{"], "ground_truth": ["return", "Features", ".", "test", "(", "FeatureCodeObjectV3", ")", ";"], "File": "AMDGPUBaseInfo14", "Func": "hasCodeObjectV3", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12766, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "GetLane", ")", "return", "SDValue", "(", ")", ";", "LLVMContext", "&", "C", "=", "*", "DAG", ".", "getContext", "(", ")", ";", "SDLoc", "DL", "(", "St", ")", ";", "SDValue", "Ch", "=", "St", "->", "getChain", "(", ")", ";", "SDValue", "BasePtr", "=", "St", "->", "getBasePtr", "(", ")", ";", "Align", "Alignment", "=", "St", "->", "getOriginalAlign", "(", ")", ";", "MachineMemOperand", "::", "Flags", "MMOFlags", "=", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ";", "AAMDNodes", "AAInfo", "=", "St", "->", "getAAInfo", "(", ")", ";"], "ground_truth": ["EVT", "NewToVT", "=", "EVT", "::", "getIntegerVT", "(", "C", ",", "VT", ".", "getSizeInBits", "(", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformExtractFpToIntStores", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12767, "Length": 94, "Cover_Rate": 0.3671875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>Z80MCExpr", "(", "VariantKind", "Kind", ",", "const", "MCExpr", "*", "Expr", ",", "bool", "Negated", ")", ":", "Kind", "(", "Kind", ")", ",", "SubExpr", "(", "Expr", ")", ",", "Negated", "(", "Negated", ")", "{"], "ground_truth": ["}"], "File": "GBZ80MCExpr", "Func": "GBZ80MCExpr", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12768, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "Argument", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "if", "(", "Arg", ".", "getType", "(", ")", "->", "isPointerTy", "(", ")", "&&", "Arg", ".", "hasByValAttr", "(", ")", ")", "handleByValParam", "(", "&", "Arg", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "NVPTXLowerArgs", "Func": "runOnDeviceFunction", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12769, "Length": 39, "Cover_Rate": 0.78, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OS", ".", "EmitValueToAlignment", "(", "<NUM_LIT>", ",", "Encoded_s_code_end", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "<NUM_LIT>", ";", "++", "I", ")", "OS", ".", "EmitIntValue", "(", "Encoded_s_code_end", ",", "<NUM_LIT>", ")", ";"], "File": "AMDGPUTargetStreamer14", "Func": "EmitCodeEnd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12770, "Length": 34, "Cover_Rate": 0.4788732394366197, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addMemPCRelImm12Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addMemPCRelImm12Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12771, "Length": 21, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "tryParseNeonVectorRegister", "(", "OperandVector", "&", "Operands", ")", "{", "if", "(", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "true", ";", "SMLoc", "S", "=", "getLoc", "(", ")", ";", "StringRef", "Kind", ";", "unsigned", "Reg", ";", "OperandMatchResultTy", "Res", "=", "tryParseVectorRegister", "(", "Reg", ",", "Kind", ",", "RegKind", "::", "NeonVector", ")", ";"], "ground_truth": ["if", "(", "Res", "!=", "MatchOperand_Success", ")", "return", "true", ";"], "File": "AArch64AsmParser1", "Func": "tryParseNeonVectorRegister", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12772, "Length": 62, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isSGPRClassID", "(", "unsigned", "RCID", ")", "const", "{", "if", "(", "static_cast", "<", "int", ">", "(", "RCID", ")", "==", "-", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["return", "isSGPRClass", "(", "getRegClass", "(", "RCID", ")", ")", ";"], "File": "SIRegisterInfo21", "Func": "isSGPRClassID", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12773, "Length": 33, "Cover_Rate": 0.9705882352941176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Reg", "=", "tryMatchVectorRegister", "(", "Kind", ",", "false", ")", ";", "if", "(", "Reg", "==", "-", "<NUM_LIT>", ")", "{", "Reg", "=", "tryMatchSVEVectorRegister", "(", "Parser", ".", "getTok", "(", ")", ",", "Kind", ",", "false", ")", ";", "if", "(", "Reg", "==", "-", "<NUM_LIT>", ")", "return", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "RegisterKind", "=", "RegKind", "::", "SVEVector", ";", "}", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateReg", "(", "Reg", ",", "RegisterKind", ",", "S", ",", "getLoc", "(", ")", ",", "getContext", "(", ")", ")", ")", ";", "if", "(", "!", "Kind", ".", "empty", "(", ")", ")", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateToken", "(", "Kind", ",", "false", ",", "S", ",", "getContext", "(", ")", ")", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "LBrac", ")", ")", "{", "SMLoc", "SIdx", "=", "getLoc", "(", ")", ";"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "AArch64AsmParser59", "Func": "tryParseVectorRegister", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12774, "Length": 138, "Cover_Rate": 0.4495114006514658, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "IntNo", "=", "Op", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "switch", "(", "IntNo", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "{", "SDLoc", "DL", "(", "Op", ")", ";", "MVT", "XLenVT", "=", "Subtarget", ".", "getXLenVT", "(", ")", ";", "SDValue", "Mask", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "bool", "IsUnmasked", "=", "<STR_LIT>", "(", "Mask", ".", "getNode", "(", ")", ")", ";", "MVT", "VT", "=", "Op", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ";", "MVT", "ContainerVT", "=", "getContainerForFixedLengthVector", "(", "VT", ")", ";", "SDValue", "PassThru", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "IsUnmasked", ")", "{", "MVT", "MaskVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "ContainerVT", ".", "getVectorElementCount", "(", ")", ")", ";", "Mask", "=", "convertToScalableVector", "(", "MaskVT", ",", "Mask", ",", "DAG", ",", "Subtarget", ")", ";", "PassThru", "=", "convertToScalableVector", "(", "ContainerVT", ",", "PassThru", ",", "DAG", ",", "Subtarget", ")", ";", "}", "SDValue", "VL", "=", "DAG", ".", "getConstant", "(", "VT", ".", "getVectorNumElements", "(", ")", ",", "DL", ",", "XLenVT", ")", ";"], "ground_truth": ["SDValue", "IntID", "=", "DAG", ".", "getTargetConstant", "(", "IsUnmasked", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DL", ",", "XLenVT", ")", ";"], "File": "RISCVISelLowering60", "Func": "LowerINTRINSIC_W_CHAIN", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12775, "Length": 171, "Cover_Rate": 0.4535809018567639, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MInfo", ".", "CallConstructionID", "==", "MachineOutlinerTailCall", ")", "{", "It", "=", "MBB", ".", "insert", "(", "It", ",", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addGlobalAddress", "(", "M", ".", "getNamedValue", "(", "MF", ".", "getName", "(", ")", ")", ")", ")", ";", "}", "else", "{", "It", "=", "MBB", ".", "insert", "(", "It", ",", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addGlobalAddress", "(", "M", ".", "getNamedValue", "(", "MF", ".", "getName", "(", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "X86InstrInfo113", "Func": "insertOutlinedCall", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12776, "Length": 87, "Cover_Rate": 0.6850393700787402, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tmp3", "=", "gen_reg_rtx", "(", "V4SFmode", ")", ";", "emit_insn", "(", "gen_sse_movhlps", "(", "tmp1", ",", "in", ",", "in", ")", ")", ";", "emit_insn", "(", "fn", "(", "tmp2", ",", "tmp1", ",", "in", ")", ")", ";", "emit_insn", "(", "gen_sse_shufps_1", "(", "tmp3", ",", "tmp2", ",", "tmp2", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", "+", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", "+", "<NUM_LIT>", ")", ")", ")", ";"], "ground_truth": ["emit_insn", "(", "fn", "(", "dest", ",", "tmp2", ",", "tmp3", ")", ")", ";"], "File": "i3863", "Func": "ix86_expand_reduc_v4sf", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12777, "Length": 79, "Cover_Rate": 0.6370967741935484, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetWinCOFFStreamer", "::", "emitARM64WinCFISaveFRegP", "(", "unsigned", "Reg", ",", "int", "Offset", ")", "{", "emitARM64WinUnwindCode", "(", "Win64EH", "::", "UOP_SaveFRegP", ",", "Reg", ",", "Offset", ")", ";"], "ground_truth": ["}"], "File": "AArch64WinCOFFStreamer", "Func": "emitARM64WinCFISaveFRegP", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12778, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NumOpsAdded", "=", "<NUM_LIT>", ";", "}", "else", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "<STR_LIT>", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "<STR_LIT>", "AddrOpcode", "=", "getUBit", "(", "insn", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "<STR_LIT>", "ShOp", "=", "getShiftOpcForBits", "(", "slice", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "unsigned", "ShImm", "=", "slice", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "getImmShiftSE", "(", "ShOp", ",", "ShImm", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<STR_LIT>", "(", "AddrOpcode", ",", "ShImm", ",", "ShOp", ")", ")", ")", ";", "NumOpsAdded", "=", "<NUM_LIT>", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "DisassemblePreLoadFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12779, "Length": 103, "Cover_Rate": 0.44396551724137934, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ":", ")", ";", "return", "result", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vabdl_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12780, "Length": 25, "Cover_Rate": 0.6756756756756757, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "ImmOffs", "&&", "<STR_LIT>", ")", ";", "O", "<<", "<STR_LIT>", "<<", "(", "char", ")", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", "<<", "ImmOffs", ";", "return", ";", "}", "O", "<<", "(", "char", ")", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", "<<", "TRI", "->", "getAsmName", "(", "MO1", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["if", "(", "unsigned", "ShImm", "=", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "O", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "(", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "<<", "<STR_LIT>", "<<", "ShImm", ";"], "File": "ARMAsmPrinter20", "Func": "printAddrMode2OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12781, "Length": 87, "Cover_Rate": 0.5370370370370371, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "(", "FeatureBits", "&", "<STR_LIT>", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "unsigned", "Mask", "=", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "(", "FeatureBits", "&", "<STR_LIT>", ")", ")", "{", "if", "(", "Mask", "!=", "<NUM_LIT>", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "else", "{", "if", "(", "Mask", "==", "<NUM_LIT>", "||", "(", "Mask", "!=", "<NUM_LIT>", "&&", "ValLow", ">", "<NUM_LIT>", ")", "||", "(", "!", "(", "FeatureBits", "&", "<STR_LIT>", ")", "&&", "(", "Mask", "&", "<NUM_LIT>", ")", ")", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "}", "}", "else", "{", "if", "(", "Val", "==", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Val", ")", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler28", "Func": "DecodeMSRMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12782, "Length": 141, "Cover_Rate": 0.5381679389312977, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_neon_vst3_lanev8qi", "(", "(", "__builtin_neon_qi", "*", ")", "__a", ",", "__bu", ".", "__o", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vst3_lane_p8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12783, "Length": 16, "Cover_Rate": 0.35555555555555557, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Options", ".", "MaxNumLoads", "=", "TLI", "->", "getMaxExpandSizeMemcmp", "(", "OptSize", ")", ";", "Options", ".", "NumLoadsPerBlock", "=", "<NUM_LIT>", ";", "Options", ".", "AllowOverlappingLoads", "=", "true", ";", "if", "(", "IsZeroCmp", ")", "{", "const", "unsigned", "PreferredWidth", "=", "ST", "->", "getPreferVectorWidth", "(", ")", ";", "if", "(", "PreferredWidth", ">=", "<NUM_LIT>", "&&", "ST", "->", "hasAVX512", "(", ")", ")", "Options", ".", "LoadSizes", ".", "push_back", "(", "<NUM_LIT>", ")", ";", "if", "(", "PreferredWidth", ">=", "<NUM_LIT>", "&&", "ST", "->", "hasAVX", "(", ")", ")", "Options", ".", "LoadSizes", ".", "push_back", "(", "<NUM_LIT>", ")", ";", "if", "(", "PreferredWidth", ">=", "<NUM_LIT>", "&&", "ST", "->", "hasSSE2", "(", ")", ")", "Options", ".", "LoadSizes", ".", "push_back", "(", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["if", "(", "ST", "->", "is64Bit", "(", ")", ")", "{"], "File": "X86TargetTransformInfo (2)1", "Func": "enableMemCmpExpansion", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12784, "Length": 111, "Cover_Rate": 0.6379310344827587, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "m_pInput", "==", "NULL", ")", "{", "m_pInput", "=", "&", "pInput", ";", "initGOTList", "(", ")", ";", "}", "else", "{", "m_pInput", "=", "&", "pInput", ";", "changeInput", "(", ")", ";"], "ground_truth": ["}"], "File": "MipsGOT", "Func": "initializeScan", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12785, "Length": 29, "Cover_Rate": 0.7073170731707317, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "shouldSwapCmpOperands", "(", "const", "Comparison", "&", "C", ")", "{", "if", "(", "C", ".", "Op0", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "isa", "<", "ConstantFPSDNode", ">", "(", "C", ".", "Op1", ")", ")", "return", "false", ";", "auto", "*", "ConstOp1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "C", ".", "Op1", ")", ";", "if", "(", "ConstOp1", "&&", "ConstOp1", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "isNaturalMemoryOperand", "(", "C", ".", "Op1", ",", "C", ".", "ICmpType", ")", "&&", "C", ".", "Op1", ".", "hasOneUse", "(", ")", ")", "return", "false", ";", "if", "(", "isNaturalMemoryOperand", "(", "C", ".", "Op0", ",", "C", ".", "ICmpType", ")", "&&", "C", ".", "Op0", ".", "hasOneUse", "(", ")", ")", "{", "if", "(", "!", "ConstOp1", ")", "return", "true", ";", "if", "(", "C", ".", "ICmpType", "!=", "<STR_LIT>", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "ConstOp1", "->", "getZExtValue", "(", ")", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "C", ".", "ICmpType", "!=", "<STR_LIT>", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "ConstOp1", "->", "getSExtValue", "(", ")", ")", ")", "return", "false", ";"], "File": "SystemZISelLowering (2)1", "Func": "shouldSwapCmpOperands", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12786, "Length": 169, "Cover_Rate": 0.5847750865051903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "bool", "isPCRELFixupKind", "(", "unsigned", "FixupKind", ")", "{", "return", "FixupKind", "==", "FK_<ISA_LIT>_PCrel", ";"], "ground_truth": ["}"], "File": "PatmosFixupKinds", "Func": "isPCRELFixupKind", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 12787, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "putc", "(", "'d'", ",", "file", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "break", ";", "default", ":", "error", "(", "<STR_LIT>", ")", ";", "break", ";", "}", "return", ";", "}", "reg", "=", "NULL", ";", "switch", "(", "code", ")", "{", "case", "<NUM_LIT>", ":", "if", "(", "STACK_TOP_P", "(", "x", ")", ")", "{", "reg", "=", "<STR_LIT>", ";", "break", ";", "}", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "if", "(", "!", "ANY_FP_REG_P", "(", "x", ")", "&&", "!", "ANY_MASK_REG_P", "(", "x", ")", "&&", "!", "ANY_BND_REG_P", "(", "x", ")", ")", "putc", "(", "code", "==", "<NUM_LIT>", "&&", "TARGET_64BIT", "?", "'r'", ":", "'e'", ",", "file", ")", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "normal", ":", "reg", "=", "hi_reg_name", "[", "regno", "]", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "regno", ">=", "ARRAY_SIZE", "(", "qi_reg_name", ")", ")", "goto", "normal", ";", "reg", "=", "qi_reg_name", "[", "regno", "]", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "regno", ">=", "ARRAY_SIZE", "(", "qi_high_reg_name", ")", ")", "goto", "normal", ";", "reg", "=", "qi_high_reg_name", "[", "regno", "]", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "SSE_REG_P", "(", "x", ")", ")", "{", "gcc_assert", "(", "!", "duplicated", ")", ";", "putc", "(", "'y'", ",", "file", ")", ";", "fputs", "(", "hi_reg_name", "[", "regno", "]", "+", "<NUM_LIT>", ",", "file", ")", ";"], "ground_truth": ["return", ";"], "File": "i3864", "Func": "print_reg", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12788, "Length": 201, "Cover_Rate": 0.3489583333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "VT", ".", "isScalableVector", "(", ")", "||", "VT", ".", "getVectorElementType", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "V", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "V", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "AArch64ISelLowering69", "Func": "performExtractSubvectorCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12789, "Length": 89, "Cover_Rate": 0.6691729323308271, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printThumbAddrModeImm5S4Operand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "Op", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "printThumbAddrModeImm5SOperand", "(", "MI", ",", "Op", ",", "STI", ",", "O", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter1", "Func": "printThumbAddrModeImm5S4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12790, "Length": 37, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "splat_val", "=", "small_val", ";", "}", "if", "(", "EASY_VECTOR_15", "(", "splat_val", ")", ")", ";", "else", "if", "(", "EASY_VECTOR_15_ADD_SELF", "(", "splat_val", ")", "&&", "(", "splat_val", ">=", "<NUM_LIT>", "||", "(", "step", "==", "<NUM_LIT>", "&&", "copies", "==", "<NUM_LIT>", ")", ")", ")", ";", "else", "return", "false", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nunits", "-", "<NUM_LIT>", ";", "++", "i", ")", "{", "HOST_WIDE_INT", "desired_val", ";", "if", "(", "(", "(", "i", "+", "<NUM_LIT>", ")", "&", "(", "step", "-", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", ")", "desired_val", "=", "val", ";"], "ground_truth": ["else", "desired_val", "=", "msb_val", ";"], "File": "rs60003", "Func": "vspltis_constant", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12791, "Length": 88, "Cover_Rate": 0.33976833976833976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "BBNum", "=", "BB", "->", "getNumber", "(", ")", ";", "for", "(", "unsigned", "i", "=", "BBNum", "+", "<NUM_LIT>", ",", "e", "=", "MF", "->", "getNumBlockIDs", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "unsigned", "Offset", "=", "BBInfo", "[", "i", "-", "<NUM_LIT>", "]", ".", "Offset", "+", "BBInfo", "[", "i", "-", "<NUM_LIT>", "]", ".", "Size", ";"], "ground_truth": ["BBInfo", "[", "i", "]", ".", "Offset", "=", "Offset", ";"], "File": "MipsConstantIslandPass (2)1", "Func": "adjustBBOffsetsAfter", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12792, "Length": 64, "Cover_Rate": 0.8421052631578947, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>CodeEmitter", "::", "getLSAImmEncoding", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpNo", ")", "const", "{"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "MipsCodeEmitter11", "Func": "getLSAImmEncoding", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12793, "Length": 20, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "frame_pointer_needed", "&&", "to", "==", "FRAME_POINTER_REGNUM", ")", "||", "!", "frame_pointer_needed", ")", ";"], "ground_truth": ["}"], "File": "avr", "Func": "avr_can_eliminate", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12794, "Length": 15, "Cover_Rate": 0.5172413793103449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "msp430_arg_partial_bytes", "(", "cumulative_args_t", "cap", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "ca", "=", "get_cumulative_args", "(", "cap", ")", ";"], "ground_truth": ["msp430_evaluate_arg", "(", "cap", ",", "arg", ".", "mode", ",", "arg", ".", "type", ",", "arg", ".", "named", ")", ";"], "File": "msp430", "Func": "msp430_arg_partial_bytes", "Target": "msp430", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12795, "Length": 38, "Cover_Rate": 0.6440677966101694, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "TFI", ".", "emitPrologue", "(", "MF", ",", "MF", ".", "front", "(", ")", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "I", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "isReturnBlock", "(", ")", ")", "TFI", ".", "emitEpilogue", "(", "MF", ",", "*", "I", ")", ";", "}"], "ground_truth": ["return", "Modified", ";"], "File": "NVPTXPrologEpilogPass10", "Func": "runOnMachineFunction", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12796, "Length": 66, "Cover_Rate": 0.3350253807106599, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", ".", "isEHLabel", "(", ")", "||", "MI", ".", "isCFIInstruction", "(", ")", ")", "return", "true", ";", "if", "(", "MI", ".", "isInlineAsm", "(", ")", "&&", "!", "ScheduleInlineAsm", ")", "return", "true", ";"], "ground_truth": ["if", "(", "isSchedBarrier", "(", "&", "MI", ")", ")", "return", "true", ";"], "File": "HexagonVLIWPacketizer34", "Func": "isSoloInstruction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12797, "Length": 42, "Cover_Rate": 0.49411764705882355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsSplat", ")", "{", "assert", "(", "SplatV", ".", "getNode", "(", ")", ")", ";", "auto", "*", "IdxN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "SplatV", ".", "getNode", "(", ")", ")", ";", "if", "(", "IdxN", "&&", "IdxN", "->", "isNullValue", "(", ")", ")", "return", "getZero", "(", "dl", ",", "VecTy", ",", "DAG", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VecTy", ",", "SplatV", ")", ";", "}", "SmallVector", "<", "ConstantInt", "*", ",", "<NUM_LIT>", ">", "Consts", "(", "VecLen", ")", ";", "bool", "AllConst", "=", "getBuildVectorConstInts", "(", "Values", ",", "VecTy", ",", "DAG", ",", "Consts", ")", ";", "if", "(", "AllConst", ")", "{", "ArrayRef", "<", "Constant", "*", ">", "Tmp", "(", "(", "Constant", "*", "*", ")", "Consts", ".", "begin", "(", ")", ",", "(", "Constant", "*", "*", ")", "Consts", ".", "end", "(", ")", ")", ";", "Constant", "*", "CV", "=", "ConstantVector", "::", "get", "(", "Tmp", ")", ";", "unsigned", "Align", "=", "HwLen", ";", "SDValue", "CP", "=", "LowerConstantPool", "(", "DAG", ".", "getConstantPool", "(", "CV", ",", "VecTy", ",", "Align", ")", ",", "DAG", ")", ";", "return", "DAG", ".", "getLoad", "(", "VecTy", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CP", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "MF", ")", ",", "Align", ")", ";", "}", "assert", "(", "<NUM_LIT>", "*", "Words", ".", "size", "(", ")", "==", "Subtarget", ".", "getVectorLength", "(", ")", ")", ";", "SDValue", "HalfV0", "=", "getInstr", "(", "<STR_LIT>", ",", "dl", ",", "VecTy", ",", "{", "}", ",", "DAG", ")", ";", "SDValue", "HalfV1", "=", "getInstr", "(", "<STR_LIT>", ",", "dl", ",", "VecTy", ",", "{", "}", ",", "DAG", ")", ";", "SDValue", "S", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumWords", "/", "<NUM_LIT>", ";", "++", "i", ")", "{"], "ground_truth": ["SDValue", "N", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VecTy", ",", "{", "HalfV0", ",", "Words", "[", "i", "]", "}", ")", ";"], "File": "HexagonISelLoweringHVX11", "Func": "buildHvxVectorReg", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12798, "Length": 294, "Cover_Rate": 0.3868421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "NumElems", "!=", "<NUM_LIT>", ")", "||", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "NumElems", "!=", "<NUM_LIT>", ")", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElems", ";", "i", "+=", "<NUM_LIT>", ")", "if", "(", "!", "isUndefOrEqual", "(", "N", "->", "getMaskElt", "(", "i", ")", ",", "i", "+", "<NUM_LIT>", ")", "||", "!", "isUndefOrEqual", "(", "N", "->", "getMaskElt", "(", "i", "+", "<NUM_LIT>", ")", ",", "i", "+", "<NUM_LIT>", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "X86ISelLowering198", "Func": "isMOVSHDUPMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12799, "Length": 98, "Cover_Rate": 0.632258064516129, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_dbsad_epu8", "(", "__m256i", "__A", ",", "__m256i", "__B", ",", "const", "int", "__imm", ")", "{"], "ground_truth": ["return", "(", "__m256i", ")", "__builtin_ia32_dbpsadbw256_mask", "(", "(", "__v32qi", ")", "__A", ",", "(", "__v32qi", ")", "__B", ",", "__imm", ",", "(", "__v16hi", ")", "_mm256_setzero_si256", "(", ")", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vlbwintrin", "Func": "_mm256_dbsad_epu8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12800, "Length": 58, "Cover_Rate": 0.9830508474576272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_xabort", "(", "const", "unsigned", "int", "__imm", ")", "{", "__builtin_ia32_xabort", "(", "__imm", ")", ";"], "ground_truth": ["}"], "File": "rtmintrin", "Func": "_xabort", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12801, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "RC", "=", "&", "<STR_LIT>", ";", "else", "RC", "=", "&", "<STR_LIT>", ";", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Root", ",", "dl", ",", "Reg", ",", "<STR_LIT>", ")", ";", "SDValue", "ArgValue2", ";", "if", "(", "NextVA", ".", "isMemLoc", "(", ")", ")", "{"], "ground_truth": ["MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";"], "File": "ARMISelLowering120", "Func": "GetF64FormalArgument", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12802, "Length": 101, "Cover_Rate": 0.36462093862815886, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "Target", "*", "T", ":", "{", "&", "The<ISA_LIT>Target", ",", "&", "The<ISA_LIT>V9Target", ",", "&", "The<ISA_LIT>elTarget", "}", ")", "{", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "*", "T", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "*", "T", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "*", "T", ",", "create<ISA_LIT>MCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "create<ISA_LIT>MCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "*", "T", ",", "create<ISA_LIT>AsmBackend", ")", ";", "TargetRegistry", "::", "RegisterObjectTargetStreamer", "(", "*", "T", ",", "createObjectTargetStreamer", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterAsmTargetStreamer", "(", "*", "T", ",", "createTargetAsmStreamer", ")", ";"], "File": "SparcMCTargetDesc19", "Func": "LLVMInitializeSparcTargetMC", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12803, "Length": 88, "Cover_Rate": 0.5641025641025641, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Old", "->", "getType", "(", ")", "!=", "New", "->", "getType", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["for", "(", "auto", "*", "User", ":", "Old", "->", "users", "(", ")", ")", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "User", "->", "getNumOperands", "(", ")", ";", "i", "++", ")", "if", "(", "User", "->", "getOperand", "(", "i", ")", "==", "Old", ")", "User", "->", "setOperand", "(", "i", ",", "New", ")", ";"], "File": "JVMCompositeHandler", "Func": "replaceAllUsesWithUnwrapped", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12804, "Length": 67, "Cover_Rate": 0.8170731707317073, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "DefDesc", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", "&&", "!", "DefDesc", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ";", "++", "i", ")", "NewMI", ".", "addOperand", "(", "DefMI", "->", "getOperand", "(", "i", ")", ")", ";", "unsigned", "CondCode", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "Invert", ")", "NewMI", ".", "addImm", "(", "getOppositeCondition", "(", "LPCC", "::", "CondCode", "(", "CondCode", ")", ")", ")", ";", "else", "NewMI", ".", "addImm", "(", "CondCode", ")", ";", "NewMI", ".", "copyImplicitOps", "(", "MI", ")", ";", "FalseReg", ".", "setImplicit", "(", ")", ";", "NewMI", ".", "addOperand", "(", "FalseReg", ")", ";", "NewMI", "->", "tieOperands", "(", "<NUM_LIT>", ",", "NewMI", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "SeenMIs", ".", "insert", "(", "NewMI", ")", ";", "SeenMIs", ".", "erase", "(", "DefMI", ")", ";", "if", "(", "DefMI", "->", "getParent", "(", ")", "!=", "MI", ".", "getParent", "(", ")", ")", "NewMI", "->", "clearKillInfo", "(", ")", ";", "DefMI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "NewMI", ";"], "File": "LanaiInstrInfo", "Func": "optimizeSelect", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12805, "Length": 165, "Cover_Rate": 0.4319371727748691, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "RelaxableOp", "=", "Inst", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "if", "(", "Inst", ".", "getOperand", "(", "RelaxableOp", ")", ".", "isExpr", "(", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "X86AsmBackend (2)", "Func": "mayNeedRelaxation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12806, "Length": 30, "Cover_Rate": 0.38961038961038963, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "I", "=", "B", ".", "livein_begin", "(", ")", ",", "E", "=", "B", ".", "livein_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "T", ".", "push_back", "(", "I", "->", "PhysReg", ")", ";"], "ground_truth": ["for", "(", "auto", "I", ":", "T", ")", "B", ".", "removeLiveIn", "(", "I", ")", ";"], "File": "RDFLiveness", "Func": "resetLiveIns", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12807, "Length": 49, "Cover_Rate": 0.34507042253521125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "SelectGlobalValueConstantOffset", "(", "SDValue", "Addr", ",", "SDValue", "&", "IntPtr", ")", "{"], "ground_truth": ["if", "(", "ConstantSDNode", "*", "Cst", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ")", ")", "{"], "File": "R600ISelDAGToDAG", "Func": "SelectGlobalValueConstantOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12808, "Length": 28, "Cover_Rate": 0.4827586206896552, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Terminator", ".", "ExtraRelaxSize", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Terminator", ".", "ExtraRelaxSize", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Terminator", ".", "ExtraRelaxSize", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Terminator", ".", "ExtraRelaxSize", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Terminator", ".", "ExtraRelaxSize", "=", "<NUM_LIT>", ";"], "ground_truth": ["break", ";"], "File": "SystemZLongBranch22", "Func": "describeTerminator", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12809, "Length": 70, "Cover_Rate": 0.34146341463414637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "namespace", "{", "class", "<ISA_LIT>MCAsmBackend", ":", "public", "MCAsmBackend", "{", "uint8_t", "OSABI", ";", "public", ":", "<ISA_LIT>MCAsmBackend", "(", "uint8_t", "osABI", ")", ":", "MCAsmBackend", "(", "<STR_LIT>", ")", ",", "OSABI", "(", "osABI", ")", "{", "}", "unsigned", "getNumFixupKinds", "(", ")", "const", "override", "{", "return", "<STR_LIT>", ";", "}", "Optional", "<", "MCFixupKind", ">", "getFixupKind", "(", "StringRef", "Name", ")", "const", "override", ";", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "override", ";", "bool", "shouldForceRelocation", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ")", "override", ";", "void", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bool", "IsResolved", ",", "const", "MCSubtargetInfo", "*", "STI", ")", "const", "override", ";", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "Fragment", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", "return", "false", ";", "}", "bool", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ",", "const", "MCSubtargetInfo", "*", "STI", ")", "const", "override", ";", "std", "::", "unique_ptr", "<", "MCObjectTargetWriter", ">", "createObjectTargetWriter", "(", ")", "const", "override", "{", "return", "create<ISA_LIT>ObjectWriter", "(", "OSABI", ")", ";", "}", "}", ";", "}", "Optional", "<", "MCFixupKind", ">", "<ISA_LIT>MCAsmBackend", "::", "getFixupKind", "(", "StringRef", "Name", ")", "const", "{", "unsigned", "Type", "=", "llvm", "::", "StringSwitch", "<", "unsigned", ">", "(", "Name", ")", ".", "Case", "(", "<STR_LIT>", ",", "ELF", "::", "R_390_NONE", ")", ".", "Case", "(", "<STR_LIT>", ",", "ELF", "::", "R_390_8", ")", ".", "Case", "(", "<STR_LIT>", ",", "ELF", "::", "R_390_16", ")", ".", "Case", "(", "<STR_LIT>", ",", "ELF", "::", "R_390_32", ")", ".", "Case", "(", "<STR_LIT>", ",", "ELF", "::", "R_390_64", ")", ".", "Default", "(", "-", "<NUM_LIT>", ")", ";", "if", "(", "Type", "!=", "-", "<NUM_LIT>", ")", "return", "static_cast", "<", "MCFixupKind", ">", "(", "FirstLiteralRelocationKind", "+", "Type", ")", ";", "return", "None", ";", "}", "const", "MCFixupKindInfo", "&", "<ISA_LIT>MCAsmBackend", "::", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "<STR_LIT>", "]", "=", "{", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ";"], "ground_truth": ["if", "(", "Kind", ">=", "FirstLiteralRelocationKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "FK_NONE", ")", ";"], "File": "SystemZMCAsmBackend8", "Func": "extractBitsForFixup", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12810, "Length": 416, "Cover_Rate": 0.44539614561027835, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCOperand", "MCOp", ";"], "ground_truth": ["if", "(", "Lower<ISA_LIT>MachineOperandToMCOperand", "(", "MO", ",", "MCOp", ",", "AP", ")", ")", "OutMI", ".", "addOperand", "(", "MCOp", ")", ";"], "File": "RISCVMCInstLower", "Func": "LowerRISCVMachineInstrToMCInst", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12811, "Length": 21, "Cover_Rate": 0.3088235294117647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "FirstTerm", "=", "B", ".", "getFirstInstrTerminator", "(", ")", ";", "if", "(", "FirstTerm", "==", "B", ".", "instr_end", "(", ")", ")", "return", "false", ";", "if", "(", "HII", "->", "isExtended", "(", "MI", ")", ")", "return", "false", ";", "unsigned", "InstOffset", "=", "BlockToInstOffset", "[", "&", "B", "]", ";", "unsigned", "Distance", "=", "<NUM_LIT>", ";", "InstOffset", "+=", "HII", "->", "nonDbgBBSize", "(", "&", "B", ")", "*", "HEXAGON_INSTR_SIZE", ";", "MachineBasicBlock", "*", "TBB", "=", "nullptr", ",", "*", "FBB", "=", "nullptr", ";", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "Cond", ";", "if", "(", "HII", "->", "analyzeBranch", "(", "B", ",", "TBB", ",", "FBB", ",", "Cond", ",", "false", ")", ")", "{", "if", "(", "HII", "->", "isNewValueJump", "(", "*", "FirstTerm", ")", ")", "TBB", "=", "FirstTerm", "->", "getOperand", "(", "HII", "->", "getCExtOpNum", "(", "*", "FirstTerm", ")", ")", ".", "getMBB", "(", ")", ";", "}", "if", "(", "TBB", "&&", "&", "MI", "==", "&", "*", "FirstTerm", ")", "{", "Distance", "=", "std", "::", "abs", "(", "(", "long", "long", ")", "InstOffset", "-", "BlockToInstOffset", "[", "TBB", "]", ")", "+", "BranchRelaxSafetyBuffer", ";", "return", "!", "HII", "->", "isJumpWithinBranchRange", "(", "*", "FirstTerm", ",", "Distance", ")", ";", "}", "if", "(", "FBB", ")", "{", "auto", "SecondTerm", "=", "std", "::", "next", "(", "FirstTerm", ")", ";", "assert", "(", "SecondTerm", "!=", "B", ".", "instr_end", "(", ")", "&&", "(", "SecondTerm", "->", "isBranch", "(", ")", "||", "SecondTerm", "->", "isCall", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "&", "MI", "!=", "&", "*", "SecondTerm", ")", "return", "false", ";", "Distance", "=", "std", "::", "abs", "(", "(", "long", "long", ")", "InstOffset", "-", "BlockToInstOffset", "[", "FBB", "]", ")", "+", "BranchRelaxSafetyBuffer", ";", "return", "!", "HII", "->", "isJumpWithinBranchRange", "(", "*", "SecondTerm", ",", "Distance", ")", ";"], "ground_truth": ["}"], "File": "HexagonBranchRelaxation1", "Func": "isJumpOutOfRange", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12812, "Length": 259, "Cover_Rate": 0.8809523809523809, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Size", "&&", "<STR_LIT>", ")", ";", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "CV", "->", "stripPointerCasts", "(", ")", ")", ";", "assert", "(", "GV", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["const", "MCExpr", "*", "E", "=", "MCSymbolRefExpr", "::", "Create", "(", "Mang", "->", "getSymbol", "(", "GV", ")", ",", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", "?", "MCSymbolRefExpr", "::", "VK_None", ":", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TARGET1", ")", ",", "OutContext", ")", ";"], "File": "ARMAsmPrinter10", "Func": "EmitXXStructor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12813, "Length": 66, "Cover_Rate": 0.6285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vsliq_m_n_uv4si", "(", "__a", ",", "__b", ",", "__imm", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vsliq_m_n_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12814, "Length": 13, "Cover_Rate": 0.4482758620689655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "align_rtx", "=", "operands", "[", "<NUM_LIT>", "]", ";", "int", "constp", "=", "GET_CODE", "(", "bytes_rtx", ")", "==", "CONST_INT", ";", "HOST_WIDE_INT", "bytes", "=", "constp", "?", "INTVAL", "(", "bytes_rtx", ")", ":", "<NUM_LIT>", ";", "int", "align", "=", "INTVAL", "(", "align_rtx", ")", ";", "int", "leftover", ";", "rtx", "src_reg", ";", "rtx", "dst_reg", ";", "if", "(", "constp", "&&", "bytes", "<=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "dst_reg", "=", "copy_addr_to_reg", "(", "XEXP", "(", "orig_dst", ",", "<NUM_LIT>", ")", ")", ";", "src_reg", "=", "copy_addr_to_reg", "(", "XEXP", "(", "orig_src", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "align", ">", "UNITS_PER_WORD", ")", "align", "=", "UNITS_PER_WORD", ";", "if", "(", "optimize_size", "||", "!", "constp", "||", "align", "!=", "UNITS_PER_WORD", ")", "{", "block_move_call", "(", "dst_reg", ",", "src_reg", ",", "bytes_rtx", ")", ";", "return", "<NUM_LIT>", ";", "}"], "ground_truth": ["leftover", "=", "bytes", "%", "MAX_MOVE_BYTES", ";"], "File": "m32r3", "Func": "m32r_expand_block_move", "Target": "m32r", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12815, "Length": 123, "Cover_Rate": 0.3219895287958115, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "XtensaInstrInfo", "Func": "copyPhysReg", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12816, "Length": 42, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CRMIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "ImplicitKill", ")", ";", "continue", ";", "}", "if", "(", "(", "Reg", "==", "<STR_LIT>", "||", "Reg", "==", "<STR_LIT>", ")", "&&", "MustSaveTOC", ")", "continue", ";", "if", "(", "IsCRField", ")", "{", "<ISA_LIT>FunctionInfo", "*", "FuncInfo", "=", "MF", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "if", "(", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", ")", "{", "FuncInfo", "->", "addMustSaveCR", "(", "Reg", ")", ";", "}", "else", "{", "CRSpilled", "=", "true", ";", "FuncInfo", "->", "setSpillsCR", "(", ")", ";", "CRMIB", "=", "BuildMI", "(", "*", "MF", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "ImplicitKill", ")", ";", "MBB", ".", "insert", "(", "MI", ",", "CRMIB", ")", ";"], "ground_truth": ["MBB", ".", "insert", "(", "MI", ",", "addFrameReference", "(", "BuildMI", "(", "*", "MF", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "getKillRegState", "(", "true", ")", ")", ",", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ")", ")", ";"], "File": "PPCFrameLowering92", "Func": "spillCalleeSavedRegisters", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12817, "Length": 158, "Cover_Rate": 0.3044315992292871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmBackend", "*", "llvm", "::", "create<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ")", "{"], "ground_truth": ["if", "(", "Triple", "(", "TT", ")", ".", "isOSDarwin", "(", ")", ")", "return", "new", "Darwin<ISA_LIT>AsmBackend", "(", "T", ")", ";"], "File": "PPCAsmBackend56", "Func": "createPPCAsmBackend", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12818, "Length": 33, "Cover_Rate": 0.66, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "lhs_type", "=", "TREE_TYPE", "(", "gimple_assign_lhs", "(", "assign", ")", ")", ";", "tree", "rhs_type", "=", "TREE_TYPE", "(", "gimple_assign_rhs1", "(", "assign", ")", ")", ";"], "ground_truth": ["return", "(", "INTEGRAL_TYPE_P", "(", "lhs_type", ")", "&&", "INTEGRAL_TYPE_P", "(", "rhs_type", ")", "&&", "TYPE_PRECISION", "(", "lhs_type", ")", "<", "TYPE_PRECISION", "(", "rhs_type", ")", ")", ";"], "File": "aarch64", "Func": "aarch64_integer_truncation_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12819, "Length": 45, "Cover_Rate": 0.5232558139534884, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Waitcnt", "=", "packBits", "(", "Vmcnt", ",", "Waitcnt", ",", "getVmcntBitShiftLo", "(", "Version", ".", "Major", ")", ",", "getVmcntBitWidthLo", "(", "Version", ".", "Major", ")", ")", ";"], "ground_truth": ["return", "packBits", "(", "Vmcnt", ">>", "getVmcntBitWidthLo", "(", "Version", ".", "Major", ")", ",", "Waitcnt", ",", "getVmcntBitShiftHi", "(", "Version", ".", "Major", ")", ",", "getVmcntBitWidthHi", "(", "Version", ".", "Major", ")", ")", ";"], "File": "AMDGPUBaseInfo37", "Func": "encodeVmcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12820, "Length": 52, "Cover_Rate": 0.7647058823529411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "intregs", ",", "intoffset", ";", "if", "(", "cum", "->", "floats_in_gpr", "==", "<NUM_LIT>", "&&", "(", "cum", "->", "intoffset", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "||", "(", "cum", "->", "intoffset", "==", "-", "<NUM_LIT>", "&&", "final", ")", ")", ")", "{", "cum", "->", "words", "++", ";", "cum", "->", "floats_in_gpr", "=", "<NUM_LIT>", ";", "}", "if", "(", "cum", "->", "intoffset", "==", "-", "<NUM_LIT>", ")", "return", ";", "intoffset", "=", "cum", "->", "intoffset", ";", "cum", "->", "intoffset", "=", "-", "<NUM_LIT>", ";", "cum", "->", "floats_in_gpr", "=", "<NUM_LIT>", ";", "if", "(", "intoffset", "%", "BITS_PER_WORD", "!=", "<NUM_LIT>", ")", "{", "unsigned", "int", "bits", "=", "BITS_PER_WORD", "-", "intoffset", "%", "BITS_PER_WORD", ";"], "ground_truth": ["if", "(", "!", "int_mode_for_size", "(", "bits", ",", "<NUM_LIT>", ")", ".", "exists", "(", ")", ")", "{"], "File": "rs6000-call", "Func": "rs6000_darwin64_record_arg_advance_flush", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12821, "Length": 111, "Cover_Rate": 0.5186915887850467, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "recordFeatures", "(", "Module", "&", "M", ",", "const", "FeatureBitset", "&", "Features", ",", "bool", "Stripped", ")", "{", "for", "(", "const", "SubtargetFeatureKV", "&", "KV", ":", "<ISA_LIT>FeatureKV", ")", "{", "std", "::", "string", "MDKey", "=", "(", "StringRef", "(", "<STR_LIT>", ")", "+", "KV", ".", "Key", ")", ".", "str", "(", ")", ";", "if", "(", "KV", ".", "Value", "==", "<STR_LIT>", "&&", "Stripped", ")", "{", "assert", "(", "!", "Features", "[", "<STR_LIT>", "]", "||", "!", "Features", "[", "<STR_LIT>", "]", ")", ";", "M", ".", "addModuleFlag", "(", "Module", "::", "ModFlagBehavior", "::", "Error", ",", "MDKey", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}", "else", "if", "(", "Features", "[", "KV", ".", "Value", "]", ")", "{"], "File": "WebAssemblyTargetMachine20", "Func": "recordFeatures", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12822, "Length": 99, "Cover_Rate": 0.7795275590551181, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "V", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "Res", ";", "MulAmt", ">>=", "ShiftAmt", ";", "if", "(", "MulAmt", ">=", "<NUM_LIT>", ")", "{", "if", "(", "isPowerOf2_32", "(", "MulAmt", "-", "<NUM_LIT>", ")", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getConstant", "(", "Log2_32", "(", "MulAmt", "-", "<NUM_LIT>", ")", ",", "DL", ",", "<STR_LIT>", ")", ")", ")", ";", "}", "else", "if", "(", "isPowerOf2_32", "(", "MulAmt", "+", "<NUM_LIT>", ")", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getConstant", "(", "Log2_32", "(", "MulAmt", "+", "<NUM_LIT>", ")", ",", "DL", ",", "<STR_LIT>", ")", ")", ",", "V", ")", ";", "}", "else", "return", "SDValue", "(", ")", ";", "}", "else", "{", "uint64_t", "MulAmtAbs", "=", "-", "MulAmt", ";", "if", "(", "isPowerOf2_32", "(", "MulAmtAbs", "+", "<NUM_LIT>", ")", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getConstant", "(", "Log2_32", "(", "MulAmtAbs", "+", "<NUM_LIT>", ")", ",", "DL", ",", "<STR_LIT>", ")", ")", ")", ";"], "ground_truth": ["}", "else", "if", "(", "isPowerOf2_32", "(", "MulAmtAbs", "-", "<NUM_LIT>", ")", ")", "{"], "File": "ARMISelLowering (2)2", "Func": "PerformMULCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12823, "Length": 222, "Cover_Rate": 0.4073394495412844, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Align", "getStackAlignment", "(", ")", "const", "{"], "ground_truth": ["return", "Align", "(", "<NUM_LIT>", ")", ";"], "File": "AMDGPUSubtarget107", "Func": "getStackAlignment", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12824, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "AsmToken", "Tok2", "=", "Parser", ".", "getTok", "(", ")", ";", "SMLoc", "E", ";", "const", "MCExpr", "*", "EVal", ";", "if", "(", "!", "Tok2", ".", "is", "(", "AsmToken", "::", "Integer", ")", "||", "getParser", "(", ")", ".", "parseExpression", "(", "EVal", ",", "E", ")", ")", "{", "getLexer", "(", ")", ".", "UnLex", "(", "Tok1", ")", ";", "return", "MatchOperand_NoMatch", ";", "}", "const", "AsmToken", "Tok3", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "!", "Tok3", ".", "is", "(", "AsmToken", "::", "RParen", ")", ")", "{", "getLexer", "(", ")", ".", "UnLex", "(", "Tok2", ")", ";", "getLexer", "(", ")", ".", "UnLex", "(", "Tok1", ")", ";", "return", "MatchOperand_NoMatch", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "const", "AsmToken", "&", "Tok4", "=", "Parser", ".", "getTok", "(", ")", ";", "StringRef", "Suffix", "=", "Tok4", ".", "getString", "(", ")", ";", "if", "(", "Suffix", "!=", "<STR_LIT>", "&&", "Suffix", "!=", "<STR_LIT>", ")", "{"], "ground_truth": ["getLexer", "(", ")", ".", "UnLex", "(", "Tok3", ")", ";"], "File": "VEAsmParser (2)", "Func": "parseMImmOperand", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12825, "Length": 146, "Cover_Rate": 0.5488721804511278, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12826, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTarget", "<", "Triple", "::", "vc4", ">", "X", "(", "The<ISA_LIT>Target", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "VideoCore4TargetInfo", "Func": "LLVMInitializeVideoCore4TargetInfo", "Target": "VideoCore4", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12827, "Length": 16, "Cover_Rate": 0.7619047619047619, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTargetMachine", "<", "<ISA_LIT>V8TargetMachine", ">", "X", "(", "The<ISA_LIT>Target", ")", ";"], "ground_truth": ["RegisterTargetMachine", "<", "<ISA_LIT>V9TargetMachine", ">", "Y", "(", "The<ISA_LIT>V9Target", ")", ";"], "File": "SparcTargetMachine1", "Func": "LLVMInitializeSparcTarget", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12828, "Length": 18, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "override", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "VEAsmBackend", "Func": "mayNeedRelaxation", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12829, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m64", ")", "__builtin_ia32_psllq", "(", "__m", ",", "__count", ")", ";"], "ground_truth": ["}"], "File": "mmintrin4", "Func": "_mm_sll_pi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12830, "Length": 12, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "LV", ";", "if", "(", "<NUM_LIT>", "*", "HwLen", "==", "VecLen", ")", "{", "SDValue", "B0", "=", "DAG", ".", "getBuildVector", "(", "SingleTy", ",", "dl", ",", "{", "Ops", ".", "data", "(", ")", ",", "HwLen", "}", ")", ";", "SDValue", "L0", "=", "Lower", ".", "LowerOperation", "(", "B0", ",", "DAG", ")", ";", "SDValue", "B1", "=", "DAG", ".", "getBuildVector", "(", "SingleTy", ",", "dl", ",", "{", "Ops", ".", "data", "(", ")", "+", "HwLen", ",", "HwLen", "}", ")", ";", "SDValue", "L1", "=", "Lower", ".", "LowerOperation", "(", "B1", ",", "DAG", ")", ";", "LV", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResTy", ",", "{", "L0", ",", "L1", "}", ")", ";", "}", "else", "{", "SDValue", "BV", "=", "DAG", ".", "getBuildVector", "(", "ResTy", ",", "dl", ",", "Ops", ")", ";", "LV", "=", "Lower", ".", "LowerOperation", "(", "BV", ",", "DAG", ")", ";", "}", "assert", "(", "!", "N", "->", "use_empty", "(", ")", ")", ";", "SDValue", "IS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResTy", ",", "LV", ")", ";", "ISel", ".", "ReplaceNode", "(", "N", ",", "IS", ".", "getNode", "(", ")", ")", ";", "select", "(", "IS", ".", "getNode", "(", ")", ")", ";", "DAG", ".", "RemoveDeadNodes", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "HexagonISelDAGToDAGHVX14", "Func": "scalarizeShuffle", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12831, "Length": 188, "Cover_Rate": 0.3715415019762846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "ReturnInst", "*", "Ret", "=", "cast", "<", "ReturnInst", ">", "(", "I", ")", ";", "if", "(", "!", "FuncInfo", ".", "CanLowerReturn", ")", "return", "false", ";", "if", "(", "Ret", "->", "getNumOperands", "(", ")", ">", "<NUM_LIT>", ")", "{"], "ground_truth": ["return", "false", ";"], "File": "MipsFastISel11", "Func": "selectRet", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12832, "Length": 37, "Cover_Rate": 0.6166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "wasResultExplicitMentioned", "(", ")", "{", "return", "ExplicitMentioned", ";"], "ground_truth": ["}"], "File": "AMDGPUStructurizeCFG", "Func": "wasResultExplicitMentioned", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12833, "Length": 9, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "V1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "V1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "bool", "IsScalarToVector", "=", "true", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "V1", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "V1", ".", "getOperand", "(", "i", ")", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "i", "!=", "(", "unsigned", ")", "Lane", ")", "{", "IsScalarToVector", "=", "false", ";", "break", ";", "}", "if", "(", "IsScalarToVector", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V1", ".", "getOperand", "(", "Lane", ")", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V1", ",", "DAG", ".", "getConstant", "(", "Lane", ",", "<STR_LIT>", ")", ")", ";", "}", "int", "Length", "=", "ShuffleMask", ".", "size", "(", ")", ";", "int", "V1EltNum", "=", "V1", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "V1EltNum", "==", "Length", ")", "{", "bool", "IsSequential", "=", "true", ";", "int", "CurMask", "=", "ShuffleMask", "[", "<NUM_LIT>", "]", ";", "for", "(", "int", "I", "=", "<NUM_LIT>", ";", "I", "<", "Length", ";", "++", "I", ")", "{", "if", "(", "ShuffleMask", "[", "I", "]", "!=", "CurMask", ")", "{", "IsSequential", "=", "false", ";", "break", ";", "}", "CurMask", "++", ";", "}", "if", "(", "IsSequential", ")", "{", "assert", "(", "(", "EltSize", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "VecSize", "=", "EltSize", "*", "V1EltNum", ";", "unsigned", "Index", "=", "(", "EltSize", "/", "<NUM_LIT>", ")", "*", "ShuffleMask", "[", "<NUM_LIT>", "]", ";", "if", "(", "VecSize", "==", "<NUM_LIT>", "||", "VecSize", "==", "<NUM_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V1", ",", "V2", ",", "DAG", ".", "getConstant", "(", "Index", ",", "<STR_LIT>", ")", ")", ";", "}", "}", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "NV1Elt", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "N1Index", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "NV2Elt", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "N2Index", ";", "for", "(", "int", "I", "=", "<NUM_LIT>", ";", "I", "!=", "Length", ";", "++", "I", ")", "{", "if", "(", "ShuffleMask", "[", "I", "]", "!=", "I", ")", "{", "NV1Elt", ".", "push_back", "(", "ShuffleMask", "[", "I", "]", ")", ";", "N1Index", ".", "push_back", "(", "I", ")", ";", "}", "}", "for", "(", "int", "I", "=", "<NUM_LIT>", ";", "I", "!=", "Length", ";", "++", "I", ")", "{", "if", "(", "ShuffleMask", "[", "I", "]", "!=", "(", "I", "+", "V1EltNum", ")", ")", "{"], "ground_truth": ["NV2Elt", ".", "push_back", "(", "ShuffleMask", "[", "I", "]", ")", ";"], "File": "AArch64ISelLowering113", "Func": "LowerVECTOR_SHUFFLE", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12834, "Length": 416, "Cover_Rate": 0.49347568208778175, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printARIPIMem", "(", "MI", ",", "opNum", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "M68kInstPrinter", "Func": "printARIPI8Mem", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12835, "Length": 10, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "Offset", "=", "ST", ".", "getTargetLowering", "(", ")", "->", "getImplicitParameterOffset", "(", "B", ".", "getMF", "(", ")", ",", "<ISA_LIT>TargetLowering", "::", "FIRST_IMPLICIT", ")", ";", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "LLT", "DstTy", "=", "MRI", ".", "getType", "(", "DstReg", ")", ";", "LLT", "IdxTy", "=", "LLT", "::", "scalar", "(", "DstTy", ".", "getSizeInBits", "(", ")", ")", ";", "const", "ArgDescriptor", "*", "Arg", ";", "const", "TargetRegisterClass", "*", "RC", ";"], "ground_truth": ["std", "::", "tie", "(", "Arg", ",", "RC", ")", "=", "MFI", "->", "getPreloadedValue", "(", "<STR_LIT>", ")", ";"], "File": "AMDGPULegalizerInfo3", "Func": "legalizeImplicitArgPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12836, "Length": 86, "Cover_Rate": 0.39814814814814814, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getParser", "(", ")", ".", "parseIdentifier", "(", "Identifier", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "Identifier", ".", "consume_back", "(", "<STR_LIT>", ")", ")", "{", "Error", "(", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "MCSymbol", "*", "Sym", "=", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "Identifier", ")", ";", "if", "(", "Sym", "->", "isVariable", "(", ")", ")", "{", "const", "MCExpr", "*", "V", "=", "Sym", "->", "getVariableValue", "(", "false", ")", ";", "if", "(", "!", "isa", "<", "MCSymbolRefExpr", ">", "(", "V", ")", ")", "{", "getLexer", "(", ")", ".", "UnLex", "(", "Tok", ")", ";", "return", "MatchOperand_NoMatch", ";", "}", "Res", "=", "V", ";", "}", "else", "Res", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "getContext", "(", ")", ")", ";", "MCBinaryExpr", "::", "Opcode", "Opcode", ";", "switch", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", ")", "{", "default", ":", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "createImm", "(", "Res", ",", "S", ",", "E", ",", "isRV64", "(", ")", ")", ")", ";", "return", "MatchOperand_Success", ";", "case", "AsmToken", "::", "Plus", ":"], "ground_truth": ["Opcode", "=", "MCBinaryExpr", "::", "Add", ";"], "File": "RISCVAsmParser", "Func": "parseBareSymbol", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12837, "Length": 171, "Cover_Rate": 0.5411392405063291, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Kind", ")", "{", "case", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_LO8", ":", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_HI8", ":", "Value", ">>=", "<NUM_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_HH8", ":", "Value", ">>=", "<NUM_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_HHI8", ":", "Value", ">>=", "<NUM_LIT>", ";", "break", ";"], "ground_truth": ["case", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_PM_LO8", ":"], "File": "AVRMCExpr", "Func": "evaluateAsInt64", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12838, "Length": 50, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "<ISA_LIT>Operand", "&", "Op", "=", "(", "(", "<ISA_LIT>Operand", "&", ")", "*", "Operands", "[", "I", "]", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "{", "continue", ";", "}", "if", "(", "isRegOrImmWithInputMods", "(", "Desc", ",", "Inst", ".", "getNumOperands", "(", ")", ")", ")", "{", "Op", ".", "addRegWithFPInputModsOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "Op", ".", "isDPPCtrl", "(", ")", ")", "{", "Op", ".", "addImmOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "I", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}"], "ground_truth": ["addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "<ISA_LIT>Operand", "::", "ImmTyDppRowMask", ",", "<NUM_LIT>", ")", ";"], "File": "AMDGPUAsmParser57", "Func": "cvtDPP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12839, "Length": 127, "Cover_Rate": 0.41233766233766234, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumResults", ";", "i", "++", ")", "Results", ".", "push_back", "(", "N", ".", "getOperand", "(", "i", ")", ")", ";"], "ground_truth": ["}"], "File": "PIC16ISelLowering", "Func": "PopulateResults", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12840, "Length": 27, "Cover_Rate": 0.3698630136986301, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MC", ".", "isReg", "(", ")", ")", "O", "<<", "getRegisterName", "(", "MC", ".", "getReg", "(", ")", ")", ";", "else", "if", "(", "MC", ".", "isImm", "(", ")", ")", "O", "<<", "MC", ".", "getImm", "(", ")", ";", "else", "if", "(", "MC", ".", "isExpr", "(", ")", ")", "MC", ".", "getExpr", "(", ")", "->", "print", "(", "O", ",", "&", "MAI", ",", "true", ")", ";"], "ground_truth": ["else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "RISCVInstPrinter25", "Func": "printOperand", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12841, "Length": 67, "Cover_Rate": 0.6836734693877551, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "Op", "=", "emitIntrinsicWithGlue", "(", "DAG", ",", "C", ".", "Op0", ",", "C", ".", "Opcode", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "return", "SDValue", "(", "Op", ".", "getNode", "(", ")", ",", "Op", "->", "getNumValues", "(", ")", "-", "<NUM_LIT>", ")", ";", "}", "if", "(", "C", ".", "Opcode", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "C", ".", "Op0", ",", "C", ".", "Op1", ",", "DAG", ".", "getConstant", "(", "C", ".", "ICmpType", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "if", "(", "C", ".", "Opcode", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["bool", "RegisterOnly", "=", "(", "bool", "(", "C", ".", "CCMask", "&", "<STR_LIT>", ")", "!=", "bool", "(", "C", ".", "CCMask", "&", "<STR_LIT>", ")", ")", ";"], "File": "SystemZISelLowering (2)1", "Func": "emitCmp", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12842, "Length": 122, "Cover_Rate": 0.46387832699619774, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "LD", ")", ";", "SDValue", "BasePtr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "SDValue", "NewLD1", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "DL", ",", "LD", "->", "getChain", "(", ")", ",", "BasePtr", ",", "LD", "->", "getPointerInfo", "(", ")", ",", "LD", "->", "isVolatile", "(", ")", ",", "LD", "->", "isNonTemporal", "(", ")", ",", "LD", "->", "isInvariant", "(", ")", ",", "LD", "->", "getAlignment", "(", ")", ")", ";", "SDValue", "OffsetPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "NewLD2", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "DL", ",", "NewLD1", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "OffsetPtr", ",", "LD", "->", "getPointerInfo", "(", ")", ",", "LD", "->", "isVolatile", "(", ")", ",", "LD", "->", "isNonTemporal", "(", ")", ",", "LD", "->", "isInvariant", "(", ")", ",", "std", "::", "min", "(", "<NUM_LIT>", ",", "LD", "->", "getAlignment", "(", ")", "/", "<NUM_LIT>", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "LD", ",", "<NUM_LIT>", ")", ",", "NewLD2", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "DCI", ".", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isBigEndian", "(", ")", ")", "std", "::", "swap", "(", "NewLD1", ",", "NewLD2", ")", ";", "SDValue", "Result", "=", "DCI", ".", "CombineTo", "(", "N", ",", "NewLD1", ",", "NewLD2", ")", ";", "DCI", ".", "RemoveFromWorklist", "(", "LD", ")", ";"], "ground_truth": ["DAG", ".", "DeleteNode", "(", "LD", ")", ";"], "File": "ARMISelLowering (2)", "Func": "PerformVMOVRRDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12843, "Length": 220, "Cover_Rate": 0.5729166666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "Idx", "==", "<NUM_LIT>", ")", "&&", "Imm", ".", "getBitWidth", "(", ")", "<=", "<NUM_LIT>", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ".", "getSExtValue", "(", ")", ")", ")", "return", "TCC_Free", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "(", "Idx", "<", "<NUM_LIT>", ")", "||", "(", "Imm", ".", "getBitWidth", "(", ")", "<=", "<NUM_LIT>", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ".", "getSExtValue", "(", ")", ")", ")", ")", "return", "TCC_Free", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "(", "Idx", "<", "<NUM_LIT>", ")", "||", "(", "Imm", ".", "getBitWidth", "(", ")", "<=", "<NUM_LIT>", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ".", "getSExtValue", "(", ")", ")", ")", ")", "return", "TCC_Free", ";"], "ground_truth": ["break", ";"], "File": "X86TargetTransformInfo54", "Func": "getIntImmCost", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12844, "Length": 112, "Cover_Rate": 0.5045045045045045, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "*", "GetGlobalValueSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ";", "printOffset", "(", "MO", ".", "getOffset", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "O", "<<", "*", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "O", "<<", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "<<", "getFunctionNumber", "(", ")", "<<", "<STR_LIT>", "<<", "MO", ".", "getIndex", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "O", "<<", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "<<", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "MO", ".", "getIndex", "(", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "BlackfinAsmPrinter2", "Func": "printOperand", "Target": "Blackfin", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12845, "Length": 110, "Cover_Rate": 0.497737556561086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BlackfinAsmPrinter", "(", "formatted_raw_ostream", "&", "O", ",", "TargetMachine", "&", "TM", ",", "MCContext", "&", "Ctx", ",", "MCStreamer", "&", "Streamer", ",", "const", "MCAsmInfo", "*", "MAI", ")", ":", "AsmPrinter", "(", "O", ",", "TM", ",", "Ctx", ",", "Streamer", ",", "MAI", ")", "{"], "ground_truth": ["}"], "File": "BlackfinAsmPrinter2", "Func": "BlackfinAsmPrinter", "Target": "Blackfin", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12846, "Length": 38, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Idx", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VecVT", "=", "Vec", ".", "getValueType", "(", ")", ";", "unsigned", "VecSize", "=", "VecVT", ".", "getSizeInBits", "(", ")", ";", "EVT", "EltVT", "=", "VecVT", ".", "getVectorElementType", "(", ")", ";", "DAGCombinerInfo", "DCI", "(", "DAG", ",", "AfterLegalizeVectorOps", ",", "true", ",", "nullptr", ")", ";", "if", "(", "SDValue", "Combined", "=", "performExtractVectorEltCombine", "(", "Op", ".", "getNode", "(", ")", ",", "DCI", ")", ")", "return", "Combined", ";", "if", "(", "VecSize", "==", "<NUM_LIT>", ")", "{", "SDValue", "Lo", ",", "Hi", ";", "EVT", "LoVT", ",", "HiVT", ";", "SDValue", "V2", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Vec", ")", ";", "std", "::", "tie", "(", "LoVT", ",", "HiVT", ")", "=", "DAG", ".", "GetSplitDestVTs", "(", "VecVT", ")", ";", "Lo", "=", "DAG", ".", "getBitcast", "(", "LoVT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "V2", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "SL", ",", "<STR_LIT>", ")", ")", ")", ";", "Hi", "=", "DAG", ".", "getBitcast", "(", "HiVT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "V2", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "SL", ",", "<STR_LIT>", ")", ")", ")", ";", "EVT", "IdxVT", "=", "Idx", ".", "getValueType", "(", ")", ";", "unsigned", "NElem", "=", "VecVT", ".", "getVectorNumElements", "(", ")", ";", "assert", "(", "isPowerOf2_32", "(", "NElem", ")", ")", ";", "SDValue", "IdxMask", "=", "DAG", ".", "getConstant", "(", "NElem", "/", "<NUM_LIT>", "-", "<NUM_LIT>", ",", "SL", ",", "IdxVT", ")", ";", "SDValue", "NewIdx", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "IdxVT", ",", "Idx", ",", "IdxMask", ")", ";", "SDValue", "Half", "=", "DAG", ".", "getSelectCC", "(", "SL", ",", "Idx", ",", "IdxMask", ",", "Hi", ",", "Lo", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "EltVT", ",", "Half", ",", "NewIdx", ")", ";", "}", "assert", "(", "VecSize", "<=", "<NUM_LIT>", ")", ";", "MVT", "IntVT", "=", "<STR_LIT>", "(", "VecSize", ")", ";", "SDValue", "VecBC", "=", "peekThroughBitcasts", "(", "Vec", ")", ";", "if", "(", "VecBC", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "Src", "=", "VecBC", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Src", "=", "DAG", ".", "getBitcast", "(", "Src", ".", "getValueType", "(", ")", ".", "changeTypeToInteger", "(", ")", ",", "Src", ")", ";", "Vec", "=", "DAG", ".", "getAnyExtOrTrunc", "(", "Src", ",", "SL", ",", "IntVT", ")", ";", "}", "unsigned", "EltSize", "=", "EltVT", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "isPowerOf2_32", "(", "EltSize", ")", ")", ";", "SDValue", "ScaleFactor", "=", "DAG", ".", "getConstant", "(", "Log2_32", "(", "EltSize", ")", ",", "SL", ",", "<STR_LIT>", ")", ";", "SDValue", "ScaledIdx", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Idx", ",", "ScaleFactor", ")", ";", "SDValue", "BC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "IntVT", ",", "Vec", ")", ";"], "ground_truth": ["SDValue", "Elt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "IntVT", ",", "BC", ",", "ScaledIdx", ")", ";"], "File": "SIISelLowering62", "Func": "lowerEXTRACT_VECTOR_ELT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12847, "Length": 441, "Cover_Rate": 0.7696335078534031, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "&", "LII", "=", "*", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "STI", ".", "getInstrInfo", "(", ")", ")", ";", "DebugLoc", "DL", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "LII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "LII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ".", "addImm", "(", "LPAC", "::", "ADD", ")", ";"], "File": "LanaiFrameLowering11", "Func": "emitEpilogue", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12848, "Length": 104, "Cover_Rate": 0.7878787878787878, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasStdExtZhinx", "(", ")", "const", "{", "return", "HasStdExtZhinx", ";"], "ground_truth": ["}"], "File": "RISCVSubtarget (2)", "Func": "hasStdExtZhinx", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12849, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "ReadByValArg", "(", "MachineFunction", "&", "MF", ",", "SDValue", "Chain", ",", "DebugLoc", "dl", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutChains", ",", "SelectionDAG", "&", "DAG", ",", "unsigned", "NumWords", ",", "SDValue", "FIN", ",", "const", "CCValAssign", "&", "VA", ",", "const", "<STR_LIT>", "&", "Flags", ")", "{", "unsigned", "LocMem", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "unsigned", "FirstWord", "=", "LocMem", "/", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumWords", ";", "++", "i", ")", "{", "unsigned", "CurWord", "=", "FirstWord", "+", "i", ";", "if", "(", "CurWord", ">=", "O32IntRegsSize", ")", "break", ";"], "ground_truth": ["unsigned", "SrcReg", "=", "O32IntRegs", "[", "CurWord", "]", ";"], "File": "MipsISelLowering109", "Func": "ReadByValArg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12850, "Length": 98, "Cover_Rate": 0.5130890052356021, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmParser", "(", "const", "MCSubtargetInfo", "&", "sti", ",", "MCAsmParser", "&", "Parser", ",", "const", "MCInstrInfo", "&", "mii", ",", "const", "MCTargetOptions", "&", "Options", ")", ":", "MCTargetAsmParser", "(", "Options", ",", "sti", ",", "mii", ")", ",", "Parser", "(", "Parser", ")", ",", "Lexer", "(", "Parser", ".", "getLexer", "(", ")", ")", ",", "LastLabel", "(", "nullptr", ")", "{"], "ground_truth": ["setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "sti", ".", "getFeatureBits", "(", ")", ")", ")", ";"], "File": "WebAssemblyAsmParser12", "Func": "WebAssemblyAsmParser", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12851, "Length": 62, "Cover_Rate": 0.9841269841269841, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "unspec", ")", "{", "case", "UNSPEC_PIC_SYM", ":", "return", "<STR_LIT>", ";", "case", "UNSPEC_PIC_CALL_SYM", ":", "return", "<STR_LIT>", ";", "case", "UNSPEC_PIC_GOTOFF_SYM", ":", "return", "<STR_LIT>", ";", "case", "UNSPEC_LOAD_TLS_IE", ":", "return", "<STR_LIT>", ";", "case", "UNSPEC_ADD_TLS_LE", ":", "return", "<STR_LIT>", ";", "case", "UNSPEC_ADD_TLS_GD", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "UNSPEC_ADD_TLS_LDM", ":"], "File": "nios2", "Func": "nios2_unspec_reloc_name", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12852, "Length": 44, "Cover_Rate": 0.6285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "SVT", "=", "VT", ".", "getScalarType", "(", ")", ";", "MVT", "InVT", "=", "In", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "MVT", "InSVT", "=", "InVT", ".", "getScalarType", "(", ")", ";", "if", "(", "!", "isPowerOf2_32", "(", "VT", ".", "getVectorNumElements", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "SVT", "!=", "<STR_LIT>", "&&", "SVT", "!=", "<STR_LIT>", "&&", "SVT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "InSVT", "!=", "<STR_LIT>", "&&", "InSVT", "!=", "<STR_LIT>", "&&", "InSVT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "SVT", "==", "<STR_LIT>", "&&", "VT", ".", "getSizeInBits", "(", ")", "<", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "!", "(", "!", "Subtarget", ".", "useAVX512Regs", "(", ")", "&&", "VT", ".", "is256BitVector", "(", ")", "&&", "InVT", ".", "is512BitVector", "(", ")", ")", ")", "{", "SmallVector", "<", "SDValue", ">", "ConcatOps", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", ">", "<NUM_LIT>", "||", "!", "collectConcatOps", "(", "In", ".", "getNode", "(", ")", ",", "ConcatOps", ")", ")", "return", "SDValue", "(", ")", ";", "}", "unsigned", "NumPackedSignBits", "=", "std", "::", "min", "<", "unsigned", ">", "(", "SVT", ".", "getSizeInBits", "(", ")", ",", "<NUM_LIT>", ")", ";", "unsigned", "NumPackedZeroBits", "=", "Subtarget", ".", "hasSSE41", "(", ")", "?", "NumPackedSignBits", ":", "<NUM_LIT>", ";", "KnownBits", "Known", "=", "DAG", ".", "computeKnownBits", "(", "In", ")", ";", "unsigned", "NumLeadingZeroBits", "=", "Known", ".", "countMinLeadingZeros", "(", ")", ";", "if", "(", "NumLeadingZeroBits", ">=", "(", "InSVT", ".", "getSizeInBits", "(", ")", "-", "NumPackedZeroBits", ")", ")", "return", "truncateVectorWithPACK", "(", "<STR_LIT>", ",", "VT", ",", "In", ",", "DL", ",", "DAG", ",", "Subtarget", ")", ";", "unsigned", "NumSignBits", "=", "DAG", ".", "ComputeNumSignBits", "(", "In", ")", ";", "if", "(", "SVT", "==", "<STR_LIT>", "&&", "NumSignBits", "!=", "InSVT", ".", "getSizeInBits", "(", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "MinSignBits", "=", "InSVT", ".", "getSizeInBits", "(", ")", "-", "NumPackedSignBits", ";", "if", "(", "NumSignBits", ">", "MinSignBits", ")", "return", "truncateVectorWithPACK", "(", "<STR_LIT>", ",", "VT", ",", "In", ",", "DL", ",", "DAG", ",", "Subtarget", ")", ";", "if", "(", "In", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N", "->", "isOnlyUserOf", "(", "In", ".", "getNode", "(", ")", ")", ")", "if", "(", "const", "APInt", "*", "ShAmt", "=", "DAG", ".", "getValidShiftAmountConstant", "(", "In", ",", "APInt", "::", "getAllOnesValue", "(", "VT", ".", "getVectorNumElements", "(", ")", ")", ")", ")", "{", "if", "(", "*", "ShAmt", "==", "MinSignBits", ")", "{", "SDValue", "NewIn", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "InVT", ",", "In", "->", "ops", "(", ")", ")", ";", "return", "truncateVectorWithPACK", "(", "<STR_LIT>", ",", "VT", ",", "NewIn", ",", "DL", ",", "DAG", ",", "Subtarget", ")", ";", "}"], "ground_truth": ["}"], "File": "X86ISelLowering101", "Func": "combineVectorSignBitsTruncation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12853, "Length": 406, "Cover_Rate": 0.7408759124087592, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Opc", ")", "{", "addFullAddress", "(", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ")", ",", "AM", ")", ".", "addImm", "(", "Signed", "?", "(", "uint64_t", ")", "CI", "->", "getSExtValue", "(", ")", ":", "CI", "->", "getZExtValue", "(", ")", ")", ";", "return", "true", ";", "}", "}", "unsigned", "ValReg", "=", "getRegForValue", "(", "Val", ")", ";", "if", "(", "ValReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "return", "<ISA_LIT>FastEmitStore", "(", "VT", ",", "ValReg", ",", "AM", ")", ";"], "ground_truth": ["}"], "File": "X86FastISel13", "Func": "X86FastEmitStore", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12854, "Length": 77, "Cover_Rate": 0.3155737704918033, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "}", "if", "(", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "if", "(", "SDValue", "Result", "=", "combineSelectAndUseCommutative", "(", "N", ",", "false", ",", "DCI", ")", ")", "return", "Result", ";", "if", "(", "SDValue", "Result", "=", "PerformORCombineToSMULWBT", "(", "N", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Result", ";", "}", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "N1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "VT", ".", "isVector", "(", ")", "&&", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", ")", "{", "if", "(", "N0", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "!", "N0", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "APInt", "SplatUndef", ";", "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";", "APInt", "SplatBits0", ",", "SplatBits1", ";", "BuildVectorSDNode", "*", "BVN0", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "N0", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "BuildVectorSDNode", "*", "BVN1", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "N1", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "BVN0", "&&", "BVN0", "->", "isConstantSplat", "(", "SplatBits0", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", "&&", "!", "HasAnyUndefs", ")", "{", "if", "(", "BVN1", "&&", "BVN1", "->", "isConstantSplat", "(", "SplatBits1", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", "&&", "!", "HasAnyUndefs", ")", "{", "if", "(", "SplatBits0", ".", "getBitWidth", "(", ")", "==", "SplatBits1", ".", "getBitWidth", "(", ")", "&&", "SplatBits0", "==", "~", "SplatBits1", ")", "{", "EVT", "CanonicalVT", "=", "VT", ".", "is128BitVector", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "CanonicalVT", ",", "N0", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N0", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N1", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Result", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering151", "Func": "PerformORCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12855, "Length": 297, "Cover_Rate": 0.4548238897396631, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "isVector", "(", ")", ")", "return", "false", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "false", ";"], "ground_truth": ["if", "(", "Fast", ")", "*", "Fast", "=", "true", ";"], "File": "PPCISelLowering (2)1", "Func": "allowsUnalignedMemoryAccesses", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12856, "Length": 33, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "Unpacked", "&&", "IsD16", "&&", "Ty", ".", "isVector", "(", ")", ")", "LoadDstReg", "=", "B", ".", "getMRI", "(", ")", "->", "createGenericVirtualRegister", "(", "UnpackedTy", ")", ";", "else", "LoadDstReg", "=", "Dst", ";", "if", "(", "!", "VIndex", ")", "VIndex", "=", "B", ".", "buildConstant", "(", "S32", ",", "<NUM_LIT>", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "auto", "MIB", "=", "B", ".", "buildInstr", "(", "Opc", ")", ".", "addDef", "(", "LoadDstReg", ")", ".", "addUse", "(", "RSrc", ")", ".", "addUse", "(", "VIndex", ")", ".", "addUse", "(", "VOffset", ")", ".", "addUse", "(", "SOffset", ")", ".", "addImm", "(", "ImmOffset", ")", ";", "if", "(", "IsTyped", ")", "MIB", ".", "addImm", "(", "Format", ")", ";", "MIB", ".", "addImm", "(", "AuxiliaryData", ")", ".", "addImm", "(", "HasVIndex", "?", "-", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "if", "(", "LoadDstReg", "!=", "Dst", ")", "{", "B", ".", "setInsertPt", "(", "B", ".", "getMBB", "(", ")", ",", "++", "B", ".", "getInsertPt", "(", ")", ")", ";", "if", "(", "IsExtLoad", ")", "B", ".", "buildTrunc", "(", "Dst", ",", "LoadDstReg", ")", ";", "else", "{", "auto", "Unmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "LoadDstReg", ")", ";", "SmallVector", "<", "Register", ",", "<NUM_LIT>", ">", "Repack", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "N", "=", "Unmerge", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "I", "!=", "N", ";", "++", "I", ")", "Repack", ".", "push_back", "(", "B", ".", "buildTrunc", "(", "EltTy", ",", "Unmerge", ".", "getReg", "(", "I", ")", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "B", ".", "buildMerge", "(", "Dst", ",", "Repack", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo17", "Func": "legalizeBufferLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12857, "Length": 243, "Cover_Rate": 0.3496402877697842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Instruction", "*", "Load", "=", "tryCreateIncrementingGatScat", "(", "I", ",", "Ptr", ",", "Builder", ")", ";", "if", "(", "!", "Load", ")", "Load", "=", "tryCreateMaskedGatherOffset", "(", "I", ",", "Ptr", ",", "Root", ",", "Builder", ")", ";", "if", "(", "!", "Load", ")", "Load", "=", "tryCreateMaskedGatherBase", "(", "I", ",", "Ptr", ",", "Builder", ")", ";", "if", "(", "!", "Load", ")", "return", "nullptr", ";", "if", "(", "!", "isa", "<", "UndefValue", ">", "(", "PassThru", ")", "&&", "!", "match", "(", "PassThru", ",", "m_Zero", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ")", ";", "Load", "=", "SelectInst", "::", "Create", "(", "Mask", ",", "Load", ",", "PassThru", ")", ";", "Builder", ".", "Insert", "(", "Load", ")", ";", "}", "Root", "->", "replaceAllUsesWith", "(", "Load", ")", ";"], "ground_truth": ["Root", "->", "eraseFromParent", "(", ")", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "lowerGather", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12858, "Length": 122, "Cover_Rate": 0.3708206686930091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "N", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "N", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ")", ";"], "ground_truth": ["return", "std", "::", "make_pair", "(", "Lo", ",", "Hi", ")", ";"], "File": "AArch64ISelLowering (2)2", "Func": "splitInt128", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12859, "Length": 64, "Cover_Rate": 0.6153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "sh_cannot_substitute_mem_equiv_p", "(", "rtx", ")", "{", "if", "(", "TARGET_SHMEDIA", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "sh4", "Func": "sh_cannot_substitute_mem_equiv_p", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12860, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "LocVT", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "LocVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getLoad", "(", "LocVT", ",", "dl", ",", "Chain", ",", "FIN", ",", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "LocVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExt", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "LocVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";"], "ground_truth": ["if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";"], "File": "SystemZISelLowering32", "Func": "LowerCCCArguments", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12861, "Length": 204, "Cover_Rate": 0.4121212121212121, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "MemOp", ":", "{", "G_LOAD", ",", "G_STORE", "}", ")", "{", "for", "(", "auto", "Ty", ":", "{", "s8", ",", "s16", ",", "s32", ",", "p0", "}", ")", "setAction", "(", "{", "MemOp", ",", "Ty", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "MemOp", ",", "<NUM_LIT>", ",", "p0", "}", ",", "Legal", ")", ";", "}", "setAction", "(", "{", "G_FRAME_INDEX", ",", "p0", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GLOBAL_VALUE", ",", "p0", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "p0", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "<NUM_LIT>", ",", "s32", "}", ",", "Legal", ")", ";", "if", "(", "!", "Subtarget", ".", "is64Bit", "(", ")", ")", "{", "getActionDefinitionsBuilder", "(", "G_PTRTOINT", ")", ".", "legalForCartesianProduct", "(", "{", "s1", ",", "s8", ",", "s16", ",", "s32", "}", ",", "{", "p0", "}", ")", ".", "maxScalar", "(", "<NUM_LIT>", ",", "s32", ")", ".", "widenScalarToNextPow2", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "getActionDefinitionsBuilder", "(", "G_INTTOPTR", ")", ".", "legalFor", "(", "{", "{", "p0", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_SDIV", ",", "G_SREM", ",", "G_UDIV", ",", "G_UREM", "}", ")", ".", "legalFor", "(", "{", "s8", ",", "s16", ",", "s32", "}", ")", ".", "clampScalar", "(", "<NUM_LIT>", ",", "s8", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_SHL", ",", "G_LSHR", ",", "G_ASHR", "}", ")", ".", "legalFor", "(", "{", "{", "s8", ",", "s8", "}", ",", "{", "s16", ",", "s8", "}", ",", "{", "s32", ",", "s8", "}", "}", ")", ".", "clampScalar", "(", "<NUM_LIT>", ",", "s8", ",", "s32", ")", ".", "clampScalar", "(", "<NUM_LIT>", ",", "s8", ",", "s8", ")", ";", "}", "setAction", "(", "{", "G_BRCOND", ",", "s1", "}", ",", "Legal", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s8", ",", "s16", ",", "s32", ",", "p0", "}", ")", "setAction", "(", "{", "TargetOpcode", "::", "G_CONSTANT", ",", "Ty", "}", ",", "Legal", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s8", ",", "s16", ",", "s32", "}", ")", "{", "setAction", "(", "{", "G_ZEXT", ",", "Ty", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SEXT", ",", "Ty", "}", ",", "Legal", ")", ";"], "ground_truth": ["setAction", "(", "{", "G_ANYEXT", ",", "Ty", "}", ",", "Legal", ")", ";"], "File": "X86LegalizerInfo28", "Func": "setLegalizerInfo32bit", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12862, "Length": 332, "Cover_Rate": 0.47564469914040114, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "FPRegDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "SparcDisassembler (2)1", "Func": "DecodeFPRegsRegisterClass", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12863, "Length": 26, "Cover_Rate": 0.45614035087719296, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "return", "<ISA_LIT>BaseInstrInfo", "::", "copyPhysReg", "(", "MBB", ",", "I", ",", "DL", ",", "DestReg", ",", "SrcReg", ",", "KillSrc", ")", ";"], "ground_truth": ["AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ")", ";"], "File": "Thumb2InstrInfo (2)", "Func": "copyPhysReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12864, "Length": 59, "Cover_Rate": 0.6413043478260869, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "rs6000_sched_reorder2", "(", "FILE", "*", "dump", ",", "int", "sched_verbose", ",", "rtx_insn", "*", "*", "ready", ",", "int", "*", "pn_ready", ",", "int", "clock_var", "ATTRIBUTE_UNUSED", ")", "{"], "ground_truth": ["if", "(", "sched_verbose", ")", "fprintf", "(", "dump", ",", "<STR_LIT>", ")", ";"], "File": "rs6000", "Func": "rs6000_sched_reorder2", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12865, "Length": 36, "Cover_Rate": 0.34615384615384615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AMDGPUCFGStructurizer", "::", "AMDGPUCFGStructurizer", "(", "char", "&", "pid", ",", "TargetMachine", "&", "tm", ")", ":", "MachineFunctionPass", "(", "pid", ")", ",", "TM", "(", "tm", ")", ",", "TII", "(", "tm", ".", "getInstrInfo", "(", ")", ")", ",", "TRI", "(", "static_cast", "<", "const", "AMDGPURegisterInfo", "*", ">", "(", "tm", ".", "getRegisterInfo", "(", ")", ")", ")", "{"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer16", "Func": "AMDGPUCFGStructurizer", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12866, "Length": 50, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "dominated_by_p", "(", "CDI_POST_DOMINATORS", ",", "bb", ",", "exit_bb", ")", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "nds32-fp-as-gp", "Func": "FOR_EACH_BB_FN", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12867, "Length": 16, "Cover_Rate": 0.6956521739130435, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isLaneMaskReg", "(", "Reg", ")", ")", "return", "false", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "!", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "return", "false", ";", "int64_t", "Imm", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "Imm", "==", "<NUM_LIT>", ")", "{", "Val", "=", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "SILowerI1Copies21", "Func": "isConstantLaneMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12868, "Length": 70, "Cover_Rate": 0.41916167664670656, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OriginalMCID", "=", "&", "TII", "->", "get", "(", "I", ".", "OrigOpc", ")", ";", "for", "(", "auto", "&", "Repl", ":", "I", ".", "ReplOpc", ")", "ReplInstrMCID", ".", "push_back", "(", "&", "TII", "->", "get", "(", "Repl", ")", ")", ";", "if", "(", "shouldReplaceInst", "(", "MF", ",", "OriginalMCID", ",", "ReplInstrMCID", ")", ")", "{", "InterlEarlyExit", "[", "Subtarget", "]", "=", "false", ";", "return", "false", ";", "}", "ReplInstrMCID", ".", "clear", "(", ")", ";", "}"], "ground_truth": ["InterlEarlyExit", "[", "Subtarget", "]", "=", "true", ";"], "File": "AArch64SIMDInstrOpt11", "Func": "shouldExitEarly", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12869, "Length": 72, "Cover_Rate": 0.3130434782608696, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasV8_2aOps", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)1", "Func": "hasV8_2aOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12870, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "num_ops", "(", "ExpressionTree", "*", "s", ")", "{", "int", "n", "=", "<NUM_LIT>", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "s", "->", "m_num_vals", ";", "i", "++", ")", "{", "Expr", "*", "e", "=", "&", "s", "->", "m_exprs", "[", "i", "]", ";", "if", "(", "e", "->", "m_op", "!=", "NULL", ")", "n", "++", ";", "}", "return", "n", ";"], "ground_truth": ["}"], "File": "gen-mul-tables", "Func": "num_ops", "Target": "tilepro", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 12871, "Length": 58, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "LowerFP_TO_UINT", "(", "Op", ",", "DAG", ",", "*", "this", ",", "hasHardQuad", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerUINT_TO_FP", "(", "Op", ",", "DAG", ",", "*", "this", ",", "hasHardQuad", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ",", "*", "this", ",", "hasHardQuad", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ",", "*", "this", ",", "hasHardQuad", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ",", "*", "this", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVAARG", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerF128Load", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerF128Store", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerF128Op", "(", "Op", ",", "DAG", ",", "getLibcallName", "(", "RTLIB", "::", "ADD_F128", ")", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerF128Op", "(", "Op", ",", "DAG", ",", "getLibcallName", "(", "RTLIB", "::", "SUB_F128", ")", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerF128Op", "(", "Op", ",", "DAG", ",", "getLibcallName", "(", "RTLIB", "::", "MUL_F128", ")", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerF128Op", "(", "Op", ",", "DAG", ",", "getLibcallName", "(", "RTLIB", "::", "DIV_F128", ")", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerF128Op", "(", "Op", ",", "DAG", ",", "getLibcallName", "(", "RTLIB", "::", "SQRT_F128", ")", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFNEG", "(", "Op", ",", "DAG", ",", "*", "this", ",", "is64Bit", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFABS", "(", "Op", ",", "DAG", ",", "isV9", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerF128_FPEXTEND", "(", "Op", ",", "DAG", ",", "*", "this", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerF128_FPROUND", "(", "Op", ",", "DAG", ",", "*", "this", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "LowerADDC_ADDE_SUBC_SUBE", "(", "Op", ",", "DAG", ")", ";"], "File": "SparcISelLowering75", "Func": "LowerOperation", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12872, "Length": 299, "Cover_Rate": 0.5761078998073218, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isNewValueJump", "(", "unsigned", "Opcode", ")", "const", "{"], "ground_truth": ["return", "isNewValue", "(", "Opcode", ")", "&&", "get", "(", "Opcode", ")", ".", "isBranch", "(", ")", "&&", "isPredicated", "(", "Opcode", ")", ";"], "File": "HexagonInstrInfo (2)", "Func": "isNewValueJump", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12873, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bitmap", "kill", "=", "&", "DF_LIVE_BB_INFO", "(", "bb", ")", "->", "kill", ";", "sbitmap", "components", "=", "sbitmap_alloc", "(", "LAST_SAVED_REGNUM", "+", "<NUM_LIT>", ")", ";", "bitmap_clear", "(", "components", ")", ";", "for", "(", "unsigned", "regno", "=", "<NUM_LIT>", ";", "regno", "<=", "LAST_SAVED_REGNUM", ";", "regno", "++", ")", "if", "(", "(", "!", "call_used_regs", "[", "regno", "]", ")", "&&", "(", "bitmap_bit_p", "(", "in", ",", "regno", ")", "||", "bitmap_bit_p", "(", "gen", ",", "regno", ")", "||", "bitmap_bit_p", "(", "kill", ",", "regno", ")", ")", ")", "{", "unsigned", "regno2", ",", "offset", ",", "offset2", ";", "bitmap_set_bit", "(", "components", ",", "regno", ")", ";", "offset", "=", "cfun", "->", "machine", "->", "frame", ".", "reg_offset", "[", "regno", "]", ";", "regno2", "=", "(", "(", "offset", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "?", "regno", "+", "<NUM_LIT>", ":", "regno", "-", "<NUM_LIT>", ";", "if", "(", "regno2", "<=", "LAST_SAVED_REGNUM", ")", "{", "offset2", "=", "cfun", "->", "machine", "->", "frame", ".", "reg_offset", "[", "regno2", "]", ";", "if", "(", "(", "offset", "&", "~", "<NUM_LIT>", ")", "==", "(", "offset2", "&", "~", "<NUM_LIT>", ")", ")", "bitmap_set_bit", "(", "components", ",", "regno2", ")", ";", "}"], "ground_truth": ["}"], "File": "aarch645", "Func": "aarch64_components_for_bb", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12874, "Length": 166, "Cover_Rate": 0.8426395939086294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "N", "->", "getOpcode", "(", ")", ";", "MVT", "VT", "=", "N", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "if", "(", "N", "->", "hasAnyUseOfValue", "(", "<NUM_LIT>", ")", ")", "{", "if", "(", "Opc", "==", "<STR_LIT>", ")", "{", "AtomicSDNode", "*", "AN", "=", "cast", "<", "AtomicSDNode", ">", "(", "N", ".", "getNode", "(", ")", ")", ";", "RHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ",", "RHS", ")", ";", "return", "DAG", ".", "getAtomic", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Chain", ",", "LHS", ",", "RHS", ",", "AN", "->", "getMemOperand", "(", ")", ",", "AN", "->", "getOrdering", "(", ")", ",", "AN", "->", "getSynchScope", "(", ")", ")", ";", "}"], "ground_truth": ["assert", "(", "Opc", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "X86ISelLowering (3)", "Func": "lowerAtomicArith", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12875, "Length": 130, "Cover_Rate": 0.5531914893617021, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ClauseMergePass", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "R600ClauseMergePass", "Func": "R600ClauseMergePass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12876, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "cl_target_option_restore", "(", "&", "global_options", ",", "&", "global_options_set", ",", "TREE_TARGET_OPTION", "(", "cur_tree", ")", ")", ";", "}", "else", "{", "cur_tree", "=", "nios2_valid_target_attribute_tree", "(", "args", ")", ";", "if", "(", "!", "cur_tree", ")", "return", "false", ";", "}", "target_option_current_node", "=", "cur_tree", ";"], "ground_truth": ["return", "true", ";"], "File": "nios2", "Func": "nios2_pragma_target_parse", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12877, "Length": 40, "Cover_Rate": 0.547945205479452, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isTypedVectorList", "(", ")", "const", "{", "if", "(", "Kind", "!=", "k_VectorList", ")", "return", "false", ";", "if", "(", "VectorList", ".", "Count", "!=", "NumRegs", ")", "return", "false", ";", "if", "(", "VectorList", ".", "ElementKind", "!=", "ElementKind", ")", "return", "false", ";"], "ground_truth": ["return", "VectorList", ".", "NumElements", "==", "NumElements", ";"], "File": "AArch64AsmParser (2)1", "Func": "isTypedVectorList", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12878, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "if", "(", "HasI64In", ")", "{", "SDValue", "InLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op", "->", "getOperand", "(", "<NUM_LIT>", "+", "HasChainIn", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "InHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op", "->", "getOperand", "(", "<NUM_LIT>", "+", "HasChainIn", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "<STR_LIT>", ",", "InLo", ",", "SDValue", "(", ")", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "<STR_LIT>", ",", "InHi", ",", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "Ops", ".", "append", "(", "Op", "->", "op_begin", "(", ")", "+", "HasChainIn", "+", "<NUM_LIT>", ",", "Op", "->", "op_end", "(", ")", ")", ";", "Ops", ".", "push_back", "(", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "Ops", ".", "push_back", "(", "Chain", ")", ";"], "ground_truth": ["Ops", ".", "append", "(", "Op", "->", "op_begin", "(", ")", "+", "HasChainIn", "+", "<NUM_LIT>", ",", "Op", "->", "op_end", "(", ")", ")", ";"], "File": "MipsISelLowering101", "Func": "LowerDSPIntr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12879, "Length": 189, "Cover_Rate": 0.4012738853503185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>RegisterInfo", "::", "<ISA_LIT>RegisterInfo", "(", "const", "<ISA_LIT>TargetMachine", "&", "TM", ")", ":", "<ISA_LIT>GenRegisterInfo", "(", "<STR_LIT>", ")", "{"], "ground_truth": ["}"], "File": "LC3bRegisterInfo", "Func": "LC3bRegisterInfo", "Target": "LC3b", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12880, "Length": 16, "Cover_Rate": 0.8888888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_nmsub_ps", "(", "__m256", "__A", ",", "__m256", "__B", ",", "__m256", "__C", ")", "{"], "ground_truth": ["return", "(", "__m256", ")", "__builtin_ia32_vfmaddps256", "(", "-", "(", "__v8sf", ")", "__A", ",", "(", "__v8sf", ")", "__B", ",", "-", "(", "__v8sf", ")", "__C", ")", ";"], "File": "fma4intrin", "Func": "_mm256_nmsub_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12881, "Length": 49, "Cover_Rate": 0.98, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Candidate", ".", "packetIndexJ", "<", "MCB", ".", "size", "(", ")", ")", ";", "assert", "(", "isBundle", "(", "MCB", ")", ")", ";", "MCInst", "*", "Duplex", "=", "deriveDuplex", "(", "Context", ",", "Candidate", ".", "iClass", ",", "*", "MCB", ".", "getOperand", "(", "Candidate", ".", "packetIndexJ", ")", ".", "getInst", "(", ")", ",", "*", "MCB", ".", "getOperand", "(", "Candidate", ".", "packetIndexI", ")", ".", "getInst", "(", ")", ")", ";", "assert", "(", "Duplex", "!=", "nullptr", ")", ";", "MCB", ".", "getOperand", "(", "Candidate", ".", "packetIndexI", ")", ".", "setInst", "(", "Duplex", ")", ";"], "ground_truth": ["MCB", ".", "erase", "(", "MCB", ".", "begin", "(", ")", "+", "Candidate", ".", "packetIndexJ", ")", ";"], "File": "HexagonMCInstrInfo (2)1", "Func": "replaceDuplex", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12882, "Length": 98, "Cover_Rate": 0.7596899224806202, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SUnit", "*", "UnslotedSU", "=", "PopInst", "(", "AvailableAlus", "[", "AluAny", "]", ",", "AnyAlu", ")", ";", "if", "(", "UnslotedSU", ")", "AssignSlot", "(", "UnslotedSU", "->", "getInstr", "(", ")", ",", "Slot", ")", ";", "return", "UnslotedSU", ";"], "ground_truth": ["}"], "File": "R600MachineScheduler1", "Func": "AttemptFillSlot", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12883, "Length": 33, "Cover_Rate": 0.3793103448275862, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ";", "static", "const", "uint16_t", "CalleeSavedRegsFP", "[", "]", "=", "{"], "ground_truth": ["<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ";"], "File": "PatmosRegisterInfo", "Func": "getCalleeSavedRegs", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 12884, "Length": 88, "Cover_Rate": 0.41706161137440756, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Op", "=", "TII", ".", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "src1", ")", ";", "if", "(", "Op", "->", "isReg", "(", ")", "&&", "Op", "->", "getReg", "(", ")", "!=", "Exec", ")", "return", "Op", "->", "getReg", "(", ")", ";", "Op", "=", "TII", ".", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "src0", ")", ";", "if", "(", "Op", "->", "isReg", "(", ")", "&&", "Op", "->", "getReg", "(", ")", "!=", "Exec", ")", "return", "Op", "->", "getReg", "(", ")", ";"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "SIOptimizeExecMaskingPreRA18", "Func": "getOrNonExecReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12885, "Length": 76, "Cover_Rate": 0.6333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_fpclass_ss_mask", "(", "__m128", "__A", ",", "const", "int", "__imm", ")", "{", "return", "(", "__mmask8", ")", "__builtin_ia32_fpclassss_mask", "(", "(", "__v4sf", ")", "__A", ",", "__imm", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512dqintrin", "Func": "_mm_fpclass_ss_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12886, "Length": 44, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "BlockHasNoFallThrough", "(", "const", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "return", "(", "!", "MBB", ".", "empty", "(", ")", "&&", "isUncondBranch", "(", "&", "MBB", ".", "back", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "SPUInstrInfo3", "Func": "BlockHasNoFallThrough", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12887, "Length": 33, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "}", "}", "if", "(", "NegAcc", ")", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "}", "}", "if", "(", "NegRes", ")", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";"], "File": "X86ISelLowering (2)5", "Func": "negateFMAOpcode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12888, "Length": 245, "Cover_Rate": 0.44871794871794873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "is128BitLaneCrossingShuffleMask", "(", "MaskEltVT", ",", "Mask", ")", ")", "{", "if", "(", "Subtarget", ".", "hasAVX2", "(", ")", "&&", "MaskVT", ".", "is256BitVector", "(", ")", ")", "{", "Shuffle", "=", "<STR_LIT>", ";", "ShuffleVT", "=", "(", "AllowFloatDomain", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "PermuteImm", "=", "getV4<ISA_LIT>ShuffleImm", "(", "Mask", ")", ";", "return", "true", ";", "}", "if", "(", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "MaskVT", ".", "is512BitVector", "(", ")", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RepeatedMask", ";", "if", "(", "is256BitLaneRepeatedShuffleMask", "(", "<STR_LIT>", ",", "Mask", ",", "RepeatedMask", ")", ")", "{", "Shuffle", "=", "<STR_LIT>", ";", "ShuffleVT", "=", "(", "AllowFloatDomain", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "PermuteImm", "=", "getV4<ISA_LIT>ShuffleImm", "(", "RepeatedMask", ")", ";", "return", "true", ";", "}", "}", "}", "else", "if", "(", "AllowFloatDomain", "&&", "Subtarget", ".", "hasAVX", "(", ")", ")", "{", "Shuffle", "=", "<STR_LIT>", ";", "ShuffleVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "Mask", ".", "size", "(", ")", ")", ";", "PermuteImm", "=", "<NUM_LIT>", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "Mask", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "int", "M", "=", "Mask", "[", "i", "]", ";", "if", "(", "M", "==", "SM_SentinelUndef", ")", "continue", ";", "assert", "(", "(", "(", "M", "/", "<NUM_LIT>", ")", "==", "(", "i", "/", "<NUM_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";", "PermuteImm", "|=", "(", "M", "&", "<NUM_LIT>", ")", "<<", "i", ";", "}", "return", "true", ";", "}", "}", "if", "(", "(", "MaskScalarSizeInBits", "==", "<NUM_LIT>", "||", "MaskScalarSizeInBits", "==", "<NUM_LIT>", ")", "&&", "!", "ContainsZeros", "&&", "(", "AllowIntDomain", "||", "Subtarget", ".", "hasAVX", "(", ")", ")", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RepeatedMask", ";", "if", "(", "is128BitLaneRepeatedShuffleMask", "(", "MaskEltVT", ",", "Mask", ",", "RepeatedMask", ")", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "WordMask", "=", "RepeatedMask", ";", "if", "(", "MaskScalarSizeInBits", "==", "<NUM_LIT>", ")", "scaleShuffleMask", "<", "int", ">", "(", "<NUM_LIT>", ",", "RepeatedMask", ",", "WordMask", ")", ";", "Shuffle", "=", "(", "AllowIntDomain", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "ShuffleVT", "=", "(", "AllowIntDomain", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "ShuffleVT", "=", "<STR_LIT>", "(", "ShuffleVT", ",", "InputSizeInBits", "/", "<NUM_LIT>", ")", ";", "PermuteImm", "=", "getV4<ISA_LIT>ShuffleImm", "(", "WordMask", ")", ";", "return", "true", ";", "}", "}", "if", "(", "!", "ContainsZeros", "&&", "AllowIntDomain", "&&", "MaskScalarSizeInBits", "==", "<NUM_LIT>", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RepeatedMask", ";", "if", "(", "is128BitLaneRepeatedShuffleMask", "(", "MaskEltVT", ",", "Mask", ",", "RepeatedMask", ")", ")", "{", "ArrayRef", "<", "int", ">", "LoMask", "(", "Mask", ".", "data", "(", ")", "+", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "ArrayRef", "<", "int", ">", "HiMask", "(", "Mask", ".", "data", "(", ")", "+", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "isUndefOrInRange", "(", "LoMask", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "&&", "isSequentialOrUndefInRange", "(", "HiMask", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "Shuffle", "=", "<STR_LIT>", ";", "ShuffleVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "InputSizeInBits", "/", "<NUM_LIT>", ")", ";", "PermuteImm", "=", "getV4<ISA_LIT>ShuffleImm", "(", "LoMask", ")", ";", "return", "true", ";", "}", "if", "(", "isUndefOrInRange", "(", "HiMask", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "&&", "isSequentialOrUndefInRange", "(", "LoMask", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "int", "OffsetHiMask", "[", "<NUM_LIT>", "]", ";"], "ground_truth": ["for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "OffsetHiMask", "[", "i", "]", "=", "(", "HiMask", "[", "i", "]", "<", "<NUM_LIT>", "?", "HiMask", "[", "i", "]", ":", "HiMask", "[", "i", "]", "-", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering108", "Func": "matchUnaryPermuteShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12889, "Length": 520, "Cover_Rate": 0.6675224646983312, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "Ty", "==", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", "&&", "!", "MFI", "->", "getMode", "(", ")", ".", "allFP32Denormals", "(", ")", ")", "return", "true", ";", "if", "(", "Ty", "==", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", "&&", "!", "MFI", "->", "getMode", "(", ")", ".", "allFP64FP16Denormals", "(", ")", ")", "return", "true", ";", "MachineIRBuilder", "HelperBuilder", "(", "MI", ")", ";", "GISelObserverWrapper", "DummyObserver", ";", "LegalizerHelper", "Helper", "(", "MF", ",", "DummyObserver", ",", "HelperBuilder", ")", ";", "HelperBuilder", ".", "setMBB", "(", "*", "MI", ".", "getParent", "(", ")", ")", ";", "return", "Helper", ".", "lowerFMad", "(", "MI", ")", "==", "LegalizerHelper", "::", "Legalized", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo40", "Func": "legalizeFMad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12890, "Length": 108, "Cover_Rate": 0.6545454545454545, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "alias_set_type", "get_TOC_alias_set", "(", "void", ")", "{", "if", "(", "set", "==", "-", "<NUM_LIT>", ")", "set", "=", "new_alias_set", "(", ")", ";"], "ground_truth": ["return", "set", ";"], "File": "rs60004", "Func": "get_TOC_alias_set", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12891, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetWinCOFFStreamer", "::", "emitARM64WinCFISetFP", "(", ")", "{", "emitARM64WinUnwindCode", "(", "Win64EH", "::", "UOP_SetFP", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AArch64WinCOFFStreamer", "Func": "emitARM64WinCFISetFP", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12892, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT128", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "insert128BitVector", "(", "DAG", ".", "getUNDEF", "(", "OpVT", ")", ",", "Op", ",", "<NUM_LIT>", ",", "DAG", ",", "dl", ")", ";", "}", "assert", "(", "OpVT", ".", "is128BitVector", "(", ")", "&&", "OpVT", ".", "isInteger", "(", ")", "&&", "OpVT", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "OpVT", "==", "<STR_LIT>", "||", "(", "OpVT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasFP16", "(", ")", ")", ")", "return", "Op", ";", "SDValue", "AnyExt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getBitcast", "(", "OpVT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "AnyExt", ")", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)5", "Func": "LowerSCALAR_TO_VECTOR", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12893, "Length": 125, "Cover_Rate": 0.5165289256198347, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "{", "Instruction", "::", "FPToUI", "}", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "{", "Instruction", "::", "SIToFP", "}", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "{", "Instruction", "::", "UIToFP", "}", ";", "case", "<STR_LIT>", ":", "return", "{", "Instruction", "::", "FAdd", ",", "FTZ_Any", "}", ";", "case", "<STR_LIT>", ":", "return", "{", "Instruction", "::", "FAdd", ",", "FTZ_MustBeOff", "}", ";", "case", "<STR_LIT>", ":", "return", "{", "Instruction", "::", "FAdd", ",", "FTZ_MustBeOn", "}", ";", "case", "<STR_LIT>", ":", "return", "{", "Instruction", "::", "FMul", ",", "FTZ_Any", "}", ";", "case", "<STR_LIT>", ":", "return", "{", "Instruction", "::", "FMul", ",", "FTZ_MustBeOff", "}", ";", "case", "<STR_LIT>", ":", "return", "{", "Instruction", "::", "FMul", ",", "FTZ_MustBeOn", "}", ";", "case", "<STR_LIT>", ":", "return", "{", "Instruction", "::", "FDiv", ",", "FTZ_Any", "}", ";", "case", "<STR_LIT>", ":", "return", "{", "Instruction", "::", "FDiv", ",", "FTZ_MustBeOff", "}", ";", "case", "<STR_LIT>", ":", "return", "{", "Instruction", "::", "FDiv", ",", "FTZ_MustBeOn", "}", ";", "case", "<STR_LIT>", ":", "return", "{", "SPC_Reciprocal", ",", "FTZ_Any", "}", ";", "case", "<STR_LIT>", ":", "return", "{", "SPC_Reciprocal", ",", "FTZ_MustBeOff", "}", ";", "case", "<STR_LIT>", ":", "return", "{", "SPC_Reciprocal", ",", "FTZ_MustBeOn", "}", ";", "default", ":", "return", "{", "}", ";", "}", "}", "(", ")", ";", "if", "(", "Action", ".", "FtzRequirement", "!=", "FTZ_Any", ")", "{", "StringRef", "Attr", "=", "II", "->", "getFunction", "(", ")", "->", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", ";", "DenormalMode", "Mode", "=", "parseDenormalFPAttribute", "(", "Attr", ")", ";", "bool", "FtzEnabled", "=", "Mode", ".", "Output", "!=", "DenormalMode", "::", "IEEE", ";", "if", "(", "FtzEnabled", "!=", "(", "Action", ".", "FtzRequirement", "==", "FTZ_MustBeOn", ")", ")", "return", "nullptr", ";", "}", "if", "(", "Action", ".", "IID", ")", "{", "SmallVector", "<", "Value", "*", ",", "<NUM_LIT>", ">", "Args", "(", "II", "->", "args", "(", ")", ")", ";", "Type", "*", "Tys", "[", "]", "=", "{", "II", "->", "getArgOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", "}", ";", "return", "CallInst", "::", "Create", "(", "<STR_LIT>", "(", "II", "->", "getModule", "(", ")", ",", "*", "Action", ".", "IID", ",", "Tys", ")", ",", "Args", ")", ";", "}", "if", "(", "Action", ".", "BinaryOp", ")", "return", "BinaryOperator", "::", "Create", "(", "*", "Action", ".", "BinaryOp", ",", "II", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ",", "II", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ",", "II", "->", "getName", "(", ")", ")", ";", "if", "(", "Action", ".", "CastOp", ")", "return", "CastInst", "::", "Create", "(", "*", "Action", ".", "CastOp", ",", "II", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ",", "II", "->", "getType", "(", ")", ",", "II", "->", "getName", "(", ")", ")", ";", "if", "(", "!", "Action", ".", "Special", ")", "return", "nullptr", ";"], "ground_truth": ["switch", "(", "*", "Action", ".", "Special", ")", "{"], "File": "NVPTXTargetTransformInfo19", "Func": "simplifyNvvmIntrinsic", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12894, "Length": 426, "Cover_Rate": 0.37934105075690117, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TARGET_32BIT", "?", "arm_arm_address_cost", "(", "x", ")", ":", "arm_thumb_address_cost", "(", "x", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "arm_address_cost", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12895, "Length": 14, "Cover_Rate": 0.4117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TARGET_ARCH64", "&&", "GET_MODE", "(", "x", ")", "==", "DImode", ")", "{", "if", "(", "GET_CODE", "(", "y", ")", "==", "UNSPEC", "&&", "(", "XINT", "(", "y", ",", "<NUM_LIT>", ")", "==", "UNSPEC_ADDV", "||", "XINT", "(", "y", ",", "<NUM_LIT>", ")", "==", "UNSPEC_SUBV", "||", "XINT", "(", "y", ",", "<NUM_LIT>", ")", "==", "UNSPEC_NEGV", ")", ")", "return", "CCVmode", ";", "else", "return", "CCCmode", ";", "}", "if", "(", "TARGET_ARCH64", "&&", "GET_MODE", "(", "x", ")", "==", "DImode", ")", "return", "CCXmode", ";", "else", "return", "CCmode", ";"], "ground_truth": ["}"], "File": "sparc6", "Func": "select_cc_mode", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12896, "Length": 78, "Cover_Rate": 0.30115830115830117, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TT", ".", "isOSNaCl", "(", ")", "||", "TT", ".", "isOSIAMCU", "(", ")", ")", ";", "else", "if", "(", "TT", ".", "isArch64Bit", "(", ")", "||", "TT", ".", "isOSDarwin", "(", ")", "||", "TT", ".", "isWindowsMSVCEnvironment", "(", ")", ")", "Ret", "+=", "<STR_LIT>", ";", "else", "Ret", "+=", "<STR_LIT>", ";", "if", "(", "TT", ".", "isOSIAMCU", "(", ")", ")", "Ret", "+=", "<STR_LIT>", ";", "if", "(", "TT", ".", "isArch64Bit", "(", ")", ")", "Ret", "+=", "<STR_LIT>", ";", "else", "Ret", "+=", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "(", "!", "TT", ".", "isArch64Bit", "(", ")", "&&", "TT", ".", "isOSWindows", "(", ")", ")", "||", "TT", ".", "isOSIAMCU", "(", ")", ")", "Ret", "+=", "<STR_LIT>", ";"], "File": "X86TargetMachine31", "Func": "computeDataLayout", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12897, "Length": 101, "Cover_Rate": 0.48325358851674644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>V9TargetMachine", "::", "<ISA_LIT>V9TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "<ISA_LIT>TargetMachine", "(", "T", ",", "TT", ",", "FS", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "SparcTargetMachine12", "Func": "SparcV9TargetMachine", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12898, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "Chain", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "RVLocs", "[", "i", "]", ".", "getLocReg", "(", ")", ",", "RVLocs", "[", "i", "]", ".", "getValVT", "(", ")", ",", "InFlag", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InVals", ".", "push_back", "(", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "}", "return", "Chain", ";"], "ground_truth": ["}"], "File": "OpenRISCISelLowering", "Func": "LowerCallResult", "Target": "OpenRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12899, "Length": 81, "Cover_Rate": 0.4764705882352941, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "Option", ";", "if", "(", "Parser", ".", "parseIdentifier", "(", "Option", ")", ")", "{", "reportParseError", "(", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "Option", "==", "<STR_LIT>", ")", "{", "clearModuleFeatureBits", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "getTargetStreamer", "(", ")", ".", "updateABIInfo", "(", "*", "this", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveModuleOddSPReg", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "reportParseError", "(", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "return", "false", ";", "}", "else", "if", "(", "Option", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "isABI_O32", "(", ")", ")", "{", "Error", "(", "L", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "setModuleFeatureBits", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "getTargetStreamer", "(", ")", ".", "updateABIInfo", "(", "*", "this", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveModuleOddSPReg", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "reportParseError", "(", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "return", "false", ";", "}", "else", "if", "(", "Option", "==", "<STR_LIT>", ")", "{", "return", "parseDirectiveModuleFP", "(", ")", ";", "}", "else", "if", "(", "Option", "==", "<STR_LIT>", ")", "{", "setModuleFeatureBits", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "getTargetStreamer", "(", ")", ".", "updateABIInfo", "(", "*", "this", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveModuleSoftFloat", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "reportParseError", "(", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "return", "false", ";", "}", "else", "if", "(", "Option", "==", "<STR_LIT>", ")", "{", "clearModuleFeatureBits", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "getTargetStreamer", "(", ")", ".", "updateABIInfo", "(", "*", "this", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveModuleHardFloat", "(", ")", ";"], "ground_truth": ["if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{"], "File": "MipsAsmParser", "Func": "parseDirectiveModule", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12900, "Length": 281, "Cover_Rate": 0.7513368983957219, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "Log2Size", "=", "llvm", "::", "Log2_32", "(", "<NUM_LIT>", ")", ";", "switch", "(", "Sym", "->", "getKind", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_PAGEOFF", ":", "RelocType", "=", "unsigned", "(", "MachO", "::", "ARM64_RELOC_PAGEOFF12", ")", ";", "return", "true", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTPAGEOFF", ":", "RelocType", "=", "unsigned", "(", "MachO", "::", "ARM64_RELOC_GOT_LOAD_PAGEOFF12", ")", ";", "return", "true", ";", "case", "MCSymbolRefExpr", "::", "VK_TLVPPAGEOFF", ":", "RelocType", "=", "unsigned", "(", "MachO", "::", "ARM64_RELOC_TLVP_LOAD_PAGEOFF12", ")", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "Log2Size", "=", "llvm", "::", "Log2_32", "(", "<NUM_LIT>", ")", ";", "switch", "(", "Sym", "->", "getKind", "(", ")", ")", "{", "default", ":", "Asm", ".", "getContext", "(", ")", ".", "reportFatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_PAGE", ":", "RelocType", "=", "unsigned", "(", "MachO", "::", "ARM64_RELOC_PAGE21", ")", ";", "return", "true", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTPAGE", ":", "RelocType", "=", "unsigned", "(", "MachO", "::", "ARM64_RELOC_GOT_LOAD_PAGE21", ")", ";", "return", "true", ";", "case", "MCSymbolRefExpr", "::", "VK_TLVPPAGE", ":", "RelocType", "=", "unsigned", "(", "MachO", "::", "ARM64_RELOC_TLVP_LOAD_PAGE21", ")", ";", "return", "true", ";", "}", "return", "true", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AArch64MachObjectWriter", "Func": "getAArch64FixupKindMachOInfo", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12901, "Length": 181, "Cover_Rate": 0.45363408521303256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Disassembler", "(", "const", "MCSubtargetInfo", "&", "STI", ",", "MCContext", "&", "Ctx", ",", "MCInstrInfo", "const", "*", "MCII", ")", ":", "MCDisassembler", "(", "STI", ",", "Ctx", ")", ",", "MCII", "(", "MCII", ")", "{"], "ground_truth": ["}"], "File": "ARCDisassembler", "Func": "ARCDisassembler", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12902, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Zeros", "=", "getZeroVector", "(", "VT", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ";", "SDValue", "InsV", "=", "Insert128BitVector", "(", "Zeros", ",", "V1", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ",", "dl", ")", ";", "return", "DCI", ".", "CombineTo", "(", "N", ",", "InsV", ")", ";", "}", "if", "(", "isShuffleHigh128VectorInsertLow", "(", "SVOp", ")", ")", "{", "SDValue", "V", "=", "Extract128BitVector", "(", "V1", ",", "DAG", ".", "getConstant", "(", "NumElems", "/", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ",", "dl", ")", ";", "SDValue", "InsV", "=", "Insert128BitVector", "(", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ")", ",", "V", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ",", "dl", ")", ";", "return", "DCI", ".", "CombineTo", "(", "N", ",", "InsV", ")", ";", "}", "if", "(", "isShuffleLow128VectorInsertHigh", "(", "SVOp", ")", ")", "{", "SDValue", "V", "=", "Extract128BitVector", "(", "V1", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ",", "dl", ")", ";", "SDValue", "InsV", "=", "Insert128BitVector", "(", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ")", ",", "V", ",", "DAG", ".", "getConstant", "(", "NumElems", "/", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ",", "dl", ")", ";", "return", "DCI", ".", "CombineTo", "(", "N", ",", "InsV", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering114", "Func": "PerformShuffleCombine256", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12903, "Length": 207, "Cover_Rate": 0.3612565445026178, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "!", "CPE", ".", "isMachineConstantPoolEntry", "(", ")", ")", ";"], "ground_truth": ["if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CPE", ".", "Val", ".", "ConstVal", ")", ")", "{"], "File": "TGSIASMStreamer", "Func": "EmitConstantPoolEntry", "Target": "TGSI", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12904, "Length": 30, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCInst", "&", "Res", ")", "const", "override", "{"], "ground_truth": ["}"], "File": "XtensaAsmBackend", "Func": "relaxInstruction", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12905, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "REG_P", "(", "x", ")", "&&", "v850_reg_ok_for_base_p", "(", "x", ",", "strict_p", ")", ")", "||", "(", "SUBREG_P", "(", "x", ")", "&&", "REG_P", "(", "SUBREG_REG", "(", "x", ")", ")", "&&", "v850_reg_ok_for_base_p", "(", "SUBREG_REG", "(", "x", ")", ",", "strict_p", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "v850", "Func": "v850_rtx_ok_for_base_p", "Target": "v850", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12906, "Length": 43, "Cover_Rate": 0.7962962962962963, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_cvtt_roundps_epu32", "(", "__m512", "__A", ",", "const", "int", "__R", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_cvttps2udq512_mask", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v16si", ")", "_mm512_undefined_si512", "(", ")", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin4", "Func": "_mm512_cvtt_roundps_epu32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12907, "Length": 51, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Opcode", ";", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "DstReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "RISCVInstrInfo15", "Func": "loadRegFromStackSlot", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12908, "Length": 95, "Cover_Rate": 0.6690140845070423, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "R", ")", ")", "return", "Bottom", ";"], "ground_truth": ["MapType", "::", "const_iterator", "F", "=", "Map", ".", "find", "(", "R", ")", ";"], "File": "HexagonConstPropagation", "Func": "get", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12909, "Length": 25, "Cover_Rate": 0.46296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "<ISA_LIT>16RegisterInfo", "::", "intRegClass", "(", "unsigned", "Size", ")", "const", "{", "assert", "(", "Size", "==", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "&", "<STR_LIT>", ";"], "File": "Mips16RegisterInfo", "Func": "intRegClass", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12910, "Length": 23, "Cover_Rate": 0.8846153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128d", ")", "__builtin_ia32_movsd", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__builtin_ia32_cmpnlesd", "(", "(", "__v2df", ")", "__B", ",", "(", "__v2df", ")", "__A", ")", ")", ";"], "ground_truth": ["}"], "File": "emmintrin", "Func": "_mm_cmpnge_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12911, "Length": 29, "Cover_Rate": 0.5686274509803921, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isFrameStoreOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", "&&", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", "&&", "isFrameOperand", "(", "MI", ",", "<NUM_LIT>", ",", "FrameIndex", ")", ")", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "Z80InstrInfo2", "Func": "isStoreToStackSlot", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12912, "Length": 47, "Cover_Rate": 0.734375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "MaxAlign", "=", "TRI", "->", "hasStackRealignment", "(", "MF", ")", "?", "calculateMaxStackAlign", "(", "MF", ")", ":", "<NUM_LIT>", ";", "if", "(", "Offset", ">", "ProbeChunk", ")", "{", "emitStackProbeInlineGenericLoop", "(", "MF", ",", "MBB", ",", "MBBI", ",", "DL", ",", "Offset", ",", "MaxAlign", "%", "StackProbeSize", ")", ";", "}", "else", "{", "emitStackProbeInlineGenericBlock", "(", "MF", ",", "MBB", ",", "MBBI", ",", "DL", ",", "Offset", ",", "MaxAlign", "%", "StackProbeSize", ")", ";"], "ground_truth": ["}"], "File": "X86FrameLowering (2)3", "Func": "emitStackProbeInlineGeneric", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12913, "Length": 62, "Cover_Rate": 0.3522727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TypePair", "ty", "(", "const", "VectorPair", "&", "Ops", ")", "const", "{", "return", "{", "Ops", ".", "first", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ",", "Ops", ".", "second", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", "}", ";"], "ground_truth": ["}"], "File": "HexagonISelLowering (2)3", "Func": "ty", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12914, "Length": 38, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PromoteKernelArguments", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{"], "ground_truth": ["MemorySSA", "&", "MSSA", "=", "getAnalysis", "<", "MemorySSAWrapperPass", ">", "(", ")", ".", "getMSSA", "(", ")", ";"], "File": "AMDGPUPromoteKernelArguments1", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12915, "Length": 25, "Cover_Rate": 0.7352941176470589, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isMovDualGroup", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "*", "pSrcG", ",", "unsigned", "*", "pDstG", ")", "const", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "const", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Sw", "=", "Op", ".", "getImm", "(", ")", ";", "if", "(", "Sw", "!=", "<ISA_LIT>II", "::", "SW_MDG_TYPE_SINGLE", ")", "return", "false", ";", "*", "pSrcG", "=", "(", "Sw", "&", "<ISA_LIT>II", "::", "SW_SRC_DUAL_GROUP", ")", ">>", "<ISA_LIT>II", "::", "SW_SRC_DUAL_GROUP_SHIFT", ";", "*", "pDstG", "=", "(", "Sw", "&", "<ISA_LIT>II", "::", "SW_DST_DUAL_GROUP", ")", ">>", "<ISA_LIT>II", "::", "SW_DST_DUAL_GROUP_SHIFT", ";"], "ground_truth": ["return", "true", ";"], "File": "TPCInstrInfo", "Func": "isMovDualGroup", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12916, "Length": 104, "Cover_Rate": 0.9203539823008849, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "B", ";", "if", "(", "ExtOpcode", "==", "<STR_LIT>", ")", "{", "A", "=", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "B", "=", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "A", ".", "getOpcode", "(", ")", "!=", "B", ".", "getOpcode", "(", ")", "||", "A", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "!=", "B", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ")", "return", "SDValue", "(", ")", ";", "ExtOpcode", "=", "A", ".", "getOpcode", "(", ")", ";", "}", "if", "(", "ExtOpcode", "!=", "<STR_LIT>", "&&", "ExtOpcode", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "EVT", "Op0VT", "=", "A", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";"], "ground_truth": ["if", "(", "Op0VT", "!=", "<STR_LIT>", "&&", "Op0VT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";"], "File": "AArch64ISelLowering111", "Func": "performVecReduceAddCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12917, "Length": 122, "Cover_Rate": 0.3556851311953353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "EltBits", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "unsigned", "ScalarBits", "=", "Op1", ".", "getValueSizeInBits", "(", ")", ";", "if", "(", "ScalarBits", "<", "EltBits", ")", "return", "SDValue", "(", ")", ";", "if", "(", "IsSignExt", ")", "{", "if", "(", "DAG", ".", "ComputeNumSignBits", "(", "Op1", ")", "<=", "(", "ScalarBits", "-", "NarrowSize", ")", ")", "return", "SDValue", "(", ")", ";", "}", "else", "{", "APInt", "Mask", "=", "APInt", "::", "getBitsSetFrom", "(", "ScalarBits", ",", "NarrowSize", ")", ";", "if", "(", "!", "DAG", ".", "MaskedValueIsZero", "(", "Op1", ",", "Mask", ")", ")", "return", "SDValue", "(", ")", ";", "}", "Op1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "NarrowVT", ",", "Op1", ",", "VL", ")", ";", "}", "else", "return", "SDValue", "(", ")", ";", "Op0", "=", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "ExtOpc", "=", "IsSignExt", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "Op0", ".", "getValueType", "(", ")", "!=", "NarrowVT", ")", "Op0", "=", "DAG", ".", "getNode", "(", "ExtOpc", ",", "DL", ",", "NarrowVT", ",", "Op0", ",", "Mask", ",", "VL", ")", ";", "ExtOpc", "=", "IsVWMULSU", "?", "<STR_LIT>", ":", "ExtOpc", ";", "if", "(", "Op1", ".", "getValueType", "(", ")", "!=", "NarrowVT", ")", "Op1", "=", "DAG", ".", "getNode", "(", "ExtOpc", ",", "DL", ",", "NarrowVT", ",", "Op1", ",", "Mask", ",", "VL", ")", ";", "unsigned", "WMulOpc", "=", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "!", "IsVWMULSU", ")", "WMulOpc", "=", "IsSignExt", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "RISCVISelLowering21", "Func": "combineMUL_VLToVWMUL_VL", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12918, "Length": 213, "Cover_Rate": 0.3717277486910995, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsTrivialInst", "(", "*", "I", ")", ")", "continue", ";", "if", "(", "AluInstCount", ">=", "MaxFetchInst", ")", "break", ";", "if", "(", "(", "IsTex", "&&", "!", "TII", "->", "usesTextureCache", "(", "*", "I", ")", ")", "||", "(", "!", "IsTex", "&&", "!", "TII", "->", "usesVertexCache", "(", "*", "I", ")", ")", ")", "break", ";", "if", "(", "!", "isCompatibleWithClause", "(", "*", "I", ",", "DstRegs", ")", ")", "break", ";", "AluInstCount", "++", ";", "ClauseContent", ".", "push_back", "(", "&", "*", "I", ")", ";", "}", "MachineInstr", "*", "MIb", "=", "BuildMI", "(", "MBB", ",", "ClauseHead", ",", "MBB", ".", "findDebugLoc", "(", "ClauseHead", ")", ",", "getHWInstrDesc", "(", "IsTex", "?", "CF_TC", ":", "CF_VC", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "AluInstCount", "-", "<NUM_LIT>", ")", ";", "return", "ClauseFile", "(", "MIb", ",", "std", "::", "move", "(", "ClauseContent", ")", ")", ";"], "ground_truth": ["}"], "File": "R600ControlFlowFinalizer (2)1", "Func": "MakeFetchClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12919, "Length": 128, "Cover_Rate": 0.6274509803921569, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "auto", "&", "Symbol", ":", "OutContext", ".", "getSymbols", "(", ")", ")", "if", "(", "!", "Symbol", ".", "second", "->", "isDefined", "(", ")", ")", "TS", "->", "emitExtern", "(", "Symbol", ".", "second", ")", ";"], "ground_truth": ["}"], "File": "Z80AsmPrinter2", "Func": "EmitEndOfAsmFile", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12920, "Length": 34, "Cover_Rate": 0.5573770491803278, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gimple_stmt_iterator", "gsi", ";", "for", "(", "gsi", "=", "gsi_start_bb", "(", "bb", ")", ";", "!", "gsi_end_p", "(", "gsi", ")", ";", "gsi_next", "(", "&", "gsi", ")", ")", "{", "gimple", "stmt", "=", "gsi_stmt", "(", "gsi", ")", ";", "stmt_vec_info", "stmt_info", "=", "vinfo_for_stmt", "(", "stmt", ")", ";", "if", "(", "!", "STMT_VINFO_RELEVANT_P", "(", "stmt_info", ")", "&&", "!", "STMT_VINFO_IN_PATTERN_P", "(", "stmt_info", ")", ")", "not_vec_cost", "++", ";", "}", "}", "free", "(", "bbs", ")", ";"], "ground_truth": ["density_pct", "=", "(", "vec_cost", "*", "<NUM_LIT>", ")", "/", "(", "vec_cost", "+", "not_vec_cost", ")", ";"], "File": "rs60004", "Func": "rs6000_density_test", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12921, "Length": 79, "Cover_Rate": 0.34649122807017546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "UNodeList", ".", "size", "(", ")", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "for", "(", "auto", "I", "=", "UNodeList", ".", "rbegin", "(", ")", ",", "E", "=", "UNodeList", ".", "rend", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "NodeAddr", "<", "UseNode", "*", ">", "UseN", "=", "*", "I", ";", "assert", "(", "!", "(", "UseN", ".", "Addr", "->", "getFlags", "(", ")", "&", "NodeAttrs", "::", "PhiRef", ")", "&&", "<STR_LIT>", ")", ";", "NodeAddr", "<", "StmtNode", "*", ">", "OwnerN", "=", "UseN", ".", "Addr", "->", "getOwner", "(", "*", "DFG", ")", ";", "MachineInstr", "*", "UseMI", "=", "OwnerN", ".", "Addr", "->", "getCode", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "UseMI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "*", "UseMI", "<<", "<STR_LIT>", ")", ";", "int", "UseMOnum", "=", "-", "<NUM_LIT>", ";", "unsigned", "NumOperands", "=", "UseMI", "->", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "<", "NumOperands", "-", "<NUM_LIT>", ";", "++", "j", ")", "{"], "ground_truth": ["const", "MachineOperand", "&", "op", "=", "UseMI", "->", "getOperand", "(", "j", ")", ";"], "File": "HexagonOptAddrMode13", "Func": "processBlock", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12922, "Length": 182, "Cover_Rate": 0.3831578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "BaseMO", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "OffsetMO", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "int", "Offset", "=", "OffsetMO", ".", "getImm", "(", ")", ";", "if", "(", "ExtraCode", ")", "{", "if", "(", "ExtraCode", "[", "<NUM_LIT>", "]", "==", "'D'", ")", "Offset", "+=", "<NUM_LIT>", ";", "else", "return", "true", ";"], "ground_truth": ["}"], "File": "MipsAsmPrinter1", "Func": "PrintAsmMemoryOperand", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12923, "Length": 54, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "PredicateDefinition", "::", "can_merge_into_swap", "(", "PredicateDefinition", "&", "other", ")", "{", "return", "is_simple", "(", ")", "&&", "other", ".", "is_simple", "(", ")", "&&", "simple", ".", "type", "==", "RAInfo", "::", "Register", "&&", "other", ".", "simple", ".", "type", "==", "RAInfo", "::", "Register", "&&", "simple", ".", "predicate", "==", "other", ".", "simple", ".", "guard", "&&", "simple", ".", "guard", "==", "other", ".", "simple", ".", "predicate", ";"], "ground_truth": ["}"], "File": "PredicateDefinition", "Func": "can_merge_into_swap", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 12924, "Length": 60, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "return", "Reserved", ";"], "ground_truth": ["}"], "File": "MSP430RegisterInfo12", "Func": "getReservedRegs", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12925, "Length": 48, "Cover_Rate": 0.37209302325581395, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_setr_epi64x", "(", "long", "long", "__A", ",", "long", "long", "__B", ",", "long", "long", "__C", ",", "long", "long", "__D", ")", "{"], "ground_truth": ["return", "_mm256_set_epi64x", "(", "__D", ",", "__C", ",", "__B", ",", "__A", ")", ";"], "File": "avxintrin", "Func": "_mm256_setr_epi64x", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12926, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "}", "unsigned", "TUnpredCost", "=", "Probability", ".", "getNumerator", "(", ")", "*", "TCycles", ";", "TUnpredCost", "/=", "Probability", ".", "getDenominator", "(", ")", ";", "uint32_t", "Comp", "=", "Probability", ".", "getDenominator", "(", ")", "-", "Probability", ".", "getNumerator", "(", ")", ";", "unsigned", "FUnpredCost", "=", "Comp", "*", "FCycles", ";", "FUnpredCost", "/=", "Probability", ".", "getDenominator", "(", ")", ";", "unsigned", "UnpredCost", "=", "TUnpredCost", "+", "FUnpredCost", ";", "UnpredCost", "+=", "<NUM_LIT>", ";"], "ground_truth": ["UnpredCost", "+=", "<NUM_LIT>", "/", "<NUM_LIT>", ";"], "File": "ARCompactInstrInfo", "Func": "isProfitableToIfCvt", "Target": "ARCompact", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12927, "Length": 70, "Cover_Rate": 0.56, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Offset", "=", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Insn", "&", "<NUM_LIT>", ")", ";", "unsigned", "Reg", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Base", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Reg", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Reg", ")", ";", "Base", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Base", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Base", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Offset", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "MipsDisassembler40", "Func": "DecodeFMemCop2R6", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12928, "Length": 100, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_cvtt_roundph_epi16", "(", "__m512i", "__A", ",", "__mmask32", "__B", ",", "__m512h", "__C", ",", "int", "__D", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_vcvttph2w512_mask_round", "(", "__C", ",", "(", "__v32hi", ")", "__A", ",", "__B", ",", "__D", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm512_mask_cvtt_roundph_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12929, "Length": 47, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addRegOperands", "(", "Inst", ",", "N", ")", ";", "}", "else", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Imm", ".", "Modifiers", ")", ")", ";", "addImmOperands", "(", "Inst", ",", "N", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser52", "Func": "addRegOrImmWithInputModsOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12930, "Length": 34, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "FBB", "==", "<NUM_LIT>", ")", "{", "if", "(", "Cond", ".", "empty", "(", ")", ")", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "else", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BccOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ".", "addReg", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ")", ";", "return", "<NUM_LIT>", ";", "}"], "ground_truth": ["BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BccOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ".", "addReg", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ")", ";"], "File": "ARMBaseInstrInfo11", "Func": "InsertBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12931, "Length": 122, "Cover_Rate": 0.43416370106761565, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "MachineBasicBlock", "*", "EmptyMBB", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MF", ".", "push_back", "(", "EmptyMBB", ")", ";", "DebugLoc", "DL", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "EmptyMBB", ",", "EmptyMBB", "->", "end", "(", ")", ",", "DL", ",", "TM", ".", "getInstrInfo", "(", ")", "->", "get", "(", "<STR_LIT>", ")", ")", ")", ";"], "ground_truth": ["NumSPCleared", "++", ";"], "File": "PatmosSPMark1", "Func": "removeUncalledSPFunctions", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 12932, "Length": 52, "Cover_Rate": 0.35374149659863946, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint16x4_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vreinterpret_u16_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12933, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<STR_LIT>", ".", "contains", "(", "DstReg", ",", "SrcReg", ")", ")", "{"], "ground_truth": ["MI", ".", "setDesc", "(", "MII", ".", "get", "(", "<STR_LIT>", ")", ")", ";"], "File": "AAPShortInstrPeephole", "Func": "updateMOV_r", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12934, "Length": 24, "Cover_Rate": 0.3037974683544304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "MandarinDAGToDAGISel", "(", "TM", ")", ";"], "ground_truth": ["}"], "File": "MandarinISelDAGToDAG", "Func": "createMandarinISelDag", "Target": "Mandarin", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12935, "Length": 8, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "N", "->", "getOpcode", "(", ")", ";", "assert", "(", "(", "(", "Opc", ">=", "<STR_LIT>", "&&", "Opc", "<=", "<STR_LIT>", ")", "||", "(", "Opc", ">=", "<STR_LIT>", "&&", "Opc", "<=", "<STR_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";", "const", "bool", "Scaled", "=", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ";", "const", "bool", "Signed", "=", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ";", "const", "bool", "Extended", "=", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ";", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Pg", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Base", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Offset", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Ty", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["EVT", "ResVT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";"], "File": "AArch64ISelLowering (2)2", "Func": "performGLD1Combine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12936, "Length": 146, "Cover_Rate": 0.41359773371104813, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint32_t", "*", "<ISA_LIT>RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", ")", "const", "{"], "ground_truth": ["return", "<ISA_LIT>CSR_RegMask", ";"], "File": "HexagonRegisterInfo12", "Func": "getCallPreservedMask", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12937, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "MII", "=", "Inst", ";", "DebugLoc", "DL", "=", "Inst", "->", "getDebugLoc", "(", ")", ";", "MachineOperand", "&", "Dest", "=", "Inst", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Src", "=", "Inst", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MCInstrDesc", "&", "InstDesc", "=", "get", "(", "AMDGPU", "::", "V_BCNT_U32_B32_e64", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "Src", ".", "isReg", "(", ")", "?", "MRI", ".", "getRegClass", "(", "Src", ".", "getReg", "(", ")", ")", ":", "&", "AMDGPU", "::", "SGPR_32RegClass", ";", "unsigned", "MidReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "VGPR_32RegClass", ")", ";", "unsigned", "ResultReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "VGPR_32RegClass", ")", ";", "const", "TargetRegisterClass", "*", "SrcSubRC", "=", "RI", ".", "getSubRegClass", "(", "SrcRC", ",", "AMDGPU", "::", "sub0", ")", ";"], "ground_truth": ["MachineOperand", "SrcRegSub0", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src", ",", "SrcRC", ",", "AMDGPU", "::", "sub0", ",", "SrcSubRC", ")", ";"], "File": "SIInstrInfo101", "Func": "splitScalar64BitBCNT", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12938, "Length": 139, "Cover_Rate": 0.48771929824561405, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "GLC", ",", "TFE", ",", "DLC", ",", "SWZ", ";", "return", "SelectMUBUFOffset", "(", "Addr", ",", "SRsrc", ",", "Soffset", ",", "Offset", ",", "GLC", ",", "SLC", ",", "TFE", ",", "DLC", ",", "SWZ", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG106", "Func": "SelectMUBUFOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12939, "Length": 32, "Cover_Rate": 0.5517241379310345, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsIntrin", "=", "Node24", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "SDValue", "LHS", "=", "IsIntrin", "?", "Node24", "->", "getOperand", "(", "<NUM_LIT>", ")", ":", "Node24", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "IsIntrin", "?", "Node24", "->", "getOperand", "(", "<NUM_LIT>", ")", ":", "Node24", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "NewOpcode", "=", "Node24", "->", "getOpcode", "(", ")", ";", "if", "(", "IsIntrin", ")", "{", "unsigned", "IID", "=", "cast", "<", "ConstantSDNode", ">", "(", "Node24", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "NewOpcode", "=", "IID", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "APInt", "Demanded", "=", "APInt", "::", "getLowBitsSet", "(", "LHS", ".", "getValueSizeInBits", "(", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "DemandedLHS", "=", "DAG", ".", "GetDemandedBits", "(", "LHS", ",", "Demanded", ")", ";", "SDValue", "DemandedRHS", "=", "DAG", ".", "GetDemandedBits", "(", "RHS", ",", "Demanded", ")", ";"], "ground_truth": ["if", "(", "DemandedLHS", "||", "DemandedRHS", ")", "return", "DAG", ".", "getNode", "(", "NewOpcode", ",", "SDLoc", "(", "Node24", ")", ",", "Node24", "->", "getVTList", "(", ")", ",", "DemandedLHS", "?", "DemandedLHS", ":", "LHS", ",", "DemandedRHS", "?", "DemandedRHS", ":", "RHS", ")", ";"], "File": "AMDGPUISelLowering (2)2", "Func": "simplifyI24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12940, "Length": 171, "Cover_Rate": 0.6551724137931034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "N10Type", "=", "N10", ".", "getValueType", "(", ")", ";", "if", "(", "N00Type", "!=", "N10Type", "||", "!", "(", "(", "Subtarget", ".", "hasSSE1", "(", ")", "&&", "N00Type", "==", "<STR_LIT>", ")", "||", "(", "Subtarget", ".", "hasSSE2", "(", ")", "&&", "N00Type", "==", "<STR_LIT>", ")", "||", "(", "Subtarget", ".", "hasFP16", "(", ")", "&&", "N00Type", "==", "<STR_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "FPOpcode", "=", "convertIntLogicToFPLogicOpcode", "(", "N", "->", "getOpcode", "(", ")", ")", ";", "SDValue", "FPLogic", "=", "DAG", ".", "getNode", "(", "FPOpcode", ",", "DL", ",", "N00Type", ",", "N00", ",", "N10", ")", ";"], "ground_truth": ["return", "DAG", ".", "getBitcast", "(", "VT", ",", "FPLogic", ")", ";"], "File": "X86ISelLowering103", "Func": "convertIntLogicToFPLogic", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12941, "Length": 99, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>FrameLowering", "::", "getFPReg", "(", "const", "MachineFunction", "&", "MF", ")", "{"], "ground_truth": ["return", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "hasAddr64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "WebAssemblyFrameLowering11", "Func": "getFPReg", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12942, "Length": 29, "Cover_Rate": 0.8529411764705882, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "WavesPerEU", "=", "MFI", ".", "getWavesPerEU", "(", ")", ";", "unsigned", "MaxNumSGPRs", "=", "getMaxNumSGPRs", "(", "WavesPerEU", ".", "first", ",", "false", ")", ";", "unsigned", "MaxAddressableNumSGPRs", "=", "getMaxNumSGPRs", "(", "WavesPerEU", ".", "first", ",", "true", ")", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "{", "unsigned", "Requested", "=", "<STR_LIT>", "(", "F", ",", "<STR_LIT>", ",", "MaxNumSGPRs", ")", ";", "if", "(", "Requested", "&&", "(", "Requested", "<=", "getReservedNumSGPRs", "(", "MF", ")", ")", ")", "Requested", "=", "<NUM_LIT>", ";", "unsigned", "InputNumSGPRs", "=", "MFI", ".", "getNumPreloadedSGPRs", "(", ")", ";", "if", "(", "Requested", "&&", "Requested", "<", "InputNumSGPRs", ")", "Requested", "=", "InputNumSGPRs", ";", "if", "(", "Requested", "&&", "Requested", ">", "getMaxNumSGPRs", "(", "WavesPerEU", ".", "first", ",", "false", ")", ")", "Requested", "=", "<NUM_LIT>", ";", "if", "(", "WavesPerEU", ".", "second", "&&", "Requested", "&&", "Requested", "<", "getMinNumSGPRs", "(", "WavesPerEU", ".", "second", ")", ")", "Requested", "=", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "Requested", ")", "MaxNumSGPRs", "=", "Requested", ";"], "File": "AMDGPUSubtarget111", "Func": "getMaxNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12943, "Length": 148, "Cover_Rate": 0.6757990867579908, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_cvtepu32_epi64", "(", "__m128i", "__X", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_pmovzxdq256", "(", "(", "__v4si", ")", "__X", ")", ";"], "ground_truth": ["}"], "File": "avx2intrin", "Func": "_mm256_cvtepu32_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12944, "Length": 32, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "machine_mode", "mode", "=", "TYPE_MODE", "(", "ret_type", ")", ";", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", ">", "<NUM_LIT>", "&&", "GET_MODE_SIZE", "(", "mode", ")", "<", "<NUM_LIT>", "&&", "!", "COMPLEX_MODE_P", "(", "mode", ")", ")", "return", "gen_rtx_REG", "(", "SImode", ",", "FUNC_RETURN_REGNUM", ")", ";", "return", "gen_rtx_REG", "(", "mode", ",", "FUNC_RETURN_REGNUM", ")", ";"], "ground_truth": ["}"], "File": "rx2", "Func": "rx_function_value", "Target": "rx", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12945, "Length": 47, "Cover_Rate": 0.746031746031746, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int16x4_t", ")", "__builtin_neon_vdup_lanev4hi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vdup_lane_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12946, "Length": 12, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "req_mode", "!=", "CCSmode", "&&", "req_mode", "!=", "CCUmode", "&&", "req_mode", "!=", "CCTmode", "&&", "req_mode", "!=", "CCSRmode", "&&", "req_mode", "!=", "CCURmode", "&&", "req_mode", "!=", "CCZ1mode", ")", "return", "<NUM_LIT>", ";", "break", ";", "case", "E_CCAPmode", ":", "case", "E_CCANmode", ":", "if", "(", "req_mode", "!=", "CCAmode", ")", "return", "<NUM_LIT>", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "return", "(", "GET_MODE", "(", "SET_SRC", "(", "set", ")", ")", "==", "set_mode", ")", ";"], "ground_truth": ["}"], "File": "s3907", "Func": "s390_match_ccmode_set", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12947, "Length": 69, "Cover_Rate": 0.3150684931506849, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "const", "Function", "*", "F", "=", "dyn_cast_or_null", "<", "Function", ">", "(", "GV", ")", ";", "if", "(", "isTargetELF", "(", ")", ")", "{", "if", "(", "is64Bit", "(", ")", "&&", "F", "&&", "(", "CallingConv", "::", "<ISA_LIT>_RegCall", "==", "F", "->", "getCallingConv", "(", ")", ")", ")", "return", "<STR_LIT>", ";", "return", "<STR_LIT>", ";", "}", "if", "(", "is64Bit", "(", ")", ")", "{"], "ground_truth": ["if", "(", "F", "&&", "F", "->", "hasFnAttribute", "(", "Attribute", "::", "NonLazyBind", ")", ")", "return", "<STR_LIT>", ";"], "File": "X86Subtarget25", "Func": "classifyGlobalFunctionReference", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12948, "Length": 71, "Cover_Rate": 0.4863013698630137, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumLoads", "=", "alignTo", "(", "VecWidth", ",", "AlignWidth", ")", "/", "AlignWidth", ";", "return", "<NUM_LIT>", "*", "NumLoads", ";", "}", "unsigned", "Cost", "=", "VecTy", "->", "getElementType", "(", ")", "->", "isFloatingPointTy", "(", ")", "?", "FloatFactor", ":", "<NUM_LIT>", ";", "Alignment", "=", "std", "::", "min", "(", "Alignment", ",", "<NUM_LIT>", ")", ";", "unsigned", "AlignWidth", "=", "<NUM_LIT>", "*", "std", "::", "max", "(", "<NUM_LIT>", ",", "Alignment", ")", ";", "unsigned", "NumLoads", "=", "alignTo", "(", "VecWidth", ",", "AlignWidth", ")", "/", "AlignWidth", ";"], "ground_truth": ["if", "(", "Alignment", "==", "<NUM_LIT>", "||", "Alignment", "==", "<NUM_LIT>", ")", "return", "Cost", "*", "NumLoads", ";"], "File": "HexagonTargetTransformInfo15", "Func": "getMemoryOpCost", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12949, "Length": 87, "Cover_Rate": 0.30633802816901406, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "||", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "return", "false", ";", "}", "R1", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "R2", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "TPCISelDAGToDAG", "Func": "SelectAddrRR", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12950, "Length": 69, "Cover_Rate": 0.7666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "EnableSROA", ")", "addPass", "(", "createSROAPass", "(", ")", ")", ";", "addStraightLineScalarOptimizationPasses", "(", ")", ";", "if", "(", "Enable<ISA_LIT>AliasAnalysis", ")", "{", "addPass", "(", "create<ISA_LIT>AAWrapperPass", "(", ")", ")", ";", "addPass", "(", "createExternalAAWrapperPass", "(", "[", "]", "(", "Pass", "&", "P", ",", "Function", "&", ",", "AAResults", "&", "AAR", ")", "{", "if", "(", "auto", "*", "WrapperPass", "=", "P", ".", "getAnalysisIfAvailable", "<", "<ISA_LIT>AAWrapperPass", ">", "(", ")", ")", "AAR", ".", "addAAResult", "(", "WrapperPass", "->", "getResult", "(", ")", ")", ";", "}", ")", ")", ";", "}", "}", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addEarlyCSEOrGVNPass", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine102", "Func": "addIRPasses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12951, "Length": 99, "Cover_Rate": 0.3852140077821012, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "vec_double2", ")", "(", "si_dfms", "(", "(", "qword", ")", "(", "a", ")", ",", "(", "qword", ")", "(", "b", ")", ",", "(", "qword", ")", "(", "c", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "spu2vmx", "Func": "spu_msub", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12952, "Length": 33, "Cover_Rate": 0.6875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32_t", "<ISA_LIT>MCCodeEmitter", "::", "getTestBranchTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "MO", ".", "getImm", "(", ")", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";", "MCFixupKind", "Kind", "=", "MCFixupKind", "(", "<STR_LIT>", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "<NUM_LIT>", ",", "MO", ".", "getExpr", "(", ")", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "++", "MCNumFixups", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "AArch64MCCodeEmitter1", "Func": "getTestBranchTargetOpValue", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12953, "Length": 105, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "h8300_stack_offset_p", "(", "rtx", "x", ",", "int", "offset", ")", "{"], "ground_truth": ["if", "(", "offset", "==", "<NUM_LIT>", ")", "return", "x", "==", "stack_pointer_rtx", ";"], "File": "h8300", "Func": "h8300_stack_offset_p", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12954, "Length": 22, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "ELF<ISA_LIT>AsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ")", "const", "{"], "ground_truth": ["if", "(", "!", "IsLittleEndian", "&&", "Fixup", ".", "getKind", "(", ")", "==", "FK_Data_4", ")", "{"], "File": "AArch64AsmBackend", "Func": "applyFixup", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12955, "Length": 39, "Cover_Rate": 0.36792452830188677, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setCC", "(", "<STR_LIT>", ",", "Builder", "->", "CreateICmpEQ", "(", "LHS", ",", "RHS", ")", ")", ";", "setCC", "(", "<STR_LIT>", ",", "Builder", "->", "CreateICmpNE", "(", "LHS", ",", "RHS", ")", ")", ";", "return", "computeEFLAGSForDef", "(", "Builder", "->", "CreateSub", "(", "LHS", ",", "RHS", ")", ",", "OldEFLAGS", ")", ";", "}", "else", "{", "setSF", "(", "<STR_LIT>", ",", "Builder", "->", "getFalse", "(", ")", ")", ";", "setSF", "(", "<STR_LIT>", ",", "Builder", "->", "getFalse", "(", ")", ")", ";", "setSF", "(", "<STR_LIT>", ",", "Builder", "->", "getFalse", "(", ")", ")", ";", "setSF", "(", "<STR_LIT>", ",", "Builder", "->", "CreateFCmpUEQ", "(", "LHS", ",", "RHS", ")", ")", ";", "setSF", "(", "<STR_LIT>", ",", "Builder", "->", "CreateFCmpUNO", "(", "LHS", ",", "RHS", ")", ")", ";"], "ground_truth": ["setSF", "(", "<STR_LIT>", ",", "Builder", "->", "CreateFCmpULT", "(", "LHS", ",", "RHS", ")", ")", ";"], "File": "X86RegisterSema", "Func": "getEFLAGSforCMP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12956, "Length": 121, "Cover_Rate": 0.36555891238670696, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "unsigned", "Align", "=", "inferAlignmentFromPtrInfo", "(", "MF", ",", "MPO", ")", ";", "auto", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MPO", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOInvariant", ",", "Size", ",", "Align", ")", ";"], "ground_truth": ["MIRBuilder", ".", "buildLoad", "(", "ValVReg", ",", "Addr", ",", "*", "MMO", ")", ";"], "File": "X86CallLowering19", "Func": "assignValueToAddress", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12957, "Length": 54, "Cover_Rate": 0.7012987012987013, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "FLInfo", ";"], "ground_truth": ["}"], "File": "AGCSubtarget", "Func": "getFrameLowering", "Target": "AGC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12958, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TREE_CODE", "(", "type", ")", "==", "REAL_TYPE", "&&", "TYPE_PRECISION", "(", "type", ")", "==", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "if", "(", "TYPE_NAME", "(", "type", ")", "!=", "NULL", ")", "{", "const", "char", "*", "res", "=", "<STR_LIT>", "(", "type", ")", ";"], "ground_truth": ["if", "(", "res", ")", "return", "res", ";"], "File": "riscv1", "Func": "riscv_mangle_type", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12959, "Length": 46, "Cover_Rate": 0.7301587301587301, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "getHasStackArgs", "(", ")", "const", "{", "return", "HasStackArgs", ";"], "ground_truth": ["}"], "File": "MCS51MachineFunctionInfo", "Func": "getHasStackArgs", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12960, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "alignment", "=", "type", "?", "TYPE_ALIGN", "(", "type", ")", ":", "GET_MODE_ALIGNMENT", "(", "mode", ")", ";"], "ground_truth": ["return", "MIN", "(", "STACK_BOUNDARY", ",", "MAX", "(", "PARM_BOUNDARY", ",", "alignment", ")", ")", ";"], "File": "riscv2", "Func": "riscv_function_arg_boundary", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12961, "Length": 28, "Cover_Rate": 0.42424242424242425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<NUM_LIT>", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "break", ";"], "ground_truth": ["}"], "File": "SystemZInstrInfo25", "Func": "isStoreToStackSlot", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12962, "Length": 124, "Cover_Rate": 0.5535714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "TargetOpcode", "::", "G_ADDRSPACE_CAST", ":", "return", "legalizeAddrSpaceCast", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FRINT", ":", "return", "legalizeFrint", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FCEIL", ":", "return", "legalizeFceil", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_INTRIN<ISA_LIT>C_TRUNC", ":", "return", "legalizeIntrinsicTrunc", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_<ISA_LIT>TOFP", ":", "return", "legalizeITOFP", "(", "MI", ",", "MRI", ",", "B", ",", "true", ")", ";", "case", "TargetOpcode", "::", "G_UITOFP", ":", "return", "legalizeITOFP", "(", "MI", ",", "MRI", ",", "B", ",", "false", ")", ";", "case", "TargetOpcode", "::", "G_FMINNUM", ":", "case", "TargetOpcode", "::", "G_FMAXNUM", ":", "case", "TargetOpcode", "::", "G_FMINNUM_IEEE", ":", "case", "TargetOpcode", "::", "G_FMAXNUM_IEEE", ":", "return", "legalizeMinNumMaxNum", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_EXTRACT_VECTOR_ELT", ":"], "ground_truth": ["return", "legalizeExtractVectorElt", "(", "MI", ",", "MRI", ",", "B", ")", ";"], "File": "AMDGPULegalizerInfo23", "Func": "legalizeCustom", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12963, "Length": 139, "Cover_Rate": 0.5245283018867924, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{"], "ground_truth": ["}"], "File": "Nios2FrameLowering", "Func": "emitEpilogue", "Target": "Nios2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12964, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AsmToken", "StartTok", "=", "Tok", ";", "IntelExprStateMachine", "SM", "(", "<NUM_LIT>", ",", "true", ",", "false", ")", ";", "if", "(", "ParseIntelExpression", "(", "SM", ",", "End", ")", ")", "return", "nullptr", ";", "int64_t", "Imm", "=", "SM", ".", "getImm", "(", ")", ";", "if", "(", "isParsingInlineAsm", "(", ")", ")", "{", "unsigned", "Len", "=", "Tok", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "Start", ".", "getPointer", "(", ")", ";", "if", "(", "StartTok", ".", "getString", "(", ")", ".", "size", "(", ")", "==", "Len", ")", "InstInfo", "->", "AsmRewrites", "->", "push_back", "(", "AsmRewrite", "(", "AOK_ImmPrefix", ",", "Start", ")", ")", ";", "else", "InstInfo", "->", "AsmRewrites", "->", "push_back", "(", "AsmRewrite", "(", "AOK_Imm", ",", "Start", ",", "Len", ",", "Imm", ")", ")", ";", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "LBrac", ")", ")", "{", "if", "(", "SM", ".", "getSym", "(", ")", ")", "return", "<STR_LIT>", "(", "getPointerWidth", "(", ")", ",", "SM", ".", "getSym", "(", ")", ",", "Start", ",", "End", ",", "Size", ")", ";", "const", "MCExpr", "*", "ImmExpr", "=", "MCConstantExpr", "::", "create", "(", "Imm", ",", "getContext", "(", ")", ")", ";", "return", "<STR_LIT>", "(", "ImmExpr", ",", "Start", ",", "End", ")", ";", "}", "if", "(", "Imm", "<", "<NUM_LIT>", ")", "return", "ErrorOperand", "(", "Start", ",", "<STR_LIT>", "<STR_LIT>", ")", ";", "return", "ParseIntelMemOperand", "(", "Imm", ",", "Start", ",", "Size", ")", ";", "}", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", "&&", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "LCurly", ")", ")", "return", "ParseRoundingModeOp", "(", "Start", ",", "End", ")", ";", "unsigned", "RegNo", "=", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "!", "ParseRegister", "(", "RegNo", ",", "Start", ",", "End", ")", ")", "{"], "File": "X86AsmParser", "Func": "ParseIntelOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12965, "Length": 253, "Cover_Rate": 0.47113594040968343, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCRegister", "<ISA_LIT>ElfTargetObjectFile", "::", "getStaticBase", "(", ")", "const", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "ARMTargetObjectFile38", "Func": "getStaticBase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12966, "Length": 13, "Cover_Rate": 0.8666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>GOT", "::", "hasGOT1", "(", ")", "const", "{", "return", "(", "(", "!", "m_GOT", ".", "empty", "(", ")", ")", "||", "(", "!", "m_GOTPLT", ".", "empty", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMGOT", "Func": "hasGOT1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12967, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SUBREG_P", "(", "reg", ")", ")", "reg", "=", "SUBREG_REG", "(", "reg", ")", ";", "if", "(", "!", "REG_P", "(", "reg", ")", ")", "return", "NO_REG_TYPE", ";", "regno", "=", "REGNO", "(", "reg", ")", ";", "if", "(", "!", "HARD_REGISTER_NUM_P", "(", "regno", ")", ")", "{", "if", "(", "!", "lra_in_progress", "&&", "!", "reload_completed", ")", "return", "PSEUDO_REG_TYPE", ";", "regno", "=", "true_regnum", "(", "reg", ")", ";", "if", "(", "regno", "<", "<NUM_LIT>", "||", "!", "HARD_REGISTER_NUM_P", "(", "regno", ")", ")", "return", "PSEUDO_REG_TYPE", ";", "}", "gcc_assert", "(", "regno", ">=", "<NUM_LIT>", ")", ";", "if", "(", "is_altivec", "&&", "ALTIVEC_REGNO_P", "(", "regno", ")", ")", "*", "is_altivec", "=", "true", ";", "rclass", "=", "rs6000_regno_regclass", "[", "regno", "]", ";", "return", "reg_class_to_reg_type", "[", "(", "int", ")", "rclass", "]", ";"], "ground_truth": ["}"], "File": "rs6000", "Func": "register_to_reg_type", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12968, "Length": 113, "Cover_Rate": 0.849624060150376, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "IsExtern", "=", "<NUM_LIT>", ";", "unsigned", "Type", "=", "<NUM_LIT>", ";", "if", "(", "Target", ".", "isAbsolute", "(", ")", ")", "{", "Type", "=", "macho", "::", "RIT_Vanilla", ";", "}", "else", "{", "if", "(", "SD", "->", "getSymbol", "(", ")", ".", "isVariable", "(", ")", ")", "{", "int64_t", "Res", ";", "if", "(", "SD", "->", "getSymbol", "(", ")", ".", "getVariableValue", "(", ")", "->", "EvaluateAsAbsolute", "(", "Res", ",", "Layout", ",", "Writer", "->", "getSectionAddressMap", "(", ")", ")", ")", "{", "FixedValue", "=", "Res", ";", "return", ";", "}", "}", "if", "(", "Writer", "->", "doesSymbolRequireExternRelocation", "(", "SD", ")", ")", "{", "IsExtern", "=", "<NUM_LIT>", ";", "Index", "=", "SD", "->", "getIndex", "(", ")", ";", "if", "(", "!", "SD", "->", "Symbol", "->", "isUndefined", "(", ")", ")", "FixedValue", "-=", "Layout", ".", "getSymbolOffset", "(", "SD", ")", ";", "}", "else", "{", "const", "MCSectionData", "&", "SymSD", "=", "Asm", ".", "getSectionData", "(", "SD", "->", "getSymbol", "(", ")", ".", "getSection", "(", ")", ")", ";", "Index", "=", "SymSD", ".", "getOrdinal", "(", ")", "+", "<NUM_LIT>", ";", "FixedValue", "+=", "Writer", "->", "getSectionAddress", "(", "&", "SymSD", ")", ";", "}"], "ground_truth": ["if", "(", "IsPCRel", ")", "FixedValue", "-=", "Writer", "->", "getSectionAddress", "(", "Fragment", "->", "getParent", "(", ")", ")", ";"], "File": "X86MachObjectWriter5", "Func": "RecordX86Relocation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12969, "Length": 181, "Cover_Rate": 0.3656565656565657, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "std", "::", "string", "FuncName", "=", "Func", "->", "getName", "(", ")", ";", "int", "FI", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateStackObject", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "char", "*", "tmpName", "=", "createESName", "(", "PAN", "::", "getTempdataLabel", "(", "FuncName", ")", ")", ";", "SDValue", "ES", "=", "DAG", ".", "getTargetExternalSymbol", "(", "tmpName", ",", "<STR_LIT>", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Op", ",", "ES", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "GetTmpOffsetForFI", "(", "FI", ",", "<NUM_LIT>", ")", ",", "<STR_LIT>", ")", ")", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["SDValue", "Load", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Tys", ",", "Store", ",", "ES", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "GetTmpOffsetForFI", "(", "FI", ",", "<NUM_LIT>", ")", ",", "<STR_LIT>", ")", ")", ";"], "File": "PIC16ISelLowering2", "Func": "ConvertToMemOperand", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12970, "Length": 155, "Cover_Rate": 0.6567796610169492, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "int", "AmortizationCost", "=", "<NUM_LIT>", ";", "static", "const", "TypeConversionCostTblEntry", "<", "<STR_LIT>", ">", "VectorSelectTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "AmortizationCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "AmortizationCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "AmortizationCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "AmortizationCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "AmortizationCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "AmortizationCost", "}", "}", ";", "EVT", "SelCondTy", "=", "TLI", "->", "getValueType", "(", "DL", ",", "CondTy", ")", ";", "EVT", "SelValTy", "=", "TLI", "->", "getValueType", "(", "DL", ",", "ValTy", ")", ";", "if", "(", "SelCondTy", ".", "isSimple", "(", ")", "&&", "SelValTy", ".", "isSimple", "(", ")", ")", "{", "int", "Idx", "=", "ConvertCostTableLookup", "(", "VectorSelectTbl", ",", "ISD", ",", "SelCondTy", ".", "getSimpleVT", "(", ")", ",", "SelValTy", ".", "getSimpleVT", "(", ")", ")", ";", "if", "(", "Idx", "!=", "-", "<NUM_LIT>", ")", "return", "VectorSelectTbl", "[", "Idx", "]", ".", "Cost", ";", "}", "}"], "ground_truth": ["return", "BaseT", "::", "getCmpSelInstrCost", "(", "Opcode", ",", "ValTy", ",", "CondTy", ")", ";"], "File": "AArch64TargetTransformInfo65", "Func": "getCmpSelInstrCost", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12971, "Length": 180, "Cover_Rate": 0.6896551724137931, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "=", "adjustFixupValue", "(", "Fixup", ".", "getKind", "(", ")", ",", "Value", ")", ";", "if", "(", "!", "Value", ")", "return", ";", "unsigned", "NumBytes", "=", "getFixupKindNumBytes", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{", "unsigned", "Idx", "=", "Endian", "==", "<STR_LIT>", "?", "i", ":", "(", "NumBytes", "-", "<NUM_LIT>", ")", "-", "i", ";", "Data", "[", "Offset", "+", "Idx", "]", "|=", "uint8_t", "(", "(", "Value", ">>", "(", "i", "*", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SparcAsmBackend19", "Func": "applyFixup", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12972, "Length": 96, "Cover_Rate": 0.7007299270072993, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "aarch64_add_constant_internal", "(", "Pmode", ",", "SP_REGNUM", ",", "scratchreg", ",", "-", "delta", ",", "frame_related_p", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "aarch644", "Func": "aarch64_sub_sp", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12973, "Length": 17, "Cover_Rate": 0.53125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_vphaddubq", "(", "(", "__v16qi", ")", "__A", ")", ";"], "ground_truth": ["}"], "File": "xopintrin", "Func": "_mm_haddq_epu8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12974, "Length": 13, "Cover_Rate": 0.40625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MIRBuilder", ".", "buildCopy", "(", "SPReg", ",", "<STR_LIT>", ")", ";", "unsigned", "OffsetReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "s32", ")", ";", "unsigned", "Offset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "MIRBuilder", ".", "buildConstant", "(", "OffsetReg", ",", "Offset", ")", ";", "unsigned", "AddrReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "p0", ")", ";", "MIRBuilder", ".", "buildGEP", "(", "AddrReg", ",", "SPReg", ",", "OffsetReg", ")", ";"], "ground_truth": ["MachinePointerInfo", "MPO", "=", "MachinePointerInfo", "::", "getStack", "(", "MIRBuilder", ".", "getMF", "(", ")", ",", "Offset", ")", ";"], "File": "MipsCallLowering1", "Func": "getStackAddress", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12975, "Length": 74, "Cover_Rate": 0.4378698224852071, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "<ISA_LIT>TargetMachine", "&", "TM", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "TargetTriple", "(", "TT", ")", ",", "In16BitMode", "(", "TT", ".", "isArch16Bit", "(", ")", "||", "TT", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "CODE16", ")", ",", "In24BitMode", "(", "!", "In16BitMode", ")", ",", "HasUndocOps", "(", "false", ")", ",", "HasZ180Ops", "(", "false", ")", ",", "HasE<ISA_LIT>Ops", "(", "false", ")", ",", "HasIdxHalfRegs", "(", "false", ")", ",", "InstrInfo", "(", "initializeSubtargetDependencies", "(", "CPU", ",", "FS", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", ",", "FrameLowering", "(", "*", "this", ")", "{"], "ground_truth": ["}"], "File": "Z80Subtarget2", "Func": "Z80Subtarget", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12976, "Length": 113, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Offset", "=", "getFrameIndexReferencePreferSP", "(", "MF", ",", "Info", ".", "PSPSymFrameIdx", ",", "SPReg", ",", "true", ")", ".", "getFixed", "(", ")", ";", "assert", "(", "Offset", ">=", "<NUM_LIT>", "&&", "SPReg", "==", "TRI", "->", "getStackRegister", "(", ")", ")", ";"], "ground_truth": ["return", "static_cast", "<", "unsigned", ">", "(", "Offset", ")", ";"], "File": "X86FrameLowering (2)3", "Func": "getPSPSlotOffsetFromSP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12977, "Length": 44, "Cover_Rate": 0.6111111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "abiUsesSoftFloat", "(", ")", "const", "{"], "ground_truth": ["return", "false", ";"], "File": "MipsAsmParser19", "Func": "abiUsesSoftFloat", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12978, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_m_from_int", "(", "int", "__i", ")", "{", "return", "_mm_cvtsi32_si64", "(", "__i", ")", ";"], "ground_truth": ["}"], "File": "mmintrin", "Func": "_m_from_int", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12979, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Shl", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "NewLoad", ",", "ShiftAmount", ")", ";", "SDValue", "Sra", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Shl", ",", "ShiftAmount", ")", ";", "SDValue", "MergedValues", "[", "<NUM_LIT>", "]", "=", "{", "Sra", ",", "Chain", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "MergedValues", ",", "<NUM_LIT>", ",", "DL", ")", ";", "}", "if", "(", "LoadNode", "->", "getAddressSpace", "(", ")", "!=", "<STR_LIT>", ")", "{", "return", "SDValue", "(", ")", ";", "}", "const", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "AMDGPUFrameLowering", "*", "TFL", "=", "static_cast", "<", "const", "AMDGPUFrameLowering", "*", ">", "(", "getTargetMachine", "(", ")", ".", "getFrameLowering", "(", ")", ")", ";", "unsigned", "StackWidth", "=", "TFL", "->", "getStackWidth", "(", "MF", ")", ";", "Ptr", "=", "stackPtrToRegIndex", "(", "Ptr", ",", "StackWidth", ",", "DAG", ")", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "{", "unsigned", "NumElemVT", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "EVT", "ElemVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "SDValue", "Loads", "[", "<NUM_LIT>", "]", ";", "assert", "(", "NumElemVT", ">=", "StackWidth", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElemVT", ";", "++", "i", ")", "{", "unsigned", "Channel", ",", "PtrIncr", ";", "getStackAddress", "(", "StackWidth", ",", "i", ",", "Channel", ",", "PtrIncr", ")", ";", "Ptr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "PtrIncr", ",", "<STR_LIT>", ")", ")", ";", "Loads", "[", "i", "]", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ElemVT", ",", "Chain", ",", "Ptr", ",", "DAG", ".", "getTargetConstant", "(", "Channel", ",", "<STR_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "for", "(", "unsigned", "i", "=", "NumElemVT", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "Loads", "[", "i", "]", "=", "DAG", ".", "getUNDEF", "(", "ElemVT", ")", ";", "}", "EVT", "TargetVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "ElemVT", ",", "<NUM_LIT>", ")", ";", "LoweredLoad", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "TargetVT", ",", "Loads", ")", ";", "}", "else", "{", "LoweredLoad", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Chain", ",", "Ptr", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "SDValue", "Ops", "[", "<NUM_LIT>", "]", "=", "{", "LoweredLoad", ",", "Chain", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "<NUM_LIT>", ",", "DL", ")", ";"], "ground_truth": ["}"], "File": "R600ISelLowering41", "Func": "LowerLOAD", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12980, "Length": 390, "Cover_Rate": 0.3696682464454976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vfmasq", "(", "float32x4_t", "__a", ",", "float32x4_t", "__b", ",", "float32_t", "__c", ")", "{"], "ground_truth": ["return", "__arm_vfmasq_n_f32", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "File": "arm", "Func": "mve___arm_vfmasq", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12981, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<NUM_LIT>", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "namespace", "{", "class", "<ISA_LIT>MCAsmBackend", ":", "public", "MCAsmBackend", "{", "uint8_t", "OSABI", ";", "public", ":", "<ISA_LIT>MCAsmBackend", "(", "uint8_t", "osABI", ")", ":", "OSABI", "(", "osABI", ")", "{", "}", "unsigned", "getNumFixupKinds", "(", ")", "const", "override", "{", "return", "<STR_LIT>", ";", "}", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "override", ";", "void", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ")", "const", "override", ";", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ")", "const", "override", "{", "return", "false", ";", "}", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "Fragment", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", "return", "false", ";", "}", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "MCInst", "&", "Res", ")", "const", "override", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "bool", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "override", ";"], "ground_truth": ["MCObjectWriter", "*", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "override", "{"], "File": "SystemZMCAsmBackend6", "Func": "extractBitsForFixup", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12982, "Length": 169, "Cover_Rate": 0.31123388581952116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "MIB", ".", "addImm", "(", "Addr", ".", "getOffset", "(", ")", ")", ";", "if", "(", "Addr", ".", "isRegBase", "(", ")", ")", "MIB", ".", "addReg", "(", "Addr", ".", "getReg", "(", ")", ")", ";", "else", "MIB", ".", "addFrameIndex", "(", "Addr", ".", "getFI", "(", ")", ")", ";"], "ground_truth": ["MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "File": "WebAssemblyFastISel", "Func": "addLoadStoreOperands", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12983, "Length": 50, "Cover_Rate": 0.4807692307692308, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "CreateImm", "(", "const", "MCExpr", "*", "Val", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "auto", "Op", "=", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "k_Immediate", ")", ";", "Op", "->", "Imm", ".", "Val", "=", "Val", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "return", "Op", ";"], "ground_truth": ["}"], "File": "FISCAsmParser", "Func": "CreateImm", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12984, "Length": 56, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Size", "=", "RC", "->", "getSize", "(", ")", ";", "unsigned", "NeedAlign", "=", "RC", "->", "getAlignment", "(", ")", ";", "unsigned", "HasAlign", "=", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ";", "unsigned", "LoadOpc", ";", "if", "(", "NeedAlign", "<=", "HasAlign", ")", "LoadOpc", "=", "!", "Is128B", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "LoadOpc", "=", "!", "Is128B", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "B", ",", "It", ",", "DL", ",", "HII", ".", "get", "(", "LoadOpc", ")", ",", "DstLo", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";", "if", "(", "NeedAlign", "<=", "MinAlign", "(", "HasAlign", ",", "Size", ")", ")", "LoadOpc", "=", "!", "Is128B", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "LoadOpc", "=", "!", "Is128B", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "B", ",", "It", ",", "DL", ",", "HII", ".", "get", "(", "LoadOpc", ")", ",", "DstHi", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "Size", ")", ".", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";", "B", ".", "erase", "(", "It", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "HexagonFrameLowering2", "Func": "expandLoadVec2", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12985, "Length": 182, "Cover_Rate": 0.457286432160804, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasStdExtM", "(", ")", "const", "{", "return", "HasStdExtM", ";"], "ground_truth": ["}"], "File": "RISCVSubtarget", "Func": "hasStdExtM", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12986, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Offset", ".", "isExpr", "(", ")", ")", "{", "Inst", ".", "clear", "(", ")", ";", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "Offset", ".", "getExpr", "(", ")", ")", ")", ";", "}", "else", "{", "assert", "(", "Offset", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Offset", ".", "getImm", "(", ")", ")", ")", "{", "if", "(", "inMicro<ISA_LIT>Mode", "(", ")", ")", "Inst", ".", "setOpcode", "(", "has<ISA_LIT>32r6", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "}", "else", "{"], "ground_truth": ["if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Offset", ".", "getImm", "(", ")", ")", ")", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";"], "File": "MipsAsmParser22", "Func": "expandUncondBranchMMPseudo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12987, "Length": 136, "Cover_Rate": 0.39080459770114945, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCSymbol", "*", "Symbol", "=", "<NUM_LIT>", ";", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "Symbol", "=", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "Symbol", "=", "AP", ".", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ";", "break", ";"], "ground_truth": ["case", "MachineOperand", "::", "MO_BlockAddress", ":"], "File": "SparcMCInstLower3", "Func": "LowerSymbolOperand", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12988, "Length": 67, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SelectPatternFlavor", "MinSPF", "=", "matchSelectPattern", "(", "MinInst", ",", "MinLHS", ",", "MinRHS", ")", ".", "Flavor", ";", "if", "(", "MinSPF", "==", "SPF_SMIN", "&&", "PatternMatch", "::", "match", "(", "MinRHS", ",", "PatternMatch", "::", "m_ConstantInt", "(", "MinC", ")", ")", "&&", "MinC", "->", "getValue", "(", ")", "==", "(", "(", "-", "Imm", ")", "-", "<NUM_LIT>", ")", ")", "return", "true", ";", "}", "return", "false", ";", "}", ";", "if", "(", "isSSatMin", "(", "Inst", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "cast", "<", "Instruction", ">", "(", "Inst", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Inst", "->", "hasNUses", "(", "<NUM_LIT>", ")", "&&", "(", "isSSatMin", "(", "*", "Inst", "->", "user_begin", "(", ")", ")", "||", "isSSatMin", "(", "*", "(", "++", "Inst", "->", "user_begin", "(", ")", ")", ")", ")", ")", "return", "Inst", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo17", "Func": "isSSATMinMaxPattern", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12989, "Length": 132, "Cover_Rate": 0.5258964143426295, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fprintf", "(", "dump_file", ",", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ",", "INSN_UID", "(", "insn", ")", ",", "reg_names", "[", "cur_dest_reg", "]", ")", ";", "}", "CLEAR_HARD_REG_SET", "(", "unavailable", ")", ";", "if", "(", "frame_pointer_needed", ")", "{", "add_to_hard_reg_set", "(", "&", "unavailable", ",", "Pmode", ",", "FRAME_POINTER_REGNUM", ")", ";", "add_to_hard_reg_set", "(", "&", "unavailable", ",", "Pmode", ",", "HARD_FRAME_POINTER_REGNUM", ")", ";", "}", "mode", "=", "GET_MODE", "(", "SET_DEST", "(", "PATTERN", "(", "insn", ")", ")", ")", ";"], "ground_truth": ["for", "(", "reg", "=", "cur_parity", ";", "reg", "<", "FIRST_PSEUDO_REGISTER", ";", "reg", "+=", "<NUM_LIT>", ")", "add_to_hard_reg_set", "(", "&", "unavailable", ",", "mode", ",", "reg", ")", ";"], "File": "cortex-a57-fma-steering2", "Func": "rename", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12990, "Length": 88, "Cover_Rate": 0.37606837606837606, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PromoteAllocaImpl", "(", "TargetMachine", "&", "TM", ")", ":", "TM", "(", "TM", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUPromoteAlloca10", "Func": "AMDGPUPromoteAllocaImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12991, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>MachineFunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "CalleeSavedFrameSize", "(", "<NUM_LIT>", ")", ",", "ReturnAddrIndex", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "XNCMMachineFunctionInfo", "Func": "XNCMMachineFunctionInfo", "Target": "XNCM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12992, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "xtensa_function_value_regno_p", "(", "const", "unsigned", "int", "regno", ")", "{"], "ground_truth": ["return", "IN_RANGE", "(", "regno", ",", "GP_RETURN_FIRST", ",", "GP_RETURN_LAST", ")", ";"], "File": "xtensa1", "Func": "xtensa_function_value_regno_p", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12993, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "create<ISA_LIT>ELFObjectWriter", "(", "OS", ",", "false", ",", "true", ",", "OSABI", ")", ";"], "ground_truth": ["}"], "File": "SHUXIAsmBackend", "Func": "createObjectWriter", "Target": "SHUXI", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12994, "Length": 13, "Cover_Rate": 0.4482758620689655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>TargetInfo", "(", ")", "{", "RegisterTarget", "<", "Triple", "::", "x86", ",", "true", ">", "X", "(", "The<ISA_LIT>_32Target", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["RegisterTarget", "<", "Triple", "::", "x86_64", ",", "true", ">", "Y", "(", "The<ISA_LIT>_64Target", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "X86TargetInfo1", "Func": "LLVMInitializeX86TargetInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12995, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_p8_p16", "(", "poly16x4_t", "__a", ")", "{", "return", "(", "poly8x8_t", ")", "__builtin_neon_vreinterpretv8qiv4hi", "(", "(", "int16x4_t", ")", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vreinterpret_p8_p16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12996, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Function", "*", "F", "=", "CI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "Attribute", "Attr", "=", "F", "->", "getFnAttribute", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "Attr", ".", "getValueAsString", "(", ")", "==", "<STR_LIT>", ";"], "File": "AMDGPULibCalls1", "Func": "isUnsafeMath", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12997, "Length": 34, "Cover_Rate": 0.4788732394366197, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "getPrologueDeath", "(", "MachineFunction", "&", "MF", ",", "unsigned", "Reg", ")", "{", "bool", "IsLiveIn", "=", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "Reg", ")", ";", "return", "getKillRegState", "(", "!", "IsLiveIn", ")", ";"], "ground_truth": ["}"], "File": "AArch64FrameLowering (2)1", "Func": "getPrologueDeath", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12998, "Length": 34, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_avg_epu8", "(", "__m256i", "__W", ",", "__mmask32", "__U", ",", "__m256i", "__A", ",", "__m256i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m256i", ")", "__builtin_ia32_pavgb256_mask", "(", "(", "__v32qi", ")", "__A", ",", "(", "__v32qi", ")", "__B", ",", "(", "__v32qi", ")", "__W", ",", "(", "__mmask32", ")", "__U", ")", ";"], "File": "avx512vlbwintrin", "Func": "_mm256_mask_avg_epu8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12999, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", ";", "BlockI", "!=", "End", ";", "++", "BlockI", ")", "{", "MachineInstr", "&", "MI", "=", "*", "BlockI", ";", "if", "(", "promoteConstantOffsetToImm", "(", "MI", ",", "Visited", ",", "AnchorList", ")", ")", "Modified", "=", "true", ";", "if", "(", "MI", ".", "hasOrderedMemoryRef", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", ")", ";", "++", "BlockI", ";", "break", ";", "}", "const", "InstClassEnum", "InstClass", "=", "getInstClass", "(", "MI", ".", "getOpcode", "(", ")", ",", "*", "TII", ")", ";", "if", "(", "InstClass", "==", "UNKNOWN", ")", "continue", ";", "CombineInfo", "CI", ";", "CI", ".", "setMI", "(", "MI", ",", "*", "TII", ",", "*", "STM", ")", ";", "CI", ".", "Order", "=", "Order", "++", ";", "if", "(", "!", "CI", ".", "hasMergeableAddress", "(", "*", "MRI", ")", ")", "continue", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", ")", ";"], "File": "SILoadStoreOptimizer12", "Func": "collectMergeableInsts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13000, "Length": 130, "Cover_Rate": 0.4024767801857585, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MI", "->", "getDesc", "(", ")", ".", "isPredicable", "(", ")", ")", "{", "return", "false", ";", "}", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "ARCompactInstrInfo", "Func": "isPredicable", "Target": "ARCompact", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13001, "Length": 47, "Cover_Rate": 0.7580645161290323, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Node", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", "!=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "return", "false", ";", "SDNodeFlags", "Flags", "=", "Node", "->", "getFlags", "(", ")", ";", "if", "(", "ScalarBits", "==", "<NUM_LIT>", "&&", "!", "Flags", ".", "hasNoInfs", "(", ")", "&&", "IsUnsigned", ")", "return", "false", ";", "unsigned", "Opcode", ";", "switch", "(", "ScalarBits", ")", "{", "case", "<NUM_LIT>", ":", "Opcode", "=", "IsUnsigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "Opcode", "=", "IsUnsigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "}"], "ground_truth": ["SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", "{", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "CurDAG", "->", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", "}", ";"], "File": "ARMISelDAGToDAG10", "Func": "tryFP_TO_INT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13002, "Length": 119, "Cover_Rate": 0.43272727272727274, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printFI", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "using", "namespace", "llvm", "::", "<STR_LIT>", ";"], "ground_truth": ["unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";"], "File": "AMDGPUInstPrinter13", "Func": "printFI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13003, "Length": 43, "Cover_Rate": 0.6935483870967742, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "unsigned", "DescNumOps", "=", "MCII", "->", "get", "(", "Opc", ")", ".", "getNumOperands", "(", ")", ";", "if", "(", "MI", ".", "getNumOperands", "(", ")", "<", "DescNumOps", "&&", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "src0_modifiers", ")", "!=", "-", "<NUM_LIT>", ")", "insertNamedMCOperand", "(", "MI", ",", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", "::", "src0_modifiers", ")", ";", "if", "(", "MI", ".", "getNumOperands", "(", ")", "<", "DescNumOps", "&&", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "src1_modifiers", ")", "!=", "-", "<NUM_LIT>", ")", "insertNamedMCOperand", "(", "MI", ",", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", "::", "src1_modifiers", ")", ";", "return", "isValidDPP8", "(", "MI", ")", "?", "MCDisassembler", "::", "Success", ":", "MCDisassembler", "::", "SoftFail", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler1", "Func": "convertDPP8Inst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13004, "Length": 114, "Cover_Rate": 0.8321167883211679, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<STR_LIT>", "InvCC", "=", "changeICMPPredTo<ISA_LIT>CC", "(", "CmpInst", "::", "getInversePredicate", "(", "(", "CmpInst", "::", "Predicate", ")", "Pred", ")", ")", ";", "auto", "I", "=", "MIRBuilder", ".", "buildInstr", "(", "<STR_LIT>", ",", "{", "DefReg", "}", ",", "{", "Register", "(", "<STR_LIT>", ")", ",", "Register", "(", "<STR_LIT>", ")", "}", ")", ".", "addImm", "(", "InvCC", ")", ";"], "ground_truth": ["constrainSelectedInstRegOperands", "(", "*", "I", ",", "TII", ",", "TRI", ",", "RBI", ")", ";"], "File": "AArch64InstructionSelector10", "Func": "emitCSetForICMP", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13005, "Length": 62, "Cover_Rate": 0.6595744680851063, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "CPELogAlign", "=", "getCPELogAlign", "(", "*", "U", ".", "CPEMI", ")", ";", "unsigned", "CPEOffset", "=", "BBInfo", "[", "Water", "->", "getNumber", "(", ")", "]", ".", "postOffset", "(", "CPELogAlign", ")", ";", "unsigned", "NextBlockOffset", ",", "NextBlockLogAlignment", ";", "MachineFunction", "::", "const_iterator", "NextBlock", "=", "++", "Water", "->", "getIterator", "(", ")", ";", "if", "(", "NextBlock", "==", "MF", "->", "end", "(", ")", ")", "{", "NextBlockOffset", "=", "BBInfo", "[", "Water", "->", "getNumber", "(", ")", "]", ".", "postOffset", "(", ")", ";", "NextBlockLogAlignment", "=", "<NUM_LIT>", ";", "}", "else", "{", "NextBlockOffset", "=", "BBInfo", "[", "NextBlock", "->", "getNumber", "(", ")", "]", ".", "Offset", ";", "NextBlockLogAlignment", "=", "NextBlock", "->", "getLogAlignment", "(", ")", ";", "}", "unsigned", "Size", "=", "U", ".", "CPEMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["unsigned", "CPEEnd", "=", "CPEOffset", "+", "Size", ";"], "File": "MipsConstantIslandPass17", "Func": "isWaterInRange", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13006, "Length": 123, "Cover_Rate": 0.6307692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", "<<", "Lmul", ";", "}", "else", "{", "Lmul", "=", "<NUM_LIT>", "<<", "Lmul", ";", "O", "<<", "<STR_LIT>", "<<", "Lmul", ";", "}", "bool", "TailAgnostic", "=", "Imm", "&", "<NUM_LIT>", ";", "bool", "MaskedoffAgnostic", "=", "Imm", "&", "<NUM_LIT>", ";", "if", "(", "TailAgnostic", ")", "O", "<<", "<STR_LIT>", ";", "else", "O", "<<", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "MaskedoffAgnostic", ")", "O", "<<", "<STR_LIT>", ";"], "File": "RISCVInstPrinter18", "Func": "printVTypeI", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13007, "Length": 57, "Cover_Rate": 0.35185185185185186, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isLegalTypeAndAlignment", "(", "Ty", "->", "getNumElements", "(", ")", ",", "Ty", "->", "getScalarSizeInBits", "(", ")", ",", "Alignment", ")", ")", "return", "nullptr", ";", "lookThroughBitcast", "(", "Ptr", ")", ";", "assert", "(", "Ptr", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", "&&", "<STR_LIT>", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "I", "->", "getContext", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "I", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "I", "->", "getDebugLoc", "(", ")", ")", ";", "Value", "*", "Store", "=", "tryCreateMaskedScatterOffset", "(", "I", ",", "Ptr", ",", "Builder", ")", ";"], "ground_truth": ["if", "(", "!", "Store", ")", "Store", "=", "tryCreateMaskedScatterBase", "(", "I", ",", "Ptr", ",", "Builder", ")", ";"], "File": "MVEGatherScatterLowering", "Func": "lowerScatter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13008, "Length": 102, "Cover_Rate": 0.4834123222748815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "Const", ")", "{", "assert", "(", "ConstVal", "!=", "-", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "++", "ConstVal", ";", "TCC", "=", "<STR_LIT>", ";", "break", ";", "}", "Const", "=", "nullptr", ";", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "TCC", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Const", "=", "nullptr", ";", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "LHS", "=", "EmitFlipSign", "(", "DL", ",", "LHS", ",", "DAG", ")", ";", "if", "(", "Const", ")", "ConstVal", "^=", "SignVal", ";", "else", "RHS", "=", "EmitFlipSign", "(", "DL", ",", "RHS", ",", "DAG", ")", ";", "TCC", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Const", "=", "nullptr", ";", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "LHS", "=", "EmitFlipSign", "(", "DL", ",", "LHS", ",", "DAG", ")", ";", "if", "(", "Const", ")", "ConstVal", "^=", "SignVal", ";", "else", "RHS", "=", "EmitFlipSign", "(", "DL", ",", "RHS", ",", "DAG", ")", ";", "TCC", "=", "<STR_LIT>", ";", "break", ";", "}", "switch", "(", "TCC", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "VT", "!=", "<STR_LIT>", "&&", "Const", ")", "{"], "ground_truth": ["Opc", "=", "<STR_LIT>", ";"], "File": "Z80ISelLowering2", "Func": "EmitCmp", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13009, "Length": 210, "Cover_Rate": 0.3595890410958904, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MOp", ".", "isGlobal", "(", ")", ")", "return", "false", ";"], "ground_truth": ["auto", "*", "CalleeFn", "=", "dyn_cast", "<", "Function", ">", "(", "MOp", ".", "getGlobal", "(", ")", ")", ";"], "File": "X86IndirectBranchTracking16", "Func": "IsCallReturnTwice", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13010, "Length": 28, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["EXPAND", "(", "<STR_LIT>", ")", ";"], "File": "AVRExpandPseudoInsts1", "Func": "expandMI", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13011, "Length": 178, "Cover_Rate": 0.35177865612648224, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "(", "const", "Function", "&", "F", ",", "const", "GCNSubtarget", "&", "ST", ")", "{", "*", "this", "=", "getDefaultForCallingConv", "(", "F", ".", "getCallingConv", "(", ")", ")", ";"], "ground_truth": ["StringRef", "IEEEAttr", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", ";"], "File": "AMDGPUBaseInfo42", "Func": "SIModeRegisterDefaults", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13012, "Length": 39, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "if", "(", "DL", ".", "getTypeStoreSize", "(", "Arg", ".", "getType", "(", ")", ")", ".", "isZero", "(", ")", ")", "continue", ";", "ArgInfo", "OrigArg", "{", "VRegs", "[", "i", "]", ",", "Arg", ",", "i", "}", ";", "setArgFlags", "(", "OrigArg", ",", "i", "+", "AttributeList", "::", "FirstArgIndex", ",", "DL", ",", "F", ")", ";", "if", "(", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "SwiftAsync", ")", ")", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", "->", "setHasSwiftAsyncContext", "(", "true", ")", ";", "splitToValueTypes", "(", "OrigArg", ",", "SplitArgs", ",", "DL", ",", "F", ".", "getCallingConv", "(", ")", ")", ";", "++", "i", ";", "}", "if", "(", "!", "MBB", ".", "empty", "(", ")", ")", "MIRBuilder", ".", "setInstr", "(", "*", "MBB", ".", "begin", "(", ")", ")", ";", "const", "<ISA_LIT>TargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "<ISA_LIT>TargetLowering", ">", "(", ")", ";", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "F", ".", "getCallingConv", "(", ")", ",", "false", ")", ";", "<ISA_LIT>IncomingValueAssigner", "Assigner", "(", "AssignFn", ",", "AssignFn", ")", ";", "FormalArgHandler", "Handler", "(", "MIRBuilder", ",", "MRI", ")", ";", "if", "(", "!", "determineAndHandleAssignments", "(", "Handler", ",", "Assigner", ",", "SplitArgs", ",", "MIRBuilder", ",", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ")", "return", "false", ";", "<ISA_LIT>FunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "uint64_t", "StackOffset", "=", "Assigner", ".", "StackOffset", ";", "if", "(", "F", ".", "isVarArg", "(", ")", ")", "{", "auto", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "if", "(", "!", "Subtarget", ".", "isTargetDarwin", "(", ")", ")", "{", "return", "false", ";", "}", "StackOffset", "=", "alignTo", "(", "Assigner", ".", "StackOffset", ",", "Subtarget", ".", "isTargetILP32", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "auto", "&", "MFI", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getFrameInfo", "(", ")", ";", "FuncInfo", "->", "setVarArgsStackIndex", "(", "MFI", ".", "CreateFixedObject", "(", "<NUM_LIT>", ",", "StackOffset", ",", "true", ")", ")", ";", "}", "if", "(", "doesCalleeRestoreStack", "(", "F", ".", "getCallingConv", "(", ")", ",", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", ")", ")", "{", "StackOffset", "=", "alignTo", "(", "StackOffset", ",", "<NUM_LIT>", ")", ";", "FuncInfo", "->", "setArgumentStackToRestore", "(", "StackOffset", ")", ";", "}", "FuncInfo", "->", "setBytesInStackArgArea", "(", "StackOffset", ")", ";", "auto", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "if", "(", "Subtarget", ".", "hasCustomCallingConv", "(", ")", ")", "Subtarget", ".", "getRegisterInfo", "(", ")", "->", "UpdateCustomCalleeSavedRegs", "(", "MF", ")", ";"], "ground_truth": ["handleMustTailForwardedRegisters", "(", "MIRBuilder", ",", "AssignFn", ")", ";"], "File": "AArch64CallLowering13", "Func": "lowerFormalArguments", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13013, "Length": 391, "Cover_Rate": 0.8028747433264887, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_psubusb256_mask", "(", "(", "__v32qi", ")", "__A", ",", "(", "__v32qi", ")", "__B", ",", "(", "__v32qi", ")", "_mm256_setzero_si256", "(", ")", ",", "(", "__mmask32", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin", "Func": "_mm256_maskz_subs_epu8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13014, "Length": 30, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ResolveInfo", "*", "rsym", "=", "pReloc", ".", "symInfo", "(", ")", ";", "int64_t", "result", ";", "Relocator", "::", "Address", "S", "=", "pReloc", ".", "symValue", "(", ")", ";", "Relocator", "::", "DWord", "A", "=", "pReloc", ".", "addend", "(", ")", ";", "Relocator", "::", "DWord", "P", "=", "pReloc", ".", "place", "(", ")", ";", "FragmentRef", "&", "target_fragref", "=", "pReloc", ".", "targetRef", "(", ")", ";", "Fragment", "*", "target_frag", "=", "target_fragref", ".", "frag", "(", ")", ";", "LDSection", "&", "target_sect", "=", "target_frag", "->", "getParent", "(", ")", "->", "getSection", "(", ")", ";", "result", "=", "(", "int64_t", ")", "(", "S", "+", "A", "-", "P", ")", ";", "if", "(", "(", "llvm", "::", "ELF", "::", "SHF_ALLOC", "&", "target_sect", ".", "flag", "(", ")", ")", "==", "<NUM_LIT>", ")", "{", "return", "applyRel", "(", "pReloc", ",", "result", ")", ";", "}", "if", "(", "!", "rsym", "->", "isLocal", "(", ")", ")", "{"], "ground_truth": ["if", "(", "rsym", "->", "reserved", "(", ")", "&", "<ISA_LIT>Relocator", "::", "ReservePLT", ")", "{"], "File": "HexagonRelocator", "Func": "relocPCREL", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13015, "Length": 144, "Cover_Rate": 0.7058823529411765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "getThe<ISA_LIT>64Target", "(", ")", ",", "create<ISA_LIT>Disassembler", ")", ";"], "ground_truth": ["}"], "File": "RISCVDisassembler", "Func": "LLVMInitializeRISCVDisassembler", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13016, "Length": 12, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetELFStreamer", "::", "EmitAMDKernelCodeT", "(", "const", "amd_kernel_code_t", "&", "Header", ")", "{", "MCStreamer", "&", "OS", "=", "getStreamer", "(", ")", ";"], "ground_truth": ["OS", ".", "PushSection", "(", ")", ";"], "File": "AMDGPUTargetStreamer", "Func": "EmitAMDKernelCodeT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13017, "Length": 25, "Cover_Rate": 0.4716981132075472, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasCondMov", ";"], "ground_truth": ["}"], "File": "MipsSubtarget11", "Func": "hasCondMov", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13018, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", ";"], "ground_truth": ["errs", "(", ")", ".", "write_hex", "(", "Word", ")", "<<", "<STR_LIT>", ")", ";"], "File": "MipsCodeEmitter1", "Func": "emitWordLE", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13019, "Length": 20, "Cover_Rate": 0.5405405405405406, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Info", ".", "ptrVal", "=", "CI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "align", "=", "<NUM_LIT>", ";", "const", "ConstantInt", "*", "Vol", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Info", ".", "vol", "=", "!", "Vol", "||", "!", "Vol", "->", "isNullValue", "(", ")", ";", "Info", ".", "readMem", "=", "true", ";", "Info", ".", "writeMem", "=", "true", ";", "return", "true", ";", "}", "default", ":"], "ground_truth": ["return", "false", ";"], "File": "SIISelLowering114", "Func": "getTgtMemIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13020, "Length": 70, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "consumeArguments", "(", "size_t", "NumSlots", ")", "{", "assert", "(", "NumSlots", "<=", "Data", ".", "size", "(", ")", ")", ";", "Data", ".", "erase", "(", "std", "::", "begin", "(", "Data", ")", ",", "std", "::", "begin", "(", "Data", ")", "+", "NumSlots", ")", ";"], "ground_truth": ["}"], "File": "TVMStack", "Func": "consumeArguments", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13021, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "Opcode", "==", "Instruction", "::", "Load", "&&", "!", "isLegalMaskedGather", "(", "SrcVTy", ",", "MaybeAlign", "(", "Alignment", ")", ")", ")", "||", "(", "Opcode", "==", "Instruction", "::", "Store", "&&", "!", "isLegalMaskedScatter", "(", "SrcVTy", ",", "MaybeAlign", "(", "Alignment", ")", ")", ")", ")", "Scalarize", "=", "true", ";", "if", "(", "ST", "->", "hasAVX512", "(", ")", "&&", "(", "VF", "==", "<NUM_LIT>", "||", "(", "VF", "==", "<NUM_LIT>", "&&", "!", "ST", "->", "hasVLX", "(", ")", ")", ")", ")", "Scalarize", "=", "true", ";"], "ground_truth": ["if", "(", "Scalarize", ")", "return", "getGSScalarCost", "(", "Opcode", ",", "SrcVTy", ",", "VariableMask", ",", "Alignment", ",", "AddressSpace", ")", ";"], "File": "X86TargetTransformInfo38", "Func": "getGatherScatterOpCost", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13022, "Length": 93, "Cover_Rate": 0.36328125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SrcTy", "==", "DestTy", ")", "return", "Val", ";", "if", "(", "HST", ".", "isTypeForHVX", "(", "SrcTy", ",", "true", ")", ")", "{", "if", "(", "cast", "<", "VectorType", ">", "(", "SrcTy", ")", "->", "getElementType", "(", ")", "==", "BoolTy", ")", "{", "<STR_LIT>", "TC", "=", "HwLen", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Function", "*", "FI", "=", "<STR_LIT>", "(", "F", ".", "getParent", "(", ")", ",", "TC", ",", "{", "DestTy", ",", "Val", "->", "getType", "(", ")", "}", ")", ";", "return", "Builder", ".", "CreateCall", "(", "FI", ",", "{", "Val", "}", ")", ";", "}", "return", "Builder", ".", "CreateBitCast", "(", "Val", ",", "DestTy", ")", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", ";", "SmallVector", "<", "Value", "*", ",", "<NUM_LIT>", ">", "IntOps", ";", "for", "(", "Value", "*", "A", ":", "Args", ")", "IntOps", ".", "push_back", "(", "getCast", "(", "Builder", ",", "A", ",", "getTypeForIntrin", "(", "A", "->", "getType", "(", ")", ")", ")", ")", ";", "Function", "*", "FI", "=", "<STR_LIT>", "(", "F", ".", "getParent", "(", ")", ",", "IntID", ")", ";", "Value", "*", "Call", "=", "Builder", ".", "CreateCall", "(", "FI", ",", "IntOps", ")", ";", "Type", "*", "CallTy", "=", "Call", "->", "getType", "(", ")", ";", "if", "(", "CallTy", "==", "RetTy", ")", "return", "Call", ";", "assert", "(", "HST", ".", "isTypeForHVX", "(", "CallTy", ",", "true", ")", ")", ";", "if", "(", "cast", "<", "VectorType", ">", "(", "CallTy", ")", "->", "getElementType", "(", ")", "==", "BoolTy", ")", "return", "getCast", "(", "Builder", ",", "Call", ",", "RetTy", ")", ";"], "ground_truth": ["return", "Builder", ".", "CreateBitCast", "(", "Call", ",", "RetTy", ")", ";"], "File": "HexagonVectorCombine", "Func": "createHvxIntrinsic", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13023, "Length": 238, "Cover_Rate": 0.5162689804772235, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "MI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "auto", "IsVALUFn", "=", "[", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "<ISA_LIT>InstrInfo", "::", "isVALU", "(", "*", "MI", ")", "&&", "!", "<ISA_LIT>InstrInfo", "::", "isMAI", "(", "*", "MI", ")", ";", "}", ";", "return", "getWaitStatesSinceDef", "(", "Reg", ",", "IsVALUFn", ",", "<NUM_LIT>", ")", "<", "std", "::", "numeric_limits", "<", "int", ">", "::", "max", "(", ")", ";", "}", ";", "WaitStatesNeededForUse", "=", "VALUWriteAccVgprRdWrLdStDepVALUWaitStates", "-", "getWaitStatesSince", "(", "IsVALUAccVgprRdWrCheckFn", ",", "MaxWaitStates", ")", ";", "WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "WaitStatesNeededForUse", ")", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer3", "Func": "checkMAILdStHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13024, "Length": 98, "Cover_Rate": 0.3563636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "AddressOf", ";"], "ground_truth": ["}"], "File": "X86Operand (2)", "Func": "needAddressOf", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13025, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SIInsertWaits15", "Func": "getPassName", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13026, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "is128BitLaneRepeatedShuffleMask", "(", "<STR_LIT>", ",", "Mask", ",", "RepeatedMask", ")", ")", "{", "assert", "(", "RepeatedMask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "isShuffleEquivalent", "(", "Mask", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ")", ";", "if", "(", "isShuffleEquivalent", "(", "Mask", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ")", ";", "if", "(", "isSingleInputShuffleMask", "(", "Mask", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "RepeatedMask", ",", "DAG", ")", ")", ";", "if", "(", "isShuffleEquivalent", "(", "Mask", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ")", ";", "if", "(", "isShuffleEquivalent", "(", "Mask", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "if", "(", "RepeatedMask", "[", "i", "]", ">=", "<NUM_LIT>", ")", "RepeatedMask", "[", "i", "]", "-=", "<NUM_LIT>", ";", "return", "lowerVectorShuffleWithSHUFPS", "(", "DL", ",", "<STR_LIT>", ",", "RepeatedMask", ",", "V1", ",", "V2", ",", "DAG", ")", ";", "}", "if", "(", "isSingleInputShuffleMask", "(", "Mask", ")", ")", "{", "SDValue", "VPermMask", "[", "<NUM_LIT>", "]", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "VPermMask", "[", "i", "]", "=", "Mask", "[", "i", "]", "<", "<NUM_LIT>", "?", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ":", "DAG", ".", "getConstant", "(", "Mask", "[", "i", "]", ",", "<STR_LIT>", ")", ";", "if", "(", "!", "is128BitLaneCrossingShuffleMask", "(", "<STR_LIT>", ",", "Mask", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "VPermMask", ")", ")", ";"], "ground_truth": ["if", "(", "Subtarget", "->", "hasAVX2", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "VPermMask", ")", ")", ",", "V1", ")", ";"], "File": "X86ISelLowering (2)4", "Func": "lowerV8F32VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13027, "Length": 394, "Cover_Rate": 0.5701881331403763, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "SelectAddrModeIndexedU6S128", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "OffImm", ")", "{"], "ground_truth": ["return", "SelectAddrModeIndexedBitWidth", "(", "N", ",", "false", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "Base", ",", "OffImm", ")", ";"], "File": "AArch64ISelDAGToDAG (2)2", "Func": "SelectAddrModeIndexedU6S128", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13028, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "SPRRegisterList", ":", "Registers", "=", "o", ".", "Registers", ";", "break", ";", "case", "CoprocNum", ":", "case", "CoprocReg", ":", "Cop", "=", "o", ".", "Cop", ";", "break", ";", "case", "Immediate", ":", "Imm", "=", "o", ".", "Imm", ";", "break", ";", "case", "MemBarrierOpt", ":", "MBOpt", "=", "o", ".", "MBOpt", ";", "break", ";", "case", "Memory", ":"], "ground_truth": ["Mem", "=", "o", ".", "Mem", ";"], "File": "ARMAsmParser8", "Func": "ARMOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13029, "Length": 56, "Cover_Rate": 0.35668789808917195, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FastISel", "::", "selectBranch", "(", "const", "Instruction", "*", "I", ")", "{", "const", "BranchInst", "*", "BI", "=", "cast", "<", "BranchInst", ">", "(", "I", ")", ";", "if", "(", "BI", "->", "isUnconditional", "(", ")", ")", "{", "MachineBasicBlock", "*", "MSucc", "=", "FuncInfo", ".", "MBBMap", "[", "BI", "->", "getSuccessor", "(", "<NUM_LIT>", ")", "]", ";", "fastEmitBranch", "(", "MSucc", ",", "BI", "->", "getDebugLoc", "(", ")", ")", ";", "return", "true", ";", "}", "MachineBasicBlock", "*", "TBB", "=", "FuncInfo", ".", "MBBMap", "[", "BI", "->", "getSuccessor", "(", "<NUM_LIT>", ")", "]", ";", "MachineBasicBlock", "*", "FBB", "=", "FuncInfo", ".", "MBBMap", "[", "BI", "->", "getSuccessor", "(", "<NUM_LIT>", ")", "]", ";", "if", "(", "const", "CmpInst", "*", "CI", "=", "dyn_cast", "<", "CmpInst", ">", "(", "BI", "->", "getCondition", "(", ")", ")", ")", "{", "if", "(", "CI", "->", "hasOneUse", "(", ")", "&&", "isValueAvailable", "(", "CI", ")", ")", "{", "CmpInst", "::", "Predicate", "Predicate", "=", "optimizeCmpPredicate", "(", "CI", ")", ";", "switch", "(", "Predicate", ")", "{", "default", ":", "break", ";", "case", "CmpInst", "::", "FCMP_FALSE", ":", "fastEmitBranch", "(", "FBB", ",", "DbgLoc", ")", ";", "return", "true", ";", "case", "CmpInst", "::", "FCMP_TRUE", ":", "fastEmitBranch", "(", "TBB", ",", "DbgLoc", ")", ";", "return", "true", ";", "}", "if", "(", "emitCompareAndBranch", "(", "BI", ")", ")", "return", "true", ";", "if", "(", "FuncInfo", ".", "MBB", "->", "isLayoutSuccessor", "(", "TBB", ")", ")", "{", "std", "::", "swap", "(", "TBB", ",", "FBB", ")", ";", "Predicate", "=", "CmpInst", "::", "getInversePredicate", "(", "Predicate", ")", ";", "}", "if", "(", "!", "emitCmp", "(", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "CI", "->", "isUnsigned", "(", ")", ")", ")", "return", "false", ";", "<STR_LIT>", "CC", "=", "getCompareCC", "(", "Predicate", ")", ";", "<STR_LIT>", "ExtraCC", "=", "<STR_LIT>", ";", "switch", "(", "Predicate", ")", "{", "default", ":", "break", ";", "case", "CmpInst", "::", "FCMP_UEQ", ":", "ExtraCC", "=", "<STR_LIT>", ";", "CC", "=", "<STR_LIT>", ";", "break", ";", "case", "CmpInst", "::", "FCMP_ONE", ":", "ExtraCC", "=", "<STR_LIT>", ";", "CC", "=", "<STR_LIT>", ";", "break", ";", "}", "assert", "(", "(", "CC", "!=", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "ExtraCC", "!=", "<STR_LIT>", ")", "{", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "ExtraCC", ")", ".", "addMBB", "(", "TBB", ")", ";", "}", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "CC", ")", ".", "addMBB", "(", "TBB", ")", ";", "finishCondBranch", "(", "BI", "->", "getParent", "(", ")", ",", "TBB", ",", "FBB", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AArch64FastISel (2)", "Func": "selectBranch", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13030, "Length": 401, "Cover_Rate": 0.5025062656641605, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vhsubq_x_n_u16", "(", "uint16x8_t", "__a", ",", "uint16_t", "__b", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__builtin_mve_vhsubq_m_n_uv8hi", "(", "__arm_vuninitializedq_u16", "(", ")", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vhsubq_x_n_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13031, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Outs", ",", "LLVMContext", "&", "Context", ")", "const", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "MF", ",", "RVLocs", ",", "Context", ")", ";", "if", "(", "!", "CCInfo", ".", "CheckReturn", "(", "Outs", ",", "RetCC_<ISA_LIT>", ")", ")", "{", "return", "false", ";", "}", "if", "(", "CCInfo", ".", "getNextStackOffset", "(", ")", "!=", "<NUM_LIT>", "&&", "isVarArg", ")", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "TOYISelLowering1", "Func": "CanLowerReturn", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13032, "Length": 87, "Cover_Rate": 0.9354838709677419, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CPU", "=", "select<ISA_LIT>CPU", "(", "TT", ",", "CPU", ")", ";", "MCSubtargetInfo", "*", "X", "=", "new", "MCSubtargetInfo", "(", ")", ";", "Init<ISA_LIT>MCSubtargetInfo", "(", "X", ",", "TT", ",", "CPU", ",", "FS", ")", ";"], "ground_truth": ["return", "X", ";"], "File": "MipsMCTargetDesc", "Func": "createMipsMCSubtargetInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13033, "Length": 32, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>HazardRecognizer", "::", "EmitInstruction", "(", "SUnit", "*", "SU", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "if", "(", "isPseudo", "(", "SU", ")", ")", "return", ";", "if", "(", "emitMove", "(", "SU", ")", ")", "return", ";", "Hzd", "->", "book", "(", "getUnitIndex", "(", "SU", ")", ",", "getExtraUse", "(", "SU", ")", ")", ";"], "ground_truth": ["}"], "File": "TMS320C64XHazardRecognizer", "Func": "EmitInstruction", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 13034, "Length": 53, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "auto", "*", "Element", "=", "dyn_cast_or_null", "<", "DINode", ">", "(", "Elements", "[", "I", "]", ")", ")", "if", "(", "Element", "->", "getTag", "(", ")", "==", "dwarf", "::", "DW_TAG_subrange_type", ")", "{", "const", "DISubrange", "*", "SR", "=", "cast", "<", "DISubrange", ">", "(", "Element", ")", ";", "auto", "*", "CI", "=", "SR", "->", "getCount", "(", ")", ".", "dyn_cast", "<", "ConstantInt", "*", ">", "(", ")", ";", "int64_t", "Count", "=", "CI", "->", "getSExtValue", "(", ")", ";", "auto", "TypeEntry", "=", "llvm", "::", "make_unique", "<", "BTFTypeArray", ">", "(", "ElemTypeId", ",", "Count", ")", ";", "if", "(", "I", "==", "<NUM_LIT>", ")", "ElemTypeId", "=", "addType", "(", "std", "::", "move", "(", "TypeEntry", ")", ",", "CTy", ")", ";", "else", "ElemTypeId", "=", "addType", "(", "std", "::", "move", "(", "TypeEntry", ")", ")", ";"], "ground_truth": ["}"], "File": "BTFDebug31", "Func": "visitArrayType", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13035, "Length": 119, "Cover_Rate": 0.44569288389513106, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>FastISel", "(", "FunctionLoweringInfo", "&", "funcInfo", ",", "const", "TargetLibraryInfo", "*", "libInfo", ")", ":", "FastISel", "(", "funcInfo", ",", "libInfo", ")", ",", "M", "(", "const_cast", "<", "Module", "&", ">", "(", "*", "funcInfo", ".", "Fn", "->", "getParent", "(", ")", ")", ")", ",", "TM", "(", "funcInfo", ".", "MF", "->", "getTarget", "(", ")", ")", ",", "TII", "(", "*", "TM", ".", "getInstrInfo", "(", ")", ")", ",", "TLI", "(", "*", "TM", ".", "getTargetLowering", "(", ")", ")", "{", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "AFI", "=", "funcInfo", ".", "MF", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "isThumb2", "=", "AFI", "->", "isThumbFunction", "(", ")", ";"], "ground_truth": ["Context", "=", "&", "funcInfo", ".", "Fn", "->", "getContext", "(", ")", ";"], "File": "ARMFastISel (2)", "Func": "ARMFastISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13036, "Length": 114, "Cover_Rate": 0.991304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getMaxFlatWorkGroupSize", "(", ")", "const", "{"], "ground_truth": ["return", "<STR_LIT>", "::", "getMaxFlatWorkGroupSize", "(", "SubtargetFeatureBits", ")", ";"], "File": "AMDGPUSubtarget", "Func": "getMaxFlatWorkGroupSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13037, "Length": 14, "Cover_Rate": 0.8235294117647058, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint8x8_t", ")", "(", "__a", "==", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vceqz_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13038, "Length": 11, "Cover_Rate": 0.6470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "SExt", ")", ")", "Flags", ".", "setSExt", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "ZExt", ")", ")", "Flags", ".", "setZExt", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "InReg", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "StructRet", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "Nest", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "ByVal", ")", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "(", "*", "i", ")", "->", "getType", "(", ")", ";", "MVT", "ArgVT", ";", "if", "(", "!", "isTypeLegal", "(", "ArgTy", ",", "ArgVT", ")", "&&", "ArgVT", "!=", "<STR_LIT>", "&&", "ArgVT", "!=", "<STR_LIT>", "&&", "ArgVT", "!=", "<STR_LIT>", ")", "return", "false", ";", "unsigned", "Arg", "=", "getRegForValue", "(", "*", "i", ")", ";", "if", "(", "Arg", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "OriginalAlignment", "=", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "Args", ".", "push_back", "(", "*", "i", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "RegArgs", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ",", "isVarArg", ")", ")", "return", "false", ";", "bool", "UseReg", "=", "false", ";", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "Callee", ")", ";", "if", "(", "!", "GV", "||", "Enable<ISA_LIT>LongCalls", ")", "UseReg", "=", "true", ";", "unsigned", "CalleeReg", "=", "<NUM_LIT>", ";", "if", "(", "UseReg", ")", "{", "if", "(", "IntrMemName", ")", "CalleeReg", "=", "getLibcallReg", "(", "IntrMemName", ")", ";", "else", "CalleeReg", "=", "getRegForValue", "(", "Callee", ")", ";", "if", "(", "CalleeReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "}", "unsigned", "CallOpc", "=", "<ISA_LIT>SelectCallOp", "(", "UseReg", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "CallOpc", ")", ")", ";", "unsigned", "char", "OpFlags", "=", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "OpFlags", "=", "<STR_LIT>", ";"], "File": "ARMFastISel (2)", "Func": "SelectCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13039, "Length": 357, "Cover_Rate": 0.38636363636363635, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op", "=", "peekThroughBitcasts", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "Op", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Op1", "=", "peekThroughBitcasts", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Op1", ".", "getValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Op0", "=", "peekThroughBitcasts", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "EltBits", "=", "Op1", ".", "getScalarValueSizeInBits", "(", ")", ";"], "ground_truth": ["auto", "isSignBitValue", "=", "[", "&", "]", "(", "const", "ConstantFP", "*", "C", ")", "{"], "File": "X86ISelLowering115", "Func": "isFNEG", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13040, "Length": 120, "Cover_Rate": 0.36253776435045315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "i", ";", "}", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "<ISA_LIT>Operand", "::", "ImmTyOffset", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "<ISA_LIT>Operand", "::", "ImmTyGDS", ")", ";", "if", "(", "!", "GDSOnly", ")", "{", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "<ISA_LIT>Operand", "::", "ImmTyGDS", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser10", "Func": "cvtDS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13041, "Length": 59, "Cover_Rate": 0.3105263157894737, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "And", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "SDValue", "Op0", "=", "And", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "And", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Op0", "=", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Op1", "=", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "LHS", ",", "RHS", ";", "if", "(", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "isOneConstant", "(", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "unsigned", "BitWidth", "=", "Op0", ".", "getValueSizeInBits", "(", ")", ";", "unsigned", "AndBitWidth", "=", "And", ".", "getValueSizeInBits", "(", ")", ";", "if", "(", "BitWidth", ">", "AndBitWidth", ")", "{", "KnownBits", "Known", "=", "DAG", ".", "computeKnownBits", "(", "Op0", ")", ";", "if", "(", "Known", ".", "countMinLeadingZeros", "(", ")", "<", "BitWidth", "-", "AndBitWidth", ")", "return", "SDValue", "(", ")", ";", "}", "LHS", "=", "Op1", ";", "RHS", "=", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "}", "else", "if", "(", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "ConstantSDNode", "*", "AndRHS", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op1", ")", ";", "uint64_t", "AndRHSVal", "=", "AndRHS", "->", "getZExtValue", "(", ")", ";", "SDValue", "AndLHS", "=", "Op0", ";", "if", "(", "AndRHSVal", "==", "<NUM_LIT>", "&&", "AndLHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "LHS", "=", "AndLHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "RHS", "=", "AndLHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "bool", "OptForSize", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ".", "optForSize", "(", ")", ";", "if", "(", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "AndRHSVal", ")", "||", "(", "OptForSize", "&&", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "AndRHSVal", ")", ")", ")", "&&", "isPowerOf2_64", "(", "AndRHSVal", ")", ")", "{", "LHS", "=", "AndLHS", ";"], "ground_truth": ["RHS", "=", "DAG", ".", "getConstant", "(", "Log2_64_Ceil", "(", "AndRHSVal", ")", ",", "dl", ",", "LHS", ".", "getValueType", "(", ")", ")", ";"], "File": "X86ISelLowering187", "Func": "LowerAndToBT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13042, "Length": 334, "Cover_Rate": 0.8329177057356608, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SectMap", "::", "const_iterator", "it", "=", "m_SectToExData", ".", "find", "(", "&", "pSect", ")", ";", "if", "(", "it", "==", "m_SectToExData", ".", "end", "(", ")", ")", "{"], "ground_truth": ["return", "NULL", ";"], "File": "ARMException", "Func": "getByExSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13043, "Length": 27, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "GlobalVariable", "&", "GV", ":", "M", ".", "globals", "(", ")", ")", "{", "if", "(", "GV", ".", "hasLocalLinkage", "(", ")", ")", "{", "GV", ".", "setName", "(", "cleanUpName", "(", "GV", ".", "getName", "(", ")", ")", ")", ";", "}", "}", "for", "(", "Function", "&", "F", ":", "M", ".", "functions", "(", ")", ")", "if", "(", "F", ".", "hasLocalLinkage", "(", ")", ")", "F", ".", "setName", "(", "cleanUpName", "(", "F", ".", "getName", "(", ")", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "NVPTXAssignValidGlobalNames", "Func": "runOnModule", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13044, "Length": 75, "Cover_Rate": 0.872093023255814, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DenseSet", "<", "unsigned", ">", "NopInserted", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "for", "(", "auto", "MI", "=", "MBB", ".", "begin", "(", ")", ";", "MI", "!=", "MBB", ".", "end", "(", ")", ";", "++", "MI", ")", "{", "if", "(", "MI", "->", "isDebugValue", "(", ")", "||", "!", "MI", "->", "getDebugLoc", "(", ")", ")", "continue", ";", "auto", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "NopInserted", ".", "find", "(", "DL", ".", "getLine", "(", ")", ")", "==", "NopInserted", ".", "end", "(", ")", ")", "{"], "ground_truth": ["BuildMI", "(", "MBB", ",", "*", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "File": "SIDebuggerInsertNops5", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13045, "Length": 106, "Cover_Rate": 0.527363184079602, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "delete", "HTScope", ";"], "ground_truth": ["}"], "File": "MipsOptimizePICCall", "Func": "postVisit", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13046, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineLocation", "<ISA_LIT>AsmPrinter", "::", "getDebugValueLocation", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "assert", "(", "MI", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "MachineLocation", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "KudeyarAsmPrinter", "Func": "getDebugValueLocation", "Target": "Kudeyar", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13047, "Length": 79, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "DstReg", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "N", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "const", "MCInstrDesc", "&", "Mfc1Tdd", "=", "TII", "->", "get", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["DebugLoc", "dl", "=", "I", "->", "getDebugLoc", "(", ")", ";"], "File": "MipsExpandPseudo", "Func": "ExpandExtractElementF64", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13048, "Length": 63, "Cover_Rate": 0.525, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Target", "=", "OutContext", ".", "createTempSymbol", "(", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ")", ";", "MCInst", "Noop", ";", "Subtarget", "->", "getInstrInfo", "(", ")", "->", "getNoopForElfTarget", "(", "Noop", ")", ";", "for", "(", "int8_t", "I", "=", "<NUM_LIT>", ";", "I", "<", "NoopsInSledCount", ";", "I", "++", ")", "{", "OutStreamer", "->", "EmitInstruction", "(", "Noop", ",", "getSubtargetInfo", "(", ")", ")", ";", "}", "OutStreamer", "->", "EmitLabel", "(", "Target", ")", ";"], "ground_truth": ["recordSled", "(", "CurSled", ",", "MI", ",", "Kind", ")", ";"], "File": "ARMMCInstLower15", "Func": "EmitSled", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13049, "Length": 92, "Cover_Rate": 0.5139664804469274, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>MCInstrAnalysis", "(", "const", "MCInstrInfo", "*", "Info", ")", ":", "MCInstrAnalysis", "(", "Info", ")", "{"], "ground_truth": ["}"], "File": "CSKYMCTargetDesc", "Func": "CSKYMCInstrAnalysis", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13050, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "unsigned", "IndexMap", "[", "<NUM_LIT>", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "unsigned", "SubNdx", "=", "IndexMap", "[", "IndexVal", "->", "getZExtValue", "(", ")", "]", ";", "SDValue", "NIndex", "=", "DAG", ".", "getTargetConstant", "(", "SubNdx", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDNode", "*", "N", "=", "DAG", ".", "getMachineNode", "(", "TargetOpcode", "::", "INSERT_SUBREG", ",", "DL", ",", "VT", ",", "Vector", ",", "Item", ",", "NIndex", ")", ";", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "TPCISelLowering", "Func": "lowerINSERT_VECTOR_ELT", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13051, "Length": 71, "Cover_Rate": 0.33649289099526064, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "encodeImmN", "(", "MI", ",", "Op", ",", "Fixups", ",", "STI", ",", "MCFixupKind", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "AAPMCCodeEmitter", "Func": "encodeField16", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13052, "Length": 18, "Cover_Rate": 0.3829787234042553, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "LowerVACOPY", "(", "SDValue", "Op", ",", "const", "<ISA_LIT>Subtarget", "*", "Subtarget", ",", "SelectionDAG", "&", "DAG", ")", "{", "assert", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "DstPtr", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "SrcPtr", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "Value", "*", "DstSV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";", "const", "Value", "*", "SrcSV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";", "DebugLoc", "DL", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "return", "DAG", ".", "getMemcpy", "(", "Chain", ",", "DL", ",", "DstPtr", ",", "SrcPtr", ",", "DAG", ".", "getIntPtrConstant", "(", "Subtarget", "->", "has64BitPointers", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ",", "Subtarget", "->", "has64BitPointers", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "false", ",", "false", ",", "MachinePointerInfo", "(", "DstSV", ")", ",", "MachinePointerInfo", "(", "SrcSV", ")", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering121", "Func": "LowerVACOPY", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13053, "Length": 165, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MIB", ".", "addReg", "(", "D0", ")", ".", "addReg", "(", "D1", ")", ";", "if", "(", "NumRegs", ">", "<NUM_LIT>", ")", "MIB", ".", "addReg", "(", "D2", ")", ";", "if", "(", "NumRegs", ">", "<NUM_LIT>", ")", "MIB", ".", "addReg", "(", "D3", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";"], "ground_truth": ["if", "(", "SrcIsKill", ")", "(", "*", "MIB", ")", ".", "addRegisterKilled", "(", "SrcReg", ",", "TRI", ",", "true", ")", ";"], "File": "ARMExpandPseudoInsts34", "Func": "ExpandVTBL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13054, "Length": 95, "Cover_Rate": 0.3612167300380228, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "union", "{", "float32x2x2_t", "__i", ";", "__builtin_neon_ti", "__o", ";", "}", "__bu", "=", "{", "__b", "}", ";", "__builtin_neon_vst2_lanev2sf", "(", "(", "__builtin_neon_sf", "*", ")", "__a", ",", "__bu", ".", "__o", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vst2_lane_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13055, "Length": 31, "Cover_Rate": 0.6888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImm", "(", ")", ")", "return", "getMachineOpValue", "(", "MI", ",", "MO", ",", "Fixups", ",", "STI", ")", ";"], "ground_truth": ["const", "<ISA_LIT>InstrInfo", "*", "InstrInfo", "=", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "&", "MCII", ")", ";"], "File": "PPCMCCodeEmitter24", "Func": "getDirectBrEncoding", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13056, "Length": 42, "Cover_Rate": 0.3111111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "ParseRegister", "(", "unsigned", "&", "RegNo", ",", "SMLoc", "&", "StartLoc", ",", "SMLoc", "&", "EndLoc", ")", "{", "StringRef", "LayoutSpec", ";"], "ground_truth": ["SMLoc", "RegEndLoc", ",", "LayoutLoc", ";"], "File": "AArch64AsmParser13", "Func": "ParseRegister", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13057, "Length": 26, "Cover_Rate": 0.33766233766233766, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OperandMatchResultTy", "<ISA_LIT>AsmParser", "::", "parseImm", "(", "OperandVector", "&", "Operands", ",", "bool", "HasSP3AbsModifier", ")", "{", "assert", "(", "!", "isRegister", "(", ")", ")", ";", "assert", "(", "!", "isModifier", "(", ")", ")", ";", "const", "auto", "&", "Tok", "=", "getToken", "(", ")", ";", "const", "auto", "&", "NextTok", "=", "peekToken", "(", ")", ";", "bool", "IsReal", "=", "Tok", ".", "is", "(", "AsmToken", "::", "Real", ")", ";", "SMLoc", "S", "=", "getLoc", "(", ")", ";", "bool", "Negate", "=", "false", ";", "if", "(", "!", "IsReal", "&&", "Tok", ".", "is", "(", "AsmToken", "::", "Minus", ")", "&&", "NextTok", ".", "is", "(", "AsmToken", "::", "Real", ")", ")", "{", "lex", "(", ")", ";", "IsReal", "=", "true", ";", "Negate", "=", "true", ";", "}", "if", "(", "IsReal", ")", "{", "StringRef", "Num", "=", "getTokenStr", "(", ")", ";", "lex", "(", ")", ";", "APFloat", "RealVal", "(", "APFloat", "::", "IEEEdouble", "(", ")", ")", ";", "auto", "roundMode", "=", "APFloat", "::", "rmNearestTiesToEven", ";", "if", "(", "RealVal", ".", "convertFromString", "(", "Num", ",", "roundMode", ")", "==", "APFloat", "::", "opInvalidOp", ")", "{", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "Negate", ")", "RealVal", ".", "changeSign", "(", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateImm", "(", "this", ",", "RealVal", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ",", "S", ",", "<ISA_LIT>Operand", "::", "ImmTyNone", ",", "true", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "else", "{", "int64_t", "IntVal", ";", "const", "MCExpr", "*", "Expr", ";", "SMLoc", "S", "=", "getLoc", "(", ")", ";", "if", "(", "HasSP3AbsModifier", ")", "{", "SMLoc", "EndLoc", ";", "if", "(", "getParser", "(", ")", ".", "parsePrimaryExpr", "(", "Expr", ",", "EndLoc", ")", ")", "return", "MatchOperand_ParseFail", ";", "}", "else", "{", "if", "(", "Parser", ".", "parseExpression", "(", "Expr", ")", ")", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "Expr", "->", "evaluateAsAbsolute", "(", "IntVal", ")", ")", "{", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateImm", "(", "this", ",", "IntVal", ",", "S", ")", ")", ";", "}", "else", "{", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateExpr", "(", "this", ",", "Expr", ",", "S", ")", ")", ";", "}", "return", "MatchOperand_Success", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser15", "Func": "parseImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13058, "Length": 312, "Cover_Rate": 0.9873417721518988, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "RM", ",", "CM", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "DataLayout", "(", "<STR_LIT>", "<STR_LIT>", ")", ",", "InstrInfo", "(", ")", ",", "FrameLowering", "(", "Subtarget", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", "{"], "ground_truth": ["}"], "File": "XCoreTargetMachine49", "Func": "XCoreTargetMachine", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13059, "Length": 81, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>65816Subtarget", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "WDC65816Subtarget", "Func": "anchor", "Target": "WDC65816", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13060, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512", ")", "__builtin_ia32_insertf32x4_mask", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ",", "__imm", ",", "(", "__v16sf", ")", "__A", ",", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_insertf32x4", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13061, "Length": 28, "Cover_Rate": 0.5185185185185185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "Static", ")", "{", "if", "(", "!", "ST", "->", "usingLargeMem", "(", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "GA", ",", "Zero", ")", ";", "}", "else", "{", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "GA", ",", "Zero", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "GA", ",", "Zero", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "Hi", ",", "Lo", ")", ";", "}", "}", "else", "{"], "ground_truth": ["llvm_report_error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";"], "File": "SPUISelLowering10", "Func": "LowerGlobalAddress", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13062, "Length": 113, "Cover_Rate": 0.5207373271889401, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "SDValue", "getImm", "(", "const", "SDNode", "*", "Node", ",", "uint64_t", "Imm", ")", "{", "return", "CurDAG", "->", "getTargetConstant", "(", "Imm", ",", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsISelDAGToDAG", "Func": "getImm", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13063, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MF", ".", "getFrameInfo", "(", ")", "->", "setFrameAddressIsTaken", "(", "true", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";"], "ground_truth": ["SDValue", "Offset", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "TLI", ".", "getPointerTy", "(", ")", ",", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "FuncInfo", "->", "getVarArgsFrameOffset", "(", ")", ")", ")", ";"], "File": "SparcISelLowering101", "Func": "LowerVASTART", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13064, "Length": 59, "Cover_Rate": 0.36645962732919257, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "size_t", "SizeInWords", "=", "(", "Size", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "assert", "(", "SizeInWords", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["EmitByte", "(", "static_cast", "<", "uint8_t", ">", "(", "SizeInWords", "-", "<NUM_LIT>", ")", ")", ";"], "File": "ARMUnwindOpAsm", "Func": "EmitSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13065, "Length": 33, "Cover_Rate": 0.7857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "unsigned", "getTTypeEncoding", "(", ")", "const", "{"], "ground_truth": ["return", "DW_EH_PE_indirect", "|", "DW_EH_PE_pcrel", "|", "DW_EH_PE_sdata4", ";"], "File": "X86ISelLowering201", "Func": "getTTypeEncoding", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13066, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CByte", ")", "{", "uint64_t", "ByteVal", "=", "CByte", "->", "getZExtValue", "(", ")", ";", "if", "(", "ByteVal", "==", "<NUM_LIT>", "||", "ByteVal", "==", "<NUM_LIT>", "?", "Bytes", "<=", "<NUM_LIT>", "&&", "countPopulation", "(", "Bytes", ")", "<=", "<NUM_LIT>", ":", "Bytes", "<=", "<NUM_LIT>", ")", "{", "unsigned", "Size1", "=", "Bytes", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", "<<", "findLastSet", "(", "Bytes", ")", ";", "unsigned", "Size2", "=", "Bytes", "-", "Size1", ";", "SDValue", "Chain1", "=", "memsetStore", "(", "DAG", ",", "DL", ",", "Chain", ",", "Dst", ",", "ByteVal", ",", "Size1", ",", "Alignment", ".", "value", "(", ")", ",", "DstPtrInfo", ")", ";", "if", "(", "Size2", "==", "<NUM_LIT>", ")", "return", "Chain1", ";", "Dst", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "Dst", ",", "DAG", ".", "getConstant", "(", "Size1", ",", "DL", ",", "PtrVT", ")", ")", ";", "DstPtrInfo", "=", "DstPtrInfo", ".", "getWithOffset", "(", "Size1", ")", ";", "SDValue", "Chain2", "=", "memsetStore", "(", "DAG", ",", "DL", ",", "Chain", ",", "Dst", ",", "ByteVal", ",", "Size2", ",", "std", "::", "min", "(", "(", "unsigned", ")", "Alignment", ".", "value", "(", ")", ",", "Size1", ")", ",", "DstPtrInfo", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Chain1", ",", "Chain2", ")", ";", "}", "}", "else", "{", "if", "(", "Bytes", "<=", "<NUM_LIT>", ")", "{", "SDValue", "Chain1", "=", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "Byte", ",", "Dst", ",", "DstPtrInfo", ",", "Alignment", ")", ";", "if", "(", "Bytes", "==", "<NUM_LIT>", ")", "return", "Chain1", ";", "SDValue", "Dst2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "Dst", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "PtrVT", ")", ")", ";", "SDValue", "Chain2", "=", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "Byte", ",", "Dst2", ",", "DstPtrInfo", ".", "getWithOffset", "(", "<NUM_LIT>", ")", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Chain1", ",", "Chain2", ")", ";", "}", "}"], "ground_truth": ["assert", "(", "Bytes", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "SystemZSelectionDAGInfo12", "Func": "EmitTargetCodeForMemset", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13067, "Length": 307, "Cover_Rate": 0.5511669658886894, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "SplatUndefZ", "=", "SplatUndef", ".", "getZExtValue", "(", ")", ";", "uint64_t", "Lower", "=", "(", "SplatUndefZ", "&", "(", "(", "uint64_t", "(", "<NUM_LIT>", ")", "<<", "findFirstSet", "(", "SplatBitsZ", ")", ")", "-", "<NUM_LIT>", ")", ")", ";", "uint64_t", "Upper", "=", "(", "SplatUndefZ", "&", "~", "(", "(", "uint64_t", "(", "<NUM_LIT>", ")", "<<", "findLastSet", "(", "SplatBitsZ", ")", ")", "-", "<NUM_LIT>", ")", ")", ";", "uint64_t", "Value", "=", "SplatBitsZ", "|", "Upper", "|", "Lower", ";", "SDValue", "Op", "=", "tryBuildVectorReplicate", "(", "DAG", ",", "TII", ",", "DL", ",", "VT", ",", "Value", ",", "SplatBitSize", ")", ";", "if", "(", "Op", ".", "getNode", "(", ")", ")", "return", "Op", ";", "uint64_t", "Middle", "=", "SplatUndefZ", "&", "~", "Upper", "&", "~", "Lower", ";", "Value", "=", "SplatBitsZ", "|", "Middle", ";", "Op", "=", "tryBuildVectorReplicate", "(", "DAG", ",", "TII", ",", "DL", ",", "VT", ",", "Value", ",", "SplatBitSize", ")", ";"], "ground_truth": ["if", "(", "Op", ".", "getNode", "(", ")", ")", "return", "Op", ";"], "File": "SystemZISelLowering", "Func": "lowerBUILD_VECTOR", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13068, "Length": 139, "Cover_Rate": 0.31662870159453305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_frint32xsf", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "acle___rint32xf", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13069, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<STR_LIT>", "(", "*", "getGlobalSTI", "(", ")", ")", ")", "{", "OutStreamer", "->", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getTextSection", "(", ")", ")", ";"], "ground_truth": ["getTargetStreamer", "(", ")", "->", "EmitCodeEnd", "(", ")", ";"], "File": "AMDGPUAsmPrinter67", "Func": "doFinalization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13070, "Length": 32, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getActionDefinitionsBuilder", "(", "G_SELECT", ")", ".", "legalForCartesianProduct", "(", "{", "s32", ",", "p0", "}", ",", "{", "s1", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_BRCOND", ")", ".", "legalFor", "(", "{", "s1", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_ICMP", ")", ".", "legalForCartesianProduct", "(", "{", "s1", "}", ",", "{", "s32", ",", "p0", "}", ")", ".", "minScalar", "(", "<NUM_LIT>", ",", "s32", ")", ";", "auto", "&", "PhiBuilder", "=", "getActionDefinitionsBuilder", "(", "G_PHI", ")", ".", "legalFor", "(", "{", "s32", ",", "p0", "}", ")", ".", "minScalar", "(", "<NUM_LIT>", ",", "s32", ")", ";", "if", "(", "!", "ST", ".", "useSoftFloat", "(", ")", "&&", "ST", ".", "hasVFP2", "(", ")", ")", "{", "getActionDefinitionsBuilder", "(", "{", "G_FADD", ",", "G_FSUB", ",", "G_FMUL", ",", "G_FDIV", ",", "G_FCONSTANT", ",", "G_FNEG", "}", ")", ".", "legalFor", "(", "{", "s32", ",", "s64", "}", ")", ";", "LoadStoreBuilder", ".", "legalFor", "(", "{", "{", "s64", ",", "p0", "}", "}", ")", ";", "PhiBuilder", ".", "legalFor", "(", "{", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FCMP", ")", ".", "legalForCartesianProduct", "(", "{", "s1", "}", ",", "{", "s32", ",", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_MERGE_VALUES", ")", ".", "legalFor", "(", "{", "{", "s64", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_UNMERGE_VALUES", ")", ".", "legalFor", "(", "{", "{", "s32", ",", "s64", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FPEXT", ")", ".", "legalFor", "(", "{", "{", "s64", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FPTRUNC", ")", ".", "legalFor", "(", "{", "{", "s32", ",", "s64", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_FPTOSI", ",", "G_FPTOUI", "}", ")", ".", "legalForCartesianProduct", "(", "{", "s32", "}", ",", "{", "s32", ",", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_SITOFP", ",", "G_UITOFP", "}", ")", ".", "legalForCartesianProduct", "(", "{", "s32", ",", "s64", "}", ",", "{", "s32", "}", ")", ";", "}", "else", "{", "getActionDefinitionsBuilder", "(", "{", "G_FADD", ",", "G_FSUB", ",", "G_FMUL", ",", "G_FDIV", "}", ")", ".", "libcallFor", "(", "{", "s32", ",", "s64", "}", ")", ";", "LoadStoreBuilder", ".", "maxScalar", "(", "<NUM_LIT>", ",", "s32", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s32", ",", "s64", "}", ")", "setAction", "(", "{", "G_FNEG", ",", "Ty", "}", ",", "Lower", ")", ";", "getActionDefinitionsBuilder", "(", "G_FCONSTANT", ")", ".", "customFor", "(", "{", "s32", ",", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FCMP", ")", ".", "customForCartesianProduct", "(", "{", "s1", "}", ",", "{", "s32", ",", "s64", "}", ")", ";", "if", "(", "AEABI", "(", "ST", ")", ")", "setFCmpLibcallsAEABI", "(", ")", ";", "else", "setFCmpLibcallsGNU", "(", ")", ";", "getActionDefinitionsBuilder", "(", "G_FPEXT", ")", ".", "libcallFor", "(", "{", "{", "s64", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FPTRUNC", ")", ".", "libcallFor", "(", "{", "{", "s32", ",", "s64", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_FPTOSI", ",", "G_FPTOUI", "}", ")", ".", "libcallForCartesianProduct", "(", "{", "s32", "}", ",", "{", "s32", ",", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_SITOFP", ",", "G_UITOFP", "}", ")", ".", "libcallForCartesianProduct", "(", "{", "s32", ",", "s64", "}", ",", "{", "s32", "}", ")", ";"], "ground_truth": ["}"], "File": "ARMLegalizerInfo (2)", "Func": "ARMLegalizerInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13071, "Length": 451, "Cover_Rate": 0.4033989266547406, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "found", ")", "{", "if", "(", "base", "!=", "<STR_LIT>", "&&", "Inst", "->", "definesRegister", "(", "base", ",", "RI", ")", ")", "{", "found", "=", "false", ";", "}", "if", "(", "index", "!=", "<STR_LIT>", "&&", "Inst", "->", "definesRegister", "(", "index", ",", "RI", ")", ")", "{", "found", "=", "false", ";", "}"], "ground_truth": ["}"], "File": "X86MCInstLower9", "Func": "CheckForEarlierChecks", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13072, "Length": 48, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "vec_pos", "=", "<NUM_LIT>", ";", "rtx", "call", "=", "gen_rtx_CALL", "(", "VOIDmode", ",", "address", ",", "const0_rtx", ")", ";", "rtx", "tmp_retval", "=", "retval", ";", "if", "(", "retval", ")", "{", "if", "(", "!", "nvptx_register_operand", "(", "retval", ",", "GET_MODE", "(", "retval", ")", ")", ")", "tmp_retval", "=", "gen_reg_rtx", "(", "GET_MODE", "(", "retval", ")", ")", ";", "call", "=", "gen_rtx_SET", "(", "tmp_retval", ",", "call", ")", ";", "}", "XVECEXP", "(", "pat", ",", "<NUM_LIT>", ",", "vec_pos", "++", ")", "=", "call", ";", "for", "(", "rtx", "arg", "=", "cfun", "->", "machine", "->", "call_args", ";", "arg", ";", "arg", "=", "XEXP", "(", "arg", ",", "<NUM_LIT>", ")", ")", "XVECEXP", "(", "pat", ",", "<NUM_LIT>", ",", "vec_pos", "++", ")", "=", "gen_rtx_USE", "(", "VOIDmode", ",", "XEXP", "(", "arg", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "varargs", ")", "XVECEXP", "(", "pat", ",", "<NUM_LIT>", ",", "vec_pos", "++", ")", "=", "gen_rtx_USE", "(", "VOIDmode", ",", "varargs", ")", ";", "gcc_assert", "(", "vec_pos", "=", "XVECLEN", "(", "pat", ",", "<NUM_LIT>", ")", ")", ";", "nvptx_emit_forking", "(", "parallel", ",", "true", ")", ";", "emit_call_insn", "(", "pat", ")", ";"], "ground_truth": ["nvptx_emit_joining", "(", "parallel", ",", "true", ")", ";"], "File": "nvptx", "Func": "nvptx_expand_call", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 13073, "Length": 168, "Cover_Rate": 0.4019138755980861, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NewBB", "->", "splice", "(", "NewBB", "->", "end", "(", ")", ",", "OrigBB", ",", "MI", ",", "OrigBB", "->", "end", "(", ")", ")", ";", "unsigned", "Opc", "=", "isThumb", "?", "(", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "<STR_LIT>", ";", "if", "(", "!", "isThumb", ")", "BuildMI", "(", "OrigBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "NewBB", ")", ";", "else", "BuildMI", "(", "OrigBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "NewBB", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "++", "NumSplit", ";", "NewBB", "->", "transferSuccessors", "(", "OrigBB", ")", ";", "OrigBB", "->", "addSuccessor", "(", "NewBB", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "for", "(", "MCPhysReg", "L", ":", "LRs", ")", "if", "(", "!", "MRI", ".", "isReserved", "(", "L", ")", ")", "NewBB", "->", "addLiveIn", "(", "L", ")", ";", "MF", "->", "RenumberBlocks", "(", "NewBB", ")", ";", "BBUtils", "->", "insert", "(", "NewBB", "->", "getNumber", "(", ")", ",", "BasicBlockInfo", "(", ")", ")", ";", "water_iterator", "IP", "=", "llvm", "::", "lower_bound", "(", "WaterList", ",", "OrigBB", ",", "CompareMBBNumbers", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";"], "ground_truth": ["if", "(", "WaterBB", "==", "OrigBB", ")", "WaterList", ".", "insert", "(", "std", "::", "next", "(", "IP", ")", ",", "NewBB", ")", ";"], "File": "ARMConstantIslandPass15", "Func": "splitBlockBeforeInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13074, "Length": 206, "Cover_Rate": 0.5493333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Val", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";"], "ground_truth": ["DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";"], "File": "KudeyarISelLowering", "Func": "LowerSIGN_EXTEND", "Target": "Kudeyar", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13075, "Length": 28, "Cover_Rate": 0.3373493975903614, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isSplitCSR", "(", ")", "const", "{"], "ground_truth": ["return", "IsSplitCSR", ";"], "File": "AArch64MachineFunctionInfo1", "Func": "isSplitCSR", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13076, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVectorImpl", "<", "CCValAssign", ">", "&", "PendingLocs", "=", "State", ".", "getPendingLocs", "(", ")", ";", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "PendingArgFlags", "=", "State", ".", "getPendingArgFlags", "(", ")", ";", "assert", "(", "PendingLocs", ".", "size", "(", ")", "==", "PendingArgFlags", ".", "size", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "UseGPRForF64", "&&", "XLen", "==", "<NUM_LIT>", "&&", "ValVT", "==", "<STR_LIT>", ")", "{", "assert", "(", "!", "ArgFlags", ".", "isSplit", "(", ")", "&&", "PendingLocs", ".", "empty", "(", ")", "&&", "<STR_LIT>", ")", ";", "Register", "Reg", "=", "State", ".", "AllocateReg", "(", "ArgGPRs", ")", ";", "LocVT", "=", "<STR_LIT>", ";", "if", "(", "!", "Reg", ")", "{", "unsigned", "StackOffset", "=", "State", ".", "AllocateStack", "(", "<NUM_LIT>", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getMem", "(", "ValNo", ",", "ValVT", ",", "StackOffset", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "false", ";", "}", "if", "(", "!", "State", ".", "AllocateReg", "(", "ArgGPRs", ")", ")", "State", ".", "AllocateStack", "(", "<NUM_LIT>", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "false", ";", "}", "if", "(", "ArgFlags", ".", "isSplit", "(", ")", "||", "!", "PendingLocs", ".", "empty", "(", ")", ")", "{", "LocVT", "=", "XLenVT", ";", "LocInfo", "=", "CCValAssign", "::", "Indirect", ";", "PendingLocs", ".", "push_back", "(", "CCValAssign", "::", "getPending", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "PendingArgFlags", ".", "push_back", "(", "ArgFlags", ")", ";", "if", "(", "!", "ArgFlags", ".", "isSplitEnd", "(", ")", ")", "{", "return", "false", ";", "}", "}", "if", "(", "ArgFlags", ".", "isSplitEnd", "(", ")", "&&", "PendingLocs", ".", "size", "(", ")", "<=", "<NUM_LIT>", ")", "{", "assert", "(", "PendingLocs", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "CCValAssign", "VA", "=", "PendingLocs", "[", "<NUM_LIT>", "]", ";", "<STR_LIT>", "AF", "=", "PendingArgFlags", "[", "<NUM_LIT>", "]", ";", "PendingLocs", ".", "clear", "(", ")", ";", "PendingArgFlags", ".", "clear", "(", ")", ";", "return", "CC_<ISA_LIT>Assign2XLen", "(", "XLen", ",", "State", ",", "VA", ",", "AF", ",", "ValNo", ",", "ValVT", ",", "LocVT", ",", "ArgFlags", ")", ";", "}", "Register", "Reg", ";", "if", "(", "ValVT", "==", "<STR_LIT>", "&&", "!", "UseGPRForF32", ")", "Reg", "=", "State", ".", "AllocateReg", "(", "ArgFPR32s", ",", "ArgFPR64s", ")", ";", "else", "if", "(", "ValVT", "==", "<STR_LIT>", "&&", "!", "UseGPRForF16", ")", "Reg", "=", "State", ".", "AllocateReg", "(", "ArgFPR16s", ",", "ArgFPR64s", ")", ";", "else", "if", "(", "ValVT", "==", "<STR_LIT>", "&&", "!", "UseGPRForF64", ")", "Reg", "=", "State", ".", "AllocateReg", "(", "ArgFPR64s", ",", "ArgFPR32s", ")", ";", "else", "if", "(", "ValVT", ".", "isScalableVector", "(", ")", ")", "{", "switch", "(", "ValVT", ".", "getSizeInBits", "(", ")", ".", "getKnownMinSize", "(", ")", ")", "{", "case", "<NUM_LIT>", ":"], "ground_truth": ["Reg", "=", "State", ".", "AllocateReg", "(", "ArgVR2s", ")", ";"], "File": "RISCVISelLowering41", "Func": "CC_RISCV", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13077, "Length": 424, "Cover_Rate": 0.39042357274401474, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vsqadd_u64", "(", "uint64x1_t", "__a", ",", "int64x1_t", "__b", ")", "{"], "ground_truth": ["return", "(", "uint64x1_t", ")", "{", "__builtin_aarch64_usqadddi_uus", "(", "__a", "[", "<NUM_LIT>", "]", ",", "__b", "[", "<NUM_LIT>", "]", ")", "}", ";"], "File": "arm", "Func": "neon2_vsqadd_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13078, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_sra_pi32", "(", "__m64", "__m", ",", "__m64", "__count", ")", "{", "__m64_union", "m", ",", "res", ";", "m", ".", "as_m64", "=", "__m", ";", "res", ".", "as_int", "[", "<NUM_LIT>", "]", "=", "m", ".", "as_int", "[", "<NUM_LIT>", "]", ">>", "__count", ";"], "ground_truth": ["res", ".", "as_int", "[", "<NUM_LIT>", "]", "=", "m", ".", "as_int", "[", "<NUM_LIT>", "]", ">>", "__count", ";"], "File": "mmintrin", "Func": "_mm_sra_pi32", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13079, "Length": 65, "Cover_Rate": 0.8904109589041096, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "op", ")", "==", "REG", ")", "op", "=", "op2", ";", "gcc_assert", "(", "GET_CODE", "(", "op", ")", "!=", "REG", ")", ";", "size", "=", "GET_MODE_SIZE", "(", "GET_MODE", "(", "op", ")", ")", ";", "operand_length", "=", "h8300_classify_operand", "(", "op", ",", "size", ",", "&", "opclass", ")", ";", "switch", "(", "opclass", ")", "{", "case", "H8OP_MEM_BASE", ":", "case", "H8OP_MEM_ABSOLUTE", ":", "case", "H8OP_MEM_COMPLEX", ":"], "ground_truth": ["return", "<NUM_LIT>", "+", "operand_length", ";"], "File": "h8300", "Func": "h8300_bitfield_length", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13080, "Length": 64, "Cover_Rate": 0.6808510638297872, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ExtReg", "=", "RootDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "Ext", "==", "<STR_LIT>", "&&", "MRI", ".", "getType", "(", "ExtReg", ")", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "MachineInstr", "*", "ExtInst", "=", "MRI", ".", "getVRegDef", "(", "ExtReg", ")", ";", "if", "(", "ExtInst", "&&", "isDef32", "(", "*", "ExtInst", ")", ")", "return", "None", ";", "}", "}", "MachineIRBuilder", "MIB", "(", "*", "RootDef", ")", ";", "ExtReg", "=", "moveScalarRegClass", "(", "ExtReg", ",", "<STR_LIT>", ",", "MIB", ")", ";", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addUse", "(", "ExtReg", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "getArithExtendImm", "(", "Ext", ",", "ShiftVal", ")", ")", ";", "}", "}", "}", ";"], "ground_truth": ["}"], "File": "AArch64InstructionSelector1", "Func": "selectArithExtendedRegister", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13081, "Length": 124, "Cover_Rate": 0.3315508021390374, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AssemblerImpl", "::", "freeClassObjectBuffer", "(", ")", "{", "if", "(", "classObjectBuffer", ")", "free", "(", "classObjectBuffer", ")", ";", "classObjectBuffer", "=", "nullptr", ";"], "ground_truth": ["}"], "File": "JVMAssembler", "Func": "freeClassObjectBuffer", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13082, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Char", "=", "DAG", ".", "getZExtOrTrunc", "(", "Char", ",", "DL", ",", "<STR_LIT>", ")", ";", "Char", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Char", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Limit", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "Src", ",", "Length", ")", ";", "SDValue", "End", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VTs", ",", "Chain", ",", "Limit", ",", "Src", ",", "Char", ")", ";"], "ground_truth": ["SDValue", "CCReg", "=", "End", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "File": "SystemZSelectionDAGInfo", "Func": "EmitTargetCodeForMemchr", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13083, "Length": 89, "Cover_Rate": 0.332089552238806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "mcore_ior_cost", "(", "rtx", "x", ")", "{", "int", "val", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "!=", "CONST_INT", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["val", "=", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";"], "File": "mcore3", "Func": "mcore_ior_cost", "Target": "mcore", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13084, "Length": 40, "Cover_Rate": 0.5128205128205128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "struct", "spu_builtin_description", "*", "desc", ";", "tree", "match", "=", "NULL_TREE", ";", "gcc_assert", "(", "!", "flag_preprocess_only", ")", ";", "desc", "=", "&", "spu_builtins", "[", "fcode", "]", ";", "if", "(", "desc", "->", "type", "!=", "B_OVERLOAD", ")", "return", "NULL_TREE", ";", "for", "(", "new_fcode", "=", "fcode", "+", "<NUM_LIT>", ";", "spu_builtins", "[", "new_fcode", "]", ".", "type", "==", "B_INTERNAL", ";", "new_fcode", "++", ")", "{", "tree", "decl", "=", "targetm", ".", "builtin_decl", "(", "new_fcode", ",", "true", ")", ";", "tree", "params", "=", "TYPE_ARG_TYPES", "(", "TREE_TYPE", "(", "decl", ")", ")", ";", "tree", "param", ";", "bool", "all_scalar", ";", "unsigned", "int", "p", ";", "all_scalar", "=", "true", ";", "for", "(", "param", "=", "params", ";", "param", "!=", "void_list_node", ";", "param", "=", "TREE_CHAIN", "(", "param", ")", ")", "if", "(", "!", "SCALAR_TYPE_P", "(", "TREE_VALUE", "(", "param", ")", ")", ")", "all_scalar", "=", "false", ";", "for", "(", "param", "=", "params", ",", "p", "=", "<NUM_LIT>", ";"], "ground_truth": ["param", "!=", "void_list_node", ";"], "File": "spu-c", "Func": "spu_resolve_overloaded_builtin", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13085, "Length": 139, "Cover_Rate": 0.34405940594059403, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Hi", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Amt", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "AmtVT", "=", "Amt", ".", "getValueType", "(", ")", ";", "SDValue", "Tmp1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "AmtVT", ",", "DAG", ".", "getConstant", "(", "BitWidth", ",", "AmtVT", ")", ",", "Amt", ")", ";", "SDValue", "Tmp2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Hi", ",", "Amt", ")", ";", "SDValue", "Tmp3", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Lo", ",", "Tmp1", ")", ";", "SDValue", "Tmp4", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Tmp2", ",", "Tmp3", ")", ";", "SDValue", "Tmp5", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "AmtVT", ",", "Amt", ",", "DAG", ".", "getConstant", "(", "-", "BitWidth", ",", "AmtVT", ")", ")", ";", "SDValue", "Tmp6", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Lo", ",", "Tmp5", ")", ";", "SDValue", "OutHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Tmp4", ",", "Tmp6", ")", ";", "SDValue", "OutLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Lo", ",", "Amt", ")", ";"], "ground_truth": ["SDValue", "OutOps", "[", "]", "=", "{", "OutLo", ",", "OutHi", "}", ";"], "File": "PPCISelLowering107", "Func": "LowerSHL_PARTS", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13086, "Length": 199, "Cover_Rate": 0.6546052631578947, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Impl", "->", "parseFuncName", "(", "MangledName", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULibFunc (2)", "Func": "parseFuncName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13087, "Length": 9, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Opcode", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "RISCVISelLowering", "Func": "getRISCVWOpcode", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13088, "Length": 73, "Cover_Rate": 0.5887096774193549, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "getQueuePtrUserSGPR", "(", ")", "const", "{"], "ground_truth": ["return", "ArgInfo", ".", "QueuePtr", ".", "getRegister", "(", ")", ";"], "File": "SIMachineFunctionInfo (2)2", "Func": "getQueuePtrUserSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13089, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__arm_vadciq_u32", "(", "__a", ",", "__b", ",", "__carry_out", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vadciq", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13090, "Length": 11, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "CS", ":", "CSI", ")", "if", "(", "CS", ".", "getFrameIdx", "(", ")", ">=", "<NUM_LIT>", ")", "NonLibcallCSI", ".", "push_back", "(", "CS", ")", ";", "return", "NonLibcallCSI", ";"], "ground_truth": ["}"], "File": "RISCVFrameLowering", "Func": "getNonLibcallCSI", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13091, "Length": 29, "Cover_Rate": 0.5087719298245614, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMTBUF", "(", "uint16_t", "Opcode", ")", "const", "{"], "ground_truth": ["return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "<STR_LIT>", ";"], "File": "SIInstrInfo (2)", "Func": "isMTBUF", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13092, "Length": 18, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCInstrInfo", "*", "X", "=", "new", "MCInstrInfo", "(", ")", ";", "Init<ISA_LIT>MCInstrInfo", "(", "X", ")", ";"], "ground_truth": ["return", "X", ";"], "File": "TLCS900MCTargetDesc", "Func": "createTLCS900MCInstrInfo", "Target": "TLCS900", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13093, "Length": 17, "Cover_Rate": 0.68, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "gen_rtx_REG", "(", "(", "(", "GET_MODE_CLASS", "(", "TYPE_MODE", "(", "valtype", ")", ")", "==", "MODE_INT", "&&", "GET_MODE_SIZE", "(", "TYPE_MODE", "(", "valtype", ")", ")", "<", "<NUM_LIT>", "&&", "(", "TREE_CODE", "(", "valtype", ")", "==", "INTEGER_TYPE", "||", "TREE_CODE", "(", "valtype", ")", "==", "ENUMERAL_TYPE", "||", "TREE_CODE", "(", "valtype", ")", "==", "BOOLEAN_TYPE", "||", "TREE_CODE", "(", "valtype", ")", "==", "REAL_TYPE", "||", "TREE_CODE", "(", "valtype", ")", "==", "OFFSET_TYPE", ")", ")", "&&", "sh_promote_prototypes", "(", "fn_decl_or_type", ")", "?", "SImode", ":", "TYPE_MODE", "(", "valtype", ")", ")", ",", "BASE_RETURN_VALUE_REG", "(", "TYPE_MODE", "(", "valtype", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "sh", "Func": "sh_function_value", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13094, "Length": 86, "Cover_Rate": 0.7478260869565218, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>BranchFixup", "::", "getOffsetOf", "(", "MachineInstr", "*", "MI", ")", "const", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "unsigned", "Offset", "=", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Offset", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", "->", "begin", "(", ")", ";", "&", "*", "I", "!=", "MI", ";", "++", "I", ")", "{", "assert", "(", "I", "!=", "MBB", "->", "end", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["Offset", "+=", "TII", "->", "getInstSizeInBytes", "(", "*", "I", ")", ";"], "File": "AArch64BranchFixupPass1", "Func": "getOffsetOf", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13095, "Length": 81, "Cover_Rate": 0.9418604651162791, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "expand_set_cint32_one_inst", "(", "temp", ",", "val", "<<", "leading_zeroes", ",", "three_wide_only", ")", ")", "{", "emit_move_insn", "(", "dest_reg", ",", "gen_rtx_LSHIFTRT", "(", "SImode", ",", "temp", ",", "GEN_INT", "(", "leading_zeroes", ")", ")", ")", ";", "return", ";", "}", "for", "(", "count", "=", "<NUM_LIT>", ";", "count", "<", "<NUM_LIT>", ";", "count", "++", ")", "{", "HOST_WIDE_INT", "r", "=", "rotate_right", "(", "val", ",", "count", ")", ";", "if", "(", "expand_set_cint32_one_inst", "(", "temp", ",", "r", ",", "three_wide_only", ")", ")", "{", "emit_move_insn", "(", "dest_reg", ",", "gen_rtx_ROTATE", "(", "SImode", ",", "temp", ",", "GEN_INT", "(", "count", ")", ")", ")", ";", "return", ";", "}", "}", "if", "(", "lower", "==", "trunc_int_for_mode", "(", "lower", ",", "QImode", ")", ")", "{"], "ground_truth": ["break", ";"], "File": "tilepro", "Func": "expand_set_cint32", "Target": "tilepro", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 13096, "Length": 106, "Cover_Rate": 0.34527687296416937, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "<ISA_LIT>MCExpr", "*", "CreateHi", "(", "const", "MCExpr", "*", "Expr", ",", "MCContext", "&", "Ctx", ")", "{"], "ground_truth": ["return", "Create", "(", "VK_<ISA_LIT>_HI", ",", "Expr", ",", "Ctx", ")", ";"], "File": "PPCMCExpr", "Func": "CreateHi", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13097, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "ArgInfo", "AInfo", "(", "VRegs", "[", "Idx", "]", ",", "Arg", ".", "getType", "(", ")", ")", ";", "setArgFlags", "(", "AInfo", ",", "Idx", "+", "<NUM_LIT>", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "AInfo", ",", "ArgInfos", ",", "DL", ",", "MF", ".", "getRegInfo", "(", ")", ")", ";", "Idx", "++", ";", "}", "FormalArgHandler", "ArgHandler", "(", "MIRBuilder", ",", "MIRBuilder", ".", "getMF", "(", ")", ".", "getRegInfo", "(", ")", ",", "AssignFn", ")", ";"], "ground_truth": ["return", "handleAssignments", "(", "MIRBuilder", ",", "ArgInfos", ",", "ArgHandler", ")", ";"], "File": "ARMCallLowering38", "Func": "lowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13098, "Length": 88, "Cover_Rate": 0.3295880149812734, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "LoopFixer", "(", "MF", ",", "MLI", ",", "nullptr", ")", ".", "run", "(", ")", ")", "{", "return", "true", ";", "}", "SmallVector", "<", "MachineLoop", "*", ",", "<NUM_LIT>", ">", "Worklist", "(", "MLI", ".", "begin", "(", ")", ",", "MLI", ".", "end", "(", ")", ")", ";", "while", "(", "!", "Worklist", ".", "empty", "(", ")", ")", "{", "MachineLoop", "*", "Loop", "=", "Worklist", ".", "pop_back_val", "(", ")", ";", "Worklist", ".", "append", "(", "Loop", "->", "begin", "(", ")", ",", "Loop", "->", "end", "(", ")", ")", ";", "if", "(", "LoopFixer", "(", "MF", ",", "MLI", ",", "Loop", ")", ".", "run", "(", ")", ")", "{"], "ground_truth": ["return", "true", ";"], "File": "WebAssemblyFixIrreducibleControlFlow", "Func": "runIteration", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13099, "Length": 98, "Cover_Rate": 0.8448275862068966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isDXReg", "(", ")", "const", "{"], "ground_truth": ["return", "Kind", "==", "Memory", "&&", "getMemBaseReg", "(", ")", "==", "<STR_LIT>", "&&", "!", "getMemIndexReg", "(", ")", "&&", "getMemScale", "(", ")", "==", "<NUM_LIT>", ";"], "File": "X86Operand42", "Func": "isDXReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13100, "Length": 28, "Cover_Rate": 0.9032258064516129, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "requiresRealignment", "=", "(", "(", "MFI", "->", "getMaxAlignment", "(", ")", ">", "StackAlign", ")", "||", "F", "->", "getFnAttributes", "(", ")", ".", "hasAttribute", "(", "Attributes", "::", "StackAlignment", ")", ")", ";", "if", "(", "ForceStackAlign", ")", "return", "canRealignStack", "(", "MF", ")", ";"], "ground_truth": ["return", "requiresRealignment", "&&", "canRealignStack", "(", "MF", ")", ";"], "File": "X86RegisterInfo58", "Func": "needsStackRealignment", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13101, "Length": 46, "Cover_Rate": 0.48936170212765956, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "Size", "=", "Mask", ".", "size", "(", ")", ";", "i", "<", "Size", ";", "++", "i", ")", "if", "(", "Mask", "[", "i", "]", "!=", "-", "<NUM_LIT>", "&&", "Mask", "[", "i", "]", "!=", "i", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)", "Func": "isNoopShuffleMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13102, "Length": 46, "Cover_Rate": 0.8070175438596491, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumUsedVgprsKey", "=", "getScratchSizeKey", "(", "CC", ")", "+", "PALMD", "::", "Key", "::", "VS_NUM_USED_VGPRS", "-", "PALMD", "::", "Key", "::", "VS_SCRATCH_<ISA_LIT>ZE", ";", "setRegister", "(", "NumUsedVgprsKey", ",", "Val", ")", ";", "return", ";", "}"], "ground_truth": ["getHwStage", "(", "CC", ")", "[", "<STR_LIT>", "]", "=", "MsgPackDoc", ".", "getNode", "(", "Val", ")", ";"], "File": "AMDGPUPALMetadata", "Func": "setNumUsedVgprs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13103, "Length": 45, "Cover_Rate": 0.6716417910447762, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SDValue", "V", "=", "lowerV2X128VectorShuffle", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "V2", ".", "isUndef", "(", ")", ")", "{", "if", "(", "SDValue", "Broadcast", "=", "lowerVectorShuffleAsBroadcast", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Broadcast", ";", "if", "(", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ")", ";", "if", "(", "!", "is128BitLaneCrossingShuffleMask", "(", "<STR_LIT>", ",", "Mask", ")", ")", "{", "unsigned", "VPERMILPMask", "=", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "|", "(", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "DAG", ".", "getConstant", "(", "VPERMILPMask", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "}"], "ground_truth": ["if", "(", "Subtarget", ".", "hasAVX2", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "Mask", ",", "DL", ",", "DAG", ")", ")", ";"], "File": "X86ISelLowering152", "Func": "lowerV4F64VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13104, "Length": 215, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "TIDIGXReg", "=", "MFI", "->", "getPreloadedReg", "(", "<STR_LIT>", ")", ";", "unsigned", "TIDIGYReg", "=", "MFI", "->", "getPreloadedReg", "(", "<STR_LIT>", ")", ";", "unsigned", "TIDIGZReg", "=", "MFI", "->", "getPreloadedReg", "(", "<STR_LIT>", ")", ";", "unsigned", "InputPtrReg", "=", "MFI", "->", "getPreloadedReg", "(", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "Reg", ":", "{", "TIDIGXReg", ",", "TIDIGYReg", ",", "TIDIGZReg", "}", ")", "{", "if", "(", "!", "Entry", ".", "isLiveIn", "(", "Reg", ")", ")", "Entry", ".", "addLiveIn", "(", "Reg", ")", ";", "}", "RS", "->", "enterBasicBlock", "(", "Entry", ")", ";", "unsigned", "STmp0", "=", "RS", "->", "scavengeRegister", "(", "&", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "STmp1", "=", "RS", "->", "scavengeRegister", "(", "&", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "STmp0", ")", ".", "addReg", "(", "InputPtrReg", ")", ".", "addImm", "(", "<STR_LIT>", "::", "NGROUPS_Z", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "STmp1", ")", ".", "addReg", "(", "InputPtrReg", ")", ".", "addImm", "(", "<STR_LIT>", "::", "NGROUPS_Y", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "STmp1", ")", ".", "addReg", "(", "STmp1", ")", ".", "addReg", "(", "STmp0", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "TIDReg", ")", ".", "addReg", "(", "STmp1", ")", ".", "addReg", "(", "TIDIGXReg", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "TIDReg", ")", ".", "addReg", "(", "STmp0", ")", ".", "addReg", "(", "TIDIGYReg", ")", ".", "addReg", "(", "TIDReg", ")", ";", "getAddNoCarry", "(", "Entry", ",", "Insert", ",", "DL", ",", "TIDReg", ")", ".", "addReg", "(", "TIDReg", ")", ".", "addReg", "(", "TIDIGZReg", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "SIInstrInfo95", "Func": "calculateLDSSpillAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13105, "Length": 268, "Cover_Rate": 0.4253968253968254, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "M", ".", "size", "(", ")", ";", "i", "+=", "NumElts", ")", "{", "if", "(", "M", ".", "size", "(", ")", "==", "NumElts", "*", "<NUM_LIT>", ")", "WhichResult", "=", "i", "/", "NumElts", ";", "else", "WhichResult", "=", "M", "[", "i", "]", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "<", "NumElts", ";", "j", "+=", "<NUM_LIT>", ")", "{", "if", "(", "(", "M", "[", "i", "+", "j", "]", ">=", "<NUM_LIT>", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "j", "]", "!=", "j", "+", "WhichResult", ")", "||", "(", "M", "[", "i", "+", "j", "+", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "j", "+", "<NUM_LIT>", "]", "!=", "j", "+", "WhichResult", ")", ")", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering117", "Func": "isVTRN_v_undef_Mask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13106, "Length": 129, "Cover_Rate": 0.5944700460829493, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "T", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "RegVT", ",", "Copy", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "RegVT", ")", ")", ";", "Copy", "=", "DAG", ".", "getSetCC", "(", "dl", ",", "<STR_LIT>", ",", "T", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "RegVT", ")", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "unsigned", "RegSize", "=", "RegVT", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "RegSize", "==", "<NUM_LIT>", "||", "RegSize", "==", "<NUM_LIT>", "||", "Subtarget", ".", "isHVXVectorType", "(", "RegVT", ")", ")", ";", "}", "InVals", ".", "push_back", "(", "Copy", ")", ";", "MRI", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "VReg", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "ObjSize", "=", "Flags", ".", "isByVal", "(", ")", "?", "Flags", ".", "getByValSize", "(", ")", ":", "VA", ".", "getLocVT", "(", ")", ".", "getStoreSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "int", "Offset", "=", "HEXAGON_LRFP_SIZE", "+", "VA", ".", "getLocMemOffset", "(", ")", ";", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "ObjSize", ",", "Offset", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "Flags", ".", "isByVal", "(", ")", ")", "{"], "File": "HexagonISelLowering115", "Func": "LowerFormalArguments", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13107, "Length": 191, "Cover_Rate": 0.30126182965299686, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["addExpr", "(", "Inst", ",", "getImm", "(", ")", ")", ";"], "File": "ARM64AsmParser", "Func": "addImmOperands", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13108, "Length": 18, "Cover_Rate": 0.5806451612903226, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32x4_t", "result", "=", "vcombine_u32", "(", "a", ",", "vcreate_u32", "(", "__AARCH64_UINT64_C", "(", "<NUM_LIT>", ")", ")", ")", ";"], "ground_truth": ["__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "b", ")", ":", ")", ";"], "File": "arm", "Func": "neon2_vqmovn_high_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13109, "Length": 32, "Cover_Rate": 0.7111111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ";", "if", "(", "!", "MO1", ".", "isReg", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "OpNum", ",", "O", ")", ";", "return", ";", "}", "O", "<<", "markup", "(", "<STR_LIT>", ")", "<<", "<STR_LIT>", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO2", ".", "getImm", "(", ")", ";", "assert", "(", "(", "(", "OffImm", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "OffImm", "!=", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "OffImm", "!=", "<NUM_LIT>", "&&", "UseMarkup", ")", "O", "<<", "<STR_LIT>", ";"], "File": "ARMInstPrinter11", "Func": "printT2AddrModeImm8s4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13110, "Length": 117, "Cover_Rate": 0.6030927835051546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "override", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "MCS51AsmBackend", "Func": "getNumFixupKinds", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13111, "Length": 11, "Cover_Rate": 0.8461538461538461, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Packet", ".", "resize", "(", "SchedModel", "->", "getIssueWidth", "(", ")", ")", ";", "Packet", ".", "clear", "(", ")", ";", "OldPacket", ".", "resize", "(", "SchedModel", "->", "getIssueWidth", "(", ")", ")", ";", "OldPacket", ".", "clear", "(", ")", ";", "ResourcesModel", "->", "clearResources", "(", ")", ";"], "ground_truth": ["}"], "File": "HexagonMachineScheduler5", "Func": "VLIWResourceModel", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13112, "Length": 41, "Cover_Rate": 0.5189873417721519, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "const", "<ISA_LIT>RegisterInfo", "&", "RegInfo", "=", "*", "static_cast", "<", "const", "<ISA_LIT>RegisterInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "DebugLoc", "dl", ";", "bool", "NeedsStackRealignment", "=", "RegInfo", ".", "needsStackRealignment", "(", "MF", ")", ";", "if", "(", "!", "NeedsStackRealignment", "&&", "MFI", ".", "getMaxAlignment", "(", ")", ">", "getStackAlignment", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "+", "Twine", "(", "MF", ".", "getName", "(", ")", ")", "+", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ";", "int", "NumBytes", "=", "(", "int", ")", "MFI", ".", "getStackSize", "(", ")", ";", "unsigned", "SAVEri", "=", "<STR_LIT>", ";", "unsigned", "SAVErr", "=", "<STR_LIT>", ";", "if", "(", "FuncInfo", "->", "isLeafProc", "(", ")", ")", "{", "if", "(", "NumBytes", "==", "<NUM_LIT>", ")", "return", ";", "SAVEri", "=", "<STR_LIT>", ";", "SAVErr", "=", "<STR_LIT>", ";", "}", "if", "(", "MFI", ".", "adjustsStack", "(", ")", "&&", "hasReservedCallFrame", "(", "MF", ")", ")", "NumBytes", "+=", "MFI", ".", "getMaxCallFrameSize", "(", ")", ";", "NumBytes", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getAdjustedFrameSize", "(", "NumBytes", ")", ";", "if", "(", "MFI", ".", "getMaxAlignment", "(", ")", ">", "<NUM_LIT>", ")", "{", "NumBytes", "=", "alignTo", "(", "NumBytes", ",", "MFI", ".", "getMaxAlignment", "(", ")", ")", ";", "}", "MFI", ".", "setStackSize", "(", "NumBytes", ")", ";", "emit<ISA_LIT>Adjustment", "(", "MF", ",", "MBB", ",", "MBBI", ",", "-", "NumBytes", ",", "SAVErr", ",", "SAVEri", ")", ";"], "ground_truth": ["unsigned", "regFP", "=", "RegInfo", ".", "getDwarfRegNum", "(", "<STR_LIT>", ",", "true", ")", ";"], "File": "SparcFrameLowering10", "Func": "emitPrologue", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13113, "Length": 250, "Cover_Rate": 0.4892367906066536, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";"], "ground_truth": ["}"], "File": "RISCVTargetMachine", "Func": "addIRPasses", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13114, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineRegisterInfo", "&", "RegInfo", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "VA", ".", "isMemLoc", "(", ")", ")", "{", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "<NUM_LIT>", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "DL", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ")", ";", "}", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "Register", "LoVReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "RegInfo", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "LoVReg", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "LoVReg", ",", "<STR_LIT>", ")", ";", "SDValue", "Hi", ";", "if", "(", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", ")", "{", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "<STR_LIT>", ")", ";", "Hi", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "DL", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ")", ";", "}", "else", "{", "Register", "HiVReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "RegInfo", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", "+", "<NUM_LIT>", ",", "HiVReg", ")", ";", "Hi", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "HiVReg", ",", "<STR_LIT>", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Lo", ",", "Hi", ")", ";"], "ground_truth": ["}"], "File": "RISCVISelLowering", "Func": "unpackF64OnRV32DSoftABI", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13115, "Length": 250, "Cover_Rate": 0.7374631268436578, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask8", ")", "__builtin_ia32_ucmpq512_mask", "(", "(", "__v8di", ")", "__X", ",", "(", "__v8di", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask8", ")", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_mask_cmpneq_epu64_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13116, "Length": 25, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "Optional", "<", "CodeModel", "::", "Model", ">", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "JIT", ")", ":", "LLVMTargetMachine", "(", "T", ",", "computeDataLayout", "(", "TT", ",", "FS", ",", "Options", ")", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "getEffectiveRelocModel", "(", "TT", ",", "RM", ")", ",", "getEffectiveCodeModel", "(", "CM", ",", "CodeModel", "::", "Small", ")", ",", "OL", ")", ",", "TLOF", "(", "std", "::", "make_unique", "<", "<ISA_LIT>ELFTargetObjectFile", ">", "(", ")", ")", "{"], "ground_truth": ["initAsmInfo", "(", ")", ";"], "File": "RISCVTargetMachine22", "Func": "RISCVTargetMachine", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13117, "Length": 106, "Cover_Rate": 0.9464285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CellMap", "Outputs", ";", "bool", "Eval", "=", "MCE", ".", "evaluate", "(", "MI", ",", "Cells", ",", "Outputs", ")", ";", "LLVM_DEBUG", "(", "{", "if", "(", "Eval", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "for", "(", "auto", "&", "I", ":", "Outputs", ")", "dbgs", "(", ")", "<<", "' '", "<<", "I", ".", "second", ";", "dbgs", "(", ")", "<<", "'\\n'", ";", "}", "}", ")", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isDef", "(", ")", ")", "continue", ";"], "ground_truth": ["RegisterSubReg", "DefR", "(", "MO", ")", ";"], "File": "HexagonConstPropagation25", "Func": "visitNonBranch", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13118, "Length": 97, "Cover_Rate": 0.3730769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerSETCC", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{"], "ground_truth": ["}"], "File": "mprocISelLowering", "Func": "LowerSETCC", "Target": "mproc", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13119, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "I", "==", "nullptr", "||", "I", "->", "getOpcode", "(", ")", "==", "Opcode", ")", "&&", "<STR_LIT>", ")", ";", "const", "bool", "SCost", "=", "(", "CostKind", "==", "TTI", "::", "TCK_CodeSize", "||", "CostKind", "==", "TTI", "::", "TCK_SizeAndLatency", ")", ";", "const", "int", "CBrCost", "=", "SCost", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "switch", "(", "Opcode", ")", "{", "case", "Instruction", "::", "Br", ":", "{", "auto", "BI", "=", "dyn_cast_or_null", "<", "BranchInst", ">", "(", "I", ")", ";", "if", "(", "BI", "&&", "BI", "->", "isUnconditional", "(", ")", ")", "return", "SCost", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "return", "CBrCost", ";", "}", "case", "Instruction", "::", "Switch", ":", "{", "auto", "<ISA_LIT>", "=", "dyn_cast_or_null", "<", "SwitchInst", ">", "(", "I", ")", ";", "return", "(", "<ISA_LIT>", "?", "(", "<ISA_LIT>", "->", "getNumCases", "(", ")", "+", "<NUM_LIT>", ")", ":", "<NUM_LIT>", ")", "*", "(", "CBrCost", "+", "<NUM_LIT>", ")", ";", "}", "case", "Instruction", "::", "Ret", ":", "return", "SCost", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "case", "Instruction", "::", "PHI", ":", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo56", "Func": "getCFInstrCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13120, "Length": 152, "Cover_Rate": 0.8260869565217391, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CV", ".", "push_back", "(", "C", ")", ";", "}", "Constant", "*", "C", "=", "ConstantVector", "::", "get", "(", "CV", ")", ";", "SDValue", "CPIdx", "=", "DAG", ".", "getConstantPool", "(", "C", ",", "getPointerTy", "(", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "Mask", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPIdx", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Mask", ")", ")", ")", ";", "}", "else", "{"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Mask", ")", ";"], "File": "X86ISelLowering170", "Func": "LowerFNEG", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13121, "Length": 154, "Cover_Rate": 0.45427728613569324, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Size", "=", "CPEMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "CPEMI", "->", "eraseFromParent", "(", ")", ";", "BBInfoVector", "&", "BBInfo", "=", "BBUtils", "->", "getBBInfo", "(", ")", ";", "BBUtils", "->", "adjustBBSize", "(", "CPEBB", ",", "-", "Size", ")", ";", "if", "(", "CPEBB", "->", "empty", "(", ")", ")", "{", "BBInfo", "[", "CPEBB", "->", "getNumber", "(", ")", "]", ".", "Size", "=", "<NUM_LIT>", ";"], "ground_truth": ["CPEBB", "->", "setAlignment", "(", "Align", "::", "None", "(", ")", ")", ";"], "File": "ARMConstantIslandPass45", "Func": "removeDeadCPEMI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13122, "Length": 73, "Cover_Rate": 0.553030303030303, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BranchInst", "*", "Term", "=", "cast", "<", "BranchInst", ">", "(", "(", "*", "PI", ")", "->", "getTerminator", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Term", "->", "getNumSuccessors", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "ground_truth": ["BasicBlock", "*", "Succ", "=", "Term", "->", "getSuccessor", "(", "i", ")", ";"], "File": "AMDGPUStructurizeCFG2", "Func": "analyzeBlock", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13123, "Length": 53, "Cover_Rate": 0.44166666666666665, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "const", "MCBinaryExpr", "*", "BE", "=", "dyn_cast", "<", "MCBinaryExpr", ">", "(", "Expr", ")", ")", "SRE", "=", "dyn_cast", "<", "MCSymbolRefExpr", ">", "(", "BE", "->", "getLHS", "(", ")", ")", ";", "else", "SRE", "=", "dyn_cast", "<", "MCSymbolRefExpr", ">", "(", "Expr", ")", ";", "assert", "(", "SRE", "&&", "<STR_LIT>", ")", ";", "MCSymbolRefExpr", "::", "VariantKind", "Kind", "=", "SRE", "->", "getKind", "(", ")", ";", "assert", "(", "Kind", "==", "MCSymbolRefExpr", "::", "VK_None", ")", ";"], "ground_truth": ["O", "<<", "*", "Expr", ";"], "File": "BPFInstPrinter", "Func": "printExpr", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13124, "Length": 72, "Cover_Rate": 0.782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vornq_s32", "(", "int32x4_t", "__a", ",", "int32x4_t", "__b", ")", "{", "return", "__builtin_mve_vornq_sv4si", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vornq_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13125, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine15", "Func": "getTargetLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13126, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "getParamSymbol", "(", "SelectionDAG", "&", "DAG", ",", "int", "idx", ",", "EVT", "v", ")", "const", "{", "std", "::", "string", "ParamSym", ";", "raw_string_ostream", "ParamStr", "(", "ParamSym", ")", ";", "ParamStr", "<<", "DAG", ".", "getMachineFunction", "(", ")", ".", "getName", "(", ")", "<<", "<STR_LIT>", "<<", "idx", ";", "ParamStr", ".", "flush", "(", ")", ";"], "ground_truth": ["std", "::", "string", "*", "SavedStr", "=", "nvTM", "->", "getManagedStrPool", "(", ")", "->", "getManagedString", "(", "ParamSym", ".", "c_str", "(", ")", ")", ";"], "File": "NVPTXISelLowering (2)", "Func": "getParamSymbol", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13127, "Length": 71, "Cover_Rate": 0.8255813953488372, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "OverrideBalance", "!=", "<NUM_LIT>", ")", "return", "OverrideBalance", "==", "<NUM_LIT>", "?", "Color", "::", "Even", ":", "Color", "::", "Odd", ";", "return", "LastColor", ";"], "ground_truth": ["}"], "File": "AArch64A57FPLoadBalancing", "Func": "getPreferredColor", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13128, "Length": 23, "Cover_Rate": 0.8214285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "nVT", "<=", "<STR_LIT>", ";", "++", "nVT", ")", "{", "EVT", "SVT", "=", "(", "<STR_LIT>", ")", "nVT", ";", "if", "(", "isTypeLegal", "(", "SVT", ")", "&&", "SVT", ".", "getVectorElementType", "(", ")", "==", "EltVT", "&&", "SVT", ".", "getVectorNumElements", "(", ")", ">", "NElts", ")", "return", "SVT", ";", "}"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "X86ISelLowering144", "Func": "getWidenVectorType", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13129, "Length": 46, "Cover_Rate": 0.38333333333333336, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>16RegisterInfo", "::", "useFPForScavengingIndex", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "Mips16RegisterInfo", "Func": "useFPForScavengingIndex", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13130, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "LDSymbol", "*", "getGOTSymbol", "(", ")", "const", "{"], "ground_truth": ["return", "m_pGOTSymbol", ";"], "File": "MipsLDBackend", "Func": "getGOTSymbol", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13131, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "h8_reg_names", "[", "REGNO", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "]", ")", ";", "break", ";", "case", "PLUS", ":", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "index", "=", "h8300_get_index", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "VOIDmode", ",", "&", "size", ")", ";", "if", "(", "GET_CODE", "(", "index", ")", "==", "REG", ")", "{", "h8300_print_operand_address", "(", "file", ",", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "switch", "(", "size", ")", "{", "case", "<NUM_LIT>", ":", "h8300_print_operand_address", "(", "file", ",", "index", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "h8300_print_operand", "(", "file", ",", "index", ",", "'X'", ")", ";", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "h8300_print_operand", "(", "file", ",", "index", ",", "'T'", ")", ";", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "h8300_print_operand", "(", "file", ",", "index", ",", "'S'", ")", ";", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "}", "}", "else", "{", "h8300_print_operand_address", "(", "file", ",", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["fprintf", "(", "file", ",", "<STR_LIT>", ")", ";"], "File": "h83004", "Func": "h8300_print_operand_address", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13132, "Length": 181, "Cover_Rate": 0.47883597883597884, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "noOddSPReg", "(", ")", "const", "{", "return", "!", "UseOddSPReg", ";"], "ground_truth": ["}"], "File": "MipsSubtarget (2)1", "Func": "noOddSPReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13133, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "get_attr_update", "(", "insn", ")", "==", "UPDATE_YES", ")", "return", "true", ";", "else", "break", ";", "default", ":", "break", ";", "}", "break", ";", "case", "PROCESSOR_POWER7", ":", "type", "=", "get_attr_type", "(", "insn", ")", ";", "switch", "(", "type", ")", "{", "case", "TYPE_CR_LOGICAL", ":", "case", "TYPE_MFCR", ":", "case", "TYPE_MFCRF", ":", "case", "TYPE_MTCR", ":", "case", "TYPE_DIV", ":", "case", "TYPE_ISYNC", ":", "case", "TYPE_LOAD_L", ":", "case", "TYPE_STORE_C", ":", "case", "TYPE_MFJMPR", ":", "case", "TYPE_MTJMPR", ":", "return", "true", ";", "case", "TYPE_MUL", ":", "case", "TYPE_SHIFT", ":", "case", "TYPE_EXTS", ":", "if", "(", "get_attr_dot", "(", "insn", ")", "==", "DOT_YES", ")", "return", "true", ";", "else", "break", ";", "case", "TYPE_LOAD", ":", "if", "(", "get_attr_sign_extend", "(", "insn", ")", "==", "SIGN_EXTEND_YES", "||", "get_attr_update", "(", "insn", ")", "==", "UPDATE_YES", ")", "return", "true", ";", "else", "break", ";", "case", "TYPE_STORE", ":", "case", "TYPE_FPLOAD", ":", "case", "TYPE_FPSTORE", ":", "if", "(", "get_attr_update", "(", "insn", ")", "==", "UPDATE_YES", ")", "return", "true", ";", "else", "break", ";", "default", ":", "break", ";", "}", "break", ";", "case", "PROCESSOR_POWER8", ":", "type", "=", "get_attr_type", "(", "insn", ")", ";", "switch", "(", "type", ")", "{", "case", "TYPE_CR_LOGICAL", ":", "case", "TYPE_MFCR", ":", "case", "TYPE_MFCRF", ":", "case", "TYPE_MTCR", ":", "case", "TYPE_SYNC", ":", "case", "TYPE_ISYNC", ":", "case", "TYPE_LOAD_L", ":", "case", "TYPE_STORE_C", ":", "case", "TYPE_VECSTORE", ":", "case", "TYPE_MFJMPR", ":", "case", "TYPE_MTJMPR", ":", "return", "true", ";", "case", "TYPE_SHIFT", ":", "case", "TYPE_EXTS", ":", "case", "TYPE_MUL", ":", "if", "(", "get_attr_dot", "(", "insn", ")", "==", "DOT_YES", ")", "return", "true", ";", "else", "break", ";", "case", "TYPE_LOAD", ":", "if", "(", "get_attr_sign_extend", "(", "insn", ")", "==", "SIGN_EXTEND_YES", "||", "get_attr_update", "(", "insn", ")", "==", "UPDATE_YES", ")", "return", "true", ";", "else", "break", ";", "case", "TYPE_STORE", ":", "if", "(", "get_attr_update", "(", "insn", ")", "==", "UPDATE_YES", "&&", "get_attr_indexed", "(", "insn", ")", "==", "INDEXED_YES", ")", "return", "true", ";", "else", "break", ";", "default", ":", "break", ";", "}", "break", ";", "default", ":", "break", ";"], "ground_truth": ["}"], "File": "rs6000", "Func": "insn_must_be_first_in_group", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13134, "Length": 287, "Cover_Rate": 0.5208711433756806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "auto", "InsertPt", "=", "MI", ".", "getIterator", "(", ")", ";", "DebugLoc", "Loc", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "if", "(", "FenceCallAndRet", ")", "{", "if", "(", "MI", ".", "isReturn", "(", ")", ")", "return", ";", "BuildMI", "(", "MBB", ",", "std", "::", "next", "(", "InsertPt", ")", ",", "Loc", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "++", "NumInstsInserted", ";", "++", "NumLFENCEsInserted", ";", "return", ";", "}", "unsigned", "StateReg", "=", "PS", "->", "SSA", ".", "GetValueAtEndOfBlock", "(", "&", "MBB", ")", ";", "mergePredStateIntoSP", "(", "MBB", ",", "InsertPt", ",", "Loc", ",", "StateReg", ")", ";", "if", "(", "MI", ".", "isReturn", "(", ")", "||", "(", "std", "::", "next", "(", "InsertPt", ")", "==", "MBB", ".", "end", "(", ")", "&&", "MBB", ".", "succ_empty", "(", ")", ")", ")", "return", ";", "MCSymbol", "*", "RetSymbol", "=", "MF", ".", "getContext", "(", ")", ".", "createTempSymbol", "(", "<STR_LIT>", ",", "true", ")", ";", "MI", ".", "setPostInstrSymbol", "(", "MF", ",", "RetSymbol", ")", ";", "const", "TargetRegisterClass", "*", "AddrRC", "=", "&", "<STR_LIT>", ";", "unsigned", "ExpectedRetAddrReg", "=", "<NUM_LIT>", ";", "if", "(", "!", "Subtarget", "->", "getFrameLowering", "(", ")", "->", "has128ByteRedZone", "(", "MF", ")", "||", "MF", ".", "exposesReturnsTwice", "(", ")", ")", "{", "ExpectedRetAddrReg", "=", "MRI", "->", "createVirtualRegister", "(", "AddrRC", ")", ";", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Small", "&&", "!", "Subtarget", "->", "isPositionIndependent", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "Loc", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ExpectedRetAddrReg", ")", ".", "addSym", "(", "RetSymbol", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "Loc", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ExpectedRetAddrReg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addSym", "(", "RetSymbol", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "}", "}", "++", "InsertPt", ";", "if", "(", "!", "ExpectedRetAddrReg", ")", "{", "ExpectedRetAddrReg", "=", "MRI", "->", "createVirtualRegister", "(", "AddrRC", ")", ";", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "Loc", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ExpectedRetAddrReg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "}", "unsigned", "NewStateReg", "=", "extractPredStateFromSP", "(", "MBB", ",", "InsertPt", ",", "Loc", ")", ";", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Small", "&&", "!", "Subtarget", "->", "isPositionIndependent", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "Loc", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "ExpectedRetAddrReg", ",", "RegState", "::", "Kill", ")", ".", "addSym", "(", "RetSymbol", ")", ";", "}", "else", "{", "unsigned", "ActualRetAddrReg", "=", "MRI", "->", "createVirtualRegister", "(", "AddrRC", ")", ";", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "Loc", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ActualRetAddrReg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addSym", "(", "RetSymbol", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "InsertPt", ",", "Loc", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "ExpectedRetAddrReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "ActualRetAddrReg", ",", "RegState", "::", "Kill", ")", ";"], "File": "X86SpeculativeLoadHardening12", "Func": "tracePredStateThroughCall", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13135, "Length": 523, "Cover_Rate": 0.7601744186046512, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "__m128", ")", "vec_or", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ")", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin", "Func": "_mm_or_ps", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13136, "Length": 20, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "func_ptr", "*", "p", ";", "for", "(", "p", "=", "__CTOR_END__", "-", "<NUM_LIT>", ";", "*", "p", "!=", "(", "func_ptr", ")", "-", "<NUM_LIT>", ";", "p", "--", ")", "(", "*", "p", ")", "(", ")", ";"], "ground_truth": ["}"], "File": "initfini1", "Func": "__do_global_ctors", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13137, "Length": 32, "Cover_Rate": 0.8205128205128205, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmPrinter", "::", "UseReadOnlyJumpTables", "(", ")", "const", "{", "return", "Subtarget", "->", "isTargetNaCl", "(", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmPrinter86", "Func": "UseReadOnlyJumpTables", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13138, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "MFI", "->", "setCalleeSavedFrameSize", "(", "CSI", ".", "size", "(", ")", "*", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "<NUM_LIT>", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ";", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "CJGFrameLowering", "Func": "spillCalleeSavedRegisters", "Target": "CJG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13139, "Length": 112, "Cover_Rate": 0.5957446808510638, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CPUString", "==", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "AArch64Subtarget (2)", "Func": "isCyclone", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13140, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "union", "{", "poly16x4x2_t", "__i", ";", "__builtin_neon_ti", "__o", ";", "}", "__bu", "=", "{", "__b", "}", ";", "__builtin_neon_vst2_lanev4hi", "(", "(", "__builtin_neon_hi", "*", ")", "__a", ",", "__bu", ".", "__o", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vst2_lane_p16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13141, "Length": 31, "Cover_Rate": 0.6888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vdup_n_s8", "(", "int8_t", "__a", ")", "{", "return", "(", "int8x8_t", ")", "{", "__a", ",", "__a", ",", "__a", ",", "__a", ",", "__a", ",", "__a", ",", "__a", ",", "__a", "}", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vdup_n_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13142, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_min_epu8", "(", "__mmask16", "__M", ",", "__m128i", "__A", ",", "__m128i", "__B", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_pminub128_mask", "(", "(", "__v16qi", ")", "__A", ",", "(", "__v16qi", ")", "__B", ",", "(", "__v16qi", ")", "_mm_setzero_si128", "(", ")", ",", "(", "__mmask16", ")", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin", "Func": "_mm_maskz_min_epu8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13143, "Length": 55, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "const", "SDValue", "LHS", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "SDValue", "RHS", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Scale", "==", "<NUM_LIT>", ")", "{", "Base", "=", "LHS", ";", "Offset", "=", "RHS", ";", "return", "true", ";", "}", "if", "(", "auto", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", ")", ")", "{", "int64_t", "ImmOff", "=", "C", "->", "getSExtValue", "(", ")", ";", "unsigned", "Size", "=", "<NUM_LIT>", "<<", "Scale", ";", "if", "(", "ImmOff", "%", "Size", ")", "return", "false", ";", "SDLoc", "DL", "(", "N", ")", ";", "Base", "=", "LHS", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "ImmOff", ">>", "Scale", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Offset", "}", ";"], "ground_truth": ["SDNode", "*", "MI", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Ops", ")", ";"], "File": "AArch64ISelDAGToDAG1", "Func": "SelectSVERegRegAddrMode", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13144, "Length": 144, "Cover_Rate": 0.5603112840466926, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "NOps", "==", "<NUM_LIT>", ")", ";", "O", "<<", "'\\t'", "<<", "MAI", "->", "getCommentString", "(", ")", "<<", "<STR_LIT>", ";", "DIVariable", "V", "(", "const_cast", "<", "MDNode", "*", ">", "(", "MI", "->", "getOperand", "(", "NOps", "-", "<NUM_LIT>", ")", ".", "getMetadata", "(", ")", ")", ")", ";", "O", "<<", "V", ".", "getName", "(", ")", ";", "O", "<<", "<STR_LIT>", ";", "assert", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", ";", "O", "<<", "'['", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "'+'", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "']'", ";", "O", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "NOps", "-", "<NUM_LIT>", ",", "O", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "O", ".", "str", "(", ")", ")", ";", "return", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "MCSymbol", "*", "PICBase", "=", "MF", "->", "getPICBaseSymbol", "(", ")", ";", "TmpInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "TmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateExpr", "(", "MCSymbolRefExpr", "::", "Create", "(", "PICBase", ",", "OutContext", ")", ")", ")", ";", "OutStreamer", ".", "EmitInstruction", "(", "TmpInst", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "PICBase", ")", ";", "return", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{"], "ground_truth": ["Lower<ISA_LIT>MachineInstrToMCInst", "(", "MI", ",", "TmpInst", ",", "*", "this", ",", "Subtarget", ".", "isDarwin", "(", ")", ")", ";"], "File": "PPCAsmPrinter19", "Func": "EmitInstruction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13145, "Length": 225, "Cover_Rate": 0.3488372093023256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256", ")", "__builtin_ia32_cvtdq2ps256_mask", "(", "(", "__v8si", ")", "__A", ",", "(", "__v8sf", ")", "_mm256_setzero_ps", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_maskz_cvtepi32_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13146, "Length": 25, "Cover_Rate": 0.5319148936170213, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "LDSymbol", "*", "getGOTSymbol", "(", ")", "const", "{"], "ground_truth": ["return", "m_pGOTSymbol", ";"], "File": "X86LDBackend", "Func": "getGOTSymbol", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13147, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isSequentialOrUndefInRange", "(", "Mask", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "if", "(", "!", "isUndefOrInRange", "(", "Mask", "[", "i", "]", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "X86ISelLowering117", "Func": "isPSHUFLWMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13148, "Length": 54, "Cover_Rate": 0.3576158940397351, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "state1", "->", "insn_num", "==", "state2", "->", "insn_num", "&&", "memcmp", "(", "state1", "->", "dfa_state", ",", "state2", "->", "dfa_state", ",", "dfa_state_size", ")", "==", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ia64", "Func": "equal", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13149, "Length": 27, "Cover_Rate": 0.6136363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "VisitedBBInfo", "(", "bool", "HasReturn", ",", "unsigned", "int", "Cycles", ")", ":", "HasReturn", "(", "HasReturn", ")", ",", "Cycles", "(", "Cycles", ")", "{"], "ground_truth": ["}"], "File": "X86PadShortFunction (2)", "Func": "VisitedBBInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13150, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_neon_vaddv8hf", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon6_vaddq_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13151, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "!", "AlwaysInline", "&&", "(", "Align", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "DstPtrInfo", ".", "getAddrSpace", "(", ")", ">=", "<NUM_LIT>", "||", "SrcPtrInfo", ".", "getAddrSpace", "(", ")", ">=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "const", "unsigned", "ClobberSet", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "if", "(", "isBaseRegConflictPossible", "(", "DAG", ",", "ClobberSet", ")", ")", "return", "SDValue", "(", ")", ";", "MVT", "AVT", ";", "if", "(", "Align", "&", "<NUM_LIT>", ")", "AVT", "=", "<STR_LIT>", ";", "else", "if", "(", "Align", "&", "<NUM_LIT>", ")", "AVT", "=", "<STR_LIT>", ";", "else", "if", "(", "Align", "&", "<NUM_LIT>", ")", "AVT", "=", "<STR_LIT>", ";", "else", "AVT", "=", "Subtarget", ".", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "UBytes", "=", "AVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "unsigned", "CountVal", "=", "SizeVal", "/", "UBytes", ";", "SDValue", "Count", "=", "DAG", ".", "getIntPtrConstant", "(", "CountVal", ")", ";", "unsigned", "BytesLeft", "=", "SizeVal", "%", "UBytes", ";", "SDValue", "InFlag", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "Subtarget", ".", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "Count", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "Subtarget", ".", "is64Bit", "(", ")", "?", "<STR_LIT>", ":"], "ground_truth": ["<STR_LIT>", ",", "Dst", ",", "InFlag", ")", ";"], "File": "X86SelectionDAGInfo51", "Func": "EmitTargetCodeForMemcpy", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13152, "Length": 221, "Cover_Rate": 0.3458528951486698, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Reg", "=", "<STR_LIT>", ";", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "DeleteRet", "=", "true", ";", "}", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "<NUM_LIT>", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "<NUM_LIT>", "||", "LdrOpc", "==", "<NUM_LIT>", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdmOpc", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ",", "getDefRegState", "(", "true", ")", ")", ";", "if", "(", "DeleteRet", ")", "{", "MIB", "->", "copyImplicitOps", "(", "&", "*", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "}", "MI", "=", "MIB", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "Regs", "[", "<NUM_LIT>", "]", "==", "<STR_LIT>", ")", "Regs", "[", "<NUM_LIT>", "]", "=", "<STR_LIT>", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdrOpc", ")", ",", "Regs", "[", "<NUM_LIT>", "]", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "if", "(", "LdrOpc", "==", "<STR_LIT>", "||", "LdrOpc", "==", "<STR_LIT>", ")", "{", "MIB", ".", "addReg", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["MIB", ".", "addImm", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";"], "File": "ARMFrameLowering14", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13153, "Length": 262, "Cover_Rate": 0.4712230215827338, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TT", ".", "isOSDarwin", "(", ")", ")", "return", "new", "Darwin<ISA_LIT>AsmBackend", "(", "T", ")", ";", "uint8_t", "OSABI", "=", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "TT", ".", "getOS", "(", ")", ")", ";", "bool", "IsLittleEndian", "=", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "ppc64le", ";"], "ground_truth": ["return", "new", "ELF<ISA_LIT>AsmBackend", "(", "T", ",", "IsLittleEndian", ",", "OSABI", ")", ";"], "File": "PPCAsmBackend53", "Func": "createPPCAsmBackend", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13154, "Length": 53, "Cover_Rate": 0.5760869565217391, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "sh_gen_truncate", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "int", "need_sign_ext", ")", "{", "enum", "rtx_code", "code", "=", "TRUNCATE", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "ZERO_EXTEND", "||", "GET_CODE", "(", "x", ")", "==", "SIGN_EXTEND", ")", "{", "rtx", "inner", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "machine_mode", "inner_mode", "=", "GET_MODE", "(", "inner", ")", ";", "if", "(", "inner_mode", "==", "mode", ")", "return", "inner", ";"], "ground_truth": ["else", "if", "(", "GET_MODE_SIZE", "(", "inner_mode", ")", ">=", "GET_MODE_SIZE", "(", "mode", ")", ")", "x", "=", "inner", ";"], "File": "sh", "Func": "sh_gen_truncate", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13155, "Length": 80, "Cover_Rate": 0.6153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "VT", "=", "Op", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getSimpleVT", "(", ")", ";", "SDValue", "In", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "InVT", "=", "In", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "(", "VT", "!=", "<STR_LIT>", "||", "InVT", "!=", "<STR_LIT>", ")", "&&", "(", "VT", "!=", "<STR_LIT>", "||", "InVT", "!=", "<STR_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Subtarget", "->", "hasInt256", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "In", ")", ";", "unsigned", "NumElems", "=", "InVT", ".", "getVectorNumElements", "(", ")", ";", "SDValue", "Undef", "=", "DAG", ".", "getUNDEF", "(", "InVT", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ShufMask1", "(", "NumElems", ",", "-", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElems", "/", "<NUM_LIT>", ";", "++", "i", ")", "ShufMask1", "[", "i", "]", "=", "i", ";", "SDValue", "OpLo", "=", "DAG", ".", "getVectorShuffle", "(", "InVT", ",", "dl", ",", "In", ",", "Undef", ",", "&", "ShufMask1", "[", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ShufMask2", "(", "NumElems", ",", "-", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering (2)2", "Func": "LowerSIGN_EXTEND", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13156, "Length": 184, "Cover_Rate": 0.5542168674698795, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "Memory", "&&", "(", "!", "Mem", ".", "Size", "||", "Mem", ".", "Size", "==", "<NUM_LIT>", ")", "&&", "getMemIndexReg", "(", ")", ">=", "<STR_LIT>", "&&", "getMemIndexReg", "(", ")", "<=", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "X86AsmParser (2)2", "Func": "isMemVZ64", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13157, "Length": 31, "Cover_Rate": 0.7560975609756098, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "CInfo", ".", "Metadata", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "CInfo", ".", "AccessIndex", "=", "getConstant", "(", "Call", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ")", ";", "CInfo", ".", "Base", "=", "Call", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "CInfo", ".", "RecordAlignment", "=", "DL", "->", "getABITypeAlign", "(", "getBaseElementType", "(", "Call", ")", ")", ";", "return", "true", ";", "}", "if", "(", "GV", "->", "getName", "(", ")", ".", "startswith", "(", "<STR_LIT>", ")", ")", "{", "CInfo", ".", "Kind", "=", "<ISA_LIT>PreserveFieldInfoAI", ";", "CInfo", ".", "Metadata", "=", "nullptr", ";", "uint64_t", "InfoKind", "=", "getConstant", "(", "Call", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "InfoKind", ">=", "<STR_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "CInfo", ".", "AccessIndex", "=", "InfoKind", ";", "return", "true", ";", "}", "if", "(", "GV", "->", "getName", "(", ")", ".", "startswith", "(", "<STR_LIT>", ")", ")", "{", "CInfo", ".", "Kind", "=", "<ISA_LIT>PreserveFieldInfoAI", ";", "CInfo", ".", "Metadata", "=", "Call", "->", "getMetadata", "(", "LLVMContext", "::", "MD_preserve_access_index", ")", ";", "if", "(", "!", "CInfo", ".", "Metadata", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "uint64_t", "Flag", "=", "getConstant", "(", "Call", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "Flag", ">=", "<STR_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "if", "(", "Flag", "==", "<STR_LIT>", ")", "CInfo", ".", "AccessIndex", "=", "<STR_LIT>", ";", "else", "CInfo", ".", "AccessIndex", "=", "<STR_LIT>", ";", "return", "true", ";", "}"], "ground_truth": ["if", "(", "GV", "->", "getName", "(", ")", ".", "startswith", "(", "<STR_LIT>", ")", ")", "{"], "File": "BPFAbstractMemberAccess14", "Func": "IsPreserveDIAccessIndexCall", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13158, "Length": 221, "Cover_Rate": 0.37777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "mode", "==", "SImode", ")", "fn", "=", "gen_store_conditional_si", ";", "else", "if", "(", "mode", "==", "DImode", ")", "fn", "=", "gen_store_conditional_di", ";", "emit_insn", "(", "fn", "(", "res", ",", "mem", ",", "val", ")", ")", ";"], "ground_truth": ["}"], "File": "alpha3", "Func": "emit_store_conditional", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13159, "Length": 34, "Cover_Rate": 0.5074626865671642, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "PrevPacket", ".", "size", "(", ")", ";", "i", "++", ")", "{", "SUnit", "*", "SU1", "=", "PrevPacket", "[", "i", "]", ";", "MachineInstr", "*", "PMI", "=", "SU1", "->", "getInstr", "(", ")", ";", "if", "(", "<ISA_LIT>II", "::", "isLookupC", "(", "PMI", "->", "getDesc", "(", ")", ")", ")", "{", "LookupPrev", "=", "true", ";", "break", ";", "}", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "CurrentPacket", ".", "size", "(", ")", ";", "i", "++", ")", "{", "SUnit", "*", "SU1", "=", "CurrentPacket", "[", "i", "]", ";", "MachineInstr", "*", "PMI", "=", "SU1", "->", "getInstr", "(", ")", ";", "if", "(", "<ISA_LIT>II", "::", "isLookupC", "(", "PMI", "->", "getDesc", "(", ")", ")", ")", "{", "LookupPrev", "=", "true", ";", "break", ";", "}", "}", "if", "(", "LookupPrev", "&&", "(", "!", "<ISA_LIT>II", "::", "isVPUInst", "(", "MI", "->", "getDesc", "(", ")", ")", "||", "isUsingSrcD", "(", "MI", ")", "||", "<ISA_LIT>II", "::", "isLookupC", "(", "MI", "->", "getDesc", "(", ")", ")", ")", ")", "{", "res", "=", "Hazard", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "res", ";"], "ground_truth": ["}"], "File": "TPCHazardRecognizer", "Func": "getHazardType", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13160, "Length": 172, "Cover_Rate": 0.6209386281588448, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasDiv", ";"], "ground_truth": ["}"], "File": "MBlazeSubtarget", "Func": "hasDiv", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13161, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "vector", "unsigned", "char", "vec_andc", "(", "vector", "unsigned", "char", "a1", ",", "vector", "unsigned", "char", "a2", ")", "{"], "ground_truth": ["return", "(", "vector", "unsigned", "char", ")", "__builtin_altivec_vandc", "(", "(", "vector", "signed", "int", ")", "a1", ",", "(", "vector", "signed", "int", ")", "a2", ")", ";"], "File": "altivec4", "Func": "vec_andc", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13162, "Length": 40, "Cover_Rate": 0.975609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Scale", "=", "<NUM_LIT>", ";", "if", "(", "Offset", "<", "<NUM_LIT>", ")", "{", "NumBits", "=", "<NUM_LIT>", ";", "Offset", "=", "-", "Offset", ";", "}", "else", "{", "NumBits", "=", "<NUM_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "NumBits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "NumBits", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NumBits", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NumBits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "isSigned", "=", "false", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["break", ";"], "File": "ARMBaseRegisterInfo1", "Func": "isFrameOffsetLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13163, "Length": 90, "Cover_Rate": 0.30612244897959184, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "__volatile__", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ushmedia", "Func": "sh_media_SYNCI", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13164, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "poly64x2_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vreinterpretq_p64_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13165, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "else", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "{", "uint64_t", "Imm", ";", "if", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", ")", "{", "if", "(", "isInt64Immediate", "(", "RHS", ".", "getNode", "(", ")", ",", "Imm", ")", ")", "{", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", "return", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ",", "getI32Imm", "(", "Imm", "&", "<NUM_LIT>", ",", "dl", ")", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", "return", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ",", "getI32Imm", "(", "Imm", "&", "<NUM_LIT>", ",", "dl", ")", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", "{", "SDValue", "Xor", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ",", "getI64Imm", "(", "Imm", ">>", "<NUM_LIT>", ",", "dl", ")", ")", ",", "<NUM_LIT>", ")", ";", "return", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Xor", ",", "getI64Imm", "(", "Imm", "&", "<NUM_LIT>", ",", "dl", ")", ")", ",", "<NUM_LIT>", ")", ";", "}", "}", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", "(", "CC", ")", ")", "{", "if", "(", "isInt64Immediate", "(", "RHS", ".", "getNode", "(", ")", ",", "Imm", ")", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", "return", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ",", "getI64Imm", "(", "Imm", "&", "<NUM_LIT>", ",", "dl", ")", ")", ",", "<NUM_LIT>", ")", ";", "Opc", "=", "<STR_LIT>", ";", "}", "else", "{", "short", "SImm", ";"], "ground_truth": ["if", "(", "isIntS16Immediate", "(", "RHS", ",", "SImm", ")", ")", "return", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ",", "getI64Imm", "(", "SImm", "&", "<NUM_LIT>", ",", "dl", ")", ")", ",", "<NUM_LIT>", ")", ";"], "File": "PPCISelDAGToDAG101", "Func": "SelectCC", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13166, "Length": 297, "Cover_Rate": 0.38722294654498046, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "TargetOpcode", "::", "G_SEXTLOAD", ":", "case", "TargetOpcode", "::", "G_ZEXTLOAD", ":", "return", "Helper", ".", "tryCombineExtendingLoads", "(", "MI", ")", ";", "case", "TargetOpcode", "::", "G_INTRINSIC_W_SIDE_EFFECTS", ":", "switch", "(", "MI", ".", "getIntrinsicID", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "MaxLen", "=", "EnableOpt", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "return", "(", "!", "EnableOptSize", ")", "?", "Helper", ".", "tryCombineMemCpyFamily", "(", "MI", ",", "MaxLen", ")", ":", "false", ";", "}", "default", ":", "break", ";"], "ground_truth": ["}"], "File": "AArch64PreLegalizerCombiner6", "Func": "combine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13167, "Length": 74, "Cover_Rate": 0.46540880503144655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "reg_class", "class_likely_spilled_p", "(", "int", "c", ")", "{", "return", "(", "c", "!=", "ALL_REGS", "&&", "c", "!=", "ADDW_REGS", ")", ";"], "ground_truth": ["}"], "File": "avr3", "Func": "class_likely_spilled_p", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13168, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "using", "RegisterInductionSet", "=", "std", "::", "set", "<", "RegisterInduction", ">", ";", "RegisterInductionSet", "IndRegs", ";", "using", "instr_iterator", "=", "MachineBasicBlock", "::", "instr_iterator", ";", "for", "(", "instr_iterator", "I", "=", "Header", "->", "instr_begin", "(", ")", ",", "E", "=", "Header", "->", "instr_end", "(", ")", ";", "I", "!=", "E", "&&", "I", "->", "isPHI", "(", ")", ";", "++", "I", ")", "{", "MachineInstr", "*", "Phi", "=", "&", "*", "I", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "n", "=", "Phi", "->", "getNumOperands", "(", ")", ";", "i", "<", "n", ";", "i", "+=", "<NUM_LIT>", ")", "{", "if", "(", "Phi", "->", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", "!=", "Latch", ")", "continue", ";", "unsigned", "PhiReg", "=", "Phi", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "DI", "=", "MRI", "->", "getVRegDef", "(", "PhiReg", ")", ";", "if", "(", "DI", "->", "getDesc", "(", ")", ".", "isAdd", "(", ")", ")", "{", "unsigned", "IndReg", "=", "DI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineOperand", "&", "Opnd2", "=", "DI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "int64_t", "V", ";", "if", "(", "MRI", "->", "getVRegDef", "(", "IndReg", ")", "==", "Phi", "&&", "checkForImmediate", "(", "Opnd2", ",", "V", ")", ")", "{", "unsigned", "UpdReg", "=", "DI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "IndRegs", ".", "insert", "(", "std", "::", "make_pair", "(", "UpdReg", ",", "std", "::", "make_pair", "(", "IndReg", ",", "V", ")", ")", ")", ";", "}", "}", "}", "}", "if", "(", "IndRegs", ".", "empty", "(", ")", ")", "return", "false", ";", "MachineBasicBlock", "*", "TB", "=", "nullptr", ",", "*", "FB", "=", "nullptr", ";", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "Cond", ";", "bool", "NotAnalyzed", "=", "TII", "->", "analyzeBranch", "(", "*", "ExitingBlock", ",", "TB", ",", "FB", ",", "Cond", ",", "false", ")", ";", "if", "(", "NotAnalyzed", "||", "Cond", ".", "empty", "(", ")", ")", "return", "false", ";", "if", "(", "ExitingBlock", "!=", "Latch", "&&", "(", "TB", "==", "Latch", "||", "FB", "==", "Latch", ")", ")", "{", "MachineBasicBlock", "*", "LTB", "=", "nullptr", ",", "*", "LFB", "=", "nullptr", ";", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "LCond", ";", "bool", "NotAnalyzed", "=", "TII", "->", "analyzeBranch", "(", "*", "Latch", ",", "LTB", ",", "LFB", ",", "LCond", ",", "false", ")", ";", "if", "(", "NotAnalyzed", ")", "return", "false", ";", "if", "(", "TB", "==", "Latch", ")", "TB", "=", "(", "LTB", "==", "Header", ")", "?", "LTB", ":", "LFB", ";", "else", "FB", "=", "(", "LTB", "==", "Header", ")", "?", "LTB", ":", "LFB", ";", "}", "if", "(", "TB", "!=", "Header", ")", "{", "if", "(", "FB", "!=", "Header", ")", "{", "return", "false", ";", "}", "if", "(", "MDT", "->", "dominates", "(", "TB", ",", "FB", ")", ")", "return", "false", ";", "}", "unsigned", "CSz", "=", "Cond", ".", "size", "(", ")", ";", "if", "(", "CSz", "!=", "<NUM_LIT>", "&&", "CSz", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "Cond", "[", "CSz", "-", "<NUM_LIT>", "]", ".", "isReg", "(", ")", ")", "return", "false", ";", "unsigned", "P", "=", "Cond", "[", "CSz", "-", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "PredDef", "=", "MRI", "->", "getVRegDef", "(", "P", ")", ";", "if", "(", "!", "PredDef", "->", "isCompare", "(", ")", ")", "return", "false", ";", "SmallSet", "<", "unsigned", ",", "<NUM_LIT>", ">", "CmpRegs", ";"], "ground_truth": ["MachineOperand", "*", "CmpImmOp", "=", "nullptr", ";"], "File": "HexagonHardwareLoops1", "Func": "fixupInductionVariable", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13169, "Length": 507, "Cover_Rate": 0.38970023059185244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ",", "OptimizationRemarkEmitter", "*", "ORE", ")", "{", "if", "(", "ST", "->", "getCPUDirective", "(", ")", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["UP", ".", "Partial", "=", "UP", ".", "Runtime", "=", "true", ";"], "File": "PPCTargetTransformInfo1", "Func": "getUnrollingPreferences", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13170, "Length": 45, "Cover_Rate": 0.6617647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "else", "if", "(", "ST", ".", "isMesaGfxShader", "(", "Fn", ")", "||", "!", "PreloadedScratchRsrcReg", ")", "{", "assert", "(", "!", "ST", ".", "isAmdHsaOrMesa", "(", "Fn", ")", ")", ";", "const", "MCInstrDesc", "&", "SMovB32", "=", "TII", "->", "get", "(", "<STR_LIT>", ")", ";", "Register", "Rsrc2", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "<STR_LIT>", ")", ";", "Register", "Rsrc3", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "<STR_LIT>", ")", ";", "uint64_t", "Rsrc23", "=", "TII", "->", "getScratchRsrcWords23", "(", ")", ";", "if", "(", "MFI", "->", "hasImplicitBufferPtr", "(", ")", ")", "{", "Register", "Rsrc01", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "<STR_LIT>", ")", ";", "if", "(", "<STR_LIT>", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ")", "{", "const", "MCInstrDesc", "&", "Mov64", "=", "TII", "->", "get", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "Mov64", ",", "Rsrc01", ")", ".", "addReg", "(", "MFI", "->", "getImplicitBufferPtrUserSGPR", "(", ")", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "else", "{", "const", "MCInstrDesc", "&", "LoadDwordX2", "=", "TII", "->", "get", "(", "<STR_LIT>", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", ")", ";", "auto", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOInvariant", "|", "MachineMemOperand", "::", "MODereferenceable", ",", "<NUM_LIT>", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "LoadDwordX2", ",", "Rsrc01", ")", ".", "addReg", "(", "MFI", "->", "getImplicitBufferPtrUserSGPR", "(", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "MF", ".", "getRegInfo", "(", ")", ".", "addLiveIn", "(", "MFI", "->", "getImplicitBufferPtrUserSGPR", "(", ")", ")", ";", "MBB", ".", "addLiveIn", "(", "MFI", "->", "getImplicitBufferPtrUserSGPR", "(", ")", ")", ";", "}", "}", "else", "{", "Register", "Rsrc0", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "<STR_LIT>", ")", ";", "Register", "Rsrc1", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB32", ",", "Rsrc0", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB32", ",", "Rsrc1", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB32", ",", "Rsrc2", ")", ".", "addImm", "(", "Rsrc23", "&", "<NUM_LIT>", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB32", ",", "Rsrc3", ")", ".", "addImm", "(", "Rsrc23", ">>", "<NUM_LIT>", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "else", "if", "(", "ST", ".", "isAmdHsaOrMesa", "(", "Fn", ")", ")", "{", "assert", "(", "PreloadedScratchRsrcReg", ")", ";", "if", "(", "ScratchRsrcReg", "!=", "PreloadedScratchRsrcReg", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ScratchRsrcReg", ")", ".", "addReg", "(", "PreloadedScratchRsrcReg", ",", "RegState", "::", "Kill", ")", ";", "}", "}"], "ground_truth": ["Register", "ScratchRsrcSub0", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "<STR_LIT>", ")", ";"], "File": "SIFrameLowering12", "Func": "emitEntryFunctionScratchRsrcRegSetup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13171, "Length": 482, "Cover_Rate": 0.5133120340788072, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ";", "const", "uint16_t", "*", "CURegs", "=", "is64Bit", "?", "CU64BitRegs", ":", "CU32BitRegs", ";", "for", "(", "int", "Idx", "=", "<NUM_LIT>", ";", "*", "CURegs", ";", "++", "CURegs", ",", "++", "Idx", ")", "if", "(", "*", "CURegs", "==", "Reg", ")", "return", "Idx", ";"], "ground_truth": ["return", "-", "<NUM_LIT>", ";"], "File": "X86FrameLowering (2)1", "Func": "getCompactUnwindRegNum", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13172, "Length": 56, "Cover_Rate": 0.45528455284552843, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "!", "produceCompactUnwindFrame", "(", "MF", ")", "||", "CC", "==", "CallingConv", "::", "PreserveMost", "||", "(", "RPI", ".", "isPaired", "(", ")", "&&", "(", "(", "RPI", ".", "Reg1", "==", "<STR_LIT>", "&&", "RPI", ".", "Reg2", "==", "<STR_LIT>", ")", "||", "RPI", ".", "Reg1", "+", "<NUM_LIT>", "==", "RPI", ".", "Reg2", ")", ")", ")", "&&", "<STR_LIT>", ")", ";", "RPI", ".", "FrameIdx", "=", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ";", "if", "(", "Count", "*", "<NUM_LIT>", "!=", "AFI", "->", "getCalleeSavedStackSize", "(", ")", "&&", "!", "RPI", ".", "isPaired", "(", ")", ")", "{", "Offset", "-=", "<NUM_LIT>", ";", "assert", "(", "MFI", "->", "getObjectAlignment", "(", "RPI", ".", "FrameIdx", ")", "<=", "<NUM_LIT>", ")", ";", "MFI", "->", "setObjectAlignment", "(", "RPI", ".", "FrameIdx", ",", "<NUM_LIT>", ")", ";", "AFI", "->", "setCalleeSaveStackHasFreeSpace", "(", "true", ")", ";", "}", "else", "Offset", "-=", "RPI", ".", "isPaired", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "assert", "(", "Offset", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", ";", "RPI", ".", "Offset", "=", "Offset", "/", "<NUM_LIT>", ";", "assert", "(", "(", "RPI", ".", "Offset", ">=", "-", "<NUM_LIT>", "&&", "RPI", ".", "Offset", "<=", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "RegPairs", ".", "push_back", "(", "RPI", ")", ";", "if", "(", "RPI", ".", "isPaired", "(", ")", ")", "++", "i", ";"], "ground_truth": ["}"], "File": "AArch64FrameLowering55", "Func": "computeCalleeSaveRegisterPairs", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13173, "Length": 192, "Cover_Rate": 0.3855421686746988, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Src", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "MaxNumUsers", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "MaxNumUsers", "=", "<NUM_LIT>", ";", "}", "if", "(", "NumUsers", ">", "MaxNumUsers", ")", "return", "false", ";", "for", "(", "const", "MachineInstr", "&", "I", ":", "make_range", "(", "std", "::", "next", "(", "MachineBasicBlock", "::", "const_iterator", "(", "Src", ")", ")", ",", "MachineBasicBlock", "::", "const_iterator", "(", "Dst", ")", ")", ")", "{", "if", "(", "I", ".", "isCall", "(", ")", "||", "I", ".", "hasUnmodeledSideEffects", "(", ")", ")", "return", "false", ";", "if", "(", "I", ".", "mayLoadOrStore", "(", ")", ")", "{", "if", "(", "Src", ".", "hasOrderedMemoryRef", "(", ")", "||", "I", ".", "hasOrderedMemoryRef", "(", ")", ")", "return", "false", ";", "if", "(", "I", ".", "mayAlias", "(", "AA", ",", "Src", ",", "true", ")", ")", "return", "false", ";", "if", "(", "I", ".", "mayAlias", "(", "AA", ",", "Dst", ",", "true", ")", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "MOSInstructionSelector", "Func": "shouldFoldMemAccess", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13174, "Length": 140, "Cover_Rate": 0.5204460966542751, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "IsN64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "IsN64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "IsN64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "IsN64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "IsN64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";"], "File": "MipsSEInstrInfo61", "Func": "storeRegToStack", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13175, "Length": 104, "Cover_Rate": 0.31044776119402984, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "Opc", "==", "<STR_LIT>", "&&", "(", "Val", "==", "<NUM_LIT>", "||", "Val", "==", "<NUM_LIT>", ")", ")", "||", "(", "Opc", "==", "<STR_LIT>", "&&", "(", "Val", "==", "<NUM_LIT>", "||", "Val", "==", "<NUM_LIT>", ")", ")", "||", "(", "Opc", "==", "<STR_LIT>", "&&", "Val", "==", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "bitOpWithConstantIsReducible", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13176, "Length": 44, "Cover_Rate": 0.7213114754098361, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ShufMask1", "(", "NumElems", ",", "-", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElems", "/", "<NUM_LIT>", ";", "++", "i", ")", "ShufMask1", "[", "i", "]", "=", "i", ";", "SDValue", "OpLo", "=", "DAG", ".", "getVectorShuffle", "(", "InVT", ",", "dl", ",", "In", ",", "Undef", ",", "&", "ShufMask1", "[", "<NUM_LIT>", "]", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ShufMask2", "(", "NumElems", ",", "-", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElems", "/", "<NUM_LIT>", ";", "++", "i", ")", "ShufMask2", "[", "i", "]", "=", "i", "+", "NumElems", "/", "<NUM_LIT>", ";", "SDValue", "OpHi", "=", "DAG", ".", "getVectorShuffle", "(", "InVT", ",", "dl", ",", "In", ",", "Undef", ",", "&", "ShufMask2", "[", "<NUM_LIT>", "]", ")", ";", "MVT", "HalfVT", "=", "<STR_LIT>", "(", "VT", ".", "getScalarType", "(", ")", ",", "VT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ")", ";", "OpLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "HalfVT", ",", "OpLo", ")", ";", "OpHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "HalfVT", ",", "OpHi", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "OpLo", ",", "OpHi", ")", ";"], "File": "X86ISelLowering (2)4", "Func": "LowerSIGN_EXTEND", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13177, "Length": 188, "Cover_Rate": 0.5094850948509485, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "hasStdExtZba", "(", ")", "&&", "!", "Imm", ".", "isSignedIntN", "(", "<NUM_LIT>", ")", "&&", "(", "(", "Imm", "-", "<NUM_LIT>", ")", ".", "isPowerOf2", "(", ")", "||", "(", "Imm", "-", "<NUM_LIT>", ")", ".", "isPowerOf2", "(", ")", "||", "(", "Imm", "-", "<NUM_LIT>", ")", ".", "isPowerOf2", "(", ")", ")", ")", "return", "true", ";", "if", "(", "Subtarget", ".", "hasStdExtM", "(", ")", "&&", "VT", ".", "getSizeInBits", "(", ")", ">=", "Subtarget", ".", "getXLen", "(", ")", ")", "return", "false", ";", "if", "(", "!", "Imm", ".", "isSignedIntN", "(", "<NUM_LIT>", ")", "&&", "Imm", ".", "countTrailingZeros", "(", ")", "<", "<NUM_LIT>", ")", "{", "APInt", "ImmS", "=", "Imm", ".", "ashr", "(", "Imm", ".", "countTrailingZeros", "(", ")", ")", ";", "if", "(", "(", "ImmS", "+", "<NUM_LIT>", ")", ".", "isPowerOf2", "(", ")", "||", "(", "ImmS", "-", "<NUM_LIT>", ")", ".", "isPowerOf2", "(", ")", "||", "(", "<NUM_LIT>", "-", "ImmS", ")", ".", "isPowerOf2", "(", ")", ")", "return", "true", ";", "}", "}"], "ground_truth": ["}"], "File": "RISCVISelLowering1", "Func": "decomposeMulByConstant", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13178, "Length": 145, "Cover_Rate": 0.5291970802919708, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "AvailablesAluCount", "(", ")", "||", "!", "Pending", "[", "IDAlu", "]", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "OccupiedSlotsMask", ")", "{", "if", "(", "!", "AvailableAlus", "[", "AluPredX", "]", ".", "empty", "(", ")", ")", "{", "OccupiedSlotsMask", "|=", "<NUM_LIT>", ";", "return", "PopInst", "(", "AvailableAlus", "[", "AluPredX", "]", ",", "false", ")", ";", "}", "if", "(", "!", "AvailableAlus", "[", "AluDiscarded", "]", ".", "empty", "(", ")", ")", "{", "OccupiedSlotsMask", "|=", "<NUM_LIT>", ";", "return", "PopInst", "(", "AvailableAlus", "[", "AluDiscarded", "]", ",", "false", ")", ";", "}", "if", "(", "!", "AvailableAlus", "[", "AluT_XYZW", "]", ".", "empty", "(", ")", ")", "{", "OccupiedSlotsMask", "|=", "<NUM_LIT>", ";", "return", "PopInst", "(", "AvailableAlus", "[", "AluT_XYZW", "]", ",", "false", ")", ";", "}", "}", "bool", "TransSlotOccupied", "=", "OccupiedSlotsMask", "&", "<NUM_LIT>", ";", "if", "(", "!", "TransSlotOccupied", "&&", "VLIW5", ")", "{", "if", "(", "!", "AvailableAlus", "[", "AluTrans", "]", ".", "empty", "(", ")", ")", "{", "OccupiedSlotsMask", "|=", "<NUM_LIT>", ";", "return", "PopInst", "(", "AvailableAlus", "[", "AluTrans", "]", ",", "false", ")", ";", "}", "SUnit", "*", "SU", "=", "AttemptFillSlot", "(", "<NUM_LIT>", ",", "true", ")", ";", "if", "(", "SU", ")", "{", "OccupiedSlotsMask", "|=", "<NUM_LIT>", ";", "return", "SU", ";", "}", "}", "for", "(", "int", "Chan", "=", "<NUM_LIT>", ";", "Chan", ">", "-", "<NUM_LIT>", ";", "--", "Chan", ")", "{", "bool", "isOccupied", "=", "OccupiedSlotsMask", "&", "(", "<NUM_LIT>", "<<", "Chan", ")", ";", "if", "(", "!", "isOccupied", ")", "{"], "ground_truth": ["SUnit", "*", "SU", "=", "AttemptFillSlot", "(", "Chan", ",", "false", ")", ";"], "File": "R600MachineScheduler10", "Func": "pickAlu", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13179, "Length": 224, "Cover_Rate": 0.8265682656826568, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_sqrt_sh", "(", "__m128h", "__A", ",", "__m128h", "__B", ")", "{", "return", "__builtin_ia32_sqrtsh_mask_round", "(", "__B", ",", "__A", ",", "_mm_setzero_ph", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm_sqrt_sh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13180, "Length": 43, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256", ")", "_mm512_extractf64x4_pd", "(", "(", "__m512d", ")", "__A", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_castps512_ps256", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13181, "Length": 15, "Cover_Rate": 0.4411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "R", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "R", ")", ")", "{", "MCSuperRegIterator", "S", "(", "R", ",", "HRI", ",", "false", ")", ";", "MI", ".", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "*", "S", ",", "true", ",", "true", ")", ")", ";", "}", "return", "MII", ";", "}", "assert", "(", "ResourceTracker", "->", "canReserveResources", "(", "MI", ")", ")", ";", "bool", "ExtMI", "=", "HII", "->", "isExtended", "(", "&", "MI", ")", "||", "HII", "->", "isConstExtended", "(", "&", "MI", ")", ";", "bool", "Good", "=", "true", ";", "if", "(", "GlueToNewValueJump", ")", "{", "MachineInstr", "&", "NvjMI", "=", "*", "++", "MII", ";", "ResourceTracker", "->", "reserveResources", "(", "MI", ")", ";", "if", "(", "ExtMI", ")", "Good", "=", "tryAllocateResourcesForConstExt", "(", "true", ")", ";", "bool", "ExtNvjMI", "=", "HII", "->", "isExtended", "(", "&", "NvjMI", ")", "||", "HII", "->", "isConstExtended", "(", "&", "NvjMI", ")", ";", "if", "(", "Good", ")", "{", "if", "(", "ResourceTracker", "->", "canReserveResources", "(", "NvjMI", ")", ")", "ResourceTracker", "->", "reserveResources", "(", "NvjMI", ")", ";", "else", "Good", "=", "false", ";", "}", "if", "(", "Good", "&&", "ExtNvjMI", ")", "Good", "=", "tryAllocateResourcesForConstExt", "(", "true", ")", ";", "if", "(", "!", "Good", ")", "{", "endPacket", "(", "MBB", ",", "MI", ")", ";", "assert", "(", "ResourceTracker", "->", "canReserveResources", "(", "MI", ")", ")", ";", "ResourceTracker", "->", "reserveResources", "(", "MI", ")", ";", "if", "(", "ExtMI", ")", "{", "assert", "(", "canReserveResourcesForConstExt", "(", ")", ")", ";", "tryAllocateResourcesForConstExt", "(", "true", ")", ";", "}", "assert", "(", "ResourceTracker", "->", "canReserveResources", "(", "NvjMI", ")", ")", ";", "ResourceTracker", "->", "reserveResources", "(", "NvjMI", ")", ";", "if", "(", "ExtNvjMI", ")", "{", "assert", "(", "canReserveResourcesForConstExt", "(", ")", ")", ";", "reserveResourcesForConstExt", "(", ")", ";"], "ground_truth": ["}"], "File": "HexagonVLIWPacketizer34", "Func": "addToPacket", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13182, "Length": 262, "Cover_Rate": 0.6858638743455497, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "->", "mayStore", "(", ")", "||", "MI", "->", "isBranch", "(", ")", "||", "MI", "->", "isCall", "(", ")", "||", "MI", "->", "isReturn", "(", ")", ")", "return", "true", ";", "if", "(", "MI", "->", "hasOrderedMemoryRef", "(", ")", "||", "MI", "->", "hasUnmodeledSideEffects", "(", ")", ")", "return", "true", ";", "if", "(", "MI", "->", "isPHI", "(", ")", ")", "return", "false", ";", "for", "(", "auto", "&", "Op", ":", "MI", "->", "operands", "(", ")", ")", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "MRI", ".", "isReserved", "(", "Op", ".", "getReg", "(", ")", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "RDFDeadCode3", "Func": "isLiveInstr", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13183, "Length": 94, "Cover_Rate": 0.8785046728971962, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "shouldPromote", "(", "I", ")", ")", "{", "I", "->", "mutateType", "(", "ExtTy", ")", ";", "Promoted", ".", "insert", "(", "I", ")", ";", "}", "}", "for", "(", "auto", "*", "V", ":", "*", "Visited", ")", "{", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ";", "if", "(", "!", "I", ")", "continue", ";", "if", "(", "Sources", "->", "count", "(", "I", ")", "||", "Sinks", "->", "count", "(", "I", ")", ")", "continue", ";", "if", "(", "!", "shouldPromote", "(", "I", ")", "||", "SafeToPromote", "->", "count", "(", "I", ")", "||", "NewInsts", ".", "count", "(", "I", ")", ")", "continue", ";", "assert", "(", "EnableDSP", "&&", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "I", "<<", "<STR_LIT>", ")", ";", "Function", "*", "DSPInst", "=", "<STR_LIT>", "(", "M", ",", "getNarrowIntrinsic", "(", "I", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "I", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "I", "->", "getDebugLoc", "(", ")", ")", ";"], "ground_truth": ["Value", "*", "Args", "[", "]", "=", "{", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";"], "File": "ARMCodeGenPrepare10", "Func": "PromoteTree", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13184, "Length": 170, "Cover_Rate": 0.43147208121827413, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "getRelaxedOpcodeBranch", "(", "const", "MCInst", "&", "Inst", ",", "bool", "Is16BitMode", ")", "{", "unsigned", "Op", "=", "Inst", ".", "getOpcode", "(", ")", ";", "switch", "(", "Op", ")", "{", "default", ":", "return", "Op", ";", "case", "<STR_LIT>", ":", "return", "(", "Is16BitMode", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "(", "Is16BitMode", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "X86AsmBackend (2)1", "Func": "getRelaxedOpcodeBranch", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13185, "Length": 57, "Cover_Rate": 0.8142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "fntype", ",", "new_fndecl", ",", "args", ";", "unsigned", "arity", ";", "const", "char", "*", "bname", ";", "machine_mode", "el_mode", ",", "in_mode", ";", "int", "n", ",", "in_n", ";", "if", "(", "!", "flag_unsafe_math_optimizations", ")", "return", "NULL_TREE", ";", "el_mode", "=", "TYPE_MODE", "(", "TREE_TYPE", "(", "type_out", ")", ")", ";", "n", "=", "TYPE_VECTOR_SUBPARTS", "(", "type_out", ")", ";", "in_mode", "=", "TYPE_MODE", "(", "TREE_TYPE", "(", "type_in", ")", ")", ";", "in_n", "=", "TYPE_VECTOR_SUBPARTS", "(", "type_in", ")", ";", "if", "(", "el_mode", "!=", "in_mode", "||", "n", "!=", "in_n", ")", "return", "NULL_TREE", ";", "switch", "(", "fn", ")", "{", "CASE_CFN_EXP", ":", "CASE_CFN_LOG", ":", "CASE_CFN_LOG10", ":", "CASE_CFN_POW", ":", "CASE_CFN_TANH", ":", "CASE_CFN_TAN", ":", "CASE_CFN_ATAN", ":", "CASE_CFN_ATAN2", ":", "CASE_CFN_ATANH", ":", "CASE_CFN_CBRT", ":", "CASE_CFN_SINH", ":", "CASE_CFN_SIN", ":", "CASE_CFN_ASINH", ":", "CASE_CFN_ASIN", ":", "CASE_CFN_COSH", ":", "CASE_CFN_COS", ":", "CASE_CFN_ACOSH", ":", "CASE_CFN_ACOS", ":", "if", "(", "(", "el_mode", "!=", "DFmode", "||", "n", "!=", "<NUM_LIT>", ")", "&&", "(", "el_mode", "!=", "SFmode", "||", "n", "!=", "<NUM_LIT>", ")", ")", "return", "NULL_TREE", ";", "break", ";", "default", ":", "return", "NULL_TREE", ";", "}", "tree", "fndecl", "=", "mathfn_built_in", "(", "el_mode", "==", "DFmode", "?", "double_type_node", ":", "float_type_node", ",", "fn", ")", ";", "bname", "=", "IDENTIFIER_POINTER", "(", "DECL_NAME", "(", "fndecl", ")", ")", ";", "if", "(", "DECL_FUNCTION_CODE", "(", "fndecl", ")", "==", "BUILT_IN_LOGF", ")", "strcpy", "(", "name", ",", "<STR_LIT>", ")", ";", "else", "if", "(", "DECL_FUNCTION_CODE", "(", "fndecl", ")", "==", "BUILT_IN_LOG", ")", "strcpy", "(", "name", ",", "<STR_LIT>", ")", ";", "else", "if", "(", "n", "==", "<NUM_LIT>", ")", "{", "sprintf", "(", "name", ",", "<STR_LIT>", ",", "bname", "+", "<NUM_LIT>", ")", ";", "name", "[", "strlen", "(", "name", ")", "-", "<NUM_LIT>", "]", "=", "'4'", ";", "}", "else", "sprintf", "(", "name", ",", "<STR_LIT>", ",", "bname", "+", "<NUM_LIT>", ")", ";", "name", "[", "<NUM_LIT>", "]", "&=", "~", "<NUM_LIT>", ";", "arity", "=", "<NUM_LIT>", ";", "for", "(", "args", "=", "DECL_ARGUMENTS", "(", "fndecl", ")", ";", "args", ";", "args", "=", "TREE_CHAIN", "(", "args", ")", ")", "arity", "++", ";", "if", "(", "arity", "==", "<NUM_LIT>", ")", "fntype", "=", "build_function_type_list", "(", "type_out", ",", "type_in", ",", "NULL", ")", ";", "else", "fntype", "=", "build_function_type_list", "(", "type_out", ",", "type_in", ",", "type_in", ",", "NULL", ")", ";", "new_fndecl", "=", "build_decl", "(", "BUILTINS_LOCATION", ",", "FUNCTION_DECL", ",", "get_identifier", "(", "name", ")", ",", "fntype", ")", ";", "TREE_PUBLIC", "(", "new_fndecl", ")", "=", "<NUM_LIT>", ";", "DECL_EXTERNAL", "(", "new_fndecl", ")", "=", "<NUM_LIT>", ";"], "ground_truth": ["DECL_IS_NOVOPS", "(", "new_fndecl", ")", "=", "<NUM_LIT>", ";"], "File": "i386", "Func": "ix86_veclibabi_svml", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13186, "Length": 358, "Cover_Rate": 0.9226804123711341, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstructionSelector", "::", "selectCmp", "(", "Register", "ResVReg", ",", "const", "<ISA_LIT>Type", "*", "ResType", ",", "unsigned", "CmpOpc", ",", "MachineInstr", "&", "I", ")", "const", "{", "Register", "Cmp0", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Cmp1", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "assert", "(", "GR", ".", "get<ISA_LIT>TypeForVReg", "(", "Cmp0", ")", "->", "getOpcode", "(", ")", "==", "GR", ".", "get<ISA_LIT>TypeForVReg", "(", "Cmp1", ")", "->", "getOpcode", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "CmpOpc", ")", ")", ".", "addDef", "(", "ResVReg", ")", ".", "addUse", "(", "GR", ".", "get<ISA_LIT>TypeID", "(", "ResType", ")", ")", ".", "addUse", "(", "Cmp0", ")", ".", "addUse", "(", "Cmp1", ")", ".", "constrainAllUses", "(", "TII", ",", "TRI", ",", "RBI", ")", ";"], "ground_truth": ["}"], "File": "SPIRVInstructionSelector", "Func": "selectCmp", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13187, "Length": 138, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallString", "<", "<NUM_LIT>", ">", "epilogueString", ";", "raw_svector_ostream", "OS", "(", "epilogueString", ")", ";", "OS", "<<", "<STR_LIT>", ";", "OS", "<<", "<STR_LIT>", ";", "OS", "<<", "<STR_LIT>", ";", "OS", "<<", "<STR_LIT>", ";", "OS", "<<", "<STR_LIT>", ";", "OS", "<<", "<STR_LIT>", ";", "OS", "<<", "<STR_LIT>", ";", "OutStreamer", ".", "EmitRawText", "(", "OS", ".", "str", "(", ")", ")", ";"], "ground_truth": ["return", ";"], "File": "TMS320C64XAsmPrinter", "Func": "emit_epilog", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 13188, "Length": 53, "Cover_Rate": 0.8153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SrcBlkInfo", "->", "IsRetired", "=", "true", ";"], "ground_truth": ["assert", "(", "MBB", "->", "succ_size", "(", ")", "==", "<NUM_LIT>", "&&", "MBB", "->", "pred_size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "TGSICFGStructurizer", "Func": "retireBlock", "Target": "TGSI", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13189, "Length": 27, "Cover_Rate": 0.34615384615384615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MRI", "=", "&", "MF", "->", "getRegInfo", "(", ")", ";"], "ground_truth": ["if", "(", "skipFunction", "(", "Func", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";"], "File": "TPCImmToReg", "Func": "runOnMachineFunction", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13190, "Length": 23, "Cover_Rate": 0.40350877192982454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__inline__", "static", "unsigned", "long", "long", "sh_media_MSUBS_UB", "(", "unsigned", "long", "long", "mm", ",", "unsigned", "long", "long", "mn", ")", "{", "unsigned", "long", "long", "res", ";"], "ground_truth": ["__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "res", ")", ":", "<STR_LIT>", "(", "mm", ")", ",", "<STR_LIT>", "(", "mn", ")", ")", ";"], "File": "ushmedia", "Func": "sh_media_MSUBS_UB", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13191, "Length": 43, "Cover_Rate": 0.9148936170212766, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MIB", ".", "add", "(", "OldMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "ImmOp", ")", ";", "MIB", ".", "add", "(", "OldMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "OpStart", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "HII", "->", "getAddrMode", "(", "*", "OldMI", ")", "==", "<STR_LIT>", ")", "{", "short", "NewOpCode", "=", "HII", "->", "changeAddrMode_io_abs", "(", "*", "OldMI", ")", ";", "assert", "(", "NewOpCode", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "InsertPt", ",", "OldMI", "->", "getDebugLoc", "(", ")", ",", "HII", "->", "get", "(", "NewOpCode", ")", ")", ";", "const", "GlobalValue", "*", "GV", "=", "ImmOp", ".", "getGlobal", "(", ")", ";", "int64_t", "Offset", "=", "ImmOp", ".", "getOffset", "(", ")", "+", "OldMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "MIB", ".", "addGlobalAddress", "(", "GV", ",", "Offset", ",", "ImmOp", ".", "getTargetFlags", "(", ")", ")", ";", "MIB", ".", "add", "(", "OldMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "OpStart", "=", "<NUM_LIT>", ";", "}", "Changed", "=", "true", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "OldMI", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MIB", "<<", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "ImmOpNum", "==", "<NUM_LIT>", "&&", "OldMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "{", "short", "NewOpCode", "=", "HII", "->", "changeAddrMode_rr_io", "(", "*", "OldMI", ")", ";", "assert", "(", "NewOpCode", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "InsertPt", ",", "OldMI", "->", "getDebugLoc", "(", ")", ",", "HII", "->", "get", "(", "NewOpCode", ")", ")", ";", "MIB", ".", "add", "(", "OldMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "ImmOp", ")", ";", "OpStart", "=", "<NUM_LIT>", ";"], "ground_truth": ["Changed", "=", "true", ";"], "File": "HexagonOptAddrMode (2)", "Func": "changeStore", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13192, "Length": 280, "Cover_Rate": 0.5691056910569106, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isMAI", "(", "MI", ")", "&&", "ST", ".", "hasMFMAInlineLiteralBug", "(", ")", "&&", "OpNo", "==", "(", "unsigned", ")", "<STR_LIT>", "(", "MI", ".", "getOpcode", "(", ")", ",", "<STR_LIT>", "::", "src2", ")", ")", "return", "false", ";", "return", "RI", ".", "opCanUseInlineConstant", "(", "OpInfo", ".", "OperandType", ")", ";", "}", "if", "(", "!", "RI", ".", "opCanUseLiteralConstant", "(", "OpInfo", ".", "OperandType", ")", ")", "return", "false", ";", "if", "(", "!", "isVOP3", "(", "MI", ")", "||", "!", "<STR_LIT>", "(", "InstDesc", ",", "OpNo", ")", ")", "return", "true", ";"], "ground_truth": ["return", "ST", ".", "hasVOP3Literal", "(", ")", ";"], "File": "SIInstrInfo11", "Func": "isImmOperandLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13193, "Length": 86, "Cover_Rate": 0.4236453201970443, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "vec_int4", ")", "(", "si_xori", "(", "(", "qword", ")", "(", "a", ")", ",", "(", "unsigned", "int", ")", "(", "b", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "spu2vmx", "Func": "spu_xor", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13194, "Length": 27, "Cover_Rate": 0.675, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "MinOffset", "=", "std", "::", "min", "(", "A", "->", "getOffset", "(", ")", ",", "B", "->", "getOffset", "(", ")", ")", ";", "unsigned", "Size", "=", "A", "->", "getSize", "(", ")", "+", "B", "->", "getSize", "(", ")", ";", "return", "MF", ".", "getMachineMemOperand", "(", "A", ",", "MinOffset", ",", "Size", ")", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer", "Func": "combineKnownAdjacentMMOs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13195, "Length": 48, "Cover_Rate": 0.7058823529411765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Streamer", ".", "visitUsedExpr", "(", "*", "getSubExpr", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "Nios2MCExpr", "Func": "visitUsedExpr", "Target": "Nios2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13196, "Length": 11, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "struct", "aarch64_address_info", "addr", ";"], "ground_truth": ["return", "aarch64_classify_address", "(", "&", "addr", ",", "x", ",", "mode", ",", "strict_p", ",", "type", ")", ";"], "File": "aarch64", "Func": "aarch64_legitimate_address_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13197, "Length": 19, "Cover_Rate": 0.5277777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "CCode", "=", "(", "<STR_LIT>", ")", "Op0", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "CCode", "=", "<STR_LIT>", "(", "CCode", ")", ";", "<ISA_LIT>CC", "=", "DAG", ".", "getTargetConstant", "(", "CCode", ",", "dl", ",", "<STR_LIT>", ")", ";", "}", "return", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "}", "if", "(", "isAllOnesConstant", "(", "Op1", ")", "&&", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "Op1", "&&", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", ")", ")", "{", "if", "(", "isProfitableToUseFlagOp", "(", "Op0", ")", ")", "{", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "Op0", ".", "getValueType", "(", ")", ",", "<STR_LIT>", ")", ";", "SDValue", "New", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "Op0", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ",", "New", ")", ";", "<STR_LIT>", "CCode", "=", "CC", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "<ISA_LIT>CC", "=", "DAG", ".", "getTargetConstant", "(", "CCode", ",", "dl", ",", "<STR_LIT>", ")", ";", "return", "SDValue", "(", "New", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ";", "}", "}", "<STR_LIT>", "CondCode", "=", "Translate<ISA_LIT>CC", "(", "CC", ",", "dl", ",", "false", ",", "Op0", ",", "Op1", ",", "DAG", ")", ";"], "ground_truth": ["assert", "(", "CondCode", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "emitFlagsForSetcc", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13198, "Length": 214, "Cover_Rate": 0.4155339805825243, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "'('", ";", "if", "(", "MI", "->", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "O", "<<", "<STR_LIT>", ";"], "ground_truth": ["else", "printOperand", "(", "MI", ",", "OpNo", "+", "<NUM_LIT>", ",", "O", ")", ";"], "File": "PPCInstPrinter", "Func": "printMemRegImm", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13199, "Length": 37, "Cover_Rate": 0.5211267605633803, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", "return", "<NUM_LIT>", ";", "--", "I", ";", "}", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "GetCondFromBranchOpc", "(", "I", "->", "getOpcode", "(", ")", ")", "==", "<STR_LIT>", ")", "return", "<NUM_LIT>", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";"], "ground_truth": ["if", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", "return", "<NUM_LIT>", ";"], "File": "MipsInstrInfo15", "Func": "RemoveBranch", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13200, "Length": 68, "Cover_Rate": 0.4533333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstPrinter", "(", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ")", ":", "<ISA_LIT>InstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter11", "Func": "R600InstPrinter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13201, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "parseRegister", "(", "Operands", ",", "VR32Reg", ")", ";"], "ground_truth": ["}"], "File": "SystemZAsmParser1", "Func": "parseVR32", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13202, "Length": 9, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "const", "MCExpr", "*", "Expr", "=", "getImm", "(", ")", ";", "addExpr", "(", "Inst", ",", "Expr", ")", ";"], "ground_truth": ["}"], "File": "MINA32AsmParser", "Func": "addImmOperands", "Target": "MINA32", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13203, "Length": 26, "Cover_Rate": 0.6842105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "Carry", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Carry", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Carry", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Carry", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "(", "Carry", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isOneConstant", "(", "Carry", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ")", "Carry", "=", "Carry", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Carry", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Carry", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "uint64_t", "CarryCC", "=", "Carry", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "SDValue", "CarryOp1", "=", "Carry", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "CarryCC", "==", "<STR_LIT>", ")", "return", "CarryOp1", ";", "if", "(", "CarryCC", "==", "<STR_LIT>", ")", "{", "if", "(", "CarryOp1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "CarryOp1", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", "&&", "CarryOp1", ".", "getValueType", "(", ")", ".", "isInteger", "(", ")", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "CarryOp1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "SDValue", "SubCommute", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "CarryOp1", ")", ",", "CarryOp1", "->", "getVTList", "(", ")", ",", "CarryOp1", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "CarryOp1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "SDValue", "(", "SubCommute", ".", "getNode", "(", ")", ",", "CarryOp1", ".", "getResNo", "(", ")", ")", ";", "}", "}", "}", "}", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering85", "Func": "combineCarryThroughADD", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13204, "Length": 225, "Cover_Rate": 0.7627118644067796, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "FullRegNamesWithPercent", "||", "TT", ".", "isOSDarwin", "(", ")", "||", "TT", ".", "getOS", "(", ")", "==", "Triple", "::", "AIX", ")", "return", "false", ";", "switch", "(", "RegName", "[", "<NUM_LIT>", "]", ")", "{", "default", ":", "return", "false", ";"], "ground_truth": ["case", "'r'", ":"], "File": "PPCInstPrinter", "Func": "showRegistersWithPercentPrefix", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13205, "Length": 40, "Cover_Rate": 0.5797101449275363, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "MipsISelDAGToDAG12", "Func": "selectIntAddr12MM", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13206, "Length": 9, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "AMDGPUAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUAsmParser18", "Func": "ParseDirective", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13207, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "XRegsNoX0", "[", "getReg", "(", ")", "]", ")", ")", ";"], "ground_truth": ["}"], "File": "PPCAsmParser (2)1", "Func": "addRegG8RCNoX0Operands", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13208, "Length": 18, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "getSubExpr", "(", ")", "const", "{"], "ground_truth": ["return", "Expr", ";"], "File": "Nios2MCExpr", "Func": "getSubExpr", "Target": "Nios2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13209, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_mullo_epi64", "(", "__mmask8", "__U", ",", "__m128i", "__A", ",", "__m128i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_pmullq128_mask", "(", "(", "__v2di", ")", "__A", ",", "(", "__v2di", ")", "__B", ",", "(", "__v2di", ")", "_mm_setzero_di", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vldqintrin4", "Func": "_mm_maskz_mullo_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13210, "Length": 54, "Cover_Rate": 0.9818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_stream_pd", "(", "double", "*", "__A", ",", "__m128d", "__B", ")", "{", "__builtin_ia32_movntpd", "(", "__A", ",", "(", "__v2df", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "emmintrin", "Func": "_mm_stream_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13211, "Length": 34, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_cvt_roundps_pd", "(", "__m512d", "__W", ",", "__mmask8", "__U", ",", "__m256", "__A", ",", "const", "int", "__R", ")", "{"], "ground_truth": ["return", "(", "__m512d", ")", "__builtin_ia32_cvtps2pd512_mask", "(", "(", "__v8sf", ")", "__A", ",", "(", "__v8df", ")", "__W", ",", "(", "__mmask8", ")", "__U", ",", "__R", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_cvt_roundps_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13212, "Length": 53, "Cover_Rate": 0.9814814814814815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "OptLEA", ")", "{", "if", "(", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "slowLEA", "(", ")", ")", "processInstructionForSlowLEA", "(", "I", ",", "MFI", ")", ";", "else", "{", "if", "(", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "slow3OpsLEA", "(", ")", ")", "{", "if", "(", "auto", "*", "NewMI", "=", "processInstrForSlow3OpLEA", "(", "*", "I", ",", "MFI", ")", ")", "{", "MFI", "->", "erase", "(", "I", ")", ";", "I", "=", "NewMI", ";", "}", "}", "else", "processInstruction", "(", "I", ",", "MFI", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "X86FixupLEAs52", "Func": "processBasicBlock", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13213, "Length": 84, "Cover_Rate": 0.5874125874125874, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "AbsMod", "&&", "getLexer", "(", ")", ".", "peekTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Pipe", ")", "&&", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", "==", "AsmToken", "::", "Integer", "||", "getLexer", "(", ")", ".", "getKind", "(", ")", "==", "AsmToken", "::", "Real", ")", ")", "{", "SMLoc", "EndLoc", ";", "const", "MCExpr", "*", "Expr", ";", "if", "(", "getParser", "(", ")", ".", "parsePrimaryExpr", "(", "Expr", ",", "EndLoc", ")", ")", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser14", "Func": "parseAbsoluteExpr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13214, "Length": 72, "Cover_Rate": 0.6792452830188679, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AAWrapperPass", "(", ")", ":", "ImmutablePass", "(", "ID", ")", "{", "initialize<ISA_LIT>AAWrapperPassPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAliasAnalysis", "Func": "AMDGPUAAWrapperPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13215, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_expandloadu_epi64", "(", "__m128i", "__W", ",", "__mmask8", "__U", ",", "void", "const", "*", "__P", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_expandloaddi128_mask", "(", "(", "__v2di", "*", ")", "__P", ",", "(", "__v2di", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_mask_expandloadu_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13216, "Length": 51, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "&", "ST", "=", "C", "->", "MF", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";"], "ground_truth": ["if", "(", "ST", ".", "enable<ISA_LIT>Scheduler", "(", ")", ")", "return", "create<ISA_LIT>MachineScheduler", "(", "C", ")", ";"], "File": "AMDGPUTargetMachine103", "Func": "createMachineScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13217, "Length": 30, "Cover_Rate": 0.6521739130434783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "<ISA_LIT>Z80RegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "return", "&", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "GBZ80RegisterInfo", "Func": "getPointerRegClass", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13218, "Length": 22, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasVBMI2", "(", ")", "const", "{", "return", "HasVBMI2", ";"], "ground_truth": ["}"], "File": "X86Subtarget100", "Func": "hasVBMI2", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13219, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "dim_off_reg", "=", "(", "int", ")", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "int", "rw_off", "=", "isRead", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "Register", "dim_off0", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "dim_off0", ")", ".", "addReg", "(", "dim_off_reg", ")", ".", "addImm", "(", "rw_off", ")", ";", "Register", "dim_off1", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "dim_off1", ")", ".", "addReg", "(", "dim_off0", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "Register", "dim_off2", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "dim_off2", ")", ".", "addReg", "(", "dim_off1", ")", ".", "addReg", "(", "dm_off_reg", ")", ";"], "ground_truth": ["Register", "PtrReg", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "File": "RISCVExpandSSRInsts", "Func": "expandSSR_ReadWrite", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13220, "Length": 157, "Cover_Rate": 0.5709090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_sra_pi16", "(", "__m64", "__m", ",", "__m64", "__count", ")", "{", "__vector", "signed", "short", "__r", ";"], "ground_truth": ["__vector", "unsigned", "short", "__c", ";"], "File": "mmintrin2", "Func": "_mm_sra_pi16", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13221, "Length": 32, "Cover_Rate": 0.3047619047619048, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vpminq_u8", "(", "uint8x16_t", "a", ",", "uint8x16_t", "b", ")", "{"], "ground_truth": ["return", "(", "uint8x16_t", ")", "__builtin_aarch64_uminpv16qi", "(", "(", "int8x16_t", ")", "a", ",", "(", "int8x16_t", ")", "b", ")", ";"], "File": "arm", "Func": "neon2_vpminq_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13222, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isVectorLoadExtDesirable", "(", "SDValue", "ExtVal", ")", "const", "{", "EVT", "ExtT", "=", "ExtVal", ".", "getValueType", "(", ")", ";", "EVT", "MemT", "=", "cast", "<", "LoadSDNode", ">", "(", "ExtVal", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "(", "ExtT", "==", "<STR_LIT>", "&&", "MemT", "==", "<STR_LIT>", ")", "||", "(", "ExtT", "==", "<STR_LIT>", "&&", "MemT", "==", "<STR_LIT>", ")", "||", "(", "ExtT", "==", "<STR_LIT>", "&&", "MemT", "==", "<STR_LIT>", ")", ";"], "File": "WebAssemblyISelLowering15", "Func": "isVectorLoadExtDesirable", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13223, "Length": 71, "Cover_Rate": 0.8452380952380952, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ElemWidth", "==", "<NUM_LIT>", ")", "{", "assert", "(", "VecWidth", "==", "VecTy", ".", "getVectorNumElements", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "VecWidth", "==", "<NUM_LIT>", "||", "VecWidth", "==", "<NUM_LIT>", "||", "VecWidth", "==", "<NUM_LIT>", ")", ";", "if", "(", "IdxN", ")", "{", "if", "(", "IdxN", "->", "isNullValue", "(", ")", "&&", "ValTy", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "VecV", ")", ";", "}", "if", "(", "ValWidth", "==", "<NUM_LIT>", ")", "{", "SDValue", "A0", "=", "getInstr", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "{", "VecV", "}", ",", "DAG", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "A0", ",", "IdxV", ")", ";", "}", "unsigned", "Scale", "=", "VecWidth", "/", "ValWidth", ";", "assert", "(", "ty", "(", "IdxV", ")", "==", "<STR_LIT>", ")", ";", "SDValue", "S0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "IdxV", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "T0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "VecV", ")", ";", "SDValue", "T1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "T0", ",", "S0", ")", ";", "while", "(", "Scale", ">", "<NUM_LIT>", ")", "{", "T1", "=", "DAG", ".", "getTargetExtractSubreg", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "T1", ")", ";", "T1", "=", "expandPredicate", "(", "T1", ",", "dl", ",", "DAG", ")", ";", "Scale", "/=", "<NUM_LIT>", ";", "}"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResTy", ",", "T1", ")", ";"], "File": "HexagonISelLowering115", "Func": "extractVector", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13224, "Length": 243, "Cover_Rate": 0.34615384615384615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Operand", "&", "Op", "=", "static_cast", "<", "<ISA_LIT>Operand", "&", ">", "(", "AsmOp", ")", ";", "if", "(", "!", "Op", ".", "isReg", "(", ")", ")", "return", "Match_InvalidOperand", ";", "Register", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "bool", "IsRegFPR64", "=", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "Reg", ")", ";", "bool", "IsRegFPR64C", "=", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "Reg", ")", ";"], "ground_truth": ["if", "(", "(", "IsRegFPR64", "&&", "Kind", "==", "MCK_FPR32", ")", "||", "(", "IsRegFPR64C", "&&", "Kind", "==", "MCK_FPR32C", ")", ")", "{"], "File": "RISCVAsmParser13", "Func": "validateTargetOperandClass", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13225, "Length": 79, "Cover_Rate": 0.6869565217391305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "float16x8_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vreinterpretq_f16_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13226, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "Mem", ".", "OffReg", "=", "Off", ";", "Op", "->", "Mem", ".", "Off", "=", "<NUM_LIT>", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "return", "Op", ";"], "ground_truth": ["}"], "File": "MBlazeAsmParser1", "Func": "CreateMem", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13227, "Length": 32, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "typedef", "float", "v2si", "__attribute__", "(", "(", "mode", "(", "V2SI", ")", ")", ")", ";", "return", "(", "unsigned", "long", "long", ")", "__builtin_sssubv2si3", "(", "(", "v2si", ")", "mm", ",", "(", "v2si", ")", "mn", ")", ";"], "ground_truth": ["}"], "File": "ushmedia1", "Func": "sh_media_MSUBS_L", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13228, "Length": 33, "Cover_Rate": 0.6470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "commands_in_file", ",", "commands_in_file", ",", "commands_in_file", "-", "commands_in_prologues", "-", "commands_in_epilogues", ",", "commands_in_prologues", ",", "commands_in_epilogues", ")", ";"], "ground_truth": ["}"], "File": "avr3", "Func": "avr_file_end", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13229, "Length": 22, "Cover_Rate": 0.5116279069767442, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "*", "LLVMTy", "=", "IntegerType", "::", "get", "(", "CurMF", "->", "getFunction", "(", ")", ".", "getContext", "(", ")", ",", "BitWidth", ")", ";", "Register", "Reg", ";", "if", "(", "DT", ".", "find", "(", "LLVMTy", ",", "CurMF", ",", "Reg", ")", ")", "{", "return", "get<ISA_LIT>TypeForVReg", "(", "Reg", ")", ";", "}", "MachineBasicBlock", "&", "BB", "=", "*", "I", ".", "getParent", "(", ")", ";"], "ground_truth": ["auto", "MIB", "=", "BuildMI", "(", "BB", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addDef", "(", "createTypeVReg", "(", "CurMF", "->", "getRegInfo", "(", ")", ")", ")", ".", "addImm", "(", "BitWidth", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "File": "SPIRVGlobalRegistry1", "Func": "getOrCreateSPIRVIntegerType", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13230, "Length": 101, "Cover_Rate": 0.7709923664122137, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", "O", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter20", "Func": "printGDS", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13231, "Length": 18, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "mode", ")", "{", "case", "E_CCFmode", ":", "case", "E_SFmode", ":", "return", "TARGET_HARD_FLOAT", ";", "case", "E_DFmode", ":", "return", "TARGET_HARD_FLOAT", "&&", "TARGET_DOUBLE_FLOAT", ";", "case", "E_V2SFmode", ":", "return", "TARGET_HARD_FLOAT", "&&", "TARGET_PAIRED_SINGLE_FLOAT", ";"], "ground_truth": ["default", ":"], "File": "mips", "Func": "mips_mode_ok_for_mov_fmt_p", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13232, "Length": 32, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "function_call_info", "::", "function_call_info", "(", "location_t", "location_in", ",", "const", "function_instance", "&", "instance_in", ",", "tree", "fndecl_in", ")", ":", "function_instance", "(", "instance_in", ")", ",", "location", "(", "location_in", ")", ",", "fndecl", "(", "fndecl_in", ")", "{"], "ground_truth": ["}"], "File": "riscv-vector-builtins", "Func": "function_call_info", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13233, "Length": 32, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "VarArgsFirstGPR", "=", "GPR", ";"], "ground_truth": ["}"], "File": "RISCVMachineFunctionInfo3", "Func": "setVarArgsFirstGPR", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13234, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NumNonZero", ">", "<NUM_LIT>", "&&", "!", "Subtarget", ".", "hasSSE41", "(", ")", ")", "return", "SDValue", "(", ")", ";", "return", "LowerBuildVectorAsInsert", "(", "Op", ",", "NonZeroMask", ",", "NumNonZero", ",", "NumZero", ",", "DAG", ",", "Subtarget", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)5", "Func": "LowerBuildVectorv8i16", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13235, "Length": 35, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ShiftVal", "=", "NumBitsPerElt", "-", "<NUM_LIT>", ";", "}", "if", "(", "!", "ShiftVal", ")", "return", "N0", ";", "if", "(", "<STR_LIT>", "(", "N0", ".", "getNode", "(", ")", ")", ")", "return", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ")", ";", "if", "(", "!", "LogicalShift", "&&", "<STR_LIT>", "(", "N0", ".", "getNode", "(", ")", ")", ")", "return", "DAG", ".", "getConstant", "(", "-", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ")", ";", "if", "(", "Opcode", "==", "N0", ".", "getOpcode", "(", ")", ")", "{", "unsigned", "ShiftVal2", "=", "cast", "<", "ConstantSDNode", ">", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "NewShiftVal", "=", "ShiftVal", "+", "ShiftVal2", ";", "if", "(", "NewShiftVal", ">=", "NumBitsPerElt", ")", "{", "if", "(", "LogicalShift", ")", "return", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ")", ";", "NewShiftVal", "=", "NumBitsPerElt", "-", "<NUM_LIT>", ";", "}", "return", "DAG", ".", "getNode", "(", "Opcode", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getTargetConstant", "(", "NewShiftVal", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ")", ")", ";", "}", "if", "(", "LogicalShift", "&&", "(", "ShiftVal", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "Op", "(", "N", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "SDValue", "Res", "=", "combine<ISA_LIT>ShufflesRecursively", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ")", "return", "Res", ";"], "File": "X86ISelLowering (2)5", "Func": "combineVectorShiftImm", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13236, "Length": 217, "Cover_Rate": 0.3422712933753943, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__a", "+", "(", "__b", "*", "__aarch64_vget_lane_any", "(", "__c", ",", "__lane", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vmlaq_lane_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13237, "Length": 17, "Cover_Rate": 0.5151515151515151, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegNo", "==", "<STR_LIT>", ")", "{", "if", "(", "HadParens", ")", "getLexer", "(", ")", ".", "UnLex", "(", "LParen", ")", ";", "return", "MatchOperand_NoMatch", ";", "}", "if", "(", "HadParens", ")", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "createToken", "(", "<STR_LIT>", ",", "FirstS", ",", "isRV64", "(", ")", ")", ")", ";", "SMLoc", "S", "=", "getLoc", "(", ")", ";", "SMLoc", "E", "=", "SMLoc", "::", "getFromPointer", "(", "S", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "createReg", "(", "RegNo", ",", "S", ",", "E", ",", "isRV64", "(", ")", ")", ")", ";", "}", "if", "(", "HadParens", ")", "{", "getParser", "(", ")", ".", "Lex", "(", ")", ";"], "ground_truth": ["Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "createToken", "(", "<STR_LIT>", ",", "getLoc", "(", ")", ",", "isRV64", "(", ")", ")", ")", ";"], "File": "RISCVAsmParser13", "Func": "parseRegister", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13238, "Length": 131, "Cover_Rate": 0.42671009771986973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Filler", "::", "IsRegInSet", "(", "SmallSet", "<", "unsigned", ",", "<NUM_LIT>", ">", "&", "RegSet", ",", "unsigned", "Reg", ")", "{", "for", "(", "MCRegAliasIterator", "AI", "(", "Reg", ",", "TM", ".", "getRegisterInfo", "(", ")", ",", "true", ")", ";", "AI", ".", "isValid", "(", ")", ";", "++", "AI", ")", "if", "(", "RegSet", ".", "count", "(", "*", "AI", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "OR1KDelaySlotFiller", "Func": "IsRegInSet", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13239, "Length": 60, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>Z80TargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "return", "LowerZExt", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSExt", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerSUB", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "GBZ80ISelLowering (2)", "Func": "LowerOperation", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13240, "Length": 68, "Cover_Rate": 0.34517766497461927, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "it", "!=", "<ISA_LIT>FI", "->", "StubsNeeded", ".", "end", "(", ")", ";", "++", "it", ")", "{", "const", "char", "*", "Symbol", "=", "it", "->", "first", ";", "const", "llvm", "::", "<STR_LIT>", "*", "Signature", "=", "it", "->", "second", ";", "if", "(", "StubsNeeded", ".", "find", "(", "Symbol", ")", "==", "StubsNeeded", ".", "end", "(", ")", ")", "StubsNeeded", "[", "Symbol", "]", "=", "Signature", ";", "}", "MCP", "=", "MF", ".", "getConstantPool", "(", ")", ";", "if", "(", "Subtarget", "->", "isTargetNaCl", "(", ")", ")", "NaClAlignIndirectJumpTargets", "(", "MF", ")", ";", "AsmPrinter", "::", "runOnMachineFunction", "(", "MF", ")", ";", "emitXRayTable", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "MipsAsmPrinter56", "Func": "runOnMachineFunction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13241, "Length": 93, "Cover_Rate": 0.5602409638554217, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BI", "->", "unbundleFromPred", "(", ")", ";", "for", "(", "MachineOperand", "&", "MO", ":", "BI", "->", "operands", "(", ")", ")", "{", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isInternalRead", "(", ")", ")", "MO", ".", "setIsInternalRead", "(", "false", ")", ";", "}", "getLiteral", "(", "*", "BI", ",", "Literals", ")", ";", "ClauseContent", ".", "push_back", "(", "&", "*", "BI", ")", ";", "}", "I", "=", "BI", ";", "DeleteMI", ".", "eraseFromParent", "(", ")", ";", "}", "else", "{", "getLiteral", "(", "*", "I", ",", "Literals", ")", ";", "ClauseContent", ".", "push_back", "(", "&", "*", "I", ")", ";", "I", "++", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Literals", ".", "size", "(", ")", ";", "i", "<", "e", ";", "i", "+=", "<NUM_LIT>", ")", "{", "MachineInstrBuilder", "MILit", "=", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "if", "(", "Literals", "[", "i", "]", "->", "isImm", "(", ")", ")", "{", "MILit", ".", "addImm", "(", "Literals", "[", "i", "]", "->", "getImm", "(", ")", ")", ";", "}", "else", "{", "MILit", ".", "addGlobalAddress", "(", "Literals", "[", "i", "]", "->", "getGlobal", "(", ")", ",", "Literals", "[", "i", "]", "->", "getOffset", "(", ")", ")", ";", "}", "if", "(", "i", "+", "<NUM_LIT>", "<", "e", ")", "{", "if", "(", "Literals", "[", "i", "+", "<NUM_LIT>", "]", "->", "isImm", "(", ")", ")", "{", "MILit", ".", "addImm", "(", "Literals", "[", "i", "+", "<NUM_LIT>", "]", "->", "getImm", "(", ")", ")", ";", "}", "else", "{", "MILit", ".", "addGlobalAddress", "(", "Literals", "[", "i", "+", "<NUM_LIT>", "]", "->", "getGlobal", "(", ")", ",", "Literals", "[", "i", "+", "<NUM_LIT>", "]", "->", "getOffset", "(", ")", ")", ";", "}", "}", "else", "MILit", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "ClauseContent", ".", "push_back", "(", "MILit", ")", ";", "}", "}"], "ground_truth": ["assert", "(", "ClauseContent", ".", "size", "(", ")", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "R600ControlFlowFinalizer (2)1", "Func": "MakeALUClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13242, "Length": 294, "Cover_Rate": 0.625531914893617, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "b", ")", ":", ")", ";", "return", "result", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vqmovn_high_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13243, "Length": 20, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Cond", ".", "push_back", "(", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "false", ";", "}", "if", "(", "LastOpcodeHasNVJump", "&&", "(", "LastInst", "->", "getNumExplicitOperands", "(", ")", "==", "<NUM_LIT>", ")", ")", "{", "TBB", "=", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "LastInst", "->", "getOpcode", "(", ")", ")", ")", ";", "Cond", ".", "push_back", "(", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Cond", ".", "push_back", "(", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "false", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printMBBReference", "(", "MBB", ")", "<<", "<STR_LIT>", ";", ")", ";", "return", "true", ";", "}", "bool", "SecLastOpcodeHasJMP_c", "=", "PredOpcodeHasJMP_c", "(", "SecLastOpcode", ")", ";", "bool", "SecLastOpcodeHasNVJump", "=", "isNewValueJump", "(", "*", "SecondLastInst", ")", ";", "if", "(", "SecLastOpcodeHasJMP_c", "&&", "(", "LastOpcode", "==", "<STR_LIT>", ")", ")", "{", "if", "(", "!", "SecondLastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isMBB", "(", ")", ")", "return", "true", ";", "TBB", "=", "SecondLastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "SecondLastInst", "->", "getOpcode", "(", ")", ")", ")", ";", "Cond", ".", "push_back", "(", "SecondLastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "FBB", "=", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "return", "false", ";", "}", "if", "(", "SecLastOpcodeHasNVJump", "&&", "(", "SecondLastInst", "->", "getNumExplicitOperands", "(", ")", "==", "<NUM_LIT>", ")", "&&", "(", "LastOpcode", "==", "<STR_LIT>", ")", ")", "{", "TBB", "=", "SecondLastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "SecondLastInst", "->", "getOpcode", "(", ")", ")", ")", ";", "Cond", ".", "push_back", "(", "SecondLastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Cond", ".", "push_back", "(", "SecondLastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "FBB", "=", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "return", "false", ";", "}", "if", "(", "SecLastOpcode", "==", "<STR_LIT>", "&&", "LastOpcode", "==", "<STR_LIT>", ")", "{", "TBB", "=", "SecondLastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "I", "=", "LastInst", "->", "getIterator", "(", ")", ";", "if", "(", "AllowModify", ")", "I", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "HexagonInstrInfo13", "Func": "analyzeBranch", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13244, "Length": 348, "Cover_Rate": 0.3543788187372709, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsO32", "(", ")", "const", "{", "return", "ThisABI", "==", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "Cpu0ABIInfo", "Func": "IsO32", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13245, "Length": 12, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "ix86_target_stack_probe", "(", "void", ")", "{", "if", "(", "flag_stack_check", "==", "STATIC_BUILTIN_STACK_CHECK", ")", "return", "false", ";"], "ground_truth": ["return", "TARGET_STACK_PROBE", ";"], "File": "i386", "Func": "ix86_target_stack_probe", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13246, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "h8300_swap_into_er6", "(", "rtx", "addr", ")", "{", "rtx", "insn", "=", "push", "(", "HARD_FRAME_POINTER_REGNUM", ",", "false", ")", ";"], "ground_truth": ["if", "(", "frame_pointer_needed", ")", "add_reg_note", "(", "insn", ",", "REG_CFA_DEF_CFA", ",", "plus_constant", "(", "Pmode", ",", "gen_rtx_MEM", "(", "Pmode", ",", "stack_pointer_rtx", ")", ",", "<NUM_LIT>", "*", "UNITS_PER_WORD", ")", ")", ";"], "File": "h83005", "Func": "h8300_swap_into_er6", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13247, "Length": 44, "Cover_Rate": 0.44, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Offsets", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getTargetConstant", "(", "ImmOffset", ",", "DL", ",", "<STR_LIT>", ")", ";", "return", "SOffset", "+", "ImmOffset", ";", "}", "}", "if", "(", "DAG", ".", "isBaseWithConstantOffset", "(", "CombinedOffset", ")", ")", "{", "SDValue", "N0", "=", "CombinedOffset", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "CombinedOffset", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "uint32_t", "SOffset", ",", "ImmOffset", ";", "int", "Offset", "=", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", "->", "getSExtValue", "(", ")", ";", "if", "(", "Offset", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", "(", "Offset", ",", "SOffset", ",", "ImmOffset", ",", "Subtarget", ",", "Align", ")", ")", "{", "Offsets", "[", "<NUM_LIT>", "]", "=", "N0", ";", "Offsets", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getConstant", "(", "SOffset", ",", "DL", ",", "<STR_LIT>", ")", ";", "Offsets", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getTargetConstant", "(", "ImmOffset", ",", "DL", ",", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";", "}", "}"], "ground_truth": ["Offsets", "[", "<NUM_LIT>", "]", "=", "CombinedOffset", ";"], "File": "SIISelLowering106", "Func": "setBufferOffsets", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13248, "Length": 144, "Cover_Rate": 0.47840531561461797, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCContext", "&", "Context", "=", "getParser", "(", ")", ".", "getContext", "(", ")", ";", "Variant", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ";", "switch", "(", "E", "->", "getKind", "(", ")", ")", "{", "case", "MCExpr", "::", "Target", ":", "case", "MCExpr", "::", "Constant", ":", "return", "<NUM_LIT>", ";", "case", "MCExpr", "::", "SymbolRef", ":", "{", "const", "MCSymbolRefExpr", "*", "SRE", "=", "cast", "<", "MCSymbolRefExpr", ">", "(", "E", ")", ";", "switch", "(", "SRE", "->", "getKind", "(", ")", ")", "{", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_LO", ":", "Variant", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_LO", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_HI", ":", "Variant", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_HI", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_HA", ":", "Variant", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_HA", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_HIGHER", ":", "Variant", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_HIGHER", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_HIGHERA", ":", "Variant", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_HIGHERA", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_HIGHEST", ":", "Variant", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_HIGHEST", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_HIGHESTA", ":", "Variant", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_HIGHESTA", ";", "break", ";", "default", ":", "return", "<NUM_LIT>", ";", "}", "return", "MCSymbolRefExpr", "::", "Create", "(", "&", "SRE", "->", "getSymbol", "(", ")", ",", "Context", ")", ";", "}", "case", "MCExpr", "::", "Unary", ":", "{", "const", "MCUnaryExpr", "*", "UE", "=", "cast", "<", "MCUnaryExpr", ">", "(", "E", ")", ";", "const", "MCExpr", "*", "Sub", "=", "ExtractModifierFromExpr", "(", "UE", "->", "getSubExpr", "(", ")", ",", "Variant", ")", ";", "if", "(", "!", "Sub", ")", "return", "<NUM_LIT>", ";", "return", "MCUnaryExpr", "::", "Create", "(", "UE", "->", "getOpcode", "(", ")", ",", "Sub", ",", "Context", ")", ";", "}", "case", "MCExpr", "::", "Binary", ":", "{", "const", "MCBinaryExpr", "*", "BE", "=", "cast", "<", "MCBinaryExpr", ">", "(", "E", ")", ";"], "ground_truth": ["<ISA_LIT>MCExpr", "::", "VariantKind", "LHSVariant", ",", "RHSVariant", ";"], "File": "PPCAsmParser (2)", "Func": "ExtractModifierFromExpr", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13249, "Length": 267, "Cover_Rate": 0.6342042755344418, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "imm", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "imm", "|=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "imm", "&", "(", "<NUM_LIT>", "<<", "(", "<NUM_LIT>", "-", "<NUM_LIT>", ")", ")", ")", "imm", "|=", "~", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ";", "DecodeGPR64RegisterClass", "(", "Inst", ",", "Rd", ",", "Addr", ",", "Decoder", ")", ";"], "ground_truth": ["if", "(", "!", "Decoder", "->", "tryAddingSymbolicOperand", "(", "Inst", ",", "imm", ",", "Addr", ",", "Fail", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";"], "File": "AArch64Disassembler33", "Func": "DecodeAdrInstruction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13250, "Length": 97, "Cover_Rate": 0.7293233082706767, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "volatile", "(", "<STR_LIT>", ":", "[", "val", "]", "<STR_LIT>", "(", "__rdtime", ".", "value", ")", ",", "[", "tid", "]", "<STR_LIT>", "(", "__rdtime", ".", "timeid", ")", ":", ")", ";", "return", "__rdtime", ";"], "ground_truth": ["}"], "File": "larchintrin", "Func": "__rdtimeh_w", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13251, "Length": 31, "Cover_Rate": 0.5961538461538461, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>OptAddrMode", "::", "xformUseMI", "(", "MachineInstr", "*", "TfrMI", ",", "MachineInstr", "*", "UseMI", ",", "NodeAddr", "<", "UseNode", "*", ">", "UseN", ",", "unsigned", "UseMOnum", ")", "{", "const", "MachineOperand", "ImmOp", "=", "TfrMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MCInstrDesc", "&", "MID", "=", "UseMI", "->", "getDesc", "(", ")", ";", "unsigned", "Changed", "=", "false", ";", "if", "(", "MID", ".", "mayLoad", "(", ")", ")", "Changed", "=", "changeLoad", "(", "UseMI", ",", "ImmOp", ",", "UseMOnum", ")", ";", "else", "if", "(", "MID", ".", "mayStore", "(", ")", ")", "Changed", "=", "changeStore", "(", "UseMI", ",", "ImmOp", ",", "UseMOnum", ")", ";"], "ground_truth": ["else", "if", "(", "UseMI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Changed", "=", "changeAddAsl", "(", "UseN", ",", "UseMI", ",", "ImmOp", ",", "UseMOnum", ")", ";"], "File": "HexagonOptAddrMode (2)", "Func": "xformUseMI", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13252, "Length": 114, "Cover_Rate": 0.8702290076335878, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "AMDGPU", "::", "S_SUB_I32", ":", "case", "AMDGPU", "::", "S_SUB_U32", ":", "return", "AMDGPU", "::", "V_SUB_I32_e32", ";", "case", "AMDGPU", "::", "S_SUBB_U32", ":", "return", "AMDGPU", "::", "V_SUBB_U32_e32", ";", "case", "AMDGPU", "::", "S_MUL_I32", ":", "return", "AMDGPU", "::", "V_MUL_LO_I32", ";", "case", "AMDGPU", "::", "S_AND_B32", ":", "return", "AMDGPU", "::", "V_AND_B32_e32", ";", "case", "AMDGPU", "::", "S_OR_B32", ":", "return", "AMDGPU", "::", "V_OR_B32_e32", ";", "case", "AMDGPU", "::", "S_XOR_B32", ":", "return", "AMDGPU", "::", "V_XOR_B32_e32", ";", "case", "AMDGPU", "::", "S_MIN_I32", ":", "return", "AMDGPU", "::", "V_MIN_I32_e32", ";", "case", "AMDGPU", "::", "S_MIN_U32", ":", "return", "AMDGPU", "::", "V_MIN_U32_e32", ";", "case", "AMDGPU", "::", "S_MAX_I32", ":", "return", "AMDGPU", "::", "V_MAX_I32_e32", ";", "case", "AMDGPU", "::", "S_MAX_U32", ":", "return", "AMDGPU", "::", "V_MAX_U32_e32", ";", "case", "AMDGPU", "::", "S_ASHR_I32", ":", "return", "AMDGPU", "::", "V_ASHR_I32_e32", ";", "case", "AMDGPU", "::", "S_ASHR_I64", ":", "return", "AMDGPU", "::", "V_ASHR_I64", ";", "case", "AMDGPU", "::", "S_LSHL_B32", ":", "return", "AMDGPU", "::", "V_LSHL_B32_e32", ";", "case", "AMDGPU", "::", "S_LSHL_B64", ":", "return", "AMDGPU", "::", "V_LSHL_B64", ";", "case", "AMDGPU", "::", "S_LSHR_B32", ":", "return", "AMDGPU", "::", "V_LSHR_B32_e32", ";", "case", "AMDGPU", "::", "S_LSHR_B64", ":", "return", "AMDGPU", "::", "V_LSHR_B64", ";", "case", "AMDGPU", "::", "S_SEXT_I32_I8", ":", "return", "AMDGPU", "::", "V_BFE_I32", ";", "case", "AMDGPU", "::", "S_SEXT_I32_I16", ":", "return", "AMDGPU", "::", "V_BFE_I32", ";", "case", "AMDGPU", "::", "S_BFE_U32", ":", "return", "AMDGPU", "::", "V_BFE_U32", ";", "case", "AMDGPU", "::", "S_BFE_I32", ":", "return", "AMDGPU", "::", "V_BFE_I32", ";"], "ground_truth": ["case", "AMDGPU", "::", "S_BREV_B32", ":", "return", "AMDGPU", "::", "V_BFREV_B32_e32", ";"], "File": "SIInstrInfo132", "Func": "getVALUOp", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13253, "Length": 215, "Cover_Rate": 0.4396728016359918, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static_assert", "(", "<STR_LIT>", ">", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["unsigned", "Max", "=", "getMax32BitSubRegister", "(", "CSI", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ",", "TRI", ")", ";"], "File": "HexagonFrameLowering2", "Func": "getMaxCalleeSavedReg", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13254, "Length": 37, "Cover_Rate": 0.3274336283185841, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "ShVT", ",", "SrcOp", ",", "DAG", ".", "getConstant", "(", "NumBits", ",", "TLI", ".", "getShiftAmountTy", "(", "SrcOp", ".", "getValueType", "(", ")", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering117", "Func": "getVShift", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13255, "Length": 44, "Cover_Rate": 0.35772357723577236, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "v850_libcall_value", "(", "machine_mode", "mode", ",", "const_rtx", "func", "ATTRIBUTE_UNUSED", ")", "{"], "ground_truth": ["return", "gen_rtx_REG", "(", "mode", ",", "RV_REGNUM", ")", ";"], "File": "v850", "Func": "v850_libcall_value", "Target": "v850", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13256, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Keyword", "=", "StringSwitch", "<", "StringRef", ">", "(", "Keyword", ".", "lower", "(", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "Keyword", ")", ";"], "ground_truth": ["Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateToken", "(", "Keyword", ",", "Tok", ".", "getLoc", "(", ")", ",", "getContext", "(", ")", ")", ")", ";"], "File": "AArch64AsmParser58", "Func": "parseKeywordOperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13257, "Length": 55, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ShiftName", "==", "<STR_LIT>", "||", "ShiftName", "==", "<STR_LIT>", ")", "St", "=", "Lsl", ";", "else", "if", "(", "ShiftName", "==", "<STR_LIT>", "||", "ShiftName", "==", "<STR_LIT>", ")", "St", "=", "Lsr", ";", "else", "if", "(", "ShiftName", "==", "<STR_LIT>", "||", "ShiftName", "==", "<STR_LIT>", ")", "St", "=", "Asr", ";", "else", "if", "(", "ShiftName", "==", "<STR_LIT>", "||", "ShiftName", "==", "<STR_LIT>", ")", "St", "=", "Ror", ";", "else", "if", "(", "ShiftName", "==", "<STR_LIT>", "||", "ShiftName", "==", "<STR_LIT>", ")", "St", "=", "Rrx", ";", "else", "return", "true", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["if", "(", "St", "==", "Rrx", ")", "return", "false", ";"], "File": "ARMAsmParser32", "Func": "ParseShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13258, "Length": 93, "Cover_Rate": 0.45365853658536587, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "long", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "__blsfill_u64", "(", "unsigned", "long", "long", "__X", ")", "{"], "ground_truth": ["return", "__X", "|", "(", "__X", "-", "<NUM_LIT>", ")", ";"], "File": "tbmintrin", "Func": "__blsfill_u64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13259, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_sub_round_pd", "(", "__m512d", "__W", ",", "__mmask8", "__U", ",", "__m512d", "__A", ",", "__m512d", "__B", ",", "const", "int", "__R", ")", "{"], "ground_truth": ["return", "(", "__m512d", ")", "__builtin_ia32_subpd512_mask", "(", "(", "__v8df", ")", "__A", ",", "(", "__v8df", ")", "__B", ",", "(", "__v8df", ")", "__W", ",", "(", "__mmask8", ")", "__U", ",", "__R", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_sub_round_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13260, "Length": 61, "Cover_Rate": 0.9838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "flag_pic", "&&", "regno", "==", "PIC_OFFSET_TABLE_REGNUM", "&&", "(", "!", "saving", "||", "cfun", "->", "machine", "->", "pic_reg", "==", "pic_offset_table_rtx", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "spu", "Func": "need_to_save_reg", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13261, "Length": 28, "Cover_Rate": 0.509090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isVK16Pair", "(", ")", "const", "{"], "ground_truth": ["return", "Kind", "==", "Register", "&&", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "getReg", "(", ")", ")", ";"], "File": "X86Operand14", "Func": "isVK16Pair", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13262, "Length": 23, "Cover_Rate": 0.8846153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "flags", "=", "default_section_type_flags", "(", "decl", ",", "name", ",", "reloc", ")", ";"], "ground_truth": ["if", "(", "decl", "&&", "TREE_CODE", "(", "decl", ")", "==", "FUNCTION_DECL", "&&", "target_pure_code", ")", "flags", "|=", "SECTION_ARM_PURECODE", ";"], "File": "arm", "Func": "arm_elf_section_type_flags", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13263, "Length": 30, "Cover_Rate": 0.5882352941176471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "if", "(", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", ")", "&&", "LHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "if", "(", "isNullConstant", "(", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "LHS", ".", "hasOneUse", "(", ")", ")", "{", "SDValue", "addV", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "LHS", ".", "getValueType", "(", ")", ",", "RHS", ",", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getSetCC", "(", "DL", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "addV", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "addV", ".", "getValueType", "(", ")", ")", ",", "CC", ")", ";", "}", "if", "(", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", ")", "&&", "RHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "if", "(", "isNullConstant", "(", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "RHS", ".", "hasOneUse", "(", ")", ")", "{", "SDValue", "addV", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "RHS", ".", "getValueType", "(", ")", ",", "LHS", ",", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getSetCC", "(", "DL", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "addV", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "addV", ".", "getValueType", "(", ")", ")", ",", "CC", ")", ";", "}", "if", "(", "VT", ".", "getScalarType", "(", ")", "==", "<STR_LIT>", "&&", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", "||", "<STR_LIT>", "(", "CC", ")", ")", ")", "{", "bool", "IsSEXT0", "=", "(", "LHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "(", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getScalarType", "(", ")", "==", "<STR_LIT>", ")", ";", "bool", "IsVZero1", "=", "<STR_LIT>", "(", "RHS", ".", "getNode", "(", ")", ")", ";", "if", "(", "!", "IsSEXT0", "||", "!", "IsVZero1", ")", "{", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "CC", "=", "<STR_LIT>", "(", "CC", ")", ";", "IsSEXT0", "=", "(", "LHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "(", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getScalarType", "(", ")", "==", "<STR_LIT>", ")", ";"], "ground_truth": ["IsVZero1", "=", "<STR_LIT>", "(", "RHS", ".", "getNode", "(", ")", ")", ";"], "File": "X86ISelLowering (3)", "Func": "combineSetCC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13264, "Length": 375, "Cover_Rate": 0.6038647342995169, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "expandLoadStackGuard", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "const", "TargetMachine", "&", "TM", "=", "MF", ".", "getTarget", "(", ")", ";", "if", "(", "!", "Subtarget", ".", "useMovt", "(", "MF", ")", ")", "{", "if", "(", "TM", ".", "isPositionIndependent", "(", ")", ")", "expandLoadStackGuardBase", "(", "MI", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "else", "expandLoadStackGuardBase", "(", "MI", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "return", ";", "}", "if", "(", "!", "TM", ".", "isPositionIndependent", "(", ")", ")", "{", "expandLoadStackGuardBase", "(", "MI", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "return", ";", "}", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalValue", ">", "(", "(", "*", "MI", "->", "memoperands_begin", "(", ")", ")", "->", "getValue", "(", ")", ")", ";", "if", "(", "!", "Subtarget", ".", "isGVIndirectSymbol", "(", "GV", ")", ")", "{", "expandLoadStackGuardBase", "(", "MI", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "return", ";", "}", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineInstrBuilder", "MIB", ";", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addGlobalAddress", "(", "GV", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["auto", "Flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ";"], "File": "ARMInstrInfo16", "Func": "expandLoadStackGuard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13265, "Length": 241, "Cover_Rate": 0.6731843575418994, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Data32bitsDirective", "=", "<STR_LIT>", ";", "Data64bitsDirective", "=", "nullptr", ";", "GlobalDirective", "=", "<STR_LIT>", ";", "HasFunctionAlignment", "=", "false", ";", "HasDotTypeDotSizeDirective", "=", "false", ";"], "ground_truth": ["HasSingleParameterDotFile", "=", "false", ";"], "File": "F2003fMCAsmInfo", "Func": "F2003fMCAsmInfo", "Target": "F2003f", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13266, "Length": 24, "Cover_Rate": 0.3037974683544304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "Op", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDNode", "*", "User", "=", "*", "Op", ".", "getNode", "(", ")", "->", "use_begin", "(", ")", ";", "if", "(", "(", "User", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "isNullConstant", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "&&", "(", "User", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "User", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "<STR_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Extract", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Extract", ")", ";", "}", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "{", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "Op", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)6", "Func": "LowerEXTRACT_VECTOR_ELT_SSE4", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13267, "Length": 159, "Cover_Rate": 0.5408163265306123, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqdmull_n_s16", "(", "int16x4_t", "__a", ",", "int16_t", "__b", ")", "{", "return", "(", "int32x4_t", ")", "__builtin_neon_vqdmull_nv4hi", "(", "__a", ",", "(", "__builtin_neon_hi", ")", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vqdmull_n_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13268, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "MOFlags", ")", "{", "default", ":", "return", "MCSymbolRefExpr", "::", "VK_None", ";", "case", "<ISA_LIT>InstrInfo", "::", "MO_GOTPCREL", ":", "return", "MCSymbolRefExpr", "::", "VK_GOTPCREL", ";", "case", "<ISA_LIT>InstrInfo", "::", "MO_GOTPCREL32_LO", ":", "return", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOTPCREL32_LO", ";", "case", "<ISA_LIT>InstrInfo", "::", "MO_GOTPCREL32_HI", ":", "return", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOTPCREL32_HI", ";", "case", "<ISA_LIT>InstrInfo", "::", "MO_REL32_LO", ":", "return", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_REL32_LO", ";", "case", "<ISA_LIT>InstrInfo", "::", "MO_REL32_HI", ":", "return", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_REL32_HI", ";", "case", "<ISA_LIT>InstrInfo", "::", "MO_ABS32_LO", ":", "return", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_ABS32_LO", ";"], "ground_truth": ["case", "<ISA_LIT>InstrInfo", "::", "MO_ABS32_HI", ":"], "File": "AMDGPUMCInstLower18", "Func": "getVariantKind", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13269, "Length": 77, "Cover_Rate": 0.8191489361702128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "PrintReg", "(", "IdToReg", "[", "CurReg", "]", ",", "TRI", ")", "<<", "<STR_LIT>", ")", ";", "for", "(", "const", "auto", "&", "DefsIt", ":", "ColorOpToReachedUses", "[", "CurReg", "]", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "DefsIt", ".", "first", "->", "print", "(", "dbgs", "(", ")", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "for", "(", "const", "MachineInstr", "*", "MI", ":", "DefsIt", ".", "second", ")", "{", "DEBUG", "(", "MI", "->", "print", "(", "dbgs", "(", ")", ")", ")", ";", "}", "}", "}"], "ground_truth": ["}"], "File": "AArch64CollectLOH", "Func": "printReachingDef", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13270, "Length": 94, "Cover_Rate": 0.6394557823129252, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_popcnt_epi64", "(", "__m256i", "__A", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_vpopcountq_v4di", "(", "(", "__v4di", ")", "__A", ")", ";"], "ground_truth": ["}"], "File": "avx512vpopcntdqvlintrin", "Func": "_mm256_popcnt_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13271, "Length": 32, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "bits", "=", "(", "F", ">>", "<STR_LIT>", ")", "&", "<STR_LIT>", ";", "if", "(", "isSigned", ")", "return", "~", "(", "-", "<NUM_LIT>", "<<", "(", "bits", "-", "<NUM_LIT>", ")", ")", ";", "else", "return", "~", "(", "-", "<NUM_LIT>", "<<", "bits", ")", ";"], "ground_truth": ["}"], "File": "HexagonInstrInfo11", "Func": "getMaxValue", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13272, "Length": 39, "Cover_Rate": 0.47560975609756095, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "PtrOffset", "=", "DAG", ".", "getUNDEF", "(", "getPointerTy", "(", "<STR_LIT>", ")", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ";", "unsigned", "Align", "=", "DL", "->", "getABITypeAlignment", "(", "Ty", ")", ";", "if", "(", "VT", "!=", "MemVT", "&&", "VT", ".", "isFloatingPoint", "(", ")", ")", "{", "assert", "(", "VT", ".", "getScalarType", "(", ")", "==", "<STR_LIT>", "&&", "MemVT", ".", "getScalarType", "(", ")", "==", "<STR_LIT>", ")", ";", "EVT", "IVT", "=", "toIntegerVT", "(", "VT", ")", ";", "EVT", "MemIVT", "=", "toIntegerVT", "(", "MemVT", ")", ";", "SDValue", "Load", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "IVT", ",", "SL", ",", "Chain", ",", "Ptr", ",", "PtrOffset", ",", "PtrInfo", ",", "MemIVT", ",", "false", ",", "true", ",", "true", ",", "Align", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VT", ",", "Load", ")", ";"], "File": "SIISelLowering111", "Func": "LowerParameter", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13273, "Length": 130, "Cover_Rate": 0.34300791556728233, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsNonEntryFunc", "&&", "(", "Access", "&", "DS_GLOBAL", ")", ")", "return", "true", ";", "return", "!", "HasAperture", "&&", "(", "Access", "&", "ADDR_SPACE_CAST", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAttributor", "Func": "needsQueuePtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13274, "Length": 24, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NextRegWidth", "!=", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "if", "(", "NextRegKind", "!=", "RegKind", ")", "return", "<STR_LIT>", ";", "if", "(", "!", "AddNextRegisterToList", "(", "Reg", ",", "RegWidth", ",", "RegKind", ",", "NextReg", ")", ")", "return", "<STR_LIT>", ";", "}", "if", "(", "!", "trySkipToken", "(", "AsmToken", "::", "RBrac", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "isRegularReg", "(", "RegKind", ")", ")", "Reg", "=", "getRegularReg", "(", "RegKind", ",", "RegNum", ",", "RegWidth", ")", ";", "return", "Reg", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser13", "Func": "ParseRegList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13275, "Length": 71, "Cover_Rate": 0.3736842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeSSRInstruction", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "unsigned", "s2", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "s1", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "is32Bit", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "is32Bit", ")", "return", "MCDisassembler", "::", "Fail", ";", "DecodeStatus", "status", "=", "DecodeOperandRegister", "(", "Inst", ",", "s2", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")", "return", "status", ";", "status", "=", "DecodeOperandRegister", "(", "Inst", ",", "s1", ",", "Address", ",", "Decoder", ")", ";"], "ground_truth": ["if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")", "return", "status", ";"], "File": "TriCoreDisassembler (2)", "Func": "DecodeSSRInstruction", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13276, "Length": 114, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_or_epi32", "(", "__mmask16", "__U", ",", "__m512i", "__A", ",", "__m512i", "__B", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_pord512_mask", "(", "(", "__v16si", ")", "__A", ",", "(", "__v16si", ")", "__B", ",", "(", "__v16si", ")", "_mm512_setzero_si512", "(", ")", ",", "(", "__mmask16", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_maskz_or_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13277, "Length": 55, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqshlq_u8", "(", "uint8x16_t", "__a", ",", "int8x16_t", "__b", ")", "{"], "ground_truth": ["return", "(", "uint8x16_t", ")", "__builtin_neon_vqshluv16qi", "(", "(", "int8x16_t", ")", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon_vqshlq_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13278, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "def_reg", "=", "SET_DEST", "(", "PATTERN", "(", "insn", ")", ")", ";", "machine_mode", "mode", ";", "gcc_assert", "(", "REG_P", "(", "def_reg", ")", "||", "GET_CODE", "(", "def_reg", ")", "==", "SUBREG", ")", ";", "switch", "(", "GET_MODE", "(", "def_reg", ")", ")", "{", "case", "E_DImode", ":", "mode", "=", "SImode", ";"], "ground_truth": ["break", ";"], "File": "nds32-utils", "Func": "extract_movd44_odd_reg", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13279, "Length": 46, "Cover_Rate": 0.5287356321839081, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IN_NAMED_SECTION", "(", "decl", ")", ")", "return", "get_named_section", "(", "decl", ",", "NULL", ",", "reloc", ")", ";", "}", "if", "(", "decl_readonly_section", "(", "decl", ",", "reloc", ")", ")", "{", "if", "(", "TREE_PUBLIC", "(", "decl", ")", ")", "return", "read_only_data_section", ";", "else", "return", "read_only_private_data_section", ";", "}", "else", "{", "if", "(", "TREE_CODE", "(", "decl", ")", "==", "VAR_DECL", "&&", "DECL_THREAD_LOCAL_P", "(", "decl", ")", ")", "{", "if", "(", "TREE_PUBLIC", "(", "decl", ")", ")", "return", "tls_data_section", ";", "else", "if", "(", "bss_initializer_p", "(", "decl", ")", ")", "{"], "ground_truth": ["DECL_COMMON", "(", "decl", ")", "=", "<NUM_LIT>", ";"], "File": "powerpcspe", "Func": "rs6000_xcoff_select_section", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13280, "Length": 86, "Cover_Rate": 0.5972222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasCLDEMOTE", "(", ")", "const", "{"], "ground_truth": ["return", "HasCLDEMOTE", ";"], "File": "X86Subtarget100", "Func": "hasCLDEMOTE", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13281, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>AsmPrinter", "(", ")", "{", "RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "X", "(", "The<ISA_LIT>Target", ")", ";"], "ground_truth": ["}"], "File": "XCoreAsmPrinter (2)", "Func": "LLVMInitializeXCoreAsmPrinter", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13282, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "BaseOffset", ",", "<STR_LIT>", ",", "*", "MRI", ")", ")", "return", "false", ";", "}", "Register", "M0Base", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "M0Base", ")", ".", "addReg", "(", "BaseOffset", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "M0Base", ")", ";", "}", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "gwsIntrinToOpcode", "(", "IID", ")", ")", ")", ";", "if", "(", "HasVSrc", ")", "{", "Register", "VSrc", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "STI", ".", "needsAlignedVGPRs", "(", ")", ")", "{", "Register", "Undef", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "&", "*", "MIB", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Undef", ")", ";", "Register", "NewVR", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "&", "*", "MIB", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "NewVR", ")", ".", "addReg", "(", "VSrc", ",", "<NUM_LIT>", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "Undef", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "MIB", ".", "addReg", "(", "NewVR", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "MIB", ".", "addReg", "(", "NewVR", ",", "RegState", "::", "Implicit", ")", ";", "}", "else", "{"], "ground_truth": ["MIB", ".", "addReg", "(", "VSrc", ")", ";"], "File": "AMDGPUInstructionSelector10", "Func": "selectDSGWSIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13283, "Length": 267, "Cover_Rate": 0.4009009009009009, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "SDValue", ">", "Ops", ";", "Ops", ".", "resize", "(", "outSize", "+", "Ins", ".", "size", "(", ")", "+", "<NUM_LIT>", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "Chain", ";", "Callee", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "getPointerTy", "(", ")", ")", ";", "Ops", "[", "Ins", ".", "size", "(", ")", "+", "<NUM_LIT>", "]", "=", "Callee", ";", "Ops", "[", "Ins", ".", "size", "(", ")", "+", "<NUM_LIT>", "]", "=", "DAG", ".", "getTargetConstant", "(", "outSize", ",", "<STR_LIT>", ")", ";", "if", "(", "isPrintf", ")", "{", "unsigned", "Param0", "=", "PM", ".", "addLocalParam", "(", "getPointerTy", "(", ")", ".", "getSizeInBits", "(", ")", ")", ";", "SDValue", "ParamValue0", "=", "DAG", ".", "getTargetExternalSymbol", "(", "PM", ".", "getParamName", "(", "Param0", ")", ".", "c_str", "(", ")", ",", "<STR_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "ParamValue0", ",", "OutVals", "[", "<NUM_LIT>", "]", ")", ";", "Ops", "[", "Ins", ".", "size", "(", ")", "+", "<NUM_LIT>", "]", "=", "ParamValue0", ";", "unsigned", "alignment", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "OutVals", ".", "size", "(", ")", ";", "++", "i", ")", "{", "alignment", "=", "std", "::", "max", "(", "alignment", ",", "OutVals", "[", "i", "]", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ")", ";", "}", "unsigned", "size", "=", "alignment", "*", "(", "OutVals", ".", "size", "(", ")", "-", "<NUM_LIT>", ")", ";", "unsigned", "Param1", "=", "PM", ".", "addLocalParam", "(", "getPointerTy", "(", ")", ".", "getSizeInBits", "(", ")", ")", ";", "SDValue", "ParamValue1", "=", "DAG", ".", "getTargetExternalSymbol", "(", "PM", ".", "getParamName", "(", "Param1", ")", ".", "c_str", "(", ")", ",", "<STR_LIT>", ")", ";", "Ops", "[", "Ins", ".", "size", "(", ")", "+", "<NUM_LIT>", "]", "=", "ParamValue1", ";", "if", "(", "size", ">", "<NUM_LIT>", ")", "{", "unsigned", "StackObject", "=", "MFI", "->", "CreateStackObject", "(", "size", "/", "<NUM_LIT>", ",", "alignment", "/", "<NUM_LIT>", ",", "false", ")", ";", "SDValue", "FrameIndex", "=", "DAG", ".", "getFrameIndex", "(", "StackObject", ",", "getPointerTy", "(", ")", ")", ";", "for", "(", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "i", "!=", "OutVals", ".", "size", "(", ")", ";", "i", "++", ")", "{", "SDValue", "FrameAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ",", "FrameIndex", ",", "DAG", ".", "getTargetConstant", "(", "(", "i", "-", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ",", "getPointerTy", "(", ")", ")", ")", ";", "Chain", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "OutVals", "[", "i", "]", ",", "FrameAddr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "}", "SDValue", "genericAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ",", "FrameIndex", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "ParamValue1", ",", "genericAddr", ")", ";", "}"], "ground_truth": ["}"], "File": "PTXISelLowering4", "Func": "LowerCall", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13284, "Length": 429, "Cover_Rate": 0.42985971943887774, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "EVT", "PtrTy", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "EVT", "LoadVT", "=", "VT", ";", "if", "(", "VT", ".", "isFloatingPoint", "(", ")", ")", "LoadVT", "=", "VT", ".", "changeTypeToInteger", "(", ")", ";", "auto", "*", "MINode", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "N", ")", ";", "SDValue", "PassThru", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "LoadVT", ")", ";", "SDValue", "L", "=", "DAG", ".", "getMaskedLoad", "(", "LoadVT", ",", "DL", ",", "MINode", "->", "getChain", "(", ")", ",", "MINode", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getUNDEF", "(", "PtrTy", ")", ",", "MINode", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "PassThru", ",", "MINode", "->", "getMemoryVT", "(", ")", ",", "MINode", "->", "getMemOperand", "(", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "false", ")", ";", "if", "(", "VT", ".", "isFloatingPoint", "(", ")", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "L", ")", ",", "L", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ";"], "ground_truth": ["return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "DL", ")", ";"], "File": "AArch64ISelLowering154", "Func": "performLDNT1Combine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13285, "Length": 176, "Cover_Rate": 0.8543689320388349, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Offset", "=", "(", "Subtarget", ".", "is64Bit", "(", ")", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "return", "SegmentOffset", "(", "IRB", ",", "Offset", ",", "getAddressSpace", "(", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "X86ISelLowering115", "Func": "getIRStackGuard", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13286, "Length": 29, "Cover_Rate": 0.3372093023255814, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerATOMIC_LOAD", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "AtomicSDNode", "*", "N", "=", "cast", "<", "AtomicSDNode", ">", "(", "Op", ")", ";", "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "N", "->", "getOrdering", "(", ")", "<=", "Monotonic", "&&", "<STR_LIT>", ")", ";", "if", "(", "N", "->", "getMemoryVT", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "N", "->", "getAlignment", "(", ")", "<", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getLoad", "(", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ",", "SDLoc", "(", "Op", ")", ",", "N", "->", "getChain", "(", ")", ",", "N", "->", "getBasePtr", "(", ")", ",", "N", "->", "getPointerInfo", "(", ")", ",", "N", "->", "isVolatile", "(", ")", ",", "N", "->", "isNonTemporal", "(", ")", ",", "N", "->", "isInvariant", "(", ")", ",", "N", "->", "getAlignment", "(", ")", ",", "N", "->", "getAAInfo", "(", ")", ",", "N", "->", "getRanges", "(", ")", ")", ";", "}", "if", "(", "N", "->", "getMemoryVT", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "N", "->", "getAlignment", "(", ")", "<", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getExtLoad", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "<STR_LIT>", ",", "N", "->", "getChain", "(", ")", ",", "N", "->", "getBasePtr", "(", ")", ",", "N", "->", "getPointerInfo", "(", ")", ",", "<STR_LIT>", ",", "N", "->", "isVolatile", "(", ")", ",", "N", "->", "isNonTemporal", "(", ")", ",", "N", "->", "isInvariant", "(", ")", ",", "N", "->", "getAlignment", "(", ")", ",", "N", "->", "getAAInfo", "(", ")", ")", ";", "}", "if", "(", "N", "->", "getMemoryVT", "(", ")", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getExtLoad", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "<STR_LIT>", ",", "N", "->", "getChain", "(", ")", ",", "N", "->", "getBasePtr", "(", ")", ",", "N", "->", "getPointerInfo", "(", ")", ",", "<STR_LIT>", ",", "N", "->", "isVolatile", "(", ")", ",", "N", "->", "isNonTemporal", "(", ")", ",", "N", "->", "isInvariant", "(", ")", ",", "N", "->", "getAlignment", "(", ")", ",", "N", "->", "getAAInfo", "(", ")", ")", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "XCoreISelLowering44", "Func": "LowerATOMIC_LOAD", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13287, "Length": 326, "Cover_Rate": 0.9421965317919075, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "MulFactor", "=", "<NUM_LIT>", "<<", "N", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "CurDAG", "->", "getConstant", "(", "MulFactor", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ")", ";"], "File": "HexagonISelDAGToDAG1", "Func": "getMultiplierForSHL", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13288, "Length": 36, "Cover_Rate": 0.7659574468085106, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "<NUM_LIT>", ")", "{", "insn", "=", "NEXT_INSN", "(", "insn", ")", ";", "if", "(", "insn", "==", "NULL_RTX", "||", "insn", "==", "tail", ")", "return", "NULL_RTX", ";", "if", "(", "CALL_P", "(", "insn", ")", "||", "JUMP_P", "(", "insn", ")", "||", "(", "NONJUMP_INSN_P", "(", "insn", ")", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "!=", "USE", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "!=", "CLOBBER", "&&", "INSN_CODE", "(", "insn", ")", "!=", "CODE_FOR_stack_tie", ")", ")", "break", ";"], "ground_truth": ["}"], "File": "rs60003", "Func": "get_next_active_insn", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13289, "Length": 74, "Cover_Rate": 0.7254901960784313, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "entity", "=", "elem", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "entity", ")", "continue", ";", "if", "(", "entity", "!=", "gv", ")", "continue", ";", "cacheAnnotationFromMD", "(", "elem", ",", "tmp", ")", ";", "}", "if", "(", "tmp", ".", "empty", "(", ")", ")", "return", ";", "if", "(", "(", "*", "annotationCache", ")", ".", "find", "(", "m", ")", "!=", "(", "*", "annotationCache", ")", ".", "end", "(", ")", ")", "(", "*", "annotationCache", ")", "[", "m", "]", "[", "gv", "]", "=", "std", "::", "move", "(", "tmp", ")", ";", "else", "{", "global_val_annot_t", "tmp1", ";"], "ground_truth": ["tmp1", "[", "gv", "]", "=", "std", "::", "move", "(", "tmp", ")", ";"], "File": "NVPTXUtilities28", "Func": "cacheAnnotationFromMD", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13290, "Length": 100, "Cover_Rate": 0.5102040816326531, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Result", "=", "DAG", ".", "getTargetBlockAddress", "(", "BA", ",", "getPointerTy", "(", "DL", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "getPointerTy", "(", "DL", ")", ",", "Result", ")", ";"], "File": "SNESISelLowering", "Func": "LowerBlockAddress", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13291, "Length": 35, "Cover_Rate": 0.44871794871794873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "sinkMBB", ")", ";", "}", "else", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addMBB", "(", "sinkMBB", ")", ";", "F", "->", "insert", "(", "It", ",", "copy0MBB", ")", ";", "F", "->", "insert", "(", "It", ",", "sinkMBB", ")", ";", "for", "(", "MachineBasicBlock", "::", "succ_iterator", "i", "=", "BB", "->", "succ_begin", "(", ")", ",", "e", "=", "BB", "->", "succ_end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "sinkMBB", "->", "addSuccessor", "(", "*", "i", ")", ";", "while", "(", "!", "BB", "->", "succ_empty", "(", ")", ")", "BB", "->", "removeSuccessor", "(", "BB", "->", "succ_begin", "(", ")", ")", ";"], "ground_truth": ["BB", "->", "addSuccessor", "(", "copy0MBB", ")", ";"], "File": "MipsISelLowering35", "Func": "EmitInstrWithCustomInserter", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13292, "Length": 140, "Cover_Rate": 0.3211009174311927, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "}", "if", "(", "consumeByte", "(", "insn", ",", "&", "insn", "->", "sib", ")", ")", "return", "-", "<NUM_LIT>", ";", "index", "=", "indexFromSIB", "(", "insn", "->", "sib", ")", "|", "(", "xFromREX", "(", "insn", "->", "rexPrefix", ")", "<<", "<NUM_LIT>", ")", ";", "if", "(", "insn", "->", "vectorExtensionType", "==", "TYPE_EVEX", ")", "index", "|=", "v2FromEVEX4of4", "(", "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ")", "<<", "<NUM_LIT>", ";", "switch", "(", "index", ")", "{", "case", "<NUM_LIT>", ":", "insn", "->", "sibIndex", "=", "SIB_INDEX_NONE", ";", "break", ";", "default", ":", "insn", "->", "sibIndex", "=", "(", "SIBIndex", ")", "(", "sibIndexBase", "+", "index", ")", ";", "if", "(", "insn", "->", "sibIndex", "==", "SIB_INDEX_sib", "||", "insn", "->", "sibIndex", "==", "SIB_INDEX_sib64", ")", "insn", "->", "sibIndex", "=", "SIB_INDEX_NONE", ";", "break", ";", "}", "switch", "(", "scaleFromSIB", "(", "insn", "->", "sib", ")", ")", "{", "case", "<NUM_LIT>", ":", "insn", "->", "sibScale", "=", "<NUM_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "insn", "->", "sibScale", "=", "<NUM_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "insn", "->", "sibScale", "=", "<NUM_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "insn", "->", "sibScale", "=", "<NUM_LIT>", ";", "break", ";", "}", "base", "=", "baseFromSIB", "(", "insn", "->", "sib", ")", "|", "(", "bFromREX", "(", "insn", "->", "rexPrefix", ")", "<<", "<NUM_LIT>", ")", ";", "switch", "(", "base", ")", "{", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "switch", "(", "modFromModRM", "(", "insn", "->", "modRM", ")", ")", "{", "case", "<NUM_LIT>", ":", "insn", "->", "eaDisplacement", "=", "EA_DISP_32", ";", "insn", "->", "sibBase", "=", "SIB_BASE_NONE", ";", "break", ";", "case", "<NUM_LIT>", ":", "insn", "->", "eaDisplacement", "=", "EA_DISP_8", ";", "insn", "->", "sibBase", "=", "(", "SIBBase", ")", "(", "sibBaseBase", "+", "base", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "insn", "->", "eaDisplacement", "=", "EA_DISP_32", ";", "insn", "->", "sibBase", "=", "(", "SIBBase", ")", "(", "sibBaseBase", "+", "base", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "debug", "(", "<STR_LIT>", ")", ";", "return", "-", "<NUM_LIT>", ";", "}"], "ground_truth": ["break", ";"], "File": "X86DisassemblerDecoder7", "Func": "readSIB", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13293, "Length": 291, "Cover_Rate": 0.714987714987715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "ShiftedImm", ")", ")", "return", ";", "Seq", "[", "<NUM_LIT>", "]", ".", "Opc", "=", "LUi", ";", "Seq", "[", "<NUM_LIT>", "]", ".", "ImmOpnd", "=", "(", "unsigned", ")", "(", "ShiftedImm", "&", "<NUM_LIT>", ")", ";"], "ground_truth": ["Seq", ".", "erase", "(", "Seq", ".", "begin", "(", ")", "+", "<NUM_LIT>", ")", ";"], "File": "MipsAnalyzeImmediate11", "Func": "ReplaceADDiuSLLWithLUi", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13294, "Length": 51, "Cover_Rate": 0.3617021276595745, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "emitIndirectFunctionType", "(", "StringRef", "name", ",", "SmallVectorImpl", "<", "MVT", ">", "&", "SignatureVTs", ",", "size_t", "NumResults", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyTargetStreamer2", "Func": "emitIndirectFunctionType", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13295, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "mips_prepare_pch_save", "(", "void", ")", "{", "mips_set_compression_mode", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["mips16_globals", "=", "<NUM_LIT>", ";"], "File": "mips", "Func": "mips_prepare_pch_save", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13296, "Length": 16, "Cover_Rate": 0.7619047619047619, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "provablyDisjointOr", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDValue", "&", "N", ")", "{", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";"], "ground_truth": ["KnownBits", "LHSKnown", "=", "DAG", ".", "computeKnownBits", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "PPCISelLowering109", "Func": "provablyDisjointOr", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13297, "Length": 42, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "std", "::", "pair", "<", "int", ",", "unsigned", ">", "&", "Src", "=", "TransOps", "[", "i", "]", ";", "unsigned", "Cycle", "=", "getTransSwizzle", "(", "TransSwz", ",", "i", ")", ";", "if", "(", "Src", ".", "first", "<", "<NUM_LIT>", ")", "continue", ";", "if", "(", "ConstCount", ">", "<NUM_LIT>", "&&", "Cycle", "==", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "ConstCount", ">", "<NUM_LIT>", "&&", "Cycle", "==", "<NUM_LIT>", ")", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)1", "Func": "isConstCompatible", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13298, "Length": 68, "Cover_Rate": 0.5271317829457365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "JTI", "=", "MI", "->", "getOperand", "(", "opNum", ")", ".", "getIndex", "(", ")", ";", "const", "MachineFunction", "*", "MF", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "O", "<<", "<STR_LIT>", "<<", "directive", "<<", "<STR_LIT>", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "JTBBs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "File": "XCoreAsmPrinter51", "Func": "printInlineJT", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13299, "Length": 105, "Cover_Rate": 0.6730769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "getKind", "(", ")", ")", "{", "case", "CEK_None", ":", "case", "CEK_Special", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "CEK_CALL_HI16", ":"], "ground_truth": ["case", "CEK_CALL_LO16", ":"], "File": "SICMCExpr", "Func": "fixELFSymbolsInTLSFixups", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13300, "Length": 26, "Cover_Rate": 0.6341463414634146, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enablePass", "(", "&", "MachineSchedulerID", ")", ";", "}", "if", "(", "TM", "->", "getSubtargetImpl", "(", ")", "->", "use<ISA_LIT>PostRAScheduler", "(", "getOptLevel", "(", ")", ")", ")", "{", "initialize<ISA_LIT>PostRASchedulerPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";", "substitutePass", "(", "&", "PostRASchedulerID", ",", "&", "<ISA_LIT>PostRASchedulerID", ")", ";", "}"], "ground_truth": ["}"], "File": "PatmosTargetMachine", "Func": "PatmosPassConfig", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 13301, "Length": 44, "Cover_Rate": 0.5301204819277109, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_div_ph", "(", "__mmask16", "__A", ",", "__m256h", "__B", ",", "__m256h", "__C", ")", "{", "return", "__builtin_ia32_divph256_mask", "(", "__B", ",", "__C", ",", "_mm256_setzero_ph", "(", ")", ",", "__A", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16vlintrin", "Func": "_mm256_maskz_div_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13302, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Disassembler", "(", "const", "MCSubtargetInfo", "&", "STI", ",", "MCContext", "&", "Ctx", ",", "MCInstrInfo", "const", "*", "MCII", ")", ":", "MCDisassembler", "(", "STI", ",", "Ctx", ")", ",", "MCII", "(", "MCII", ")", ",", "MRI", "(", "*", "Ctx", ".", "getRegisterInfo", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUDisassembler18", "Func": "AMDGPUDisassembler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13303, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_cvttph_epi32", "(", "__mmask8", "__A", ",", "__m128h", "__B", ")", "{"], "ground_truth": ["return", "(", "__m256i", ")", "__builtin_ia32_vcvttph2dq256_mask", "(", "__B", ",", "(", "__v8si", ")", "_mm256_setzero_si256", "(", ")", ",", "__A", ")", ";"], "File": "avx512fp16vlintrin", "Func": "_mm256_maskz_cvttph_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13304, "Length": 40, "Cover_Rate": 0.975609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstrBuilder", "MIM", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "MOp", ")", ")", ".", "addReg", "(", "MSrc", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["MachineInstr", "*", "MIO", "=", "BuildMI", "(", "*", "BB", ",", "(", "MachineInstr", "*", ")", "MIM", ",", "DL", ",", "TII", "->", "get", "(", "FOp", ")", ",", "MRI", ".", "createVirtualRegister", "(", "MRI", ".", "getRegClass", "(", "VSrc", ")", ")", ")", ".", "addReg", "(", "VSrc", ")", ".", "addReg", "(", "MSrc", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering1", "Func": "EmitLoweredAtomicFP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13305, "Length": 112, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NamedMDNode", "*", "NMD", "=", "m", "->", "getNamedMetadata", "(", "llvm", "::", "NamedMDForAnnotations", ")", ";", "if", "(", "!", "NMD", ")", "return", ";", "key_val_pair_t", "tmp", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NMD", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MDNode", "*", "elem", "=", "NMD", "->", "getOperand", "(", "i", ")", ";", "Value", "*", "entity", "=", "elem", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "!", "entity", ")", "continue", ";"], "File": "NVPTXUtilities13", "Func": "cacheAnnotationFromMD", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13306, "Length": 76, "Cover_Rate": 0.4342857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "DL", "(", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "InstrInfo", "(", "Subtarget", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ")", ",", "InstrItins", "(", "&", "Subtarget", ".", "getInstrItineraryData", "(", ")", ")", "{"], "ground_truth": ["setMCUseCFI", "(", "false", ")", ";"], "File": "HexagonTargetMachine25", "Func": "HexagonTargetMachine", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13307, "Length": 111, "Cover_Rate": 0.9910714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CurDAG", "->", "getTargetConstant", "(", "Imm", ",", "dl", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "PPCISelDAGToDAG (2)1", "Func": "getI32Imm", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13308, "Length": 13, "Cover_Rate": 0.52, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CONSTANT_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "GET_RTX_CLASS", "(", "code", ")", "!=", "RTX_COMM_ARITH", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "MEM", "&&", "!", "(", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", "||", "(", "GET_RTX_CLASS", "(", "code", ")", "==", "RTX_COMM_ARITH", "&&", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "MEM", "&&", "GET_RTX_CLASS", "(", "code", ")", "!=", "RTX_COMM_ARITH", "&&", "!", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "i3863", "Func": "ix86_binary_operator_ok", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13309, "Length": 112, "Cover_Rate": 0.7133757961783439, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NVVMIntrRangePass", "::", "NVVMIntrRangePass", "(", ")", ":", "NVVMIntrRangePass", "(", "NVVMIntrRangeSM", ")", "{"], "ground_truth": ["}"], "File": "NVVMIntrRange1", "Func": "NVVMIntrRangePass", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13310, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TARGET_PLUS_QMACW", "?", "V4HImode", ":", "V2HImode", ";", "case", "SImode", ":", "return", "V2SImode", ";", "default", ":", "return", "word_mode", ";", "}"], "ground_truth": ["}"], "File": "arc6", "Func": "arc_preferred_simd_mode", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13311, "Length": 20, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Kind", ")", "{", "default", ":", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "ELF", "::", "R_<ISA_LIT>_NONE", ";", "case", "FK_Data_4", ":", "case", "FK_PCRel_4", ":", "return", "ELF", "::", "R_<ISA_LIT>_32_PCREL", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_PCREL_HI20", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_PCREL_LO12_I", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_PCREL_LO12_S", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_GOT_HI20", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_TLS_GOT_HI20", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_TLS_GD_HI20", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_JAL", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_BRANCH", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_RVC_JUMP", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_RVC_BRANCH", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_CALL", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_CALL_PLT", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "}", "}", "switch", "(", "Kind", ")", "{", "default", ":", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "ELF", "::", "R_<ISA_LIT>_NONE", ";", "case", "FK_Data_1", ":", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "ELF", "::", "R_<ISA_LIT>_NONE", ";", "case", "FK_Data_2", ":", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "ELF", "::", "R_<ISA_LIT>_NONE", ";", "case", "FK_Data_4", ":", "if", "(", "Expr", "->", "getKind", "(", ")", "==", "MCExpr", "::", "Target", "&&", "cast", "<", "<ISA_LIT>MCExpr", ">", "(", "Expr", ")", "->", "getKind", "(", ")", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_32_PCREL", ")", "return", "ELF", "::", "R_<ISA_LIT>_32_PCREL", ";", "return", "ELF", "::", "R_<ISA_LIT>_32", ";", "case", "FK_Data_8", ":", "return", "ELF", "::", "R_<ISA_LIT>_64", ";", "case", "FK_Data_Add_1", ":", "return", "ELF", "::", "R_<ISA_LIT>_ADD8", ";", "case", "FK_Data_Add_2", ":", "return", "ELF", "::", "R_<ISA_LIT>_ADD16", ";", "case", "FK_Data_Add_4", ":", "return", "ELF", "::", "R_<ISA_LIT>_ADD32", ";", "case", "FK_Data_Add_8", ":", "return", "ELF", "::", "R_<ISA_LIT>_ADD64", ";", "case", "FK_Data_Add_6b", ":", "return", "ELF", "::", "R_<ISA_LIT>_SET6", ";", "case", "FK_Data_Sub_1", ":", "return", "ELF", "::", "R_<ISA_LIT>_SUB8", ";", "case", "FK_Data_Sub_2", ":", "return", "ELF", "::", "R_<ISA_LIT>_SUB16", ";", "case", "FK_Data_Sub_4", ":", "return", "ELF", "::", "R_<ISA_LIT>_SUB32", ";", "case", "FK_Data_Sub_8", ":", "return", "ELF", "::", "R_<ISA_LIT>_SUB64", ";", "case", "FK_Data_Sub_6b", ":", "return", "ELF", "::", "R_<ISA_LIT>_SUB6", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_HI20", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_LO12_I", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_LO12_S", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_TPREL_HI20", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_TPREL_LO12_I", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_TPREL_LO12_S", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_TPREL_ADD", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_RELAX", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "RISCVELFObjectWriter22", "Func": "getRelocType", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13312, "Length": 409, "Cover_Rate": 0.7835249042145593, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isSVEVectorReg", "(", ")", "const", "{", "return", "Kind", "==", "k_Register", "&&", "Reg", ".", "Kind", "==", "RegKind", "::", "SVEVector", "&&", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "Reg", ".", "RegNum", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser59", "Func": "isSVEVectorReg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13313, "Length": 32, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>CollectLOH", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "AArch64CollectLOH11", "Func": "AArch64CollectLOH", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13314, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask2_permutex2var_epi32", "(", "__m256i", "__A", ",", "__m256i", "__I", ",", "__mmask8", "__U", ",", "__m256i", "__B", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_vpermi2vard256_mask", "(", "(", "__v8si", ")", "__A", ",", "(", "__v8si", ")", "__I", ",", "(", "__v8si", ")", "__B", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_mask2_permutex2var_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13315, "Length": 56, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "getManipulatesSP", "(", ")", "const", "{"], "ground_truth": ["return", "ManipulatesSP", ";"], "File": "SystemZMachineFunctionInfo", "Func": "getManipulatesSP", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13316, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "Op", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "Op", ",", "DAG", ".", "getConstant", "(", "NumBits", "+", "NumBits", "-", "<NUM_LIT>", ",", "dl", ",", "OpVT", ")", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ",", "Op", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ";", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "Ops", ")", ";", "}", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "Op", ",", "DAG", ".", "getConstant", "(", "NumBits", "-", "<NUM_LIT>", ",", "dl", ",", "OpVT", ")", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ")", ";", "return", "Op", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)8", "Func": "LowerCTLZ", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13317, "Length": 133, "Cover_Rate": 0.4716312056737589, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "unsigned", "BitWidth", "=", "VT", ".", "getSizeInBits", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "assert", "(", "Op", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "VT", "==", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "Lo", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Hi", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Amt", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "AmtVT", "=", "Amt", ".", "getValueType", "(", ")", ";", "SDValue", "Tmp1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "AmtVT", ",", "DAG", ".", "getConstant", "(", "BitWidth", ",", "AmtVT", ")", ",", "Amt", ")", ";", "SDValue", "Tmp2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Hi", ",", "Amt", ")", ";", "SDValue", "Tmp3", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Lo", ",", "Tmp1", ")", ";", "SDValue", "Tmp4", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Tmp2", ",", "Tmp3", ")", ";", "SDValue", "Tmp5", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "AmtVT", ",", "Amt", ",", "DAG", ".", "getConstant", "(", "-", "BitWidth", ",", "AmtVT", ")", ")", ";", "SDValue", "Tmp6", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Lo", ",", "Tmp5", ")", ";", "SDValue", "OutHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Tmp4", ",", "Tmp6", ")", ";", "SDValue", "OutLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Lo", ",", "Amt", ")", ";", "SDValue", "OutOps", "[", "]", "=", "{", "OutLo", ",", "OutHi", "}", ";"], "ground_truth": ["return", "DAG", ".", "getMergeValues", "(", "OutOps", ",", "<NUM_LIT>", ",", "dl", ")", ";"], "File": "PPCISelLowering123", "Func": "LowerSHL_PARTS", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13318, "Length": 274, "Cover_Rate": 0.9013157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>ompactFrameLowering", "(", "const", "<ISA_LIT>ompactSubtarget", "&", "sti", ")", ":", "TargetFrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsDown", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "STI", "(", "sti", ")", "{"], "ground_truth": ["}"], "File": "ARCompactFrameLowering", "Func": "ARCompactFrameLowering", "Target": "ARCompact", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13319, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Cv", ")", ";", "}", "if", "(", "VT", ".", "getSizeInBits", "(", ")", ">", "InVT", ".", "getSizeInBits", "(", ")", ")", "{", "SDLoc", "dl", "(", "Op", ")", ";", "MVT", "ExtVT", "=", "<STR_LIT>", "(", "<STR_LIT>", "(", "VT", ".", "getScalarSizeInBits", "(", ")", ")", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ";", "SDValue", "Ext", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ExtVT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "VT", ",", "Ext", ")", ";"], "File": "AArch64ISelLowering1", "Func": "LowerVectorFP_TO_INT", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13320, "Length": 96, "Cover_Rate": 0.4948453608247423, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "Br", ",", "DL", ",", "NewDesc", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "Br", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "I", "<", "E", ";", "++", "I", ")", "{", "MachineOperand", "&", "MO", "=", "Br", "->", "getOperand", "(", "I", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "{", "assert", "(", "MO", ".", "isMBB", "(", ")", "&&", "<STR_LIT>", ")", ";", "break", ";", "}", "MIB", ".", "addReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "}", "MIB", ".", "addMBB", "(", "MBBOpnd", ")", ";", "if", "(", "Br", "->", "hasDelaySlot", "(", ")", ")", "{", "assert", "(", "Br", "->", "isBundledWithSucc", "(", ")", ")", ";", "MachineBasicBlock", "::", "instr_iterator", "II", "(", "Br", ")", ";", "MIBundleBuilder", "(", "&", "*", "MIB", ")", ".", "append", "(", "(", "++", "II", ")", "->", "removeFromBundle", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsLongBranch23", "Func": "replaceBranch", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13321, "Length": 141, "Cover_Rate": 0.6380090497737556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "Stages", ";", "++", "i", ")", "{", "const", "auto", "*", "BO", "=", "dyn_cast", "<", "BinaryOperator", ">", "(", "Op", ")", ";", "if", "(", "!", "BO", "||", "BO", "->", "getOpcode", "(", ")", "!=", "Instruction", "::", "Add", ")", "return", "nullptr", ";", "if", "(", "i", "!=", "<NUM_LIT>", "&&", "!", "BO", "->", "hasNUses", "(", "<NUM_LIT>", ")", ")", "return", "nullptr", ";", "Value", "*", "LHS", "=", "BO", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "RHS", "=", "BO", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "auto", "*", "Shuffle", "=", "dyn_cast", "<", "ShuffleVectorInst", ">", "(", "LHS", ")", ";", "if", "(", "Shuffle", ")", "{", "Op", "=", "RHS", ";", "}", "else", "{", "Shuffle", "=", "dyn_cast", "<", "ShuffleVectorInst", ">", "(", "RHS", ")", ";", "Op", "=", "LHS", ";", "}", "if", "(", "!", "Shuffle", "||", "Shuffle", "->", "getOperand", "(", "<NUM_LIT>", ")", "!=", "Op", ")", "return", "nullptr", ";", "unsigned", "MaskEnd", "=", "<NUM_LIT>", "<<", "i", ";", "for", "(", "unsigned", "Index", "=", "<NUM_LIT>", ";", "Index", "<", "MaskEnd", ";", "++", "Index", ")", "if", "(", "Shuffle", "->", "getMaskValue", "(", "Index", ")", "!=", "(", "int", ")", "(", "MaskEnd", "+", "Index", ")", ")", "return", "nullptr", ";", "}"], "ground_truth": ["return", "const_cast", "<", "Value", "*", ">", "(", "Op", ")", ";"], "File": "X86PartialReduction2", "Func": "matchAddReduction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13322, "Length": 194, "Cover_Rate": 0.5987654320987654, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "<ISA_LIT>InstrInfo", "::", "foldMemoryOperandImpl", "(", "MachineFunction", "&", "MF", ",", "MachineInstr", "*", "MI", ",", "ArrayRef", "<", "unsigned", ">", "Ops", ",", "MachineInstr", "*", "LoadMI", ")", "const", "{"], "ground_truth": ["return", "nullptr", ";"], "File": "SystemZInstrInfo14", "Func": "foldMemoryOperandImpl", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13323, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "PrintDebugValueComment", "(", "const", "MachineInstr", "*", "MI", ",", "raw_ostream", "&", "OS", ")", "{"], "ground_truth": ["OS", "<<", "<STR_LIT>", ";"], "File": "LC3bAsmPrinter", "Func": "PrintDebugValueComment", "Target": "LC3b", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13324, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "nop", "=", "gen_nop", "(", ")", ";", "}", "else", "if", "(", "TARGET_FP", "&&", "!", "(", "in_use", "&", "EV4_IB1", ")", ")", "{", "in_use", "|=", "EV4_IB1", ";", "nop", "=", "gen_fnop", "(", ")", ";", "}", "else", "nop", "=", "gen_unop", "(", ")", ";", "*", "pin_use", "=", "in_use", ";", "return", "nop", ";"], "ground_truth": ["}"], "File": "alpha", "Func": "alphaev4_next_nop", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13325, "Length": 47, "Cover_Rate": 0.44339622641509435, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "output_in_line_mul", "(", ")", "{", "static", "char", "insns", "[", "<NUM_LIT>", "]", ";", "int", "i", ";"], "ground_truth": ["strcpy", "(", "insns", ",", "<STR_LIT>", ")", ";"], "File": "romp", "Func": "output_in_line_mul", "Target": "romp", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13326, "Length": 24, "Cover_Rate": 0.3870967741935484, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "return", "false", ";", "for", "(", "auto", "*", "MBB", ":", "reverse", "(", "ML", "->", "getBlocks", "(", ")", ")", ")", "{", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "LoLoop", ".", "Dec", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "LoLoop", ".", "End", "=", "&", "MI", ";", "else", "if", "(", "isLoopStart", "(", "MI", ")", ")", "LoLoop", ".", "Start", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getDesc", "(", ")", ".", "isCall", "(", ")", ")", "{", "LoLoop", ".", "Revert", "=", "true", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "}", "else", "{", "LoLoop", ".", "AnalyseMVEInst", "(", "&", "MI", ")", ";", "}", "}", "}", "LLVM_DEBUG", "(", "LoLoop", ".", "dump", "(", ")", ")", ";", "if", "(", "!", "LoLoop", ".", "FoundAllComponents", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "SmallPtrSet", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "Visited", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "Ignore", "=", "{", "LoLoop", ".", "End", "}", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "Remove", ";"], "ground_truth": ["if", "(", "!", "IsSafeToRemove", "(", "LoLoop", ".", "Dec", ",", "RDA", ",", "Visited", ",", "Remove", ",", "Ignore", ")", ")", "{"], "File": "ARMLowOverheadLoops6", "Func": "ProcessLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13327, "Length": 207, "Cover_Rate": 0.3484848484848485, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetMachine", "::", "addInstSelector", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{"], "ground_truth": ["PM", ".", "add", "(", "create<ISA_LIT>ISelDag", "(", "*", "this", ")", ")", ";"], "File": "AlphaTargetMachine", "Func": "addInstSelector", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13328, "Length": 26, "Cover_Rate": 0.8666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFObjectWriter", "::", "<ISA_LIT>ELFObjectWriter", "(", "uint8_t", "OSABI", ")", ":", "MCELFObjectTargetWriter", "(", "true", ",", "OSABI", ",", "ELF", "::", "EM_<ISA_LIT>", ",", "false", ")", "{"], "ground_truth": ["}"], "File": "FISCELFObjectWriter", "Func": "FISCELFObjectWriter", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13329, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isImm7Shift0", "(", ")", "const", "{", "return", "isImmediate", "<", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "isImm7Shift0", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13330, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isAISrc_1024F16", "(", ")", "const", "{", "return", "isRegOrInlineNoMods", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isAISrc_1024F16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13331, "Length": 15, "Cover_Rate": 0.7894736842105263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "op0", "=", "expand_normal", "(", "arg0", ")", ";", "rtx", "op1", "=", "expand_normal", "(", "arg1", ")", ";", "rtx", "op2", ";", "machine_mode", "tmode", "=", "insn_data", "[", "d", "->", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "machine_mode", "mode0", "=", "insn_data", "[", "d", "->", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "machine_mode", "mode1", "=", "insn_data", "[", "d", "->", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "if", "(", "optimize", "||", "target", "==", "<NUM_LIT>", "||", "GET_MODE", "(", "target", ")", "!=", "tmode", "||", "!", "insn_data", "[", "d", "->", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", "(", "target", ",", "tmode", ")", ")", "target", "=", "gen_reg_rtx", "(", "tmode", ")", ";", "op0", "=", "safe_vector_operand", "(", "op0", ",", "mode0", ")", ";", "op1", "=", "safe_vector_operand", "(", "op1", ",", "mode1", ")", ";", "if", "(", "(", "optimize", "&&", "!", "register_operand", "(", "op0", ",", "mode0", ")", ")", "||", "!", "insn_data", "[", "d", "->", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", "(", "op0", ",", "mode0", ")", ")", "op0", "=", "copy_to_mode_reg", "(", "mode0", ",", "op0", ")", ";", "if", "(", "(", "optimize", "&&", "!", "register_operand", "(", "op1", ",", "mode1", ")", ")", "||", "!", "insn_data", "[", "d", "->", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", "(", "op1", ",", "mode1", ")", ")", "op1", "=", "copy_to_mode_reg", "(", "mode1", ",", "op1", ")", ";"], "ground_truth": ["op2", "=", "GEN_INT", "(", "d", "->", "comparison", ")", ";"], "File": "i386-expand", "Func": "ix86_expand_sse_round_vec_pack_sfix", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13332, "Length": 225, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isScaledConstantInRange", "(", "N", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "Val", ")", ")", "{", "Offset", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", "(", "AddSub", ",", "Val", ",", "<STR_LIT>", ")", ",", "SDLoc", "(", "Op", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "SelectAddrMode2OffsetImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13333, "Length": 57, "Cover_Rate": 0.3496932515337423, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>Subtarget", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "HexagonSubtarget (2)", "Func": "anchor", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13334, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "::", "isAllActivePredicate", "(", "DAG", ",", "N", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering45", "Func": "isAllActivePredicate", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13335, "Length": 10, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LRegion", "->", "replaceLiveOut", "(", "Register", ",", "NewRegister", ")", ";", "for", "(", "auto", "&", "CI", ":", "Children", ")", "{", "if", "(", "CI", "->", "isRegion", "(", ")", ")", "{", "CI", "->", "getRegionMRT", "(", ")", "->", "replaceLiveOutReg", "(", "Register", ",", "NewRegister", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "replaceLiveOutReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13336, "Length": 42, "Cover_Rate": 0.6885245901639344, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "&", "TM", "=", "get<ISA_LIT>TargetMachine", "(", ")", ";", "addPass", "(", "create<ISA_LIT>DelaySlotFillerPass", "(", "TM", ")", ")", ";", "if", "(", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "hasStandardEncoding", "(", ")", ")", "addPass", "(", "create<ISA_LIT>LongBranchPass", "(", "TM", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "MipsTargetMachine13", "Func": "addPreEmitPass", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13337, "Length": 42, "Cover_Rate": 0.84, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCObjectWriter", "*", "llvm", "::", "create<ISA_LIT>ELFObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ",", "uint8_t", "OSABI", ",", "bool", "IsLittleEndian", ",", "bool", "Is64Bit", ")", "{"], "ground_truth": ["MCELFObjectTargetWriter", "*", "MOTW", "=", "new", "<ISA_LIT>ELFObjectWriter", "(", "Is64Bit", ",", "OSABI", ",", "Is64Bit", ",", "IsLittleEndian", ")", ";"], "File": "MipsELFObjectWriter10", "Func": "createMipsELFObjectWriter", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13338, "Length": 36, "Cover_Rate": 0.7659574468085106, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "PLUS", ":", "return", "const_ok_for_arm", "(", "ARM_SIGN_EXTEND", "(", "-", "i", ")", ")", ";", "case", "MINUS", ":", "case", "XOR", ":", "case", "IOR", ":", "return", "<NUM_LIT>", ";"], "ground_truth": ["case", "AND", ":"], "File": "arm3", "Func": "const_ok_for_op", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13339, "Length": 28, "Cover_Rate": 0.3835616438356164, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MIRBuilder", ".", "setInstrAndDebugLoc", "(", "MI", ")", ";", "unsigned", "PtrSize", "=", "ValTy", ".", "getElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "const", "LLT", "NewTy", "=", "LLT", "::", "vector", "(", "ValTy", ".", "getNumElements", "(", ")", ",", "PtrSize", ")", ";", "auto", "&", "MMO", "=", "*", "*", "MI", ".", "memoperands_begin", "(", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_STORE", ")", "{", "auto", "Bitcast", "=", "MIRBuilder", ".", "buildBitcast", "(", "NewTy", ",", "ValReg", ")", ";", "MIRBuilder", ".", "buildStore", "(", "Bitcast", ".", "getReg", "(", "<NUM_LIT>", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "MMO", ")", ";", "}", "else", "{", "auto", "NewLoad", "=", "MIRBuilder", ".", "buildLoad", "(", "NewTy", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "MMO", ")", ";", "MIRBuilder", ".", "buildBitcast", "(", "ValReg", ",", "NewLoad", ")", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AArch64LegalizerInfo18", "Func": "legalizeLoadStore", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13340, "Length": 137, "Cover_Rate": 0.5393700787401575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vpmax_u32", "(", "uint32x2_t", "__a", ",", "uint32x2_t", "__b", ")", "{", "return", "(", "uint32x2_t", ")", "__builtin_neon_vpmaxuv2si", "(", "(", "int32x2_t", ")", "__a", ",", "(", "int32x2_t", ")", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vpmax_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13341, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>_32TargetMachine", "::", "<ISA_LIT>_32TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "<ISA_LIT>TargetMachine", "(", "T", ",", "TT", ",", "FS", ",", "false", ")", ",", "DataLayout", "(", "getSubtargetImpl", "(", ")", "->", "isTargetDarwin", "(", ")", "?", "<STR_LIT>", ":", "(", "getSubtargetImpl", "(", ")", "->", "isTargetCygMing", "(", ")", "||", "getSubtargetImpl", "(", ")", "->", "isTargetWindows", "(", ")", ")", "?", "<STR_LIT>", ":"], "ground_truth": ["<STR_LIT>", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "JITInfo", "(", "*", "this", ")", "{"], "File": "X86TargetMachine41", "Func": "X86_32TargetMachine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13342, "Length": 94, "Cover_Rate": 0.9894736842105263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "PseudoSourceValue", "::", "ExternalSymbolCallEntry", ":", "case", "PseudoSourceValue", "::", "TargetCustom", ":", "return", "ST", ".", "get<ISA_LIT>AS", "(", ")", ".", "CONSTANT_ADDRESS", ";", "}"], "ground_truth": ["return", "ST", ".", "get<ISA_LIT>AS", "(", ")", ".", "FLAT_ADDRESS", ";"], "File": "SIInstrInfo59", "Func": "getAddressSpaceForPseudoSourceKind", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13343, "Length": 29, "Cover_Rate": 0.3372093023255814, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "inse", ")", "{", "o01", "=", "inse", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "auto", "nextshuff", "=", "dyn_cast", "<", "ShuffleVectorInst", ">", "(", "shufop", ")", ")", "{", "o01", "=", "consider_shuffle", "(", "nextshuff", ")", ";", "}"], "ground_truth": ["}"], "File": "TPCSelectorPreshaper", "Func": "consider_shuffle", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13344, "Length": 39, "Cover_Rate": 0.38613861386138615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printV4", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", "O", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "HSAILInstPrinter", "Func": "printV4", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13345, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "applyShiftAndToMak", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ",", "std", "::", "tuple", "<", "Register", ",", "uint32_t", ",", "uint32_t", ">", "&", "MatchInfo", ")", "{", "assert", "(", "MI", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_SHL", ")", ";", "replaceMI", "(", "<STR_LIT>", ",", "MI", ",", "MRI", ",", "MatchInfo", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "M88kPostLegalizerLowering", "Func": "applyShiftAndToMak", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13346, "Length": 53, "Cover_Rate": 0.9636363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "!", "Subtarget", ".", "hasBWI", "(", ")", ")", "return", "false", ";", "if", "(", "Subtarget", ".", "hasAVX512", "(", ")", ")", "return", "true", ";", "bool", "LShift", "=", "VT", ".", "is128BitVector", "(", ")", "||", "VT", ".", "is256BitVector", "(", ")", ";", "bool", "AShift", "=", "LShift", "&&", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", ";", "return", "(", "Opcode", "==", "<STR_LIT>", ")", "?", "AShift", ":", "LShift", ";"], "ground_truth": ["}"], "File": "X86ISelLowering70", "Func": "supportedVectorVarShift", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13347, "Length": 71, "Cover_Rate": 0.6283185840707964, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "emitThumbConstant", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "unsigned", "DestReg", ",", "int", "Imm", ",", "const", "TargetInstrInfo", "&", "TII", ",", "const", "<ISA_LIT>RegisterInfo", "&", "MRI", ",", "DebugLoc", "dl", ")", "{", "bool", "isSub", "=", "Imm", "<", "<NUM_LIT>", ";", "if", "(", "isSub", ")", "Imm", "=", "-", "Imm", ";"], "ground_truth": ["int", "Chunk", "=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";"], "File": "ARMRegisterInfo7", "Func": "emitThumbConstant", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13348, "Length": 61, "Cover_Rate": 0.3765432098765432, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>HazardRecognizer", "(", "const", "MachineSchedContext", "*", "C", ")", ":", "DAG", "(", "nullptr", ")", ",", "SchedModel", "(", "nullptr", ")", "{"], "ground_truth": ["}"], "File": "SystemZHazardRecognizer4", "Func": "SystemZHazardRecognizer", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13349, "Length": 19, "Cover_Rate": 0.9047619047619048, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isArithmeticShifter", "(", ")", "const", "{", "if", "(", "!", "isShifter", "(", ")", ")", "return", "false", ";", "<STR_LIT>", "ST", "=", "<STR_LIT>", "(", "Shifter", ".", "Val", ")", ";", "return", "ST", "==", "<STR_LIT>", "||", "ST", "==", "<STR_LIT>", "||", "ST", "==", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "ARM64AsmParser", "Func": "isArithmeticShifter", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13350, "Length": 40, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "GetMemOperand", "(", "MBB", ",", "FI", ",", "MachineMemOperand", "::", "MOLoad", ")", ";", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "const", "Function", "*", "Func", "=", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", ";", "bool", "ReqIndirectLoad", "=", "Func", "->", "hasFnAttribute", "(", "<STR_LIT>", ")", "&&", "(", "DestReg", "==", "<STR_LIT>", "||", "DestReg", "==", "<STR_LIT>", "||", "DestReg", "==", "<STR_LIT>", "||", "DestReg", "==", "<STR_LIT>", ")", ";", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "TRI", "->", "isTypeLegalForClass", "(", "*", "RC", ",", "<STR_LIT>", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "TRI", "->", "isTypeLegalForClass", "(", "*", "RC", ",", "<STR_LIT>", ")", "||", "TRI", "->", "isTypeLegalForClass", "(", "*", "RC", ",", "<STR_LIT>", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "TRI", "->", "isTypeLegalForClass", "(", "*", "RC", ",", "<STR_LIT>", ")", "||", "TRI", "->", "isTypeLegalForClass", "(", "*", "RC", ",", "<STR_LIT>", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "TRI", "->", "isTypeLegalForClass", "(", "*", "RC", ",", "<STR_LIT>", ")", "||", "TRI", "->", "isTypeLegalForClass", "(", "*", "RC", ",", "<STR_LIT>", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";"], "ground_truth": ["assert", "(", "Opc", "&&", "<STR_LIT>", ")", ";"], "File": "MipsSEInstrInfo31", "Func": "loadRegFromStack", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13351, "Length": 381, "Cover_Rate": 0.5737951807228916, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "decl_callee", "=", "TREE_TYPE", "(", "decl_callee", ")", ";", "}", "else", "{", "decl_callee", "=", "fntype_callee", ";", "while", "(", "FUNCTION_TYPE", "!=", "TREE_CODE", "(", "decl_callee", ")", "&&", "METHOD_TYPE", "!=", "TREE_CODE", "(", "decl_callee", ")", ")", "{", "decl_callee", "=", "TREE_TYPE", "(", "decl_callee", ")", ";", "}", "}", "if", "(", "cfun", "->", "machine", "->", "is_interrupt", "||", "cfun", "->", "machine", "->", "is_signal", "||", "cfun", "->", "machine", "->", "is_naked", "||", "avr_naked_function_p", "(", "decl_callee", ")", "||", "(", "avr_OS_task_function_p", "(", "decl_callee", ")", "!=", "cfun", "->", "machine", "->", "is_OS_task", ")", "||", "(", "avr_OS_main_function_p", "(", "decl_callee", ")", "!=", "cfun", "->", "machine", "->", "is_OS_main", ")", ")", "{"], "ground_truth": ["return", "false", ";"], "File": "avr4", "Func": "avr_function_ok_for_sibcall", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13352, "Length": 95, "Cover_Rate": 0.6597222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "fixup_<ISA_LIT>_7_X", ":", "case", "fixup_<ISA_LIT>_6_X", ":", "case", "fixup_<ISA_LIT>_COPY", ":", "case", "fixup_<ISA_LIT>_GLOB_DAT", ":", "case", "fixup_<ISA_LIT>_JMP_SLOT", ":", "case", "fixup_<ISA_LIT>_RELATIVE", ":", "case", "fixup_<ISA_LIT>_PLT_B22_PCREL", ":", "case", "fixup_<ISA_LIT>_GOTREL_LO16", ":", "case", "fixup_<ISA_LIT>_GOTREL_HI16", ":", "case", "fixup_<ISA_LIT>_GOTREL_32", ":", "case", "fixup_<ISA_LIT>_GOT_LO16", ":", "case", "fixup_<ISA_LIT>_GOT_HI16", ":", "case", "fixup_<ISA_LIT>_GOT_32", ":", "case", "fixup_<ISA_LIT>_GOT_16", ":", "case", "fixup_<ISA_LIT>_DTPMOD_32", ":", "case", "fixup_<ISA_LIT>_DTPREL_LO16", ":", "case", "fixup_<ISA_LIT>_DTPREL_HI16", ":", "case", "fixup_<ISA_LIT>_DTPREL_32", ":", "case", "fixup_<ISA_LIT>_DTPREL_16", ":", "case", "fixup_<ISA_LIT>_GD_PLT_B22_PCREL", ":", "case", "fixup_<ISA_LIT>_LD_PLT_B22_PCREL", ":", "case", "fixup_<ISA_LIT>_GD_GOT_LO16", ":", "case", "fixup_<ISA_LIT>_GD_GOT_HI16", ":", "case", "fixup_<ISA_LIT>_GD_GOT_32", ":", "case", "fixup_<ISA_LIT>_GD_GOT_16", ":", "case", "fixup_<ISA_LIT>_LD_GOT_LO16", ":", "case", "fixup_<ISA_LIT>_LD_GOT_HI16", ":", "case", "fixup_<ISA_LIT>_LD_GOT_32", ":", "case", "fixup_<ISA_LIT>_LD_GOT_16", ":", "case", "fixup_<ISA_LIT>_IE_LO16", ":", "case", "fixup_<ISA_LIT>_IE_HI16", ":", "case", "fixup_<ISA_LIT>_IE_32", ":", "case", "fixup_<ISA_LIT>_IE_16", ":", "case", "fixup_<ISA_LIT>_IE_GOT_LO16", ":", "case", "fixup_<ISA_LIT>_IE_GOT_HI16", ":", "case", "fixup_<ISA_LIT>_IE_GOT_32", ":", "case", "fixup_<ISA_LIT>_IE_GOT_16", ":", "case", "fixup_<ISA_LIT>_TPREL_LO16", ":", "case", "fixup_<ISA_LIT>_TPREL_HI16", ":", "case", "fixup_<ISA_LIT>_TPREL_32", ":", "case", "fixup_<ISA_LIT>_TPREL_16", ":", "case", "fixup_<ISA_LIT>_GOTREL_32_6_X", ":", "case", "fixup_<ISA_LIT>_GOTREL_16_X", ":", "case", "fixup_<ISA_LIT>_GOTREL_11_X", ":", "case", "fixup_<ISA_LIT>_GOT_32_6_X", ":", "case", "fixup_<ISA_LIT>_GOT_16_X", ":", "case", "fixup_<ISA_LIT>_GOT_11_X", ":", "case", "fixup_<ISA_LIT>_DTPREL_32_6_X", ":", "case", "fixup_<ISA_LIT>_DTPREL_16_X", ":", "case", "fixup_<ISA_LIT>_DTPREL_11_X", ":", "case", "fixup_<ISA_LIT>_GD_GOT_32_6_X", ":", "case", "fixup_<ISA_LIT>_GD_GOT_16_X", ":", "case", "fixup_<ISA_LIT>_GD_GOT_11_X", ":", "case", "fixup_<ISA_LIT>_LD_GOT_32_6_X", ":", "case", "fixup_<ISA_LIT>_LD_GOT_16_X", ":", "case", "fixup_<ISA_LIT>_LD_GOT_11_X", ":", "case", "fixup_<ISA_LIT>_IE_32_6_X", ":", "case", "fixup_<ISA_LIT>_IE_16_X", ":"], "ground_truth": ["case", "fixup_<ISA_LIT>_IE_GOT_32_6_X", ":"], "File": "HexagonAsmBackend2", "Func": "processFixupValue", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13353, "Length": 177, "Cover_Rate": 0.44696969696969696, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "MEM_P", "(", "mem", ")", ")", ";", "MEM_NOTRAP_P", "(", "mem", ")", "=", "<NUM_LIT>", ";", "set_mem_alias_set", "(", "mem", ",", "get_frame_alias_set", "(", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "add_reg_note", "(", "insn", ",", "REG_FRAME_RELATED_EXPR", ",", "gen_rtx_SET", "(", "stack_pointer_rtx", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "-", "size_int", ")", ")", ")", ")", ";", "if", "(", "flag_stack_clash_protection", ")", "{", "add_reg_note", "(", "insn", ",", "REG_STACK_CHECK", ",", "const0_rtx", ")", ";", "emit_insn", "(", "gen_blockage", "(", ")", ")", ";", "}"], "ground_truth": ["return", "insn", ";"], "File": "rs60007", "Func": "rs6000_emit_allocate_stack_1", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13354, "Length": 81, "Cover_Rate": 0.324, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", "=", "Inst", "->", "getDebugLoc", "(", ")", ";", "MachineOperand", "&", "Dest", "=", "Inst", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Src", "=", "Inst", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MCInstrDesc", "&", "InstDesc", "=", "get", "(", "AMDGPU", "::", "V_BCNT_U32_B32_e64", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "Src", ".", "isReg", "(", ")", "?", "MRI", ".", "getRegClass", "(", "Src", ".", "getReg", "(", ")", ")", ":", "&", "AMDGPU", "::", "SGPR_32RegClass", ";", "unsigned", "MidReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "VGPR_32RegClass", ")", ";", "unsigned", "ResultReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "VGPR_32RegClass", ")", ";", "const", "TargetRegisterClass", "*", "SrcSubRC", "=", "RI", ".", "getSubRegClass", "(", "SrcRC", ",", "AMDGPU", "::", "sub0", ")", ";", "MachineOperand", "SrcRegSub0", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src", ",", "SrcRC", ",", "AMDGPU", "::", "sub0", ",", "SrcSubRC", ")", ";", "MachineOperand", "SrcRegSub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src", ",", "SrcRC", ",", "AMDGPU", "::", "sub1", ",", "SrcSubRC", ")", ";", "MachineInstr", "*", "First", "=", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "InstDesc", ",", "MidReg", ")", ".", "addOperand", "(", "SrcRegSub0", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["MachineInstr", "*", "Second", "=", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "InstDesc", ",", "ResultReg", ")", ".", "addOperand", "(", "SrcRegSub1", ")", ".", "addReg", "(", "MidReg", ")", ";"], "File": "SIInstrInfo101", "Func": "splitScalar64BitBCNT", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13355, "Length": 206, "Cover_Rate": 0.7228070175438597, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "CountValue", "(", "int64_t", "i", ")", ":", "Kind", "(", "CV_Immediate", ")", ",", "Contents", "(", "i", ")", ",", "isNegative", "(", "i", "<", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "PPCCTRLoops2", "Func": "CountValue", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13356, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCGNodes", "*", "SCC", "=", "&", "i", "->", "first", ";", "MCGNodeSet", "preds", ";", "for", "(", "MCGNodes", "::", "const_iterator", "j", "(", "SCC", "->", "begin", "(", ")", ")", ",", "je", "(", "SCC", "->", "end", "(", ")", ")", ";", "j", "!=", "je", ";", "j", "++", ")", "{", "for", "(", "MCGSites", "::", "const_iterator", "k", "(", "(", "*", "j", ")", "->", "getCallingSites", "(", ")", ".", "begin", "(", ")", ")", ",", "ke", "(", "(", "*", "j", ")", "->", "getCallingSites", "(", ")", ".", "end", "(", ")", ")", ";", "k", "!=", "ke", ";", "k", "++", ")", "{", "if", "(", "&", "SCCMap", "[", "(", "*", "k", ")", "->", "getCaller", "(", ")", "]", "->", "first", "!=", "SCC", ")", "{", "preds", ".", "insert", "(", "(", "*", "k", ")", "->", "getCaller", "(", ")", ")", ";", "}", "}", "}", "for", "(", "MCGNodes", "::", "const_iterator", "j", "(", "SCC", "->", "begin", "(", ")", ")", ",", "je", "(", "SCC", "->", "end", "(", ")", ")", ";", "j", "!=", "je", ";", "j", "++", ")", "{", "if", "(", "preds", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "WL", ".", "push_back", "(", "*", "j", ")", ";", "else", "predCount", "[", "*", "j", "]", "=", "preds", ".", "size", "(", ")", ";", "}", "}", "while", "(", "!", "WL", ".", "empty", "(", ")", ")", "{", "MCGNode", "*", "tmp", "=", "WL", ".", "back", "(", ")", ";"], "ground_truth": ["WL", ".", "pop_back", "(", ")", ";"], "File": "PatmosStackCacheAnalysis1", "Func": "propagateGlobalEnsureFilling", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 13357, "Length": 216, "Cover_Rate": 0.5482233502538071, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "*", "RM", "==", "Reloc", "::", "DynamicNoPIC", "&&", "!", "TT", ".", "isOSDarwin", "(", ")", ")", "return", "Reloc", "::", "Static", ";"], "ground_truth": ["return", "*", "RM", ";"], "File": "SHUXITargetMachine", "Func": "getEffectiveRelocModel", "Target": "SHUXI", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13358, "Length": 25, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "MI", "->", "dump", "(", ")", ";", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "case", "MachineOperand", "::", "MO_Register", ":", "assert", "(", "!", "MO", ".", "getSubReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "MCOp", "=", "MCOperand", "::", "CreateReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "MCOp", "=", "MCOperand", "::", "CreateImm", "(", "MO", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "MCOp", "=", "MCOperand", "::", "CreateExpr", "(", "MCSymbolRefExpr", "::", "Create", "(", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ",", "AP", ".", "OutContext", ")", ")", ";", "break", ";"], "ground_truth": ["case", "MachineOperand", "::", "MO_GlobalAddress", ":"], "File": "PPCMCInstLower42", "Func": "LowerPPCMachineInstrToMCInst", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13359, "Length": 105, "Cover_Rate": 0.3547297297297297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "classifyEHPersonality", "(", "Fn", "->", "getPersonalityFn", "(", ")", ")", ")", "{", "case", "EHPersonality", "::", "MSVC_<ISA_LIT>SEH", ":", "return", "<NUM_LIT>", ";", "case", "EHPersonality", "::", "MSVC_CXX", ":", "return", "<NUM_LIT>", ";", "default", ":", "break", ";", "}"], "ground_truth": ["report_fatal_error", "(", "<STR_LIT>", ")", ";"], "File": "X86ISelLowering1", "Func": "getSEHRegistrationNodeSize", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13360, "Length": 38, "Cover_Rate": 0.6031746031746031, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcmlaq_rot270_m", "(", "float16x8_t", "__a", ",", "float16x8_t", "__b", ",", "float16x8_t", "__c", ",", "mve_pred16_t", "__p", ")", "{", "return", "__arm_vcmlaq_rot270_m_f16", "(", "__a", ",", "__b", ",", "__c", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcmlaq_rot270_m", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13361, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmParser", "::", "createCpRestoreMemOp", "(", "bool", "IsLoad", ",", "int", "StackOffset", ",", "SMLoc", "IDLoc", ",", "MCStreamer", "&", "Out", ",", "const", "MCSubtargetInfo", "*", "STI", ")", "{", "<ISA_LIT>TargetStreamer", "&", "TOut", "=", "getTargetStreamer", "(", ")", ";", "if", "(", "IsLoad", ")", "{"], "ground_truth": ["TOut", ".", "emitLoadWithImmOffset", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "StackOffset", ",", "<STR_LIT>", ",", "IDLoc", ",", "STI", ")", ";"], "File": "MipsAsmParser56", "Func": "createCpRestoreMemOp", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13362, "Length": 56, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vaddq_m_u16", "(", "uint16x8_t", "__inactive", ",", "uint16x8_t", "__a", ",", "uint16x8_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vaddq_m_uv8hi", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vaddq_m_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13363, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtl_opt_pass", "*", "make_pass_arc_predicate_delay_insns", "(", "gcc", "::", "context", "*", "ctxt", ")", "{", "return", "new", "pass_arc_predicate_delay_insns", "(", "ctxt", ")", ";"], "ground_truth": ["}"], "File": "arc", "Func": "make_pass_arc_predicate_delay_insns", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13364, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cmplt_epi64_mask", "(", "__m128i", "__X", ",", "__m128i", "__Y", ")", "{"], "ground_truth": ["return", "(", "__mmask8", ")", "__builtin_ia32_cmpq128_mask", "(", "(", "__v2di", ")", "__X", ",", "(", "__v2di", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vlintrin4", "Func": "_mm_cmplt_epi64_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13365, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<STR_LIT>", "*", "Reg", "=", "lookupSysReg", "(", "Val", ",", "false", ",", "STI", ")", ";", "if", "(", "isValidSysReg", "(", "Reg", ",", "false", ",", "STI", ")", ")", "O", "<<", "Reg", "->", "Name", ";", "else", "O", "<<", "<STR_LIT>", "(", "Val", ")", ";"], "ground_truth": ["}"], "File": "AArch64InstPrinter13", "Func": "printMSRSystemRegister", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13366, "Length": 40, "Cover_Rate": 0.35398230088495575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Accesses", ".", "clear", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMHazardRecognizer19", "Func": "AdvanceCycle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13367, "Length": 7, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "IntrinsicID", ")", "{", "default", ":", "return", "Op", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering102", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13368, "Length": 119, "Cover_Rate": 0.6574585635359116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Scale", "=", "<NUM_LIT>", ";", "unsigned", "ImmOp", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "ImmOp", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "ImmOp", "=", "<NUM_LIT>", ";"], "ground_truth": ["Scale", "=", "-", "<NUM_LIT>", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "getAddSubImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13369, "Length": 41, "Cover_Rate": 0.41, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "-", "<STR_LIT>", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Reg", "<<", "'\\n'", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Inst", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "pushReg", "(", "Reg", ")", ";", "break", ";", "}", "case", "TargetOpcode", "::", "INLINEASM", ":", "{", "unsigned", "STUses", "=", "<NUM_LIT>", ",", "STDefs", "=", "<NUM_LIT>", ",", "STClobbers", "=", "<NUM_LIT>", ",", "STDeadDefs", "=", "<NUM_LIT>", ";", "unsigned", "NumOps", "=", "<NUM_LIT>", ";", "SmallSet", "<", "unsigned", ",", "<NUM_LIT>", ">", "FRegIdx", ";", "unsigned", "RCID", ";", "for", "(", "unsigned", "i", "=", "InlineAsm", "::", "MIOp_FirstOperand", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", "&&", "MI", ".", "getOperand", "(", "i", ")", ".", "isImm", "(", ")", ";", "i", "+=", "<NUM_LIT>", "+", "NumOps", ")", "{", "unsigned", "Flags", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getImm", "(", ")", ";", "NumOps", "=", "InlineAsm", "::", "getNumOperandRegisters", "(", "Flags", ")", ";", "if", "(", "NumOps", "!=", "<NUM_LIT>", ")", "continue", ";", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "STReg", "=", "MO", ".", "getReg", "(", ")", "-", "<STR_LIT>", ";", "if", "(", "STReg", ">=", "<NUM_LIT>", ")", "continue", ";", "if", "(", "InlineAsm", "::", "hasRegClassConstraint", "(", "Flags", ",", "RCID", ")", ")", "{", "FRegIdx", ".", "insert", "(", "i", "+", "<NUM_LIT>", ")", ";", "continue", ";", "}", "switch", "(", "InlineAsm", "::", "getKind", "(", "Flags", ")", ")", "{", "case", "InlineAsm", "::", "Kind_RegUse", ":", "STUses", "|=", "(", "<NUM_LIT>", "<<", "STReg", ")", ";", "break", ";", "case", "InlineAsm", "::", "Kind_RegDef", ":", "case", "InlineAsm", "::", "Kind_RegDefEarlyClobber", ":", "STDefs", "|=", "(", "<NUM_LIT>", "<<", "STReg", ")", ";", "if", "(", "MO", ".", "isDead", "(", ")", ")", "STDeadDefs", "|=", "(", "<NUM_LIT>", "<<", "STReg", ")", ";", "break", ";", "case", "InlineAsm", "::", "Kind_Clobber", ":", "STClobbers", "|=", "(", "<NUM_LIT>", "<<", "STReg", ")", ";", "break", ";", "default", ":", "break", ";", "}", "}", "if", "(", "STUses", "&&", "!", "isMask_32", "(", "STUses", ")", ")", "MI", ".", "emitError", "(", "<STR_LIT>", ")", ";", "unsigned", "NumSTUses", "=", "countTrailingOnes", "(", "STUses", ")", ";", "if", "(", "STDefs", "&&", "!", "isMask_32", "(", "STDefs", ")", ")", "{", "MI", ".", "emitError", "(", "<STR_LIT>", ")", ";", "STDefs", "=", "NextPowerOf2", "(", "STDefs", ")", "-", "<NUM_LIT>", ";", "}", "unsigned", "NumSTDefs", "=", "countTrailingOnes", "(", "STDefs", ")", ";", "if", "(", "STClobbers", "&&", "!", "isMask_32", "(", "STDefs", "|", "STClobbers", ")", ")", "MI", ".", "emitError", "(", "<STR_LIT>", ")", ";", "unsigned", "STPopped", "=", "STUses", "&", "(", "STDefs", "|", "STClobbers", ")", ";", "if", "(", "STPopped", "&&", "!", "isMask_32", "(", "STPopped", ")", ")", "MI", ".", "emitError", "(", "<STR_LIT>", ")", ";", "unsigned", "NumSTPopped", "=", "countTrailingOnes", "(", "STPopped", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "NumSTUses", "<<", "<STR_LIT>", "<<", "NumSTPopped", "<<", "<STR_LIT>", "<<", "NumSTDefs", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "MI", ".", "getNumOperands", "(", ")", ";", "I", "<", "E", ";", "++", "I", ")", "if", "(", "FRegIdx", ".", "count", "(", "I", ")", ")", "{"], "File": "X86FloatingPoint20", "Func": "handleSpecialFP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13370, "Length": 486, "Cover_Rate": 0.4632983794089609, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_blend_epi8", "(", "__mmask64", "__U", ",", "__m512i", "__A", ",", "__m512i", "__W", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_blendmb_512_mask", "(", "(", "__v64qi", ")", "__A", ",", "(", "__v64qi", ")", "__W", ",", "(", "__mmask64", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin", "Func": "_mm512_mask_blend_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13371, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "MI1", "=", "Arguments", "->", "MI", ";", "MachineInstr", "*", "MI2", "=", "&", "*", "NextMII", ";", "Register", "RegDstMI1", "=", "MI1", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "RegSrcMI1", "=", "MI1", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "IsMovepSrcRegister", "(", "RegSrcMI1", ")", ")", "return", "false", ";", "if", "(", "!", "IsMovepDestinationReg", "(", "RegDstMI1", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "MI2", "->", "getOpcode", "(", ")", "!=", "Entry", ".", "WideOpc", "(", ")", ")", "return", "false", ";"], "File": "MicroMipsSizeReduction13", "Func": "ReduceMoveToMovep", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13372, "Length": 83, "Cover_Rate": 0.3472803347280335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "VecTy", "=", "ty", "(", "Vec", ")", ";", "if", "(", "Subtarget", ".", "useHVXOps", "(", ")", "&&", "Subtarget", ".", "isHVXVectorType", "(", "VecTy", ",", "true", ")", ")", "return", "LowerHvxExtractElement", "(", "Op", ",", "DAG", ")", ";", "MVT", "ElemTy", "=", "ty", "(", "Vec", ")", ".", "getVectorElementType", "(", ")", ";"], "ground_truth": ["return", "extractVector", "(", "Vec", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "SDLoc", "(", "Op", ")", ",", "ElemTy", ",", "ty", "(", "Op", ")", ",", "DAG", ")", ";"], "File": "HexagonISelLowering21", "Func": "LowerEXTRACT_VECTOR_ELT", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13373, "Length": 72, "Cover_Rate": 0.7422680412371134, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CSR_NoRegs_SaveList", ";", "case", "CallingConv", "::", "AnyReg", ":", "if", "(", "HasAVX", ")", "return", "CSR_64_AllRegs_AVX_SaveList", ";", "return", "CSR_64_AllRegs_SaveList", ";", "case", "CallingConv", "::", "PreserveMost", ":", "return", "CSR_64_RT_MostRegs_SaveList", ";", "case", "CallingConv", "::", "PreserveAll", ":", "if", "(", "HasAVX", ")", "return", "CSR_64_RT_AllRegs_AVX_SaveList", ";", "return", "CSR_64_RT_AllRegs_SaveList", ";", "case", "CallingConv", "::", "Intel_OCL_BI", ":", "{", "if", "(", "HasAVX512", "&&", "IsWin64", ")", "return", "CSR_Win64_Intel_OCL_BI_AVX512_SaveList", ";", "if", "(", "HasAVX512", "&&", "Is64Bit", ")", "return", "CSR_64_Intel_OCL_BI_AVX512_SaveList", ";", "if", "(", "HasAVX", "&&", "IsWin64", ")", "return", "CSR_Win64_Intel_OCL_BI_AVX_SaveList", ";", "if", "(", "HasAVX", "&&", "Is64Bit", ")", "return", "CSR_64_Intel_OCL_BI_AVX_SaveList", ";", "if", "(", "!", "HasAVX", "&&", "!", "IsWin64", "&&", "Is64Bit", ")", "return", "CSR_64_Intel_OCL_BI_SaveList", ";", "break", ";", "}", "case", "CallingConv", "::", "Cold", ":", "if", "(", "Is64Bit", ")", "return", "CSR_64_MostRegs_SaveList", ";", "break", ";", "case", "CallingConv", "::", "<ISA_LIT>_64_Win64", ":", "return", "CSR_Win64_SaveList", ";", "case", "CallingConv", "::", "<ISA_LIT>_64_SysV", ":"], "ground_truth": ["if", "(", "CallsEHReturn", ")", "return", "CSR_64EHRet_SaveList", ";"], "File": "X86RegisterInfo37", "Func": "getCalleeSavedRegs", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13374, "Length": 133, "Cover_Rate": 0.5037878787878788, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";"], "File": "X86IntelInstPrinter15", "Func": "printXOPCC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13375, "Length": 45, "Cover_Rate": 0.3813559322033898, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "poly_int64", "ix86_return_pops_args", "(", "tree", "fundecl", ",", "tree", "funtype", ",", "poly_int64", "size", ")", "{", "unsigned", "int", "ccvt", ";", "if", "(", "TARGET_64BIT", ")", "return", "<NUM_LIT>", ";", "ccvt", "=", "ix86_get_callcvt", "(", "funtype", ")", ";", "if", "(", "(", "ccvt", "&", "(", "IX86_CALLCVT_STDCALL", "|", "IX86_CALLCVT_FASTCALL", "|", "IX86_CALLCVT_THISCALL", ")", ")", "!=", "<NUM_LIT>", "&&", "!", "stdarg_p", "(", "funtype", ")", ")", "return", "size", ";", "if", "(", "aggregate_value_p", "(", "TREE_TYPE", "(", "funtype", ")", ",", "fundecl", ")", "&&", "!", "ix86_keep_aggregate_return_pointer", "(", "funtype", ")", ")", "{", "int", "nregs", "=", "ix86_function_regparm", "(", "funtype", ",", "fundecl", ")", ";", "if", "(", "nregs", "==", "<NUM_LIT>", ")", "return", "GET_MODE_SIZE", "(", "Pmode", ")", ";", "}"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "i386", "Func": "ix86_return_pops_args", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13376, "Length": 102, "Cover_Rate": 0.9902912621359223, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "AtomicRMWExpansionKind", "::", "LLSC", ";"], "ground_truth": ["}"], "File": "HexagonISelLowering56", "Func": "shouldExpandAtomicRMWInIR", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13377, "Length": 6, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Info0", "->", "BitsPerComp", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "getBufferFormatWithCompCount", "(", "CI", ".", "Format", ",", "CI", ".", "Width", "+", "Paired", ".", "Width", ",", "STI", ")", "==", "<NUM_LIT>", ")", "return", "false", ";", "}", "unsigned", "EltOffset0", "=", "CI", ".", "Offset", "/", "CI", ".", "EltSize", ";", "unsigned", "EltOffset1", "=", "Paired", ".", "Offset", "/", "CI", ".", "EltSize", ";", "CI", ".", "UseST64", "=", "false", ";", "CI", ".", "BaseOff", "=", "<NUM_LIT>", ";", "if", "(", "(", "CI", ".", "InstClass", "!=", "DS_READ", ")", "&&", "(", "CI", ".", "InstClass", "!=", "DS_WRITE", ")", ")", "{", "return", "(", "EltOffset0", "+", "CI", ".", "Width", "==", "EltOffset1", "||", "EltOffset1", "+", "Paired", ".", "Width", "==", "EltOffset0", ")", "&&", "CI", ".", "GLC", "==", "Paired", ".", "GLC", "&&", "CI", ".", "DLC", "==", "Paired", ".", "DLC", "&&", "(", "CI", ".", "InstClass", "==", "S_BUFFER_LOAD_IMM", "||", "CI", ".", "SLC", "==", "Paired", ".", "SLC", ")", ";", "}", "if", "(", "(", "EltOffset0", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "&&", "(", "EltOffset1", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "EltOffset0", "/", "<NUM_LIT>", ")", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "EltOffset1", "/", "<NUM_LIT>", ")", ")", "{"], "ground_truth": ["if", "(", "Modify", ")", "{"], "File": "SILoadStoreOptimizer29", "Func": "offsetsCanBeCombined", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13378, "Length": 185, "Cover_Rate": 0.31732418524871353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "Value", ">=", "<NUM_LIT>", "&&", "Value", "<", "<NUM_LIT>", ";"], "File": "ARMAsmParser (2)", "Func": "isImm0_65535", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13379, "Length": 18, "Cover_Rate": 0.3103448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask8", ")", "__builtin_ia32_ucmpw128_mask", "(", "(", "__v8hi", ")", "__X", ",", "(", "__v8hi", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin", "Func": "_mm_cmple_epu16_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13380, "Length": 26, "Cover_Rate": 0.5416666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";"], "File": "AArch64RegisterInfo20", "Func": "getFrameRegister", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13381, "Length": 27, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "SPUFrameInfo", "Func": "stackSlotSize", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13382, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "BitWidth", "=", "KnownZero", ".", "getBitWidth", "(", ")", ";", "KnownZero", "=", "KnownOne", "=", "APInt", "(", "BitWidth", ",", "<NUM_LIT>", ")", ";", "APInt", "KnownZero2", ";", "APInt", "KnownOne2", ";", "unsigned", "Opc", "=", "Op", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "KnownZero", "=", "APInt", "::", "getHighBitsSet", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "ConstantSDNode", "*", "CWidth", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "CWidth", ")", "return", ";", "uint32_t", "Width", "=", "CWidth", "->", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ";", "if", "(", "Opc", "==", "<STR_LIT>", ")", "KnownZero", "=", "APInt", "::", "getHighBitsSet", "(", "<NUM_LIT>", ",", "<NUM_LIT>", "-", "Width", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering103", "Func": "computeKnownBitsForTargetNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13383, "Length": 129, "Cover_Rate": 0.6172248803827751, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "arg_words", "=", "&", "cum", "->", "arg_words", ";", "regbase", "=", "(", "incoming_p", "?", "GP_ARG_FIRST", ":", "GP_OUTGOING_ARG_FIRST", ")", ";", "max", "=", "MAX_ARGS_IN_REGISTERS", ";", "words", "=", "(", "(", "arg", ".", "promoted_size_in_bytes", "(", ")", "+", "UNITS_PER_WORD", "-", "<NUM_LIT>", ")", "/", "UNITS_PER_WORD", ")", ";", "if", "(", "arg", ".", "type", "&&", "(", "TYPE_ALIGN", "(", "arg", ".", "type", ")", ">", "BITS_PER_WORD", ")", ")", "{", "int", "align", "=", "MIN", "(", "TYPE_ALIGN", "(", "arg", ".", "type", ")", ",", "STACK_BOUNDARY", ")", "/", "BITS_PER_WORD", ";", "*", "arg_words", "=", "(", "*", "arg_words", "+", "align", "-", "<NUM_LIT>", ")", "&", "-", "align", ";", "}", "if", "(", "*", "arg_words", "+", "words", ">", "max", ")", "return", "(", "rtx", ")", "<NUM_LIT>", ";", "regno", "=", "regbase", "+", "*", "arg_words", ";", "if", "(", "cum", "->", "incoming", "&&", "regno", "<=", "A7_REG", "&&", "regno", "+", "words", ">", "A7_REG", ")", "cfun", "->", "machine", "->", "need_a7_copy", "=", "TARGET_WINDOWED_ABI", ";", "return", "gen_rtx_REG", "(", "arg", ".", "mode", ",", "regno", ")", ";"], "ground_truth": ["}"], "File": "xtensa", "Func": "xtensa_function_arg_1", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13384, "Length": 147, "Cover_Rate": 0.7903225806451613, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "for", "(", "bs0", "=", "<NUM_LIT>", ";", "bs0", "<", "HOST_BITS_PER_WIDE_INT", ";", "bs0", "++", ")", "if", "(", "(", "mask", "&", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "<NUM_LIT>", "<<", "bs0", ")", ")", "!=", "<NUM_LIT>", ")", "break", ";", "for", "(", "bs1", "=", "bs0", ";", "bs1", "<", "HOST_BITS_PER_WIDE_INT", ";", "bs1", "++", ")", "if", "(", "(", "mask", "&", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "<NUM_LIT>", "<<", "bs1", ")", ")", "==", "<NUM_LIT>", ")", "break", ";", "gcc_assert", "(", "bs1", "==", "HOST_BITS_PER_WIDE_INT", "||", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "<NUM_LIT>", "<<", "bs1", ")", ">", "mask", ")", ";", "p", "=", "<NUM_LIT>", "-", "bs0", ";", "len", "=", "bs1", "-", "bs0", ";", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "p", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "len", ")", ";", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "pa", "Func": "pa_output_64bit_ior", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13385, "Length": 136, "Cover_Rate": 0.8143712574850299, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>ExpandPseudo", "::", "expandASRB7Rd", "(", "Block", "&", "MBB", ",", "BlockIt", "MBBI", ")", "{", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "DstIsDead", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ";"], "ground_truth": ["bool", "DstIsKill", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";"], "File": "AVRExpandPseudoInsts11", "Func": "expandASRB7Rd", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13386, "Length": 62, "Cover_Rate": 0.3054187192118227, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasV8_8aOps", ";"], "ground_truth": ["}"], "File": "ARMSubtarget25", "Func": "hasV8_8aOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13387, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "riscv_restore_reg", "(", "rtx", "reg", ",", "rtx", "mem", ")", "{", "rtx", "insn", "=", "riscv_emit_move", "(", "reg", ",", "mem", ")", ";", "rtx", "dwarf", "=", "NULL_RTX", ";", "dwarf", "=", "alloc_reg_note", "(", "REG_CFA_RESTORE", ",", "reg", ",", "dwarf", ")", ";", "REG_NOTES", "(", "insn", ")", "=", "dwarf", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "riscv2", "Func": "riscv_restore_reg", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13388, "Length": 52, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Src", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Trunc", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Src", ")", ";", "const", "SDValue", "Zero", "=", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "const", "SDValue", "One", "=", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "EVT", "SetCCVT", "=", "getSetCCResultType", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "<STR_LIT>", ")", ";", "SDValue", "Lt0", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "SetCCVT", ",", "Src", ",", "Zero", ",", "<STR_LIT>", ")", ";", "SDValue", "NeTrunc", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "SetCCVT", ",", "Src", ",", "Trunc", ",", "<STR_LIT>", ")", ";", "SDValue", "And", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "SetCCVT", ",", "Lt0", ",", "NeTrunc", ")", ";"], "ground_truth": ["SDValue", "Add", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "And", ",", "One", ",", "Zero", ")", ";"], "File": "AMDGPUISelLowering100", "Func": "LowerFCEIL", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13389, "Length": 141, "Cover_Rate": 0.698019801980198, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isSubtargetV2", "(", ")", "const", "{"], "ground_truth": ["return", "<ISA_LIT>ArchVersion", "==", "V2", ";"], "File": "HexagonSubtarget1", "Func": "isSubtargetV2", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13390, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "<ISA_LIT>InstrInfo", "::", "commuteInstructionImpl", "(", "MachineInstr", "&", "MI", ",", "bool", "NewMI", ",", "unsigned", "OpIdx1", ",", "unsigned", "OpIdx2", ")", "const", "{", "<ISA_LIT>FunctionInfo", "&", "MFI", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";"], "ground_truth": ["if", "(", "MFI", ".", "isVRegStackified", "(", "MI", ".", "getOperand", "(", "OpIdx1", ")", ".", "getReg", "(", ")", ")", "||", "MFI", ".", "isVRegStackified", "(", "MI", ".", "getOperand", "(", "OpIdx2", ")", ".", "getReg", "(", ")", ")", ")", "return", "nullptr", ";"], "File": "WebAssemblyInstrInfo10", "Func": "commuteInstructionImpl", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13391, "Length": 80, "Cover_Rate": 0.8421052631578947, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op", ".", "isReg", "(", ")", ")", "return", "makeRegRef", "(", "Op", ".", "getReg", "(", ")", ",", "Op", ".", "getSubReg", "(", ")", ")", ";"], "ground_truth": ["return", "RegisterRef", "(", "PRI", ".", "getRegMaskId", "(", "Op", ".", "getRegMask", "(", ")", ")", ",", "LaneBitmask", "::", "getAll", "(", ")", ")", ";"], "File": "RDFGraph11", "Func": "makeRegRef", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13392, "Length": 45, "Cover_Rate": 0.6164383561643836, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_VECTOR", ")", "return", "riscv_v_ext_vector_mode_p", "(", "mode", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "riscv1", "Func": "riscv_vector_mode_supported_p", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13393, "Length": 13, "Cover_Rate": 0.5909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "IsVerboseAsm", ")", "{", "OS", "<<", "'\\n'", ";", "return", ";", "}"], "ground_truth": ["EmitCommentsAndEOL", "(", ")", ";"], "File": "F2003fMCAsmStreamer", "Func": "EmitEOL", "Target": "F2003f", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13394, "Length": 17, "Cover_Rate": 0.5862068965517241, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>InstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";"], "ground_truth": ["}"], "File": "FISCSubtarget", "Func": "getInstrInfo", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13395, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "&", "MI", "=", "*", "I", ";", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "if", "(", "TII", "->", "isSGPRSpill", "(", "MI", ")", ")", "{", "int", "FI", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "addr", ")", "->", "getIndex", "(", ")", ";", "assert", "(", "MFI", ".", "getStackID", "(", "FI", ")", "==", "<STR_LIT>", ")", ";", "if", "(", "FuncInfo", "->", "allocateSGPRSpillToVGPR", "(", "MF", ",", "FI", ")", ")", "{", "bool", "Spilled", "=", "TRI", ".", "eliminateSGPRToVGPRSpillFrameIndex", "(", "MI", ",", "FI", ",", "RS", ")", ";", "(", "void", ")", "Spilled", ";", "assert", "(", "Spilled", "&&", "<STR_LIT>", ")", ";", "}", "else", "AllSGPRSpilledToVGPRs", "=", "false", ";", "}", "}", "}", "FuncInfo", "->", "removeSGPRToVGPRFrameIndices", "(", "MFI", ")", ";", "}", "if", "(", "FuncInfo", "->", "hasNonSpillStackObjects", "(", ")", "||", "FuncInfo", "->", "hasSpilledVGPRs", "(", ")", "||", "!", "AllSGPRSpilledToVGPRs", "||", "!", "allStackObjectsAreDead", "(", "MFI", ")", ")", "{", "assert", "(", "RS", "&&", "<STR_LIT>", ")", ";", "int", "ScavengeFI", "=", "MFI", ".", "CreateFixedObject", "(", "TRI", ".", "getSpillSize", "(", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "false", ")", ";", "RS", "->", "addScavengingFrameIndex", "(", "ScavengeFI", ")", ";"], "ground_truth": ["}"], "File": "SIFrameLowering16", "Func": "processFunctionBeforeFrameFinalized", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13396, "Length": 169, "Cover_Rate": 0.5168195718654435, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>CallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "&", "F", ",", "ArrayRef", "<", "unsigned", ">", "VRegs", ")", "const", "{", "if", "(", "F", ".", "arg_empty", "(", ")", ")", "return", "true", ";", "if", "(", "F", ".", "isVarArg", "(", ")", ")", "return", "false", ";", "auto", "DL", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getDataLayout", "(", ")", ";", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "ArgInfos", ";", "unsigned", "Idx", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "getArgumentList", "(", ")", ")", "{", "ArgInfo", "AInfo", "(", "VRegs", "[", "Idx", "]", ",", "Arg", ".", "getType", "(", ")", ")", ";", "setArgFlags", "(", "AInfo", ",", "Idx", "+", "<NUM_LIT>", ",", "DL", ",", "F", ")", ";", "ArgInfos", ".", "push_back", "(", "AInfo", ")", ";", "Idx", "++", ";", "}"], "ground_truth": ["FormalArgHandler", "ArgHandler", "(", "MIRBuilder", ",", "MIRBuilder", ".", "getMF", "(", ")", ".", "getRegInfo", "(", ")", ",", "CC_<ISA_LIT>", ",", "DL", ")", ";"], "File": "X86CallLowering8", "Func": "lowerFormalArguments", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13397, "Length": 142, "Cover_Rate": 0.9281045751633987, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "BaseCost", "=", "ST", "->", "hasMVEIntegerOps", "(", ")", "?", "ST", "->", "getMVEVectorCostFactor", "(", ")", ":", "<NUM_LIT>", ";", "if", "(", "NumElts", "%", "Factor", "==", "<NUM_LIT>", "&&", "TLI", "->", "isLegalInterleavedAccessType", "(", "Factor", ",", "SubVecTy", ",", "DL", ")", ")", "return", "Factor", "*", "BaseCost", "*", "TLI", "->", "getNumInterleavedAccesses", "(", "SubVecTy", ",", "DL", ")", ";", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "Factor", "==", "<NUM_LIT>", "&&", "NumElts", "/", "Factor", ">", "<NUM_LIT>", "&&", "VecTy", "->", "isIntOrIntVectorTy", "(", ")", "&&", "DL", ".", "getTypeSizeInBits", "(", "SubVecTy", ")", "<=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", "*", "BaseCost", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo10", "Func": "getInterleavedMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13398, "Length": 89, "Cover_Rate": 0.38362068965517243, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetFrameLowering", "*", "getFrameLowering", "(", ")", "const", "override", "{", "return", "&", "FrameLowering", ";"], "ground_truth": ["}"], "File": "LanaiSubtarget", "Func": "getFrameLowering", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13399, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "toFeatureVector", "(", "std", "::", "vector", "<", "std", "::", "string", ">", "&", "FeatureVector", ",", "const", "FeatureBitset", "&", "FeatureBits", ")", "{", "for", "(", "auto", "Feature", ":", "<ISA_LIT>FeatureKV", ")", "{", "if", "(", "FeatureBits", "[", "Feature", ".", "Value", "]", "&&", "llvm", "::", "<STR_LIT>", "(", "Feature", ".", "Key", ")", ")", "FeatureVector", ".", "push_back", "(", "std", "::", "string", "(", "<STR_LIT>", ")", "+", "Feature", ".", "Key", ")", ";"], "ground_truth": ["}"], "File": "RISCVBaseInfo3", "Func": "toFeatureVector", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13400, "Length": 63, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "STI", "->", "getFeatureBits", "(", ")", ".", "test", "(", "FeatureWavefrontSize32", ")", ";"], "ground_truth": ["return", "IsWave32", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "File": "AMDGPUBaseInfo18", "Func": "getVGPREncodingGranule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13401, "Length": 18, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "JumpTableSDNode", "*", "JT", "=", "cast", "<", "JumpTableSDNode", ">", "(", "Op", ")", ";", "SDValue", "JTI", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PtrVT", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "PtrVT", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "const", "TargetMachine", "&", "TM", "=", "DAG", ".", "getTarget", "(", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "JTI", ",", "Zero", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "JTI", ",", "Zero", ")", ";"], "ground_truth": ["if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "Static", "||", "!", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "isDarwin", "(", ")", ")", "{"], "File": "PPCISelLowering107", "Func": "LowerJumpTable", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13402, "Length": 123, "Cover_Rate": 0.5146443514644351, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "II", "&&", "II", "->", "getIntrinsicID", "(", ")", "==", "<STR_LIT>", ")", "Scatters", ".", "push_back", "(", "II", ")", ";", "}", "}", "bool", "Changed", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Gathers", ".", "size", "(", ")", ";", "i", "++", ")", "{", "IntrinsicInst", "*", "I", "=", "Gathers", "[", "i", "]", ";", "if", "(", "isa", "<", "GetElementPtrInst", ">", "(", "I", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ")", ")", "optimiseOffsets", "(", "cast", "<", "Instruction", ">", "(", "I", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "I", "->", "getParent", "(", ")", ",", "&", "LI", ")", ";", "Value", "*", "L", "=", "lowerGather", "(", "I", ")", ";", "if", "(", "L", "==", "nullptr", ")", "continue", ";", "SimplifyInstructionsInBlock", "(", "cast", "<", "Instruction", ">", "(", "L", ")", "->", "getParent", "(", ")", ")", ";", "Changed", "=", "true", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Scatters", ".", "size", "(", ")", ";", "i", "++", ")", "{", "IntrinsicInst", "*", "I", "=", "Scatters", "[", "i", "]", ";", "if", "(", "isa", "<", "GetElementPtrInst", ">", "(", "I", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ")", ")", "optimiseOffsets", "(", "cast", "<", "Instruction", ">", "(", "I", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "I", "->", "getParent", "(", ")", ",", "&", "LI", ")", ";", "Value", "*", "S", "=", "lowerScatter", "(", "I", ")", ";", "if", "(", "S", "==", "nullptr", ")", "continue", ";", "SimplifyInstructionsInBlock", "(", "cast", "<", "Instruction", ">", "(", "S", ")", "->", "getParent", "(", ")", ")", ";"], "ground_truth": ["Changed", "=", "true", ";"], "File": "MVEGatherScatterLowering1", "Func": "runOnFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13403, "Length": 246, "Cover_Rate": 0.6044226044226044, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "PredicateKind", "getPredicateSense", "(", "const", "MachineInstr", "*", "MI", ",", "const", "<ISA_LIT>InstrInfo", "*", "HII", ")", "{", "if", "(", "!", "HII", "->", "isPredicated", "(", "MI", ")", ")", "return", "PK_Unknown", ";", "if", "(", "HII", "->", "isPredicatedTrue", "(", "MI", ")", ")", "return", "PK_True", ";"], "ground_truth": ["return", "PK_False", ";"], "File": "HexagonVLIWPacketizer35", "Func": "getPredicateSense", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13404, "Length": 43, "Cover_Rate": 0.9772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vaddw_s32", "(", "int64x2_t", "__a", ",", "int32x2_t", "__b", ")", "{"], "ground_truth": ["return", "(", "int64x2_t", ")", "__builtin_aarch64_saddwv2si", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon2_vaddw_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13405, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "(", "(", "__v2du", ")", "__A", "^", "(", "__v2du", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_xor_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13406, "Length": 17, "Cover_Rate": 0.4358974358974359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MachineInstr", "*", "DefMI", "=", "MRI", "->", "getVRegDef", "(", "Require", ".", "getAVLReg", "(", ")", ")", ")", "{", "if", "(", "DefMI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "DefMI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "VSETVLIInfo", "DefInfo", "=", "getInfoForVSETVLI", "(", "*", "DefMI", ")", ";", "if", "(", "DefInfo", ".", "hasSameAVL", "(", "CurInfo", ")", "&&", "DefInfo", ".", "hasSameVTYPE", "(", "CurInfo", ")", ")", "return", "false", ";", "}", "}"], "ground_truth": ["}"], "File": "RISCVInsertVSETVLI7", "Func": "needVSETVLI", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13407, "Length": 68, "Cover_Rate": 0.49635036496350365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "RL", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "LH", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "LL", ",", "C63", ")", ";", "SDValue", "RH", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "RL", ",", "C63", ")", ";", "lowerGR128Binary", "(", "DAG", ",", "DL", ",", "VT", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "LL", ",", "RL", ",", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ")", ";", "SDValue", "NegLLTimesRH", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "LL", ",", "RH", ")", ";", "SDValue", "NegLHTimesRL", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "LH", ",", "RL", ")", ";", "SDValue", "NegSum", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "NegLLTimesRH", ",", "NegLHTimesRL", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Ops", "[", "<NUM_LIT>", "]", ",", "NegSum", ")", ";", "}"], "ground_truth": ["return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "DL", ")", ";"], "File": "SystemZISelLowering (2)1", "Func": "lowerSMUL_LOHI", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13408, "Length": 161, "Cover_Rate": 0.568904593639576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "<ISA_LIT>CC", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "return", "true", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "true", ";"], "File": "X86ISelLowering (2)", "Func": "isX86CCUnsigned", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13409, "Length": 54, "Cover_Rate": 0.5046728971962616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "is32Bit", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "is32Bit", ")", "return", "MCDisassembler", "::", "Fail", ";", "DecodeStatus", "status", "=", "DecodeOperandRegister", "(", "Inst", ",", "d", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")", "return", "status", ";", "status", "=", "DecodeOperandRegister", "(", "Inst", ",", "s3", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")", "return", "status", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "n", ")", ")", ";"], "File": "TriCoreDisassembler (2)", "Func": "DecodeRRR1Instruction", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13410, "Length": 83, "Cover_Rate": 0.3824884792626728, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CostKind", "!=", "TTI", "::", "TCK_RecipThroughput", ")", "return", "Opcode", "==", "Instruction", "::", "PHI", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["return", "CostKind", "==", "TTI", "::", "TCK_RecipThroughput", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "File": "PPCTargetTransformInfo12", "Func": "getCFInstrCost", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13411, "Length": 30, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "MCOpcode", "=", "AMDGPU", "::", "getMCOpcode", "(", "MIOpcode", ",", "AMDGPUSubtargetTo<ISA_LIT>Subtarget", "(", "ST", ".", "getGeneration", "(", ")", ")", ")", ";"], "ground_truth": ["if", "(", "MCOpcode", "==", "-", "<NUM_LIT>", ")", "MCOpcode", "=", "MIOpcode", ";"], "File": "AMDGPUMCInstLower17", "Func": "getMCOpcode", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13412, "Length": 30, "Cover_Rate": 0.6818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "hasCMov", "(", ")", ")", "if", "(", "SDValue", "RV", "=", "combineIntegerAbs", "(", "N", ",", "DAG", ")", ")", "return", "RV", ";", "if", "(", "SDValue", "FPLogic", "=", "convertIntLogicToFPLogic", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "FPLogic", ";"], "ground_truth": ["if", "(", "isFNEG", "(", "N", ")", ")", "return", "combineFneg", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";"], "File": "X86ISelLowering71", "Func": "combineXor", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13413, "Length": 57, "Cover_Rate": 0.3877551020408163, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Ty", "=", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Constant", "*", "Idx", "=", "ConstantInt", "::", "get", "(", "Ty", ",", "Offset", ")", ";", "Constant", "*", "GAI", "=", "ConstantExpr", "::", "getGetElementPtr", "(", "Type", "::", "getInt8Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "GA", ",", "Idx", ")", ";", "SDValue", "CP", "=", "DAG", ".", "getConstantPool", "(", "GAI", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "DAG", ".", "getLoad", "(", "getPointerTy", "(", ")", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CP", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "File": "XCoreISelLowering40", "Func": "LowerGlobalAddress", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13414, "Length": 96, "Cover_Rate": 0.3221476510067114, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "lastCheck", "=", "CI", "->", "getParent", "(", ")", ";", "DebugLoc", "DL3", "=", "CI", "->", "getDebugLoc", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineInstr", "*", "cmpInst", "=", "BuildMI", "(", "MF", ",", "DL3", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "reg", ")", ".", "addReg", "(", "getSlaveReg1", "(", "reg", ")", ")", ";", "lastCheck", "->", "insert", "(", "CI", ",", "cmpInst", ")", ";", "MachineInstr", "*", "copyMoveM", "=", "BuildMI", "(", "MF", ",", "DL3", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "reg", ")", ".", "addReg", "(", "getSlaveReg2", "(", "reg", ")", ")", ".", "addReg", "(", "reg", ")", ";"], "ground_truth": ["lastCheck", "->", "insert", "(", "CI", ",", "copyMoveM", ")", ";"], "File": "NEMESIS", "Func": "insertVotingTZDC", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13415, "Length": 117, "Cover_Rate": 0.585, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_i64scatter_ps", "(", "float", "*", "__addr", ",", "__mmask8", "__mask", ",", "__m256i", "__index", ",", "__m128", "__v1", ",", "const", "int", "__scale", ")", "{"], "ground_truth": ["__builtin_ia32_scatterdiv8sf", "(", "__addr", ",", "__mask", ",", "(", "__v4di", ")", "__index", ",", "(", "__v4sf", ")", "__v1", ",", "__scale", ")", ";"], "File": "avx512vlintrin4", "Func": "_mm256_mask_i64scatter_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13416, "Length": 52, "Cover_Rate": 0.9811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "EnableUnsafeDSOffsetFolding", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget (2)", "Func": "unsafeDSOffsetFoldingEnabled", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13417, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "ParseLiteralValues", "(", "unsigned", "Size", ",", "SMLoc", "L", ")", "{", "auto", "parseOne", "=", "[", "&", "]", "(", ")", "->", "bool", "{"], "ground_truth": ["const", "MCExpr", "*", "Value", ";"], "File": "MSP430AsmParser", "Func": "ParseLiteralValues", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13418, "Length": 28, "Cover_Rate": 0.3835616438356164, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "TSInfo", ";"], "ground_truth": ["}"], "File": "Z80Subtarget1", "Func": "getSelectionDAGInfo", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13419, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Ret", "=", "constrainSelectedInstRegOperands", "(", "*", "Select", ",", "TII", ",", "TRI", ",", "RBI", ")", "|", "constrainSelectedInstRegOperands", "(", "*", "CopySCC", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "Ret", ";", "}", "if", "(", "Size", ">", "<NUM_LIT>", ")", "return", "false", ";", "MachineInstr", "*", "Select", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "add", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "add", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "bool", "Ret", "=", "constrainSelectedInstRegOperands", "(", "*", "Select", ",", "TII", ",", "TRI", ",", "RBI", ")", ";"], "ground_truth": ["I", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPUInstructionSelector3", "Func": "selectG_SELECT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13420, "Length": 131, "Cover_Rate": 0.34748010610079577, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IRPromoter", "(", "Module", "*", "M", ")", ":", "M", "(", "M", ")", ",", "Ctx", "(", "M", "->", "getContext", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMCodeGenPrepare", "Func": "IRPromoter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13421, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCOp", "=", "MCOperand", "::", "CreateReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "MCOp", "=", "MCOperand", "::", "CreateImm", "(", "MO", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_FPImmediate", ":", "{", "assert", "(", "MO", ".", "getFPImm", "(", ")", "->", "isZero", "(", ")", "&&", "<STR_LIT>", ")", ";", "MCOp", "=", "MCOperand", "::", "CreateFPImm", "(", "<NUM_LIT>", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "MCOp", "=", "lowerSymbolOperand", "(", "MO", ",", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")", ")", ")", ";"], "ground_truth": ["break", ";"], "File": "AArch64MCInstLower5", "Func": "lowerOperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13422, "Length": 91, "Cover_Rate": 0.314878892733564, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "mmix_pass_by_reference", "(", "const", "CUMULATIVE_ARGS", "*", "argsp", ",", "enum", "machine_mode", "mode", ",", "tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "targetm", ".", "calls", ".", "must_pass_in_stack", "(", "mode", ",", "type", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "MMIX_FUNCTION_ARG_SIZE", "(", "mode", ",", "type", ")", ">", "<NUM_LIT>", "&&", "!", "TARGET_LIBFUNC", "&&", "(", "!", "argsp", "||", "!", "argsp", "->", "lib", ")", ")", "return", "true", ";"], "File": "mmix3", "Func": "mmix_pass_by_reference", "Target": "mmix", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13423, "Length": 64, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "I", "->", "pred_empty", "(", ")", ")", "{", "printBasicBlockLabel", "(", "I", ",", "true", ",", "true", ")", ";", "O", "<<", "'\\n'", ";", "}", "for", "(", "MachineBasicBlock", "::", "const_iterator", "II", "=", "I", "->", "begin", "(", ")", ",", "E", "=", "I", "->", "end", "(", ")", ";", "II", "!=", "E", ";", "++", "II", ")", "{"], "ground_truth": ["printMachineInstruction", "(", "II", ")", ";"], "File": "IA64AsmPrinter", "Func": "runOnMachineFunction", "Target": "IA64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13424, "Length": 58, "Cover_Rate": 0.31016042780748665, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "useLVIControlFlowIntegrity", "(", ")", ";"], "ground_truth": ["}"], "File": "X86IndirectThunks", "Func": "mayUseThunk", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13425, "Length": 15, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "GlobalBaseReg", ";"], "ground_truth": ["}"], "File": "MipsMachineFunction (2)", "Func": "globalBaseRegSet", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13426, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>FunctionInfo", "*", "FI", "=", "MF", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";"], "ground_truth": ["Optional", "<", "std", "::", "string", ">", "OutlinerString", "=", "FI", "->", "getOutliningStyle", "(", ")", ";"], "File": "AArch64AsmPrinter1", "Func": "emitFunctionHeaderComment", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13427, "Length": 28, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Base", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Offset", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "MipsDisassembler40", "Func": "DecodeLoadByte15", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13428, "Length": 42, "Cover_Rate": 0.336, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "Loc", "=", "Parser", ".", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "Expr", "=", "<ISA_LIT>Operand", "::", "CreateImm", "(", "nullptr", ",", "Loc", ",", "Loc", ")", ";"], "ground_truth": ["MCExpr", "const", "*", "&", "Val", "=", "Expr", "->", "Imm", ".", "Val", ";"], "File": "HexagonAsmParser (2)", "Func": "parseExpressionOrOperand", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13429, "Length": 44, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>LowerBrUnless", "(", ")", "{", "return", "new", "<ISA_LIT>LowerBrUnless", "(", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyLowerBrUnless", "Func": "createWebAssemblyLowerBrUnless", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13430, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "Thumb1InstrInfo", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13431, "Length": 78, "Cover_Rate": 0.37142857142857144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", "<<", "emitCurrentABIString", "(", ")", "<<", "'\\n'", ";"], "ground_truth": ["if", "(", "Subtarget", "->", "isABI_EABI", "(", ")", ")", "O", "<<", "<STR_LIT>", "<<", "(", "Subtarget", "->", "isGP32bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", "<<", "'\\n'", ";"], "File": "MipsAsmPrinter31", "Func": "doInitialization", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13432, "Length": 36, "Cover_Rate": 0.5901639344262295, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Ld", "=", "BaseLd", ";", "ByteOffset", "=", "<NUM_LIT>", ";", "return", "true", ";", "}", "switch", "(", "Elt", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "findEltLoadSrc", "(", "Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Ld", ",", "ByteOffset", ")", ";", "case", "<STR_LIT>", ":", "if", "(", "auto", "*", "IdxC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "uint64_t", "Idx", "=", "IdxC", "->", "getZExtValue", "(", ")", ";", "if", "(", "(", "Idx", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "findEltLoadSrc", "(", "Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Ld", ",", "ByteOffset", ")", ")", "{", "ByteOffset", "+=", "Idx", "/", "<NUM_LIT>", ";", "return", "true", ";", "}", "}"], "ground_truth": ["break", ";"], "File": "X86ISelLowering (2)5", "Func": "findEltLoadSrc", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13433, "Length": 115, "Cover_Rate": 0.4020979020979021, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint8x8_t", ")", "__builtin_neon_vpaddv8qi", "(", "(", "int8x8_t", ")", "__a", ",", "(", "int8x8_t", ")", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vpadd_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13434, "Length": 18, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "OffsetRegNum", ")", ")", ";", "if", "(", "!", "Memory", ".", "OffsetRegNum", ")", "{", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", ")", ")", ";", "else", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "{", "int32_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "<STR_LIT>", "AddSub", "=", "Val", "<", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ")", "Val", "=", "<NUM_LIT>", ";", "if", "(", "Val", "<", "<NUM_LIT>", ")", "Val", "=", "-", "Val", ";", "Val", "=", "<STR_LIT>", "(", "AddSub", ",", "Val", ",", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";"], "ground_truth": ["}", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "Memory", ".", "OffsetImm", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addAddrMode2Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13435, "Length": 149, "Cover_Rate": 0.6234309623430963, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Memory", ".", "OffsetRegNum", ")", "return", "true", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "Val", ">", "-", "<NUM_LIT>", "&&", "Val", "<", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARMAsmParser111", "Func": "isAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13436, "Length": 41, "Cover_Rate": 0.5394736842105263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";"], "ground_truth": ["SDValue", "Res", "=", "DAG", ".", "getTargetBlockAddress", "(", "Node", "->", "getBlockAddress", "(", ")", ",", "PtrVT", ")", ";"], "File": "Z80ISelLowering2", "Func": "LowerBlockAddress", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13437, "Length": 28, "Cover_Rate": 0.42424242424242425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "TREE_CODE", "(", "decl_op1", ")", "==", "VAR_DECL", "||", "TREE_CODE", "(", "decl_op1", ")", "==", "CONST_DECL", ")", "&&", "(", "TREE_CODE", "(", "decl_op0", ")", "==", "VAR_DECL", "||", "TREE_CODE", "(", "decl_op0", ")", "==", "CONST_DECL", ")", ")", "return", "(", "get_variable_section", "(", "decl_op1", ",", "false", ")", "!=", "get_variable_section", "(", "decl_op0", ",", "false", ")", ")", ";", "if", "(", "TREE_CODE", "(", "decl_op1", ")", "==", "LABEL_DECL", "&&", "TREE_CODE", "(", "decl_op0", ")", "==", "LABEL_DECL", ")", "return", "(", "DECL_CONTEXT", "(", "decl_op1", ")", "!=", "DECL_CONTEXT", "(", "decl_op0", ")", ")", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "arm4", "Func": "arm_const_not_ok_for_debug_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13438, "Length": 84, "Cover_Rate": 0.4772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CCMask", "=", "CCMaskForCondCode", "(", "Cond", ")", ";", "if", "(", "CmpOp0", ".", "getValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "CCValid", "=", "<STR_LIT>", ";", "else", "{", "IsUnsigned", "=", "CCMask", "&", "<STR_LIT>", ";", "CCValid", "=", "<STR_LIT>", ";", "CCMask", "&=", "CCValid", ";", "adjustZeroCmp", "(", "DAG", ",", "IsUnsigned", ",", "CmpOp0", ",", "CmpOp1", ",", "CCMask", ")", ";", "adjustSubwordCmp", "(", "DAG", ",", "IsUnsigned", ",", "CmpOp0", ",", "CmpOp1", ",", "CCMask", ")", ";", "if", "(", "preferUnsignedComparison", "(", "DAG", ",", "CmpOp0", ",", "CmpOp1", ",", "CCMask", ")", ")", "IsUnsigned", "=", "true", ";", "}"], "ground_truth": ["SDLoc", "DL", "(", "CmpOp0", ")", ";"], "File": "SystemZISelLowering (2)", "Func": "emitCmp", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13439, "Length": 89, "Cover_Rate": 0.5668789808917197, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineRegisterInfo", "&", "MRI", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getRegInfo", "(", ")", ";", "static", "const", "unsigned", "OpcTable", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ";", "bool", "Is32Bit", "=", "(", "MRI", ".", "getType", "(", "LHS", ".", "getReg", "(", ")", ")", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", ";", "auto", "ImmFns", "=", "selectArithImmed", "(", "RHS", ")", ";", "unsigned", "Opc", "=", "OpcTable", "[", "Is32Bit", "]", "[", "ImmFns", ".", "hasValue", "(", ")", "]", ";", "Register", "ZReg", "=", "Is32Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "auto", "CmpMI", "=", "MIRBuilder", ".", "buildInstr", "(", "Opc", ",", "{", "ZReg", "}", ",", "{", "LHS", "}", ")", ";", "if", "(", "ImmFns", ")", "{", "for", "(", "auto", "&", "RenderFn", ":", "*", "ImmFns", ")", "RenderFn", "(", "CmpMI", ")", ";", "}", "else", "{", "CmpMI", ".", "addUse", "(", "RHS", ".", "getReg", "(", ")", ")", ";", "}", "constrainSelectedInstRegOperands", "(", "*", "CmpMI", ",", "TII", ",", "TRI", ",", "RBI", ")", ";"], "ground_truth": ["return", "&", "*", "CmpMI", ";"], "File": "AArch64InstructionSelector10", "Func": "emitCMN", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13440, "Length": 161, "Cover_Rate": 0.7630331753554502, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CurrentProgramInfo", "=", "<ISA_LIT>ProgramInfo", "(", ")", ";", "const", "<ISA_LIT>MachineFunction", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunction", ">", "(", ")", ";", "MF", ".", "setAlignment", "(", "MFI", "->", "isEntryFunction", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "SetupMachineFunction", "(", "MF", ")", ";", "const", "<ISA_LIT>Subtarget", "&", "STM", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "MCContext", "&", "Context", "=", "getObjFileLowering", "(", ")", ".", "getContext", "(", ")", ";", "if", "(", "!", "STM", ".", "isAmdHsaOS", "(", ")", "&&", "!", "STM", ".", "isAmdPalOS", "(", ")", ")", "{", "MCSectionELF", "*", "ConfigSection", "=", "Context", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "ConfigSection", ")", ";", "}", "if", "(", "MFI", "->", "isEntryFunction", "(", ")", ")", "{", "get<ISA_LIT>ProgramInfo", "(", "CurrentProgramInfo", ",", "MF", ")", ";", "}", "else", "{", "auto", "I", "=", "CallGraphResourceInfo", ".", "insert", "(", "std", "::", "make_pair", "(", "&", "MF", ".", "getFunction", "(", ")", ",", "<ISA_LIT>FunctionResourceInfo", "(", ")", ")", ")", ";", "<ISA_LIT>FunctionResourceInfo", "&", "Info", "=", "I", ".", "first", "->", "second", ";", "assert", "(", "I", ".", "second", "&&", "<STR_LIT>", ")", ";", "Info", "=", "analyzeResourceUsage", "(", "MF", ")", ";", "}", "if", "(", "STM", ".", "isAmdPalOS", "(", ")", ")", "EmitPALMetadata", "(", "MF", ",", "CurrentProgramInfo", ")", ";", "else", "if", "(", "!", "STM", ".", "isAmdHsaOS", "(", ")", ")", "{", "EmitProgramInfo<ISA_LIT>", "(", "MF", ",", "CurrentProgramInfo", ")", ";", "}", "DisasmLines", ".", "clear", "(", ")", ";", "HexLines", ".", "clear", "(", ")", ";", "DisasmLineMaxLen", "=", "<NUM_LIT>", ";", "EmitFunctionBody", "(", ")", ";", "if", "(", "isVerbose", "(", ")", ")", "{", "MCSectionELF", "*", "CommentSection", "=", "Context", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "CommentSection", ")", ";", "if", "(", "!", "MFI", "->", "isEntryFunction", "(", ")", ")", "{", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", ",", "false", ")", ";", "<ISA_LIT>FunctionResourceInfo", "&", "Info", "=", "CallGraphResourceInfo", "[", "&", "MF", ".", "getFunction", "(", ")", "]", ";", "emitCommonFunctionComments", "(", "Info", ".", "NumVGPR", ",", "Info", ".", "getTotalNumSGPRs", "(", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ")", ",", "Info", ".", "PrivateSegmentSize", ",", "getFunctionCodeSize", "(", "MF", ")", ",", "MFI", ")", ";", "return", "false", ";", "}", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", ",", "false", ")", ";"], "ground_truth": ["emitCommonFunctionComments", "(", "CurrentProgramInfo", ".", "NumVGPR", ",", "CurrentProgramInfo", ".", "NumSGPR", ",", "CurrentProgramInfo", ".", "ScratchSize", ",", "getFunctionCodeSize", "(", "MF", ")", ",", "MFI", ")", ";"], "File": "AMDGPUAsmPrinter69", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13441, "Length": 363, "Cover_Rate": 0.45603015075376885, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Ops", ".", "append", "(", "Split", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "DAG", ".", "getUNDEF", "(", "EltVT", ")", ")", ";", "continue", ";", "}", "const", "APInt", "&", "V", "=", "Bits", "[", "i", "]", ";", "assert", "(", "V", ".", "getBitWidth", "(", ")", "==", "VT", ".", "getScalarSizeInBits", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "Split", ")", "{", "Ops", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "V", ".", "trunc", "(", "<NUM_LIT>", ")", ",", "dl", ",", "EltVT", ")", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "V", ".", "lshr", "(", "<NUM_LIT>", ")", ".", "trunc", "(", "<NUM_LIT>", ")", ",", "dl", ",", "EltVT", ")", ")", ";", "}", "else", "if", "(", "EltVT", "==", "<STR_LIT>", ")", "{", "APFloat", "FV", "(", "APFloat", "::", "IEEEsingle", "(", ")", ",", "V", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getConstantFP", "(", "FV", ",", "dl", ",", "EltVT", ")", ")", ";", "}", "else", "if", "(", "EltVT", "==", "<STR_LIT>", ")", "{", "APFloat", "FV", "(", "APFloat", "::", "IEEEdouble", "(", ")", ",", "V", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getConstantFP", "(", "FV", ",", "dl", ",", "EltVT", ")", ")", ";", "}", "else", "{", "Ops", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "V", ",", "dl", ",", "EltVT", ")", ")", ";", "}", "}", "SDValue", "ConstsNode", "=", "DAG", ".", "getBuildVector", "(", "ConstVecVT", ",", "dl", ",", "Ops", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "ConstsNode", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)5", "Func": "getConstVector", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13442, "Length": 220, "Cover_Rate": 0.5684754521963824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "AsmParser", "->", "isVI", "(", ")", ")", "return", "isVReg32", "(", ")", ";", "else", "if", "(", "AsmParser", "->", "isGFX9Plus", "(", ")", ")", "return", "isRegClass", "(", "<STR_LIT>", ")", "||", "isInlinableImm", "(", "type", ")", ";", "else", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isSDWAOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13443, "Length": 38, "Cover_Rate": 0.76, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "Cop", ".", "Val", "=", "Val", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";"], "ground_truth": ["return", "Op", ";"], "File": "ARMAsmParser (2)2", "Func": "CreateCoprocOption", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13444, "Length": 23, "Cover_Rate": 0.42592592592592593, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "getPrePostIndexedMemOpInfo", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "Scale", ",", "int", "&", "MinOffset", ",", "int", "&", "MaxOffset", ")", "{"], "ground_truth": ["bool", "IsPaired", "=", "isPairedLdSt", "(", "MI", ")", ";"], "File": "AArch64LoadStoreOptimizer38", "Func": "getPrePostIndexedMemOpInfo", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13445, "Length": 30, "Cover_Rate": 0.37037037037037035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "isShiftedUInt", "<", "Width", ",", "Shift", ">", "(", "Value", ")", ")", ")", ";", "return", "Value", ">>", "Shift", ";"], "ground_truth": ["}"], "File": "MipsMCCodeEmitter13", "Func": "getShiftedUnsignedImmediate", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13446, "Length": 21, "Cover_Rate": 0.3230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FrameLowering", "(", ")", ":", "TargetFrameLowering", "(", "StackGrowsDown", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "JVMFrameLowering", "Func": "JVMFrameLowering", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13447, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "int64_t", "Offset", "=", "int64_t", "(", "Value", ")", "-", "<NUM_LIT>", ";", "if", "(", "Offset", "&", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "else", "if", "(", "Offset", ">", "<NUM_LIT>", "||", "Offset", "<", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "int64_t", "Offset", "=", "(", "Value", "&", "~", "<NUM_LIT>", ")", ";", "if", "(", "Offset", "==", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "return", "checkPCRelOffset", "(", "Value", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "checkPCRelOffset", "(", "Value", ",", "-", "<NUM_LIT>", ",", "+", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "checkPCRelOffset", "(", "Value", ",", "-", "<NUM_LIT>", ",", "+", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "checkPCRelOffset", "(", "Value", ",", "-", "<NUM_LIT>", ",", "+", "<NUM_LIT>", ")", ";"], "File": "ARMAsmBackend62", "Func": "reasonForFixupRelaxation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13448, "Length": 130, "Cover_Rate": 0.4304635761589404, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "HexagonISelDAGToDAG58", "Func": "doesIntrinsicContainPredicate", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13449, "Length": 69, "Cover_Rate": 0.38333333333333336, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCExpr", "::", "VariantKind", "VK", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ";"], "ground_truth": ["bool", "IsConstantImm", "=", "evaluateConstantImm", "(", "getImm", "(", ")", ",", "Imm", ",", "VK", ")", ";"], "File": "RISCVAsmParser", "Func": "isImmZero", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13450, "Length": 23, "Cover_Rate": 0.39655172413793105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_E500_DOUBLE", "&&", "GET_MODE_SIZE", "(", "mode", ")", ">", "UNITS_PER_WORD", ")", "return", "false", ";", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "TARGET_ELF", "||", "TARGET_MACHO", ")", "{", "bool", "large_toc_ok", ";", "if", "(", "DEFAULT_ABI", "==", "ABI_V4", "&&", "flag_pic", ")", "return", "false", ";"], "ground_truth": ["large_toc_ok", "=", "(", "lra_in_progress", "&&", "TARGET_CMODEL", "!=", "CMODEL_SMALL", "&&", "small_toc_ref", "(", "x", ",", "VOIDmode", ")", ")", ";"], "File": "powerpcspe", "Func": "legitimate_lo_sum_address_p", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13451, "Length": 61, "Cover_Rate": 0.30808080808080807, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "return", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "else", "if", "(", "hasAGPRs", "(", "RC", ")", ")", "{", "switch", "(", "Count", ")", "{", "case", "<NUM_LIT>", ":", "return", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["}", "else", "{"], "File": "SIRegisterInfo114", "Func": "getSubRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13452, "Length": 82, "Cover_Rate": 0.3048327137546468, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>65816TargetAsmStreamer", "::", "EmitSegEndDirective", "(", "void", ")", "{", "OS", "<<", "indent", ";", "OS", "<<", "<STR_LIT>", ";"], "ground_truth": ["OS", "<<", "'\\n'", ";"], "File": "WDC65816TargetStreamer", "Func": "EmitSegEndDirective", "Target": "WDC65816", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13453, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "shmedia_space_reserved_for_target_registers", ")", "return", "shmedia_target_regs_stack_space", "(", "live_regs_mask", ")", ";", "else", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "sh3", "Func": "shmedia_target_regs_stack_adjust", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13454, "Length": 15, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_avg_epu16", "(", "__mmask32", "__U", ",", "__m512i", "__A", ",", "__m512i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m512i", ")", "__builtin_ia32_pavgw512_mask", "(", "(", "__v32hi", ")", "__A", ",", "(", "__v32hi", ")", "__B", ",", "(", "__v32hi", ")", "_mm512_setzero_hi", "(", ")", ",", "(", "__mmask32", ")", "__U", ")", ";"], "File": "avx512bwintrin4", "Func": "_mm512_maskz_avg_epu16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13455, "Length": 54, "Cover_Rate": 0.9818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "sym", ")", "{", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ")", ";", "output_address", "(", "VOIDmode", ",", "sym", ")", ";", "fprintf", "(", "asm_out_file", ",", "val", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "nvptx3", "Func": "output_init_frag", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 13456, "Length": 31, "Cover_Rate": 0.31, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vshrq_n_u16", "(", "uint16x8_t", "__a", ",", "const", "int", "__b", ")", "{", "return", "(", "uint16x8_t", ")", "__builtin_aarch64_lshrv8hi", "(", "(", "int16x8_t", ")", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vshrq_n_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13457, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MBB", ".", "empty", "(", ")", "&&", "MBB", ".", "back", "(", ")", ".", "isReturn", "(", ")", ")", "{", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "DL", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "SPCopy", ",", "RegState", "::", "Kill", ")", ";", "}", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "AVRFrameLowering", "Func": "runOnMachineFunction", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13458, "Length": 69, "Cover_Rate": 0.33014354066985646, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Ins", ".", "empty", "(", ")", ")", "return", "NotStructReturn", ";", "const", "<STR_LIT>", "&", "Flags", "=", "Ins", "[", "<NUM_LIT>", "]", ".", "Flags", ";", "if", "(", "!", "Flags", ".", "isSRet", "(", ")", ")", "return", "NotStructReturn", ";", "if", "(", "Flags", ".", "isInReg", "(", ")", ")", "return", "RegStructReturn", ";"], "ground_truth": ["return", "StackStructReturn", ";"], "File": "M680x0ISelLowering", "Func": "argsAreStructReturn", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13459, "Length": 49, "Cover_Rate": 0.7313432835820896, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineLoopInfo", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineLoopInfo", ">", "(", ")", ";"], "ground_truth": ["MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "File": "HexagonVLIWPacketizer17", "Func": "getAnalysisUsage", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13460, "Length": 43, "Cover_Rate": 0.7288135593220338, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>DAGToDAGISel", "(", "<ISA_LIT>TargetMachine", "&", "TM", ")", ":", "SelectionDAGISel", "(", "TM", ")", ",", "Lowering", "(", "*", "TM", ".", "getTargetLowering", "(", ")", ")", ",", "Subtarget", "(", "*", "TM", ".", "getSubtargetImpl", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "XCoreISelDAGToDAG19", "Func": "XCoreDAGToDAGISel", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13461, "Length": 33, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCObjectWriter", "*", "create<ISA_LIT>WinCOFFObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ",", "bool", "Is64Bit", ")", "{", "MCWinCOFFObjectTargetWriter", "*", "MOTW", "=", "new", "<ISA_LIT>WinCOFFObjectWriter", "(", "Is64Bit", ")", ";", "return", "createWinCOFFObjectWriter", "(", "MOTW", ",", "OS", ")", ";"], "ground_truth": ["}"], "File": "ARMWinCOFFObjectWriter1", "Func": "createARMWinCOFFObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13462, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>ISelDag", "(", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "TeeRISCTargetMachine", "Func": "addInstSelector", "Target": "TeeRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13463, "Length": 13, "Cover_Rate": 0.6190476190476191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", "&&", "SVOp", "->", "getMaskElt", "(", "i", ")", "<", "<NUM_LIT>", ";", "++", "i", ")", ";", "if", "(", "i", "==", "<NUM_LIT>", ")", "return", "-", "<NUM_LIT>", ";", "unsigned", "ShiftAmt", "=", "SVOp", "->", "getMaskElt", "(", "i", ")", ";", "if", "(", "ShiftAmt", "<", "i", ")", "return", "-", "<NUM_LIT>", ";", "ShiftAmt", "-=", "i", ";", "for", "(", "++", "i", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "if", "(", "!", "isConstantOrUndef", "(", "SVOp", "->", "getMaskElt", "(", "i", ")", ",", "ShiftAmt", "+", "i", ")", ")", "return", "-", "<NUM_LIT>", ";", "return", "ShiftAmt", ";"], "ground_truth": ["}"], "File": "PPCISelLowering (2)2", "Func": "isQVALIGNIShuffleMask", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13464, "Length": 94, "Cover_Rate": 0.6143790849673203, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "N", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AArch64ISelDAGToDAG (2)2", "Func": "getShiftTypeForNode", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13465, "Length": 23, "Cover_Rate": 0.3382352941176471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "XCoreSubtarget (2)", "Func": "getRegisterInfo", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13466, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", "==", "<STR_LIT>", "||", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", "?", "(", "is<ISA_LIT>64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "is<ISA_LIT>64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "else", "if", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", "==", "<STR_LIT>", ")", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addOperand", "(", "Cond", "[", "<NUM_LIT>", "]", ")", ".", "addMBB", "(", "TBB", ")", ";", "else", "if", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", "==", "<STR_LIT>", ")", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addOperand", "(", "Cond", "[", "<NUM_LIT>", "]", ")", ".", "addMBB", "(", "TBB", ")", ";", "else", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ".", "addOperand", "(", "Cond", "[", "<NUM_LIT>", "]", ")", ".", "addMBB", "(", "TBB", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "FBB", ")", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "PPCInstrInfo (3)", "Func": "InsertBranch", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13467, "Length": 206, "Cover_Rate": 0.3800738007380074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_sub_pd", "(", "__m512d", "__W", ",", "__mmask8", "__U", ",", "__m512d", "__A", ",", "__m512d", "__B", ")", "{"], "ground_truth": ["return", "(", "__m512d", ")", "__builtin_ia32_subpd512_mask", "(", "(", "__v8df", ")", "__A", ",", "(", "__v8df", ")", "__B", ",", "(", "__v8df", ")", "__W", ",", "(", "__mmask8", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_sub_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13468, "Length": 57, "Cover_Rate": 0.9827586206896551, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCObjectWriter", "*", "<ISA_LIT>AsmBackend", "::", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "{", "return", "create<ISA_LIT>ELFObjectWriter", "(", "OS", ",", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "OSType", ")", ")", ";"], "ground_truth": ["}"], "File": "AVRAsmBackend14", "Func": "createObjectWriter", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13469, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "ValVT", ".", "isVector", "(", ")", ")", "return", "LowerSTOREVector", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["else", "return", "SDValue", "(", ")", ";"], "File": "NVPTXISelLowering (2)", "Func": "LowerSTORE", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13470, "Length": 23, "Cover_Rate": 0.3382352941176471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "ops", "[", "<NUM_LIT>", "]", "=", "{", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", "}", ";", "int", "op_is_t_count", "=", "<NUM_LIT>", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "if", "(", "t_reg_operand", "(", "ops", "[", "i", "]", ",", "VOIDmode", ")", "||", "negt_reg_operand", "(", "ops", "[", "i", "]", ",", "VOIDmode", ")", ")", "op_is_t_count", "++", ";", "else", "{", "set_of_reg", "op_set", "=", "sh_find_set_of_reg", "(", "ops", "[", "i", "]", ",", "insn", ",", "prev_nonnote_nondebug_insn_bb", ")", ";", "if", "(", "op_set", ".", "set_src", "==", "NULL_RTX", ")", "continue", ";", "if", "(", "t_reg_operand", "(", "op_set", ".", "set_src", ",", "VOIDmode", ")", "||", "negt_reg_operand", "(", "op_set", ".", "set_src", ",", "VOIDmode", ")", "||", "sh_is_logical_t_store_expr", "(", "op_set", ".", "set_src", ",", "op_set", ".", "insn", ")", ")", "op_is_t_count", "++", ";", "}", "}", "return", "op_is_t_count", "==", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "sh", "Func": "sh_is_logical_t_store_expr", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13471, "Length": 136, "Cover_Rate": 0.85, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "char", "*", "const", "externs", "[", "]", "=", "{", "<STR_LIT>", "}", ";", "int", "i", ";", "int", "n", ";", "n", "=", "ARRAY_SIZE", "(", "externs", ")", ";"], "ground_truth": ["for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "n", ";", "i", "++", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "externs", "[", "i", "]", ")", ";"], "File": "alpha3", "Func": "unicosmk_output_default_externs", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13472, "Length": 51, "Cover_Rate": 0.8360655737704918, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "LowerINSERT_VECTOR_ELT", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDValue", "VecOp", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "ValOp", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "IdxOp", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "ConstantSDNode", "*", "CN", "=", "cast", "<", "ConstantSDNode", ">", "(", "IdxOp", ")", ";", "assert", "(", "CN", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["EVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", ")", ";"], "File": "SPUISelLowering1", "Func": "LowerINSERT_VECTOR_ELT", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13473, "Length": 94, "Cover_Rate": 0.4563106796116505, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "aarch64_move_imm", "(", "HOST_WIDE_INT", "val", ",", "machine_mode", "mode", ")", "{", "if", "(", "aarch64_movw_imm", "(", "val", ",", "mode", ")", "||", "aarch64_movw_imm", "(", "~", "val", ",", "mode", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["return", "aarch64_bitmask_imm", "(", "val", ",", "mode", ")", ";"], "File": "aarch642", "Func": "aarch64_move_imm", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13474, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "RegScavFI", "=", "MFI", ".", "CreateStackObject", "(", "RegInfo", "->", "getSpillSize", "(", "*", "RC", ")", ",", "RegInfo", "->", "getSpillAlign", "(", "*", "RC", ")", ",", "false", ")", ";"], "ground_truth": ["RS", "->", "addScavengingFrameIndex", "(", "RegScavFI", ")", ";"], "File": "RISCVFrameLowering", "Func": "processFunctionBeforeFrameFinalized", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13475, "Length": 33, "Cover_Rate": 0.3235294117647059, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "dl", "=", "I", "==", "MBB", "->", "end", "(", ")", "?", "DebugLoc", "(", ")", ":", "I", "->", "getDebugLoc", "(", ")", ";", "if", "(", "isAtTop", "(", "RegNo", ")", ")", "return", ";", "unsigned", "STReg", "=", "getSTReg", "(", "RegNo", ")", ";", "unsigned", "RegOnTop", "=", "getStackEntry", "(", "<NUM_LIT>", ")", ";", "std", "::", "swap", "(", "RegMap", "[", "RegNo", "]", ",", "RegMap", "[", "RegOnTop", "]", ")", ";", "if", "(", "RegMap", "[", "RegOnTop", "]", ">=", "StackTop", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "std", "::", "swap", "(", "Stack", "[", "RegMap", "[", "RegOnTop", "]", "]", ",", "Stack", "[", "StackTop", "-", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "MBB", ",", "I", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "STReg", ")", ";"], "File": "X86FloatingPoint", "Func": "moveToTop", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13476, "Length": 117, "Cover_Rate": 0.8666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tag_insn_info", "(", "rtx_insn", "*", "i", ",", "rtx", "d", ",", "rtx", "b", ",", "rtx", "o", ",", "bool", "w", ",", "bool", "p", ")", ":", "insn", "(", "i", ")", ",", "dest", "(", "d", ")", ",", "base", "(", "b", ")", ",", "offset", "(", "o", ")", ",", "writeback", "(", "w", ")", ",", "ldp", "(", "p", ")", "{"], "ground_truth": ["}"], "File": "falkor-tag-collision-avoidance", "Func": "tag_insn_info", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13477, "Length": 53, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__smlatb", "(", "__b", ",", "__a", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "acle___smlabt", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13478, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "__ev64_opaque__", "__ev_set_u16_internal", "(", "__ev64_opaque__", "a", ",", "uint16_t", "b", ",", "uint32_t", "pos", ")", "{", "union", "{", "__ev64_opaque__", "v", ";", "uint16_t", "i", "[", "<NUM_LIT>", "]", ";", "}", "u", ";", "u", ".", "v", "=", "a", ";", "u", ".", "i", "[", "pos", "]", "=", "b", ";", "return", "u", ".", "v", ";"], "ground_truth": ["}"], "File": "spe", "Func": "__ev_set_u16_internal", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13479, "Length": 50, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "HOST_WIDE_INT", "aarch64_vectorize_preferred_vector_alignment", "(", "const_tree", "type", ")", "{", "if", "(", "aarch64_sve_data_mode_p", "(", "TYPE_MODE", "(", "type", ")", ")", ")", "{", "HOST_WIDE_INT", "result", ";", "if", "(", "!", "BITS_PER_SVE_VECTOR", ".", "is_constant", "(", "&", "result", ")", ")", "result", "=", "TYPE_ALIGN", "(", "TREE_TYPE", "(", "type", ")", ")", ";", "return", "result", ";", "}"], "ground_truth": ["return", "TYPE_ALIGN", "(", "type", ")", ";"], "File": "aarch645", "Func": "aarch64_vectorize_preferred_vector_alignment", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13480, "Length": 53, "Cover_Rate": 0.9814814814814815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "code", ")", "{", "case", "LE", ":", "case", "LEU", ":", "case", "GT", ":", "case", "GTU", ":", "std", "::", "swap", "(", "lo", "[", "<NUM_LIT>", "]", ",", "lo", "[", "<NUM_LIT>", "]", ")", ";", "std", "::", "swap", "(", "hi", "[", "<NUM_LIT>", "]", ",", "hi", "[", "<NUM_LIT>", "]", ")", ";", "code", "=", "swap_condition", "(", "code", ")", ";", "case", "LT", ":", "case", "LTU", ":", "case", "GE", ":", "case", "GEU", ":", "{", "bool", "uns", "=", "(", "code", "==", "LTU", "||", "code", "==", "GEU", ")", ";", "rtx", "(", "*", "sbb_insn", ")", "(", "machine_mode", ",", "rtx", ",", "rtx", ",", "rtx", ")", "=", "uns", "?", "gen_sub3_carry_ccc", ":", "gen_sub3_carry_ccgz", ";", "if", "(", "!", "nonimmediate_operand", "(", "lo", "[", "<NUM_LIT>", "]", ",", "submode", ")", ")", "lo", "[", "<NUM_LIT>", "]", "=", "force_reg", "(", "submode", ",", "lo", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "!", "x86_64_general_operand", "(", "lo", "[", "<NUM_LIT>", "]", ",", "submode", ")", ")", "lo", "[", "<NUM_LIT>", "]", "=", "force_reg", "(", "submode", ",", "lo", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "!", "register_operand", "(", "hi", "[", "<NUM_LIT>", "]", ",", "submode", ")", ")", "hi", "[", "<NUM_LIT>", "]", "=", "force_reg", "(", "submode", ",", "hi", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "(", "uns", "&&", "!", "nonimmediate_operand", "(", "hi", "[", "<NUM_LIT>", "]", ",", "submode", ")", ")", "||", "(", "!", "uns", "&&", "!", "x86_64_general_operand", "(", "hi", "[", "<NUM_LIT>", "]", ",", "submode", ")", ")", ")", "hi", "[", "<NUM_LIT>", "]", "=", "force_reg", "(", "submode", ",", "hi", "[", "<NUM_LIT>", "]", ")", ";", "emit_insn", "(", "gen_cmp_1", "(", "submode", ",", "lo", "[", "<NUM_LIT>", "]", ",", "lo", "[", "<NUM_LIT>", "]", ")", ")", ";", "tmp", "=", "gen_rtx_SCRATCH", "(", "submode", ")", ";", "emit_insn", "(", "sbb_insn", "(", "submode", ",", "tmp", ",", "hi", "[", "<NUM_LIT>", "]", ",", "hi", "[", "<NUM_LIT>", "]", ")", ")", ";", "tmp", "=", "gen_rtx_REG", "(", "uns", "?", "CCCmode", ":", "CCGZmode", ",", "FLAGS_REG", ")", ";", "ix86_expand_branch", "(", "code", ",", "tmp", ",", "const0_rtx", ",", "label", ")", ";", "return", ";", "}", "default", ":", "break", ";", "}", "label2", "=", "gen_label_rtx", "(", ")", ";", "code1", "=", "code", ";", "code2", "=", "swap_condition", "(", "code", ")", ";", "code3", "=", "unsigned_condition", "(", "code", ")", ";", "switch", "(", "code", ")", "{", "case", "LT", ":", "case", "GT", ":", "case", "LTU", ":", "case", "GTU", ":", "break", ";", "case", "LE", ":", "code1", "=", "LT", ";", "code2", "=", "GT", ";", "break", ";", "case", "GE", ":", "code1", "=", "GT", ";", "code2", "=", "LT", ";", "break", ";", "case", "LEU", ":", "code1", "=", "LTU", ";", "code2", "=", "GTU", ";", "break", ";", "case", "GEU", ":", "code1", "=", "GTU", ";", "code2", "=", "LTU", ";", "break", ";", "case", "EQ", ":", "code1", "=", "UNKNOWN", ";", "code2", "=", "NE", ";", "break", ";", "case", "NE", ":", "code2", "=", "UNKNOWN", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "code1", "!=", "UNKNOWN", ")", "ix86_expand_branch", "(", "code1", ",", "hi", "[", "<NUM_LIT>", "]", ",", "hi", "[", "<NUM_LIT>", "]", ",", "label", ")", ";", "if", "(", "code2", "!=", "UNKNOWN", ")", "ix86_expand_branch", "(", "code2", ",", "hi", "[", "<NUM_LIT>", "]", ",", "hi", "[", "<NUM_LIT>", "]", ",", "label2", ")", ";"], "ground_truth": ["ix86_expand_branch", "(", "code3", ",", "lo", "[", "<NUM_LIT>", "]", ",", "lo", "[", "<NUM_LIT>", "]", ",", "label", ")", ";"], "File": "i386-expand1", "Func": "ix86_expand_branch", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13481, "Length": 497, "Cover_Rate": 0.46361940298507465, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "LowerF128Call", "(", "Op", ",", "DAG", ",", "RTLIB", "::", "getSINTTOFP", "(", "SrcVT", ",", "VT", ")", ")", ";", "SDValue", "ValueToStore", "=", "Src", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasSSE2", "(", ")", "&&", "!", "Subtarget", ".", "is64Bit", "(", ")", ")", "ValueToStore", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "ValueToStore", ")", ";", "unsigned", "Size", "=", "SrcVT", ".", "getStoreSize", "(", ")", ";", "Align", "Alignment", "(", "Size", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "auto", "PtrVT", "=", "getPointerTy", "(", "MF", ".", "getDataLayout", "(", ")", ")", ";", "int", "SSFI", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "CreateStackObject", "(", "Size", ",", "Alignment", ",", "false", ")", ";", "MachinePointerInfo", "MPI", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "SSFI", ")", ";", "SDValue", "StackSlot", "=", "DAG", ".", "getFrameIndex", "(", "SSFI", ",", "PtrVT", ")", ";", "Chain", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "ValueToStore", ",", "StackSlot", ",", "MPI", ",", "Alignment", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "Tmp", "=", "BuildFILD", "(", "VT", ",", "SrcVT", ",", "dl", ",", "Chain", ",", "StackSlot", ",", "MPI", ",", "Alignment", ",", "DAG", ")", ";"], "ground_truth": ["if", "(", "IsStrict", ")", "return", "DAG", ".", "getMergeValues", "(", "{", "Tmp", ".", "first", ",", "Tmp", ".", "second", "}", ",", "dl", ")", ";"], "File": "X86ISelLowering118", "Func": "LowerSINT_TO_FP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13482, "Length": 212, "Cover_Rate": 0.3281733746130031, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Size", "=", "CPEMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "CPEMI", "->", "eraseFromParent", "(", ")", ";", "BBInfo", "[", "CPEBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "Size", ";", "if", "(", "CPEBB", "->", "empty", "(", ")", ")", "{"], "ground_truth": ["BBInfo", "[", "CPEBB", "->", "getNumber", "(", ")", "]", ".", "Size", "=", "<NUM_LIT>", ";"], "File": "ARMConstantIslandPass51", "Func": "RemoveDeadCPEMI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13483, "Length": 55, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "<ISA_LIT>RegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{"], "ground_truth": ["return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";"], "File": "MipsTargetMachine", "Func": "getRegisterInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13484, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "RISCVISelLowering", "Func": "isSelectPseudo", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13485, "Length": 20, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Mask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Subtarget", ".", "hasBWI", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "splitAndLowerVectorShuffle", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering148", "Func": "lowerV64I8VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13486, "Length": 41, "Cover_Rate": 0.3253968253968254, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineMemOperand", "*", "MMO", "=", "cast", "<", "MemSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", ";"], "ground_truth": ["return", "DAG", ".", "getMemIntrinsicNode", "(", "NewOpc", ",", "SDLoc", "(", "N", ")", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ",", "N", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ",", "MMO", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "lowerAtomicArithWithLOCK", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13487, "Length": 70, "Cover_Rate": 0.39106145251396646, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasHardwareDivide", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "hasDivide", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13488, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setPersonality", "(", "const", "MCSymbol", "*", "Per", ")", "{", "HasPersonality", "=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARMUnwindOpAsm", "Func": "setPersonality", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13489, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["Reserved", ".", "set", "(", "<STR_LIT>", ")", ";"], "File": "LEGRegisterInfo", "Func": "getReservedRegs", "Target": "LEG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13490, "Length": 14, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "E_BLKmode", ":", "cum", "->", "gp_reg_found", "=", "<NUM_LIT>", ";", "cum", "->", "arg_words", "+=", "(", "(", "int_size_in_bytes", "(", "arg", ".", "type", ")", "+", "UNITS_PER_WORD", "-", "<NUM_LIT>", ")", "/", "UNITS_PER_WORD", ")", ";", "break", ";", "case", "E_SFmode", ":", "cum", "->", "arg_words", "++", ";", "if", "(", "!", "cum", "->", "gp_reg_found", "&&", "cum", "->", "arg_number", "<=", "<NUM_LIT>", ")", "cum", "->", "fp_code", "+=", "<NUM_LIT>", "<<", "(", "(", "cum", "->", "arg_number", "-", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ")", ";", "break", ";", "case", "E_DFmode", ":", "cum", "->", "arg_words", "+=", "<NUM_LIT>", ";", "if", "(", "!", "cum", "->", "gp_reg_found", "&&", "cum", "->", "arg_number", "<=", "<NUM_LIT>", ")", "cum", "->", "fp_code", "+=", "<NUM_LIT>", "<<", "(", "(", "cum", "->", "arg_number", "-", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ")", ";", "break", ";", "case", "E_DImode", ":", "cum", "->", "gp_reg_found", "=", "<NUM_LIT>", ";", "cum", "->", "arg_words", "+=", "<NUM_LIT>", ";", "break", ";"], "ground_truth": ["case", "E_TImode", ":"], "File": "iq2000", "Func": "iq2000_function_arg_advance", "Target": "iq2000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13491, "Length": 137, "Cover_Rate": 0.4241486068111455, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "*", "<ISA_LIT>InstrInfo", "::", "getNamedOperand", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OperandName", ")", "const", "{", "int", "Idx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "MI", ".", "getOpcode", "(", ")", ",", "OperandName", ")", ";", "if", "(", "Idx", "==", "-", "<NUM_LIT>", ")", "return", "nullptr", ";"], "ground_truth": ["return", "&", "MI", ".", "getOperand", "(", "Idx", ")", ";"], "File": "SIInstrInfo8", "Func": "getNamedOperand", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13492, "Length": 52, "Cover_Rate": 0.9811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "ConstantFP", "*", "FV", "=", "cast", "<", "ConstantFPSDNode", ">", "(", "Node", ")", "->", "getConstantFPValue", "(", ")", ";", "EVT", "DestType", "=", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["unsigned", "Alignment", "=", "TLI", ".", "getDataLayout", "(", ")", "->", "getABITypeAlignment", "(", "FV", "->", "getType", "(", ")", ")", ";"], "File": "AArch64ISelDAGToDAG36", "Func": "LowerToFPLitPool", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13493, "Length": 45, "Cover_Rate": 0.4017857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "updateDefinedRegisters", "(", "*", "MBBI", ",", "DefinedInBB", ",", "TRI", ")", ";", "if", "(", "TII", "->", "isPairableLdStInst", "(", "*", "MBBI", ")", "&&", "tryToPairLdStInst", "(", "MBBI", ")", ")", "Modified", "=", "true", ";", "else", "++", "MBBI", ";", "}", "for", "(", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "MBBI", "!=", "E", ";", ")", "{", "if", "(", "isMergeableLdStUpdate", "(", "*", "MBBI", ")", "&&", "tryToMergeLdStUpdate", "(", "MBBI", ")", ")", "Modified", "=", "true", ";", "else", "++", "MBBI", ";", "}", "return", "Modified", ";"], "ground_truth": ["}"], "File": "AArch64LoadStoreOptimizer (2)1", "Func": "optimizeBlock", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13494, "Length": 87, "Cover_Rate": 0.3283018867924528, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "IsValidLdStrOpc", "&&", "<STR_LIT>", ")", ";", "if", "(", "NonSExtOpc", "==", "getMatchingNonSExtOpcode", "(", "OpcB", ",", "&", "PairIsValidLdStrOpc", ")", ")", "{", "Flags", ".", "setSExtIdx", "(", "NonSExtOpc", "==", "(", "unsigned", ")", "OpcA", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "!", "PairIsValidLdStrOpc", ")", "return", "false", ";"], "ground_truth": ["if", "(", "isNarrowStore", "(", "OpcA", ")", "||", "isNarrowStore", "(", "OpcB", ")", ")", "return", "false", ";"], "File": "AArch64LoadStoreOptimizer11", "Func": "areCandidatesToMergeOrPair", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13495, "Length": 63, "Cover_Rate": 0.328125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "tree", "c6x_build_builtin_va_list", "(", "void", ")", "{"], "ground_truth": ["return", "build_pointer_type", "(", "char_type_node", ")", ";"], "File": "c6x", "Func": "c6x_build_builtin_va_list", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 13496, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_addsub_pd", "(", "__m128d", "__X", ",", "__m128d", "__Y", ")", "{", "const", "__v2df", "even_n0", "=", "{", "-", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";"], "ground_truth": ["__v2df", "even_neg_Y", "=", "vec_xor", "(", "__Y", ",", "even_n0", ")", ";"], "File": "pmmintrin", "Func": "_mm_addsub_pd", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13497, "Length": 43, "Cover_Rate": 0.7818181818181819, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Optional", "<", "<ISA_LIT>MemOpInfo", ">", "<ISA_LIT>MemOpInfo", "::", "getAtomicCmpxchgInfo", "(", "const", "MachineBasicBlock", "::", "iterator", "&", "MI", ")", "{", "assert", "(", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "<STR_LIT>", ")", ";", "if", "(", "!", "(", "MI", "->", "mayLoad", "(", ")", "&&", "MI", "->", "mayStore", "(", ")", ")", ")", "return", "None", ";", "if", "(", "MI", "->", "getNumMemOperands", "(", ")", "==", "<NUM_LIT>", ")", "return", "<ISA_LIT>MemOpInfo", "(", "SyncScope", "::", "System", ",", "AtomicOrdering", "::", "SequentiallyConsistent", ",", "AtomicOrdering", "::", "SequentiallyConsistent", ")", ";"], "ground_truth": ["return", "<ISA_LIT>MemOpInfo", "::", "constructFromMIWithMMO", "(", "MI", ")", ";"], "File": "SIMemoryLegalizer15", "Func": "getAtomicCmpxchgInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13498, "Length": 83, "Cover_Rate": 0.9651162790697675, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask8", ")", "__builtin_ia32_ptestnmq256", "(", "(", "__v4di", ")", "__A", ",", "(", "__v4di", ")", "__B", ",", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_mask_testn_epi64_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13499, "Length": 20, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_shuffle", "(", "a", ",", "(", "uint32x2_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vrev64_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13500, "Length": 16, "Cover_Rate": 0.7272727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasSHA2", "(", ")", "const", "{", "return", "HasSHA2", ";"], "ground_truth": ["}"], "File": "AArch64Subtarget (2)1", "Func": "hasSHA2", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13501, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Start", ";"], "ground_truth": ["}"], "File": "AVRAsmParser", "Func": "getStartLoc", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13502, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BB", "=", "copy0MBB", ";", "BB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "BB", "=", "sinkMBB", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "copy0MBB", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "thisMBB", ")", ";"], "ground_truth": ["F", "->", "DeleteMachineInstr", "(", "MI", ")", ";"], "File": "PIC16ISelLowering2", "Func": "EmitInstrWithCustomInserter", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13503, "Length": 85, "Cover_Rate": 0.31135531135531136, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AddDefaultPred", "(", "MIB", ")", ";", "unsigned", "CMPrr", "=", "IsThumb", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "AddDefaultPred", "(", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPrr", ")", ")", ".", "addReg", "(", "DestLo", ",", "getKillRegState", "(", "Dest", ".", "isDead", "(", ")", ")", ")", ".", "addReg", "(", "DesiredLo", ",", "getKillRegState", "(", "Desired", ".", "isDead", "(", ")", ")", ")", ")", ";", "unsigned", "SBCrr", "=", "IsThumb", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MIB", "=", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "SBCrr", ")", ")", ".", "addReg", "(", "StatusReg", ",", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ".", "addReg", "(", "DestHi", ",", "getKillRegState", "(", "Dest", ".", "isDead", "(", ")", ")", ")", ".", "addReg", "(", "DesiredHi", ",", "getKillRegState", "(", "Desired", ".", "isDead", "(", ")", ")", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "MIB", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ";", "unsigned", "Bcc", "=", "IsThumb", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "DoneBB", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "StoreBB", ")", ";", "StoreBB", "->", "addLiveIn", "(", "Addr", ".", "getReg", "(", ")", ")", ";", "StoreBB", "->", "addLiveIn", "(", "New", ".", "getReg", "(", ")", ")", ";", "addPostLoopLiveIns", "(", "StoreBB", ",", "LiveRegs", ")", ";", "unsigned", "STREXD", "=", "IsThumb", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MIB", "=", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "STREXD", ")", ",", "StatusReg", ")", ";", "addExclusiveRegPair", "(", "MIB", ",", "New", ",", "<NUM_LIT>", ",", "IsThumb", ",", "TRI", ")", ";", "MIB", ".", "addOperand", "(", "Addr", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "unsigned", "CMPri", "=", "IsThumb", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "AddDefaultPred", "(", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPri", ")", ")", ".", "addReg", "(", "StatusReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "LoadCmpBB", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ";", "StoreBB", "->", "addSuccessor", "(", "LoadCmpBB", ")", ";", "StoreBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "DoneBB", "->", "splice", "(", "DoneBB", "->", "end", "(", ")", ",", "&", "MBB", ",", "MI", ",", "MBB", ".", "end", "(", ")", ")", ";", "DoneBB", "->", "transferSuccessors", "(", "&", "MBB", ")", ";", "addPostLoopLiveIns", "(", "DoneBB", ",", "LiveRegs", ")", ";", "MBB", ".", "addSuccessor", "(", "LoadCmpBB", ")", ";", "NextMBBI", "=", "MBB", ".", "end", "(", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "ARMExpandPseudoInsts4", "Func": "ExpandCMP_SWAP_64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13504, "Length": 423, "Cover_Rate": 0.4839816933638444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vld3_dup_s8", "(", "const", "int8_t", "*", "__a", ")", "{", "union", "{", "int8x8x3_t", "__i", ";", "__builtin_neon_ei", "__o", ";", "}", "__rv", ";", "__rv", ".", "__o", "=", "__builtin_neon_vld3_dupv8qi", "(", "(", "const", "__builtin_neon_qi", "*", ")", "__a", ")", ";", "return", "__rv", ".", "__i", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vld3_dup_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13505, "Length": 39, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "NeedsStackRealignment", "&&", "MFI", "->", "getMaxAlignment", "(", ")", ">", "getStackAlignment", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "+", "Twine", "(", "MF", ".", "getName", "(", ")", ")", "+", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ";", "int", "NumBytes", "=", "(", "int", ")", "MFI", "->", "getStackSize", "(", ")", ";", "unsigned", "SAVEri", "=", "<STR_LIT>", ";", "unsigned", "SAVErr", "=", "<STR_LIT>", ";", "if", "(", "FuncInfo", "->", "isLeafProc", "(", ")", ")", "{", "if", "(", "NumBytes", "==", "<NUM_LIT>", ")", "return", ";", "SAVEri", "=", "<STR_LIT>", ";", "SAVErr", "=", "<STR_LIT>", ";", "}", "if", "(", "MFI", "->", "adjustsStack", "(", ")", "&&", "hasReservedCallFrame", "(", "MF", ")", ")", "NumBytes", "+=", "MFI", "->", "getMaxCallFrameSize", "(", ")", ";", "NumBytes", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getAdjustedFrameSize", "(", "NumBytes", ")", ";", "if", "(", "MFI", "->", "getMaxAlignment", "(", ")", ">", "<NUM_LIT>", ")", "{", "NumBytes", "=", "RoundUpToAlignment", "(", "NumBytes", ",", "MFI", "->", "getMaxAlignment", "(", ")", ")", ";", "}", "MFI", "->", "setStackSize", "(", "NumBytes", ")", ";", "emit<ISA_LIT>Adjustment", "(", "MF", ",", "MBB", ",", "MBBI", ",", "-", "NumBytes", ",", "SAVErr", ",", "SAVEri", ")", ";", "MachineModuleInfo", "&", "MMI", "=", "MF", ".", "getMMI", "(", ")", ";"], "ground_truth": ["unsigned", "regFP", "=", "RegInfo", ".", "getDwarfRegNum", "(", "<STR_LIT>", ",", "true", ")", ";"], "File": "SparcFrameLowering", "Func": "emitPrologue", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13506, "Length": 188, "Cover_Rate": 0.34879406307977734, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "Instruction", "::", "GetElementPtr", ":", "{", "const", "DataLayout", "&", "TD", "=", "*", "AP", ".", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getDataLayout", "(", ")", ";", "APInt", "OffsetAI", "(", "TD", ".", "getPointerSizeInBits", "(", ")", ",", "<NUM_LIT>", ")", ";", "cast", "<", "GEPOperator", ">", "(", "CE", ")", "->", "accumulateConstantOffset", "(", "TD", ",", "OffsetAI", ")", ";", "const", "MCExpr", "*", "Base", "=", "LowerConstant", "(", "CE", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "AP", ")", ";", "if", "(", "!", "OffsetAI", ")", "return", "Base", ";", "int64_t", "Offset", "=", "OffsetAI", ".", "getSExtValue", "(", ")", ";", "return", "MCBinaryExpr", "::", "CreateAdd", "(", "Base", ",", "MCConstantExpr", "::", "Create", "(", "Offset", ",", "Ctx", ")", ",", "Ctx", ")", ";", "}", "case", "Instruction", "::", "Trunc", ":", "case", "Instruction", "::", "BitCast", ":", "return", "LowerConstant", "(", "CE", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "AP", ")", ";", "case", "Instruction", "::", "IntToPtr", ":", "{", "const", "DataLayout", "&", "TD", "=", "*", "AP", ".", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getDataLayout", "(", ")", ";", "Constant", "*", "Op", "=", "CE", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Op", "=", "ConstantExpr", "::", "getIntegerCast", "(", "Op", ",", "TD", ".", "getIntPtrType", "(", "CV", "->", "getContext", "(", ")", ")", ",", "false", ")", ";", "return", "LowerConstant", "(", "Op", ",", "AP", ")", ";", "}", "case", "Instruction", "::", "PtrToInt", ":", "{", "const", "DataLayout", "&", "TD", "=", "*", "AP", ".", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getDataLayout", "(", ")", ";", "Constant", "*", "Op", "=", "CE", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Type", "*", "Ty", "=", "CE", "->", "getType", "(", ")", ";", "const", "MCExpr", "*", "OpExpr", "=", "LowerConstant", "(", "Op", ",", "AP", ")", ";", "if", "(", "TD", ".", "getTypeAllocSize", "(", "Ty", ")", "==", "TD", ".", "getTypeAllocSize", "(", "Op", "->", "getType", "(", ")", ")", ")", "return", "OpExpr", ";", "unsigned", "InBits", "=", "TD", ".", "getTypeAllocSizeInBits", "(", "Op", "->", "getType", "(", ")", ")", ";", "const", "MCExpr", "*", "MaskExpr", "=", "MCConstantExpr", "::", "Create", "(", "~", "<NUM_LIT>", ">>", "(", "<NUM_LIT>", "-", "InBits", ")", ",", "Ctx", ")", ";", "return", "MCBinaryExpr", "::", "CreateAnd", "(", "OpExpr", ",", "MaskExpr", ",", "Ctx", ")", ";", "}", "case", "Instruction", "::", "Add", ":", "case", "Instruction", "::", "Sub", ":", "case", "Instruction", "::", "Mul", ":", "case", "Instruction", "::", "SDiv", ":", "case", "Instruction", "::", "SRem", ":", "case", "Instruction", "::", "Shl", ":", "case", "Instruction", "::", "And", ":", "case", "Instruction", "::", "Or", ":", "case", "Instruction", "::", "Xor", ":", "{", "const", "MCExpr", "*", "LHS", "=", "LowerConstant", "(", "CE", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "AP", ")", ";", "const", "MCExpr", "*", "RHS", "=", "LowerConstant", "(", "CE", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "AP", ")", ";", "switch", "(", "CE", "->", "getOpcode", "(", ")", ")", "{", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "NVPTXAsmPrinter84", "Func": "LowerConstant", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13507, "Length": 418, "Cover_Rate": 0.42827868852459017, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "const", "MCExpr", "*", "Value", ";"], "ground_truth": ["if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Value", ")", ")", "return", "true", ";"], "File": "MipsAsmParser22", "Func": "parseDirectiveGpDWord", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13508, "Length": 27, "Cover_Rate": 0.32142857142857145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCInstPrinter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>AsmBackend", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterELFStreamer", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>ELFStreamer", ")", ";"], "File": "LC2200MCTargetDesc", "Func": "LLVMInitializeLC2200TargetMC", "Target": "LC2200", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13509, "Length": 27, "Cover_Rate": 0.35064935064935066, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask8", ")", "__builtin_ia32_cmpd128_mask", "(", "(", "__v4si", ")", "__X", ",", "(", "__v4si", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask8", ")", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_mask_cmplt_epi32_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13510, "Length": 25, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MEM_P", "(", "src", ")", "&&", "!", "matching_memory", ")", "src", "=", "force_reg", "(", "mode", ",", "src", ")", ";", "op", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "dst", ",", "gen_rtx_fmt_e", "(", "code", ",", "mode", ",", "src", ")", ")", ";", "if", "(", "reload_in_progress", "||", "code", "==", "NOT", ")", "{", "gcc_assert", "(", "code", "==", "NOT", ")", ";", "emit_insn", "(", "op", ")", ";", "}", "else", "{", "clob", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "CCmode", ",", "FLAGS_REG", ")", ")", ";", "emit_insn", "(", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "op", ",", "clob", ")", ")", ")", ";", "}", "if", "(", "dst", "!=", "operands", "[", "<NUM_LIT>", "]", ")", "emit_move_insn", "(", "operands", "[", "<NUM_LIT>", "]", ",", "dst", ")", ";"], "ground_truth": ["}"], "File": "i3863", "Func": "ix86_expand_unary_operator", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13511, "Length": 113, "Cover_Rate": 0.5947368421052631, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegBegin", "=", "TRI", "->", "getSubReg", "(", "RegBegin", ",", "<STR_LIT>", ")", ";", "}", "O", "<<", "<ISA_LIT>InstPrinter", "::", "getRegisterName", "(", "RegBegin", ")", ";", "unsigned", "RegOps", "=", "OpNum", "+", "<NUM_LIT>", ";", "while", "(", "MI", "->", "getOperand", "(", "RegOps", ")", ".", "isReg", "(", ")", ")", "{", "O", "<<", "<STR_LIT>", "<<", "<ISA_LIT>InstPrinter", "::", "getRegisterName", "(", "MI", "->", "getOperand", "(", "RegOps", ")", ".", "getReg", "(", ")", ")", ";", "RegOps", "++", ";", "}", "O", "<<", "<STR_LIT>", ";", "return", "false", ";", "}", "case", "'R'", ":", "case", "'Q'", ":", "{", "if", "(", "OpNum", "==", "<NUM_LIT>", ")", "return", "true", ";", "const", "MachineOperand", "&", "FlagsOP", "=", "MI", "->", "getOperand", "(", "OpNum", "-", "<NUM_LIT>", ")", ";", "if", "(", "!", "FlagsOP", ".", "isImm", "(", ")", ")", "return", "true", ";", "unsigned", "Flags", "=", "FlagsOP", ".", "getImm", "(", ")", ";", "unsigned", "NumVals", "=", "InlineAsm", "::", "getNumOperandRegisters", "(", "Flags", ")", ";", "unsigned", "RC", ";", "InlineAsm", "::", "hasRegClassConstraint", "(", "Flags", ",", "RC", ")", ";", "if", "(", "RC", "==", "<STR_LIT>", ")", "{", "if", "(", "NumVals", "!=", "<NUM_LIT>", ")", "return", "true", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "return", "true", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", "->", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "Reg", "=", "TRI", "->", "getSubReg", "(", "MO", ".", "getReg", "(", ")", ",", "ExtraCode", "[", "<NUM_LIT>", "]", "==", "'Q'", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "O", "<<", "<ISA_LIT>InstPrinter", "::", "getRegisterName", "(", "Reg", ")", ";", "return", "false", ";", "}", "if", "(", "NumVals", "!=", "<NUM_LIT>", ")", "return", "true", ";", "unsigned", "RegOp", "=", "ExtraCode", "[", "<NUM_LIT>", "]", "==", "'Q'", "?", "OpNum", ":", "OpNum", "+", "<NUM_LIT>", ";", "if", "(", "RegOp", ">=", "MI", "->", "getNumOperands", "(", ")", ")", "return", "true", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "RegOp", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "return", "true", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "O", "<<", "<ISA_LIT>InstPrinter", "::", "getRegisterName", "(", "Reg", ")", ";", "return", "false", ";", "}", "case", "'e'", ":", "case", "'f'", ":", "{", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isReg", "(", ")", ")", "return", "true", ";", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "return", "true", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", "->", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "SubReg", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "ExtraCode", "[", "<NUM_LIT>", "]", "==", "'e'", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "O", "<<", "<ISA_LIT>InstPrinter", "::", "getRegisterName", "(", "SubReg", ")", ";", "return", "false", ";", "}", "case", "'h'", ":", "return", "true", ";"], "ground_truth": ["case", "'H'", ":", "{"], "File": "ARMAsmPrinter26", "Func": "PrintAsmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13512, "Length": 434, "Cover_Rate": 0.4169068203650336, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "isFastMultiplier", "=", "true", ";", "break", ";", "}", "}", "if", "(", "isFastMultiplier", ")", "{", "APInt", "Diff", "=", "TrueC", "->", "getAPIntValue", "(", ")", "-", "FalseC", "->", "getAPIntValue", "(", ")", ";", "Cond", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getConstant", "(", "CC", ",", "<STR_LIT>", ")", ",", "Cond", ")", ";", "Cond", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "FalseC", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Cond", ")", ";", "if", "(", "Diff", "!=", "<NUM_LIT>", ")", "Cond", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Cond", ".", "getValueType", "(", ")", ",", "Cond", ",", "DAG", ".", "getConstant", "(", "Diff", ",", "Cond", ".", "getValueType", "(", ")", ")", ")", ";", "if", "(", "FalseC", "->", "getAPIntValue", "(", ")", "!=", "<NUM_LIT>", ")", "Cond", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Cond", ".", "getValueType", "(", ")", ",", "Cond", ",", "SDValue", "(", "FalseC", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "N", "->", "getNumValues", "(", ")", "==", "<NUM_LIT>", ")", "return", "DCI", ".", "CombineTo", "(", "N", ",", "Cond", ",", "SDValue", "(", ")", ")", ";", "return", "Cond", ";", "}", "}", "}", "}", "if", "(", "!", "DCI", ".", "isBeforeLegalize", "(", ")", "&&", "!", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", "{", "ConstantSDNode", "*", "CmpAgainst", "=", "nullptr", ";", "if", "(", "(", "Cond", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Cond", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "(", "CmpAgainst", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "CC", "==", "<STR_LIT>", "&&", "CmpAgainst", "==", "dyn_cast", "<", "ConstantSDNode", ">", "(", "FalseOp", ")", ")", "{", "CC", "=", "<STR_LIT>", "(", "CC", ")", ";", "std", "::", "swap", "(", "TrueOp", ",", "FalseOp", ")", ";", "}", "if", "(", "CC", "==", "<STR_LIT>", "&&", "CmpAgainst", "==", "dyn_cast", "<", "ConstantSDNode", ">", "(", "TrueOp", ")", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "FalseOp", ",", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "CC", ",", "<STR_LIT>", ")", ",", "Cond", "}", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "N", "->", "getVTList", "(", ")", ",", "Ops", ")", ";", "}", "}", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)", "Func": "PerformCMOVCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13513, "Length": 369, "Cover_Rate": 0.3385321100917431, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "for", "(", "auto", "subscope", ":", "Subscopes", ")", "{", "subscope", "->", "Priv", "->", "replaceUseOfBlockWith", "(", "oldBlock", ",", "newBlock", ")", ";", "}"], "ground_truth": ["}"], "File": "SPScope", "Func": "replaceUseOfBlockWith", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 13514, "Length": 22, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "int", "Opcode", "=", "isImmU6", "(", "Value", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "MBB", ",", "I", ",", "dl", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "DstReg", ")", ".", "addImm", "(", "Value", ")", ";"], "ground_truth": ["}"], "File": "XCoreRegisterInfo11", "Func": "loadConstant", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13515, "Length": 37, "Cover_Rate": 0.42528735632183906, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "DataWidth", "<", "<NUM_LIT>", ")", "||", "(", "Consecutive", "==", "<NUM_LIT>", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "ST", "->", "hasAVX512", "(", ")", "||", "ST", "->", "hasAVX2", "(", ")", ")", "return", "true", ";"], "File": "X86TargetTransformInfo", "Func": "isLegalMaskedLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13516, "Length": 34, "Cover_Rate": 0.5666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_cvtepi32_storeu_epi16", "(", "void", "*", "__P", ",", "__mmask16", "__M", ",", "__m512i", "__A", ")", "{", "__builtin_ia32_pmovdw512mem_mask", "(", "(", "__v16hi", "*", ")", "__P", ",", "(", "__v16si", ")", "__A", ",", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_mask_cvtepi32_storeu_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13517, "Length": 43, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "subrtx_iterator", "::", "array_type", "array", ";", "FOR_EACH_SUBRTX", "(", "iter", ",", "array", ",", "x", ",", "ALL", ")", "{", "const_rtx", "x", "=", "*", "iter", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "&&", "SYMBOL_REF_TLS_MODEL", "(", "x", ")", "!=", "<NUM_LIT>", ")", "return", "true", ";"], "ground_truth": ["if", "(", "GET_CODE", "(", "x", ")", "==", "UNSPEC", "&&", "XINT", "(", "x", ",", "<NUM_LIT>", ")", "==", "UNSPEC_TLS", ")", "iter", ".", "skip_subrtxes", "(", ")", ";"], "File": "microblaze", "Func": "microblaze_tls_referenced_p", "Target": "microblaze", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13518, "Length": 65, "Cover_Rate": 0.7647058823529411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EdgeExec", ".", "clear", "(", ")", ";", "InstrExec", ".", "clear", "(", ")", ";", "assert", "(", "FlowQ", ".", "empty", "(", ")", ")", ";", "propagate", "(", "MF", ")", ";", "bool", "Changed", "=", "rewrite", "(", "MF", ")", ";", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Changed", "<<", "<STR_LIT>", ";", "if", "(", "Changed", ")", "MF", ".", "print", "(", "dbgs", "(", ")", ",", "nullptr", ")", ";"], "ground_truth": ["}", ")", ";"], "File": "HexagonConstPropagation10", "Func": "run", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13519, "Length": 65, "Cover_Rate": 0.5909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "stringbuf", "buf", ";", "char", "kind", "[", "]", "=", "{", "'-'", ",", "'u'", ",", "'d'", ",", "'x'", "}", ";", "for", "(", "unsigned", "long", "i", "=", "<NUM_LIT>", ";", "i", "<", "uses", ".", "size", "(", ")", ";", "i", "++", ")", "{", "int", "x", "=", "<NUM_LIT>", ";", "if", "(", "uses", ".", "test", "(", "i", ")", ")", "x", "+=", "<NUM_LIT>", ";", "if", "(", "defs", ".", "test", "(", "i", ")", ")", "x", "+=", "<NUM_LIT>", ";"], "ground_truth": ["buf", ".", "sputc", "(", "kind", "[", "x", "]", ")", ";"], "File": "RAInfo", "Func": "str", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 13520, "Length": 79, "Cover_Rate": 0.8315789473684211, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "elt", ";", "if", "(", "!", "const_vec_duplicate_p", "(", "x", ",", "&", "elt", ")", "||", "!", "CONST_INT_P", "(", "elt", ")", ")", "return", "false", ";", "HOST_WIDE_INT", "val", "=", "INTVAL", "(", "elt", ")", ";", "if", "(", "negate_p", ")", "val", "=", "-", "val", ";", "val", "&=", "GET_MODE_MASK", "(", "GET_MODE_INNER", "(", "GET_MODE", "(", "x", ")", ")", ")", ";"], "ground_truth": ["if", "(", "val", "&", "<NUM_LIT>", ")", "return", "IN_RANGE", "(", "val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "aarch645", "Func": "aarch64_sve_arith_immediate_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13521, "Length": 69, "Cover_Rate": 0.7666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqrdmulhq_s16", "(", "int16x8_t", "__a", ",", "int16x8_t", "__b", ")", "{", "return", "(", "int16x8_t", ")", "__builtin_neon_vqrdmulhv8hi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vqrdmulhq_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13522, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "NewCond", "=", "LowerSETCC", "(", "Cond", ",", "DAG", ")", ";", "if", "(", "NewCond", ".", "getNode", "(", ")", ")", "Cond", "=", "NewCond", ";", "}", "SDValue", "Op1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op2", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Cond", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "cast", "<", "ConstantSDNode", ">", "(", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "Cmp", "=", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Cmp", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "ConstantSDNode", "*", "N1C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op1", ")", ";", "ConstantSDNode", "*", "N2C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op2", ")", ";", "ConstantSDNode", "*", "RHSC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Cmp", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ";", "if", "(", "N1C", "&&", "N1C", "->", "isAllOnesValue", "(", ")", "&&", "N2C", "&&", "N2C", "->", "isNullValue", "(", ")", "&&", "RHSC", "&&", "RHSC", "->", "isNullValue", "(", ")", ")", "{", "SDValue", "CmpOp0", "=", "Cmp", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "CmpOp0", ".", "getValueType", "(", ")", ",", "CmpOp0", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "CmpOp0", ".", "getValueType", "(", ")", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "Cmp", ")", ";", "}", "}", "}", "if", "(", "Cond", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "C", "&&", "C", "->", "getAPIntValue", "(", ")", "==", "<NUM_LIT>", ")", "Cond", "=", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "Cond", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Cond", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "CC", "=", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Cmp", "=", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Opc", "=", "Cmp", ".", "getOpcode", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "bool", "IllegalFPCMov", "=", "false", ";", "if", "(", "VT", ".", "isFloatingPoint", "(", ")", "&&", "!", "VT", ".", "isVector", "(", ")", "&&", "!", "isScalarFPTypeInSSEReg", "(", "VT", ")", ")", "IllegalFPCMov", "=", "!", "hasFPCMov", "(", "cast", "<", "ConstantSDNode", ">", "(", "CC", ")", "->", "getSExtValue", "(", ")", ")", ";", "if", "(", "(", "is<ISA_LIT>LogicalCmp", "(", "Cmp", ")", "&&", "!", "IllegalFPCMov", ")", "||", "Opc", "==", "<STR_LIT>", ")", "{", "Cond", "=", "Cmp", ";", "addTest", "=", "false", ";", "}"], "ground_truth": ["}"], "File": "X86ISelLowering144", "Func": "LowerSELECT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13523, "Length": 428, "Cover_Rate": 0.6211901306240929, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FlagsTy", "(", ")", ":", "IsFunc", "(", "<NUM_LIT>", ")", ",", "IsGV", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "SPIRVDuplicatesTracker", "Func": "FlagsTy", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13524, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AlignmentIsInBytes", "=", "false", ";", "SupportsDebugInformation", "=", "true", ";", "CodePointerSize", "=", "<NUM_LIT>", ";", "CommentString", "=", "<STR_LIT>", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "WinEH", ";"], "ground_truth": ["WinEHEncodingType", "=", "WinEH", "::", "EncodingType", "::", "Itanium", ";"], "File": "AArch64MCAsmInfo12", "Func": "AArch64MCAsmInfoMicrosoftCOFF", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13525, "Length": 30, "Cover_Rate": 0.5263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "return", "<ISA_LIT>InstrInfo", "::", "isVALU", "(", "*", "MI", ")", "&&", "Opc", "!=", "<STR_LIT>", "&&", "Opc", "!=", "<STR_LIT>", "&&", "Opc", "!=", "<STR_LIT>", ";", "}", ";", "if", "(", "::", "getWaitStatesSince", "(", "IsHazardFn", ",", "MI", ",", "IsExpiredFn", ")", "==", "std", "::", "numeric_limits", "<", "int", ">", "::", "max", "(", ")", ")", "return", "false", ";", "auto", "*", "Src0", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "<STR_LIT>", "::", "src0", ")", ";", "unsigned", "Reg", "=", "Src0", "->", "getReg", "(", ")", ";", "bool", "IsUndef", "=", "Src0", "->", "isUndef", "(", ")", ";", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Define", "|", "(", "IsUndef", "?", "RegState", "::", "Dead", ":", "<NUM_LIT>", ")", ")", ".", "addReg", "(", "Reg", ",", "IsUndef", "?", "RegState", "::", "Undef", ":", "RegState", "::", "Kill", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "GCNHazardRecognizer19", "Func": "fixVcmpxPermlaneHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13526, "Length": 154, "Cover_Rate": 0.6184738955823293, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "n", "+=", "ss", ".", "jump_cycle_index", ";", "if", "(", "n", ">=", "<NUM_LIT>", ")", "n", "-=", "<NUM_LIT>", ";"], "ground_truth": ["return", "ss", ".", "jump_cond", "[", "n", "]", ";"], "File": "c6x", "Func": "get_jump_cond", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 13527, "Length": 24, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_cvttps2dq256", "(", "(", "__v8sf", ")", "__A", ")", ";"], "ground_truth": ["}"], "File": "avxintrin", "Func": "_mm256_cvttps_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13528, "Length": 13, "Cover_Rate": 0.40625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "TeakISelLowering", "Func": "IntCondCCodeToICC", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13529, "Length": 55, "Cover_Rate": 0.4365079365079365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "<ISA_LIT>LoadStoreOptimizer", "::", "mergeBufferStorePair", "(", "CombineInfo", "&", "CI", ",", "CombineInfo", "&", "Paired", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "CI", ".", "I", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "CI", ".", "I", "->", "getDebugLoc", "(", ")", ";", "const", "unsigned", "Opcode", "=", "getNewOpcode", "(", "CI", ",", "Paired", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "SubRegIdx", "=", "getSubRegIdxs", "(", "CI", ",", "Paired", ")", ";", "const", "unsigned", "SubRegIdx0", "=", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "SubRegIdx", ")", ";", "const", "unsigned", "SubRegIdx1", "=", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "SubRegIdx", ")", ";", "const", "TargetRegisterClass", "*", "SuperRC", "=", "getTargetRegisterClass", "(", "CI", ",", "Paired", ")", ";", "Register", "SrcReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "const", "auto", "*", "Src0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "vdata", ")", ";", "const", "auto", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "*", "Paired", ".", "I", ",", "<STR_LIT>", "::", "vdata", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "SrcReg", ")", ".", "add", "(", "*", "Src0", ")", ".", "addImm", "(", "SubRegIdx0", ")", ".", "add", "(", "*", "Src1", ")", ".", "addImm", "(", "SubRegIdx1", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Kill", ")", ";", "const", "unsigned", "Regs", "=", "getRegs", "(", "Opcode", ",", "*", "TII", ")", ";", "if", "(", "Regs", "&", "VADDR", ")", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "vaddr", ")", ")", ";", "assert", "(", "CI", ".", "I", "->", "hasOneMemOperand", "(", ")", "&&", "Paired", ".", "I", "->", "hasOneMemOperand", "(", ")", ")", ";", "const", "MachineMemOperand", "*", "MMOa", "=", "*", "CI", ".", "I", "->", "memoperands_begin", "(", ")", ";", "const", "MachineMemOperand", "*", "MMOb", "=", "*", "Paired", ".", "I", "->", "memoperands_begin", "(", ")", ";", "MachineInstr", "*", "New", "=", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "srsrc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "soffset", ")", ")", ".", "addImm", "(", "std", "::", "min", "(", "CI", ".", "Offset", ",", "Paired", ".", "Offset", ")", ")", ".", "addImm", "(", "CI", ".", "GLC", ")", ".", "addImm", "(", "CI", ".", "SLC", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "CI", ".", "DLC", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "combineKnownAdjacentMMOs", "(", "*", "MBB", "->", "getParent", "(", ")", ",", "MMOa", ",", "MMOb", ")", ")", ";"], "ground_truth": ["moveInstsAfter", "(", "MIB", ",", "CI", ".", "InstsToMove", ")", ";"], "File": "SILoadStoreOptimizer7", "Func": "mergeBufferStorePair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13530, "Length": 429, "Cover_Rate": 0.93058568329718, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "PCRelFlagVal", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "PCRelFlagVal", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "PCRelFlagVal", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "PCRelFlagVal", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "PCRelFlagVal", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "PCRelFlagVal", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "PCRelFlagVal", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";", "assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<", "getNumFixupKinds", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "Infos", "[", "Kind", "-", "FirstTargetFixupKind", "]", ";"], "File": "AArch64AsmBackend (2)", "Func": "getFixupKindInfo", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13531, "Length": 189, "Cover_Rate": 0.8915094339622641, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeT2BROperand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Val", "<<", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ",", "true", ",", "<NUM_LIT>", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Val", ")", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler48", "Func": "DecodeT2BROperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13532, "Length": 73, "Cover_Rate": 0.9864864864864865, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "LO", ",", "HI", ";", "SDValue", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DL", ",", "<STR_LIT>", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "rd", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Tys", ",", "Chain", ")", ";", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", ")", "{", "LO", "=", "DAG", ".", "getCopyFromReg", "(", "rd", ",", "DL", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "rd", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "HI", "=", "DAG", ".", "getCopyFromReg", "(", "LO", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "DL", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "LO", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "LO", "=", "DAG", ".", "getCopyFromReg", "(", "rd", ",", "DL", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "rd", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "HI", "=", "DAG", ".", "getCopyFromReg", "(", "LO", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "DL", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "LO", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "}", "Chain", "=", "HI", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", ")", "{", "SDValue", "Tmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "HI", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "LO", ",", "Tmp", ")", ")", ";"], "File": "X86ISelLowering (2)", "Func": "getReadPerformanceCounter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13533, "Length": 233, "Cover_Rate": 0.6401098901098901, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_pminsb512_mask", "(", "(", "__v64qi", ")", "__A", ",", "(", "__v64qi", ")", "__B", ",", "(", "__v64qi", ")", "__W", ",", "(", "__mmask64", ")", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin", "Func": "_mm512_mask_min_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13534, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "INSN_P", "(", "seq", ")", ")", "{", "insn", "=", "seq", ";", "while", "(", "insn", "!=", "NULL_RTX", ")", "{", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ";", "}", "seq", "=", "emit_insn", "(", "seq", ")", ";", "}", "else", "{", "seq", "=", "emit_insn", "(", "seq", ")", ";", "RTX_FRAME_RELATED_P", "(", "seq", ")", "=", "<NUM_LIT>", ";", "}", "return", "seq", ";"], "ground_truth": ["}"], "File": "alpha", "Func": "set_frame_related_p", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13535, "Length": 63, "Cover_Rate": 0.6631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "MFI", ".", "hasCalls", "(", ")", "&&", "!", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", "->", "isEntryFunction", "(", ")", ")", "{", "return", "MFI", ".", "getStackSize", "(", ")", "!=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "SIFrameLowering1", "Func": "hasFP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13536, "Length": 56, "Cover_Rate": 0.49557522123893805, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "KillFlag", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "KillFlag", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "KillFlag", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "KillFlag", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "KillFlag", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "HasAlloca", ")", "SlotAlign", "=", "HFI", ".", "getStackAlignment", "(", ")", ";", "unsigned", "Opc", "=", "SlotAlign", "<", "RegAlign", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MachineMemOperand", "*", "MMOA", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "SlotAlign", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "KillFlag", ")", ".", "addMemOperand", "(", "MMOA", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "HasAlloca", ")", "SlotAlign", "=", "HFI", ".", "getStackAlignment", "(", ")", ";", "unsigned", "Opc", "=", "SlotAlign", "<", "RegAlign", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MachineMemOperand", "*", "MMOA", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "SlotAlign", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "KillFlag", ")", ".", "addMemOperand", "(", "MMOA", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "HexagonInstrInfo20", "Func": "storeRegToStackSlot", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13537, "Length": 442, "Cover_Rate": 0.6852713178294574, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_pmovqd128_mask", "(", "(", "__v2di", ")", "__A", ",", "(", "__v4si", ")", "_mm_setzero_si128", "(", ")", ",", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_maskz_cvtepi64_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13538, "Length": 22, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TT", ".", "isOSWindows", "(", ")", ")", "{", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "x86_64", ")", "{", "addPass", "(", "createCFGuardDispatchPass", "(", ")", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "X86TargetMachine130", "Func": "addIRPasses", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13539, "Length": 32, "Cover_Rate": 0.32323232323232326, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasAtomicFaddInsts", "(", ")", "const", "{"], "ground_truth": ["return", "HasAtomicFaddRtnInsts", "||", "HasAtomicFaddNoRtnInsts", ";"], "File": "GCNSubtarget7", "Func": "hasAtomicFaddInsts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13540, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "PrintSwitchToSection", "(", "const", "MCAsmInfo", "&", "MAI", ",", "raw_ostream", "&", "OS", ",", "const", "MCExpr", "*", "Subsection", ")", "const", "override", "{"], "ground_truth": ["}"], "File": "TGSISection", "Func": "PrintSwitchToSection", "Target": "TGSI", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13541, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetLowering", "::", "AtomicExpansionKind", "<ISA_LIT>TargetLowering", "::", "shouldExpandAtomicStoreInIR", "(", "StoreInst", "*", "SI", ")", "const", "{"], "ground_truth": ["return", "SI", "->", "getValueOperand", "(", ")", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ">", "<NUM_LIT>", "?", "AtomicExpansionKind", "::", "Expand", ":", "AtomicExpansionKind", "::", "None", ";"], "File": "HexagonISelLowering48", "Func": "shouldExpandAtomicStoreInIR", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13542, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "regno", ">=", "CSKY_FIRST_VFP_REGNUM", "&&", "!", "CSKY_TARGET_ARCH", "(", "CK803", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["else", "return", "CSKY_NUM_REGS", "(", "mode", ")", ";"], "File": "csky", "Func": "csky_hard_regno_nregs", "Target": "csky", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13543, "Length": 22, "Cover_Rate": 0.6111111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "DelJmp", "(", "tm", ")", ";"], "ground_truth": ["}"], "File": "P2DelUselessJMP", "Func": "createP2DelJmpPass", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13544, "Length": 8, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AMDGPUInstPrinter", "(", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ")", ":", "MCInstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter", "Func": "AMDGPUInstPrinter", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13545, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOTPCREL32_LO", ":", "return", "ELF", "::", "R_<ISA_LIT>_GOTPCREL32_LO", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOTPCREL32_HI", ":", "return", "ELF", "::", "R_<ISA_LIT>_GOTPCREL32_HI", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_REL32_LO", ":", "return", "ELF", "::", "R_<ISA_LIT>_REL32_LO", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_REL32_HI", ":", "return", "ELF", "::", "R_<ISA_LIT>_REL32_HI", ";", "}", "switch", "(", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "break", ";", "case", "FK_PCRel_4", ":"], "ground_truth": ["return", "ELF", "::", "R_<ISA_LIT>_REL32", ";"], "File": "AMDGPUELFObjectWriter16", "Func": "getRelocType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13546, "Length": 62, "Cover_Rate": 0.32978723404255317, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "TargetFrameLowering", "*", "getFrameLowering", "(", ")", "const", "{"], "ground_truth": ["return", "&", "FrameLowering", ";"], "File": "TeeRISCTargetMachine", "Func": "getFrameLowering", "Target": "TeeRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13547, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Operand", "::", "Ptr", "<ISA_LIT>AsmParser", "::", "defaultMubufOffset", "(", ")", "const", "{"], "ground_truth": ["return", "<ISA_LIT>Operand", "::", "CreateImm", "(", "<NUM_LIT>", ",", "SMLoc", "(", ")", ",", "<ISA_LIT>Operand", "::", "ImmTyOffset", ")", ";"], "File": "AMDGPUAsmParser52", "Func": "defaultMubufOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13548, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "EltSz", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "EltSz", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "M", ".", "size", "(", ")", "!=", "NumElts", "&&", "M", ".", "size", "(", ")", "!=", "NumElts", "*", "<NUM_LIT>", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "M", ".", "size", "(", ")", ";", "i", "+=", "NumElts", ")", "{", "WhichResult", "=", "M", "[", "i", "]", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "<", "NumElts", ";", "j", "+=", "<NUM_LIT>", ")", "{", "if", "(", "(", "M", "[", "i", "+", "j", "]", ">=", "<NUM_LIT>", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "j", "]", "!=", "j", "+", "WhichResult", ")", "||", "(", "M", "[", "i", "+", "j", "+", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "j", "+", "<NUM_LIT>", "]", "!=", "j", "+", "WhichResult", ")", ")", "return", "false", ";", "}", "}"], "ground_truth": ["if", "(", "M", ".", "size", "(", ")", "==", "NumElts", "*", "<NUM_LIT>", ")", "WhichResult", "=", "<NUM_LIT>", ";"], "File": "ARMISelLowering147", "Func": "isVTRN_v_undef_Mask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13549, "Length": 180, "Cover_Rate": 0.8910891089108911, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "CurrVT", "!=", "VT", ")", "{", "int", "CurrScalarSizeInBits", "=", "CurrVT", ".", "getScalarSizeInBits", "(", ")", ";", "int", "CurrNumElts", "=", "CurrVT", ".", "getVectorNumElements", "(", ")", ";", "MVT", "NextSVT", "=", "<STR_LIT>", "(", "CurrScalarSizeInBits", "*", "<NUM_LIT>", ")", ";", "MVT", "NextVT", "=", "<STR_LIT>", "(", "NextSVT", ",", "CurrNumElts", "/", "<NUM_LIT>", ")", ";", "SDValue", "Shift", "=", "DAG", ".", "getConstant", "(", "CurrScalarSizeInBits", ",", "DL", ",", "NextVT", ")", ";", "SDValue", "HiZ", "=", "DAG", ".", "getSetCC", "(", "DL", ",", "CurrVT", ",", "DAG", ".", "getBitcast", "(", "CurrVT", ",", "Op0", ")", ",", "DAG", ".", "getBitcast", "(", "CurrVT", ",", "Zero", ")", ",", "<STR_LIT>", ")", ";", "HiZ", "=", "DAG", ".", "getBitcast", "(", "NextVT", ",", "HiZ", ")", ";", "SDValue", "ResNext", "=", "Res", "=", "DAG", ".", "getBitcast", "(", "NextVT", ",", "Res", ")", ";", "SDValue", "R0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "NextVT", ",", "ResNext", ",", "Shift", ")", ";", "SDValue", "R1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "NextVT", ",", "HiZ", ",", "Shift", ")", ";", "R1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "NextVT", ",", "ResNext", ",", "R1", ")", ";"], "ground_truth": ["Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "NextVT", ",", "R0", ",", "R1", ")", ";"], "File": "X86ISelLowering148", "Func": "LowerVectorCTLZInRegLUT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13550, "Length": 188, "Cover_Rate": 0.32525951557093424, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "CreateImm", "(", "const", "MCExpr", "*", "Val", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "auto", "Op", "=", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "k_Immediate", ")", ";", "Op", "->", "Imm", ".", "Val", "=", "Val", ";", "Op", "->", "StartLoc", "=", "S", ";"], "ground_truth": ["Op", "->", "EndLoc", "=", "E", ";"], "File": "ARMAsmParser (2)2", "Func": "CreateImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13551, "Length": 52, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>SEInstrInfo", "::", "expandRetRA", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MipsSEInstrInfo25", "Func": "expandRetRA", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13552, "Length": 40, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", ";", "MachineInstrBuilder", "Inst32", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "Op32", ")", ")", ";", "int", "Op32DstIdx", "=", "<STR_LIT>", "(", "Op32", ",", "<STR_LIT>", "::", "vdst", ")", ";", "if", "(", "Op32DstIdx", "!=", "-", "<NUM_LIT>", ")", "{", "Inst32", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "assert", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "}", "Inst32", ".", "add", "(", "*", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "src0", ")", ")", ";", "const", "MachineOperand", "*", "Src1", "=", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "src1", ")", ";", "if", "(", "Src1", ")", "Inst32", ".", "add", "(", "*", "Src1", ")", ";", "const", "MachineOperand", "*", "Src2", "=", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "src2", ")", ";", "if", "(", "Src2", ")", "{", "int", "Op32Src2Idx", "=", "<STR_LIT>", "(", "Op32", ",", "<STR_LIT>", "::", "src2", ")", ";", "if", "(", "Op32Src2Idx", "!=", "-", "<NUM_LIT>", ")", "{", "Inst32", ".", "add", "(", "*", "Src2", ")", ";", "}", "else", "{", "copyFlagsToImplicitVCC", "(", "*", "Inst32", ",", "*", "Src2", ")", ";", "}"], "ground_truth": ["}"], "File": "SIInstrInfo1", "Func": "buildShrunkInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13553, "Length": 189, "Cover_Rate": 0.84375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "SDValue", "Shift", "=", "lowerVectorShuffleAsShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "SDValue", "Rotate", "=", "lowerVectorShuffleAsByteRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleAsRepeatedMaskAndLanePermute", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "V2", ".", "isUndef", "(", ")", ")", "{", "if", "(", "is128BitLaneCrossingShuffleMask", "(", "<STR_LIT>", ",", "Mask", ")", ")", "return", "lowerVectorShuffleAsLanePermuteAndBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ",", "Subtarget", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RepeatedMask", ";", "if", "(", "is128BitLaneRepeatedShuffleMask", "(", "<STR_LIT>", ",", "Mask", ",", "RepeatedMask", ")", ")", "{", "return", "lowerV8I16GeneralSingleInputVectorShuffle", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "RepeatedMask", ",", "Subtarget", ",", "DAG", ")", ";", "}", "}", "if", "(", "SDValue", "PSHUFB", "=", "lowerVectorShuffleWithPSHUFB", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "PSHUFB", ";", "if", "(", "Subtarget", ".", "hasBWI", "(", ")", "&&", "Subtarget", ".", "hasVLX", "(", ")", ")", "return", "lowerVectorShuffleWithPERMV", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ";", "if", "(", "SDValue", "Result", "=", "lowerVectorShuffleByMerging128BitLanes", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Result", ";"], "ground_truth": ["return", "lowerVectorShuffleAsSplitOrBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ";"], "File": "X86ISelLowering71", "Func": "lowerV16I16VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13554, "Length": 272, "Cover_Rate": 0.576271186440678, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "const", "<ISA_LIT>MCExpr", "*", "SymbolRefExpr", "=", "dyn_cast", "<", "<ISA_LIT>MCExpr", ">", "(", "Op", ".", "getImm", "(", ")", ")", ")", "return", "SymbolRefExpr", "->", "getKind", "(", ")", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ";", "if", "(", "const", "MCBinaryExpr", "*", "BinaryExpr", "=", "dyn_cast", "<", "MCBinaryExpr", ">", "(", "Op", ".", "getImm", "(", ")", ")", ")", "{", "const", "<ISA_LIT>MCExpr", "*", "LHSSymbolRefExpr", "=", "dyn_cast", "<", "<ISA_LIT>MCExpr", ">", "(", "BinaryExpr", "->", "getLHS", "(", ")", ")", ";"], "ground_truth": ["return", "(", "LHSSymbolRefExpr", "&&", "LHSSymbolRefExpr", "->", "getKind", "(", ")", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ")", ";"], "File": "LanaiAsmParser (2)", "Func": "shouldBeSls", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13555, "Length": 82, "Cover_Rate": 0.5578231292517006, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "mips_final_prescan_insn", "(", "rtx_insn", "*", "insn", ",", "rtx", "*", "opvec", ",", "int", "noperands", ")", "{", "if", "(", "mips_need_noat_wrapper_p", "(", "insn", ",", "opvec", ",", "noperands", ")", ")", "mips_push_asm_switch", "(", "&", "mips_noat", ")", ";"], "ground_truth": ["}"], "File": "mips4", "Func": "mips_final_prescan_insn", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13556, "Length": 33, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vhcaddq_rot270_s32", "(", "int32x4_t", "__a", ",", "int32x4_t", "__b", ")", "{"], "ground_truth": ["return", "__builtin_mve_vhcaddq_rot270_sv4si", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "mve___arm_vhcaddq_rot270_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13557, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vmaxq_m_uv8hi", "(", "__arm_vuninitializedq_u16", "(", ")", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vmaxq_x_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13558, "Length": 15, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmul_p8", "(", "poly8x8_t", "__a", ",", "poly8x8_t", "__b", ")", "{", "return", "(", "poly8x8_t", ")", "__builtin_aarch64_pmulv8qi", "(", "(", "int8x8_t", ")", "__a", ",", "(", "int8x8_t", ")", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vmul_p8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13559, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint16_t", "Imm", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "if", "(", "Imm", "!=", "<NUM_LIT>", ")", "{", "O", "<<", "(", "(", "OpNo", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "printS16ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter18", "Func": "printOffsetS13", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13560, "Length": 45, "Cover_Rate": 0.6521739130434783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "code", "==", "GTU", ")", "{", "cop0", "=", "force_reg", "(", "mode", ",", "cop0", ")", ";", "switch", "(", "mode", ")", "{", "case", "V16SImode", ":", "case", "V8DImode", ":", "case", "V8SImode", ":", "case", "V4DImode", ":", "case", "V4SImode", ":", "case", "V2DImode", ":", "{", "rtx", "t1", ",", "t2", ",", "mask", ";", "rtx", "(", "*", "gen_sub3", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", ";", "switch", "(", "mode", ")", "{", "case", "V16SImode", ":", "gen_sub3", "=", "gen_subv16si3", ";", "break", ";", "case", "V8DImode", ":", "gen_sub3", "=", "gen_subv8di3", ";", "break", ";", "case", "V8SImode", ":", "gen_sub3", "=", "gen_subv8si3", ";", "break", ";", "case", "V4DImode", ":", "gen_sub3", "=", "gen_subv4di3", ";", "break", ";", "case", "V4SImode", ":", "gen_sub3", "=", "gen_subv4si3", ";", "break", ";", "case", "V2DImode", ":", "gen_sub3", "=", "gen_subv2di3", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "mask", "=", "ix86_build_signbit_mask", "(", "mode", ",", "true", ",", "false", ")", ";", "t1", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_insn", "(", "gen_sub3", "(", "t1", ",", "cop0", ",", "mask", ")", ")", ";", "t2", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_insn", "(", "gen_sub3", "(", "t2", ",", "cop1", ",", "mask", ")", ")", ";", "cop0", "=", "t1", ";", "cop1", "=", "t2", ";", "code", "=", "GT", ";", "}", "break", ";", "case", "V64QImode", ":", "case", "V32HImode", ":", "case", "V32QImode", ":", "case", "V16HImode", ":", "case", "V16QImode", ":", "case", "V8HImode", ":", "x", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "x", ",", "gen_rtx_US_MINUS", "(", "mode", ",", "cop0", ",", "cop1", ")", ")", ")", ";", "cop0", "=", "x", ";", "cop1", "=", "CONST0_RTX", "(", "mode", ")", ";", "code", "=", "EQ", ";"], "ground_truth": ["*", "negate", "=", "!", "*", "negate", ";"], "File": "i3865", "Func": "ix86_expand_int_sse_cmp", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13561, "Length": 255, "Cover_Rate": 0.4427083333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extra", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "REG", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", "&&", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "(", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "+", "<NUM_LIT>", ")", ">=", "<NUM_LIT>", "-", "extra", ")", "&&", "!", "(", "SPE_VECTOR_MODE", "(", "mode", ")", "||", "(", "TARGET_E500_DOUBLE", "&&", "GET_MODE_SIZE", "(", "mode", ")", ">", "UNITS_PER_WORD", ")", ")", ")", "{", "HOST_WIDE_INT", "high_int", ",", "low_int", ";", "rtx", "sum", ";", "low_int", "=", "(", "(", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ")", "^", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "if", "(", "low_int", ">=", "<NUM_LIT>", "-", "extra", ")", "low_int", "=", "<NUM_LIT>", ";", "high_int", "=", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "-", "low_int", ";", "sum", "=", "force_operand", "(", "gen_rtx_PLUS", "(", "Pmode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "high_int", ")", ")", ",", "<NUM_LIT>", ")", ";", "return", "plus_constant", "(", "Pmode", ",", "sum", ",", "low_int", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "REG", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "!=", "CONST_INT", "&&", "GET_MODE_NUNITS", "(", "mode", ")", "==", "<NUM_LIT>", "&&", "(", "GET_MODE_SIZE", "(", "mode", ")", "<=", "UNITS_PER_WORD", "||", "(", "(", "TARGET_HARD_FLOAT", "&&", "TARGET_FPRS", "&&", "TARGET_DOUBLE_FLOAT", ")", "&&", "(", "mode", "==", "DFmode", "||", "mode", "==", "DDmode", ")", ")", ")", "&&", "!", "avoiding_indexed_address_p", "(", "mode", ")", ")", "{", "return", "gen_rtx_PLUS", "(", "Pmode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "force_reg", "(", "Pmode", ",", "force_operand", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", ";", "}", "else", "if", "(", "SPE_VECTOR_MODE", "(", "mode", ")", "||", "(", "TARGET_E500_DOUBLE", "&&", "GET_MODE_SIZE", "(", "mode", ")", ">", "UNITS_PER_WORD", ")", ")", "{", "if", "(", "mode", "==", "DImode", ")", "return", "x", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", ")", "{", "rtx", "op1", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "rtx", "op2", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "rtx", "y", ";", "op1", "=", "force_reg", "(", "Pmode", ",", "op1", ")", ";", "if", "(", "GET_CODE", "(", "op2", ")", "!=", "REG", "&&", "(", "GET_CODE", "(", "op2", ")", "!=", "CONST_INT", "||", "!", "SPE_CONST_OFFSET_OK", "(", "INTVAL", "(", "op2", ")", ")", "||", "(", "GET_MODE_SIZE", "(", "mode", ")", ">", "<NUM_LIT>", "&&", "!", "SPE_CONST_OFFSET_OK", "(", "INTVAL", "(", "op2", ")", "+", "<NUM_LIT>", ")", ")", ")", ")", "op2", "=", "force_reg", "(", "Pmode", ",", "op2", ")", ";", "y", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "op1", ",", "op2", ")", ";", "if", "(", "(", "GET_MODE_SIZE", "(", "mode", ")", ">", "<NUM_LIT>", "||", "mode", "==", "DDmode", ")", "&&", "REG_P", "(", "op2", ")", ")", "return", "force_reg", "(", "Pmode", ",", "y", ")", ";"], "ground_truth": ["else", "return", "y", ";"], "File": "rs60004", "Func": "rs6000_legitimize_address", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13562, "Length": 457, "Cover_Rate": 0.5614250614250614, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "SDValue", "getImm", "(", "const", "SDNode", "*", "Node", ",", "unsigned", "Imm", ")", "{", "return", "CurDAG", "->", "getTargetConstant", "(", "Imm", ",", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "KudeyarISelDAGToDAG", "Func": "getImm", "Target": "Kudeyar", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13563, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Subtarget", ".", "hasSSE42", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "emitPCMPSTRM", "(", "MI", ",", "BB", ",", "Subtarget", ".", "getInstrInfo", "(", ")", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "assert", "(", "Subtarget", ".", "hasSSE42", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "emitPCMPSTRI", "(", "MI", ",", "BB", ",", "Subtarget", ".", "getInstrInfo", "(", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "emitMonitor", "(", "MI", ",", "BB", ",", "Subtarget", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitMonitor", "(", "MI", ",", "BB", ",", "Subtarget", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitClzero", "(", "&", "MI", ",", "BB", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "emitWRPKRU", "(", "MI", ",", "BB", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "emitRDPKRU", "(", "MI", ",", "BB", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "emitXBegin", "(", "MI", ",", "BB", ",", "Subtarget", ".", "getInstrInfo", "(", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "EmitVAStartSaveXMMRegsWithCustomInserter", "(", "MI", ",", "BB", ")", ";", "case", "<STR_LIT>", ":", "return", "EmitVAARG64WithCustomInserter", "(", "MI", ",", "BB", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "emitEHSjLjSetJmp", "(", "MI", ",", "BB", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "emitEHSjLjLongJmp", "(", "MI", ",", "BB", ")", ";", "case", "<STR_LIT>", ":", "return", "EmitSjLjDispatchBlock", "(", "MI", ",", "BB", ")", ";", "case", "TargetOpcode", "::", "STATEPOINT", ":", "return", "emitPatchPoint", "(", "MI", ",", "BB", ")", ";", "case", "TargetOpcode", "::", "STACKMAP", ":", "case", "TargetOpcode", "::", "PATCHPOINT", ":", "return", "emitPatchPoint", "(", "MI", ",", "BB", ")", ";", "case", "TargetOpcode", "::", "PATCHABLE_EVENT_CALL", ":", "return", "BB", ";", "case", "<STR_LIT>", ":", "{", "const", "<ISA_LIT>RegisterInfo", "*", "TRI", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "if", "(", "!", "Subtarget", ".", "is32Bit", "(", ")", "||", "!", "TRI", "->", "hasBasePointer", "(", "*", "MF", ")", ")", "return", "BB", ";", "assert", "(", "TRI", "->", "getBaseRegister", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MVT", "SPTy", "=", "getPointerTy", "(", "MF", "->", "getDataLayout", "(", ")", ")", ";", "const", "TargetRegisterClass", "*", "AddrRegClass", "=", "getRegClassFor", "(", "SPTy", ")", ";", "unsigned", "computedAddrVReg", "=", "MRI", ".", "createVirtualRegister", "(", "AddrRegClass", ")", ";", "<ISA_LIT>AddressMode", "AM", "=", "getAddressFromInstr", "(", "&", "MI", ",", "<NUM_LIT>", ")", ";", "if", "(", "AM", ".", "IndexReg", "==", "<STR_LIT>", ")", "return", "BB", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "(", "MI", ")", ";", "while", "(", "MBBI", "->", "definesRegister", "(", "<STR_LIT>", ")", "||", "MBBI", "->", "definesRegister", "(", "<STR_LIT>", ")", "||", "MBBI", "->", "definesRegister", "(", "<STR_LIT>", ")", "||", "MBBI", "->", "definesRegister", "(", "<STR_LIT>", ")", ")", "--", "MBBI", ";", "addFullAddress", "(", "BuildMI", "(", "*", "BB", ",", "*", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "computedAddrVReg", ")", ",", "AM", ")", ";", "setDirectAddressInInstr", "(", "&", "MI", ",", "<NUM_LIT>", ",", "computedAddrVReg", ")", ";", "return", "BB", ";", "}", "case", "<STR_LIT>", ":", "return", "BB", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "BasePtr", "=", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "!", "BB", "->", "isLiveIn", "(", "BasePtr", ")", ")", "BB", "->", "addLiveIn", "(", "BasePtr", ")", ";"], "File": "X86ISelLowering143", "Func": "EmitInstrWithCustomInserter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13564, "Length": 500, "Cover_Rate": 0.3080714725816389, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_cvtepi32_epi64", "(", "__m128i", "__W", ",", "__mmask8", "__U", ",", "__m128i", "__X", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_pmovsxdq128_mask", "(", "(", "__v4si", ")", "__X", ",", "(", "__v2di", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_mask_cvtepi32_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13565, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "CountReg", "=", "Start", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "auto", "IsMoveLR", "=", "[", "&", "CountReg", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "CountReg", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<STR_LIT>", ";", "}", ";", "MachineBasicBlock", "*", "MBB", "=", "Start", "->", "getParent", "(", ")", ";", "if", "(", "auto", "*", "LRDef", "=", "RDA", ".", "getUniqueReachingMIDef", "(", "Start", ",", "<STR_LIT>", ")", ")", "if", "(", "IsMoveLR", "(", "LRDef", ")", "&&", "RDA", ".", "hasSameReachingDef", "(", "Start", ",", "LRDef", ",", "CountReg", ")", ")", "return", "LRDef", ";", "if", "(", "auto", "*", "LRDef", "=", "RDA", ".", "getLocalLiveOutMIDef", "(", "MBB", ",", "<STR_LIT>", ")", ")", "if", "(", "IsMoveLR", "(", "LRDef", ")", "&&", "RDA", ".", "hasSameReachingDef", "(", "Start", ",", "LRDef", ",", "CountReg", ")", ")", "return", "LRDef", ";", "return", "RDA", ".", "isSafeToDefRegAt", "(", "Start", ",", "<STR_LIT>", ")", "?", "Start", ":", "nullptr", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops10", "Func": "isSafeToDefineLR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13566, "Length": 174, "Cover_Rate": 0.8130841121495327, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Cvt", ")", ")", ";", "}", "return", ";", "}", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "if", "(", "SDValue", "Res", "=", "LowerINTRIN<ISA_LIT>C_W_CHAIN", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "DAG", ")", ")", "{", "Results", ".", "push_back", "(", "Res", ")", ";", "Results", ".", "push_back", "(", "Res", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "return", ";", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "SDLoc", "SL", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "EVT", "NewVT", "=", "getEquivalentMemType", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ")", ";", "SDValue", "LHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "NewVT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "RHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "NewVT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "EVT", "SelectVT", "=", "NewVT", ";", "if", "(", "NewVT", ".", "bitsLT", "(", "<STR_LIT>", ")", ")", "{", "LHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "LHS", ")", ";", "RHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "RHS", ")", ";", "SelectVT", "=", "<STR_LIT>", ";", "}", "SDValue", "NewSelect", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "SelectVT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "LHS", ",", "RHS", ")", ";", "if", "(", "NewVT", "!=", "SelectVT", ")", "NewSelect", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "NewVT", ",", "NewSelect", ")", ";", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VT", ",", "NewSelect", ")", ")", ";", "return", ";", "}", "case", "<STR_LIT>", ":", "{", "if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "<STR_LIT>", ")", "break", ";", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "BC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "BC", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "SL", ",", "<STR_LIT>", ")", ")", ";", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Op", ")", ")", ";", "return", ";", "}", "case", "<STR_LIT>", ":", "{", "if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "<STR_LIT>", ")", "break", ";", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "BC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "BC", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "SL", ",", "<STR_LIT>", ")", ")", ";", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Op", ")", ")", ";", "return", ";", "}", "default", ":", "break", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "ReplaceNodeResults", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13567, "Length": 456, "Cover_Rate": 0.5123595505617977, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BitVector", "<ISA_LIT>RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "Reserved", ";"], "File": "Dcpu16RegisterInfo", "Func": "getReservedRegs", "Target": "Dcpu16", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13568, "Length": 68, "Cover_Rate": 0.9066666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", ";", "if", "(", "VT", "==", "XLenVT", ")", "Opc", "=", "IsSigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opc", "=", "IsSigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "FpToInt", "=", "DAG", ".", "getNode", "(", "Opc", ",", "DL", ",", "XLenVT", ",", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getTargetConstant", "(", "FRM", ",", "DL", ",", "XLenVT", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "FpToInt", ")", ";"], "File": "RISCVISelLowering20", "Func": "performFP_TO_INTCombine", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13569, "Length": 78, "Cover_Rate": 0.308300395256917, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", ";", "auto", "processPredecessors", "=", "[", "&", "]", "(", "MachineBasicBlock", "*", "CurBB", ")", "{", "auto", "beginRoad", "=", "BBInfo", "[", "CurBB", "]", ".", "roadBegin", "(", ")", ";", "assert", "(", "beginRoad", "&&", "<STR_LIT>", ")", ";", "for", "(", "auto", "Pred", ":", "CurBB", "->", "predecessors", "(", ")", ")", "{", "auto", "&", "CurInfo", "=", "BBInfo", "[", "Pred", "]", ";", "auto", "endRoad", "=", "CurInfo", ".", "roadEnd", "(", ")", ";", "assert", "(", "(", "beginRoad", "==", "endRoad", "||", "!", "endRoad", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "endRoad", ")", "{", "CurInfo", ".", "setRoadEnd", "(", "beginRoad", ")", ";", "queueThisRoad", ".", "push_back", "(", "Pred", ")", ";", "if", "(", "!", "CurInfo", ".", "roadBegin", "(", ")", ")", "queueNextRoads", ".", "push_back", "(", "Pred", ")", ";", "}", "}", "}", ";", "do", "{", "while", "(", "!", "queueThisRoad", ".", "empty", "(", ")", ")", "{", "auto", "CurBB", "=", "queueThisRoad", ".", "front", "(", ")", ";", "queueThisRoad", ".", "pop_front", "(", ")", ";", "auto", "&", "CurInfo", "=", "BBInfo", "[", "CurBB", "]", ";", "if", "(", "CurInfo", ".", "roadBegin", "(", ")", "==", "curRoad", ")", "processPredecessors", "(", "CurBB", ")", ";", "if", "(", "CurInfo", ".", "roadEnd", "(", ")", "==", "curRoad", ")", "processSuccessors", "(", "CurBB", ")", ";", "}"], "ground_truth": ["++", "curRoad", ";"], "File": "TVMStackModel", "Func": "prepareRoads", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13570, "Length": 187, "Cover_Rate": 0.352165725047081, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Addr", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "{", "return", "false", ";", "}", "Base", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["Offset", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "AMDILISelDAGToDAG4", "Func": "SelectADDRReg", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13571, "Length": 49, "Cover_Rate": 0.6447368421052632, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Entry", ".", "Node", "=", "Argument", ";", "Entry", ".", "Ty", "=", "(", "Type", "*", ")", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "Chain", ")", ".", "setLibCallee", "(", "CallingConv", "::", "C", ",", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "DAG", ".", "getExternalFunctionSymbol", "(", "<STR_LIT>", ")", ",", "std", "::", "move", "(", "Args", ")", ")", ";"], "ground_truth": ["std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "CLI", ")", ";"], "File": "ARMISelLowering95", "Func": "LowerToTLSGeneralDynamicModel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13572, "Length": 101, "Cover_Rate": 0.3042168674698795, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";", "}", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "return", "<STR_LIT>", ";", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "return", "<STR_LIT>", ";", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "return", "<STR_LIT>", ";", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "NVPTXRegisterInfo2", "Func": "getNVPTXRegClassStr", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13573, "Length": 54, "Cover_Rate": 0.38848920863309355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "long", "long", "res", ";"], "ground_truth": ["__asm__", "__volatile__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "res", ")", ":", "<STR_LIT>", "(", "mm", ")", ",", "<STR_LIT>", "(", "s", ")", ")", ";"], "File": "sshmedia", "Func": "sh_media_GETCFG", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13574, "Length": 26, "Cover_Rate": 0.5652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>16TargetLowering", "::", "allowsUnalignedMemoryAccesses", "(", "EVT", "VT", ",", "bool", "*", "Fast", ")", "const", "{"], "ground_truth": ["return", "false", ";"], "File": "Mips16ISelLowering", "Func": "allowsUnalignedMemoryAccesses", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13575, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "MBB", "=", "Worklist", ".", "pop_back_val", "(", ")", ";", "if", "(", "MBB", "==", "End", "||", "!", "Visited", ".", "insert", "(", "MBB", ")", ".", "second", ")", "continue", ";", "for", "(", "auto", "&", "Term", ":", "MBB", "->", "terminators", "(", ")", ")", "if", "(", "TII", "->", "isKillTerminator", "(", "Term", ".", "getOpcode", "(", ")", ")", ")", "return", "true", ";", "Worklist", ".", "append", "(", "MBB", "->", "succ_begin", "(", ")", ",", "MBB", "->", "succ_end", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow11", "Func": "hasKill", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13576, "Length": 74, "Cover_Rate": 0.5362318840579711, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Error", "(", "Loc", ",", "Twine", "(", "DepCtrName", ",", "<STR_LIT>", ")", ")", ";", "return", ";", "case", "OPR_ID_DUPLICATE", ":", "Error", "(", "Loc", ",", "Twine", "(", "<STR_LIT>", ",", "DepCtrName", ")", ")", ";", "return", ";"], "ground_truth": ["case", "OPR_VAL_INVALID", ":"], "File": "AMDGPUAsmParser36", "Func": "depCtrError", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13577, "Length": 34, "Cover_Rate": 0.35051546391752575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", ";", "if", "(", "isABI", ")", "{", "if", "(", "Ty", "->", "isFloatingPointTy", "(", ")", "||", "Ty", "->", "isIntegerTy", "(", ")", ")", "{", "unsigned", "size", "=", "<NUM_LIT>", ";", "if", "(", "const", "IntegerType", "*", "ITy", "=", "dyn_cast", "<", "IntegerType", ">", "(", "Ty", ")", ")", "{", "size", "=", "ITy", "->", "getBitWidth", "(", ")", ";", "if", "(", "size", "<", "<NUM_LIT>", ")", "size", "=", "<NUM_LIT>", ";", "}", "else", "{", "assert", "(", "Ty", "->", "isFloatingPointTy", "(", ")", "&&", "<STR_LIT>", ")", ";", "size", "=", "Ty", "->", "getPrimitiveSizeInBits", "(", ")", ";", "}", "O", "<<", "<STR_LIT>", "<<", "size", "<<", "<STR_LIT>", ";", "}", "else", "if", "(", "isa", "<", "PointerType", ">", "(", "Ty", ")", ")", "{", "O", "<<", "<STR_LIT>", "<<", "TLI", "->", "getPointerTy", "(", ")", ".", "getSizeInBits", "(", ")", "<<", "<STR_LIT>", ";", "}", "else", "if", "(", "(", "Ty", "->", "getTypeID", "(", ")", "==", "Type", "::", "StructTyID", ")", "||", "isa", "<", "VectorType", ">", "(", "Ty", ")", ")", "{", "unsigned", "totalsz", "=", "TD", "->", "getTypeAllocSize", "(", "Ty", ")", ";", "unsigned", "retAlignment", "=", "<NUM_LIT>", ";", "if", "(", "!", "llvm", "::", "getAlign", "(", "*", "F", ",", "<NUM_LIT>", ",", "retAlignment", ")", ")", "retAlignment", "=", "TD", "->", "getABITypeAlignment", "(", "Ty", ")", ";", "O", "<<", "<STR_LIT>", "<<", "retAlignment", "<<", "<STR_LIT>", "<<", "totalsz", "<<", "<STR_LIT>", ";", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "else", "{", "SmallVector", "<", "EVT", ",", "<NUM_LIT>", ">", "vtparts", ";", "ComputeValueVTs", "(", "*", "TLI", ",", "Ty", ",", "vtparts", ")", ";", "unsigned", "idx", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "vtparts", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "ground_truth": ["unsigned", "elems", "=", "<NUM_LIT>", ";"], "File": "NVPTXAsmPrinter25", "Func": "printReturnValStr", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13578, "Length": 260, "Cover_Rate": 0.5531914893617021, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask32", ")", "__builtin_ia32_pcmpgtw512_mask", "(", "(", "__v32hi", ")", "__A", ",", "(", "__v32hi", ")", "__B", ",", "(", "__mmask32", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin", "Func": "_mm512_cmpgt_epi16_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13579, "Length": 24, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "LowerExternalSymbol", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerJumpTable", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBR_JT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", ")", ";", "return", "SDValue", "(", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", ")", ";"], "File": "WebAssemblyISelLowering", "Func": "LowerOperation", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13580, "Length": 76, "Cover_Rate": 0.37438423645320196, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsOpSigned", ";", "}", "ResultTable", "[", "NumOps", "]", ";", "}", "OpTable", "[", "NumTypes", "]", "=", "{", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "{", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "S", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "S", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "U", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "U", "}", ",", "}", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "Copy", ",", "<STR_LIT>", ",", "S", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "Copy", ",", "<STR_LIT>", ",", "S", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "Copy", ",", "<STR_LIT>", ",", "U", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "Copy", ",", "<STR_LIT>", ",", "U", "}", ",", "}", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "Copy", ",", "<STR_LIT>", ",", "S", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "Copy", ",", "<STR_LIT>", ",", "S", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "Copy", ",", "<STR_LIT>", ",", "U", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "Copy", ",", "<STR_LIT>", ",", "U", "}", ",", "}", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "Copy", ",", "<STR_LIT>", ",", "S", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "Copy", ",", "<STR_LIT>", ",", "S", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "Copy", ",", "<STR_LIT>", ",", "U", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "Copy", ",", "<STR_LIT>", ",", "U", "}", ",", "}", "}", ",", "}", ";", "auto", "OpEntryIt", "=", "llvm", "::", "find_if", "(", "OpTable", ",", "[", "RegTy", "]", "(", "const", "DivRemEntry", "&", "El", ")", "{", "return", "El", ".", "SizeInBits", "==", "RegTy", ".", "getSizeInBits", "(", ")", ";", "}", ")", ";", "if", "(", "OpEntryIt", "==", "std", "::", "end", "(", "OpTable", ")", ")", "return", "false", ";", "unsigned", "OpIndex", ";", "switch", "(", "I", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "TargetOpcode", "::", "G_SDIV", ":", "OpIndex", "=", "<NUM_LIT>", ";", "break", ";", "case", "TargetOpcode", "::", "G_SREM", ":", "OpIndex", "=", "<NUM_LIT>", ";", "break", ";", "case", "TargetOpcode", "::", "G_UDIV", ":", "OpIndex", "=", "<NUM_LIT>", ";", "break", ";", "case", "TargetOpcode", "::", "G_UREM", ":", "OpIndex", "=", "<NUM_LIT>", ";", "break", ";", "}", "const", "DivRemEntry", "&", "TypeEntry", "=", "*", "OpEntryIt", ";", "const", "DivRemEntry", "::", "DivRemResult", "&", "OpEntry", "=", "TypeEntry", ".", "ResultTable", "[", "OpIndex", "]", ";", "const", "TargetRegisterClass", "*", "RegRC", "=", "getRegClass", "(", "RegTy", ",", "*", "RegRB", ")", ";", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "Op1Reg", ",", "*", "RegRC", ",", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "Op2Reg", ",", "*", "RegRC", ",", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "RegRC", ",", "MRI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "TII", ".", "getName", "(", "I", ".", "getOpcode", "(", ")", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "X86InstructionSelector", "Func": "selectDivRem", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13581, "Length": 468, "Cover_Rate": 0.3406113537117904, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "APInt", "One", "(", "SVTBits", ",", "<NUM_LIT>", ")", ";", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElems", ";", "++", "i", ")", "{", "SDValue", "Op", "=", "Amt", "->", "getOperand", "(", "i", ")", ";", "if", "(", "Op", "->", "isUndef", "(", ")", ")", "{", "Elts", ".", "push_back", "(", "Op", ")", ";", "continue", ";", "}", "ConstantSDNode", "*", "ND", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ";", "APInt", "C", "(", "SVTBits", ",", "ND", "->", "getZExtValue", "(", ")", ")", ";", "uint64_t", "ShAmt", "=", "C", ".", "getZExtValue", "(", ")", ";", "if", "(", "ShAmt", ">=", "SVTBits", ")", "{", "Elts", ".", "push_back", "(", "DAG", ".", "getUNDEF", "(", "SVT", ")", ")", ";", "continue", ";", "}", "Elts", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "One", ".", "shl", "(", "ShAmt", ")", ",", "dl", ",", "SVT", ")", ")", ";", "}", "return", "DAG", ".", "getBuildVector", "(", "VT", ",", "dl", ",", "Elts", ")", ";", "}", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "Amt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Amt", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ")", ";", "Amt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Amt", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ")", ";", "Amt", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Amt", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Amt", ")", ";", "}", "if", "(", "VT", "==", "<STR_LIT>", "&&", "!", "Subtarget", ".", "hasAVX2", "(", ")", ")", "{", "SDValue", "Z", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "getUnpackl", "(", "DAG", ",", "dl", ",", "VT", ",", "Amt", ",", "Z", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "getUnpackh", "(", "DAG", ",", "dl", ",", "VT", ",", "Amt", ",", "Z", ")", ")", ";", "Lo", "=", "convertShiftLeftToScale", "(", "Lo", ",", "dl", ",", "Subtarget", ",", "DAG", ")", ";", "Hi", "=", "convertShiftLeftToScale", "(", "Hi", ",", "dl", ",", "Subtarget", ",", "DAG", ")", ";", "if", "(", "Subtarget", ".", "hasSSE41", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Lo", ",", "Hi", ")", ";", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "DAG", ".", "getBitcast", "(", "VT", ",", "Lo", ")", ",", "DAG", ".", "getBitcast", "(", "VT", ",", "Hi", ")", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering (2)6", "Func": "convertShiftLeftToScale", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13582, "Length": 412, "Cover_Rate": 0.7450271247739603, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_mve_vst2qv8hi", "(", "(", "__builtin_neon_hi", "*", ")", "__addr", ",", "__rv", ".", "__o", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vst2q_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13583, "Length": 14, "Cover_Rate": 0.34146341463414637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>CCState", "(", "const", "llvm", "::", "Function", "&", "F", ",", "CallingConv", "::", "ID", "CC", ",", "bool", "IsVarArg", ",", "MachineFunction", "&", "MF", ",", "SmallVectorImpl", "<", "CCValAssign", ">", "&", "Locs", ",", "LLVMContext", "&", "C", ")", ":", "CCState", "(", "CC", ",", "IsVarArg", ",", "MF", ",", "Locs", ",", "C", ")", ",", "F", "(", "F", ")", "{"], "ground_truth": ["}"], "File": "M68kCallingConv3", "Func": "M68kCCState", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13584, "Length": 52, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "RVLocs", "[", "i", "]", ".", "getLocReg", "(", ")", ",", "RVLocs", "[", "i", "]", ".", "getLocVT", "(", ")", ",", "InFlag", ")", ";", "Chain", "=", "Val", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "Val", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "if", "(", "RVLocs", "[", "i", "]", ".", "getValVT", "(", ")", "!=", "RVLocs", "[", "i", "]", ".", "getLocVT", "(", ")", ")", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "RVLocs", "[", "i", "]", ".", "getValVT", "(", ")", ",", "Val", ")", ";", "InVals", ".", "push_back", "(", "Val", ")", ";", "}"], "ground_truth": ["return", "Chain", ";"], "File": "MipsISelLowering62", "Func": "LowerCallResult", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13585, "Length": 103, "Cover_Rate": 0.412, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "nios2_expand_custom_builtin", "(", "tree", "exp", ",", "unsigned", "int", "index", ",", "rtx", "target", ")", "{", "bool", "has_target_p", "=", "(", "TREE_TYPE", "(", "exp", ")", "!=", "void_type_node", ")", ";", "machine_mode", "tmode", "=", "VOIDmode", ";", "int", "nargs", ",", "argno", ";", "rtx", "value", ",", "insn", ",", "unspec_args", "[", "<NUM_LIT>", "]", ";", "tree", "arg", ";", "if", "(", "has_target_p", ")", "{", "tmode", "=", "TYPE_MODE", "(", "TREE_TYPE", "(", "exp", ")", ")", ";", "if", "(", "!", "target", "||", "GET_MODE", "(", "target", ")", "!=", "tmode", "||", "!", "REG_P", "(", "target", ")", ")", "target", "=", "gen_reg_rtx", "(", "tmode", ")", ";", "}", "nargs", "=", "call_expr_nargs", "(", "exp", ")", ";"], "ground_truth": ["for", "(", "argno", "=", "<NUM_LIT>", ";", "argno", "<", "nargs", ";", "argno", "++", ")", "{"], "File": "nios23", "Func": "nios2_expand_custom_builtin", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13586, "Length": 112, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "false", ";", "}", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Addr", ")", ")", "{", "ConstantSDNode", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "CN", "->", "getZExtValue", "(", ")", ",", "Addr", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "Addr", ",", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "SHUXIISelDAGToDAG", "Func": "SelectAddr", "Target": "SHUXI", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13587, "Length": 95, "Cover_Rate": 0.48717948717948717, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Vec", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "SubVec", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Idx", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Idx", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "IdxVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "Idx", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "IdxVal", "==", "<NUM_LIT>", "&&", "Vec", ".", "isUndef", "(", ")", ")", "return", "Op", ";", "MVT", "OpVT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "MVT", "SubVecVT", "=", "SubVec", ".", "getSimpleValueType", "(", ")", ";", "unsigned", "NumElems", "=", "OpVT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "SubVecNumElems", "=", "SubVecVT", ".", "getVectorNumElements", "(", ")", ";", "assert", "(", "IdxVal", "+", "SubVecNumElems", "<=", "NumElems", "&&", "IdxVal", "%", "SubVecVT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MVT", "MinVT", "=", "Subtarget", ".", "hasDQI", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MVT", "WideOpVT", "=", "OpVT", ";", "if", "(", "OpVT", ".", "getSizeInBits", "(", ")", "<", "MinVT", ".", "getStoreSizeInBits", "(", ")", ")", "WideOpVT", "=", "MinVT", ";", "SDValue", "ZeroIdx", "=", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ";", "SDValue", "Undef", "=", "DAG", ".", "getUNDEF", "(", "WideOpVT", ")", ";", "SDValue", "WideSubVec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "WideOpVT", ",", "Undef", ",", "SubVec", ",", "ZeroIdx", ")", ";", "auto", "ExtractSubVec", "=", "[", "&", "]", "(", "SDValue", "V", ")", "{", "return", "(", "WideOpVT", "==", "OpVT", ")", "?", "V", ":", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "V", ",", "ZeroIdx", ")", ";", "}", ";", "if", "(", "Vec", ".", "isUndef", "(", ")", ")", "{", "if", "(", "IdxVal", "!=", "<NUM_LIT>", ")", "{", "SDValue", "ShiftBits", "=", "DAG", ".", "getConstant", "(", "IdxVal", ",", "dl", ",", "<STR_LIT>", ")", ";", "WideSubVec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "WideOpVT", ",", "WideSubVec", ",", "ShiftBits", ")", ";", "}", "return", "ExtractSubVec", "(", "WideSubVec", ")", ";", "}", "if", "(", "<STR_LIT>", "(", "Vec", ".", "getNode", "(", ")", ")", ")", "{", "NumElems", "=", "WideOpVT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "ShiftLeft", "=", "NumElems", "-", "SubVecNumElems", ";", "unsigned", "ShiftRight", "=", "NumElems", "-", "SubVecNumElems", "-", "IdxVal", ";", "Vec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "WideOpVT", ",", "WideSubVec", ",", "DAG", ".", "getConstant", "(", "ShiftLeft", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "Vec", "=", "ShiftRight", "?", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "WideOpVT", ",", "Vec", ",", "DAG", ".", "getConstant", "(", "ShiftRight", ",", "dl", ",", "<STR_LIT>", ")", ")", ":", "Vec", ";", "return", "ExtractSubVec", "(", "Vec", ")", ";", "}", "if", "(", "IdxVal", "==", "<NUM_LIT>", ")", "{", "SDValue", "ShiftBits", "=", "DAG", ".", "getConstant", "(", "SubVecNumElems", ",", "dl", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["Vec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "WideOpVT", ",", "Undef", ",", "Vec", ",", "ZeroIdx", ")", ";"], "File": "X86ISelLowering (3)", "Func": "insert1BitVector", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13588, "Length": 442, "Cover_Rate": 0.5483870967741935, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>16RegisterInfo", "::", "requiresFrameIndexScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "Mips16RegisterInfo11", "Func": "requiresFrameIndexScavenging", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13589, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PassConfig", "::", "addPreLegalizeMachineIR", "(", ")", "{", "addPass", "(", "create<ISA_LIT>Combiner", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "MOSTargetMachine", "Func": "addPreLegalizeMachineIR", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13590, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "assert", "(", "MF", ".", "getFrameInfo", "(", ")", "->", "getObjectSize", "(", "FrameIdx", ")", ">=", "RC", "->", "getSize", "(", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "Alignment", "=", "std", "::", "max", "<", "uint32_t", ">", "(", "RC", "->", "getSize", "(", ")", ",", "<NUM_LIT>", ")", ";", "bool", "isAligned", "=", "(", "Subtarget", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ">=", "Alignment", ")", "||", "RI", ".", "canRealignStack", "(", "MF", ")", ";", "unsigned", "Opc", "=", "getStoreRegOpcode", "(", "SrcReg", ",", "RC", ",", "isAligned", ",", "Subtarget", ")", ";", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";"], "ground_truth": ["addFrameReference", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opc", ")", ")", ",", "FrameIdx", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ";"], "File": "X86InstrInfo (2)1", "Func": "storeRegToStackSlot", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13591, "Length": 130, "Cover_Rate": 0.7831325301204819, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "return", "FPR", ";"], "ground_truth": ["}"], "File": "PPCISelLowering107", "Func": "GetFPR", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13592, "Length": 31, "Cover_Rate": 0.4246575342465753, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "LowerBRCOND", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBlockAddress", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "LowerGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";"], "File": "MipsISelLowering (2)3", "Func": "LowerOperation", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13593, "Length": 66, "Cover_Rate": 0.3113207547169811, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "<ISA_LIT>AsmPrinter", "::", "getRegType", "(", "unsigned", "RegNo", ")", "const", "{", "const", "TargetRegisterClass", "*", "TRC", "=", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "RegNo", ")", "?", "MRI", "->", "getRegClass", "(", "RegNo", ")", ":", "MRI", "->", "getTargetRegisterInfo", "(", ")", "->", "getMinimalPhysRegClass", "(", "RegNo", ")", ";"], "ground_truth": ["for", "(", "MVT", "T", ":", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ")", "if", "(", "TRC", "->", "hasType", "(", "T", ")", ")", "return", "T", ";"], "File": "WebAssemblyAsmPrinter18", "Func": "getRegType", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13594, "Length": 67, "Cover_Rate": 0.6907216494845361, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isUImm", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "CSKYAsmParser", "Func": "isUImm8Shift3", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13595, "Length": 11, "Cover_Rate": 0.6875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "IsPreserveDIAccessIndexCall", "(", "Call", ",", "CInfo", ")", "||", "AIChain", ".", "find", "(", "Call", ")", "!=", "AIChain", ".", "end", "(", ")", ")", "continue", ";"], "ground_truth": ["traceAICall", "(", "Call", ",", "CInfo", ")", ";"], "File": "BPFAbstractMemberAccess", "Func": "collectAICallChains", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13596, "Length": 32, "Cover_Rate": 0.34408602150537637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Info", "->", "getScratchRSrcReg", "(", ")", "!=", "<STR_LIT>", ")", "MRI", ".", "replaceRegWith", "(", "<STR_LIT>", ",", "Info", "->", "getScratchRSrcReg", "(", ")", ")", ";", "if", "(", "Info", "->", "getFrameOffsetReg", "(", ")", "!=", "<STR_LIT>", ")", "MRI", ".", "replaceRegWith", "(", "<STR_LIT>", ",", "Info", "->", "getFrameOffsetReg", "(", ")", ")", ";", "Info", "->", "limitOccupancy", "(", "MF", ")", ";", "if", "(", "ST", ".", "isWave32", "(", ")", "&&", "!", "MF", ".", "empty", "(", ")", ")", "{", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", ";", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "getFirstNonDebugInstr", "(", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ")", ",", "<STR_LIT>", ")", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "{", "TII", "->", "fixImplicitOperands", "(", "MI", ")", ";", "}", "}", "}", "TargetLoweringBase", "::", "finalizeLowering", "(", "MF", ")", ";"], "ground_truth": ["if", "(", "VGPRReserveforSGPRSpill", "&&", "!", "Info", "->", "VGPRReservedForSGPRSpill", "&&", "!", "Info", "->", "isEntryFunction", "(", ")", "&&", "MF", ".", "getFrameInfo", "(", ")", ".", "hasStackObjects", "(", ")", ")", "Info", "->", "reserveVGPRforSGPRSpills", "(", "MF", ")", ";"], "File": "SIISelLowering120", "Func": "finalizeLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13597, "Length": 192, "Cover_Rate": 0.573134328358209, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isReg", "(", ")", "const", "{"], "ground_truth": ["return", "Kind", "==", "Register", ";"], "File": "ARMAsmParser13", "Func": "isReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13598, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "THMToTHMStub", "::", "~", "THMToTHMStub", "(", ")", "{"], "ground_truth": ["}"], "File": "THMToTHMStub", "Func": "~THMToTHMStub", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13599, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BNE", "=", "<STR_LIT>", ";", "BEQ", "=", "<STR_LIT>", ";", "}", "ZERO", "=", "<STR_LIT>", ";", "MOVE", "=", "<STR_LIT>", ";", "}", "else", "{", "LL", "=", "STI", "->", "has<ISA_LIT>64r6", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SC", "=", "STI", "->", "has<ISA_LIT>64r6", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "ZERO", "=", "<STR_LIT>", ";", "BNE", "=", "<STR_LIT>", ";", "BEQ", "=", "<STR_LIT>", ";", "MOVE", "=", "<STR_LIT>", ";", "}", "unsigned", "Dest", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Ptr", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "OldVal", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "NewVal", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Scratch", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", ".", "getBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "loop1MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "loop2MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "++", "BB", ".", "getIterator", "(", ")", ";", "MF", "->", "insert", "(", "It", ",", "loop1MBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loop2MBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "&", "BB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "I", ")", ")", ",", "BB", ".", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "&", "BB", ")", ";", "BB", ".", "addSuccessor", "(", "loop1MBB", ",", "BranchProbability", "::", "getOne", "(", ")", ")", ";", "loop1MBB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "loop1MBB", "->", "addSuccessor", "(", "loop2MBB", ")", ";", "loop1MBB", "->", "normalizeSuccProbs", "(", ")", ";", "loop2MBB", "->", "addSuccessor", "(", "loop1MBB", ")", ";"], "ground_truth": ["loop2MBB", "->", "addSuccessor", "(", "exitMBB", ")", ";"], "File": "MipsExpandPseudo17", "Func": "expandAtomicCmpSwap", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13600, "Length": 301, "Cover_Rate": 0.39762219286657857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Scale", "=", "getI8Imm", "(", "AM", ".", "Scale", ")", ";", "Index", "=", "AM", ".", "IndexReg", ";", "if", "(", "AM", ".", "GV", ")", "Disp", "=", "CurDAG", "->", "getTargetGlobalAddress", "(", "AM", ".", "GV", ",", "SDLoc", "(", ")", ",", "<STR_LIT>", ",", "AM", ".", "Disp", ",", "AM", ".", "SymbolFlags", ")", ";", "else", "if", "(", "AM", ".", "CP", ")", "Disp", "=", "CurDAG", "->", "getTargetConstantPool", "(", "AM", ".", "CP", ",", "<STR_LIT>", ",", "AM", ".", "Align", ",", "AM", ".", "Disp", ",", "AM", ".", "SymbolFlags", ")", ";", "else", "if", "(", "AM", ".", "ES", ")", "{", "assert", "(", "!", "AM", ".", "Disp", "&&", "<STR_LIT>", ")", ";", "Disp", "=", "CurDAG", "->", "getTargetExternalSymbol", "(", "AM", ".", "ES", ",", "<STR_LIT>", ",", "AM", ".", "SymbolFlags", ")", ";", "}", "else", "if", "(", "AM", ".", "JT", "!=", "-", "<NUM_LIT>", ")", "{", "assert", "(", "!", "AM", ".", "Disp", "&&", "<STR_LIT>", ")", ";", "Disp", "=", "CurDAG", "->", "getTargetJumpTable", "(", "AM", ".", "JT", ",", "<STR_LIT>", ",", "AM", ".", "SymbolFlags", ")", ";", "}", "else", "if", "(", "AM", ".", "BlockAddr", ")", "Disp", "=", "CurDAG", "->", "getTargetBlockAddress", "(", "AM", ".", "BlockAddr", ",", "<STR_LIT>", ",", "AM", ".", "Disp", ",", "AM", ".", "SymbolFlags", ")", ";", "else", "Disp", "=", "CurDAG", "->", "getTargetConstant", "(", "AM", ".", "Disp", ",", "<STR_LIT>", ")", ";", "if", "(", "AM", ".", "Segment", ".", "getNode", "(", ")", ")", "Segment", "=", "AM", ".", "Segment", ";"], "ground_truth": ["else", "Segment", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "X86ISelDAGToDAG150", "Func": "getAddressOperands", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13601, "Length": 223, "Cover_Rate": 0.7483221476510067, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "}", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "FrameIndexSDNode", "*", "FIN", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Addr", ")", ")", "{", "R1", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FIN", "->", "getIndex", "(", ")", ",", "<STR_LIT>", ")", ";", "R2", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "SDLoc", "(", "Addr", ")", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "R1", "=", "Addr", ";", "R2", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "SDLoc", "(", "Addr", ")", ",", "<STR_LIT>", ")", ";", "}", "}", "else", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "R1", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "R2", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "R1", "=", "Addr", ";", "R2", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "SDLoc", "(", "Addr", ")", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG72", "Func": "SelectADDR64", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13602, "Length": 140, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fputs", "(", "<STR_LIT>", ",", "stream", ")", ";", "assemble_name", "(", "stream", ",", "funname", ")", ";", "fputs", "(", "<STR_LIT>", ",", "stream", ")", ";", "ASM_OUTPUT_LABEL", "(", "stream", ",", "funname", ")", ";", "fprintf", "(", "stream", ",", "<STR_LIT>", ")", ";", "assemble_name", "(", "stream", ",", "funname", ")", ";", "fprintf", "(", "stream", ",", "<STR_LIT>", ",", "alpha_procedure_type", "==", "PT_STACK", "?", "<STR_LIT>", ":", "alpha_procedure_type", "==", "PT_REGISTER", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "func", "->", "links", ")", "{"], "File": "alpha3", "Func": "alpha_write_linkage", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13603, "Length": 70, "Cover_Rate": 0.49295774647887325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint32_t", "*", "<ISA_LIT>RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "if", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getTargetLowering", "(", ")", "->", "supportSwiftError", "(", ")", "&&", "MF", ".", "getFunction", "(", ")", ".", "getAttributes", "(", ")", ".", "hasAttrSomewhere", "(", "Attribute", "::", "SwiftError", ")", ")", "return", "CSR_<ISA_LIT>_SwiftError_RegMask", ";", "return", "CSR_<ISA_LIT>_RegMask", ";"], "ground_truth": ["}"], "File": "SystemZRegisterInfo39", "Func": "getCallPreservedMask", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13604, "Length": 59, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Increment", "=", "&", "Use", ";", "continue", ";", "}", "int", "BaseOp", "=", "getBaseOperandIndex", "(", "Use", ")", ";", "if", "(", "BaseOp", "==", "-", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "Use", ".", "getOperand", "(", "BaseOp", ")", ".", "isReg", "(", ")", "||", "Use", ".", "getOperand", "(", "BaseOp", ")", ".", "getReg", "(", ")", "!=", "Base", ")", "return", "false", ";", "if", "(", "isPreIndex", "(", "Use", ")", "||", "isPostIndex", "(", "Use", ")", ")", "PrePostInc", "=", "&", "Use", ";", "else", "if", "(", "Use", ".", "getOperand", "(", "BaseOp", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "BaseAccess", "=", "&", "Use", ";", "else", "OtherAccesses", ".", "insert", "(", "&", "Use", ")", ";", "}", "int", "IncrementOffset", ";", "Register", "NewBaseReg", ";", "if", "(", "BaseAccess", "&&", "Increment", ")", "{", "if", "(", "PrePostInc", "||", "BaseAccess", "->", "getParent", "(", ")", "!=", "Increment", "->", "getParent", "(", ")", ")", "return", "false", ";", "Register", "PredReg", ";", "if", "(", "Increment", "->", "definesRegister", "(", "<STR_LIT>", ")", "||", "getInstrPredicate", "(", "*", "Increment", ",", "PredReg", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Base", ".", "virtRegIndex", "(", ")", "<<", "<STR_LIT>", ")", ";", "for", "(", "MachineInstr", "&", "Use", ":", "MRI", "->", "use_nodbg_instructions", "(", "Increment", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "{", "if", "(", "!", "DT", "->", "dominates", "(", "BaseAccess", ",", "&", "Use", ")", "||", "&", "Use", "==", "BaseAccess", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "}", "IncrementOffset", "=", "getAddSubImmediate", "(", "*", "Increment", ")", ";", "unsigned", "NewPostIncOpcode", "=", "getPostIndexedLoadStoreOpcode", "(", "BaseAccess", "->", "getOpcode", "(", ")", ",", "IncrementOffset", ">", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "if", "(", "!", "isLegalAddressImm", "(", "NewPostIncOpcode", ",", "IncrementOffset", ",", "TII", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "}", "else", "if", "(", "PrePostInc", ")", "{", "if", "(", "Increment", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "Base", ".", "virtRegIndex", "(", ")", "<<", "<STR_LIT>", ")", ";", "int", "BaseOp", "=", "getBaseOperandIndex", "(", "*", "PrePostInc", ")", ";", "IncrementOffset", "=", "PrePostInc", "->", "getOperand", "(", "BaseOp", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "BaseAccess", "=", "PrePostInc", ";", "NewBaseReg", "=", "PrePostInc", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "else", "return", "false", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "SuccessorAccesses", ";", "int", "CodesizeEstimate", "=", "-", "<NUM_LIT>", ";", "for", "(", "auto", "*", "Use", ":", "OtherAccesses", ")", "{", "if", "(", "DT", "->", "dominates", "(", "BaseAccess", ",", "Use", ")", ")", "{", "SuccessorAccesses", ".", "insert", "(", "Use", ")", ";", "unsigned", "BaseOp", "=", "getBaseOperandIndex", "(", "*", "Use", ")", ";", "if", "(", "!", "isLegalOrConvertableAddressImm", "(", "Use", "->", "getOpcode", "(", ")", ",", "Use", "->", "getOperand", "(", "BaseOp", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "-", "IncrementOffset", ",", "TII", ",", "CodesizeEstimate", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "}", "else", "if", "(", "!", "DT", "->", "dominates", "(", "Use", ",", "BaseAccess", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer41", "Func": "DistributeIncrements", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13605, "Length": 495, "Cover_Rate": 0.6462140992167101, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", "::", "<ISA_LIT>V8_5A", ":", "case", "<STR_LIT>", "::", "<ISA_LIT>V8_6A", ":", "S", ".", "setAttributeItem", "(", "CPU_arch_profile", ",", "ApplicationProfile", ",", "false", ")", ";", "S", ".", "setAttributeItem", "(", "<ISA_LIT>_ISA_use", ",", "Allowed", ",", "false", ")", ";", "S", ".", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "S", ".", "setAttributeItem", "(", "MPextension_use", ",", "Allowed", ",", "false", ")", ";", "S", ".", "setAttributeItem", "(", "Virtualization_use", ",", "AllowTZVirtualization", ",", "false", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<ISA_LIT>V8MBaseline", ":", "case", "<STR_LIT>", "::", "<ISA_LIT>V8MMainline", ":", "S", ".", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumbDerived", ",", "false", ")", ";", "S", ".", "setAttributeItem", "(", "CPU_arch_profile", ",", "MicroControllerProfile", ",", "false", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "IWMMXT", ":", "S", ".", "setAttributeItem", "(", "<ISA_LIT>_ISA_use", ",", "Allowed", ",", "false", ")", ";", "S", ".", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "S", ".", "setAttributeItem", "(", "WMMX_arch", ",", "AllowWMMXv1", ",", "false", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "IWMMXT2", ":", "S", ".", "setAttributeItem", "(", "<ISA_LIT>_ISA_use", ",", "Allowed", ",", "false", ")", ";", "S", ".", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "S", ".", "setAttributeItem", "(", "WMMX_arch", ",", "AllowWMMXv2", ",", "false", ")", ";", "break", ";", "default", ":", "report_fatal_error", "(", "<STR_LIT>", "+", "Twine", "(", "<STR_LIT>", "(", "Arch", ")", ")", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer51", "Func": "emitArchDefaultAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13606, "Length": 199, "Cover_Rate": 0.3010590015128593, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "decl", ")", "return", "<NUM_LIT>", ";", "cgraph_node", "*", "target", "=", "cgraph_node", "::", "get", "(", "decl", ")", ";", "if", "(", "target", ")", "target", "=", "target", "->", "function_symbol", "(", ")", ";", "if", "(", "target", "&&", "(", "target_opts_for_fn", "(", "target", "->", "decl", ")", "->", "x_ix86_fpmath", "&", "FPMATH_SSE", ")", "&&", "opt_for_fn", "(", "target", "->", "decl", ",", "optimize", ")", "&&", "!", "(", "profile_flag", "&&", "!", "flag_fentry", ")", ")", "{", "if", "(", "target", "->", "local", "&&", "target", "->", "can_change_signature", ")", "{", "if", "(", "!", "TARGET_SSE", "&&", "warn", ")", "return", "-", "<NUM_LIT>", ";", "return", "TARGET_SSE2_P", "(", "target_opts_for_fn", "(", "target", "->", "decl", ")", "->", "x_ix86_isa_flags", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "}", "}", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "i386", "Func": "ix86_function_sseregparm", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13607, "Length": 111, "Cover_Rate": 0.581151832460733, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "if", "(", "!", "Subtarget", ".", "useSoftFloat", "(", ")", "&&", "Subtarget", ".", "hasX87", "(", ")", "&&", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "LoadSDNode", "*", "Ld", "=", "cast", "<", "LoadSDNode", ">", "(", "Op0", ".", "getNode", "(", ")", ")", ";", "EVT", "LdVT", "=", "Ld", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Subtarget", ".", "hasDQI", "(", ")", "&&", "VT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Ld", "->", "isSimple", "(", ")", "&&", "!", "VT", ".", "isVector", "(", ")", "&&", "<STR_LIT>", "(", "Op0", ".", "getNode", "(", ")", ")", "&&", "Op0", ".", "hasOneUse", "(", ")", "&&", "!", "Subtarget", ".", "is64Bit", "(", ")", "&&", "LdVT", "==", "<STR_LIT>", ")", "{", "SDValue", "FILDChain", "=", "Subtarget", ".", "getTargetLowering", "(", ")", "->", "BuildFILD", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "LdVT", ",", "Ld", "->", "getChain", "(", ")", ",", "Op0", ",", "DAG", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "Op0", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "FILDChain", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["return", "FILDChain", ";"], "File": "X86ISelLowering (2)7", "Func": "combineSIntToFP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13608, "Length": 179, "Cover_Rate": 0.31022530329289427, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "<STR_LIT>", ";", "unsigned", "OpIdx", "=", "<NUM_LIT>", ";", "if", "(", "IsUpdating", ")", "++", "OpIdx", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "<STR_LIT>", ";", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ";", "Binary", "|=", "getAddrModeUPBits", "(", "<STR_LIT>", "(", "MO", ".", "getImm", "(", ")", ")", ")", ";", "if", "(", "IsUpdating", ")", "Binary", "|=", "<NUM_LIT>", "<<", "<STR_LIT>", ";", "for", "(", "unsigned", "i", "=", "OpIdx", "+", "<NUM_LIT>", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImplicit", "(", ")", ")", "break", ";", "unsigned", "RegNum", "=", "<ISA_LIT>RegisterInfo", "::", "getRegisterNumbering", "(", "MO", ".", "getReg", "(", ")", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO", ".", "getReg", "(", ")", ")", "&&", "RegNum", "<", "<NUM_LIT>", ")", ";", "Binary", "|=", "<NUM_LIT>", "<<", "RegNum", ";", "}"], "ground_truth": ["emitWordLE", "(", "Binary", ")", ";"], "File": "ARMCodeEmitter1", "Func": "emitLoadStoreMultipleInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13609, "Length": 171, "Cover_Rate": 0.76, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "op0", ",", "op1", ";", "const", "struct", "cpu_cost_table", "*", "extra_cost", "=", "aarch64_tune_params", "->", "insn_extra_cost", ";", "int", "cost", "=", "<NUM_LIT>", ";", "bool", "maybe_fma", "=", "(", "outer", "==", "PLUS", "||", "outer", "==", "MINUS", ")", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "x", ")", ";", "gcc_checking_assert", "(", "code", "==", "MULT", ")", ";", "op0", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "op1", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "VECTOR_MODE_P", "(", "mode", ")", ")", "mode", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "if", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_INT", ")", "{", "if", "(", "CONST_INT_P", "(", "op1", ")", "&&", "exact_log2", "(", "INTVAL", "(", "op1", ")", ")", ">", "<NUM_LIT>", ")", "{", "if", "(", "speed", ")", "{", "if", "(", "maybe_fma", ")", "cost", "+=", "extra_cost", "->", "alu", ".", "arith_shift", ";", "else", "cost", "+=", "extra_cost", "->", "alu", ".", "shift", ";", "}", "cost", "+=", "rtx_cost", "(", "op0", ",", "GET_CODE", "(", "op0", ")", ",", "<NUM_LIT>", ",", "speed", ")", ";", "return", "cost", ";", "}", "if", "(", "(", "GET_CODE", "(", "op0", ")", "==", "ZERO_EXTEND", "&&", "GET_CODE", "(", "op1", ")", "==", "ZERO_EXTEND", ")", "||", "(", "GET_CODE", "(", "op0", ")", "==", "SIGN_EXTEND", "&&", "GET_CODE", "(", "op1", ")", "==", "SIGN_EXTEND", ")", ")", "{", "cost", "+=", "rtx_cost", "(", "XEXP", "(", "op0", ",", "<NUM_LIT>", ")", ",", "MULT", ",", "<NUM_LIT>", ",", "speed", ")", "+", "rtx_cost", "(", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ",", "MULT", ",", "<NUM_LIT>", ",", "speed", ")", ";", "if", "(", "speed", ")", "{", "if", "(", "maybe_fma", ")", "cost", "+=", "extra_cost", "->", "mult", "[", "<NUM_LIT>", "]", ".", "extend_add", ";", "else", "cost", "+=", "extra_cost", "->", "mult", "[", "<NUM_LIT>", "]", ".", "extend", ";", "}", "return", "cost", ";", "}", "cost", "+=", "rtx_cost", "(", "op0", ",", "MULT", ",", "<NUM_LIT>", ",", "speed", ")", "+", "rtx_cost", "(", "op1", ",", "MULT", ",", "<NUM_LIT>", ",", "speed", ")", ";", "if", "(", "speed", ")", "{", "if", "(", "maybe_fma", ")", "cost", "+=", "extra_cost", "->", "mult", "[", "mode", "==", "DImode", "]", ".", "add", ";"], "ground_truth": ["else", "cost", "+=", "extra_cost", "->", "mult", "[", "mode", "==", "DImode", "]", ".", "simple", ";"], "File": "aarch642", "Func": "aarch64_rtx_mult_cost", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13610, "Length": 321, "Cover_Rate": 0.7181208053691275, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_cvtt_roundph_epu16", "(", "__m512h", "__A", ",", "int", "__B", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_vcvttph2uw512_mask_round", "(", "__A", ",", "(", "__v32hi", ")", "_mm512_setzero_si512", "(", ")", ",", "(", "__mmask32", ")", "-", "<NUM_LIT>", ",", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm512_cvtt_roundph_epu16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13611, "Length": 47, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VSN", "->", "isSplat", "(", ")", ")", "{", "SDValue", "Op0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Index", "=", "VSN", "->", "getSplatIndex", "(", ")", ";", "assert", "(", "Index", "<", "VT", ".", "getVectorNumElements", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "(", "Index", "==", "<NUM_LIT>", "&&", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "||", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op0", ".", "getOperand", "(", "Index", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getTargetConstant", "(", "Index", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "}", "GeneralShuffle", "GS", "(", "VT", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "NumElements", ";", "++", "I", ")", "{", "int", "Elt", "=", "VSN", "->", "getMaskElt", "(", "I", ")", ";"], "ground_truth": ["if", "(", "Elt", "<", "<NUM_LIT>", ")", "GS", ".", "addUndef", "(", ")", ";"], "File": "SystemZISelLowering (2)2", "Func": "lowerVECTOR_SHUFFLE", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13612, "Length": 158, "Cover_Rate": 0.5851851851851851, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "TLInfo", ";"], "ground_truth": ["}"], "File": "MSP430TargetMachine13", "Func": "getTargetLowering", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13613, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Lo", ",", "Hi", ")", ";"], "ground_truth": ["}"], "File": "MipsSEISelLowering11", "Func": "extractLOHI", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13614, "Length": 49, "Cover_Rate": 0.6282051282051282, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "BCastInst", "=", "Builder", ".", "CreateBitCast", "(", "II", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ",", "PointerType", "::", "get", "(", "II", ".", "getType", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "return", "Builder", ".", "CreateAlignedLoad", "(", "II", ".", "getType", "(", ")", ",", "BCastInst", ",", "Align", "(", "Alignment", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo14", "Func": "simplifyNeonVld1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13615, "Length": 49, "Cover_Rate": 0.3951612903225806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DeadCodeElimination", "(", "DataFlowGraph", "&", "dfg", ",", "MachineRegisterInfo", "&", "mri", ")", ":", "Trace", "(", "false", ")", ",", "DFG", "(", "dfg", ")", ",", "MRI", "(", "mri", ")", ",", "LV", "(", "mri", ",", "dfg", ")", "{"], "ground_truth": ["}"], "File": "RDFDeadCode", "Func": "DeadCodeElimination", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13616, "Length": 34, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "A", "->", "Mask", ")", "Arg", "=", "ArgDescriptor", "::", "createArg", "(", "Arg", ",", "A", "->", "Mask", ".", "getValue", "(", ")", ")", ";", "MFI", "->", "NumUserSGPRs", "+=", "UserSGPRs", ";", "MFI", "->", "NumSystemSGPRs", "+=", "SystemSGPRs", ";", "return", "false", ";", "}", ";", "if", "(", "YamlMFI", ".", "ArgInfo", "&&", "(", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "PrivateSegmentBuffer", ",", "<STR_LIT>", ",", "MFI", "->", "ArgInfo", ".", "PrivateSegmentBuffer", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "DispatchPtr", ",", "<STR_LIT>", ",", "MFI", "->", "ArgInfo", ".", "DispatchPtr", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "QueuePtr", ",", "<STR_LIT>", ",", "MFI", "->", "ArgInfo", ".", "QueuePtr", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "KernargSegmentPtr", ",", "<STR_LIT>", ",", "MFI", "->", "ArgInfo", ".", "KernargSegmentPtr", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "DispatchID", ",", "<STR_LIT>", ",", "MFI", "->", "ArgInfo", ".", "DispatchID", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "FlatScratchInit", ",", "<STR_LIT>", ",", "MFI", "->", "ArgInfo", ".", "FlatScratchInit", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "PrivateSegmentSize", ",", "<STR_LIT>", ",", "MFI", "->", "ArgInfo", ".", "PrivateSegmentSize", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "WorkGroupIDX", ",", "<STR_LIT>", ",", "MFI", "->", "ArgInfo", ".", "WorkGroupIDX", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "WorkGroupIDY", ",", "<STR_LIT>", ",", "MFI", "->", "ArgInfo", ".", "WorkGroupIDY", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "WorkGroupIDZ", ",", "<STR_LIT>", ",", "MFI", "->", "ArgInfo", ".", "WorkGroupIDZ", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "WorkGroupInfo", ",", "<STR_LIT>", ",", "MFI", "->", "ArgInfo", ".", "WorkGroupInfo", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "PrivateSegmentWaveByteOffset", ",", "<STR_LIT>", ",", "MFI", "->", "ArgInfo", ".", "PrivateSegmentWaveByteOffset", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "ImplicitArgPtr", ",", "<STR_LIT>", ",", "MFI", "->", "ArgInfo", ".", "ImplicitArgPtr", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "ImplicitBufferPtr", ",", "<STR_LIT>", ",", "MFI", "->", "ArgInfo", ".", "ImplicitBufferPtr", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "WorkItemIDX", ",", "<STR_LIT>", ",", "MFI", "->", "ArgInfo", ".", "WorkItemIDX", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "WorkItemIDY", ",", "<STR_LIT>", ",", "MFI", "->", "ArgInfo", ".", "WorkItemIDY", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "WorkItemIDZ", ",", "<STR_LIT>", ",", "MFI", "->", "ArgInfo", ".", "WorkItemIDZ", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", "return", "true", ";", "MFI", "->", "Mode", ".", "IEEE", "=", "YamlMFI", ".", "Mode", ".", "IEEE", ";", "MFI", "->", "Mode", ".", "DX10Clamp", "=", "YamlMFI", ".", "Mode", ".", "DX10Clamp", ";", "MFI", "->", "Mode", ".", "FP32InputDenormals", "=", "YamlMFI", ".", "Mode", ".", "FP32InputDenormals", ";", "MFI", "->", "Mode", ".", "FP32OutputDenormals", "=", "YamlMFI", ".", "Mode", ".", "FP32OutputDenormals", ";", "MFI", "->", "Mode", ".", "FP64FP16InputDenormals", "=", "YamlMFI", ".", "Mode", ".", "FP64FP16InputDenormals", ";", "MFI", "->", "Mode", ".", "FP64FP16OutputDenormals", "=", "YamlMFI", ".", "Mode", ".", "FP64FP16OutputDenormals", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine45", "Func": "parseMachineFunctionInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13617, "Length": 484, "Cover_Rate": 0.42418930762489043, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "void", "si_hlgti", "(", "qword", "a", ",", "unsigned", "int", "b", ")", "{", "union", "{", "vector", "unsigned", "int", "v", ";"], "ground_truth": ["unsigned", "int", "i", "[", "<NUM_LIT>", "]", ";"], "File": "si2vmx", "Func": "si_hlgti", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13618, "Length": 27, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetELFStreamer", "::", "emitDirectiveSet<ISA_LIT>16", "(", ")", "{", "MCAssembler", "&", "MCA", "=", "getStreamer", "(", ")", ".", "getAssembler", "(", ")", ";", "unsigned", "Flags", "=", "MCA", ".", "getELFHeaderEFlags", "(", ")", ";"], "ground_truth": ["Flags", "|=", "ELF", "::", "EF_MIPS_ARCH_ASE_M16", ";"], "File": "MipsTargetStreamer16", "Func": "emitDirectiveSetMips16", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13619, "Length": 34, "Cover_Rate": 0.8095238095238095, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "peekThroughEXTRACT_SUBVECTORs", "(", "SDValue", "V", ")", "{"], "ground_truth": ["while", "(", "V", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "V", "=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering (2)8", "Func": "peekThroughEXTRACT_SUBVECTORs", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13620, "Length": 27, "Cover_Rate": 0.8181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "rec", ".", "fName", "==", "fName", "&&", "rec", ".", "reg", ">=", "<STR_LIT>", "&&", "rec", ".", "reg", "<=", "<STR_LIT>", ")", "regList", ".", "push_back", "(", "rec", ".", "reg", ")", ";", "}", "if", "(", "regList", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "unsigned", "lastReg", "=", "regList", ".", "back", "(", ")", ";"], "ground_truth": ["if", "(", "lastReg", "==", "<STR_LIT>", ")", "return", "UNKNOWN_REG", ";"], "File": "TriCoreCallingConvHook", "Func": "getNextDataRegs", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13621, "Length": 61, "Cover_Rate": 0.6039603960396039, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqmovn_s32", "(", "int32x4_t", "__a", ")", "{"], "ground_truth": ["return", "(", "int16x4_t", ")", "__builtin_neon_vqmovnsv4si", "(", "__a", ")", ";"], "File": "arm", "Func": "neon_vqmovn_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13622, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "ContainsReg", "(", "const", "ArrayRef", "<", "std", "::", "pair", "<", "unsigned", ",", "bool", ">>", "&", "Regs", ",", "unsigned", "Reg", ")", "{"], "ground_truth": ["for", "(", "const", "std", "::", "pair", "<", "unsigned", ",", "bool", ">", "&", "R", ":", "Regs", ")", "if", "(", "R", ".", "first", "==", "Reg", ")", "return", "true", ";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "ContainsReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13623, "Length": 49, "Cover_Rate": 0.9245283018867925, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vbrsrq_m_n_uv8hi", "(", "__arm_vuninitializedq_u16", "(", ")", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vbrsrq_x_n_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13624, "Length": 15, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isBlockAddress", "(", ")", "{", "return", "Kind", "==", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue10", "Func": "isBlockAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13625, "Length": 11, "Cover_Rate": 0.8461538461538461, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addMemOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getMemBase", "(", ")", ")", ")", ";"], "ground_truth": ["const", "MCExpr", "*", "Expr", "=", "getMemOff", "(", ")", ";"], "File": "P2AsmParser", "Func": "addMemOperands", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13626, "Length": 44, "Cover_Rate": 0.8461538461538461, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isHighLatencyDef", "(", "int", "Opc", ")", "const", "{"], "ground_truth": ["return", "get", "(", "Opc", ")", ".", "mayLoad", "(", ")", "&&", "(", "isMUBUF", "(", "Opc", ")", "||", "isMTBUF", "(", "Opc", ")", "||", "isMIMG", "(", "Opc", ")", "||", "isFLAT", "(", "Opc", ")", ")", ";"], "File": "SIInstrInfo11", "Func": "isHighLatencyDef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13627, "Length": 42, "Cover_Rate": 0.9767441860465116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "int", "i", "=", "NumMove", "-", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "--", "i", ")", "{", "MemOps", ".", "insert", "(", "Ops", "[", "i", "]", ")", ";", "MemRegs", ".", "insert", "(", "Ops", "[", "i", "]", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "}", "bool", "DoMove", "=", "(", "LastLoc", "-", "FirstLoc", ")", "<=", "NumMove", "*", "<NUM_LIT>", ";", "if", "(", "DoMove", ")", "DoMove", "=", "IsSafeAndProfitableToMove", "(", "isLd", ",", "Base", ",", "FirstOp", ",", "LastOp", ",", "MemOps", ",", "MemRegs", ",", "TRI", ")", ";", "if", "(", "!", "DoMove", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumMove", ";", "++", "i", ")", "Ops", ".", "pop_back", "(", ")", ";", "}", "else", "{", "MachineBasicBlock", "::", "iterator", "InsertPos", "=", "isLd", "?", "FirstOp", ":", "LastOp", ";", "while", "(", "InsertPos", "!=", "MBB", "->", "end", "(", ")", "&&", "(", "MemOps", ".", "count", "(", "InsertPos", ")", "||", "InsertPos", "->", "isDebugValue", "(", ")", ")", ")", "++", "InsertPos", ";", "MachineInstr", "*", "Op0", "=", "Ops", ".", "back", "(", ")", ";", "MachineInstr", "*", "Op1", "=", "Ops", "[", "Ops", ".", "size", "(", ")", "-", "<NUM_LIT>", "]", ";", "unsigned", "FirstReg", "=", "<NUM_LIT>", ",", "SecondReg", "=", "<NUM_LIT>", ";", "unsigned", "BaseReg", "=", "<NUM_LIT>", ",", "PredReg", "=", "<NUM_LIT>", ";", "<STR_LIT>", "Pred", "=", "<STR_LIT>", ";", "bool", "isT2", "=", "false", ";", "unsigned", "NewOpc", "=", "<NUM_LIT>", ";", "int", "Offset", "=", "<NUM_LIT>", ";", "DebugLoc", "dl", ";", "if", "(", "NumMove", "==", "<NUM_LIT>", "&&", "CanFormLdStDWord", "(", "Op0", ",", "Op1", ",", "dl", ",", "NewOpc", ",", "FirstReg", ",", "SecondReg", ",", "BaseReg", ",", "Offset", ",", "PredReg", ",", "Pred", ",", "isT2", ")", ")", "{", "Ops", ".", "pop_back", "(", ")", ";", "Ops", ".", "pop_back", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "NewOpc", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "TII", "->", "getRegClass", "(", "MCID", ",", "<NUM_LIT>", ",", "TRI", ",", "*", "MF", ")", ";", "MRI", "->", "constrainRegClass", "(", "FirstReg", ",", "TRC", ")", ";", "MRI", "->", "constrainRegClass", "(", "SecondReg", ",", "TRC", ")", ";", "if", "(", "isLd", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPos", ",", "dl", ",", "MCID", ")", ".", "addReg", "(", "FirstReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "SecondReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "BaseReg", ")", ";", "if", "(", "!", "isT2", ")", "MIB", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "MIB", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "MIB", ".", "setMemRefs", "(", "Op0", "->", "mergeMemRefsWith", "(", "*", "Op1", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MIB", "<<", "<STR_LIT>", ")", ";", "++", "NumLDRDFormed", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPos", ",", "dl", ",", "MCID", ")", ".", "addReg", "(", "FirstReg", ")", ".", "addReg", "(", "SecondReg", ")", ".", "addReg", "(", "BaseReg", ")", ";", "if", "(", "!", "isT2", ")", "MIB", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "MIB", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "MIB", ".", "setMemRefs", "(", "Op0", "->", "mergeMemRefsWith", "(", "*", "Op1", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MIB", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["++", "NumSTRDFormed", ";"], "File": "ARMLoadStoreOptimizer13", "Func": "RescheduleOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13628, "Length": 504, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "From", "<<", "<STR_LIT>", "<<", "*", "To", "<<", "<STR_LIT>", ")", ";", "for", "(", "Use", "&", "U", ":", "From", "->", "uses", "(", ")", ")", "{", "auto", "*", "User", "=", "cast", "<", "Instruction", ">", "(", "U", ".", "getUser", "(", ")", ")", ";", "if", "(", "InstTo", "&&", "User", "->", "isIdenticalTo", "(", "InstTo", ")", ")", "{", "ReplacedAll", "=", "false", ";", "continue", ";", "}"], "ground_truth": ["Users", ".", "push_back", "(", "User", ")", ";"], "File": "ARMCodeGenPrepare10", "Func": "ReplaceAllUsersOfWith", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13629, "Length": 74, "Cover_Rate": 0.46835443037974683, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&", "<NUM_LIT>", ")", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "return", "<STR_LIT>", ";", "}", "}", "if", "(", "CONSTANT_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "if", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "<", "<NUM_LIT>", ")", "unroll", "=", "<NUM_LIT>", ";", "else", "{", "lastbyte", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&", "<NUM_LIT>", ";", "if", "(", "optimize_size", "||", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&", "<NUM_LIT>", ")", "unroll", "=", "<NUM_LIT>", ";", "else", "if", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&", "<NUM_LIT>", ")", "unroll", "=", "<NUM_LIT>", ";", "else", "unroll", "=", "<NUM_LIT>", ";", "}", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ">>", "unroll", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "}", "else", "{", "operands", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]", ";", "if", "(", "TARGET_40_PLUS", "&&", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ">", "<NUM_LIT>", ")", "{", "unroll", "=", "<NUM_LIT>", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "}", "else", "{", "unroll", "=", "<NUM_LIT>", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "}", "sprintf", "(", "buf", ",", "<STR_LIT>", ",", "count", "+", "<NUM_LIT>", ")", ";", "output_asm_insn", "(", "buf", ",", "NULL", ")", ";", "}", "sprintf", "(", "buf", ",", "<STR_LIT>", ",", "count", ")", ";", "output_asm_insn", "(", "buf", ",", "NULL", ")", ";", "switch", "(", "unroll", ")", "{", "case", "<NUM_LIT>", ":", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "break", ";", "default", ":", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "break", ";", "}", "if", "(", "TARGET_40_PLUS", ")", "{", "sprintf", "(", "buf", ",", "<STR_LIT>", ",", "count", ")", ";", "output_asm_insn", "(", "buf", ",", "operands", ")", ";", "}", "else", "{", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "sprintf", "(", "buf", ",", "<STR_LIT>", ",", "count", ")", ";", "output_asm_insn", "(", "buf", ",", "NULL", ")", ";", "}", "count", "++", ";", "if", "(", "lastbyte", ")", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";"], "ground_truth": ["else", "if", "(", "!", "CONSTANT_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{"], "File": "pdp114", "Func": "output_block_move", "Target": "pdp11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13630, "Length": 376, "Cover_Rate": 0.5838509316770186, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCInst", "lowerRILow", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "Opcode", ")", "{", "return", "MCInstBuilder", "(", "Opcode", ")", ".", "addReg", "(", "<STR_LIT>", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", ".", "addReg", "(", "<STR_LIT>", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", ".", "addImm", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SystemZAsmPrinter27", "Func": "lowerRILow", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13631, "Length": 68, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Offset", ";", "SDValue", "Chain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "SDValue", "ThreadPointer", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ")", ";", "if", "(", "GV", "->", "isDeclaration", "(", ")", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "unsigned", "<ISA_LIT>PCLabelIndex", "=", "AFI", "->", "createConstPoolEntryUId", "(", ")", ";", "unsigned", "char", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "<ISA_LIT>ConstantPoolValue", "*", "CPV", "=", "new", "<ISA_LIT>ConstantPoolValue", "(", "GA", "->", "getGlobal", "(", ")", ",", "<ISA_LIT>PCLabelIndex", ",", "<STR_LIT>", ",", "PCAdj", ",", "<STR_LIT>", ",", "true", ")", ";", "Offset", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Offset", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "PseudoSourceValue", "::", "getConstantPool", "(", ")", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "Offset", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "<ISA_LIT>PCLabelIndex", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["Offset", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "Offset", ",", "PICLabel", ")", ";"], "File": "ARMISelLowering54", "Func": "LowerToTLSExecModels", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13632, "Length": 207, "Cover_Rate": 0.5461741424802111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vminnmvq_p_f16", "(", "float16_t", "__a", ",", "float16x8_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vminnmvq_p_fv8hf", "(", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vminnmvq_p_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13633, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "Thumb2InstrInfo2", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13634, "Length": 96, "Cover_Rate": 0.4897959183673469, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "HexagonCopyToCombine (2)", "Func": "getPassName", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13635, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetAsmStreamer", "::", "emitDirectiveSetNoDsp", "(", ")", "{", "OS", "<<", "<STR_LIT>", ";"], "ground_truth": ["<ISA_LIT>TargetStreamer", "::", "emitDirectiveSetNoDsp", "(", ")", ";"], "File": "MipsTargetStreamer (2)1", "Func": "emitDirectiveSetNoDsp", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13636, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "tmp", "<", "<NUM_LIT>", ")", "tmp", "=", "abs", "(", "tmp", ")", ";", "else", "Value", "|=", "<NUM_LIT>", ";"], "ground_truth": ["Value", "|=", "tmp", "&", "<NUM_LIT>", ";"], "File": "ARMMCCodeEmitter10", "Func": "getT2AddrModeImm8OffsetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13637, "Length": 24, "Cover_Rate": 0.3037974683544304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Opcode", "=", "<STR_LIT>", ";", "NumOperands", "=", "<NUM_LIT>", ";", "break", ";", "}", "if", "(", "C", "->", "getAPIntValue", "(", ")", ".", "isAllOnesValue", "(", ")", "&&", "!", "Subtarget", "->", "slowIncDec", "(", ")", ")", "{", "Opcode", "=", "<STR_LIT>", ";", "NumOperands", "=", "<NUM_LIT>", ";", "break", ";", "}", "}", "Opcode", "=", "<STR_LIT>", ";", "NumOperands", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "(", "<ISA_LIT>CC", "==", "<STR_LIT>", "||", "<ISA_LIT>CC", "==", "<STR_LIT>", ")", "&&", "Op", "->", "hasOneUse", "(", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "!", "hasNonFlagsUse", "(", "Op", ")", ")", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "unsigned", "BitWidth", "=", "VT", ".", "getSizeInBits", "(", ")", ";", "unsigned", "ShAmt", "=", "Op", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "if", "(", "ShAmt", ">=", "BitWidth", ")", "break", ";", "APInt", "Mask", "=", "ArithOp", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "ShAmt", ")", ":", "APInt", "::", "getLowBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "ShAmt", ")", ";", "if", "(", "!", "Mask", ".", "isSignedIntN", "(", "<NUM_LIT>", ")", ")", "break", ";", "SDValue", "New", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "Mask", ",", "VT", ")", ")", ";", "DAG", ".", "ReplaceAllUsesWith", "(", "Op", ",", "New", ")", ";", "Op", "=", "New", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "!", "hasNonFlagsUse", "(", "Op", ")", ")", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "Op", ".", "getNode", "(", ")", "->", "use_begin", "(", ")", ",", "UE", "=", "Op", ".", "getNode", "(", ")", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "if", "(", "UI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "goto", "default_case", ";", "switch", "(", "ArithOp", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "{", "if", "(", "!", "NeedTruncation", "&&", "(", "<ISA_LIT>CC", "==", "<STR_LIT>", "||", "<ISA_LIT>CC", "==", "<STR_LIT>", ")", ")", "{", "SDValue", "EFLAGS", "=", "LowerVectorAllZeroTest", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "if", "(", "EFLAGS", ".", "getNode", "(", ")", ")", "return", "EFLAGS", ";", "}", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "}", "}", "NumOperands", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "SDValue", "(", "Op", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ";", "default", ":", "default_case", ":", "break", ";", "}", "if", "(", "NeedTruncation", ")", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "WideVal", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "WideVT", "=", "WideVal", ".", "getValueType", "(", ")", ";", "unsigned", "ConvertedOp", "=", "<NUM_LIT>", ";"], "ground_truth": ["switch", "(", "WideVal", ".", "getOpcode", "(", ")", ")", "{"], "File": "X86ISelLowering213", "Func": "EmitTest", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13638, "Length": 483, "Cover_Rate": 0.35991058122205666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CreateTargetPostRAHazardRecognizer", "(", "const", "InstrItineraryData", "*", "II", ")", "const", "{", "if", "(", "Subtarget", ".", "isThumb2", "(", ")", "||", "Subtarget", ".", "hasVFP2", "(", ")", ")", "return", "(", "ScheduleHazardRecognizer", "*", ")", "new", "<ISA_LIT>HazardRecognizer", "(", "II", ",", "*", "this", ",", "getRegisterInfo", "(", ")", ",", "Subtarget", ")", ";", "return", "TargetInstrInfoImpl", "::", "CreateTargetPostRAHazardRecognizer", "(", "II", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo54", "Func": "CreateTargetPostRAHazardRecognizer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13639, "Length": 52, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqnegq_m", "(", "int32x4_t", "__inactive", ",", "int32x4_t", "__a", ",", "mve_pred16_t", "__p", ")", "{", "return", "__arm_vqnegq_m_s32", "(", "__inactive", ",", "__a", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vqnegq_m", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13640, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "printOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "opNum", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "opNum", ")", ";"], "ground_truth": ["if", "(", "MO", ".", "getType", "(", ")", "==", "MachineOperand", "::", "MO_Register", ")", "{"], "File": "AlphaAsmPrinter4", "Func": "printOperand", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13641, "Length": 39, "Cover_Rate": 0.35454545454545455, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_min_epu8", "(", "__m512i", "__A", ",", "__m512i", "__B", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_pminub512_mask", "(", "(", "__v64qi", ")", "__A", ",", "(", "__v64qi", ")", "__B", ",", "(", "__v64qi", ")", "_mm512_setzero_qi", "(", ")", ",", "(", "__mmask64", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin4", "Func": "_mm512_min_epu8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13642, "Length": 53, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Modified", "=", "false", ";", "BlockIt", "MBBI", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "while", "(", "MBBI", "!=", "E", ")", "{", "BlockIt", "NMBBI", "=", "std", "::", "next", "(", "MBBI", ")", ";", "Modified", "|=", "expandMI", "(", "MBB", ",", "MBBI", ")", ";", "MBBI", "=", "NMBBI", ";"], "ground_truth": ["}"], "File": "AVRExpandPseudoInsts (2)", "Func": "expandMBB", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13643, "Length": 53, "Cover_Rate": 0.7910447761194029, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "SelectAddrModeUnscaled", "(", "SDValue", "N", ",", "unsigned", "Size", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "OffImm", ")", "{", "if", "(", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "return", "false", ";", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "int64_t", "RHSC", "=", "RHS", "->", "getSExtValue", "(", ")", ";", "if", "(", "(", "RHSC", "&", "(", "Size", "-", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", "&&", "RHSC", ">=", "<NUM_LIT>", "&&", "RHSC", "<", "(", "<NUM_LIT>", "<<", "Log2_32", "(", "Size", ")", ")", ")", "return", "false", ";", "if", "(", "RHSC", ">=", "-", "<NUM_LIT>", "&&", "RHSC", "<", "<NUM_LIT>", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";"], "File": "AArch64ISelDAGToDAG2", "Func": "SelectAddrModeUnscaled", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13644, "Length": 141, "Cover_Rate": 0.7421052631578947, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "lowerV8F64VectorShuffle", "(", "SDValue", "Op", ",", "SDValue", "V1", ",", "SDValue", "V2", ",", "const", "<ISA_LIT>Subtarget", "*", "Subtarget", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDLoc", "DL", "(", "Op", ")", ";", "assert", "(", "V1", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "V2", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "ShuffleVectorSDNode", "*", "SVOp", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ")", ";"], "ground_truth": ["ArrayRef", "<", "int", ">", "Mask", "=", "SVOp", "->", "getMask", "(", ")", ";"], "File": "X86ISelLowering225", "Func": "lowerV8F64VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13645, "Length": 79, "Cover_Rate": 0.6869565217391305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_p8_u64", "(", "uint64x1_t", "__a", ")", "{", "return", "(", "poly8x8_t", ")", "__builtin_neon_vreinterpretv8qidi", "(", "(", "int64x1_t", ")", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vreinterpret_p8_u64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13646, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__a", "-", "__b", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vsubd_s64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13647, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ST", "->", "is64Bit", "(", ")", ")", "{", "if", "(", "Vector", "&&", "ST", "->", "hasAVX512", "(", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "}", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "X86TargetTransformInfo (2)1", "Func": "getNumberOfRegisters", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13648, "Length": 30, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "[", "=", "]", "(", "const", "LegalityQuery", "&", "Query", ")", "{", "const", "LLT", "QueryTy", "=", "Query", ".", "Types", "[", "TypeIdx", "]", ";", "return", "QueryTy", ".", "isVector", "(", ")", "&&", "QueryTy", ".", "getElementType", "(", ")", "==", "Type", ";", "}", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo11", "Func": "elementTypeIs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13649, "Length": 40, "Cover_Rate": 0.7843137254901961, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "ARMLoadStoreOptimizer11", "Func": "getLoadStoreMultipleSubMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13650, "Length": 93, "Cover_Rate": 0.3940677966101695, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "MIItEnd", "=", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "LastCMOV", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "FalseInsertionPoint", "=", "FalseMBB", "->", "begin", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "SinkInsertionPoint", "=", "SinkMBB", "->", "begin", "(", ")", ";", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "FalseBBRegRewriteTable", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "MIIt", "=", "MIItBegin", ";", "MIIt", "!=", "MIItEnd", ";", ")", "{", "auto", "&", "MI", "=", "*", "MIIt", "++", ";", "if", "(", "!", "MI", ".", "mayLoad", "(", ")", ")", "{", "unsigned", "FalseReg", "=", "MI", ".", "getOperand", "(", "<STR_LIT>", "(", "MI", ")", "==", "CC", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "while", "(", "true", ")", "{", "auto", "FRIt", "=", "FalseBBRegRewriteTable", ".", "find", "(", "FalseReg", ")", ";", "if", "(", "FRIt", "==", "FalseBBRegRewriteTable", ".", "end", "(", ")", ")", "break", ";", "FalseReg", "=", "FRIt", "->", "second", ";", "}", "FalseBBRegRewriteTable", "[", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "]", "=", "FalseReg", ";", "continue", ";", "}", "assert", "(", "<STR_LIT>", "(", "MI", ")", "==", "OppCC", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", "->", "getRegClass", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "unsigned", "TmpReg", "=", "MRI", "->", "createVirtualRegister", "(", "RC", ")", ";", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "NewMIs", ";", "bool", "Unfolded", "=", "TII", "->", "unfoldMemoryOperand", "(", "*", "MBB", "->", "getParent", "(", ")", ",", "MI", ",", "TmpReg", ",", "true", ",", "false", ",", "NewMIs", ")", ";", "(", "void", ")", "Unfolded", ";", "assert", "(", "Unfolded", "&&", "<STR_LIT>", ")", ";", "auto", "*", "NewCMOV", "=", "NewMIs", ".", "pop_back_val", "(", ")", ";", "assert", "(", "<STR_LIT>", "(", "*", "NewCMOV", ")", "==", "OppCC", "&&", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "NewCMOV", "->", "dump", "(", ")", ")", ";", "MBB", "->", "insert", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ",", "NewCMOV", ")", ";", "if", "(", "&", "*", "MIItBegin", "==", "&", "MI", ")", "MIItBegin", "=", "MachineBasicBlock", "::", "iterator", "(", "NewCMOV", ")", ";", "for", "(", "auto", "*", "NewMI", ":", "NewMIs", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "NewMI", "->", "dump", "(", ")", ")", ";", "FalseMBB", "->", "insert", "(", "FalseInsertionPoint", ",", "NewMI", ")", ";", "for", "(", "auto", "&", "MOp", ":", "NewMI", "->", "uses", "(", ")", ")", "{", "if", "(", "!", "MOp", ".", "isReg", "(", ")", ")", "continue", ";", "auto", "It", "=", "FalseBBRegRewriteTable", ".", "find", "(", "MOp", ".", "getReg", "(", ")", ")", ";", "if", "(", "It", "==", "FalseBBRegRewriteTable", ".", "end", "(", ")", ")", "continue", ";", "MOp", ".", "setReg", "(", "It", "->", "second", ")", ";", "MOp", ".", "setIsKill", "(", "false", ")", ";", "}", "}", "MBB", "->", "erase", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ")", ";"], "ground_truth": ["FalseBBRegRewriteTable", "[", "NewCMOV", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "]", "=", "TmpReg", ";"], "File": "X86CmovConversion", "Func": "convertCmovInstsToBranches", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13651, "Length": 457, "Cover_Rate": 0.4243268337975859, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "if", "(", "Opd2Info", "==", "TargetTransformInfo", "::", "OK_UniformConstantValue", "&&", "Opd2PropInfo", "==", "TargetTransformInfo", "::", "OP_PowerOf2", ")", "{", "Cost", "+=", "getArithmeticInstrCost", "(", "Instruction", "::", "Add", ",", "Ty", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "Cost", "+=", "getArithmeticInstrCost", "(", "Instruction", "::", "Sub", ",", "Ty", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "Cost", "+=", "getArithmeticInstrCost", "(", "Instruction", "::", "Select", ",", "Ty", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "Cost", "+=", "getArithmeticInstrCost", "(", "Instruction", "::", "AShr", ",", "Ty", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "return", "Cost", ";", "}", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "if", "(", "Opd2Info", "==", "TargetTransformInfo", "::", "OK_UniformConstantValue", ")", "{", "auto", "VT", "=", "TLI", "->", "getValueType", "(", "DL", ",", "Ty", ")", ";", "if", "(", "TLI", "->", "isOperationLegalOrCustom", "(", "<STR_LIT>", ",", "VT", ")", ")", "{", "int", "MulCost", "=", "getArithmeticInstrCost", "(", "Instruction", "::", "Mul", ",", "Ty", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "int", "AddCost", "=", "getArithmeticInstrCost", "(", "Instruction", "::", "Add", ",", "Ty", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "int", "ShrCost", "=", "getArithmeticInstrCost", "(", "Instruction", "::", "AShr", ",", "Ty", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "return", "MulCost", "*", "<NUM_LIT>", "+", "AddCost", "*", "<NUM_LIT>", "+", "ShrCost", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "}", "}", "Cost", "+=", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "if", "(", "Ty", "->", "isVectorTy", "(", ")", ")", "{", "Cost", "+=", "getArithmeticInstrCost", "(", "Instruction", "::", "ExtractElement", ",", "Ty", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "Cost", "+=", "getArithmeticInstrCost", "(", "Instruction", "::", "InsertElement", ",", "Ty", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "Cost", "+=", "Cost", ";", "}", "return", "Cost", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AArch64TargetTransformInfo18", "Func": "getArithmeticInstrCost", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13652, "Length": 318, "Cover_Rate": 0.6625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ",", "<NUM_LIT>", "<<", "Shift", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "RHSC", ")", ")", "{"], "ground_truth": ["OffImm", "=", "(", "(", "AM", "==", "<STR_LIT>", ")", "||", "(", "AM", "==", "<STR_LIT>", ")", ")", "?", "CurDAG", "->", "getTargetConstant", "(", "RHSC", "*", "(", "<NUM_LIT>", "<<", "Shift", ")", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ")", ":", "CurDAG", "->", "getTargetConstant", "(", "-", "RHSC", "*", "(", "<NUM_LIT>", "<<", "Shift", ")", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ")", ";"], "File": "ARMISelDAGToDAG10", "Func": "SelectT2AddrModeImm7Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13653, "Length": 79, "Cover_Rate": 0.3511111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Target", "=", "OutContext", ".", "createTempSymbol", "(", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ")", ";", "emitNops", "(", "NoopsInSledCount", ")", ";", "OutStreamer", "->", "emitLabel", "(", "Target", ")", ";", "recordSled", "(", "CurSled", ",", "MI", ",", "Kind", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMMCInstLower19", "Func": "EmitSled", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13654, "Length": 59, "Cover_Rate": 0.4068965517241379, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Op0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "Subtarget", ".", "hasSSSE3", "(", ")", ")", "{", "assert", "(", "VT", ".", "is128BitVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "LowerVectorCTPOPBitmath", "(", "Op0", ",", "DL", ",", "Subtarget", ",", "DAG", ")", ";", "}", "if", "(", "VT", ".", "is256BitVector", "(", ")", "&&", "!", "Subtarget", ".", "hasInt256", "(", ")", ")", "{", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "SDValue", "LHS", "=", "Extract128BitVector", "(", "Op0", ",", "<NUM_LIT>", ",", "DAG", ",", "DL", ")", ";", "SDValue", "RHS", "=", "Extract128BitVector", "(", "Op0", ",", "NumElems", "/", "<NUM_LIT>", ",", "DAG", ",", "DL", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "LowerVectorCTPOPInRegLUT", "(", "LHS", ",", "DL", ",", "Subtarget", ",", "DAG", ")", ",", "LowerVectorCTPOPInRegLUT", "(", "RHS", ",", "DL", ",", "Subtarget", ",", "DAG", ")", ")", ";"], "File": "X86ISelLowering149", "Func": "LowerVectorCTPOP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13655, "Length": 133, "Cover_Rate": 0.6519607843137255, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mmask_i64gather_ps", "(", "__m128", "__v1_old", ",", "__mmask8", "__mask", ",", "__m128i", "__index", ",", "void", "const", "*", "__addr", ",", "int", "__scale", ")", "{"], "ground_truth": ["return", "(", "__m128", ")", "__builtin_ia32_gather3div4sf", "(", "(", "__v4sf", ")", "__v1_old", ",", "__addr", ",", "(", "__v2di", ")", "__index", ",", "__mask", ",", "__scale", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_mmask_i64gather_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13656, "Length": 56, "Cover_Rate": 0.9824561403508771, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "Opcode", ")", ")", ".", "addDef", "(", "ResVReg", ")", ".", "addUse", "(", "GR", ".", "get<ISA_LIT>TypeID", "(", "ResType", ")", ")", ".", "addUse", "(", "SrcReg", ")", ".", "constrainAllUses", "(", "TII", ",", "TRI", ",", "RBI", ")", ";"], "ground_truth": ["}"], "File": "SPIRVInstructionSelector", "Func": "selectUnOpWithSrc", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13657, "Length": 56, "Cover_Rate": 0.691358024691358, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "count", ";", "i", "++", ")", "{", "rtx", "vector_element", "=", "XVECEXP", "(", "op", ",", "<NUM_LIT>", ",", "i", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "vector_element", ")", "==", "SET", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "SET_DEST", "(", "vector_element", ")", ")", "==", "REG", ")", ";", "gcc_assert", "(", "register_is_ok_for_epilogue", "(", "SET_DEST", "(", "vector_element", ")", ",", "SImode", ")", ")", ";", "mask", "|=", "<NUM_LIT>", "<<", "REGNO", "(", "SET_DEST", "(", "vector_element", ")", ")", ";", "}", "for", "(", "first", "=", "<NUM_LIT>", ";", "first", "<", "<NUM_LIT>", ";", "first", "++", ")", "{", "if", "(", "mask", "&", "(", "<NUM_LIT>", "<<", "first", ")", ")", "break", ";", "}", "gcc_assert", "(", "first", "<", "<NUM_LIT>", ")", ";", "if", "(", "mask", "&", "(", "<NUM_LIT>", "<<", "LINK_POINTER_REGNUM", ")", ")", "{", "gcc_assert", "(", "stack_bytes", "==", "<NUM_LIT>", ")", ";", "last", "=", "LINK_POINTER_REGNUM", ";", "}", "else", "{", "gcc_assert", "(", "!", "stack_bytes", ")", ";", "gcc_assert", "(", "mask", "&", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", ";", "last", "=", "<NUM_LIT>", ";", "}", "if", "(", "TARGET_LONG_CALLS", ")", "{", "char", "name", "[", "<NUM_LIT>", "]", ";", "if", "(", "first", "==", "last", ")", "sprintf", "(", "name", ",", "<STR_LIT>", ",", "reg_names", "[", "first", "]", ")", ";", "else", "sprintf", "(", "name", ",", "<STR_LIT>", ",", "reg_names", "[", "first", "]", ",", "reg_names", "[", "last", "]", ")", ";", "sprintf", "(", "buff", ",", "<STR_LIT>", ",", "name", ",", "name", ")", ";"], "ground_truth": ["}"], "File": "v8503", "Func": "construct_restore_jr", "Target": "v850", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13658, "Length": 215, "Cover_Rate": 0.48642533936651583, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "M1VT", "=", "getLMUL1VT", "(", "ContainerVT", ")", ";", "SDValue", "Mask", ",", "VL", ";", "std", "::", "tie", "(", "Mask", ",", "VL", ")", "=", "getDefaultVLOps", "(", "VecVT", ",", "ContainerVT", ",", "DL", ",", "DAG", ",", "Subtarget", ")", ";", "SDValue", "NeutralElem", "=", "DAG", ".", "getNeutralElement", "(", "BaseOpc", ",", "DL", ",", "VecEltVT", ",", "SDNodeFlags", "(", ")", ")", ";", "SDValue", "IdentitySplat", "=", "DAG", ".", "getSplatVector", "(", "M1VT", ",", "DL", ",", "NeutralElem", ")", ";", "SDValue", "Reduction", "=", "DAG", ".", "getNode", "(", "RVVOpcode", ",", "DL", ",", "M1VT", ",", "Vec", ",", "IdentitySplat", ",", "Mask", ",", "VL", ")", ";", "SDValue", "Elt0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VecEltVT", ",", "Reduction", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "Subtarget", ".", "getXLenVT", "(", ")", ")", ")", ";", "return", "DAG", ".", "getSExtOrTrunc", "(", "Elt0", ",", "DL", ",", "Op", ".", "getValueType", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "RISCVISelLowering32", "Func": "lowerVECREDUCE", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13659, "Length": 137, "Cover_Rate": 0.40532544378698226, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512", ")", "__builtin_ia32_vfmaddps512_maskz", "(", "-", "(", "__v16sf", ")", "__A", ",", "(", "__v16sf", ")", "__B", ",", "(", "__v16sf", ")", "__C", ",", "(", "__mmask16", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin4", "Func": "_mm512_maskz_fnmadd_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13660, "Length": 31, "Cover_Rate": 0.5254237288135594, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_neon_vld1_lanev4bf", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon1_vld1_lane_bf16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13661, "Length": 11, "Cover_Rate": 0.4230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "case", "<STR_LIT>", ":", "unsigned", "VReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "<STR_LIT>", ")", ";", "RegInfo", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "VReg", ")", ";", "InVals", ".", "push_back", "(", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "RegVT", ")", ")", ";", "}", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "unsigned", "ObjSize", "=", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "if", "(", "ObjSize", ">", "StackSlotSize", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "EVT", "(", "VA", ".", "getLocVT", "(", ")", ")", ".", "getEVTString", "(", ")", "<<", "<STR_LIT>", ";", "}", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "ObjSize", ",", "LRSaveSize", "+", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "<STR_LIT>", ")", ";", "InVals", ".", "push_back", "(", "DAG", ".", "getLoad", "(", "VA", ".", "getLocVT", "(", ")", ",", "dl", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";", "}", "}", "if", "(", "isVarArg", ")", "{", "static", "const", "unsigned", "ArgRegs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "<ISA_LIT>FunctionInfo", "*", "XFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "unsigned", "FirstVAReg", "=", "CCInfo", ".", "getFirstUnallocated", "(", "ArgRegs", ",", "array_lengthof", "(", "ArgRegs", ")", ")", ";", "if", "(", "FirstVAReg", "<", "array_lengthof", "(", "ArgRegs", ")", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "MemOps", ";", "int", "offset", "=", "<NUM_LIT>", ";", "for", "(", "int", "i", "=", "array_lengthof", "(", "ArgRegs", ")", "-", "<NUM_LIT>", ";", "i", ">=", "(", "int", ")", "FirstVAReg", ";", "--", "i", ")", "{", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "offset", ",", "true", ")", ";", "if", "(", "i", "==", "(", "int", ")", "FirstVAReg", ")", "{", "XFI", "->", "setVarArgsFrameIndex", "(", "FI", ")", ";", "}", "offset", "-=", "StackSlotSize", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "<STR_LIT>", ")", ";", "unsigned", "VReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "<STR_LIT>", ")", ";", "RegInfo", ".", "addLiveIn", "(", "ArgRegs", "[", "i", "]", ",", "VReg", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "<STR_LIT>", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Val", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "dl", ",", "Val", ",", "FIN", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "MemOps", ".", "push_back", "(", "Store", ")", ";", "}", "if", "(", "!", "MemOps", ".", "empty", "(", ")", ")", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "&", "MemOps", "[", "<NUM_LIT>", "]", ",", "MemOps", ".", "size", "(", ")", ")", ";", "}", "else", "{", "XFI", "->", "setVarArgsFrameIndex", "(", "MFI", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "LRSaveSize", "+", "CCInfo", ".", "getNextStackOffset", "(", ")", ",", "true", ")", ")", ";", "}", "}"], "ground_truth": ["return", "Chain", ";"], "File": "XCoreISelLowering50", "Func": "LowerCCCArguments", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13662, "Length": 458, "Cover_Rate": 0.6561604584527221, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "bpfeb", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["else", "return", "<STR_LIT>", ";"], "File": "BPFTargetMachine", "Func": "computeDataLayout", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13663, "Length": 19, "Cover_Rate": 0.59375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "MCPhysReg", "*", "CSR", "=", "TRI", "->", "getCalleeSavedRegs", "(", ")", ";", "*", "CSR", ";", "++", "CSR", ")", "{", "unsigned", "CalleeSavedReg", "=", "*", "CSR", ";", "if", "(", "MI", "->", "modifiesRegister", "(", "CalleeSavedReg", ",", "TRI", ")", ")", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "HexagonVLIWPacketizer14", "Func": "DoesModifyCalleeSavedReg", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13664, "Length": 45, "Cover_Rate": 0.7627118644067796, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OpNum", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "OpNum", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "OpNum", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "OpNum", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "OpNum", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "OpNum", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "return", "false", ";", "}", "auto", "IsDead", "=", "[", "this", "]", "(", "NodeAddr", "<", "DefNode", "*", ">", "DA", ")", "->", "bool", "{", "return", "getDeadNodes", "(", ")", ".", "count", "(", "DA", ".", "Id", ")", ";", "}", ";", "NodeList", "Defs", ";", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "OpNum", ")", ";", "for", "(", "NodeAddr", "<", "DefNode", "*", ">", "DA", ":", "IA", ".", "Addr", "->", "members_if", "(", "DFG", ".", "IsDef", ",", "DFG", ")", ")", "{", "if", "(", "&", "DA", ".", "Addr", "->", "getOp", "(", ")", "!=", "&", "Op", ")", "continue", ";", "Defs", "=", "DFG", ".", "getRelatedRefs", "(", "IA", ",", "DA", ")", ";", "if", "(", "!", "llvm", "::", "all_of", "(", "Defs", ",", "IsDead", ")", ")", "return", "false", ";", "break", ";", "}", "for", "(", "auto", "D", ":", "Defs", ")", "Remove", ".", "insert", "(", "D", ".", "Id", ")", ";", "if", "(", "trace", "(", ")", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", ";", "MI", ".", "setDesc", "(", "HII", ".", "get", "(", "NewOpc", ")", ")", ";", "MI", ".", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ".", "setImm", "(", "<NUM_LIT>", ")", ";", "removeOperand", "(", "IA", ",", "OpNum", ")", ";", "if", "(", "trace", "(", ")", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", ";"], "ground_truth": ["return", "true", ";"], "File": "HexagonRDFOpt10", "Func": "rewrite", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13665, "Length": 270, "Cover_Rate": 0.6382978723404256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "Name", "=", "AccessInfo", ".", "IsWrite", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "std", "::", "string", "SymName", "=", "<STR_LIT>", "+", "Name", "+", "utostr", "(", "<NUM_LIT>", "<<", "AccessInfo", ".", "AccessSizeIndex", ")", "+", "<STR_LIT>", "+", "utostr", "(", "Reg", ")", ";", "Sym", "=", "OutContext", ".", "getOrCreateSymbol", "(", "SymName", ")", ";", "}"], "ground_truth": ["EmitAndCountInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "OutContext", ")", ")", ")", ";"], "File": "X86MCInstLower107", "Func": "LowerASAN_CHECK_MEMACCESS", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13666, "Length": 68, "Cover_Rate": 0.425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Operand", "*", "MemOp", "=", "static_cast", "<", "<ISA_LIT>Operand", "*", ">", "(", "Op", ")", ";", "if", "(", "IsStackReg", "(", "MemOp", "->", "getMemBaseReg", "(", ")", ")", "||", "IsStackReg", "(", "MemOp", "->", "getMemIndexReg", "(", ")", ")", ")", "return", ";", "InstrumentMemOperandImpl", "(", "MemOp", ",", "AccessSize", ",", "IsWrite", ",", "Ctx", ",", "Out", ")", ";"], "ground_truth": ["}"], "File": "X86AsmInstrumentation10", "Func": "InstrumentMemOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13667, "Length": 49, "Cover_Rate": 0.45794392523364486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "InsertReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "MachineInstr", "&", "InsMI", "=", "*", "BuildMI", "(", "MBB", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "INSERT_SUBREG", ")", ",", "InsertReg", ")", ".", "addUse", "(", "ImpDefReg", ")", ".", "addUse", "(", "SrcReg", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "constrainSelectedInstRegOperands", "(", "ImpDefMI", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "constrainSelectedInstRegOperands", "(", "InsMI", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "InsertRegs", ".", "push_back", "(", "InsertReg", ")", ";", "}", "}", "unsigned", "CopyTo", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "auto", "FirstCopy", "=", "MIB", ".", "buildInstr", "(", "TargetOpcode", "::", "COPY", ",", "{", "CopyTo", "}", ",", "{", "}", ")", ".", "addReg", "(", "InsertRegs", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "ExtractSubReg", ")", ";", "constrainSelectedInstRegOperands", "(", "*", "FirstCopy", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "unsigned", "LaneIdx", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "InsReg", ":", "InsertRegs", ")", "{", "unsigned", "CopyTo", "=", "I", ".", "getOperand", "(", "LaneIdx", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "&", "CopyInst", "=", "*", "BuildMI", "(", "MBB", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "CopyOpc", ")", ",", "CopyTo", ")", ".", "addUse", "(", "InsReg", ")", ".", "addImm", "(", "LaneIdx", ")", ";", "constrainSelectedInstRegOperands", "(", "CopyInst", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "++", "LaneIdx", ";", "}", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", ".", "getRegClassOrNull", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "RC", ")", "{"], "File": "AArch64InstructionSelector55", "Func": "selectUnmergeValues", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13668, "Length": 249, "Cover_Rate": 0.386046511627907, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isFloatingPointZero", "(", "Op", ")", ")", "return", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "LoadSDNode", "*", "Ld", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Op", ")", ")", "return", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "Ld", "->", "getChain", "(", ")", ",", "Ld", "->", "getBasePtr", "(", ")", ",", "Ld", "->", "getPointerInfo", "(", ")", ",", "Ld", "->", "isVolatile", "(", ")", ",", "Ld", "->", "isNonTemporal", "(", ")", ",", "Ld", "->", "isInvariant", "(", ")", ",", "Ld", "->", "getAlignment", "(", ")", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "bitcastf32Toi32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13669, "Length": 91, "Cover_Rate": 0.8053097345132744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", "=", "CLI", ".", "OutVals", ";", "bool", "IsStructRet", "=", "(", "Outs", ".", "empty", "(", ")", ")", "?", "false", ":", "Outs", "[", "<NUM_LIT>", "]", ".", "Flags", ".", "isSRet", "(", ")", ";", "if", "(", "IsStructRet", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", ")", ";", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Ins", "=", "CLI", ".", "Ins", ";", "if", "(", "Ins", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", ")", ";", "bool", "IsVarArg", "=", "CLI", ".", "IsVarArg", ";", "if", "(", "IsVarArg", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "MF", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "unsigned", "NumBytes", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "auto", "PtrVT", "=", "getPointerTy", "(", "MF", ".", "getDataLayout", "(", ")", ")", ";", "auto", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "PtrVT", ",", "true", ")", ";", "auto", "NB", "=", "DAG", ".", "getConstant", "(", "NumBytes", ",", "DL", ",", "PtrVT", ",", "true", ")", ";", "Chain", "=", "DAG", ".", "getCALLSEQ_START", "(", "Chain", ",", "NB", ",", "DL", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "Ops", ".", "push_back", "(", "Callee", ")", ";", "Ops", ".", "append", "(", "OutVals", ".", "begin", "(", ")", ",", "OutVals", ".", "end", "(", ")", ")", ";", "SmallVector", "<", "EVT", ",", "<NUM_LIT>", ">", "Tys", ";", "for", "(", "const", "auto", "&", "In", ":", "Ins", ")", "Tys", ".", "push_back", "(", "In", ".", "VT", ")", ";", "Tys", ".", "push_back", "(", "<STR_LIT>", ")", ";", "SDVTList", "TyList", "=", "DAG", ".", "getVTList", "(", "Tys", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "Ins", ".", "empty", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DL", ",", "TyList", ",", "Ops", ")", ";", "if", "(", "Ins", ".", "empty", "(", ")", ")", "{", "Chain", "=", "Res", ";", "}", "else", "{", "InVals", ".", "push_back", "(", "Res", ")", ";"], "ground_truth": ["Chain", "=", "Res", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "File": "WebAssemblyISelLowering57", "Func": "LowerCall", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13670, "Length": 329, "Cover_Rate": 0.6619718309859155, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DecodeMVE_MEM_pre", "(", "Inst", ",", "Val", ",", "Address", ",", "Decoder", ",", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "DecoderGPRRegisterClass", ",", "DecodeT2AddrModeImm7", "<", "shift", ",", "<NUM_LIT>", ">", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassembler15", "Func": "DecodeMVE_MEM_2_pre", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13671, "Length": 31, "Cover_Rate": 0.6078431372549019, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerJumpTable", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVACOPY", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVAARG", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerADDC_ADDE_SUBC_SUBE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerXALUO", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerF128Call", "(", "Op", ",", "DAG", ",", "RTLIB", "::", "ADD_F128", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerF128Call", "(", "Op", ",", "DAG", ",", "RTLIB", "::", "SUB_F128", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerF128Call", "(", "Op", ",", "DAG", ",", "RTLIB", "::", "MUL_F128", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerF128Call", "(", "Op", ",", "DAG", ",", "RTLIB", "::", "DIV_F128", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFP_ROUND", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AArch64ISelLowering23", "Func": "LowerOperation", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13672, "Length": 197, "Cover_Rate": 0.3152, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>Disassembler", "(", "STI", ",", "Ctx", ")", ";"], "ground_truth": ["}"], "File": "SparcDisassembler", "Func": "createSparcDisassembler", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13673, "Length": 10, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "if", "(", "!", "TFI", "->", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "int64_t", "Amount", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Amount", "=", "-", "Amount", ";"], "ground_truth": ["const", "<ISA_LIT>SEInstrInfo", "*", "II", "=", "static_cast", "<", "const", "<ISA_LIT>SEInstrInfo", "*", ">", "(", "&", "TII", ")", ";"], "File": "MipsSERegisterInfo15", "Func": "eliminateCallFramePseudoInstr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13674, "Length": 88, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "Tok", ".", "Data", "=", "Str", ".", "data", "(", ")", ";", "Op", "->", "Tok", ".", "Length", "=", "Str", ".", "size", "(", ")", ";"], "ground_truth": ["Op", "->", "StartLoc", "=", "S", ";"], "File": "MBlazeAsmParser1", "Func": "CreateToken", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13675, "Length": 30, "Cover_Rate": 0.4838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "mode", "=", "V4SImode", ";", "break", ";", "default", ":", "return", "-", "<NUM_LIT>", ";", "}", "if", "(", "*", "modep", "==", "VOIDmode", ")", "*", "modep", "=", "mode", ";", "if", "(", "*", "modep", "==", "mode", ")", "return", "<NUM_LIT>", ";", "break", ";", "case", "ARRAY_TYPE", ":", "{", "int", "count", ";", "tree", "index", "=", "TYPE_DOMAIN", "(", "type", ")", ";", "if", "(", "!", "COMPLETE_TYPE_P", "(", "type", ")", "||", "TREE_CODE", "(", "TYPE_SIZE", "(", "type", ")", ")", "!=", "INTEGER_CST", ")", "return", "-", "<NUM_LIT>", ";", "count", "=", "aapcs_vfp_sub_candidate", "(", "TREE_TYPE", "(", "type", ")", ",", "modep", ")", ";", "if", "(", "count", "==", "-", "<NUM_LIT>", "||", "!", "index", "||", "!", "TYPE_MAX_VALUE", "(", "index", ")", "||", "!", "tree_fits_uhwi_p", "(", "TYPE_MAX_VALUE", "(", "index", ")", ")", "||", "!", "TYPE_MIN_VALUE", "(", "index", ")", "||", "!", "tree_fits_uhwi_p", "(", "TYPE_MIN_VALUE", "(", "index", ")", ")", "||", "count", "<", "<NUM_LIT>", ")", "return", "-", "<NUM_LIT>", ";", "count", "*=", "(", "<NUM_LIT>", "+", "tree_to_uhwi", "(", "TYPE_MAX_VALUE", "(", "index", ")", ")", "-", "tree_to_uhwi", "(", "TYPE_MIN_VALUE", "(", "index", ")", ")", ")", ";", "if", "(", "wi", "::", "ne_p", "(", "TYPE_SIZE", "(", "type", ")", ",", "count", "*", "GET_MODE_BITSIZE", "(", "*", "modep", ")", ")", ")", "return", "-", "<NUM_LIT>", ";", "return", "count", ";", "}", "case", "RECORD_TYPE", ":", "{", "int", "count", "=", "<NUM_LIT>", ";", "int", "sub_count", ";", "tree", "field", ";"], "ground_truth": ["if", "(", "!", "COMPLETE_TYPE_P", "(", "type", ")", "||", "TREE_CODE", "(", "TYPE_SIZE", "(", "type", ")", ")", "!=", "INTEGER_CST", ")", "return", "-", "<NUM_LIT>", ";"], "File": "aarch642", "Func": "aapcs_vfp_sub_candidate", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13676, "Length": 221, "Cover_Rate": 0.3640856672158155, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "PassThru", "=", "LoadNode", "->", "getPassThru", "(", ")", ";", "SDValue", "Mask", "=", "LoadNode", "->", "getMask", "(", ")", ";", "if", "(", "PassThru", "->", "isUndef", "(", ")", "||", "isZerosVector", "(", "PassThru", ".", "getNode", "(", ")", ")", ")", "return", "Op", ";"], "ground_truth": ["SDValue", "Load", "=", "DAG", ".", "getMaskedLoad", "(", "VT", ",", "DL", ",", "LoadNode", "->", "getChain", "(", ")", ",", "LoadNode", "->", "getBasePtr", "(", ")", ",", "LoadNode", "->", "getOffset", "(", ")", ",", "Mask", ",", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "LoadNode", "->", "getMemoryVT", "(", ")", ",", "LoadNode", "->", "getMemOperand", "(", ")", ",", "LoadNode", "->", "getAddressingMode", "(", ")", ",", "LoadNode", "->", "getExtensionType", "(", ")", ")", ";"], "File": "AArch64ISelLowering69", "Func": "LowerMLOAD", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13677, "Length": 101, "Cover_Rate": 0.48325358851674644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "<ISA_LIT>TargetMachine", "&", "TM", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "CPU", ",", "FS", ")", ",", "UserReservedRegister", "(", "<STR_LIT>", ")", ",", "TM", "(", "TM", ")", ",", "TSInfo", "(", ")", ",", "InstrInfo", "(", "initializeSubtargetDependencies", "(", "CPU", ",", "TT", ",", "FS", ",", "TM", ")", ")", ",", "FrameLowering", "(", "*", "this", ",", "this", "->", "getStackAlignment", "(", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", ",", "TargetTriple", "(", "TT", ")", "{"], "ground_truth": ["}"], "File": "M68kSubtarget1", "Func": "M68kSubtarget", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13678, "Length": 86, "Cover_Rate": 0.9772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Size", ">=", "<NUM_LIT>", ")", "TS", "=", "CurDAG", "->", "getStore", "(", "SDValue", "(", "LoadN", ",", "<NUM_LIT>", ")", ",", "dl", ",", "SDValue", "(", "LoadN", ",", "<NUM_LIT>", ")", ",", "Loc", ",", "PI", ",", "false", ",", "false", ",", "Size", ")", ";", "else", "TS", "=", "CurDAG", "->", "getTruncStore", "(", "SDValue", "(", "LoadN", ",", "<NUM_LIT>", ")", ",", "dl", ",", "SDValue", "(", "LoadN", ",", "<NUM_LIT>", ")", ",", "Loc", ",", "PI", ",", "<STR_LIT>", "(", "Size", "*", "<NUM_LIT>", ")", ",", "false", ",", "false", ",", "Size", ")", ";", "SDNode", "*", "StoreN", "=", "SelectStore", "(", "TS", ".", "getNode", "(", ")", ")", ";", "ReplaceUses", "(", "SDValue", "(", "IntN", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "LoadN", ",", "<NUM_LIT>", ")", ")", ";", "ReplaceUses", "(", "SDValue", "(", "IntN", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "StoreN", ",", "<NUM_LIT>", ")", ")", ";", "return", "StoreN", ";"], "ground_truth": ["}"], "File": "HexagonISelDAGToDAG8", "Func": "StoreInstrForLoadIntrinsic", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13679, "Length": 131, "Cover_Rate": 0.6179245283018868, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstrInfo", "::", "<ISA_LIT>InstrInfo", "(", "<ISA_LIT>TargetMachine", "&", "tm", ")", ":", "TargetInstrInfoImpl", "(", "<ISA_LIT>Insts", ",", "array_lengthof", "(", "<ISA_LIT>Insts", ")", ")", ",", "TM", "(", "tm", ")", ",", "RI", "(", "*", "TM", ".", "getSubtargetImpl", "(", ")", ",", "*", "this", ")", "{"], "ground_truth": ["}"], "File": "MBlazeInstrInfo", "Func": "MBlazeInstrInfo", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13680, "Length": 38, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";"], "ground_truth": ["}"], "File": "ARMInstrInfo15", "Func": "getRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13681, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", ";", "}", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "MachineFunction", "::", "iterator", "I", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "for", "(", "I", "=", "std", "::", "next", "(", "MF", ".", "begin", "(", ")", ")", ";", "I", "!=", "MF", ".", "end", "(", ")", ";", "++", "I", ")", "I", "->", "addLiveIn", "(", "<STR_LIT>", ")", ";", "}", "unsigned", "StackReg", "=", "<STR_LIT>", ";", "unsigned", "OffsetReg", "=", "materializeOffset", "(", "MF", ",", "MBB", ",", "MBBI", ",", "(", "unsigned", ")", "StackSize", ")", ";", "if", "(", "OffsetReg", ")", "{"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "StackReg", ")", ".", "addReg", "(", "StackReg", ")", ".", "addReg", "(", "OffsetReg", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";"], "File": "TriCoreFrameLowering (2)", "Func": "emitPrologue", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13682, "Length": 135, "Cover_Rate": 0.5212355212355212, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "<NUM_LIT>", ";", "case", "AsmToken", "::", "Plus", ":", "case", "AsmToken", "::", "Minus", ":", "case", "AsmToken", "::", "Integer", ":", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "EVal", ")", ")", "return", "<NUM_LIT>", ";", "int64_t", "ans", ";", "EVal", "->", "EvaluateAsAbsolute", "(", "ans", ")", ";"], "ground_truth": ["return", "<STR_LIT>", "(", "EVal", ",", "S", ",", "E", ")", ";"], "File": "OR1KAsmParser", "Func": "ParseImmediate", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13683, "Length": 54, "Cover_Rate": 0.453781512605042, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_mve_vstrhq_scatter_offset_p_sv8hi", "(", "(", "__builtin_neon_hi", "*", ")", "__base", ",", "__offset", ",", "__value", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vstrhq_scatter_offset_p_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13684, "Length": 16, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vhaddq_u8", "(", "uint8x16_t", "__a", ",", "uint8x16_t", "__b", ")", "{"], "ground_truth": ["return", "(", "uint8x16_t", ")", "__builtin_neon_vhadduv16qi", "(", "(", "int8x16_t", ")", "__a", ",", "(", "int8x16_t", ")", "__b", ")", ";"], "File": "arm", "Func": "neon_vhaddq_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13685, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Init<ISA_LIT>MCInstrInfo", "(", "X", ")", ";"], "ground_truth": ["return", "X", ";"], "File": "LC3MCTargetDesc", "Func": "createLC3MCInstrInfo", "Target": "LC3", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13686, "Length": 8, "Cover_Rate": 0.32, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "BaseRegFlags", "=", "<NUM_LIT>", ";", "if", "(", "CI", ".", "BaseOff", ")", "{", "unsigned", "ImmReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ImmReg", ")", ".", "addImm", "(", "CI", ".", "BaseOff", ")", ";", "BaseReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BaseRegFlags", "=", "RegState", "::", "Kill", ";", "TII", "->", "getAddNoCarry", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "BaseReg", ")", ".", "addReg", "(", "ImmReg", ")", ".", "addReg", "(", "AddrReg", "->", "getReg", "(", ")", ",", "<NUM_LIT>", ",", "BaseSubReg", ")", ";", "BaseSubReg", "=", "<NUM_LIT>", ";", "}", "MachineInstrBuilder", "Read2", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "Read2Desc", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "BaseRegFlags", ",", "BaseSubReg", ")", ".", "addImm", "(", "NewOffset0", ")", ".", "addImm", "(", "NewOffset1", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "cloneMergedMemRefs", "(", "{", "&", "*", "CI", ".", "I", ",", "&", "*", "CI", ".", "Paired", "}", ")", ";", "(", "void", ")", "Read2", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest0", ")", ".", "addReg", "(", "DestReg", ",", "<NUM_LIT>", ",", "SubRegIdx0", ")", ";", "MachineInstr", "*", "Copy1", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest1", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ",", "SubRegIdx1", ")", ";", "moveInstsAfter", "(", "Copy1", ",", "CI", ".", "InstsToMove", ")", ";", "MachineBasicBlock", "::", "iterator", "Next", "=", "std", "::", "next", "(", "CI", ".", "I", ")", ";", "CI", ".", "I", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["CI", ".", "Paired", "->", "eraseFromParent", "(", ")", ";"], "File": "SILoadStoreOptimizer11", "Func": "mergeRead2Pair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13687, "Length": 288, "Cover_Rate": 0.47920133111480867, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>MCInst", "(", ")", ":", "MCInst", "(", ")", ",", "startPacket", "(", "<NUM_LIT>", ")", ",", "endPacket", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "HexagonMCInst2", "Func": "HexagonMCInst", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13688, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCStreamer", "*", "createMCStreamer", "(", "const", "Triple", "&", "T", ",", "MCContext", "&", "Context", ",", "std", "::", "unique_ptr", "<", "MCAsmBackend", ">", "&&", "MAB", ",", "raw_pwrite_stream", "&", "OS", ",", "std", "::", "unique_ptr", "<", "MCCodeEmitter", ">", "&&", "Emitter", ",", "bool", "RelaxAll", ")", "{", "if", "(", "!", "T", ".", "isOSBinFormatELF", "(", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "createELFStreamer", "(", "Context", ",", "std", "::", "move", "(", "MAB", ")", ",", "OS", ",", "std", "::", "move", "(", "Emitter", ")", ",", "RelaxAll", ")", ";"], "ground_truth": ["}"], "File": "LanaiMCTargetDesc14", "Func": "createMCStreamer", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13689, "Length": 79, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsAltivecType", "=", "ST", "->", "hasAltivec", "(", ")", "&&", "(", "LT", ".", "second", "==", "<STR_LIT>", "||", "LT", ".", "second", "==", "<STR_LIT>", "||", "LT", ".", "second", "==", "<STR_LIT>", "||", "LT", ".", "second", "==", "<STR_LIT>", ")", ";", "bool", "IsVSXType", "=", "ST", "->", "hasVSX", "(", ")", "&&", "(", "LT", ".", "second", "==", "<STR_LIT>", "||", "LT", ".", "second", "==", "<STR_LIT>", ")", ";", "bool", "IsQPXType", "=", "ST", "->", "hasQPX", "(", ")", "&&", "(", "LT", ".", "second", "==", "<STR_LIT>", "||", "LT", ".", "second", "==", "<STR_LIT>", ")", ";", "unsigned", "MemBytes", "=", "Src", "->", "getPrimitiveSizeInBits", "(", ")", ";", "if", "(", "Opcode", "==", "Instruction", "::", "Load", "&&", "ST", "->", "hasVSX", "(", ")", "&&", "IsAltivecType", "&&", "(", "MemBytes", "==", "<NUM_LIT>", "||", "(", "ST", "->", "hasP8Vector", "(", ")", "&&", "MemBytes", "==", "<NUM_LIT>", ")", ")", ")", "return", "<NUM_LIT>", ";", "unsigned", "SrcBytes", "=", "LT", ".", "second", ".", "getStoreSize", "(", ")", ";", "if", "(", "!", "SrcBytes", "||", "!", "Alignment", "||", "Alignment", ">=", "SrcBytes", ")", "return", "Cost", ";"], "ground_truth": ["if", "(", "Opcode", "==", "Instruction", "::", "Load", "&&", "(", "(", "!", "ST", "->", "hasP8Vector", "(", ")", "&&", "IsAltivecType", ")", "||", "IsQPXType", ")", "&&", "Alignment", ">=", "LT", ".", "second", ".", "getScalarType", "(", ")", ".", "getStoreSize", "(", ")", ")", "return", "Cost", "+", "LT", ".", "first", ";"], "File": "PPCTargetTransformInfo43", "Func": "getMemoryOpCost", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13690, "Length": 197, "Cover_Rate": 0.4679334916864608, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isABI_EABI", "(", ")", "const", "{", "return", "<ISA_LIT>ABI", "==", "EABI", ";"], "ground_truth": ["}"], "File": "MipsSubtarget (2)", "Func": "isABI_EABI", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13691, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DiagnosticInfoUnsupported", "BadIntrin", "(", "*", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ",", "<STR_LIT>", ",", "DL", ".", "getDebugLoc", "(", ")", ")", ";", "DAG", ".", "getContext", "(", ")", "->", "diagnose", "(", "BadIntrin", ")", ";"], "ground_truth": ["return", "DAG", ".", "getUNDEF", "(", "VT", ")", ";"], "File": "SIISelLowering114", "Func": "emitRemovedIntrinsicError", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13692, "Length": 42, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getMinimumNopSize", "(", ")", "const", "override", "{"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "M680x0AsmBackend", "Func": "getMinimumNopSize", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13693, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_vfmaddss3_round", "(", "(", "__v4sf", ")", "__W", ",", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm_fmadd_round_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13694, "Length": 25, "Cover_Rate": 0.46296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MapVector", "<", "AllocaInst", "*", ",", "AllocaInfo", ">", "Allocas", ";", "SmallVector", "<", "Instruction", "*", ",", "<NUM_LIT>", ">", "RetVec", ";", "SmallVector", "<", "Instruction", "*", ",", "<NUM_LIT>", ">", "UnrecognizedLifetimes", ";", "for", "(", "auto", "&", "BB", ":", "*", "F", ")", "{", "for", "(", "BasicBlock", "::", "iterator", "IT", "=", "BB", ".", "begin", "(", ")", ";", "IT", "!=", "BB", ".", "end", "(", ")", ";", "++", "IT", ")", "{", "Instruction", "*", "I", "=", "&", "*", "IT", ";", "if", "(", "auto", "*", "AI", "=", "dyn_cast", "<", "AllocaInst", ">", "(", "I", ")", ")", "{", "Allocas", "[", "AI", "]", ".", "AI", "=", "AI", ";", "Allocas", "[", "AI", "]", ".", "OldAI", "=", "AI", ";", "continue", ";", "}", "if", "(", "auto", "*", "DVI", "=", "dyn_cast", "<", "DbgVariableIntrinsic", ">", "(", "I", ")", ")", "{", "for", "(", "Value", "*", "V", ":", "DVI", "->", "location_ops", "(", ")", ")", "if", "(", "auto", "*", "AI", "=", "dyn_cast_or_null", "<", "AllocaInst", ">", "(", "V", ")", ")", "if", "(", "Allocas", "[", "AI", "]", ".", "DbgVariableIntrinsics", ".", "empty", "(", ")", "||", "Allocas", "[", "AI", "]", ".", "DbgVariableIntrinsics", ".", "back", "(", ")", "!=", "DVI", ")", "Allocas", "[", "AI", "]", ".", "DbgVariableIntrinsics", ".", "push_back", "(", "DVI", ")", ";", "continue", ";", "}", "auto", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "I", ")", ";", "if", "(", "II", "&&", "(", "II", "->", "getIntrinsicID", "(", ")", "==", "<STR_LIT>", "||", "II", "->", "getIntrinsicID", "(", ")", "==", "<STR_LIT>", ")", ")", "{", "AllocaInst", "*", "AI", "=", "findAllocaForValue", "(", "II", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "AI", ")", "{", "UnrecognizedLifetimes", ".", "push_back", "(", "I", ")", ";", "continue", ";", "}", "if", "(", "II", "->", "getIntrinsicID", "(", ")", "==", "<STR_LIT>", ")", "Allocas", "[", "AI", "]", ".", "LifetimeStart", ".", "push_back", "(", "II", ")", ";", "else", "Allocas", "[", "AI", "]", ".", "LifetimeEnd", ".", "push_back", "(", "II", ")", ";", "}", "if", "(", "isa", "<", "ReturnInst", ">", "(", "I", ")", "||", "isa", "<", "ResumeInst", ">", "(", "I", ")", "||", "isa", "<", "CleanupReturnInst", ">", "(", "I", ")", ")", "RetVec", ".", "push_back", "(", "I", ")", ";", "}", "}", "if", "(", "Allocas", ".", "empty", "(", ")", ")", "return", "false", ";", "int", "NextTag", "=", "<NUM_LIT>", ";", "int", "NumInterestingAllocas", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "I", ":", "Allocas", ")", "{", "AllocaInfo", "&", "Info", "=", "I", ".", "second", ";", "assert", "(", "Info", ".", "AI", ")", ";", "if", "(", "!", "isInterestingAlloca", "(", "*", "Info", ".", "AI", ")", ")", "{", "Info", ".", "Tag", "=", "-", "<NUM_LIT>", ";", "continue", ";", "}", "alignAndPadAlloca", "(", "Info", ")", ";", "NumInterestingAllocas", "++", ";", "Info", ".", "Tag", "=", "NextTag", ";", "NextTag", "=", "(", "NextTag", "+", "<NUM_LIT>", ")", "%", "<NUM_LIT>", ";", "}", "if", "(", "NumInterestingAllocas", "==", "<NUM_LIT>", ")", "return", "true", ";", "std", "::", "unique_ptr", "<", "DominatorTree", ">", "DeleteDT", ";", "DominatorTree", "*", "DT", "=", "nullptr", ";"], "ground_truth": ["if", "(", "auto", "*", "P", "=", "getAnalysisIfAvailable", "<", "DominatorTreeWrapperPass", ">", "(", ")", ")", "DT", "=", "&", "P", "->", "getDomTree", "(", ")", ";"], "File": "AArch64StackTagging1", "Func": "runOnFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13695, "Length": 461, "Cover_Rate": 0.39570815450643776, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MaybeSub", "||", "MaybeSub", "->", "getOpcode", "(", ")", "!=", "TargetOpcode", "::", "G_SUB", "||", "!", "CmpInst", "::", "isEquality", "(", "Pred", ")", ")", "return", "false", ";"], "ground_truth": ["auto", "MaybeZero", "=", "getConstantVRegValWithLookThrough", "(", "MaybeSub", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MRI", ")", ";"], "File": "AArch64GlobalISelUtils", "Func": "isCMN", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13696, "Length": 45, "Cover_Rate": 0.5487804878048781, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "if", "(", "AFI", "->", "getPreservesR0", "(", ")", ")", "SavedRegs", ".", "set", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering100", "Func": "getCalleeSaves", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13697, "Length": 30, "Cover_Rate": 0.5263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_blendmb_128_mask", "(", "(", "__v16qi", ")", "__A", ",", "(", "__v16qi", ")", "__W", ",", "(", "__mmask16", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin", "Func": "_mm_mask_blend_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13698, "Length": 23, "Cover_Rate": 0.4791666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>ScalarTargetTransformImpl", "::", "getIntImmCost", "(", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "const", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";", "unsigned", "Bits", "=", "Ty", "->", "getPrimitiveSizeInBits", "(", ")", ";", "if", "(", "Bits", "==", "<NUM_LIT>", "||", "Bits", ">", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "int32_t", "SImmVal", "=", "Imm", ".", "getSExtValue", "(", ")", ";", "uint32_t", "ZImmVal", "=", "Imm", ".", "getZExtValue", "(", ")", ";"], "ground_truth": ["if", "(", "!", "Subtarget", "->", "isThumb", "(", ")", ")", "{"], "File": "ARMISelLowering74", "Func": "getIntImmCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13699, "Length": 75, "Cover_Rate": 0.3246753246753247, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "StringRef", ",", "<NUM_LIT>", ">", "TargetIDSplit", ";", "TargetID", ".", "split", "(", "TargetIDSplit", ",", "':'", ")", ";", "for", "(", "const", "auto", "&", "FeatureString", ":", "TargetIDSplit", ")", "{", "if", "(", "FeatureString", ".", "startswith", "(", "<STR_LIT>", ")", ")", "XnackSetting", "=", "getTargetIDSettingFromFeatureString", "(", "FeatureString", ")", ";"], "ground_truth": ["if", "(", "FeatureString", ".", "startswith", "(", "<STR_LIT>", ")", ")", "SramEccSetting", "=", "getTargetIDSettingFromFeatureString", "(", "FeatureString", ")", ";"], "File": "AMDGPUBaseInfo1", "Func": "setTargetIDFromTargetIDStream", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13700, "Length": 59, "Cover_Rate": 0.8428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InitToTextSection", "(", ")", ";"], "ground_truth": ["}"], "File": "Cpu0AsmStreamer", "Func": "InitSections", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13701, "Length": 5, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_loaddquqi128_mask", "(", "(", "__v16qi", "*", ")", "__P", ",", "(", "__v16qi", ")", "__W", ",", "(", "__mmask16", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin4", "Func": "_mm_mask_loadu_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13702, "Length": 24, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>FastISel", "::", "TargetMaterializeConstant", "(", "const", "Constant", "*", "C", ")", "{", "EVT", "CEVT", "=", "TLI", ".", "getValueType", "(", "C", "->", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "!", "CEVT", ".", "isSimple", "(", ")", ")", "return", "<NUM_LIT>", ";", "MVT", "VT", "=", "CEVT", ".", "getSimpleVT", "(", ")", ";", "if", "(", "const", "ConstantFP", "*", "CFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "C", ")", ")", "return", "MaterializeFP", "(", "CFP", ",", "VT", ")", ";", "else", "if", "(", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "C", ")", ")", "return", "MaterializeGV", "(", "GV", ",", "VT", ")", ";", "else", "if", "(", "isa", "<", "ConstantInt", ">", "(", "C", ")", ")", "return", "MaterializeInt", "(", "C", ",", "VT", ")", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "MipsFastISel2", "Func": "TargetMaterializeConstant", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13703, "Length": 118, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutStreamer", "->", "emitLabel", "(", "CurSled", ")", ";", "unsigned", "OpCode", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "MCInst", "Ret", ";", "Ret", ".", "setOpcode", "(", "OpCode", ")", ";", "for", "(", "auto", "&", "MO", ":", "make_range", "(", "MI", ".", "operands_begin", "(", ")", "+", "<NUM_LIT>", ",", "MI", ".", "operands_end", "(", ")", ")", ")", "if", "(", "auto", "MaybeOperand", "=", "MCIL", ".", "LowerMachineOperand", "(", "&", "MI", ",", "MO", ")", ")", "Ret", ".", "addOperand", "(", "MaybeOperand", ".", "getValue", "(", ")", ")", ";"], "ground_truth": ["OutStreamer", "->", "emitInstruction", "(", "Ret", ",", "getSubtargetInfo", "(", ")", ")", ";"], "File": "X86MCInstLower20", "Func": "LowerPATCHABLE_RET", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13704, "Length": 91, "Cover_Rate": 0.5617283950617284, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "b", "==", "<NUM_LIT>", ")", "return", "a", ";", "tmp", "=", "LZ", "(", "b", ")", ";", "for", "(", "tmp", "=", "<NUM_LIT>", ";", "(", "(", "(", "long", ")", "b", "&", "(", "<NUM_LIT>", "<<", "tmp", ")", ")", "==", "<NUM_LIT>", ")", ";", "tmp", "--", ")", ";", "tmp", "=", "<NUM_LIT>", "-", "tmp", ";", "if", "(", "(", "b", "<<", "tmp", ")", ">", "a", ")", "{", "a", "-=", "b", "<<", "(", "tmp", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "arit", "Func": "unsigned", "Target": "cris", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13705, "Length": 71, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "getBranchNzeroOpcode", "(", "int", "oldOpcode", ")", "{", "switch", "(", "oldOpcode", ")", "{", "case", "AMDGPU", "::", "JUMP_COND", ":", "case", "AMDGPU", "::", "JUMP", ":", "return", "AMDGPU", "::", "IF_PREDICATE_SET", ";", "case", "AMDGPU", "::", "BRANCH_COND_i32", ":", "case", "AMDGPU", "::", "BRANCH_COND_f32", ":", "return", "AMDGPU", "::", "IF_LOGICALNZ_f32", ";"], "ground_truth": ["default", ":"], "File": "AMDILCFGStructurizer2", "Func": "getBranchNzeroOpcode", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13706, "Length": 45, "Cover_Rate": 0.7758620689655172, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "<ISA_LIT>ComputeAddress", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Addr", ")", ")", "return", "false", ";", "unsigned", "AssignedReg", "=", "FuncInfo", ".", "ValueMap", "[", "I", "]", ";"], "ground_truth": ["const", "TargetRegisterClass", "*", "RC", "=", "AssignedReg", "?", "MRI", ".", "getRegClass", "(", "AssignedReg", ")", ":", "nullptr", ";"], "File": "PPCFastISel (2)", "Func": "SelectLoad", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13707, "Length": 44, "Cover_Rate": 0.34375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", ";", "}", "int64_t", "Residue", ";", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "NewOp", "=", "AddDisplacement", "(", "Op", ",", "Displacement", ",", "Ctx", ",", "&", "Residue", ")", ";", "EmitLEA", "(", "*", "NewOp", ",", "VT", ",", "Reg", ",", "Out", ")", ";", "while", "(", "Residue", "!=", "<NUM_LIT>", ")", "{", "const", "MCConstantExpr", "*", "Disp", "=", "MCConstantExpr", "::", "Create", "(", "ApplyDisplacementBounds", "(", "Residue", ")", ",", "Ctx", ")", ";", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "DispOp", "=", "<STR_LIT>", "(", "getPointerWidth", "(", ")", ",", "<NUM_LIT>", ",", "Disp", ",", "Reg", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "SMLoc", "(", ")", ",", "SMLoc", "(", ")", ")", ";"], "ground_truth": ["EmitLEA", "(", "*", "DispOp", ",", "VT", ",", "Reg", ",", "Out", ")", ";"], "File": "X86AsmInstrumentation6", "Func": "ComputeMemOperandAddress", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13708, "Length": 107, "Cover_Rate": 0.5071090047393365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CM_MEDIUM", ":", "ptr", "->", "x_ix86_cmodel", "=", "CM_MEDIUM_PIC", ";", "break", ";", "case", "CM_LARGE", ":", "ptr", "->", "x_ix86_cmodel", "=", "CM_LARGE_PIC", ";", "break", ";", "case", "CM_KERNEL", ":", "error", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "break", ";", "default", ":", "break", ";", "}", "else", "switch", "(", "ptr", "->", "x_ix86_cmodel", ")", "{", "case", "CM_SMALL_PIC", ":", "ptr", "->", "x_ix86_cmodel", "=", "CM_SMALL", ";", "break", ";", "case", "CM_MEDIUM_PIC", ":", "ptr", "->", "x_ix86_cmodel", "=", "CM_MEDIUM", ";", "break", ";", "case", "CM_LARGE_PIC", ":"], "ground_truth": ["ptr", "->", "x_ix86_cmodel", "=", "CM_LARGE", ";"], "File": "i3864", "Func": "ix86_function_specific_post_stream_in", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13709, "Length": 78, "Cover_Rate": 0.6610169491525424, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "i", ";", "if", "(", "!", "is_fmul_fmac_insn", "(", "insn", ",", "true", ")", ")", "continue", ";", "dest_op_info", "=", "insn_rr", "[", "INSN_UID", "(", "insn", ")", "]", ".", "op_info", ";", "dest_regno", "=", "REGNO", "(", "SET_DEST", "(", "PATTERN", "(", "insn", ")", ")", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "dest_op_info", "->", "n_chains", ";", "i", "++", ")", "{", "if", "(", "dest_op_info", "->", "heads", "[", "i", "]", "->", "regno", "!=", "dest_regno", ")", "continue", ";", "head", "=", "dest_op_info", "->", "heads", "[", "i", "]", ";"], "ground_truth": ["if", "(", "!", "head", "->", "first", ")", "head", "=", "regrename_chain_from_id", "(", "head", "->", "id", ")", ";"], "File": "cortex-a57-fma-steering3", "Func": "FOR_BB_INSNS", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13710, "Length": 96, "Cover_Rate": 0.3650190114068441, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_rcp14_ps", "(", "__m512", "__A", ")", "{", "return", "(", "__m512", ")", "__builtin_ia32_rcp14ps512_mask", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v16sf", ")", "_mm512_undefined_ps", "(", ")", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_rcp14_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13711, "Length": 45, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ElimCompare", "(", "const", "<ISA_LIT>TargetMachine", "&", "tm", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "SystemZElimCompare (2)1", "Func": "SystemZElimCompare", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13712, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "ID", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";"], "ground_truth": ["default", ":"], "File": "AMDGPUTargetTransformInfo (2)1", "Func": "intrinsicHasPackedVectorBenefit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13713, "Length": 28, "Cover_Rate": 0.509090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "if", "(", "STI", ".", "hasMOVW", "(", ")", "&&", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "}", "else", "{", "Register", "DestLo", ",", "DestHi", ",", "SrcLo", ",", "SrcHi", ";", "TRI", ".", "splitReg", "(", "DestReg", ",", "DestLo", ",", "DestHi", ")", ";", "TRI", ".", "splitReg", "(", "SrcReg", ",", "SrcLo", ",", "SrcHi", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestLo", ")", ".", "addReg", "(", "SrcLo", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";"], "File": "MCS51InstrInfo", "Func": "copyPhysReg", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13714, "Length": 119, "Cover_Rate": 0.3628048780487805, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "}", "const", "MDNode", "*", "LoopMD", "=", "nullptr", ";", "if", "(", "MI", "->", "getOperand", "(", "MI", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ".", "isMetadata", "(", ")", ")", "{", "LoopMD", "=", "MI", "->", "getOperand", "(", "MI", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ".", "getMetadata", "(", ")", ";", "}"], "ground_truth": ["if", "(", "LoopMD", ")", "return", "getLoopTakenFromMetadata", "(", "LoopMD", ")", ";"], "File": "TPCLatencyResolver", "Func": "isLoopTaken", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13715, "Length": 61, "Cover_Rate": 0.5398230088495575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Offset", "=", "SignExtend64", "<", "<NUM_LIT>", ">", "(", "(", "Insn", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ";", "unsigned", "Rt", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Base", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Rt", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Rt", ")", ";", "Base", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Base", ")", ";"], "ground_truth": ["if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{"], "File": "MipsDisassembler10", "Func": "DecodeSpecial3LlSc", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13716, "Length": 82, "Cover_Rate": 0.49696969696969695, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineRegisterInfo", "&", "getRegInfo", "(", "Block", "&", "MBB", ")", "{"], "ground_truth": ["return", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";"], "File": "MCS51ExpandPseudoInsts", "Func": "getRegInfo", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13717, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>MCExpr", "(", "<ISA_LIT>ExprKind", "Kind", ",", "const", "MCExpr", "*", "Expr", ")", ":", "Kind", "(", "Kind", ")", ",", "Expr", "(", "Expr", ")", "{"], "ground_truth": ["}"], "File": "MipsMCExpr13", "Func": "MipsMCExpr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13718, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__v4hi", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "__vis_fmul8x16al", "(", "__v4qi", "__A", ",", "__v2hi", "__B", ")", "{", "return", "__builtin_vis_fmul8x16al", "(", "__A", ",", "__B", ")", ";"], "ground_truth": ["}"], "File": "visintrin", "Func": "__vis_fmul8x16al", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13719, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstrInfo", "::", "<ISA_LIT>InstrInfo", "(", "<ISA_LIT>TargetMachine", "&", "tm", ")", ":", "<ISA_LIT>GenInstrInfo", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "TM", "(", "tm", ")", ",", "RI", "(", "*", "TM", ".", "getSubtargetImpl", "(", ")", ",", "*", "this", ")", "{"], "ground_truth": ["}"], "File": "SPUInstrInfo1", "Func": "SPUInstrInfo", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13720, "Length": 35, "Cover_Rate": 0.8974358974358975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqrdmlahq_n_s16", "(", "int16x8_t", "__a", ",", "int16x8_t", "__b", ",", "int16_t", "__c", ")", "{"], "ground_truth": ["return", "__builtin_mve_vqrdmlahq_n_sv8hi", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "File": "arm", "Func": "mve___arm_vqrdmlahq_n_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13721, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Result", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "getPointerTy", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ",", "Result", ")", ";"], "ground_truth": ["}"], "File": "KudeyarISelLowering", "Func": "LowerJumpTable", "Target": "Kudeyar", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13722, "Length": 35, "Cover_Rate": 0.4861111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BlackfinRegisterInfo", "::", "BlackfinRegisterInfo", "(", "BlackfinSubtarget", "&", "st", ",", "const", "TargetInstrInfo", "&", "tii", ")", ":", "BlackfinGenRegisterInfo", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "Subtarget", "(", "st", ")", ",", "TII", "(", "tii", ")", "{"], "ground_truth": ["}"], "File": "BlackfinRegisterInfo1", "Func": "BlackfinRegisterInfo", "Target": "Blackfin", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13723, "Length": 32, "Cover_Rate": 0.8888888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "canUseAsPrologue", "(", "const", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "TmpMBB", "=", "const_cast", "<", "MachineBasicBlock", "*", ">", "(", "&", "MBB", ")", ";", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";"], "ground_truth": ["const", "<ISA_LIT>RegisterInfo", "*", "RegInfo", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";"], "File": "AArch64FrameLowering10", "Func": "canUseAsPrologue", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13724, "Length": 62, "Cover_Rate": 0.7126436781609196, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_cvtepi64_storeu_epi16", "(", "void", "*", "__P", ",", "__mmask8", "__M", ",", "__m128i", "__A", ")", "{", "__builtin_ia32_pmovqw128mem_mask", "(", "(", "__v8hi", "*", ")", "__P", ",", "(", "__v2di", ")", "__A", ",", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_mask_cvtepi64_storeu_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13725, "Length": 43, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasFP16", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "hasFP16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13726, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterSubReg", "(", "const", "Register", "&", "Reg", ")", ":", "R", "(", "Reg", ")", ",", "S", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "HexagonGenPredicate1", "Func": "RegisterSubReg", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13727, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";"], "ground_truth": ["default", ":"], "File": "AMDILCFGStructurizer", "Func": "isUncondBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13728, "Length": 20, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>ABIInfo", "::", "GetPtrAdduOp", "(", ")", "const", "{"], "ground_truth": ["return", "ArePtrs64bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "MipsABIInfo", "Func": "GetPtrAdduOp", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13729, "Length": 17, "Cover_Rate": 0.7727272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DestVT", "!=", "<STR_LIT>", "&&", "DestVT", "!=", "<STR_LIT>", ")", "return", "false", ";", "unsigned", "DivOpc", ";", "bool", "Is64bit", "=", "(", "DestVT", "==", "<STR_LIT>", ")", ";", "switch", "(", "ISDOpcode", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "DivOpc", "=", "Is64bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "DivOpc", "=", "Is64bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "}", "unsigned", "MSubOpc", "=", "Is64bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "Src0Reg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Src0Reg", ")", "return", "false", ";", "bool", "Src0IsKill", "=", "hasTrivialKill", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "Src1Reg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Src1Reg", ")", "return", "false", ";", "bool", "Src1IsKill", "=", "hasTrivialKill", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["const", "TargetRegisterClass", "*", "RC", "=", "(", "DestVT", "==", "<STR_LIT>", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";"], "File": "AArch64FastISel (2)", "Func": "selectRem", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13730, "Length": 156, "Cover_Rate": 0.5288135593220339, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";"], "ground_truth": ["int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser111", "Func": "isMemThumbRIs1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13731, "Length": 21, "Cover_Rate": 0.31343283582089554, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Offset", "=", "BlockInfo", "[", "MBB", ".", "getNumber", "(", ")", "]", ";", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "Changed", "|=", "compressJumpTable", "(", "MI", ",", "Offset", ")", ";", "Offset", "+=", "TII", "->", "getInstSizeInBytes", "(", "MI", ")", ";", "}", "}"], "ground_truth": ["return", "Changed", ";"], "File": "AArch64CompressJumpTables4", "Func": "runOnMachineFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13732, "Length": 44, "Cover_Rate": 0.35772357723577236, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "TargetFlags", "==", "<STR_LIT>", ")", "||", "(", "TargetFlags", "==", "<STR_LIT>", ")", "||", "(", "TargetFlags", "==", "<STR_LIT>", ")", "||", "(", "TargetFlags", "==", "<STR_LIT>", ")", "||", "(", "TargetFlags", "==", "<STR_LIT>", ")", ")", "{", "if", "(", "TargetFlags", "!=", "<STR_LIT>", ")", "{", "unsigned", "Src2Reg", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "DestReg", "==", "Src2Reg", ")", "return", "Error", "(", "Loc", ",", "<STR_LIT>", "<STR_LIT>", ")", ";", "if", "(", "TargetFlags", "==", "<STR_LIT>", ")", "{", "if", "(", "DestReg", "+", "<NUM_LIT>", "==", "Src2Reg", ")", "return", "Error", "(", "Loc", ",", "<STR_LIT>", "<STR_LIT>", ")", ";", "}", "}", "if", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "{", "unsigned", "Src1Reg", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "DestReg", "==", "Src1Reg", ")", "return", "Error", "(", "Loc", ",", "<STR_LIT>", "<STR_LIT>", ")", ";", "if", "(", "TargetFlags", "==", "<STR_LIT>", "||", "TargetFlags", "==", "<STR_LIT>", ")", "{", "if", "(", "DestReg", "+", "<NUM_LIT>", "==", "Src1Reg", ")", "return", "Error", "(", "Loc", ",", "<STR_LIT>", "<STR_LIT>", ")", ";", "}", "}", "if", "(", "Inst", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", "{", "unsigned", "MaskReg", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "DestReg", "==", "MaskReg", ")", "return", "Error", "(", "Loc", ",", "<STR_LIT>", "<STR_LIT>", ")", ";", "}", "}", "else", "if", "(", "TargetFlags", "==", "<STR_LIT>", ")", "{", "unsigned", "Src2Reg", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "DestReg", "==", "Src2Reg", ")", "return", "Error", "(", "Loc", ",", "<STR_LIT>", "<STR_LIT>", ")", ";", "if", "(", "DestReg", "==", "Src2Reg", "+", "<NUM_LIT>", ")", "return", "Error", "(", "Loc", ",", "<STR_LIT>", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "TargetFlags", "==", "<STR_LIT>", "||", "TargetFlags", "==", "<STR_LIT>", ")", "{", "unsigned", "Src2Reg", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "DestReg", "==", "Src2Reg", ")", "return", "Error", "(", "Loc", ",", "<STR_LIT>", "<STR_LIT>", ")", ";", "if", "(", "TargetFlags", "==", "<STR_LIT>", ")", "{", "if", "(", "DestReg", "+", "<NUM_LIT>", "==", "Src2Reg", ")", "return", "Error", "(", "Loc", ",", "<STR_LIT>", "<STR_LIT>", ")", ";", "}", "if", "(", "Inst", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", "{", "unsigned", "MaskReg", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["if", "(", "DestReg", "==", "MaskReg", ")", "return", "Error", "(", "Loc", ",", "<STR_LIT>", "<STR_LIT>", ")", ";"], "File": "RISCVAsmParser66", "Func": "validateInstruction", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13733, "Length": 371, "Cover_Rate": 0.7618069815195072, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Ty", "->", "isVectorTy", "(", ")", ")", "{", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", ".", "getTypeLegalizationCost", "(", "DL", ",", "Ty", ")", ";", "if", "(", "LT", ".", "second", ".", "isFloatingPoint", "(", ")", ")", "return", "LT", ".", "first", "+", "FloatFactor", "*", "getTypeNumElements", "(", "Ty", ")", ";", "}", "return", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ",", "Args", ",", "CxtI", ")", ";"], "ground_truth": ["}"], "File": "HexagonTargetTransformInfo", "Func": "getArithmeticInstrCost", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13734, "Length": 76, "Cover_Rate": 0.4779874213836478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "<ISA_LIT>_MC", "::", "Parse<ISA_LIT>Triple", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ")", "{", "std", "::", "string", "<ISA_LIT>ArchFeature", ";", "<STR_LIT>", "ArchID", "=", "<STR_LIT>", "(", "TT", ".", "getArchName", "(", ")", ")", ";", "if", "(", "ArchID", "!=", "<STR_LIT>", "::", "INVALID", "&&", "(", "CPU", ".", "empty", "(", ")", "||", "CPU", "==", "<STR_LIT>", ")", ")", "<ISA_LIT>ArchFeature", "=", "(", "<ISA_LIT>ArchFeature", "+", "<STR_LIT>", "+", "<STR_LIT>", "(", "ArchID", ")", ")", ".", "str", "(", ")", ";", "if", "(", "TT", ".", "isThumb", "(", ")", ")", "{", "if", "(", "!", "<ISA_LIT>ArchFeature", ".", "empty", "(", ")", ")", "<ISA_LIT>ArchFeature", "+=", "<STR_LIT>", ";", "<ISA_LIT>ArchFeature", "+=", "<STR_LIT>", ";", "}", "if", "(", "TT", ".", "isOSNaCl", "(", ")", ")", "{", "if", "(", "!", "<ISA_LIT>ArchFeature", ".", "empty", "(", ")", ")", "<ISA_LIT>ArchFeature", "+=", "<STR_LIT>", ";", "<ISA_LIT>ArchFeature", "+=", "<STR_LIT>", ";", "}", "if", "(", "TT", ".", "isOSWindows", "(", ")", ")", "{", "if", "(", "!", "<ISA_LIT>ArchFeature", ".", "empty", "(", ")", ")", "<ISA_LIT>ArchFeature", "+=", "<STR_LIT>", ";", "<ISA_LIT>ArchFeature", "+=", "<STR_LIT>", ";", "}"], "ground_truth": ["return", "<ISA_LIT>ArchFeature", ";"], "File": "ARMMCTargetDesc (2)1", "Func": "ParseARMTriple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13735, "Length": 154, "Cover_Rate": 0.9447852760736196, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "PtrWithOffset", ".", "first", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "PtrWithOffset", ".", "second", ")", ";", "}", ",", "}", "}", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector10", "Func": "selectFlatOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13736, "Length": 47, "Cover_Rate": 0.6527777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "NAME", "##", "rri", ":", "\\", "case", "NAME", "##", "rzi", ":", "\\", "case", "NAME", "##", "iri", ":", "\\", "case", "NAME", "##", "izi", ":", "\\", "case", "NAME", "##", "rri_nt", ":", "\\", "case", "NAME", "##", "rzi_nt", ":", "\\", "case", "NAME", "##", "iri_nt", ":", "\\", "case", "NAME", "##", "izi_nt", ":", "\\", "case", "NAME", "##", "rri_t", ":", "\\", "case", "NAME", "##", "rzi_t", ":", "\\", "case", "NAME", "##", "iri_t", ":", "\\", "case", "NAME", "##", "izi_t", ":", "case", "NAME", "##", "rr", ":", "\\", "case", "NAME", "##", "ir", ":", "\\", "case", "NAME", "##", "rr_nt", ":", "\\", "case", "NAME", "##", "ir_nt", ":", "\\", "case", "NAME", "##", "rr_t", ":", "\\", "case", "NAME", "##", "ir_t", ":", "{"], "ground_truth": ["using", "namespace", "llvm", "::", "<ISA_LIT>", ";"], "File": "VEDisassembler", "Func": "isIntegerBCKind", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13737, "Length": 113, "Cover_Rate": 0.7243589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "<STR_LIT>", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "nds32_isr_vector_size", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ")", ";", "if", "(", "TARGET_ISA_V2", ")", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "TARGET_ISA_V3", ")", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "TARGET_ISA_V3M", ")", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "TARGET_CMODEL_SMALL", ")", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "TARGET_CMODEL_MEDIUM", ")", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "TARGET_CMODEL_LARGE", ")", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "(", "(", "TARGET_BIG_ENDIAN", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "(", "(", "TARGET_CMOV", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "(", "(", "TARGET_PERF_EXT", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "(", "(", "TARGET_V3PUSH", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "(", "(", "TARGET_16_BIT", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "(", "(", "TARGET_REDUCED_REGS", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";"], "File": "nds322", "Func": "nds32_asm_file_start", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13738, "Length": 225, "Cover_Rate": 0.7188498402555911, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "cnt", "=", "Removables", ".", "size", "(", ")", ";", "for", "(", "std", "::", "set", "<", "MachineInstr", "*", ">", "::", "iterator", "I", "=", "Removables", ".", "begin", "(", ")", ",", "E", "=", "Removables", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "*", "I", ")", ";", "(", "*", "I", ")", "->", "eraseFromParent", "(", ")", ";", "}", "Removables", ".", "clear", "(", ")", ";", "return", "cnt", ";"], "ground_truth": ["}"], "File": "PatmosSPReduce1", "Func": "remove", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 13739, "Length": 78, "Cover_Rate": 0.9176470588235294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>OptimizeVSETVLUses", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "RISCVOptimizeVSETVLUses", "Func": "RISCVOptimizeVSETVLUses", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13740, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MF", ".", "getJumpTableInfo", "(", ")", ")", "MJTEs", "=", "&", "MF", ".", "getJumpTableInfo", "(", ")", "->", "getJumpTables", "(", ")", ";", "IsPIC", "=", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ";", "JTI", "->", "Initialize", "(", "MF", ",", "IsPIC", ")", ";", "MMI", "=", "&", "getAnalysis", "<", "MachineModuleInfo", ">", "(", ")", ";", "MCE", ".", "setModuleInfo", "(", "MMI", ")", ";", "do", "{", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "MF", ".", "getFunction", "(", ")", "->", "getName", "(", ")", "<<", "<STR_LIT>", ")", ";", "MCE", ".", "startFunction", "(", "MF", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "MBB", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";"], "ground_truth": ["MBB", "!=", "E", ";", "++", "MBB", ")", "{"], "File": "ARMCodeEmitter1", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13741, "Length": 118, "Cover_Rate": 0.38943894389438943, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>MCCodeEmitter", "::", "getHWRegChan", "(", "unsigned", "reg", ")", "const", "{", "return", "MRI", ".", "getEncodingValue", "(", "reg", ")", ">>", "HW_CHAN_SHIFT", ";"], "ground_truth": ["}"], "File": "R600MCCodeEmitter19", "Func": "getHWRegChan", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13742, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "SubLo", "=", "HRI", ".", "get<ISA_LIT>SubRegIndex", "(", "DstRC", ",", "<STR_LIT>", ")", ";", "unsigned", "SubHi", "=", "HRI", ".", "get<ISA_LIT>SubRegIndex", "(", "DstRC", ",", "<STR_LIT>", ")", ";", "assert", "(", "(", "Sub1", "==", "SubLo", "&&", "Sub2", "==", "SubHi", ")", "||", "(", "Sub1", "==", "SubHi", "&&", "Sub2", "==", "SubLo", ")", ")", ";", "if", "(", "Sub1", "==", "SubLo", "&&", "Sub2", "==", "SubHi", ")", "{", "SL", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SH", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "Sub1", "==", "SubHi", "&&", "Sub2", "==", "SubLo", ")", "{", "SH", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SL", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "HexagonBitSimplify", "Func": "parseRegSequence", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13743, "Length": 112, "Cover_Rate": 0.4890829694323144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "RegisterBankInfo", "::", "copyCost", "(", "A", ",", "B", ",", "Size", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo13", "Func": "copyCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13744, "Length": 13, "Cover_Rate": 0.3939393939393939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getNode", "(", "(", "invert", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "DL", ",", "True", ".", "getValueType", "(", ")", ",", "True", ",", "False", ",", "Cond", ")", ";"], "ground_truth": ["}"], "File": "MipsISelLowering101", "Func": "CreateCMovFP", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13745, "Length": 29, "Cover_Rate": 0.35365853658536583, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "strstr", "(", "argv", "[", "i", "]", ",", "<STR_LIT>", ")", ")", "target_ilp32", "=", "true", ";", "else", "if", "(", "!", "strstr", "(", "argv", "[", "i", "]", ",", "<STR_LIT>", ")", ")", "fatal_error", "(", "input_location", ",", "<STR_LIT>", ")", ";", "break", ";", "}", "const", "char", "*", "target_so_filename", "=", "prepare_target_image", "(", "target_compiler", ",", "argc", ",", "argv", ")", ";", "const", "char", "*", "host_descr_filename", "=", "generate_host_descr_file", "(", "host_compiler", ")", ";", "unsigned", "new_argc", "=", "<NUM_LIT>", ";", "const", "char", "*", "new_argv", "[", "<NUM_LIT>", "]", ";", "new_argv", "[", "new_argc", "++", "]", "=", "<STR_LIT>", ";", "new_argv", "[", "new_argc", "++", "]", "=", "<STR_LIT>", ";", "if", "(", "target_ilp32", ")", "new_argv", "[", "new_argc", "++", "]", "=", "<STR_LIT>", ";", "else", "new_argv", "[", "new_argc", "++", "]", "=", "<STR_LIT>", ";", "new_argv", "[", "new_argc", "++", "]", "=", "<STR_LIT>", ";", "new_argv", "[", "new_argc", "++", "]", "=", "host_descr_filename", ";", "new_argv", "[", "new_argc", "++", "]", "=", "target_so_filename", ";", "new_argv", "[", "new_argc", "++", "]", "=", "<STR_LIT>", ";", "new_argv", "[", "new_argc", "++", "]", "=", "out_obj_filename", ";", "new_argv", "[", "new_argc", "++", "]", "=", "NULL", ";", "fork_execute", "(", "new_argv", "[", "<NUM_LIT>", "]", ",", "CONST_CAST", "(", "char", "*", "*", ",", "new_argv", ")", ",", "false", ")", ";", "new_argv", "[", "<NUM_LIT>", "]", "=", "<STR_LIT>", ";", "new_argv", "[", "<NUM_LIT>", "]", "=", "<STR_LIT>", ";", "new_argv", "[", "<NUM_LIT>", "]", "=", "symbols", "[", "<NUM_LIT>", "]", ";", "new_argv", "[", "<NUM_LIT>", "]", "=", "<STR_LIT>", ";"], "ground_truth": ["new_argv", "[", "<NUM_LIT>", "]", "=", "symbols", "[", "<NUM_LIT>", "]", ";"], "File": "intelmic-mkoffload2", "Func": "main", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13746, "Length": 222, "Cover_Rate": 0.5298329355608592, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "AM5Opc", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "?", "sub", ":", "add", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes13", "Func": "getAM5FP16Op", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13747, "Length": 16, "Cover_Rate": 0.64, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Src", ".", "getImm", "(", ")", ")", "||", "TII", "->", "isInlineConstant", "(", "Src", ")", ")", "return", "false", ";", "ReverseImm", "=", "reverseBits", "<", "int32_t", ">", "(", "static_cast", "<", "int32_t", ">", "(", "Src", ".", "getImm", "(", ")", ")", ")", ";"], "ground_truth": ["return", "ReverseImm", ">=", "-", "<NUM_LIT>", "&&", "ReverseImm", "<=", "<NUM_LIT>", ";"], "File": "SIShrinkInstructions1", "Func": "isReverseInlineImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13748, "Length": 55, "Cover_Rate": 0.7333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFDynamic", "::", "~", "<ISA_LIT>ELFDynamic", "(", ")", "{"], "ground_truth": ["}"], "File": "AArch64ELFDynamic", "Func": "~AArch64ELFDynamic", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13749, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "qword", "si_sfi", "(", "qword", "a", ",", "int", "b", ")", "{"], "ground_truth": ["return", "(", "(", "qword", ")", "(", "vec_sub", "(", "vec_splat", "(", "(", "vec_int4", ")", "(", "si_from_int", "(", "b", ")", ")", ",", "<NUM_LIT>", ")", ",", "(", "vec_int4", ")", "(", "a", ")", ")", ")", ")", ";"], "File": "si2vmx", "Func": "si_sfi", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13750, "Length": 45, "Cover_Rate": 0.9782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getMemcpy", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DL", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "VaListSize", ",", "DL", ",", "<STR_LIT>", ")", ",", "Align", "(", "PtrSize", ")", ",", "false", ",", "false", ",", "false", ",", "MachinePointerInfo", "(", "DestSV", ")", ",", "MachinePointerInfo", "(", "SrcSV", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering129", "Func": "LowerVACOPY", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13751, "Length": 62, "Cover_Rate": 0.38271604938271603, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "crtl", "->", "is_leaf", "&&", "call_used_regs", "[", "regno", "]", ")", "current_frame_info", ".", "save_regs", "[", "regno", "]", "=", "<NUM_LIT>", ";", "else", "if", "(", "df_regs_ever_live_p", "(", "regno", ")", ")", "current_frame_info", ".", "save_regs", "[", "regno", "]", "=", "<NUM_LIT>", ";", "else", "current_frame_info", ".", "save_regs", "[", "regno", "]", "=", "<NUM_LIT>", ";", "}", "else", "{", "if", "(", "df_regs_ever_live_p", "(", "regno", ")", "&&", "(", "!", "call_used_regs", "[", "regno", "]", "||", "regno", "==", "RETURN_ADDRESS_REGNUM", ")", ")", "current_frame_info", ".", "save_regs", "[", "regno", "]", "=", "<NUM_LIT>", ";", "else", "current_frame_info", ".", "save_regs", "[", "regno", "]", "=", "<NUM_LIT>", ";", "}", "}", "if", "(", "crtl", "->", "calls_eh_return", ")", "{", "unsigned", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", ";", "++", "i", ")", "{"], "ground_truth": ["regno", "=", "EH_RETURN_DATA_REGNO", "(", "i", ")", ";"], "File": "cr162", "Func": "cr16_compute_save_regs", "Target": "cr16", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13752, "Length": 120, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "foldADCToCINC", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Cond", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "isNullConstant", "(", "RHS", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "CC", "=", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "LHS", ",", "LHS", ",", "CC", ",", "Cond", ")", ";"], "File": "AArch64ISelLowering87", "Func": "foldADCToCINC", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13753, "Length": 106, "Cover_Rate": 0.9380530973451328, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getStackEntry", "(", "unsigned", "STi", ")", "const", "{"], "ground_truth": ["assert", "(", "STi", "<", "StackTop", "&&", "<STR_LIT>", ")", ";"], "File": "X86FloatingPoint21", "Func": "getStackEntry", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13754, "Length": 17, "Cover_Rate": 0.6071428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "Src1Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "LLT", "SrcTy", "=", "MRI", ".", "getType", "(", "Src1Reg", ")", ";", "const", "LLT", "DstTy", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "auto", "LaneIdx", "=", "getSplatIndex", "(", "MI", ")", ";", "if", "(", "!", "LaneIdx", ")", "return", "false", ";", "if", "(", "*", "LaneIdx", ">=", "SrcTy", ".", "getNumElements", "(", ")", ")", "return", "false", ";", "if", "(", "DstTy", "!=", "SrcTy", ")", "return", "false", ";", "LLT", "ScalarTy", "=", "SrcTy", ".", "getElementType", "(", ")", ";", "unsigned", "ScalarSize", "=", "ScalarTy", ".", "getSizeInBits", "(", ")", ";", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "switch", "(", "SrcTy", ".", "getNumElements", "(", ")", ")", "{", "case", "<NUM_LIT>", ":", "if", "(", "ScalarSize", "==", "<NUM_LIT>", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "ScalarSize", "==", "<NUM_LIT>", ")", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "ScalarSize", "==", "<NUM_LIT>", ")", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "ScalarSize", "==", "<NUM_LIT>", ")", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "ScalarSize", "==", "<NUM_LIT>", ")", "Opc", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "!", "Opc", ")", "return", "false", ";"], "ground_truth": ["MatchInfo", ".", "first", "=", "Opc", ";"], "File": "AArch64PostLegalizerLowering1", "Func": "matchDupLane", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13755, "Length": 206, "Cover_Rate": 0.7832699619771863, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "addr", ";", "if", "(", "count", "!=", "<NUM_LIT>", ")", "{", "offset", "=", "-", "<NUM_LIT>", ";", "addr", "=", "plus_constant", "(", "Pmode", ",", "frameaddr", ",", "offset", ")", ";", "addr", "=", "memory_address", "(", "Pmode", ",", "addr", ")", ";", "return", "gen_rtx_MEM", "(", "Pmode", ",", "addr", ")", ";", "}"], "ground_truth": ["return", "get_hard_reg_initial_val", "(", "Pmode", ",", "LP_REGNUM", ")", ";"], "File": "nds32", "Func": "nds32_return_addr_rtx", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13756, "Length": 52, "Cover_Rate": 0.7878787878787878, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Token", "=", "Parser", ".", "getTok", "(", ")", ";", "SMLoc", "S", "=", "Token", ".", "getLoc", "(", ")", ";", "if", "(", "Token", ".", "isNot", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "if", "(", "Token", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "if", "(", "searchSymbolAlias", "(", "Operands", ")", ")", "return", "MatchOperand_Success", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "MatchOperand_NoMatch", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "OperandMatchResultTy", "ResTy", "=", "matchAnyRegisterWithoutDollar", "(", "Operands", ",", "S", ")", ";", "if", "(", "ResTy", "==", "MatchOperand_Success", ")", "{"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "MipsAsmParser104", "Func": "parseAnyRegister", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13757, "Length": 107, "Cover_Rate": 0.7379310344827587, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Rt", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "unsigned", "pred", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "Rn", "==", "<NUM_LIT>", "||", "Rn", "==", "Rt", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeAddrModeImm12Operand", "(", "Inst", ",", "imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeLDRPreImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13758, "Length": 174, "Cover_Rate": 0.8018433179723502, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "add", "(", "Root", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector", "Func": "selectVCSRC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13759, "Length": 20, "Cover_Rate": 0.5405405405405406, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__o", "=", "__builtin_aarch64_set_qregciv16qi", "(", "__o", ",", "tab", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "__o", "=", "__builtin_aarch64_set_qregciv16qi", "(", "__o", ",", "tab", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "return", "__builtin_aarch64_qtbx3v16qi", "(", "r", ",", "__o", ",", "(", "int8x16_t", ")", "idx", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon3_vqtbx3q_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13760, "Length": 46, "Cover_Rate": 0.5974025974025974, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "DisasmLines", ".", "clear", "(", ")", ";", "HexLines", ".", "clear", "(", ")", ";", "DisasmLineMaxLen", "=", "<NUM_LIT>", ";", "OutStreamer", ".", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getTextSection", "(", ")", ")", ";", "EmitFunctionBody", "(", ")", ";", "if", "(", "isVerbose", "(", ")", ")", "{", "const", "MCSectionELF", "*", "CommentSection", "=", "Context", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "<NUM_LIT>", ",", "SectionKind", "::", "getReadOnly", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "CommentSection", ")", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", ">=", "AMDGPUSubtarget", "::", "SOUTHERN_ISLANDS", ")", "{", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "KernelInfo", ".", "CodeLen", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "KernelInfo", ".", "NumSGPR", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "KernelInfo", ".", "NumVGPR", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "KernelInfo", ".", "FloatMode", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "KernelInfo", ".", "IEEEMode", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "KernelInfo", ".", "ScratchSize", ")", ",", "false", ")", ";", "}", "else", "{", "R600MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "R600MachineFunctionInfo", ">", "(", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "Twine", "(", "<STR_LIT>", "+", "Twine", "(", "MFI", "->", "StackSize", ")", ")", ")", ";", "}", "}", "if", "(", "STM", ".", "dumpCode", "(", ")", "&&", "DisasmEnabled", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "Context", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_NOTE", ",", "<NUM_LIT>", ",", "SectionKind", "::", "getReadOnly", "(", ")", ")", ")", ";", "for", "(", "size_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "DisasmLines", ".", "size", "(", ")", ";", "++", "i", ")", "{", "std", "::", "string", "Comment", "(", "DisasmLineMaxLen", "-", "DisasmLines", "[", "i", "]", ".", "size", "(", ")", ",", "' '", ")", ";", "Comment", "+=", "<STR_LIT>", "+", "HexLines", "[", "i", "]", "+", "<STR_LIT>", ";"], "ground_truth": ["OutStreamer", ".", "EmitBytes", "(", "StringRef", "(", "DisasmLines", "[", "i", "]", ")", ")", ";"], "File": "AMDGPUAsmPrinter88", "Func": "runOnMachineFunction", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13761, "Length": 322, "Cover_Rate": 0.6427145708582834, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "op2_def", ".", "set_src", "==", "NULL_RTX", "||", "!", "MEM_P", "(", "op2_def", ".", "set_src", ")", "||", "GET_MODE", "(", "op2_def", ".", "set_src", ")", "!=", "QImode", "||", "!", "rx_is_restricted_memory_address", "(", "XEXP", "(", "op2_def", ".", "set_src", ",", "<NUM_LIT>", ")", ",", "GET_MODE", "(", "op2_def", ".", "set_src", ")", ")", "||", "reg_used_between_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "op2_def", ".", "insn", ",", "curr_insn", ")", "||", "!", "rx_reg_dead_or_unused_after_insn", "(", "curr_insn", ",", "REGNO", "(", "op2_reg", ")", ")", ")", "return", "false", ";", "rtx", "mem", "=", "op2_def", ".", "set_src", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ")", "==", "POST_INC", "||", "GET_CODE", "(", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ")", "==", "PRE_INC", "||", "GET_CODE", "(", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ")", "==", "POST_DEC", "||", "GET_CODE", "(", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ")", "==", "PRE_DEC", ")", "return", "false", ";", "rtx_insn", "*", "op0_use", "=", "rx_find_use_of_reg", "(", "operands", "[", "<NUM_LIT>", "]", ",", "curr_insn", ",", "next_nonnote_nondebug_insn_bb", ")", ";"], "ground_truth": ["if", "(", "op0_use", "==", "NULL", "||", "!", "(", "GET_CODE", "(", "PATTERN", "(", "op0_use", ")", ")", "==", "SET", "&&", "RX_REG_P", "(", "XEXP", "(", "PATTERN", "(", "op0_use", ")", ",", "<NUM_LIT>", ")", ")", "&&", "reg_overlap_mentioned_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "XEXP", "(", "PATTERN", "(", "op0_use", ")", ",", "<NUM_LIT>", ")", ")", "&&", "rtx_equal_p", "(", "mem", ",", "XEXP", "(", "PATTERN", "(", "op0_use", ")", ",", "<NUM_LIT>", ")", ")", ")", "||", "!", "rx_reg_dead_or_unused_after_insn", "(", "op0_use", ",", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "||", "reg_set_between_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "curr_insn", ",", "op0_use", ")", ")", "return", "false", ";"], "File": "rx", "Func": "rx_fuse_in_memory_bitop", "Target": "rx", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13762, "Length": 243, "Cover_Rate": 0.6361256544502618, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "k_VectorListIndexed", "&&", "!", "VectorList", ".", "isDoubleSpaced", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isSingleSpacedVectorIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13763, "Length": 11, "Cover_Rate": 0.6470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_pbroadcastb256", "(", "(", "__v16qi", ")", "__X", ")", ";"], "ground_truth": ["}"], "File": "avx2intrin", "Func": "_mm256_broadcastb_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13764, "Length": 13, "Cover_Rate": 0.40625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "SimpleTy", "=", "RegVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ";", "switch", "(", "SimpleTy", ")", "{", "default", ":", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "RegVT", ".", "getEVTString", "(", ")", "<<", "'\\n'", ";", "llvm_unreachable", "(", "nullptr", ")", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Register", "VReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "SimpleTy", "==", "<STR_LIT>", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ")", ";", "RegInfo", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "VReg", ")", ";", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "VReg", ",", "RegVT", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExt", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "break", ";", "}", "}", "else", "{", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["InVals", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";"], "File": "BPFISelLowering19", "Func": "LowerFormalArguments", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13765, "Length": 242, "Cover_Rate": 0.5389755011135857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "MOTy", ")", "{", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_Register", ":", "if", "(", "MO", ".", "isImplicit", "(", ")", ")", "break", ";", "return", "MCOperand", "::", "CreateReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "return", "MCOperand", "::", "CreateImm", "(", "MO", ".", "getImm", "(", ")", "+", "offset", ")", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":"], "ground_truth": ["case", "MachineOperand", "::", "MO_GlobalAddress", ":"], "File": "MipsMCInstLower21", "Func": "LowerOperand", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13766, "Length": 72, "Cover_Rate": 0.5142857142857142, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TBB", "=", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "DEBUG", "(", "cerr", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "LastInst", "->", "dump", "(", ")", ")", ";", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "LastInst", "->", "getOpcode", "(", ")", ")", ")", ";", "Cond", ".", "push_back", "(", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "false", ";", "}", "return", "true", ";", "}", "MachineInstr", "*", "SecondLastInst", "=", "I", ";", "if", "(", "SecondLastInst", "&&", "I", "!=", "MBB", ".", "begin", "(", ")", "&&", "isUnpredicatedTerminator", "(", "--", "I", ")", ")", "return", "true", ";", "if", "(", "isCondBranch", "(", "SecondLastInst", ")", "&&", "isUncondBranch", "(", "LastInst", ")", ")", "{", "TBB", "=", "SecondLastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "DEBUG", "(", "cerr", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "SecondLastInst", "->", "dump", "(", ")", ")", ";", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "SecondLastInst", "->", "getOpcode", "(", ")", ")", ")", ";"], "ground_truth": ["Cond", ".", "push_back", "(", "SecondLastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "SPUInstrInfo3", "Func": "AnalyzeBranch", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13767, "Length": 162, "Cover_Rate": 0.4668587896253602, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "J", "++", ")", "{", "NumTerminators", "++", ";", "if", "(", "J", "->", "getDesc", "(", ")", ".", "isUnconditionalBranch", "(", ")", "||", "J", "->", "getDesc", "(", ")", ".", "isIndirectBranch", "(", ")", ")", "{", "FirstUncondOrIndirectBr", "=", "J", ".", "getReverse", "(", ")", ";", "}", "}", "if", "(", "AllowModify", "&&", "FirstUncondOrIndirectBr", "!=", "MBB", ".", "end", "(", ")", ")", "{", "while", "(", "std", "::", "next", "(", "FirstUncondOrIndirectBr", ")", "!=", "MBB", ".", "end", "(", ")", ")", "{", "std", "::", "next", "(", "FirstUncondOrIndirectBr", ")", "->", "eraseFromParent", "(", ")", ";", "NumTerminators", "--", ";", "}", "I", "=", "FirstUncondOrIndirectBr", ";", "}", "if", "(", "I", "->", "getDesc", "(", ")", ".", "isIndirectBranch", "(", ")", ")", "return", "true", ";", "if", "(", "NumTerminators", ">", "<NUM_LIT>", ")", "return", "true", ";", "if", "(", "NumTerminators", "==", "<NUM_LIT>", "&&", "I", "->", "getDesc", "(", ")", ".", "isUnconditionalBranch", "(", ")", ")", "{", "TBB", "=", "getBranchDestBlock", "(", "*", "I", ")", ";", "return", "false", ";", "}", "if", "(", "NumTerminators", "==", "<NUM_LIT>", "&&", "I", "->", "getDesc", "(", ")", ".", "isConditionalBranch", "(", ")", ")", "{", "parseCondBranch", "(", "*", "I", ",", "TBB", ",", "Cond", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "RISCVInstrInfo (2)", "Func": "analyzeBranch", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13768, "Length": 173, "Cover_Rate": 0.4928774928774929, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "PB", "!=", "Latch", ")", "{", "assert", "(", "Prolog", "==", "nullptr", "&&", "<STR_LIT>", ")", ";", "Prolog", "=", "PB", ";", "}", "}", "LoopInst", "=", "&", "(", "*", "(", "--", "Prolog", "->", "end", "(", ")", ")", ")", ";", "if", "(", "!", "isLoop", "(", "LoopInst", ")", ")", "{", "return", "false", ";", "}", "if", "(", "checkForProhibitingInstructions", "(", ")", ")", "{", "return", "false", ";", "}", "PrologInserter", "=", "--", "Prolog", "->", "end", "(", ")", ";", "const", "MDNode", "*", "LoopMD", "=", "nullptr", ";", "calcLoopForm", "(", ")", ";", "if", "(", "EndInstr", ".", "getOperand", "(", "EndInstr", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ".", "isMetadata", "(", ")", ")", "{", "LoopMD", "=", "EndInstr", ".", "getOperand", "(", "EndInstr", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ".", "getMetadata", "(", ")", ";", "}", "if", "(", "LoopMD", ")", "{", "unsigned", "UnrollCount", "=", "getUnrollCountFromMetadata", "(", "LoopMD", ")", ";", "bool", "DoPipeline", "=", "getPipelineFromMetadata", "(", "LoopMD", ")", ";", "if", "(", "UnrollCount", ">", "<NUM_LIT>", ")", "{", "if", "(", "LoopInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "LoopInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "LoopInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "{", "int", "Start", "=", "LoopInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "int", "Bound", "=", "LoopInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "int", "Step", "=", "LoopInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "(", "Bound", "-", "Start", "/", "Step", ")", "%", "UnrollCount", "!=", "<NUM_LIT>", ")", "{"], "ground_truth": ["return", "false", ";"], "File": "TPCSoftwareLoopPipelining", "Func": "pipeline", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13769, "Length": 245, "Cover_Rate": 0.49295774647887325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Src0", ".", "ChangeToImmediate", "(", "MovSrc", ".", "getImm", "(", ")", ")", ";", "ConstantFolded", "=", "true", ";", "}", "else", "if", "(", "MovSrc", ".", "isFI", "(", ")", ")", "{", "Src0", ".", "ChangeToFrameIndex", "(", "MovSrc", ".", "getIndex", "(", ")", ")", ";", "ConstantFolded", "=", "true", ";", "}", "else", "if", "(", "MovSrc", ".", "isGlobal", "(", ")", ")", "{", "Src0", ".", "ChangeToGA", "(", "MovSrc", ".", "getGlobal", "(", ")", ",", "MovSrc", ".", "getOffset", "(", ")", ",", "MovSrc", ".", "getTargetFlags", "(", ")", ")", ";", "ConstantFolded", "=", "true", ";", "}", "}", "if", "(", "ConstantFolded", ")", "{", "if", "(", "MRI", "->", "use_nodbg_empty", "(", "Reg", ")", ")", "Def", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["++", "NumLiteralConstantsFolded", ";"], "File": "SIShrinkInstructions28", "Func": "foldImmediates", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13770, "Length": 104, "Cover_Rate": 0.30498533724340177, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "In<ISA_LIT>16Mode", "&&", "!", "IsSoftFloat", ")", "In<ISA_LIT>16HardFloat", "=", "true", ";", "if", "(", "StackAlignOverride", ")", "stackAlignment", "=", "*", "StackAlignOverride", ";", "else", "if", "(", "isABI_N32", "(", ")", "||", "isABI_N64", "(", ")", ")", "stackAlignment", "=", "Align", "(", "<NUM_LIT>", ")", ";", "else", "{", "assert", "(", "isABI_O32", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["stackAlignment", "=", "Align", "(", "<NUM_LIT>", ")", ";"], "File": "MipsSubtarget61", "Func": "initializeSubtargetDependencies", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13771, "Length": 56, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFObjectWriter", "(", "uint8_t", "OSABI", ")", ":", "MCELFObjectTargetWriter", "(", "false", ",", "OSABI", ",", "ELF", "::", "EM_ARM", ",", "false", ")", "{"], "ground_truth": ["}"], "File": "LEGAsmBackend", "Func": "LEGELFObjectWriter", "Target": "LEG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13772, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "MulVT", "=", "VT", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "bool", "IsSigned", "=", "Op", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "unsigned", "Opcode", "=", "(", "!", "IsSigned", "||", "!", "Subtarget", ".", "hasSSE41", "(", ")", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "Mul1", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "DAG", ".", "getNode", "(", "Opcode", ",", "dl", ",", "MulVT", ",", "Op0", ",", "Op1", ")", ")", ";", "SDValue", "Mul2", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "DAG", ".", "getNode", "(", "Opcode", ",", "dl", ",", "MulVT", ",", "Odd0", ",", "Odd1", ")", ")", ";", "SDValue", "Highs", ",", "Lows", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "const", "int", "HighMask", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "Highs", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "Mul1", ",", "Mul2", ",", "HighMask", ")", ";", "const", "int", "LowMask", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "Lows", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "Mul1", ",", "Mul2", ",", "LowMask", ")", ";", "}", "else", "{", "const", "int", "HighMask", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "Highs", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "Mul1", ",", "Mul2", ",", "HighMask", ")", ";", "const", "int", "LowMask", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "Lows", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "Mul1", ",", "Mul2", ",", "LowMask", ")", ";", "}", "if", "(", "IsSigned", "&&", "!", "Subtarget", ".", "hasSSE41", "(", ")", ")", "{", "SDValue", "ShAmt", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getShiftAmountTy", "(", "VT", ",", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "SDValue", "T1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op0", ",", "ShAmt", ")", ",", "Op1", ")", ";", "SDValue", "T2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op1", ",", "ShAmt", ")", ",", "Op0", ")", ";", "SDValue", "Fixup", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "T1", ",", "T2", ")", ";", "Highs", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Highs", ",", "Fixup", ")", ";", "}", "SDValue", "Ops", "[", "]", "=", "{", "Lows", ",", "Highs", "}", ";"], "ground_truth": ["return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "dl", ")", ";"], "File": "X86ISelLowering (3)", "Func": "LowerMUL_LOHI", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13773, "Length": 415, "Cover_Rate": 0.4893867924528302, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "TVMInstrInfo", "Func": "anchor", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13774, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SrcIsSSE", "&&", "DstIsSSE", ")", "continue", ";", "if", "(", "!", "SrcIsSSE", "&&", "!", "DstIsSSE", ")", "{", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "continue", ";", "if", "(", "N", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ")", "continue", ";", "}", "EVT", "MemVT", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "MemVT", "=", "DstVT", ";", "else", "MemVT", "=", "SrcIsSSE", "?", "SrcVT", ":", "DstVT", ";", "SDValue", "MemTmp", "=", "CurDAG", "->", "CreateStackTemporary", "(", "MemVT", ")", ";", "DebugLoc", "dl", "=", "N", "->", "getDebugLoc", "(", ")", ";", "SDValue", "Store", "=", "CurDAG", "->", "getTruncStore", "(", "CurDAG", "->", "getEntryNode", "(", ")", ",", "dl", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "MemTmp", ",", "NULL", ",", "<NUM_LIT>", ",", "MemVT", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "Result", "=", "CurDAG", "->", "getExtLoad", "(", "<STR_LIT>", ",", "dl", ",", "DstVT", ",", "Store", ",", "MemTmp", ",", "NULL", ",", "<NUM_LIT>", ",", "MemVT", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "--", "I", ";"], "ground_truth": ["CurDAG", "->", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "Result", ")", ";"], "File": "X86ISelDAGToDAG91", "Func": "PreprocessISelDAG", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13775, "Length": 170, "Cover_Rate": 0.44155844155844154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "<ISA_LIT>TargetLowering", "::", "EmitLoweredCatchPad", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";"], "ground_truth": ["const", "Constant", "*", "PerFn", "=", "MF", "->", "getFunction", "(", ")", "->", "getPersonalityFn", "(", ")", ";"], "File": "X86ISelLowering (3)", "Func": "EmitLoweredCatchPad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13776, "Length": 41, "Cover_Rate": 0.35964912280701755, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ExtraSteps", "==", "TargetLoweringBase", "::", "ReciprocalEstimate", "::", "Unspecified", ")", "ExtraSteps", "=", "VT", ".", "getScalarType", "(", ")", "==", "<STR_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "return", "DAG", ".", "getNode", "(", "Opcode", ",", "SDLoc", "(", "Operand", ")", ",", "VT", ",", "Operand", ")", ";", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "AArch64ISelLowering (2)2", "Func": "getEstimate", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13777, "Length": 47, "Cover_Rate": 0.34558823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PostGenericScheduler", "::", "enterMBB", "(", "MBB", ")", ";"], "ground_truth": ["}"], "File": "PPCMachineScheduler", "Func": "enterMBB", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13778, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "vec_double2", ")", "(", "si_rotqbybi", "(", "(", "qword", ")", "(", "a", ")", ",", "si_from_int", "(", "count", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "spu2vmx", "Func": "spu_rlqwbytebc", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13779, "Length": 24, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "shouldConvertConstantLoadToIntImm", "(", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "const", "{"], "ground_truth": ["return", "true", ";"], "File": "SIISelLowering (2)3", "Func": "shouldConvertConstantLoadToIntImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13780, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "MaxLen", "=", "EnableOpt", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "return", "(", "!", "EnableMinSize", ")", "?", "Helper", ".", "tryCombineMemCpyFamily", "(", "MI", ",", "MaxLen", ")", ":", "false", ";", "}", "default", ":", "break", ";", "}", "}", "if", "(", "Generated", ".", "tryCombineAll", "(", "Observer", ",", "MI", ",", "B", ")", ")", "return", "true", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "TargetOpcode", "::", "G_CONCAT_VECTORS", ":", "return", "Helper", ".", "tryCombineConcatVectors", "(", "MI", ")", ";", "case", "TargetOpcode", "::", "G_SHUFFLE_VECTOR", ":", "return", "Helper", ".", "tryCombineShuffleVector", "(", "MI", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AArch64PreLegalizerCombiner23", "Func": "combine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13781, "Length": 89, "Cover_Rate": 0.5329341317365269, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasHardQuad", "(", ")", "const", "{", "return", "HasHardQuad", ";"], "ground_truth": ["}"], "File": "SparcSubtarget (2)", "Func": "hasHardQuad", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13782, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vget_lane_u8", "(", "uint8x8_t", "__a", ",", "const", "int", "__b", ")", "{"], "ground_truth": ["return", "__aarch64_vget_lane_any", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon2_vget_lane_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13783, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Factor", ">=", "<NUM_LIT>", "&&", "Factor", "<=", "getMaxSupportedInterleaveFactor", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "!", "Shuffles", ".", "empty", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Shuffles", ".", "size", "(", ")", "==", "Indices", ".", "size", "(", ")", "&&", "<STR_LIT>", ")", ";", "VectorType", "*", "VecTy", "=", "Shuffles", "[", "<NUM_LIT>", "]", "->", "getType", "(", ")", ";", "Type", "*", "EltTy", "=", "VecTy", "->", "getElementType", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "LI", "->", "getModule", "(", ")", "->", "getDataLayout", "(", ")", ";", "if", "(", "!", "isLegalInterleavedAccessType", "(", "Factor", ",", "VecTy", ",", "DL", ")", ")", "return", "false", ";", "unsigned", "NumLoads", "=", "getNumInterleavedAccesses", "(", "VecTy", ",", "DL", ")", ";", "if", "(", "EltTy", "->", "isPointerTy", "(", ")", ")", "VecTy", "=", "VectorType", "::", "get", "(", "DL", ".", "getIntPtrType", "(", "EltTy", ")", ",", "VecTy", "->", "getNumElements", "(", ")", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "LI", ")", ";", "Value", "*", "BaseAddr", "=", "LI", "->", "getPointerOperand", "(", ")", ";", "if", "(", "NumLoads", ">", "<NUM_LIT>", ")", "{", "VecTy", "=", "VectorType", "::", "get", "(", "VecTy", "->", "getElementType", "(", ")", ",", "VecTy", "->", "getNumElements", "(", ")", "/", "NumLoads", ")", ";", "BaseAddr", "=", "Builder", ".", "CreateBitCast", "(", "BaseAddr", ",", "VecTy", "->", "getElementType", "(", ")", "->", "getPointerTo", "(", "LI", "->", "getPointerAddressSpace", "(", ")", ")", ")", ";", "}", "assert", "(", "isTypeLegal", "(", "EVT", "::", "getEVT", "(", "VecTy", ")", ")", "&&", "<STR_LIT>", ")", ";", "auto", "createLoadIntrinsic", "=", "[", "&", "]", "(", "Value", "*", "BaseAddr", ")", "{", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "{", "Type", "*", "Int8Ptr", "=", "Builder", ".", "getInt8PtrTy", "(", "LI", "->", "getPointerAddressSpace", "(", ")", ")", ";", "Type", "*", "Tys", "[", "]", "=", "{", "VecTy", ",", "Int8Ptr", "}", ";", "static", "const", "<STR_LIT>", "LoadInts", "[", "<NUM_LIT>", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "Function", "*", "VldnFunc", "=", "<STR_LIT>", "(", "LI", "->", "getModule", "(", ")", ",", "LoadInts", "[", "Factor", "-", "<NUM_LIT>", "]", ",", "Tys", ")", ";", "SmallVector", "<", "Value", "*", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Builder", ".", "CreateBitCast", "(", "BaseAddr", ",", "Int8Ptr", ")", ")", ";", "Ops", ".", "push_back", "(", "Builder", ".", "getInt32", "(", "LI", "->", "getAlignment", "(", ")", ")", ")", ";", "return", "Builder", ".", "CreateCall", "(", "VldnFunc", ",", "Ops", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "assert", "(", "(", "Factor", "==", "<NUM_LIT>", "||", "Factor", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "<STR_LIT>", "LoadInts", "=", "Factor", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["Type", "*", "VecEltTy", "=", "VecTy", "->", "getElementType", "(", ")", "->", "getPointerTo", "(", "LI", "->", "getPointerAddressSpace", "(", ")", ")", ";"], "File": "ARMISelLowering104", "Func": "lowerInterleavedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13784, "Length": 406, "Cover_Rate": 0.5501355013550135, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "<STR_LIT>", ";", "BeginIdx", "=", "<STR_LIT>", ";", "SubRegs", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "<STR_LIT>", ";", "BeginIdx", "=", "<STR_LIT>", ";", "SubRegs", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "<STR_LIT>", ";", "BeginIdx", "=", "<STR_LIT>", ";", "SubRegs", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "Subtarget", ".", "isThumb2", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BeginIdx", "=", "<STR_LIT>", ";", "SubRegs", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "<STR_LIT>", ";", "BeginIdx", "=", "<STR_LIT>", ";", "SubRegs", "=", "<NUM_LIT>", ";", "Spacing", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "<STR_LIT>", ";", "BeginIdx", "=", "<STR_LIT>", ";", "SubRegs", "=", "<NUM_LIT>", ";", "Spacing", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "<STR_LIT>", ";", "BeginIdx", "=", "<STR_LIT>", ";", "SubRegs", "=", "<NUM_LIT>", ";", "Spacing", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", "&&", "!", "Subtarget", ".", "hasFP64", "(", ")", ")", "{", "Opc", "=", "<STR_LIT>", ";", "BeginIdx", "=", "<STR_LIT>", ";", "SubRegs", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "SrcReg", "==", "<STR_LIT>", ")", "{", "copyFromCPSR", "(", "MBB", ",", "I", ",", "DestReg", ",", "KillSrc", ",", "Subtarget", ")", ";", "return", ";", "}", "else", "if", "(", "DestReg", "==", "<STR_LIT>", ")", "{", "copyToCPSR", "(", "MBB", ",", "I", ",", "SrcReg", ",", "KillSrc", ",", "Subtarget", ")", ";", "return", ";", "}", "else", "if", "(", "DestReg", "==", "<STR_LIT>", ")", "{", "assert", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "return", ";", "}", "else", "if", "(", "SrcReg", "==", "<STR_LIT>", ")", "{", "assert", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["return", ";"], "File": "ARMBaseInstrInfo111", "Func": "copyPhysReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13785, "Length": 401, "Cover_Rate": 0.30798771121351765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Darwin<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ")", ":", "<ISA_LIT>AsmBackend", "(", "T", ")", "{"], "ground_truth": ["}"], "File": "X86AsmBackend32", "Func": "DarwinX86AsmBackend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13786, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "packet_group", "->", "insns", "[", "packet_group", "->", "num_insns", "++", "]", "=", "insn", ";", "frv_packet", ".", "insns", "[", "frv_packet", ".", "num_insns", "++", "]", "=", "insn", ";"], "ground_truth": ["frv_registers_update", "(", "PATTERN", "(", "insn", ")", ")", ";"], "File": "frv", "Func": "frv_add_insn_to_packet", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 13787, "Length": 32, "Cover_Rate": 0.5079365079365079, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_MODE_SIZE", "(", "m1", ")", "==", "GET_MODE_SIZE", "(", "m2", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "m1", "==", "QImode", "||", "m2", "==", "QImode", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "m32c3", "Func": "m32c_modes_tieable_p", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13788, "Length": 32, "Cover_Rate": 0.7619047619047619, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Imm", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "PPCDisassembler11", "Func": "decodeImmZeroOperand", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13789, "Length": 18, "Cover_Rate": 0.3673469387755102, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "MI", ":", "Split", ")", "{", "for", "(", "auto", "&", "MO", ":", "MI", ".", "explicit_uses", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "Register", "::", "isPhysicalRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "continue", ";", "if", "(", "MachineInstr", "*", "Def", "=", "MRI", ".", "getUniqueVRegDef", "(", "MO", ".", "getReg", "(", ")", ")", ")", "if", "(", "Def", "->", "getParent", "(", ")", "==", "&", "MBB", ")", "MFI", ".", "unstackifyVReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "WebAssemblyCFGStackify (2)2", "Func": "unstackifyVRegsUsedInSplitBB", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13790, "Length": 85, "Cover_Rate": 0.794392523364486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "emitGlobalVariable", "(", "const", "GlobalVariable", "*", "GV", ")", "override", "{"], "ground_truth": ["}"], "File": "SPIRVAsmPrinter", "Func": "emitGlobalVariable", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13791, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isOffsetFoldingLegal", "(", "const", "GlobalAddressSDNode", "*", "GA", ")", "const", "{", "if", "(", "GA", "->", "getAddressSpace", "(", ")", "!=", "<ISA_LIT>AS", "::", "GLOBAL_ADDRESS", ")", "return", "false", ";"], "ground_truth": ["return", "TargetLowering", "::", "isOffsetFoldingLegal", "(", "GA", ")", ";"], "File": "SIISelLowering110", "Func": "isOffsetFoldingLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13792, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vqabsq_m_sv16qi", "(", "__inactive", ",", "__a", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vqabsq_m_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13793, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ConstantSDNode", "*", "AndRHS", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op1", ")", ";", "uint64_t", "AndRHSVal", "=", "AndRHS", "->", "getZExtValue", "(", ")", ";", "SDValue", "AndLHS", "=", "Op0", ";", "if", "(", "AndRHSVal", "==", "<NUM_LIT>", "&&", "AndLHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "LHS", "=", "AndLHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "RHS", "=", "AndLHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "AndRHSVal", ")", "&&", "isPowerOf2_64", "(", "AndRHSVal", ")", ")", "{", "LHS", "=", "AndLHS", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "Log2_64_Ceil", "(", "AndRHSVal", ")", ",", "LHS", ".", "getValueType", "(", ")", ")", ";", "}", "}", "if", "(", "LHS", ".", "getNode", "(", ")", ")", "{", "bool", "Invert", "=", "false", ";", "if", "(", "LHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isAllOnes", "(", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "Invert", "=", "true", ";", "LHS", "=", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "||", "LHS", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "LHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ")", ";", "if", "(", "LHS", ".", "getValueType", "(", ")", "!=", "RHS", ".", "getValueType", "(", ")", ")", "RHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "LHS", ".", "getValueType", "(", ")", ",", "RHS", ")", ";"], "ground_truth": ["SDValue", "BT", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ",", "RHS", ")", ";"], "File": "X86ISelLowering222", "Func": "LowerToBT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13794, "Length": 234, "Cover_Rate": 0.41711229946524064, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Optional", "<", "StringRef", ">", "MetadataStreamerV3", "::", "getAccessQualifier", "(", "StringRef", "AccQual", ")", "const", "{", "return", "StringSwitch", "<", "Optional", "<", "StringRef", ">>", "(", "AccQual", ")", ".", "Case", "(", "<STR_LIT>", ",", "StringRef", "(", "<STR_LIT>", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "StringRef", "(", "<STR_LIT>", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "StringRef", "(", "<STR_LIT>", ")", ")", ".", "Default", "(", "None", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUHSAMetadataStreamer", "Func": "getAccessQualifier", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13795, "Length": 60, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vrshrq_m", "(", "uint16x8_t", "__inactive", ",", "uint16x8_t", "__a", ",", "const", "int", "__imm", ",", "mve_pred16_t", "__p", ")", "{", "return", "__arm_vrshrq_m_n_u16", "(", "__inactive", ",", "__a", ",", "__imm", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vrshrq_m", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13796, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ",", "const", "char", "*", "Modifier", ")", "{"], "ground_truth": ["}"], "File": "LC3bInstPrinter", "Func": "printOperand", "Target": "LC3b", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13797, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "&", "TRI", "=", "ST", ".", "getInstrInfo", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "unsigned", "Reg", "=", "R", "->", "getReg", "(", ")", ";", "if", "(", "TRI", ".", "isPhysicalRegister", "(", "Reg", ")", ")", "return", "!", "TRI", ".", "isSGPRReg", "(", "MRI", ",", "Reg", ")", ";", "if", "(", "MRI", ".", "isLiveIn", "(", "Reg", ")", ")", "{", "if", "(", "!", "TRI", ".", "isSGPRReg", "(", "MRI", ",", "Reg", ")", ")", "return", "true", ";", "else", "if", "(", "!", "<STR_LIT>", "(", "FLI", "->", "Fn", "->", "getCallingConv", "(", ")", ")", ")", "return", "true", ";", "return", "false", ";", "}", "const", "Value", "*", "V", "=", "FLI", "->", "getValueFromVirtualReg", "(", "Reg", ")", ";", "if", "(", "V", ")", "return", "KDA", "->", "isDivergent", "(", "V", ")", ";", "assert", "(", "Reg", "==", "FLI", "->", "DemoteRegister", "||", "isCopyFromRegOfInlineAsm", "(", "N", ")", ")", ";", "return", "!", "TRI", ".", "isSGPRReg", "(", "MRI", ",", "Reg", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "{", "const", "LoadSDNode", "*", "L", "=", "cast", "<", "LoadSDNode", ">", "(", "N", ")", ";", "unsigned", "AS", "=", "L", "->", "getAddressSpace", "(", ")", ";", "return", "AS", "==", "<ISA_LIT>AS", "::", "PRIVATE_ADDRESS", "||", "AS", "==", "<ISA_LIT>AS", "::", "FLAT_ADDRESS", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "{", "}", "return", "<STR_LIT>", "(", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", "(", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "SIISelLowering (2)3", "Func": "isSDNodeSourceOfDivergence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13798, "Length": 249, "Cover_Rate": 0.6784741144414169, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "unsignedp", ")", "{", "import_milli", "(", "remU", ")", ";", "return", "output_millicode_call", "(", "insn", ",", "gen_rtx_SYMBOL_REF", "(", "SImode", ",", "<STR_LIT>", ")", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "pa3", "Func": "output_mod_insn", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13799, "Length": 26, "Cover_Rate": 0.4482758620689655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "nios2_emit_move_sequence", "(", "rtx", "*", "operands", ",", "machine_mode", "mode", ")", "{", "rtx", "to", "=", "operands", "[", "<NUM_LIT>", "]", ";", "rtx", "from", "=", "operands", "[", "<NUM_LIT>", "]", ";", "if", "(", "!", "register_operand", "(", "to", ",", "mode", ")", "&&", "!", "reg_or_0_operand", "(", "from", ",", "mode", ")", ")", "{", "gcc_assert", "(", "can_create_pseudo_p", "(", ")", ")", ";", "from", "=", "copy_to_mode_reg", "(", "mode", ",", "from", ")", ";", "}", "if", "(", "GET_CODE", "(", "from", ")", "==", "SYMBOL_REF", "||", "GET_CODE", "(", "from", ")", "==", "LABEL_REF", "||", "(", "GET_CODE", "(", "from", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "from", ",", "<NUM_LIT>", ")", ")", "!=", "UNSPEC", ")", ")", "from", "=", "nios2_legitimize_constant_address", "(", "from", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "to", ";", "operands", "[", "<NUM_LIT>", "]", "=", "from", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "nios22", "Func": "nios2_emit_move_sequence", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13800, "Length": 125, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ST", "=", "TM", ".", "getSubtargetImpl", "(", ")", ";", "GR", "=", "ST", "->", "get<ISA_LIT>GlobalRegistry", "(", ")", ";", "TII", "=", "ST", "->", "getInstrInfo", "(", ")", ";", "MMI", "=", "&", "getAnalysis", "<", "MachineModuleInfoWrapperPass", ">", "(", ")", ".", "getMMI", "(", ")", ";", "setBaseInfo", "(", "M", ")", ";", "numberRegistersGlobally", "(", "M", ")", ";", "processOtherInstrs", "(", "M", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "SPIRVModuleAnalysis", "Func": "runOnModule", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13801, "Length": 56, "Cover_Rate": 0.6588235294117647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterRef", "RR", "=", "Op", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "RR", ".", "Reg", ")", ")", "return", "false", ";", "if", "(", "isRefInMap", "(", "RR", ",", "Defs", ",", "Exec_Then", ")", ")", "return", "false", ";", "if", "(", "Op", ".", "isDef", "(", ")", "&&", "isRefInMap", "(", "RR", ",", "Uses", ",", "Exec_Then", ")", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "HexagonExpandCondsets", "Func": "canMoveOver", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13802, "Length": 55, "Cover_Rate": 0.5445544554455446, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "I", ",", "dl", ",", "TII", ".", "get", "(", "ADDu", ")", ",", "SP", ")", ".", "addReg", "(", "FP", ")", ".", "addReg", "(", "ZERO", ")", ";", "}", "if", "(", "<ISA_LIT>FI", "->", "callsEhReturn", "(", ")", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "ABI", ".", "ArePtrs64bit", "(", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBBI", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "MFI", "->", "getCalleeSavedInfo", "(", ")", ".", "size", "(", ")", ";", "++", "i", ")", "--", "I", ";", "for", "(", "int", "J", "=", "<NUM_LIT>", ";", "J", "<", "<NUM_LIT>", ";", "++", "J", ")", "{", "TII", ".", "loadRegFromStackSlot", "(", "MBB", ",", "I", ",", "ABI", ".", "GetEhDataReg", "(", "J", ")", ",", "<ISA_LIT>FI", "->", "getEhDataRegFI", "(", "J", ")", ",", "RC", ",", "&", "RegInfo", ")", ";"], "ground_truth": ["}"], "File": "MipsSEFrameLowering24", "Func": "emitEpilogue", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13803, "Length": 131, "Cover_Rate": 0.3753581661891118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "emitDefCFAOffsets", "(", "MachineBasicBlock", "&", "MBB", ",", "const", "DebugLoc", "&", "dl", ",", "const", "<ISA_LIT>BaseInstrInfo", "&", "TII", ",", "bool", "HasFP", ")", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "unsigned", "CFAOffset", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "Info", ":", "Insts", ")", "{", "if", "(", "HasFP", "&&", "!", "Info", ".", "BeforeFPSet", ")", "return", ";", "CFAOffset", "+=", "Info", ".", "SPAdjust", ";", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "cfiDefCfaOffset", "(", "nullptr", ",", "CFAOffset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "std", "::", "next", "(", "Info", ".", "I", ")", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMFrameLowering100", "Func": "emitDefCFAOffsets", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13804, "Length": 119, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isLegalVSrcOperand", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "MCOperandInfo", "&", "OpInfo", ",", "const", "MachineOperand", "&", "MO", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "return", "isLegalRegOperand", "(", "MRI", ",", "OpInfo", ",", "MO", ")", ";", "assert", "(", "MO", ".", "isImm", "(", ")", "||", "MO", ".", "isTargetIndex", "(", ")", "||", "MO", ".", "isFI", "(", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "isLegalVSrcOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13805, "Length": 65, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "Sign", "=", "Imm", ".", "lshr", "(", "<NUM_LIT>", ")", ".", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ";", "int64_t", "Exp", "=", "(", "Imm", ".", "lshr", "(", "<NUM_LIT>", ")", ".", "getSExtValue", "(", ")", "&", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "uint64_t", "Mantissa", "=", "Imm", ".", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "Mantissa", "&", "<NUM_LIT>", ")", "return", "-", "<NUM_LIT>", ";"], "File": "ARMISelLowering109", "Func": "getVFPf64Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13806, "Length": 57, "Cover_Rate": 0.3986013986013986, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_aarch64_st1v8hi", "(", "(", "__builtin_aarch64_simd_hi", "*", ")", "a", ",", "b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vst1q_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13807, "Length": 12, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BaseTAI", "::", "AlignmentIsInBytes", "=", "false", ";", "BaseTAI", "::", "LCOMMDirective", "=", "<STR_LIT>", ";"], "ground_truth": ["BaseTAI", "::", "InlineAsmStart", "=", "<STR_LIT>", ";"], "File": "SPUTargetAsmInfo1", "Func": "SPUTargetAsmInfo", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13808, "Length": 18, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "<ISA_LIT>MCInstrInfo", "::", "isBundle", "(", "Inst", ")", ")", ";", "bool", "PreviousIsExtender", "=", "false", ";", "for", "(", "auto", "const", "&", "I", ":", "<ISA_LIT>MCInstrInfo", "::", "bundleInstructions", "(", "Inst", ")", ")", "{", "auto", "const", "&", "Inst", "=", "*", "I", ".", "getInst", "(", ")", ";", "if", "(", "!", "PreviousIsExtender", ")", "{"], "ground_truth": ["if", "(", "isInstRelaxable", "(", "Inst", ")", ")", "return", "true", ";"], "File": "HexagonAsmBackend", "Func": "mayNeedRelaxation", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13809, "Length": 58, "Cover_Rate": 0.6904761904761905, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "shmask", ".", "v", "=", "(", "(", "vec_uint4", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "shmask", ".", "c", "[", "si_to_uint", "(", "(", "qword", ")", "(", "vec_add", "(", "(", "vec_uint4", ")", "(", "a", ")", ",", "(", "vec_uint4", ")", "(", "b", ")", ")", ")", ")", "&", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";"], "ground_truth": ["return", "(", "(", "qword", ")", "(", "shmask", ".", "v", ")", ")", ";"], "File": "si2vmx", "Func": "si_cbx", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13810, "Length": 65, "Cover_Rate": 0.6989247311827957, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "toload", "=", "gen_rtx_CONST", "(", "VOIDmode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "stack_limit_rtx", ",", "GEN_INT", "(", "size", ")", ")", ")", ";", "emit_insn", "(", "gen_elf_high", "(", "tmp_reg", ",", "toload", ")", ")", ";", "emit_insn", "(", "gen_elf_low", "(", "tmp_reg", ",", "tmp_reg", ",", "toload", ")", ")", ";", "emit_insn", "(", "gen_cond_trap", "(", "LTU", ",", "stack_reg", ",", "tmp_reg", ",", "const0_rtx", ")", ")", ";", "}", "else", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "copy_reg", ")", "{", "if", "(", "copy_off", "!=", "<NUM_LIT>", ")", "emit_insn", "(", "gen_add3_insn", "(", "copy_reg", ",", "stack_reg", ",", "GEN_INT", "(", "copy_off", ")", ")", ")", ";", "else", "emit_move_insn", "(", "copy_reg", ",", "stack_reg", ")", ";", "}", "if", "(", "size", ">", "<NUM_LIT>", ")", "{", "if", "(", "get_last_insn", "(", ")", "==", "NULL_RTX", ")", "emit_note", "(", "NOTE_INSN_DELETED", ")", ";", "insn", "=", "emit_move_insn", "(", "tmp_reg", ",", "todec", ")", ";", "try_split", "(", "PATTERN", "(", "insn", ")", ",", "insn", ",", "<NUM_LIT>", ")", ";", "todec", "=", "tmp_reg", ";"], "ground_truth": ["}"], "File": "rs60006", "Func": "rs6000_emit_allocate_stack", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13811, "Length": 147, "Cover_Rate": 0.3295964125560538, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "T", "=", "dyn_cast", "<", "IntegerType", ">", "(", "V", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "T", ")", "return", "false", ";", "unsigned", "BW", "=", "T", "->", "getBitWidth", "(", ")", ";", "APInt", "K0", "(", "BW", ",", "<NUM_LIT>", ")", ",", "K1", "(", "BW", ",", "<NUM_LIT>", ")", ";", "computeKnownBits", "(", "V", ",", "K0", ",", "K1", ",", "DL", ")", ";", "return", "K0", ".", "countLeadingOnes", "(", ")", ">=", "IterCount", ";"], "ground_truth": ["}"], "File": "HexagonLoopIdiomRecognition10", "Func": "highBitsAreZero", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13812, "Length": 69, "Cover_Rate": 0.8414634146341463, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "Opcode", "==", "Instruction", "::", "Load", ")", "{", "static", "const", "CostTblEntry", "AVX512InterleavedLoadTbl", "[", "]", "=", "{", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "AVX512InterleavedLoadTbl", ",", "Factor", ",", "VT", ")", ")", "return", "MaskCost", "+", "NumOfMemOps", "*", "MemOpCost", "+", "Entry", "->", "Cost", ";", "TTI", "::", "ShuffleKind", "ShuffleKind", "=", "(", "NumOfMemOps", ">", "<NUM_LIT>", ")", "?", "TTI", "::", "SK_PermuteTwoSrc", ":", "TTI", "::", "SK_PermuteSingleSrc", ";", "InstructionCost", "ShuffleCost", "=", "getShuffleCost", "(", "ShuffleKind", ",", "SingleMemOpTy", ",", "None", ",", "<NUM_LIT>", ",", "nullptr", ")", ";", "unsigned", "NumOfLoadsInInterleaveGrp", "=", "Indices", ".", "size", "(", ")", "?", "Indices", ".", "size", "(", ")", ":", "Factor", ";", "auto", "*", "ResultTy", "=", "FixedVectorType", "::", "get", "(", "VecTy", "->", "getElementType", "(", ")", ",", "VecTy", "->", "getNumElements", "(", ")", "/", "Factor", ")", ";", "InstructionCost", "NumOfResults", "=", "getTLI", "(", ")", "->", "getTypeLegalizationCost", "(", "DL", ",", "ResultTy", ")", ".", "first", "*", "NumOfLoadsInInterleaveGrp", ";", "unsigned", "NumOfUnfoldedLoads", "=", "NumOfResults", ">", "<NUM_LIT>", "?", "NumOfMemOps", ":", "NumOfMemOps", "/", "<NUM_LIT>", ";", "unsigned", "NumOfShufflesPerResult", "=", "std", "::", "max", "(", "(", "unsigned", ")", "<NUM_LIT>", ",", "(", "unsigned", ")", "(", "NumOfMemOps", "-", "<NUM_LIT>", ")", ")", ";", "InstructionCost", "NumOfMoves", "=", "<NUM_LIT>", ";", "if", "(", "NumOfResults", ">", "<NUM_LIT>", "&&", "ShuffleKind", "==", "TTI", "::", "SK_PermuteTwoSrc", ")", "NumOfMoves", "=", "NumOfResults", "*", "NumOfShufflesPerResult", "/", "<NUM_LIT>", ";", "InstructionCost", "Cost", "=", "NumOfResults", "*", "NumOfShufflesPerResult", "*", "ShuffleCost", "+", "MaskCost", "+", "NumOfUnfoldedLoads", "*", "MemOpCost", "+", "NumOfMoves", ";", "return", "Cost", ";", "}", "assert", "(", "Opcode", "==", "Instruction", "::", "Store", "&&", "<STR_LIT>", ")", ";", "static", "const", "CostTblEntry", "AVX512InterleavedStoreTbl", "[", "]", "=", "{", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", "}", ";", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "AVX512InterleavedStoreTbl", ",", "Factor", ",", "VT", ")", ")", "return", "MaskCost", "+", "NumOfMemOps", "*", "MemOpCost", "+", "Entry", "->", "Cost", ";", "unsigned", "NumOfSources", "=", "Factor", ";", "InstructionCost", "ShuffleCost", "=", "getShuffleCost", "(", "TTI", "::", "SK_PermuteTwoSrc", ",", "SingleMemOpTy", ",", "None", ",", "<NUM_LIT>", ",", "nullptr", ")", ";", "unsigned", "NumOfShufflesPerStore", "=", "NumOfSources", "-", "<NUM_LIT>", ";"], "ground_truth": ["unsigned", "NumOfMoves", "=", "NumOfMemOps", "*", "NumOfShufflesPerStore", "/", "<NUM_LIT>", ";"], "File": "X86TargetTransformInfo29", "Func": "getInterleavedMemoryOpCostAVX512", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13813, "Length": 387, "Cover_Rate": 0.5112285336856011, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "node", ";", "if", "(", "GET_CODE", "(", "call_ref", ")", "!=", "SYMBOL_REF", ")", "return", "call_ref", ";", "call_name", "=", "XSTR", "(", "call_ref", ",", "<NUM_LIT>", ")", ";", "if", "(", "*", "call_name", "==", "'.'", ")", "{", "while", "(", "*", "call_name", "==", "'.'", ")", "call_name", "++", ";"], "ground_truth": ["node", "=", "get_identifier", "(", "call_name", ")", ";"], "File": "rs60003", "Func": "rs6000_longcall_ref", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13814, "Length": 49, "Cover_Rate": 0.5903614457831325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "is<ISA_LIT>32", "(", ")", "const", "{"], "ground_truth": ["return", "<ISA_LIT>ArchVersion", ">=", "<ISA_LIT>32", ";"], "File": "MipsSubtarget15", "Func": "isMips32", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13815, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TREE_CODE", "(", "valtype", ")", "!=", "RECORD_TYPE", ")", "return", "<NUM_LIT>", ";", "i", "=", "<NUM_LIT>", ";", "for", "(", "field", "=", "TYPE_FIELDS", "(", "valtype", ")", ";", "field", "!=", "<NUM_LIT>", ";", "field", "=", "DECL_CHAIN", "(", "field", ")", ")", "{", "if", "(", "TREE_CODE", "(", "field", ")", "!=", "FIELD_DECL", ")", "continue", ";", "if", "(", "cxx17_empty_base_field_p", "(", "field", ")", ")", "{", "*", "has_cxx17_empty_base", "=", "true", ";", "continue", ";", "}", "if", "(", "DECL_FIELD_CXX_ZERO_WIDTH_BIT_FIELD", "(", "field", ")", ")", "{", "*", "has_cxx_zero_width_bf", "=", "true", ";", "continue", ";", "}", "if", "(", "!", "SCALAR_FLOAT_TYPE_P", "(", "TREE_TYPE", "(", "field", ")", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "i", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";"], "File": "mips", "Func": "mips_fpr_return_fields", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13816, "Length": 103, "Cover_Rate": 0.6866666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFrameInfo", "*", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "MFI", "->", "setFrameAddressIsTaken", "(", "true", ")", ";", "MVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "FrameReg", "=", "(", "Subtarget", "->", "isThumb", "(", ")", "||", "Subtarget", "->", "useThumbBacktraces", "(", ")", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "FrameReg", ",", "VT", ")", ";"], "ground_truth": ["while", "(", "Depth", "--", ")", "FrameAddr", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "FrameAddr", ",", "NULL", ",", "<NUM_LIT>", ")", ";"], "File": "ARMISelLowering57", "Func": "LowerFRAMEADDR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13817, "Length": 128, "Cover_Rate": 0.8590604026845637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_cvtepi8_epi16", "(", "__m128i", "__W", ",", "__mmask8", "__U", ",", "__m128i", "__A", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_pmovsxbw128_mask", "(", "(", "__v16qi", ")", "__A", ",", "(", "__v8hi", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin", "Func": "_mm_mask_cvtepi8_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13818, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "MO", ")", "<<", "<STR_LIT>", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", ";", "unsigned", "ShiftAmt", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getImm", "(", ")", ";", "if", "(", "TID", ".", "Opcode", "==", "<STR_LIT>", ")", "{", "assert", "(", "ShiftAmt", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "ShiftAmt", "==", "<NUM_LIT>", ")", "ShiftAmt", "=", "<NUM_LIT>", ";", "}", "assert", "(", "ShiftAmt", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["Binary", "|=", "ShiftAmt", "<<", "<STR_LIT>", ";"], "File": "ARMCodeEmitter10", "Func": "emitMiscArithInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13819, "Length": 79, "Cover_Rate": 0.3640552995391705, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "insertShift", "(", "MI", ",", "MBB", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "insertMul", "(", "MI", ",", "MBB", ")", ";", "}", "assert", "(", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "const", "<ISA_LIT>InstrInfo", "&", "TII", "=", "(", "const", "<ISA_LIT>InstrInfo", "&", ")", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "const", "BasicBlock", "*", "LLVM_BB", "=", "MBB", "->", "getBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "FallThrough", "=", "MBB", "->", "getFallThrough", "(", ")", ";", "if", "(", "FallThrough", "!=", "nullptr", ")", "{", "BuildMI", "(", "MBB", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "FallThrough", ")", ";", "}", "MachineBasicBlock", "*", "trueMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "falseMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineFunction", "::", "iterator", "I", ";"], "ground_truth": ["for", "(", "I", "=", "MF", "->", "begin", "(", ")", ";", "I", "!=", "MF", "->", "end", "(", ")", "&&", "&", "(", "*", "I", ")", "!=", "MBB", ";", "++", "I", ")", ";"], "File": "AVRISelLowering17", "Func": "EmitInstrWithCustomInserter", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13820, "Length": 209, "Cover_Rate": 0.39065420560747666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcvtq_n", "(", "uint32x4_t", "__a", ",", "const", "int", "__imm6", ")", "{"], "ground_truth": ["return", "__arm_vcvtq_n_f32_u32", "(", "__a", ",", "__imm6", ")", ";"], "File": "arm", "Func": "mve___arm_vcvtq_n", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13821, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "hasInt256", "(", ")", "&&", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", "&&", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "InVT", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "auto", "ExtendVecSize", "=", "[", "&", "DAG", "]", "(", "const", "SDLoc", "&", "DL", ",", "SDValue", "N", ",", "unsigned", "Size", ")", "{", "EVT", "InVT", "=", "N", ".", "getValueType", "(", ")", ";", "EVT", "OutVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "InVT", ".", "getScalarType", "(", ")", ",", "Size", "/", "InVT", ".", "getScalarSizeInBits", "(", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Opnds", "(", "Size", "/", "InVT", ".", "getSizeInBits", "(", ")", ",", "DAG", ".", "getUNDEF", "(", "InVT", ")", ")", ";", "Opnds", "[", "<NUM_LIT>", "]", "=", "N", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "OutVT", ",", "Opnds", ")", ";", "}", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "<", "<NUM_LIT>", "&&", "!", "(", "<NUM_LIT>", "%", "VT", ".", "getSizeInBits", "(", ")", ")", ")", "{", "unsigned", "Scale", "=", "<NUM_LIT>", "/", "VT", ".", "getSizeInBits", "(", ")", ";", "EVT", "ExVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "SVT", ",", "<NUM_LIT>", "/", "SVT", ".", "getSizeInBits", "(", ")", ")", ";", "SDValue", "Ex", "=", "ExtendVecSize", "(", "DL", ",", "N0", ",", "Scale", "*", "InVT", ".", "getSizeInBits", "(", ")", ")", ";", "SDValue", "SExt", "=", "DAG", ".", "getNode", "(", "Opcode", ",", "DL", ",", "ExVT", ",", "Ex", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "SExt", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "}", "if", "(", "!", "Subtarget", ".", "hasSSE41", "(", ")", "||", "VT", ".", "is128BitVector", "(", ")", "||", "(", "VT", ".", "is256BitVector", "(", ")", "&&", "Subtarget", ".", "hasInt256", "(", ")", ")", ")", "{"], "ground_truth": ["SDValue", "ExOp", "=", "ExtendVecSize", "(", "DL", ",", "N0", ",", "VT", ".", "getSizeInBits", "(", ")", ")", ";"], "File": "X86ISelLowering (3)", "Func": "combineToExtendVectorInReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13822, "Length": 308, "Cover_Rate": 0.41397849462365593, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BlockSet", "Queue", "=", "Entries", ";", "while", "(", "!", "Queue", ".", "empty", "(", ")", ")", "{", "Block", "*", "Curr", "=", "*", "(", "Queue", ".", "begin", "(", ")", ")", ";", "Queue", ".", "remove", "(", "*", "Queue", ".", "begin", "(", ")", ")", ";", "if", "(", "!", "contains", "(", "InnerBlocks", ",", "Curr", ")", ")", "{", "InnerBlocks", ".", "insert", "(", "Curr", ")", ";", "Blocks", ".", "remove", "(", "Curr", ")", ";", "for", "(", "const", "auto", "&", "iter", ":", "Curr", "->", "BranchesIn", ")", "Queue", ".", "insert", "(", "iter", ")", ";", "}", "}", "assert", "(", "!", "InnerBlocks", ".", "empty", "(", ")", ")", ";", "for", "(", "const", "auto", "&", "Curr", ":", "InnerBlocks", ")", "{", "for", "(", "const", "auto", "&", "iter", ":", "Curr", "->", "BranchesOut", ")", "{"], "ground_truth": ["Block", "*", "Possible", "=", "iter", ".", "first", ";"], "File": "Relooper3", "Func": "MakeLoop", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13823, "Length": 125, "Cover_Rate": 0.5102040816326531, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "matcher", ".", "Matches", "(", "instruction", ")", ";", "}", ";", "auto", "iter", "=", "std", "::", "find_if", "(", "table", ".", "begin", "(", ")", ",", "table", ".", "end", "(", ")", ",", "matches_instruction", ")", ";", "if", "(", "iter", "==", "table", ".", "end", "(", ")", ")", "{", "return", "Matcher", "<", "V", ">", "::", "AllMatcher", "(", "[", "]", "(", "V", "&", "v", ",", "u16", "opcode", ",", "u16", ")", "{", "return", "v", ".", "undefined", "(", "opcode", ")", ";", "}", ")", ";", "}", "else", "{", "auto", "other", "=", "std", "::", "find_if", "(", "iter", "+", "<NUM_LIT>", ",", "table", ".", "end", "(", ")", ",", "matches_instruction", ")", ";", "ASSERT", "(", "other", "==", "table", ".", "end", "(", ")", ")", ";", "return", "*", "iter", ";", "}"], "ground_truth": ["}"], "File": "decoder", "Func": "Decode", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13824, "Length": 115, "Cover_Rate": 0.7615894039735099, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Opc", "=", "IsDirect", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "ResultReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "IsDirect", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "ResultReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "IsDirect", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "ResultReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "IsDirect", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "ResultReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "IsDirect", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "ResultReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "IsDirect", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "ResultReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "IsDirect", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "ResultReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "break", ";", "default", ":", "return", "false", ";", "}", "}", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "Args", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Call", "->", "getNumArgOperands", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Value", "*", "V", "=", "Call", "->", "getArgOperand", "(", "i", ")", ";", "<STR_LIT>", "ArgTy", "=", "getSimpleType", "(", "V", "->", "getType", "(", ")", ")", ";", "if", "(", "ArgTy", "==", "<STR_LIT>", ")", "return", "false", ";", "const", "AttributeList", "&", "Attrs", "=", "Call", "->", "getAttributes", "(", ")", ";", "if", "(", "Attrs", ".", "hasParamAttribute", "(", "i", ",", "Attribute", "::", "ByVal", ")", "||", "Attrs", ".", "hasParamAttribute", "(", "i", ",", "Attribute", "::", "SwiftSelf", ")", "||", "Attrs", ".", "hasParamAttribute", "(", "i", ",", "Attribute", "::", "SwiftError", ")", "||", "Attrs", ".", "hasParamAttribute", "(", "i", ",", "Attribute", "::", "InAlloca", ")", "||", "Attrs", ".", "hasParamAttribute", "(", "i", ",", "Attribute", "::", "Nest", ")", ")", "return", "false", ";", "unsigned", "Reg", ";", "if", "(", "Attrs", ".", "hasParamAttribute", "(", "i", ",", "Attribute", "::", "SExt", ")", ")", "Reg", "=", "getRegForSignedValue", "(", "V", ")", ";", "else", "if", "(", "Attrs", ".", "hasParamAttribute", "(", "i", ",", "Attribute", "::", "ZExt", ")", ")", "Reg", "=", "getRegForUnsignedValue", "(", "V", ")", ";", "else", "Reg", "=", "getRegForValue", "(", "V", ")", ";", "if", "(", "Reg", "==", "<NUM_LIT>", ")", "return", "false", ";", "Args", ".", "push_back", "(", "Reg", ")", ";", "}", "auto", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ")", ";", "if", "(", "!", "IsVoid", ")", "MIB", ".", "addReg", "(", "ResultReg", ",", "RegState", "::", "Define", ")", ";", "if", "(", "IsDirect", ")", "MIB", ".", "addGlobalAddress", "(", "Func", ")", ";", "else", "MIB", ".", "addReg", "(", "getRegForValue", "(", "Call", "->", "getCalledValue", "(", ")", ")", ")", ";", "for", "(", "unsigned", "ArgReg", ":", "Args", ")", "MIB", ".", "addReg", "(", "ArgReg", ")", ";", "if", "(", "!", "IsVoid", ")", "updateValueMap", "(", "Call", ",", "ResultReg", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "WebAssemblyFastISel10", "Func": "selectCall", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13825, "Length": 449, "Cover_Rate": 0.6167582417582418, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MBBInfos", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "get", "(", ")", ";"], "ground_truth": ["}"], "File": "X86CondBrFolding", "Func": "getMBBInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13826, "Length": 15, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Tmp", "=", "b", ".", "XOR", "(", "A1", ",", "A2", ")", ";", "return", "b", ".", "IFH1", "(", "b", ".", "HiMask", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "b", ".", "XOR", "(", "Tmp", ",", "b", ".", "SHL", "<", "<NUM_LIT>", ">", "(", "b", ".", "AND", "(", "b", ".", "NOT", "(", "A1", ")", ",", "A2", ")", ")", ")", ",", "Tmp", ")", ";", "}"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "ParabixGeneratedFuncs", "Func": "GENLowerSUB", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13827, "Length": 64, "Cover_Rate": 0.423841059602649, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetMachine", "::", "addAnalysisPasses", "(", "PassManagerBase", "&", "PM", ")", "{"], "ground_truth": ["}"], "File": "TOYTargetMachine1", "Func": "addAnalysisPasses", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13828, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcmpleq_sv8hi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcmpleq_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13829, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "getInstClass", "(", "MBBI", "->", "getOpcode", "(", ")", ",", "*", "TII", ")", "!=", "InstClass", ")", "||", "(", "getInstSubclass", "(", "MBBI", "->", "getOpcode", "(", ")", ",", "*", "TII", ")", "!=", "InstSubclass", ")", ")", "{", "if", "(", "MBBI", "->", "hasUnmodeledSideEffects", "(", ")", ")", "{", "return", "false", ";", "}", "if", "(", "MBBI", "->", "mayLoadOrStore", "(", ")", "&&", "(", "!", "memAccessesCanBeReordered", "(", "*", "CI", ".", "I", ",", "*", "MBBI", ",", "AA", ")", "||", "!", "canMoveInstsAcrossMemOp", "(", "*", "MBBI", ",", "InstsToMove", ",", "AA", ")", ")", ")", "{", "InstsToMove", ".", "push_back", "(", "&", "*", "MBBI", ")", ";", "addDefsUsesToList", "(", "*", "MBBI", ",", "RegDefsToMove", ",", "PhysRegUsesToMove", ")", ";", "continue", ";", "}", "addToListsIfDependent", "(", "*", "MBBI", ",", "RegDefsToMove", ",", "PhysRegUsesToMove", ",", "InstsToMove", ")", ";", "continue", ";", "}", "if", "(", "MBBI", "->", "hasOrderedMemoryRef", "(", ")", ")", "return", "false", ";", "int", "Swizzled", "=", "<STR_LIT>", "(", "MBBI", "->", "getOpcode", "(", ")", ",", "<STR_LIT>", "::", "swz", ")", ";", "if", "(", "Swizzled", "!=", "-", "<NUM_LIT>", "&&", "MBBI", "->", "getOperand", "(", "Swizzled", ")", ".", "getImm", "(", ")", ")", "return", "false", ";", "if", "(", "addToListsIfDependent", "(", "*", "MBBI", ",", "RegDefsToMove", ",", "PhysRegUsesToMove", ",", "InstsToMove", ")", ")", "continue", ";", "if", "(", "&", "*", "MBBI", "==", "&", "*", "Paired", ".", "I", ")", "{", "if", "(", "canMoveInstsAcrossMemOp", "(", "*", "MBBI", ",", "InstsToMove", ",", "AA", ")", ")", "{", "if", "(", "CI", ".", "InstClass", "!=", "MIMG", ")", "offsetsCanBeCombined", "(", "CI", ",", "*", "STM", ",", "Paired", ",", "true", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer29", "Func": "checkAndPrepareMerge", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13830, "Length": 235, "Cover_Rate": 0.4359925788497217, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineInstr", "&", "MI", ":", "make_range", "(", "std", "::", "next", "(", "MachineBasicBlock", "::", "reverse_iterator", "(", "SCCUseInst", ")", ")", ",", "SCCUseInst", "->", "getParent", "(", ")", "->", "rend", "(", ")", ")", ")", "{", "if", "(", "MI", ".", "modifiesRegister", "(", "<STR_LIT>", ",", "&", "RI", ")", ")", "break", ";"], "ground_truth": ["if", "(", "MI", ".", "definesRegister", "(", "<STR_LIT>", ",", "&", "RI", ")", ")", "{"], "File": "SIInstrInfo11", "Func": "addSCCDefsToVALUWorklist", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13831, "Length": 59, "Cover_Rate": 0.46825396825396826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "Register", "TmpVGPR", "=", "RS", "->", "scavengeRegister", "(", "&", "<STR_LIT>", ",", "MI", ",", "<NUM_LIT>", ")", ";", "RS", "->", "setRegUsed", "(", "TmpVGPR", ")", ";", "unsigned", "PerVGPR", "=", "<NUM_LIT>", ";", "unsigned", "NumVGPRs", "=", "(", "NumSubRegs", "+", "(", "PerVGPR", "-", "<NUM_LIT>", ")", ")", "/", "PerVGPR", ";", "int64_t", "VGPRLanes", "=", "(", "<NUM_LIT>", "<<", "std", "::", "min", "(", "PerVGPR", ",", "NumSubRegs", ")", ")", "-", "<NUM_LIT>", ";", "for", "(", "unsigned", "Offset", "=", "<NUM_LIT>", ";", "Offset", "<", "NumVGPRs", ";", "++", "Offset", ")", "{", "buildSGPRSpillLoadStore", "(", "MI", ",", "Index", ",", "Offset", ",", "EltSize", ",", "TmpVGPR", ",", "VGPRLanes", ",", "RS", ",", "true", ")", ";", "for", "(", "unsigned", "i", "=", "Offset", "*", "PerVGPR", ",", "e", "=", "std", "::", "min", "(", "(", "Offset", "+", "<NUM_LIT>", ")", "*", "PerVGPR", ",", "NumSubRegs", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Register", "SubReg", "=", "NumSubRegs", "==", "<NUM_LIT>", "?", "SuperReg", ":", "Register", "(", "getSubReg", "(", "SuperReg", ",", "SplitParts", "[", "i", "]", ")", ")", ";", "bool", "LastSubReg", "=", "(", "i", "+", "<NUM_LIT>", "==", "e", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "SubReg", ")", ".", "addReg", "(", "TmpVGPR", ",", "getKillRegState", "(", "LastSubReg", ")", ")", ".", "addImm", "(", "i", ")", ";"], "ground_truth": ["if", "(", "NumSubRegs", ">", "<NUM_LIT>", "&&", "i", "==", "<NUM_LIT>", ")", "MIB", ".", "addReg", "(", "SuperReg", ",", "RegState", "::", "ImplicitDefine", ")", ";"], "File": "SIRegisterInfo113", "Func": "restoreSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13832, "Length": 222, "Cover_Rate": 0.39361702127659576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallDataSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_WRITE", "|", "ELF", "::", "SHF_ALLOC", ")", ";", "SmallBSSSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_NOBITS", ",", "ELF", "::", "SHF_WRITE", "|", "ELF", "::", "SHF_ALLOC", ")", ";"], "ground_truth": ["this", "->", "TM", "=", "&", "TM", ";"], "File": "MipsTargetObjectFile16", "Func": "Initialize", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13833, "Length": 53, "Cover_Rate": 0.6091954022988506, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "EltVT", "=", "VT", ";", "unsigned", "NumElts", "=", "VT", "==", "<STR_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "{", "EltVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "}", "Constant", "*", "C", ";", "if", "(", "EltVT", "==", "<STR_LIT>", ")", "C", "=", "ConstantFP", "::", "get", "(", "*", "Context", ",", "APFloat", "(", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", ")", ";", "else", "C", "=", "ConstantFP", "::", "get", "(", "*", "Context", ",", "APFloat", "(", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", ")", ";", "C", "=", "ConstantVector", "::", "getSplat", "(", "NumElts", ",", "C", ")", ";", "SDValue", "CPIdx", "=", "DAG", ".", "getConstantPool", "(", "C", ",", "getPointerTy", "(", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "Mask", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPIdx", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "{", "MVT", "XORVT", "=", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "XORVT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "XORVT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "XORVT", ",", "Mask", ")", ")", ")", ";", "}", "else", "{"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Mask", ")", ";"], "File": "X86ISelLowering114", "Func": "LowerFNEG", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13834, "Length": 278, "Cover_Rate": 0.8633540372670807, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Subtarget", "->", "hasSVE", "(", ")", "&&", "Subtarget", "->", "getMinSVEVectorSizeInBits", "(", ")", ">=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering129", "Func": "useSVEForFixedLengthVectors", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13835, "Length": 16, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vst1q_s16", "(", "int16_t", "*", "a", ",", "int16x8_t", "b", ")", "{"], "ground_truth": ["__builtin_aarch64_st1v8hi", "(", "(", "__builtin_aarch64_simd_hi", "*", ")", "a", ",", "b", ")", ";"], "File": "arm", "Func": "neon2_vst1q_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13836, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "opt", ")", "return", "align", ";", "if", "(", "TREE_CODE", "(", "type", ")", "==", "ARRAY_TYPE", ")", "{", "if", "(", "TYPE_MODE", "(", "TREE_TYPE", "(", "type", ")", ")", "==", "DFmode", "&&", "align", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "ALIGN_MODE_128", "(", "TYPE_MODE", "(", "TREE_TYPE", "(", "type", ")", ")", ")", "&&", "align", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "TREE_CODE", "(", "type", ")", "==", "COMPLEX_TYPE", ")", "{", "if", "(", "TYPE_MODE", "(", "type", ")", "==", "DCmode", "&&", "align", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "(", "TYPE_MODE", "(", "type", ")", "==", "XCmode", "||", "TYPE_MODE", "(", "type", ")", "==", "TCmode", ")", "&&", "align", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "(", "TREE_CODE", "(", "type", ")", "==", "RECORD_TYPE", "||", "TREE_CODE", "(", "type", ")", "==", "UNION_TYPE", "||", "TREE_CODE", "(", "type", ")", "==", "QUAL_UNION_TYPE", ")", "&&", "TYPE_FIELDS", "(", "type", ")", ")", "{", "if", "(", "DECL_MODE", "(", "TYPE_FIELDS", "(", "type", ")", ")", "==", "DFmode", "&&", "align", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "ALIGN_MODE_128", "(", "DECL_MODE", "(", "TYPE_FIELDS", "(", "type", ")", ")", ")", "&&", "align", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "TREE_CODE", "(", "type", ")", "==", "REAL_TYPE", "||", "TREE_CODE", "(", "type", ")", "==", "VECTOR_TYPE", "||", "TREE_CODE", "(", "type", ")", "==", "INTEGER_TYPE", ")", "{", "if", "(", "TYPE_MODE", "(", "type", ")", "==", "DFmode", "&&", "align", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "ALIGN_MODE_128", "(", "TYPE_MODE", "(", "type", ")", ")", "&&", "align", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "}"], "ground_truth": ["return", "align", ";"], "File": "i3867", "Func": "ix86_data_alignment", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13837, "Length": 245, "Cover_Rate": 0.5093555093555093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "tlsOpNo", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "tlsOpNo", "=", "<NUM_LIT>", ";", "break", ";", "}", "if", "(", "tlsOpNo", "!=", "<NUM_LIT>", ")", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "tlsOpNo", ")", ";", "uint64_t", "op", "=", "getMachineOpValue", "(", "MI", ",", "MO", ",", "Fixups", ",", "STI", ")", ";"], "ground_truth": ["assert", "(", "op", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "SparcMCCodeEmitter", "Func": "encodeInstruction", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13838, "Length": 74, "Cover_Rate": 0.387434554973822, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "EltSize", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "return", "InputIdx", "*", "EltSize", "/", "<NUM_LIT>", "!=", "OutputIdx", "*", "EltSize", "/", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)", "Func": "ShuffleCrosses128bitLane", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13839, "Length": 27, "Cover_Rate": 0.6585365853658537, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "auto", "*", "ConstAVL", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "AVL", ")", ")", "{", "LegalAVL", "=", "CDAG", ".", "getConstant", "(", "(", "ConstAVL", "->", "getZExtValue", "(", ")", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "auto", "ConstOne", "=", "CDAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "auto", "PlusOne", "=", "CDAG", ".", "getNode", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "{", "AVL", ",", "ConstOne", "}", ")", ";", "LegalAVL", "=", "CDAG", ".", "getNode", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "{", "PlusOne", ",", "ConstOne", "}", ")", ";", "}", "}"], "ground_truth": ["SDValue", "AnnotatedLegalAVL", "=", "CDAG", ".", "annotateLegalAVL", "(", "LegalAVL", ")", ";"], "File": "VVPISelLowering", "Func": "legalizePackedAVL", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13840, "Length": 98, "Cover_Rate": 0.30434782608695654, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "tryParseRegister", "(", "RegNo", ",", "StartLoc", ",", "EndLoc", ")", "!=", "MatchOperand_Success", ";"], "ground_truth": ["}"], "File": "MipsAsmParser22", "Func": "ParseRegister", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13841, "Length": 13, "Cover_Rate": 0.41935483870967744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Modified", "=", "false", ";", "for", "(", "std", "::", "list", "<", "CombineInfo", ">", "&", "MergeList", ":", "MergeableInsts", ")", "{", "if", "(", "MergeList", ".", "size", "(", ")", "<", "<NUM_LIT>", ")", "continue", ";", "bool", "OptimizeListAgain", "=", "false", ";", "if", "(", "!", "optimizeInstsWithSameBaseAddr", "(", "MergeList", ",", "OptimizeListAgain", ")", ")", "{", "MergeList", ".", "clear", "(", ")", ";", "continue", ";", "}", "if", "(", "!", "OptimizeListAgain", ")", "MergeList", ".", "clear", "(", ")", ";", "OptimizeAgain", "|=", "OptimizeListAgain", ";", "Modified", "=", "true", ";", "}"], "ground_truth": ["return", "Modified", ";"], "File": "SILoadStoreOptimizer21", "Func": "optimizeBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13842, "Length": 79, "Cover_Rate": 0.79, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_m_punpcklbw", "(", "__m64", "__m1", ",", "__m64", "__m2", ")", "{", "return", "_mm_unpacklo_pi8", "(", "__m1", ",", "__m2", ")", ";"], "ground_truth": ["}"], "File": "mmintrin", "Func": "_m_punpcklbw", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13843, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_getmant_round_ss", "(", "__mmask8", "__U", ",", "__m128", "__A", ",", "__m128", "__B", ",", "_MM_MANTISSA_NORM_ENUM", "__C", ",", "_MM_MANTISSA_SIGN_ENUM", "__D", ",", "const", "int", "__R", ")", "{"], "ground_truth": ["return", "(", "__m128", ")", "__builtin_ia32_getmantss_mask_round", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ",", "(", "__D", "<<", "<NUM_LIT>", ")", "|", "__C", ",", "(", "__v4sf", ")", "_mm_setzero_ps", "(", ")", ",", "__U", ",", "__R", ")", ";"], "File": "avx512fintrin", "Func": "_mm_maskz_getmant_round_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13844, "Length": 71, "Cover_Rate": 0.9861111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "isThumb", "(", "false", ")", ",", "hasThumb2", "(", "false", ")", ",", "ArgRegsSaveSize", "(", "<NUM_LIT>", ")", ",", "HasStackFrame", "(", "false", ")", ",", "RestoreSPFromFP", "(", "false", ")", ",", "LRSpilledForFarJump", "(", "false", ")", ",", "FramePtrSpillOffset", "(", "<NUM_LIT>", ")", ",", "GPRCS1Offset", "(", "<NUM_LIT>", ")", ",", "GPRCS2Offset", "(", "<NUM_LIT>", ")", ",", "DPRCSOffset", "(", "<NUM_LIT>", ")", ",", "GPRCS1Size", "(", "<NUM_LIT>", ")", ",", "GPRCS2Size", "(", "<NUM_LIT>", ")", ",", "DPRCSSize", "(", "<NUM_LIT>", ")", ",", "NumAlignedDPRCS2Regs", "(", "<NUM_LIT>", ")", ",", "JumpTableUId", "(", "<NUM_LIT>", ")", ",", "PICLabelUId", "(", "<NUM_LIT>", ")", ",", "VarArgsFrameIndex", "(", "<NUM_LIT>", ")", ",", "HasITBlocks", "(", "false", ")", ",", "GlobalBaseReg", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo", "Func": "ARMFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13845, "Length": 96, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isISA3_1", "(", ")", "const", "{", "return", "IsISA3_1", ";"], "ground_truth": ["}"], "File": "PPCSubtarget12", "Func": "isISA3_1", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13846, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "machine_mode", "counter_mode", "(", "rtx", "count_exp", ")", "{", "if", "(", "GET_MODE", "(", "count_exp", ")", "!=", "VOIDmode", ")", "return", "GET_MODE", "(", "count_exp", ")", ";", "if", "(", "!", "CONST_INT_P", "(", "count_exp", ")", ")", "return", "Pmode", ";"], "ground_truth": ["if", "(", "TARGET_64BIT", "&&", "(", "INTVAL", "(", "count_exp", ")", "&", "~", "<NUM_LIT>", ")", ")", "return", "DImode", ";"], "File": "i386-expand", "Func": "counter_mode", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13847, "Length": 51, "Cover_Rate": 0.9272727272727272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_load_pd", "(", "double", "const", "*", "__P", ")", "{", "return", "*", "(", "__m128d", "*", ")", "__P", ";"], "ground_truth": ["}"], "File": "emmintrin", "Func": "_mm_load_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13848, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isMovWSymbol", "(", "{", "<ISA_LIT>MCExpr", "::", "VK_ABS_G3", ",", "<ISA_LIT>MCExpr", "::", "VK_PREL_G3", "}", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser1", "Func": "isMovWSymbolG3", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13849, "Length": 15, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "ValVReg", "=", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "LocInfo", "::", "FPExt", "?", "extendRegister", "(", "Arg", ".", "Regs", "[", "<NUM_LIT>", "]", ",", "VA", ",", "MaxSize", ")", ":", "Arg", ".", "Regs", "[", "<NUM_LIT>", "]", ";", "const", "LLT", "RegTy", "=", "MRI", ".", "getType", "(", "ValVReg", ")", ";", "if", "(", "RegTy", ".", "getSizeInBytes", "(", ")", ">", "Size", ")", "Size", "=", "RegTy", ".", "getSizeInBytes", "(", ")", ";"], "ground_truth": ["assignValueToAddress", "(", "ValVReg", ",", "Addr", ",", "Size", ",", "MPO", ",", "VA", ")", ";"], "File": "AArch64CallLowering16", "Func": "assignValueToAddress", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13850, "Length": 78, "Cover_Rate": 0.6341463414634146, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "CmpR1", "=", "<NUM_LIT>", ",", "CmpR2", "=", "<NUM_LIT>", ";", "const", "MachineInstr", "*", "CmpI", "=", "MRI", "->", "getVRegDef", "(", "PR", ")", ";", "while", "(", "CmpI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "CmpI", "=", "MRI", "->", "getVRegDef", "(", "CmpI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "int", "Mask", "=", "<NUM_LIT>", ",", "Val", "=", "<NUM_LIT>", ";", "bool", "OkCI", "=", "TII", "->", "analyzeCompare", "(", "*", "CmpI", ",", "CmpR1", ",", "CmpR2", ",", "Mask", ",", "Val", ")", ";", "if", "(", "!", "OkCI", ")", "return", ";", "if", "(", "CmpR1", "&&", "MRI", "->", "getRegClass", "(", "CmpR1", ")", "!=", "DoubleRC", ")", "CmpR1", "=", "<NUM_LIT>", ";", "if", "(", "CmpR2", "&&", "MRI", "->", "getRegClass", "(", "CmpR2", ")", "!=", "DoubleRC", ")", "CmpR2", "=", "<NUM_LIT>", ";", "if", "(", "!", "CmpR1", "&&", "!", "CmpR2", ")", "return", ";", "typedef", "std", "::", "vector", "<", "unsigned", ">", "UVect", ";", "UVect", "DP", ";", "for", "(", "auto", "&", "MI", ":", "*", "HB", ")", "{", "if", "(", "!", "MI", ".", "isPHI", "(", ")", ")", "break", ";", "const", "MachineOperand", "&", "MD", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "R", "=", "MD", ".", "getReg", "(", ")", ";", "if", "(", "MRI", "->", "getRegClass", "(", "R", ")", "==", "DoubleRC", ")", "DP", ".", "push_back", "(", "R", ")", ";", "}", "if", "(", "DP", ".", "empty", "(", ")", ")", "return", ";", "auto", "NoIndOp", "=", "[", "this", ",", "CmpR1", ",", "CmpR2", "]", "(", "unsigned", "R", ")", "->", "bool", "{", "for", "(", "auto", "I", "=", "MRI", "->", "use_nodbg_begin", "(", "R", ")", ",", "E", "=", "MRI", "->", "use_nodbg_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{"], "ground_truth": ["const", "MachineInstr", "*", "UseI", "=", "I", "->", "getParent", "(", ")", ";"], "File": "HexagonSplitDouble31", "Func": "collectIndRegsForLoop", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13851, "Length": 267, "Cover_Rate": 0.45254237288135596, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "Inst", ".", "Opc", "==", "<STR_LIT>", "||", "Inst", ".", "Opc", "==", "<STR_LIT>", "||", "Inst", ".", "Opc", "==", "<STR_LIT>", ")", "{", "emitToStreamer", "(", "Out", ",", "MCInstBuilder", "(", "Inst", ".", "Opc", ")", ".", "addReg", "(", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ";", "}", "else", "{", "emitToStreamer", "(", "Out", ",", "MCInstBuilder", "(", "Inst", ".", "Opc", ")", ".", "addReg", "(", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "Inst", ".", "Imm", ")", ")", ";", "}", "SrcReg", "=", "DestReg", ";", "}"], "ground_truth": ["}"], "File": "RISCVAsmParser1", "Func": "emitLoadImm", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13852, "Length": 89, "Cover_Rate": 0.3938053097345133, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetIRAnalysis", "<ISA_LIT>BaseTargetMachine", "::", "getTargetIRAnalysis", "(", ")", "{"], "ground_truth": ["return", "TargetIRAnalysis", "(", "[", "this", "]", "(", "Function", "&", "F", ")", "{", "return", "TargetTransformInfo", "(", "<ISA_LIT>TTIImpl", "(", "this", ",", "F", ")", ")", ";", "}", ")", ";"], "File": "ARMTargetMachine25", "Func": "getTargetIRAnalysis", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13853, "Length": 33, "Cover_Rate": 0.9705882352941176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NextMII", "=", "std", "::", "next", "(", "MII", ")", ";", "MachineInstr", "*", "MI", "=", "&", "*", "MII", ";", "if", "(", "MI", "->", "isBundle", "(", ")", "||", "MI", "->", "isTransient", "(", ")", ")", "continue", ";"], "ground_truth": ["Modified", "|=", "ReduceMI", "(", "MII", ")", ";"], "File": "MicroMipsSizeReduction10", "Func": "ReduceMBB", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13854, "Length": 40, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Shuffle", "=", "<STR_LIT>", ";", "ShuffleVT", "=", "(", "FloatDomain", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "PermuteImm", "=", "getV4<ISA_LIT>ShuffleImm", "(", "Mask", ")", ";", "return", "true", ";", "}", "if", "(", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "SrcVT", ".", "is512BitVector", "(", ")", "&&", "Mask", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RepeatedMask", ";", "if", "(", "is256BitLaneRepeatedShuffleMask", "(", "<STR_LIT>", ",", "Mask", ",", "RepeatedMask", ")", ")", "{", "Shuffle", "=", "<STR_LIT>", ";", "ShuffleVT", "=", "(", "FloatDomain", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "PermuteImm", "=", "getV4<ISA_LIT>ShuffleImm", "(", "RepeatedMask", ")", ";", "return", "true", ";", "}", "}", "return", "false", ";", "}", "if", "(", "FloatDomain", "&&", "MaskScalarSizeInBits", "==", "<NUM_LIT>", ")", "{", "Shuffle", "=", "<STR_LIT>", ";", "ShuffleVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "Mask", ".", "size", "(", ")", ")", ";", "PermuteImm", "=", "<NUM_LIT>", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "Mask", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "int", "M", "=", "Mask", "[", "i", "]", ";", "if", "(", "M", "==", "SM_SentinelUndef", ")", "continue", ";", "assert", "(", "(", "(", "M", "/", "<NUM_LIT>", ")", "==", "(", "i", "/", "<NUM_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";", "PermuteImm", "|=", "(", "M", "&", "<NUM_LIT>", ")", "<<", "i", ";", "}", "return", "true", ";", "}", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RepeatedMask", ";", "if", "(", "!", "is128BitLaneRepeatedShuffleMask", "(", "MaskEltVT", ",", "Mask", ",", "RepeatedMask", ")", ")", "return", "false", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "WordMask", "=", "RepeatedMask", ";", "if", "(", "MaskScalarSizeInBits", "==", "<NUM_LIT>", ")", "scaleShuffleMask", "(", "<NUM_LIT>", ",", "RepeatedMask", ",", "WordMask", ")", ";", "Shuffle", "=", "(", "FloatDomain", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "ShuffleVT", "=", "(", "FloatDomain", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";"], "ground_truth": ["ShuffleVT", "=", "<STR_LIT>", "(", "ShuffleVT", ",", "SrcVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering218", "Func": "matchPermuteVectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13855, "Length": 284, "Cover_Rate": 0.5601577909270217, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ELF<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ",", "const", "StringRef", "TT", ",", "uint8_t", "_OSABI", ")", ":", "<ISA_LIT>AsmBackend", "(", "T", ",", "TT", ")", ",", "OSABI", "(", "_OSABI", ")", "{"], "ground_truth": ["}"], "File": "LEGAsmBackend", "Func": "ELFLEGAsmBackend", "Target": "LEG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13856, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "Func1", "=", "addPrefix", "(", "Func", ")", ";", "std", "::", "string", "tag", "=", "getTagName", "(", "AUTOS_SECTION", ")", ";"], "ground_truth": ["return", "Func1", "+", "tag", "+", "<STR_LIT>", ";"], "File": "PIC161", "Func": "getAutosSectionName", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13857, "Length": 27, "Cover_Rate": 0.6428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addImm0_31Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "addExpr", "(", "Inst", ",", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser111", "Func": "addImm0_31Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13858, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "bool", "getMemDoShift", "(", "unsigned", "Imm", ")", "{", "return", "(", "Imm", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARM64AddressingModes", "Func": "getMemDoShift", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13859, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Op", ".", "isReg", "(", ")", ")", "continue", ";", "RegisterRef", "RR", "=", "Op", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "RR", ".", "Reg", ")", ")", "return", "false", ";", "ReferenceMap", "&", "Map", "=", "Op", ".", "isDef", "(", ")", "?", "Defs", ":", "Uses", ";", "if", "(", "Op", ".", "isDef", "(", ")", "&&", "Op", ".", "isUndef", "(", ")", ")", "{", "assert", "(", "RR", ".", "Sub", "&&", "<STR_LIT>", ")", ";", "RR", ".", "Sub", "=", "<NUM_LIT>", ";", "}", "addRefToMap", "(", "RR", ",", "Map", ",", "Exec", ")", ";", "}", "}", "if", "(", "isRefInMap", "(", "RT", ",", "Defs", ",", "Exec_Then", ")", "||", "isRefInMap", "(", "RT", ",", "Uses", ",", "Exec_Else", ")", ")", "return", "false", ";", "RegisterRef", "RD", "=", "MD", ";", "bool", "CanUp", "=", "canMoveOver", "(", "TfrI", ",", "Defs", ",", "Uses", ")", ";", "bool", "CanDown", "=", "canMoveOver", "(", "*", "DefI", ",", "Defs", ",", "Uses", ")", ";", "if", "(", "DefI", "->", "mayLoad", "(", ")", "||", "DefI", "->", "mayStore", "(", ")", ")", "if", "(", "!", "canMoveMemTo", "(", "*", "DefI", ",", "TfrI", ",", "true", ")", ")", "CanDown", "=", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "(", "CanUp", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", "<<", "<STR_LIT>", "<<", "(", "CanDown", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["MachineBasicBlock", "::", "iterator", "PastDefIt", "=", "std", "::", "next", "(", "DefIt", ")", ";"], "File": "HexagonExpandCondsets11", "Func": "predicate", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13860, "Length": 210, "Cover_Rate": 0.3235747303543914, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "{", "unsigned", "NumOps", "=", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "+", "MI", ".", "getDesc", "(", ")", ".", "getNumImplicitUses", "(", ")", ";", "return", "MI", ".", "getNumOperands", "(", ")", "==", "NumOps", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "default", ":", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "SIInstrInfo99", "Func": "isFoldableCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13861, "Length": 62, "Cover_Rate": 0.5904761904761905, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "::", "iterator", "It", "=", "++", "BB", "->", "getIterator", "(", ")", ";", "MachineBasicBlock", "*", "thisMBB", "=", "BB", ";", "MachineFunction", "*", "F", "=", "BB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "copy0MBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "sinkMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "F", "->", "insert", "(", "It", ",", "copy0MBB", ")", ";", "F", "->", "insert", "(", "It", ",", "sinkMBB", ")", ";", "sinkMBB", "->", "splice", "(", "sinkMBB", "->", "begin", "(", ")", ",", "BB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "sinkMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "copy0MBB", ")", ";", "BB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "Opc2", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "Opc1", ")", ")", ".", "addMBB", "(", "sinkMBB", ")", ";", "BB", "=", "copy0MBB", ";", "BB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "BB", "=", "sinkMBB", ";", "BuildMI", "(", "*", "BB", ",", "BB", "->", "begin", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "thisMBB", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "copy0MBB", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "return", "BB", ";"], "ground_truth": ["}"], "File": "Mips16ISelLowering (2)", "Func": "emitSeliT16", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13862, "Length": 276, "Cover_Rate": 0.8165680473372781, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vpmin_u32", "(", "uint32x2_t", "a", ",", "uint32x2_t", "b", ")", "{", "return", "(", "uint32x2_t", ")", "__builtin_aarch64_uminpv2si", "(", "(", "int32x2_t", ")", "a", ",", "(", "int32x2_t", ")", "b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vpmin_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13863, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "void", "sh_media_FTRV_S", "(", "const", "void", "*", "mtrxg", ",", "const", "void", "*", "fvh", ",", "void", "*", "fvf", ")", "{", "typedef", "float", "v16sf", "__attribute__", "(", "(", "mode", "(", "V16SF", ")", ")", ")", ";", "typedef", "float", "v4sf", "__attribute__", "(", "(", "mode", "(", "V4SF", ")", ")", ")", ";", "v16sf", "mtrx", "=", "*", "(", "v16sf", "*", ")", "mtrxg", ";"], "ground_truth": ["v4sf", "vh", "=", "*", "(", "v4sf", "*", ")", "fvh", ";"], "File": "ushmedia1", "Func": "sh_media_FTRV_S", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13864, "Length": 66, "Cover_Rate": 0.8148148148148148, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EmitProgramInfo<ISA_LIT>", "(", "MF", ")", ";", "}", "DisasmLines", ".", "clear", "(", ")", ";", "HexLines", ".", "clear", "(", ")", ";", "DisasmLineMaxLen", "=", "<NUM_LIT>", ";", "EmitFunctionBody", "(", ")", ";", "if", "(", "isVerbose", "(", ")", ")", "{", "MCSectionELF", "*", "CommentSection", "=", "Context", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "CommentSection", ")", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", ">=", "<ISA_LIT>Subtarget", "::", "SOUTHERN_ISLANDS", ")", "{", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "KernelInfo", ".", "CodeLen", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "KernelInfo", ".", "NumSGPR", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "KernelInfo", ".", "NumVGPR", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "KernelInfo", ".", "FloatMode", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "KernelInfo", ".", "IEEEMode", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "KernelInfo", ".", "ScratchSize", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "KernelInfo", ".", "LDSSize", ")", "+", "<STR_LIT>", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "KernelInfo", ".", "SGPRBlocks", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "KernelInfo", ".", "VGPRBlocks", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "KernelInfo", ".", "NumSGPRsForWavesPerEU", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "KernelInfo", ".", "NumVGPRsForWavesPerEU", ")", ",", "false", ")", ";"], "ground_truth": ["OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "KernelInfo", ".", "ReservedVGPRFirst", ")", ",", "false", ")", ";"], "File": "AMDGPUAsmPrinter103", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13865, "Length": 273, "Cover_Rate": 0.3796940194714882, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasV6Ops", "(", ")", "const", "{"], "ground_truth": ["return", "HasV6Ops", ";"], "File": "ARMSubtarget (2)", "Func": "hasV6Ops", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13866, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "int", "WaitStatesNeeded", "=", "<NUM_LIT>", ";", "for", "(", "const", "MachineOperand", "&", "Def", ":", "VALU", "->", "defs", "(", ")", ")", "{", "WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "checkVALUHazardsHelper", "(", "Def", ",", "MRI", ")", ")", ";", "}", "return", "WaitStatesNeeded", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer", "Func": "checkVALUHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13867, "Length": 51, "Cover_Rate": 0.6986301369863014, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>DAGToDAGISel", "::", "PreprocessTrunc", "(", "SDNode", "*", "Node", ",", "SelectionDAG", "::", "allnodes_iterator", "&", "I", ")", "{", "ConstantSDNode", "*", "MaskN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "MaskN", ")", "return", ";", "SDValue", "BaseV", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "BaseV", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "unsigned", "IntNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "BaseV", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "uint64_t", "MaskV", "=", "MaskN", "->", "getZExtValue", "(", ")", ";", "if", "(", "!", "(", "(", "IntNo", "==", "<STR_LIT>", "&&", "MaskV", "==", "<NUM_LIT>", ")", "||", "(", "IntNo", "==", "<STR_LIT>", "&&", "MaskV", "==", "<NUM_LIT>", ")", "||", "(", "IntNo", "==", "<STR_LIT>", "&&", "MaskV", "==", "<NUM_LIT>", ")", ")", ")", "return", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "Node", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "'\\n'", ")", ";", "I", "--", ";", "CurDAG", "->", "ReplaceAllUsesWith", "(", "SDValue", "(", "Node", ",", "<NUM_LIT>", ")", ",", "BaseV", ")", ";", "I", "++", ";", "CurDAG", "->", "DeleteNode", "(", "Node", ")", ";", "return", ";", "}", "if", "(", "BaseV", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", ";", "unsigned", "match_load_op", "=", "<NUM_LIT>", ";", "switch", "(", "MaskN", "->", "getZExtValue", "(", ")", ")", "{", "default", ":", "return", ";", "case", "<NUM_LIT>", ":", "match_load_op", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "match_load_op", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "match_load_op", "=", "<STR_LIT>", ";", "break", ";", "}", "const", "RegisterSDNode", "*", "RegN", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "BaseV", ".", "getNode", "(", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "RegN", "||", "!", "Register", "::", "isVirtualRegister", "(", "RegN", "->", "getReg", "(", ")", ")", ")", "return", ";", "unsigned", "AndOpReg", "=", "RegN", "->", "getReg", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printReg", "(", "AndOpReg", ")", "<<", "'\\n'", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "FuncInfo", "->", "MBB", ";", "MachineInstr", "*", "MII", "=", "nullptr", ";", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "MI", ".", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MOP", "=", "MI", ".", "getOperand", "(", "i", ")", ";"], "ground_truth": ["if", "(", "!", "MOP", ".", "isReg", "(", ")", "||", "!", "MOP", ".", "isDef", "(", ")", ")", "continue", ";"], "File": "BPFISelDAGToDAG23", "Func": "PreprocessTrunc", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13868, "Length": 375, "Cover_Rate": 0.6177924217462932, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isMemOp", "(", ")", "&&", "MemOp", ".", "Op", "==", "<STR_LIT>", "::", "RegPostIncrement", "&&", "<STR_LIT>", ".", "contains", "(", "MemOp", ".", "OuterReg", ")", ";"], "ground_truth": ["}"], "File": "M68kAsmParser", "Func": "isARIPI", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13869, "Length": 23, "Cover_Rate": 0.6571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DecodeStatus", "result", "=", "decodeInstruction", "(", "DecoderTableQPX32", ",", "MI", ",", "Inst", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "return", "result", ";", "MI", ".", "clear", "(", ")", ";", "}"], "ground_truth": ["return", "decodeInstruction", "(", "DecoderTable32", ",", "MI", ",", "Inst", ",", "Address", ",", "this", ",", "STI", ")", ";"], "File": "PPCDisassembler12", "Func": "getInstruction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13870, "Length": 52, "Cover_Rate": 0.3132530120481928, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PassConfig", "(", "<ISA_LIT>BaseTargetMachine", "&", "TM", ",", "PassManagerBase", "&", "PM", ")", ":", "TargetPassConfig", "(", "TM", ",", "PM", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine1", "Func": "ARMPassConfig", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13871, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Width", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Width", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Width", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Width", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Scale", "=", "Width", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Scale", "=", "Width", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Scale", "=", "Width", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AArch64InstrInfo18", "Func": "getMemOpBaseRegImmOfsWidth", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13872, "Length": 163, "Cover_Rate": 0.3908872901678657, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "BB", "->", "dump", "(", ")", ")", ";"], "ground_truth": ["SelectRoot", "(", "*", "CurDAG", ")", ";"], "File": "IA64ISelDAGToDAG", "Func": "InstructionSelect", "Target": "IA64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13873, "Length": 15, "Cover_Rate": 0.5172413793103449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "finalizePass", "(", ")", "{"], "ground_truth": ["popTTIStack", "(", ")", ";"], "File": "PPCTargetTransformInfo58", "Func": "finalizePass", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13874, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "src", "=", "operands", "[", "<NUM_LIT>", "]", ";", "rtx", "val", ";", "if", "(", "GET_CODE", "(", "dest", ")", "==", "SUBREG", ")", "alter_subreg", "(", "&", "dest", ")", ";", "if", "(", "GET_CODE", "(", "src", ")", "==", "SUBREG", ")", "alter_subreg", "(", "&", "src", ")", ";", "start_sequence", "(", ")", ";", "if", "(", "GET_CODE", "(", "dest", ")", "==", "REG", ")", "{", "int", "dregno", "=", "REGNO", "(", "dest", ")", ";", "if", "(", "GET_CODE", "(", "src", ")", "==", "REG", ")", "{", "int", "sregno", "=", "REGNO", "(", "src", ")", ";", "int", "reverse", "=", "(", "dregno", "==", "sregno", "+", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "operand_subword", "(", "dest", ",", "reverse", ",", "TRUE", ",", "mode", ")", ",", "operand_subword", "(", "src", ",", "reverse", ",", "TRUE", ",", "mode", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "operand_subword", "(", "dest", ",", "!", "reverse", ",", "TRUE", ",", "mode", ")", ",", "operand_subword", "(", "src", ",", "!", "reverse", ",", "TRUE", ",", "mode", ")", ")", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "src", ")", "==", "CONST_INT", "||", "GET_CODE", "(", "src", ")", "==", "CONST_DOUBLE", ")", "{", "rtx", "words", "[", "<NUM_LIT>", "]", ";", "split_double", "(", "src", ",", "&", "words", "[", "<NUM_LIT>", "]", ",", "&", "words", "[", "<NUM_LIT>", "]", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "operand_subword", "(", "dest", ",", "<NUM_LIT>", ",", "TRUE", ",", "mode", ")", ",", "words", "[", "<NUM_LIT>", "]", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "operand_subword", "(", "dest", ",", "<NUM_LIT>", ",", "TRUE", ",", "mode", ")", ",", "words", "[", "<NUM_LIT>", "]", ")", ")", ";"], "ground_truth": ["}"], "File": "m32r3", "Func": "gen_split_move_double", "Target": "m32r", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13875, "Length": 245, "Cover_Rate": 0.5179704016913319, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CallerF", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "return", "false", ";", "if", "(", "canGuaranteeTCO", "(", "CalleeCC", ",", "getTargetMachine", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", ")", ")", "return", "CalleeCC", "==", "CallerCC", ";", "if", "(", "isCalleeStructRet", "||", "isCallerStructRet", ")", "return", "false", ";", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "G", "->", "getGlobal", "(", ")", ";", "const", "Triple", "&", "TT", "=", "getTargetMachine", "(", ")", ".", "getTargetTriple", "(", ")", ";", "if", "(", "GV", "->", "hasExternalWeakLinkage", "(", ")", "&&", "(", "!", "TT", ".", "isOSWindows", "(", ")", "||", "TT", ".", "isOSBinFormatELF", "(", ")", "||", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", ")", "return", "false", ";", "}", "LLVMContext", "&", "C", "=", "*", "DAG", ".", "getContext", "(", ")", ";", "if", "(", "!", "CCState", "::", "resultsCompatible", "(", "getEffectiveCallingConv", "(", "CalleeCC", ",", "isVarArg", ")", ",", "getEffectiveCallingConv", "(", "CallerCC", ",", "CallerF", ".", "isVarArg", "(", ")", ")", ",", "MF", ",", "C", ",", "Ins", ",", "CCAssignFnForReturn", "(", "CalleeCC", ",", "isVarArg", ")", ",", "CCAssignFnForReturn", "(", "CallerCC", ",", "CallerF", ".", "isVarArg", "(", ")", ")", ")", ")", "return", "false", ";", "const", "<ISA_LIT>BaseRegisterInfo", "*", "TRI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "const", "uint32_t", "*", "CallerPreserved", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CallerCC", ")", ";", "if", "(", "CalleeCC", "!=", "CallerCC", ")", "{", "const", "uint32_t", "*", "CalleePreserved", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CalleeCC", ")", ";"], "ground_truth": ["if", "(", "!", "TRI", "->", "regmaskSubsetEqual", "(", "CallerPreserved", ",", "CalleePreserved", ")", ")", "return", "false", ";"], "File": "ARMISelLowering (2)5", "Func": "IsEligibleForTailCallOptimization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13876, "Length": 238, "Cover_Rate": 0.3224932249322493, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "imm", "=", "SignExtend64", "<", "<NUM_LIT>", ">", "(", "tmp", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "HexagonDisassembler32", "Func": "s12ImmDecoder", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13877, "Length": 28, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PROMOTE_MODE", "(", "mode", ",", "*", "punsignedp", ",", "type", ")", ";"], "ground_truth": ["return", "mode", ";"], "File": "rs60004", "Func": "rs6000_promote_function_mode", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13878, "Length": 13, "Cover_Rate": 0.37142857142857144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrsqrteq_u32", "(", "uint32x4_t", "a", ")", "{", "uint32x4_t", "result", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ":", ")", ";", "return", "result", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vrsqrteq_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13879, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "ar5_mem_operand", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", ")", "{"], "ground_truth": ["return", "c4x_arn_mem_operand", "(", "op", ",", "mode", ",", "AR5_REGNO", ")", ";"], "File": "c4x1", "Func": "ar5_mem_operand", "Target": "c4x", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 13880, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "rclass", "==", "ALTIVEC_REGS", "||", "rclass", "==", "VSX_REGS", ")", "return", "ALTIVEC_REGS", ";", "else", "return", "NO_REGS", ";", "}", "if", "(", "IN_RANGE", "(", "value", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "&&", "TARGET_P9_VECTOR", "&&", "(", "rclass", "==", "ALTIVEC_REGS", "||", "rclass", "==", "VSX_REGS", ")", ")", "return", "ALTIVEC_REGS", ";", "}", "return", "NO_REGS", ";", "}", "if", "(", "mode_supports_vmx_dform", "(", "mode", ")", "||", "mode_supports_dq_form", "(", "mode", ")", ")", "return", "rclass", ";", "if", "(", "rclass", "==", "VSX_REGS", "&&", "(", "mode", "==", "SFmode", "||", "GET_MODE_SIZE", "(", "mode", ")", "==", "<NUM_LIT>", ")", ")", "return", "FLOAT_REGS", ";", "if", "(", "VECTOR_UNIT_ALTIVEC_P", "(", "mode", ")", "||", "VECTOR_MEM_ALTIVEC_P", "(", "mode", ")", "||", "mode", "==", "V1TImode", ")", "return", "ALTIVEC_REGS", ";", "return", "rclass", ";", "}", "if", "(", "is_constant", "||", "GET_CODE", "(", "x", ")", "==", "PLUS", ")", "{", "if", "(", "reg_class_subset_p", "(", "GENERAL_REGS", ",", "rclass", ")", ")", "return", "GENERAL_REGS", ";", "if", "(", "reg_class_subset_p", "(", "BASE_REGS", ",", "rclass", ")", ")", "return", "BASE_REGS", ";", "return", "NO_REGS", ";", "}", "if", "(", "rclass", "==", "GEN_OR_FLOAT_REGS", ")", "{", "if", "(", "mode", "==", "OOmode", ")", "return", "VSX_REGS", ";", "if", "(", "mode", "==", "XOmode", ")", "return", "FLOAT_REGS", ";", "if", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_INT", ")", "return", "GENERAL_REGS", ";"], "ground_truth": ["}"], "File": "rs6000", "Func": "rs6000_preferred_reload_class", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13881, "Length": 189, "Cover_Rate": 0.5135869565217391, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "gate", "(", "function", "*", ")", "final", "override", "{"], "ground_truth": ["return", "(", "TARGET_AVX", "&&", "TARGET_SSE_PARTIAL_REG_DEPENDENCY", "&&", "TARGET_SSE_MATH", "&&", "optimize", "&&", "optimize_function_for_speed_p", "(", "cfun", ")", ")", ";"], "File": "i386-features1", "Func": "gate", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13882, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>DAGToDAGISel", "::", "Select", "(", "SDNode", "*", "N", ")", "{", "if", "(", "N", "->", "isMachineOpcode", "(", ")", ")", "return", "N", "->", "setNodeId", "(", "-", "<NUM_LIT>", ")", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "return", "SelectConstant", "(", "N", ")", ";", "case", "<STR_LIT>", ":", "return", "SelectConstantFP", "(", "N", ")", ";", "case", "<STR_LIT>", ":", "return", "SelectFrameIndex", "(", "N", ")", ";", "case", "<STR_LIT>", ":", "return", "SelectBitcast", "(", "N", ")", ";", "case", "<STR_LIT>", ":", "return", "SelectSHL", "(", "N", ")", ";", "case", "<STR_LIT>", ":", "return", "SelectLoad", "(", "N", ")", ";", "case", "<STR_LIT>", ":", "return", "SelectStore", "(", "N", ")", ";", "case", "<STR_LIT>", ":", "return", "SelectZeroExtend", "(", "N", ")", ";", "case", "<STR_LIT>", ":", "return", "SelectIntrinsicWChain", "(", "N", ")", ";", "case", "<STR_LIT>", ":", "return", "SelectIntrinsicWOChain", "(", "N", ")", ";", "}"], "ground_truth": ["if", "(", "HST", "->", "useHVXOps", "(", ")", ")", "{"], "File": "HexagonISelDAGToDAG44", "Func": "Select", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13883, "Length": 136, "Cover_Rate": 0.6974358974358974, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "&", "MI", "=", "*", "II", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "const", "TargetRegisterClass", "*", "GPRC", "=", "&", "<STR_LIT>", ";", "Register", "Reg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "GPRC", ")", ";"], "ground_truth": ["Register", "DestReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "File": "PPCRegisterInfo10", "Func": "lowerVRSAVERestore", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13884, "Length": 100, "Cover_Rate": 0.5235602094240838, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "FuncInfo", "->", "getHasSpills", "(", ")", "||", "FuncInfo", "->", "getHasAllocas", "(", ")", "||", "FuncInfo", "->", "getHasStackArgs", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "MCS51FrameLowering", "Func": "hasFP", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13885, "Length": 22, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "<ISA_LIT>DAGToDAGISel", "::", "createQRegPairNode", "(", "EVT", "VT", ",", "SDValue", "V0", ",", "SDValue", "V1", ")", "{", "DebugLoc", "dl", "=", "V0", ".", "getNode", "(", ")", "->", "getDebugLoc", "(", ")", ";", "SDValue", "RegClass", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "RegClass", ",", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl", ",", "VT", ",", "Ops", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG90", "Func": "createQRegPairNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13886, "Length": 100, "Cover_Rate": 0.8928571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HighBitsOf32BitAddress", "=", "YamlMFI", ".", "HighBitsOf32BitAddress", ";", "IsEntryFunction", "=", "YamlMFI", ".", "IsEntryFunction", ";", "NoSignedZerosFPMath", "=", "YamlMFI", ".", "NoSignedZerosFPMath", ";", "MemoryBound", "=", "YamlMFI", ".", "MemoryBound", ";"], "ground_truth": ["WaveLimiter", "=", "YamlMFI", ".", "WaveLimiter", ";"], "File": "SIMachineFunctionInfo36", "Func": "initializeBaseYamlFields", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13887, "Length": 30, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128bh", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cvtne2ps_pbh", "(", "__m128", "__A", ",", "__m128", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128bh", ")", "__builtin_ia32_cvtne2ps2bf16_v8bf", "(", "__A", ",", "__B", ")", ";"], "File": "avx512bf16vlintrin3", "Func": "_mm_cvtne2ps_pbh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13888, "Length": 33, "Cover_Rate": 0.9705882352941176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "OutputRelocSection", "&", "<ISA_LIT>GNULDBackend", "::", "getRelDyn", "(", ")", "const", "{"], "ground_truth": ["assert", "(", "m_pRelDyn", "!=", "NULL", "&&", "<STR_LIT>", ")", ";"], "File": "X86LDBackend", "Func": "getRelDyn", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13889, "Length": 19, "Cover_Rate": 0.7916666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "LowerCase", "=", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ".", "lower", "(", ")", ";", "RefKind", "=", "StringSwitch", "<", "<ISA_LIT>MCExpr", "::", "VariantKind", ">", "(", "LowerCase", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_LO12", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_ABS_G3", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_ABS_G2", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_ABS_G2_S", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_ABS_G2_NC", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_ABS_G1", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_ABS_G1_S", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_ABS_G1_NC", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_ABS_G0", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_ABS_G0_S", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_ABS_G0_NC", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_PREL_G3", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_PREL_G2", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_PREL_G2_NC", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_PREL_G1", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_PREL_G1_NC", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_PREL_G0", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_PREL_G0_NC", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_DTPREL_G2", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_DTPREL_G1", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_DTPREL_G1_NC", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_DTPREL_G0", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_DTPREL_G0_NC", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_DTPREL_HI12", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_DTPREL_LO12", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_DTPREL_LO12_NC", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_ABS_PAGE_NC", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_TPREL_G2", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_TPREL_G1", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_TPREL_G1_NC", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_TPREL_G0", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_TPREL_G0_NC", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_TPREL_HI12", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_TPREL_LO12", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_TPREL_LO12_NC", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_TLSDESC_LO12", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_GOT_PAGE", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_GOT_PAGE_LO15", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_GOT_LO12", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_GOTTPREL_PAGE", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_GOTTPREL_LO12_NC", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_GOTTPREL_G1", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_GOTTPREL_G0_NC", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_TLSDESC_PAGE", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_SECREL_LO12", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_SECREL_HI12", ")", ".", "Default", "(", "<ISA_LIT>MCExpr", "::", "VK_INVALID", ")", ";", "if", "(", "RefKind", "==", "<ISA_LIT>MCExpr", "::", "VK_INVALID", ")", "return", "TokError", "(", "<STR_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "parseToken", "(", "AsmToken", "::", "Colon", ",", "<STR_LIT>", ")", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser39", "Func": "parseSymbolicImmVal", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13890, "Length": 487, "Cover_Rate": 0.8268251273344652, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "N", ")", ";", "MVT", "IntScalar", "=", "<STR_LIT>", "(", "VT", ".", "getScalarSizeInBits", "(", ")", ")", ";", "MVT", "IntVT", "=", "<STR_LIT>", "(", "IntScalar", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ";", "SDValue", "Op0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "IntVT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Op1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "IntVT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "IntOpcode", "=", "<NUM_LIT>", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "IntOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "IntOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "IntOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "IntOpcode", "=", "<STR_LIT>", ";", "break", ";", "}", "SDValue", "IntOp", "=", "DAG", ".", "getNode", "(", "IntOpcode", ",", "dl", ",", "IntVT", ",", "Op0", ",", "Op1", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "IntOp", ")", ";", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering149", "Func": "lowerX86FPLogicOp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13891, "Length": 170, "Cover_Rate": 0.7053941908713693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isThumb", "(", ")", "&&", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "isThumbTwo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13892, "Length": 17, "Cover_Rate": 0.68, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "arg_num", "<=", "LAST_ARG_REGNUM", ")", "{", "ret", "=", "gen_rtx_REG", "(", "xmode", ",", "arg_num", ")", ";", "debstr", "=", "reg_names", "[", "arg_num", "]", ";", "}", "else", "{", "ret", "=", "NULL_RTX", ";", "debstr", "=", "<STR_LIT>", ";", "}"], "ground_truth": ["if", "(", "TARGET_DEBUG_ARG", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "arg_num", ",", "GET_MODE_NAME", "(", "mode", ")", ",", "named", ",", "GET_MODE_SIZE", "(", "mode", ")", ",", "debstr", ")", ";"], "File": "frv2", "Func": "frv_function_arg", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 13893, "Length": 63, "Cover_Rate": 0.4701492537313433, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "qword", "si_from_ullong", "(", "unsigned", "long", "long", "l", ")", "{", "union", "{", "qword", "q", ";"], "ground_truth": ["unsigned", "long", "long", "l", "[", "<NUM_LIT>", "]", ";"], "File": "si2vmx", "Func": "si_from_ullong", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13894, "Length": 24, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "NewOp", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "isPredicated", "(", "NewOp", ")", "&&", "isPredicatedNew", "(", "NewOp", ")", ")", "{", "NewOp", "=", "<STR_LIT>", "(", "NewOp", ")", ";", "const", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "<ISA_LIT>Subtarget", "&", "HST", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "if", "(", "!", "HST", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ")", "{", "switch", "(", "NewOp", ")", "{", "case", "<STR_LIT>", ":", "NewOp", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["NewOp", "=", "<STR_LIT>", ";"], "File": "HexagonInstrInfo21", "Func": "getDotOldOp", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13895, "Length": 93, "Cover_Rate": 0.4946808510638298, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "insertOutlinerPrologue", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineFunction", "&", "MF", ",", "const", "MachineOutlinerInfo", "&", "MInfo", ")", "const", "{"], "ground_truth": ["}"], "File": "AArch64InstrInfo (2)", "Func": "insertOutlinerPrologue", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13896, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "FISCAsmBackend", "Func": "getPointerSize", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13897, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSymbolRefExpr", "::", "VariantKind", "Kind", "=", "MCSymbolRefExpr", "::", "VK_None", ";", "const", "MCSymbol", "*", "Symbol", ";", "switch", "(", "MOTy", ")", "{", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "Symbol", "=", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "Symbol", "=", "Mang", "->", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ";", "Offset", "+=", "MO", ".", "getOffset", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "Symbol", "=", "Printer", ".", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")", ")", ";", "Offset", "+=", "MO", ".", "getOffset", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "Symbol", "=", "Printer", ".", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";", "Offset", "+=", "MO", ".", "getOffset", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "Symbol", "=", "Printer", ".", "GetJTISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "Symbol", "=", "Printer", ".", "GetCPISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ";", "Offset", "+=", "MO", ".", "getOffset", "(", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "const", "MCSymbolRefExpr", "*", "MCSym", "=", "MCSymbolRefExpr", "::", "Create", "(", "Symbol", ",", "Kind", ",", "*", "Ctx", ")", ";", "if", "(", "!", "Offset", ")", "return", "MCOperand", "::", "CreateExpr", "(", "MCSym", ")", ";", "assert", "(", "Offset", ">", "<NUM_LIT>", ")", ";"], "ground_truth": ["const", "MCConstantExpr", "*", "OffsetExpr", "=", "MCConstantExpr", "::", "Create", "(", "Offset", ",", "*", "Ctx", ")", ";"], "File": "XCoreMCInstLower2", "Func": "LowerSymbolOperand", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13898, "Length": 230, "Cover_Rate": 0.8394160583941606, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "KnownOne", "&=", "Mask", ";", "return", ";", "}", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "APInt", "KZ2", "(", "KnownZero", ".", "getBitWidth", "(", ")", ",", "<NUM_LIT>", ")", ";", "APInt", "KO2", "(", "KnownOne", ".", "getBitWidth", "(", ")", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["computeKnownBits", "(", "DAG", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "KnownZero", ",", "KnownOne", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "computeKnownBits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13899, "Length": 58, "Cover_Rate": 0.3240223463687151, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Triple", "TheTriple", "(", "TT", ")", ";", "switch", "(", "TheTriple", ".", "getObjectFormat", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "Triple", "::", "MachO", ":", "{", "MCStreamer", "*", "S", "=", "createMachOStreamer", "(", "Ctx", ",", "MAB", ",", "OS", ",", "Emitter", ",", "false", ")", ";", "new", "<ISA_LIT>TargetStreamer", "(", "*", "S", ")", ";", "return", "S", ";", "}", "case", "Triple", "::", "COFF", ":", "assert", "(", "TheTriple", ".", "isOSWindows", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "create<ISA_LIT>WinCOFFStreamer", "(", "Ctx", ",", "MAB", ",", "*", "Emitter", ",", "OS", ")", ";", "case", "Triple", "::", "ELF", ":"], "ground_truth": ["return", "create<ISA_LIT>ELFStreamer", "(", "Ctx", ",", "MAB", ",", "OS", ",", "Emitter", ",", "false", ",", "NoExecStack", ",", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "thumb", ")", ";"], "File": "ARMMCTargetDesc2", "Func": "createMCStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13900, "Length": 116, "Cover_Rate": 0.7295597484276729, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TBB", "=", "FBB", "=", "nullptr", ";", "Cond", ".", "clear", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "end", "(", ")", "||", "!", "isUnpredicatedTerminator", "(", "*", "I", ")", ")", "return", "false", ";", "MachineBasicBlock", "::", "iterator", "FirstUncondOrIndirectBr", "=", "MBB", ".", "end", "(", ")", ";", "int", "NumTerminators", "=", "<NUM_LIT>", ";", "for", "(", "auto", "J", "=", "I", ".", "getReverse", "(", ")", ";", "J", "!=", "MBB", ".", "rend", "(", ")", "&&", "isUnpredicatedTerminator", "(", "*", "J", ")", ";", "J", "++", ")", "{", "NumTerminators", "++", ";", "if", "(", "J", "->", "getDesc", "(", ")", ".", "isUnconditionalBranch", "(", ")", "||", "J", "->", "getDesc", "(", ")", ".", "isIndirectBranch", "(", ")", ")", "{", "FirstUncondOrIndirectBr", "=", "J", ".", "getReverse", "(", ")", ";", "}", "}", "if", "(", "AllowModify", "&&", "FirstUncondOrIndirectBr", "!=", "MBB", ".", "end", "(", ")", ")", "{", "while", "(", "std", "::", "next", "(", "FirstUncondOrIndirectBr", ")", "!=", "MBB", ".", "end", "(", ")", ")", "{", "std", "::", "next", "(", "FirstUncondOrIndirectBr", ")", "->", "eraseFromParent", "(", ")", ";", "NumTerminators", "--", ";", "}", "I", "=", "FirstUncondOrIndirectBr", ";", "}", "if", "(", "I", "->", "getDesc", "(", ")", ".", "isIndirectBranch", "(", ")", ")", "return", "true", ";", "if", "(", "NumTerminators", ">", "<NUM_LIT>", ")", "return", "true", ";"], "ground_truth": ["if", "(", "NumTerminators", "==", "<NUM_LIT>", "&&", "I", "->", "getDesc", "(", ")", ".", "isUnconditionalBranch", "(", ")", ")", "{"], "File": "CSKYInstrInfo1", "Func": "analyzeBranch", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13901, "Length": 214, "Cover_Rate": 0.6096866096866097, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "ix86_expand_sse2_abs", "(", "rtx", "target", ",", "rtx", "input", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "target", ")", ";", "rtx", "tmp0", ",", "tmp1", ",", "x", ";", "switch", "(", "mode", ")", "{", "case", "V4SImode", ":"], "ground_truth": ["tmp0", "=", "expand_simple_binop", "(", "mode", ",", "ASHIFTRT", ",", "input", ",", "GEN_INT", "(", "GET_MODE_UNIT_BITSIZE", "(", "mode", ")", "-", "<NUM_LIT>", ")", ",", "NULL", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";"], "File": "i3865", "Func": "ix86_expand_sse2_abs", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13902, "Length": 60, "Cover_Rate": 0.3015075376884422, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fputs", "(", "<STR_LIT>", ",", "f", ")", ";", "assemble_name", "(", "f", ",", "IDENTIFIER_POINTER", "(", "DECL_ASSEMBLER_NAME", "(", "cfun", "->", "decl", ")", ")", ")", ";", "fputc", "(", "'\\n'", ",", "f", ")", ";"], "ground_truth": ["}"], "File": "winnt", "Func": "i386_pe_seh_init", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13903, "Length": 30, "Cover_Rate": 0.30612244897959184, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "DestReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "int64_t", "ImmValue", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MII", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addImm", "(", "ImmValue", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MII", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addImm", "(", "ImmValue", ")", ";", "MII", "=", "MBB", "->", "erase", "(", "MI", ")", ";", "continue", ";", "}", "else", "if", "(", "Opc", "==", "<STR_LIT>", ")", "{", "int", "DestReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "int64_t", "ImmValue", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "DestLo", "=", "QTM", ".", "getRegisterInfo", "(", ")", "->", "getSubReg", "(", "DestReg", ",", "<STR_LIT>", ")", ";", "unsigned", "DestHi", "=", "QTM", ".", "getRegisterInfo", "(", ")", "->", "getSubReg", "(", "DestReg", ",", "<STR_LIT>", ")", ";", "int32_t", "LowWord", "=", "(", "ImmValue", "&", "<NUM_LIT>", ")", ";", "int32_t", "HighWord", "=", "(", "ImmValue", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "BuildMI", "(", "*", "MBB", ",", "MII", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DestLo", ")", ".", "addImm", "(", "LowWord", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MII", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DestLo", ")", ".", "addImm", "(", "LowWord", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MII", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DestHi", ")", ".", "addImm", "(", "HighWord", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MII", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DestHi", ")", ".", "addImm", "(", "HighWord", ")", ";", "MII", "=", "MBB", "->", "erase", "(", "MI", ")", ";", "continue", ";", "}", "++", "MII", ";", "}", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "HexagonSplitConst32AndConst6410", "Func": "runOnMachineFunction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13904, "Length": 317, "Cover_Rate": 0.39824120603015073, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "U", ":", "UsesToProcess", ")", "{", "MachineInstr", "*", "UseMI", "=", "U", "->", "getParent", "(", ")", ";", "foldOperand", "(", "OpToFold", ",", "UseMI", ",", "U", ".", "getOperandNo", "(", ")", ",", "FoldList", ",", "CopiesToReplace", ")", ";", "}", "}", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "for", "(", "MachineInstr", "*", "Copy", ":", "CopiesToReplace", ")", "Copy", "->", "addImplicitDefUseOperands", "(", "*", "MF", ")", ";", "for", "(", "FoldCandidate", "&", "Fold", ":", "FoldList", ")", "{", "if", "(", "updateOperand", "(", "Fold", ",", "*", "TII", ",", "*", "TRI", ",", "*", "ST", ")", ")", "{", "if", "(", "Fold", ".", "isReg", "(", ")", ")", "{", "assert", "(", "Fold", ".", "OpToFold", "&&", "Fold", ".", "OpToFold", "->", "isReg", "(", ")", ")", ";", "MRI", "->", "clearKillFlags", "(", "Fold", ".", "OpToFold", "->", "getReg", "(", ")", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", "<<", "<STR_LIT>", "<<", "static_cast", "<", "int", ">", "(", "Fold", ".", "UseOpNo", ")", "<<", "<STR_LIT>", "<<", "*", "Fold", ".", "UseMI", "<<", "'\\n'", ")", ";", "tryFoldInst", "(", "TII", ",", "Fold", ".", "UseMI", ")", ";", "}", "else", "if", "(", "Fold", ".", "isCommuted", "(", ")", ")", "{"], "ground_truth": ["TII", "->", "commuteInstruction", "(", "*", "Fold", ".", "UseMI", ",", "false", ")", ";"], "File": "SIFoldOperands57", "Func": "foldInstOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13905, "Length": 195, "Cover_Rate": 0.35977859778597787, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addr", "=", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "epiphany_stack_offset", "-", "(", "HOST_WIDE_INT", ")", "UNITS_PER_WORD", ")", ";", "epiphany_emit_save_restore", "(", "<NUM_LIT>", ",", "current_frame_info", ".", "small_threshold", ",", "addr", ",", "<NUM_LIT>", ")", ";", "if", "(", "current_frame_info", ".", "first_slot", ">=", "<NUM_LIT>", ")", "{", "machine_mode", "mode", "=", "(", "current_frame_info", ".", "first_slot_size", "==", "UNITS_PER_WORD", "?", "word_mode", ":", "DImode", ")", ";", "off", "=", "GEN_INT", "(", "-", "current_frame_info", ".", "first_slot_offset", ")", ";", "mem", "=", "gen_frame_mem", "(", "BLKmode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "off", ")", ")", ";", "frame_insn", "(", "gen_stack_adjust_str", "(", "gen_frame_mem", "(", "mode", ",", "stack_pointer_rtx", ")", ",", "gen_rtx_REG", "(", "mode", ",", "current_frame_info", ".", "first_slot", ")", ",", "off", ",", "mem", ")", ")", ";", "addr", "=", "plus_constant", "(", "Pmode", ",", "addr", ",", "current_frame_info", ".", "first_slot_offset", ")", ";", "}", "}", "epiphany_emit_save_restore", "(", "current_frame_info", ".", "small_threshold", ",", "FIRST_PSEUDO_REGISTER", ",", "addr", ",", "<NUM_LIT>", ")", ";", "if", "(", "current_frame_info", ".", "need_fp", ")", "frame_move_insn", "(", "hard_frame_pointer_rtx", ",", "stack_pointer_rtx", ")", ";", "if", "(", "current_frame_info", ".", "last_slot", ">=", "<NUM_LIT>", ")", "{", "rtx", "ip", ",", "mem2", ",", "note", ";", "rtx_insn", "*", "insn", ";"], "ground_truth": ["gcc_assert", "(", "current_frame_info", ".", "last_slot", "!=", "GPR_FP", "||", "(", "!", "current_frame_info", ".", "need_fp", "&&", "current_frame_info", ".", "first_slot", "<", "<NUM_LIT>", ")", ")", ";"], "File": "epiphany", "Func": "epiphany_expand_prologue", "Target": "epiphany", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13906, "Length": 188, "Cover_Rate": 0.3027375201288245, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "APInt", "SplatValue", ",", "SplatUndef", ";", "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";", "if", "(", "BVN", "->", "isConstantSplat", "(", "SplatValue", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", ")", "return", "SplatValue", ".", "isAllOnesValue", "(", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "MipsSEISelLowering (2)", "Func": "isVectorAllOnes", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13907, "Length": 37, "Cover_Rate": 0.43023255813953487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "AllConst", ")", "{", "uint64_t", "Val", "=", "<NUM_LIT>", ";", "unsigned", "W", "=", "ElemTy", ".", "getSizeInBits", "(", ")", ";", "uint64_t", "Mask", "=", "(", "<NUM_LIT>", "<<", "W", ")", "-", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "Num", ";", "++", "i", ")", "Val", "=", "(", "Val", "<<", "W", ")", "|", "(", "Consts", "[", "Num", "-", "<NUM_LIT>", "-", "i", "]", "->", "getZExtValue", "(", ")", "&", "Mask", ")", ";", "SDValue", "V0", "=", "DAG", ".", "getConstant", "(", "Val", ",", "dl", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VecTy", ",", "V0", ")", ";", "}", "MVT", "HalfTy", "=", "<STR_LIT>", "(", "ElemTy", ",", "Num", "/", "<NUM_LIT>", ")", ";", "SDValue", "L", "=", "(", "ElemTy", "==", "<STR_LIT>", ")", "?", "Elem", "[", "<NUM_LIT>", "]", ":", "buildVector32", "(", "Elem", ".", "take_front", "(", "Num", "/", "<NUM_LIT>", ")", ",", "dl", ",", "HalfTy", ",", "DAG", ")", ";", "SDValue", "H", "=", "(", "ElemTy", "==", "<STR_LIT>", ")", "?", "Elem", "[", "<NUM_LIT>", "]", ":", "buildVector32", "(", "Elem", ".", "drop_front", "(", "Num", "/", "<NUM_LIT>", ")", ",", "dl", ",", "HalfTy", ",", "DAG", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VecTy", ",", "{", "H", ",", "L", "}", ")", ";"], "ground_truth": ["}"], "File": "HexagonISelLowering42", "Func": "buildVector64", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13908, "Length": 190, "Cover_Rate": 0.3784860557768924, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", "<<", "<STR_LIT>", "<<", "*", "Operand", "<<", "'\\n'", ")", ";"], "ground_truth": ["SDWAOperands", "[", "&", "MI", "]", "=", "std", "::", "move", "(", "Operand", ")", ";"], "File": "SIPeepholeSDWA", "Func": "matchSDWAOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13909, "Length": 31, "Cover_Rate": 0.4626865671641791, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "if", "(", "(", "mode", "==", "BLKmode", "||", "GET_MODE_CLASS", "(", "mode", ")", "!=", "MODE_COMPLEX_INT", "||", "GET_MODE_CLASS", "(", "mode", ")", "!=", "MODE_COMPLEX_FLOAT", ")", "&&", "cum", "->", "arg_words", "<", "MAX_ARGS_IN_REGISTERS", ")", "{", "int", "words", ";", "if", "(", "mode", "==", "BLKmode", ")", "words", "=", "(", "(", "int_size_in_bytes", "(", "type", ")", "+", "UNITS_PER_WORD", "-", "<NUM_LIT>", ")", "/", "UNITS_PER_WORD", ")", ";", "else", "words", "=", "(", "GET_MODE_SIZE", "(", "mode", ")", "+", "UNITS_PER_WORD", "-", "<NUM_LIT>", ")", "/", "UNITS_PER_WORD", ";", "if", "(", "words", "+", "cum", "->", "arg_words", "<=", "MAX_ARGS_IN_REGISTERS", ")", "return", "<NUM_LIT>", ";", "return", "(", "MAX_ARGS_IN_REGISTERS", "-", "cum", "->", "arg_words", ")", "*", "UNITS_PER_WORD", ";", "}", "else", "if", "(", "mode", "==", "DImode", "&&", "cum", "->", "arg_words", "==", "MAX_ARGS_IN_REGISTERS", "-", "<NUM_LIT>", ")", "return", "UNITS_PER_WORD", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "microblaze2", "Func": "function_arg_partial_bytes", "Target": "microblaze", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13910, "Length": 127, "Cover_Rate": 0.8758620689655172, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emitInst", "(", "<STR_LIT>", ",", "DestReg", ")", ".", "addReg", "(", "TempReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "updateValueMap", "(", "II", ",", "DestReg", ")", ";", "return", "true", ";", "}", "else", "{", "unsigned", "TempReg", "[", "<NUM_LIT>", "]", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "TempReg", "[", "i", "]", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "if", "(", "TempReg", "[", "i", "]", "==", "<NUM_LIT>", ")", "return", "false", ";", "}", "emitInst", "(", "<STR_LIT>", ",", "TempReg", "[", "<NUM_LIT>", "]", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "emitInst", "(", "<STR_LIT>", ",", "TempReg", "[", "<NUM_LIT>", "]", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "emitInst", "(", "<STR_LIT>", ",", "TempReg", "[", "<NUM_LIT>", "]", ")", ".", "addReg", "(", "TempReg", "[", "<NUM_LIT>", "]", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "emitInst", "(", "<STR_LIT>", ",", "TempReg", "[", "<NUM_LIT>", "]", ")", ".", "addReg", "(", "TempReg", "[", "<NUM_LIT>", "]", ")", ".", "addReg", "(", "TempReg", "[", "<NUM_LIT>", "]", ")", ";", "emitInst", "(", "<STR_LIT>", ",", "TempReg", "[", "<NUM_LIT>", "]", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "emitInst", "(", "<STR_LIT>", ",", "TempReg", "[", "<NUM_LIT>", "]", ")", ".", "addReg", "(", "TempReg", "[", "<NUM_LIT>", "]", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "emitInst", "(", "<STR_LIT>", ",", "TempReg", "[", "<NUM_LIT>", "]", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "emitInst", "(", "<STR_LIT>", ",", "TempReg", "[", "<NUM_LIT>", "]", ")", ".", "addReg", "(", "TempReg", "[", "<NUM_LIT>", "]", ")", ".", "addReg", "(", "TempReg", "[", "<NUM_LIT>", "]", ")", ";", "emitInst", "(", "<STR_LIT>", ",", "DestReg", ")", ".", "addReg", "(", "TempReg", "[", "<NUM_LIT>", "]", ")", ".", "addReg", "(", "TempReg", "[", "<NUM_LIT>", "]", ")", ";", "updateValueMap", "(", "II", ",", "DestReg", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "MipsFastISel32", "Func": "fastLowerIntrinsicCall", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13911, "Length": 287, "Cover_Rate": 0.3491484184914842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcmpeqq_n_v16qi", "(", "(", "int8x16_t", ")", "__a", ",", "(", "int8_t", ")", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve2___arm_vcmpeqq_n_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13912, "Length": 15, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "FISCInstrInfo", "Func": "storeRegToStackSlot", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13913, "Length": 39, "Cover_Rate": 0.5131578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCOperand", "<ISA_LIT>Disassembler", "::", "decodeOperand_AReg_256", "(", "unsigned", "Val", ")", "const", "{", "return", "createRegOperand", "(", "<STR_LIT>", ",", "Val", "&", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler14", "Func": "decodeOperand_AReg_256", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13914, "Length": 21, "Cover_Rate": 0.9130434782608695, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "fixELFSymbolsInTLSFixups", "(", "MCAssembler", "&", "Asm", ")", "const", "override", "{"], "ground_truth": ["}"], "File": "AVRMCExpr", "Func": "fixELFSymbolsInTLSFixups", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13915, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "getVarArgsFrameIndex", "(", ")", "const", "{", "return", "VarArgsFrameIndex", ";"], "ground_truth": ["}"], "File": "Z80MachineFunctionInfo1", "Func": "getVarArgsFrameIndex", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13916, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask64", ")", "__builtin_ia32_cmpb512_mask", "(", "(", "__v64qi", ")", "__X", ",", "(", "__v64qi", ")", "__Y", ",", "__P", ",", "(", "__mmask64", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin", "Func": "_mm512_mask_cmp_epi8_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13917, "Length": 25, "Cover_Rate": 0.46296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "SelectAddressRegRegOnly", "(", "Ptr", ",", "Offset", ",", "Base", ",", "DAG", ")", ")", "{", "AM", "=", "<STR_LIT>", ";", "return", "true", ";", "}", "}", "if", "(", "SelectAddressRegReg", "(", "Ptr", ",", "Base", ",", "Offset", ",", "DAG", ")", ")", "{", "bool", "Swap", "=", "false", ";", "if", "(", "isa", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "||", "isa", "<", "RegisterSDNode", ">", "(", "Base", ")", ")", "Swap", "=", "true", ";", "else", "if", "(", "!", "isLoad", ")", "{", "SDValue", "Val", "=", "cast", "<", "StoreSDNode", ">", "(", "N", ")", "->", "getValue", "(", ")", ";", "if", "(", "Val", "==", "Base", "||", "Base", ".", "getNode", "(", ")", "->", "isPredecessorOf", "(", "Val", ".", "getNode", "(", ")", ")", ")", "Swap", "=", "true", ";", "}", "if", "(", "Swap", ")", "std", "::", "swap", "(", "Base", ",", "Offset", ")", ";", "AM", "=", "<STR_LIT>", ";", "return", "true", ";", "}", "if", "(", "VT", "!=", "<STR_LIT>", ")", "{", "if", "(", "!", "SelectAddressRegImm", "(", "Ptr", ",", "Offset", ",", "Base", ",", "DAG", ",", "false", ")", ")", "return", "false", ";"], "ground_truth": ["}", "else", "{"], "File": "PPCISelLowering (2)2", "Func": "getPreIndexedAddressParts", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13918, "Length": 164, "Cover_Rate": 0.36936936936936937, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "else", "Base", "=", "N", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getSExtValue", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "RHSC", ">", "-", "<NUM_LIT>", "&&", "RHSC", "<", "<NUM_LIT>", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "Base", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{"], "File": "ARMISelDAGToDAG86", "Func": "SelectAddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13919, "Length": 138, "Cover_Rate": 0.4046920821114369, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "moveTo", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "Target", ",", "MachineBasicBlock", "::", "iterator", "&", "Source", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "*", "Pred", ",", "bool", "Negate", ")", "const", "{", "if", "(", "Target", "->", "isBundle", "(", ")", ")", "return", "false", ";", "if", "(", "Target", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Source", "=", "MBB", ".", "insert", "(", "Target", ",", "MBB", ".", "remove", "(", "Source", ")", ")", ";", "MBB", ".", "erase", "(", "Target", ")", ";", "if", "(", "Pred", ")", "{", "PredicateInstruction", "(", "&", "*", "Source", ",", "*", "Pred", ")", ";", "}", "if", "(", "Negate", ")", "{", "NegatePredicate", "(", "&", "*", "Source", ")", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "PatmosInstrInfo", "Func": "moveTo", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 13920, "Length": 110, "Cover_Rate": 0.9401709401709402, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrndaq_f16", "(", "float16x8_t", "__a", ")", "{"], "ground_truth": ["return", "__builtin_neon_vrndav8hf", "(", "__a", ")", ";"], "File": "arm", "Func": "neon_vrndaq_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13921, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Reg", "=", "StackReg", ".", "drop_front", "(", "StackOp", ".", "size", "(", ")", ")", ";", "unsigned", "long", "long", "ParsedRegNo", "=", "<NUM_LIT>", ";", "if", "(", "!", "Reg", ".", "empty", "(", ")", "&&", "getAsUnsignedInteger", "(", "Reg", ",", "<NUM_LIT>", ",", "ParsedRegNo", ")", ")", "return", "Error", "(", "<STR_LIT>", ",", "StackRegTok", ")", ";", "unsigned", "RegNo", "=", "static_cast", "<", "unsigned", ">", "(", "ParsedRegNo", ")", ";", "if", "(", "StackOp", "==", "<STR_LIT>", ")", "{", "auto", "RegType", "=", "ParseRegType", "(", "TypePrefix", ")", ";", "GetType", "(", "StackTypes", ",", "RegNo", ")", "=", "RegType", ";", "Operands", ".", "push_back", "(", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "<STR_LIT>", ",", "StackRegTok", ".", "getLoc", "(", ")", ",", "StackRegTok", ".", "getEndLoc", "(", ")", ",", "<STR_LIT>", "{", "RegNo", ",", "RegType", "}", ")", ")", ";", "}", "else", "if", "(", "StackOp", "==", "<STR_LIT>", ")", "{", "auto", "RegType", "=", "GetType", "(", "StackTypes", ",", "RegNo", ")", ";", "Operands", ".", "push_back", "(", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "<STR_LIT>", ",", "StackRegTok", ".", "getLoc", "(", ")", ",", "StackRegTok", ".", "getEndLoc", "(", ")", ",", "<STR_LIT>", "{", "RegNo", ",", "RegType", "}", ")", ")", ";", "}", "else", "if", "(", "StackOp", "==", "<STR_LIT>", ")", "{", "}", "else", "{", "return", "Error", "(", "<STR_LIT>", ",", "StackRegTok", ")", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "{"], "ground_truth": ["return", "Error", "(", "<STR_LIT>", ",", "Lexer", ".", "getTok", "(", ")", ")", ";"], "File": "WebAssemblyAsmParser27", "Func": "ParseReg", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13922, "Length": 207, "Cover_Rate": 0.5476190476190477, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCStreamer", "*", "<ISA_LIT>TargetMachine", "::", "createMCStreamerToAsm", "(", "MCContext", "&", "Context", ",", "std", "::", "unique_ptr", "<", "formatted_raw_ostream", ">", "FOut", ",", "MCInstPrinter", "*", "InstPrinter", ",", "MCCodeEmitter", "*", "MCE", ",", "MCAsmBackend", "*", "MAB", ")", "{"], "ground_truth": ["MCStreamer", "*", "S", "=", "new", "<ISA_LIT>MCAsmStreamer", "(", "Context", ",", "std", "::", "move", "(", "FOut", ")", ",", "Options", ".", "MCOptions", ".", "AsmVerbose", ",", "InstPrinter", ",", "Options", ".", "MCOptions", ".", "ShowMCInst", ")", ";"], "File": "F2003fTargetMachine", "Func": "createMCStreamerToAsm", "Target": "F2003f", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13923, "Length": 62, "Cover_Rate": 0.9393939393939394, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_i32gather_epi32", "(", "int", "const", "*", "__base", ",", "__m128i", "__index", ",", "const", "int", "__scale", ")", "{", "__v4si", "__src", "=", "__extension__", "(", "__v4si", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";"], "ground_truth": ["__v4si", "__mask", "=", "__extension__", "(", "__v4si", ")", "{", "~", "<NUM_LIT>", ",", "~", "<NUM_LIT>", ",", "~", "<NUM_LIT>", ",", "~", "<NUM_LIT>", "}", ";"], "File": "avx2intrin", "Func": "_mm_i32gather_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13924, "Length": 66, "Cover_Rate": 0.7586206896551724, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Op", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Depth", ")", "{", "SDValue", "FrameAddr", "=", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "const", "unsigned", "Offset", "=", "-", "<NUM_LIT>", ";", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "FrameAddr", ",", "DAG", ".", "getIntPtrConstant", "(", "Offset", ",", "DL", ")", ")", ";", "return", "DAG", ".", "getLoad", "(", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Ptr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "LanaiISelLowering21", "Func": "LowerRETURNADDR", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13925, "Length": 104, "Cover_Rate": 0.5306122448979592, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "SelectT2AddrModeImm7", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "OffImm", ")", "{", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "{", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", "<<", "Shift", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ")", ";", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "RHSC", "=", "-", "RHSC", ";"], "ground_truth": ["OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", "*", "(", "<NUM_LIT>", "<<", "Shift", ")", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ")", ";"], "File": "ARMISelDAGToDAG10", "Func": "SelectT2AddrModeImm7", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13926, "Length": 155, "Cover_Rate": 0.7989690721649485, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "F", "=", "Colors", ".", "find", "(", "N", ")", ";"], "ground_truth": ["return", "F", "!=", "Colors", ".", "end", "(", ")", "?", "F", "->", "second", ":", "ColorKind", "::", "None", ";"], "File": "HexagonISelDAGToDAGHVX", "Func": "getColor", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13927, "Length": 27, "Cover_Rate": 0.7714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<ISA_LIT>ABIInfo", "::", "ABI", "::", "N64", ":", "return", "<STR_LIT>", ";", "case", "<ISA_LIT>ABIInfo", "::", "ABI", "::", "EABI", ":", "return", "<STR_LIT>", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "MipsAsmPrinter1", "Func": "getCurrentABIString", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13928, "Length": 29, "Cover_Rate": 0.3670886075949367, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "V", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "!", "isa", "<", "ConstantSDNode", ">", "(", "V", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "ConstantSDNode", "*", "CN", "=", "cast", "<", "ConstantSDNode", ">", "(", "V", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["return", "CurDAG", "->", "MaskedValueIsZero", "(", "V", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "CN", "->", "getAPIntValue", "(", ")", ")", ";"], "File": "X86ISelDAGToDAG42", "Func": "isLogicallyAddWithConstant", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13929, "Length": 63, "Cover_Rate": 0.6057692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "TII", "->", "isLegalFLATOffset", "(", "NewOffset", ",", "<ISA_LIT>AS", "::", "PRIVATE_ADDRESS", ",", "true", ")", "&&", "<STR_LIT>", ")", ";", "FIOp", "->", "ChangeToRegister", "(", "BaseReg", ",", "false", ")", ";", "OffsetOp", "->", "setImm", "(", "NewOffset", ")", ";", "return", ";", "}", "MachineOperand", "*", "SOffset", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "soffset", ")", ";", "assert", "(", "SOffset", "->", "isImm", "(", ")", "&&", "SOffset", "->", "getImm", "(", ")", "==", "<NUM_LIT>", ")", ";", "assert", "(", "<ISA_LIT>InstrInfo", "::", "isLegalMUBUFImmOffset", "(", "NewOffset", ")", "&&", "<STR_LIT>", ")", ";", "FIOp", "->", "ChangeToRegister", "(", "BaseReg", ",", "false", ")", ";"], "ground_truth": ["OffsetOp", "->", "setImm", "(", "NewOffset", ")", ";"], "File": "SIRegisterInfo46", "Func": "resolveFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13930, "Length": 97, "Cover_Rate": 0.36059479553903345, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "emitRRI", "(", "unsigned", "Opcode", ",", "unsigned", "Reg0", ",", "unsigned", "Reg1", ",", "int16_t", "Imm", ",", "SMLoc", "IDLoc", ",", "SmallVectorImpl", "<", "MCInst", ">", "&", "Instructions", ")", "{", "emitRRX", "(", "Opcode", ",", "Reg0", ",", "Reg1", ",", "MCOperand", "::", "createImm", "(", "Imm", ")", ",", "IDLoc", ",", "Instructions", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmParser", "Func": "emitRRI", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13931, "Length": 47, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32_t", "Reg", "=", "RI", "->", "getRegClass", "(", "<STR_LIT>", ")", ".", "getRegister", "(", "RI", "->", "getEncodingValue", "(", "getReg", "(", ")", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Reg", ")", ")", ";"], "File": "AArch64AsmParser (2)1", "Func": "addGPR32as64Operands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13932, "Length": 34, "Cover_Rate": 0.3953488372093023, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ISelAddressMode", "AM", ";", "if", "(", "MatchAddress", "(", "N", ",", "AM", ")", ")", "return", "false", ";", "EVT", "VT", "=", "N", ".", "getValueType", "(", ")", ";", "if", "(", "AM", ".", "BaseType", "==", "<ISA_LIT>ISelAddressMode", "::", "RegBase", ")", "{"], "ground_truth": ["if", "(", "!", "AM", ".", "Base_Reg", ".", "getNode", "(", ")", ")", "AM", ".", "Base_Reg", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "VT", ")", ";"], "File": "X86ISelDAGToDAG42", "Func": "SelectAddr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13933, "Length": 59, "Cover_Rate": 0.4338235294117647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "default", ":", "break", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)1", "Func": "getPseudoCMOVOpc", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13934, "Length": 40, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NodeOrdering", "(", ")", ":", "LastNum", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "HexagonCommonGEP", "Func": "NodeOrdering", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13935, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "vec_ushort8", ")", "spu_splats", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "vmx2spu", "Func": "vec_mfvscr", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13936, "Length": 12, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "int", "U", "=", "Units", ".", "find_first", "(", ")", ";", "U", ">=", "<NUM_LIT>", ";", "U", "=", "Units", ".", "find_next", "(", "U", ")", ")", "OS", "<<", "' '", "<<", "PrintRegUnit", "(", "U", ",", "&", "PRI", ".", "getTRI", "(", ")", ")", ";"], "ground_truth": ["OS", "<<", "<STR_LIT>", ";"], "File": "RDFRegisters1", "Func": "print", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13937, "Length": 44, "Cover_Rate": 0.7333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", ")", "&&", "RHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "if", "(", "C", "->", "getAPIntValue", "(", ")", "==", "<NUM_LIT>", "&&", "RHS", ".", "hasOneUse", "(", ")", ")", "{", "SDValue", "addV", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "RHS", ".", "getValueType", "(", ")", ",", "LHS", ",", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getSetCC", "(", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "addV", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "addV", ".", "getValueType", "(", ")", ")", ",", "CC", ")", ";"], "File": "X86ISelLowering (2)2", "Func": "PerformISDSETCCCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13938, "Length": 121, "Cover_Rate": 0.37694704049844235, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "frame_pointer_needed", "||", "regs_ever_live", "[", "REG_FP", "]", ";"], "ground_truth": ["}"], "File": "bfin2", "Func": "must_save_fp_p", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 13939, "Length": 9, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CONST", ":", "return", "sparc_cannot_force_const_mem", "(", "mode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "case", "PLUS", ":", "case", "MINUS", ":", "return", "sparc_cannot_force_const_mem", "(", "mode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "||", "sparc_cannot_force_const_mem", "(", "mode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "case", "UNSPEC", ":", "return", "true", ";"], "ground_truth": ["default", ":"], "File": "sparc4", "Func": "sparc_cannot_force_const_mem", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13940, "Length": 55, "Cover_Rate": 0.46218487394957986, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "pReloc", ".", "target", "(", ")", "=", "pOffset", ";"], "ground_truth": ["}"], "File": "X86Relocator", "Func": "applyDebugStringOffset", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13941, "Length": 9, "Cover_Rate": 0.4090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "{", "Pred", ".", "push_back", "(", "MO", ")", ";", "Found", "=", "true", ";", "}", "}"], "ground_truth": ["return", "Found", ";"], "File": "ARMBaseInstrInfo83", "Func": "DefinesPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13942, "Length": 68, "Cover_Rate": 0.5396825396825397, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering (2)", "Func": "LowerVSELECT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13943, "Length": 31, "Cover_Rate": 0.4025974025974026, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vornq_f16", "(", "float16x8_t", "__a", ",", "float16x8_t", "__b", ")", "{"], "ground_truth": ["return", "__builtin_mve_vornq_fv8hf", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "mve___arm_vornq_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13944, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Reg", ".", "isVirtual", "(", ")", "&&", "MRI", "->", "getRegClass", "(", "Reg", ")", "==", "&", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SILowerI1Copies1", "Func": "isVreg1", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13945, "Length": 18, "Cover_Rate": 0.6428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>SinglePathInfo", "::", "isEnabled", "(", "const", "MachineFunction", "&", "MF", ")", "{", "return", "isRoot", "(", "MF", ")", "||", "isReachable", "(", "MF", ")", "||", "isMaybe", "(", "MF", ")", ";"], "ground_truth": ["}"], "File": "PatmosSinglePathInfo", "Func": "isEnabled", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 13946, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ")", ";", "break", ";", "}", "return", "Val", ";"], "ground_truth": ["}"], "File": "CSKYISelLowering", "Func": "convertLocVTToValVT", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13947, "Length": 54, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "I", "->", "second", ".", "first", ";", "unsigned", "Index", "=", "I", "->", "second", ".", "second", "&", "TB_INDEX_MASK", ";", "bool", "FoldedLoad", "=", "I", "->", "second", ".", "second", "&", "TB_FOLDED_LOAD", ";", "bool", "FoldedStore", "=", "I", "->", "second", ".", "second", "&", "TB_FOLDED_STORE", ";", "const", "MCInstrDesc", "&", "MCID", "=", "get", "(", "Opc", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getRegClass", "(", "MCID", ",", "Index", ",", "&", "RI", ",", "MF", ")", ";", "unsigned", "NumDefs", "=", "MCID", ".", "NumDefs", ";", "std", "::", "vector", "<", "SDValue", ">", "AddrOps", ";", "std", "::", "vector", "<", "SDValue", ">", "BeforeOps", ";", "std", "::", "vector", "<", "SDValue", ">", "AfterOps", ";", "DebugLoc", "dl", "=", "N", "->", "getDebugLoc", "(", ")", ";", "unsigned", "NumOps", "=", "N", "->", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumOps", "-", "<NUM_LIT>", ";", "++", "i", ")", "{", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "i", ")", ";", "if", "(", "i", ">=", "Index", "-", "NumDefs", "&&", "i", "<", "Index", "-", "NumDefs", "+", "<STR_LIT>", ")", "AddrOps", ".", "push_back", "(", "Op", ")", ";", "else", "if", "(", "i", "<", "Index", "-", "NumDefs", ")", "BeforeOps", ".", "push_back", "(", "Op", ")", ";", "else", "if", "(", "i", ">", "Index", "-", "NumDefs", ")", "AfterOps", ".", "push_back", "(", "Op", ")", ";", "}", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "NumOps", "-", "<NUM_LIT>", ")", ";", "AddrOps", ".", "push_back", "(", "Chain", ")", ";", "SDNode", "*", "Load", "=", "<NUM_LIT>", ";", "if", "(", "FoldedLoad", ")", "{", "EVT", "VT", "=", "*", "RC", "->", "vt_begin", "(", ")", ";", "std", "::", "pair", "<", "MachineInstr", "::", "mmo_iterator", ",", "MachineInstr", "::", "mmo_iterator", ">", "MMOs", "=", "MF", ".", "extractLoadMemRefs", "(", "cast", "<", "MachineSDNode", ">", "(", "N", ")", "->", "memoperands_begin", "(", ")", ",", "cast", "<", "MachineSDNode", ">", "(", "N", ")", "->", "memoperands_end", "(", ")", ")", ";", "if", "(", "!", "(", "*", "MMOs", ".", "first", ")", "&&", "RC", "==", "&", "<STR_LIT>", "&&", "!", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "isUnalignedMemAccessFast", "(", ")", ")", "return", "false", ";", "unsigned", "Alignment", "=", "RC", "->", "getSize", "(", ")", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["bool", "isAligned", "=", "(", "*", "MMOs", ".", "first", ")", "&&", "(", "*", "MMOs", ".", "first", ")", "->", "getAlignment", "(", ")", ">=", "Alignment", ";"], "File": "X86InstrInfo120", "Func": "unfoldMemoryOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13948, "Length": 364, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "InlineAsm", "::", "Constraint_m", ";"], "ground_truth": ["}"], "File": "MSP430ISelLowering19", "Func": "getInlineAsmMemConstraint", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13949, "Length": 6, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCRegisterInfo", "*", "create<ISA_LIT>MCRegisterInfo", "(", "const", "Triple", "&", "TT", ")", "{", "MCRegisterInfo", "*", "X", "=", "new", "MCRegisterInfo", "(", ")", ";"], "ground_truth": ["Init<ISA_LIT>MCRegisterInfo", "(", "X", ",", "<STR_LIT>", ")", ";"], "File": "NyuziMCTargetDesc", "Func": "createNyuziMCRegisterInfo", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13950, "Length": 27, "Cover_Rate": 0.8181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetELFStreamer", "::", "emitEndFunc", "(", ")", "{", "Streamer", ".", "EmitIntValue", "(", "<STR_LIT>", ",", "sizeof", "(", "uint64_t", ")", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyTargetStreamer21", "Func": "emitEndFunc", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13951, "Length": 20, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "SDValue", "Lower", "=", "CurDAG", "->", "getConstant", "(", "LowerVal", ",", "DL", ",", "VT", ")", ";", "SDValue", "Or", "=", "CurDAG", "->", "getNode", "(", "Opcode", ",", "DL", ",", "VT", ",", "Upper", ",", "Lower", ")", ";", "ReplaceUses", "(", "Node", ",", "Or", ".", "getNode", "(", ")", ")", ";", "CurDAG", "->", "RemoveDeadNode", "(", "Node", ")", ";", "SelectCode", "(", "Or", ".", "getNode", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SystemZISelDAGToDAG11", "Func": "splitLargeImmediate", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13952, "Length": 61, "Cover_Rate": 0.3765432098765432, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "else", "if", "(", "(", "Opc", "==", "<STR_LIT>", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "{", "if", "(", "OpNum", "==", "<NUM_LIT>", ")", "{", "unsigned", "InReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "isKill", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "NewMI", "=", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "InReg", ",", "false", ",", "false", ",", "isKill", ")", ",", "FrameIndex", ")", ";", "}", "else", "{", "unsigned", "OutReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "isDead", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ";", "NewMI", "=", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "OutReg", ",", "true", ",", "false", ",", "false", ",", "isDead", ")", ",", "FrameIndex", ")", ";", "}", "}", "else", "if", "(", "Opc", "==", "<STR_LIT>", ")", "{", "if", "(", "OpNum", "==", "<NUM_LIT>", ")", "{", "unsigned", "InReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "isKill", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "NewMI", "=", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "InReg", ",", "false", ",", "false", ",", "isKill", ")", ",", "FrameIndex", ")", ";", "}", "else", "{", "unsigned", "OutReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "isDead", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ";", "NewMI", "=", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "OutReg", ",", "true", ",", "false", ",", "false", ",", "isDead", ")", ",", "FrameIndex", ")", ";", "}", "}", "else", "if", "(", "Opc", "==", "<STR_LIT>", ")", "{", "if", "(", "OpNum", "==", "<NUM_LIT>", ")", "{", "unsigned", "InReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "isKill", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";"], "ground_truth": ["NewMI", "=", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "InReg", ",", "false", ",", "false", ",", "isKill", ")", ",", "FrameIndex", ")", ";"], "File": "PPCInstrInfo87", "Func": "foldMemoryOperandImpl", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13953, "Length": 395, "Cover_Rate": 0.5470914127423823, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "xstormy16_mode_dependent_address_p", "(", "const_rtx", "x", ",", "addr_space_t", "as", "ATTRIBUTE_UNUSED", ")", "{"], "ground_truth": ["if", "(", "LEGITIMATE_ADDRESS_CONST_INT_P", "(", "x", ",", "<NUM_LIT>", ")", "&&", "!", "LEGITIMATE_ADDRESS_CONST_INT_P", "(", "x", ",", "<NUM_LIT>", ")", ")", "return", "true", ";"], "File": "stormy16", "Func": "xstormy16_mode_dependent_address_p", "Target": "stormy16", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13954, "Length": 32, "Cover_Rate": 0.4383561643835616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "Imm", ">", "<NUM_LIT>", ")", "{", "Imm", "=", "(", "SignExtend64", "<", "<NUM_LIT>", ">", "(", "Imm", ")", "&", "<NUM_LIT>", ")", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Imm", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "RISCVDisassembler", "Func": "decodeCLUIImmOperand", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13955, "Length": 53, "Cover_Rate": 0.726027397260274, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "size", ">", "<NUM_LIT>", "||", "size", "==", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "mn10300", "Func": "mn10300_pass_by_reference", "Target": "mn10300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13956, "Length": 12, "Cover_Rate": 0.35294117647058826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "aarch64_base_register_rtx_p", "(", "rtx", "x", ",", "bool", "strict_p", ")", "{"], "ground_truth": ["if", "(", "!", "strict_p", "&&", "GET_CODE", "(", "x", ")", "==", "SUBREG", "&&", "contains_reg_of_mode", "[", "GENERAL_REGS", "]", "[", "GET_MODE", "(", "SUBREG_REG", "(", "x", ")", ")", "]", ")", "x", "=", "SUBREG_REG", "(", "x", ")", ";"], "File": "aarch64", "Func": "aarch64_base_register_rtx_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13957, "Length": 44, "Cover_Rate": 0.6984126984126984, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "*", "__a", "=", "__aarch64_vget_lane_any", "(", "__b", ",", "__lane", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon3_vst1_lane_p8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13958, "Length": 11, "Cover_Rate": 0.44, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "bool", "isCondCode", "(", ")", "const", "{", "return", "Kind", "==", "KindCondCode", ";"], "ground_truth": ["}"], "File": "VideocoreAsmParser", "Func": "isCondCode", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13959, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "'R'", ":", "return", "C_Memory", ";", "}", "}", "if", "(", "Constraint", "==", "<STR_LIT>", ")", "return", "C_Memory", ";"], "ground_truth": ["return", "TargetLowering", "::", "getConstraintType", "(", "Constraint", ")", ";"], "File": "MipsISelLowering (2)4", "Func": "getConstraintType", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13960, "Length": 25, "Cover_Rate": 0.3048780487804878, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "Op0VT", "=", "Op0", ".", "getValueType", "(", ")", ";", "if", "(", "Op0VT", ".", "getSimpleVT", "(", ")", "==", "<STR_LIT>", "&&", "simpleVT", "==", "<STR_LIT>", ")", "{", "unsigned", "maskHigh", "=", "<NUM_LIT>", ";", "unsigned", "maskLow", "=", "<NUM_LIT>", ";"], "ground_truth": ["SDValue", "shufMask", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getConstant", "(", "maskHigh", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "maskLow", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "maskHigh", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "maskLow", ",", "<STR_LIT>", ")", ")", ";"], "File": "SPUISelLowering12", "Func": "LowerTRUNCATE", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13961, "Length": 84, "Cover_Rate": 0.3888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_dpwssds_epi32", "(", "__m128i", "__A", ",", "__mmask8", "__B", ",", "__m128i", "__C", ",", "__m128i", "__D", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_vpdpwssds_v4si_mask", "(", "(", "__v4si", ")", "__A", ",", "(", "__v4si", ")", "__C", ",", "(", "__v4si", ")", "__D", ",", "(", "__mmask8", ")", "__B", ")", ";"], "File": "avx512vnnivlintrin", "Func": "_mm_mask_dpwssds_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13962, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "Mem", ".", "Base", "=", "<NUM_LIT>", ";", "Op", "->", "Mem", ".", "IndexReg", "=", "<NUM_LIT>", ";", "Op", "->", "Mem", ".", "Index", "=", "Index", ";"], "ground_truth": ["Op", "->", "Mem", ".", "Offset", "=", "Imm", ";"], "File": "VEAsmParser (2)", "Func": "MorphToMEMzii", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13963, "Length": 32, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "hasOneUse", "(", ")", "&&", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "hasOneUse", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)", "Func": "isAndOrOfSetCCs", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13964, "Length": 52, "Cover_Rate": 0.5591397849462365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "VT", ".", "isVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "VT", "!=", "<STR_LIT>", "||", "Subtarget", ".", "hasP8Altivec", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "X", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ";"], "File": "PPCISelLowering (2)7", "Func": "LowerABS", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13965, "Length": 81, "Cover_Rate": 0.3698630136986301, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "DisableRedZone", "&&", "(", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", "||", "!", "Subtarget", ".", "isSVR4ABI", "(", ")", "||", "FrameSize", "==", "<NUM_LIT>", ")", "&&", "FrameSize", "<=", "<NUM_LIT>", "&&", "!", "MFI", "->", "hasVarSizedObjects", "(", ")", "&&", "!", "MFI", "->", "adjustsStack", "(", ")", "&&", "!", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ")", "{", "if", "(", "UpdateMF", ")", "MFI", "->", "setStackSize", "(", "<NUM_LIT>", ")", ";", "return", "<NUM_LIT>", ";", "}", "unsigned", "maxCallFrameSize", "=", "MFI", "->", "getMaxCallFrameSize", "(", ")", ";", "unsigned", "minCallFrameSize", "=", "getLinkageSize", "(", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", ",", "Subtarget", ".", "isDarwinABI", "(", ")", ")", ";", "maxCallFrameSize", "=", "std", "::", "max", "(", "maxCallFrameSize", ",", "minCallFrameSize", ")", ";", "if", "(", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "maxCallFrameSize", "=", "(", "maxCallFrameSize", "+", "AlignMask", ")", "&", "~", "AlignMask", ";", "if", "(", "UpdateMF", ")", "MFI", "->", "setMaxCallFrameSize", "(", "maxCallFrameSize", ")", ";", "FrameSize", "+=", "maxCallFrameSize", ";", "FrameSize", "=", "(", "FrameSize", "+", "AlignMask", ")", "&", "~", "AlignMask", ";", "if", "(", "UpdateMF", ")", "MFI", "->", "setStackSize", "(", "FrameSize", ")", ";"], "ground_truth": ["return", "FrameSize", ";"], "File": "PPCFrameLowering31", "Func": "determineFrameLayout", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13966, "Length": 163, "Cover_Rate": 0.5699300699300699, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FuncInfo", "->", "setUsesTOCBasePtr", "(", ")", ";", "if", "(", "CModel", "==", "CodeModel", "::", "Small", ")", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addGlobalAddress", "(", "GV", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "else", "{", "Register", "HighPartReg", "=", "createResultReg", "(", "RC", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "HighPartReg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addGlobalAddress", "(", "GV", ")", ";", "if", "(", "Subtarget", "->", "isGVIndirectSymbol", "(", "GV", ")", ")", "{", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addGlobalAddress", "(", "GV", ")", ".", "addReg", "(", "HighPartReg", ")", ";", "}", "else", "{", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "HighPartReg", ")", ".", "addGlobalAddress", "(", "GV", ")", ";", "}", "}", "return", "DestReg", ";"], "ground_truth": ["}"], "File": "PPCFastISel12", "Func": "PPCMaterializeGV", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13967, "Length": 175, "Cover_Rate": 0.5794701986754967, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "use64BitRegs", "(", ")", "&&", "!", "has64BitSupport", "(", ")", ")", "Use64BitRegs", "=", "false", ";", "if", "(", "TT", ".", "length", "(", ")", ">", "<NUM_LIT>", ")", "{", "size_t", "DarwinPos", "=", "TT", ".", "find", "(", "<STR_LIT>", ")", ";", "if", "(", "DarwinPos", "!=", "std", "::", "string", "::", "npos", ")", "{", "if", "(", "isdigit", "(", "TT", "[", "DarwinPos", "+", "<NUM_LIT>", "]", ")", ")", "DarwinVers", "=", "atoi", "(", "&", "TT", "[", "DarwinPos", "+", "<NUM_LIT>", "]", ")", ";", "else", "DarwinVers", "=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "PPCSubtarget56", "Func": "PPCSubtarget", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13968, "Length": 79, "Cover_Rate": 0.3891625615763547, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "h8300_function_arg", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "static", "const", "char", "*", "const", "hand_list", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "}", ";", "rtx", "result", "=", "NULL_RTX", ";", "const", "char", "*", "fname", ";"], "ground_truth": ["int", "regpass", "=", "<NUM_LIT>", ";"], "File": "h83004", "Func": "h8300_function_arg", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13969, "Length": 85, "Cover_Rate": 0.37610619469026546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "copyState", "(", "<ISA_LIT>HazardRecognizer", "*", "Incoming", ")", "{", "CurrGroupSize", "=", "Incoming", "->", "CurrGroupSize", ";", "DEBUG", "(", "CurGroupDbg", "=", "Incoming", "->", "CurGroupDbg", ";", ")", ";", "ProcResourceCounters", "=", "Incoming", "->", "ProcResourceCounters", ";", "CriticalResourceIdx", "=", "Incoming", "->", "CriticalResourceIdx", ";", "LastFPdOpCycleIdx", "=", "Incoming", "->", "LastFPdOpCycleIdx", ";"], "ground_truth": ["GrpCount", "=", "Incoming", "->", "GrpCount", ";"], "File": "SystemZHazardRecognizer1", "Func": "copyState", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13970, "Length": 47, "Cover_Rate": 0.9215686274509803, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "}", "case", "A2_andp", ":", "createHalfInstr", "(", "A2_and", ",", "MI", ",", "PairMap", ",", "isub_lo", ")", ";", "createHalfInstr", "(", "A2_and", ",", "MI", ",", "PairMap", ",", "isub_hi", ")", ";", "Split", "=", "true", ";", "break", ";", "case", "A2_orp", ":", "createHalfInstr", "(", "A2_or", ",", "MI", ",", "PairMap", ",", "isub_lo", ")", ";", "createHalfInstr", "(", "A2_or", ",", "MI", ",", "PairMap", ",", "isub_hi", ")", ";", "Split", "=", "true", ";", "break", ";", "case", "A2_xorp", ":", "createHalfInstr", "(", "A2_xor", ",", "MI", ",", "PairMap", ",", "isub_lo", ")", ";", "createHalfInstr", "(", "A2_xor", ",", "MI", ",", "PairMap", ",", "isub_hi", ")", ";", "Split", "=", "true", ";", "break", ";", "case", "L2_loadrd_io", ":", "case", "L2_loadrd_pi", ":", "case", "S2_storerd_io", ":", "case", "S2_storerd_pi", ":", "splitMemRef", "(", "MI", ",", "PairMap", ")", ";", "Split", "=", "true", ";", "break", ";", "case", "A2_tfrpi", ":", "case", "CONST64", ":", "splitImmediate", "(", "MI", ",", "PairMap", ")", ";", "Split", "=", "true", ";", "break", ";", "case", "A2_combineii", ":", "case", "A4_combineir", ":", "case", "A4_combineii", ":", "case", "A4_combineri", ":", "case", "A2_combinew", ":", "splitCombine", "(", "MI", ",", "PairMap", ")", ";", "Split", "=", "true", ";", "break", ";", "case", "A2_sxtw", ":", "splitExt", "(", "MI", ",", "PairMap", ")", ";", "Split", "=", "true", ";", "break", ";", "case", "S2_asl_i_p", ":", "case", "S2_asr_i_p", ":", "case", "S2_lsr_i_p", ":", "splitShift", "(", "MI", ",", "PairMap", ")", ";", "Split", "=", "true", ";", "break", ";", "case", "S2_asl_i_p_or", ":", "splitAslOr", "(", "MI", ",", "PairMap", ")", ";", "Split", "=", "true", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "false", ";", "}"], "ground_truth": ["return", "Split", ";"], "File": "HexagonSplitDouble1", "Func": "splitInstr", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13971, "Length": 236, "Cover_Rate": 0.6723646723646723, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "assert", "(", "BI", "->", "isConditional", "(", ")", "&&", "BI", "->", "getNumSuccessors", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Value", "*", "Cond", "=", "BI", "->", "getCondition", "(", ")", ";", "BasicBlock", "*", "TrueBlk", "=", "BI", "->", "getSuccessor", "(", "<NUM_LIT>", ")", ";", "BasicBlock", "*", "FalseBlk", "=", "BI", "->", "getSuccessor", "(", "<NUM_LIT>", ")", ";", "InsertPredicate", "(", "TrueBlk", ",", "Cond", ")", ";", "InsertPredicate", "(", "FalseBlk", ",", "Cond", ",", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "JVMX2Java", "Func": "ProcessBranchInst", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13972, "Length": 72, "Cover_Rate": 0.36923076923076925, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_m_psrlw", "(", "__m64", "__m", ",", "__m64", "__count", ")", "{"], "ground_truth": ["return", "_mm_srl_pi16", "(", "__m", ",", "__count", ")", ";"], "File": "mmintrin", "Func": "_m_psrlw", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13973, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "HOST_WIDE_INT", "const2", "=", "<NUM_LIT>", ";", "if", "(", "!", "CONST_INT_P", "(", "XEXP", "(", "op0", ",", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "const1", "=", "UINTVAL", "(", "XEXP", "(", "op0", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "CONST_INT_P", "(", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ")", "||", "~", "UINTVAL", "(", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ")", "!=", "const1", ")", "return", "false", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "op0", ",", "<NUM_LIT>", ")", ")", "==", "ASHIFT", "&&", "CONST_INT_P", "(", "XEXP", "(", "XEXP", "(", "op0", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", "{", "const2", "=", "UINTVAL", "(", "XEXP", "(", "XEXP", "(", "op0", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";", "*", "sub0", "=", "XEXP", "(", "XEXP", "(", "op0", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "}", "else", "*", "sub0", "=", "XEXP", "(", "op0", ",", "<NUM_LIT>", ")", ";", "if", "(", "const2", ">=", "GET_MODE_BITSIZE", "(", "GET_MODE", "(", "op0", ")", ")", ")", "return", "false", ";", "*", "sub1", "=", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "exact_log2", "(", "const1", "+", "(", "HOST_WIDE_INT_1U", "<<", "const2", ")", ")", ">=", "<NUM_LIT>", ";"], "File": "arm1", "Func": "arm_bfi_1_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13974, "Length": 176, "Cover_Rate": 0.88, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "Saved", "[", "<NUM_LIT>", "]", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Mask", "=", "Saved", "[", "<NUM_LIT>", "]", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["Out", ".", "EmitBundleLock", "(", "false", ")", ";"], "File": "MipsMCNaCl", "Func": "EmitGuardReturn", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13975, "Length": 41, "Cover_Rate": 0.37962962962962965, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCBinaryExpr", "*", "Sub", "=", "MCBinaryExpr", "::", "createSub", "(", "Sym1", ",", "Sym2", ",", "*", "Ctx", ")", ";", "return", "MCOperand", "::", "createExpr", "(", "<ISA_LIT>MCExpr", "::", "create", "(", "Kind", ",", "Sub", ",", "*", "Ctx", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsMCInstLower23", "Func": "createSub", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13976, "Length": 36, "Cover_Rate": 0.3829787234042553, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "base_cost", "<=", "<NUM_LIT>", ")", "base_cost", "=", "get_attr_length", "(", "insn", ")", ";", "}", "pat", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "pat", ")", "==", "PARALLEL", ")", "{", "set", "=", "XVECEXP", "(", "pat", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "set", ")", "!=", "SET", "||", "GET_CODE", "(", "XEXP", "(", "set", ",", "<NUM_LIT>", ")", ")", "==", "COMPARE", ")", "set", "=", "XVECEXP", "(", "pat", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "set", ")", "!=", "SET", "||", "GET_CODE", "(", "XEXP", "(", "set", ",", "<NUM_LIT>", ")", ")", "==", "COMPARE", ")", "return", "<NUM_LIT>", ";", "}", "else", "{", "set", "=", "pat", ";", "if", "(", "GET_CODE", "(", "set", ")", "!=", "SET", ")", "return", "<NUM_LIT>", ";", "}", "dest", "=", "XEXP", "(", "set", ",", "<NUM_LIT>", ")", ";", "src", "=", "XEXP", "(", "set", ",", "<NUM_LIT>", ")", ";", "mode", "=", "GET_MODE", "(", "dest", ")", ";", "base_cost", "+=", "pdp11_addr_cost", "(", "dest", ",", "mode", ",", "ADDR_SPACE_GENERIC", ",", "speed", ")", ";", "op", "=", "GET_CODE", "(", "src", ")", ";"], "ground_truth": ["switch", "(", "op", ")", "{"], "File": "pdp11", "Func": "pdp11_insn_cost", "Target": "pdp11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13977, "Length": 168, "Cover_Rate": 0.44680851063829785, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "SeenDef", "=", "false", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ",", "e", "=", "Iter", "->", "getNumOperands", "(", ")", ";", "j", "!=", "e", ";", "++", "j", ")", "{", "MachineOperand", "&", "MO", "=", "Iter", "->", "getOperand", "(", "j", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "MO", ".", "isUse", "(", ")", ")", "return", "false", ";", "SeenDef", "=", "true", ";", "}", "}", "if", "(", "SeenDef", ")", "return", "true", ";", "++", "Iter", ";", "while", "(", "Iter", "!=", "E", "&&", "Iter", "->", "isDebugValue", "(", ")", ")", "++", "Iter", ";", "}", "if", "(", "Iter", "==", "E", ")", "{", "for", "(", "MachineBasicBlock", "::", "succ_iterator", "SI", "=", "MBB", ".", "succ_begin", "(", ")", ",", "SE", "=", "MBB", ".", "succ_end", "(", ")", ";", "SI", "!=", "SE", ";", "++", "SI", ")", "if", "(", "(", "*", "SI", ")", "->", "isLiveIn", "(", "<STR_LIT>", ")", ")", "return", "false", ";", "return", "true", ";", "}", "MachineBasicBlock", "::", "iterator", "B", "=", "MBB", ".", "begin", "(", ")", ";", "Iter", "=", "I", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "if", "(", "Iter", "==", "B", ")", "return", "!", "MBB", ".", "isLiveIn", "(", "<STR_LIT>", ")", ";", "--", "Iter", ";", "while", "(", "Iter", "!=", "B", "&&", "Iter", "->", "isDebugValue", "(", ")", ")", "--", "Iter", ";"], "ground_truth": ["bool", "SawKill", "=", "false", ";"], "File": "X86InstrInfo132", "Func": "isSafeToClobberEFLAGS", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13978, "Length": 226, "Cover_Rate": 0.5994694960212201, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Thumb1InstrInfo", "::", "Thumb1InstrInfo", "(", "const", "<ISA_LIT>Subtarget", "&", "STI", ")", ":", "RI", "(", "*", "this", ",", "STI", ")", "{"], "ground_truth": ["}"], "File": "Thumb1InstrInfo15", "Func": "Thumb1InstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13979, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "is32Bit", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "is32Bit", ")", "return", "MCDisassembler", "::", "Fail", ";", "status", "=", "DecodeDataRegsRegisterClass", "(", "Inst", ",", "s1_d", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "status", "==", "MCDisassembler", "::", "Success", ")", "status", "=", "DecodeDataRegsRegisterClass", "(", "Inst", ",", "s1_d", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")", "return", "status", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "TriCoreDisassembler", "Func": "DecodeSRInstruction", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13980, "Length": 72, "Cover_Rate": 0.6728971962616822, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumElts", "=", "VecVTy", "->", "getNumElements", "(", ")", ";", "auto", "*", "SubVecTy", "=", "FixedVectorType", "::", "get", "(", "VecTy", "->", "getScalarType", "(", ")", ",", "NumElts", "/", "Factor", ")", ";", "if", "(", "NumElts", "%", "Factor", "==", "<NUM_LIT>", "&&", "TLI", "->", "isLegalInterleavedAccessType", "(", "SubVecTy", ",", "DL", ")", ")", "return", "Factor", "*", "TLI", "->", "getNumInterleavedAccesses", "(", "SubVecTy", ",", "DL", ")", ";", "}", "return", "BaseT", "::", "getInterleavedMemoryOpCost", "(", "Opcode", ",", "VecTy", ",", "Factor", ",", "Indices", ",", "Alignment", ",", "AddressSpace", ",", "CostKind", ",", "UseMaskForCond", ",", "UseMaskForGaps", ")", ";"], "ground_truth": ["}"], "File": "AArch64TargetTransformInfo", "Func": "getInterleavedMemoryOpCost", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13981, "Length": 83, "Cover_Rate": 0.51875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCRelocationInfo", "*", "create<ISA_LIT>ElfRelocation", "(", "const", "Triple", "&", "TheTriple", ",", "MCContext", "&", "Ctx", ")", "{", "return", "createMCRelocationInfo", "(", "TheTriple", ",", "Ctx", ")", ";"], "ground_truth": ["}"], "File": "DLXMCTargetDesc", "Func": "createDLXElfRelocation", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13982, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setShift", "(", "unsigned", "S", ")", "{"], "ground_truth": ["Shift", "=", "S", ";"], "File": "AArch64FastISel (2)", "Func": "setShift", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13983, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "EVT", "OpVT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "!", "OpVT", ".", "is128BitVector", "(", ")", ")", "{", "EVT", "VT128", "=", "EVT", "::", "getVectorVT", "(", "*", "Context", ",", "OpVT", ".", "getVectorElementType", "(", ")", ",", "OpVT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT128", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "Insert128BitVector", "(", "DAG", ".", "getUNDEF", "(", "OpVT", ")", ",", "Op", ",", "<NUM_LIT>", ",", "DAG", ",", "dl", ")", ";", "}", "if", "(", "OpVT", "==", "<STR_LIT>", "&&", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["SDValue", "AnyExt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "X86ISelLowering117", "Func": "LowerSCALAR_TO_VECTOR", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13984, "Length": 152, "Cover_Rate": 0.658008658008658, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "static", "const", "unsigned", "GPROdd5", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "static", "const", "unsigned", "GPREven6", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "static", "const", "unsigned", "GPROdd6", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "if", "(", "RC", "!=", "<STR_LIT>", "&&", "RC", "!=", "<STR_LIT>", ")", "return", "RC", "->", "getRawAllocationOrder", "(", "MF", ")", ";", "if", "(", "HintType", "==", "<STR_LIT>", ")", "{", "if", "(", "isPhysicalRegister", "(", "HintReg", ")", "&&", "getRegisterPairEven", "(", "HintReg", ",", "MF", ")", "==", "<NUM_LIT>", ")", "return", "RC", "->", "getRawAllocationOrder", "(", "MF", ")", ";", "if", "(", "!", "TFI", "->", "hasFP", "(", "MF", ")", ")", "{", "if", "(", "!", "STI", ".", "isR9Reserved", "(", ")", ")", "return", "makeArrayRef", "(", "GPREven1", ")", ";", "else", "return", "makeArrayRef", "(", "GPREven4", ")", ";", "}", "else", "if", "(", "FramePtr", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "STI", ".", "isR9Reserved", "(", ")", ")", "return", "makeArrayRef", "(", "GPREven2", ")", ";", "else", "return", "makeArrayRef", "(", "GPREven5", ")", ";", "}", "else", "{", "if", "(", "!", "STI", ".", "isR9Reserved", "(", ")", ")", "return", "makeArrayRef", "(", "GPREven3", ")", ";", "else", "return", "makeArrayRef", "(", "GPREven6", ")", ";", "}", "}", "else", "if", "(", "HintType", "==", "<STR_LIT>", ")", "{", "if", "(", "isPhysicalRegister", "(", "HintReg", ")", "&&", "getRegisterPairOdd", "(", "HintReg", ",", "MF", ")", "==", "<NUM_LIT>", ")", "return", "RC", "->", "getRawAllocationOrder", "(", "MF", ")", ";", "if", "(", "!", "TFI", "->", "hasFP", "(", "MF", ")", ")", "{", "if", "(", "!", "STI", ".", "isR9Reserved", "(", ")", ")", "return", "makeArrayRef", "(", "GPROdd1", ")", ";", "else", "return", "makeArrayRef", "(", "GPROdd4", ")", ";"], "ground_truth": ["}", "else", "if", "(", "FramePtr", "==", "<STR_LIT>", ")", "{"], "File": "ARMBaseRegisterInfo1", "Func": "getRawAllocationOrder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13985, "Length": 338, "Cover_Rate": 0.32221163012392756, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFWriterInfo", "::", "~", "<ISA_LIT>ELFWriterInfo", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMELFWriterInfo", "Func": "~ARMELFWriterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13986, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasMOVDIRI", ";"], "ground_truth": ["}"], "File": "X86Subtarget100", "Func": "hasMOVDIRI", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13987, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "FoldAsMAD", "=", "tryAddToFoldList", "(", "FoldList", ",", "MI", ",", "OpNo", ",", "OpToFold", ",", "TII", ")", ";", "if", "(", "FoldAsMAD", ")", "{", "MI", "->", "untieRegOperand", "(", "OpNo", ")", ";", "return", "true", ";", "}", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "Opc", ")", ")", ";", "}", "if", "(", "Opc", "==", "<STR_LIT>", "&&", "OpToFold", "->", "isImm", "(", ")", ")", "{", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "FoldList", ".", "push_back", "(", "FoldCandidate", "(", "MI", ",", "OpNo", ",", "OpToFold", ")", ")", ";", "return", "true", ";", "}", "if", "(", "isUseMIInFoldList", "(", "FoldList", ",", "MI", ")", ")", "return", "false", ";", "unsigned", "CommuteOpNo", "=", "OpNo", ";", "unsigned", "CommuteIdx0", "=", "TargetInstrInfo", "::", "CommuteAnyOperandIndex", ";", "unsigned", "CommuteIdx1", "=", "TargetInstrInfo", "::", "CommuteAnyOperandIndex", ";", "bool", "CanCommute", "=", "TII", "->", "findCommutedOpIndices", "(", "*", "MI", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ";", "if", "(", "CanCommute", ")", "{", "if", "(", "CommuteIdx0", "==", "OpNo", ")", "CommuteOpNo", "=", "CommuteIdx1", ";", "else", "if", "(", "CommuteIdx1", "==", "OpNo", ")", "CommuteOpNo", "=", "CommuteIdx0", ";", "}", "if", "(", "CanCommute", "&&", "(", "!", "MI", "->", "getOperand", "(", "CommuteIdx0", ")", ".", "isReg", "(", ")", "||", "!", "MI", "->", "getOperand", "(", "CommuteIdx1", ")", ".", "isReg", "(", ")", ")", ")", "return", "false", ";", "if", "(", "!", "CanCommute", "||", "!", "TII", "->", "commuteInstruction", "(", "*", "MI", ",", "false", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "!", "TII", "->", "isOperandLegal", "(", "*", "MI", ",", "CommuteOpNo", ",", "OpToFold", ")", ")", "{"], "File": "SIFoldOperands19", "Func": "tryAddToFoldList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13988, "Length": 233, "Cover_Rate": 0.3996569468267582, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ConstantIslands", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "CSKYConstantIslandPass", "Func": "CSKYConstantIslands", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13989, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NewSrc", "=", "get<ISA_LIT>SubSuperRegister", "(", "Src", ".", "getReg", "(", ")", ",", "<NUM_LIT>", ")", ";", "isKill", "=", "Src", ".", "isKill", "(", ")", ";", "assert", "(", "!", "Src", ".", "isUndef", "(", ")", "&&", "<STR_LIT>", ")", ";", "}", "else", "{", "NewSrc", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "RC", ")", ";"], "ground_truth": ["MachineInstr", "*", "Copy", "=", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "TargetOpcode", "::", "COPY", ")", ")", ".", "addReg", "(", "NewSrc", ",", "RegState", "::", "Define", "|", "RegState", "::", "Undef", ",", "<STR_LIT>", ")", ".", "add", "(", "Src", ")", ";"], "File": "X86InstrInfo1", "Func": "classifyLEAReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13990, "Length": 98, "Cover_Rate": 0.30625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CONST_VECTOR", ":", "{", "*", "special", "=", "SH_CONST_VECTOR", ";", "return", "<NUM_LIT>", ";", "}", "case", "VEC_DUPLICATE", ":", "if", "(", "CONST_INT_P", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "REG_P", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "&&", "GET_MODE_INNER", "(", "GET_MODE", "(", "op", ")", ")", "==", "GET_MODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "GET_CODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "==", "TRUNCATE", "&&", "REG_P", "(", "XEXP", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "&&", "GET_MODE_INNER", "(", "GET_MODE", "(", "op", ")", ")", "==", "GET_MODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "GET_CODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "==", "VEC_SELECT", ")", "return", "rtx_is_swappable_p", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "special", ")", ";", "else", "return", "<NUM_LIT>", ";", "case", "VEC_SELECT", ":", "if", "(", "REG_P", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "&&", "GET_MODE_INNER", "(", "GET_MODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ")", "==", "GET_MODE", "(", "op", ")", "&&", "GET_CODE", "(", "(", "parallel", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ")", "==", "PARALLEL", "&&", "XVECLEN", "(", "parallel", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "CONST_INT_P", "(", "XVECEXP", "(", "parallel", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", "{", "*", "special", "=", "SH_EXTRACT", ";", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "GET_CODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "==", "VEC_CONCAT", "&&", "(", "GET_MODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "==", "V4DFmode", "||", "GET_MODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "==", "V4DImode", ")", "&&", "GET_CODE", "(", "(", "parallel", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ")", "==", "PARALLEL", "&&", "XVECLEN", "(", "parallel", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "CONST_INT_P", "(", "XVECEXP", "(", "parallel", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "&&", "CONST_INT_P", "(", "XVECEXP", "(", "parallel", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", "{", "*", "special", "=", "SH_XXPERMDI", ";", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "v2df_reduction_p", "(", "op", ")", ")", "return", "<NUM_LIT>", ";", "else", "return", "<NUM_LIT>", ";", "case", "UNSPEC", ":", "{", "int", "val", "=", "XINT", "(", "op", ",", "<NUM_LIT>", ")", ";", "switch", "(", "val", ")", "{", "default", ":", "break", ";"], "ground_truth": ["case", "UNSPEC_VBPERMQ", ":"], "File": "rs6000-p8swap", "Func": "rtx_is_swappable_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13991, "Length": 369, "Cover_Rate": 0.47551546391752575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "MBB", "=", "BA", ".", "Addr", "->", "getCode", "(", ")", ";", "for", "(", "auto", "SB", ":", "MBB", "->", "successors", "(", ")", ")", "{", "auto", "SBA", "=", "Func", ".", "Addr", "->", "findBlock", "(", "SB", ",", "*", "this", ")", ";", "for", "(", "NodeAddr", "<", "InstrNode", "*", ">", "IA", ":", "SBA", ".", "Addr", "->", "members_if", "(", "IsPhi", ",", "*", "this", ")", ")", "{", "for", "(", "auto", "U", ":", "IA", ".", "Addr", "->", "members_if", "(", "IsUseForBA", ",", "*", "this", ")", ")", "{", "NodeAddr", "<", "PhiUseNode", "*", ">", "PUA", "=", "U", ";", "RegisterRef", "RR", "=", "PUA", ".", "Addr", "->", "getRegRef", "(", ")", ";"], "ground_truth": ["linkRefUp", "<", "UseNode", "*", ">", "(", "IA", ",", "PUA", ",", "DefM", "[", "RR", "]", ")", ";"], "File": "RDFGraph", "Func": "linkBlockRefs", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13992, "Length": 115, "Cover_Rate": 0.34328358208955223, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "for_each_rtx", "(", "&", "op", ",", "mips_small_data_pattern_1", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "mips3", "Func": "mips_small_data_pattern_p", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13993, "Length": 12, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "StackSize", "/", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AArch64AsmBackend (2)", "Func": "encodeStackAdjustment", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13994, "Length": 10, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "return", "<NUM_LIT>", ";", "case", "ADDRESS_CONST_INT", ":", "if", "(", "SMALL_INT", "(", "x", ")", ")", "return", "<NUM_LIT>", ";", "else", "return", "<NUM_LIT>", ";", "case", "ADDRESS_REG_INDEX", ":", "return", "<NUM_LIT>", ";", "case", "ADDRESS_SYMBOLIC", ":", "case", "ADDRESS_SYMBOLIC_TXT_REL", ":", "case", "ADDRESS_GOTOFF", ":", "return", "<NUM_LIT>", ";", "case", "ADDRESS_TLS", ":"], "ground_truth": ["switch", "(", "addr", ".", "tls_type", ")", "{"], "File": "microblaze1", "Func": "microblaze_address_insns", "Target": "microblaze", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13995, "Length": 49, "Cover_Rate": 0.3602941176470588, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isRegPair", "(", "Reg", ")", ")", "getSubRegs", "(", "Reg", ",", "Set", ")", ";", "else", "Set", "[", "Reg", "]", "=", "true", ";"], "ground_truth": ["}"], "File": "HexagonGenMux (2)", "Func": "expandReg", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13996, "Length": 23, "Cover_Rate": 0.6216216216216216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_16BIT", ")", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "darwin_file_start", "(", ")", ";", "if", "(", "X86_FILE_START_VERSION_DIRECTIVE", ")", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "if", "(", "X86_FILE_START_FLTUSED", ")", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "if", "(", "ix86_asm_dialect", "==", "ASM_INTEL", ")", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";"], "ground_truth": ["}"], "File": "i386", "Func": "x86_file_start", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13997, "Length": 51, "Cover_Rate": 0.8225806451612904, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ClusterDAG", "::", "~", "ClusterDAG", "(", ")", "{", "for", "(", "std", "::", "vector", "<", "SUnit", "*", ">", "::", "iterator", "I", "=", "CopySUs", ".", "begin", "(", ")", ",", "E", "=", "CopySUs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "delete", "*", "I", ";"], "ground_truth": ["}"], "File": "ClusterDAG", "Func": "~ClusterDAG", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 13998, "Length": 46, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ConstantSDNode", "*", "V", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Src", ")", ";", "if", "(", "const", "char", "*", "bzeroEntry", "=", "V", "&&", "V", "->", "isNullValue", "(", ")", "?", "Subtarget", ".", "getBZeroEntry", "(", ")", ":", "nullptr", ")", "{", "EVT", "IntPtr", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", ")", ";", "Type", "*", "IntPtrTy", "=", "getDataLayout", "(", ")", "->", "getIntPtrType", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Dst", ";", "Entry", ".", "Ty", "=", "IntPtrTy", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "Chain", ")", ".", "setCallee", "(", "CallingConv", "::", "C", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "DAG", ".", "getExternalSymbol", "(", "bzeroEntry", ",", "IntPtr", ")", ",", "std", "::", "move", "(", "Args", ")", ",", "<NUM_LIT>", ")", ".", "setDiscardResult", "(", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "LowerCallTo", "(", "CLI", ")", ";", "return", "CallResult", ".", "second", ";", "}", "return", "SDValue", "(", ")", ";", "}", "uint64_t", "SizeVal", "=", "ConstantSize", "->", "getZExtValue", "(", ")", ";", "SDValue", "InFlag", ";", "EVT", "AVT", ";", "SDValue", "Count", ";", "ConstantSDNode", "*", "ValC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Src", ")", ";", "unsigned", "BytesLeft", "=", "<NUM_LIT>", ";", "bool", "TwoRepStos", "=", "false", ";", "if", "(", "ValC", ")", "{", "unsigned", "ValReg", ";", "uint64_t", "Val", "=", "ValC", "->", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ";", "switch", "(", "Align", "&", "<NUM_LIT>", ")", "{", "case", "<NUM_LIT>", ":", "AVT", "=", "<STR_LIT>", ";", "ValReg", "=", "<STR_LIT>", ";", "Val", "=", "(", "Val", "<<", "<NUM_LIT>", ")", "|", "Val", ";", "break", ";", "case", "<NUM_LIT>", ":", "AVT", "=", "<STR_LIT>", ";", "ValReg", "=", "<STR_LIT>", ";", "Val", "=", "(", "Val", "<<", "<NUM_LIT>", ")", "|", "Val", ";"], "ground_truth": ["Val", "=", "(", "Val", "<<", "<NUM_LIT>", ")", "|", "Val", ";"], "File": "X86SelectionDAGInfo51", "Func": "EmitTargetCodeForMemset", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13999, "Length": 323, "Cover_Rate": 0.3032863849765258, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "InstMaskEnd", "==", "<NUM_LIT>", "-", "RLAmt", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "ExtendToInt64", "(", "Base", ",", "dl", ")", ",", "ExtendToInt64", "(", "V", ",", "dl", ")", ",", "getI32Imm", "(", "RLAmt", ",", "dl", ")", ",", "getI32Imm", "(", "InstMaskStart", ",", "dl", ")", "}", ";", "return", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Ops", ")", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "InstCnt", ")", "*", "InstCnt", "+=", "<NUM_LIT>", ";", "unsigned", "RLAmt2", "=", "MaskStart", ";"], "ground_truth": ["unsigned", "RLAmt1", "=", "(", "<NUM_LIT>", "+", "RLAmt", "-", "RLAmt2", ")", "%", "<NUM_LIT>", ";"], "File": "PPCISelDAGToDAG1", "Func": "SelectRotMaskIns64", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14000, "Length": 91, "Cover_Rate": 0.3170731707317073, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_vpmadd52luq256", "(", "(", "__v4di", ")", "__X", ",", "(", "__v4di", ")", "__Y", ",", "(", "__v4di", ")", "__Z", ")", ";"], "ground_truth": ["}"], "File": "avxifmaintrin", "Func": "_mm256_madd52lo_avx_epu64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14001, "Length": 23, "Cover_Rate": 0.4791666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "FinalDstReg", "=", "<STR_LIT>", ";", "unsigned", "DstReg", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "int64_t", "ImmValue", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "bool", "Is32Bit", "=", "isInt", "<", "<NUM_LIT>", ">", "(", "ImmValue", ")", "||", "isUInt", "<", "<NUM_LIT>", ">", "(", "ImmValue", ")", ";", "unsigned", "FinalOpcode", "=", "Inst", ".", "getOpcode", "(", ")", ";", "if", "(", "DstReg", "==", "SrcReg", ")", "{", "ATReg", "=", "getATReg", "(", "Inst", ".", "getLoc", "(", ")", ")", ";", "if", "(", "!", "ATReg", ")", "return", "true", ";", "FinalDstReg", "=", "DstReg", ";", "DstReg", "=", "ATReg", ";", "}", "if", "(", "!", "loadImmediate", "(", "ImmValue", ",", "DstReg", ",", "<STR_LIT>", ",", "Is32Bit", ",", "false", ",", "Inst", ".", "getLoc", "(", ")", ",", "Instructions", ")", ")", "{", "switch", "(", "FinalOpcode", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "(", "<STR_LIT>", ")", ":", "FinalOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "(", "<STR_LIT>", ")", ":", "FinalOpcode", "=", "<STR_LIT>", ";"], "ground_truth": ["break", ";"], "File": "MipsAsmParser", "Func": "expandAliasImmediate", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14002, "Length": 169, "Cover_Rate": 0.35429769392033544, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "FullFS", "=", "FS", ";", "if", "(", "OptLevel", ">=", "CodeGenOpt", "::", "Default", ")", "{"], "ground_truth": ["if", "(", "!", "FullFS", ".", "empty", "(", ")", ")", "FullFS", "=", "<STR_LIT>", "+", "FullFS", ";"], "File": "PPCSubtarget21", "Func": "PPCSubtarget", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14003, "Length": 31, "Cover_Rate": 0.30392156862745096, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "static_cast", "<", "<ISA_LIT>Operand", "&", ">", "(", "*", "Operands", "[", "<NUM_LIT>", "]", ")", ".", "isValidForTie", "(", "static_cast", "<", "<ISA_LIT>Operand", "&", ">", "(", "*", "Operands", "[", "<NUM_LIT>", "]", ")", ")", ")", "return", "Match_Success", ";"], "ground_truth": ["return", "Match_RequiresSameSrcAndDst", ";"], "File": "MipsAsmParser104", "Func": "checkEarlyTargetMatchPredicate", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14004, "Length": 49, "Cover_Rate": 0.5568181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Kind", ";", "unsigned", "ErrorInfo", ";", "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "std", "::", "string", ">", ",", "<NUM_LIT>", ">", "MapAndConstraints", ";", "switch", "(", "MatchInstructionImpl", "(", "Operands", ",", "Kind", ",", "Inst", ",", "MapAndConstraints", ",", "ErrorInfo", ",", "false", ")", ")", "{", "default", ":", "break", ";", "case", "Match_Success", ":", "Out", ".", "EmitInstruction", "(", "Inst", ")", ";", "return", "false", ";", "case", "Match_MissingFeature", ":", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "case", "Match_MnemonicFail", ":", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "<NUM_LIT>", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "ErrorLoc", "=", "(", "(", "<ISA_LIT>Operand", "*", ")", "Operands", "[", "ErrorInfo", "]", ")", "->", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";"], "ground_truth": ["}"], "File": "MBlazeAsmParser5", "Func": "MatchAndEmitInstruction", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14005, "Length": 145, "Cover_Rate": 0.7837837837837838, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "{"], "ground_truth": ["MachineBasicBlock", "&", "MBB", "=", "*", "MFI", ";"], "File": "NEONPreAllocPass", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14006, "Length": 36, "Cover_Rate": 0.48, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", ";", "printMemReference", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "X86IntelInstPrinter1", "Func": "printopaquemem", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14007, "Length": 14, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HasHazard", "|=", "RegDU", ".", "update", "(", "Candidate", ",", "<NUM_LIT>", ",", "Candidate", ".", "getNumOperands", "(", ")", ")", ";", "return", "HasHazard", ";"], "ground_truth": ["}"], "File": "MipsDelaySlotFiller", "Func": "delayHasHazard", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14008, "Length": 21, "Cover_Rate": 0.31343283582089554, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "regno", "<=", "<NUM_LIT>", ")", "return", "regno", ";", "if", "(", "FP_REGNO_P", "(", "regno", ")", ")", "return", "regno", "-", "FIRST_FPR_REGNO", "+", "<NUM_LIT>", ";", "if", "(", "ALTIVEC_REGNO_P", "(", "regno", ")", ")", "return", "regno", "-", "FIRST_ALTIVEC_REGNO", "+", "<NUM_LIT>", ";", "if", "(", "regno", "==", "LR_REGNO", ")", "return", "<NUM_LIT>", ";", "if", "(", "regno", "==", "CTR_REGNO", ")", "return", "<NUM_LIT>", ";", "if", "(", "regno", "==", "CA_REGNO", ")", "return", "<NUM_LIT>", ";", "if", "(", "CR_REGNO_P", "(", "regno", ")", ")", "return", "regno", "-", "CR0_REGNO", "+", "<NUM_LIT>", ";", "if", "(", "regno", "==", "VRSAVE_REGNO", ")", "return", "<NUM_LIT>", ";", "if", "(", "regno", "==", "VSCR_REGNO", ")", "return", "<NUM_LIT>", ";", "if", "(", "regno", "==", "FRAME_POINTER_REGNUM", ")", "return", "<NUM_LIT>", ";", "if", "(", "regno", "==", "ARG_POINTER_REGNUM", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "regno", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";"], "File": "rs60001", "Func": "rs6000_debugger_regno", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14009, "Length": 124, "Cover_Rate": 0.41471571906354515, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::", "processFunctionBeforeCalleeSavedScan", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";"], "ground_truth": ["const", "<ISA_LIT>RegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "<ISA_LIT>RegisterInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";"], "File": "TMS320C64XFrameLowering", "Func": "processFunctionBeforeCalleeSavedScan", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 14010, "Length": 48, "Cover_Rate": 0.5161290322580645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "R600InstrInfo", "::", "usesAddressRegister", "(", "MachineInstr", "*", "MI", ")", "const", "{"], "ground_truth": ["return", "MI", "->", "findRegisterUseOperandIdx", "(", "AMDGPU", "::", "AR_X", ")", "!=", "-", "<NUM_LIT>", ";"], "File": "R600InstrInfo11", "Func": "usesAddressRegister", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14011, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>FrameLowering", "(", "const", "<ISA_LIT>Subtarget", "&", "sti", ")", ":", "TargetFrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsDown", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "STI", "(", "sti", ")", "{"], "ground_truth": ["}"], "File": "OpenRISCFrameLowering", "Func": "OpenRISCFrameLowering", "Target": "OpenRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14012, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "WebAssemblyFixFunctionBitcasts", "Func": "getPassName", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14013, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "FeatureBitset", "&", "CallerBits", "=", "TM", ".", "getSubtargetImpl", "(", "*", "Caller", ")", "->", "getFeatureBits", "(", ")", ";"], "ground_truth": ["const", "FeatureBitset", "&", "CalleeBits", "=", "TM", ".", "getSubtargetImpl", "(", "*", "Callee", ")", "->", "getFeatureBits", "(", ")", ";"], "File": "AArch64TargetTransformInfo", "Func": "areInlineCompatible", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14014, "Length": 34, "Cover_Rate": 0.4594594594594595, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCDisassembler", "*", "create<ISA_LIT>_64Disassembler", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "return", "new", "<ISA_LIT>Disassembler", "::", "<ISA_LIT>GenericDisassembler", "(", "STI", ",", "MODE_64BIT", ")", ";"], "ground_truth": ["}"], "File": "X86Disassembler37", "Func": "createX86_64Disassembler", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14015, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "CreateFPImm", "(", "unsigned", "Val", ",", "SMLoc", "S", ",", "MCContext", "&", "Ctx", ")", "{", "auto", "Op", "=", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "k_FPImm", ",", "Ctx", ")", ";", "Op", "->", "FPImm", ".", "Val", "=", "Val", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";", "return", "Op", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser (2)1", "Func": "CreateFPImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14016, "Length": 57, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "-", "<NUM_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "}", "}", "else", "if", "(", "Is", "==", "IS_AGPR", ")", "{", "switch", "(", "RegWidth", ")", "{", "default", ":", "return", "-", "<NUM_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "}", "}"], "ground_truth": ["return", "-", "<NUM_LIT>", ";"], "File": "AMDGPUAsmParser1", "Func": "getRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14017, "Length": 147, "Cover_Rate": 0.39622641509433965, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "LMul", "=", "<NUM_LIT>", "<<", "static_cast", "<", "unsigned", ">", "(", "VLMUL", ")", ";", "OS", "<<", "<STR_LIT>", "<<", "LMul", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "LMul", "=", "<NUM_LIT>", "<<", "(", "<NUM_LIT>", "-", "static_cast", "<", "unsigned", ">", "(", "VLMUL", ")", ")", ";", "OS", "<<", "<STR_LIT>", "<<", "LMul", ";"], "ground_truth": ["break", ";"], "File": "RISCVBaseInfo", "Func": "printVType", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14018, "Length": 57, "Cover_Rate": 0.3064516129032258, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "TSInfo", ";"], "ground_truth": ["}"], "File": "Z80TargetMachine (2)", "Func": "getSelectionDAGInfo", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14019, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Create", "(", "VK_AARCH64_ABS_G3", ",", "Expr", ",", "Ctx", ")", ";"], "ground_truth": ["}"], "File": "AArch64MCExpr18", "Func": "CreateABS_G3", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14020, "Length": 11, "Cover_Rate": 0.4074074074074074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "&", "Func", "=", "MF", ".", "getFunction", "(", ")", ";", "auto", "Kern", "=", "getHSAKernelProps", "(", "MF", ",", "ProgramInfo", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "assert", "(", "Func", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "<ISA_LIT>_KERNEL", "||", "Func", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "SPIR_KERNEL", ")", ";", "auto", "Kernels", "=", "getRootMetadata", "(", "<STR_LIT>", ")", ".", "getArray", "(", "true", ")", ";", "{", "Kern", "[", "<STR_LIT>", "]", "=", "Kern", ".", "getDocument", "(", ")", "->", "getNode", "(", "Func", ".", "getName", "(", ")", ")", ";"], "ground_truth": ["Kern", "[", "<STR_LIT>", "]", "=", "Kern", ".", "getDocument", "(", ")", "->", "getNode", "(", "(", "Twine", "(", "Func", ".", "getName", "(", ")", ")", "+", "Twine", "(", "<STR_LIT>", ")", ")", ".", "str", "(", ")", ",", "true", ")", ";"], "File": "AMDGPUHSAMetadataStreamer31", "Func": "emitKernel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14021, "Length": 127, "Cover_Rate": 0.7257142857142858, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>MCInstPrinter", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>MCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterELFStreamer", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "createMCStreamer", ")", ";", "TargetRegistry", "::", "RegisterObjectTargetStreamer", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>ObjectTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterAsmTargetStreamer", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "createMCAsmTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>AsmBackend", ")", ";"], "ground_truth": ["}"], "File": "SNESMCTargetDesc", "Func": "LLVMInitializeSNESTargetMC", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14022, "Length": 67, "Cover_Rate": 0.5775862068965517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["const", "TargetRegisterInfo", "*", "RegInfo", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";"], "File": "RV16KFrameLowering", "Func": "hasFP", "Target": "RV16K", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14023, "Length": 27, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addGlobalAddress", "(", "GV", ",", "<NUM_LIT>", ",", "<STR_LIT>", "|", "MO_NC", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addGlobalAddress", "(", "GV", ",", "<NUM_LIT>", ",", "<STR_LIT>", "|", "MO_NC", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addGlobalAddress", "(", "GV", ",", "<NUM_LIT>", ",", "<STR_LIT>", "|", "MO_NC", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addGlobalAddress", "(", "GV", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "*", "MI", ".", "memoperands_begin", "(", ")", ")", ";", "}", "else", "if", "(", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Tiny", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addGlobalAddress", "(", "GV", ",", "<NUM_LIT>", ",", "OpFlags", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addGlobalAddress", "(", "GV", ",", "<NUM_LIT>", ",", "OpFlags", "|", "<STR_LIT>", ")", ";", "unsigned", "char", "LoFlags", "=", "OpFlags", "|", "<STR_LIT>", "|", "MO_NC", ";", "if", "(", "Subtarget", ".", "isTargetILP32", "(", ")", ")", "{", "unsigned", "Reg32", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addDef", "(", "Reg32", ",", "RegState", "::", "Dead", ")", ".", "addUse", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addGlobalAddress", "(", "GV", ",", "<NUM_LIT>", ",", "LoFlags", ")", ".", "addMemOperand", "(", "*", "MI", ".", "memoperands_begin", "(", ")", ")", ".", "addDef", "(", "Reg", ",", "RegState", "::", "Implicit", ")", ";"], "File": "AArch64InstrInfo104", "Func": "expandPostRAPseudo", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14024, "Length": 354, "Cover_Rate": 0.35542168674698793, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCInstrInfo", "*", "create<ISA_LIT>MCInstrInfo", "(", ")", "{"], "ground_truth": ["MCInstrInfo", "*", "X", "=", "new", "MCInstrInfo", "(", ")", ";"], "File": "TOYMCTargetDesc1", "Func": "createTOYMCInstrInfo", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14025, "Length": 16, "Cover_Rate": 0.64, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isHWFalseValue", "(", "SDValue", "Op", ")", "const", "{", "if", "(", "ConstantFPSDNode", "*", "CFP", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Op", ")", ")", "{", "return", "CFP", "->", "getValueAPF", "(", ")", ".", "isZero", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)", "Func": "isHWFalseValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14026, "Length": 37, "Cover_Rate": 0.8409090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "if", "(", "(", "MCID", ".", "TSFlags", "&", "Flag", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<NUM_LIT>", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["}"], "File": "RISCVInstrInfo4", "Func": "isSimpleMove", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14027, "Length": 85, "Cover_Rate": 0.8018867924528302, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "SIInstrInfo11", "Func": "getSGPRSpillRestoreOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14028, "Length": 39, "Cover_Rate": 0.38235294117647056, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "EmitStartOfAsmFile", "(", "Module", "&", "M", ")", "{"], "ground_truth": ["OS", "<<", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ";"], "File": "Cpu0AsmPrinter1", "Func": "EmitStartOfAsmFile", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14029, "Length": 19, "Cover_Rate": 0.5588235294117647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "<ISA_LIT>BranchExpansion", "::", "computeOffsetFromTheBeginning", "(", "int", "MBB", ")", "{", "uint64_t", "Offset", "=", "<NUM_LIT>", ";"], "ground_truth": ["for", "(", "int", "N", "=", "<NUM_LIT>", ";", "N", "<", "MBB", ";", "++", "N", ")", "Offset", "+=", "MBBInfos", "[", "N", "]", ".", "Size", ";"], "File": "MipsBranchExpansion (2)", "Func": "computeOffsetFromTheBeginning", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14030, "Length": 37, "Cover_Rate": 0.9024390243902439, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>RegisterInfo", "::", "<ISA_LIT>RegisterInfo", "(", "const", "<ISA_LIT>Subtarget", "&", "ST", ",", "const", "TargetInstrInfo", "&", "tii", ")", ":", "<ISA_LIT>GenRegisterInfo", "(", "<STR_LIT>", ")", ",", "Subtarget", "(", "ST", ")", ",", "TII", "(", "tii", ")", "{"], "ground_truth": ["}"], "File": "rvexRegisterInfo", "Func": "rvexRegisterInfo", "Target": "rvex", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 14031, "Length": 31, "Cover_Rate": 0.9393939393939394, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_vpdpbusds_v4si", "(", "(", "__v4si", ")", "__A", ",", "(", "__v4si", ")", "__B", ",", "(", "__v4si", ")", "__C", ")", ";"], "ground_truth": ["}"], "File": "avxvnniintrin", "Func": "_mm_dpbusds_avx_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14032, "Length": 23, "Cover_Rate": 0.4791666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "&&", "MI", ".", "getNumOperands", "(", ")", ">", "<NUM_LIT>", ")", "{", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "{", "StringRef", "FuncName", "=", "MO", ".", "getGlobal", "(", ")", "->", "getName", "(", ")", ";"], "ground_truth": ["if", "(", "FuncName", ".", "compare_insensitive", "(", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "{"], "File": "LeonPasses4", "Func": "runOnMachineFunction", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14033, "Length": 69, "Cover_Rate": 0.372972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "nonpipelinedVFP", "(", ")", "const", "{", "return", "NonpipelinedVFP", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "nonpipelinedVFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14034, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addr", "=", "force_reg", "(", "Pmode", ",", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", ";", "scratch1", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "if", "(", "TARGET_UNROLL_STRLEN", "&&", "eoschar", "==", "const0_rtx", "&&", "optimize", ">", "<NUM_LIT>", "&&", "!", "optimize_size", ")", "{", "emit_move_insn", "(", "out", ",", "addr", ")", ";", "ix86_expand_strlensi_unroll_1", "(", "out", ",", "src", ",", "align", ")", ";", "if", "(", "TARGET_64BIT", ")", "emit_insn", "(", "gen_subdi3", "(", "out", ",", "out", ",", "addr", ")", ")", ";", "else", "emit_insn", "(", "gen_subsi3", "(", "out", ",", "out", ",", "addr", ")", ")", ";", "}", "else", "{", "rtx", "unspec", ";", "scratch2", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "scratch3", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "scratch4", "=", "force_reg", "(", "Pmode", ",", "constm1_rtx", ")", ";", "emit_move_insn", "(", "scratch3", ",", "addr", ")", ";", "eoschar", "=", "force_reg", "(", "QImode", ",", "eoschar", ")", ";", "emit_insn", "(", "gen_cld", "(", ")", ")", ";", "src", "=", "replace_equiv_address_nv", "(", "src", ",", "scratch3", ")", ";", "unspec", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "src", ",", "eoschar", ",", "align", ",", "scratch4", ")", ",", "UNSPEC_SCAS", ")", ";", "emit_insn", "(", "gen_strlenqi_1", "(", "scratch1", ",", "scratch3", ",", "unspec", ")", ")", ";", "if", "(", "TARGET_64BIT", ")", "{", "emit_insn", "(", "gen_one_cmpldi2", "(", "scratch2", ",", "scratch1", ")", ")", ";", "emit_insn", "(", "gen_adddi3", "(", "out", ",", "scratch2", ",", "constm1_rtx", ")", ")", ";", "}", "else", "{", "emit_insn", "(", "gen_one_cmplsi2", "(", "scratch2", ",", "scratch1", ")", ")", ";", "emit_insn", "(", "gen_addsi3", "(", "out", ",", "scratch2", ",", "constm1_rtx", ")", ")", ";", "}", "}", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "i3863", "Func": "ix86_expand_strlen", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14035, "Length": 235, "Cover_Rate": 0.7859531772575251, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask8", ")", "__builtin_ia32_pcmpeqd128_mask", "(", "(", "__v4si", ")", "__A", ",", "(", "__v4si", ")", "__B", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_cmpeq_epi32_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14036, "Length": 24, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "N0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N2", ",", "N3", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "N0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N0", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N1", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N0", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "N3", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N1", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N0", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N1", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "N0", "=", "LowerSDIV_v4i8", "(", "N0", ",", "N1", ",", "dl", ",", "DAG", ")", ";", "N2", "=", "LowerSDIV_v4i8", "(", "N2", ",", "N3", ",", "dl", ",", "DAG", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N0", ",", "N2", ")", ";", "N0", "=", "LowerCONCAT_VECTORS", "(", "N0", ",", "DAG", ",", "ST", ")", ";"], "ground_truth": ["N0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N0", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerSDIV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14037, "Length": 248, "Cover_Rate": 0.7537993920972644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "!", "BYTES_BIG_ENDIAN", "&&", "VECTOR_MEM_VSX_P", "(", "mode", ")", "&&", "!", "TARGET_P9_VECTOR", "&&", "!", "gpr_or_gpr_p", "(", "dest", ",", "source", ")", "&&", "(", "MEM_P", "(", "source", ")", "^", "MEM_P", "(", "dest", ")", ")", ")", ";", "if", "(", "MEM_P", "(", "source", ")", ")", "{", "gcc_assert", "(", "REG_P", "(", "dest", ")", "||", "GET_CODE", "(", "dest", ")", "==", "SUBREG", ")", ";", "rs6000_emit_le_vsx_load", "(", "dest", ",", "source", ",", "mode", ")", ";", "}", "else", "{", "if", "(", "!", "REG_P", "(", "source", ")", ")", "source", "=", "force_reg", "(", "mode", ",", "source", ")", ";"], "ground_truth": ["rs6000_emit_le_vsx_store", "(", "dest", ",", "source", ",", "mode", ")", ";"], "File": "rs60005", "Func": "rs6000_emit_le_vsx_move", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14038, "Length": 95, "Cover_Rate": 0.8636363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFStreamer", "(", "MCContext", "&", "Context", ",", "MCAsmBackend", "&", "MAB", ",", "raw_ostream", "&", "OS", ",", "MCCodeEmitter", "*", "Emitter", ",", "const", "MCSubtargetInfo", "&", "STI", ")", ":", "MCELFStreamer", "(", "Context", ",", "MAB", ",", "OS", ",", "Emitter", ")", "{"], "ground_truth": ["}"], "File": "MipsELFStreamer1", "Func": "MipsELFStreamer", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14039, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vaddvq_p_sv16qi", "(", "__a", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vaddvq_p_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14040, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "arm_emit_eabi_attribute", "(", "<STR_LIT>", ",", "<NUM_LIT>", ",", "wchar_size", ")", ";"], "ground_truth": ["}"], "File": "arm-c", "Func": "arm_output_c_attributes", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14041, "Length": 10, "Cover_Rate": 0.3125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "if", "(", "!", "ShowVSRNumsAsVR", ")", "Reg", "=", "<ISA_LIT>InstrInfo", "::", "getRegNumForOperand", "(", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ",", "Reg", ",", "OpNo", ")", ";", "const", "char", "*", "RegName", ";", "RegName", "=", "getVerboseConditionRegName", "(", "Reg", ",", "MRI", ".", "getEncodingValue", "(", "Reg", ")", ")", ";", "if", "(", "RegName", "==", "nullptr", ")", "RegName", "=", "getRegisterName", "(", "Reg", ")", ";"], "ground_truth": ["if", "(", "showRegistersWithPercentPrefix", "(", "RegName", ")", ")", "O", "<<", "<STR_LIT>", ";"], "File": "PPCInstPrinter18", "Func": "printOperand", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14042, "Length": 79, "Cover_Rate": 0.4114583333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcaddq_rot270_m_sv16qi", "(", "__arm_vuninitializedq_s8", "(", ")", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcaddq_rot270_x_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14043, "Length": 15, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "AM", ".", "BaseGV", ")", "return", "false", ";", "switch", "(", "AM", ".", "Scale", ")", "{", "case", "<NUM_LIT>", ":", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "!", "AM", ".", "HasBaseReg", ")", "break", ";", "return", "false", ";", "default", ":", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "Cpu0ISelLowering", "Func": "isLegalAddressingMode", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14044, "Length": 46, "Cover_Rate": 0.6571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "LegalDstDomains", "[", "RD", "]", ";"], "ground_truth": ["}"], "File": "X86DomainReassignment", "Func": "isLegal", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14045, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MUST_SAVE_REGISTER", "(", "regno", ")", ")", "{", "reg_size", "+=", "UNITS_PER_WORD", ";", "reg_mask", "|=", "<NUM_LIT>", "<<", "regno", ";", "}", "}", "current_frame_info", ".", "save_fp", "=", "(", "regs_ever_live", "[", "GPR_FP", "]", "||", "frame_pointer_needed", "||", "interrupt_handler", ")", ";", "current_frame_info", ".", "save_lr", "=", "(", "regs_ever_live", "[", "GPR_LINK", "]", "||", "profile_flag", "||", "interrupt_handler", ")", ";", "reg_size", "+=", "(", "current_frame_info", ".", "save_fp", "+", "current_frame_info", ".", "save_lr", ")", "*", "UNITS_PER_WORD", ";", "total_size", "+=", "reg_size", ";", "total_size", "=", "(", "(", "total_size", "+", "<NUM_LIT>", ")", "&", "~", "<NUM_LIT>", ")", ";", "frame_size", "=", "total_size", ";", "current_frame_info", ".", "pretend_size", "=", "pretend_size", ";", "current_frame_info", ".", "var_size", "=", "var_size", ";", "current_frame_info", ".", "args_size", "=", "args_size", ";", "current_frame_info", ".", "reg_size", "=", "reg_size", ";", "current_frame_info", ".", "frame_size", "=", "args_size", "+", "var_size", ";", "current_frame_info", ".", "total_size", "=", "total_size", ";", "current_frame_info", ".", "extra_size", "=", "extra_size", ";", "current_frame_info", ".", "reg_mask", "=", "reg_mask", ";", "current_frame_info", ".", "initialized", "=", "reload_completed", ";", "return", "total_size", ";"], "ground_truth": ["}"], "File": "mt", "Func": "mt_compute_frame_size", "Target": "mt", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14046, "Length": 145, "Cover_Rate": 0.606694560669456, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MI", ")", ";", "MachineBasicBlock", "*", "DestBB", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "unsigned", "BrOpc", "=", "BBUtils", "->", "isBBInRange", "(", "MI", ",", "DestBB", ",", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "llvm", "::", "RevertLoopEnd", "(", "MI", ",", "TII", ",", "BrOpc", ",", "SkipCmp", ")", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops", "Func": "RevertLoopEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14047, "Length": 59, "Cover_Rate": 0.7662337662337663, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "local_fast_math", "=", "<NUM_LIT>", ";", "}", "if", "(", "cmp_mode", "==", "DImode", ")", "{", "if", "(", "!", "reg_or_0_operand", "(", "op0", ",", "DImode", ")", ")", "op0", "=", "force_reg", "(", "DImode", ",", "op0", ")", ";", "if", "(", "!", "reg_or_8bit_operand", "(", "op1", ",", "DImode", ")", ")", "op1", "=", "force_reg", "(", "DImode", ",", "op1", ")", ";", "}", "if", "(", "signed_comparison_operator", "(", "cmp", ",", "VOIDmode", ")", "&&", "(", "cmp_mode", "==", "DImode", "||", "local_fast_math", ")", "&&", "(", "op0", "==", "CONST0_RTX", "(", "cmp_mode", ")", "||", "op1", "==", "CONST0_RTX", "(", "cmp_mode", ")", ")", ")", "return", "gen_rtx_fmt_ee", "(", "code", ",", "VOIDmode", ",", "op0", ",", "op1", ")", ";", "if", "(", "!", "can_create_pseudo_p", "(", ")", ")", "return", "NULL_RTX", ";", "switch", "(", "code", ")", "{", "case", "EQ", ":", "case", "LE", ":", "case", "LT", ":", "case", "LEU", ":", "case", "LTU", ":", "case", "UNORDERED", ":", "break", ";", "case", "NE", ":", "case", "ORDERED", ":", "code", "=", "reverse_condition", "(", "code", ")", ";", "cmov_code", "=", "EQ", ";", "break", ";", "case", "GE", ":", "case", "GT", ":", "case", "GEU", ":", "case", "GTU", ":", "if", "(", "cmp_mode", "==", "DImode", "&&", "op1", "==", "const0_rtx", ")", "break", ";", "code", "=", "swap_condition", "(", "code", ")", ";", "std", "::", "swap", "(", "op0", ",", "op1", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "cmp_mode", "==", "DImode", ")", "{", "if", "(", "!", "reg_or_0_operand", "(", "op0", ",", "DImode", ")", ")", "op0", "=", "force_reg", "(", "DImode", ",", "op0", ")", ";", "if", "(", "!", "reg_or_8bit_operand", "(", "op1", ",", "DImode", ")", ")", "op1", "=", "force_reg", "(", "DImode", ",", "op1", ")", ";", "}", "if", "(", "cmp_mode", "==", "DFmode", "&&", "!", "local_fast_math", ")", "cmov_mode", "=", "CCmode", ";", "tem", "=", "gen_reg_rtx", "(", "cmp_mode", ")", ";", "emit_move_insn", "(", "tem", ",", "gen_rtx_fmt_ee", "(", "code", ",", "cmp_mode", ",", "op0", ",", "op1", ")", ")", ";"], "ground_truth": ["return", "gen_rtx_fmt_ee", "(", "cmov_code", ",", "cmov_mode", ",", "tem", ",", "CONST0_RTX", "(", "cmp_mode", ")", ")", ";"], "File": "alpha4", "Func": "alpha_emit_conditional_move", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14048, "Length": 296, "Cover_Rate": 0.44511278195488724, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCInstrInfo", "*", "create<ISA_LIT>MCInstrInfo", "(", ")", "{"], "ground_truth": ["MCInstrInfo", "*", "X", "=", "new", "MCInstrInfo", "(", ")", ";"], "File": "SNESMCTargetDesc", "Func": "createSNESMCInstrInfo", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14049, "Length": 16, "Cover_Rate": 0.64, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "V1", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "V2", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Mask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RepeatedMask", ";", "if", "(", "is128BitLaneRepeatedShuffleMask", "(", "<STR_LIT>", ",", "Mask", ",", "RepeatedMask", ")", ")", "{", "assert", "(", "RepeatedMask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "RepeatedMask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ")", ";", "if", "(", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "RepeatedMask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ")", ";", "if", "(", "V2", ".", "isUndef", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "RepeatedMask", ",", "DL", ",", "DAG", ")", ")", ";"], "ground_truth": ["if", "(", "SDValue", "Unpck", "=", "lowerVectorShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "Unpck", ";"], "File": "X86ISelLowering (2)8", "Func": "lowerV16F32VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14050, "Length": 196, "Cover_Rate": 0.4827586206896552, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "Chain", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "RVLocs", "[", "i", "]", ".", "getLocReg", "(", ")", ",", "RVLocs", "[", "i", "]", ".", "getValVT", "(", ")", ",", "InFlag", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "File": "MSP430ISelLowering20", "Func": "LowerCallResult", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14051, "Length": 64, "Cover_Rate": 0.3902439024390244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "HexagonSplitTFRCondSets", "Func": "getPassName", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14052, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "eVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "if", "(", "isTypeLegal", "(", "eVT", ")", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "NVPTXISelLowering", "Func": "isTypeSupportedInIntrinsic", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14053, "Length": 20, "Cover_Rate": 0.37735849056603776, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ShuffleMask", "[", "<NUM_LIT>", "*", "i", "]", "=", "i", "+", "NumElts", "/", "<NUM_LIT>", ";", "ShuffleMask", "[", "<NUM_LIT>", "*", "i", "+", "<NUM_LIT>", "]", "=", "i", "+", "NumElts", "*", "<NUM_LIT>", "/", "<NUM_LIT>", ";", "}", "SDValue", "ResHi", "=", "DAG", ".", "getVectorShuffle", "(", "ReducedVT", ",", "DL", ",", "MulLo", ",", "MulHi", ",", "ShuffleMask", ")", ";", "ResHi", "=", "DAG", ".", "getBitcast", "(", "ResVT", ",", "ResHi", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "ResLo", ",", "ResHi", ")", ";", "}", "}", "else", "{", "unsigned", "ReducedSizeInBits", "=", "ReducedVT", ".", "getSizeInBits", "(", ")", ";", "if", "(", "(", "RegSize", "%", "ReducedSizeInBits", ")", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", "(", "RegSize", "/", "ReducedSizeInBits", ",", "DAG", ".", "getUNDEF", "(", "ReducedVT", ")", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "NewN0", ";", "NewN0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "OpsVT", ",", "Ops", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "NewN1", ";", "NewN1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "OpsVT", ",", "Ops", ")", ";", "if", "(", "Mode", "==", "MULU8", "||", "Mode", "==", "MULS8", ")", "{", "SDValue", "Mul", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "OpsVT", ",", "NewN0", ",", "NewN1", ")", ";", "MVT", "ResVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "RegSize", "/", "<NUM_LIT>", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "Mode", "==", "MULU8", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DL", ",", "ResVT", ",", "Mul", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Res", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "}", "else", "{", "SDValue", "MulLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "OpsVT", ",", "NewN0", ",", "NewN1", ")", ";", "SDValue", "MulHi", "=", "DAG", ".", "getNode", "(", "Mode", "==", "MULS16", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DL", ",", "OpsVT", ",", "NewN0", ",", "NewN1", ")", ";", "MVT", "ResVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "RegSize", "/", "<NUM_LIT>", ")", ";", "SDValue", "Res", "=", "getUnpackl", "(", "DAG", ",", "DL", ",", "OpsVT", ",", "MulLo", ",", "MulHi", ")", ";", "Res", "=", "DAG", ".", "getBitcast", "(", "ResVT", ",", "Res", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Res", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "X86ISelLowering184", "Func": "reduceVMULWidth", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14054, "Length": 363, "Cover_Rate": 0.39328277356446373, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask16", ")", "__builtin_ia32_vpshufbitqmb128_mask", "(", "(", "__v16qi", ")", "__A", ",", "(", "__v16qi", ")", "__B", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512bitalgintrin", "Func": "_mm_bitshuffle_epi64_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14055, "Length": 24, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isSRL16", "(", "const", "SDValue", "&", "Op", ")", "{", "if", "(", "Op", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";"], "ground_truth": ["if", "(", "auto", "Const", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "Const", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ";"], "File": "ARMISelLowering (2)5", "Func": "isSRL16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14056, "Length": 50, "Cover_Rate": 0.8928571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "unsigned", "<ISA_LIT>_CalleeSaveRegs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ";"], "ground_truth": ["return", "<ISA_LIT>_CalleeSaveRegs", ";"], "File": "SPURegisterInfo1", "Func": "getCalleeSavedRegs", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14057, "Length": 116, "Cover_Rate": 0.4978540772532189, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerSRA_PARTS", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "MVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "unsigned", "BitWidth", "=", "VT", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "Op", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "VT", "==", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "Lo", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Hi", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Amt", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "AmtVT", "=", "Amt", ".", "getValueType", "(", ")", ";", "SDValue", "Tmp1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "AmtVT", ",", "DAG", ".", "getConstant", "(", "BitWidth", ",", "AmtVT", ")", ",", "Amt", ")", ";", "SDValue", "Tmp2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Lo", ",", "Amt", ")", ";", "SDValue", "Tmp3", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Hi", ",", "Tmp1", ")", ";"], "ground_truth": ["SDValue", "Tmp4", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Tmp2", ",", "Tmp3", ")", ";"], "File": "PPCISelLowering123", "Func": "LowerSRA_PARTS", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14058, "Length": 184, "Cover_Rate": 0.5878594249201278, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Base", "=", "(", "int", ")", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "FGR64RegsTable", "[", "Reg", "]", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "CPURegsTable", "[", "Base", "]", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Offset", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "MipsDisassembler23", "Func": "DecodeFMem", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14059, "Length": 62, "Cover_Rate": 0.5585585585585585, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "makeArrayRef", "(", "<STR_LIT>", ".", "begin", "(", ")", ",", "<STR_LIT>", ".", "getNumRegs", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIFrameLowering (2)", "Func": "getAllSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14060, "Length": 17, "Cover_Rate": 0.5666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>LowerControlFlow", "::", "emitElse", "(", "MachineInstr", "&", "MI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "assert", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", "==", "<STR_LIT>", ")", ";", "bool", "ExecModified", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ";", "MachineBasicBlock", "::", "iterator", "Start", "=", "MBB", ".", "begin", "(", ")", ";", "unsigned", "CopyReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "Start", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "CopyReg", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "SaveReg", "=", "ExecModified", "?", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ":", "DstReg", ";", "MachineInstr", "*", "OrSaveExec", "=", "BuildMI", "(", "MBB", ",", "Start", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "SaveReg", ")", ".", "addReg", "(", "CopyReg", ")", ";", "MachineBasicBlock", "*", "DestBB", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "ElsePt", "(", "MI", ")", ";", "if", "(", "ExecModified", ")", "{", "MachineInstr", "*", "And", "=", "BuildMI", "(", "MBB", ",", "ElsePt", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "SaveReg", ")", ";", "if", "(", "LIS", ")", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "And", ")", ";", "}", "MachineInstr", "*", "Xor", "=", "BuildMI", "(", "MBB", ",", "ElsePt", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "DstReg", ")", ";", "MachineInstr", "*", "Branch", "=", "BuildMI", "(", "MBB", ",", "ElsePt", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "DestBB", ")", ";"], "ground_truth": ["if", "(", "!", "LIS", ")", "{"], "File": "SILowerControlFlow23", "Func": "emitElse", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14061, "Length": 306, "Cover_Rate": 0.7251184834123223, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "{"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUAsmBackend17", "Func": "fixupNeedsRelaxation", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14062, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "NewResChain", ")", ";", "SDValue", "TF", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "NewResChain", ",", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ")", ";", "assert", "(", "TF", ".", "getNode", "(", ")", "!=", "NewResChain", ".", "getNode", "(", ")", "&&", "<STR_LIT>", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "ResChain", ",", "TF", ")", ";", "DAG", ".", "UpdateNodeOperands", "(", "TF", ".", "getNode", "(", ")", ",", "ResChain", ",", "NewResChain", ")", ";"], "ground_truth": ["}"], "File": "PPCISelLowering (2)2", "Func": "spliceIntoChain", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14063, "Length": 71, "Cover_Rate": 0.7029702970297029, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isIdxen", "(", ")", "const", "{", "return", "isImmTy", "(", "ImmTyIdxen", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isIdxen", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14064, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", "->", "isBranch", "(", ")", "||", "I", "->", "isReturn", "(", ")", ")", "{", "RemovedSize", "+=", "getInstSizeInBytes", "(", "*", "I", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "++", "Count", ";", "}", "I", "=", "Next", ";"], "ground_truth": ["}"], "File": "SIInstrInfo121", "Func": "removeBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14065, "Length": 38, "Cover_Rate": 0.34545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "IntPtr", "=", "getPointerTy", "(", ")", ";", "EVT", "SPTy", "=", "Subtarget", "->", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "<STR_LIT>", ",", "Size", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "NodeTys", ",", "Chain", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["Chain", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "<ISA_LIT>StackPtr", ",", "SPTy", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering144", "Func": "LowerDYNAMIC_STACKALLOC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14066, "Length": 104, "Cover_Rate": 0.5148514851485149, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "APInt", "MaskInt64", "(", "<NUM_LIT>", ",", "finalMask", ",", "<NUM_LIT>", ")", ";", "SDValue", "MaskNode64", "=", "DAG", "->", "getConstant", "(", "MaskInt64", ",", "<STR_LIT>", ")", ";", "if", "(", "RegisterWidth", "==", "<NUM_LIT>", ")", "{", "return", "MaskNode64", ";", "}", "else", "if", "(", "RegisterWidth", "==", "<NUM_LIT>", ")", "{", "SDValue", "Pool", "[", "]", "=", "{", "MaskNode64", ",", "MaskNode64", "}", ";", "return", "BUILD_VECTOR", "(", "<STR_LIT>", ",", "Pool", ")", ";", "}", "else", "if", "(", "RegisterWidth", "==", "<NUM_LIT>", ")", "{", "SDValue", "Pool", "[", "]", "=", "{", "MaskNode64", ",", "MaskNode64", ",", "MaskNode64", ",", "MaskNode64", "}", ";", "return", "BUILD_VECTOR", "(", "<STR_LIT>", ",", "Pool", ")", ";"], "ground_truth": ["}"], "File": "X86ParabixISelLowering", "Func": "HiMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14067, "Length": 93, "Cover_Rate": 0.4305555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "Value", ";", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "if", "(", "Parser", ".", "parseIdentifier", "(", "Name", ")", ")", "reportParseError", "(", "<STR_LIT>", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "reportParseError", "(", "<STR_LIT>", ")", ";", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "parseExpression", "(", "Value", ")", ")", "return", "reportParseError", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["MCSymbol", "*", "Sym", "=", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "Name", ")", ";"], "File": "MipsAsmParser", "Func": "parseSetAssignment", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14068, "Length": 78, "Cover_Rate": 0.7878787878787878, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "TargetFrameLowering", "*", "getFrameLowering", "(", ")", "const", "{"], "ground_truth": ["return", "&", "FrameLowering", ";"], "File": "VideoCore4TargetMachine", "Func": "getFrameLowering", "Target": "VideoCore4", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14069, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__uasx", "(", "uint16x2_t", "__a", ",", "uint16x2_t", "__b", ")", "{"], "ground_truth": ["return", "__builtin_arm_uasx", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "acle___uasx", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14070, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getAddrMode2OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "unsigned", "Rn", "=", "get<ISA_LIT>RegisterNumbering", "(", "MO", ".", "getReg", "(", ")", ")", ";", "uint32_t", "Binary", "=", "getAddrMode2OffsetOpValue", "(", "MI", ",", "OpIdx", "+", "<NUM_LIT>", ",", "Fixups", ")", ";", "Binary", "|=", "Rn", "<<", "<NUM_LIT>", ";"], "ground_truth": ["return", "Binary", ";"], "File": "ARMMCCodeEmitter10", "Func": "getAddrMode2OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14071, "Length": 66, "Cover_Rate": 0.9428571428571428, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "MCE", ")", "return", "false", ";"], "ground_truth": ["int64_t", "Val", "=", "MCE", "->", "getValue", "(", ")", ";"], "File": "AArch64AsmParser59", "Func": "isSVEPattern", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14072, "Length": 42, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "MetadataStreamerV2", "::", "verify", "(", "StringRef", "HSAMetadataString", ")", "const", "{", "errs", "(", ")", "<<", "<STR_LIT>", ";", "HSAMD", "::", "Metadata", "FromHSAMetadataString", ";", "if", "(", "fromString", "(", "std", "::", "string", "(", "HSAMetadataString", ")", ",", "FromHSAMetadataString", ")", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", ";", "return", ";", "}", "std", "::", "string", "ToHSAMetadataString", ";", "if", "(", "toString", "(", "FromHSAMetadataString", ",", "ToHSAMetadataString", ")", ")", "{"], "ground_truth": ["errs", "(", ")", "<<", "<STR_LIT>", ";"], "File": "AMDGPUHSAMetadataStreamer13", "Func": "verify", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14073, "Length": 66, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "<NUM_LIT>", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "unsigned", "Id", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "<ISA_LIT>ConstantPoolValue", "*", "CPV", "=", "new", "<ISA_LIT>ConstantPoolValue", "(", "GV", ",", "Id", ",", "<STR_LIT>", ",", "PCAdj", ")", ";", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "CPV", ",", "Align", ")", ";", "MachineInstrBuilder", "MIB", ";", "unsigned", "DestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "if", "(", "isThumb", ")", "{", "unsigned", "Opc", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "MIB", ".", "addImm", "(", "Id", ")", ";", "}", "else", "{", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["AddOptionalDefs", "(", "MIB", ")", ";"], "File": "ARMFastISel26", "Func": "ARMMaterializeGV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14074, "Length": 187, "Cover_Rate": 0.6233333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Add", "-", "Imm", ")", ")", ";", "return", "Success", ";"], "ground_truth": ["}"], "File": "AArch64Disassembler", "Func": "DecodeVecShiftRImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14075, "Length": 18, "Cover_Rate": 0.5142857142857142, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "StartIdx", ";", "i", "<", "MI", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "std", "::", "find", "(", "Ops", ".", "begin", "(", ")", ",", "Ops", ".", "end", "(", ")", ",", "i", ")", "!=", "Ops", ".", "end", "(", ")", ")", "{", "MIB", ".", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "StackMaps", "::", "IndirectMemRefOp", ")", ")", ";"], "ground_truth": ["MIB", ".", "addOperand", "(", "MachineOperand", "::", "CreateFI", "(", "FrameIndex", ")", ")", ";"], "File": "X86InstrInfo103", "Func": "foldPatchpoint", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14076, "Length": 84, "Cover_Rate": 0.3652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "CC", "<=", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "TeeRISCInstrInfo", "Func": "IsIntegerCC", "Target": "TeeRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14077, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "LowOverheadLoop", "::", "AddVCTP", "(", "MachineInstr", "*", "MI", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MI", ")", ";", "if", "(", "VCTPs", ".", "empty", "(", ")", ")", "{", "VCTPs", ".", "push_back", "(", "MI", ")", ";", "return", "true", ";", "}", "MachineInstr", "*", "Prev", "=", "VCTPs", ".", "back", "(", ")", ";", "if", "(", "!", "Prev", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isIdenticalTo", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "||", "!", "RDA", ".", "hasSameReachingDef", "(", "Prev", ",", "MI", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ".", "asMCReg", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMLowOverheadLoops", "Func": "AddVCTP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14078, "Length": 111, "Cover_Rate": 0.9024390243902439, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ReversePostOrderTraversal", "<", "MachineFunction", "*", ">", "RPO", "(", "&", "MF", ")", ";", "for", "(", "MachineBasicBlock", "*", "MBB", ":", "RPO", ")", "{", "int64_t", "Offset", "=", "-", "<NUM_LIT>", ";", "for", "(", "MachineBasicBlock", "*", "Pred", ":", "MBB", "->", "predecessors", "(", ")", ")", "Offset", "=", "std", "::", "max", "(", "Offset", ",", "OutOffset", "[", "Pred", "]", ")", ";", "if", "(", "Offset", "==", "-", "<NUM_LIT>", ")", "Offset", "=", "INT32_MAX", ";", "for", "(", "MachineInstr", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "int64_t", "Amount", "=", "getWinAllocaAmount", "(", "&", "MI", ",", "MRI", ")", ";", "Lowering", "L", "=", "getLowering", "(", "Offset", ",", "Amount", ")", ";", "Lowerings", "[", "&", "MI", "]", "=", "L", ";", "switch", "(", "L", ")", "{", "case", "Sub", ":", "Offset", "+=", "Amount", ";", "break", ";", "case", "TouchAndSub", ":", "Offset", "=", "Amount", ";", "break", ";", "case", "Probe", ":", "Offset", "=", "<NUM_LIT>", ";", "break", ";", "}", "}", "else", "if", "(", "MI", ".", "isCall", "(", ")", "||", "isPushPop", "(", "MI", ")", ")", "{", "Offset", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Offset", "-=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["}", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{"], "File": "X86WinAllocaExpander", "Func": "computeLowerings", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14079, "Length": 229, "Cover_Rate": 0.7111801242236024, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "RegNo", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "MipsDisassembler40", "Func": "DecodeMSA128HRegisterClass", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14080, "Length": 29, "Cover_Rate": 0.4603174603174603, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__m128", "__a", ",", "__b", ",", "__c", ";", "static", "const", "__vector", "unsigned", "int", "__mask", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "__a", "=", "vec_splat", "(", "__A", ",", "<NUM_LIT>", ")", ";", "__b", "=", "vec_splat", "(", "__B", ",", "<NUM_LIT>", ")", ";", "__c", "=", "__a", "+", "__b", ";", "return", "(", "vec_sel", "(", "__A", ",", "__c", ",", "__mask", ")", ")", ";"], "ground_truth": ["__A", "[", "<NUM_LIT>", "]", "=", "__A", "[", "<NUM_LIT>", "]", "+", "__B", "[", "<NUM_LIT>", "]", ";"], "File": "xmmintrin2", "Func": "_mm_add_ss", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14081, "Length": 75, "Cover_Rate": 0.7281553398058253, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rs6000_stack_t", "*", "info", "=", "rs6000_stack_info", "(", ")", ";", "if", "(", "info", "->", "first_gp_reg_save", "==", "<NUM_LIT>", "&&", "info", "->", "first_fp_reg_save", "==", "<NUM_LIT>", "&&", "info", "->", "first_altivec_reg_save", "==", "LAST_ALTIVEC_REGNO", "+", "<NUM_LIT>", "&&", "!", "info", "->", "lr_save_p", "&&", "!", "info", "->", "cr_save_p", "&&", "info", "->", "vrsave_size", "==", "<NUM_LIT>", "&&", "!", "info", "->", "push_p", ")", "return", "<NUM_LIT>", ";", "}", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "rs6000", "Func": "direct_return", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14082, "Length": 59, "Cover_Rate": 0.8428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CFn", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "F", ".", "addFnAttr", "(", "CFn", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["<ISA_LIT>GenInstrInfo", "::", "mergeOutliningCandidateAttributes", "(", "F", ",", "Candidates", ")", ";"], "File": "ARMBaseInstrInfo128", "Func": "mergeOutliningCandidateAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14083, "Length": 30, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", ")", "return", "TargetLowering", "::", "getPICJumpTableRelocBase", "(", "Table", ",", "DAG", ")", ";", "switch", "(", "getTargetMachine", "(", ")", ".", "getCodeModel", "(", ")", ")", "{", "case", "CodeModel", "::", "Small", ":"], "ground_truth": ["case", "CodeModel", "::", "Medium", ":"], "File": "PPCISelLowering (2)7", "Func": "getPICJumpTableRelocBase", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14084, "Length": 40, "Cover_Rate": 0.43956043956043955, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "riscv_privilege_levels", "new_interrupt_type", "=", "riscv_get_interrupt_type", "(", "newdecl", ")", ";", "if", "(", "(", "old_interrupt_type", "!=", "UNKNOWN_MODE", ")", "&&", "(", "new_interrupt_type", "!=", "UNKNOWN_MODE", ")", "&&", "(", "old_interrupt_type", "!=", "new_interrupt_type", ")", ")", "error", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "combined_attrs", "=", "merge_attributes", "(", "DECL_ATTRIBUTES", "(", "olddecl", ")", ",", "DECL_ATTRIBUTES", "(", "newdecl", ")", ")", ";", "return", "combined_attrs", ";"], "ground_truth": ["}"], "File": "riscv", "Func": "riscv_merge_decl_attributes", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14085, "Length": 55, "Cover_Rate": 0.7051282051282052, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", ";", "unsigned", "PTXVersion", "=", "nvptxSubtarget", ".", "getPTXVersion", "(", ")", ";", "O", "<<", "<STR_LIT>", "<<", "(", "PTXVersion", "/", "<NUM_LIT>", ")", "<<", "<STR_LIT>", "<<", "(", "PTXVersion", "%", "<NUM_LIT>", ")", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", ";", "O", "<<", "nvptxSubtarget", ".", "getTargetName", "(", ")", ";", "if", "(", "nvptxSubtarget", ".", "getDrvInterface", "(", ")", "==", "<STR_LIT>", ")", "O", "<<", "<STR_LIT>", ";", "if", "(", "nvptxSubtarget", ".", "getDrvInterface", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "nvptxSubtarget", ".", "hasDouble", "(", ")", ")", "O", "<<", "<STR_LIT>", ";", "}", "if", "(", "MAI", "->", "doesSupportDebugInformation", "(", ")", ")", "O", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", ";", "if", "(", "nvptxSubtarget", ".", "is64Bit", "(", ")", ")", "O", "<<", "<STR_LIT>", ";", "else", "O", "<<", "<STR_LIT>", ";"], "ground_truth": ["O", "<<", "<STR_LIT>", ";"], "File": "NVPTXAsmPrinter30", "Func": "emitHeader", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14086, "Length": 137, "Cover_Rate": 0.85625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "PTy", "=", "getPointerTy", "(", ")", ";", "unsigned", "EntrySize", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getJumpTableInfo", "(", ")", "->", "getEntrySize", "(", "*", "getDataLayout", "(", ")", ")", ";", "Index", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PTy", ",", "Index", ",", "DAG", ".", "getConstant", "(", "EntrySize", ",", "PTy", ")", ")", ";", "SDValue", "Addr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PTy", ",", "Index", ",", "Table", ")", ";", "EVT", "MemVT", "=", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "EntrySize", "*", "<NUM_LIT>", ")", ";", "Addr", "=", "DAG", ".", "getExtLoad", "(", "<STR_LIT>", ",", "DL", ",", "PTy", ",", "Chain", ",", "Addr", ",", "MachinePointerInfo", "::", "getJumpTable", "(", ")", ",", "MemVT", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["Chain", "=", "Addr", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "File": "MipsISelLowering126", "Func": "lowerBR_JT", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14087, "Length": 129, "Cover_Rate": 0.5098814229249012, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MCID", ".", "hasOptionalDef", "(", ")", "&&", "MI", "->", "getOperand", "(", "MCID", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addImm", "(", "Imm", "/", "<NUM_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "MIB", ".", "setMIFlags", "(", "MI", "->", "getFlags", "(", ")", ")", ";", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MI", "<<", "<STR_LIT>", "<<", "*", "MIB", ")", ";", "MBB", ".", "erase_instr", "(", "MI", ")", ";", "++", "NumNarrows", ";", "return", "true", ";", "}", "if", "(", "Entry", ".", "LowRegs1", "&&", "!", "VerifyLowRegs", "(", "MI", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "mayLoadOrStore", "(", ")", ")", "return", "ReduceLoadStore", "(", "MBB", ",", "MI", ",", "Entry", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "PredReg", "=", "<NUM_LIT>", ";", "if", "(", "getInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", "==", "<STR_LIT>", ")", "{", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "ReduceTo2Addr", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ")", "return", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "}", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "{", "static", "const", "ReduceEntry", "NarrowEntry", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "if", "(", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "NarrowEntry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ")", "return", "true", ";", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "unsigned", "PredReg", "=", "<NUM_LIT>", ";", "if", "(", "getInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", "!=", "<STR_LIT>", ")", "break", ";", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ")", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";"], "ground_truth": ["}"], "File": "Thumb2SizeReduction10", "Func": "ReduceSpecial", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14088, "Length": 480, "Cover_Rate": 0.718562874251497, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vrshrq_x_n_s32", "(", "int32x4_t", "__a", ",", "const", "int", "__imm", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vrshrq_m_n_sv4si", "(", "__arm_vuninitializedq_s32", "(", ")", ",", "__a", ",", "__imm", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vrshrq_x_n_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14089, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getMinimumNopSize", "(", ")", "const", "override", "{", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AGCAsmBackend", "Func": "getMinimumNopSize", "Target": "AGC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14090, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "GetElementPtrInst", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "&", "I", ")", ";", "if", "(", "!", "GEP", ")", "continue", ";", "unsigned", "AS", "=", "GEP", "->", "getAddressSpace", "(", ")", ";", "unsigned", "Threshold", "=", "<NUM_LIT>", ";", "if", "(", "AS", "==", "ASST", ".", "PRIVATE_ADDRESS", ")", "Threshold", "=", "ThresholdPrivate", ";", "else", "if", "(", "AS", "==", "ASST", ".", "LOCAL_ADDRESS", ")", "Threshold", "=", "ThresholdLocal", ";", "else", "continue", ";", "if", "(", "UP", ".", "Threshold", ">=", "Threshold", ")", "continue", ";", "if", "(", "AS", "==", "ASST", ".", "PRIVATE_ADDRESS", ")", "{", "const", "Value", "*", "Ptr", "=", "GEP", "->", "getPointerOperand", "(", ")", ";", "const", "AllocaInst", "*", "Alloca", "=", "dyn_cast", "<", "AllocaInst", ">", "(", "GetUnderlyingObject", "(", "Ptr", ",", "DL", ")", ")", ";", "if", "(", "!", "Alloca", "||", "!", "Alloca", "->", "isStaticAlloca", "(", ")", ")", "continue", ";", "Type", "*", "Ty", "=", "Alloca", "->", "getAllocatedType", "(", ")", ";", "unsigned", "AllocaSize", "=", "Ty", "->", "isSized", "(", ")", "?", "DL", ".", "getTypeAllocSize", "(", "Ty", ")", ":", "<NUM_LIT>", ";", "if", "(", "AllocaSize", ">", "MaxAlloca", ")", "continue", ";", "}", "else", "if", "(", "AS", "==", "ASST", ".", "LOCAL_ADDRESS", ")", "{", "LocalGEPsSeen", "++", ";", "if", "(", "LocalGEPsSeen", ">", "<NUM_LIT>", "||", "L", "->", "getLoopDepth", "(", ")", ">", "<NUM_LIT>", "||", "(", "!", "isa", "<", "GlobalVariable", ">", "(", "GEP", "->", "getPointerOperand", "(", ")", ")", "&&", "!", "isa", "<", "Argument", ">", "(", "GEP", "->", "getPointerOperand", "(", ")", ")", ")", ")", "continue", ";", "}", "bool", "HasLoopDef", "=", "false", ";", "for", "(", "const", "Value", "*", "Op", ":", "GEP", "->", "operands", "(", ")", ")", "{"], "ground_truth": ["const", "Instruction", "*", "Inst", "=", "dyn_cast", "<", "Instruction", ">", "(", "Op", ")", ";"], "File": "AMDGPUTargetTransformInfo72", "Func": "getUnrollingPreferences", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14091, "Length": 252, "Cover_Rate": 0.5283018867924528, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NumStores", ">", "<NUM_LIT>", ")", "{", "LaneLen", "/=", "NumStores", ";", "SubVecTy", "=", "FixedVectorType", "::", "get", "(", "SubVecTy", "->", "getElementType", "(", ")", ",", "LaneLen", ")", ";", "BaseAddr", "=", "Builder", ".", "CreateBitCast", "(", "BaseAddr", ",", "SubVecTy", "->", "getElementType", "(", ")", "->", "getPointerTo", "(", "SI", "->", "getPointerAddressSpace", "(", ")", ")", ")", ";", "}", "auto", "Mask", "=", "SVI", "->", "getShuffleMask", "(", ")", ";", "Type", "*", "PtrTy", "=", "SubVecTy", "->", "getPointerTo", "(", "SI", "->", "getPointerAddressSpace", "(", ")", ")", ";", "Type", "*", "Tys", "[", "<NUM_LIT>", "]", "=", "{", "SubVecTy", ",", "PtrTy", "}", ";", "static", "const", "<STR_LIT>", "StoreInts", "[", "<NUM_LIT>", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "Function", "*", "StNFunc", "=", "<STR_LIT>", "(", "SI", "->", "getModule", "(", ")", ",", "StoreInts", "[", "Factor", "-", "<NUM_LIT>", "]", ",", "Tys", ")", ";", "for", "(", "unsigned", "StoreCount", "=", "<NUM_LIT>", ";", "StoreCount", "<", "NumStores", ";", "++", "StoreCount", ")", "{", "SmallVector", "<", "Value", "*", ",", "<NUM_LIT>", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Factor", ";", "i", "++", ")", "{", "unsigned", "IdxI", "=", "StoreCount", "*", "LaneLen", "*", "Factor", "+", "i", ";", "if", "(", "Mask", "[", "IdxI", "]", ">=", "<NUM_LIT>", ")", "{", "Ops", ".", "push_back", "(", "Builder", ".", "CreateShuffleVector", "(", "Op0", ",", "Op1", ",", "createSequentialMask", "(", "Mask", "[", "IdxI", "]", ",", "LaneLen", ",", "<NUM_LIT>", ")", ")", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "AArch64ISelLowering (2)2", "Func": "lowerInterleavedStore", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14092, "Length": 215, "Cover_Rate": 0.3391167192429022, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__v4hi", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "__vis_fmul8x16al", "(", "__v4qi", "__A", ",", "__v2hi", "__B", ")", "{", "return", "__builtin_vis_fmul8x16al", "(", "__A", ",", "__B", ")", ";"], "ground_truth": ["}"], "File": "visintrin", "Func": "__vis_fmul8x16al", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14093, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "Reg", "=", "Op", "->", "getReg", "(", ")", ";"], "ground_truth": ["if", "(", "!", "Register", "::", "isVirtualRegister", "(", "Reg", ")", ")", "return", "nullptr", ";"], "File": "PPCMIPeephole", "Func": "getVRegDefOrNull", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14094, "Length": 22, "Cover_Rate": 0.34375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ExtraCode", "[", "<NUM_LIT>", "]", "!=", "<NUM_LIT>", ")", "return", "true", ";", "if", "(", "ExtraCode", "[", "<NUM_LIT>", "]", ">=", "'A'", "&&", "ExtraCode", "[", "<NUM_LIT>", "]", "<=", "'Z'", ")", "{", "const", "MachineOperand", "&", "RegOp", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "assert", "(", "RegOp", ".", "isReg", "(", ")", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "Register", "Reg", "=", "RegOp", ".", "getReg", "(", ")", ";", "unsigned", "ByteNumber", "=", "ExtraCode", "[", "<NUM_LIT>", "]", "-", "'A'", ";", "unsigned", "OpFlags", "=", "MI", "->", "getOperand", "(", "OpNum", "-", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "NumOpRegs", "=", "InlineAsm", "::", "getNumOperandRegisters", "(", "OpFlags", ")", ";", "(", "void", ")", "NumOpRegs", ";", "const", "<ISA_LIT>Subtarget", "&", "STI", "=", "MF", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";"], "ground_truth": ["const", "TargetRegisterInfo", "&", "TRI", "=", "*", "STI", ".", "getRegisterInfo", "(", ")", ";"], "File": "AVRAsmPrinter", "Func": "PrintAsmOperand", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14095, "Length": 129, "Cover_Rate": 0.4201954397394137, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "'d'", ":", "case", "'y'", ":", "if", "(", "type", "->", "isIntegerTy", "(", ")", ")", "weight", "=", "CW_Register", ";", "break", ";", "case", "'f'", ":"], "ground_truth": ["if", "(", "type", "->", "isFloatTy", "(", ")", ")", "weight", "=", "CW_Register", ";"], "File": "MipsISelLowering (2)3", "Func": "getSingleConstraintMatchWeight", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14096, "Length": 37, "Cover_Rate": 0.3274336283185841, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "CC", "=", "static_cast", "<", "<STR_LIT>", ">", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["Cond", "[", "<NUM_LIT>", "]", ".", "setImm", "(", "getOppositeBranchCondition", "(", "CC", ")", ")", ";"], "File": "RISCVInstrInfo (2)", "Func": "reverseBranchCondition", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14097, "Length": 31, "Cover_Rate": 0.4696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "ResVT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "N0", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "N0", ")", ";", "EVT", "SrcVT", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "SrcVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "SrcVT", ",", "ResVT", ".", "getSizeInBits", "(", ")", "/", "SrcVT", ".", "getSizeInBits", "(", ")", ")", ";", "EVT", "CCVT", "=", "SrcVT", ".", "changeVectorElementTypeToInteger", "(", ")", ";", "SDValue", "LHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "SrcVT", ",", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "RHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "SrcVT", ",", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["SDValue", "SetCC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "CCVT", ",", "LHS", ",", "RHS", ",", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "AArch64ISelLowering23", "Func": "performSelectCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14098, "Length": 180, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>TargetELFStreamer", "(", "S", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer22", "Func": "createARMObjectTargetELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14099, "Length": 8, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "const", "TargetOperandInfo", "*", "OpInfo", "=", "<ISA_LIT>Insts", "[", "Opcode", "]", ".", "OpInfo", ";", "if", "(", "!", "OpInfo", ")", "return", "false", ";", "assert", "(", "NumOps", ">=", "<NUM_LIT>", "&&", "OpInfo", "[", "<NUM_LIT>", "]", ".", "RegClass", "==", "<STR_LIT>", "&&", "OpInfo", "[", "<NUM_LIT>", "]", ".", "RegClass", "==", "<STR_LIT>", "&&", "(", "OpInfo", "[", "<NUM_LIT>", "]", ".", "RegClass", "==", "<NUM_LIT>", "&&", "!", "OpInfo", "[", "<NUM_LIT>", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "<NUM_LIT>", "]", ".", "isOptionalDef", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "<STR_LIT>", ",", "getT1tRt", "(", "insn", ")", ")", ")", ")", ";"], "ground_truth": ["MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ")", ";"], "File": "ThumbDisassemblerCore1", "Func": "DisassembleThumb1LdStSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14100, "Length": 127, "Cover_Rate": 0.675531914893617, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "StartLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "Disp", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Disp", ")", ")", "return", "MatchOperand_NoMatch", ";", "unsigned", "Index", "=", "<NUM_LIT>", ";", "unsigned", "Base", "=", "<NUM_LIT>", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "LParen", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "Register", "Reg", ";", "OperandMatchResultTy", "Result", "=", "parseRegister", "(", "Reg", ",", "'x'", ",", "GR32Regs", ",", "true", ")", ";", "if", "(", "Result", "!=", "MatchOperand_Success", ")", "return", "Result", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "!", "HasIndex", ")", "{", "Error", "(", "Reg", ".", "StartLoc", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Index", "=", "Reg", ".", "Number", ";", "Result", "=", "parseRegister", "(", "Reg", ",", "'x'", ",", "GR32Regs", ",", "true", ")", ";", "if", "(", "Result", "!=", "MatchOperand_Success", ")", "return", "Result", ";"], "ground_truth": ["}"], "File": "RISCVAsmParser (2)1", "Func": "parseAddress", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14101, "Length": 156, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "modify", "=", "build2", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "lhs", ")", ",", "lhs", ",", "lb", ")", ";", "append_to_statement_list", "(", "modify", ",", "stmts", ")", ";", "lhs", "=", "build1", "(", "INDIRECT_REF", ",", "pointer_sized_int_node", ",", "build2", "(", "POINTER_PLUS_EXPR", ",", "bnd_ptr", ",", "var_p", ",", "TYPE_SIZE_UNIT", "(", "pointer_sized_int_node", ")", ")", ")", ";"], "ground_truth": ["modify", "=", "build2", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "lhs", ")", ",", "lhs", ",", "ub", ")", ";"], "File": "i3864", "Func": "ix86_initialize_bounds", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14102, "Length": 62, "Cover_Rate": 0.44285714285714284, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ISelAddressMode", "(", ")", ":", "BaseType", "(", "RegBase", ")", ",", "isRIPRel", "(", "false", ")", ",", "Scale", "(", "<NUM_LIT>", ")", ",", "IndexReg", "(", ")", ",", "Disp", "(", "<NUM_LIT>", ")", ",", "GV", "(", "<NUM_LIT>", ")", ",", "CP", "(", "<NUM_LIT>", ")", ",", "ES", "(", "<NUM_LIT>", ")", ",", "JT", "(", "-", "<NUM_LIT>", ")", ",", "Align", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "X86ISelDAGToDAG104", "Func": "X86ISelAddressMode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14103, "Length": 55, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MaxKernArgAlign", "=", "assumeAligned", "(", "YamlMFI", ".", "MaxKernArgAlign", ")", ";", "LDSSize", "=", "YamlMFI", ".", "LDSSize", ";", "DynLDSAlign", "=", "YamlMFI", ".", "DynLDSAlign", ";", "HighBitsOf32BitAddress", "=", "YamlMFI", ".", "HighBitsOf32BitAddress", ";", "Occupancy", "=", "YamlMFI", ".", "Occupancy", ";", "IsEntryFunction", "=", "YamlMFI", ".", "IsEntryFunction", ";", "NoSignedZerosFPMath", "=", "YamlMFI", ".", "NoSignedZerosFPMath", ";", "MemoryBound", "=", "YamlMFI", ".", "MemoryBound", ";"], "ground_truth": ["WaveLimiter", "=", "YamlMFI", ".", "WaveLimiter", ";"], "File": "SIMachineFunctionInfo25", "Func": "initializeBaseYamlFields", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14104, "Length": 57, "Cover_Rate": 0.6195652173913043, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "TargetRegisterClass", "*", "const", "SingleFloatOnlyCalleeSavedRC", "[", "]", "=", "{", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "<NUM_LIT>", "}", ";", "static", "const", "TargetRegisterClass", "*", "const", "BitMode32CalleeSavedRC", "[", "]", "=", "{", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "<NUM_LIT>", "}", ";", "if", "(", "Subtarget", ".", "isSingleFloat", "(", ")", ")", "return", "SingleFloatOnlyCalleeSavedRC", ";"], "ground_truth": ["else", "return", "BitMode32CalleeSavedRC", ";"], "File": "MipsRegisterInfo18", "Func": "getCalleeSavedRegClasses", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14105, "Length": 158, "Cover_Rate": 0.6245059288537549, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "llvm", "::", "create<ISA_LIT>ELFObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ",", "bool", "Is64Bit", ",", "bool", "IsLittleEndian", ",", "uint8_t", "OSABI", ")", "{", "auto", "MOTW", "=", "llvm", "::", "make_unique", "<", "<ISA_LIT>ELFObjectWriter", ">", "(", "Is64Bit", ",", "OSABI", ")", ";"], "ground_truth": ["return", "createELFObjectWriter", "(", "std", "::", "move", "(", "MOTW", ")", ",", "OS", ",", "IsLittleEndian", ")", ";"], "File": "SparcELFObjectWriter15", "Func": "createSparcELFObjectWriter", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14106, "Length": 54, "Cover_Rate": 0.9818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ArrayRef", "<", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">>", "<ISA_LIT>InstrInfo", "::", "getSerializableBitmaskMachineOperandTargetFlags", "(", ")", "const", "{", "using", "namespace", "<ISA_LIT>II", ";", "static", "const", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">", "TargetFlags", "[", "]", "=", "{", "{", "MO_PLT_OR_STUB", ",", "<STR_LIT>", "}", ",", "{", "MO_PIC_FLAG", ",", "<STR_LIT>", "}", ",", "{", "MO_NLP_FLAG", ",", "<STR_LIT>", "}", ",", "{", "MO_NLP_HIDDEN_FLAG", ",", "<STR_LIT>", "}", "}", ";", "return", "makeArrayRef", "(", "TargetFlags", ")", ";"], "ground_truth": ["}"], "File": "PPCInstrInfo (3)", "Func": "getSerializableBitmaskMachineOperandTargetFlags", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14107, "Length": 72, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstrInfo", "::", "<ISA_LIT>InstrInfo", "(", "<ISA_LIT>Subtarget", "&", "ST", ")", ":", "<ISA_LIT>GenInstrInfo", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "RI", "(", "ST", ")", ",", "Subtarget", "(", "ST", ")", "{"], "ground_truth": ["}"], "File": "HexagonInstrInfo11", "Func": "HexagonInstrInfo", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14108, "Length": 27, "Cover_Rate": 0.8709677419354839, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TARGET_PCREL", "||", "GET_MODE", "(", "dest", ")", "!=", "Pmode", ")", "return", "false", ";", "if", "(", "!", "SYMBOL_REF_P", "(", "src", ")", "&&", "!", "LABEL_REF_P", "(", "src", ")", "&&", "GET_CODE", "(", "src", ")", "!=", "CONST", ")", "return", "false", ";", "enum", "insn_form", "iform", "=", "address_to_insn_form", "(", "src", ",", "Pmode", ",", "NON_PREFIXED_DEFAULT", ")", ";"], "ground_truth": ["return", "(", "iform", "==", "INSN_FORM_PCREL_EXTERNAL", "||", "iform", "==", "INSN_FORM_PCREL_LOCAL", ")", ";"], "File": "rs6000", "Func": "prefixed_paddi_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14109, "Length": 63, "Cover_Rate": 0.3247422680412371, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "T", "==", "<NUM_LIT>", "||", "T", "==", "<NUM_LIT>", ")", ";", "return", "T", "==", "<NUM_LIT>", "?", "Type", "==", "Zero", ":", "(", "T", "==", "<NUM_LIT>", "?", "Type", "==", "One", ":", "false", ")", ";"], "ground_truth": ["}"], "File": "BitTracker", "Func": "is", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14110, "Length": 33, "Cover_Rate": 0.8048780487804879, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasVPCLMULQDQ", ";"], "ground_truth": ["}"], "File": "X86Subtarget100", "Func": "hasVPCLMULQDQ", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14111, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "OffsetExpr", "=", "MCConstantExpr", "::", "create", "(", "Offset", ",", "Ctx", ")", ";", "Expr", "=", "MCBinaryExpr", "::", "createAdd", "(", "Expr", ",", "OffsetExpr", ",", "Ctx", ")", ";", "}", "}", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "Offset", ",", "Expr", ",", "(", "MCFixupKind", ")", "Kind", ",", "Loc", ")", ")", ";", "if", "(", "AllowTLS", "&&", "OpNum", "+", "<NUM_LIT>", "<", "MI", ".", "getNumOperands", "(", ")", ")", "{", "const", "MCOperand", "&", "MOTLS", "=", "MI", ".", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "<NUM_LIT>", ",", "MOTLS", ".", "getExpr", "(", ")", ",", "(", "MCFixupKind", ")", "<STR_LIT>", ",", "Loc", ")", ")", ";", "}"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "SystemZMCCodeEmitter13", "Func": "getPCRelEncoding", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14112, "Length": 108, "Cover_Rate": 0.5192307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getSmallDataThreshold", "(", ")", "const", "{"], "ground_truth": ["return", "<ISA_LIT>_SMALL_DATA_THRESHOLD", ";"], "File": "HexagonSubtarget", "Func": "getSmallDataThreshold", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14113, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "{", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "const", "unsigned", "DstReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "bool", "DstIsDead", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "auto", "Q1", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ";", "auto", "Q2", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstReg", ")", ";", "auto", "Q3", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstReg", ")", ";", "auto", "Q4", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstReg", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "const", "uint64_t", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "Q1", "=", "Q1", ".", "addImm", "(", "Imm", "&", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "Q2", "=", "Q2", ".", "addImm", "(", "(", "Imm", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "Q3", "=", "Q3", ".", "addImm", "(", "(", "Imm", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "Q4", "=", "Q4", ".", "addImm", "(", "(", "Imm", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "FISCInstrInfo", "Func": "expandPostRAPseudo", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14114, "Length": 291, "Cover_Rate": 0.6353711790393013, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MemVT", "!=", "VT", ".", "getVectorElementType", "(", ")", ")", "return", "SDValue", "(", ")", ";", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "LD", "->", "use_begin", "(", ")", ",", "UE", "=", "LD", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "if", "(", "UI", ".", "getUse", "(", ")", ".", "getResNo", "(", ")", "==", "<NUM_LIT>", ")", "continue", ";", "if", "(", "*", "UI", "!=", "N", ")", "return", "SDValue", "(", ")", ";", "}", "SDValue", "Addr", "=", "LD", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Vector", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "Addr", ".", "getNode", "(", ")", "->", "use_begin", "(", ")", ",", "UE", "=", "Addr", ".", "getNode", "(", ")", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "SDNode", "*", "User", "=", "*", "UI", ";", "if", "(", "User", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "UI", ".", "getUse", "(", ")", ".", "getResNo", "(", ")", "!=", "Addr", ".", "getResNo", "(", ")", ")", "continue", ";", "if", "(", "User", "->", "isPredecessorOf", "(", "LD", ")", "||", "LD", "->", "isPredecessorOf", "(", "User", ")", ")", "continue", ";", "if", "(", "User", "->", "isPredecessorOf", "(", "Vector", ".", "getNode", "(", ")", ")", ")", "continue", ";", "SDValue", "Inc", "=", "User", "->", "getOperand", "(", "User", "->", "getOperand", "(", "<NUM_LIT>", ")", "==", "Addr", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "ConstantSDNode", "*", "CInc", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "{", "uint32_t", "IncVal", "=", "CInc", "->", "getZExtValue", "(", ")", ";", "unsigned", "NumBytes", "=", "VT", ".", "getScalarSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "if", "(", "IncVal", "!=", "NumBytes", ")", "continue", ";", "Inc", "=", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "LD", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "IsLaneOp", ")", "{", "Ops", ".", "push_back", "(", "Vector", ")", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "Ops", ".", "push_back", "(", "Addr", ")", ";", "Ops", ".", "push_back", "(", "Inc", ")", ";"], "ground_truth": ["EVT", "Tys", "[", "<NUM_LIT>", "]", "=", "{", "VT", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";"], "File": "AArch64ISelLowering23", "Func": "performPostLD1Combine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14115, "Length": 351, "Cover_Rate": 0.5661290322580645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "I", ".", "getOpcode", "(", ")", ";", "assert", "(", "(", "Opc", "==", "TargetOpcode", "::", "G_STORE", "||", "Opc", "==", "TargetOpcode", "::", "G_LOAD", ")", "&&", "<STR_LIT>", ")", ";", "const", "Register", "DefReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "DefReg", ")", ";", "const", "RegisterBank", "&", "RB", "=", "*", "RBI", ".", "getRegBank", "(", "DefReg", ",", "MRI", ",", "TRI", ")", ";", "assert", "(", "I", ".", "hasOneMemOperand", "(", ")", ")", ";", "auto", "&", "MemOp", "=", "*", "*", "I", ".", "memoperands_begin", "(", ")", ";", "if", "(", "MemOp", ".", "isAtomic", "(", ")", ")", "{", "if", "(", "!", "MemOp", ".", "isUnordered", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "MemOp", ".", "getAlignment", "(", ")", "<", "Ty", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "}", "unsigned", "NewOpc", "=", "getLoadStoreOp", "(", "Ty", ",", "RB", ",", "Opc", ",", "MemOp", ".", "getAlignment", "(", ")", ")", ";", "if", "(", "NewOpc", "==", "Opc", ")", "return", "false", ";", "<ISA_LIT>AddressMode", "AM", ";", "<ISA_LIT>SelectAddress", "(", "*", "MRI", ".", "getVRegDef", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ",", "MRI", ",", "AM", ")", ";", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "NewOpc", ")", ")", ";", "MachineInstrBuilder", "MIB", "(", "MF", ",", "I", ")", ";", "if", "(", "Opc", "==", "TargetOpcode", "::", "G_LOAD", ")", "{", "I", ".", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "addFullAddress", "(", "MIB", ",", "AM", ")", ";", "}", "else", "{", "I", ".", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "I", ".", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "addFullAddress", "(", "MIB", ",", "AM", ")", ".", "addUse", "(", "DefReg", ")", ";", "}"], "ground_truth": ["return", "constrainSelectedInstRegOperands", "(", "I", ",", "TII", ",", "TRI", ",", "RBI", ")", ";"], "File": "X86InstructionSelector25", "Func": "selectLoadStoreOp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14116, "Length": 293, "Cover_Rate": 0.9361022364217252, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "BasicBlock", "*", "PredBB", ":", "predecessors", "(", "BB", ")", ")", "{", "auto", "PredEndState", "=", "FinalStates", ".", "find", "(", "PredBB", ")", ";", "if", "(", "PredEndState", "==", "FinalStates", ".", "end", "(", ")", ")", "return", "OverdefinedState", ";", "if", "(", "isa", "<", "CatchReturnInst", ">", "(", "PredBB", "->", "getTerminator", "(", ")", ")", ")", "return", "OverdefinedState", ";", "int", "PredState", "=", "PredEndState", "->", "second", ";", "assert", "(", "PredState", "!=", "OverdefinedState", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "CommonState", "==", "OverdefinedState", ")", "CommonState", "=", "PredState", ";"], "File": "X86WinEHState1", "Func": "getPredState", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14117, "Length": 78, "Cover_Rate": 0.527027027027027, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "elt", ";", "REAL_VALUE_TYPE", "r", ";", "if", "(", "!", "const_vec_duplicate_p", "(", "x", ",", "&", "elt", ")", "||", "GET_CODE", "(", "elt", ")", "!=", "CONST_DOUBLE", ")", "return", "false", ";", "r", "=", "*", "CONST_DOUBLE_REAL_VALUE", "(", "elt", ")", ";", "if", "(", "negate_p", ")", "r", "=", "real_value_negate", "(", "&", "r", ")", ";", "if", "(", "real_equal", "(", "&", "r", ",", "&", "dconst1", ")", ")", "return", "true", ";", "if", "(", "real_equal", "(", "&", "r", ",", "&", "dconsthalf", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "aarch64", "Func": "aarch64_sve_float_arith_immediate_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14118, "Length": 79, "Cover_Rate": 0.8876404494382022, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>DAGToDAGISel", "(", "<ISA_LIT>TargetMachine", "&", "tm", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", ":", "SelectionDAGISel", "(", "tm", ",", "OptLevel", ")", ",", "<ISA_LIT>Lowering", "(", "*", "tm", ".", "getTargetLowering", "(", ")", ")", ",", "Subtarget", "(", "&", "tm", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ")", ",", "OptForSize", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "X86ISelDAGToDAG103", "Func": "X86DAGToDAGISel", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14119, "Length": 49, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "cc_status", ".", "value1", "=", "recog_data", ".", "operand", "[", "<NUM_LIT>", "]", ";", "break", ";", "case", "CC_SET_ZNV", ":", "CC_STATUS_INIT", ";", "cc_status", ".", "flags", "|=", "CC_NO_CARRY", ";", "cc_status", ".", "value1", "=", "recog_data", ".", "operand", "[", "<NUM_LIT>", "]", ";", "break", ";", "case", "CC_COMPARE", ":", "CC_STATUS_INIT", ";", "cc_status", ".", "value1", "=", "SET_SRC", "(", "body", ")", ";", "if", "(", "GET_CODE", "(", "cc_status", ".", "value1", ")", "==", "COMPARE", "&&", "GET_MODE", "(", "XEXP", "(", "cc_status", ".", "value1", ",", "<NUM_LIT>", ")", ")", "==", "SFmode", ")", "cc_status", ".", "mdep", ".", "fpCC", "=", "<NUM_LIT>", ";", "break", ";", "case", "CC_CLOBBER", ":", "CC_STATUS_INIT", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";"], "ground_truth": ["}"], "File": "mn103003", "Func": "notice_update_cc", "Target": "mn10300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14120, "Length": 100, "Cover_Rate": 0.5882352941176471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "getCell", "(", "R1", ",", "Inputs", ",", "LS1", ")", "||", "!", "getCell", "(", "R2", ",", "Inputs", ",", "LS2", ")", ")", "return", "false", ";", "bool", "IsProp1", "=", "LS1", ".", "isProperty", "(", ")", ";", "bool", "IsProp2", "=", "LS2", ".", "isProperty", "(", ")", ";", "if", "(", "IsProp1", ")", "{", "uint32_t", "Prop1", "=", "LS1", ".", "properties", "(", ")", ";", "if", "(", "IsProp2", ")", "return", "evaluateCMPpp", "(", "Cmp", ",", "Prop1", ",", "LS2", ".", "properties", "(", ")", ",", "Result", ")", ";", "uint32_t", "NegCmp", "=", "Comparison", "::", "negate", "(", "Cmp", ")", ";"], "ground_truth": ["return", "evaluateCMPrp", "(", "NegCmp", ",", "R2", ",", "Prop1", ",", "Inputs", ",", "Result", ")", ";"], "File": "HexagonConstPropagation", "Func": "evaluateCMPrr", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14121, "Length": 101, "Cover_Rate": 0.35563380281690143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "ComplexPatternFuncMutatesDAG", "(", ")", "const", "override", "{"], "ground_truth": ["return", "true", ";"], "File": "ARMISelDAGToDAG10", "Func": "ComplexPatternFuncMutatesDAG", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14122, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "MF", ",", "RVLocs", ",", "Context", ")", ";", "if", "(", "!", "CCInfo", ".", "CheckReturn", "(", "Outs", ",", "RetCC_<ISA_LIT>", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "CCInfo", ".", "getNextStackOffset", "(", ")", "!=", "<NUM_LIT>", "&&", "isVarArg", ")", "return", "false", ";"], "File": "FISCISelLowering", "Func": "CanLowerReturn", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14123, "Length": 52, "Cover_Rate": 0.5842696629213483, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "VGPR", "!=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "hasReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14124, "Length": 6, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "Fail", ";", "unsigned", "Register", "=", "GPR32DecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Register", ")", ")", ";", "return", "Success", ";"], "ground_truth": ["}"], "File": "AArch64Disassembler24", "Func": "DecodeGPR32RegisterClass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14125, "Length": 33, "Cover_Rate": 0.6226415094339622, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "struct", "ix86_address", "parts", ";", "rtx", "base", ",", "index", ",", "disp", ";", "int", "len", ";", "int", "ok", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "PRE_DEC", "||", "GET_CODE", "(", "addr", ")", "==", "POST_INC", "||", "GET_CODE", "(", "addr", ")", "==", "PRE_MODIFY", "||", "GET_CODE", "(", "addr", ")", "==", "POST_MODIFY", ")", "return", "<NUM_LIT>", ";", "ok", "=", "ix86_decompose_address", "(", "addr", ",", "&", "parts", ")", ";", "gcc_assert", "(", "ok", ")", ";", "len", "=", "(", "parts", ".", "seg", "==", "ADDR_SPACE_GENERIC", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "TARGET_64BIT", "&&", "!", "lea", "&&", "(", "SImode_address_operand", "(", "addr", ",", "VOIDmode", ")", "||", "(", "parts", ".", "base", "&&", "GET_MODE", "(", "parts", ".", "base", ")", "==", "SImode", ")", "||", "(", "parts", ".", "index", "&&", "GET_MODE", "(", "parts", ".", "index", ")", "==", "SImode", ")", ")", ")", "len", "++", ";", "base", "=", "parts", ".", "base", ";", "index", "=", "parts", ".", "index", ";", "disp", "=", "parts", ".", "disp", ";"], "ground_truth": ["if", "(", "base", "&&", "SUBREG_P", "(", "base", ")", ")", "base", "=", "SUBREG_REG", "(", "base", ")", ";"], "File": "i3865", "Func": "memory_address_length", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14126, "Length": 162, "Cover_Rate": 0.42297650130548303, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "*", "T", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "*", "T", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "*", "T", ",", "create<ISA_LIT>MCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "create<ISA_LIT>MCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "*", "T", ",", "create<ISA_LIT>AsmBackend", ")", ";", "TargetRegistry", "::", "RegisterObjectTargetStreamer", "(", "*", "T", ",", "createObjectTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterAsmTargetStreamer", "(", "*", "T", ",", "createTargetAsmStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "*", "T", ",", "create<ISA_LIT>MCInstPrinter", ")", ";", "}", "TargetRegistry", "::", "RegisterMCCodeGenInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCCodeGenInfo", ")", ";", "TargetRegistry", "::", "RegisterMCCodeGenInfo", "(", "The<ISA_LIT>V9Target", ",", "create<ISA_LIT>V9MCCodeGenInfo", ")", ";", "TargetRegistry", "::", "RegisterMCCodeGenInfo", "(", "The<ISA_LIT>elTarget", ",", "create<ISA_LIT>MCCodeGenInfo", ")", ";"], "ground_truth": ["}"], "File": "SparcMCTargetDesc (2)", "Func": "LLVMInitializeSparcTargetMC", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14127, "Length": 109, "Cover_Rate": 0.6987179487179487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ")", ";", "ASM_OUTPUT_ALIGN", "(", "asm_out_file", ",", "<NUM_LIT>", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ")", ";", "assemble_name", "(", "asm_out_file", ",", "buf", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ")", ";", "recurse", "=", "<NUM_LIT>", ";", "return", "true", ";", "}", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "&&", "XSTR", "(", "x", ",", "<NUM_LIT>", ")", "[", "<NUM_LIT>", "]", "==", "'.'", "&&", "DEFAULT_ABI", "==", "ABI_AIX", ")", "{", "const", "char", "*", "name", "=", "XSTR", "(", "x", ",", "<NUM_LIT>", ")", ";", "while", "(", "*", "name", "==", "'.'", ")", "name", "++", ";"], "ground_truth": ["fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "name", ")", ";"], "File": "powerpcspe", "Func": "rs6000_assemble_integer", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14128, "Length": 101, "Cover_Rate": 0.4353448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "return", "expandLoadImm", "(", "Inst", ",", "IDLoc", ",", "Instructions", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "Cpu0AsmParser", "Func": "expandInstruction", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14129, "Length": 25, "Cover_Rate": 0.32894736842105265, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MIB", ".", "addReg", "(", "Reg1", ",", "getKillRegState", "(", "isKill1", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "Reg2", ",", "getKillRegState", "(", "isKill2", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86InstrBuilder17", "Func": "addRegReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14130, "Length": 34, "Cover_Rate": 0.576271186440678, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "(", "ST", "->", "hasAVX512", "(", ")", "||", "(", "ST", "->", "hasFastGather", "(", ")", "&&", "ST", "->", "hasAVX2", "(", ")", ")", ")", ")", "return", "false", ";", "if", "(", "auto", "*", "DataVTy", "=", "dyn_cast", "<", "FixedVectorType", ">", "(", "DataTy", ")", ")", "{", "unsigned", "NumElts", "=", "DataVTy", "->", "getNumElements", "(", ")", ";", "if", "(", "NumElts", "==", "<NUM_LIT>", ")", "return", "false", ";", "}", "Type", "*", "ScalarTy", "=", "DataTy", "->", "getScalarType", "(", ")", ";", "if", "(", "ScalarTy", "->", "isPointerTy", "(", ")", ")", "return", "true", ";", "if", "(", "ScalarTy", "->", "isFloatTy", "(", ")", "||", "ScalarTy", "->", "isDoubleTy", "(", ")", ")", "return", "true", ";", "if", "(", "!", "ScalarTy", "->", "isIntegerTy", "(", ")", ")", "return", "false", ";", "unsigned", "IntWidth", "=", "ScalarTy", "->", "getIntegerBitWidth", "(", ")", ";"], "ground_truth": ["return", "IntWidth", "==", "<NUM_LIT>", "||", "IntWidth", "==", "<NUM_LIT>", ";"], "File": "X86TargetTransformInfo103", "Func": "isLegalMaskedGather", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14131, "Length": 130, "Cover_Rate": 0.9027777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "int", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cvt_roundsd_si32", "(", "__m128d", "__A", ",", "const", "int", "__R", ")", "{", "return", "(", "int", ")", "__builtin_ia32_vcvtsd2si32", "(", "(", "__v2df", ")", "__A", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm_cvt_roundsd_si32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14132, "Length": 38, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "unsigned", "NumVRegs", "=", "MF", ".", "getRegInfo", "(", ")", ".", "getNumVirtRegs", "(", ")", ";", "unsigned", "NumStackRegs", "=", "<NUM_LIT>", ";", "unsigned", "CurReg", "=", "MFI", ".", "getParams", "(", ")", ".", "size", "(", ")", ";", "for", "(", "unsigned", "VRegIdx", "=", "<NUM_LIT>", ";", "VRegIdx", "<", "NumVRegs", ";", "++", "VRegIdx", ")", "{", "unsigned", "VReg", "=", "Register", "::", "index2VirtReg", "(", "VRegIdx", ")", ";", "if", "(", "MRI", ".", "use_empty", "(", "VReg", ")", ")", "continue", ";", "if", "(", "MFI", ".", "isVRegStackified", "(", "VReg", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "VReg", "<<", "<STR_LIT>", "<<", "(", "INT32_MIN", "|", "NumStackRegs", ")", "<<", "<STR_LIT>", ")", ";", "MFI", ".", "setWAReg", "(", "VReg", ",", "INT32_MIN", "|", "NumStackRegs", "++", ")", ";", "continue", ";", "}", "if", "(", "MFI", ".", "getWAReg", "(", "VReg", ")", "==", "<ISA_LIT>FunctionInfo", "::", "UnusedReg", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "VReg", "<<", "<STR_LIT>", "<<", "CurReg", "<<", "<STR_LIT>", ")", ";", "MFI", ".", "setWAReg", "(", "VReg", ",", "CurReg", "++", ")", ";", "}"], "ground_truth": ["}"], "File": "WebAssemblyRegNumbering20", "Func": "runOnMachineFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14133, "Length": 157, "Cover_Rate": 0.5032051282051282, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "frv_legitimate_address_p", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "bool", "strict_p", ")", "{", "return", "frv_legitimate_address_p_1", "(", "mode", ",", "x", ",", "strict_p", ",", "FALSE", ",", "FALSE", ")", ";"], "ground_truth": ["}"], "File": "frv", "Func": "frv_legitimate_address_p", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 14134, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isShuffleFoldableLoad", "(", "SDValue", "V", ")", "{", "while", "(", "V", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "V", "=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "<STR_LIT>", "(", "V", ".", "getNode", "(", ")", ")", ";"], "File": "X86ISelLowering (2)3", "Func": "isShuffleFoldableLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14135, "Length": 37, "Cover_Rate": 0.8809523809523809, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "foldBinOpIntoSelect", "(", "I", ")", ")", "return", "true", ";", "if", "(", "ST", "->", "has16BitInsts", "(", ")", "&&", "needsPromotionToI32", "(", "I", ".", "getType", "(", ")", ")", "&&", "DA", "->", "isUniform", "(", "&", "I", ")", "&&", "promoteUniformOpToI32", "(", "I", ")", ")", "return", "true", ";", "if", "(", "UseMul24Intrin", "&&", "replaceMulWithMul24", "(", "I", ")", ")", "return", "true", ";", "bool", "Changed", "=", "false", ";", "Instruction", "::", "BinaryOps", "Opc", "=", "I", ".", "getOpcode", "(", ")", ";", "Type", "*", "Ty", "=", "I", ".", "getType", "(", ")", ";", "Value", "*", "NewDiv", "=", "nullptr", ";", "unsigned", "ScalarSize", "=", "Ty", "->", "getScalarSizeInBits", "(", ")", ";", "SmallVector", "<", "BinaryOperator", "*", ",", "<NUM_LIT>", ">", "Div64ToExpand", ";", "if", "(", "(", "Opc", "==", "Instruction", "::", "URem", "||", "Opc", "==", "Instruction", "::", "UDiv", "||", "Opc", "==", "Instruction", "::", "SRem", "||", "Opc", "==", "Instruction", "::", "SDiv", ")", "&&", "ScalarSize", "<=", "<NUM_LIT>", "&&", "!", "DisableIDivExpand", ")", "{", "Value", "*", "Num", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "Den", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "&", "I", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "I", ".", "getDebugLoc", "(", ")", ")", ";", "if", "(", "VectorType", "*", "VT", "=", "dyn_cast", "<", "VectorType", ">", "(", "Ty", ")", ")", "{", "NewDiv", "=", "UndefValue", "::", "get", "(", "VT", ")", ";", "for", "(", "unsigned", "N", "=", "<NUM_LIT>", ",", "E", "=", "VT", "->", "getNumElements", "(", ")", ";", "N", "!=", "E", ";", "++", "N", ")", "{", "Value", "*", "NumEltN", "=", "Builder", ".", "CreateExtractElement", "(", "Num", ",", "N", ")", ";"], "ground_truth": ["Value", "*", "DenEltN", "=", "Builder", ".", "CreateExtractElement", "(", "Den", ",", "N", ")", ";"], "File": "AMDGPUCodeGenPrepare27", "Func": "visitBinaryOperator", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14136, "Length": 256, "Cover_Rate": 0.5355648535564853, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcvtq_m_to_f_sv4sf", "(", "__inactive", ",", "__a", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcvtq_m_f32_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14137, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vminq_m_uv8hi", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vminq_m_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14138, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "<ISA_LIT>TTIImpl", "::", "getCmpSelInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "ValTy", ",", "Type", "*", "CondTy", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "const", "Instruction", "*", "I", ")", "{", "int", "ISD", "=", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", ";", "if", "(", "CostKind", "==", "TTI", "::", "TCK_CodeSize", "&&", "ISD", "==", "<STR_LIT>", "&&", "ST", "->", "isThumb", "(", ")", "&&", "!", "ValTy", "->", "isVectorTy", "(", ")", ")", "{", "if", "(", "TLI", "->", "getValueType", "(", "DL", ",", "ValTy", ",", "true", ")", "==", "<STR_LIT>", ")", "return", "TTI", "::", "TCC_Expensive", ";", "int", "Cost", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "ValTy", ")", ".", "first", ";", "++", "Cost", ";", "if", "(", "ValTy", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")", "++", "Cost", ";"], "ground_truth": ["return", "Cost", ";"], "File": "ARMTargetTransformInfo44", "Func": "getCmpSelInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14139, "Length": 115, "Cover_Rate": 0.3125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>HazardRecognizer", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "const", "ScheduleDAG", "*", "DAG", ")", ":", "ScoreboardHazardRecognizer", "(", "ItinData", ",", "DAG", ",", "<STR_LIT>", ")", ",", "LastMI", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "ARMHazardRecognizer3", "Func": "ARMHazardRecognizer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14140, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printi8mem", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ")", "{"], "ground_truth": ["printMemReference", "(", "MI", ",", "OpNo", ")", ";"], "File": "X86ATTAsmPrinter2", "Func": "printi8mem", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14141, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "addLiveIn", "(", "MachineFunction", "&", "MF", ",", "unsigned", "PReg", ",", "const", "TargetRegisterClass", "*", "RC", ")", "{", "unsigned", "VReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "RC", ")", ";", "MF", ".", "getRegInfo", "(", ")", ".", "addLiveIn", "(", "PReg", ",", "VReg", ")", ";"], "ground_truth": ["return", "VReg", ";"], "File": "P2ISelLowering", "Func": "addLiveIn", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14142, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "DebugLoc", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "while", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "++", "i", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "<STR_LIT>", ")", ";", "}", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getIndex", "(", ")", ";", "unsigned", "BasePtr", "=", "(", "TFI", "->", "hasFP", "(", "MF", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "int", "Offset", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getObjectOffset", "(", "FrameIndex", ")", ";", "Offset", "+=", "<NUM_LIT>", ";", "if", "(", "!", "TFI", "->", "hasFP", "(", "MF", ")", ")", "Offset", "+=", "MF", ".", "getFrameInfo", "(", ")", "->", "getStackSize", "(", ")", ";", "else", "Offset", "+=", "<NUM_LIT>", ";", "Offset", "+=", "MI", ".", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "BasePtr", ",", "false", ")", ";", "if", "(", "Offset", "==", "<NUM_LIT>", ")", "return", ";"], "ground_truth": ["unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "File": "TLCS900RegisterInfo", "Func": "eliminateFrameIndex", "Target": "TLCS900", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14143, "Length": 216, "Cover_Rate": 0.561038961038961, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineInstr", "*", "MI", ":", "LoweredEndCf", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "auto", "Next", "=", "skipIgnoreExecInstsTrivialSucc", "(", "MBB", ",", "std", "::", "next", "(", "MI", "->", "getIterator", "(", ")", ")", ")", ";"], "ground_truth": ["if", "(", "Next", "==", "MBB", ".", "end", "(", ")", "||", "!", "LoweredEndCf", ".", "count", "(", "&", "*", "Next", ")", ")", "continue", ";"], "File": "SILowerControlFlow1", "Func": "optimizeEndCf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14144, "Length": 61, "Cover_Rate": 0.3546511627906977, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "case", "Match_MnemonicFail", ":", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "<NUM_LIT>", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "{", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "}", "ErrorLoc", "=", "(", "(", "<ISA_LIT>Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "<STR_LIT>", ")", ";", "}", "case", "Match_PreferE32", ":", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", "<STR_LIT>", ")", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser27", "Func": "MatchAndEmitInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14145, "Length": 115, "Cover_Rate": 0.3951890034364261, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PM", ".", "add", "(", "create<ISA_LIT>PrepareModulePass", "(", ")", ")", ";", "switch", "(", "FileType", ")", "{", "case", "CGFT_AssemblyFile", ":"], "ground_truth": ["PM", ".", "add", "(", "createPrintModulePass", "(", "Out", ",", "<STR_LIT>", ",", "true", ")", ")", ";"], "File": "DirectXTargetMachine1", "Func": "addPassesToEmitFile", "Target": "DirectX", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14146, "Length": 31, "Cover_Rate": 0.33695652173913043, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "Lo", ")", "{", "unsigned", "TmpReg", "=", "createResultReg", "(", "RC", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "IsGPRC", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "TmpReg", ")", ".", "addImm", "(", "Hi", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "IsGPRC", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "ResultReg", ")", ".", "addReg", "(", "TmpReg", ")", ".", "addImm", "(", "Lo", ")", ";"], "ground_truth": ["}", "else", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "IsGPRC", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "ResultReg", ")", ".", "addImm", "(", "Hi", ")", ";"], "File": "PPCFastISel14", "Func": "PPCMaterialize32BitInt", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14147, "Length": 117, "Cover_Rate": 0.5043103448275862, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "canDemoteGlobalVar", "(", "const", "GlobalVariable", "*", "gv", ",", "Function", "const", "*", "&", "f", ")", "{", "if", "(", "gv", "->", "hasInternalLinkage", "(", ")", "==", "false", ")", "return", "false", ";", "const", "PointerType", "*", "Pty", "=", "gv", "->", "getType", "(", ")", ";", "if", "(", "Pty", "->", "getAddressSpace", "(", ")", "!=", "llvm", "::", "ADDRESS_SPACE_SHARED", ")", "return", "false", ";", "const", "Function", "*", "oneFunc", "=", "nullptr", ";", "bool", "flag", "=", "usedInOneFunc", "(", "gv", ",", "oneFunc", ")", ";", "if", "(", "flag", "==", "false", ")", "return", "false", ";", "if", "(", "!", "oneFunc", ")", "return", "false", ";", "f", "=", "oneFunc", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "NVPTXAsmPrinter1", "Func": "canDemoteGlobalVar", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14148, "Length": 97, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "x", ".", "q", "=", "q", ";"], "ground_truth": ["return", "(", "x", ".", "f", "[", "<NUM_LIT>", "]", ")", ";"], "File": "si2vmx", "Func": "si_to_float", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14149, "Length": 16, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "State", "=", "IES_ERROR", ";", "break", ";", "case", "IES_PLUS", ":", "case", "IES_NOT", ":"], "ground_truth": ["State", "=", "IES_NOT", ";"], "File": "X86AsmParser (2)", "Func": "onNot", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14150, "Length": 16, "Cover_Rate": 0.3902439024390244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "GlobalValue", "*", "GV", "=", "N", "->", "getGlobal", "(", ")", ";", "SDValue", "Addr", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "Ty", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "SDValue", "Load", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "Ty", ",", "Addr", ")", ",", "<NUM_LIT>", ")", ";", "ArgListTy", "Args", ";", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Load", ";", "Entry", ".", "Ty", "=", "CallTy", ";", "Args", ".", "push_back", "(", "Entry", ")", ";"], "ground_truth": ["TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";"], "File": "RISCVISelLowering1", "Func": "getDynamicTLSAddr", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14151, "Length": 83, "Cover_Rate": 0.4368421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "ARMConstantPoolValue25", "Func": "getModifierText", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14152, "Length": 24, "Cover_Rate": 0.34285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "&", "JmpMBB", "=", "*", "JmpI", ".", "getParent", "(", ")", ";", "insertTest", "(", "JmpMBB", ",", "JmpI", ".", "getIterator", "(", ")", ",", "JmpI", ".", "getDebugLoc", "(", ")", ",", "CondReg", ")", ";", "JmpI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "Inverted", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "JmpI", ".", "findRegisterUseOperand", "(", "<STR_LIT>", ")", "->", "setIsKill", "(", "true", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "JmpI", ".", "dump", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "X86FlagsCopyLowering10", "Func": "rewriteCondJmp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14153, "Length": 74, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint8x8_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint8x8_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint8x8_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "return", "__rv", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vzip_p8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14154, "Length": 109, "Cover_Rate": 0.6987179487179487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "LowerToBSwap", "(", "CI", ")", ";", "}", "if", "(", "CI", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", "&&", "AsmPieces", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "(", "AsmPieces", "[", "<NUM_LIT>", "]", "==", "<STR_LIT>", "||", "AsmPieces", "[", "<NUM_LIT>", "]", "==", "<STR_LIT>", ")", "&&", "AsmPieces", "[", "<NUM_LIT>", "]", "==", "<STR_LIT>", "&&", "AsmPieces", "[", "<NUM_LIT>", "]", "==", "<STR_LIT>", "&&", "IA", "->", "getConstraintString", "(", ")", ".", "compare", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "AsmPieces", ".", "clear", "(", ")", ";", "SplitString", "(", "IA", "->", "getConstraintString", "(", ")", ".", "substr", "(", "<NUM_LIT>", ")", ",", "AsmPieces", ",", "<STR_LIT>", ")", ";", "std", "::", "sort", "(", "AsmPieces", ".", "begin", "(", ")", ",", "AsmPieces", ".", "end", "(", ")", ")", ";", "if", "(", "AsmPieces", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "AsmPieces", "[", "<NUM_LIT>", "]", "==", "<STR_LIT>", "&&", "AsmPieces", "[", "<NUM_LIT>", "]", "==", "<STR_LIT>", "&&", "AsmPieces", "[", "<NUM_LIT>", "]", "==", "<STR_LIT>", "&&", "AsmPieces", "[", "<NUM_LIT>", "]", "==", "<STR_LIT>", ")", "{", "return", "LowerToBSwap", "(", "CI", ")", ";", "}", "}", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "CI", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", "&&", "Constraints", ".", "size", "(", ")", ">=", "<NUM_LIT>", "&&", "Constraints", "[", "<NUM_LIT>", "]", ".", "Codes", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "Constraints", "[", "<NUM_LIT>", "]", ".", "Codes", "[", "<NUM_LIT>", "]", "==", "<STR_LIT>", "&&", "Constraints", "[", "<NUM_LIT>", "]", ".", "Codes", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "Constraints", "[", "<NUM_LIT>", "]", ".", "Codes", "[", "<NUM_LIT>", "]", "==", "<STR_LIT>", ")", "{", "SmallVector", "<", "StringRef", ",", "<NUM_LIT>", ">", "Words", ";"], "ground_truth": ["SplitString", "(", "AsmPieces", "[", "<NUM_LIT>", "]", ",", "Words", ",", "<STR_LIT>", ")", ";"], "File": "X86ISelLowering144", "Func": "ExpandInlineAsm", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14155, "Length": 261, "Cover_Rate": 0.4694244604316547, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Imm", "=", "MI", ".", "getOperand", "(", "ShiftAmtOperandIdx", ")", ".", "getImm", "(", ")", ";", "return", "Imm", "&", "ShiftCountMask", ";"], "ground_truth": ["}"], "File": "X86InstrInfo (2)1", "Func": "getTruncatedShiftCount", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14156, "Length": 20, "Cover_Rate": 0.37037037037037035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "DataLayout", "*", "TD", "=", "TM", ".", "getDataLayout", "(", ")", ";", "const", "PointerType", "*", "PTy", "=", "GVar", "->", "getType", "(", ")", ";", "Type", "*", "ETy", "=", "PTy", "->", "getElementType", "(", ")", ";", "O", "<<", "<STR_LIT>", ";", "emitPTXAddressSpace", "(", "PTy", "->", "getAddressSpace", "(", ")", ",", "O", ")", ";", "if", "(", "GVar", "->", "getAlignment", "(", ")", "==", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", "<<", "(", "int", ")", "TD", "->", "getPrefTypeAlignment", "(", "ETy", ")", ";", "else", "O", "<<", "<STR_LIT>", "<<", "GVar", "->", "getAlignment", "(", ")", ";", "if", "(", "ETy", "->", "isPrimitiveType", "(", ")", "||", "ETy", "->", "isIntegerTy", "(", ")", "||", "isa", "<", "PointerType", ">", "(", "ETy", ")", ")", "{", "O", "<<", "<STR_LIT>", ";", "O", "<<", "getPTXFundamentalTypeStr", "(", "ETy", ")", ";", "O", "<<", "<STR_LIT>", ";", "O", "<<", "*", "Mang", "->", "getSymbol", "(", "GVar", ")", ";", "return", ";", "}", "int64_t", "ElementSize", "=", "<NUM_LIT>", ";"], "ground_truth": ["switch", "(", "ETy", "->", "getTypeID", "(", ")", ")", "{"], "File": "NVPTXAsmPrinter14", "Func": "emitPTXGlobalVariable", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14157, "Length": 147, "Cover_Rate": 0.6336206896551724, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "F32VT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "SrcVT", ".", "getVectorNumElements", "(", ")", ")", ";", "SrcVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "F32VT", ",", "SrcVal", ")", ";", "SrcVT", "=", "F32VT", ";", "SrcElementVT", "=", "<STR_LIT>", ";", "SrcElementWidth", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "SrcElementVT", "!=", "<STR_LIT>", "&&", "SrcElementVT", "!=", "<STR_LIT>", "&&", "SrcElementVT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "if", "(", "SrcElementWidth", "==", "DstElementWidth", "&&", "SrcElementWidth", "==", "SatWidth", ")", "return", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "DL", ",", "DstVT", ",", "SrcVal", ",", "DAG", ".", "getValueType", "(", "DstVT", ".", "getScalarType", "(", ")", ")", ")", ";", "if", "(", "SrcElementWidth", "<", "SatWidth", "||", "SrcElementVT", "==", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "EVT", "IntVT", "=", "SrcVT", ".", "changeVectorElementTypeToInteger", "(", ")", ";", "SDValue", "NativeCvt", "=", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "DL", ",", "IntVT", ",", "SrcVal", ",", "DAG", ".", "getValueType", "(", "IntVT", ".", "getScalarType", "(", ")", ")", ")", ";", "SDValue", "Sat", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "MinC", "=", "DAG", ".", "getConstant", "(", "APInt", "::", "getSignedMaxValue", "(", "SatWidth", ")", ".", "sextOrSelf", "(", "SrcElementWidth", ")", ",", "DL", ",", "IntVT", ")", ";", "SDValue", "Min", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "IntVT", ",", "NativeCvt", ",", "MinC", ")", ";", "SDValue", "MaxC", "=", "DAG", ".", "getConstant", "(", "APInt", "::", "getSignedMinValue", "(", "SatWidth", ")", ".", "sextOrSelf", "(", "SrcElementWidth", ")", ",", "DL", ",", "IntVT", ")", ";", "Sat", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "IntVT", ",", "Min", ",", "MaxC", ")", ";", "}", "else", "{"], "ground_truth": ["SDValue", "MinC", "=", "DAG", ".", "getConstant", "(", "APInt", "::", "getAllOnesValue", "(", "SatWidth", ")", ".", "zextOrSelf", "(", "SrcElementWidth", ")", ",", "DL", ",", "IntVT", ")", ";"], "File": "AArch64ISelLowering (2)2", "Func": "LowerVectorFP_TO_INT_SAT", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14158, "Length": 289, "Cover_Rate": 0.5897959183673469, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "NewDUPVT", "=", "<STR_LIT>", "(", "ElementTy", ",", "NumElems", "*", "<NUM_LIT>", ")", ";", "SDValue", "NewDUP", ";", "if", "(", "IsDUPLANE", ")", "NewDUP", "=", "DAG", ".", "getNode", "(", "N", ".", "getOpcode", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "NewDUPVT", ",", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["else", "NewDUP", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "NewDUPVT", ",", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "AArch64ISelLowering117", "Func": "tryExtendDUPToExtractHigh", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14159, "Length": 77, "Cover_Rate": 0.3407079646017699, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{"], "ground_truth": ["return", "false", ";"], "File": "AGCAsmBackend", "Func": "fixupNeedsRelaxation", "Target": "AGC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14160, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitializeMandarinAsmPrinter", "(", ")", "{", "RegisterAsmPrinter", "<", "MandarinAsmPrinter", ">", "X", "(", "TheMandarinTarget", ")", ";"], "ground_truth": ["}"], "File": "MandarinAsmPrinter", "Func": "LLVMInitializeMandarinAsmPrinter", "Target": "Mandarin", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14161, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isCommutedMOVL", "(", "ShuffleVectorSDNode", "*", "N", ",", "bool", "V2IsSplat", "=", "false", ",", "bool", "V2IsUndef", "=", "false", ")", "{", "return", "isCommutedMOVLMask", "(", "N", "->", "getMask", "(", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "V2IsSplat", ",", "V2IsUndef", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering150", "Func": "isCommutedMOVL", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14162, "Length": 41, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MFI", ".", "setFrameAddressIsTaken", "(", "true", ")", ";", "Register", "FrameReg", "=", "RI", ".", "getFrameRegister", "(", "MF", ")", ";", "int", "XLenInBytes", "=", "Subtarget", ".", "getXLen", "(", ")", "/", "<NUM_LIT>", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";"], "ground_truth": ["SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "DL", ",", "FrameReg", ",", "VT", ")", ";"], "File": "RISCVISelLowering1", "Func": "lowerFRAMEADDR", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14163, "Length": 83, "Cover_Rate": 0.415, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "V1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "V2", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "&&", "C", ")", "return", "Op", ";", "if", "(", "Subtarget", ".", "hasP9Vector", "(", ")", ")", "{", "if", "(", "(", "VT", "==", "<STR_LIT>", ")", "&&", "(", "V2", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "&&", "(", "isa", "<", "LoadSDNode", ">", "(", "V2", ")", ")", ")", "{", "SDValue", "BitcastVector", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "V1", ")", ";"], "ground_truth": ["SDValue", "BitcastLoad", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "V2", ")", ";"], "File": "PPCISelLowering11", "Func": "LowerINSERT_VECTOR_ELT", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14164, "Length": 125, "Cover_Rate": 0.3004807692307692, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "trySkipToken", "(", "AsmToken", "::", "Colon", ")", ")", "{", "SecondIdxLoc", "=", "getLoc", "(", ")", ";", "if", "(", "!", "parseExpr", "(", "RegHi", ")", ")", "return", "false", ";", "}", "else", "{", "RegHi", "=", "RegLo", ";", "}", "if", "(", "!", "skipToken", "(", "AsmToken", "::", "RBrac", ",", "<STR_LIT>", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "RegLo", ")", ")", "{"], "File": "AMDGPUAsmParser1", "Func": "ParseRegRange", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14165, "Length": 62, "Cover_Rate": 0.32124352331606215, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Shift", "=", "<STR_LIT>", "(", "Val", ")", ";"], "ground_truth": ["return", "<STR_LIT>", "(", "Val", ")", "==", "<STR_LIT>", "&&", "(", "Shift", "==", "<NUM_LIT>", "||", "Shift", "==", "<NUM_LIT>", ")", ";"], "File": "ARM64AsmParser", "Func": "isLogicalVecHalfWordShifter", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14166, "Length": 26, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MFI", ".", "setFrameAddressIsTaken", "(", "true", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";"], "ground_truth": ["SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "HRI", ".", "getFrameRegister", "(", ")", ",", "VT", ")", ";"], "File": "HexagonISelLowering (2)", "Func": "LowerFRAMEADDR", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14167, "Length": 66, "Cover_Rate": 0.4489795918367347, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "}", ";", "op", "src", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "}", ";", "int", "i", ",", "j", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "sizeof", "dest", "/", "sizeof", "dest", "[", "<NUM_LIT>", "]", ";", "i", "++", ")", "for", "(", "j", "=", "<NUM_LIT>", ";", "j", "<", "sizeof", "src", "/", "sizeof", "src", "[", "<NUM_LIT>", "]", ";", "j", "++", ")", "define_insn", "(", "&", "dest", "[", "i", "]", ",", "&", "src", "[", "j", "]", ",", "<STR_LIT>", ")", ";", "exit", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "genhalfword", "Func": "main", "Target": "pdp10", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14168, "Length": 188, "Cover_Rate": 0.94, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "temp_reg", "=", "create_temp_reg_if_possible", "(", "Pmode", ",", "reg", ")", ";", "tilegx_compute_pcrel_address", "(", "temp_reg", ",", "orig", ")", ";", "crtl", "->", "uses_pic_offset_table", "=", "<NUM_LIT>", ";", "address", "=", "temp_reg", ";", "emit_move_insn", "(", "reg", ",", "address", ")", ";", "return", "reg", ";", "}", "else", "{", "rtx", "temp_reg", "=", "create_temp_reg_if_possible", "(", "Pmode", ",", "reg", ")", ";", "gcc_assert", "(", "flag_pic", ")", ";", "if", "(", "flag_pic", "==", "<NUM_LIT>", ")", "{", "if", "(", "TARGET_32BIT", ")", "{", "emit_insn", "(", "gen_add_got16_32bit", "(", "temp_reg", ",", "tilegx_got_rtx", "(", ")", ",", "orig", ")", ")", ";", "}", "else", "{", "emit_insn", "(", "gen_add_got16", "(", "temp_reg", ",", "tilegx_got_rtx", "(", ")", ",", "orig", ")", ")", ";", "}", "}", "else", "{", "rtx", "temp_reg2", "=", "create_temp_reg_if_possible", "(", "Pmode", ",", "reg", ")", ";", "rtx", "temp_reg3", "=", "create_temp_reg_if_possible", "(", "Pmode", ",", "reg", ")", ";", "if", "(", "TARGET_32BIT", ")", "{", "emit_insn", "(", "gen_mov_got32_step1_32bit", "(", "temp_reg3", ",", "orig", ")", ")", ";", "emit_insn", "(", "gen_mov_got32_step2_32bit", "(", "temp_reg2", ",", "temp_reg3", ",", "orig", ")", ")", ";", "}", "else", "{", "emit_insn", "(", "gen_mov_got32_step1", "(", "temp_reg3", ",", "orig", ")", ")", ";", "emit_insn", "(", "gen_mov_got32_step2", "(", "temp_reg2", ",", "temp_reg3", ",", "orig", ")", ")", ";", "}", "emit_move_insn", "(", "temp_reg", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "tilegx_got_rtx", "(", ")", ",", "temp_reg2", ")", ")", ";", "}", "address", "=", "temp_reg", ";", "pic_ref", "=", "gen_const_mem", "(", "Pmode", ",", "address", ")", ";", "crtl", "->", "uses_pic_offset_table", "=", "<NUM_LIT>", ";"], "ground_truth": ["emit_move_insn", "(", "reg", ",", "pic_ref", ")", ";"], "File": "tilegx", "Func": "tilegx_legitimize_pic_address", "Target": "tilegx", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 14169, "Length": 218, "Cover_Rate": 0.39421338155515373, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>Subtarget", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "M68kSubtarget", "Func": "anchor", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14170, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "DL", ";"], "ground_truth": ["}"], "File": "MipsSubtarget29", "Func": "getDataLayout", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14171, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CallRegIndirect", ";"], "ground_truth": ["}"], "File": "X86Subtarget (2)", "Func": "callRegIndirect", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14172, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "pass_visium_reorg", "(", "gcc", "::", "context", "*", "ctxt", ")", ":", "rtl_opt_pass", "(", "pass_data_visium_reorg", ",", "ctxt", ")", "{"], "ground_truth": ["}"], "File": "visium", "Func": "pass_visium_reorg", "Target": "visium", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 14173, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_vgf2p8affineqb_v32qi_mask", "(", "(", "__v32qi", ")", "__C", ",", "(", "__v32qi", ")", "__D", ",", "__E", ",", "(", "__v32qi", ")", "__A", ",", "__B", ")", ";"], "ground_truth": ["}"], "File": "gfniintrin", "Func": "_mm256_mask_gf2p8affine_epi64_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14174, "Length": 27, "Cover_Rate": 0.4576271186440678, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "&", "Opc", "=", "MI", ".", "getOperand", "(", "Op", "+", "<NUM_LIT>", ")", ";", "unsigned", "OffImm", "=", "Opc", ".", "getImm", "(", ")", ";", "bool", "isAdd", "=", "<STR_LIT>", "(", "OffImm", ")", "==", "<STR_LIT>", ";", "unsigned", "Amt", "=", "<STR_LIT>", "(", "OffImm", ")", ";", "<STR_LIT>", "ShiftOpc", "=", "<STR_LIT>", "(", "OffImm", ")", ";"], "ground_truth": ["if", "(", "ShiftOpc", "==", "<STR_LIT>", ")", "return", "false", ";"], "File": "ARMBaseInstrInfo1", "Func": "isLdstScaledRegNotPlusLsl2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14175, "Length": 58, "Cover_Rate": 0.5420560747663551, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "lookup_attribute", "(", "<STR_LIT>", ",", "attrs", ")", "&&", "!", "lookup_attribute", "(", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "node", ")", ")", ")", "{", "if", "(", "lookup_attribute", "(", "<STR_LIT>", ",", "attrs", ")", "!=", "NULL_TREE", ")", "attrs", "=", "tree_cons", "(", "get_identifier", "(", "<STR_LIT>", ")", ",", "NULL_TREE", ",", "attrs", ")", ";", "else", "if", "(", "lookup_attribute", "(", "<STR_LIT>", ",", "attrs", ")", "||", "lookup_attribute", "(", "<STR_LIT>", ",", "attrs", ")", "||", "lookup_attribute", "(", "<STR_LIT>", ",", "attrs", ")", ")", "{", "tree", "*", "tail", ";", "for", "(", "tail", "=", "attributes", ";", "attrs", ";", "attrs", "=", "TREE_CHAIN", "(", "attrs", ")", ")", "{", "if", "(", "is_attribute_p", "(", "<STR_LIT>", ",", "TREE_PURPOSE", "(", "attrs", ")", ")", "||", "is_attribute_p", "(", "<STR_LIT>", ",", "TREE_PURPOSE", "(", "attrs", ")", ")", "||", "is_attribute_p", "(", "<STR_LIT>", ",", "TREE_PURPOSE", "(", "attrs", ")", ")", ")", "warning", "(", "OPT_Wattributes", ",", "<STR_LIT>", ",", "IDENTIFIER_POINTER", "(", "TREE_PURPOSE", "(", "attrs", ")", ")", ")", ";", "else", "{"], "ground_truth": ["*", "tail", "=", "tree_cons", "(", "TREE_PURPOSE", "(", "attrs", ")", ",", "NULL_TREE", ",", "NULL_TREE", ")", ";"], "File": "sh3", "Func": "sh_insert_attributes", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14176, "Length": 156, "Cover_Rate": 0.639344262295082, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isTruncWithZeroHighBitsInput", "(", "SDValue", "V", ",", "SelectionDAG", "&", "DAG", ")", "{"], "ground_truth": ["if", "(", "V", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";"], "File": "M68kISelLowering", "Func": "isTruncWithZeroHighBitsInput", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14177, "Length": 25, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>RegisterInfo", "::", "materializeFrameBaseRegister", "(", "MachineBasicBlock", "*", "MBB", ",", "Register", "BaseReg", ",", "int", "FrameIdx", ",", "int64_t", "Offset", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "Ins", "=", "MBB", "->", "begin", "(", ")", ";", "DebugLoc", "DL", ";", "if", "(", "Ins", "!=", "MBB", "->", "end", "(", ")", ")", "DL", "=", "Ins", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "if", "(", "Offset", "==", "<NUM_LIT>", ")", "{", "BuildMI", "(", "*", "MBB", ",", "Ins", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "BaseReg", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ";", "return", ";", "}", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";"], "ground_truth": ["Register", "OffsetReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";"], "File": "SIRegisterInfo112", "Func": "materializeFrameBaseRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14178, "Length": 128, "Cover_Rate": 0.5541125541125541, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask32", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_kunpackw", "(", "__mmask32", "__A", ",", "__mmask32", "__B", ")", "{", "return", "(", "__mmask32", ")", "__builtin_ia32_kunpcksi", "(", "(", "__mmask32", ")", "__A", ",", "(", "__mmask32", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin", "Func": "_mm512_kunpackw", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14179, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HARD_REG_SET", "x", ";", "if", "(", "!", "TARGET_HARD_FLOAT", ")", "{", "x", "=", "reg_class_contents", "[", "FP_REGS", "]", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "FIRST_PSEUDO_REGISTER", ";", "i", "++", ")", "if", "(", "TEST_HARD_REG_BIT", "(", "x", ",", "i", ")", ")", "fixed_regs", "[", "i", "]", "=", "call_used_regs", "[", "i", "]", "=", "<NUM_LIT>", ";", "}", "if", "(", "flag_pic", ")", "fixed_regs", "[", "PIC_REG", "]", "=", "call_used_regs", "[", "PIC_REG", "]", "=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "m68k", "Func": "m68k_conditional_register_usage", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14180, "Length": 68, "Cover_Rate": 0.8717948717948718, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "Value", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "assert", "(", "Value", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["O", "<<", "(", "unsigned", "int", ")", "Value", ";"], "File": "PPCInstPrinter18", "Func": "printU5ImmOperand", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14181, "Length": 32, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "findPrevDelaySlotEnd", "(", "MBB", ",", "I", ",", "<NUM_LIT>", ")", "<", "<NUM_LIT>", ")", "return", "false", ";", "I", "=", "prevNonPseudo", "(", "MBB", ",", "II", ")", ";", "if", "(", "I", "->", "mayLoad", "(", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";"], "File": "PatmosInstrInfo", "Func": "canRemoveFromSchedule", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 14182, "Length": 57, "Cover_Rate": 0.5533980582524272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "TSInfo", ";"], "ground_truth": ["}"], "File": "SparcSubtarget11", "Func": "getSelectionDAGInfo", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14183, "Length": 5, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Lo", "=", "DAG", ".", "getTargetExtractSubreg", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "In", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Lo", ",", "Hi", ")", ";"], "ground_truth": ["}"], "File": "SystemZISelLowering (2)2", "Func": "lowerGR128ToI128", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14184, "Length": 33, "Cover_Rate": 0.4177215189873418, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "REAL_VALUE_TYPE", "r", ";", "int", "i", ";", "if", "(", "!", "fp_consts_inited", ")", "init_fp_table", "(", ")", ";", "REAL_VALUE_FROM_CONST_DOUBLE", "(", "r", ",", "x", ")", ";", "if", "(", "REAL_VALUE_MINUS_ZERO", "(", "r", ")", ")", "return", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "fp_consts_inited", ";", "i", "++", ")", "if", "(", "REAL_VALUES_EQUAL", "(", "r", ",", "values_fp", "[", "i", "]", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "arm3", "Func": "arm_const_double_rtx", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14185, "Length": 64, "Cover_Rate": 0.9014084507042254, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Subtarget", "->", "hasSSE41", "(", ")", "||", "EltVT", "==", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "hasInt256", "(", ")", "&&", "VT", "==", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "unsigned", "MaskValue", "=", "<NUM_LIT>", ";", "unsigned", "NumLanes", "=", "(", "NumElems", "-", "<NUM_LIT>", ")", "/", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "unsigned", "NumElemsInLane", "=", "NumElems", "/", "NumLanes", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElemsInLane", ";", "++", "i", ")", "{", "int", "SndLaneEltIdx", "=", "(", "NumLanes", "==", "<NUM_LIT>", ")", "?", "SVOp", "->", "getMaskElt", "(", "i", "+", "NumElemsInLane", ")", ":", "-", "<NUM_LIT>", ";", "int", "EltIdx", "=", "SVOp", "->", "getMaskElt", "(", "i", ")", ";", "if", "(", "(", "EltIdx", "==", "-", "<NUM_LIT>", "||", "EltIdx", "==", "(", "int", ")", "i", ")", "&&", "(", "SndLaneEltIdx", "==", "-", "<NUM_LIT>", "||", "SndLaneEltIdx", "==", "(", "int", ")", "(", "i", "+", "NumElemsInLane", ")", ")", ")", "continue", ";", "if", "(", "(", "(", "unsigned", ")", "EltIdx", "==", "(", "i", "+", "NumElems", ")", ")", "&&", "(", "SndLaneEltIdx", "==", "-", "<NUM_LIT>", "||", "(", "unsigned", ")", "SndLaneEltIdx", "==", "i", "+", "NumElems", "+", "NumElemsInLane", ")", ")", "MaskValue", "|=", "(", "<NUM_LIT>", "<<", "i", ")", ";", "else", "return", "SDValue", "(", ")", ";", "}"], "ground_truth": ["EVT", "BlendVT", "=", "VT", ";"], "File": "X86ISelLowering98", "Func": "LowerVECTOR_SHUFFLEtoBlend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14186, "Length": 196, "Cover_Rate": 0.4792176039119804, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ")", "const", "override", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "CJGAsmBackend", "Func": "mayNeedRelaxation", "Target": "CJG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14187, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__arm_vldrdq_gather_shifted_offset_u64", "(", "__base", ",", "__offset", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vldrdq_gather_shifted_offset", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14188, "Length": 9, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "SABIAlignment", "=", "DL", ".", "getABITypeAlignment", "(", "S", "->", "getValueOperand", "(", ")", "->", "getType", "(", ")", ")", ";", "bool", "Aligned", "=", "S", "->", "getAlignment", "(", ")", "==", "<NUM_LIT>", "||", "S", "->", "getAlignment", "(", ")", ">=", "SABIAlignment", ";", "MVT", "VT", ";", "if", "(", "!", "isTypeLegal", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ",", "VT", ",", "true", ")", ")", "return", "false", ";", "<ISA_LIT>AddressMode", "AM", ";"], "ground_truth": ["if", "(", "!", "<ISA_LIT>SelectAddress", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "AM", ")", ")", "return", "false", ";"], "File": "X86FastISel (2)", "Func": "X86SelectStore", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14189, "Length": 85, "Cover_Rate": 0.6159420289855072, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "SRegsTable", "[", "RegNo", "]", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "PatmosDisassembler1", "Func": "DecodeSRegsRegisterClass", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 14190, "Length": 20, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "MF", "(", "MF", ")", ",", "SRetReturnReg", "(", "<NUM_LIT>", ")", ",", "VarArgsFrameOffset", "(", "<NUM_LIT>", ")", ",", "VarArgsFrameIndex", "(", "<NUM_LIT>", ")", ",", "IncomingArgSize", "(", "<NUM_LIT>", ")", ",", "EmitNOAT", "(", "false", ")", ",", "CalleeSavedFrameSize", "(", "<NUM_LIT>", ")", ",", "MaxCallFrameSize", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "P2MachineFunctionInfo", "Func": "P2FunctionInfo", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14191, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Tensor1Info", ".", "Order", "==", "INVALID_SCEV", "||", "Tensor2Info", ".", "Order", "==", "INVALID_SCEV", ")", "continue", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "Tensor1Info", ".", "IndexFactor", ".", "size", "(", ")", ";", "i", "++", ")", "{", "if", "(", "Tensor1Info", ".", "IndexFactor", "[", "i", "]", ">", "Tensor2Info", ".", "IndexFactor", "[", "i", "]", ")", "Tensor2Info", ".", "IndexFactor", "[", "i", "]", "=", "Tensor1Info", ".", "IndexFactor", "[", "i", "]", ";", "else", "Tensor1Info", ".", "IndexFactor", "[", "i", "]", "=", "Tensor2Info", ".", "IndexFactor", "[", "i", "]", ";", "}", "Tensor1Info", ".", "Name", "=", "<STR_LIT>", "+", "std", "::", "to_string", "(", "Iter", "->", "first", ")", "+", "<STR_LIT>", ";", "std", "::", "string", "IndexStr", "=", "<STR_LIT>", ";", "auto", "Formula", "=", "Tensor1Info", ".", "umap", ".", "find", "(", "<NUM_LIT>", ")", ";", "if", "(", "Formula", "!=", "Tensor1Info", ".", "umap", ".", "end", "(", ")", ")", "{", "IndexStr", "=", "<STR_LIT>", "+", "Formula", "->", "second", "+", "<STR_LIT>", ";", "IndexStr", "+=", "std", "::", "to_string", "(", "Tensor1Info", ".", "IndexFactor", "[", "<NUM_LIT>", "]", ")", ";", "}", "else", "IndexStr", "=", "<STR_LIT>", "+", "std", "::", "to_string", "(", "Tensor1Info", ".", "IndexFactor", "[", "<NUM_LIT>", "]", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Tensor1Info", ".", "IndexFactor", ".", "size", "(", ")", ";", "i", "++", ")", "{"], "ground_truth": ["Formula", "=", "Tensor1Info", ".", "umap", ".", "find", "(", "i", ")", ";"], "File": "TPCIndexSpaceGen", "Func": "updateIndSpaceCoords", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14192, "Length": 206, "Cover_Rate": 0.3338735818476499, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>IREmitter", "::", "~", "<ISA_LIT>IREmitter", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "~ARMIREmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14193, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "return", "NULL", ";", "}", "SDValue", "Ops", "[", "]", "=", "{", "getI32Imm", "(", "isVolatile", ")", ",", "getI32Imm", "(", "codeAddrSpace", ")", ",", "getI32Imm", "(", "vecType", ")", ",", "getI32Imm", "(", "fromType", ")", ",", "getI32Imm", "(", "fromTypeWidth", ")", ",", "Base", ",", "Offset", ",", "Chain", "}", ";", "<ISA_LIT>LD", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "dl", ",", "TargetVT", ",", "<STR_LIT>", ",", "Ops", ")", ";", "}", "else", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", "?", "SelectADDRri64", "(", "N1", ".", "getNode", "(", ")", ",", "N1", ",", "Base", ",", "Offset", ")", ":", "SelectADDRri", "(", "N1", ".", "getNode", "(", ")", ",", "N1", ",", "Base", ",", "Offset", ")", ")", "{", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", ")", "{", "switch", "(", "TargetVT", ")", "{", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "return", "NULL", ";", "}", "}", "else", "{", "switch", "(", "TargetVT", ")", "{", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "return", "NULL", ";", "}", "}", "SDValue", "Ops", "[", "]", "=", "{", "getI32Imm", "(", "isVolatile", ")", ",", "getI32Imm", "(", "codeAddrSpace", ")", ",", "getI32Imm", "(", "vecType", ")", ",", "getI32Imm", "(", "fromType", ")", ",", "getI32Imm", "(", "fromTypeWidth", ")", ",", "Base", ",", "Offset", ",", "Chain", "}", ";", "<ISA_LIT>LD", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "dl", ",", "TargetVT", ",", "<STR_LIT>", ",", "Ops", ")", ";", "}", "else", "{", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", ")", "{", "switch", "(", "TargetVT", ")", "{", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "return", "NULL", ";", "}", "}", "else", "{", "switch", "(", "TargetVT", ")", "{", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";"], "ground_truth": ["break", ";"], "File": "NVPTXISelDAGToDAG11", "Func": "SelectLoad", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14194, "Length": 427, "Cover_Rate": 0.3413269384492406, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "hasV6Ops", "(", ")", "&&", "has<ISA_LIT>Ops", "(", ")", "&&", "!", "isTargetWindows", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget", "Func": "isXRaySupported", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14195, "Length": 15, "Cover_Rate": 0.6521739130434783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Kind", "==", "k_Imm", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "MSP430AsmParser", "Func": "addImmOperands", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14196, "Length": 18, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "Op", ".", "getNode", "(", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "VT", ",", "<STR_LIT>", ")", ";", "unsigned", "Opc", ";", "bool", "ExtraOp", "=", "false", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";"], "File": "X86ISelLowering (2)2", "Func": "LowerADDC_ADDE_SUBC_SUBE", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14197, "Length": 78, "Cover_Rate": 0.3627906976744186, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";"], "ground_truth": ["return", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", "||", "MFI", ".", "hasVarSizedObjects", "(", ")", "||", "MFI", ".", "isFrameAddressTaken", "(", ")", "||", "TRI", "->", "needsStackRealignment", "(", "MF", ")", ";"], "File": "TL45FrameLowering", "Func": "hasFP", "Target": "TL45", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14198, "Length": 67, "Cover_Rate": 0.9852941176470589, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", "&&", "!", "Disable<ISA_LIT>FastISel", ")", "return", "new", "<ISA_LIT>FastISel", "(", "funcInfo", ")", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARMFastISel26", "Func": "createFastISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14199, "Length": 29, "Cover_Rate": 0.4142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "PreTrunc", "=", "Trunc", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Type", "*", "PreTruncTy", "=", "PreTrunc", "->", "getType", "(", ")", ";", "if", "(", "PreTruncTy", "->", "getPrimitiveSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "Input", "=", "PreTrunc", ";", "InputTy", "=", "PreTruncTy", ";", "}", "}", "if", "(", "InputTy", "->", "getPrimitiveSizeInBits", "(", ")", "!=", "<NUM_LIT>", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "GetElementPtrInst", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "Ptr", ")", ";", "Value", "*", "Offsets", ";", "Value", "*", "BasePtr", "=", "checkGEP", "(", "Offsets", ",", "InputTy", ",", "GEP", ",", "Builder", ")", ";", "if", "(", "!", "BasePtr", ")", "return", "nullptr", ";", "Value", "*", "Store", "=", "tryCreateIncrementingGatScat", "(", "I", ",", "BasePtr", ",", "Offsets", ",", "GEP", ",", "Builder", ")", ";", "if", "(", "Store", ")", "return", "Store", ";", "int", "Scale", "=", "computeScale", "(", "BasePtr", "->", "getType", "(", ")", "->", "getPointerElementType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ",", "MemoryTy", "->", "getScalarSizeInBits", "(", ")", ")", ";"], "ground_truth": ["if", "(", "Scale", "==", "-", "<NUM_LIT>", ")", "return", "nullptr", ";"], "File": "MVEGatherScatterLowering2", "Func": "tryCreateMaskedScatterOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14200, "Length": 167, "Cover_Rate": 0.4282051282051282, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "vector", "unsigned", "int", "vec_lvewx", "(", "int", "a1", ",", "unsigned", "int", "*", "a2", ")", "{", "return", "(", "vector", "unsigned", "int", ")", "__builtin_altivec_lvewx", "(", "a1", ",", "(", "void", "*", ")", "a2", ")", ";"], "ground_truth": ["}"], "File": "altivec4", "Func": "vec_lvewx", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14201, "Length": 33, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "x", ")", "==", "LO_SUM", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "UNSPEC", ")", "switch", "(", "XINT", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "{", "case", "UNSPEC_MOVE_PIC", ":", "case", "UNSPEC_TLSLE", ":", "x", "=", "XVECEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", ")", ";", "break", ";", "default", ":", "break", ";"], "ground_truth": ["}"], "File": "sparc4", "Func": "sparc_delegitimize_address", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14202, "Length": 75, "Cover_Rate": 0.3640776699029126, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", "&&", "!", "MI", "->", "isDebugInstr", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "const", "char", "*", "SpillLibCall", "=", "getSpillLibCallName", "(", "*", "MF", ",", "CSI", ")", ";", "if", "(", "SpillLibCall", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addExternalSymbol", "(", "SpillLibCall", ",", "<STR_LIT>", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "for", "(", "auto", "&", "CS", ":", "CSI", ")", "MBB", ".", "addLiveIn", "(", "CS", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "RISCVFrameLowering13", "Func": "spillCalleeSavedRegisters", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14203, "Length": 124, "Cover_Rate": 0.5188284518828452, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MRI", ".", "isLiveIn", "(", "*", "AReg", ")", ")", "{", "CanKill", "=", "false", ";", "break", ";", "}", "}", "}", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "Reg", ",", "getKillRegState", "(", "CanKill", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "<NUM_LIT>", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "||", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "continue", ";", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "TII", ".", "storeRegToStackSlot", "(", "MBB", ",", "MI", ",", "Reg", ",", "true", ",", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";", "--", "MI", ";", "MI", "->", "setFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "++", "MI", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "X86FrameLowering (2)2", "Func": "spillCalleeSavedRegisters", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14204, "Length": 171, "Cover_Rate": 0.4362244897959184, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NextI", "=", "std", "::", "next", "(", "I", ")", ";", "if", "(", "isSafeToSpeculate", "(", "&", "*", "I", ")", ")", "ToB", "->", "splice", "(", "At", ",", "FromB", ",", "I", ")", ";", "else", "predicateInstr", "(", "ToB", ",", "At", ",", "&", "*", "I", ",", "PredR", ",", "IfTrue", ")", ";"], "ground_truth": ["}"], "File": "HexagonEarlyIfConv (2)", "Func": "predicateBlockNB", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14205, "Length": 46, "Cover_Rate": 0.34074074074074073, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "VT", ".", "isVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "ElementBits", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "!", "getVShiftImm", "(", "Op", ",", "ElementBits", ",", "Cnt", ")", ")", "return", "false", ";"], "ground_truth": ["return", "(", "Cnt", ">=", "<NUM_LIT>", "&&", "Cnt", "<=", "ElementBits", ")", ";"], "File": "AArch64ISelLowering109", "Func": "isVShiftRImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14206, "Length": 50, "Cover_Rate": 0.7575757575757576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LoopWaitcntData", "(", ")", ":", "LfWaitcnt", "(", "NULL", ")", ",", "IterCnt", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "SIInsertWaitcnts11", "Func": "LoopWaitcntData", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14207, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isUnary", ")", "return", "isVMerge", "(", "N", ",", "UnitSize", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "return", "isVMerge", "(", "N", ",", "UnitSize", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "PPCISelLowering (2)", "Func": "isVMRGHShuffleMask", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14208, "Length": 30, "Cover_Rate": 0.6521739130434783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "override", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "<STR_LIT>", "]", "=", "{", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "*", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", ",", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "*", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", ",", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "*", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "*", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "*", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";"], "ground_truth": ["assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<", "getNumFixupKinds", "(", ")", "&&", "<STR_LIT>", ")", ";"], "File": "X86AsmBackend11", "Func": "getFixupKindInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14209, "Length": 118, "Cover_Rate": 0.9147286821705426, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LE", ".", "write", "<", "uint8_t", ">", "(", "Value", ">>", "<NUM_LIT>", ")", ";", "if", "(", "IsLittleEndian", ")", "LE", ".", "write", "<", "uint8_t", ">", "(", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ";", "else", "LE", ".", "write", "<", "uint8_t", ">", "(", "SwapBits", "(", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ")", ";", "LE", ".", "write", "<", "uint16_t", ">", "(", "<NUM_LIT>", ")", ";", "if", "(", "IsLittleEndian", ")", "LE", ".", "write", "<", "uint32_t", ">", "(", "Value", "&", "<NUM_LIT>", ")", ";", "else", "BE", ".", "write", "<", "uint32_t", ">", "(", "Value", "&", "<NUM_LIT>", ")", ";", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "uint64_t", "Imm", "=", "MO", ".", "isImm", "(", ")", "?", "MO", ".", "getImm", "(", ")", ":", "<NUM_LIT>", ";", "LE", ".", "write", "<", "uint8_t", ">", "(", "<NUM_LIT>", ")", ";", "LE", ".", "write", "<", "uint8_t", ">", "(", "<NUM_LIT>", ")", ";", "LE", ".", "write", "<", "uint16_t", ">", "(", "<NUM_LIT>", ")", ";", "if", "(", "IsLittleEndian", ")", "LE", ".", "write", "<", "uint32_t", ">", "(", "Imm", ">>", "<NUM_LIT>", ")", ";", "else", "BE", ".", "write", "<", "uint32_t", ">", "(", "Imm", ">>", "<NUM_LIT>", ")", ";", "}", "else", "{", "uint64_t", "Value", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ",", "STI", ")", ";", "LE", ".", "write", "<", "uint8_t", ">", "(", "Value", ">>", "<NUM_LIT>", ")", ";", "if", "(", "IsLittleEndian", ")", "{", "LE", ".", "write", "<", "uint8_t", ">", "(", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ";"], "ground_truth": ["LE", ".", "write", "<", "uint16_t", ">", "(", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ";"], "File": "BPFMCCodeEmitter12", "Func": "encodeInstruction", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14210, "Length": 243, "Cover_Rate": 0.5841346153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint8_t", "OSABI", "=", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "TheTriple", ".", "getOS", "(", ")", ")", ";", "bool", "IsILP32", "=", "STI", ".", "getTargetTriple", "(", ")", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUILP32", ";", "return", "new", "ELF<ISA_LIT>AsmBackend", "(", "T", ",", "TheTriple", ",", "OSABI", ",", "true", ",", "IsILP32", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmBackend (2)1", "Func": "createAArch64leAsmBackend", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14211, "Length": 47, "Cover_Rate": 0.35074626865671643, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AMDGPUISelLowering84", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14212, "Length": 354, "Cover_Rate": 0.7224489795918367, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Size", "==", "<NUM_LIT>", ")", "return", "&", "<STR_LIT>", "[", "<STR_LIT>", "]", ";", "MappingID", "=", "CustomMappingID", ";"], "ground_truth": ["return", "&", "<STR_LIT>", "[", "<STR_LIT>", "]", ";"], "File": "MipsRegisterBankInfo10", "Func": "getGprbOrCustomMapping", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14213, "Length": 24, "Cover_Rate": 0.4897959183673469, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "HII", "->", "isLoopN", "(", "I", ")", "&&", "isBadForLoopN", "(", "J", ")", ")", "return", "true", ";", "if", "(", "HII", "->", "isLoopN", "(", "J", ")", "&&", "isBadForLoopN", "(", "I", ")", ")", "return", "true", ";"], "ground_truth": ["return", "HII", "->", "isDeallocRet", "(", "I", ")", "&&", "(", "J", "->", "isBranch", "(", ")", "||", "J", "->", "isCall", "(", ")", "||", "J", "->", "isBarrier", "(", ")", ")", ";"], "File": "HexagonVLIWPacketizer35", "Func": "hasControlDependence", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14214, "Length": 62, "Cover_Rate": 0.3069306930693069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitValue", "(", "Value", ",", "Size", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "break", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Error", "(", "L", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "X86AsmParser", "Func": "ParseDirectiveWord", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14215, "Length": 63, "Cover_Rate": 0.4772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "(", "ArePtrs64bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MipsABIInfo10", "Func": "GetSPMoveOp", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14216, "Length": 11, "Cover_Rate": 0.34375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "(", "*", "vax_d_format", ".", "encode", ")", "(", "fmt", ",", "buf", ",", "r", ")", ";", "buf", "[", "<NUM_LIT>", "]", "=", "(", "(", "buf", "[", "<NUM_LIT>", "]", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "|", "(", "(", "buf", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "buf", "[", "<NUM_LIT>", "]", "=", "(", "(", "buf", "[", "<NUM_LIT>", "]", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "|", "(", "(", "buf", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "pdp11", "Func": "encode_pdp11_d", "Target": "pdp11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14217, "Length": 77, "Cover_Rate": 0.7857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "sbitmap", "protected_bbs", ";", "rtx_insn", "*", "insn", ",", "*", "end", ";", "rtx", "unprotected_region", ";", "if", "(", "TARGET_MIPS16", ")", "{", "sorry", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "return", ";", "}", "calculate_dominance_info", "(", "CDI_DOMINATORS", ")", ";", "protected_bbs", "=", "sbitmap_alloc", "(", "last_basic_block_for_fn", "(", "cfun", ")", ")", ";", "bitmap_clear", "(", "protected_bbs", ")", ";", "rev_post_order", "=", "XNEWVEC", "(", "int", ",", "last_basic_block_for_fn", "(", "cfun", ")", ")", ";", "n", "=", "pre_and_rev_post_order_compute", "(", "NULL", ",", "rev_post_order", ",", "false", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "n", ";", "i", "++", ")", "{", "bb", "=", "BASIC_BLOCK_FOR_FN", "(", "cfun", ",", "rev_post_order", "[", "i", "]", ")", ";", "if", "(", "r10k_protected_bb_p", "(", "bb", ",", "protected_bbs", ")", ")", "unprotected_region", "=", "NULL_RTX", ";", "else", "unprotected_region", "=", "pc_rtx", ";", "end", "=", "NEXT_INSN", "(", "BB_END", "(", "bb", ")", ")", ";", "for", "(", "insn", "=", "BB_HEAD", "(", "bb", ")", ";", "insn", "!=", "end", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "{", "if", "(", "unprotected_region", "&&", "USEFUL_INSN_P", "(", "insn", ")", ")", "{", "if", "(", "recog_memoized", "(", "insn", ")", "==", "CODE_FOR_mips_cache", ")", "unprotected_region", "=", "NULL_RTX", ";", "else", "{", "if", "(", "unprotected_region", "==", "pc_rtx", ")", "unprotected_region", "=", "insn", ";", "if", "(", "r10k_needs_protection_p", "(", "insn", ")", ")", "{", "emit_insn_before", "(", "gen_r10k_cache_barrier", "(", ")", ",", "as_a", "<", "rtx_insn", "*", ">", "(", "unprotected_region", ")", ")", ";"], "ground_truth": ["unprotected_region", "=", "NULL_RTX", ";"], "File": "mips", "Func": "r10k_insert_cache_barriers", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14218, "Length": 209, "Cover_Rate": 0.7572463768115942, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcmpltq_fv4sf", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcmpltq_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14219, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__o", "=", "__builtin_aarch64_set_qregoiv2df", "(", "__o", ",", "(", "float64x2_t", ")", "temp", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "__o", "=", "__builtin_aarch64_set_qregoiv2df", "(", "__o", ",", "(", "float64x2_t", ")", "temp", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["__builtin_aarch64_st2df", "(", "(", "__builtin_aarch64_simd_df", "*", ")", "__a", ",", "__o", ")", ";"], "File": "arm", "Func": "neon4_vst2_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14220, "Length": 49, "Cover_Rate": 0.4224137931034483, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "sel", "&", "SAVRES_REG", ")", "==", "SAVRES_VR", ")", "{", "RTVEC_ELT", "(", "p", ",", "offset", "++", ")", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "Pmode", ",", "use_reg", ")", ")", ";", "RTVEC_ELT", "(", "p", ",", "offset", "++", ")", "=", "gen_rtx_USE", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ")", ";", "}", "else", "RTVEC_ELT", "(", "p", ",", "offset", "++", ")", "=", "gen_rtx_USE", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "Pmode", ",", "use_reg", ")", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "end_reg", "-", "start_reg", ";", "i", "++", ")", "RTVEC_ELT", "(", "p", ",", "i", "+", "offset", ")", "=", "gen_frame_set", "(", "gen_rtx_REG", "(", "reg_mode", ",", "start_reg", "+", "i", ")", ",", "frame_reg_rtx", ",", "save_area_offset", "+", "reg_size", "*", "i", ",", "(", "sel", "&", "SAVRES_SAVE", ")", "!=", "<NUM_LIT>", ")", ";", "if", "(", "(", "sel", "&", "SAVRES_SAVE", ")", "&&", "(", "sel", "&", "SAVRES_LR", ")", ")", "RTVEC_ELT", "(", "p", ",", "i", "+", "offset", ")", "=", "gen_frame_store", "(", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ",", "frame_reg_rtx", ",", "lr_offset", ")", ";", "par", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "p", ")", ";"], "ground_truth": ["if", "(", "!", "(", "sel", "&", "SAVRES_SAVE", ")", "&&", "(", "sel", "&", "SAVRES_LR", ")", ")", "{"], "File": "rs60004", "Func": "rs6000_emit_savres_rtx", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14221, "Length": 187, "Cover_Rate": 0.39451476793248946, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "generate_set_vrsave", "(", "rtx", "reg", ",", "rs6000_stack_t", "*", "info", ",", "int", "epiloguep", ")", "{", "int", "nclobs", ",", "i", ";", "rtx", "insn", ",", "clobs", "[", "TOTAL_ALTIVEC_REGS", "+", "<NUM_LIT>", "]", ";", "rtx", "vrsave", "=", "gen_rtx_REG", "(", "SImode", ",", "VRSAVE_REGNO", ")", ";", "clobs", "[", "<NUM_LIT>", "]", "=", "gen_rtx_SET", "(", "vrsave", ",", "gen_rtx_UNSPEC_VOLATILE", "(", "SImode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "reg", ",", "vrsave", ")", ",", "UNSPECV_SET_VRSAVE", ")", ")", ";", "nclobs", "=", "<NUM_LIT>", ";", "for", "(", "i", "=", "FIRST_ALTIVEC_REGNO", ";", "i", "<=", "LAST_ALTIVEC_REGNO", ";", "++", "i", ")", "if", "(", "info", "->", "vrsave_mask", "&", "ALTIVEC_REG_BIT", "(", "i", ")", ")", "{", "if", "(", "!", "epiloguep", "||", "call_used_regs", "[", "i", "]", ")", "clobs", "[", "nclobs", "++", "]", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "V4SImode", ",", "i", ")", ")", ";", "else", "{", "rtx", "reg", "=", "gen_rtx_REG", "(", "V4SImode", ",", "i", ")", ";", "clobs", "[", "nclobs", "++", "]", "=", "gen_rtx_SET", "(", "reg", ",", "gen_rtx_UNSPEC", "(", "V4SImode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "reg", ")", ",", "<NUM_LIT>", ")", ")", ";", "}", "}", "insn", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "rtvec_alloc", "(", "nclobs", ")", ")", ";"], "ground_truth": ["for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nclobs", ";", "++", "i", ")", "XVECEXP", "(", "insn", ",", "<NUM_LIT>", ",", "i", ")", "=", "clobs", "[", "i", "]", ";"], "File": "powerpcspe", "Func": "generate_set_vrsave", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14222, "Length": 201, "Cover_Rate": 0.9804878048780488, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_unpacklo_epi64", "(", "__m128i", "__A", ",", "__m128i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "vec_mergeh", "(", "(", "__vector", "long", ")", "__A", ",", "(", "__vector", "long", ")", "__B", ")", ";"], "File": "emmintrin4", "Func": "_mm_unpacklo_epi64", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14223, "Length": 41, "Cover_Rate": 0.9761904761904762, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "In128", "=", "DAG", ".", "getMachineNode", "(", "Extend", ",", "DL", ",", "<STR_LIT>", ",", "Op0", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "Opcode", ",", "DL", ",", "<STR_LIT>", ",", "SDValue", "(", "In128", ",", "<NUM_LIT>", ")", ",", "Op1", ")", ";", "bool", "Is32Bit", "=", "is32Bit", "(", "VT", ")", ";"], "ground_truth": ["SDValue", "SubReg0", "=", "DAG", ".", "getTargetConstant", "(", "<STR_LIT>", "(", "Is32Bit", ")", ",", "VT", ")", ";"], "File": "SystemZISelLowering (2)", "Func": "lowerGR128Binary", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14224, "Length": 63, "Cover_Rate": 0.34615384615384615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isR128", "(", ")", "const", "{"], "ground_truth": ["return", "isImmTy", "(", "ImmTyR128", ")", ";"], "File": "AMDGPUAsmParser23", "Func": "isR128", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14225, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MMI", "=", "&", "getAnalysis", "<", "MachineModuleInfo", ">", "(", ")", ";", "Module", "&", "M", "=", "const_cast", "<", "Module", "&", ">", "(", "*", "MMI", "->", "getModule", "(", ")", ")", ";", "if", "(", "!", "MF", ".", "getName", "(", ")", ".", "startswith", "(", "ThunkNamePrefix", ")", ")", "{", "if", "(", "InsertedThunks", ")", "return", "false", ";", "if", "(", "!", "STI", "->", "useRetpoline", "(", ")", "||", "STI", "->", "useRetpolineExternalThunk", "(", ")", ")", "return", "false", ";", "if", "(", "Is64Bit", ")", "createThunkFunction", "(", "M", ",", "R11ThunkName", ")", ";", "else", "for", "(", "StringRef", "Name", ":", "{", "EAXThunkName", ",", "ECXThunkName", ",", "EDXThunkName", ",", "EDIThunkName", "}", ")", "createThunkFunction", "(", "M", ",", "Name", ")", ";"], "ground_truth": ["InsertedThunks", "=", "true", ";"], "File": "X86RetpolineThunks8", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14226, "Length": 106, "Cover_Rate": 0.35451505016722407, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCCodeEmitter", "*", "create<ISA_LIT>MCCodeEmitterEL", "(", "const", "MCInstrInfo", "&", "MCII", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "<ISA_LIT>MCCodeEmitter", "(", "MCII", ",", "Ctx", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "Cpu0MCCodeEmitter2", "Func": "createCpu0MCCodeEmitterEL", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14227, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCSection", "*", "<ISA_LIT>MCAsmInfo", "::"], "ground_truth": ["getNonexecutableStackSection", "(", "MCContext", "&", "Ctx", ")", "const", "{"], "File": "SystemZMCAsmInfo2", "Func": "getNonexecutableStackSection", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14228, "Length": 13, "Cover_Rate": 0.3611111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "DstReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "DstReg", ")", ")", "return", "true", ";", "const", "RegisterBank", "*", "RegBank", "=", "RBI", ".", "getRegBank", "(", "DstReg", ",", "MRI", ",", "TRI", ")", ";", "const", "unsigned", "DstSize", "=", "MRI", ".", "getType", "(", "DstReg", ")", ".", "getSizeInBits", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "&", "<STR_LIT>", ";", "if", "(", "RegBank", "->", "getID", "(", ")", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["if", "(", "DstSize", "==", "<NUM_LIT>", ")", "RC", "=", "&", "<STR_LIT>", ";"], "File": "MipsInstructionSelector15", "Func": "selectCopy", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14229, "Length": 87, "Cover_Rate": 0.46774193548387094, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MemOpInfo", "(", "SyncScope", "::", "ID", "S<ISA_LIT>D", ",", "AtomicOrdering", "Ordering", ",", "AtomicOrdering", "FailureOrdering", ",", "bool", "IsNonTemporal", "=", "false", ")", ":", "S<ISA_LIT>D", "(", "S<ISA_LIT>D", ")", ",", "Ordering", "(", "Ordering", ")", ",", "FailureOrdering", "(", "FailureOrdering", ")", ",", "IsNonTemporal", "(", "IsNonTemporal", ")", "{"], "ground_truth": ["}"], "File": "SIMemoryLegalizer15", "Func": "SIMemOpInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14230, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "attr_size", "m68k_sched_attr_size", "(", "rtx_insn", "*", "insn", ")", "{", "switch", "(", "sched_get_attr_size_int", "(", "insn", ")", ")", "{", "case", "<NUM_LIT>", ":", "return", "SIZE_1", ";"], "ground_truth": ["case", "<NUM_LIT>", ":"], "File": "m68k", "Func": "m68k_sched_attr_size", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14231, "Length": 26, "Cover_Rate": 0.6046511627906976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmParser", "::", "OperandMatchResultTy", "<ISA_LIT>AsmParser", "::", "parseStringWithPrefix", "(", "const", "char", "*", "Prefix", ",", "StringRef", "&", "Value", ")", "{", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "return", "MatchOperand_NoMatch", ";", "}", "StringRef", "Tok", "=", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "if", "(", "Tok", "!=", "Prefix", ")", "{", "return", "MatchOperand_NoMatch", ";", "}"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "AMDGPUAsmParser52", "Func": "parseStringWithPrefix", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14232, "Length": 65, "Cover_Rate": 0.5284552845528455, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MIB", ".", "addReg", "(", "Regs", "[", "<NUM_LIT>", "]", ".", "first", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Regs", "[", "<NUM_LIT>", "]", ".", "first", ",", "RegState", "::", "Define", ")", ";", "}", "else", "{", "MIB", ".", "addReg", "(", "Regs", "[", "<NUM_LIT>", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "<NUM_LIT>", "]", ".", "second", ")", ")", ".", "addReg", "(", "Regs", "[", "<NUM_LIT>", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "<NUM_LIT>", "]", ".", "second", ")", ")", ";", "}", "MIB", ".", "addReg", "(", "Base", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "return", "MIB", ".", "getInstr", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer (2)1", "Func": "CreateLoadStoreDouble", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14233, "Length": 106, "Cover_Rate": 0.4649122807017544, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "storeRegToStack", "(", "MBB", ",", "MBBI", ",", "SrcReg", ",", "isKill", ",", "FrameIndex", ",", "RC", ",", "TRI", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MipsInstrInfo19", "Func": "storeRegToStackSlot", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14234, "Length": 20, "Cover_Rate": 0.37037037037037035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "GET_CODE", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", ")", "{", "case", "REG", ":", "case", "POST_INC", ":", "break", ";", "case", "POST_DEC", ":", "return", "<NUM_LIT>", ";", "case", "POST_MODIFY", ":", "{", "rtx", "adjust", "=", "XEXP", "(", "XEXP", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "adjust", ")", "!=", "CONST_INT", "||", "INTVAL", "(", "adjust", ")", "!=", "GET_MODE_SIZE", "(", "GET_MODE", "(", "src", ")", ")", ")", "return", "<NUM_LIT>", ";", "}", "break", ";", "default", ":"], "ground_truth": ["abort", "(", ")", ";"], "File": "ia643", "Func": "ia64_load_pair_ok", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14235, "Length": 85, "Cover_Rate": 0.6159420289855072, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_blendmd_128_mask", "(", "(", "__v4si", ")", "__A", ",", "(", "__v4si", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_mask_blend_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14236, "Length": 23, "Cover_Rate": 0.4791666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "(", "TARGET_ALTIVEC", ")", "?", "RS6000_BTM_ALTIVEC", ":", "<NUM_LIT>", ")", "|", "(", "(", "TARGET_CMPB", ")", "?", "RS6000_BTM_CMPB", ":", "<NUM_LIT>", ")", "|", "(", "(", "TARGET_VSX", ")", "?", "RS6000_BTM_VSX", ":", "<NUM_LIT>", ")", "|", "(", "(", "TARGET_SPE", ")", "?", "RS6000_BTM_SPE", ":", "<NUM_LIT>", ")", "|", "(", "(", "TARGET_PAIRED_FLOAT", ")", "?", "RS6000_BTM_PAIRED", ":", "<NUM_LIT>", ")", "|", "(", "(", "TARGET_FRE", ")", "?", "RS6000_BTM_FRE", ":", "<NUM_LIT>", ")", "|", "(", "(", "TARGET_FRES", ")", "?", "RS6000_BTM_FRES", ":", "<NUM_LIT>", ")", "|", "(", "(", "TARGET_FRSQRTE", ")", "?", "RS6000_BTM_FRSQRTE", ":", "<NUM_LIT>", ")", "|", "(", "(", "TARGET_FRSQRTES", ")", "?", "RS6000_BTM_FRSQRTES", ":", "<NUM_LIT>", ")", "|", "(", "(", "TARGET_POPCNTD", ")", "?", "RS6000_BTM_POPCNTD", ":", "<NUM_LIT>", ")", "|", "(", "(", "rs6000_cpu", "==", "PROCESSOR_CELL", ")", "?", "RS6000_BTM_CELL", ":", "<NUM_LIT>", ")", "|", "(", "(", "TARGET_P8_VECTOR", ")", "?", "RS6000_BTM_P8_VECTOR", ":", "<NUM_LIT>", ")", "|", "(", "(", "TARGET_P9_VECTOR", ")", "?", "RS6000_BTM_P9_VECTOR", ":", "<NUM_LIT>", ")", "|", "(", "(", "TARGET_P9_MISC", ")", "?", "RS6000_BTM_P9_MISC", ":", "<NUM_LIT>", ")", "|", "(", "(", "TARGET_MODULO", ")", "?", "RS6000_BTM_MODULO", ":", "<NUM_LIT>", ")", "|", "(", "(", "TARGET_64BIT", ")", "?", "RS6000_BTM_64BIT", ":", "<NUM_LIT>", ")", "|", "(", "(", "TARGET_CRYPTO", ")", "?", "RS6000_BTM_CRYPTO", ":", "<NUM_LIT>", ")", "|", "(", "(", "TARGET_HTM", ")", "?", "RS6000_BTM_HTM", ":", "<NUM_LIT>", ")", "|", "(", "(", "TARGET_DFP", ")", "?", "RS6000_BTM_DFP", ":", "<NUM_LIT>", ")", "|", "(", "(", "TARGET_HARD_FLOAT", ")", "?", "RS6000_BTM_HARD_FLOAT", ":", "<NUM_LIT>", ")", "|", "(", "(", "TARGET_LONG_DOUBLE_128", ")", "?", "RS6000_BTM_LDBL128", ":", "<NUM_LIT>", ")", "|", "(", "(", "TARGET_FLOAT128_TYPE", ")", "?", "RS6000_BTM_FLOAT128", ":", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "powerpcspe", "Func": "rs6000_builtin_mask_calculate", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14237, "Length": 226, "Cover_Rate": 0.9741379310344828, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "aarch64_evpc_ext", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "int", "i", ",", "nelt", "=", "d", "->", "nelt", ";", "rtx", "(", "*", "gen", ")", "(", "rtx", ",", "rtx", ",", "rtx", ",", "rtx", ")", ";", "rtx", "offset", ";", "unsigned", "int", "location", "=", "d", "->", "perm", "[", "<NUM_LIT>", "]", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelt", ";", "i", "++", ")", "{", "unsigned", "int", "required", "=", "location", "+", "i", ";", "if", "(", "d", "->", "one_vector_p", ")", "{", "required", "&=", "(", "nelt", "-", "<NUM_LIT>", ")", ";", "}", "if", "(", "d", "->", "perm", "[", "i", "]", "!=", "required", ")", "return", "false", ";", "}", "switch", "(", "d", "->", "vmode", ")", "{", "case", "V16QImode", ":", "gen", "=", "gen_aarch64_extv16qi", ";", "break", ";", "case", "V8QImode", ":", "gen", "=", "gen_aarch64_extv8qi", ";", "break", ";", "case", "V4HImode", ":", "gen", "=", "gen_aarch64_extv4hi", ";", "break", ";", "case", "V8HImode", ":", "gen", "=", "gen_aarch64_extv8hi", ";", "break", ";", "case", "V2SImode", ":", "gen", "=", "gen_aarch64_extv2si", ";", "break", ";", "case", "V4SImode", ":", "gen", "=", "gen_aarch64_extv4si", ";", "break", ";", "case", "V2SFmode", ":", "gen", "=", "gen_aarch64_extv2sf", ";", "break", ";", "case", "V4SFmode", ":", "gen", "=", "gen_aarch64_extv4sf", ";", "break", ";", "case", "V2DImode", ":", "gen", "=", "gen_aarch64_extv2di", ";", "break", ";", "case", "V2DFmode", ":", "gen", "=", "gen_aarch64_extv2df", ";", "break", ";", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "aarch642", "Func": "aarch64_evpc_ext", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14238, "Length": 205, "Cover_Rate": 0.7427536231884058, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "sh_loop_align", "(", "rtx", "label", ")", "{", "rtx", "next", "=", "label", ";", "do", "next", "=", "next_nonnote_insn", "(", "next", ")", ";", "while", "(", "next", "&&", "GET_CODE", "(", "next", ")", "==", "CODE_LABEL", ")", ";", "if", "(", "!", "next", "||", "!", "INSN_P", "(", "next", ")", "||", "GET_CODE", "(", "PATTERN", "(", "next", ")", ")", "==", "ADDR_DIFF_VEC", "||", "recog_memoized", "(", "next", ")", "==", "CODE_FOR_consttable_2", ")", "return", "<NUM_LIT>", ";", "return", "align_loops_log", ";"], "ground_truth": ["}"], "File": "sh3", "Func": "sh_loop_align", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14239, "Length": 67, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_mullo_epi32", "(", "__mmask16", "__M", ",", "__m512i", "__A", ",", "__m512i", "__B", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_pmulld512_mask", "(", "(", "__v16si", ")", "__A", ",", "(", "__v16si", ")", "__B", ",", "(", "__v16si", ")", "_mm512_setzero_si512", "(", ")", ",", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_maskz_mullo_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14240, "Length": 52, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "RecordRelocation", "(", "MachObjectWriter", "*", "Writer", ",", "MCAssembler", "&", "Asm", ",", "const", "MCAsmLayout", "&", "Layout", ",", "const", "MCFragment", "*", "Fragment", ",", "const", "MCFixup", "&", "Fixup", ",", "MCValue", "Target", ",", "uint64_t", "&", "FixedValue", ")", "override", "{", "if", "(", "Writer", "->", "is64Bit", "(", ")", ")", "Record<ISA_LIT>_64Relocation", "(", "Writer", ",", "Asm", ",", "Layout", ",", "Fragment", ",", "Fixup", ",", "Target", ",", "FixedValue", ")", ";", "else", "Record<ISA_LIT>Relocation", "(", "Writer", ",", "Asm", ",", "Layout", ",", "Fragment", ",", "Fixup", ",", "Target", ",", "FixedValue", ")", ";"], "ground_truth": ["}"], "File": "X86MachObjectWriter11", "Func": "RecordRelocation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14241, "Length": 79, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "IsConstantImm", "&&", "isShiftedUInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "Imm", ")", "&&", "VK", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ";"], "ground_truth": ["}"], "File": "RISCVAsmParser (2)", "Func": "isUImm8Lsb000", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14242, "Length": 20, "Cover_Rate": 0.3225806451612903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addPrefetchOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "getPrefetch", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser (2)2", "Func": "addPrefetchOperands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14243, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["bool", "Changed", "=", "fixupLoopInstrs", "(", "MF", ")", ";"], "File": "HexagonHardwareLoops16", "Func": "runOnMachineFunction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14244, "Length": 17, "Cover_Rate": 0.5483870967741935, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>TargetMachine", "&", "TM", "=", "(", "const", "<ISA_LIT>TargetMachine", "&", ")", "getTargetMachine", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "(", "MI", ")", ";"], "ground_truth": ["++", "I", ";"], "File": "SNESISelLowering", "Func": "insertMul", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14245, "Length": 41, "Cover_Rate": 0.3360655737704918, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "MovInst", ";", "switch", "(", "SrcVT", ".", "SimpleTy", ")", "{", "case", "<STR_LIT>", ":", "MovInst", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "MovInst", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "MovInst", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "unsigned", "Result32", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "MovInst", ")", ",", "Result32", ")", ".", "addReg", "(", "ResultReg", ")", ";", "ResultReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "SUBREG_TO_REG", ")", ",", "ResultReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "Result32", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";"], "File": "X86FastISel111", "Func": "X86SelectZExt", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14246, "Length": 130, "Cover_Rate": 0.39274924471299094, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MCE", ")", "return", "false", ";", "int64_t", "Shift", "=", "Bits", "-", "<NUM_LIT>", ";", "int64_t", "MinVal", "=", "(", "int64_t", "(", "<NUM_LIT>", ")", "<<", "Shift", ")", "*", "-", "Scale", ";", "int64_t", "MaxVal", "=", "(", "(", "int64_t", "(", "<NUM_LIT>", ")", "<<", "Shift", ")", "-", "<NUM_LIT>", ")", "*", "Scale", ";"], "ground_truth": ["int64_t", "Val", "=", "MCE", "->", "getValue", "(", ")", ";"], "File": "AArch64AsmParser12", "Func": "isSImmScaled", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14247, "Length": 57, "Cover_Rate": 0.5377358490566038, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Outs", ",", "LLVMContext", "&", "Context", ")", "const", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "<ISA_LIT>CCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "MF", ",", "getTargetMachine", "(", ")", ",", "RVLocs", ",", "Context", ")", ";", "return", "CCInfo", ".", "CheckReturn", "(", "Outs", ",", "RetCC_<ISA_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MipsISelLowering3", "Func": "CanLowerReturn", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14248, "Length": 68, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCInstrInfo", "::", "setInnerLoop", "(", "MCB", ")", ";", "<ISA_LIT>MCInstrInfo", "::", "setOuterLoop", "(", "MCB", ")", ";", "}", "else", "if", "(", "Option", ".", "compare_insensitive", "(", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "<ISA_LIT>MCInstrInfo", "::", "setInnerLoop", "(", "MCB", ")", ";", "}", "else", "if", "(", "Option", ".", "compare_insensitive", "(", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "<ISA_LIT>MCInstrInfo", "::", "setOuterLoop", "(", "MCB", ")", ";", "}", "else", "if", "(", "Option", ".", "compare_insensitive", "(", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ")", "<ISA_LIT>MCInstrInfo", "::", "setMemReorderDisabled", "(", "MCB", ")", ";", "else", "return", "getParser", "(", ")", ".", "Error", "(", "IDLoc", ",", "MemNoShuffMsg", ")", ";", "}", "else", "if", "(", "Option", ".", "compare_insensitive", "(", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "{"], "ground_truth": ["}", "else", "return", "getParser", "(", ")", ".", "Error", "(", "IDLoc", ",", "llvm", "::", "Twine", "(", "<STR_LIT>", ")", "+", "Option", "+", "<STR_LIT>", ")", ";"], "File": "HexagonAsmParser10", "Func": "matchBundleOptions", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14249, "Length": 140, "Cover_Rate": 0.5907172995780591, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "WideNumElts", ";", "++", "i", ")", "ShuffV", ".", "push_back", "(", "i", "+", "WideNumElts", ")", ";", "int", "Stride", "=", "FourEltRes", "?", "WideNumElts", "/", "<NUM_LIT>", ":", "WideNumElts", "/", "<NUM_LIT>", ";", "int", "SaveElts", "=", "FourEltRes", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "Subtarget", ".", "isLittleEndian", "(", ")", ")", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "SaveElts", ";", "i", "++", ")", "ShuffV", "[", "i", "*", "Stride", "]", "=", "i", ";", "else", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<=", "SaveElts", ";", "i", "++", ")", "ShuffV", "[", "i", "*", "Stride", "-", "<NUM_LIT>", "]", "=", "i", "-", "<NUM_LIT>", ";", "SDValue", "ShuffleSrc2", "=", "SignedConv", "?", "DAG", ".", "getUNDEF", "(", "WideVT", ")", ":", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "WideVT", ")", ";", "SDValue", "Arrange", "=", "DAG", ".", "getVectorShuffle", "(", "WideVT", ",", "dl", ",", "Wide", ",", "ShuffleSrc2", ",", "ShuffV", ")", ";", "SDValue", "Extend", ";", "if", "(", "SignedConv", ")", "{", "Arrange", "=", "DAG", ".", "getBitcast", "(", "IntermediateVT", ",", "Arrange", ")", ";", "EVT", "ExtVT", "=", "Src", ".", "getValueType", "(", ")", ";", "if", "(", "Subtarget", ".", "hasP9Altivec", "(", ")", ")", "ExtVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "WideVT", ".", "getVectorElementType", "(", ")", ",", "IntermediateVT", ".", "getVectorNumElements", "(", ")", ")", ";"], "ground_truth": ["Extend", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "IntermediateVT", ",", "Arrange", ",", "DAG", ".", "getValueType", "(", "ExtVT", ")", ")", ";"], "File": "PPCISelLowering100", "Func": "LowerINT_TO_FPVector", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14250, "Length": 229, "Cover_Rate": 0.46356275303643724, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MBBI", "==", "MBB", ".", "begin", "(", ")", ")", "return", "false", ";", "assert", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "&&", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "&&", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", ";", "MachineBasicBlock", "::", "iterator", "PrevInst", "=", "MBBI", ";", "--", "PrevInst", ";"], "ground_truth": ["if", "(", "isDelayFiller", "(", "MBB", ",", "PrevInst", ")", ")", "return", "false", ";"], "File": "DelaySlotFiller11", "Func": "tryCombineRestoreWithPrevInst", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14251, "Length": 85, "Cover_Rate": 0.4292929292929293, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>CCState", "(", "ArrayRef", "<", "Type", "*", ">", "ArgTypes", ",", "CallingConv", "::", "ID", "CC", ",", "bool", "IsVarArg", ",", "MachineFunction", "&", "MF", ",", "SmallVectorImpl", "<", "CCValAssign", ">", "&", "Locs", ",", "LLVMContext", "&", "C", ")", ":", "CCState", "(", "CC", ",", "IsVarArg", ",", "MF", ",", "Locs", ",", "C", ")", ",", "ArgTypeList", "(", "ArgTypes", ")", "{"], "ground_truth": ["}"], "File": "M68kCallingConv", "Func": "M68kCCState", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14252, "Length": 52, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "alpha_align_insns", "(", "void", ")", "{", "if", "(", "alpha_tune", "==", "PROCESSOR_EV4", ")", "alpha_align_insns_1", "(", "<NUM_LIT>", ",", "alphaev4_next_group", ",", "alphaev4_next_nop", ")", ";"], "ground_truth": ["else", "if", "(", "alpha_tune", "==", "PROCESSOR_EV5", ")", "alpha_align_insns_1", "(", "<NUM_LIT>", ",", "alphaev5_next_group", ",", "alphaev5_next_nop", ")", ";"], "File": "alpha", "Func": "alpha_align_insns", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14253, "Length": 38, "Cover_Rate": 0.8636363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "In", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "InVT", "=", "In", ".", "getValueType", "(", ")", ";", "if", "(", "VT", ".", "isScalableVector", "(", ")", ")", "{", "unsigned", "Opcode", "=", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "LowerToPredicatedOp", "(", "Op", ",", "DAG", ",", "Opcode", ")", ";", "}", "uint64_t", "VTSize", "=", "VT", ".", "getFixedSizeInBits", "(", ")", ";", "uint64_t", "InVTSize", "=", "InVT", ".", "getFixedSizeInBits", "(", ")", ";", "if", "(", "VTSize", "<", "InVTSize", ")", "{", "MVT", "CastVT", "=", "<STR_LIT>", "(", "<STR_LIT>", "(", "InVT", ".", "getScalarSizeInBits", "(", ")", ")", ",", "InVT", ".", "getVectorNumElements", "(", ")", ")", ";", "In", "=", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "CastVT", ",", "In", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "In", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "}"], "ground_truth": ["if", "(", "VTSize", ">", "InVTSize", ")", "{"], "File": "AArch64ISelLowering13", "Func": "LowerVectorINT_TO_FP", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14254, "Length": 156, "Cover_Rate": 0.6023166023166023, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "regno", "==", "FRAME_POINTER_REGNUM", "||", "regno", "==", "ARG_POINTER_REGNUM", ")", "return", "mode", "==", "Pmode", ";", "if", "(", "GP_REGNUM_P", "(", "regno", ")", "&&", "!", "aarch64_vect_struct_mode_p", "(", "mode", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "FP_REGNUM_P", "(", "regno", ")", ")", "{", "if", "(", "aarch64_vect_struct_mode_p", "(", "mode", ")", ")", "return", "(", "regno", "+", "aarch64_hard_regno_nregs", "(", "regno", ",", "mode", ")", "-", "<NUM_LIT>", ")", "<=", "V31_REGNUM", ";", "else", "return", "<NUM_LIT>", ";", "}"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "aarch642", "Func": "aarch64_hard_regno_mode_ok", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14255, "Length": 70, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "I", "!=", "E", ";", "++", "I", ")", "gv_array", "[", "i", "++", "]", "=", "&", "*", "I", ";", "while", "(", "!", "global_list", ".", "empty", "(", ")", ")", "global_list", ".", "remove", "(", "global_list", ".", "begin", "(", ")", ")", ";", "bool", "ret", "=", "AsmPrinter", "::", "doFinalization", "(", "M", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "n", ";", "i", "++", ")", "global_list", ".", "insert", "(", "global_list", ".", "end", "(", ")", ",", "gv_array", "[", "i", "]", ")", ";"], "ground_truth": ["clearAnnotationCache", "(", "&", "M", ")", ";"], "File": "NVPTXAsmPrinter60", "Func": "doFinalization", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14256, "Length": 82, "Cover_Rate": 0.36283185840707965, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCInst", "lowerRIEfLow", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "Opcode", ")", "{", "return", "MCInstBuilder", "(", "Opcode", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "<STR_LIT>", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", ".", "addImm", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ".", "addImm", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ".", "addImm", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SystemZAsmPrinter (2)", "Func": "lowerRIEfLow", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14257, "Length": 107, "Cover_Rate": 0.981651376146789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isImm", "(", ")", "&&", "(", "(", "Imm", ".", "Val", "<=", "<NUM_LIT>", "&&", "Imm", ".", "Val", ">=", "-", "<NUM_LIT>", ")", "||", "(", "F", "==", "<NUM_LIT>", "||", "F", "==", "<NUM_LIT>", "||", "F", "==", "-", "<NUM_LIT>", "||", "F", "==", "<NUM_LIT>", "||", "F", "==", "-", "<NUM_LIT>", "||", "F", "==", "<NUM_LIT>", "||", "F", "==", "-", "<NUM_LIT>", "||", "F", "==", "<NUM_LIT>", "||", "F", "==", "-", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "isInlineImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14258, "Length": 65, "Cover_Rate": 0.8024691358024691, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "N", ")", ";"], "ground_truth": ["if", "(", "!", "ST", "->", "hasV6T2Ops", "(", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerCTTZ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14259, "Length": 30, "Cover_Rate": 0.3409090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "It", ".", "convertToMem", "(", "State", ".", "AllocateStack", "(", "Size", ",", "std", "::", "max", "(", "Align", ",", "SlotAlign", ")", ")", ")", ";", "State", ".", "addLoc", "(", "It", ")", ";", "SlotAlign", "=", "<NUM_LIT>", ";", "}"], "ground_truth": ["PendingMembers", ".", "clear", "(", ")", ";"], "File": "AArch64CallingConvention5", "Func": "finishStackBlock", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14260, "Length": 39, "Cover_Rate": 0.3046875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "Chan", "=", "Str", ".", "take_back", "(", "<NUM_LIT>", ")", ";", "int", "AttrChan", "=", "StringSwitch", "<", "int", ">", "(", "Chan", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Default", "(", "-", "<NUM_LIT>", ")", ";", "if", "(", "AttrChan", "==", "-", "<NUM_LIT>", ")", "return", "MatchOperand_ParseFail", ";", "Str", "=", "Str", ".", "drop_back", "(", "<NUM_LIT>", ")", ".", "drop_front", "(", "<NUM_LIT>", ")", ";", "uint8_t", "Attr", ";", "if", "(", "Str", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "Attr", ")", ")", "return", "MatchOperand_ParseFail", ";", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Attr", ">", "<NUM_LIT>", ")", "{", "Error", "(", "S", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser11", "Func": "parseInterpAttr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14261, "Length": 133, "Cover_Rate": 0.5450819672131147, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "RegisterBankInfo", "*", "<ISA_LIT>Subtarget", "::", "getRegBankInfo", "(", ")", "const", "{"], "ground_truth": ["assert", "(", "GISel", "&&", "<STR_LIT>", ")", ";"], "File": "AArch64Subtarget16", "Func": "getRegBankInfo", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14262, "Length": 17, "Cover_Rate": 0.68, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "ScratchBase", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "ScratchOffset", ",", "RegState", "::", "Kill", ")", ".", "addMemOperand", "(", "*", "MI", ".", "memoperands_begin", "(", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "Reg", ",", "getKillRegState", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ")", ")", ".", "addReg", "(", "ScratchBase", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "ScratchOffset", ",", "RegState", "::", "Kill", ")", ".", "addMemOperand", "(", "*", "MI", ".", "memoperands_begin", "(", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "ScratchBase", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "ScratchOffset", ",", "RegState", "::", "Kill", ")", ";"], "ground_truth": ["break", ";"], "File": "XCoreRegisterInfo (2)1", "Func": "InsertSPConstInst", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14263, "Length": 160, "Cover_Rate": 0.4481792717086835, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vdup_n_u16", "(", "uint16_t", "__a", ")", "{", "return", "(", "uint16x4_t", ")", "{", "__a", ",", "__a", ",", "__a", ",", "__a", "}", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vdup_n_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14264, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "getSizeInBits", "(", ")", ">", "<NUM_LIT>", ")", "{", "NumSubs", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "assert", "(", "(", "VT", ".", "getSizeInBits", "(", ")", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "}", "}", "else", "if", "(", "Subtarget", ".", "hasAVX2", "(", ")", ")", "{", "if", "(", "VT", ".", "getSizeInBits", "(", ")", ">", "<NUM_LIT>", ")", "{", "NumSubs", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "assert", "(", "(", "VT", ".", "getSizeInBits", "(", ")", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "}", "}", "else", "{", "if", "(", "VT", ".", "getSizeInBits", "(", ")", ">", "<NUM_LIT>", ")", "{", "NumSubs", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "assert", "(", "(", "VT", ".", "getSizeInBits", "(", ")", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "}", "}", "if", "(", "NumSubs", "==", "<NUM_LIT>", ")", "return", "Builder", "(", "DAG", ",", "DL", ",", "Op0", ",", "Op1", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Subs", ";", "EVT", "InVT", "=", "Op0", ".", "getValueType", "(", ")", ";", "EVT", "SubVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "InVT", ".", "getScalarType", "(", ")", ",", "InVT", ".", "getVectorNumElements", "(", ")", "/", "NumSubs", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumSubs", ";", "++", "i", ")", "{", "unsigned", "Idx", "=", "i", "*", "SubVT", ".", "getVectorNumElements", "(", ")", ";"], "ground_truth": ["SDValue", "LHS", "=", "extractSubVector", "(", "Op0", ",", "Idx", ",", "DAG", ",", "DL", ",", "SubVT", ".", "getSizeInBits", "(", ")", ")", ";"], "File": "X86ISelLowering38", "Func": "SplitBinaryOpsAndApply", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14265, "Length": 242, "Cover_Rate": 0.6934097421203438, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isIfCvtEnabled", "(", ")", "const", "{", "return", "EnableIfCvt", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget (2)", "Func": "isIfCvtEnabled", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14266, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcgtz_f64", "(", "float64x1_t", "__a", ")", "{", "return", "(", "uint64x1_t", ")", "(", "__a", ">", "(", "float64x1_t", ")", "{", "<NUM_LIT>", "}", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vcgtz_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14267, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Ops", ".", "push_back", "(", "&", "cast", "<", "Instruction", ">", "(", "Op", ")", "->", "getOperandUse", "(", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "&", "Op", ")", ";", "}", "else", "if", "(", "Subtarget", ".", "hasSSE2", "(", ")", "&&", "match", "(", "Op", ".", "get", "(", ")", ",", "m_And", "(", "m_Value", "(", ")", ",", "m_SpecificInt", "(", "UINT64_C", "(", "<NUM_LIT>", ")", ")", ")", ")", ")", "{", "Ops", ".", "push_back", "(", "&", "Op", ")", ";", "}", "}", "return", "!", "Ops", ".", "empty", "(", ")", ";", "}", "int", "ShiftAmountOpNum", "=", "-", "<NUM_LIT>", ";", "if", "(", "I", "->", "isShift", "(", ")", ")", "ShiftAmountOpNum", "=", "<NUM_LIT>", ";", "else", "if", "(", "auto", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "I", ")", ")", "{", "if", "(", "II", "->", "getIntrinsicID", "(", ")", "==", "<STR_LIT>", "||", "II", "->", "getIntrinsicID", "(", ")", "==", "<STR_LIT>", ")", "ShiftAmountOpNum", "=", "<NUM_LIT>", ";", "}", "if", "(", "ShiftAmountOpNum", "==", "-", "<NUM_LIT>", ")", "return", "false", ";", "auto", "*", "Shuf", "=", "dyn_cast", "<", "ShuffleVectorInst", ">", "(", "I", "->", "getOperand", "(", "ShiftAmountOpNum", ")", ")", ";", "if", "(", "Shuf", "&&", "getSplatIndex", "(", "Shuf", "->", "getShuffleMask", "(", ")", ")", ">=", "<NUM_LIT>", "&&", "isVectorShiftByScalarCheap", "(", "I", "->", "getType", "(", ")", ")", ")", "{", "Ops", ".", "push_back", "(", "&", "I", "->", "getOperandUse", "(", "ShiftAmountOpNum", ")", ")", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)5", "Func": "shouldSinkOperands", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14268, "Length": 211, "Cover_Rate": 0.5733695652173914, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "assert", "(", "VTList", ".", "NumVTs", "==", "<NUM_LIT>", ")", ";", "SDVTList", "WidenedVTList", "=", "DAG", ".", "getVTList", "(", "WidenedVT", ",", "VTList", ".", "VTs", "[", "<NUM_LIT>", "]", ")", ";", "auto", "NewOp", "=", "DAG", ".", "getMemIntrinsicNode", "(", "Opcode", ",", "DL", ",", "WidenedVTList", ",", "Ops", ",", "WidenedMemVT", ",", "MMO", ")", ";", "if", "(", "WidenedVT", "!=", "VT", ")", "{"], "ground_truth": ["auto", "Extract", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "NewOp", ",", "DAG", ".", "getVectorIdxConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";"], "File": "SIISelLowering10", "Func": "getMemIntrinsicNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14269, "Length": 79, "Cover_Rate": 0.316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "lowerV2X128Shuffle", "(", "const", "SDLoc", "&", "DL", ",", "MVT", "VT", ",", "SDValue", "V1", ",", "SDValue", "V2", ",", "ArrayRef", "<", "int", ">", "Mask", ",", "const", "APInt", "&", "Zeroable", ",", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ",", "SelectionDAG", "&", "DAG", ")", "{", "if", "(", "Subtarget", ".", "hasAVX2", "(", ")", "&&", "V2", ".", "isUndef", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "WidenedMask", ";", "if", "(", "!", "canWidenShuffleElements", "(", "Mask", ",", "Zeroable", ",", "WidenedMask", ")", ")", "return", "SDValue", "(", ")", ";", "bool", "IsLowZero", "=", "(", "Zeroable", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";", "bool", "IsHighZero", "=", "(", "Zeroable", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";", "if", "(", "WidenedMask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", "&&", "IsHighZero", ")", "{", "MVT", "SubVT", "=", "<STR_LIT>", "(", "VT", ".", "getVectorElementType", "(", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "LoV", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "SubVT", ",", "V1", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "getZeroVector", "(", "VT", ",", "Subtarget", ",", "DAG", ",", "DL", ")", ",", "LoV", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "}", "if", "(", "SDValue", "Blend", "=", "lowerShuffleAsBlend", "(", "DL", ",", "VT", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "!", "IsLowZero", "&&", "!", "IsHighZero", ")", "{", "bool", "OnlyUsesV1", "=", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "if", "(", "OnlyUsesV1", "||", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "{", "if", "(", "!", "isa", "<", "LoadSDNode", ">", "(", "peekThroughBitcasts", "(", "V1", ")", ")", ")", "{", "MVT", "SubVT", "=", "<STR_LIT>", "(", "VT", ".", "getVectorElementType", "(", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "SubVec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "SubVT", ",", "OnlyUsesV1", "?", "V1", ":", "V2", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V1", ",", "SubVec", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "}", "}"], "ground_truth": ["if", "(", "Subtarget", ".", "hasVLX", "(", ")", ")", "{"], "File": "X86ISelLowering (2)7", "Func": "lowerV2X128Shuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14270, "Length": 367, "Cover_Rate": 0.6046128500823723, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "(", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "<<", "<STR_LIT>", ";", "assert", "(", "MO2", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["O", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", ";"], "File": "ARMAsmPrinter11", "Func": "printT2SOOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14271, "Length": 42, "Cover_Rate": 0.35294117647058826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "bool", "LP64", "=", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", ";", "const", "TargetRegisterClass", "*", "G8RC", "=", "&", "<STR_LIT>", ";", "const", "TargetRegisterClass", "*", "GPRC", "=", "&", "<STR_LIT>", ";", "unsigned", "Reg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "LP64", "?", "G8RC", ":", "GPRC", ")", ";", "unsigned", "DestReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "assert", "(", "MI", ".", "definesRegister", "(", "DestReg", ")", "&&", "<STR_LIT>", ")", ";", "addFrameReference", "(", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "LP64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "Reg", ")", ",", "FrameIndex", ")", ";", "if", "(", "DestReg", "!=", "<STR_LIT>", ")", "{", "unsigned", "Reg1", "=", "Reg", ";"], "ground_truth": ["Reg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "LP64", "?", "G8RC", ":", "GPRC", ")", ";"], "File": "PPCRegisterInfo22", "Func": "lowerCRRestore", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14272, "Length": 157, "Cover_Rate": 0.5130718954248366, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Opr", ".", "isExpr", "(", ")", "&&", "!", "Opr", ".", "isSymbolRefExpr", "(", ")", ")", "{", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "Opr", ".", "isImm", "(", ")", "&&", "!", "Opr", ".", "isS16Imm", "(", ")", ")", "{", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["return", "MatchOperand_Success", ";"], "File": "AMDGPUAsmParser1", "Func": "parseSOppBrTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14273, "Length": 52, "Cover_Rate": 0.39097744360902253, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CreateReg", "(", "Index", ",", "RegKind_MSA128", ",", "RegInfo", ",", "S", ",", "E", ",", "Parser", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmParser1", "Func": "CreateMSA128Reg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14274, "Length": 17, "Cover_Rate": 0.37777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "all_of", "(", "C", "->", "operands", "(", ")", ",", "[", "]", "(", "const", "Use", "&", "U", ")", "{"], "ground_truth": ["return", "containsOnlyConstantData", "(", "cast", "<", "Constant", ">", "(", "&", "U", ")", ")", ";"], "File": "AArch64PromoteConstant26", "Func": "containsOnlyConstantData", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14275, "Length": 31, "Cover_Rate": 0.3563218390804598, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "APFloat", "Zero", "=", "APFloat", "::", "getZero", "(", "F", ".", "getSemantics", "(", ")", ")", ";", "APFloat", "::", "cmpResult", "Cmp0", "=", "F", ".", "compare", "(", "Zero", ")", ";", "if", "(", "Cmp0", "==", "APFloat", "::", "cmpLessThan", "||", "(", "Cmp0", "==", "APFloat", "::", "cmpUnordered", "&&", "Subtarget", "->", "enableDX10Clamp", "(", ")", ")", ")", "{", "return", "DCI", ".", "DAG", ".", "getConstantFP", "(", "Zero", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";", "}", "APFloat", "One", "(", "F", ".", "getSemantics", "(", ")", ",", "<STR_LIT>", ")", ";", "APFloat", "::", "cmpResult", "Cmp1", "=", "F", ".", "compare", "(", "One", ")", ";"], "ground_truth": ["if", "(", "Cmp1", "==", "APFloat", "::", "cmpGreaterThan", ")", "return", "DCI", ".", "DAG", ".", "getConstantFP", "(", "One", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";"], "File": "SIISelLowering (2)3", "Func": "performClampCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14276, "Length": 126, "Cover_Rate": 0.6702127659574468, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512", ")", "_mm512_mask_and_epi32", "(", "(", "__m512i", ")", "__W", ",", "__U", ",", "(", "__m512i", ")", "__A", ",", "_mm512_set1_epi32", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_mask_abs_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14277, "Length": 25, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Triple", "&", "TT", "=", "STI", ".", "getTargetTriple", "(", ")", ";", "if", "(", "TT", ".", "isOSBinFormatELF", "(", ")", ")", "return", "new", "<ISA_LIT>TargetELFStreamer", "(", "S", ")", ";"], "ground_truth": ["return", "new", "<ISA_LIT>TargetWasmStreamer", "(", "S", ")", ";"], "File": "WebAssemblyMCTargetDesc14", "Func": "createObjectTargetStreamer", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14278, "Length": 33, "Cover_Rate": 0.673469387755102, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "IntRegDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Reg", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "SparcDisassembler", "Func": "DecodeIntRegsRegisterClass", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14279, "Length": 26, "Cover_Rate": 0.45614035087719296, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "}", "case", "TargetOpcode", "::", "PATCHABLE_RET", ":", "{", "unsigned", "RetOpcode", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "MCInst", "RetInst", ";", "RetInst", ".", "setOpcode", "(", "RetOpcode", ")", ";", "for", "(", "const", "auto", "&", "MO", ":", "make_range", "(", "std", "::", "next", "(", "MI", "->", "operands_begin", "(", ")", ")", ",", "MI", "->", "operands_end", "(", ")", ")", ")", "{", "MCOperand", "MCOp", ";", "if", "(", "Lower<ISA_LIT>MachineOperandToMCOperand", "(", "MO", ",", "MCOp", ",", "*", "this", ")", ")", "RetInst", ".", "addOperand", "(", "MCOp", ")", ";", "}", "bool", "IsConditional", ";", "if", "(", "RetOpcode", "==", "<STR_LIT>", ")", "{", "IsConditional", "=", "true", ";", "}", "else", "if", "(", "RetOpcode", "==", "<STR_LIT>", "||", "RetOpcode", "==", "<STR_LIT>", "||", "RetOpcode", "==", "<STR_LIT>", ")", "{", "break", ";", "}", "else", "if", "(", "RetOpcode", "==", "<STR_LIT>", "||", "RetOpcode", "==", "<STR_LIT>", ")", "{", "IsConditional", "=", "false", ";", "}", "else", "{", "EmitToStreamer", "(", "*", "OutStreamer", ",", "RetInst", ")", ";", "break", ";", "}", "MCSymbol", "*", "FallthroughLabel", ";", "if", "(", "IsConditional", ")", "{", "FallthroughLabel", "=", "OutContext", ".", "createTempSymbol", "(", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<STR_LIT>", "(", "static_cast", "<", "<STR_LIT>", ">", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "FallthroughLabel", ",", "OutContext", ")", ")", ")", ";", "RetInst", "=", "MCInst", "(", ")", ";", "RetInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "}", "OutStreamer", "->", "emitCodeAlignment", "(", "<NUM_LIT>", ")", ";", "MCSymbol", "*", "BeginOfSled", "=", "OutContext", ".", "createTempSymbol", "(", ")", ";", "OutStreamer", "->", "emitLabel", "(", "BeginOfSled", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "RetInst", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "OutContext", ".", "getOrCreateSymbol", "(", "<STR_LIT>", ")", ",", "OutContext", ")", ")", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "RetInst", ")", ";", "if", "(", "IsConditional", ")", "OutStreamer", "->", "emitLabel", "(", "FallthroughLabel", ")", ";", "recordSled", "(", "BeginOfSled", ",", "*", "MI", ",", "SledKind", "::", "FUNCTION_EXIT", ")", ";", "break", ";", "}", "case", "TargetOpcode", "::", "PATCHABLE_FUNCTION_EXIT", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "TargetOpcode", "::", "PATCHABLE_TAIL_CALL", ":", "llvm_unreachable", "(", "<STR_LIT>", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "PPCAsmPrinter14", "Func": "emitInstruction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14280, "Length": 425, "Cover_Rate": 0.6036931818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SelectionDAG", "&", "DAG", "=", "CLI", ".", "DAG", ";", "const", "char", "*", "<ISA_LIT>16HelperFunction", "=", "<NUM_LIT>", ";", "bool", "Need<ISA_LIT>16Helper", "=", "false", ";", "if", "(", "getTargetMachine", "(", ")", ".", "Options", ".", "UseSoftFloat", "&&", "Subtarget", "->", "in<ISA_LIT>16HardFloat", "(", ")", ")", "{", "bool", "LookupHelper", "=", "true", ";", "if", "(", "ExternalSymbolSDNode", "*", "S", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "CLI", ".", "Callee", ")", ")", "{", "<ISA_LIT>16Libcall", "Find", "=", "{", "RTLIB", "::", "UNKNOWN_LIBCALL", ",", "S", "->", "getSymbol", "(", ")", "}", ";", "if", "(", "std", "::", "binary_search", "(", "HardFloatLibCalls", ",", "array_endof", "(", "HardFloatLibCalls", ")", ",", "Find", ")", ")", "LookupHelper", "=", "false", ";", "}", "else", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "CLI", ".", "Callee", ")", ")", "{", "<ISA_LIT>16Libcall", "Find", "=", "{", "RTLIB", "::", "UNKNOWN_LIBCALL", ",", "G", "->", "getGlobal", "(", ")", "->", "getName", "(", ")", ".", "data", "(", ")", "}", ";"], "ground_truth": ["if", "(", "std", "::", "binary_search", "(", "HardFloatLibCalls", ",", "array_endof", "(", "HardFloatLibCalls", ")", ",", "Find", ")", ")", "LookupHelper", "=", "false", ";"], "File": "Mips16ISelLowering9", "Func": "getOpndList", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14281, "Length": 156, "Cover_Rate": 0.45614035087719296, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "llvm", "::", "create<ISA_LIT>MachObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ",", "bool", "Is64Bit", ",", "uint32_t", "CPUType", ",", "uint32_t", "CPUSubtype", ")", "{"], "ground_truth": ["return", "createMachObjectWriter", "(", "llvm", "::", "make_unique", "<", "<ISA_LIT>MachObjectWriter", ">", "(", "Is64Bit", ",", "CPUType", ",", "CPUSubtype", ")", ",", "OS", ",", "true", ")", ";"], "File": "ARMMachObjectWriter21", "Func": "createARMMachObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14282, "Length": 46, "Cover_Rate": 0.9787234042553191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_broadcastss_ps", "(", "__m128", "__X", ")", "{", "return", "(", "__m256", ")", "__builtin_ia32_vbroadcastss_ps256", "(", "(", "__v4sf", ")", "__X", ")", ";"], "ground_truth": ["}"], "File": "avx2intrin", "Func": "_mm256_broadcastss_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14283, "Length": 32, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__v4si", "result", ";", "if", "(", "__B", "<", "<NUM_LIT>", ")", "{", "if", "(", "__builtin_constant_p", "(", "__B", ")", ")", "{", "if", "(", "__B", "<", "<NUM_LIT>", ")", "rshift", "=", "(", "__v4su", ")", "vec_splat_s32", "(", "__B", ")", ";", "else", "rshift", "=", "(", "__v4su", ")", "vec_splats", "(", "(", "unsigned", "int", ")", "__B", ")", ";", "}", "else", "rshift", "=", "vec_splats", "(", "(", "unsigned", "int", ")", "__B", ")", ";", "}"], "ground_truth": ["result", "=", "vec_sra", "(", "(", "__v4si", ")", "__A", ",", "rshift", ")", ";"], "File": "emmintrin", "Func": "_mm_srai_epi32", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14284, "Length": 75, "Cover_Rate": 0.6410256410256411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "UnCondBrIter", "=", "I", ";", "if", "(", "!", "AllowModify", ")", "{", "TBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "continue", ";", "}", "while", "(", "std", "::", "next", "(", "I", ")", "!=", "MBB", ".", "end", "(", ")", ")", "std", "::", "next", "(", "I", ")", "->", "eraseFromParent", "(", ")", ";", "Cond", ".", "clear", "(", ")", ";", "FBB", "=", "nullptr", ";", "if", "(", "MBB", ".", "isLayoutSuccessor", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ")", "{", "TBB", "=", "nullptr", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";", "UnCondBrIter", "=", "MBB", ".", "end", "(", ")", ";", "continue", ";", "}", "TBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "continue", ";", "}", "<STR_LIT>", "BranchCode", "=", "getCondFromBranchOpc", "(", "I", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "BranchCode", "==", "<STR_LIT>", ")", "return", "true", ";", "if", "(", "Cond", ".", "empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "TargetBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "AllowModify", "&&", "UnCondBrIter", "!=", "MBB", ".", "end", "(", ")", "&&", "MBB", ".", "isLayoutSuccessor", "(", "TargetBB", ")", ")", "{", "BranchCode", "=", "GetOppositeBranchCondition", "(", "BranchCode", ")", ";", "unsigned", "JNCC", "=", "GetCondBranchFromCond", "(", "BranchCode", ")", ";", "MachineBasicBlock", "::", "iterator", "OldInst", "=", "I", ";", "BuildMI", "(", "MBB", ",", "UnCondBrIter", ",", "MBB", ".", "findDebugLoc", "(", "I", ")", ",", "get", "(", "JNCC", ")", ")", ".", "addMBB", "(", "UnCondBrIter", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "UnCondBrIter", ",", "MBB", ".", "findDebugLoc", "(", "I", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TargetBB", ")", ";", "OldInst", "->", "eraseFromParent", "(", ")", ";", "UnCondBrIter", "->", "eraseFromParent", "(", ")", ";", "UnCondBrIter", "=", "MBB", ".", "end", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";", "continue", ";", "}", "FBB", "=", "TBB", ";", "TBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "BranchCode", ")", ")", ";", "CondBranches", ".", "push_back", "(", "I", ")", ";", "continue", ";", "}", "assert", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", ";", "assert", "(", "TBB", ")", ";", "<STR_LIT>", "OldBranchCode", "=", "(", "<STR_LIT>", ")", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ";", "auto", "NewTBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "OldBranchCode", "==", "BranchCode", "&&", "TBB", "==", "NewTBB", ")", "continue", ";", "if", "(", "TBB", "==", "NewTBB", "&&", "(", "(", "OldBranchCode", "==", "<STR_LIT>", "&&", "BranchCode", "==", "<STR_LIT>", ")", "||", "(", "OldBranchCode", "==", "<STR_LIT>", "&&", "BranchCode", "==", "<STR_LIT>", ")", ")", ")", "{", "BranchCode", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "(", "OldBranchCode", "==", "<STR_LIT>", "&&", "BranchCode", "==", "<STR_LIT>", ")", "||", "(", "OldBranchCode", "==", "<STR_LIT>", "&&", "BranchCode", "==", "<STR_LIT>", ")", ")", "{"], "ground_truth": ["if", "(", "NewTBB", "!=", "(", "FBB", "?", "FBB", ":", "getFallThroughMBB", "(", "&", "MBB", ",", "TBB", ")", ")", ")", "return", "true", ";"], "File": "X86InstrInfo141", "Func": "AnalyzeBranchImpl", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14285, "Length": 476, "Cover_Rate": 0.723404255319149, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "initializePass", "(", ")", "override", "{"], "ground_truth": ["pushTTIStack", "(", "this", ")", ";"], "File": "AArch64TargetTransformInfo19", "Func": "initializePass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14286, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "createACCReg", "(", "unsigned", "Index", ",", "StringRef", "Str", ",", "const", "MCRegisterInfo", "*", "RegInfo", ",", "SMLoc", "S", ",", "SMLoc", "E", ",", "<ISA_LIT>AsmParser", "&", "Parser", ")", "{", "return", "CreateReg", "(", "Index", ",", "Str", ",", "RegKind_ACC", ",", "RegInfo", ",", "S", ",", "E", ",", "Parser", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmParser (2)4", "Func": "createACCReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14287, "Length": 50, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*=", "Scale", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Value", "+", "Offset", ")", ")", ";"], "File": "MipsDisassembler1", "Func": "DecodeUImmWithOffsetAndScale", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14288, "Length": 18, "Cover_Rate": 0.32142857142857145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Element", ".", "getTag", "(", ")", "==", "dwarf", "::", "DW_TAG_subrange_type", ")", "{", "TypeNo", "=", "TypeNo", "<<", "<STR_LIT>", ";", "TypeNo", "=", "TypeNo", "|", "<STR_LIT>", ";", "DISubrange", "SubRange", "=", "DISubrange", "(", "Element", ".", "getGV", "(", ")", ")", ";", "Dimension", "[", "i", "]", "=", "SubRange", ".", "getHi", "(", ")", "-", "SubRange", ".", "getLo", "(", ")", "+", "<NUM_LIT>", ";", "Aux", "[", "<NUM_LIT>", "+", "i", "*", "<NUM_LIT>", "+", "<NUM_LIT>", "]", "=", "Dimension", "[", "i", "]", ";", "Aux", "[", "<NUM_LIT>", "+", "i", "*", "<NUM_LIT>", "+", "<NUM_LIT>", "]", "=", "Dimension", "[", "i", "]", ">>", "<NUM_LIT>", ";", "size", "=", "size", "*", "Dimension", "[", "i", "]", ";", "}", "}", "HasAux", "=", "true", ";", "Aux", "[", "<NUM_LIT>", "]", "=", "size", ";", "Aux", "[", "<NUM_LIT>", "]", "=", "size", ">>", "<NUM_LIT>", ";", "DIType", "BaseType", "=", "CTy", ".", "getTypeDerivedFrom", "(", ")", ";", "PopulateDebugInfo", "(", "BaseType", ",", "TypeNo", ",", "HasAux", ",", "Aux", ",", "TypeName", ")", ";", "break", ";", "}", "case", "dwarf", "::", "DW_TAG_union_type", ":", "case", "dwarf", "::", "DW_TAG_structure_type", ":", "{", "DICompositeType", "CTy", "=", "DICompositeType", "(", "Ty", ".", "getGV", "(", ")", ")", ";", "TypeNo", "=", "TypeNo", "<<", "<STR_LIT>", ";", "if", "(", "Ty", ".", "getTag", "(", ")", "==", "dwarf", "::", "DW_TAG_structure_type", ")", "TypeNo", "=", "TypeNo", "|", "<STR_LIT>", ";", "else", "TypeNo", "=", "TypeNo", "|", "<STR_LIT>", ";", "CTy", ".", "getName", "(", "TypeName", ")", ";", "unsigned", "size", "=", "CTy", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "HasAux", "=", "true", ";"], "ground_truth": ["Aux", "[", "<NUM_LIT>", "]", "=", "size", ";"], "File": "PIC16DebugInfo3", "Func": "PopulateDebugInfo", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14289, "Length": 229, "Cover_Rate": 0.3921232876712329, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Base", "=", "(", "int", ")", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "CPURegsTable", "[", "Reg", "]", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "CPURegsTable", "[", "Base", "]", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Offset", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "Cpu0Disassembler", "Func": "DecodeMem", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14290, "Length": 63, "Cover_Rate": 0.5675675675675675, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCCodeEmitter", "::", "EmitByte", "(", "unsigned", "int", "Byte", ",", "raw_ostream", "&", "OS", ")", "const", "{", "OS", ".", "write", "(", "(", "uint8_t", ")", "Byte", "&", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "R600MCCodeEmitter19", "Func": "EmitByte", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14291, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__arm_vmlaldavq_p_u32", "(", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vmlaldavq_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14292, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setSRetReturnReg", "(", "unsigned", "Reg", ")", "{"], "ground_truth": ["SRetReturnReg", "=", "Reg", ";"], "File": "TeeRISCMachineFunctionInfo", "Func": "setSRetReturnReg", "Target": "TeeRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14293, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "ostringstream", "o", ";", "o", "<<", "getTagName", "(", "PREFIX_SYMBOL", ")", "<<", "<STR_LIT>", "<<", "num", "<<", "<STR_LIT>", ";"], "ground_truth": ["return", "o", ".", "str", "(", ")", ";"], "File": "PIC163", "Func": "getUdataSectionName", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14294, "Length": 25, "Cover_Rate": 0.6944444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "MO", ".", "isRegMask", "(", ")", "&&", "MO", ".", "clobbersPhysReg", "(", "<STR_LIT>", ")", ")", "||", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", ")", "{", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";"], "ground_truth": ["if", "(", "MCID", ".", "TSFlags", "&", "<STR_LIT>", "&&", "MO", ".", "isDead", "(", ")", ")", "continue", ";"], "File": "ARMBaseInstrInfo71", "Func": "DefinesPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14295, "Length": 67, "Cover_Rate": 0.44666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CommentString", "=", "<STR_LIT>", ";", "PrivateGlobalPrefix", "=", "<STR_LIT>", ";", "PrivateLabelPrefix", "=", "<STR_LIT>", ";", "UsesELFSectionDirectiveForBSS", "=", "true", ";"], "ground_truth": ["SupportsDebugInformation", "=", "true", ";"], "File": "MCS51MCAsmInfo", "Func": "MCS51MCAsmInfo", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14296, "Length": 20, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>HazardRecognizer", "(", "const", "<ISA_LIT>InstrInfo", "*", "tii", ",", "const", "TargetSchedModel", "*", "SM", ")", ":", "TII", "(", "tii", ")", ",", "SchedModel", "(", "SM", ")", "{", "Reset", "(", ")", ";"], "ground_truth": ["}"], "File": "SystemZHazardRecognizer", "Func": "SystemZHazardRecognizer", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14297, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "mode", "==", "V16QImode", ")", "lvx", "=", "gen_altivec_lvx_v16qi", "(", "dest_exp", ",", "src_exp", ")", ";", "else", "if", "(", "mode", "==", "V8HImode", ")", "lvx", "=", "gen_altivec_lvx_v8hi", "(", "dest_exp", ",", "src_exp", ")", ";", "else", "if", "(", "mode", "==", "V8HFmode", ")", "lvx", "=", "gen_altivec_lvx_v8hf", "(", "dest_exp", ",", "src_exp", ")", ";", "else", "if", "(", "mode", "==", "V4SImode", ")", "lvx", "=", "gen_altivec_lvx_v4si", "(", "dest_exp", ",", "src_exp", ")", ";"], "ground_truth": ["else", "if", "(", "mode", "==", "V4SFmode", ")", "lvx", "=", "gen_altivec_lvx_v4sf", "(", "dest_exp", ",", "src_exp", ")", ";"], "File": "rs6000-p8swap", "Func": "rs6000_gen_lvx", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14298, "Length": 79, "Cover_Rate": 0.4619883040935672, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RC", "=", "&", "<STR_LIT>", ";", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "LShr", ":", "OpReg", "=", "<STR_LIT>", ";", "OpImm", "=", "<STR_LIT>", ";", "break", ";", "case", "Instruction", "::", "AShr", ":", "OpReg", "=", "<STR_LIT>", ";", "OpImm", "=", "<STR_LIT>", ";", "break", ";", "case", "Instruction", "::", "Shl", ":", "OpReg", "=", "<STR_LIT>", ";", "OpImm", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "return", "false", ";", "}", "}", "else", "{", "return", "false", ";", "}", "EVT", "VT", "=", "TLI", ".", "getValueType", "(", "I", "->", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "||", "!", "isTypeLegal", "(", "I", "->", "getType", "(", ")", ",", "VT", ")", ")", "return", "false", ";", "unsigned", "Op0Reg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "Op0Reg", "==", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", ".", "get", "(", "OpImm", ")", ",", "ResultReg", ")", ".", "addReg", "(", "Op0Reg", ")", ".", "addImm", "(", "CI", "->", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ")", ";", "UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";", "return", "true", ";", "}", "unsigned", "Op1Reg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "Op1Reg", "==", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["TII", ".", "copyRegToReg", "(", "*", "MBB", ",", "MBB", "->", "end", "(", ")", ",", "CReg", ",", "Op1Reg", ",", "RC", ",", "RC", ")", ";"], "File": "X86FastISel117", "Func": "X86SelectShift", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14299, "Length": 246, "Cover_Rate": 0.3539568345323741, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "NumElts", "=", "Mask", ".", "size", "(", ")", ";", "int", "NumV2Elements", "=", "count_if", "(", "Mask", ",", "[", "NumElts", "]", "(", "int", "M", ")", "{", "return", "M", ">=", "NumElts", ";", "}", ")", ";", "if", "(", "NumV2Elements", "==", "<NUM_LIT>", "&&", "Mask", "[", "<NUM_LIT>", "]", ">=", "NumElts", ")", "if", "(", "SDValue", "Insertion", "=", "lowerShuffleAsElementInsertion", "(", "DL", ",", "VT", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Insertion", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleWithUndefHalf", "(", "DL", ",", "VT", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "SDValue", "Broadcast", "=", "lowerShuffleAsBroadcast", "(", "DL", ",", "VT", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Broadcast", ";", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "case", "<STR_LIT>", ":", "return", "lowerV8F64Shuffle", "(", "DL", ",", "Mask", ",", "Zeroable", ",", "V1", ",", "V2", ",", "Subtarget", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerV16F32Shuffle", "(", "DL", ",", "Mask", ",", "Zeroable", ",", "V1", ",", "V2", ",", "Subtarget", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "lowerV8I64Shuffle", "(", "DL", ",", "Mask", ",", "Zeroable", ",", "V1", ",", "V2", ",", "Subtarget", ",", "DAG", ")", ";"], "File": "X86ISelLowering (2)6", "Func": "lower512BitShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14300, "Length": 192, "Cover_Rate": 0.588957055214724, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "I", ")", ";", "OutMI", ".", "addOperand", "(", "LowerOperand", "(", "MO", ")", ")", ";", "}"], "ground_truth": ["OutMI", ".", "addOperand", "(", "createSub", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ",", "Kind", ")", ")", ";"], "File": "Cpu0MCInstLower", "Func": "lowerLongBranchADDiu", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14301, "Length": 55, "Cover_Rate": 0.5188679245283019, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "RegNo", "=", "getReg", "(", ")", ";", "if", "(", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "RegNo", ")", ")", "RegNo", "=", "getGR32FromGR64", "(", "RegNo", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "RegNo", ")", ")", ";"], "File": "X86AsmParser26", "Func": "addGR32orGR64Operands", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14302, "Length": 47, "Cover_Rate": 0.7580645161290323, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TableEntry", "->", "RealOpc", "==", "<STR_LIT>", "||", "TableEntry", "->", "RealOpc", "==", "<STR_LIT>", "||", "TableEntry", "->", "RealOpc", "==", "<STR_LIT>", "||", "TableEntry", "->", "RealOpc", "==", "<STR_LIT>", "||", "TableEntry", "->", "RealOpc", "==", "<STR_LIT>", "||", "TableEntry", "->", "RealOpc", "==", "<STR_LIT>", "||", "TableEntry", "->", "RealOpc", "==", "<STR_LIT>", "||", "TableEntry", "->", "RealOpc", "==", "<STR_LIT>", ")", "{", "assert", "(", "AM6Offset", ".", "getReg", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "}", "else", "{", "MIB", ".", "add", "(", "AM6Offset", ")", ";", "}", "}", "bool", "SrcIsKill", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isKill", "(", ")", ";", "bool", "SrcIsUndef", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isUndef", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "unsigned", "D0", ",", "D1", ",", "D2", ",", "D3", ";", "GetDSubRegs", "(", "SrcReg", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ",", "getUndefRegState", "(", "SrcIsUndef", ")", ")", ";", "if", "(", "NumRegs", ">", "<NUM_LIT>", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D1", ",", "getUndefRegState", "(", "SrcIsUndef", ")", ")", ";"], "ground_truth": ["if", "(", "NumRegs", ">", "<NUM_LIT>", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D2", ",", "getUndefRegState", "(", "SrcIsUndef", ")", ")", ";"], "File": "ARMExpandPseudoInsts15", "Func": "ExpandVST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14303, "Length": 202, "Cover_Rate": 0.38330170777988615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "FR", "=", "DAG", ".", "getFrameIndex", "(", "FuncInfo", "->", "getVarArgsStackIndex", "(", ")", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "FR", "=", "DAG", ".", "getZExtOrTrunc", "(", "FR", ",", "DL", ",", "getPointerMemTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "const", "Value", "*", "SV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";", "return", "DAG", ".", "getStore", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DL", ",", "FR", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "MachinePointerInfo", "(", "SV", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering (2)2", "Func": "LowerDarwin_VASTART", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14304, "Length": 95, "Cover_Rate": 0.7196969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "AMDGPU", "::", "COPY", "||", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "||", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "MRI", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "MRI", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "DstRC", "==", "&", "AMDGPU", "::", "VReg_1RegClass", "&&", "TRI", "->", "getCommonSubClass", "(", "SrcRC", ",", "&", "AMDGPU", "::", "SGPR_64RegClass", ")", ")", "{", "I1Defs", ".", "push_back", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "AMDGPU", "::", "V_CNDMASK_B32_e64", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "}", "else", "if", "(", "TRI", "->", "getCommonSubClass", "(", "DstRC", ",", "&", "AMDGPU", "::", "SGPR_64RegClass", ")", "&&", "SrcRC", "==", "&", "AMDGPU", "::", "VReg_1RegClass", ")", "{", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "AMDGPU", "::", "V_CMP_NE_I32_e64", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}"], "File": "SILowerI1Copies4", "Func": "runOnMachineFunction", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14305, "Length": 308, "Cover_Rate": 0.49838187702265374, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "Value", "*", "V", ":", "WorkList", ")", "{", "Instruction", "*", "Inst", "=", "cast", "<", "Instruction", ">", "(", "V", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "Inst", ")", ";", "switch", "(", "Inst", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Load", ":", "{", "Type", "*", "VecPtrTy", "=", "VectorTy", "->", "getPointerTo", "(", "AS", ".", "PRIVATE_ADDRESS", ")", ";", "Value", "*", "Ptr", "=", "Inst", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "Index", "=", "calculateVectorIndex", "(", "Ptr", ",", "GEPVectorIdx", ")", ";", "Value", "*", "BitCast", "=", "Builder", ".", "CreateBitCast", "(", "Alloca", ",", "VecPtrTy", ")", ";", "Value", "*", "VecValue", "=", "Builder", ".", "CreateLoad", "(", "BitCast", ")", ";", "Value", "*", "ExtractElement", "=", "Builder", ".", "CreateExtractElement", "(", "VecValue", ",", "Index", ")", ";", "Inst", "->", "replaceAllUsesWith", "(", "ExtractElement", ")", ";", "Inst", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "Instruction", "::", "Store", ":", "{", "Type", "*", "VecPtrTy", "=", "VectorTy", "->", "getPointerTo", "(", "AS", ".", "PRIVATE_ADDRESS", ")", ";", "Value", "*", "Ptr", "=", "Inst", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "Index", "=", "calculateVectorIndex", "(", "Ptr", ",", "GEPVectorIdx", ")", ";", "Value", "*", "BitCast", "=", "Builder", ".", "CreateBitCast", "(", "Alloca", ",", "VecPtrTy", ")", ";", "Value", "*", "VecValue", "=", "Builder", ".", "CreateLoad", "(", "BitCast", ")", ";", "Value", "*", "NewVecValue", "=", "Builder", ".", "CreateInsertElement", "(", "VecValue", ",", "Inst", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Index", ")", ";", "Builder", ".", "CreateStore", "(", "NewVecValue", ",", "BitCast", ")", ";", "Inst", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "Instruction", "::", "BitCast", ":", "case", "Instruction", "::", "AddrSpaceCast", ":", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUPromoteAlloca13", "Func": "tryPromoteAllocaToVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14306, "Length": 259, "Cover_Rate": 0.4868421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "AddrSym", "=", "GetExternalSymbolSymbol", "(", "Addr", ".", "getSymbolName", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "AddrSym", "=", "getSymbol", "(", "Addr", ".", "getGlobal", "(", ")", ")", ";", "break", ";", "}", "MCOperand", "RegLR", "=", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ";", "MCOperand", "RegS0", "=", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ";", "MCOperand", "RegS12", "=", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["MCSymbol", "*", "GetTLSLabel", "=", "OutContext", ".", "getOrCreateSymbol", "(", "Twine", "(", "<STR_LIT>", ")", ")", ";"], "File": "VEAsmPrinter", "Func": "lowerGETTLSAddrAndEmitMCInsts", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14307, "Length": 114, "Cover_Rate": 0.3131868131868132, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "UseMemOps", "=", "DisableMemOps", "?", "false", ":", "EnableMemOps", ";", "ModeIEEERndNear", "=", "EnableIEEERndNear", ";", "UseBSBScheduling", "=", "hasV60TOps", "(", ")", "&&", "EnableBSBSched", ";", "ParseSubtargetFeatures", "(", "CPUString", ",", "FS", ")", ";", "if", "(", "OverrideLongCalls", ".", "getPosition", "(", ")", ")", "UseLongCalls", "=", "OverrideLongCalls", ";", "FeatureBitset", "Features", "=", "getFeatureBits", "(", ")", ";", "if", "(", "<ISA_LIT>DisableDuplex", ")", "setFeatureBits", "(", "Features", ".", "set", "(", "<STR_LIT>", ",", "false", ")", ")", ";", "setFeatureBits", "(", "<ISA_LIT>_MC", "::", "completeHVXFeatures", "(", "Features", ")", ")", ";"], "ground_truth": ["return", "*", "this", ";"], "File": "HexagonSubtarget24", "Func": "initializeSubtargetDependencies", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14308, "Length": 76, "Cover_Rate": 0.36018957345971564, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcmpneq_m_uv8hi", "(", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcmpneq_m_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14309, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "Prefix", "==", "<STR_LIT>", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "LBrac", ")", ")", "return", "MatchOperand_ParseFail", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Int", ")", "||", "!", "(", "<NUM_LIT>", "<=", "Int", "&&", "Int", "<=", "<NUM_LIT>", ")", ")", "return", "MatchOperand_ParseFail", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "MatchOperand_ParseFail", ";", "Parser", ".", "Lex", "(", ")", ";", "int64_t", "Temp", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Temp", ")", "||", "!", "(", "<NUM_LIT>", "<=", "Temp", "&&", "Temp", "<=", "<NUM_LIT>", ")", ")", "return", "MatchOperand_ParseFail", ";", "const", "int", "shift", "=", "i", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "Int", "+=", "(", "Temp", "<<", "shift", ")", ";", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RBrac", ")", ")", "return", "MatchOperand_ParseFail", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Int", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "Prefix", "==", "<STR_LIT>", "&&", "<NUM_LIT>", "<=", "Int", "&&", "Int", "<=", "<NUM_LIT>", ")", "{", "Int", "|=", "DppCtrl", "::", "ROW_SHL0", ";", "}", "else", "if", "(", "Prefix", "==", "<STR_LIT>", "&&", "<NUM_LIT>", "<=", "Int", "&&", "Int", "<=", "<NUM_LIT>", ")", "{", "Int", "|=", "DppCtrl", "::", "ROW_SHR0", ";", "}", "else", "if", "(", "Prefix", "==", "<STR_LIT>", "&&", "<NUM_LIT>", "<=", "Int", "&&", "Int", "<=", "<NUM_LIT>", ")", "{", "Int", "|=", "DppCtrl", "::", "ROW_ROR0", ";", "}", "else", "if", "(", "Prefix", "==", "<STR_LIT>", "&&", "<NUM_LIT>", "==", "Int", ")", "{", "Int", "=", "DppCtrl", "::", "WAVE_SHL1", ";", "}", "else", "if", "(", "Prefix", "==", "<STR_LIT>", "&&", "<NUM_LIT>", "==", "Int", ")", "{", "Int", "=", "DppCtrl", "::", "WAVE_ROL1", ";", "}", "else", "if", "(", "Prefix", "==", "<STR_LIT>", "&&", "<NUM_LIT>", "==", "Int", ")", "{", "Int", "=", "DppCtrl", "::", "WAVE_SHR1", ";", "}", "else", "if", "(", "Prefix", "==", "<STR_LIT>", "&&", "<NUM_LIT>", "==", "Int", ")", "{", "Int", "=", "DppCtrl", "::", "WAVE_ROR1", ";", "}", "else", "if", "(", "Prefix", "==", "<STR_LIT>", ")", "{", "if", "(", "Int", "==", "<NUM_LIT>", ")", "{", "Int", "=", "DppCtrl", "::", "BCAST15", ";", "}", "else", "if", "(", "Int", "==", "<NUM_LIT>", ")", "{"], "ground_truth": ["Int", "=", "DppCtrl", "::", "BCAST31", ";"], "File": "AMDGPUAsmParser11", "Func": "parseDPPCtrl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14310, "Length": 391, "Cover_Rate": 0.5609756097560976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ",", "FrameIdx", ")", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ",", "FrameIdx", ")", ")", ";", "return", "true", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ",", "FrameIdx", ")", ")", ";", "return", "true", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ",", "FrameIdx", ")", ")", ";", "NonRI", "=", "true", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "unsigned", "Op", "=", "Subtarget", ".", "hasP9Vector", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "Op", ")", ",", "DestReg", ")", ",", "FrameIdx", ")", ")", ";", "NonRI", "=", "true", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "unsigned", "Opc", "=", "Subtarget", ".", "hasP9Vector", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ",", "FrameIdx", ")", ")", ";", "NonRI", "=", "true", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{"], "ground_truth": ["unsigned", "Opc", "=", "Subtarget", ".", "hasP9Vector", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "PPCInstrInfo102", "Func": "LoadRegFromStackSlot", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14311, "Length": 285, "Cover_Rate": 0.3720626631853786, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getSGPRAllocGranule", "(", ")", "const", "{"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "SIRegisterInfo24", "Func": "getSGPRAllocGranule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14312, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Info", "->", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ".", "OpInfo", "[", "LblOperand", "]", ".", "OperandType", "!=", "MCOI", "::", "OPERAND_PCREL", ")", "return", "-", "<NUM_LIT>", ";"], "ground_truth": ["int64_t", "Imm", "=", "Inst", ".", "getOperand", "(", "LblOperand", ")", ".", "getImm", "(", ")", ";"], "File": "AArch64MCTargetDesc1", "Func": "evaluateBranch", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14313, "Length": 42, "Cover_Rate": 0.5185185185185185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "pa_print_operand_punct_valid_p", "(", "unsigned", "char", "code", ")", "{"], "ground_truth": ["if", "(", "code", "==", "'@'", "||", "code", "==", "'#'", "||", "code", "==", "'*'", "||", "code", "==", "'^'", ")", "return", "true", ";"], "File": "pa", "Func": "pa_print_operand_punct_valid_p", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14314, "Length": 30, "Cover_Rate": 0.8823529411764706, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "case", "<STR_LIT>", ":", "I", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "I", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", "{", "return", "<NUM_LIT>", ";", "}", "--", "I", ";", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "{", "MachineInstr", "*", "predSet", "=", "findFirstPredicateSetterFrom", "(", "MBB", ",", "I", ")", ";", "clearFlag", "(", "*", "predSet", ",", "<NUM_LIT>", ",", "MO_FLAG_PUSH", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "CfAlu", "=", "FindLastAluClause", "(", "MBB", ")", ";", "if", "(", "CfAlu", "==", "MBB", ".", "end", "(", ")", ")", "break", ";", "assert", "(", "CfAlu", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "CfAlu", "->", "setDesc", "(", "get", "(", "<STR_LIT>", ")", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "I", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "R600InstrInfo10", "Func": "RemoveBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14315, "Length": 146, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<ISA_LIT>ProcFamily", "==", "CortexM3", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "isCortexM3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14316, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_stc", "(", "const", "unsigned", "int", "__coproc", ",", "const", "unsigned", "int", "__CRd", ",", "void", "*", "__p", ")", "{", "return", "__builtin_arm_stc", "(", "__coproc", ",", "__CRd", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "acle6___arm_stc", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14317, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "assert", "(", "(", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasSSE2", "(", ")", ")", "||", "(", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "&&", "Subtarget", ".", "hasSSE41", "(", ")", ")", ")", "&&", "<STR_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "V", ";", "bool", "First", "=", "true", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "bool", "IsNonZero", "=", "(", "NonZeros", "&", "(", "<NUM_LIT>", "<<", "i", ")", ")", "!=", "<NUM_LIT>", ";", "if", "(", "!", "IsNonZero", ")", "continue", ";", "if", "(", "First", ")", "{", "First", "=", "false", ";", "if", "(", "NumZero", "||", "<NUM_LIT>", "!=", "i", ")", "V", "=", "getZeroVector", "(", "VT", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ";", "else", "{", "assert", "(", "<NUM_LIT>", "==", "i", "&&", "<STR_LIT>", ")", ";", "V", "=", "DAG", ".", "getAnyExtOrTrunc", "(", "Op", ".", "getOperand", "(", "i", ")", ",", "dl", ",", "<STR_LIT>", ")", ";", "V", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "V", ")", ";"], "ground_truth": ["V", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "V", ")", ";"], "File": "X86ISelLowering (2)8", "Func": "LowerBuildVectorAsInsert", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14318, "Length": 195, "Cover_Rate": 0.6724137931034483, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "EnableRedZone", ")", "return", "false", ";", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "NoRedZone", ")", ")", "return", "false", ";", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "unsigned", "NumBytes", "=", "AFI", "->", "getLocalStackSize", "(", ")", ";", "if", "(", "MFI", "->", "hasCalls", "(", ")", "||", "hasFP", "(", "MF", ")", "||", "NumBytes", ">", "<NUM_LIT>", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AArch64FrameLowering34", "Func": "canUseRedZone", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14319, "Length": 92, "Cover_Rate": 0.8846153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCInstrDesc", "&", "NewMCID", "=", "TII", "->", "get", "(", "Entry", ".", "NarrowOpc1", ")", ";", "unsigned", "PredReg", "=", "<NUM_LIT>", ";", "<STR_LIT>", "Pred", "=", "getInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", ";", "bool", "SkipPred", "=", "false", ";", "if", "(", "Pred", "!=", "<STR_LIT>", ")", "{", "if", "(", "!", "NewMCID", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "}", "else", "{", "SkipPred", "=", "!", "NewMCID", ".", "isPredicable", "(", ")", ";", "}", "bool", "HasCC", "=", "false", ";", "bool", "CCDead", "=", "false", ";", "if", "(", "MCID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "HasCC", "=", "(", "MI", "->", "getOperand", "(", "NumOps", "-", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", ";", "if", "(", "HasCC", "&&", "MI", "->", "getOperand", "(", "NumOps", "-", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ")", "CCDead", "=", "true", ";", "}", "if", "(", "!", "VerifyPredAndCC", "(", "MI", ",", "Entry", ",", "false", ",", "Pred", ",", "LiveCPSR", ",", "HasCC", ",", "CCDead", ")", ")", "return", "false", ";", "if", "(", "Entry", ".", "PartFlag", "&&", "NewMCID", ".", "hasOptionalDef", "(", ")", "&&", "HasCC", "&&", "canAddPseudoFlagDep", "(", "MI", ",", "IsSelfLoop", ")", ")", "return", "false", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "dl", ",", "NewMCID", ")", ";", "if", "(", "MCID", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsKill", "(", "false", ")", ";", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDef", "(", "true", ")", ";", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", "true", ")", ";", "if", "(", "NewMCID", ".", "hasOptionalDef", "(", ")", ")", "MIB", ".", "add", "(", "HasCC", "?", "t1CondCodeOp", "(", "CCDead", ")", ":", "condCodeOp", "(", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "NewMCID", ".", "hasOptionalDef", "(", ")", ")", "MIB", ".", "add", "(", "HasCC", "?", "t1CondCodeOp", "(", "CCDead", ")", ":", "condCodeOp", "(", ")", ")", ";", "}", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "<", "NumOps", "&&", "MCID", ".", "OpInfo", "[", "i", "]", ".", "isOptionalDef", "(", ")", ")", "continue", ";", "if", "(", "(", "MCID", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MCID", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MCID", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MCID", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MCID", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MCID", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "i", "==", "<NUM_LIT>", ")", "continue", ";"], "ground_truth": ["bool", "isPred", "=", "(", "i", "<", "NumOps", "&&", "MCID", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", ";"], "File": "Thumb2SizeReduction61", "Func": "ReduceToNarrow", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14320, "Length": 470, "Cover_Rate": 0.5535924617196702, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "<NUM_LIT>", ";", "if", "(", "isTargetNaCl", "(", ")", "||", "isAAPCS16_ABI", "(", ")", ")", "stackAlignment", "=", "<NUM_LIT>", ";", "SupportsTailCall", "=", "!", "isThumb", "(", ")", "||", "hasV8MBaselineOps", "(", ")", ";", "if", "(", "isTargetMachO", "(", ")", "&&", "isTargetIOS", "(", ")", "&&", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "SupportsTailCall", "=", "false", ";", "switch", "(", "IT", ")", "{", "case", "DefaultIT", ":", "RestrictIT", "=", "hasV8Ops", "(", ")", ";", "break", ";", "case", "RestrictedIT", ":", "RestrictIT", "=", "true", ";", "break", ";", "case", "NoRestrictedIT", ":", "RestrictIT", "=", "false", ";", "break", ";", "}", "const", "FeatureBitset", "&", "Bits", "=", "getFeatureBits", "(", ")", ";", "if", "(", "(", "Bits", "[", "<STR_LIT>", "]", "||", "Bits", "[", "<STR_LIT>", "]", ")", "&&", "(", "Options", ".", "UnsafeFPMath", "||", "isTargetDarwin", "(", ")", ")", ")", "UseNEONForSinglePrecisionFP", "=", "true", ";", "if", "(", "isRWPI", "(", ")", ")", "ReserveR9", "=", "true", ";", "switch", "(", "<ISA_LIT>ProcFamily", ")", "{", "case", "Others", ":", "case", "CortexA5", ":", "break", ";", "case", "CortexA7", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";", "case", "CortexA8", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";"], "ground_truth": ["case", "CortexA9", ":"], "File": "ARMSubtarget", "Func": "initSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14321, "Length": 176, "Cover_Rate": 0.33587786259541985, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "Copy", "=", "BuildMI", "(", "*", "I", "->", "getParent", "(", ")", ",", "Next", ",", "I", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "*", "TLSBaseAddrReg", ")", ".", "addReg", "(", "is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "return", "Copy", ";"], "ground_truth": ["}"], "File": "X86InstrInfo (2)2", "Func": "SetRegister", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14322, "Length": 47, "Cover_Rate": 0.30718954248366015, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__arm_vshlcq_u32", "(", "__a", ",", "__b", ",", "__imm", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vshlcq", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14323, "Length": 11, "Cover_Rate": 0.44, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "unsigned", "SpillOffsTab", "[", "]", "[", "<NUM_LIT>", "]", "=", "{", "{", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", "}", "}", ";", "RegSpillOffsets", ".", "grow", "(", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "array_lengthof", "(", "SpillOffsTab", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "RegSpillOffsets", "[", "SpillOffsTab", "[", "i", "]", "[", "<NUM_LIT>", "]", "]", "=", "SpillOffsTab", "[", "i", "]", "[", "<NUM_LIT>", "]", ";"], "ground_truth": ["}"], "File": "SystemZInstrInfo25", "Func": "SystemZInstrInfo", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14324, "Length": 144, "Cover_Rate": 0.6990291262135923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PM", ".", "add", "(", "create<ISA_LIT>ExpandPseudoPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "!", "Subtarget", ".", "isThumb1Only", "(", ")", ")", "PM", ".", "add", "(", "createIfConverterPass", "(", ")", ")", ";", "}", "if", "(", "Subtarget", ".", "isThumb2", "(", ")", ")", "PM", ".", "add", "(", "createThumb2ITBlockPass", "(", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine61", "Func": "addPreSched2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14325, "Length": 60, "Cover_Rate": 0.49586776859504134, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "closeP", "=", "false", ";", "if", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "closeP", "=", "true", ";", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "}", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "case", "MachineOperand", "::", "MO_Register", ":", "O", "<<", "'$'", "<<", "StringRef", "(", "<ISA_LIT>InstPrinter", "::", "getRegisterName", "(", "MO", ".", "getReg", "(", ")", ")", ")", ".", "lower", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "O", "<<", "MO", ".", "getImm", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", "->", "print", "(", "O", ",", "MAI", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", "->", "print", "(", "O", ",", "MAI", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "{", "MCSymbol", "*", "BA", "=", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")", ")", ";", "O", "<<", "BA", "->", "getName", "(", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "O", "<<", "getDataLayout", "(", ")", ".", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "<<", "getFunctionNumber", "(", ")", "<<", "<STR_LIT>", "<<", "MO", ".", "getIndex", "(", ")", ";", "if", "(", "MO", ".", "getOffset", "(", ")", ")", "O", "<<", "<STR_LIT>", "<<", "MO", ".", "getOffset", "(", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmPrinter1", "Func": "printOperand", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14326, "Length": 340, "Cover_Rate": 0.8353808353808354, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CONSTEXPR", "inc_dec_base", "(", "bool", "pat_p", ")", ":", "m_pat_p", "(", "pat_p", ")", "{"], "ground_truth": ["}"], "File": "aarch64-sve-builtins-shapes", "Func": "inc_dec_base", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14327, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isGPRMem", "(", ")", ")", "return", "false", ";", "if", "(", "!", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "Memory", ".", "BaseRegNum", ")", ")", "return", "false", ";"], "ground_truth": ["return", "Memory", ".", "OffsetRegNum", "==", "<NUM_LIT>", "&&", "Memory", ".", "OffsetImm", "==", "nullptr", "&&", "(", "alignOK", "||", "Memory", ".", "Alignment", "==", "Alignment", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "isMemNoOffsetT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14328, "Length": 51, "Cover_Rate": 0.7391304347826086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "base", "=", "get_inner_reference", "(", "t", ",", "&", "bitsize", ",", "&", "bitpos", ",", "&", "var_off", ",", "&", "mode", ",", "&", "sign", ",", "&", "reverse", ",", "&", "vol", ")", ";", "if", "(", "TREE_CODE", "(", "base", ")", "==", "MEM_REF", ")", "{", "return", "lookup_attribute", "(", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "TREE_TYPE", "(", "base", ")", ")", ")", ";", "}", "if", "(", "TREE_CODE", "(", "t", ")", "==", "COMPONENT_REF", ")", "{", "const", "tree", "op", "=", "TREE_OPERAND", "(", "t", ",", "<NUM_LIT>", ")", ";", "if", "(", "TREE_CODE", "(", "op", ")", "==", "COMPONENT_REF", ")", "return", "is_attr_preserve_access", "(", "op", ")", ";", "const", "tree", "container", "=", "DECL_CONTEXT", "(", "TREE_OPERAND", "(", "t", ",", "<NUM_LIT>", ")", ")", ";", "return", "lookup_attribute", "(", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "container", ")", ")", ";", "}", "else", "if", "(", "TREE_CODE", "(", "t", ")", "==", "ADDR_EXPR", ")", "return", "is_attr_preserve_access", "(", "TREE_OPERAND", "(", "t", ",", "<NUM_LIT>", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "bpf", "Func": "is_attr_preserve_access", "Target": "bpf", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 14329, "Length": 141, "Cover_Rate": 0.8011363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_mov_epi64", "(", "__m256i", "__W", ",", "__mmask8", "__U", ",", "__m256i", "__A", ")", "{"], "ground_truth": ["return", "(", "__m256i", ")", "__builtin_ia32_movdqa64_256_mask", "(", "(", "__v4di", ")", "__A", ",", "(", "__v4di", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_mask_mov_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14330, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "emitRegUpdate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "DebugLoc", "dl", ",", "unsigned", "Reg", ",", "int", "NumBytes", ",", "bool", "IsAdd", ",", "const", "<ISA_LIT>InstrInfo", "*", "TII", ")", "{", "unsigned", "Opc", "=", "IsAdd", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "Opc", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "NumBytes", ")", ";"], "ground_truth": ["}"], "File": "ARCFrameLowering", "Func": "emitRegUpdate", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14331, "Length": 74, "Cover_Rate": 0.9487179487179487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegNo", ">=", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "Register", "Reg", "=", "<STR_LIT>", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "RISCVDisassembler16", "Func": "DecodeVMASKRegisterClass", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14332, "Length": 33, "Cover_Rate": 0.5892857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "sh_file_start", "(", "void", ")", "{", "default_file_start", "(", ")", ";", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "if", "(", "TARGET_ELF", ")", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "TEXT_SECTION_ASM_OP", ")", ";", "else", "data_section", "(", ")", ";", "if", "(", "TARGET_LITTLE_ENDIAN", ")", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "if", "(", "!", "TARGET_ELF", ")", "{", "if", "(", "TARGET_SHCOMPACT", ")", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";"], "ground_truth": ["else", "if", "(", "TARGET_SHMEDIA", ")", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "TARGET_SHMEDIA64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";"], "File": "sh3", "Func": "sh_file_start", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14333, "Length": 89, "Cover_Rate": 0.978021978021978, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetMachine", "::", "addAssemblyEmitter", "(", "PassManagerBase", "&", "PM", ",", "bool", "Fast", ",", "raw_ostream", "&", "Out", ")", "{", "PM", ".", "add", "(", "create<ISA_LIT>CodePrinterPass", "(", "Out", ",", "*", "this", ",", "Fast", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "IA64TargetMachine1", "Func": "addAssemblyEmitter", "Target": "IA64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14334, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "set2", "->", "base", ")", "{", "case", "ISA_BASE_LA64V100", ":", "return", "(", "set1", "->", "base", "==", "ISA_BASE_LA64V100", ")", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "loongarch-opts", "Func": "isa_base_compat_p", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14335, "Length": 27, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MCBinaryExpr", "::", "createAdd", "(", "Expr", ",", "MCConstantExpr", "::", "create", "(", "<NUM_LIT>", ",", "getContext", "(", ")", ")", ",", "getContext", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "PPCTargetObjectFile12", "Func": "getDebugThreadLocalSymbol", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14336, "Length": 24, "Cover_Rate": 0.41379310344827586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "current_function_is_leaf", ")", "all", "=", "true", ";", "for", "(", "i", "=", "REG_CC", "-", "<NUM_LIT>", ";", "i", ">", "REG_P7", ";", "i", "--", ")", "if", "(", "all", "||", "regs_ever_live", "[", "i", "]", "||", "(", "!", "leaf_function_p", "(", ")", "&&", "call_used_regs", "[", "i", "]", ")", ")", "{", "if", "(", "i", "==", "REG_A0", "||", "i", "==", "REG_A1", ")", "{", "rtx", "mem", "=", "gen_rtx_MEM", "(", "PDImode", ",", "postinc1", ")", ";", "MEM_VOLATILE_P", "(", "mem", ")", "=", "<NUM_LIT>", ";", "emit_move_insn", "(", "gen_rtx_REG", "(", "PDImode", ",", "i", ")", ",", "mem", ")", ";", "}", "else", "emit_move_insn", "(", "gen_rtx_REG", "(", "SImode", ",", "i", ")", ",", "postinc", ")", ";"], "ground_truth": ["}"], "File": "bfin2", "Func": "expand_interrupt_handler_epilogue", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 14337, "Length": 101, "Cover_Rate": 0.3713235294117647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isVISrc_1024B16", "(", ")", "const", "{"], "ground_truth": ["return", "isRegOrInlineNoMods", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isVISrc_1024B16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14338, "Length": 14, "Cover_Rate": 0.7368421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Ret", "+=", "<STR_LIT>", ";", "Ret", "+=", "<STR_LIT>", ";"], "ground_truth": ["Ret", "+=", "<STR_LIT>", ";"], "File": "VETargetMachine5", "Func": "computeDataLayout", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14339, "Length": 12, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "bytes", "+", "PARM_BOUNDARY", "/", "<NUM_LIT>", "-", "<NUM_LIT>", ")", "&", "(", "-", "PARM_BOUNDARY", "/", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "h8300", "Func": "h8300_push_rounding", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14340, "Length": 21, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "FP_REGNO_P", "(", "regno", ")", ")", "{", "if", "(", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_FLOAT", "||", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_COMPLEX_FLOAT", ")", "&&", "GET_MODE_UNIT_SIZE", "(", "mode", ")", "<=", "TARGET_FP_REG_SIZE", ")", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "m68k4", "Func": "m68k_regno_mode_ok", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14341, "Length": 42, "Cover_Rate": 0.4077669902912621, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "StoreNode", "->", "getAlignment", "(", ")", ">=", "<NUM_LIT>", ")", ";", "MaskConstant", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "}", "SDValue", "ByteIndex", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "PtrVT", ")", ")", ";", "SDValue", "BitShift", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "ByteIndex", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ")", ";", "SDValue", "Mask", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "MaskConstant", ",", "BitShift", ")", ";", "SDValue", "TruncValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Value", ",", "MaskConstant", ")", ";", "SDValue", "ShiftedValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "TruncValue", ",", "BitShift", ")", ";", "SDValue", "Src", "[", "<NUM_LIT>", "]", "=", "{", "ShiftedValue", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "Mask", "}", ";", "SDValue", "Input", "=", "DAG", ".", "getBuildVector", "(", "<STR_LIT>", ",", "DL", ",", "Src", ")", ";", "SDValue", "Args", "[", "<NUM_LIT>", "]", "=", "{", "Chain", ",", "Input", ",", "DWordAddr", "}", ";", "return", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "DL", ",", "Op", "->", "getVTList", "(", ")", ",", "Args", ",", "MemVT", ",", "StoreNode", "->", "getMemOperand", "(", ")", ")", ";", "}", "else", "if", "(", "Ptr", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "VT", ".", "bitsGE", "(", "<STR_LIT>", ")", ")", "{", "Ptr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "DWordAddr", ")", ";", "if", "(", "StoreNode", "->", "isTruncatingStore", "(", ")", "||", "StoreNode", "->", "isIndexed", "(", ")", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "R600ISelLowering25", "Func": "LowerSTORE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14342, "Length": 279, "Cover_Rate": 0.35723431498079383, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vabdl_u16", "(", "uint16x4_t", "__a", ",", "uint16x4_t", "__b", ")", "{", "return", "(", "uint32x4_t", ")", "__builtin_neon_vabdluv4hi", "(", "(", "int16x4_t", ")", "__a", ",", "(", "int16x4_t", ")", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vabdl_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14343, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";"], "ground_truth": ["setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";"], "File": "MSP430ISelLowering11", "Func": "MSP430TargetLowering", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14344, "Length": 387, "Cover_Rate": 0.33276010318142735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "TPC", "=", "getAnalysisIfAvailable", "<", "TargetPassConfig", ">", "(", ")", ";"], "ground_truth": ["if", "(", "!", "TPC", ")", "return", "false", ";"], "File": "AMDGPUPropagateAttributes", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14345, "Length": 19, "Cover_Rate": 0.3064516129032258, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "LowerINSERT_SUBVECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerEXTRACT_SUBVECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerVECTOR_SHIFT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerJumpTable", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerEH_RETURN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerATOMIC_FENCE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerGLOBALADDRESS", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerGLOBAL_OFFSET_TABLE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINTRINSIC_VOID", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "LowerINLINEASM", "(", "Op", ",", "DAG", ")", ";"], "File": "HexagonISelLowering (2)1", "Func": "LowerOperation", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14346, "Length": 270, "Cover_Rate": 0.5895196506550219, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getReadTimeStampCounter", "(", "Op", ".", "getNode", "(", ")", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ",", "Subtarget", ",", "Results", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "Results", ",", "DL", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)8", "Func": "LowerREADCYCLECOUNTER", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14347, "Length": 30, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_HARD_FLOAT", ")", "{", "count", "=", "<NUM_LIT>", ";", "for", "(", "regno", "=", "FIRST_VFP_REGNUM", ";", "regno", "<", "LAST_VFP_REGNUM", ";", "regno", "+=", "<NUM_LIT>", ")", "{", "if", "(", "(", "!", "df_regs_ever_live_p", "(", "regno", ")", "||", "call_used_regs", "[", "regno", "]", ")", "&&", "(", "!", "df_regs_ever_live_p", "(", "regno", "+", "<NUM_LIT>", ")", "||", "call_used_regs", "[", "regno", "+", "<NUM_LIT>", "]", ")", ")", "{", "if", "(", "count", ">", "<NUM_LIT>", ")", "{", "if", "(", "count", "==", "<NUM_LIT>", "&&", "!", "arm_arch6", ")", "count", "++", ";", "saved", "+=", "count", "*", "<NUM_LIT>", ";", "}", "count", "=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "arm6", "Func": "arm_get_vfp_saved_size", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14348, "Length": 88, "Cover_Rate": 0.6068965517241379, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcreateq_sv2di", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcreateq_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14349, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Locals", "[", "i", "]", "=", "VT", ";"], "ground_truth": ["}"], "File": "WebAssemblyMachineFunctionInfo (2)1", "Func": "setLocal", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14350, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OperandMatchResultTy", "parseFP32", "(", "OperandVector", "&", "Operands", ")", "{"], "ground_truth": ["return", "parseRegister", "(", "Operands", ",", "RegFP", ",", "<STR_LIT>", ",", "FP32Reg", ")", ";"], "File": "SystemZAsmParser (2)", "Func": "parseFP32", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14351, "Length": 20, "Cover_Rate": 0.8695652173913043, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "V", "->", "getType", "(", ")", "==", "Type", "::", "FloatTy", ")", "{", "unsigned", "OpReg", "=", "getRegForValue", "(", "V", ")", ";", "if", "(", "OpReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ResultReg", ")", ".", "addReg", "(", "OpReg", ")", ";", "UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "X86FastISel41", "Func": "X86SelectFPExt", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14352, "Length": 71, "Cover_Rate": 0.5966386554621849, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "HOST_WIDE_INT", "round_frame_size", "(", "HOST_WIDE_INT", "size", ")", "{"], "ground_truth": ["return", "(", "(", "size", "+", "STACK_BOUNDARY", "/", "BITS_PER_UNIT", "-", "<NUM_LIT>", ")", "&", "-", "STACK_BOUNDARY", "/", "BITS_PER_UNIT", ")", ";"], "File": "h8300", "Func": "round_frame_size", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14353, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineOperand", "CCMask", "(", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "assert", "(", "(", "CCMask", ".", "getImm", "(", ")", "&", "~", "<STR_LIT>", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MachineOperand", "Target", "(", "MBBI", "->", "getOperand", "(", "Type", "==", "<STR_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ";", "const", "uint32_t", "*", "RegMask", ";", "if", "(", "Type", "==", "<STR_LIT>", ")", "RegMask", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getRegMask", "(", ")", ";", "int", "CCUse", "=", "MBBI", "->", "findRegisterUseOperandIdx", "(", "<STR_LIT>", ",", "false", ",", "TRI", ")", ";", "assert", "(", "CCUse", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Branch", "->", "RemoveOperand", "(", "CCUse", ")", ";", "if", "(", "Type", "==", "<STR_LIT>", "||", "Type", "==", "<STR_LIT>", ")", "Branch", "->", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "Branch", "->", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "Branch", "->", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "SrcNOps", "=", "<NUM_LIT>", ";", "if", "(", "FusedOpcode", "==", "<STR_LIT>", "||", "FusedOpcode", "==", "<STR_LIT>", ")", "SrcNOps", "=", "<NUM_LIT>", ";", "Branch", "->", "setDesc", "(", "TII", "->", "get", "(", "FusedOpcode", ")", ")", ";", "MachineInstrBuilder", "MIB", "(", "*", "Branch", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "Branch", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "SrcNOps", ";", "I", "++", ")", "MIB", ".", "add", "(", "Compare", ".", "getOperand", "(", "I", ")", ")", ";", "MIB", ".", "add", "(", "CCMask", ")", ";", "if", "(", "Type", "==", "<STR_LIT>", ")", "{", "MIB", ".", "add", "(", "Target", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "ImplicitDefine", "|", "RegState", "::", "Dead", ")", ";"], "ground_truth": ["}"], "File": "SystemZElimCompare (2)2", "Func": "fuseCompareOperations", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14354, "Length": 240, "Cover_Rate": 0.43243243243243246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isNullConstant", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering69", "Func": "isNegatedInteger", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14355, "Length": 20, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "SrcPtr", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "Value", "*", "SV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";", "unsigned", "Align", "=", "Op", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "EVT", "ArgVT", "=", "Op", ".", "getNode", "(", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "Type", "*", "ArgTy", "=", "ArgVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "uint32_t", "ArgSize", "=", "getDataLayout", "(", ")", "->", "getTypeAllocSize", "(", "ArgTy", ")", ";", "uint8_t", "ArgMode", ";", "if", "(", "ArgVT", "==", "<STR_LIT>", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "ArgVT", ".", "isFloatingPoint", "(", ")", "&&", "ArgSize", "<=", "<NUM_LIT>", ")", "{", "ArgMode", "=", "<NUM_LIT>", ";"], "ground_truth": ["}", "else", "if", "(", "ArgVT", ".", "isInteger", "(", ")", "&&", "ArgSize", "<=", "<NUM_LIT>", ")", "{"], "File": "X86ISelLowering120", "Func": "LowerVAARG", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14356, "Length": 139, "Cover_Rate": 0.32027649769585254, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "is<ISA_LIT>64", "=", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "ppc64", ";", "MCAsmInfo", "*", "MAI", ";", "if", "(", "TheTriple", ".", "isOSDarwin", "(", ")", ")", "MAI", "=", "new", "<ISA_LIT>MCAsmInfoDarwin", "(", "is<ISA_LIT>64", ")", ";", "else", "MAI", "=", "new", "<ISA_LIT>LinuxMCAsmInfo", "(", "is<ISA_LIT>64", ")", ";", "MachineLocation", "Dst", "(", "MachineLocation", "::", "VirtualFP", ")", ";", "MachineLocation", "Src", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "MAI", "->", "addInitialFrameState", "(", "<NUM_LIT>", ",", "Dst", ",", "Src", ")", ";", "return", "MAI", ";"], "ground_truth": ["}"], "File": "PPCMCTargetDesc11", "Func": "createPPCMCAsmInfo", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14357, "Length": 73, "Cover_Rate": 0.7684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "const16", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "s1", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "is32Bit", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "is32Bit", ")", "return", "MCDisassembler", "::", "Fail", ";", "DecodeStatus", "status", "=", "DecodeOperandRegister", "(", "Inst", ",", "d", ",", "Address", ",", "Decoder", ")", ";"], "ground_truth": ["if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")", "return", "status", ";"], "File": "TriCoreDisassembler (2)", "Func": "DecodeRCLInstruction", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14358, "Length": 71, "Cover_Rate": 0.4896551724137931, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "emitLocalEntry", "(", "MCSymbol", "*", "S", ",", "const", "MCExpr", "*", "LocalOffset", ")", "override", "{"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "PPCMCTargetDesc12", "Func": "emitLocalEntry", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14359, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "int", "sparc_min_arithmetic_precision", "(", "void", ")", "{"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "sparc", "Func": "sparc_min_arithmetic_precision", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14360, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>RegisterInfo", "::", "findUnusedRegister", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "for", "(", "unsigned", "Reg", ":", "*", "RC", ")", "if", "(", "MRI", ".", "isAllocatable", "(", "Reg", ")", "&&", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", ")", "return", "Reg", ";"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "SIRegisterInfo10", "Func": "findUnusedRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14361, "Length": 53, "Cover_Rate": 0.9464285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint8x16_t", ")", "__builtin_neon_vminuv16qi", "(", "(", "int8x16_t", ")", "__a", ",", "(", "int8x16_t", ")", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vminq_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14362, "Length": 18, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", "->", "isFPOnlySP", "(", ")", "&&", "VT", "==", "<STR_LIT>", ")", "{", "FalseVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "FalseVal", ")", ";", "TrueVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "TrueVal", ")", ";", "SDValue", "TrueLow", "=", "TrueVal", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "TrueHigh", "=", "TrueVal", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "FalseLow", "=", "FalseVal", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "FalseHigh", "=", "FalseVal", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "Low", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "FalseLow", ",", "TrueLow", ",", "<ISA_LIT>cc", ",", "CCR", ",", "Cmp", ")", ";", "SDValue", "High", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "FalseHigh", ",", "TrueHigh", ",", "<ISA_LIT>cc", ",", "CCR", ",", "duplicateCmp", "(", "Cmp", ",", "DAG", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Low", ",", "High", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMISelLowering (3)", "Func": "getCMOV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14363, "Length": 169, "Cover_Rate": 0.6627450980392157, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "IsHigh", "=", "<STR_LIT>", "(", "Reg", ")", ";", "MI", ".", "setDesc", "(", "get", "(", "IsHigh", "?", "HighOpcode", ":", "LowOpcode", ")", ")", ";"], "ground_truth": ["if", "(", "IsHigh", "&&", "ConvertHigh", ")", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "uint32_t", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ")", ";"], "File": "SystemZInstrInfo16", "Func": "expandRIPseudo", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14364, "Length": 66, "Cover_Rate": 0.7415730337078652, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUInstrInfo16", "Func": "enableClusterLoads", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14365, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "pat", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "pat", ")", "==", "PARALLEL", ")", "pat", "=", "XVECEXP", "(", "pat", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "pat", ")", "!=", "SET", "||", "SET_DEST", "(", "pat", ")", "!=", "pc_rtx", ")", "continue", ";", "if", "(", "GET_CODE", "(", "SET_SRC", "(", "pat", ")", ")", "==", "LABEL_REF", ")", "{", "label", "=", "&", "SET_SRC", "(", "pat", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "SET_SRC", "(", "pat", ")", ")", "==", "IF_THEN_ELSE", ")", "{", "if", "(", "GET_CODE", "(", "XEXP", "(", "SET_SRC", "(", "pat", ")", ",", "<NUM_LIT>", ")", ")", "==", "LABEL_REF", ")", "label", "=", "&", "XEXP", "(", "SET_SRC", "(", "pat", ")", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "GET_CODE", "(", "XEXP", "(", "SET_SRC", "(", "pat", ")", ",", "<NUM_LIT>", ")", ")", "==", "LABEL_REF", ")", "label", "=", "&", "XEXP", "(", "SET_SRC", "(", "pat", ")", ",", "<NUM_LIT>", ")", ";", "else", "continue", ";", "}", "else", "continue", ";", "if", "(", "get_attr_length", "(", "insn", ")", "<=", "<NUM_LIT>", ")", "continue", ";", "cfun_frame_layout", ".", "save_return_addr_p", "=", "<NUM_LIT>", ";", "if", "(", "!", "flag_pic", ")", "{", "new_literal", "=", "<NUM_LIT>", ";", "rtx", "mem", "=", "force_const_mem", "(", "Pmode", ",", "*", "label", ")", ";", "rtx_insn", "*", "set_insn", "=", "emit_insn_before", "(", "gen_rtx_SET", "(", "temp_reg", ",", "mem", ")", ",", "insn", ")", ";"], "ground_truth": ["INSN_ADDRESSES_NEW", "(", "set_insn", ",", "-", "<NUM_LIT>", ")", ";"], "File": "s3905", "Func": "s390_split_branches", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14366, "Length": 211, "Cover_Rate": 0.47737556561085975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MCE", ")", "{", "TokError", "(", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "unsigned", "prfop", "=", "MCE", "->", "getValue", "(", ")", ";", "if", "(", "prfop", ">", "<NUM_LIT>", ")", "{", "TokError", "(", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "auto", "PRFM", "=", "<STR_LIT>", "(", "MCE", "->", "getValue", "(", ")", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreatePrefetch", "(", "prfop", ",", "PRFM", "?", "PRFM", "->", "Name", ":", "<STR_LIT>", ",", "S", ",", "getContext", "(", ")", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "TokError", "(", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "auto", "PRFM", "=", "<STR_LIT>", "(", "Tok", ".", "getString", "(", ")", ")", ";", "if", "(", "!", "PRFM", ")", "{", "TokError", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "MatchOperand_ParseFail", ";"], "File": "AArch64AsmParser10", "Func": "tryParsePrefetch", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14367, "Length": 129, "Cover_Rate": 0.5019455252918288, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Align", "Alignment", "=", "cast", "<", "ConstantInt", ">", "(", "I", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ")", "->", "getAlignValue", "(", ")", ";", "auto", "*", "Ty", "=", "cast", "<", "FixedVectorType", ">", "(", "Input", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "isLegalTypeAndAlignment", "(", "Ty", "->", "getNumElements", "(", ")", ",", "Ty", "->", "getScalarSizeInBits", "(", ")", ",", "Alignment", ")", ")", "return", "nullptr", ";", "lookThroughBitcast", "(", "Ptr", ")", ";", "assert", "(", "Ptr", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", "&&", "<STR_LIT>", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "I", "->", "getContext", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "I", ")", ";"], "ground_truth": ["Builder", ".", "SetCurrentDebugLocation", "(", "I", "->", "getDebugLoc", "(", ")", ")", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "lowerScatter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14368, "Length": 109, "Cover_Rate": 0.459915611814346, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printInstruction", "(", "MI", ",", "OS", ")", ";", "printAnnotation", "(", "OS", ",", "Annot", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter", "Func": "printInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14369, "Length": 15, "Cover_Rate": 0.3409090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printAbsAddrOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["O", "<<", "(", "int", ")", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", "*", "<NUM_LIT>", ";"], "File": "PPCInstPrinter16", "Func": "printAbsAddrOperand", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14370, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ReplacePhysRegs", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "WebAssemblyReplacePhysRegs", "Func": "WebAssemblyReplacePhysRegs", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14371, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "AMDGPUTargetLowering", "::", "LowerSDIV", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "OVT", "=", "Op", ".", "getValueType", "(", ")", ".", "getScalarType", "(", ")", ";"], "ground_truth": ["if", "(", "OVT", "==", "<STR_LIT>", ")", "return", "LowerSDIV64", "(", "Op", ",", "DAG", ")", ";"], "File": "AMDGPUISelLowering19", "Func": "LowerSDIV", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14372, "Length": 41, "Cover_Rate": 0.41, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ObjectWriter", "::", "<ISA_LIT>ObjectWriter", "(", "uint8_t", "OSABI", ")", ":", "MCELFObjectTargetWriter", "(", "true", ",", "OSABI", ",", "ELF", "::", "EM_S390", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "SystemZMCObjectWriter (2)", "Func": "SystemZObjectWriter", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14373, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "llvm", "::", "getSurfaceName", "(", "const", "llvm", "::", "Value", "&", "val", ")", "{"], "ground_truth": ["assert", "(", "val", ".", "hasName", "(", ")", "&&", "<STR_LIT>", ")", ";"], "File": "NVPTXUtilities", "Func": "getSurfaceName", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14374, "Length": 26, "Cover_Rate": 0.7647058823529411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "cmp", "=", "gen_rtx_fmt_ee", "(", "code", ",", "VOIDmode", ",", "pc_rtx", ",", "const0_rtx", ")", ";", "if", "(", "boolean_operator", "(", "cmp", ",", "VOIDmode", ")", ")", "{", "if", "(", "op0", "==", "const0_rtx", ")", "{", "op0", "=", "op1", ";", "op1", "=", "const0_rtx", ";", "}", "if", "(", "op1", "!=", "const0_rtx", ")", "{", "op0", "=", "expand_binop", "(", "SImode", ",", "sub_optab", ",", "op0", ",", "op1", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ";", "op1", "=", "const0_rtx", ";", "}", "}", "else", "if", "(", "branch_operator", "(", "cmp", ",", "VOIDmode", ")", ")", "{", "if", "(", "op0", "==", "const0_rtx", ")", "{", "op0", "=", "op1", ";", "op1", "=", "const0_rtx", ";", "switch", "(", "code", ")", "{"], "ground_truth": ["case", "LT", ":", "code", "=", "GE", ";", "break", ";"], "File": "xtensa", "Func": "gen_conditional_move", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14375, "Length": 111, "Cover_Rate": 0.4847161572052402, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Expr", ";"], "ground_truth": ["}"], "File": "RISCVMCExpr", "Func": "getSubExpr", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14376, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getMaskedMemoryOpCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Src", ",", "unsigned", "Alignment", ",", "unsigned", "AddressSpace", ")", "{"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "HexagonTargetTransformInfo20", "Func": "getMaskedMemoryOpCost", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14377, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "TSInfo", ";"], "ground_truth": ["}"], "File": "VideoCore4TargetMachine", "Func": "getSelectionDAGInfo", "Target": "VideoCore4", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14378, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "char", "*", "p", ";", "int", "first", "=", "<NUM_LIT>", ";", "if", "(", "live_regs_mask", "&", "(", "<NUM_LIT>", "<<", "SP_REGNUM", ")", ")", "{", "unsigned", "HOST_WIDE_INT", "stack_adjust", ";", "stack_adjust", "=", "offsets", "->", "outgoing_args", "-", "offsets", "->", "saved_regs", ";", "gcc_assert", "(", "stack_adjust", "==", "<NUM_LIT>", "||", "stack_adjust", "==", "<NUM_LIT>", ")", ";", "if", "(", "stack_adjust", "&&", "arm_arch5t", "&&", "TARGET_ARM", ")", "sprintf", "(", "instr", ",", "<STR_LIT>", ",", "conditional", ")", ";", "else", "{", "if", "(", "stack_adjust", ")", "live_regs_mask", "|=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "sprintf", "(", "instr", ",", "<STR_LIT>", ",", "conditional", ")", ";", "}", "}", "else", "if", "(", "IS_INTERRUPT", "(", "func_type", ")", ")", "sprintf", "(", "instr", ",", "<STR_LIT>", ",", "conditional", ")", ";", "else", "sprintf", "(", "instr", ",", "<STR_LIT>", ",", "conditional", ")", ";", "p", "=", "instr", "+", "strlen", "(", "instr", ")", ";", "for", "(", "reg", "=", "<NUM_LIT>", ";", "reg", "<=", "SP_REGNUM", ";", "reg", "++", ")", "if", "(", "live_regs_mask", "&", "(", "<NUM_LIT>", "<<", "reg", ")", ")", "{", "int", "l", "=", "strlen", "(", "reg_names", "[", "reg", "]", ")", ";", "if", "(", "first", ")", "first", "=", "<NUM_LIT>", ";", "else", "{", "memcpy", "(", "p", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "p", "+=", "<NUM_LIT>", ";", "}", "memcpy", "(", "p", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "memcpy", "(", "p", "+", "<NUM_LIT>", ",", "reg_names", "[", "reg", "]", ",", "l", ")", ";", "p", "+=", "l", "+", "<NUM_LIT>", ";", "}", "if", "(", "live_regs_mask", "&", "(", "<NUM_LIT>", "<<", "LR_REGNUM", ")", ")", "{", "sprintf", "(", "p", ",", "<STR_LIT>", ",", "first", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "return_reg", ")", ";", "if", "(", "IS_INTERRUPT", "(", "func_type", ")", ")", "strcat", "(", "p", ",", "<STR_LIT>", ")", ";", "}", "else", "strcpy", "(", "p", ",", "<STR_LIT>", ")", ";", "}", "output_asm_insn", "(", "instr", ",", "&", "operand", ")", ";", "if", "(", "really_return", "&&", "func_type", "!=", "ARM_FT_INTERWORKED", "&&", "(", "live_regs_mask", "&", "(", "<NUM_LIT>", "<<", "LR_REGNUM", ")", ")", "!=", "<NUM_LIT>", ")", "{", "return", "<STR_LIT>", ";", "}", "}", "if", "(", "really_return", ")", "{", "switch", "(", "(", "int", ")", "ARM_FUNC_TYPE", "(", "func_type", ")", ")", "{", "case", "ARM_FT_ISR", ":", "case", "ARM_FT_FIQ", ":", "sprintf", "(", "instr", ",", "<STR_LIT>", ",", "conditional", ")", ";", "break", ";", "case", "ARM_FT_INTERWORKED", ":", "gcc_assert", "(", "arm_arch5t", "||", "arm_arch4t", ")", ";", "sprintf", "(", "instr", ",", "<STR_LIT>", ",", "conditional", ")", ";", "break", ";", "case", "ARM_FT_EXCEPTION", ":", "sprintf", "(", "instr", ",", "<STR_LIT>", ",", "conditional", ")", ";", "break", ";", "default", ":", "if", "(", "IS_CMSE_ENTRY", "(", "func_type", ")", ")", "{", "if", "(", "!", "TARGET_HAVE_FPCXT_CMSE", ")", "{", "if", "(", "TARGET_INT_SIMD", ")", "snprintf", "(", "instr", ",", "sizeof", "(", "instr", ")", ",", "<STR_LIT>", ",", "conditional", ")", ";", "else", "snprintf", "(", "instr", ",", "sizeof", "(", "instr", ")", ",", "<STR_LIT>", ",", "conditional", ")", ";", "output_asm_insn", "(", "instr", ",", "&", "operand", ")", ";", "if", "(", "TARGET_HARD_FLOAT", ")", "{", "output_asm_insn", "(", "<STR_LIT>", ",", "&", "operand", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "&", "operand", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "&", "operand", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "&", "operand", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "&", "operand", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "&", "operand", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "&", "operand", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "&", "operand", ")", ";", "}", "}", "snprintf", "(", "instr", ",", "sizeof", "(", "instr", ")", ",", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["else", "if", "(", "arm_arch5t", "||", "arm_arch4t", ")", "sprintf", "(", "instr", ",", "<STR_LIT>", ",", "conditional", ")", ";"], "File": "arm", "Func": "output_return_instruction", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14379, "Length": 519, "Cover_Rate": 0.5824915824915825, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isConstantSplat", "(", "SDValue", "Op", ",", "APInt", "&", "SplatVal", ")", "{", "APInt", "UndefElts", ";", "SmallVector", "<", "APInt", ",", "<NUM_LIT>", ">", "EltBits", ";", "if", "(", "getTargetConstantBitsFromNode", "(", "Op", ",", "Op", ".", "getScalarValueSizeInBits", "(", ")", ",", "UndefElts", ",", "EltBits", ",", "true", ",", "false", ")", ")", "{", "int", "SplatIndex", "=", "-", "<NUM_LIT>", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "EltBits", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "UndefElts", "[", "i", "]", ")", "continue", ";"], "ground_truth": ["if", "(", "<NUM_LIT>", "<=", "SplatIndex", "&&", "EltBits", "[", "i", "]", "!=", "EltBits", "[", "SplatIndex", "]", ")", "{"], "File": "X86ISelLowering (2)6", "Func": "isConstantSplat", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14380, "Length": 99, "Cover_Rate": 0.7333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "ShOp", "=", "<STR_LIT>", ";", "return", "(", "imm5", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "imm5", ")", ";", "case", "<NUM_LIT>", ":", "ShOp", "=", "(", "imm5", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "return", "(", "imm5", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "imm5", ")", ";"], "ground_truth": ["}"], "File": "ThumbDisassemblerCore", "Func": "decodeImmShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14381, "Length": 45, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "ix86_check_avx_upper_register", "(", "const_rtx", "exp", ")", "{", "if", "(", "SUBREG_P", "(", "exp", ")", ")", "exp", "=", "SUBREG_REG", "(", "exp", ")", ";", "return", "(", "REG_P", "(", "exp", ")", "&&", "(", "VALID_AVX256_REG_OR_OI_MODE", "(", "GET_MODE", "(", "exp", ")", ")", "||", "VALID_AVX512F_REG_OR_XI_MODE", "(", "GET_MODE", "(", "exp", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "i3867", "Func": "ix86_check_avx_upper_register", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14382, "Length": 49, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "!", "Subtarget", ".", "is64Bit", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "emitReadCycleWidePseudo", "(", "MI", ",", "BB", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "emitSelectPseudo", "(", "MI", ",", "BB", ")", ";", "case", "<STR_LIT>", ":", "return", "emitBuildPairF64Pseudo", "(", "MI", ",", "BB", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "emitSplitF64Pseudo", "(", "MI", ",", "BB", ")", ";"], "File": "RISCVISelLowering42", "Func": "EmitInstrWithCustomInserter", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14383, "Length": 65, "Cover_Rate": 0.5508474576271186, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", ";"], "ground_truth": ["printOperand", "(", "MI", ",", "opNum", "+", "<NUM_LIT>", ",", "O", ")", ";"], "File": "MipsInstPrinter (2)", "Func": "printMemOperandEA", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14384, "Length": 15, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "part", ")", "==", "SET", ")", "RTX_FRAME_RELATED_P", "(", "part", ")", "=", "<NUM_LIT>", ";", "XVECEXP", "(", "note", ",", "<NUM_LIT>", ",", "i", "+", "<NUM_LIT>", ")", "=", "part", ";", "}", "}", "else", "{", "for", "(", "i", "=", "XVECLEN", "(", "x", ",", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "i", "--", ")", "{", "part", "=", "XVECEXP", "(", "x", ",", "<NUM_LIT>", ",", "i", ")", ";", "if", "(", "GET_CODE", "(", "part", ")", "==", "SET", ")", "RTX_FRAME_RELATED_P", "(", "part", ")", "=", "<NUM_LIT>", ";", "}", "}", "}"], "ground_truth": ["else", "if", "(", "GET_CODE", "(", "x", ")", "==", "SET", "&&", "GET_MODE", "(", "SET_DEST", "(", "x", ")", ")", "==", "DImode", ")", "note", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "frame_subreg_note", "(", "x", ",", "<NUM_LIT>", ")", ",", "frame_subreg_note", "(", "x", ",", "UNITS_PER_WORD", ")", ")", ")", ";"], "File": "epiphany", "Func": "frame_insn", "Target": "epiphany", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14385, "Length": 130, "Cover_Rate": 0.429042904290429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "assert", "(", "!", "Subtarget", ".", "is64Bit", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "emitReadCycleWidePseudo", "(", "MI", ",", "BB", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "emitSelectPseudo", "(", "MI", ",", "BB", ")", ";"], "File": "RISCVISelLowering7", "Func": "EmitInstrWithCustomInserter", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14386, "Length": 59, "Cover_Rate": 0.31216931216931215, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NopInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64InstrInfo (2)", "Func": "getNoop", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14387, "Length": 20, "Cover_Rate": 0.6060606060606061, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "LoadLibrary", "(", "file", ")", ";"], "ground_truth": ["}"], "File": "xtensa-dynconfig", "Func": "dlopen", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14388, "Length": 7, "Cover_Rate": 0.3181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_getmant_round_ps", "(", "__m512", "__A", ",", "_MM_MANTISSA_NORM_ENUM", "__B", ",", "_MM_MANTISSA_SIGN_ENUM", "__C", ",", "const", "int", "__R", ")", "{"], "ground_truth": ["return", "(", "__m512", ")", "__builtin_ia32_getmantps512_mask", "(", "(", "__v16sf", ")", "__A", ",", "(", "__C", "<<", "<NUM_LIT>", ")", "|", "__B", ",", "_mm512_undefined_ps", "(", ")", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ",", "__R", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_getmant_round_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14389, "Length": 61, "Cover_Rate": 0.9838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "memOpsHaveSameBasePtr", "(", "FirstLdSt", ",", "BaseOps1", ",", "SecondLdSt", ",", "BaseOps2", ")", ")", "return", "false", ";", "const", "MachineOperand", "*", "FirstDst", "=", "nullptr", ";", "const", "MachineOperand", "*", "SecondDst", "=", "nullptr", ";", "if", "(", "(", "isMUBUF", "(", "FirstLdSt", ")", "&&", "isMUBUF", "(", "SecondLdSt", ")", ")", "||", "(", "isMTBUF", "(", "FirstLdSt", ")", "&&", "isMTBUF", "(", "SecondLdSt", ")", ")", "||", "(", "isFLAT", "(", "FirstLdSt", ")", "&&", "isFLAT", "(", "SecondLdSt", ")", ")", ")", "{", "const", "unsigned", "MaxGlobalLoadCluster", "=", "<NUM_LIT>", ";", "if", "(", "NumLoads", ">", "MaxGlobalLoadCluster", ")", "return", "false", ";", "FirstDst", "=", "getNamedOperand", "(", "FirstLdSt", ",", "<STR_LIT>", "::", "vdata", ")", ";", "if", "(", "!", "FirstDst", ")", "FirstDst", "=", "getNamedOperand", "(", "FirstLdSt", ",", "<STR_LIT>", "::", "vdst", ")", ";", "SecondDst", "=", "getNamedOperand", "(", "SecondLdSt", ",", "<STR_LIT>", "::", "vdata", ")", ";", "if", "(", "!", "SecondDst", ")", "SecondDst", "=", "getNamedOperand", "(", "SecondLdSt", ",", "<STR_LIT>", "::", "vdst", ")", ";", "}", "else", "if", "(", "isSMRD", "(", "FirstLdSt", ")", "&&", "isSMRD", "(", "SecondLdSt", ")", ")", "{"], "ground_truth": ["FirstDst", "=", "getNamedOperand", "(", "FirstLdSt", ",", "<STR_LIT>", "::", "sdst", ")", ";"], "File": "SIInstrInfo46", "Func": "shouldClusterMemOps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14390, "Length": 165, "Cover_Rate": 0.4094292803970223, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "if", "(", "(", "Reg", "==", "<STR_LIT>", "||", "Reg", "==", "<STR_LIT>", ")", "&&", "MustSaveTOC", ")", "continue", ";", "if", "(", "isCalleeSavedCR", "(", "Reg", ")", "&&", "!", "Subtarget", ".", "is32BitELFABI", "(", ")", ")", "continue", ";", "if", "(", "Reg", "==", "<STR_LIT>", ")", "{", "CR2Spilled", "=", "true", ";", "CSIIndex", "=", "i", ";", "continue", ";", "}", "else", "if", "(", "Reg", "==", "<STR_LIT>", ")", "{", "CR3Spilled", "=", "true", ";", "continue", ";", "}", "else", "if", "(", "Reg", "==", "<STR_LIT>", ")", "{", "CR4Spilled", "=", "true", ";", "continue", ";", "}", "else", "{", "if", "(", "CR2Spilled", "||", "CR3Spilled", "||", "CR4Spilled", ")", "{", "bool", "is31", "=", "needsFP", "(", "*", "MF", ")", ";", "restoreCRs", "(", "is31", ",", "CR2Spilled", ",", "CR3Spilled", ",", "CR4Spilled", ",", "MBB", ",", "I", ",", "CSI", ",", "CSIIndex", ")", ";", "CR2Spilled", "=", "CR3Spilled", "=", "CR4Spilled", "=", "false", ";", "}", "if", "(", "CSI", "[", "i", "]", ".", "isSpilledToReg", "(", ")", ")", "{", "DebugLoc", "DL", ";", "NumPEReloadVSR", "++", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "CSI", "[", "i", "]", ".", "getDstReg", "(", ")", ",", "getKillRegState", "(", "true", ")", ")", ";", "}", "else", "{", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "if", "(", "Subtarget", ".", "needsSwapsForVSXMemOps", "(", ")", "&&", "!", "MF", "->", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "NoUnwind", ")", ")", "TII", ".", "loadRegFromStackSlotNoUpd", "(", "MBB", ",", "I", ",", "Reg", ",", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";", "else", "TII", ".", "loadRegFromStackSlot", "(", "MBB", ",", "I", ",", "Reg", ",", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";", "assert", "(", "I", "!=", "MBB", ".", "begin", "(", ")", "&&", "<STR_LIT>", ")", ";", "}", "}", "if", "(", "AtStart", ")", "I", "=", "MBB", ".", "begin", "(", ")", ";", "else", "{", "I", "=", "BeforeI", ";", "++", "I", ";", "}", "}", "if", "(", "CR2Spilled", "||", "CR3Spilled", "||", "CR4Spilled", ")", "{", "assert", "(", "Subtarget", ".", "is32BitELFABI", "(", ")", "&&", "<STR_LIT>", ")", ";", "bool", "is31", "=", "needsFP", "(", "*", "MF", ")", ";", "restoreCRs", "(", "is31", ",", "CR2Spilled", ",", "CR3Spilled", ",", "CR4Spilled", ",", "MBB", ",", "I", ",", "CSI", ",", "CSIIndex", ")", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "PPCFrameLowering40", "Func": "restoreCalleeSavedRegisters", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14391, "Length": 369, "Cover_Rate": 0.7015209125475285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "NonInlineUseOpNo", "=", "-", "<NUM_LIT>", ";", "MachineRegisterInfo", "::", "use_iterator", "NextUse", ";", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "Use", "=", "MRI", "->", "use_begin", "(", "Dst", ".", "getReg", "(", ")", ")", ",", "E", "=", "MRI", "->", "use_end", "(", ")", ";", "Use", "!=", "E", ";", "Use", "=", "NextUse", ")", "{", "NextUse", "=", "std", "::", "next", "(", "Use", ")", ";", "MachineInstr", "*", "UseMI", "=", "Use", "->", "getParent", "(", ")", ";", "unsigned", "OpNo", "=", "Use", ".", "getOperandNo", "(", ")", ";", "if", "(", "OpToFold", ".", "isImm", "(", ")", "&&", "tryConstantFoldOp", "(", "*", "MRI", ",", "TII", ",", "UseMI", ",", "&", "OpToFold", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "UseMI", "<<", "'\\n'", ")", ";", "NextUse", "=", "MRI", "->", "use_begin", "(", "Dst", ".", "getReg", "(", ")", ")", ";", "FoldList", ".", "clear", "(", ")", ";", "continue", ";", "}", "if", "(", "isInlineConstantIfFolded", "(", "TII", ",", "*", "UseMI", ",", "OpNo", ",", "OpToFold", ")", ")", "{", "foldOperand", "(", "OpToFold", ",", "UseMI", ",", "OpNo", ",", "FoldList", ",", "CopiesToReplace", ")", ";", "}", "else", "if", "(", "frameIndexMayFold", "(", "TII", ",", "*", "UseMI", ",", "OpNo", ",", "OpToFold", ")", ")", "{", "foldOperand", "(", "OpToFold", ",", "UseMI", ",", "OpNo", ",", "FoldList", ",", "CopiesToReplace", ")", ";", "}", "else", "{", "if", "(", "++", "NumLiteralUses", "==", "<NUM_LIT>", ")", "{", "NonInlineUse", "=", "&", "*", "Use", ";", "NonInlineUseOpNo", "=", "OpNo", ";", "}", "}", "}"], "ground_truth": ["if", "(", "NumLiteralUses", "==", "<NUM_LIT>", ")", "{"], "File": "SIFoldOperands13", "Func": "foldInstOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14392, "Length": 221, "Cover_Rate": 0.3303437967115097, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Mode", "=", "ANTIDEP_NONE", ";"], "ground_truth": ["return", "hasPostRAScheduler", "(", "OptLevel", ")", ";"], "File": "PatmosSubtarget", "Func": "enablePostRAScheduler", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 14393, "Length": 10, "Cover_Rate": 0.30303030303030304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "WebAssemblyAddMissingPrototypes", "Func": "getPassName", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14394, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "ExtendOp", "=", "is<ISA_LIT>CCUnsigned", "(", "<ISA_LIT>CC", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Op0", "=", "DAG", ".", "getNode", "(", "ExtendOp", ",", "dl", ",", "<STR_LIT>", ",", "Op0", ")", ";", "Op1", "=", "DAG", ".", "getNode", "(", "ExtendOp", ",", "dl", ",", "<STR_LIT>", ",", "Op1", ")", ";", "}", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "Op0", ".", "getValueType", "(", ")", ",", "<STR_LIT>", ")", ";", "SDValue", "Sub", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "Op0", ",", "Op1", ")", ";", "return", "SDValue", "(", "Sub", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op0", ",", "Op1", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)3", "Func": "EmitCmp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14395, "Length": 107, "Cover_Rate": 0.3807829181494662, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>BasicMCBuilder", "(", "<ISA_LIT>BasicMCBuilder", "&", "B", ")", ":", "Opcode", "(", "B", ".", "Opcode", ")", ",", "Format", "(", "B", ".", "Format", ")", ",", "NumOps", "(", "B", ".", "NumOps", ")", ",", "Disasm", "(", "B", ".", "Disasm", ")", ",", "SP", "(", "B", ".", "SP", ")", "{"], "ground_truth": ["Err", "=", "<NUM_LIT>", ";"], "File": "ARMDisassemblerCore", "Func": "ARMBasicMCBuilder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14396, "Length": 46, "Cover_Rate": 0.9787234042553191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "poly64x2_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vreinterpretq_p64_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14397, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "mode", "==", "SImode", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "max", "&&", "operator", "&&", "GET_CODE", "(", "x", ")", "==", "CONST_INT", ")", "{", "if", "(", "unsigned_condition", "(", "operator", ")", "!=", "operator", ")", "max", ">>=", "<NUM_LIT>", ";", "if", "(", "max", "!=", "(", "INTVAL", "(", "x", ")", "&", "max", ")", "&&", "INTVAL", "(", "x", ")", "!=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "}"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "avr3", "Func": "avr_simplify_comparison_p", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14398, "Length": 63, "Cover_Rate": 0.6631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isImmSExti64i8", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";"], "ground_truth": ["const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "File": "X86AsmParser (2)2", "Func": "isImmSExti64i8", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14399, "Length": 31, "Cover_Rate": 0.62, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "createX87FPRegKillInserterPass", "(", ")", "{", "return", "new", "FPRegKiller", "(", ")", ";"], "ground_truth": ["}"], "File": "X86FloatingPointRegKill", "Func": "createX87FPRegKillInserterPass", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14400, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MemberType", "=", "Members", "[", "Loc", "]", ".", "Type", ";", "MemberOffset", "=", "HasBitField", "?", "Members", "[", "Loc", "]", ".", "Offset", "&", "<NUM_LIT>", ":", "Members", "[", "Loc", "]", ".", "Offset", ";"], "ground_truth": ["}"], "File": "BTFDebug30", "Func": "getMemberInfo", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14401, "Length": 30, "Cover_Rate": 0.6382978723404256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>DAGToDAGISel", "(", "<ISA_LIT>TargetMachine", "&", "tm", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "SelectionDAGISel", "(", "tm", ",", "OL", ")", ",", "Subtarget", "(", "tm", ".", "getSubtarget", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "TPCISelDAGToDAG", "Func": "TPCDAGToDAGISel", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14402, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cmpneq_ps", "(", "__m128", "__A", ",", "__m128", "__B", ")", "{", "return", "(", "__m128", ")", "__builtin_ia32_cmpneqps", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin", "Func": "_mm_cmpneq_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14403, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "castRequiresQueuePtr", "(", "const", "AddrSpaceCastInst", "*", "ASC", ",", "const", "<ISA_LIT>AS", "&", "AS", ")", "{", "return", "castRequiresQueuePtr", "(", "ASC", "->", "getSrcAddressSpace", "(", ")", ",", "AS", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateKernelFeatures20", "Func": "castRequiresQueuePtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14404, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "stackSlotSize", "(", ")", "{"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "XCoreFrameInfo", "Func": "stackSlotSize", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14405, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "*", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "override", "{"], "ground_truth": ["return", "&", "Subtarget", ";"], "File": "AAPTargetMachine", "Func": "getSubtargetImpl", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14406, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getExclusiveOperation", "(", "Size", ",", "Ord", ",", "isThumb2", ",", "ldrOpc", ",", "strOpc", ")", ";", "MachineBasicBlock", "*", "loopMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loopMBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "isThumb2", "?", "(", "const", "TargetRegisterClass", "*", ")", "&", "<STR_LIT>", ":", "(", "const", "TargetRegisterClass", "*", ")", "&", "<STR_LIT>", ";", "unsigned", "scratch", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "unsigned", "scratch2", "=", "(", "!", "BinOpcode", ")", "?", "incr", ":", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "BB", "=", "loopMBB", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ldrOpc", ")", ",", "dest", ")", ".", "addReg", "(", "ptr", ")", ";", "if", "(", "ldrOpc", "==", "<STR_LIT>", ")", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "if", "(", "BinOpcode", ")", "{", "if", "(", "BinOpcode", "==", "<STR_LIT>", "||", "BinOpcode", "==", "<STR_LIT>", ")", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "scratch2", ")", ".", "addReg", "(", "incr", ")", ".", "addReg", "(", "dest", ")", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "else", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "scratch2", ")", ".", "addReg", "(", "dest", ")", ".", "addReg", "(", "incr", ")", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "}", "MIB", "=", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "strOpc", ")", ",", "scratch", ")", ".", "addReg", "(", "scratch2", ")", ".", "addReg", "(", "ptr", ")", ";", "if", "(", "strOpc", "==", "<STR_LIT>", ")", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addReg", "(", "scratch", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "loopMBB", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "BB", "->", "addSuccessor", "(", "exitMBB", ")", ";"], "ground_truth": ["BB", "=", "exitMBB", ";"], "File": "ARMISelLowering126", "Func": "EmitAtomicBinary", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14407, "Length": 407, "Cover_Rate": 0.6280864197530864, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Valid", "=", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "v", ")", "||", "v", "==", "-", "<NUM_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Valid", "=", "isUInt", "<", "<NUM_LIT>", ">", "(", "v", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Valid", "=", "(", "v", "==", "<NUM_LIT>", ")", ";", "break", ";", "}", "if", "(", "!", "Valid", ")", "return", "false", ";", "}", "unsigned", "cmpReg1", ",", "cmpOp2", "=", "<NUM_LIT>", ";", "cmpReg1", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "secondReg", ")", "{", "cmpOp2", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "cmpReg1", "==", "cmpOp2", ")", "return", "false", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "secondReg", "&&", "!", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "cmpOp2", ")", ")", "{", "MachineInstr", "*", "def", "=", "MRI", ".", "getVRegDef", "(", "cmpOp2", ")", ";", "if", "(", "def", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "COPY", ")", "return", "false", ";", "}", "}", "++", "II", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "localII", "=", "II", ";", "localII", "!=", "end", ";", "++", "localII", ")", "{", "if", "(", "localII", "->", "isDebugValue", "(", ")", ")", "continue", ";", "if", "(", "!", "commonChecksToProhibitNewValueJump", "(", "optLocation", ",", "localII", ")", ")", "return", "false", ";", "if", "(", "localII", "->", "modifiesRegister", "(", "pReg", ",", "TRI", ")", "||", "localII", "->", "readsRegister", "(", "pReg", ",", "TRI", ")", ")", "return", "false", ";", "if", "(", "localII", "->", "modifiesRegister", "(", "cmpReg1", ",", "TRI", ")", "||", "(", "secondReg", "&&", "localII", "->", "modifiesRegister", "(", "cmpOp2", ",", "TRI", ")", ")", ")", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "HexagonNewValueJump11", "Func": "canCompareBeNewValueJump", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14408, "Length": 265, "Cover_Rate": 0.7240437158469946, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "MII", ")", ":", "InstrInfo", "(", "MII", ")", "{"], "ground_truth": ["}"], "File": "LC2200MCCodeEmitter", "Func": "LC2200MCCodeEmitter", "Target": "LC2200", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14409, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fpu_name", "=", "(", "ptr", "->", "x_arm_fpu_index", "==", "TARGET_FPU_auto", "?", "<STR_LIT>", ":", "all_fpus", "[", "ptr", "->", "x_arm_fpu_index", "]", ".", "name", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "indent", ",", "<STR_LIT>", ",", "TARGET_THUMB2_P", "(", "flags", ")", "?", "<STR_LIT>", ":"], "ground_truth": ["TARGET_THUMB_P", "(", "flags", ")", "?", "<STR_LIT>", ":"], "File": "arm6", "Func": "arm_option_print", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14410, "Length": 45, "Cover_Rate": 0.4945054945054945, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "vector", "unsigned", "int", "vec_vsubuws", "(", "vector", "unsigned", "int", "a1", ",", "vector", "unsigned", "int", "a2", ")", "{", "return", "(", "vector", "unsigned", "int", ")", "__builtin_altivec_vsubuws", "(", "(", "vector", "signed", "int", ")", "a1", ",", "(", "vector", "signed", "int", ")", "a2", ")", ";"], "ground_truth": ["}"], "File": "altivec4", "Func": "vec_vsubuws", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14411, "Length": 41, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "Naked", ")", ")", "return", "false", ";", "return", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", "&&", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", "->", "hasFastCall", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "PPCFrameLowering2", "Func": "needsFP", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14412, "Length": 72, "Cover_Rate": 0.7578947368421053, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AnnotateUniformValues", "::", "isClobberedInFunction", "(", "LoadInst", "*", "Load", ")", "{", "SetVector", "<", "BasicBlock", "*", ">", "Checklist", ";", "BasicBlock", "*", "Start", "=", "Load", "->", "getParent", "(", ")", ";", "Checklist", ".", "insert", "(", "Start", ")", ";", "const", "Value", "*", "Ptr", "=", "Load", "->", "getPointerOperand", "(", ")", ";", "const", "Loop", "*", "L", "=", "LI", "->", "getLoopFor", "(", "Start", ")", ";", "if", "(", "L", ")", "{", "const", "Loop", "*", "P", "=", "L", ";", "do", "{", "L", "=", "P", ";", "P", "=", "P", "->", "getParentLoop", "(", ")", ";", "}", "while", "(", "P", ")", ";", "Checklist", ".", "insert", "(", "L", "->", "block_begin", "(", ")", ",", "L", "->", "block_end", "(", ")", ")", ";", "Start", "=", "L", "->", "getHeader", "(", ")", ";", "}", "DFS", "(", "Start", ",", "Checklist", ")", ";", "for", "(", "auto", "&", "BB", ":", "Checklist", ")", "{", "BasicBlock", "::", "iterator", "StartIt", "=", "(", "!", "L", "&&", "(", "BB", "==", "Load", "->", "getParent", "(", ")", ")", ")", "?", "BasicBlock", "::", "iterator", "(", "Load", ")", ":", "BB", "->", "end", "(", ")", ";", "if", "(", "MDR", "->", "getPointerDependencyFrom", "(", "MemoryLocation", "(", "Ptr", ")", ",", "true", ",", "StartIt", ",", "BB", ",", "Load", ")", ".", "isClobber", "(", ")", ")", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateUniformValues5", "Func": "isClobberedInFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14413, "Length": 196, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MachineInstr", "*", "getContinueInstr", "(", "MachineBasicBlock", "*", "blk", ")", "{", "MachineBasicBlock", "::", "reverse_iterator", "iter", "=", "blk", "->", "rbegin", "(", ")", ";", "if", "(", "iter", "!=", "blk", "->", "rend", "(", ")", ")", "{", "MachineInstr", "*", "instr", "=", "&", "(", "*", "iter", ")", ";", "if", "(", "instr", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "CONTINUE", ")", "{", "return", "instr", ";", "}", "}", "return", "NULL", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer16", "Func": "getContinueInstr", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14414, "Length": 64, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasFP64Denormals", "(", "const", "Function", "&", "F", ")", "const", "{", "return", "FP64FP16Denormals", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget109", "Func": "hasFP64Denormals", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14415, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "DataLayout", "&", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "return", "MF", ".", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "Twine", "(", "DL", ".", "getPrivateGlobalPrefix", "(", ")", ")", "+", "Twine", "(", "MF", ".", "getFunctionNumber", "(", ")", ")", "+", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "PPCMachineFunctionInfo14", "Func": "getPICOffsetSymbol", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14416, "Length": 42, "Cover_Rate": 0.7777777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>BaseInstrInfo", "::", "isLoadFromStackSlotPostFE", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "SmallVector", "<", "const", "MachineMemOperand", "*", ",", "<NUM_LIT>", ">", "Accesses", ";", "if", "(", "MI", ".", "mayLoad", "(", ")", "&&", "hasLoadFromStackSlot", "(", "MI", ",", "Accesses", ")", "&&", "Accesses", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "FrameIndex", "=", "cast", "<", "FixedStackPseudoSourceValue", ">", "(", "Accesses", ".", "front", "(", ")", "->", "getPseudoValue", "(", ")", ")", "->", "getFrameIndex", "(", ")", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMBaseInstrInfo10", "Func": "isLoadFromStackSlotPostFE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14417, "Length": 79, "Cover_Rate": 0.9875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "rl78_option_override", "(", "void", ")", "{", "flag_omit_frame_pointer", "=", "<NUM_LIT>", ";", "flag_no_function_cse", "=", "<NUM_LIT>", ";", "flag_split_wide_types", "=", "<NUM_LIT>", ";", "init_machine_status", "=", "rl78_init_machine_status", ";", "if", "(", "TARGET_ALLREGS", ")", "{", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "fixed_regs", "[", "i", "]", "=", "<NUM_LIT>", ";", "}", "if", "(", "TARGET_ES0", "&&", "strcmp", "(", "lang_hooks", ".", "name", ",", "<STR_LIT>", ")", "&&", "strcmp", "(", "lang_hooks", ".", "name", ",", "<STR_LIT>", ")", "&&", "strcmp", "(", "lang_hooks", ".", "name", ",", "<STR_LIT>", ")", "&&", "strcmp", "(", "lang_hooks", ".", "name", ",", "<STR_LIT>", ")", "&&", "strcmp", "(", "lang_hooks", ".", "name", ",", "<STR_LIT>", ")", ")", "error", "(", "<STR_LIT>", ")", ";", "if", "(", "TARGET_SAVE_MDUC_REGISTERS", "&&", "!", "(", "TARGET_G13", "||", "RL78_MUL_G13", ")", ")", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "switch", "(", "rl78_cpu_type", ")", "{", "case", "CPU_UNINIT", ":"], "ground_truth": ["rl78_cpu_type", "=", "CPU_G14", ";"], "File": "rl784", "Func": "rl78_option_override", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14418, "Length": 136, "Cover_Rate": 0.49454545454545457, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "!", "Found", ")", "{", "std", "::", "string", "name", "=", "PAN", "::", "getUdataSectionName", "(", "UDATASections_", ".", "size", "(", ")", ")", ";", "Found", "=", "get<ISA_LIT>DataSection", "(", "name", ".", "c_str", "(", ")", ",", "UDATA", ")", ";", "}", "Found", "->", "Items", ".", "push_back", "(", "GV", ")", ";"], "ground_truth": ["Found", "->", "setSize", "(", "Found", "->", "getSize", "(", ")", "+", "ValSize", ")", ";"], "File": "PIC16TargetObjectFile3", "Func": "allocateUDATA", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14419, "Length": 59, "Cover_Rate": 0.3072916666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "sm", ")", "{", "case", "PTX_ISA_SM30", ":", "return", "PTX_VERSION_3_0", ";", "case", "PTX_ISA_SM35", ":", "return", "PTX_VERSION_3_1", ";", "case", "PTX_ISA_SM53", ":", "return", "PTX_VERSION_4_2", ";", "case", "PTX_ISA_SM70", ":", "return", "PTX_VERSION_6_0", ";", "case", "PTX_ISA_SM75", ":", "return", "PTX_VERSION_6_3", ";", "case", "PTX_ISA_SM80", ":", "return", "PTX_VERSION_7_0", ";", "default", ":"], "ground_truth": ["gcc_unreachable", "(", ")", ";"], "File": "nvptx", "Func": "first_ptx_version_supporting_sm", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 14420, "Length": 47, "Cover_Rate": 0.7966101694915254, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NextReg", ",", "NextRegNum", ",", "NextRegWidth", ";", "if", "(", "!", "Parse<ISA_LIT>Register", "(", "NextRegKind", ",", "NextReg", ",", "NextRegNum", ",", "NextRegWidth", ",", "Tokens", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "NextRegWidth", "!=", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "if", "(", "NextRegKind", "!=", "RegKind", ")", "return", "<STR_LIT>", ";", "if", "(", "!", "AddNextRegisterToList", "(", "Reg", ",", "RegWidth", ",", "RegKind", ",", "NextReg", ")", ")", "return", "<STR_LIT>", ";", "}", "if", "(", "!", "trySkipToken", "(", "AsmToken", "::", "RBrac", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "isRegularReg", "(", "RegKind", ")", ")", "Reg", "=", "getRegularReg", "(", "RegKind", ",", "RegNum", ",", "RegWidth", ")", ";"], "ground_truth": ["return", "Reg", ";"], "File": "AMDGPUAsmParser2", "Func": "ParseRegList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14421, "Length": 96, "Cover_Rate": 0.4824120603015075, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "k_PostIndexRegister", "&&", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "PostIdxReg", ".", "RegNum", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "isPostIdxRegShifted", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14422, "Length": 18, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_abs_epi8", "(", "__m128i", "__A", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "vec_abs", "(", "(", "__v16qi", ")", "__A", ")", ";"], "File": "tmmintrin", "Func": "_mm_abs_epi8", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14423, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "ResultReg", "==", "<NUM_LIT>", ")", "ResultReg", "=", "createResultReg", "(", "UseRC", ")", ";", "if", "(", "Addr", ".", "BaseType", "==", "Address", "::", "FrameIndexBase", ")", "{", "if", "(", "Is32VSXLoad", "||", "Is64VSXLoad", ")", "return", "false", ";", "MachineMemOperand", "*", "MMO", "=", "FuncInfo", ".", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "FuncInfo", ".", "MF", ",", "Addr", ".", "Base", ".", "FI", ",", "Addr", ".", "Offset", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "Addr", ".", "Base", ".", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "Addr", ".", "Base", ".", "FI", ")", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addImm", "(", "Addr", ".", "Offset", ")", ".", "addFrameIndex", "(", "Addr", ".", "Base", ".", "FI", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "UseOffset", ")", "{", "if", "(", "Is32VSXLoad", "||", "Is64VSXLoad", ")", "return", "false", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addImm", "(", "Addr", ".", "Offset", ")", ".", "addReg", "(", "Addr", ".", "Base", ".", "Reg", ")", ";", "}", "else", "{", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";"], "File": "PPCFastISel4", "Func": "PPCEmitLoad", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14424, "Length": 295, "Cover_Rate": 0.3426248548199768, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "if", "(", "MaskTy", "==", "<STR_LIT>", "&&", "VT", "==", "<STR_LIT>", "&&", "(", "Subtarget", "->", "hasAVX2", "(", ")", "||", "Subtarget", "->", "hasAVX", "(", ")", ")", ")", "{", "Mask", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Mask", ")", ";", "DCI", ".", "AddToWorklist", "(", "Mask", ".", "getNode", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "dl", ",", "VT", ",", "Mask", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "X86ParabixISelLowering", "Func": "PXPerformVSELECTCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14425, "Length": 92, "Cover_Rate": 0.416289592760181, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IterationCountDCE", "(", "LoLoop", ")", ";", "MachineBasicBlock", "::", "iterator", "InsertPt", "=", "LoLoop", ".", "StartInsertPt", ";", "MachineInstr", "*", "Start", "=", "LoLoop", ".", "Start", ";", "MachineBasicBlock", "*", "MBB", "=", "LoLoop", ".", "StartInsertBB", ";", "unsigned", "Opc", "=", "LoLoop", ".", "getStartOpcode", "(", ")", ";", "MachineOperand", "&", "Count", "=", "LoLoop", ".", "getLoopStartOperand", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPt", ",", "Start", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ";"], "ground_truth": ["MIB", ".", "addDef", "(", "<STR_LIT>", ")", ";"], "File": "ARMLowOverheadLoops13", "Func": "ExpandLoopStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14426, "Length": 80, "Cover_Rate": 0.5128205128205128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "MipsISelLowering115", "Func": "LowerGlobalTLSAddress", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14427, "Length": 11, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "++", "NumLocalDynamics", ";"], "ground_truth": ["}"], "File": "X86MachineFunctionInfo (2)", "Func": "incNumLocalDynamicTLSAccesses", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14428, "Length": 4, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "*", "get<ISA_LIT>TargetMachine", "(", ")", ".", "getSubtargetImpl", "(", ")", ";"], "ground_truth": ["}"], "File": "M680x0TargetMachine", "Func": "getM680x0Subtarget", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14429, "Length": 11, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "mcii", ",", "const", "MCRegisterInfo", "&", "mri", ",", "MCContext", "&", "ctx", ")", ":", "MCII", "(", "mcii", ")", ",", "MRI", "(", "mri", ")", ",", "Ctx", "(", "ctx", ")", "{"], "ground_truth": ["}"], "File": "SIMCCodeEmitter1", "Func": "SIMCCodeEmitter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14430, "Length": 33, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "sinkMBB", "->", "splice", "(", "sinkMBB", "->", "begin", "(", ")", ",", "MBB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "MBB", "->", "end", "(", ")", ")", ";", "sinkMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "MBB", ")", ";", "BuildMI", "(", "thisMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "sinkMBB", ")", ";", "thisMBB", "->", "addSuccessor", "(", "mainMBB", ")", ";", "thisMBB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "BuildMI", "(", "mainMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";", "mainMBB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "sinkMBB", "->", "addLiveIn", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "sinkMBB", ",", "sinkMBB", "->", "begin", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "sinkMBB", ";"], "File": "X86ISelLowering (2)3", "Func": "EmitXBegin", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14431, "Length": 155, "Cover_Rate": 0.5677655677655677, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcmulq_rot180_m_f16", "(", "float16x8_t", "__inactive", ",", "float16x8_t", "__a", ",", "float16x8_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vcmulq_rot180_m_fv8hf", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcmulq_rot180_m_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14432, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vdup_laneq_s64", "(", "int64x2_t", "__a", ",", "const", "int", "__b", ")", "{"], "ground_truth": ["return", "__aarch64_vdup_laneq_s64", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon2_vdup_laneq_s64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14433, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "<ISA_LIT>SelectionDAGInfo", "*", "getSelectionDAGInfo", "(", ")", "const", "{"], "ground_truth": ["return", "&", "TSInfo", ";"], "File": "MBlazeTargetMachine1", "Func": "getSelectionDAGInfo", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14434, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "sysctl", "(", "l1_line_name", ",", "<NUM_LIT>", ",", "&", "l1_line", ",", "&", "len", ",", "NULL", ",", "<NUM_LIT>", ")", ";", "sysctl", "(", "l2_size_name", ",", "<NUM_LIT>", ",", "&", "l2_sizekb", ",", "&", "len", ",", "NULL", ",", "<NUM_LIT>", ")", ";", "l1_assoc", "=", "<NUM_LIT>", ";"], "ground_truth": ["return", "describe_cache", "(", "l1_sizekb", "/", "<NUM_LIT>", ",", "l1_line", ",", "l1_assoc", ",", "l2_sizekb", "/", "<NUM_LIT>", ")", ";"], "File": "driver-rs6000", "Func": "detect_caches_darwin", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14435, "Length": 54, "Cover_Rate": 0.40601503759398494, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "Expr", "=", "Fixup", ".", "getValue", "(", ")", ";", "unsigned", "Kind", "=", "Fixup", ".", "getTargetKind", "(", ")", ";", "if", "(", "Kind", ">=", "FirstLiteralRelocationKind", ")", "return", "Kind", "-", "FirstLiteralRelocationKind", ";", "if", "(", "IsPCRel", ")", "{", "switch", "(", "Kind", ")", "{", "default", ":", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "ELF", "::", "R_<ISA_LIT>_NONE", ";", "case", "FK_Data_4", ":", "case", "FK_PCRel_4", ":", "return", "ELF", "::", "R_<ISA_LIT>_32_PCREL", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_PCREL_HI20", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_PCREL_LO12_I", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_PCREL_LO12_S", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_GOT_HI20", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_TLS_GOT_HI20", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_TLS_GD_HI20", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_JAL", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_BRANCH", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_RVC_JUMP", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_RVC_BRANCH", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_CALL", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_CALL_PLT", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_CHERI_CAPTAB_PCREL_HI20", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_CHERI_TLS_IE_CAPTAB_PCREL_HI20", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_CHERI_TLS_GD_CAPTAB_PCREL_HI20", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_CHERI_CJAL", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_CHERI_CCALL", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_CHERI_RVC_CJUMP", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_ADD8", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_SUB8", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_ADD16", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_SUB16", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_ADD32", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_SUB32", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_ADD64", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_SUB64", ";", "}", "}", "switch", "(", "Kind", ")", "{", "default", ":", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "ELF", "::", "R_<ISA_LIT>_NONE", ";", "case", "FK_Data_1", ":", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "ELF", "::", "R_<ISA_LIT>_NONE", ";", "case", "FK_Data_2", ":", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "ELF", "::", "R_<ISA_LIT>_NONE", ";", "case", "FK_Data_4", ":", "if", "(", "Expr", "->", "getKind", "(", ")", "==", "MCExpr", "::", "Target", "&&", "cast", "<", "<ISA_LIT>MCExpr", ">", "(", "Expr", ")", "->", "getKind", "(", ")", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_32_PCREL", ")", "return", "ELF", "::", "R_<ISA_LIT>_32_PCREL", ";", "return", "ELF", "::", "R_<ISA_LIT>_32", ";", "case", "FK_Data_8", ":", "return", "ELF", "::", "R_<ISA_LIT>_64", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_HI20", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_LO12_I", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_LO12_S", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_TPREL_HI20", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_TPREL_LO12_I", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_TPREL_LO12_S", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_TPREL_ADD", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "ELF", "::", "R_<ISA_LIT>_RELAX", ";"], "File": "RISCVELFObjectWriter11", "Func": "getRelocType", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14436, "Length": 462, "Cover_Rate": 0.6452513966480447, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCExpr", "::", "AddValueSymbols", "(", "MCAssembler", "*", "Asm", ")", "const", "{", "AddValueSymbolsImpl", "(", "getSubExpr", "(", ")", ",", "Asm", ")", ";"], "ground_truth": ["}"], "File": "MipsMCExpr14", "Func": "AddValueSymbols", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14437, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask16", ")", "__builtin_ia32_pcmpgtd512_mask", "(", "(", "__v16si", ")", "__A", ",", "(", "__v16si", ")", "__B", ",", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_mask_cmpgt_epi32_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14438, "Length": 20, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isToken", "(", "Kind", ")", ")", "{", "lex", "(", ")", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUAsmParser1", "Func": "trySkipToken", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14439, "Length": 19, "Cover_Rate": 0.59375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "const", "Function", "*", "F", "=", "nullptr", ";", "if", "(", "const", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "G", "->", "getGlobal", "(", ")", ";", "F", "=", "cast", "<", "Function", ">", "(", "GV", ")", ";", "Callee", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "}", "else", "if", "(", "const", "ExternalSymbolSDNode", "*", "ES", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", "{", "Callee", "=", "DAG", ".", "getTargetExternalSymbol", "(", "ES", "->", "getSymbol", "(", ")", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "}", "analyzeArguments", "(", "&", "CLI", ",", "F", ",", "&", "DAG", ".", "getDataLayout", "(", ")", ",", "&", "Outs", ",", "<NUM_LIT>", ",", "CallConv", ",", "ArgLocs", ",", "CCInfo", ",", "true", ",", "isVarArg", ")", ";", "unsigned", "NumBytes", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "Chain", "=", "DAG", ".", "getCALLSEQ_START", "(", "Chain", ",", "NumBytes", ",", "<NUM_LIT>", ",", "DL", ")", ";", "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "SDValue", ">", ",", "<NUM_LIT>", ">", "RegsToPass", ";", "unsigned", "AI", ",", "AE", ";", "bool", "HasStackArgs", "=", "false", ";", "for", "(", "AI", "=", "<NUM_LIT>", ",", "AE", "=", "ArgLocs", ".", "size", "(", ")", ";", "AI", "!=", "AE", ";", "++", "AI", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "AI", "]", ";", "EVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "SDValue", "Arg", "=", "OutVals", "[", "AI", "]", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "RegVT", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "RegVT", ",", "Arg", ")", ";", "break", ";"], "ground_truth": ["case", "CCValAssign", "::", "AExt", ":"], "File": "SNESISelLowering", "Func": "LowerCall", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14440, "Length": 327, "Cover_Rate": 0.331306990881459, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FrameLowering", "(", ")", ":", "TargetFrameLowering", "(", "StackGrowsDown", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "JVMFrameLowering", "Func": "JVMFrameLowering", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14441, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int16_t", "<ISA_LIT>InstrInfo", "::", "getFMAOpIdxInfo", "(", "unsigned", "Opcode", ")", "const", "{", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "array_lengthof", "(", "FMAOpIdxInfo", ")", ";", "I", "++", ")", "if", "(", "FMAOpIdxInfo", "[", "I", "]", "[", "InfoArrayIdxFMAInst", "]", "==", "Opcode", ")", "return", "I", ";", "return", "-", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "PPCInstrInfo", "Func": "getFMAOpIdxInfo", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14442, "Length": 47, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "getAddrLocal", "(", "NodeTy", "*", "N", ",", "EVT", "Ty", ",", "SelectionDAG", "&", "DAG", ",", "bool", "IsN32OrN64", ")", "const", "{", "SDLoc", "DL", "(", "N", ")", ";", "unsigned", "GOTFlag", "=", "IsN32OrN64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "GOT", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Ty", ",", "getGlobalReg", "(", "DAG", ",", "Ty", ")", ",", "getTargetNode", "(", "N", ",", "Ty", ",", "DAG", ",", "GOTFlag", ")", ")", ";", "SDValue", "Load", "=", "DAG", ".", "getLoad", "(", "Ty", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "GOT", ",", "MachinePointerInfo", "::", "getGOT", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "unsigned", "LoFlag", "=", "IsN32OrN64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Ty", ",", "getTargetNode", "(", "N", ",", "Ty", ",", "DAG", ",", "LoFlag", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Ty", ",", "Load", ",", "Lo", ")", ";"], "File": "MipsISelLowering10", "Func": "getAddrLocal", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14443, "Length": 150, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmulq_n_s32", "(", "int32x4_t", "__a", ",", "int32_t", "__b", ")", "{"], "ground_truth": ["return", "(", "int32x4_t", ")", "__builtin_neon_vmul_nv4si", "(", "__a", ",", "(", "__builtin_neon_si", ")", "__b", ")", ";"], "File": "arm", "Func": "neon_vmulq_n_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14444, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "e_funkind", "fkind", "=", "funkind", "(", "TREE_TYPE", "(", "current_function_decl", ")", ")", ";", "bool", "is_inthandler", "=", "fkind", "!=", "SUBROUTINE", ";", "tree", "attrs", "=", "TYPE_ATTRIBUTES", "(", "TREE_TYPE", "(", "current_function_decl", ")", ")", ";", "bool", "all", "=", "(", "lookup_attribute", "(", "<STR_LIT>", ",", "attrs", ")", "!=", "NULL_TREE", "||", "(", "is_inthandler", "&&", "!", "crtl", "->", "is_leaf", ")", ")", ";", "int", "ndregs", "=", "all", "?", "<NUM_LIT>", ":", "n_dregs_to_save", "(", "is_inthandler", ",", "false", ")", ";", "int", "npregs", "=", "all", "?", "<NUM_LIT>", ":", "n_pregs_to_save", "(", "is_inthandler", ",", "false", ")", ";", "int", "n", "=", "ndregs", "+", "npregs", ";", "int", "i", ";", "if", "(", "all", "||", "stack_frame_needed_p", "(", ")", ")", "n", "+=", "<NUM_LIT>", ";", "else", "{", "if", "(", "must_save_fp_p", "(", ")", ")", "n", "++", ";", "if", "(", "must_save_rets_p", "(", ")", ")", "n", "++", ";", "}"], "ground_truth": ["if", "(", "fkind", "!=", "SUBROUTINE", "||", "all", ")", "{"], "File": "bfin", "Func": "n_regs_saved_by_prologue", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 14445, "Length": 132, "Cover_Rate": 0.528, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_neon_vst1_lanev16qi", "(", "(", "__builtin_neon_qi", "*", ")", "__a", ",", "(", "int8x16_t", ")", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vst1q_lane_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14446, "Length": 17, "Cover_Rate": 0.5483870967741935, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionType", "*", "FTy", "=", "getType", "(", "M", "->", "getContext", "(", ")", ",", "IntrID", ",", "Tys", ")", ";", "Function", "*", "F", "=", "cast", "<", "Function", ">", "(", "M", "->", "getOrInsertFunction", "(", "getName", "(", "IntrID", ",", "Tys", ")", ",", "FTy", ")", ")", ";", "AttributeList", "AS", "=", "getAttributes", "(", "M", "->", "getContext", "(", ")", ",", "static_cast", "<", "<STR_LIT>", ">", "(", "IntrID", ")", ")", ";", "F", "->", "setAttributes", "(", "AS", ")", ";", "return", "F", ";"], "ground_truth": ["}"], "File": "AMDGPUIntrinsicInfo8", "Func": "getDeclaration", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14447, "Length": 72, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "isVector", "(", ")", ")", "{", "NewVT", "=", "VT", ";", "NumElements", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "}", "Result", "=", "DAG", ".", "getBuildVector", "(", "NewVT", ",", "DL", ",", "makeArrayRef", "(", "Slots", ",", "NumElements", ")", ")", ";", "}", "else", "{", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ",", "DAG", ".", "getConstant", "(", "LoadNode", "->", "getAddressSpace", "(", ")", "-", "<ISA_LIT>AS", "::", "CONSTANT_BUFFER_0", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "}", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "{", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Result", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "}", "SDValue", "MergedValues", "[", "<NUM_LIT>", "]", "=", "{", "Result", ",", "Chain", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "MergedValues", ",", "DL", ")", ";", "}", "SDValue", "LoweredLoad", ";", "if", "(", "LoadNode", "->", "getExtensionType", "(", ")", "==", "<STR_LIT>", ")", "{", "EVT", "MemVT", "=", "LoadNode", "->", "getMemoryVT", "(", ")", ";", "assert", "(", "!", "MemVT", ".", "isVector", "(", ")", "&&", "(", "MemVT", "==", "<STR_LIT>", "||", "MemVT", "==", "<STR_LIT>", ")", ")", ";", "SDValue", "NewLoad", "=", "DAG", ".", "getExtLoad", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Chain", ",", "Ptr", ",", "LoadNode", "->", "getPointerInfo", "(", ")", ",", "MemVT", ",", "LoadNode", "->", "getAlignment", "(", ")", ",", "LoadNode", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "NewLoad", ",", "DAG", ".", "getValueType", "(", "MemVT", ")", ")", ";", "SDValue", "MergedValues", "[", "<NUM_LIT>", "]", "=", "{", "Res", ",", "Chain", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "MergedValues", ",", "DL", ")", ";", "}", "if", "(", "LoadNode", "->", "getAddressSpace", "(", ")", "!=", "<ISA_LIT>AS", "::", "PRIVATE_ADDRESS", ")", "{", "return", "SDValue", "(", ")", ";", "}", "const", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "<ISA_LIT>FrameLowering", "*", "TFL", "=", "getSubtarget", "(", ")", "->", "getFrameLowering", "(", ")", ";", "unsigned", "StackWidth", "=", "TFL", "->", "getStackWidth", "(", "MF", ")", ";", "Ptr", "=", "stackPtrToRegIndex", "(", "Ptr", ",", "StackWidth", ",", "DAG", ")", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "{", "unsigned", "NumElemVT", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "EVT", "ElemVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "SDValue", "Loads", "[", "<NUM_LIT>", "]", ";", "assert", "(", "NumElemVT", "<=", "<NUM_LIT>", ")", ";", "assert", "(", "NumElemVT", ">=", "StackWidth", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElemVT", ";", "++", "i", ")", "{"], "ground_truth": ["unsigned", "Channel", ",", "PtrIncr", ";"], "File": "R600ISelLowering3", "Func": "LowerLOAD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14448, "Length": 425, "Cover_Rate": 0.42542542542542544, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "InsertIndices", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "InsertIndices", ".", "push_back", "(", "i", ")", ";", "continue", ";", "}", "SDValue", "ExtractedFromVec", "=", "Op", ".", "getOperand", "(", "i", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "ExtIdx", "=", "Op", ".", "getOperand", "(", "i", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "ExtIdx", ")", ")", "return", "SDValue", "(", ")", ";", "int", "Idx", "=", "getUnderlyingExtractedFromVec", "(", "ExtractedFromVec", ",", "ExtIdx", ")", ";", "if", "(", "ExtractedFromVec", ".", "getValueType", "(", ")", "!=", "VT", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "VecIn1", ".", "getNode", "(", ")", ")", "VecIn1", "=", "ExtractedFromVec", ";", "else", "if", "(", "VecIn1", "!=", "ExtractedFromVec", ")", "{", "if", "(", "!", "VecIn2", ".", "getNode", "(", ")", ")", "VecIn2", "=", "ExtractedFromVec", ";", "else", "if", "(", "VecIn2", "!=", "ExtractedFromVec", ")", "return", "SDValue", "(", ")", ";", "}", "if", "(", "ExtractedFromVec", "==", "VecIn1", ")", "Mask", "[", "i", "]", "=", "Idx", ";", "else", "if", "(", "ExtractedFromVec", "==", "VecIn2", ")", "Mask", "[", "i", "]", "=", "Idx", "+", "NumElems", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (3)", "Func": "buildFromShuffleMostly", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14449, "Length": 173, "Cover_Rate": 0.3995381062355658, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "arm_load_pic_register", "(", "unsigned", "long", "saved_regs", "ATTRIBUTE_UNUSED", ",", "rtx", "pic_reg", ")", "{", "rtx", "l1", ",", "labelno", ",", "pic_tmp", ",", "pic_rtx", ";", "if", "(", "crtl", "->", "uses_pic_offset_table", "==", "<NUM_LIT>", "||", "TARGET_SINGLE_PIC_BASE", ")", "return", ";", "gcc_assert", "(", "flag_pic", ")", ";", "if", "(", "pic_reg", "==", "NULL_RTX", ")", "pic_reg", "=", "cfun", "->", "machine", "->", "pic_reg", ";", "if", "(", "TARGET_VXWORKS_RTP", ")", "{", "pic_rtx", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "VXWORKS_GOTT_BASE", ")", ";", "pic_rtx", "=", "gen_rtx_CONST", "(", "Pmode", ",", "pic_rtx", ")", ";", "emit_insn", "(", "gen_pic_load_addr_32bit", "(", "pic_reg", ",", "pic_rtx", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "pic_reg", ",", "gen_rtx_MEM", "(", "Pmode", ",", "pic_reg", ")", ")", ")", ";", "pic_tmp", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "VXWORKS_GOTT_INDEX", ")", ";", "emit_insn", "(", "gen_pic_offset_arm", "(", "pic_reg", ",", "pic_reg", ",", "pic_tmp", ")", ")", ";", "}", "else", "{", "labelno", "=", "GEN_INT", "(", "pic_labelno", "++", ")", ";", "l1", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "labelno", ")", ",", "UNSPEC_PIC_LABEL", ")", ";"], "ground_truth": ["l1", "=", "gen_rtx_CONST", "(", "VOIDmode", ",", "l1", ")", ";"], "File": "arm8", "Func": "arm_load_pic_register", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14450, "Length": 157, "Cover_Rate": 0.4472934472934473, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "get<ISA_LIT>Subtarget", "(", ")", ".", "use<ISA_LIT>PostRAScheduler", "(", "getOptLevel", "(", ")", ")", ")", "{", "addPass", "(", "create<ISA_LIT>DelaySlotFillerPass", "(", "get<ISA_LIT>TargetMachine", "(", ")", ",", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", ")", ";", "}", "if", "(", "get<ISA_LIT>Subtarget", "(", ")", ".", "hasMethodCache", "(", ")", ")", "{", "addPass", "(", "create<ISA_LIT>FunctionSplitterPass", "(", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";", "}", "addPass", "(", "create<ISA_LIT>DelaySlotKillerPass", "(", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";", "addPass", "(", "create<ISA_LIT>EnsureAlignmentPass", "(", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";", "addPass", "(", "create<ISA_LIT>BypassFromPMLPass", "(", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "PatmosTargetMachine", "Func": "addPreEmitPass", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 14451, "Length": 90, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512", ")", "__builtin_ia32_rndscaleps_mask", "(", "(", "__v16sf", ")", "__A", ",", "_MM_FROUND_FLOOR", ",", "(", "__v16sf", ")", "__A", ",", "-", "<NUM_LIT>", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_floor_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14452, "Length": 25, "Cover_Rate": 0.5681818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "addPass", "(", "TailDuplicateID", ")", "!=", "&", "NoPassID", ")", "printAndVerify", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "PTXTargetMachine2", "Func": "addMachineLateOptimization", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14453, "Length": 16, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Rt2", "=", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "(", "cop", "&", "~", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rt", "==", "Rt2", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "cop", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "opc1", ")", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CRm", ")", ")", ";"], "File": "ARMDisassembler39", "Func": "DecoderForMRRC2AndMCRR2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14454, "Length": 196, "Cover_Rate": 0.7025089605734767, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", ";", "}", "else", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "int", "ImmValue", "=", "MO", ".", "getImm", "(", ")", ";", "if", "(", "ImmValue", "<", "getMinValue", "(", "MII", ".", "TSFlags", ")", "||", "ImmValue", ">", "getMaxValue", "(", "MII", ".", "TSFlags", ")", ")", "O", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "HexagonInstPrinter11", "Func": "printExtOperand", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14455, "Length": 49, "Cover_Rate": 0.33793103448275863, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "union", "{", "poly8x16x2_t", "__i", ";", "__builtin_neon_oi", "__o", ";", "}", "__bu", "=", "{", "__b", "}", ";"], "ground_truth": ["__builtin_neon_vst2v16qi", "(", "(", "__builtin_neon_qi", "*", ")", "__a", ",", "__bu", ".", "__o", ")", ";"], "File": "arm", "Func": "neon_vst2q_p8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14456, "Length": 28, "Cover_Rate": 0.717948717948718, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FunctionInfo", "&", "AFI", "=", "*", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "for", "(", "const", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "memset", "(", "LOHInfos", ",", "<NUM_LIT>", ",", "sizeof", "(", "LOHInfos", ")", ")", ";", "for", "(", "const", "MachineBasicBlock", "*", "Succ", ":", "MBB", ".", "successors", "(", ")", ")", "{", "for", "(", "const", "auto", "&", "LI", ":", "Succ", "->", "liveins", "(", ")", ")", "{", "int", "RegIdx", "=", "mapRegToGPRIndex", "(", "LI", ".", "PhysReg", ")", ";", "if", "(", "RegIdx", ">=", "<NUM_LIT>", ")", "LOHInfos", "[", "RegIdx", "]", ".", "OneUser", "=", "true", ";", "}", "}", "for", "(", "const", "MachineInstr", "&", "MI", ":", "instructionsWithoutDebug", "(", "MBB", ".", "rbegin", "(", ")", ",", "MBB", ".", "rend", "(", ")", ")", ")", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "canDefBePartOfLOH", "(", "MI", ")", ")", "{", "const", "MachineOperand", "&", "Def", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "Def", ".", "isReg", "(", ")", "&&", "Def", ".", "isDef", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "isUse", "(", ")", "&&", "<STR_LIT>", ")", ";", "int", "DefIdx", "=", "mapRegToGPRIndex", "(", "Def", ".", "getReg", "(", ")", ")", ";", "int", "OpIdx", "=", "mapRegToGPRIndex", "(", "Op", ".", "getReg", "(", ")", ")", ";", "if", "(", "DefIdx", ">=", "<NUM_LIT>", "&&", "OpIdx", ">=", "<NUM_LIT>", "&&", "handleMiddleInst", "(", "MI", ",", "LOHInfos", "[", "DefIdx", "]", ",", "LOHInfos", "[", "OpIdx", "]", ")", ")", "continue", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "const", "MachineOperand", "&", "Op0", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "int", "Idx", "=", "mapRegToGPRIndex", "(", "Op0", ".", "getReg", "(", ")", ")", ";", "if", "(", "Idx", ">=", "<NUM_LIT>", ")", "{", "handleADRP", "(", "MI", ",", "AFI", ",", "LOHInfos", "[", "Idx", "]", ")", ";", "continue", ";", "}"], "ground_truth": ["break", ";"], "File": "AArch64CollectLOH11", "Func": "runOnMachineFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14457, "Length": 308, "Cover_Rate": 0.8126649076517151, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_TEAK_CALL_IMM18", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_TEAK_REL7", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_TEAK_PTR_IMM16", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_TEAK_BKREP_REG", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_TEAK_BKREP_R6", ";", "break", ";", "}", "return", "Type", ";"], "ground_truth": ["}"], "File": "TeakELFObjectWriter", "Func": "getRelocType", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14458, "Length": 65, "Cover_Rate": 0.5508474576271186, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "AttributeSet", "&", "Attrs", "=", "Func", "->", "getAttributes", "(", ")", ";", "if", "(", "!", "Attrs", ".", "isEmpty", "(", ")", "&&", "!", "Func", "->", "isVarArg", "(", ")", ")", "{", "unsigned", "InRegCount", "=", "<NUM_LIT>", ";", "unsigned", "Idx", "=", "<NUM_LIT>", ";", "for", "(", "FunctionType", "::", "param_iterator", "I", "=", "FTy", "->", "param_begin", "(", ")", ",", "E", "=", "FTy", "->", "param_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ",", "++", "Idx", ")", "if", "(", "Attrs", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "InReg", ")", ")", "InRegCount", "+=", "(", "TD", "->", "getTypeSizeInBits", "(", "*", "I", ")", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "if", "(", "InRegCount", ">", "<NUM_LIT>", ")", "{", "report_fatal_error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "}", "}", "break", ";", "}", "case", "CallingConv", "::", "<ISA_LIT>_FastCall", ":", "case", "CallingConv", "::", "<ISA_LIT>_ThisCall", ":", "case", "CallingConv", "::", "Fast", ":", "NestReg", "=", "<STR_LIT>", ";", "break", ";", "}", "SDValue", "OutChains", "[", "<NUM_LIT>", "]", ";", "SDValue", "Addr", ",", "Disp", ";", "Addr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Trmp", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "Disp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "FPtr", ",", "Addr", ")", ";", "const", "unsigned", "char", "MOV32ri", "=", "<NUM_LIT>", ";", "const", "unsigned", "char", "N86Reg", "=", "TRI", "->", "getEncodingValue", "(", "NestReg", ")", "&", "<NUM_LIT>", ";", "OutChains", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getStore", "(", "Root", ",", "dl", ",", "DAG", ".", "getConstant", "(", "MOV32ri", "|", "N86Reg", ",", "<STR_LIT>", ")", ",", "Trmp", ",", "MachinePointerInfo", "(", "TrmpAddr", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "Addr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Trmp", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "OutChains", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getStore", "(", "Root", ",", "dl", ",", "Nest", ",", "Addr", ",", "MachinePointerInfo", "(", "TrmpAddr", ",", "<NUM_LIT>", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "const", "unsigned", "char", "JMP", "=", "<NUM_LIT>", ";", "Addr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Trmp", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "OutChains", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getStore", "(", "Root", ",", "dl", ",", "DAG", ".", "getConstant", "(", "JMP", ",", "<STR_LIT>", ")", ",", "Addr", ",", "MachinePointerInfo", "(", "TrmpAddr", ",", "<NUM_LIT>", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "Addr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Trmp", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["OutChains", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getStore", "(", "Root", ",", "dl", ",", "Disp", ",", "Addr", ",", "MachinePointerInfo", "(", "TrmpAddr", ",", "<NUM_LIT>", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering116", "Func": "LowerINIT_TRAMPOLINE", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14459, "Length": 428, "Cover_Rate": 0.3596638655462185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "<ISA_LIT>InstrInfo", "::", "isVMEM", "(", "*", "MI", ")", "||", "<ISA_LIT>InstrInfo", "::", "isFLAT", "(", "*", "MI", ")", ")", "&&", "checkVMEMHazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";", "if", "(", "ST", ".", "hasNSAtoVMEMBug", "(", ")", "&&", "checkNSAtoVMEMHazard", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";", "if", "(", "checkFPAtomicToDenormModeHazard", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";", "if", "(", "ST", ".", "hasNoDataDepHazard", "(", ")", ")", "return", "NoHazard", ";", "if", "(", "<ISA_LIT>InstrInfo", "::", "isVALU", "(", "*", "MI", ")", "&&", "checkVALUHazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";", "if", "(", "<ISA_LIT>InstrInfo", "::", "isDPP", "(", "*", "MI", ")", "&&", "checkDPPHazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";", "if", "(", "isDivFMas", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkDivFMasHazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";", "if", "(", "isRWLane", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkRWLaneHazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";", "if", "(", "isSGetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkGetRegHazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";", "if", "(", "isSSetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkSetRegHazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";", "if", "(", "isRFE", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkRFEHazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";", "if", "(", "ST", ".", "hasReadM0MovRelInterpHazard", "(", ")", "&&", "(", "TII", ".", "isVINTRP", "(", "*", "MI", ")", "||", "isSMovRel", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "&&", "checkReadM0Hazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";", "if", "(", "ST", ".", "hasReadM0SendMsgHazard", "(", ")", "&&", "isSendMsgTraceDataOrGDS", "(", "TII", ",", "*", "MI", ")", "&&", "checkReadM0Hazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";", "if", "(", "<ISA_LIT>InstrInfo", "::", "isMAI", "(", "*", "MI", ")", "&&", "checkMAIHazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";", "if", "(", "MI", "->", "mayLoadOrStore", "(", ")", "&&", "checkMAILdStHazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";", "if", "(", "MI", "->", "isInlineAsm", "(", ")", "&&", "checkInlineAsmHazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";"], "ground_truth": ["return", "NoHazard", ";"], "File": "GCNHazardRecognizer24", "Func": "getHazardType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14460, "Length": 338, "Cover_Rate": 0.8556962025316456, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "DataLayout", ";"], "ground_truth": ["}"], "File": "Dcpu16TargetMachine", "Func": "getTargetData", "Target": "Dcpu16", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14461, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "SramEccSetting", "==", "TargetIDSetting", "::", "On", "||", "SramEccSetting", "==", "TargetIDSetting", "::", "Any", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo (2)1", "Func": "isSramEccOnOrAny", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14462, "Length": 14, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DOTGraphTraits", "(", "bool", "IsSimple", "=", "false", ")", ":", "DefaultDOTGraphTraits", "(", "IsSimple", ")", "{"], "ground_truth": ["}"], "File": "X86LoadValueInjectionLoadHardening", "Func": "DOTGraphTraits", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14463, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TTIImpl", "::", "shouldBuildLookupTables", "(", ")", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "FPGATargetTransformInfo", "Func": "shouldBuildLookupTables", "Target": "FPGA", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14464, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "ParseDirectiveThumb", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "ParseDirectiveThumbFunc", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "ParseDirectiveCode", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";"], "ground_truth": ["else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "ParseDirectiveSyntax", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";"], "File": "ARMAsmParser13", "Func": "ParseDirective", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14465, "Length": 68, "Cover_Rate": 0.6296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_adds_pu16", "(", "__m64", "__m1", ",", "__m64", "__m2", ")", "{"], "ground_truth": ["return", "(", "__m64", ")", "__builtin_ia32_paddusw", "(", "(", "__v4hi", ")", "__m1", ",", "(", "__v4hi", ")", "__m2", ")", ";"], "File": "mmintrin5", "Func": "_mm_adds_pu16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14466, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "named_section_flags", "(", "section", ",", "<NUM_LIT>", ")", ";", "assemble_align", "(", "POINTER_SIZE", ")", ";", "assemble_integer", "(", "symbol", ",", "POINTER_SIZE", "/", "BITS_PER_UNIT", ",", "POINTER_SIZE", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "stormy163", "Func": "xstormy16_asm_out_destructor", "Target": "stormy16", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14467, "Length": 26, "Cover_Rate": 0.3561643835616438, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "ArgsParts", ";", "ParseFunctionArgs", "(", "Args", ",", "ArgsParts", ")", ";", "unsigned", "RegsLeft", "=", "NbRegs", ";", "bool", "UseStack", "=", "false", ";", "unsigned", "ValNo", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ArgsParts", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "i", "++", ")", "{", "MVT", "ArgVT", "=", "Args", "[", "ValNo", "]", ".", "VT", ";", "<STR_LIT>", "ArgFlags", "=", "Args", "[", "ValNo", "]", ".", "Flags", ";", "MVT", "LocVT", "=", "ArgVT", ";", "CCValAssign", "::", "LocInfo", "LocInfo", "=", "CCValAssign", "::", "Full", ";", "if", "(", "LocVT", "==", "<STR_LIT>", ")", "{", "LocVT", "=", "<STR_LIT>", ";", "if", "(", "ArgFlags", ".", "isSExt", "(", ")", ")", "LocInfo", "=", "CCValAssign", "::", "SExt", ";", "else", "if", "(", "ArgFlags", ".", "isZExt", "(", ")", ")", "LocInfo", "=", "CCValAssign", "::", "ZExt", ";", "else", "LocInfo", "=", "CCValAssign", "::", "AExt", ";", "}", "if", "(", "ArgFlags", ".", "isByVal", "(", ")", ")", "{", "State", ".", "HandleByVal", "(", "ValNo", "++", ",", "ArgVT", ",", "LocVT", ",", "LocInfo", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "ArgFlags", ")", ";", "continue", ";", "}", "unsigned", "Parts", "=", "ArgsParts", "[", "i", "]", ";", "if", "(", "!", "UseStack", "&&", "Parts", "<=", "RegsLeft", ")", "{", "unsigned", "FirstVal", "=", "ValNo", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "<", "Parts", ";", "j", "++", ")", "{"], "ground_truth": ["unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "RegList", ",", "NbRegs", ")", ";"], "File": "MSP430ISelLowering2", "Func": "AnalyzeArguments", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14468, "Length": 217, "Cover_Rate": 0.5521628498727735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "LowerSELECT_CC", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<STR_LIT>", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "SDValue", "TrueVal", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "FalseVal", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Opc", ",", "<ISA_LIT>CC", "=", "~", "<NUM_LIT>", ";", "LookThroughSetCC", "(", "LHS", ",", "RHS", ",", "CC", ",", "<ISA_LIT>CC", ")", ";", "SDValue", "CompareFlag", ";", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "{", "EVT", "VTs", "[", "]", "=", "{", "LHS", ".", "getValueType", "(", ")", ",", "<STR_LIT>", "}", ";"], "ground_truth": ["SDValue", "Ops", "[", "<NUM_LIT>", "]", "=", "{", "LHS", ",", "RHS", "}", ";"], "File": "SparcISelLowering1", "Func": "LowerSELECT_CC", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14469, "Length": 141, "Cover_Rate": 0.5222222222222223, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "info2", ".", "demand_p", "(", "DEMAND_NONZERO_AVL", ")", ")", "return", "info1", ".", "demand_p", "(", "DEMAND_AVL", ")", "&&", "!", "info1", ".", "demand_p", "(", "DEMAND_NONZERO_AVL", ")", "&&", "info1", ".", "has_avl_reg", "(", ")", ";", "}"], "ground_truth": ["else", "return", "info1", ".", "demand_p", "(", "DEMAND_AVL", ")", "&&", "info1", ".", "has_avl_reg", "(", ")", ";"], "File": "riscv-vsetvl", "Func": "propagate_avl_across_demands_p", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14470, "Length": 47, "Cover_Rate": 0.618421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "LiveInterval", "::", "iterator", "I", "=", "LI", ".", "begin", "(", ")", ",", "E", "=", "LI", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "LiveRange", "::", "Segment", "&", "LR", "=", "*", "I", ";", "if", "(", "!", "LR", ".", "start", ".", "isRegister", "(", ")", ")", "return", "false", ";", "if", "(", "!", "LR", ".", "end", ".", "isRegister", "(", ")", "&&", "!", "LR", ".", "end", ".", "isDead", "(", ")", ")", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "HexagonExpandCondsets", "Func": "isIntraBlocks", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14471, "Length": 79, "Cover_Rate": 0.8777777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "NumElts", "==", "<NUM_LIT>", ")", "{", "unsigned", "PFIndexes", "[", "<NUM_LIT>", "]", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "{", "if", "(", "ShuffleMask", "[", "i", "]", "<", "<NUM_LIT>", ")", "PFIndexes", "[", "i", "]", "=", "<NUM_LIT>", ";", "else", "PFIndexes", "[", "i", "]", "=", "ShuffleMask", "[", "i", "]", ";", "}", "unsigned", "PFTableIndex", "=", "PFIndexes", "[", "<NUM_LIT>", "]", "*", "<NUM_LIT>", "*", "<NUM_LIT>", "*", "<NUM_LIT>", "+", "PFIndexes", "[", "<NUM_LIT>", "]", "*", "<NUM_LIT>", "*", "<NUM_LIT>", "+", "PFIndexes", "[", "<NUM_LIT>", "]", "*", "<NUM_LIT>", "+", "PFIndexes", "[", "<NUM_LIT>", "]", ";", "unsigned", "PFEntry", "=", "PerfectShuffleTable", "[", "PFTableIndex", "]", ";", "unsigned", "Cost", "=", "(", "PFEntry", ">>", "<NUM_LIT>", ")", ";", "if", "(", "Cost", "<=", "<NUM_LIT>", ")", "return", "GeneratePerfectShuffle", "(", "PFEntry", ",", "V1", ",", "V2", ",", "DAG", ",", "dl", ")", ";", "}", "if", "(", "EltSize", ">=", "<NUM_LIT>", ")", "{", "EVT", "EltVT", "=", "EVT", "::", "getFloatingPointVT", "(", "EltSize", ")", ";", "EVT", "VecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "EltVT", ",", "NumElts", ")", ";", "V1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VecVT", ",", "V1", ")", ";", "V2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VecVT", ",", "V2", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "if", "(", "ShuffleMask", "[", "i", "]", "<", "<NUM_LIT>", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getUNDEF", "(", "EltVT", ")", ")", ";", "else", "Ops", ".", "push_back", "(", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "EltVT", ",", "ShuffleMask", "[", "i", "]", "<", "(", "int", ")", "NumElts", "?", "V1", ":", "V2", ",", "DAG", ".", "getConstant", "(", "ShuffleMask", "[", "i", "]", "&", "(", "NumElts", "-", "<NUM_LIT>", ")", ",", "dl", ",", "<STR_LIT>", ")", ")", ")", ";", "}", "SDValue", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VecVT", ",", "Ops", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Val", ")", ";", "}", "if", "(", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "&&", "isReverseMask", "(", "ShuffleMask", ",", "VT", ")", ")", "return", "LowerReverse_VECTOR_SHUFFLEv16i8_v8i16", "(", "Op", ",", "DAG", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "SDValue", "NewOp", "=", "LowerVECTOR_SHUFFLEv8i8", "(", "Op", ",", "ShuffleMask", ",", "DAG", ")", ";"], "ground_truth": ["if", "(", "NewOp", ".", "getNode", "(", ")", ")", "return", "NewOp", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerVECTOR_SHUFFLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14472, "Length": 389, "Cover_Rate": 0.33247863247863246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint32_t", "*", "<ISA_LIT>RegisterInfo", "::", "getAllVGPRRegMask", "(", ")", "const", "{"], "ground_truth": ["return", "<ISA_LIT>_AllVGPRs_RegMask", ";"], "File": "SIRegisterInfo (3)", "Func": "getAllVGPRRegMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14473, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "align", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "size", "==", "<NUM_LIT>", ")", "{", "if", "(", "align", "==", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "align", "=", "<NUM_LIT>", ";", "}", "else", "{", "if", "(", "size", "==", "<NUM_LIT>", ")", "{", "align", "*=", "<NUM_LIT>", ";", "}", "else", "{", "size", "=", "<NUM_LIT>", "<<", "size", ";", "align", "*=", "<NUM_LIT>", "*", "size", ";", "}", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "inc", ")", "%", "<NUM_LIT>", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "<NUM_LIT>", "*", "inc", ")", "%", "<NUM_LIT>", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "<NUM_LIT>", "*", "inc", ")", "%", "<NUM_LIT>", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler", "Func": "DecodeVLD4DupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14474, "Length": 183, "Cover_Rate": 0.4485294117647059, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "MaxA", "=", "MFI", ".", "getMaxAlignment", "(", ")", ";"], "ground_truth": ["if", "(", "MaxA", "<=", "getStackAlignment", "(", ")", ")", "return", "false", ";"], "File": "HexagonFrameLowering11", "Func": "needsAligna", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14475, "Length": 20, "Cover_Rate": 0.3389830508474576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "SparcInstrInfo", "Func": "GetOppositeBranchCondition", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14476, "Length": 114, "Cover_Rate": 0.3313953488372093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NumMemOps", ">", "<NUM_LIT>", ")", "{", "AdvanceRS", "(", "MBB", ",", "MemOps", ")", ";", "unsigned", "Scratch", "=", "RS", "->", "FindUnusedReg", "(", "&", "<STR_LIT>", ")", ";", "RS", "->", "forward", "(", "prior", "(", "MBBI", ")", ")", ";", "Merges", ".", "clear", "(", ")", ";", "MergeLDR_STR", "(", "MBB", ",", "<NUM_LIT>", ",", "CurrBase", ",", "CurrOpc", ",", "CurrSize", ",", "CurrPred", ",", "CurrPredReg", ",", "Scratch", ",", "MemOps", ",", "Merges", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Merges", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "if", "(", "MergeBaseUpdateLSMultiple", "(", "MBB", ",", "Merges", "[", "i", "]", ",", "Advance", ",", "MBBI", ")", ")", "++", "NumMerges", ";", "NumMerges", "+=", "Merges", ".", "size", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumMemOps", ";", "++", "i", ")", "if", "(", "!", "MemOps", "[", "i", "]", ".", "Merged", ")", "if", "(", "MergeBaseUpdateLoadStore", "(", "MBB", ",", "MemOps", "[", "i", "]", ".", "MBBI", ",", "TII", ",", "Advance", ",", "MBBI", ")", ")", "++", "NumMerges", ";", "RS", "->", "skipTo", "(", "prior", "(", "MBBI", ")", ")", ";", "}", "else", "if", "(", "NumMemOps", "==", "<NUM_LIT>", ")", "{", "if", "(", "MergeBaseUpdateLoadStore", "(", "MBB", ",", "MemOps", "[", "<NUM_LIT>", "]", ".", "MBBI", ",", "TII", ",", "Advance", ",", "MBBI", ")", ")", "{", "++", "NumMerges", ";", "RS", "->", "forward", "(", "prior", "(", "MBBI", ")", ")", ";", "}", "}", "CurrBase", "=", "<NUM_LIT>", ";", "CurrOpc", "=", "-", "<NUM_LIT>", ";", "CurrSize", "=", "<NUM_LIT>", ";", "CurrPred", "=", "<STR_LIT>", ";", "CurrPredReg", "=", "<NUM_LIT>", ";", "if", "(", "NumMemOps", ")", "{", "MemOps", ".", "clear", "(", ")", ";", "NumMemOps", "=", "<NUM_LIT>", ";", "}", "if", "(", "!", "Advance", "&&", "!", "isMemOp", "&&", "MBBI", "!=", "E", ")", "{", "++", "Position", ";", "++", "MBBI", ";", "}", "}", "}", "return", "NumMerges", ">", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer16", "Func": "LoadStoreMultipleOpti", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14477, "Length": 280, "Cover_Rate": 0.31927023945267957, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "<ISA_LIT>TargetLowering", "::", "lowerTLSCall", "(", "SDValue", "Op", ",", "SDLoc", "dl", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "Type", "*", "IntPtrTy", "=", "getDataLayout", "(", ")", "->", "getIntPtrType", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";"], "ground_truth": ["TargetLowering", "::", "ArgListTy", "Args", ";"], "File": "PPCISelLowering8", "Func": "lowerTLSCall", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14478, "Length": 47, "Cover_Rate": 0.35877862595419846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EmitAllAutos", "(", "M", ")", ";", "printLibcallDecls", "(", ")", ";"], "ground_truth": ["DbgInfo", ".", "EndModule", "(", "M", ")", ";"], "File": "PIC16AsmPrinter", "Func": "doFinalization", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14479, "Length": 16, "Cover_Rate": 0.35555555555555557, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "Value", "=", "-", "<NUM_LIT>", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "DebugLoc", "DL", "=", "Orig", "->", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addOperand", "(", "Orig", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addImm", "(", "Value", ")", ";", "}", "else", "{", "MachineInstr", "*", "MI", "=", "MBB", ".", "getParent", "(", ")", "->", "CloneMachineInstr", "(", "Orig", ")", ";", "MBB", ".", "insert", "(", "I", ",", "MI", ")", ";", "}", "MachineInstr", "*", "NewMI", "=", "std", "::", "prev", "(", "I", ")", ";"], "ground_truth": ["NewMI", "->", "substituteRegister", "(", "Orig", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "DestReg", ",", "SubIdx", ",", "TRI", ")", ";"], "File": "X86InstrInfo (2)2", "Func": "reMaterialize", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14480, "Length": 117, "Cover_Rate": 0.4624505928853755, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint8x16_t", ")", "(", "__a", "<=", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon1_vcleq_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14481, "Length": 11, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "riscv_force_address", "(", "rtx", "x", ",", "enum", "machine_mode", "mode", ")", "{", "if", "(", "!", "riscv_legitimate_address_p", "(", "mode", ",", "x", ",", "false", ")", ")", "x", "=", "force_reg", "(", "Pmode", ",", "x", ")", ";"], "ground_truth": ["return", "x", ";"], "File": "riscv2", "Func": "riscv_force_address", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14482, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "{", "if", "(", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", ")", "&&", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "&&", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "}", "default", ":", "break", ";", "}"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "AVRInstrInfo15", "Func": "isStoreToStackSlot", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14483, "Length": 85, "Cover_Rate": 0.7203389830508474, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "parseToken", "(", "AsmToken", "::", "Comma", ")", ")", "return", "addErrorSuffix", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitValueToAlignment", "(", "Size", ")", ";"], "File": "PPCAsmParser (2)3", "Func": "ParseDirectiveTC", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14484, "Length": 28, "Cover_Rate": 0.3218390804597701, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask64", ")", "__builtin_ia32_ptestnmb512", "(", "(", "__v64qi", ")", "__A", ",", "(", "__v64qi", ")", "__B", ",", "(", "__mmask64", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin", "Func": "_mm512_testn_epi8_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14485, "Length": 24, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "in_p", ")", "{", "if", "(", "REGCLASS_HAS_FP_REG", "(", "rclass", ")", "&&", "immediate_operand", "(", "(", "x", ")", ",", "mode", ")", "&&", "!", "(", "(", "fp_zero_operand", "(", "x", ")", "||", "fp_one_operand", "(", "x", ")", ")", "&&", "mode", "==", "SFmode", ")", ")", "switch", "(", "mode", ")", "{", "case", "E_SFmode", ":", "sri", "->", "icode", "=", "CODE_FOR_reload_insf__frn", ";", "return", "NO_REGS", ";", "case", "E_DFmode", ":", "sri", "->", "icode", "=", "CODE_FOR_reload_indf__frn", ";", "return", "NO_REGS", ";", "case", "E_SImode", ":", "return", "FPUL_REGS", ";", "default", ":", "abort", "(", ")", ";", "}", "if", "(", "rclass", "==", "FPUL_REGS", "&&", "(", "(", "REG_P", "(", "x", ")", "&&", "(", "REGNO", "(", "x", ")", "==", "MACL_REG", "||", "REGNO", "(", "x", ")", "==", "MACH_REG", "||", "REGNO", "(", "x", ")", "==", "T_REG", ")", ")", "||", "GET_CODE", "(", "x", ")", "==", "PLUS", ")", ")", "return", "GENERAL_REGS", ";", "if", "(", "rclass", "==", "FPUL_REGS", "&&", "immediate_operand", "(", "x", ",", "mode", ")", ")", "{", "if", "(", "satisfies_constraint_I08", "(", "x", ")", "||", "fp_zero_operand", "(", "x", ")", ")", "return", "GENERAL_REGS", ";", "else", "if", "(", "mode", "==", "SFmode", ")", "return", "FP_REGS", ";", "sri", "->", "icode", "=", "CODE_FOR_reload_insi__i_fpul", ";", "return", "NO_REGS", ";", "}", "if", "(", "rclass", "==", "FPSCR_REGS", "&&", "(", "(", "REG_P", "(", "x", ")", "&&", "REGNO", "(", "x", ")", ">=", "FIRST_PSEUDO_REGISTER", ")", "||", "(", "MEM_P", "(", "x", ")", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", ")", ")", ")", "return", "GENERAL_REGS", ";", "}", "if", "(", "(", "(", "REGCLASS_HAS_FP_REG", "(", "rclass", ")", "&&", "(", "REG_P", "(", "x", ")", "&&", "(", "GENERAL_OR_AP_REGISTER_P", "(", "REGNO", "(", "x", ")", ")", "||", "(", "FP_REGISTER_P", "(", "REGNO", "(", "x", ")", ")", "&&", "mode", "==", "SImode", "&&", "TARGET_FMOVD", ")", ")", ")", ")", "||", "(", "REGCLASS_HAS_GENERAL_REG", "(", "rclass", ")", "&&", "REG_P", "(", "x", ")", "&&", "FP_REGISTER_P", "(", "REGNO", "(", "x", ")", ")", ")", ")", "&&", "(", "mode", "==", "SFmode", "||", "mode", "==", "SImode", ")", ")", "return", "FPUL_REGS", ";", "if", "(", "(", "rclass", "==", "FPUL_REGS", "||", "(", "REGCLASS_HAS_FP_REG", "(", "rclass", ")", "&&", "mode", "==", "SImode", ")", ")", "&&", "(", "MEM_P", "(", "x", ")", "||", "(", "REG_P", "(", "x", ")", "&&", "(", "REGNO", "(", "x", ")", ">=", "FIRST_PSEUDO_REGISTER", "||", "REGNO", "(", "x", ")", "==", "T_REG", "||", "system_reg_operand", "(", "x", ",", "VOIDmode", ")", ")", ")", ")", ")", "{", "if", "(", "rclass", "==", "FPUL_REGS", ")", "return", "GENERAL_REGS", ";", "return", "NO_REGS", ";", "}", "if", "(", "(", "rclass", "==", "MAC_REGS", "||", "rclass", "==", "PR_REGS", ")", "&&", "REG_P", "(", "x", ")", "&&", "!", "GENERAL_REGISTER_P", "(", "REGNO", "(", "x", ")", ")", "&&", "rclass", "!=", "REGNO_REG_CLASS", "(", "REGNO", "(", "x", ")", ")", ")", "return", "GENERAL_REGS", ";", "if", "(", "rclass", "==", "FPUL_REGS", "&&", "true_regnum", "(", "x", ")", "==", "-", "<NUM_LIT>", ")", "return", "GENERAL_REGS", ";"], "ground_truth": ["if", "(", "(", "mode", "==", "QImode", "||", "mode", "==", "HImode", ")", "&&", "rclass", "!=", "R0_REGS", "&&", "satisfies_constraint_Sdd", "(", "x", ")", "&&", "sh_disp_addr_displacement", "(", "x", ")", "<=", "sh_max_mov_insn_displacement", "(", "mode", ",", "false", ")", ")", "return", "R0_REGS", ";"], "File": "sh", "Func": "sh_secondary_reload", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14486, "Length": 463, "Cover_Rate": 0.7156105100463679, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getCurPacketSize", "(", ")", "const", "{"], "ground_truth": ["return", "Packet", ".", "size", "(", ")", ";"], "File": "TPCMachineScheduler", "Func": "getCurPacketSize", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14487, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_EXTERNAL_VISIBILITY", "void", "LLVMInitialize<ISA_LIT>AsmPrinter", "(", ")", "{", "RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "X", "(", "getThe<ISA_LIT>Target", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "M68kAsmPrinter", "Func": "LLVMInitializeM68kAsmPrinter", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14488, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "char", "Nops32Bit", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "}", ";", "static", "const", "char", "Nops16Bit", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "}", ";", "const", "char", "(", "*", "Nops", ")", "[", "<NUM_LIT>", "]", "=", "STI", "->", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", "?", "Nops16Bit", ":", "Nops32Bit", ";", "uint64_t", "MaxNopLength", "=", "(", "uint64_t", ")", "getMaximumNopSize", "(", "*", "STI", ")", ";", "do", "{", "const", "uint8_t", "ThisNopLength", "=", "(", "uint8_t", ")", "std", "::", "min", "(", "Count", ",", "MaxNopLength", ")", ";", "const", "uint8_t", "Prefixes", "=", "ThisNopLength", "<=", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "ThisNopLength", "-", "<NUM_LIT>", ";", "for", "(", "uint8_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "Prefixes", ";", "i", "++", ")", "OS", "<<", "'\\x66'", ";"], "ground_truth": ["const", "uint8_t", "Rest", "=", "ThisNopLength", "-", "Prefixes", ";"], "File": "X86AsmBackend", "Func": "writeNopData", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14489, "Length": 149, "Cover_Rate": 0.7233009708737864, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "CreateCopyOfByValArgument", "(", "SDValue", "Src", ",", "SDValue", "Dst", ",", "SDValue", "Chain", ",", "<STR_LIT>", "Flags", ",", "SelectionDAG", "&", "DAG", ",", "SDLoc", "dl", ")", "{"], "ground_truth": ["SDValue", "SizeNode", "=", "DAG", ".", "getConstant", "(", "Flags", ".", "getByValSize", "(", ")", ",", "dl", ",", "<STR_LIT>", ")", ";"], "File": "X86ISelLowering (2)3", "Func": "CreateCopyOfByValArgument", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14490, "Length": 42, "Cover_Rate": 0.5060240963855421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "!", "WroteStrtab", ")", ";", "std", "::", "vector", "<", "char", ">", "Strtab", ";", "StrtabBuilder", ".", "finalizeInOrder", "(", ")", ";"], "ground_truth": ["Strtab", ".", "resize", "(", "StrtabBuilder", ".", "getSize", "(", ")", ")", ";"], "File": "DXILBitcodeWriter", "Func": "writeStrtab", "Target": "DirectX", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14491, "Length": 31, "Cover_Rate": 0.37349397590361444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "MCII", ",", "MCContext", "&", "Ctx", ")", ":", "MCII", "(", "MCII", ")", ",", "Ctx", "(", "Ctx", ")", "{"], "ground_truth": ["}"], "File": "MINA32MCCodeEmitter", "Func": "MINA32MCCodeEmitter", "Target": "MINA32", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14492, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "process_sti_stu", "<", "stu", ">", "(", "val", ",", "b", ",", "sz", ")", ";"], "ground_truth": ["}"], "File": "TVMReFunc", "Func": "process_stu", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14493, "Length": 14, "Cover_Rate": 0.45161290322580644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MAYBE_FLOAT_CLASS_P", "(", "class1", ")", "!=", "FLOAT_CLASS_P", "(", "class1", ")", "||", "MAYBE_FLOAT_CLASS_P", "(", "class2", ")", "!=", "FLOAT_CLASS_P", "(", "class2", ")", "||", "MAYBE_SSE_CLASS_P", "(", "class1", ")", "!=", "SSE_CLASS_P", "(", "class1", ")", "||", "MAYBE_SSE_CLASS_P", "(", "class2", ")", "!=", "SSE_CLASS_P", "(", "class2", ")", "||", "MAYBE_MMX_CLASS_P", "(", "class1", ")", "!=", "MMX_CLASS_P", "(", "class1", ")", "||", "MAYBE_MMX_CLASS_P", "(", "class2", ")", "!=", "MMX_CLASS_P", "(", "class2", ")", ")", "{", "gcc_assert", "(", "!", "strict", "||", "lra_in_progress", ")", ";", "return", "true", ";", "}", "if", "(", "FLOAT_CLASS_P", "(", "class1", ")", "!=", "FLOAT_CLASS_P", "(", "class2", ")", ")", "return", "true", ";", "if", "(", "(", "MAYBE_MASK_CLASS_P", "(", "class1", ")", "!=", "MAYBE_MASK_CLASS_P", "(", "class2", ")", ")", "&&", "(", "GET_MODE_SIZE", "(", "mode", ")", ">", "UNITS_PER_WORD", ")", ")", "return", "true", ";", "if", "(", "MMX_CLASS_P", "(", "class1", ")", "!=", "MMX_CLASS_P", "(", "class2", ")", ")", "return", "true", ";", "if", "(", "SSE_CLASS_P", "(", "class1", ")", "!=", "SSE_CLASS_P", "(", "class2", ")", ")", "{", "if", "(", "!", "TARGET_SSE2", ")", "return", "true", ";"], "ground_truth": ["if", "(", "(", "SSE_CLASS_P", "(", "class1", ")", "&&", "!", "TARGET_INTER_UNIT_MOVES_FROM_VEC", ")", "||", "(", "SSE_CLASS_P", "(", "class2", ")", "&&", "!", "TARGET_INTER_UNIT_MOVES_TO_VEC", ")", ")", "return", "true", ";"], "File": "i3864", "Func": "inline_secondary_memory_needed", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14494, "Length": 177, "Cover_Rate": 0.7662337662337663, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Opc", "==", "G_SEXT", ")", "return", "Size", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "Opc", "==", "G_ZEXT", ")", "return", "Size", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "ARMInstructionSelector12", "Func": "selectSimpleExtOpc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14495, "Length": 30, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>InsertWaitcnts", "(", ")", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts", "Func": "createSIInsertWaitcntsPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14496, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "MBlazeDisassembler", "Func": "decodeBRI", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14497, "Length": 30, "Cover_Rate": 0.36585365853658536, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PassConfig", "::", "addPreSched2", "(", ")", "{", "addPass", "(", "IfConverterID", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "HexagonTargetMachine17", "Func": "addPreSched2", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14498, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "X", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "X", ")", ";", "X", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Lo", ",", "Hi", ")", ";", "}", "if", "(", "VT", "!=", "<STR_LIT>", ")", "{", "SDValue", "Hi16", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "X", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "X", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "X", ",", "Hi16", ")", ";", "}", "else", "{", "X", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "X", ")", ";", "}", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "X", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "X", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Flags", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VTs", ",", "Lo", ",", "Hi", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "Setnp", "=", "getSETCC", "(", "<STR_LIT>", ",", "Flags", ",", "DL", ",", "DAG", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Setnp", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)5", "Func": "LowerPARITY", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14499, "Length": 267, "Cover_Rate": 0.5383064516129032, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Op0", "=", "And", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "And", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Op0", "=", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Op1", "=", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Src", ",", "BitNo", ";", "if", "(", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "isOneConstant", "(", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "unsigned", "BitWidth", "=", "Op0", ".", "getValueSizeInBits", "(", ")", ";", "unsigned", "AndBitWidth", "=", "And", ".", "getValueSizeInBits", "(", ")", ";", "if", "(", "BitWidth", ">", "AndBitWidth", ")", "{", "KnownBits", "Known", "=", "DAG", ".", "computeKnownBits", "(", "Op0", ")", ";", "if", "(", "Known", ".", "countMinLeadingZeros", "(", ")", "<", "BitWidth", "-", "AndBitWidth", ")", "return", "SDValue", "(", ")", ";", "}", "Src", "=", "Op1", ";", "BitNo", "=", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "}", "else", "if", "(", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "ConstantSDNode", "*", "AndRHS", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op1", ")", ";", "uint64_t", "AndRHSVal", "=", "AndRHS", "->", "getZExtValue", "(", ")", ";", "SDValue", "AndLHS", "=", "Op0", ";", "if", "(", "AndRHSVal", "==", "<NUM_LIT>", "&&", "AndLHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["Src", "=", "AndLHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering100", "Func": "LowerAndToBT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14500, "Length": 236, "Cover_Rate": 0.5108225108225108, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "TargetLoweringObjectFile", "*", "createTLOF", "(", "const", "Triple", "&", "TT", ")", "{", "if", "(", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", "return", "new", "<ISA_LIT>_MachoTargetObjectFile", "(", ")", ";", "return", "new", "<ISA_LIT>_ELFTargetObjectFile", "(", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering137", "Func": "createTLOF", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14501, "Length": 32, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "PossibleAluOpIdx", "=", "Offset", "+", "<NUM_LIT>", ";", "int", "PossibleBaseIdx", "=", "Offset", "+", "<NUM_LIT>", ";", "int", "PossibleDestIdx", "=", "Offset", "+", "<NUM_LIT>", ";", "if", "(", "<ISA_LIT>Operand", "*", "PossibleAluOp", "=", "static_cast", "<", "<ISA_LIT>Operand", "*", ">", "(", "Operands", "[", "PossibleAluOpIdx", "]", ".", "get", "(", ")", ")", ")", "if", "(", "PossibleAluOp", "->", "isImm", "(", ")", ")", "if", "(", "const", "MCConstantExpr", "*", "ConstExpr", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "PossibleAluOp", "->", "getImm", "(", ")", ")", ")", "Modifies", "=", "LPAC", "::", "modifiesOp", "(", "ConstExpr", "->", "getValue", "(", ")", ")", ";"], "ground_truth": ["return", "Modifies", "&&", "Operands", "[", "PossibleBaseIdx", "]", "->", "isReg", "(", ")", "&&", "Operands", "[", "PossibleDestIdx", "]", "->", "isReg", "(", ")", "&&", "Operands", "[", "PossibleBaseIdx", "]", "->", "getReg", "(", ")", "==", "Operands", "[", "PossibleDestIdx", "]", "->", "getReg", "(", ")", ";"], "File": "DLXAsmParser", "Func": "IsMemoryAssignmentError", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14502, "Length": 122, "Cover_Rate": 0.4468864468864469, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_p128_u64", "(", "uint64x2_t", "__a", ")", "{"], "ground_truth": ["return", "(", "poly128_t", ")", "__a", ";"], "File": "arm", "Func": "neon4_vreinterpretq_p128_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14503, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_psrlv8hi_mask", "(", "(", "__v8hi", ")", "__A", ",", "(", "__v8hi", ")", "__B", ",", "(", "__v8hi", ")", "_mm_setzero_hi", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin4", "Func": "_mm_srlv_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14504, "Length": 31, "Cover_Rate": 0.5849056603773585, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "ScheduleDAGInstrs", "*", "createMinRegScheduler", "(", "MachineSchedContext", "*", "C", ")", "{", "return", "new", "GCNIterativeScheduler", "(", "C", ",", "GCNIterativeScheduler", "::", "SCHEDULE_MINREGFORCED", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)1", "Func": "createMinRegScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14505, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmBackend", "*", "llvm", "::", "create<ISA_LIT>_32AsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "StringRef", "TT", ",", "StringRef", "CPU", ")", "{", "Triple", "TheTriple", "(", "TT", ")", ";", "if", "(", "TheTriple", ".", "isOSBinFormatMachO", "(", ")", ")", "return", "new", "Darwin<ISA_LIT>_32AsmBackend", "(", "T", ",", "MRI", ",", "CPU", ")", ";", "if", "(", "TheTriple", ".", "isOSWindows", "(", ")", "&&", "!", "TheTriple", ".", "isOSBinFormatELF", "(", ")", ")", "return", "new", "Windows<ISA_LIT>AsmBackend", "(", "T", ",", "false", ",", "CPU", ")", ";", "uint8_t", "OSABI", "=", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "TheTriple", ".", "getOS", "(", ")", ")", ";"], "ground_truth": ["return", "new", "ELF<ISA_LIT>_32AsmBackend", "(", "T", ",", "OSABI", ",", "CPU", ")", ";"], "File": "X86AsmBackend1", "Func": "createX86_32AsmBackend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14506, "Length": 99, "Cover_Rate": 0.99, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetStreamer10", "Func": "emitAttribute", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14507, "Length": 6, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "GET_CODE", "(", "op", ")", "!=", "CONST", "||", "GET_CODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "!=", "PLUS", "||", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "!=", "SYMBOL_REF", "||", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "!=", "CONST_INT", ")", "return", "<NUM_LIT>", ";", "else", "{"], "ground_truth": ["rtx", "sum", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";"], "File": "rs60004", "Func": "small_data_operand", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14508, "Length": 71, "Cover_Rate": 0.3776595744680851, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__v4hi", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "__vis_fpadd16", "(", "__v4hi", "__A", ",", "__v4hi", "__B", ")", "{", "return", "__builtin_vis_fpadd16", "(", "__A", ",", "__B", ")", ";"], "ground_truth": ["}"], "File": "visintrin", "Func": "__vis_fpadd16", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14509, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "do", "{", "rtx", "r", "=", "gen_rtx_REG", "(", "SImode", ",", "GP_ARG_MIN_REG", "+", "align_words", ")", ";", "rtx", "off", "=", "GEN_INT", "(", "i", "++", "*", "<NUM_LIT>", ")", ";", "rvec", "[", "k", "++", "]", "=", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "r", ",", "off", ")", ";", "}"], "ground_truth": ["while", "(", "++", "align_words", "<", "GP_ARG_NUM_REG", "&&", "--", "n_units", "!=", "<NUM_LIT>", ")", ";"], "File": "rs6000-call", "Func": "rs6000_mixed_function_arg", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14510, "Length": 54, "Cover_Rate": 0.31213872832369943, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "KindTy", "::", "Immediate", ";"], "ground_truth": ["}"], "File": "LoongArchAsmParser", "Func": "isImm", "Target": "LoongArch", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14511, "Length": 8, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "void", "setSym", "(", "std", "::", "string", "str", ")", "{"], "ground_truth": ["mSym", "=", "str", ";"], "File": "HSAILSubtarget", "Func": "setSym", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14512, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "Arch", "=", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "Arch", "+=", "<STR_LIT>", ";", "else", "Arch", "+=", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "Arch", "+=", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "Arch", "+=", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "Arch", "+=", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "Arch", "+=", "<STR_LIT>", ";"], "File": "RISCVTargetStreamer13", "Func": "emitTargetAttributes", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14513, "Length": 83, "Cover_Rate": 0.48255813953488375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "ret", "=", "<NUM_LIT>", ";", "switch", "(", "DEFAULT_ABI", ")", "{", "default", ":", "abort", "(", ")", ";", "case", "ABI_AIX", ":", "ret", "=", "(", "TARGET_32BIT", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "break", ";"], "ground_truth": ["case", "ABI_DARWIN", ":"], "File": "rs60002", "Func": "rs6000_trampoline_size", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14514, "Length": 34, "Cover_Rate": 0.5483870967741935, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "arc_ccfsm_record_branch_deleted", "(", ")", "{", "arc_ccfsm_state", "+=", "<NUM_LIT>", ";", "current_insn_set_cc_p", "=", "last_insn_set_cc_p", ";"], "ground_truth": ["}"], "File": "arc2", "Func": "arc_ccfsm_record_branch_deleted", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14515, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Cmp", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "!", "Cmp", ".", "hasOneUse", "(", ")", "||", "!", "<STR_LIT>", "(", "Cmp", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "||", "!", "Cmp", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "isInteger", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Z", "=", "Cmp", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "ZVT", "=", "Z", ".", "getValueType", "(", ")", ";", "if", "(", "auto", "*", "ConstantX", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "X", ")", ")", "{", "if", "(", "(", "IsSub", "&&", "CC", "==", "<STR_LIT>", "&&", "ConstantX", "->", "isNullValue", "(", ")", ")", "||", "(", "!", "IsSub", "&&", "CC", "==", "<STR_LIT>", "&&", "ConstantX", "->", "isAllOnesValue", "(", ")", ")", ")", "{", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "ZVT", ")", ";", "SDVTList", "<ISA_LIT>SubVTs", "=", "DAG", ".", "getVTList", "(", "ZVT", ",", "<STR_LIT>", ")", ";", "SDValue", "Neg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<ISA_LIT>SubVTs", ",", "Zero", ",", "Z", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "SDValue", "(", "Neg", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "(", "IsSub", "&&", "CC", "==", "<STR_LIT>", "&&", "ConstantX", "->", "isNullValue", "(", ")", ")", "||", "(", "!", "IsSub", "&&", "CC", "==", "<STR_LIT>", "&&", "ConstantX", "->", "isAllOnesValue", "(", ")", ")", ")", "{", "SDValue", "One", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "ZVT", ")", ";", "SDValue", "Cmp1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Z", ",", "One", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "Cmp1", ")", ";", "}", "}", "SDValue", "One", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "ZVT", ")", ";", "SDValue", "Cmp1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Z", ",", "One", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "VT", ",", "<STR_LIT>", ")", ";", "if", "(", "CC", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "IsSub", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DL", ",", "VTs", ",", "X", ",", "DAG", ".", "getConstant", "(", "-", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ",", "Cmp1", ")", ";", "return", "DAG", ".", "getNode", "(", "IsSub", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DL", ",", "VTs", ",", "X", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ",", "Cmp1", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering61", "Func": "combineAddOrSubToADCOrSBB", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14516, "Length": 399, "Cover_Rate": 0.415625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Error", "(", "FnStartLoc", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "FnStartLoc", "=", "L", ";", "getTargetStreamer", "(", ")", ".", "emitFnStart", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser102", "Func": "parseDirectiveFnStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14517, "Length": 26, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>CCState", "*", "<ISA_LIT>State", "=", "static_cast", "<", "<ISA_LIT>CCState", "*", ">", "(", "&", "State", ")", ";", "static", "const", "MCPhysReg", "F32Regs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "static", "const", "MCPhysReg", "FloatVectorIntRegs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "if", "(", "ArgFlags", ".", "isByVal", "(", ")", ")", "return", "true", ";", "if", "(", "ArgFlags", ".", "isInReg", "(", ")", "&&", "!", "Subtarget", ".", "isLittle", "(", ")", ")", "{", "if", "(", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", ")", "{", "LocVT", "=", "<STR_LIT>", ";", "if", "(", "ArgFlags", ".", "isSExt", "(", ")", ")", "LocInfo", "=", "CCValAssign", "::", "SExtUpper", ";", "else", "if", "(", "ArgFlags", ".", "isZExt", "(", ")", ")", "LocInfo", "=", "CCValAssign", "::", "ZExtUpper", ";", "else", "LocInfo", "=", "CCValAssign", "::", "AExtUpper", ";", "}", "}", "if", "(", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", ")", "{", "LocVT", "=", "<STR_LIT>", ";", "if", "(", "ArgFlags", ".", "isSExt", "(", ")", ")", "LocInfo", "=", "CCValAssign", "::", "SExt", ";", "else", "if", "(", "ArgFlags", ".", "isZExt", "(", ")", ")", "LocInfo", "=", "CCValAssign", "::", "ZExt", ";", "else", "LocInfo", "=", "CCValAssign", "::", "AExt", ";", "}", "unsigned", "Reg", ";", "bool", "AllocateFloatsInIntReg", "=", "State", ".", "isVarArg", "(", ")", "||", "ValNo", ">", "<NUM_LIT>", "||", "State", ".", "getFirstUnallocated", "(", "F32Regs", ")", "!=", "ValNo", ";", "unsigned", "OrigAlign", "=", "ArgFlags", ".", "getOrigAlign", "(", ")", ";", "bool", "isI64", "=", "(", "ValVT", "==", "<STR_LIT>", "&&", "OrigAlign", "==", "<NUM_LIT>", ")", ";", "bool", "isVectorFloat", "=", "<ISA_LIT>State", "->", "WasOriginalArgVectorFloat", "(", "ValNo", ")", ";", "if", "(", "ValVT", "==", "<STR_LIT>", "&&", "isVectorFloat", ")", "{", "if", "(", "ArgFlags", ".", "isSplit", "(", ")", ")", "{", "Reg", "=", "State", ".", "AllocateReg", "(", "FloatVectorIntRegs", ")", ";", "if", "(", "Reg", "==", "<STR_LIT>", ")", "State", ".", "AllocateReg", "(", "<STR_LIT>", ")", ";", "else", "if", "(", "Reg", "==", "<NUM_LIT>", ")", "State", ".", "AllocateReg", "(", "<STR_LIT>", ")", ";", "}", "else", "{", "Reg", "=", "State", ".", "AllocateReg", "(", "IntRegs", ")", ";", "}", "}", "else", "if", "(", "ValVT", "==", "<STR_LIT>", "||", "(", "ValVT", "==", "<STR_LIT>", "&&", "AllocateFloatsInIntReg", ")", ")", "{", "Reg", "=", "State", ".", "AllocateReg", "(", "IntRegs", ")", ";", "if", "(", "isI64", "&&", "(", "Reg", "==", "<STR_LIT>", "||", "Reg", "==", "<STR_LIT>", ")", ")", "Reg", "=", "State", ".", "AllocateReg", "(", "IntRegs", ")", ";", "LocVT", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "ValVT", "==", "<STR_LIT>", "&&", "AllocateFloatsInIntReg", ")", "{", "Reg", "=", "State", ".", "AllocateReg", "(", "IntRegs", ")", ";", "if", "(", "Reg", "==", "<STR_LIT>", "||", "Reg", "==", "<STR_LIT>", ")", "Reg", "=", "State", ".", "AllocateReg", "(", "IntRegs", ")", ";", "State", ".", "AllocateReg", "(", "IntRegs", ")", ";", "LocVT", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "ValVT", ".", "isFloatingPoint", "(", ")", "&&", "!", "AllocateFloatsInIntReg", ")", "{", "if", "(", "ValVT", "==", "<STR_LIT>", ")", "{", "Reg", "=", "State", ".", "AllocateReg", "(", "F32Regs", ")", ";", "State", ".", "AllocateReg", "(", "IntRegs", ")", ";", "}", "else", "{"], "ground_truth": ["Reg", "=", "State", ".", "AllocateReg", "(", "F64Regs", ")", ";"], "File": "MipsISelLowering (2)4", "Func": "CC_MipsO32", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14518, "Length": 453, "Cover_Rate": 0.6462196861626248, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_vcvtph2pd512_mask_round", "(", "__A", ",", "_mm512_setzero_pd", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm512_cvtph_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14519, "Length": 19, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Bits", "==", "<NUM_LIT>", "||", "Bits", ">", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "int32_t", "SImmVal", "=", "Imm", ".", "getSExtValue", "(", ")", ";", "uint32_t", "ZImmVal", "=", "Imm", ".", "getZExtValue", "(", ")", ";", "if", "(", "!", "ST", "->", "isThumb", "(", ")", ")", "{", "if", "(", "(", "SImmVal", ">=", "<NUM_LIT>", "&&", "SImmVal", "<", "<NUM_LIT>", ")", "||", "(", "<STR_LIT>", "(", "ZImmVal", ")", "!=", "-", "<NUM_LIT>", ")", "||", "(", "<STR_LIT>", "(", "~", "ZImmVal", ")", "!=", "-", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";", "return", "ST", "->", "hasV6T2Ops", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "}", "if", "(", "ST", "->", "isThumb2", "(", ")", ")", "{", "if", "(", "(", "SImmVal", ">=", "<NUM_LIT>", "&&", "SImmVal", "<", "<NUM_LIT>", ")", "||", "(", "<STR_LIT>", "(", "ZImmVal", ")", "!=", "-", "<NUM_LIT>", ")", "||", "(", "<STR_LIT>", "(", "~", "ZImmVal", ")", "!=", "-", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["return", "ST", "->", "hasV6T2Ops", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "File": "ARMTargetTransformInfo (2)", "Func": "getIntImmCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14520, "Length": 145, "Cover_Rate": 0.6502242152466368, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addRequired", "<", "GISelKnownBitsAnalysis", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "addPreserved", "<", "GISelKnownBitsAnalysis", ">", "(", ")", ";"], "File": "AArch64PreLegalizerCombiner6", "Func": "getAnalysisUsage", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14521, "Length": 18, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_permutex2var_epi8", "(", "__mmask32", "__U", ",", "__m256i", "__A", ",", "__m256i", "__I", ",", "__m256i", "__B", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_vpermt2varqi256_maskz", "(", "(", "__v32qi", ")", "__I", ",", "(", "__v32qi", ")", "__A", ",", "(", "__v32qi", ")", "__B", ",", "(", "__mmask32", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vbmivlintrin", "Func": "_mm256_maskz_permutex2var_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14522, "Length": 56, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GCNSubtarget", "&", "GCNSubtarget", "::", "initializeSubtargetDependencies", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ")", "{", "SmallString", "<", "<NUM_LIT>", ">", "FullFS", "(", "<STR_LIT>", ")", ";", "if", "(", "isAmdHsaOS", "(", ")", ")", "FullFS", "+=", "<STR_LIT>", ";", "FullFS", "+=", "<STR_LIT>", ";", "if", "(", "FS", ".", "find_lower", "(", "<STR_LIT>", ")", "!=", "StringRef", "::", "npos", ")", "{", "if", "(", "FS", ".", "find_lower", "(", "<STR_LIT>", ")", "==", "StringRef", "::", "npos", ")", "FullFS", "+=", "<STR_LIT>", ";", "if", "(", "FS", ".", "find_lower", "(", "<STR_LIT>", ")", "==", "StringRef", "::", "npos", ")", "FullFS", "+=", "<STR_LIT>", ";", "if", "(", "FS", ".", "find_lower", "(", "<STR_LIT>", ")", "==", "StringRef", "::", "npos", ")", "FullFS", "+=", "<STR_LIT>", ";", "}", "FullFS", "+=", "FS", ";", "ParseSubtargetFeatures", "(", "GPU", ",", "GPU", ",", "FullFS", ")", ";", "assert", "(", "!", "hasFP64", "(", ")", "||", "(", "getGeneration", "(", ")", ">=", "<ISA_LIT>Subtarget", "::", "SOUTHERN_ISLANDS", ")", ")", ";", "if", "(", "!", "hasAddr64", "(", ")", "&&", "!", "FS", ".", "contains", "(", "<STR_LIT>", ")", ")", "{"], "ground_truth": ["FlatForGlobal", "=", "true", ";"], "File": "AMDGPUSubtarget55", "Func": "initializeSubtargetDependencies", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14523, "Length": 158, "Cover_Rate": 0.5524475524475524, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "Reg", "=", "State", ".", "AllocateReg", "(", "ArgGPRs", ")", ";", "LocVT", "=", "<STR_LIT>", ";", "if", "(", "!", "Reg", ")", "return", "false", ";", "if", "(", "!", "State", ".", "AllocateReg", "(", "ArgGPRs", ")", ")", "return", "false", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "CSKYCallingConv", "Func": "Ret_CSKY_ABIV2_SOFT_64", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14524, "Length": 59, "Cover_Rate": 0.5315315315315315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isUseMIInFoldList", "(", "const", "std", "::", "vector", "<", "FoldCandidate", ">", "&", "FoldList", ",", "const", "MachineInstr", "*", "MI", ")", "{", "for", "(", "auto", "Candidate", ":", "FoldList", ")", "{", "if", "(", "Candidate", ".", "UseMI", "==", "MI", ")", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "SIFoldOperands1", "Func": "isUseMIInFoldList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14525, "Length": 43, "Cover_Rate": 0.9772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128d", ")", "_mm_setr_pd", "(", "__c", "[", "<NUM_LIT>", "]", ",", "__A", "[", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["}"], "File": "emmintrin2", "Func": "_mm_sqrt_sd", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14526, "Length": 18, "Cover_Rate": 0.3050847457627119, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "UnspilledCSGPR", "=", "Reg", ";", "UnspilledCSGPRPaired", "=", "PairedReg", ";", "}", "continue", ";", "}", "if", "(", "produceCompactUnwindFrame", "(", "MF", ")", "&&", "PairedReg", "!=", "<STR_LIT>", "&&", "!", "SavedRegs", ".", "test", "(", "PairedReg", ")", ")", "{", "SavedRegs", ".", "set", "(", "PairedReg", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "PairedReg", ")", "&&", "!", "RegInfo", "->", "isReservedReg", "(", "MF", ",", "PairedReg", ")", ")", "ExtraCSSpill", "=", "PairedReg", ";", "}", "}", "unsigned", "CSStackSize", "=", "<NUM_LIT>", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "for", "(", "unsigned", "Reg", ":", "SavedRegs", ".", "set_bits", "(", ")", ")", "CSStackSize", "+=", "TRI", "->", "getRegSizeInBits", "(", "Reg", ",", "MRI", ")", "/", "<NUM_LIT>", ";", "unsigned", "NumSavedRegs", "=", "SavedRegs", ".", "count", "(", ")", ";", "unsigned", "EstimatedStackSize", "=", "MFI", ".", "estimateStackSize", "(", "MF", ")", ";", "if", "(", "hasFP", "(", "MF", ")", "||", "windowsRequiresStackProbe", "(", "MF", ",", "EstimatedStackSize", "+", "CSStackSize", "+", "<NUM_LIT>", ")", ")", "{", "SavedRegs", ".", "set", "(", "<STR_LIT>", ")", ";", "SavedRegs", ".", "set", "(", "<STR_LIT>", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "for", "(", "unsigned", "Reg", ":", "SavedRegs", ".", "set_bits", "(", ")", ")", "dbgs", "(", ")", "<<", "' '", "<<", "printReg", "(", "Reg", ",", "RegInfo", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", ")", ";", "bool", "CanEliminateFrame", "=", "SavedRegs", ".", "count", "(", ")", "==", "<NUM_LIT>", ";", "unsigned", "EstimatedStackSizeLimit", "=", "estimateRSStackSizeLimit", "(", "MF", ")", ";", "bool", "BigStack", "=", "(", "EstimatedStackSize", "+", "CSStackSize", ")", ">", "EstimatedStackSizeLimit", ";", "if", "(", "BigStack", "||", "!", "CanEliminateFrame", "||", "RegInfo", "->", "cannotEliminateFrame", "(", "MF", ")", ")", "AFI", "->", "setHasStackFrame", "(", "true", ")", ";", "if", "(", "BigStack", ")", "{", "if", "(", "!", "ExtraCSSpill", "&&", "UnspilledCSGPR", "!=", "<STR_LIT>", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printReg", "(", "UnspilledCSGPR", ",", "RegInfo", ")", "<<", "<STR_LIT>", ")", ";", "SavedRegs", ".", "set", "(", "UnspilledCSGPR", ")", ";", "if", "(", "produceCompactUnwindFrame", "(", "MF", ")", ")", "SavedRegs", ".", "set", "(", "UnspilledCSGPRPaired", ")", ";", "ExtraCSSpill", "=", "UnspilledCSGPRPaired", ";", "}", "if", "(", "!", "ExtraCSSpill", "||", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "ExtraCSSpill", ")", ")", "{", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "TargetRegisterClass", "&", "RC", "=", "<STR_LIT>", ";", "unsigned", "Size", "=", "TRI", "->", "getSpillSize", "(", "RC", ")", ";", "unsigned", "Align", "=", "TRI", "->", "getSpillAlignment", "(", "RC", ")", ";"], "ground_truth": ["int", "FI", "=", "MFI", ".", "CreateStackObject", "(", "Size", ",", "Align", ",", "false", ")", ";"], "File": "AArch64FrameLowering105", "Func": "determineCalleeSaves", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14527, "Length": 395, "Cover_Rate": 0.5470914127423823, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "JTI", "=", "(", "(", "<ISA_LIT>BaseTargetMachine", "&", ")", "MF", ".", "getTarget", "(", ")", ")", ".", "getJITInfo", "(", ")", ";", "II", "=", "(", "const", "<ISA_LIT>BaseInstrInfo", "*", ")", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "TD", "=", "MF", ".", "getTarget", "(", ")", ".", "getTargetData", "(", ")", ";", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "MCPEs", "=", "&", "MF", ".", "getConstantPool", "(", ")", "->", "getConstants", "(", ")", ";", "MJTEs", "=", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "MF", ".", "getJumpTableInfo", "(", ")", ")", "MJTEs", "=", "&", "MF", ".", "getJumpTableInfo", "(", ")", "->", "getJumpTables", "(", ")", ";"], "File": "ARMCodeEmitter13", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14528, "Length": 97, "Cover_Rate": 0.31596091205211724, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "addRegOffset", "(", "MIB", ",", "leaInReg", ",", "true", ",", "-", "<NUM_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "addRegOffset", "(", "MIB", ",", "leaInReg", ",", "true", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "Src2", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "isKill2", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "unsigned", "leaInReg2", "=", "<NUM_LIT>", ";", "MachineInstr", "*", "InsMI2", "=", "<NUM_LIT>", ";", "if", "(", "Src", "==", "Src2", ")", "{", "addRegReg", "(", "MIB", ",", "leaInReg", ",", "true", ",", "leaInReg", ",", "false", ")", ";", "}", "else", "{", "if", "(", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "is64Bit", "(", ")", ")", "leaInReg2", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "else", "leaInReg2", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "MFI", ",", "&", "*", "MIB", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ",", "leaInReg2", ")", ";", "InsMI2", "=", "BuildMI", "(", "*", "MFI", ",", "&", "*", "MIB", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "TargetOpcode", "::", "COPY", ")", ")", ".", "addReg", "(", "leaInReg2", ",", "RegState", "::", "Define", ",", "<STR_LIT>", ")", ".", "addReg", "(", "Src2", ",", "getKillRegState", "(", "isKill2", ")", ")", ";", "addRegReg", "(", "MIB", ",", "leaInReg", ",", "true", ",", "leaInReg2", ",", "true", ")", ";", "}", "if", "(", "LV", "&&", "isKill2", "&&", "InsMI2", ")", "LV", "->", "replaceKillInstruction", "(", "Src2", ",", "MI", ",", "InsMI2", ")", ";"], "ground_truth": ["break", ";"], "File": "X86InstrInfo (2)", "Func": "convertToThreeAddressWithLEA", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14529, "Length": 263, "Cover_Rate": 0.3380462724935733, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "POST_MODIFY", ":", "gcc_unreachable", "(", ")", ";", "case", "REG", ":", "if", "(", "nregs", ">", "<NUM_LIT>", ")", "{", "if", "(", "nregs", ">", "<NUM_LIT>", "||", "(", "TARGET_HAVE_MVE", "&&", "nregs", ">=", "<NUM_LIT>", ")", ")", "templ", "=", "<STR_LIT>", ";", "else", "templ", "=", "<STR_LIT>", ";", "ops", "[", "<NUM_LIT>", "]", "=", "mem", ";", "ops", "[", "<NUM_LIT>", "]", "=", "reg", ";", "break", ";", "}", "case", "PLUS", ":", "if", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", ")", "addr", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "case", "LABEL_REF", ":", "{", "int", "i", ";", "int", "overlap", "=", "-", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nregs", ";", "i", "++", ")", "{", "ops", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "DImode", ",", "REGNO", "(", "reg", ")", "+", "<NUM_LIT>", "*", "i", ")", ";", "ops", "[", "<NUM_LIT>", "]", "=", "adjust_address", "(", "mem", ",", "DImode", ",", "<NUM_LIT>", "*", "i", ")", ";", "if", "(", "reg_overlap_mentioned_p", "(", "ops", "[", "<NUM_LIT>", "]", ",", "mem", ")", ")", "{", "gcc_assert", "(", "overlap", "==", "-", "<NUM_LIT>", ")", ";", "overlap", "=", "i", ";", "}", "else", "{", "if", "(", "TARGET_HAVE_MVE", "&&", "LABEL_REF_P", "(", "addr", ")", ")", "sprintf", "(", "buff", ",", "<STR_LIT>", ",", "load", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "else", "sprintf", "(", "buff", ",", "<STR_LIT>", ",", "load", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "output_asm_insn", "(", "buff", ",", "ops", ")", ";", "}", "}", "if", "(", "overlap", "!=", "-", "<NUM_LIT>", ")", "{", "ops", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "DImode", ",", "REGNO", "(", "reg", ")", "+", "<NUM_LIT>", "*", "overlap", ")", ";", "ops", "[", "<NUM_LIT>", "]", "=", "adjust_address", "(", "mem", ",", "SImode", ",", "<NUM_LIT>", "*", "overlap", ")", ";", "if", "(", "TARGET_HAVE_MVE", "&&", "LABEL_REF_P", "(", "addr", ")", ")", "sprintf", "(", "buff", ",", "<STR_LIT>", ",", "load", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "else", "sprintf", "(", "buff", ",", "<STR_LIT>", ",", "load", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "output_asm_insn", "(", "buff", ",", "ops", ")", ";", "}", "return", "<STR_LIT>", ";", "}", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "sprintf", "(", "buff", ",", "templ", ",", "load", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "output_asm_insn", "(", "buff", ",", "ops", ")", ";"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "arm", "Func": "output_move_neon", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14530, "Length": 334, "Cover_Rate": 0.5529801324503312, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "N01", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "APInt", "ShlConst", "=", "(", "cast", "<", "ConstantSDNode", ">", "(", "N01", ")", ")", "->", "getAPIntValue", "(", ")", ";", "APInt", "SarConst", "=", "(", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ")", "->", "getAPIntValue", "(", ")", ";", "EVT", "CVT", "=", "N1", ".", "getValueType", "(", ")", ";", "if", "(", "SarConst", ".", "isNegative", "(", ")", ")", "return", "SDValue", "(", ")", ";", "for", "(", "MVT", "SVT", ":", "<STR_LIT>", "(", ")", ")", "{", "unsigned", "ShiftSize", "=", "SVT", ".", "getSizeInBits", "(", ")", ";", "if", "(", "ShiftSize", "<", "<NUM_LIT>", "||", "ShiftSize", ">", "<NUM_LIT>", "||", "ShlConst", "!=", "Size", "-", "ShiftSize", ")", "continue", ";", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "NN", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N00", ",", "DAG", ".", "getValueType", "(", "SVT", ")", ")", ";", "SarConst", "=", "SarConst", "-", "(", "Size", "-", "ShiftSize", ")", ";", "if", "(", "SarConst", "==", "<NUM_LIT>", ")", "return", "NN", ";"], "ground_truth": ["else", "if", "(", "SarConst", ".", "isNegative", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "NN", ",", "DAG", ".", "getConstant", "(", "-", "SarConst", ",", "DL", ",", "CVT", ")", ")", ";"], "File": "X86ISelLowering143", "Func": "combineShiftRightArithmetic", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14531, "Length": 186, "Cover_Rate": 0.5314285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Function", "&", "Func", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ";", "Function", "::", "const_arg_iterator", "FuncArg", "=", "Func", ".", "arg_begin", "(", ")", ";", "if", "(", "Func", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", "&&", "!", "Func", ".", "arg_empty", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "CCInfo", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "CC_<ISA_LIT>_FixedArg", ")", ";", "<ISA_LIT>FI", "->", "setFormalArgInfo", "(", "CCInfo", ".", "getNextStackOffset", "(", ")", ",", "CCInfo", ".", "getInRegsParamsCount", "(", ")", ">", "<NUM_LIT>", ")", ";", "unsigned", "CurArgIdx", "=", "<NUM_LIT>", ";", "CCInfo", ".", "rewindByValRegsInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "if", "(", "Ins", "[", "i", "]", ".", "isOrigArg", "(", ")", ")", "{", "std", "::", "advance", "(", "FuncArg", ",", "Ins", "[", "i", "]", ".", "getOrigArgIndex", "(", ")", "-", "CurArgIdx", ")", ";", "CurArgIdx", "=", "Ins", "[", "i", "]", ".", "getOrigArgIndex", "(", ")", ";", "}", "EVT", "ValVT", "=", "VA", ".", "getValVT", "(", ")", ";", "<STR_LIT>", "Flags", "=", "Ins", "[", "i", "]", ".", "Flags", ";", "bool", "IsRegLoc", "=", "VA", ".", "isRegLoc", "(", ")", ";", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "{", "assert", "(", "Ins", "[", "i", "]", ".", "isOrigArg", "(", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "FirstByValReg", ",", "LastByValReg", ";", "unsigned", "ByValIdx", "=", "CCInfo", ".", "getInRegsParamsProcessed", "(", ")", ";", "CCInfo", ".", "getInRegsParamInfo", "(", "ByValIdx", ",", "FirstByValReg", ",", "LastByValReg", ")", ";", "assert", "(", "Flags", ".", "getByValSize", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "ByValIdx", "<", "CCInfo", ".", "getInRegsParamsCount", "(", ")", ")", ";", "copyByValRegs", "(", "Chain", ",", "DL", ",", "OutChains", ",", "DAG", ",", "Flags", ",", "InVals", ",", "&", "*", "FuncArg", ",", "FirstByValReg", ",", "LastByValReg", ",", "VA", ",", "CCInfo", ")", ";", "CCInfo", ".", "nextInRegsParam", "(", ")", ";", "continue", ";", "}", "if", "(", "IsRegLoc", ")", "{", "MVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "unsigned", "ArgReg", "=", "VA", ".", "getLocReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getRegClassFor", "(", "RegVT", ")", ";", "unsigned", "Reg", "=", "addLiveIn", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "ArgReg", ",", "RC", ")", ";"], "ground_truth": ["SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "RegVT", ")", ";"], "File": "MipsISelLowering10", "Func": "LowerFormalArguments", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14532, "Length": 359, "Cover_Rate": 0.3425572519083969, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "V8QImode", ":", "gen", "=", "gen_aarch64_simd_combinev8qi", ";", "break", ";", "case", "V4HImode", ":", "gen", "=", "gen_aarch64_simd_combinev4hi", ";", "break", ";", "case", "V2SImode", ":", "gen", "=", "gen_aarch64_simd_combinev2si", ";", "break", ";", "case", "V4HFmode", ":", "gen", "=", "gen_aarch64_simd_combinev4hf", ";", "break", ";", "case", "V2SFmode", ":", "gen", "=", "gen_aarch64_simd_combinev2sf", ";", "break", ";", "case", "DImode", ":", "gen", "=", "gen_aarch64_simd_combinedi", ";", "break", ";"], "ground_truth": ["case", "DFmode", ":"], "File": "aarch643", "Func": "aarch64_split_simd_combine", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14533, "Length": 57, "Cover_Rate": 0.3584905660377358, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "expandSelectCC", "(", "MI", ",", "BB", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "expandSelectCC", "(", "MI", ",", "BB", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "SparcISelLowering53", "Func": "EmitInstrWithCustomInserter", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14534, "Length": 47, "Cover_Rate": 0.36153846153846153, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "case", "<STR_LIT>", ":", "{", "const", "auto", "*", "GA", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Node", ")", ";", "if", "(", "!", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "hasBulkMemory", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ",", "false", ")", ";", "if", "(", "GA", "->", "getGlobal", "(", ")", "->", "getThreadLocalMode", "(", ")", "!=", "GlobalValue", "::", "LocalExecTLSModel", "&&", "!", "Subtarget", "->", "getTargetTriple", "(", ")", ".", "isOSEmscripten", "(", ")", ")", "{", "report_fatal_error", "(", "<STR_LIT>", "<STR_LIT>", "+", "GA", "->", "getGlobal", "(", ")", "->", "getName", "(", ")", ",", "false", ")", ";", "}", "MVT", "PtrVT", "=", "TLI", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ";", "assert", "(", "PtrVT", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "SDValue", "TLSBaseSym", "=", "CurDAG", "->", "getTargetExternalSymbol", "(", "<STR_LIT>", ",", "PtrVT", ")", ";", "SDValue", "TLSOffsetSym", "=", "CurDAG", "->", "getTargetGlobalAddress", "(", "GA", "->", "getGlobal", "(", ")", ",", "DL", ",", "PtrVT", ",", "GA", "->", "getOffset", "(", ")", ",", "<NUM_LIT>", ")", ";", "MachineSDNode", "*", "TLSBase", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "TLSBaseSym", ")", ";", "MachineSDNode", "*", "TLSOffset", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "TLSOffsetSym", ")", ";", "MachineSDNode", "*", "TLSAddress", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "SDValue", "(", "TLSBase", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "TLSOffset", ",", "<NUM_LIT>", ")", ")", ";", "ReplaceNode", "(", "Node", ",", "TLSAddress", ")", ";", "return", ";", "}", "case", "<STR_LIT>", ":", "{", "unsigned", "IntNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "switch", "(", "IntNo", ")", "{", "case", "<STR_LIT>", ":", "{", "MVT", "PtrVT", "=", "TLI", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ";", "assert", "(", "PtrVT", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "MachineSDNode", "*", "TLSSize", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "CurDAG", "->", "getTargetExternalSymbol", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", ";", "ReplaceNode", "(", "Node", ",", "TLSSize", ")", ";", "return", ";", "}", "case", "<STR_LIT>", ":", "{", "MVT", "PtrVT", "=", "TLI", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ";", "assert", "(", "PtrVT", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "MachineSDNode", "*", "TLSAlign", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "CurDAG", "->", "getTargetExternalSymbol", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", ";", "ReplaceNode", "(", "Node", ",", "TLSAlign", ")", ";", "return", ";", "}", "}", "break", ";", "}"], "ground_truth": ["case", "<STR_LIT>", ":", "{"], "File": "WebAssemblyISelDAGToDAG2", "Func": "Select", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14535, "Length": 387, "Cover_Rate": 0.40270551508844954, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "insn", "->", "opcodeType", "=", "THREEBYTE_38", ";", "return", "consumeByte", "(", "insn", ",", "&", "insn", "->", "opcode", ")", ";", "case", "VEX_LOB_0F3A", ":", "insn", "->", "opcodeType", "=", "THREEBYTE_3A", ";", "return", "consumeByte", "(", "insn", ",", "&", "insn", "->", "opcode", ")", ";", "}", "}", "else", "if", "(", "insn", "->", "vexXopType", "==", "TYPE_VEX_2B", ")", "{", "insn", "->", "opcodeType", "=", "TWOBYTE", ";", "return", "consumeByte", "(", "insn", ",", "&", "insn", "->", "opcode", ")", ";", "}", "else", "if", "(", "insn", "->", "vexXopType", "==", "TYPE_XOP", ")", "{", "switch", "(", "mmmmmFromXOP2of3", "(", "insn", "->", "vexXopPrefix", "[", "<NUM_LIT>", "]", ")", ")", "{", "default", ":", "dbgprintf", "(", "insn", ",", "<STR_LIT>", ",", "mmmmmFromVEX2of3", "(", "insn", "->", "vexXopPrefix", "[", "<NUM_LIT>", "]", ")", ")", ";", "return", "-", "<NUM_LIT>", ";", "case", "XOP_MAP_SELECT_8", ":", "insn", "->", "opcodeType", "=", "XOP8_MAP", ";", "return", "consumeByte", "(", "insn", ",", "&", "insn", "->", "opcode", ")", ";", "case", "XOP_MAP_SELECT_9", ":", "insn", "->", "opcodeType", "=", "XOP9_MAP", ";", "return", "consumeByte", "(", "insn", ",", "&", "insn", "->", "opcode", ")", ";", "case", "XOP_MAP_SELECT_A", ":", "insn", "->", "opcodeType", "=", "XOPA_MAP", ";", "return", "consumeByte", "(", "insn", ",", "&", "insn", "->", "opcode", ")", ";", "}", "}", "if", "(", "consumeByte", "(", "insn", ",", "&", "current", ")", ")", "return", "-", "<NUM_LIT>", ";", "if", "(", "current", "==", "<NUM_LIT>", ")", "{", "dbgprintf", "(", "insn", ",", "<STR_LIT>", ",", "current", ")", ";", "if", "(", "consumeByte", "(", "insn", ",", "&", "current", ")", ")", "return", "-", "<NUM_LIT>", ";", "if", "(", "current", "==", "<NUM_LIT>", ")", "{", "dbgprintf", "(", "insn", ",", "<STR_LIT>", ",", "current", ")", ";", "if", "(", "consumeByte", "(", "insn", ",", "&", "current", ")", ")", "return", "-", "<NUM_LIT>", ";", "insn", "->", "opcodeType", "=", "THREEBYTE_38", ";", "}", "else", "if", "(", "current", "==", "<NUM_LIT>", ")", "{", "dbgprintf", "(", "insn", ",", "<STR_LIT>", ",", "current", ")", ";", "if", "(", "consumeByte", "(", "insn", ",", "&", "current", ")", ")", "return", "-", "<NUM_LIT>", ";", "insn", "->", "opcodeType", "=", "THREEBYTE_3A", ";", "}", "else", "if", "(", "current", "==", "<NUM_LIT>", ")", "{", "dbgprintf", "(", "insn", ",", "<STR_LIT>", ",", "current", ")", ";"], "ground_truth": ["if", "(", "consumeByte", "(", "insn", ",", "&", "current", ")", ")", "return", "-", "<NUM_LIT>", ";"], "File": "X86DisassemblerDecoder15", "Func": "readOpcode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14536, "Length": 325, "Cover_Rate": 0.6619144602851323, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m128d", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_load_sd", "(", "double", "const", "*", "__P", ")", "{"], "ground_truth": ["return", "_mm_set_sd", "(", "*", "__P", ")", ";"], "File": "emmintrin4", "Func": "_mm_load_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14537, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "*", "getAdjustedAnalysisPointer", "(", "const", "void", "*", "ID", ")", "override", "{", "if", "(", "ID", "==", "&", "TargetTransformInfo", "::", "ID", ")", "return", "(", "TargetTransformInfo", "*", ")", "this", ";", "return", "this", ";"], "ground_truth": ["}"], "File": "PPCTargetTransformInfo26", "Func": "getAdjustedAnalysisPointer", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14538, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isFP32", "(", ")", "const", "{", "return", "isReg", "(", "FP32Reg", ")", ";"], "ground_truth": ["}"], "File": "SystemZAsmParser (2)", "Func": "isFP32", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14539, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int64x2_t", ")", "__builtin_neon_vrshlsv2di", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vrshlq_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14540, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint32x4_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vreinterpretq_u32_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14541, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "removePassThroughBuiltin", "(", "M", ")", ";"], "ground_truth": ["}"], "File": "BPFCheckAndAdjustIR", "Func": "adjustIR", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14542, "Length": 7, "Cover_Rate": 0.4117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::", "processFunctionBeforeCalleeSavedScan", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";"], "ground_truth": ["const", "<ISA_LIT>RegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "<ISA_LIT>RegisterInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";"], "File": "X86FrameLowering115", "Func": "processFunctionBeforeCalleeSavedScan", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14543, "Length": 48, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "<STR_LIT>", "getVPTInstrPredicate", "(", "const", "MachineInstr", "&", "MI", ")", "{", "Register", "PredReg", ";", "return", "getVPTInstrPredicate", "(", "MI", ",", "PredReg", ")", ";"], "ground_truth": ["}"], "File": "Thumb2InstrInfo11", "Func": "getVPTInstrPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14544, "Length": 22, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "&", "<ISA_LIT>Subtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "FS", ")", "{", "if", "(", "CPUString", ".", "empty", "(", ")", ")", "CPUString", "=", "<STR_LIT>", ";"], "ground_truth": ["ParseSubtargetFeatures", "(", "CPUString", ",", "FS", ")", ";"], "File": "AArch64Subtarget4", "Func": "initializeSubtargetDependencies", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14545, "Length": 29, "Cover_Rate": 0.7631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "parseOperand", "(", "Operands", ",", "false", ",", "false", ")", ";", "}", "case", "AsmToken", "::", "LCurly", ":", "return", "parseNeonVectorList", "(", "Operands", ")", ";", "case", "AsmToken", "::", "Identifier", ":", "{", "if", "(", "isCondCode", ")", "return", "parseCondCode", "(", "Operands", ",", "invertCondCode", ")", ";", "if", "(", "!", "parseRegister", "(", "Operands", ")", ")", "return", "false", ";", "if", "(", "!", "parseOptionalMulOperand", "(", "Operands", ")", ")", "return", "false", ";", "OperandMatchResultTy", "GotShift", "=", "tryParseOptionalShiftExtend", "(", "Operands", ")", ";", "if", "(", "GotShift", "!=", "MatchOperand_NoMatch", ")", "return", "GotShift", ";", "if", "(", "Mnemonic", "==", "<STR_LIT>", ")", "return", "parseKeywordOperand", "(", "Operands", ")", ";", "const", "MCExpr", "*", "IdVal", ";", "S", "=", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "IdVal", ")", ")", "return", "true", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateImm", "(", "IdVal", ",", "S", ",", "E", ",", "getContext", "(", ")", ")", ")", ";", "return", "false", ";", "}", "case", "AsmToken", "::", "Integer", ":", "case", "AsmToken", "::", "Real", ":", "case", "AsmToken", "::", "Hash", ":", "{", "S", "=", "getLoc", "(", ")", ";", "parseOptionalToken", "(", "AsmToken", "::", "Hash", ")", ";", "bool", "isNegative", "=", "false", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", "{", "isNegative", "=", "true", ";", "if", "(", "Parser", ".", "getLexer", "(", ")", ".", "peekTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Real", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "}", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Real", ")", ")", "{", "APFloat", "RealVal", "(", "APFloat", "::", "IEEEdouble", "(", ")", ",", "Tok", ".", "getString", "(", ")", ")", ";", "uint64_t", "IntVal", "=", "RealVal", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "if", "(", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", ")", "return", "TokError", "(", "<STR_LIT>", ")", ";", "else", "if", "(", "IntVal", "!=", "<NUM_LIT>", "||", "isNegative", ")", "return", "TokError", "(", "<STR_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateToken", "(", "<STR_LIT>", ",", "false", ",", "S", ",", "getContext", "(", ")", ")", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateToken", "(", "<STR_LIT>", ",", "false", ",", "S", ",", "getContext", "(", ")", ")", ")", ";", "return", "false", ";", "}", "const", "MCExpr", "*", "ImmVal", ";", "if", "(", "parseSymbolicImmVal", "(", "ImmVal", ")", ")", "return", "true", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateImm", "(", "ImmVal", ",", "S", ",", "E", ",", "getContext", "(", ")", ")", ")", ";", "return", "false", ";", "}", "case", "AsmToken", "::", "Equal", ":", "{"], "ground_truth": ["SMLoc", "Loc", "=", "getLoc", "(", ")", ";"], "File": "AArch64AsmParser105", "Func": "parseOperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14546, "Length": 463, "Cover_Rate": 0.45978152929493543, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmParser", "::", "OperandMatchResultTy", "<ISA_LIT>AsmParser", "::", "parseAFGR64Regs", "(", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "if", "(", "isFP64", "(", ")", ")", "return", "MatchOperand_NoMatch", ";", "return", "parseRegs", "(", "Operands", ",", "(", "int", ")", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmParser29", "Func": "parseAFGR64Regs", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14547, "Length": 37, "Cover_Rate": 0.9487179487179487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "(", "Opcode", "!=", "<STR_LIT>", ")", "&&", "(", "Opcode", "!=", "<STR_LIT>", ")", "&&", "!", "Binary", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MCII", ".", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "uint64_t", "TSFlags", "=", "Desc", ".", "TSFlags", ";"], "ground_truth": ["if", "(", "(", "TSFlags", "&", "<STR_LIT>", ")", "==", "<STR_LIT>", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "MipsMCCodeEmitter10", "Func": "EncodeInstruction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14548, "Length": 69, "Cover_Rate": 0.552, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{"], "ground_truth": ["MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "WebAssemblyPeephole (2)", "Func": "runOnMachineFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14549, "Length": 68, "Cover_Rate": 0.30493273542600896, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "AttributeItem", "*", "Item", "=", "getAttributeItem", "(", "Attribute", ")", ")", "{", "if", "(", "!", "OverwriteExisting", ")", "return", ";", "Item", "->", "Type", "=", "AttributeType", "::", "Text", ";", "Item", "->", "StringValue", "=", "std", "::", "string", "(", "Value", ")", ";"], "ground_truth": ["return", ";"], "File": "RISCVELFStreamer", "Func": "setAttributeItem", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14550, "Length": 40, "Cover_Rate": 0.5194805194805194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "args", ".", "quick_push", "(", "GEN_INT", "(", "(", "(", "prfop", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "aarch64-sve-builtins", "Func": "prepare_prefetch_operands", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14551, "Length": 21, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "InstrItineraryData", "*", "getInstrItineraryData", "(", ")", "const", "override", "{", "return", "InstrItins", ";"], "ground_truth": ["}"], "File": "HexagonTargetMachine17", "Func": "getInstrItineraryData", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14552, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AddressMode", "AM", ";", "if", "(", "!", "<ISA_LIT>SelectAddress", "(", "C", ",", "AM", ")", ")", "return", "<NUM_LIT>", ";", "unsigned", "Opc", "=", "Subtarget", "->", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "TargetRegisterClass", "*", "RC", "=", "TLI", ".", "getRegClassFor", "(", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";"], "ground_truth": ["addLeaAddress", "(", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ",", "AM", ")", ";"], "File": "X86FastISel13", "Func": "TargetMaterializeAlloca", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14553, "Length": 73, "Cover_Rate": 0.6952380952380952, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstrInfo", "::", "<ISA_LIT>InstrInfo", "(", "<ISA_LIT>Subtarget", "&", "STI", ")", ":", "<ISA_LIT>GenInstrInfo", "(", ")", "{"], "ground_truth": ["}"], "File": "LoongArchInstrInfo", "Func": "LoongArchInstrInfo", "Target": "LoongArch", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14554, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "AMDGPU", "::", "JUMP_COND", ":", "case", "AMDGPU", "::", "JUMP", ":", "return", "AMDGPU", "::", "CONTINUE_LOGICALNZ_i32", ";"], "ground_truth": ["default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "AMDILCFGStructurizer1", "Func": "getContinueNzeroOpcode", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14555, "Length": 22, "Cover_Rate": 0.5116279069767442, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "size_t", "DashPosition", "=", "<NUM_LIT>", ";", "StringRef", "TheTriple", ";", "DashPosition", "=", "TT", ".", "find", "(", "'-'", ")", ";", "if", "(", "DashPosition", "==", "StringRef", "::", "npos", ")", "{", "TheTriple", "=", "TT", ".", "substr", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "TheTriple", "=", "TT", ".", "substr", "(", "<NUM_LIT>", ",", "DashPosition", ")", ";", "}", "if", "(", "TheTriple", "==", "<STR_LIT>", ")", "{", "if", "(", "CPU", ".", "empty", "(", ")", "||", "CPU", "==", "<STR_LIT>", ")", "{", "<ISA_LIT>ArchFeature", "=", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "LC3bMCTargetDesc", "Func": "ParseLC3bTriple", "Target": "LC3b", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14556, "Length": 75, "Cover_Rate": 0.7653061224489796, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>ELFObjectWriter", "::", "GetRelocType", "(", "const", "MCValue", "&", "Target", ",", "const", "MCFixup", "&", "Fixup", ",", "bool", "IsPCRel", ",", "bool", "IsRelocWithSymbol", ",", "int64_t", "Addend", ")", "const", "{"], "ground_truth": ["return", "GetRelocTypeInner", "(", "Target", ",", "Fixup", ",", "IsPCRel", ")", ";"], "File": "ARMELFObjectWriter15", "Func": "GetRelocType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14557, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "LT", ".", "second", "==", "<STR_LIT>", ")", "return", "LT", ".", "first", "*", "<NUM_LIT>", ";", "LLVM_FALLTHROUGH", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "static", "const", "auto", "ValidMinMaxTys", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "auto", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "RetTy", ")", ";", "if", "(", "any_of", "(", "ValidMinMaxTys", ",", "[", "&", "LT", "]", "(", "MVT", "M", ")", "{", "return", "M", "==", "LT", ".", "second", ";", "}", ")", ")", "return", "LT", ".", "first", ";", "break", ";", "}", "default", ":"], "ground_truth": ["break", ";"], "File": "AArch64TargetTransformInfo31", "Func": "getIntrinsicInstrCost", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14558, "Length": 93, "Cover_Rate": 0.5138121546961326, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "*", "no_add_attrs", "=", "true", ";", "}", "else", "if", "(", "TARGET_SHCOMPACT", ")", "{", "error", "(", "<STR_LIT>", ")", ";", "*", "no_add_attrs", "=", "true", ";", "}", "return", "NULL_TREE", ";"], "ground_truth": ["}"], "File": "sh3", "Func": "sh_handle_interrupt_handler_attribute", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14559, "Length": 27, "Cover_Rate": 0.36486486486486486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstPrinter", "::", "<ISA_LIT>InstPrinter", "(", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ")", ":", "MCInstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", "{"], "ground_truth": ["}"], "File": "JVMInstPrinter", "Func": "JVMInstPrinter", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14560, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmBackend", "*", "llvm", "::", "create<ISA_LIT>leAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "StringRef", "TT", ",", "StringRef", "CPU", ")", "{"], "ground_truth": ["Triple", "TheTriple", "(", "TT", ")", ";"], "File": "AArch64AsmBackend16", "Func": "createAArch64leAsmBackend", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14561, "Length": 29, "Cover_Rate": 0.6170212765957447, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "at", "=", "CountLeadingZeros_64", "(", "x", ")", ";", "uint64_t", "complow", "=", "<NUM_LIT>", "<<", "(", "<NUM_LIT>", "-", "at", ")", ";", "uint64_t", "comphigh", "=", "<NUM_LIT>", "<<", "(", "<NUM_LIT>", "-", "at", ")", ";", "if", "(", "abs64", "(", "complow", "-", "x", ")", "<=", "abs64", "(", "comphigh", "-", "x", ")", ")", "return", "complow", ";"], "ground_truth": ["else", "return", "comphigh", ";"], "File": "AlphaISelDAGToDAG1", "Func": "getNearPower2", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14562, "Length": 53, "Cover_Rate": 0.7571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "<STR_LIT>", ",", "i", ")", ";", "break", ";", "case", "SH_NOSWAP_LD", ":", "permute_load", "(", "insn", ")", ";", "break", ";", "case", "SH_NOSWAP_ST", ":", "permute_store", "(", "insn", ")", ";", "break", ";", "case", "SH_EXTRACT", ":", "adjust_extract", "(", "insn", ")", ";", "break", ";", "case", "SH_SPLAT", ":", "adjust_splat", "(", "insn", ")", ";", "break", ";", "case", "SH_XXPERMDI", ":", "adjust_xxpermdi", "(", "insn", ")", ";", "break", ";", "case", "SH_CONCAT", ":", "adjust_concat", "(", "insn", ")", ";", "break", ";", "case", "SH_VPERM", ":"], "ground_truth": ["adjust_vperm", "(", "insn", ")", ";"], "File": "powerpcspe", "Func": "handle_special_swappables", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14563, "Length": 83, "Cover_Rate": 0.4585635359116022, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Fast", ")", "{", "*", "Fast", "=", "true", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "VEISelLowering11", "Func": "allowsMisalignedMemoryAccesses", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14564, "Length": 14, "Cover_Rate": 0.358974358974359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "union", "{", "float16x8x2_t", "__i", ";", "__builtin_neon_oi", "__o", ";", "}", "__rv", ";"], "ground_truth": ["__rv", ".", "__o", "=", "__builtin_neon_vld2_lanev8hf", "(", "__a", ",", "__bu", ".", "__o", ",", "__c", ")", ";"], "File": "arm", "Func": "neon_vld2q_lane_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14565, "Length": 26, "Cover_Rate": 0.41935483870967744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "UseGOTOFF", "=", "GV", "->", "hasLocalLinkage", "(", ")", "||", "GV", "->", "hasHiddenVisibility", "(", ")", ";", "<ISA_LIT>ConstantPoolValue", "*", "CPV", "=", "<ISA_LIT>ConstantPoolConstant", "::", "Create", "(", "GV", ",", "UseGOTOFF", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "Chain", "=", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "GOT", "=", "DAG", ".", "getGLOBAL_OFFSET_TABLE", "(", "PtrVT", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "Result", ",", "GOT", ")", ";", "if", "(", "!", "UseGOTOFF", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "return", "Result", ";", "}", "if", "(", "Subtarget", "->", "useMovt", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", "{", "++", "NumMovwMovt", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ")", ";"], "File": "ARMISelLowering", "Func": "LowerGlobalAddressELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14566, "Length": 220, "Cover_Rate": 0.5929919137466307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "PredOp", "=", "PredIntr", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "auto", "PredOpTy", "=", "cast", "<", "VectorType", ">", "(", "PredOp", "->", "getType", "(", ")", ")", ";", "if", "(", "PredOpTy", "!=", "II", ".", "getType", "(", ")", ")", "return", "None", ";", "IRBuilder", "<", ">", "Builder", "(", "II", ".", "getContext", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "&", "II", ")", ";", "SmallVector", "<", "Value", "*", ">", "NarrowedBinOpArgs", "=", "{", "PredOp", "}", ";", "auto", "NarrowBinOpOp1", "=", "Builder", ".", "CreateIntrinsic", "(", "<STR_LIT>", ",", "{", "PredOpTy", "}", ",", "{", "BinOpOp1", "}", ")", ";", "NarrowedBinOpArgs", ".", "push_back", "(", "NarrowBinOpOp1", ")", ";", "if", "(", "BinOpOp1", "==", "BinOpOp2", ")", "NarrowedBinOpArgs", ".", "push_back", "(", "NarrowBinOpOp1", ")", ";", "else", "NarrowedBinOpArgs", ".", "push_back", "(", "Builder", ".", "CreateIntrinsic", "(", "<STR_LIT>", ",", "{", "PredOpTy", "}", ",", "{", "BinOpOp2", "}", ")", ")", ";", "auto", "NarrowedBinOp", "=", "Builder", ".", "CreateIntrinsic", "(", "IntrinsicID", ",", "{", "PredOpTy", "}", ",", "NarrowedBinOpArgs", ")", ";", "return", "IC", ".", "replaceInstUsesWith", "(", "II", ",", "NarrowedBinOp", ")", ";"], "ground_truth": ["}"], "File": "AArch64TargetTransformInfo24", "Func": "tryCombineFromSVBoolBinOp", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14567, "Length": 155, "Cover_Rate": 0.49050632911392406, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>TargetMC", "(", ")", "{", "for", "(", "Target", "*", "T", ":", "{", "&", "getThe<ISA_LIT>Target", "(", ")", ",", "&", "getThe<ISA_LIT>elTarget", "(", ")", "}", ")", "{", "RegisterMCAsmInfoFn", "X", "(", "*", "T", ",", "create<ISA_LIT>MCAsmInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "*", "T", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "*", "T", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "*", "T", ",", "create<ISA_LIT>MCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterELFStreamer", "(", "*", "T", ",", "createMCStreamer", ")", ";", "TargetRegistry", "::", "RegisterAsmTargetStreamer", "(", "*", "T", ",", "create<ISA_LIT>AsmTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "*", "T", ",", "create<ISA_LIT>MCInstrAnalysis", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "*", "T", ",", "create<ISA_LIT>MCInstPrinter", ")", ";", "}", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>MCCodeEmitterEB", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "getThe<ISA_LIT>elTarget", "(", ")", ",", "create<ISA_LIT>MCCodeEmitterEL", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>AsmBackendEB32", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCAsmBackend", "(", "getThe<ISA_LIT>elTarget", "(", ")", ",", "create<ISA_LIT>AsmBackendEL32", ")", ";"], "File": "Cpu0MCTargetDesc", "Func": "LLVMInitializeCpu0TargetMC", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14568, "Length": 148, "Cover_Rate": 0.9932885906040269, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "val", ">=", "-", "<NUM_LIT>", "&&", "val", "<=", "<NUM_LIT>", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_NEG", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_PLUS", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "return", ";", "}", "else", "if", "(", "val", ">=", "<NUM_LIT>", "&&", "val", "<", "<NUM_LIT>", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]", ";", "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_MINUS", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["return", ";"], "File": "arc", "Func": "split_subsi", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14569, "Length": 94, "Cover_Rate": 0.5696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "DL", "(", "Subtarget", ".", "getDataLayoutString", "(", ")", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "InstrItins", "(", "Subtarget", ".", "getInstrItineraryData", "(", ")", ")", ",", "STTI", "(", "&", "TLInfo", ")", ",", "VTTI", "(", "&", "TLInfo", ")", "{"], "ground_truth": ["}"], "File": "SPUTargetMachine3", "Func": "SPUTargetMachine", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14570, "Length": 121, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "MINode", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "N", ")", ";", "return", "DAG", ".", "getMaskedStore", "(", "MINode", "->", "getChain", "(", ")", ",", "DL", ",", "Data", ",", "MINode", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getUNDEF", "(", "PtrTy", ")", ",", "MINode", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "MINode", "->", "getMemoryVT", "(", ")", ",", "MINode", "->", "getMemOperand", "(", ")", ",", "<STR_LIT>", ",", "false", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering154", "Func": "performSTNT1Combine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14571, "Length": 68, "Cover_Rate": 0.4503311258278146, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "VectorElementize", "::", "createVecInsert", "(", "MachineFunction", "&", "F", ",", "MachineInstr", "*", "Instr", ",", "std", "::", "vector", "<", "MachineInstr", "*", ">", "&", "copies", ")", "{", "unsigned", "numcopies", "=", "numCopiesNeeded", "(", "Instr", ")", ";", "unsigned", "destregnum", "=", "Instr", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "srcregnum", "=", "Instr", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "dest", "=", "getScalarRegisters", "(", "destregnum", ")", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "src", "=", "getScalarRegisters", "(", "srcregnum", ")", ";", "MachineOperand", "which", "=", "Instr", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "which", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "int", "elem", "=", "which", ".", "getImm", "(", ")", ";", "DebugLoc", "DL", "=", "Instr", "->", "getDebugLoc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "numcopies", ";", "i", "++", ")", "{", "MachineInstr", "*", "copy", "=", "BuildMI", "(", "F", ",", "DL", ",", "InstrInfo", "->", "get", "(", "getScalarVersion", "(", "Instr", ")", ")", ",", "dest", "[", "i", "]", ")", ";", "if", "(", "i", "!=", "elem", ")", "copy", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "src", "[", "i", "]", ",", "false", ")", ")", ";", "else", "copy", "->", "addOperand", "(", "Instr", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["copies", ".", "push_back", "(", "copy", ")", ";"], "File": "VectorElementize", "Func": "createVecInsert", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14572, "Length": 210, "Cover_Rate": 0.9905660377358491, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "pcrel", "=", "insn", ".", "startLocation", "+", "insn", ".", "displacementOffset", "+", "insn", ".", "displacementSize", ";", "tryAddingPcLoadReferenceComment", "(", "insn", ".", "startLocation", "+", "insn", ".", "displacementOffset", ",", "insn", ".", "displacement", "+", "pcrel", ",", "Dis", ")", ";", "baseReg", "=", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ";", "}", "else", "baseReg", "=", "MCOperand", "::", "createReg", "(", "<NUM_LIT>", ")", ";", "indexReg", "=", "MCOperand", "::", "createReg", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "EA_BASE_BX_SI", ":", "baseReg", "=", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ";", "indexReg", "=", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "EA_BASE_BX_DI", ":", "baseReg", "=", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ";", "indexReg", "=", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "EA_BASE_BP_SI", ":", "baseReg", "=", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ";", "indexReg", "=", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "EA_BASE_BP_DI", ":", "baseReg", "=", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ";", "indexReg", "=", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ";", "break", ";", "default", ":", "indexReg", "=", "MCOperand", "::", "createReg", "(", "<NUM_LIT>", ")", ";", "switch", "(", "insn", ".", "eaBase", ")", "{", "default", ":", "debug", "(", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "EA_BASE_", "##", "x", ":", "\\", "baseReg", "=", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ";", "break", ";", "ALL_EA_BASES", "ALL_REGS", "debug", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "}", "scaleAmount", "=", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", ")", ";", "}", "displacement", "=", "MCOperand", "::", "createImm", "(", "insn", ".", "displacement", ")", ";", "segmentReg", "=", "MCOperand", "::", "createReg", "(", "segmentRegnums", "[", "insn", ".", "segmentOverride", "]", ")", ";", "mcInst", ".", "addOperand", "(", "baseReg", ")", ";", "mcInst", ".", "addOperand", "(", "scaleAmount", ")", ";", "mcInst", ".", "addOperand", "(", "indexReg", ")", ";", "if", "(", "!", "tryAddingSymbolicOperand", "(", "insn", ".", "displacement", "+", "pcrel", ",", "false", ",", "insn", ".", "startLocation", ",", "insn", ".", "displacementOffset", ",", "insn", ".", "displacementSize", ",", "mcInst", ",", "Dis", ")", ")", "mcInst", ".", "addOperand", "(", "displacement", ")", ";", "mcInst", ".", "addOperand", "(", "segmentReg", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "X86Disassembler10", "Func": "translateRMMemory", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14573, "Length": 318, "Cover_Rate": 0.5618374558303887, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tag_map", ".", "traverse", "<", "tag_map_t", "*", ",", "avoid_collisions_1", ">", "(", "&", "tag_map", ")", ";", "}"], "ground_truth": ["while", "(", "map_changed", ")", ";"], "File": "falkor-tag-collision-avoidance", "Func": "avoid_collisions", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14574, "Length": 20, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_broadcast_f64x2", "(", "__m512d", "__O", ",", "__mmask8", "__M", ",", "__m128d", "__A", ")", "{"], "ground_truth": ["return", "(", "__m512d", ")", "__builtin_ia32_broadcastf64x2_512_mask", "(", "(", "__v2df", ")", "__A", ",", "(", "__v8df", ")", "__O", ",", "__M", ")", ";"], "File": "avx512dqintrin", "Func": "_mm512_mask_broadcast_f64x2", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14575, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "SL", "(", "N", ")", ";", "MachineSDNode", "*", "CmpSwap", "=", "nullptr", ";", "if", "(", "Subtarget", "->", "hasAddr64", "(", ")", ")", "{", "SDValue", "SRsrc", ",", "VAddr", ",", "SOffset", ",", "Offset", ";", "if", "(", "SelectMUBUFAddr64", "(", "Mem", "->", "getBasePtr", "(", ")", ",", "SRsrc", ",", "VAddr", ",", "SOffset", ",", "Offset", ")", ")", "{", "unsigned", "Opcode", "=", "Is32", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "CmpVal", "=", "Mem", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "CPol", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", "::", "GLC", ",", "SL", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "CmpVal", ",", "VAddr", ",", "SRsrc", ",", "SOffset", ",", "Offset", ",", "CPol", ",", "Mem", "->", "getChain", "(", ")", "}", ";", "CmpSwap", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "SL", ",", "Mem", "->", "getVTList", "(", ")", ",", "Ops", ")", ";", "}", "}", "if", "(", "!", "CmpSwap", ")", "{", "SDValue", "SRsrc", ",", "SOffset", ",", "Offset", ";", "if", "(", "SelectMUBUFOffset", "(", "Mem", "->", "getBasePtr", "(", ")", ",", "SRsrc", ",", "SOffset", ",", "Offset", ")", ")", "{", "unsigned", "Opcode", "=", "Is32", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "CmpVal", "=", "Mem", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "CPol", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", "::", "GLC", ",", "SL", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "CmpVal", ",", "SRsrc", ",", "SOffset", ",", "Offset", ",", "CPol", ",", "Mem", "->", "getChain", "(", ")", "}", ";", "CmpSwap", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "SL", ",", "Mem", "->", "getVTList", "(", ")", ",", "Ops", ")", ";", "}", "}", "if", "(", "!", "CmpSwap", ")", "{", "SelectCode", "(", "N", ")", ";", "return", ";", "}", "MachineMemOperand", "*", "MMO", "=", "Mem", "->", "getMemOperand", "(", ")", ";", "CurDAG", "->", "setNodeMemRefs", "(", "CmpSwap", ",", "{", "MMO", "}", ")", ";", "unsigned", "SubReg", "=", "Is32", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["SDValue", "Extract", "=", "CurDAG", "->", "getTargetExtractSubreg", "(", "SubReg", ",", "SL", ",", "VT", ",", "SDValue", "(", "CmpSwap", ",", "<NUM_LIT>", ")", ")", ";"], "File": "AMDGPUISelDAGToDAG19", "Func": "SelectATOMIC_CMP_SWAP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14576, "Length": 306, "Cover_Rate": 0.7083333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Width", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Register", "DestReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "ScratchReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "AddrReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "IncrReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "MaskReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "AtomicOrdering", "Ordering", "=", "static_cast", "<", "AtomicOrdering", ">", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "BuildMI", "(", "LoopMBB", ",", "DL", ",", "TII", "->", "get", "(", "getLRForRMW32", "(", "Ordering", ")", ")", ",", "DestReg", ")", ".", "addReg", "(", "AddrReg", ")", ";", "switch", "(", "BinOp", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "AtomicRMWInst", "::", "Xchg", ":", "BuildMI", "(", "LoopMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ScratchReg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "IncrReg", ")", ";", "break", ";", "case", "AtomicRMWInst", "::", "Add", ":", "BuildMI", "(", "LoopMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ScratchReg", ")", ".", "addReg", "(", "DestReg", ")", ".", "addReg", "(", "IncrReg", ")", ";", "break", ";"], "ground_truth": ["case", "AtomicRMWInst", "::", "Sub", ":"], "File": "RISCVExpandPseudoInsts21", "Func": "doMaskedAtomicBinOpExpansion", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14577, "Length": 206, "Cover_Rate": 0.4835680751173709, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegWidth", "==", "<NUM_LIT>", ")", "Value", "&=", "<NUM_LIT>", ";", "if", "(", "Value", "==", "<NUM_LIT>", "&&", "Shift", "!=", "<NUM_LIT>", ")", "return", "false", ";", "return", "(", "Value", "&", "~", "(", "<NUM_LIT>", "<<", "Shift", ")", ")", "==", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AArch64AddressingModes", "Func": "isMOVZMovAlias", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14578, "Length": 38, "Cover_Rate": 0.7169811320754716, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetStreamer", "::", "emitArchExtension", "(", "unsigned", "ArchExt", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)", "Func": "emitArchExtension", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14579, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isRegOrInlineNoMods", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isAISrc_128F16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14580, "Length": 9, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>ConstantIslands", "::", "isLongFormOffsetInRange", "(", "unsigned", "UserOffset", ",", "unsigned", "TrialOffset", ",", "const", "CPUser", "&", "U", ")", "{"], "ground_truth": ["return", "isOffsetInRange", "(", "UserOffset", ",", "TrialOffset", ",", "U", ".", "getLongFormMaxDisp", "(", ")", ",", "U", ".", "NegOk", ")", ";"], "File": "MipsConstantIslandPass12", "Func": "isLongFormOffsetInRange", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14581, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AMDGPUTargetMachine", "::", "AMDGPUTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "TargetOptions", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", ":", "LLVMTargetMachine", "(", "T", ",", "computeDataLayout", "(", "TT", ")", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OptLevel", ")", ",", "TLOF", "(", "new", "TargetLoweringObjectFileELF", "(", ")", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "*", "this", ")", ",", "IntrinsicInfo", "(", ")", "{", "setRequiresStructuredCFG", "(", "true", ")", ";"], "ground_truth": ["initAsmInfo", "(", ")", ";"], "File": "AMDGPUTargetMachine80", "Func": "AMDGPUTargetMachine", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14582, "Length": 94, "Cover_Rate": 0.9894736842105263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeSystemPStateInstruction", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "uint32_t", "insn", ",", "uint64_t", "Addr", ",", "const", "void", "*", "Decoder", ")", "{", "uint64_t", "op1", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "uint64_t", "op2", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "uint64_t", "crm", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "uint64_t", "pstate_field", "=", "(", "op1", "<<", "<NUM_LIT>", ")", "|", "op2", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "pstate_field", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "crm", ")", ")", ";"], "ground_truth": ["bool", "ValidNamed", ";"], "File": "AArch64Disassembler3", "Func": "DecodeSystemPStateInstruction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14583, "Length": 96, "Cover_Rate": 0.6620689655172414, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "EmitARM64WinCFISaveR19R20X", "(", "int", "Offset", ")", "{"], "ground_truth": ["}"], "File": "AArch64TargetStreamer13", "Func": "EmitARM64WinCFISaveR19R20X", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14584, "Length": 9, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "HasAlloca", ")", "SlotAlign", "=", "HFI", ".", "getStackAlignment", "(", ")", ";", "unsigned", "Opc", "=", "SlotAlign", "<", "RegAlign", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MachineMemOperand", "*", "MMOA", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "SlotAlign", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMOA", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "HasAlloca", ")", "SlotAlign", "=", "HFI", ".", "getStackAlignment", "(", ")", ";"], "ground_truth": ["unsigned", "Opc", "=", "SlotAlign", "<", "RegAlign", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "HexagonInstrInfo13", "Func": "loadRegFromStackSlot", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14585, "Length": 304, "Cover_Rate": 0.5196581196581197, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "format", "(", "<STR_LIT>", ",", "FixupOffset", ")", ".", "print", "(", "Buffer", ",", "sizeof", "(", "Buffer", ")", ")", ";", "Asm", ".", "getContext", "(", ")", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "Twine", "(", "<STR_LIT>", "<STR_LIT>", ")", "+", "Buffer", "+", "<STR_LIT>", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "uint32_t", "other_half", "=", "<NUM_LIT>", ";", "switch", "(", "Type", ")", "{", "case", "MachO", "::", "<ISA_LIT>_RELOC_LO16_SECTDIFF", ":", "other_half", "=", "(", "FixedValue", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "FixedValue", "&=", "<NUM_LIT>", ";", "break", ";", "case", "MachO", "::", "<ISA_LIT>_RELOC_HA16_SECTDIFF", ":", "other_half", "=", "FixedValue", "&", "<NUM_LIT>", ";", "FixedValue", "=", "(", "(", "FixedValue", ">>", "<NUM_LIT>", ")", "+", "(", "(", "FixedValue", "&", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ";", "break", ";", "case", "MachO", "::", "<ISA_LIT>_RELOC_HI16_SECTDIFF", ":", "other_half", "=", "FixedValue", "&", "<NUM_LIT>", ";", "FixedValue", "=", "(", "FixedValue", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "}", "MachO", "::", "any_relocation_info", "MRE", ";", "makeScatteredRelocationInfo", "(", "MRE", ",", "other_half", ",", "MachO", "::", "GENERIC_RELOC_PAIR", ",", "Log2Size", ",", "IsPCRel", ",", "Value2", ")", ";", "Writer", "->", "addRelocation", "(", "nullptr", ",", "Fragment", "->", "getParent", "(", ")", ",", "MRE", ")", ";", "}", "else", "{", "if", "(", "FixupOffset", ">", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "PPCMachObjectWriter1", "Func": "getFixupOffset", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14586, "Length": 198, "Cover_Rate": 0.32781456953642385, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_broadcasti32x2_256_mask", "(", "(", "__v4si", ")", "__A", ",", "(", "__v8si", ")", "__O", ",", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512vldqintrin", "Func": "_mm256_mask_broadcast_i32x2", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14587, "Length": 20, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "rs6000_emit_eqne", "(", "machine_mode", "mode", ",", "rtx", "op1", ",", "rtx", "op2", ",", "rtx", "scratch", ")", "{", "if", "(", "op2", "==", "const0_rtx", ")", "return", "op1", ";", "if", "(", "GET_CODE", "(", "scratch", ")", "==", "SCRATCH", ")", "scratch", "=", "gen_reg_rtx", "(", "mode", ")", ";", "if", "(", "logical_operand", "(", "op2", ",", "mode", ")", ")", "emit_insn", "(", "gen_rtx_SET", "(", "scratch", ",", "gen_rtx_XOR", "(", "mode", ",", "op1", ",", "op2", ")", ")", ")", ";"], "ground_truth": ["else", "emit_insn", "(", "gen_rtx_SET", "(", "scratch", ",", "gen_rtx_PLUS", "(", "mode", ",", "op1", ",", "negate_rtx", "(", "mode", ",", "op2", ")", ")", ")", ")", ";"], "File": "powerpcspe", "Func": "rs6000_emit_eqne", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14588, "Length": 90, "Cover_Rate": 0.9574468085106383, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCCodeEmitter", "(", "MCContext", "&", "ctx", ",", "const", "MCInstrInfo", "&", "MCII", ")", ":", "Ctx", "(", "ctx", ")", ",", "MCII", "(", "MCII", ")", "{"], "ground_truth": ["}"], "File": "RV16KMCCodeEmitter", "Func": "RV16KMCCodeEmitter", "Target": "RV16K", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14589, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "<ISA_LIT>DAGToDAGISel", "::", "SelectBRCOND", "(", "SDNode", "*", "N", ")", "{", "assert", "(", "N", "->", "getNumOperands", "(", ")", ">=", "<NUM_LIT>", ")", ";", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Pred", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Target", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "PredInvFlag", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "assert", "(", "Target", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "assert", "(", "Pred", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", ";"], "ground_truth": ["SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";"], "File": "PatmosISelDAGToDAG", "Func": "SelectBRCOND", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 14590, "Length": 100, "Cover_Rate": 0.6535947712418301, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "machine_mode", "ix86_promote_function_mode", "(", "const_tree", "type", ",", "machine_mode", "mode", ",", "int", "*", "punsignedp", ",", "const_tree", "fntype", ",", "int", "for_return", ")", "{", "if", "(", "cfun", "->", "machine", "->", "func_type", "==", "TYPE_NORMAL", "&&", "type", "!=", "NULL_TREE", "&&", "POINTER_TYPE_P", "(", "type", ")", ")", "{", "*", "punsignedp", "=", "POINTERS_EXTEND_UNSIGNED", ";", "return", "word_mode", ";", "}", "return", "default_promote_function_mode", "(", "type", ",", "mode", ",", "punsignedp", ",", "fntype", ",", "for_return", ")", ";"], "ground_truth": ["}"], "File": "i386", "Func": "ix86_promote_function_mode", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14591, "Length": 65, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineInstr", "::", "const_mop_iterator", "IO", "=", "MI", ".", "operands_begin", "(", ")", ",", "IOEnd", "=", "MI", ".", "operands_end", "(", ")", ";", "IO", "!=", "IOEnd", ";", "++", "IO", ")", "{", "if", "(", "!", "IO", "->", "isReg", "(", ")", "||", "!", "IO", "->", "isDef", "(", ")", ")", "continue", ";", "unsigned", "CurReg", "=", "IO", "->", "getReg", "(", ")", ";", "for", "(", "MCRegAliasIterator", "AI", "(", "CurReg", ",", "TRI", ",", "true", ")", ";", "AI", ".", "isValid", "(", ")", ";", "++", "AI", ")", "if", "(", "RegToId", ".", "find", "(", "*", "AI", ")", "==", "RegToId", ".", "end", "(", ")", ")", "{", "DEBUG", "(", "IdToReg", ".", "push_back", "(", "*", "AI", ")", ";", "assert", "(", "IdToReg", "[", "CurRegId", "]", "==", "*", "AI", "&&", "<STR_LIT>", ")", ")", ";", "RegToId", "[", "*", "AI", "]", "=", "CurRegId", "++", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "PrintReg", "(", "*", "AI", ",", "TRI", ")", "<<", "'\\n'", ")", ";", "}", "}", "}"], "ground_truth": ["}"], "File": "AArch64CollectLOH3", "Func": "collectInvolvedReg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14592, "Length": 150, "Cover_Rate": 0.5338078291814946, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "first", "=", "SEQ_BEGIN", "(", "insn", ")", ";", "second", "=", "SEQ_END", "(", "insn", ")", ";", "if", "(", "JUMP_P", "(", "first", ")", "&&", "NONJUMP_INSN_P", "(", "second", ")", "&&", "GET_CODE", "(", "PATTERN", "(", "first", ")", ")", "==", "SET", "&&", "GET_CODE", "(", "SET_DEST", "(", "PATTERN", "(", "first", ")", ")", ")", "==", "PC", "&&", "GET_CODE", "(", "SET_SRC", "(", "PATTERN", "(", "first", ")", ")", ")", "==", "IF_THEN_ELSE", ")", "{", "rtx", "cond", "=", "XEXP", "(", "SET_SRC", "(", "PATTERN", "(", "first", ")", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "(", "GET_CODE", "(", "cond", ")", "==", "EQ", "||", "GET_CODE", "(", "cond", ")", "==", "NE", ")", "&&", "REG_P", "(", "XEXP", "(", "cond", ",", "<NUM_LIT>", ")", ")", "&&", "REG_P", "(", "XEXP", "(", "cond", ",", "<NUM_LIT>", ")", ")", "&&", "reg_referenced_p", "(", "XEXP", "(", "cond", ",", "<NUM_LIT>", ")", ",", "PATTERN", "(", "second", ")", ")", "&&", "!", "reg_referenced_p", "(", "XEXP", "(", "cond", ",", "<NUM_LIT>", ")", ",", "PATTERN", "(", "second", ")", ")", ")", "{", "rtx", "tmp", "=", "XEXP", "(", "cond", ",", "<NUM_LIT>", ")", ";", "XEXP", "(", "cond", ",", "<NUM_LIT>", ")", "=", "XEXP", "(", "cond", ",", "<NUM_LIT>", ")", ";", "XEXP", "(", "cond", ",", "<NUM_LIT>", ")", "=", "tmp", ";"], "ground_truth": ["}"], "File": "mips", "Func": "vr4130_avoid_branch_rt_conflict", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14593, "Length": 183, "Cover_Rate": 0.9104477611940298, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "Stub", ":", "Stubs", ")", "emitNonLazySymbolPointer", "(", "*", "OutStreamer", ",", "Stub", ".", "first", ",", "Stub", ".", "second", ")", ";", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", "->", "AddBlankLine", "(", ")", ";", "}", "OutStreamer", "->", "EmitAssemblerFlag", "(", "MCAF_SubsectionsViaSymbols", ")", ";", "}", "if", "(", "TT", ".", "isOSBinFormatCOFF", "(", ")", ")", "{", "const", "auto", "&", "TLOF", "=", "static_cast", "<", "const", "TargetLoweringObjectFileCOFF", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "std", "::", "string", "Flags", ";", "raw_string_ostream", "OS", "(", "Flags", ")", ";", "for", "(", "const", "auto", "&", "Function", ":", "M", ")", "TLOF", ".", "emitLinkerFlagsForGlobal", "(", "OS", ",", "&", "Function", ",", "*", "Mang", ")", ";", "for", "(", "const", "auto", "&", "Global", ":", "M", ".", "globals", "(", ")", ")", "TLOF", ".", "emitLinkerFlagsForGlobal", "(", "OS", ",", "&", "Global", ",", "*", "Mang", ")", ";"], "ground_truth": ["for", "(", "const", "auto", "&", "Alias", ":", "M", ".", "aliases", "(", ")", ")", "TLOF", ".", "emitLinkerFlagsForGlobal", "(", "OS", ",", "&", "Alias", ",", "*", "Mang", ")", ";"], "File": "ARMAsmPrinter102", "Func": "EmitEndOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14594, "Length": 154, "Cover_Rate": 0.3640661938534279, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "indirect_call_p", "(", "rtx", "pat", ")", "{", "if", "(", "GET_CODE", "(", "pat", ")", "==", "PARALLEL", ")", "pat", "=", "XVECEXP", "(", "pat", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "pat", ")", "==", "SET", ")", "pat", "=", "SET_SRC", "(", "pat", ")", ";"], "ground_truth": ["gcc_assert", "(", "GET_CODE", "(", "pat", ")", "==", "CALL", ")", ";"], "File": "bfin", "Func": "indirect_call_p", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 14595, "Length": 54, "Cover_Rate": 0.6067415730337079, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmlal_n_u16", "(", "uint32x4_t", "a", ",", "uint16x4_t", "b", ",", "uint16_t", "c", ")", "{", "uint32x4_t", "result", ";"], "ground_truth": ["__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ",", "<STR_LIT>", "(", "c", ")", ":", ")", ";"], "File": "arm", "Func": "neon2_vmlal_n_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14596, "Length": 41, "Cover_Rate": 0.9111111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MFI", "->", "getShaderType", "(", ")", "==", "ShaderType", "::", "COMPUTE", ";"], "ground_truth": ["}"], "File": "SIInstrInfo61", "Func": "shouldTryToSpillVGPRs", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14597, "Length": 12, "Cover_Rate": 0.35294117647058826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "VT", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "Vec", ".", "getValueSizeInBits", "(", ")", ")", "return", "Op", ";", "return", "DAG", ".", "UnrollVectorOp", "(", "Op", ".", "getNode", "(", ")", ")", ";", "}", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "<", "Vec", ".", "getValueSizeInBits", "(", ")", ")", "{", "assert", "(", "Vec", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "VT", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "Vec", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "<STR_LIT>", ",", "Vec", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Vec", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "if", "(", "VT", ".", "getSizeInBits", "(", ")", ">", "Vec", ".", "getValueSizeInBits", "(", ")", ")", "{", "unsigned", "CastOpc", "=", "IsSigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "EVT", "CastVT", "=", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ")", ";", "CastVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "CastVT", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ";", "Vec", "=", "DAG", ".", "getNode", "(", "CastOpc", ",", "dl", ",", "CastVT", ",", "Vec", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering109", "Func": "LowerVectorINT_TO_FP", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14598, "Length": 196, "Cover_Rate": 0.6782006920415224, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "vec_double2", "spu_shuffle", "(", "vec_double2", "a", ",", "vec_double2", "b", ",", "vec_uchar16", "pattern", ")", "{", "return", "(", "(", "vec_double2", ")", "(", "si_shufb", "(", "(", "qword", ")", "(", "a", ")", ",", "(", "qword", ")", "(", "b", ")", ",", "(", "qword", ")", "(", "pattern", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "spu2vmx", "Func": "spu_shuffle", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14599, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "<ISA_LIT>TargetLowering", "::", "FP_TO_SINTHelper", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "assert", "(", "Op", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", "<=", "<STR_LIT>", "&&", "Op", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ">=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "isScalarFPTypeInSSEReg", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ")", ")", "return", "std", "::", "make_pair", "(", "SDValue", "(", ")", ",", "SDValue", "(", ")", ")", ";", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "Op", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "SDValue", "(", ")", ",", "SDValue", "(", ")", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "unsigned", "MemSize", "=", "Op", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "int", "SSFI", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateStackObject", "(", "MemSize", ",", "MemSize", ")", ";", "SDValue", "StackSlot", "=", "DAG", ".", "getFrameIndex", "(", "SSFI", ",", "getPointerTy", "(", ")", ")", ";", "unsigned", "Opc", ";", "switch", "(", "Op", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ")", "{", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "}", "SDValue", "Chain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "SDValue", "Value", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "isScalarFPTypeInSSEReg", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ")", ")", "{", "assert", "(", "Op", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Value", ",", "StackSlot", ",", "PseudoSourceValue", "::", "getFixedStack", "(", "SSFI", ")", ",", "<NUM_LIT>", ")", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "StackSlot", ",", "DAG", ".", "getValueType", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ")", "}", ";", "Value", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Tys", ",", "Ops", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["Chain", "=", "Value", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering160", "Func": "FP_TO_SINTHelper", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14600, "Length": 394, "Cover_Rate": 0.795959595959596, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "MaskedShamt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Shamt", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Not", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Shamt", ",", "DAG", ".", "getConstant", "(", "-", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "ShiftLeft1Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Hi", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "ShiftLeftHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "ShiftLeft1Hi", ",", "Not", ")", ";", "SDValue", "ShiftRightLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Lo", ",", "Shamt", ")", ";", "SDValue", "Or", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "ShiftLeftHi", ",", "ShiftRightLo", ")", ";", "SDValue", "ShiftRightHi", "=", "DAG", ".", "getNode", "(", "IsSRA", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Hi", ",", "MaskedShamt", ")", ";", "SDValue", "Cond", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Shamt", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Shift31", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Hi", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Cond", ",", "ShiftRightHi", ",", "Or", ")", ";", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Cond", ",", "IsSRA", "?", "Shift31", ":", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "ShiftRightHi", ")", ";", "SDValue", "Ops", "[", "<NUM_LIT>", "]", "=", "{", "Lo", ",", "Hi", "}", ";"], "ground_truth": ["return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "DL", ")", ";"], "File": "MipsISelLowering58", "Func": "lowerShiftRightParts", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14601, "Length": 293, "Cover_Rate": 0.7146341463414634, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Disable<ISA_LIT>DropOpt", ")", "Changed", "|=", "runBlkDropCombine", "(", "MBB", ",", "TII", ")", ";", "if", "(", "!", "Disable<ISA_LIT>BlkPushOpt", ")", "Changed", "|=", "runBlkPushCombine", "(", "MBB", ",", "TII", ")", ";", "if", "(", "!", "Disable<ISA_LIT>ShorterFormOpt", ")", "Changed", "|=", "runReplaceWithShorterForm", "(", "MBB", ",", "TII", ")", ";"], "ground_truth": ["return", "Changed", ";"], "File": "TVMPeephole", "Func": "runOnMachineBasicBlock", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14602, "Length": 45, "Cover_Rate": 0.5113636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "RPI", ".", "FrameIdx", ";", "if", "(", "RPI", ".", "isPaired", "(", ")", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "RPI", ".", "FrameIdx", "+", "<NUM_LIT>", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "assert", "(", "(", "!", "NeedsWinCFI", "||", "!", "(", "Reg1", "==", "<STR_LIT>", "&&", "Reg2", "==", "<STR_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "FrameIdxReg1", "=", "RPI", ".", "FrameIdx", ";", "unsigned", "FrameIdxReg2", "=", "RPI", ".", "FrameIdx", "+", "<NUM_LIT>", ";", "if", "(", "NeedsWinCFI", "&&", "RPI", ".", "isPaired", "(", ")", ")", "{", "std", "::", "swap", "(", "Reg1", ",", "Reg2", ")", ";", "std", "::", "swap", "(", "FrameIdxReg1", ",", "FrameIdxReg2", ")", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "StrOpc", ")", ")", ";", "if", "(", "!", "MRI", ".", "isReserved", "(", "Reg1", ")", ")", "MBB", ".", "addLiveIn", "(", "Reg1", ")", ";", "if", "(", "RPI", ".", "isPaired", "(", ")", ")", "{", "if", "(", "!", "MRI", ".", "isReserved", "(", "Reg2", ")", ")", "MBB", ".", "addLiveIn", "(", "Reg2", ")", ";", "MIB", ".", "addReg", "(", "Reg2", ",", "getPrologueDeath", "(", "MF", ",", "Reg2", ")", ")", ";", "MIB", ".", "addMemOperand", "(", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FrameIdxReg2", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "Size", ",", "Alignment", ")", ")", ";", "}", "MIB", ".", "addReg", "(", "Reg1", ",", "getPrologueDeath", "(", "MF", ",", "Reg1", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "RPI", ".", "Offset", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "MIB", ".", "addMemOperand", "(", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FrameIdxReg1", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "Size", ",", "Alignment", ")", ")", ";", "if", "(", "NeedsWinCFI", ")", "InsertSEH", "(", "MIB", ",", "TII", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "RPI", ".", "Type", "==", "RegPairInfo", "::", "ZPR", "||", "RPI", ".", "Type", "==", "RegPairInfo", "::", "PPR", ")", "MFI", ".", "setStackID", "(", "RPI", ".", "FrameIdx", ",", "TargetStackID", "::", "ScalableVector", ")", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "AArch64FrameLowering102", "Func": "spillCalleeSavedRegisters", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14603, "Length": 329, "Cover_Rate": 0.3357142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addMEMziOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["}"], "File": "VEAsmParser3", "Func": "addMEMziOperands", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14604, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "CurDAG", "->", "getTargetConstant", "(", "RegClassIDs", "[", "Regs", ".", "size", "(", ")", "-", "<NUM_LIT>", "]", ",", "<STR_LIT>", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Regs", ".", "size", "(", ")", ";", "++", "i", ")", "{"], "ground_truth": ["Ops", ".", "push_back", "(", "Regs", "[", "i", "]", ")", ";"], "File": "AArch64ISelDAGToDAG2", "Func": "createTuple", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14605, "Length": 60, "Cover_Rate": 0.32967032967032966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ")", "const", "{"], "ground_truth": ["if", "(", "Imm", ".", "isPosZero", "(", ")", "&&", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", ")", "return", "true", ";"], "File": "AArch64ISelLowering102", "Func": "isFPImmLegal", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14606, "Length": 40, "Cover_Rate": 0.449438202247191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "reload_completed", "&&", "!", "frame_pointer_needed", ")", "{", "ia64_compute_frame_size", "(", "get_frame_size", "(", ")", ")", ";", "return", "(", "current_frame_info", ".", "total_size", "==", "<NUM_LIT>", "&&", "current_frame_info", ".", "n_spilled", "==", "<NUM_LIT>", "&&", "current_frame_info", ".", "reg_save_b0", "==", "<NUM_LIT>", "&&", "current_frame_info", ".", "reg_save_pr", "==", "<NUM_LIT>", "&&", "current_frame_info", ".", "reg_save_ar_pfs", "==", "<NUM_LIT>", "&&", "current_frame_info", ".", "reg_save_ar_unat", "==", "<NUM_LIT>", "&&", "current_frame_info", ".", "reg_save_ar_lc", "==", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "ia642", "Func": "ia64_direct_return", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14607, "Length": 64, "Cover_Rate": 0.9142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PreEmitPeephole", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{", "initialize<ISA_LIT>PreEmitPeepholePass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIPreEmitPeephole", "Func": "SIPreEmitPeephole", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14608, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "regno", ",", "count", ";", "gcc_assert", "(", "TARGET_HARD_FLOAT", "&&", "ISA_HAS_8CC", ")", ";", "if", "(", "mode", "==", "CCmode", ")", "count", "=", "<NUM_LIT>", ";", "else", "if", "(", "mode", "==", "CCV2mode", ")", "count", "=", "<NUM_LIT>", ";", "else", "if", "(", "mode", "==", "CCV4mode", ")", "count", "=", "<NUM_LIT>", ";", "else", "gcc_unreachable", "(", ")", ";"], "ground_truth": ["cfun", "->", "machine", "->", "next_fcc", "+=", "-", "cfun", "->", "machine", "->", "next_fcc", "&", "(", "count", "-", "<NUM_LIT>", ")", ";"], "File": "mips", "Func": "mips_allocate_fcc", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14609, "Length": 69, "Cover_Rate": 0.5564516129032258, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "LoHalf", "=", "BuildMI", "(", "*", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DestSub0", ")", ".", "addReg", "(", "CarryReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Addr", ".", "Base", ".", "LoReg", ",", "<NUM_LIT>", ",", "Addr", ".", "Base", ".", "LoSubReg", ")", ".", "add", "(", "OffsetLo", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "(", "void", ")", "LoHalf", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "LoHalf", "->", "dump", "(", ")", ";", ")", ";", "MachineInstr", "*", "HiHalf", "=", "BuildMI", "(", "*", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DestSub1", ")", ".", "addReg", "(", "DeadCarryReg", ",", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ".", "addReg", "(", "Addr", ".", "Base", ".", "HiReg", ",", "<NUM_LIT>", ",", "Addr", ".", "Base", ".", "HiSubReg", ")", ".", "add", "(", "OffsetHi", ")", ".", "addReg", "(", "CarryReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "(", "void", ")", "HiHalf", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "HiHalf", "->", "dump", "(", ")", ";", ")", ";"], "ground_truth": ["Register", "FullDestReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";"], "File": "SILoadStoreOptimizer35", "Func": "computeBase", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14610, "Length": 184, "Cover_Rate": 0.38253638253638256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "RM", ".", "hasValue", "(", ")", "?", "*", "RM", ":", "Reloc", "::", "Static", ";"], "ground_truth": ["}"], "File": "SNESTargetMachine", "Func": "getEffectiveRelocModel", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14611, "Length": 15, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CONSTEXPR", "binary_permute", "(", "int", "unspec", ")", ":", "m_unspec", "(", "unspec", ")", "{"], "ground_truth": ["}"], "File": "aarch64-sve-builtins-functions", "Func": "binary_permute", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14612, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "float16x8x2_t", ")", "{", "vtrn1q_f16", "(", "__a", ",", "__b", ")", ",", "vtrn2q_f16", "(", "__a", ",", "__b", ")", "}", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vtrnq_f16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14613, "Length": 21, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcmpltq_m_s32", "(", "int32x4_t", "__a", ",", "int32x4_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vcmpltq_m_sv4si", "(", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcmpltq_m_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14614, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "Thumb1InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "Thumb1InstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "const", "Thumb1RegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "Thumb1RegisterInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "if", "(", "!", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "MachineInstr", "*", "Old", "=", "I", ";", "DebugLoc", "dl", "=", "Old", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Amount", "=", "Old", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["if", "(", "Amount", "!=", "<NUM_LIT>", ")", "{"], "File": "Thumb1FrameLowering57", "Func": "eliminateCallFramePseudoInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14615, "Length": 109, "Cover_Rate": 0.4977168949771689, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Kind", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "VK_<ISA_LIT>_LO", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "VK_<ISA_LIT>_HI", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "VK_<ISA_LIT>_HA", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "VK_<ISA_LIT>_HIGHER", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["case", "VK_<ISA_LIT>_HIGHERA", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";"], "File": "PPCMCExpr19", "Func": "printImpl", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14616, "Length": 57, "Cover_Rate": 0.34545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeGPR8RegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Register", "=", "GPRDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "AVRDisassembler", "Func": "DecodeGPR8RegisterClass", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14617, "Length": 57, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>GNUInfo", "(", "const", "llvm", "::", "Triple", "&", "pTriple", ")", ":", "GNUInfo", "(", "pTriple", ")", "{"], "ground_truth": ["}"], "File": "ARMGNUInfo", "Func": "ARMGNUInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14618, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "aarch64_simd_imm_scalar_p", "(", "rtx", "x", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "HOST_WIDE_INT", "imm", "=", "INTVAL", "(", "x", ")", ";", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "unsigned", "int", "byte", "=", "imm", "&", "<NUM_LIT>", ";", "if", "(", "byte", "!=", "<NUM_LIT>", "&&", "byte", "!=", "<NUM_LIT>", ")", "return", "false", ";", "imm", ">>=", "<NUM_LIT>", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "aarch642", "Func": "aarch64_simd_imm_scalar_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14619, "Length": 65, "Cover_Rate": 0.9848484848484849, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ",", "<STR_LIT>", "(", "c", ")", ":", ")", ";"], "ground_truth": ["return", "result", ";"], "File": "arm", "Func": "neon2_vabaq_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14620, "Length": 29, "Cover_Rate": 0.6444444444444445, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Mask", "=", "MaskMO", ".", "getImm", "(", ")", ";", "assert", "(", "OpIdx", ">", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "const", "MCOperand", "CondMO", "=", "MI", ".", "getOperand", "(", "OpIdx", "-", "<NUM_LIT>", ")", ";", "assert", "(", "CondMO", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "CondMO", ".", "getImm", "(", ")", "&", "<NUM_LIT>", ")", "{", "unsigned", "LowBit", "=", "Mask", "&", "-", "Mask", ";", "unsigned", "BitsAboveLowBit", "=", "<NUM_LIT>", "&", "(", "-", "LowBit", "<<", "<NUM_LIT>", ")", ";", "Mask", "^=", "BitsAboveLowBit", ";", "}", "return", "Mask", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter15", "Func": "getITMaskOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14621, "Length": 82, "Cover_Rate": 0.6259541984732825, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "auto", "&", "STI", "=", "MF", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "unsigned", "SecondOpcode", "=", "STI", ".", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["return", "expandAuipcInstPair", "(", "MBB", ",", "MBBI", ",", "NextMBBI", ",", "<STR_LIT>", ",", "SecondOpcode", ")", ";"], "File": "RISCVExpandPseudoInsts", "Func": "expandLoadTLSIEAddress", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14622, "Length": 41, "Cover_Rate": 0.5189873417721519, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "uint64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "for", "(", "int", "MOVZShift", "=", "<NUM_LIT>", ";", "MOVZShift", "<=", "<NUM_LIT>", ";", "MOVZShift", "+=", "<NUM_LIT>", ")", "if", "(", "(", "Value", "&", "~", "(", "<NUM_LIT>", "<<", "MOVZShift", ")", ")", "==", "<NUM_LIT>", ")", "return", "false", ";", "Value", "=", "~", "Value", ";", "if", "(", "RegWidth", "==", "<NUM_LIT>", ")", "Value", "&=", "<NUM_LIT>", ";", "return", "(", "Value", "&", "~", "(", "<NUM_LIT>", "<<", "Shift", ")", ")", "==", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser (2)1", "Func": "isMOVNMovAlias", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14623, "Length": 105, "Cover_Rate": 0.9459459459459459, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "char", "*", "secname", ",", "*", "stubname", ";", "tree", "stubid", ",", "stubdecl", ";", "int", "need_comma", ";", "unsigned", "int", "f", ";", "fnname", "=", "XSTR", "(", "XEXP", "(", "DECL_RTL", "(", "current_function_decl", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "secname", "=", "(", "char", "*", ")", "alloca", "(", "strlen", "(", "fnname", ")", "+", "<NUM_LIT>", ")", ";", "sprintf", "(", "secname", ",", "<STR_LIT>", ",", "fnname", ")", ";", "stubname", "=", "(", "char", "*", ")", "alloca", "(", "strlen", "(", "fnname", ")", "+", "<NUM_LIT>", ")", ";", "sprintf", "(", "stubname", ",", "<STR_LIT>", ",", "fnname", ")", ";", "stubid", "=", "get_identifier", "(", "stubname", ")", ";", "stubdecl", "=", "build_decl", "(", "FUNCTION_DECL", ",", "stubid", ",", "build_function_type", "(", "void_type_node", ",", "NULL_TREE", ")", ")", ";", "DECL_SECTION_NAME", "(", "stubdecl", ")", "=", "build_string", "(", "strlen", "(", "secname", ")", ",", "secname", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "current_function_name", "(", ")", ")", ";", "need_comma", "=", "<NUM_LIT>", ";", "for", "(", "f", "=", "(", "unsigned", "int", ")", "current_function_args_info", ".", "fp_code", ";", "f", "!=", "<NUM_LIT>", ";", "f", ">>=", "<NUM_LIT>", ")", "{", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "need_comma", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "(", "f", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "need_comma", "=", "<NUM_LIT>", ";", "}", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "function_section", "(", "stubdecl", ")", ";", "ASM_OUTPUT_ALIGN", "(", "file", ",", "floor_log2", "(", "FUNCTION_BOUNDARY", "/", "BITS_PER_UNIT", ")", ")", ";", "if", "(", "!", "FUNCTION_NAME_ALREADY_DECLARED", ")", "{", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "assemble_name", "(", "file", ",", "stubname", ")", ";", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "}", "assemble_name", "(", "file", ",", "stubname", ")", ";", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "mips16_fp_args", "(", "file", ",", "current_function_args_info", ".", "fp_code", ",", "<NUM_LIT>", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "reg_names", "[", "GP_REG_FIRST", "+", "<NUM_LIT>", "]", ")", ";", "assemble_name", "(", "file", ",", "fnname", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "reg_names", "[", "GP_REG_FIRST", "+", "<NUM_LIT>", "]", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "if", "(", "!", "FUNCTION_NAME_ALREADY_DECLARED", ")", "{"], "ground_truth": ["fputs", "(", "<STR_LIT>", ",", "file", ")", ";"], "File": "mips3", "Func": "build_mips16_function_stub", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14624, "Length": 364, "Cover_Rate": 0.896551724137931, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "reg_class", "preferred_reload_class", "(", "rtx", "x", "ATTRIBUTE_UNUSED", ",", "enum", "reg_class", "class", ")", "{", "return", "class", ";"], "ground_truth": ["}"], "File": "avr3", "Func": "preferred_reload_class", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14625, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCInstPrinter", ")", ";", "TargetRegistry", "::", "RegisterELFStreamer", "(", "The<ISA_LIT>Target", ",", "createMCStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCRelocationInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>ElfRelocation", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>InstrAnalysis", ")", ";"], "File": "LanaiMCTargetDesc", "Func": "LLVMInitializeLanaiTargetMC", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14626, "Length": 36, "Cover_Rate": 0.3673469387755102, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "parseIntWithPrefix", "(", "<STR_LIT>", ",", "Operands", ",", "<ISA_LIT>Operand", "::", "ImmTyDMask", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser9", "Func": "parseDMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14627, "Length": 13, "Cover_Rate": 0.52, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "IsConstantImm", ")", "IsValid", "=", "<ISA_LIT>AsmParser", "::", "classifySymbolRef", "(", "getImm", "(", ")", ",", "VK", ")", ";", "else", "IsValid", "=", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ";"], "ground_truth": ["return", "IsValid", "&&", "(", "(", "IsConstantImm", "&&", "VK", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ")", "||", "VK", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_LO", "||", "VK", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_PCREL_LO", "||", "VK", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TPREL_LO", ")", ";"], "File": "RISCVAsmParser", "Func": "isUImm12", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14628, "Length": 62, "Cover_Rate": 0.5961538461538461, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "trackLivenessAfterRegAlloc", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "PPCRegisterInfo16", "Func": "trackLivenessAfterRegAlloc", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14629, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "GT", ":", "cond", "=", "<STR_LIT>", ";", "break", ";", "case", "LE", ":", "if", "(", "cc_mode", "==", "CCFPmode", "||", "cc_mode", "==", "CCFPEmode", ")", "cond", "=", "<STR_LIT>", ";", "else", "cond", "=", "<STR_LIT>", ";", "break", ";", "case", "LT", ":", "if", "(", "cc_mode", "==", "CCFPmode", "||", "cc_mode", "==", "CCFPEmode", ")", "cond", "=", "<STR_LIT>", ";", "else", "if", "(", "cc_mode", "==", "CCNZmode", ")", "cond", "=", "<STR_LIT>", ";", "else", "cond", "=", "<STR_LIT>", ";", "break", ";", "case", "GEU", ":", "cond", "=", "<STR_LIT>", ";", "break", ";", "case", "GTU", ":", "cond", "=", "<STR_LIT>", ";", "break", ";", "case", "LEU", ":", "cond", "=", "<STR_LIT>", ";", "break", ";", "case", "LTU", ":", "cond", "=", "<STR_LIT>", ";"], "ground_truth": ["break", ";"], "File": "visium", "Func": "output_cbranch", "Target": "visium", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 14630, "Length": 106, "Cover_Rate": 0.3231707317073171, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__arm_vcaddq_rot90_f32", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcaddq_rot90", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14631, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "paddd_s", "(", "int64_t", "s", ",", "int64_t", "t", ")", "{", "return", "__builtin_loongson_paddd_s", "(", "s", ",", "t", ")", ";"], "ground_truth": ["}"], "File": "loongson-mmiintrin", "Func": "paddd_s", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14632, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", "(", "getPointerWidth", "(", ")", ",", "<NUM_LIT>", ",", "Disp", ",", "basereg", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "Loc", ",", "Loc", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86AsmParser (2)3", "Func": "DefaultMemSIOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14633, "Length": 25, "Cover_Rate": 0.3048780487804878, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InitialStates", ".", "insert", "(", "{", "BB", ",", "PredState", "}", ")", ";", "FinalStates", ".", "insert", "(", "{", "BB", ",", "PredState", "}", ")", ";", "for", "(", "BasicBlock", "*", "SuccBB", ":", "successors", "(", "BB", ")", ")", "Worklist", ".", "push_back", "(", "SuccBB", ")", ";", "}", "for", "(", "BasicBlock", "*", "BB", ":", "RPOT", ")", "{", "int", "SuccState", "=", "getSuccState", "(", "InitialStates", ",", "F", ",", "ParentBaseState", ",", "BB", ")", ";", "if", "(", "SuccState", "==", "OverdefinedState", ")", "continue", ";", "FinalStates", ".", "insert", "(", "{", "BB", ",", "SuccState", "}", ")", ";", "}", "for", "(", "BasicBlock", "*", "BB", ":", "RPOT", ")", "{", "auto", "&", "BBColors", "=", "BlockColors", "[", "BB", "]", ";", "BasicBlock", "*", "FuncletEntryBB", "=", "BBColors", ".", "front", "(", ")", ";", "if", "(", "isa", "<", "CleanupPadInst", ">", "(", "FuncletEntryBB", "->", "getFirstNonPHI", "(", ")", ")", ")", "continue", ";", "int", "PrevState", "=", "getPredState", "(", "FinalStates", ",", "F", ",", "ParentBaseState", ",", "BB", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "BB", "->", "getName", "(", ")", "<<", "<STR_LIT>", "<<", "PrevState", "<<", "'\\n'", ")", ";", "for", "(", "Instruction", "&", "I", ":", "*", "BB", ")", "{", "auto", "*", "Call", "=", "dyn_cast", "<", "CallBase", ">", "(", "&", "I", ")", ";", "if", "(", "!", "Call", "||", "!", "isStateStoreNeeded", "(", "Personality", ",", "*", "Call", ")", ")", "continue", ";", "int", "State", "=", "getStateForCall", "(", "BlockColors", ",", "FuncInfo", ",", "*", "Call", ")", ";", "if", "(", "State", "!=", "PrevState", ")", "insertStateNumberStore", "(", "&", "I", ",", "State", ")", ";", "PrevState", "=", "State", ";", "}", "auto", "EndState", "=", "FinalStates", ".", "find", "(", "BB", ")", ";", "if", "(", "EndState", "!=", "FinalStates", ".", "end", "(", ")", ")", "if", "(", "EndState", "->", "second", "!=", "PrevState", ")", "insertStateNumberStore", "(", "BB", "->", "getTerminator", "(", ")", ",", "EndState", "->", "second", ")", ";", "}", "SmallVector", "<", "CallBase", "*", ",", "<NUM_LIT>", ">", "SetJmp3Calls", ";", "for", "(", "BasicBlock", "*", "BB", ":", "RPOT", ")", "{", "for", "(", "Instruction", "&", "I", ":", "*", "BB", ")", "{", "auto", "*", "Call", "=", "dyn_cast", "<", "CallBase", ">", "(", "&", "I", ")", ";", "if", "(", "!", "Call", ")", "continue", ";", "if", "(", "Call", "->", "getCalledOperand", "(", ")", "->", "stripPointerCasts", "(", ")", "!=", "SetJmp3", ".", "getCallee", "(", ")", "->", "stripPointerCasts", "(", ")", ")", "continue", ";", "SetJmp3Calls", ".", "push_back", "(", "Call", ")", ";", "}", "}", "for", "(", "CallBase", "*", "Call", ":", "SetJmp3Calls", ")", "{", "auto", "&", "BBColors", "=", "BlockColors", "[", "Call", "->", "getParent", "(", ")", "]", ";", "BasicBlock", "*", "FuncletEntryBB", "=", "BBColors", ".", "front", "(", ")", ";", "bool", "InCleanup", "=", "isa", "<", "CleanupPadInst", ">", "(", "FuncletEntryBB", "->", "getFirstNonPHI", "(", ")", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "Call", ")", ";", "Value", "*", "State", ";", "if", "(", "InCleanup", ")", "{", "Value", "*", "StateField", "=", "Builder", ".", "CreateStructGEP", "(", "RegNode", "->", "getAllocatedType", "(", ")", ",", "RegNode", ",", "StateFieldIndex", ")", ";", "State", "=", "Builder", ".", "CreateLoad", "(", "Builder", ".", "getInt32Ty", "(", ")", ",", "StateField", ")", ";", "}", "else", "{", "State", "=", "Builder", ".", "getInt32", "(", "getStateForCall", "(", "BlockColors", ",", "FuncInfo", ",", "*", "Call", ")", ")", ";"], "ground_truth": ["}"], "File": "X86WinEHState15", "Func": "addStateStores", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14634, "Length": 476, "Cover_Rate": 0.5129310344827587, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PassConfig", "::", "addIRTranslator", "(", ")", "{", "addPass", "(", "new", "IRTranslator", "(", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "RISCVTargetMachine", "Func": "addIRTranslator", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14635, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "isRegIdx", "(", ")", "&&", "(", "RegIdx", ".", "Kind", "&", "RegKind_Cheri", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "ClassID", "=", "<STR_LIT>", ";"], "ground_truth": ["assert", "(", "RegIdx", ".", "RealRegister", "==", "<STR_LIT>", "||", "(", "RegIdx", ".", "RealRegister", ">=", "<STR_LIT>", "&&", "RegIdx", ".", "RealRegister", "<=", "<STR_LIT>", ")", ")", ";"], "File": "MipsAsmParser47", "Func": "getCheriReg0IsDDC", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14636, "Length": 45, "Cover_Rate": 0.5232558139534884, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "RBI", ".", "constrainGenericRegister", "(", "Dst", ",", "<STR_LIT>", ",", "*", "MRI", ")", "&&", "RBI", ".", "constrainGenericRegister", "(", "Src0", ",", "<STR_LIT>", ",", "*", "MRI", ")", ";", "}", "Register", "ShiftSrc0", ";", "Register", "ShiftSrc1", ";", "bool", "Shift0", "=", "mi_match", "(", "Src0", ",", "*", "MRI", ",", "m_OneUse", "(", "m_GLShr", "(", "m_Reg", "(", "ShiftSrc0", ")", ",", "m_SpecificICst", "(", "<NUM_LIT>", ")", ")", ")", ")", ";", "bool", "Shift1", "=", "mi_match", "(", "Src1", ",", "*", "MRI", ",", "m_OneUse", "(", "m_GLShr", "(", "m_Reg", "(", "ShiftSrc1", ")", ",", "m_SpecificICst", "(", "<NUM_LIT>", ")", ")", ")", ")", ";", "unsigned", "Opc", "=", "<STR_LIT>", ";", "if", "(", "Shift0", "&&", "Shift1", ")", "{", "Opc", "=", "<STR_LIT>", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "ShiftSrc0", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "ShiftSrc1", ")", ";", "}", "else", "if", "(", "Shift1", ")", "{", "Opc", "=", "<STR_LIT>", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "ShiftSrc1", ")", ";", "}", "else", "if", "(", "Shift0", "&&", "ConstSrc1", "&&", "ConstSrc1", "->", "Value", "==", "<NUM_LIT>", ")", "{", "auto", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Dst", ")", ".", "addReg", "(", "ShiftSrc0", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "*", "MIB", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "Opc", ")", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "MI", ",", "TII", ",", "TRI", ",", "RBI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector55", "Func": "selectG_BUILD_VECTOR_TRUNC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14637, "Length": 242, "Cover_Rate": 0.39095315024232635, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Modified", "=", "false", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "for", "(", "auto", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "MBBI", "!=", "MBB", ".", "end", "(", ")", ";", "++", "MBBI", ")", "{", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "unsigned", "ClobberReg", "=", "TRI", "->", "findDeadCallerSavedReg", "(", "MBB", ",", "MBBI", ")", ";", "if", "(", "ClobberReg", "!=", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "ClobberReg", ",", "RegState", "::", "Define", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "ClobberReg", ")", ";", "MBB", ".", "erase", "(", "MBBI", ")", ";", "}", "else", "{", "MachineInstr", "*", "Fence", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "addRegOffset", "(", "BuildMI", "(", "MBB", ",", "Fence", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ",", "<STR_LIT>", ",", "false", ",", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", "->", "addRegisterDead", "(", "<STR_LIT>", ",", "TRI", ")", ";", "}", "++", "NumFences", ";", "Modified", "=", "true", ";"], "ground_truth": ["break", ";"], "File": "X86LoadValueInjectionRetHardening1", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14638, "Length": 224, "Cover_Rate": 0.5973333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "PhiDef", "=", "Phi", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "int", "OutOfLoopUse", "=", "-", "<NUM_LIT>", ";", "int", "LoopUse", "=", "-", "<NUM_LIT>", ";", "int", "counter", "=", "<NUM_LIT>", ";", "for", "(", "MachineOperand", "&", "MO", ":", "Phi", "->", "uses", "(", ")", ")", "{", "if", "(", "MO", ".", "isMBB", "(", ")", "&&", "MO", ".", "getMBB", "(", ")", "==", "Prolog", ")", "{", "OutOfLoopUse", "=", "counter", ";", "}", "if", "(", "MO", ".", "isMBB", "(", ")", "&&", "MO", ".", "getMBB", "(", ")", "==", "Latch", ")", "{", "LoopUse", "=", "counter", ";", "}", "++", "counter", ";", "}", "phiPath", "(", "Phi", ",", "Path", ",", "Phi", "->", "getOperand", "(", "OutOfLoopUse", ")", ")", ";", "std", "::", "reverse", "(", "Path", ".", "begin", "(", ")", ",", "Path", ".", "end", "(", ")", ")", ";", "unsigned", "FinalReg", "=", "Phi", "->", "getOperand", "(", "OutOfLoopUse", ")", ".", "getReg", "(", ")", ";", "unsigned", "FirstReg", "=", "FinalReg", ";", "std", "::", "vector", "<", "unsigned", ">", "UseVec", ";", "std", "::", "vector", "<", "unsigned", ">", "DefVec", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "UnrollCount", ";", "++", "i", ")", "{", "MachineInstr", "*", "ClonedPhi", "=", "MBB", "->", "getParent", "(", ")", "->", "CloneMachineInstr", "(", "&", "(", "*", "I", ")", ")", ";", "ExecThreads", "[", "i", "]", ".", "Phis", ".", "push_back", "(", "ClonedPhi", ")", ";", "replaceVregs", "(", "ClonedPhi", ",", "i", ")", ";", "MBB", "->", "insert", "(", "I", ",", "ClonedPhi", ")", ";", "RegMap", "RM", ";", "if", "(", "!", "Path", ".", "empty", "(", ")", "&&", "<ISA_LIT>II", "::", "isMac", "(", "Path", ".", "back", "(", ")", "->", "getDesc", "(", ")", ")", ")", "{", "MachineOperand", "&", "ReplaceMO", "=", "ClonedPhi", "->", "getOperand", "(", "OutOfLoopUse", ")", ";"], "ground_truth": ["replaceWithZero", "(", "ReplaceMO", ",", "getOpType", "(", "*", "Path", ".", "back", "(", ")", ")", ")", ";"], "File": "TPCSoftwareLoopPipelining", "Func": "patchPhiStartValue", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14639, "Length": 274, "Cover_Rate": 0.39652677279305354, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Unpckl", "=", "true", ";", "bool", "Unpckh", "=", "true", ";", "bool", "UnpcklSwapped", "=", "true", ";", "bool", "UnpckhSwapped", "=", "true", ";", "int", "NumEltsInLane", "=", "<NUM_LIT>", "/", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "unsigned", "LaneStart", "=", "(", "i", "/", "NumEltsInLane", ")", "*", "NumEltsInLane", ";", "int", "LoPos", "=", "(", "i", "%", "NumEltsInLane", ")", "/", "<NUM_LIT>", "+", "LaneStart", "+", "NumElts", "*", "(", "i", "%", "<NUM_LIT>", ")", ";", "int", "HiPos", "=", "LoPos", "+", "NumEltsInLane", "/", "<NUM_LIT>", ";", "int", "LoPosSwapped", "=", "(", "LoPos", "+", "NumElts", ")", "%", "(", "NumElts", "*", "<NUM_LIT>", ")", ";", "int", "HiPosSwapped", "=", "(", "HiPos", "+", "NumElts", ")", "%", "(", "NumElts", "*", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "Mask", "[", "i", "]", "==", "-", "<NUM_LIT>", ")", "continue", ";"], "File": "X86ISelLowering1", "Func": "lowerVectorShuffleWithUNPCK", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14640, "Length": 129, "Cover_Rate": 0.38392857142857145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "msp430_code_region", "==", "LOWER", ")", "return", "lower_prefix", ";", "if", "(", "msp430_code_region", "==", "UPPER", ")", "return", "upper_prefix", ";", "if", "(", "msp430_code_region", "==", "EITHER", ")", "return", "either_prefix", ";", "}", "else", "{", "if", "(", "msp430_data_region", "==", "LOWER", ")", "return", "lower_prefix", ";", "if", "(", "msp430_data_region", "==", "UPPER", ")", "return", "upper_prefix", ";", "if", "(", "msp430_data_region", "==", "EITHER", ")", "return", "either_prefix", ";", "}", "return", "NULL", ";"], "ground_truth": ["}"], "File": "msp4303", "Func": "gen_prefix", "Target": "msp430", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14641, "Length": 62, "Cover_Rate": 0.4189189189189189, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_64BIT", ")", "return", "<NUM_LIT>", ";", "ccvt", "=", "ix86_get_callcvt", "(", "funtype", ")", ";", "if", "(", "(", "ccvt", "&", "(", "IX86_CALLCVT_STDCALL", "|", "IX86_CALLCVT_FASTCALL", "|", "IX86_CALLCVT_THISCALL", ")", ")", "!=", "<NUM_LIT>", "&&", "!", "stdarg_p", "(", "funtype", ")", ")", "return", "size", ";", "if", "(", "aggregate_value_p", "(", "TREE_TYPE", "(", "funtype", ")", ",", "fundecl", ")", "&&", "!", "ix86_keep_aggregate_return_pointer", "(", "funtype", ")", ")", "{", "int", "nregs", "=", "ix86_function_regparm", "(", "funtype", ",", "fundecl", ")", ";", "if", "(", "nregs", "==", "<NUM_LIT>", ")", "return", "GET_MODE_SIZE", "(", "Pmode", ")", ";", "}", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "i386", "Func": "ix86_return_pops_args", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14642, "Length": 85, "Cover_Rate": 0.8252427184466019, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCRegisterInfo", "*", "X", "=", "new", "MCRegisterInfo", "(", ")", ";", "Init<ISA_LIT>MCRegisterInfo", "(", "X", ",", "<STR_LIT>", ")", ";", "return", "X", ";"], "ground_truth": ["}"], "File": "PatmosMCTargetDesc1", "Func": "createPatmosMCRegisterInfo", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 14643, "Length": 20, "Cover_Rate": 0.6060606060606061, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "VA", ".", "getValNo", "(", ")", "==", "NextVA", ".", "getValNo", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "NextVA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "Register", "NewRegs", "[", "]", "=", "{", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", ",", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", "}", ";"], "ground_truth": ["assignValueToReg", "(", "NewRegs", "[", "<NUM_LIT>", "]", ",", "VA", ".", "getLocReg", "(", ")", ",", "VA", ")", ";"], "File": "M88kCallLowering", "Func": "assignCustomValue", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14644, "Length": 86, "Cover_Rate": 0.3706896551724138, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>ElfSpecSet", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Func", ")", "{", "if", "(", "!", "EnableElfSpec", ")", "return", "false", ";", "searchInstruction", "(", "Func", ")", ";", "searchPrintF", "(", "Func", ")", ";", "createElfSection", "(", "Func", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "TPCElfSet", "Func": "runOnMachineFunction", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14645, "Length": 37, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "i", ",", "regno", ",", "hi_reg", ";", "int", "num_saves", "=", "XVECLEN", "(", "parallel_op", ",", "<NUM_LIT>", ")", ";", "if", "(", "TARGET_ARM", ")", "return", "<NUM_LIT>", ";", "if", "(", "TARGET_THUMB1", ")", "return", "<NUM_LIT>", ";", "regno", "=", "REGNO", "(", "first_op", ")", ";", "hi_reg", "=", "(", "REGNO_REG_CLASS", "(", "regno", ")", "==", "HI_REGS", ")", "&&", "(", "regno", "!=", "LR_REGNUM", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "num_saves", "&&", "!", "hi_reg", ";", "i", "++", ")", "{", "regno", "=", "REGNO", "(", "XEXP", "(", "XVECEXP", "(", "parallel_op", ",", "<NUM_LIT>", ",", "i", ")", ",", "<NUM_LIT>", ")", ")", ";", "hi_reg", "|=", "(", "REGNO_REG_CLASS", "(", "regno", ")", "==", "HI_REGS", ")", "&&", "(", "regno", "!=", "LR_REGNUM", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "arm_attr_length_push_multi", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14646, "Length": 109, "Cover_Rate": 0.8320610687022901, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeAddrRegsRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["unsigned", "Reg", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "RegNo", ")", ";"], "File": "TriCoreDisassembler", "Func": "DecodeAddrRegsRegisterClass", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14647, "Length": 43, "Cover_Rate": 0.6825396825396826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isJumpR", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "HexagonInstrInfo (2)", "Func": "isJumpR", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14648, "Length": 27, "Cover_Rate": 0.421875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "auto", "regSeq", "=", "getRegSeq", "(", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "regSeq", ".", "first", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "regSeq", ".", "second", ")", ")", ";"], "ground_truth": ["}"], "File": "CSKYAsmParser", "Func": "addRegSeqOperands", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14649, "Length": 45, "Cover_Rate": 0.7894736842105263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printNOneImmOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "const", "{", "O", "<<", "-", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "HexagonInstPrinter", "Func": "printNOneImmOperand", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14650, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "addPass", "(", "createAtomicExpandPass", "(", "TM", ")", ")", ";"], "ground_truth": ["if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "create<ISA_LIT>OptimizeReturned", "(", ")", ")", ";"], "File": "WebAssemblyTargetMachine1", "Func": "addIRPasses", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14651, "Length": 26, "Cover_Rate": 0.37142857142857144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Mask", "[", "i", "]", ">=", "<NUM_LIT>", "&&", "Mask", "[", "i", "]", "<", "MaskSize", ")", "{", "if", "(", "EltFromOp0", "!=", "-", "<NUM_LIT>", ")", "return", "-", "<NUM_LIT>", ";", "EltFromOp0", "=", "i", ";"], "ground_truth": ["}", "else", "if", "(", "Mask", "[", "i", "]", "!=", "i", "+", "MaskSize", ")", "{"], "File": "TPCISelLowering", "Func": "getShuffleMaskIndexOfOneElementFromOp0IntoOp1", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14652, "Length": 46, "Cover_Rate": 0.4742268041237113, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "ReturnMVT", ";", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "VT", "==", "<STR_LIT>", "&&", "ExtendKind", "==", "<STR_LIT>", ")", "ReturnMVT", "=", "<STR_LIT>", ";", "else", "ReturnMVT", "=", "<STR_LIT>", ";", "EVT", "MinVT", "=", "getRegisterType", "(", "Context", ",", "ReturnMVT", ")", ";"], "ground_truth": ["return", "VT", ".", "bitsLT", "(", "MinVT", ")", "?", "MinVT", ":", "VT", ";"], "File": "X86ISelLowering (2)3", "Func": "getTypeForExtArgOrReturn", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14653, "Length": 50, "Cover_Rate": 0.6410256410256411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", "-", "Val", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler13", "Func": "DecodeShiftRight16Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14654, "Length": 19, "Cover_Rate": 0.4523809523809524, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GV", "->", "hasDLLImportStorageClass", "(", ")", ")", "return", "<STR_LIT>", ";", "return", "<STR_LIT>", ";", "}", "if", "(", "isOSWindows", "(", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "is64Bit", "(", ")", ")", "{", "if", "(", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", ")", "return", "isTargetELF", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "<STR_LIT>", ";", "}", "if", "(", "isTargetDarwin", "(", ")", ")", "{", "if", "(", "!", "isPositionIndependent", "(", ")", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "X86Subtarget72", "Func": "classifyGlobalReference", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14655, "Length": 76, "Cover_Rate": 0.336283185840708, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "HII", "->", "mayBeNewStore", "(", "MI", ")", ")", "return", "false", ";", "MachineInstr", "*", "PacketMI", "=", "PacketSU", "->", "getInstr", "(", ")", ";", "if", "(", "canPromoteToNewValueStore", "(", "MI", ",", "PacketMI", ",", "DepReg", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "HexagonVLIWPacketizer34", "Func": "canPromoteToNewValue", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14656, "Length": 40, "Cover_Rate": 0.6060606060606061, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>SelectionDAGInfo", "*", "getSelectionDAGInfo", "(", ")", "const", "{", "return", "&", "TSInfo", ";"], "ground_truth": ["}"], "File": "PPCSubtarget2", "Func": "getSelectionDAGInfo", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14657, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasNOP", "(", "const", "MCSubtargetInfo", "*", "STI", ")", "const", "{", "return", "STI", "->", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend19", "Func": "hasNOP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14658, "Length": 21, "Cover_Rate": 0.9130434782608695, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "hasGoyaISA", "(", ")", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "hasGaudiISA", "(", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "TPCSubtarget", "Func": "getRoundCSRAddr", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14659, "Length": 25, "Cover_Rate": 0.7352941176470589, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "v", "[", "<NUM_LIT>", "]", ".", "first", ">", "<NUM_LIT>", ")", ";", "LegalizerInfo", "::", "SizeAndActionsVec", "result", "=", "{", "{", "<NUM_LIT>", ",", "LegalizerInfo", "::", "WidenScalar", "}", ",", "{", "<NUM_LIT>", ",", "LegalizerInfo", "::", "Unsupported", "}", "}", ";", "addAndInterleaveWithUnsupported", "(", "result", ",", "v", ")", ";", "auto", "Largest", "=", "result", ".", "back", "(", ")", ".", "first", ";", "assert", "(", "Largest", "+", "<NUM_LIT>", "<", "<NUM_LIT>", ")", ";", "result", ".", "push_back", "(", "{", "Largest", "+", "<NUM_LIT>", ",", "LegalizerInfo", "::", "Unsupported", "}", ")", ";"], "ground_truth": ["result", ".", "push_back", "(", "{", "<NUM_LIT>", ",", "LegalizerInfo", "::", "NarrowScalar", "}", ")", ";"], "File": "AArch64LegalizerInfo39", "Func": "widen_1_narrow_128_ToLargest", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14660, "Length": 90, "Cover_Rate": 0.6818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CSR_Win64_RegCall_NoSSE_SaveList", ")", ";", "}", "else", "{", "return", "(", "HasSSE", "?", "CSR_SysV64_RegCall_SaveList", ":", "CSR_SysV64_RegCall_NoSSE_SaveList", ")", ";", "}", "}", "else", "{", "return", "(", "HasSSE", "?", "CSR_32_RegCall_SaveList", ":", "CSR_32_RegCall_NoSSE_SaveList", ")", ";", "}", "case", "CallingConv", "::", "CFGuard_Check", ":", "assert", "(", "!", "Is64Bit", "&&", "<STR_LIT>", ")", ";", "return", "(", "HasSSE", "?", "CSR_Win32_CFGuard_Check_SaveList", ":", "CSR_Win32_CFGuard_Check_NoSSE_SaveList", ")", ";", "case", "CallingConv", "::", "Cold", ":", "if", "(", "Is64Bit", ")", "return", "CSR_64_MostRegs_SaveList", ";", "break", ";", "case", "CallingConv", "::", "Win64", ":", "if", "(", "!", "HasSSE", ")", "return", "CSR_Win64_NoSSE_SaveList", ";", "return", "CSR_Win64_SaveList", ";", "case", "CallingConv", "::", "SwiftTail", ":", "if", "(", "!", "Is64Bit", ")", "return", "CSR_32_SaveList", ";", "return", "IsWin64", "?", "CSR_Win64_SwiftTail_SaveList", ":", "CSR_64_SwiftTail_SaveList", ";", "case", "CallingConv", "::", "<ISA_LIT>_64_SysV", ":", "if", "(", "CallsEHReturn", ")", "return", "CSR_64EHRet_SaveList", ";", "return", "CSR_64_SaveList", ";", "case", "CallingConv", "::", "<ISA_LIT>_INTR", ":", "if", "(", "Is64Bit", ")", "{", "if", "(", "HasAVX512", ")", "return", "CSR_64_AllRegs_AVX512_SaveList", ";", "if", "(", "HasAVX", ")", "return", "CSR_64_AllRegs_AVX_SaveList", ";", "if", "(", "HasSSE", ")", "return", "CSR_64_AllRegs_SaveList", ";", "return", "CSR_64_AllRegs_NoSSE_SaveList", ";", "}", "else", "{", "if", "(", "HasAVX512", ")", "return", "CSR_32_AllRegs_AVX512_SaveList", ";", "if", "(", "HasAVX", ")", "return", "CSR_32_AllRegs_AVX_SaveList", ";", "if", "(", "HasSSE", ")", "return", "CSR_32_AllRegs_SSE_SaveList", ";", "return", "CSR_32_AllRegs_SaveList", ";", "}", "default", ":", "break", ";", "}", "if", "(", "Is64Bit", ")", "{", "bool", "IsSwiftCC", "=", "Subtarget", ".", "getTargetLowering", "(", ")", "->", "supportSwiftError", "(", ")", "&&", "F", ".", "getAttributes", "(", ")", ".", "hasAttrSomewhere", "(", "Attribute", "::", "SwiftError", ")", ";"], "ground_truth": ["if", "(", "IsSwiftCC", ")", "return", "IsWin64", "?", "CSR_Win64_SwiftError_SaveList", ":", "CSR_64_SwiftError_SaveList", ";"], "File": "X86RegisterInfo (2)1", "Func": "getCalleeSavedRegs", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14661, "Length": 225, "Cover_Rate": 0.400355871886121, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}"], "ground_truth": ["if", "(", "!", "MO", ".", "isJTI", "(", ")", "&&", "MO", ".", "getOffset", "(", ")", ")", "Expr", "=", "MCBinaryExpr", "::", "CreateAdd", "(", "Expr", ",", "MCConstantExpr", "::", "Create", "(", "MO", ".", "getOffset", "(", ")", ",", "Printer", ".", "MF", "->", "getContext", "(", ")", ")", ",", "Printer", ".", "MF", "->", "getContext", "(", ")", ")", ";"], "File": "KudeyarMCInstLower", "Func": "LowerSymbolOperand", "Target": "Kudeyar", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14662, "Length": 52, "Cover_Rate": 0.4406779661016949, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "Imm", ".", "Val", "=", "Val", ";", "Op", "->", "Imm", ".", "IsFPImm", "=", "IsFPImm", ";", "Op", "->", "Imm", ".", "Kind", "=", "ImmKindTyNone", ";", "Op", "->", "Imm", ".", "Type", "=", "Type", ";", "Op", "->", "Imm", ".", "Mods", "=", "Modifiers", "(", ")", ";", "Op", "->", "StartLoc", "=", "Loc", ";", "Op", "->", "EndLoc", "=", "Loc", ";"], "ground_truth": ["return", "Op", ";"], "File": "AMDGPUAsmParser1", "Func": "CreateImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14663, "Length": 57, "Cover_Rate": 0.5643564356435643, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "FS", "=", "<STR_LIT>", ";"], "ground_truth": ["return", "FS", ";"], "File": "M680x0MCTargetDesc", "Func": "ParseM680x0Triple", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14664, "Length": 10, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "&&", "CONSTANT_POOL_ADDRESS_P", "(", "x", ")", ")", "{", "x", "=", "get_pool_constant", "(", "x", ")", ";", "return", "for_each_rtx", "(", "&", "x", ",", "get_some_local_dynamic_name_1", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "&&", "tls_symbolic_operand", "(", "x", ")", "==", "TLS_MODEL_LOCAL_DYNAMIC", ")", "{", "cfun", "->", "machine", "->", "some_ld_name", "=", "XSTR", "(", "x", ",", "<NUM_LIT>", ")", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "s3903", "Func": "get_some_local_dynamic_name_1", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14665, "Length": 68, "Cover_Rate": 0.7391304347826086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "}", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "Instruction", "::", "Add", "&&", "I", "->", "getOpcode", "(", ")", "!=", "Instruction", "::", "Sub", ")", "return", "false", ";", "if", "(", "!", "ST", "->", "hasDSP", "(", ")", "||", "!", "EnableDSP", "||", "!", "isSupportedType", "(", "I", ")", ")", "return", "false", ";", "if", "(", "ST", "->", "isThumb", "(", ")", "&&", "!", "ST", "->", "hasThumb2", "(", ")", ")", "return", "false", ";", "for", "(", "auto", "&", "Op", ":", "I", "->", "operands", "(", ")", ")", "{", "if", "(", "isa", "<", "Constant", ">", "(", "Op", ")", ")", "{", "if", "(", "!", "EnableDSPWithImms", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMCodeGenPrepare10", "Func": "isLegalToPromote", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14666, "Length": 101, "Cover_Rate": 0.554945054945055, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isSplitCSR", "(", ")", "const", "{", "return", "IsSplitCSR", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo (2)1", "Func": "isSplitCSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14667, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "MO", ".", "getImm", "(", ")", ";", "return", "false", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "printSymbolOperand", "(", "*", "this", ",", "MO", ",", "O", ")", ";", "if", "(", "Subtarget", "->", "isPICStyleRIPRel", "(", ")", ")", "O", "<<", "<STR_LIT>", ";", "return", "false", ";", "case", "MachineOperand", "::", "MO_Register", ":", "O", "<<", "'('", ";", "printOperand", "(", "*", "this", ",", "MI", ",", "OpNo", ",", "O", ")", ";", "O", "<<", "')'", ";", "return", "false", ";", "}", "case", "'c'", ":", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "printOperand", "(", "*", "this", ",", "MI", ",", "OpNo", ",", "O", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "O", "<<", "MO", ".", "getImm", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "printSymbolOperand", "(", "*", "this", ",", "MO", ",", "O", ")", ";", "break", ";", "}", "return", "false", ";", "case", "'A'", ":", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "O", "<<", "'*'", ";", "printOperand", "(", "*", "this", ",", "MI", ",", "OpNo", ",", "O", ")", ";", "return", "false", ";", "}", "return", "true", ";", "case", "'b'", ":", "case", "'h'", ":", "case", "'w'", ":"], "ground_truth": ["case", "'k'", ":"], "File": "X86AsmPrinter27", "Func": "PrintAsmOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14668, "Length": 221, "Cover_Rate": 0.5022727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDValue", "Val", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "Val", "=", "performANDCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Val", "=", "performORCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "return", "performMULCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "this", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "Val", "=", "performSHLCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "return", "performSRACombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "performSRLCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "performVSELECTCombine", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "Val", "=", "performXORCombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Val", "=", "performSETCCCombine", "(", "N", ",", "DAG", ")", ";", "break", ";", "}", "if", "(", "Val", ".", "getNode", "(", ")", ")", "{"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";"], "File": "MipsSEISelLowering15", "Func": "PerformDAGCombine", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14669, "Length": 180, "Cover_Rate": 0.6691449814126395, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>_64TargetMachine", "::", "<ISA_LIT>_64TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "<ISA_LIT>TargetMachine", "(", "T", ",", "TT", ",", "FS", ",", "true", ")", ",", "DataLayout", "(", "<STR_LIT>", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "JITInfo", "(", "*", "this", ")", "{"], "ground_truth": ["}"], "File": "X86TargetMachine41", "Func": "X86_64TargetMachine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14670, "Length": 65, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetMachine", "::", "isNoopAddrSpaceCast", "(", "unsigned", "SrcAS", ",", "unsigned", "DstAS", ")", "const", "{"], "ground_truth": ["return", "true", ";"], "File": "RISCVTargetMachine1", "Func": "isNoopAddrSpaceCast", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14671, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "RegSavedAreaStartFrameIndex", ";"], "ground_truth": ["}"], "File": "HexagonMachineFunctionInfo11", "Func": "getRegSavedAreaStartFrameIndex", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14672, "Length": 4, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "MO", ".", "dump", "(", ")", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "(", "unsigned", ")", "MO", ".", "getExpr", "(", ")", "->", "getKind", "(", ")", "<<", "<STR_LIT>", ")", ";", "MCFixupKind", "FixupKind", ";", "const", "MCSymbolRefExpr", "*", "expr", "=", "static_cast", "<", "const", "MCSymbolRefExpr", "*", ">", "(", "MO", ".", "getExpr", "(", ")", ")", ";", "LLVM_DEBUG", "(", "expr", "->", "dump", "(", ")", ")", ";", "if", "(", "expr", "->", "getSymbol", "(", ")", ".", "isExternal", "(", ")", ")", "{", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", ")", ";", "FixupKind", "=", "static_cast", "<", "MCFixupKind", ">", "(", "<STR_LIT>", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", ")", ";", "FixupKind", "=", "static_cast", "<", "MCFixupKind", ">", "(", "<STR_LIT>", ")", ";", "}", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "<NUM_LIT>", ",", "MO", ".", "getExpr", "(", ")", ",", "FixupKind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "return", "<NUM_LIT>", ";", "}", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["auto", "Target", "=", "MO", ".", "getImm", "(", ")", ";"], "File": "P2MCCodeEmitter", "Func": "encodeCallTarget", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14673, "Length": 185, "Cover_Rate": 0.7676348547717843, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "HOST_WIDE_INT", "value", "=", "<NUM_LIT>", ";", "int", "max_parts", "=", "HOST_BITS_PER_WIDE_INT", "/", "GET_MODE_BITSIZE", "(", "mode", ")", ";", "int", "part_bits", "=", "GET_MODE_BITSIZE", "(", "mode", ")", ";", "unsigned", "HOST_WIDE_INT", "part_mask", "=", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "<NUM_LIT>", "<<", "part_bits", ")", "-", "<NUM_LIT>", ";", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "max_parts", ";", "i", "++", ")", "{", "if", "(", "i", "==", "<NUM_LIT>", ")", "value", "=", "(", "unsigned", "HOST_WIDE_INT", ")", "INTVAL", "(", "op", ")", ";", "else", "value", ">>=", "part_bits", ";", "if", "(", "(", "value", "&", "part_mask", ")", "!=", "(", "def", "&", "part_mask", ")", ")", "return", "value", "&", "part_mask", ";"], "ground_truth": ["}"], "File": "s3903", "Func": "s390_extract_part", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14674, "Length": 99, "Cover_Rate": 0.8319327731092437, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "getSwitchSet", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "TPCAsmParser", "Func": "addSwitchSetOperands", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14675, "Length": 24, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", "{", "Shift", "=", "countTrailingZeros", "<", "uint64_t", ">", "(", "Imm", ")", ";", "int64_t", "ImmSh", "=", "static_cast", "<", "uint64_t", ">", "(", "Imm", ")", ">>", "Shift", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "ImmSh", ")", ")", "{", "Imm", "=", "ImmSh", ";", "}", "else", "{", "Remainder", "=", "Imm", ";", "Shift", "=", "<NUM_LIT>", ";", "Imm", ">>=", "<NUM_LIT>", ";", "}", "}", "unsigned", "Result", "=", "<NUM_LIT>", ";", "unsigned", "Lo", "=", "Imm", "&", "<NUM_LIT>", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", "{", "++", "Result", ";", "}", "else", "if", "(", "Lo", ")", "{", "Result", "+=", "<NUM_LIT>", ";", "}", "else", "{", "++", "Result", ";", "}"], "ground_truth": ["if", "(", "!", "Shift", ")", "return", "Result", ";"], "File": "PPCISelDAGToDAG10", "Func": "selectI64ImmInstrCountDirect", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14676, "Length": 119, "Cover_Rate": 0.6230366492146597, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "SectionName", "=", "std", "::", "string", "(", "<STR_LIT>", ")", "+", "getCurrentABIString", "(", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "OutContext", ".", "getELFSection", "(", "SectionName", ",", "ELF", "::", "SHT_PROGBITS", ",", "<NUM_LIT>", ")", ")", ";", "STI", ".", "isNaN2008", "(", ")", "?", "TS", ".", "emitDirectiveNaN2008", "(", ")", ":", "TS", ".", "emitDirectiveNaNLegacy", "(", ")", ";", "TS", ".", "updateABIInfo", "(", "STI", ")", ";", "if", "(", "(", "ABI", ".", "IsO32", "(", ")", "&&", "(", "STI", ".", "isABI_FPXX", "(", ")", "||", "STI", ".", "isFP64bit", "(", ")", ")", ")", "||", "STI", ".", "useSoftFloat", "(", ")", ")", "TS", ".", "emitDirectiveModuleFP", "(", ")", ";", "if", "(", "ABI", ".", "IsO32", "(", ")", "&&", "(", "!", "STI", ".", "useOddSPReg", "(", ")", "||", "STI", ".", "isABI_FPXX", "(", ")", ")", ")", "TS", ".", "emitDirectiveModuleOddSPReg", "(", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getTextSection", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmPrinter", "Func": "emitStartOfAsmFile", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14677, "Length": 138, "Cover_Rate": 0.46938775510204084, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline__", "float", "__fsels", "(", "float", "x", ",", "float", "y", ",", "float", "z", ")", "{", "float", "r", ";"], "ground_truth": ["__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "r", ")", ":", "<STR_LIT>", "(", "x", ")", ",", "<STR_LIT>", "(", "y", ")", ",", "<STR_LIT>", "(", "z", ")", ")", ";"], "File": "ppu", "Func": "intrinsics___fsels", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14678, "Length": 43, "Cover_Rate": 0.9148936170212766, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegNum", "==", "<NUM_LIT>", ")", "RegNum", "=", "StringSwitch", "<", "unsigned", ">", "(", "lowerCase", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "<NUM_LIT>", ")", ";", "if", "(", "RegNum", "==", "<NUM_LIT>", ")", "return", "-", "<NUM_LIT>", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "RegNum", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser102", "Func": "tryParseRegister", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14679, "Length": 69, "Cover_Rate": 0.5149253731343284, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "pru_ctable", ")", ";", "i", "++", ")", "{"], "ground_truth": ["if", "(", "pru_ctable", "[", "i", "]", ".", "valid", "&&", "IN_RANGE", "(", "caddr", ",", "pru_ctable", "[", "i", "]", ".", "base", ",", "pru_ctable", "[", "i", "]", ".", "base", "+", "<NUM_LIT>", ")", ")", "return", "i", ";"], "File": "pru", "Func": "pru_get_ctable_base_index", "Target": "pru", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14680, "Length": 50, "Cover_Rate": 0.7352941176470589, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "arm_modes_tieable_p", "(", "machine_mode", "mode1", ",", "machine_mode", "mode2", ")", "{"], "ground_truth": ["if", "(", "GET_MODE_CLASS", "(", "mode1", ")", "==", "GET_MODE_CLASS", "(", "mode2", ")", ")", "return", "true", ";"], "File": "arm7", "Func": "arm_modes_tieable_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14681, "Length": 26, "Cover_Rate": 0.36619718309859156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Blocks", ".", "push_back", "(", "MBB", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyExceptionInfo4", "Func": "addToBlocksVector", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14682, "Length": 8, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", ";", "B", ".", "buildInstr", "(", "Opc", ")", ".", "addDef", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addUse", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addUse", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "cloneMemRefs", "(", "MI", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeAtomicIncDec", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14683, "Length": 62, "Cover_Rate": 0.6078431372549019, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "C_CPP_HASHNODE", "(", "__vector_keyword", ")", ";", "}", "else", "if", "(", "ident", ")", "rid_code", "=", "(", "enum", "rid", ")", "(", "ident", "->", "rid_code", ")", ";", "}", "if", "(", "rid_code", "==", "RID_UNSIGNED", "||", "rid_code", "==", "RID_LONG", "||", "rid_code", "==", "RID_SHORT", "||", "rid_code", "==", "RID_SIGNED", "||", "rid_code", "==", "RID_INT", "||", "rid_code", "==", "RID_CHAR", "||", "(", "rid_code", "==", "RID_FLOAT", "&&", "TARGET_VXE", ")", "||", "rid_code", "==", "RID_DOUBLE", ")", "{", "expand_this", "=", "C_CPP_HASHNODE", "(", "__vector_keyword", ")", ";", "do", "tok", "=", "cpp_peek_token", "(", "pfile", ",", "idx", "++", ")", ";", "while", "(", "tok", "->", "type", "==", "CPP_PADDING", ")", ";", "ident", "=", "s390_categorize_keyword", "(", "tok", ")", ";", "if", "(", "ident", "==", "C_CPP_HASHNODE", "(", "__bool_keyword", ")", ")", "expand_bool_p", "=", "true", ";", "else", "{", "do", "tok", "=", "cpp_peek_token", "(", "pfile", ",", "idx", "++", ")", ";", "while", "(", "tok", "->", "type", "==", "CPP_PADDING", ")", ";", "ident", "=", "s390_categorize_keyword", "(", "tok", ")", ";", "if", "(", "ident", "==", "C_CPP_HASHNODE", "(", "__bool_keyword", ")", ")", "expand_bool_p", "=", "true", ";"], "ground_truth": ["}"], "File": "s390-c", "Func": "s390_macro_to_expand", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14684, "Length": 154, "Cover_Rate": 0.37745098039215685, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "DstReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "DstReg", ")", ";", "Register", "Src1Reg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Src2Reg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "Ty", ".", "isVector", "(", ")", ")", "return", "false", ";", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "if", "(", "Ty", "==", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "Ty", "==", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "Ty", "==", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "Opc", "=", "<STR_LIT>", ";", "}", "else", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "File": "AArch64InstructionSelector11", "Func": "selectVectorSHL", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14685, "Length": 140, "Cover_Rate": 0.6194690265486725, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>SelectionDAGInfo", "::", "~", "<ISA_LIT>SelectionDAGInfo", "(", ")", "{"], "ground_truth": ["}"], "File": "AAPSelectionDAGInfo", "Func": "~AAPSelectionDAGInfo", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14686, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "ReturnInst", "*", "Ret", "=", "cast", "<", "ReturnInst", ">", "(", "I", ")", ";", "const", "Function", "&", "F", "=", "*", "I", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "RetRegs", ";", "CallingConv", "::", "ID", "CC", "=", "F", ".", "getCallingConv", "(", ")", ";", "if", "(", "Ret", "->", "getNumOperands", "(", ")", ">", "<NUM_LIT>", ")", "{", "SmallVector", "<", "<STR_LIT>", ",", "<NUM_LIT>", ">", "Outs", ";", "GetReturnInfo", "(", "F", ".", "getReturnType", "(", ")", ",", "F", ".", "getAttributes", "(", ")", ",", "Outs", ",", "TLI", ",", "DL", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ValLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "F", ".", "isVarArg", "(", ")", ",", "*", "FuncInfo", ".", "MF", ",", "ValLocs", ",", "*", "Context", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "RetCC_<ISA_LIT>64_ELF_FIS", ")", ";", "const", "Value", "*", "RV", "=", "Ret", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ValLocs", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "RV", ")", ")", "{", "CCValAssign", "&", "VA", "=", "ValLocs", "[", "<NUM_LIT>", "]", ";", "unsigned", "RetReg", "=", "VA", ".", "getLocReg", "(", ")", ";", "unsigned", "SrcReg", "=", "<ISA_LIT>MaterializeInt", "(", "CI", ",", "<STR_LIT>", ",", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "ZExt", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "RetReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "RetRegs", ".", "push_back", "(", "RetReg", ")", ";", "}", "else", "{", "unsigned", "Reg", "=", "getRegForValue", "(", "RV", ")", ";", "if", "(", "Reg", "==", "<NUM_LIT>", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "ValLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ValLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "RetRegs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "unsigned", "SrcReg", "=", "Reg", "+", "VA", ".", "getValNo", "(", ")", ";", "EVT", "RVEVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "RV", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "RVEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "RVVT", "=", "RVEVT", ".", "getSimpleVT", "(", ")", ";", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "if", "(", "RVVT", "!=", "DestVT", "&&", "RVVT", "!=", "<STR_LIT>", "&&", "RVVT", "!=", "<STR_LIT>", "&&", "RVVT", "!=", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "RVVT", "!=", "DestVT", ")", "{", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "PPCFastISel21", "Func": "SelectRet", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14687, "Length": 414, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Cond", "[", "<NUM_LIT>", "]", ".", "setImm", "(", "<STR_LIT>", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "MipsInstrInfo11", "Func": "ReverseBranchCondition", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14688, "Length": 23, "Cover_Rate": 0.3770491803278688, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "hasV4TOps", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "!", "DisableDeallocRet", ")", "{", "MachineBasicBlock", "::", "iterator", "BeforeJMPR", "=", "MBB", ".", "begin", "(", ")", "==", "MBBI", "?", "MBBI", ":", "std", "::", "prev", "(", "MBBI", ")", ";", "if", "(", "BeforeJMPR", "!=", "MBBI", "&&", "BeforeJMPR", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "MBB", ".", "erase", "(", "MBBI", ")", ";", "return", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI_end", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "MIB", "->", "copyImplicitOps", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "&", "*", "MBBI", ")", ";", "MBB", ".", "erase", "(", "MBBI", ")", ";", "}", "else", "{", "MachineBasicBlock", "::", "iterator", "Term", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";"], "ground_truth": ["MachineBasicBlock", "::", "iterator", "I", "=", "Term", "==", "MBB", ".", "begin", "(", ")", "?", "MBB", ".", "end", "(", ")", ":", "std", "::", "prev", "(", "Term", ")", ";"], "File": "HexagonFrameLowering33", "Func": "emitEpilogue", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14689, "Length": 157, "Cover_Rate": 0.39646464646464646, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "ConstraintID", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "InlineAsm", "::", "Constraint_m", ":", "if", "(", "!", "SelectMem", "(", "Op", ",", "Op0", ")", ")", "return", "true", ";", "OutOps", ".", "push_back", "(", "Op0", ")", ";", "return", "false", ";", "case", "InlineAsm", "::", "Constraint_o", ":", "if", "(", "!", "SelectOff", "(", "Op", ",", "Op0", ",", "Op1", ")", ")", "return", "true", ";"], "ground_truth": ["OutOps", ".", "push_back", "(", "Op0", ")", ";"], "File": "Z80ISelDAGToDAG2", "Func": "SelectInlineAsmMemoryOperand", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14690, "Length": 67, "Cover_Rate": 0.6261682242990654, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Register", "MOReg", "=", "MO", ".", "getReg", "(", ")", ")", "{", "if", "(", "TRI", "->", "regsOverlap", "(", "MOReg", ",", "Reg", ")", ")", "{", "if", "(", "MO", ".", "isUse", "(", ")", ")", "Ref", ".", "Use", "=", "true", ";", "else", "if", "(", "MO", ".", "isDef", "(", ")", ")", "Ref", ".", "Def", "=", "true", ";", "}", "}", "}", "}"], "ground_truth": ["return", "Ref", ";"], "File": "SystemZElimCompare (2)2", "Func": "getRegReferences", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14691, "Length": 60, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>DAGToDAGISel", "(", "<ISA_LIT>TargetMachine", "&", "TM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "SelectionDAGISel", "(", "TM", ",", "OL", ")", "{"], "ground_truth": ["}"], "File": "P2ISelDAGToDAG", "Func": "P2DAGToDAGISel", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14692, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__rv", ".", "__i", "=", "__value", ";", "__builtin_mve_vst4qv8hf", "(", "__addr", ",", "__rv", ".", "__o", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vst4q_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14693, "Length": 16, "Cover_Rate": 0.43243243243243246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PB", ".", "registerPipelineStartEPCallback", "(", "[", "=", "]", "(", "ModulePassManager", "&", "MPM", ",", "PassBuilder", "::", "OptimizationLevel", ")", "{", "FunctionPassManager", "FPM", "(", "DebugPassManager", ")", ";", "FPM", ".", "addPass", "(", "<ISA_LIT>AbstractMemberAccessPass", "(", "this", ")", ")", ";", "FPM", ".", "addPass", "(", "<ISA_LIT>PreserveDITypePass", "(", ")", ")", ";", "MPM", ".", "addPass", "(", "createModuleToFunctionPassAdaptor", "(", "std", "::", "move", "(", "FPM", ")", ")", ")", ";", "}", ")", ";", "PB", ".", "registerPeepholeEPCallback", "(", "[", "=", "]", "(", "FunctionPassManager", "&", "FPM", ",", "PassBuilder", "::", "OptimizationLevel", "Level", ")", "{"], "ground_truth": ["FPM", ".", "addPass", "(", "SimplifyCFGPass", "(", "SimplifyCFGOptions", "(", ")", ".", "hoistCommonInsts", "(", "true", ")", ")", ")", ";"], "File": "BPFTargetMachine1", "Func": "registerPassBuilderCallbacks", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14694, "Length": 95, "Cover_Rate": 0.8482142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::"], "ground_truth": ["emitFunctionEnd", "(", "MachineFunction", "&", "MF", ")", "{"], "File": "XCoreAsmPrinter14", "Func": "emitFunctionEnd", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14695, "Length": 10, "Cover_Rate": 0.5263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DigitalebTargetMachine", "::", "DigitalebTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "DigitalTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "false", ")", "{"], "ground_truth": ["}"], "File": "DigitalTargetMachine", "Func": "DigitalebTargetMachine", "Target": "Digital", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14696, "Length": 66, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Out", "=", "MRI", "->", "createVirtualRegister", "(", "QPR", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "QPR", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "Out", ")", ".", "addReg", "(", "Reg", ")", ".", "addImm", "(", "Lane", ")", ")", ";"], "ground_truth": ["return", "Out", ";"], "File": "A15SDOptimizer (2)", "Func": "createDupLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14697, "Length": 54, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Entry", "->", "addLiveIn", "(", "*", "I", ")", ";", "BuildMI", "(", "*", "Entry", ",", "MBBI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "NewVR", ")", ".", "addReg", "(", "*", "I", ")", ";", "for", "(", "auto", "*", "Exit", ":", "Exits", ")", "BuildMI", "(", "*", "Exit", ",", "Exit", "->", "getFirstTerminator", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "*", "I", ")", ".", "addReg", "(", "NewVR", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "insertCopiesSplitCSR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14698, "Length": 79, "Cover_Rate": 0.3147410358565737, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "PIC_", ")", "{", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ")", ";", "<ISA_LIT>TargetObjectFile", "&", "TLOF", "=", "(", "<ISA_LIT>TargetObjectFile", "&", ")", "getObjFileLowering", "(", ")", ";", "if", "(", "TLOF", ".", "IsGlobalInSmallSection", "(", "GV", ",", "getTargetMachine", "(", ")", ")", ")", "{", "SDValue", "GA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "GPRelNode", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "&", "GA", ",", "<NUM_LIT>", ")", ";", "SDValue", "GOT", "=", "DAG", ".", "getGLOBAL_OFFSET_TABLE", "(", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "GOT", ",", "GPRelNode", ")", ";", "}", "SDValue", "GA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "HiPart", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "&", "GA", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "GA", ")", ";"], "File": "MipsISelLowering36", "Func": "LowerGlobalAddress", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14699, "Length": 168, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "reportParseError", "(", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "getTargetStreamer", "(", ")", ".", "emitDirectiveInsn", "(", ")", ";", "getParser", "(", ")", ".", "Lex", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "MipsAsmParser (2)4", "Func": "parseInsnDirective", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14700, "Length": 28, "Cover_Rate": 0.56, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>BaseRegisterInfo", "::", "canSimplifyCallFramePseudos", "(", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["return", "hasReservedCallFrame", "(", "MF", ")", "||", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ";"], "File": "ARMBaseRegisterInfo12", "Func": "canSimplifyCallFramePseudos", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14701, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>LETargetMachine", "::", "<ISA_LIT>LETargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "<ISA_LIT>BaseTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine14", "Func": "ARMLETargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14702, "Length": 66, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Visited", ".", "insert", "(", "*", "PB", ")", ".", "second", ")", "continue", ";", "if", "(", "*", "PB", "==", "BB", ")", "continue", ";", "for", "(", "MachineBasicBlock", "::", "reverse_instr_iterator", "I", "=", "(", "*", "PB", ")", "->", "instr_rbegin", "(", ")", ",", "E", "=", "(", "*", "PB", ")", "->", "instr_rend", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "int", "Opc", "=", "I", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "LOOPi", "||", "Opc", "==", "LOOPr", ")", "return", "&", "*", "I", ";", "if", "(", "Opc", "==", "EndLoopOp", ")", "return", "<NUM_LIT>", ";", "}", "MachineInstr", "*", "loop", "=", "findLoopInstr", "(", "*", "PB", ",", "EndLoopOp", ",", "Visited", ")", ";", "if", "(", "loop", ")", "return", "loop", ";", "}", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "HexagonInstrInfo", "Func": "findLoopInstr", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14703, "Length": 119, "Cover_Rate": 0.5560747663551402, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "printAddrMode3OffsetOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "Op", ")", "{", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "<NUM_LIT>", ")", ";", "if", "(", "MO1", ".", "getReg", "(", ")", ")", "{", "O", "<<", "(", "char", ")", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", "<<", "TRI", "->", "getAsmName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "return", ";", "}"], "ground_truth": ["unsigned", "ImmOffs", "=", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", ";"], "File": "ARMAsmPrinter20", "Func": "printAddrMode3OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14704, "Length": 89, "Cover_Rate": 0.7355371900826446, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask16", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_cmpeq_ps_mask", "(", "__m512", "__X", ",", "__m512", "__Y", ")", "{", "return", "(", "__mmask16", ")", "__builtin_ia32_cmpps512_mask", "(", "(", "__v16sf", ")", "__X", ",", "(", "__v16sf", ")", "__Y", ",", "_CMP_EQ_OQ", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_cmpeq_ps_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14705, "Length": 50, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Start", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "TPNumElements", "=", "Start", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "StartInsertPt", "=", "Start", ";", "StartInsertBB", "=", "Start", "->", "getParent", "(", ")", ";", "}", "else", "{", "TPNumElements", "=", "VCTP", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MCRegister", "NumElements", "=", "TPNumElements", ".", "getReg", "(", ")", ".", "asMCReg", "(", ")", ";", "if", "(", "RDA", ".", "hasLocalDefBefore", "(", "VCTP", ",", "NumElements", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "StartInsertPt", "!=", "StartInsertBB", "->", "end", "(", ")", "&&", "!", "RDA", ".", "isReachingDefLiveOut", "(", "&", "*", "StartInsertPt", ",", "NumElements", ")", ")", "{", "if", "(", "auto", "*", "ElemDef", "=", "RDA", ".", "getLocalLiveOutMIDef", "(", "StartInsertBB", ",", "NumElements", ")", ")", "{", "if", "(", "RDA", ".", "isSafeToMoveForwards", "(", "ElemDef", ",", "&", "*", "StartInsertPt", ")", ")", "{", "ElemDef", "->", "removeFromParent", "(", ")", ";", "StartInsertBB", "->", "insert", "(", "StartInsertPt", ",", "ElemDef", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "ElemDef", ")", ";", "}", "else", "if", "(", "RDA", ".", "isSafeToMoveBackwards", "(", "&", "*", "StartInsertPt", ",", "ElemDef", ")", ")", "{", "StartInsertPt", "->", "removeFromParent", "(", ")", ";", "StartInsertBB", "->", "insertAfter", "(", "MachineBasicBlock", "::", "iterator", "(", "ElemDef", ")", ",", "&", "*", "StartInsertPt", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "ElemDef", ")", ";", "}", "else", "{", "MachineOperand", "Operand", "=", "ElemDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "isMovRegOpcode", "(", "ElemDef", "->", "getOpcode", "(", ")", ")", "&&", "RDA", ".", "getUniqueReachingMIDef", "(", "ElemDef", ",", "Operand", ".", "getReg", "(", ")", ".", "asMCReg", "(", ")", ")", "==", "RDA", ".", "getUniqueReachingMIDef", "(", "&", "*", "StartInsertPt", ",", "Operand", ".", "getReg", "(", ")", ".", "asMCReg", "(", ")", ")", ")", "{", "TPNumElements", "=", "Operand", ";", "NumElements", "=", "TPNumElements", ".", "getReg", "(", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "}", "}", "}", "auto", "CannotProvideElements", "=", "[", "this", "]", "(", "MachineBasicBlock", "*", "MBB", ",", "MCRegister", "NumElements", ")", "{", "if", "(", "MBB", "->", "empty", "(", ")", ")", "return", "false", ";", "if", "(", "RDA", ".", "hasLocalDefBefore", "(", "&", "MBB", "->", "back", "(", ")", ",", "NumElements", ")", ")", "return", "true", ";", "if", "(", "MBB", "->", "pred_size", "(", ")", ">", "<NUM_LIT>", ")", "return", "true", ";", "return", "false", ";", "}", ";", "MachineBasicBlock", "*", "MBB", "=", "Preheader", ";", "while", "(", "MBB", "&&", "MBB", "!=", "StartInsertBB", ")", "{"], "ground_truth": ["if", "(", "CannotProvideElements", "(", "MBB", ",", "NumElements", ")", ")", "{"], "File": "ARMLowOverheadLoops27", "Func": "ValidateTailPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14706, "Length": 394, "Cover_Rate": 0.36179981634527086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Reg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "return", "false", ";", "if", "(", "!", "isLaneMaskReg", "(", "Reg", ")", ")", "return", "false", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "!", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "return", "false", ";", "int64_t", "Imm", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "Imm", "==", "<NUM_LIT>", ")", "{", "Val", "=", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SILowerI1Copies21", "Func": "isConstantLaneMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14707, "Length": 97, "Cover_Rate": 0.5808383233532934, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_dpbusds_epi32", "(", "__m128i", "__A", ",", "__m128i", "__B", ",", "__m128i", "__C", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_vpdpbusds_v4si", "(", "(", "__v4si", ")", "__A", ",", "(", "__v4si", ")", "__B", ",", "(", "__v4si", ")", "__C", ")", ";"], "File": "avx512vnnivlintrin", "Func": "_mm_dpbusds_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14708, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_pabsq512_mask", "(", "(", "__v8di", ")", "__A", ",", "(", "__v8di", ")", "_mm512_undefined_epi32", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_abs_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14709, "Length": 26, "Cover_Rate": 0.5909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "unsigned", "CalleeSavedRegsIntr", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ";", "static", "const", "unsigned", "CalleeSavedRegsIntrFP", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ";", "if", "(", "TFI", "->", "hasFP", "(", "*", "MF", ")", ")", "return", "(", "F", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "<ISA_LIT>_INTR", "?", "CalleeSavedRegsIntrFP", ":", "CalleeSavedRegsFP", ")", ";"], "ground_truth": ["else", "return", "(", "F", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "<ISA_LIT>_INTR", "?", "CalleeSavedRegsIntr", ":", "CalleeSavedRegs", ")", ";"], "File": "MSP430RegisterInfo17", "Func": "getCalleeSavedRegs", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14710, "Length": 113, "Cover_Rate": 0.40070921985815605, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isThumb1", ")", "return", "false", ";", "const", "MachineOperand", "&", "BaseOP", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Base", "=", "BaseOP", ".", "getReg", "(", ")", ";", "bool", "BaseKill", "=", "BaseOP", ".", "isKill", "(", ")", ";", "unsigned", "PredReg", "=", "<NUM_LIT>", ";", "<STR_LIT>", "Pred", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", "==", "Base", ")", "return", "false", ";", "int", "Bytes", "=", "getLSMultipleTransferSize", "(", "MI", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "(", "MI", ")", ";", "int", "Offset", ";", "MachineBasicBlock", "::", "iterator", "MergeInstr", "=", "findIncDecBefore", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "<STR_LIT>", "Mode", "=", "getLoadStoreMultipleSubMode", "(", "Opcode", ")", ";", "if", "(", "Mode", "==", "<STR_LIT>", "&&", "Offset", "==", "-", "Bytes", ")", "{", "Mode", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "Mode", "==", "<STR_LIT>", "&&", "Offset", "==", "-", "Bytes", ")", "{", "Mode", "=", "<STR_LIT>", ";", "}", "else", "{", "MergeInstr", "=", "findIncDecAfter", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "if", "(", "(", "(", "Mode", "!=", "<STR_LIT>", "&&", "Mode", "!=", "<STR_LIT>", ")", "||", "Offset", "!=", "Bytes", ")", "&&", "(", "(", "Mode", "!=", "<STR_LIT>", "&&", "Mode", "!=", "<STR_LIT>", ")", "||", "Offset", "!=", "-", "Bytes", ")", ")", "return", "false", ";", "}", "MBB", ".", "erase", "(", "MergeInstr", ")", ";", "unsigned", "NewOpc", "=", "getUpdatingLSMultipleOpcode", "(", "Opcode", ",", "Mode", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Base", ",", "getDefRegState", "(", "true", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "for", "(", "unsigned", "OpNum", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "OpNum", "!=", "e", ";", "++", "OpNum", ")", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ")", ";", "MIB", "->", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";", "MBB", ".", "erase", "(", "MBBI", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer (2)1", "Func": "MergeBaseUpdateLSMultiple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14711, "Length": 385, "Cover_Rate": 0.927710843373494, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Alignment", ">=", "Size", ")", "return", "true", ";", "}", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "{", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "int64_t", "RHSC", "=", "(", "int64_t", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "unsigned", "Scale", "=", "Log2_32", "(", "Size", ")", ";", "if", "(", "(", "RHSC", "&", "(", "Size", "-", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", "&&", "RHSC", ">=", "<NUM_LIT>", "&&", "RHSC", "<", "(", "<NUM_LIT>", "<<", "Scale", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", "DL", ")", ")", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ">>", "Scale", ",", "dl", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AArch64ISelDAGToDAG12", "Func": "SelectAddrModeIndexed", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14712, "Length": 157, "Cover_Rate": 0.36682242990654207, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "NumMove", "<=", "<NUM_LIT>", ")", "Ops", ".", "pop_back", "(", ")", ";", "else", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "MemOps", ";", "SmallSet", "<", "unsigned", ",", "<NUM_LIT>", ">", "MemRegs", ";", "for", "(", "int", "i", "=", "NumMove", "-", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "--", "i", ")", "{", "MemOps", ".", "insert", "(", "Ops", "[", "i", "]", ")", ";", "MemRegs", ".", "insert", "(", "Ops", "[", "i", "]", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "}", "bool", "DoMove", "=", "(", "LastLoc", "-", "FirstLoc", ")", "<=", "NumMove", "*", "<NUM_LIT>", ";", "if", "(", "DoMove", ")", "DoMove", "=", "IsSafeAndProfitableToMove", "(", "isLd", ",", "Base", ",", "FirstOp", ",", "LastOp", ",", "MemOps", ",", "MemRegs", ",", "TRI", ")", ";", "if", "(", "!", "DoMove", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumMove", ";", "++", "i", ")", "Ops", ".", "pop_back", "(", ")", ";", "}", "else", "{", "MachineBasicBlock", "::", "iterator", "InsertPos", "=", "isLd", "?", "FirstOp", ":", "LastOp", ";", "while", "(", "InsertPos", "!=", "MBB", "->", "end", "(", ")", "&&", "(", "MemOps", ".", "count", "(", "InsertPos", ")", "||", "InsertPos", "->", "isDebugValue", "(", ")", ")", ")", "++", "InsertPos", ";", "MachineInstr", "*", "Op0", "=", "Ops", ".", "back", "(", ")", ";", "MachineInstr", "*", "Op1", "=", "Ops", "[", "Ops", ".", "size", "(", ")", "-", "<NUM_LIT>", "]", ";", "unsigned", "EvenReg", "=", "<NUM_LIT>", ",", "OddReg", "=", "<NUM_LIT>", ";", "unsigned", "BaseReg", "=", "<NUM_LIT>", ",", "PredReg", "=", "<NUM_LIT>", ";", "<STR_LIT>", "Pred", "=", "<STR_LIT>", ";", "bool", "isT2", "=", "false", ";", "unsigned", "NewOpc", "=", "<NUM_LIT>", ";", "int", "Offset", "=", "<NUM_LIT>", ";", "DebugLoc", "dl", ";", "if", "(", "NumMove", "==", "<NUM_LIT>", "&&", "CanFormLdStDWord", "(", "Op0", ",", "Op1", ",", "dl", ",", "NewOpc", ",", "EvenReg", ",", "OddReg", ",", "BaseReg", ",", "Offset", ",", "PredReg", ",", "Pred", ",", "isT2", ")", ")", "{", "Ops", ".", "pop_back", "(", ")", ";", "Ops", ".", "pop_back", "(", ")", ";"], "ground_truth": ["const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "NewOpc", ")", ";"], "File": "ARMLoadStoreOptimizer31", "Func": "RescheduleOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14713, "Length": 305, "Cover_Rate": 0.3207150368033649, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Splat", "=", "getT2SOImmValSplatVal", "(", "Arg", ")", ";", "if", "(", "Splat", "!=", "-", "<NUM_LIT>", ")", "return", "Splat", ";", "int", "Rot", "=", "getT2SOImmValRotateVal", "(", "Arg", ")", ";"], "ground_truth": ["if", "(", "Rot", "!=", "-", "<NUM_LIT>", ")", "return", "Rot", ";"], "File": "ARMAddressingModes", "Func": "getT2SOImmVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14714, "Length": 36, "Cover_Rate": 0.72, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetMachine", "::", "addPreRegAlloc", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{"], "ground_truth": ["return", "false", ";"], "File": "X86TargetMachine118", "Func": "addPreRegAlloc", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14715, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerINTRIN<ISA_LIT>C_WO_CHAIN", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "unsigned", "IntrinsicID", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "switch", "(", "IntrinsicID", ")", "{", "default", ":", "return", "Op", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "AMDGPUISelLowering66", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14716, "Length": 95, "Cover_Rate": 0.6737588652482269, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "parseBranchModifiers", "(", "Operands", ")", "!=", "MatchOperand_Success", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "}", "}", "if", "(", "parseOperand", "(", "Operands", ",", "Name", ")", "!=", "MatchOperand_Success", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "}", "while", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", "||", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Plus", ")", ")", "{", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Plus", ")", ")", "{", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "parseOperand", "(", "Operands", ",", "Name", ")", "!=", "MatchOperand_Success", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "}", "}", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SparcAsmParser30", "Func": "ParseInstruction", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14717, "Length": 221, "Cover_Rate": 0.7222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg0", "=", "MRI", ".", "getSubReg", "(", "Reg", ",", "<STR_LIT>", ")", ";", "unsigned", "Reg1", "=", "MRI", ".", "getSubReg", "(", "Reg", ",", "<STR_LIT>", ")", ";", "O", "<<", "<STR_LIT>", ";", "printRegName", "(", "O", ",", "Reg0", ")", ";", "O", "<<", "<STR_LIT>", ";", "printRegName", "(", "O", ",", "Reg1", ")", ";"], "ground_truth": ["O", "<<", "<STR_LIT>", ";"], "File": "ARMInstPrinter1", "Func": "printVectorListTwoSpaced", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14718, "Length": 50, "Cover_Rate": 0.5434782608695652, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>DAGToDAGISel", "(", "TM", ",", "OptLevel", ")", ";"], "ground_truth": ["}"], "File": "TPCISelDAGToDAG", "Func": "createTPCISelDag", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14719, "Length": 10, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "NegSize", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "PtrVT", ")", ",", "Size", ")", ";", "SDValue", "FPSIdx", "=", "getFramePointerFrameIndex", "(", "DAG", ")", ";"], "ground_truth": ["SDValue", "Ops", "[", "<NUM_LIT>", "]", "=", "{", "Chain", ",", "NegSize", ",", "FPSIdx", "}", ";"], "File": "PPCISelLowering107", "Func": "LowerDYNAMIC_STACKALLOC", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14720, "Length": 47, "Cover_Rate": 0.33098591549295775, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "unsigned", "FixupKind", "=", "Fixup", ".", "getKind", "(", ")", ";", "switch", "(", "FixupKind", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "MipsAsmBackend37", "Func": "shouldForceRelocation", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14721, "Length": 83, "Cover_Rate": 0.3672566371681416, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "void", "gt_pch_nx", "(", "function_instance", "*", ",", "gt_pointer_operator", ",", "void", "*", ")", "{"], "ground_truth": ["}"], "File": "riscv-vector-builtins", "Func": "gt_pch_nx", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14722, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "unsigned", ")", "(", "imm", "&", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "WDC65816", "Func": "LO10", "Target": "WDC65816", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14723, "Length": 11, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "{", "return", "&", "DL", ";"], "ground_truth": ["}"], "File": "TOYTargetMachine", "Func": "getDataLayout", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14724, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>CCState", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "isVarArg", ",", "MachineFunction", "&", "MF", ",", "SmallVectorImpl", "<", "CCValAssign", ">", "&", "locs", ",", "LLVMContext", "&", "C", ")", ":", "CCState", "(", "CC", ",", "isVarArg", ",", "MF", ",", "locs", ",", "C", ")", "{"], "ground_truth": ["}"], "File": "MipsISelLowering127", "Func": "MipsCCState", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14725, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "loopMBB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "loopMBB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "loopMBB", "->", "normalizeSuccProbs", "(", ")", ";", "BuildMI", "(", "loopMBB", ",", "DL", ",", "TII", "->", "get", "(", "LL", ")", ",", "OldVal", ")", ".", "addReg", "(", "Ptr", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "if", "(", "IsNand", ")", "{", "BuildMI", "(", "loopMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "BinOpRes", ")", ".", "addReg", "(", "OldVal", ")", ".", "addReg", "(", "Incr", ")", ";", "BuildMI", "(", "loopMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "BinOpRes", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "BinOpRes", ")", ";", "BuildMI", "(", "loopMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "BinOpRes", ")", ".", "addReg", "(", "BinOpRes", ")", ".", "addReg", "(", "Mask", ")", ";", "}", "else", "if", "(", "!", "IsSwap", ")", "{", "BuildMI", "(", "loopMBB", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "BinOpRes", ")", ".", "addReg", "(", "OldVal", ")", ".", "addReg", "(", "Incr", ")", ";", "BuildMI", "(", "loopMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "BinOpRes", ")", ".", "addReg", "(", "BinOpRes", ")", ".", "addReg", "(", "Mask", ")", ";", "}", "else", "{", "BuildMI", "(", "loopMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "BinOpRes", ")", ".", "addReg", "(", "Incr", ")", ".", "addReg", "(", "Mask", ")", ";", "}", "BuildMI", "(", "loopMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "StoreVal", ")", ".", "addReg", "(", "OldVal", ")", ".", "addReg", "(", "Mask2", ")", ";", "BuildMI", "(", "loopMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "StoreVal", ")", ".", "addReg", "(", "StoreVal", ")", ".", "addReg", "(", "BinOpRes", ")", ";", "BuildMI", "(", "loopMBB", ",", "DL", ",", "TII", "->", "get", "(", "SC", ")", ",", "StoreVal", ")", ".", "addReg", "(", "StoreVal", ")", ".", "addReg", "(", "Ptr", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "loopMBB", ",", "DL", ",", "TII", "->", "get", "(", "BEQ", ")", ")", ".", "addReg", "(", "StoreVal", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addMBB", "(", "loopMBB", ")", ";", "sinkMBB", "->", "addSuccessor", "(", "exitMBB", ",", "BranchProbability", "::", "getOne", "(", ")", ")", ";", "BuildMI", "(", "sinkMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Dest", ")", ".", "addReg", "(", "OldVal", ")", ".", "addReg", "(", "Mask", ")", ";", "BuildMI", "(", "sinkMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Dest", ")", ".", "addReg", "(", "Dest", ")", ".", "addReg", "(", "ShiftAmnt", ")", ";", "if", "(", "STI", "->", "has<ISA_LIT>32r2", "(", ")", ")", "{", "BuildMI", "(", "sinkMBB", ",", "DL", ",", "TII", "->", "get", "(", "SEOp", ")", ",", "Dest", ")", ".", "addReg", "(", "Dest", ")", ";", "}", "else", "{", "const", "unsigned", "ShiftImm", "=", "SEOp", "==", "<STR_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["BuildMI", "(", "sinkMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Dest", ")", ".", "addReg", "(", "Dest", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "ShiftImm", ")", ";"], "File": "MipsExpandPseudo16", "Func": "expandAtomicBinOpSubword", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14726, "Length": 471, "Cover_Rate": 0.37983870967741934, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "SQ_MESSAGE", ",", "Inst", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "int", "Imm", "=", "TII", "->", "getNamedOperand", "(", "Inst", ",", "<STR_LIT>", "::", "tgt", ")", "->", "getImm", "(", ")", ";", "if", "(", "Imm", ">=", "<NUM_LIT>", "&&", "Imm", "<=", "<NUM_LIT>", ")", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "EXP_PARAM_ACCESS", ",", "Inst", ")", ";", "else", "if", "(", "Imm", ">=", "<NUM_LIT>", "&&", "Imm", "<=", "<NUM_LIT>", ")", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "EXP_POS_ACCESS", ",", "Inst", ")", ";", "else", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "EXP_GPR_LOCK", ",", "Inst", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "SMEM_ACCESS", ",", "Inst", ")", ";", "break", ";", "default", ":", "break", ";", "}", "}"], "ground_truth": ["}"], "File": "SIInsertWaitcnts27", "Func": "updateEventWaitcntAfter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14727, "Length": 160, "Cover_Rate": 0.3187250996015936, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "Op", "->", "IsRV64", "=", "IsRV64", ";", "return", "Op", ";"], "ground_truth": ["}"], "File": "RISCVAsmParser (2)", "Func": "createImm", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14728, "Length": 22, "Cover_Rate": 0.3188405797101449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isNEONi16ByteReplicate", "(", ")", "const", "{"], "ground_truth": ["return", "isNEONByteReplicate", "(", "<NUM_LIT>", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isNEONi16ByteReplicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14729, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "cum", "->", "nbytes", ">", "<NUM_LIT>", "*", "UNITS_PER_WORD", ")", "return", "<NUM_LIT>", ";", "if", "(", "type", "==", "NULL_TREE", "&&", "cum", "->", "nbytes", "+", "size", ">", "<NUM_LIT>", "*", "UNITS_PER_WORD", ")", "return", "<NUM_LIT>", ";", "switch", "(", "cum", "->", "nbytes", "/", "UNITS_PER_WORD", ")", "{", "case", "<NUM_LIT>", ":", "result", "=", "gen_rtx_REG", "(", "mode", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "result", "=", "gen_rtx_REG", "(", "mode", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "result", "=", "gen_rtx_REG", "(", "mode", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "result", "=", "gen_rtx_REG", "(", "mode", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["break", ";"], "File": "v8503", "Func": "function_arg", "Target": "v850", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14730, "Length": 97, "Cover_Rate": 0.4511627906976744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmull_n_s32", "(", "int32x2_t", "__a", ",", "int32_t", "__b", ")", "{", "return", "(", "int64x2_t", ")", "__builtin_neon_vmulls_nv2si", "(", "__a", ",", "(", "__builtin_neon_si", ")", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vmull_n_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14731, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "TargetOpcode", "::", "G_FDIV", ":", "case", "TargetOpcode", "::", "G_FCONSTANT", ":", "case", "TargetOpcode", "::", "G_FPEXT", ":", "case", "TargetOpcode", "::", "G_FPTRUNC", ":", "return", "true", ";"], "ground_truth": ["}"], "File": "AArch64RegisterBankInfo1", "Func": "isPreISelGenericFloatingPointOpcode", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14732, "Length": 24, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicCmpSwapPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicCmpSwapPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicCmpSwap", "(", "MI", ",", "BB", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicCmpSwap", "(", "MI", ",", "BB", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "MipsISelLowering107", "Func": "EmitInstrWithCustomInserter", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14733, "Length": 398, "Cover_Rate": 0.3779677113010446, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "(", "Value", ">=", "<NUM_LIT>", "&&", "Value", "<", "<NUM_LIT>", ")", "||", "(", "Value", ">=", "<NUM_LIT>", "&&", "Value", "<=", "<NUM_LIT>", ")", ";"], "File": "ARMAsmParser122", "Func": "isNEONi16splat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14734, "Length": 30, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "pat", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "pat", ")", "==", "COND_EXEC", ")", "pat", "=", "COND_EXEC_CODE", "(", "pat", ")", ";", "if", "(", "GET_CODE", "(", "pat", ")", "!=", "SET", ")", "return", "-", "<NUM_LIT>", ";", "reg", "=", "SET_DEST", "(", "pat", ")", ";", "if", "(", "!", "REG_P", "(", "reg", ")", ")", "return", "-", "<NUM_LIT>", ";", "mem", "=", "SET_SRC", "(", "pat", ")", ";"], "ground_truth": ["if", "(", "GET_CODE", "(", "mem", ")", "==", "ZERO_EXTEND", ")", "mem", "=", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ";"], "File": "ia64", "Func": "get_insn_spec_code", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14735, "Length": 80, "Cover_Rate": 0.7843137254901961, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isImm7", "(", ")", "const", "{"], "ground_truth": ["return", "isImmediate", "<", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "isImm7", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14736, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TII", "->", "hasModifiersSet", "(", "Inst", ",", "<STR_LIT>", "::", "gds", ")", ")", "{", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "GDS_ACCESS", ",", "Inst", ")", ";", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "GDS_GPR_LOCK", ",", "Inst", ")", ";", "}", "else", "{", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "LDS_ACCESS", ",", "Inst", ")", ";", "}", "}", "else", "if", "(", "TII", "->", "isFLAT", "(", "Inst", ")", ")", "{", "assert", "(", "Inst", ".", "mayLoad", "(", ")", "||", "Inst", ".", "mayStore", "(", ")", ")", ";", "if", "(", "TII", "->", "usesVM_CNT", "(", "Inst", ")", ")", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMEM_ACCESS", ",", "Inst", ")", ";", "if", "(", "TII", "->", "usesLGKM_CNT", "(", "Inst", ")", ")", "{", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "LDS_ACCESS", ",", "Inst", ")", ";", "if", "(", "mayAccessLDSThroughFlat", "(", "Inst", ")", ")", "ScoreBrackets", "->", "setPendingFlat", "(", ")", ";", "}", "}", "else", "if", "(", "<ISA_LIT>InstrInfo", "::", "isVMEM", "(", "Inst", ")", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "{", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMEM_ACCESS", ",", "Inst", ")", ";", "if", "(", "ST", "->", "vmemWriteNeedsExpWaitcnt", "(", ")", "&&", "(", "Inst", ".", "mayStore", "(", ")", "||", "<STR_LIT>", "(", "Inst", ".", "getOpcode", "(", ")", ")", "!=", "-", "<NUM_LIT>", ")", ")", "{", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMW_GPR_LOCK", ",", "Inst", ")", ";", "}", "}", "else", "if", "(", "TII", "->", "isSMRD", "(", "Inst", ")", ")", "{", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "SMEM_ACCESS", ",", "Inst", ")", ";", "}", "else", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "SQ_MESSAGE", ",", "Inst", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "int", "Imm", "=", "TII", "->", "getNamedOperand", "(", "Inst", ",", "<STR_LIT>", "::", "tgt", ")", "->", "getImm", "(", ")", ";", "if", "(", "Imm", ">=", "<NUM_LIT>", "&&", "Imm", "<=", "<NUM_LIT>", ")", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "EXP_PARAM_ACCESS", ",", "Inst", ")", ";", "else", "if", "(", "Imm", ">=", "<NUM_LIT>", "&&", "Imm", "<=", "<NUM_LIT>", ")", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "EXP_POS_ACCESS", ",", "Inst", ")", ";", "else", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "EXP_GPR_LOCK", ",", "Inst", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "SMEM_ACCESS", ",", "Inst", ")", ";", "break", ";", "default", ":", "break", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts12", "Func": "updateEventWaitcntAfter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14737, "Length": 434, "Cover_Rate": 0.8839103869653768, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<ISA_LIT>Insts", "[", "Opcode", "]", ".", "Name", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "OpcodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14738, "Length": 9, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "SrcVT", ",", "DestVT", ";", "SrcVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "Op", "->", "getType", "(", ")", ",", "true", ")", ";", "DestVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "I", "->", "getType", "(", ")", ",", "true", ")", ";"], "ground_truth": ["if", "(", "SrcVT", "!=", "<STR_LIT>", "&&", "SrcVT", "!=", "<STR_LIT>", "&&", "SrcVT", "!=", "<STR_LIT>", ")", "return", "false", ";"], "File": "ARMFastISel (2)2", "Func": "SelectTrunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14739, "Length": 56, "Cover_Rate": 0.417910447761194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "E_DImode", ":", "case", "E_SFmode", ":", "case", "E_DFmode", ":", "break", ";", "default", ":", "warning_at", "(", "DECL_SOURCE_LOCATION", "(", "node", "->", "decl", ")", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "ret_type", ")", ";", "return", "<NUM_LIT>", ";", "}", "tree", "t", ";", "int", "i", ";", "for", "(", "t", "=", "DECL_ARGUMENTS", "(", "node", "->", "decl", ")", ",", "i", "=", "<NUM_LIT>", ";", "t", ";", "t", "=", "DECL_CHAIN", "(", "t", ")", ",", "i", "++", ")", "switch", "(", "TYPE_MODE", "(", "TREE_TYPE", "(", "t", ")", ")", ")", "{", "case", "E_QImode", ":", "case", "E_HImode", ":", "case", "E_SImode", ":", "case", "E_DImode", ":", "case", "E_SFmode", ":", "case", "E_DFmode", ":", "break", ";", "default", ":", "warning_at", "(", "DECL_SOURCE_LOCATION", "(", "node", "->", "decl", ")", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "TREE_TYPE", "(", "t", ")", ")", ";", "return", "<NUM_LIT>", ";", "}", "if", "(", "!", "TREE_PUBLIC", "(", "node", "->", "decl", ")", ")", "{", "if", "(", "TARGET_AVX512F", ")", "clonei", "->", "vecsize_mangle", "=", "'e'", ";", "else", "if", "(", "TARGET_AVX2", ")", "clonei", "->", "vecsize_mangle", "=", "'d'", ";", "else", "if", "(", "TARGET_AVX", ")", "clonei", "->", "vecsize_mangle", "=", "'c'", ";", "else", "clonei", "->", "vecsize_mangle", "=", "'b'", ";", "ret", "=", "<NUM_LIT>", ";", "}", "else", "{", "clonei", "->", "vecsize_mangle", "=", "<STR_LIT>", "[", "num", "]", ";", "ret", "=", "<NUM_LIT>", ";", "}"], "ground_truth": ["clonei", "->", "mask_mode", "=", "VOIDmode", ";"], "File": "i3867", "Func": "ix86_simd_clone_compute_vecsize_and_simdlen", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14740, "Length": 199, "Cover_Rate": 0.3454861111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "!", "BytesAdded", "&&", "<STR_LIT>", ")", ";", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MBB", ".", "getParent", "(", ")", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "int", "BOpc", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", "?", "<STR_LIT>", ":", "(", "AFI", "->", "isThumb2Function", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "int", "BccOpc", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", "?", "<STR_LIT>", ":", "(", "AFI", "->", "isThumb2Function", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "bool", "isThumb", "=", "AFI", "->", "isThumbFunction", "(", ")", "||", "AFI", "->", "isThumb2Function", "(", ")", ";", "assert", "(", "TBB", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", "||", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", "||", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "FBB", ")", "{", "if", "(", "Cond", ".", "empty", "(", ")", ")", "{", "if", "(", "isThumb", ")", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["else", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ";"], "File": "ARMBaseInstrInfo70", "Func": "insertBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14741, "Length": 190, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>MCCodeEmitter", "::", "getRegBinaryCode", "(", "unsigned", "reg", ")", "const", "{", "switch", "(", "reg", ")", "{"], "ground_truth": ["case", "AMDGPU", "::", "M0", ":", "return", "<NUM_LIT>", ";"], "File": "SIMCCodeEmitter31", "Func": "getRegBinaryCode", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14742, "Length": 23, "Cover_Rate": 0.45098039215686275, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>TextureIntrinsicsReplacer", "(", ")", ";"], "ground_truth": ["}"], "File": "R600TextureIntrinsicsReplacer1", "Func": "createR600TextureIntrinsicsReplacer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14743, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "OPT_m33", ":", "c4x_cpu_version", "=", "<NUM_LIT>", ";", "return", "true", ";", "case", "OPT_m40", ":", "c4x_cpu_version", "=", "<NUM_LIT>", ";", "return", "true", ";", "case", "OPT_m44", ":", "c4x_cpu_version", "=", "<NUM_LIT>", ";", "return", "true", ";", "case", "OPT_mcpu_", ":", "if", "(", "arg", "[", "<NUM_LIT>", "]", "==", "'c'", "||", "arg", "[", "<NUM_LIT>", "]", "==", "'C'", ")", "arg", "++", ";", "value", "=", "atoi", "(", "arg", ")", ";", "switch", "(", "value", ")", "{", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "c4x_cpu_version", "=", "value", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["default", ":"], "File": "c4x1", "Func": "c4x_handle_option", "Target": "c4x", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 14744, "Length": 95, "Cover_Rate": 0.6291390728476821, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "expandAtomicRMW128", "(", "MBB", ",", "MI", ",", "NMBBI", ")", ";", "case", "<STR_LIT>", ":", "return", "expandAtomicCmpSwap128", "(", "MBB", ",", "MI", ",", "NMBBI", ")", ";", "case", "<STR_LIT>", ":", "{", "Register", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "DstHi", "=", "TRI", "->", "getSubReg", "(", "Dst", ",", "<STR_LIT>", ")", ";", "Register", "DstLo", "=", "TRI", "->", "getSubReg", "(", "Dst", ",", "<STR_LIT>", ")", ";", "Register", "Lo", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Hi", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["PairedCopy", "(", "TII", ",", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "DstHi", ",", "DstLo", ",", "Hi", ",", "Lo", ")", ";"], "File": "PPCExpandAtomicPseudoInsts (2)", "Func": "expandMI", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14745, "Length": 119, "Cover_Rate": 0.5804878048780487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "performUnpackCombine", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ")", "{", "assert", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isUndef", "(", ")", ")", "return", "DAG", ".", "getUNDEF", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "AArch64ISelLowering168", "Func": "performUnpackCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14746, "Length": 67, "Cover_Rate": 0.9305555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "getCCAssignFn", "(", "CalleeCC", ")", ")", ";", "if", "(", "CCInfo", ".", "getNextStackOffset", "(", ")", ")", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "SDValue", "Arg", "=", "OutVals", "[", "i", "]", ";", "<STR_LIT>", "Flags", "=", "Outs", "[", "i", "]", ".", "Flags", ";"], "ground_truth": ["if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "Indirect", ")", "return", "false", ";"], "File": "Z80ISelLowering2", "Func": "IsEligibleForTailCallOptimization", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14747, "Length": 119, "Cover_Rate": 0.3606060606060606, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "PPCISelLowering (2)", "Func": "getTargetNodeName", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14748, "Length": 174, "Cover_Rate": 0.34523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printT2SOOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter27", "Func": "printT2SOOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14749, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_add_pi8", "(", "__m64", "__m1", ",", "__m64", "__m2", ")", "{"], "ground_truth": ["return", "(", "__m64", ")", "__builtin_ia32_paddb", "(", "(", "__v8qi", ")", "__m1", ",", "(", "__v8qi", ")", "__m2", ")", ";"], "File": "mmintrin5", "Func": "_mm_add_pi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14750, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "<NUM_LIT>", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ";", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ";"], "ground_truth": ["}"], "File": "MSP430InstrInfo13", "Func": "spillCalleeSavedRegisters", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14751, "Length": 64, "Cover_Rate": 0.3764705882352941, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "return", ";", "}", "unsigned", "Opc", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";"], "File": "M88kInstrInfo", "Func": "copyPhysReg", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14752, "Length": 181, "Cover_Rate": 0.46770025839793283, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "IsChild", "(", "const", "MachineInstr", "&", "MI", ",", "const", "<ISA_LIT>FunctionInfo", "&", "MFI", ")", "{", "if", "(", "MI", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", "return", "false", ";", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImplicit", "(", ")", "||", "!", "MO", ".", "isDef", "(", ")", ")", "return", "false", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "return", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", "&&", "MFI", ".", "isVRegStackified", "(", "Reg", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyCFGStackify30", "Func": "IsChild", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14753, "Length": 90, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "emit<ISA_LIT>RegisterIgnore", "(", "unsigned", "reg", ")", "{"], "ground_truth": ["}"], "File": "SparcTargetStreamer2", "Func": "emitSparcRegisterIgnore", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14754, "Length": 9, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "SelectVOP3OpSel0", "(", "SDValue", "In", ",", "SDValue", "&", "Src", ",", "SDValue", "&", "SrcMods", ",", "SDValue", "&", "Clamp", ")", "const", "{", "SDLoc", "SL", "(", "In", ")", ";", "Clamp", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "SL", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "SelectVOP3OpSel", "(", "In", ",", "Src", ",", "SrcMods", ")", ";"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectVOP3OpSel0", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14755, "Length": 51, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "test_hard_reg_class", "(", "ADDW_REGS", ",", "SET_SRC", "(", "PATTERN", "(", "insn", ")", ")", ")", ")", "{", "if", "(", "l", ")", "*", "l", "=", "<NUM_LIT>", ";", "return", "AS2", "(", "sbiw", ",", "%", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "l", ")", "*", "l", "=", "<NUM_LIT>", ";", "return", "(", "AS2", "(", "cp", ",", "%", "A0", ",", "__zero_reg__", ")", "CR_TAB", "AS2", "(", "cpc", ",", "%", "B0", ",", "__zero_reg__", ")", ")", ";"], "ground_truth": ["}"], "File": "avr3", "Func": "out_tsthi", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14756, "Length": 70, "Cover_Rate": 0.45751633986928103, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MCAssembler", "::", "iterator", "I", "=", "Asm", ".", "begin", "(", ")", ",", "E", "=", "Asm", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Asm", ".", "writeSectionData", "(", "&", "*", "I", ",", "Layout", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmBackend33", "Func": "writeObject", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14757, "Length": 42, "Cover_Rate": 0.7368421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Subtarget", ".", "hasAVX2", "(", ")", "&&", "<STR_LIT>", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "WidenedMask", ";", "if", "(", "canWidenShuffleElements", "(", "Mask", ",", "WidenedMask", ")", ")", "return", "lowerV2X128VectorShuffle", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ";", "if", "(", "SDValue", "Blend", "=", "lowerVectorShuffleAsBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "SDValue", "Broadcast", "=", "lowerVectorShuffleAsBroadcast", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Broadcast", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RepeatedMask", ";", "if", "(", "is128BitLaneRepeatedShuffleMask", "(", "<STR_LIT>", ",", "Mask", ",", "RepeatedMask", ")", ")", "{", "if", "(", "isSingleInputShuffleMask", "(", "Mask", ")", ")", "{", "int", "PSHUFDMask", "[", "]", "=", "{", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "if", "(", "RepeatedMask", "[", "i", "]", ">=", "<NUM_LIT>", ")", "{"], "ground_truth": ["PSHUFDMask", "[", "<NUM_LIT>", "*", "i", "]", "=", "<NUM_LIT>", "*", "RepeatedMask", "[", "i", "]", ";"], "File": "X86ISelLowering24", "Func": "lowerV4I64VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14758, "Length": 181, "Cover_Rate": 0.3562992125984252, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MI", ".", "getOperand", "(", "OpNo", ")", ".", "isImm", "(", ")", ")", ";", "unsigned", "Value", "=", "getMachineOpValue", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpNo", ")", ",", "Fixups", ",", "STI", ")", ";", "Value", "-=", "Offset", ";"], "ground_truth": ["return", "Value", ";"], "File": "MipsMCCodeEmitter (2)", "Func": "getUImmWithOffsetEncoding", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14759, "Length": 40, "Cover_Rate": 0.5882352941176471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "VGPRLimit", "=", "getNumVGPRsAllowed", "(", "STI", ".", "getMaxWavesPerCU", "(", ")", ")", ";", "unsigned", "VSLimit", "=", "SGPRLimit", "+", "VGPRLimit", ";", "for", "(", "regclass_iterator", "I", "=", "regclass_begin", "(", ")", ",", "E", "=", "regclass_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "*", "I", ";", "unsigned", "NumSubRegs", "=", "std", "::", "max", "(", "(", "int", ")", "RC", "->", "getSize", "(", ")", "/", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Limit", ";"], "ground_truth": ["if", "(", "isPseudoRegClass", "(", "RC", ")", ")", "{"], "File": "SIRegisterInfo (2)", "Func": "getRegPressureSetLimit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14760, "Length": 82, "Cover_Rate": 0.38317757009345793, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "RegBits", "=", "getMachineOpValue", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpNo", ")", ",", "Fixups", ")", ";", "unsigned", "InvBit", "=", "getMachineOpValue", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ",", "Fixups", ")", ";"], "ground_truth": ["return", "(", "InvBit", "<<", "<NUM_LIT>", ")", "|", "RegBits", ";"], "File": "PatmosMCCodeEmitter1", "Func": "getPredOperandEncoding", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 14761, "Length": 45, "Cover_Rate": 0.4411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "(", "(", "(", "Sel", ">>", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ",", "(", "(", "(", "(", "Sel", ">>", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "R600EmitClauseMarkers", "Func": "getAccessedBankLine", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14762, "Length": 44, "Cover_Rate": 0.7457627118644068, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FastISel", "::", "SelectFPExt", "(", "const", "Instruction", "*", "I", ")", "{", "Value", "*", "V", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "I", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", "||", "!", "V", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", ")", "return", "false", ";"], "ground_truth": ["unsigned", "Op", "=", "getRegForValue", "(", "V", ")", ";"], "File": "AArch64FastISel1", "Func": "SelectFPExt", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14763, "Length": 57, "Cover_Rate": 0.4830508474576271, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getActionDefinitionsBuilder", "(", "G_SELECT", ")", ".", "legalForCartesianProduct", "(", "{", "s32", ",", "p0", "}", ",", "{", "s1", "}", ")", ";", "auto", "&", "LoadStoreBuilder", "=", "getActionDefinitionsBuilder", "(", "{", "G_LOAD", ",", "G_STORE", "}", ")", ".", "legalForTypesWithMemDesc", "(", "{", "{", "s1", ",", "p0", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "s8", ",", "p0", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "s16", ",", "p0", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "s32", ",", "p0", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "p0", ",", "p0", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ")", ";", "auto", "&", "PhiBuilder", "=", "getActionDefinitionsBuilder", "(", "G_PHI", ")", ".", "legalFor", "(", "{", "s32", ",", "p0", "}", ")", ".", "minScalar", "(", "<NUM_LIT>", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "G_GEP", ")", ".", "legalFor", "(", "{", "{", "p0", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_BRCOND", ")", ".", "legalFor", "(", "{", "s1", "}", ")", ";", "if", "(", "ST", ".", "isThumb", "(", ")", ")", "{", "computeTables", "(", ")", ";", "verify", "(", "*", "ST", ".", "getInstrInfo", "(", ")", ")", ";", "return", ";", "}", "getActionDefinitionsBuilder", "(", "G_GLOBAL_VALUE", ")", ".", "legalFor", "(", "{", "p0", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FRAME_INDEX", ")", ".", "legalFor", "(", "{", "p0", "}", ")", ";", "if", "(", "ST", ".", "hasV5TOps", "(", ")", ")", "{", "getActionDefinitionsBuilder", "(", "G_CTLZ", ")", ".", "legalFor", "(", "{", "s32", ",", "s32", "}", ")", ".", "clampScalar", "(", "<NUM_LIT>", ",", "s32", ",", "s32", ")", ".", "clampScalar", "(", "<NUM_LIT>", ",", "s32", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "G_CTLZ_ZERO_UNDEF", ")", ".", "lowerFor", "(", "{", "s32", ",", "s32", "}", ")", ".", "clampScalar", "(", "<NUM_LIT>", ",", "s32", ",", "s32", ")", ".", "clampScalar", "(", "<NUM_LIT>", ",", "s32", ",", "s32", ")", ";", "}", "else", "{", "getActionDefinitionsBuilder", "(", "G_CTLZ_ZERO_UNDEF", ")", ".", "libcallFor", "(", "{", "s32", ",", "s32", "}", ")", ".", "clampScalar", "(", "<NUM_LIT>", ",", "s32", ",", "s32", ")", ".", "clampScalar", "(", "<NUM_LIT>", ",", "s32", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "G_CTLZ", ")", ".", "lowerFor", "(", "{", "s32", ",", "s32", "}", ")", ".", "clampScalar", "(", "<NUM_LIT>", ",", "s32", ",", "s32", ")", ".", "clampScalar", "(", "<NUM_LIT>", ",", "s32", ",", "s32", ")", ";", "}", "if", "(", "!", "ST", ".", "useSoftFloat", "(", ")", "&&", "ST", ".", "hasVFP2", "(", ")", ")", "{", "getActionDefinitionsBuilder", "(", "{", "G_FADD", ",", "G_FSUB", ",", "G_FMUL", ",", "G_FDIV", ",", "G_FCONSTANT", ",", "G_FNEG", "}", ")", ".", "legalFor", "(", "{", "s32", ",", "s64", "}", ")", ";", "LoadStoreBuilder", ".", "legalFor", "(", "{", "{", "s64", ",", "p0", "}", "}", ")", ";", "PhiBuilder", ".", "legalFor", "(", "{", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FCMP", ")", ".", "legalForCartesianProduct", "(", "{", "s1", "}", ",", "{", "s32", ",", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_MERGE_VALUES", ")", ".", "legalFor", "(", "{", "{", "s64", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_UNMERGE_VALUES", ")", ".", "legalFor", "(", "{", "{", "s32", ",", "s64", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FPEXT", ")", ".", "legalFor", "(", "{", "{", "s64", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FPTRUNC", ")", ".", "legalFor", "(", "{", "{", "s32", ",", "s64", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_FPTOSI", ",", "G_FPTOUI", "}", ")", ".", "legalForCartesianProduct", "(", "{", "s32", "}", ",", "{", "s32", ",", "s64", "}", ")", ";"], "ground_truth": ["getActionDefinitionsBuilder", "(", "{", "G_SITOFP", ",", "G_UITOFP", "}", ")", ".", "legalForCartesianProduct", "(", "{", "s32", ",", "s64", "}", ",", "{", "s32", "}", ")", ";"], "File": "ARMLegalizerInfo18", "Func": "ARMLegalizerInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14764, "Length": 520, "Cover_Rate": 0.43010752688172044, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "D", "=", "<NUM_LIT>", ";"], "ground_truth": ["for", "(", "const", "<ISA_LIT>Exception", "*", "CurException", "=", "ParentException", ";"], "File": "WebAssemblyExceptionInfo", "Func": "getExceptionDepth", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14765, "Length": 14, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine32", ">", "X", "(", "The<ISA_LIT>Target32", ")", ";", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine64", ">", "Y", "(", "The<ISA_LIT>Target64", ")", ";", "PassRegistry", "&", "PR", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeNVVMReflectPass", "(", "PR", ")", ";", "initializeGenericToNVVMPass", "(", "PR", ")", ";", "initialize<ISA_LIT>AllocaHoistingPass", "(", "PR", ")", ";", "initialize<ISA_LIT>AssignValidGlobalNamesPass", "(", "PR", ")", ";", "initialize<ISA_LIT>FavorNonGenericAddrSpacesPass", "(", "PR", ")", ";", "initialize<ISA_LIT>LowerKernelArgsPass", "(", "PR", ")", ";", "initialize<ISA_LIT>LowerAllocaPass", "(", "PR", ")", ";"], "ground_truth": ["initialize<ISA_LIT>LowerAggrCopiesPass", "(", "PR", ")", ";"], "File": "NVPTXTargetMachine (2)", "Func": "LLVMInitializeNVPTXTarget", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14766, "Length": 69, "Cover_Rate": 0.92, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "requiresFrameIndexScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{"], "ground_truth": ["return", "true", ";"], "File": "PPCRegisterInfo (2)1", "Func": "requiresFrameIndexScavenging", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14767, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512d", ")", "__builtin_ia32_rndscalepd_mask", "(", "(", "__v8df", ")", "__A", ",", "__imm", ",", "(", "__v8df", ")", "_mm512_undefined_pd", "(", ")", ",", "-", "<NUM_LIT>", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_roundscale_round_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14768, "Length": 27, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "FrameLowering", ";"], "ground_truth": ["}"], "File": "NyuziSubtarget", "Func": "getFrameLowering", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14769, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "X", "(", "getThe<ISA_LIT>Target32", "(", ")", ")", ";", "RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "Y", "(", "getThe<ISA_LIT>Target64", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyAsmPrinter (2)1", "Func": "LLVMInitializeWebAssemblyAsmPrinter", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14770, "Length": 23, "Cover_Rate": 0.7931034482758621, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isPredicateSetter", "(", "MI", "->", "getOpcode", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)", "Func": "DefinesPredicate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14771, "Length": 11, "Cover_Rate": 0.3548387096774194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int_rtx", "=", "GEN_INT", "(", "offset", ")", ";"], "ground_truth": ["if", "(", "(", "TARGET_SPE_ABI", "&&", "SPE_VECTOR_MODE", "(", "mode", ")", ")", "||", "(", "TARGET_E500_DOUBLE", "&&", "mode", "==", "DFmode", ")", ")", "{"], "File": "rs60003", "Func": "gen_frame_mem_offset", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14772, "Length": 27, "Cover_Rate": 0.3176470588235294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>MCCodeEmitter", "::", "getHWydeOpValue", "(", "const", "MCInst", "&", "Inst", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "SubtargetInfo", ")", "const", "{"], "ground_truth": ["return", "getLabelOpValue", "(", "Inst", ",", "OpNo", ",", "Fixups", ",", "SubtargetInfo", ",", "static_cast", "<", "MCFixupKind", ">", "(", "<STR_LIT>", ")", ")", ";"], "File": "MMIXMCCodeEmitter", "Func": "getHWydeOpValue", "Target": "MMIX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14773, "Length": 47, "Cover_Rate": 0.94, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CONST_INT_P", "(", "op", "[", "opc", "]", ")", ")", "{", "machine_mode", "vmode", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "opc", "-", "<NUM_LIT>", "]", ".", "mode", ";", "unsigned", "int", "nunits", "=", "GET_MODE_NUNITS", "(", "vmode", ")", ".", "to_constant", "(", ")", ";", "aarch64_simd_lane_bounds", "(", "op", "[", "opc", "]", ",", "<NUM_LIT>", ",", "nunits", ",", "exp", ")", ";", "op", "[", "opc", "]", "=", "aarch64_endian_lane_rtx", "(", "vmode", ",", "INTVAL", "(", "op", "[", "opc", "]", ")", ")", ";", "}", "case", "SIMD_ARG_CONSTANT", ":", "constant_arg", ":", "if", "(", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "opc", "]", ".", "predicate", ")", "(", "op", "[", "opc", "]", ",", "mode", ")", ")", "{", "error", "(", "<STR_LIT>", ",", "exp", ",", "opc", "+", "<NUM_LIT>", "-", "have_retval", ")", ";", "return", "const0_rtx", ";", "}", "break", ";", "case", "SIMD_ARG_STOP", ":", "gcc_unreachable", "(", ")", ";", "}", "opc", "++", ";", "}", "}", "switch", "(", "opc", ")", "{", "case", "<NUM_LIT>", ":", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "<NUM_LIT>", ":"], "ground_truth": ["pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ")", ";"], "File": "aarch64-builtins5", "Func": "aarch64_simd_expand_args", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14774, "Length": 324, "Cover_Rate": 0.4778761061946903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<ISA_LIT>MCInstrInfo", "::", "isVector", "(", "MCII", ",", "Inst", ")", ")", "{", "++", "VOffset", ";", "}", "if", "(", "<ISA_LIT>MCInstrInfo", "::", "hasNewValue", "(", "MCII", ",", "Inst", ")", ")", "DefReg1", "=", "<ISA_LIT>MCInstrInfo", "::", "getNewValueOperand", "(", "MCII", ",", "Inst", ")", ".", "getReg", "(", ")", ";", "if", "(", "<ISA_LIT>MCInstrInfo", "::", "hasNewValue2", "(", "MCII", ",", "Inst", ")", ")", "DefReg2", "=", "<ISA_LIT>MCInstrInfo", "::", "getNewValueOperand2", "(", "MCII", ",", "Inst", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "RegisterMatches", "(", "UseReg", ",", "DefReg1", ",", "DefReg2", ")", ")", "{", "continue", ";", "}", "if", "(", "!", "<ISA_LIT>MCInstrInfo", "::", "isPredicated", "(", "MCII", ",", "Inst", ")", ")", "{", "break", ";", "}", "assert", "(", "<ISA_LIT>MCInstrInfo", "::", "isPredicated", "(", "MCII", ",", "MI", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "<ISA_LIT>MCInstrInfo", "::", "isPredicatedTrue", "(", "MCII", ",", "Inst", ")", "==", "<ISA_LIT>MCInstrInfo", "::", "isPredicatedTrue", "(", "MCII", ",", "MI", ")", ")", "break", ";", "}", "unsigned", "Offset", "=", "<ISA_LIT>MCInstrInfo", "::", "isVector", "(", "MCII", ",", "MI", ")", "?", "VOffset", ":", "SOffset", ";", "Offset", "<<=", "<NUM_LIT>", ";", "Offset", "|=", "<ISA_LIT>MCInstrInfo", "::", "SubregisterBit", "(", "UseReg", ",", "DefReg1", ",", "DefReg2", ")", ";", "return", "Offset", ";"], "ground_truth": ["}"], "File": "HexagonMCCodeEmitter14", "Func": "getMachineOpValue", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14775, "Length": 174, "Cover_Rate": 0.34592445328031807, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcgtq_s64", "(", "int64x2_t", "__a", ",", "int64x2_t", "__b", ")", "{"], "ground_truth": ["return", "(", "uint64x2_t", ")", "(", "__a", ">", "__b", ")", ";"], "File": "arm", "Func": "neon2_vcgtq_s64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14776, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isLdOffsetInRangeOfSt", "(", "MachineInstr", "*", "LoadInst", ",", "MachineInstr", "*", "StoreInst", ")", "{", "assert", "(", "isMatchingStore", "(", "LoadInst", ",", "StoreInst", ")", "&&", "<STR_LIT>", ")", ";", "int", "LoadSize", "=", "getMemScale", "(", "LoadInst", ")", ";", "int", "StoreSize", "=", "getMemScale", "(", "StoreInst", ")", ";", "int", "UnscaledStOffset", "=", "isUnscaledLdSt", "(", "StoreInst", ")", "?", "getLdStOffsetOp", "(", "StoreInst", ")", ".", "getImm", "(", ")", ":", "getLdStOffsetOp", "(", "StoreInst", ")", ".", "getImm", "(", ")", "*", "StoreSize", ";", "int", "UnscaledLdOffset", "=", "isUnscaledLdSt", "(", "LoadInst", ")", "?", "getLdStOffsetOp", "(", "LoadInst", ")", ".", "getImm", "(", ")", ":", "getLdStOffsetOp", "(", "LoadInst", ")", ".", "getImm", "(", ")", "*", "LoadSize", ";"], "ground_truth": ["return", "(", "UnscaledStOffset", "<=", "UnscaledLdOffset", ")", "&&", "(", "UnscaledLdOffset", "+", "LoadSize", "<=", "(", "UnscaledStOffset", "+", "StoreSize", ")", ")", ";"], "File": "AArch64LoadStoreOptimizer (2)", "Func": "isLdOffsetInRangeOfSt", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14777, "Length": 116, "Cover_Rate": 0.9914529914529915, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "Cond", ";", "MachineBasicBlock", "*", "FBB", "=", "nullptr", ",", "*", "TBB", "=", "nullptr", ";", "if", "(", "analyzeBranch", "(", "MBB", ",", "TBB", ",", "FBB", ",", "Cond", ",", "AllowModify", ")", ")", "return", "true", ";"], "ground_truth": ["return", "true", ";"], "File": "GBZ80InstrInfo", "Func": "analyzeBranchPredicate", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14778, "Length": 40, "Cover_Rate": 0.6779661016949152, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "any", "=", "true", ";", "break", ";", "}", "if", "(", "!", "any", ")", "return", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "SchedModel", "->", "getNumProcResourceKinds", "(", ")", ";", "++", "i", ")", "if", "(", "ProcResourceCounters", "[", "i", "]", ">", "<NUM_LIT>", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "SchedModel", "->", "getProcResource", "(", "i", ")", "->", "Name", "<<", "<STR_LIT>", "<<", "ProcResourceCounters", "[", "i", "]", "<<", "<STR_LIT>", ";", "any", "=", "true", ";"], "ground_truth": ["}"], "File": "SystemZHazardRecognizer1", "Func": "dumpProcResourceCounters", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14779, "Length": 77, "Cover_Rate": 0.6470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cmp_epu64_mask", "(", "__m128i", "__X", ",", "__m128i", "__Y", ",", "const", "int", "__P", ")", "{"], "ground_truth": ["return", "(", "__mmask8", ")", "__builtin_ia32_ucmpq128_mask", "(", "(", "__v2di", ")", "__X", ",", "(", "__v2di", ")", "__Y", ",", "__P", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_cmp_epu64_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14780, "Length": 51, "Cover_Rate": 0.9807692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "GET_CODE", "(", "op", ")", "==", "MEM", ")", "{", "output_address", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "letter", "==", "'d'", "&&", "!", "TARGET_68020", "&&", "CONSTANT_ADDRESS_P", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "&&", "!", "(", "GET_CODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", "&&", "INTVAL", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "<", "<NUM_LIT>", "&&", "INTVAL", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ">=", "-", "<NUM_LIT>", ")", ")", "fprintf", "(", "file", ",", "MOTOROLA", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST_DOUBLE", "&&", "GET_MODE", "(", "op", ")", "==", "SFmode", ")", "{", "REAL_VALUE_TYPE", "r", ";", "long", "l", ";", "REAL_VALUE_FROM_CONST_DOUBLE", "(", "r", ",", "op", ")", ";", "REAL_VALUE_TO_TARGET_SINGLE", "(", "r", ",", "l", ")", ";", "asm_fprintf", "(", "file", ",", "<STR_LIT>", ",", "l", "&", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST_DOUBLE", "&&", "GET_MODE", "(", "op", ")", "==", "XFmode", ")", "{", "REAL_VALUE_TYPE", "r", ";", "long", "l", "[", "<NUM_LIT>", "]", ";", "REAL_VALUE_FROM_CONST_DOUBLE", "(", "r", ",", "op", ")", ";", "REAL_VALUE_TO_TARGET_LONG_DOUBLE", "(", "r", ",", "l", ")", ";", "asm_fprintf", "(", "file", ",", "<STR_LIT>", ",", "l", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ",", "l", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ",", "l", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST_DOUBLE", "&&", "GET_MODE", "(", "op", ")", "==", "DFmode", ")", "{"], "ground_truth": ["REAL_VALUE_TYPE", "r", ";"], "File": "m68k4", "Func": "print_operand", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14781, "Length": 234, "Cover_Rate": 0.39593908629441626, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "is_bside", ")", ">>", "side_shift", ";"], "ground_truth": ["}"], "File": "TMS320C64XInstrInfo", "Func": "getSide", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 14782, "Length": 16, "Cover_Rate": 0.5161290322580645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "len", "==", "<NUM_LIT>", ")", "return", "AARCH64_PARSE_MISSING_ARG", ";", "for", "(", "cpu", "=", "all_cores", ";", "cpu", "->", "name", "!=", "NULL", ";", "cpu", "++", ")", "{", "if", "(", "strlen", "(", "cpu", "->", "name", ")", "==", "len", "&&", "strncmp", "(", "cpu", "->", "name", ",", "str", ",", "len", ")", "==", "<NUM_LIT>", ")", "{", "unsigned", "long", "isa_temp", "=", "cpu", "->", "flags", ";", "if", "(", "ext", "!=", "NULL", ")", "{", "enum", "aarch64_parse_opt_result", "ext_res", "=", "aarch64_parse_extension", "(", "ext", ",", "&", "isa_temp", ")", ";", "if", "(", "ext_res", "!=", "AARCH64_PARSE_OK", ")", "return", "ext_res", ";", "}", "*", "res", "=", "cpu", ";", "*", "isa_flags", "=", "isa_temp", ";", "return", "AARCH64_PARSE_OK", ";"], "ground_truth": ["}"], "File": "aarch643", "Func": "aarch64_parse_cpu", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14783, "Length": 101, "Cover_Rate": 0.5153061224489796, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "'#'", "<<", "FP", "->", "getValueAPF", "(", ")", ".", "convertToDouble", "(", ")", ";", "if", "(", "isVerbose", "(", ")", ")", "{"], "ground_truth": ["O", "<<", "<STR_LIT>", "<<", "MAI", "->", "getCommentString", "(", ")", "<<", "' '", ";"], "File": "ARMAsmPrinter11", "Func": "printVFPf64ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14784, "Length": 33, "Cover_Rate": 0.4230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "BranchOffset", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "MipsDisassembler", "Func": "DecodeBranchTarget10MM", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14785, "Length": 18, "Cover_Rate": 0.35294117647058826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "<ISA_LIT>InstrInfo", "*", "getInstrInfo", "(", ")", "const", "{"], "ground_truth": ["return", "&", "InstrInfo", ";"], "File": "TMS320C64XTargetMachine", "Func": "getInstrInfo", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 14786, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "PPCInstrInfo4", "Func": "isReallyTriviallyReMaterializable", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14787, "Length": 49, "Cover_Rate": 0.35766423357664234, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "bool", "HasVIndex", "=", "MI", ".", "getNumOperands", "(", ")", "==", "NumVIndexOps", ";", "Register", "VIndex", ";", "if", "(", "HasVIndex", ")", "{", "VIndex", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", "+", "OpOffset", ")", ".", "getReg", "(", ")", ";", "++", "OpOffset", ";", "}", "Register", "VOffset", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", "+", "OpOffset", ")", ".", "getReg", "(", ")", ";", "Register", "SOffset", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", "+", "OpOffset", ")", ".", "getReg", "(", ")", ";", "unsigned", "AuxiliaryData", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", "+", "OpOffset", ")", ".", "getImm", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "*", "MI", ".", "memoperands_begin", "(", ")", ";", "unsigned", "ImmOffset", ";", "unsigned", "TotalOffset", ";", "std", "::", "tie", "(", "VOffset", ",", "ImmOffset", ",", "TotalOffset", ")", "=", "splitBufferOffsets", "(", "B", ",", "VOffset", ")", ";", "if", "(", "TotalOffset", "!=", "<NUM_LIT>", ")", "MMO", "=", "B", ".", "getMF", "(", ")", ".", "getMachineMemOperand", "(", "MMO", ",", "TotalOffset", ",", "MMO", "->", "getSize", "(", ")", ")", ";", "if", "(", "!", "VIndex", ")", "VIndex", "=", "B", ".", "buildConstant", "(", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "auto", "MIB", "=", "B", ".", "buildInstr", "(", "getBufferAtomicPseudo", "(", "IID", ")", ")", ";"], "ground_truth": ["if", "(", "HasReturn", ")", "MIB", ".", "addDef", "(", "Dst", ")", ";"], "File": "AMDGPULegalizerInfo26", "Func": "legalizeBufferAtomic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14788, "Length": 199, "Cover_Rate": 0.4627906976744186, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCAsmInfo", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "ARCMCAsmInfo", "Func": "anchor", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14789, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vhcaddq_rot270_m_sv16qi", "(", "__arm_vuninitializedq_s8", "(", ")", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vhcaddq_rot270_x_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14790, "Length": 15, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isNoopAddrSpaceCast", "(", "unsigned", "SrcAS", ",", "unsigned", "DestAS", ")", "const", "override", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "PPCISelLowering (2)2", "Func": "isNoopAddrSpaceCast", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14791, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AssemblerDialect", "=", "AsmWriterFlavor", ";", "TextAlignFillValue", "=", "<NUM_LIT>", ";", "if", "(", "!", "is64Bit", ")", "Data64bitsDirective", "=", "nullptr", ";", "CommentString", "=", "<STR_LIT>", ";", "SupportsDebugInformation", "=", "true", ";", "UseDataRegionDirectives", "=", "MarkedJTDataRegions", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "DwarfCFI", ";", "if", "(", "T", ".", "isMacOSX", "(", ")", "&&", "T", ".", "isMacOSXVersionLT", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "HasWeakDefCanBeHiddenDirective", "=", "false", ";", "DwarfFDESymbolsUseAbsDiff", "=", "true", ";", "UseIntegratedAssembler", "=", "true", ";"], "ground_truth": ["}"], "File": "X86MCAsmInfo (2)", "Func": "X86MCAsmInfoDarwin", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14792, "Length": 65, "Cover_Rate": 0.6632653061224489, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "expand_float", "(", "xa", ",", "xi", ",", "<NUM_LIT>", ")", ";", "if", "(", "HONOR_SIGNED_ZEROS", "(", "mode", ")", ")", "ix86_sse_copysign_to_positive", "(", "xa", ",", "xa", ",", "res", ",", "mask", ")", ";", "emit_move_insn", "(", "res", ",", "xa", ")", ";", "emit_label", "(", "label", ")", ";", "LABEL_NUSES", "(", "label", ")", "=", "<NUM_LIT>", ";"], "ground_truth": ["emit_move_insn", "(", "operand0", ",", "res", ")", ";"], "File": "i386-expand", "Func": "ix86_expand_trunc", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14793, "Length": 53, "Cover_Rate": 0.36054421768707484, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCAsmInfoCOFF", "::", "<ISA_LIT>MCAsmInfoCOFF", "(", "const", "Triple", "&", "Triple", ")", "{"], "ground_truth": ["AsmTransCBE", "=", "x86_asm_table", ";"], "File": "X86MCAsmInfo32", "Func": "X86MCAsmInfoCOFF", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14794, "Length": 14, "Cover_Rate": 0.6086956521739131, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "<STR_LIT>", ")", ")", "return", "true", ";", "if", "(", "Val", "==", "<NUM_LIT>", ")", "{", "if", "(", "!", "hasThumb", "(", ")", ")", "return", "Error", "(", "L", ",", "<STR_LIT>", ")", ";", "if", "(", "!", "isThumb", "(", ")", ")", "SwitchMode", "(", ")", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitAssemblerFlag", "(", "MCAF_Code16", ")", ";", "}", "else", "{", "if", "(", "!", "has<ISA_LIT>", "(", ")", ")", "return", "Error", "(", "L", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "isThumb", "(", ")", ")", "SwitchMode", "(", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "parseDirectiveCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14795, "Length": 94, "Cover_Rate": 0.4845360824742268, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "bool", "CanFoldLoad", "=", "false", ";", "if", "(", "MayFoldVectorLoad", "(", "V2", ")", ")", "CanFoldLoad", "=", "true", ";", "if", "(", "MayFoldVectorLoad", "(", "V1", ")", "&&", "MayFoldIntoStore", "(", "Op", ")", ")", "CanFoldLoad", "=", "true", ";", "if", "(", "MayFoldVectorLoad", "(", "V1", ")", "&&", "MayFoldVectorLoad", "(", "V2", ")", ")", "CanFoldLoad", "=", "false", ";", "if", "(", "CanFoldLoad", ")", "{"], "ground_truth": ["if", "(", "HasXMMInt", "&&", "NumElems", "==", "<NUM_LIT>", ")", "return", "getTargetShuffleNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V1", ",", "V2", ",", "DAG", ")", ";"], "File": "X86ISelLowering191", "Func": "getMOVLP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14796, "Length": 95, "Cover_Rate": 0.35447761194029853, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetLowering", "::", "~", "<ISA_LIT>TargetLowering", "(", ")", "{"], "ground_truth": ["}"], "File": "HSAILISelLowering", "Func": "~HSAILTargetLowering", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14797, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NewMBB", "->", "transferSuccessors", "(", "ThisMBB", ")", ";", "ThisMBB", "->", "addSuccessor", "(", "NewBRTarget", ",", "ProbToNewTarget", ")", ";", "ThisMBB", "->", "addSuccessor", "(", "NewMBB", ",", "ProbToNewTarget", ".", "getCompl", "(", ")", ")", ";", "BuildMI", "(", "*", "ThisMBB", ",", "ThisMBB", "->", "end", "(", ")", ",", "BSI", ".", "SplitBefore", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewBROpcode", ")", ")", ".", "addReg", "(", "BSI", ".", "SplitCond", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "NewBRTarget", ")", ";", "BuildMI", "(", "*", "ThisMBB", ",", "ThisMBB", "->", "end", "(", ")", ",", "BSI", ".", "SplitBefore", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "NewMBB", ")", ";", "if", "(", "BSI", ".", "MIToDelete", ")", "BSI", ".", "MIToDelete", "->", "eraseFromParent", "(", ")", ";", "auto", "FirstTerminator", "=", "NewMBB", "->", "getFirstTerminator", "(", ")", ";", "if", "(", "BSI", ".", "NewCond", ")", "{", "assert", "(", "FirstTerminator", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "FirstTerminator", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "BSI", ".", "NewCond", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "}", "if", "(", "BSI", ".", "InvertOrigBranch", ")", "FirstTerminator", "->", "setDesc", "(", "TII", "->", "get", "(", "InvertedOpcode", ")", ")", ";", "for", "(", "auto", "*", "Succ", ":", "NewMBB", "->", "successors", "(", ")", ")", "{", "updatePHIs", "(", "Succ", ",", "ThisMBB", ",", "NewMBB", ",", "MRI", ")", ";", "}", "addIncomingValuesToPHIs", "(", "NewBRTarget", ",", "ThisMBB", ",", "NewMBB", ",", "MRI", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "ThisMBB", "->", "dump", "(", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "NewMBB", "->", "dump", "(", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "NewBRTarget", "->", "dump", "(", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "PPCMachineBasicBlockUtils", "Func": "splitMBB", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14798, "Length": 281, "Cover_Rate": 0.4644628099173554, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "if", "(", "Ins", "[", "i", "]", ".", "Flags", ".", "isByVal", "(", ")", ")", "{", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "int", "Size", "=", "Ins", "[", "i", "]", ".", "Flags", ".", "getByValSize", "(", ")", ";", "unsigned", "NumRegs", "=", "(", "Size", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "unsigned", "FrameIdx", "=", "MFI", "->", "CreateFixedObject", "(", "<NUM_LIT>", "*", "NumRegs", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "false", ")", ";", "SDValue", "FrameIdxN", "=", "DAG", ".", "getFrameIndex", "(", "FrameIdx", ",", "PtrVT", ")", ";", "InVals", ".", "push_back", "(", "FrameIdxN", ")", ";", "continue", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "EVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "SDValue", "ArgValue", ";", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "RegVT", "==", "<STR_LIT>", ")", "RC", "=", "&", "<STR_LIT>", ";", "else", "if", "(", "RegVT", "==", "<STR_LIT>", ")", "RC", "=", "&", "<STR_LIT>", ";", "else", "if", "(", "RegVT", "==", "<STR_LIT>", ")", "RC", "=", "&", "<STR_LIT>", ";", "else", "if", "(", "RegVT", "==", "<STR_LIT>", ")", "RC", "=", "&", "<STR_LIT>", ";", "else", "if", "(", "RegVT", "==", "<STR_LIT>", "||", "RegVT", ".", "is64BitVector", "(", ")", ")", "RC", "=", "&", "<STR_LIT>", ";", "else", "if", "(", "RegVT", "==", "<STR_LIT>", "||", "RegVT", ".", "is128BitVector", "(", ")", ")", "RC", "=", "&", "<STR_LIT>", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "RegVT", ")", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "break", ";", "case", "CCValAssign", "::", "AExt", ":", "case", "CCValAssign", "::", "SExt", ":", "case", "CCValAssign", "::", "ZExt", ":", "assert", "(", "RegVT", "==", "Ins", "[", "i", "]", ".", "VT", "&&", "<STR_LIT>", ")", ";", "break", ";", "}", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "ArgOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "unsigned", "ArgSize", "=", "VA", ".", "getValVT", "(", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "uint32_t", "BEAlign", "=", "<NUM_LIT>", ";", "if", "(", "!", "Subtarget", "->", "isLittleEndian", "(", ")", "&&", "ArgSize", "<", "<NUM_LIT>", "&&", "!", "Ins", "[", "i", "]", ".", "Flags", ".", "isInConsecutiveRegs", "(", ")", ")", "BEAlign", "=", "<NUM_LIT>", "-", "ArgSize", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "ArgSize", ",", "ArgOffset", "+", "BEAlign", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "SDValue", "ArgValue", ";", "<STR_LIT>", "ExtType", "=", "<STR_LIT>", ";", "MVT", "MemVT", "=", "VA", ".", "getValVT", "(", ")", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "MemVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "ExtType", "=", "<STR_LIT>", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":"], "ground_truth": ["ExtType", "=", "<STR_LIT>", ";"], "File": "AArch64ISelLowering (2)1", "Func": "LowerFormalArguments", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14799, "Length": 510, "Cover_Rate": 0.45373665480427045, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "other_roots", "=", "other_forest", "->", "m_roots", ";", "for", "(", "other_root_iter", "=", "other_roots", "->", "begin", "(", ")", ";", "other_root_iter", "!=", "other_roots", "->", "end", "(", ")", ";", "other_root_iter", "++", ")", "(", "*", "other_root_iter", ")", "->", "set_forest", "(", "this", ")", ";", "this", "->", "m_globals", "->", "remove_forest", "(", "other_forest", ")", ";", "this", "->", "m_roots", "->", "splice", "(", "this", "->", "m_roots", "->", "begin", "(", ")", ",", "*", "other_roots", ")", ";"], "ground_truth": ["delete", "other_forest", ";"], "File": "cortex-a57-fma-steering2", "Func": "merge_forest", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14800, "Length": 67, "Cover_Rate": 0.5826086956521739, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "I", "->", "getOpcode", "(", ")", ";"], "ground_truth": ["if", "(", "Opc", "==", "Instruction", "::", "Shl", "||", "Opc", "==", "Instruction", "::", "LShr", ")", "return", "Op", "!=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "HexagonLoopIdiomRecognition", "Func": "isOperandShifted", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14801, "Length": 33, "Cover_Rate": 0.6470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vaddq_m_s8", "(", "int8x16_t", "__inactive", ",", "int8x16_t", "__a", ",", "int8x16_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vaddq_m_sv16qi", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vaddq_m_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14802, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Op", "=", "std", "::", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "k_Immediate", ")", ";"], "ground_truth": ["Op", "->", "Imm", ".", "Val", "=", "Val", ";"], "File": "TL45AsmParser", "Func": "createImm", "Target": "TL45", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14803, "Length": 21, "Cover_Rate": 0.3620689655172414, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RS", "&&", "!", "FrameIndexVirtualScavenging", ")", "RS", "->", "enterBasicBlock", "(", "BB", ")", ";", "bool", "InsideCallSequence", "=", "false", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "BB", "->", "begin", "(", ")", ";", "I", "!=", "BB", "->", "end", "(", ")", ";", ")", "{", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "FrameSetupOpcode", "||", "I", "->", "getOpcode", "(", ")", "==", "FrameDestroyOpcode", ")", "{", "InsideCallSequence", "=", "(", "I", "->", "getOpcode", "(", ")", "==", "FrameSetupOpcode", ")", ";", "SPAdj", "+=", "TII", ".", "getSPAdjust", "(", "I", ")", ";", "MachineBasicBlock", "::", "iterator", "PrevI", "=", "BB", "->", "end", "(", ")", ";", "if", "(", "I", "!=", "BB", "->", "begin", "(", ")", ")", "PrevI", "=", "std", "::", "prev", "(", "I", ")", ";", "TFI", "->", "eliminateCallFramePseudoInstr", "(", "Fn", ",", "*", "BB", ",", "I", ")", ";", "if", "(", "PrevI", "==", "BB", "->", "end", "(", ")", ")", "I", "=", "BB", "->", "begin", "(", ")", ";", "else", "I", "=", "std", "::", "next", "(", "PrevI", ")", ";", "continue", ";", "}", "MachineInstr", "*", "MI", "=", "I", ";", "bool", "DoIncr", "=", "true", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "!", "MI", "->", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "continue", ";", "if", "(", "MI", "->", "isDebugValue", "(", ")", ")", "{", "assert", "(", "i", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "unsigned", "Reg", ";", "MachineOperand", "&", "Offset", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Offset", ".", "setImm", "(", "Offset", ".", "getImm", "(", ")", "+", "TFI", "->", "getFrameIndexReference", "(", "Fn", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ",", "Reg", ")", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "ChangeToRegister", "(", "Reg", ",", "false", ")", ";", "continue", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "STATEPOINT", ")", "{", "assert", "(", "(", "!", "MI", "->", "isDebugValue", "(", ")", "||", "i", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "unsigned", "Reg", ";", "MachineOperand", "&", "Offset", "=", "MI", "->", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ";", "const", "unsigned", "refOffset", "=", "TFI", "->", "getFrameIndexReferenceFromSP", "(", "Fn", ",", "MI", "->", "getOperand", "(", "i", ")", ".", "getIndex", "(", ")", ",", "Reg", ")", ";", "Offset", ".", "setImm", "(", "Offset", ".", "getImm", "(", ")", "+", "refOffset", ")", ";", "MI", "->", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "Reg", ",", "false", ")", ";", "continue", ";", "}", "bool", "AtBeginning", "=", "(", "I", "==", "BB", "->", "begin", "(", ")", ")", ";", "if", "(", "!", "AtBeginning", ")", "--", "I", ";", "TRI", ".", "eliminateFrameIndex", "(", "MI", ",", "SPAdj", ",", "i", ",", "FrameIndexVirtualScavenging", "?", "nullptr", ":", "RS", ")", ";"], "ground_truth": ["if", "(", "AtBeginning", ")", "{"], "File": "WebAssemblyPEI", "Func": "replaceFrameIndices", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14804, "Length": 431, "Cover_Rate": 0.7219430485762144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>InstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "AMDGPUInstrInfo", "Func": "isLoadFromStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14805, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "BuildMI", "(", "*", "BalTgtMBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BalTgtMBB", "->", "rbegin", "(", ")", "->", "bundleWithPred", "(", ")", ";", "}", "else", "{", "Pos", "=", "LongBrMBB", "->", "begin", "(", ")", ";", "BuildMI", "(", "*", "LongBrMBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "LongBrMBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "LongBrMBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addMBB", "(", "TgtMBB", ",", "<STR_LIT>", ")", ".", "addMBB", "(", "BalTgtMBB", ")", ";", "BuildMI", "(", "*", "LongBrMBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MIBundleBuilder", "(", "*", "LongBrMBB", ",", "Pos", ")", ".", "append", "(", "BuildMI", "(", "*", "MF", ",", "DL", ",", "TII", "->", "get", "(", "BalOp", ")", ")", ".", "addMBB", "(", "BalTgtMBB", ")", ")", ".", "append", "(", "BuildMI", "(", "*", "MF", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addMBB", "(", "TgtMBB", ",", "<STR_LIT>", ")", ".", "addMBB", "(", "BalTgtMBB", ")", ")", ";", "Pos", "=", "BalTgtMBB", "->", "begin", "(", ")", ";", "BuildMI", "(", "*", "BalTgtMBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "BalTgtMBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "if", "(", "Subtarget", ".", "has<ISA_LIT>64r6", "(", ")", ")", "BuildMI", "(", "*", "BalTgtMBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "else", "BuildMI", "(", "*", "BalTgtMBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "BalTgtMBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["BalTgtMBB", "->", "rbegin", "(", ")", "->", "bundleWithPred", "(", ")", ";"], "File": "MipsLongBranch5", "Func": "expandToLongBranch", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14806, "Length": 407, "Cover_Rate": 0.31846635367762127, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "new", "IRTranslator", "(", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "MipsTargetMachine14", "Func": "addIRTranslator", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14807, "Length": 11, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "CC", "=", "<STR_LIT>", ";", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "CC", "=", "<STR_LIT>", ";", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "CC", "=", "<STR_LIT>", ";", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "CC", "=", "<STR_LIT>", ";", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "OR1KISelLowering", "Func": "NegateFCC", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14808, "Length": 69, "Cover_Rate": 0.38764044943820225, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "if", "(", "!", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ".", "equals_lower", "(", "<STR_LIT>", ")", "||", "!", "Parser", ".", "getLexer", "(", ")", ".", "peekTok", "(", ")", ".", "getString", "(", ")", ".", "equals_lower", "(", "<STR_LIT>", ")", ")", "return", "true", ";", "SMLoc", "S", "=", "getLoc", "(", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateToken", "(", "<STR_LIT>", ",", "false", ",", "S", ",", "getContext", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "S", "=", "getLoc", "(", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateToken", "(", "<STR_LIT>", ",", "false", ",", "S", ",", "getContext", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser27", "Func": "parseOptionalMulVl", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14809, "Length": 118, "Cover_Rate": 0.921875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>CollectLOH", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "AArch64CollectLOH11", "Func": "AArch64CollectLOH", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14810, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "default", ":"], "ground_truth": ["return", "false", ";"], "File": "WebAssemblyUtilities", "Func": "isArgument", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14811, "Length": 65, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "unfoldMemoryOperand", "(", "SelectionDAG", "&", "DAG", ",", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDNode", "*", ">", "&", "NewNodes", ")", "const", "{"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUInstrInfo", "Func": "unfoldMemoryOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14812, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "x", "=", "XVECEXP", "(", "vals", ",", "<NUM_LIT>", ",", "i", ")", ";", "if", "(", "!", "CONSTANT_P", "(", "x", ")", ")", "++", "n_var", ",", "one_var", "=", "i", ";", "if", "(", "i", ">", "<NUM_LIT>", "&&", "!", "rtx_equal_p", "(", "x", ",", "XVECEXP", "(", "vals", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", "all_same", "=", "false", ";", "}", "if", "(", "n_var", "==", "<NUM_LIT>", ")", "{", "rtx", "constant", "=", "neon_make_constant", "(", "vals", ")", ";", "if", "(", "constant", "!=", "NULL_RTX", ")", "{", "emit_move_insn", "(", "target", ",", "constant", ")", ";", "return", ";", "}", "}", "if", "(", "all_same", "&&", "GET_MODE_SIZE", "(", "inner_mode", ")", "<=", "<NUM_LIT>", ")", "{", "x", "=", "copy_to_mode_reg", "(", "inner_mode", ",", "XVECEXP", "(", "vals", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "target", ",", "gen_vec_duplicate", "(", "mode", ",", "x", ")", ")", ")", ";", "return", ";", "}", "if", "(", "n_var", "==", "<NUM_LIT>", ")", "{", "rtx", "copy", "=", "copy_rtx", "(", "vals", ")", ";", "rtx", "index", "=", "GEN_INT", "(", "one_var", ")", ";", "XVECEXP", "(", "copy", ",", "<NUM_LIT>", ",", "one_var", ")", "=", "XVECEXP", "(", "vals", ",", "<NUM_LIT>", ",", "(", "one_var", "+", "<NUM_LIT>", ")", "%", "n_elts", ")", ";", "neon_expand_vector_init", "(", "target", ",", "copy", ")", ";", "x", "=", "copy_to_mode_reg", "(", "inner_mode", ",", "XVECEXP", "(", "vals", ",", "<NUM_LIT>", ",", "one_var", ")", ")", ";", "switch", "(", "mode", ")", "{", "case", "E_V8QImode", ":", "emit_insn", "(", "gen_neon_vset_lanev8qi", "(", "target", ",", "x", ",", "target", ",", "index", ")", ")", ";", "break", ";", "case", "E_V16QImode", ":", "emit_insn", "(", "gen_neon_vset_lanev16qi", "(", "target", ",", "x", ",", "target", ",", "index", ")", ")", ";", "break", ";", "case", "E_V4HImode", ":", "emit_insn", "(", "gen_neon_vset_lanev4hi", "(", "target", ",", "x", ",", "target", ",", "index", ")", ")", ";", "break", ";", "case", "E_V8HImode", ":", "emit_insn", "(", "gen_neon_vset_lanev8hi", "(", "target", ",", "x", ",", "target", ",", "index", ")", ")", ";", "break", ";", "case", "E_V2SImode", ":", "emit_insn", "(", "gen_neon_vset_lanev2si", "(", "target", ",", "x", ",", "target", ",", "index", ")", ")", ";", "break", ";", "case", "E_V4SImode", ":", "emit_insn", "(", "gen_neon_vset_lanev4si", "(", "target", ",", "x", ",", "target", ",", "index", ")", ")", ";", "break", ";", "case", "E_V2SFmode", ":", "emit_insn", "(", "gen_neon_vset_lanev2sf", "(", "target", ",", "x", ",", "target", ",", "index", ")", ")", ";", "break", ";", "case", "E_V4SFmode", ":", "emit_insn", "(", "gen_neon_vset_lanev4sf", "(", "target", ",", "x", ",", "target", ",", "index", ")", ")", ";", "break", ";", "case", "E_V2DImode", ":", "emit_insn", "(", "gen_neon_vset_lanev2di", "(", "target", ",", "x", ",", "target", ",", "index", ")", ")", ";", "break", ";"], "ground_truth": ["default", ":"], "File": "arm7", "Func": "neon_expand_vector_init", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14813, "Length": 379, "Cover_Rate": 0.7330754352030948, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vrndpq", "(", "float32x4_t", "__a", ")", "{", "return", "__arm_vrndpq_f32", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vrndpq", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14814, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "First", "=", "true", ";", "for", "(", "MVT", "Type", ":", "Types", ")", "{", "if", "(", "First", ")", "First", "=", "false", ";"], "ground_truth": ["else", "OS", "<<", "<STR_LIT>", ";"], "File": "WebAssemblyTargetStreamer34", "Func": "PrintTypes", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14815, "Length": 26, "Cover_Rate": 0.4262295081967213, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getBufferStoreOpcode", "(", "Ty", ",", "MemSize", ",", "Offen", ")", ";", "if", "(", "Opc", "==", "-", "<NUM_LIT>", ")", "return", "false", ";", "MachineInstrBuilder", "MIB", "=", "B", ".", "buildInstr", "(", "Opc", ")", ".", "addUse", "(", "VData", ")", ";", "if", "(", "Offen", ")", "MIB", ".", "addUse", "(", "VOffset", ")", ";"], "ground_truth": ["MIB", ".", "addUse", "(", "RSrc", ")", ".", "addUse", "(", "SOffset", ")", ".", "addImm", "(", "ImmOffset", ")", ".", "addImm", "(", "extractGLC", "(", "AuxiliaryData", ")", ")", ".", "addImm", "(", "extractSLC", "(", "AuxiliaryData", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "extractDLC", "(", "AuxiliaryData", ")", ")", ".", "addImm", "(", "extractSWZ", "(", "AuxiliaryData", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "File": "AMDGPUInstructionSelector25", "Func": "selectStoreIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14816, "Length": 104, "Cover_Rate": 0.30144927536231886, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint8x8_t", ")", "(", "__a", "<", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vclt_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14817, "Length": 11, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_ICT_MODEL_LARGE", "&&", "nds32_indirect_call_referenced_p", "(", "x", ")", ")", "return", "false", ";", "if", "(", "TARGET_CMODEL_LARGE", "&&", "(", "reload_completed", "||", "reload_in_progress", "||", "lra_in_progress", ")", ")", "return", "false", ";", "if", "(", "TARGET_CMODEL_MEDIUM", "&&", "(", "NDS32_SYMBOL_REF_RODATA_P", "(", "x", ")", "||", "CONSTANT_POOL_ADDRESS_P", "(", "x", ")", ")", "&&", "(", "reload_completed", "||", "reload_in_progress", "||", "lra_in_progress", ")", ")", "return", "false", ";", "return", "true", ";", "case", "CONST", ":", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", ")", "{", "rtx", "plus_op", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "rtx", "op0", "=", "XEXP", "(", "plus_op", ",", "<NUM_LIT>", ")", ";", "rtx", "op1", "=", "XEXP", "(", "plus_op", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "op0", ")", "==", "SYMBOL_REF", "&&", "CONST_INT_P", "(", "op1", ")", ")", "{", "if", "(", "flag_pic", "||", "SYMBOL_REF_TLS_MODEL", "(", "op0", ")", ")", "return", "false", ";", "if", "(", "TARGET_CMODEL_LARGE", "&&", "(", "reload_completed", "||", "reload_in_progress", "||", "lra_in_progress", ")", ")", "return", "false", ";", "if", "(", "TARGET_CMODEL_MEDIUM", "&&", "NDS32_SYMBOL_REF_RODATA_P", "(", "op0", ")", "&&", "(", "reload_completed", "||", "reload_in_progress", "||", "lra_in_progress", ")", ")", "return", "false", ";", "return", "true", ";", "}", "}", "return", "false", ";", "case", "POST_MODIFY", ":", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "REG", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", ")", "{", "rtx", "plus_op", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "rtx", "op0", "=", "XEXP", "(", "plus_op", ",", "<NUM_LIT>", ")", ";", "rtx", "op1", "=", "XEXP", "(", "plus_op", ",", "<NUM_LIT>", ")", ";", "if", "(", "nds32_address_register_rtx_p", "(", "op0", ",", "strict", ")", "&&", "nds32_legitimate_index_p", "(", "mode", ",", "op1", ",", "strict", ")", ")", "return", "true", ";", "else", "return", "false", ";", "}", "return", "false", ";", "case", "POST_INC", ":", "case", "POST_DEC", ":", "if", "(", "nds32_address_register_rtx_p", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "strict", ")", ")", "return", "true", ";", "else", "return", "false", ";", "case", "PLUS", ":", "if", "(", "nds32_address_register_rtx_p", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "strict", ")", "&&", "nds32_legitimate_index_p", "(", "mode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "strict", ")", ")", "return", "true", ";", "else", "if", "(", "nds32_address_register_rtx_p", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "strict", ")", "&&", "nds32_legitimate_index_p", "(", "mode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "strict", ")", ")", "return", "true", ";", "else", "return", "false", ";", "case", "LO_SUM", ":", "{", "rtx", "sym", "=", "NULL_RTX", ";"], "ground_truth": ["if", "(", "flag_pic", ")", "return", "false", ";"], "File": "nds32", "Func": "nds32_legitimate_address_p", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14818, "Length": 377, "Cover_Rate": 0.4084507042253521, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMOVNMovAlias", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "uint64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["for", "(", "int", "MOVZShift", "=", "<NUM_LIT>", ";", "MOVZShift", "<=", "<NUM_LIT>", ";", "MOVZShift", "+=", "<NUM_LIT>", ")", "if", "(", "(", "Value", "&", "~", "(", "<NUM_LIT>", "<<", "MOVZShift", ")", ")", "==", "<NUM_LIT>", ")", "return", "false", ";"], "File": "AArch64AsmParser (2)1", "Func": "isMOVNMovAlias", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14819, "Length": 81, "Cover_Rate": 0.7297297297297297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "ia64_function_arg", "(", "cumulative_args_t", "cum", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", ")", "{", "return", "ia64_function_arg_1", "(", "cum", ",", "mode", ",", "type", ",", "named", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "ia644", "Func": "ia64_function_arg", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14820, "Length": 32, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcvtq_m_n_u16_f16", "(", "uint16x8_t", "__inactive", ",", "float16x8_t", "__a", ",", "const", "int", "__imm6", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vcvtq_m_n_from_f_uv8hi", "(", "__inactive", ",", "__a", ",", "__imm6", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcvtq_m_n_u16_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14821, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MulMulBugFix", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{", "initialize<ISA_LIT>MulMulBugFixPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsMulMulBugPass", "Func": "MipsMulMulBugFix", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14822, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Address", "(", ")", "{"], "ground_truth": ["Base", ".", "Reg", "=", "<NUM_LIT>", ";"], "File": "ARMFastISel (2)2", "Func": "Address", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14823, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "auto", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "ObjectOffset", "+", "MFI", ".", "getStackSize", "(", ")", ";"], "ground_truth": ["}"], "File": "AArch64FrameLowering78", "Func": "getStackOffset", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14824, "Length": 21, "Cover_Rate": 0.6176470588235294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m64", ")", "__builtin_ia32_pabsw", "(", "(", "__v4hi", ")", "__X", ")", ";"], "ground_truth": ["}"], "File": "tmmintrin", "Func": "_mm_abs_pi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14825, "Length": 13, "Cover_Rate": 0.40625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "GV", "->", "getVisibility", "(", ")", "==", "GlobalValue", "::", "DefaultVisibility", "&&", "<STR_LIT>", ")", ";", "LinkageAttr", "=", "MCSA_LGlobal", ";", "break", ";", "case", "GlobalValue", "::", "AppendingLinkage", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "GlobalValue", "::", "CommonLinkage", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "assert", "(", "LinkageAttr", "!=", "MCSA_Invalid", "&&", "<STR_LIT>", ")", ";", "MCSymbolAttr", "VisibilityAttr", "=", "MCSA_Invalid", ";", "if", "(", "!", "TM", ".", "getIgnoreXCOFFVisibility", "(", ")", ")", "{", "switch", "(", "GV", "->", "getVisibility", "(", ")", ")", "{", "case", "GlobalValue", "::", "DefaultVisibility", ":", "break", ";"], "ground_truth": ["case", "GlobalValue", "::", "HiddenVisibility", ":"], "File": "PPCAsmPrinter10", "Func": "emitLinkage", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14826, "Length": 87, "Cover_Rate": 0.3625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx_insn", "*", "emit_frame_insn", "(", "rtx", "x", ")", "{"], "ground_truth": ["rtx_insn", "*", "insn", "=", "emit_insn", "(", "x", ")", ";"], "File": "sh", "Func": "emit_frame_insn", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14827, "Length": 18, "Cover_Rate": 0.6206896551724138, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "i386_pe_type_dllexport_p", "(", "tree", "decl", ")", "{", "gcc_assert", "(", "TREE_CODE", "(", "decl", ")", "==", "VAR_DECL", "||", "TREE_CODE", "(", "decl", ")", "==", "FUNCTION_DECL", ")", ";"], "ground_truth": ["if", "(", "TREE_CODE", "(", "TREE_TYPE", "(", "decl", ")", ")", "==", "METHOD_TYPE", "&&", "DECL_ARTIFICIAL", "(", "decl", ")", "&&", "!", "DECL_THUNK_P", "(", "decl", ")", ")", "return", "false", ";"], "File": "winnt-cxx2", "Func": "i386_pe_type_dllexport_p", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14828, "Length": 50, "Cover_Rate": 0.9259259259259259, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "unsigned", "RegNum", "=", "<ISA_LIT>RegisterInfo", "::", "getRegisterNumbering", "(", "Reg", ")", ";", "if", "(", "<STR_LIT>", "->", "contains", "(", "Reg", ")", ")", "CPUBitmask", "|=", "(", "<NUM_LIT>", "<<", "RegNum", ")", ";", "}"], "ground_truth": ["if", "(", "TFI", "->", "hasFP", "(", "*", "MF", ")", ")", "CPUBitmask", "|=", "(", "<NUM_LIT>", "<<", "<ISA_LIT>RegisterInfo", "::"], "File": "MBlazeAsmPrinter10", "Func": "printSavedRegsBitmask", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14829, "Length": 80, "Cover_Rate": 0.40609137055837563, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "EmitEndOfAsmFile", "(", "Module", "&", "M", ")", "{"], "ground_truth": ["OutStreamer", ".", "SwitchSection", "(", "OutContext", ".", "getObjectFileInfo", "(", ")", "->", "getTextSection", "(", ")", ")", ";"], "File": "MipsAsmPrinter43", "Func": "EmitEndOfAsmFile", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14830, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "arg_count", "++", ";", "idx", "=", "arg_count", "-", "!", "nonvoid", ";", "insn_op", "=", "&", "insn_data", "[", "icode", "]", ".", "operand", "[", "idx", "]", ";", "op", "[", "arg_count", "]", "=", "expand_normal", "(", "arg", ")", ";", "if", "(", "code", "==", "SPARC_BUILTIN_LDFSR", "||", "code", "==", "SPARC_BUILTIN_STFSR", ")", "{", "if", "(", "!", "address_operand", "(", "op", "[", "arg_count", "]", ",", "SImode", ")", ")", "{", "op", "[", "arg_count", "]", "=", "convert_memory_address", "(", "Pmode", ",", "op", "[", "arg_count", "]", ")", ";", "op", "[", "arg_count", "]", "=", "copy_addr_to_reg", "(", "op", "[", "arg_count", "]", ")", ";"], "ground_truth": ["}"], "File": "sparc4", "Func": "FOR_EACH_CALL_EXPR_ARG", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14831, "Length": 87, "Cover_Rate": 0.35655737704918034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "argc", ";", "__splimit", "=", "d0", ";", "argc", "=", "fp", "[", "<NUM_LIT>", "]", ";", "argv", "=", "(", "char", "*", "*", ")", "&", "fp", "[", "<NUM_LIT>", "]", ";", "environ", "=", "&", "argv", "[", "argc", "+", "<NUM_LIT>", "]", ";"], "ground_truth": ["initfpu", "(", ")", ";"], "File": "aux-crt1", "Func": "_start", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14832, "Length": 41, "Cover_Rate": 0.39805825242718446, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "arc_function_type", "arc_compute_function_type", "(", "struct", "function", "*", "fun", ")", "{", "tree", "decl", "=", "fun", "->", "decl", ";", "tree", "a", ";", "enum", "arc_function_type", "fn_type", "=", "fun", "->", "machine", "->", "fn_type", ";", "if", "(", "fn_type", "!=", "ARC_FUNCTION_UNKNOWN", ")", "return", "fn_type", ";", "fn_type", "=", "ARC_FUNCTION_NORMAL", ";", "for", "(", "a", "=", "DECL_ATTRIBUTES", "(", "decl", ")", ";", "a", ";", "a", "=", "TREE_CHAIN", "(", "a", ")", ")", "{", "tree", "name", "=", "TREE_PURPOSE", "(", "a", ")", ",", "args", "=", "TREE_VALUE", "(", "a", ")", ";", "if", "(", "name", "==", "get_identifier", "(", "<STR_LIT>", ")", "&&", "list_length", "(", "args", ")", "==", "<NUM_LIT>", "&&", "TREE_CODE", "(", "TREE_VALUE", "(", "args", ")", ")", "==", "STRING_CST", ")", "{", "tree", "value", "=", "TREE_VALUE", "(", "args", ")", ";", "if", "(", "!", "strcmp", "(", "TREE_STRING_POINTER", "(", "value", ")", ",", "<STR_LIT>", ")", "||", "!", "strcmp", "(", "TREE_STRING_POINTER", "(", "value", ")", ",", "<STR_LIT>", ")", ")", "fn_type", "=", "ARC_FUNCTION_ILINK1", ";", "else", "if", "(", "!", "strcmp", "(", "TREE_STRING_POINTER", "(", "value", ")", ",", "<STR_LIT>", ")", ")", "fn_type", "=", "ARC_FUNCTION_ILINK2", ";", "else", "gcc_unreachable", "(", ")", ";", "break", ";", "}", "}", "return", "fun", "->", "machine", "->", "fn_type", "=", "fn_type", ";"], "ground_truth": ["}"], "File": "arc5", "Func": "arc_compute_function_type", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14833, "Length": 177, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "DECL_P", "(", "*", "node", ")", ")", ";", "if", "(", "TREE_CODE", "(", "*", "node", ")", "!=", "FUNCTION_DECL", ")", "{", "warning", "(", "OPT_Wattributes", ",", "<STR_LIT>", ",", "name", ")", ";"], "ground_truth": ["*", "no_add_attrs", "=", "true", ";"], "File": "rx", "Func": "rx_handle_func_attribute", "Target": "rx", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14834, "Length": 34, "Cover_Rate": 0.5396825396825397, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "(", "(", "__eax", "^", "__ebx", ")", "&", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";", "__cpuid", "(", "__ext", ",", "__eax", ",", "__ebx", ",", "__ecx", ",", "__edx", ")", ";"], "ground_truth": ["if", "(", "__sig", ")", "*", "__sig", "=", "__ebx", ";"], "File": "cpuid", "Func": "__get_cpuid_max", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14835, "Length": 38, "Cover_Rate": 0.30158730158730157, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["return", "false", ";"], "File": "AZPRFrameLowering", "Func": "hasFP", "Target": "AZPR", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14836, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "fnname", ";", "long", "fsiz", "=", "current_frame_info", ".", "total_size", ";", "fnname", "=", "XSTR", "(", "XEXP", "(", "DECL_RTL", "(", "current_function_decl", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "flag_inhibit_size_directive", ")", "{", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "if", "(", "interrupt_handler", "&&", "strcmp", "(", "INTERRUPT_HANDLER_NAME", ",", "fnname", ")", ")", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "else", "if", "(", "break_handler", "&&", "strcmp", "(", "BREAK_HANDLER_NAME", ",", "fnname", ")", ")", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "else", "if", "(", "fast_interrupt", "&&", "strcmp", "(", "FAST_INTERRUPT_NAME", ",", "fnname", ")", ")", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "else", "assemble_name", "(", "file", ",", "fnname", ")", ";", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "if", "(", "!", "microblaze_is_interrupt_variant", "(", ")", ")", "ASM_OUTPUT_TYPE_DIRECTIVE", "(", "file", ",", "fnname", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "microblaze", "Func": "microblaze_function_prologue", "Target": "microblaze", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14837, "Length": 130, "Cover_Rate": 0.5158730158730159, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "op", "==", "<STR_LIT>", "||", "op", "==", "<STR_LIT>", "||", "op", "==", "<STR_LIT>", "||", "op", "==", "<STR_LIT>", "||", "op", "==", "<STR_LIT>", "||", "op", "==", "<STR_LIT>", "||", "op", "==", "<STR_LIT>", "||", "op", "==", "<STR_LIT>", "||", "op", "==", "<STR_LIT>", "||", "op", "==", "<STR_LIT>", "||", "op", "==", "<STR_LIT>", "||", "op", "==", "<STR_LIT>", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "MBlazeDelaySlotFiller", "Func": "hasUnknownSideEffects", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14838, "Length": 57, "Cover_Rate": 0.504424778761062, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "reg_unused_after", "(", "insn", ",", "op", "[", "<NUM_LIT>", "]", ")", "&&", "compare_eq_p", "(", "insn", ")", ")", "{", "avr_asm_len", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avr", "Func": "avr_out_tstpsi", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14839, "Length": 34, "Cover_Rate": 0.38202247191011235, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "B", ".", "getMF", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", ")", ";", "unsigned", "TypeSize", "=", "DL", ".", "getTypeStoreSize", "(", "ParamTy", ")", ";", "Register", "PtrReg", "=", "lowerParameterPtr", "(", "B", ",", "ParamTy", ",", "Offset", ")", ";"], "ground_truth": ["MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ",", "TypeSize", ",", "Align", ")", ";"], "File": "AMDGPUCallLowering29", "Func": "lowerParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14840, "Length": 93, "Cover_Rate": 0.7153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int64x2_t", ")", "__builtin_aarch64_ssubwv2si", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vsubw_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14841, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint8x8_t", "result", ";"], "ground_truth": ["__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ":", ")", ";"], "File": "arm", "Func": "neon2_vmovn_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14842, "Length": 19, "Cover_Rate": 0.6551724137931034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SGPRExcessLimit", "=", "Context", "->", "RegClassInfo", "->", "getNumAllocatableRegs", "(", "&", "<STR_LIT>", ")", ";", "VGPRExcessLimit", "=", "Context", "->", "RegClassInfo", "->", "getNumAllocatableRegs", "(", "&", "<STR_LIT>", ")", ";", "<ISA_LIT>MachineFunctionInfo", "&", "MFI", "=", "*", "MF", "->", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "TargetOccupancy", "=", "MFI", ".", "getOccupancy", "(", ")", ";", "SGPRCriticalLimit", "=", "std", "::", "min", "(", "ST", ".", "getMaxNumSGPRs", "(", "TargetOccupancy", ",", "true", ")", ",", "SGPRExcessLimit", ")", ";", "VGPRCriticalLimit", "=", "std", "::", "min", "(", "ST", ".", "getMaxNumVGPRs", "(", "TargetOccupancy", ")", ",", "VGPRExcessLimit", ")", ";"], "ground_truth": ["SGPRCriticalLimit", "=", "std", "::", "min", "(", "SGPRCriticalLimit", "-", "ErrorMargin", ",", "SGPRCriticalLimit", ")", ";"], "File": "GCNSchedStrategy13", "Func": "initialize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14843, "Length": 93, "Cover_Rate": 0.5138121546961326, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "pandn_sb", "(", "int8x8_t", "s", ",", "int8x8_t", "t", ")", "{", "return", "__builtin_loongson_pandn_sb", "(", "s", ",", "t", ")", ";"], "ground_truth": ["}"], "File": "loongson-mmiintrin", "Func": "pandn_sb", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14844, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")", "return", "status", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "pos", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "width", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "const4", ")", ")", ";", "status", "=", "DecodeOperandRegister", "(", "Inst", ",", "s1", ",", "Address", ",", "Decoder", ")", ";"], "ground_truth": ["if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")", "return", "status", ";"], "File": "TriCoreDisassembler (2)", "Func": "DecodeRCPWInstruction", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14845, "Length": 71, "Cover_Rate": 0.36787564766839376, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "RefinementSteps", "=", "<NUM_LIT>", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Operand", ")", ",", "VT", ",", "Operand", ")", ";", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "AMDGPUISelLowering100", "Func": "getRecipEstimate", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14846, "Length": 34, "Cover_Rate": 0.4594594594594595, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>FrameLowering", "::", "getInitialCFARegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["return", "TRI", "->", "getDwarfRegNum", "(", "StackPtr", ",", "true", ")", ";"], "File": "X86FrameLowering10", "Func": "getInitialCFARegister", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14847, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "&", "EarlyIfConverterID", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "PPCTargetMachine", "Func": "addILPOpts", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14848, "Length": 9, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "RTLIB", "::", "Libcall", "LC", ";", "LC", "=", "RTLIB", "::", "getFPROUND", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "SDValue", "SrcVal", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["MakeLibCallOptions", "CallOptions", ";"], "File": "AArch64ISelLowering (2)3", "Func": "LowerFP_ROUND", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14849, "Length": 43, "Cover_Rate": 0.41346153846153844, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "code", ")", "{", "case", "REG", ":", "if", "(", "letter", "&&", "letter", "!=", "'z'", ")", "output_operand_lossage", "(", "<STR_LIT>", ",", "letter", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "op", ")", "]", ")", ";", "break", ";", "case", "MEM", ":", "if", "(", "letter", "&&", "letter", "!=", "'z'", ")", "output_operand_lossage", "(", "<STR_LIT>", ",", "letter", ")", ";", "else", "output_address", "(", "mode", ",", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ";", "break", ";", "default", ":", "if", "(", "letter", "==", "'z'", "&&", "op", "==", "CONST0_RTX", "(", "GET_MODE", "(", "op", ")", ")", ")", "fputs", "(", "reg_names", "[", "GP_REG_FIRST", "]", ",", "file", ")", ";", "else", "if", "(", "letter", "&&", "letter", "!=", "'z'", ")", "output_operand_lossage", "(", "<STR_LIT>", ",", "letter", ")", ";"], "ground_truth": ["else", "output_addr_const", "(", "file", ",", "riscv_strip_unspec_address", "(", "op", ")", ")", ";"], "File": "riscv2", "Func": "riscv_print_operand", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14850, "Length": 128, "Cover_Rate": 0.45229681978798586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_rol_epi64", "(", "__mmask8", "__U", ",", "__m128i", "__A", ",", "const", "int", "__B", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_prolq128_mask", "(", "(", "__v2di", ")", "__A", ",", "__B", ",", "(", "__v2di", ")", "_mm_setzero_di", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin4", "Func": "_mm_maskz_rol_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14851, "Length": 53, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "__v8hu", "__shmax", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "__v8hu", "__result", ";"], "ground_truth": ["__rshift", "=", "vec_splat", "(", "(", "__v8hu", ")", "__B", ",", "<NUM_LIT>", ")", ";"], "File": "emmintrin2", "Func": "_mm_srl_epi16", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14852, "Length": 37, "Cover_Rate": 0.30578512396694213, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addPreserved", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachinePostDominatorTree", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachinePostDominatorTree", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "setPreservesCFG", "(", ")", ";"], "File": "SIFixSGPRCopies4", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14853, "Length": 33, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "_mm_set_epi64", "(", "__A", ",", "__A", ")", ";"], "ground_truth": ["}"], "File": "emmintrin4", "Func": "_mm_set1_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14854, "Length": 9, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "VarArgsStackOffset", ";"], "ground_truth": ["}"], "File": "PPCMachineFunctionInfo (2)", "Func": "getVarArgsStackOffset", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14855, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_m_punpckldq", "(", "__m64", "__m1", ",", "__m64", "__m2", ")", "{"], "ground_truth": ["return", "_mm_unpacklo_pi32", "(", "__m1", ",", "__m2", ")", ";"], "File": "mmintrin", "Func": "_m_punpckldq", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14856, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCAsmInfo", "*", "create<ISA_LIT>MCAsmInfo", "(", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "Triple", "&", "TT", ")", "{", "MCAsmInfo", "*", "MAI", "=", "new", "<ISA_LIT>ELFMCAsmInfo", "(", "TT", ")", ";", "unsigned", "Reg", "=", "MRI", ".", "getDwarfRegNum", "(", "<STR_LIT>", ",", "true", ")", ";", "MCCFIInstruction", "Inst", "=", "MCCFIInstruction", "::", "createDefCfa", "(", "nullptr", ",", "Reg", ",", "<NUM_LIT>", ")", ";", "MAI", "->", "addInitialFrameState", "(", "Inst", ")", ";", "return", "MAI", ";"], "ground_truth": ["}"], "File": "SparcMCTargetDesc (2)", "Func": "createSparcMCAsmInfo", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14857, "Length": 63, "Cover_Rate": 0.9692307692307692, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isSafeTruncation", "(", "int64_t", "Val", ",", "unsigned", "Size", ")", "{", "return", "isUIntN", "(", "Size", ",", "Val", ")", "||", "isIntN", "(", "Size", ",", "Val", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isSafeTruncation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14858, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "Symbols", "=", "static_cast", "<", "SectionSymbolsTy", "*", ">", "(", "DisInfo", ")", ";", "if", "(", "!", "Symbols", ")", "return", "false", ";", "auto", "Result", "=", "std", "::", "find_if", "(", "Symbols", "->", "begin", "(", ")", ",", "Symbols", "->", "end", "(", ")", ",", "[", "Value", "]", "(", "const", "SymbolInfoTy", "&", "Val", ")", "{", "return", "Val", ".", "Addr", "==", "static_cast", "<", "uint64_t", ">", "(", "Value", ")", "&&", "Val", ".", "Type", "==", "ELF", "::", "STT_NOTYPE", ";", "}", ")", ";", "if", "(", "Result", "!=", "Symbols", "->", "end", "(", ")", ")", "{", "auto", "*", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Result", "->", "Name", ")", ";", "const", "auto", "*", "Add", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "Ctx", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "Add", ")", ")", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUDisassembler1", "Func": "tryAddingSymbolicOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14859, "Length": 131, "Cover_Rate": 0.7844311377245509, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "op0", "=", "expand_normal", "(", "arg0", ")", ";", "rtx", "op1", "=", "expand_normal", "(", "arg1", ")", ";", "machine_mode", "mode0", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "machine_mode", "mode1", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "int", "form_int", ";", "enum", "rtx_code", "code", ";", "if", "(", "TREE_CODE", "(", "form", ")", "!=", "INTEGER_CST", ")", "{", "error", "(", "<STR_LIT>", ")", ";", "return", "const0_rtx", ";", "}", "else", "form_int", "=", "TREE_INT_CST_LOW", "(", "form", ")", ";", "gcc_assert", "(", "mode0", "==", "mode1", ")", ";", "if", "(", "arg0", "==", "error_mark_node", "||", "arg1", "==", "error_mark_node", ")", "return", "const0_rtx", ";", "if", "(", "target", "==", "<NUM_LIT>", "||", "GET_MODE", "(", "target", ")", "!=", "SImode", "||", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "target", ",", "SImode", ")", ")", "target", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "if", "(", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "op0", ",", "mode0", ")", ")", "op0", "=", "copy_to_mode_reg", "(", "mode0", ",", "op0", ")", ";", "if", "(", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "op1", ",", "mode1", ")", ")", "op1", "=", "copy_to_mode_reg", "(", "mode1", ",", "op1", ")", ";"], "ground_truth": ["scratch", "=", "gen_reg_rtx", "(", "CCmode", ")", ";"], "File": "rs60004", "Func": "spe_expand_predicate_builtin", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14860, "Length": 212, "Cover_Rate": 0.5668449197860963, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["addExpr", "(", "Inst", ",", "getImm", "(", ")", ")", ";"], "File": "X86Operand (2)", "Func": "addAVX512RCOperands", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14861, "Length": 18, "Cover_Rate": 0.5806451612903226, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Register", "Reg", "=", "Register", "::", "index2VirtReg", "(", "I", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", ".", "getRegClassOrNull", "(", "Reg", ")", ";", "if", "(", "RC", "&&", "<ISA_LIT>RegisterInfo", "::", "isAGPRClass", "(", "RC", ")", ")", "{", "UsesAGPRs", "=", "true", ";", "return", "true", ";", "}", "else", "if", "(", "!", "RC", "&&", "!", "MRI", ".", "use_empty", "(", "Reg", ")", "&&", "MRI", ".", "getType", "(", "Reg", ")", ".", "isValid", "(", ")", ")", "{", "return", "true", ";", "}", "}", "for", "(", "MCRegister", "Reg", ":", "<STR_LIT>", ")", "{"], "ground_truth": ["if", "(", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", ")", "{"], "File": "SIMachineFunctionInfo15", "Func": "usesAGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14862, "Length": 92, "Cover_Rate": 0.45544554455445546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "Pre", "=", "MBB", "->", "begin", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "E", "=", "MBB", "->", "end", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "It", "=", "Pre", ";", "while", "(", "It", "!=", "E", ")", "{", "if", "(", "Pre", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "CONTINUE", "&&", "It", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "ENDLOOP", ")", "ContInstr", ".", "push_back", "(", "Pre", ")", ";", "Pre", "=", "It", ";", "++", "It", ";", "}"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "ContInstr", ".", "size", "(", ")", ";", "++", "i", ")", "ContInstr", "[", "i", "]", "->", "eraseFromParent", "(", ")", ";"], "File": "AMDILCFGStructurizer1", "Func": "wrapup", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14863, "Length": 100, "Cover_Rate": 0.6578947368421053, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "C1", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "AI", "->", "getValOperand", "(", ")", ")", ";", "Instruction", "*", "I", "=", "AI", "->", "user_back", "(", ")", ";", "if", "(", "!", "C1", "||", "!", "AI", "->", "hasOneUse", "(", ")", "||", "I", "->", "getOpcode", "(", ")", "!=", "Instruction", "::", "And", "||", "AI", "->", "getParent", "(", ")", "!=", "I", "->", "getParent", "(", ")", ")", "return", "AtomicExpansionKind", "::", "CmpXChg", ";", "auto", "*", "C2", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "Bits", "=", "AI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";", "if", "(", "!", "C2", "||", "Bits", "==", "<NUM_LIT>", "||", "!", "isPowerOf2_64", "(", "C2", "->", "getZExtValue", "(", ")", ")", ")", "return", "AtomicExpansionKind", "::", "CmpXChg", ";", "if", "(", "AI", "->", "getOperation", "(", ")", "==", "AtomicRMWInst", "::", "And", ")", "return", "~", "C1", "->", "getValue", "(", ")", "==", "C2", "->", "getValue", "(", ")", "?", "AtomicExpansionKind", "::", "BitTestIntrinsic", ":", "AtomicExpansionKind", "::", "CmpXChg", ";"], "ground_truth": ["return", "C1", "==", "C2", "?", "AtomicExpansionKind", "::", "BitTestIntrinsic", ":", "AtomicExpansionKind", "::", "CmpXChg", ";"], "File": "X86ISelLowering100", "Func": "shouldExpandLogicAtomicRMWInIR", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14864, "Length": 166, "Cover_Rate": 0.8601036269430051, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Op", "=", "std", "::", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "KindTy", "::", "Token", ")", ";", "Op", "->", "Tok", "=", "Str", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";", "Op", "->", "IsRV64", "=", "IsRV64", ";"], "ground_truth": ["return", "Op", ";"], "File": "RISCVAsmParser", "Func": "createToken", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14865, "Length": 42, "Cover_Rate": 0.6774193548387096, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "continue", ";", "}", "if", "(", "!", "isUnconditionalBranch", "(", "*", "I", ")", "&&", "!", "isConditionalBranch", "(", "*", "I", ")", ")", "{", "break", ";", "}", "if", "(", "BytesRemoved", ")", "*", "BytesRemoved", "+=", "getInstSizeInBytes", "(", "*", "I", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";", "++", "Count", ";", "}", "return", "Count", ";"], "ground_truth": ["}"], "File": "GBZ80InstrInfo", "Func": "removeBranch", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14866, "Length": 58, "Cover_Rate": 0.4793388429752066, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_srlv_epi64", "(", "__m512i", "__X", ",", "__m512i", "__Y", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_psrlv8di_mask", "(", "(", "__v8di", ")", "__X", ",", "(", "__v8di", ")", "__Y", ",", "(", "__v8di", ")", "_mm512_undefined_epi32", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_srlv_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14867, "Length": 53, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstPrinter", "(", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ")", ":", "MCInstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", "{"], "ground_truth": ["}"], "File": "VideocoreInstPrinter", "Func": "VideocoreInstPrinter", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14868, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "RegClass", "=", "CSI", "[", "i", "]", ".", "getRegClass", "(", ")", ";", "if", "(", "RegClass", "!=", "&", "<STR_LIT>", ")", "{", "unsigned", "Offset", "=", "RegSpillOffsets", "[", "Reg", "]", ";", "CalleeFrameSize", "+=", "<NUM_LIT>", ";", "if", "(", "StartOffset", ">", "Offset", ")", "{", "LowReg", "=", "Reg", ";", "StartOffset", "=", "Offset", ";", "}", "if", "(", "EndOffset", "<", "Offset", ")", "{", "HighReg", "=", "Reg", ";", "EndOffset", "=", "RegSpillOffsets", "[", "Reg", "]", ";", "}", "}", "}", "MFI", "->", "setCalleeSavedFrameSize", "(", "CalleeFrameSize", ")", ";", "MFI", "->", "setLowReg", "(", "LowReg", ")", ";", "MFI", "->", "setHighReg", "(", "HighReg", ")", ";", "if", "(", "StartOffset", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "(", "LowReg", "==", "HighReg", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ")", ";", "MIB", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "StartOffset", ")", ";", "if", "(", "LowReg", "==", "HighReg", ")", "MIB", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "MIB", ".", "addReg", "(", "LowReg", ",", "RegState", "::", "Kill", ")", ";", "if", "(", "LowReg", "!=", "HighReg", ")", "MIB", ".", "addReg", "(", "HighReg", ",", "RegState", "::", "Kill", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "if", "(", "Reg", "!=", "LowReg", "&&", "Reg", "!=", "HighReg", ")", "MIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "ImplicitKill", ")", ";", "}", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RegClass", "=", "CSI", "[", "i", "]", ".", "getRegClass", "(", ")", ";", "if", "(", "RegClass", "==", "&", "<STR_LIT>", ")", "{", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";"], "ground_truth": ["storeRegToStackSlot", "(", "MBB", ",", "MI", ",", "Reg", ",", "true", ",", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ",", "RegClass", ")", ";"], "File": "SystemZInstrInfo4", "Func": "spillCalleeSavedRegisters", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14869, "Length": 326, "Cover_Rate": 0.6763485477178424, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isProfitableToIfCvt", "(", "MachineBasicBlock", "&", "TMBB", ",", "unsigned", "NumTCycles", ",", "unsigned", "ExtraTCycles", ",", "MachineBasicBlock", "&", "FMBB", ",", "unsigned", "NumFCycles", ",", "unsigned", "ExtraFCycles", ",", "BranchProbability", "Probability", ")", "const", "override", "{", "const", "MCInstrDesc", "&", "TMCID", "=", "std", "::", "prev", "(", "TMBB", ".", "end", "(", ")", ")", "->", "getDesc", "(", ")", ";", "if", "(", "TMCID", ".", "isReturn", "(", ")", "||", "TMCID", ".", "isCall", "(", ")", ")", "return", "false", ";", "const", "MCInstrDesc", "&", "FMCID", "=", "std", "::", "prev", "(", "FMBB", ".", "end", "(", ")", ")", "->", "getDesc", "(", ")", ";", "if", "(", "FMCID", ".", "isReturn", "(", ")", "||", "FMCID", ".", "isCall", "(", ")", ")", "return", "false", ";", "if", "(", "(", "NumTCycles", "+", "NumFCycles", ")", ">", "<NUM_LIT>", ")", "return", "false", ";", "return", "!", "mayStall", "(", "TMBB", ")", "&&", "!", "mayStall", "(", "FMBB", ")", ";"], "ground_truth": ["}"], "File": "PatmosInstrInfo1", "Func": "isProfitableToIfCvt", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 14870, "Length": 130, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "operands", "[", "<NUM_LIT>", "]", "=", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "}", "if", "(", "action", "[", "<NUM_LIT>", "]", "==", "dec_before", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "words", ";", "i", "++", ")", "output_asm_insn", "(", "singlemove_string", "(", "exops", "[", "i", "]", ")", ",", "exops", "[", "i", "]", ")", ";", "if", "(", "action", "[", "<NUM_LIT>", "]", "==", "inc_after", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "}", "if", "(", "action", "[", "<NUM_LIT>", "]", "==", "inc_after", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";"], "ground_truth": ["}"], "File": "pdp114", "Func": "output_move_multiple", "Target": "pdp11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14871, "Length": 151, "Cover_Rate": 0.6771300448430493, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFObjectWriter", "::", "<ISA_LIT>ELFObjectWriter", "(", "uint8_t", "OSABI", ")", ":", "MCELFObjectTargetWriter", "(", "false", ",", "OSABI", ",", "ELF", "::", "EM_ECLAIR", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "ECLairELFObjectWriter", "Func": "ECLairELFObjectWriter", "Target": "ECLair", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14872, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "const", "<ISA_LIT>RegisterInfo", "*", "RegInfo", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "if", "(", "AFI", "->", "getLocalStackSize", "(", ")", "==", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "StackBumpBytes", ">=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "return", "false", ";", "if", "(", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "canUseRedZone", "(", "MF", ")", ")", "return", "false", ";"], "File": "AArch64FrameLowering55", "Func": "shouldCombineCSRLocalStackBump", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14873, "Length": 80, "Cover_Rate": 0.6557377049180327, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "std", "::", "vector", "<", "std", "::", "pair", "<", "Function", "*", ",", "Function", "*", ">>", "Replacements", ";", "for", "(", "Function", "&", "F", ":", "M", ")", "{", "if", "(", "!", "F", ".", "isDeclaration", "(", ")", "||", "!", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "F", ".", "getName", "(", ")", "<<", "<STR_LIT>", ")", ";", "if", "(", "!", "F", ".", "isVarArg", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "+", "F", ".", "getName", "(", ")", ")", ";", "if", "(", "F", ".", "getFunctionType", "(", ")", "->", "getNumParams", "(", ")", "!=", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", "+", "F", ".", "getName", "(", ")", ")", ";", "FunctionType", "*", "NewType", "=", "nullptr", ";", "Function", "*", "NewF", "=", "nullptr", ";", "for", "(", "Use", "&", "U", ":", "F", ".", "uses", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "F", ".", "getName", "(", ")", "<<", "<STR_LIT>", ")", ";", "if", "(", "BitCastOperator", "*", "BC", "=", "dyn_cast", "<", "BitCastOperator", ">", "(", "U", ".", "getUser", "(", ")", ")", ")", "{", "FunctionType", "*", "DestType", "=", "cast", "<", "FunctionType", ">", "(", "BC", "->", "getDestTy", "(", ")", "->", "getPointerElementType", "(", ")", ")", ";", "NewType", "=", "DestType", ";", "NewF", "=", "Function", "::", "Create", "(", "NewType", ",", "F", ".", "getLinkage", "(", ")", ",", "F", ".", "getName", "(", ")", ")", ";", "NewF", "->", "setAttributes", "(", "F", ".", "getAttributes", "(", ")", ")", ";", "NewF", "->", "removeFnAttr", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["break", ";"], "File": "WebAssemblyAddMissingPrototypes15", "Func": "runOnModule", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14874, "Length": 241, "Cover_Rate": 0.5182795698924731, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "AMDGPUInstPrinter", "::", "printUpdateExecMask", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["printIfSet", "(", "MI", ",", "OpNo", ",", "O", ",", "<STR_LIT>", ")", ";"], "File": "AMDGPUInstPrinter12", "Func": "printUpdateExecMask", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14875, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "arc_vector_mode_supported_p", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "E_V2HImode", ":", "return", "TARGET_PLUS_DMPY", ";", "case", "E_V4HImode", ":", "case", "E_V2SImode", ":", "return", "TARGET_PLUS_QMACW", ";", "case", "E_V4SImode", ":"], "ground_truth": ["case", "E_V8HImode", ":"], "File": "arc", "Func": "arc_vector_mode_supported_p", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14876, "Length": 34, "Cover_Rate": 0.7727272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsPairwise", "||", "!", "ST", "->", "hasVOP3PInsts", "(", ")", "||", "OrigTy", ".", "getScalarSizeInBits", "(", ")", "!=", "<NUM_LIT>", ")", "return", "BaseT", "::", "getMinMaxReductionCost", "(", "Ty", ",", "CondTy", ",", "IsPairwise", ",", "IsUnsigned", ",", "CostKind", ")", ";", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Ty", ")", ";", "return", "LT", ".", "first", "*", "getHalfRateInstrCost", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo1", "Func": "getMinMaxReductionCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14877, "Length": 64, "Cover_Rate": 0.6336633663366337, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_f16_s64", "(", "int64x2_t", "__a", ")", "{"], "ground_truth": ["return", "(", "float16x8_t", ")", "__a", ";"], "File": "arm", "Func": "neon_vreinterpretq_f16_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14878, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "HOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "HOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "HOpcode", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "unsigned", "LExtIndex", "=", "LHS", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "unsigned", "RExtIndex", "=", "RHS", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "if", "(", "LExtIndex", "==", "<NUM_LIT>", "&&", "RExtIndex", "==", "<NUM_LIT>", "&&", "(", "HOpcode", "==", "<STR_LIT>", "||", "HOpcode", "==", "<STR_LIT>", ")", ")", "std", "::", "swap", "(", "LExtIndex", ",", "RExtIndex", ")", ";", "if", "(", "LExtIndex", "!=", "<NUM_LIT>", "||", "RExtIndex", "!=", "<NUM_LIT>", ")", "return", "Op", ";", "SDValue", "X", "=", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VecVT", "=", "X", ".", "getValueType", "(", ")", ";", "unsigned", "BitWidth", "=", "VecVT", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "(", "BitWidth", "==", "<NUM_LIT>", "||", "BitWidth", "==", "<NUM_LIT>", "||", "BitWidth", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "if", "(", "BitWidth", "==", "<NUM_LIT>", "||", "BitWidth", "==", "<NUM_LIT>", ")", "X", "=", "extract128BitVector", "(", "X", ",", "<NUM_LIT>", ",", "DAG", ",", "DL", ")", ";", "SDValue", "HOp", "=", "DAG", ".", "getNode", "(", "HOpcode", ",", "DL", ",", "X", ".", "getValueType", "(", ")", ",", "X", ",", "X", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Op", ".", "getSimpleValueType", "(", ")", ",", "HOp", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";"], "File": "X86ISelLowering11", "Func": "lowerAddSubToHorizontalOp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14879, "Length": 222, "Cover_Rate": 0.48156182212581344, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "save_reg_mask", "=", "<NUM_LIT>", ";", "unsigned", "long", "func_type", "=", "arm_current_func_type", "(", ")", ";", "if", "(", "IS_NAKED", "(", "func_type", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "frame_pointer_needed", ")", "save_reg_mask", "|=", "(", "<NUM_LIT>", "<<", "ARM_HARD_FRAME_POINTER_REGNUM", ")", "|", "(", "<NUM_LIT>", "<<", "IP_REGNUM", ")", "|", "(", "<NUM_LIT>", "<<", "LR_REGNUM", ")", "|", "(", "<NUM_LIT>", "<<", "PC_REGNUM", ")", ";", "if", "(", "IS_VOLATILE", "(", "func_type", ")", ")", "return", "save_reg_mask", ";"], "ground_truth": ["save_reg_mask", "|=", "arm_compute_save_reg0_reg12_mask", "(", ")", ";"], "File": "arm3", "Func": "arm_compute_save_reg_mask", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14880, "Length": 70, "Cover_Rate": 0.3211009174311927, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SH_OFFSETS_MUST_BE_WITHIN_SECTIONS_P", ")", "{", "rtx", "base", ",", "offset", ";", "split_const", "(", "x", ",", "&", "base", ",", "&", "offset", ")", ";", "if", "(", "GET_CODE", "(", "base", ")", "==", "SYMBOL_REF", "&&", "!", "offset_within_block_p", "(", "base", ",", "INTVAL", "(", "offset", ")", ")", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "sh", "Func": "sh_legitimate_constant_p", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14881, "Length": 45, "Cover_Rate": 0.3358208955223881, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Value", "==", "<NUM_LIT>", ")", "return", ";", "Value", "<<=", "Info", ".", "TargetOffset", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "assert", "(", "Offset", "+", "NumBytes", "<=", "DataSize", "&&", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "Data", "[", "Offset", "+", "i", "]", "|=", "uint8_t", "(", "(", "Value", ">>", "(", "i", "*", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyAsmBackend24", "Func": "applyFixup", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14882, "Length": 71, "Cover_Rate": 0.5107913669064749, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Rt", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "imm", "|=", "(", "Rn", "<<", "<NUM_LIT>", ")", ";", "if", "(", "Rn", "==", "<NUM_LIT>", ")", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "break", ";", "default", ":"], "ground_truth": ["return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeT2LoadT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14883, "Length": 134, "Cover_Rate": 0.5583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "InsertBefore", "=", "std", "::", "next", "(", "MIB", "->", "getIterator", "(", ")", ")", ";", "auto", "&", "DbgLoc", "=", "MIB", "->", "getDebugLoc", "(", ")", ";", "auto", "CondReg", "=", "MIB", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "assert", "(", "validReg", "(", "MRI", ",", "CondReg", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "auto", "CmpI", "=", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opcodes", ".", "TSTri", ")", ")", ".", "addUse", "(", "CondReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "CmpI", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "return", "false", ";", "auto", "ResReg", "=", "MIB", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "auto", "TrueReg", "=", "MIB", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "auto", "FalseReg", "=", "MIB", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "assert", "(", "validOpRegPair", "(", "MRI", ",", "ResReg", ",", "TrueReg", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", "&&", "validOpRegPair", "(", "MRI", ",", "TrueReg", ",", "FalseReg", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "auto", "Mov1I", "=", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opcodes", ".", "MOVCCr", ")", ")", ".", "addDef", "(", "ResReg", ")", ".", "addUse", "(", "TrueReg", ")", ".", "addUse", "(", "FalseReg", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", ";", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "Mov1I", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "return", "false", ";"], "ground_truth": ["MIB", "->", "eraseFromParent", "(", ")", ";"], "File": "ARMInstructionSelector1", "Func": "selectSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14884, "Length": 238, "Cover_Rate": 0.85, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isUImm12Offset", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";"], "ground_truth": ["const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "File": "AArch64AsmParser (2)2", "Func": "isUImm12Offset", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14885, "Length": 31, "Cover_Rate": 0.41333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "Val", "=", "ValC", "->", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ";", "switch", "(", "Align", "&", "<NUM_LIT>", ")", "{", "case", "<NUM_LIT>", ":", "AVT", "=", "<STR_LIT>", ";", "ValReg", "=", "<STR_LIT>", ";", "Val", "=", "(", "Val", "<<", "<NUM_LIT>", ")", "|", "Val", ";", "break", ";", "case", "<NUM_LIT>", ":", "AVT", "=", "<STR_LIT>", ";", "ValReg", "=", "<STR_LIT>", ";", "Val", "=", "(", "Val", "<<", "<NUM_LIT>", ")", "|", "Val", ";", "Val", "=", "(", "Val", "<<", "<NUM_LIT>", ")", "|", "Val", ";", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", "&&", "(", "(", "Align", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ")", "{", "AVT", "=", "<STR_LIT>", ";", "ValReg", "=", "<STR_LIT>", ";", "Val", "=", "(", "Val", "<<", "<NUM_LIT>", ")", "|", "Val", ";", "}", "break", ";", "default", ":", "AVT", "=", "<STR_LIT>", ";", "ValReg", "=", "<STR_LIT>", ";", "Count", "=", "DAG", ".", "getIntPtrConstant", "(", "SizeVal", ",", "dl", ")", ";", "break", ";", "}", "if", "(", "AVT", ".", "bitsGT", "(", "<STR_LIT>", ")", ")", "{", "unsigned", "UBytes", "=", "AVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "Count", "=", "DAG", ".", "getIntPtrConstant", "(", "SizeVal", "/", "UBytes", ",", "dl", ")", ";", "BytesLeft", "=", "SizeVal", "%", "UBytes", ";", "}", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "ValReg", ",", "DAG", ".", "getConstant", "(", "Val", ",", "dl", ",", "AVT", ")", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "AVT", "=", "<STR_LIT>", ";", "Count", "=", "DAG", ".", "getIntPtrConstant", "(", "SizeVal", ",", "dl", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "<STR_LIT>", ",", "Val", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "bool", "Use64BitRegs", "=", "Subtarget", ".", "isTarget64BitLP64", "(", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "Use64BitRegs", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "Count", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "Use64BitRegs", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "Dst", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "DAG", ".", "getValueType", "(", "AVT", ")", ",", "InFlag", "}", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Tys", ",", "Ops", ")", ";", "if", "(", "BytesLeft", ")", "{", "unsigned", "Offset", "=", "SizeVal", "-", "BytesLeft", ";", "EVT", "AddrVT", "=", "Dst", ".", "getValueType", "(", ")", ";", "EVT", "SizeVT", "=", "Size", ".", "getValueType", "(", ")", ";", "Chain", "=", "DAG", ".", "getMemset", "(", "Chain", ",", "dl", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "AddrVT", ",", "Dst", ",", "DAG", ".", "getConstant", "(", "Offset", ",", "dl", ",", "AddrVT", ")", ")", ",", "Val", ",", "DAG", ".", "getConstant", "(", "BytesLeft", ",", "dl", ",", "SizeVT", ")", ",", "Align", ",", "isVolatile", ",", "false", ",", "DstPtrInfo", ".", "getWithOffset", "(", "Offset", ")", ")", ";"], "ground_truth": ["}"], "File": "X86SelectionDAGInfo42", "Func": "EmitTargetCodeForMemset", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14886, "Length": 463, "Cover_Rate": 0.5038084874863983, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GCNPassConfig", "(", "TargetMachine", "*", "TM", ",", "PassManagerBase", "&", "PM", ")", ":", "<ISA_LIT>PassConfig", "(", "TM", ",", "PM", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)", "Func": "GCNPassConfig", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14887, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "<ISA_LIT>Subtarget", "::", "getBZeroEntry", "(", ")", "const", "{"], "ground_truth": ["if", "(", "getTargetTriple", "(", ")", ".", "isMacOSX", "(", ")", "&&", "!", "getTargetTriple", "(", ")", ".", "isMacOSXVersionLT", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "<STR_LIT>", ";"], "File": "X86Subtarget (2)", "Func": "getBZeroEntry", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14888, "Length": 35, "Cover_Rate": 0.8974358974358975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmPrinter", "(", "TargetMachine", "&", "TM", ",", "MCStreamer", "&", "Streamer", ")", ":", "AsmPrinter", "(", "TM", ",", "Streamer", ")", ",", "Subtarget", "(", "&", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ")", ",", "MCInstLowering", "(", "OutContext", ",", "*", "Mang", ",", "*", "this", ")", ",", "SM", "(", "*", "this", ")", ",", "<ISA_LIT>FI", "(", "nullptr", ")", ",", "LOHLabelCounter", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "AArch64AsmPrinter2", "Func": "AArch64AsmPrinter", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14889, "Length": 59, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";"], "ground_truth": ["return", "isInt", "<", "<NUM_LIT>", ">", "(", "MFI", "->", "getMaxCallFrameSize", "(", ")", ")", "&&", "!", "MFI", "->", "hasVarSizedObjects", "(", ")", ";"], "File": "MipsSEFrameLowering14", "Func": "hasReservedCallFrame", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14890, "Length": 31, "Cover_Rate": 0.7045454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TARGET_AM33_2", ")", "{", "for", "(", "i", "=", "FIRST_FP_REGNUM", ";", "i", "<=", "LAST_FP_REGNUM", ";", "i", "++", ")", "fixed_regs", "[", "i", "]", "=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "mn10300", "Func": "mn10300_conditional_register_usage", "Target": "mn10300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14891, "Length": 27, "Cover_Rate": 0.35064935064935066, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isArgPassedInSGPR", "(", "const", "Argument", "*", "A", ")", "{", "const", "Function", "*", "F", "=", "A", "->", "getParent", "(", ")", ";", "CallingConv", "::", "ID", "CC", "=", "F", "->", "getCallingConv", "(", ")", ";", "switch", "(", "CC", ")", "{", "case", "CallingConv", "::", "<ISA_LIT>_KERNEL", ":", "case", "CallingConv", "::", "SPIR_KERNEL", ":", "return", "true", ";", "case", "CallingConv", "::", "<ISA_LIT>_VS", ":"], "ground_truth": ["case", "CallingConv", "::", "<ISA_LIT>_LS", ":"], "File": "AMDGPUBaseInfo29", "Func": "isArgPassedInSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14892, "Length": 59, "Cover_Rate": 0.43703703703703706, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>IncomingValueHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ")", ":", "CallLowering", "::", "IncomingValueHandler", "(", "MIRBuilder", ",", "MRI", ")", "{"], "ground_truth": ["}"], "File": "M88kCallLowering", "Func": "M88kIncomingValueHandler", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14893, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op", ".", "isImmTy", "(", "<ISA_LIT>Operand", "::", "ImmTyDppBoundCtrl", ")", ")", "{", "Operands", ".", "pop_back", "(", ")", ";"], "ground_truth": ["Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateImm", "(", "<NUM_LIT>", ",", "S", ",", "<ISA_LIT>Operand", "::", "ImmTyDppBoundCtrl", ")", ")", ";"], "File": "AMDGPUAsmParser9", "Func": "parseDPPOptionalOps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14894, "Length": 36, "Cover_Rate": 0.34615384615384615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Flavour", "=", "is<ISA_LIT>64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "unsigned", "RA", "=", "is<ISA_LIT>64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["MCRegisterInfo", "*", "X", "=", "new", "MCRegisterInfo", "(", ")", ";"], "File": "PPCMCTargetDesc34", "Func": "createPPCMCRegisterInfo", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14895, "Length": 27, "Cover_Rate": 0.3103448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "GA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "<STR_LIT>", ")", ";", "if", "(", "DAG", ".", "isVerifiedDebugInfoDesc", "(", "Op", ")", ")", "return", "GA", ";"], "ground_truth": ["return", "getGlobalAddressWrapper", "(", "GA", ",", "GV", ",", "DAG", ")", ";"], "File": "XCoreISelLowering5", "Func": "LowerGlobalAddress", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14896, "Length": 34, "Cover_Rate": 0.5074626865671642, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Offset", "=", "<NUM_LIT>", ";", "const", "MCSymbolRefExpr", "*", "SRE", ";", "if", "(", "const", "auto", "*", "BE", "=", "dyn_cast", "<", "MCBinaryExpr", ">", "(", "Expr", ")", ")", "{", "SRE", "=", "dyn_cast", "<", "MCSymbolRefExpr", ">", "(", "BE", "->", "getLHS", "(", ")", ")", ";", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "BE", "->", "getRHS", "(", ")", ")", ";"], "ground_truth": ["assert", "(", "SRE", "&&", "CE", "&&", "<STR_LIT>", ")", ";"], "File": "ARCInstPrinter7", "Func": "printExpr", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14897, "Length": 66, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "arm_elf_asm_cdtor", "(", "symbol", ",", "priority", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "arm_elf_asm_constructor", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14898, "Length": 10, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "SrcReg", "=", "getRegForValue", "(", "Src", ")", ";", "if", "(", "SrcReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "const", "TargetRegisterClass", "*", "InRC", "=", "MRI", ".", "getRegClass", "(", "SrcReg", ")", ";", "if", "(", "InRC", "==", "&", "<STR_LIT>", ")", "{", "unsigned", "TmpReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY_TO_REGCLASS", ")", ",", "TmpReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "SrcReg", "=", "TmpReg", ";", "}", "unsigned", "DestReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";"], "ground_truth": ["unsigned", "Opc", ";"], "File": "PPCFastISel14", "Func": "SelectFPToI", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14899, "Length": 98, "Cover_Rate": 0.3006134969325153, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "code", "==", "'R'", "&&", "CONST_INT_P", "(", "x", ")", ")", "fprintf", "(", "file", ",", "<STR_LIT>", "HOST_WIDE_INT_PRINT_DEC", ",", "<NUM_LIT>", "-", "INTVAL", "(", "x", ")", ")", ";", "else", "if", "(", "code", "==", "'H'", "&&", "CONST_INT_P", "(", "x", ")", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "(", "int", ")", "(", "<NUM_LIT>", "&", "~", "INTVAL", "(", "x", ")", ")", ")", ";", "else", "if", "(", "code", "==", "'h'", "&&", "CONST_INT_P", "(", "x", ")", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "(", "short", ")", "-", "INTVAL", "(", "x", ")", ")", ";", "else", "if", "(", "code", "==", "'B'", "&&", "CONST_INT_P", "(", "x", ")", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "(", "int", ")", "(", "<NUM_LIT>", "&", "~", "INTVAL", "(", "x", ")", ")", ")", ";", "else", "if", "(", "code", "==", "'b'", "&&", "CONST_INT_P", "(", "x", ")", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "(", "int", ")", "(", "<NUM_LIT>", "&", "-", "INTVAL", "(", "x", ")", ")", ")", ";", "else", "if", "(", "code", "==", "'M'", "&&", "CONST_INT_P", "(", "x", ")", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "~", "(", "(", "<NUM_LIT>", "<<", "INTVAL", "(", "x", ")", ")", "-", "<NUM_LIT>", ")", ")", ";", "else", "if", "(", "code", "==", "'x'", "&&", "CONST_INT_P", "(", "x", ")", ")", "fprintf", "(", "file", ",", "HOST_WIDE_INT_PRINT_HEX", ",", "INTVAL", "(", "x", ")", ")", ";"], "ground_truth": ["else", "if", "(", "REG_P", "(", "x", ")", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "x", ")", "]", ")", ";"], "File": "vax", "Func": "print_operand", "Target": "vax", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14900, "Length": 231, "Cover_Rate": 0.4088495575221239, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "==", "OpIdx", ")", "continue", ";", "const", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "if", "(", "(", "Op", ".", "getReg", "(", ")", "!=", "SGPRUsed", ".", "Reg", "||", "Op", ".", "getSubReg", "(", ")", "!=", "SGPRUsed", ".", "SubReg", ")", "&&", "usesConstantBus", "(", "MRI", ",", "Op", ",", "InstDesc", ".", "OpInfo", "[", "i", "]", ")", ")", "{", "return", "false", ";", "}", "}", "else", "if", "(", "InstDesc", ".", "OpInfo", "[", "i", "]", ".", "OperandType", "==", "<STR_LIT>", ")", "{", "return", "false", ";", "}", "}", "}", "if", "(", "MO", "->", "isReg", "(", ")", ")", "{", "assert", "(", "DefinedRC", ")", ";", "return", "isLegalRegOperand", "(", "MRI", ",", "OpInfo", ",", "*", "MO", ")", ";", "}", "assert", "(", "MO", "->", "isImm", "(", ")", "||", "MO", "->", "isTargetIndex", "(", ")", "||", "MO", "->", "isFI", "(", ")", ")", ";", "if", "(", "!", "DefinedRC", ")", "{"], "ground_truth": ["return", "true", ";"], "File": "SIInstrInfo (2)", "Func": "isOperandLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14901, "Length": 173, "Cover_Rate": 0.5179640718562875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "TargetRegisterClass", "*", "const", "CalleeSavedRC", "[", "]", "=", "{", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "<NUM_LIT>", "}", ";", "return", "CalleeSavedRC", ";"], "ground_truth": ["}"], "File": "MBlazeRegisterInfo12", "Func": "getCalleeSavedRegClasses", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14902, "Length": 53, "Cover_Rate": 0.5698924731182796, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "LLVMTargetMachine", "(", "T", ",", "computeDataLayout", "(", "Triple", "(", "TT", ")", ")", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "TLOF", "(", "createTLOF", "(", "Triple", "(", "getTargetTriple", "(", ")", ")", ")", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "*", "this", ",", "Options", ".", "StackAlignmentOverride", ")", "{", "if", "(", "Subtarget", ".", "isTargetWin64", "(", ")", ")", "this", "->", "Options", ".", "TrapUnreachable", "=", "true", ";", "this", "->", "Options", ".", "Reciprocals", ".", "setDefaults", "(", "<STR_LIT>", ",", "false", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["initAsmInfo", "(", ")", ";"], "File": "X86TargetMachine99", "Func": "X86TargetMachine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14903, "Length": 130, "Cover_Rate": 0.9923664122137404, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "sparc", "Func": "sparc_min_arithmetic_precision", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14904, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "PolynomialMultiplyRecognize", "(", "Loop", "*", "loop", ",", "const", "DataLayout", "&", "dl", ",", "const", "DominatorTree", "&", "dt", ",", "const", "TargetLibraryInfo", "&", "tli", ",", "ScalarEvolution", "&", "se", ")", ":", "CurLoop", "(", "loop", ")", ",", "DL", "(", "dl", ")", ",", "DT", "(", "dt", ")", ",", "TLI", "(", "tli", ")", ",", "SE", "(", "se", ")", "{"], "ground_truth": ["}"], "File": "HexagonLoopIdiomRecognition", "Func": "PolynomialMultiplyRecognize", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14905, "Length": 53, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ModulePass", "*", "llvm", "::", "create<ISA_LIT>GenScalarMASSEntriesPass", "(", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>GenScalarMASSEntries", "(", ")", ";"], "File": "PPCGenScalarMASSEntries", "Func": "createPPCGenScalarMASSEntriesPass", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14906, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "MVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getRegClassFor", "(", "RegVT", ")", ";", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "RegVT", ")", ";", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}"], "ground_truth": ["return", "Chain", ";"], "File": "J2ISelLowering", "Func": "LowerFormalArguments", "Target": "J2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14907, "Length": 71, "Cover_Rate": 0.36787564766839376, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeDDDDRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Addr", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "Fail", ";", "unsigned", "Register", "=", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "getRegister", "(", "RegNo", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";", "return", "Success", ";"], "ground_truth": ["}"], "File": "AArch64Disassembler33", "Func": "DecodeDDDDRegisterClass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14908, "Length": 58, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MI", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "Location", ".", "set", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "else", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MI", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "PPCAsmPrinter27", "Func": "getDebugValueLocation", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14909, "Length": 81, "Cover_Rate": 0.826530612244898, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "break", ";", "}"], "ground_truth": ["return", "Ctx", ".", "GetOrCreateSymbol", "(", "Name", ".", "str", "(", ")", ")", ";"], "File": "DCPU16MCInstLower", "Func": "GetJumpTableSymbol", "Target": "Dcpu16", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14910, "Length": 25, "Cover_Rate": 0.30120481927710846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "InstrInfo", ";"], "ground_truth": ["}"], "File": "AGCSubtarget", "Func": "getInstrInfo", "Target": "AGC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14911, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_m_packssdw", "(", "__m64", "__m1", ",", "__m64", "__m2", ")", "{", "return", "_mm_packs_pi32", "(", "__m1", ",", "__m2", ")", ";"], "ground_truth": ["}"], "File": "mmintrin", "Func": "_m_packssdw", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14912, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getReg", "(", ")", "const", "override", "{"], "ground_truth": ["assert", "(", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";"], "File": "M88kAsmParser", "Func": "getReg", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14913, "Length": 16, "Cover_Rate": 0.7272727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>ElimCompare", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "TII", "=", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "F", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "bool", "Changed", "=", "false", ";"], "ground_truth": ["for", "(", "auto", "&", "MBB", ":", "F", ")", "Changed", "|=", "processBlock", "(", "MBB", ")", ";"], "File": "SystemZElimCompare1", "Func": "runOnMachineFunction", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14914, "Length": 59, "Cover_Rate": 0.9365079365079365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "maximum_regs", ",", "maximum_bytes", ",", "start_regno", ",", "regno", ";", "rtx", "value4word", ";", "rtx", "dst_base_reg", ",", "new_base_reg", ";", "unsigned", "HOST_WIDE_INT", "remain_bytes", ",", "remain_words", ",", "prepare_regs", ",", "fill_per_smw", ";", "unsigned", "HOST_WIDE_INT", "real_size", ";", "if", "(", "TARGET_REDUCED_REGS", ")", "{", "maximum_regs", "=", "<NUM_LIT>", ";", "maximum_bytes", "=", "<NUM_LIT>", ";", "start_regno", "=", "<NUM_LIT>", ";", "}", "else", "{", "maximum_regs", "=", "<NUM_LIT>", ";", "maximum_bytes", "=", "<NUM_LIT>", ";", "start_regno", "=", "<NUM_LIT>", ";", "}", "real_size", "=", "UINTVAL", "(", "size", ")", "&", "GET_MODE_MASK", "(", "SImode", ")", ";", "if", "(", "!", "(", "CONST_INT_P", "(", "size", ")", "&&", "real_size", "<=", "maximum_bytes", ")", ")", "return", "false", ";", "remain_bytes", "=", "real_size", ";", "gcc_assert", "(", "GET_MODE", "(", "value", ")", "==", "QImode", "||", "CONST_INT_P", "(", "value", ")", ")", ";", "value4word", "=", "nds32_gen_dup_4_byte_to_word_value", "(", "value", ")", ";", "prepare_regs", "=", "remain_bytes", "/", "UNITS_PER_WORD", ";", "dst_base_reg", "=", "copy_to_mode_reg", "(", "SImode", ",", "XEXP", "(", "dstmem", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "prepare_regs", ">", "maximum_regs", ")", "prepare_regs", "=", "maximum_regs", ";", "fill_per_smw", "=", "prepare_regs", "*", "UNITS_PER_WORD", ";", "regno", "=", "start_regno", ";", "switch", "(", "prepare_regs", ")", "{", "case", "<NUM_LIT>", ":", "default", ":", "{", "rtx", "reg0", "=", "gen_rtx_REG", "(", "SImode", ",", "regno", ")", ";", "rtx", "reg1", "=", "gen_rtx_REG", "(", "SImode", ",", "regno", "+", "<NUM_LIT>", ")", ";", "unsigned", "last_regno", "=", "start_regno", "+", "prepare_regs", "-", "<NUM_LIT>", ";", "emit_move_insn", "(", "reg0", ",", "value4word", ")", ";", "emit_move_insn", "(", "reg1", ",", "value4word", ")", ";", "rtx", "regd", "=", "gen_rtx_REG", "(", "DImode", ",", "regno", ")", ";", "regno", "+=", "<NUM_LIT>", ";", "while", "(", "regno", "<=", "last_regno", ")", "{", "if", "(", "(", "regno", "+", "<NUM_LIT>", ")", "<=", "last_regno", ")", "{", "rtx", "reg", "=", "gen_rtx_REG", "(", "DImode", ",", "regno", ")", ";", "emit_move_insn", "(", "reg", ",", "regd", ")", ";", "regno", "+=", "<NUM_LIT>", ";", "}", "else", "{", "rtx", "reg", "=", "gen_rtx_REG", "(", "SImode", ",", "regno", ")", ";", "emit_move_insn", "(", "reg", ",", "reg0", ")", ";", "regno", "+=", "<NUM_LIT>", ";", "}", "}", "break", ";", "}", "case", "<NUM_LIT>", ":", "{", "rtx", "reg", "=", "gen_rtx_REG", "(", "SImode", ",", "regno", "++", ")", ";", "emit_move_insn", "(", "reg", ",", "value4word", ")", ";", "}", "break", ";", "case", "<NUM_LIT>", ":", "break", ";", "}", "if", "(", "fill_per_smw", ")", "for", "(", ";", "remain_bytes", ">=", "fill_per_smw", ";", "remain_bytes", "-=", "fill_per_smw", ")", "{", "emit_insn", "(", "nds32_expand_store_multiple", "(", "start_regno", ",", "prepare_regs", ",", "dst_base_reg", ",", "dstmem", ",", "true", ",", "&", "new_base_reg", ")", ")", ";", "dst_base_reg", "=", "new_base_reg", ";", "dstmem", "=", "gen_rtx_MEM", "(", "SImode", ",", "dst_base_reg", ")", ";", "}", "remain_words", "=", "remain_bytes", "/", "UNITS_PER_WORD", ";", "if", "(", "remain_words", ")", "{", "emit_insn", "(", "nds32_expand_store_multiple", "(", "start_regno", ",", "remain_words", ",", "dst_base_reg", ",", "dstmem", ",", "true", ",", "&", "new_base_reg", ")", ")", ";", "dst_base_reg", "=", "new_base_reg", ";"], "ground_truth": ["dstmem", "=", "gen_rtx_MEM", "(", "SImode", ",", "dst_base_reg", ")", ";"], "File": "nds32-memory-manipulation", "Func": "nds32_expand_setmem_unroll", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14915, "Length": 420, "Cover_Rate": 0.813953488372093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TYPE_ALIGN", "(", "type", ")", ">", "BITS_PER_WORD", ")", "{", "int", "align", "=", "TYPE_ALIGN", "(", "type", ")", "/", "BITS_PER_UNIT", ";", "t", "=", "build", "(", "PLUS_EXPR", ",", "integer_type_node", ",", "orig_ndx", ",", "build_int_cst", "(", "NULL_TREE", ",", "align", "-", "<NUM_LIT>", ")", ")", ";", "t", "=", "build", "(", "BIT_AND_EXPR", ",", "integer_type_node", ",", "t", ",", "build_int_cst", "(", "NULL_TREE", ",", "-", "align", ")", ")", ";", "t", "=", "build", "(", "MODIFY_EXPR", ",", "integer_type_node", ",", "orig_ndx", ",", "t", ")", ";", "gimplify_and_add", "(", "t", ",", "pre_p", ")", ";", "}", "t", "=", "fold_convert", "(", "integer_type_node", ",", "va_size", ")", ";", "t", "=", "build", "(", "PLUS_EXPR", ",", "integer_type_node", ",", "orig_ndx", ",", "t", ")", ";", "t", "=", "build", "(", "MODIFY_EXPR", ",", "integer_type_node", ",", "ndx", ",", "t", ")", ";", "gimplify_and_add", "(", "t", ",", "pre_p", ")", ";", "array", "=", "create_tmp_var", "(", "ptr_type_node", ",", "NULL", ")", ";", "lab_over", "=", "NULL", ";", "if", "(", "!", "targetm", ".", "calls", ".", "must_pass_in_stack", "(", "TYPE_MODE", "(", "type", ")", ",", "type", ")", ")", "{", "lab_false", "=", "create_artificial_label", "(", ")", ";", "lab_over", "=", "create_artificial_label", "(", ")", ";", "t", "=", "build_int_cst", "(", "NULL_TREE", ",", "MAX_ARGS_IN_REGISTERS", "*", "UNITS_PER_WORD", ")", ";", "t", "=", "build", "(", "GT_EXPR", ",", "boolean_type_node", ",", "ndx", ",", "t", ")", ";", "t", "=", "build", "(", "COND_EXPR", ",", "void_type_node", ",", "t", ",", "build", "(", "GOTO_EXPR", ",", "void_type_node", ",", "lab_false", ")", ",", "NULL", ")", ";", "gimplify_and_add", "(", "t", ",", "pre_p", ")", ";", "t", "=", "build", "(", "MODIFY_EXPR", ",", "void_type_node", ",", "array", ",", "reg", ")", ";", "gimplify_and_add", "(", "t", ",", "pre_p", ")", ";", "t", "=", "build", "(", "GOTO_EXPR", ",", "void_type_node", ",", "lab_over", ")", ";", "gimplify_and_add", "(", "t", ",", "pre_p", ")", ";", "t", "=", "build", "(", "LABEL_EXPR", ",", "void_type_node", ",", "lab_false", ")", ";", "gimplify_and_add", "(", "t", ",", "pre_p", ")", ";", "}", "lab_false2", "=", "create_artificial_label", "(", ")", ";", "t", "=", "build_int_cst", "(", "NULL_TREE", ",", "MAX_ARGS_IN_REGISTERS", "*", "UNITS_PER_WORD", ")", ";"], "ground_truth": ["t", "=", "build", "(", "GT_EXPR", ",", "boolean_type_node", ",", "orig_ndx", ",", "t", ")", ";"], "File": "xtensa3", "Func": "xtensa_gimplify_va_arg_expr", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14916, "Length": 305, "Cover_Rate": 0.35341830822711473, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_madd52hi_epu64", "(", "__m128i", "__X", ",", "__m128i", "__Y", ",", "__m128i", "__Z", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_vpmadd52huq128_mask", "(", "(", "__v2di", ")", "__X", ",", "(", "__v2di", ")", "__Y", ",", "(", "__v2di", ")", "__Z", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512ifmavlintrin", "Func": "_mm_madd52hi_epu64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14917, "Length": 53, "Cover_Rate": 0.9814814814814815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "getScalarShiftAmountTy", "(", "const", "DataLayout", "&", ",", "EVT", "LHSTy", ")", "const", "override", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SNESISelLowering", "Func": "getScalarShiftAmountTy", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14918, "Length": 17, "Cover_Rate": 0.8947368421052632, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "&", "MO", "=", "Br", ".", "getOperand", "(", "I", ")", ";", "if", "(", "MO", ".", "isMBB", "(", ")", ")", "return", "MO", ".", "getMBB", "(", ")", ";", "}"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "Cpu0LongBranch", "Func": "getTargetMBB", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14919, "Length": 33, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "isFI", "(", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "MO", ".", "isReg", "(", ")", ")", "for", "(", "unsigned", "IndexReg", ":", "<STR_LIT>", ")", "if", "(", "RI", ".", "isSubRegisterEq", "(", "IndexReg", ",", "MO", ".", "getReg", "(", ")", ")", ")", "return", "true", ";"], "File": "Z80InstrInfo2", "Func": "isIndex", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14920, "Length": 44, "Cover_Rate": 0.676923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "AMDGPUDAGToDAGISel", "::", "SelectVOP3Mods0", "(", "SDValue", "In", ",", "SDValue", "&", "Src", ",", "SDValue", "&", "SrcMods", ",", "SDValue", "&", "Clamp", ",", "SDValue", "&", "Omod", ")", "const", "{"], "ground_truth": ["SDLoc", "DL", "(", "In", ")", ";"], "File": "AMDGPUISelDAGToDAG72", "Func": "SelectVOP3Mods0", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14921, "Length": 32, "Cover_Rate": 0.4383561643835616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "Next", "=", "Simple", "->", "Next", ";", "}", "else", "{", "for", "(", "const", "auto", "&", "iter", ":", "Simple", "->", "Inner", "->", "ProcessedBranchesOut", ")", "{", "Block", "*", "Target", "=", "iter", ".", "first", ";", "Branch", "*", "Details", "=", "iter", ".", "second", ".", "get", "(", ")", ";", "if", "(", "Details", "->", "Type", "!=", "Branch", "::", "Direct", "&&", "contains", "(", "NaturalBlocks", ",", "Target", ")", ")", "{", "Details", "->", "Type", "=", "Branch", "::", "Direct", ";", "if", "(", "MultipleShape", "*", "Multiple", "=", "dyn_cast", "<", "MultipleShape", ">", "(", "Details", "->", "Ancestor", ")", ")", "Multiple", "->", "Breaks", "--", ";", "}", "else", "if", "(", "Details", "->", "Type", "==", "Branch", "::", "Break", "&&", "LastLoop", "&&", "LastLoop", "->", "Natural", "==", "Details", "->", "Ancestor", "->", "Natural", ")", "{", "Details", "->", "Labeled", "=", "false", ";", "if", "(", "MultipleShape", "*", "Multiple", "=", "dyn_cast", "<", "MultipleShape", ">", "(", "Details", "->", "Ancestor", ")", ")", "Multiple", "->", "Breaks", "--", ";", "}", "}", "}", "}", ",", "[", "&", "]", "(", "MultipleShape", "*", "Multiple", ")", "{", "for", "(", "const", "auto", "&", "iter", ":", "Multiple", "->", "InnerMap", ")", "{", "RemoveUnneededFlows", "(", "iter", ".", "second", ",", "Multiple", "->", "Next", ",", "Multiple", "->", "Breaks", "?", "nullptr", ":", "LastLoop", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "}", "Next", "=", "Multiple", "->", "Next", ";", "}", ",", "[", "&", "]", "(", "LoopShape", "*", "Loop", ")", "{", "RemoveUnneededFlows", "(", "Loop", "->", "Inner", ",", "Loop", "->", "Inner", ",", "Loop", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "Next", "=", "Loop", "->", "Next", ";"], "ground_truth": ["}", ")", ";"], "File": "Relooper3", "Func": "RemoveUnneededFlows", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14922, "Length": 236, "Cover_Rate": 0.4354243542435424, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "hasNoSignFlagUses", "(", "SDValue", "Flags", ")", "const", "{", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "Flags", "->", "use_begin", "(", ")", ",", "UE", "=", "Flags", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "if", "(", "UI", ".", "getUse", "(", ")", ".", "getResNo", "(", ")", "!=", "Flags", ".", "getResNo", "(", ")", ")", "continue", ";", "if", "(", "UI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "cast", "<", "RegisterSDNode", ">", "(", "UI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getReg", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "for", "(", "SDNode", "::", "use_iterator", "FlagUI", "=", "UI", "->", "use_begin", "(", ")", ",", "FlagUE", "=", "UI", "->", "use_end", "(", ")", ";", "FlagUI", "!=", "FlagUE", ";", "++", "FlagUI", ")", "{", "if", "(", "FlagUI", ".", "getUse", "(", ")", ".", "getResNo", "(", ")", "!=", "<NUM_LIT>", ")", "continue", ";", "if", "(", "!", "FlagUI", "->", "isMachineOpcode", "(", ")", ")", "return", "false", ";", "<STR_LIT>", "CC", "=", "getCondFromNode", "(", "*", "FlagUI", ")", ";", "switch", "(", "CC", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "continue", ";", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "X86ISelDAGToDAG1", "Func": "hasNoSignFlagUses", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14923, "Length": 200, "Cover_Rate": 0.8620689655172413, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "align", ">", "UNITS_PER_WORD", ")", "{", "align", "=", "UNITS_PER_WORD", ";", "}", "else", "if", "(", "align", "<", "UNITS_PER_WORD", ")", "{", "if", "(", "INTVAL", "(", "length", ")", "<=", "MAX_MOVE_BYTES", ")", "{", "move_by_pieces", "(", "dest", ",", "src", ",", "bytes", ",", "align", ",", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "else", "return", "false", ";", "}", "if", "(", "INTVAL", "(", "length", ")", "<=", "<NUM_LIT>", "*", "MAX_MOVE_BYTES", ")", "{", "microblaze_block_move_straight", "(", "dest", ",", "src", ",", "INTVAL", "(", "length", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "microblaze2", "Func": "microblaze_expand_block_move", "Target": "microblaze", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14924, "Length": 80, "Cover_Rate": 0.5369127516778524, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", "->", "hasApertureRegs", "(", ")", ")", "{", "unsigned", "Offset", "=", "AS", "==", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", "?", "<STR_LIT>", "::", "OFFSET_SRC_SHARED_BASE", ":", "<STR_LIT>", "::", "OFFSET_SRC_PRIVATE_BASE", ";", "unsigned", "WidthM1", "=", "AS", "==", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", "?", "<STR_LIT>", "::", "WIDTH_M1_SRC_SHARED_BASE", ":", "<STR_LIT>", "::", "WIDTH_M1_SRC_PRIVATE_BASE", ";", "unsigned", "Encoding", "=", "<STR_LIT>", "::", "ID_MEM_BASES", "<<", "<STR_LIT>", "::", "ID_SHIFT_", "|", "Offset", "<<", "<STR_LIT>", "::", "OFFSET_SHIFT_", "|", "WidthM1", "<<", "<STR_LIT>", "::", "WIDTH_M1_SHIFT_", ";", "SDValue", "EncodingImm", "=", "DAG", ".", "getTargetConstant", "(", "Encoding", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "ApertureReg", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "EncodingImm", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "ShiftAmount", "=", "DAG", ".", "getTargetConstant", "(", "WidthM1", "+", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "ApertureReg", ",", "ShiftAmount", ")", ";", "}", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "Register", "UserSGPR", "=", "Info", "->", "getQueuePtrUserSGPR", "(", ")", ";", "assert", "(", "UserSGPR", "!=", "<STR_LIT>", ")", ";", "SDValue", "QueuePtr", "=", "CreateLiveInRegister", "(", "DAG", ",", "&", "<STR_LIT>", ",", "UserSGPR", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["uint32_t", "StructOffset", "=", "(", "AS", "==", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "File": "SIISelLowering140", "Func": "getSegmentAperture", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14925, "Length": 203, "Cover_Rate": 0.6403785488958991, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "<ISA_LIT>AsmParser", "::", "ParseOperand", "(", "StringRef", "Mnemonic", ")", "{"], "ground_truth": ["if", "(", "isParsingIntelSyntax", "(", ")", ")", "return", "ParseIntelOperand", "(", ")", ";"], "File": "X86AsmParser78", "Func": "ParseOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14926, "Length": 25, "Cover_Rate": 0.78125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "mips_emit_move_or_split", "(", "rtx", "dest", ",", "rtx", "src", ",", "enum", "mips_split_type", "split_type", ")", "{", "if", "(", "mips_split_move_p", "(", "dest", ",", "src", ",", "split_type", ")", ")", "mips_split_move", "(", "dest", ",", "src", ",", "split_type", ",", "NULL", ")", ";"], "ground_truth": ["else", "mips_emit_move", "(", "dest", ",", "src", ")", ";"], "File": "mips", "Func": "mips_emit_move_or_split", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14927, "Length": 45, "Cover_Rate": 0.9782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "CMPrr", "=", "IsThumb", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPrr", ")", ")", ".", "addReg", "(", "DestLo", ",", "getKillRegState", "(", "Dest", ".", "isDead", "(", ")", ")", ")", ".", "addReg", "(", "DesiredLo", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPrr", ")", ")", ".", "addReg", "(", "DestHi", ",", "getKillRegState", "(", "Dest", ".", "isDead", "(", ")", ")", ")", ".", "addReg", "(", "DesiredHi", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ";", "unsigned", "Bcc", "=", "IsThumb", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "DoneBB", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "StoreBB", ")", ";", "unsigned", "STREXD", "=", "IsThumb", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MIB", "=", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "STREXD", ")", ",", "TempReg", ")", ";", "unsigned", "Flags", "=", "getKillRegState", "(", "New", ".", "isDead", "(", ")", ")", ";", "addExclusiveRegPair", "(", "MIB", ",", "New", ",", "Flags", ",", "IsThumb", ",", "TRI", ")", ";", "MIB", ".", "addReg", "(", "AddrReg", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "unsigned", "CMPri", "=", "IsThumb", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPri", ")", ")", ".", "addReg", "(", "TempReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "LoadCmpBB", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ";", "StoreBB", "->", "addSuccessor", "(", "LoadCmpBB", ")", ";", "StoreBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "DoneBB", "->", "splice", "(", "DoneBB", "->", "end", "(", ")", ",", "&", "MBB", ",", "MI", ",", "MBB", ".", "end", "(", ")", ")", ";", "DoneBB", "->", "transferSuccessors", "(", "&", "MBB", ")", ";", "MBB", ".", "addSuccessor", "(", "LoadCmpBB", ")", ";"], "ground_truth": ["NextMBBI", "=", "MBB", ".", "end", "(", ")", ";"], "File": "ARMExpandPseudoInsts15", "Func": "ExpandCMP_SWAP_64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14928, "Length": 357, "Cover_Rate": 0.4401972872996301, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasMessageSecurityAssist5", ";"], "ground_truth": ["}"], "File": "SystemZSubtarget", "Func": "hasMessageSecurityAssist5", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14929, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "SubIdx", "=", "(", "IsI64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "bool", "DstIsLarger", ",", "SrcIsLarger", ";", "tie", "(", "DstIsLarger", ",", "SrcIsLarger", ")", "=", "compareOpndSize", "(", "CvtOpc", ",", "*", "MBB", ".", "getParent", "(", ")", ")", ";", "if", "(", "DstIsLarger", ")", "TmpReg", "=", "getRegisterInfo", "(", ")", ".", "getSubReg", "(", "DstReg", ",", "SubIdx", ")", ";", "if", "(", "SrcIsLarger", ")", "DstReg", "=", "getRegisterInfo", "(", ")", ".", "getSubReg", "(", "DstReg", ",", "SubIdx", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "MovDesc", ",", "TmpReg", ")", ".", "addReg", "(", "SrcReg", ",", "KillSrc", ")", ";"], "File": "MipsSEInstrInfo6", "Func": "expandCvtFPInt", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14930, "Length": 89, "Cover_Rate": 0.3991031390134529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>_64TargetMachine", "::", "<ISA_LIT>_64TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "<ISA_LIT>TargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "true", ")", ",", "DL", "(", "<STR_LIT>", "<STR_LIT>", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "JITInfo", "(", "*", "this", ")", "{"], "ground_truth": ["}"], "File": "X86TargetMachine56", "Func": "X86_64TargetMachine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14931, "Length": 91, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>MachineFunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "ForceFramePointer", "(", "false", ")", ",", "CalleeSavedFrameSize", "(", "<NUM_LIT>", ")", ",", "BytesToPopOnReturn", "(", "<NUM_LIT>", ")", ",", "DecorationStyle", "(", "None", ")", ",", "ReturnAddrIndex", "(", "<NUM_LIT>", ")", ",", "TailCallReturnAddrDelta", "(", "<NUM_LIT>", ")", ",", "SRetReturnReg", "(", "<NUM_LIT>", ")", ",", "GlobalBaseReg", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "X86MachineFunctionInfo11", "Func": "X86MachineFunctionInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14932, "Length": 49, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_insertf64x4", "(", "__m512d", "__W", ",", "__mmask8", "__U", ",", "__m512d", "__A", ",", "__m256d", "__B", ",", "const", "int", "__imm", ")", "{"], "ground_truth": ["return", "(", "__m512d", ")", "__builtin_ia32_insertf64x4_mask", "(", "(", "__v8df", ")", "__A", ",", "(", "__v4df", ")", "__B", ",", "__imm", ",", "(", "__v8df", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_insertf64x4", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14933, "Length": 61, "Cover_Rate": 0.9838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "label", "=", "gen_rtx_LABEL_REF", "(", "DImode", ",", "label", ")", ";", "if", "(", "before", "==", "NULL", ")", "before", "=", "scratch", ";", "emit_load_locked", "(", "mode", ",", "before", ",", "mem", ")", ";", "if", "(", "code", "==", "NOT", ")", "{", "x", "=", "gen_rtx_AND", "(", "mode", ",", "before", ",", "val", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "val", ",", "x", ")", ")", ";", "x", "=", "gen_rtx_NOT", "(", "mode", ",", "val", ")", ";", "}", "else", "x", "=", "gen_rtx_fmt_ee", "(", "code", ",", "mode", ",", "before", ",", "val", ")", ";", "if", "(", "after", ")", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "after", ",", "copy_rtx", "(", "x", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "scratch", ",", "x", ")", ")", ";", "emit_store_conditional", "(", "mode", ",", "cond", ",", "mem", ",", "scratch", ")", ";", "x", "=", "gen_rtx_EQ", "(", "DImode", ",", "cond", ",", "const0_rtx", ")", ";", "emit_unlikely_jump", "(", "x", ",", "label", ")", ";"], "ground_truth": ["alpha_post_atomic_barrier", "(", "model", ")", ";"], "File": "alpha4", "Func": "alpha_split_atomic_op", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14934, "Length": 147, "Cover_Rate": 0.6805555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "llvm", "::", "checkConvertToNonDenormSingle", "(", "APFloat", "&", "ArgAPFloat", ")", "{", "APFloat", "APFloatToConvert", "=", "ArgAPFloat", ";", "bool", "LosesInfo", "=", "true", ";"], "ground_truth": ["APFloatToConvert", ".", "convert", "(", "APFloat", "::", "IEEEsingle", "(", ")", ",", "APFloat", "::", "rmNearestTiesToEven", ",", "&", "LosesInfo", ")", ";"], "File": "PPCISelLowering109", "Func": "checkConvertToNonDenormSingle", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14935, "Length": 38, "Cover_Rate": 0.7307692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCCodeEmitter", "::", "EmitRegModRMByte", "(", "const", "MCOperand", "&", "ModRMReg", ",", "unsigned", "RegOpcodeFld", ",", "unsigned", "&", "CurByte", ",", "raw_ostream", "&", "OS", ")", "const", "{"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "HSAILMCCodeEmitter", "Func": "EmitRegModRMByte", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14936, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "insn", ">>", "<STR_LIT>", ")", "&", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "getUBit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14937, "Length": 10, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";"], "ground_truth": ["unsigned", "Align", "=", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ";"], "File": "MipsInstrInfo (2)3", "Func": "GetMemOperand", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14938, "Length": 31, "Cover_Rate": 0.3974358974358974, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>GenPreLegalizerCombinerHelper", "Generated", "(", "GeneratedRuleCfg", ",", "Helper", ")", ";", "if", "(", "Generated", ".", "tryCombineAll", "(", "Observer", ",", "MI", ",", "B", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "M88kPreLegalizerCombiner", "Func": "combine", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14939, "Length": 27, "Cover_Rate": 0.32142857142857145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "getGlobalReg", "(", "SelectionDAG", "&", "DAG", ",", "EVT", "Ty", ")", "const", "{", "<ISA_LIT>FunctionInfo", "*", "FI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "return", "DAG", ".", "getRegister", "(", "FI", "->", "getGlobalBaseReg", "(", ")", ",", "Ty", ")", ";"], "ground_truth": ["}"], "File": "SICISelLowering", "Func": "getGlobalReg", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14940, "Length": 46, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__r", "=", "_mm_cmpunord_pd", "(", "vec_splats", "(", "__A", "[", "<NUM_LIT>", "]", ")", ",", "vec_splats", "(", "__B", "[", "<NUM_LIT>", "]", ")", ")", ";", "return", "(", "__m128d", ")", "_mm_setr_pd", "(", "__r", "[", "<NUM_LIT>", "]", ",", "__A", "[", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["}"], "File": "emmintrin2", "Func": "_mm_cmpunord_sd", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14941, "Length": 39, "Cover_Rate": 0.609375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>SelectionDAGInfo", "::", "~", "<ISA_LIT>SelectionDAGInfo", "(", ")", "{"], "ground_truth": ["}"], "File": "AArch64SelectionDAGInfo20", "Func": "~AArch64SelectionDAGInfo", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14942, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vabavq_p", "(", "uint32_t", "__a", ",", "uint32x4_t", "__b", ",", "uint32x4_t", "__c", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__arm_vabavq_p_u32", "(", "__a", ",", "__b", ",", "__c", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vabavq_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14943, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isDisp8", "(", "int", "Value", ")", "{"], "ground_truth": ["return", "Value", "==", "(", "signed", "char", ")", "Value", ";"], "File": "X86CodeEmitter", "Func": "isDisp8", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14944, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCValue", "Res", ";", "bool", "IsReloc", "=", "getMemOff", "(", ")", "->", "evaluateAsRelocatable", "(", "Res", ",", "nullptr", ",", "nullptr", ")", ";", "return", "IsReloc", "&&", "isShiftedInt", "<", "Bits", ",", "ShiftAmount", ">", "(", "Res", ".", "getConstant", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmParser (2)4", "Func": "isMemWithSimmOffset", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14945, "Length": 37, "Cover_Rate": 0.37, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isa", "<", "BranchInst", ">", "(", "V", ")", "||", "isa", "<", "SwitchInst", ">", "(", "V", ")", "||", "isa", "<", "BasicBlock", ">", "(", "V", ")", ")", "return", "true", ";", "if", "(", "isa", "<", "PHINode", ">", "(", "V", ")", "||", "isa", "<", "SelectInst", ">", "(", "V", ")", "||", "isa", "<", "ReturnInst", ">", "(", "V", ")", ")", "return", "true", ";", "if", "(", "auto", "*", "Call", "=", "dyn_cast", "<", "CallInst", ">", "(", "V", ")", ")", "return", "Call", "->", "hasRetAttr", "(", "Attribute", "::", "AttrKind", "::", "ZExt", ")", ";", "else", "if", "(", "auto", "*", "Cast", "=", "dyn_cast", "<", "CastInst", ">", "(", "V", ")", ")", "{", "if", "(", "isa", "<", "ZExtInst", ">", "(", "Cast", ")", ")", "return", "Cast", "->", "getDestTy", "(", ")", "->", "getScalarSizeInBits", "(", ")", "<=", "<NUM_LIT>", ";", "else", "if", "(", "auto", "*", "Trunc", "=", "dyn_cast", "<", "TruncInst", ">", "(", "V", ")", ")", "return", "Trunc", "->", "getDestTy", "(", ")", "->", "getScalarSizeInBits", "(", ")", "<=", "TypeSize", ";", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "}", "else", "if", "(", "!", "isa", "<", "BinaryOperator", ">", "(", "V", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMCodeGenPrepare1", "Func": "isSupportedValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14946, "Length": 192, "Cover_Rate": 0.5962732919254659, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>Cloner", "::", "remapAllSites", "(", "Function", "*", "Caller", ",", "Function", "*", "OrgF", ",", "Function", "*", "Clone", ")", "{", "cloned_map_iterator", "cm_it", "=", "ClonedFunctionMap", ".", "find", "(", "Caller", ")", ";", "if", "(", "cm_it", "!=", "ClonedFunctionMap", ".", "end", "(", ")", ")", "Caller", "=", "cm_it", "->", "second", ";", "for", "(", "Function", "::", "iterator", "BI", "=", "Caller", "->", "begin", "(", ")", ";", "BI", "!=", "Caller", "->", "end", "(", ")", ";", "++", "BI", ")", "{", "BasicBlock", "&", "BB", "=", "*", "BI", ";", "for", "(", "BasicBlock", "::", "iterator", "II", "=", "BB", ".", "begin", "(", ")", ";", "II", "!=", "BB", ".", "end", "(", ")", ";", "++", "II", ")", "{", "if", "(", "II", "->", "getNumOperands", "(", ")", ">", "<NUM_LIT>", "&&", "II", "->", "getOperand", "(", "<NUM_LIT>", ")", "==", "OrgF", ")", "II", "->", "setOperand", "(", "<NUM_LIT>", ",", "Clone", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "PIC16Cloner", "Func": "remapAllSites", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14947, "Length": 132, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "emitExtractSubreg", "(", "DstReg", ",", "SrcReg", ",", "I", ",", "MRI", ",", "MF", ")", ")", "return", "false", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "bool", "HasAVX", "=", "STI", ".", "hasAVX", "(", ")", ";", "bool", "HasAVX512", "=", "STI", ".", "hasAVX512", "(", ")", ";", "bool", "HasVLX", "=", "STI", ".", "hasVLX", "(", ")", ";", "if", "(", "SrcTy", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "DstTy", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "HasVLX", ")", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "else", "if", "(", "HasAVX", ")", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "else", "return", "false", ";", "}", "else", "if", "(", "SrcTy", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "HasAVX512", ")", "{", "if", "(", "DstTy", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "else", "if", "(", "DstTy", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["else", "return", "false", ";"], "File": "X86InstructionSelector", "Func": "selectExtract", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14948, "Length": 176, "Cover_Rate": 0.4888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "MipsDelaySlotFiller10", "Func": "getPassName", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14949, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setUsesRegion", "(", ")", "{"], "ground_truth": ["}"], "File": "HSAILMachineFunctionInfo", "Func": "setUsesRegion", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14950, "Length": 6, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "FrameOffset", "=", "PtrVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "SDValue", "ConstFrameOffset", "=", "DAG", ".", "getConstant", "(", "FrameOffset", ",", "dl", ",", "PtrVT", ")", ";", "uint64_t", "StackOffset", "=", "PtrVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", "-", "<NUM_LIT>", ";", "SDValue", "ConstStackOffset", "=", "DAG", ".", "getConstant", "(", "StackOffset", ",", "dl", ",", "PtrVT", ")", ";", "uint64_t", "FPROffset", "=", "<NUM_LIT>", ";", "SDValue", "ConstFPROffset", "=", "DAG", ".", "getConstant", "(", "FPROffset", ",", "dl", ",", "PtrVT", ")", ";", "const", "Value", "*", "SV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";", "SDValue", "firstStore", "=", "DAG", ".", "getTruncStore", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "dl", ",", "ArgGPR", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "MachinePointerInfo", "(", "SV", ")", ",", "<STR_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "uint64_t", "nextOffset", "=", "FPROffset", ";", "SDValue", "nextPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "ConstFPROffset", ")", ";", "SDValue", "secondStore", "=", "DAG", ".", "getTruncStore", "(", "firstStore", ",", "dl", ",", "ArgFPR", ",", "nextPtr", ",", "MachinePointerInfo", "(", "SV", ",", "nextOffset", ")", ",", "<STR_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "nextOffset", "+=", "StackOffset", ";"], "ground_truth": ["nextPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "nextPtr", ",", "ConstStackOffset", ")", ";"], "File": "PPCISelLowering130", "Func": "LowerVASTART", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14951, "Length": 212, "Cover_Rate": 0.4108527131782946, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DecodeStatus", "Result", "=", "readInstruction32", "(", "Bytes", ",", "Address", ",", "Size", ",", "Insn", ",", "isLittleEndian", ")", ";", "if", "(", "Result", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ")", "{", "Result", "=", "decodeInstruction", "(", "DecoderTable<ISA_LIT>V932", ",", "Instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";"], "ground_truth": ["}"], "File": "SparcDisassembler (2)1", "Func": "getInstruction", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14952, "Length": 59, "Cover_Rate": 0.33146067415730335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "unsigned", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "O", "<<", "getRegisterName", "(", "Reg", ")", ";", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "O", "<<", "'#'", "<<", "Op", ".", "getImm", "(", ")", ";", "}", "else", "{", "assert", "(", "Op", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";", "O", "<<", "*", "Op", ".", "getExpr", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMInstPrinter16", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14953, "Length": 71, "Cover_Rate": 0.7029702970297029, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_min_epu32", "(", "__m256i", "__W", ",", "__mmask8", "__M", ",", "__m256i", "__A", ",", "__m256i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m256i", ")", "__builtin_ia32_pminud256_mask", "(", "(", "__v8si", ")", "__A", ",", "(", "__v8si", ")", "__B", ",", "(", "__v8si", ")", "__W", ",", "__M", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_mask_min_epu32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14954, "Length": 52, "Cover_Rate": 0.9811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Fixup", ".", "Offset", "+", "Size", "<=", "DF", ".", "getContents", "(", ")", ".", "size", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "Size", ";", "++", "i", ")", "DF", ".", "getContents", "(", ")", "[", "Fixup", ".", "Offset", "+", "i", "]", "=", "uint8_t", "(", "Value", ">>", "(", "i", "*", "<NUM_LIT>", ")", ")", ";"], "File": "X86AsmBackend9", "Func": "ApplyFixup", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14955, "Length": 59, "Cover_Rate": 0.6629213483146067, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StoreInst", "*", "<ISA_LIT>", "=", "dyn_cast", "<", "StoreInst", ">", "(", "U", ".", "getUser", "(", ")", ")", ";", "if", "(", "UseCount", ">", "MaxUses", ")", "return", "false", ";", "if", "(", "!", "<ISA_LIT>", ")", "{", "auto", "*", "BCI", "=", "dyn_cast", "<", "BitCastInst", ">", "(", "U", ".", "getUser", "(", ")", ")", ";", "if", "(", "!", "BCI", "||", "!", "BCI", "->", "hasOneUse", "(", ")", ")", "return", "false", ";", "Type", "*", "DestEltTy", "=", "BCI", "->", "getType", "(", ")", "->", "getPointerElementType", "(", ")", ";", "if", "(", "DestEltTy", "->", "isAggregateType", "(", ")", ")", "return", "false", ";", "Type", "*", "SrcEltTy", "=", "Arg", ".", "getType", "(", ")", "->", "getPointerElementType", "(", ")", ";", "if", "(", "SrcEltTy", "->", "isArrayTy", "(", ")", ")", "return", "false", ";", "if", "(", "(", "SrcEltTy", "->", "isStructTy", "(", ")", "&&", "(", "SrcEltTy", "->", "getStructNumElements", "(", ")", "!=", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "if", "(", "DL", "->", "getTypeAllocSize", "(", "SrcEltTy", ")", "!=", "DL", "->", "getTypeAllocSize", "(", "DestEltTy", ")", ")", "return", "false", ";"], "ground_truth": ["return", "checkArgumentUses", "(", "*", "BCI", ")", ";"], "File": "AMDGPURewriteOutArguments (2)", "Func": "checkArgumentUses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14956, "Length": 161, "Cover_Rate": 0.696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmInstrumentation", "::", "InstrumentAndEmitInstruction", "(", "const", "MCInst", "&", "Inst", ",", "OperandVector", "&", "Operands", ",", "MCContext", "&", "Ctx", ",", "const", "MCInstrInfo", "&", "MII", ",", "MCStreamer", "&", "Out", ",", "bool", "PrintSchedInfoEnabled", ")", "{", "EmitInstruction", "(", "Out", ",", "Inst", ",", "PrintSchedInfoEnabled", ")", ";"], "ground_truth": ["}"], "File": "X86AsmInstrumentation1", "Func": "InstrumentAndEmitInstruction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14957, "Length": 41, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>beTargetMachine", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "AArch64TargetMachine (2)3", "Func": "anchor", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14958, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_min_epu8", "(", "__m512i", "__A", ",", "__m512i", "__B", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_pminub512_mask", "(", "(", "__v64qi", ")", "__A", ",", "(", "__v64qi", ")", "__B", ",", "(", "__v64qi", ")", "_mm512_setzero_si512", "(", ")", ",", "(", "__mmask64", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin", "Func": "_mm512_min_epu8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14959, "Length": 53, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "replaceInstrOperandWithImm", "(", "MachineInstr", "&", "MI", ",", "unsigned", "OpNo", ",", "int64_t", "Imm", ")", "const", "{", "assert", "(", "MI", ".", "getOperand", "(", "OpNo", ")", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "Register", "InUseReg", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["MI", ".", "getOperand", "(", "OpNo", ")", ".", "ChangeToImmediate", "(", "Imm", ")", ";"], "File": "PPCInstrInfo118", "Func": "replaceInstrOperandWithImm", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14960, "Length": 59, "Cover_Rate": 0.45038167938931295, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>TargetLowering", "::", "getNumRegistersForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "std", "::", "max", "(", "(", "VT", ".", "getSizeInBits", "(", ")", "/", "(", "Subtarget", ".", "isABI_O32", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "<ISA_LIT>TargetLowering", "::", "getNumRegisters", "(", "Context", ",", "VT", ")", ";"], "File": "MipsISelLowering116", "Func": "getNumRegistersForCallingConv", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14961, "Length": 65, "Cover_Rate": 0.9848484848484849, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqshl_n_s64", "(", "int64x1_t", "__a", ",", "const", "int", "__b", ")", "{"], "ground_truth": ["return", "(", "int64x1_t", ")", "{", "__builtin_aarch64_sqshl_ndi", "(", "__a", "[", "<NUM_LIT>", "]", ",", "__b", ")", "}", ";"], "File": "arm", "Func": "neon2_vqshl_n_s64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14962, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCTargetStreamer", "*", "create<ISA_LIT>AsmTargetStreamer", "(", "MCStreamer", "&", "S", ",", "formatted_raw_ostream", "&", "OS", ",", "MCInstPrinter", "*", "InstPrint", ",", "bool", "isVerboseAsm", ")", "{", "return", "new", "<ISA_LIT>TargetAsmStreamer", "(", "S", ")", ";"], "ground_truth": ["}"], "File": "P2MCTargetDesc", "Func": "createP2AsmTargetStreamer", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14963, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "releaseTopNode", "(", "SUnit", "*", "SU", ")", "{"], "ground_truth": ["}"], "File": "PatmosSchedStrategy", "Func": "releaseTopNode", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 14964, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "std", "::", "string", ">", "retidc", "(", ")", "{", "return", "D", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "disassembler", "Func": "retidc", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14965, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "machine_mode", "get_mode_wider_vector", "(", "machine_mode", "o", ")", "{", "machine_mode", "n", "=", "GET_MODE_WIDER_MODE", "(", "o", ")", ";"], "ground_truth": ["gcc_assert", "(", "GET_MODE_NUNITS", "(", "o", ")", "==", "GET_MODE_NUNITS", "(", "n", ")", "*", "<NUM_LIT>", ")", ";"], "File": "i3864", "Func": "get_mode_wider_vector", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14966, "Length": 32, "Cover_Rate": 0.6530612244897959, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>65816RegisterInfo", "::", "<ISA_LIT>65816RegisterInfo", "(", "<ISA_LIT>65816Subtarget", "&", "st", ")", ":", "<ISA_LIT>65816GenRegisterInfo", "(", "<STR_LIT>", ")", ",", "Subtarget", "(", "st", ")", "{"], "ground_truth": ["}"], "File": "WDC65816RegisterInfo", "Func": "WDC65816RegisterInfo", "Target": "WDC65816", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14967, "Length": 20, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "tmp", "==", "NULL_RTX", ")", "return", "false", ";", "operands", "[", "<NUM_LIT>", "]", "=", "tmp", ";", "}", "else", "{", "CLEAR_HARD_REG_SET", "(", "regset", ")", ";", "tmp", "=", "peep2_find_free_register", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "DImode", ",", "&", "regset", ")", ";", "if", "(", "tmp", "!=", "NULL_RTX", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "simplify_gen_subreg", "(", "SImode", ",", "tmp", ",", "DImode", ",", "<NUM_LIT>", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "simplify_gen_subreg", "(", "SImode", ",", "tmp", ",", "DImode", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "SET_HARD_REG_SET", "(", "regset", ")", ";", "CLEAR_HARD_REG_BIT", "(", "regset", ",", "regno", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "?", "regno", "+", "<NUM_LIT>", ":", "regno", "-", "<NUM_LIT>", ")", ";", "tmp", "=", "peep2_find_free_register", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "SImode", ",", "&", "regset", ")", ";", "if", "(", "tmp", "==", "NULL_RTX", ")", "return", "false", ";", "operands", "[", "regno", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", "]", "=", "tmp", ";", "}", "}", "gcc_assert", "(", "operands", "[", "<NUM_LIT>", "]", "!=", "NULL_RTX", ")", ";", "gcc_assert", "(", "operands", "[", "<NUM_LIT>", "]", "!=", "NULL_RTX", ")", ";", "gcc_assert", "(", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", "+", "<NUM_LIT>", ")", ";", "}", "}", "if", "(", "offsets", "[", "<NUM_LIT>", "]", ">", "offsets", "[", "<NUM_LIT>", "]", ")", "{", "gap", "=", "offsets", "[", "<NUM_LIT>", "]", "-", "offsets", "[", "<NUM_LIT>", "]", ";", "offset", "=", "offsets", "[", "<NUM_LIT>", "]", ";", "std", "::", "swap", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "std", "::", "swap", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "std", "::", "swap", "(", "align", "[", "<NUM_LIT>", "]", ",", "align", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "const_store", ")", "std", "::", "swap", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "}", "else", "{", "gap", "=", "offsets", "[", "<NUM_LIT>", "]", "-", "offsets", "[", "<NUM_LIT>", "]", ";", "offset", "=", "offsets", "[", "<NUM_LIT>", "]", ";", "}", "if", "(", "gap", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "align_ok_ldrd_strd", "(", "align", "[", "<NUM_LIT>", "]", ",", "offset", ")", ")", "return", "false", ";", "if", "(", "operands_ok_ldrd_strd", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "base", ",", "offset", ",", "false", ",", "load", ")", ")", "return", "true", ";", "if", "(", "TARGET_THUMB2", ")", "return", "false", ";", "if", "(", "load", "&&", "commute", ")", "{", "std", "::", "swap", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "operands_ok_ldrd_strd", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "base", ",", "offset", ",", "false", ",", "load", ")", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "arm7", "Func": "gen_operands_ldrd_strd", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14968, "Length": 432, "Cover_Rate": 0.4011142061281337, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "init_adjust_machine_modes", "(", ")", ";", "init_derived_machine_modes", "(", ")", ";", "reinit_regs", "(", ")", ";"], "ground_truth": ["init_optabs", "(", ")", ";"], "File": "riscv1", "Func": "riscv_reinit", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14969, "Length": 16, "Cover_Rate": 0.5925925925925926, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setBasePtrStackAdjustment", "(", "int64_t", "adj", ")", "{", "BPAdj", "=", "adj", ";"], "ground_truth": ["}"], "File": "X86MachineFunctionInfo10", "Func": "setBasePtrStackAdjustment", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14970, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>Disassembler", "(", ")", "override", "{"], "ground_truth": ["}"], "File": "ARMDisassembler1", "Func": "~ARMDisassembler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14971, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Triple", "TheTriple", "(", "TT", ")", ";", "if", "(", "TheTriple", ".", "isOSDarwin", "(", ")", ")", "return", "new", "Darwin<ISA_LIT>AsmBackend", "(", "T", ",", "MRI", ")", ";", "assert", "(", "TheTriple", ".", "isOSBinFormatELF", "(", ")", "&&", "<STR_LIT>", ")", ";", "uint8_t", "OSABI", "=", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "TheTriple", ".", "getOS", "(", ")", ")", ";", "return", "new", "ELF<ISA_LIT>AsmBackend", "(", "T", ",", "OSABI", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmBackend14", "Func": "createAArch64leAsmBackend", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14972, "Length": 60, "Cover_Rate": 0.7228915662650602, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "AtomicRMWInst", "::", "FSub", ":", "return", "AtomicExpansionKind", "::", "CmpXChg", ";", "default", ":"], "ground_truth": ["return", "AtomicExpansionKind", "::", "None", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "shouldExpandAtomicRMWInIR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14973, "Length": 17, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "-", "(", "int64_t", ")", "Val", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "XCoreDisassembler (2)", "Func": "DecodeNegImmOperand", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14974, "Length": 22, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "(", "LHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "RHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "Subtarget", "->", "hasMad64_32", "(", ")", "&&", "!", "VT", ".", "isVector", "(", ")", "&&", "VT", ".", "getScalarSizeInBits", "(", ")", ">", "<NUM_LIT>", "&&", "VT", ".", "getScalarSizeInBits", "(", ")", "<=", "<NUM_LIT>", ")", "{", "if", "(", "LHS", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "SDValue", "MulLHS", "=", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "MulRHS", "=", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "AddRHS", "=", "RHS", ";", "if", "(", "numBitsUnsigned", "(", "MulLHS", ",", "DAG", ")", "<=", "<NUM_LIT>", "&&", "numBitsUnsigned", "(", "MulRHS", ",", "DAG", ")", "<=", "<NUM_LIT>", ")", "{", "MulLHS", "=", "DAG", ".", "getZExtOrTrunc", "(", "MulLHS", ",", "SL", ",", "<STR_LIT>", ")", ";", "MulRHS", "=", "DAG", ".", "getZExtOrTrunc", "(", "MulRHS", ",", "SL", ",", "<STR_LIT>", ")", ";", "AddRHS", "=", "DAG", ".", "getZExtOrTrunc", "(", "AddRHS", ",", "SL", ",", "<STR_LIT>", ")", ";", "return", "getMad64_32", "(", "DAG", ",", "SL", ",", "VT", ",", "MulLHS", ",", "MulRHS", ",", "AddRHS", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "performAddCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14975, "Length": 193, "Cover_Rate": 0.3133116883116883, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "&", "MI", "=", "*", "II", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "<ISA_LIT>FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "DebugLoc", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "getIndex", "(", ")", ";", "unsigned", "BasePtr", "=", "(", "TFI", "->", "hasFP", "(", "MF", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "int", "Offset", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "getObjectOffset", "(", "FrameIndex", ")", ";", "Offset", "+=", "<NUM_LIT>", ";", "if", "(", "!", "TFI", "->", "hasFP", "(", "MF", ")", ")", "Offset", "+=", "MF", ".", "getFrameInfo", "(", ")", ".", "getStackSize", "(", ")", ";"], "ground_truth": ["else", "Offset", "+=", "<NUM_LIT>", ";"], "File": "MSP430RegisterInfo20", "Func": "eliminateFrameIndex", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14976, "Length": 123, "Cover_Rate": 0.3397790055248619, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isImmTy", "(", "ImmTyR128A16", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isR128A16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14977, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsMasked", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Regs", "(", "Node", "->", "op_begin", "(", ")", "+", "CurOp", ",", "Node", "->", "op_begin", "(", ")", "+", "CurOp", "+", "NF", ")", ";", "SDValue", "MaskedOff", "=", "createTuple", "(", "*", "CurDAG", ",", "Regs", ",", "NF", ",", "LMUL", ")", ";", "Operands", ".", "push_back", "(", "MaskedOff", ")", ";", "CurOp", "+=", "NF", ";", "}", "addVectorLoadStoreOperands", "(", "Node", ",", "Log2SEW", ",", "DL", ",", "CurOp", ",", "IsMasked", ",", "false", ",", "Operands", ")", ";", "const", "<STR_LIT>", "*", "P", "=", "<STR_LIT>", "(", "NF", ",", "IsMasked", ",", "false", ",", "true", ",", "Log2SEW", ",", "static_cast", "<", "unsigned", ">", "(", "LMUL", ")", ")", ";", "MachineSDNode", "*", "Load", "=", "CurDAG", "->", "getMachineNode", "(", "P", "->", "Pseudo", ",", "DL", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Operands", ")", ";", "SDNode", "*", "ReadVL", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "XLenVT", ",", "SDValue", "(", "Load", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "auto", "*", "MemOp", "=", "dyn_cast", "<", "MemSDNode", ">", "(", "Node", ")", ")", "CurDAG", "->", "setNodeMemRefs", "(", "Load", ",", "{", "MemOp", "->", "getMemOperand", "(", ")", "}", ")", ";", "SDValue", "SuperReg", "=", "SDValue", "(", "Load", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "NF", ";", "++", "I", ")", "{"], "File": "RISCVISelDAGToDAG16", "Func": "selectVLSEGFF", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14978, "Length": 201, "Cover_Rate": 0.5303430079155673, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MEM_VOLATILE_P", "(", "mem", ")", "=", "<NUM_LIT>", ";"], "ground_truth": ["return", "mem", ";"], "File": "avr", "Func": "avr_mem_clobber", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14979, "Length": 10, "Cover_Rate": 0.3225806451612903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MachineOperand", "::", "MO_Register", ":", "{", "unsigned", "Reg", "=", "<ISA_LIT>InstrInfo", "::", "getRegNumForOperand", "(", "MI", "->", "getDesc", "(", ")", ",", "MO", ".", "getReg", "(", ")", ",", "OpNo", ")", ";", "const", "char", "*", "RegName", "=", "<ISA_LIT>InstPrinter", "::", "getRegisterName", "(", "Reg", ")", ";", "if", "(", "!", "Subtarget", "->", "isDarwin", "(", ")", ")", "RegName", "=", "<ISA_LIT>RegisterInfo", "::", "stripRegisterPrefix", "(", "RegName", ")", ";", "O", "<<", "RegName", ";", "return", ";", "}", "case", "MachineOperand", "::", "MO_Immediate", ":", "O", "<<", "MO", ".", "getImm", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", "->", "print", "(", "O", ",", "MAI", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "O", "<<", "DL", ".", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "<<", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "MO", ".", "getIndex", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")", ")", "->", "print", "(", "O", ",", "MAI", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "MCSymbol", "*", "SymToPrint", ";", "if", "(", "Subtarget", "->", "hasLazyResolverStub", "(", "GV", ")", ")", "{", "SymToPrint", "=", "getSymbolWithGlobalValueBase", "(", "GV", ",", "<STR_LIT>", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ".", "getGVStubEntry", "(", "SymToPrint", ")", ";", "if", "(", "!", "StubSym", ".", "getPointer", "(", ")", ")", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "getSymbol", "(", "GV", ")", ",", "!", "GV", "->", "hasInternalLinkage", "(", ")", ")", ";", "}", "else", "{", "SymToPrint", "=", "getSymbol", "(", "GV", ")", ";"], "ground_truth": ["}"], "File": "PPCAsmPrinter117", "Func": "printOperand", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14980, "Length": 255, "Cover_Rate": 0.7348703170028819, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BranchInst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "OffsetExpr", ")", ")", ";", "Instructions", ".", "push_back", "(", "BranchInst", ")", ";", "Warning", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "return", "false", ";", "}", "if", "(", "IsSrcRegZero", "||", "IsTrgRegZero", ")", "{", "if", "(", "(", "IsSrcRegZero", "&&", "PseudoOpcode", "==", "<STR_LIT>", ")", "||", "(", "IsTrgRegZero", "&&", "PseudoOpcode", "==", "<STR_LIT>", ")", ")", "{", "return", "false", ";", "}", "if", "(", "(", "IsSrcRegZero", "&&", "PseudoOpcode", "==", "<STR_LIT>", ")", "||", "(", "IsTrgRegZero", "&&", "PseudoOpcode", "==", "<STR_LIT>", ")", ")", "{", "BranchInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "BranchInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";", "BranchInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";", "BranchInst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "OffsetExpr", ")", ")", ";", "Instructions", ".", "push_back", "(", "BranchInst", ")", ";", "Warning", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "IsUnsigned", ")", "{", "BranchInst", ".", "setOpcode", "(", "AcceptsEquality", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "BranchInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "IsSrcRegZero", "?", "TrgReg", ":", "SrcReg", ")", ")", ";", "BranchInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";", "BranchInst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "OffsetExpr", ")", ")", ";", "Instructions", ".", "push_back", "(", "BranchInst", ")", ";", "return", "false", ";", "}", "BranchInst", ".", "setOpcode", "(", "IsSrcRegZero", "?", "ZeroSrcOpcode", ":", "ZeroTrgOpcode", ")", ";", "BranchInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "IsSrcRegZero", "?", "TrgReg", ":", "SrcReg", ")", ")", ";", "BranchInst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "OffsetExpr", ")", ")", ";", "Instructions", ".", "push_back", "(", "BranchInst", ")", ";", "return", "false", ";", "}", "unsigned", "ATRegNum", "=", "getATReg", "(", "IDLoc", ")", ";", "if", "(", "!", "ATRegNum", ")", "return", "true", ";", "warnIfNoMacro", "(", "IDLoc", ")", ";", "MCInst", "SetInst", ";", "SetInst", ".", "setOpcode", "(", "IsUnsigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "SetInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "ATRegNum", ")", ")", ";", "SetInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "ReverseOrderSLT", "?", "TrgReg", ":", "SrcReg", ")", ")", ";", "SetInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "ReverseOrderSLT", "?", "SrcReg", ":", "TrgReg", ")", ")", ";", "Instructions", ".", "push_back", "(", "SetInst", ")", ";", "if", "(", "!", "IsLikely", ")", "BranchInst", ".", "setOpcode", "(", "AcceptsEquality", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "else", "BranchInst", ".", "setOpcode", "(", "AcceptsEquality", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "BranchInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "ATRegNum", ")", ")", ";", "BranchInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["BranchInst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "OffsetExpr", ")", ")", ";"], "File": "MipsAsmParser", "Func": "expandCondBranches", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14981, "Length": 411, "Cover_Rate": 0.3259318001586043, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "isThumb", "(", "false", ")", ",", "hasThumb2", "(", "false", ")", ",", "ArgRegsSaveSize", "(", "<NUM_LIT>", ")", ",", "ReturnRegsCount", "(", "<NUM_LIT>", ")", ",", "HasStackFrame", "(", "false", ")", ",", "RestoreSPFromFP", "(", "false", ")", ",", "LRSpilledForFarJump", "(", "false", ")", ",", "FramePtrSpillOffset", "(", "<NUM_LIT>", ")", ",", "GPRCS1Offset", "(", "<NUM_LIT>", ")", ",", "GPRCS2Offset", "(", "<NUM_LIT>", ")", ",", "DPRCSOffset", "(", "<NUM_LIT>", ")", ",", "GPRCS1Size", "(", "<NUM_LIT>", ")", ",", "GPRCS2Size", "(", "<NUM_LIT>", ")", ",", "DPRCSAlignGapSize", "(", "<NUM_LIT>", ")", ",", "DPRCSSize", "(", "<NUM_LIT>", ")", ",", "NumAlignedDPRCS2Regs", "(", "<NUM_LIT>", ")", ",", "PICLabelUId", "(", "<NUM_LIT>", ")", ",", "VarArgsFrameIndex", "(", "<NUM_LIT>", ")", ",", "HasITBlocks", "(", "false", ")", ",", "IsSplitCSR", "(", "false", ")", ",", "PromotedGlobalsIncrease", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo31", "Func": "ARMFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14982, "Length": 106, "Cover_Rate": 0.9636363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RelooperRecursor", "(", "RelooperAlgorithm", "*", "ParentInit", ")", ":", "Parent", "(", "ParentInit", ")", "{"], "ground_truth": ["}"], "File": "Relooper3", "Func": "RelooperRecursor", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14983, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isGPR64Offset", "(", ")", "const", "{", "return", "Kind", "==", "k_Register", "&&", "Reg", ".", "Kind", "==", "RegKind", "::", "Scalar", "&&", "<ISA_LIT>MCRegisterClasses", "[", "RegClassID", "]", ".", "contains", "(", "Reg", ".", "RegNum", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser59", "Func": "isGPR64Offset", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14984, "Length": 32, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "MI", "->", "isCopy", "(", ")", ")", "{", "TileReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "return", "getShape", "(", "MRI", ",", "TileReg", ")", ";", "}"], "ground_truth": ["assert", "(", "MI", "->", "isPHI", "(", ")", "&&", "<STR_LIT>", ")", ";"], "File": "X86FastPreTileConfig", "Func": "getShape", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14985, "Length": 44, "Cover_Rate": 0.3728813559322034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_permutex2var_ph", "(", "__m512h", "__A", ",", "__m512i", "__I", ",", "__m512h", "__B", ")", "{"], "ground_truth": ["return", "(", "__m512h", ")", "__builtin_ia32_vpermi2varhi512_mask", "(", "(", "__v32hi", ")", "__A", ",", "(", "__v32hi", ")", "__I", ",", "(", "__v32hi", ")", "__B", ",", "(", "__mmask32", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512fp16intrin", "Func": "_mm512_permutex2var_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14986, "Length": 53, "Cover_Rate": 0.9814814814814815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OS", "<<", "(", "char", ")", "C", ";"], "ground_truth": ["}"], "File": "NyuziMCCodeEmitter", "Func": "EmitByte", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14987, "Length": 8, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasFPUv2DoubleFloat", "(", ")", "const", "{"], "ground_truth": ["return", "HasFPUv2DoubleFloat", ";"], "File": "CSKYSubtarget1", "Func": "hasFPUv2DoubleFloat", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14988, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>IncomingValueHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ")", ":", "IncomingValueHandler", "(", "MIRBuilder", ",", "MRI", ")", "{"], "ground_truth": ["}"], "File": "MOSCallLowering", "Func": "MOSIncomingValueHandler", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14989, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_conflict_epi32", "(", "__m256i", "__W", ",", "__mmask8", "__U", ",", "__m256i", "__A", ")", "{"], "ground_truth": ["return", "(", "__m256i", ")", "__builtin_ia32_vpconflictsi_256_mask", "(", "(", "__v8si", ")", "__A", ",", "(", "__v8si", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_mask_conflict_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14990, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m128d", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_cmpneq_pd", "(", "__m128d", "__A", ",", "__m128d", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128d", ")", "__builtin_ia32_cmpneqpd", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__B", ")", ";"], "File": "emmintrin4", "Func": "_mm_cmpneq_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14991, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_C3X", ")", "builtin_function", "(", "<STR_LIT>", ",", "build_function_type", "(", "integer_type_node", ",", "tree_cons", "(", "NULL_TREE", ",", "integer_type_node", ",", "tree_cons", "(", "NULL_TREE", ",", "integer_type_node", ",", "endlink", ")", ")", ")", ",", "C4X_BUILTIN_MPYI", ",", "BUILT_IN_MD", ",", "NULL", ")", ";", "else", "{", "builtin_function", "(", "<STR_LIT>", ",", "build_function_type", "(", "double_type_node", ",", "tree_cons", "(", "NULL_TREE", ",", "double_type_node", ",", "endlink", ")", ")", ",", "C4X_BUILTIN_TOIEEE", ",", "BUILT_IN_MD", ",", "NULL", ")", ";", "builtin_function", "(", "<STR_LIT>", ",", "build_function_type", "(", "double_type_node", ",", "tree_cons", "(", "NULL_TREE", ",", "double_type_node", ",", "endlink", ")", ")", ",", "C4X_BUILTIN_FRIEEE", ",", "BUILT_IN_MD", ",", "NULL", ")", ";", "builtin_function", "(", "<STR_LIT>", ",", "build_function_type", "(", "double_type_node", ",", "tree_cons", "(", "NULL_TREE", ",", "double_type_node", ",", "endlink", ")", ")", ",", "C4X_BUILTIN_RCPF", ",", "BUILT_IN_MD", ",", "NULL", ")", ";", "}"], "ground_truth": ["}"], "File": "c4x", "Func": "c4x_init_builtins", "Target": "c4x", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 14992, "Length": 115, "Cover_Rate": 0.6571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printMemOffs32", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["O", "<<", "<STR_LIT>", ";"], "File": "X86IntelInstPrinter (2)", "Func": "printMemOffs32", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14993, "Length": 20, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "PatmosISelDAGToDAG1", "Func": "getPassName", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 14994, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "PPCLowerMASSVEntries", "Func": "getPassName", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14995, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "In", ".", "getValueType", "(", ")", ".", "isSimple", "(", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "InVT", "=", "In", ".", "getValueType", "(", ")", ";", "unsigned", "NumElems", "=", "OutVT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "!", "Subtarget", ".", "hasSSE2", "(", ")", "||", "Subtarget", ".", "hasAVX2", "(", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "OutSVT", "=", "OutVT", ".", "getVectorElementType", "(", ")", ";", "EVT", "InSVT", "=", "InVT", ".", "getVectorElementType", "(", ")", ";", "if", "(", "!", "(", "(", "InSVT", "==", "<STR_LIT>", "||", "InSVT", "==", "<STR_LIT>", ")", "&&", "(", "OutSVT", "==", "<STR_LIT>", "||", "OutSVT", "==", "<STR_LIT>", ")", "&&", "isPowerOf2_32", "(", "NumElems", ")", "&&", "NumElems", ">=", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Subtarget", ".", "hasSSSE3", "(", ")", "&&", "NumElems", "==", "<NUM_LIT>", "&&", "(", "(", "OutSVT", "==", "<STR_LIT>", "&&", "InSVT", "!=", "<STR_LIT>", ")", "||", "(", "InSVT", "==", "<STR_LIT>", "&&", "OutSVT", "==", "<STR_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "if", "(", "Subtarget", ".", "hasSSE41", "(", ")", "||", "OutSVT", "==", "<STR_LIT>", ")", "return", "combineVectorTruncationWithPACKUS", "(", "N", ",", "DL", ",", "Subtarget", ",", "DAG", ")", ";", "if", "(", "InSVT", "==", "<STR_LIT>", ")", "return", "combineVectorTruncationWithPACKSS", "(", "N", ",", "DL", ",", "Subtarget", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)6", "Func": "combineVectorTruncation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14996, "Length": 206, "Cover_Rate": 0.7410071942446043, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SrcTy", ".", "isVector", "(", ")", ")", "return", ";", "assert", "(", "!", "ShiftTy", ".", "isVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "SrcTy", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", "||", "ShiftTy", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", ")", "return", ";", "auto", "*", "AmtMI", "=", "MRI", ".", "getVRegDef", "(", "ShiftReg", ")", ";", "assert", "(", "AmtMI", "&&", "<STR_LIT>", ")", ";", "if", "(", "AmtMI", "->", "getOpcode", "(", ")", "!=", "TargetOpcode", "::", "G_CONSTANT", ")", "{", "MachineIRBuilder", "MIB", "(", "I", ")", ";", "auto", "Trunc", "=", "MIB", ".", "buildInstr", "(", "TargetOpcode", "::", "COPY", ",", "{", "SrcTy", "}", ",", "{", "}", ")", ".", "addReg", "(", "ShiftReg", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "MRI", ".", "setRegBank", "(", "Trunc", ".", "getReg", "(", "<NUM_LIT>", ")", ",", "RBI", ".", "getRegBank", "(", "<STR_LIT>", ")", ")", ";", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "Trunc", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "}", "return", ";", "}"], "ground_truth": ["default", ":"], "File": "AArch64InstructionSelector13", "Func": "preISelLower", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14997, "Length": 149, "Cover_Rate": 0.5418181818181819, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>Disassembler", "::", "isGFX11", "(", ")", "const", "{"], "ground_truth": ["return", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ";"], "File": "AMDGPUDisassembler14", "Func": "isGFX11", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14998, "Length": 18, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>CC", "<ISA_LIT>CCInfo", "(", "CallConv", ",", "ABI", ".", "IsO32", "(", ")", ",", "CCInfo", ")", ";", "<ISA_LIT>CCInfo", ".", "analyzeCallResult", "(", "Ins", ",", "Subtarget", ".", "abiUsesSoftFloat", "(", ")", ",", "CallNode", ",", "RetTy", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "RVLocs", "[", "i", "]", ".", "getLocReg", "(", ")", ",", "RVLocs", "[", "i", "]", ".", "getLocVT", "(", ")", ",", "InFlag", ")", ";", "Chain", "=", "Val", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "Val", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "if", "(", "RVLocs", "[", "i", "]", ".", "getValVT", "(", ")", "!=", "RVLocs", "[", "i", "]", ".", "getLocVT", "(", ")", ")", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "RVLocs", "[", "i", "]", ".", "getValVT", "(", ")", ",", "Val", ")", ";"], "ground_truth": ["InVals", ".", "push_back", "(", "Val", ")", ";"], "File": "Cpu0ISelLowering", "Func": "LowerCallResult", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14999, "Length": 149, "Cover_Rate": 0.610655737704918, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsPIC", "&&", "Subtarget", ".", "isSVR4ABI", "(", ")", ")", "{", "SDValue", "GA", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PtrVT", ",", "<STR_LIT>", ")", ";", "return", "getTOCEntry", "(", "DAG", ",", "SDLoc", "(", "GA", ")", ",", "GA", ")", ";", "}", "SDValue", "JTIHi", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PtrVT", ",", "MOHiFlag", ")", ";", "SDValue", "JTILo", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PtrVT", ",", "MOLoFlag", ")", ";"], "ground_truth": ["return", "LowerLabelRef", "(", "JTIHi", ",", "JTILo", ",", "IsPIC", ",", "DAG", ")", ";"], "File": "PPCISelLowering100", "Func": "LowerJumpTable", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15000, "Length": 91, "Cover_Rate": 0.33579335793357934, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsUnmasked", "=", "<STR_LIT>", "(", "Mask", ".", "getNode", "(", ")", ")", ";", "MVT", "VT", "=", "Op", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ";", "MVT", "ContainerVT", "=", "getContainerForFixedLengthVector", "(", "VT", ")", ";", "SDValue", "PassThru", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "IsUnmasked", ")", "{", "MVT", "MaskVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "ContainerVT", ".", "getVectorElementCount", "(", ")", ")", ";", "Mask", "=", "convertToScalableVector", "(", "MaskVT", ",", "Mask", ",", "DAG", ",", "Subtarget", ")", ";", "PassThru", "=", "convertToScalableVector", "(", "ContainerVT", ",", "PassThru", ",", "DAG", ",", "Subtarget", ")", ";", "}", "SDValue", "VL", "=", "DAG", ".", "getConstant", "(", "VT", ".", "getVectorNumElements", "(", ")", ",", "DL", ",", "XLenVT", ")", ";", "SDValue", "IntID", "=", "DAG", ".", "getTargetConstant", "(", "IsUnmasked", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DL", ",", "XLenVT", ")", ";", "auto", "*", "Load", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "Op", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", "{", "Load", "->", "getChain", "(", ")", ",", "IntID", "}", ";", "if", "(", "IsUnmasked", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getUNDEF", "(", "ContainerVT", ")", ")", ";", "else", "Ops", ".", "push_back", "(", "PassThru", ")", ";", "Ops", ".", "push_back", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["if", "(", "!", "IsUnmasked", ")", "Ops", ".", "push_back", "(", "Mask", ")", ";"], "File": "RISCVISelLowering20", "Func": "LowerINTRINSIC_W_CHAIN", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15001, "Length": 212, "Cover_Rate": 0.5059665871121718, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_fpclass_ph_mask", "(", "__mmask8", "__U", ",", "__m128h", "__A", ",", "const", "int", "__imm", ")", "{", "return", "(", "__mmask8", ")", "__builtin_ia32_fpclassph128_mask", "(", "(", "__v8hf", ")", "__A", ",", "__imm", ",", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16vlintrin", "Func": "_mm_mask_fpclass_ph_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15002, "Length": 43, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "fixELFSymbolsInTLSFixups", "(", "MCAssembler", "&", "Asm", ")", "const", "override", "{"], "ground_truth": ["}"], "File": "SNESMCExpr", "Func": "fixELFSymbolsInTLSFixups", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15003, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "}", "DebugLoc", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "Opc", ")", ")", ";", "unsigned", "NumArgs", "=", "MI", ".", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumArgs", ";", "++", "i", ")", "{", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "isImplicit", "(", ")", ")", ")", "MIB", ".", "addOperand", "(", "Op", ")", ";", "}", "if", "(", "MI", ".", "hasOneMemOperand", "(", ")", ")", "MIB", "->", "setMemRefs", "(", "MI", ".", "memoperands_begin", "(", ")", ",", "MI", ".", "memoperands_end", "(", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "BB", ";"], "File": "X86ISelLowering (3)", "Func": "emitPCMPSTRI", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15004, "Length": 168, "Cover_Rate": 0.5526315789473685, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ValueVect", "BO", ";", "BO", ".", "push_back", "(", "&", "Fn", "->", "front", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "BO", ".", "size", "(", ")", ";", "++", "i", ")", "{", "BasicBlock", "*", "B", "=", "cast", "<", "BasicBlock", ">", "(", "BO", "[", "i", "]", ")", ";"], "ground_truth": ["for", "(", "auto", "DTN", ":", "children", "<", "DomTreeNode", "*", ">", "(", "DT", "->", "getNode", "(", "B", ")", ")", ")", "BO", ".", "push_back", "(", "DTN", "->", "getBlock", "(", ")", ")", ";"], "File": "HexagonCommonGEP29", "Func": "removeDeadCode", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15005, "Length": 79, "Cover_Rate": 0.4030612244897959, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AMDGPUGenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "DumpCode", "(", "false", ")", "{", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPU", ")", ";", "StringRef", "GPU", "=", "CPU", ";", "Is64bit", "=", "false", ";", "HasVertexCache", "=", "false", ";", "TexVTXClauseSize", "=", "<NUM_LIT>", ";", "Gen", "=", "AMDGPUSubtarget", "::", "R600", ";", "FP64", "=", "false", ";", "CaymanISA", "=", "false", ";", "EnableIRStructurizer", "=", "true", ";", "EnableIfCvt", "=", "true", ";", "WavefrontSize", "=", "<NUM_LIT>", ";", "CFALUBug", "=", "false", ";", "ParseSubtargetFeatures", "(", "GPU", ",", "FS", ")", ";", "DevName", "=", "GPU", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget71", "Func": "AMDGPUSubtarget", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15006, "Length": 80, "Cover_Rate": 0.851063829787234, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "V1", ",", "V2", ")", ";", "}"], "ground_truth": ["}"], "File": "X86ISelLowering (2)3", "Func": "getTargetShuffleNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15007, "Length": 36, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "pat", ")", "!=", "SET", "||", "GET_CODE", "(", "dep_pat", ")", "!=", "SET", ")", "return", "cost", ";", "if", "(", "rtx_equal_p", "(", "SET_DEST", "(", "dep_pat", ")", ",", "SET_SRC", "(", "pat", ")", ")", ")", "return", "cost", ";", "return", "cost", "+", "<NUM_LIT>", ";", "}"], "ground_truth": ["if", "(", "insn_type", "==", "TYPE_SHIFT", ")", "return", "cost", "+", "<NUM_LIT>", ";"], "File": "sparc", "Func": "supersparc_adjust_cost", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15008, "Length": 54, "Cover_Rate": 0.3253012048192771, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "has3E7", "(", ")", "const", "{", "return", "Has3E7", ";"], "ground_truth": ["}"], "File": "CSKYSubtarget", "Func": "has3E7", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15009, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "k_Barrier", "&&", "!", "getBarriernXSModifier", "(", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser1", "Func": "isBarrier", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15010, "Length": 11, "Cover_Rate": 0.6470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BlockISELList", "SubISELList", ";", "SubISELList", ".", "push_back", "(", "*", "I", "++", ")", ";", "while", "(", "I", "!=", "E", "&&", "canMerge", "(", "SubISELList", ".", "back", "(", ")", ",", "*", "I", ")", ")", "SubISELList", ".", "push_back", "(", "*", "I", "++", ")", ";", "expandMergeableISELs", "(", "SubISELList", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "PPCExpandISEL12", "Func": "expandAndMergeISELs", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15011, "Length": 47, "Cover_Rate": 0.42342342342342343, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "B", "->", "pred_size", "(", ")", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "unsigned", "Cost", "=", "<NUM_LIT>", ";", "MachineBasicBlock", "::", "const_iterator", "I", ",", "E", "=", "B", "->", "getFirstNonPHI", "(", ")", ";", "for", "(", "I", "=", "B", "->", "begin", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "MachineOperand", "&", "RO1", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MachineOperand", "&", "RO3", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "RO1", ".", "isReg", "(", ")", "&&", "RO3", ".", "isReg", "(", ")", ")", ";", "if", "(", "RO1", ".", "getSubReg", "(", ")", "!=", "<NUM_LIT>", "||", "RO3", ".", "getSubReg", "(", ")", "!=", "<NUM_LIT>", ")", "{", "Cost", "++", ";", "continue", ";", "}", "MachineInstr", "*", "Def1", "=", "MRI", "->", "getVRegDef", "(", "RO1", ".", "getReg", "(", ")", ")", ";", "MachineInstr", "*", "Def3", "=", "MRI", "->", "getVRegDef", "(", "RO3", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "TII", "->", "isPredicable", "(", "*", "Def1", ")", "||", "!", "TII", "->", "isPredicable", "(", "*", "Def3", ")", ")", "Cost", "++", ";", "}", "return", "Cost", ";"], "ground_truth": ["}"], "File": "HexagonEarlyIfConv26", "Func": "computePhiCost", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15012, "Length": 171, "Cover_Rate": 0.8860103626943006, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "if", "(", "align", ">", "<NUM_LIT>", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "(", "size", "&", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ")", ";", "else", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "size", "&", "<NUM_LIT>", ")", ";", "}", "else", "{", "if", "(", "global", ")", "{", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "assemble_name", "(", "file", ",", "name", ")", ";"], "ground_truth": ["}"], "File": "pdp118", "Func": "pdp11_asm_output_var", "Target": "pdp11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15013, "Length": 64, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "note_np_check_stores", "(", "rtx", "x", ",", "const_rtx", "pat", "ATTRIBUTE_UNUSED", ",", "void", "*", "data", "ATTRIBUTE_UNUSED", ")", "{"], "ground_truth": ["if", "(", "REG_P", "(", "x", ")", "&&", "(", "REGNO", "(", "x", ")", "==", "REG_CC", "||", "(", "int", ")", "REGNO", "(", "x", ")", "==", "np_check_regno", ")", ")", "np_check_regno", "=", "-", "<NUM_LIT>", ";"], "File": "bfin", "Func": "note_np_check_stores", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 15014, "Length": 48, "Cover_Rate": 0.9795918367346939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_A24", ")", "ofs", "=", "(", "ofs", "+", "<NUM_LIT>", ")", "&", "~", "<NUM_LIT>", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "from", ",", "to", ",", "ofs", ")", ";"], "ground_truth": ["return", "ofs", ";"], "File": "m32c", "Func": "m32c_initial_elimination_offset", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15015, "Length": 31, "Cover_Rate": 0.34831460674157305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "nds32_address_register_rtx_p", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "strict", ")", "&&", "nds32_legitimate_index_p", "(", "mode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "strict", ")", "&&", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "return", "true", ";", "else", "if", "(", "nds32_address_register_rtx_p", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "strict", ")", "&&", "nds32_legitimate_index_p", "(", "mode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "strict", ")", "&&", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "return", "true", ";", "}", "if", "(", "GET_CODE", "(", "x", ")", "!=", "REG", "&&", "GET_CODE", "(", "x", ")", "!=", "SYMBOL_REF", "&&", "GET_CODE", "(", "x", ")", "!=", "CONST", ")", "return", "false", ";", "}", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "REG", ":", "return", "nds32_address_register_rtx_p", "(", "x", ",", "strict", ")", ";", "case", "SYMBOL_REF", ":", "if", "(", "TARGET_CMODEL_LARGE", "&&", "(", "reload_completed", "||", "reload_in_progress", "||", "lra_in_progress", ")", ")", "return", "false", ";", "if", "(", "TARGET_CMODEL_MEDIUM", "&&", "NDS32_SYMBOL_REF_RODATA_P", "(", "x", ")", "&&", "(", "reload_completed", "||", "reload_in_progress", "||", "lra_in_progress", ")", ")", "return", "false", ";", "return", "true", ";", "case", "CONST", ":", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", ")", "{", "rtx", "plus_op", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "rtx", "op0", "=", "XEXP", "(", "plus_op", ",", "<NUM_LIT>", ")", ";", "rtx", "op1", "=", "XEXP", "(", "plus_op", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "op0", ")", "==", "SYMBOL_REF", "&&", "CONST_INT_P", "(", "op1", ")", ")", "{", "if", "(", "TARGET_CMODEL_LARGE", "&&", "(", "reload_completed", "||", "reload_in_progress", "||", "lra_in_progress", ")", ")", "return", "false", ";", "if", "(", "TARGET_CMODEL_MEDIUM", "&&", "NDS32_SYMBOL_REF_RODATA_P", "(", "op0", ")", "&&", "(", "reload_completed", "||", "reload_in_progress", "||", "lra_in_progress", ")", ")", "return", "false", ";", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "nds322", "Func": "nds32_legitimate_address_p", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15016, "Length": 274, "Cover_Rate": 0.4840989399293286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CCValAssign", "::", "SExt", ":", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "break", ";", "}", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "assert", "(", "VA", ".", "getValVT", "(", ")", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "int", "index", "=", "ArgLocs", "[", "i", "]", ".", "getValNo", "(", ")", ";", "if", "(", "index", "!=", "lastInsIndex", ")", "{", "<STR_LIT>", "Flags", "=", "Ins", "[", "index", "]", ".", "Flags", ";", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "{", "unsigned", "VARegSize", ",", "VARegSaveSize", ";", "computeRegArea", "(", "CCInfo", ",", "MF", ",", "VARegSize", ",", "VARegSaveSize", ")", ";", "VarArgStyleRegisters", "(", "CCInfo", ",", "DAG", ",", "dl", ",", "Chain", ",", "<NUM_LIT>", ")", ";", "unsigned", "Bytes", "=", "Flags", ".", "getByValSize", "(", ")", "-", "VARegSize", ";", "if", "(", "Bytes", "==", "<NUM_LIT>", ")", "Bytes", "=", "<NUM_LIT>", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "Bytes", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "false", ")", ";", "InVals", ".", "push_back", "(", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ")", ";", "}", "else", "{", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";", "InVals", ".", "push_back", "(", "DAG", ".", "getLoad", "(", "VA", ".", "getValVT", "(", ")", ",", "dl", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";", "}", "lastInsIndex", "=", "index", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering70", "Func": "LowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15017, "Length": 348, "Cover_Rate": 0.34626865671641793, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OperandMatchResultTy", "ResTy", "=", "MatchOperandParserImpl", "(", "Operands", ",", "Mnemonic", ")", ";", "if", "(", "ResTy", "==", "MatchOperand_Success", ")", "return", "false", ";", "if", "(", "ResTy", "==", "MatchOperand_ParseFail", ")", "return", "true", ";", "SMLoc", "S", ",", "E", ";", "switch", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", ")", "{", "default", ":", "{", "SMLoc", "S", "=", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "Expr", ";", "if", "(", "parseSymbolicImmVal", "(", "Expr", ")", ")", "return", "Error", "(", "S", ",", "<STR_LIT>", ")", ";", "SMLoc", "E", "=", "SMLoc", "::", "getFromPointer", "(", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateImm", "(", "Expr", ",", "S", ",", "E", ",", "getContext", "(", ")", ")", ")", ";", "return", "false", ";", "}", "case", "AsmToken", "::", "LBrac", ":", "return", "parseMemory", "(", "Operands", ")", ";", "case", "AsmToken", "::", "LCurly", ":", "return", "parseVectorList", "(", "Operands", ")", ";", "case", "AsmToken", "::", "Identifier", ":", "{", "if", "(", "isCondCode", ")", "return", "parseCondCode", "(", "Operands", ",", "invertCondCode", ")", ";", "if", "(", "!", "parseRegister", "(", "Operands", ")", ")", "return", "false", ";", "if", "(", "!", "parseOptionalShift", "(", "Operands", ")", ")", "return", "false", ";", "if", "(", "!", "parseOptionalExtend", "(", "Operands", ")", ")", "return", "false", ";"], "ground_truth": ["const", "MCExpr", "*", "IdVal", ";"], "File": "ARM64AsmParser1", "Func": "parseOperand", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15018, "Length": 194, "Cover_Rate": 0.3737957610789981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "}", "return", "false", ";", "}", "case", "<STR_LIT>", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "legalizeImplicitArgPtr", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "<STR_LIT>", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "legalizeFDIVFastIntrin", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "<STR_LIT>", ":", "return", "legalizeIsAddrSpace", "(", "MI", ",", "MRI", ",", "B", ",", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", ")", ";", "case", "<STR_LIT>", ":", "return", "legalizeIsAddrSpace", "(", "MI", ",", "MRI", ",", "B", ",", "<ISA_LIT>AS", "::", "PRIVATE_ADDRESS", ")", ";", "case", "<STR_LIT>", ":", "{", "B", ".", "setInstr", "(", "MI", ")", ";", "B", ".", "buildConstant", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "ST", ".", "getWavefrontSize", "(", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "return", "legalizeRawBufferStore", "(", "MI", ",", "MRI", ",", "B", ",", "false", ")", ";", "case", "<STR_LIT>", ":", "return", "legalizeRawBufferStore", "(", "MI", ",", "MRI", ",", "B", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "return", "legalizeAtomicIncDec", "(", "MI", ",", "B", ",", "true", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AMDGPULegalizerInfo13", "Func": "legalizeIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15019, "Length": 318, "Cover_Rate": 0.3916256157635468, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CombinerHelper", "Helper", "(", "Observer", ",", "B", ")", ";", "<ISA_LIT>GenPostLegalizerLoweringHelper", "Generated", "(", "GeneratedRuleCfg", ")", ";", "return", "Generated", ".", "tryCombineAll", "(", "Observer", ",", "MI", ",", "B", ",", "Helper", ")", ";"], "ground_truth": ["}"], "File": "M88kPostLegalizerLowering", "Func": "combine", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15020, "Length": 29, "Cover_Rate": 0.6041666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "isVector", "(", ")", "&&", "VT", ".", "getVectorNumElements", "(", ")", ">", "<NUM_LIT>", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "}", "SDValue", "Ret", "=", "AMDGPUTargetLowering", "::", "LowerSTORE", "(", "Op", ",", "DAG", ")", ";", "if", "(", "Ret", ".", "getNode", "(", ")", ")", "return", "Ret", ";", "if", "(", "VT", ".", "isVector", "(", ")", "&&", "VT", ".", "getVectorNumElements", "(", ")", ">=", "<NUM_LIT>", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getTruncStore", "(", "Store", "->", "getChain", "(", ")", ",", "DL", ",", "DAG", ".", "getSExtOrTrunc", "(", "Store", "->", "getValue", "(", ")", ",", "DL", ",", "<STR_LIT>", ")", ",", "Store", "->", "getBasePtr", "(", ")", ",", "<STR_LIT>", ",", "Store", "->", "getMemOperand", "(", ")", ")", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "SIISelLowering63", "Func": "LowerSTORE", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15021, "Length": 131, "Cover_Rate": 0.5622317596566524, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "X", "(", "getThe<ISA_LIT>leTarget", "(", ")", ")", ";", "RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "Y", "(", "getThe<ISA_LIT>beTarget", "(", ")", ")", ";", "RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "Z", "(", "getTheARM64Target", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmPrinter", "Func": "LLVMInitializeAArch64AsmPrinter", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15022, "Length": 34, "Cover_Rate": 0.8717948717948718, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>TargetInfo", "(", ")", "{", "RegisterTarget", "<", "Triple", "::", "msp430", ">", "X", "(", "The<ISA_LIT>Target", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MSP430TargetInfo", "Func": "LLVMInitializeMSP430TargetInfo", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15023, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "RegNodeEscapeIndex", "=", "escapeRegNode", "(", "F", ")", ";", "FuncInfo", ".", "EHRegNodeEscapeIndex", "=", "RegNodeEscapeIndex", ";", "calculateSEHStateNumbers", "(", "&", "F", ",", "FuncInfo", ")", ";", "addStateStoresToFunclet", "(", "RegNode", ",", "FuncInfo", ",", "F", ",", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86WinEHState5", "Func": "addSEHStateStores", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15024, "Length": 35, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "xops", "[", "<NUM_LIT>", "]", "=", "gen_rtx_MEM", "(", "Pmode", ",", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "VXWORKS_GOTT_BASE", ")", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "xops", ")", ";", "xops", "[", "<NUM_LIT>", "]", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "VXWORKS_GOTT_INDEX", ")", ";", "SYMBOL_REF_FLAGS", "(", "xops", "[", "<NUM_LIT>", "]", ")", "|=", "SYMBOL_FLAG_LOCAL", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "xops", ")", ";", "return", "<STR_LIT>", ";", "}", "xops", "[", "<NUM_LIT>", "]", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "GOT_SYMBOL_NAME", ")", ";", "if", "(", "!", "flag_pic", ")", "{", "if", "(", "TARGET_MACHO", ")", "gcc_unreachable", "(", ")", ";", "xops", "[", "<NUM_LIT>", "]", "=", "gen_rtx_LABEL_REF", "(", "Pmode", ",", "label", "?", "label", ":", "gen_label_rtx", "(", ")", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "xops", ")", ";"], "ground_truth": ["targetm", ".", "asm_out", ".", "internal_label", "(", "asm_out_file", ",", "<STR_LIT>", ",", "CODE_LABEL_NUMBER", "(", "XEXP", "(", "xops", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ")", ")", ";"], "File": "i3864", "Func": "output_set_got", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15025, "Length": 132, "Cover_Rate": 0.46808510638297873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "combineLogicBlendIntoPBLENDV", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ")", "{", "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "(", "(", "VT", ".", "is128BitVector", "(", ")", "&&", "Subtarget", ".", "hasSSE2", "(", ")", ")", "||", "(", "VT", ".", "is256BitVector", "(", ")", "&&", "Subtarget", ".", "hasInt256", "(", ")", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "X", ",", "Y", ",", "Mask", ";", "if", "(", "!", "matchLogicBlend", "(", "N", ",", "X", ",", "Y", ",", "Mask", ")", ")", "return", "SDValue", "(", ")", ";", "Mask", "=", "peekThroughBitcasts", "(", "Mask", ")", ";", "X", "=", "peekThroughBitcasts", "(", "X", ")", ";", "Y", "=", "peekThroughBitcasts", "(", "Y", ")", ";", "EVT", "MaskVT", "=", "Mask", ".", "getValueType", "(", ")", ";", "unsigned", "EltBits", "=", "MaskVT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "!", "MaskVT", ".", "isInteger", "(", ")", "||", "DAG", ".", "ComputeNumSignBits", "(", "Mask", ")", "!=", "EltBits", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "if", "(", "X", ".", "getValueType", "(", ")", "==", "MaskVT", "&&", "Y", ".", "getValueType", "(", ")", "==", "MaskVT", "&&", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isOperationLegal", "(", "<STR_LIT>", ",", "MaskVT", ")", ")", "{", "auto", "IsNegV", "=", "[", "]", "(", "SDNode", "*", "N", ",", "SDValue", "V", ")", "{", "return", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "==", "V", "&&", "<STR_LIT>", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ";", "}", ";", "SDValue", "V", ";", "if", "(", "IsNegV", "(", "Y", ".", "getNode", "(", ")", ",", "X", ")", ")", "V", "=", "X", ";", "else", "if", "(", "IsNegV", "(", "X", ".", "getNode", "(", ")", ",", "Y", ")", ")", "V", "=", "Y", ";", "if", "(", "V", ")", "{", "SDValue", "SubOp1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "MaskVT", ",", "V", ",", "Mask", ")", ";", "SDValue", "SubOp2", "=", "Mask", ";", "if", "(", "V", "==", "Y", ")", "std", "::", "swap", "(", "SubOp1", ",", "SubOp2", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "MaskVT", ",", "SubOp1", ",", "SubOp2", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "Res", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering", "Func": "combineLogicBlendIntoPBLENDV", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15026, "Length": 363, "Cover_Rate": 0.7723404255319148, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "In", ".", "Flags", ".", "isInAlloca", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", ")", ";", "if", "(", "In", ".", "Flags", ".", "isNest", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", ")", ";", "if", "(", "In", ".", "Flags", ".", "isInConsecutiveRegs", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", ")", ";", "if", "(", "In", ".", "Flags", ".", "isInConsecutiveRegsLast", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", ")", ";", "InVals", ".", "push_back", "(", "In", ".", "Used", "?", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "In", ".", "VT", ",", "DAG", ".", "getTargetConstant", "(", "InVals", ".", "size", "(", ")", ",", "DL", ",", "<STR_LIT>", ")", ")", ":", "DAG", ".", "getUNDEF", "(", "In", ".", "VT", ")", ")", ";", "MFI", "->", "addParam", "(", "In", ".", "VT", ")", ";", "}", "if", "(", "IsVarArg", ")", "{", "MVT", "PtrVT", "=", "getPointerTy", "(", "MF", ".", "getDataLayout", "(", ")", ")", ";", "unsigned", "VarargVreg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "getRegClassFor", "(", "PtrVT", ")", ")", ";", "MFI", "->", "setVarargBufferVreg", "(", "VarargVreg", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "VarargVreg", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "DAG", ".", "getTargetConstant", "(", "Ins", ".", "size", "(", ")", ",", "DL", ",", "<STR_LIT>", ")", ")", ")", ";", "MFI", "->", "addParam", "(", "PtrVT", ")", ";", "}", "SmallVector", "<", "MVT", ",", "<NUM_LIT>", ">", "Params", ";", "SmallVector", "<", "MVT", ",", "<NUM_LIT>", ">", "Results", ";", "ComputeSignatureVTs", "(", "MF", ".", "getFunction", "(", ")", ".", "getFunctionType", "(", ")", ",", "MF", ".", "getFunction", "(", ")", ",", "DAG", ".", "getTarget", "(", ")", ",", "Params", ",", "Results", ")", ";", "for", "(", "MVT", "VT", ":", "Results", ")", "MFI", "->", "addResult", "(", "VT", ")", ";", "assert", "(", "MFI", "->", "getParams", "(", ")", ".", "size", "(", ")", "==", "Params", ".", "size", "(", ")", "&&", "std", "::", "equal", "(", "MFI", "->", "getParams", "(", ")", ".", "begin", "(", ")", ",", "MFI", "->", "getParams", "(", ")", ".", "end", "(", ")", ",", "Params", ".", "begin", "(", ")", ")", ")", ";"], "ground_truth": ["return", "Chain", ";"], "File": "WebAssemblyISelLowering (2)1", "Func": "LowerFormalArguments", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15027, "Length": 332, "Cover_Rate": 0.7377777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_unpackhi_pd", "(", "__mmask8", "__U", ",", "__m512d", "__A", ",", "__m512d", "__B", ")", "{", "return", "(", "__m512d", ")", "__builtin_ia32_unpckhpd512_mask", "(", "(", "__v8df", ")", "__A", ",", "(", "__v8df", ")", "__B", ",", "(", "__v8df", ")", "_mm512_setzero_pd", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_maskz_unpackhi_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15028, "Length": 55, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "is_lin256", "(", "const", "int", "*", "ar", ")", "{"], "ground_truth": ["return", "is_lin", "(", "ar", ",", "<NUM_LIT>", ")", ";"], "File": "TPCISelLowering", "Func": "is_lin256", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15029, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>EHRestoreStackPointer", "(", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>EHRestoreStackPointer", "(", ")", ";"], "File": "WebAssemblyEHRestoreStackPointer", "Func": "createWebAssemblyEHRestoreStackPointer", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15030, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "baseOpcode", "==", "-", "<NUM_LIT>", ")", "{", "return", "UNKNOWN", ";", "}", "switch", "(", "baseOpcode", ")", "{", "default", ":", "return", "UNKNOWN", ";", "case", "<STR_LIT>", ":", "return", "BUFFER_LOAD_OFFEN", ";", "case", "<STR_LIT>", ":", "return", "BUFFER_LOAD_OFFSET", ";", "case", "<STR_LIT>", ":", "return", "BUFFER_STORE_OFFEN", ";", "case", "<STR_LIT>", ":", "return", "BUFFER_STORE_OFFSET", ";", "case", "<STR_LIT>", ":", "return", "BUFFER_LOAD_OFFEN_exact", ";", "case", "<STR_LIT>", ":", "return", "BUFFER_LOAD_OFFSET_exact", ";", "case", "<STR_LIT>", ":", "return", "BUFFER_STORE_OFFEN_exact", ";", "case", "<STR_LIT>", ":", "return", "BUFFER_STORE_OFFSET_exact", ";", "}", "}", "switch", "(", "Opc", ")", "{", "default", ":", "return", "UNKNOWN", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "SILoadStoreOptimizer39", "Func": "getInstClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15031, "Length": 85, "Cover_Rate": 0.4358974358974359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CALL_ONCE_INITIALIZATION", "(", "initializePassOnce", ")", ";"], "ground_truth": ["}"], "File": "PPCISelDAGToDAG (2)", "Func": "initializePPCDAGToDAGISelPass", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15032, "Length": 6, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "RegInfo", ";"], "ground_truth": ["}"], "File": "RISCVSubtarget", "Func": "getRegisterInfo", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15033, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addGlobalAddress", "(", "GV", ",", "<NUM_LIT>", ",", "TF", ")", ")", ";", "}", "else", "{", "if", "(", "!", "Subtarget", "->", "useConstIslands", "(", ")", ")", "return", "<NUM_LIT>", ";", "unsigned", "Align", "=", "DL", ".", "getPrefTypeAlignment", "(", "GV", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "<NUM_LIT>", ")", "{", "Align", "=", "DL", ".", "getTypeAllocSize", "(", "GV", "->", "getType", "(", ")", ")", ";", "}", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "RelocM", "==", "Reloc", "::", "PIC_", ")", "return", "<ISA_LIT>LowerPICELF", "(", "GV", ",", "Align", ",", "VT", ")", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "<NUM_LIT>", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "unsigned", "Id", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "<ISA_LIT>ConstantPoolValue", "*", "CPV", "=", "<ISA_LIT>ConstantPoolConstant", "::", "Create", "(", "GV", ",", "Id", ",", "<STR_LIT>", ",", "PCAdj", ")", ";", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "CPV", ",", "Align", ")", ";", "MachineInstrBuilder", "MIB", ";", "if", "(", "isThumb2", ")", "{", "unsigned", "Opc", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "MIB", ".", "addImm", "(", "Id", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "}", "else", "{", "DestReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ",", "<NUM_LIT>", ")", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "unsigned", "Opc", "=", "IsIndirect", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "NewDestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "NewDestReg", ")", ".", "addReg", "(", "DestReg", ")", ".", "addImm", "(", "Id", ")", ";"], "ground_truth": ["AddOptionalDefs", "(", "MIB", ")", ";"], "File": "ARMFastISel17", "Func": "ARMMaterializeGV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15034, "Length": 376, "Cover_Rate": 0.5280898876404494, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gen_lvsl", "=", "gen_altivec_lvsl_reg_si", ";", "}", "rtx", "tmp", "=", "gen_reg_rtx", "(", "shift_mode", ")", ";", "idx", "=", "convert_modes", "(", "shift_mode", ",", "idx_mode", ",", "idx", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_ashl", "(", "tmp", ",", "idx", ",", "GEN_INT", "(", "shift", ")", ")", ")", ";", "if", "(", "!", "BYTES_BIG_ENDIAN", ")", "emit_insn", "(", "gen_add", "(", "tmp", ",", "tmp", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "else", "emit_insn", "(", "gen_sub", "(", "tmp", ",", "GEN_INT", "(", "<NUM_LIT>", "-", "width", ")", ",", "tmp", ")", ")", ";", "rtx", "mask", "=", "gen_reg_rtx", "(", "V16QImode", ")", ";", "rtx", "mask_v2di", "=", "gen_reg_rtx", "(", "V2DImode", ")", ";", "rtvec", "v", "=", "rtvec_alloc", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "BYTES_BIG_ENDIAN", ")", "{", "RTVEC_ELT", "(", "v", ",", "<NUM_LIT>", ")", "=", "gen_rtx_CONST_INT", "(", "DImode", ",", "<NUM_LIT>", ")", ";", "RTVEC_ELT", "(", "v", ",", "<NUM_LIT>", ")", "=", "gen_rtx_CONST_INT", "(", "DImode", ",", "mode_mask", ")", ";", "}", "else", "{", "RTVEC_ELT", "(", "v", ",", "<NUM_LIT>", ")", "=", "gen_rtx_CONST_INT", "(", "DImode", ",", "mode_mask", ")", ";", "RTVEC_ELT", "(", "v", ",", "<NUM_LIT>", ")", "=", "gen_rtx_CONST_INT", "(", "DImode", ",", "<NUM_LIT>", ")", ";", "}", "emit_insn", "(", "gen_vec_initv2didi", "(", "mask_v2di", ",", "gen_rtx_PARALLEL", "(", "V2DImode", ",", "v", ")", ")", ")", ";", "rtx", "sub_mask", "=", "simplify_gen_subreg", "(", "V16QImode", ",", "mask_v2di", ",", "V2DImode", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "mask", ",", "sub_mask", ")", ")", ";", "rtx", "tmp_val", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "if", "(", "inner_mode", "==", "E_SFmode", ")", "if", "(", "TARGET_DIRECT_MOVE_64BIT", ")", "emit_insn", "(", "gen_movsi_from_sf", "(", "tmp_val", ",", "val", ")", ")", ";", "else", "{", "rtx", "stack", "=", "rs6000_allocate_stack_temp", "(", "SFmode", ",", "false", ",", "true", ")", ";"], "ground_truth": ["emit_insn", "(", "gen_movsf_hardfloat", "(", "stack", ",", "val", ")", ")", ";"], "File": "rs6000", "Func": "rs6000_expand_vector_set_var_p7", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15035, "Length": 260, "Cover_Rate": 0.3784570596797671, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "Target", "The<ISA_LIT>BETarget", ";"], "ground_truth": ["return", "The<ISA_LIT>BETarget", ";"], "File": "ARMTargetInfo (2)", "Func": "getTheARMBETarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15036, "Length": 7, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "pFormat", ".", "hasGOTPLT", "(", ")", ")", "reserveOne", "(", "llvm", "::", "ELF", "::", "DT_PLTGOT", ")", ";"], "ground_truth": ["}"], "File": "X86ELFDynamic", "Func": "reserveTargetEntries", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15037, "Length": 18, "Cover_Rate": 0.6206896551724138, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isReg", "(", "ER64Reg", ")", ";"], "ground_truth": ["}"], "File": "RISCVAsmParser (2)1", "Func": "isER64", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15038, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "ITState", ".", "CurPosition", "==", "<NUM_LIT>", ")", ";", "ITState", ".", "CurPosition", "=", "~", "<NUM_LIT>", ";", "return", ";"], "ground_truth": ["}"], "File": "ARMAsmParser", "Func": "discardImplicitITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15039, "Length": 19, "Cover_Rate": 0.6129032258064516, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CurDAG", "->", "getTargetConstant", "(", "Imm", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SystemZISelDAGToDAG16", "Func": "getI32Imm", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15040, "Length": 11, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Dest", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Dest", ")", ".", "addReg", "(", "LiveMaskReg", ")", ";"], "ground_truth": ["MI", "->", "eraseFromParent", "(", ")", ";"], "File": "SIWholeQuadMode25", "Func": "lowerLiveMaskQueries", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15041, "Length": 48, "Cover_Rate": 0.6075949367088608, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "CreateContextImm", "(", "int64_t", "Val", ",", "SMLoc", "S", ",", "SMLoc", "E", ",", "bool", "Is<ISA_LIT>64", ")", "{", "auto", "Op", "=", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "ContextImmediate", ")", ";", "Op", "->", "Imm", ".", "Val", "=", "Val", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "Op", "->", "Is<ISA_LIT>64", "=", "Is<ISA_LIT>64", ";"], "ground_truth": ["return", "Op", ";"], "File": "PPCAsmParser (2)1", "Func": "CreateContextImm", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15042, "Length": 62, "Cover_Rate": 0.9841269841269841, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "std", "::", "string", ">", "mov_stepj0_a0h", "(", ")", "{"], "ground_truth": ["return", "D", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "disassembler", "Func": "mov_stepj0_a0h", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15043, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCExpr", "::", "fixELFSymbolsInTLSFixups", "(", "MCAssembler", "&", "Asm", ")", "const", "{"], "ground_truth": ["}"], "File": "MINA32MCExpr", "Func": "fixELFSymbolsInTLSFixups", "Target": "MINA32", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15044, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__a", "<", "<NUM_LIT>", "?", "-", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vcltzd_s64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15045, "Length": 11, "Cover_Rate": 0.6470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NumStores", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "LoadValue", "==", "StoreValue", "[", "i", "]", "&&", "LoadOffset", "==", "StoreOffset", "[", "i", "]", ")", "return", "true", ";"], "ground_truth": ["if", "(", "StoreValue", "[", "i", "]", "==", "LoadValue", ")", "{"], "File": "PPCHazardRecognizers", "Func": "isLoadOfStoredAddress", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15046, "Length": 48, "Cover_Rate": 0.3902439024390244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "assert", "(", "AS", "==", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", "||", "AS", "==", "<ISA_LIT>AS", "::", "PRIVATE_ADDRESS", ")", ";", "if", "(", "ST", ".", "hasApertureRegs", "(", ")", ")", "{", "unsigned", "Offset", "=", "AS", "==", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", "?", "<STR_LIT>", "::", "OFFSET_SRC_SHARED_BASE", ":", "<STR_LIT>", "::", "OFFSET_SRC_PRIVATE_BASE", ";", "unsigned", "WidthM1", "=", "AS", "==", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", "?", "<STR_LIT>", "::", "WIDTH_M1_SRC_SHARED_BASE", ":", "<STR_LIT>", "::", "WIDTH_M1_SRC_PRIVATE_BASE", ";", "unsigned", "Encoding", "=", "<STR_LIT>", "::", "ID_MEM_BASES", "<<", "<STR_LIT>", "::", "ID_SHIFT_", "|", "Offset", "<<", "<STR_LIT>", "::", "OFFSET_SHIFT_", "|", "WidthM1", "<<", "<STR_LIT>", "::", "WIDTH_M1_SHIFT_", ";", "Register", "GetReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "B", ".", "buildInstr", "(", "<STR_LIT>", ")", ".", "addDef", "(", "GetReg", ")", ".", "addImm", "(", "Encoding", ")", ";", "MRI", ".", "setType", "(", "GetReg", ",", "S32", ")", ";", "auto", "ShiftAmt", "=", "B", ".", "buildConstant", "(", "S32", ",", "WidthM1", "+", "<NUM_LIT>", ")", ";", "return", "B", ".", "buildShl", "(", "S32", ",", "GetReg", ",", "ShiftAmt", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "}", "Register", "QueuePtr", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "pointer", "(", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", ",", "<NUM_LIT>", ")", ")", ";", "const", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "!", "loadInputValue", "(", "QueuePtr", ",", "B", ",", "&", "MFI", "->", "getArgInfo", "(", ")", ".", "QueuePtr", ")", ")", "return", "Register", "(", ")", ";", "uint32_t", "StructOffset", "=", "(", "AS", "==", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "MachinePointerInfo", "PtrInfo", "(", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ",", "<NUM_LIT>", ",", "MinAlign", "(", "<NUM_LIT>", ",", "StructOffset", ")", ")", ";", "Register", "LoadAddr", ";", "B", ".", "materializePtrAdd", "(", "LoadAddr", ",", "QueuePtr", ",", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ",", "StructOffset", ")", ";", "return", "B", ".", "buildLoad", "(", "S32", ",", "LoadAddr", ",", "*", "MMO", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo40", "Func": "getSegmentAperture", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15047, "Length": 327, "Cover_Rate": 0.872, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>FunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "FramePointerSaveIndex", "(", "<NUM_LIT>", ")", ",", "ReturnAddrSaveIndex", "(", "<NUM_LIT>", ")", ",", "BasePointerSaveIndex", "(", "<NUM_LIT>", ")", ",", "HasSpills", "(", "false", ")", ",", "HasNonRISpills", "(", "false", ")", ",", "SpillsCR", "(", "false", ")", ",", "SpillsVRSAVE", "(", "false", ")", ",", "LRStoreRequired", "(", "false", ")", ",", "MinReservedArea", "(", "<NUM_LIT>", ")", ",", "TailCallSPDelta", "(", "<NUM_LIT>", ")", ",", "HasFastCall", "(", "false", ")", ",", "VarArgsFrameIndex", "(", "<NUM_LIT>", ")", ",", "VarArgsStackOffset", "(", "<NUM_LIT>", ")", ",", "VarArgsNumGPR", "(", "<NUM_LIT>", ")", ",", "VarArgsNumFPR", "(", "<NUM_LIT>", ")", ",", "CRSpillFrameIndex", "(", "<NUM_LIT>", ")", ",", "MF", "(", "MF", ")", ",", "UsesPICBase", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "PPCMachineFunctionInfo11", "Func": "PPCFunctionInfo", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15048, "Length": 99, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "use_reg", "(", "&", "call_fusage", ",", "reg10", ")", ";", "}", "else", "{", "rtx_insn", "*", "insn", "=", "emit_insn", "(", "gen_push", "(", "GEN_INT", "(", "args_size", ")", ")", ")", ";", "add_reg_note", "(", "insn", ",", "REG_ARGS_SIZE", ",", "GEN_INT", "(", "UNITS_PER_WORD", ")", ")", ";", "insn", "=", "emit_insn", "(", "gen_push", "(", "allocate_rtx", ")", ")", ";", "add_reg_note", "(", "insn", ",", "REG_ARGS_SIZE", ",", "GEN_INT", "(", "<NUM_LIT>", "*", "UNITS_PER_WORD", ")", ")", ";", "pop", "=", "GEN_INT", "(", "<NUM_LIT>", "*", "UNITS_PER_WORD", ")", ";", "}", "call_insn", "=", "ix86_expand_call", "(", "NULL_RTX", ",", "gen_rtx_MEM", "(", "QImode", ",", "fn", ")", ",", "GEN_INT", "(", "UNITS_PER_WORD", ")", ",", "constm1_rtx", ",", "pop", ",", "false", ")", ";", "add_function_usage_to", "(", "call_insn", ",", "call_fusage", ")", ";", "if", "(", "!", "TARGET_64BIT", ")", "add_reg_note", "(", "call_insn", ",", "REG_ARGS_SIZE", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ";", "make_reg_eh_region_note_nothrow_nononlocal", "(", "as_a", "<", "rtx_insn", "*", ">", "(", "call_insn", ")", ")", ";", "gcc_assert", "(", "crtl", "->", "args", ".", "pops_args", "<", "<NUM_LIT>", ")", ";", "rtx_insn", "*", "ret_insn", "=", "emit_insn", "(", "gen_split_stack_return", "(", "GEN_INT", "(", "crtl", "->", "args", ".", "pops_args", ")", ")", ")", ";", "if", "(", "(", "flag_cf_protection", "&", "CF_BRANCH", ")", ")", "{", "rtx", "cet_eb", "=", "gen_nop_endbr", "(", ")", ";", "emit_insn_after", "(", "cet_eb", ",", "ret_insn", ")", ";", "}", "if", "(", "TARGET_64BIT", "&&", "DECL_STATIC_CHAIN", "(", "cfun", "->", "decl", ")", ")", "emit_move_insn", "(", "gen_rtx_REG", "(", "word_mode", ",", "R10_REG", ")", ",", "gen_rtx_REG", "(", "word_mode", ",", "AX_REG", ")", ")", ";", "if", "(", "cfun", "->", "machine", "->", "split_stack_varargs_pointer", "!=", "NULL_RTX", ")", "{", "unsigned", "int", "scratch_regno", ";", "rtx", "frame_reg", ";", "int", "words", ";", "scratch_regno", "=", "split_stack_prologue_scratch_regno", "(", ")", ";", "scratch_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "scratch_regno", ")", ";", "frame_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "BP_REG", ")", ";", "words", "=", "TARGET_64BIT", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "emit_insn", "(", "gen_rtx_SET", "(", "scratch_reg", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "frame_reg", ",", "GEN_INT", "(", "words", "*", "UNITS_PER_WORD", ")", ")", ")", ")", ";", "varargs_label", "=", "gen_label_rtx", "(", ")", ";", "emit_jump_insn", "(", "gen_jump", "(", "varargs_label", ")", ")", ";", "JUMP_LABEL", "(", "get_last_insn", "(", ")", ")", "=", "varargs_label", ";"], "ground_truth": ["emit_barrier", "(", ")", ";"], "File": "i3867", "Func": "ix86_expand_split_stack_prologue", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15049, "Length": 318, "Cover_Rate": 0.31673306772908366, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "x", "=", "gen_rtx_IOR", "(", "SImode", ",", "x", ",", "val", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "val", ",", "x", ")", ")", ";", "mask", "=", "NULL", ";", "break", ";", "case", "NOT", ":", "case", "PLUS", ":", "case", "MINUS", ":", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "before", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "if", "(", "after", ")", "after", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "store_mode", "=", "mode", "=", "SImode", ";", "}", "}", "mem", "=", "rs6000_pre_atomic_barrier", "(", "mem", ",", "model", ")", ";", "label", "=", "gen_label_rtx", "(", ")", ";", "emit_label", "(", "label", ")", ";", "label", "=", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "label", ")", ";", "if", "(", "before", "==", "NULL_RTX", ")", "before", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_load_locked", "(", "mode", ",", "before", ",", "mem", ")", ";", "if", "(", "code", "==", "NOT", ")", "{", "x", "=", "expand_simple_binop", "(", "mode", ",", "AND", ",", "before", ",", "val", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ";", "after", "=", "expand_simple_unop", "(", "mode", ",", "NOT", ",", "x", ",", "after", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "after", "=", "expand_simple_binop", "(", "mode", ",", "code", ",", "before", ",", "val", ",", "after", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ";", "}"], "ground_truth": ["x", "=", "after", ";"], "File": "rs6000", "Func": "rs6000_expand_atomic_op", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15050, "Length": 190, "Cover_Rate": 0.33158813263525305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "<STR_LIT>", "Op", "=", "<STR_LIT>", ";", "if", "(", "!", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "Op", "=", "<STR_LIT>", ";", "bool", "writeback", "=", "(", "P", "==", "<NUM_LIT>", ")", "||", "(", "W", "==", "<NUM_LIT>", ")", ";", "unsigned", "idx_mode", "=", "<NUM_LIT>", ";", "if", "(", "P", "&&", "writeback", ")", "idx_mode", "=", "<STR_LIT>", ";", "else", "if", "(", "!", "P", "&&", "writeback", ")", "idx_mode", "=", "<STR_LIT>", ";", "if", "(", "writeback", "&&", "(", "Rn", "==", "<NUM_LIT>", "||", "Rn", "==", "Rt", ")", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "reg", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["<STR_LIT>", "Opc", "=", "<STR_LIT>", ";"], "File": "ARMDisassembler39", "Func": "DecodeAddrMode2IdxInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15051, "Length": 269, "Cover_Rate": 0.4088145896656535, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Use", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "Use", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "Use", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "Use", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "isStrongerThanMonotonic", "(", "cast", "<", "MemSDNode", ">", "(", "Use", ")", "->", "getOrdering", "(", ")", ")", ")", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "AArch64ISelDAGToDAG (2)2", "Func": "isWorthFoldingADDlow", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15052, "Length": 61, "Cover_Rate": 0.6777777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "RC", ";", "const", "DebugLoc", "&", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "std", "::", "tie", "(", "InputPtrReg", ",", "RC", ")", "=", "MFI", "->", "getPreloadedValue", "(", "<STR_LIT>", ")", ";", "if", "(", "!", "InputPtrReg", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addReg", "(", "MRI", ".", "getLiveInVirtReg", "(", "InputPtrReg", "->", "getRegister", "(", ")", ")", ")", ";"], "ground_truth": ["I", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPUInstructionSelector19", "Func": "selectG_INTRINSIC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15053, "Length": 94, "Cover_Rate": 0.4253393665158371, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_fmul_round_pch", "(", "__m512h", "__A", ",", "__m512h", "__B", ",", "const", "int", "__D", ")", "{", "return", "(", "__m512h", ")", "__builtin_ia32_vfmulcph512_round", "(", "(", "__v32hf", ")", "__A", ",", "(", "__v32hf", ")", "__B", ",", "__D", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm512_fmul_round_pch", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15054, "Length": 46, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", ">=", "<NUM_LIT>", "&&", "reload_completed", "&&", "(", "GET_CODE", "(", "x", ")", "==", "LABEL_REF", "||", "(", "GET_CODE", "(", "x", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "LABEL_REF", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", ")", ")", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "POST_INC", "&&", "GET_MODE_SIZE", "(", "mode", ")", ">=", "<NUM_LIT>", "&&", "thumb_index_register_rtx_p", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "strict_p", ")", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", ")", "{"], "ground_truth": ["if", "(", "GET_MODE_SIZE", "(", "mode", ")", "<=", "<NUM_LIT>", "&&", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", "!=", "frame_pointer_rtx", "&&", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", "!=", "frame_pointer_rtx", "&&", "thumb_index_register_rtx_p", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "strict_p", ")", "&&", "thumb_index_register_rtx_p", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "strict_p", ")", ")", "return", "<NUM_LIT>", ";"], "File": "arm3", "Func": "thumb_legitimate_address_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15055, "Length": 176, "Cover_Rate": 0.3060869565217391, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Base", "=", "CurDAG", "->", "getRegister", "(", "AMDGPU", "::", "INDIRECT_BASE_ADDR", ",", "<STR_LIT>", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "C", "->", "getZExtValue", "(", ")", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}", "else", "if", "(", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "(", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ")", "{"], "File": "AMDGPUISelDAGToDAG102", "Func": "SelectADDRIndirect", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15056, "Length": 68, "Cover_Rate": 0.4171779141104294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", "*", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "HexagonAsmParser (2)", "Func": "adds4_6ImmOperands", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15057, "Length": 43, "Cover_Rate": 0.7818181818181819, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "continue", ";", "}", "}", "ArgInfo", "OrigArg", "(", "VRegs", "[", "Idx", "]", ",", "Arg", ".", "getType", "(", ")", ")", ";", "setArgFlags", "(", "OrigArg", ",", "Idx", "+", "AttributeList", "::", "FirstArgIndex", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "OrigArg", ",", "SplitArgs", ",", "DL", ",", "MRI", ",", "CC", ",", "[", "&", "]", "(", "ArrayRef", "<", "Register", ">", "Regs", ",", "LLT", "LLTy", ",", "LLT", "PartLLT", ",", "int", "VTSplitIdx", ")", "{", "packSplitRegsToOrigType", "(", "B", ",", "VRegs", "[", "Idx", "]", "[", "VTSplitIdx", "]", ",", "Regs", ",", "LLTy", ",", "PartLLT", ")", ";", "}", ")", ";", "++", "Idx", ";", "}", "if", "(", "CC", "==", "CallingConv", "::", "<ISA_LIT>_PS", ")", "{", "if", "(", "(", "Info", "->", "getP<ISA_LIT>nputAddr", "(", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "||", "(", "(", "Info", "->", "getP<ISA_LIT>nputAddr", "(", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "Info", "->", "isP<ISA_LIT>nputAllocated", "(", "<NUM_LIT>", ")", ")", ")", "{", "CCInfo", ".", "AllocateReg", "(", "<STR_LIT>", ")", ";", "CCInfo", ".", "AllocateReg", "(", "<STR_LIT>", ")", ";", "Info", "->", "markP<ISA_LIT>nputAllocated", "(", "<NUM_LIT>", ")", ";", "Info", "->", "markP<ISA_LIT>nputEnabled", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "Subtarget", ".", "isAmdPalOS", "(", ")", ")", "{", "unsigned", "PsInputBits", "=", "Info", "->", "getP<ISA_LIT>nputAddr", "(", ")", "&", "Info", "->", "getP<ISA_LIT>nputEnable", "(", ")", ";", "if", "(", "(", "PsInputBits", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "||", "(", "(", "PsInputBits", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "(", "PsInputBits", ">>", "<NUM_LIT>", "&", "<NUM_LIT>", ")", ")", ")", "Info", "->", "markP<ISA_LIT>nputEnabled", "(", "countTrailingZeros", "(", "Info", "->", "getP<ISA_LIT>nputAddr", "(", ")", ",", "ZB_Undefined", ")", ")", ";", "}", "}", "const", "<ISA_LIT>TargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "<ISA_LIT>TargetLowering", ">", "(", ")", ";", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "CC", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "if", "(", "!", "MBB", ".", "empty", "(", ")", ")", "B", ".", "setInstr", "(", "*", "MBB", ".", "begin", "(", ")", ")", ";", "FormalArgHandler", "Handler", "(", "B", ",", "MRI", ",", "AssignFn", ")", ";", "if", "(", "!", "handleAssignments", "(", "CCInfo", ",", "ArgLocs", ",", "B", ",", "SplitArgs", ",", "Handler", ")", ")", "return", "false", ";", "if", "(", "!", "IsEntryFunc", ")", "{", "TLI", ".", "allocateSpecialInputVGPRs", "(", "CCInfo", ",", "MF", ",", "*", "TRI", ",", "*", "Info", ")", ";", "}", "if", "(", "IsEntryFunc", ")", "{", "TLI", ".", "allocateSystemSGPRs", "(", "CCInfo", ",", "MF", ",", "*", "Info", ",", "CC", ",", "IsShader", ")", ";", "}", "else", "{", "CCInfo", ".", "AllocateReg", "(", "Info", "->", "getScratchRSrcReg", "(", ")", ")", ";", "CCInfo", ".", "AllocateReg", "(", "Info", "->", "getScratchWaveOffsetReg", "(", ")", ")", ";", "CCInfo", ".", "AllocateReg", "(", "Info", "->", "getFrameOffsetReg", "(", ")", ")", ";", "TLI", ".", "allocateSpecialInputSGPRs", "(", "CCInfo", ",", "MF", ",", "*", "TRI", ",", "*", "Info", ")", ";", "}"], "ground_truth": ["B", ".", "setMBB", "(", "MBB", ")", ";"], "File": "AMDGPUCallLowering23", "Func": "lowerFormalArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15058, "Length": 418, "Cover_Rate": 0.4543478260869565, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", "{", "std", "::", "string", "CPUName", "=", "<STR_LIT>", ";"], "ground_truth": ["ParseSubtargetFeatures", "(", "CPUName", ",", "FS", ")", ";"], "File": "MSP430Subtarget", "Func": "MSP430Subtarget", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15059, "Length": 49, "Cover_Rate": 0.98, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "I", ".", "getType", "(", ")", "->", "isAggregateType", "(", ")", "&&", "<STR_LIT>", ")", ";", "SmallVector", "<", "Value", "*", ">", "Args", ";", "for", "(", "auto", "&", "Op", ":", "I", ".", "operands", "(", ")", ")", "Args", ".", "push_back", "(", "Op", ")", ";", "Args", ".", "push_back", "(", "IRB", "->", "getInt32", "(", "I", ".", "getSyncScopeID", "(", ")", ")", ")", ";", "Args", ".", "push_back", "(", "IRB", "->", "getInt32", "(", "getMemSemantics", "(", "I", ".", "getSuccessOrdering", "(", ")", ")", ")", ")", ";"], "ground_truth": ["Args", ".", "push_back", "(", "IRB", "->", "getInt32", "(", "getMemSemantics", "(", "I", ".", "getFailureOrdering", "(", ")", ")", ")", ")", ";"], "File": "SPIRVEmitIntrinsics1", "Func": "visitAtomicCmpXchgInst", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15060, "Length": 95, "Cover_Rate": 0.6462585034013606, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "&", "MI", "=", "*", "It", "++", ";", "if", "(", "MI", ".", "isPosition", "(", ")", "||", "MI", ".", "isDebugInstr", "(", ")", ")", "continue", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "{", "auto", "*", "EHPad", "=", "TryToEHPad", ".", "lookup", "(", "EndToBegin", "[", "&", "MI", "]", ")", ";", "assert", "(", "EHPad", ")", ";", "auto", "NextIt", "=", "std", "::", "next", "(", "<STR_LIT>", "(", "EHPad", ")", "->", "getReverseIterator", "(", ")", ")", ";", "if", "(", "NextIt", "!=", "EHPad", "->", "rend", "(", ")", ")", "Worklist", ".", "push_back", "(", "NextIt", ")", ";", "LLVM_FALLTHROUGH", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "EndToBegin", "[", "&", "MI", "]", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "int32_t", "(", "RetType", ")", ")", ";", "continue", ";", "default", ":", "return", ";", "}", "}", "Worklist", ".", "push_back", "(", "MBB", "->", "getPrevNode", "(", ")", "->", "rbegin", "(", ")", ")", ";"], "ground_truth": ["}", ";"], "File": "WebAssemblyCFGStackify15", "Func": "fixEndsAtEndOfFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15061, "Length": 144, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "<ISA_LIT>BaseTargetMachine", "&", "TM", ",", "bool", "IsLittle", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "<ISA_LIT>ProcFamily", "(", "Others", ")", ",", "<ISA_LIT>ProcClass", "(", "None", ")", ",", "stackAlignment", "(", "<NUM_LIT>", ")", ",", "CPUString", "(", "CPU", ")", ",", "IsLittle", "(", "IsLittle", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Options", "(", "TM", ".", "Options", ")", ",", "TM", "(", "TM", ")", ",", "TSInfo", "(", "*", "TM", ".", "getDataLayout", "(", ")", ")", ",", "FrameLowering", "(", "initializeFrameLowering", "(", "CPU", ",", "FS", ")", ")", ",", "InstrInfo", "(", "isThumb1Only", "(", ")", "?", "(", "<ISA_LIT>BaseInstrInfo", "*", ")", "new", "Thumb1InstrInfo", "(", "*", "this", ")", ":", "!", "isThumb", "(", ")", "?", "(", "<ISA_LIT>BaseInstrInfo", "*", ")", "new", "<ISA_LIT>InstrInfo", "(", "*", "this", ")", ":", "(", "<ISA_LIT>BaseInstrInfo", "*", ")", "new", "Thumb2InstrInfo", "(", "*", "this", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", "{"], "ground_truth": ["}"], "File": "ARMSubtarget23", "Func": "ARMSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15062, "Length": 159, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "verifyInsExtInstruction", "(", "MI", ",", "ErrInfo", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "verifyInsExtInstruction", "(", "MI", ",", "ErrInfo", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "verifyInsExtInstruction", "(", "MI", ",", "ErrInfo", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["default", ":"], "File": "MipsInstrInfo17", "Func": "verifyInstruction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15063, "Length": 77, "Cover_Rate": 0.3276595744680851, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "LastValue", ".", "getNode", "(", ")", ")", "BitGroups", ".", "push_back", "(", "BitGroup", "(", "LastValue", ",", "LastRLAmt", ",", "LastGroupStartIdx", ",", "Bits", ".", "size", "(", ")", "-", "<NUM_LIT>", ")", ")", ";", "if", "(", "BitGroups", ".", "empty", "(", ")", ")", "return", ";", "if", "(", "BitGroups", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "{", "if", "(", "BitGroups", "[", "<NUM_LIT>", "]", ".", "StartIdx", "==", "<NUM_LIT>", "&&", "BitGroups", "[", "BitGroups", ".", "size", "(", ")", "-", "<NUM_LIT>", "]", ".", "EndIdx", "==", "Bits", ".", "size", "(", ")", "-", "<NUM_LIT>", "&&", "BitGroups", "[", "<NUM_LIT>", "]", ".", "V", "==", "BitGroups", "[", "BitGroups", ".", "size", "(", ")", "-", "<NUM_LIT>", "]", ".", "V", "&&", "BitGroups", "[", "<NUM_LIT>", "]", ".", "RLAmt", "==", "BitGroups", "[", "BitGroups", ".", "size", "(", ")", "-", "<NUM_LIT>", "]", ".", "RLAmt", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "BitGroups", "[", "BitGroups", ".", "size", "(", ")", "-", "<NUM_LIT>", "]", ".", "EndIdx", "=", "BitGroups", "[", "<NUM_LIT>", "]", ".", "EndIdx", ";", "BitGroups", ".", "erase", "(", "BitGroups", ".", "begin", "(", ")", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "PPCISelDAGToDAG (2)1", "Func": "collectBitGroups", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15064, "Length": 167, "Cover_Rate": 0.47714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Cost", "=", "BaseT", "::", "getCmpSelInstrCost", "(", "Opcode", ",", "ValTy", ",", "CondTy", ",", "VecPred", ",", "CostKind", ",", "I", ")", ";", "if", "(", "CostKind", "!=", "TTI", "::", "TCK_RecipThroughput", ")", "return", "Cost", ";", "return", "vectorCostAdjustment", "(", "Cost", ",", "Opcode", ",", "ValTy", ",", "nullptr", ")", ";"], "ground_truth": ["}"], "File": "PPCTargetTransformInfo12", "Func": "getCmpSelInstrCost", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15065, "Length": 44, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "Chain", ")", ".", "setCallee", "(", "CallingConv", "::", "C", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "DAG", ".", "getExternalSymbol", "(", "bzeroEntry", ",", "IntPtr", ")", ",", "std", "::", "move", "(", "Args", ")", ",", "<NUM_LIT>", ")", ".", "setDiscardResult", "(", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "TLI", ".", "LowerCallTo", "(", "CLI", ")", ";", "return", "CallResult", ".", "second", ";", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "AArch64SelectionDAGInfo4", "Func": "EmitTargetCodeForMemset", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15066, "Length": 89, "Cover_Rate": 0.30272108843537415, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSymbolData", "*", "SD_B", "=", "&", "Asm", ".", "getSymbolData", "(", "Target", ".", "getSymB", "(", ")", "->", "getSymbol", "(", ")", ")", ";", "IsPCRel", "=", "<NUM_LIT>", ";", "FixedValue", "=", "(", "FixupAddress", "-", "Writer", "->", "getSymbolAddress", "(", "SD_B", ",", "Layout", ")", "+", "Target", ".", "getConstant", "(", ")", ")", ";", "FixedValue", "+=", "<NUM_LIT>", "<<", "Log2Size", ";", "}", "else", "{", "FixedValue", "=", "<NUM_LIT>", ";", "}", "MachO", "::", "any_relocation_info", "MRE", ";", "MRE", ".", "r_word0", "=", "Value", ";", "MRE", ".", "r_word1", "=", "(", "(", "Index", "<<", "<NUM_LIT>", ")", "|", "(", "IsPCRel", "<<", "<NUM_LIT>", ")", "|", "(", "Log2Size", "<<", "<NUM_LIT>", ")", "|", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "|", "(", "MachO", "::", "GENERIC_RELOC_TLV", "<<", "<NUM_LIT>", ")", ")", ";", "Writer", "->", "addRelocation", "(", "Fragment", "->", "getParent", "(", ")", ",", "MRE", ")", ";"], "ground_truth": ["}"], "File": "X86MachObjectWriter12", "Func": "RecordTLVPRelocation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15067, "Length": 122, "Cover_Rate": 0.4485294117647059, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "str_prefix_p", "(", "const", "char", "*", "str", ",", "const", "char", "*", "prefix", ")", "{"], "ground_truth": ["return", "strncmp", "(", "str", ",", "prefix", ",", "strlen", "(", "prefix", ")", ")", "==", "<NUM_LIT>", ";"], "File": "gen-avr-mmcu-specs5", "Func": "str_prefix_p", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15068, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "StringSwitch", "<", "Optional", "<", "<STR_LIT>", ">>", "(", "CPU", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", "::", "V5", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", "::", "V5", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", "::", "V55", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", "::", "V60", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", "::", "V62", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", "::", "V65", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", "::", "V66", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", "::", "V67", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", "::", "V67", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", "::", "V68", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", "::", "V69", ")", ".", "Default", "(", "None", ")", ";"], "ground_truth": ["}"], "File": "HexagonDepArch1", "Func": "getCpu", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15069, "Length": 116, "Cover_Rate": 0.7581699346405228, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "find_if_or_fail", "(", "R", "&&", "Range", ",", "UnaryPredicate", "P", ")", "->", "decltype", "(", "adl_begin", "(", "Range", ")", ")", "{", "auto", "It", "=", "llvm", "::", "find_if", "(", "Range", ",", "P", ")", ";", "assert", "(", "It", "!=", "std", "::", "end", "(", "Range", ")", ")", ";", "return", "It", ";"], "ground_truth": ["}"], "File": "TVMExtras", "Func": "find_if_or_fail", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15070, "Length": 47, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "ARMBaseRegisterInfo12", "Func": "getRegisterPairOdd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15071, "Length": 147, "Cover_Rate": 0.332579185520362, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetAsmStreamer", "::", "EmitStartOfAsmFile", "(", ")", "{", "OS", "<<", "<STR_LIT>", ";", "OS", "<<", "<ISA_LIT>_SV_REGISTER_DECL", ";", "OS", "<<", "<ISA_LIT>_MEM_DECL", ";"], "ground_truth": ["OS", "<<", "<STR_LIT>", ";"], "File": "TGSIASMStreamer", "Func": "EmitStartOfAsmFile", "Target": "TGSI", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15072, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", "&&", "<STR_LIT>", ")", ";", "int", "FI", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "bool", "Is128B", "=", "HST", ".", "useHVXDblOps", "(", ")", ";", "auto", "*", "RC", "=", "!", "Is128B", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "unsigned", "TmpR0", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "unsigned", "TmpR1", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "BuildMI", "(", "B", ",", "It", ",", "DL", ",", "HII", ".", "get", "(", "<STR_LIT>", ")", ",", "TmpR0", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "auto", "*", "HRI", "=", "B", ".", "getParent", "(", ")", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "HII", ".", "loadRegFromStackSlot", "(", "B", ",", "It", ",", "TmpR1", ",", "FI", ",", "RC", ",", "HRI", ")", ";", "expandLoadVec", "(", "B", ",", "std", "::", "prev", "(", "It", ")", ",", "MRI", ",", "HII", ",", "NewRegs", ")", ";", "unsigned", "VandOpc", "=", "!", "Is128B", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "B", ",", "It", ",", "DL", ",", "HII", ".", "get", "(", "VandOpc", ")", ",", "DstR", ")", ".", "addReg", "(", "TmpR1", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "TmpR0", ",", "RegState", "::", "Kill", ")", ";", "NewRegs", ".", "push_back", "(", "TmpR0", ")", ";", "NewRegs", ".", "push_back", "(", "TmpR1", ")", ";"], "ground_truth": ["B", ".", "erase", "(", "It", ")", ";"], "File": "HexagonFrameLowering2", "Func": "expandLoadVecPred", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15073, "Length": 219, "Cover_Rate": 0.6952380952380952, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "DataLayout", "&", "DL", "=", "SI", "->", "getModule", "(", ")", "->", "getDataLayout", "(", ")", ";", "unsigned", "SubVecSize", "=", "DL", ".", "getTypeAllocSizeInBits", "(", "SubVecTy", ")", ";", "bool", "EltIs64Bits", "=", "DL", ".", "getTypeAllocSizeInBits", "(", "EltTy", ")", "==", "<NUM_LIT>", ";", "if", "(", "!", "Subtarget", "->", "hasNEON", "(", ")", "||", "(", "SubVecSize", "!=", "<NUM_LIT>", "&&", "SubVecSize", "!=", "<NUM_LIT>", ")", "||", "EltIs64Bits", ")", "return", "false", ";", "Value", "*", "Op0", "=", "SVI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "Op1", "=", "SVI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "SI", ")", ";", "if", "(", "EltTy", "->", "isPointerTy", "(", ")", ")", "{", "Type", "*", "IntTy", "=", "DL", ".", "getIntPtrType", "(", "EltTy", ")", ";", "Type", "*", "IntVecTy", "=", "VectorType", "::", "get", "(", "IntTy", ",", "Op0", "->", "getType", "(", ")", "->", "getVectorNumElements", "(", ")", ")", ";", "Op0", "=", "Builder", ".", "CreatePtrToInt", "(", "Op0", ",", "IntVecTy", ")", ";", "Op1", "=", "Builder", ".", "CreatePtrToInt", "(", "Op1", ",", "IntVecTy", ")", ";", "SubVecTy", "=", "VectorType", "::", "get", "(", "IntTy", ",", "NumSubElts", ")", ";", "}", "static", "<STR_LIT>", "StoreInts", "[", "<NUM_LIT>", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";"], "ground_truth": ["SmallVector", "<", "Value", "*", ",", "<NUM_LIT>", ">", "Ops", ";"], "File": "ARMISelLowering", "Func": "lowerInterleavedStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15074, "Length": 190, "Cover_Rate": 0.4449648711943794, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TLI", ".", "SimplifyDemandedBits", "(", "Addr", ",", "DemandedMask", ",", "KnownZero", ",", "KnownOne", ",", "TLO", ")", ")", "{", "DCI", ".", "CommitTargetLoweringOpt", "(", "TLO", ")", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering (2)", "Func": "performTBISimplification", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15075, "Length": 33, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "VFPThumb2PostEncoder", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Val", ")", "const", "{"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "ARMCodeEmitter10", "Func": "VFPThumb2PostEncoder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15076, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "CmpOp0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "CmpOp1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "TrueOp", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "FalseOp", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<STR_LIT>", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "unsigned", "CCValid", ",", "CCMask", ";", "SDValue", "Flags", "=", "emitCmp", "(", "TM", ",", "DAG", ",", "DL", ",", "CmpOp0", ",", "CmpOp1", ",", "CC", ",", "CCValid", ",", "CCMask", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "TrueOp", ")", ";", "Ops", ".", "push_back", "(", "FalseOp", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "CCValid", ",", "<STR_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "CCMask", ",", "<STR_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "Flags", ")", ";"], "ground_truth": ["SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "Op", ".", "getValueType", "(", ")", ",", "<STR_LIT>", ")", ";"], "File": "SystemZISelLowering103", "Func": "lowerSELECT_CC", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15077, "Length": 166, "Cover_Rate": 0.772093023255814, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Z80TargetAsmStreamer", "::", "<ISA_LIT>Z80TargetAsmStreamer", "(", "MCStreamer", "&", "S", ")", ":", "<ISA_LIT>Z80TargetStreamer", "(", "S", ")", "{"], "ground_truth": ["}"], "File": "GBZ80TargetStreamer", "Func": "GBZ80TargetAsmStreamer", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15078, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "RegEnum", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "MipsBaseInfo15", "Func": "getMipsRegisterNumbering", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15079, "Length": 368, "Cover_Rate": 0.43601895734597157, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "ModeIEEERndNear", ";"], "ground_truth": ["}"], "File": "HexagonSubtarget1", "Func": "modeIEEERndNear", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15080, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "k_Immediate", ";"], "ground_truth": ["}"], "File": "MipsAsmParser (2)4", "Func": "isInvNum", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15081, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "first", "!=", "m_pSectionData", "->", "getFragmentList", "(", ")", ".", "end", "(", ")", "&&", "<STR_LIT>", ")", ";", "PLTEntryBase", "*", "plt0", "=", "&", "(", "llvm", "::", "cast", "<", "PLTEntryBase", ">", "(", "*", "first", ")", ")", ";"], "ground_truth": ["return", "plt0", ";"], "File": "X86PLT", "Func": "getPLT0", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15082, "Length": 38, "Cover_Rate": 0.6229508196721312, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "div", "=", "<NUM_LIT>", ";", "if", "(", "INTEGRAL_MODE_P", "(", "mode", ")", ")", "width", "=", "ix86_cost", "->", "reassoc_vec_int", ";", "else", "if", "(", "FLOAT_MODE_P", "(", "mode", ")", ")", "width", "=", "ix86_cost", "->", "reassoc_vec_fp", ";", "if", "(", "width", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "(", "ix86_tune", "==", "PROCESSOR_ZNVER1", "||", "ix86_tune", "==", "PROCESSOR_ZNVER2", "||", "ix86_tune", "==", "PROCESSOR_ZNVER3", "||", "ix86_tune", "==", "PROCESSOR_ZNVER4", ")", "&&", "INTEGRAL_MODE_P", "(", "mode", ")", "&&", "op", "!=", "PLUS", "&&", "op", "!=", "MINUS", ")", "return", "<NUM_LIT>", ";", "if", "(", "TARGET_AVX512_SPLIT_REGS", "&&", "GET_MODE_BITSIZE", "(", "mode", ")", ">", "<NUM_LIT>", ")", "div", "=", "GET_MODE_BITSIZE", "(", "mode", ")", "/", "<NUM_LIT>", ";", "else", "if", "(", "TARGET_AVX256_SPLIT_REGS", "&&", "GET_MODE_BITSIZE", "(", "mode", ")", ">", "<NUM_LIT>", ")", "div", "=", "GET_MODE_BITSIZE", "(", "mode", ")", "/", "<NUM_LIT>", ";", "else", "if", "(", "TARGET_SSE_SPLIT_REGS", "&&", "GET_MODE_BITSIZE", "(", "mode", ")", ">", "<NUM_LIT>", ")", "div", "=", "GET_MODE_BITSIZE", "(", "mode", ")", "/", "<NUM_LIT>", ";"], "ground_truth": ["width", "=", "(", "width", "+", "div", "-", "<NUM_LIT>", ")", "/", "div", ";"], "File": "i3861", "Func": "ix86_reassociation_width", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15083, "Length": 151, "Cover_Rate": 0.6771300448430493, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "type", "==", "error_mark_node", ")", "return", "NULL_TREE", ";"], "ground_truth": ["return", "lookup_attribute", "(", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "type", ")", ")", ";"], "File": "riscv-vector-builtins", "Func": "sizeless_type_p", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15084, "Length": 20, "Cover_Rate": 0.6896551724137931, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>HardwareLoops", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{", "initialize<ISA_LIT>HardwareLoopsPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "HexagonHardwareLoops", "Func": "HexagonHardwareLoops", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15085, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "nodeType", "getType", "(", ")", "{", "return", "type", ".", "getNodeType", "(", ")", ";"], "ground_truth": ["}"], "File": "TPCCostModelEmitter", "Func": "getType", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15086, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "PPCISelLowering148", "Func": "getTargetNodeName", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15087, "Length": 252, "Cover_Rate": 0.5080645161290323, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TII", "=", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "for", "(", "MachineLoopInfo", "::", "iterator", "I", "=", "MLI", "->", "begin", "(", ")", ",", "E", "=", "MLI", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineLoop", "*", "L", "=", "*", "I", ";", "if", "(", "!", "L", "->", "getParentLoop", "(", ")", ")", "{", "Changed", "|=", "convertToCTRLoop", "(", "L", ")", ";", "}"], "ground_truth": ["}"], "File": "PPCCTRLoops2", "Func": "runOnMachineFunction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15088, "Length": 67, "Cover_Rate": 0.5877192982456141, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OS", "<<", "(", "char", ")", "C", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter1", "Func": "EmitByte", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15089, "Length": 8, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CheckImmRange", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "HexagonAsmParser", "Func": "isu3_1Imm", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15090, "Length": 15, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "GlobalAddressSDNode", "*", "GN", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", ";", "const", "GlobalValue", "*", "GV", "=", "GN", "->", "getGlobal", "(", ")", ";", "SDValue", "GlobalAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "if", "(", "GN", "->", "getOffset", "(", ")", "!=", "<NUM_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "GlobalAddr", ",", "DAG", ".", "getConstant", "(", "GN", "->", "getOffset", "(", ")", ",", "PtrVT", ")", ")", ";", "return", "GlobalAddr", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering109", "Func": "LowerGlobalAddressELFLarge", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15091, "Length": 139, "Cover_Rate": 0.6682692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "EmitInstruction", "(", "uint64_t", "Val", ",", "unsigned", "Size", ",", "raw_ostream", "&", "OS", ")", "const", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "Size", ";", "++", "i", ")", "{", "EmitByte", "(", "Val", "&", "<NUM_LIT>", ",", "OS", ")", ";", "Val", ">>=", "<NUM_LIT>", ";", "}"], "ground_truth": ["}"], "File": "MipsMCCodeEmitter48", "Func": "EmitInstruction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15092, "Length": 45, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "ArgTypes", ".", "push_back", "(", "Arg", ".", "getType", "(", ")", ")", ";", "auto", "ThisFuncMDIt", "=", "std", "::", "find_if", "(", "NamedMD", "->", "op_begin", "(", ")", ",", "NamedMD", "->", "op_end", "(", ")", ",", "[", "&", "F", "]", "(", "MDNode", "*", "N", ")", "{", "return", "isa", "<", "MDString", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "cast", "<", "MDString", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getString", "(", ")", "==", "F", ".", "getName", "(", ")", ";", "}", ")", ";", "if", "(", "ThisFuncMDIt", "!=", "NamedMD", "->", "op_end", "(", ")", ")", "{", "auto", "*", "ThisFuncMD", "=", "*", "ThisFuncMDIt", ";", "MDNode", "*", "MD", "=", "dyn_cast", "<", "MDNode", ">", "(", "ThisFuncMD", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "assert", "(", "MD", "&&", "<STR_LIT>", ")", ";", "ConstantInt", "*", "Const", "=", "getConstInt", "(", "MD", ",", "<NUM_LIT>", ")", ";", "if", "(", "Const", ")", "{", "auto", "*", "CMeta", "=", "dyn_cast", "<", "ConstantAsMetadata", ">", "(", "MD", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "assert", "(", "CMeta", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Const", "->", "getSExtValue", "(", ")", ">=", "-", "<NUM_LIT>", ")", ";", "if", "(", "Const", "->", "getSExtValue", "(", ")", "==", "-", "<NUM_LIT>", ")", "RetTy", "=", "CMeta", "->", "getType", "(", ")", ";", "else", "ArgTypes", "[", "Const", "->", "getSExtValue", "(", ")", "]", "=", "CMeta", "->", "getType", "(", ")", ";", "}", "}"], "ground_truth": ["return", "FunctionType", "::", "get", "(", "RetTy", ",", "ArgTypes", ",", "F", ".", "isVarArg", "(", ")", ")", ";"], "File": "SPIRVCallLowering1", "Func": "getOriginalFunctionType", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15093, "Length": 239, "Cover_Rate": 0.7913907284768212, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>IREmitter", "::", "visitPINSRW", "(", "const", "SDNode", "*", "N", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "File": "X86IREmitter", "Func": "visitPINSRW", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15094, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "cfun", "->", "machine", "->", "label_is_assembled", "&&", "aarch64_bti_enabled", "(", ")", "&&", "!", "cgraph_node", "::", "get", "(", "cfun", "->", "decl", ")", "->", "only_called_directly_p", "(", ")", ")", "{", "rtx_insn", "*", "insn", "=", "next_real_nondebug_insn", "(", "get_insns", "(", ")", ")", ";", "if", "(", "insn", "&&", "INSN_P", "(", "insn", ")", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "UNSPEC_VOLATILE", "&&", "XINT", "(", "PATTERN", "(", "insn", ")", ",", "<NUM_LIT>", ")", "==", "UNSPECV_BTI_C", ")", "delete_insn", "(", "insn", ")", ";", "asm_fprintf", "(", "file", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "aarch64", "Func": "aarch64_print_patchable_function_entry", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15095, "Length": 82, "Cover_Rate": 0.7663551401869159, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "FBS", "[", "<STR_LIT>", "]", ")", "Str", "+=", "<STR_LIT>", ";", "else", "if", "(", "FBS", "[", "<STR_LIT>", "]", ")", "Str", "+=", "<STR_LIT>", ";", "else", "if", "(", "FBS", "[", "<STR_LIT>", "]", ")", "Str", "+=", "<STR_LIT>", ";", "else", "if", "(", "FBS", "[", "<STR_LIT>", "]", ")", "Str", "+=", "<STR_LIT>", ";", "else", "if", "(", "FBS", "[", "<STR_LIT>", "]", ")", "Str", "+=", "<STR_LIT>", ";", "else", "if", "(", "FBS", "[", "<STR_LIT>", "]", ")", "Str", "+=", "<STR_LIT>", ";", "else", "{", "SmallVector", "<", "std", "::", "string", ",", "<NUM_LIT>", ">", "ExtMatches", ";", "for", "(", "const", "auto", "&", "Ext", ":", "ExtensionMap", ")", "{", "if", "(", "(", "FBS", "&", "Ext", ".", "Features", ")", "!=", "FeatureBitset", "(", ")", ")", "ExtMatches", ".", "push_back", "(", "Ext", ".", "Name", ")", ";", "}", "Str", "+=", "!", "ExtMatches", ".", "empty", "(", ")", "?", "llvm", "::", "join", "(", "ExtMatches", ",", "<STR_LIT>", ")", ":", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser106", "Func": "setRequiredFeatureString", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15096, "Length": 139, "Cover_Rate": 0.5604838709677419, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "LDBase", "&&", "<STR_LIT>", ")", ";", "EVT", "EltVT", "=", "LDBase", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "!=", "EltVT", ".", "getSizeInBits", "(", ")", "*", "NumElems", ")", "return", "SDValue", "(", ")", ";", "if", "(", "isAfterLegalize", "&&", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isOperationLegal", "(", "<STR_LIT>", ",", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "NewLd", "=", "SDValue", "(", ")", ";", "NewLd", "=", "DAG", ".", "getLoad", "(", "VT", ",", "DL", ",", "LDBase", "->", "getChain", "(", ")", ",", "LDBase", "->", "getBasePtr", "(", ")", ",", "LDBase", "->", "getPointerInfo", "(", ")", ",", "LDBase", "->", "isVolatile", "(", ")", ",", "LDBase", "->", "isNonTemporal", "(", ")", ",", "LDBase", "->", "isInvariant", "(", ")", ",", "LDBase", "->", "getAlignment", "(", ")", ")", ";", "if", "(", "LDBase", "->", "hasAnyUseOfValue", "(", "<NUM_LIT>", ")", ")", "{", "SDValue", "NewChain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "SDValue", "(", "LDBase", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "NewLd", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "LDBase", ",", "<NUM_LIT>", ")", ",", "NewChain", ")", ";", "DAG", ".", "UpdateNodeOperands", "(", "NewChain", ".", "getNode", "(", ")", ",", "SDValue", "(", "LDBase", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "NewLd", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "}", "return", "NewLd", ";", "}", "EVT", "EltVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "if", "(", "NumElems", "==", "<NUM_LIT>", "&&", "LastLoadedElt", "==", "<NUM_LIT>", "&&", "(", "EltVT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "&&", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "<STR_LIT>", ")", ")", "{", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "LDBase", "->", "getChain", "(", ")", ",", "LDBase", "->", "getBasePtr", "(", ")", "}", ";", "SDValue", "ResNode", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "DL", ",", "Tys", ",", "Ops", ",", "<STR_LIT>", ",", "LDBase", "->", "getPointerInfo", "(", ")", ",", "LDBase", "->", "getAlignment", "(", ")", ",", "false", ",", "true", ",", "false", ")", ";", "if", "(", "LDBase", "->", "hasAnyUseOfValue", "(", "<NUM_LIT>", ")", ")", "{", "SDValue", "NewChain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "SDValue", "(", "LDBase", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "ResNode", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "LDBase", ",", "<NUM_LIT>", ")", ",", "NewChain", ")", ";", "DAG", ".", "UpdateNodeOperands", "(", "NewChain", ".", "getNode", "(", ")", ",", "SDValue", "(", "LDBase", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "ResNode", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "ResNode", ")", ";", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering119", "Func": "EltsFromConsecutiveLoads", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15097, "Length": 425, "Cover_Rate": 0.5845942228335625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "OnlyOptimizeForSize", "=", "(", "TM", "->", "getOptLevel", "(", ")", "<", "CodeGenOpt", "::", "Aggressive", ")", "&&", "(", "EnableGlobalMerge", "==", "cl", "::", "BOU_UNSET", ")", ";"], "ground_truth": ["addPass", "(", "createGlobalMergePass", "(", "TM", ",", "<NUM_LIT>", ",", "OnlyOptimizeForSize", ")", ")", ";"], "File": "ARMTargetMachine4", "Func": "addPreISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15098, "Length": 35, "Cover_Rate": 0.47297297297297297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "aarch64_simd_attr_length_rglist", "(", "machine_mode", "mode", ")", "{"], "ground_truth": ["return", "(", "GET_MODE_SIZE", "(", "mode", ")", ".", "to_constant", "(", ")", "/", "UNITS_PER_VREG", ")", "*", "<NUM_LIT>", ";"], "File": "aarch64", "Func": "aarch64_simd_attr_length_rglist", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15099, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Offset", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "PIC_", ")", "{", "if", "(", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "return", "false", ";", "}", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Addr", ")", ")", "{", "ConstantSDNode", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "CN", "->", "getSExtValue", "(", ")", ")", ")", "{", "if", "(", "FrameIndexSDNode", "*", "FIN", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FIN", "->", "getIndex", "(", ")", ",", "ValTy", ")", ";", "else", "Base", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "CN", "->", "getZExtValue", "(", ")", ",", "ValTy", ")", ";", "return", "true", ";", "}", "}"], "ground_truth": ["if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{"], "File": "MipsISelDAGToDAG24", "Func": "SelectAddr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15100, "Length": 167, "Cover_Rate": 0.34647302904564314, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "emitZerofill", "(", "MCSection", "*", "Section", ",", "MCSymbol", "*", "Symbol", "=", "nullptr", ",", "uint64_t", "Size", "=", "<NUM_LIT>", ",", "unsigned", "ByteAlignment", "=", "<NUM_LIT>", ",", "SMLoc", "Loc", "=", "SMLoc", "(", ")", ")", "override", "{"], "ground_truth": ["}"], "File": "PatmosInstrInfo1", "Func": "emitZerofill", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 15101, "Length": 33, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "int", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_ucomilt_sh", "(", "__m128h", "__A", ",", "__m128h", "__B", ")", "{"], "ground_truth": ["return", "__builtin_ia32_cmpsh_mask_round", "(", "__A", ",", "__B", ",", "_CMP_LT_OQ", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fp16intrin", "Func": "_mm_ucomilt_sh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15102, "Length": 40, "Cover_Rate": 0.975609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "C", "=", "(", "(", "C", "*", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ">>", "<NUM_LIT>", ";"], "ground_truth": ["OS", "<<", "(", "char", ")", "C", ";"], "File": "MBlazeMCCodeEmitter", "Func": "EmitByte", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15103, "Length": 23, "Cover_Rate": 0.5227272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Parser", ".", "Lex", "(", ")", ";", "int64_t", "Temp", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Temp", ")", "||", "!", "(", "<NUM_LIT>", "<=", "Temp", "&&", "Temp", "<=", "<NUM_LIT>", ")", ")", "return", "MatchOperand_ParseFail", ";", "const", "int", "shift", "=", "i", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "Int", "+=", "(", "Temp", "<<", "shift", ")", ";", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RBrac", ")", ")", "return", "MatchOperand_ParseFail", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Int", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "Prefix", "==", "<STR_LIT>", "&&", "<NUM_LIT>", "<=", "Int", "&&", "Int", "<=", "<NUM_LIT>", ")", "{", "Int", "|=", "<NUM_LIT>", ";", "}", "else", "if", "(", "Prefix", "==", "<STR_LIT>", "&&", "<NUM_LIT>", "<=", "Int", "&&", "Int", "<=", "<NUM_LIT>", ")", "{", "Int", "|=", "<NUM_LIT>", ";", "}", "else", "if", "(", "Prefix", "==", "<STR_LIT>", "&&", "<NUM_LIT>", "<=", "Int", "&&", "Int", "<=", "<NUM_LIT>", ")", "{", "Int", "|=", "<NUM_LIT>", ";", "}", "else", "if", "(", "Prefix", "==", "<STR_LIT>", "&&", "<NUM_LIT>", "==", "Int", ")", "{", "Int", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "Prefix", "==", "<STR_LIT>", "&&", "<NUM_LIT>", "==", "Int", ")", "{", "Int", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "Prefix", "==", "<STR_LIT>", "&&", "<NUM_LIT>", "==", "Int", ")", "{", "Int", "=", "<NUM_LIT>", ";"], "ground_truth": ["}", "else", "if", "(", "Prefix", "==", "<STR_LIT>", "&&", "<NUM_LIT>", "==", "Int", ")", "{"], "File": "AMDGPUAsmParser14", "Func": "parseDPPCtrl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15104, "Length": 223, "Cover_Rate": 0.3996415770609319, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MemRefBegin", "<", "<NUM_LIT>", ")", "return", "false", ";", "MemRefBegin", "+=", "<STR_LIT>", "(", "Desc", ")", ";", "BaseOp", "=", "&", "MemOp", ".", "getOperand", "(", "MemRefBegin", "+", "<STR_LIT>", ")", ";", "if", "(", "!", "BaseOp", "->", "isReg", "(", ")", ")", "return", "false", ";", "if", "(", "MemOp", ".", "getOperand", "(", "MemRefBegin", "+", "<STR_LIT>", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "MemOp", ".", "getOperand", "(", "MemRefBegin", "+", "<STR_LIT>", ")", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "const", "MachineOperand", "&", "DispMO", "=", "MemOp", ".", "getOperand", "(", "MemRefBegin", "+", "<STR_LIT>", ")", ";", "if", "(", "!", "DispMO", ".", "isImm", "(", ")", ")", "return", "false", ";", "Offset", "=", "DispMO", ".", "getImm", "(", ")", ";"], "ground_truth": ["assert", "(", "BaseOp", "->", "isReg", "(", ")", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";"], "File": "X86InstrInfo1", "Func": "getMemOperandWithOffset", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15105, "Length": 126, "Cover_Rate": 0.6631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "<NUM_LIT>", ",", "MCOp", ".", "getExpr", "(", ")", ",", "Kind", ")", ")", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "MMIXMCCodeEmitter", "Func": "getJumpTargetOpValue", "Target": "MMIX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15106, "Length": 23, "Cover_Rate": 0.3026315789473684, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OpIdx", "=", "<NUM_LIT>", ";", "if", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "<STR_LIT>", ")", "{", "unsigned", "Sm", "=", "decodeVFPRm", "(", "insn", ",", "true", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "<STR_LIT>", ",", "Sm", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "<STR_LIT>", ",", "Sm", "+", "<NUM_LIT>", ")", ")", ")", ";", "OpIdx", "+=", "<NUM_LIT>", ";", "}", "else", "{"], "ground_truth": ["MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "<STR_LIT>", ",", "decodeVFPRm", "(", "insn", ",", "false", ")", ")", ")", ")", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleVFPConv5Frm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15107, "Length": 97, "Cover_Rate": 0.44495412844036697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ",", "OptimizationRemarkEmitter", "*", "ORE", ")", "{", "bool", "HasCall", "=", "false", ";", "InstructionCost", "NumStores", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "BB", ":", "L", "->", "blocks", "(", ")", ")", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "isa", "<", "CallInst", ">", "(", "&", "I", ")", "||", "isa", "<", "InvokeInst", ">", "(", "&", "I", ")", ")", "{", "if", "(", "const", "Function", "*", "F", "=", "cast", "<", "CallBase", ">", "(", "I", ")", ".", "getCalledFunction", "(", ")", ")", "{", "if", "(", "isLoweredToCall", "(", "F", ")", ")", "HasCall", "=", "true", ";", "if", "(", "F", "->", "getIntrinsicID", "(", ")", "==", "<STR_LIT>", "||", "F", "->", "getIntrinsicID", "(", ")", "==", "<STR_LIT>", ")", "NumStores", "++", ";", "}", "else", "{", "HasCall", "=", "true", ";", "}", "}", "if", "(", "isa", "<", "StoreInst", ">", "(", "&", "I", ")", ")", "{", "Type", "*", "MemAccessTy", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ";", "NumStores", "+=", "getMemoryOpCost", "(", "Instruction", "::", "Store", ",", "MemAccessTy", ",", "None", ",", "<NUM_LIT>", ",", "TTI", "::", "TCK_RecipThroughput", ")", ";", "}", "}", "unsigned", "const", "NumStoresVal", "=", "*", "NumStores", ".", "getValue", "(", ")", ";", "unsigned", "const", "Max", "=", "(", "NumStoresVal", "?", "(", "<NUM_LIT>", "/", "NumStoresVal", ")", ":", "UINT_MAX", ")", ";", "if", "(", "HasCall", ")", "{", "UP", ".", "FullUnrollMaxCount", "=", "Max", ";", "UP", ".", "MaxCount", "=", "<NUM_LIT>", ";", "return", ";", "}", "UP", ".", "MaxCount", "=", "Max", ";", "if", "(", "UP", ".", "MaxCount", "<=", "<NUM_LIT>", ")", "return", ";", "UP", ".", "Partial", "=", "UP", ".", "Runtime", "=", "true", ";", "UP", ".", "PartialThreshold", "=", "<NUM_LIT>", ";"], "ground_truth": ["UP", ".", "DefaultUnrollRuntimeCount", "=", "<NUM_LIT>", ";"], "File": "SystemZTargetTransformInfo1", "Func": "getUnrollingPreferences", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15108, "Length": 271, "Cover_Rate": 0.9409722222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "const_instr_iterator", "E", "=", "MI", "->", "getParent", "(", ")", "->", "instr_end", "(", ")", ";", "do", "{", "customEmitInstruction", "(", "I", "++", ")", ";"], "ground_truth": ["}", "while", "(", "(", "I", "!=", "E", ")", "&&", "I", "->", "isInsideBundle", "(", ")", ")", ";"], "File": "OR1KAsmPrinter", "Func": "EmitInstruction", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15109, "Length": 39, "Cover_Rate": 0.6724137931034483, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "Flags", "&", "<STR_LIT>", ")", "OS", "<<", "<STR_LIT>", ";", "if", "(", "(", "TSFlags", "&", "<STR_LIT>", ")", "||", "(", "Flags", "&", "<STR_LIT>", ")", ")", "OS", "<<", "<STR_LIT>", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ")", "{", "OS", "<<", "<STR_LIT>", ";", "}", "else", "printInstruction", "(", "MI", ",", "OS", ")", ";", "printAnnotation", "(", "OS", ",", "Annot", ")", ";", "if", "(", "CommentStream", ")", "EmitAny<ISA_LIT>InstComments", "(", "MI", ",", "*", "CommentStream", ",", "MII", ")", ";"], "ground_truth": ["}"], "File": "X86IntelInstPrinter9", "Func": "printInst", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15110, "Length": 84, "Cover_Rate": 0.45901639344262296, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "ElVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "IdxVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "Idx", ")", "->", "getZExtValue", "(", ")", ";", "EVT", "ResultVT", "=", "Result", ".", "getValueType", "(", ")", ";", "unsigned", "ElemsPerChunk", "=", "<NUM_LIT>", "/", "ElVT", ".", "getSizeInBits", "(", ")", ";", "unsigned", "NormalizedIdxVal", "=", "(", "(", "(", "IdxVal", "*", "ElVT", ".", "getSizeInBits", "(", ")", ")", "/", "<NUM_LIT>", ")", "*", "ElemsPerChunk", ")", ";"], "ground_truth": ["SDValue", "VecIdx", "=", "DAG", ".", "getConstant", "(", "NormalizedIdxVal", ",", "<STR_LIT>", ")", ";"], "File": "X86ISelLowering170", "Func": "Insert128BitVector", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15111, "Length": 77, "Cover_Rate": 0.4695121951219512, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PM", ".", "add", "(", "create<ISA_LIT>DelaySlotFillerPass", "(", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "MipsTargetMachine86", "Func": "addPreEmitPass", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15112, "Length": 15, "Cover_Rate": 0.6521739130434783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "real_line", ",", "real_pos", ";", "real_line_pos", "(", "diagpos", ",", "&", "real_line", ",", "&", "real_pos", ")", ";"], "ground_truth": ["fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "ovld_path", ",", "real_line", ",", "real_pos", ")", ";"], "File": "rs6000-gen-builtins", "Func": "ovld_diag", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15113, "Length": 29, "Cover_Rate": 0.35365853658536583, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsReg1", ")", "return", "IsReg2", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "IsReg2", ")", "return", "<STR_LIT>", ";", "if", "(", "Src2", ".", "isImm", "(", ")", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "Src2", ".", "getImm", "(", ")", ")", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "HexagonGenMux (2)", "Func": "getMuxOpcode", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15114, "Length": 44, "Cover_Rate": 0.5057471264367817, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSymbol", "*", "Label", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "Prefix", ")", "+", "<STR_LIT>", "+", "Twine", "(", "FunctionNumber", ")", "+", "<STR_LIT>", "+", "Twine", "(", "LabelId", ")", ")", ";", "return", "Label", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter102", "Func": "getPICLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15115, "Length": 32, "Cover_Rate": 0.6037735849056604, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "*", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", "->", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "Register", "SuperReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getPhysRegClass", "(", "SuperReg", ")", ";", "ArrayRef", "<", "int16_t", ">", "SplitParts", "=", "getRegSplitParts", "(", "RC", ",", "EltSize", ")", ";", "unsigned", "NumSubRegs", "=", "SplitParts", ".", "empty", "(", ")", "?", "<NUM_LIT>", ":", "SplitParts", ".", "size", "(", ")", ";", "unsigned", "FirstPart", "=", "Offset", "*", "<NUM_LIT>", ";", "unsigned", "ExecLane", "=", "<NUM_LIT>", ";", "bool", "IsKill", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "assert", "(", "SuperReg", "!=", "<STR_LIT>", "&&", "SuperReg", "!=", "<STR_LIT>", "&&", "SuperReg", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "bool", "OnlyExecLo", "=", "isWave32", "||", "NumSubRegs", "==", "<NUM_LIT>", "||", "SuperReg", "==", "<STR_LIT>", ";", "unsigned", "ExecMovOpc", "=", "OnlyExecLo", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Register", "ExecReg", "=", "OnlyExecLo", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Register", "SavedExecReg", ";", "if", "(", "OnlyExecLo", ")", "{", "SavedExecReg", "=", "NumSubRegs", "==", "<NUM_LIT>", "?", "SuperReg", ":", "Register", "(", "getSubReg", "(", "SuperReg", ",", "SplitParts", "[", "FirstPart", "+", "ExecLane", "]", ")", ")", ";", "}", "else", "{", "for", "(", ";", "ExecLane", "<", "(", "NumSubRegs", "-", "<NUM_LIT>", ")", ";", "++", "ExecLane", ")", "{", "SavedExecReg", "=", "getMatchingSuperReg", "(", "getSubReg", "(", "SuperReg", ",", "SplitParts", "[", "FirstPart", "+", "ExecLane", "]", ")", ",", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "SavedExecReg", ")", "break", ";", "}"], "ground_truth": ["}"], "File": "SIRegisterInfo113", "Func": "buildSGPRSpillLoadStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15116, "Length": 252, "Cover_Rate": 0.35244755244755244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "AM", ".", "Form", "==", "<STR_LIT>", "&&", "!", "shouldUseLA", "(", "AM", ".", "Base", ".", "getNode", "(", ")", ",", "AM", ".", "Disp", ",", "AM", ".", "Index", ".", "getNode", "(", ")", ")", ")", "return", "false", ";", "if", "(", "!", "isValidDisp", "(", "AM", ".", "DR", ",", "AM", ".", "Disp", ")", ")", "return", "false", ";", "if", "(", "AM", ".", "isDynAlloc", "(", ")", "&&", "!", "AM", ".", "IncludesDynAlloc", ")", "return", "false", ";"], "ground_truth": ["LLVM_DEBUG", "(", "AM", ".", "dump", "(", "CurDAG", ")", ")", ";"], "File": "SystemZISelDAGToDAG (2)1", "Func": "selectAddress", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15117, "Length": 78, "Cover_Rate": 0.4020618556701031, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqsubq_m_n_s8", "(", "int8x16_t", "__inactive", ",", "int8x16_t", "__a", ",", "int8_t", "__b", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__builtin_mve_vqsubq_m_n_sv16qi", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vqsubq_m_n_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15118, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "&", "MachineCSEID", ")", ";", "addPass", "(", "create<ISA_LIT>ShrinkInstructionsPass", "(", ")", ")", ";", "initialize<ISA_LIT>FixSGPRLiveRangesPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";", "insertPass", "(", "&", "RegisterCoalescerID", ",", "&", "<ISA_LIT>FixSGPRLiveRangesID", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine100", "Func": "addPreRegAlloc", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15119, "Length": 37, "Cover_Rate": 0.40217391304347827, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcvt_n_u32_f32", "(", "float32x2_t", "__a", ",", "const", "int", "__b", ")", "{", "return", "(", "uint32x2_t", ")", "__builtin_neon_vcvtu_nv2sf", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vcvt_n_u32_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15120, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "STI", "->", "hasV8MMainlineOps", "(", ")", ")", "CMSESaveClearFPRegsV8", "(", "MBB", ",", "MBBI", ",", "DL", ",", "LiveRegs", ",", "ScratchRegs", ")", ";"], "ground_truth": ["}"], "File": "ARMExpandPseudoInsts20", "Func": "CMSESaveClearFPRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15121, "Length": 23, "Cover_Rate": 0.3150684931506849, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "N", "->", "getVTList", "(", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Cond", ",", "Flags", ")", ";", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "combineBrCond", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15122, "Length": 40, "Cover_Rate": 0.31496062992125984, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "RC", "=", "RegInfo", ".", "intRegClass", "(", "<NUM_LIT>", ")", ";", "unsigned", "VR", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "Src", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "FI", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "VR", ")", ".", "addReg", "(", "Src", ",", "getKillRegState", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ")", ")", ";"], "ground_truth": ["TII", ".", "storeRegToStack", "(", "MBB", ",", "I", ",", "VR", ",", "true", ",", "FI", ",", "RC", ",", "&", "RegInfo", ",", "<NUM_LIT>", ")", ";"], "File": "MipsSEFrameLowering", "Func": "expandStoreCCond", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15123, "Length": 114, "Cover_Rate": 0.7450980392156863, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", "||", "MO", ".", "getSubReg", "(", ")", "==", "<STR_LIT>", "||", "MO", ".", "getSubReg", "(", ")", "==", "<STR_LIT>", ")", "return", "&", "<STR_LIT>", ";", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", "||", "MO", ".", "getSubReg", "(", ")", "==", "<STR_LIT>", "||", "MO", ".", "getSubReg", "(", ")", "==", "<STR_LIT>", ")", "return", "&", "<STR_LIT>", ";", "if", "(", "VRM", "&&", "VRM", "->", "hasPhys", "(", "MO", ".", "getReg", "(", ")", ")", ")", "{", "Register", "PhysReg", "=", "VRM", "->", "getPhys", "(", "MO", ".", "getReg", "(", ")", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "PhysReg", ")", ")", "return", "&", "<STR_LIT>", ";", "assert", "(", "<STR_LIT>", ".", "contains", "(", "PhysReg", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "&", "<STR_LIT>", ";"], "File": "SystemZRegisterInfo10", "Func": "getRC32", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15124, "Length": 117, "Cover_Rate": 0.6062176165803109, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsTailCallReturn", ")", "{", "MachineOperand", "&", "StackAdjust", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "ArgumentPopSize", "=", "StackAdjust", ".", "getImm", "(", ")", ";", "}", "else", "{", "ArgumentPopSize", "=", "AFI", "->", "getArgumentStackToRestore", "(", ")", ";", "}", "bool", "IsWin64", "=", "Subtarget", ".", "isCallingConvWin64", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ")", ";", "unsigned", "FixedObject", "=", "IsWin64", "?", "alignTo", "(", "AFI", "->", "getVarArgsGPRSize", "(", ")", ",", "<NUM_LIT>", ")", ":", "<NUM_LIT>", ";", "auto", "PrologueSaveSize", "=", "AFI", "->", "getCalleeSavedStackSize", "(", ")", "+", "FixedObject", ";", "bool", "CombineSPBump", "=", "shouldCombineCSRLocalStackBump", "(", "MF", ",", "NumBytes", ")", ";", "if", "(", "!", "CombineSPBump", "&&", "PrologueSaveSize", "!=", "<NUM_LIT>", ")", "convertCalleeSaveRestoreToSPPrePostIncDec", "(", "MBB", ",", "std", "::", "prev", "(", "MBB", ".", "getFirstTerminator", "(", ")", ")", ",", "DL", ",", "TII", ",", "PrologueSaveSize", ")", ";", "MachineBasicBlock", "::", "iterator", "LastPopI", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "Begin", "=", "MBB", ".", "begin", "(", ")", ";", "while", "(", "LastPopI", "!=", "Begin", ")", "{", "--", "LastPopI", ";", "if", "(", "!", "LastPopI", "->", "getFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ")", "{", "++", "LastPopI", ";", "break", ";", "}", "else", "if", "(", "CombineSPBump", ")", "fixupCalleeSaveRestoreStackOffset", "(", "*", "LastPopI", ",", "AFI", "->", "getLocalStackSize", "(", ")", ")", ";", "}", "if", "(", "CombineSPBump", ")", "{"], "ground_truth": ["emitFrameOffset", "(", "MBB", ",", "MBB", ".", "getFirstTerminator", "(", ")", ",", "DL", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "NumBytes", "+", "ArgumentPopSize", ",", "TII", ",", "MachineInstr", "::", "FrameDestroy", ")", ";"], "File": "AArch64FrameLowering21", "Func": "emitEpilogue", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15125, "Length": 225, "Cover_Rate": 0.37251655629139074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "VariantKind", "getKind", "(", ")", "const", "{", "return", "Kind", ";"], "ground_truth": ["}"], "File": "MCS51MCExpr", "Func": "getKind", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15126, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "regs", "[", "<NUM_LIT>", "]", ";", "i", "=", "<NUM_LIT>", ";", "regs", "[", "i", "++", "]", "=", "gen_rtx_REG", "(", "Pmode", ",", "STACK_POINTER_REGNUM", ")", ";", "if", "(", "hard_frame_needed", ")", "regs", "[", "i", "++", "]", "=", "gen_rtx_REG", "(", "Pmode", ",", "HARD_FRAME_POINTER_REGNUM", ")", ";", "if", "(", "!", "(", "REGNO", "(", "fp", ")", "==", "STACK_POINTER_REGNUM", "||", "(", "hard_frame_needed", "&&", "REGNO", "(", "fp", ")", "==", "HARD_FRAME_POINTER_REGNUM", ")", ")", ")", "regs", "[", "i", "++", "]", "=", "fp", ";", "p", "=", "rtvec_alloc", "(", "i", ")", ";", "while", "(", "--", "i", ">=", "<NUM_LIT>", ")", "{"], "ground_truth": ["rtx", "mem", "=", "gen_frame_mem", "(", "BLKmode", ",", "regs", "[", "i", "]", ")", ";"], "File": "rs6000-logue", "Func": "rs6000_emit_stack_tie", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15127, "Length": 99, "Cover_Rate": 0.6827586206896552, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", "unsigned", "Opc", "=", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", "{"], "File": "SICInstrInfo", "Func": "copyPhysReg", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15128, "Length": 52, "Cover_Rate": 0.3586206896551724, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "NextBB", "=", "&", "*", "++", "MBB", ".", "getIterator", "(", ")", ";", "if", "(", "NewTBB", "==", "NextBB", ")", "{", "ReverseBranchCondition", "(", "Cond", ")", ";", "RemoveBranch", "(", "MBB", ")", ";", "return", "InsertBranch", "(", "MBB", ",", "TBB", ",", "nullptr", ",", "Cond", ",", "DL", ")", ";", "}", "}", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "}", "else", "if", "(", "isEndLoopN", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ")", "{", "int", "EndLoopOp", "=", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ";", "assert", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "isMBB", "(", ")", ")", ";", "SmallPtrSet", "<", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "VisitedBBs", ";", "MachineInstr", "*", "Loop", "=", "findLoopInstr", "(", "TBB", ",", "EndLoopOp", ",", "VisitedBBs", ")", ";", "assert", "(", "Loop", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Loop", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setMBB", "(", "TBB", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "EndLoopOp", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "}", "else", "if", "(", "isNewValueJump", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ")", "{", "assert", "(", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "Flags1", "=", "getUndefRegState", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "isUndef", "(", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MBB", ".", "getNumber", "(", ")", ";", ")", ";", "if", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "isReg", "(", ")", ")", "{", "unsigned", "Flags2", "=", "getUndefRegState", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "isUndef", "(", ")", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BccOpc", ")", ")", ".", "addReg", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ",", "Flags1", ")", ".", "addReg", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ",", "Flags2", ")", ".", "addMBB", "(", "TBB", ")", ";", "}", "else", "if", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "isImm", "(", ")", ")", "{", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BccOpc", ")", ")", ".", "addReg", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ",", "Flags1", ")", ".", "addImm", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "else", "{", "assert", "(", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "const", "MachineOperand", "&", "RO", "=", "Cond", "[", "<NUM_LIT>", "]", ";"], "ground_truth": ["unsigned", "Flags", "=", "getUndefRegState", "(", "RO", ".", "isUndef", "(", ")", ")", ";"], "File": "HexagonInstrInfo12", "Func": "InsertBranch", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15129, "Length": 407, "Cover_Rate": 0.50875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "LowerBITCAST", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "EVT", "OpVT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "OpVT", "!=", "<STR_LIT>", "&&", "OpVT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";"], "ground_truth": ["Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "AArch64ISelLowering10", "Func": "LowerBITCAST", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15130, "Length": 78, "Cover_Rate": 0.5416666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSymbol", "*", "SSym", "=", "getSymbolWithGlobalValueBase", "(", "GV", ",", "<STR_LIT>", ",", "Mang", ",", "TM", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "ELFMMI", ".", "getGVStubEntry", "(", "SSym", ")", ";", "if", "(", "StubSym", ".", "getPointer", "(", ")", "==", "<NUM_LIT>", ")", "{", "MCSymbol", "*", "Sym", "=", "TM", ".", "getSymbol", "(", "GV", ",", "Mang", ")", ";", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "Sym", ",", "!", "GV", "->", "hasLocalLinkage", "(", ")", ")", ";", "}", "MCContext", "&", "Ctx", "=", "getContext", "(", ")", ";"], "ground_truth": ["return", "<ISA_LIT>MCExpr", "::", "Create", "(", "<ISA_LIT>MCExpr", "::", "VK_Sparc_R_DI<ISA_LIT>32", ",", "MCSymbolRefExpr", "::", "Create", "(", "SSym", ",", "Ctx", ")", ",", "Ctx", ")", ";"], "File": "SparcTargetObjectFile", "Func": "getTTypeGlobalReference", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15131, "Length": 98, "Cover_Rate": 0.5632183908045977, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCAsmStreamer", "::", "Finish", "(", ")", "{"], "ground_truth": ["}"], "File": "PTXMCAsmStreamer", "Func": "Finish", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15132, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "_m_pswapd", "(", "__m64", "__A", ")", "{", "return", "(", "__m64", ")", "__builtin_ia32_pswapdsf", "(", "(", "__v2sf", ")", "__A", ")", ";"], "ground_truth": ["}"], "File": "mm3dnow4", "Func": "_m_pswapd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15133, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isImmTy", "(", "ImmTyOpSelHi", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isOpSelHi", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15134, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "RetRegs", ";", "if", "(", "Ret", "->", "getNumOperands", "(", ")", ">", "<NUM_LIT>", ")", "{", "SmallVector", "<", "<STR_LIT>", ",", "<NUM_LIT>", ">", "Outs", ";", "GetReturnInfo", "(", "F", ".", "getReturnType", "(", ")", ",", "F", ".", "getAttributes", "(", ")", ",", "Outs", ",", "TLI", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ValLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "F", ".", "isVarArg", "(", ")", ",", "*", "FuncInfo", ".", "MF", ",", "TM", ",", "ValLocs", ",", "I", "->", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "RetCC_<ISA_LIT>", ")", ";", "const", "Value", "*", "RV", "=", "Ret", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Reg", "=", "getRegForValue", "(", "RV", ")", ";", "if", "(", "Reg", "==", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "ValLocs", ".", "size", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "CCValAssign", "&", "VA", "=", "ValLocs", "[", "<NUM_LIT>", "]", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "return", "false", ";", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", "||", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "Reg", "+", "VA", ".", "getValNo", "(", ")", ";", "EVT", "SrcVT", "=", "TLI", ".", "getValueType", "(", "RV", "->", "getType", "(", ")", ")", ";", "EVT", "DstVT", "=", "VA", ".", "getValVT", "(", ")", ";", "if", "(", "SrcVT", "!=", "DstVT", ")", "{", "if", "(", "SrcVT", "!=", "<STR_LIT>", "&&", "SrcVT", "!=", "<STR_LIT>", "&&", "SrcVT", "!=", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "!", "Outs", "[", "<NUM_LIT>", "]", ".", "Flags", ".", "isZExt", "(", ")", "&&", "!", "Outs", "[", "<NUM_LIT>", "]", ".", "Flags", ".", "isSExt", "(", ")", ")", "return", "false", ";", "assert", "(", "DstVT", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", ")", "{", "if", "(", "Outs", "[", "<NUM_LIT>", "]", ".", "Flags", ".", "isSExt", "(", ")", ")", "return", "false", ";", "SrcReg", "=", "FastEmitZExtFromI1", "(", "<STR_LIT>", ",", "SrcReg", ",", "false", ")", ";", "SrcVT", "=", "<STR_LIT>", ";", "}", "unsigned", "Op", "=", "Outs", "[", "<NUM_LIT>", "]", ".", "Flags", ".", "isZExt", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SrcReg", "=", "FastEmit_r", "(", "SrcVT", ".", "getSimpleVT", "(", ")", ",", "DstVT", ".", "getSimpleVT", "(", ")", ",", "Op", ",", "SrcReg", ",", "false", ")", ";", "}", "unsigned", "DstReg", "=", "VA", ".", "getLocReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "MRI", ".", "getRegClass", "(", "SrcReg", ")", ";", "if", "(", "!", "SrcRC", "->", "contains", "(", "DstReg", ")", ")", "return", "false", ";"], "ground_truth": ["BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ")", ";"], "File": "X86FastISel (2)", "Func": "X86SelectRet", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15135, "Length": 430, "Cover_Rate": 0.5408805031446541, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "sanitizedGlobalValueName", "(", "GV", "->", "getName", "(", ")", ",", "NewName", ")", ")", "{", "GV", "->", "setName", "(", "Twine", "(", "<STR_LIT>", ")", "+", "Twine", "(", "NewName", ")", ")", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "HSAILUtilityFunctions", "Func": "sanitizeGlobalValueName", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15136, "Length": 37, "Cover_Rate": 0.7254901960784313, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "assert", "(", "(", "Offset", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "return", "(", "Offset", ">=", "<ISA_LIT>_MEMW_OFFSET_MIN", ")", "&&", "(", "Offset", "<=", "<ISA_LIT>_MEMW_OFFSET_MAX", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "assert", "(", "(", "Offset", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "return", "(", "Offset", ">=", "<ISA_LIT>_MEMD_OFFSET_MIN", ")", "&&", "(", "Offset", "<=", "<ISA_LIT>_MEMD_OFFSET_MAX", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "assert", "(", "(", "Offset", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "return", "(", "Offset", ">=", "<ISA_LIT>_MEMH_OFFSET_MIN", ")", "&&", "(", "Offset", "<=", "<ISA_LIT>_MEMH_OFFSET_MAX", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "(", "Offset", ">=", "<ISA_LIT>_MEMB_OFFSET_MIN", ")", "&&", "(", "Offset", "<=", "<ISA_LIT>_MEMB_OFFSET_MAX", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "(", "Offset", ">=", "<ISA_LIT>_ADDI_OFFSET_MIN", ")", "&&", "(", "Offset", "<=", "<ISA_LIT>_ADDI_OFFSET_MAX", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "assert", "(", "(", "Offset", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "return", "(", "<NUM_LIT>", "<=", "Offset", "&&", "Offset", "<=", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "assert", "(", "(", "Offset", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "return", "(", "<NUM_LIT>", "<=", "Offset", "&&", "Offset", "<=", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "HexagonInstrInfo43", "Func": "isValidOffset", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15137, "Length": 305, "Cover_Rate": 0.6027667984189723, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isRegMaskId", "(", "RegisterId", "R", ")", "{", "return", "Register", "::", "isStackSlot", "(", "R", ")", ";"], "ground_truth": ["}"], "File": "RDFRegisters1", "Func": "isRegMaskId", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15138, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "LogicVT", "=", "(", "VT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "EltVT", "=", "VT", ";", "NumElts", "=", "(", "VT", "==", "<STR_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "}", "unsigned", "EltBits", "=", "EltVT", ".", "getSizeInBits", "(", ")", ";", "LLVMContext", "*", "Context", "=", "DAG", ".", "getContext", "(", ")", ";", "APInt", "MaskElt", "=", "IsFABS", "?", "APInt", "::", "getSignedMaxValue", "(", "EltBits", ")", ":", "APInt", "::", "getSignBit", "(", "EltBits", ")", ";", "Constant", "*", "C", "=", "ConstantInt", "::", "get", "(", "*", "Context", ",", "MaskElt", ")", ";", "C", "=", "ConstantVector", "::", "getSplat", "(", "NumElts", ",", "C", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "SDValue", "CPIdx", "=", "DAG", ".", "getConstantPool", "(", "C", ",", "TLI", ".", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "unsigned", "Alignment", "=", "cast", "<", "ConstantPoolSDNode", ">", "(", "CPIdx", ")", "->", "getAlignment", "(", ")", ";", "SDValue", "Mask", "=", "DAG", ".", "getLoad", "(", "LogicVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPIdx", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "Alignment", ")", ";"], "ground_truth": ["SDValue", "Op0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering10", "Func": "LowerFABSorFNEG", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15139, "Length": 185, "Cover_Rate": 0.36926147704590817, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "computeInitialLiveRanges", "(", "IndexMap", ",", "LiveMap", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "__func__", "<<", "<STR_LIT>", "<<", "PrintRangeMap", "(", "LiveMap", ",", "TRI", ")", "<<", "'\\n'", ")", ";"], "ground_truth": ["return", "LiveMap", ";"], "File": "HexagonBlockRanges1", "Func": "computeLiveMap", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15140, "Length": 30, "Cover_Rate": 0.4918032786885246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", ";"], "ground_truth": ["printMemReference", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "File": "X86IntelInstPrinter1", "Func": "printopaquemem", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15141, "Length": 13, "Cover_Rate": 0.43333333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "return", "lmul_log2", ">=", "-", "<NUM_LIT>", "&&", "!", "float_p", ";", "case", "<NUM_LIT>", ":", "return", "lmul_log2", ">=", "-", "<NUM_LIT>", "&&", "!", "float_p", ";", "case", "<NUM_LIT>", ":", "return", "lmul_log2", ">=", "-", "<NUM_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "lmul_log2", ">=", "<NUM_LIT>", ";", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "genrvv-type-indexer", "Func": "valid_type", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15142, "Length": 47, "Cover_Rate": 0.6266666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "int", "NumV1Elements", "=", "<NUM_LIT>", ",", "NumUndefElements", "=", "<NUM_LIT>", ",", "NumV2Elements", "=", "<NUM_LIT>", ";", "for", "(", "int", "M", ":", "SVOp", "->", "getMask", "(", ")", ")", "if", "(", "M", "<", "<NUM_LIT>", ")", "++", "NumUndefElements", ";", "else", "if", "(", "M", "<", "NumElements", ")", "++", "NumV1Elements", ";", "else", "++", "NumV2Elements", ";", "if", "(", "NumV2Elements", ">", "NumV1Elements", ")", "return", "DAG", ".", "getCommutedVectorShuffle", "(", "*", "SVOp", ")", ";", "if", "(", "NumV1Elements", "==", "NumV2Elements", ")", "{", "int", "LowV1Elements", "=", "<NUM_LIT>", ",", "LowV2Elements", "=", "<NUM_LIT>", ";", "for", "(", "int", "M", ":", "SVOp", "->", "getMask", "(", ")", ".", "slice", "(", "<NUM_LIT>", ",", "NumElements", "/", "<NUM_LIT>", ")", ")", "if", "(", "M", ">=", "NumElements", ")", "++", "LowV2Elements", ";", "else", "if", "(", "M", ">=", "<NUM_LIT>", ")", "++", "LowV1Elements", ";", "if", "(", "LowV2Elements", ">", "LowV1Elements", ")", "{", "return", "DAG", ".", "getCommutedVectorShuffle", "(", "*", "SVOp", ")", ";", "}", "else", "if", "(", "LowV2Elements", "==", "LowV1Elements", ")", "{", "int", "SumV1Indices", "=", "<NUM_LIT>", ",", "SumV2Indices", "=", "<NUM_LIT>", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "Size", "=", "SVOp", "->", "getMask", "(", ")", ".", "size", "(", ")", ";", "i", "<", "Size", ";", "++", "i", ")", "if", "(", "SVOp", "->", "getMask", "(", ")", "[", "i", "]", ">=", "NumElements", ")", "SumV2Indices", "+=", "i", ";", "else", "if", "(", "SVOp", "->", "getMask", "(", ")", "[", "i", "]", ">=", "<NUM_LIT>", ")", "SumV1Indices", "+=", "i", ";", "if", "(", "SumV2Indices", "<", "SumV1Indices", ")", "{", "return", "DAG", ".", "getCommutedVectorShuffle", "(", "*", "SVOp", ")", ";", "}", "else", "if", "(", "SumV2Indices", "==", "SumV1Indices", ")", "{", "int", "NumV1OddIndices", "=", "<NUM_LIT>", ",", "NumV2OddIndices", "=", "<NUM_LIT>", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "Size", "=", "SVOp", "->", "getMask", "(", ")", ".", "size", "(", ")", ";", "i", "<", "Size", ";", "++", "i", ")", "if", "(", "SVOp", "->", "getMask", "(", ")", "[", "i", "]", ">=", "NumElements", ")", "NumV2OddIndices", "+=", "i", "%", "<NUM_LIT>", ";", "else", "if", "(", "SVOp", "->", "getMask", "(", ")", "[", "i", "]", ">=", "<NUM_LIT>", ")", "NumV1OddIndices", "+=", "i", "%", "<NUM_LIT>", ";", "if", "(", "NumV2OddIndices", "<", "NumV1OddIndices", ")", "return", "DAG", ".", "getCommutedVectorShuffle", "(", "*", "SVOp", ")", ";", "}", "}", "}"], "ground_truth": ["if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "lower128BitVectorShuffle", "(", "Op", ",", "V1", ",", "V2", ",", "VT", ",", "Subtarget", ",", "DAG", ")", ";"], "File": "X86ISelLowering (2)4", "Func": "lowerVectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15143, "Length": 357, "Cover_Rate": 0.4479297365119197, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getOpndList", "(", "SmallVectorImpl", "<", "SDValue", ">", "&", "Ops", ",", "std", "::", "deque", "<", "std", "::", "pair", "<", "unsigned", ",", "SDValue", ">>", "&", "RegsToPass", ",", "bool", "IsPICCall", ",", "bool", "GlobalOrExternal", ",", "bool", "InternalLinkage", ",", "bool", "IsCallReloc", ",", "CallLoweringInfo", "&", "CLI", ",", "SDValue", "Callee", ",", "SDValue", "Chain", ")", "const", "{", "Ops", ".", "push_back", "(", "Callee", ")", ";"], "ground_truth": ["<ISA_LIT>TargetLowering", "::", "getOpndList", "(", "Ops", ",", "RegsToPass", ",", "IsPICCall", ",", "GlobalOrExternal", ",", "InternalLinkage", ",", "IsCallReloc", ",", "CLI", ",", "Callee", ",", "Chain", ")", ";"], "File": "MipsSEISelLowering15", "Func": "getOpndList", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15144, "Length": 78, "Cover_Rate": 0.9512195121951219, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "machine_mode", "mode", "=", "GET_MODE", "(", "pred1", "[", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["gcc_assert", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_VECTOR_BOOL", "&&", "mode", "==", "GET_MODE", "(", "pred2", "[", "<NUM_LIT>", "]", ")", "&&", "aarch64_sve_ptrue_flag", "(", "pred1", "[", "<NUM_LIT>", "]", ",", "SImode", ")", "&&", "aarch64_sve_ptrue_flag", "(", "pred2", "[", "<NUM_LIT>", "]", ",", "SImode", ")", ")", ";"], "File": "aarch64", "Func": "aarch64_sve_same_pred_for_ptest_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15145, "Length": 51, "Cover_Rate": 0.3805970149253731, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>ELFStreamer", "::", "emitPad", "(", "int64_t", "Offset", ")", "{", "SPOffset", "-=", "Offset", ";"], "ground_truth": ["PendingOffset", "-=", "Offset", ";"], "File": "ARMELFStreamer (2)", "Func": "emitPad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15146, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_loadu_ps", "(", "float", "const", "*", "__P", ")", "{"], "ground_truth": ["return", "(", "__m256", ")", "__builtin_ia32_loadups256", "(", "__P", ")", ";"], "File": "avxintrin4", "Func": "_mm256_loadu_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15147, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "shouldSignExtendTypeInLibCall", "(", "EVT", "Type", ",", "bool", "IsSigned", ")", "const", "{", "if", "(", "(", "ABI", ".", "IsN32", "(", ")", "||", "ABI", ".", "IsN64", "(", ")", ")", "&&", "Type", "==", "<STR_LIT>", ")", "return", "true", ";", "return", "IsSigned", ";"], "ground_truth": ["}"], "File": "MipsISelLowering (2)4", "Func": "shouldSignExtendTypeInLibCall", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15148, "Length": 40, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "GET_CODE", "(", "op", ")", "==", "POST_INC", ")", "&&", "(", "mode_test", "==", "SImode", ")", ")", "{", "regno", "=", "REGNO", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "regno", "<", "<NUM_LIT>", ")", "return", "ADDRESS_POST_INC_LO_REG_IMM3U", ";", "}", "if", "(", "(", "GET_CODE", "(", "op", ")", "==", "POST_MODIFY", ")", "&&", "(", "mode_test", "==", "SImode", ")", "&&", "(", "REG_P", "(", "XEXP", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", "&&", "(", "CONST_INT_P", "(", "XEXP", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", ")", "{", "regno", "=", "REGNO", "(", "XEXP", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";", "val", "=", "INTVAL", "(", "XEXP", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "regno", "<", "<NUM_LIT>", "&&", "val", "<", "<NUM_LIT>", ")", "return", "ADDRESS_POST_INC_LO_REG_IMM3U", ";", "}", "if", "(", "(", "GET_CODE", "(", "op", ")", "==", "PLUS", ")", "&&", "(", "GET_CODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "==", "REG", ")", "&&", "(", "GET_CODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", ")", ")", "{", "val", "=", "INTVAL", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ";", "regno", "=", "REGNO", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "regno", ">", "<NUM_LIT>", "&&", "regno", "!=", "SP_REGNUM", "&&", "regno", "!=", "FP_REGNUM", ")", "return", "ADDRESS_NOT_16BIT_FORMAT", ";", "switch", "(", "mode_test", ")", "{", "case", "QImode", ":", "if", "(", "val", ">=", "<NUM_LIT>", "&&", "val", "<", "<NUM_LIT>", "&&", "regno", "<", "<NUM_LIT>", ")", "return", "ADDRESS_LO_REG_IMM3U", ";", "break", ";", "case", "HImode", ":", "if", "(", "val", ">=", "<NUM_LIT>", "&&", "val", "<", "<NUM_LIT>", "&&", "(", "val", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "&&", "regno", "<", "<NUM_LIT>", ")", "return", "ADDRESS_LO_REG_IMM3U", ";", "break", ";", "case", "SImode", ":", "case", "SFmode", ":", "case", "DFmode", ":", "if", "(", "(", "regno", "==", "FP_REGNUM", ")", "&&", "(", "val", ">=", "<NUM_LIT>", "&&", "val", "<", "<NUM_LIT>", "&&", "(", "val", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", ")", ")", "return", "ADDRESS_FP_IMM7U", ";", "else", "if", "(", "(", "regno", "==", "SP_REGNUM", ")", "&&", "(", "val", ">=", "<NUM_LIT>", "&&", "val", "<", "<NUM_LIT>", "&&", "(", "val", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", ")", ")", "return", "ADDRESS_SP_IMM7U", ";", "else", "if", "(", "val", ">=", "<NUM_LIT>", "&&", "val", "<", "<NUM_LIT>", "&&", "(", "val", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "&&", "regno", "<", "<NUM_LIT>", ")", "return", "ADDRESS_LO_REG_IMM3U", ";", "break", ";"], "ground_truth": ["default", ":"], "File": "nds32-md-auxiliary2", "Func": "nds32_mem_format", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15149, "Length": 376, "Cover_Rate": 0.8103448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vmvnq_m_n_uv8hi", "(", "__arm_vuninitializedq_u16", "(", ")", ",", "__imm", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vmvnq_x_n_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15150, "Length": 13, "Cover_Rate": 0.5652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isInlineConstantIfFolded", "(", "const", "<ISA_LIT>InstrInfo", "*", "TII", ",", "const", "MachineInstr", "&", "UseMI", ",", "unsigned", "OpNo", ",", "const", "MachineOperand", "&", "OpToFold", ")", "{", "if", "(", "TII", "->", "isInlineConstant", "(", "UseMI", ",", "OpNo", ",", "OpToFold", ")", ")", "return", "true", ";", "unsigned", "Opc", "=", "UseMI", ".", "getOpcode", "(", ")", ";", "unsigned", "NewOpc", "=", "macToMad", "(", "Opc", ")", ";", "if", "(", "NewOpc", "!=", "<STR_LIT>", ")", "{", "int", "Src2Idx", "=", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "src2", ")", ";", "if", "(", "static_cast", "<", "int", ">", "(", "OpNo", ")", "==", "Src2Idx", ")", "{", "const", "MCInstrDesc", "&", "MadDesc", "=", "TII", "->", "get", "(", "NewOpc", ")", ";", "return", "TII", "->", "isInlineConstant", "(", "OpToFold", ",", "MadDesc", ".", "OpInfo", "[", "OpNo", "]", ".", "OperandType", ")", ";"], "ground_truth": ["}"], "File": "SIFoldOperands11", "Func": "isInlineConstantIfFolded", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15151, "Length": 118, "Cover_Rate": 0.9147286821705426, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "CI", "->", "getSExtValue", "(", ")", ")", ")", "Opc", "=", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "Opc", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ")", ";", "addFullAddress", "(", "MIB", ",", "AM", ")", ".", "addImm", "(", "Signed", "?", "(", "uint64_t", ")", "CI", "->", "getSExtValue", "(", ")", ":", "CI", "->", "getZExtValue", "(", ")", ")", ";", "if", "(", "MMO", ")", "MIB", "->", "addMemOperand", "(", "*", "FuncInfo", ".", "MF", ",", "MMO", ")", ";", "return", "true", ";", "}", "}", "Register", "ValReg", "=", "getRegForValue", "(", "Val", ")", ";", "if", "(", "ValReg", "==", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["bool", "ValKill", "=", "hasTrivialKill", "(", "Val", ")", ";"], "File": "X86FastISel104", "Func": "X86FastEmitStore", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15152, "Length": 155, "Cover_Rate": 0.5326460481099656, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MFI", ".", "stackifyVReg", "(", "NewReg", ")", ";", "ImposeStackOrdering", "(", "Clone", ")", ";", "if", "(", "MRI", ".", "use_empty", "(", "Reg", ")", ")", "{", "SlotIndex", "Idx", "=", "LIS", ".", "getInstructionIndex", "(", "*", "Def", ")", ".", "getRegSlot", "(", ")", ";", "LIS", ".", "removePhysRegDefAt", "(", "<STR_LIT>", ",", "Idx", ")", ";", "LIS", ".", "removeVRegDefAt", "(", "LIS", ".", "getInterval", "(", "Reg", ")", ",", "Idx", ")", ";", "LIS", ".", "removeInterval", "(", "Reg", ")", ";", "LIS", ".", "RemoveMachineInstrFromMaps", "(", "*", "Def", ")", ";", "Def", "->", "eraseFromParent", "(", ")", ";", "}", "else", "{", "LIS", ".", "shrinkToUses", "(", "&", "LIS", ".", "getInterval", "(", "Reg", ")", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyRegStackify3", "Func": "RematerializeCheapDef", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15153, "Length": 98, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getCount", "(", ")", "const", "{"], "ground_truth": ["return", "count", ";"], "File": "PatmosInstrInfo", "Func": "getCount", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 15154, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "<ISA_LIT>MachOWriterInfo", "*", "getMachOWriterInfo", "(", ")", "const", "{", "return", "&", "MachOWriterInfo", ";"], "ground_truth": ["}"], "File": "PPCTargetMachine13", "Func": "getMachOWriterInfo", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15155, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isa", "<", "LoadSDNode", ">", "(", "peekThroughBitcasts", "(", "V1", ")", ")", ")", "{", "MVT", "SubVT", "=", "<STR_LIT>", "(", "VT", ".", "getVectorElementType", "(", ")", ",", "VT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ")", ";", "SDValue", "LoV", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "SubVT", ",", "V1", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "SDValue", "HiV", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "SubVT", ",", "OnlyUsesV1", "?", "V1", ":", "V2", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "LoV", ",", "HiV", ")", ";", "}", "}", "}", "assert", "(", "WidenedMask", "[", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", "&&", "WidenedMask", "[", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "PermMask", "=", "<NUM_LIT>", ";", "PermMask", "|=", "IsLowZero", "?", "<NUM_LIT>", ":", "(", "WidenedMask", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", ";", "PermMask", "|=", "IsHighZero", "?", "<NUM_LIT>", ":", "(", "WidenedMask", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", ";", "if", "(", "(", "PermMask", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", "&&", "(", "PermMask", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "V1", "=", "DAG", ".", "getUNDEF", "(", "VT", ")", ";"], "ground_truth": ["if", "(", "(", "PermMask", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", "&&", "(", "PermMask", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "V2", "=", "DAG", ".", "getUNDEF", "(", "VT", ")", ";"], "File": "X86ISelLowering71", "Func": "lowerV2X128VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15156, "Length": 216, "Cover_Rate": 0.4897959183673469, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "PerformSELECTCombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformCMOVCombine", "(", "N", ",", "DAG", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformMulCombine", "(", "N", ",", "DAG", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "PerformShiftCombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformSTORECombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "X86ISelLowering94", "Func": "PerformDAGCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15157, "Length": 74, "Cover_Rate": 0.3425925925925926, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "EltType", "=", "V", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", ";"], "ground_truth": ["return", "EltType", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";"], "File": "ARMISelLowering136", "Func": "getExtFactor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15158, "Length": 22, "Cover_Rate": 0.6875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerCall", "(", "CallLoweringInfo", "&", "CLI", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "CLI", ".", "IsTailCall", "=", "false", ";", "switch", "(", "CLI", ".", "CallConv", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "CallingConv", "::", "Fast", ":", "case", "CallingConv", "::", "C", ":", "return", "LowerCCCCallTo", "(", "CLI", ",", "InVals", ")", ";"], "ground_truth": ["}"], "File": "PatmosISelLowering", "Func": "LowerCall", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 15159, "Length": 57, "Cover_Rate": 0.9827586206896551, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "rs6000_xcoff_output_toc_section_asm_op", "(", "const", "void", "*", "data", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "TARGET_MINIMAL_TOC", ")", "{", "if", "(", "!", "toc_initialized", ")", "{", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "toc_initialized", "=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "powerpcspe", "Func": "rs6000_xcoff_output_toc_section_asm_op", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15160, "Length": 41, "Cover_Rate": 0.6212121212121212, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "PrevInstrIt", ".", "getNodePtr", "(", ")", "==", "LoadInst", ")", "StInst", "=", "LoadInst", ";", "MachineInstr", "*", "NewStore", "=", "BuildMI", "(", "*", "MBB", ",", "StInst", ",", "StInst", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NStoreOpcode", ")", ")", ".", "add", "(", "StoreBase", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "StoreDisp", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "Reg1", ")", ".", "addMemOperand", "(", "MBB", "->", "getParent", "(", ")", "->", "getMachineMemOperand", "(", "SMMO", ",", "SMMOffset", ",", "Size", ")", ")", ";", "if", "(", "StoreBase", ".", "isReg", "(", ")", ")", "getBaseOperand", "(", "NewStore", ")", ".", "setIsKill", "(", "false", ")", ";", "MachineOperand", "&", "StoreSrcVReg", "=", "StoreInst", "->", "getOperand", "(", "<STR_LIT>", ")", ";", "assert", "(", "StoreSrcVReg", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["NewStore", "->", "getOperand", "(", "<STR_LIT>", ")", ".", "setIsKill", "(", "StoreSrcVReg", ".", "isKill", "(", ")", ")", ";"], "File": "X86AvoidStoreForwardingBlocks1", "Func": "buildCopy", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15161, "Length": 143, "Cover_Rate": 0.3530864197530864, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "handlePredUse", "(", "i", ",", "block", ",", "curLocs", ",", "FreeLocs", ")", ";", "auto", "definitions", "=", "block", "->", "getDefinitions", "(", ")", ";", "if", "(", "!", "definitions", ".", "empty", "(", ")", ")", "{", "vector", "<", "unsigned", ">", "order", ";", "for", "(", "auto", "def", ":", "definitions", ")", "{", "auto", "pred", "=", "def", ".", "predicate", ";", "if", "(", "curLocs", ".", "find", "(", "pred", ")", "==", "curLocs", ".", "end", "(", ")", ")", "{", "order", ".", "push_back", "(", "pred", ")", ";", "}", "}", "sortFurthestNextUse", "(", "i", ",", "order", ")", ";", "for", "(", "auto", "pred", ":", "order", ")", "{", "Location", "l", "=", "getAvailLoc", "(", "FreeLocs", ")", ";", "map", "<", "unsigned", ",", "Location", ">", "::", "iterator", "findCurUseLoc", "=", "curLocs", ".", "find", "(", "pred", ")", ";", "if", "(", "findCurUseLoc", "==", "curLocs", ".", "end", "(", ")", ")", "{", "curLocs", ".", "insert", "(", "make_pair", "(", "pred", ",", "l", ")", ")", ";", "}", "else", "{", "findCurUseLoc", "->", "second", "=", "l", ";", "}"], "ground_truth": ["if", "(", "DefLocs", ".", "find", "(", "pred", ")", "==", "DefLocs", ".", "end", "(", ")", ")", "{"], "File": "RAInfo1", "Func": "assignLocations", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 15162, "Length": 165, "Cover_Rate": 0.32038834951456313, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", "(", "MI", ".", "getOpcode", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "M68kMCCodeEmitter", "Func": "getGenInstrBeads", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15163, "Length": 11, "Cover_Rate": 0.44, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printNeonUImm8OperandBare", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["const", "MCOperand", "&", "MOUImm", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";"], "File": "AArch64InstPrinter49", "Func": "printNeonUImm8OperandBare", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15164, "Length": 30, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TotalBytes", ">", "<NUM_LIT>", ")", "{", "TotalBytes", "=", "<NUM_LIT>", ";", "}", "else", "{", "TotalBytes", "=", "alignTo", "(", "TotalBytes", ",", "<NUM_LIT>", ")", ";", "}", "int", "RegIdx", "=", "TotalBytes", "-", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumArgs", ";", "++", "i", ")", "{", "MVT", "VT", "=", "Args", "[", "i", "]", ".", "VT", ";", "unsigned", "Reg", ";"], "ground_truth": ["if", "(", "VT", "==", "<STR_LIT>", ")", "{"], "File": "AVRISelLowering11", "Func": "analyzeReturnValues", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15165, "Length": 66, "Cover_Rate": 0.3402061855670103, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getSsatBitPosValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "ARMCodeEmitter", "Func": "getSsatBitPosValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15166, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TII", ".", "storeRegToStackSlot", "(", "MBB", ",", "MBBI", ",", "ABI", ".", "GetEhDataReg", "(", "I", ")", ",", "false", ",", "<ISA_LIT>FI", "->", "getEhDataRegFI", "(", "I", ")", ",", "RC", ",", "&", "RegInfo", ")", ";", "}", "for", "(", "int", "I", "=", "<NUM_LIT>", ";", "I", "<", "<NUM_LIT>", ";", "++", "I", ")", "{", "int64_t", "Offset", "=", "MFI", ".", "getObjectOffset", "(", "<ISA_LIT>FI", "->", "getEhDataRegFI", "(", "I", ")", ")", ";", "unsigned", "Reg", "=", "MRI", "->", "getDwarfRegNum", "(", "ABI", ".", "GetEhDataReg", "(", "I", ")", ",", "true", ")", ";", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "Reg", ",", "Offset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "}", "}", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "MOVE", ")", ",", "FP", ")", ".", "addReg", "(", "SP", ")", ".", "addReg", "(", "ZERO", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaRegister", "(", "nullptr", ",", "MRI", "->", "getDwarfRegNum", "(", "FP", ",", "true", ")", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "if", "(", "RegInfo", ".", "needsStackRealignment", "(", "MF", ")", ")", "{", "unsigned", "VR", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "RC", ")", ";", "assert", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "MFI", ".", "getMaxAlignment", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "int", "MaxAlign", "=", "-", "(", "int", ")", "MFI", ".", "getMaxAlignment", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ADDiu", ")", ",", "VR", ")", ".", "addReg", "(", "ZERO", ")", ".", "addImm", "(", "MaxAlign", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "AND", ")", ",", "SP", ")", ".", "addReg", "(", "SP", ")", ".", "addReg", "(", "VR", ")", ";", "if", "(", "hasBP", "(", "MF", ")", ")", "{", "unsigned", "BP", "=", "STI", ".", "isABI_N64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "MOVE", ")", ",", "BP", ")", ".", "addReg", "(", "SP", ")", ".", "addReg", "(", "ZERO", ")", ";"], "File": "MipsSEFrameLowering19", "Func": "emitPrologue", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15167, "Length": 371, "Cover_Rate": 0.30484798685291703, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "addp4_optimize_ok", "(", "rtx", "op1", ",", "rtx", "op2", ")", "{"], "ground_truth": ["return", "(", "basereg_operand", "(", "op1", ",", "GET_MODE", "(", "op1", ")", ")", "!=", "basereg_operand", "(", "op2", ",", "GET_MODE", "(", "op2", ")", ")", ")", ";"], "File": "ia64", "Func": "addp4_optimize_ok", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15168, "Length": 33, "Cover_Rate": 0.9705882352941176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "LiveNodes", ".", "count", "(", "UA", ".", "Id", ")", ")", "WorkQ", ".", "push_back", "(", "UA", ".", "Id", ")", ";", "}"], "ground_truth": ["for", "(", "NodeAddr", "<", "DefNode", "*", ">", "TA", ":", "DFG", ".", "getRelatedRefs", "(", "IA", ",", "DA", ")", ")", "LiveNodes", ".", "insert", "(", "TA", ".", "Id", ")", ";"], "File": "RDFDeadCode", "Func": "processDef", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15169, "Length": 49, "Cover_Rate": 0.44954128440366975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "poly128_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vreinterpretq_p128_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15170, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TTI", "::", "hasBranchDivergence", "(", ")", "const", "{"], "ground_truth": ["return", "true", ";"], "File": "NVPTXTargetTransformInfo21", "Func": "hasBranchDivergence", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15171, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "int", "Index", "=", "Begin", ";", "Index", "<=", "End", ";", "++", "Index", ")", "Reserved", ".", "set", "(", "<STR_LIT>", ".", "getRegister", "(", "Index", ")", ")", ";", "for", "(", "int", "Index", "=", "std", "::", "max", "(", "<NUM_LIT>", ",", "Begin", "-", "<NUM_LIT>", ")", ";", "Index", "<=", "End", ";", "++", "Index", ")", "Reserved", ".", "set", "(", "<STR_LIT>", ".", "getRegister", "(", "Index", ")", ")", ";", "for", "(", "int", "Index", "=", "std", "::", "max", "(", "<NUM_LIT>", ",", "Begin", "-", "<NUM_LIT>", ")", ";", "Index", "<=", "End", ";", "++", "Index", ")", "Reserved", ".", "set", "(", "<STR_LIT>", ".", "getRegister", "(", "Index", ")", ")", ";", "for", "(", "int", "Index", "=", "std", "::", "max", "(", "<NUM_LIT>", ",", "Begin", "-", "<NUM_LIT>", ")", ";", "Index", "<=", "End", ";", "++", "Index", ")", "Reserved", ".", "set", "(", "<STR_LIT>", ".", "getRegister", "(", "Index", ")", ")", ";", "for", "(", "int", "Index", "=", "std", "::", "max", "(", "<NUM_LIT>", ",", "Begin", "-", "<NUM_LIT>", ")", ";", "Index", "<=", "End", ";", "++", "Index", ")", "Reserved", ".", "set", "(", "<STR_LIT>", ".", "getRegister", "(", "Index", ")", ")", ";", "for", "(", "int", "Index", "=", "std", "::", "max", "(", "<NUM_LIT>", ",", "Begin", "-", "<NUM_LIT>", ")", ";", "Index", "<=", "End", ";", "++", "Index", ")", "Reserved", ".", "set", "(", "<STR_LIT>", ".", "getRegister", "(", "Index", ")", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (3)", "Func": "reserveIndirectRegisters", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15172, "Length": 202, "Cover_Rate": 0.792156862745098, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "rs6000_target_modify_macros_ptr", ")", "{", "prev_opt", "=", "TREE_TARGET_OPTION", "(", "prev_tree", ")", ";", "prev_bumask", "=", "prev_opt", "->", "x_rs6000_builtin_mask", ";", "prev_flags", "=", "prev_opt", "->", "x_rs6000_isa_flags", ";", "cur_opt", "=", "TREE_TARGET_OPTION", "(", "cur_tree", ")", ";", "cur_flags", "=", "cur_opt", "->", "x_rs6000_isa_flags", ";", "cur_bumask", "=", "cur_opt", "->", "x_rs6000_builtin_mask", ";", "diff_bumask", "=", "(", "prev_bumask", "^", "cur_bumask", ")", ";", "diff_flags", "=", "(", "prev_flags", "^", "cur_flags", ")", ";", "if", "(", "(", "diff_flags", "!=", "<NUM_LIT>", ")", "||", "(", "diff_bumask", "!=", "<NUM_LIT>", ")", ")", "{", "rs6000_target_modify_macros_ptr", "(", "false", ",", "prev_flags", "&", "diff_flags", ",", "prev_bumask", "&", "diff_bumask", ")", ";", "rs6000_target_modify_macros_ptr", "(", "true", ",", "cur_flags", "&", "diff_flags", ",", "cur_bumask", "&", "diff_bumask", ")", ";", "}", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "powerpcspe", "Func": "rs6000_pragma_target_parse", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15173, "Length": 106, "Cover_Rate": 0.34527687296416937, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "isPowerOf2_32", "(", "MulAmt", "+", "<NUM_LIT>", ")", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getConstant", "(", "Log2_32", "(", "MulAmt", "+", "<NUM_LIT>", ")", ",", "DL", ",", "<STR_LIT>", ")", ")", ",", "V", ")", ";", "}", "else", "return", "SDValue", "(", ")", ";", "}", "else", "{", "uint64_t", "MulAmtAbs", "=", "-", "MulAmt", ";", "if", "(", "isPowerOf2_32", "(", "MulAmtAbs", "+", "<NUM_LIT>", ")", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getConstant", "(", "Log2_32", "(", "MulAmtAbs", "+", "<NUM_LIT>", ")", ",", "DL", ",", "<STR_LIT>", ")", ")", ")", ";", "}", "else", "if", "(", "isPowerOf2_32", "(", "MulAmtAbs", "-", "<NUM_LIT>", ")", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getConstant", "(", "Log2_32", "(", "MulAmtAbs", "-", "<NUM_LIT>", ")", ",", "DL", ",", "<STR_LIT>", ")", ")", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "Res", ")", ";", "}", "else", "return", "SDValue", "(", ")", ";", "}", "if", "(", "ShiftAmt", "!=", "<NUM_LIT>", ")", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Res", ",", "DAG", ".", "getConstant", "(", "ShiftAmt", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "DCI", ".", "CombineTo", "(", "N", ",", "Res", ",", "false", ")", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformMULCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15174, "Length": 264, "Cover_Rate": 0.46397188049209137, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "<NUM_LIT>", "]", ")", "return", "true", ";", "MCInst", "MCI", ";", "MCInstLowering", ".", "Lower", "(", "MI", ",", "MCI", ")", ";", "<ISA_LIT>InstPrinter", "PIP", "(", "*", "OutContext", ".", "getAsmInfo", "(", ")", ",", "*", "TM", ".", "getMCInstrInfo", "(", ")", ",", "*", "TM", ".", "getMCRegisterInfo", "(", ")", ")", ";"], "ground_truth": ["PIP", ".", "printOperand", "(", "&", "MCI", ",", "OpNo", ",", "OS", ")", ";"], "File": "PatmosAsmPrinter1", "Func": "PrintAsmOperand", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 15175, "Length": 61, "Cover_Rate": 0.6931818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "body", "=", "PATTERN", "(", "insn", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "body", ")", "==", "SET", ")", ";", "rtx", "src", "=", "SET_SRC", "(", "body", ")", ";", "rtx", "dest", "=", "SET_DEST", "(", "body", ")", ";", "if", "(", "(", "REG_P", "(", "src", ")", "||", "GET_CODE", "(", "src", ")", "==", "SUBREG", ")", "&&", "(", "REG_P", "(", "dest", ")", "||", "GET_CODE", "(", "dest", ")", "==", "SUBREG", ")", ")", "return", "true", ";", "return", "false", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "nds32-utils", "Func": "movd44_insn_p", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15176, "Length": 74, "Cover_Rate": 0.6788990825688074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "*", "MF", "=", "blk", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "NewInstr", "=", "MF", "->", "CreateMachineInstr", "(", "TII", "->", "get", "(", "NewOpcode", ")", ",", "DL", ")", ";"], "ground_truth": ["blk", "->", "insert", "(", "I", ",", "NewInstr", ")", ";"], "File": "AMDILCFGStructurizer1", "Func": "insertCondBranchBefore", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15177, "Length": 37, "Cover_Rate": 0.45121951219512196, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "auto", "*", "I", "=", "cast", "<", "Instruction", ">", "(", "V", ")", ";", "return", "FuncInfo", ".", "MBBMap", "[", "I", "->", "getParent", "(", ")", "]", "==", "FuncInfo", ".", "MBB", ";"], "ground_truth": ["}"], "File": "AArch64FastISel10", "Func": "isValueAvailable", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15178, "Length": 30, "Cover_Rate": 0.5357142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "uint64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "unsigned", "Imm", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ",", "Value", ">>=", "<NUM_LIT>", ")", "{", "Imm", "|=", "(", "Value", "&", "<NUM_LIT>", ")", "<<", "i", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Imm", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser13", "Func": "addNeonUImm64MaskOperands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15179, "Length": 81, "Cover_Rate": 0.8709677419354839, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint8_t", "Bytes", "[", "<NUM_LIT>", "]", ";", "if", "(", "region", ".", "readBytes", "(", "address", ",", "<NUM_LIT>", ",", "Bytes", ")", "==", "-", "<NUM_LIT>", ")", "{", "size", "=", "<NUM_LIT>", ";", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["}"], "File": "SparcDisassembler", "Func": "readInstruction32", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15180, "Length": 33, "Cover_Rate": 0.336734693877551, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "<ISA_LIT>ShaderModel", "(", "<ISA_LIT>_SM_1_0", ")", ",", "<ISA_LIT>Version", "(", "<ISA_LIT>_VERSION_1_4", ")", ",", "SupportsDouble", "(", "false", ")", ",", "Use64BitAddresses", "(", "false", ")", "{", "std", "::", "string", "TARGET", "=", "<STR_LIT>", ";"], "ground_truth": ["ParseSubtargetFeatures", "(", "FS", ",", "TARGET", ")", ";"], "File": "PTXSubtarget4", "Func": "PTXSubtarget", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15181, "Length": 53, "Cover_Rate": 0.9814814814814815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>PostRAScavengingPass", "(", ")", ")", ";"], "ground_truth": ["addPass", "(", "&", "FinalizeISelID", ")", ";"], "File": "MOSTargetMachine", "Func": "addPreSched2", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15182, "Length": 13, "Cover_Rate": 0.3170731707317073, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opcode", "=", "CurrentInst", "->", "Inst", ".", "getOpcode", "(", ")", ";"], "ground_truth": ["if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "return", "true", ";"], "File": "X86InstrSema", "Func": "translateTargetInst", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15183, "Length": 28, "Cover_Rate": 0.6222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_sll_epi16", "(", "__m512i", "__W", ",", "__mmask32", "__U", ",", "__m512i", "__A", ",", "__m128i", "__B", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_psllw512_mask", "(", "(", "__v32hi", ")", "__A", ",", "(", "__v8hi", ")", "__B", ",", "(", "__v32hi", ")", "__W", ",", "(", "__mmask32", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin", "Func": "_mm512_mask_sll_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15184, "Length": 56, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isInterruptHandler", "(", ")", "||", "isSignalHandler", "(", ")", ";"], "ground_truth": ["}"], "File": "MCS51MachineFunctionInfo", "Func": "isInterruptOrSignalHandler", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15185, "Length": 10, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "UsesLR", "(", "false", ")", ",", "VarArgsFrameIndex", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "SPUMachineFunction", "Func": "SPUFunctionInfo", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15186, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "break", ";", "}", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "EVT", "LocVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "LocVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", "DL", ")", ")", ";", "InVals", ".", "push_back", "(", "DAG", ".", "getLoad", "(", "LocVT", ",", "dl", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ",", "<NUM_LIT>", ")", ")", ";", "}", "}", "if", "(", "isVarArg", ")", "{", "unsigned", "StackSize", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "AFI", "->", "setVarArgsFrameIndex", "(", "MFI", ".", "CreateFixedObject", "(", "<NUM_LIT>", ",", "StackSize", ",", "true", ")", ")", ";", "}", "return", "Chain", ";"], "ground_truth": ["}"], "File": "AVRISelLowering16", "Func": "LowerFormalArguments", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15187, "Length": 201, "Cover_Rate": 0.3641304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>MCCodeEmitter", "(", "MII", ",", "Context", ")", ";"], "ground_truth": ["}"], "File": "AAPMCCodeEmitter", "Func": "createAAPMCCodeEmitter", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15188, "Length": 10, "Cover_Rate": 0.3225806451612903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineModuleInfo", "&", "MMI", "=", "MF", ".", "getMMI", "(", ")", ";", "const", "MCRegisterInfo", "*", "MRI", "=", "MMI", ".", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", "->", "getCalleeSavedInfo", "(", ")", ";", "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", ";"], "ground_truth": ["for", "(", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "::", "const_iterator", "I", "=", "CSI", ".", "begin", "(", ")", ",", "E", "=", "CSI", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{"], "File": "X86FrameLowering112", "Func": "emitCalleeSavedFrameMoves", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15189, "Length": 85, "Cover_Rate": 0.46195652173913043, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>DAGToDAGISel", "(", "TM", ",", "OptLevel", ")", ";"], "ground_truth": ["}"], "File": "ARCISelDAGToDAG", "Func": "createARCISelDag", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15190, "Length": 10, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printMemri", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "assert", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "MCOperand", "&", "OffsetOp", "=", "MI", "->", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ";", "printOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "if", "(", "OffsetOp", ".", "isImm", "(", ")", ")", "{", "int64_t", "Offset", "=", "OffsetOp", ".", "getImm", "(", ")", ";", "if", "(", "Offset", ">=", "<NUM_LIT>", ")", "O", "<<", "'+'", ";", "O", "<<", "Offset", ";", "}", "else", "if", "(", "OffsetOp", ".", "isExpr", "(", ")", ")", "{", "O", "<<", "*", "OffsetOp", ".", "getExpr", "(", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MCS51InstPrinter", "Func": "printMemri", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15191, "Length": 118, "Cover_Rate": 0.9915966386554622, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SuccID", "==", "S", "->", "getID", "(", ")", ")", "return", ";", "}", "if", "(", "Succ", "->", "isHighLatencyBlock", "(", ")", ")", "++", "NumHighLatencySuccessors", ";", "Succs", ".", "push_back", "(", "Succ", ")", ";", "assert", "(", "none_of", "(", "Preds", ",", "[", "=", "]", "(", "<ISA_LIT>ScheduleBlock", "*", "P", ")", "{", "return", "SuccID", "==", "P", "->", "getID", "(", ")", ";", "}", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler13", "Func": "addSucc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15192, "Length": 62, "Cover_Rate": 0.6888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getSOImmOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "Op", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", "=", "MCFixupKind", "(", "FK_Data_4", ")", ";"], "ground_truth": ["Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "<NUM_LIT>", ",", "Expr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";"], "File": "ARMMCCodeEmitter21", "Func": "getSOImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15193, "Length": 87, "Cover_Rate": 0.554140127388535, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "supports<ISA_LIT>21", "(", ")", "const", "{", "return", "<ISA_LIT>Version", ">=", "<ISA_LIT>_VERSION_2_1", ";"], "ground_truth": ["}"], "File": "PTXSubtarget2", "Func": "supportsPTX21", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15194, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printFunctionParameterAttribute", "(", "MI", ",", "NumFixedOps", ",", "O", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "FPRoundingMode", ":", "printFPRoundingMode", "(", "MI", ",", "NumFixedOps", ",", "O", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "FPFastMathMode", ":", "printFPFastMathMode", "(", "MI", ",", "NumFixedOps", ",", "O", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "LinkageAttributes", ":", "case", "<STR_LIT>", "::", "UserSemantic", ":", "printStringImm", "(", "MI", ",", "NumFixedOps", ",", "O", ")", ";", "break", ";", "default", ":", "printRemainingVariableOps", "(", "MI", ",", "NumFixedOps", ",", "O", ",", "true", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "SPIRVInstPrinter", "Func": "printOpDecorate", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15195, "Length": 80, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NodeToUsesMap", "::", "iterator", "UF", "=", "Uses", ".", "find", "(", "Node", ")", ";", "assert", "(", "UF", "!=", "Uses", ".", "end", "(", ")", "&&", "<STR_LIT>", ")", ";", "UseSet", "&", "Us", "=", "UF", "->", "second", ";", "for", "(", "UseSet", "::", "iterator", "I", "=", "Us", ".", "begin", "(", ")", ",", "E", "=", "Us", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Use", "*", "U", "=", "*", "I", ";", "User", "*", "R", "=", "U", "->", "getUser", "(", ")", ";", "if", "(", "!", "isa", "<", "Instruction", ">", "(", "R", ")", ")", "continue", ";", "BasicBlock", "*", "PB", "=", "isa", "<", "PHINode", ">", "(", "R", ")", "?", "cast", "<", "PHINode", ">", "(", "R", ")", "->", "getIncomingBlock", "(", "*", "U", ")", ":", "cast", "<", "Instruction", ">", "(", "R", ")", "->", "getParent", "(", ")", ";"], "ground_truth": ["Bs", ".", "push_back", "(", "PB", ")", ";"], "File": "HexagonCommonGEP10", "Func": "recalculatePlacement", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15196, "Length": 137, "Cover_Rate": 0.3494897959183674, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>LoadStoreReplace", "(", ")", ":", "BasicBlockPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "TVMLoadStoreReplace", "Func": "TVMLoadStoreReplace", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15197, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "<STR_LIT>", "CC", "=", "static_cast", "<", "<STR_LIT>", ">", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ";", "Cond", "[", "<NUM_LIT>", "]", ".", "setImm", "(", "GetOppositeBranchCondition", "(", "CC", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "Z80oldInstrInfo", "Func": "reverseBranchCondition", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15198, "Length": 61, "Cover_Rate": 0.9242424242424242, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<STR_LIT>", "(", "<STR_LIT>", "CC", ")", "{", "switch", "(", "CC", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "X86InstrInfo (2)1", "Func": "GetCondBranchFromCond", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15199, "Length": 91, "Cover_Rate": 0.4918918918918919, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EHSecName", "+=", "FnSecName", ";", "}", "const", "MCSectionELF", "*", "EHSection", "=", "nullptr", ";", "if", "(", "const", "MCSymbol", "*", "Group", "=", "FnSection", ".", "getGroup", "(", ")", ")", "{", "EHSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "EHSecName", ",", "Type", ",", "Flags", "|", "ELF", "::", "SHF_GROUP", ",", "Kind", ",", "FnSection", ".", "getEntrySize", "(", ")", ",", "Group", "->", "getName", "(", ")", ")", ";", "}", "else", "{", "EHSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "EHSecName", ",", "Type", ",", "Flags", ",", "Kind", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer20", "Func": "SwitchToEHSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15200, "Length": 80, "Cover_Rate": 0.47337278106508873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "create<ISA_LIT>ISelDag", "(", "<ISA_LIT>TargetMachine", "&", "TM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>DAGToDAGISel", "(", "TM", ",", "OptLevel", ")", ";"], "File": "TPCISelDAGToDAG", "Func": "createTPCISelDag", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15201, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>AsmBackend", "(", "T", ",", "Triple", "(", "TT", ")", ".", "getOS", "(", ")", ",", "true", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmBackend", "Func": "createMipsAsmBackendEL64", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15202, "Length": 21, "Cover_Rate": 0.4772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstrInfo", "::", "<ISA_LIT>InstrInfo", "(", "<ISA_LIT>TargetMachine", "&", "tm", ")", ":", "<ISA_LIT>GenInstrInfo", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "RI", "(", "tm", ",", "*", "this", ")", ",", "TM", "(", "tm", ")", "{"], "ground_truth": ["}"], "File": "MSP430InstrInfo16", "Func": "MSP430InstrInfo", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15203, "Length": 30, "Cover_Rate": 0.8823529411764706, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>AsmParser", "::", "AdjustAVX512Mem", "(", "unsigned", "Size", ",", "<ISA_LIT>Operand", "*", "UnsizedMemOpNext", ")", "{"], "ground_truth": ["if", "(", "!", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ")", "return", "<NUM_LIT>", ";"], "File": "X86AsmParser104", "Func": "AdjustAVX512Mem", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15204, "Length": 30, "Cover_Rate": 0.3191489361702128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MF", ".", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "Twine", "(", "DL", ".", "getPrivateGlobalPrefix", "(", ")", ")", "+", "Twine", "(", "MF", ".", "getFunctionNumber", "(", ")", ")", "+", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "PPCMachineFunctionInfo1", "Func": "getPICOffsetSymbol", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15205, "Length": 31, "Cover_Rate": 0.6078431372549019, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "lowerOperand", "(", "const", "MachineOperand", "&", "MO", ",", "MCOperand", "&", "MCOp", ")", "const", "{", "return", "Lower<ISA_LIT>MachineOperandToMCOperand", "(", "MO", ",", "MCOp", ",", "*", "this", ")", ";"], "ground_truth": ["}"], "File": "MMIXAsmPrinter", "Func": "lowerOperand", "Target": "MMIX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15206, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "i", "--", ")", "{", "ops", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "SImode", ",", "dest", "+", "i", ")", ";", "ops", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "SImode", ",", "src", "+", "i", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "ops", ")", ";", "}", "}", "}", "else", "{", "gcc_assert", "(", "MEM_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "gcc_assert", "(", "REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "gcc_assert", "(", "!", "reg_overlap_mentioned_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "switch", "(", "GET_CODE", "(", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ")", ")", "{"], "ground_truth": ["case", "REG", ":"], "File": "arm4", "Func": "output_move_quad", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15207, "Length": 114, "Cover_Rate": 0.3496932515337423, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>WinCOFFObjectWriter", "::", "<ISA_LIT>WinCOFFObjectWriter", "(", "bool", "Is64Bit", ")", ":", "MCWinCOFFObjectTargetWriter", "(", "Is64Bit", "?", "COFF", "::", "IMAGE_FILE_MACHINE_AMD64", ":", "COFF", "::", "IMAGE_FILE_MACHINE_I386", ")", "{"], "ground_truth": ["}"], "File": "X86WinCOFFObjectWriter", "Func": "X86WinCOFFObjectWriter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15208, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "units", "=", "get_attr_units", "(", "insn", ")", ";", "switch", "(", "units", ")", "{", "case", "UNITS_D", ":", "case", "UNITS_DL", ":", "case", "UNITS_DS", ":", "case", "UNITS_DLS", ":", "case", "UNITS_D_ADDR", ":", "return", "'d'", ";", "break", ";", "case", "UNITS_L", ":", "case", "UNITS_LS", ":"], "ground_truth": ["return", "'l'", ";"], "File": "c6x2", "Func": "c6x_get_unit_specifier", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 15209, "Length": 42, "Cover_Rate": 0.3783783783783784, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getForcedEncodingSize", "(", ")", "const", "{"], "ground_truth": ["return", "ForcedEncodingSize", ";"], "File": "AMDGPUAsmParser (2)", "Func": "getForcedEncodingSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15210, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "&", "getSubtarget", "(", ")", "const", "{", "return", "*", "Subtarget", ";"], "ground_truth": ["}"], "File": "X86AsmPrinter (2)", "Func": "getSubtarget", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15211, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmBackend", "(", "Target", "const", "&", "T", ",", "uint8_t", "OSABI", ",", "StringRef", "CPU", ")", ":", "OSABI", "(", "OSABI", ")", ",", "MCII", "(", "T", ".", "createMCInstrInfo", "(", ")", ")", ",", "RelaxTarget", "(", "new", "MCInst", "*", ")", "{"], "ground_truth": ["}"], "File": "HexagonAsmBackend25", "Func": "HexagonAsmBackend", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15212, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getArgType", "(", "FInfo", ")", "!=", "<ISA_LIT>LibFunc", "::", "F32", "||", "FInfo", ".", "getPrefix", "(", ")", "!=", "<ISA_LIT>LibFunc", "::", "NOPFX", "||", "!", "HasNative", "(", "FInfo", ".", "getId", "(", ")", ")", ")", "return", "false", ";", "<ISA_LIT>LibFunc", "nf", "=", "FInfo", ";", "nf", ".", "setPrefix", "(", "<ISA_LIT>LibFunc", "::", "NATIVE", ")", ";", "if", "(", "Constant", "*", "FPExpr", "=", "getFunction", "(", "M", ",", "nf", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "CI", "<<", "<STR_LIT>", ")", ";", "CI", "->", "setCalledFunction", "(", "FPExpr", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "*", "CI", "<<", "'\\n'", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPULibCalls11", "Func": "replaceWithNative", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15213, "Length": 99, "Cover_Rate": 0.7734375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PassConfig", "(", "<ISA_LIT>TargetMachine", "*", "TM", ",", "PassManagerBase", "&", "PM", ")", ":", "TargetPassConfig", "(", "TM", ",", "PM", ")", "{"], "ground_truth": ["}"], "File": "SystemZTargetMachine (2)", "Func": "SystemZPassConfig", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15214, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "mask", ">>=", "<NUM_LIT>", ";", "}", "gcc_assert", "(", "i", "<", "units", ")", ";", "{", "switch", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "case", "E_V8QImode", ":", "sprintf", "(", "templ", ",", "<STR_LIT>", ",", "i", ")", ";", "break", ";", "case", "E_V4HImode", ":", "sprintf", "(", "templ", ",", "<STR_LIT>", ",", "i", ")", ";", "break", ";", "case", "E_V2SImode", ":", "sprintf", "(", "templ", ",", "<STR_LIT>", ",", "i", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";"], "ground_truth": ["break", ";"], "File": "arm", "Func": "arm_output_iwmmxt_tinsr", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15215, "Length": 75, "Cover_Rate": 0.43103448275862066, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "src_addr", "=", "XEXP", "(", "SET_SRC", "(", "elt", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "elt", ")", "!=", "SET", "||", "!", "REG_P", "(", "SET_DEST", "(", "elt", ")", ")", "||", "GET_MODE", "(", "SET_DEST", "(", "elt", ")", ")", "!=", "SImode", "||", "REGNO", "(", "SET_DEST", "(", "elt", ")", ")", "!=", "regno", "||", "!", "MEM_P", "(", "SET_SRC", "(", "elt", ")", ")", "||", "GET_MODE", "(", "SET_SRC", "(", "elt", ")", ")", "!=", "SImode", "||", "!", "memory_address_p", "(", "SImode", ",", "src_addr", ")", ")", "return", "false", ";", "for", "(", "setno", "=", "<NUM_LIT>", ";", "i", "<", "XVECLEN", "(", "op", ",", "<NUM_LIT>", ")", ";", "setno", "++", ",", "i", "++", ")", "{", "rtx", "elt", "=", "XVECEXP", "(", "op", ",", "<NUM_LIT>", ",", "i", ")", ";", "regno", "+=", "regno_dir", ";", "if", "(", "GET_CODE", "(", "elt", ")", "!=", "SET", "||", "!", "REG_P", "(", "SET_DEST", "(", "elt", ")", ")", "||", "GET_MODE", "(", "SET_DEST", "(", "elt", ")", ")", "!=", "SImode", "||", "REGNO", "(", "SET_DEST", "(", "elt", ")", ")", "!=", "regno", "||", "!", "MEM_P", "(", "SET_SRC", "(", "elt", ")", ")", "||", "GET_MODE", "(", "SET_SRC", "(", "elt", ")", ")", "!=", "SImode", "||", "GET_CODE", "(", "XEXP", "(", "SET_SRC", "(", "elt", ")", ",", "<NUM_LIT>", ")", ")", "!=", "PLUS", "||", "!", "rtx_equal_p", "(", "XEXP", "(", "XEXP", "(", "SET_SRC", "(", "elt", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "src_addr", ")", "||", "!", "CONST_INT_P", "(", "XEXP", "(", "XEXP", "(", "SET_SRC", "(", "elt", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "||", "INTVAL", "(", "XEXP", "(", "XEXP", "(", "SET_SRC", "(", "elt", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "!=", "setno", "*", "<NUM_LIT>", ")", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "cris", "Func": "cris_movem_load_rest_p", "Target": "cris", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15216, "Length": 260, "Cover_Rate": 0.4868913857677903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "IntVal", ";", "if", "(", "NumString", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "IntVal", ")", ")", "return", "MatchOperand_NoMatch", ";", "unsigned", "Reg", "=", "matchRegisterByNumber", "(", "IntVal", ",", "<STR_LIT>", ")", ";", "<ISA_LIT>Operand", "*", "Op", "=", "<STR_LIT>", "(", "Reg", ",", "S", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ";", "Op", "->", "setRegKind", "(", "<STR_LIT>", ")", ";", "Operands", ".", "push_back", "(", "Op", ")", ";"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "MipsAsmParser16", "Func": "parseHI32DSP", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15217, "Length": 68, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_p8_u32", "(", "uint32x4_t", "__a", ")", "{", "return", "(", "poly8x16_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vreinterpretq_p8_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15218, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Disassembler", "(", "const", "MCSubtargetInfo", "&", "STI", ",", "MCContext", "&", "Ctx", ",", "MCInstrInfo", "const", "*", "MCII", ")", ":", "MCDisassembler", "(", "STI", ",", "Ctx", ")", ",", "MCII", "(", "MCII", ")", "{"], "ground_truth": ["}"], "File": "AArch64Disassembler5", "Func": "AArch64Disassembler", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15219, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasByvalArg", "(", ")", "const", "{", "return", "HasByvalArg", ";"], "ground_truth": ["}"], "File": "MipsMachineFunction", "Func": "hasByvalArg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15220, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmovn_s16", "(", "int16x8_t", "__a", ")", "{"], "ground_truth": ["return", "(", "int8x8_t", ")", "__builtin_neon_vmovnv8hi", "(", "__a", ")", ";"], "File": "arm", "Func": "neon_vmovn_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15221, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>AsmBackendWinCOFF", "(", "T", ",", "STI", ")", ";", "case", "Triple", "::", "ELF", ":", "assert", "(", "TheTriple", ".", "isOSBinFormatELF", "(", ")", "&&", "<STR_LIT>", ")", ";", "uint8_t", "OSABI", "=", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "TheTriple", ".", "getOS", "(", ")", ")", ";", "return", "new", "<ISA_LIT>AsmBackendELF", "(", "T", ",", "STI", ",", "OSABI", ",", "Endian", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMAsmBackend10", "Func": "createARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15222, "Length": 54, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FastISel", "*", "<ISA_LIT>TargetLowering", "::", "createFastISel", "(", "MachineFunction", "&", "mf", ",", "MachineModuleInfo", "*", "mmo", ",", "DwarfWriter", "*", "dw", ",", "DenseMap", "<", "const", "Value", "*", ",", "unsigned", ">", "&", "vm", ",", "DenseMap", "<", "const", "BasicBlock", "*", ",", "MachineBasicBlock", "*", ">", "&", "bm", ",", "DenseMap", "<", "const", "AllocaInst", "*", ",", "int", ">", "&", "am", ",", "SmallSet", "<", "Instruction", "*", ",", "<NUM_LIT>", ">", "&", "cil", ")", "{"], "ground_truth": ["return", "<STR_LIT>", "(", "mf", ",", "mmo", ",", "dw", ",", "vm", ",", "bm", ",", "am", ",", "cil", ")", ";"], "File": "X86ISelLowering160", "Func": "createFastISel", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15223, "Length": 81, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assemble_name", "(", "file", ",", "name", ")", ";", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";"], "ground_truth": ["}"], "File": "z8k", "Func": "z8k_asm_globalize_label", "Target": "z8k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15224, "Length": 15, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "VarArgsFrameIndex", ";"], "ground_truth": ["}"], "File": "FISCMachineFunctionInfo", "Func": "getVarArgsFrameIndex", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15225, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "poly64x2_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vreinterpretq_p64_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15226, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "*", "first_offset", ")", "{", "gcc_assert", "(", "epilogue_p", "||", "abs", "(", "*", "first_offset", ")", "<=", "<NUM_LIT>", ")", ";", "frame_add", "(", "base_reg", ",", "*", "first_offset", ")", ";", "*", "first_offset", "=", "<NUM_LIT>", ";", "}", "insn", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "rtvec_alloc", "(", "(", "epilogue_p", "==", "<NUM_LIT>", ")", "+", "n_regs", "+", "<NUM_LIT>", ")", ")", ";", "if", "(", "epilogue_p", "==", "<NUM_LIT>", ")", "i", "+=", "<NUM_LIT>", ";", "else", "XVECEXP", "(", "insn", ",", "<NUM_LIT>", ",", "n_regs", ")", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "ret_addr", ")", ";", "for", "(", "r", "=", "start_call", ";", "r", "<=", "end_call", ";", "r", "++", ",", "off", "+=", "UNITS_PER_WORD", ",", "i", "++", ")", "{", "rtx", "reg", "=", "gen_rtx_REG", "(", "SImode", ",", "r", ")", ";", "rtx", "mem", "=", "gen_frame_mem", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "base_reg", ",", "off", ")", ")", ";", "if", "(", "epilogue_p", ")", "XVECEXP", "(", "insn", ",", "<NUM_LIT>", ",", "i", ")", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "reg", ",", "mem", ")", ";", "else", "XVECEXP", "(", "insn", ",", "<NUM_LIT>", ",", "i", ")", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "mem", ",", "reg", ")", ";", "gmask", "=", "gmask", "&", "~", "(", "<NUM_LIT>", "<<", "r", ")", ";", "}", "if", "(", "epilogue_p", "==", "<NUM_LIT>", ")", "sibthunk_insn", "=", "insn", ";", "else", "frame_insn", "(", "insn", ")", ";", "offset", "+=", "off", ";", "}", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<=", "<NUM_LIT>", ";", "regno", "++", ")", "{", "if", "(", "(", "gmask", "&", "(", "<NUM_LIT>", "<<", "regno", ")", ")", "!=", "<NUM_LIT>", ")", "{", "rtx", "reg", "=", "gen_rtx_REG", "(", "SImode", ",", "regno", ")", ";", "rtx", "addr", ",", "mem", ";", "if", "(", "*", "first_offset", ")", "{", "gcc_assert", "(", "!", "offset", ")", ";", "addr", "=", "plus_constant", "(", "Pmode", ",", "base_reg", ",", "*", "first_offset", ")", ";", "addr", "=", "gen_rtx_PRE_MODIFY", "(", "Pmode", ",", "base_reg", ",", "addr", ")", ";", "*", "first_offset", "=", "<NUM_LIT>", ";", "}", "else", "{"], "ground_truth": ["gcc_assert", "(", "SMALL_INT", "(", "offset", ")", ")", ";"], "File": "arc4", "Func": "arc_save_restore", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15227, "Length": 297, "Cover_Rate": 0.5459558823529411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SwitchToCU", "(", "DL", ".", "getScope", "(", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ")", ";"], "ground_truth": ["SwitchToLine", "(", "DL", ".", "getLine", "(", ")", ",", "IsInBeginFunction", ")", ";"], "File": "PIC16DebugInfo", "Func": "ChangeDebugLoc", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15228, "Length": 29, "Cover_Rate": 0.4264705882352941, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "unsigned", "int", "_MM_GET_EXCEPTION_STATE", "(", "void", ")", "{"], "ground_truth": ["return", "_mm_getcsr", "(", ")", "&", "_MM_EXCEPT_MASK", ";"], "File": "xmmintrin4", "Func": "_MM_GET_EXCEPTION_STATE", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15229, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "if", "(", "!", "isIdentityValue", "(", "OrigMI", ".", "getOpcode", "(", ")", ",", "OldOpndValue", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "CombOldVGPR", "=", "getRegSubRegPair", "(", "*", "Src1", ")", ";", "if", "(", "!", "isOfRegClass", "(", "CombOldVGPR", ",", "<STR_LIT>", ",", "*", "MRI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "nullptr", ";"], "File": "GCNDPPCombine", "Func": "createDPPInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15230, "Length": 75, "Cover_Rate": 0.4437869822485207, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>InstrInfo", "::", "InsertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "TBB", ",", "MachineBasicBlock", "*", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "DebugLoc", "DL", ")", "const", "{", "unsigned", "NumInserted", "=", "<NUM_LIT>", ";", "if", "(", "Cond", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MBB", ".", "end", "(", ")", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addOperand", "(", "Cond", "[", "<NUM_LIT>", "]", ")", ".", "addMBB", "(", "TBB", ")", ";", "NumInserted", "++", ";", "}", "if", "(", "Cond", ".", "empty", "(", ")", "||", "FBB", ")", "{", "BuildMI", "(", "MBB", ",", "MBB", ".", "end", "(", ")", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "Cond", ".", "empty", "(", ")", "?", "TBB", ":", "FBB", ")", ";", "NumInserted", "++", ";"], "ground_truth": ["}"], "File": "FISCInstrInfo", "Func": "InsertBranch", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15231, "Length": 125, "Cover_Rate": 0.9398496240601504, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "{", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", "}", ",", "{", "<STR_LIT>"], "ground_truth": ["}"], "File": "AMDGPUAnnotateKernelFeatures23", "Func": "copyFeaturesToFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15232, "Length": 27, "Cover_Rate": 0.3103448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "unsigned", "CallOpc", "=", "<STR_LIT>", ";", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "G", "->", "getGlobal", "(", ")", ";", "EVT", "CalleeVT", "=", "Callee", ".", "getValueType", "(", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "PtrVT", ")", ";", "SDValue", "GA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "CalleeVT", ")", ";", "if", "(", "!", "ST", "->", "usingLargeMem", "(", ")", ")", "{", "if", "(", "GV", "->", "isDeclaration", "(", ")", ")", "{", "Callee", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "CalleeVT", ",", "GA", ",", "Zero", ")", ";", "}", "else", "{", "Callee", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "CalleeVT", ",", "GA", ",", "Zero", ")", ";", "}", "}", "else", "{", "Callee", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "GA", ",", "Zero", ")", ";", "}", "}", "else", "if", "(", "ExternalSymbolSDNode", "*", "S", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", "{", "EVT", "CalleeVT", "=", "Callee", ".", "getValueType", "(", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "PtrVT", ")", ";", "SDValue", "ExtSym", "=", "DAG", ".", "getTargetExternalSymbol", "(", "S", "->", "getSymbol", "(", ")", ",", "Callee", ".", "getValueType", "(", ")", ")", ";", "if", "(", "!", "ST", "->", "usingLargeMem", "(", ")", ")", "{", "Callee", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "CalleeVT", ",", "ExtSym", ",", "Zero", ")", ";", "}", "else", "{", "Callee", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "ExtSym", ",", "Zero", ")", ";", "}", "}", "else", "if", "(", "SDNode", "*", "Dest", "=", "isLSAAddress", "(", "Callee", ",", "DAG", ")", ")", "{", "Callee", "=", "SDValue", "(", "Dest", ",", "<NUM_LIT>", ")", ";", "}", "Ops", ".", "push_back", "(", "Chain", ")", ";", "Ops", ".", "push_back", "(", "Callee", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ".", "getValueType", "(", ")", ")", ")", ";", "if", "(", "InFlag", ".", "getNode", "(", ")", ")", "Ops", ".", "push_back", "(", "InFlag", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "CallOpc", ",", "dl", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", ".", "size", "(", ")", ")", ";"], "ground_truth": ["InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "File": "SPUISelLowering7", "Func": "LowerCall", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15233, "Length": 464, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "OPTION_SET_P", "(", "tilegx_cmodel", ")", ")", "{", "switch", "(", "tilegx_cmodel", ")", "{", "case", "CM_SMALL", ":", "case", "CM_SMALL_PIC", ":"], "ground_truth": ["if", "(", "flag_pic", ")", "tilegx_cmodel", "=", "CM_SMALL_PIC", ";"], "File": "tilegx", "Func": "tilegx_option_override", "Target": "tilegx", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 15234, "Length": 27, "Cover_Rate": 0.34615384615384615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isMatchingDecrement", "(", "MachineInstr", "*", "MI", ",", "unsigned", "Base", ",", "unsigned", "Bytes", ",", "unsigned", "Limit", ",", "<STR_LIT>", "Pred", ",", "unsigned", "PredReg", ")", "{", "unsigned", "MyPredReg", "=", "<NUM_LIT>", ";", "if", "(", "!", "MI", ")", "return", "false", ";", "bool", "CheckCPSRDef", "=", "false", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "CheckCPSRDef", "=", "true", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["break", ";"], "File": "ARMLoadStoreOptimizer31", "Func": "isMatchingDecrement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15235, "Length": 74, "Cover_Rate": 0.357487922705314, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";"], "ground_truth": ["MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";"], "File": "VEFrameLowering1", "Func": "emitEpilogue", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15236, "Length": 45, "Cover_Rate": 0.6338028169014085, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Desc", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "if", "(", "Desc", ".", "getSize", "(", ")", ")", "return", "Desc", ".", "getSize", "(", ")", ";", "NumBytes", "=", "<NUM_LIT>", ";", "break", ";", "case", "TargetOpcode", "::", "STACKMAP", ":", "NumBytes", "=", "StackMapOpers", "(", "&", "MI", ")", ".", "getNumPatchBytes", "(", ")", ";", "assert", "(", "NumBytes", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "break", ";", "case", "TargetOpcode", "::", "PATCHPOINT", ":", "NumBytes", "=", "PatchPointOpers", "(", "&", "MI", ")", ".", "getNumPatchBytes", "(", ")", ";", "assert", "(", "NumBytes", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "break", ";", "case", "TargetOpcode", "::", "STATEPOINT", ":", "NumBytes", "=", "StatepointOpers", "(", "&", "MI", ")", ".", "getNumPatchBytes", "(", ")", ";", "assert", "(", "NumBytes", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "NumBytes", "==", "<NUM_LIT>", ")", "NumBytes", "=", "<NUM_LIT>", ";"], "ground_truth": ["break", ";"], "File": "AArch64InstrInfo31", "Func": "getInstSizeInBytes", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15237, "Length": 132, "Cover_Rate": 0.4536082474226804, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Kind", "==", "k_Reg", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["Reg", "=", "RegNo", ";"], "File": "MSP430AsmParser", "Func": "setReg", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15238, "Length": 13, "Cover_Rate": 0.6190476190476191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "SmVersion", ">=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "NVPTXSubtarget (2)", "Func": "hasBrkPt", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15239, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printMemReference", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "X86ATTInstPrinter10", "Func": "printbytemem", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15240, "Length": 10, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmParser", "::", "warnIfNoMacro", "(", "SMLoc", "Loc", ")", "{"], "ground_truth": ["if", "(", "!", "AssemblerOptions", ".", "back", "(", ")", "->", "isMacro", "(", ")", ")", "Warning", "(", "Loc", ",", "<STR_LIT>", ")", ";"], "File": "MipsAsmParser (2)4", "Func": "warnIfNoMacro", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15241, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getMaxSupportedInterleaveFactor", "(", ")", "const", "override", "{"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "AArch64ISelLowering (2)", "Func": "getMaxSupportedInterleaveFactor", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15242, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_pminuq256_mask", "(", "(", "__v4di", ")", "__A", ",", "(", "__v4di", ")", "__B", ",", "(", "__v4di", ")", "_mm256_setzero_si256", "(", ")", ",", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_maskz_min_epu64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15243, "Length": 27, "Cover_Rate": 0.5192307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCStreamer", "*", "createMCStreamer", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "MCContext", "&", "Ctx", ",", "MCAsmBackend", "&", "MAB", ",", "raw_ostream", "&", "_OS", ",", "MCCodeEmitter", "*", "_Emitter", ",", "bool", "RelaxAll", ",", "bool", "NoExecStack", ")", "{", "Triple", "TheTriple", "(", "TT", ")", ";", "return", "createELFStreamer", "(", "Ctx", ",", "MAB", ",", "_OS", ",", "_Emitter", ",", "RelaxAll", ",", "NoExecStack", ")", ";"], "ground_truth": ["}"], "File": "Cpu0MCTargetDesc1", "Func": "createMCStreamer", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15244, "Length": 59, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcvtpq_sv4si", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcvtpq_s32_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15245, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StaticCtorSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "<STR_LIT>", ",", "MCSectionELF", "::", "SHT_INIT_ARRAY", ",", "MCSectionELF", "::", "SHF_WRITE", "|", "MCSectionELF", "::", "SHF_ALLOC", ",", "SectionKind", "::", "getDataRel", "(", ")", ")", ";", "StaticDtorSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "<STR_LIT>", ",", "MCSectionELF", "::", "SHT_FINI_ARRAY", ",", "MCSectionELF", "::", "SHF_WRITE", "|", "MCSectionELF", "::", "SHF_ALLOC", ",", "SectionKind", "::", "getDataRel", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetObjectFile2", "Func": "Initialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15246, "Length": 59, "Cover_Rate": 0.59, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "VecSize", "==", "<NUM_LIT>", "||", "VecSize", "==", "<NUM_LIT>", "||", "VecSize", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "ScalarBits", "==", "<NUM_LIT>", "||", "ScalarBits", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RawMask", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "uint64_t", "M", "=", "RawMask", "[", "i", "]", ";", "M", "=", "(", "ScalarBits", "==", "<NUM_LIT>", "?", "(", "(", "M", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ":", "(", "M", "&", "<NUM_LIT>", ")", ")", ";", "unsigned", "LaneOffset", "=", "i", "&", "~", "(", "NumEltsPerLane", "-", "<NUM_LIT>", ")", ";", "ShuffleMask", ".", "push_back", "(", "(", "int", ")", "(", "LaneOffset", "+", "M", ")", ")", ";"], "ground_truth": ["}"], "File": "X86ShuffleDecode10", "Func": "DecodeVPERMILPMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15247, "Length": 116, "Cover_Rate": 0.7204968944099379, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Label", "+=", "TAI", "->", "getPrivateGlobalPrefix", "(", ")", ";", "Label", "+=", "<STR_LIT>", ";", "Label", "+=", "utostr", "(", "LabelID", "++", ")", ";", "TOC", "[", "Name", "]", "=", "Label", ";", "}"], "ground_truth": ["O", "<<", "TOC", "[", "Name", "]", "<<", "<STR_LIT>", ";"], "File": "PPCAsmPrinter18", "Func": "printTOCEntryLabel", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15248, "Length": 37, "Cover_Rate": 0.32456140350877194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{"], "ground_truth": ["return", "TLOF", ".", "get", "(", ")", ";"], "File": "Z80oldTargetMachine", "Func": "getObjFileLowering", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15249, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "clr_p", ")", "{", "insn", "=", "emit_move_insn", "(", "sfr", ",", "const0_rtx", ")", ";", "if", "(", "frame_related_p", ")", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}"], "ground_truth": ["}"], "File": "avr4", "Func": "emit_push_sfr", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15250, "Length": 27, "Cover_Rate": 0.3375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "TRI", ".", "buildVGPRSpillLoadStore", "(", "*", "this", ",", "Index", ",", "Offset", ",", "IsLoad", ",", "false", ")", ";", "auto", "Not0", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "NotOpc", ")", ",", "ExecReg", ")", ".", "addReg", "(", "ExecReg", ")", ";"], "ground_truth": ["Not0", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";"], "File": "SIRegisterInfo87", "Func": "readWriteTmpVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15251, "Length": 57, "Cover_Rate": 0.40714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "sh_media_register_for_return", "(", "void", ")", "{", "int", "regno", ";", "int", "tr0_used", ";", "if", "(", "!", "crtl", "->", "is_leaf", ")", "return", "-", "<NUM_LIT>", ";", "if", "(", "lookup_attribute", "(", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "current_function_decl", ")", ")", ")", "return", "-", "<NUM_LIT>", ";", "if", "(", "sh_cfun_interrupt_handler_p", "(", ")", ")", "return", "-", "<NUM_LIT>", ";", "tr0_used", "=", "flag_pic", "&&", "df_regs_ever_live_p", "(", "PIC_OFFSET_TABLE_REGNUM", ")", ";", "for", "(", "regno", "=", "FIRST_TARGET_REG", "+", "tr0_used", ";", "regno", "<=", "LAST_TARGET_REG", ";", "regno", "++", ")", "if", "(", "call_really_used_regs", "[", "regno", "]", "&&", "!", "df_regs_ever_live_p", "(", "regno", ")", ")", "return", "regno", ";"], "ground_truth": ["return", "-", "<NUM_LIT>", ";"], "File": "sh4", "Func": "sh_media_register_for_return", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15252, "Length": 93, "Cover_Rate": 0.9893617021276596, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "LastInst", ".", "getOpcode", "(", ")", ")", ")", ";", "Cond", ".", "push_back", "(", "LastInst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["Cond", ".", "push_back", "(", "LastInst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "RISCVInstrInfo", "Func": "parseCondBranch", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15253, "Length": 40, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "(", "*", "(", "__v64qi_u", "*", ")", "__P", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin1", "Func": "_mm512_loadu_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15254, "Length": 14, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>MCInst", "::", "isExtended", "(", "void", ")", "const", "{"], "ground_truth": ["const", "uint64_t", "F", "=", "MCID", ".", "TSFlags", ";"], "File": "HexagonMCInst4", "Func": "isExtended", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15255, "Length": 17, "Cover_Rate": 0.5483870967741935, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "count", "=", "<NUM_LIT>", ";", "int", "sub_count", ";", "tree", "field", ";", "if", "(", "!", "COMPLETE_TYPE_P", "(", "type", ")", "||", "TREE_CODE", "(", "TYPE_SIZE", "(", "type", ")", ")", "!=", "INTEGER_CST", ")", "return", "-", "<NUM_LIT>", ";", "for", "(", "field", "=", "TYPE_FIELDS", "(", "type", ")", ";", "field", ";", "field", "=", "DECL_CHAIN", "(", "field", ")", ")", "{", "if", "(", "TREE_CODE", "(", "field", ")", "!=", "FIELD_DECL", ")", "continue", ";", "if", "(", "DECL_FIELD_ABI_IGNORED", "(", "field", ")", ")", "{", "unsigned", "int", "flag", ";", "if", "(", "lookup_attribute", "(", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "field", ")", ")", ")", "flag", "=", "WARN_PSABI_NO_UNIQUE_ADDRESS", ";", "else", "if", "(", "cxx17_empty_base_field_p", "(", "field", ")", ")", "flag", "=", "WARN_PSABI_EMPTY_CXX17_BASE", ";", "else", "continue", ";", "if", "(", "warn_psabi_flags", ")", "{", "*", "warn_psabi_flags", "|=", "flag", ";", "continue", ";", "}", "}", "else", "if", "(", "DECL_BIT_FIELD", "(", "field", ")", "&&", "integer_zerop", "(", "DECL_SIZE", "(", "field", ")", ")", ")", "{", "if", "(", "DECL_FIELD_CXX_ZERO_WIDTH_BIT_FIELD", "(", "field", ")", ")", "continue", ";", "if", "(", "warn_psabi_flags", ")", "{", "*", "warn_psabi_flags", "|=", "WARN_PSABI_ZERO_WIDTH_BITFIELD", ";", "continue", ";", "}", "}", "sub_count", "=", "aapcs_vfp_sub_candidate", "(", "TREE_TYPE", "(", "field", ")", ",", "modep", ",", "warn_psabi_flags", ")", ";", "if", "(", "sub_count", "<", "<NUM_LIT>", ")", "return", "-", "<NUM_LIT>", ";", "count", "+=", "sub_count", ";", "}", "if", "(", "wi", "::", "to_wide", "(", "TYPE_SIZE", "(", "type", ")", ")", "!=", "count", "*", "GET_MODE_BITSIZE", "(", "*", "modep", ")", ")", "return", "-", "<NUM_LIT>", ";", "return", "count", ";", "}", "case", "UNION_TYPE", ":", "case", "QUAL_UNION_TYPE", ":", "{", "int", "count", "=", "<NUM_LIT>", ";", "int", "sub_count", ";", "tree", "field", ";"], "ground_truth": ["if", "(", "!", "COMPLETE_TYPE_P", "(", "type", ")", "||", "TREE_CODE", "(", "TYPE_SIZE", "(", "type", ")", ")", "!=", "INTEGER_CST", ")", "return", "-", "<NUM_LIT>", ";"], "File": "arm", "Func": "aapcs_vfp_sub_candidate", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15256, "Length": 257, "Cover_Rate": 0.3594405594405594, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Dep", ".", "getSUnit", "(", ")", "==", "SU", "&&", "Dep", ".", "getKind", "(", ")", "==", "SDep", "::", "Data", "&&", "<STR_LIT>", ".", "contains", "(", "Dep", ".", "getReg", "(", ")", ")", ")", "{", "if", "(", "restrictingDepExistInPacket", "(", "I", ",", "Dep", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "}", "}", "}", "}", "unsigned", "PReg1", "=", "getPredicatedRegister", "(", "MI1", ",", "HII", ")", ";", "unsigned", "PReg2", "=", "getPredicatedRegister", "(", "MI2", ",", "HII", ")", ";"], "ground_truth": ["return", "PReg1", "==", "PReg2", "&&", "<STR_LIT>", ".", "contains", "(", "PReg1", ")", "&&", "<STR_LIT>", ".", "contains", "(", "PReg2", ")", "&&", "getPredicateSense", "(", "MI1", ",", "HII", ")", "!=", "getPredicateSense", "(", "MI2", ",", "HII", ")", "&&", "HII", "->", "isDotNewInst", "(", "&", "MI1", ")", "==", "HII", "->", "isDotNewInst", "(", "&", "MI2", ")", ";"], "File": "HexagonVLIWPacketizer34", "Func": "arePredicatesComplements", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15257, "Length": 121, "Cover_Rate": 0.510548523206751, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setPreallocatedArgOffsets", "(", "size_t", "Id", ",", "ArrayRef", "<", "size_t", ">", "AO", ")", "{", "PreallocatedArgOffsets", "[", "Id", "]", ".", "assign", "(", "AO", ".", "begin", "(", ")", ",", "AO", ".", "end", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "X86MachineFunctionInfo12", "Func": "setPreallocatedArgOffsets", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15258, "Length": 34, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "const", "MCSymbolELF", "*", "Group", "=", "FnSection", ".", "getGroup", "(", ")", ";", "if", "(", "Group", ")", "Flags", "|=", "ELF", "::", "SHF_GROUP", ";", "MCSectionELF", "*", "EHSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "EHSecName", ",", "Type", ",", "Flags", ",", "<NUM_LIT>", ",", "Group", ",", "true", ",", "FnSection", ".", "getUniqueID", "(", ")", ",", "static_cast", "<", "const", "MCSymbolELF", "*", ">", "(", "FnSection", ".", "getBeginSymbol", "(", ")", ")", ")", ";", "assert", "(", "EHSection", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["SwitchSection", "(", "EHSection", ")", ";"], "File": "ARMELFStreamer23", "Func": "SwitchToEHSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15259, "Length": 77, "Cover_Rate": 0.4935897435897436, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "lowerConstantPool", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "ConstantPoolSDNode", "*", "N", "=", "cast", "<", "ConstantPoolSDNode", ">", "(", "Op", ")", ";", "EVT", "Ty", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "PIC_", "&&", "!", "Subtarget", ".", "isABI_N64", "(", ")", ")", "{", "const", "<ISA_LIT>TargetObjectFile", "&", "TLOF", "=", "(", "const", "<ISA_LIT>TargetObjectFile", "&", ")", "getObjFileLowering", "(", ")", ";"], "ground_truth": ["if", "(", "TLOF", ".", "IsConstantInSmallSection", "(", "N", "->", "getConstVal", "(", ")", ",", "getTargetMachine", "(", ")", ")", ")", "return", "getAddrGPRel", "(", "N", ",", "SDLoc", "(", "N", ")", ",", "Ty", ",", "DAG", ")", ";"], "File": "MipsISelLowering122", "Func": "lowerConstantPool", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15260, "Length": 103, "Cover_Rate": 0.7006802721088435, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "mayRelax", "(", ")", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "AArch64LDBackend", "Func": "mayRelax", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15261, "Length": 9, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "{", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op0", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "break", ";", "return", "DCI", ".", "CombineTo", "(", "N", ",", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "RISCVISelLowering29", "Func": "PerformDAGCombine", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15262, "Length": 49, "Cover_Rate": 0.5568181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SystemZAsmPrinter2", "Func": "getPassName", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15263, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "FrameIndexSDNode", "*", "FIN", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Addr", ")", ")", "{", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FIN", "->", "getIndex", "(", ")", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "HexagonISelDAGToDAG13", "Func": "SelectADDRriS11_1", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15264, "Length": 41, "Cover_Rate": 0.31297709923664124, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "<ISA_LIT>RegisterInfo", "*", "RI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "uint64_t", "FrameSize", "=", "MFI", ".", "getStackSize", "(", ")", ";", "uint64_t", "StackAlign", "=", "RI", "->", "needsStackRealignment", "(", "MF", ")", "?", "MFI", ".", "getMaxAlignment", "(", ")", ":", "getStackAlignment", "(", ")", ";"], "ground_truth": ["FrameSize", "=", "alignTo", "(", "FrameSize", ",", "StackAlign", ")", ";"], "File": "RV16KFrameLowering", "Func": "determineFrameLayout", "Target": "RV16K", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15265, "Length": 59, "Cover_Rate": 0.7564102564102564, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>ATTInstPrinter", "::", "printMemOffset", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "Op", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "DispSpec", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MCOperand", "&", "SegReg", "=", "MI", "->", "getOperand", "(", "Op", "+", "<NUM_LIT>", ")", ";", "O", "<<", "markup", "(", "<STR_LIT>", ")", ";", "if", "(", "SegReg", ".", "getReg", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "Op", "+", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "':'", ";", "}", "if", "(", "DispSpec", ".", "isImm", "(", ")", ")", "{", "O", "<<", "formatImm", "(", "DispSpec", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "X86ATTInstPrinter (2)", "Func": "printMemOffset", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15266, "Length": 99, "Cover_Rate": 0.7734375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "mcii", ",", "MCContext", "&", "ctx", ",", "bool", "isLittle", ")", ":", "MCII", "(", "mcii", ")", ",", "CTX", "(", "ctx", ")", ",", "IsLittleEndian", "(", "isLittle", ")", "{"], "ground_truth": ["}"], "File": "PPCMCCodeEmitter", "Func": "PPCMCCodeEmitter", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15267, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_neon_vst4v4hi", "(", "(", "__builtin_neon_hi", "*", ")", "__a", ",", "__bu", ".", "__o", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vst4_p16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15268, "Length": 14, "Cover_Rate": 0.358974358974359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "AM", ".", "Scale", ")", "{", "case", "<NUM_LIT>", ":", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "false", ";", "LLVM_FALLTHROUGH", ";", "default", ":", "if", "(", "AM", ".", "BaseOffs", ")", "return", "false", ";", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "return", "isLegalT2ScaledAddressingMode", "(", "AM", ",", "VT", ")", ";", "int", "Scale", "=", "AM", ".", "Scale", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "Scale", "<", "<NUM_LIT>", ")", "Scale", "=", "-", "Scale", ";", "if", "(", "Scale", "==", "<NUM_LIT>", ")", "return", "true", ";", "return", "isPowerOf2_32", "(", "Scale", "&", "~", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "(", "(", "unsigned", ")", "AM", ".", "HasBaseReg", "+", "Scale", ")", "<=", "<NUM_LIT>", ")", "return", "true", ";", "return", "false", ";", "case", "<STR_LIT>", ":", "if", "(", "Scale", "&", "<NUM_LIT>", ")", "return", "false", ";", "return", "isPowerOf2_32", "(", "Scale", ")", ";", "}", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelLowering117", "Func": "isLegalAddressingMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15269, "Length": 179, "Cover_Rate": 0.7075098814229249, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "aarch64_simd_dup_constant", "(", "rtx", "vals", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "vals", ")", ";", "machine_mode", "inner_mode", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "rtx", "x", ";"], "ground_truth": ["if", "(", "!", "const_vec_duplicate_p", "(", "vals", ",", "&", "x", ")", ")", "return", "NULL_RTX", ";"], "File": "aarch64", "Func": "aarch64_simd_dup_constant", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15270, "Length": 41, "Cover_Rate": 0.6949152542372882, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "fr30_setup_incoming_varargs", "(", "cumulative_args_t", "arg_regs_used_so_far_v", ",", "const", "function_arg_info", "&", "arg", ",", "int", "*", "pretend_size", ",", "int", "second_time", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "arg_regs_used_so_far", "=", "get_cumulative_args", "(", "arg_regs_used_so_far_v", ")", ";", "int", "size", ";", "gcc_assert", "(", "arg", ".", "mode", "!=", "BLKmode", ")", ";", "if", "(", "targetm", ".", "calls", ".", "strict_argument_naming", "(", "arg_regs_used_so_far_v", ")", ")", "arg_regs_used_so_far", "+=", "fr30_num_arg_regs", "(", "arg", ")", ";", "size", "=", "FR30_NUM_ARG_REGS", "-", "(", "*", "arg_regs_used_so_far", ")", ";"], "ground_truth": ["if", "(", "size", "<=", "<NUM_LIT>", ")", "return", ";"], "File": "fr30", "Func": "fr30_setup_incoming_varargs", "Target": "fr30", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 15271, "Length": 76, "Cover_Rate": 0.8837209302325582, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256d", ")", "(", "(", "__v4df", ")", "__A", "+", "(", "__v4df", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "avxintrin4", "Func": "_mm256_add_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15272, "Length": 17, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setStackPointerRegisterToSaveRestore", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "isV9", "(", ")", ")", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Legal", ")", ";"], "File": "SparcISelLowering1", "Func": "SparcTargetLowering", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15273, "Length": 470, "Cover_Rate": 0.45366795366795365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "OffsetRegNum", "!=", "-", "<NUM_LIT>", ")", "{", "OffsetIsReg", "=", "true", ";", "E", "=", "CurLoc", ";", "}", "}", "if", "(", "OffsetRegNum", "!=", "-", "<NUM_LIT>", ")", "{", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "ParseShift", "(", "ShiftType", ",", "ShiftAmount", ",", "E", ")", ")", "return", "Error", "(", "Tok", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "OffsetRegShifted", "=", "true", ";", "}", "}", "else", "{", "const", "AsmToken", "&", "HashTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "HashTok", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", ")", "return", "Error", "(", "HashTok", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "Offset", ")", ")", "return", "true", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser35", "Func": "ParseMemoryOffsetReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15274, "Length": 175, "Cover_Rate": 0.5162241887905604, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "InsertNOPLoad", ";"], "ground_truth": ["}"], "File": "SparcSubtarget (2)1", "Func": "insertNOPLoad", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15275, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Op", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "Op", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "unsigned", "EltSize", "=", "Op", ".", "getScalarValueSizeInBits", "(", ")", ";", "unsigned", "Imm", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";"], "ground_truth": ["unsigned", "EltBits", ";"], "File": "ARMISelLowering (2)6", "Func": "PerformVDUPLANECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15276, "Length": 74, "Cover_Rate": 0.3978494623655914, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "Insts", "=", "Block", ".", "getInsts", "(", ")", ";"], "ground_truth": ["return", "isPredicatedOnVCTP", "(", "Insts", ".", "front", "(", ")", ",", "Exclusive", ")", ";"], "File": "ARMLowOverheadLoops", "Func": "isEntryPredicatedOnVCTP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15277, "Length": 26, "Cover_Rate": 0.6341463414634146, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DAG", "=", "NULL", ";"], "ground_truth": ["}"], "File": "PatmosSchedStrategy", "Func": "finalize", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 15278, "Length": 5, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ConstantIslands", "(", "TargetMachine", "&", "tm", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "TM", "(", "tm", ")", ",", "IsPIC", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", ",", "ABI", "(", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getTargetABI", "(", ")", ")", ",", "STI", "(", "&", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ")", ",", "MF", "(", "<NUM_LIT>", ")", ",", "MCP", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "MipsConstantIslandPass41", "Func": "MipsConstantIslands", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15279, "Length": 70, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "fp_size", "=", "frame_pointer_needed", "*", "UNITS_PER_WORD", ";", "int", "saved_regs_size", "=", "<NUM_LIT>", ";", "int", "frame_size", "=", "round_frame_size", "(", "get_frame_size", "(", ")", ")", ";", "int", "regno", ";", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<=", "HARD_FRAME_POINTER_REGNUM", ";", "regno", "++", ")", "if", "(", "WORD_REG_USED", "(", "regno", ")", ")", "saved_regs_size", "+=", "UNITS_PER_WORD", ";", "saved_regs_size", "-=", "fp_size", ";", "switch", "(", "to", ")", "{", "case", "HARD_FRAME_POINTER_REGNUM", ":", "switch", "(", "from", ")", "{", "case", "ARG_POINTER_REGNUM", ":", "return", "pc_size", "+", "fp_size", ";", "case", "RETURN_ADDRESS_POINTER_REGNUM", ":", "return", "fp_size", ";", "case", "FRAME_POINTER_REGNUM", ":", "return", "-", "saved_regs_size", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "break", ";", "case", "STACK_POINTER_REGNUM", ":"], "ground_truth": ["switch", "(", "from", ")", "{"], "File": "h8300", "Func": "h8300_initial_elimination_offset", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15280, "Length": 104, "Cover_Rate": 0.6265060240963856, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vrndmq_m_fv8hf", "(", "__inactive", ",", "__a", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vrndmq_m_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15281, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "WebAssemblyISelDAGToDAG (2)1", "Func": "getPassName", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15282, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ";"], "ground_truth": ["O", "<<", "<STR_LIT>", "<<", "TRI", "->", "getAsmName", "(", "MO1", ".", "getReg", "(", ")", ")", ";"], "File": "ARMAsmPrinter20", "Func": "printT2AddrModeImm8s4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15283, "Length": 41, "Cover_Rate": 0.3942307692307692, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TII", "=", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "Fn", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "TRI", "=", "Fn", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";"], "ground_truth": ["bool", "Modified", "=", "false", ";"], "File": "AArch64LoadStoreOptimizer18", "Func": "runOnMachineFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15284, "Length": 37, "Cover_Rate": 0.5606060606060606, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FixupKind", "=", "<STR_LIT>", ";", "RelaxCandidate", "=", "true", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TLS_GOT_HI", ":", "FixupKind", "=", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TLS_GD_HI", ":", "FixupKind", "=", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_CALL", ":", "FixupKind", "=", "<STR_LIT>", ";", "RelaxCandidate", "=", "true", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_CALL_PLT", ":", "FixupKind", "=", "<STR_LIT>", ";", "RelaxCandidate", "=", "true", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_CAPTAB_PCREL_HI", ":", "FixupKind", "=", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TPREL_CINCOFFSET", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TLS_IE_CAPTAB_PCREL_HI", ":", "FixupKind", "=", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TLS_GD_CAPTAB_PCREL_HI", ":", "FixupKind", "=", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_CCALL", ":", "FixupKind", "=", "<STR_LIT>", ";", "RelaxCandidate", "=", "true", ";", "break", ";", "}", "}", "else", "if", "(", "Kind", "==", "MCExpr", "::", "SymbolRef", "&&", "cast", "<", "MCSymbolRefExpr", ">", "(", "Expr", ")", "->", "getKind", "(", ")", "==", "MCSymbolRefExpr", "::", "VK_None", ")", "{", "if", "(", "Desc", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "FixupKind", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "Desc", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "FixupKind", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "MIFrm", "==", "<STR_LIT>", ")", "{", "FixupKind", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "MIFrm", "==", "<STR_LIT>", ")", "{", "if", "(", "Desc", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "FixupKind", "=", "<STR_LIT>", ";", "else", "FixupKind", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "MIFrm", "==", "<STR_LIT>", ")", "{", "FixupKind", "=", "<STR_LIT>", ";", "}"], "ground_truth": ["}"], "File": "RISCVMCCodeEmitter16", "Func": "getImmOpValue", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15285, "Length": 236, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Carry", "=", "CCR", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "while", "(", "Carry", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Carry", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Carry", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Carry", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "(", "Carry", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isOneConstant", "(", "Carry", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ")", "Carry", "=", "Carry", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Carry", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Carry", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["if", "(", "Carry", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", ")", "return", "Carry", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "M680x0ISelLowering", "Func": "combineCarryThroughADD", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15286, "Length": 111, "Cover_Rate": 0.6529411764705882, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addPreservedID", "(", "MachineLoopInfoID", ")", ";"], "ground_truth": ["AU", ".", "addPreservedID", "(", "MachineDominatorsID", ")", ";"], "File": "X86FloatingPoint23", "Func": "getAnalysisUsage", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15287, "Length": 14, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "rx_small_data_operand", "(", "rtx", "op", ")", "{"], "ground_truth": ["if", "(", "rx_small_data_limit", "==", "<NUM_LIT>", ")", "return", "false", ";"], "File": "rx", "Func": "rx_small_data_operand", "Target": "rx", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15288, "Length": 17, "Cover_Rate": 0.4722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "parm", "=", "TREE_CHAIN", "(", "parm", ")", ")", "{", "if", "(", "DECL_RTL", "(", "parm", ")", "==", "<NUM_LIT>", "||", "GET_CODE", "(", "DECL_RTL", "(", "parm", ")", ")", "==", "MEM", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "DECL_INCOMING_RTL", "(", "parm", ")", "==", "<NUM_LIT>", "||", "GET_CODE", "(", "DECL_INCOMING_RTL", "(", "parm", ")", ")", "==", "MEM", ")", "return", "<NUM_LIT>", ";"], "File": "m88k", "Func": "uses_arg_area_p", "Target": "m88k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15289, "Length": 52, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "MBB", "=", "Preheader", ";", "while", "(", "MBB", "&&", "MBB", "!=", "StartInsertBB", ")", "{", "if", "(", "CannotProvideElements", "(", "MBB", ",", "NumElements", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "MBB", "=", "*", "MBB", "->", "pred_begin", "(", ")", ";", "}", "auto", "IsValidSub", "=", "[", "]", "(", "MachineInstr", "*", "MI", ",", "int", "ExpectedVecWidth", ")", "{", "return", "-", "getAddSubImmediate", "(", "*", "MI", ")", "==", "ExpectedVecWidth", ";", "}", ";", "MBB", "=", "VCTP", "->", "getParent", "(", ")", ";", "if", "(", "auto", "*", "Def", "=", "RDA", ".", "getUniqueReachingMIDef", "(", "&", "MBB", "->", "back", "(", ")", ",", "VCTP", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "ElementChain", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "Ignore", ";", "unsigned", "ExpectedVectorWidth", "=", "getTailPredVectorWidth", "(", "VCTP", "->", "getOpcode", "(", ")", ")", ";", "Ignore", ".", "insert", "(", "VCTPs", ".", "begin", "(", ")", ",", "VCTPs", ".", "end", "(", ")", ")", ";", "if", "(", "TryRemove", "(", "Def", ",", "RDA", ",", "ElementChain", ",", "Ignore", ")", ")", "{", "bool", "FoundSub", "=", "false", ";", "for", "(", "auto", "*", "MI", ":", "ElementChain", ")", "{", "if", "(", "isMovRegOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "continue", ";", "if", "(", "isSubImmOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "{", "if", "(", "FoundSub", "||", "!", "IsValidSub", "(", "MI", ",", "ExpectedVectorWidth", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<STR_LIT>", "<<", "*", "MI", ")", ";", "return", "false", ";", "}", "FoundSub", "=", "true", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMLowOverheadLoops32", "Func": "ValidateTailPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15290, "Length": 249, "Cover_Rate": 0.3477653631284916, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Success", ")", ";", "(", "void", ")", "Success", ";", "assert", "(", "(", "(", "Imm", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "O", "<<", "formatImm", "(", "Imm", "/", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "HexagonInstPrinter17", "Func": "prints3_6ImmOperand", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15291, "Length": 35, "Cover_Rate": 0.4069767441860465, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MachineOperand", "::", "MO_Immediate", ":", "if", "(", "Src", ".", "isImm", "(", ")", ")", "{", "Dst", ".", "setImm", "(", "Src", ".", "getImm", "(", ")", ")", ";", "}", "else", "if", "(", "Src", ".", "isReg", "(", ")", ")", "{", "Dst", ".", "ChangeToRegister", "(", "Src", ".", "getReg", "(", ")", ",", "Src", ".", "isDef", "(", ")", ",", "Src", ".", "isImplicit", "(", ")", ",", "Src", ".", "isKill", "(", ")", ",", "Src", ".", "isDead", "(", ")", ",", "Src", ".", "isUndef", "(", ")", ",", "Src", ".", "isDebug", "(", ")", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "HexagonPeephole (2)", "Func": "ChangeOpInto", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15292, "Length": 86, "Cover_Rate": 0.4365482233502538, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cvttss_si64", "(", "__m128", "__A", ")", "{", "return", "__builtin_ia32_cvttss2si64", "(", "(", "__v4sf", ")", "__A", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin", "Func": "_mm_cvttss_si64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15293, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "has<ISA_LIT>32I", "(", ")", "const", "{", "return", "<ISA_LIT>ArchVersion", ">=", "<ISA_LIT>32I", ";"], "ground_truth": ["}"], "File": "Cpu0Subtarget", "Func": "hasCpu032I", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15294, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcvtq_n_to_f_uv8hf", "(", "__a", ",", "__imm6", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcvtq_n_f16_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15295, "Length": 9, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "{", "int", "j", ";", "const", "char", "*", "fmt", "=", "GET_RTX_FORMAT", "(", "code", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "GET_RTX_LENGTH", "(", "code", ")", ";", "++", "i", ")", "if", "(", "fmt", "[", "i", "]", "==", "'e'", "||", "fmt", "[", "i", "]", "==", "'u'", ")", "swap_const_vector_halves", "(", "&", "XEXP", "(", "op", ",", "i", ")", ")", ";", "else", "if", "(", "fmt", "[", "i", "]", "==", "'E'", ")", "for", "(", "j", "=", "<NUM_LIT>", ";", "j", "<", "XVECLEN", "(", "op", ",", "i", ")", ";", "++", "j", ")", "swap_const_vector_halves", "(", "&", "XVECEXP", "(", "op", ",", "i", ",", "j", ")", ")", ";"], "ground_truth": ["}"], "File": "powerpcspe", "Func": "swap_const_vector_halves", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15296, "Length": 100, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "SegReg", "=", "getRegOp", "(", "MIOperandNo", "+", "<NUM_LIT>", ")", ";", "if", "(", "SegReg", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "if", "(", "VT", "!=", "<STR_LIT>", ")", "{", "Type", "*", "PtrTy", "=", "EVT", "(", "VT", ")", ".", "getTypeForEVT", "(", "getContext", "(", ")", ")", "->", "getPointerTo", "(", ")", ";", "Offset", "=", "Builder", ".", "CreateIntToPtr", "(", "Offset", ",", "PtrTy", ")", ";", "}", "return", "Offset", ";"], "ground_truth": ["}"], "File": "X86DCInstruction", "Func": "translateMemOffset", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15297, "Length": 62, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int32x4x2_t", "__rv", ";", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint32x4_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint32x4_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint32x4_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "ground_truth": ["__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint32x4_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "File": "arm", "Func": "neon_vzipq_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15298, "Length": 111, "Cover_Rate": 0.8951612903225806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "O", "<<", "Op", ".", "getImm", "(", ")", ";", "return", ";", "}", "assert", "(", "Op", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";", "Op", ".", "getExpr", "(", ")", "->", "print", "(", "O", ",", "&", "MAI", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "Nios2InstPrinter", "Func": "printOperand", "Target": "Nios2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15299, "Length": 49, "Cover_Rate": 0.46226415094339623, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "VK_<ISA_LIT>_ABS_HI", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "}", "OS", "<<", "'('", ";", "Expr", "->", "print", "(", "OS", ")", ";", "OS", "<<", "')'", ";"], "ground_truth": ["}"], "File": "MipsMCExpr2", "Func": "PrintImpl", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15300, "Length": 26, "Cover_Rate": 0.4482758620689655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "AllBlocks", ".", "insert", "(", "&", "MBB", ")", ";", "}"], "ground_truth": ["if", "(", "LLVM_UNLIKELY", "(", "processRegion", "(", "&", "*", "MF", ".", "begin", "(", ")", ",", "AllBlocks", ",", "MF", ")", ")", ")", "{"], "File": "WebAssemblyFixIrreducibleControlFlow9", "Func": "runOnMachineFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15301, "Length": 39, "Cover_Rate": 0.43820224719101125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isReg", "<", "<STR_LIT>", ">", "(", "MI", ",", "<NUM_LIT>", ")", "&&", "printAlias", "(", "<STR_LIT>", ",", "MI", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "OS", ")", ";", "case", "<STR_LIT>", ":", "return", "isReg", "<", "<STR_LIT>", ">", "(", "MI", ",", "<NUM_LIT>", ")", "&&", "printAlias", "(", "<STR_LIT>", ",", "MI", ",", "<NUM_LIT>", ",", "OS", ")", ";", "case", "<STR_LIT>", ":", "return", "isReg", "<", "<STR_LIT>", ">", "(", "MI", ",", "<NUM_LIT>", ")", "&&", "printAlias", "(", "<STR_LIT>", ",", "MI", ",", "<NUM_LIT>", ",", "OS", ")", ";", "case", "<STR_LIT>", ":", "return", "isReg", "<", "<STR_LIT>", ">", "(", "MI", ",", "<NUM_LIT>", ")", "&&", "printAlias", "(", "<STR_LIT>", ",", "MI", ",", "<NUM_LIT>", ",", "OS", ")", ";", "case", "<STR_LIT>", ":", "return", "isReg", "<", "<STR_LIT>", ">", "(", "MI", ",", "<NUM_LIT>", ")", "&&", "printAlias", "(", "<STR_LIT>", ",", "MI", ",", "<NUM_LIT>", ",", "OS", ")", ";", "case", "<STR_LIT>", ":", "return", "isReg", "<", "<STR_LIT>", ">", "(", "MI", ",", "<NUM_LIT>", ")", "&&", "printAlias", "(", "<STR_LIT>", ",", "MI", ",", "<NUM_LIT>", ",", "OS", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "isReg", "<", "<STR_LIT>", ">", "(", "MI", ",", "<NUM_LIT>", ")", "&&", "printAlias", "(", "<STR_LIT>", ",", "MI", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "OS", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "isReg", "<", "<STR_LIT>", ">", "(", "MI", ",", "<NUM_LIT>", ")", "&&", "printAlias", "(", "<STR_LIT>", ",", "MI", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "OS", ")", ";"], "File": "MipsInstPrinter19", "Func": "printAlias", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15302, "Length": 206, "Cover_Rate": 0.4660633484162896, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", ".", "nodeVisited", "(", "Term", "->", "getSuccessor", "(", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "isTopOfStack", "(", "BB", ")", ")", "closeControlFlow", "(", "BB", ")", ";", "handleLoop", "(", "Term", ")", ";", "continue", ";", "}", "if", "(", "isTopOfStack", "(", "BB", ")", ")", "{", "PHINode", "*", "Phi", "=", "dyn_cast", "<", "PHINode", ">", "(", "Term", "->", "getCondition", "(", ")", ")", ";", "if", "(", "Phi", "&&", "Phi", "->", "getParent", "(", ")", "==", "BB", "&&", "isElse", "(", "Phi", ")", ")", "{", "insertElse", "(", "Term", ")", ";", "eraseIfUnused", "(", "Phi", ")", ";", "continue", ";"], "ground_truth": ["}"], "File": "SIAnnotateControlFlow2", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15303, "Length": 90, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MDNode", "*", "Operand", "=", "N", "->", "getOperand", "(", "i", ")", ";", "MDNode", "*", "NewOperand", "=", "MapMetadata", "(", "Operand", ",", "VM", ")", ";", "OperandChanged", "|=", "Operand", "!=", "NewOperand", ";", "NewOperands", ".", "push_back", "(", "NewOperand", ")", ";", "}", "if", "(", "!", "OperandChanged", ")", "{"], "ground_truth": ["return", ";"], "File": "NVPTXGenericToNVVM16", "Func": "remapNamedMDNode", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15304, "Length": 44, "Cover_Rate": 0.3013698630136986, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vshrq_n_s32", "(", "int32x4_t", "__a", ",", "const", "int", "__imm", ")", "{", "return", "__builtin_mve_vshrq_n_sv4si", "(", "__a", ",", "__imm", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vshrq_n_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15305, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "Predicate", "getPredicate", "(", "unsigned", "Condition", ",", "unsigned", "Hint", ")", "{"], "ground_truth": ["return", "(", "Predicate", ")", "(", "(", "Condition", "&", "~", "BR_HINT_MASK", ")", "|", "(", "Hint", "&", "BR_HINT_MASK", ")", ")", ";"], "File": "PPCPredicates10", "Func": "getPredicate", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15306, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_clflush", "(", "void", "const", "*", "__A", ")", "{", "__builtin_ia32_clflush", "(", "__A", ")", ";"], "ground_truth": ["}"], "File": "emmintrin", "Func": "_mm_clflush", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15307, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "Read", ":", "Loads", ")", "{", "MemoryLocation", "ReadLoc", "=", "MemoryLocation", "(", "Read", "->", "getPointerOperand", "(", ")", ",", "Size", ")", ";", "if", "(", "!", "isModOrRefSet", "(", "intersectModRef", "(", "AA", "->", "getModRefInfo", "(", "Write", ",", "ReadLoc", ")", ",", "ModRefInfo", "::", "ModRef", ")", ")", ")", "continue", ";", "if", "(", "Write", "->", "comesBefore", "(", "Read", ")", ")", "RAWDeps", "[", "Read", "]", ".", "insert", "(", "Write", ")", ";", "}", "}", "auto", "SafeToPair", "=", "[", "&", "]", "(", "LoadInst", "*", "Base", ",", "LoadInst", "*", "Offset", ")", "{", "bool", "BaseFirst", "=", "Base", "->", "comesBefore", "(", "Offset", ")", ";", "LoadInst", "*", "Dominator", "=", "BaseFirst", "?", "Base", ":", "Offset", ";", "LoadInst", "*", "Dominated", "=", "BaseFirst", "?", "Offset", ":", "Base", ";", "if", "(", "RAWDeps", ".", "count", "(", "Dominated", ")", ")", "{", "InstSet", "&", "WritesBefore", "=", "RAWDeps", "[", "Dominated", "]", ";", "for", "(", "auto", "Before", ":", "WritesBefore", ")", "{"], "ground_truth": ["if", "(", "Dominator", "->", "comesBefore", "(", "Before", ")", ")", "return", "false", ";"], "File": "ARMParallelDSP10", "Func": "RecordMemoryOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15308, "Length": 152, "Cover_Rate": 0.316008316008316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "pass_shorten_memrefs", "(", "gcc", "::", "context", "*", "ctxt", ")", ":", "rtl_opt_pass", "(", "pass_data_shorten_memrefs", ",", "ctxt", ")", "{"], "ground_truth": ["}"], "File": "riscv-shorten-memrefs", "Func": "pass_shorten_memrefs", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15309, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Load", "->", "getExtensionType", "(", ")", "==", "<STR_LIT>", ")", "{", "int64_t", "SignedValue", "=", "ConstOp1", "->", "getSExtValue", "(", ")", ";", "if", "(", "uint64_t", "(", "SignedValue", ")", "+", "(", "uint64_t", "(", "<NUM_LIT>", ")", "<<", "(", "NumBits", "-", "<NUM_LIT>", ")", ")", ">", "Mask", ")", "return", ";", "if", "(", "C", ".", "ICmpType", "!=", "<STR_LIT>", ")", "{", "Value", "&=", "Mask", ";", "}", "else", "if", "(", "NumBits", "==", "<NUM_LIT>", ")", "{", "if", "(", "Value", "==", "<NUM_LIT>", "&&", "C", ".", "CCMask", "==", "<STR_LIT>", ")", "Value", "=", "<NUM_LIT>", ",", "C", ".", "CCMask", "=", "<STR_LIT>", ";", "else", "if", "(", "Value", "==", "<NUM_LIT>", "&&", "C", ".", "CCMask", "==", "<STR_LIT>", ")", "Value", "=", "<NUM_LIT>", ",", "C", ".", "CCMask", "=", "<STR_LIT>", ";", "else", "return", ";", "C", ".", "ICmpType", "=", "<STR_LIT>", ";", "}", "}", "else", "if", "(", "Load", "->", "getExtensionType", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "Value", ">", "Mask", ")", "return", ";", "C", ".", "ICmpType", "=", "<STR_LIT>", ";", "}", "else", "return", ";", "<STR_LIT>", "ExtType", "=", "(", "C", ".", "ICmpType", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "if", "(", "C", ".", "Op0", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", "||", "Load", "->", "getExtensionType", "(", ")", "!=", "ExtType", ")", "C", ".", "Op0", "=", "DAG", ".", "getExtLoad", "(", "ExtType", ",", "SDLoc", "(", "Load", ")", ",", "<STR_LIT>", ",", "Load", "->", "getChain", "(", ")", ",", "Load", "->", "getBasePtr", "(", ")", ",", "Load", "->", "getPointerInfo", "(", ")", ",", "Load", "->", "getMemoryVT", "(", ")", ",", "Load", "->", "isVolatile", "(", ")", ",", "Load", "->", "isNonTemporal", "(", ")", ",", "Load", "->", "isInvariant", "(", ")", ",", "Load", "->", "getAlignment", "(", ")", ")", ";"], "ground_truth": ["if", "(", "C", ".", "Op1", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", "||", "Value", "!=", "ConstOp1", "->", "getZExtValue", "(", ")", ")", "C", ".", "Op1", "=", "DAG", ".", "getConstant", "(", "Value", ",", "DL", ",", "<STR_LIT>", ")", ";"], "File": "SystemZISelLowering (2)1", "Func": "adjustSubwordCmp", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15310, "Length": 288, "Cover_Rate": 0.6414253897550112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "selected_atomic_model_", ";"], "ground_truth": ["}"], "File": "sh", "Func": "selected_atomic_model", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15311, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "MergeInstr", "=", "findIncDecAfter", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "if", "(", "(", "(", "Mode", "!=", "<STR_LIT>", "&&", "Mode", "!=", "<STR_LIT>", ")", "||", "Offset", "!=", "Bytes", ")", "&&", "(", "(", "Mode", "!=", "<STR_LIT>", "&&", "Mode", "!=", "<STR_LIT>", ")", "||", "Offset", "!=", "-", "Bytes", ")", ")", "return", "false", ";", "}", "MBB", ".", "erase", "(", "MergeInstr", ")", ";", "unsigned", "NewOpc", "=", "getUpdatingLSMultipleOpcode", "(", "Opcode", ",", "Mode", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Base", ",", "getDefRegState", "(", "true", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "for", "(", "unsigned", "OpNum", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "OpNum", "!=", "e", ";", "++", "OpNum", ")", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ")", ";"], "ground_truth": ["MIB", "->", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";"], "File": "ARMLoadStoreOptimizer60", "Func": "MergeBaseUpdateLSMultiple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15312, "Length": 174, "Cover_Rate": 0.4182692307692308, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "ES", "->", "getTargetFlags", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getTargetExternalSymbol", "(", "ES", "->", "getSymbol", "(", ")", ",", "VT", ",", "<NUM_LIT>", ")", ")", ";"], "File": "WebAssemblyISelLowering10", "Func": "LowerExternalSymbol", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15313, "Length": 40, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_cvt_roundepi64_pd", "(", "__mmask8", "__U", ",", "__m512i", "__A", ",", "const", "int", "__R", ")", "{"], "ground_truth": ["return", "(", "__m512d", ")", "__builtin_ia32_cvtqq2pd512_mask", "(", "(", "__v8di", ")", "__A", ",", "(", "__v8df", ")", "_mm512_setzero_pd", "(", ")", ",", "(", "__mmask8", ")", "__U", ",", "__R", ")", ";"], "File": "avx512dqintrin", "Func": "_mm512_maskz_cvt_roundepi64_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15314, "Length": 52, "Cover_Rate": 0.9811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "getPassName", "(", ")", "<<", "'\\n'", ")", ";", "TM", "=", "&", "MF", ".", "getTarget", "(", ")", ";", ";", "STI", "=", "&", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "TII", "=", "STI", "->", "getInstrInfo", "(", ")", ";", "Is64Bit", "=", "TM", "->", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "x86_64", ";", "MMI", "=", "&", "getAnalysis", "<", "MachineModuleInfo", ">", "(", ")", ";", "Module", "&", "M", "=", "const_cast", "<", "Module", "&", ">", "(", "*", "MMI", "->", "getModule", "(", ")", ")", ";", "if", "(", "!", "MF", ".", "getName", "(", ")", ".", "startswith", "(", "ThunkNamePrefix", ")", ")", "{"], "ground_truth": ["if", "(", "InsertedThunks", ")", "return", "false", ";"], "File": "X86RetpolineThunks8", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15315, "Length": 109, "Cover_Rate": 0.36454849498327757, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LocVT", "=", "<STR_LIT>", ";", "LocInfo", "=", "CCValAssign", "::", "BCvt", ";", "}", "else", "if", "(", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", ")", "{", "LocVT", "=", "<STR_LIT>", ";", "LocInfo", "=", "CCValAssign", "::", "BCvt", ";", "}", "else", "if", "(", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", ")", "{", "LocVT", "=", "<STR_LIT>", ";", "ValVT", "=", "<STR_LIT>", ";", "LocInfo", "=", "CCValAssign", "::", "Full", ";", "}", "else", "if", "(", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", "||", "(", "LocVT", "==", "<STR_LIT>", "&&", "HST", ".", "useHVX128BOps", "(", ")", ")", ")", "{", "LocVT", "=", "<STR_LIT>", ";", "ValVT", "=", "<STR_LIT>", ";", "LocInfo", "=", "CCValAssign", "::", "Full", ";", "}", "else", "if", "(", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", ")", "{", "LocVT", "=", "<STR_LIT>", ";", "ValVT", "=", "<STR_LIT>", ";", "LocInfo", "=", "CCValAssign", "::", "Full", ";", "}", "if", "(", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "RetCC_<ISA_LIT>32", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "ArgFlags", ",", "State", ")", ")", "return", "false", ";", "}", "if", "(", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "RetCC_<ISA_LIT>64", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "ArgFlags", ",", "State", ")", ")", "return", "false", ";", "}", "if", "(", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "RetCC_<ISA_LIT>Vector", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "ArgFlags", ",", "State", ")", ")", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "HexagonISelLowering65", "Func": "RetCC_Hexagon", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15316, "Length": 266, "Cover_Rate": 0.5564853556485355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cvtsi32_ss", "(", "__m128", "__A", ",", "int", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128", ")", "__builtin_ia32_cvtsi2ss", "(", "(", "__v4sf", ")", "__A", ",", "__B", ")", ";"], "File": "xmmintrin", "Func": "_mm_cvtsi32_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15317, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32_t", "S", "=", "(", "offset", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";", "uint32_t", "J1", "=", "(", "offset", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";", "uint32_t", "J2", "=", "(", "offset", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";", "J1", "=", "(", "~", "J1", "&", "<NUM_LIT>", ")", ";", "J2", "=", "(", "~", "J2", "&", "<NUM_LIT>", ")", ";", "J1", "^=", "S", ";", "J2", "^=", "S", ";"], "ground_truth": ["offset", "&=", "~", "<NUM_LIT>", ";"], "File": "ARMMCCodeEmitter1", "Func": "encodeThumbBLOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15318, "Length": 64, "Cover_Rate": 0.6956521739130435, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "poly16x4_t", ")", "__builtin_aarch64_get_dregoiv4hi", "(", "__o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "poly16x4_t", ")", "__builtin_aarch64_get_dregoiv4hi", "(", "__o", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "ret", ";"], "File": "arm", "Func": "neon2_vld2_dup_p16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15319, "Length": 37, "Cover_Rate": 0.578125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "AMDGPUInstrInfo", "::", "canFoldMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "ArrayRef", "<", "unsigned", ">", "Ops", ")", "const", "{"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUInstrInfo17", "Func": "canFoldMemoryOperand", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15320, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Operand", "::", "Ptr", "<ISA_LIT>AsmParser", "::", "defaultHwreg", "(", ")", "const", "{"], "ground_truth": ["return", "<ISA_LIT>Operand", "::", "CreateImm", "(", "<NUM_LIT>", ",", "SMLoc", "(", ")", ",", "<ISA_LIT>Operand", "::", "ImmTyHwreg", ")", ";"], "File": "AMDGPUAsmParser52", "Func": "defaultHwreg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15321, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vabdq_uv16qi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vabdq_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15322, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Ops", "[", "]", "=", "{", "Node", "->", "getChain", "(", ")", ",", "SclToVec", ",", "Node", "->", "getBasePtr", "(", ")", "}", ";", "Chain", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "dl", ",", "Tys", ",", "Ops", ",", "<STR_LIT>", ",", "Node", "->", "getMemOperand", "(", ")", ")", ";", "}", "else", "if", "(", "Subtarget", ".", "hasX87", "(", ")", ")", "{", "SDValue", "StackPtr", "=", "DAG", ".", "CreateStackTemporary", "(", "<STR_LIT>", ")", ";", "int", "SPFI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "StackPtr", ".", "getNode", "(", ")", ")", "->", "getIndex", "(", ")", ";", "MachinePointerInfo", "MPI", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "SPFI", ")", ";", "Chain", "=", "DAG", ".", "getStore", "(", "Node", "->", "getChain", "(", ")", ",", "dl", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "StackPtr", ",", "MPI", ",", "<NUM_LIT>", ",", "MachineMemOperand", "::", "MOStore", ")", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "LdOps", "[", "]", "=", "{", "Chain", ",", "StackPtr", "}", ";", "SDValue", "Value", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "dl", ",", "Tys", ",", "LdOps", ",", "<STR_LIT>", ",", "MPI", ",", "None", ",", "MachineMemOperand", "::", "MOLoad", ")", ";", "Chain", "=", "Value", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "StoreOps", "[", "]", "=", "{", "Chain", ",", "Value", ",", "Node", "->", "getBasePtr", "(", ")", "}", ";", "Chain", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ")", ",", "StoreOps", ",", "<STR_LIT>", ",", "Node", "->", "getMemOperand", "(", ")", ")", ";", "}", "if", "(", "Chain", ")", "{", "if", "(", "IsSeqCst", ")", "Chain", "=", "emitLockedStackOp", "(", "DAG", ",", "Subtarget", ",", "Chain", ",", "dl", ")", ";", "return", "Chain", ";", "}", "}"], "ground_truth": ["}"], "File": "X86ISelLowering125", "Func": "LowerATOMIC_STORE", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15323, "Length": 264, "Cover_Rate": 0.4826325411334552, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isAAPCS_ABI", "&&", "!", "Triple", "(", "TM", ".", "getTargetTriple", "(", ")", ")", ".", "isOSNaCl", "(", ")", ")", "{", "LSDASection", "=", "nullptr", ";", "}", "AttributesSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_<ISA_LIT>_ATTRIBUTES", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetObjectFile32", "Func": "Initialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15324, "Length": 42, "Cover_Rate": 0.45652173913043476, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "FoundScan", ")", "break", ";", "}", "assert", "(", "FoundScan", ")", ";", "DEBUG", "(", "{", "StringRef", "PP", "=", "(", "PV", ".", "M", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "if", "(", "!", "PV", ".", "Inv", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "PP", "<<", "<STR_LIT>", ";", "else", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "PP", "<<", "<STR_LIT>", "<<", "PP", "<<", "<STR_LIT>", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "PV", ".", "Res", "<<", "<STR_LIT>", "<<", "*", "PV", ".", "P", "<<", "<STR_LIT>", ";", "if", "(", "PV", ".", "M", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "PV", ".", "M", "<<", "<STR_LIT>", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "PV", ".", "Q", "<<", "<STR_LIT>", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "PV", ".", "IterCount", "<<", "<STR_LIT>", ";", "}", ")", ";", "BasicBlock", "::", "iterator", "At", "(", "EntryB", "->", "getTerminator", "(", ")", ")", ";", "Value", "*", "PM", "=", "generate", "(", "At", ",", "PV", ")", ";", "if", "(", "PM", "==", "nullptr", ")", "return", "false", ";", "if", "(", "PM", "->", "getType", "(", ")", "!=", "PV", ".", "Res", "->", "getType", "(", ")", ")", "PM", "=", "IRBuilder", "<", ">", "(", "&", "*", "At", ")", ".", "CreateIntCast", "(", "PM", ",", "PV", ".", "Res", "->", "getType", "(", ")", ",", "false", ")", ";", "PV", ".", "Res", "->", "replaceAllUsesWith", "(", "PM", ")", ";", "PV", ".", "Res", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "HexagonLoopIdiomRecognition26", "Func": "recognize", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15325, "Length": 221, "Cover_Rate": 0.31616595135908443, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fprintf", "(", "dump_file", ",", "<STR_LIT>", ",", "(", "unsigned", ")", "mp", "->", "offset", ",", "(", "unsigned", "long", ")", "mp", "->", "min_address", ",", "(", "unsigned", "long", ")", "mp", "->", "max_address", ")", ";", "arm_print_value", "(", "dump_file", ",", "mp", "->", "value", ")", ";", "fputc", "(", "'\\n'", ",", "dump_file", ")", ";", "}", "switch", "(", "GET_MODE_SIZE", "(", "mp", "->", "mode", ")", ")", "{", "case", "<NUM_LIT>", ":", "scan", "=", "emit_insn_after", "(", "gen_consttable_1", "(", "mp", "->", "value", ")", ",", "scan", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "scan", "=", "emit_insn_after", "(", "gen_consttable_2", "(", "mp", "->", "value", ")", ",", "scan", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "scan", "=", "emit_insn_after", "(", "gen_consttable_4", "(", "mp", "->", "value", ")", ",", "scan", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "scan", "=", "emit_insn_after", "(", "gen_consttable_8", "(", "mp", "->", "value", ")", ",", "scan", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "scan", "=", "emit_insn_after", "(", "gen_consttable_16", "(", "mp", "->", "value", ")", ",", "scan", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "nmp", "=", "mp", "->", "next", ";", "free", "(", "mp", ")", ";", "}"], "ground_truth": ["minipool_vector_head", "=", "minipool_vector_tail", "=", "NULL", ";"], "File": "arm4", "Func": "dump_minipool", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15326, "Length": 178, "Cover_Rate": 0.49859943977591037, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MCDisassembler", "::", "Fail", ";", "}", "Insn", "=", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "OR1KDisassembler1", "Func": "readInstruction32", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15327, "Length": 50, "Cover_Rate": 0.5747126436781609, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "->", "isCopyLike", "(", ")", "||", "MI", "->", "isInsertSubreg", "(", ")", "||", "MI", "->", "isRegSequence", "(", ")", "||", "MI", "->", "isImplicitDef", "(", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "!", "ItinData", "||", "ItinData", "->", "isEmpty", "(", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "MI", "->", "isBundle", "(", ")", ")", "{", "int", "Latency", "=", "<NUM_LIT>", ";", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "MI", ";", "MachineBasicBlock", "::", "const_instr_iterator", "E", "=", "MI", "->", "getParent", "(", ")", "->", "instr_end", "(", ")", ";", "while", "(", "++", "I", "!=", "E", "&&", "I", "->", "isInsideBundle", "(", ")", ")", "{", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "Latency", "+=", "getInstrLatency", "(", "ItinData", ",", "I", ",", "PredCost", ")", ";", "}", "return", "Latency", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)4", "Func": "getInstrLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15328, "Length": 119, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "switch", "(", "<ISA_LIT>II", "::", "getSlotOpCode", "(", "MI", ".", "getDesc", "(", ")", ")", ")", "{", "case", "<ISA_LIT>II", "::", "spuLOOP", ":", "return", "<ISA_LIT>II", "::", "getInstrType", "(", "MI", ".", "getDesc", "(", ")", ")", "==", "<ISA_LIT>II", "::", "TypeLOOP", ";", "default", ":", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "TPCVLIWPacketizer", "Func": "isSoloInstruction", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15329, "Length": 43, "Cover_Rate": 0.5180722891566265, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "dispatch_window_list", "->", "window_size", "+", "dispatch_window_list1", "->", "window_size", "<=", "<NUM_LIT>", ")", ";", "init_window", "(", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["init_window", "(", "<NUM_LIT>", ")", ";"], "File": "i3864", "Func": "process_end_window", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15330, "Length": 24, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vbrsrq_m_n_uv16qi", "(", "__arm_vuninitializedq_u8", "(", ")", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vbrsrq_x_n_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15331, "Length": 15, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "ByteShift", "=", "DAG", ".", "getTargetConstant", "(", "(", "<NUM_LIT>", "-", "AmtTy", ".", "getScalarSizeInBits", "(", ")", ")", "/", "<NUM_LIT>", ",", "SDLoc", "(", "ShAmt", ")", ",", "<STR_LIT>", ")", ";", "ShAmt", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "ShAmt", ")", ";", "ShAmt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "ShAmt", ")", ",", "<STR_LIT>", ",", "ShAmt", ",", "ByteShift", ")", ";", "ShAmt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "ShAmt", ")", ",", "<STR_LIT>", ",", "ShAmt", ",", "ByteShift", ")", ";", "}", "}", "else", "if", "(", "Subtarget", ".", "hasSSE41", "(", ")", "&&", "ShAmt", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "ShAmt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "ShAmt", ")", ",", "<STR_LIT>", ",", "ShAmt", ")", ";", "ShAmt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "ShAmt", ")", ",", "<STR_LIT>", ",", "ShAmt", ")", ";", "}", "else", "{", "SDValue", "ShOps", "[", "<NUM_LIT>", "]", "=", "{", "ShAmt", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "SVT", ")", ",", "DAG", ".", "getUNDEF", "(", "SVT", ")", ",", "DAG", ".", "getUNDEF", "(", "SVT", ")", "}", ";", "ShAmt", "=", "DAG", ".", "getBuildVector", "(", "<STR_LIT>", ",", "dl", ",", "ShOps", ")", ";", "}", "MVT", "EltVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "MVT", "ShVT", "=", "<STR_LIT>", "(", "EltVT", ",", "<NUM_LIT>", "/", "EltVT", ".", "getSizeInBits", "(", ")", ")", ";", "ShAmt", "=", "DAG", ".", "getBitcast", "(", "ShVT", ",", "ShAmt", ")", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "SrcOp", ",", "ShAmt", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering174", "Func": "getTargetVShiftNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15332, "Length": 239, "Cover_Rate": 0.4723320158102767, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "}", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "for", "(", "const", "MachineOperand", "&", "MO", ":", "llvm", "::", "drop_begin", "(", "MI", ".", "operands", "(", ")", ",", "<NUM_LIT>", ")", ")", "{", "if", "(", "MO", ".", "isImplicit", "(", ")", "||", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "<", "<STR_LIT>", "||", "Reg", ">", "<STR_LIT>", ")", "{", "if", "(", "!", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Reg", "==", "<STR_LIT>", ")", "&&", "!", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Reg", "==", "<STR_LIT>", ")", ")", "{", "ErrInfo", "=", "<STR_LIT>", ";", "return", "false", ";", "}", "}", "}", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "assert", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", ";", "if", "(", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "||", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "+", "<NUM_LIT>", ")", "{", "ErrInfo", "=", "<STR_LIT>", ";", "return", "false", ";", "}", "}", "<STR_LIT>", "AddrMode", "=", "(", "<STR_LIT>", ")", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "<STR_LIT>", ")", ";", "switch", "(", "AddrMode", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "uint32_t", "Imm", "=", "<NUM_LIT>", ";", "for", "(", "auto", "Op", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{"], "ground_truth": ["Imm", "=", "Op", ".", "getImm", "(", ")", ";"], "File": "ARMBaseInstrInfo70", "Func": "verifyInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15333, "Length": 320, "Cover_Rate": 0.64, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OriginalArgWasF128", ".", "push_back", "(", "originalTypeIsF128", "(", "CLI", ".", "RetTy", ",", "CLI", ".", "Callee", ".", "getNode", "(", ")", ")", ")", ";", "OriginalArgWasFloat", ".", "push_back", "(", "CLI", ".", "RetTy", "->", "isFloatingPointTy", "(", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "MipsCCState14", "Func": "PreAnalyzeCallResultForF128", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15334, "Length": 35, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inserter", "(", "TargetMachine", "&", "tm", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "TM", "(", "tm", ")", ",", "TII", "(", "tm", ".", "getInstrInfo", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "Cpu0EmitGPRestore1", "Func": "Inserter", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15335, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "}", "if", "(", "isZeroOrAllOnes", "(", "N2", ",", "AllOnes", ")", ")", "{", "Invert", "=", "true", ";", "OtherOp", "=", "N1", ";", "return", "true", ";", "}", "return", "false", ";", "}", "case", "<STR_LIT>", ":", "if", "(", "AllOnes", ")", "return", "false", ";", "case", "<STR_LIT>", ":", "{", "SDLoc", "dl", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "CC", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "CC", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "Invert", "=", "!", "AllOnes", ";", "if", "(", "AllOnes", ")", "OtherOp", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ";", "else", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "OtherOp", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ";"], "ground_truth": ["else", "OtherOp", "=", "DAG", ".", "getConstant", "(", "APInt", "::", "getAllOnesValue", "(", "VT", ".", "getSizeInBits", "(", ")", ")", ",", "dl", ",", "VT", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "isConditionalZeroOrAllOnes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15336, "Length": 151, "Cover_Rate": 0.5807692307692308, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "SDValue", "getI8Imm", "(", "unsigned", "Imm", ")", "{"], "ground_truth": ["return", "CurDAG", "->", "getTargetConstant", "(", "Imm", ",", "<STR_LIT>", ")", ";"], "File": "X86ISelDAGToDAG100", "Func": "getI8Imm", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15337, "Length": 18, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask16", ")", "__builtin_ia32_ucmpd512_mask", "(", "(", "__v16si", ")", "__X", ",", "(", "__v16si", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask16", ")", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_mask_cmple_epu32_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15338, "Length": 25, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "EltVT", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "EVT", "NewVT", "=", "<STR_LIT>", "(", "EltVT", ",", "NumElems", "/", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "NewVT", ",", "LHS1", ",", "RHS1", ",", "CC", ")", ",", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "NewVT", ",", "LHS2", ",", "RHS2", ",", "CC", ")", ")", ";"], "File": "X86ISelLowering117", "Func": "Lower256IntVSETCC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15339, "Length": 79, "Cover_Rate": 0.33760683760683763, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "HexagonSplitConst32AndConst6411", "Func": "getPassName", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15340, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "PreAnalyzeCallOperandsForF128_", "(", "const", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Outs", ",", "std", "::", "vector", "<", "TargetLowering", "::", "ArgListEntry", ">", "&", "FuncArgs", ",", "SDNode", "*", "CallNode", ")", "{", "PreAnalyzeCallOperandsForF128", "(", "Outs", ",", "FuncArgs", ",", "CallNode", ")", ";"], "ground_truth": ["}"], "File": "MipsISelLowering127", "Func": "PreAnalyzeCallOperandsForF128_", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15341, "Length": 37, "Cover_Rate": 0.9487179487179487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "*", "<ISA_LIT>InstrFMA3InfoObj", ";"], "ground_truth": ["}"], "File": "X86InstrFMA3Info12", "Func": "getX86InstrFMA3Info", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15342, "Length": 6, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "unsigned", "DoubleRegDest", "=", "TRI", "->", "getMatchingSuperReg", "(", "LoRegDef", ",", "<STR_LIT>", ",", "SuperRC", ")", ";", "assert", "(", "DoubleRegDest", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MachineOperand", "&", "LoOperand", "=", "IsI1Loreg", "?", "I1", ".", "getOperand", "(", "<NUM_LIT>", ")", ":", "I2", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "HiOperand", "=", "IsI1Loreg", "?", "I2", ".", "getOperand", "(", "<NUM_LIT>", ")", ":", "I1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "bool", "IsHiReg", "=", "HiOperand", ".", "isReg", "(", ")", ";", "bool", "IsLoReg", "=", "LoOperand", ".", "isReg", "(", ")", ";", "bool", "IsC64", "=", "OptForSize", "&&", "LoOperand", ".", "isImm", "(", ")", "&&", "HiOperand", ".", "isImm", "(", ")", "&&", "isGreaterThanNBitTFRI", "<", "<NUM_LIT>", ">", "(", "I1", ")", "&&", "isGreaterThanNBitTFRI", "<", "<NUM_LIT>", ">", "(", "I2", ")", ";", "MachineBasicBlock", "::", "iterator", "InsertPt", "(", "DoInsertAtI1", "?", "I1", ":", "I2", ")", ";", "if", "(", "IsHiReg", "&&", "IsLoReg", ")", "emitCombineRR", "(", "InsertPt", ",", "DoubleRegDest", ",", "HiOperand", ",", "LoOperand", ")", ";", "else", "if", "(", "IsHiReg", ")", "emitCombineRI", "(", "InsertPt", ",", "DoubleRegDest", ",", "HiOperand", ",", "LoOperand", ")", ";", "else", "if", "(", "IsLoReg", ")", "emitCombineIR", "(", "InsertPt", ",", "DoubleRegDest", ",", "HiOperand", ",", "LoOperand", ")", ";", "else", "if", "(", "IsC64", "&&", "!", "IsConst64Disabled", ")", "emitConst64", "(", "InsertPt", ",", "DoubleRegDest", ",", "HiOperand", ",", "LoOperand", ")", ";", "else", "emitCombineII", "(", "InsertPt", ",", "DoubleRegDest", ",", "HiOperand", ",", "LoOperand", ")", ";", "if", "(", "!", "DoInsertAtI1", "&&", "DbgMItoMove", ".", "size", "(", ")", "!=", "<NUM_LIT>", ")", "{", "MachineBasicBlock", "*", "BB", "=", "InsertPt", "->", "getParent", "(", ")", ";"], "ground_truth": ["for", "(", "auto", "NewMI", ":", "DbgMItoMove", ")", "{"], "File": "HexagonCopyToCombine21", "Func": "combine", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15343, "Length": 239, "Cover_Rate": 0.5494252873563218, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Code32Directive", "=", "<STR_LIT>", ";", "HasLEB128", "=", "true", ";", "SupportsDebugInformation", "=", "true", ";", "switch", "(", "TheTriple", ".", "getOS", "(", ")", ")", "{", "case", "Triple", "::", "NetBSD", ":", "case", "Triple", "::", "NaCl", ":", "ExceptionsType", "=", "ExceptionHandling", "::", "DwarfCFI", ";", "break", ";", "default", ":", "ExceptionsType", "=", "ExceptionHandling", "::", "<ISA_LIT>", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMMCAsmInfo42", "Func": "ARMELFMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15344, "Length": 50, "Cover_Rate": 0.3875968992248062, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ")", ")", "return", "false", ";", "MachineInstrBuilder", "MIB", ";", "unsigned", "CallOpc", "=", "<ISA_LIT>SelectCallOp", "(", "NULL", ")", ";", "if", "(", "isThumb2", ")", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "CallOpc", ")", ")", ")", ".", "addExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ";", "else", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "CallOpc", ")", ")", ".", "addExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegArgs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "RegArgs", "[", "i", "]", ")", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "UsedRegs", ";", "if", "(", "!", "FinishCall", "(", "RetVT", ",", "UsedRegs", ",", "I", ",", "CC", ",", "NumBytes", ")", ")", "return", "false", ";"], "ground_truth": ["static_cast", "<", "MachineInstr", "*", ">", "(", "MIB", ")", "->", "setPhysRegsDeadExcept", "(", "UsedRegs", ",", "TRI", ")", ";"], "File": "ARMFastISel56", "Func": "ARMEmitLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15345, "Length": 186, "Cover_Rate": 0.3875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", "=", "EntryMBB", ".", "findDebugLoc", "(", "MBBI", ")", ";", "Register", "SPCopy", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "EntryMBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "SPCopy", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "if", "(", "!", "MBB", ".", "empty", "(", ")", "&&", "MBB", ".", "back", "(", ")", ".", "isReturn", "(", ")", ")", "{", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "DL", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "SPCopy", ",", "RegState", "::", "Kill", ")", ";"], "File": "MCS51FrameLowering", "Func": "runOnMachineFunction", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15346, "Length": 120, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "{", "int", "offset", "=", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "reg", ")", "==", "SUBREG", ")", "{", "offset", "=", "SUBREG_BYTE", "(", "reg", ")", ";", "reg", "=", "SUBREG_REG", "(", "reg", ")", ";", "}", "gen_ashift", "(", "type", ",", "n", ",", "gen_rtx_SUBREG", "(", "SImode", ",", "reg", ",", "offset", ")", ")", ";", "break", ";", "}", "case", "ASHIFT", ":", "emit_insn", "(", "gen_ashlhi3_k", "(", "reg", ",", "reg", ",", "GEN_INT", "(", "n", ")", ")", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "sh", "Func": "gen_ashift_hi", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15347, "Length": 71, "Cover_Rate": 0.568, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CallOptions", ".", "setTypeListBeforeSoften", "(", "OpVT", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "true", ")", ";", "SDValue", "Chain", "=", "IsStrict", "?", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ":", "SDValue", "(", ")", ";", "SDValue", "Result", ";", "std", "::", "tie", "(", "Result", ",", "Chain", ")", "=", "makeLibCall", "(", "DAG", ",", "LC", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Op0", ",", "CallOptions", ",", "DL", ",", "Chain", ")", ";", "Results", ".", "push_back", "(", "Result", ")", ";", "if", "(", "IsStrict", ")", "Results", ".", "push_back", "(", "Chain", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "assert", "(", "!", "Subtarget", ".", "is64Bit", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "RCW", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VTs", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "RCW", ",", "RCW", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ")", ";", "Results", ".", "push_back", "(", "RCW", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "assert", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "&&", "Subtarget", ".", "is64Bit", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", ";", "Results", ".", "push_back", "(", "customLegalizeToWOpWithSExt", "(", "N", ",", "DAG", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "assert", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "&&", "Subtarget", ".", "is64Bit", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", ";", "Results", ".", "push_back", "(", "customLegalizeToWOp", "(", "N", ",", "DAG", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "assert", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "&&", "Subtarget", ".", "is64Bit", "(", ")", "&&", "Subtarget", ".", "hasStdExtM", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", ";", "Results", ".", "push_back", "(", "customLegalizeToWOp", "(", "N", ",", "DAG", ")", ")", ";", "break", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "{"], "File": "RISCVISelLowering5", "Func": "ReplaceNodeResults", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15348, "Length": 381, "Cover_Rate": 0.42380422691879865, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "name", "=", "mSTM", "->", "getDeviceName", "(", ")", ";", "if", "(", "name", "==", "<STR_LIT>", ")", "{", "DeviceFlag", "=", "OCL_DEVICE_RV710", ";", "}", "else", "if", "(", "name", "==", "<STR_LIT>", ")", "{", "DeviceFlag", "=", "OCL_DEVICE_RV730", ";", "}", "else", "{", "DeviceFlag", "=", "OCL_DEVICE_RV770", ";"], "ground_truth": ["}"], "File": "AMDIL7XXDevice", "Func": "AMDGPU7XXDevice", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15349, "Length": 43, "Cover_Rate": 0.6935483870967742, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "type", "==", "NULL", ")", "return", "false", ";", "if", "(", "TREE_CODE", "(", "TYPE_SIZE", "(", "type", ")", ")", "!=", "INTEGER_CST", ")", "return", "true", ";"], "ground_truth": ["if", "(", "TREE_ADDRESSABLE", "(", "type", ")", ")", "return", "true", ";"], "File": "alpha3", "Func": "unicosmk_must_pass_in_stack", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15350, "Length": 34, "Cover_Rate": 0.576271186440678, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OPCODE", "(", "SHL_DOUBLE", ")", ";", "OPCODE", "(", "PERMUTE_DWORDS", ")", ";", "OPCODE", "(", "PERMUTE", ")", ";", "OPCODE", "(", "PACK", ")", ";", "OPCODE", "(", "PACKS_CC", ")", ";", "OPCODE", "(", "PACKLS_CC", ")", ";", "OPCODE", "(", "UNPACK_HIGH", ")", ";", "OPCODE", "(", "UNPACKL_HIGH", ")", ";", "OPCODE", "(", "UNPACK_LOW", ")", ";", "OPCODE", "(", "UNPACKL_LOW", ")", ";", "OPCODE", "(", "VSHL_BY_SCALAR", ")", ";", "OPCODE", "(", "VSRL_BY_SCALAR", ")", ";", "OPCODE", "(", "VSRA_BY_SCALAR", ")", ";", "OPCODE", "(", "VSUM", ")", ";", "OPCODE", "(", "VICMPE", ")", ";", "OPCODE", "(", "VICMPH", ")", ";", "OPCODE", "(", "VICMPHL", ")", ";", "OPCODE", "(", "VICMPES", ")", ";", "OPCODE", "(", "VICMPHS", ")", ";", "OPCODE", "(", "VICMPHLS", ")", ";", "OPCODE", "(", "VFCMPE", ")", ";", "OPCODE", "(", "VFCMPH", ")", ";", "OPCODE", "(", "VFCMPHE", ")", ";", "OPCODE", "(", "VFCMPES", ")", ";", "OPCODE", "(", "VFCMPHS", ")", ";", "OPCODE", "(", "VFCMPHES", ")", ";", "OPCODE", "(", "VFTCI", ")", ";", "OPCODE", "(", "VEXTEND", ")", ";", "OPCODE", "(", "VROUND", ")", ";", "OPCODE", "(", "VTM", ")", ";", "OPCODE", "(", "VFAE_CC", ")", ";", "OPCODE", "(", "VFAEZ_CC", ")", ";", "OPCODE", "(", "VFEE_CC", ")", ";", "OPCODE", "(", "VFEEZ_CC", ")", ";", "OPCODE", "(", "VFENE_CC", ")", ";", "OPCODE", "(", "VFENEZ_CC", ")", ";"], "ground_truth": ["OPCODE", "(", "VISTR_CC", ")", ";"], "File": "SystemZISelLowering105", "Func": "getTargetNodeName", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15351, "Length": 185, "Cover_Rate": 0.3432282003710575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "X86CondBrFolding", "Func": "getPassName", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15352, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCStreamer", "*", "llvm", "::", "create<ISA_LIT>WinCOFFStreamer", "(", "MCContext", "&", "C", ",", "MCAsmBackend", "&", "AB", ",", "raw_pwrite_stream", "&", "OS", ",", "MCCodeEmitter", "*", "CE", ",", "bool", "RelaxAll", ",", "bool", "IncrementalLinkerCompatible", ")", "{", "<ISA_LIT>WinCOFFStreamer", "*", "S", "=", "new", "<ISA_LIT>WinCOFFStreamer", "(", "C", ",", "AB", ",", "CE", ",", "OS", ")", ";", "S", "->", "getAssembler", "(", ")", ".", "setRelaxAll", "(", "RelaxAll", ")", ";", "S", "->", "getAssembler", "(", ")", ".", "setIncrementalLinkerCompatible", "(", "IncrementalLinkerCompatible", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "X86WinCOFFStreamer23", "Func": "createX86WinCOFFStreamer", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15353, "Length": 71, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "GSD", "->", "getAddressSpace", "(", ")", "==", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", "&&", "shouldUseLDSConstAddress", "(", "GV", ")", ")", "||", "GSD", "->", "getAddressSpace", "(", ")", "==", "<ISA_LIT>AS", "::", "REGION_ADDRESS", "||", "GSD", "->", "getAddressSpace", "(", ")", "==", "<ISA_LIT>AS", "::", "PRIVATE_ADDRESS", ")", "return", "<ISA_LIT>TargetLowering", "::", "LowerGlobalAddress", "(", "MFI", ",", "Op", ",", "DAG", ")", ";", "SDLoc", "DL", "(", "GSD", ")", ";", "EVT", "PtrVT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "GSD", "->", "getAddressSpace", "(", ")", "==", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", ")", "{", "SDValue", "GA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "<STR_LIT>", ",", "GSD", "->", "getOffset", "(", ")", ",", "<ISA_LIT>InstrInfo", "::", "MO_ABS32_LO", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "GA", ")", ";", "}", "if", "(", "shouldEmitFixup", "(", "GV", ")", ")", "return", "buildPCRelGlobalAddress", "(", "DAG", ",", "GV", ",", "DL", ",", "GSD", "->", "getOffset", "(", ")", ",", "PtrVT", ")", ";", "else", "if", "(", "shouldEmitPCReloc", "(", "GV", ")", ")", "return", "buildPCRelGlobalAddress", "(", "DAG", ",", "GV", ",", "DL", ",", "GSD", "->", "getOffset", "(", ")", ",", "PtrVT", ",", "<ISA_LIT>InstrInfo", "::", "MO_REL32", ")", ";", "SDValue", "GOTAddr", "=", "buildPCRelGlobalAddress", "(", "DAG", ",", "GV", ",", "DL", ",", "<NUM_LIT>", ",", "PtrVT", ",", "<ISA_LIT>InstrInfo", "::", "MO_GOTPCREL32", ")", ";", "Type", "*", "Ty", "=", "PtrVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";"], "ground_truth": ["PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "Ty", ",", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", ")", ";"], "File": "SIISelLowering140", "Func": "LowerGlobalAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15354, "Length": 224, "Cover_Rate": 0.6646884272997032, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "isImm", "(", ")", ")", "{", "O", "<<", "<STR_LIT>", "<<", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", "*", "<NUM_LIT>", ";", "}", "else", "{"], "ground_truth": ["printOp", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ",", "O", ")", ";"], "File": "PPCAsmPrinter11", "Func": "printBranchOperand", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15355, "Length": 46, "Cover_Rate": 0.71875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "||", "defined", "(", "__x86_64__", ")", "||", "defined", "(", "_M_AMD64", ")", "||", "defined", "(", "_M_X64", ")", "int", "rEAX", ",", "rEDX", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "rEAX", ")", ",", "<STR_LIT>", "(", "rEDX", ")", ":", "<STR_LIT>", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "long", "long", "rEAX", "=", "_xgetbv", "(", "_XCR_XFEATURE_ENABLED_MASK", ")", ";", "int", "rEAX", "=", "<NUM_LIT>", ";", "return", "(", "rEAX", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";"], "ground_truth": ["return", "false", ";"], "File": "X86Subtarget108", "Func": "OSHasAVXSupport", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15356, "Length": 67, "Cover_Rate": 0.9054054054054054, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElems", "/", "<NUM_LIT>", ";", "++", "i", ")", "if", "(", "!", "isUndefOrEqual", "(", "N", "->", "getMaskElt", "(", "i", ")", ",", "i", ")", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElems", "/", "<NUM_LIT>", ";", "++", "i", ")", "if", "(", "!", "isUndefOrEqual", "(", "N", "->", "getMaskElt", "(", "i", "+", "NumElems", "/", "<NUM_LIT>", ")", ",", "i", "+", "NumElems", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "X86ISelLowering77", "Func": "isMOVHPMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15357, "Length": 77, "Cover_Rate": 0.6695652173913044, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ForceLongBranchFirstPass", "=", "ForceLongBranch", ";", "bool", "longBranchChanged", "=", "handlePossibleLongBranch", "(", ")", ";", "bool", "forbiddenSlotChanged", "=", "handleForbiddenSlot", "(", ")", ";", "bool", "Changed", "=", "longBranchChanged", "||", "forbiddenSlotChanged", ";", "while", "(", "forbiddenSlotChanged", ")", "{", "longBranchChanged", "=", "handlePossibleLongBranch", "(", ")", ";", "if", "(", "!", "longBranchChanged", ")", "break", ";", "forbiddenSlotChanged", "=", "handleForbiddenSlot", "(", ")", ";", "}", "return", "Changed", ";"], "ground_truth": ["}"], "File": "MipsBranchExpansion", "Func": "runOnMachineFunction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15358, "Length": 54, "Cover_Rate": 0.32335329341317365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "float", "r", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "r", ")", ":", "<STR_LIT>", "(", "x", ")", ")", ";", "return", "r", ";"], "ground_truth": ["}"], "File": "ppu", "Func": "intrinsics___fres", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15359, "Length": 22, "Cover_Rate": 0.7096774193548387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Reg", "=", "get<ISA_LIT>SubSuperRegister", "(", "Reg", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "'q'", ":", "<STR_LIT>", "Ty", "=", "P", ".", "getSubtarget", "(", ")", ".", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Reg", "=", "get<ISA_LIT>SubSuperRegister", "(", "Reg", ",", "Ty", ")", ";", "break", ";", "}", "O", "<<", "'%'", "<<", "<ISA_LIT>ATTInstPrinter", "::", "getRegisterName", "(", "Reg", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "X86AsmPrinter102", "Func": "printAsmMRegister", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15360, "Length": 57, "Cover_Rate": 0.3584905660377358, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rd", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Rt", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "pred", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rn", "==", "<NUM_LIT>", "||", "Rd", "==", "Rn", "||", "Rd", "==", "Rt", "||", "Rd", "==", "Rt", "+", "<NUM_LIT>", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRPairRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler (2)", "Func": "DecodeDoubleRegStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15361, "Length": 181, "Cover_Rate": 0.900497512437811, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "Incoming", "=", "PN", ".", "getIncomingValue", "(", "i", ")", ";", "if", "(", "Incoming", "==", "UndefValue", "::", "get", "(", "Incoming", "->", "getType", "(", ")", ")", ")", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "TVMDefineUndef", "Func": "isUndefinedPhi", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15362, "Length": 34, "Cover_Rate": 0.5396825396825397, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "const", "MCSymbolRefExpr", "*", "MSRE", "=", "dyn_cast", "<", "MCSymbolRefExpr", ">", "(", "Expr", ")", ")", "{", "StringRef", "Symbol", "=", "MSRE", "->", "getSymbol", "(", ")", ".", "getName", "(", ")", ";", "return", "MCSymbolRefExpr", "::", "create", "(", "Symbol", ",", "VK", ",", "getContext", "(", ")", ")", ";", "}", "if", "(", "const", "MCBinaryExpr", "*", "BE", "=", "dyn_cast", "<", "MCBinaryExpr", ">", "(", "Expr", ")", ")", "{", "const", "MCExpr", "*", "LExp", "=", "evaluateRelocExpr", "(", "BE", "->", "getLHS", "(", ")", ",", "VK", ")", ";", "const", "MCExpr", "*", "RExp", "=", "evaluateRelocExpr", "(", "BE", "->", "getRHS", "(", ")", ",", "VK", ")", ";", "return", "MCBinaryExpr", "::", "create", "(", "BE", "->", "getOpcode", "(", ")", ",", "LExp", ",", "RExp", ",", "getContext", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "OR1KAsmParser1", "Func": "evaluateRelocExpr", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15363, "Length": 113, "Cover_Rate": 0.3843537414965986, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "Reloc", "::", "Model", "getEffectiveRelocModel", "(", "const", "Triple", "&", "TT", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ")", "{"], "ground_truth": ["return", "Reloc", "::", "Static", ";"], "File": "Z80oldTargetMachine", "Func": "getEffectiveRelocModel", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15364, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasExceptionHandling", "(", ")", "const", "{"], "ground_truth": ["return", "HasExceptionHandling", ";"], "File": "WebAssemblySubtarget10", "Func": "hasExceptionHandling", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15365, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "fnaddr", "=", "XEXP", "(", "DECL_RTL", "(", "fndecl", ")", ",", "<NUM_LIT>", ")", ";", "rtx", "addr", ",", "addr_reg", ",", "tramp", ",", "eight", "=", "GEN_INT", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "TARGET_GNU_AS", ")", "{", "static", "bool", "declared_ia64_trampoline", "=", "false", ";", "if", "(", "!", "declared_ia64_trampoline", ")", "{", "declared_ia64_trampoline", "=", "true", ";", "(", "*", "targetm", ".", "asm_out", ".", "globalize_label", ")", "(", "asm_out_file", ",", "<STR_LIT>", ")", ";", "}", "}", "addr", "=", "convert_memory_address", "(", "Pmode", ",", "XEXP", "(", "m_tramp", ",", "<NUM_LIT>", ")", ")", ";", "fnaddr", "=", "convert_memory_address", "(", "Pmode", ",", "fnaddr", ")", ";", "static_chain", "=", "convert_memory_address", "(", "Pmode", ",", "static_chain", ")", ";"], "ground_truth": ["addr_reg", "=", "copy_to_reg", "(", "addr", ")", ";"], "File": "ia64", "Func": "ia64_trampoline_init", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15366, "Length": 104, "Cover_Rate": 0.34098360655737703, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LowGPR", "=", "Reg", ";", "StartOffset", "=", "Offset", ";", "}", "}", "}", "ZFI", "->", "setLowSavedGPR", "(", "LowGPR", ")", ";", "ZFI", "->", "setHighSavedGPR", "(", "HighGPR", ")", ";", "if", "(", "IsVarArg", ")", "{", "unsigned", "FirstGPR", "=", "ZFI", "->", "getVarArgsFirstGPR", "(", ")", ";", "if", "(", "FirstGPR", "<", "<STR_LIT>", ")", "{", "unsigned", "Reg", "=", "<STR_LIT>", "[", "FirstGPR", "]", ";", "unsigned", "Offset", "=", "RegSpillOffsets", "[", "Reg", "]", ";", "if", "(", "StartOffset", ">", "Offset", ")", "{", "LowGPR", "=", "Reg", ";", "StartOffset", "=", "Offset", ";", "}", "}", "}", "if", "(", "LowGPR", ")", "{", "assert", "(", "LowGPR", "!=", "HighGPR", "&&", "<STR_LIT>", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "addSavedGPR", "(", "MBB", ",", "MIB", ",", "LowGPR", ",", "false", ")", ";", "addSavedGPR", "(", "MBB", ",", "MIB", ",", "HighGPR", ",", "false", ")", ";", "MIB", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "StartOffset", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "CSI", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "I", "]", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "addSavedGPR", "(", "MBB", ",", "MIB", ",", "Reg", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "SystemZFrameLowering22", "Func": "spillCalleeSavedRegisters", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15367, "Length": 203, "Cover_Rate": 0.3524305555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ArrayRef", "<", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">>", "<ISA_LIT>InstrInfo", "::", "getSerializableDirectMachineOperandTargetFlags", "(", ")", "const", "{", "using", "namespace", "<ISA_LIT>II", ";", "static", "const", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">", "TargetFlags", "[", "]", "=", "{", "{", "MO_GOT_ABSOLUTE_ADDRESS", ",", "<STR_LIT>", "}", ",", "{", "MO_PIC_BASE_OFFSET", ",", "<STR_LIT>", "}", ",", "{", "MO_GOT", ",", "<STR_LIT>", "}", ",", "{", "MO_GOTOFF", ",", "<STR_LIT>", "}", ",", "{", "MO_GOTPCREL", ",", "<STR_LIT>", "}", ",", "{", "MO_PLT", ",", "<STR_LIT>", "}", ",", "{", "MO_TLSGD", ",", "<STR_LIT>", "}", ",", "{", "MO_TLSLD", ",", "<STR_LIT>", "}", ",", "{", "MO_TLSLDM", ",", "<STR_LIT>", "}", ",", "{", "MO_GOTTPOFF", ",", "<STR_LIT>", "}", ",", "{", "MO_INDNTPOFF", ",", "<STR_LIT>", "}", ",", "{", "MO_TPOFF", ",", "<STR_LIT>", "}", ",", "{", "MO_DTPOFF", ",", "<STR_LIT>", "}", ",", "{", "MO_NTPOFF", ",", "<STR_LIT>", "}", ",", "{", "MO_GOTNTPOFF", ",", "<STR_LIT>", "}", ",", "{", "MO_DLLIMPORT", ",", "<STR_LIT>", "}", ",", "{", "MO_DARWIN_STUB", ",", "<STR_LIT>", "}", ",", "{", "MO_DARWIN_NONLAZY", ",", "<STR_LIT>", "}", ",", "{", "MO_DARWIN_NONLAZY_PIC_BASE", ",", "<STR_LIT>", "}", ",", "{", "MO_TLVP", ",", "<STR_LIT>", "}", ",", "{", "MO_TLVP_PIC_BASE", ",", "<STR_LIT>", "}", ",", "{", "MO_SECREL", ",", "<STR_LIT>", "}", "}", ";"], "ground_truth": ["return", "makeArrayRef", "(", "TargetFlags", ")", ";"], "File": "X86InstrInfo141", "Func": "getSerializableDirectMachineOperandTargetFlags", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15368, "Length": 179, "Cover_Rate": 0.9944444444444445, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "decodeU3ImmOperand", "(", "MCInst", "&", "Inst", ",", "uint64_t", "Imm", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{"], "ground_truth": ["return", "decodeUImmOperand", "<", "<NUM_LIT>", ">", "(", "Inst", ",", "Imm", ")", ";"], "File": "SystemZDisassembler12", "Func": "decodeU3ImmOperand", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15369, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "sbitmap", "rs6000_components_for_bb", "(", "basic_block", "bb", ")", "{", "rs6000_stack_t", "*", "info", "=", "rs6000_stack_info", "(", ")", ";", "bitmap", "in", "=", "DF_LIVE_IN", "(", "bb", ")", ";", "bitmap", "gen", "=", "&", "DF_LIVE_BB_INFO", "(", "bb", ")", "->", "gen", ";", "bitmap", "kill", "=", "&", "DF_LIVE_BB_INFO", "(", "bb", ")", "->", "kill", ";"], "ground_truth": ["sbitmap", "components", "=", "sbitmap_alloc", "(", "<NUM_LIT>", ")", ";"], "File": "rs60006", "Func": "rs6000_components_for_bb", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15370, "Length": 54, "Cover_Rate": 0.38848920863309355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "{", "Opcode", "=", "<STR_LIT>", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "return", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", "{", "Opcode", "=", "STI", ".", "isRV64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "return", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", "{", "Opcode", "=", "<STR_LIT>", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "return", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", "{", "Opcode", "=", "<STR_LIT>", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "return", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", "{", "Opcode", "=", "<STR_LIT>", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "return", ";"], "ground_truth": ["}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "RISCVInstrInfo (2)1", "Func": "copyPhysReg", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15371, "Length": 270, "Cover_Rate": 0.410958904109589, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BBInfo", "(", "MachineBasicBlock", "*", "argMBB", "=", "<NUM_LIT>", ")", ":", "MBB", "(", "argMBB", ")", ",", "conditional", "(", "true", ")", ",", "analyzable", "(", "true", ")", ",", "duplicable", "(", "true", ")", ",", "predicable", "(", "true", ")", ",", "predicated", "(", "false", ")", ",", "size", "(", "<NUM_LIT>", ")", ",", "cycles", "(", "<NUM_LIT>", ")", ",", "branchTBB", "(", "<NUM_LIT>", ")", ",", "branchFBB", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "TMS320C64XIfConversion", "Func": "BBInfo", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 15372, "Length": 60, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "switch", "(", "RetVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "NULL", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "switch", "(", "RetVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "NULL", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "}", "break", ";", "}", "}", "else", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "NULL", ";", "case", "<STR_LIT>", ":", "switch", "(", "RetVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "NULL", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "switch", "(", "RetVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "NULL", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "switch", "(", "RetVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "NULL", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";"], "ground_truth": ["break", ";"], "File": "NVPTXISelDAGToDAG52", "Func": "SelectLDGLDUVector", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15373, "Length": 337, "Cover_Rate": 0.37907761529808776, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "InstrItineraryData", "*", "II", "=", "STI", ".", "getInstrItineraryData", "(", ")", ";", "return", "static_cast", "<", "const", "<ISA_LIT>Subtarget", "&", ">", "(", "STI", ")", ".", "createDFAPacketizer", "(", "II", ")", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)1", "Func": "CreateTargetScheduleState", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15374, "Length": 28, "Cover_Rate": 0.6829268292682927, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCPhysReg", "*", "<ISA_LIT>RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "if", "(", "MF", "->", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "AnyReg", ")", "{", "if", "(", "Subtarget", ".", "hasVSX", "(", ")", ")", "return", "CSR_64_AllRegs_VSX_SaveList", ";", "if", "(", "Subtarget", ".", "hasAltivec", "(", ")", ")", "return", "CSR_64_AllRegs_Altivec_SaveList", ";", "return", "CSR_64_AllRegs_SaveList", ";", "}", "if", "(", "Subtarget", ".", "isDarwinABI", "(", ")", ")", "return", "TM", ".", "is<ISA_LIT>64", "(", ")", "?", "(", "Subtarget", ".", "hasAltivec", "(", ")", "?", "CSR_Darwin64_Altivec_SaveList", ":", "CSR_Darwin64_SaveList", ")", ":", "(", "Subtarget", ".", "hasAltivec", "(", ")", "?", "CSR_Darwin32_Altivec_SaveList", ":", "CSR_Darwin32_SaveList", ")", ";", "bool", "SaveR2", "=", "MF", "->", "getRegInfo", "(", ")", ".", "isAllocatable", "(", "<STR_LIT>", ")", ";", "return", "TM", ".", "is<ISA_LIT>64", "(", ")", "?", "(", "Subtarget", ".", "hasAltivec", "(", ")", "?", "(", "SaveR2", "?", "CSR_SVR464_R2_Altivec_SaveList", ":", "CSR_SVR464_Altivec_SaveList", ")", ":", "(", "SaveR2", "?", "CSR_SVR464_R2_SaveList", ":", "CSR_SVR464_SaveList", ")", ")", ":", "(", "Subtarget", ".", "hasAltivec", "(", ")", "?", "CSR_SVR432_Altivec_SaveList", ":", "CSR_SVR432_SaveList", ")", ";"], "ground_truth": ["}"], "File": "PPCRegisterInfo (2)1", "Func": "getCalleeSavedRegs", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15375, "Length": 168, "Cover_Rate": 0.9882352941176471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "UseAA", ";"], "ground_truth": ["}"], "File": "X86Subtarget101", "Func": "useAA", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15376, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "avr_progmem_p", "(", "tree", "decl", ",", "tree", "attributes", ")", "{", "tree", "a", ";", "if", "(", "TREE_CODE", "(", "decl", ")", "!=", "VAR_DECL", ")", "return", "<NUM_LIT>", ";", "if", "(", "avr_decl_memx_p", "(", "decl", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "avr_decl_flash_p", "(", "decl", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "NULL_TREE", "!=", "lookup_attribute", "(", "<STR_LIT>", ",", "attributes", ")", ")", "return", "-", "<NUM_LIT>", ";", "a", "=", "decl", ";"], "ground_truth": ["do", "a", "=", "TREE_TYPE", "(", "a", ")", ";"], "File": "avr", "Func": "avr_progmem_p", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15377, "Length": 72, "Cover_Rate": 0.6371681415929203, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Priv", "->", "PredCount", ";"], "ground_truth": ["}"], "File": "SPScope", "Func": "getNumPredicates", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 15378, "Length": 6, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", "&&", "TM", ".", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Hard", ")", "return", "(", "Return", "?", "RetCC_<ISA_LIT>_AAPCS_VFP", ":", "CC_<ISA_LIT>_AAPCS_VFP", ")", ";", "else", "return", "(", "Return", "?", "RetCC_<ISA_LIT>_AAPCS", ":", "CC_<ISA_LIT>_AAPCS", ")", ";"], "ground_truth": ["}", "else", "return", "(", "Return", "?", "RetCC_<ISA_LIT>_APCS", ":", "CC_<ISA_LIT>_APCS", ")", ";"], "File": "ARMFastISel28", "Func": "CCAssignFnForCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15379, "Length": 57, "Cover_Rate": 0.38513513513513514, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint32_t", "*", "<ISA_LIT>RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "bool", "HasSSE", "=", "Subtarget", ".", "hasSSE1", "(", ")", ";", "bool", "HasAVX", "=", "Subtarget", ".", "hasAVX", "(", ")", ";", "bool", "HasAVX512", "=", "Subtarget", ".", "hasAVX512", "(", ")", ";", "switch", "(", "CC", ")", "{", "case", "CallingConv", "::", "GHC", ":", "case", "CallingConv", "::", "HiPE", ":", "return", "CSR_NoRegs_RegMask", ";", "case", "CallingConv", "::", "AnyReg", ":", "if", "(", "HasAVX", ")", "return", "CSR_64_AllRegs_AVX_RegMask", ";", "return", "CSR_64_AllRegs_RegMask", ";", "case", "CallingConv", "::", "PreserveMost", ":", "return", "CSR_64_RT_MostRegs_RegMask", ";", "case", "CallingConv", "::", "PreserveAll", ":", "if", "(", "HasAVX512", ")", "return", "CSR_64_RT_AllRegs_512_RegMask", ";", "if", "(", "HasAVX", ")", "return", "CSR_64_RT_AllRegs_AVX_RegMask", ";", "return", "CSR_64_RT_AllRegs_RegMask", ";", "case", "CallingConv", "::", "CXX_FAST_TLS", ":", "if", "(", "Is64Bit", ")", "return", "CSR_64_TLS_Darwin_RegMask", ";", "break", ";", "case", "CallingConv", "::", "Intel_OCL_BI", ":", "{", "if", "(", "HasAVX512", "&&", "IsWin64", ")", "return", "CSR_Win64_Intel_OCL_BI_AVX512_RegMask", ";", "if", "(", "HasAVX512", "&&", "Is64Bit", ")", "return", "CSR_64_Intel_OCL_BI_AVX512_RegMask", ";", "if", "(", "HasAVX", "&&", "IsWin64", ")", "return", "CSR_Win64_Intel_OCL_BI_AVX_RegMask", ";", "if", "(", "HasAVX", "&&", "Is64Bit", ")", "return", "CSR_64_Intel_OCL_BI_AVX_RegMask", ";", "if", "(", "!", "HasAVX", "&&", "!", "IsWin64", "&&", "Is64Bit", ")", "return", "CSR_64_Intel_OCL_BI_RegMask", ";", "break", ";", "}", "case", "CallingConv", "::", "HHVM", ":", "return", "CSR_64_HHVM_RegMask", ";", "case", "CallingConv", "::", "<ISA_LIT>_RegCall", ":", "if", "(", "Is64Bit", ")", "{", "if", "(", "IsWin64", ")", "{", "return", "(", "HasSSE", "?", "CSR_Win64_RegCall_RegMask", ":", "CSR_Win64_RegCall_NoSSE_RegMask", ")", ";", "}", "else", "{", "return", "(", "HasSSE", "?", "CSR_SysV64_RegCall_RegMask", ":", "CSR_SysV64_RegCall_NoSSE_RegMask", ")", ";", "}", "}", "else", "{", "return", "(", "HasSSE", "?", "CSR_32_RegCall_RegMask", ":", "CSR_32_RegCall_NoSSE_RegMask", ")", ";", "}", "case", "CallingConv", "::", "CFGuard_Check", ":", "assert", "(", "!", "Is64Bit", "&&", "<STR_LIT>", ")", ";", "return", "(", "HasSSE", "?", "CSR_Win32_CFGuard_Check_RegMask", ":", "CSR_Win32_CFGuard_Check_NoSSE_RegMask", ")", ";", "case", "CallingConv", "::", "Cold", ":", "if", "(", "Is64Bit", ")", "return", "CSR_64_MostRegs_RegMask", ";", "break", ";", "case", "CallingConv", "::", "Win64", ":", "return", "CSR_Win64_RegMask", ";", "case", "CallingConv", "::", "SwiftTail", ":", "if", "(", "!", "Is64Bit", ")", "return", "CSR_32_RegMask", ";", "return", "IsWin64", "?", "CSR_Win64_SwiftTail_RegMask", ":", "CSR_64_SwiftTail_RegMask", ";", "case", "CallingConv", "::", "<ISA_LIT>_64_SysV", ":", "return", "CSR_64_RegMask", ";", "case", "CallingConv", "::", "<ISA_LIT>_INTR", ":", "if", "(", "Is64Bit", ")", "{", "if", "(", "HasAVX512", ")", "return", "CSR_64_AllRegs_AVX512_RegMask", ";", "if", "(", "HasAVX", ")", "return", "CSR_64_AllRegs_AVX_RegMask", ";", "if", "(", "HasSSE", ")", "return", "CSR_64_AllRegs_RegMask", ";", "return", "CSR_64_AllRegs_NoSSE_RegMask", ";", "}", "else", "{"], "ground_truth": ["if", "(", "HasAVX512", ")", "return", "CSR_32_AllRegs_AVX512_RegMask", ";"], "File": "X86RegisterInfo (2)1", "Func": "getCallPreservedMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15380, "Length": 369, "Cover_Rate": 0.8074398249452954, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vshlq_x_s16", "(", "int16x8_t", "__a", ",", "int16x8_t", "__b", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__builtin_mve_vshlq_m_sv8hi", "(", "__arm_vuninitializedq_s16", "(", ")", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vshlq_x_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15381, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "!", "<STR_LIT>", "(", "F", "->", "getCallingConv", "(", ")", ")", ")", "{", "KernargSegmentPtr", "=", "true", ";", "WorkGroupIDX", "=", "true", ";", "WorkItemIDX", "=", "true", ";", "}", "if", "(", "F", "->", "hasFnAttribute", "(", "<STR_LIT>", ")", "||", "ST", ".", "debuggerEmitPrologue", "(", ")", ")", "WorkGroupIDY", "=", "true", ";", "if", "(", "F", "->", "hasFnAttribute", "(", "<STR_LIT>", ")", "||", "ST", ".", "debuggerEmitPrologue", "(", ")", ")", "WorkGroupIDZ", "=", "true", ";", "if", "(", "F", "->", "hasFnAttribute", "(", "<STR_LIT>", ")", "||", "ST", ".", "debuggerEmitPrologue", "(", ")", ")", "WorkItemIDY", "=", "true", ";", "if", "(", "F", "->", "hasFnAttribute", "(", "<STR_LIT>", ")", "||", "ST", ".", "debuggerEmitPrologue", "(", ")", ")", "WorkItemIDZ", "=", "true", ";", "if", "(", "WorkItemIDZ", ")", "WorkItemIDY", "=", "true", ";", "bool", "MaySpill", "=", "ST", ".", "isVGPRSpillingEnabled", "(", "*", "F", ")", ";", "bool", "HasStackObjects", "=", "FrameInfo", ".", "hasStackObjects", "(", ")", ";", "if", "(", "HasStackObjects", "||", "MaySpill", ")", "PrivateSegmentWaveByteOffset", "=", "true", ";", "if", "(", "ST", ".", "isAmdHsaOS", "(", ")", ")", "{", "if", "(", "HasStackObjects", "||", "MaySpill", ")", "PrivateSegmentBuffer", "=", "true", ";", "if", "(", "F", "->", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "DispatchPtr", "=", "true", ";"], "ground_truth": ["if", "(", "F", "->", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "QueuePtr", "=", "true", ";"], "File": "SIMachineFunctionInfo60", "Func": "SIMachineFunctionInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15382, "Length": 196, "Cover_Rate": 0.30963665086887837, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setFPSpillSlot", "(", "int", "off", ")", "{", "FPSpillSlot", "=", "off", ";"], "ground_truth": ["}"], "File": "LM32MachineFunctionInfo", "Func": "setFPSpillSlot", "Target": "LM32", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15383, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "DstMBB", "->", "size", "(", ")", "<<", "<STR_LIT>", "<<", "SrcMBB", "->", "size", "(", ")", "<<", "<STR_LIT>", ";", ")", ";", "DstMBB", "->", "splice", "(", "I", ",", "SrcMBB", ",", "SrcMBB", "->", "begin", "(", ")", ",", "SpliceEnd", ")", ";"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "DstMBB", "->", "size", "(", ")", "<<", "<STR_LIT>", "<<", "SrcMBB", "->", "size", "(", ")", "<<", "'\\n'", ";"], "File": "TGSICFGStructurizer", "Func": "migrateInstruction", "Target": "TGSI", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15384, "Length": 68, "Cover_Rate": 0.46258503401360546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcles_f32", "(", "float32_t", "__a", ",", "float32_t", "__b", ")", "{", "return", "__a", "<=", "__b", "?", "-", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vcles_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15385, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128d", ")", "__builtin_ia32_extractf64x2_256_mask", "(", "(", "__v4df", ")", "__A", ",", "__imm", ",", "(", "__v2df", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vldqintrin", "Func": "_mm256_mask_extractf64x2_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15386, "Length": 25, "Cover_Rate": 0.46296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "this_head", "=", "involved_chains", "[", "<NUM_LIT>", "]", ";", "if", "(", "this_head", "->", "cannot_rename", ")", "goto", "out_fail", ";", "for", "(", "chain", "=", "this_head", "->", "first", ";", "chain", ";", "chain", "=", "chain", "->", "next_use", ")", "{", "unsigned", "int", "mask1", ",", "mask2", ",", "mask_changed", ";", "int", "count", ",", "side1", ",", "side2", ",", "req1", ",", "req2", ";", "insn_rr_info", "*", "this_rr", "=", "&", "insn_rr", "[", "INSN_UID", "(", "chain", "->", "insn", ")", "]", ";", "count", "=", "get_unit_reqs", "(", "chain", "->", "insn", ",", "&", "req1", ",", "&", "side1", ",", "&", "req2", ",", "&", "side2", ")", ";", "if", "(", "count", "==", "<NUM_LIT>", ")", "goto", "out_fail", ";", "if", "(", "!", "get_unit_operand_masks", "(", "chain", "->", "insn", ",", "&", "mask1", ",", "&", "mask2", ")", ")", "goto", "out_fail", ";", "extract_insn", "(", "chain", "->", "insn", ")", ";", "mask_changed", "=", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "recog_data", ".", "n_operands", ";", "i", "++", ")", "{", "int", "j", ";", "int", "n_this_op", "=", "this_rr", "->", "op_info", "[", "i", "]", ".", "n_chains", ";", "for", "(", "j", "=", "<NUM_LIT>", ";", "j", "<", "n_this_op", ";", "j", "++", ")", "{", "du_head_p", "other", "=", "this_rr", "->", "op_info", "[", "i", "]", ".", "heads", "[", "j", "]", ";", "if", "(", "regrename_chain_from_id", "(", "other", "->", "id", ")", "==", "this_head", ")", "break", ";", "}", "if", "(", "j", "==", "n_this_op", ")", "continue", ";", "if", "(", "n_this_op", "!=", "<NUM_LIT>", ")", "goto", "out_fail", ";", "mask_changed", "|=", "<NUM_LIT>", "<<", "i", ";", "}", "gcc_assert", "(", "mask_changed", "!=", "<NUM_LIT>", ")", ";", "if", "(", "mask_changed", "!=", "mask1", "&&", "mask_changed", "!=", "mask2", ")", "goto", "out_fail", ";", "}", "unavailable", "=", "~", "reg_class_contents", "[", "super_class", "]", ";"], "ground_truth": ["old_reg", "=", "this_head", "->", "regno", ";"], "File": "c6x", "Func": "try_rename_operands", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 15387, "Length": 260, "Cover_Rate": 0.4506065857885615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "VT", ".", "isScalableVector", "(", ")", "&&", "VT", ".", "getVectorNumElements", "(", ")", "!=", "<NUM_LIT>", "&&", "VT", ".", "getScalarSizeInBits", "(", ")", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "return", "TypeWidenVector", ";", "return", "TargetLoweringBase", "::", "getPreferredVectorAction", "(", "VT", ")", ";"], "ground_truth": ["}"], "File": "PPCISelLowering110", "Func": "getPreferredVectorAction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15388, "Length": 39, "Cover_Rate": 0.78, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "f_gpr", "=", "TYPE_FIELDS", "(", "TREE_TYPE", "(", "va_list_type_node", ")", ")", ";", "f_fpr", "=", "DECL_CHAIN", "(", "f_gpr", ")", ";", "f_res", "=", "DECL_CHAIN", "(", "f_fpr", ")", ";", "f_ovf", "=", "DECL_CHAIN", "(", "f_res", ")", ";", "f_sav", "=", "DECL_CHAIN", "(", "f_ovf", ")", ";", "valist", "=", "build_simple_mem_ref", "(", "valist", ")", ";", "gpr", "=", "build3", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_gpr", ")", ",", "valist", ",", "f_gpr", ",", "NULL_TREE", ")", ";", "fpr", "=", "build3", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_fpr", ")", ",", "unshare_expr", "(", "valist", ")", ",", "f_fpr", ",", "NULL_TREE", ")", ";", "ovf", "=", "build3", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_ovf", ")", ",", "unshare_expr", "(", "valist", ")", ",", "f_ovf", ",", "NULL_TREE", ")", ";", "sav", "=", "build3", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_sav", ")", ",", "unshare_expr", "(", "valist", ")", ",", "f_sav", ",", "NULL_TREE", ")", ";", "words", "=", "crtl", "->", "args", ".", "info", ".", "words", ";", "n_gpr", "=", "MIN", "(", "crtl", "->", "args", ".", "info", ".", "sysv_gregno", "-", "GP_ARG_MIN_REG", ",", "GP_ARG_NUM_REG", ")", ";", "n_fpr", "=", "MIN", "(", "crtl", "->", "args", ".", "info", ".", "fregno", "-", "FP_ARG_MIN_REG", ",", "FP_ARG_NUM_REG", ")", ";", "if", "(", "TARGET_DEBUG_ARG", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", "HOST_WIDE_INT_PRINT_DEC", "<STR_LIT>", "HOST_WIDE_INT_PRINT_DEC", "<STR_LIT>", "HOST_WIDE_INT_PRINT_DEC", "<STR_LIT>", ",", "words", ",", "n_gpr", ",", "n_fpr", ")", ";"], "ground_truth": ["if", "(", "cfun", "->", "va_list_gpr_size", ")", "{"], "File": "rs6000-call", "Func": "rs6000_va_start", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15389, "Length": 200, "Cover_Rate": 0.3898635477582846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>RegisterInfo", "::", "<ISA_LIT>RegisterInfo", "(", ")", ":", "<ISA_LIT>BaseRegisterInfo", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMRegisterInfo19", "Func": "ARMRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15390, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "found", "=", "std", "::", "find_if", "(", "Priv", "->", "Blocks", ".", "begin", "(", ")", ",", "Priv", "->", "Blocks", ".", "end", "(", ")", ",", "[", "&", "]", "(", "auto", "block", ")", "{", "return", "block", "->", "getMBB", "(", ")", "==", "edge", ".", "first", ";", "}", ")", ";", "assert", "(", "found", "!=", "Priv", "->", "Blocks", ".", "end", "(", ")", ")", ";"], "ground_truth": ["(", "*", "found", ")", "->", "addExitTarget", "(", "Priv", "->", "getPredicatedParent", "(", "edge", ".", "second", ")", ")", ";"], "File": "SPScope1", "Func": "SPScope", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 15391, "Length": 75, "Cover_Rate": 0.3125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "regno", "<", "<NUM_LIT>", ")", "return", "LO_REGS", ";", "return", "HI_REGS", ";", "}", "if", "(", "regno", "<=", "LAST_ARM_REGNUM", "||", "regno", "==", "FRAME_POINTER_REGNUM", "||", "regno", "==", "ARG_POINTER_REGNUM", ")", "return", "GENERAL_REGS", ";"], "ground_truth": ["if", "(", "regno", "==", "CC_REGNUM", "||", "regno", "==", "VFPCC_REGNUM", ")", "return", "NO_REGS", ";"], "File": "arm3", "Func": "arm_regno_class", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15392, "Length": 43, "Cover_Rate": 0.36752136752136755, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "SeenUse", "=", "false", ";", "MachineBasicBlock", "::", "reverse_iterator", "It", "=", "Br", ",", "Er", "=", "MBB", ".", "rend", "(", ")", ";", "for", "(", "It", "++", ";", "It", "!=", "Er", ";", "It", "++", ")", "{", "if", "(", "It", "->", "modifiesRegister", "(", "CRBit", ",", "TRI", ")", ")", "{", "if", "(", "(", "It", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "It", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "It", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "CRBit", ")", "CRSetMI", "=", "&", "*", "It", ";", "break", ";", "}", "if", "(", "It", "->", "readsRegister", "(", "CRBit", ",", "TRI", ")", ")", "SeenUse", "=", "true", ";", "}", "if", "(", "!", "CRSetMI", ")", "continue", ";", "unsigned", "CRSetOp", "=", "CRSetMI", "->", "getOpcode", "(", ")", ";", "if", "(", "(", "Br", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "CRSetOp", "==", "<STR_LIT>", ")", "||", "(", "Br", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "CRSetOp", "==", "<STR_LIT>", ")", ")", "{", "InstrsToErase", ".", "push_back", "(", "Br", ")", ";", "MBB", ".", "removeSuccessor", "(", "Br", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ";", "}", "else", "{", "MachineBasicBlock", "::", "iterator", "It", "=", "Br", ",", "Er", "=", "MBB", ".", "end", "(", ")", ";", "for", "(", ";", "It", "!=", "Er", ";", "It", "++", ")", "{", "if", "(", "It", "->", "isDebugInstr", "(", ")", ")", "continue", ";", "assert", "(", "It", "->", "isTerminator", "(", ")", "&&", "<STR_LIT>", ")", ";", "InstrsToErase", ".", "push_back", "(", "&", "*", "It", ")", ";", "}", "if", "(", "!", "MBB", ".", "isLayoutSuccessor", "(", "Br", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ")", "{", "ArrayRef", "<", "MachineOperand", ">", "NoCond", ";", "TII", "->", "insertBranch", "(", "MBB", ",", "Br", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ",", "nullptr", ",", "NoCond", ",", "Br", "->", "getDebugLoc", "(", ")", ")", ";", "}", "for", "(", "auto", "&", "Succ", ":", "MBB", ".", "successors", "(", ")", ")", "if", "(", "Succ", "!=", "Br", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", "{", "MBB", ".", "removeSuccessor", "(", "Succ", ")", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "PPCPreEmitPeephole4", "Func": "runOnMachineFunction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15393, "Length": 327, "Cover_Rate": 0.36454849498327757, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "setPreservesCFG", "(", ")", ";"], "ground_truth": ["AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";"], "File": "X86LowerAMXType8", "Func": "getAnalysisUsage", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15394, "Length": 15, "Cover_Rate": 0.5769230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BytesToPopOnReturn", "=", "bytes", ";"], "ground_truth": ["}"], "File": "M68kMachineFunction (2)", "Func": "setBytesToPopOnReturn", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15395, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "Result", "=", "XII", ".", "foldMemoryOperandImpl", "(", "*", "FuncInfo", ".", "MF", ",", "MI", ",", "OpNo", ",", "AddrOps", ",", "Size", ",", "Alignment", ")", ";", "if", "(", "Result", "==", "<NUM_LIT>", ")", "return", "false", ";", "FuncInfo", ".", "MBB", "->", "insert", "(", "FuncInfo", ".", "InsertPt", ",", "Result", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "X86FastISel112", "Func": "TryToFoldLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15396, "Length": 55, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "findOptimalMemOpLowering", "(", "std", "::", "vector", "<", "EVT", ">", "&", "MemOps", ",", "unsigned", "Limit", ",", "const", "MemOp", "&", "Op", ",", "unsigned", "DstAS", ",", "unsigned", "SrcAS", ",", "const", "AttributeList", "&", "FuncAttributes", ")", "const", "{", "const", "int", "MVCFastLen", "=", "<NUM_LIT>", ";", "if", "(", "Op", ".", "isMemcpy", "(", ")", "&&", "Op", ".", "allowOverlap", "(", ")", "&&", "Op", ".", "size", "(", ")", "<=", "MVCFastLen", ")", "return", "false", ";"], "ground_truth": ["if", "(", "Op", ".", "isMemset", "(", ")", "&&", "Op", ".", "size", "(", ")", "-", "<NUM_LIT>", "<=", "MVCFastLen", ")", "return", "false", ";"], "File": "SystemZISelLowering57", "Func": "findOptimalMemOpLowering", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15397, "Length": 87, "Cover_Rate": 0.7435897435897436, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "auto", "ShiftedVal", "=", "getShiftedVal", "<", "Shift", ">", "(", ")", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "-", "ShiftedVal", "->", "first", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "ShiftedVal", "->", "second", ")", ")", ";"], "File": "AArch64AsmParser (2)2", "Func": "addImmNegWithOptionalShiftOperands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15398, "Length": 42, "Cover_Rate": 0.5915492957746479, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetSubtargetInfo", "&", "STI", "=", "DAG", "->", "MF", ".", "getSubtarget", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "STI", ".", "getInstrInfo", "(", ")", ";", "delete", "Top", ".", "HazardRec", ";", "delete", "Bot", ".", "HazardRec", ";", "Top", ".", "HazardRec", "=", "TII", "->", "CreateTargetMIHazardRecognizer", "(", "Itin", ",", "DAG", ")", ";", "Bot", ".", "HazardRec", "=", "TII", "->", "CreateTargetMIHazardRecognizer", "(", "Itin", ",", "DAG", ")", ";", "delete", "Top", ".", "ResourceModel", ";", "delete", "Bot", ".", "ResourceModel", ";", "Top", ".", "ResourceModel", "=", "new", "VLIWResourceModel", "(", "STI", ",", "DAG", "->", "getSchedModel", "(", ")", ")", ";"], "ground_truth": ["Bot", ".", "ResourceModel", "=", "new", "VLIWResourceModel", "(", "STI", ",", "DAG", "->", "getSchedModel", "(", ")", ")", ";"], "File": "HexagonMachineScheduler (2)2", "Func": "initialize", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15399, "Length": 102, "Cover_Rate": 0.5604395604395604, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ",", "bool", "LittleEndian", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "ARMProcFamily", "(", "Others", ")", ",", "HasV8_1aOps", "(", "false", ")", ",", "HasV8_2aOps", "(", "false", ")", ",", "HasFPARMv8", "(", "false", ")", ",", "HasNEON", "(", "false", ")", ",", "HasCrypto", "(", "false", ")", ",", "HasCRC", "(", "false", ")", ",", "HasPerfMon", "(", "false", ")", ",", "HasFullFP16", "(", "false", ")", ",", "HasZeroCycleRegMove", "(", "false", ")", ",", "HasZeroCycleZeroing", "(", "false", ")", ",", "StrictAlign", "(", "false", ")", ",", "ReserveX18", "(", "TT", ".", "isOSDarwin", "(", ")", ")", ",", "IsLittle", "(", "LittleEndian", ")", ",", "CPUString", "(", "CPU", ")", ",", "TargetTriple", "(", "TT", ")", ",", "FrameLowering", "(", ")", ",", "InstrInfo", "(", "initializeSubtargetDependencies", "(", "FS", ")", ")", ",", "TSInfo", "(", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", "{"], "ground_truth": ["}"], "File": "AArch64Subtarget13", "Func": "AArch64Subtarget", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15400, "Length": 150, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>RegisterAllocator", "(", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>RegisterAllocator", "(", ")", ";"], "File": "regAlloc", "Func": "createX86RegisterAllocator", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15401, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "cpu", "=", "<STR_LIT>", ";", "break", ";", "}", "}", "if", "(", "has_features", "==", "<NUM_LIT>", "&&", "strncmp", "(", "buf", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "const", "char", "*", "p", ";", "p", "=", "strchr", "(", "buf", ",", "':'", ")", ";", "if", "(", "p", "==", "NULL", ")", "continue", ";", "p", "++", ";", "while", "(", "*", "p", "!=", "<NUM_LIT>", ")", "{", "int", "i", ";", "while", "(", "ISSPACE", "(", "*", "p", ")", ")", "p", "++", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "!", "ISSPACE", "(", "p", "[", "i", "]", ")", "&&", "p", "[", "i", "]", "!=", "<NUM_LIT>", ";", "i", "++", ")", ";", "if", "(", "i", "==", "<NUM_LIT>", "&&", "strncmp", "(", "p", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "has_dfp", "=", "<NUM_LIT>", ";", "else", "if", "(", "i", "==", "<NUM_LIT>", "&&", "strncmp", "(", "p", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "has_te", "=", "<NUM_LIT>", ";", "else", "if", "(", "i", "==", "<NUM_LIT>", "&&", "strncmp", "(", "p", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "has_vx", "=", "<NUM_LIT>", ";", "else", "if", "(", "i", "==", "<NUM_LIT>", "&&", "strncmp", "(", "p", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "has_highgprs", "=", "<NUM_LIT>", ";", "p", "+=", "i", ";", "}", "has_features", "=", "<NUM_LIT>", ";", "}", "}", "fclose", "(", "f", ")", ";", "if", "(", "cpu", "==", "NULL", ")", "return", "NULL", ";", "if", "(", "arch", ")", "{", "const", "char", "*", "opt_htm", "=", "<STR_LIT>", ";", "const", "char", "*", "opt_vx", "=", "<STR_LIT>", ";", "const", "char", "*", "opt_esa_zarch", "=", "<STR_LIT>", ";", "if", "(", "!", "has_te", ")", "opt_htm", "=", "<STR_LIT>", ";", "if", "(", "!", "has_vx", ")", "opt_vx", "=", "<STR_LIT>", ";", "if", "(", "!", "has_opt_esa_zarch", "&&", "has_highgprs", ")", "opt_esa_zarch", "=", "<STR_LIT>", ";", "options", "=", "concat", "(", "options", ",", "opt_htm", ",", "opt_vx", ",", "opt_esa_zarch", ",", "NULL", ")", ";", "}", "if", "(", "has_dfp", "&&", "is_cpu_z9_109", ")", "cpu", "=", "<STR_LIT>", ";", "return", "concat", "(", "<STR_LIT>", ",", "argv", "[", "<NUM_LIT>", "]", ",", "<STR_LIT>", ",", "cpu", ",", "options", ",", "NULL", ")", ";"], "ground_truth": ["}"], "File": "driver-native4", "Func": "s390_host_detect_local_cpu", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15402, "Length": 314, "Cover_Rate": 0.4511494252873563, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_pmulhuw256_mask", "(", "(", "__v16hi", ")", "__A", ",", "(", "__v16hi", ")", "__B", ",", "(", "__v16hi", ")", "__W", ",", "(", "__mmask16", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin", "Func": "_mm256_mask_mulhi_epu16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15403, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_neon_vrndxhf", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "fp16_vrndxh_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15404, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "AMDGPUTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Outs", ",", "const", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", ",", "SDLoc", "DL", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Chain", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering100", "Func": "LowerReturn", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15405, "Length": 56, "Cover_Rate": 0.9032258064516129, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "IsRAAndRetAddrIsTaken", ")", "EntryBlock", "->", "addLiveIn", "(", "Reg", ")", ";", "bool", "IsKill", "=", "!", "IsRAAndRetAddrIsTaken", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";"], "ground_truth": ["TII", ".", "storeRegToStackSlot", "(", "*", "EntryBlock", ",", "MI", ",", "Reg", ",", "IsKill", ",", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";"], "File": "MipsSEFrameLowering", "Func": "spillCalleeSavedRegisters", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15406, "Length": 57, "Cover_Rate": 0.3048128342245989, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_unpckhps128_mask", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ",", "(", "__v4sf", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_mask_unpackhi_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15407, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "MI", "=", "Root", ".", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "Register", "HighBits", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "HighBits", ")", ".", "addImm", "(", "RemainderOffset", ")", ";", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "PtrBase", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "HighBits", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "SplitImmOffset", ")", ";", "}", ",", "}", "}", ";", "}", "}", "unsigned", "NumLiterals", "=", "!", "TII", ".", "isInlineConstant", "(", "APInt", "(", "<NUM_LIT>", ",", "ConstOffset", "&", "<NUM_LIT>", ")", ")", "+", "!", "TII", ".", "isInlineConstant", "(", "APInt", "(", "<NUM_LIT>", ",", "ConstOffset", ">>", "<NUM_LIT>", ")", ")", ";", "if", "(", "STI", ".", "getConstantBusLimit", "(", "<STR_LIT>", ")", ">", "NumLiterals", ")", "return", "None", ";", "}", "}", "}", "auto", "AddrDef", "=", "getDefSrcRegIgnoringCopies", "(", "Addr", ",", "*", "MRI", ")", ";", "if", "(", "!", "AddrDef", ")", "return", "None", ";", "if", "(", "AddrDef", "->", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Register", "SAddr", "=", "getSrcRegIgnoringCopies", "(", "AddrDef", "->", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "*", "MRI", ")", ";", "if", "(", "SAddr", "&&", "isSGPR", "(", "SAddr", ")", ")", "{", "Register", "PtrBaseOffset", "=", "AddrDef", "->", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "Register", "VOffset", "=", "matchZeroExtendFromS32", "(", "*", "MRI", ",", "PtrBaseOffset", ")", ")", "{", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "SAddr", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "VOffset", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "ImmOffset", ")", ";", "}", "}", "}", ";", "}", "}", "}", "if", "(", "AddrDef", "->", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "AddrDef", "->", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "!", "isSGPR", "(", "AddrDef", "->", "Reg", ")", ")", "return", "None", ";", "MachineInstr", "*", "MI", "=", "Root", ".", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "Register", "VOffset", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "VOffset", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "File": "AMDGPUInstructionSelector10", "Func": "selectGlobalSAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15408, "Length": 419, "Cover_Rate": 0.6358118361153262, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "CFSize", "=", "MFI", ".", "getMaxCallFrameSize", "(", ")", ";"], "ground_truth": ["if", "(", "CFSize", ">=", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", "*", "<NUM_LIT>", "/", "<NUM_LIT>", ")", "return", "false", ";"], "File": "Thumb1FrameLowering (2)1", "Func": "hasReservedCallFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15409, "Length": 30, "Cover_Rate": 0.4838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "MorphToQuadReg", "(", "<ISA_LIT>Operand", "&", "Op", ")", "{", "unsigned", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "unsigned", "regIdx", "=", "<NUM_LIT>", ";", "switch", "(", "Op", ".", "Reg", ".", "Kind", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "rk_FloatReg", ":", "regIdx", "=", "Reg", "-", "<STR_LIT>", ";", "if", "(", "regIdx", "%", "<NUM_LIT>", "||", "regIdx", ">", "<NUM_LIT>", ")", "return", "false", ";", "Reg", "=", "QuadFPRegs", "[", "regIdx", "/", "<NUM_LIT>", "]", ";", "break", ";", "case", "rk_DoubleReg", ":", "regIdx", "=", "Reg", "-", "<STR_LIT>", ";", "if", "(", "regIdx", "%", "<NUM_LIT>", "||", "regIdx", ">", "<NUM_LIT>", ")", "return", "false", ";", "Reg", "=", "QuadFPRegs", "[", "regIdx", "/", "<NUM_LIT>", "]", ";", "break", ";", "}", "Op", ".", "Reg", ".", "RegNum", "=", "Reg", ";"], "ground_truth": ["Op", ".", "Reg", ".", "Kind", "=", "rk_QuadReg", ";"], "File": "SparcAsmParser", "Func": "MorphToQuadReg", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15410, "Length": 122, "Cover_Rate": 0.9384615384615385, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "mode0", "==", "mode1", ")", ";", "if", "(", "arg0", "==", "error_mark_node", "||", "arg1", "==", "error_mark_node", ")", "return", "const0_rtx", ";", "if", "(", "target", "==", "<NUM_LIT>", "||", "GET_MODE", "(", "target", ")", "!=", "SImode", "||", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "target", ",", "SImode", ")", ")", "target", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "if", "(", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "op0", ",", "mode0", ")", ")", "op0", "=", "copy_to_mode_reg", "(", "mode0", ",", "op0", ")", ";", "if", "(", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "op1", ",", "mode1", ")", ")", "op1", "=", "copy_to_mode_reg", "(", "mode1", ",", "op1", ")", ";", "scratch", "=", "gen_reg_rtx", "(", "CCmode", ")", ";", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "scratch", ",", "op0", ",", "op1", ")", ";", "if", "(", "!", "pat", ")", "return", "const0_rtx", ";", "emit_insn", "(", "pat", ")", ";", "switch", "(", "form_int", ")", "{", "case", "<NUM_LIT>", ":", "emit_insn", "(", "gen_move_from_CR_ov_bit", "(", "target", ",", "scratch", ")", ")", ";", "return", "target", ";", "case", "<NUM_LIT>", ":", "code", "=", "EQ", ";", "break", ";", "case", "<NUM_LIT>", ":", "code", "=", "LT", ";", "break", ";", "case", "<NUM_LIT>", ":", "code", "=", "GT", ";", "break", ";", "default", ":", "error", "(", "<STR_LIT>", ")", ";", "return", "const0_rtx", ";", "}", "tmp", "=", "gen_rtx_fmt_ee", "(", "code", ",", "SImode", ",", "scratch", ",", "const0_rtx", ")", ";", "emit_move_insn", "(", "target", ",", "tmp", ")", ";", "return", "target", ";"], "ground_truth": ["}"], "File": "rs60003", "Func": "spe_expand_predicate_builtin", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15411, "Length": 242, "Cover_Rate": 0.618925831202046, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasD32", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "hasD32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15412, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isAssociativeAndCommutative", "(", "Inst", ".", "getOpcode", "(", ")", ")", "&&", "hasVirtualRegDefsInBasicBlock", "(", "Inst", ",", "Inst", ".", "getParent", "(", ")", ")", "&&", "hasReassocSibling", "(", "Inst", ",", "Commuted", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "PPCInstrInfo103", "Func": "isReassocCandidate", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15413, "Length": 36, "Cover_Rate": 0.72, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTarget", "<", "Triple", "::", "ppc64", ",", "true", ">", "Y", "(", "getThe<ISA_LIT>64Target", "(", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "RegisterTarget", "<", "Triple", "::", "ppc64le", ",", "true", ">", "Z", "(", "getThe<ISA_LIT>64LETarget", "(", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "PowerPCTargetInfo10", "Func": "LLVMInitializePowerPCTargetInfo", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15414, "Length": 43, "Cover_Rate": 0.6142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "DestVT", "==", "<STR_LIT>", ")", "{", "unsigned", "Src64", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Src64", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "SrcReg", "=", "Src64", ";", "}", "unsigned", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "DestVT", ")", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "Imm", ")", ";"], "File": "AArch64FastISel36", "Func": "EmitIntExt", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15415, "Length": 113, "Cover_Rate": 0.34036144578313254, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqdmlsdhxq_m_s32", "(", "int32x4_t", "__inactive", ",", "int32x4_t", "__a", ",", "int32x4_t", "__b", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__builtin_mve_vqdmlsdhxq_m_sv4si", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vqdmlsdhxq_m_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15416, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "ExtVT", "=", "(", "OpVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "(", "ExtVT", "!=", "<STR_LIT>", "||", "Subtarget", "->", "is64Bit", "(", ")", ")", "&&", "SrcOp", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "SrcOp", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "SrcOp", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "ExtVT", ")", "{", "OpVT", "=", "(", "OpVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "SrcOp", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ")", ";"], "File": "X86ISelLowering (2)1", "Func": "getVZextMovL", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15417, "Length": 125, "Cover_Rate": 0.45787545787545786, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TRI", "->", "getPhysRegClass", "(", "Reg", ")", ";", "RC", "=", "TRI", "->", "getSubRegClass", "(", "RC", ",", "SubReg", ")", ";"], "ground_truth": ["for", "(", "MachineRegisterInfo", "::", "use_instr_iterator", "I", "=", "MRI", ".", "use_instr_begin", "(", "Reg", ")", ",", "E", "=", "MRI", ".", "use_instr_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{"], "File": "SIFixSGPRCopies22", "Func": "inferRegClassFromUses", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15418, "Length": 48, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "FPStackOffset", "(", "<NUM_LIT>", ")", ",", "RAStackOffset", "(", "<NUM_LIT>", ")", ",", "CPUTopSavedRegOff", "(", "<NUM_LIT>", ")", ",", "FPUTopSavedRegOff", "(", "<NUM_LIT>", ")", ",", "GPHolder", "(", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ")", ",", "HasLoadArgs", "(", "false", ")", ",", "HasStoreVarArgs", "(", "false", ")", ",", "SRetReturnReg", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "MipsMachineFunction12", "Func": "MipsFunctionInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15419, "Length": 52, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcvth_n_u16_f16", "(", "float16_t", "__a", ",", "const", "int", "__b", ")", "{"], "ground_truth": ["return", "__builtin_aarch64_fcvtzuhf_uss", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "fp16_vcvth_n_u16_f16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15420, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Regs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "unsigned", "RegLst", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "RegNum", "=", "RegLst", "&", "<NUM_LIT>", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<=", "RegNum", ";", "i", "++", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Regs", "[", "i", "]", ")", ")", ";"], "File": "MipsDisassembler", "Func": "DecodeRegListOperand16", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15421, "Length": 63, "Cover_Rate": 0.5675675675675675, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>IfConversionTerm", "(", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "TVMTargetMachine", "Func": "addILPOpts", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15422, "Length": 10, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "F", "->", "hasFnAttribute", "(", "<STR_LIT>", ")", "||", "F", "->", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "{", "MachineFunction", "*", "MF", "=", "MMI", "->", "getMachineFunction", "(", "F", ")", ";", "assert", "(", "MF", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "PMFI", "=", "MF", "->", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "PMFI", "->", "setSinglePath", "(", ")", ";", "NumSPTotal", "++", ";", "W", ".", "push_back", "(", "MF", ")", ";", "}", "}", "while", "(", "!", "W", ".", "empty", "(", ")", ")", "{", "MachineFunction", "*", "MF", "=", "W", ".", "front", "(", ")", ";"], "ground_truth": ["W", ".", "pop_front", "(", ")", ";"], "File": "PatmosSPMark", "Func": "runOnMachineModule", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 15423, "Length": 90, "Cover_Rate": 0.5113636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>MCChecker", "::", "checkShuffle", "(", ")", "{", "<ISA_LIT>MCShuffler", "MCSDX", "(", "Context", ",", "ReportErrors", ",", "MCII", ",", "STI", ",", "MCB", ")", ";", "return", "MCSDX", ".", "check", "(", ")", ";"], "ground_truth": ["}"], "File": "HexagonMCChecker", "Func": "checkShuffle", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15424, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "calculate_dominance_info", "(", "CDI_DOMINATORS", ")", ";", "insn", "=", "get_insns", "(", ")", ";", "gcc_assert", "(", "NOTE_P", "(", "insn", ")", ")", ";", "for", "(", "insn", "=", "next_active_insn", "(", "insn", ")", ";", "insn", ";", "insn", "=", "next_active_insn", "(", "insn", ")", ")", "{", "if", "(", "NONJUMP_INSN_P", "(", "insn", ")", ")", "{", "if", "(", "recog_memoized", "(", "insn", ")", "==", "CODE_FOR_sethi", "&&", "nds32_symbolic_operand", "(", "XEXP", "(", "SET_SRC", "(", "PATTERN", "(", "insn", ")", ")", ",", "<NUM_LIT>", ")", ",", "SImode", ")", ")", "nds32_group_insns", "(", "insn", ")", ";", "}", "}", "df_insn_rescan_all", "(", ")", ";", "df_finish_pass", "(", "false", ")", ";"], "ground_truth": ["free_dominance_info", "(", "CDI_DOMINATORS", ")", ";"], "File": "nds32-relax-opt2", "Func": "nds32_relax_group", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15425, "Length": 94, "Cover_Rate": 0.7230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "OS", "<<", "getRegisterName", "(", "RegNo", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter40", "Func": "printRegName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15426, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "case", "ELF", "::", "R_CPU0_HI16", ":", "case", "ELF", "::", "R_CPU0_LO16", ":", "case", "ELF", "::", "R_CPU0_32", ":", "return", "true", ";", "case", "ELF", "::", "R_CPU0_GPREL16", ":", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "Cpu0ELFObjectWriter", "Func": "needsRelocateWithSymbol", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15427, "Length": 31, "Cover_Rate": 0.5081967213114754, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TM", ".", "getDrvInterface", "(", ")", "==", "<STR_LIT>", ")", "return", "(", "SmVersion", ">=", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "NVPTXSubtarget (2)", "Func": "hasImageHandles", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15428, "Length": 20, "Cover_Rate": 0.6451612903225806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const_tree", "decl", "=", "SYMBOL_REF_DECL", "(", "sym", ")", ";", "bool", "is_weak", "=", "(", "decl", "&&", "DECL_P", "(", "decl", ")", "&&", "DECL_WEAK", "(", "decl", ")", ")", ";"], "ground_truth": ["if", "(", "!", "is_weak", "&&", "SYMBOL_REF_LOCAL_P", "(", "sym", ")", ")", "emit_insn", "(", "gen_sym_label2reg", "(", "reg", ",", "sym", ",", "lab", ")", ")", ";"], "File": "sh", "Func": "sh_expand_sym_label2reg", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15429, "Length": 47, "Cover_Rate": 0.47474747474747475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ScheduleDAGMI", "*", "DAG", "=", "createGenericSchedPostRA", "(", "C", ")", ";", "DAG", "->", "addMutation", "(", "create<ISA_LIT>MacroFusionDAGMutation", "(", ")", ")", ";"], "ground_truth": ["return", "DAG", ";"], "File": "X86TargetMachine105", "Func": "createPostMachineScheduler", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15430, "Length": 21, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "MO", ".", "isTied", "(", ")", ")", "return", "false", ";", "RegUse", "&", "Map", "=", "MO", ".", "isDef", "(", ")", "?", "Uses", ":", "Defs", ";", "auto", "Conflict", "=", "Map", ".", "find", "(", "Reg", ")", ";", "if", "(", "Conflict", "==", "Map", ".", "end", "(", ")", ")", "continue", ";"], "ground_truth": ["if", "(", "Register", "::", "isPhysicalRegister", "(", "Reg", ")", ")", "return", "false", ";"], "File": "SIFormMemoryClauses1", "Func": "canBundle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15431, "Length": 68, "Cover_Rate": 0.41975308641975306, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "tree", "fold_build_vec_cmp", "(", "tree_code", "code", ",", "tree", "type", ",", "tree", "arg0", ",", "tree", "arg1", ")", "{", "tree", "cmp_type", "=", "truth_type_for", "(", "type", ")", ";", "tree", "zero_vec", "=", "build_zero_cst", "(", "type", ")", ";", "tree", "minus_one_vec", "=", "build_minus_one_cst", "(", "type", ")", ";", "tree", "cmp", "=", "fold_build2", "(", "code", ",", "cmp_type", ",", "arg0", ",", "arg1", ")", ";", "return", "fold_build3", "(", "VEC_COND_EXPR", ",", "type", ",", "cmp", ",", "minus_one_vec", ",", "zero_vec", ")", ";"], "ground_truth": ["}"], "File": "rs6000-call", "Func": "fold_build_vec_cmp", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15432, "Length": 70, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "VT", "=", "LD", "->", "getMemoryVT", "(", ")", ".", "getSimpleVT", "(", ")", ";", "unsigned", "Opc", "=", "(", "VT", "==", "<STR_LIT>", "?", "Opc32", ":", "VT", "==", "<STR_LIT>", "?", "Opc16", ":", "Opc8", ")", ";", "MachineSDNode", "::", "mmo_iterator", "MemRefs0", "=", "MF", "->", "allocateMemRefsArray", "(", "<NUM_LIT>", ")", ";", "MemRefs0", "[", "<NUM_LIT>", "]", "=", "cast", "<", "MemSDNode", ">", "(", "N1", ")", "->", "getMemOperand", "(", ")", ";", "SDValue", "Ops0", "[", "]", "=", "{", "N2", ",", "LD", "->", "getBasePtr", "(", ")", ",", "LD", "->", "getChain", "(", ")", "}", ";", "SDNode", "*", "ResNode", "=", "CurDAG", "->", "SelectNodeTo", "(", "Op", ",", "Opc", ",", "VT", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Ops0", ",", "<NUM_LIT>", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "ResNode", ")", "->", "setMemRefs", "(", "MemRefs0", ",", "MemRefs0", "+", "<NUM_LIT>", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N1", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "ResNode", ",", "<NUM_LIT>", ")", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N1", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "ResNode", ",", "<NUM_LIT>", ")", ")", ";", "return", "ResNode", ";", "}", "return", "NULL", ";"], "ground_truth": ["}"], "File": "KudeyarISelDAGToDAG", "Func": "SelectIndexedBinOpLoad", "Target": "Kudeyar", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15433, "Length": 172, "Cover_Rate": 0.6640926640926641, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setScratchRSrcReg", "(", "Register", "Reg", ")", "{"], "ground_truth": ["assert", "(", "Reg", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "SIMachineFunctionInfo (2)2", "Func": "setScratchRSrcReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15434, "Length": 16, "Cover_Rate": 0.7619047619047619, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>TileConfig", "(", ")", ";"], "ground_truth": ["}"], "File": "X86TileConfig (2)", "Func": "createX86TileConfigPass", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15435, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Default", "=", "std", "::", "make_pair", "(", "Root", ".", "getReg", "(", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "STI", ".", "hasFlatInstOffsets", "(", ")", ")", "return", "Default", ";", "const", "MachineInstr", "*", "OpDef", "=", "MRI", "->", "getVRegDef", "(", "Root", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "OpDef", "||", "OpDef", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "Default", ";", "Optional", "<", "int64_t", ">", "Offset", "=", "getConstantVRegVal", "(", "OpDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "*", "MRI", ")", ";", "if", "(", "!", "Offset", ".", "hasValue", "(", ")", ")", "return", "Default", ";", "unsigned", "AddrSpace", "=", "(", "*", "MI", "->", "memoperands_begin", "(", ")", ")", "->", "getAddrSpace", "(", ")", ";", "if", "(", "!", "TII", ".", "isLegalFLATOffset", "(", "Offset", ".", "getValue", "(", ")", ",", "AddrSpace", ",", "Signed", ")", ")", "return", "Default", ";", "Register", "BasePtr", "=", "OpDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["return", "std", "::", "make_pair", "(", "BasePtr", ",", "Offset", ".", "getValue", "(", ")", ")", ";"], "File": "AMDGPUInstructionSelector1", "Func": "selectFlatOffsetImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15436, "Length": 160, "Cover_Rate": 0.837696335078534, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AddOpcode", ")", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";", "MachineInstr", "*", "BRCL", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "BRCL", "->", "addRegisterKilled", "(", "<STR_LIT>", ",", "&", "TII", "->", "getRegisterInfo", "(", ")", ")", ";"], "ground_truth": ["MI", "->", "eraseFromParent", "(", ")", ";"], "File": "SystemZLongBranch10", "Func": "splitBranchOnCount", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15437, "Length": 113, "Cover_Rate": 0.7793103448275862, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "rtx_equal_p", "(", "XEXP", "(", "cond1", ",", "<NUM_LIT>", ")", ",", "XEXP", "(", "cond2", ",", "<NUM_LIT>", ")", ")", "&&", "rtx_equal_p", "(", "XEXP", "(", "cond1", ",", "<NUM_LIT>", ")", ",", "XEXP", "(", "cond2", ",", "<NUM_LIT>", ")", ")", "&&", "GET_CODE", "(", "cond1", ")", "==", "reverse_condition", "(", "GET_CODE", "(", "cond2", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "c6x", "Func": "conditions_opposite_p", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 15438, "Length": 51, "Cover_Rate": 0.8225806451612904, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TREE_CODE", "(", "exp", ")", "==", "STRING_CST", ")", "return", "false", ";", "if", "(", "TREE_CODE", "(", "exp", ")", "==", "FUNCTION_DECL", ")", "return", "false", ";", "if", "(", "TREE_CODE", "(", "exp", ")", "==", "VAR_DECL", "&&", "DECL_SECTION_NAME", "(", "exp", ")", ")", "{", "const", "char", "*", "section", "=", "TREE_STRING_POINTER", "(", "DECL_SECTION_NAME", "(", "exp", ")", ")", ";", "if", "(", "strcmp", "(", "section", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", "||", "strcmp", "(", "section", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "true", ";", "}", "else", "{", "HOST_WIDE_INT", "size", "=", "int_size_in_bytes", "(", "TREE_TYPE", "(", "exp", ")", ")", ";"], "ground_truth": ["if", "(", "size", ">", "<NUM_LIT>", "&&", "(", "unsigned", "HOST_WIDE_INT", ")", "size", "<=", "g_switch_value", ")", "return", "true", ";"], "File": "alpha3", "Func": "alpha_in_small_data_p", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15439, "Length": 106, "Cover_Rate": 0.8907563025210085, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>RRIAddressMode", "(", "bool", "RI", "=", "false", ")", ":", "BaseType", "(", "RegBase", ")", ",", "IndexReg", "(", ")", ",", "Disp", "(", "<NUM_LIT>", ")", ",", "isRI", "(", "RI", ")", "{"], "ground_truth": ["}"], "File": "SystemZISelDAGToDAG16", "Func": "SystemZRRIAddressMode", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15440, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVCEQZ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15441, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "PPCCTRLoops2", "Func": "getPassName", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15442, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "<ISA_LIT>RegisterInfo", "::", "getPointerRegClass", "(", ")", "const", "{", "const", "<ISA_LIT>Subtarget", "*", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";"], "ground_truth": ["if", "(", "Subtarget", "->", "is64Bit", "(", ")", ")", "return", "&", "<STR_LIT>", ";"], "File": "X86RegisterInfo33", "Func": "getPointerRegClass", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15443, "Length": 37, "Cover_Rate": 0.7872340425531915, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NumBits", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NumBits", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NumBits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "isSigned", "=", "false", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "}", "Offset", "+=", "getFrameIndexInstrOffset", "(", "MI", ",", "i", ")", ";", "if", "(", "(", "Offset", "&", "(", "Scale", "-", "<NUM_LIT>", ")", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "isSigned", "&&", "Offset", "<", "<NUM_LIT>", ")", "Offset", "=", "-", "Offset", ";", "unsigned", "Mask", "=", "(", "<NUM_LIT>", "<<", "NumBits", ")", "-", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "(", "unsigned", ")", "Offset", "<=", "Mask", "*", "Scale", ")", "return", "true", ";"], "File": "ARMBaseRegisterInfo36", "Func": "isFrameOffsetLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15444, "Length": 106, "Cover_Rate": 0.36054421768707484, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DetectRoundChange", "::", "DetectRoundChange", "(", ")", ":", "LEONMachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "LeonPasses (2)", "Func": "DetectRoundChange", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15445, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "dstBlk", ")", ";", "if", "(", "srcBlk", "==", "dstBlk", ")", "{", "return", "SinglePath_InPath", ";", "}", "while", "(", "srcBlk", "&&", "srcBlk", "->", "succ_size", "(", ")", "==", "<NUM_LIT>", ")", "{", "srcBlk", "=", "*", "srcBlk", "->", "succ_begin", "(", ")", ";", "if", "(", "srcBlk", "==", "dstBlk", ")", "{", "return", "SinglePath_InPath", ";", "}", "if", "(", "!", "allowSideEntry", "&&", "srcBlk", "->", "pred_size", "(", ")", ">", "<NUM_LIT>", ")", "{", "return", "Not_SinglePath", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer16", "Func": "singlePathTo", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15446, "Length": 67, "Cover_Rate": 0.5826086956521739, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "DefaultSubtarget", ";"], "ground_truth": ["}"], "File": "Cpu0TargetMachine", "Func": "getSubtargetImpl", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15447, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "++", "MI", "->", "getIterator", "(", ")", ";", "while", "(", "I", "!=", "MBB", "->", "instr_end", "(", ")", "&&", "I", "->", "isInsideBundle", "(", ")", ")", "{", "EmitInstruction", "(", "&", "*", "I", ")", ";", "++", "I", ";", "}", "}", "else", "{", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "lower", "(", "MI", ",", "TmpInst", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "TmpInst", ")", ";", "if", "(", "STI", ".", "dumpCode", "(", ")", ")", "{", "DisasmLines", ".", "resize", "(", "DisasmLines", ".", "size", "(", ")", "+", "<NUM_LIT>", ")", ";", "std", "::", "string", "&", "DisasmLine", "=", "DisasmLines", ".", "back", "(", ")", ";", "raw_string_ostream", "DisasmStream", "(", "DisasmLine", ")", ";", "<ISA_LIT>InstPrinter", "InstPrinter", "(", "*", "TM", ".", "getMCAsmInfo", "(", ")", ",", "*", "MF", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ",", "*", "MF", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "InstPrinter", ".", "printInst", "(", "&", "TmpInst", ",", "DisasmStream", ",", "StringRef", "(", ")", ",", "MF", "->", "getSubtarget", "(", ")", ")", ";", "SmallVector", "<", "MCFixup", ",", "<NUM_LIT>", ">", "Fixups", ";", "SmallVector", "<", "char", ",", "<NUM_LIT>", ">", "CodeBytes", ";", "raw_svector_ostream", "CodeStream", "(", "CodeBytes", ")", ";", "auto", "&", "ObjStreamer", "=", "static_cast", "<", "MCObjectStreamer", "&", ">", "(", "*", "OutStreamer", ")", ";"], "ground_truth": ["MCCodeEmitter", "&", "InstEmitter", "=", "ObjStreamer", ".", "getAssembler", "(", ")", ".", "getEmitter", "(", ")", ";"], "File": "AMDGPUMCInstLower1", "Func": "EmitInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15448, "Length": 206, "Cover_Rate": 0.45982142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "V2", "=", "SVOp", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "SVOp", ")", ";", "MVT", "VT", "=", "SVOp", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ";", "MVT", "EltVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "hasSSE41", "(", ")", "||", "EltVT", "==", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "hasInt256", "(", ")", "&&", "VT", "==", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "unsigned", "MaskValue", "=", "<NUM_LIT>", ";", "unsigned", "NumLanes", "=", "(", "NumElems", "-", "<NUM_LIT>", ")", "/", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "unsigned", "NumElemsInLane", "=", "NumElems", "/", "NumLanes", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElemsInLane", ";", "++", "i", ")", "{"], "ground_truth": ["int", "SndLaneEltIdx", "=", "(", "NumLanes", "==", "<NUM_LIT>", ")", "?", "SVOp", "->", "getMaskElt", "(", "i", "+", "NumElemsInLane", ")", ":", "-", "<NUM_LIT>", ";"], "File": "X86ISelLowering36", "Func": "LowerVECTOR_SHUFFLEtoBlend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15449, "Length": 141, "Cover_Rate": 0.3560606060606061, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "AM", ".", "BaseOffs", ")", ")", "return", "false", ";", "switch", "(", "AM", ".", "Scale", ")", "{", "case", "<NUM_LIT>", ":", "return", "true", ";", "case", "<NUM_LIT>", ":", "return", "true", ";", "case", "<NUM_LIT>", ":", "if", "(", "AM", ".", "HasBaseReg", ")", "{", "return", "false", ";", "}", "return", "true", ";", "default", ":", "return", "false", ";", "}", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "AM", ".", "BaseOffs", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "AM", ".", "Scale", "==", "<NUM_LIT>", ")", "return", "true", ";"], "File": "SIISelLowering111", "Func": "isLegalAddressingMode", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15450, "Length": 93, "Cover_Rate": 0.4492753623188406, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getNamedSection", "(", "Name", ".", "c_str", "(", ")", ",", "SectionFlags", "::", "setEntitySize", "(", "SectionFlags", "::", "Mergeable", "|", "SectionFlags", "::", "Small", ",", "Size", ")", ")", ";", "}", "return", "getReadOnlySection", "(", ")", ";"], "ground_truth": ["}"], "File": "XCoreTargetAsmInfo2", "Func": "MergeableConstSection", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15451, "Length": 32, "Cover_Rate": 0.3368421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SeenPointer", "=", "Tag", "==", "dwarf", "::", "DW_TAG_pointer_type", ";", "}", "if", "(", "CheckPointer", "&&", "SeenPointer", ")", "{", "const", "DIType", "*", "Base", "=", "DTy", "->", "getBaseType", "(", ")", ";", "if", "(", "Base", ")", "{", "if", "(", "const", "auto", "*", "CTy", "=", "dyn_cast", "<", "DICompositeType", ">", "(", "Base", ")", ")", "{", "auto", "CTag", "=", "CTy", "->", "getTag", "(", ")", ";", "if", "(", "(", "CTag", "==", "dwarf", "::", "DW_TAG_structure_type", "||", "CTag", "==", "dwarf", "::", "DW_TAG_union_type", ")", "&&", "!", "CTy", "->", "isForwardDecl", "(", ")", ")", "{", "auto", "TypeEntry", "=", "std", "::", "make_unique", "<", "BTFTypeDerived", ">", "(", "DTy", ",", "Tag", ",", "true", ")", ";", "auto", "&", "Fixup", "=", "FixupDerivedTypes", "[", "CTy", "->", "getName", "(", ")", "]", ";"], "ground_truth": ["Fixup", ".", "first", "=", "CTag", "==", "dwarf", "::", "DW_TAG_union_type", ";"], "File": "BTFDebug10", "Func": "visitDerivedType", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15452, "Length": 121, "Cover_Rate": 0.38412698412698415, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "IID", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "switch", "(", "IID", ")", "{", "default", ":", "return", "nullptr", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "SelectTexSurfHandle", "(", "N", ")", ";"], "File": "NVPTXISelDAGToDAG15", "Func": "SelectIntrinsicNoChain", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15453, "Length": 39, "Cover_Rate": 0.7222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "NewMIs", ";", "<ISA_LIT>FunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "FuncInfo", "->", "setHasSpills", "(", ")", ";", "bool", "NonRI", "=", "false", ",", "SpillsVRS", "=", "false", ";", "if", "(", "StoreRegToStackSlot", "(", "MF", ",", "SrcReg", ",", "isKill", ",", "FrameIdx", ",", "RC", ",", "NewMIs", ",", "NonRI", ",", "SpillsVRS", ")", ")", "FuncInfo", "->", "setSpillsCR", "(", ")", ";", "if", "(", "SpillsVRS", ")", "FuncInfo", "->", "setSpillsVRSAVE", "(", ")", ";", "if", "(", "NonRI", ")", "FuncInfo", "->", "setHasNonRISpills", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NewMIs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MBB", ".", "insert", "(", "MI", ",", "NewMIs", "[", "i", "]", ")", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FrameIdx", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FrameIdx", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FrameIdx", ")", ")", ";"], "ground_truth": ["NewMIs", ".", "back", "(", ")", "->", "addMemOperand", "(", "MF", ",", "MMO", ")", ";"], "File": "PPCInstrInfo (3)", "Func": "StoreRegToStackSlot", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15454, "Length": 179, "Cover_Rate": 0.7920353982300885, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>RDFOpt", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["initialize<ISA_LIT>RDFOptPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "File": "HexagonRDFOpt", "Func": "HexagonRDFOpt", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15455, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "SRsrcSub3", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "unsigned", "SRsrc", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "SRsrcSub0", ")", ".", "addReg", "(", "VRsrc", ",", "VRsrcUndef", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "SRsrcSub1", ")", ".", "addReg", "(", "VRsrc", ",", "VRsrcUndef", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "SRsrcSub2", ")", ".", "addReg", "(", "VRsrc", ",", "VRsrcUndef", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "SRsrcSub3", ")", ".", "addReg", "(", "VRsrc", ",", "VRsrcUndef", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "SRsrc", ")", ".", "addReg", "(", "SRsrcSub0", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "SRsrcSub1", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "SRsrcSub2", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "SRsrcSub3", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "Rsrc", ".", "setReg", "(", "SRsrc", ")", ";", "Rsrc", ".", "setIsKill", "(", "true", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "CondReg0", ")", ".", "addReg", "(", "SRsrc", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ".", "addReg", "(", "VRsrc", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "CondReg1", ")", ".", "addReg", "(", "SRsrc", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ".", "addReg", "(", "VRsrc", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "AndCond", ")", ".", "addReg", "(", "CondReg0", ")", ".", "addReg", "(", "CondReg1", ")", ";", "MRI", ".", "setSimpleHint", "(", "SaveExec", ",", "AndCond", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "SaveExec", ")", ".", "addReg", "(", "AndCond", ",", "RegState", "::", "Kill", ")", ";", "I", "=", "LoopBB", ".", "end", "(", ")", ";"], "ground_truth": ["BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "SaveExec", ")", ";"], "File": "SIInstrInfo1", "Func": "emitLoadSRsrcFromVGPRLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15456, "Length": 374, "Cover_Rate": 0.6181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "symbolic_operand", "(", "src", ",", "VOIDmode", ")", ")", "{", "if", "(", "(", "TARGET_CMODEL_TINY", "&&", "(", "!", "loongarch_global_symbol_p", "(", "src", ")", "||", "loongarch_symbol_binds_local_p", "(", "src", ")", ")", ")", "||", "(", "TARGET_CMODEL_TINY_STATIC", "&&", "!", "loongarch_weak_symbol_p", "(", "src", ")", ")", ")", "{", "unsigned", "int", "align", ";", "if", "(", "LABEL_REF_P", "(", "src", ")", ")", "align", "=", "<NUM_LIT>", ";", "else", "if", "(", "CONSTANT_POOL_ADDRESS_P", "(", "src", ")", ")", "align", "=", "GET_MODE_ALIGNMENT", "(", "get_pool_mode", "(", "src", ")", ")", ";", "else", "if", "(", "TREE_CONSTANT_POOL_ADDRESS_P", "(", "src", ")", ")", "{", "tree", "exp", "=", "SYMBOL_REF_DECL", "(", "src", ")", ";", "align", "=", "TYPE_ALIGN", "(", "TREE_TYPE", "(", "exp", ")", ")", ";", "align", "=", "loongarch_constant_alignment", "(", "exp", ",", "align", ")", ";", "}", "else", "if", "(", "SYMBOL_REF_DECL", "(", "src", ")", ")", "align", "=", "DECL_ALIGN", "(", "SYMBOL_REF_DECL", "(", "src", ")", ")", ";", "else", "if", "(", "SYMBOL_REF_HAS_BLOCK_INFO_P", "(", "src", ")", "&&", "SYMBOL_REF_BLOCK", "(", "src", ")", "!=", "NULL", ")", "align", "=", "SYMBOL_REF_BLOCK", "(", "src", ")", "->", "alignment", ";", "else", "align", "=", "BITS_PER_UNIT", ";", "if", "(", "align", "%", "(", "<NUM_LIT>", "*", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "}", "if", "(", "TARGET_CMODEL_TINY", "||", "TARGET_CMODEL_TINY_STATIC", "||", "TARGET_CMODEL_NORMAL", "||", "TARGET_CMODEL_LARGE", ")", "{", "if", "(", "!", "loongarch_global_symbol_p", "(", "src", ")", "||", "loongarch_symbol_binds_local_p", "(", "src", ")", ")", "return", "<STR_LIT>", ";", "else", "return", "<STR_LIT>", ";", "}", "if", "(", "TARGET_CMODEL_EXTREME", ")", "{", "sorry", "(", "<STR_LIT>", ")", ";", "gcc_unreachable", "(", ")", ";", "}", "}", "}", "if", "(", "src_code", "==", "REG", "&&", "FP_REG_P", "(", "REGNO", "(", "src", ")", ")", ")", "{", "if", "(", "dest_code", "==", "REG", "&&", "FP_REG_P", "(", "REGNO", "(", "dest", ")", ")", ")", "return", "dbl_p", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "dest_code", "==", "MEM", ")", "{", "const", "char", "*", "insn", "=", "NULL", ";", "insn", "=", "loongarch_output_move_index_float", "(", "XEXP", "(", "dest", ",", "<NUM_LIT>", ")", ",", "GET_MODE", "(", "dest", ")", ",", "false", ")", ";", "if", "(", "insn", ")", "return", "insn", ";", "return", "dbl_p", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "}", "if", "(", "dest_code", "==", "REG", "&&", "FP_REG_P", "(", "REGNO", "(", "dest", ")", ")", ")", "{", "if", "(", "src_code", "==", "MEM", ")", "{", "const", "char", "*", "insn", "=", "NULL", ";", "insn", "=", "loongarch_output_move_index_float", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ",", "GET_MODE", "(", "src", ")", ",", "true", ")", ";", "if", "(", "insn", ")", "return", "insn", ";"], "ground_truth": ["return", "dbl_p", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "loongarch", "Func": "loongarch_output_move", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15457, "Length": 375, "Cover_Rate": 0.43352601156069365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "<NUM_LIT>", ")", ";", "if", "(", "!", "MO1", ".", "getReg", "(", ")", ")", "{", "unsigned", "ImmOffs", "=", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "assert", "(", "ImmOffs", "&&", "<STR_LIT>", ")", ";", "O", "<<", "<STR_LIT>", "<<", "(", "char", ")", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", "<<", "ImmOffs", ";"], "ground_truth": ["return", ";"], "File": "ARMAsmPrinter31", "Func": "printAddrMode2OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15458, "Length": 75, "Cover_Rate": 0.44642857142857145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "const", "__v16qu", "__shiftA", "=", "vec_splats", "(", "(", "unsigned", "char", ")", "(", "(", "<NUM_LIT>", "-", "__count", ")", "*", "<NUM_LIT>", ")", ")", ";", "const", "__v16qu", "__shiftB", "=", "vec_splats", "(", "(", "unsigned", "char", ")", "(", "__count", "*", "<NUM_LIT>", ")", ")", ";", "__A", "=", "(", "__m128i", ")", "vec_slo", "(", "(", "__v16qu", ")", "__A", ",", "__shiftA", ")", ";", "__B", "=", "(", "__m128i", ")", "vec_sro", "(", "(", "__v16qu", ")", "__B", ",", "__shiftB", ")", ";", "__A", "=", "(", "__m128i", ")", "vec_sro", "(", "(", "__v16qu", ")", "__A", ",", "__shiftA", ")", ";", "__B", "=", "(", "__m128i", ")", "vec_slo", "(", "(", "__v16qu", ")", "__B", ",", "__shiftB", ")", ";"], "ground_truth": ["return", "(", "__m128i", ")", "vec_or", "(", "(", "__v16qu", ")", "__A", ",", "(", "__v16qu", ")", "__B", ")", ";"], "File": "tmmintrin2", "Func": "_mm_alignr_epi8", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15459, "Length": 118, "Cover_Rate": 0.3782051282051282, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "cpp_opts", "->", "warn_unused_macros", "=", "<NUM_LIT>", ";", "cpp_force_token_locations", "(", "parse_in", ",", "BUILTINS_LOCATION", ")", ";", "aarch64_update_cpp_builtins", "(", "parse_in", ")", ";", "cpp_stop_forcing_token_locations", "(", "parse_in", ")", ";", "cpp_opts", "->", "warn_unused_macros", "=", "saved_warn_unused_macros", ";", "if", "(", "pop_target", ")", "aarch64_save_restore_target_globals", "(", "pop_target", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "aarch64-c1", "Func": "aarch64_pragma_target_parse", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15460, "Length": 42, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>IRDecorator", "::", "ReplaceConstantGlobsRefs", "(", "GlobalVariable", "*", "GV", ",", "GlobalVariable", "*", "GCStruct", ",", "GlobFieldOffsetMap", "&", "GlobOffsetMap", ")", "{", "LLVMContext", "&", "Cxt", "=", "Func", "->", "getContext", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "Func", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "Type", "*", "TargetIdxTy", "=", "GetTargetIndexType", "(", "DL", ",", "Cxt", ")", ";", "SmallVector", "<", "Instruction", "*", ",", "<NUM_LIT>", ">", "RemoveList", ";", "SmallVector", "<", "std", "::", "pair", "<", "Instruction", "*", ",", "Value", "*", ">", ",", "<NUM_LIT>", ">", "UserGEPClonePairVec", ";", "for", "(", "auto", "Use", "=", "GV", "->", "use_begin", "(", ")", ";", "Use", "!=", "GV", "->", "use_end", "(", ")", ";", "Use", "++", ")", "{", "SmallVector", "<", "Value", "*", ",", "<NUM_LIT>", ">", "Indices", ";", "unsigned", "FldIndex", "=", "GlobOffsetMap", "[", "GV", "]", ";", "Indices", ".", "push_back", "(", "ConstantInt", "::", "get", "(", "TargetIdxTy", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["Indices", ".", "push_back", "(", "ConstantInt", "::", "get", "(", "TargetIdxTy", ",", "FldIndex", ")", ")", ";"], "File": "JVMIRDecorator", "Func": "ReplaceConstantGlobsRefs", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15461, "Length": 148, "Cover_Rate": 0.3894736842105263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "requiresRealignment", "=", "(", "(", "MFI", "->", "getMaxAlignment", "(", ")", ">", "StackAlign", ")", "||", "F", "->", "hasFnAttr", "(", "Attribute", "::", "StackAlignment", ")", ")", ";"], "ground_truth": ["if", "(", "ForceStackAlign", ")", "return", "canRealignStack", "(", "MF", ")", ";"], "File": "X86RegisterInfo39", "Func": "needsStackRealignment", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15462, "Length": 34, "Cover_Rate": 0.37777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printTFE", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "printNamedBit", "(", "MI", ",", "OpNo", ",", "O", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter1", "Func": "printTFE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15463, "Length": 35, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SelectSectionForGlobal", "(", "const", "GlobalValue", "*", "GV", ",", "SectionKind", "Kind", ",", "Mangler", "&", "Mang", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "if", "(", "Kind", ".", "isBSS", "(", ")", "&&", "IsGlobalInSmallSection", "(", "GV", ",", "TM", ",", "Kind", ")", ")", "return", "SmallBSSSection", ";"], "ground_truth": ["if", "(", "Kind", ".", "isDataNoRel", "(", ")", "&&", "IsGlobalInSmallSection", "(", "GV", ",", "TM", ",", "Kind", ")", ")", "return", "SmallDataSection", ";"], "File": "MipsTargetObjectFile23", "Func": "SelectSectionForGlobal", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15464, "Length": 61, "Cover_Rate": 0.7530864197530864, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Inst", "->", "getOperand", "(", "ImmOpPosition", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", "&&", "Inst", "->", "getOperand", "(", "BaseOpPosition", ")", ".", "getReg", "(", ")", "==", "<NUM_LIT>", ")", "{", "Inst", "->", "getOperand", "(", "BaseOpPosition", ")", ".", "setReg", "(", "IndexReg", ")", ";"], "ground_truth": ["Inst", "->", "getOperand", "(", "IndexOpPosition", ")", ".", "setReg", "(", "<NUM_LIT>", ")", ";"], "File": "X86MCNaCl", "Func": "ShortenMemoryRef", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15465, "Length": 53, "Cover_Rate": 0.5578947368421052, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ValVT", ".", "getSizeInBits", "(", ")", "<=", "<NUM_LIT>", "&&", "(", "(", "LT", ".", "second", "==", "<STR_LIT>", "&&", "RevVTSize", "<=", "<NUM_LIT>", ")", "||", "(", "LT", ".", "second", "==", "<STR_LIT>", "&&", "RevVTSize", "<=", "(", "IsMLA", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", "||", "(", "LT", ".", "second", "==", "<STR_LIT>", "&&", "RevVTSize", "<=", "<NUM_LIT>", ")", ")", ")", "return", "ST", "->", "getMVEVectorCostFactor", "(", "CostKind", ")", "*", "LT", ".", "first", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo14", "Func": "getExtendedAddReductionCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15466, "Length": 67, "Cover_Rate": 0.35638297872340424, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "SelectionDAGTargetInfo", "*", "getSelectionDAGInfo", "(", ")", "const", "override", "{", "return", "&", "TSInfo", ";"], "ground_truth": ["}"], "File": "PPCSubtarget", "Func": "getSelectionDAGInfo", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15467, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "prior", "(", "MBB", ".", "end", "(", ")", ")", ";", "if", "(", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "const", "<ISA_LIT>InstrInfo", "&", "TII", "=", "*", "TM", ".", "getInstrInfo", "(", ")", ";", "if", "(", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "enablePostRAScheduler", "(", ")", ")", "{", "<ISA_LIT>InstrInfo", "::", "addFormOp", "(", "<ISA_LIT>InstrInfo", "::", "addDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ")", ",", "<STR_LIT>", ",", "true", ")", ";", "MBBI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "<STR_LIT>", ",", "false", ",", "true", ")", ")", ";", "<ISA_LIT>InstrInfo", "::", "addDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", ")", ")", ";", "<ISA_LIT>InstrInfo", "::", "addFormOp", "(", "<ISA_LIT>InstrInfo", "::", "addDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ",", "<STR_LIT>", ",", "false", ")", ";", "}", "else", "{", "<ISA_LIT>InstrInfo", "::", "addDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "TMS320C64XFrameLowering", "Func": "emitEpilogue", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 15468, "Length": 246, "Cover_Rate": 0.8118811881188119, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Abs2008", ";"], "ground_truth": ["}"], "File": "MipsSubtarget (2)3", "Func": "inAbs2008Mode", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15469, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Dest", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "Copy", "=", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Dest", ")", ".", "addReg", "(", "LiveMaskReg", ")", ";", "LIS", "->", "ReplaceMachineInstrInMaps", "(", "*", "MI", ",", "*", "Copy", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}"], "File": "SIWholeQuadMode", "Func": "lowerLiveMaskQueries", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15470, "Length": 64, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Offset", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "{", "Base", "=", "N", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "+", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "<STR_LIT>", "AddSub", "=", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "RHSC", "<", "<NUM_LIT>", ")", "{"], "File": "ARMISelDAGToDAG101", "Func": "SelectAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15471, "Length": 218, "Cover_Rate": 0.5972602739726027, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ImmToReg", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{", "initialize<ISA_LIT>ImmToRegPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["registerInstructionsForXform", "(", ")", ";"], "File": "TPCImmToReg", "Func": "TPCImmToReg", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15472, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "<ISA_LIT>InstrInfo", "::", "getMinValue", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{"], "ground_truth": ["const", "uint64_t", "F", "=", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", ";"], "File": "HexagonInstrInfo11", "Func": "getMinValue", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15473, "Length": 24, "Cover_Rate": 0.3287671232876712, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Op", "=", "std", "::", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "Immediate", ")", ";", "Op", "->", "Imm", ".", "Val", "=", "Val", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";"], "ground_truth": ["return", "Op", ";"], "File": "MMIXAsmParser", "Func": "createImm", "Target": "MMIX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15474, "Length": 36, "Cover_Rate": 0.6206896551724138, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask8", ")", "__builtin_ia32_ucmpq256_mask", "(", "(", "__v4di", ")", "__X", ",", "(", "__v4di", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask8", ")", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_mask_cmple_epu64_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15475, "Length": 25, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "splitVectorIntUnary", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "assert", "(", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "is256BitVector", "(", ")", "||", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "is512BitVector", "(", ")", ")", "&&", "(", "VT", ".", "is256BitVector", "(", ")", "||", "VT", ".", "is512BitVector", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", "==", "VT", ".", "getVectorNumElements", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";"], "ground_truth": ["SDValue", "Lo", ",", "Hi", ";"], "File": "X86ISelLowering (2)5", "Func": "splitVectorIntUnary", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15476, "Length": 109, "Cover_Rate": 0.5396039603960396, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "AFI", "->", "getTailCallReservedStack", "(", ")", ";", "}", "else", "{", "if", "(", "AFI", "->", "getTailCallReservedStack", "(", ")", "!=", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "const", "unsigned", "VarArgsArea", "=", "AFI", "->", "getVarArgsGPRSize", "(", ")", ";", "const", "unsigned", "UnwindHelpObject", "=", "(", "MF", ".", "hasEHFunclets", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "return", "alignTo", "(", "VarArgsArea", "+", "UnwindHelpObject", ",", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "AArch64FrameLowering (2)1", "Func": "getFixedObjectSize", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15477, "Length": 63, "Cover_Rate": 0.6847826086956522, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "n", ";", "++", "i", ")", "current_frame_info", ".", "gr_used_mask", "|=", "<NUM_LIT>", "<<", "(", "regno", "+", "i", ")", ";", "}"], "ground_truth": ["}"], "File": "ia643", "Func": "mark_reg_gr_used_mask", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15478, "Length": 27, "Cover_Rate": 0.3698630136986301, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "Src", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "LLT", "Ty", "=", "B", ".", "getMRI", "(", ")", "->", "getType", "(", "Dst", ")", ";", "unsigned", "Flags", "=", "MI", ".", "getFlags", "(", ")", ";", "B", ".", "setInstr", "(", "MI", ")", ";", "auto", "Log2Operand", "=", "B", ".", "buildFLog2", "(", "Ty", ",", "Src", ",", "Flags", ")", ";", "auto", "Log2BaseInvertedOperand", "=", "B", ".", "buildFConstant", "(", "Ty", ",", "Log2BaseInverted", ")", ";"], "ground_truth": ["B", ".", "buildFMul", "(", "Dst", ",", "Log2Operand", ",", "Log2BaseInvertedOperand", ",", "Flags", ")", ";"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeFlog", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15479, "Length": 83, "Cover_Rate": 0.664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "Changed", "|=", "addRangeMetadata", "(", "<NUM_LIT>", ",", "MaxGridSize", ".", "x", ",", "Call", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Changed", "|=", "addRangeMetadata", "(", "<NUM_LIT>", ",", "MaxGridSize", ".", "y", ",", "Call", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Changed", "|=", "addRangeMetadata", "(", "<NUM_LIT>", ",", "MaxGridSize", ".", "z", ",", "Call", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Changed", "|=", "addRangeMetadata", "(", "<NUM_LIT>", ",", "MaxGridSize", ".", "x", "+", "<NUM_LIT>", ",", "Call", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Changed", "|=", "addRangeMetadata", "(", "<NUM_LIT>", ",", "MaxGridSize", ".", "y", "+", "<NUM_LIT>", ",", "Call", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Changed", "|=", "addRangeMetadata", "(", "<NUM_LIT>", ",", "MaxGridSize", ".", "z", "+", "<NUM_LIT>", ",", "Call", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Changed", "|=", "addRangeMetadata", "(", "<NUM_LIT>", ",", "<NUM_LIT>", "+", "<NUM_LIT>", ",", "Call", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Changed", "|=", "addRangeMetadata", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "Call", ")", ";"], "ground_truth": ["break", ";"], "File": "NVVMIntrRange", "Func": "runOnFunction", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15480, "Length": 148, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MF", "->", "insert", "(", "++", "StoreBB", "->", "getIterator", "(", ")", ",", "DoneBB", ")", ";", "LoadCmpBB", "->", "addLiveIn", "(", "Addr", ".", "getReg", "(", ")", ")", ";", "LoadCmpBB", "->", "addLiveIn", "(", "DestLo", ".", "getReg", "(", ")", ")", ";", "LoadCmpBB", "->", "addLiveIn", "(", "DestHi", ".", "getReg", "(", ")", ")", ";", "LoadCmpBB", "->", "addLiveIn", "(", "DesiredLo", ".", "getReg", "(", ")", ")", ";", "LoadCmpBB", "->", "addLiveIn", "(", "DesiredHi", ".", "getReg", "(", ")", ")", ";", "addPostLoopLiveIns", "(", "LoadCmpBB", ",", "LiveRegs", ")", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "DestLo", ".", "getReg", "(", ")", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "DestHi", ".", "getReg", "(", ")", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Addr", ".", "getReg", "(", ")", ")", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "DestLo", ".", "getReg", "(", ")", ",", "getKillRegState", "(", "DestLo", ".", "isDead", "(", ")", ")", ")", ".", "addOperand", "(", "DesiredLo", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "DestHi", ".", "getReg", "(", ")", ",", "getKillRegState", "(", "DestHi", ".", "isDead", "(", ")", ")", ")", ".", "addOperand", "(", "DesiredHi", ")", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addMBB", "(", "DoneBB", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Kill", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "StoreBB", ")", ";", "StoreBB", "->", "addLiveIn", "(", "Addr", ".", "getReg", "(", ")", ")", ";", "StoreBB", "->", "addLiveIn", "(", "NewLo", ".", "getReg", "(", ")", ")", ";", "StoreBB", "->", "addLiveIn", "(", "NewHi", ".", "getReg", "(", ")", ")", ";", "addPostLoopLiveIns", "(", "StoreBB", ",", "LiveRegs", ")", ";", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "StatusReg", ")", ".", "addOperand", "(", "NewLo", ")", ".", "addOperand", "(", "NewHi", ")", ".", "addOperand", "(", "Addr", ")", ";"], "ground_truth": ["BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "StatusReg", ",", "RegState", "::", "Kill", ")", ".", "addMBB", "(", "LoadCmpBB", ")", ";"], "File": "AArch64ExpandPseudoInsts30", "Func": "expandCMP_SWAP_128", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15481, "Length": 358, "Cover_Rate": 0.5035161744022504, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "<ISA_LIT>LoadStoreOptimizer", "::", "mergeBufferStorePair", "(", "CombineInfo", "&", "CI", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "CI", ".", "I", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "CI", ".", "I", "->", "getDebugLoc", "(", ")", ";", "const", "unsigned", "Opcode", "=", "getNewOpcode", "(", "CI", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "SubRegIdx", "=", "getSubRegIdxs", "(", "CI", ")", ";", "const", "unsigned", "SubRegIdx0", "=", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "SubRegIdx", ")", ";", "const", "unsigned", "SubRegIdx1", "=", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "SubRegIdx", ")", ";", "const", "TargetRegisterClass", "*", "SuperRC", "=", "getTargetRegisterClass", "(", "CI", ")", ";", "Register", "SrcReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "const", "auto", "*", "Src0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "vdata", ")", ";"], "ground_truth": ["const", "auto", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "Paired", ",", "<STR_LIT>", "::", "vdata", ")", ";"], "File": "SILoadStoreOptimizer39", "Func": "mergeBufferStorePair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15482, "Length": 145, "Cover_Rate": 0.3200883002207506, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "c6x_scalar_mode_supported_p", "(", "scalar_mode", "mode", ")", "{", "if", "(", "ALL_FIXED_POINT_MODE_P", "(", "mode", ")", "&&", "GET_MODE_PRECISION", "(", "mode", ")", "<=", "<NUM_LIT>", "*", "BITS_PER_WORD", ")", "return", "true", ";", "return", "default_scalar_mode_supported_p", "(", "mode", ")", ";"], "ground_truth": ["}"], "File": "c6x", "Func": "c6x_scalar_mode_supported_p", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 15483, "Length": 34, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "crtl", "->", "calls_eh_return", ")", "{", "unsigned", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "EH_RETURN_DATA_REGNO", "(", "i", ")", "!=", "INVALID_REGNUM", ";", "i", "++", ")", "{", "if", "(", "regno", "==", "EH_RETURN_DATA_REGNO", "(", "i", ")", ")", "return", "true", ";", "}", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "tilegx", "Func": "need_to_save_reg", "Target": "tilegx", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 15484, "Length": 45, "Cover_Rate": 0.4639175257731959, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printS22ImmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ")", "{", "int", "val", "=", "(", "unsigned", "int", ")", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["if", "(", "val", ">=", "<NUM_LIT>", ")", "val", "=", "val", "-", "<NUM_LIT>", ";"], "File": "IA64AsmPrinter", "Func": "printS22ImmOperand", "Target": "IA64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15485, "Length": 42, "Cover_Rate": 0.8936170212765957, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "true", ")", "{", "End", "=", "Tok", ".", "getEndLoc", "(", ")", ";", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "assert", "(", "End", ".", "getPointer", "(", ")", "<=", "EndPtr", "&&", "<STR_LIT>", ")", ";", "if", "(", "End", ".", "getPointer", "(", ")", "==", "EndPtr", ")", "break", ";", "}", "Identifier", "=", "LineBuf", ";", "if", "(", "!", "Result", ")", "{", "StringRef", "InternalName", "=", "SemaCallback", "->", "LookupInlineAsmLabel", "(", "Identifier", ",", "getSourceManager", "(", ")", ",", "Loc", ",", "false", ")", ";", "assert", "(", "InternalName", ".", "size", "(", ")", "&&", "<STR_LIT>", ")", ";", "InstInfo", "->", "AsmRewrites", "->", "push_back", "(", "AsmRewrite", "(", "AOK_Label", ",", "Loc", ",", "Identifier", ".", "size", "(", ")", ",", "InternalName", ")", ")", ";", "}", "MCSymbol", "*", "Sym", "=", "getContext", "(", ")", ".", "GetOrCreateSymbol", "(", "Identifier", ")", ";", "MCSymbolRefExpr", "::", "VariantKind", "Variant", "=", "MCSymbolRefExpr", "::", "VK_None", ";"], "ground_truth": ["Val", "=", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "Variant", ",", "getParser", "(", ")", ".", "getContext", "(", ")", ")", ";"], "File": "X86AsmParser42", "Func": "ParseIntelIdentifier", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15486, "Length": 150, "Cover_Rate": 0.5769230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCCodeGenInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCCodeGenInfo", ")", ";", "TargetRegistry", "::", "RegisterMCCodeGenInfo", "(", "The<ISA_LIT>elTarget", ",", "create<ISA_LIT>MCCodeGenInfo", ")", ";", "TargetRegistry", "::", "RegisterMCCodeGenInfo", "(", "The<ISA_LIT>64Target", ",", "create<ISA_LIT>MCCodeGenInfo", ")", ";", "TargetRegistry", "::", "RegisterMCCodeGenInfo", "(", "The<ISA_LIT>64elTarget", ",", "create<ISA_LIT>MCCodeGenInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "The<ISA_LIT>elTarget", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "The<ISA_LIT>64Target", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "The<ISA_LIT>64elTarget", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "The<ISA_LIT>elTarget", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "The<ISA_LIT>64Target", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "The<ISA_LIT>64elTarget", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCCodeEmitterEB", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "The<ISA_LIT>elTarget", ",", "create<ISA_LIT>MCCodeEmitterEL", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "The<ISA_LIT>64Target", ",", "create<ISA_LIT>MCCodeEmitterEB", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "The<ISA_LIT>64elTarget", ",", "create<ISA_LIT>MCCodeEmitterEL", ")", ";", "TargetRegistry", "::", "RegisterMCObjectStreamer", "(", "The<ISA_LIT>Target", ",", "createMCStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCObjectStreamer", "(", "The<ISA_LIT>elTarget", ",", "createMCStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCObjectStreamer", "(", "The<ISA_LIT>64Target", ",", "createMCStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCObjectStreamer", "(", "The<ISA_LIT>64elTarget", ",", "createMCStreamer", ")", ";", "TargetRegistry", "::", "RegisterAsmStreamer", "(", "The<ISA_LIT>Target", ",", "createMCAsmStreamer", ")", ";", "TargetRegistry", "::", "RegisterAsmStreamer", "(", "The<ISA_LIT>elTarget", ",", "createMCAsmStreamer", ")", ";", "TargetRegistry", "::", "RegisterAsmStreamer", "(", "The<ISA_LIT>64Target", ",", "createMCAsmStreamer", ")", ";", "TargetRegistry", "::", "RegisterAsmStreamer", "(", "The<ISA_LIT>64elTarget", ",", "createMCAsmStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>AsmBackendEB32", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "The<ISA_LIT>elTarget", ",", "create<ISA_LIT>AsmBackendEL32", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "The<ISA_LIT>64Target", ",", "create<ISA_LIT>AsmBackendEB64", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "The<ISA_LIT>64elTarget", ",", "create<ISA_LIT>AsmBackendEL64", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "The<ISA_LIT>elTarget", ",", "create<ISA_LIT>MCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "The<ISA_LIT>64Target", ",", "create<ISA_LIT>MCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "The<ISA_LIT>64elTarget", ",", "create<ISA_LIT>MCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCInstPrinter", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCInstPrinter", "(", "The<ISA_LIT>elTarget", ",", "create<ISA_LIT>MCInstPrinter", ")", ";"], "File": "MipsMCTargetDesc1", "Func": "LLVMInitializeMipsTargetMC", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15487, "Length": 306, "Cover_Rate": 0.8453038674033149, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "FoldOp", "->", "isImm", "(", ")", ")", "{", "ImmToFold", "=", "FoldOp", "->", "getImm", "(", ")", ";", "}", "else", "if", "(", "FoldOp", "->", "isFI", "(", ")", ")", "{", "FrameIndexToFold", "=", "FoldOp", "->", "getIndex", "(", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "SIFoldOperands30", "Func": "FoldCandidate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15488, "Length": 39, "Cover_Rate": 0.42391304347826086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>RegisterInfo", "::", "needsFrameBaseReg", "(", "MachineInstr", "*", "MI", ",", "int64_t", "Offset", ")", "const", "{"], "ground_truth": ["const", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";"], "File": "Z80oldRegisterInfo", "Func": "needsFrameBaseReg", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15489, "Length": 30, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "split_const", "(", "x", ",", "&", "base", ",", "&", "offset", ")", ";", "if", "(", "riscv_symbolic_constant_p", "(", "base", ",", "&", "type", ")", ")", "{", "if", "(", "SMALL_OPERAND", "(", "INTVAL", "(", "offset", ")", ")", "&&", "riscv_symbol_insns", "(", "type", ")", ">", "<NUM_LIT>", ")", "return", "true", ";", "if", "(", "flag_pic", ")", "return", "true", ";", "}"], "ground_truth": ["if", "(", "tls_referenced_p", "(", "x", ")", ")", "return", "true", ";"], "File": "riscv", "Func": "riscv_cannot_force_const_mem", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15490, "Length": 60, "Cover_Rate": 0.6185567010309279, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_smaxv2sf", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vmaxnm_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15491, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>Disassembler", ")", ";"], "ground_truth": ["}"], "File": "XCoreDisassembler", "Func": "LLVMInitializeXCoreDisassembler", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15492, "Length": 10, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetELFStreamer", "::", "emitDirectiveSetNo<ISA_LIT>16", "(", ")", "{"], "ground_truth": ["}"], "File": "MipsTargetStreamer16", "Func": "emitDirectiveSetNoMips16", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15493, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "Modified", "|=", "expandMBB", "(", "MBB", ")", ";", "return", "Modified", ";"], "ground_truth": ["}"], "File": "RISCVExpandPseudoInsts", "Func": "runOnMachineFunction", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15494, "Length": 19, "Cover_Rate": 0.35185185185185186, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "LegalizerInfo", "*", "<ISA_LIT>Subtarget", "::", "getLegalizerInfo", "(", ")", "const", "{", "return", "Legalizer", ".", "get", "(", ")", ";"], "ground_truth": ["}"], "File": "AArch64Subtarget (2)1", "Func": "getLegalizerInfo", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15495, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "oneFunc", "&&", "(", "curFunc", "!=", "oneFunc", ")", ")", "return", "false", ";", "oneFunc", "=", "curFunc", ";", "return", "true", ";", "}", "else", "return", "false", ";", "}", "if", "(", "const", "MDNode", "*", "md", "=", "dyn_cast", "<", "MDNode", ">", "(", "U", ")", ")", "if", "(", "md", "->", "hasName", "(", ")", "&&", "(", "(", "md", "->", "getName", "(", ")", ".", "str", "(", ")", "==", "<STR_LIT>", ")", "||", "(", "md", "->", "getName", "(", ")", ".", "str", "(", ")", "==", "<STR_LIT>", ")", ")", ")", "return", "true", ";", "for", "(", "User", "::", "const_use_iterator", "ui", "=", "U", "->", "use_begin", "(", ")", ",", "ue", "=", "U", "->", "use_end", "(", ")", ";", "ui", "!=", "ue", ";", "++", "ui", ")", "{", "if", "(", "usedInOneFunc", "(", "*", "ui", ",", "oneFunc", ")", "==", "false", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "NVPTXAsmPrinter10", "Func": "usedInOneFunc", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15496, "Length": 127, "Cover_Rate": 0.5497835497835498, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "TII", "->", "usesLGKM_CNT", "(", "Inst", ")", ")", "{", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "LDS_ACCESS", ",", "Inst", ")", ";", "if", "(", "mayAccessLDSThroughFlat", "(", "Inst", ")", ")", "ScoreBrackets", "->", "setPendingFlat", "(", ")", ";", "}", "}", "else", "if", "(", "<ISA_LIT>InstrInfo", "::", "isVMEM", "(", "Inst", ")", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "{", "if", "(", "!", "ST", "->", "hasVscnt", "(", ")", ")", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMEM_ACCESS", ",", "Inst", ")", ";", "else", "if", "(", "(", "Inst", ".", "mayLoad", "(", ")", "&&", "<STR_LIT>", "(", "Inst", ".", "getOpcode", "(", ")", ")", "==", "-", "<NUM_LIT>", ")", "||", "(", "TII", "->", "isMIMG", "(", "Inst", ")", "&&", "!", "Inst", ".", "mayLoad", "(", ")", "&&", "!", "Inst", ".", "mayStore", "(", ")", ")", ")", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMEM_READ_ACCESS", ",", "Inst", ")", ";", "else", "if", "(", "Inst", ".", "mayStore", "(", ")", ")", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMEM_WRITE_ACCESS", ",", "Inst", ")", ";", "if", "(", "ST", "->", "vmemWriteNeedsExpWaitcnt", "(", ")", "&&", "(", "Inst", ".", "mayStore", "(", ")", "||", "<STR_LIT>", "(", "Inst", ".", "getOpcode", "(", ")", ")", "!=", "-", "<NUM_LIT>", ")", ")", "{", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMW_GPR_LOCK", ",", "Inst", ")", ";", "}", "}", "else", "if", "(", "TII", "->", "isSMRD", "(", "Inst", ")", ")", "{"], "ground_truth": ["ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "SMEM_ACCESS", ",", "Inst", ")", ";"], "File": "SIInsertWaitcnts15", "Func": "updateEventWaitcntAfter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15497, "Length": 273, "Cover_Rate": 0.37655172413793103, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetMachine", "::", "addInstSelector", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "PM", ".", "add", "(", "create<ISA_LIT>ISelDag", "(", "*", "this", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "SPUTargetMachine", "Func": "addInstSelector", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15498, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "(", "recog_memoized", "(", "use_insn", ")", "==", "CODE_FOR_lo_sum", "||", "nds32_symbol_load_store_p", "(", "use_insn", ")", "||", "(", "nds32_reg_base_load_store_p", "(", "use_insn", ")", "&&", "!", "nds32_sp_base_or_plus_load_store_p", "(", "use_insn", ")", ")", ")", ")", "return", ";", "}", "group_id", "=", "GEN_INT", "(", "relax_group_id", ")", ";", "emit_insn_before", "(", "gen_relax_group", "(", "group_id", ")", ",", "sethi", ")", ";", "for", "(", "link", "=", "DF_REF_CHAIN", "(", "def_record", ")", ";", "link", ";", "link", "=", "link", "->", "next", ")", "{", "if", "(", "!", "DF_REF_INSN_INFO", "(", "link", "->", "ref", ")", ")", "continue", ";", "use_insn", "=", "DF_REF_INSN", "(", "link", "->", "ref", ")", ";"], "ground_truth": ["if", "(", "active_insn_p", "(", "use_insn", ")", ")", "emit_insn_before", "(", "gen_relax_group", "(", "group_id", ")", ",", "use_insn", ")", ";"], "File": "nds32-relax-opt2", "Func": "nds32_group_insns", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15499, "Length": 106, "Cover_Rate": 0.4491525423728814, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "UpdateOperandRegClass", "(", "MachineInstr", "*", "Instr", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "Instr", "->", "getParent", "(", ")", ";", "assert", "(", "MBB", "&&", "<STR_LIT>", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "assert", "(", "MF", "&&", "<STR_LIT>", ")", ";", "const", "TargetMachine", "*", "TM", "=", "&", "MF", "->", "getTarget", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "TM", "->", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "TM", "->", "getSubtargetImpl", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", "->", "getRegInfo", "(", ")", ";", "for", "(", "unsigned", "OpIdx", "=", "<NUM_LIT>", ",", "EndIdx", "=", "Instr", "->", "getNumOperands", "(", ")", ";", "OpIdx", "<", "EndIdx", ";"], "ground_truth": ["++", "OpIdx", ")", "{"], "File": "AArch64InstrInfo100", "Func": "UpdateOperandRegClass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15500, "Length": 119, "Cover_Rate": 0.49377593360995853, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";"], "ground_truth": ["}"], "File": "HexagonISelLowering56", "Func": "hasLoadLinkedStoreConditional", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15501, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "tryParseRegister", "(", "RegNo", ",", "S", ",", "E", ")", "==", "MatchOperand_Success", ")", "{", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "RegNo", ",", "S", ",", "E", ")", ")", ";"], "ground_truth": ["return", "MatchOperand_Success", ";"], "File": "MOSAsmParser", "Func": "tryParseRegister", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15502, "Length": 31, "Cover_Rate": 0.4025974025974026, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CodePointerSize", "=", "<NUM_LIT>", ";", "CalleeSaveStackSlotSize", "=", "<NUM_LIT>", ";", "CommentString", "=", "<STR_LIT>", ";", "PrivateGlobalPrefix", "=", "<STR_LIT>", ";", "UsesELFSectionDirectiveForBSS", "=", "true", ";", "UseIntegratedAssembler", "=", "true", ";", "SupportsDebugInformation", "=", "true", ";"], "ground_truth": ["}"], "File": "AVRMCAsmInfo10", "Func": "AVRMCAsmInfo", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15503, "Length": 29, "Cover_Rate": 0.6590909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "Modified", "|=", "ExpandMBB", "(", "MBB", ")", ";", "if", "(", "Verify<ISA_LIT>Pseudo", ")", "MF", ".", "verify", "(", "this", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "Modified", ";"], "File": "ARMExpandPseudoInsts21", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15504, "Length": 47, "Cover_Rate": 0.5164835164835165, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>MachineFunctionInfo", "&", "PMFI", "=", "*", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";"], "ground_truth": ["if", "(", "Reg", "==", "<STR_LIT>", "&&", "PMFI", ".", "getS0SpillReg", "(", ")", ")", "return", "true", ";"], "File": "PatmosRegisterInfo", "Func": "hasReservedSpillSlot", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 15505, "Length": 30, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "m68hc11_split_move", "(", "gen_rtx_MEM", "(", "GET_MODE", "(", "to", ")", ",", "reg", ")", ",", "from", ",", "scratch", ")", ";", "if", "(", "code", "==", "POST_DEC", ")", "emit_insn", "(", "gen_addhi3", "(", "reg", ",", "reg", ",", "GEN_INT", "(", "offset", ")", ")", ")", ";", "return", ";", "}", "if", "(", "(", "autoinc_to", "!=", "autoinc_from", "&&", "autoinc_to", "!=", "CONST", "&&", "autoinc_from", "!=", "CONST", ")", "||", "(", "autoinc_to", "!=", "CONST", "&&", "reg_mentioned_p", "(", "XEXP", "(", "XEXP", "(", "to", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "from", ")", "&&", "!", "IS_STACK_PUSH", "(", "to", ")", ")", ")", "{", "code", "=", "GET_CODE", "(", "XEXP", "(", "to", ",", "<NUM_LIT>", ")", ")", ";", "reg", "=", "XEXP", "(", "XEXP", "(", "to", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "offset", "=", "GET_MODE_SIZE", "(", "GET_MODE", "(", "to", ")", ")", ";", "if", "(", "code", "==", "PRE_DEC", "||", "code", "==", "POST_DEC", ")", "offset", "=", "-", "offset", ";", "if", "(", "code", "==", "PRE_DEC", "||", "code", "==", "PRE_INC", ")", "emit_insn", "(", "gen_addhi3", "(", "reg", ",", "reg", ",", "GEN_INT", "(", "offset", ")", ")", ")", ";", "m68hc11_split_move", "(", "gen_rtx_MEM", "(", "GET_MODE", "(", "to", ")", ",", "reg", ")", ",", "from", ",", "scratch", ")", ";", "if", "(", "code", "==", "POST_DEC", "||", "code", "==", "POST_INC", ")", "emit_insn", "(", "gen_addhi3", "(", "reg", ",", "reg", ",", "GEN_INT", "(", "offset", ")", ")", ")", ";", "return", ";", "}", "if", "(", "autoinc_from", "!=", "CONST", "&&", "reg_mentioned_p", "(", "XEXP", "(", "XEXP", "(", "from", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "to", ")", "&&", "!", "IS_STACK_PUSH", "(", "to", ")", ")", "{", "code", "=", "GET_CODE", "(", "XEXP", "(", "from", ",", "<NUM_LIT>", ")", ")", ";", "reg", "=", "XEXP", "(", "XEXP", "(", "from", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "offset", "=", "GET_MODE_SIZE", "(", "GET_MODE", "(", "from", ")", ")", ";", "if", "(", "code", "==", "PRE_DEC", "||", "code", "==", "POST_DEC", ")", "offset", "=", "-", "offset", ";", "if", "(", "code", "==", "PRE_DEC", "||", "code", "==", "PRE_INC", ")", "emit_insn", "(", "gen_addhi3", "(", "reg", ",", "reg", ",", "GEN_INT", "(", "offset", ")", ")", ")", ";", "m68hc11_split_move", "(", "to", ",", "gen_rtx_MEM", "(", "GET_MODE", "(", "from", ")", ",", "reg", ")", ",", "scratch", ")", ";", "if", "(", "code", "==", "POST_DEC", "||", "code", "==", "POST_INC", ")", "emit_insn", "(", "gen_addhi3", "(", "reg", ",", "reg", ",", "GEN_INT", "(", "offset", ")", ")", ")", ";", "return", ";", "}", "}", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "==", "<NUM_LIT>", ")", "mode", "=", "SImode", ";", "else", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "==", "<NUM_LIT>", ")", "mode", "=", "HImode", ";", "else", "mode", "=", "QImode", ";", "if", "(", "TARGET_M6812", "&&", "IS_STACK_PUSH", "(", "to", ")", "&&", "reg_mentioned_p", "(", "gen_rtx_REG", "(", "HImode", ",", "HARD_SP_REGNUM", ")", ",", "from", ")", ")", "{", "if", "(", "mode", "==", "SImode", ")", "{", "offset", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "mode", "==", "HImode", ")", "{", "offset", "=", "<NUM_LIT>", ";", "}", "else", "offset", "=", "<NUM_LIT>", ";", "}", "low_to", "=", "m68hc11_gen_lowpart", "(", "mode", ",", "to", ")", ";"], "ground_truth": ["high_to", "=", "m68hc11_gen_highpart", "(", "mode", ",", "to", ")", ";"], "File": "m68hc111", "Func": "m68hc11_split_move", "Target": "m68hc11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15506, "Length": 463, "Cover_Rate": 0.42672811059907834, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NeedsPadding", ")", "EmitAndCountInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", ")", ")", ";", "EmitAndCountInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addExpr", "(", "Sym", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ")", ";", "const", "MCSymbol", "*", "TlsGetAddr", "=", "Ctx", ".", "getOrCreateSymbol", "(", "<STR_LIT>", ")", ";", "if", "(", "NeedsPadding", ")", "{", "if", "(", "!", "UseGot", ")", "EmitAndCountInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", ")", ")", ";", "EmitAndCountInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", ")", ")", ";", "EmitAndCountInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", ")", ")", ";", "}", "if", "(", "UseGot", ")", "{", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "TlsGetAddr", ",", "MCSymbolRefExpr", "::", "VK_GOTPCREL", ",", "Ctx", ")", ";", "EmitAndCountInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addExpr", "(", "Expr", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "EmitAndCountInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "TlsGetAddr", ",", "MCSymbolRefExpr", "::", "VK_PLT", ",", "Ctx", ")", ")", ")", ";", "}", "}", "else", "{", "if", "(", "SRVK", "==", "MCSymbolRefExpr", "::", "VK_TLSGD", "&&", "!", "UseGot", ")", "{", "EmitAndCountInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addExpr", "(", "Sym", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "EmitAndCountInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addExpr", "(", "Sym", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ")", ";", "}", "const", "MCSymbol", "*", "TlsGetAddr", "=", "Ctx", ".", "getOrCreateSymbol", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "UseGot", ")", "{"], "File": "X86MCInstLower (2)2", "Func": "LowerTlsAddr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15507, "Length": 293, "Cover_Rate": 0.49745331069609505, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "!", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "hasPackedD16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15508, "Length": 12, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "ArgVT", ".", "isFloatingPoint", "(", ")", "&&", "ArgSize", "<=", "<NUM_LIT>", ")", "{", "ArgMode", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "ArgVT", ".", "isInteger", "(", ")", "&&", "ArgSize", "<=", "<NUM_LIT>", ")", "{", "ArgMode", "=", "<NUM_LIT>", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "ArgMode", "==", "<NUM_LIT>", ")", "{", "assert", "(", "!", "UseSoftFloat", "&&", "!", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", "->", "hasFnAttr", "(", "Attribute", "::", "NoImplicitFloat", ")", ")", "&&", "Subtarget", "->", "hasXMM", "(", ")", ")", ";", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "InstOps", ";", "InstOps", ".", "push_back", "(", "Chain", ")", ";", "InstOps", ".", "push_back", "(", "SrcPtr", ")", ";", "InstOps", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "ArgSize", ",", "<STR_LIT>", ")", ")", ";", "InstOps", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "ArgMode", ",", "<STR_LIT>", ")", ")", ";", "InstOps", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "Align", ",", "<STR_LIT>", ")", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "getPointerTy", "(", ")", ",", "<STR_LIT>", ")", ";", "SDValue", "VAARG", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "&", "InstOps", "[", "<NUM_LIT>", "]", ",", "InstOps", ".", "size", "(", ")", ",", "<STR_LIT>", ",", "MachinePointerInfo", "(", "SV", ")", ",", "<NUM_LIT>", ",", "false", ",", "true", ",", "true", ")", ";"], "ground_truth": ["Chain", "=", "VAARG", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering170", "Func": "LowerVAARG", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15509, "Length": 220, "Cover_Rate": 0.5092592592592593, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printf", "(", "<STR_LIT>", ",", "mcu_name", "[", "i", "]", ",", "i", "==", "n_mcus", "-", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "if", "(", "i", "&&", "!", "strcmp", "(", "mcu_name", "[", "i", "]", ",", "mcu_name", "[", "i", "-", "<NUM_LIT>", "]", ")", ")", "{"], "ground_truth": ["duplicate", "=", "<NUM_LIT>", ";"], "File": "gen-avr-mmcu-texi2", "Func": "print_mcus", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15510, "Length": 45, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "WideVT", "=", "ExtVT", ";", "if", "(", "!", "ExtVT", ".", "is512BitVector", "(", ")", "&&", "!", "Subtarget", ".", "hasVLX", "(", ")", ")", "{", "NumElts", "*=", "<NUM_LIT>", "/", "ExtVT", ".", "getSizeInBits", "(", ")", ";", "InVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "NumElts", ")", ";", "In", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "InVT", ",", "DAG", ".", "getUNDEF", "(", "InVT", ")", ",", "In", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "WideVT", "=", "<STR_LIT>", "(", "ExtVT", ".", "getVectorElementType", "(", ")", ",", "NumElts", ")", ";", "}", "SDValue", "One", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "WideVT", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "WideVT", ")", ";", "SDValue", "SelectedVal", "=", "DAG", ".", "getSelect", "(", "DL", ",", "WideVT", ",", "In", ",", "One", ",", "Zero", ")", ";", "if", "(", "VT", "!=", "ExtVT", ")", "{", "WideVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "NumElts", ")", ";", "SelectedVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "WideVT", ",", "SelectedVal", ")", ";", "}", "if", "(", "WideVT", "!=", "VT", ")", "SelectedVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "SelectedVal", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "return", "SelectedVal", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)5", "Func": "LowerZERO_EXTEND_Mask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15511, "Length": 198, "Cover_Rate": 0.4794188861985472, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>CallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "&", "F", ",", "ArrayRef", "<", "unsigned", ">", "VRegs", ")", "const", "{", "if", "(", "F", ".", "arg_empty", "(", ")", ")", "return", "true", ";", "if", "(", "F", ".", "isVarArg", "(", ")", ")", "return", "false", ";", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "auto", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "SplitArgs", ";", "unsigned", "Idx", "=", "<NUM_LIT>", ";"], "ground_truth": ["for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{"], "File": "X86CallLowering6", "Func": "lowerFormalArguments", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15512, "Length": 99, "Cover_Rate": 0.4194915254237288, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InstructionCost", "<ISA_LIT>TTIImpl", "::", "getMaskedMemoryOpCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Src", ",", "Align", "Alignment", ",", "unsigned", "AddressSpace", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "if", "(", "!", "isa", "<", "ScalableVectorType", ">", "(", "Src", ")", ")", "return", "BaseT", "::", "getMaskedMemoryOpCost", "(", "Opcode", ",", "Src", ",", "Alignment", ",", "AddressSpace", ",", "CostKind", ")", ";", "auto", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Src", ")", ";", "return", "LT", ".", "first", "*", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AArch64TargetTransformInfo27", "Func": "getMaskedMemoryOpCost", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15513, "Length": 71, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "a", "=", "vec_splats", "(", "__A", "[", "<NUM_LIT>", "]", ")", ";", "b", "=", "vec_splats", "(", "__B", "[", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["c", "=", "(", "__v2df", ")", "vec_cmpeq", "(", "a", ",", "b", ")", ";"], "File": "emmintrin", "Func": "_mm_cmpneq_sd", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15514, "Length": 32, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "func_iterator", "func_begin", "(", ")", "{", "return", "mFuncs", ".", "begin", "(", ")", ";"], "ground_truth": ["}"], "File": "HSAILMachineFunctionInfo", "Func": "func_begin", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15515, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "Acquire", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "AcquireRelease", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", "||", "MOI", ".", "getFailureOrdering", "(", ")", "==", "AtomicOrdering", "::", "Acquire", "||", "MOI", ".", "getFailureOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", ")", "{", "Changed", "|=", "CC", "->", "insertWait", "(", "MI", ",", "MOI", ".", "getScope", "(", ")", ",", "MOI", ".", "getOrderingAddrSpace", "(", ")", ",", "isAtomicRet", "(", "*", "MI", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "MOI", ".", "getIsCrossAddressSpaceOrdering", "(", ")", ",", "Position", "::", "AFTER", ")", ";", "Changed", "|=", "CC", "->", "insertAcquire", "(", "MI", ",", "MOI", ".", "getScope", "(", ")", ",", "MOI", ".", "getOrderingAddrSpace", "(", ")", ",", "Position", "::", "AFTER", ")", ";"], "ground_truth": ["}"], "File": "SIMemoryLegalizer10", "Func": "expandAtomicCmpxchgOrRmw", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15516, "Length": 120, "Cover_Rate": 0.47808764940239046, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "Value", ">=", "<NUM_LIT>", "&&", "Value", "<", "<NUM_LIT>", ";"], "File": "ARMAsmParser (2)", "Func": "isNEONi8splat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15517, "Length": 26, "Cover_Rate": 0.4482758620689655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", ")", ")", ";", "EmitAlignment", "(", "F", "->", "getAlignment", "(", ")", ",", "F", ")", ";", "EmitFunctionBodyStart", "(", ")", ";", "EmitFunctionHeader", "(", ")", ";", "MachineFunction", "::", "const_iterator", "MBB", ";", "for", "(", "MBB", "=", "MF", ".", "begin", "(", ")", ";", "MBB", "!=", "MF", ".", "end", "(", ")", ";", "++", "MBB", ")", "{", "OutStreamer", ".", "EmitRawText", "(", "NewLine", ")", ";", "printMBBInfo", "(", "MBB", ")", ";"], "ground_truth": ["if", "(", "MBB", "!=", "MF", ".", "begin", "(", ")", ")", "{"], "File": "TMS320C64XAsmPrinter", "Func": "runOnMachineFunction", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 15518, "Length": 79, "Cover_Rate": 0.33760683760683763, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "LHS", ",", "RHS", ")", ";", "case", "<STR_LIT>", ":", "if", "(", "IsZero", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "LHS", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "RHS", ",", "LHS", ")", ";", "case", "<STR_LIT>", ":", "if", "(", "!", "NoNans", ")", "return", "SDValue", "(", ")", ";", "case", "<STR_LIT>", ":", "if", "(", "IsZero", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "LHS", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "RHS", ",", "LHS", ")", ";", "}", "}", "switch", "(", "CC", ")", "{", "default", ":", "return", "SDValue", "(", ")", ";", "case", "<STR_LIT>", ":", "{", "SDValue", "Cmeq", ";", "if", "(", "IsZero", ")", "Cmeq", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "LHS", ")", ";", "else", "Cmeq", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "LHS", ",", "RHS", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Cmeq", ")", ";", "}", "case", "<STR_LIT>", ":", "if", "(", "IsZero", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "LHS", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "LHS", ",", "RHS", ")", ";", "case", "<STR_LIT>", ":", "if", "(", "IsZero", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "LHS", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "LHS", ",", "RHS", ")", ";", "case", "<STR_LIT>", ":", "if", "(", "IsZero", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "LHS", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "LHS", ",", "RHS", ")", ";", "case", "<STR_LIT>", ":", "if", "(", "IsZero", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "LHS", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "RHS", ",", "LHS", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "RHS", ",", "LHS", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "RHS", ",", "LHS", ")", ";", "case", "<STR_LIT>", ":", "if", "(", "IsZero", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "LHS", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "RHS", ",", "LHS", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "LHS", ",", "RHS", ")", ";"], "File": "AArch64ISelLowering117", "Func": "EmitVectorComparison", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15519, "Length": 418, "Cover_Rate": 0.5128834355828221, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_dpbf16_ps", "(", "__mmask8", "__A", ",", "__m256", "__B", ",", "__m256bh", "__C", ",", "__m256bh", "__D", ")", "{"], "ground_truth": ["return", "(", "__m256", ")", "__builtin_ia32_dpbf16ps_v8sf_maskz", "(", "__B", ",", "__C", ",", "__D", ",", "__A", ")", ";"], "File": "avx512bf16vlintrin", "Func": "_mm256_maskz_dpbf16_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15520, "Length": 43, "Cover_Rate": 0.9772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ReplaceLDSUseImpl", "LDSUseReplacer", "{", "M", "}", ";", "return", "LDSUseReplacer", ".", "replaceLDSUse", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUReplaceLDSUseWithPointer", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15521, "Length": 14, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcmpltq_s8", "(", "int8x16_t", "__a", ",", "int8x16_t", "__b", ")", "{", "return", "__builtin_mve_vcmpltq_v16qi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve2___arm_vcmpltq_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15522, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "NeedWait", ")", "return", "false", ";", "if", "(", "Counts", ".", "Named", ".", "EXP", "==", "<NUM_LIT>", ")", "ExpInstrTypesSeen", "=", "<NUM_LIT>", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_WAITCNT", ")", ")", ".", "addImm", "(", "(", "Counts", ".", "Named", ".", "VM", "&", "<NUM_LIT>", ")", "|", "(", "(", "Counts", ".", "Named", ".", "EXP", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "Counts", ".", "Named", ".", "LGKM", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ")", ";", "LastOpcodeType", "=", "OTHER", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SIInsertWaits23", "Func": "insertWait", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15523, "Length": 91, "Cover_Rate": 0.314878892733564, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m128", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_cvtepi32_ps", "(", "__m128i", "__A", ")", "{"], "ground_truth": ["return", "(", "__m128", ")", "__builtin_ia32_cvtdq2ps", "(", "(", "__v4si", ")", "__A", ")", ";"], "File": "emmintrin4", "Func": "_mm_cvtepi32_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15524, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "x86_extended_reg_mentioned_p", "(", "rtx", "insn", ")", "{"], "ground_truth": ["return", "for_each_rtx", "(", "&", "PATTERN", "(", "insn", ")", ",", "extended_reg_mentioned_1", ",", "NULL", ")", ";"], "File": "i3863", "Func": "x86_extended_reg_mentioned_p", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15525, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "OutVals", "[", "i", "]", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}"], "ground_truth": ["if", "(", "MF", ".", "getFunction", "(", ")", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "Naked", ")", ")", "{"], "File": "AVRISelLowering16", "Func": "LowerReturn", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15526, "Length": 115, "Cover_Rate": 0.34023668639053256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "X", "(", "The<ISA_LIT>Target", ")", ";"], "ground_truth": ["}"], "File": "VideocoreTargetMachine", "Func": "LLVMInitializeVideocoreTarget", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15527, "Length": 10, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSection", "*", "getExplicitSectionGlobal", "(", "const", "GlobalObject", "*", "GO", ",", "SectionKind", "Kind", ",", "const", "TargetMachine", "&", "TM", ")", "const", "override", "{", "return", "DataSection", ";"], "ground_truth": ["}"], "File": "TGSITargetObjectFile", "Func": "getExplicitSectionGlobal", "Target": "TGSI", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15528, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ApplyRegBankMapping", "(", "MachineRegisterInfo", "&", "MRI_", ",", "const", "RegisterBank", "*", "RB", ")", ":", "MRI", "(", "MRI_", ")", ",", "NewBank", "(", "RB", ")", "{"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo (2)", "Func": "ApplyRegBankMapping", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15529, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "StringSwitch", "<", "unsigned", ">", "(", "Name", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "IOK_TYPE", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "IOK_SIZE", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "IOK_LENGTH", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "IOK_OFFSET", ")", ".", "Default", "(", "IOK_INVALID", ")", ";"], "ground_truth": ["}"], "File": "X86AsmParser104", "Func": "IdentifyIntelOperator", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15530, "Length": 51, "Cover_Rate": 0.85, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CUMULATIVE_ARGS", "args_so_far_v", ";", "cumulative_args_t", "args_so_far", ";", "if", "(", "!", "fun", ")", "return", "false", ";", "fntype", "=", "fun", ";", "if", "(", "!", "TYPE_P", "(", "fun", ")", ")", "fntype", "=", "TREE_TYPE", "(", "fun", ")", ";", "if", "(", "(", "!", "incoming", "&&", "!", "prototype_p", "(", "fntype", ")", ")", "||", "stdarg_p", "(", "fntype", ")", ")", "return", "true", ";", "INIT_CUMULATIVE_INCOMING_ARGS", "(", "args_so_far_v", ",", "fntype", ",", "NULL_RTX", ")", ";", "args_so_far", "=", "pack_cumulative_args", "(", "&", "args_so_far_v", ")", ";", "if", "(", "incoming", ")", "{", "gcc_assert", "(", "DECL_P", "(", "fun", ")", ")", ";", "result", "=", "DECL_RESULT", "(", "fun", ")", ";", "}", "else", "result", "=", "TREE_TYPE", "(", "fntype", ")", ";", "if", "(", "result", "&&", "aggregate_value_p", "(", "result", ",", "fntype", ")", ")", "{", "if", "(", "!", "TYPE_P", "(", "result", ")", ")", "result", "=", "TREE_TYPE", "(", "result", ")", ";", "result", "=", "build_pointer_type", "(", "result", ")", ";", "rs6000_parm_needs_stack", "(", "args_so_far", ",", "result", ")", ";", "}", "if", "(", "incoming", ")", "{"], "ground_truth": ["tree", "parm", ";"], "File": "rs6000-call", "Func": "rs6000_function_parms_need_stack", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15531, "Length": 150, "Cover_Rate": 0.6329113924050633, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "X86WinAllocaExpander", "Func": "getPassName", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15532, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>StackTagging", "(", "MergeInit", ")", ";"], "ground_truth": ["}"], "File": "AArch64StackTagging12", "Func": "createAArch64StackTaggingPass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15533, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getBank", "(", ")", "const", "{"], "ground_truth": ["return", "Bank", ";"], "File": "GBZ80TargetObjectFile", "Func": "getBank", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15534, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_neon_vfmsl_lane_highv4hfv4sf", "(", "__r", ",", "__a", ",", "__b", ",", "__index", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon7_vfmlslq_lane_high_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15535, "Length": 13, "Cover_Rate": 0.3611111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "}", "else", "if", "(", "(", "IMMOffset", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ")", ")", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "IMMOffset", "->", "getZExtValue", "(", ")", ")", ")", "{"], "ground_truth": ["Base", "=", "CurDAG", "->", "getCopyFromReg", "(", "CurDAG", "->", "getEntryNode", "(", ")", ",", "SDLoc", "(", "CurDAG", "->", "getEntryNode", "(", ")", ")", ",", "AMDGPU", "::", "ZERO", ",", "<STR_LIT>", ")", ";"], "File": "AMDGPUISelDAGToDAG102", "Func": "SelectADDRVTX_READ", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15536, "Length": 60, "Cover_Rate": 0.31088082901554404, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallString", "<", "<NUM_LIT>", ">", "EHSecName", "(", "Prefix", ")", ";", "if", "(", "FnSecName", "!=", "<STR_LIT>", ")", "{", "EHSecName", "+=", "FnSecName", ";", "}", "const", "MCSymbolELF", "*", "Group", "=", "FnSection", ".", "getGroup", "(", ")", ";", "if", "(", "Group", ")", "Flags", "|=", "ELF", "::", "SHF_GROUP", ";", "MCSectionELF", "*", "EHSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "EHSecName", ",", "Type", ",", "Flags", ",", "<NUM_LIT>", ",", "Group", ",", "true", ",", "FnSection", ".", "getUniqueID", "(", ")", ",", "static_cast", "<", "const", "MCSymbolELF", "*", ">", "(", "FnSection", ".", "getBeginSymbol", "(", ")", ")", ")", ";", "assert", "(", "EHSection", "&&", "<STR_LIT>", ")", ";", "SwitchSection", "(", "EHSection", ")", ";"], "ground_truth": ["emitValueToAlignment", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "ARMELFStreamer22", "Func": "SwitchToEHSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15537, "Length": 108, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCInst", "Inst", ";", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "Expr", ")", ")", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitInstruction", "(", "Inst", ",", "getSTI", "(", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser34", "Func": "parseDirectiveTLSDescCall", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15538, "Length": 43, "Cover_Rate": 0.3524590163934426, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "LLT", "S64", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "Register", "Src", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "assert", "(", "MRI", ".", "getType", "(", "Src", ")", "==", "S64", ")", ";", "auto", "Trunc", "=", "B", ".", "buildIntrinsicTrunc", "(", "S64", ",", "Src", ")", ";", "const", "auto", "Zero", "=", "B", ".", "buildFConstant", "(", "S64", ",", "<NUM_LIT>", ")", ";", "const", "auto", "One", "=", "B", ".", "buildFConstant", "(", "S64", ",", "<NUM_LIT>", ")", ";", "auto", "Lt0", "=", "B", ".", "buildFCmp", "(", "CmpInst", "::", "FCMP_OGT", ",", "S1", ",", "Src", ",", "Zero", ")", ";", "auto", "NeTrunc", "=", "B", ".", "buildFCmp", "(", "CmpInst", "::", "FCMP_ONE", ",", "S1", ",", "Src", ",", "Trunc", ")", ";", "auto", "And", "=", "B", ".", "buildAnd", "(", "S1", ",", "Lt0", ",", "NeTrunc", ")", ";", "auto", "Add", "=", "B", ".", "buildSelect", "(", "S64", ",", "And", ",", "One", ",", "Zero", ")", ";", "B", ".", "buildFAdd", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "Trunc", ",", "Add", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPULegalizerInfo25", "Func": "legalizeFceil", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15539, "Length": 167, "Cover_Rate": 0.8308457711442786, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstructionSelector", "::", "isRegInFprb", "(", "Register", "Reg", ",", "MachineRegisterInfo", "&", "MRI", ")", "const", "{", "return", "RBI", ".", "getRegBank", "(", "Reg", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "MipsInstructionSelector1", "Func": "isRegInFprb", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15540, "Length": 33, "Cover_Rate": 0.9428571428571428, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "VAddr0Idx", "!=", "-", "<NUM_LIT>", ")", ";", "assert", "(", "SrsrcIdx", "!=", "-", "<NUM_LIT>", ")", ";", "assert", "(", "SrsrcIdx", ">", "VAddr0Idx", ")", ";", "if", "(", "DimIdx", "==", "-", "<NUM_LIT>", ")", "return", "true", ";", "unsigned", "Dim", "=", "Inst", ".", "getOperand", "(", "DimIdx", ")", ".", "getImm", "(", ")", ";", "const", "<STR_LIT>", "*", "DimInfo", "=", "<STR_LIT>", "(", "Dim", ")", ";", "bool", "IsNSA", "=", "SrsrcIdx", "-", "VAddr0Idx", ">", "<NUM_LIT>", ";", "unsigned", "VAddrSize", "=", "IsNSA", "?", "SrsrcIdx", "-", "VAddr0Idx", ":", "<STR_LIT>", "(", "getMRI", "(", ")", ",", "Desc", ",", "VAddr0Idx", ")", "/", "<NUM_LIT>", ";", "unsigned", "AddrSize", "=", "BaseOpcode", "->", "NumExtraArgs", "+", "(", "BaseOpcode", "->", "Gradients", "?", "DimInfo", "->", "NumGradients", ":", "<NUM_LIT>", ")", "+", "(", "BaseOpcode", "->", "Coordinates", "?", "DimInfo", "->", "NumCoords", ":", "<NUM_LIT>", ")", "+", "(", "BaseOpcode", "->", "LodOrClampOrMip", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "!", "IsNSA", ")", "{", "if", "(", "AddrSize", ">", "<NUM_LIT>", ")", "AddrSize", "=", "<NUM_LIT>", ";", "else", "if", "(", "AddrSize", ">", "<NUM_LIT>", ")", "AddrSize", "=", "<NUM_LIT>", ";", "}", "return", "VAddrSize", "==", "AddrSize", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser11", "Func": "validateMIMGAddrSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15541, "Length": 163, "Cover_Rate": 0.5397350993377483, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LiveInterval", "&", "LI", "=", "LIS", "->", "getInterval", "(", "Reg", ")", ";", "for", "(", "MCRegister", "PhysReg", ":", "RegClassInfo", ".", "getOrder", "(", "MRI", "->", "getRegClass", "(", "Reg", ")", ")", ")", "{", "if", "(", "!", "MRI", "->", "isPhysRegUsed", "(", "PhysReg", ")", "&&", "Matrix", "->", "checkInterference", "(", "LI", ",", "PhysReg", ")", "==", "LiveRegMatrix", "::", "IK_Free", ")", "{", "Matrix", "->", "assign", "(", "LI", ",", "PhysReg", ")", ";", "assert", "(", "PhysReg", "!=", "<NUM_LIT>", ")", ";", "RegsToRewrite", ".", "push_back", "(", "Reg", ")", ";", "return", "true", ";", "}", "}"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "SIPreAllocateWWMRegs1", "Func": "processDef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15542, "Length": 86, "Cover_Rate": 0.5375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "thumb_base_register_rtx_p", "(", "x", ",", "QImode", ",", "strict_p", ")", ";"], "ground_truth": ["}"], "File": "arm3", "Func": "thumb_index_register_rtx_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15543, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineOperand", "&", "FIOp", "=", "MI", "->", "getOperand", "(", "FIOperandNum", ")", ";", "int", "Index", "=", "MI", "->", "getOperand", "(", "FIOperandNum", ")", ".", "getIndex", "(", ")", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "spillSGPR", "(", "MI", ",", "Index", ",", "RS", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "restoreSGPR", "(", "MI", ",", "Index", ",", "RS", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "const", "MachineOperand", "*", "VData", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "<STR_LIT>", "::", "vdata", ")", ";", "buildSpillLoadStore", "(", "MI", ",", "<STR_LIT>", ",", "Index", ",", "VData", "->", "getReg", "(", ")", ",", "VData", "->", "isKill", "(", ")", ",", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "<STR_LIT>", "::", "srsrc", ")", "->", "getReg", "(", ")", ",", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "<STR_LIT>", "::", "soffset", ")", "->", "getReg", "(", ")", ",", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "<STR_LIT>", "::", "offset", ")", "->", "getImm", "(", ")", ",", "*", "MI", "->", "memoperands_begin", "(", ")", ",", "RS", ")", ";", "MFI", "->", "addToSpilledVGPRs", "(", "getNumSubRegsForSpillOp", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "SIRegisterInfo119", "Func": "eliminateFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15544, "Length": 230, "Cover_Rate": 0.3133514986376022, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__v2df", "__a", ",", "__b", ",", "__c", ";", "__a", "=", "vec_splats", "(", "__A", "[", "<NUM_LIT>", "]", ")", ";", "__b", "=", "vec_splats", "(", "__B", "[", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["__c", "=", "(", "__v2df", ")", "vec_cmplt", "(", "__a", ",", "__b", ")", ";"], "File": "emmintrin2", "Func": "_mm_cmplt_sd", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15545, "Length": 39, "Cover_Rate": 0.4936708860759494, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmBackendDarwin", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "MachO", "::", "CPUSubType<ISA_LIT>", "st", ")", ":", "<ISA_LIT>AsmBackend", "(", "T", ",", "TT", ",", "true", ")", ",", "Subtype", "(", "st", ")", "{"], "ground_truth": ["HasDataInCodeSupport", "=", "true", ";"], "File": "ARMAsmBackendDarwin", "Func": "ARMAsmBackendDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15546, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "&", "QST", "=", "MBB", "->", "getParent", "(", ")", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "const", "auto", "&", "QII", "=", "*", "QST", ".", "getInstrInfo", "(", ")", ";", "if", "(", "IsTop", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Packet", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "hasDependence", "(", "Packet", "[", "i", "]", ",", "SU", ",", "QII", ")", ")", "return", "false", ";", "}", "else", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Packet", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "hasDependence", "(", "SU", ",", "Packet", "[", "i", "]", ",", "QII", ")", ")", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "HexagonMachineScheduler31", "Func": "isResourceAvailable", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15547, "Length": 119, "Cover_Rate": 0.5107296137339056, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CanCommute", ")", "{", "if", "(", "CommuteIdx0", "==", "OpNo", ")", "CommuteOpNo", "=", "CommuteIdx1", ";", "else", "if", "(", "CommuteIdx1", "==", "OpNo", ")", "CommuteOpNo", "=", "CommuteIdx0", ";", "}", "if", "(", "CanCommute", "&&", "(", "!", "MI", "->", "getOperand", "(", "CommuteIdx0", ")", ".", "isReg", "(", ")", "||", "!", "MI", "->", "getOperand", "(", "CommuteIdx1", ")", ".", "isReg", "(", ")", ")", ")", "return", "false", ";", "if", "(", "!", "CanCommute", "||", "!", "TII", "->", "commuteInstruction", "(", "*", "MI", ",", "false", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ")", "return", "false", ";", "if", "(", "!", "TII", "->", "isOperandLegal", "(", "*", "MI", ",", "CommuteOpNo", ",", "OpToFold", ")", ")", "{", "if", "(", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "&&", "(", "OpToFold", "->", "isImm", "(", ")", "||", "OpToFold", "->", "isFI", "(", ")", "||", "OpToFold", "->", "isGlobal", "(", ")", ")", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "OtherIdx", "=", "CommuteOpNo", "==", "CommuteIdx0", "?", "CommuteIdx1", ":", "CommuteIdx0", ";", "MachineOperand", "&", "OtherOp", "=", "MI", "->", "getOperand", "(", "OtherIdx", ")", ";", "if", "(", "!", "OtherOp", ".", "isReg", "(", ")", "||", "!", "TII", "->", "getRegisterInfo", "(", ")", ".", "isVGPR", "(", "MRI", ",", "OtherOp", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "assert", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDef", "(", ")", ")", ";", "unsigned", "MaybeCommutedOpc", "=", "MI", "->", "getOpcode", "(", ")", ";", "int", "Op32", "=", "<STR_LIT>", "(", "MaybeCommutedOpc", ")", ";", "FoldList", ".", "push_back", "(", "FoldCandidate", "(", "MI", ",", "CommuteOpNo", ",", "OpToFold", ",", "true", ",", "Op32", ")", ")", ";", "return", "true", ";", "}", "TII", "->", "commuteInstruction", "(", "*", "MI", ",", "false", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ";", "return", "false", ";", "}", "FoldList", ".", "push_back", "(", "FoldCandidate", "(", "MI", ",", "CommuteOpNo", ",", "OpToFold", ",", "true", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "SIFoldOperands27", "Func": "tryAddToFoldList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15548, "Length": 296, "Cover_Rate": 0.4884488448844885, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "isPowerOf2_32", "(", "TyWidth", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "TTI", "::", "PSK_Software", ";"], "File": "WebAssemblyTargetTransformInfo", "Func": "getPopcntSupport", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15549, "Length": 15, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isUncheckedLoadOrStoreOpcode", "(", "UseI", "->", "getOpcode", "(", ")", ")", ")", "{", "unsigned", "OpIdx", "=", "TII", "->", "getLoadStoreImmIdx", "(", "UseI", "->", "getOpcode", "(", ")", ")", "-", "<NUM_LIT>", ";", "if", "(", "UseI", "->", "getOperand", "(", "OpIdx", ")", ".", "isReg", "(", ")", "&&", "UseI", "->", "getOperand", "(", "OpIdx", ")", ".", "getReg", "(", ")", "==", "TaggedReg", ")", "{", "UseI", "->", "getOperand", "(", "OpIdx", ")", ".", "ChangeToFrameIndex", "(", "FI", ")", ";", "UseI", "->", "getOperand", "(", "OpIdx", ")", ".", "setTargetFlags", "(", "<STR_LIT>", ")", ";", "}", "}", "else", "if", "(", "UseI", "->", "isCopy", "(", ")", "&&", "Register", "::", "isVirtualRegister", "(", "UseI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "{"], "ground_truth": ["uncheckUsesOf", "(", "UseI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "FI", ")", ";"], "File": "AArch64StackTaggingPreRA", "Func": "uncheckUsesOf", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15550, "Length": 123, "Cover_Rate": 0.6949152542372882, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InvISelDAG", "::", "SelectAddrMode6Offset", "(", "SDNode", "*", "Op", ",", "SDValue", "N", ",", "SDValue", "&", "Offset", ")", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMInvISelDAG", "Func": "SelectAddrMode6Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15551, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Ty", ")", "return", "nullptr", ";", "TypeName", "=", "Ty", "->", "getName", "(", ")", ";", "}", "uint64_t", "AccessIndex", ";", "uint32_t", "ArgIndex", "=", "(", "Kind", "==", "<ISA_LIT>PreserveUnionAI", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "!", "getAccessIndex", "(", "Call", "->", "getArgOperand", "(", "ArgIndex", ")", ",", "AccessIndex", ")", ")", "return", "nullptr", ";", "AccessIndices", ".", "push_back", "(", "AccessIndex", ")", ";", "if", "(", "TypeName", ".", "size", "(", ")", ")", "{", "TypeNameIndex", "=", "AccessIndices", ".", "size", "(", ")", "-", "<NUM_LIT>", ";", "LastTypeName", "=", "TypeName", ";", "TypeMeta", "=", "MDN", ";", "}", "Kind", "=", "AIChain", "[", "Call", "]", ".", "second", ";", "Call", "=", "AIChain", "[", "Call", "]", ".", "first", ";"], "ground_truth": ["}"], "File": "BPFAbstractMemberAccess17", "Func": "computeBaseAndAccessKey", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15552, "Length": 105, "Cover_Rate": 0.3442622950819672, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "==", "<ISA_LIT>Subtarget", "::", "SEA_ISLANDS", ")", "{", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "AM", ".", "BaseOffs", "/", "<NUM_LIT>", ")", ")", "return", "false", ";", "}", "else", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "==", "<ISA_LIT>Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "AM", ".", "BaseOffs", ")", ")", "return", "false", ";", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "if", "(", "AM", ".", "Scale", "==", "<NUM_LIT>", ")", "return", "true", ";", "if", "(", "AM", ".", "Scale", "==", "<NUM_LIT>", "&&", "AM", ".", "HasBaseReg", ")", "return", "true", ";", "return", "false", ";", "case", "<ISA_LIT>AS", "::", "PRIVATE_ADDRESS", ":", "return", "isLegalMUBUFAddressingMode", "(", "AM", ")", ";", "case", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", ":", "case", "<ISA_LIT>AS", "::", "REGION_ADDRESS", ":", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "AM", ".", "BaseOffs", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "AM", ".", "Scale", "==", "<NUM_LIT>", ")", "return", "true", ";"], "File": "SIISelLowering159", "Func": "isLegalAddressingMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15553, "Length": 148, "Cover_Rate": 0.44984802431610943, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__a", "-", "__b", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vsub_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15554, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NodeSet", "getAllReachedUses", "(", "RegisterRef", "RefRR", ",", "NodeAddr", "<", "DefNode", "*", ">", "DefA", ")", "{", "return", "getAllReachedUses", "(", "RefRR", ",", "DefA", ",", "NoRegs", ")", ";"], "ground_truth": ["}"], "File": "RDFLiveness", "Func": "getAllReachedUses", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15555, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Attribute", "A", "=", "MF", ".", "getFunction", "(", ")", "->", "getFnAttribute", "(", "ShaderTypeAttribute", ")", ";", "if", "(", "A", ".", "isStringAttribute", "(", ")", ")", "{", "StringRef", "Str", "=", "A", ".", "getValueAsString", "(", ")", ";", "if", "(", "Str", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "ShaderType", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUMachineFunction29", "Func": "AMDGPUMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15556, "Length": 50, "Cover_Rate": 0.5813953488372093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>OptimizeMathLibCalls", "(", "<ISA_LIT>TargetMachine", "&", "TM_", ")", ":", "FunctionPass", "(", "ID", ")", ",", "TM", "(", "TM_", ")", "{"], "ground_truth": ["}"], "File": "MipsOptimizeMathLibCalls", "Func": "MipsOptimizeMathLibCalls", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15557, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "BlockAddress", "*", "BA", "=", "cast", "<", "BlockAddressSDNode", ">", "(", "Op", ")", "->", "getBlockAddress", "(", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getTargetBlockAddress", "(", "BA", ",", "getPointerTy", "(", "DL", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "getPointerTy", "(", "DL", ")", ",", "Result", ")", ";"], "ground_truth": ["}"], "File": "AVRISelLowering", "Func": "LowerBlockAddress", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15558, "Length": 53, "Cover_Rate": 0.6794871794871795, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstrInfo", "::", "<ISA_LIT>InstrInfo", "(", "const", "<ISA_LIT>Subtarget", "&", "STI", ")", ":", "<ISA_LIT>GenInstrInfo", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "RI", "(", "STI", ".", "getTargetTriple", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "WebAssemblyInstrInfo1", "Func": "WebAssemblyInstrInfo", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15559, "Length": 29, "Cover_Rate": 0.8285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "printInstruction", "(", "MI", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";"], "ground_truth": ["}"], "File": "RISCVInstPrinter (2)", "Func": "printInst", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15560, "Length": 38, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printAddrMode7Operand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "O", "<<", "markup", "(", "<STR_LIT>", ")", "<<", "<STR_LIT>", ";"], "ground_truth": ["printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";"], "File": "ARMInstPrinter1", "Func": "printAddrMode7Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15561, "Length": 55, "Cover_Rate": 0.8461538461538461, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdrOpc", ")", ")", ";", "if", "(", "RPI", ".", "isPaired", "(", ")", ")", "{", "MIB", ".", "addReg", "(", "Reg2", ",", "getDefRegState", "(", "true", ")", ")", ";", "MIB", ".", "addMemOperand", "(", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "RPI", ".", "FrameIdx", "+", "<NUM_LIT>", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "}", "MIB", ".", "addReg", "(", "Reg1", ",", "getDefRegState", "(", "true", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "RPI", ".", "Offset", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "MIB", ".", "addMemOperand", "(", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "RPI", ".", "FrameIdx", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64FrameLowering19", "Func": "restoreCalleeSavedRegisters", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15562, "Length": 140, "Cover_Rate": 0.3508771929824561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>BaseTargetMachine", "::", "<ISA_LIT>BaseTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "isLittle", ")", ":", "LLVMTargetMachine", "(", "T", ",", "computeDataLayout", "(", "TT", ",", "CPU", ",", "Options", ",", "isLittle", ")", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "getEffectiveRelocModel", "(", "TT", ",", "RM", ")", ",", "CM", ",", "OL", ")", ",", "TargetABI", "(", "computeTargetABI", "(", "TT", ",", "CPU", ",", "Options", ")", ")", ",", "TLOF", "(", "createTLOF", "(", "getTargetTriple", "(", ")", ")", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "*", "this", ",", "isLittle", ")", ",", "isLittle", "(", "isLittle", ")", "{", "if", "(", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Default", ")", "this", "->", "Options", ".", "FloatABIType", "=", "Subtarget", ".", "isTargetHardFloat", "(", ")", "?", "FloatABI", "::", "Hard", ":", "FloatABI", "::", "Soft", ";", "if", "(", "Options", ".", "EABIVersion", "==", "EABI", "::", "Default", "||", "Options", ".", "EABIVersion", "==", "EABI", "::", "Unknown", ")", "{", "if", "(", "Subtarget", ".", "isTargetGNUAEABI", "(", ")", "||", "Subtarget", ".", "isTargetMuslAEABI", "(", ")", ")", "this", "->", "Options", ".", "EABIVersion", "=", "EABI", "::", "GNU", ";"], "ground_truth": ["else", "this", "->", "Options", ".", "EABIVersion", "=", "EABI", "::", "EABI5", ";"], "File": "ARMTargetMachine107", "Func": "ARMBaseTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15563, "Length": 207, "Cover_Rate": 0.9904306220095693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "*", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "for", "(", "auto", "i", "=", "scc_begin", "(", "MF", ")", ",", "ie", "=", "scc_end", "(", "MF", ")", ";"], "ground_truth": ["i", "!=", "ie", ";", "++", "i", ")", "{"], "File": "PatmosCallGraphBuilder1", "Func": "isInSCC", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 15564, "Length": 35, "Cover_Rate": 0.32407407407407407, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Value", "=", "ConstExpr", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "(", "(", "Value", "&", "~", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";"], "File": "LanaiAsmParser (2)", "Func": "isLoImm16And", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15565, "Length": 21, "Cover_Rate": 0.3442622950819672, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";"], "ground_truth": ["}"], "File": "X86Subtarget (2)", "Func": "enableMachineScheduler", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15566, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LastOpcodeType", "=", "OTHER", ";", "LastInstWritesM0", "=", "false", ";", "ReturnsVoid", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", "->", "returnsVoid", "(", ")", ";", "memset", "(", "&", "UsedRegs", ",", "<NUM_LIT>", ",", "sizeof", "(", "UsedRegs", ")", ")", ";", "memset", "(", "&", "DefinedRegs", ",", "<NUM_LIT>", ",", "sizeof", "(", "DefinedRegs", ")", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "BI", ";"], "ground_truth": ["for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";"], "File": "SIInsertWaits18", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15567, "Length": 106, "Cover_Rate": 0.34868421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MOV_EBP", ":", "++", "NumMovEBPInstructions", ";", "break", ";", "case", "MOV_ESP", ":", "++", "NumMovESPInstructions", ";", "break", ";", "case", "LEA_ESI", ":", "++", "NumLeaESIInstructions", ";", "break", ";"], "ground_truth": ["case", "LEA_EDI", ":", "++", "NumLeaEDIInstructions", ";", "break", ";"], "File": "NOPInsertion", "Func": "IncrementCounters", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15568, "Length": 32, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_subs_epi8", "(", "__m512i", "__W", ",", "__mmask64", "__U", ",", "__m512i", "__A", ",", "__m512i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m512i", ")", "__builtin_ia32_psubsb512_mask", "(", "(", "__v64qi", ")", "__A", ",", "(", "__v64qi", ")", "__B", ",", "(", "__v64qi", ")", "__W", ",", "(", "__mmask64", ")", "__U", ")", ";"], "File": "avx512bwintrin", "Func": "_mm512_mask_subs_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15569, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CallArgParams", ".", "end", "(", ")", ";"], "ground_truth": ["}"], "File": "HSAILParamManager", "Func": "call_arg_end", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15570, "Length": 8, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_pslld128_mask", "(", "(", "__v4si", ")", "__A", ",", "(", "__v4si", ")", "__B", ",", "(", "__v4si", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_mask_sll_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15571, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "(", "*", "targetm", ".", "asm_out", ".", "internal_label", ")", "(", "asm_out_file", ",", "<STR_LIT>", ",", "CODE_LABEL_NUMBER", "(", "p", "->", "label", ")", ")", ";"], "ground_truth": ["output_asm_insn", "(", "<STR_LIT>", ",", "&", "p", "->", "value", ")", ";"], "File": "mcore", "Func": "mcore_output_jump_label_table", "Target": "mcore", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15572, "Length": 31, "Cover_Rate": 0.36046511627906974, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "aarch64_is_extend_from_extract", "(", "machine_mode", "mode", ",", "rtx", "mult_imm", ",", "rtx", "extract_imm", ")", "{", "HOST_WIDE_INT", "mult_val", ",", "extract_val", ";", "if", "(", "!", "CONST_INT_P", "(", "mult_imm", ")", "||", "!", "CONST_INT_P", "(", "extract_imm", ")", ")", "return", "false", ";", "mult_val", "=", "INTVAL", "(", "mult_imm", ")", ";"], "ground_truth": ["extract_val", "=", "INTVAL", "(", "extract_imm", ")", ";"], "File": "aarch642", "Func": "aarch64_is_extend_from_extract", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15573, "Length": 49, "Cover_Rate": 0.494949494949495, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PM", ".", "add", "(", "create<ISA_LIT>FixupHwLoops", "(", ")", ")", ";", "}", "PM", ".", "add", "(", "create<ISA_LIT>ExpandPredSpillCode", "(", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";"], "ground_truth": ["PM", ".", "add", "(", "create<ISA_LIT>SplitTFRCondSets", "(", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";"], "File": "HexagonTargetMachine17", "Func": "addPreEmitPass", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15574, "Length": 34, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "S", ";", "bool", "Result", "=", "true", ";", "while", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", "==", "AsmToken", "::", "LParen", ")", "Parser", ".", "Lex", "(", ")", ";", "switch", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", ")", "{", "default", ":", "return", "true", ";", "case", "AsmToken", "::", "Identifier", ":", "case", "AsmToken", "::", "LParen", ":", "case", "AsmToken", "::", "Integer", ":"], "ground_truth": ["case", "AsmToken", "::", "Minus", ":"], "File": "MipsAsmParser19", "Func": "parseMemOffset", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15575, "Length": 64, "Cover_Rate": 0.3950617283950617, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ConstantPoolValue", "*", "CPV", "=", "<ISA_LIT>ConstantPoolSymbol", "::", "Create", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "<STR_LIT>", ",", "<ISA_LIT>PCLabelIndex", ",", "PCAdj", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "<ISA_LIT>PCLabelIndex", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering152", "Func": "LowerGLOBAL_OFFSET_TABLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15576, "Length": 112, "Cover_Rate": 0.5436893203883495, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "LowerFROUND32", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["if", "(", "VT", "==", "<STR_LIT>", ")", "return", "LowerFROUND64", "(", "Op", ",", "DAG", ")", ";"], "File": "AMDGPUISelLowering (2)", "Func": "LowerFROUND", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15577, "Length": 28, "Cover_Rate": 0.45901639344262296, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Subtarget", "->", "hasSSSE3orAVX", "(", ")", "||", "(", "VT", "==", "<STR_LIT>", "&&", "!", "Subtarget", "->", "hasAVX2", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "std", "::", "swap", "(", "N0", ",", "N1", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "Mask", "=", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "X", "=", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Y", ";", "if", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "Mask", ")", "Y", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "Mask", ")", "Y", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "Y", ".", "getNode", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Mask", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "X", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "Y", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "Mask", "=", "Mask", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "MaskVT", "=", "Mask", ".", "getValueType", "(", ")", ";", "if", "(", "Mask", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "switch", "(", "cast", "<", "ConstantSDNode", ">", "(", "Mask", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "break", ";", "default", ":", "return", "SDValue", "(", ")", ";", "}", "SDValue", "SraC", "=", "Mask", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "SraAmt", "=", "cast", "<", "ConstantSDNode", ">", "(", "SraC", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "EltBits", "=", "MaskVT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "(", "SraAmt", "+", "<NUM_LIT>", ")", "!=", "EltBits", ")", "return", "SDValue", "(", ")", ";", "DebugLoc", "DL", "=", "N", "->", "getDebugLoc", "(", ")", ";", "X", "=", "X", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Y", "=", "Y", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Y", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Y", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "X", "&&", "<STR_LIT>", "(", "Y", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", "&&", "X", ".", "getValueType", "(", ")", "==", "MaskVT", "&&", "X", ".", "getValueType", "(", ")", "==", "Y", ".", "getValueType", "(", ")", "&&", "(", "EltBits", "==", "<NUM_LIT>", "||", "EltBits", "==", "<NUM_LIT>", "||", "EltBits", "==", "<NUM_LIT>", ")", ")", "{", "SDValue", "Sign", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "MaskVT", ",", "X", ",", "Mask", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Sign", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering26", "Func": "PerformOrCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15578, "Length": 434, "Cover_Rate": 0.36257309941520466, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", "{", "ParseSubtargetFeatures", "(", "CPU", ",", "FS", ")", ";"], "ground_truth": ["InstrItins", "=", "getInstrItineraryForCPU", "(", "CPU", ")", ";"], "File": "TPCSubtarget", "Func": "TPCSubtarget", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15579, "Length": 66, "Cover_Rate": 0.9850746268656716, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "}", "if", "(", "Opc", "==", "<STR_LIT>", ")", "TB", "=", "T1B", ",", "FB", "=", "T2B", ";", "else", "TB", "=", "T2B", ",", "FB", "=", "T1B", ";", "if", "(", "!", "MDT", "->", "properlyDominates", "(", "B", ",", "TB", ")", "||", "!", "MDT", "->", "properlyDominates", "(", "B", ",", "FB", ")", ")", "return", "false", ";", "unsigned", "TNP", "=", "TB", "->", "pred_size", "(", ")", ",", "FNP", "=", "FB", "->", "pred_size", "(", ")", ";", "unsigned", "TNS", "=", "TB", "->", "succ_size", "(", ")", ",", "FNS", "=", "FB", "->", "succ_size", "(", ")", ";", "bool", "TOk", "=", "(", "TNP", "==", "<NUM_LIT>", "&&", "TNS", "==", "<NUM_LIT>", "&&", "MLI", "->", "getLoopFor", "(", "TB", ")", "==", "L", ")", ";", "bool", "FOk", "=", "(", "FNP", "==", "<NUM_LIT>", "&&", "FNS", "==", "<NUM_LIT>", "&&", "MLI", "->", "getLoopFor", "(", "FB", ")", "==", "L", ")", ";", "if", "(", "SkipExitBranches", "&&", "MLI", "->", "getLoopFor", "(", "TB", ")", "!=", "MLI", "->", "getLoopFor", "(", "FB", ")", ")", "return", "false", ";", "if", "(", "!", "TOk", "&&", "!", "FOk", ")", "return", "false", ";", "MachineBasicBlock", "*", "TSB", "=", "(", "TNS", ">", "<NUM_LIT>", ")", "?", "*", "TB", "->", "succ_begin", "(", ")", ":", "nullptr", ";", "MachineBasicBlock", "*", "FSB", "=", "(", "FNS", ">", "<NUM_LIT>", ")", "?", "*", "FB", "->", "succ_begin", "(", ")", ":", "nullptr", ";", "MachineBasicBlock", "*", "JB", "=", "nullptr", ";", "if", "(", "TOk", ")", "{", "if", "(", "FOk", ")", "{", "if", "(", "TSB", "==", "FSB", ")", "JB", "=", "TSB", ";", "}", "else", "{", "if", "(", "TSB", "==", "FB", ")", "JB", "=", "FB", ";", "FB", "=", "nullptr", ";", "}", "}", "else", "{", "if", "(", "FSB", "==", "TB", ")", "JB", "=", "TB", ";", "TB", "=", "nullptr", ";"], "ground_truth": ["}"], "File": "HexagonEarlyIfConv16", "Func": "matchFlowPattern", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15580, "Length": 262, "Cover_Rate": 0.4525043177892919, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_vpermt2varq512_maskz", "(", "(", "__v8di", ")", "__I", ",", "(", "__v8di", ")", "__A", ",", "(", "__v8di", ")", "__B", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_maskz_permutex2var_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15581, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32x2x2_t", "__rv", ";", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint32x2_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "ground_truth": ["__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint32x2_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "File": "arm", "Func": "neon_vtrn_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15582, "Length": 49, "Cover_Rate": 0.4537037037037037, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask32", ")", "__builtin_ia32_cmpph512_mask_round", "(", "__B", ",", "__C", ",", "__D", ",", "__A", ",", "__E", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm512_mask_cmp_round_ph_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15583, "Length": 18, "Cover_Rate": 0.35294117647058826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "assert", "(", "false", "&&", "<STR_LIT>", ")", ";", "break", ";", "}", "MachineBasicBlock", "::", "iterator", "Next", ";", "for", "(", "I", "=", "Prev", "?", "Prev", "->", "getIterator", "(", ")", ":", "MBB", ".", "begin", "(", ")", ";", "I", "!=", "MBB", ".", "end", "(", ")", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MaskMI", "=", "*", "I", ";", "switch", "(", "MaskMI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "combineMasks", "(", "MaskMI", ")", ";", "break", ";"], "ground_truth": ["default", ":"], "File": "SILowerControlFlow40", "Func": "process", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15584, "Length": 94, "Cover_Rate": 0.39166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "Size", "=", "Mask", ".", "size", "(", ")", ";", "i", "<", "Size", ";", "++", "i", ")", "{", "if", "(", "Mask", "[", "i", "]", ">=", "<NUM_LIT>", "&&", "Mask", "[", "i", "]", "!=", "i", "&&", "Mask", "[", "i", "]", "!=", "i", "+", "Size", ")", "return", "SDValue", "(", ")", ";", "MaskOps", ".", "push_back", "(", "Mask", "[", "i", "]", "<", "Size", "?", "AllOnes", ":", "Zero", ")", ";", "}", "SDValue", "V1Mask", "=", "DAG", ".", "getBuildVector", "(", "VT", ",", "DL", ",", "MaskOps", ")", ";", "V1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V1", ",", "V1Mask", ")", ";", "V2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V1Mask", ",", "V2", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V1", ",", "V2", ")", ";"], "File": "X86ISelLowering (2)8", "Func": "lowerVectorShuffleAsBitBlend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15585, "Length": 134, "Cover_Rate": 0.5982142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "const", "char", "*", "Name", "=", "Helper", "[", "RV", "]", ";", "AttributeList", "A", ";", "Value", "*", "Params", "[", "]", "=", "{", "RVal", "}", ";", "Modified", "=", "true", ";", "A", "=", "A", ".", "addAttribute", "(", "C", ",", "AttributeList", "::", "FunctionIndex", ",", "<STR_LIT>", ")", ";", "A", "=", "A", ".", "addAttribute", "(", "C", ",", "AttributeList", "::", "FunctionIndex", ",", "Attribute", "::", "ReadNone", ")", ";", "A", "=", "A", ".", "addAttribute", "(", "C", ",", "AttributeList", "::", "FunctionIndex", ",", "Attribute", "::", "NoInline", ")", ";", "FunctionCallee", "F", "=", "(", "M", "->", "getOrInsertFunction", "(", "Name", ",", "A", ",", "MyVoid", ",", "T", ")", ")", ";", "CallInst", "::", "Create", "(", "F", ",", "Params", ",", "<STR_LIT>", ",", "&", "I", ")", ";", "}", "else", "if", "(", "const", "CallInst", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "&", "I", ")", ")", "{", "FunctionType", "*", "FT", "=", "CI", "->", "getFunctionType", "(", ")", ";", "Function", "*", "F_", "=", "CI", "->", "getCalledFunction", "(", ")", ";", "if", "(", "needsFPReturnHelper", "(", "*", "FT", ")", "&&", "!", "(", "F_", "&&", "isIntrinsicInline", "(", "F_", ")", ")", ")", "{", "Modified", "=", "true", ";", "F", ".", "addFnAttr", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "F_", "&&", "!", "isIntrinsicInline", "(", "F_", ")", ")", "{", "if", "(", "needsFPReturnHelper", "(", "*", "F_", ")", ")", "{", "Modified", "=", "true", ";"], "ground_truth": ["F", ".", "addFnAttr", "(", "<STR_LIT>", ")", ";"], "File": "Mips16HardFloat1", "Func": "fixupFPReturnAndCall", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15586, "Length": 218, "Cover_Rate": 0.55470737913486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "Target", "The<ISA_LIT>beTarget", ";"], "ground_truth": ["return", "The<ISA_LIT>beTarget", ";"], "File": "AArch64TargetInfo13", "Func": "getTheAArch64beTarget", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15587, "Length": 7, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "Instruction", "::", "Xor", ":", "case", "Instruction", "::", "Mul", ":", "case", "Instruction", "::", "FCmp", ":", "return", "false", ";", "case", "Instruction", "::", "ICmp", ":", "case", "Instruction", "::", "Add", ":", "return", "ScalarBits", "<", "<NUM_LIT>", "&&", "(", "ScalarBits", "*", "cast", "<", "VectorType", ">", "(", "Ty", ")", "->", "getNumElements", "(", ")", ")", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo45", "Func": "useReductionIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15588, "Length": 65, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint64x1_t", ")", "{", "__a", "[", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", "?", "-", "<NUM_LIT>", ":", "<NUM_LIT>", "}", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vcgez_s64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15589, "Length": 19, "Cover_Rate": 0.76, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "!", "isTypeLegal", "(", "CLI", ".", "RetTy", ",", "RetVT", ")", ")", "return", "false", ";", "for", "(", "auto", "Flag", ":", "CLI", ".", "OutFlags", ")", "if", "(", "Flag", ".", "isInReg", "(", ")", "||", "Flag", ".", "isSRet", "(", ")", "||", "Flag", ".", "isNest", "(", ")", "||", "Flag", ".", "isByVal", "(", ")", "||", "Flag", ".", "isSwiftSelf", "(", ")", "||", "Flag", ".", "isSwiftError", "(", ")", ")", "return", "false", ";", "SmallVector", "<", "MVT", ",", "<NUM_LIT>", ">", "OutVTs", ";", "OutVTs", ".", "reserve", "(", "CLI", ".", "OutVals", ".", "size", "(", ")", ")", ";", "for", "(", "auto", "*", "Val", ":", "CLI", ".", "OutVals", ")", "{", "MVT", "VT", ";", "if", "(", "!", "isTypeLegal", "(", "Val", "->", "getType", "(", ")", ",", "VT", ")", "&&", "!", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", ")", "return", "false", ";", "if", "(", "VT", ".", "isVector", "(", ")", "||", "VT", ".", "getSizeInBits", "(", ")", ">", "<NUM_LIT>", ")", "return", "false", ";", "OutVTs", ".", "push_back", "(", "VT", ")", ";", "}", "Address", "Addr", ";", "if", "(", "Callee", "&&", "!", "computeCallAddress", "(", "Callee", ",", "Addr", ")", ")", "return", "false", ";", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "Addr", ".", "getGlobalValue", "(", ")", "&&", "Addr", ".", "getGlobalValue", "(", ")", "->", "hasExternalWeakLinkage", "(", ")", ")", "return", "false", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "processCallArgs", "(", "CLI", ",", "OutVTs", ",", "NumBytes", ")", ")", "return", "false", ";", "const", "<ISA_LIT>RegisterInfo", "*", "RegInfo", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "if", "(", "RegInfo", "->", "isAnyArgRegReserved", "(", "*", "MF", ")", ")", "RegInfo", "->", "emitReservedArgRegCallError", "(", "*", "MF", ")", ";", "MachineInstrBuilder", "MIB", ";"], "ground_truth": ["if", "(", "Subtarget", "->", "useSmallAddressing", "(", ")", ")", "{"], "File": "AArch64FastISel3", "Func": "fastLowerCall", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15590, "Length": 264, "Cover_Rate": 0.32432432432432434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCAsmInfo", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "XtensaMCAsmInfo", "Func": "anchor", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15591, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "insn", "=", "emit_insn", "(", "gen_gpr_save", "(", "GEN_INT", "(", "mask", ")", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "REG_NOTES", "(", "insn", ")", "=", "dwarf", ";", "}", "if", "(", "(", "frame", "->", "mask", "|", "frame", "->", "fmask", ")", "!=", "<NUM_LIT>", ")", "{", "HOST_WIDE_INT", "step1", "=", "MIN", "(", "size", ",", "riscv_first_stack_step", "(", "frame", ")", ")", ";", "insn", "=", "gen_add3_insn", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "-", "step1", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "emit_insn", "(", "insn", ")", ")", "=", "<NUM_LIT>", ";", "size", "-=", "step1", ";", "riscv_for_each_saved_reg", "(", "size", ",", "riscv_save_reg", ")", ";", "}"], "ground_truth": ["frame", "->", "mask", "=", "mask", ";"], "File": "riscv2", "Func": "riscv_expand_prologue", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15592, "Length": 99, "Cover_Rate": 0.31629392971246006, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>FrameLowering", "(", ")", ":", "TargetFrameLowering", "(", "StackGrowsDown", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "false", ")", "{"], "ground_truth": ["}"], "File": "AArch64FrameLowering2", "Func": "AArch64FrameLowering", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15593, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterMCAsmInfoFn", "C", "(", "The<ISA_LIT>32Target", ",", "create<ISA_LIT>MCAsmInfo", ")", ";", "RegisterMCAsmInfoFn", "D", "(", "The<ISA_LIT>64Target", ",", "create<ISA_LIT>MCAsmInfo", ")", ";", "TargetRegistry", "::", "RegisterMCCodeGenInfo", "(", "The<ISA_LIT>32Target", ",", "create<ISA_LIT>MCCodeGenInfo", ")", ";", "TargetRegistry", "::", "RegisterMCCodeGenInfo", "(", "The<ISA_LIT>64Target", ",", "create<ISA_LIT>MCCodeGenInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "The<ISA_LIT>32Target", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "The<ISA_LIT>64Target", ",", "create<ISA_LIT>MCInstrInfo", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCRegInfo", "(", "The<ISA_LIT>32Target", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";"], "File": "PPCMCTargetDesc11", "Func": "LLVMInitializePowerPCTargetMC", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15594, "Length": 61, "Cover_Rate": 0.3674698795180723, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Arg", "=", "OutVals", "[", "i", "]", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "AExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "}", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["if", "(", "Flag", ".", "getNode", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "Flag", ")", ";"], "File": "PPCISelLowering105", "Func": "LowerReturn", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15595, "Length": 165, "Cover_Rate": 0.4319371727748691, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getRegisterName", "(", "RegNo", ")", ";"], "ground_truth": ["}"], "File": "AArch64InstPrinter (2)", "Func": "getRegName", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15596, "Length": 7, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Pred", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "CCValid", "=", "Pred", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ";", "unsigned", "CCMask", "=", "Pred", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ";", "assert", "(", "CCMask", ">", "<NUM_LIT>", "&&", "CCMask", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "{", "MI", ".", "setDesc", "(", "get", "(", "<STR_LIT>", ")", ")", ";", "MachineInstrBuilder", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ".", "addImm", "(", "CCValid", ")", ".", "addImm", "(", "CCMask", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Implicit", ")", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "{", "MI", ".", "setDesc", "(", "get", "(", "Opcode", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";", "MachineInstrBuilder", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ".", "addImm", "(", "CCValid", ")", ".", "addImm", "(", "CCMask", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Implicit", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "SystemZInstrInfo32", "Func": "PredicateInstruction", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15597, "Length": 180, "Cover_Rate": 0.40540540540540543, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cvt_roundss_sd", "(", "__m128d", "__A", ",", "__m128", "__B", ",", "const", "int", "__R", ")", "{"], "ground_truth": ["return", "(", "__m128d", ")", "__builtin_ia32_cvtss2sd_round", "(", "(", "__v2df", ")", "__A", ",", "(", "__v4sf", ")", "__B", ",", "__R", ")", ";"], "File": "avx512fintrin", "Func": "_mm_cvt_roundss_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15598, "Length": 45, "Cover_Rate": 0.9782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "!", "validateMIMGR128", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGD16", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGDataSize", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGAtomicDMask", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGGatherDMask", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUAsmParser23", "Func": "validateInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15599, "Length": 104, "Cover_Rate": 0.5777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "return", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "V1", ")", ",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "PSHUFDMask", ",", "DL", ",", "DAG", ")", ")", ")", ";", "}", "}", "if", "(", "SDValue", "Shift", "=", "lowerVectorShuffleAsShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "SDValue", "Unpck", "=", "lowerVectorShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "Unpck", ";"], "ground_truth": ["return", "lowerVectorShuffleWithPERMV", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ";"], "File": "X86ISelLowering208", "Func": "lowerV8I64VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15600, "Length": 104, "Cover_Rate": 0.3219814241486068, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "name", "=", "LABEL_NAME", "(", "insn", ")", ";", "PUT_CODE", "(", "insn", ",", "NOTE", ")", ";", "NOTE_KIND", "(", "insn", ")", "=", "NOTE_INSN_DELETED_LABEL", ";", "NOTE_DELETED_LABEL_NAME", "(", "insn", ")", "=", "name", ";", "}", "merge_bb", "=", "<NUM_LIT>", ";", "continue", ";", "}", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "if", "(", "!", "NONDEBUG_INSN_P", "(", "insn", ")", ")", "break", ";", "rtx_insn", "*", "prev", ",", "*", "pprev", ";", "rtx", "*", "patp", ",", "pat", ",", "cond", ";", "bool", "annulled", ";", "annulled", "=", "false", ";", "prev", "=", "PREV_INSN", "(", "insn", ")", ";", "pprev", "=", "PREV_INSN", "(", "prev", ")", ";", "if", "(", "pprev", "&&", "NEXT_INSN", "(", "NEXT_INSN", "(", "pprev", ")", ")", "==", "NEXT_INSN", "(", "insn", ")", "&&", "JUMP_P", "(", "prev", ")", "&&", "get_attr_cond", "(", "prev", ")", "==", "COND_USE", ")", "{", "if", "(", "!", "INSN_ANNULLED_BRANCH_P", "(", "prev", ")", ")", "break", ";", "annulled", "=", "true", ";", "}", "patp", "=", "&", "PATTERN", "(", "insn", ")", ";", "pat", "=", "*", "patp", ";", "cond", "=", "arc_get_ccfsm_cond", "(", "statep", ",", "INSN_FROM_TARGET_P", "(", "insn", ")", ")", ";", "if", "(", "NONJUMP_INSN_P", "(", "insn", ")", "||", "CALL_P", "(", "insn", ")", ")", "{", "pat", "=", "conditionalize_nonjump", "(", "pat", ",", "cond", ",", "insn", ",", "annulled", ")", ";", "}", "else", "if", "(", "simplejump_p", "(", "insn", ")", ")", "{", "patp", "=", "&", "SET_SRC", "(", "pat", ")", ";", "pat", "=", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "cond", ",", "*", "patp", ",", "pc_rtx", ")", ";", "}", "else", "if", "(", "JUMP_P", "(", "insn", ")", "&&", "ANY_RETURN_P", "(", "PATTERN", "(", "insn", ")", ")", ")", "{", "pat", "=", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "cond", ",", "pat", ",", "pc_rtx", ")", ";", "pat", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "pc_rtx", ",", "pat", ")", ";", "}", "else", "gcc_unreachable", "(", ")", ";", "validate_change", "(", "insn", ",", "patp", ",", "pat", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "apply_change_group", "(", ")", ")", "gcc_unreachable", "(", ")", ";", "if", "(", "JUMP_P", "(", "insn", ")", ")", "{", "rtx_insn", "*", "next", "=", "next_nonnote_insn", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "next", ")", "==", "BARRIER", ")", "delete_insn", "(", "next", ")", ";", "if", "(", "statep", "->", "state", "==", "<NUM_LIT>", ")", "continue", ";", "}", "break", ";"], "ground_truth": ["default", ":"], "File": "arc4", "Func": "arc_ifcvt", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15601, "Length": 335, "Cover_Rate": 0.46398891966759004, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CC", "==", "CallingConv", "::", "Fast", ";"], "ground_truth": ["}"], "File": "AArch64CallLowering12", "Func": "canGuaranteeTCO", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15602, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "InVT", "==", "<STR_LIT>", "&&", "ResVT", "==", "<STR_LIT>", ")", "{", "SDNode", "*", "U64", "=", "DAG", ".", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDNode", "*", "In64", "=", "DAG", ".", "getMachineNode", "(", "TargetOpcode", "::", "INSERT_SUBREG", ",", "DL", ",", "<STR_LIT>", ",", "SDValue", "(", "U64", ",", "<NUM_LIT>", ")", ",", "In", ",", "SubReg32", ")", ";", "SDValue", "Out64", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "SDValue", "(", "In64", ",", "<NUM_LIT>", ")", ")", ";", "SDValue", "Shift", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Out64", ",", "Shift32", ")", ";", "SDValue", "Out", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Shift", ")", ";"], "ground_truth": ["return", "Out", ";"], "File": "SystemZISelLowering (2)", "Func": "lowerBITCAST", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15603, "Length": 114, "Cover_Rate": 0.3475609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "mulsidi3_gen_fn", "mips_mulsidi3_gen_fn", "(", "enum", "rtx_code", "ext_code", ")", "{", "bool", "signed_p", ";", "signed_p", "=", "ext_code", "==", "SIGN_EXTEND", ";", "if", "(", "TARGET_64BIT", ")", "{", "if", "(", "ISA_HAS_R6DMUL", ")", "return", "signed_p", "?", "gen_mulsidi3_64bit_r6dmul", ":", "NULL", ";", "if", "(", "ISA_HAS_DMUL3", ")", "return", "signed_p", "?", "gen_mulsidi3_64bit_dmul", ":", "NULL", ";", "if", "(", "TARGET_MIPS16", ")", "return", "(", "signed_p", "?", "gen_mulsidi3_64bit_mips16", ":", "gen_umulsidi3_64bit_mips16", ")", ";", "if", "(", "TARGET_FIX_R4000", ")", "return", "NULL", ";", "return", "signed_p", "?", "gen_mulsidi3_64bit", ":", "gen_umulsidi3_64bit", ";"], "ground_truth": ["}"], "File": "mips", "Func": "mips_mulsidi3_gen_fn", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15604, "Length": 72, "Cover_Rate": 0.5853658536585366, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MachineFunctionInfo", "::", "<ISA_LIT>MachineFunctionInfo", "(", "const", "MachineFunction", "&", "MF", ")", ":", "<ISA_LIT>MachineFunction", "(", "MF", ")", ",", "TIDReg", "(", "<STR_LIT>", ")", ",", "ScratchRSrcReg", "(", "<STR_LIT>", ")", ",", "ScratchWaveOffsetReg", "(", "<STR_LIT>", ")", ",", "PrivateSegmentBufferUserSGPR", "(", "<STR_LIT>", ")", ",", "DispatchPtrUserSGPR", "(", "<STR_LIT>", ")", ",", "QueuePtrUserSGPR", "(", "<STR_LIT>", ")", ",", "KernargSegmentPtrUserSGPR", "(", "<STR_LIT>", ")", ",", "DispatchIDUserSGPR", "(", "<STR_LIT>", ")", ",", "FlatScratchInitUserSGPR", "(", "<STR_LIT>", ")", ",", "PrivateSegmentSizeUserSGPR", "(", "<STR_LIT>", ")", ",", "GridWorkGroupCountXUserSGPR", "(", "<STR_LIT>", ")", ",", "GridWorkGroupCountYUserSGPR", "(", "<STR_LIT>", ")", ",", "GridWorkGroupCountZUserSGPR", "(", "<STR_LIT>", ")", ",", "WorkGroupIDXSystemSGPR", "(", "<STR_LIT>", ")", ",", "WorkGroupIDYSystemSGPR", "(", "<STR_LIT>", ")", ",", "WorkGroupIDZSystemSGPR", "(", "<STR_LIT>", ")", ",", "WorkGroupInfoSystemSGPR", "(", "<STR_LIT>", ")", ",", "PrivateSegmentWaveByteOffsetSystemSGPR", "(", "<STR_LIT>", ")", ",", "P<ISA_LIT>nputAddr", "(", "<NUM_LIT>", ")", ",", "ReturnsVoid", "(", "true", ")", ",", "MaximumWorkGroupSize", "(", "<NUM_LIT>", ")", ",", "DebuggerReservedVGPRCount", "(", "<NUM_LIT>", ")", ",", "DebuggerWorkGroupIDStackObjectIndices", "(", "{", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ")", ",", "DebuggerWorkItemIDStackObjectIndices", "(", "{", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ")", ",", "LDSWaveSpillSize", "(", "<NUM_LIT>", ")", ",", "P<ISA_LIT>nputEna", "(", "<NUM_LIT>", ")", ",", "NumUserSGPRs", "(", "<NUM_LIT>", ")", ",", "NumSystemSGPRs", "(", "<NUM_LIT>", ")", ",", "HasSpilledSGPRs", "(", "false", ")", ",", "HasSpilledVGPRs", "(", "false", ")", ",", "HasNonSpillStackObjects", "(", "false", ")", ",", "HasFlatInstructions", "(", "false", ")", ",", "NumSpilledSGPRs", "(", "<NUM_LIT>", ")", ",", "NumSpilledVGPRs", "(", "<NUM_LIT>", ")", ",", "PrivateSegmentBuffer", "(", "false", ")", ",", "DispatchPtr", "(", "false", ")", ",", "QueuePtr", "(", "false", ")", ",", "DispatchID", "(", "false", ")", ",", "KernargSegmentPtr", "(", "false", ")", ",", "FlatScratchInit", "(", "false", ")", ",", "GridWorkgroupCountX", "(", "false", ")", ",", "GridWorkgroupCountY", "(", "false", ")", ",", "GridWorkgroupCountZ", "(", "false", ")", ",", "WorkGroupIDX", "(", "false", ")", ",", "WorkGroupIDY", "(", "false", ")", ",", "WorkGroupIDZ", "(", "false", ")", ",", "WorkGroupInfo", "(", "false", ")", ",", "PrivateSegmentWaveByteOffset", "(", "false", ")", ",", "WorkItemIDX", "(", "false", ")", ",", "WorkItemIDY", "(", "false", ")", ",", "WorkItemIDZ", "(", "false", ")", "{", "const", "<ISA_LIT>Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";"], "ground_truth": ["const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";"], "File": "SIMachineFunctionInfo14", "Func": "SIMachineFunctionInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15605, "Length": 311, "Cover_Rate": 0.4976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PostRASchedStrategy", "::", "leaveMBB", "(", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printMBBReference", "(", "*", "MBB", ")", "<<", "<STR_LIT>", ";", ")", ";"], "ground_truth": ["advanceTo", "(", "MBB", "->", "getFirstTerminator", "(", ")", ")", ";"], "File": "SystemZMachineScheduler", "Func": "leaveMBB", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15606, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["int", "Cost", "=", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "Op1Info", ",", "Op2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";"], "File": "PPCTargetTransformInfo10", "Func": "getArithmeticInstrCost", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15607, "Length": 32, "Cover_Rate": 0.37209302325581395, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "V2", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Mask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Subtarget", ".", "hasAVX2", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "SDValue", "ZExt", "=", "lowerVectorShuffleAsZeroOrAnyExtend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "ZExt", ";", "if", "(", "isUnpackWdShuffleMask", "(", "Mask", ",", "<STR_LIT>", ")", "&&", "!", "V2", ".", "isUndef", "(", ")", "&&", "!", "Subtarget", ".", "hasAVX512", "(", ")", ")", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleAsSplitOrBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "SDValue", "Blend", "=", "lowerVectorShuffleAsBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "SDValue", "Broadcast", "=", "lowerVectorShuffleAsBroadcast", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Broadcast", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RepeatedMask", ";", "bool", "Is128BitLaneRepeatedShuffle", "=", "is128BitLaneRepeatedShuffleMask", "(", "<STR_LIT>", ",", "Mask", ",", "RepeatedMask", ")", ";", "if", "(", "Is128BitLaneRepeatedShuffle", ")", "{", "assert", "(", "RepeatedMask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "V2", ".", "isUndef", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "RepeatedMask", ",", "DL", ",", "DAG", ")", ")", ";", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "}", "if", "(", "SDValue", "Shift", "=", "lowerVectorShuffleAsShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "Subtarget", ".", "hasVLX", "(", ")", ")", "{", "if", "(", "SDValue", "Rotate", "=", "lowerVectorShuffleAsRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleToEXPAND", "(", "DL", ",", "<STR_LIT>", ",", "Zeroable", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "}", "if", "(", "SDValue", "Rotate", "=", "lowerVectorShuffleAsByteRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleAsRepeatedMaskAndLanePermute", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "V2", ".", "isUndef", "(", ")", ")", "{", "SDValue", "VPermMask", "=", "getConstVector", "(", "Mask", ",", "<STR_LIT>", ",", "DAG", ",", "DL", ",", "true", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "VPermMask", ",", "V1", ")", ";", "}", "if", "(", "Is128BitLaneRepeatedShuffle", "&&", "isSingleSHUFPSMask", "(", "RepeatedMask", ")", ")", "{", "SDValue", "CastV1", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "V1", ")", ";", "SDValue", "CastV2", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "V2", ")", ";"], "ground_truth": ["SDValue", "ShufPS", "=", "lowerVectorShuffleWithSHUFPS", "(", "DL", ",", "<STR_LIT>", ",", "RepeatedMask", ",", "CastV1", ",", "CastV2", ",", "DAG", ")", ";"], "File": "X86ISelLowering (2)8", "Func": "lowerV8I32VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15608, "Length": 490, "Cover_Rate": 0.7608695652173914, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "BMI", "=", "&", "MBB", "->", "back", "(", ")", ";", "bool", "NeedSplit", "=", "(", "BMI", "!=", "MI", ")", "||", "!", "BBHasFallthrough", "(", "MBB", ")", ";", "++", "NumCBrFixed", ";", "if", "(", "BMI", "!=", "MI", ")", "{", "if", "(", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", "==", "prior", "(", "MBB", "->", "end", "(", ")", ")", "&&", "BMI", "->", "getOpcode", "(", ")", "==", "Br", ".", "UncondBr", ")", "{", "MachineBasicBlock", "*", "NewDest", "=", "BMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BBIsInRange", "(", "MI", ",", "NewDest", ",", "Br", ".", "MaxDisp", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "BMI", ")", ";", "BMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setMBB", "(", "DestBB", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setMBB", "(", "NewDest", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "CC", ")", ";", "return", "true", ";", "}", "}", "}", "if", "(", "NeedSplit", ")", "{", "SplitBlockBeforeInstr", "(", "MI", ")", ";", "int", "delta", "=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "delta", ";", "MBB", "->", "back", "(", ")", ".", "eraseFromParent", "(", ")", ";", "}", "MachineBasicBlock", "*", "NextBB", "=", "llvm", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "DestBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "NextBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ".", "addMBB", "(", "NextBB", ")", ".", "addImm", "(", "CC", ")", ".", "addReg", "(", "CCReg", ")", ";", "Br", ".", "MI", "=", "&", "MBB", "->", "back", "(", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "if", "(", "isThumb", ")", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Br", ".", "UncondBr", ")", ")", ".", "addMBB", "(", "DestBB", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "else", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Br", ".", "UncondBr", ")", ")", ".", "addMBB", "(", "DestBB", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "Br", ".", "UncondBr", ")", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "MBB", "->", "back", "(", ")", ",", "MaxDisp", ",", "false", ",", "Br", ".", "UncondBr", ")", ")", ";", "BBInfo", "[", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "TII", "->", "GetInstSizeInBytes", "(", "MI", ")", ";"], "ground_truth": ["MI", "->", "eraseFromParent", "(", ")", ";"], "File": "ARMConstantIslandPass51", "Func": "FixUpConditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15609, "Length": 457, "Cover_Rate": 0.8234234234234235, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", ")", "{"], "ground_truth": ["FrameIndex", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";"], "File": "PPCInstrInfo100", "Func": "isStoreToStackSlot", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15610, "Length": 56, "Cover_Rate": 0.3522012578616352, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", ")", "fprintf", "(", "file", ",", "HOST_WIDE_INT_PRINT_DEC", "<STR_LIT>", ",", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ",", "reg_names", "[", "REGNO", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "]", ")", ";", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "LO_SUM", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "REG", "&&", "CONSTANT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "{", "output_addr_const", "(", "file", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "]", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "LO_SUM", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "REG", "&&", "CONSTANT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "{", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "output_addr_const", "(", "file", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "]", ")", ";", "}", "else", "if", "(", "legitimate_constant_pool_address_p", "(", "x", ")", ")", "{", "if", "(", "TARGET_AIX", "&&", "(", "!", "TARGET_ELF", "||", "!", "TARGET_MINIMAL_TOC", ")", ")", "{", "rtx", "contains_minus", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "rtx", "minus", ",", "symref", ";", "const", "char", "*", "name", ";"], "ground_truth": ["while", "(", "GET_CODE", "(", "XEXP", "(", "contains_minus", ",", "<NUM_LIT>", ")", ")", "!=", "MINUS", ")", "contains_minus", "=", "XEXP", "(", "contains_minus", ",", "<NUM_LIT>", ")", ";"], "File": "rs60003", "Func": "print_operand_address", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15611, "Length": 257, "Cover_Rate": 0.4047244094488189, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "Tok", ".", "getString", "(", ")", "==", "<STR_LIT>", ")", "return", "parseSetMacroDirective", "(", ")", ";", "else", "if", "(", "Tok", ".", "getString", "(", ")", "==", "<STR_LIT>", ")", "return", "parseSetNoMacroDirective", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "FISCAsmParser", "Func": "parseDirectiveSet", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15612, "Length": 36, "Cover_Rate": 0.4235294117647059, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcvtq_x_n", "(", "uint32x4_t", "__a", ",", "const", "int", "__imm6", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__arm_vcvtq_x_n_f32_u32", "(", "__a", ",", "__imm6", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vcvtq_x_n", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15613, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "BB", "=", "I", ".", "getParent", "(", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Register", "DstReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Src0Reg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Src1Reg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "for", "(", "Register", "Reg", ":", "{", "DstReg", ",", "Src0Reg", ",", "Src1Reg", "}", ")", "{", "if", "(", "!", "MRI", "->", "getRegClassOrNull", "(", "Reg", ")", ")", "MRI", "->", "setRegClass", "(", "Reg", ",", "TRI", ".", "getWaveMaskRegClass", "(", ")", ")", ";", "}", "return", "true", ";", "}", "default", ":"], "ground_truth": ["return", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ";"], "File": "AMDGPUInstructionSelector29", "Func": "selectG_INTRINSIC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15614, "Length": 163, "Cover_Rate": 0.8232323232323232, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__a", "&", "~", "__b", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vbicq_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15615, "Length": 7, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "Op", ")", ";", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "Op", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "getPointerTy", "(", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ",", "Op", ")", ";"], "File": "NVPTXISelLowering1", "Func": "LowerGlobalAddress", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15616, "Length": 54, "Cover_Rate": 0.7605633802816901, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32x4x2_t", "__rv", ";", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint32x4_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint32x4_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint32x4_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint32x4_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "return", "__rv", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vuzpq_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15617, "Length": 115, "Cover_Rate": 0.9274193548387096, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCInstPrinter", "*", "create<ISA_LIT>MCInstPrinter", "(", "const", "Target", "&", "T", ",", "unsigned", "SyntaxVariant", ",", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "return", "new", "<ISA_LIT>InstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", ";"], "ground_truth": ["}"], "File": "SystemZMCTargetDesc13", "Func": "createSystemZMCInstPrinter", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15618, "Length": 46, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_popcnt_epi16", "(", "__m128i", "__A", ",", "__mmask8", "__U", ",", "__m128i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_vpopcountw_v8hi_mask", "(", "(", "__v8hi", ")", "__A", ",", "(", "__v8hi", ")", "__B", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512bitalgintrin4", "Func": "_mm_mask_popcnt_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15619, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MMO", "->", "getAlignment", "(", ")", "<", "<NUM_LIT>", ")", "return", "false", ";", "}", "if", "(", "MI", "->", "getNumOperands", "(", ")", ">", "<NUM_LIT>", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isUndef", "(", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "getNumOperands", "(", ")", ">", "<NUM_LIT>", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isUndef", "(", ")", ")", "return", "false", ";", "int", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ";"], "File": "ARMLoadStoreOptimizer56", "Func": "isMemoryOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15620, "Length": 151, "Cover_Rate": 0.5807692307692308, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "XOR", ":", "{", "rtx", "op0", "=", "XEXP", "(", "SET_SRC", "(", "pat", ")", ",", "<NUM_LIT>", ")", ";", "rtx", "op1", "=", "XEXP", "(", "SET_SRC", "(", "pat", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "op0", ")", "!=", "REG", "||", "sparc_check_64", "(", "op0", ",", "insn", ")", "<=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "op1", ")", "==", "CONST_INT", ")", "return", "INTVAL", "(", "op1", ")", ">=", "<NUM_LIT>", ";", "return", "(", "GET_CODE", "(", "op1", ")", "==", "REG", "&&", "sparc_check_64", "(", "op1", ",", "insn", ")", "==", "<NUM_LIT>", ")", ";", "}", "case", "LSHIFTRT", ":", "return", "GET_MODE", "(", "SET_SRC", "(", "pat", ")", ")", "==", "SImode", ";", "case", "CONST_DOUBLE", ":", "return", "!", "(", "CONST_DOUBLE_LOW", "(", "SET_SRC", "(", "pat", ")", ")", "&", "<NUM_LIT>", ")", ";", "case", "CONST_INT", ":", "return", "!", "(", "INTVAL", "(", "SET_SRC", "(", "pat", ")", ")", "&", "<NUM_LIT>", ")", ";", "case", "ASHIFTRT", ":", "case", "SIGN_EXTEND", ":", "return", "-", "(", "GET_MODE", "(", "SET_SRC", "(", "pat", ")", ")", "==", "SImode", ")", ";"], "ground_truth": ["case", "REG", ":"], "File": "sparc4", "Func": "set_extends", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15621, "Length": 159, "Cover_Rate": 0.45821325648414984, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_packsswb128_mask", "(", "(", "__v8hi", ")", "__A", ",", "(", "__v8hi", ")", "__B", ",", "(", "__v16qi", ")", "__W", ",", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin", "Func": "_mm_mask_packs_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15622, "Length": 25, "Cover_Rate": 0.4716981132075472, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "makeArrayRef", "(", "<STR_LIT>", ".", "begin", "(", ")", ",", "ST", ".", "getMaxNumVGPRs", "(", "MF", ")", ")", ";"], "ground_truth": ["}"], "File": "SILowerSGPRSpills14", "Func": "getAllVGPR32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15623, "Length": 18, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AllocatedReg", "(", "const", "TargetRegisterClass", "*", "RC", ",", "unsigned", "Reg", ")", ":", "RC", "(", "RC", ")", ",", "Reg", "(", "Reg", ")", "{"], "ground_truth": ["}"], "File": "MipsFastISel10", "Func": "AllocatedReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15624, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "Tok", ".", "getString", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "parseSetFeature", "(", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "Tok", ".", "getString", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "parseSetFeature", "(", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "Tok", ".", "getString", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "parseSetFeature", "(", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "Tok", ".", "getString", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "parseSetFeature", "(", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "Tok", ".", "getString", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "parseSetFeature", "(", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "Tok", ".", "getString", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "parseSetFeature", "(", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "Tok", ".", "getString", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "parseSetFeature", "(", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "Tok", ".", "getString", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "parseSetFeature", "(", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "Tok", ".", "getString", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "parseSetFeature", "(", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "Tok", ".", "getString", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "parseSetFeature", "(", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "Tok", ".", "getString", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "parseSetFeature", "(", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "Tok", ".", "getString", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "parseSetFeature", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}", "else", "if", "(", "Tok", ".", "getString", "(", ")", "==", "<STR_LIT>", ")", "{"], "File": "MipsAsmParser", "Func": "parseDirectiveSet", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15625, "Length": 241, "Cover_Rate": 0.30661577608142493, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "SizeInBits", "=", "DL", "->", "getTypeSizeInBits", "(", "SI", "->", "getValueOperand", "(", ")", "->", "getType", "(", ")", ")", ";", "assert", "(", "(", "(", "SizeInBits", "&", "<NUM_LIT>", ")", "||", "(", "SizeInBits", ">>", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "(", "unsigned", ")", "SizeInBits", ">>", "<NUM_LIT>", ";"], "File": "HexagonLoopIdiomRecognition10", "Func": "getStoreSizeInBytes", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15626, "Length": 47, "Cover_Rate": 0.8103448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "int8x8_t", ")", "__builtin_aarch64_get_dregciv8qi", "(", "__o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "int8x8_t", ")", "__builtin_aarch64_get_dregciv8qi", "(", "__o", ",", "<NUM_LIT>", ")", ";", "return", "ret", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vld3_dup_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15627, "Length": 38, "Cover_Rate": 0.4691358024691358, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "last", "=", "adjust_address", "(", "op", ",", "QImode", ",", "width", "/", "BITS_PER_UNIT", "-", "<NUM_LIT>", ")", ";", "if", "(", "TARGET_BIG_ENDIAN", ")", "*", "left", "=", "first", ",", "*", "right", "=", "last", ";", "else", "*", "left", "=", "last", ",", "*", "right", "=", "first", ";"], "ground_truth": ["return", "true", ";"], "File": "mips", "Func": "mips_get_unaligned_mem", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15628, "Length": 43, "Cover_Rate": 0.34959349593495936, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "Bottom", "=", "Loop", "->", "getHeader", "(", ")", ";", "for", "(", "MachineBasicBlock", "*", "MBB", ":", "Loop", "->", "blocks", "(", ")", ")", "if", "(", "MBB", "->", "getNumber", "(", ")", ">", "Bottom", "->", "getNumber", "(", ")", ")", "Bottom", "=", "MBB", ";"], "ground_truth": ["return", "Bottom", ";"], "File": "WebAssemblyCFGStackify (3)", "Func": "LoopBottom", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15629, "Length": 43, "Cover_Rate": 0.7818181818181819, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "rtx_code", "code", ";", "code", "=", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "code", "==", "GE", "||", "code", "==", "GEU", "||", "code", "==", "LE", "||", "code", "==", "LEU", "||", "code", "==", "NE", ")", "{", "gcc_assert", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "REG", "&&", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "REG", ")", ";", "PUT_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ",", "reverse_condition", "(", "code", ")", ")", ";"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "rs60004", "Func": "output_isel", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15630, "Length": 76, "Cover_Rate": 0.8351648351648352, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>MCAsmStreamer", "::", "EmitValueToOffset", "(", "const", "MCExpr", "*", "Offset", ",", "unsigned", "char", "Value", ")", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "PTXMCAsmStreamer4", "Func": "EmitValueToOffset", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15631, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildVector", "=", "ReorganizeVector", "(", "DAG", ",", "BuildVector", ",", "SwizzleRemap", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "unsigned", "Idx", "=", "cast", "<", "ConstantSDNode", ">", "(", "Swz", "[", "i", "]", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "SwizzleRemap", ".", "find", "(", "Idx", ")", "!=", "SwizzleRemap", ".", "end", "(", ")", ")", "Swz", "[", "i", "]", "=", "DAG", ".", "getConstant", "(", "SwizzleRemap", "[", "Idx", "]", ",", "DL", ",", "<STR_LIT>", ")", ";", "}", "return", "BuildVector", ";"], "ground_truth": ["}"], "File": "R600ISelLowering (2)", "Func": "OptimizeSwizzle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15632, "Length": 83, "Cover_Rate": 0.38425925925925924, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "for", "(", "MVT", "InnerVT", ":", "<STR_LIT>", "(", ")", ")", "setLoadExtAction", "(", "<STR_LIT>", ",", "InnerVT", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "if", "(", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", ")", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "if", "(", "Subtarget", "->", "isLittleEndian", "(", ")", ")", "{", "for", "(", "unsigned", "im", "=", "(", "unsigned", ")", "<STR_LIT>", ";", "im", "!=", "(", "unsigned", ")", "<STR_LIT>", ";", "++", "im", ")", "{", "setIndexedLoadAction", "(", "im", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Legal", ")", ";"], "ground_truth": ["setIndexedStoreAction", "(", "im", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Legal", ")", ";"], "File": "AArch64ISelLowering117", "Func": "addTypeForNEON", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15633, "Length": 298, "Cover_Rate": 0.3791348600508906, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addUnsignedOffset_b8s2Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", ">>", "<NUM_LIT>", ")", ")", ";", "return", ";", "}", "const", "MCSymbolRefExpr", "*", "SR", "=", "cast", "<", "MCSymbolRefExpr", ">", "(", "Imm", ".", "Val", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "SR", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "addUnsignedOffset_b8s2Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15634, "Length": 79, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>SEInstrInfo", "::", "<ISA_LIT>SEInstrInfo", "(", "<ISA_LIT>TargetMachine", "&", "tm", ")", ":", "<ISA_LIT>InstrInfo", "(", "tm", ",", "tm", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "RI", "(", "*", "tm", ".", "getSubtargetImpl", "(", ")", ")", ",", "IsN64", "(", "tm", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "isABI_N64", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "MipsSEInstrInfo15", "Func": "MipsSEInstrInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15635, "Length": 55, "Cover_Rate": 0.9322033898305084, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>WinCOFFTargetStreamer", "(", "MCStreamer", "&", "S", ")", ":", "<ISA_LIT>TargetStreamer", "(", "S", ")", "{"], "ground_truth": ["}"], "File": "X86WinCOFFTargetStreamer", "Func": "X86WinCOFFTargetStreamer", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15636, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AddressSanitizer", "(", "const", "MCSubtargetInfo", "*", "&", "STI", ")", ":", "<ISA_LIT>AsmInstrumentation", "(", "STI", ")", ",", "RepPrefix", "(", "false", ")", ",", "OrigSPOffset", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "X86AsmInstrumentation1", "Func": "X86AddressSanitizer", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15637, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vctp64q_m", "(", "uint32_t", "__a", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__builtin_mve_vctp64q_mhi", "(", "__a", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vctp64q_m", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15638, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "r0", ")", "{", "rtx", "r1", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "mask", "=", "gen_reg_rtx", "(", "TImode", ")", ";", "emit_move_insn", "(", "mask", ",", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ")", ";", "emit_insn", "(", "gen_rotqby_ti", "(", "s0", ",", "s0", ",", "r0", ")", ")", ";", "emit_insn", "(", "gen_rotqby_ti", "(", "s1", ",", "s1", ",", "r0", ")", ")", ";", "if", "(", "GET_CODE", "(", "r0", ")", "==", "CONST_INT", ")", "r1", "=", "GEN_INT", "(", "INTVAL", "(", "r0", ")", "&", "<NUM_LIT>", ")", ";", "else", "emit_insn", "(", "gen_andsi3", "(", "r1", ",", "r0", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "gen_shlqby_ti", "(", "mask", ",", "mask", ",", "r1", ")", ")", ";", "emit_insn", "(", "gen_selb", "(", "s0", ",", "s1", ",", "s0", ",", "mask", ")", ")", ";", "}", "}", "}", "else", "if", "(", "GET_CODE", "(", "src", ")", "==", "SUBREG", ")", "{", "rtx", "r", "=", "SUBREG_REG", "(", "src", ")", ";", "gcc_assert", "(", "REG_P", "(", "r", ")", "&&", "SCALAR_INT_MODE_P", "(", "GET_MODE", "(", "r", ")", ")", ")", ";", "s0", "=", "gen_reg_rtx", "(", "TImode", ")", ";", "if", "(", "GET_MODE_SIZE", "(", "GET_MODE", "(", "r", ")", ")", "<", "GET_MODE_SIZE", "(", "TImode", ")", ")", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "s0", ",", "gen_rtx_ZERO_EXTEND", "(", "TImode", ",", "r", ")", ")", ")", ";", "else", "emit_move_insn", "(", "s0", ",", "src", ")", ";", "}", "else", "{", "gcc_assert", "(", "REG_P", "(", "src", ")", "&&", "GET_MODE", "(", "src", ")", "==", "TImode", ")", ";", "s0", "=", "gen_reg_rtx", "(", "TImode", ")", ";", "emit_move_insn", "(", "s0", ",", "src", ")", ";", "}", "if", "(", "start", ")", "emit_insn", "(", "gen_rotlti3", "(", "s0", ",", "s0", ",", "GEN_INT", "(", "start", ")", ")", ")", ";", "if", "(", "<NUM_LIT>", "-", "width", ")", "s0", "=", "expand_shift", "(", "RSHIFT_EXPR", ",", "TImode", ",", "s0", ",", "<NUM_LIT>", "-", "width", ",", "s0", ",", "unsignedp", ")", ";"], "ground_truth": ["emit_move_insn", "(", "dst", ",", "s0", ")", ";"], "File": "spu", "Func": "spu_expand_extv", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15639, "Length": 287, "Cover_Rate": 0.5881147540983607, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "return", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";"], "ground_truth": ["}"], "File": "VEISelDAGToDAG", "Func": "runOnMachineFunction", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15640, "Length": 21, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "ok_for_max_constant", "(", "HOST_WIDE_INT", "val", ")", "{"], "ground_truth": ["if", "(", "rx_max_constant_size", "==", "<NUM_LIT>", "||", "rx_max_constant_size", "==", "<NUM_LIT>", ")", "return", "true", ";"], "File": "rx", "Func": "ok_for_max_constant", "Target": "rx", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15641, "Length": 21, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_s64_u64", "(", "uint64x2_t", "__a", ")", "{"], "ground_truth": ["return", "(", "int64x2_t", ")", "__builtin_neon_vreinterpretv2div2di", "(", "(", "int64x2_t", ")", "__a", ")", ";"], "File": "arm", "Func": "neon4_vreinterpretq_s64_u64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15642, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "max_common_align", ";", "max_common_align", "=", "TARGET_64BIT", "?", "<NUM_LIT>", ":", "(", "size", ">=", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "align", ">", "max_common_align", ")", "{"], "ground_truth": ["warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", "<STR_LIT>", ",", "align", "/", "BITS_PER_UNIT", ",", "name", ",", "max_common_align", "/", "BITS_PER_UNIT", ")", ";"], "File": "pa3", "Func": "pa_asm_output_aligned_common", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15643, "Length": 45, "Cover_Rate": 0.44554455445544555, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstPrinter", "::", "<ISA_LIT>InstPrinter", "(", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "MCSubtargetInfo", "&", "STI", ")", ":", "MCInstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", "{"], "ground_truth": ["setAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ";"], "File": "AArch64InstPrinter", "Func": "AArch64InstPrinter", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15644, "Length": 43, "Cover_Rate": 0.9772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Cond", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getConstant", "(", "CC", ",", "<STR_LIT>", ")", ",", "Cond", ")", ";", "Cond", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "FalseC", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Cond", ")", ";", "Cond", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Cond", ".", "getValueType", "(", ")", ",", "Cond", ",", "SDValue", "(", "FalseC", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "N", "->", "getNumValues", "(", ")", "==", "<NUM_LIT>", ")", "return", "DCI", ".", "CombineTo", "(", "N", ",", "Cond", ",", "SDValue", "(", ")", ")", ";", "return", "Cond", ";", "}", "if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "||", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", ")", "{", "uint64_t", "Diff", "=", "TrueC", "->", "getZExtValue", "(", ")", "-", "FalseC", "->", "getZExtValue", "(", ")", ";", "if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", ")", "Diff", "=", "(", "unsigned", ")", "Diff", ";", "bool", "isFastMultiplier", "=", "false", ";", "if", "(", "Diff", "<", "<NUM_LIT>", ")", "{", "switch", "(", "(", "unsigned", "char", ")", "Diff", ")", "{", "default", ":", "break", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "isFastMultiplier", "=", "true", ";", "break", ";", "}", "}", "if", "(", "isFastMultiplier", ")", "{", "APInt", "Diff", "=", "TrueC", "->", "getAPIntValue", "(", ")", "-", "FalseC", "->", "getAPIntValue", "(", ")", ";", "Cond", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getConstant", "(", "CC", ",", "<STR_LIT>", ")", ",", "Cond", ")", ";", "Cond", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "FalseC", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Cond", ")", ";", "if", "(", "Diff", "!=", "<NUM_LIT>", ")", "Cond", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Cond", ".", "getValueType", "(", ")", ",", "Cond", ",", "DAG", ".", "getConstant", "(", "Diff", ",", "Cond", ".", "getValueType", "(", ")", ")", ")", ";", "if", "(", "FalseC", "->", "getAPIntValue", "(", ")", "!=", "<NUM_LIT>", ")", "Cond", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Cond", ".", "getValueType", "(", ")", ",", "Cond", ",", "SDValue", "(", "FalseC", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "N", "->", "getNumValues", "(", ")", "==", "<NUM_LIT>", ")", "return", "DCI", ".", "CombineTo", "(", "N", ",", "Cond", ",", "SDValue", "(", ")", ")", ";", "return", "Cond", ";", "}", "}", "}"], "ground_truth": ["}"], "File": "X86ISelLowering114", "Func": "PerformCMOVCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15645, "Length": 375, "Cover_Rate": 0.46410891089108913, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "UOpc", "=", "<STR_LIT>", ";", "Bits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "isCond", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "UOpc", "=", "<STR_LIT>", ";", "Bits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "isCond", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "UOpc", "=", "<STR_LIT>", ";", "Bits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "isCond", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "UOpc", "=", "<STR_LIT>", ";", "Bits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "isCond", "=", "true", ";", "break", ";", "}", "unsigned", "MaxOffs", "=", "(", "(", "<NUM_LIT>", "<<", "(", "Bits", "-", "<NUM_LIT>", ")", ")", "-", "<NUM_LIT>", ")", "*", "Scale", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "I", ",", "MaxOffs", ",", "isCond", ",", "UOpc", ")", ")", ";", "}", "if", "(", "Opc", "==", "<STR_LIT>", ")", "continue", ";", "for", "(", "unsigned", "op", "=", "<NUM_LIT>", ",", "e", "=", "I", "->", "getNumOperands", "(", ")", ";", "op", "!=", "e", ";", "++", "op", ")", "if", "(", "I", "->", "getOperand", "(", "op", ")", ".", "isCPI", "(", ")", ")", "{", "unsigned", "Bits", "=", "<NUM_LIT>", ";", "unsigned", "Scale", "=", "<NUM_LIT>", ";", "bool", "NegOk", "=", "false", ";", "unsigned", "LongFormBits", "=", "<NUM_LIT>", ";", "unsigned", "LongFormScale", "=", "<NUM_LIT>", ";", "unsigned", "LongFormOpcode", "=", "<NUM_LIT>", ";", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Bits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "LongFormOpcode", "=", "<STR_LIT>", ";", "LongFormBits", "=", "<NUM_LIT>", ";", "LongFormScale", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Bits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "NegOk", "=", "true", ";", "break", ";", "}", "unsigned", "CPI", "=", "I", "->", "getOperand", "(", "op", ")", ".", "getIndex", "(", ")", ";", "MachineInstr", "*", "CPEMI", "=", "CPEMIs", "[", "CPI", "]", ";", "unsigned", "MaxOffs", "=", "(", "(", "<NUM_LIT>", "<<", "Bits", ")", "-", "<NUM_LIT>", ")", "*", "Scale", ";"], "ground_truth": ["unsigned", "LongFormMaxOffs", "=", "(", "(", "<NUM_LIT>", "<<", "LongFormBits", ")", "-", "<NUM_LIT>", ")", "*", "LongFormScale", ";"], "File": "MipsConstantIslandPass30", "Func": "initializeFunctionInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15646, "Length": 305, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "rs6000_cpu_cpp_builtins", "(", "cpp_reader", "*", "pfile", ")", "{", "rs6000_target_modify_macros", "(", "true", ",", "rs6000_isa_flags", ",", "rs6000_builtin_mask_calculate", "(", ")", ")", ";", "if", "(", "TARGET_FRE", ")", "builtin_define", "(", "<STR_LIT>", ")", ";", "if", "(", "TARGET_FRES", ")", "builtin_define", "(", "<STR_LIT>", ")", ";", "if", "(", "TARGET_FRSQRTE", ")", "builtin_define", "(", "<STR_LIT>", ")", ";", "if", "(", "TARGET_FRSQRTES", ")", "builtin_define", "(", "<STR_LIT>", ")", ";", "if", "(", "TARGET_EXTRA_BUILTINS", "&&", "cpp_get_options", "(", "pfile", ")", "->", "lang", "!=", "CLK_ASM", ")", "{", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", ")", ";", "if", "(", "!", "flag_iso", ")", "{", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", ")", ";", "init_vector_keywords", "(", ")", ";", "cpp_get_callbacks", "(", "pfile", ")", "->", "macro_to_expand", "=", "rs6000_macro_to_expand", ";", "}", "}", "if", "(", "(", "!", "(", "TARGET_HARD_FLOAT", "&&", "(", "TARGET_FPRS", "||", "TARGET_E500_DOUBLE", ")", ")", ")", "||", "(", "TARGET_HARD_FLOAT", "&&", "TARGET_FPRS", "&&", "!", "TARGET_DOUBLE_FLOAT", ")", ")", "builtin_define", "(", "<STR_LIT>", ")", ";", "if", "(", "rs6000_cpu", "==", "PROCESSOR_PPC405", ")", "builtin_define", "(", "<STR_LIT>", ")", ";", "if", "(", "TARGET_NO_LWSYNC", ")", "builtin_define", "(", "<STR_LIT>", ")", ";", "if", "(", "TARGET_EXTRA_BUILTINS", ")", "{", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", ")", ";", "}", "builtin_define", "(", "<STR_LIT>", ")", ";", "RS6000_CPU_CPP_ENDIAN_BUILTINS", "(", ")", ";", "if", "(", "TARGET_LONG_DOUBLE_128", ")", "{", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", ")", ";", "}", "switch", "(", "TARGET_CMODEL", ")", "{", "case", "CMODEL_MEDIUM", ":", "builtin_define", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "CMODEL_LARGE", ":", "builtin_define", "(", "<STR_LIT>", ")", ";", "break", ";", "default", ":", "break", ";", "}", "switch", "(", "rs6000_current_abi", ")", "{", "case", "ABI_V4", ":", "builtin_define", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "ABI_AIX", ":"], "ground_truth": ["builtin_define", "(", "<STR_LIT>", ")", ";"], "File": "rs6000-c3", "Func": "rs6000_cpu_cpp_builtins", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15647, "Length": 373, "Cover_Rate": 0.7091254752851711, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "continue", ";", "}", "if", "(", "TREE_CODE", "(", "b_arg_type", ")", "==", "INTEGER_TYPE", "&&", "TREE_CODE", "(", "in_type", ")", "==", "INTEGER_TYPE", ")", "{", "match_type", "++", ";", "continue", ";", "}", "if", "(", "POINTER_TYPE_P", "(", "b_arg_type", ")", "&&", "POINTER_TYPE_P", "(", "in_type", ")", "&&", "!", "(", "TYPE_QUALS", "(", "TREE_TYPE", "(", "in_type", ")", ")", "&", "~", "TYPE_QUALS", "(", "TREE_TYPE", "(", "b_arg_type", ")", ")", ")", "&&", "(", "TYPE_QUALS", "(", "TREE_TYPE", "(", "b_arg_type", ")", ")", "&", "~", "TYPE_QUALS", "(", "TREE_TYPE", "(", "in_type", ")", ")", ")", ")", "{", "tree", "qual_in_type", "=", "build_qualified_type", "(", "TREE_TYPE", "(", "in_type", ")", ",", "TYPE_QUALS", "(", "TREE_TYPE", "(", "b_arg_type", ")", ")", ")", ";"], "ground_truth": ["if", "(", "lang_hooks", ".", "types_compatible_p", "(", "qual_in_type", ",", "TREE_TYPE", "(", "b_arg_type", ")", ")", ")", "{"], "File": "s390-c2", "Func": "s390_fn_types_compatible", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15648, "Length": 112, "Cover_Rate": 0.37966101694915255, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineLoop", "::", "iterator", "I", "=", "L", "->", "begin", "(", ")", ",", "E", "=", "L", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Changed", "|=", "convertToHardwareLoop", "(", "*", "I", ")", ";", "}", "if", "(", "Changed", ")", "{", "return", "Changed", ";", "}", "CountValue", "*", "TripCount", "=", "getTripCount", "(", "L", ")", ";", "if", "(", "TripCount", "==", "<NUM_LIT>", ")", "{", "return", "false", ";", "}", "if", "(", "containsInvalidInstruction", "(", "L", ")", ")", "{", "return", "false", ";", "}", "MachineBasicBlock", "*", "Preheader", "=", "L", "->", "getLoopPreheader", "(", ")", ";", "if", "(", "Preheader", "==", "<NUM_LIT>", ")", "{", "return", "false", ";", "}", "MachineBasicBlock", "::", "iterator", "InsertPos", "=", "Preheader", "->", "getFirstTerminator", "(", ")", ";", "MachineBasicBlock", "*", "LastMBB", "=", "L", "->", "getExitingBlock", "(", ")", ";", "if", "(", "LastMBB", "==", "<NUM_LIT>", ")", "{", "return", "false", ";", "}", "MachineBasicBlock", "::", "iterator", "LastI", "=", "LastMBB", "->", "getFirstTerminator", "(", ")", ";", "MachineBasicBlock", "*", "LoopStart", "=", "L", "->", "getTopBlock", "(", ")", ";", "if", "(", "L", "->", "getLoopLatch", "(", ")", "!=", "LastMBB", ")", "{", "LoopStart", "=", "L", "->", "getLoopLatch", "(", ")", ";", "if", "(", "!", "LastMBB", "->", "isSuccessor", "(", "LoopStart", ")", ")", "{", "return", "false", ";", "}", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "L", "->", "dump", "(", ")", ")", ";", "if", "(", "TripCount", "->", "isReg", "(", ")", ")", "{", "MachineFunction", "*", "MF", "=", "LastMBB", "->", "getParent", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MF", "->", "getRegInfo", "(", ")", ".", "getRegClass", "(", "TripCount", "->", "getReg", "(", ")", ")", ";", "unsigned", "CountReg", "=", "MF", "->", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "RC", ")", ";", "BuildMI", "(", "*", "Preheader", ",", "InsertPos", ",", "InsertPos", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "CountReg", ")", ".", "addReg", "(", "TripCount", "->", "getReg", "(", ")", ")", ";", "if", "(", "TripCount", "->", "isNeg", "(", ")", ")", "{", "unsigned", "CountReg1", "=", "CountReg", ";", "CountReg", "=", "MF", "->", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "RC", ")", ";", "BuildMI", "(", "*", "Preheader", ",", "InsertPos", ",", "InsertPos", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "CountReg", ")", ".", "addReg", "(", "CountReg1", ")", ";", "}", "BuildMI", "(", "*", "Preheader", ",", "InsertPos", ",", "InsertPos", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "LoopStart", ")", ".", "addReg", "(", "CountReg", ")", ";", "}", "else", "{", "assert", "(", "TripCount", "->", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "int64_t", "CountImm", "=", "TripCount", "->", "getImm", "(", ")", ";", "BuildMI", "(", "*", "Preheader", ",", "InsertPos", ",", "InsertPos", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "LoopStart", ")", ".", "addImm", "(", "CountImm", ")", ";", "}"], "ground_truth": ["LoopStart", "->", "setHasAddressTaken", "(", ")", ";"], "File": "HexagonHardwareLoops36", "Func": "convertToHardwareLoop", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15649, "Length": 438, "Cover_Rate": 0.6908517350157729, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetAsmStreamer", "::", "emitCCTopData", "(", "StringRef", "Name", ")", "{", "OS", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "XtensaMCTargetDesc1", "Func": "emitCCTopData", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15650, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NWaves", "==", "<NUM_LIT>", ")", "return", "getLocalMemorySize", "(", ")", ";", "unsigned", "WorkGroupSize", "=", "getFlatWorkGroupSizes", "(", "F", ")", ".", "second", ";"], "ground_truth": ["unsigned", "WorkGroupsPerCu", "=", "getMaxWorkGroupsPerCU", "(", "WorkGroupSize", ")", ";"], "File": "AMDGPUSubtarget76", "Func": "getMaxLocalMemSizeWithWaveCount", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15651, "Length": 29, "Cover_Rate": 0.4603174603174603, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DECL_ARTIFICIAL", "(", "space", ")", "=", "<NUM_LIT>", ";", "DECL_IGNORED_P", "(", "space", ")", "=", "<NUM_LIT>", ";", "ofs", "=", "build_decl", "(", "FIELD_DECL", ",", "get_identifier", "(", "<STR_LIT>", ")", ",", "integer_type_node", ")", ";", "DECL_FIELD_CONTEXT", "(", "ofs", ")", "=", "record", ";", "TREE_CHAIN", "(", "ofs", ")", "=", "space", ";", "base", "=", "build_decl", "(", "FIELD_DECL", ",", "get_identifier", "(", "<STR_LIT>", ")", ",", "ptr_type_node", ")", ";"], "ground_truth": ["DECL_FIELD_CONTEXT", "(", "base", ")", "=", "record", ";"], "File": "alpha3", "Func": "alpha_build_builtin_va_list", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15652, "Length": 63, "Cover_Rate": 0.3559322033898305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCDisassembler", "*", "create<ISA_LIT>Disassembler", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>Disassembler", "(", "STI", ",", "T", ".", "createMCRegInfo", "(", "<STR_LIT>", ")", ")", ";"], "File": "SparcDisassembler1", "Func": "createSparcDisassembler", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15653, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "!", "isUnknown", "(", ")", "&&", "!", "Other", ".", "isUnknown", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "getSEWLMULRatio", "(", ")", "==", "Other", ".", "getSEWLMULRatio", "(", ")", ";"], "ground_truth": ["}"], "File": "RISCVInsertVSETVLI", "Func": "hasSameVLMAX", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15654, "Length": 29, "Cover_Rate": 0.5370370370370371, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Frame", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "FrameReg", ",", "PtrVT", ")", ";", "unsigned", "StoreAddrReg", "=", "(", "PtrVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "StoreAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "Frame", ",", "DAG", ".", "getIntPtrConstant", "(", "RegInfo", "->", "getSlotSize", "(", ")", ")", ")", ";", "StoreAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "StoreAddr", ",", "Offset", ")", ";", "Chain", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Handler", ",", "StoreAddr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "StoreAddrReg", ",", "StoreAddr", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "DAG", ".", "getRegister", "(", "StoreAddrReg", ",", "PtrVT", ")", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)", "Func": "LowerEH_RETURN", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15655, "Length": 141, "Cover_Rate": 0.4964788732394366, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "RHS_depth", ";", "i", "++", ")", "{", "RHS_name", "=", "RHS_name", "+", "<STR_LIT>", ";", "}", "z3", "::", "expr", "condition", "=", "implies", "(", "variables", ".", "find", "(", "LHS_name", ")", "->", "second", ",", "variables", ".", "find", "(", "RHS_name", ")", "->", "second", ")", ";", "func_solver", ".", "add", "(", "condition", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "AnnotationsInference", "Func": "insert_implies_only", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15656, "Length": 58, "Cover_Rate": 0.3918918918918919, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NewV", "==", "nullptr", ")", "continue", ";", "SmallVector", "<", "Use", "*", ",", "<NUM_LIT>", ">", "Uses", ";", "for", "(", "Use", "&", "U", ":", "V", "->", "uses", "(", ")", ")", "Uses", ".", "push_back", "(", "&", "U", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "V", "<<", "<STR_LIT>", "<<", "*", "NewV", "<<", "<STR_LIT>", ")", ";", "for", "(", "Use", "*", "U", ":", "Uses", ")", "{", "if", "(", "isa", "<", "LoadInst", ">", "(", "U", "->", "getUser", "(", ")", ")", "||", "(", "isa", "<", "StoreInst", ">", "(", "U", "->", "getUser", "(", ")", ")", "&&", "U", "->", "getOperandNo", "(", ")", "==", "<NUM_LIT>", ")", ")", "{", "U", "->", "set", "(", "NewV", ")", ";", "}", "else", "if", "(", "isa", "<", "Instruction", ">", "(", "U", "->", "getUser", "(", ")", ")", ")", "{", "if", "(", "Instruction", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ")", "{"], "ground_truth": ["BasicBlock", "::", "iterator", "InsertPos", "=", "std", "::", "next", "(", "I", "->", "getIterator", "(", ")", ")", ";"], "File": "NVPTXInferAddressSpaces", "Func": "rewriteWithNewAddressSpaces", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15657, "Length": 157, "Cover_Rate": 0.35280898876404493, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "auto", "Node", "=", "Func", ".", "getMetadata", "(", "<STR_LIT>", ")", ")", "Kern", "[", "<STR_LIT>", "]", "=", "getWorkGroupDimensions", "(", "Node", ")", ";", "if", "(", "auto", "Node", "=", "Func", ".", "getMetadata", "(", "<STR_LIT>", ")", ")", "Kern", "[", "<STR_LIT>", "]", "=", "getWorkGroupDimensions", "(", "Node", ")", ";", "if", "(", "auto", "Node", "=", "Func", ".", "getMetadata", "(", "<STR_LIT>", ")", ")", "{", "Kern", "[", "<STR_LIT>", "]", "=", "Kern", ".", "getDocument", "(", ")", "->", "getNode", "(", "getTypeName", "(", "cast", "<", "ValueAsMetadata", ">", "(", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getType", "(", ")", ",", "mdconst", "::", "extract", "<", "ConstantInt", ">", "(", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", ",", "true", ")", ";", "}", "if", "(", "Func", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "{", "Kern", "[", "<STR_LIT>", "]", "=", "Kern", ".", "getDocument", "(", ")", "->", "getNode", "(", "Func", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUHSAMetadataStreamer", "Func": "emitKernelAttrs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15658, "Length": 155, "Cover_Rate": 0.695067264573991, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrsqrteq_u32", "(", "uint32x4_t", "__a", ")", "{"], "ground_truth": ["return", "(", "uint32x4_t", ")", "__builtin_neon_vrsqrtev4si", "(", "(", "int32x4_t", ")", "__a", ")", ";"], "File": "arm", "Func": "neon_vrsqrteq_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15659, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCELFStreamer", "*", "create<ISA_LIT>NaClELFStreamer", "(", "MCContext", "&", "Context", ",", "MCAsmBackend", "&", "TAB", ",", "raw_ostream", "&", "OS", ",", "MCCodeEmitter", "*", "Emitter", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "bool", "RelaxAll", ")", "{", "<ISA_LIT>NaClELFStreamer", "*", "S", "=", "new", "<ISA_LIT>NaClELFStreamer", "(", "Context", ",", "TAB", ",", "OS", ",", "Emitter", ",", "STI", ")", ";", "if", "(", "RelaxAll", ")", "S", "->", "getAssembler", "(", ")", ".", "setRelaxAll", "(", "true", ")", ";", "S", "->", "EmitBundleAlignMode", "(", "MIPS_NACL_BUNDLE_ALIGN", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "MipsNaClELFStreamer6", "Func": "createMipsNaClELFStreamer", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15660, "Length": 72, "Cover_Rate": 0.9863013698630136, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "selectCCOpsAreFMaxCompatible", "(", "SDValue", "Cmp", ",", "SDValue", "Result", ")", "{", "if", "(", "Cmp", "==", "Result", ")", "return", "true", ";", "ConstantFPSDNode", "*", "CCmp", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Cmp", ")", ";", "ConstantFPSDNode", "*", "CResult", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Result", ")", ";", "if", "(", "CCmp", "&&", "CResult", "&&", "Cmp", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "Result", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "{", "bool", "Lossy", ";", "APFloat", "CmpVal", "=", "CCmp", "->", "getValueAPF", "(", ")", ";", "CmpVal", ".", "convert", "(", "APFloat", "::", "IEEEdouble", ",", "APFloat", "::", "rmNearestTiesToEven", ",", "&", "Lossy", ")", ";", "return", "CResult", "->", "getValueAPF", "(", ")", ".", "bitwiseIsEqual", "(", "CmpVal", ")", ";", "}"], "ground_truth": ["return", "Result", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Result", "->", "getOperand", "(", "<NUM_LIT>", ")", "==", "Cmp", ";"], "File": "AArch64ISelLowering117", "Func": "selectCCOpsAreFMaxCompatible", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15661, "Length": 126, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m128d", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_cmpord_pd", "(", "__m128d", "__A", ",", "__m128d", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128d", ")", "__builtin_ia32_cmpordpd", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__B", ")", ";"], "File": "emmintrin4", "Func": "_mm_cmpord_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15662, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>DAGToDAGISel", "(", "<ISA_LIT>TargetMachine", "&", "TargetMachine", ")", ":", "SelectionDAGISel", "(", "TargetMachine", ")", "{"], "ground_truth": ["}"], "File": "RV16KISelDAGToDAG", "Func": "RV16KDAGToDAGISel", "Target": "RV16K", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15663, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Constant", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "if", "(", "const", "GlobalAlias", "*", "GA", "=", "dyn_cast", "<", "GlobalAlias", ">", "(", "GV", ")", ")", "if", "(", "!", "GA", "->", "isInterposable", "(", ")", ")", "GV", "=", "GA", "->", "getAliasee", "(", ")", ";", "if", "(", "const", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "GV", ")", ")", "{", "if", "(", "!", "F", "->", "doesNotThrow", "(", ")", ")", "Effects", "=", "true", ";", "if", "(", "F", "->", "doesNotAccessMemory", "(", ")", ")", "return", ";", "if", "(", "F", "->", "onlyReadsMemory", "(", ")", ")", "{", "Read", "=", "true", ";", "return", ";", "}", "}", "}", "Write", "=", "true", ";", "Read", "=", "true", ";"], "ground_truth": ["Effects", "=", "true", ";"], "File": "WebAssemblyRegStackify20", "Func": "QueryCallee", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15664, "Length": 112, "Cover_Rate": 0.6706586826347305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcageq_f64", "(", "float64x2_t", "__a", ",", "float64x2_t", "__b", ")", "{", "return", "vabsq_f64", "(", "__a", ")", ">=", "vabsq_f64", "(", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vcageq_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15665, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetStreamer", "&", "getTargetStreamer", "(", ")", "{", "assert", "(", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "getTargetStreamer", "(", ")", "&&", "<STR_LIT>", ")", ";", "MCTargetStreamer", "&", "TS", "=", "*", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "getTargetStreamer", "(", ")", ";"], "ground_truth": ["return", "static_cast", "<", "<ISA_LIT>TargetStreamer", "&", ">", "(", "TS", ")", ";"], "File": "MipsAsmParser101", "Func": "getTargetStreamer", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15666, "Length": 50, "Cover_Rate": 0.9803921568627451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>PeepholeSDWAPass", "(", ")", "{", "return", "new", "<ISA_LIT>PeepholeSDWA", "(", ")", ";"], "ground_truth": ["}"], "File": "SIPeepholeSDWA", "Func": "createSIPeepholeSDWAPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15667, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<NUM_LIT>", "-", "TFI", "->", "hasFP", "(", "MF", ")", ";", "}", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "MipsRegisterInfo6", "Func": "getRegPressureLimit", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15668, "Length": 30, "Cover_Rate": 0.30612244897959184, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetAsmStreamer", "::", "<ISA_LIT>TargetAsmStreamer", "(", "MCStreamer", "&", "S", ",", "formatted_raw_ostream", "&", "OS", ")", ":", "<ISA_LIT>TargetStreamer", "(", "S", ")", ",", "OS", "(", "OS", ")", "{"], "ground_truth": ["}"], "File": "RISCVTargetStreamer", "Func": "RISCVTargetAsmStreamer", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15669, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "hasV4TOps", "(", ")", ")", "{", "if", "(", "TII", ".", "isConstExtended", "(", "&", "MI", ")", ")", "{", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "TII", ".", "immediateExtend", "(", "&", "MI", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "else", "{", "unsigned", "ResReg", "=", "HEXAGON_RESERVED_REG_1", ";", "if", "(", "!", "MFI", ".", "hasVarSizedObjects", "(", ")", "&&", "TII", ".", "isValidOffset", "(", "MI", ".", "getOpcode", "(", ")", ",", "(", "FrameSize", "+", "Offset", ")", ")", ")", "{", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "getStackRegister", "(", ")", ",", "false", ",", "false", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "FrameSize", "+", "Offset", ")", ";", "}", "else", "if", "(", "!", "TII", ".", "isValidOffset", "(", "<STR_LIT>", ",", "Offset", ")", ")", "{", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "II", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ResReg", ")", ".", "addImm", "(", "Offset", ")", ";", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "II", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ResReg", ")", ".", "addReg", "(", "FrameReg", ")", ".", "addReg", "(", "ResReg", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "ResReg", ",", "false", ",", "false", ",", "true", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "II", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ResReg", ")", ".", "addReg", "(", "FrameReg", ")", ".", "addImm", "(", "Offset", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "ResReg", ",", "false", ",", "false", ",", "true", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "<NUM_LIT>", ")", ";", "}", "}", "}", "else", "{", "unsigned", "dstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "II", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "dstReg", ")", ".", "addImm", "(", "Offset", ")", ";", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "II", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "dstReg", ")", ".", "addReg", "(", "FrameReg", ")", ".", "addReg", "(", "dstReg", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "dstReg", ",", "false", ",", "false", ",", "true", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "<NUM_LIT>", ")", ";", "}", "}", "else", "{", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "HexagonRegisterInfo52", "Func": "eliminateFrameIndex", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15670, "Length": 479, "Cover_Rate": 0.3645357686453577, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>HazardRecognizer", "(", ")", "override", "{"], "ground_truth": ["if", "(", "Resources", ")", "delete", "Resources", ";"], "File": "TPCHazardRecognizer", "Func": "~TPCHazardRecognizer", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15671, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>PreAMXConfigPass", "(", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>PreAMXConfigPass", "(", ")", ";"], "File": "X86PreAMXConfig", "Func": "createX86PreAMXConfigPass", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15672, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MRI", ";"], "ground_truth": ["}"], "File": "MipsSubtarget13", "Func": "getMReginfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15673, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NumEntries", "=", "array_lengthof", "(", "Offsets", ")", ";", "return", "Offsets", ";", "}", "bool", "assignCalleeSavedSpillSlots", "(", "MachineFunction", "&", "MF", ",", "const", "TargetRegisterInfo", "*", "TRI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "override", ";", "bool", "needsAligna", "(", "const", "MachineFunction", "&", "MF", ")", "const", ";", "const", "MachineInstr", "*", "getAlignaInstr", "(", "const", "MachineFunction", "&", "MF", ")", "const", ";", "void", "insertCFIInstructions", "(", "MachineFunction", "&", "MF", ")", "const", ";", "private", ":", "typedef", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "CSIVect", ";", "void", "expandAlloca", "(", "MachineInstr", "*", "AI", ",", "const", "<ISA_LIT>InstrInfo", "&", "TII", ",", "unsigned", "SP", ",", "unsigned", "CF", ")", "const", ";", "void", "insertPrologueInBlock", "(", "MachineBasicBlock", "&", "MBB", ",", "bool", "PrologueStubs", ")", "const", ";", "void", "insertEpilogueInBlock", "(", "MachineBasicBlock", "&", "MBB", ")", "const", ";", "void", "insertAllocframe", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "InsertPt", ",", "unsigned", "NumBytes", ")", "const", ";", "bool", "insertCSRSpillsInBlock", "(", "MachineBasicBlock", "&", "MBB", ",", "const", "CSIVect", "&", "CSI", ",", "const", "<ISA_LIT>RegisterInfo", "&", "HRI", ",", "bool", "&", "PrologueStubs", ")", "const", ";", "bool", "insertCSRRestoresInBlock", "(", "MachineBasicBlock", "&", "MBB", ",", "const", "CSIVect", "&", "CSI", ",", "const", "<ISA_LIT>RegisterInfo", "&", "HRI", ")", "const", ";", "void", "updateEntryPaths", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "SaveB", ")", "const", ";", "bool", "updateExitPaths", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "&", "RestoreB", ",", "BitVector", "&", "DoneT", ",", "BitVector", "&", "DoneF", ",", "BitVector", "&", "Path", ")", "const", ";", "void", "insertCFIInstructionsAt", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "At", ")", "const", ";", "void", "adjustForCalleeSavedRegsSpillCall", "(", "MachineFunction", "&", "MF", ")", "const", ";"], "ground_truth": ["bool", "expandCopy", "(", "MachineBasicBlock", "&", "B", ",", "MachineBasicBlock", "::", "iterator", "It", ",", "MachineRegisterInfo", "&", "MRI", ",", "const", "<ISA_LIT>InstrInfo", "&", "HII", ",", "SmallVectorImpl", "<", "unsigned", ">", "&", "NewRegs", ")", "const", ";"], "File": "HexagonFrameLowering9", "Func": "getCalleeSavedSpillSlots", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15674, "Length": 268, "Cover_Rate": 0.31641086186540734, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "hasFiniArray", "(", ")", ")", "stronglyReference", "(", "<STR_LIT>", ",", "<STR_LIT>", "<STR_LIT>", ")", ";", "for", "(", "const", "auto", "&", "TableEntry", ":", "Context", ".", "getSymbols", "(", ")", ")", "{", "if", "(", "TableEntry", ".", "getKey", "(", ")", "!=", "<STR_LIT>", "&&", "TableEntry", ".", "getKey", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "stronglyReference", "(", "<STR_LIT>", ",", "<STR_LIT>", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MOSTargetStreamer", "Func": "finish", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15675, "Length": 57, "Cover_Rate": 0.456, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FrameIdx", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", "->", "getCRSpillFrameIndex", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "PPCRegisterInfo (2)3", "Func": "hasReservedSpillSlot", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15676, "Length": 19, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqdmladhq_m_s32", "(", "int32x4_t", "__inactive", ",", "int32x4_t", "__a", ",", "int32x4_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vqdmladhq_m_sv4si", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vqdmladhq_m_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15677, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "CC_<ISA_LIT>O32_FP32", "(", "unsigned", "ValNo", ",", "MVT", "ValVT", ",", "MVT", "LocVT", ",", "CCValAssign", "::", "LocInfo", "LocInfo", ",", "<STR_LIT>", "ArgFlags", ",", "CCState", "&", "State", ")", "{", "static", "const", "MCPhysReg", "F64Regs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "return", "CC_<ISA_LIT>O32", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "ArgFlags", ",", "State", ",", "F64Regs", ")", ";"], "ground_truth": ["}"], "File": "MipsISelLowering (2)1", "Func": "CC_MipsO32_FP32", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15678, "Length": 58, "Cover_Rate": 0.90625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TargetTransformInfo", "::", "getShuffleCost", "(", "Kind", ",", "Tp", ",", "Index", ",", "SubTp", ")", ";"], "ground_truth": ["}"], "File": "PPCTargetTransformInfo (2)", "Func": "getShuffleCost", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15679, "Length": 15, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "Expression", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser18", "Func": "isExpr", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15680, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCRegisterInfo", "*", "X", "=", "new", "MCRegisterInfo", "(", ")", ";"], "ground_truth": ["Init<ISA_LIT>MCRegisterInfo", "(", "X", ",", "<STR_LIT>", ")", ";"], "File": "LEGMCTargetDesc2", "Func": "createLEGMCRegisterInfo", "Target": "LEG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15681, "Length": 16, "Cover_Rate": 0.5161290322580645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "doFMAF32AGG", "=", "(", "OptLevel", ">", "<NUM_LIT>", ")", "&&", "Subtarget", ".", "hasFMAF32", "(", ")", "&&", "(", "FMAContractLevel", "==", "<NUM_LIT>", ")", ";", "doFMAF64AGG", "=", "(", "OptLevel", ">", "<NUM_LIT>", ")", "&&", "Subtarget", ".", "hasFMAF64", "(", ")", "&&", "(", "FMAContractLevel", "==", "<NUM_LIT>", ")", ";", "allowFMA", "=", "(", "FMAContractLevel", ">=", "<NUM_LIT>", ")", "||", "UseFMADInstruction", ";"], "ground_truth": ["UseF32FTZ", "=", "false", ";"], "File": "NVPTXISelDAGToDAG1", "Func": "NVPTXDAGToDAGISel", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15682, "Length": 54, "Cover_Rate": 0.3103448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "ArgCCInfo", "(", "CallConv", ",", "IsVarArg", ",", "MF", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "ArgCCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "CC_<ISA_LIT>32", ")", ";", "unsigned", "NumBytes", "=", "ArgCCInfo", ".", "getNextStackOffset", "(", ")", ";", "for", "(", "auto", "&", "Arg", ":", "Outs", ")", "{", "if", "(", "!", "Arg", ".", "Flags", ".", "isByVal", "(", ")", ")", "continue", ";", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "}", "Chain", "=", "DAG", ".", "getCALLSEQ_START", "(", "Chain", ",", "NumBytes", ",", "<NUM_LIT>", ",", "CLI", ".", "DL", ")", ";", "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "SDValue", ">", ",", "<NUM_LIT>", ">", "RegsToPass", ";", "SDValue", "StackPtr", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "ArgLocs", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "I", "]", ";", "SDValue", "ArgValue", "=", "OutVals", "[", "I", "]", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "case", "CCValAssign", "::", "Full", ":", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "VA", ".", "getLocReg", "(", ")", ",", "ArgValue", ")", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "}", "}", "SDValue", "Glue", ";", "for", "(", "auto", "&", "Reg", ":", "RegsToPass", ")", "{", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "Reg", ".", "first", ",", "Reg", ".", "second", ",", "Glue", ")", ";", "Glue", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "isa", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "{", "Callee", "=", "lowerGlobalAddress", "(", "Callee", ",", "DAG", ")", ";", "}", "else", "if", "(", "isa", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", "{", "Callee", "=", "lowerExternalSymbol", "(", "Callee", ",", "DAG", ")", ";", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "Ops", ".", "push_back", "(", "Callee", ")", ";", "for", "(", "auto", "&", "Reg", ":", "RegsToPass", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "Reg", ".", "first", ",", "Reg", ".", "second", ".", "getValueType", "(", ")", ")", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "const", "uint32_t", "*", "Mask", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CallConv", ")", ";", "assert", "(", "Mask", "&&", "<STR_LIT>", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getRegisterMask", "(", "Mask", ")", ")", ";", "if", "(", "Glue", ".", "getNode", "(", ")", ")", "Ops", ".", "push_back", "(", "Glue", ")", ";"], "ground_truth": ["SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "RISCVISelLowering50", "Func": "LowerCall", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15683, "Length": 439, "Cover_Rate": 0.5830013280212484, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeGPRSeqPairsClassRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegClassID", ",", "unsigned", "RegNo", ",", "uint64_t", "Addr", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "if", "(", "RegNo", "&", "<NUM_LIT>", ")", "return", "Fail", ";"], "ground_truth": ["unsigned", "Reg", "=", "<ISA_LIT>MCRegisterClasses", "[", "RegClassID", "]", ".", "getRegister", "(", "RegNo", "/", "<NUM_LIT>", ")", ";"], "File": "AArch64Disassembler33", "Func": "DecodeGPRSeqPairsClassRegisterClass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15684, "Length": 47, "Cover_Rate": 0.746031746031746, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>RegisterInfo", "::", "lowerVRSAVESpilling", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "unsigned", "FrameIndex", ")", "const", "{", "MachineInstr", "&", "MI", "=", "*", "II", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "Subtarget", ".", "getInstrInfo", "(", ")", ";"], "ground_truth": ["DebugLoc", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";"], "File": "PPCRegisterInfo22", "Func": "lowerVRSAVESpilling", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15685, "Length": 65, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>Subtarget", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "CAHPSubtarget", "Func": "anchor", "Target": "CAHP", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15686, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask32", ")", "__builtin_ia32_ucmpw512_mask", "(", "(", "__v32hi", ")", "__X", ",", "(", "__v32hi", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask32", ")", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin", "Func": "_mm512_mask_cmplt_epu16_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15687, "Length": 25, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "nds32_register_passes", "(", "void", ")", "{", "nds32_register_pass", "(", "make_pass_nds32_fp_as_gp", ",", "PASS_POS_INSERT_BEFORE", ",", "<STR_LIT>", ")", ";", "nds32_register_pass", "(", "make_pass_nds32_relax_opt", ",", "PASS_POS_INSERT_AFTER", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "nds32", "Func": "nds32_register_passes", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15688, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_cvtepu8_epi16", "(", "__m256i", "__W", ",", "__mmask32", "__U", ",", "__m128i", "__A", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_pmovzxbw256_mask", "(", "(", "__v16qi", ")", "__A", ",", "(", "__v16hi", ")", "__W", ",", "(", "__mmask16", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin4", "Func": "_mm256_mask_cvtepu8_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15689, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HOST_WIDE_INT", "base", "=", "offset", "&", "~", "(", "GET_MODE_SIZE", "(", "mode", ")", "<", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "mode", "==", "TImode", "||", "mode", "==", "TFmode", "||", "(", "offset", "&", "(", "GET_MODE_SIZE", "(", "mode", ")", "-", "<NUM_LIT>", ")", ")", "!=", "<NUM_LIT>", ")", "base", "=", "(", "offset", "+", "<NUM_LIT>", ")", "&", "~", "<NUM_LIT>", ";"], "File": "aarch644", "Func": "aarch64_legitimize_address_displacement", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15690, "Length": 55, "Cover_Rate": 0.5392156862745098, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "asm_output_name", "(", "FILE", "*", "file", ",", "const", "char", "*", "name", ")", "{", "ASM_OUTPUT_LABEL", "(", "asm_out_file", ",", "name", ")", ";"], "ground_truth": ["}"], "File": "z8k", "Func": "asm_output_name", "Target": "z8k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15691, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "src", "=", "op", "[", "<NUM_LIT>", "]", ";", "if", "(", "avr_mem_flash_p", "(", "src", ")", "||", "avr_mem_flash_p", "(", "dest", ")", ")", "{", "return", "avr_out_lpm", "(", "insn", ",", "op", ",", "plen", ")", ";", "}", "if", "(", "register_operand", "(", "dest", ",", "VOIDmode", ")", ")", "{", "if", "(", "register_operand", "(", "src", ",", "VOIDmode", ")", ")", "{", "if", "(", "true_regnum", "(", "dest", ")", ">", "true_regnum", "(", "src", ")", ")", "{", "avr_asm_len", "(", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";", "if", "(", "AVR_HAVE_MOVW", ")", "return", "avr_asm_len", "(", "<STR_LIT>", ",", "op", ",", "plen", ",", "<NUM_LIT>", ")", ";", "else", "return", "avr_asm_len", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ",", "op", ",", "plen", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "if", "(", "AVR_HAVE_MOVW", ")", "avr_asm_len", "(", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";", "else", "avr_asm_len", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";", "return", "avr_asm_len", "(", "<STR_LIT>", ",", "op", ",", "plen", ",", "<NUM_LIT>", ")", ";", "}", "}", "else", "if", "(", "CONSTANT_P", "(", "src", ")", ")", "{", "return", "avr_out_reload_inpsi", "(", "op", ",", "NULL_RTX", ",", "plen", ")", ";", "}", "else", "if", "(", "MEM_P", "(", "src", ")", ")", "return", "avr_out_load_psi", "(", "insn", ",", "op", ",", "plen", ")", ";"], "ground_truth": ["}"], "File": "avr", "Func": "avr_out_movpsi", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15692, "Length": 195, "Cover_Rate": 0.6866197183098591, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask64", ")", "__builtin_ia32_cmpb512_mask", "(", "(", "__v64qi", ")", "__X", ",", "(", "__v64qi", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask64", ")", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin", "Func": "_mm512_mask_cmplt_epi8_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15693, "Length": 25, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "GlobalValue", "::", "CommonLinkage", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "assert", "(", "LinkageAttr", "!=", "MCSA_Invalid", "&&", "<STR_LIT>", ")", ";", "MCSymbolAttr", "VisibilityAttr", "=", "MCSA_Invalid", ";", "if", "(", "!", "TM", ".", "getIgnoreXCOFFVisibility", "(", ")", ")", "{", "switch", "(", "GV", "->", "getVisibility", "(", ")", ")", "{", "case", "GlobalValue", "::", "DefaultVisibility", ":", "break", ";", "case", "GlobalValue", "::", "HiddenVisibility", ":", "VisibilityAttr", "=", "MAI", "->", "getHiddenVisibilityAttr", "(", ")", ";", "break", ";", "case", "GlobalValue", "::", "ProtectedVisibility", ":", "VisibilityAttr", "=", "MAI", "->", "getProtectedVisibilityAttr", "(", ")", ";", "break", ";", "}", "}", "OutStreamer", "->", "emitXCOFFSymbolLinkageWithVisibility", "(", "GVSym", ",", "LinkageAttr", ",", "VisibilityAttr", ")", ";"], "ground_truth": ["}"], "File": "PPCAsmPrinter10", "Func": "emitLinkage", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15694, "Length": 100, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "isUInt", "<", "N", ">", "(", "Imm", ")", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend64", "<", "N", ">", "(", "Imm", ")", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "SystemZDisassembler1", "Func": "decodeSImmOperand", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15695, "Length": 36, "Cover_Rate": 0.7346938775510204, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "*", "cast", "<", "msgpack", "::", "MapNode", ">", "(", "HSAMetadataRoot", ".", "get", "(", ")", ")", ")", "[", "Key", "]", ";"], "ground_truth": ["}"], "File": "AMDGPUHSAMetadataStreamer18", "Func": "getRootMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15696, "Length": 22, "Cover_Rate": 0.5945945945945946, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_rcp14_ps", "(", "__mmask8", "__U", ",", "__m256", "__A", ")", "{"], "ground_truth": ["return", "(", "__m256", ")", "__builtin_ia32_rcp14ps256_mask", "(", "(", "__v8sf", ")", "__A", ",", "(", "__v8sf", ")", "_mm256_setzero_ps", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_maskz_rcp14_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15697, "Length": 46, "Cover_Rate": 0.9787234042553191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Disassembler", "::", "<ISA_LIT>Disassembler", "(", "const", "MCSubtargetInfo", "&", "STI", ",", "MCContext", "&", "Ctx", ",", "MCInstrInfo", "const", "*", "MCII", ")", ":", "MCDisassembler", "(", "STI", ",", "Ctx", ")", ",", "MCII", "(", "MCII", ")", "{"], "ground_truth": ["}"], "File": "CSKYDisassembler", "Func": "CSKYDisassembler", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15698, "Length": 32, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "last", "!=", "NULL", "&&", "!", "NOTE_INSN_BASIC_BLOCK_P", "(", "last", ")", "&&", "!", "stops_p", "[", "INSN_UID", "(", "last", ")", "]", ";", "last", "=", "PREV_INSN", "(", "last", ")", ")", "if", "(", "INSN_P", "(", "last", ")", "&&", "recog_memoized", "(", "last", ")", ">=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ia64", "Func": "scheduled_good_insn", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15699, "Length": 47, "Cover_Rate": 0.6438356164383562, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "}", "default", ":", "break", ";"], "ground_truth": ["}"], "File": "SNESInstrInfo", "Func": "isStoreToStackSlot", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15700, "Length": 79, "Cover_Rate": 0.7053571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "vms_asm_out_destructor", "(", "rtx", "symbol", ",", "int", "priority", "ATTRIBUTE_UNUSED", ")", "{"], "ground_truth": ["dtors_section", "(", ")", ";"], "File": "alpha3", "Func": "vms_asm_out_destructor", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15701, "Length": 16, "Cover_Rate": 0.48484848484848486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "<ISA_LIT>MCInstrInfo", "::", "isBundle", "(", "HMB", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", ")", ";", "*", "Addend", "=", "<NUM_LIT>", ";", "*", "Extended", "=", "false", ";", "*", "CurrentBundle", "=", "&", "MI", ";", "*", "CurrentIndex", "=", "<NUM_LIT>", ";", "size_t", "Last", "=", "<ISA_LIT>MCInstrInfo", "::", "bundleSize", "(", "HMB", ")", "-", "<NUM_LIT>", ";", "for", "(", "auto", "&", "I", ":", "<ISA_LIT>MCInstrInfo", "::", "bundleInstructions", "(", "HMB", ")", ")", "{", "MCInst", "&", "HMI", "=", "const_cast", "<", "MCInst", "&", ">", "(", "*", "I", ".", "getInst", "(", ")", ")", ";", "verifyInstructionPredicates", "(", "HMI", ",", "computeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";"], "ground_truth": ["EncodeSingleInstruction", "(", "HMI", ",", "OS", ",", "Fixups", ",", "STI", ",", "parseBits", "(", "Last", ",", "HMB", ",", "HMI", ")", ")", ";"], "File": "HexagonMCCodeEmitter6", "Func": "encodeInstruction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15702, "Length": 119, "Cover_Rate": 0.6574585635359116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "static", "const", "char", "*", "AddrModeToString", "(", "AddrMode", "addrmode", ")", "{", "switch", "(", "addrmode", ")", "{", "case", "AddrModeNone", ":", "return", "<STR_LIT>", ";", "case", "AddrMode1", ":", "return", "<STR_LIT>", ";", "case", "AddrMode2", ":", "return", "<STR_LIT>", ";", "case", "AddrMode3", ":", "return", "<STR_LIT>", ";", "case", "AddrMode4", ":", "return", "<STR_LIT>", ";", "case", "AddrMode5", ":", "return", "<STR_LIT>", ";", "case", "AddrMode6", ":", "return", "<STR_LIT>", ";", "case", "AddrModeT1_1", ":", "return", "<STR_LIT>", ";", "case", "AddrModeT1_2", ":", "return", "<STR_LIT>", ";", "case", "AddrModeT1_4", ":", "return", "<STR_LIT>", ";", "case", "AddrModeT1_s", ":", "return", "<STR_LIT>", ";", "case", "AddrModeT2_i12", ":", "return", "<STR_LIT>", ";", "case", "AddrModeT2_i8", ":", "return", "<STR_LIT>", ";", "case", "AddrModeT2_so", ":", "return", "<STR_LIT>", ";", "case", "AddrModeT2_pc", ":", "return", "<STR_LIT>", ";", "case", "AddrModeT2_i8s4", ":", "return", "<STR_LIT>", ";", "case", "AddrMode_i12", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "ARMBaseInfo", "Func": "AddrModeToString", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15703, "Length": 119, "Cover_Rate": 0.9916666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isu1_0Imm", "(", ")", "const", "{", "return", "CheckImmRange", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "HexagonAsmParser", "Func": "isu1_0Imm", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15704, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PassConfig", "::", "addOptimizedRegAlloc", "(", ")", "{"], "ground_truth": ["insertPass", "(", "&", "llvm", "::", "TwoAddressInstructionPassID", ",", "&", "llvm", "::", "RegisterCoalescerID", ")", ";"], "File": "MOSTargetMachine", "Func": "addOptimizedRegAlloc", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15705, "Length": 20, "Cover_Rate": 0.7407407407407407, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerCTPOP", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "InpVal", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "isa", "<", "ConstantSDNode", ">", "(", "InpVal", ")", ")", "{"], "File": "HexagonISelLowering61", "Func": "LowerCTPOP", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15706, "Length": 41, "Cover_Rate": 0.36936936936936937, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>16TargetLowering", "(", "TM", ",", "STI", ")", ";"], "ground_truth": ["}"], "File": "Mips16ISelLowering1", "Func": "createMips16TargetLowering", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15707, "Length": 10, "Cover_Rate": 0.37037037037037035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "XorOp", ")", ",", "DstReg", ")", ".", "addReg", "(", "ExecReg", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";", "}", "return", ";", "}", "unsigned", "PrevMaskedReg", "=", "<NUM_LIT>", ";", "unsigned", "CurMaskedReg", "=", "<NUM_LIT>", ";", "if", "(", "!", "PrevConstant", ")", "{", "if", "(", "CurConstant", "&&", "CurVal", ")", "{", "PrevMaskedReg", "=", "PrevReg", ";", "}", "else", "{", "PrevMaskedReg", "=", "createLaneMaskReg", "(", "*", "MF", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "AndN2Op", ")", ",", "PrevMaskedReg", ")", ".", "addReg", "(", "PrevReg", ")", ".", "addReg", "(", "ExecReg", ")", ";", "}", "}", "if", "(", "!", "CurConstant", ")", "{", "if", "(", "PrevConstant", "&&", "PrevVal", ")", "{", "CurMaskedReg", "=", "CurReg", ";", "}", "else", "{", "CurMaskedReg", "=", "createLaneMaskReg", "(", "*", "MF", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "AndOp", ")", ",", "CurMaskedReg", ")", ".", "addReg", "(", "CurReg", ")", ".", "addReg", "(", "ExecReg", ")", ";", "}", "}", "if", "(", "PrevConstant", "&&", "!", "PrevVal", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addReg", "(", "CurMaskedReg", ")", ";", "}", "else", "if", "(", "CurConstant", "&&", "!", "CurVal", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addReg", "(", "PrevMaskedReg", ")", ";", "}", "else", "if", "(", "PrevConstant", "&&", "PrevVal", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "OrN2Op", ")", ",", "DstReg", ")", ".", "addReg", "(", "CurMaskedReg", ")", ".", "addReg", "(", "ExecReg", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "SILowerI1Copies11", "Func": "buildMergeLaneMasks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15708, "Length": 263, "Cover_Rate": 0.6059907834101382, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Lo", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Lo", ")", ";", "Hi", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Hi", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Lo", ",", "Hi", ")", ";", "return", "DAG", ".", "getBitcast", "(", "DstVT", ",", "Res", ")", ";", "}", "if", "(", "SrcVT", ".", "is512BitVector", "(", ")", "&&", "Subtarget", ".", "hasInt256", "(", ")", ")", "{", "Lo", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Lo", ")", ";", "Hi", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Hi", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Lo", ",", "Hi", ")", ";", "Res", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Res", ")", ";", "Res", "=", "DAG", ".", "getVectorShuffle", "(", "<STR_LIT>", ",", "DL", ",", "Res", ",", "Res", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "if", "(", "DstVT", ".", "is256BitVector", "(", ")", ")", "return", "DAG", ".", "getBitcast", "(", "DstVT", ",", "Res", ")", ";", "EVT", "PackedVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "PackedSVT", ",", "NumElems", ")", ";", "Res", "=", "DAG", ".", "getBitcast", "(", "PackedVT", ",", "Res", ")", ";", "return", "truncateVectorCompareWithPACKSS", "(", "DstVT", ",", "Res", ",", "DL", ",", "DAG", ",", "Subtarget", ")", ";", "}", "assert", "(", "SrcVT", ".", "getSizeInBits", "(", ")", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["EVT", "PackedVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "PackedSVT", ",", "NumElems", "/", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering115", "Func": "truncateVectorCompareWithPACKSS", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15709, "Length": 239, "Cover_Rate": 0.4192982456140351, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "op0", ",", "op1", ",", "target", ";", "mips_emit_compare", "(", "&", "code", ",", "&", "op0", ",", "&", "op1", ",", "TARGET_MIPS16", ")", ";"], "ground_truth": ["target", "=", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "gen_rtx_fmt_ee", "(", "code", ",", "GET_MODE", "(", "op0", ")", ",", "op0", ",", "op1", ")", ",", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "operands", "[", "<NUM_LIT>", "]", ")", ",", "pc_rtx", ")", ";"], "File": "mips3", "Func": "gen_conditional_branch", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15710, "Length": 54, "Cover_Rate": 0.6835443037974683, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "*", "Src2Mods", "=", "getNamedOperand", "(", "*", "MI", ",", "AMDGPU", "::", "OpName", "::", "src2_modifiers", ")", ";", "if", "(", "(", "Src0Mods", "&&", "Src0Mods", "->", "getImm", "(", ")", ")", "||", "(", "Src1Mods", "&&", "Src1Mods", "->", "getImm", "(", ")", ")", "||", "(", "Src2Mods", "&&", "Src2Mods", "->", "getImm", "(", ")", ")", ")", "return", "nullptr", ";", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "Src0Idx", ")", ".", "getReg", "(", ")", ";", "unsigned", "SubReg", "=", "MI", "->", "getOperand", "(", "Src0Idx", ")", ".", "getSubReg", "(", ")", ";", "MI", "->", "getOperand", "(", "Src0Idx", ")", ".", "ChangeToImmediate", "(", "MI", "->", "getOperand", "(", "Src1Idx", ")", ".", "getImm", "(", ")", ")", ";", "MI", "->", "getOperand", "(", "Src1Idx", ")", ".", "ChangeToRegister", "(", "Reg", ",", "false", ")", ";", "MI", "->", "getOperand", "(", "Src1Idx", ")", ".", "setSubReg", "(", "SubReg", ")", ";", "}", "else", "{", "MI", "=", "TargetInstrInfo", "::", "commuteInstruction", "(", "MI", ",", "NewMI", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo49", "Func": "commuteInstruction", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15711, "Length": 142, "Cover_Rate": 0.34299516908212563, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "if", "(", "cfun", "->", "machine", "->", "funtype", "&&", "(", "TREE_CODE", "(", "cfun", "->", "machine", "->", "funtype", ")", "==", "FUNCTION_TYPE", "||", "TREE_CODE", "(", "cfun", "->", "machine", "->", "funtype", ")", "==", "METHOD_TYPE", ")", "&&", "stdarg_p", "(", "cfun", "->", "machine", "->", "funtype", ")", ")", "{", "has_varargs", "=", "true", ";", "cfun", "->", "machine", "->", "has_call_with_varargs", "=", "true", ";", "}", "vec", "=", "rtvec_alloc", "(", "nargs", "+", "<NUM_LIT>", "+", "(", "has_varargs", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ";", "pat", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "vec", ")", ";", "if", "(", "has_varargs", ")", "{", "rtx", "this_arg", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "if", "(", "Pmode", "==", "DImode", ")", "emit_move_insn", "(", "this_arg", ",", "stack_pointer_rtx", ")", ";", "else", "emit_move_insn", "(", "this_arg", ",", "stack_pointer_rtx", ")", ";", "XVECEXP", "(", "pat", ",", "<NUM_LIT>", ",", "nargs", "+", "<NUM_LIT>", ")", "=", "gen_rtx_USE", "(", "VOIDmode", ",", "this_arg", ")", ";", "}", "int", "i", ";", "rtx", "arg", ";", "for", "(", "i", "=", "<NUM_LIT>", ",", "arg", "=", "cfun", "->", "machine", "->", "call_args", ";", "arg", ";", "arg", "=", "XEXP", "(", "arg", ",", "<NUM_LIT>", ")", ",", "i", "++", ")", "{", "rtx", "this_arg", "=", "XEXP", "(", "arg", ",", "<NUM_LIT>", ")", ";", "XVECEXP", "(", "pat", ",", "<NUM_LIT>", ",", "i", ")", "=", "gen_rtx_USE", "(", "VOIDmode", ",", "this_arg", ")", ";", "}", "rtx", "tmp_retval", "=", "retval", ";", "t", "=", "gen_rtx_CALL", "(", "VOIDmode", ",", "address", ",", "const0_rtx", ")", ";", "if", "(", "retval", "!=", "NULL_RTX", ")", "{", "if", "(", "!", "nvptx_register_operand", "(", "retval", ",", "GET_MODE", "(", "retval", ")", ")", ")", "tmp_retval", "=", "gen_reg_rtx", "(", "GET_MODE", "(", "retval", ")", ")", ";", "t", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "tmp_retval", ",", "t", ")", ";", "}", "XVECEXP", "(", "pat", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "=", "t", ";", "if", "(", "!", "REG_P", "(", "callee", ")", "&&", "(", "decl_type", "==", "NULL_TREE", "||", "(", "external_decl", "&&", "TYPE_ARG_TYPES", "(", "decl_type", ")", "==", "NULL_TREE", ")", ")", ")", "{", "rtx", "*", "slot", "=", "declared_libfuncs_htab", "->", "find_slot", "(", "callee", ",", "INSERT", ")", ";", "if", "(", "*", "slot", "==", "NULL", ")", "{", "*", "slot", "=", "callee", ";"], "ground_truth": ["write_func_decl_from_insn", "(", "func_decls", ",", "retval", ",", "pat", ",", "callee", ")", ";"], "File": "nvptx2", "Func": "nvptx_expand_call", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 15712, "Length": 330, "Cover_Rate": 0.6407766990291263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InitializeELF", "(", "TM", ".", "Options", ".", "UseInitArray", ")", ";", "SmallDataSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_WRITE", "|", "ELF", "::", "SHF_ALLOC", ",", "SectionKind", "::", "getDataRel", "(", ")", ")", ";", "SmallBSSSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_NOBITS", ",", "ELF", "::", "SHF_WRITE", "|", "ELF", "::", "SHF_ALLOC", ",", "SectionKind", "::", "getBSS", "(", ")", ")", ";", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", "=", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "if", "(", "Subtarget", ".", "isTargetNaCl", "(", ")", ")", "{", "StaticCtorSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_INIT_ARRAY", ",", "ELF", "::", "SHF_WRITE", "|", "ELF", "::", "SHF_ALLOC", ",", "SectionKind", "::", "getDataRel", "(", ")", ")", ";", "StaticDtorSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_FINI_ARRAY", ",", "ELF", "::", "SHF_WRITE", "|", "ELF", "::", "SHF_ALLOC", ",", "SectionKind", "::", "getDataRel", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsTargetObjectFile42", "Func": "Initialize", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15713, "Length": 149, "Cover_Rate": 0.8563218390804598, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmParser", "::", "OperandMatchResultTy", "<ISA_LIT>AsmParser", "::", "parseAccessReg", "(", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Percent", ")", ")", "return", "MatchOperand_NoMatch", ";", "Register", "Reg", ";", "if", "(", "parseRegister", "(", "Reg", ",", "RegAccess", ",", "nullptr", ")", ")", "return", "MatchOperand_ParseFail", ";"], "ground_truth": ["Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "createAccessReg", "(", "Reg", ".", "Num", ",", "Reg", ".", "StartLoc", ",", "Reg", ".", "EndLoc", ")", ")", ";"], "File": "SystemZAsmParser20", "Func": "parseAccessReg", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15714, "Length": 73, "Cover_Rate": 0.948051948051948, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "sawStore", "=", "false", ";", "if", "(", "slot", "==", "MBB", ".", "begin", "(", ")", ")", "return", "MBB", ".", "end", "(", ")", ";", "if", "(", "slot", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "slot", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "MBB", ".", "end", "(", ")", ";", "if", "(", "slot", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "MachineBasicBlock", "::", "iterator", "J", "=", "slot", ";", "--", "J", ";", "if", "(", "J", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "J", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "slot", "->", "setDesc", "(", "TM", ".", "getInstrInfo", "(", ")", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "return", "J", ";", "}", "}", "if", "(", "slot", "->", "isCall", "(", ")", ")", "insertCallDefsUses", "(", "slot", ",", "RegDefs", ",", "RegUses", ")", ";", "else", "insertDefsUses", "(", "slot", ",", "RegDefs", ",", "RegUses", ")", ";", "bool", "done", "=", "false", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "slot", ";", "while", "(", "!", "done", ")", "{", "done", "=", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", ";", "if", "(", "!", "done", ")", "--", "I", ";", "if", "(", "I", "->", "isDebugValue", "(", ")", ")", "continue", ";", "if", "(", "I", "->", "hasUnmodeledSideEffects", "(", ")", "||", "I", "->", "isInlineAsm", "(", ")", "||", "I", "->", "isPosition", "(", ")", "||", "I", "->", "hasDelaySlot", "(", ")", "||", "I", "->", "isBundledWithSucc", "(", ")", ")", "break", ";", "if", "(", "delayHasHazard", "(", "I", ",", "sawLoad", ",", "sawStore", ",", "RegDefs", ",", "RegUses", ")", ")", "{", "insertDefsUses", "(", "I", ",", "RegDefs", ",", "RegUses", ")", ";"], "ground_truth": ["continue", ";"], "File": "DelaySlotFiller", "Func": "findDelayInstr", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15715, "Length": 244, "Cover_Rate": 0.7947882736156352, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "assert", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", ";", "if", "(", "TRI", "->", "isVGPR", "(", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "{", "Opcode", "=", "<STR_LIT>", "(", "Opcode", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "const", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "int64_t", "KillVal", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "assert", "(", "KillVal", "==", "<NUM_LIT>", "||", "KillVal", "==", "-", "<NUM_LIT>", ")", ";", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "int64_t", "Imm", "=", "Op", ".", "getImm", "(", ")", ";", "assert", "(", "Imm", "==", "<NUM_LIT>", "||", "Imm", "==", "-", "<NUM_LIT>", ")", ";", "if", "(", "Imm", "==", "KillVal", ")", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "break", ";", "}", "unsigned", "Opcode", "=", "KillVal", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "add", "(", "Op", ")", ";", "break", ";", "}", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "SIInsertSkips10", "Func": "kill", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15716, "Length": 414, "Cover_Rate": 0.6764705882352942, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "StartLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Expr", ")", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ")", "{", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "(", "Value", "&", "<NUM_LIT>", ")", "||", "Value", "<", "MinVal", "||", "Value", ">", "MaxVal", ")", "{", "Error", "(", "StartLoc", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "createTempSymbol", "(", ")", ";", "Out", ".", "EmitLabel", "(", "Sym", ")", ";", "const", "MCExpr", "*", "Base", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "Ctx", ")", ";", "Expr", "=", "Value", "==", "<NUM_LIT>", "?", "Base", ":", "MCBinaryExpr", "::", "createAdd", "(", "Base", ",", "Expr", ",", "Ctx", ")", ";", "}", "const", "MCExpr", "*", "Sym", "=", "nullptr", ";", "if", "(", "AllowTLS", "&&", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Colon", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "MCSymbolRefExpr", "::", "VariantKind", "Kind", "=", "MCSymbolRefExpr", "::", "VK_None", ";", "StringRef", "Name", "=", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "if", "(", "Name", "==", "<STR_LIT>", ")", "Kind", "=", "MCSymbolRefExpr", "::", "VK_TLSGD", ";", "else", "if", "(", "Name", "==", "<STR_LIT>", ")", "Kind", "=", "MCSymbolRefExpr", "::", "VK_TLSLDM", ";", "else", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "StringRef", "Identifier", "=", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "Sym", "=", "MCSymbolRefExpr", "::", "create", "(", "Ctx", ".", "getOrCreateSymbol", "(", "Identifier", ")", ",", "Kind", ",", "Ctx", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "SMLoc", "EndLoc", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "AllowTLS", ")", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "createImmTLS", "(", "Expr", ",", "Sym", ",", "StartLoc", ",", "EndLoc", ")", ")", ";"], "File": "SystemZAsmParser12", "Func": "parsePCRel", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15717, "Length": 432, "Cover_Rate": 0.8762677484787018, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "Src", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "return", "LowerFP64_TO_INT", "(", "Op", ",", "DAG", ",", "true", ")", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)", "Func": "LowerFP_TO_SINT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15718, "Length": 34, "Cover_Rate": 0.5483870967741935, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "ImmInRange", "(", "MI", ",", "Entry", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "!", "isMMSourceRegister", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "||", "!", "isMMThreeBitGPRegister", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "false", ";"], "File": "MicroMipsSizeReduction", "Func": "ReduceSXtoSX16", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15719, "Length": 40, "Cover_Rate": 0.5263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CV", ".", "push_back", "(", "ConstantFP", "::", "get", "(", "*", "Context", ",", "APFloat", "(", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ")", ";", "CV", ".", "push_back", "(", "ConstantFP", "::", "get", "(", "*", "Context", ",", "APFloat", "(", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ")", ";", "}", "Constant", "*", "C", "=", "ConstantVector", "::", "get", "(", "CV", ")", ";", "SDValue", "CPIdx", "=", "DAG", ".", "getConstantPool", "(", "C", ",", "getPointerTy", "(", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "Mask1", "=", "DAG", ".", "getLoad", "(", "SrcVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPIdx", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "SignBit", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "SrcVT", ",", "Op1", ",", "Mask1", ")", ";", "if", "(", "SrcVT", ".", "bitsGT", "(", "VT", ")", ")", "{", "SignBit", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SignBit", ")", ";", "SignBit", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SignBit", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SignBit", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SignBit", ")", ";", "SignBit", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SignBit", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "}", "CV", ".", "clear", "(", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "CV", ".", "push_back", "(", "ConstantFP", "::", "get", "(", "*", "Context", ",", "APFloat", "(", "APInt", "(", "<NUM_LIT>", ",", "~", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", ")", ")", ")", ";"], "ground_truth": ["CV", ".", "push_back", "(", "ConstantFP", "::", "get", "(", "*", "Context", ",", "APFloat", "(", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ")", ";"], "File": "X86ISelLowering198", "Func": "LowerFCOPYSIGN", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15720, "Length": 277, "Cover_Rate": 0.3664021164021164, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCInst", "TmpInst", "=", "MI", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "LowerLargeShift", "(", "TmpInst", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "LowerDextDins", "(", "TmpInst", ")", ";", "}", "uint32_t", "Binary", "=", "getBinaryCodeForInstr", "(", "TmpInst", ",", "Fixups", ")", ";", "unsigned", "Opcode", "=", "TmpInst", ".", "getOpcode", "(", ")", ";", "if", "(", "(", "Opcode", "!=", "<STR_LIT>", ")", "&&", "(", "Opcode", "!=", "<STR_LIT>", ")", "&&", "!", "Binary", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "&", "<STR_LIT>", ")", "{", "int", "NewOpcode", "=", "<STR_LIT>", "(", "Opcode", ",", "<STR_LIT>", ")", ";", "if", "(", "NewOpcode", "!=", "-", "<NUM_LIT>", ")", "{", "Opcode", "=", "NewOpcode", ";", "TmpInst", ".", "setOpcode", "(", "NewOpcode", ")", ";", "Binary", "=", "getBinaryCodeForInstr", "(", "TmpInst", ",", "Fixups", ")", ";", "}", "}", "const", "MCInstrDesc", "&", "Desc", "=", "MCII", ".", "get", "(", "TmpInst", ".", "getOpcode", "(", ")", ")", ";", "unsigned", "Size", "=", "Desc", ".", "getSize", "(", ")", ";", "if", "(", "!", "Size", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["EmitInstruction", "(", "Binary", ",", "Size", ",", "OS", ")", ";"], "File": "MipsMCCodeEmitter9", "Func": "EncodeInstruction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15721, "Length": 178, "Cover_Rate": 0.8018018018018018, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "E_SImode", ":", "case", "E_DImode", ":", "case", "E_TImode", ":", "return", "true", ";", "case", "E_SFmode", ":", "case", "E_DFmode", ":", "return", "true", ";", "case", "E_TFmode", ":", "return", "TARGET_HAS_XFLOATING_LIBS", ";", "default", ":", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "alpha", "Func": "alpha_scalar_mode_supported_p", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15722, "Length": 34, "Cover_Rate": 0.6415094339622641, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_conflict_epi64", "(", "__m128i", "__A", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_vpconflictdi_128_mask", "(", "(", "__v2di", ")", "__A", ",", "(", "__v2di", ")", "_mm_setzero_si128", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_conflict_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15723, "Length": 45, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>ScoreboardHazardRecognizer", "::", "EmitInstruction", "(", "SUnit", "*", "SU", ")", "{", "const", "MCInstrDesc", "*", "MCID", "=", "DAG", "->", "getInstrDesc", "(", "SU", ")", ";", "if", "(", "!", "MCID", ")", "return", ";"], "ground_truth": ["ScoreboardHazardRecognizer", "::", "EmitInstruction", "(", "SU", ")", ";"], "File": "PPCHazardRecognizers26", "Func": "EmitInstruction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15724, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "AsmToken", "::", "Error", ":", "SetError", "(", "Lexer", "->", "getErrLoc", "(", ")", ",", "Lexer", "->", "getErr", "(", ")", ")", ";", "return", "lexedToken", ";", "case", "AsmToken", "::", "Identifier", ":", "{", "unsigned", "regID", "=", "MatchRegisterName", "(", "lexedToken", ".", "getString", "(", ")", ".", "lower", "(", ")", ")", ";", "if", "(", "regID", ")", "return", "AsmToken", "(", "AsmToken", "::", "Register", ",", "lexedToken", ".", "getString", "(", ")", ",", "static_cast", "<", "int64_t", ">", "(", "regID", ")", ")", ";", "return", "lexedToken", ";"], "ground_truth": ["}"], "File": "X86AsmLexer2", "Func": "LexTokenIntel", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15725, "Length": 75, "Cover_Rate": 0.7009345794392523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "pair", "<", "Value", "*", ",", "Value", "*", ">", "<ISA_LIT>LowerAMXType", "::", "getShape", "(", "IntrinsicInst", "*", "II", ",", "unsigned", "OpNo", ")", "{", "Value", "*", "Row", "=", "nullptr", ",", "*", "Col", "=", "nullptr", ";", "switch", "(", "II", "->", "getIntrinsicID", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{"], "ground_truth": ["Row", "=", "II", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ";"], "File": "X86LowerAMXType8", "Func": "getShape", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15726, "Length": 68, "Cover_Rate": 0.3022222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Function", "&", "Fn", "=", "MF", ".", "getFunction", "(", ")", ";", "const", "bool", "IsWin64CC", "=", "STI", ".", "isCallingConvWin64", "(", "Fn", ".", "getCallingConv", "(", ")", ")", ";"], "ground_truth": ["return", "Is64Bit", "&&", "!", "IsWin64CC", "&&", "!", "Fn", ".", "hasFnAttribute", "(", "Attribute", "::", "NoRedZone", ")", ";"], "File": "X86FrameLowering (2)3", "Func": "has128ByteRedZone", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15727, "Length": 42, "Cover_Rate": 0.5753424657534246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", "<<", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", "*", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter32", "Func": "printThumbS4ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15728, "Length": 18, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InstructionSelector", "*", "llvm", "::", "create<ISA_LIT>InstructionSelector", "(", "<ISA_LIT>Subtarget", "&", "Subtarget", ",", "<ISA_LIT>RegisterBankInfo", "&", "RBI", ")", "{", "return", "new", "<ISA_LIT>InstructionSelector", "(", "Subtarget", ",", "RBI", ")", ";"], "ground_truth": ["}"], "File": "X86InstructionSelector31", "Func": "createX86InstructionSelector", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15729, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>IntrinsicElimination", "(", ")", ":", "FunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "PatmosIntrinsicElimination", "Func": "PatmosIntrinsicElimination", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 15730, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_paddusw512_mask", "(", "(", "__v32hi", ")", "__A", ",", "(", "__v32hi", ")", "__B", ",", "(", "__v32hi", ")", "_mm512_setzero_hi", "(", ")", ",", "(", "__mmask32", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin4", "Func": "_mm512_adds_epu16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15731, "Length": 31, "Cover_Rate": 0.5849056603773585, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "OpInputs", ";", "if", "(", "!", "resolveTargetShuffleInputs", "(", "Op", ",", "OpInputs", ",", "OpMask", ",", "TLO", ".", "DAG", ")", ")", "return", "false", ";", "if", "(", "llvm", "::", "any_of", "(", "OpInputs", ",", "[", "VT", "]", "(", "SDValue", "V", ")", "{", "return", "VT", "!=", "V", ".", "getValueType", "(", ")", ";", "}", ")", ")", "return", "false", ";", "int", "NumSrcs", "=", "OpInputs", ".", "size", "(", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "if", "(", "!", "DemandedElts", "[", "i", "]", ")", "OpMask", "[", "i", "]", "=", "SM_SentinelUndef", ";", "if", "(", "isUndefInRange", "(", "OpMask", ",", "<NUM_LIT>", ",", "NumElts", ")", ")", "{", "KnownUndef", ".", "setAllBits", "(", ")", ";", "return", "TLO", ".", "CombineTo", "(", "Op", ",", "TLO", ".", "DAG", ".", "getUNDEF", "(", "VT", ")", ")", ";", "}", "if", "(", "isUndefOrZeroInRange", "(", "OpMask", ",", "<NUM_LIT>", ",", "NumElts", ")", ")", "{", "KnownZero", ".", "setAllBits", "(", ")", ";", "return", "TLO", ".", "CombineTo", "(", "Op", ",", "getZeroVector", "(", "VT", ".", "getSimpleVT", "(", ")", ",", "Subtarget", ",", "TLO", ".", "DAG", ",", "SDLoc", "(", "Op", ")", ")", ")", ";", "}", "for", "(", "int", "Src", "=", "<NUM_LIT>", ";", "Src", "!=", "NumSrcs", ";", "++", "Src", ")", "if", "(", "isSequentialOrUndefInRange", "(", "OpMask", ",", "<NUM_LIT>", ",", "NumElts", ",", "Src", "*", "NumElts", ")", ")", "return", "TLO", ".", "CombineTo", "(", "Op", ",", "OpInputs", "[", "Src", "]", ")", ";", "for", "(", "int", "Src", "=", "<NUM_LIT>", ";", "Src", "!=", "NumSrcs", ";", "++", "Src", ")", "{", "int", "Lo", "=", "Src", "*", "NumElts", ";", "APInt", "SrcElts", "=", "APInt", "::", "getNullValue", "(", "NumElts", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "if", "(", "DemandedElts", "[", "i", "]", ")", "{", "int", "M", "=", "OpMask", "[", "i", "]", "-", "Lo", ";", "if", "(", "<NUM_LIT>", "<=", "M", "&&", "M", "<", "NumElts", ")", "SrcElts", ".", "setBit", "(", "M", ")", ";", "}", "APInt", "SrcUndef", ",", "SrcZero", ";", "if", "(", "SimplifyDemandedVectorElts", "(", "OpInputs", "[", "Src", "]", ",", "SrcElts", ",", "SrcUndef", ",", "SrcZero", ",", "TLO", ",", "Depth", "+", "<NUM_LIT>", ")", ")", "return", "true", ";", "}", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "{", "if", "(", "OpMask", "[", "i", "]", "==", "SM_SentinelUndef", ")", "KnownUndef", ".", "setBit", "(", "i", ")", ";", "if", "(", "OpMask", "[", "i", "]", "==", "SM_SentinelZero", ")", "KnownZero", ".", "setBit", "(", "i", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "X86ISelLowering219", "Func": "SimplifyDemandedVectorEltsForTargetNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15732, "Length": 386, "Cover_Rate": 0.6465661641541038, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "NewOp0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "NewOp1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "NewWOp", "=", "DAG", ".", "getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "DL", ",", "<STR_LIT>", ",", "NewOp0", ",", "NewOp1", ")", ";", "SDValue", "NewRes", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "NewWOp", ",", "DAG", ".", "getValueType", "(", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "NewRes", ")", ";"], "ground_truth": ["}"], "File": "RISCVISelLowering", "Func": "customLegalizeToWOpWithSExt", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15733, "Length": 102, "Cover_Rate": 0.723404255319149, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "KnownBits", "Known2", ";", "Known", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DemandedElts", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "Known2", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DemandedElts", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "Known", "=", "KnownBits", "::", "urem", "(", "Known", ".", "trunc", "(", "<NUM_LIT>", ")", ",", "Known2", ".", "trunc", "(", "<NUM_LIT>", ")", ")", ";", "Known", "=", "Known", ".", "sext", "(", "BitWidth", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "KnownBits", "Known2", ";", "Known", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DemandedElts", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "Known2", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DemandedElts", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "Known", "=", "KnownBits", "::", "udiv", "(", "Known", ".", "trunc", "(", "<NUM_LIT>", ")", ",", "Known2", ".", "trunc", "(", "<NUM_LIT>", ")", ")", ";", "Known", "=", "Known", ".", "sext", "(", "BitWidth", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "KnownBits", "Known2", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "unsigned", "PossibleTZ", "=", "Known2", ".", "trunc", "(", "<NUM_LIT>", ")", ".", "countMaxTrailingZeros", "(", ")", ";", "unsigned", "LowBits", "=", "Log2_32", "(", "PossibleTZ", ")", "+", "<NUM_LIT>", ";", "Known", ".", "Zero", ".", "setBitsFrom", "(", "LowBits", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "KnownBits", "Known2", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "unsigned", "PossibleLZ", "=", "Known2", ".", "trunc", "(", "<NUM_LIT>", ")", ".", "countMaxLeadingZeros", "(", ")", ";", "unsigned", "LowBits", "=", "Log2_32", "(", "PossibleLZ", ")", "+", "<NUM_LIT>", ";", "Known", ".", "Zero", ".", "setBitsFrom", "(", "LowBits", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "Known", ".", "Zero", ".", "setLowBits", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "{", "unsigned", "IntNo", "=", "Op", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "switch", "(", "IntNo", ")", "{"], "ground_truth": ["default", ":"], "File": "RISCVISelLowering34", "Func": "computeKnownBitsForTargetNode", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15734, "Length": 309, "Cover_Rate": 0.5942307692307692, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Ordered", "[", "<NUM_LIT>", "]", "=", "ExpInstrTypesSeen", "==", "<NUM_LIT>", ";", "Ordered", "[", "<NUM_LIT>", "]", "=", "false", ";", "Counters", "Counts", "=", "WaitCounts", ";", "bool", "NeedWait", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "if", "(", "Required", ".", "Array", "[", "i", "]", "<=", "WaitedOn", ".", "Array", "[", "i", "]", ")", "continue", ";", "NeedWait", "=", "true", ";", "if", "(", "Ordered", "[", "i", "]", ")", "{", "unsigned", "Value", "=", "LastIssued", ".", "Array", "[", "i", "]", "-", "Required", ".", "Array", "[", "i", "]", ";", "Counts", ".", "Array", "[", "i", "]", "=", "std", "::", "min", "(", "Value", ",", "WaitCounts", ".", "Array", "[", "i", "]", ")", ";", "}", "else", "Counts", ".", "Array", "[", "i", "]", "=", "<NUM_LIT>", ";", "WaitedOn", ".", "Array", "[", "i", "]", "=", "LastIssued", ".", "Array", "[", "i", "]", "-", "Counts", ".", "Array", "[", "i", "]", ";", "}", "if", "(", "!", "NeedWait", ")", "return", "false", ";", "if", "(", "Counts", ".", "Named", ".", "EXP", "==", "<NUM_LIT>", ")", "ExpInstrTypesSeen", "=", "<NUM_LIT>", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "(", "Counts", ".", "Named", ".", "VM", "&", "<NUM_LIT>", ")", "|", "(", "(", "Counts", ".", "Named", ".", "EXP", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "Counts", ".", "Named", ".", "LGKM", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["LastOpcodeType", "=", "OTHER", ";"], "File": "SIInsertWaits18", "Func": "insertWait", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15735, "Length": 227, "Cover_Rate": 0.7694915254237288, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DefMI", "=", "MRI", "->", "getVRegDef", "(", "SrcReg", ")", ";", "if", "(", "DefMI", ")", "TruncSize", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "DefMI", "=", "MRI", "->", "getVRegDef", "(", "SrcReg", ")", ";", "if", "(", "!", "DefMI", ")", "continue", ";", "int64_t", "imm", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "imm", "==", "<NUM_LIT>", ")", "TruncSize", "=", "<NUM_LIT>", ";", "else", "if", "(", "imm", "==", "<NUM_LIT>", ")", "TruncSize", "=", "<NUM_LIT>", ";", "}", "if", "(", "TruncSize", "==", "-", "<NUM_LIT>", ")", "continue", ";", "if", "(", "DefMI", "->", "isPHI", "(", ")", ")", "{", "bool", "CheckFail", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "DefMI", "->", "getNumOperands", "(", ")", ";", "i", "<", "e", ";", "i", "+=", "<NUM_LIT>", ")", "{", "MachineOperand", "&", "opnd", "=", "DefMI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "opnd", ".", "isReg", "(", ")", ")", "{", "CheckFail", "=", "true", ";", "break", ";", "}", "MachineInstr", "*", "PhiDef", "=", "MRI", "->", "getVRegDef", "(", "opnd", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "PhiDef", "||", "PhiDef", "->", "isPHI", "(", ")", "||", "!", "TruncSizeCompatible", "(", "TruncSize", ",", "PhiDef", "->", "getOpcode", "(", ")", ")", ")", "{", "CheckFail", "=", "true", ";", "break", ";"], "ground_truth": ["}"], "File": "BPFMIPeephole5", "Func": "eliminateTruncSeq", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15736, "Length": 237, "Cover_Rate": 0.45930232558139533, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";"], "ground_truth": ["setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";"], "File": "R600ISelLowering93", "Func": "R600TargetLowering", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15737, "Length": 342, "Cover_Rate": 0.40714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32_t", "ImmOffset", "=", "<NUM_LIT>", ";", "APInt", "ImmValue", "(", "InstructionSizeInBits", ",", "IMM", ")", ";", "ImmValue", "=", "ImmValue", ".", "shl", "(", "ImmOffset", ")", ";"], "ground_truth": ["return", "ImmValue", ";"], "File": "TPCInstrComposer", "Func": "getIMM", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15738, "Length": 25, "Cover_Rate": 0.6944444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "<ISA_LIT>AsmPrinter", "::", "getCurrentABIString", "(", ")", "const", "{"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";", ";"], "File": "LC3bAsmPrinter", "Func": "getCurrentABIString", "Target": "LC3b", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15739, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "TV", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "FV", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<STR_LIT>", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "TargetCC", ";"], "ground_truth": ["SDValue", "Flag", "=", "EmitCmp", "(", "LHS", ",", "RHS", ",", "TargetCC", ",", "CC", ",", "DL", ",", "DAG", ")", ";"], "File": "Z80ISelLowering2", "Func": "LowerSELECT_CC", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15740, "Length": 67, "Cover_Rate": 0.48201438848920863, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "clobbered_regs", "[", "RETURN_REGNUM", "]", "|=", "(", "TARGET_TPF_PROFILING", "||", "cfun_frame_layout", ".", "save_return_addr_p", "||", "crtl", "->", "calls_eh_return", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "if", "(", "!", "clobbered_regs", "[", "i", "]", "||", "call_used_regs", "[", "i", "]", ")", "cfun_gpr_save_slot", "(", "i", ")", "=", "SAVE_SLOT_NONE", ";", "s390_register_info_set_ranges", "(", ")", ";", "s390_register_info_arg_gpr", "(", ")", ";"], "ground_truth": ["}"], "File": "s3901", "Func": "s390_optimize_register_info", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15741, "Length": 59, "Cover_Rate": 0.5221238938053098, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>MCCodeEmitter", "::"], "ground_truth": ["getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{"], "File": "PatmosMCCodeEmitter1", "Func": "getMachineOpValue", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 15742, "Length": 29, "Cover_Rate": 0.725, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", "==", "<STR_LIT>", "&&", "!", "all_of", "(", "Mask", ",", "[", "LaneSize", "]", "(", "int", "M", ")", "{", "return", "M", "<", "LaneSize", ";", "}", ")", ")", "if", "(", "SDValue", "V", "=", "lowerShuffleAsLanePermuteAndSHUFP", "(", "DL", ",", "VT", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ")", "return", "V", ";", "bool", "AllLanes", ";", "if", "(", "!", "Subtarget", ".", "hasAVX2", "(", ")", ")", "{", "bool", "LaneCrossing", "[", "<NUM_LIT>", "]", "=", "{", "false", ",", "false", "}", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "Size", ";", "++", "i", ")", "if", "(", "Mask", "[", "i", "]", ">=", "<NUM_LIT>", "&&", "(", "(", "Mask", "[", "i", "]", "%", "Size", ")", "/", "LaneSize", ")", "!=", "(", "i", "/", "LaneSize", ")", ")", "LaneCrossing", "[", "(", "Mask", "[", "i", "]", "%", "Size", ")", "/", "LaneSize", "]", "=", "true", ";", "AllLanes", "=", "LaneCrossing", "[", "<NUM_LIT>", "]", "&&", "LaneCrossing", "[", "<NUM_LIT>", "]", ";", "}", "else", "{", "bool", "LaneUsed", "[", "<NUM_LIT>", "]", "=", "{", "false", ",", "false", "}", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "Size", ";", "++", "i", ")", "if", "(", "Mask", "[", "i", "]", ">=", "<NUM_LIT>", ")", "LaneUsed", "[", "(", "Mask", "[", "i", "]", "%", "Size", ")", "/", "LaneSize", "]", "=", "true", ";", "AllLanes", "=", "LaneUsed", "[", "<NUM_LIT>", "]", "&&", "LaneUsed", "[", "<NUM_LIT>", "]", ";", "}", "assert", "(", "V2", ".", "isUndef", "(", ")", "&&", "<STR_LIT>", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "InLaneMask", "(", "Mask", ".", "begin", "(", ")", ",", "Mask", ".", "end", "(", ")", ")", ";"], "ground_truth": ["for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "Size", ";", "++", "i", ")", "{"], "File": "X86ISelLowering100", "Func": "lowerShuffleAsLanePermuteAndShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15743, "Length": 259, "Cover_Rate": 0.5108481262327417, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "getTargetStreamer", "(", ")", ".", "emitDirectiveSetMicro<ISA_LIT>", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "getTargetStreamer", "(", ")", ".", "emitDirectiveSet<ISA_LIT>16", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "selectArch", "(", "<STR_LIT>", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveSet<ISA_LIT>1", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "selectArch", "(", "<STR_LIT>", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveSet<ISA_LIT>2", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "selectArch", "(", "<STR_LIT>", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveSet<ISA_LIT>3", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "selectArch", "(", "<STR_LIT>", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveSet<ISA_LIT>4", "(", ")", ";"], "ground_truth": ["break", ";"], "File": "MipsAsmParser92", "Func": "parseSetFeature", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15744, "Length": 98, "Cover_Rate": 0.30153846153846153, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>Subtarget", "::", "getMinBasicBlockAlignment", "(", ")", "const", "{"], "ground_truth": ["return", "ceil", "(", "log2", "(", "MinBasicBlockAlign", ")", ")", ";"], "File": "PatmosSubtarget", "Func": "getMinBasicBlockAlignment", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 15745, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_cvtepi16_ph", "(", "__m512h", "__A", ",", "__mmask32", "__B", ",", "__m512i", "__C", ")", "{"], "ground_truth": ["return", "__builtin_ia32_vcvtw2ph512_mask_round", "(", "(", "__v32hi", ")", "__C", ",", "__A", ",", "__B", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fp16intrin", "Func": "_mm512_mask_cvtepi16_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15746, "Length": 40, "Cover_Rate": 0.975609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint64x2_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vreinterpretq_u64_p64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15747, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCCodeGenInfo", "(", "The<ISA_LIT>Target64", ",", "create<ISA_LIT>MCCodeGenInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "The<ISA_LIT>Target32", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "The<ISA_LIT>Target64", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "The<ISA_LIT>Target32", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "The<ISA_LIT>Target64", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "The<ISA_LIT>Target32", ",", "create<ISA_LIT>MCSubtargetInfo", ")", ";"], "File": "NVPTXMCTargetDesc", "Func": "LLVMInitializeNVPTXTargetMC", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15748, "Length": 54, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "Flag", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "Align", ")", ";"], "ground_truth": ["}"], "File": "Cpu0InstrInfo1", "Func": "GetMemOperand", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15749, "Length": 25, "Cover_Rate": 0.3424657534246575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "++", "I", ";", "while", "(", "I", "!=", "MBB", "->", "end", "(", ")", "&&", "I", "->", "isInsideBundle", "(", ")", ")", "{", "MCInst", "MCBundleInst", ";", "const", "MachineInstr", "*", "BundledInst", "=", "I", ";", "MCInstLowering", ".", "lower", "(", "BundledInst", ",", "MCBundleInst", ")", ";", "OutStreamer", ".", "EmitInstruction", "(", "MCBundleInst", ")", ";", "++", "I", ";", "}", "}", "else", "{", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "lower", "(", "MI", ",", "TmpInst", ")", ";", "OutStreamer", ".", "EmitInstruction", "(", "TmpInst", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUMCInstLower7", "Func": "EmitInstruction", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15750, "Length": 74, "Cover_Rate": 0.6271186440677966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFObjectWriter", "::", "<ISA_LIT>ELFObjectWriter", "(", "bool", "Is64Bit", ",", "uint8_t", "OSABI", ",", "bool", "HasRelocationAddend", ")", ":", "MCELFObjectTargetWriter", "(", "Is64Bit", ",", "OSABI", ",", "ELF", "::", "EM_<ISA_LIT>", ",", "HasRelocationAddend", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUELFObjectWriter", "Func": "AMDGPUELFObjectWriter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15751, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addImm0_15Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "AArch64AsmParser", "Func": "addImm0_15Operands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15752, "Length": 21, "Cover_Rate": 0.39622641509433965, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "long", "long", "res", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "res", ")", ":", "<STR_LIT>", "(", "mm", ")", ",", "<STR_LIT>", "(", "mn", ")", ")", ";", "return", "res", ";"], "ground_truth": ["}"], "File": "ushmedia", "Func": "sh_media_MEXTR5", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15753, "Length": 29, "Cover_Rate": 0.6170212765957447, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__c", "=", "(", "__v2df", ")", "vec_cmpeq", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["return", "(", "__m128d", ")", "_mm_setr_pd", "(", "__c", "[", "<NUM_LIT>", "]", ",", "__A", "[", "<NUM_LIT>", "]", ")", ";"], "File": "emmintrin2", "Func": "_mm_cmpeq_sd", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15754, "Length": 29, "Cover_Rate": 0.3670886075949367, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_shrdv_epi32", "(", "__m128i", "__A", ",", "__mmask8", "__B", ",", "__m128i", "__C", ",", "__m128i", "__D", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_vpshrdv_v4si_mask", "(", "(", "__v4si", ")", "__A", ",", "(", "__v4si", ")", "__C", ",", "(", "__v4si", ")", "__D", ",", "(", "__mmask8", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx512vbmi2vlintrin", "Func": "_mm_mask_shrdv_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15755, "Length": 56, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "CN", "->", "getSExtValue", "(", ")", ")", ")", "{", "if", "(", "FrameIndexSDNode", "*", "FIN", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FIN", "->", "getIndex", "(", ")", ",", "<STR_LIT>", ")", ";", "else", "return", "false", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "CN", "->", "getSExtValue", "(", ")", ",", "DL", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "BPFISelDAGToDAG16", "Func": "SelectFIAddr", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15756, "Length": 73, "Cover_Rate": 0.5407407407407407, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "ObjSize", "=", "VA", ".", "getLocVT", "(", ")", ".", "getStoreSize", "(", ")", ";", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "ObjSize", ",", "Offset", ",", "false", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "<STR_LIT>", ")", ";", "MemOpChains", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "OutVals", "[", "i", "]", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "FI", ")", ")", ")", ";", "}", "if", "(", "!", "MemOpChains", ".", "empty", "(", ")", ")", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "MemOpChains", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RVLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "continue", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "OutVals", "[", "i", "]", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARCISelLowering", "Func": "LowerReturn", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15757, "Length": 197, "Cover_Rate": 0.4164904862579281, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_vcvttph2uw128_mask", "(", "__C", ",", "(", "__v8hi", ")", "__A", ",", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16vlintrin", "Func": "_mm_mask_cvttph_epu16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15758, "Length": 17, "Cover_Rate": 0.40476190476190477, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "FIOperandNum", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "<STR_LIT>", ")", ";", "}", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "BaseReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "+", "Offset", ")", ";"], "ground_truth": ["}"], "File": "Z80RegisterInfo2", "Func": "resolveFrameIndex", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15759, "Length": 56, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "GEPOp", "=", "PtrMI", "->", "getOperand", "(", "i", ")", ";", "const", "MachineInstr", "*", "OpDef", "=", "MRI", ".", "getUniqueVRegDef", "(", "GEPOp", ".", "getReg", "(", ")", ")", ";", "assert", "(", "OpDef", ")", ";", "if", "(", "i", "==", "<NUM_LIT>", "&&", "isConstant", "(", "*", "OpDef", ")", ")", "{", "assert", "(", "GEPInfo", ".", "Imm", "==", "<NUM_LIT>", ")", ";", "GEPInfo", ".", "Imm", "=", "OpDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getCImm", "(", ")", "->", "getSExtValue", "(", ")", ";", "continue", ";", "}", "const", "RegisterBank", "*", "OpBank", "=", "RBI", ".", "getRegBank", "(", "GEPOp", ".", "getReg", "(", ")", ",", "MRI", ",", "TRI", ")", ";"], "ground_truth": ["if", "(", "OpBank", "->", "getID", "(", ")", "==", "<STR_LIT>", ")", "GEPInfo", ".", "SgprParts", ".", "push_back", "(", "GEPOp", ".", "getReg", "(", ")", ")", ";"], "File": "AMDGPUInstructionSelector15", "Func": "getAddrModeInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15760, "Length": 135, "Cover_Rate": 0.5601659751037344, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_fabsf", "(", "__a", ")", "<", "__builtin_fabsf", "(", "__b", ")", "?", "-", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vcalts_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15761, "Length": 17, "Cover_Rate": 0.6538461538461539, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "par", "=", "PATTERN", "(", "insn", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "par", ")", "==", "PARALLEL", ")", ";", "rtx", "set", "=", "XVECEXP", "(", "par", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "set", ")", "==", "SET", ")", ";", "rtx", "mem", "=", "SET_DEST", "(", "set", ")", ";", "gcc_assert", "(", "MEM_P", "(", "mem", ")", ")", ";", "MEM_NOTRAP_P", "(", "mem", ")", "=", "<NUM_LIT>", ";", "set_mem_alias_set", "(", "mem", ",", "get_frame_alias_set", "(", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "add_reg_note", "(", "insn", ",", "REG_FRAME_RELATED_EXPR", ",", "gen_rtx_SET", "(", "stack_pointer_rtx", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "-", "size_int", ")", ")", ")", ")", ";", "if", "(", "flag_stack_clash_protection", ")", "{", "add_reg_note", "(", "insn", ",", "REG_STACK_CHECK", ",", "const0_rtx", ")", ";", "emit_insn", "(", "gen_blockage", "(", ")", ")", ";", "}"], "ground_truth": ["return", "insn", ";"], "File": "rs60007", "Func": "rs6000_emit_allocate_stack_1", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15762, "Length": 129, "Cover_Rate": 0.516, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetStreamer", "::", "<ISA_LIT>TargetStreamer", "(", "MCStreamer", "&", "S", ")", ":", "MCTargetStreamer", "(", "S", ")", "{"], "ground_truth": ["}"], "File": "PatmosTargetStreamer1", "Func": "PatmosTargetStreamer", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 15763, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFObjectWriter", "::", "<ISA_LIT>ELFObjectWriter", "(", "bool", "Is64Bit", ",", "uint8_t", "OSABI", ")", ":", "MCELFObjectTargetWriter", "(", "Is64Bit", ",", "OSABI", ",", "Is64Bit", "?", "ELF", "::", "EM_<ISA_LIT>64", ":", "ELF", "::", "EM_<ISA_LIT>", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "PPCELFObjectWriter", "Func": "PPCELFObjectWriter", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15764, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_LITTLE_END", "&&", "!", "TARGET_M340", ")", "target_flags", "|=", "MASK_M340", ";"], "ground_truth": ["}"], "File": "mcore", "Func": "mcore_option_override", "Target": "mcore", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15765, "Length": 12, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PHINode", "*", "NPN", "=", "Builder", ".", "CreatePHI", "(", "RequiredType", ",", "PN", "->", "getNumIncomingValues", "(", ")", ")", ";", "Worklist", ".", "push_back", "(", "PN", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "PN", "->", "getNumIncomingValues", "(", ")", ";", "I", "++", ")", "{", "auto", "*", "Reinterpret", "=", "cast", "<", "Instruction", ">", "(", "PN", "->", "getIncomingValue", "(", "I", ")", ")", ";", "NPN", "->", "addIncoming", "(", "Reinterpret", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "PN", "->", "getIncomingBlock", "(", "I", ")", ")", ";"], "ground_truth": ["Worklist", ".", "push_back", "(", "Reinterpret", ")", ";"], "File": "AArch64TargetTransformInfo", "Func": "processPhiNode", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15766, "Length": 86, "Cover_Rate": 0.3426294820717131, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isLinux", "(", ")", "const", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "KudeyarSubtarget", "Func": "isLinux", "Target": "Kudeyar", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15767, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "clearModuleFeatureBits", "(", "uint64_t", "Feature", ",", "StringRef", "FeatureString", ")", "{", "clearFeatureBits", "(", "Feature", ",", "FeatureString", ")", ";", "AssemblerOptions", ".", "front", "(", ")", "->", "setFeatures", "(", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmParser (2)4", "Func": "clearModuleFeatureBits", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15768, "Length": 35, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "insn", "=", "get_last_insn", "(", ")", ";", "insn", "!=", "first", ";", "insn", "=", "PREV_INSN", "(", "insn", ")", ")", "if", "(", "INSN_P", "(", "insn", ")", ")", "PATTERN", "(", "insn", ")", "=", "gen_rtx_COND_EXEC", "(", "VOIDmode", ",", "copy_rtx", "(", "cond", ")", ",", "PATTERN", "(", "insn", ")", ")", ";"], "ground_truth": ["}"], "File": "ia64", "Func": "ia64_emit_cond_move", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15769, "Length": 47, "Cover_Rate": 0.6025641025641025, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>DAGToDAGISel", "(", "<ISA_LIT>TargetMachine", "&", "TM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "SelectionDAGISel", "(", "TM", ",", "OL", ")", ",", "Subtarget", "(", "nullptr", ")", "{"], "ground_truth": ["}"], "File": "MipsISelDAGToDAG12", "Func": "MipsDAGToDAGISel", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15770, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "MI", ",", "<NUM_LIT>", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "Value", ")", ".", "addImm", "(", "(", "(", "Width", "-", "<NUM_LIT>", ")", "<<", "<STR_LIT>", "::", "WIDTH_M1_SHIFT_", ")", "|", "(", "Offset", "<<", "<STR_LIT>", "::", "OFFSET_SHIFT_", ")", "|", "(", "<STR_LIT>", "::", "ID_MODE", "<<", "<STR_LIT>", "::", "ID_SHIFT_", ")", ")", ";", "++", "NumSetregInserted", ";", "InstrMode", ".", "Mask", "&=", "~", "(", "(", "(", "<NUM_LIT>", "<<", "Width", ")", "-", "<NUM_LIT>", ")", "<<", "Offset", ")", ";"], "ground_truth": ["}"], "File": "SIModeRegister", "Func": "insertSetreg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15771, "Length": 77, "Cover_Rate": 0.463855421686747, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ConstantSDNode", "*", "Mask", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "AndOp1", ".", "getNode", "(", ")", ")", ";", "if", "(", "!", "Mask", ")", "return", ";", "uint64_t", "MaskVal", "=", "Mask", "->", "getZExtValue", "(", ")", ";", "unsigned", "BitSize", "=", "CmpOp0", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "unsigned", "NewCCMask", ",", "ShiftVal", ";", "if", "(", "ICmpType", "!=", "<STR_LIT>", "&&", "AndOp0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isSimpleShift", "(", "AndOp0", ",", "ShiftVal", ")", "&&", "(", "NewCCMask", "=", "getTestUnderMaskCond", "(", "BitSize", ",", "CCMask", ",", "MaskVal", ">>", "ShiftVal", ",", "CmpVal", ">>", "ShiftVal", ",", "<STR_LIT>", ")", ")", ")", "{", "AndOp0", "=", "AndOp0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["AndOp1", "=", "DAG", ".", "getConstant", "(", "MaskVal", ">>", "ShiftVal", ",", "AndOp0", ".", "getValueType", "(", ")", ")", ";"], "File": "SystemZISelLowering103", "Func": "adjustForTestUnderMask", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15772, "Length": 119, "Cover_Rate": 0.3216216216216216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Load", ".", "setOpcode", "(", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "Load", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "DestReg", ")", ")", ";", "Load", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "BaseReg", ")", ")", ";", "Load", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Scale", ")", ")", ";"], "ground_truth": ["Load", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "IndexReg", ")", ")", ";"], "File": "X86MCNaCl2", "Func": "EmitLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15773, "Length": 59, "Cover_Rate": 0.4306569343065693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmulq_n_f64", "(", "float64x2_t", "__a", ",", "float64_t", "__b", ")", "{", "return", "__a", "*", "__b", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vmulq_n_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15774, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "validateOpSel", "(", "const", "MCInst", "&", "Inst", ")", "{", "const", "unsigned", "Opc", "=", "Inst", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "{", "int", "OpSelIdx", "=", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "op_sel", ")", ";", "unsigned", "OpSel", "=", "Inst", ".", "getOperand", "(", "OpSelIdx", ")", ".", "getImm", "(", ")", ";", "if", "(", "OpSel", "&", "~", "<NUM_LIT>", ")", "return", "false", ";", "}", "if", "(", "isGFX940", "(", ")", "&&", "(", "MII", ".", "get", "(", "Opc", ")", ".", "TSFlags", "&", "<STR_LIT>", ")", ")", "{", "int", "OpSelIdx", "=", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "op_sel", ")", ";", "if", "(", "OpSelIdx", "!=", "-", "<NUM_LIT>", ")", "{", "if", "(", "Inst", ".", "getOperand", "(", "OpSelIdx", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "}"], "ground_truth": ["int", "OpSelHiIdx", "=", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "op_sel_hi", ")", ";"], "File": "AMDGPUAsmParser3", "Func": "validateOpSel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15775, "Length": 140, "Cover_Rate": 0.7329842931937173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FrameLowering", "::", "<ISA_LIT>FrameLowering", "(", "const", "<ISA_LIT>Subtarget", "&", "ST", ")", ":", "TargetFrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsDown", ",", "ST", ".", "is64Bit", "(", ")", "?", "Align", "(", "<NUM_LIT>", ")", ":", "Align", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "ST", ".", "is64Bit", "(", ")", "?", "Align", "(", "<NUM_LIT>", ")", ":", "Align", "(", "<NUM_LIT>", ")", ")", "{"], "ground_truth": ["}"], "File": "SparcFrameLowering (2)2", "Func": "SparcFrameLowering", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15776, "Length": 52, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "StoreInst", "*", "S", "=", "cast", "<", "StoreInst", ">", "(", "I", ")", ";", "if", "(", "S", "->", "isAtomic", "(", ")", ")", "return", "false", ";"], "ground_truth": ["unsigned", "SABIAlignment", "=", "TD", ".", "getABITypeAlignment", "(", "S", "->", "getValueOperand", "(", ")", "->", "getType", "(", ")", ")", ";"], "File": "X86FastISel111", "Func": "X86SelectStore", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15777, "Length": 42, "Cover_Rate": 0.30434782608695654, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "can_create_pseudo_p", "(", ")", ")", "return", "force_reg", "(", "Pmode", ",", "value", ")", ";", "else", "{", "riscv_emit_move", "(", "dest", ",", "value", ")", ";", "return", "dest", ";", "}"], "ground_truth": ["}"], "File": "riscv2", "Func": "riscv_force_temporary", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15778, "Length": 28, "Cover_Rate": 0.717948717948718, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "std", "::", "next", "(", "MBBI", ")", "==", "MBB", "->", "getParent", "(", ")", "->", "end", "(", ")", ")", "return", "false", ";"], "ground_truth": ["MachineBasicBlock", "*", "NextBB", "=", "&", "*", "std", "::", "next", "(", "MBBI", ")", ";"], "File": "MipsConstantIslandPass (2)2", "Func": "BBHasFallthrough", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15779, "Length": 35, "Cover_Rate": 0.36082474226804123, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "Ear1MI", "=", "MF", ".", "CloneMachineInstr", "(", "MI", ")", ";", "MBB", "->", "insert", "(", "MI", ",", "Ear1MI", ")", ";", "Ear1MI", "->", "setDesc", "(", "get", "(", "<STR_LIT>", ")", ")", ";", "MachineInstrBuilder", "(", "MF", ",", "Ear1MI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MachineInstr", "*", "SllgMI", "=", "MF", ".", "CloneMachineInstr", "(", "MI", ")", ";", "MBB", "->", "insert", "(", "MI", ",", "SllgMI", ")", ";", "SllgMI", "->", "setDesc", "(", "get", "(", "<STR_LIT>", ")", ")", ";", "MachineInstrBuilder", "(", "MF", ",", "SllgMI", ")", ".", "addReg", "(", "Reg", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MachineInstr", "*", "Ear2MI", "=", "MF", ".", "CloneMachineInstr", "(", "MI", ")", ";", "MBB", "->", "insert", "(", "MI", ",", "Ear2MI", ")", ";", "Ear2MI", "->", "setDesc", "(", "get", "(", "<STR_LIT>", ")", ")", ";", "MachineInstrBuilder", "(", "MF", ",", "Ear2MI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MI", "->", "setDesc", "(", "get", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["MachineInstrBuilder", "(", "MF", ",", "MI", ")", ".", "addReg", "(", "Reg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";"], "File": "SystemZInstrInfo18", "Func": "expandLoadStackGuard", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15780, "Length": 168, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addImmWithLSLOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["addExpr", "(", "Inst", ",", "ImmWithLSL", ".", "Val", ")", ";"], "File": "AArch64AsmParser13", "Func": "addImmWithLSLOperands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15781, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "Entry", ":", "ValToSExtendedUses", ")", "{", "Instructions", "&", "Insts", "=", "Entry", ".", "second", ";", "Instructions", "CurPts", ";", "for", "(", "Instruction", "*", "Inst", ":", "Insts", ")", "{", "if", "(", "ToRemove", ".", "count", "(", "Inst", ")", ")", "continue", ";", "bool", "inserted", "=", "false", ";", "for", "(", "auto", "Pt", ":", "CurPts", ")", "{", "if", "(", "DT", ".", "dominates", "(", "Inst", ",", "Pt", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "Pt", "<<", "<STR_LIT>", "<<", "*", "Inst", "<<", "'\\n'", ")", ";", "(", "Pt", ")", "->", "replaceAllUsesWith", "(", "Inst", ")", ";", "ToRemove", ".", "insert", "(", "Pt", ")", ";", "Pt", "=", "Inst", ";", "inserted", "=", "true", ";", "break", ";"], "ground_truth": ["}"], "File": "AArch64AddressTypePromotion4", "Func": "mergeSExts", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15782, "Length": 111, "Cover_Rate": 0.5311004784688995, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "Ty", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "PIC_", "&&", "!", "IsN64", ")", "return", "getAddrNonPIC", "(", "N", ",", "Ty", ",", "DAG", ")", ";", "return", "getAddrLocal", "(", "N", ",", "Ty", ",", "DAG", ",", "Has<ISA_LIT>64", ")", ";"], "ground_truth": ["}"], "File": "MipsISelLowering100", "Func": "lowerBlockAddress", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15783, "Length": 49, "Cover_Rate": 0.6533333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "delta", "=", "bits", "/", "BITS_PER_UNIT", ";", "regs", "=", "XALLOCAVEC", "(", "rtx", ",", "length", "/", "delta", ")", ";", "for", "(", "offset", "=", "<NUM_LIT>", ",", "i", "=", "<NUM_LIT>", ";", "offset", "+", "delta", "<=", "length", ";", "offset", "+=", "delta", ",", "i", "++", ")", "{", "regs", "[", "i", "]", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_move_insn", "(", "regs", "[", "i", "]", ",", "adjust_address", "(", "src", ",", "mode", ",", "offset", ")", ")", ";", "}", "for", "(", "offset", "=", "<NUM_LIT>", ",", "i", "=", "<NUM_LIT>", ";", "offset", "+", "delta", "<=", "length", ";", "offset", "+=", "delta", ",", "i", "++", ")", "emit_move_insn", "(", "adjust_address", "(", "dest", ",", "mode", ",", "offset", ")", ",", "regs", "[", "i", "]", ")", ";", "if", "(", "offset", "<", "length", ")", "{"], "ground_truth": ["src", "=", "adjust_address", "(", "src", ",", "BLKmode", ",", "offset", ")", ";"], "File": "microblaze", "Func": "microblaze_block_move_straight", "Target": "microblaze", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15784, "Length": 127, "Cover_Rate": 0.5879629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "DestSubReg", ")", "{", "case", "<STR_LIT>", ":", "return", "AluT_X", ";", "case", "<STR_LIT>", ":", "return", "AluT_Y", ";", "case", "<STR_LIT>", ":", "return", "AluT_Z", ";", "case", "<STR_LIT>", ":", "return", "AluT_W", ";", "default", ":", "break", ";", "}", "unsigned", "DestReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "regBelongsToClass", "(", "DestReg", ",", "&", "<STR_LIT>", ")", "||", "regBelongsToClass", "(", "DestReg", ",", "&", "<STR_LIT>", ")", ")", "return", "AluT_X", ";", "if", "(", "regBelongsToClass", "(", "DestReg", ",", "&", "<STR_LIT>", ")", ")", "return", "AluT_Y", ";", "if", "(", "regBelongsToClass", "(", "DestReg", ",", "&", "<STR_LIT>", ")", ")", "return", "AluT_Z", ";", "if", "(", "regBelongsToClass", "(", "DestReg", ",", "&", "<STR_LIT>", ")", ")", "return", "AluT_W", ";", "if", "(", "regBelongsToClass", "(", "DestReg", ",", "&", "<STR_LIT>", ")", ")", "return", "AluT_XYZW", ";", "if", "(", "TII", "->", "readsLDSSrcReg", "(", "*", "MI", ")", ")", "return", "AluT_XYZW", ";"], "ground_truth": ["return", "AluAny", ";"], "File": "R600MachineScheduler23", "Func": "getAluKind", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15785, "Length": 137, "Cover_Rate": 0.40175953079178883, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "s", "+=", "strlen", "(", "s", ")", ";", "n", "=", "XVECLEN", "(", "pattern", ",", "<NUM_LIT>", ")", ";", "set", "=", "XVECEXP", "(", "pattern", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "mem", "=", "save_p", "?", "SET_DEST", "(", "set", ")", ":", "SET_SRC", "(", "set", ")", ";", "mips_split_plus", "(", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ",", "&", "base", ",", "&", "offset", ")", ";", "last_set", "=", "XVECEXP", "(", "pattern", ",", "<NUM_LIT>", ",", "n", "-", "<NUM_LIT>", ")", ";", "last_reg", "=", "save_p", "?", "SET_SRC", "(", "last_set", ")", ":", "SET_DEST", "(", "last_set", ")", ";", "if", "(", "REGNO", "(", "last_reg", ")", "==", "<NUM_LIT>", ")", "n", "--", ";", "gcc_assert", "(", "n", "<=", "<NUM_LIT>", ")", ";", "if", "(", "n", "==", "<NUM_LIT>", ")", ";", "else", "if", "(", "n", "==", "<NUM_LIT>", ")", "s", "+=", "sprintf", "(", "s", ",", "<STR_LIT>", ",", "reg_names", "[", "<NUM_LIT>", "]", ")", ";", "else", "if", "(", "n", "<", "<NUM_LIT>", ")", "s", "+=", "sprintf", "(", "s", ",", "<STR_LIT>", ",", "reg_names", "[", "<NUM_LIT>", "]", ",", "reg_names", "[", "<NUM_LIT>", "+", "n", "]", ")", ";", "else", "if", "(", "n", "==", "<NUM_LIT>", ")", "s", "+=", "sprintf", "(", "s", ",", "<STR_LIT>", ",", "reg_names", "[", "<NUM_LIT>", "]", ",", "reg_names", "[", "<NUM_LIT>", "]", ",", "reg_names", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "REGNO", "(", "last_reg", ")", "==", "<NUM_LIT>", ")", "s", "+=", "sprintf", "(", "s", ",", "<STR_LIT>", ",", "reg_names", "[", "<NUM_LIT>", "]", ")", ";", "s", "+=", "sprintf", "(", "s", ",", "<STR_LIT>", ",", "(", "int", ")", "offset", ",", "reg_names", "[", "REGNO", "(", "base", ")", "]", ")", ";"], "ground_truth": ["return", "buffer", ";"], "File": "mips", "Func": "umips_output_save_restore", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15786, "Length": 238, "Cover_Rate": 0.7880794701986755, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_m_psrlq", "(", "__m64", "__m", ",", "__m64", "__count", ")", "{"], "ground_truth": ["return", "_mm_srl_si64", "(", "__m", ",", "__count", ")", ";"], "File": "mmintrin", "Func": "_m_psrlq", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15787, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Reg", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "FrameOffsetReg", "=", "Reg", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "setFrameOffsetReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15788, "Length": 14, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "GCNTTIImpl", "::", "getHardwareNumberOfRegisters", "(", "bool", "Vec", ")", "const", "{"], "ground_truth": ["return", "MaxVGPRs", ";"], "File": "AMDGPUTargetTransformInfo13", "Func": "getHardwareNumberOfRegisters", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15789, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "machine_mode", "mode", "=", "(", "machine_mode", ")", "i", ";", "unsigned", "int", "vec_flags", "=", "aarch64_classify_vector_mode", "(", "mode", ")", ";"], "ground_truth": ["if", "(", "vec_flags", "&", "VEC_ANY_SVE", ")", "bitmap_set_bit", "(", "modes", ",", "i", ")", ";"], "File": "aarch645", "Func": "aarch64_select_early_remat_modes", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15790, "Length": 30, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "StatusReg", ")", ".", "addDef", "(", "<STR_LIT>", ",", "RegState", "::", "Dead", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "}", "else", "{", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "StatusReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "}", "}", "MachineInstrBuilder", "MIB", ";", "MIB", "=", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "LdrexOp", ")", ",", "Dest", ".", "getReg", "(", ")", ")", ";", "MIB", ".", "addReg", "(", "AddrReg", ")", ";", "if", "(", "LdrexOp", "==", "<STR_LIT>", ")", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "unsigned", "CMPrr", "=", "IsThumb", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPrr", ")", ")", ".", "addReg", "(", "Dest", ".", "getReg", "(", ")", ",", "getKillRegState", "(", "Dest", ".", "isDead", "(", ")", ")", ")", ".", "addReg", "(", "DesiredReg", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "unsigned", "Bcc", "=", "IsThumb", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "DoneBB", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "StoreBB", ")", ";", "MIB", "=", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "StrexOp", ")", ",", "StatusReg", ")", ".", "addReg", "(", "NewReg", ")", ".", "addReg", "(", "AddrReg", ")", ";", "if", "(", "StrexOp", "==", "<STR_LIT>", ")", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "unsigned", "CMPri", "=", "IsThumb", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPri", ")", ")", ".", "addReg", "(", "StatusReg", ",", "getKillRegState", "(", "StatusDead", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "LoadCmpBB", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ";", "StoreBB", "->", "addSuccessor", "(", "LoadCmpBB", ")", ";", "StoreBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "DoneBB", "->", "splice", "(", "DoneBB", "->", "end", "(", ")", ",", "&", "MBB", ",", "MI", ",", "MBB", ".", "end", "(", ")", ")", ";"], "ground_truth": ["DoneBB", "->", "transferSuccessors", "(", "&", "MBB", ")", ";"], "File": "ARMExpandPseudoInsts59", "Func": "ExpandCMP_SWAP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15791, "Length": 418, "Cover_Rate": 0.47285067873303166, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "unsigned", "getUnconditionalBrDisp", "(", "int", "Opc", ")", "{", "return", "(", "Opc", "==", "<STR_LIT>", ")", "?", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ":", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass18", "Func": "getUnconditionalBrDisp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15792, "Length": 41, "Cover_Rate": 0.9534883720930233, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_srl_pi32", "(", "__m64", "__m", ",", "__m64", "__count", ")", "{"], "ground_truth": ["return", "(", "__m64", ")", "__builtin_ia32_psrld", "(", "(", "__v2si", ")", "__m", ",", "(", "long", "long", ")", "__count", ")", ";"], "File": "mmintrin5", "Func": "_mm_srl_pi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15793, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "Val", ">=", "<NUM_LIT>", "&&", "Val", "<=", "<NUM_LIT>", "&&", "(", "Val", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARMAsmParser111", "Func": "isMemThumbRIs2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15794, "Length": 39, "Cover_Rate": 0.52, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "WavesPerEU", ".", "first", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)1", "Func": "getMinWavesPerEU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15795, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vminavq_p_sv8hi", "(", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vminavq_p_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15796, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "SDValue", "V", "=", "reassociateScalarOps", "(", "N", ",", "DAG", ")", ")", "{", "return", "V", ";", "}", "if", "(", "VT", "!=", "<STR_LIT>", "||", "!", "DCI", ".", "isAfterLegalizeDAG", "(", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Opc", "=", "LHS", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "std", "::", "swap", "(", "RHS", ",", "LHS", ")", ";", "Opc", "=", "RHS", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "auto", "Cond", "=", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "isBoolSGPR", "(", "Cond", ")", ")", "break", ";", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Args", "[", "]", "=", "{", "LHS", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "SL", ",", "<STR_LIT>", ")", ",", "Cond", "}", ";", "Opc", "=", "(", "Opc", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "SL", ",", "VTList", ",", "Args", ")", ";", "}", "case", "<STR_LIT>", ":", "{"], "ground_truth": ["auto", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "SIISelLowering62", "Func": "performAddCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15797, "Length": 200, "Cover_Rate": 0.48661800486618007, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OrTermrOpc", "=", "<STR_LIT>", ";", "OrSaveExecOpc", "=", "<STR_LIT>", ";", "Exec", "=", "<STR_LIT>", ";", "}", "else", "{", "AndOpc", "=", "<STR_LIT>", ";", "OrOpc", "=", "<STR_LIT>", ";", "XorOpc", "=", "<STR_LIT>", ";", "MovTermOpc", "=", "<STR_LIT>", ";", "Andn2TermOpc", "=", "<STR_LIT>", ";", "XorTermrOpc", "=", "<STR_LIT>", ";", "OrTermrOpc", "=", "<STR_LIT>", ";", "OrSaveExecOpc", "=", "<STR_LIT>", ";", "Exec", "=", "<STR_LIT>", ";", "}", "const", "bool", "CanDemote", "=", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "<ISA_LIT>_PS", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "bool", "IsKillBlock", "=", "false", ";", "for", "(", "auto", "&", "Term", ":", "MBB", ".", "terminators", "(", ")", ")", "{", "if", "(", "TII", "->", "isKillTerminator", "(", "Term", ".", "getOpcode", "(", ")", ")", ")", "{", "KillBlocks", ".", "insert", "(", "&", "MBB", ")", ";", "IsKillBlock", "=", "true", ";", "break", ";", "}", "}", "if", "(", "CanDemote", "&&", "!", "IsKillBlock", ")", "{", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "KillBlocks", ".", "insert", "(", "&", "MBB", ")", ";", "break", ";", "}", "}", "}", "}", "MachineFunction", "::", "iterator", "NextBB", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ";", "BI", "!=", "MF", ".", "end", "(", ")", ";", "BI", "=", "NextBB", ")", "{", "NextBB", "=", "std", "::", "next", "(", "BI", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "&", "*", "BI", ";", "MachineBasicBlock", "::", "iterator", "I", ",", "E", ",", "Next", ";"], "ground_truth": ["E", "=", "MBB", "->", "end", "(", ")", ";"], "File": "SILowerControlFlow30", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15798, "Length": 234, "Cover_Rate": 0.4254545454545455, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "SDNode", "*", "N", "=", "Op", ".", "getNode", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "AVRISelLowering", "Func": "LowerShifts", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15799, "Length": 206, "Cover_Rate": 0.5406824146981627, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>BasicMCBuilder", "(", "<ISA_LIT>BasicMCBuilder", "&", "B", ")", ":", "Opcode", "(", "B", ".", "Opcode", ")", ",", "Format", "(", "B", ".", "Format", ")", ",", "NumOps", "(", "B", ".", "NumOps", ")", ",", "Disasm", "(", "B", ".", "Disasm", ")", ",", "SP", "(", "B", ".", "SP", ")", "{"], "ground_truth": ["Err", "=", "<NUM_LIT>", ";"], "File": "ARMDisassemblerCore", "Func": "ARMBasicMCBuilder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15800, "Length": 46, "Cover_Rate": 0.9787234042553191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CONSTEXPR", "svldxf1_impl", "(", "int", "unspec", ")", ":", "m_unspec", "(", "unspec", ")", "{"], "ground_truth": ["}"], "File": "aarch64-sve-builtins-base", "Func": "svldxf1_impl", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15801, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>UnHardwareLoops", "::", "TakeSPScaleReg", "(", "unsigned", "nreg", ")", "{", "SPScale", "|=", "(", "<NUM_LIT>", "<<", "nreg", ")", ";"], "ground_truth": ["}"], "File": "TPCUnHardwareLoops", "Func": "TakeSPScaleReg", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15802, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printVectorIndex", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "<STR_LIT>", "<<", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter (2)", "Func": "printVectorIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15803, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "FalseV", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<STR_LIT>", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "TargetCC", ";", "SDValue", "Flag", "=", "<ISA_LIT>_EmitCMP", "(", "LHS", ",", "RHS", ",", "TargetCC", ",", "CC", ",", "dl", ",", "DAG", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "Op", ".", "getValueType", "(", ")", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "TrueV", ",", "FalseV", ",", "TargetCC", ",", "Flag", "}", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "Ops", ")", ";"], "ground_truth": ["}"], "File": "FISCISelLowering", "Func": "LowerSelectCC", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15804, "Length": 103, "Cover_Rate": 0.673202614379085, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isLD<ISA_LIT>nstr", "(", "Opcode", ")", "&&", "getOperandIdx", "(", "Opcode", ",", "<STR_LIT>", "::", "dst", ")", "!=", "-", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)1", "Func": "isLDSRetInstr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15805, "Length": 19, "Cover_Rate": 0.6129032258064516, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Darwin<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ",", "StringRef", "CPU", ")", ":", "<ISA_LIT>AsmBackend", "(", "T", ",", "CPU", ")", "{"], "ground_truth": ["}"], "File": "X86AsmBackend20", "Func": "DarwinX86AsmBackend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15806, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isNoopAddrSpaceCast", "(", "unsigned", "SrcAS", ",", "unsigned", "DestAS", ")", "const", "override", "{"], "ground_truth": ["return", "true", ";"], "File": "PatmosTargetMachine1", "Func": "isNoopAddrSpaceCast", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 15807, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isVOP2", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "RI", ".", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", ")", "return", "nullptr", ";", "if", "(", "!", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "{", "if", "(", "NewMI", "||", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFPImm", "(", ")", "||", "(", "!", "isVOP2", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "!", "isVOP3", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ")", "{", "return", "nullptr", ";", "}"], "ground_truth": ["if", "(", "isVOP3", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "(", "MI", "->", "getOperand", "(", "AMDGPU", "::", "getNamedOperandIdx", "(", "MI", "->", "getOpcode", "(", ")", ",", "AMDGPU", "::", "OpName", "::", "abs", ")", ")", ".", "getImm", "(", ")", "||", "MI", "->", "getOperand", "(", "AMDGPU", "::", "getNamedOperandIdx", "(", "MI", "->", "getOpcode", "(", ")", ",", "AMDGPU", "::", "OpName", "::", "neg", ")", ")", ".", "getImm", "(", ")", ")", ")", "return", "nullptr", ";"], "File": "SIInstrInfo22", "Func": "commuteInstruction", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15808, "Length": 171, "Cover_Rate": 0.49709302325581395, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>DAGToDAGISel", "::", "transferMemOperands", "(", "SDNode", "*", "N", ",", "SDNode", "*", "Result", ")", "{"], "ground_truth": ["MachineMemOperand", "*", "MemOp", "=", "cast", "<", "MemSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", ";"], "File": "PPCISelDAGToDAG1", "Func": "transferMemOperands", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15809, "Length": 30, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetMachine", "&", "TM", "=", "mf", ".", "getTarget", "(", ")", ";", "MRI", "=", "&", "mf", ".", "getRegInfo", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "TM", ".", "getInstrInfo", "(", ")", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "I", "=", "mf", ".", "begin", "(", ")", ",", "E", "=", "mf", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "if", "(", "processMachineBasicBlock", "(", "I", ")", ")", "Changed", "=", "true", ";", "return", "Changed", ";"], "ground_truth": ["}"], "File": "ARM64AdvSIMDScalarPass1", "Func": "runOnMachineFunction", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15810, "Length": 79, "Cover_Rate": 0.7669902912621359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "_mm_set_pi16", "(", "__w", ",", "__w", ",", "__w", ",", "__w", ")", ";"], "ground_truth": ["}"], "File": "mmintrin5", "Func": "_mm_set1_pi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15811, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "struct", "processor", "*", "default_arch", "=", "aarch64_get_arch", "(", "default_options", "->", "x_explicit_arch", ")", ";", "unsigned", "long", "default_isa_flags", "=", "default_options", "->", "x_aarch64_isa_flags", ";", "std", "::", "string", "extension", "=", "aarch64_get_extension_string_for_isa_flags", "(", "default_isa_flags", ",", "default_arch", "->", "flags", ")", ";"], "ground_truth": ["aarch64_last_printed_arch_string", "=", "default_arch", "->", "name", "+", "extension", ";"], "File": "aarch643", "Func": "aarch64_start_file", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15812, "Length": 43, "Cover_Rate": 0.524390243902439, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", "&&", "!", "MI", "->", "isDebugInstr", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "const", "char", "*", "SpillLibCall", "=", "getSpillLibCallName", "(", "*", "MF", ",", "CSI", ")", ";", "if", "(", "SpillLibCall", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addExternalSymbol", "(", "SpillLibCall", ",", "<STR_LIT>", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "for", "(", "auto", "&", "CS", ":", "CSI", ")", "MBB", ".", "addLiveIn", "(", "CS", ".", "getReg", "(", ")", ")", ";", "}", "const", "auto", "&", "NonLibcallCSI", "=", "getNonLibcallCSI", "(", "CSI", ")", ";", "for", "(", "auto", "&", "CS", ":", "NonLibcallCSI", ")", "{", "Register", "Reg", "=", "CS", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";"], "ground_truth": ["TII", ".", "storeRegToStackSlot", "(", "MBB", ",", "MI", ",", "Reg", ",", "true", ",", "CS", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";"], "File": "RISCVFrameLowering", "Func": "spillCalleeSavedRegisters", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15813, "Length": 187, "Cover_Rate": 0.7923728813559322, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "unsigned", "NumOps", "=", "(", "Src", "->", "isVectorTy", "(", ")", "?", "getNumVectorRegs", "(", "Src", ")", ":", "getNumberOfParts", "(", "Src", ")", ")", ";", "if", "(", "!", "Src", "->", "isVectorTy", "(", ")", "&&", "NumOps", "==", "<NUM_LIT>", "&&", "I", "!=", "nullptr", ")", "{", "if", "(", "Opcode", "==", "Instruction", "::", "Load", "&&", "I", "->", "hasOneUse", "(", ")", ")", "{", "const", "Instruction", "*", "LdUser", "=", "cast", "<", "Instruction", ">", "(", "*", "I", "->", "user_begin", "(", ")", ")", ";", "if", "(", "isBswapIntrinsicCall", "(", "LdUser", ")", "&&", "(", "!", "LdUser", "->", "hasOneUse", "(", ")", "||", "!", "isa", "<", "StoreInst", ">", "(", "*", "LdUser", "->", "user_begin", "(", ")", ")", ")", ")", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "const", "StoreInst", "*", "SI", "=", "dyn_cast", "<", "StoreInst", ">", "(", "I", ")", ")", "{"], "ground_truth": ["const", "Value", "*", "StoredVal", "=", "SI", "->", "getValueOperand", "(", ")", ";"], "File": "SystemZTargetTransformInfo33", "Func": "getMemoryOpCost", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15814, "Length": 135, "Cover_Rate": 0.33007334963325186, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "value", "<=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "O", "<<", "value", ";"], "ground_truth": ["}"], "File": "SPUAsmPrinter1", "Func": "printU10ImmOperand", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15815, "Length": 22, "Cover_Rate": 0.3548387096774194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "P", ".", "isABI_N32", "(", ")", "||", "P", ".", "isABI_N64", "(", ")", ")", "FpABI", "=", "FpABIKind", "::", "S64", ";"], "ground_truth": ["else", "if", "(", "P", ".", "isABI_O32", "(", ")", ")", "{"], "File": "MipsABIFlagsSection", "Func": "setFpAbiFromPredicates", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15816, "Length": 30, "Cover_Rate": 0.32967032967032966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Segment", "(", "Value", "*", "Val", ",", "int", "Begin", ",", "int", "Len", ")", ":", "Val", "(", "Val", ")", ",", "Start", "(", "Begin", ")", ",", "Size", "(", "Len", ")", "{"], "ground_truth": ["}"], "File": "HexagonVectorCombine", "Func": "Segment", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15817, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqshl_n_s16", "(", "int16x4_t", "__a", ",", "const", "int", "__b", ")", "{"], "ground_truth": ["return", "(", "int16x4_t", ")", "__builtin_aarch64_sqshl_nv4hi", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon2_vqshl_n_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15818, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetPassConfig", "*", "<ISA_LIT>TargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>PassConfig", "(", "this", ",", "PM", ")", ";"], "File": "rvexTargetMachine", "Func": "createPassConfig", "Target": "rvex", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 15819, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "Subtarget", ".", "hasPOPCNTFalseDeps", "(", ")", ";"], "File": "X86InstrInfo", "Func": "hasPartialRegUpdate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15820, "Length": 100, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Chains", ";", "unsigned", "EltSize", "=", "MemEltVT", ".", "getStoreSize", "(", ")", ";", "MachinePointerInfo", "SrcValue", "(", "Store", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NumElts", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SDValue", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "EltVT", ",", "Store", "->", "getValue", "(", ")", ",", "DAG", ".", "getConstant", "(", "i", ",", "SL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getConstant", "(", "i", "*", "MemEltVT", ".", "getStoreSize", "(", ")", ",", "SL", ",", "PtrVT", ")", ";"], "ground_truth": ["SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "PtrVT", ",", "Store", "->", "getBasePtr", "(", ")", ",", "Offset", ")", ";"], "File": "AMDGPUISelLowering98", "Func": "ScalarizeVectorStore", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15821, "Length": 123, "Cover_Rate": 0.4197952218430034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCCodeEmitter", "*", "llvm", "::", "create<ISA_LIT>MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "MCContext", "&", "Ctx", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>MCCodeEmitter", "(", "MII", ")", ";"], "File": "OR1KMCCodeEmitter1", "Func": "createOR1KMCCodeEmitter", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15822, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "}", "case", "k_CondCode", ":", "OS", "<<", "<STR_LIT>", "<<", "getCondCode", "(", ")", "<<", "<STR_LIT>", ";", "break", ";", "case", "k_VectorList", ":", "{", "OS", "<<", "<STR_LIT>", ";", "unsigned", "Reg", "=", "getVectorListStart", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "getVectorListCount", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "OS", "<<", "Reg", "+", "i", "<<", "<STR_LIT>", ";", "OS", "<<", "<STR_LIT>", ";", "break", ";", "}", "case", "k_VectorIndex", ":", "OS", "<<", "<STR_LIT>", "<<", "getVectorIndex", "(", ")", "<<", "<STR_LIT>", ";", "break", ";", "case", "k_SysReg", ":", "OS", "<<", "<STR_LIT>", "<<", "getSysReg", "(", ")", "<<", "'>'", ";", "break", ";", "case", "k_Token", ":", "OS", "<<", "<STR_LIT>", "<<", "getToken", "(", ")", "<<", "<STR_LIT>", ";", "break", ";", "case", "k_SysCR", ":"], "ground_truth": ["OS", "<<", "<STR_LIT>", "<<", "getSysCR", "(", ")", ";"], "File": "AArch64AsmParser11", "Func": "print", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15823, "Length": 124, "Cover_Rate": 0.31794871794871793, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_srlv_epi32", "(", "__m128i", "__W", ",", "__mmask8", "__U", ",", "__m128i", "__X", ",", "__m128i", "__Y", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_psrlv4si_mask", "(", "(", "__v4si", ")", "__X", ",", "(", "__v4si", ")", "__Y", ",", "(", "__v4si", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_mask_srlv_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15824, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "assert", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "VT", "&&", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "VT", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "VT", ".", "is256BitVector", "(", ")", "||", "VT", ".", "is512BitVector", "(", ")", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["SDLoc", "dl", "(", "Op", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "splitVectorIntBinary", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15825, "Length": 65, "Cover_Rate": 0.3140096618357488, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Data32bitsDirective", "=", "<STR_LIT>", ";", "Data64bitsDirective", "=", "nullptr", ";", "CommentString", "=", "<STR_LIT>", ";", "LCOMMDirectiveAlignmentType", "=", "LCOMM", "::", "ByteAlignment", ";", "InlineAsmStart", "=", "<STR_LIT>", ";", "InlineAsmEnd", "=", "<STR_LIT>", ";", "ZeroDirective", "=", "<STR_LIT>", ";", "AscizDirective", "=", "<STR_LIT>", ";", "SupportsDebugInformation", "=", "true", ";", "MinInstAlignment", "=", "<NUM_LIT>", ";"], "ground_truth": ["UsesELFSectionDirectiveForBSS", "=", "true", ";"], "File": "HexagonMCAsmInfo6", "Func": "HexagonMCAsmInfo", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15826, "Length": 46, "Cover_Rate": 0.6865671641791045, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMemImm12Offset", "(", ")", "const", "{", "if", "(", "isImm", "(", ")", "&&", "!", "isa", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ")", "return", "true", ";", "if", "(", "!", "isGPRMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "<NUM_LIT>", "||", "Memory", ".", "Alignment", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "{", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "return", "(", "Val", ">", "-", "<NUM_LIT>", "&&", "Val", "<", "<NUM_LIT>", ")", "||", "(", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ")", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "isMemImm12Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15827, "Length": 117, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Function", "&", "CurrentFunc", "=", "MF", ".", "getFunction", "(", ")", ";", "SmallVector", "<", "MVT", ",", "<NUM_LIT>", ">", "ResultMVTs", ";", "SmallVector", "<", "MVT", ",", "<NUM_LIT>", ">", "ParamMVTs", ";", "const", "auto", "*", "const", "F", "=", "dyn_cast", "<", "Function", ">", "(", "Global", ")", ";", "computeSignatureVTs", "(", "FuncTy", ",", "F", ",", "CurrentFunc", ",", "TM", ",", "ParamMVTs", ",", "ResultMVTs", ")", ";", "auto", "Signature", "=", "signatureFromMVTs", "(", "ResultMVTs", ",", "ParamMVTs", ")", ";", "bool", "InvokeDetected", "=", "false", ";", "auto", "*", "WasmSym", "=", "Printer", ".", "getMCSymbolForFunction", "(", "F", ",", "EnableEmException", "||", "EnableEmSjLj", ",", "Signature", ".", "get", "(", ")", ",", "InvokeDetected", ")", ";", "WasmSym", "->", "setSignature", "(", "Signature", ".", "get", "(", ")", ")", ";", "Printer", ".", "addSignature", "(", "std", "::", "move", "(", "Signature", ")", ")", ";"], "ground_truth": ["WasmSym", "->", "setType", "(", "<STR_LIT>", ")", ";"], "File": "WebAssemblyMCInstLower34", "Func": "GetGlobalAddressSymbol", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15828, "Length": 124, "Cover_Rate": 0.5462555066079295, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vabdq_u8", "(", "uint8x16_t", "__a", ",", "uint8x16_t", "__b", ")", "{"], "ground_truth": ["return", "__builtin_mve_vabdq_uv16qi", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "mve___arm_vabdq_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15829, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "Parser", ".", "Lex", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "if", "(", "parseToken", "(", "AsmToken", "::", "LParen", ",", "<STR_LIT>", ")", ")", "return", "true", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "TokError", "(", "<STR_LIT>", ")", ";", "StringRef", "KeyStr", "=", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";", "auto", "KeyIDOrNone", "=", "<ISA_LIT>StringToPACKeyID", "(", "KeyStr", ")", ";", "if", "(", "!", "KeyIDOrNone", ")", "return", "TokError", "(", "<STR_LIT>", "+", "KeyStr", "+", "<STR_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "parseToken", "(", "AsmToken", "::", "Comma", ",", "<STR_LIT>", ")", ")", "return", "true", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "return", "TokError", "(", "<STR_LIT>", ")", ";", "int64_t", "Discriminator", "=", "Parser", ".", "getTok", "(", ")", ".", "getIntVal", "(", ")", ";", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "Discriminator", ")", ")", "return", "TokError", "(", "<STR_LIT>", "+", "itostr", "(", "Discriminator", ")", "+", "<STR_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "bool", "UseAddressDiversity", "=", "false", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", "||", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", "!=", "<STR_LIT>", ")", "return", "TokError", "(", "<STR_LIT>", ")", ";", "UseAddressDiversity", "=", "true", ";"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "AArch64AsmParser103", "Func": "parseAuthExpr", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15830, "Length": 239, "Cover_Rate": 0.4099485420240137, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcgeq_f32", "(", "float32x4_t", "__a", ",", "float32x4_t", "__b", ")", "{"], "ground_truth": ["return", "(", "uint32x4_t", ")", "__builtin_neon_vcgev4sf", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon_vcgeq_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15831, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isSingleInputShuffleMask", "(", "Mask", ")", ")", "{", "if", "(", "SDValue", "Broadcast", "=", "lowerVectorShuffleAsBroadcast", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Broadcast", ";", "if", "(", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ")", ";", "if", "(", "!", "is128BitLaneCrossingShuffleMask", "(", "<STR_LIT>", ",", "Mask", ")", ")", "{", "unsigned", "VPERMILPMask", "=", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "|", "(", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "DAG", ".", "getConstant", "(", "VPERMILPMask", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "}", "if", "(", "Subtarget", ".", "hasAVX2", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "Mask", ",", "DL", ",", "DAG", ")", ")", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleAsRepeatedMaskAndLanePermute", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";", "return", "lowerVectorShuffleAsLanePermuteAndBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ";", "}", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "SDValue", "Blend", "=", "lowerVectorShuffleAsBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "SDValue", "Op", "=", "lowerVectorShuffleWithSHUFPD", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "Op", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleAsRepeatedMaskAndLanePermute", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";"], "ground_truth": ["if", "(", "!", "(", "Subtarget", ".", "hasAVX2", "(", ")", "&&", "(", "isShuffleMaskInputInPlace", "(", "<NUM_LIT>", ",", "Mask", ")", "||", "isShuffleMaskInputInPlace", "(", "<NUM_LIT>", ",", "Mask", ")", ")", ")", ")", "if", "(", "SDValue", "Result", "=", "lowerVectorShuffleByMerging128BitLanes", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Result", ";"], "File": "X86ISelLowering24", "Func": "lowerV4F64VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15832, "Length": 377, "Cover_Rate": 0.6422487223168655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "E_HImode", ":", "if", "(", "TARGET_SMALL_SLD", ")", "max_offset", "=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";", "else", "if", "(", "(", "TARGET_V850E_UP", ")", "&&", "unsignedp", ")", "max_offset", "=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";"], "ground_truth": ["else", "max_offset", "=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";"], "File": "v850", "Func": "ep_memory_offset", "Target": "v850", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15833, "Length": 43, "Cover_Rate": 0.3233082706766917, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "__a", "&", "__b", ")", "!=", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vtst_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15834, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "if", "(", "FrameIndexSDNode", "*", "FIN", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Addr", ")", ")", "{", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FIN", "->", "getIndex", "(", ")", ",", "ValTy", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "ValTy", ")", ";", "return", "true", ";", "}", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Base", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Offset", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "PIC_", ")", "{"], "ground_truth": ["if", "(", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "return", "false", ";"], "File": "Cpu0ISelDAGToDAG4", "Func": "SelectAddr", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15835, "Length": 118, "Cover_Rate": 0.329608938547486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", "=", "N", "->", "getDebugLoc", "(", ")", ";", "if", "(", "isPowerOf2_64", "(", "MulAmt2", ")", "&&", "!", "(", "N", "->", "hasOneUse", "(", ")", "&&", "N", "->", "use_begin", "(", ")", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "std", "::", "swap", "(", "MulAmt1", ",", "MulAmt2", ")", ";", "SDValue", "NewMul", ";", "if", "(", "isPowerOf2_64", "(", "MulAmt1", ")", ")", "NewMul", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "Log2_64", "(", "MulAmt1", ")", ",", "<STR_LIT>", ")", ")", ";", "else", "NewMul", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "MulAmt1", ",", "VT", ")", ")", ";"], "ground_truth": ["if", "(", "isPowerOf2_64", "(", "MulAmt2", ")", ")", "NewMul", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "NewMul", ",", "DAG", ".", "getConstant", "(", "Log2_64", "(", "MulAmt2", ")", ",", "<STR_LIT>", ")", ")", ";"], "File": "X86ISelLowering114", "Func": "PerformMulCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15836, "Length": 152, "Cover_Rate": 0.35185185185185186, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "is256BitVector", "(", ")", "&&", "!", "Subtarget", ".", "hasInt256", "(", ")", ")", "return", "splitVectorIntBinary", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "return", "splitVectorIntBinary", "(", "Op", ",", "DAG", ")", ";"], "File": "X86ISelLowering100", "Func": "LowerAVG", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15837, "Length": 41, "Cover_Rate": 0.5324675324675324, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "frv_packet", ".", "mems", "[", "frv_packet", ".", "num_mems", "]", ".", "mem", "=", "x", ";", "frv_packet", ".", "mems", "[", "frv_packet", ".", "num_mems", "]", ".", "cond", "=", "*", "(", "regstate_t", "*", ")", "data", ";", "}", "frv_packet", ".", "num_mems", "++", ";"], "ground_truth": ["}"], "File": "frv", "Func": "frv_registers_update_1", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 15838, "Length": 38, "Cover_Rate": 0.3392857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", ";", "}", "if", "(", "!", "printAliasInstr", "(", "MI", ",", "O", ")", ")", "printInstruction", "(", "MI", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "}"], "ground_truth": ["}"], "File": "MipsInstPrinter38", "Func": "printInst", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15839, "Length": 61, "Cover_Rate": 0.5922330097087378, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "<ISA_LIT>RegisterInfo", "::", "getSubRegClass", "(", "const", "TargetRegisterClass", "*", "RC", ",", "unsigned", "SubIdx", ")", "const", "{", "if", "(", "SubIdx", "==", "AMDGPU", "::", "NoSubRegister", ")", "return", "RC", ";", "if", "(", "isSGPRClass", "(", "RC", ")", ")", "{", "return", "&", "AMDGPU", "::", "SGPR_32RegClass", ";", "}", "else", "{", "return", "&", "AMDGPU", "::", "VGPR_32RegClass", ";", "}"], "ground_truth": ["}"], "File": "SIRegisterInfo100", "Func": "getSubRegClass", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15840, "Length": 53, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "NoABICalls", "&&", "GPOpt", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ";", "UseSmallSection", "=", "false", ";", "}", "if", "(", "hasDSPR2", "(", ")", "&&", "!", "DspWarningPrinted", ")", "{", "if", "(", "has<ISA_LIT>64", "(", ")", "&&", "!", "has<ISA_LIT>64r2", "(", ")", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ";", "DspWarningPrinted", "=", "true", ";", "}", "else", "if", "(", "has<ISA_LIT>32", "(", ")", "&&", "!", "has<ISA_LIT>32r2", "(", ")", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ";", "DspWarningPrinted", "=", "true", ";", "}", "}", "else", "if", "(", "hasDSP", "(", ")", "&&", "!", "DspWarningPrinted", ")", "{", "if", "(", "has<ISA_LIT>64", "(", ")", "&&", "!", "has<ISA_LIT>64r2", "(", ")", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ";", "DspWarningPrinted", "=", "true", ";", "}", "else", "if", "(", "has<ISA_LIT>32", "(", ")", "&&", "!", "has<ISA_LIT>32r2", "(", ")", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ";", "DspWarningPrinted", "=", "true", ";", "}", "}", "StringRef", "ArchName", "=", "has<ISA_LIT>64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "!", "has<ISA_LIT>32r5", "(", ")", "&&", "hasMSA", "(", ")", "&&", "!", "MSAWarningPrinted", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "ArchName", "<<", "<STR_LIT>", ";", "MSAWarningPrinted", "=", "true", ";", "}", "if", "(", "!", "has<ISA_LIT>32r5", "(", ")", "&&", "hasVirt", "(", ")", "&&", "!", "VirtWarningPrinted", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "ArchName", "<<", "<STR_LIT>", ";", "VirtWarningPrinted", "=", "true", ";", "}", "if", "(", "!", "has<ISA_LIT>32r6", "(", ")", "&&", "hasCRC", "(", ")", "&&", "!", "CRCWarningPrinted", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "ArchName", "<<", "<STR_LIT>", ";", "CRCWarningPrinted", "=", "true", ";", "}", "if", "(", "!", "has<ISA_LIT>32r6", "(", ")", "&&", "hasGINV", "(", ")", "&&", "!", "GINVWarningPrinted", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "ArchName", "<<", "<STR_LIT>", ";", "GINVWarningPrinted", "=", "true", ";", "}", "CallLoweringInfo", ".", "reset", "(", "new", "<ISA_LIT>CallLowering", "(", "*", "getTargetLowering", "(", ")", ")", ")", ";", "Legalizer", ".", "reset", "(", "new", "<ISA_LIT>LegalizerInfo", "(", "*", "this", ")", ")", ";", "auto", "*", "RBI", "=", "new", "<ISA_LIT>RegisterBankInfo", "(", "*", "getRegisterInfo", "(", ")", ")", ";"], "ground_truth": ["RegBankInfo", ".", "reset", "(", "RBI", ")", ";"], "File": "MipsSubtarget19", "Func": "MipsSubtarget", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15841, "Length": 323, "Cover_Rate": 0.3592880978865406, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "k_Token", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)1", "Func": "isToken", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15842, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_cvtt_roundph_epu64", "(", "__m128h", "__A", ",", "int", "__B", ")", "{", "return", "__builtin_ia32_vcvttph2uqq512_mask_round", "(", "__A", ",", "_mm512_setzero_si512", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ",", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm512_cvtt_roundph_epu64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15843, "Length": 41, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Expr", ";"], "ground_truth": ["}"], "File": "CSKYMCExpr", "Func": "getSubExpr", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15844, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "APInt", "Value", "=", "C", "->", "getAPIntValue", "(", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "Value", ".", "isNonNegative", "(", ")", ")", "{", "APInt", "VM1", "=", "Value", "-", "<NUM_LIT>", ";", "if", "(", "VM1", ".", "isPowerOf2", "(", ")", ")", "{", "SDValue", "ShiftedVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "VM1", ".", "logBase2", "(", ")", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "ShiftedVal", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "APInt", "VP1", "=", "Value", "+", "<NUM_LIT>", ";", "if", "(", "VP1", ".", "isPowerOf2", "(", ")", ")", "{", "SDValue", "ShiftedVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "VP1", ".", "logBase2", "(", ")", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "ShiftedVal", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "}", "else", "{", "APInt", "VNM1", "=", "-", "Value", "-", "<NUM_LIT>", ";", "if", "(", "VNM1", ".", "isPowerOf2", "(", ")", ")", "{", "SDValue", "ShiftedVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "VNM1", ".", "logBase2", "(", ")", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Add", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "ShiftedVal", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "VT", ")", ",", "Add", ")", ";", "}", "APInt", "VNP1", "=", "-", "Value", "+", "<NUM_LIT>", ";", "if", "(", "VNP1", ".", "isPowerOf2", "(", ")", ")", "{", "SDValue", "ShiftedVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "VNP1", ".", "logBase2", "(", ")", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "ShiftedVal", ")", ";", "}", "}", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "AArch64ISelLowering117", "Func": "performMulCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15845, "Length": 413, "Cover_Rate": 0.8900862068965517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PreallocatedArgOffsets", "[", "Id", "]", ".", "assign", "(", "AO", ".", "begin", "(", ")", ",", "AO", ".", "end", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "X86MachineFunctionInfo12", "Func": "setPreallocatedArgOffsets", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15846, "Length": 21, "Cover_Rate": 0.6176470588235294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "assert", "(", "(", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "||", "MO", ".", "getReg", "(", ")", "<", "<STR_LIT>", "||", "MO", ".", "getReg", "(", ")", ">", "<STR_LIT>", ")", ";", "unsigned", "OpNo", "=", "getOpIdxForMO", "(", "MI", ",", "MO", ")", ";", "unsigned", "Reg", "=", "<ISA_LIT>InstrInfo", "::", "getRegNumForOperand", "(", "MCII", ".", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ",", "MO", ".", "getReg", "(", ")", ",", "OpNo", ")", ";"], "ground_truth": ["return", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "Reg", ")", ";"], "File": "PPCMCCodeEmitter13", "Func": "getMachineOpValue", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15847, "Length": 111, "Cover_Rate": 0.6453488372093024, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmPrinter", "(", "TargetMachine", "&", "TM", ",", "std", "::", "unique_ptr", "<", "MCStreamer", ">", "Streamer", ")", ":", "AsmPrinter", "(", "TM", ",", "std", "::", "move", "(", "Streamer", ")", ")", ",", "TII", "(", "nullptr", ")", "{"], "ground_truth": ["}"], "File": "WebAssemblyAsmPrinter", "Func": "WebAssemblyAsmPrinter", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15848, "Length": 33, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_sub_epi8", "(", "__m128i", "__A", ",", "__m128i", "__B", ")", "{", "return", "(", "__m128i", ")", "(", "(", "__v16qu", ")", "__A", "-", "(", "__v16qu", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "emmintrin", "Func": "_mm_sub_epi8", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15849, "Length": 39, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "EVT", "VT", "=", "AddNode", ".", "getValueType", "(", ")", ";", "if", "(", "VT", ".", "isVector", "(", ")", "||", "VT", ".", "getScalarSizeInBits", "(", ")", ">", "<NUM_LIT>", ")", "return", "true", ";"], "ground_truth": ["const", "ConstantSDNode", "*", "C0Node", "=", "cast", "<", "ConstantSDNode", ">", "(", "AddNode", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "ARMISelLowering12", "Func": "isMulAddWithConstProfitable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15850, "Length": 47, "Cover_Rate": 0.32867132867132864, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Result", "==", "MCDisassembler", "::", "Fail", ")", "return", "Result", ";", "if", "(", "Size", ">", "HEXAGON_MAX_PACKET_SIZE", ")", "return", "MCDisassembler", "::", "Fail", ";", "<ISA_LIT>MCChecker", "Checker", "(", "getContext", "(", ")", ",", "*", "MCII", ",", "STI", ",", "MI", ",", "*", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ",", "false", ")", ";", "if", "(", "!", "Checker", ".", "check", "(", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "remapInstruction", "(", "MI", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "HexagonDisassembler28", "Func": "getInstruction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15851, "Length": 73, "Cover_Rate": 0.3244444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "{", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "}", "default", ":", "break", ";", "}", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "MCS51InstrInfo", "Func": "isStoreToStackSlot", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15852, "Length": 80, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printMemRiOperand", "(", "const", "MCInst", "*", "MI", ",", "int", "OpNo", ",", "raw_ostream", "&", "OS", ",", "const", "char", "*", "Modifier", ")", "{"], "ground_truth": ["const", "MCOperand", "&", "RegOp", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";"], "File": "LanaiInstPrinter10", "Func": "printMemRiOperand", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15853, "Length": 35, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCAsmInfoDarwin", "::", "<ISA_LIT>MCAsmInfoDarwin", "(", "const", "Triple", "&", "TheTriple", ")", "{"], "ground_truth": ["if", "(", "(", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "armeb", ")", "||", "(", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "thumbeb", ")", ")", "IsLittleEndian", "=", "false", ";"], "File": "ARMMCAsmInfo (2)", "Func": "ARMMCAsmInfoDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15854, "Length": 40, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "sel", ".", "all_from_input_p", "(", "<NUM_LIT>", ")", ")", "{", "d", ".", "one_vector_p", "=", "true", ";", "op0", "=", "op1", ";", "}", "else", "d", ".", "one_vector_p", "=", "false", ";", "d", ".", "perm", ".", "new_vector", "(", "sel", ".", "encoding", "(", ")", ",", "d", ".", "one_vector_p", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "sel", ".", "nelts_per_input", "(", ")", ")", ";", "d", ".", "vmode", "=", "vmode", ";", "d", ".", "vec_flags", "=", "aarch64_classify_vector_mode", "(", "d", ".", "vmode", ")", ";", "d", ".", "target", "=", "target", ";", "d", ".", "op0", "=", "op0", ";", "d", ".", "op1", "=", "op1", ";", "d", ".", "testing_p", "=", "!", "target", ";", "if", "(", "!", "d", ".", "testing_p", ")", "return", "aarch64_expand_vec_perm_const_1", "(", "&", "d", ")", ";", "rtx_insn", "*", "last", "=", "get_last_insn", "(", ")", ";", "bool", "ret", "=", "aarch64_expand_vec_perm_const_1", "(", "&", "d", ")", ";", "gcc_assert", "(", "last", "==", "get_last_insn", "(", ")", ")", ";", "return", "ret", ";"], "ground_truth": ["}"], "File": "aarch645", "Func": "aarch64_vectorize_vec_perm_const", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15855, "Length": 142, "Cover_Rate": 0.6859903381642513, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "first_preg_to_save", "==", "<NUM_LIT>", ")", "sprintf", "(", "buf", ",", "<STR_LIT>", ",", "first_dreg_to_save", ")", ";", "else", "sprintf", "(", "buf", ",", "<STR_LIT>", ",", "first_dreg_to_save", ",", "first_preg_to_save", ")", ";"], "ground_truth": ["output_asm_insn", "(", "buf", ",", "operands", ")", ";"], "File": "bfin", "Func": "output_pop_multiple", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 15856, "Length": 35, "Cover_Rate": 0.4069767441860465, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "is64Bit", "=", "T", ".", "getArch", "(", ")", "==", "Triple", "::", "x86_64", ";", "bool", "isX32", "=", "T", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUX32", ";", "CodePointerSize", "=", "(", "is64Bit", "&&", "!", "isX32", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["CalleeSaveStackSlotSize", "=", "is64Bit", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "File": "X86MCAsmInfo11", "Func": "X86ELFMCAsmInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15857, "Length": 47, "Cover_Rate": 0.5875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>LoadStoreOpt", "::", "UpdateBaseRegUses", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "Base", ",", "unsigned", "WordOffset", ",", "<STR_LIT>", "Pred", ",", "unsigned", "PredReg", ")", "{", "assert", "(", "isThumb1", "&&", "<STR_LIT>", ")", ";", "for", "(", ";", "MBBI", "!=", "MBB", ".", "end", "(", ")", ";", "++", "MBBI", ")", "{", "bool", "InsertSub", "=", "false", ";", "unsigned", "Opc", "=", "MBBI", "->", "getOpcode", "(", ")", ";", "if", "(", "MBBI", "->", "readsRegister", "(", "Base", ")", ")", "{", "int", "Offset", ";", "bool", "IsLoad", "=", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ";", "bool", "IsStore", "=", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ";", "if", "(", "IsLoad", "||", "IsStore", ")", "{", "MachineOperand", "&", "MO", "=", "MBBI", "->", "getOperand", "(", "MBBI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "Offset", "=", "MO", ".", "getImm", "(", ")", "-", "WordOffset", "*", "getImmScale", "(", "Opc", ")", ";", "Register", "InstrSrcReg", "=", "getLoadStoreRegOp", "(", "*", "MBBI", ")", ".", "getReg", "(", ")", ";", "if", "(", "Offset", ">=", "<NUM_LIT>", "&&", "!", "(", "IsStore", "&&", "InstrSrcReg", "==", "Base", ")", ")", "MO", ".", "setImm", "(", "Offset", ")", ";", "else", "InsertSub", "=", "true", ";", "}", "else", "if", "(", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "&&", "!", "definesCPSR", "(", "*", "MBBI", ")", ")", "{", "MachineOperand", "&", "MO", "=", "MBBI", "->", "getOperand", "(", "MBBI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "Offset", "=", "(", "Opc", "==", "<STR_LIT>", ")", "?", "MO", ".", "getImm", "(", ")", "+", "WordOffset", "*", "<NUM_LIT>", ":", "MO", ".", "getImm", "(", ")", "-", "WordOffset", "*", "<NUM_LIT>", ";", "if", "(", "Offset", ">=", "<NUM_LIT>", "&&", "TL", "->", "isLegalAddImmediate", "(", "Offset", ")", ")", "{", "MO", ".", "setImm", "(", "Offset", ")", ";", "return", ";", "}", "else", "{", "InsertSub", "=", "true", ";", "}", "}", "else", "{", "InsertSub", "=", "true", ";", "}", "}", "else", "if", "(", "definesCPSR", "(", "*", "MBBI", ")", "||", "MBBI", "->", "isCall", "(", ")", "||", "MBBI", "->", "isBranch", "(", ")", ")", "{", "InsertSub", "=", "true", ";", "}", "if", "(", "InsertSub", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Base", ")", ".", "add", "(", "t1CondCodeOp", "(", "true", ")", ")", ".", "addReg", "(", "Base", ")", ".", "addImm", "(", "WordOffset", "*", "<NUM_LIT>", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";"], "ground_truth": ["return", ";"], "File": "ARMLoadStoreOptimizer19", "Func": "UpdateBaseRegUses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15858, "Length": 387, "Cover_Rate": 0.7678571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__arm_vrmlsldavhq_p_s32", "(", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vrmlsldavhq_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15859, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_psllv4di_mask", "(", "(", "__v4di", ")", "__X", ",", "(", "__v4di", ")", "__Y", ",", "(", "__v4di", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_mask_sllv_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15860, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "RegNum", "=", "matchSVEDataVectorRegName", "(", "Name", ")", ")", ")", "return", "Kind", "==", "RegKind", "::", "SVEDataVector", "?", "RegNum", ":", "<NUM_LIT>", ";", "if", "(", "(", "RegNum", "=", "matchSVEPredicateVectorRegName", "(", "Name", ")", ")", ")", "return", "Kind", "==", "RegKind", "::", "SVEPredicateVector", "?", "RegNum", ":", "<NUM_LIT>", ";", "if", "(", "(", "RegNum", "=", "MatchNeonVectorRegName", "(", "Name", ")", ")", ")", "return", "Kind", "==", "RegKind", "::", "NeonVector", "?", "RegNum", ":", "<NUM_LIT>", ";", "if", "(", "(", "RegNum", "=", "MatchRegisterName", "(", "Name", ")", ")", ")", "return", "Kind", "==", "RegKind", "::", "Scalar", "?", "RegNum", ":", "<NUM_LIT>", ";", "if", "(", "!", "RegNum", ")", "{", "auto", "Entry", "=", "RegisterReqs", ".", "find", "(", "Name", ".", "lower", "(", ")", ")", ";", "if", "(", "Entry", "==", "RegisterReqs", ".", "end", "(", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "Kind", "==", "Entry", "->", "getValue", "(", ")", ".", "first", ")", "RegNum", "=", "Entry", "->", "getValue", "(", ")", ".", "second", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser12", "Func": "matchRegisterNameAlias", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15861, "Length": 144, "Cover_Rate": 0.8727272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "getShifter", "(", ")", ")", ")", ";"], "File": "ARM64AsmParser", "Func": "addLogicalVecHalfWordShifterOperands", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15862, "Length": 23, "Cover_Rate": 0.6388888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "!", "Features", "[", "<STR_LIT>", "]", "||", "!", "Features", "[", "<STR_LIT>", "]", ")", ";", "M", ".", "addModuleFlag", "(", "Module", "::", "ModFlagBehavior", "::", "Error", ",", "MDKey", ",", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "Features", "[", "KV", ".", "Value", "]", ")", "{"], "ground_truth": ["M", ".", "addModuleFlag", "(", "Module", "::", "ModFlagBehavior", "::", "Error", ",", "MDKey", ",", "<STR_LIT>", ")", ";"], "File": "WebAssemblyTargetMachine20", "Func": "recordFeatures", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15863, "Length": 57, "Cover_Rate": 0.44881889763779526, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Val", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["O", "<<", "<STR_LIT>", "<<", "(", "Val", "*", "Angle", ")", "+", "Remainder", ";"], "File": "ARMInstPrinter1", "Func": "printComplexRotationOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15864, "Length": 26, "Cover_Rate": 0.52, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTarget", "<", "Triple", "::", "riscv32", ">", "X", "(", "getThe<ISA_LIT>32Target", "(", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["RegisterTarget", "<", "Triple", "::", "riscv64", ">", "Y", "(", "getThe<ISA_LIT>64Target", "(", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "RISCVTargetInfo1", "Func": "LLVMInitializeRISCVTargetInfo", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15865, "Length": 38, "Cover_Rate": 0.8636363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "NumNops", "=", "Count", "/", "<NUM_LIT>", ";", "for", "(", "uint64_t", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumNops", ";", "++", "i", ")", "OW", "->", "Write32", "(", "<NUM_LIT>", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AArch64AsmBackend16", "Func": "writeNopData", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15866, "Length": 32, "Cover_Rate": 0.5614035087719298, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isHardwareLoop", "(", "const", "MachineInstr", "*", "MI", ")", "{"], "ground_truth": ["return", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ";"], "File": "HexagonFixupHwLoops21", "Func": "isHardwareLoop", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15867, "Length": 43, "Cover_Rate": 0.8269230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCELFStreamer", "&", "getStreamer", "(", ")", "{"], "ground_truth": ["return", "static_cast", "<", "MCELFStreamer", "&", ">", "(", "Streamer", ")", ";"], "File": "PPCMCTargetDesc (2)", "Func": "getStreamer", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15868, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "*", "Entry", ":", "Pred", "->", "successors", "(", ")", ")", "{", "if", "(", "!", "Entries", ".", "count", "(", "Entry", ")", "||", "Map", ".", "count", "(", "std", "::", "make_pair", "(", "InLoop", ".", "count", "(", "Pred", ")", ",", "Entry", ")", ")", ")", "continue", ";", "if", "(", "EntryToLayoutPred", ".", "count", "(", "std", "::", "make_pair", "(", "PredInLoop", ",", "Entry", ")", ")", "&&", "EntryToLayoutPred", "[", "std", "::", "make_pair", "(", "PredInLoop", ",", "Entry", ")", "]", "!=", "Pred", ")", "continue", ";", "MachineBasicBlock", "*", "Routing", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MF", ".", "insert", "(", "Pred", "->", "isLayoutSuccessor", "(", "Entry", ")", "?", "MachineFunction", "::", "iterator", "(", "Entry", ")", ":", "MF", ".", "end", "(", ")", ",", "Routing", ")", ";", "Blocks", ".", "insert", "(", "Routing", ")", ";", "BuildMI", "(", "Routing", ",", "DebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addImm", "(", "Indices", "[", "Entry", "]", ")", ";", "BuildMI", "(", "Routing", ",", "DebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "Dispatch", ")", ";", "Routing", "->", "addSuccessor", "(", "Dispatch", ")", ";", "Map", "[", "std", "::", "make_pair", "(", "PredInLoop", ",", "Entry", ")", "]", "=", "Routing", ";", "}", "}", "for", "(", "auto", "*", "Pred", ":", "AllPreds", ")", "{", "bool", "PredInLoop", "=", "InLoop", ".", "count", "(", "Pred", ")", ";", "for", "(", "MachineInstr", "&", "Term", ":", "Pred", "->", "terminators", "(", ")", ")", "for", "(", "auto", "&", "Op", ":", "Term", ".", "explicit_uses", "(", ")", ")", "if", "(", "Op", ".", "isMBB", "(", ")", "&&", "Indices", ".", "count", "(", "Op", ".", "getMBB", "(", ")", ")", ")", "Op", ".", "setMBB", "(", "Map", "[", "std", "::", "make_pair", "(", "PredInLoop", ",", "Op", ".", "getMBB", "(", ")", ")", "]", ")", ";", "for", "(", "auto", "*", "Succ", ":", "Pred", "->", "successors", "(", ")", ")", "{", "if", "(", "!", "Entries", ".", "count", "(", "Succ", ")", ")", "continue", ";", "auto", "*", "Routing", "=", "Map", "[", "std", "::", "make_pair", "(", "PredInLoop", ",", "Succ", ")", "]", ";"], "ground_truth": ["Pred", "->", "replaceSuccessor", "(", "Succ", ",", "Routing", ")", ";"], "File": "WebAssemblyFixIrreducibleControlFlow21", "Func": "makeSingleEntryLoop", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15869, "Length": 323, "Cover_Rate": 0.3382198952879581, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "true", ";", "case", "InlineAsm", "::", "Constraint_i", ":", "case", "InlineAsm", "::", "Constraint_m", ":", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "RC", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ".", "getID", "(", ")", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDNode", "*", "N", "=", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "COPY_TO_REGCLASS", ",", "DL", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ",", "RC", ")", ";", "SDValue", "Zero", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "OutOps", ".", "push_back", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ")", ";", "OutOps", ".", "push_back", "(", "Zero", ")", ";", "break", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "AAPISelDAGToDAG", "Func": "SelectInlineAsmMemoryOperand", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15870, "Length": 103, "Cover_Rate": 0.7463768115942029, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "&", "BB", "=", "*", "I", ".", "getParent", "(", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "BB", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addDef", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addUse", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addUse", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "I", ".", "getNumMemOperands", "(", ")", ")", "addMemoryOperands", "(", "*", "I", ".", "memoperands_begin", "(", ")", ",", "MIB", ")", ";", "bool", "Result", "=", "MIB", ".", "constrainAllUses", "(", "TII", ",", "TRI", ",", "RBI", ")", ";"], "ground_truth": ["if", "(", "ResVReg", ".", "isValid", "(", ")", "&&", "ResVReg", "!=", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "BuildMI", "(", "BB", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResVReg", ")", ".", "addUse", "(", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";"], "File": "SPIRVInstructionSelector1", "Func": "selectMemOperation", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15871, "Length": 169, "Cover_Rate": 0.8941798941798942, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isUse", "(", ")", ")", "continue", ";"], "ground_truth": ["unsigned", "R", "=", "MO", ".", "getReg", "(", ")", ";"], "File": "HexagonGenInsert (2)", "Func": "getInstrUses", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15872, "Length": 39, "Cover_Rate": 0.3939393939393939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "execute_omp_gcn", "(", ")", ";"], "ground_truth": ["}"], "File": "gcn-tree", "Func": "execute", "Target": "gcn", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 15873, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "ID", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "GetCPISymbol", "(", "ID", ")", ")", ";", "}", "else", "{", "assert", "(", "!", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "CPI", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getIndex", "(", ")", ";", "const", "MachineConstantPoolEntry", "&", "MCPE", "=", "MCP", "->", "getConstants", "(", ")", "[", "CPI", "]", ";", "if", "(", "MCPE", ".", "isMachineConstantPoolEntry", "(", ")", ")", "{", "EmitMachineConstantPoolValue", "(", "MCPE", ".", "Val", ".", "MachineCPVal", ")", ";", "}", "else", "{", "EmitGlobalConstant", "(", "MCPE", ".", "Val", ".", "ConstVal", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMAsmPrinter11", "Func": "printCPInstOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15874, "Length": 100, "Cover_Rate": 0.704225352112676, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "assert", "(", "(", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "||", "MO", ".", "getReg", "(", ")", "<", "<STR_LIT>", "||", "MO", ".", "getReg", "(", ")", ">", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";"], "File": "PPCMCCodeEmitter (2)", "Func": "getMachineOpValue", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15875, "Length": 78, "Cover_Rate": 0.5611510791366906, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "s", "<<", "mcgNode", "->", "getMF", "(", ")", "->", "getFunction", "(", ")", ".", "getName", "(", ")", ";", "}"], "ground_truth": ["s", "<<", "(", "N", "->", "hasCallFreePath", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", "<<", "N", "->", "getOccupancy", "(", ")", "<<", "<STR_LIT>", "<<", "N", "->", "getSpillCost", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "N", "->", "getRemainingOccupancy", "(", ")", "<<", "<STR_LIT>", "<<", "N", "->", "getMaxDisplacement", "(", ")", "<<", "<STR_LIT>", ";"], "File": "PatmosStackCacheAnalysis1", "Func": "getNodeLabel", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 15876, "Length": 65, "Cover_Rate": 0.48872180451127817, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmlaq_lane_s32", "(", "int32x4_t", "__a", ",", "int32x4_t", "__b", ",", "int32x2_t", "__c", ",", "const", "int", "__lane", ")", "{", "return", "(", "__a", "+", "(", "__b", "*", "__aarch64_vget_lane_any", "(", "__c", ",", "__lane", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vmlaq_lane_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15877, "Length": 33, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isU32Imm", "(", ")", "const", "{", "return", "isImm", "(", "<NUM_LIT>", ",", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SystemZAsmParser (2)", "Func": "isU32Imm", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15878, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "I", ",", "dl", ",", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addReg", "(", "SubReg", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ";", "}", "else", "BuildMI", "(", "MBB", ",", "I", ",", "dl", ",", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addReg", "(", "SubReg", ")", ";"], "ground_truth": ["}"], "File": "MipsSEInstrInfo15", "Func": "expandExtractElementF64", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15879, "Length": 54, "Cover_Rate": 0.30857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "const", "*", "<ISA_LIT>RegisterInfo", "::", "getCalleeSavedRegClasses", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "static", "const", "TargetRegisterClass", "*", "const", "CalleeSavedRegClasses", "[", "]", "=", "{", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "<NUM_LIT>", "}", ";", "static", "const", "TargetRegisterClass", "*", "const", "ThumbCalleeSavedRegClasses", "[", "]", "=", "{", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "<NUM_LIT>", "}", ";", "return", "STI", ".", "isThumb", "(", ")", "?", "ThumbCalleeSavedRegClasses", ":", "CalleeSavedRegClasses", ";"], "ground_truth": ["}"], "File": "ARMRegisterInfo7", "Func": "getCalleeSavedRegClasses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15880, "Length": 156, "Cover_Rate": 0.6964285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "hasCopyImplyingStackAdjustment", "(", "MachineFunction", "*", "MF", ")", "const", "{", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";"], "ground_truth": ["return", "any_of", "(", "MRI", ".", "reg_instructions", "(", "<STR_LIT>", ")", ",", "[", "]", "(", "const", "MachineInstr", "&", "RI", ")", "{", "return", "RI", ".", "isCopy", "(", ")", ";", "}", ")", ";"], "File": "X86ISelLowering (3)", "Func": "hasCopyImplyingStackAdjustment", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15881, "Length": 51, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setLibcallName", "(", "L", ",", "Name", ")", ";"], "ground_truth": ["NoHelperNeeded", ".", "insert", "(", "Name", ")", ";"], "File": "Mips16ISelLowering", "Func": "setMips16LibcallName", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15882, "Length": 14, "Cover_Rate": 0.45161290322580644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "add_mem_operand", "(", "mem_mode", ",", "get_contiguous_base", "(", "mem_mode", ")", ")", ";", "add_input_operand", "(", "icode", ",", "args", ".", "last", "(", ")", ")", ";"], "ground_truth": ["add_input_operand", "(", "icode", ",", "args", "[", "<NUM_LIT>", "]", ")", ";"], "File": "aarch64-sve-builtins", "Func": "use_contiguous_store_insn", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15883, "Length": 31, "Cover_Rate": 0.5740740740740741, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "getSqrtEstimate", "(", "SDValue", "Operand", ",", "SelectionDAG", "&", "DAG", ",", "int", "Enabled", ",", "int", "&", "RefinementSteps", ",", "bool", "&", "UseOneConstNR", ",", "bool", "Reciprocal", ")", "const", "{", "EVT", "VT", "=", "Operand", ".", "getValueType", "(", ")", ";", "if", "(", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasFRSQRTES", "(", ")", ")", "||", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasFRSQRTE", "(", ")", ")", "||", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasAltivec", "(", ")", ")", "||", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasVSX", "(", ")", ")", "||", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasQPX", "(", ")", ")", "||", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasQPX", "(", ")", ")", ")", "{", "if", "(", "RefinementSteps", "==", "ReciprocalEstimate", "::", "Unspecified", ")", "RefinementSteps", "=", "getEstimateRefinementSteps", "(", "VT", ",", "Subtarget", ")", ";", "UseOneConstNR", "=", "!", "Subtarget", ".", "needsTwoConstNR", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Operand", ")", ",", "VT", ",", "Operand", ")", ";", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "PPCISelLowering101", "Func": "getSqrtEstimate", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15884, "Length": 161, "Cover_Rate": 0.9147727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "OpSize", ")", "{", "case", "<NUM_LIT>", ":", "return", "isStore", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "isStore", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "isStore", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "isStore", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "}", ";"], "ground_truth": ["return", "GenericOpc", ";"], "File": "AArch64InstructionSelector20", "Func": "selectLoadStoreUIOp", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15885, "Length": 51, "Cover_Rate": 0.30177514792899407, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "AccessSize", "=", "<NUM_LIT>", ";", "OffsetIsScalable", "=", "false", ";", "const", "MachineOperand", "*", "BaseOp", "=", "getBaseAndOffset", "(", "LdSt", ",", "Offset", ",", "AccessSize", ")", ";"], "ground_truth": ["if", "(", "!", "BaseOp", "||", "!", "BaseOp", "->", "isReg", "(", ")", ")", "return", "false", ";"], "File": "HexagonInstrInfo47", "Func": "getMemOperandsWithOffset", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15886, "Length": 38, "Cover_Rate": 0.4578313253012048, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "F", "==", "Masks", ".", "end", "(", ")", ")", "return", "false", ";", "return", "(", "NR", ".", "Mask", "&", "F", "->", "second", ")", "==", "NR", ".", "Mask", ";"], "ground_truth": ["}"], "File": "RDFGraph7", "Func": "hasCoverOf", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15887, "Length": 29, "Cover_Rate": 0.4027777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "(", "MO", ".", "getImm", "(", ")", ">>", "shift", ")", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";", "MCFixupKind", "Kind", "=", "getTargetFixup", "(", "MO", ".", "getExpr", "(", ")", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "<NUM_LIT>", ",", "MO", ".", "getExpr", "(", ")", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "CSKYMCCodeEmitter", "Func": "getImmOpValue", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15888, "Length": 71, "Cover_Rate": 0.6513761467889908, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "auto", "*", "RVFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "Register", "FPReg", "=", "getFPReg", "(", ")", ";", "Register", "SPReg", "=", "getSPReg", "(", ")", ";", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ")", "return", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "end", "(", ")", ";", "DebugLoc", "DL", ";", "if", "(", "!", "MBB", ".", "empty", "(", ")", ")", "{", "MBBI", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "if", "(", "MBBI", "==", "MBB", ".", "end", "(", ")", ")", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "DL", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "!", "MBBI", "->", "isTerminator", "(", ")", ")", "MBBI", "=", "std", "::", "next", "(", "MBBI", ")", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "std", "::", "prev", "(", "MBBI", ")", "->", "getFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ")", "--", "MBBI", ";", "}", "const", "auto", "&", "CSI", "=", "getNonLibcallCSI", "(", "MF", ",", "MFI", ".", "getCalleeSavedInfo", "(", ")", ")", ";", "auto", "LastFrameDestroy", "=", "MBBI", ";", "if", "(", "!", "CSI", ".", "empty", "(", ")", ")", "LastFrameDestroy", "=", "std", "::", "prev", "(", "MBBI", ",", "CSI", ".", "size", "(", ")", ")", ";", "uint64_t", "StackSize", "=", "MFI", ".", "getStackSize", "(", ")", "+", "RVFI", "->", "getRVVPadding", "(", ")", ";", "uint64_t", "RealStackSize", "=", "StackSize", "+", "RVFI", "->", "getLibCallStackSize", "(", ")", ";", "uint64_t", "FPOffset", "=", "RealStackSize", "-", "RVFI", "->", "getVarArgsSaveSize", "(", ")", ";", "uint64_t", "RVVStackSize", "=", "RVFI", "->", "getRVVStackSize", "(", ")", ";", "if", "(", "RI", "->", "hasStackRealignment", "(", "MF", ")", "||", "MFI", ".", "hasVarSizedObjects", "(", ")", ")", "{", "assert", "(", "hasFP", "(", "MF", ")", "&&", "<STR_LIT>", ")", ";", "adjustReg", "(", "MBB", ",", "LastFrameDestroy", ",", "DL", ",", "SPReg", ",", "FPReg", ",", "-", "FPOffset", ",", "MachineInstr", "::", "FrameDestroy", ")", ";", "}", "else", "{", "if", "(", "RVVStackSize", ")", "adjustStackForRVV", "(", "MF", ",", "MBB", ",", "LastFrameDestroy", ",", "DL", ",", "RVVStackSize", ",", "MachineInstr", "::", "FrameDestroy", ")", ";", "}", "uint64_t", "FirstSPAdjustAmount", "=", "getFirstSPAdjustAmount", "(", "MF", ")", ";"], "ground_truth": ["if", "(", "FirstSPAdjustAmount", ")", "{"], "File": "RISCVFrameLowering21", "Func": "emitEpilogue", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15889, "Length": 334, "Cover_Rate": 0.7608200455580866, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "createSandBoxingPass", "(", ")", "{", "return", "new", "SandBoxingPass", "(", ")", ";"], "ground_truth": ["}"], "File": "SandBoxing", "Func": "createSandBoxingPass", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15890, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "SVEIntrinsicOpts", "::", "optimizeConvertFromSVBool", "(", "IntrinsicInst", "*", "I", ")", "{", "assert", "(", "I", "->", "getIntrinsicID", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "isa", "<", "PHINode", ">", "(", "I", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "processPhiNode", "(", "I", ")", ";"], "File": "SVEIntrinsicOpts", "Func": "optimizeConvertFromSVBool", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15891, "Length": 44, "Cover_Rate": 0.3464566929133858, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "MCE", ")", "return", "false", ";"], "ground_truth": ["int64_t", "Val", "=", "MCE", "->", "getValue", "(", ")", ";"], "File": "ARM64AsmParser", "Func": "isImm1_64", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15892, "Length": 42, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Arg", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "NextVA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "Arg", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Arg", ")", ";", "SDValue", "Lo", ",", "Hi", ";", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "Dl", ",", "<STR_LIT>", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "Dl", ",", "<STR_LIT>", ")", ")", ";", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "Dl", ",", "<STR_LIT>", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "Dl", ",", "<STR_LIT>", ")", ")", ";", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "VA", ".", "getLocReg", "(", ")", ",", "Lo", ")", ")", ";"], "ground_truth": ["RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "NextVA", ".", "getLocReg", "(", ")", ",", "Hi", ")", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "Passv64i1ArgInRegs", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15893, "Length": 134, "Cover_Rate": 0.6175115207373272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["++", "I", ";"], "File": "SIInstrInfo11", "Func": "analyzeBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15894, "Length": 67, "Cover_Rate": 0.33004926108374383, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "mmix_gen_compare_reg", "(", "RTX_CODE", "code", ",", "rtx", "x", ",", "rtx", "y", ")", "{", "enum", "machine_mode", "ccmode", "=", "SELECT_CC_MODE", "(", "code", ",", "x", ",", "y", ")", ";", "rtx", "cc_reg", ";", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "x", ")", "==", "VOIDmode", "?", "GET_MODE", "(", "y", ")", ":", "GET_MODE_CLASS", "(", "GET_MODE", "(", "x", ")", ")", "==", "MODE_FLOAT", "?", "DFmode", ":", "DImode", ";"], "ground_truth": ["if", "(", "!", "mmix_valid_comparison", "(", "code", ",", "mode", ",", "x", ")", ")", "return", "NULL_RTX", ";"], "File": "mmix3", "Func": "mmix_gen_compare_reg", "Target": "mmix", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15895, "Length": 74, "Cover_Rate": 0.45121951219512196, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ASM_OUTPUT_INTERNAL_LABEL", "(", "asm_out_file", ",", "loop_lab", ")", ";", "xops", "[", "<NUM_LIT>", "]", "=", "reg1", ";", "xops", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "-", "PROBE_INTERVAL", ")", ";", "xops", "[", "<NUM_LIT>", "]", "=", "reg3", ";", "if", "(", "TARGET_64BIT", ")", "output_asm_insn", "(", "<STR_LIT>", ",", "xops", ")", ";", "else", "output_asm_insn", "(", "<STR_LIT>", ",", "xops", ")", ";", "xops", "[", "<NUM_LIT>", "]", "=", "reg2", ";", "strcpy", "(", "tmp", ",", "<STR_LIT>", ")", ";", "if", "(", "TARGET_64BIT", ")", "output_asm_insn", "(", "<STR_LIT>", ",", "xops", ")", ";", "else", "output_asm_insn", "(", "<STR_LIT>", ",", "xops", ")", ";", "output_asm_insn", "(", "strcat", "(", "tmp", ",", "&", "loop_lab", "[", "<NUM_LIT>", "]", ")", ",", "xops", ")", ";", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "loongarch", "Func": "loongarch_output_probe_stack_range", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15896, "Length": 104, "Cover_Rate": 0.6842105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printInst", "(", "const", "<ISA_LIT>MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ")", "{", "const", "char", "startPacket", "=", "'{'", ",", "endPacket", "=", "'}'", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "assert", "(", "MI", "->", "isPacketEnd", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "MI", "->", "isPacketBegin", "(", ")", ")", "{", "<ISA_LIT>MCInst", "Nop", "(", "<STR_LIT>", ")", ";", "StringRef", "NoAnnot", ";", "Nop", ".", "setPacketBegin", "(", "MI", "->", "isPacketBegin", "(", ")", ")", ";", "printInst", "(", "&", "Nop", ",", "O", ",", "NoAnnot", ")", ";", "}", "if", "(", "MI", "->", "isPacketEnd", "(", ")", ")", "O", "<<", "PacketPadding", "<<", "endPacket", ";", "printInstruction", "(", "MI", ",", "O", ")", ";", "}", "else", "{", "if", "(", "MI", "->", "isPacketBegin", "(", ")", ")", "O", "<<", "PacketPadding", "<<", "startPacket", "<<", "'\\n'", ";", "printInstruction", "(", "MI", ",", "O", ")", ";", "if", "(", "MI", "->", "isPacketEnd", "(", ")", ")", "O", "<<", "'\\n'", "<<", "PacketPadding", "<<", "endPacket", ";", "}"], "ground_truth": ["printAnnotation", "(", "O", ",", "Annot", ")", ";"], "File": "HexagonInstPrinter29", "Func": "printInst", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15897, "Length": 161, "Cover_Rate": 0.9698795180722891, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int8_t", "d8", ";", "int16_t", "d16", ";", "int32_t", "d32", ";", "dbgprintf", "(", "insn", ",", "<STR_LIT>", ")", ";", "if", "(", "insn", "->", "consumedDisplacement", ")", "return", "<NUM_LIT>", ";", "insn", "->", "consumedDisplacement", "=", "TRUE", ";", "insn", "->", "displacementOffset", "=", "insn", "->", "readerCursor", "-", "insn", "->", "startLocation", ";", "switch", "(", "insn", "->", "eaDisplacement", ")", "{", "case", "EA_DISP_NONE", ":", "insn", "->", "consumedDisplacement", "=", "FALSE", ";", "break", ";", "case", "EA_DISP_8", ":", "if", "(", "consumeInt8", "(", "insn", ",", "&", "d8", ")", ")", "return", "-", "<NUM_LIT>", ";", "insn", "->", "displacement", "=", "d8", ";"], "ground_truth": ["break", ";"], "File": "X86DisassemblerDecoder1", "Func": "readDisplacement", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15898, "Length": 86, "Cover_Rate": 0.5477707006369427, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "INSN_P", "(", "insn", ")", "&&", "(", "get_attr_is_g13_muldiv_insn", "(", "insn", ")", "==", "IS_G13_MULDIV_INSN_YES", ")", ")", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "rl78", "Func": "FOR_EACH_BB_FN", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15899, "Length": 21, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "AArch64ISelDAGToDAG (2)2", "Func": "getPassName", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15900, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "MulLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ReducedVT", ",", "NewN0", ",", "NewN1", ")", ";", "if", "(", "Mode", "==", "MULU8", "||", "Mode", "==", "MULS8", ")", "{", "return", "DAG", ".", "getNode", "(", "(", "Mode", "==", "MULU8", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DL", ",", "VT", ",", "MulLo", ")", ";", "}", "else", "{", "MVT", "ResVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "VT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ")", ";", "SDValue", "MulHi", "=", "DAG", ".", "getNode", "(", "Mode", "==", "MULS16", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DL", ",", "ReducedVT", ",", "NewN0", ",", "NewN1", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ShuffleMask", "(", "VT", ".", "getVectorNumElements", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "VT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ";", "i", "++", ")", "{", "ShuffleMask", "[", "<NUM_LIT>", "*", "i", "]", "=", "i", ";", "ShuffleMask", "[", "<NUM_LIT>", "*", "i", "+", "<NUM_LIT>", "]", "=", "i", "+", "VT", ".", "getVectorNumElements", "(", ")", ";", "}", "SDValue", "ResLo", "=", "DAG", ".", "getVectorShuffle", "(", "ReducedVT", ",", "DL", ",", "MulLo", ",", "MulHi", ",", "ShuffleMask", ")", ";", "ResLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ResVT", ",", "ResLo", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "VT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ";", "i", "++", ")", "{", "ShuffleMask", "[", "<NUM_LIT>", "*", "i", "]", "=", "i", "+", "VT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ";", "ShuffleMask", "[", "<NUM_LIT>", "*", "i", "+", "<NUM_LIT>", "]", "=", "i", "+", "VT", ".", "getVectorNumElements", "(", ")", "*", "<NUM_LIT>", "/", "<NUM_LIT>", ";", "}", "SDValue", "ResHi", "=", "DAG", ".", "getVectorShuffle", "(", "ReducedVT", ",", "DL", ",", "MulLo", ",", "MulHi", ",", "ShuffleMask", ")", ";", "ResHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ResVT", ",", "ResHi", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "ResLo", ",", "ResHi", ")", ";", "}", "}", "else", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", "(", "RegSize", "/", "ReducedVT", ".", "getSizeInBits", "(", ")", ",", "DAG", ".", "getUNDEF", "(", "ReducedVT", ")", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "NewN0", ";", "NewN0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "OpsVT", ",", "Ops", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "NewN1", ";", "NewN1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "OpsVT", ",", "Ops", ")", ";", "if", "(", "Mode", "==", "MULU8", "||", "Mode", "==", "MULS8", ")", "{", "SDValue", "Mul", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "OpsVT", ",", "NewN0", ",", "NewN1", ")", ";"], "ground_truth": ["MVT", "ResVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "RegSize", "/", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering (3)", "Func": "reduceVMULWidth", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15901, "Length": 412, "Cover_Rate": 0.5067650676506765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Create", "(", "VK_AARCH64_TPREL_G1", ",", "Expr", ",", "Ctx", ")", ";"], "ground_truth": ["}"], "File": "AArch64MCExpr", "Func": "CreateTPREL_G1", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15902, "Length": 11, "Cover_Rate": 0.4074074074074074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MinG8R", "=", "Reg", ";", "}", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{", "HasFPSaveArea", "=", "true", ";", "FPRegs", ".", "push_back", "(", "CSI", "[", "i", "]", ")", ";", "if", "(", "Reg", "<", "MinFPR", ")", "{", "MinFPR", "=", "Reg", ";", "}", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "||", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{", "HasVRSAVESaveArea", "=", "true", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{", "HasVRSaveArea", "=", "true", ";", "VRegs", ".", "push_back", "(", "CSI", "[", "i", "]", ")", ";", "if", "(", "Reg", "<", "MinVR", ")", "{", "MinVR", "=", "Reg", ";", "}", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "<ISA_LIT>FunctionInfo", "*", "PFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "int64_t", "LowerBound", "=", "<NUM_LIT>", ";", "int", "TCSPDelta", "=", "<NUM_LIT>", ";", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", "&&", "(", "TCSPDelta", "=", "PFI", "->", "getTailCallSPDelta", "(", ")", ")", "<", "<NUM_LIT>", ")", "{", "LowerBound", "=", "TCSPDelta", ";", "}", "if", "(", "HasFPSaveArea", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "FPRegs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "int", "FI", "=", "FPRegs", "[", "i", "]", ".", "getFrameIdx", "(", ")", ";", "MFI", ".", "setObjectOffset", "(", "FI", ",", "LowerBound", "+", "MFI", ".", "getObjectOffset", "(", "FI", ")", ")", ";", "}", "LowerBound", "-=", "(", "<NUM_LIT>", "-", "TRI", "->", "getEncodingValue", "(", "MinFPR", ")", "+", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "}", "if", "(", "needsFP", "(", "MF", ")", ")", "{", "int", "FI", "=", "PFI", "->", "getFramePointerSaveIndex", "(", ")", ";", "assert", "(", "FI", "&&", "<STR_LIT>", ")", ";", "MFI", ".", "setObjectOffset", "(", "FI", ",", "LowerBound", "+", "MFI", ".", "getObjectOffset", "(", "FI", ")", ")", ";", "HasGPSaveArea", "=", "true", ";", "}", "if", "(", "PFI", "->", "usesPICBase", "(", ")", ")", "{", "int", "FI", "=", "PFI", "->", "getPICBasePointerSaveIndex", "(", ")", ";", "assert", "(", "FI", "&&", "<STR_LIT>", ")", ";", "MFI", ".", "setObjectOffset", "(", "FI", ",", "LowerBound", "+", "MFI", ".", "getObjectOffset", "(", "FI", ")", ")", ";", "MinGPR", "=", "std", "::", "min", "<", "unsigned", ">", "(", "MinGPR", ",", "<STR_LIT>", ")", ";", "HasGPSaveArea", "=", "true", ";", "}", "const", "<ISA_LIT>RegisterInfo", "*", "RegInfo", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "if", "(", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ")", "{"], "ground_truth": ["int", "FI", "=", "PFI", "->", "getBasePointerSaveIndex", "(", ")", ";"], "File": "PPCFrameLowering10", "Func": "processFunctionBeforeFrameFinalized", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15903, "Length": 401, "Cover_Rate": 0.3028700906344411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MIB", ".", "addReg", "(", "Info", "->", "getScratchRSrcReg", "(", ")", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "HighBits", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "const", "MachineMemOperand", "*", "MMO", "=", "*", "MI", "->", "memoperands_begin", "(", ")", ";", "const", "MachinePointerInfo", "&", "PtrInfo", "=", "MMO", "->", "getPointerInfo", "(", ")", ";", "if", "(", "isStackPtrRelative", "(", "PtrInfo", ")", ")", "MIB", ".", "addReg", "(", "Info", "->", "getStackPtrOffsetReg", "(", ")", ")", ";", "else", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "Offset", "&", "<NUM_LIT>", ")", ";", "}", "}", "}", ";", "}", "assert", "(", "Offset", "==", "<NUM_LIT>", ")", ";", "Optional", "<", "int", ">", "FI", ";", "Register", "VAddr", "=", "Root", ".", "getReg", "(", ")", ";", "if", "(", "const", "MachineInstr", "*", "RootDef", "=", "MRI", "->", "getVRegDef", "(", "Root", ".", "getReg", "(", ")", ")", ")", "{", "if", "(", "isBaseWithConstantOffset", "(", "Root", ",", "*", "MRI", ")", ")", "{", "const", "MachineOperand", "&", "LHS", "=", "RootDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MachineOperand", "&", "RHS", "=", "RootDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MachineInstr", "*", "LHSDef", "=", "MRI", "->", "getVRegDef", "(", "LHS", ".", "getReg", "(", ")", ")", ";", "const", "MachineInstr", "*", "RHSDef", "=", "MRI", "->", "getVRegDef", "(", "RHS", ".", "getReg", "(", ")", ")", ";", "if", "(", "LHSDef", "&&", "RHSDef", ")", "{", "int64_t", "PossibleOffset", "=", "RHSDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getCImm", "(", ")", "->", "getSExtValue", "(", ")", ";", "if", "(", "<ISA_LIT>InstrInfo", "::", "isLegalMUBUFImmOffset", "(", "PossibleOffset", ")", "&&", "(", "!", "STI", ".", "privateMemoryResourceIsRangeChecked", "(", ")", "||", "KnownBits", "->", "signBitIsZero", "(", "LHS", ".", "getReg", "(", ")", ")", ")", ")", "{", "if", "(", "LHSDef", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "FI", "=", "LHSDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "else", "VAddr", "=", "LHS", ".", "getReg", "(", ")", ";", "Offset", "=", "PossibleOffset", ";", "}", "}", "}", "else", "if", "(", "RootDef", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "FI", "=", "RootDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "}", "}", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "Info", "->", "getScratchRSrcReg", "(", ")", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "if", "(", "FI", ".", "hasValue", "(", ")", ")", "MIB", ".", "addFrameIndex", "(", "FI", ".", "getValue", "(", ")", ")", ";", "else", "MIB", ".", "addReg", "(", "VAddr", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "if", "(", "!", "Info", "->", "isEntryFunction", "(", ")", "&&", "FI", ".", "hasValue", "(", ")", ")", "MIB", ".", "addReg", "(", "Info", "->", "getStackPtrOffsetReg", "(", ")", ")", ";", "else", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{"], "File": "AMDGPUInstructionSelector23", "Func": "selectMUBUFScratchOffen", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15904, "Length": 460, "Cover_Rate": 0.7467532467532467, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "checkOneUse", "(", "M1", ")", ")", "return", "false", ";", "return", "matchShiftAmt", "(", "M1", ")", ";", "}", ";", "SDValue", "X", ";", "auto", "matchPatternD", "=", "[", "&", "checkOneUse", ",", "&", "checkTwoUse", ",", "matchShiftAmt", ",", "&", "X", "]", "(", "SDNode", "*", "Node", ")", "->", "bool", "{", "if", "(", "Node", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "SDValue", "N0", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "N0", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "!", "checkOneUse", "(", "N0", ")", ")", "return", "false", ";", "SDValue", "N1", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N01", "=", "N0", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "N1", "!=", "N01", "||", "!", "checkTwoUse", "(", "N1", ")", ")", "return", "false", ";", "if", "(", "!", "matchShiftAmt", "(", "N1", ")", ")", "return", "false", ";", "X", "=", "N0", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", ";", "auto", "matchLowBitMask", "=", "[", "&", "matchPatternA", ",", "&", "matchPatternB", ",", "&", "matchPatternC", "]", "(", "SDValue", "Mask", ")", "->", "bool", "{", "return", "matchPatternA", "(", "Mask", ")", "||", "matchPatternB", "(", "Mask", ")", "||", "matchPatternC", "(", "Mask", ")", ";", "}", ";", "if", "(", "Node", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "X", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Mask", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "matchLowBitMask", "(", "Mask", ")", ")", "{", "}", "else", "{", "std", "::", "swap", "(", "X", ",", "Mask", ")", ";", "if", "(", "!", "matchLowBitMask", "(", "Mask", ")", ")", "return", "false", ";", "}", "}", "else", "if", "(", "!", "matchPatternD", "(", "Node", ")", ")", "return", "false", ";", "SDLoc", "DL", "(", "Node", ")", ";", "SDValue", "OrigNBits", "=", "NBits", ";", "if", "(", "NBits", ".", "getValueType", "(", ")", "!=", "NVT", ")", "{", "NBits", "=", "CurDAG", "->", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "NBits", ")", ";", "insertDAGNode", "(", "*", "CurDAG", ",", "OrigNBits", ",", "NBits", ")", ";"], "ground_truth": ["SDValue", "ImplDef", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "DL", ",", "NVT", ")", ",", "<NUM_LIT>", ")", ";"], "File": "X86ISelDAGToDAG141", "Func": "matchBitExtract", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15905, "Length": 328, "Cover_Rate": 0.3014705882352941, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ST_REG_P", "(", "regno", ")", ")", "return", "(", "GET_MODE_SIZE", "(", "mode", ")", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "FP_REG_P", "(", "regno", ")", ")", "return", "(", "GET_MODE_SIZE", "(", "mode", ")", "+", "UNITS_PER_FPREG", "-", "<NUM_LIT>", ")", "/", "UNITS_PER_FPREG", ";"], "File": "mips4", "Func": "mips_hard_regno_nregs", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15906, "Length": 40, "Cover_Rate": 0.6060606060606061, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "rtx_code", "rs6000_reverse_condition", "(", "machine_mode", "mode", ",", "enum", "rtx_code", "code", ")", "{"], "ground_truth": ["if", "(", "mode", "==", "CCFPmode", "&&", "(", "!", "flag_finite_math_only", "||", "code", "==", "UNLT", "||", "code", "==", "UNLE", "||", "code", "==", "UNGT", "||", "code", "==", "UNGE", "||", "code", "==", "UNEQ", "||", "code", "==", "LTGT", ")", ")", "return", "reverse_condition_maybe_unordered", "(", "code", ")", ";"], "File": "rs6000", "Func": "rs6000_reverse_condition", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15907, "Length": 53, "Cover_Rate": 0.8688524590163934, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CombinerHelper", "Helper", "(", "Observer", ",", "B", ",", "KB", ",", "MDT", ")", ";", "if", "(", "Generated", ".", "tryCombineAll", "(", "Observer", ",", "MI", ",", "B", ",", "Helper", ")", ")", "return", "true", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{"], "ground_truth": ["case", "TargetOpcode", "::", "G_CONCAT_VECTORS", ":"], "File": "AMDGPUPreLegalizerCombiner", "Func": "combine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15908, "Length": 44, "Cover_Rate": 0.4943820224719101, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "msp430_code_region", "==", "EITHER", "||", "msp430_code_region", "==", "LOWER", "||", "has_attr", "(", "ATTR_EITHER", ",", "current_function_decl", ")", "||", "has_attr", "(", "ATTR_LOWER", ",", "current_function_decl", ")", ";"], "ground_truth": ["}"], "File": "msp4303", "Func": "msp430_do_not_relax_short_jumps", "Target": "msp430", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15909, "Length": 24, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "i", "==", "OpNo", ")", "{", "assert", "(", "MO", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "addOperands", "(", "MIB", ",", "MOs", ",", "PtrOffset", ")", ";", "}", "else", "{", "MIB", ".", "add", "(", "MO", ")", ";", "}", "}", "updateOperandRegConstraints", "(", "MF", ",", "*", "NewMI", ",", "TII", ")", ";", "if", "(", "MI", ".", "getFlag", "(", "MachineInstr", "::", "MIFlag", "::", "NoFPExcept", ")", ")", "NewMI", "->", "setFlag", "(", "MachineInstr", "::", "MIFlag", "::", "NoFPExcept", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "InsertPt", "->", "getParent", "(", ")", ";"], "ground_truth": ["MBB", "->", "insert", "(", "InsertPt", ",", "NewMI", ")", ";"], "File": "X86InstrInfo (2)3", "Func": "FuseInst", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15910, "Length": 126, "Cover_Rate": 0.6206896551724138, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>DAGToDAGISel", "(", "<ISA_LIT>TargetMachine", "&", "TM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", ":", "SelectionDAGISel", "(", "TM", ",", "OptLevel", ")", ",", "Lowering", "(", "*", "TM", ".", "getTargetLowering", "(", ")", ")", ",", "Subtarget", "(", "*", "TM", ".", "getSubtargetImpl", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "mprocISelDAGToDAG", "Func": "mprocDAGToDAGISel", "Target": "mproc", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15911, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "hasOnlySGPRSpills", "(", "const", "<ISA_LIT>MachineFunctionInfo", "*", "FuncInfo", ",", "const", "MachineFrameInfo", "*", "FrameInfo", ")", "{", "return", "FuncInfo", "->", "hasSpilledSGPRs", "(", ")", "&&", "(", "!", "FuncInfo", "->", "hasSpilledVGPRs", "(", ")", "&&", "!", "FuncInfo", "->", "hasNonSpillStackObjects", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIFrameLowering6", "Func": "hasOnlySGPRSpills", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15912, "Length": 39, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "return", "<STR_LIT>", "(", "RegNo", ",", "Start", ",", "End", ")", ";", "if", "(", "!", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "RegNo", ")", ")", "return", "ErrorOperand", "(", "Start", ",", "<STR_LIT>", ")", ";", "getParser", "(", ")", ".", "Lex", "(", ")", ";", "return", "ParseMemOperand", "(", "RegNo", ",", "Start", ")", ";", "}", "case", "AsmToken", "::", "Dollar", ":", "{", "SMLoc", "Start", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "End", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "Val", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Val", ",", "End", ")", ")", "return", "nullptr", ";", "return", "<STR_LIT>", "(", "Val", ",", "Start", ",", "End", ")", ";", "}"], "ground_truth": ["}"], "File": "X86AsmParser106", "Func": "ParseATTOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15913, "Length": 121, "Cover_Rate": 0.5084033613445378, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>FunctionInfo", "(", "MachineFunction", "&", "MF", ")", "{"], "ground_truth": ["(", "void", ")", "MF", ";"], "File": "AArch64MachineFunctionInfo10", "Func": "AArch64FunctionInfo", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15914, "Length": 13, "Cover_Rate": 0.3939393939393939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "bfloat16x4_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vreinterpret_bf16_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15915, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TryCand", ".", "Reason", "=", "NodeOrder", ";", "return", ";", "}", "if", "(", "Cand", ".", "SGPRUsage", ">", "<NUM_LIT>", "&&", "<STR_LIT>", "(", "TryCand", ".", "SGPRUsage", ",", "Cand", ".", "SGPRUsage", ",", "TryCand", ",", "Cand", ",", "RegUsage", ")", ")", "return", ";", "if", "(", "<STR_LIT>", "(", "TryCand", ".", "HasLowLatencyNonWaitedParent", ",", "Cand", ".", "HasLowLatencyNonWaitedParent", ",", "TryCand", ",", "Cand", ",", "<STR_LIT>", ")", ")", "return", ";", "if", "(", "<STR_LIT>", "(", "TryCand", ".", "IsLowLatency", ",", "Cand", ".", "IsLowLatency", ",", "TryCand", ",", "Cand", ",", "<STR_LIT>", ")", ")", "return", ";", "if", "(", "TryCand", ".", "IsLowLatency", "&&", "<STR_LIT>", "(", "TryCand", ".", "LowLatencyOffset", ",", "Cand", ".", "LowLatencyOffset", ",", "TryCand", ",", "Cand", ",", "<STR_LIT>", ")", ")", "return", ";", "if", "(", "<STR_LIT>", "(", "TryCand", ".", "VGPRUsage", ",", "Cand", ".", "VGPRUsage", ",", "TryCand", ",", "Cand", ",", "RegUsage", ")", ")", "return", ";", "if", "(", "TryCand", ".", "SU", "->", "NodeNum", "<", "Cand", ".", "SU", "->", "NodeNum", ")", "{"], "ground_truth": ["TryCand", ".", "Reason", "=", "NodeOrder", ";"], "File": "SIMachineScheduler (2)", "Func": "tryCandidateTopDown", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15916, "Length": 145, "Cover_Rate": 0.7754010695187166, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "Symbol", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "OutContext", ")", ";", "Expr", "=", "<ISA_LIT>MCExpr", "::", "CreateUpper16", "(", "Expr", ",", "OutContext", ")", ";", "break", ";", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "Symbol", ",", "MCSymbolRefExpr", "::", "VK_PLT", ",", "OutContext", ")", ";", "break", ";", "}", "if", "(", "!", "MO", ".", "isJTI", "(", ")", "&&", "MO", ".", "getOffset", "(", ")", ")", "Expr", "=", "MCBinaryExpr", "::", "CreateAdd", "(", "Expr", ",", "MCConstantExpr", "::", "Create", "(", "MO", ".", "getOffset", "(", ")", ",", "OutContext", ")", ",", "OutContext", ")", ";"], "ground_truth": ["return", "MCOperand", "::", "CreateExpr", "(", "Expr", ")", ";"], "File": "ARMMCInstLower1", "Func": "GetSymbolRef", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15917, "Length": 103, "Cover_Rate": 0.4790697674418605, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "GCNRegPressure", "::", "getRegKind", "(", "Register", "Reg", ",", "const", "MachineRegisterInfo", "&", "MRI", ")", "{", "assert", "(", "Reg", ".", "isVirtual", "(", ")", ")", ";", "const", "auto", "RC", "=", "MRI", ".", "getRegClass", "(", "Reg", ")", ";", "auto", "STI", "=", "static_cast", "<", "const", "<ISA_LIT>RegisterInfo", "*", ">", "(", "MRI", ".", "getTargetRegisterInfo", "(", ")", ")", ";"], "ground_truth": ["return", "STI", "->", "isSGPRClass", "(", "RC", ")", "?", "(", "STI", "->", "getRegSizeInBits", "(", "*", "RC", ")", "==", "<NUM_LIT>", "?", "SGPR32", ":", "SGPR_TUPLE", ")", ":", "STI", "->", "isAGPRClass", "(", "RC", ")", "?", "(", "STI", "->", "getRegSizeInBits", "(", "*", "RC", ")", "==", "<NUM_LIT>", "?", "AGPR32", ":", "AGPR_TUPLE", ")", ":", "(", "STI", "->", "getRegSizeInBits", "(", "*", "RC", ")", "==", "<NUM_LIT>", "?", "VGPR32", ":", "VGPR_TUPLE", ")", ";"], "File": "GCNRegPressure26", "Func": "getRegKind", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15918, "Length": 114, "Cover_Rate": 0.991304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "<STR_LIT>", ",", "SwapVector", "[", "EntryIdx", "]", ".", "VSEId", ")", ")", ";", "DEBUG", "(", "MI", "->", "dump", "(", ")", ")", ";"], "ground_truth": ["MI", "->", "eraseFromParent", "(", ")", ";"], "File": "PPCVSXSwapRemoval1", "Func": "removeSwaps", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15919, "Length": 78, "Cover_Rate": 0.49056603773584906, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "true", ";"], "File": "X86BaseInfo11", "Func": "isX86_64ExtendedReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15920, "Length": 135, "Cover_Rate": 0.4326923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "(", "*", "gen", ")", "(", "rtx", ",", "rtx", ",", "rtx", ",", "rtx", ")", ";", "switch", "(", "mode", ")", "{", "case", "E_SImode", ":", "gen", "=", "gen_and_one_cmpl_lshrsi3", ";", "break", ";", "case", "E_DImode", ":", "gen", "=", "gen_and_one_cmpl_lshrdi3", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";"], "ground_truth": ["}"], "File": "aarch645", "Func": "aarch64_emit_bic", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15921, "Length": 45, "Cover_Rate": 0.5113636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "check", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "AbiVersion", ")", ",", "L", ",", "<STR_LIT>", ")", "||", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "addErrorSuffix", "(", "<STR_LIT>", ")", ";", "<ISA_LIT>TargetStreamer", "*", "TStreamer", "=", "static_cast", "<", "<ISA_LIT>TargetStreamer", "*", ">", "(", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "getTargetStreamer", "(", ")", ")", ";", "if", "(", "TStreamer", "!=", "nullptr", ")", "TStreamer", "->", "emitAbiVersion", "(", "AbiVersion", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "PPCAsmParser12", "Func": "ParseDirectiveAbiVersion", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15922, "Length": 71, "Cover_Rate": 0.8554216867469879, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TypeNo", "=", "TypeNo", "<<", "<STR_LIT>", ";", "TypeNo", "=", "TypeNo", "|", "<STR_LIT>", ";", "break", ";", "default", ":", "TypeNo", "=", "TypeNo", "<<", "<STR_LIT>", ";", "}"], "ground_truth": ["DIType", "BaseType", "=", "DIDerivedType", "(", "Ty", ")", ".", "getTypeDerivedFrom", "(", ")", ";"], "File": "PIC16DebugInfo2", "Func": "PopulateDerivedTypeInfo", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15923, "Length": 35, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_set_ss", "(", "float", "__F", ")", "{"], "ground_truth": ["return", "__extension__", "(", "__m128", ")", "(", "__v4sf", ")", "{", "__F", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";"], "File": "xmmintrin", "Func": "_mm_set_ss", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15924, "Length": 37, "Cover_Rate": 0.9736842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>CFGStructurizer", "::", "retireBlock", "(", "MachineBasicBlock", "*", "MBB", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", ";", ")", ";", "BlockInformation", "*", "&", "SrcBlkInfo", "=", "BlockInfoMap", "[", "MBB", "]", ";", "if", "(", "!", "SrcBlkInfo", ")", "SrcBlkInfo", "=", "new", "BlockInformation", "(", ")", ";"], "ground_truth": ["SrcBlkInfo", "->", "IsRetired", "=", "true", ";"], "File": "AMDILCFGStructurizer11", "Func": "retireBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15925, "Length": 56, "Cover_Rate": 0.717948717948718, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HasV5TEOps", "=", "false", ";", "HasV6Ops", "=", "false", ";", "HasV6MOps", "=", "false", ";", "HasV6KOps", "=", "false", ";", "HasV6T2Ops", "=", "false", ";", "HasV7Ops", "=", "false", ";", "HasV8Ops", "=", "false", ";", "HasV8_1aOps", "=", "false", ";", "HasVFPv2", "=", "false", ";", "HasVFPv3", "=", "false", ";", "HasVFPv4", "=", "false", ";", "HasFP<ISA_LIT>v8", "=", "false", ";", "HasNEON", "=", "false", ";", "UseNEONForSinglePrecisionFP", "=", "false", ";", "UseMulOps", "=", "UseFusedMulOps", ";", "SlowFPVMLx", "=", "false", ";", "HasVMLxForwarding", "=", "false", ";", "SlowFPBrcc", "=", "false", ";", "InThumbMode", "=", "false", ";", "UseSoftFloat", "=", "false", ";", "HasThumb2", "=", "false", ";", "No<ISA_LIT>", "=", "false", ";", "IsR9Reserved", "=", "ReserveR9", ";", "UseMovt", "=", "false", ";", "SupportsTailCall", "=", "false", ";", "HasFP16", "=", "false", ";", "HasD16", "=", "false", ";", "HasHardwareDivide", "=", "false", ";", "HasHardwareDivideIn<ISA_LIT>", "=", "false", ";", "HasT2ExtractPack", "=", "false", ";", "HasDataBarrier", "=", "false", ";", "Pref32BitThumb", "=", "false", ";", "AvoidCPSRPartialUpdate", "=", "false", ";", "AvoidMOVsShifterOperand", "=", "false", ";", "HasRAS", "=", "false", ";", "HasMPExtension", "=", "false", ";", "HasVirtualization", "=", "false", ";", "FPOnlySP", "=", "false", ";", "HasPerfMon", "=", "false", ";", "HasTrustZone", "=", "false", ";", "HasCrypto", "=", "false", ";", "HasCRC", "=", "false", ";", "HasZeroCycleZeroing", "=", "false", ";"], "ground_truth": ["AllowsUnalignedMem", "=", "false", ";"], "File": "ARMSubtarget60", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15926, "Length": 176, "Cover_Rate": 0.8461538461538461, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printPostIncOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["printPostIncOperand", "(", "MI", ",", "OpNo", ",", "Amount", ",", "O", ")", ";"], "File": "AArch64InstPrinter", "Func": "printPostIncOperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15927, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "lowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerEH_RETURN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerATOMIC_FENCE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerShiftRightParts", "(", "Op", ",", "DAG", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerShiftRightParts", "(", "Op", ",", "DAG", ",", "false", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerLOAD", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "lowerSTORE", "(", "Op", ",", "DAG", ")", ";"], "File": "MipsISelLowering (2)1", "Func": "LowerOperation", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15928, "Length": 158, "Cover_Rate": 0.4744744744744745, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isIntraBin", "(", "MI", ",", "BinPrefix", ")", ")", "Worklist", ".", "push_back", "(", "&", "MI", ")", ";", "}", "}", "for", "(", "auto", "*", "MI", ":", "Worklist", ")", "optimizeCalls", "(", "MI", ")", ";", "return", "!", "Worklist", ".", "empty", "(", ")", ";"], "ground_truth": ["}"], "File": "AArch64PagerandoOptimizer", "Func": "runOnMachineFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15929, "Length": 41, "Cover_Rate": 0.3416666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TREE_CODE", "(", "TREE_TYPE", "(", "valist", ")", ")", "==", "ERROR_MARK", ")", "return", ";", "if", "(", "NUM_ARGS", "<", "<NUM_LIT>", ")", "offset", "=", "TARGET_ABI_OPEN_VMS", "?", "UNITS_PER_WORD", ":", "<NUM_LIT>", "*", "UNITS_PER_WORD", ";", "else", "offset", "=", "-", "<NUM_LIT>", "*", "UNITS_PER_WORD", "+", "crtl", "->", "args", ".", "pretend_args_size", ";", "if", "(", "TARGET_ABI_OPEN_VMS", ")", "{", "t", "=", "make_tree", "(", "ptr_type_node", ",", "virtual_incoming_args_rtx", ")", ";", "t", "=", "fold_build_pointer_plus_hwi", "(", "t", ",", "offset", "+", "NUM_ARGS", "*", "UNITS_PER_WORD", ")", ";", "t", "=", "build2", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "valist", ")", ",", "valist", ",", "t", ")", ";", "TREE_SIDE_EFFECTS", "(", "t", ")", "=", "<NUM_LIT>", ";", "expand_expr", "(", "t", ",", "const0_rtx", ",", "VOIDmode", ",", "EXPAND_NORMAL", ")", ";", "}", "else", "{", "base_field", "=", "TYPE_FIELDS", "(", "TREE_TYPE", "(", "valist", ")", ")", ";", "offset_field", "=", "DECL_CHAIN", "(", "base_field", ")", ";", "base_field", "=", "build3", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "base_field", ")", ",", "valist", ",", "base_field", ",", "NULL_TREE", ")", ";", "offset_field", "=", "build3", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "offset_field", ")", ",", "valist", ",", "offset_field", ",", "NULL_TREE", ")", ";", "t", "=", "make_tree", "(", "ptr_type_node", ",", "virtual_incoming_args_rtx", ")", ";", "t", "=", "fold_build_pointer_plus_hwi", "(", "t", ",", "offset", ")", ";", "t", "=", "build2", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "base_field", ")", ",", "base_field", ",", "t", ")", ";", "TREE_SIDE_EFFECTS", "(", "t", ")", "=", "<NUM_LIT>", ";", "expand_expr", "(", "t", ",", "const0_rtx", ",", "VOIDmode", ",", "EXPAND_NORMAL", ")", ";"], "ground_truth": ["t", "=", "build_int_cst", "(", "NULL_TREE", ",", "NUM_ARGS", "*", "UNITS_PER_WORD", ")", ";"], "File": "alpha", "Func": "alpha_va_start", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15930, "Length": 224, "Cover_Rate": 0.7943262411347518, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "<ISA_LIT>TTIImpl", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "OperandValueKind", "Op1Info", ",", "TTI", "::", "OperandValueKind", "Op2Info", ",", "TTI", "::", "OperandValueProperties", "Opd1PropInfo", ",", "TTI", "::", "OperandValueProperties", "Opd2PropInfo", ")", "{", "assert", "(", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "Op1Info", ",", "Op2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";"], "File": "PPCTargetTransformInfo22", "Func": "getArithmeticInstrCost", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15931, "Length": 63, "Cover_Rate": 0.984375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_pshufb512_mask", "(", "(", "__v64qi", ")", "__A", ",", "(", "__v64qi", ")", "__B", ",", "(", "__v64qi", ")", "_mm512_setzero_si512", "(", ")", ",", "(", "__mmask64", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin", "Func": "_mm512_shuffle_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15932, "Length": 31, "Cover_Rate": 0.5849056603773585, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EmitBranchToAt", "(", "CameFromStub", ",", "Target", ")", ";", "}", "else", "{", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "CameFromStub", "<<", "<STR_LIT>", "<<", "oldpv", "<<", "<STR_LIT>", "<<", "Target", "<<", "<STR_LIT>", ")", ";", "}", "*", "oldpv", "=", "(", "long", ")", "Target", ";"], "ground_truth": ["}"], "File": "AlphaJITInfo1", "Func": "AlphaCompilationCallbackC", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15933, "Length": 41, "Cover_Rate": 0.47126436781609193, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Bits", "==", "<NUM_LIT>", "||", "Bits", ">", "<NUM_LIT>", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "shouldConvertConstantLoadToIntImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15934, "Length": 17, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MLI", "=", "&", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "PrintLoopinfo", "(", "*", "MLI", ")", ";", ")", ";", "MDT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "DEBUG", "(", "MDT", "->", "print", "(", "dbgs", "(", ")", ",", "(", "const", "llvm", "::", "Module", "*", ")", "nullptr", ")", ";", ")", ";", "PDT", "=", "&", "getAnalysis", "<", "MachinePostDominatorTree", ">", "(", ")", ";", "DEBUG", "(", "PDT", "->", "print", "(", "dbgs", "(", ")", ")", ";", ")", ";", "prepare", "(", ")", ";", "run", "(", ")", ";"], "ground_truth": ["DEBUG", "(", "MF", ".", "dump", "(", ")", ";", ")", ";"], "File": "AMDILCFGStructurizer37", "Func": "runOnMachineFunction", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15935, "Length": 99, "Cover_Rate": 0.5892857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqdmlsdhq_m", "(", "int16x8_t", "__inactive", ",", "int16x8_t", "__a", ",", "int16x8_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__arm_vqdmlsdhq_m_s16", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vqdmlsdhq_m", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15936, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "X", "(", "The<ISA_LIT>Target", ")", ";"], "ground_truth": ["}"], "File": "M680x0AsmPrinter", "Func": "LLVMInitializeM680x0AsmPrinter", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15937, "Length": 10, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "continue", ";", "}", "if", "(", "i", "==", "Mask", "[", "i", "]", ")", "{", "V1UsedInPlace", "=", "true", ";", "continue", ";", "}", "if", "(", "V1DstIndex", "!=", "-", "<NUM_LIT>", "||", "V2DstIndex", "!=", "-", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Mask", "[", "i", "]", "<", "<NUM_LIT>", ")", "{", "V1DstIndex", "=", "i", ";", "}", "else", "{", "V2DstIndex", "=", "i", ";", "}", "}", "if", "(", "V1DstIndex", "==", "-", "<NUM_LIT>", "&&", "V2DstIndex", "==", "-", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "unsigned", "V2SrcIndex", "=", "<NUM_LIT>", ";", "if", "(", "V1DstIndex", "!=", "-", "<NUM_LIT>", ")", "{", "V2SrcIndex", "=", "Mask", "[", "V1DstIndex", "]", ";", "V2DstIndex", "=", "V1DstIndex", ";"], "ground_truth": ["V2", "=", "V1", ";"], "File": "X86ISelLowering (2)3", "Func": "lowerVectorShuffleAsInsertPS", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15938, "Length": 105, "Cover_Rate": 0.30346820809248554, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "AMDGPUDAGToDAGISel", "::", "SelectVOP3Mods0Clamp0OMod", "(", "SDValue", "In", ",", "SDValue", "&", "Src", ",", "SDValue", "&", "SrcMods", ",", "SDValue", "&", "Clamp", ",", "SDValue", "&", "Omod", ")", "const", "{", "Clamp", "=", "Omod", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "SelectVOP3Mods", "(", "In", ",", "Src", ",", "SrcMods", ")", ";"], "File": "AMDGPUISelDAGToDAG24", "Func": "SelectVOP3Mods0Clamp0OMod", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15939, "Length": 49, "Cover_Rate": 0.9423076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "<NUM_LIT>", ")", "%", "<NUM_LIT>", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "default", ":", "break", ";", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "<NUM_LIT>", ")", "%", "<NUM_LIT>", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "<NUM_LIT>", ")", "%", "<NUM_LIT>", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "break", ";", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "<NUM_LIT>", ")", "%", "<NUM_LIT>", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "<NUM_LIT>", ")", "%", "<NUM_LIT>", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "break", ";", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "ARMDisassembler84", "Func": "DecodeVLDInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15940, "Length": 503, "Cover_Rate": 0.34954829742876997, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "PostRAScheduler", ";"], "ground_truth": ["}"], "File": "X86Subtarget1", "Func": "postRAScheduler", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15941, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "canVectorizeInst", "(", "Instruction", "*", "Inst", ",", "User", "*", "User", ",", "const", "DataLayout", "&", "DL", ")", "{", "switch", "(", "Inst", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Load", ":", "{", "LoadInst", "*", "LI", "=", "cast", "<", "LoadInst", ">", "(", "Inst", ")", ";", "if", "(", "isa", "<", "AllocaInst", ">", "(", "User", ")", "&&", "LI", "->", "getPointerOperandType", "(", ")", "==", "User", "->", "getType", "(", ")", "&&", "isa", "<", "VectorType", ">", "(", "LI", "->", "getType", "(", ")", ")", ")", "return", "true", ";", "Instruction", "*", "PtrInst", "=", "dyn_cast", "<", "Instruction", ">", "(", "LI", "->", "getPointerOperand", "(", ")", ")", ";", "if", "(", "!", "PtrInst", ")", "return", "false", ";", "return", "(", "PtrInst", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "GetElementPtr", "||", "PtrInst", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "BitCast", ")", "&&", "LI", "->", "isSimple", "(", ")", ";", "}", "case", "Instruction", "::", "BitCast", ":", "return", "true", ";", "case", "Instruction", "::", "Store", ":", "{", "StoreInst", "*", "<ISA_LIT>", "=", "cast", "<", "StoreInst", ">", "(", "Inst", ")", ";", "if", "(", "isa", "<", "AllocaInst", ">", "(", "User", ")", "&&", "<ISA_LIT>", "->", "getPointerOperandType", "(", ")", "==", "User", "->", "getType", "(", ")", "&&", "isa", "<", "VectorType", ">", "(", "<ISA_LIT>", "->", "getValueOperand", "(", ")", "->", "getType", "(", ")", ")", ")", "return", "true", ";", "Instruction", "*", "UserInst", "=", "dyn_cast", "<", "Instruction", ">", "(", "User", ")", ";", "if", "(", "!", "UserInst", ")", "return", "false", ";", "return", "(", "<ISA_LIT>", "->", "getPointerOperand", "(", ")", "==", "User", ")", "&&", "(", "UserInst", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "GetElementPtr", "||", "UserInst", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "BitCast", ")", "&&", "<ISA_LIT>", "->", "isSimple", "(", ")", ";", "}", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUPromoteAlloca1", "Func": "canVectorizeInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15942, "Length": 269, "Cover_Rate": 0.9962962962962963, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "HasHazard", "=", "false", ";", "for", "(", "unsigned", "I", "=", "Begin", ";", "I", "!=", "End", ";", "++", "I", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "I", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", ")", "HasHazard", "|=", "checkRegDefsUses", "(", "NewDefs", ",", "NewUses", ",", "MO", ".", "getReg", "(", ")", ",", "MO", ".", "isDef", "(", ")", ")", ";", "}", "Defs", "|=", "NewDefs", ";", "Uses", "|=", "NewUses", ";", "return", "HasHazard", ";"], "ground_truth": ["}"], "File": "MipsDelaySlotFiller", "Func": "update", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15943, "Length": 80, "Cover_Rate": 0.6896551724137931, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CCValAssign", "::", "AExt", ":", "OutVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "OutVal", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "VA", ".", "getValVT", "(", ")", "==", "<STR_LIT>", "&&", "VA", ".", "needsCustom", "(", ")", ")", "{", "OutVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "OutVal", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "if", "(", "i", "+", "<NUM_LIT>", "<", "RVLocs", ".", "size", "(", ")", "&&", "RVLocs", "[", "i", "+", "<NUM_LIT>", "]", ".", "getLocReg", "(", ")", "==", "VA", ".", "getLocReg", "(", ")", ")", "{", "SDValue", "NV", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "OutVals", "[", "i", "+", "<NUM_LIT>", "]", ")", ";", "OutVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "OutVal", ",", "NV", ")", ";", "++", "i", ";", "}", "}", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "VA", ".", "getLocReg", "(", ")", ",", "OutVal", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}"], "ground_truth": ["RetOps", "[", "<NUM_LIT>", "]", "=", "Chain", ";"], "File": "SparcISelLowering", "Func": "LowerReturn_64", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15944, "Length": 210, "Cover_Rate": 0.42168674698795183, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "if", "(", "ContainerVT", ".", "isInteger", "(", ")", ")", "PassThru", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "ContainerVT", ")", ";", "else", "PassThru", "=", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "DL", ",", "ContainerVT", ")", ";", "if", "(", "isZerosVector", "(", "Load", "->", "getPassThru", "(", ")", ".", "getNode", "(", ")", ")", ")", "IsPassThruZeroOrUndef", "=", "true", ";", "}", "auto", "NewLoad", "=", "DAG", ".", "getMaskedLoad", "(", "ContainerVT", ",", "DL", ",", "Load", "->", "getChain", "(", ")", ",", "Load", "->", "getBasePtr", "(", ")", ",", "Load", "->", "getOffset", "(", ")", ",", "Mask", ",", "PassThru", ",", "Load", "->", "getMemoryVT", "(", ")", ",", "Load", "->", "getMemOperand", "(", ")", ",", "Load", "->", "getAddressingMode", "(", ")", ",", "Load", "->", "getExtensionType", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "IsPassThruZeroOrUndef", ")", "{"], "File": "AArch64ISelLowering100", "Func": "LowerFixedLengthVectorMLoadToSVE", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15945, "Length": 122, "Cover_Rate": 0.391025641025641, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "{", "{"], "ground_truth": ["[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "PtrWithOffset", ".", "first", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "PtrWithOffset", ".", "second", ")", ";", "}", ",", "}", "}", ";"], "File": "AMDGPUInstructionSelector10", "Func": "selectFlatOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15946, "Length": 46, "Cover_Rate": 0.6388888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vsubq_u8", "(", "uint8x16_t", "__a", ",", "uint8x16_t", "__b", ")", "{"], "ground_truth": ["return", "__a", "-", "__b", ";"], "File": "arm", "Func": "neon2_vsubq_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15947, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "V", ".", "reset", "(", "Idx", ")", ";"], "ground_truth": ["}"], "File": "ImmutableGraph", "Func": "reset", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15948, "Length": 8, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "*", "<ISA_LIT>BaseTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ";", "Attribute", "FSAttr", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ";", "std", "::", "string", "CPU", "=", "!", "CPUAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "CPUAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetCPU", ";", "std", "::", "string", "FS", "=", "!", "FSAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "FSAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetFS", ";", "Attribute", "SFAttr", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ";", "bool", "SoftFloat", "=", "!", "SFAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "SFAttr", ".", "getValueAsString", "(", ")", "==", "<STR_LIT>", ":", "Options", ".", "UseSoftFloat", ";", "auto", "&", "I", "=", "SubtargetMap", "[", "CPU", "+", "FS", "+", "(", "SoftFloat", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", "]", ";", "if", "(", "!", "I", ")", "{", "resetTargetOptions", "(", "F", ")", ";", "I", "=", "llvm", "::", "make_unique", "<", "<ISA_LIT>Subtarget", ">", "(", "TargetTriple", ",", "CPU", ",", "FS", ",", "*", "this", ",", "isLittle", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine29", "Func": "getSubtargetImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15949, "Length": 175, "Cover_Rate": 0.9562841530054644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "r10", "=", "DAG", ".", "getSetCC", "(", "DL", ",", "OVT", ",", "r0", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "OVT", ")", ",", "<STR_LIT>", ")", ";", "SDValue", "r11", "=", "DAG", ".", "getSetCC", "(", "DL", ",", "OVT", ",", "r1", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "OVT", ")", ",", "<STR_LIT>", ")", ";", "r0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "OVT", ",", "r0", ",", "r10", ")", ";", "r1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "OVT", ",", "r1", ",", "r11", ")", ";", "r0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "OVT", ",", "r0", ",", "r10", ")", ";", "r1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "OVT", ",", "r1", ",", "r11", ")", ";", "SDValue", "r20", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "OVT", ",", "r0", ",", "r1", ")", ";"], "ground_truth": ["r20", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "OVT", ",", "r20", ",", "r1", ")", ";"], "File": "AMDILISelLowering", "Func": "LowerSREM32", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15950, "Length": 153, "Cover_Rate": 0.5221843003412969, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsConstant", "=", "evaluateConstantImm", "(", "Expr", ",", "Imm", ",", "VK", ")", ";", "if", "(", "IsConstant", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Imm", ")", ")", ";", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "Expr", ")", ")", ";"], "ground_truth": ["}"], "File": "RISCVAsmParser (2)", "Func": "addExpr", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15951, "Length": 42, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCRegister", "<ISA_LIT>RegisterInfo", "::", "getVCC", "(", ")", "const", "{", "return", "isWave32", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo (3)", "Func": "getVCC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15952, "Length": 16, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ImmutableCallSite", "CS", "(", "CI", ")", ";", "CallingConv", "::", "ID", "CalleeCC", "=", "CS", ".", "getCallingConv", "(", ")", ";", "if", "(", "!", "mayTailCallThisCC", "(", "CalleeCC", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "X86ISelLowering130", "Func": "mayBeEmittedAsTailCall", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15953, "Length": 32, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "cpu", "=", "&", "cpu_table", "[", "<NUM_LIT>", "]", ";", "cpu", "->", "name", ";", "++", "cpu", ")", "if", "(", "!", "strcmp", "(", "sel", "->", "string", ",", "cpu", "->", "name", ")", ")", "{", "if", "(", "sel", "->", "set_tune_p", ")", "sparc_cpu", "=", "cpu", "->", "processor", ";", "if", "(", "sel", "->", "set_arch_p", ")", "{", "target_flags", "&=", "~", "cpu", "->", "disable", ";", "target_flags", "|=", "cpu", "->", "enable", ";", "}", "break", ";", "}", "if", "(", "!", "cpu", "->", "name", ")", "error", "(", "<STR_LIT>", ",", "sel", "->", "string", ",", "sel", "->", "name", ")", ";", "}", "}", "if", "(", "fpu_option_set", ")", "target_flags", "=", "(", "target_flags", "&", "~", "MASK_FPU", ")", "|", "fpu", ";", "if", "(", "!", "TARGET_FPU", ")", "target_flags", "&=", "~", "MASK_VIS", ";", "if", "(", "TARGET_VIS", "||", "TARGET_ARCH64", ")", "{", "target_flags", "|=", "MASK_V9", ";", "target_flags", "&=", "~", "(", "MASK_V8", "|", "MASK_SPARCLET", "|", "MASK_SPARCLITE", ")", ";", "}", "if", "(", "TARGET_V9", "&&", "TARGET_ARCH32", ")", "target_flags", "|=", "MASK_DEPRECATED_V8_INSNS", ";", "if", "(", "!", "TARGET_V9", "||", "TARGET_ARCH64", ")", "target_flags", "&=", "~", "MASK_V8PLUS", ";", "if", "(", "TARGET_ARCH32", ")", "target_flags", "&=", "~", "MASK_STACK_BIAS", ";", "if", "(", "align_functions", "==", "<NUM_LIT>", "&&", "(", "sparc_cpu", "==", "PROCESSOR_ULTRASPARC", "||", "sparc_cpu", "==", "PROCESSOR_ULTRASPARC3", ")", ")", "align_functions", "=", "<NUM_LIT>", ";", "if", "(", "flag_pcc_struct_return", "==", "DEFAULT_PCC_STRUCT_RETURN", ")", "flag_pcc_struct_return", "=", "(", "TARGET_ARCH64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "!", "TARGET_ARCH64", ")", "targetm", ".", "asm_out", ".", "unaligned_op", ".", "di", "=", "NULL", ";", "sparc_init_modes", "(", ")", ";", "sparc_sr_alias_set", "=", "new_alias_set", "(", ")", ";", "struct_value_alias_set", "=", "new_alias_set", "(", ")", ";", "init_machine_status", "=", "sparc_init_machine_status", ";", "switch", "(", "sparc_cpu", ")", "{", "case", "PROCESSOR_V7", ":", "case", "PROCESSOR_CYPRESS", ":", "sparc_costs", "=", "&", "cypress_costs", ";", "break", ";", "case", "PROCESSOR_V8", ":", "case", "PROCESSOR_SPARCLITE", ":", "case", "PROCESSOR_SUPERSPARC", ":", "sparc_costs", "=", "&", "supersparc_costs", ";", "break", ";", "case", "PROCESSOR_F930", ":", "case", "PROCESSOR_F934", ":", "case", "PROCESSOR_HYPERSPARC", ":", "case", "PROCESSOR_SPARCLITE86X", ":", "sparc_costs", "=", "&", "hypersparc_costs", ";", "break", ";", "case", "PROCESSOR_SPARCLET", ":", "case", "PROCESSOR_TSC701", ":", "sparc_costs", "=", "&", "sparclet_costs", ";", "break", ";", "case", "PROCESSOR_V9", ":", "case", "PROCESSOR_ULTRASPARC", ":", "sparc_costs", "=", "&", "ultrasparc_costs", ";", "break", ";", "case", "PROCESSOR_ULTRASPARC3", ":"], "ground_truth": ["sparc_costs", "=", "&", "ultrasparc3_costs", ";"], "File": "sparc3", "Func": "sparc_override_options", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15954, "Length": 327, "Cover_Rate": 0.36333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vbslq_f16", "(", "uint16x8_t", "__a", ",", "float16x8_t", "__b", ",", "float16x8_t", "__c", ")", "{"], "ground_truth": ["return", "__builtin_aarch64_simd_bslv8hf_suss", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "File": "arm", "Func": "neon4_vbslq_f16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15955, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasAddLogicalFusion", "(", ")", "const", "{"], "ground_truth": ["return", "HasAddLogicalFusion", ";"], "File": "PPCSubtarget18", "Func": "hasAddLogicalFusion", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15956, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumOps", ";", "++", "i", ")", "if", "(", "!", "(", "isUndefOrEqual", "(", "Mask", "[", "i", "]", ",", "i", "+", "NumOps", ")", "||", "(", "V2IsUndef", "&&", "isUndefOrInRange", "(", "Mask", "[", "i", "]", ",", "NumOps", ",", "NumOps", "*", "<NUM_LIT>", ")", ")", "||", "(", "V2IsSplat", "&&", "isUndefOrEqual", "(", "Mask", "[", "i", "]", ",", "NumOps", ")", ")", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)2", "Func": "isCommutedMOVLMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15957, "Length": 70, "Cover_Rate": 0.4605263157894737, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "*", "cum", "<", "<NUM_LIT>", ")", "return", "gen_rtx_REG", "(", "arg", ".", "mode", ",", "*", "cum", "+", "<NUM_LIT>", ")", ";"], "ground_truth": ["else", "return", "NULL_RTX", ";"], "File": "bpf", "Func": "bpf_function_arg", "Target": "bpf", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 15958, "Length": 24, "Cover_Rate": 0.5106382978723404, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "performBitcastCombine", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "SelectionDAG", "&", "DAG", ")", "{", "if", "(", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op0", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "!", "(", "Op0", "->", "isMachineOpcode", "(", ")", "&&", "Op0", "->", "getMachineOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "idx", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op0", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Op0", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "Op0", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getVectorNumElements", "(", ")", "!=", "idx", "&&", "idx", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "}", "else", "if", "(", "Op0", "->", "getMachineOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "idx", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "idx", "=", "<NUM_LIT>", ";", "}", "if", "(", "Op0", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Source", "=", "Op0", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "SVT", "=", "Source", "->", "getValueType", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "!", "SVT", ".", "isVector", "(", ")", "||", "SVT", ".", "getVectorNumElements", "(", ")", "!=", "VT", ".", "getVectorNumElements", "(", ")", "*", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";"], "File": "AArch64ISelLowering", "Func": "performBitcastCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15959, "Length": 274, "Cover_Rate": 0.6936708860759494, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "V", "=", "Mask", "[", "i", "]", "<", "NumElements", "?", "V1", ":", "V2", ";", "if", "(", "!", "InputV", ")", "InputV", "=", "V", ";", "else", "if", "(", "InputV", "!=", "V", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Mask", "[", "i", "]", "%", "NumElements", "!=", "i", "/", "Scale", ")", "return", "SDValue", "(", ")", ";", "}", "if", "(", "!", "InputV", ")", "return", "SDValue", "(", ")", ";", "return", "lowerVectorShuffleAsSpecificZeroOrAnyExtend", "(", "DL", ",", "VT", ",", "NumElements", ",", "Scale", ",", "AnyExt", ",", "InputV", ",", "Subtarget", ",", "DAG", ")", ";", "}", ";", "assert", "(", "Bits", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "int", "NumExtElements", "=", "Bits", "/", "<NUM_LIT>", ";", "for", "(", ";", "NumExtElements", "<", "NumElements", ";", "NumExtElements", "*=", "<NUM_LIT>", ")", "{", "assert", "(", "NumElements", "%", "NumExtElements", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "SDValue", "V", "=", "Lower", "(", "NumElements", "/", "NumExtElements", ")", ")", "return", "V", ";", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering113", "Func": "lowerVectorShuffleAsZeroOrAnyExtend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15960, "Length": 148, "Cover_Rate": 0.5138888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "unsigned", "Opc", "=", "Op", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "Op", ".", "getNode", "(", ")", "->", "dumpr", "(", "&", "DAG", ")", ";", "if", "(", "Opc", ">", "<STR_LIT>", "&&", "Opc", "<", "<STR_LIT>", ")", "errs", "(", ")", "<<", "<STR_LIT>", ";", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINSERT_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINSERT_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerEXTRACT_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerEXTRACT_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerVECTOR_SHIFT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerJumpTable", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerEH_RETURN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "LowerATOMIC_FENCE", "(", "Op", ",", "DAG", ")", ";"], "File": "HexagonISelLowering22", "Func": "LowerOperation", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15961, "Length": 234, "Cover_Rate": 0.5441860465116279, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "getToken", "(", ")", "const", "{"], "ground_truth": ["assert", "(", "Kind", "==", "Token", "&&", "<STR_LIT>", ")", ";"], "File": "TeakAsmParser", "Func": "getToken", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15962, "Length": 17, "Cover_Rate": 0.8095238095238095, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "Chain", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "RVLocs", "[", "i", "]", ".", "getLocReg", "(", ")", ",", "RVLocs", "[", "i", "]", ".", "getValVT", "(", ")", ",", "InFlag", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "File": "Cpu0ISelLowering1", "Func": "LowerCallResult", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15963, "Length": 64, "Cover_Rate": 0.3764705882352941, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>Disassembler", "(", ")", "{", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>Disassembler", ")", ";"], "ground_truth": ["}"], "File": "SystemZDisassembler (2)1", "Func": "LLVMInitializeSystemZDisassembler", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15964, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "auto", "At", "=", "MI", "->", "isPHI", "(", ")", "?", "B", ".", "getFirstNonPHI", "(", ")", ":", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ";"], "ground_truth": ["BuildMI", "(", "B", ",", "At", ",", "DL", ",", "HII", ".", "get", "(", "<STR_LIT>", ")", ",", "NewR", ")", ".", "addReg", "(", "Rs", ".", "Reg", ",", "<NUM_LIT>", ",", "Rs", ".", "Sub", ")", ".", "addReg", "(", "Rt", ".", "Reg", ",", "<NUM_LIT>", ",", "Rt", ".", "Sub", ")", ";"], "File": "HexagonBitSimplify (2)1", "Func": "genPackhl", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15965, "Length": 75, "Cover_Rate": 0.3191489361702128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "getNumInterleavedAccesses", "(", "VectorType", "*", "VecTy", ",", "const", "DataLayout", "&", "DL", ")", "{"], "ground_truth": ["return", "(", "DL", ".", "getTypeSizeInBits", "(", "VecTy", ")", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";"], "File": "AArch64ISelLowering132", "Func": "getNumInterleavedAccesses", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15966, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "auto", "*", "Elt", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BV", "->", "getOperand", "(", "i", ")", ")", ";", "if", "(", "!", "Elt", "||", "Elt", "->", "isOpaque", "(", ")", "||", "Elt", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", "!=", "EltVT", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Elt", "->", "getAPIntValue", "(", ")", ".", "isNullValue", "(", ")", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["NewVecC", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "Elt", "->", "getAPIntValue", "(", ")", "-", "<NUM_LIT>", ",", "DL", ",", "EltVT", ")", ")", ";"], "File": "X86ISelLowering (2)8", "Func": "decrementVectorConstant", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15967, "Length": 96, "Cover_Rate": 0.5079365079365079, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "PerformVLDCombine", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ")", "{", "if", "(", "DCI", ".", "isBeforeLegalize", "(", ")", "||", "DCI", ".", "isCalledByLegalizer", "(", ")", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["return", "CombineBaseUpdate", "(", "N", ",", "DCI", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "PerformVLDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15968, "Length": 42, "Cover_Rate": 0.9767441860465116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TII", "->", "getOpRegClass", "(", "MI", ",", "<NUM_LIT>", ")", ";", "unsigned", "Size", "=", "RC", "->", "getSize", "(", ")", ";", "Result", ".", "Named", ".", "LGKM", "=", "Size", ">", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "}", "else", "{", "Result", ".", "Named", ".", "LGKM", "=", "<NUM_LIT>", ";", "}", "}", "else", "{", "Result", ".", "Named", ".", "LGKM", "=", "<NUM_LIT>", ";", "}", "}", "else", "{", "Result", ".", "Named", ".", "LGKM", "=", "<NUM_LIT>", ";", "}", "return", "Result", ";"], "ground_truth": ["}"], "File": "SIInsertWaits14", "Func": "getHwCounts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15969, "Length": 93, "Cover_Rate": 0.47692307692307695, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFObjectWriter", "::", "~", "<ISA_LIT>ELFObjectWriter", "(", ")", "{"], "ground_truth": ["}"], "File": "SHUXIELFObjectWriter", "Func": "~SHUXIELFObjectWriter", "Target": "SHUXI", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15970, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "align", ";", "align", "=", "rs6000_function_arg_boundary", "(", "mode", ",", "type", ")", "/", "PARM_BOUNDARY", "-", "<NUM_LIT>", ";", "return", "nwords", "+", "(", "-", "(", "rs6000_parm_offset", "(", ")", "+", "nwords", ")", "&", "align", ")", ";"], "ground_truth": ["}"], "File": "rs6000-call", "Func": "rs6000_parm_start", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15971, "Length": 34, "Cover_Rate": 0.68, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TOC_LO", ";", "break", ";", "}", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "Symbol", ",", "RefKind", ",", "Ctx", ")", ";", "if", "(", "!", "MO", ".", "isJTI", "(", ")", "&&", "MO", ".", "getOffset", "(", ")", ")", "Expr", "=", "MCBinaryExpr", "::", "CreateAdd", "(", "Expr", ",", "MCConstantExpr", "::", "Create", "(", "MO", ".", "getOffset", "(", ")", ",", "Ctx", ")", ",", "Ctx", ")", ";", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "&", "<STR_LIT>", ")", "{", "const", "MachineFunction", "*", "MF", "=", "MO", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";"], "ground_truth": ["const", "MCExpr", "*", "PB", "=", "MCSymbolRefExpr", "::", "Create", "(", "MF", "->", "getPICBaseSymbol", "(", ")", ",", "Ctx", ")", ";"], "File": "PPCMCInstLower3", "Func": "GetSymbolRef", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15972, "Length": 117, "Cover_Rate": 0.40344827586206894, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Create", "(", "VK_<ISA_LIT>_LO16", ",", "Expr", ",", "Ctx", ")", ";"], "ground_truth": ["}"], "File": "ARMMCExpr", "Func": "CreateLower16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15973, "Length": 11, "Cover_Rate": 0.4074074074074074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "qword", ")", "(", "vec_sub", "(", "(", "vec_ushort8", ")", "(", "b", ")", ",", "(", "vec_ushort8", ")", "(", "a", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "si2vmx", "Func": "si_sfh", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15974, "Length": 26, "Cover_Rate": 0.6842105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Changed", "=", "false", ";", "for", "(", "MachineLoop", "::", "iterator", "I", "=", "L", "->", "begin", "(", ")", ",", "E", "=", "L", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Changed", "|=", "findInnermostLoop", "(", "*", "I", ")", ";", "}", "return", "Changed", ";"], "ground_truth": ["}"], "File": "TPCMovCoalescer", "Func": "findInnermostLoop", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15975, "Length": 47, "Cover_Rate": 0.42727272727272725, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printFPRRegName", "(", "raw_ostream", "&", "O", ",", "unsigned", "RegNo", ")", "const", "{", "if", "(", "PrintBranchImmAsAddress", ")", "O", "<<", "getRegisterName", "(", "RegNo", ",", "<STR_LIT>", ")", ";", "else", "O", "<<", "getRegisterName", "(", "RegNo", ")", ";"], "ground_truth": ["}"], "File": "CSKYInstPrinter1", "Func": "printFPRRegName", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15976, "Length": 36, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Y", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "SDValue", "One", "=", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "SL", ",", "<STR_LIT>", ")", ";", "SDVTList", "ScaleVT", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "DivScale0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "ScaleVT", ",", "Y", ",", "Y", ",", "X", ")", ";", "SDValue", "NegDivScale0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "DivScale0", ")", ";", "SDValue", "Rcp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "DivScale0", ")", ";", "SDValue", "Fma0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "NegDivScale0", ",", "Rcp", ",", "One", ")", ";", "SDValue", "Fma1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Rcp", ",", "Fma0", ",", "Rcp", ")", ";", "SDValue", "Fma2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "NegDivScale0", ",", "Fma1", ",", "One", ")", ";", "SDValue", "DivScale1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "ScaleVT", ",", "X", ",", "Y", ",", "X", ")", ";", "SDValue", "Fma3", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Fma1", ",", "Fma2", ",", "Fma1", ")", ";", "SDValue", "Mul", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "DivScale1", ",", "Fma3", ")", ";", "SDValue", "Fma4", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "NegDivScale0", ",", "Mul", ",", "DivScale1", ")", ";", "SDValue", "Scale", ";", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "==", "<ISA_LIT>Subtarget", "::", "SOUTHERN_ISLANDS", ")", "{", "const", "SDValue", "Hi", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "SL", ",", "<STR_LIT>", ")", ";", "SDValue", "NumBC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "X", ")", ";", "SDValue", "DenBC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Y", ")", ";", "SDValue", "Scale0BC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "DivScale0", ")", ";", "SDValue", "Scale1BC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "DivScale1", ")", ";", "SDValue", "NumHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "NumBC", ",", "Hi", ")", ";", "SDValue", "DenHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "DenBC", ",", "Hi", ")", ";", "SDValue", "Scale0Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Scale0BC", ",", "Hi", ")", ";", "SDValue", "Scale1Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Scale1BC", ",", "Hi", ")", ";", "SDValue", "CmpDen", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "<STR_LIT>", ",", "DenHi", ",", "Scale0Hi", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["SDValue", "CmpNum", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "<STR_LIT>", ",", "NumHi", ",", "Scale1Hi", ",", "<STR_LIT>", ")", ";"], "File": "SIISelLowering110", "Func": "LowerFDIV64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15977, "Length": 430, "Cover_Rate": 0.6646058732612056, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>_32TargetMachine", "::", "<ISA_LIT>_32TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "<ISA_LIT>TargetMachine", "(", "T", ",", "TT", ",", "FS", ",", "false", ")", ",", "DataLayout", "(", "getSubtargetImpl", "(", ")", "->", "isTargetDarwin", "(", ")", "?", "<STR_LIT>", ":"], "ground_truth": ["(", "getSubtargetImpl", "(", ")", "->", "isTargetCygMing", "(", ")", "||", "getSubtargetImpl", "(", ")", "->", "isTargetWindows", "(", ")", ")", "?", "<STR_LIT>", ":"], "File": "X86TargetMachine51", "Func": "X86_32TargetMachine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15978, "Length": 67, "Cover_Rate": 0.7052631578947368, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCAsmInfo", "*", "create<ISA_LIT>MCAsmInfo", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ")", "{", "MCAsmInfo", "*", "MAI", "=", "new", "<ISA_LIT>MCAsmInfo", "(", "T", ",", "TT", ")", ";", "MachineLocation", "Dst", "(", "MachineLocation", "::", "VirtualFP", ")", ";"], "ground_truth": ["MachineLocation", "Src", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "XCoreMCTargetDesc21", "Func": "createXCoreMCAsmInfo", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15979, "Length": 42, "Cover_Rate": 0.711864406779661, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcgtz_s64", "(", "int64x1_t", "__a", ")", "{"], "ground_truth": ["return", "(", "uint64x1_t", ")", "(", "__a", ">", "__AARCH64_INT64_C", "(", "<NUM_LIT>", ")", ")", ";"], "File": "arm", "Func": "neon3_vcgtz_s64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15980, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vget_lane_p16", "(", "poly16x4_t", "__a", ",", "const", "int", "__b", ")", "{", "return", "(", "poly16_t", ")", "__builtin_neon_vget_laneuv4hi", "(", "(", "int16x4_t", ")", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vget_lane_p16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15981, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "FrameSize", "=", "MFI", "->", "getStackSize", "(", ")", ";", "unsigned", "MaxAlign", "=", "MFI", "->", "getMaxAlignment", "(", ")", ";", "unsigned", "TargetAlign", "=", "getStackAlignment", "(", ")", ";", "unsigned", "AlignMask", "=", "TargetAlign", "-", "<NUM_LIT>", ";", "bool", "DisableRedZone", "=", "MF", ".", "getFunction", "(", ")", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "NoRedZone", ")", ";", "if", "(", "!", "DisableRedZone", "&&", "(", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", "||", "!", "Subtarget", ".", "isSVR4ABI", "(", ")", "||", "FrameSize", "==", "<NUM_LIT>", ")", "&&", "FrameSize", "<=", "<NUM_LIT>", "&&", "!", "MFI", "->", "hasVarSizedObjects", "(", ")", "&&", "!", "MFI", "->", "adjustsStack", "(", ")", "&&", "!", "(", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", "&&", "Subtarget", ".", "isSVR4ABI", "(", ")", "&&", "spillsCR", "(", "MF", ")", ")", "&&", "(", "!", "ALIGN_STACK", "||", "MaxAlign", "<=", "TargetAlign", ")", ")", "{", "MFI", "->", "setStackSize", "(", "<NUM_LIT>", ")", ";", "return", ";", "}", "unsigned", "maxCallFrameSize", "=", "MFI", "->", "getMaxCallFrameSize", "(", ")", ";", "unsigned", "minCallFrameSize", "=", "getMinCallFrameSize", "(", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", ",", "Subtarget", ".", "isDarwinABI", "(", ")", ")", ";", "maxCallFrameSize", "=", "std", "::", "max", "(", "maxCallFrameSize", ",", "minCallFrameSize", ")", ";", "if", "(", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "maxCallFrameSize", "=", "(", "maxCallFrameSize", "+", "AlignMask", ")", "&", "~", "AlignMask", ";", "MFI", "->", "setMaxCallFrameSize", "(", "maxCallFrameSize", ")", ";", "FrameSize", "+=", "maxCallFrameSize", ";", "FrameSize", "=", "(", "FrameSize", "+", "AlignMask", ")", "&", "~", "AlignMask", ";", "MFI", "->", "setStackSize", "(", "FrameSize", ")", ";"], "ground_truth": ["}"], "File": "PPCFrameLowering42", "Func": "determineFrameLayout", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15982, "Length": 235, "Cover_Rate": 0.9552845528455285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "rs6000_secondary_reload_gpr", "(", "rtx", "reg", ",", "rtx", "mem", ",", "rtx", "scratch", ",", "bool", "store_p", ")", "{", "int", "regno", "=", "true_regnum", "(", "reg", ")", ";", "enum", "reg_class", "rclass", ";", "rtx", "addr", ";", "rtx", "scratch_or_premodify", "=", "scratch", ";", "if", "(", "TARGET_DEBUG_ADDR", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "store_p", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "debug_rtx", "(", "reg", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "debug_rtx", "(", "mem", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "debug_rtx", "(", "scratch", ")", ";", "}", "gcc_assert", "(", "regno", ">=", "<NUM_LIT>", "&&", "HARD_REGISTER_NUM_P", "(", "regno", ")", ")", ";"], "ground_truth": ["gcc_assert", "(", "MEM_P", "(", "mem", ")", ")", ";"], "File": "rs6000", "Func": "rs6000_secondary_reload_gpr", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15983, "Length": 111, "Cover_Rate": 0.4051094890510949, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Flags", ".", "IsGV", "=", "V", ";"], "ground_truth": ["}"], "File": "SPIRVDuplicatesTracker", "Func": "setIsGV", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15984, "Length": 7, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "UseCycle", "--", ";", "}", "if", "(", "UseCycle", ">", "<ISA_LIT>_MAX_LATENCY", ")", "{", "break", ";", "}", "DefCycle", "=", "<NUM_LIT>", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "J", "=", "PBB", "->", "end", "(", ")", ",", "PE", "=", "PBB", "->", "begin", "(", ")", ";", "J", "!=", "PE", ";", ")", "{", "--", "J", ";", "MachineInstr", "&", "DefMI", "=", "*", "J", ";", "if", "(", "ignoreInstr", "(", "&", "DefMI", ")", ")", "{", "continue", ";", "}", "if", "(", "DefMI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "{", "DefCycle", "++", ";", "}", "if", "(", "isJmpInstr", "(", "&", "DefMI", ")", ")", "{", "MachineBasicBlock", "*", "DestMBB", "=", "getJmpDest", "(", "&", "DefMI", ")", ";", "if", "(", "DestMBB", "&&", "DestMBB", "->", "getNumber", "(", ")", "==", "SBB", "->", "getNumber", "(", ")", ")", "{", "DefCycle", "=", "<NUM_LIT>", ";", "}", "}", "if", "(", "ignore_loop_instr", "&&", "<ISA_LIT>II", "::", "isLoopInst", "(", "DefMI", ".", "getDesc", "(", ")", ")", "&&", "(", "DefMI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", ")", "{", "DefCycle", "--", ";", "}", "if", "(", "(", "UseCycle", "+", "DefCycle", ")", ">", "<ISA_LIT>_MAX_LATENCY", ")", "{", "break", ";", "}", "int", "lat", ";", "if", "(", "DefMI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "UseMI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "{", "lat", "=", "<NUM_LIT>", ";", "}", "else", "{"], "ground_truth": ["lat", "=", "getRequiredDistance", "(", "DefMI", ",", "UseMI", ",", "UseCycle", "+", "DefCycle", "-", "<NUM_LIT>", ")", ";"], "File": "TPCLatencyResolver", "Func": "getRequiredBBDistance", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15985, "Length": 212, "Cover_Rate": 0.452991452991453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "APInt", "DemandedMask", "(", "APInt", "::", "getSignMask", "(", "Mask", ".", "getScalarValueSizeInBits", "(", ")", ")", ")", ";", "if", "(", "TLI", ".", "SimplifyDemandedBits", "(", "Mask", ",", "DemandedMask", ",", "DCI", ")", ")", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)6", "Func": "combineX86GatherScatter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15986, "Length": 37, "Cover_Rate": 0.37373737373737376, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>RegisterInfo", "::", "getRARegister", "(", ")", "const", "{"], "ground_truth": ["return", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "X86RegisterInfo11", "Func": "getRARegister", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15987, "Length": 15, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addMemOperands", "(", "Inst", ",", "N", ")", ";"], "ground_truth": ["}"], "File": "X86AsmParser (2)2", "Func": "addMemVX32Operands", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15988, "Length": 8, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ";"], "ground_truth": ["return", "AsmPrinter", "::", "doFinalization", "(", "M", ")", ";"], "File": "PIC16AsmPrinter5", "Func": "doFinalization", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15989, "Length": 14, "Cover_Rate": 0.35, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RelocType", "=", "unsigned", "(", "MachO", "::", "ARM64_RELOC_PAGEOFF12", ")", ";", "return", "true", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTPAGEOFF", ":", "RelocType", "=", "unsigned", "(", "MachO", "::", "ARM64_RELOC_GOT_LOAD_PAGEOFF12", ")", ";", "return", "true", ";", "case", "MCSymbolRefExpr", "::", "VK_TLVPPAGEOFF", ":", "RelocType", "=", "unsigned", "(", "MachO", "::", "ARM64_RELOC_TLVP_LOAD_PAGEOFF12", ")", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "Log2Size", "=", "llvm", "::", "Log2_32", "(", "<NUM_LIT>", ")", ";", "switch", "(", "Sym", "->", "getKind", "(", ")", ")", "{", "default", ":", "{", "Asm", ".", "getContext", "(", ")", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "case", "MCSymbolRefExpr", "::", "VK_PAGE", ":", "RelocType", "=", "unsigned", "(", "MachO", "::", "ARM64_RELOC_PAGE21", ")", ";", "return", "true", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTPAGE", ":", "RelocType", "=", "unsigned", "(", "MachO", "::", "ARM64_RELOC_GOT_LOAD_PAGE21", ")", ";", "return", "true", ";"], "ground_truth": ["case", "MCSymbolRefExpr", "::", "VK_TLVPPAGE", ":"], "File": "AArch64MachObjectWriter7", "Func": "getAArch64FixupKindMachOInfo", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15990, "Length": 131, "Cover_Rate": 0.32587064676616917, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>TargetAsmStreamer", "(", "S", ",", "OS", ")", ";"], "ground_truth": ["}"], "File": "Z80MCTargetDesc2", "Func": "createAsmTargetStreamer", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15991, "Length": 10, "Cover_Rate": 0.3448275862068966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "arm_ge_bits_access", "(", "void", ")", "{"], "ground_truth": ["if", "(", "cfun", "&&", "cfun", "->", "decl", ")", "return", "lookup_attribute", "(", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "cfun", "->", "decl", ")", ")", ";"], "File": "arm", "Func": "arm_ge_bits_access", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15992, "Length": 27, "Cover_Rate": 0.8709677419354839, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "MinCSFI", "=", "<NUM_LIT>", ";", "int", "MaxCSFI", "=", "-", "<NUM_LIT>", ";", "if", "(", "CSI", ".", "size", "(", ")", ")", "{", "MinCSFI", "=", "CSI", "[", "<NUM_LIT>", "]", ".", "getFrameIdx", "(", ")", ";", "MaxCSFI", "=", "CSI", "[", "CSI", ".", "size", "(", ")", "-", "<NUM_LIT>", "]", ".", "getFrameIdx", "(", ")", ";", "}", "unsigned", "FrameReg", ";", "FrameReg", "=", "<STR_LIT>", ";", "int64_t", "Offset", ";", "bool", "IsKill", "=", "false", ";", "Offset", "=", "SPOffset", "+", "(", "int64_t", ")", "StackSize", ";", "Offset", "+=", "MI", ".", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Offset", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ")", ";", "if", "(", "!", "MI", ".", "isDebugValue", "(", ")", "&&", "!", "<ISA_LIT>InstrInfo", "::", "validImmediate", "(", "MI", ".", "getOpcode", "(", ")", ",", "FrameReg", ",", "Offset", ")", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "II", "->", "getDebugLoc", "(", ")", ";", "unsigned", "NewImm", ";", "const", "<ISA_LIT>InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";"], "ground_truth": ["FrameReg", "=", "TII", ".", "loadImmediate", "(", "FrameReg", ",", "Offset", ",", "MBB", ",", "II", ",", "DL", ",", "NewImm", ")", ";"], "File": "TL45RegisterInfo", "Func": "eliminateFrameIndex", "Target": "TL45", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15993, "Length": 195, "Cover_Rate": 0.46208530805687204, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>Disassembler", "(", "STI", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassembler (2)", "Func": "createARMDisassembler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15994, "Length": 8, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isNonZeroElementsInOrder", "(", "const", "SmallBitVector", "Zeroable", ",", "ArrayRef", "<", "int", ">", "Mask", ",", "const", "EVT", "&", "VectorType", ",", "bool", "&", "IsZeroSideLeft", ")", "{", "int", "NextElement", "=", "-", "<NUM_LIT>", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "Zeroable", ".", "size", "(", ")", ";", "i", "<", "e", ";", "i", "++", ")", "{"], "ground_truth": ["if", "(", "Mask", "[", "i", "]", "==", "-", "<NUM_LIT>", ")", "return", "false", ";"], "File": "X86ISelLowering62", "Func": "isNonZeroElementsInOrder", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15995, "Length": 66, "Cover_Rate": 0.5196850393700787, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>SinglePathInfo", "::", "isMaybe", "(", "const", "MachineFunction", "&", "MF", ")", "{"], "ground_truth": ["return", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "<STR_LIT>", ")", ";"], "File": "PatmosSinglePathInfo", "Func": "isMaybe", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 15996, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "v", ")", ")", "return", "F", ";", "if", "(", "Instruction", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "v", ")", ")", "return", "I", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "if", "(", "BasicBlock", "*", "B", "=", "dyn_cast", "<", "BasicBlock", ">", "(", "v", ")", ")", "return", "B", "->", "getParent", "(", ")", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "NVPTXUtilities13", "Func": "getParentFunction", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15997, "Length": 66, "Cover_Rate": 0.8461538461538461, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMemWithUimmOffsetSP", "(", ")", "const", "{"], "ground_truth": ["return", "isMem", "(", ")", "&&", "isConstantMemOff", "(", ")", "&&", "isUInt", "<", "Bits", ">", "(", "getConstantMemOff", "(", ")", ")", "&&", "getMemBase", "(", ")", "->", "isRegIdx", "(", ")", "&&", "(", "getMemBase", "(", ")", "->", "getGPR32Reg", "(", ")", "==", "<STR_LIT>", ")", ";"], "File": "MipsAsmParser (2)4", "Func": "isMemWithUimmOffsetSP", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15998, "Length": 45, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SrcSize", "==", "<NUM_LIT>", ")", "{", "EVT", "VecIdxTy", "=", "getVectorIdxTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "EVT", "SplitVT", "=", "N1", ".", "getValueType", "(", ")", ".", "getHalfNumVectorElementsVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "unsigned", "SplitNumElts", "=", "SplitVT", ".", "getVectorNumElements", "(", ")", ";", "Op1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "SplitVT", ",", "N1", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VecIdxTy", ")", ")", ";", "Op2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "SplitVT", ",", "N1", ",", "DAG", ".", "getConstant", "(", "SplitNumElts", ",", "DL", ",", "VecIdxTy", ")", ")", ";", "}", "else", "{", "Op1", "=", "SrcSize", "==", "<NUM_LIT>", "?", "N1", ":", "widenVec", "(", "DAG", ",", "N1", ",", "DL", ")", ";", "Op2", "=", "DAG", ".", "getUNDEF", "(", "WideVT", ")", ";", "}", "unsigned", "SizeMult", "=", "SrcSize", "/", "TrgVT", ".", "getSizeInBits", "(", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ShuffV", ";", "if", "(", "Subtarget", ".", "isLittleEndian", "(", ")", ")", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "TrgNumElts", ";", "++", "i", ")", "ShuffV", ".", "push_back", "(", "i", "*", "SizeMult", ")", ";", "else", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<=", "TrgNumElts", ";", "++", "i", ")", "ShuffV", ".", "push_back", "(", "i", "*", "SizeMult", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "TrgNumElts", ";", "i", "<", "WideNumElts", ";", "++", "i", ")", "ShuffV", ".", "push_back", "(", "WideNumElts", "+", "<NUM_LIT>", ")", ";"], "File": "PPCISelLowering100", "Func": "LowerTRUNCATEVector", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15999, "Length": 228, "Cover_Rate": 0.4550898203592814, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>InstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "return", "isSimpleMove", "(", "MI", ",", "FrameIndex", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SystemZInstrInfo (2)", "Func": "isLoadFromStackSlot", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16000, "Length": 27, "Cover_Rate": 0.9310344827586207, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "&", "BranchRelaxationPassID", ")", ";"], "ground_truth": ["}"], "File": "MCS51TargetMachine", "Func": "addPreEmitPass", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16001, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "parseSwizzleOperand", "(", "LaneIdx", ",", "<NUM_LIT>", ",", "GroupSize", "-", "<NUM_LIT>", ",", "<STR_LIT>", ",", "Loc", ")", ")", "{", "Imm", "=", "encodeBitmaskPerm", "(", "BITMASK_MAX", "-", "GroupSize", "+", "<NUM_LIT>", ",", "LaneIdx", ",", "<NUM_LIT>", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "parseSwizzleBroadcast", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16002, "Length": 37, "Cover_Rate": 0.3394495412844037, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FrameLowering", "::", "<ISA_LIT>FrameLowering", "(", ")", ":", "TargetFrameLowering", "(", "StackGrowsDown", ",", "Align", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "MOSFrameLowering", "Func": "MOSFrameLowering", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16003, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Changed", "=", "false", ";", "const", "<ISA_LIT>TargetMachine", "*", "TM", "=", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "*", ">", "(", "&", "MF", ".", "getTarget", "(", ")", ")", ";"], "ground_truth": ["if", "(", "(", "TM", "->", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", "||", "MF", ".", "getFunction", "(", ")", ".", "hasAddressTaken", "(", ")", "||", "!", "MF", ".", "getFunction", "(", ")", ".", "hasLocalLinkage", "(", ")", ")", "&&", "!", "MF", ".", "getFunction", "(", ")", ".", "doesNoCfCheck", "(", ")", ")", "{"], "File": "X86IndirectBranchTracking2", "Func": "applyCoarseIBT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16004, "Length": 72, "Cover_Rate": 0.6545454545454545, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "&", "FlagsOP", "=", "MI", "->", "getOperand", "(", "OpNo", "-", "<NUM_LIT>", ")", ";", "if", "(", "!", "FlagsOP", ".", "isImm", "(", ")", ")", "return", "true", ";", "unsigned", "Flags", "=", "FlagsOP", ".", "getImm", "(", ")", ";", "unsigned", "NumVals", "=", "InlineAsm", "::", "getNumOperandRegisters", "(", "Flags", ")", ";", "if", "(", "NumVals", "!=", "<NUM_LIT>", ")", "return", "true", ";", "unsigned", "RegOp", "=", "OpNo", "+", "<NUM_LIT>", ";", "if", "(", "RegOp", ">=", "MI", "->", "getNumOperands", "(", ")", ")", "return", "true", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "RegOp", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "return", "true", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "O", "<<", "<ISA_LIT>InstPrinter", "::", "getRegisterName", "(", "Reg", ")", ";", "return", "false", ";", "}"], "ground_truth": ["default", ":"], "File": "LanaiAsmPrinter1", "Func": "PrintAsmOperand", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16005, "Length": 122, "Cover_Rate": 0.5674418604651162, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "STI", ".", "isTargetWindows", "(", ")", ")", "FramePtr", "=", "<STR_LIT>", ";", "else", "FramePtr", "=", "STI", ".", "isThumb", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo42", "Func": "ARMBaseRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16006, "Length": 27, "Cover_Rate": 0.32142857142857145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SITypeRewriter4", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16007, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "m68k_output_pic_call", "(", "rtx", "dest", ")", "{", "const", "char", "*", "out", ";", "if", "(", "!", "(", "GET_CODE", "(", "dest", ")", "==", "MEM", "&&", "GET_CODE", "(", "XEXP", "(", "dest", ",", "<NUM_LIT>", ")", ")", "==", "SYMBOL_REF", ")", ")", "out", "=", "<STR_LIT>", ";", "else", "if", "(", "TARGET_PCREL", ")", "out", "=", "<STR_LIT>", ";"], "ground_truth": ["else", "if", "(", "TARGET_68020", ")", "out", "=", "<STR_LIT>", ";"], "File": "m68k3", "Func": "m68k_output_pic_call", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16008, "Length": 58, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512h", ")", "__builtin_ia32_vfcmulcph512_round", "(", "(", "__v32hf", ")", "__A", ",", "(", "__v32hf", ")", "__B", ",", "__D", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm512_fcmul_round_pch", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16009, "Length": 20, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "unique_ptr", "<", "ScheduleDAGMutation", ">", "create<ISA_LIT>MacroFusionDAGMutation", "(", ")", "{"], "ground_truth": ["return", "createBranchMacroFusionDAGMutation", "(", "shouldScheduleAdjacent", ")", ";"], "File": "X86MacroFusion", "Func": "createX86MacroFusionDAGMutation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16010, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "arg0", "(", "unsigned", "idx", ")", "{", "return", "idx", "==", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "TVMStackPatterns", "Func": "arg0", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16011, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "<ISA_LIT>TargetLowering", "::", "getSetCCResultType", "(", "const", "DataLayout", "&", "DL", ",", "LLVMContext", "&", "C", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "VT", ".", "changeVectorElementTypeToInteger", "(", ")", ";", "return", "TargetLowering", "::", "getSetCCResultType", "(", "DL", ",", "C", ",", "VT", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyISelLowering (2)1", "Func": "getSetCCResultType", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16012, "Length": 47, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vbicq_m_n_u32", "(", "uint32x4_t", "__a", ",", "const", "int", "__imm", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vbicq_m_n_uv4si", "(", "__a", ",", "__imm", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vbicq_m_n_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16013, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "src", "=", "gen_rtx_MEM", "(", "mode", ",", "src_reg", ")", ";", "emit_insn", "(", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "set", ",", "clobber", ")", ")", ")", ";", "}", "if", "(", "!", "reload_in_progress", "&&", "!", "reload_completed", "&&", "GET_CODE", "(", "dest", ")", "==", "MEM", "&&", "(", "GET_CODE", "(", "XEXP", "(", "dest", ",", "<NUM_LIT>", ")", ")", "!=", "CONST_INT", "||", "!", "xstormy16_legitimate_address_p", "(", "mode", ",", "XEXP", "(", "dest", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "&&", "!", "xstormy16_below100_operand", "(", "dest", ",", "mode", ")", "&&", "GET_CODE", "(", "src", ")", "!=", "REG", "&&", "GET_CODE", "(", "src", ")", "!=", "SUBREG", ")", "src", "=", "copy_to_mode_reg", "(", "mode", ",", "src", ")", ";", "if", "(", "reload_completed", "&&", "mode", "!=", "HImode", "&&", "mode", "!=", "QImode", ")", "{", "xstormy16_split_move", "(", "mode", ",", "dest", ",", "src", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "stormy163", "Func": "xstormy16_expand_move", "Target": "stormy16", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16014, "Length": 127, "Cover_Rate": 0.3649425287356322, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")", "return", "status", ";", "status", "=", "DecodeOperandRegister", "(", "Inst", ",", "s3", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")", "return", "status", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "const4", ")", ")", ";", "status", "=", "DecodeOperandRegister", "(", "Inst", ",", "s1", ",", "Address", ",", "Decoder", ")", ";"], "ground_truth": ["if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")", "return", "status", ";"], "File": "TriCoreDisassembler (2)", "Func": "DecodeRCRRInstruction", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16015, "Length": 71, "Cover_Rate": 0.39226519337016574, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "N", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "VT", "==", "<STR_LIT>", ")", "return", "CurDAG", "->", "getTargetInsertSubreg", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "getUNDEF64", "(", "DL", ")", ",", "N", ")", ";", "if", "(", "N", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "VT", "==", "<STR_LIT>", ")", "return", "CurDAG", "->", "getTargetExtractSubreg", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N", ")", ";", "assert", "(", "N", ".", "getValueType", "(", ")", "==", "VT", "&&", "<STR_LIT>", ")", ";", "return", "N", ";"], "ground_truth": ["}"], "File": "SystemZISelDAGToDAG10", "Func": "convertTo", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16016, "Length": 78, "Cover_Rate": 0.7428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ";", "Attribute", "FSAttr", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ";", "std", "::", "string", "CPU", "=", "!", "CPUAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "CPUAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetCPU", ";"], "ground_truth": ["std", "::", "string", "FS", "=", "!", "FSAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "FSAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetFS", ";"], "File": "TPCTargetMachine", "Func": "getSubtargetImpl", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16017, "Length": 74, "Cover_Rate": 0.7628865979381443, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcvtph_s32_f16", "(", "float16_t", "__a", ")", "{", "return", "__builtin_neon_vcvtphssi", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "fp16_vcvtph_s32_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16018, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "TargetOpcode", "::", "COPY", ":", "if", "(", "isPredReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "{", "RegisterSubReg", "RD", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Register", "::", "isVirtualRegister", "(", "RD", ".", "R", ")", ")", "PredGPRs", ".", "insert", "(", "RD", ")", ";", "}", "break", ";", "}", "}", "}"], "ground_truth": ["}"], "File": "HexagonGenPredicate1", "Func": "collectPredicateGPR", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16019, "Length": 60, "Cover_Rate": 0.37735849056603776, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>CFGStructurizerPass", "(", ")", ",", "false", ")", ";"], "ground_truth": ["addPass", "(", "create<ISA_LIT>PreEmitImmPass", "(", "get<ISA_LIT>TargetMachine", "(", ")", ".", "MCP", ")", ",", "false", ")", ";"], "File": "TGSITargetMachine", "Func": "addPreEmitPass", "Target": "TGSI", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16020, "Length": 23, "Cover_Rate": 0.7666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "EncVal", "=", "Imm", ";"], "ground_truth": ["return", "(", "EncVal", "<<", "<NUM_LIT>", ")", "|", "(", "EncVal", "<<", "<NUM_LIT>", ")", "|", "<NUM_LIT>", ";"], "File": "ARM64AddressingModes", "Func": "decodeAdvSIMDModImmType8", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16021, "Length": 20, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "int", "BackChainIdx", "=", "FI", "->", "getFramePointerSaveIndex", "(", ")", ";", "if", "(", "!", "BackChainIdx", ")", "{", "BackChainIdx", "=", "MFI", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "-", "<STR_LIT>", ",", "false", ")", ";", "FI", "->", "setFramePointerSaveIndex", "(", "BackChainIdx", ")", ";", "}"], "ground_truth": ["SDValue", "BackChain", "=", "DAG", ".", "getFrameIndex", "(", "BackChainIdx", ",", "PtrVT", ")", ";"], "File": "SystemZISelLowering105", "Func": "lowerFRAMEADDR", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16022, "Length": 74, "Cover_Rate": 0.4625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask3_fmadd_pch", "(", "__m128h", "__A", ",", "__m128h", "__B", ",", "__m128h", "__C", ",", "__mmask8", "__D", ")", "{"], "ground_truth": ["return", "(", "__m128h", ")", "__builtin_ia32_vfmaddcph128_mask3", "(", "(", "__v8hf", ")", "__A", ",", "(", "__v8hf", ")", "__B", ",", "(", "__v8hf", ")", "__C", ",", "__D", ")", ";"], "File": "avx512fp16vlintrin", "Func": "_mm_mask3_fmadd_pch", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16023, "Length": 52, "Cover_Rate": 0.9811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_addsubps", "(", "(", "__v4sf", ")", "__X", ",", "(", "__v4sf", ")", "__Y", ")", ";"], "ground_truth": ["}"], "File": "pmmintrin", "Func": "_mm_addsub_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16024, "Length": 18, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasCONTEXTIDREL2", "(", ")", "const", "{"], "ground_truth": ["return", "HasCONTEXTIDREL2", ";"], "File": "AArch64Subtarget (2)1", "Func": "hasCONTEXTIDREL2", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16025, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "<ISA_LIT>DAGToDAGISel", "::", "glueCopyToM0", "(", "SDNode", "*", "N", ",", "SDValue", "Val", ")", "const", "{", "const", "<ISA_LIT>TargetLowering", "&", "Lowering", "=", "*", "static_cast", "<", "const", "<ISA_LIT>TargetLowering", "*", ">", "(", "getTargetLowering", "(", ")", ")", ";", "assert", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "SDValue", "M0", "=", "Lowering", ".", "copyToM0", "(", "*", "CurDAG", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "SDLoc", "(", "N", ")", ",", "Val", ")", ";", "SDValue", "Glue", "=", "M0", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";"], "ground_truth": ["Ops", ".", "push_back", "(", "M0", ")", ";"], "File": "AMDGPUISelDAGToDAG105", "Func": "glueCopyToM0", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16026, "Length": 101, "Cover_Rate": 0.6047904191616766, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "condition", ",", "cmp_result", ";", "int", "cmp_value", ";", "if", "(", "target", "==", "<NUM_LIT>", "||", "GET_MODE", "(", "target", ")", "!=", "SImode", ")", "target", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "cmp_result", "=", "gen_rtx_REG", "(", "CCDSPmode", ",", "CCDSP_PO_REGNUM", ")", ";", "if", "(", "builtin_type", "==", "MIPS_BUILTIN_BPOSGE32", ")", "cmp_value", "=", "<NUM_LIT>", ";", "else", "gcc_assert", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["condition", "=", "gen_rtx_GE", "(", "VOIDmode", ",", "cmp_result", ",", "GEN_INT", "(", "cmp_value", ")", ")", ";"], "File": "mips", "Func": "mips_expand_builtin_bposge", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16027, "Length": 67, "Cover_Rate": 0.7282608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vbicq_x_u16", "(", "uint16x8_t", "__a", ",", "uint16x8_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vbicq_m_uv8hi", "(", "__arm_vuninitializedq_u16", "(", ")", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vbicq_x_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16028, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "stack_top_dies", "=", "find_regno_note", "(", "insn", ",", "REG_DEAD", ",", "FIRST_STACK_REG", ")", "!=", "<NUM_LIT>", ";", "int", "dimode_p", "=", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "DImode", ";", "int", "round_mode", "=", "get_attr_i387_cw", "(", "insn", ")", ";", "if", "(", "(", "dimode_p", "||", "fisttp", ")", "&&", "!", "stack_top_dies", ")", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "gcc_assert", "(", "STACK_TOP_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "gcc_assert", "(", "MEM_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "gcc_assert", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "!=", "TFmode", ")", ";", "if", "(", "fisttp", ")", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "else", "{", "if", "(", "round_mode", "!=", "I387_CW_ANY", ")", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "if", "(", "stack_top_dies", "||", "dimode_p", ")", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "else", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "if", "(", "round_mode", "!=", "I387_CW_ANY", ")", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "}", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "i3864", "Func": "output_fix_trunc", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16029, "Length": 153, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_cvtsi2ss64", "(", "(", "__v4sf", ")", "__A", ",", "__B", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm_cvt_roundi64_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16030, "Length": 17, "Cover_Rate": 0.38636363636363635, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetELFStreamer", "::", "emitDirectiveSetDsp", "(", ")", "{"], "ground_truth": ["}"], "File": "MipsTargetStreamer16", "Func": "emitDirectiveSetDsp", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16031, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "bool", "(", "isExactFPImm", "<", "ImmIs0", ",", "ImmIs1", ">", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "bool", "(", "isExactFPImm", "<", "ImmIs1", ">", "(", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser (2)2", "Func": "addExactFPImmOperands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16032, "Length": 38, "Cover_Rate": 0.6440677966101694, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "IntrinID", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "MIRBuilder", ".", "buildInstr", "(", "<STR_LIT>", ",", "{", "}", ",", "{", "}", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "MIRBuilder", ".", "buildInstr", "(", "<STR_LIT>", ",", "{", "}", ",", "{", "}", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "break", ";", "}", "I", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AArch64InstructionSelector43", "Func": "selectIntrinsicWithSideEffects", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16033, "Length": 67, "Cover_Rate": 0.5982142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "op", "==", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "op", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "addImm", "(", "<STR_LIT>", ")", "->", "addRegisterDead", "(", "<STR_LIT>", ",", "RegInfo", ")", ";", "else", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "op", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", "->", "addRegisterDead", "(", "<STR_LIT>", ",", "RegInfo", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ";", "if", "(", "op", "==", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "op", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "else", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "op", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ";"], "File": "TeakInstrInfo", "Func": "copyPhysReg", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16034, "Length": 177, "Cover_Rate": 0.41067285382830626, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "s390_function_arg_float", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "int", "size", "=", "s390_function_arg_size", "(", "mode", ",", "type", ")", ";", "if", "(", "size", ">", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "TARGET_SOFT_FLOAT", ")", "return", "false", ";", "if", "(", "!", "type", ")", "return", "mode", "==", "SFmode", "||", "mode", "==", "DFmode", "||", "mode", "==", "SDmode", "||", "mode", "==", "DDmode", ";", "while", "(", "TREE_CODE", "(", "type", ")", "==", "RECORD_TYPE", ")", "{", "tree", "field", ",", "single", "=", "NULL_TREE", ";", "for", "(", "field", "=", "TYPE_FIELDS", "(", "type", ")", ";", "field", ";", "field", "=", "DECL_CHAIN", "(", "field", ")", ")", "{", "if", "(", "TREE_CODE", "(", "field", ")", "!=", "FIELD_DECL", ")", "continue", ";", "if", "(", "single", "==", "NULL_TREE", ")", "single", "=", "TREE_TYPE", "(", "field", ")", ";", "else", "return", "false", ";", "}", "if", "(", "single", "==", "NULL_TREE", ")", "return", "false", ";", "else", "type", "=", "single", ";"], "ground_truth": ["}"], "File": "s3904", "Func": "s390_function_arg_float", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16035, "Length": 139, "Cover_Rate": 0.9391891891891891, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSubtargetInfo", "&", "STI", "=", "copySTI", "(", ")", ";", "FeatureBitset", "FeatureBits", "=", "STI", ".", "getFeatureBits", "(", ")", ";", "FeatureBits", "&=", "~", "<ISA_LIT>AssemblerOptions", "::", "AllArchRelatedMask", ";", "STI", ".", "setFeatureBits", "(", "FeatureBits", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "ToggleFeature", "(", "ArchFeature", ")", ")", ")", ";"], "ground_truth": ["AssemblerOptions", ".", "back", "(", ")", "->", "setFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ";"], "File": "MipsAsmParser (2)4", "Func": "selectArch", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16036, "Length": 59, "Cover_Rate": 0.8805970149253731, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "ReferenceType", "==", "LLVMDisassembler_ReferenceType_Out_Objc_Selector_Ref", ")", "CommentStream", "<<", "<STR_LIT>", "<<", "ReferenceName", ";", "else", "if", "(", "ReferenceType", "==", "LLVMDisassembler_ReferenceType_Out_Objc_Class_Ref", ")", "CommentStream", "<<", "<STR_LIT>", "<<", "ReferenceName", ";", "return", "false", ";", "}", "else", "{", "return", "false", ";", "}", "}", "const", "MCExpr", "*", "Add", "=", "nullptr", ";", "if", "(", "SymbolicOp", ".", "AddSymbol", ".", "Present", ")", "{", "if", "(", "SymbolicOp", ".", "AddSymbol", ".", "Name", ")", "{", "StringRef", "Name", "(", "SymbolicOp", ".", "AddSymbol", ".", "Name", ")", ";", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Name", ")", ";", "MCSymbolRefExpr", "::", "VariantKind", "Variant", "=", "getVariant", "(", "SymbolicOp", ".", "VariantKind", ")", ";", "if", "(", "Variant", "!=", "MCSymbolRefExpr", "::", "VK_None", ")", "Add", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "Variant", ",", "Ctx", ")", ";", "else", "Add", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "Ctx", ")", ";", "}", "else", "{", "Add", "=", "MCConstantExpr", "::", "create", "(", "SymbolicOp", ".", "AddSymbol", ".", "Value", ",", "Ctx", ")", ";", "}", "}", "const", "MCExpr", "*", "Sub", "=", "nullptr", ";", "if", "(", "SymbolicOp", ".", "SubtractSymbol", ".", "Present", ")", "{", "if", "(", "SymbolicOp", ".", "SubtractSymbol", ".", "Name", ")", "{", "StringRef", "Name", "(", "SymbolicOp", ".", "SubtractSymbol", ".", "Name", ")", ";", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Name", ")", ";", "Sub", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "Ctx", ")", ";", "}", "else", "{", "Sub", "=", "MCConstantExpr", "::", "create", "(", "SymbolicOp", ".", "SubtractSymbol", ".", "Value", ",", "Ctx", ")", ";", "}", "}", "const", "MCExpr", "*", "Off", "=", "nullptr", ";", "if", "(", "SymbolicOp", ".", "Value", "!=", "<NUM_LIT>", ")", "Off", "=", "MCConstantExpr", "::", "create", "(", "SymbolicOp", ".", "Value", ",", "Ctx", ")", ";", "const", "MCExpr", "*", "Expr", ";", "if", "(", "Sub", ")", "{", "const", "MCExpr", "*", "LHS", ";", "if", "(", "Add", ")", "LHS", "=", "MCBinaryExpr", "::", "createSub", "(", "Add", ",", "Sub", ",", "Ctx", ")", ";", "else", "LHS", "=", "MCUnaryExpr", "::", "createMinus", "(", "Sub", ",", "Ctx", ")", ";", "if", "(", "Off", ")", "Expr", "=", "MCBinaryExpr", "::", "createAdd", "(", "LHS", ",", "Off", ",", "Ctx", ")", ";", "else", "Expr", "=", "LHS", ";", "}", "else", "if", "(", "Add", ")", "{", "if", "(", "Off", ")", "Expr", "=", "MCBinaryExpr", "::", "createAdd", "(", "Add", ",", "Off", ",", "Ctx", ")", ";", "else", "Expr", "=", "Add", ";", "}", "else", "{", "if", "(", "Off", ")", "Expr", "=", "Off", ";"], "ground_truth": ["else", "Expr", "=", "MCConstantExpr", "::", "create", "(", "<NUM_LIT>", ",", "Ctx", ")", ";"], "File": "AArch64ExternalSymbolizer15", "Func": "tryAddingSymbolicOperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16037, "Length": 371, "Cover_Rate": 0.37025948103792417, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "MemSDNode", "*", "M", "=", "cast", "<", "MemSDNode", ">", "(", "Op", ")", ";", "unsigned", "Opc", "=", "(", "IntrID", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "Ops", "[", "]", "=", "{", "M", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "M", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "M", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "return", "DAG", ".", "getMemIntrinsicNode", "(", "Opc", ",", "SDLoc", "(", "Op", ")", ",", "M", "->", "getVTList", "(", ")", ",", "Ops", ",", "M", "->", "getMemoryVT", "(", ")", ",", "M", "->", "getMemOperand", "(", ")", ")", ";", "}", "default", ":"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "SIISelLowering101", "Func": "LowerINTRINSIC_W_CHAIN", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16038, "Length": 101, "Cover_Rate": 0.6644736842105263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "int", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_comige_ss", "(", "__m128", "__A", ",", "__m128", "__B", ")", "{", "return", "(", "__A", "[", "<NUM_LIT>", "]", ">=", "__B", "[", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin", "Func": "_mm_comige_ss", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16039, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vtstq_p16", "(", "poly16x8_t", "__a", ",", "poly16x8_t", "__b", ")", "{"], "ground_truth": ["return", "(", "uint16x8_t", ")", "(", "(", "__a", "&", "__b", ")", "!=", "<NUM_LIT>", ")", ";"], "File": "arm", "Func": "neon2_vtstq_p16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16040, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ForCodeSize", "=", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "Attribute", "::", "OptimizeForSize", ")", "||", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "Attribute", "::", "MinSize", ")", ";", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "return", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelDAGToDAG29", "Func": "runOnMachineFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16041, "Length": 49, "Cover_Rate": 0.8448275862068966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "ReadDef", "=", "MI", ".", "readsVirtualRegister", "(", "Def", "->", "getReg", "(", ")", ")", ";", "if", "(", "ReadDef", ")", "{", "Insts", ".", "push_back", "(", "&", "MI", ")", ";", "addDefsToList", "(", "MI", ",", "Defs", ")", ";", "return", "true", ";", "}", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer13", "Func": "addToListsIfDependent", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16042, "Length": 43, "Cover_Rate": 0.5443037974683544, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vshld_n_s64", "(", "int64_t", "__a", ",", "const", "int", "__b", ")", "{", "return", "__builtin_aarch64_ashldi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vshld_n_s64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16043, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "std", "::", "string", "&", "<ISA_LIT>LA25Stub", "::", "name", "(", ")", "const", "{", "return", "m_Name", ";"], "ground_truth": ["}"], "File": "MipsLA25Stub", "Func": "name", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16044, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask3_fnmadd_round_pd", "(", "__m512d", "__A", ",", "__m512d", "__B", ",", "__m512d", "__C", ",", "__mmask8", "__U", ",", "const", "int", "__R", ")", "{"], "ground_truth": ["return", "(", "__m512d", ")", "__builtin_ia32_vfnmaddpd512_mask3", "(", "(", "__v8df", ")", "__A", ",", "(", "__v8df", ")", "__B", ",", "(", "__v8df", ")", "__C", ",", "(", "__mmask8", ")", "__U", ",", "__R", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask3_fnmadd_round_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16045, "Length": 61, "Cover_Rate": 0.9838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "WaterIsInRange", "(", "UserOffset", ",", "WaterBB", ",", "U", ")", ")", "{", "if", "(", "isThumb", "&&", "(", "BBOffsets", "[", "WaterBB", "->", "getNumber", "(", ")", "]", "+", "BBSizes", "[", "WaterBB", "->", "getNumber", "(", ")", "]", ")", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", "{", "if", "(", "!", "WaterBBThatWouldPad", ")", "{", "WaterBBThatWouldPad", "=", "WaterBB", ";", "IPThatWouldPad", "=", "IP", ";", "}", "}", "else", "{"], "ground_truth": ["*", "NewMBB", "=", "AcceptWater", "(", "WaterBB", ",", "IP", ")", ";"], "File": "ARMConstantIslandPass18", "Func": "LookForWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16046, "Length": 69, "Cover_Rate": 0.3520408163265306, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "temp", ".", "val", "[", "<NUM_LIT>", "]", "=", "vcombine_s16", "(", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "vcreate_s16", "(", "__AARCH64_INT64_C", "(", "<NUM_LIT>", ")", ")", ")", ";", "temp", ".", "val", "[", "<NUM_LIT>", "]", "=", "vcombine_s16", "(", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "vcreate_s16", "(", "__AARCH64_INT64_C", "(", "<NUM_LIT>", ")", ")", ")", ";", "__o", "=", "__builtin_aarch64_set_qregciv8hi", "(", "__o", ",", "(", "int16x8_t", ")", "temp", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "__o", "=", "__builtin_aarch64_set_qregciv8hi", "(", "__o", ",", "(", "int16x8_t", ")", "temp", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["__o", "=", "__builtin_aarch64_set_qregciv8hi", "(", "__o", ",", "(", "int16x8_t", ")", "temp", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";"], "File": "arm", "Func": "neon2_vst3_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16047, "Length": 107, "Cover_Rate": 0.66875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "getDataType", "(", ")", ")", ")", ";"], "File": "TPCAsmParser", "Func": "addDataTypeOperands", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16048, "Length": 23, "Cover_Rate": 0.6388888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "MachineOperand", "&", "Op", ":", "MI", ".", "explicit_operands", "(", ")", ")", "if", "(", "isIndex", "(", "Op", ",", "RI", ")", ")", "{", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "Z80oldInstrInfo", "Func": "hasIndex", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16049, "Length": 30, "Cover_Rate": 0.6521739130434783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "emitExportName", "(", "const", "MCSymbolWasm", "*", ",", "StringRef", ")", "override", "{"], "ground_truth": ["}"], "File": "WebAssemblyTargetStreamer (2)1", "Func": "emitExportName", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16050, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetAsmStreamer", "::", "emitArchExtension", "(", "unsigned", "ArchExt", ")", "{"], "ground_truth": ["OS", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "(", "ArchExt", ")", "<<", "<STR_LIT>", ";"], "File": "ARMELFStreamer (2)", "Func": "emitArchExtension", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16051, "Length": 20, "Cover_Rate": 0.8695652173913043, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "CallGraphNode", "*", "I", ":", "SCC", ")", "{", "Function", "*", "F", "=", "I", "->", "getFunction", "(", ")", ";", "if", "(", "!", "F", "||", "F", "->", "isDeclaration", "(", ")", "||", "<STR_LIT>", "(", "F", "->", "getCallingConv", "(", ")", ")", ")", "continue", ";", "Changed", "|=", "addFeatureAttributes", "(", "*", "F", ")", ";", "}"], "ground_truth": ["return", "Changed", ";"], "File": "AMDGPUAnnotateKernelFeatures12", "Func": "runOnSCC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16052, "Length": 53, "Cover_Rate": 0.7464788732394366, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "(", "name", "[", "<NUM_LIT>", "]", "==", "FASTCALL_PREFIX", ")", "||", "(", "strncmp", "(", "name", ",", "DLL_EXPORT_PREFIX", ",", "strlen", "(", "DLL_EXPORT_PREFIX", ")", ")", "==", "<NUM_LIT>", "&&", "name", "[", "strlen", "(", "DLL_EXPORT_PREFIX", ")", "]", "==", "FASTCALL_PREFIX", ")", ")", "{", "fprintf", "(", "stream", ",", "<STR_LIT>", ",", "i386_pe_strip_name_encoding", "(", "name", ")", ")", ";", "}", "else", "{", "fprintf", "(", "stream", ",", "<STR_LIT>", ",", "USER_LABEL_PREFIX", ",", "i386_pe_strip_name_encoding", "(", "name", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "winnt3", "Func": "i386_pe_output_labelref", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16053, "Length": 71, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SBase", "->", "setReg", "(", "SGPR", ")", ";", "}", "MachineOperand", "*", "SOff", "=", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "soff", ")", ";", "if", "(", "SOff", "&&", "!", "RI", ".", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "SOff", "->", "getReg", "(", ")", ")", ")", ")", "{", "Register", "SGPR", "=", "readlaneVGPRToSGPR", "(", "SOff", "->", "getReg", "(", ")", ",", "MI", ",", "MRI", ")", ";", "SOff", "->", "setReg", "(", "SGPR", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo11", "Func": "legalizeOperandsSMRD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16054, "Length": 67, "Cover_Rate": 0.4855072463768116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "Base", ".", "FrameIndex", "<<", "'\\n'", ";", "}", "if", "(", "!", "isRI", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", ";", "if", "(", "IndexReg", ".", "getNode", "(", ")", "!=", "<NUM_LIT>", ")", "IndexReg", ".", "getNode", "(", ")", "->", "dump", "(", ")", ";"], "ground_truth": ["else", "errs", "(", ")", "<<", "<STR_LIT>", ";"], "File": "SystemZISelDAGToDAG16", "Func": "dump", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16055, "Length": 55, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>SchedulerCandidate", "(", ")", ":", "Reason", "(", "NoCand", ")", ",", "RepeatReasonSet", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "SIMachineScheduler1", "Func": "SISchedulerCandidate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16056, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "arity", ">=", "MAX_ARGS", ")", "return", "NULL_RTX", ";", "if", "(", "O_IMM_P", "(", "op_flags", ")", "&&", "TREE_CODE", "(", "arg", ")", "!=", "INTEGER_CST", ")", "{", "error", "(", "<STR_LIT>", ",", "fndecl", ",", "arity", "+", "<NUM_LIT>", ")", ";", "return", "const0_rtx", ";", "}", "if", "(", "!", "s390_const_operand_ok", "(", "arg", ",", "arity", "+", "<NUM_LIT>", ",", "op_flags", ",", "fndecl", ")", ")", "return", "const0_rtx", ";", "insn_op", "=", "&", "insn_data", "[", "icode", "]", ".", "operand", "[", "arity", "+", "nonvoid", "]", ";", "op", "[", "arity", "]", "=", "expand_expr", "(", "arg", ",", "NULL_RTX", ",", "insn_op", "->", "mode", ",", "EXPAND_NORMAL", ")", ";", "if", "(", "CONST_INT_P", "(", "op", "[", "arity", "]", ")", "&&", "SCALAR_INT_MODE_P", "(", "insn_op", "->", "mode", ")", "&&", "GET_MODE", "(", "op", "[", "arity", "]", ")", "!=", "insn_op", "->", "mode", ")", "op", "[", "arity", "]", "=", "GEN_INT", "(", "trunc_int_for_mode", "(", "INTVAL", "(", "op", "[", "arity", "]", ")", ",", "insn_op", "->", "mode", ")", ")", ";", "if", "(", "POINTER_TYPE_P", "(", "TREE_TYPE", "(", "arg", ")", ")", "&&", "insn_op", "->", "predicate", "!=", "address_operand", ")", "op", "[", "arity", "]", "=", "gen_rtx_MEM", "(", "insn_op", "->", "mode", ",", "op", "[", "arity", "]", ")", ";", "if", "(", "op_flags", "==", "O_ELEM", ")", "{", "gcc_assert", "(", "last_vec_mode", "!=", "VOIDmode", ")", ";", "op", "[", "arity", "]", "=", "simplify_expand_binop", "(", "SImode", ",", "code_to_optab", "(", "AND", ")", ",", "op", "[", "arity", "]", ",", "GEN_INT", "(", "GET_MODE_NUNITS", "(", "last_vec_mode", ")", "-", "<NUM_LIT>", ")", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "}", "if", "(", "VECTOR_MODE_P", "(", "insn_op", "->", "mode", ")", ")", "last_vec_mode", "=", "insn_op", "->", "mode", ";", "if", "(", "insn_op", "->", "predicate", "(", "op", "[", "arity", "]", ",", "insn_op", "->", "mode", ")", ")", "{", "arity", "++", ";", "continue", ";", "}", "if", "(", "MEM_P", "(", "op", "[", "arity", "]", ")", "&&", "insn_op", "->", "predicate", "==", "memory_operand", "&&", "(", "GET_MODE", "(", "XEXP", "(", "op", "[", "arity", "]", ",", "<NUM_LIT>", ")", ")", "==", "Pmode", "||", "GET_MODE", "(", "XEXP", "(", "op", "[", "arity", "]", ",", "<NUM_LIT>", ")", ")", "==", "VOIDmode", ")", ")", "{", "op", "[", "arity", "]", "=", "replace_equiv_address", "(", "op", "[", "arity", "]", ",", "copy_to_mode_reg", "(", "Pmode", ",", "XEXP", "(", "op", "[", "arity", "]", ",", "<NUM_LIT>", ")", ")", ")", ";", "}", "else", "if", "(", "GET_MODE", "(", "op", "[", "arity", "]", ")", "==", "insn_op", "->", "mode", "||", "GET_MODE", "(", "op", "[", "arity", "]", ")", "==", "VOIDmode", "||", "(", "insn_op", "->", "predicate", "==", "address_operand", "&&", "GET_MODE", "(", "op", "[", "arity", "]", ")", "==", "Pmode", ")", ")", "{", "machine_mode", "target_mode", "=", "(", "insn_op", "->", "predicate", "==", "address_operand", "?", "Pmode", ":", "insn_op", "->", "mode", ")", ";", "op", "[", "arity", "]", "=", "copy_to_mode_reg", "(", "target_mode", ",", "op", "[", "arity", "]", ")", ";", "}", "if", "(", "!", "insn_op", "->", "predicate", "(", "op", "[", "arity", "]", ",", "insn_op", "->", "mode", ")", ")", "{"], "ground_truth": ["error", "(", "<STR_LIT>", ",", "arity", "+", "<NUM_LIT>", ",", "fndecl", ")", ";"], "File": "s3905", "Func": "FOR_EACH_CALL_EXPR_ARG", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16057, "Length": 449, "Cover_Rate": 0.8926441351888668, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>_64GNULDBackend", "::", "setRelPLTSize", "(", ")", "{", "ELFFileFormat", "*", "file_format", "=", "getOutputFormat", "(", ")", ";"], "ground_truth": ["file_format", "->", "getRelaPlt", "(", ")", ".", "setSize", "(", "m_pRelPLT", "->", "numOfRelocs", "(", ")", "*", "getRelaEntrySize", "(", ")", ")", ";"], "File": "X86LDBackend", "Func": "setRelPLTSize", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16058, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__arm_vadcq_m_u32", "(", "__inactive", ",", "__a", ",", "__b", ",", "__carry", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vadcq_m", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16059, "Length": 15, "Cover_Rate": 0.4411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask3_fcmadd_pch", "(", "__m256h", "__A", ",", "__m256h", "__B", ",", "__m256h", "__C", ",", "__mmask8", "__D", ")", "{", "return", "(", "__m256h", ")", "__builtin_ia32_vfcmaddcph256_mask3", "(", "(", "__v16hf", ")", "__A", ",", "(", "__v16hf", ")", "__B", ",", "(", "__v16hf", ")", "__C", ",", "__D", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16vlintrin", "Func": "_mm256_mask3_fcmadd_pch", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16060, "Length": 53, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "startswith", "(", "s", "->", "named", ".", "name", ",", "<STR_LIT>", ")", ")", "{", "char", "*", "name", "=", "(", "char", "*", ")", "alloca", "(", "strlen", "(", "s", "->", "named", ".", "name", ")", "+", "<NUM_LIT>", ")", ";", "sprintf", "(", "name", ",", "<STR_LIT>", ",", "s", "->", "named", ".", "name", "+", "<NUM_LIT>", ")", ";", "return", "get_section", "(", "name", ",", "s", "->", "named", ".", "common", ".", "flags", ",", "NULL", ")", ";", "}", "if", "(", "s", "==", "data_section", ")", "return", "sdata_section", ";", "}", "return", "s", ";"], "ground_truth": ["}"], "File": "riscv1", "Func": "riscv_elf_select_rtx_section", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16061, "Length": 82, "Cover_Rate": 0.6507936507936508, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "auto", "Const", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "Const", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMISelLowering (2)5", "Func": "isSHL16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16062, "Length": 30, "Cover_Rate": 0.5357142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Type", "==", "<STR_LIT>", ")", "{", "unsigned", "subInst0Opcode", "=", "ID", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getInst", "(", ")", "->", "getOpcode", "(", ")", ";", "unsigned", "subInst1Opcode", "=", "ID", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getInst", "(", ")", "->", "getOpcode", "(", ")", ";"], "ground_truth": ["Result", "+=", "!", "isDuplexAGroup", "(", "subInst0Opcode", ")", ";"], "File": "HexagonShuffler11", "Func": "countNeitherAnorX", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16063, "Length": 51, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Constant", "*", "C", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ",", "Val", ")", ";", "unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C", ",", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ",", "SubIdx", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo1", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16064, "Length": 93, "Cover_Rate": 0.5961538461538461, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>RegisterInfo", "::", "getRARegister", "(", ")", "const", "{"], "ground_truth": ["assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "IA64RegisterInfo", "Func": "getRARegister", "Target": "IA64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16065, "Length": 15, "Cover_Rate": 0.7894736842105263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "}", "if", "(", "!", "Mem", ".", "WithPreDec", ")", "{", "return", "false", ";", "}"], "ground_truth": ["if", "(", "Mem", ".", "WithPostInc", ")", "{"], "File": "AAPAsmParser", "Func": "isMemSrc10PreDec", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16066, "Length": 23, "Cover_Rate": 0.46938775510204084, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCCodeEmitter", "*", "create<ISA_LIT>MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "MCII", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "<ISA_LIT>MCCodeEmitter", "(", "MCII", ",", "Ctx", ")", ";"], "ground_truth": ["}"], "File": "AVRMCCodeEmitter", "Func": "createAVRMCCodeEmitter", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16067, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_insn", "(", "gen_rtx_SET", "(", "dest", ",", "gen_rtx_IOR", "(", "SImode", ",", "temp", ",", "GEN_INT", "(", "c", "&", "<NUM_LIT>", ")", ")", ")", ")", ";", "break", ";", "case", "E_DImode", ":", "if", "(", "!", "TARGET_POWERPC64", ")", "{", "rtx", "hi", ",", "lo", ";", "hi", "=", "operand_subword_force", "(", "dest", ",", "WORDS_BIG_ENDIAN", "==", "<NUM_LIT>", ",", "DImode", ")", ";", "lo", "=", "operand_subword_force", "(", "dest", ",", "WORDS_BIG_ENDIAN", "!=", "<NUM_LIT>", ",", "DImode", ")", ";", "emit_move_insn", "(", "hi", ",", "GEN_INT", "(", "c", ">>", "<NUM_LIT>", ")", ")", ";", "c", "=", "sext_hwi", "(", "c", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "lo", ",", "GEN_INT", "(", "c", ")", ")", ";", "}", "else", "rs6000_emit_set_long_const", "(", "dest", ",", "c", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "insn", "=", "get_last_insn", "(", ")", ";", "set", "=", "single_set", "(", "insn", ")", ";"], "ground_truth": ["if", "(", "!", "CONSTANT_P", "(", "SET_SRC", "(", "set", ")", ")", ")", "set_unique_reg_note", "(", "insn", ",", "REG_EQUAL", ",", "GEN_INT", "(", "c", ")", ")", ";"], "File": "rs60001", "Func": "rs6000_emit_set_const", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16068, "Length": 149, "Cover_Rate": 0.5775193798449613, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AnalyzeFormalArguments", "(", "CCInfo", ",", "Splits", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Ins", ".", "size", "(", ")", ",", "ArgIdx", "=", "<NUM_LIT>", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "<STR_LIT>", "&", "Arg", "=", "Ins", "[", "i", "]", ";", "if", "(", "Skipped", "&", "(", "<NUM_LIT>", "<<", "i", ")", ")", "{", "InVals", ".", "push_back", "(", "DAG", ".", "getUNDEF", "(", "Arg", ".", "VT", ")", ")", ";", "continue", ";", "}", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "ArgIdx", "++", "]", ";", "EVT", "VT", "=", "VA", ".", "getLocVT", "(", ")", ";", "if", "(", "VA", ".", "isMemLoc", "(", ")", ")", "{", "VT", "=", "Ins", "[", "i", "]", ".", "VT", ";", "EVT", "MemVT", "=", "Splits", "[", "i", "]", ".", "VT", ";", "SDValue", "Arg", "=", "LowerParameter", "(", "DAG", ",", "VT", ",", "MemVT", ",", "DL", ",", "DAG", ".", "getRoot", "(", ")", ",", "<NUM_LIT>", "+", "VA", ".", "getLocMemOffset", "(", ")", ",", "Ins", "[", "i", "]", ".", "Flags", ".", "isSExt", "(", ")", ")", ";", "InVals", ".", "push_back", "(", "Arg", ")", ";", "continue", ";", "}", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "Reg", "=", "VA", ".", "getLocReg", "(", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "Reg", "=", "TRI", "->", "getMatchingSuperReg", "(", "Reg", ",", "AMDGPU", "::", "sub0", ",", "&", "AMDGPU", "::", "SReg_64RegClass", ")", ";", "Reg", "=", "MF", ".", "addLiveIn", "(", "Reg", ",", "&", "AMDGPU", "::", "SReg_64RegClass", ")", ";", "InVals", ".", "push_back", "(", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "VT", ")", ")", ";", "continue", ";", "}", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ",", "VT", ")", ";", "Reg", "=", "MF", ".", "addLiveIn", "(", "Reg", ",", "RC", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "VT", ")", ";", "if", "(", "Arg", ".", "VT", ".", "isVector", "(", ")", ")", "{", "Type", "*", "ParamType", "=", "FType", "->", "getParamType", "(", "Arg", ".", "OrigArgIndex", ")", ";", "unsigned", "NumElements", "=", "ParamType", "->", "getVectorNumElements", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Regs", ";"], "ground_truth": ["Regs", ".", "push_back", "(", "Val", ")", ";"], "File": "SIISelLowering102", "Func": "LowerFormalArguments", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16069, "Length": 337, "Cover_Rate": 0.3442288049029622, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int16x4_t", ")", "__builtin_aarch64_sqnegv4hi", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vqneg_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16070, "Length": 10, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "mmix_asm_output_aligned_local", "(", "FILE", "*", "stream", ",", "const", "char", "*", "name", ",", "int", "size", ",", "int", "align", ")", "{"], "ground_truth": ["data_section", "(", ")", ";"], "File": "mmix3", "Func": "mmix_asm_output_aligned_local", "Target": "mmix", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16071, "Length": 23, "Cover_Rate": 0.4423076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assemble_name", "(", "file", ",", "fnname", ")", ";", "putc", "(", "'\\n'", ",", "file", ")", ";", "}", "inside_function", "=", "FALSE", ";", "if", "(", "TARGET_ABI_UNICOSMK", ")", "{"], "ground_truth": ["unicosmk_output_ssib", "(", "file", ",", "fnname", ")", ";"], "File": "alpha3", "Func": "alpha_end_function", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16072, "Length": 31, "Cover_Rate": 0.3875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmBackend", "*", "llvm", "::", "create<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "Triple", "&", "TheTriple", ",", "StringRef", "CPU", ",", "bool", "isLittle", ")", "{", "switch", "(", "TheTriple", ".", "getObjectFormat", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "Triple", "::", "MachO", ":", "{", "MachO", "::", "CPUSubType<ISA_LIT>", "CS", "=", "getMachOSubTypeFromArch", "(", "TheTriple", ".", "getArchName", "(", ")", ")", ";", "return", "new", "<ISA_LIT>AsmBackendDarwin", "(", "T", ",", "TheTriple", ",", "CS", ")", ";", "}", "case", "Triple", "::", "COFF", ":"], "ground_truth": ["assert", "(", "TheTriple", ".", "isOSWindows", "(", ")", "&&", "<STR_LIT>", ")", ";"], "File": "ARMAsmBackend12", "Func": "createARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16073, "Length": 92, "Cover_Rate": 0.6301369863013698, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringMapEntry", "<", "unsigned", ">", "&", "Entry", "=", "SourceIdMap", ".", "GetOrCreateValue", "(", "FileName", ")", ";", "if", "(", "Entry", ".", "getValue", "(", ")", ")", "return", "Entry", ".", "getValue", "(", ")", ";", "unsigned", "SrcId", "=", "SourceIdMap", ".", "size", "(", ")", ";", "Entry", ".", "setValue", "(", "SrcId", ")", ";", "OutStreamer", ".", "EmitDwarfFileDirective", "(", "SrcId", ",", "<STR_LIT>", ",", "Entry", ".", "getKey", "(", ")", ")", ";"], "ground_truth": ["return", "SrcId", ";"], "File": "PTXAsmPrinter", "Func": "GetOrCreateSourceID", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16074, "Length": 63, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MachineJumpTableInfo", "::", "EK_Custom32", ";"], "ground_truth": ["}"], "File": "PatmosISelLowering1", "Func": "getJumpTableEncoding", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 16075, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["return", "DecodeDPRRegisterClass", "(", "Inst", ",", "RegNo", ",", "Address", ",", "Decoder", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeDPR_8RegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16076, "Length": 23, "Cover_Rate": 0.5227272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "m", "!=", "<NUM_LIT>", ")", "{", "c", "=", "__builtin_clzl", "(", "m", ")", ";", "t", "=", "__X", "<<", "(", "p", "-", "c", ")", ";", "m", "^=", "(", "mask", ">>", "c", ")", ";", "result", "|=", "(", "t", "&", "(", "mask", ">>", "c", ")", ")", ";", "p", "++", ";", "}", "return", "(", "result", ")", ";"], "ground_truth": ["}"], "File": "bmi2intrin", "Func": "_pdep_u64", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16077, "Length": 54, "Cover_Rate": 0.46551724137931033, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "from", "==", "FRAME_POINTER_REGNUM", "&&", "to", "==", "HARD_FRAME_POINTER_REGNUM", ")", "result", "=", "layout", ".", "sp_minus_fp", "-", "layout", ".", "locals_size", ";", "else", "if", "(", "from", "==", "FRAME_POINTER_REGNUM", "&&", "to", "==", "STACK_POINTER_REGNUM", ")", "result", "=", "-", "layout", ".", "locals_size", ";", "else", "if", "(", "from", "==", "ARG_POINTER_REGNUM", "&&", "to", "==", "HARD_FRAME_POINTER_REGNUM", ")", "result", "=", "-", "layout", ".", "fp_minus_ap", ";", "else", "if", "(", "from", "==", "ARG_POINTER_REGNUM", "&&", "to", "==", "STACK_POINTER_REGNUM", ")", "result", "=", "-", "(", "layout", ".", "sp_minus_fp", "+", "layout", ".", "fp_minus_ap", ")", ";", "else", "gcc_unreachable", "(", ")", ";"], "ground_truth": ["return", "result", ";"], "File": "stormy16", "Func": "xstormy16_initial_elimination_offset", "Target": "stormy16", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16078, "Length": 88, "Cover_Rate": 0.7857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vtstq_p16", "(", "poly16x8_t", "__a", ",", "poly16x8_t", "__b", ")", "{", "return", "(", "uint16x8_t", ")", "__builtin_neon_vtstv8hi", "(", "(", "int16x8_t", ")", "__a", ",", "(", "int16x8_t", ")", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vtstq_p16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16079, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RI", "->", "needsStackRealignment", "(", "MF", ")", "||", "MFI", ".", "hasVarSizedObjects", "(", ")", ")", "{", "assert", "(", "hasFP", "(", "MF", ")", "&&", "<STR_LIT>", ")", ";", "adjustReg", "(", "MBB", ",", "LastFrameDestroy", ",", "DL", ",", "SPReg", ",", "FPReg", ",", "-", "FPOffset", ",", "MachineInstr", "::", "FrameDestroy", ")", ";", "}", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "for", "(", "auto", "&", "I", "=", "LastFrameDestroy", ";", "I", "!=", "MBBI", ";", "++", "I", ")", "{", "if", "(", "I", "->", "mayLoad", "(", ")", "&&", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "{", "Register", "DestReg", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "DestReg", "==", "FPReg", ")", "{", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfa", "(", "nullptr", ",", "RI", "->", "getDwarfRegNum", "(", "SPReg", ",", "true", ")", ",", "-", "FPOffset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "std", "::", "next", "(", "I", ")", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "break", ";", "}", "}", "}", "}"], "ground_truth": ["const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", ".", "getCalleeSavedInfo", "(", ")", ";"], "File": "LC2200FrameLowering1", "Func": "emitEpilogue", "Target": "LC2200", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16080, "Length": 189, "Cover_Rate": 0.4385150812064965, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "condition", "=", "ix86_expand_fp_compare", "(", "code", ",", "op1", ",", "op2", ",", "tmp", ")", ";", "i", "=", "emit_jump_insn", "(", "gen_rtx_SET", "(", "pc_rtx", ",", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "condition", ",", "target1", ",", "target2", ")", ")", ")", ";"], "ground_truth": ["if", "(", "split_branch_probability", ">=", "<NUM_LIT>", ")", "add_int_reg_note", "(", "i", ",", "REG_BR_PROB", ",", "split_branch_probability", ")", ";"], "File": "i3865", "Func": "ix86_split_fp_branch", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16081, "Length": 49, "Cover_Rate": 0.47572815533980584, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TREE_CODE", "(", "type", ")", "!=", "VOID_TYPE", "&&", "TREE_CODE", "(", "type", ")", "!=", "BOOLEAN_TYPE", "&&", "TREE_CODE", "(", "type", ")", "!=", "INTEGER_TYPE", "&&", "TREE_CODE", "(", "type", ")", "!=", "REAL_TYPE", ")", "return", "NULL", ";"], "ground_truth": ["if", "(", "type", "==", "float128_type_node", "||", "type", "==", "float64x_type_node", ")", "return", "NULL", ";"], "File": "ia641", "Func": "ia64_mangle_type", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16082, "Length": 46, "Cover_Rate": 0.41818181818181815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcadd_rot270_f32", "(", "float32x2_t", "__a", ",", "float32x2_t", "__b", ")", "{", "return", "__builtin_neon_vcadd90v2sf", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vcadd_rot270_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16083, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tool_cleanup", "(", "false", ")", ";"], "ground_truth": ["}"], "File": "mkoffload", "Func": "mkoffload_cleanup", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 16084, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "Immediate", "&&", "Imm", ".", "Type", "!=", "ImmTyNone", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser52", "Func": "isImmModifier", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16085, "Length": 12, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NumVGPR", "(", "<NUM_LIT>", ")", ",", "NumSGPR", "(", "<NUM_LIT>", ")", ",", "Priority", "(", "<NUM_LIT>", ")", ",", "FloatMode", "(", "<NUM_LIT>", ")", ",", "Priv", "(", "<NUM_LIT>", ")", ",", "DX10Clamp", "(", "<NUM_LIT>", ")", ",", "DebugMode", "(", "<NUM_LIT>", ")", ",", "IEEEMode", "(", "<NUM_LIT>", ")", ",", "ScratchSize", "(", "<NUM_LIT>", ")", ",", "CodeLen", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter23", "Func": "SIProgramInfo", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16086, "Length": 51, "Cover_Rate": 0.9272727272727272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCDisassembler", "*", "create<ISA_LIT>Disassembler", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "<ISA_LIT>Disassembler", "(", "STI", ",", "Ctx", ")", ";"], "ground_truth": ["}"], "File": "BPFDisassembler", "Func": "createBPFDisassembler", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16087, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "Op", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "else", "if", "(", "Opcode", "==", "<STR_LIT>", "&&", "canTreatAsByteVector", "(", "Op", ".", "getValueType", "(", ")", ")", ")", "{", "SmallVector", "<", "int", ",", "<STR_LIT>", ">", "Bytes", ";", "getVPermMask", "(", "cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ")", ",", "Bytes", ")", ";", "int", "First", ";", "if", "(", "!", "getShuffleInput", "(", "Bytes", ",", "Index", "*", "BytesPerElement", ",", "BytesPerElement", ",", "First", ")", ")", "break", ";", "if", "(", "First", "<", "<NUM_LIT>", ")", "return", "DAG", ".", "getUNDEF", "(", "ResVT", ")", ";", "unsigned", "Byte", "=", "unsigned", "(", "First", ")", "%", "Bytes", ".", "size", "(", ")", ";", "if", "(", "Byte", "%", "BytesPerElement", "!=", "<NUM_LIT>", ")", "break", ";", "Index", "=", "Byte", "/", "BytesPerElement", ";", "Op", "=", "Op", ".", "getOperand", "(", "unsigned", "(", "First", ")", "/", "Bytes", ".", "size", "(", ")", ")", ";", "Force", "=", "true", ";", "}", "else", "if", "(", "Opcode", "==", "<STR_LIT>", "&&", "canTreatAsByteVector", "(", "Op", ".", "getValueType", "(", ")", ")", ")", "{", "EVT", "OpVT", "=", "Op", ".", "getValueType", "(", ")", ";", "unsigned", "OpBytesPerElement", "=", "OpVT", ".", "getVectorElementType", "(", ")", ".", "getStoreSize", "(", ")", ";", "if", "(", "OpBytesPerElement", "<", "BytesPerElement", ")", "break", ";", "unsigned", "End", "=", "(", "Index", "+", "<NUM_LIT>", ")", "*", "BytesPerElement", ";", "if", "(", "End", "%", "OpBytesPerElement", "!=", "<NUM_LIT>", ")", "break", ";", "Op", "=", "Op", ".", "getOperand", "(", "End", "/", "OpBytesPerElement", "-", "<NUM_LIT>", ")", ";", "if", "(", "!", "Op", ".", "getValueType", "(", ")", ".", "isInteger", "(", ")", ")", "{", "EVT", "VT", "=", "<STR_LIT>", "(", "Op", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ")", ";", "DCI", ".", "AddToWorklist", "(", "Op", ".", "getNode", "(", ")", ")", ";", "}", "EVT", "VT", "=", "<STR_LIT>", "(", "ResVT", ".", "getSizeInBits", "(", ")", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ")", ";", "if", "(", "VT", "!=", "ResVT", ")", "{", "DCI", ".", "AddToWorklist", "(", "Op", ".", "getNode", "(", ")", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ResVT", ",", "Op", ")", ";", "}", "return", "Op", ";", "}", "else", "if", "(", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "&&", "canTreatAsByteVector", "(", "Op", ".", "getValueType", "(", ")", ")", "&&", "canTreatAsByteVector", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ")", ")", "{", "EVT", "ExtVT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "OpVT", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "unsigned", "ExtBytesPerElement", "=", "ExtVT", ".", "getVectorElementType", "(", ")", ".", "getStoreSize", "(", ")", ";", "unsigned", "OpBytesPerElement", "=", "OpVT", ".", "getVectorElementType", "(", ")", ".", "getStoreSize", "(", ")", ";", "unsigned", "Byte", "=", "Index", "*", "BytesPerElement", ";", "unsigned", "SubByte", "=", "Byte", "%", "ExtBytesPerElement", ";", "unsigned", "MinSubByte", "=", "ExtBytesPerElement", "-", "OpBytesPerElement", ";"], "ground_truth": ["if", "(", "SubByte", "<", "MinSubByte", "||", "SubByte", "+", "BytesPerElement", ">", "ExtBytesPerElement", ")", "break", ";"], "File": "SystemZISelLowering (2)1", "Func": "combineExtract", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16088, "Length": 469, "Cover_Rate": 0.6826783114992722, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "return", "<NUM_LIT>", ";", "}", "assert", "(", "TBB", "&&", "Cond", "[", "<NUM_LIT>", "]", ".", "isImm", "(", ")", ")", ";", "unsigned", "Opcode", "=", "getBranchOpcode", "(", "static_cast", "<", "BranchPredicate", ">", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ")", ";", "if", "(", "!", "FBB", ")", "{", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "Opcode", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "SIInstrInfo84", "Func": "InsertBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16089, "Length": 85, "Cover_Rate": 0.48295454545454547, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "break", ";", "}", "if", "(", "V", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "VT", ".", "isInteger", "(", ")", ")", "if", "(", "SDValue", "TruncBroadcast", "=", "lowerVectorShuffleAsTruncBroadcast", "(", "DL", ",", "VT", ",", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "BroadcastIdx", ",", "Subtarget", ",", "DAG", ")", ")", "return", "TruncBroadcast", ";", "MVT", "BroadcastVT", "=", "VT", ";", "SDValue", "BC", "=", "peekThroughBitcasts", "(", "V", ")", ";", "if", "(", "V", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "(", "V", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "BroadcastIdx", "==", "<NUM_LIT>", ")", ")", "{", "V", "=", "V", ".", "getOperand", "(", "BroadcastIdx", ")", ";", "if", "(", "!", "BroadcastFromReg", "&&", "!", "isShuffleFoldableLoad", "(", "V", ")", ")", "return", "SDValue", "(", ")", ";", "}", "else", "if", "(", "MayFoldLoad", "(", "BC", ")", "&&", "!", "cast", "<", "LoadSDNode", ">", "(", "BC", ")", "->", "isVolatile", "(", ")", ")", "{", "if", "(", "!", "Subtarget", ".", "is64Bit", "(", ")", "&&", "VT", ".", "getScalarType", "(", ")", "==", "<STR_LIT>", ")", "{", "BroadcastVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ";", "Opcode", "=", "(", "BroadcastVT", ".", "is128BitVector", "(", ")", "?", "<STR_LIT>", ":", "Opcode", ")", ";", "}", "LoadSDNode", "*", "Ld", "=", "cast", "<", "LoadSDNode", ">", "(", "BC", ")", ";", "SDValue", "BaseAddr", "=", "Ld", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "SVT", "=", "BroadcastVT", ".", "getScalarType", "(", ")", ";", "unsigned", "Offset", "=", "BroadcastIdx", "*", "SVT", ".", "getStoreSize", "(", ")", ";", "SDValue", "NewAddr", "=", "DAG", ".", "getMemBasePlusOffset", "(", "BaseAddr", ",", "Offset", ",", "DL", ")", ";", "V", "=", "DAG", ".", "getLoad", "(", "SVT", ",", "DL", ",", "Ld", "->", "getChain", "(", ")", ",", "NewAddr", ",", "DAG", ".", "getMachineFunction", "(", ")", ".", "getMachineMemOperand", "(", "Ld", "->", "getMemOperand", "(", ")", ",", "Offset", ",", "SVT", ".", "getStoreSize", "(", ")", ")", ")", ";", "if", "(", "Ld", "->", "hasAnyUseOfValue", "(", "<NUM_LIT>", ")", ")", "{", "SDValue", "NewChain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "SDValue", "(", "Ld", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "V", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "Ld", ",", "<NUM_LIT>", ")", ",", "NewChain", ")", ";", "DAG", ".", "UpdateNodeOperands", "(", "NewChain", ".", "getNode", "(", ")", ",", "SDValue", "(", "Ld", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "V", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "}", "}", "else", "if", "(", "!", "BroadcastFromReg", ")", "{", "return", "SDValue", "(", ")", ";", "}", "else", "if", "(", "BroadcastIdx", "!=", "<NUM_LIT>", ")", "{", "if", "(", "!", "VT", ".", "is256BitVector", "(", ")", "&&", "!", "VT", ".", "is512BitVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "unsigned", "EltSize", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "(", "(", "BroadcastIdx", "*", "EltSize", ")", "%", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "MVT", "ExtVT", "=", "<STR_LIT>", "(", "VT", ".", "getScalarType", "(", ")", ",", "<NUM_LIT>", "/", "EltSize", ")", ";", "V", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ExtVT", ",", "V", ",", "DAG", ".", "getIntPtrConstant", "(", "BroadcastIdx", ",", "DL", ")", ")", ";", "}"], "ground_truth": ["if", "(", "Opcode", "==", "<STR_LIT>", "&&", "!", "V", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "V", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "V", ")", ")", ";"], "File": "X86ISelLowering48", "Func": "lowerVectorShuffleAsBroadcast", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16090, "Length": 531, "Cover_Rate": 0.47580645161290325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "P", ".", "first", "==", "<ISA_LIT>InstrInfo", "::", "BT_None", ")", "return", "false", ";", "if", "(", "(", "P", ".", "first", "!=", "<ISA_LIT>InstrInfo", "::", "BT_Uncond", ")", "&&", "(", "P", ".", "first", "!=", "<ISA_LIT>InstrInfo", "::", "BT_NoBranch", ")", ")", "{", "HasMultipleSuccs", "=", "true", ";", "RegDU", ".", "addLiveOut", "(", "Pred", ",", "Succ", ")", ";", "}", "BrMap", "[", "&", "Pred", "]", "=", "P", ".", "second", ";"], "ground_truth": ["return", "true", ";"], "File": "MipsDelaySlotFiller12", "Func": "examinePred", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16091, "Length": 63, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", ")", "return", "LowerELFGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", ")", "return", "LowerWindowsGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "AArch64ISelLowering (2)2", "Func": "LowerGlobalTLSAddress", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16092, "Length": 37, "Cover_Rate": 0.36633663366336633, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "RegisterAggr", "(", "PRI", ")", ".", "insert", "(", "RA", ")", ".", "hasCoverOf", "(", "RB", ")", ";"], "ground_truth": ["}"], "File": "RDFRegisters", "Func": "isCoverOf", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16093, "Length": 17, "Cover_Rate": 0.5151515151515151, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsOptimizingSize", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ".", "hasOptSize", "(", ")", ";", "bool", "HasFastHOps", "=", "Subtarget", ".", "hasFastHorizontalOps", "(", ")", ";"], "ground_truth": ["return", "!", "IsSingleSource", "||", "IsOptimizingSize", "||", "HasFastHOps", ";"], "File": "X86ISelLowering (2)7", "Func": "shouldUseHorizontalOp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16094, "Length": 34, "Cover_Rate": 0.6538461538461539, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "mode", "==", "CCV2mode", ")", "return", "(", "ISA_HAS_8CC", "&&", "ST_REG_P", "(", "regno", ")", "&&", "(", "regno", "-", "ST_REG_FIRST", ")", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", ";", "if", "(", "mode", "==", "CCV4mode", ")", "return", "(", "ISA_HAS_8CC", "&&", "ST_REG_P", "(", "regno", ")", "&&", "(", "regno", "-", "ST_REG_FIRST", ")", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", ";", "if", "(", "mode", "==", "CCmode", ")", "return", "ISA_HAS_8CC", "?", "ST_REG_P", "(", "regno", ")", ":", "regno", "==", "FPSW_REGNUM", ";", "size", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "mclass", "=", "GET_MODE_CLASS", "(", "mode", ")", ";", "if", "(", "GP_REG_P", "(", "regno", ")", "&&", "mode", "!=", "CCFmode", ")", "return", "(", "(", "regno", "-", "GP_REG_FIRST", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "||", "size", "<=", "UNITS_PER_WORD", ";"], "ground_truth": ["if", "(", "FP_REG_P", "(", "regno", ")", "&&", "(", "(", "(", "regno", "-", "FP_REG_FIRST", ")", "%", "MAX_FPRS_PER_FMT", ")", "==", "<NUM_LIT>", "||", "(", "MIN_FPRS_PER_FMT", "==", "<NUM_LIT>", "&&", "size", "<=", "UNITS_PER_FPREG", ")", ")", ")", "{"], "File": "mips4", "Func": "mips_hard_regno_mode_ok_p", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16095, "Length": 144, "Cover_Rate": 0.37305699481865284, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "LoReg", ")", ".", "addImm", "(", "Imm", ".", "trunc", "(", "<NUM_LIT>", ")", ".", "getZExtValue", "(", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "HiReg", ")", ".", "addImm", "(", "Imm", ".", "ashr", "(", "<NUM_LIT>", ")", ".", "getZExtValue", "(", ")", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addReg", "(", "LoReg", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "HiReg", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";"], "File": "AMDGPUInstructionSelector13", "Func": "selectG_CONSTANT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16096, "Length": 108, "Cover_Rate": 0.35526315789473684, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "InSVT", "=", "InVT", ".", "getScalarType", "(", ")", ";", "if", "(", "!", "VT", ".", "is128BitVector", "(", ")", "&&", "!", "VT", ".", "is256BitVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "SVT", "!=", "<STR_LIT>", "&&", "SVT", "!=", "<STR_LIT>", "&&", "SVT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "InSVT", "!=", "<STR_LIT>", "&&", "InSVT", "!=", "<STR_LIT>", "&&", "InSVT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "unsigned", "NumPackedSignBits", "=", "std", "::", "min", "<", "unsigned", ">", "(", "SVT", ".", "getSizeInBits", "(", ")", ",", "<NUM_LIT>", ")", ";", "unsigned", "NumPackedZeroBits", "=", "Subtarget", ".", "hasSSE41", "(", ")", "?", "NumPackedSignBits", ":", "<NUM_LIT>", ";", "KnownBits", "Known", ";", "DAG", ".", "computeKnownBits", "(", "In", ",", "Known", ")", ";", "unsigned", "NumLeadingZeroBits", "=", "Known", ".", "countMinLeadingZeros", "(", ")", ";", "if", "(", "NumLeadingZeroBits", ">=", "(", "InSVT", ".", "getSizeInBits", "(", ")", "-", "NumPackedZeroBits", ")", ")", "return", "truncateVectorWithPACK", "(", "<STR_LIT>", ",", "VT", ",", "In", ",", "DL", ",", "DAG", ",", "Subtarget", ")", ";", "unsigned", "NumSignBits", "=", "DAG", ".", "ComputeNumSignBits", "(", "In", ")", ";"], "ground_truth": ["if", "(", "NumSignBits", ">", "(", "InSVT", ".", "getSizeInBits", "(", ")", "-", "NumPackedSignBits", ")", ")", "return", "truncateVectorWithPACK", "(", "<STR_LIT>", ",", "VT", ",", "In", ",", "DL", ",", "DAG", ",", "Subtarget", ")", ";"], "File": "X86ISelLowering", "Func": "combineVectorSignBitsTruncation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16097, "Length": 191, "Cover_Rate": 0.5441595441595442, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "return", "SelectConstant", "(", "N", ")", ";", "case", "<STR_LIT>", ":", "return", "SelectConstantFP", "(", "N", ")", ";", "case", "<STR_LIT>", ":", "return", "SelectAdd", "(", "N", ")", ";", "case", "<STR_LIT>", ":", "return", "SelectSHL", "(", "N", ")", ";", "case", "<STR_LIT>", ":", "return", "SelectLoad", "(", "N", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "SelectStore", "(", "N", ")", ";"], "File": "HexagonISelDAGToDAG19", "Func": "Select", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16098, "Length": 63, "Cover_Rate": 0.37058823529411766, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstPrinter", "(", "const", "MCAsmInfo", "&", "MAI", ")", ":", "MCInstPrinter", "(", "MAI", ")", "{"], "ground_truth": ["}"], "File": "MBlazeInstPrinter2", "Func": "MBlazeInstPrinter", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16099, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "uint16_t", "ArgRegs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "const", "unsigned", "NumArgRegs", "=", "array_lengthof", "(", "ArgRegs", ")", ";"], "ground_truth": ["unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "ArgRegs", ",", "NumArgRegs", ")", ";"], "File": "MBlazeISelLowering", "Func": "CC_MBlaze_AssignReg", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16100, "Length": 42, "Cover_Rate": 0.302158273381295, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printNamedBit", "(", "MI", ",", "OpNo", ",", "O", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter10", "Func": "printR128", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16101, "Length": 12, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "output_millicode_call", "(", "insn", ",", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "pa3", "Func": "output_mul_insn", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16102, "Length": 14, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "HARD_REGISTER_NUM_P", "(", "regno", ")", ")", "{", "if", "(", "!", "strict_p", ")", "return", "true", ";", "if", "(", "!", "reg_renumber", ")", "return", "false", ";", "regno", "=", "reg_renumber", "[", "regno", "]", ";", "}"], "ground_truth": ["return", "(", "GP_REGNUM_P", "(", "regno", ")", "||", "regno", "==", "SP_REGNUM", "||", "regno", "==", "FRAME_POINTER_REGNUM", "||", "regno", "==", "ARG_POINTER_REGNUM", ")", ";"], "File": "aarch64", "Func": "aarch64_regno_ok_for_base_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16103, "Length": 53, "Cover_Rate": 0.828125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "unsigned", "char", "getAM3Offset", "(", "unsigned", "AM3Opc", ")", "{"], "ground_truth": ["return", "AM3Opc", "&", "<NUM_LIT>", ";"], "File": "ARMAddressingModes", "Func": "getAM3Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16104, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>IREmitter", "::", "visitEH_SJLJ_LONGJMP", "(", "const", "SDNode", "*", "N", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitEH_SJLJ_LONGJMP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16105, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasMed3_16", "(", ")", "const", "{", "return", "getGeneration", "(", ")", ">=", "<ISA_LIT>Subtarget", "::", "GFX9", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "hasMed3_16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16106, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isVK4Pair", "(", ")", "const", "{"], "ground_truth": ["return", "Kind", "==", "Register", "&&", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "getReg", "(", ")", ")", ";"], "File": "X86Operand14", "Func": "isVK4Pair", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16107, "Length": 23, "Cover_Rate": 0.8846153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_compressqi128_mask", "(", "(", "__v16qi", ")", "__B", ",", "(", "__v16qi", ")", "_mm_setzero_si128", "(", ")", ",", "(", "__mmask16", ")", "__A", ")", ";"], "ground_truth": ["}"], "File": "avx512vbmi2vlintrin", "Func": "_mm_maskz_compress_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16108, "Length": 25, "Cover_Rate": 0.5319148936170213, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Instruction", "*", "Induction", "=", "nullptr", ";", "if", "(", "!", "match", "(", "V", ",", "m_ICmp", "(", "Pred", ",", "m_Instruction", "(", "Induction", ")", ",", "m_Instruction", "(", "Shuffle", ")", ")", ")", "||", "Pred", "!=", "ICmpInst", "::", "ICMP_ULE", "||", "!", "L", "->", "isLoopInvariant", "(", "Shuffle", ")", ")", "return", "false", ";", "Instruction", "*", "Insert", "=", "nullptr", ";", "if", "(", "!", "match", "(", "Shuffle", ",", "m_ShuffleVector", "(", "m_Instruction", "(", "Insert", ")", ",", "m_Undef", "(", ")", ",", "m_Zero", "(", ")", ")", ")", ")", "return", "false", ";", "Instruction", "*", "BECount", "=", "nullptr", ";", "if", "(", "!", "match", "(", "Insert", ",", "m_InsertElement", "(", "m_Undef", "(", ")", ",", "m_Instruction", "(", "BECount", ")", ",", "m_Zero", "(", ")", ")", ")", ")", "return", "false", ";", "Value", "*", "TripCount", "=", "nullptr", ";", "if", "(", "!", "match", "(", "BECount", ",", "m_Add", "(", "m_Value", "(", "TripCount", ")", ",", "m_AllOnes", "(", ")", ")", ")", ")", "return", "false", ";", "if", "(", "TripCount", "!=", "NumElements", ")", "return", "false", ";", "Instruction", "*", "BroadcastSplat", "=", "nullptr", ";", "Constant", "*", "Const", "=", "nullptr", ";", "if", "(", "!", "match", "(", "Induction", ",", "m_Add", "(", "m_Instruction", "(", "BroadcastSplat", ")", ",", "m_Constant", "(", "Const", ")", ")", ")", ")", "return", "false", ";", "if", "(", "auto", "*", "CDS", "=", "dyn_cast", "<", "ConstantDataSequential", ">", "(", "Const", ")", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "CDS", "->", "getNumElements", "(", ")", ";", "++", "i", ")", "{", "if", "(", "CDS", "->", "getElementAsInteger", "(", "i", ")", "!=", "i", ")", "return", "false", ";", "}", "}", "else", "return", "false", ";", "if", "(", "!", "match", "(", "BroadcastSplat", ",", "m_ShuffleVector", "(", "m_Instruction", "(", "Insert", ")", ",", "m_Undef", "(", ")", ",", "m_Zero", "(", ")", ")", ")", ")", "return", "false", ";", "Instruction", "*", "IV", "=", "nullptr", ";", "if", "(", "!", "match", "(", "Insert", ",", "m_InsertElement", "(", "m_Undef", "(", ")", ",", "m_Instruction", "(", "IV", ")", ",", "m_Zero", "(", ")", ")", ")", ")", "return", "false", ";", "auto", "*", "Phi", "=", "dyn_cast", "<", "PHINode", ">", "(", "IV", ")", ";", "if", "(", "!", "Phi", ")", "return", "false", ";", "Value", "*", "OnEntry", "=", "Phi", "->", "getIncomingValueForBlock", "(", "L", "->", "getLoopPreheader", "(", ")", ")", ";", "if", "(", "!", "match", "(", "OnEntry", ",", "m_Zero", "(", ")", ")", ")", "return", "false", ";", "Value", "*", "InLoop", "=", "Phi", "->", "getIncomingValueForBlock", "(", "L", "->", "getLoopLatch", "(", ")", ")", ";", "unsigned", "Lanes", "=", "cast", "<", "VectorType", ">", "(", "Insert", "->", "getType", "(", ")", ")", "->", "getNumElements", "(", ")", ";", "Instruction", "*", "LHS", "=", "nullptr", ";", "if", "(", "!", "match", "(", "InLoop", ",", "m_Add", "(", "m_Instruction", "(", "LHS", ")", ",", "m_SpecificInt", "(", "Lanes", ")", ")", ")", ")", "return", "false", ";"], "ground_truth": ["return", "LHS", "==", "Phi", ";"], "File": "MVETailPredication6", "Func": "isTailPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16109, "Length": 419, "Cover_Rate": 0.933184855233853, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "CC", ")", "{", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "TeeRISC", "Func": "TeeRISCCondCodeToString", "Target": "TeeRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16110, "Length": 89, "Cover_Rate": 0.6496350364963503, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Windows<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ",", "bool", "is64Bit", ",", "const", "MCSubtargetInfo", "&", "STI", ")", ":", "<ISA_LIT>AsmBackend", "(", "T", ",", "STI", ")", ",", "Is64Bit", "(", "is64Bit", ")", "{"], "ground_truth": ["}"], "File": "X86AsmBackend (2)1", "Func": "WindowsX86AsmBackend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16111, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqshlq_s8", "(", "int8x16_t", "__a", ",", "int8x16_t", "__b", ")", "{", "return", "(", "int8x16_t", ")", "__builtin_neon_vqshlsv16qi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vqshlq_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16112, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addFPImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16113, "Length": 24, "Cover_Rate": 0.35294117647058826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "BRIG_ATOMIC_MAX", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "BRIG_ATOMIC_MIN", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "BRIG_ATOMIC_OR", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "BRIG_ATOMIC_ST", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "BRIG_ATOMIC_SUB", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "BRIG_ATOMIC_WRAPDEC", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "BRIG_ATOMIC_WRAPINC", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "BRIG_ATOMIC_XOR", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "BRIG_ATOMIC_WAIT_EQ", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "BRIG_ATOMIC_WAIT_NE", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "BRIG_ATOMIC_WAIT_LT", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "BRIG_ATOMIC_WAIT_GTE", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "BRIG_ATOMIC_WAITTIMEOUT_EQ", ":", "O", "<<", "<STR_LIT>", ";"], "ground_truth": ["break", ";"], "File": "HSAILInstPrinter", "Func": "printBrigAtomicOperation", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16114, "Length": 117, "Cover_Rate": 0.5246636771300448, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "FunctionType", "*", "FTy", "=", "Func", "->", "getFunctionType", "(", ")", ";", "const", "AttrListPtr", "&", "Attrs", "=", "Func", "->", "getAttributes", "(", ")", ";", "if", "(", "!", "Attrs", ".", "isEmpty", "(", ")", "&&", "!", "Func", "->", "isVarArg", "(", ")", ")", "{", "unsigned", "InRegCount", "=", "<NUM_LIT>", ";", "unsigned", "Idx", "=", "<NUM_LIT>", ";", "for", "(", "FunctionType", "::", "param_iterator", "I", "=", "FTy", "->", "param_begin", "(", ")", ",", "E", "=", "FTy", "->", "param_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ",", "++", "Idx", ")", "if", "(", "Attrs", ".", "paramHasAttr", "(", "Idx", ",", "Attribute", "::", "InReg", ")", ")", "InRegCount", "+=", "(", "TD", "->", "getTypeSizeInBits", "(", "*", "I", ")", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "if", "(", "InRegCount", ">", "<NUM_LIT>", ")", "{", "report_fatal_error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "}", "}", "break", ";", "}", "case", "CallingConv", "::", "<ISA_LIT>_FastCall", ":", "case", "CallingConv", "::", "<ISA_LIT>_ThisCall", ":", "case", "CallingConv", "::", "Fast", ":", "NestReg", "=", "<STR_LIT>", ";", "break", ";", "}", "SDValue", "OutChains", "[", "<NUM_LIT>", "]", ";", "SDValue", "Addr", ",", "Disp", ";", "Addr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Trmp", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "Disp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "FPtr", ",", "Addr", ")", ";", "const", "unsigned", "char", "MOV32ri", "=", "<NUM_LIT>", ";", "const", "unsigned", "char", "N86Reg", "=", "RegInfo", "->", "get<ISA_LIT>RegNum", "(", "NestReg", ")", ";", "OutChains", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getStore", "(", "Root", ",", "dl", ",", "DAG", ".", "getConstant", "(", "MOV32ri", "|", "N86Reg", ",", "<STR_LIT>", ")", ",", "Trmp", ",", "TrmpAddr", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "Addr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Trmp", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "OutChains", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getStore", "(", "Root", ",", "dl", ",", "Nest", ",", "Addr", ",", "TrmpAddr", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "const", "unsigned", "char", "JMP", "=", "<NUM_LIT>", ";", "Addr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Trmp", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "OutChains", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getStore", "(", "Root", ",", "dl", ",", "DAG", ".", "getConstant", "(", "JMP", ",", "<STR_LIT>", ")", ",", "Addr", ",", "TrmpAddr", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "Addr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Trmp", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "OutChains", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getStore", "(", "Root", ",", "dl", ",", "Disp", ",", "Addr", ",", "TrmpAddr", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Trmp", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "OutChains", ",", "<NUM_LIT>", ")", "}", ";"], "ground_truth": ["return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "<NUM_LIT>", ",", "dl", ")", ";"], "File": "X86ISelLowering73", "Func": "LowerTRAMPOLINE", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16115, "Length": 463, "Cover_Rate": 0.39038785834738615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "markPhysRegUsed", "(", "unsigned", "PhysReg", ")", "override", "{", "MIB", ".", "addDef", "(", "PhysReg", ",", "RegState", "::", "Implicit", ")", ";"], "ground_truth": ["}"], "File": "AArch64CallLowering (2)", "Func": "markPhysRegUsed", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16116, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFDynamic", "::", "<ISA_LIT>ELFDynamic", "(", "const", "GNULDBackend", "&", "pParent", ",", "const", "LinkerConfig", "&", "pConfig", ")", ":", "ELFDynamic", "(", "pParent", ",", "pConfig", ")", "{"], "ground_truth": ["}"], "File": "HexagonELFDynamic", "Func": "HexagonELFDynamic", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16117, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "const", "MachineInstrBuilder", "&", "addLeaRegOffset", "(", "const", "MachineInstrBuilder", "&", "MIB", ",", "unsigned", "Reg", ",", "bool", "isKill", ",", "int", "Offset", ")", "{", "return", "addLeaOffset", "(", "MIB", ".", "addReg", "(", "Reg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "Offset", ")", ";"], "ground_truth": ["}"], "File": "X86InstrBuilder11", "Func": "addLeaRegOffset", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16118, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "Subtarget", "->", "isTargetAEABI", "(", ")", "||", "Subtarget", "->", "isTargetAndroid", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "Opcode", "=", "Op", "->", "getOpcode", "(", ")", ";", "assert", "(", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "bool", "isSigned", "=", "(", "Opcode", "==", "<STR_LIT>", ")", ";", "EVT", "VT", "=", "Op", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "Type", "*", "Ty", "=", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "RTLIB", "::", "Libcall", "LC", "=", "getDivRemLibcall", "(", "Op", ".", "getNode", "(", ")", ",", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", ";", "SDValue", "InChain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", "=", "getDivRemArgList", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ".", "getContext", "(", ")", ")", ";", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "getLibcallName", "(", "LC", ")", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "Type", "*", "RetTy", "=", "(", "Type", "*", ")", "StructType", "::", "get", "(", "Ty", ",", "Ty", ",", "nullptr", ")", ";"], "ground_truth": ["SDLoc", "dl", "(", "Op", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerDivRem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16119, "Length": 176, "Cover_Rate": 0.6446886446886447, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "FakeOp", ";", "std", "::", "vector", "<", "SDValue", ">", "Ops", "(", "Node", "->", "op_begin", "(", ")", ",", "Node", "->", "op_end", "(", ")", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "{", "int", "OperandIdx", "[", "]", "=", "{", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "<STR_LIT>", "::", "src0_X", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "<STR_LIT>", "::", "src0_Y", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "<STR_LIT>", "::", "src0_Z", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "<STR_LIT>", "::", "src0_W", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "<STR_LIT>", "::", "src1_X", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "<STR_LIT>", "::", "src1_Y", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "<STR_LIT>", "::", "src1_Z", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "<STR_LIT>", "::", "src1_W", ")", "}", ";", "int", "NegIdx", "[", "]", "=", "{", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "<STR_LIT>", "::", "src0_neg_X", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "<STR_LIT>", "::", "src0_neg_Y", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "<STR_LIT>", "::", "src0_neg_Z", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "<STR_LIT>", "::", "src0_neg_W", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "<STR_LIT>", "::", "src1_neg_X", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "<STR_LIT>", "::", "src1_neg_Y", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "<STR_LIT>", "::", "src1_neg_Z", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "<STR_LIT>", "::", "src1_neg_W", ")", "}", ";", "int", "AbsIdx", "[", "]", "=", "{", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "<STR_LIT>", "::", "src0_abs_X", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "<STR_LIT>", "::", "src0_abs_Y", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "<STR_LIT>", "::", "src0_abs_Z", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "<STR_LIT>", "::", "src0_abs_W", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "<STR_LIT>", "::", "src1_abs_X", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "<STR_LIT>", "::", "src1_abs_Y", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "<STR_LIT>", "::", "src1_abs_Z", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "<STR_LIT>", "::", "src1_abs_W", ")", "}", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "if", "(", "OperandIdx", "[", "i", "]", "<", "<NUM_LIT>", ")", "return", "Node", ";", "SDValue", "&", "Src", "=", "Ops", "[", "OperandIdx", "[", "i", "]", "-", "<NUM_LIT>", "]", ";", "SDValue", "&", "Neg", "=", "Ops", "[", "NegIdx", "[", "i", "]", "-", "<NUM_LIT>", "]", ";", "SDValue", "&", "Abs", "=", "Ops", "[", "AbsIdx", "[", "i", "]", "-", "<NUM_LIT>", "]", ";", "bool", "HasDst", "=", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "<STR_LIT>", "::", "dst", ")", ">", "-", "<NUM_LIT>", ";", "int", "SelIdx", "=", "TII", "->", "getSelIdx", "(", "Opcode", ",", "OperandIdx", "[", "i", "]", ")", ";", "if", "(", "HasDst", ")", "SelIdx", "--", ";", "SDValue", "&", "Sel", "=", "(", "SelIdx", ">", "-", "<NUM_LIT>", ")", "?", "Ops", "[", "SelIdx", "]", ":", "FakeOp", ";", "if", "(", "FoldOperand", "(", "Node", ",", "i", ",", "Src", ",", "Neg", ",", "Abs", ",", "Sel", ",", "FakeOp", ",", "DAG", ")", ")", "return", "DAG", ".", "getMachineNode", "(", "Opcode", ",", "SDLoc", "(", "Node", ")", ",", "Node", "->", "getVTList", "(", ")", ",", "Ops", ")", ";"], "ground_truth": ["}"], "File": "R600ISelLowering (2)", "Func": "PostISelFolding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16120, "Length": 485, "Cover_Rate": 0.40687919463087246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "ExitSU", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler", "Func": "getExitSU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16121, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getVectorSplitCost", "(", ")", "{"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "AMDGPUTargetTransformInfo (2)1", "Func": "getVectorSplitCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16122, "Length": 8, "Cover_Rate": 0.8888888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "type", "==", "NULL", ")", "return", "false", ";"], "ground_truth": ["return", "AGGREGATE_TYPE_P", "(", "type", ")", ";"], "File": "fr303", "Func": "fr30_must_pass_in_stack", "Target": "fr30", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 16123, "Length": 15, "Cover_Rate": 0.40540540540540543, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "PromoteTo", "=", "EVT", "(", "VT", ")", ".", "changeVectorElementTypeToInteger", "(", ")", ".", "getSimpleVT", "(", ")", ";", "setOperationPromotedToType", "(", "<STR_LIT>", ",", "VT", ",", "PromoteTo", ")", ";", "setOperationPromotedToType", "(", "<STR_LIT>", ",", "VT", ",", "PromoteTo", ")", ";", "}", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "{", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Expand", ")", ";", "}", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "(", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "&&", "Subtarget", "->", "hasFullFP16", "(", ")", ")", ")", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Custom", ")", ";"], "ground_truth": ["setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Custom", ")", ";"], "File": "AArch64ISelLowering (2)2", "Func": "addTypeForNEON", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16124, "Length": 245, "Cover_Rate": 0.33607681755829905, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "hasFP", "(", "MF", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "MSP430RegisterInfo10", "Func": "getFrameRegister", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16125, "Length": 23, "Cover_Rate": 0.8518518518518519, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "RC", "=", "static_cast", "<", "const", "<ISA_LIT>Subtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ".", "in<ISA_LIT>16Mode", "(", ")", "?", "&", "<STR_LIT>", ":", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "&", ">", "(", "MF", ".", "getTarget", "(", ")", ")", ".", "getABI", "(", ")", ".", "IsN64", "(", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";"], "ground_truth": ["return", "GlobalBaseReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "RC", ")", ";"], "File": "MipsMachineFunction14", "Func": "getGlobalBaseReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16126, "Length": 68, "Cover_Rate": 0.7640449438202247, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "++", "A", ";", "CurrentIteration", "<", "MaxInstructions", "&&", "A", "!=", "E", ";", "++", "A", ")", "{", "if", "(", "A", "->", "isDebugInstr", "(", ")", ")", "continue", ";", "if", "(", "Pred", "(", "&", "*", "A", ")", ")", "return", "&", "*", "A", ";", "for", "(", "MCRegister", "Reg", ":", "NonModifiableRegs", ")", "{", "if", "(", "A", "->", "modifiesRegister", "(", "Reg", ",", "TRI", ")", ")", "return", "nullptr", ";", "}", "++", "CurrentIteration", ";", "}"], "ground_truth": ["return", "nullptr", ";"], "File": "SIOptimizeExecMasking10", "Func": "findInstrBackwards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16127, "Length": 71, "Cover_Rate": 0.5144927536231884, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isUndefOrEqual", "(", "Mask", "[", "i", "]", ",", "MaskToOptimizeEven", "[", "i", "]", ")", ")", "MatchEvenMask", "=", "false", ";", "if", "(", "!", "isUndefOrEqual", "(", "Mask", "[", "i", "]", ",", "MaskToOptimizeOdd", "[", "i", "]", ")", ")", "MatchOddMask", "=", "false", ";", "}", "if", "(", "!", "MatchEvenMask", "&&", "!", "MatchOddMask", ")", "return", "SDValue", "(", ")", ";", "SDValue", "UndefNode", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ")", ";", "SDValue", "Op0", "=", "SVOp", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "SVOp", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "MatchEvenMask", ")", "{", "static", "const", "int", "ShiftRightMask", "[", "]", "=", "{", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "Op1", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "Op1", ",", "UndefNode", ",", "ShiftRightMask", ")", ";", "}", "else", "{"], "ground_truth": ["static", "const", "int", "ShiftLeftMask", "[", "]", "=", "{", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";"], "File": "X86ISelLowering117", "Func": "Compact8x32ShuffleNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16128, "Length": 171, "Cover_Rate": 0.4609164420485175, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasStdExtZbc", ";"], "ground_truth": ["}"], "File": "RISCVSubtarget (2)", "Func": "hasStdExtZbc", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16129, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "VRC", "=", "MRI", ".", "getRegClass", "(", "SrcReg", ")", ";", "const", "TargetRegisterClass", "*", "SRC", "=", "RI", ".", "getEquivalentSGPRClass", "(", "VRC", ")", ";", "unsigned", "DstReg", "=", "MRI", ".", "createVirtualRegister", "(", "SRC", ")", ";", "unsigned", "SubRegs", "=", "VRC", "->", "getSize", "(", ")", "/", "<NUM_LIT>", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "SRegs", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "SubRegs", ";", "++", "i", ")", "{"], "ground_truth": ["unsigned", "SGPR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";"], "File": "SIInstrInfo100", "Func": "readlaneVGPRToSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16130, "Length": 79, "Cover_Rate": 0.35909090909090907, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "&", "HiOp", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MachineOperand", "&", "LoOp", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "DstOp", ".", "getSubReg", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "mapRegs", "(", "{", "DstOp", ".", "getReg", "(", ")", ",", "<STR_LIT>", "}", ",", "{", "HiOp", ".", "getReg", "(", ")", ",", "HiOp", ".", "getSubReg", "(", ")", "}", ")", ";", "mapRegs", "(", "{", "DstOp", ".", "getReg", "(", ")", ",", "<STR_LIT>", "}", ",", "{", "LoOp", ".", "getReg", "(", ")", ",", "LoOp", ".", "getSubReg", "(", ")", "}", ")", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "{", "const", "MachineOperand", "&", "A", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "A", ".", "isImm", "(", ")", "||", "A", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "}", "case", "<STR_LIT>", ":", "{", "const", "MachineOperand", "&", "DstOp", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MachineOperand", "&", "SrcOp", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "mapRegs", "(", "{", "DstOp", ".", "getReg", "(", ")", ",", "DstOp", ".", "getSubReg", "(", ")", "}", ",", "{", "SrcOp", ".", "getReg", "(", ")", ",", "SrcOp", ".", "getSubReg", "(", ")", "}", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "HexagonRDFOpt", "Func": "interpretAsCopy", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16131, "Length": 195, "Cover_Rate": 0.6565656565656566, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "OS", "<<", "formatHex", "(", "<NUM_LIT>", "|", "Op", ".", "getImm", "(", ")", ")", ";", "}", "else", "{", "assert", "(", "Op", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";", "Op", ".", "getExpr", "(", ")", "->", "print", "(", "OS", ",", "&", "MAI", ")", ";", "}"], "ground_truth": ["}"], "File": "DLXInstPrinter", "Func": "printLo16AndImmOperand", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16132, "Length": 64, "Cover_Rate": 0.7804878048780488, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "VPTBlock", ".", "instrInVPTBlock", "(", ")", ")", "{", "VCC", "=", "VPTBlock", ".", "getVPTPred", "(", ")", ";", "VPTBlock", ".", "advanceVPTState", "(", ")", ";", "}", "const", "MCOperandInfo", "*", "OpInfo", "=", "<ISA_LIT>Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "OpInfo", ";", "unsigned", "short", "NumOps", "=", "<ISA_LIT>Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "NumOperands", ";", "MCInst", "::", "iterator", "CCI", "=", "MI", ".", "begin", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumOps", ";", "++", "i", ",", "++", "CCI", ")", "{", "if", "(", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", "||", "CCI", "==", "MI", ".", "end", "(", ")", ")", "break", ";", "}", "if", "(", "<ISA_LIT>Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "isPredicable", "(", ")", ")", "{", "CCI", "=", "MI", ".", "insert", "(", "CCI", ",", "MCOperand", "::", "createImm", "(", "CC", ")", ")", ";", "++", "CCI", ";", "if", "(", "CC", "==", "<STR_LIT>", ")", "MI", ".", "insert", "(", "CCI", ",", "MCOperand", "::", "createReg", "(", "<NUM_LIT>", ")", ")", ";", "else", "MI", ".", "insert", "(", "CCI", ",", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";", "}", "else", "if", "(", "CC", "!=", "<STR_LIT>", ")", "{", "Check", "(", "S", ",", "SoftFail", ")", ";", "}", "MCInst", "::", "iterator", "VCCI", "=", "MI", ".", "begin", "(", ")", ";", "unsigned", "VCCPos", ";", "for", "(", "VCCPos", "=", "<NUM_LIT>", ";", "VCCPos", "<", "NumOps", ";", "++", "VCCPos", ",", "++", "VCCI", ")", "{", "if", "(", "<STR_LIT>", "(", "OpInfo", "[", "VCCPos", "]", ".", "OperandType", ")", "||", "VCCI", "==", "MI", ".", "end", "(", ")", ")", "break", ";", "}", "if", "(", "isVectorPredicable", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "{", "VCCI", "=", "MI", ".", "insert", "(", "VCCI", ",", "MCOperand", "::", "createImm", "(", "VCC", ")", ")", ";", "++", "VCCI", ";"], "ground_truth": ["if", "(", "VCC", "==", "<STR_LIT>", ")", "VCCI", "=", "MI", ".", "insert", "(", "VCCI", ",", "MCOperand", "::", "createReg", "(", "<NUM_LIT>", ")", ")", ";"], "File": "ARMDisassembler22", "Func": "AddThumbPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16133, "Length": 302, "Cover_Rate": 0.4131326949384405, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__a", ">", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon1_vcgt_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16134, "Length": 8, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "return", "PerformEXTRACT_VECTOR_ELTCombine", "(", "N", ",", "DAG", ",", "*", "this", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "PerformSELECTCombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformCMOVCombine", "(", "N", ",", "DAG", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "OptimizeConditionalInDecrement", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformSubCombine", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformADCCombine", "(", "N", ",", "DAG", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformMulCombine", "(", "N", ",", "DAG", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "PerformShiftCombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformAndCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformOrCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformLOADCombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformSTORECombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformSINT_TO_FPCombine", "(", "N", ",", "DAG", ",", "this", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformFADDCombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformFSUBCombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "PerformFORCombine", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformFANDCombine", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformBTCombine", "(", "N", ",", "DAG", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformVZEXT_MOVLCombine", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformZExtCombine", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformSETCCCombine", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "X86ISelLowering191", "Func": "PerformDAGCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16135, "Length": 286, "Cover_Rate": 0.5286506469500925, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AssemblerOptions", ".", "push_back", "(", "llvm", "::", "make_unique", "<", "<ISA_LIT>AssemblerOptions", ">", "(", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", ")", ")", ";", "getTargetStreamer", "(", ")", ".", "updateABIInfo", "(", "*", "this", ")", ";", "if", "(", "!", "isABI_O32", "(", ")", "&&", "!", "useOddSPReg", "(", ")", "!=", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "CurrentFn", "=", "nullptr", ";", "IsPicEnabled", "=", "getContext", "(", ")", ".", "getObjectFileInfo", "(", ")", "->", "isPositionIndependent", "(", ")", ";", "IsCpRestoreSet", "=", "false", ";", "CpRestoreOffset", "=", "-", "<NUM_LIT>", ";", "const", "Triple", "&", "TheTriple", "=", "sti", ".", "getTargetTriple", "(", ")", ";", "IsLittleEndian", "=", "TheTriple", ".", "isLittleEndian", "(", ")", ";", "if", "(", "getSTI", "(", ")", ".", "getCPU", "(", ")", "==", "<STR_LIT>", "&&", "inMicro<ISA_LIT>Mode", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ",", "false", ")", ";"], "ground_truth": ["if", "(", "!", "isABI_O32", "(", ")", "&&", "inMicro<ISA_LIT>Mode", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ",", "false", ")", ";"], "File": "MipsAsmParser103", "Func": "MipsAsmParser", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16136, "Length": 137, "Cover_Rate": 0.5036764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "<STR_LIT>", "Op", "=", "<STR_LIT>", ";", "if", "(", "!", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "Op", "=", "<STR_LIT>", ";", "bool", "writeback", "=", "(", "P", "==", "<NUM_LIT>", ")", "||", "(", "W", "==", "<NUM_LIT>", ")", ";", "unsigned", "idx_mode", "=", "<NUM_LIT>", ";", "if", "(", "P", "&&", "writeback", ")", "idx_mode", "=", "<STR_LIT>", ";", "else", "if", "(", "!", "P", "&&", "writeback", ")", "idx_mode", "=", "<STR_LIT>", ";", "if", "(", "writeback", "&&", "(", "Rn", "==", "<NUM_LIT>", "||", "Rn", "==", "Rt", ")", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "reg", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "<STR_LIT>", "Opc", "=", "<STR_LIT>", ";", "switch", "(", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "case", "<NUM_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "}", "unsigned", "amt", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", "&&", "amt", "==", "<NUM_LIT>", ")", "Opc", "=", "<STR_LIT>", ";", "unsigned", "imm", "=", "<STR_LIT>", "(", "Op", ",", "amt", ",", "Opc", ",", "idx_mode", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "}", "else", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "tmp", "=", "<STR_LIT>", "(", "Op", ",", "imm", ",", "<STR_LIT>", ",", "idx_mode", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "tmp", ")", ")", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeAddrMode2IdxInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16137, "Length": 440, "Cover_Rate": 0.668693009118541, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PrevState", "=", "State", ";", "switch", "(", "State", ")", "{", "default", ":", "State", "=", "IES_ERROR", ";", "break", ";", "case", "IES_RBRAC", ":", "case", "IES_INTEGER", ":", "case", "IES_RPAREN", ":", "State", "=", "IES_PLUS", ";", "IC", ".", "pushOperator", "(", "IC_PLUS", ")", ";", "CurType", ".", "Length", "=", "<NUM_LIT>", ";", "CurType", ".", "Size", "=", "CurType", ".", "ElementSize", ";"], "ground_truth": ["break", ";"], "File": "X86AsmParser (2)4", "Func": "onLBrac", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16138, "Length": 53, "Cover_Rate": 0.5463917525773195, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "m68k_jump_table_ref_p", "(", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "!=", "LABEL_REF", ")", "return", "false", ";"], "ground_truth": ["rtx_insn", "*", "insn", "=", "as_a", "<", "rtx_insn", "*", ">", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";"], "File": "m68k", "Func": "m68k_jump_table_ref_p", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16139, "Length": 38, "Cover_Rate": 0.5352112676056338, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LDSSize", "=", "YamlMFI", ".", "LDSSize", ";", "IsEntryFunction", "=", "YamlMFI", ".", "IsEntryFunction", ";", "NoSignedZerosFPMath", "=", "YamlMFI", ".", "NoSignedZerosFPMath", ";", "MemoryBound", "=", "YamlMFI", ".", "MemoryBound", ";"], "ground_truth": ["WaveLimiter", "=", "YamlMFI", ".", "WaveLimiter", ";"], "File": "SIMachineFunctionInfo11", "Func": "initializeBaseYamlFields", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16140, "Length": 30, "Cover_Rate": 0.5084745762711864, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "getGlobalBaseReg", "(", ")", "const", "{", "return", "GlobalBaseReg", ";"], "ground_truth": ["}"], "File": "SparcMachineFunctionInfo9", "Func": "getGlobalBaseReg", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16141, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PostRASchedStrategy", "::", "~", "<ISA_LIT>PostRASchedStrategy", "(", ")", "{"], "ground_truth": ["for", "(", "auto", "I", ":", "SchedStates", ")", "{"], "File": "SystemZMachineScheduler", "Func": "~SystemZPostRASchedStrategy", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16142, "Length": 15, "Cover_Rate": 0.5357142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "SDValue", "TrueVal", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "FalseVal", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "<STR_LIT>", "<ISA_LIT>CC", "=", "<STR_LIT>", ";", "SDValue", "CompareFlag", ";", "if", "(", "LHS", ".", "getValueType", "(", ")", ".", "isInteger", "(", ")", ")", "{", "CompareFlag", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ",", "RHS", ")", ";", "<ISA_LIT>CC", "=", "DAGIntCCTo<ISA_LIT>CC", "(", "CC", ")", ";", "}", "else", "{"], "ground_truth": ["CompareFlag", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ",", "RHS", ")", ";"], "File": "MandarinISelLowering", "Func": "LowerSELECT_CC", "Target": "Mandarin", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16143, "Length": 111, "Cover_Rate": 0.5467980295566502, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "findSubst", "(", "const", "<ISA_LIT>LibFunc", "::", "Param", "&", "P", ")", "const", "{"], "ground_truth": ["for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "Str", ".", "size", "(", ")", ";", "++", "I", ")", "{"], "File": "AMDGPULibFunc (2)", "Func": "findSubst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16144, "Length": 31, "Cover_Rate": 0.3875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ".", "TSFlags", "&", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)", "Func": "isRegisterLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16145, "Length": 15, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "V1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "V2", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "bool", "CanFoldLoad", "=", "false", ";", "if", "(", "MayFoldVectorLoad", "(", "V2", ")", ")", "CanFoldLoad", "=", "true", ";", "else", "if", "(", "MayFoldVectorLoad", "(", "V1", ")", "&&", "MayFoldIntoStore", "(", "Op", ")", ")", "CanFoldLoad", "=", "true", ";"], "ground_truth": ["ShuffleVectorSDNode", "*", "SVOp", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ")", ";"], "File": "X86ISelLowering (2)", "Func": "getMOVLP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16146, "Length": 83, "Cover_Rate": 0.31203007518796994, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "MachineInstr", "*", "HeaderPhi", "=", "HeaderPHIBuilder", ";", "MachineInstr", "*", "<ISA_LIT>IFBREAK", "=", "BuildMI", "(", "*", "(", "MF", ")", ",", "Branch", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ",", "BackEdgeReg", ")", ".", "addReg", "(", "DstReg", ")", ".", "add", "(", "Branch", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MachineInstr", "*", "<ISA_LIT>LOOP", "=", "BuildMI", "(", "*", "(", "MF", ")", ",", "Branch", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "BackEdgeReg", ")", ".", "addMBB", "(", "LoopEntry", ")", ";", "LoopEntry", "->", "insert", "(", "LoopEntry", "->", "begin", "(", ")", ",", "HeaderPhi", ")", ";", "LoopEnd", "->", "erase", "(", "TI", ")", ";", "LoopEnd", "->", "insert", "(", "LoopEnd", "->", "end", "(", ")", ",", "<ISA_LIT>IFBREAK", ")", ";", "LoopEnd", "->", "insert", "(", "LoopEnd", "->", "end", "(", ")", ",", "<ISA_LIT>LOOP", ")", ";", "}"], "ground_truth": ["}"], "File": "SIInstrInfo12", "Func": "convertNonUniformLoopRegion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16147, "Length": 128, "Cover_Rate": 0.3422459893048128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "getRegClassForTypeOnBank", "(", "LLT", "Ty", ",", "const", "RegisterBank", "&", "Bank", ",", "const", "MachineRegisterInfo", "&", "MRI", ")", "const", "{", "return", "getRegClassForSizeOnBank", "(", "Ty", ".", "getSizeInBits", "(", ")", ",", "Bank", ",", "MRI", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo1", "Func": "getRegClassForTypeOnBank", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16148, "Length": 35, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "&", "MI", "=", "*", "I", ";", "int", "Off", "=", "Offset", ";", "unsigned", "i", "=", "<NUM_LIT>", ";", "while", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{"], "ground_truth": ["++", "i", ";"], "File": "Thumb1RegisterInfo12", "Func": "resolveFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16149, "Length": 35, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "BuildSplatI", "(", "int", "Val", ",", "unsigned", "SplatSize", ",", "EVT", "VT", ",", "SelectionDAG", "&", "DAG", ",", "SDLoc", "dl", ")", "{", "assert", "(", "Val", ">=", "-", "<NUM_LIT>", "&&", "Val", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "static", "const", "MVT", "VTys", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "EVT", "ReqVT", "=", "VT", "!=", "<STR_LIT>", "?", "VT", ":", "VTys", "[", "SplatSize", "-", "<NUM_LIT>", "]", ";", "if", "(", "Val", "==", "-", "<NUM_LIT>", ")", "SplatSize", "=", "<NUM_LIT>", ";", "EVT", "CanonicalVT", "=", "VTys", "[", "SplatSize", "-", "<NUM_LIT>", "]", ";", "SDValue", "Elt", "=", "DAG", ".", "getConstant", "(", "Val", ",", "dl", ",", "<STR_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "assign", "(", "CanonicalVT", ".", "getVectorNumElements", "(", ")", ",", "Elt", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "CanonicalVT", ",", "Ops", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ReqVT", ",", "Res", ")", ";"], "ground_truth": ["}"], "File": "PPCISelLowering (2)2", "Func": "BuildSplatI", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16150, "Length": 155, "Cover_Rate": 0.9064327485380117, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rs6000_got_symbol", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "<STR_LIT>", ")", ";", "SYMBOL_REF_FLAGS", "(", "rs6000_got_symbol", ")", "|=", "SYMBOL_FLAG_LOCAL", ";"], "ground_truth": ["SYMBOL_REF_FLAGS", "(", "rs6000_got_symbol", ")", "|=", "SYMBOL_FLAG_EXTERNAL", ";"], "File": "rs6000", "Func": "rs6000_got_sym", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16151, "Length": 23, "Cover_Rate": 0.575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCCodeEmitter", "*", "llvm", "::", "create<ISA_LIT>_32MCCodeEmitter", "(", "const", "Target", "&", ",", "TargetMachine", "&", "TM", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "<ISA_LIT>MCCodeEmitter", "(", "TM", ",", "Ctx", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "X86MCCodeEmitter17", "Func": "createX86_32MCCodeEmitter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16152, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "switch", "(", "size", ")", "{", "case", "<NUM_LIT>", ":", "break", ";", "case", "<NUM_LIT>", ":"], "ground_truth": ["fputs", "(", "<STR_LIT>", ",", "file", ")", ";"], "File": "i386", "Func": "i386_output_dwarf_dtprel", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16153, "Length": 27, "Cover_Rate": 0.40298507462686567, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint32x4_t", ")", "__builtin_shuffle", "(", "__a", ",", "(", "uint32x4_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vrev64q_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16154, "Length": 23, "Cover_Rate": 0.7931034482758621, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_packus_epi16", "(", "__mmask16", "__M", ",", "__m128i", "__A", ",", "__m128i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_packuswb128_mask", "(", "(", "__v8hi", ")", "__A", ",", "(", "__v8hi", ")", "__B", ",", "(", "__v16qi", ")", "_mm_setzero_si128", "(", ")", ",", "__M", ")", ";"], "File": "avx512vlbwintrin", "Func": "_mm_maskz_packus_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16155, "Length": 51, "Cover_Rate": 0.9807692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCSymbol", "*", "getPICLabel", "(", "const", "char", "*", "Prefix", ",", "unsigned", "FunctionNumber", ",", "unsigned", "LabelId", ",", "MCContext", "&", "Ctx", ")", "{"], "ground_truth": ["MCSymbol", "*", "Label", "=", "Ctx", ".", "GetOrCreateSymbol", "(", "Twine", "(", "Prefix", ")", "+", "<STR_LIT>", "+", "Twine", "(", "FunctionNumber", ")", "+", "<STR_LIT>", "+", "Twine", "(", "LabelId", ")", ")", ";"], "File": "ARMAsmPrinter1", "Func": "getPICLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16156, "Length": 49, "Cover_Rate": 0.9245283018867925, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutStreamer", ".", "EmitRawText", "(", "Twine", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "PTXAsmPrinter", "Func": "EmitFunctionBodyEnd", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16157, "Length": 11, "Cover_Rate": 0.6111111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "NEG_RCP_LO", "=", "B", ".", "buildSub", "(", "S32", ",", "Zero", ",", "RCP_LO", ")", ";", "auto", "CmpRcpHiZero", "=", "B", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_EQ", ",", "S1", ",", "RCP_HI", ",", "Zero", ")", ";", "auto", "ABS_RCP_LO", "=", "B", ".", "buildSelect", "(", "S32", ",", "CmpRcpHiZero", ",", "NEG_RCP_LO", ",", "RCP_LO", ")", ";", "auto", "E", "=", "B", ".", "buildUMulH", "(", "S32", ",", "ABS_RCP_LO", ",", "RCP", ")", ";", "auto", "RCP_A_E", "=", "B", ".", "buildAdd", "(", "S32", ",", "RCP", ",", "E", ")", ";", "auto", "RCP_S_E", "=", "B", ".", "buildSub", "(", "S32", ",", "RCP", ",", "E", ")", ";", "auto", "Tmp0", "=", "B", ".", "buildSelect", "(", "S32", ",", "CmpRcpHiZero", ",", "RCP_A_E", ",", "RCP_S_E", ")", ";", "auto", "Quotient", "=", "B", ".", "buildUMulH", "(", "S32", ",", "Tmp0", ",", "Num", ")", ";", "auto", "Num_S_Remainder", "=", "B", ".", "buildMul", "(", "S32", ",", "Quotient", ",", "Den", ")", ";", "auto", "Remainder", "=", "B", ".", "buildSub", "(", "S32", ",", "Num", ",", "Num_S_Remainder", ")", ";", "auto", "Remainder_GE_Den", "=", "B", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_UGE", ",", "S1", ",", "Remainder", ",", "Den", ")", ";", "auto", "Remainder_GE_Zero", "=", "B", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_UGE", ",", "S1", ",", "Num", ",", "Num_S_Remainder", ")", ";", "auto", "Tmp1", "=", "B", ".", "buildAnd", "(", "S1", ",", "Remainder_GE_Den", ",", "Remainder_GE_Zero", ")", ";", "auto", "One", "=", "B", ".", "buildConstant", "(", "S32", ",", "<NUM_LIT>", ")", ";", "auto", "Quotient_A_One", "=", "B", ".", "buildAdd", "(", "S32", ",", "Quotient", ",", "One", ")", ";", "auto", "Quotient_S_One", "=", "B", ".", "buildSub", "(", "S32", ",", "Quotient", ",", "One", ")", ";", "auto", "Div", "=", "B", ".", "buildSelect", "(", "S32", ",", "Tmp1", ",", "Quotient", ",", "Quotient_A_One", ")", ";", "if", "(", "IsRem", ")", "{", "Div", "=", "B", ".", "buildSelect", "(", "S32", ",", "Remainder_GE_Zero", ",", "Div", ",", "Quotient_S_One", ")", ";", "auto", "Remainder_S_Den", "=", "B", ".", "buildSub", "(", "S32", ",", "Remainder", ",", "Den", ")", ";", "auto", "Remainder_A_Den", "=", "B", ".", "buildAdd", "(", "S32", ",", "Remainder", ",", "Den", ")", ";", "auto", "Rem", "=", "B", ".", "buildSelect", "(", "S32", ",", "Tmp1", ",", "Remainder_S_Den", ",", "Remainder", ")", ";", "B", ".", "buildSelect", "(", "DstReg", ",", "Remainder_GE_Zero", ",", "Rem", ",", "Remainder_A_Den", ")", ";", "}", "else", "{", "B", ".", "buildSelect", "(", "DstReg", ",", "Remainder_GE_Zero", ",", "Div", ",", "Quotient_S_One", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeUDIV_UREM32Impl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16158, "Length": 349, "Cover_Rate": 0.786036036036036, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "this_rtx", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "(", "delta", ">=", "-", "<NUM_LIT>", "&&", "delta", "<=", "<NUM_LIT>", ")", ")", "{", "addend", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "addend", ",", "GEN_INT", "(", "delta", ")", ")", ";", "}", "else", "addend", "=", "GEN_INT", "(", "delta", ")", ";", "if", "(", "TARGET_32BIT", ")", "emit_insn", "(", "gen_addsi3", "(", "this_rtx", ",", "this_rtx", ",", "addend", ")", ")", ";", "else", "emit_insn", "(", "gen_adddi3", "(", "this_rtx", ",", "this_rtx", ",", "addend", ")", ")", ";", "if", "(", "vcall_offset", ")", "{", "rtx", "tmp", ";", "tmp", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "tmp", ",", "gen_rtx_MEM", "(", "Pmode", ",", "this_rtx", ")", ")", ";", "if", "(", "!", "(", "vcall_offset", ">=", "-", "<NUM_LIT>", "&&", "vcall_offset", "<=", "<NUM_LIT>", ")", ")", "{", "addend", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "addend", ",", "GEN_INT", "(", "vcall_offset", ")", ")", ";", "}", "else", "addend", "=", "GEN_INT", "(", "vcall_offset", ")", ";", "if", "(", "TARGET_32BIT", ")", "emit_insn", "(", "gen_addsi3", "(", "tmp", ",", "tmp", ",", "addend", ")", ")", ";", "else", "emit_insn", "(", "gen_adddi3", "(", "tmp", ",", "tmp", ",", "addend", ")", ")", ";", "emit_move_insn", "(", "tmp", ",", "gen_rtx_MEM", "(", "Pmode", ",", "tmp", ")", ")", ";", "if", "(", "TARGET_32BIT", ")", "emit_insn", "(", "gen_addsi3", "(", "this_rtx", ",", "this_rtx", ",", "tmp", ")", ")", ";", "else", "emit_insn", "(", "gen_adddi3", "(", "this_rtx", ",", "this_rtx", ",", "tmp", ")", ")", ";", "}", "if", "(", "!", "TREE_USED", "(", "function", ")", ")", "{"], "ground_truth": ["assemble_external", "(", "function", ")", ";"], "File": "tilegx", "Func": "tilegx_output_mi_thunk", "Target": "tilegx", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 16159, "Length": 239, "Cover_Rate": 0.5717703349282297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Op", ")", ";", "int", "SSFI", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "CreateStackObject", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "false", ")", ";", "SDValue", "StackSlot", "=", "DAG", ".", "getFrameIndex", "(", "SSFI", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "MachinePointerInfo", "MPI", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "SSFI", ")", ";", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "StackSlot", "}", ";", "Chain", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ")", ",", "Ops", ",", "<STR_LIT>", ",", "MPI", ",", "Align", "(", "<NUM_LIT>", ")", ",", "MachineMemOperand", "::", "MOStore", ")", ";", "SDValue", "CWD", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "DL", ",", "Chain", ",", "StackSlot", ",", "MPI", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "Chain", "=", "CWD", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "Shift", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "CWD", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "Shift", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Shift", ")", ";", "SDValue", "LUT", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "RetVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "LUT", ",", "Shift", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "RetVal", "=", "DAG", ".", "getZExtOrTrunc", "(", "RetVal", ",", "DL", ",", "VT", ")", ";"], "ground_truth": ["return", "DAG", ".", "getMergeValues", "(", "{", "RetVal", ",", "Chain", "}", ",", "DL", ")", ";"], "File": "X86ISelLowering125", "Func": "LowerFLT_ROUNDS_", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16160, "Length": 286, "Cover_Rate": 0.8033707865168539, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Filler", "(", "TargetMachine", "&", "tm", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "TM", "(", "tm", ")", ",", "TII", "(", "tm", ".", "getInstrInfo", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "DelaySlotFiller1", "Func": "Filler", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16161, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "SatVT", "=", "cast", "<", "VTSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getVT", "(", ")", ";"], "ground_truth": ["if", "(", "(", "ResT", "==", "<STR_LIT>", "||", "ResT", "==", "<STR_LIT>", ")", "&&", "(", "SatVT", "==", "<STR_LIT>", "||", "SatVT", "==", "<STR_LIT>", ")", ")", "return", "Op", ";"], "File": "WebAssemblyISelLowering15", "Func": "LowerFP_TO_INT_SAT", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16162, "Length": 45, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ",", "<STR_LIT>", "(", "c", ")", ":", ")", ";", "return", "result", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vmlaq_n_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16163, "Length": 30, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "case", "<ISA_LIT>InstrInfo", "::", "ALU_VEC_021_SCL_122", ":", "{", "unsigned", "Cycles", "[", "<NUM_LIT>", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "return", "Cycles", "[", "Op", "]", ";", "}", "case", "<ISA_LIT>InstrInfo", "::", "ALU_VEC_120_SCL_212", ":", "{", "unsigned", "Cycles", "[", "<NUM_LIT>", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "return", "Cycles", "[", "Op", "]", ";", "}", "case", "<ISA_LIT>InstrInfo", "::", "ALU_VEC_102_SCL_221", ":", "{"], "ground_truth": ["unsigned", "Cycles", "[", "<NUM_LIT>", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";"], "File": "R600InstrInfo (2)1", "Func": "getTransSwizzle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16164, "Length": 75, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "std", "::", "max", "(", "LogAlign", ",", "internalKnownBits", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64BranchFixupPass1", "Func": "postKnownBits", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16165, "Length": 13, "Cover_Rate": 0.5652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_m_pslld", "(", "__m64", "__m", ",", "__m64", "__count", ")", "{", "return", "_mm_sll_pi32", "(", "__m", ",", "__count", ")", ";"], "ground_truth": ["}"], "File": "mmintrin5", "Func": "_m_pslld", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16166, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MF", ".", "getRegInfo", "(", ")", ".", "addLiveIn", "(", "<STR_LIT>", ")", ";", "MBB", ".", "addLiveIn", "(", "<STR_LIT>", ")", ";", "const", "GlobalValue", "*", "FName", "=", "&", "MF", ".", "getFunction", "(", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "V0", ")", ".", "addGlobalAddress", "(", "FName", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "V1", ")", ".", "addReg", "(", "V0", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "GlobalBaseReg", ")", ".", "addReg", "(", "V1", ")", ".", "addGlobalAddress", "(", "FName", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "return", ";", "}", "if", "(", "!", "MF", ".", "getTarget", "(", ")", ".", "isPositionIndependent", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "V0", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "GlobalBaseReg", ")", ".", "addReg", "(", "V0", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "return", ";", "}", "MF", ".", "getRegInfo", "(", ")", ".", "addLiveIn", "(", "<STR_LIT>", ")", ";", "MBB", ".", "addLiveIn", "(", "<STR_LIT>", ")", ";", "if", "(", "ABI", ".", "IsN32", "(", ")", ")", "{", "const", "GlobalValue", "*", "FName", "=", "&", "MF", ".", "getFunction", "(", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "V0", ")", ".", "addGlobalAddress", "(", "FName", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "V1", ")", ".", "addReg", "(", "V0", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "GlobalBaseReg", ")", ".", "addReg", "(", "V1", ")", ".", "addGlobalAddress", "(", "FName", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "return", ";", "}", "assert", "(", "ABI", ".", "IsO32", "(", ")", ")", ";", "MF", ".", "getRegInfo", "(", ")", ".", "addLiveIn", "(", "<STR_LIT>", ")", ";", "MBB", ".", "addLiveIn", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "GlobalBaseReg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MipsMachineFunction23", "Func": "initGlobalBaseReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16167, "Length": 377, "Cover_Rate": 0.6637323943661971, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LDTLSCleanup", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "AArch64CleanupLocalDynamicTLSPass", "Func": "LDTLSCleanup", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16168, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "MaxArgOffset", "=", "<NUM_LIT>", ";", "for", "(", "int", "I", "=", "MFFrame", ".", "getObjectIndexBegin", "(", ")", ";", "I", "!=", "<NUM_LIT>", ";", "++", "I", ")", "if", "(", "MFFrame", ".", "getObjectOffset", "(", "I", ")", ">=", "<NUM_LIT>", ")", "{", "int64_t", "ArgOffset", "=", "MFFrame", ".", "getObjectOffset", "(", "I", ")", "+", "MFFrame", ".", "getObjectSize", "(", "I", ")", ";", "MaxArgOffset", "=", "std", "::", "max", "(", "MaxArgOffset", ",", "ArgOffset", ")", ";"], "ground_truth": ["}"], "File": "SystemZFrameLowering1", "Func": "processFunctionBeforeFrameFinalized", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16169, "Length": 64, "Cover_Rate": 0.3422459893048128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Base", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Rt", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Rt", ")", ";", "Base", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Base", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Rt", ")", ")", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Rt", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Base", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Offset", ")", ")", ";"], "File": "MipsDisassembler40", "Func": "DecodeSpecial3LlSc", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16170, "Length": 102, "Cover_Rate": 0.6181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "needsExpansion", "(", "MCInst", "&", "Inst", ")", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "MipsAsmParser38", "Func": "needsExpansion", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16171, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "disablePass", "(", "&", "MachineCopyPropagationID", ")", ";", "disablePass", "(", "&", "TailDuplicateID", ")", ";", "disablePass", "(", "&", "StackMapLivenessID", ")", ";", "disablePass", "(", "&", "LiveDebugValuesID", ")", ";", "disablePass", "(", "&", "PostRAMachineSinkingID", ")", ";", "disablePass", "(", "&", "PostRASchedulerID", ")", ";", "disablePass", "(", "&", "FuncletLayoutID", ")", ";", "disablePass", "(", "&", "PatchableFunctionID", ")", ";", "disablePass", "(", "&", "ShrinkWrapID", ")", ";", "const", "<ISA_LIT>Subtarget", "&", "ST", "=", "*", "getTM", "<", "<ISA_LIT>TargetMachine", ">", "(", ")", ".", "getSubtargetImpl", "(", ")", ";", "addPass", "(", "createNVVMReflectPass", "(", "ST", ".", "getSmVersion", "(", ")", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "create<ISA_LIT>ImageOptimizerPass", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>AssignValidGlobalNamesPass", "(", ")", ")", ";", "addPass", "(", "createGenericToNVVMPass", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>LowerArgsPass", "(", "&", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";"], "ground_truth": ["if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{"], "File": "NVPTXTargetMachine2", "Func": "addIRPasses", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16172, "Length": 136, "Cover_Rate": 0.7120418848167539, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int32_t", "a_field", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "a_field", ">", "<NUM_LIT>", ")", "{", "a_field", "=", "-", "(", "(", "~", "a_field", "&", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "a_field", ")", ")", ";"], "File": "P2Disassembler", "Func": "DecodeJumpInstruction", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16173, "Length": 46, "Cover_Rate": 0.5679012345679012, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Dest", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Src", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "IsDead", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ";", "bool", "IsKill", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "unsigned", "SubReg", "=", "Is16BitOp", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "assert", "(", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isUndef", "(", ")", "&&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "MFI", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ",", "InRegLEA", ")", ";", "MachineInstr", "*", "InsMI", "=", "BuildMI", "(", "*", "MFI", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "TargetOpcode", "::", "COPY", ")", ")", ".", "addReg", "(", "InRegLEA", ",", "RegState", "::", "Define", ",", "SubReg", ")", ".", "addReg", "(", "Src", ",", "getKillRegState", "(", "IsKill", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MFI", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "Opcode", ")", ",", "OutRegLEA", ")", ";", "switch", "(", "MIOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "{", "unsigned", "ShAmt", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "MIB", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", "<<", "ShAmt", ")", ".", "addReg", "(", "InRegLEA", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "addRegOffset", "(", "MIB", ",", "InRegLEA", ",", "true", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "addRegOffset", "(", "MIB", ",", "InRegLEA", ",", "true", ",", "-", "<NUM_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "addRegOffset", "(", "MIB", ",", "InRegLEA", ",", "true", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "Src2", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "IsKill2", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "assert", "(", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isUndef", "(", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "InRegLEA2", "=", "<NUM_LIT>", ";", "MachineInstr", "*", "InsMI2", "=", "nullptr", ";", "if", "(", "Src", "==", "Src2", ")", "{", "addRegReg", "(", "MIB", ",", "InRegLEA", ",", "true", ",", "InRegLEA", ",", "false", ")", ";", "}", "else", "{", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", ")", "InRegLEA2", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "else", "InRegLEA2", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "MFI", ",", "&", "*", "MIB", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ",", "InRegLEA2", ")", ";", "InsMI2", "=", "BuildMI", "(", "*", "MFI", ",", "&", "*", "MIB", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "TargetOpcode", "::", "COPY", ")", ")", ".", "addReg", "(", "InRegLEA2", ",", "RegState", "::", "Define", ",", "SubReg", ")", ".", "addReg", "(", "Src2", ",", "getKillRegState", "(", "IsKill2", ")", ")", ";"], "ground_truth": ["addRegReg", "(", "MIB", ",", "InRegLEA", ",", "true", ",", "InRegLEA2", ",", "true", ")", ";"], "File": "X86InstrInfo117", "Func": "convertToThreeAddressWithLEA", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16174, "Length": 509, "Cover_Rate": 0.5981198589894242, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "~", "<ISA_LIT>Disassembler", "(", ")", "{"], "ground_truth": ["}"], "File": "SparcDisassembler (2)", "Func": "~SparcDisassembler", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16175, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128h", ")", "__builtin_ia32_getexpsh_mask_round", "(", "(", "__v8hf", ")", "__A", ",", "(", "__v8hf", ")", "__B", ",", "(", "__v8hf", ")", "_mm_setzero_ph", "(", ")", ",", "(", "__mmask8", ")", "__U", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm_maskz_getexp_round_sh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16176, "Length": 32, "Cover_Rate": 0.5245901639344263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Segment", "=", "DAG", ".", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "MVT", "MaskVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "Index", ".", "getSimpleValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ")", ";", "SDValue", "VMask", "=", "getMaskNode", "(", "Mask", ",", "MaskVT", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ";"], "ground_truth": ["SDValue", "Ops", "[", "]", "=", "{", "VMask", ",", "Base", ",", "Scale", ",", "Index", ",", "Disp", ",", "Segment", ",", "Chain", "}", ";"], "File": "X86ISelLowering (2)8", "Func": "getPrefetchNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16177, "Length": 67, "Cover_Rate": 0.335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcaddq_rot270_x_s32", "(", "int32x4_t", "__a", ",", "int32x4_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vcaddq_rot270_m_sv4si", "(", "__arm_vuninitializedq_s32", "(", ")", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcaddq_rot270_x_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16178, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "generateInstSeq", "(", "Chunk", ".", "getSExtValue", "(", ")", ",", "IsRV64", ",", "MatSeq", ")", ";", "Cost", "+=", "MatSeq", ".", "size", "(", ")", ";", "}"], "ground_truth": ["return", "std", "::", "max", "(", "<NUM_LIT>", ",", "Cost", ")", ";"], "File": "RISCVMatInt1", "Func": "getIntMatCost", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16179, "Length": 32, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "bytes", "=", "<NUM_LIT>", ";", "MachineBasicBlock", "::", "iterator", "it", "=", "MI", ";", "for", "(", ";", "cycles", ">", "<NUM_LIT>", ";", ")", "{", "it", "++", ";", "assert", "(", "it", "!=", "MBB", "->", "end", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "!", "it", "->", "isInlineAsm", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "!", "PII", "->", "isPseudo", "(", "it", ")", ")", "{"], "File": "PatmosFunctionSplitter", "Func": "getDelaySlotSize", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 16180, "Length": 60, "Cover_Rate": 0.49586776859504134, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqshrn_n_u64", "(", "uint64x2_t", "__a", ",", "const", "int", "__b", ")", "{"], "ground_truth": ["return", "(", "uint32x2_t", ")", "__builtin_neon_vqshrnu_nv2di", "(", "(", "int64x2_t", ")", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon_vqshrn_n_u64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16181, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "argc", "==", "<NUM_LIT>", ")", "return", "NULL", ";", "return", "argv", "[", "argc", "-", "<NUM_LIT>", "]", ";"], "ground_truth": ["}"], "File": "driver-gcn", "Func": "last_arg_spec_function", "Target": "gcn", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 16182, "Length": 18, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", "->", "hasSSE3", "(", ")", ")", "{", "if", "(", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ")", ";", "if", "(", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ")", ";", "}", "if", "(", "Subtarget", "->", "hasAVX", "(", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "Mask", ",", "DL", ",", "DAG", ")", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V1", ",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "Mask", ",", "DL", ",", "DAG", ")", ")", ";", "}", "if", "(", "NumV2Elements", "==", "<NUM_LIT>", "&&", "Mask", "[", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", ")", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleAsElementInsertion", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "Subtarget", "->", "hasSSE41", "(", ")", ")", "{", "if", "(", "SDValue", "Blend", "=", "lowerVectorShuffleAsBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleAsInsertPS", "(", "Op", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "!", "isSingleSHUFPSMask", "(", "Mask", ")", ")", "if", "(", "SDValue", "BlendPerm", "=", "lowerVectorShuffleAsBlendAndPermute", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ")", "return", "BlendPerm", ";", "}", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "return", "lowerVectorShuffleWithSHUFPS", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)3", "Func": "lowerV4F32VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16183, "Length": 304, "Cover_Rate": 0.5996055226824457, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>MCCodeEmitter", "::", "NEONThumb2LoadStorePostEncoder", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "EncodedValue", ")", "const", "{", "if", "(", "isThumb2", "(", ")", ")", "{", "EncodedValue", "&=", "<NUM_LIT>", ";", "EncodedValue", "|=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter10", "Func": "NEONThumb2LoadStorePostEncoder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16184, "Length": 31, "Cover_Rate": 0.8857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>ExpandPseudoPass", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsTargetMachine46", "Func": "addPreSched2", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16185, "Length": 8, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CostPair", "spillCosts", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Root", "=", "new", "SCANode", "(", "node", ",", "occupancyCosts", ",", "maxdisplacment", ",", "spillCosts", ",", "hascallfreepath", ")", ";", "Root", "->", "yId", "=", "yamlId", "++", ";"], "ground_truth": ["Nodes", "[", "std", "::", "make_pair", "(", "node", ",", "occupancyCosts", ")", "]", "=", "Root", ";"], "File": "PatmosStackCacheAnalysis", "Func": "makeRoot", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 16186, "Length": 45, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "avx_upper_reg_found", "=", "false", ";", "note_stores", "(", "insn", ",", "ix86_check_avx_upper_stores", ",", "&", "avx_upper_reg_found", ")", ";", "return", "avx_upper_reg_found", "?", "AVX_U128_DIRTY", ":", "AVX_U128_CLEAN", ";", "}"], "ground_truth": ["return", "mode", ";"], "File": "i386", "Func": "ix86_avx_u128_mode_after", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16187, "Length": 26, "Cover_Rate": 0.35135135135135137, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MI", ")", ";", "MCE", ".", "processDebugLoc", "(", "MI", "->", "getDebugLoc", "(", ")", ",", "true", ")", ";", "++", "NumEmitted", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "{", "emitWord", "(", "getBinaryCodeForInstr", "(", "*", "MI", ")", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "SparcCodeEmitter", "Func": "emitInstruction", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16188, "Length": 64, "Cover_Rate": 0.34408602150537637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "S", "=", "StallCycles", ";", "S", "&&", "Def", "!=", "B", "&&", "Defs", "!=", "<NUM_LIT>", ";", "--", "S", ")", "{", "if", "(", "MI", ".", "isDebugInstr", "(", ")", ")", "continue", ";", "--", "Def", ";", "if", "(", "Def", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "IMPLICIT_DEF", ")", "continue", ";"], "ground_truth": ["if", "(", "Def", "->", "modifiesRegister", "(", "Reg1", ",", "TRI", ")", ")", "Defs", "|=", "<NUM_LIT>", ";"], "File": "GCNRegBankReassign4", "Func": "getOperandGatherWeight", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16189, "Length": 63, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "Pred", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", "==", "<STR_LIT>", ")", "{", "MI", ".", "setDesc", "(", "get", "(", "<STR_LIT>", ")", ")", ";", "MachineInstrBuilder", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ".", "add", "(", "Pred", "[", "<NUM_LIT>", "]", ")", ";", "}", "else", "{", "MI", ".", "setDesc", "(", "get", "(", "<STR_LIT>", ")", ")", ";", "MachineInstrBuilder", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ".", "addImm", "(", "Pred", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ".", "add", "(", "Pred", "[", "<NUM_LIT>", "]", ")", ";", "}", "return", "true", ";", "}", "else", "if", "(", "OpC", "==", "<STR_LIT>", ")", "{", "if", "(", "Pred", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", "==", "<STR_LIT>", "||", "Pred", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "{", "bool", "is<ISA_LIT>64", "=", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", ";", "MI", ".", "setDesc", "(", "get", "(", "Pred", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", "?", "(", "is<ISA_LIT>64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "is<ISA_LIT>64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ")", ";", "MachineInstrBuilder", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ".", "addReg", "(", "Pred", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "Pred", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "else", "if", "(", "Pred", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", "==", "<STR_LIT>", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "MI", ".", "removeOperand", "(", "<NUM_LIT>", ")", ";", "MI", ".", "setDesc", "(", "get", "(", "<STR_LIT>", ")", ")", ";", "MachineInstrBuilder", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ".", "add", "(", "Pred", "[", "<NUM_LIT>", "]", ")", ".", "addMBB", "(", "MBB", ")", ";", "}", "else", "if", "(", "Pred", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", "==", "<STR_LIT>", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "MI", ".", "removeOperand", "(", "<NUM_LIT>", ")", ";", "MI", ".", "setDesc", "(", "get", "(", "<STR_LIT>", ")", ")", ";", "MachineInstrBuilder", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ".", "add", "(", "Pred", "[", "<NUM_LIT>", "]", ")", ".", "addMBB", "(", "MBB", ")", ";", "}", "else", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "MI", ".", "removeOperand", "(", "<NUM_LIT>", ")", ";", "MI", ".", "setDesc", "(", "get", "(", "<STR_LIT>", ")", ")", ";", "MachineInstrBuilder", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ".", "addImm", "(", "Pred", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ".", "add", "(", "Pred", "[", "<NUM_LIT>", "]", ")", ".", "addMBB", "(", "MBB", ")", ";"], "ground_truth": ["}"], "File": "PPCInstrInfo49", "Func": "PredicateInstruction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16190, "Length": 458, "Cover_Rate": 0.3982608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "speci", ",", "regi", ";", "gcc_assert", "(", "REG_P", "(", "op", ")", ")", ";", "if", "(", "!", "canon_reg_names", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", ")", "{", "for", "(", "regi", "=", "<NUM_LIT>", ";", "regi", "<", "LAST_GP_REGNUM", ";", "regi", "++", ")", "for", "(", "speci", "=", "<NUM_LIT>", ";", "speci", "<", "<NUM_LIT>", ";", "speci", "++", ")", "{", "const", "int", "sz", "=", "(", "speci", "==", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "(", "(", "speci", "==", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "(", "regi", "+", "sz", ")", ">", "(", "<NUM_LIT>", "*", "<NUM_LIT>", ")", ")", "continue", ";", "const", "char", "*", "suffix", "=", "<STR_LIT>", ";", "switch", "(", "(", "sz", "<<", "<NUM_LIT>", ")", "|", "(", "regi", "%", "<NUM_LIT>", ")", ")", "{", "case", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "|", "<NUM_LIT>", ":", "suffix", "=", "<STR_LIT>", ";", "break", ";", "case", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "|", "<NUM_LIT>", ":", "suffix", "=", "<STR_LIT>", ";", "break", ";", "case", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "|", "<NUM_LIT>", ":", "suffix", "=", "<STR_LIT>", ";", "break", ";", "case", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "|", "<NUM_LIT>", ":", "suffix", "=", "<STR_LIT>", ";", "break", ";", "case", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "|", "<NUM_LIT>", ":", "suffix", "=", "<STR_LIT>", ";", "break", ";", "case", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "|", "<NUM_LIT>", ":", "suffix", "=", "<STR_LIT>", ";", "break", ";", "case", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "|", "<NUM_LIT>", ":", "suffix", "=", "<STR_LIT>", ";", "break", ";", "case", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "|", "<NUM_LIT>", ":", "suffix", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "continue", ";", "}", "sprintf", "(", "&", "canon_reg_names", "[", "speci", "]", "[", "regi", "]", "[", "<NUM_LIT>", "]", ",", "<STR_LIT>", ",", "regi", "/", "<NUM_LIT>", ",", "suffix", ")", ";", "}", "}", "switch", "(", "GET_MODE_SIZE", "(", "GET_MODE", "(", "op", ")", ")", ")", "{"], "ground_truth": ["case", "<NUM_LIT>", ":", "speci", "=", "<NUM_LIT>", ";", "break", ";"], "File": "pru", "Func": "pru_asm_regname", "Target": "pru", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16191, "Length": 287, "Cover_Rate": 0.7435233160621761, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isAAPCS_ABI", ")", "return", "TargetLoweringObjectFileELF", "::", "getStaticDtorSection", "(", "Priority", ")", ";", "if", "(", "Priority", "==", "<NUM_LIT>", ")", "return", "StaticDtorSection", ";", "std", "::", "string", "Name", "=", "std", "::", "string", "(", "<STR_LIT>", ")", "+", "utostr", "(", "Priority", ")", ";", "return", "getContext", "(", ")", ".", "getELFSection", "(", "Name", ",", "ELF", "::", "SHT_FINI_ARRAY", ",", "ELF", "::", "SHF_ALLOC", "|", "ELF", "::", "SHF_WRITE", ",", "SectionKind", "::", "getDataRel", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetObjectFile19", "Func": "getStaticDtorSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16192, "Length": 68, "Cover_Rate": 0.85, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MRI", ".", "setRegBank", "(", "Tmp", ",", "RegBank", ")", ";", "MachineInstr", "&", "InsertInst", "=", "*", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "G_INSERT", ")", ",", "Tmp", ")", ".", "addReg", "(", "DefReg", ")", ".", "addReg", "(", "I", ".", "getOperand", "(", "Idx", ")", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "(", "Idx", "-", "<NUM_LIT>", ")", "*", "SrcSize", ")", ";", "DefReg", "=", "Tmp", ";", "if", "(", "!", "select", "(", "InsertInst", ")", ")", "return", "false", ";", "}", "MachineInstr", "&", "CopyInst", "=", "*", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "DstReg", ")", ".", "addReg", "(", "DefReg", ")", ";", "if", "(", "!", "select", "(", "CopyInst", ")", ")", "return", "false", ";"], "ground_truth": ["I", ".", "eraseFromParent", "(", ")", ";"], "File": "X86InstructionSelector", "Func": "selectMergeValues", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16193, "Length": 145, "Cover_Rate": 0.4190751445086705, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "AM", ".", "BaseType", "==", "<STR_LIT>", ")", "Complexity", "=", "<NUM_LIT>", ";", "if", "(", "AM", ".", "IndexReg", ".", "getNode", "(", ")", ")", "Complexity", "+=", "<NUM_LIT>", ";", "else", "AM", ".", "IndexReg", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "VT", ")", ";"], "ground_truth": ["if", "(", "AM", ".", "Disp", "&&", "(", "AM", ".", "Base", ".", "Reg", ".", "getNode", "(", ")", "||", "AM", ".", "IndexReg", ".", "getNode", "(", ")", ")", ")", "Complexity", "+=", "<NUM_LIT>", ";"], "File": "SystemZISelDAGToDAG16", "Func": "SelectLAAddr", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16194, "Length": 71, "Cover_Rate": 0.3604060913705584, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isUncondBranchOpcode", "(", "int", "opc", ")", "{", "return", "opc", "==", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "NyuziInstrInfo", "Func": "isUncondBranchOpcode", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16195, "Length": 13, "Cover_Rate": 0.8666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "CalleeSavedInfo", "&", "I", ":", "CSI", ")", "{", "unsigned", "Reg", "=", "I", ".", "getReg", "(", ")", ";"], "ground_truth": ["bool", "IsRAAndRetAddrIsTaken", "=", "(", "Reg", "==", "<STR_LIT>", ")", "&&", "MF", "->", "getFrameInfo", "(", ")", ".", "isReturnAddressTaken", "(", ")", ";"], "File": "Mips16FrameLowering35", "Func": "spillCalleeSavedRegisters", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16196, "Length": 38, "Cover_Rate": 0.40425531914893614, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "T", ",", "create<ISA_LIT>MCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "T", ",", "create<ISA_LIT>MCInstPrinter", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "T", ",", "create<ISA_LIT>MCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "T", ",", "create<ISA_LIT>MCAsmBackend", ")", ";", "TargetRegistry", "::", "RegisterObjectTargetStreamer", "(", "T", ",", "create<ISA_LIT>ObjectTargetStreamer", ")", ";"], "ground_truth": ["}"], "File": "MSP430MCTargetDesc12", "Func": "LLVMInitializeMSP430TargetMC", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16197, "Length": 46, "Cover_Rate": 0.5348837209302325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";"], "ground_truth": ["}"], "File": "MipsFrameLowering10", "Func": "targetHandlesStackFrameRounding", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16198, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "Match_Success", ":", "{", "Inst", ".", "setLoc", "(", "IDLoc", ")", ";", "Out", ".", "EmitInstruction", "(", "Inst", ",", "STI", ")", ";", "return", "false", ";", "}", "case", "Match_MissingFeature", ":", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "<NUM_LIT>", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "ErrorLoc", "=", "(", "(", "<ISA_LIT>Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}"], "ground_truth": ["return", "Error", "(", "ErrorLoc", ",", "<STR_LIT>", ")", ";"], "File": "SparcAsmParser2", "Func": "MatchAndEmitInstruction", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16199, "Length": 111, "Cover_Rate": 0.5904255319148937, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "{", "if", "(", "!", "anchor_reg", ")", "{", "anchor_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "STACK_CLASH_SVE_CFA_REGNUM", ")", ";", "emit_insn", "(", "gen_add3_insn", "(", "anchor_reg", ",", "base_rtx", ",", "gen_int_mode", "(", "fp_offset", ",", "Pmode", ")", ")", ")", ";", "}", "base_rtx", "=", "anchor_reg", ";", "}", "offset", "-=", "fp_offset", ";", "}", "mem", "=", "gen_frame_mem", "(", "mode", ",", "plus_constant", "(", "Pmode", ",", "base_rtx", ",", "offset", ")", ")", ";", "bool", "need_cfa_note_p", "=", "(", "base_rtx", "!=", "stack_pointer_rtx", ")", ";", "if", "(", "!", "aarch64_sve_mode_p", "(", "mode", ")", "&&", "(", "regno2", "=", "aarch64_next_callee_save", "(", "regno", "+", "<NUM_LIT>", ",", "limit", ")", ")", "<=", "limit", "&&", "!", "cfun", "->", "machine", "->", "reg_is_wrapped_separately", "[", "regno2", "]", "&&", "known_eq", "(", "GET_MODE_SIZE", "(", "mode", ")", ",", "cfun", "->", "machine", "->", "frame", ".", "reg_offset", "[", "regno2", "]", "-", "cfun", "->", "machine", "->", "frame", ".", "reg_offset", "[", "regno", "]", ")", ")", "{", "rtx", "reg2", "=", "gen_rtx_REG", "(", "mode", ",", "regno2", ")", ";", "rtx", "mem2", ";", "offset", "+=", "GET_MODE_SIZE", "(", "mode", ")", ";", "mem2", "=", "gen_frame_mem", "(", "mode", ",", "plus_constant", "(", "Pmode", ",", "base_rtx", ",", "offset", ")", ")", ";", "insn", "=", "emit_insn", "(", "aarch64_gen_store_pair", "(", "mode", ",", "mem", ",", "reg", ",", "mem2", ",", "reg2", ")", ")", ";", "if", "(", "aarch64_emit_cfi_for_reg_p", "(", "regno2", ")", ")", "{", "if", "(", "need_cfa_note_p", ")", "aarch64_add_cfa_expression", "(", "insn", ",", "reg2", ",", "stack_pointer_rtx", ",", "sp_offset", "+", "GET_MODE_SIZE", "(", "mode", ")", ")", ";", "else", "RTX_FRAME_RELATED_P", "(", "XVECEXP", "(", "PATTERN", "(", "insn", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "=", "<NUM_LIT>", ";", "}", "regno", "=", "regno2", ";", "}", "else", "if", "(", "mode", "==", "VNx2DImode", "&&", "BYTES_BIG_ENDIAN", ")", "{", "insn", "=", "emit_insn", "(", "gen_aarch64_pred_mov", "(", "mode", ",", "mem", ",", "ptrue", ",", "reg", ")", ")", ";", "need_cfa_note_p", "=", "true", ";", "}"], "ground_truth": ["else", "if", "(", "aarch64_sve_mode_p", "(", "mode", ")", ")", "insn", "=", "emit_insn", "(", "gen_rtx_SET", "(", "mem", ",", "reg", ")", ")", ";"], "File": "aarch64", "Func": "aarch64_save_callee_saves", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16200, "Length": 291, "Cover_Rate": 0.5114235500878734, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "warn", ")", "{", "if", "(", "decl", ")", "error", "(", "<STR_LIT>", "<STR_LIT>", ",", "decl", ")", ";", "else", "error", "(", "<STR_LIT>", "<STR_LIT>", ",", "type", ")", ";", "}", "return", "<NUM_LIT>", ";", "}", "return", "<NUM_LIT>", ";", "}", "if", "(", "!", "decl", ")", "return", "<NUM_LIT>", ";", "cgraph_node", "*", "target", "=", "cgraph_node", "::", "get", "(", "decl", ")", ";", "if", "(", "target", ")", "target", "=", "target", "->", "function_symbol", "(", ")", ";", "if", "(", "target", "&&", "(", "target_opts_for_fn", "(", "target", "->", "decl", ")", "->", "x_ix86_fpmath", "&", "FPMATH_SSE", ")", "&&", "opt_for_fn", "(", "target", "->", "decl", ",", "optimize", ")", "&&", "!", "(", "profile_flag", "&&", "!", "flag_fentry", ")", ")", "{", "cgraph_local_info", "*", "i", "=", "&", "target", "->", "local", ";", "if", "(", "i", "&&", "i", "->", "local", "&&", "i", "->", "can_change_signature", ")", "{", "if", "(", "!", "TARGET_SSE", "&&", "warn", ")", "{", "error", "(", "<STR_LIT>", "<STR_LIT>", ",", "decl", ")", ";", "return", "<NUM_LIT>", ";", "}", "return", "TARGET_SSE2_P", "(", "target_opts_for_fn", "(", "target", "->", "decl", ")", "->", "x_ix86_isa_flags", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "i3864", "Func": "ix86_function_sseregparm", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16201, "Length": 161, "Cover_Rate": 0.7630331753554502, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "validateMFMA", "(", "const", "MCInst", "&", "Inst", ",", "const", "OperandVector", "&", "Operands", ")", "{", "const", "unsigned", "Opc", "=", "Inst", ".", "getOpcode", "(", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "Opc", ")", ";", "if", "(", "(", "Desc", ".", "TSFlags", "&", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "true", ";", "const", "int", "Src2Idx", "=", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "src2", ")", ";", "if", "(", "Src2Idx", "==", "-", "<NUM_LIT>", ")", "return", "true", ";", "const", "MCOperand", "&", "Src2", "=", "Inst", ".", "getOperand", "(", "Src2Idx", ")", ";", "if", "(", "!", "Src2", ".", "isReg", "(", ")", ")", "return", "true", ";", "MCRegister", "Src2Reg", "=", "Src2", ".", "getReg", "(", ")", ";", "MCRegister", "DstReg", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "Src2Reg", "==", "DstReg", ")", "return", "true", ";", "const", "MCRegisterInfo", "*", "TRI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "if", "(", "TRI", "->", "getRegClass", "(", "Desc", ".", "OpInfo", "[", "<NUM_LIT>", "]", ".", "RegClass", ")", ".", "getSizeInBits", "(", ")", "<=", "<NUM_LIT>", ")", "return", "true", ";"], "ground_truth": ["if", "(", "TRI", "->", "regsOverlap", "(", "Src2Reg", ",", "DstReg", ")", ")", "{"], "File": "AMDGPUAsmParser3", "Func": "validateMFMA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16202, "Length": 182, "Cover_Rate": 0.8625592417061612, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcltq_f32", "(", "float32x4_t", "__a", ",", "float32x4_t", "__b", ")", "{"], "ground_truth": ["return", "(", "uint32x4_t", ")", "(", "__a", "<", "__b", ")", ";"], "File": "arm", "Func": "neon2_vcltq_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16203, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCAsmInfo", "::", "<ISA_LIT>MCAsmInfo", "(", "const", "Triple", "&", "TT", ")", "{", "CodePointerSize", "=", "CalleeSaveStackSlotSize", "=", "<NUM_LIT>", ";", "CommentString", "=", "<STR_LIT>", ";", "SeparatorString", "=", "<STR_LIT>", ";", "AlignmentIsInBytes", "=", "false", ";", "UsesELFSectionDirectiveForBSS", "=", "true", ";", "UseIntegratedAssembler", "=", "true", ";"], "ground_truth": ["}"], "File": "MSP430MCAsmInfo24", "Func": "MSP430MCAsmInfo", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16204, "Length": 37, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "{", "SDValue", "C63", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "LL", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RL", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "LH", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "LL", ",", "C63", ")", ";", "SDValue", "RH", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "RL", ",", "C63", ")", ";", "lowerGR128Binary", "(", "DAG", ",", "DL", ",", "VT", ",", "<STR_LIT>", ",", "LL", ",", "RL", ",", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ")", ";", "SDValue", "NegLLTimesRH", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "LL", ",", "RH", ")", ";", "SDValue", "NegLHTimesRL", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "LH", ",", "RL", ")", ";", "SDValue", "NegSum", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "NegLLTimesRH", ",", "NegLHTimesRL", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Ops", "[", "<NUM_LIT>", "]", ",", "NegSum", ")", ";", "}", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "DL", ")", ";"], "ground_truth": ["}"], "File": "SystemZISelLowering (2)2", "Func": "lowerSMUL_LOHI", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16205, "Length": 186, "Cover_Rate": 0.5723076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "assert", "(", "MCE", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "MCE", "->", "getValue", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser2", "Func": "addImm0_127Operands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16206, "Length": 39, "Cover_Rate": 0.65, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_vpmultishiftqb128_mask", "(", "(", "__v16qi", ")", "__X", ",", "(", "__v16qi", ")", "__Y", ",", "(", "__v16qi", ")", "_mm_setzero_si128", "(", ")", ",", "(", "__mmask16", ")", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512vbmivlintrin", "Func": "_mm_maskz_multishift_epi64_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16207, "Length": 30, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Register", "::", "isVirtualRegister", "(", "TrueReg", ")", ")", "{", "DefMI", "=", "MRI", "->", "getVRegDef", "(", "TrueReg", ")", ";", "if", "(", "DefMI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "DefMI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "DefMI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "DefMI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "OpNoForForwarding", "=", "i", ";", "if", "(", "DefMI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "DefMI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "break", ";", "}", "}", "}", "}", "else", "{", "ImmInstrInfo", "III", ";", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "bool", "ConvertibleImmForm", "=", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ";", "bool", "IsVFReg", "=", "(", "MI", ".", "getNumOperands", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "?", "isVFRegister", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ":", "false", ";", "if", "(", "!", "ConvertibleImmForm", "&&", "!", "instrHasImmForm", "(", "Opc", ",", "IsVFReg", ",", "III", ",", "true", ")", ")", "return", "nullptr", ";", "if", "(", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "return", "nullptr", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "<", "e", ";", "i", "++", ")", "{", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "SeenIntermediateUse", "=", "false", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isUse", "(", ")", "&&", "!", "MO", ".", "isImplicit", "(", ")", ")", "{", "Register", "Reg", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "DefMI", "=", "getDefMIPostRA", "(", "Reg", ",", "MI", ",", "SeenIntermediateUse", ")", ";"], "ground_truth": ["if", "(", "DefMI", ")", "{"], "File": "PPCInstrInfo", "Func": "getForwardingDefMI", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16208, "Length": 358, "Cover_Rate": 0.580226904376013, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>AsmPrinter", "(", ")", "{", "RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "Target32", "(", "The<ISA_LIT>_32Target", ")", ";", "RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "Target64", "(", "The<ISA_LIT>_64Target", ")", ";"], "ground_truth": ["}"], "File": "HSAILAsmPrinter", "Func": "LLVMInitializeHSAILAsmPrinter", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16209, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PassConfig", "::", "addIRPasses", "(", ")", "{", "if", "(", "get<ISA_LIT>Subtarget", "(", ")", ".", "isTargetNaCl", "(", ")", ")", "{", "addPass", "(", "createInsertDivideCheckPass", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine46", "Func": "addIRPasses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16210, "Length": 26, "Cover_Rate": 0.7878787878787878, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>BaseInstrInfo", "::", "isLoadFromStackSlotPostFE", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "const", "MachineMemOperand", "*", "Dummy", ";"], "ground_truth": ["return", "MI", "->", "getDesc", "(", ")", ".", "mayLoad", "(", ")", "&&", "hasLoadFromStackSlot", "(", "MI", ",", "Dummy", ",", "FrameIndex", ")", ";"], "File": "ARMBaseInstrInfo108", "Func": "isLoadFromStackSlotPostFE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16211, "Length": 41, "Cover_Rate": 0.9761904761904762, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "DL", ",", "OpLo", ",", "OpHi", ",", "ShufMask", ")", ";", "}", "if", "(", "(", "VT", "==", "<STR_LIT>", ")", "&&", "(", "InVT", "==", "<STR_LIT>", ")", ")", "{", "if", "(", "Subtarget", ".", "hasInt256", "(", ")", ")", "{", "In", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "In", ")", ";", "static", "const", "int", "ShufMask1", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "In", "=", "DAG", ".", "getVectorShuffle", "(", "<STR_LIT>", ",", "DL", ",", "In", ",", "In", ",", "ShufMask1", ")", ";", "In", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "In", ")", ";", "static", "const", "int", "ShufMask2", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "In", "=", "DAG", ".", "getVectorShuffle", "(", "<STR_LIT>", ",", "DL", ",", "In", ",", "In", ",", "ShufMask2", ")", ";", "In", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "In", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "In", ")", ";", "}", "SDValue", "OpLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "In", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "SDValue", "OpHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "In", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "OpLo", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "OpLo", ")", ";", "OpHi", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "OpHi", ")", ";", "static", "const", "int", "ShufMask1", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "OpLo", "=", "DAG", ".", "getVectorShuffle", "(", "<STR_LIT>", ",", "DL", ",", "OpLo", ",", "OpLo", ",", "ShufMask1", ")", ";", "OpHi", "=", "DAG", ".", "getVectorShuffle", "(", "<STR_LIT>", ",", "DL", ",", "OpHi", ",", "OpHi", ",", "ShufMask1", ")", ";"], "ground_truth": ["OpLo", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "OpLo", ")", ";"], "File": "X86ISelLowering152", "Func": "LowerTRUNCATE", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16212, "Length": 406, "Cover_Rate": 0.35304347826086957, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "tilepro_simd_int", "(", "rtx", "num", ",", "machine_mode", "mode", ")", "{", "HOST_WIDE_INT", "n", "=", "<NUM_LIT>", ";", "gcc_assert", "(", "CONST_INT_P", "(", "num", ")", ")", ";", "n", "=", "INTVAL", "(", "num", ")", ";", "switch", "(", "mode", ")", "{", "case", "E_QImode", ":", "n", "=", "<NUM_LIT>", "*", "(", "n", "&", "<NUM_LIT>", ")", ";", "break", ";", "case", "E_HImode", ":", "n", "=", "<NUM_LIT>", "*", "(", "n", "&", "<NUM_LIT>", ")", ";"], "ground_truth": ["break", ";"], "File": "tilepro", "Func": "tilepro_simd_int", "Target": "tilepro", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 16213, "Length": 65, "Cover_Rate": 0.7303370786516854, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getGPRMM16Reg", "(", ")", ")", ")", ";"], "File": "MipsAsmParser19", "Func": "addGPRMM16AsmRegMovePOperands", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16214, "Length": 23, "Cover_Rate": 0.6388888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "<STR_LIT>", "==", "N", "->", "getOpcode", "(", ")", "||", "<STR_LIT>", "==", "N", "->", "getOpcode", "(", ")", "||", "<STR_LIT>", "==", "N", "->", "getOpcode", "(", ")", "||", "<STR_LIT>", "==", "N", "->", "getOpcode", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "SDValue", "V", "=", "combineHorizOpWithShuffle", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering101", "Func": "combineVectorHADDSUB", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16215, "Length": 62, "Cover_Rate": 0.6595744680851063, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "char", "<ISA_LIT>Subtarget", "::", "classifyBlockAddressReference", "(", ")", "const", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "M68kSubtarget", "Func": "classifyBlockAddressReference", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16216, "Length": 13, "Cover_Rate": 0.8666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "assert", "(", "VT", ".", "isInteger", "(", ")", "&&", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "RTLIB", "::", "Libcall", "LC", ";", "bool", "isSigned", ";", "switch", "(", "Op", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "isSigned", "=", "true", ";", "LC", "=", "RTLIB", "::", "SDIV_I128", ";", "break", ";", "case", "<STR_LIT>", ":", "isSigned", "=", "false", ";", "LC", "=", "RTLIB", "::", "UDIV_I128", ";", "break", ";", "case", "<STR_LIT>", ":", "isSigned", "=", "true", ";", "LC", "=", "RTLIB", "::", "SREM_I128", ";", "break", ";", "case", "<STR_LIT>", ":", "isSigned", "=", "false", ";", "LC", "=", "RTLIB", "::", "UREM_I128", ";", "break", ";", "case", "<STR_LIT>", ":", "isSigned", "=", "true", ";", "LC", "=", "RTLIB", "::", "SDIVREM_I128", ";", "break", ";", "case", "<STR_LIT>", ":", "isSigned", "=", "false", ";", "LC", "=", "RTLIB", "::", "UDIVREM_I128", ";", "break", ";", "}", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "InChain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Op", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "EVT", "ArgVT", "=", "Op", "->", "getOperand", "(", "i", ")", ".", "getValueType", "(", ")", ";", "assert", "(", "ArgVT", ".", "isInteger", "(", ")", "&&", "ArgVT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "SDValue", "StackPtr", "=", "DAG", ".", "CreateStackTemporary", "(", "ArgVT", ",", "<NUM_LIT>", ")", ";", "Entry", ".", "Node", "=", "StackPtr", ";", "InChain", "=", "DAG", ".", "getStore", "(", "InChain", ",", "dl", ",", "Op", "->", "getOperand", "(", "i", ")", ",", "StackPtr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "Type", "*", "ArgTy", "=", "ArgVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "Ty", "=", "PointerType", "::", "get", "(", "ArgTy", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["Entry", ".", "isSExt", "=", "false", ";"], "File": "X86ISelLowering148", "Func": "LowerWin64_i128OP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16217, "Length": 307, "Cover_Rate": 0.6369294605809128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>", ";", "break", ";", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "for", "(", "const", "SDValue", "&", "V", ":", "PN", "->", "ops", "(", ")", ")", "{", "if", "(", "!", "ToPromote", ".", "count", "(", "V", ".", "getNode", "(", ")", ")", "&&", "V", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "V", ")", ")", "{", "SDValue", "ReplOpOps", "[", "]", "=", "{", "ISR", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "V", ",", "ISR", ".", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "SDNode", "*", "ReplOp", "=", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "INSERT_SUBREG", ",", "SDLoc", "(", "V", ")", ",", "ISR", ".", "getNode", "(", ")", "->", "getVTList", "(", ")", ",", "ReplOpOps", ")", ";", "Ops", ".", "push_back", "(", "SDValue", "(", "ReplOp", ",", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "Ops", ".", "push_back", "(", "V", ")", ";", "}", "}", "SmallVector", "<", "EVT", ",", "<NUM_LIT>", ">", "NewVTs", ";", "SDVTList", "VTs", "=", "PN", "->", "getVTList", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "ie", "=", "VTs", ".", "NumVTs", ";", "i", "!=", "ie", ";", "++", "i", ")", "if", "(", "VTs", ".", "VTs", "[", "i", "]", "==", "<STR_LIT>", ")", "NewVTs", ".", "push_back", "(", "<STR_LIT>", ")", ";", "else", "NewVTs", ".", "push_back", "(", "VTs", ".", "VTs", "[", "i", "]", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "PN", "->", "dump", "(", "CurDAG", ")", ")", ";", "CurDAG", "->", "SelectNodeTo", "(", "PN", ",", "NewOpcode", ",", "CurDAG", "->", "getVTList", "(", "NewVTs", ")", ",", "Ops", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "PN", "->", "dump", "(", "CurDAG", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "PPCISelDAGToDAG (2)2", "Func": "PeepholePPC64ZExt", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16218, "Length": 383, "Cover_Rate": 0.4145021645021645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "getStoreRegOpcode", "(", "SrcReg", ",", "RC", ",", "isAligned", ",", "TM", ")", ";", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "addFrameReference", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opc", ")", ")", ",", "FrameIdx", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ";"], "ground_truth": ["}"], "File": "X86InstrInfo (2)", "Func": "storeRegToStackSlot", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16219, "Length": 54, "Cover_Rate": 0.3253012048192771, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MF", ".", "getName", "(", ")", "<<", "'\\n'", ")", ";", "bool", "Changed", "=", "false", ";", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "IsPseudoCallIndirect", "(", "MI", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", "<<", "'\\n'", ")", ";"], "ground_truth": ["const", "MCInstrDesc", "&", "Desc", "=", "TII", "->", "get", "(", "GetNonPseudoCallIndirectOpcode", "(", "MI", ")", ")", ";"], "File": "WebAssemblyCallIndirectFixup8", "Func": "runOnMachineFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16220, "Length": 94, "Cover_Rate": 0.5081081081081081, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "qword", ")", "(", "vec_cmpeq", "(", "(", "vec_char16", ")", "(", "a", ")", ",", "vec_splat", "(", "(", "vec_char16", ")", "(", "si_from_char", "(", "b", ")", ")", ",", "<NUM_LIT>", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "si2vmx", "Func": "si_ceqbi", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16221, "Length": 34, "Cover_Rate": 0.723404255319149, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "PPCISelDAGToDAG (2)2", "Func": "getPassName", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16222, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tmp", "=", "gen_rtx_REG", "(", "fpcmp_mode", ",", "FLAGS_REG", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "tmp", ",", "gen_rtx_COMPARE", "(", "fpcmp_mode", ",", "op0", ",", "op1", ")", ")", ")", ";", "tmp", "=", "gen_rtx_fmt_ee", "(", "code", ",", "VOIDmode", ",", "tmp", ",", "const0_rtx", ")", ";", "tmp", "=", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "tmp", ",", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "label", ")", ",", "pc_rtx", ")", ";"], "ground_truth": ["tmp", "=", "emit_jump_insn", "(", "gen_rtx_SET", "(", "pc_rtx", ",", "tmp", ")", ")", ";"], "File": "i3865", "Func": "ix86_expand_sse_compare_and_jump", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16223, "Length": 69, "Cover_Rate": 0.518796992481203, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fprintf", "(", "f", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "mcore", "Func": "mcore_asm_trampoline_template", "Target": "mcore", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16224, "Length": 43, "Cover_Rate": 0.8269230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addImm0_1020s4Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "CE", "->", "getValue", "(", ")", "/", "<NUM_LIT>", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addImm0_1020s4Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16225, "Length": 54, "Cover_Rate": 0.9818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Header", "||", "!", "Preheader", "||", "!", "Latch", "||", "!", "ExitingBlock", ")", "{", "return", "false", ";", "}", "using", "RegisterBump", "=", "std", "::", "pair", "<", "unsigned", ",", "int64_t", ">", ";", "using", "InductionMap", "=", "std", "::", "map", "<", "unsigned", ",", "RegisterBump", ">", ";", "InductionMap", "IndMap", ";", "using", "instr_iterator", "=", "MachineBasicBlock", "::", "instr_iterator", ";", "for", "(", "instr_iterator", "I", "=", "Header", "->", "instr_begin", "(", ")", ",", "E", "=", "Header", "->", "instr_end", "(", ")", ";", "I", "!=", "E", "&&", "I", "->", "isPHI", "(", ")", ";", "++", "I", ")", "{", "MachineInstr", "*", "Phi", "=", "&", "*", "I", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "n", "=", "Phi", "->", "getNumOperands", "(", ")", ";", "i", "<", "n", ";", "i", "+=", "<NUM_LIT>", ")", "{", "if", "(", "Phi", "->", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", "!=", "Latch", ")", "continue", ";", "unsigned", "PhiOpReg", "=", "Phi", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "DI", "=", "MRI", "->", "getVRegDef", "(", "PhiOpReg", ")", ";", "if", "(", "DI", "->", "getDesc", "(", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "unsigned", "IndReg", "=", "DI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineOperand", "&", "Opnd2", "=", "DI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "int64_t", "V", ";", "if", "(", "MRI", "->", "getVRegDef", "(", "IndReg", ")", "==", "Phi", "&&", "checkForImmediate", "(", "Opnd2", ",", "V", ")", ")", "{", "unsigned", "UpdReg", "=", "DI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "IndMap", ".", "insert", "(", "std", "::", "make_pair", "(", "UpdReg", ",", "std", "::", "make_pair", "(", "IndReg", ",", "V", ")", ")", ")", ";", "}", "}", "}", "}", "if", "(", "IndMap", ".", "empty", "(", ")", ")", "{", "return", "false", ";", "}", "MachineBasicBlock", "*", "TB", "=", "nullptr", ",", "*", "FB", "=", "nullptr", ";", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "Cond", ";", "bool", "NotAnalyzed", "=", "TII", "->", "analyzeBranch", "(", "*", "ExitingBlock", ",", "TB", ",", "FB", ",", "Cond", ",", "false", ")", ";", "if", "(", "NotAnalyzed", "||", "Cond", ".", "empty", "(", ")", ")", "{", "return", "false", ";", "}", "MachineInstr", "*", "condTerm", "=", "&", "(", "*", "Latch", "->", "getFirstTerminator", "(", ")", ")", ";", "MachineInstr", "*", "uncondTerm", "=", "&", "(", "*", "std", "::", "next", "(", "Latch", "->", "getFirstTerminator", "(", ")", ")", ")", ";", "if", "(", "!", "(", "condTerm", "->", "getDesc", "(", ")", ".", "isConditionalBranch", "(", ")", "&&", "uncondTerm", "->", "getDesc", "(", ")", ".", "isUnconditionalBranch", "(", ")", ")", ")", "{", "return", "false", ";", "}"], "ground_truth": ["unsigned", "CmpReg1", "=", "Cond", "[", "<NUM_LIT>", "]", ".", "isReg", "(", ")", "?", "(", "unsigned", ")", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ":", "<NUM_LIT>", ";"], "File": "PULPHardwareLoops", "Func": "findInductionRegister", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16226, "Length": 418, "Cover_Rate": 0.6470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "<ISA_LIT>TargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "<STR_LIT>", ")", "Opcode", ")", "{", "case", "<STR_LIT>", ":", "break", ";", "case", "<STR_LIT>", ":", "\\", "return", "<STR_LIT>", "#", "node", ";"], "ground_truth": ["NODE_NAME_CASE", "(", "RET", ")", "}"], "File": "LoongArchISelLowering1", "Func": "getTargetNodeName", "Target": "LoongArch", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16227, "Length": 39, "Cover_Rate": 0.7959183673469388, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "body", "=", "PATTERN", "(", "insn", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "body", ")", "==", "SET", "&&", "GET_CODE", "(", "SET_SRC", "(", "body", ")", ")", "==", "VEC_SELECT", "&&", "GET_CODE", "(", "XEXP", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ")", ")", "==", "MEM", ")", ";", "rtx", "mem", "=", "XEXP", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ")", ";", "rtx", "base_reg", "=", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ";", "rtx_insn", "*", "and_insn", ";", "rtx", "and_operation", "=", "find_alignment_op", "(", "insn", ",", "base_reg", ",", "&", "and_insn", ")", ";", "if", "(", "and_operation", "!=", "<NUM_LIT>", ")", "{", "df_ref", "def", ";", "struct", "df_insn_info", "*", "insn_info", "=", "DF_INSN_INFO_GET", "(", "insn", ")", ";", "FOR_EACH_INSN_INFO_DEF", "(", "def", ",", "insn_info", ")", "{", "struct", "df_link", "*", "link", "=", "DF_REF_CHAIN", "(", "def", ")", ";", "if", "(", "!", "link", "||", "link", "->", "next", ")", "break", ";", "rtx_insn", "*", "swap_insn", "=", "DF_REF_INSN", "(", "link", "->", "ref", ")", ";", "if", "(", "!", "insn_is_swap_p", "(", "swap_insn", ")", "||", "insn_is_load_p", "(", "swap_insn", ")", "||", "insn_is_store_p", "(", "swap_insn", ")", ")", "break", ";", "to_delete", "[", "INSN_UID", "(", "swap_insn", ")", "]", ".", "replace", "=", "true", ";", "to_delete", "[", "INSN_UID", "(", "swap_insn", ")", "]", ".", "replace_insn", "=", "swap_insn", ";"], "ground_truth": ["rtx", "and_base", "=", "XEXP", "(", "and_operation", ",", "<NUM_LIT>", ")", ";"], "File": "rs6000-p8swap2", "Func": "recombine_lvx_pattern", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16228, "Length": 196, "Cover_Rate": 0.6144200626959248, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerJumpTable", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{"], "ground_truth": ["JumpTableSDNode", "*", "JT", "=", "cast", "<", "JumpTableSDNode", ">", "(", "Op", ")", ";"], "File": "MSP430ISelLowering11", "Func": "LowerJumpTable", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16229, "Length": 26, "Cover_Rate": 0.3939393939393939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Lower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ")", "const", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "OutMI", ".", "setOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "MCOperand", "MCOp", "=", "LowerOperand", "(", "MO", ")", ";", "if", "(", "MCOp", ".", "isValid", "(", ")", ")", "OutMI", ".", "addOperand", "(", "MCOp", ")", ";"], "ground_truth": ["}"], "File": "AZPRMCInstLower", "Func": "Lower", "Target": "AZPR", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16230, "Length": 92, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Hanging2Byte", "=", "BytesLeft", "&", "<NUM_LIT>", ";", "bool", "Hanging1Byte", "=", "BytesLeft", "&", "<NUM_LIT>", ";", "if", "(", "Hanging4Byte", ")", "{", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "ScratchReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "Offset", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "ScratchReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "DstReg", ")", ".", "addImm", "(", "Offset", ")", ";", "Offset", "+=", "<NUM_LIT>", ";", "}", "if", "(", "Hanging2Byte", ")", "{", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "ScratchReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "Offset", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "ScratchReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "DstReg", ")", ".", "addImm", "(", "Offset", ")", ";", "Offset", "+=", "<NUM_LIT>", ";", "}", "if", "(", "Hanging1Byte", ")", "{"], "ground_truth": ["BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "ScratchReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "Offset", ")", ";"], "File": "BPFInstrInfo14", "Func": "expandMEMCPY", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16231, "Length": 209, "Cover_Rate": 0.3641114982578397, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ForCodeSize", "=", "FnAttrs", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "OptimizeForSize", ")", "||", "FnAttrs", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "MinSize", ")", ";", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "return", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelDAGToDAG2", "Func": "runOnMachineFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16232, "Length": 49, "Cover_Rate": 0.6901408450704225, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "In", ")", "{", "case", "MCDisassembler", "::", "Success", ":", "return", "true", ";", "case", "MCDisassembler", "::", "SoftFail", ":", "Out", "=", "In", ";", "return", "true", ";", "case", "MCDisassembler", "::", "Fail", ":"], "ground_truth": ["Out", "=", "In", ";"], "File": "ARMDisassembler13", "Func": "Check", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16233, "Length": 34, "Cover_Rate": 0.6296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NONDEBUG_INSN_P", "(", "insn", ")", "&&", "NONJUMP_INSN_P", "(", "insn", ")", ")", "{", "rtx", "set", "=", "single_set", "(", "insn", ")", ";", "if", "(", "set", ")", "{", "avoid_func_arg_motion", "(", "arg", ",", "insn", ")", ";", "return", ";", "}", "}", "if", "(", "insn", "==", "BB_HEAD", "(", "bb", ")", ")", "return", ";", "insn", "=", "PREV_INSN", "(", "insn", ")", ";"], "ground_truth": ["}"], "File": "i386", "Func": "add_dependee_for_func_arg", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16234, "Length": 56, "Cover_Rate": 0.6746987951807228, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "equal_nonrecursive", "(", "stdict", ")", "const", "{"], "ground_truth": ["return", "true", ";"], "File": "TVMReFunc", "Func": "equal_nonrecursive", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16235, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "long", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "__TM_failure_address", "(", "void", "*", "const", "TM_buff", ")", "{", "return", "*", "_TFIAR_PTR", "(", "TM_buff", ")", ";"], "ground_truth": ["}"], "File": "htmxlintrin", "Func": "__TM_failure_address", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16236, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "FK_Data_4", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "ARMAsmBackend10", "Func": "getFixupKindNumBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16237, "Length": 81, "Cover_Rate": 0.3446808510638298, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "ELFMMI", ".", "getGVStubEntry", "(", "SSym", ")", ";", "if", "(", "!", "StubSym", ".", "getPointer", "(", ")", ")", "{", "MCSymbol", "*", "Sym", "=", "TM", ".", "getSymbol", "(", "GV", ",", "Mang", ")", ";", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "Sym", ",", "!", "GV", "->", "hasLocalLinkage", "(", ")", ")", ";", "}", "MCContext", "&", "Ctx", "=", "getContext", "(", ")", ";", "return", "<ISA_LIT>MCExpr", "::", "create", "(", "<ISA_LIT>MCExpr", "::", "VK_Sparc_R_DI<ISA_LIT>32", ",", "MCSymbolRefExpr", "::", "create", "(", "SSym", ",", "Ctx", ")", ",", "Ctx", ")", ";", "}"], "ground_truth": ["return", "TargetLoweringObjectFileELF", "::", "getTTypeGlobalReference", "(", "GV", ",", "Encoding", ",", "Mang", ",", "TM", ",", "MMI", ",", "Streamer", ")", ";"], "File": "SparcTargetObjectFile13", "Func": "getTTypeGlobalReference", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16238, "Length": 101, "Cover_Rate": 0.5838150289017341, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)6", "Func": "isTargetShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16239, "Length": 105, "Cover_Rate": 0.5737704918032787, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Old", ".", "ChangeToImmediate", "(", "Fold", ".", "ImmToFold", "&", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "break", ";", "default", ":", "break", ";", "}", "}", "}", "}", "if", "(", "(", "Fold", ".", "isImm", "(", ")", "||", "Fold", ".", "isFI", "(", ")", "||", "Fold", ".", "isGlobal", "(", ")", ")", "&&", "Fold", ".", "needsShrink", "(", ")", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "auto", "Liveness", "=", "MBB", "->", "computeRegisterLiveness", "(", "&", "TRI", ",", "<STR_LIT>", ",", "MI", ",", "<NUM_LIT>", ")", ";", "if", "(", "Liveness", "!=", "MachineBasicBlock", "::", "LQR_Dead", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "int", "Op32", "=", "Fold", ".", "getShrinkOpcode", "(", ")", ";", "MachineOperand", "&", "Dst0", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Dst1", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "Dst0", ".", "isDef", "(", ")", "&&", "Dst1", ".", "isDef", "(", ")", ")", ";", "bool", "HaveNonDbgCarryUse", "=", "!", "MRI", ".", "use_nodbg_empty", "(", "Dst1", ".", "getReg", "(", ")", ")", ";", "const", "TargetRegisterClass", "*", "Dst0RC", "=", "MRI", ".", "getRegClass", "(", "Dst0", ".", "getReg", "(", ")", ")", ";", "Register", "NewReg0", "=", "MRI", ".", "createVirtualRegister", "(", "Dst0RC", ")", ";", "MachineInstr", "*", "Inst32", "=", "TII", ".", "buildShrunkInst", "(", "*", "MI", ",", "Op32", ")", ";", "if", "(", "HaveNonDbgCarryUse", ")", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Dst1", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ";", "}", "Dst0", ".", "setReg", "(", "NewReg0", ")", ";", "for", "(", "unsigned", "I", "=", "MI", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "I", ">", "<NUM_LIT>", ";", "--", "I", ")", "MI", "->", "removeOperand", "(", "I", ")", ";", "MI", "->", "setDesc", "(", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "if", "(", "Fold", ".", "isCommuted", "(", ")", ")", "TII", ".", "commuteInstruction", "(", "*", "Inst32", ",", "false", ")", ";", "return", "true", ";", "}", "assert", "(", "!", "Fold", ".", "needsShrink", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "Fold", ".", "isImm", "(", ")", ")", "{", "if", "(", "Old", ".", "isTied", "(", ")", ")", "{", "int", "NewMFMAOpc", "=", "<STR_LIT>", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "NewMFMAOpc", "==", "-", "<NUM_LIT>", ")", "return", "false", ";", "MI", "->", "setDesc", "(", "TII", ".", "get", "(", "NewMFMAOpc", ")", ")", ";", "MI", "->", "untieRegOperand", "(", "<NUM_LIT>", ")", ";", "}", "Old", ".", "ChangeToImmediate", "(", "Fold", ".", "ImmToFold", ")", ";", "return", "true", ";", "}", "if", "(", "Fold", ".", "isGlobal", "(", ")", ")", "{", "Old", ".", "ChangeToGA", "(", "Fold", ".", "OpToFold", "->", "getGlobal", "(", ")", ",", "Fold", ".", "OpToFold", "->", "getOffset", "(", ")", ",", "Fold", ".", "OpToFold", "->", "getTargetFlags", "(", ")", ")", ";", "return", "true", ";", "}", "if", "(", "Fold", ".", "isFI", "(", ")", ")", "{", "Old", ".", "ChangeToFrameIndex", "(", "Fold", ".", "FrameIndexToFold", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "SIFoldOperands25", "Func": "updateOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16240, "Length": 480, "Cover_Rate": 0.502092050209205, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TSFlags", "&", "<STR_LIT>", ")", "EmitByte", "(", "<NUM_LIT>", ",", "CurByte", ",", "OS", ")", ";", "switch", "(", "TSFlags", "&", "<STR_LIT>", ")", "{", "case", "<STR_LIT>", ":", "EmitByte", "(", "<NUM_LIT>", ",", "CurByte", ",", "OS", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "EmitByte", "(", "<NUM_LIT>", ",", "CurByte", ",", "OS", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "EmitByte", "(", "<NUM_LIT>", ",", "CurByte", ",", "OS", ")", ";", "break", ";", "}", "if", "(", "is64BitMode", "(", "STI", ")", ")", "{", "if", "(", "unsigned", "REX", "=", "DetermineREXPrefix", "(", "MI", ",", "TSFlags", ",", "Desc", ")", ")", "EmitByte", "(", "<NUM_LIT>", "|", "REX", ",", "CurByte", ",", "OS", ")", ";", "}", "switch", "(", "TSFlags", "&", "<STR_LIT>", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "EmitByte", "(", "<NUM_LIT>", ",", "CurByte", ",", "OS", ")", ";", "break", ";", "}", "switch", "(", "TSFlags", "&", "<STR_LIT>", ")", "{", "case", "<STR_LIT>", ":", "EmitByte", "(", "<NUM_LIT>", ",", "CurByte", ",", "OS", ")", ";"], "ground_truth": ["break", ";"], "File": "X86MCCodeEmitter19", "Func": "EmitOpcodePrefix", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16241, "Length": 148, "Cover_Rate": 0.5736434108527132, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_loadu_ps", "(", "__m128", "__W", ",", "__mmask8", "__U", ",", "void", "const", "*", "__P", ")", "{", "return", "(", "__m128", ")", "__builtin_ia32_loadups128_mask", "(", "(", "const", "float", "*", ")", "__P", ",", "(", "__v4sf", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_mask_loadu_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16242, "Length": 52, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "int", "CC3", "=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "gcc_assert", "(", "GET_CODE", "(", "XEXP", "(", "code", ",", "<NUM_LIT>", ")", ")", "==", "REG", ")", ";", "gcc_assert", "(", "REGNO", "(", "XEXP", "(", "code", ",", "<NUM_LIT>", ")", ")", "==", "CC_REGNUM", ")", ";", "gcc_assert", "(", "XEXP", "(", "code", ",", "<NUM_LIT>", ")", "==", "const0_rtx", "||", "(", "GET_MODE", "(", "XEXP", "(", "code", ",", "<NUM_LIT>", ")", ")", "==", "CCRAWmode", "&&", "CONST_INT_P", "(", "XEXP", "(", "code", ",", "<NUM_LIT>", ")", ")", ")", ")", ";", "switch", "(", "GET_MODE", "(", "XEXP", "(", "code", ",", "<NUM_LIT>", ")", ")", ")", "{", "case", "CCZmode", ":", "case", "CCZ1mode", ":", "switch", "(", "GET_CODE", "(", "code", ")", ")", "{", "case", "EQ", ":", "return", "CC0", ";", "case", "NE", ":", "return", "CC1", "|", "CC2", "|", "CC3", ";", "default", ":", "return", "-", "<NUM_LIT>", ";", "}", "break", ";", "case", "CCT1mode", ":", "switch", "(", "GET_CODE", "(", "code", ")", ")", "{", "case", "EQ", ":", "return", "CC1", ";", "case", "NE", ":", "return", "CC0", "|", "CC2", "|", "CC3", ";", "default", ":", "return", "-", "<NUM_LIT>", ";", "}", "break", ";", "case", "CCT2mode", ":", "switch", "(", "GET_CODE", "(", "code", ")", ")", "{", "case", "EQ", ":", "return", "CC2", ";", "case", "NE", ":", "return", "CC0", "|", "CC1", "|", "CC3", ";", "default", ":", "return", "-", "<NUM_LIT>", ";", "}", "break", ";", "case", "CCT3mode", ":", "switch", "(", "GET_CODE", "(", "code", ")", ")", "{", "case", "EQ", ":", "return", "CC3", ";", "case", "NE", ":", "return", "CC0", "|", "CC1", "|", "CC2", ";", "default", ":", "return", "-", "<NUM_LIT>", ";", "}", "break", ";", "case", "CCLmode", ":", "switch", "(", "GET_CODE", "(", "code", ")", ")", "{", "case", "EQ", ":", "return", "CC0", "|", "CC2", ";", "case", "NE", ":", "return", "CC1", "|", "CC3", ";", "default", ":", "return", "-", "<NUM_LIT>", ";", "}", "break", ";", "case", "CCL1mode", ":", "switch", "(", "GET_CODE", "(", "code", ")", ")", "{", "case", "LTU", ":", "return", "CC2", "|", "CC3", ";", "case", "GEU", ":", "return", "CC0", "|", "CC1", ";", "default", ":", "return", "-", "<NUM_LIT>", ";", "}", "break", ";", "case", "CCL2mode", ":", "switch", "(", "GET_CODE", "(", "code", ")", ")", "{", "case", "GTU", ":", "return", "CC0", "|", "CC1", ";", "case", "LEU", ":", "return", "CC2", "|", "CC3", ";", "default", ":", "return", "-", "<NUM_LIT>", ";", "}", "break", ";", "case", "CCL3mode", ":", "switch", "(", "GET_CODE", "(", "code", ")", ")", "{", "case", "EQ", ":", "return", "CC0", "|", "CC2", ";", "case", "NE", ":", "return", "CC1", "|", "CC3", ";", "case", "LTU", ":", "return", "CC1", ";", "case", "GTU", ":", "return", "CC3", ";", "case", "LEU", ":", "return", "CC1", "|", "CC2", ";", "case", "GEU", ":", "return", "CC2", "|", "CC3", ";", "default", ":", "return", "-", "<NUM_LIT>", ";", "}", "case", "CCUmode", ":", "switch", "(", "GET_CODE", "(", "code", ")", ")", "{", "case", "EQ", ":", "return", "CC0", ";", "case", "NE", ":", "return", "CC1", "|", "CC2", "|", "CC3", ";", "case", "LTU", ":", "return", "CC1", ";", "case", "GTU", ":", "return", "CC2", ";", "case", "LEU", ":", "return", "CC0", "|", "CC1", ";", "case", "GEU", ":", "return", "CC0", "|", "CC2", ";", "default", ":", "return", "-", "<NUM_LIT>", ";", "}", "break", ";", "case", "CCURmode", ":"], "ground_truth": ["switch", "(", "GET_CODE", "(", "code", ")", ")", "{"], "File": "s3904", "Func": "s390_branch_condition_mask", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16243, "Length": 479, "Cover_Rate": 0.4691478942213516, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "tree", "types", "[", "<NUM_LIT>", "*", "(", "int", ")", "MAX_MACHINE_MODE", "]", ";", "int", "mode_index", ";", "mode_index", "=", "(", "int", ")", "mode", ";", "if", "(", "TREE_CODE", "(", "type", ")", "==", "INTEGER_TYPE", "&&", "TYPE_UNSIGNED", "(", "type", ")", ")", "mode_index", "+=", "MAX_MACHINE_MODE", ";"], "ground_truth": ["if", "(", "types", "[", "mode_index", "]", "==", "NULL_TREE", ")", "types", "[", "mode_index", "]", "=", "build_vector_type_for_mode", "(", "type", ",", "mode", ")", ";"], "File": "mips", "Func": "mips_builtin_vector_type", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16244, "Length": 61, "Cover_Rate": 0.7721518987341772, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RenameReg", "=", "R", ";"], "ground_truth": ["}"], "File": "AArch64LoadStoreOptimizer (2)1", "Func": "setRenameReg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16245, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EmitInt8", "(", "<STR_LIT>", "::", "UNWIND_OPCODE_SET_VSP", "|", "Reg", ")", ";"], "ground_truth": ["}"], "File": "ARMUnwindOpAsm (2)", "Func": "EmitSetSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16246, "Length": 10, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Section", "*", "<ISA_LIT>TargetAsmInfo", "::", "SelectSectionForMachineConst", "(", "const", "Type", "*", "Ty", ")", "const", "{"], "ground_truth": ["return", "MergeableConstSection", "(", "Ty", ")", ";"], "File": "XCoreTargetAsmInfo1", "Func": "SelectSectionForMachineConst", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16247, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerFixedLengthBitcastToSVE", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "DL", "(", "Op", ")", ";", "auto", "SrcOp", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "ContainerDstVT", "=", "getContainerForFixedLengthVector", "(", "DAG", ",", "VT", ")", ";", "EVT", "ContainerSrcVT", "=", "getContainerForFixedLengthVector", "(", "DAG", ",", "SrcOp", ".", "getValueType", "(", ")", ")", ";"], "ground_truth": ["SrcOp", "=", "convertToScalableVector", "(", "DAG", ",", "ContainerSrcVT", ",", "SrcOp", ")", ";"], "File": "AArch64ISelLowering (2)2", "Func": "LowerFixedLengthBitcastToSVE", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16248, "Length": 74, "Cover_Rate": 0.7254901960784313, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "machine_mode", "mode0", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "if", "(", "optimize", "||", "!", "target", "||", "GET_MODE", "(", "target", ")", "!=", "tmode", "||", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "target", ",", "tmode", ")", ")", "target", "=", "gen_reg_rtx", "(", "tmode", ")", ";", "if", "(", "VECTOR_MODE_P", "(", "mode0", ")", ")", "op0", "=", "safe_vector_operand", "(", "op0", ",", "mode0", ")", ";", "if", "(", "(", "optimize", "&&", "!", "register_operand", "(", "op0", ",", "mode0", ")", ")", "||", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "op0", ",", "mode0", ")", ")", "op0", "=", "copy_to_mode_reg", "(", "mode0", ",", "op0", ")", ";", "op1", "=", "op0", ";", "if", "(", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "op1", ",", "mode0", ")", ")", "op1", "=", "copy_to_mode_reg", "(", "mode0", ",", "op1", ")", ";"], "ground_truth": ["pat", "=", "GEN_FCN", "(", "icode", ")", "(", "target", ",", "op0", ",", "op1", ")", ";"], "File": "i3863", "Func": "ix86_expand_unop1_builtin", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16249, "Length": 168, "Cover_Rate": 0.691358024691358, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FuncInfo", "->", "setUsesTOCBasePtr", "(", ")", ";", "if", "(", "CModel", "==", "CodeModel", "::", "Small", ")", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addGlobalAddress", "(", "GV", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "else", "{", "unsigned", "HighPartReg", "=", "createResultReg", "(", "RC", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "HighPartReg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addGlobalAddress", "(", "GV", ")", ";", "if", "(", "<ISA_LIT>SubTarget", "->", "isGVIndirectSymbol", "(", "GV", ")", ")", "{", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addGlobalAddress", "(", "GV", ")", ".", "addReg", "(", "HighPartReg", ")", ";", "}", "else", "{"], "ground_truth": ["BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "HighPartReg", ")", ".", "addGlobalAddress", "(", "GV", ")", ";"], "File": "PPCFastISel (2)2", "Func": "PPCMaterializeGV", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16250, "Length": 169, "Cover_Rate": 0.6706349206349206, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "runOnModule", "(", "Module", "&", "M", ")", "override", "{", "for", "(", "auto", "&", "GV", ":", "M", ".", "globals", "(", ")", ")", "GV", ".", "setThreadLocalMode", "(", "GlobalValue", "::", "ThreadLocalMode", "::", "NotThreadLocal", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "WebAssemblyTargetMachine", "Func": "runOnModule", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16251, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isAddress", "||", "RegNo", ")", "{", "RegNo", "=", "Regs", "[", "RegNo", "]", ";", "if", "(", "RegNo", "==", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "RegNo", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "SystemZDisassembler1", "Func": "decodeRegisterClass", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16252, "Length": 44, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "Value", ".", "getValueType", "(", ")", ";", "EVT", "StVT", "=", "(", "!", "SN", "->", "isTruncatingStore", "(", ")", "?", "VT", ":", "SN", "->", "getMemoryVT", "(", ")", ")", ";", "EVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "alignment", "=", "SN", "->", "getAlignment", "(", ")", ";", "switch", "(", "SN", "->", "getAddressingMode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "{", "EVT", "vecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ",", "(", "<NUM_LIT>", "/", "VT", ".", "getSizeInBits", "(", ")", ")", ")", ";", "SDValue", "alignLoadVec", ";", "SDValue", "basePtr", "=", "SN", "->", "getBasePtr", "(", ")", ";", "SDValue", "the_chain", "=", "SN", "->", "getChain", "(", ")", ";", "SDValue", "insertEltOffs", ";", "if", "(", "alignment", "==", "<NUM_LIT>", ")", "{", "ConstantSDNode", "*", "CN", ";", "if", "(", "basePtr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "(", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "basePtr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "!=", "<NUM_LIT>", ")", "{", "int64_t", "offset", "=", "CN", "->", "getSExtValue", "(", ")", ";", "basePtr", "=", "basePtr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "insertEltOffs", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "basePtr", ",", "DAG", ".", "getConstant", "(", "(", "offset", "&", "<NUM_LIT>", ")", ",", "PtrVT", ")", ")", ";", "if", "(", "(", "offset", "&", "~", "<NUM_LIT>", ")", ">", "<NUM_LIT>", ")", "{", "basePtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "basePtr", ",", "DAG", ".", "getConstant", "(", "(", "offset", "&", "~", "<NUM_LIT>", ")", ",", "PtrVT", ")", ")", ";", "}", "}", "else", "{", "insertEltOffs", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "basePtr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "PtrVT", ")", ")", ";", "basePtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "basePtr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "PtrVT", ")", ")", ";", "}", "}", "else", "{", "if", "(", "basePtr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MF", ".", "getRegInfo", "(", ")", ";", "unsigned", "VReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "SDValue", "Flag", ";", "SDValue", "Op0", "=", "basePtr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "basePtr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "Op1", ")", ")", "{", "basePtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "Op0", ",", "Op1", ")", ";", "the_chain", "=", "DAG", ".", "getCopyToReg", "(", "the_chain", ",", "dl", ",", "VReg", ",", "basePtr", ",", "Flag", ")", ";", "basePtr", "=", "DAG", ".", "getCopyFromReg", "(", "the_chain", ",", "dl", ",", "VReg", ",", "PtrVT", ")", ";", "}", "else", "{", "basePtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "Op0", ",", "Op1", ")", ";"], "ground_truth": ["}"], "File": "SPUISelLowering3", "Func": "LowerSTORE", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16253, "Length": 454, "Cover_Rate": 0.4809322033898305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "if", "(", "RC", "==", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ";"], "ground_truth": ["else", "if", "(", "RC", "==", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ";"], "File": "SparcInstrInfo17", "Func": "storeRegToStackSlot", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16254, "Length": 108, "Cover_Rate": 0.54, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "ReduceOpcodeMap", ".", "insert", "(", "std", "::", "make_pair", "(", "FromOpc", ",", "i", ")", ")", ".", "second", ")", "assert", "(", "false", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "Thumb2SizeReduction14", "Func": "Thumb2SizeReduce", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16255, "Length": 27, "Cover_Rate": 0.38028169014084506, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "TwoXLenInBytes", "=", "(", "<NUM_LIT>", "*", "XLen", ")", "/", "<NUM_LIT>", ";", "if", "(", "!", "IsFixed", "&&", "ArgFlags", ".", "getOrigAlign", "(", ")", "==", "TwoXLenInBytes", "&&", "DL", ".", "getTypeAllocSize", "(", "OrigTy", ")", "==", "TwoXLenInBytes", ")", "{", "unsigned", "RegIdx", "=", "State", ".", "getFirstUnallocated", "(", "ArgGPRs", ")", ";", "if", "(", "RegIdx", "!=", "array_lengthof", "(", "ArgGPRs", ")", "&&", "RegIdx", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "State", ".", "AllocateReg", "(", "ArgGPRs", ")", ";", "}", "SmallVectorImpl", "<", "CCValAssign", ">", "&", "PendingLocs", "=", "State", ".", "getPendingLocs", "(", ")", ";", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "PendingArgFlags", "=", "State", ".", "getPendingArgFlags", "(", ")", ";", "assert", "(", "PendingLocs", ".", "size", "(", ")", "==", "PendingArgFlags", ".", "size", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "ArgFlags", ".", "isSplit", "(", ")", "||", "!", "PendingLocs", ".", "empty", "(", ")", ")", "{", "LocVT", "=", "XLenVT", ";", "LocInfo", "=", "CCValAssign", "::", "Indirect", ";", "PendingLocs", ".", "push_back", "(", "CCValAssign", "::", "getPending", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "PendingArgFlags", ".", "push_back", "(", "ArgFlags", ")", ";", "if", "(", "!", "ArgFlags", ".", "isSplitEnd", "(", ")", ")", "{", "return", "false", ";", "}", "}", "if", "(", "ArgFlags", ".", "isSplitEnd", "(", ")", "&&", "PendingLocs", ".", "size", "(", ")", "<=", "<NUM_LIT>", ")", "{", "assert", "(", "PendingLocs", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "CCValAssign", "VA", "=", "PendingLocs", "[", "<NUM_LIT>", "]", ";", "<STR_LIT>", "AF", "=", "PendingArgFlags", "[", "<NUM_LIT>", "]", ";", "PendingLocs", ".", "clear", "(", ")", ";", "PendingArgFlags", ".", "clear", "(", ")", ";", "return", "CC_<ISA_LIT>Assign2XLen", "(", "XLen", ",", "State", ",", "VA", ",", "AF", ",", "ValNo", ",", "ValVT", ",", "LocVT", ",", "ArgFlags", ")", ";", "}", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "ArgGPRs", ")", ";", "unsigned", "StackOffset", "=", "Reg", "?", "<NUM_LIT>", ":", "State", ".", "AllocateStack", "(", "XLen", "/", "<NUM_LIT>", ",", "XLen", "/", "<NUM_LIT>", ")", ";", "if", "(", "!", "PendingLocs", ".", "empty", "(", ")", ")", "{", "assert", "(", "ArgFlags", ".", "isSplitEnd", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "PendingLocs", ".", "size", "(", ")", ">", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "for", "(", "auto", "&", "It", ":", "PendingLocs", ")", "{", "if", "(", "Reg", ")", "It", ".", "convertToReg", "(", "Reg", ")", ";", "else", "It", ".", "convertToMem", "(", "StackOffset", ")", ";", "State", ".", "addLoc", "(", "It", ")", ";", "}", "PendingLocs", ".", "clear", "(", ")", ";"], "ground_truth": ["PendingArgFlags", ".", "clear", "(", ")", ";"], "File": "RISCVISelLowering17", "Func": "CC_RISCV", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16256, "Length": 367, "Cover_Rate": 0.6746323529411765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__a", ">", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon1_vcgtq_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16257, "Length": 8, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "(", "TARGET_SHMEDIA", "?", "<NUM_LIT>", ":", "TARGET_FMOVD", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "+", "addend", ")", "*", "(", "(", "GET_MODE_SIZE", "(", "mode", ")", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "(", "dstclass", "==", "FPUL_REGS", "&&", "REGCLASS_HAS_GENERAL_REG", "(", "srcclass", ")", ")", "||", "(", "srcclass", "==", "FPUL_REGS", "&&", "REGCLASS_HAS_GENERAL_REG", "(", "dstclass", ")", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "(", "dstclass", "==", "FPUL_REGS", "&&", "(", "srcclass", "==", "PR_REGS", "||", "srcclass", "==", "MAC_REGS", "||", "srcclass", "==", "T_REGS", ")", ")", "||", "(", "srcclass", "==", "FPUL_REGS", "&&", "(", "dstclass", "==", "PR_REGS", "||", "dstclass", "==", "MAC_REGS", ")", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "(", "srcclass", "==", "TARGET_REGS", "&&", "!", "REGCLASS_HAS_GENERAL_REG", "(", "dstclass", ")", ")", "||", "(", "(", "dstclass", ")", "==", "TARGET_REGS", "&&", "!", "REGCLASS_HAS_GENERAL_REG", "(", "srcclass", ")", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "TARGET_SHMEDIA", "&&", "(", "(", "srcclass", ")", "==", "TARGET_REGS", "||", "(", "srcclass", ")", "==", "SIBCALL_REGS", ")", ")", "{", "if", "(", "sh_gettrcost", ">=", "<NUM_LIT>", ")", "return", "sh_gettrcost", ";", "else", "if", "(", "!", "TARGET_PT_FIXED", ")", "return", "<NUM_LIT>", ";", "}", "if", "(", "(", "srcclass", "==", "FPSCR_REGS", "&&", "!", "REGCLASS_HAS_GENERAL_REG", "(", "dstclass", ")", ")", "||", "(", "dstclass", "==", "FPSCR_REGS", "&&", "!", "REGCLASS_HAS_GENERAL_REG", "(", "srcclass", ")", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "TARGET_SHMEDIA", "||", "(", "TARGET_FMOVD", "&&", "!", "REGCLASS_HAS_GENERAL_REG", "(", "srcclass", ")", "&&", "!", "REGCLASS_HAS_GENERAL_REG", "(", "dstclass", ")", ")", ")", "return", "<NUM_LIT>", "*", "(", "(", "GET_MODE_SIZE", "(", "mode", ")", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ")", ";"], "File": "sh4", "Func": "sh_register_move_cost", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16258, "Length": 235, "Cover_Rate": 0.5759803921568627, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_setr_pi32", "(", "int", "__i0", ",", "int", "__i1", ")", "{"], "ground_truth": ["return", "_mm_set_pi32", "(", "__i1", ",", "__i0", ")", ";"], "File": "mmintrin", "Func": "_mm_setr_pi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16259, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "SysRegNo", "=", "DAG", ".", "getTargetConstant", "(", "<STR_LIT>", "(", "<STR_LIT>", ")", "->", "Encoding", ",", "DL", ",", "XLenVT", ")", ";", "static", "const", "unsigned", "Table", "=", "(", "<STR_LIT>", "<<", "<NUM_LIT>", "*", "int", "(", "RoundingMode", "::", "NearestTiesToEven", ")", ")", "|", "(", "<STR_LIT>", "<<", "<NUM_LIT>", "*", "int", "(", "RoundingMode", "::", "TowardZero", ")", ")", "|", "(", "<STR_LIT>", "<<", "<NUM_LIT>", "*", "int", "(", "RoundingMode", "::", "TowardNegative", ")", ")", "|", "(", "<STR_LIT>", "<<", "<NUM_LIT>", "*", "int", "(", "RoundingMode", "::", "TowardPositive", ")", ")", "|", "(", "<STR_LIT>", "<<", "<NUM_LIT>", "*", "int", "(", "RoundingMode", "::", "NearestTiesToAway", ")", ")", ";", "SDValue", "Shift", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "XLenVT", ",", "RMValue", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "XLenVT", ")", ")", ";"], "ground_truth": ["SDValue", "Shifted", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "XLenVT", ",", "DAG", ".", "getConstant", "(", "Table", ",", "DL", ",", "XLenVT", ")", ",", "Shift", ")", ";"], "File": "RISCVISelLowering18", "Func": "lowerSET_ROUNDING", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16260, "Length": 143, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint8x8_t", ")", "__builtin_neon_vrsubhnv8hi", "(", "(", "int16x8_t", ")", "__a", ",", "(", "int16x8_t", ")", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vrsubhn_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16261, "Length": 18, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "mem", "=", "adjust_address", "(", "m_tramp", ",", "ptr_mode", ",", "TRAMPOLINE_SIZE", "-", "<NUM_LIT>", "*", "ptr_mode_size", ")", ";", "emit_move_insn", "(", "mem", ",", "fnaddr", ")", ";", "mem", "=", "adjust_address", "(", "m_tramp", ",", "ptr_mode", ",", "TRAMPOLINE_SIZE", "-", "ptr_mode_size", ")", ";", "emit_move_insn", "(", "mem", ",", "chaddr", ")", ";", "begin_addr", "=", "force_reg", "(", "Pmode", ",", "XEXP", "(", "m_tramp", ",", "<NUM_LIT>", ")", ")", ";", "end_addr", "=", "force_reg", "(", "Pmode", ",", "plus_constant", "(", "Pmode", ",", "XEXP", "(", "m_tramp", ",", "<NUM_LIT>", ")", ",", "TRAMPOLINE_SIZE", ")", ")", ";", "emit_library_call", "(", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "<STR_LIT>", ")", ",", "LCT_NORMAL", ",", "VOIDmode", ",", "<NUM_LIT>", ",", "begin_addr", ",", "Pmode", ",", "end_addr", ",", "Pmode", ")", ";"], "ground_truth": ["}"], "File": "tilegx2", "Func": "tilegx_trampoline_init", "Target": "tilegx", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 16262, "Length": 102, "Cover_Rate": 0.5828571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Addr", ".", "Offset", "<", "<NUM_LIT>", "&&", "Addr", ".", "Offset", ">", "-", "<NUM_LIT>", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "Opc", "=", "<STR_LIT>", ";", "}", "else", "{", "Opc", "=", "<STR_LIT>", ";", "}", "RC", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "<NUM_LIT>", ")", "{", "needVMOV", "=", "true", ";", "VT", "=", "<STR_LIT>", ";", "Opc", "=", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RC", "=", "<STR_LIT>", ";", "}", "else", "{", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "<NUM_LIT>", ")", "return", "false", ";", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "break", ";", "}", "<ISA_LIT>SimplifyAddress", "(", "Addr", ",", "VT", ",", "useAM3", ")", ";", "if", "(", "allocReg", ")", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "assert", "(", "ResultReg", ">", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ";", "AddLoadStoreOperands", "(", "VT", ",", "Addr", ",", "MIB", ",", "MachineMemOperand", "::", "MOLoad", ",", "useAM3", ")", ";", "if", "(", "needVMOV", ")", "{"], "ground_truth": ["unsigned", "MoveReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "<STR_LIT>", ")", ")", ";"], "File": "ARMFastISel56", "Func": "ARMEmitLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16263, "Length": 237, "Cover_Rate": 0.41798941798941797, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "*", "__P", "=", "(", "unsigned", "int", ")", "(", "__res", ">>", "<NUM_LIT>", ")", ";", "return", "(", "unsigned", "int", ")", "__res", ";"], "ground_truth": ["}"], "File": "bmi2intrin", "Func": "_mulx_u32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16264, "Length": 21, "Cover_Rate": 0.3442622950819672, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "MCInst", "&", "Res", ")", "const", "{"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "PPCAsmBackend1", "Func": "relaxInstruction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16265, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bitmap_clear", "(", "to_clear_bitmap", ")", ";", "bitmap_set_range", "(", "to_clear_bitmap", ",", "R0_REGNUM", ",", "NUM_ARG_REGS", ")", ";", "bitmap_set_bit", "(", "to_clear_bitmap", ",", "IP_REGNUM", ")", ";", "if", "(", "TARGET_HARD_FLOAT", ")", "{", "int", "float_bits", "=", "D7_VFP_REGNUM", "-", "FIRST_VFP_REGNUM", "+", "<NUM_LIT>", ";", "bitmap_set_range", "(", "to_clear_bitmap", ",", "FIRST_VFP_REGNUM", ",", "float_bits", ")", ";", "emit_use", "(", "gen_rtx_REG", "(", "SImode", ",", "IP_REGNUM", ")", ")", ";", "bitmap_clear_bit", "(", "to_clear_bitmap", ",", "IP_REGNUM", ")", ";", "emit_use", "(", "gen_rtx_REG", "(", "SImode", ",", "<NUM_LIT>", ")", ")", ";", "bitmap_clear_bit", "(", "to_clear_bitmap", ",", "<NUM_LIT>", ")", ";", "}", "for", "(", "regno", "=", "NUM_ARG_REGS", ";", "regno", "<=", "maxregno", ";", "regno", "++", ")", "{", "if", "(", "IN_RANGE", "(", "regno", ",", "FIRST_VFP_REGNUM", ",", "D7_VFP_REGNUM", ")", ")", "continue", ";", "if", "(", "IN_RANGE", "(", "regno", ",", "IP_REGNUM", ",", "PC_REGNUM", ")", ")", "continue", ";", "if", "(", "call_used_regs", "[", "regno", "]", ")", "bitmap_set_bit", "(", "to_clear_bitmap", ",", "regno", ")", ";", "}", "result_type", "=", "TREE_TYPE", "(", "DECL_RESULT", "(", "current_function_decl", ")", ")", ";"], "ground_truth": ["if", "(", "!", "VOID_TYPE_P", "(", "result_type", ")", ")", "{"], "File": "arm7", "Func": "cmse_nonsecure_entry_clear_before_return", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16266, "Length": 153, "Cover_Rate": 0.40691489361702127, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint64_t", "F", "=", "MCID", ".", "TSFlags", ";", "unsigned", "isSigned", "=", "(", "F", ">>", "<STR_LIT>", ")", "&", "<STR_LIT>", ";", "unsigned", "bits", "=", "(", "F", ">>", "<STR_LIT>", ")", "&", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "isSigned", ")", "return", "~", "(", "-", "<NUM_LIT>", "<<", "(", "bits", "-", "<NUM_LIT>", ")", ")", ";"], "File": "HexagonMCInst4", "Func": "getMaxValue", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16267, "Length": 47, "Cover_Rate": 0.6266666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "convertLocVTToValVT", "(", "SelectionDAG", "&", "DAG", ",", "SDLoc", "DL", ",", "CCValAssign", "&", "VA", ",", "SDValue", "Chain", ",", "SDValue", "Value", ")", "{", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", ")", "Value", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Value", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";"], "ground_truth": ["else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExt", ")", "Value", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Value", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";"], "File": "RISCVISelLowering9", "Func": "convertLocVTToValVT", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16268, "Length": 107, "Cover_Rate": 0.5459183673469388, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "iterator_range", "<", "func_iterator", ">", "(", "func_begin", "(", ")", ",", "func_end", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "HSAILMachineFunctionInfo", "Func": "funcs", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16269, "Length": 16, "Cover_Rate": 0.64, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MBB", "->", "addSuccessor", "(", "TailTestMBB", ")", ";", "MBB", "=", "LoopBodyMBB", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "IncReg", ")", ".", "addReg", "(", "PHIReg", ")", ".", "addImm", "(", "ProbeSize", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "ProbeSize", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "ProbeSize", "-", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "setMemRefs", "(", "VolLdMMO", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "LoopTestMBB", ")", ";", "MBB", "->", "addSuccessor", "(", "LoopTestMBB", ")", ";", "MBB", "=", "TailTestMBB", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "PHIReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addMBB", "(", "DoneMBB", ")", ";", "MBB", "->", "addSuccessor", "(", "TailMBB", ")", ";", "MBB", "->", "addSuccessor", "(", "DoneMBB", ")", ";", "MBB", "=", "TailMBB", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "PHIReg", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ".", "addReg", "(", "PHIReg", ")", ".", "setMemRefs", "(", "VolLdMMO", ")", ";", "MBB", "->", "addSuccessor", "(", "DoneMBB", ")", ";", "MBB", "=", "DoneMBB", ";", "BuildMI", "(", "*", "MBB", ",", "MBB", "->", "begin", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "DstReg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "SystemZISelLowering (2)2", "Func": "emitProbedAlloca", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16270, "Length": 318, "Cover_Rate": 0.4562410329985653, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ShuffleVectorSDNode", "*", "SVOp", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ")", ";", "ArrayRef", "<", "int", ">", "Mask", "=", "SVOp", "->", "getMask", "(", ")", ";", "assert", "(", "Mask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "SDValue", "Unpck", "=", "lowerVectorShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "Unpck", ";"], "File": "X86ISelLowering148", "Func": "lowerV16F32VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16271, "Length": 60, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "decodeUImmOperand", "<", "<NUM_LIT>", ">", "(", "Inst", ",", "Imm", ")", ";"], "ground_truth": ["}"], "File": "SystemZDisassembler12", "Func": "decodeU6ImmOperand", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16272, "Length": 12, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tmp", "=", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "}", "operands", "[", "<NUM_LIT>", "]", "=", "force_reg", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "emit_insn", "(", "gen_rtx_UNSPEC_VOLATILE", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "operands", "[", "<NUM_LIT>", "]", ",", "tmp", ")", ",", "VUNSPEC_ARC_SR", ")", ")", ";", "return", "true", ";", "}", "if", "(", "MEM_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "arc_is_aux_reg_p", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "if", "(", "arc_get_aux_arg", "(", "operands", "[", "<NUM_LIT>", "]", ",", "&", "auxr", ")", ")", "{", "tmp", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "emit_move_insn", "(", "tmp", ",", "GEN_INT", "(", "auxr", ")", ")", ";", "}", "else", "{", "tmp", "=", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "tmp", ")", "==", "SYMBOL_REF", ")", ";", "}", "gcc_assert", "(", "REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "operands", "[", "<NUM_LIT>", "]", ",", "gen_rtx_UNSPEC_VOLATILE", "(", "SImode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "tmp", ")", ",", "VUNSPEC_ARC_LR", ")", ")", ")", ";", "return", "true", ";", "}", "}", "if", "(", "!", "TARGET_NO_SDATA_SET", "&&", "small_data_pattern", "(", "operands", "[", "<NUM_LIT>", "]", ",", "Pmode", ")", ")", "operands", "[", "<NUM_LIT>", "]", "=", "arc_rewrite_small_data", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "mode", "==", "SImode", "&&", "SYMBOLIC_CONST", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "prepare_pic_move", "(", "operands", ",", "SImode", ")", ";", "}", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "!=", "MEM", "&&", "!", "TARGET_NO_SDATA_SET", "&&", "small_data_pattern", "(", "operands", "[", "<NUM_LIT>", "]", ",", "Pmode", ")", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "arc_rewrite_small_data", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "set_unique_reg_note", "(", "get_last_insn", "(", ")", ",", "REG_EQUAL", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "emit_move_insn", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "return", "true", ";", "}", "if", "(", "MEM_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "!", "(", "reload_in_progress", "||", "reload_completed", ")", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "force_reg", "(", "mode", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "!", "move_dest_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "mode", ")", ")", "{", "rtx", "addr", "=", "copy_to_mode_reg", "(", "Pmode", ",", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ")", ";", "rtx", "pat", "=", "change_address", "(", "operands", "[", "<NUM_LIT>", "]", ",", "mode", ",", "addr", ")", ";", "MEM_COPY_ATTRIBUTES", "(", "pat", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "pat", ";", "}", "if", "(", "!", "cse_not_expected", ")", "{", "rtx", "pat", "=", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "pat", "=", "arc_legitimize_address_0", "(", "pat", ",", "pat", ",", "mode", ")", ";", "if", "(", "pat", ")", "{", "pat", "=", "change_address", "(", "operands", "[", "<NUM_LIT>", "]", ",", "mode", ",", "pat", ")", ";", "MEM_COPY_ATTRIBUTES", "(", "pat", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "pat", ";", "}", "}", "}", "if", "(", "MEM_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "!", "cse_not_expected", ")", "{"], "ground_truth": ["rtx", "pat", "=", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";"], "File": "arc7", "Func": "prepare_move_operands", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16273, "Length": 502, "Cover_Rate": 0.7699386503067485, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "struct", "m68k_address", "address", ";", "reg", "=", "sched_get_reg_operand", "(", "pro", ",", "true", ")", ";", "if", "(", "reg", "==", "NULL", ")", "return", "<NUM_LIT>", ";", "mem", "=", "sched_get_mem_operand", "(", "con", ",", "true", ",", "false", ")", ";", "gcc_assert", "(", "mem", "!=", "NULL", "&&", "MEM_P", "(", "mem", ")", ")", ";", "if", "(", "!", "m68k_decompose_address", "(", "GET_MODE", "(", "mem", ")", ",", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ",", "reload_completed", ",", "&", "address", ")", ")", "gcc_unreachable", "(", ")", ";", "if", "(", "REGNO", "(", "reg", ")", "==", "REGNO", "(", "address", ".", "index", ")", ")", "{"], "ground_truth": ["gcc_assert", "(", "address", ".", "scale", "!=", "<NUM_LIT>", ")", ";"], "File": "m68k", "Func": "sched_get_indexed_address_scale", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16274, "Length": 96, "Cover_Rate": 0.768, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isAligned", "=", "(", "RI", ".", "getStackAlignment", "(", ")", ">=", "<NUM_LIT>", ")", "||", "RI", ".", "canRealignStack", "(", "MF", ")", ";", "unsigned", "Opc", "=", "getLoadRegOpcode", "(", "DestReg", ",", "RC", ",", "isAligned", ",", "TM", ")", ";", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";"], "ground_truth": ["addFrameReference", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ",", "FrameIdx", ")", ";"], "File": "X86InstrInfo134", "Func": "loadRegFromStackSlot", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16275, "Length": 65, "Cover_Rate": 0.6190476190476191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "ground_truth": ["}"], "File": "PPCEarlyReturn", "Func": "getAnalysisUsage", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16276, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "S", ";"], "ground_truth": ["}"], "File": "CSKYConstantPoolValue", "Func": "getSymbol", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16277, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "IsLittleEndian", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend", "Func": "isLittle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16278, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "Imm", "&", "~", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "return", "countTrailingZeros", "(", "Imm", ")", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes12", "Func": "getThumbImm16ValShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16279, "Length": 21, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "_mm_set_epi16", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "*", "(", "__m16_u", "*", ")", "__P", ")", "[", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["}"], "File": "emmintrin2", "Func": "_mm_loadu_si16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16280, "Length": 31, "Cover_Rate": 0.5961538461538461, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";"], "ground_truth": ["}"], "File": "F2003fMCAsmStreamer", "Func": "hasRawTextSupport", "Target": "F2003f", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16281, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "type", "==", "float128_type_node", "||", "type", "==", "float64x_type_node", ")", "return", "NULL", ";", "if", "(", "SCALAR_FLOAT_TYPE_P", "(", "type", ")", "&&", "FLOAT128_IBM_P", "(", "TYPE_MODE", "(", "type", ")", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "SCALAR_FLOAT_TYPE_P", "(", "type", ")", "&&", "FLOAT128_IEEE_P", "(", "TYPE_MODE", "(", "type", ")", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "type", "==", "vector_pair_type_node", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "type", "==", "vector_quad_type_node", ")", "return", "<STR_LIT>", ";"], "File": "rs60001", "Func": "rs6000_mangle_type", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16282, "Length": 67, "Cover_Rate": 0.3872832369942196, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "PredReg", "=", "<NUM_LIT>", ";", "if", "(", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", "!=", "<STR_LIT>", ")", "continue", ";", "int", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "bool", "isLd", "=", "isLoadSingle", "(", "Opc", ")", ";", "unsigned", "Base", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "int", "Offset", "=", "getMemoryOpOffset", "(", "MI", ")", ";", "bool", "StopHere", "=", "false", ";", "if", "(", "isLd", ")", "{", "DenseMap", "<", "unsigned", ",", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">>", "::", "iterator", "BI", "=", "Base2LdsMap", ".", "find", "(", "Base", ")", ";", "if", "(", "BI", "!=", "Base2LdsMap", ".", "end", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "BI", "->", "second", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "Offset", "==", "getMemoryOpOffset", "(", "*", "BI", "->", "second", "[", "i", "]", ")", ")", "{", "StopHere", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "StopHere", ")", "BI", "->", "second", ".", "push_back", "(", "&", "MI", ")", ";", "}", "else", "{", "Base2LdsMap", "[", "Base", "]", ".", "push_back", "(", "&", "MI", ")", ";", "LdBases", ".", "push_back", "(", "Base", ")", ";", "}", "}", "else", "{", "DenseMap", "<", "unsigned", ",", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">>", "::", "iterator", "BI", "=", "Base2StsMap", ".", "find", "(", "Base", ")", ";", "if", "(", "BI", "!=", "Base2StsMap", ".", "end", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "BI", "->", "second", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "Offset", "==", "getMemoryOpOffset", "(", "*", "BI", "->", "second", "[", "i", "]", ")", ")", "{", "StopHere", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "StopHere", ")", "BI", "->", "second", ".", "push_back", "(", "&", "MI", ")", ";", "}", "else", "{", "Base2StsMap", "[", "Base", "]", ".", "push_back", "(", "&", "MI", ")", ";", "StBases", ".", "push_back", "(", "Base", ")", ";", "}", "}", "if", "(", "StopHere", ")", "{", "--", "Loc", ";", "break", ";", "}", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "LdBases", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Base", "=", "LdBases", "[", "i", "]", ";", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "Lds", "=", "Base2LdsMap", "[", "Base", "]", ";", "if", "(", "Lds", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "RetVal", "|=", "RescheduleOps", "(", "MBB", ",", "Lds", ",", "Base", ",", "true", ",", "MI2LocMap", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "StBases", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Base", "=", "StBases", "[", "i", "]", ";", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "Sts", "=", "Base2StsMap", "[", "Base", "]", ";", "if", "(", "Sts", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "RetVal", "|=", "RescheduleOps", "(", "MBB", ",", "Sts", ",", "Base", ",", "false", ",", "MI2LocMap", ")", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer20", "Func": "RescheduleLoadStoreInstrs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16283, "Length": 461, "Cover_Rate": 0.6911544227886057, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cmpgt_epi32_mask", "(", "__m128i", "__A", ",", "__m128i", "__B", ")", "{"], "ground_truth": ["return", "(", "__mmask8", ")", "__builtin_ia32_pcmpgtd128_mask", "(", "(", "__v4si", ")", "__A", ",", "(", "__v4si", ")", "__B", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_cmpgt_epi32_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16284, "Length": 45, "Cover_Rate": 0.9782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "output_quoted_string", "(", "stream", ",", "name", ")", ";", "putc", "(", "'\\n'", ",", "stream", ")", ";", "}", "else", "if", "(", "name", "!=", "current_function_file", "&&", "strcmp", "(", "name", ",", "current_function_file", ")", "!=", "<NUM_LIT>", ")", "{", "num_source_filenames", "+=", "<NUM_LIT>", ";", "current_function_file", "=", "name", ";"], "ground_truth": ["fprintf", "(", "stream", ",", "<STR_LIT>", ",", "num_source_filenames", ")", ";"], "File": "mips1", "Func": "mips_output_filename", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16285, "Length": 49, "Cover_Rate": 0.4298245614035088, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstrInfo", "::", "<ISA_LIT>InstrInfo", "(", "<ISA_LIT>Subtarget", "&", "sti", ")", ":", "<ISA_LIT>GenInstrInfo", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "RI", "(", "sti", ")", ",", "STI", "(", "sti", ")", "{"], "ground_truth": ["}"], "File": "RISCVInstrInfo (2)1", "Func": "RISCVInstrInfo", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16286, "Length": 27, "Cover_Rate": 0.8709677419354839, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>WinCOFFStreamer", "(", "MCContext", "&", "C", ",", "MCAsmBackend", "&", "AB", ",", "MCCodeEmitter", "&", "CE", ",", "raw_ostream", "&", "OS", ")", ":", "MCWinCOFFStreamer", "(", "C", ",", "AB", ",", "CE", ",", "OS", ")", "{"], "ground_truth": ["}"], "File": "ARMWinCOFFStreamer6", "Func": "ARMWinCOFFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16287, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmovq_n_f32", "(", "float32_t", "__a", ")", "{", "return", "vdupq_n_f32", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vmovq_n_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16288, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isLeafProc", "(", ")", "const", "{"], "ground_truth": ["return", "IsLeafProc", ";"], "File": "VEMachineFunctionInfo", "Func": "isLeafProc", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16289, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "emitCmp", "(", "ResultReg", ",", "CI", ")", ")", "return", "false", ";", "updateValueMap", "(", "I", ",", "ResultReg", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "MipsFastISel", "Func": "selectCmp", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16290, "Length": 24, "Cover_Rate": 0.4067796610169492, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "llvm", "::", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "if", "(", "CPU", ".", "empty", "(", ")", ")", "CPU", "=", "<STR_LIT>", ";", "ParseSubtargetFeatures", "(", "CPU", ",", "FS", ")", ";"], "ground_truth": ["return", "*", "this", ";"], "File": "WebAssemblySubtarget10", "Func": "initializeSubtargetDependencies", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16291, "Length": 34, "Cover_Rate": 0.7083333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setVarArgsStackIndex", "(", "int", "Index", ")", "{", "VarArgsStackIndex", "=", "Index", ";"], "ground_truth": ["}"], "File": "MOSMachineFunctionInfo", "Func": "setVarArgsStackIndex", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16292, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LiveBundles", ".", "resize", "(", "Bundles", "->", "getNumBundles", "(", ")", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "setKillFlags", "(", "MBB", ")", ";"], "ground_truth": ["const", "unsigned", "Mask", "=", "calcLiveInMask", "(", "&", "MBB", ",", "false", ")", ";"], "File": "X86FloatingPoint11", "Func": "bundleCFGRecomputeKillFlags", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16293, "Length": 37, "Cover_Rate": 0.42528735632183906, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "M", ".", "MyShift", "=", "OtherPending", ">", "MyPending", "?", "OtherPending", "-", "MyPending", ":", "<NUM_LIT>", ";", "M", ".", "OtherShift", "=", "ScoreUBs", "[", "T", "]", "-", "Other", ".", "ScoreUBs", "[", "T", "]", "+", "M", ".", "MyShift", ";", "const", "uint32_t", "NewUB", "=", "ScoreUBs", "[", "T", "]", "+", "M", ".", "MyShift", ";", "if", "(", "NewUB", "<", "ScoreUBs", "[", "T", "]", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "ScoreUBs", "[", "T", "]", "=", "NewUB", ";", "ScoreLBs", "[", "T", "]", "=", "std", "::", "min", "(", "M", ".", "OldLB", "+", "M", ".", "MyShift", ",", "M", ".", "OtherLB", "+", "M", ".", "OtherShift", ")", ";", "StrictDom", "|=", "mergeScore", "(", "M", ",", "LastFlat", "[", "T", "]", ",", "Other", ".", "LastFlat", "[", "T", "]", ")", ";", "bool", "RegStrictDom", "=", "false", ";", "for", "(", "int", "J", "=", "<NUM_LIT>", ",", "E", "=", "std", "::", "max", "(", "getMaxVGPR", "(", ")", ",", "Other", ".", "getMaxVGPR", "(", ")", ")", "+", "<NUM_LIT>", ";", "J", "!=", "E", ";", "J", "++", ")", "{", "RegStrictDom", "|=", "mergeScore", "(", "M", ",", "VgprScores", "[", "T", "]", "[", "J", "]", ",", "Other", ".", "VgprScores", "[", "T", "]", "[", "J", "]", ")", ";", "}", "if", "(", "T", "==", "LGKM_CNT", ")", "{"], "ground_truth": ["for", "(", "int", "J", "=", "<NUM_LIT>", ",", "E", "=", "std", "::", "max", "(", "getMaxSGPR", "(", ")", ",", "Other", ".", "getMaxSGPR", "(", ")", ")", "+", "<NUM_LIT>", ";"], "File": "SIInsertWaitcnts", "Func": "merge", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16294, "Length": 211, "Cover_Rate": 0.51338199513382, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "IsAliasOfSX", "(", "Register", "Reg", ")", "{", "return", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "||", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "||", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ";"], "ground_truth": ["}"], "File": "VEInstrInfo", "Func": "IsAliasOfSX", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16295, "Length": 31, "Cover_Rate": 0.8378378378378378, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetMachine", "::", "addAssemblyEmitter", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ",", "bool", "Verbose", ",", "raw_ostream", "&", "Out", ")", "{", "PM", ".", "add", "(", "create<ISA_LIT>CodePrinterPass", "(", "Out", ",", "*", "this", ",", "OptLevel", ",", "Verbose", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "SparcTargetMachine14", "Func": "addAssemblyEmitter", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16296, "Length": 42, "Cover_Rate": 0.9767441860465116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Ty", ".", "isVector", "(", ")", ")", "return", "Ty", ".", "changeElementCount", "(", "ElementCount", "::", "getFixed", "(", "PowerOf2Ceil", "(", "Ty", ".", "getNumElements", "(", ")", ")", ")", ")", ";"], "ground_truth": ["return", "LLT", "::", "scalar", "(", "PowerOf2Ceil", "(", "Ty", ".", "getSizeInBits", "(", ")", ")", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "widenToNextPowerOf2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16297, "Length": 43, "Cover_Rate": 0.8269230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Table", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Index", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "EVT", "PTy", "=", "getPointerTy", "(", ")", ";", "unsigned", "EntrySize", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getJumpTableInfo", "(", ")", "->", "getEntrySize", "(", "*", "getDataLayout", "(", ")", ")", ";", "Index", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PTy", ",", "Index", ",", "DAG", ".", "getConstant", "(", "EntrySize", ",", "PTy", ")", ")", ";", "SDValue", "Addr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PTy", ",", "Index", ",", "Table", ")", ";", "EVT", "MemVT", "=", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "EntrySize", "*", "<NUM_LIT>", ")", ";", "Addr", "=", "DAG", ".", "getExtLoad", "(", "<STR_LIT>", ",", "DL", ",", "PTy", ",", "Chain", ",", "Addr", ",", "MachinePointerInfo", "::", "getJumpTable", "(", ")", ",", "MemVT", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "Addr", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "if", "(", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "||", "ABI", ".", "IsN64", "(", ")", ")", "{", "Addr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PTy", ",", "Addr", ",", "getPICJumpTableRelocBase", "(", "Table", ",", "DAG", ")", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Chain", ",", "Addr", ")", ";"], "ground_truth": ["}"], "File": "MipsISelLowering114", "Func": "lowerBR_JT", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16298, "Length": 230, "Cover_Rate": 0.8984375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "isRegIdx", "(", ")", "&&", "(", "RegIdx", ".", "Kind", "&", "RegKind_ACC", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["unsigned", "ClassID", "=", "<STR_LIT>", ";"], "File": "MipsAsmParser (2)4", "Func": "getLO32DSPReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16299, "Length": 22, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isSaveCalleeSavedRegsCall", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "return", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "HexagonInstrInfo (2)2", "Func": "isSaveCalleeSavedRegsCall", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16300, "Length": 46, "Cover_Rate": 0.8518518518518519, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "selectVLOp", "(", "SDValue", "N", ",", "SDValue", "&", "VL", ")", "{", "auto", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ")", ";", "if", "(", "C", "&&", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "C", "->", "getZExtValue", "(", ")", ")", "||", "C", "->", "getSExtValue", "(", ")", "==", "<STR_LIT>", ")", ")", "VL", "=", "CurDAG", "->", "getTargetConstant", "(", "C", "->", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";", "else", "VL", "=", "N", ";"], "ground_truth": ["return", "true", ";"], "File": "RISCVISelDAGToDAG35", "Func": "selectVLOp", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16301, "Length": 84, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "GetImm", "(", "MI2", ",", "<NUM_LIT>", ",", "Offset2", ")", ")", "return", "false", ";", "Register", "Reg1", "=", "MI1", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Reg2", "=", "MI2", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["return", "(", "(", "Offset1", "==", "(", "Offset2", "-", "<NUM_LIT>", ")", ")", "&&", "(", "ConsecutiveRegisters", "(", "Reg1", ",", "Reg2", ")", ")", ")", ";"], "File": "MicroMipsSizeReduction13", "Func": "ConsecutiveInstr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16302, "Length": 65, "Cover_Rate": 0.6565656565656566, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "class", "PPA1Flag3", ":", "uint8_t", "{", "FPRMask", "=", "(", "<NUM_LIT>", ">>", "<NUM_LIT>", ")", ",", "LLVM_MARK_AS_BITMASK_ENUM", "(", "FPRMask", ")", "}", ";", "enum", "class", "PPA1Flag4", ":", "uint8_t", "{", "EPMOffsetPresent", "=", "(", "<NUM_LIT>", ">>", "<NUM_LIT>", ")", ",", "VRMask", "=", "(", "<NUM_LIT>", ">>", "<NUM_LIT>", ")", ",", "ProcedureNamePresent", "=", "(", "<NUM_LIT>", ">>", "<NUM_LIT>", ")", ",", "LLVM_MARK_AS_BITMASK_ENUM", "(", "EPMOffsetPresent", ")", "}", ";", "auto", "Flags1", "=", "PPA1Flag1", "(", "<NUM_LIT>", ")", ";", "auto", "Flags2", "=", "PPA1Flag2", "::", "ExternalProcedure", ";", "auto", "Flags3", "=", "PPA1Flag3", "(", "<NUM_LIT>", ")", ";", "auto", "Flags4", "=", "PPA1Flag4", "::", "EPMOffsetPresent", "|", "PPA1Flag4", "::", "ProcedureNamePresent", ";", "Flags1", "|=", "PPA1Flag1", "::", "DSA64Bit", ";", "if", "(", "VarArg", ")", "Flags1", "|=", "PPA1Flag1", "::", "VarArg", ";", "if", "(", "StackProtector", ")", "Flags2", "|=", "PPA1Flag2", "::", "STACKPROTECTOR", ";", "if", "(", "FPRMask", ")", "Flags3", "|=", "PPA1Flag3", "::", "FPRMask", ";", "if", "(", "VRMask", ")", "Flags4", "|=", "PPA1Flag4", "::", "VRMask", ";"], "ground_truth": ["OutStreamer", "->", "AddComment", "(", "<STR_LIT>", ")", ";"], "File": "SystemZAsmPrinter12", "Func": "emitPPA1Flags", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16303, "Length": 143, "Cover_Rate": 0.3242630385487528, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "static", "MCFixupKindInfo", "Infos", "[", "<STR_LIT>", "]", "=", "{", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";"], "ground_truth": ["return", "Infos", "[", "Kind", "-", "FirstTargetFixupKind", "]", ";"], "File": "AMDGPUAsmBackend (2)", "Func": "getFixupKindInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16304, "Length": 56, "Cover_Rate": 0.7887323943661971, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "setRegister", "(", "MachineInstr", "&", "I", ",", "unsigned", "*", "TLSBaseAddrReg", ")", "{", "MachineFunction", "*", "MF", "=", "I", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "MF", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";"], "ground_truth": ["MachineRegisterInfo", "&", "RegInfo", "=", "MF", "->", "getRegInfo", "(", ")", ";"], "File": "AArch64CleanupLocalDynamicTLSPass1", "Func": "setRegister", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16305, "Length": 52, "Cover_Rate": 0.45217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "need_zero_all_mm", ")", "return", "false", ";", "machine_mode", "mode", "=", "V2SImode", ";", "for", "(", "unsigned", "int", "regno", "=", "FIRST_MMX_REG", ";", "regno", "<=", "LAST_MMX_REG", ";", "regno", "++", ")", "if", "(", "regno", "!=", "ret_mmx_regno", ")", "{", "rtx", "reg", "=", "gen_rtx_REG", "(", "mode", ",", "regno", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "reg", ",", "CONST0_RTX", "(", "mode", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "i3861", "Func": "zero_all_mm_registers", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16306, "Length": 59, "Cover_Rate": 0.5042735042735043, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "encodeLgkmcnt", "(", "const", "IsaVersion", "&", "Version", ",", "unsigned", "Waitcnt", ",", "unsigned", "Lgkmcnt", ")", "{", "return", "packBits", "(", "Lgkmcnt", ",", "Waitcnt", ",", "getLgkmcntBitShift", "(", "Version", ".", "Major", ")", ",", "getLgkmcntBitWidth", "(", "Version", ".", "Major", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo37", "Func": "encodeLgkmcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16307, "Length": 38, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gimple", "*", "stmt", "=", "gsi_stmt", "(", "i", ")", ";", "if", "(", "gimple_code", "(", "stmt", ")", "!=", "GIMPLE_CALL", ")", "continue", ";", "tree", "callee", "=", "gimple_call_fndecl", "(", "stmt", ")", ";", "if", "(", "!", "callee", ")", "continue", ";", "tree", "attrs", "=", "oacc_get_fn_attrib", "(", "callee", ")", ";", "if", "(", "attrs", "==", "NULL_TREE", ")", "return", "false", ";", "int", "partition_level", "=", "oacc_fn_attrib_level", "(", "attrs", ")", ";"], "ground_truth": ["bool", "seq_routine_p", "=", "partition_level", "==", "GOMP_DIM_MAX", ";"], "File": "nvptx", "Func": "has_vector_partitionable_routine_calls_p", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 16308, "Length": 67, "Cover_Rate": 0.5114503816793893, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "vector", "<", "Constant", "*", ">", "createAString", "(", "std", "::", "string", "input", ",", "Type", "*", "&", "Int8Ty", ")", "{"], "ground_truth": ["std", "::", "vector", "<", "Constant", "*", ">", "Init", ";"], "File": "TPCElfSet", "Func": "createAString", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16309, "Length": 30, "Cover_Rate": 0.4225352112676056, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask8", ")", "__builtin_ia32_cmpq512_mask", "(", "(", "__v8di", ")", "__X", ",", "(", "__v8di", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_cmple_epi64_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16310, "Length": 26, "Cover_Rate": 0.5416666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Hint", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Base", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Base", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Base", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Offset", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Hint", ")", ")", ";"], "File": "MipsDisassembler", "Func": "DecodePrefeOpMM", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16311, "Length": 59, "Cover_Rate": 0.5267857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Ordered", "[", "<NUM_LIT>", "]", "=", "ExpInstrTypesSeen", "==", "<NUM_LIT>", ";", "Ordered", "[", "<NUM_LIT>", "]", "=", "false", ";", "Counters", "Counts", "=", "WaitCounts", ";", "bool", "NeedWait", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "if", "(", "Required", ".", "Array", "[", "i", "]", "<=", "WaitedOn", ".", "Array", "[", "i", "]", ")", "continue", ";", "NeedWait", "=", "true", ";", "if", "(", "Ordered", "[", "i", "]", ")", "{", "unsigned", "Value", "=", "LastIssued", ".", "Array", "[", "i", "]", "-", "Required", ".", "Array", "[", "i", "]", ";", "Counts", ".", "Array", "[", "i", "]", "=", "std", "::", "min", "(", "Value", ",", "WaitCounts", ".", "Array", "[", "i", "]", ")", ";", "}", "else", "Counts", ".", "Array", "[", "i", "]", "=", "<NUM_LIT>", ";", "WaitedOn", ".", "Array", "[", "i", "]", "=", "LastIssued", ".", "Array", "[", "i", "]", "-", "Counts", ".", "Array", "[", "i", "]", ";", "}", "if", "(", "!", "NeedWait", ")", "return", "false", ";", "if", "(", "Counts", ".", "Named", ".", "EXP", "==", "<NUM_LIT>", ")", "ExpInstrTypesSeen", "=", "<NUM_LIT>", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "(", "Counts", ".", "Named", ".", "VM", "&", "<NUM_LIT>", ")", "|", "(", "(", "Counts", ".", "Named", ".", "EXP", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "Counts", ".", "Named", ".", "LGKM", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ")", ";"], "File": "SIInsertWaits", "Func": "insertWait", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16312, "Length": 223, "Cover_Rate": 0.7610921501706485, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "mayTailCallThisCC", "(", "CallingConv", "::", "ID", "CC", ")", "{"], "ground_truth": ["switch", "(", "CC", ")", "{"], "File": "SIISelLowering (2)3", "Func": "mayTailCallThisCC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16313, "Length": 15, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "sa", ";", "sa", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "cfun", "->", "machine", "->", "eh_stack_adjust", "=", "sa", ";", "}"], "ground_truth": ["return", "cfun", "->", "machine", "->", "eh_stack_adjust", ";"], "File": "m32c2", "Func": "m32c_eh_return_stackadj_rtx", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16314, "Length": 26, "Cover_Rate": 0.6046511627906976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Memory", ".", "OffsetRegNum", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Memory", ".", "ShiftImm", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addT2MemRegOffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16315, "Length": 28, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasPrefixInstrs", "(", ")", "const", "{", "return", "HasPrefixInstrs", ";"], "ground_truth": ["}"], "File": "PPCSubtarget12", "Func": "hasPrefixInstrs", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16316, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcaddq_rot270_m_uv4si", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcaddq_rot270_m_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16317, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "return", "load", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "assert", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", "&&", "<STR_LIT>", ")", ";", "return", "load", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "return", "load", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "return", "load", "?", "(", "HasAVX512", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "HasAVX512", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "return", "load", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "return", "load", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "return", "load", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "return", "load", "?", "(", "HasAVX512", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "HasAVX512", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "return", "load", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "return", "load", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "return", "load", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "assert", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", "&&", "<STR_LIT>", ")", ";", "return", "load", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "{", "assert", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "isStackAligned", ")", "return", "load", "?", "(", "HasVLX", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "HasVLX", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "else", "return", "load", "?", "(", "HasVLX", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "HasVLX", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "}", "case", "<NUM_LIT>", ":", "assert", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "isStackAligned", ")", "return", "load", "?", "(", "HasVLX", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "HasVLX", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "else", "return", "load", "?", "(", "HasVLX", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "HasVLX", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "assert", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "STI", ".", "hasAVX512", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "isStackAligned", ")", "return", "load", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "X86InstrInfo10", "Func": "getLoadStoreRegOpcode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16318, "Length": 431, "Cover_Rate": 0.6044880785413744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "EnableMacroFusion", "?", "make_unique", "<", "<ISA_LIT>MacroFusion", ">", "(", ")", ":", "nullptr", ";"], "ground_truth": ["}"], "File": "X86MacroFusion12", "Func": "createX86MacroFusionDAGMutation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16319, "Length": 13, "Cover_Rate": 0.5652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_SVE", "&&", "aarch64_cmp_autovec_modes", "(", "VNx16QImode", ",", "V16QImode", ")", ")", "return", "aarch64_full_sve_mode", "(", "mode", ")", ".", "else_mode", "(", "word_mode", ")", ";"], "ground_truth": ["if", "(", "TARGET_SIMD", ")", "return", "aarch64_vq_mode", "(", "mode", ")", ".", "else_mode", "(", "word_mode", ")", ";"], "File": "aarch641", "Func": "aarch64_preferred_simd_mode", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16320, "Length": 37, "Cover_Rate": 0.7551020408163265, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "boundary", ">", "align", "&&", "!", "integer_zerop", "(", "TYPE_SIZE", "(", "type", ")", ")", ")", "{", "if", "(", "!", "POINTER_TYPE_P", "(", "type", ")", ")", "{", "t", "=", "build2", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "valist", ")", ",", "valist_tmp", ",", "fold_build_pointer_plus_hwi", "(", "valist_tmp", ",", "boundary", "-", "<NUM_LIT>", ")", ")", ";", "gimplify_and_add", "(", "t", ",", "pre_p", ")", ";", "t", "=", "build2", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "valist", ")", ",", "valist_tmp", ",", "fold_build2", "(", "BIT_AND_EXPR", ",", "TREE_TYPE", "(", "valist", ")", ",", "valist_tmp", ",", "build_int_cst", "(", "TREE_TYPE", "(", "valist", ")", ",", "-", "boundary", ")", ")", ")", ";", "gimplify_and_add", "(", "t", ",", "pre_p", ")", ";", "}", "}", "else", "boundary", "=", "align", ";", "boundary", "*=", "BITS_PER_UNIT", ";", "if", "(", "boundary", "<", "TYPE_ALIGN", "(", "type", ")", ")", "{", "type", "=", "build_variant_type_copy", "(", "type", ")", ";"], "ground_truth": ["TYPE_ALIGN", "(", "type", ")", "=", "boundary", ";"], "File": "msp4302", "Func": "msp430_gimplify_va_arg_expr", "Target": "msp430", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16321, "Length": 134, "Cover_Rate": 0.3850574712643678, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vshll_n_s16", "(", "int16x4_t", "__a", ",", "const", "int", "__b", ")", "{", "return", "(", "int32x4_t", ")", "__builtin_neon_vshlls_nv4hi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vshll_n_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16322, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "VT", ".", "getSizeInBits", "(", ")", ">", "<NUM_LIT>", ")", "return", "TypeSplitVector", ";", "if", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "TypePromoteInteger", ";", "if", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "return", "TypeWidenVector", ";"], "ground_truth": ["return", "TargetLoweringBase", "::", "getPreferredVectorAction", "(", "VT", ")", ";"], "File": "PPCISelLowering30", "Func": "getPreferredVectorAction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16323, "Length": 57, "Cover_Rate": 0.6129032258064516, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "create<ISA_LIT>MachObjectWriter", "(", "OS", ",", "true", ",", "object", "::", "mach", "::", "CTM_x86_64", ",", "object", "::", "mach", "::", "CS<ISA_LIT>_ALL", ")", ";"], "ground_truth": ["}"], "File": "X86AsmBackend20", "Func": "createObjectWriter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16324, "Length": 21, "Cover_Rate": 0.6774193548387096, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "MF", ",", "getTargetMachine", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "RetCC_<ISA_LIT>", ")", ";", "SDValue", "Flag", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "RetOps", ";", "RetOps", ".", "push_back", "(", "Chain", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getTargetConstant", "(", "FuncInfo", "->", "getBytesToPopOnReturn", "(", ")", ",", "<STR_LIT>", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "ValToCopy", "=", "OutVals", "[", "i", "]", ";", "EVT", "ValVT", "=", "ValToCopy", ".", "getValueType", "(", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", ")", "ValToCopy", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "ValToCopy", ")", ";", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExt", ")", "ValToCopy", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "ValToCopy", ")", ";", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "AExt", ")", "ValToCopy", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "ValToCopy", ")", ";", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "BCvt", ")", "ValToCopy", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "ValToCopy", ")", ";", "assert", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "FPExt", "&&", "<STR_LIT>", ")", ";", "if", "(", "(", "ValVT", "==", "<STR_LIT>", "||", "ValVT", "==", "<STR_LIT>", "||", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", "||", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", ")", "&&", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "!", "Subtarget", "->", "hasSSE1", "(", ")", ")", ")", "{", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "ValVT", "==", "<STR_LIT>", "&&", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "!", "Subtarget", "->", "hasSSE2", "(", ")", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "if", "(", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", "||", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "isScalarFPTypeInSSEReg", "(", "VA", ".", "getValVT", "(", ")", ")", ")", "ValToCopy", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ValToCopy", ")", ";", "RetOps", ".", "push_back", "(", "ValToCopy", ")", ";", "continue", ";", "}", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", ")", "{"], "ground_truth": ["if", "(", "ValVT", "==", "<STR_LIT>", ")", "{"], "File": "X86ISelLowering (2)1", "Func": "LowerReturn", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16325, "Length": 444, "Cover_Rate": 0.5103448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_paddsb512_mask", "(", "(", "__v64qi", ")", "__A", ",", "(", "__v64qi", ")", "__B", ",", "(", "__v64qi", ")", "_mm512_setzero_qi", "(", ")", ",", "(", "__mmask64", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin4", "Func": "_mm512_adds_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16326, "Length": 31, "Cover_Rate": 0.5849056603773585, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "VCCUsed", "=", "true", ";", "continue", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "FlatUsed", "=", "true", ";", "continue", ";", "default", ":", "break", ";", "}", "if", "(", "<STR_LIT>", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "true", ";", "width", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "false", ";", "width", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "true", ";", "width", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "false", ";", "width", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "false", ";", "width", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "true", ";", "width", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "false", ";", "width", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "true", ";", "width", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "false", ";", "width", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "true", ";", "width", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "false", ";", "width", "=", "<NUM_LIT>", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "unsigned", "hwReg", "=", "RI", "->", "getEncodingValue", "(", "reg", ")", "&", "<NUM_LIT>", ";", "unsigned", "maxUsed", "=", "hwReg", "+", "width", "-", "<NUM_LIT>", ";", "if", "(", "isSGPR", ")", "{", "MaxSGPR", "=", "maxUsed", ">", "MaxSGPR", "?", "maxUsed", ":", "MaxSGPR", ";", "}", "else", "{", "MaxVGPR", "=", "maxUsed", ">", "MaxVGPR", "?", "maxUsed", ":", "MaxVGPR", ";", "}", "}", "}", "}", "unsigned", "ExtraSGPRs", "=", "<NUM_LIT>", ";", "if", "(", "VCCUsed", ")", "ExtraSGPRs", "=", "<NUM_LIT>", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", "<", "<ISA_LIT>Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "if", "(", "FlatUsed", ")", "ExtraSGPRs", "=", "<NUM_LIT>", ";"], "ground_truth": ["}", "else", "{"], "File": "AMDGPUAsmPrinter61", "Func": "getSIProgramInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16327, "Length": 352, "Cover_Rate": 0.3241252302025783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ThumbTargetMachine", "::", "ThumbTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "<ISA_LIT>BaseTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "InstrInfo", "(", "Subtarget", ".", "hasThumb2", "(", ")", "?", "(", "(", "<ISA_LIT>BaseInstrInfo", "*", ")", "new", "Thumb2InstrInfo", "(", "Subtarget", ")", ")", ":", "(", "(", "<ISA_LIT>BaseInstrInfo", "*", ")", "new", "Thumb1InstrInfo", "(", "Subtarget", ")", ")", ")", ",", "DL", "(", "Subtarget", ".", "isAPCS_ABI", "(", ")", "?", "std", "::", "string", "(", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ":", "Subtarget", ".", "isAAPCS_ABI", "(", ")", "?", "std", "::", "string", "(", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ":", "std", "::", "string", "(", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ".", "hasThumb2", "(", ")", "?", "new", "<ISA_LIT>FrameLowering", "(", "Subtarget", ")", ":", "(", "<ISA_LIT>FrameLowering", "*", ")", "new", "Thumb1FrameLowering", "(", "Subtarget", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine2", "Func": "ThumbTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16328, "Length": 171, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCAsmInfo", "*", "create<ISA_LIT>MCAsmInfo", "(", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "Triple", "&", "TT", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>MCAsmInfo", "(", "TT", ")", ";"], "File": "WebAssemblyMCTargetDesc19", "Func": "createWebAssemblyMCAsmInfo", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16329, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emitHeader", "(", "M", ",", "OS1", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "OS1", ".", "str", "(", ")", ")", ";", "if", "(", "!", "M", ".", "getModuleInlineAsm", "(", ")", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "AddComment", "(", "<STR_LIT>", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "M", ".", "getModuleInlineAsm", "(", ")", ")", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "OutStreamer", ".", "AddComment", "(", "<STR_LIT>", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "}"], "ground_truth": ["if", "(", "nvptxSubtarget", ".", "getDrvInterface", "(", ")", "==", "<STR_LIT>", ")", "recordAndEmitFilenames", "(", "M", ")", ";"], "File": "NVPTXAsmPrinter76", "Func": "doInitialization", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16330, "Length": 94, "Cover_Rate": 0.5340909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "insn", "=", "packet_group", "->", "sorted", "[", "i", "]", ";", "memcpy", "(", "test_state", ",", "state", ",", "dfa_size", ")", ";", "if", "(", "state_transition", "(", "test_state", ",", "insn", ")", "<", "<NUM_LIT>", "&&", "cpu_unit_reservation_p", "(", "test_state", ",", "NTH_UNIT", "(", "group", ",", "upper_slot", "-", "<NUM_LIT>", ")", ")", "&&", "frv_sort_insn_group_1", "(", "group", ",", "lower_slot", ",", "upper_slot", "-", "<NUM_LIT>", ",", "issued", "|", "(", "<NUM_LIT>", "<<", "i", ")", ",", "num_insns", ",", "test_state", ")", ")", "{", "packet_group", "->", "sorted", "[", "upper_slot", "-", "<NUM_LIT>", "]", "=", "insn", ";"], "ground_truth": ["return", "true", ";"], "File": "frv2", "Func": "frv_sort_insn_group_1", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 16331, "Length": 81, "Cover_Rate": 0.4175257731958763, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "if", "(", "!", "NewOpc", ")", "{", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "else", "return", "Op", ";", "}", "}", "DebugLoc", "DL", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SDValue", "Op0", ";", "SDValue", "Op1", "=", "SkipExtension", "(", "N1", ",", "DAG", ")", ";", "if", "(", "!", "isMLA", ")", "{", "Op0", "=", "SkipExtension", "(", "N0", ",", "DAG", ")", ";", "assert", "(", "Op0", ".", "getValueType", "(", ")", ".", "is64BitVector", "(", ")", "&&", "Op1", ".", "getValueType", "(", ")", ".", "is64BitVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "DL", ",", "VT", ",", "Op0", ",", "Op1", ")", ";", "}", "SDValue", "N00", "=", "SkipExtension", "(", "N0", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "SDValue", "N01", "=", "SkipExtension", "(", "N0", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "EVT", "Op1VT", "=", "Op1", ".", "getValueType", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "N0", "->", "getOpcode", "(", ")", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "NewOpc", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Op1VT", ",", "N00", ")", ",", "Op1", ")", ",", "DAG", ".", "getNode", "(", "NewOpc", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Op1VT", ",", "N01", ")", ",", "Op1", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering107", "Func": "LowerMUL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16332, "Length": 220, "Cover_Rate": 0.4878048780487805, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint32x2_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "ground_truth": ["return", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint32x2_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "File": "arm", "Func": "neon2_vtrn1_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16333, "Length": 34, "Cover_Rate": 0.7727272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "switch", "(", "Op", ".", "getReg", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "break", ";", "default", ":", "O", "<<", "getRegisterName", "(", "Op", ".", "getReg", "(", ")", ")", ";", "break", ";", "}", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "O", "<<", "Op", ".", "getImm", "(", ")", ";", "}", "else", "if", "(", "Op", ".", "isDFPImm", "(", ")", ")", "{", "if", "(", "Op", ".", "getDFPImm", "(", ")", "==", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", ";", "else", "{", "O", "<<", "bit_cast", "<", "double", ">", "(", "Op", ".", "getDFPImm", "(", ")", ")", ";", "}", "}", "else", "if", "(", "Op", ".", "isExpr", "(", ")", ")", "{", "const", "MCExpr", "*", "Exp", "=", "Op", ".", "getExpr", "(", ")", ";", "Exp", "->", "print", "(", "O", ",", "&", "MAI", ")", ";", "}", "else", "{"], "ground_truth": ["O", "<<", "<STR_LIT>", ";"], "File": "AMDGPUInstPrinter31", "Func": "printOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16334, "Length": 152, "Cover_Rate": 0.7794871794871795, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "SlotSize", "=", "PtrVT", ".", "getStoreSize", "(", ")", ";", "ReturnAddrIndex", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "CreateFixedObject", "(", "SlotSize", ",", "-", "SlotSize", ",", "true", ")", ";", "FuncInfo", "->", "setRAIndex", "(", "ReturnAddrIndex", ")", ";", "}", "return", "DAG", ".", "getFrameIndex", "(", "ReturnAddrIndex", ",", "PtrVT", ")", ";"], "ground_truth": ["}"], "File": "MSP430ISelLowering (2)1", "Func": "getReturnAddressFrameIndex", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16335, "Length": 46, "Cover_Rate": 0.42592592592592593, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "CC", ")", "{", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "MSP430AsmPrinter8", "Func": "printCCOperand", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16336, "Length": 37, "Cover_Rate": 0.33035714285714285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "k_Token", ";"], "ground_truth": ["}"], "File": "MipsAsmParser (2)4", "Func": "isToken", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16337, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ")", "{"], "ground_truth": ["printInstruction", "(", "MI", ",", "O", ")", ";"], "File": "OpenRISCInstPrinter", "Func": "printInst", "Target": "OpenRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16338, "Length": 25, "Cover_Rate": 0.7575757575757576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "replaceInstrOperandWithImm", "(", "MachineInstr", "&", "MI", ",", "unsigned", "OpNo", ",", "int64_t", "Imm", ")", "const", "{", "assert", "(", "MI", ".", "getOperand", "(", "OpNo", ")", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "Register", "InUseReg", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", ";", "MI", ".", "getOperand", "(", "OpNo", ")", ".", "ChangeToImmediate", "(", "Imm", ")", ";", "if", "(", "MI", ".", "implicit_operands", "(", ")", ".", "empty", "(", ")", ")", "return", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "int", "UseOpIdx", "=", "MI", ".", "findRegisterUseOperandIdx", "(", "InUseReg", ",", "false", ",", "TRI", ")", ";", "if", "(", "UseOpIdx", ">=", "<NUM_LIT>", ")", "{"], "ground_truth": ["MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "UseOpIdx", ")", ";"], "File": "PPCInstrInfo12", "Func": "replaceInstrOperandWithImm", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16339, "Length": 115, "Cover_Rate": 0.8712121212121212, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "imm", ",", "false", ",", "<NUM_LIT>", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler18", "Func": "DecodeArmMOVTWInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16340, "Length": 81, "Cover_Rate": 0.39705882352941174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TransposedMatrix", ".", "resize", "(", "<NUM_LIT>", ")", ";", "static", "constexpr", "int", "IntMask1", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "ArrayRef", "<", "int", ">", "Mask", "=", "makeArrayRef", "(", "IntMask1", ",", "<NUM_LIT>", ")", ";", "Value", "*", "IntrVec1", "=", "Builder", ".", "CreateShuffleVector", "(", "Matrix", "[", "<NUM_LIT>", "]", ",", "Matrix", "[", "<NUM_LIT>", "]", ",", "Mask", ")", ";", "Value", "*", "IntrVec2", "=", "Builder", ".", "CreateShuffleVector", "(", "Matrix", "[", "<NUM_LIT>", "]", ",", "Matrix", "[", "<NUM_LIT>", "]", ",", "Mask", ")", ";", "static", "constexpr", "int", "IntMask2", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "Mask", "=", "makeArrayRef", "(", "IntMask2", ",", "<NUM_LIT>", ")", ";", "Value", "*", "IntrVec3", "=", "Builder", ".", "CreateShuffleVector", "(", "Matrix", "[", "<NUM_LIT>", "]", ",", "Matrix", "[", "<NUM_LIT>", "]", ",", "Mask", ")", ";", "Value", "*", "IntrVec4", "=", "Builder", ".", "CreateShuffleVector", "(", "Matrix", "[", "<NUM_LIT>", "]", ",", "Matrix", "[", "<NUM_LIT>", "]", ",", "Mask", ")", ";", "static", "constexpr", "int", "IntMask3", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "Mask", "=", "makeArrayRef", "(", "IntMask3", ",", "<NUM_LIT>", ")", ";", "TransposedMatrix", "[", "<NUM_LIT>", "]", "=", "Builder", ".", "CreateShuffleVector", "(", "IntrVec1", ",", "IntrVec2", ",", "Mask", ")", ";", "TransposedMatrix", "[", "<NUM_LIT>", "]", "=", "Builder", ".", "CreateShuffleVector", "(", "IntrVec3", ",", "IntrVec4", ",", "Mask", ")", ";", "static", "constexpr", "int", "IntMask4", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "Mask", "=", "makeArrayRef", "(", "IntMask4", ",", "<NUM_LIT>", ")", ";", "TransposedMatrix", "[", "<NUM_LIT>", "]", "=", "Builder", ".", "CreateShuffleVector", "(", "IntrVec1", ",", "IntrVec2", ",", "Mask", ")", ";"], "ground_truth": ["TransposedMatrix", "[", "<NUM_LIT>", "]", "=", "Builder", ".", "CreateShuffleVector", "(", "IntrVec3", ",", "IntrVec4", ",", "Mask", ")", ";"], "File": "X86InterleavedAccess1", "Func": "transpose_4x4", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16341, "Length": 263, "Cover_Rate": 0.8825503355704698, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_pmovuswb512_mask", "(", "(", "__v32hi", ")", "__A", ",", "(", "__v32qi", ")", "_mm256_undefined_si256", "(", ")", ",", "(", "__mmask32", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin", "Func": "_mm512_cvtusepi16_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16342, "Length": 26, "Cover_Rate": 0.5777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ")", "{", "printInstruction", "(", "MI", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";"], "ground_truth": ["}"], "File": "XCoreInstPrinter", "Func": "printInst", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16343, "Length": 33, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "uint64_t", "StackSize", "=", "MFI", "->", "getStackSize", "(", ")", ";"], "ground_truth": ["unsigned", "StackAlign", "=", "getStackAlignment", "(", ")", ";"], "File": "TriCoreFrameLowering (2)", "Func": "computeStackSize", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16344, "Length": 26, "Cover_Rate": 0.4482758620689655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "Value", ">", "<NUM_LIT>", "&&", "Value", "<=", "<NUM_LIT>", ";"], "File": "ARMAsmParser (2)", "Func": "isShrImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16345, "Length": 18, "Cover_Rate": 0.3103448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "insn", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")", ";", "emit_libcall_block", "(", "insn", ",", "temp3", ",", "o0", ",", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "const0_rtx", ")", ",", "UNSPEC_TLSLD_BASE", ")", ")", ";", "temp1", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "temp2", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "emit_insn", "(", "gen_tldo_hix22", "(", "temp1", ",", "addr", ")", ")", ";", "emit_insn", "(", "gen_tldo_lox10", "(", "temp2", ",", "temp1", ",", "addr", ")", ")", ";", "if", "(", "TARGET_ARCH32", ")", "emit_insn", "(", "gen_tldo_add32", "(", "ret", ",", "temp3", ",", "temp2", ",", "addr", ")", ")", ";", "else", "emit_insn", "(", "gen_tldo_add64", "(", "ret", ",", "temp3", ",", "temp2", ",", "addr", ")", ")", ";", "break", ";", "case", "TLS_MODEL_INITIAL_EXEC", ":", "temp1", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "temp2", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "temp3", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "got", "=", "sparc_tls_got", "(", ")", ";", "emit_insn", "(", "gen_tie_hi22", "(", "temp1", ",", "addr", ")", ")", ";", "emit_insn", "(", "gen_tie_lo10", "(", "temp2", ",", "temp1", ",", "addr", ")", ")", ";", "if", "(", "TARGET_ARCH32", ")", "emit_insn", "(", "gen_tie_ld32", "(", "temp3", ",", "got", ",", "temp2", ",", "addr", ")", ")", ";", "else", "emit_insn", "(", "gen_tie_ld64", "(", "temp3", ",", "got", ",", "temp2", ",", "addr", ")", ")", ";", "if", "(", "TARGET_SUN_TLS", ")", "{", "ret", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "if", "(", "TARGET_ARCH32", ")", "emit_insn", "(", "gen_tie_add32", "(", "ret", ",", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ",", "temp3", ",", "addr", ")", ")", ";", "else", "emit_insn", "(", "gen_tie_add64", "(", "ret", ",", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ",", "temp3", ",", "addr", ")", ")", ";", "}", "else", "ret", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ",", "temp3", ")", ";", "break", ";", "case", "TLS_MODEL_LOCAL_EXEC", ":", "temp1", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "temp2", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "if", "(", "TARGET_ARCH32", ")", "{", "emit_insn", "(", "gen_tle_hix22_sp32", "(", "temp1", ",", "addr", ")", ")", ";", "emit_insn", "(", "gen_tle_lox10_sp32", "(", "temp2", ",", "temp1", ",", "addr", ")", ")", ";", "}", "else", "{"], "ground_truth": ["emit_insn", "(", "gen_tle_hix22_sp64", "(", "temp1", ",", "addr", ")", ")", ";"], "File": "sparc3", "Func": "legitimize_tls_address", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16346, "Length": 321, "Cover_Rate": 0.4274300932090546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", "{", "case", "(", "<STR_LIT>", ")", ":", "cond", "=", "loadZ", ";", "break", ";", "case", "(", "<STR_LIT>", ")", ":", "cond", "=", "ctx", "->", "eq", "(", "<NUM_LIT>", ",", "loadZ", ",", "ctx", "->", "dec_unsigned", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "(", "<STR_LIT>", ")", ":", "cond", "=", "loadC", ";", "break", ";", "case", "(", "<STR_LIT>", ")", ":", "cond", "=", "ctx", "->", "eq", "(", "<NUM_LIT>", ",", "loadC", ",", "ctx", "->", "dec_unsigned", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "(", "<STR_LIT>", ")", ":", "cond", "=", "loadN", ";", "break", ";", "case", "(", "<STR_LIT>", ")", ":", "cond", "=", "ctx", "->", "eq", "(", "<NUM_LIT>", ",", "loadN", ",", "ctx", "->", "dec_unsigned", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "(", "<STR_LIT>", ")", ":", "cond", "=", "loadV", ";", "break", ";", "case", "(", "<STR_LIT>", ")", ":", "cond", "=", "ctx", "->", "eq", "(", "<NUM_LIT>", ",", "loadV", ",", "ctx", "->", "dec_unsigned", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "(", "<STR_LIT>", ")", ":", "cond", "=", "ctx", "->", "and_", "(", "<NUM_LIT>", ",", "ctx", "->", "eq", "(", "<NUM_LIT>", ",", "loadC", ",", "ctx", "->", "dec_unsigned", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ",", "ctx", "->", "eq", "(", "<NUM_LIT>", ",", "loadZ", ",", "ctx", "->", "dec_unsigned", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ";", "break", ";", "case", "(", "<STR_LIT>", ")", ":", "cond", "=", "ctx", "->", "or_", "(", "<NUM_LIT>", ",", "ctx", "->", "eq", "(", "<NUM_LIT>", ",", "loadC", ",", "ctx", "->", "dec_unsigned", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ",", "ctx", "->", "eq", "(", "<NUM_LIT>", ",", "loadZ", ",", "ctx", "->", "dec_unsigned", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ";", "break", ";", "case", "(", "<STR_LIT>", ")", ":", "cond", "=", "ctx", "->", "eq", "(", "<NUM_LIT>", ",", "loadN", ",", "loadV", ")", ";", "break", ";", "case", "(", "<STR_LIT>", ")", ":", "cond", "=", "ctx", "->", "neq", "(", "<NUM_LIT>", ",", "loadN", ",", "loadV", ")", ";", "break", ";", "case", "(", "<STR_LIT>", ")", ":", "cond", "=", "ctx", "->", "and_", "(", "<NUM_LIT>", ",", "ctx", "->", "eq", "(", "<NUM_LIT>", ",", "loadZ", ",", "ctx", "->", "dec_unsigned", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ",", "ctx", "->", "eq", "(", "<NUM_LIT>", ",", "loadN", ",", "loadV", ")", ")", ";", "break", ";", "case", "(", "<STR_LIT>", ")", ":", "cond", "=", "ctx", "->", "or_", "(", "<NUM_LIT>", ",", "ctx", "->", "eq", "(", "<NUM_LIT>", ",", "loadZ", ",", "ctx", "->", "dec_unsigned", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ",", "ctx", "->", "neq", "(", "<NUM_LIT>", ",", "loadN", ",", "loadV", ")", ")", ";", "break", ";"], "ground_truth": ["case", "(", "<STR_LIT>", ")", ":"], "File": "ARMALFWriter", "Func": "tBcc_customALF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16347, "Length": 405, "Cover_Rate": 0.48502994011976047, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "auto", "&", "Op", "=", "MI", ".", "getOperand", "(", "i", ")", ";"], "ground_truth": ["if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "getReg", "(", ")", "==", "BaseReg", ")", "return", "true", ";"], "File": "ARMBaseInstrInfo116", "Func": "isLDMBaseRegInList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16348, "Length": 31, "Cover_Rate": 0.36470588235294116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>MachineFunctionInfo", "(", "MachineFunction", "&", "MF", ")", "{"], "ground_truth": ["}"], "File": "F2003fMachineFunctionInfo", "Func": "F2003fMachineFunctionInfo", "Target": "F2003f", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16349, "Length": 9, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "VecVT", ".", "getSizeInBits", "(", ")", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "EVT", "EltVT", "=", "VecVT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "WideNumElts", "=", "<NUM_LIT>", "/", "EltVT", ".", "getSizeInBits", "(", ")", ";", "EVT", "WideVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "EltVT", ",", "WideNumElts", ")", ";", "unsigned", "NumConcat", "=", "WideNumElts", "/", "VecVT", ".", "getVectorNumElements", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", "(", "NumConcat", ")", ";"], "ground_truth": ["Ops", "[", "<NUM_LIT>", "]", "=", "Vec", ";"], "File": "PPCISelLowering (2)7", "Func": "widenVec", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16350, "Length": 81, "Cover_Rate": 0.4879518072289157, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "T", "<", "NUM_INST_CNTS", ")", ";", "if", "(", "T", ">=", "NUM_INST_CNTS", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["return", "ScoreUBs", "[", "T", "]", ";"], "File": "SIInsertWaitcnts", "Func": "getScoreUB", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16351, "Length": 22, "Cover_Rate": 0.7096774193548387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "Register", "SrcReg", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "DstReg", "=", "getRegTy", "(", "SrcReg", ",", "MF", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "*", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "DstReg", ")", ";"], "ground_truth": ["}"], "File": "MipsOptimizePICCall25", "Func": "setCallTargetReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16352, "Length": 89, "Cover_Rate": 0.7416666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "last2", "=", "<NUM_LIT>", ";", "aligned_p", "=", "true", ";", "mips_sim_init", "(", "&", "state", ",", "alloca", "(", "state_size", "(", ")", ")", ")", ";", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", "!=", "<NUM_LIT>", ";", "insn", "=", "next", ")", "{", "unsigned", "int", "length", ";", "next", "=", "NEXT_INSN", "(", "insn", ")", ";", "vr4130_avoid_branch_rt_conflict", "(", "insn", ")", ";", "length", "=", "get_attr_length", "(", "insn", ")", ";", "if", "(", "length", ">", "<NUM_LIT>", "&&", "USEFUL_INSN_P", "(", "insn", ")", ")", "FOR_EACH_SUBINSN", "(", "subinsn", ",", "insn", ")", "{", "mips_sim_wait_insn", "(", "&", "state", ",", "subinsn", ")", ";", "if", "(", "state", ".", "insns_left", "!=", "state", ".", "issue_rate", "&&", "!", "CALL_P", "(", "subinsn", ")", ")", "{", "if", "(", "subinsn", "==", "SEQ_BEGIN", "(", "insn", ")", "&&", "aligned_p", ")", "{", "gcc_assert", "(", "last2", ")", ";", "emit_insn_after", "(", "gen_nop", "(", ")", ",", "last2", ")", ";", "aligned_p", "=", "false", ";", "}", "else", "if", "(", "subinsn", "!=", "SEQ_BEGIN", "(", "insn", ")", "&&", "!", "aligned_p", ")", "{", "gcc_assert", "(", "last", ")", ";", "emit_insn_after", "(", "gen_nop", "(", ")", ",", "last", ")", ";", "aligned_p", "=", "true", ";", "}", "}", "mips_sim_issue_insn", "(", "&", "state", ",", "subinsn", ")", ";", "}"], "ground_truth": ["mips_sim_finish_insn", "(", "&", "state", ",", "insn", ")", ";"], "File": "mips4", "Func": "vr4130_align_insns", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16353, "Length": 186, "Cover_Rate": 0.5470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>SelectionDAGInfo", "::", "~", "<ISA_LIT>SelectionDAGInfo", "(", ")", "{"], "ground_truth": ["}"], "File": "VideoCore4SelectionDAGInfo", "Func": "~VideoCore4SelectionDAGInfo", "Target": "VideoCore4", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16354, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getCalleeSavedFrameSize", "(", ")", "const", "{", "return", "CalleeSavedFrameSize", ";"], "ground_truth": ["}"], "File": "KudeyarMachineFunctionInfo", "Func": "getCalleeSavedFrameSize", "Target": "Kudeyar", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16355, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "vector", "<", "Value", "*", ">", "collectGenericAddressExpressions", "(", "Function", "&", "F", ")", "{", "std", "::", "vector", "<", "std", "::", "pair", "<", "Value", "*", ",", "bool", ">>", "PostorderStack", ";", "DenseSet", "<", "Value", "*", ">", "Visited", ";", "for", "(", "Instruction", "&", "I", ":", "instructions", "(", "F", ")", ")", "{", "if", "(", "isa", "<", "LoadInst", ">", "(", "I", ")", ")", "{"], "ground_truth": ["appendsGenericAddressExpressionToPostorderStack", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "&", "PostorderStack", ",", "&", "Visited", ")", ";"], "File": "NVPTXInferAddressSpaces", "Func": "collectGenericAddressExpressions", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16356, "Length": 76, "Cover_Rate": 0.37073170731707317, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "ret", ";", "}", "else", "if", "(", "TREE_CODE", "(", "args", ")", "!=", "STRING_CST", ")", "{", "error", "(", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "char", "*", "argstr", "=", "ASTRDUP", "(", "TREE_STRING_POINTER", "(", "args", ")", ")", ";", "char", "*", "q", ";", "while", "(", "(", "q", "=", "strtok", "(", "argstr", ",", "<STR_LIT>", ")", ")", "!=", "NULL", ")", "{", "argstr", "=", "NULL", ";", "if", "(", "!", "strcmp", "(", "q", ",", "<STR_LIT>", ")", ")", "opts", "->", "x_target_flags", "|=", "MASK_THUMB", ";", "else", "if", "(", "!", "strcmp", "(", "q", ",", "<STR_LIT>", ")", ")", "opts", "->", "x_target_flags", "&=", "~", "MASK_THUMB", ";", "else", "if", "(", "!", "strcmp", "(", "q", ",", "<STR_LIT>", ")", ")", "opts", "->", "x_target_flags", "|=", "MASK_GENERAL_REGS_ONLY", ";", "else", "if", "(", "!", "strncmp", "(", "q", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "int", "fpu_index", ";", "if", "(", "!", "opt_enum_arg_to_value", "(", "OPT_mfpu_", ",", "q", "+", "<NUM_LIT>", ",", "&", "fpu_index", ",", "CL_TARGET", ")", ")", "{", "error", "(", "<STR_LIT>", ",", "q", ")", ";", "return", "false", ";", "}", "if", "(", "fpu_index", "==", "TARGET_FPU_auto", ")", "{", "sorry", "(", "<STR_LIT>", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "arm8", "Func": "arm_valid_target_attribute_rec", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16357, "Length": 173, "Cover_Rate": 0.4818941504178273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "It", ",", "DebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "!", "Subtarget", ".", "isThumb", "(", ")", ")", "MIB", ".", "addReg", "(", "<NUM_LIT>", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "restoreLRFromStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16358, "Length": 51, "Cover_Rate": 0.4396551724137931, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "arc_return_slot_offset", "(", ")", "{", "struct", "arc_frame_info", "*", "afi", "=", "&", "cfun", "->", "machine", "->", "frame_info", ";", "return", "(", "afi", "->", "save_return_addr", "?", "afi", "->", "total_size", "-", "afi", "->", "pretend_size", "-", "afi", "->", "extra_size", ":", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "arc4", "Func": "arc_return_slot_offset", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16359, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFStreamer", "(", "MCContext", "&", "Context", ",", "MCAsmBackend", "&", "MAB", ",", "raw_ostream", "&", "OS", ",", "MCCodeEmitter", "*", "Emitter", ",", "const", "MCSubtargetInfo", "&", "STI", ")", ":", "MCELFStreamer", "(", "Context", ",", "MAB", ",", "OS", ",", "Emitter", ")", "{", "RegInfoRecord", "=", "new", "<ISA_LIT>RegInfoRecord", "(", "this", ",", "Context", ")", ";", "<ISA_LIT>OptionRecords", ".", "push_back", "(", "std", "::", "unique_ptr", "<", "<ISA_LIT>RegInfoRecord", ">", "(", "RegInfoRecord", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsELFStreamer7", "Func": "MipsELFStreamer", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16360, "Length": 61, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "qword", "si_rotqby", "(", "qword", "a", ",", "qword", "count", ")", "{", "vec_uchar16", "left", ",", "right", ";", "left", "=", "vec_sl", "(", "vec_splat", "(", "(", "vec_uchar16", ")", "(", "count", ")", ",", "<NUM_LIT>", ")", ",", "vec_splat_u8", "(", "<NUM_LIT>", ")", ")", ";", "right", "=", "vec_sub", "(", "vec_splat_u8", "(", "<NUM_LIT>", ")", ",", "left", ")", ";"], "ground_truth": ["return", "(", "(", "qword", ")", "(", "vec_or", "(", "vec_slo", "(", "(", "vec_uchar16", ")", "(", "a", ")", ",", "left", ")", ",", "vec_sro", "(", "(", "vec_uchar16", ")", "(", "a", ")", ",", "right", ")", ")", ")", ")", ";"], "File": "si2vmx", "Func": "si_rotqby", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16361, "Length": 86, "Cover_Rate": 0.9885057471264368, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>IREmitter", "::", "visitVLD2DUP", "(", "const", "SDNode", "*", "N", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVLD2DUP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16362, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineOperand", "&", "dst", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "src", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "src", ".", "isReg", "(", ")", "&&", "dst", ".", "isReg", "(", ")", "&&", "dst", ".", "isDef", "(", ")", ")", ";", "int", "srcside", "=", "<STR_LIT>", ".", "contains", "(", "src", ".", "getReg", "(", ")", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "int", "dstside", "=", "<STR_LIT>", ".", "contains", "(", "dst", ".", "getReg", "(", ")", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "MI", "->", "dump", "(", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "MI", "->", "getDesc", "(", ")", ".", "getName", "(", ")", "<<", "<STR_LIT>", "<<", "(", "<STR_LIT>", ".", "contains", "(", "src", ".", "getReg", "(", ")", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", "<<", "<STR_LIT>", "<<", "(", "<STR_LIT>", ".", "contains", "(", "dst", ".", "getReg", "(", ")", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["unsigned", "xuse", "=", "<NUM_LIT>", ";"], "File": "TMS320C64XHazardRecognizer", "Func": "analyzeMove", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 16363, "Length": 159, "Cover_Rate": 0.6489795918367347, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_broadcasti64x4_512", "(", "(", "__v4di", ")", "__A", ",", "(", "__v8di", ")", "_mm512_undefined_si512", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin4", "Func": "_mm512_broadcast_i64x4", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16364, "Length": 26, "Cover_Rate": 0.5777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_add_ph", "(", "__m256h", "__A", ",", "__mmask16", "__B", ",", "__m256h", "__C", ",", "__m256h", "__D", ")", "{", "return", "__builtin_ia32_addph256_mask", "(", "__C", ",", "__D", ",", "__A", ",", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16vlintrin", "Func": "_mm256_mask_add_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16365, "Length": 41, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "UsedBanks", "=", "<NUM_LIT>", ";", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "return", "std", "::", "make_pair", "(", "StallCycles", ",", "UsedBanks", ")", ";", "RegsUsed", ".", "reset", "(", ")", ";", "OperandMasks", ".", "clear", "(", ")", ";", "for", "(", "const", "auto", "&", "Op", ":", "MI", ".", "explicit_uses", "(", ")", ")", "{", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "Op", ".", "isUndef", "(", ")", ")", "continue", ";", "const", "Register", "R", "=", "Op", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getRegClassForReg", "(", "*", "MRI", ",", "R", ")", ";", "if", "(", "TRI", "->", "hasAGPRs", "(", "RC", ")", ")", "continue", ";", "if", "(", "Op", ".", "getSubReg", "(", ")", ")", "{", "LaneBitmask", "LM", "=", "TRI", "->", "getSubRegIndexLaneMask", "(", "Op", ".", "getSubReg", "(", ")", ")", ";", "if", "(", "TRI", "->", "hasVGPRs", "(", "RC", ")", ")", "{", "if", "(", "TRI", "->", "getNumCoveredRegs", "(", "LM", ")", ">=", "NUM_VGPR_BANKS", ")", "continue", ";", "}", "else", "{", "if", "(", "TRI", "->", "getNumCoveredRegs", "(", "LM", ")", "/", "<NUM_LIT>", ">=", "NUM_SGPR_BANKS", ")", "continue", ";"], "ground_truth": ["}"], "File": "GCNRegBankReassign4", "Func": "analyzeInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16366, "Length": 167, "Cover_Rate": 0.39856801909307876, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "mips_trampoline_init", "(", "rtx", "m_tramp", ",", "tree", "fndecl", ",", "rtx", "chain_value", ")", "{", "rtx", "addr", ",", "end_addr", ",", "high", ",", "low", ",", "opcode", ",", "mem", ";", "rtx", "trampoline", "[", "<NUM_LIT>", "]", ";", "unsigned", "int", "i", ",", "j", ";", "HOST_WIDE_INT", "end_addr_offset", ",", "static_chain_offset", ",", "target_function_offset", ";", "end_addr_offset", "=", "mips_trampoline_code_size", "(", ")", ";", "static_chain_offset", "=", "end_addr_offset", ";", "target_function_offset", "=", "static_chain_offset", "+", "GET_MODE_SIZE", "(", "ptr_mode", ")", ";", "addr", "=", "force_reg", "(", "Pmode", ",", "XEXP", "(", "m_tramp", ",", "<NUM_LIT>", ")", ")", ";", "end_addr", "=", "mips_force_binary", "(", "Pmode", ",", "PLUS", ",", "addr", ",", "GEN_INT", "(", "end_addr_offset", ")", ")", ";", "i", "=", "<NUM_LIT>", ";", "if", "(", "TARGET_USE_PIC_FN_ADDR_REG", ")", "{", "trampoline", "[", "i", "++", "]", "=", "OP", "(", "MIPS_LOAD_PTR", "(", "AT_REGNUM", ",", "target_function_offset", ",", "PIC_FUNCTION_ADDR_REGNUM", ")", ")", ";", "trampoline", "[", "i", "++", "]", "=", "OP", "(", "MIPS_LOAD_PTR", "(", "STATIC_CHAIN_REGNUM", ",", "static_chain_offset", ",", "PIC_FUNCTION_ADDR_REGNUM", ")", ")", ";", "trampoline", "[", "i", "++", "]", "=", "OP", "(", "MIPS_JR", "(", "AT_REGNUM", ")", ")", ";", "trampoline", "[", "i", "++", "]", "=", "OP", "(", "MIPS_MOVE", "(", "PIC_FUNCTION_ADDR_REGNUM", ",", "AT_REGNUM", ")", ")", ";", "}", "else", "if", "(", "ptr_mode", "==", "DImode", ")", "{", "trampoline", "[", "i", "++", "]", "=", "OP", "(", "MIPS_MOVE", "(", "AT_REGNUM", ",", "RETURN_ADDR_REGNUM", ")", ")", ";"], "ground_truth": ["trampoline", "[", "i", "++", "]", "=", "OP", "(", "MIPS_BAL", "(", "<NUM_LIT>", ")", ")", ";"], "File": "mips4", "Func": "mips_trampoline_init", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16367, "Length": 209, "Cover_Rate": 0.3328025477707006, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "Reg", ")", ")", "continue", ";", "(", "void", ")", "LiveRegs", ".", "insert", "(", "Reg", ")", ";", "}"], "ground_truth": ["}"], "File": "SIMachineScheduler22", "Func": "addLiveRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16368, "Length": 24, "Cover_Rate": 0.5106382978723404, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "InVT", "=", "<STR_LIT>", "(", "<STR_LIT>", "(", "InBits", ")", ",", "<STR_LIT>", "/", "InBits", ")", ";", "SDValue", "PackedOp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "InVT", ",", "Op", ")", ";"], "ground_truth": ["unsigned", "OutBits", "=", "InBits", "*", "<NUM_LIT>", ";"], "File": "SystemZISelLowering (2)2", "Func": "insertUnpackIfPrepared", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16369, "Length": 38, "Cover_Rate": 0.31932773109243695, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "CAHPFrameLowering", "Func": "getFPReg", "Target": "CAHP", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16370, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isV60VectorInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "uint64_t", "V", "=", "getType", "(", "MI", ")", ";", "return", "<STR_LIT>", "<=", "V", "&&", "V", "<=", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "HexagonInstrInfo21", "Func": "isV60VectorInstruction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16371, "Length": 31, "Cover_Rate": 0.8857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "output_sdata", ")", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "output_sdata", "=", "<NUM_LIT>", ";", "break", ";", "case", "PLUS", ":", "if", "(", "GET_CODE", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "==", "MULT", ")", "index", "=", "XEXP", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "base", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "CONST_INT_P", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ")", "index", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "base", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "else", "base", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "index", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "OBJECT_P", "(", "base", ")", ")", ";", "arc_print_operand_address", "(", "file", ",", "base", ")", ";", "if", "(", "CONSTANT_P", "(", "base", ")", "&&", "CONST_INT_P", "(", "index", ")", ")", "fputc", "(", "'+'", ",", "file", ")", ";", "else", "fputc", "(", "','", ",", "file", ")", ";", "gcc_assert", "(", "OBJECT_P", "(", "index", ")", ")", ";", "arc_print_operand_address", "(", "file", ",", "index", ")", ";", "break", ";"], "ground_truth": ["case", "CONST", ":"], "File": "arc", "Func": "arc_print_operand_address", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16372, "Length": 169, "Cover_Rate": 0.38940092165898615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "SDValue", "Shift", "=", "lowerVectorShuffleAsShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "SDValue", "Rotate", "=", "lowerVectorShuffleAsRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "SDValue", "Rotate", "=", "lowerVectorShuffleAsByteRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "SDValue", "Unpck", "=", "lowerVectorShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "Unpck", ";", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleToEXPAND", "(", "DL", ",", "<STR_LIT>", ",", "Zeroable", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "if", "(", "SDValue", "Blend", "=", "lowerVectorShuffleAsBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "return", "lowerVectorShuffleWithPERMV", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering152", "Func": "lowerV8I64VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16373, "Length": 172, "Cover_Rate": 0.39814814814814814, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ".", "TSFlags", "&", "<STR_LIT>", ")", "O", "<<", "<STR_LIT>", ";"], "ground_truth": ["else", "if", "(", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ".", "TSFlags", "&", "<STR_LIT>", ")", "O", "<<", "<STR_LIT>", ";"], "File": "AMDGPUInstPrinter10", "Func": "printVOPDst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16374, "Length": 43, "Cover_Rate": 0.5375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", "}", ";", "static", "const", "CostTblEntry", "AVX2InterleavedStoreTbl", "[", "]", "=", "{", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", "}", ";", "if", "(", "Opcode", "==", "Instruction", "::", "Load", ")", "{", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "AVX2InterleavedLoadTbl", ",", "Factor", ",", "ETy", ".", "getSimpleVT", "(", ")", ")", ")", "return", "NumOfMemOps", "*", "MemOpCost", "+", "Entry", "->", "Cost", ";", "}", "else", "{", "assert", "(", "Opcode", "==", "Instruction", "::", "Store", "&&", "<STR_LIT>", ")", ";", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "AVX2InterleavedStoreTbl", ",", "Factor", ",", "ETy", ".", "getSimpleVT", "(", ")", ")", ")", "return", "NumOfMemOps", "*", "MemOpCost", "+", "Entry", "->", "Cost", ";", "}", "return", "BaseT", "::", "getInterleavedMemoryOpCost", "(", "Opcode", ",", "VecTy", ",", "Factor", ",", "Indices", ",", "Alignment", ",", "AddressSpace", ",", "CostKind", ")", ";"], "ground_truth": ["}"], "File": "X86TargetTransformInfo38", "Func": "getInterleavedMemoryOpCostAVX2", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16375, "Length": 321, "Cover_Rate": 0.46120689655172414, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isLROk", "=", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", ";", "bool", "isSPOk", "=", "isPCOk", "||", "isLROk", "||", "(", "Opc", "==", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImplicit", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";"], "ground_truth": ["if", "(", "Reg", "==", "<NUM_LIT>", "||", "Reg", "==", "<STR_LIT>", ")", "continue", ";"], "File": "Thumb2SizeReduction20", "Func": "VerifyLowRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16376, "Length": 99, "Cover_Rate": 0.4057377049180328, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "HexagonISelDAGToDAG13", "Func": "doesIntrinsicContainPredicate", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16377, "Length": 78, "Cover_Rate": 0.43333333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "reg1", "=", "XEXP", "(", "addr1", ",", "<NUM_LIT>", ")", ";", "offset1", "=", "INTVAL", "(", "XEXP", "(", "addr1", ",", "<NUM_LIT>", ")", ")", ";", "}", "else", "return", "<NUM_LIT>", ";", "if", "(", "REG_P", "(", "addr2", ")", ")", "{", "reg2", "=", "addr2", ";", "offset2", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "GET_CODE", "(", "addr2", ")", "==", "PLUS", "&&", "REG_P", "(", "XEXP", "(", "addr2", ",", "<NUM_LIT>", ")", ")", "&&", "GET_CODE", "(", "XEXP", "(", "addr2", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", ")", "{", "reg2", "=", "XEXP", "(", "addr2", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["offset2", "=", "INTVAL", "(", "XEXP", "(", "addr2", ",", "<NUM_LIT>", ")", ")", ";"], "File": "h8300", "Func": "byte_accesses_mergeable_p", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16378, "Length": 97, "Cover_Rate": 0.4511627906976744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "MO", ".", "isFPImm", "(", ")", ")", "{", "return", "MO", ".", "getFPImm", "(", ")", "->", "isExactlyValue", "(", "<NUM_LIT>", ")", "||", "MO", ".", "getFPImm", "(", ")", "->", "isExactlyValue", "(", "<NUM_LIT>", ")", "||", "MO", ".", "getFPImm", "(", ")", "->", "isExactlyValue", "(", "-", "<NUM_LIT>", ")", "||", "MO", ".", "getFPImm", "(", ")", "->", "isExactlyValue", "(", "<NUM_LIT>", ")", "||", "MO", ".", "getFPImm", "(", ")", "->", "isExactlyValue", "(", "-", "<NUM_LIT>", ")", "||", "MO", ".", "getFPImm", "(", ")", "->", "isExactlyValue", "(", "<NUM_LIT>", ")", "||", "MO", ".", "getFPImm", "(", ")", "->", "isExactlyValue", "(", "-", "<NUM_LIT>", ")", "||", "MO", ".", "getFPImm", "(", ")", "->", "isExactlyValue", "(", "<NUM_LIT>", ")", "||", "MO", ".", "getFPImm", "(", ")", "->", "isExactlyValue", "(", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo117", "Func": "isInlineConstant", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16379, "Length": 115, "Cover_Rate": 0.7278481012658228, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableCompressJumpTables", ")", "addPass", "(", "create<ISA_LIT>CompressJumpTablesPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableCollectLOH", "&&", "TM", "->", "getTargetTriple", "(", ")", ".", "isOSBinFormatMachO", "(", ")", ")", "addPass", "(", "create<ISA_LIT>CollectLOHPass", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64TargetMachine81", "Func": "addPreEmitPass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16380, "Length": 53, "Cover_Rate": 0.4140625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "normaliseSetCC", "(", "SDValue", "&", "LHS", ",", "SDValue", "&", "RHS", ",", "<STR_LIT>", "&", "CC", ")", "{", "switch", "(", "CC", ")", "{"], "ground_truth": ["default", ":"], "File": "RISCVISelLowering", "Func": "normaliseSetCC", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16381, "Length": 24, "Cover_Rate": 0.34285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_adds_epu16", "(", "__m256i", "__A", ",", "__m256i", "__B", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_paddusw256", "(", "(", "__v16hi", ")", "__A", ",", "(", "__v16hi", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx2intrin", "Func": "_mm256_adds_epu16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16382, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__attribute__", "(", "(", "__always_inline__", ")", ")", "vrsqrte_f32", "(", "float32x2_t", "a", ")", "{", "float32x2_t", "result", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ":", ")", ";", "return", "result", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vrsqrte_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16383, "Length": 35, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EmitInstruction", "(", "Out", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "ShadowRegI64", ")", ".", "addReg", "(", "AddressRegI64", ")", ")", ";", "EmitInstruction", "(", "Out", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "ShadowRegI64", ")", ".", "addReg", "(", "ShadowRegI64", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "{", "MCInst", "Inst", ";", "switch", "(", "AccessSize", ")", "{", "case", "<NUM_LIT>", ":", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "break", ";", "default", ":", "assert", "(", "false", "&&", "<STR_LIT>", ")", ";", "break", ";", "}", "const", "MCExpr", "*", "Disp", "=", "MCConstantExpr", "::", "Create", "(", "kShadowOffset", ",", "Ctx", ")", ";", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "Op", "(", "<STR_LIT>", "(", "<NUM_LIT>", ",", "Disp", ",", "ShadowRegI64", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "SMLoc", "(", ")", ",", "SMLoc", "(", ")", ")", ")", ";", "Op", "->", "addMemOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";"], "File": "X86AsmInstrumentation7", "Func": "InstrumentMemOperandLarge", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16384, "Length": 155, "Cover_Rate": 0.5115511551155115, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeGR32BitRegisterClass", "(", "MCInst", "&", "Inst", ",", "uint64_t", "RegNo", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "return", "decodeRegisterClass", "(", "Inst", ",", "RegNo", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SystemZDisassembler12", "Func": "DecodeGR32BitRegisterClass", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16385, "Length": 33, "Cover_Rate": 0.9428571428571428, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vmlsdavaxq_s32", "(", "int32_t", "__a", ",", "int32x4_t", "__b", ",", "int32x4_t", "__c", ")", "{", "return", "__builtin_mve_vmlsdavaxq_sv4si", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vmlsdavaxq_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16386, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "cris_output_addr_const_extra", "(", "FILE", "*", "file", ",", "rtx", "xconst", ")", "{", "switch", "(", "GET_CODE", "(", "xconst", ")", ")", "{", "rtx", "x", ";", "case", "UNSPEC", ":", "x", "=", "XVECEXP", "(", "xconst", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "CRIS_ASSERT", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "||", "GET_CODE", "(", "x", ")", "==", "LABEL_REF", "||", "GET_CODE", "(", "x", ")", "==", "CONST", ")", ";", "output_addr_const", "(", "file", ",", "x", ")", ";", "switch", "(", "XINT", "(", "xconst", ",", "<NUM_LIT>", ")", ")", "{", "case", "CRIS_UNSPEC_PLT", ":", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "CRIS_UNSPEC_GOTREL", ":", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "CRIS_UNSPEC_GOTREAD", ":", "if", "(", "flag_pic", "==", "<NUM_LIT>", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "else", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "CRIS_UNSPEC_PLTGOTREAD", ":", "if", "(", "flag_pic", "==", "<NUM_LIT>", ")", "fprintf", "(", "file", ",", "CRIS_GOTPLT_SUFFIX", "<STR_LIT>", ")", ";", "else", "fprintf", "(", "file", ",", "CRIS_GOTPLT_SUFFIX", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "return", "true", ";"], "ground_truth": ["default", ":"], "File": "cris3", "Func": "cris_output_addr_const_extra", "Target": "cris", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16387, "Length": 166, "Cover_Rate": 0.9707602339181286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Ptr1Reg", "=", "ptrB", ";", "}", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Shift1Reg", ")", ".", "addReg", "(", "Ptr1Reg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "is8bit", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "is64bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "ShiftReg", ")", ".", "addReg", "(", "Shift1Reg", ")", ".", "addImm", "(", "is8bit", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "is64bit", ")", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "PtrReg", ")", ".", "addReg", "(", "Ptr1Reg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "else", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "PtrReg", ")", ".", "addReg", "(", "Ptr1Reg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Incr2Reg", ")", ".", "addReg", "(", "incr", ")", ".", "addReg", "(", "ShiftReg", ")", ";", "if", "(", "is8bit", ")", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Mask2Reg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "else", "{", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Mask3Reg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Mask2Reg", ")", ".", "addReg", "(", "Mask3Reg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "MaskReg", ")", ".", "addReg", "(", "Mask2Reg", ")", ".", "addReg", "(", "ShiftReg", ")", ";", "BB", "=", "loopMBB", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "TmpDestReg", ")", ".", "addReg", "(", "ZeroReg", ")", ".", "addReg", "(", "PtrReg", ")", ";", "if", "(", "BinOpcode", ")", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "TmpReg", ")", ".", "addReg", "(", "Incr2Reg", ")", ".", "addReg", "(", "TmpDestReg", ")", ";"], "ground_truth": ["BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "is64bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "Tmp2Reg", ")", ".", "addReg", "(", "TmpDestReg", ")", ".", "addReg", "(", "MaskReg", ")", ";"], "File": "PPCISelLowering1", "Func": "EmitPartwordAtomicBinary", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16388, "Length": 368, "Cover_Rate": 0.34881516587677724, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Val", "=", "~", "MCE", "->", "getValue", "(", ")", "&", "<NUM_LIT>", ";"], "ground_truth": ["uint64_t", "encoding", "=", "<STR_LIT>", "(", "Val", ",", "<NUM_LIT>", ")", ";"], "File": "AArch64AsmParser (2)1", "Func": "addLogicalImm32NotOperands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16389, "Length": 22, "Cover_Rate": 0.3013698630136986, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fprintf", "(", "file", ",", "AS1", "(", "rjmp", ",", "__prologue_saves__", "+", "%", "d", ")", "<STR_LIT>", ",", "(", "<NUM_LIT>", "-", "live_seq", ")", "*", "<NUM_LIT>", ")", ";", "++", "prologue_size", ";", "}", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "}", "else", "{", "HARD_REG_SET", "set", ";", "prologue_size", "+=", "avr_regs_to_save", "(", "&", "set", ")", ";", "for", "(", "reg", "=", "<NUM_LIT>", ";", "reg", "<", "<NUM_LIT>", ";", "++", "reg", ")", "{", "if", "(", "TEST_HARD_REG_BIT", "(", "set", ",", "reg", ")", ")", "{", "fprintf", "(", "file", ",", "<STR_LIT>", "AS1", "(", "push", ",", "%", "s", ")", "<STR_LIT>", ",", "avr_regnames", "[", "reg", "]", ")", ";", "}", "}", "if", "(", "frame_pointer_needed", ")", "{", "fprintf", "(", "file", ",", "<STR_LIT>", "AS1", "(", "push", ",", "r28", ")", "CR_TAB", "AS1", "(", "push", ",", "r29", ")", "CR_TAB", "AS2", "(", "in", ",", "r28", ",", "__SP_L__", ")", "CR_TAB", "AS2", "(", "in", ",", "r29", ",", "__SP_H__", ")", "<STR_LIT>", ")", ";", "prologue_size", "+=", "<NUM_LIT>", ";", "if", "(", "size", ")", "{", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "prologue_size", "+=", "out_adj_frame_ptr", "(", "file", ",", "size", ")", ";", "if", "(", "interrupt_func_p", ")", "{", "prologue_size", "+=", "out_set_stack_ptr", "(", "file", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avr3", "Func": "avr_output_function_prologue", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16390, "Length": 181, "Cover_Rate": 0.30066445182724255, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "{", "auto", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "RetTy", ")", ";", "if", "(", "LT", ".", "second", "==", "<STR_LIT>", ")", "return", "LT", ".", "first", "*", "<NUM_LIT>", ";", "LLVM_FALLTHROUGH", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "static", "const", "auto", "ValidMinMaxTys", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "auto", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "RetTy", ")", ";", "if", "(", "any_of", "(", "ValidMinMaxTys", ",", "[", "&", "LT", "]", "(", "MVT", "M", ")", "{", "return", "M", "==", "LT", ".", "second", ";", "}", ")", ")", "return", "LT", ".", "first", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "static", "const", "auto", "ValidSatTys", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "auto", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "RetTy", ")", ";", "unsigned", "Instrs", "=", "LT", ".", "second", ".", "getScalarSizeInBits", "(", ")", "==", "RetTy", "->", "getScalarSizeInBits", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "any_of", "(", "ValidSatTys", ",", "[", "&", "LT", "]", "(", "MVT", "M", ")", "{", "return", "M", "==", "LT", ".", "second", ";", "}", ")", ")", "return", "LT", ".", "first", "*", "Instrs", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "static", "const", "auto", "ValidAbsTys", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "auto", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "RetTy", ")", ";", "if", "(", "any_of", "(", "ValidAbsTys", ",", "[", "&", "LT", "]", "(", "MVT", "M", ")", "{", "return", "M", "==", "LT", ".", "second", ";", "}", ")", ")", "return", "LT", ".", "first", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "InstructionCost", "Cost", "=", "<NUM_LIT>", ";", "auto", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "RetTy", ")", ";", "if", "(", "LT", ".", "first", ">", "<NUM_LIT>", ")", "{", "Type", "*", "LegalVTy", "=", "EVT", "(", "LT", ".", "second", ")", ".", "getTypeForEVT", "(", "RetTy", "->", "getContext", "(", ")", ")", ";", "InstructionCost", "AddCost", "=", "getArithmeticInstrCost", "(", "Instruction", "::", "Add", ",", "LegalVTy", ",", "CostKind", ")", ";", "Cost", "+=", "AddCost", "*", "(", "LT", ".", "first", "-", "<NUM_LIT>", ")", ";", "}", "return", "Cost", ";", "}", "default", ":", "break", ";"], "ground_truth": ["}"], "File": "AArch64TargetTransformInfo27", "Func": "getIntrinsicInstrCost", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16391, "Length": 363, "Cover_Rate": 0.7658227848101266, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmulq_n_s16", "(", "int16x8_t", "__a", ",", "int16_t", "__b", ")", "{"], "ground_truth": ["return", "__a", "*", "__b", ";"], "File": "arm", "Func": "neon4_vmulq_n_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16392, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Exit", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "bool", "ClonedVCTPInExitBlock", "=", "false", ";", "for", "(", "auto", "&", "Pair", ":", "NewPredicates", ")", "{", "Instruction", "*", "OldPred", "=", "Pair", ".", "first", ";", "Instruction", "*", "NewPred", "=", "Pair", ".", "second", ";", "for", "(", "auto", "&", "I", ":", "*", "Exit", ")", "{", "if", "(", "I", ".", "isSameOperationAs", "(", "OldPred", ")", ")", "{", "Instruction", "*", "PredClone", "=", "NewPred", "->", "clone", "(", ")", ";", "PredClone", "->", "insertBefore", "(", "&", "I", ")", ";", "I", ".", "replaceAllUsesWith", "(", "PredClone", ")", ";", "MaybeDead", ".", "insert", "(", "&", "I", ")", ";", "ClonedVCTPInExitBlock", "=", "true", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "I", ".", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "PredClone", "->", "dump", "(", ")", ")", ";"], "ground_truth": ["break", ";"], "File": "MVETailPredication14", "Func": "Cleanup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16393, "Length": 135, "Cover_Rate": 0.4179566563467492, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "warning", "(", "OPT_Wattributes", ",", "<STR_LIT>", ",", "name", ")", ";", "*", "no_add_attrs", "=", "true", ";", "}", "return", "NULL_TREE", ";"], "ground_truth": ["}"], "File": "h8300", "Func": "h8300_handle_eightbit_data_attribute", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16394, "Length": 22, "Cover_Rate": 0.3055555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "Cpu0DelUselessJMP", "Func": "getPassName", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16395, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "riscv_shamt_matches_mask_p", "(", "int", "shamt", ",", "HOST_WIDE_INT", "mask", ")", "{"], "ground_truth": ["return", "shamt", "==", "ctz_hwi", "(", "mask", ")", ";"], "File": "riscv1", "Func": "riscv_shamt_matches_mask_p", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16396, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "for", "(", "offset", "=", "<NUM_LIT>", ",", "i", "=", "<NUM_LIT>", ";", "offset", "+", "delta", "<=", "length", ";", "offset", "+=", "delta", ",", "i", "++", ")", "if", "(", "MEM_ALIGN", "(", "dest", ")", ">=", "bits", ")", "mips_emit_move", "(", "adjust_address", "(", "dest", ",", "mode", ",", "offset", ")", ",", "regs", "[", "i", "]", ")", ";", "else", "{", "rtx", "part", "=", "adjust_address", "(", "dest", ",", "BLKmode", ",", "offset", ")", ";", "set_mem_size", "(", "part", ",", "delta", ")", ";", "if", "(", "!", "mips_expand_ins_as_unaligned_store", "(", "part", ",", "regs", "[", "i", "]", ",", "bits", ",", "<NUM_LIT>", ")", ")", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "offset", "<", "length", ")", "{", "src", "=", "adjust_address", "(", "src", ",", "BLKmode", ",", "offset", ")", ";", "dest", "=", "adjust_address", "(", "dest", ",", "BLKmode", ",", "offset", ")", ";", "move_by_pieces", "(", "dest", ",", "src", ",", "length", "-", "offset", ",", "MIN", "(", "MEM_ALIGN", "(", "src", ")", ",", "MEM_ALIGN", "(", "dest", ")", ")", ",", "RETURN_BEGIN", ")", ";", "}"], "ground_truth": ["}"], "File": "mips", "Func": "mips_block_move_straight", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16397, "Length": 151, "Cover_Rate": 0.4005305039787798, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "getScatterOverhead", "(", ")", "const", "{", "return", "ScatterOverhead", ";"], "ground_truth": ["}"], "File": "X86Subtarget100", "Func": "getScatterOverhead", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16398, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "delim", "=", "false", ";", "}", "else", "{", "if", "(", "!", "delim", ")", "putc", "(", "'\"'", ",", "file", ")", ";", "delim", "=", "true", ";", "putc", "(", "c", ",", "file", ")", ";", "}", "}", "if", "(", "delim", ")", "putc", "(", "'\"'", ",", "file", ")", ";", "putc", "(", "'\\n'", ",", "file", ")", ";", "}", "else", "{", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "size", ";", "i", "++", ")", "{", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "*", "p", "++", "&", "<NUM_LIT>", ")", ";", "if", "(", "i", "<", "size", "-", "<NUM_LIT>", ")", "putc", "(", "','", ",", "file", ")", ";", "}", "putc", "(", "'\\n'", ",", "file", ")", ";", "}"], "ground_truth": ["}"], "File": "pdp11", "Func": "output_ascii", "Target": "pdp11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16399, "Length": 112, "Cover_Rate": 0.47863247863247865, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "TSFlags", "&", "<STR_LIT>", ")", "{", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";"], "File": "X86InstrInfo5", "Func": "getSizeOfImm", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16400, "Length": 25, "Cover_Rate": 0.352112676056338, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "unsigned", "getIEQOpcode", "(", ")", "const", "{"], "ground_truth": ["assert", "(", "!", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";"], "File": "SIInstrInfo105", "Func": "getIEQOpcode", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16401, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetFrameInfo", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", ";", "unsigned", "FPDiff", "=", "TFI", "->", "hasFP", "(", "MF", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["switch", "(", "RC", "->", "getID", "(", ")", ")", "{"], "File": "X86ISelLowering93", "Func": "getRegPressureLimit", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16402, "Length": 38, "Cover_Rate": 0.3619047619047619, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "RHS", ";", "}", "SDValue", "OpLHS", ",", "OpRHS", ";", "OpLHS", "=", "GeneratePerfectShuffle", "(", "PerfectShuffleTable", "[", "LHSID", "]", ",", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "OpRHS", "=", "GeneratePerfectShuffle", "(", "PerfectShuffleTable", "[", "RHSID", "]", ",", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "EVT", "VT", "=", "OpLHS", ".", "getValueType", "(", ")", ";", "switch", "(", "OpNum", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "OP_VREV", ":", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "||", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "OpLHS", ")", ";", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "||", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "||", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "OpLHS", ")", ";", "assert", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "OpLHS", ")", ";", "case", "OP_VDUP0", ":", "case", "OP_VDUP1", ":", "case", "OP_VDUP2", ":", "case", "OP_VDUP3", ":", "{", "EVT", "EltTy", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "Opcode", ";", "if", "(", "EltTy", "==", "<STR_LIT>", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "EltTy", "==", "<STR_LIT>", "||", "EltTy", "==", "<STR_LIT>", "||", "EltTy", "==", "<STR_LIT>", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "EltTy", "==", "<STR_LIT>", "||", "EltTy", "==", "<STR_LIT>", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "EltTy", "==", "<STR_LIT>", "||", "EltTy", "==", "<STR_LIT>", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "OpLHS", "=", "WidenVector", "(", "OpLHS", ",", "DAG", ")", ";", "SDValue", "Lane", "=", "DAG", ".", "getConstant", "(", "OpNum", "-", "OP_VDUP0", ",", "dl", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "Opcode", ",", "dl", ",", "VT", ",", "OpLHS", ",", "Lane", ")", ";", "}", "case", "OP_VEXT1", ":", "case", "OP_VEXT2", ":", "case", "OP_VEXT3", ":", "{", "unsigned", "Imm", "=", "(", "OpNum", "-", "OP_VEXT1", "+", "<NUM_LIT>", ")", "*", "getExtFactor", "(", "OpLHS", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "OpLHS", ",", "OpRHS", ",", "DAG", ".", "getConstant", "(", "Imm", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "}", "case", "OP_VUZPL", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "OpLHS", ",", "OpRHS", ")", ";", "case", "OP_VUZPR", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "OpLHS", ",", "OpRHS", ")", ";", "case", "OP_VZIPL", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "OpLHS", ",", "OpRHS", ")", ";", "case", "OP_VZIPR", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "OpLHS", ",", "OpRHS", ")", ";", "case", "OP_VTRNL", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "OpLHS", ",", "OpRHS", ")", ";"], "ground_truth": ["case", "OP_VTRNR", ":"], "File": "AArch64ISelLowering (2)2", "Func": "GeneratePerfectShuffle", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16403, "Length": 495, "Cover_Rate": 0.6707317073170732, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerHvxStore", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "auto", "*", "N", "=", "Op", ".", "getNode", "(", ")", ";", "const", "SDLoc", "&", "dl", "(", "Op", ")", ";", "SDValue", "Q0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VTOp", "=", "Q0", ".", "getNode", "(", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "VTOp", "!=", "<STR_LIT>", ")", "return", "Op", ";", "SDValue", "Vor4", "=", "HvxVecPredBitcastComputation", "(", "Q0", ",", "DAG", ")", ";", "SDValue", "C0", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "InstrC0", "=", "getInstr", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "C0", ",", "DAG", ")", ";", "SDValue", "Vextract0", "=", "getInstr", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "{", "Vor4", ",", "InstrC0", "}", ",", "DAG", ")", ";", "SDValue", "C32", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "InstrC32", "=", "getInstr", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "C32", ",", "DAG", ")", ";", "SDValue", "Vextract1", "=", "getInstr", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "{", "Vor4", ",", "InstrC32", "}", ",", "DAG", ")", ";", "SDValue", "Combine0", "=", "getInstr", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "{", "Vextract1", ",", "Vextract0", "}", ",", "DAG", ")", ";", "SDValue", "C64", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "InstrC64", "=", "getInstr", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "C64", ",", "DAG", ")", ";", "SDValue", "Vextract2", "=", "getInstr", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "{", "Vor4", ",", "InstrC64", "}", ",", "DAG", ")", ";", "SDValue", "C96", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "InstrC96", "=", "getInstr", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "C96", ",", "DAG", ")", ";", "SDValue", "Vextract3", "=", "getInstr", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "{", "Vor4", ",", "InstrC96", "}", ",", "DAG", ")", ";", "SDValue", "Combine1", "=", "getInstr", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "{", "Vextract3", ",", "Vextract2", "}", ",", "DAG", ")", ";", "StoreSDNode", "*", "ST", "=", "cast", "<", "StoreSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";"], "ground_truth": ["SDValue", "C8", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";"], "File": "HexagonISelLoweringHVX20", "Func": "LowerHvxStore", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16404, "Length": 353, "Cover_Rate": 0.7131313131313132, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_vpermt2varqi512_mask", "(", "(", "__v64qi", ")", "__I", ",", "(", "__v64qi", ")", "__A", ",", "(", "__v64qi", ")", "__B", ",", "(", "__mmask64", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vbmiintrin", "Func": "_mm512_mask_permutex2var_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16405, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFrameInfo", "*", "MFI", "=", "&", "MF", ".", "getFrameInfo", "(", ")", ";", "uint64_t", "StackSize", "=", "MFI", "->", "getStackSize", "(", ")", ";", "unsigned", "StackAlign", "=", "getStackAlignment", "(", ")", ";", "if", "(", "StackAlign", ">", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "TOYFrameLowering1", "Func": "computeStackSize", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16406, "Length": 35, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getVType", "(", ")", "const", "{", "assert", "(", "Kind", "==", "KindTy", "::", "VType", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "VType", ".", "Val", ";"], "File": "RISCVAsmParser (2)", "Func": "getVType", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16407, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "TGSIFrameLowering", "Func": "hasFP", "Target": "TGSI", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16408, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "visium_function_arg_advance", "(", "cumulative_args_t", "pcum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "int", "size", "=", "(", "GET_MODE_SIZE", "(", "arg", ".", "mode", ")", "+", "UNITS_PER_WORD", "-", "<NUM_LIT>", ")", "/", "UNITS_PER_WORD", ";", "int", "stack_size", "=", "<NUM_LIT>", ";", "CUMULATIVE_ARGS", "*", "ca", "=", "get_cumulative_args", "(", "pcum_v", ")", ";", "if", "(", "TARGET_FPU", "&&", "(", "(", "GET_MODE_CLASS", "(", "arg", ".", "mode", ")", "==", "MODE_FLOAT", "&&", "GET_MODE_SIZE", "(", "arg", ".", "mode", ")", "<=", "UNITS_PER_HWFPVALUE", ")", "||", "(", "GET_MODE_CLASS", "(", "arg", ".", "mode", ")", "==", "MODE_COMPLEX_FLOAT", "&&", "GET_MODE_SIZE", "(", "arg", ".", "mode", ")", "<=", "UNITS_PER_HWFPVALUE", "*", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "ca", "->", "frcount", "+", "size", "<=", "MAX_ARGS_IN_FP_REGISTERS", ")", "ca", "->", "frcount", "+=", "size", ";", "else", "{", "stack_size", "=", "size", ";", "ca", "->", "frcount", "=", "MAX_ARGS_IN_FP_REGISTERS", ";", "}", "}", "else", "{"], "ground_truth": ["if", "(", "ca", "->", "grcount", "+", "size", "<=", "MAX_ARGS_IN_GP_REGISTERS", ")", "ca", "->", "grcount", "+=", "size", ";"], "File": "visium", "Func": "visium_function_arg_advance", "Target": "visium", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 16409, "Length": 142, "Cover_Rate": 0.8402366863905325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isShuffleMaskLegal", "(", "ArrayRef", "<", "int", ">", "Mask", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "if", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "getScalarType", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "false", ";", "return", "isTypeLegal", "(", "VT", ".", "getSimpleVT", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)5", "Func": "isShuffleMaskLegal", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16410, "Length": 73, "Cover_Rate": 0.9733333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "Emit<ISA_LIT>MappingSymbol", "(", ")", ";", "MCELFStreamer", "::", "EmitInstruction", "(", "Inst", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer1", "Func": "EmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16411, "Length": 13, "Cover_Rate": 0.41935483870967744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", "->", "isGP64bit", "(", ")", ")", "{", "Carry", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "VT", ")", ",", "SDValue", "(", "Carry", ",", "<NUM_LIT>", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "VT", ")", ")", ";", "}", "SDNode", "*", "AddCarry", "=", "CurDAG", "->", "getMachineNode", "(", "ADDuOp", ",", "DL", ",", "VT", ",", "SDValue", "(", "Carry", ",", "<NUM_LIT>", ")", ",", "RHS", ")", ";"], "ground_truth": ["return", "CurDAG", "->", "SelectNodeTo", "(", "Node", ",", "MOp", ",", "VT", ",", "<STR_LIT>", ",", "LHS", ",", "SDValue", "(", "AddCarry", ",", "<NUM_LIT>", ")", ")", ";"], "File": "MipsSEISelDAGToDAG (2)1", "Func": "selectAddESubE", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16412, "Length": 95, "Cover_Rate": 0.3505535055350554, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "*", "MF", "=", "BB", ".", "getParent", "(", ")", ";", "const", "bool", "ArePtrs64bit", "=", "STI", "->", "getABI", "(", ")", ".", "ArePtrs64bit", "(", ")", ";", "DebugLoc", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "unsigned", "LL", ",", "SC", ",", "ZERO", ",", "BNE", ",", "BEQ", ",", "MOVE", ";", "if", "(", "Size", "==", "<NUM_LIT>", ")", "{", "if", "(", "STI", "->", "inMicro<ISA_LIT>Mode", "(", ")", ")", "{", "LL", "=", "STI", "->", "has<ISA_LIT>32r6", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SC", "=", "STI", "->", "has<ISA_LIT>32r6", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BNE", "=", "STI", "->", "has<ISA_LIT>32r6", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BEQ", "=", "STI", "->", "has<ISA_LIT>32r6", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "{", "LL", "=", "STI", "->", "has<ISA_LIT>32r6", "(", ")", "?", "(", "ArePtrs64bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "ArePtrs64bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "SC", "=", "STI", "->", "has<ISA_LIT>32r6", "(", ")", "?", "(", "ArePtrs64bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "ArePtrs64bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "BNE", "=", "<STR_LIT>", ";", "BEQ", "=", "<STR_LIT>", ";", "}", "ZERO", "=", "<STR_LIT>", ";", "MOVE", "=", "<STR_LIT>", ";", "}", "else", "{", "LL", "=", "STI", "->", "has<ISA_LIT>64r6", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SC", "=", "STI", "->", "has<ISA_LIT>64r6", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "ZERO", "=", "<STR_LIT>", ";", "BNE", "=", "<STR_LIT>", ";", "BEQ", "=", "<STR_LIT>", ";", "MOVE", "=", "<STR_LIT>", ";", "}", "Register", "Dest", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Ptr", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "OldVal", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "NewVal", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Scratch", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", ".", "getBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "loop1MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "loop2MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "++", "BB", ".", "getIterator", "(", ")", ";", "MF", "->", "insert", "(", "It", ",", "loop1MBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loop2MBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "&", "BB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "I", ")", ")", ",", "BB", ".", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "&", "BB", ")", ";", "BB", ".", "addSuccessor", "(", "loop1MBB", ",", "BranchProbability", "::", "getOne", "(", ")", ")", ";", "loop1MBB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "loop1MBB", "->", "addSuccessor", "(", "loop2MBB", ")", ";", "loop1MBB", "->", "normalizeSuccProbs", "(", ")", ";", "loop2MBB", "->", "addSuccessor", "(", "loop1MBB", ")", ";", "loop2MBB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "loop2MBB", "->", "normalizeSuccProbs", "(", ")", ";", "BuildMI", "(", "loop1MBB", ",", "DL", ",", "TII", "->", "get", "(", "LL", ")", ",", "Dest", ")", ".", "addReg", "(", "Ptr", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["BuildMI", "(", "loop1MBB", ",", "DL", ",", "TII", "->", "get", "(", "BNE", ")", ")", ".", "addReg", "(", "Dest", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "OldVal", ")", ".", "addMBB", "(", "exitMBB", ")", ";"], "File": "MipsExpandPseudo11", "Func": "expandAtomicCmpSwap", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16413, "Length": 527, "Cover_Rate": 0.6961690885072656, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCOperand", "<ISA_LIT>Disassembler", "::", "decodeOperand_VSrc16", "(", "unsigned", "Val", ")", "const", "{", "return", "decodeSrcOp", "(", "OPW16", ",", "Val", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler (2)", "Func": "decodeOperand_VSrc16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16414, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>SEInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "(", "Opc", "==", "<STR_LIT>", ")", "||", "(", "Opc", "==", "<STR_LIT>", ")", "||", "(", "Opc", "==", "<STR_LIT>", ")", "||", "(", "Opc", "==", "<STR_LIT>", ")", "||", "(", "Opc", "==", "<STR_LIT>", ")", ")", "{", "if", "(", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", ")", "&&", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "&&", "(", "isZeroImm", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "MipsSEInstrInfo", "Func": "isLoadFromStackSlot", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16415, "Length": 126, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "IES_REGISTER", ":", "case", "IES_INIT", ":", "case", "IES_OFFSET", ":", "State", "=", "IES_MINUS", ";", "if", "(", "CurrState", "==", "IES_REGISTER", "||", "CurrState", "==", "IES_RPAREN", "||", "CurrState", "==", "IES_INTEGER", "||", "CurrState", "==", "IES_RBRAC", "||", "CurrState", "==", "IES_OFFSET", ")", "IC", ".", "pushOperator", "(", "IC_MINUS", ")", ";", "else", "if", "(", "PrevState", "==", "IES_REGISTER", "&&", "CurrState", "==", "IES_MULTIPLY", ")", "{", "ErrMsg", "=", "<STR_LIT>", ";", "return", "true", ";", "}", "else", "IC", ".", "pushOperator", "(", "IC_NEG", ")", ";", "if", "(", "CurrState", "==", "IES_REGISTER", "&&", "PrevState", "!=", "IES_MULTIPLY", ")", "{", "if", "(", "!", "BaseReg", ")", "{", "BaseReg", "=", "TmpReg", ";", "}", "else", "{", "if", "(", "IndexReg", ")", "{", "ErrMsg", "=", "<STR_LIT>", ";", "return", "true", ";", "}", "IndexReg", "=", "TmpReg", ";", "Scale", "=", "<NUM_LIT>", ";", "}", "}", "break", ";"], "ground_truth": ["}"], "File": "X86AsmParser110", "Func": "onMinus", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16416, "Length": 120, "Cover_Rate": 0.6030150753768844, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Expr", "->", "print", "(", "OS", ",", "MAI", ")", ";"], "ground_truth": ["}"], "File": "AArch64MCExpr (2)2", "Func": "printImpl", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16417, "Length": 10, "Cover_Rate": 0.3125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>AsmPrinter", "(", "TargetMachine", "&", "TM", ",", "std", "::", "unique_ptr", "<", "MCStreamer", ">", "Streamer", ")", ":", "AsmPrinter", "(", "TM", ",", "std", "::", "move", "(", "Streamer", ")", ")", "{"], "ground_truth": ["}"], "File": "M88kAsmPrinter", "Func": "M88kAsmPrinter", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16418, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "OpFlag", "=", "<STR_LIT>", ";", "DebugLoc", "DL", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GA", "->", "getGlobal", "(", ")", ",", "DL", ",", "GA", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "GA", "->", "getOffset", "(", ")", ",", "OpFlag", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getNode", "(", "WrapperKind", ",", "DL", ",", "getPointerTy", "(", ")", ",", "Result", ")", ";", "if", "(", "PIC32", ")", "Offset", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "getPointerTy", "(", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DebugLoc", "(", ")", ",", "getPointerTy", "(", ")", ")", ",", "Offset", ")", ";", "SDValue", "Chain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Args", "[", "]", "=", "{", "Chain", ",", "Offset", "}", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "NodeTys", ",", "Args", ",", "<NUM_LIT>", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "MFI", "->", "setAdjustsStack", "(", "true", ")", ";", "unsigned", "Reg", "=", "Subtarget", "->", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "getPointerTy", "(", ")", ",", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "||", "Subtarget", "->", "isTargetMingw", "(", ")", ")", "{", "if", "(", "const", "GlobalAlias", "*", "GA", "=", "dyn_cast", "<", "GlobalAlias", ">", "(", "GV", ")", ")", "GV", "=", "GA", "->", "resolveAliasedGlobal", "(", "false", ")", ";", "DebugLoc", "dl", "=", "GA", "->", "getDebugLoc", "(", ")", ";", "SDValue", "Chain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "Value", "*", "Ptr", "=", "Constant", "::", "getNullValue", "(", "Subtarget", "->", "is64Bit", "(", ")", "?", "Type", "::", "getInt8PtrTy", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "<NUM_LIT>", ")", ":", "Type", "::", "getInt32PtrTy", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "SDValue", "TlsArray", "=", "Subtarget", "->", "is64Bit", "(", ")", "?", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ":"], "ground_truth": ["(", "Subtarget", "->", "isTargetMingw", "(", ")", "?", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ":"], "File": "X86ISelLowering116", "Func": "LowerGlobalTLSAddress", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16419, "Length": 336, "Cover_Rate": 0.3754189944134078, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Ops", ".", "size", "(", ")", "!=", "<NUM_LIT>", ")", "return", ";", "unsigned", "UniqueOpndIdx", ";", "if", "(", "Ops", "[", "<NUM_LIT>", "]", ".", "isIdenticalTo", "(", "Ops", "[", "<NUM_LIT>", "]", ")", ")", "UniqueOpndIdx", "=", "<NUM_LIT>", ";", "else", "if", "(", "Ops", "[", "<NUM_LIT>", "]", ".", "isIdenticalTo", "(", "Ops", "[", "<NUM_LIT>", "]", ")", ")", "UniqueOpndIdx", "=", "<NUM_LIT>", ";", "else", "if", "(", "Ops", "[", "<NUM_LIT>", "]", ".", "isIdenticalTo", "(", "Ops", "[", "<NUM_LIT>", "]", ")", ")", "UniqueOpndIdx", "=", "<NUM_LIT>", ";", "else", "return", ";", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "OpToReplace", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["MI", ".", "RemoveOperand", "(", "OpToReplace", ")", ";"], "File": "SILowerControlFlow18", "Func": "combineMasks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16420, "Length": 98, "Cover_Rate": 0.5025641025641026, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "<ISA_LIT>TTIImpl", "::", "getAddressComputationCost", "(", "Type", "*", "Ty", ",", "bool", "IsComplex", ")", "{", "unsigned", "NumVectorInstToHideOverhead", "=", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "Ty", "->", "isVectorTy", "(", ")", "&&", "IsComplex", ")", "return", "NumVectorInstToHideOverhead", ";"], "File": "ARMTargetTransformInfo (2)", "Func": "getAddressComputationCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16421, "Length": 31, "Cover_Rate": 0.8857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "MachineOperand", "&", "Op", ":", "MRI", "->", "use_operands", "(", "Rd", ".", "Reg", ")", ")", "{", "if", "(", "Rd", "!=", "Register", "(", "Op", ")", ")", "return", "OffsetRange", "::", "zero", "(", ")", ";", "Range", ".", "intersect", "(", "getOffsetRange", "(", "Rd", ",", "*", "Op", ".", "getParent", "(", ")", ")", ")", ";", "}"], "ground_truth": ["return", "Range", ";"], "File": "HexagonConstExtenders (2)", "Func": "getOffsetRange", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16422, "Length": 54, "Cover_Rate": 0.7941176470588235, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Val", "==", "DoubleToBits", "(", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "Val", "==", "DoubleToBits", "(", "-", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "Val", "==", "DoubleToBits", "(", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "Val", "==", "DoubleToBits", "(", "-", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "SIMCCodeEmitter (2)", "Func": "getLit64Encoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16423, "Length": 54, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "false", ";", "default", ":", "return", "true", ";", "}", "}", "for", "(", "MCRegAliasIterator", "R", "(", "<STR_LIT>", ",", "&", "MRI", ",", "true", ")", ";", "R", ".", "isValid", "(", ")", ";", "++", "R", ")", "{", "if", "(", "*", "R", "==", "RegNo", ")", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUAsmParser (2)", "Func": "subtargetHasRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16424, "Length": 56, "Cover_Rate": 0.5544554455445545, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeBankedReg", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "unsigned", "R", "=", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "SysM", "=", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "!", "R", ")", "{"], "File": "ARMDisassembler1", "Func": "DecodeBankedReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16425, "Length": 50, "Cover_Rate": 0.36231884057971014, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "EnableBitSimplify", ")", "addPass", "(", "create<ISA_LIT>BitSimplify", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>Peephole", "(", ")", ")", ";", "if", "(", "!", "DisableHCP", ")", "{", "addPass", "(", "create<ISA_LIT>ConstPropagationPass", "(", ")", ")", ";", "addPass", "(", "&", "UnreachableMachineBlockElimID", ")", ";", "}", "if", "(", "EnableGenInsert", ")", "addPass", "(", "create<ISA_LIT>GenInsert", "(", ")", ")", ";", "if", "(", "EnableEarlyIf", ")", "addPass", "(", "create<ISA_LIT>EarlyIfConversion", "(", ")", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "HexagonTargetMachine", "Func": "addInstSelector", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16426, "Length": 64, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256d", ")", "__builtin_ia32_loadupd256_mask", "(", "(", "__v4df", "*", ")", "__P", ",", "(", "__v4df", ")", "_mm256_setzero_pd", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin4", "Func": "_mm256_maskz_loadu_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16427, "Length": 26, "Cover_Rate": 0.52, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcvtbq_f16_f32v8hf", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcvtbq_f16_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16428, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "label", "!=", "<NUM_LIT>", ")", "{", "targetm", ".", "asm_out", ".", "internal_label", "(", "asm_out_file", ",", "<STR_LIT>", ",", "CODE_LABEL_NUMBER", "(", "label", ")", ")", ";", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "regno", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "arm3", "Func": "arm_file_end", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16429, "Length": 35, "Cover_Rate": 0.3804347826086957, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>RegisterInfo", "::", "isAsmClobberable", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "PhysReg", ")", "const", "{"], "ground_truth": ["return", "!", "isReservedReg", "(", "MF", ",", "PhysReg", ")", ";"], "File": "AArch64RegisterInfo", "Func": "isAsmClobberable", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16430, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "void", "desc_abi", "(", "unsigned", "char", "abi", "__attribute__", "(", "(", "unused", ")", ")", ",", "unsigned", "char", "context", "__attribute__", "(", "(", "unused", ")", ")", ",", "struct", "unw_state_record", "*", "sr", "__attribute__", "(", "(", "unused", ")", ")", ")", "{"], "ground_truth": ["}"], "File": "unwind-ia64", "Func": "desc_abi", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16431, "Length": 38, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "GET_CODE", "(", "high", ")", "==", "HIGH", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "XEXP", "(", "high", ",", "<NUM_LIT>", ")", ")", "==", "CONST", ")", ";", "unspec", "=", "XEXP", "(", "XEXP", "(", "high", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "unspec", ")", "==", "UNSPEC", ")", ";", "gcc_assert", "(", "XINT", "(", "unspec", ",", "<NUM_LIT>", ")", "==", "UNSPEC_PCREL_SYM", ")", ";", "opnds", "[", "<NUM_LIT>", "]", "=", "XVECEXP", "(", "unspec", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "opnds", "[", "<NUM_LIT>", "]", "=", "XVECEXP", "(", "unspec", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "opnds", "[", "<NUM_LIT>", "]", ")", "!=", "SYMBOL_REF", ")", "return", ";", "first_insn_p", "=", "(", "opnds", "[", "<NUM_LIT>", "]", "==", "tilepro_text_label_rtx", "(", ")", ")", ";", "replace_pc_relative_symbol_ref", "(", "insn", ",", "opnds", ",", "first_insn_p", ")", ";"], "ground_truth": ["}"], "File": "tilepro", "Func": "replace_auli_pcrel", "Target": "tilepro", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 16432, "Length": 126, "Cover_Rate": 0.5753424657534246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "CPAddr", ")", ";"], "ground_truth": ["SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "File": "ARMISelLowering132", "Func": "LowerGLOBAL_OFFSET_TABLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16433, "Length": 63, "Cover_Rate": 0.30434782608695654, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "}", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "array_lengthof", "(", "ReservedGPR64", ")", ";", "++", "I", ")", "Reserved", ".", "set", "(", "ReservedGPR64", "[", "I", "]", ")", ";", "if", "(", "!", "Subtarget", ".", "isABICalls", "(", ")", ")", "{", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "Subtarget", ".", "isFP64bit", "(", ")", ")", "{", "for", "(", "RegIter", "Reg", "=", "<STR_LIT>", ".", "begin", "(", ")", ",", "EReg", "=", "<STR_LIT>", ".", "end", "(", ")", ";", "Reg", "!=", "EReg", ";", "++", "Reg", ")", "Reserved", ".", "set", "(", "*", "Reg", ")", ";", "}", "else", "{", "for", "(", "RegIter", "Reg", "=", "<STR_LIT>", ".", "begin", "(", ")", ",", "EReg", "=", "<STR_LIT>", ".", "end", "(", ")", ";", "Reg", "!=", "EReg", ";", "++", "Reg", ")", "Reserved", ".", "set", "(", "*", "Reg", ")", ";", "}", "if", "(", "Subtarget", ".", "getFrameLowering", "(", ")", "->", "hasFP", "(", "MF", ")", ")", "{", "if", "(", "Subtarget", ".", "in<ISA_LIT>16Mode", "(", ")", ")", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "else", "{", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "if", "(", "needsStackRealignment", "(", "MF", ")", "&&", "MF", ".", "getFrameInfo", "(", ")", ".", "hasVarSizedObjects", "(", ")", ")", "{", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "}", "}", "}", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "if", "(", "Subtarget", ".", "in<ISA_LIT>16Mode", "(", ")", ")", "{", "const", "<ISA_LIT>FunctionInfo", "*", "<ISA_LIT>FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "<STR_LIT>", ")", "||", "<ISA_LIT>FI", "->", "hasSaveS2", "(", ")", ")", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MipsRegisterInfo16", "Func": "getReservedRegs", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16434, "Length": 404, "Cover_Rate": 0.6020864381520119, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GV", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", ";", "GV", "->", "dump", "(", ")", ";", "}", "else", "if", "(", "CP", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", ";", "CP", "->", "dump", "(", ")", ";", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "Align", "<<", "'\\n'", ";"], "ground_truth": ["}", "else", "if", "(", "ES", ")", "{"], "File": "XNCMISelDAGToDAG", "Func": "dump", "Target": "XNCM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16435, "Length": 53, "Cover_Rate": 0.3063583815028902, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "if", "(", "isWave32", ")", "{", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "}", "unsigned", "MaxNumSGPRs", "=", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumSGPRs", "=", "<STR_LIT>", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxNumSGPRs", ";", "i", "<", "TotalNumSGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "<STR_LIT>", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "for", "(", "auto", "Reg", ":", "<STR_LIT>", ")", "{", "Reserved", ".", "set", "(", "getSubReg", "(", "Reg", ",", "<STR_LIT>", ")", ")", ";", "Register", "Low", "=", "getSubReg", "(", "Reg", ",", "<STR_LIT>", ")", ";", "if", "(", "!", "<STR_LIT>", ".", "contains", "(", "Low", ")", ")", "Reserved", ".", "set", "(", "Low", ")", ";", "}", "Register", "ScratchRSrcReg", "=", "MFI", "->", "getScratchRSrcReg", "(", ")", ";", "if", "(", "ScratchRSrcReg", "!=", "<STR_LIT>", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "ScratchRSrcReg", ")", ";", "}", "MCRegister", "StackPtrReg", "=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ";", "if", "(", "StackPtrReg", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "StackPtrReg", ")", ";", "assert", "(", "!", "isSubRegister", "(", "ScratchRSrcReg", ",", "StackPtrReg", ")", ")", ";", "}", "MCRegister", "FrameReg", "=", "MFI", "->", "getFrameOffsetReg", "(", ")", ";", "if", "(", "FrameReg", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "FrameReg", ")", ";"], "ground_truth": ["assert", "(", "!", "isSubRegister", "(", "ScratchRSrcReg", ",", "FrameReg", ")", ")", ";"], "File": "SIRegisterInfo50", "Func": "getReservedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16436, "Length": 335, "Cover_Rate": 0.3936545240893067, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetFrameLowering", "*", "getFrameLowering", "(", ")", "const", "override", "{"], "ground_truth": ["return", "FrameLowering", ".", "get", "(", ")", ";"], "File": "MipsSubtarget (2)1", "Func": "getFrameLowering", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16437, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MaxCallFrameSize", "=", "S", ";"], "ground_truth": ["}"], "File": "Cpu0MachineFunction", "Func": "setMaxCallFrameSize", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16438, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "CPUName", "=", "CPU", ";", "if", "(", "CPUName", ".", "empty", "(", ")", ")", "CPUName", "=", "<STR_LIT>", ";"], "ground_truth": ["return", "create<ISA_LIT>MCSubtargetInfoImpl", "(", "TT", ",", "CPUName", ",", "FS", ")", ";"], "File": "MMIXMCTargetDesc", "Func": "createMMIXMCSubtargetInfo", "Target": "MMIX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16439, "Length": 29, "Cover_Rate": 0.6170212765957447, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "cortexa7_younger", "(", "FILE", "*", "file", ",", "int", "verbose", ",", "rtx_insn", "*", "insn", ")", "{", "if", "(", "recog_memoized", "(", "insn", ")", "<", "<NUM_LIT>", ")", "{", "if", "(", "verbose", ">", "<NUM_LIT>", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "INSN_UID", "(", "insn", ")", ")", ";", "return", "false", ";", "}", "switch", "(", "get_attr_type", "(", "insn", ")", ")", "{", "case", "TYPE_ALU_IMM", ":", "case", "TYPE_ALUS_IMM", ":", "case", "TYPE_LOGIC_IMM", ":", "case", "TYPE_LOGICS_IMM", ":", "case", "TYPE_EXTEND", ":", "case", "TYPE_MVN_IMM", ":", "case", "TYPE_MOV_IMM", ":", "case", "TYPE_MOV_REG", ":", "case", "TYPE_MOV_SHIFT", ":", "case", "TYPE_MOV_SHIFT_REG", ":", "case", "TYPE_BRANCH", ":", "case", "TYPE_CALL", ":", "return", "true", ";", "default", ":", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "arm", "Func": "cortexa7_younger", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16440, "Length": 102, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "pair", "<", "OutputIt1", ",", "OutputIt2", ">", "copy_if_else", "(", "InputIt", "First", ",", "InputIt", "Last", ",", "OutputIt1", "d1", ",", "OutputIt2", "d2", ",", "UnaryPredicate", "Predicate", ")", "{", "for", "(", "InputIt", "I", "=", "First", ";", "I", "!=", "Last", ";", "++", "I", ")", "{", "if", "(", "Predicate", "(", "*", "I", ")", ")", "{", "*", "d1", "=", "*", "I", ";", "d1", "++", ";", "}", "else", "{", "*", "d2", "=", "*", "I", ";", "d2", "++", ";", "}"], "ground_truth": ["}"], "File": "MipsELFObjectWriter13", "Func": "copy_if_else", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16441, "Length": 73, "Cover_Rate": 0.8690476190476191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "CONST_INT_P", "(", "base_or_step", ")", "&&", "IN_RANGE", "(", "INTVAL", "(", "base_or_step", ")", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "aarch64", "Func": "aarch64_sve_index_immediate_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16442, "Length": 22, "Cover_Rate": 0.7586206896551724, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{"], "ground_truth": ["return", "LowerOperationWrapper", "(", "N", ",", "Results", ",", "DAG", ")", ";"], "File": "SystemZISelLowering (2)2", "Func": "ReplaceNodeResults", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16443, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "Size", "==", "<NUM_LIT>", "||", "Size", "==", "<NUM_LIT>", "||", "Size", "==", "<NUM_LIT>", "||", "Size", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", "||", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExt", ")", "{", "Size", "=", "<NUM_LIT>", ";", "assert", "(", "MRI", ".", "getType", "(", "ValVReg", ")", ".", "isScalar", "(", ")", "&&", "<STR_LIT>", ")", ";", "MRI", ".", "setType", "(", "ValVReg", ",", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", ";", "}", "auto", "MMO", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getMachineMemOperand", "(", "MPO", ",", "MachineMemOperand", "::", "MOLoad", ",", "Size", ",", "<NUM_LIT>", ")", ";", "MIRBuilder", ".", "buildLoad", "(", "ValVReg", ",", "Addr", ",", "*", "MMO", ")", ";"], "ground_truth": ["}"], "File": "ARMCallLowering18", "Func": "assignValueToAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16444, "Length": 116, "Cover_Rate": 0.8405797101449275, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "PtrVT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "GA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "<STR_LIT>", ",", "GSD", "->", "getOffset", "(", ")", "+", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "GA", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering110", "Func": "LowerGlobalAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16445, "Length": 46, "Cover_Rate": 0.3511450381679389, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "}", "if", "(", "!", "Mem", ".", "WithPostInc", ")", "{", "return", "false", ";", "}"], "ground_truth": ["return", "isOff3", "(", "getMemSrcImm", "(", ")", ")", ";"], "File": "AAPAsmParser", "Func": "isMemSrc3PostInc", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16446, "Length": 24, "Cover_Rate": 0.4897959183673469, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InstructionCost", "getIntImmCostInst", "(", "unsigned", "Opc", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "Instruction", "*", "Inst", "=", "nullptr", ")", "{", "return", "getIntImmCost", "(", "Imm", ",", "Ty", ",", "CostKind", ")", ";"], "ground_truth": ["}"], "File": "LanaiTargetTransformInfo11", "Func": "getIntImmCostInst", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16447, "Length": 41, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vst1q_lane_u16", "(", "uint16_t", "*", "__a", ",", "uint16x8_t", "__b", ",", "const", "int", "__lane", ")", "{", "*", "__a", "=", "__aarch64_vget_lane_any", "(", "__b", ",", "__lane", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon3_vst1q_lane_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16448, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "BB", ";", "++", "It", ";", "MachineBasicBlock", "*", "thisMBB", "=", "BB", ";", "MachineFunction", "*", "F", "=", "BB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "copy0MBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "sinkMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "F", "->", "insert", "(", "It", ",", "copy0MBB", ")", ";", "F", "->", "insert", "(", "It", ",", "sinkMBB", ")", ";", "const", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", "->", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "BitVector", "ReservedRegs", "=", "TRI", "->", "getReservedRegs", "(", "*", "MF", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "MI", "->", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "I", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isUse", "(", ")", "||", "MO", ".", "isKill", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "!=", "<STR_LIT>", ")", "continue", ";", "copy0MBB", "->", "addLiveIn", "(", "Reg", ")", ";", "sinkMBB", "->", "addLiveIn", "(", "Reg", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering170", "Func": "EmitLoweredSelect", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16449, "Length": 205, "Cover_Rate": 0.47785547785547783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DPP32", "!=", "-", "<NUM_LIT>", ")", "return", "DPP32", ";", "auto", "E32", "=", "<STR_LIT>", "(", "Op", ")", ";"], "ground_truth": ["return", "E32", "!=", "-", "<NUM_LIT>", "?", "<STR_LIT>", "(", "E32", ")", ":", "-", "<NUM_LIT>", ";"], "File": "GCNDPPCombine (2)", "Func": "getDPPOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16450, "Length": 32, "Cover_Rate": 0.5818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "IsTailCallConvention", "(", "CallingConv", "::", "ID", "CallCC", ")", "const", "{", "return", "CallCC", "==", "CallingConv", "::", "Fast", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering (2)1", "Func": "IsTailCallConvention", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16451, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MBB", ".", "addLiveIn", "(", "PreloadedScratchRsrcReg", ")", ";", "}", "}", "DebugLoc", "DL", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";", "Register", "ScratchWaveOffsetReg", ";", "if", "(", "TRI", "->", "isSubRegisterEq", "(", "ScratchRsrcReg", ",", "PreloadedScratchWaveOffsetReg", ")", ")", "{", "ArrayRef", "<", "MCPhysReg", ">", "AllSGPRs", "=", "TRI", "->", "getAllSGPR32", "(", "MF", ")", ";", "unsigned", "NumPreloaded", "=", "MFI", "->", "getNumPreloadedSGPRs", "(", ")", ";", "AllSGPRs", "=", "AllSGPRs", ".", "slice", "(", "std", "::", "min", "(", "static_cast", "<", "unsigned", ">", "(", "AllSGPRs", ".", "size", "(", ")", ")", ",", "NumPreloaded", ")", ")", ";", "Register", "GITPtrLoReg", "=", "MFI", "->", "getGITPtrLoReg", "(", "MF", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "AllSGPRs", ")", "{", "if", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", "&&", "MRI", ".", "isAllocatable", "(", "Reg", ")", "&&", "!", "TRI", "->", "isSubRegisterEq", "(", "ScratchRsrcReg", ",", "Reg", ")", "&&", "GITPtrLoReg", "!=", "Reg", ")", "{", "ScratchWaveOffsetReg", "=", "Reg", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ScratchWaveOffsetReg", ")", ".", "addReg", "(", "PreloadedScratchWaveOffsetReg", ",", "RegState", "::", "Kill", ")", ";", "break", ";", "}", "}", "}", "else", "{"], "ground_truth": ["ScratchWaveOffsetReg", "=", "PreloadedScratchWaveOffsetReg", ";"], "File": "SIFrameLowering2", "Func": "emitEntryFunctionPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16452, "Length": 178, "Cover_Rate": 0.3047945205479452, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_cvtepu8_epi16", "(", "__m512i", "__W", ",", "__mmask32", "__U", ",", "__m256i", "__A", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_pmovzxbw512_mask", "(", "(", "__v32qi", ")", "__A", ",", "(", "__v32hi", ")", "__W", ",", "(", "__mmask32", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin", "Func": "_mm512_mask_cvtepu8_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16453, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "cvtMubufLds", "(", "MCInst", "&", "Inst", ",", "const", "OperandVector", "&", "Operands", ")", "{", "cvtMubufImpl", "(", "Inst", ",", "Operands", ",", "false", ",", "false", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser11", "Func": "cvtMubufLds", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16454, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "KindTy", "::", "SpecialCapRegister", ";"], "ground_truth": ["}"], "File": "RISCVAsmParser37", "Func": "isSpecialCapRegister", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16455, "Length": 8, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NextReg", "=", "<STR_LIT>", ";", "if", "(", "NumAlignedDPRCS2Regs", ">=", "<NUM_LIT>", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "MBB", ".", "addLiveIn", "(", "SupReg", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "NextReg", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitKill", ")", ")", ";", "NextReg", "+=", "<NUM_LIT>", ";", "NumAlignedDPRCS2Regs", "-=", "<NUM_LIT>", ";", "}", "unsigned", "R4BaseReg", "=", "NextReg", ";", "if", "(", "NumAlignedDPRCS2Regs", ">=", "<NUM_LIT>", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "MBB", ".", "addLiveIn", "(", "SupReg", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "NextReg", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitKill", ")", ")", ";", "NextReg", "+=", "<NUM_LIT>", ";", "NumAlignedDPRCS2Regs", "-=", "<NUM_LIT>", ";", "}", "if", "(", "NumAlignedDPRCS2Regs", ">=", "<NUM_LIT>", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "MBB", ".", "addLiveIn", "(", "SupReg", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SupReg", ")", ")", ";", "NextReg", "+=", "<NUM_LIT>", ";", "NumAlignedDPRCS2Regs", "-=", "<NUM_LIT>", ";", "}", "if", "(", "NumAlignedDPRCS2Regs", ")", "{", "MBB", ".", "addLiveIn", "(", "NextReg", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "NextReg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "(", "NextReg", "-", "R4BaseReg", ")", "*", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering1", "Func": "emitAlignedDPRCS2Spills", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16456, "Length": 303, "Cover_Rate": 0.40562248995983935, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "ReturnParams", ".", "begin", "(", ")", ";"], "ground_truth": ["}"], "File": "PTXParamManager", "Func": "ret_begin", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16457, "Length": 8, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "x", ")", "==", "HIGH", "&&", "aarch64_valid_symref", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "GET_MODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", ")", "return", "true", ";", "if", "(", "CONST_INT_P", "(", "x", ")", ")", "return", "true", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "&&", "mode", "==", "DImode", "&&", "CONSTANT_ADDRESS_P", "(", "x", ")", ")", "return", "true", ";", "return", "aarch64_classify_symbolic_expression", "(", "x", ")", "==", "SYMBOL_TINY_ABSOLUTE", ";"], "ground_truth": ["}"], "File": "aarch643", "Func": "aarch64_mov_operand_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16458, "Length": 72, "Cover_Rate": 0.8780487804878049, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "Layout", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "return", "false", ";", "}", "}", "RegNum", "=", "MatchRegisterName", "(", "LowerReg", ".", "substr", "(", "<NUM_LIT>", ",", "DotPos", ")", ")", ";", "if", "(", "RegNum", "==", "<STR_LIT>", ")", "{", "RegNum", "=", "StringSwitch", "<", "unsigned", ">", "(", "LowerReg", ".", "substr", "(", "<NUM_LIT>", ",", "DotPos", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "IsVec128", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "IsVec128", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "IsVec128", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "IsVec128", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "IsVec128", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "IsVec128", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "IsVec128", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "IsVec128", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "IsVec128", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "IsVec128", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "IsVec128", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "IsVec128", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "IsVec128", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "IsVec128", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "IsVec128", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "IsVec128", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "IsVec128", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "IsVec128", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "IsVec128", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "IsVec128", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "IsVec128", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "IsVec128", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "IsVec128", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "IsVec128", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "IsVec128", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "IsVec128", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "IsVec128", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "IsVec128", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "IsVec128", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "IsVec128", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "IsVec128", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "IsVec128", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ".", "Default", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "RegNum", "==", "<STR_LIT>", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser17", "Func": "IdentifyRegister", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16459, "Length": 454, "Cover_Rate": 0.5129943502824859, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "AgentOneAddressSpaceS<ISA_LIT>D", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineModuleInfo3", "Func": "getAgentOneAddressSpaceSSID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16460, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_m_punpckhwd", "(", "__m64", "__m1", ",", "__m64", "__m2", ")", "{", "return", "_mm_unpackhi_pi16", "(", "__m1", ",", "__m2", ")", ";"], "ground_truth": ["}"], "File": "mmintrin5", "Func": "_m_punpckhwd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16461, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Arg", ".", "Kind", "=", "Kind", ";", "Arg", ".", "ValueType", "=", "getRuntimeMDValueType", "(", "T", ",", "BaseTypeName", ")", ";", "if", "(", "!", "AccQual", ".", "empty", "(", ")", ")", "{", "Arg", ".", "AccQual", "=", "StringSwitch", "<", "KernelArg", "::", "AccessQualifer", ">", "(", "AccQual", ")", ".", "Case", "(", "<STR_LIT>", ",", "KernelArg", "::", "ReadOnly", ")", ".", "Case", "(", "<STR_LIT>", ",", "KernelArg", "::", "WriteOnly", ")", ".", "Case", "(", "<STR_LIT>", ",", "KernelArg", "::", "ReadWrite", ")", ".", "Default", "(", "KernelArg", "::", "AccNone", ")", ";", "}", "if", "(", "auto", "*", "PT", "=", "dyn_cast", "<", "PointerType", ">", "(", "T", ")", ")", "{", "Arg", ".", "AddrQual", "=", "getRuntimeAddrSpace", "(", "static_cast", "<", "<ISA_LIT>AS", "::", "AddressSpaces", ">", "(", "PT", "->", "getAddressSpace", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURuntimeMD", "Func": "getRuntimeMDForKernelArg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16462, "Length": 113, "Cover_Rate": 0.32011331444759206, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Node", "(", "const", "OffsetRange", "&", "R", ")", ":", "MaxEnd", "(", "R", ".", "Max", ")", ",", "Range", "(", "R", ")", "{"], "ground_truth": ["}"], "File": "HexagonConstExtenders (2)", "Func": "Node", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16463, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>ArgumentMove", "(", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>ArgumentMove", "(", ")", ";"], "File": "TVMArgumentMove", "Func": "createTVMArgumentMove", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16464, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "GlobalValue", "*", "GV", "=", "GN", "->", "getGlobal", "(", ")", ";", "SDLoc", "dl", "(", "GN", ")", ";", "int64_t", "Offset", "=", "GN", "->", "getOffset", "(", ")", ";", "SDValue", "GA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "<STR_LIT>", ",", "Offset", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "GA", ")", ";"], "ground_truth": ["}"], "File": "ARCISelLowering", "Func": "LowerGlobalAddress", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16465, "Length": 57, "Cover_Rate": 0.6333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "MO", ".", "getImm", "(", ")", ">>", "<NUM_LIT>", ";"], "ground_truth": ["assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";"], "File": "MipsMCCodeEmitter12", "Func": "getBranchTargetOpValue", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16466, "Length": 40, "Cover_Rate": 0.40816326530612246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerRETURNADDR", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "MachineFrameInfo", "*", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "MFI", "->", "setReturnAddressIsTaken", "(", "true", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "if", "(", "Depth", ">", "<NUM_LIT>", ")", "{", "SDValue", "FrameAddr", "=", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "const", "<ISA_LIT>RegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "<ISA_LIT>RegisterInfo", "*", ">", "(", "getTargetMachine", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getConstant", "(", "RegInfo", "->", "getSlotSize", "(", ")", ",", "PtrVT", ")", ";", "return", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "FrameAddr", ",", "Offset", ")", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "}", "SDValue", "RetAddrFI", "=", "getReturnAddressFrameIndex", "(", "DAG", ")", ";", "return", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "RetAddrFI", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)2", "Func": "LowerRETURNADDR", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16467, "Length": 205, "Cover_Rate": 0.9903381642512077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMemThumbSPI", "(", ")", "const", "{", "if", "(", "!", "isMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "<NUM_LIT>", "||", "Memory", ".", "BaseRegNum", "!=", "<STR_LIT>", "||", "Memory", ".", "Alignment", "!=", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";"], "File": "ARMAsmParser (2)", "Func": "isMemThumbSPI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16468, "Length": 44, "Cover_Rate": 0.5866666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Clusters", ".", "push_back", "(", "lower", ")", ";", "Clusters", ".", "push_back", "(", "higher", ")", ";"], "ground_truth": ["}"], "File": "ClusterDAG", "Func": "ClusterPriority", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 16469, "Length": 15, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "EnableA53Fix835769", ")", "addPass", "(", "create<ISA_LIT>A53Fix835769", "(", ")", ")", ";"], "ground_truth": ["if", "(", "BranchRelaxation", ")", "addPass", "(", "&", "BranchRelaxationPassID", ")", ";"], "File": "AArch64TargetMachine11", "Func": "addPreEmitPass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16470, "Length": 21, "Cover_Rate": 0.35, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "branch", "[", "!", "inverted_p", "]", "=", "MIPS_BRANCH_C", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "branch", "[", "inverted_p", "]", "=", "MIPS_BRANCH_C", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", "!=", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "branch", "[", "!", "inverted_p", "]", "=", "MIPS_BRANCH_C", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "branch", "[", "inverted_p", "]", "=", "MIPS_BRANCH_C", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}", "else", "{"], "ground_truth": ["if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "NE", ")", "inverted_p", "=", "!", "inverted_p", ";"], "File": "mips", "Func": "mips_output_equal_conditional_branch", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16471, "Length": 91, "Cover_Rate": 0.34210526315789475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Const", "=", "cast", "<", "ConstantInt", ">", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "auto", "*", "NewConst", "=", "ConstantInt", "::", "get", "(", "Ctx", ",", "Const", "->", "getValue", "(", ")", ".", "abs", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "I", ")", ";", "Value", "*", "NewVal", "=", "Builder", ".", "CreateSub", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "NewConst", ")", ";", "if", "(", "auto", "*", "NewInst", "=", "dyn_cast", "<", "Instruction", ">", "(", "NewVal", ")", ")", "{", "NewInst", "->", "copyIRFlags", "(", "I", ")", ";", "NewInsts", ".", "insert", "(", "NewInst", ")", ";", "}", "InstsToRemove", ".", "insert", "(", "I", ")", ";"], "ground_truth": ["I", "->", "replaceAllUsesWith", "(", "NewVal", ")", ";"], "File": "ARMCodeGenPrepare10", "Func": "PrepareWrappingAdds", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16472, "Length": 106, "Cover_Rate": 0.4491525423728814, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "None", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Sign", "*=", "-", "<NUM_LIT>", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{"], "ground_truth": ["if", "(", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "||", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "||", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "return", "None", ";"], "File": "AArch64InstrInfo124", "Func": "isAddImmediate", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16473, "Length": 78, "Cover_Rate": 0.3939393939393939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "t", "=", "__ev_mwhssf", "(", "a", ",", "b", ")", ";", "return", "__ev_subfssiaaw", "(", "t", ")", ";"], "ground_truth": ["}"], "File": "spe", "Func": "__internal_ev_mwhssfanw", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16474, "Length": 16, "Cover_Rate": 0.5161290322580645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_pminsb512_mask", "(", "(", "__v64qi", ")", "__A", ",", "(", "__v64qi", ")", "__B", ",", "(", "__v64qi", ")", "_mm512_setzero_si512", "(", ")", ",", "(", "__mmask64", ")", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin", "Func": "_mm512_maskz_min_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16475, "Length": 30, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineBasicBlock", "::", "succ_iterator", "iter", "=", "srcBlk", "->", "succ_begin", "(", ")", ",", "iterEnd", "=", "srcBlk", "->", "succ_end", "(", ")", ";", "iter", "!=", "iterEnd", ";", "++", "iter", ")", "{", "dstBlk", "->", "addSuccessor", "(", "*", "iter", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer16", "Func": "cloneSuccessorList", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16476, "Length": 39, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "N", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "N0Opc", "==", "N1Opc", "&&", "(", "N0Opc", "==", "<STR_LIT>", "||", "N0Opc", "==", "<STR_LIT>", "||", "N0Opc", "==", "<STR_LIT>", "||", "N0Opc", "==", "<STR_LIT>", ")", ")", "{", "SDValue", "N00", "=", "N0", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N01", "=", "N0", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N10", "=", "N1", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N11", "=", "N1", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "N00VT", "=", "N00", ".", "getValueType", "(", ")", ";", "EVT", "N10VT", "=", "N10", ".", "getValueType", "(", ")", ";", "if", "(", "N00", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N01", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N10", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N11", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N00VT", "==", "N10VT", ")", "{", "SDValue", "N00Source", "=", "N00", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N01Source", "=", "N01", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N10Source", "=", "N10", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N11Source", "=", "N11", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "N00Source", "==", "N10Source", "&&", "N01Source", "==", "N11Source", "&&", "N00Source", ".", "getValueType", "(", ")", "==", "VT", "&&", "N01Source", ".", "getValueType", "(", ")", "==", "VT", ")", "{", "assert", "(", "N0", ".", "getValueType", "(", ")", "==", "N1", ".", "getValueType", "(", ")", ")", ";", "uint64_t", "N00Index", "=", "N00", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "uint64_t", "N01Index", "=", "N01", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "uint64_t", "N10Index", "=", "N10", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "uint64_t", "N11Index", "=", "N11", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "if", "(", "N00Index", "==", "N01Index", "&&", "N10Index", "==", "N11Index", "&&", "N00Index", "==", "<NUM_LIT>", "&&", "N10Index", "==", "N00VT", ".", "getVectorNumElements", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "N0Opc", ",", "dl", ",", "VT", ",", "N00Source", ",", "N01Source", ")", ";", "}", "}", "}", "if", "(", "N", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "N0", "==", "N1", "&&", "VT", ".", "getVectorNumElements", "(", ")", "==", "<NUM_LIT>", ")", "{", "assert", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "WidenVector", "(", "N0", ",", "DAG", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "}", "if", "(", "N", "->", "getNumOperands", "(", ")", "!=", "<NUM_LIT>", "||", "N1Opc", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "RHS", "=", "N1", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "RHSTy", "=", "RHS", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "if", "(", "!", "RHSTy", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["MVT", "ConcatTy", "=", "<STR_LIT>", "(", "RHSTy", ".", "getVectorElementType", "(", ")", ",", "RHSTy", ".", "getVectorNumElements", "(", ")", "*", "<NUM_LIT>", ")", ";"], "File": "AArch64ISelLowering78", "Func": "performConcatVectorsCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16477, "Length": 457, "Cover_Rate": 0.40840035746201964, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BB", "->", "updateTerminator", "(", ")", ";", "MF", ".", "RenumberBlocks", "(", ")", ";", "++", "NumJTMoved", ";", "return", "NULL", ";", "}", "MachineBasicBlock", "*", "NewBB", "=", "MF", ".", "CreateMachineBasicBlock", "(", "JTBB", "->", "getBasicBlock", "(", ")", ")", ";", "MachineFunction", "::", "iterator", "MBBI", "=", "JTBB", ";", "++", "MBBI", ";", "MF", ".", "insert", "(", "MBBI", ",", "NewBB", ")", ";", "assert", "(", "isThumb2", "&&", "<STR_LIT>", ")", ";", "BuildMI", "(", "NewBB", ",", "DebugLoc", "::", "getUnknownLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "BB", ")", ";", "MF", ".", "RenumberBlocks", "(", "NewBB", ")", ";", "NewBB", "->", "addSuccessor", "(", "BB", ")", ";", "JTBB", "->", "removeSuccessor", "(", "BB", ")", ";", "JTBB", "->", "addSuccessor", "(", "NewBB", ")", ";"], "ground_truth": ["++", "NumJTInserted", ";"], "File": "ARMConstantIslandPass47", "Func": "AdjustJTTargetBlockForward", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16478, "Length": 114, "Cover_Rate": 0.4470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "VK_<ISA_LIT>_TPOFF_HI32", ":", "case", "VK_<ISA_LIT>_TPOFF_LO32", ":", "break", ";", "}"], "ground_truth": ["fixELFSymbolsInTLSFixupsImpl", "(", "getSubExpr", "(", ")", ",", "Asm", ")", ";"], "File": "VEMCExpr", "Func": "fixELFSymbolsInTLSFixups", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16479, "Length": 18, "Cover_Rate": 0.3829787234042553, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isOffsetFoldingLegal", "(", "const", "GlobalAddressSDNode", "*", "GA", ")", "const", "{"], "ground_truth": ["return", "false", ";"], "File": "SPUISelLowering1", "Func": "isOffsetFoldingLegal", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16480, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addPreserved", "<", "MachineFunctionAnalysis", ">", "(", ")", ";", "AU", ".", "addPreserved", "(", "<STR_LIT>", ")", ";", "FunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "ground_truth": ["}"], "File": "HexagonRemoveSZExtArgs5", "Func": "getAnalysisUsage", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16481, "Length": 24, "Cover_Rate": 0.5581395348837209, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AddedInstIter", "!=", "Iter", ";", "++", "AddedInstIter", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", ";"], "ground_truth": ["AddedInstIter", "->", "dump", "(", ")", ";"], "File": "MVEVPTBlockPass", "Func": "for", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16482, "Length": 20, "Cover_Rate": 0.5405405405405406, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "mid", "==", "NULL", ")", "{", "goto", "destroy", ";", "}", "jbyteArray", "jBArr", "=", "(", "*", "env", ")", "->", "NewByteArray", "(", "env", ",", "<NUM_LIT>", ")", ";", "if", "(", "jBArr", "!=", "NULL", ")", "{", "(", "*", "env", ")", "->", "SetByteArrayRegion", "(", "env", ",", "jBArr", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "jbyte", "*", ")", "byteArray", ")", ";", "}", "(", "*", "env", ")", "->", "CallStaticVoidMethod", "(", "env", ",", "cls", ",", "mid", ",", "jBArr", ")", ";", "(", "*", "env", ")", "->", "GetByteArrayRegion", "(", "env", ",", "jBArr", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "jbyte", "*", ")", "byteArray", ")", ";", "(", "*", "env", ")", "->", "DeleteLocalRef", "(", "env", ",", "jBArr", ")", ";", "destroy", ":", "if", "(", "(", "*", "env", ")", "->", "ExceptionOccurred", "(", "env", ")", ")", "{", "(", "*", "env", ")", "->", "ExceptionDescribe", "(", "env", ")", ";", "}"], "ground_truth": ["(", "*", "jvm", ")", "->", "DestroyJavaVM", "(", "jvm", ")", ";"], "File": "jvm", "Func": "wrapper_static_method_call_jvm_wrapper_static_method_call", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16483, "Length": 142, "Cover_Rate": 0.39775910364145656, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>CFGStructurizer", "::", "removeUnconditionalBranch", "(", "MachineBasicBlock", "*", "MBB", ")", "{", "MachineInstr", "*", "BranchMI", ";", "while", "(", "(", "BranchMI", "=", "getLoopendBlockBranchInstr", "(", "MBB", ")", ")", "&&", "isUncondBranch", "(", "BranchMI", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "BranchMI", ")", ";"], "ground_truth": ["BranchMI", "->", "eraseFromParent", "(", ")", ";"], "File": "TGSICFGStructurizer", "Func": "removeUnconditionalBranch", "Target": "TGSI", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16484, "Length": 49, "Cover_Rate": 0.9607843137254902, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "Bit", "=", "MRI", ".", "getType", "(", "LHS", ")", ".", "getSizeInBits", "(", ")", "-", "<NUM_LIT>", ";", "emitTestBit", "(", "LHS", ",", "Bit", ",", "false", ",", "DestMBB", ",", "MIB", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "C", "==", "<NUM_LIT>", "&&", "Pred", "==", "CmpInst", "::", "ICMP_SLT", ")", "{", "uint64_t", "Bit", "=", "MRI", ".", "getType", "(", "LHS", ")", ".", "getSizeInBits", "(", ")", "-", "<NUM_LIT>", ";", "emitTestBit", "(", "LHS", ",", "Bit", ",", "true", ",", "DestMBB", ",", "MIB", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "}", "if", "(", "!", "VRegAndVal", ")", "{", "std", "::", "swap", "(", "RHS", ",", "LHS", ")", ";", "VRegAndVal", "=", "getConstantVRegValWithLookThrough", "(", "RHS", ",", "MRI", ")", ";", "LHSMI", "=", "getDefIgnoringCopies", "(", "LHS", ",", "MRI", ")", ";", "}", "if", "(", "!", "VRegAndVal", "||", "VRegAndVal", "->", "Value", "!=", "<NUM_LIT>", ")", "{", "if", "(", "!", "emitIntegerCompare", "(", "CCMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "CCMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "CCMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "MIB", ")", ")", "return", "false", ";", "const", "<STR_LIT>", "CC", "=", "changeICMPPredTo<ISA_LIT>CC", "(", "Pred", ")", ";", "MIB", ".", "buildInstr", "(", "<STR_LIT>", ",", "{", "}", ",", "{", "}", ")", ".", "addImm", "(", "CC", ")", ".", "addMBB", "(", "DestMBB", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "tryOptAndIntoCompareBranch", "(", "LHSMI", ",", "VRegAndVal", "->", "Value", ",", "Pred", ",", "DestMBB", ",", "MIB", ")", ")", "{", "I", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "const", "RegisterBank", "&", "RB", "=", "*", "RBI", ".", "getRegBank", "(", "LHS", ",", "MRI", ",", "TRI", ")", ";", "if", "(", "RB", ".", "getID", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "Pred", "!=", "CmpInst", "::", "ICMP_NE", "&&", "Pred", "!=", "CmpInst", "::", "ICMP_EQ", ")", "return", "false", ";", "const", "unsigned", "CmpWidth", "=", "MRI", ".", "getType", "(", "LHS", ")", ".", "getSizeInBits", "(", ")", ";", "unsigned", "CBOpc", "=", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "CmpWidth", "<=", "<NUM_LIT>", ")", "CBOpc", "=", "(", "Pred", "==", "CmpInst", "::", "ICMP_EQ", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";"], "File": "AArch64InstructionSelector10", "Func": "selectCompareBranch", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16485, "Length": 327, "Cover_Rate": 0.5141509433962265, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetWinCOFFStreamer", "::", "emitARM64WinUnwindCode", "(", "unsigned", "UnwindCode", ",", "int", "Reg", ",", "int", "Offset", ")", "{", "auto", "&", "S", "=", "getStreamer", "(", ")", ";", "WinEH", "::", "FrameInfo", "*", "CurFrame", "=", "S", ".", "EnsureValidWinFrameInfo", "(", "SMLoc", "(", ")", ")", ";", "if", "(", "!", "CurFrame", ")", "return", ";", "auto", "Inst", "=", "WinEH", "::", "Instruction", "(", "UnwindCode", ",", "nullptr", ",", "Reg", ",", "Offset", ")", ";"], "ground_truth": ["if", "(", "InEpilogCFI", ")", "CurFrame", "->", "EpilogMap", "[", "CurrentEpilog", "]", ".", "push_back", "(", "Inst", ")", ";"], "File": "AArch64WinCOFFStreamer7", "Func": "emitARM64WinUnwindCode", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16486, "Length": 77, "Cover_Rate": 0.875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ";", "switch", "(", "Subtarget", ".", "get<ISA_LIT>ArchVersion", "(", ")", ")", "{", "case", "<ISA_LIT>Subtarget", "::", "V1", ":", "break", ";"], "ground_truth": ["case", "<ISA_LIT>Subtarget", "::", "V2", ":"], "File": "HexagonRegisterInfo10", "Func": "getCalleeSavedRegs", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16487, "Length": 48, "Cover_Rate": 0.32, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Flags", "=", "cast", "<", "ConstantSDNode", ">", "(", "Node", "->", "getOperand", "(", "i", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "NumVals", "=", "InlineAsm", "::", "getNumOperandRegisters", "(", "Flags", ")", ";", "++", "i", ";", "switch", "(", "InlineAsm", "::", "getKind", "(", "Flags", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "InlineAsm", "::", "Kind_RegDef", ":", "case", "InlineAsm", "::", "Kind_RegUse", ":", "case", "InlineAsm", "::", "Kind_Imm", ":", "case", "InlineAsm", "::", "Kind_Clobber", ":", "case", "InlineAsm", "::", "Kind_Mem", ":", "{", "for", "(", ";", "NumVals", ";", "--", "NumVals", ",", "++", "i", ")", "{", "}", "break", ";"], "ground_truth": ["}"], "File": "HexagonISelLowering7", "Func": "LowerINLINEASM", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16488, "Length": 92, "Cover_Rate": 0.3026315789473684, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__v4sf", "__src", "=", "_mm_setzero_ps", "(", ")", ";", "__v4sf", "__mask", "=", "_mm_cmpeq_ps", "(", "__src", ",", "__src", ")", ";", "return", "(", "__m128", ")", "__builtin_ia32_gatherdiv4sf256", "(", "__src", ",", "__base", ",", "(", "__v4di", ")", "__index", ",", "__mask", ",", "__scale", ")", ";"], "ground_truth": ["}"], "File": "avx2intrin", "Func": "_mm256_i64gather_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16489, "Length": 38, "Cover_Rate": 0.5757575757575758, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vset_lane_p64", "(", "poly64_t", "__elem", ",", "poly64x1_t", "__vec", ",", "const", "int", "__index", ")", "{"], "ground_truth": ["return", "__aarch64_vset_lane_any", "(", "__elem", ",", "__vec", ",", "__index", ")", ";"], "File": "arm", "Func": "neon4_vset_lane_p64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16490, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getLexer", "(", ")", "->", "Lex", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "X86AsmLexer3", "Func": "lexDefinite", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16491, "Length": 11, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Mode", "=", "TargetSubtargetInfo", "::", "ANTIDEP_NONE", ";"], "ground_truth": ["return", "PostRAScheduler", "&&", "OptLevel", ">=", "CodeGenOpt", "::", "Default", ";"], "File": "ARMSubtarget (2)", "Func": "enablePostRAScheduler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16492, "Length": 15, "Cover_Rate": 0.39473684210526316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isImmediate", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "isImmThumbSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16493, "Length": 11, "Cover_Rate": 0.6470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Opcode", "==", "<STR_LIT>", "&&", "(", "RxSBG", "[", "I", "]", ".", "Mask", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "if", "(", "LoadSDNode", "*", "Load", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Op0", ".", "getNode", "(", ")", ")", ")", "if", "(", "Load", "->", "getMemoryVT", "(", ")", "==", "<STR_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "&&", "detectOrAndInsertion", "(", "Op0", ",", "RxSBG", "[", "I", "]", ".", "Mask", ")", ")", "Opcode", "=", "<STR_LIT>", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "Ops", "[", "<NUM_LIT>", "]", "=", "{", "convertTo", "(", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ",", "Op0", ")", ",", "convertTo", "(", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ",", "RxSBG", "[", "I", "]", ".", "Input", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "RxSBG", "[", "I", "]", ".", "Start", ",", "<STR_LIT>", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "RxSBG", "[", "I", "]", ".", "End", ",", "<STR_LIT>", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "RxSBG", "[", "I", "]", ".", "Rotate", ",", "<STR_LIT>", ")", "}", ";", "N", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ",", "Ops", ")", ";", "return", "convertTo", "(", "SDLoc", "(", "N", ")", ",", "VT", ",", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ")", ".", "getNode", "(", ")", ";"], "ground_truth": ["}"], "File": "SystemZISelDAGToDAG14", "Func": "tryRxSBG", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16494, "Length": 202, "Cover_Rate": 0.5401069518716578, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", "(", "getPointerWidth", "(", ")", ",", "Val", ",", "Start", ",", "End", ",", "Size", ")", ";", "}", "InlineAsmIdentifierInfo", "Info", ";", "StringRef", "Identifier", "=", "Tok", ".", "getString", "(", ")", ";", "if", "(", "ParseIntelIdentifier", "(", "Val", ",", "Identifier", ",", "Info", ",", "false", ",", "End", ")", ")", "return", "nullptr", ";", "if", "(", "!", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "LBrac", ")", ")", "return", "CreateMemForInlineAsm", "(", "<NUM_LIT>", ",", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "Start", ",", "End", ",", "Size", ",", "Identifier", ",", "Info", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "IntelExprStateMachine", "SM", "(", "<NUM_LIT>", ",", "true", ",", "false", ")", ";", "if", "(", "ParseIntelExpression", "(", "SM", ",", "End", ")", ")", "return", "nullptr", ";", "if", "(", "SM", ".", "getSym", "(", ")", ")", "{", "Error", "(", "Start", ",", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "if", "(", "SM", ".", "getBaseReg", "(", ")", ")", "{", "Error", "(", "Start", ",", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "if", "(", "SM", ".", "getIndexReg", "(", ")", ")", "{", "Error", "(", "Start", ",", "<STR_LIT>", ")", ";", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "X86AsmParser (2)3", "Func": "ParseIntelMemOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16495, "Length": 173, "Cover_Rate": 0.5088235294117647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCTargetStreamer", "*", "create<ISA_LIT>ObjectTargetStreamer", "(", "MCStreamer", "&", "S", ",", "MCSubtargetInfo", "const", "&", "STI", ")", "{", "return", "new", "<ISA_LIT>TargetELFStreamer", "(", "S", ",", "STI", ")", ";"], "ground_truth": ["}"], "File": "HexagonMCTargetDesc12", "Func": "createHexagonObjectTargetStreamer", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16496, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Encoding", "==", "DW_EH_PE_absptr", "&&", "<STR_LIT>", ")", ";", "return", "MCSymbolRefExpr", "::", "create", "(", "TM", ".", "getSymbol", "(", "GV", ",", "Mang", ")", ",", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TARGET2", ",", "getContext", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetObjectFile (2)", "Func": "getTTypeGlobalReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16497, "Length": 33, "Cover_Rate": 0.32673267326732675, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "case", "<STR_LIT>", ":", "if", "(", "AM", ".", "BaseType", "==", "<ISA_LIT>ISelAddressMode", "::", "RegBase", "&&", "AM", ".", "Base", ".", "Reg", ".", "getNode", "(", ")", "==", "<NUM_LIT>", ")", "{", "AM", ".", "BaseType", "=", "<ISA_LIT>ISelAddressMode", "::", "FrameIndexBase", ";", "AM", ".", "Base", ".", "FrameIndex", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "return", "false", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "{", "<ISA_LIT>ISelAddressMode", "Backup", "=", "AM", ";", "if", "(", "!", "MatchAddress", "(", "N", ".", "getNode", "(", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "AM", ")", "&&", "!", "MatchAddress", "(", "N", ".", "getNode", "(", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "AM", ")", ")", "return", "false", ";", "AM", "=", "Backup", ";"], "ground_truth": ["if", "(", "!", "MatchAddress", "(", "N", ".", "getNode", "(", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "AM", ")", "&&", "!", "MatchAddress", "(", "N", ".", "getNode", "(", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "AM", ")", ")", "return", "false", ";"], "File": "mprocISelDAGToDAG", "Func": "MatchAddress", "Target": "mproc", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16498, "Length": 150, "Cover_Rate": 0.4437869822485207, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineRegisterInfo", "&", "MRI", "=", "Root", ".", "getParent", "(", ")", "->", "getMF", "(", ")", "->", "getRegInfo", "(", ")", ";", "MachineInstr", "*", "PtrAdd", "=", "getOpcodeDef", "(", "TargetOpcode", "::", "G_PTR_ADD", ",", "Root", ".", "getReg", "(", ")", ",", "MRI", ")", ";", "if", "(", "!", "PtrAdd", "||", "!", "isWorthFoldingIntoExtendedReg", "(", "*", "PtrAdd", ",", "MRI", ")", ")", "return", "None", ";", "MachineOperand", "&", "LHS", "=", "PtrAdd", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "RHS", "=", "PtrAdd", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineInstr", "*", "OffsetInst", "=", "getDefIgnoringCopies", "(", "RHS", ".", "getReg", "(", ")", ",", "MRI", ")", ";"], "ground_truth": ["auto", "ExtendedShl", "=", "selectExtendedSHL", "(", "Root", ",", "LHS", ",", "OffsetInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "SizeInBytes", ",", "true", ")", ";"], "File": "AArch64InstructionSelector (2)", "Func": "selectAddrModeWRO", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16499, "Length": 112, "Cover_Rate": 0.3929824561403509, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", ")", ")", ";", "else", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", "/", "<NUM_LIT>", ")", ")", ";", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "Memory", ".", "OffsetImm", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "addMemThumbRIs4Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16500, "Length": 71, "Cover_Rate": 0.6698113207547169, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CheckImmRange", "(", "<NUM_LIT>", "+", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "false", ",", "true", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "HexagonAsmParser (2)", "Func": "isu7Ext", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16501, "Length": 17, "Cover_Rate": 0.7391304347826086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>LegalizerInfo", "::", "legalizeFMad", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineIRBuilder", "&", "B", ")", "const", "{", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "assert", "(", "Ty", ".", "isScalar", "(", ")", ")", ";", "MachineFunction", "&", "MF", "=", "B", ".", "getMF", "(", ")", ";", "const", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "Ty", "==", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", "&&", "!", "MFI", "->", "getMode", "(", ")", ".", "FP32Denormals", ")", "return", "true", ";", "if", "(", "Ty", "==", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", "&&", "!", "MFI", "->", "getMode", "(", ")", ".", "FP64FP16Denormals", ")", "return", "true", ";", "MachineIRBuilder", "HelperBuilder", "(", "MI", ")", ";"], "ground_truth": ["GISelObserverWrapper", "DummyObserver", ";"], "File": "AMDGPULegalizerInfo13", "Func": "legalizeFMad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16502, "Length": 126, "Cover_Rate": 0.782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsTrivialInst", "(", "MachineInstr", "&", "MI", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";"], "ground_truth": ["default", ":"], "File": "R600ControlFlowFinalizer1", "Func": "IsTrivialInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16503, "Length": 29, "Cover_Rate": 0.7631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "GlobalVariable", "*", "GVA", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "GO", ")", ";", "if", "(", "!", "GVA", ")", "return", "false", ";", "if", "(", "GVA", "->", "hasSection", "(", ")", ")", "{", "StringRef", "Section", "=", "GVA", "->", "getSection", "(", ")", ";", "if", "(", "Section", "==", "<STR_LIT>", "||", "Section", "==", "<STR_LIT>", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "RISCVTargetObjectFile", "Func": "isGlobalInSmallSection", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16504, "Length": 55, "Cover_Rate": 0.3873239436619718, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "SmallVector", "<", "LiveInterval", "*", ",", "<NUM_LIT>", ">", ",", "<NUM_LIT>", ">", "Assignments", "(", "SortedIntervals", ".", "size", "(", ")", ")", ";", "BitVector", "UsedColors", "(", "SortedIntervals", ".", "size", "(", ")", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "size_t", "i", "=", "<NUM_LIT>", ",", "e", "=", "SortedIntervals", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "LiveInterval", "*", "LI", "=", "SortedIntervals", "[", "i", "]", ";", "unsigned", "Old", "=", "LI", "->", "reg", ";", "size_t", "Color", "=", "i", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", "->", "getRegClass", "(", "Old", ")", ";", "if", "(", "!", "MRI", "->", "isLiveIn", "(", "Old", ")", ")", "for", "(", "unsigned", "C", ":", "UsedColors", ".", "set_bits", "(", ")", ")", "{", "if", "(", "MRI", "->", "getRegClass", "(", "SortedIntervals", "[", "C", "]", "->", "reg", ")", "!=", "RC", ")", "continue", ";", "for", "(", "LiveInterval", "*", "OtherLI", ":", "Assignments", "[", "C", "]", ")", "if", "(", "!", "OtherLI", "->", "empty", "(", ")", "&&", "OtherLI", "->", "overlaps", "(", "*", "LI", ")", ")", "goto", "continue_outer", ";", "Color", "=", "C", ";", "break", ";", "continue_outer", ":", ";", "}", "unsigned", "New", "=", "SortedIntervals", "[", "Color", "]", "->", "reg", ";", "SlotMapping", "[", "i", "]", "=", "New", ";", "Changed", "|=", "Old", "!=", "New", ";", "UsedColors", ".", "set", "(", "Color", ")", ";", "Assignments", "[", "Color", "]", ".", "push_back", "(", "LI", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "TargetRegisterInfo", "::", "virtReg2Index", "(", "LI", "->", "reg", ")", "<<", "<STR_LIT>", "<<", "TargetRegisterInfo", "::", "virtReg2Index", "(", "New", ")", "<<", "<STR_LIT>", ")", ";", "}", "if", "(", "!", "Changed", ")", "return", "false", ";"], "ground_truth": ["for", "(", "size_t", "i", "=", "<NUM_LIT>", ",", "e", "=", "SortedIntervals", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{"], "File": "WebAssemblyRegColoring15", "Func": "runOnMachineFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16505, "Length": 274, "Cover_Rate": 0.397677793904209, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "setExecutionDomain", "(", "MachineInstr", "&", "MI", ",", "unsigned", "Domain", ")", "const", "{", "assert", "(", "Domain", ">", "<NUM_LIT>", "&&", "Domain", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "uint16_t", "dom", "=", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", ">>", "<STR_LIT>", ")", "&", "<NUM_LIT>", ";", "assert", "(", "dom", "&&", "<STR_LIT>", ")", ";", "const", "uint16_t", "*", "table", "=", "lookup", "(", "MI", ".", "getOpcode", "(", ")", ",", "dom", ",", "ReplaceableInstrs", ")", ";", "if", "(", "!", "table", ")", "{", "assert", "(", "(", "Subtarget", ".", "hasAVX2", "(", ")", "||", "Domain", "<", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "table", "=", "lookup", "(", "MI", ".", "getOpcode", "(", ")", ",", "dom", ",", "ReplaceableInstrsAVX2", ")", ";", "}", "if", "(", "!", "table", ")", "{", "assert", "(", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "<STR_LIT>", ")", ";", "table", "=", "lookupAVX512", "(", "MI", ".", "getOpcode", "(", ")", ",", "dom", ",", "ReplaceableInstrsAVX512", ")", ";", "if", "(", "table", "&&", "Domain", "==", "<NUM_LIT>", "&&", "table", "[", "<NUM_LIT>", "]", "==", "MI", ".", "getOpcode", "(", ")", ")", "Domain", "=", "<NUM_LIT>", ";", "}", "if", "(", "!", "table", ")", "{"], "ground_truth": ["assert", "(", "(", "Subtarget", ".", "hasDQI", "(", ")", "||", "Domain", ">=", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";"], "File": "X86InstrInfo112", "Func": "setExecutionDomain", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16506, "Length": 187, "Cover_Rate": 0.5753846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "ID", "==", "<STR_LIT>", ")", "Header", ".", "code_properties", "|=", "(", "Value", "<<", "AMD_CODE_PROPERTY_ENABLE_SGPR_FLAT_SCRATCH_INIT_SHIFT", ")", ";", "else", "if", "(", "ID", "==", "<STR_LIT>", ")", "Header", ".", "code_properties", "|=", "(", "Value", "<<", "AMD_CODE_PROPERTY_ENABLE_SGPR_PRIVATE_SEGMENT_<ISA_LIT>ZE_SHIFT", ")", ";", "else", "if", "(", "ID", "==", "<STR_LIT>", ")", "Header", ".", "code_properties", "|=", "(", "Value", "<<", "AMD_CODE_PROPERTY_ENABLE_SGPR_GRID_WORKGROUP_COUNT_X_SHIFT", ")", ";", "else", "if", "(", "ID", "==", "<STR_LIT>", ")", "Header", ".", "code_properties", "|=", "(", "Value", "<<", "AMD_CODE_PROPERTY_ENABLE_SGPR_GRID_WORKGROUP_COUNT_Y_SHIFT", ")", ";", "else", "if", "(", "ID", "==", "<STR_LIT>", ")", "Header", ".", "code_properties", "|=", "(", "Value", "<<", "AMD_CODE_PROPERTY_ENABLE_SGPR_GRID_WORKGROUP_COUNT_Z_SHIFT", ")", ";", "else", "if", "(", "ID", "==", "<STR_LIT>", ")", "Header", ".", "code_properties", "|=", "(", "Value", "<<", "AMD_CODE_PROPERTY_ENABLE_ORDERED_APPEND_GDS_SHIFT", ")", ";", "else", "if", "(", "ID", "==", "<STR_LIT>", ")", "Header", ".", "code_properties", "|=", "(", "Value", "<<", "AMD_CODE_PROPERTY_PRIVATE_ELEMENT_<ISA_LIT>ZE_SHIFT", ")", ";", "else", "if", "(", "ID", "==", "<STR_LIT>", ")", "Header", ".", "code_properties", "|=", "(", "Value", "<<", "AMD_CODE_PROPERTY_IS_PTR64_SHIFT", ")", ";", "else", "if", "(", "ID", "==", "<STR_LIT>", ")", "Header", ".", "code_properties", "|=", "(", "Value", "<<", "AMD_CODE_PROPERTY_IS_DYNAMIC_CALLSTACK_SHIFT", ")", ";", "else", "if", "(", "ID", "==", "<STR_LIT>", ")", "Header", ".", "code_properties", "|=", "(", "Value", "<<", "AMD_CODE_PROPERTY_IS_DEBUG_SUPPORTED_SHIFT", ")", ";", "else", "if", "(", "ID", "==", "<STR_LIT>", ")", "Header", ".", "code_properties", "|=", "(", "Value", "<<", "AMD_CODE_PROPERTY_IS_XNACK_SUPPORTED_SHIFT", ")", ";", "else", "if", "(", "ID", "==", "<STR_LIT>", ")", "Header", ".", "workitem_private_segment_byte_size", "=", "Value", ";", "else", "if", "(", "ID", "==", "<STR_LIT>", ")", "Header", ".", "workgroup_group_segment_byte_size", "=", "Value", ";", "else", "if", "(", "ID", "==", "<STR_LIT>", ")", "Header", ".", "gds_segment_byte_size", "=", "Value", ";", "else", "if", "(", "ID", "==", "<STR_LIT>", ")", "Header", ".", "kernarg_segment_byte_size", "=", "Value", ";", "else", "if", "(", "ID", "==", "<STR_LIT>", ")", "Header", ".", "workgroup_fbarrier_count", "=", "Value", ";", "else", "if", "(", "ID", "==", "<STR_LIT>", ")", "Header", ".", "wavefront_sgpr_count", "=", "Value", ";", "else", "if", "(", "ID", "==", "<STR_LIT>", ")", "Header", ".", "workitem_vgpr_count", "=", "Value", ";", "else", "if", "(", "ID", "==", "<STR_LIT>", ")", "Header", ".", "reserved_vgpr_first", "=", "Value", ";", "else", "if", "(", "ID", "==", "<STR_LIT>", ")", "Header", ".", "reserved_vgpr_count", "=", "Value", ";", "else", "if", "(", "ID", "==", "<STR_LIT>", ")", "Header", ".", "reserved_sgpr_first", "=", "Value", ";", "else", "if", "(", "ID", "==", "<STR_LIT>", ")", "Header", ".", "reserved_sgpr_count", "=", "Value", ";", "else", "if", "(", "ID", "==", "<STR_LIT>", ")", "Header", ".", "debug_wavefront_private_segment_offset_sgpr", "=", "Value", ";", "else", "if", "(", "ID", "==", "<STR_LIT>", ")", "Header", ".", "debug_private_segment_buffer_sgpr", "=", "Value", ";", "else", "if", "(", "ID", "==", "<STR_LIT>", ")", "Header", ".", "kernarg_segment_alignment", "=", "Value", ";", "else", "if", "(", "ID", "==", "<STR_LIT>", ")", "Header", ".", "group_segment_alignment", "=", "Value", ";", "else", "if", "(", "ID", "==", "<STR_LIT>", ")", "Header", ".", "private_segment_alignment", "=", "Value", ";", "else", "if", "(", "ID", "==", "<STR_LIT>", ")", "Header", ".", "wavefront_size", "=", "Value", ";", "else", "if", "(", "ID", "==", "<STR_LIT>", ")", "Header", ".", "call_convention", "=", "Value", ";", "else", "if", "(", "ID", "==", "<STR_LIT>", ")", "Header", ".", "runtime_loader_kernel_symbol", "=", "Value", ";", "else", "return", "TokError", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUAsmParser (2)", "Func": "ParseAMDKernelCodeTValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16507, "Length": 444, "Cover_Rate": 0.4184731385485391, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_paddsb256_mask", "(", "(", "__v32qi", ")", "__A", ",", "(", "__v32qi", ")", "__B", ",", "(", "__v32qi", ")", "_mm256_setzero_si256", "(", ")", ",", "(", "__mmask32", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin", "Func": "_mm256_maskz_adds_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16508, "Length": 30, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "op", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "dst", ",", "gen_rtx_fmt_ee", "(", "code", ",", "mode", ",", "dst", ",", "src", ")", ")", ";", "clob", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "CCmode", ",", "FLAGS_REG", ")", ")", ";"], "ground_truth": ["emit_insn", "(", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "op", ",", "clob", ")", ")", ")", ";"], "File": "i3864", "Func": "ix86_emit_binop", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16509, "Length": 51, "Cover_Rate": 0.68, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "bool", "isVPUInst", "(", "const", "MCInstrDesc", "&", "MCInstD", ")", "{"], "ground_truth": ["return", "getInstrType", "(", "MCInstD", ")", "==", "<ISA_LIT>II", "::", "TypeVPU", ";"], "File": "TPCMCInstrInfo", "Func": "isVPUInst", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16510, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "vsx_const", "->", "all_bytes_same", ")", "return", "<NUM_LIT>", ";", "if", "(", "vsx_const", "->", "all_half_words_same", ")", "{", "unsigned", "short", "h_word", "=", "vsx_const", "->", "half_words", "[", "<NUM_LIT>", "]", ";", "short", "sign_h_word", "=", "(", "(", "h_word", "&", "<NUM_LIT>", ")", "^", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "if", "(", "EASY_VECTOR_15", "(", "sign_h_word", ")", ")", "return", "<NUM_LIT>", ";", "}", "unsigned", "int", "word", "=", "vsx_const", "->", "words", "[", "<NUM_LIT>", "]", ";", "int", "sign_word", "=", "(", "(", "word", "&", "<NUM_LIT>", ")", "^", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "if", "(", "EASY_VECTOR_15", "(", "sign_word", ")", ")", "return", "<NUM_LIT>", ";", "return", "vsx_const", "->", "words", "[", "<NUM_LIT>", "]", ";"], "ground_truth": ["}"], "File": "rs6000", "Func": "constant_generates_xxspltiw", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16511, "Length": 98, "Cover_Rate": 0.7538461538461538, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcmpltq_sv8hi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcmpltq_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16512, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int8x16_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vreinterpretq_s8_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16513, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "shouldAvoidImmediateInstFormsForSize", "(", "SDNode", "*", "N", ")", "const", "{", "uint32_t", "UseCount", "=", "<NUM_LIT>", ";", "if", "(", "!", "OptForSize", ")", "return", "false", ";", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "N", "->", "use_begin", "(", ")", ",", "UE", "=", "N", "->", "use_end", "(", ")", ";", "(", "UI", "!=", "UE", ")", "&&", "(", "UseCount", "<", "<NUM_LIT>", ")", ";", "++", "UI", ")", "{", "SDNode", "*", "User", "=", "*", "UI", ";", "if", "(", "User", "->", "isMachineOpcode", "(", ")", ")", "{", "UseCount", "++", ";", "continue", ";", "}", "if", "(", "User", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "User", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", "==", "N", ")", "{", "UseCount", "++", ";"], "ground_truth": ["continue", ";"], "File": "X86ISelDAGToDAG138", "Func": "shouldAvoidImmediateInstFormsForSize", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16514, "Length": 110, "Cover_Rate": 0.3536977491961415, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFrameInfo", "*", "FFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "FFI", "->", "getCalleeSavedInfo", "(", ")", ";", "if", "(", "CSI", ".", "empty", "(", ")", "&&", "!", "needsFP", "(", "MF", ")", ")", "{", "return", ";", "}", "unsigned", "MinGPR", "=", "<STR_LIT>", ";", "unsigned", "MinG8R", "=", "<STR_LIT>", ";", "unsigned", "MinFPR", "=", "<STR_LIT>", ";", "unsigned", "MinVR", "=", "<STR_LIT>", ";", "bool", "HasGPSaveArea", "=", "false", ";", "bool", "HasG8SaveArea", "=", "false", ";", "bool", "HasFPSaveArea", "=", "false", ";", "bool", "HasCRSaveArea", "=", "false", ";", "bool", "HasVRSAVESaveArea", "=", "false", ";", "bool", "HasVRSaveArea", "=", "false", ";", "SmallVector", "<", "CalleeSavedInfo", ",", "<NUM_LIT>", ">", "GPRegs", ";", "SmallVector", "<", "CalleeSavedInfo", ",", "<NUM_LIT>", ">", "G8Regs", ";", "SmallVector", "<", "CalleeSavedInfo", ",", "<NUM_LIT>", ">", "FPRegs", ";", "SmallVector", "<", "CalleeSavedInfo", ",", "<NUM_LIT>", ">", "VRegs", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", "->", "contains", "(", "Reg", ")", ")", "{", "HasGPSaveArea", "=", "true", ";", "GPRegs", ".", "push_back", "(", "CSI", "[", "i", "]", ")", ";", "if", "(", "Reg", "<", "MinGPR", ")", "{", "MinGPR", "=", "Reg", ";", "}", "}", "else", "if", "(", "<STR_LIT>", "->", "contains", "(", "Reg", ")", ")", "{", "HasG8SaveArea", "=", "true", ";", "G8Regs", ".", "push_back", "(", "CSI", "[", "i", "]", ")", ";", "if", "(", "Reg", "<", "MinG8R", ")", "{", "MinG8R", "=", "Reg", ";", "}", "}", "else", "if", "(", "<STR_LIT>", "->", "contains", "(", "Reg", ")", ")", "{", "HasFPSaveArea", "=", "true", ";", "FPRegs", ".", "push_back", "(", "CSI", "[", "i", "]", ")", ";", "if", "(", "Reg", "<", "MinFPR", ")", "{", "MinFPR", "=", "Reg", ";", "}", "}", "else", "if", "(", "<STR_LIT>", "->", "contains", "(", "Reg", ")", "||", "<STR_LIT>", "->", "contains", "(", "Reg", ")", ")", "{", "}", "else", "if", "(", "<STR_LIT>", "->", "contains", "(", "Reg", ")", ")", "{", "HasVRSAVESaveArea", "=", "true", ";", "}", "else", "if", "(", "<STR_LIT>", "->", "contains", "(", "Reg", ")", ")", "{", "HasVRSaveArea", "=", "true", ";", "VRegs", ".", "push_back", "(", "CSI", "[", "i", "]", ")", ";", "if", "(", "Reg", "<", "MinVR", ")", "{", "MinVR", "=", "Reg", ";", "}", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "<ISA_LIT>FunctionInfo", "*", "PFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "int64_t", "LowerBound", "=", "<NUM_LIT>", ";", "int", "TCSPDelta", "=", "<NUM_LIT>", ";", "if", "(", "GuaranteedTailCallOpt", "&&", "(", "TCSPDelta", "=", "PFI", "->", "getTailCallSPDelta", "(", ")", ")", "<", "<NUM_LIT>", ")", "{", "LowerBound", "=", "TCSPDelta", ";", "}", "if", "(", "HasFPSaveArea", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "FPRegs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "ground_truth": ["int", "FI", "=", "FPRegs", "[", "i", "]", ".", "getFrameIdx", "(", ")", ";"], "File": "PPCRegisterInfo21", "Func": "processFunctionBeforeFrameFinalized", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16515, "Length": 441, "Cover_Rate": 0.44545454545454544, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "R600ClauseMergePass", "(", "TM", ")", ";"], "ground_truth": ["}"], "File": "R600ClauseMergePass12", "Func": "createR600ClauseMergePass", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16516, "Length": 8, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Src", ".", "isReg", "(", ")", "&&", "Src", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "SIOptimizeExecMasking11", "Func": "isCopyFromExec", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16517, "Length": 30, "Cover_Rate": 0.35294117647058826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__a", "&", "~", "__b", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vbicq_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16518, "Length": 7, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "canUseBlockOperation", "(", "StoreSDNode", "*", "Store", ",", "LoadSDNode", "*", "Load", ")", "const", "{", "if", "(", "Load", "->", "getMemoryVT", "(", ")", "!=", "Store", "->", "getMemoryVT", "(", ")", ")", "return", "false", ";", "if", "(", "Load", "->", "isVolatile", "(", ")", "||", "Store", "->", "isVolatile", "(", ")", ")", "return", "false", ";", "if", "(", "Load", "->", "isInvariant", "(", ")", "&&", "Load", "->", "isDereferenceable", "(", ")", ")", "return", "true", ";", "const", "Value", "*", "V1", "=", "Load", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ";", "const", "Value", "*", "V2", "=", "Store", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ";", "if", "(", "!", "V1", "||", "!", "V2", ")", "return", "false", ";", "uint64_t", "Size", "=", "Load", "->", "getMemoryVT", "(", ")", ".", "getStoreSize", "(", ")", ";"], "ground_truth": ["int64_t", "End1", "=", "Load", "->", "getSrcValueOffset", "(", ")", "+", "Size", ";"], "File": "SystemZISelDAGToDAG21", "Func": "canUseBlockOperation", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16519, "Length": 131, "Cover_Rate": 0.6968085106382979, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "LIS", "=", "&", "getAnalysis", "<", "LiveIntervals", ">", "(", ")", ";", "char", "GlobalFlags", "=", "analyzeFunction", "(", "MF", ")", ";", "unsigned", "LiveMaskReg", "=", "<NUM_LIT>", ";", "if", "(", "!", "(", "GlobalFlags", "&", "StateWQM", ")", ")", "{", "lowerLiveMaskQueries", "(", "<STR_LIT>", ")", ";", "if", "(", "!", "(", "GlobalFlags", "&", "StateWWM", ")", ")", "return", "!", "LiveMaskQueries", ".", "empty", "(", ")", ";", "}", "else", "{", "MachineBasicBlock", "&", "Entry", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "EntryMI", "=", "Entry", ".", "getFirstNonPHI", "(", ")", ";"], "ground_truth": ["if", "(", "GlobalFlags", "&", "StateExact", "||", "!", "LiveMaskQueries", ".", "empty", "(", ")", ")", "{"], "File": "SIWholeQuadMode12", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16520, "Length": 111, "Cover_Rate": 0.3208092485549133, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MF", "=", "ML", ".", "getHeader", "(", ")", "->", "getParent", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops37", "Func": "LowOverheadLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16521, "Length": 13, "Cover_Rate": 0.3023255813953488, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "markup", "(", "<STR_LIT>", ")", "<<", "<STR_LIT>", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "O", "<<", "<STR_LIT>", ";", "printRegName", "(", "O", ",", "MO2", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["O", "<<", "<STR_LIT>", "<<", "markup", "(", "<STR_LIT>", ")", ";"], "File": "ARMInstPrinter1", "Func": "printAddrModeTBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16522, "Length": 44, "Cover_Rate": 0.46808510638297873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "VLIWResourceModel", "::", "savePacket", "(", ")", "{"], "ground_truth": ["OldPacket", "=", "Packet", ";"], "File": "HexagonMachineScheduler (2)", "Func": "savePacket", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16523, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerImplicitParameter", "(", "SelectionDAG", "&", "DAG", ",", "EVT", "VT", ",", "const", "SDLoc", "&", "DL", ",", "unsigned", "DwordOffset", ")", "const", "{", "unsigned", "ByteOffset", "=", "DwordOffset", "*", "<NUM_LIT>", ";", "PointerType", "*", "PtrType", "=", "PointerType", "::", "get", "(", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "<ISA_LIT>AS", "::", "CONSTANT_BUFFER_0", ")", ";"], "ground_truth": ["assert", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "ByteOffset", ")", ")", ";"], "File": "R600ISelLowering29", "Func": "LowerImplicitParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16524, "Length": 65, "Cover_Rate": 0.6190476190476191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "Op0", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "||", "Op0", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "||", "Op0", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "||", "Op0", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", ")", "{", "if", "(", "Op0", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "(", "(", "isa", "<", "ConstantSDNode", ">", "(", "Op0", ")", "&&", "!", "cast", "<", "ConstantSDNode", ">", "(", "Op0", ")", "->", "getAPIntValue", "(", ")", ".", "isSignedIntN", "(", "<NUM_LIT>", ")", ")", "||", "(", "isa", "<", "ConstantSDNode", ">", "(", "Op1", ")", "&&", "!", "cast", "<", "ConstantSDNode", ">", "(", "Op1", ")", "->", "getAPIntValue", "(", ")", ".", "isSignedIntN", "(", "<NUM_LIT>", ")", ")", ")", "&&", "!", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ".", "optForMinSize", "(", ")", "&&", "!", "Subtarget", ".", "isAtom", "(", ")", ")", "{", "unsigned", "ExtendOp", "=", "is<ISA_LIT>CCUnsigned", "(", "<ISA_LIT>CC", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Op0", "=", "DAG", ".", "getNode", "(", "ExtendOp", ",", "dl", ",", "<STR_LIT>", ",", "Op0", ")", ";", "Op1", "=", "DAG", ".", "getNode", "(", "ExtendOp", ",", "dl", ",", "<STR_LIT>", ",", "Op1", ")", ";", "}"], "ground_truth": ["SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "Op0", ".", "getValueType", "(", ")", ",", "<STR_LIT>", ")", ";"], "File": "X86ISelLowering219", "Func": "EmitCmp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16525, "Length": 187, "Cover_Rate": 0.5649546827794562, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "matchLoadInAddress", "(", "LoadSDNode", "*", "N", ",", "<ISA_LIT>ISelAddressMode", "&", "AM", ")", "{"], "ground_truth": ["return", "false", ";"], "File": "M68kISelDAGToDAG", "Func": "matchLoadInAddress", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16526, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "}", "CPAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "PseudoSourceValue", "::", "getConstantPool", "(", ")", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "Static", ")", "return", "Result", ";"], "ground_truth": ["SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "<ISA_LIT>PCLabelIndex", ",", "<STR_LIT>", ")", ";"], "File": "ARMISelLowering54", "Func": "LowerBlockAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16527, "Length": 86, "Cover_Rate": 0.32575757575757575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Br", ".", "MaxDisp", "=", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "}", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "<NUM_LIT>", ";", "adjustBBOffsetsAfter", "(", "MBB", ")", ";", "HasFarJump", "=", "true", ";"], "ground_truth": ["++", "NumUBrFixed", ";"], "File": "MipsConstantIslandPass", "Func": "fixupUnconditionalBr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16528, "Length": 54, "Cover_Rate": 0.313953488372093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "}", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Index", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Base", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Scale", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "getGatherNode", "(", "Opc", ",", "Op", ",", "DAG", ",", "Base", ",", "Index", ",", "Scale", ",", "Chain", ",", "Subtarget", ")", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "Opc", ";", "switch", "(", "IntNo", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "}", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Src", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Mask", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Index", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Base", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Scale", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "getMGatherNode", "(", "Opc", ",", "Op", ",", "DAG", ",", "Src", ",", "Mask", ",", "Base", ",", "Index", ",", "Scale", ",", "Chain", ",", "Subtarget", ")", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "Opc", ";", "switch", "(", "IntNo", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "}", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Base", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Index", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Src", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["SDValue", "Scale", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering122", "Func": "LowerINTRINSIC_W_CHAIN", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16529, "Length": 502, "Cover_Rate": 0.34126444595513256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DAG", ".", "computeKnownBits", "(", "Op", ",", "KnownZero", ",", "KnownOne", ")", ";", "return", "(", "VT", ".", "getSizeInBits", "(", ")", "-", "KnownZero", ".", "countLeadingOnes", "(", ")", ")", "<=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)", "Func": "isU24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16530, "Length": 29, "Cover_Rate": 0.5272727272727272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int", "FI", "=", "FuncInfo", ".", "EHRegNodeFrameIndex", ";", "int", "EHRegSize", "=", "MFI", "->", "getObjectSize", "(", "FI", ")", ";", "if", "(", "RestoreSP", ")", "{", "addRegOffset", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ",", "<STR_LIT>", ",", "true", ",", "-", "EHRegSize", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "unsigned", "UsedReg", ";", "int", "EHRegOffset", "=", "getFrameIndexReference", "(", "MF", ",", "FI", ",", "UsedReg", ")", ";", "int", "EndOffset", "=", "-", "EHRegOffset", "-", "EHRegSize", ";", "FuncInfo", ".", "EHRegNodeEndOffset", "=", "EndOffset", ";", "if", "(", "UsedReg", "==", "FramePtr", ")", "{", "unsigned", "ADDri", "=", "getADDriOpcode", "(", "false", ",", "EndOffset", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "ADDri", ")", ",", "FramePtr", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "EndOffset", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "assert", "(", "EndOffset", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["}", "else", "if", "(", "UsedReg", "==", "BasePtr", ")", "{"], "File": "X86FrameLowering", "Func": "restoreWin32EHStackPointers", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16531, "Length": 176, "Cover_Rate": 0.4055299539170507, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ISelAddressMode", "(", ")", ":", "BaseType", "(", "RegBase", ")", ",", "Disp", "(", "<NUM_LIT>", ")", ",", "GV", "(", "<NUM_LIT>", ")", ",", "CP", "(", "<NUM_LIT>", ")", ",", "BlockAddr", "(", "<NUM_LIT>", ")", ",", "ES", "(", "<NUM_LIT>", ")", ",", "JT", "(", "-", "<NUM_LIT>", ")", ",", "Align", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "MSP430ISelDAGToDAG12", "Func": "MSP430ISelAddressMode", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16532, "Length": 46, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "if", "(", "!", "MO1", ".", "isReg", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "Op", ",", "O", ")", ";", "return", ";", "}", "const", "MCOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "Op", "+", "<NUM_LIT>", ")", ";", "unsigned", "IdxMode", "=", "<STR_LIT>", "(", "MO3", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["assert", "(", "IdxMode", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printAddrMode2Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16533, "Length": 69, "Cover_Rate": 0.6831683168316832, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>Subtarget", "::", "resetSubtargetFeatures", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "if", "(", "CPUString", ".", "empty", "(", ")", ")", "{", "if", "(", "isTargetIOS", "(", ")", "&&", "TargetTriple", ".", "getArchName", "(", ")", ".", "endswith", "(", "<STR_LIT>", ")", ")", "CPUString", "=", "<STR_LIT>", ";", "else", "CPUString", "=", "<STR_LIT>", ";", "}", "std", "::", "string", "ArchFS", "=", "<ISA_LIT>_MC", "::", "Parse<ISA_LIT>Triple", "(", "TargetTriple", ".", "getTriple", "(", ")", ",", "CPUString", ")", ";", "if", "(", "!", "FS", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "ArchFS", "+", "<STR_LIT>", "+", "FS", ".", "str", "(", ")", ";", "else", "ArchFS", "=", "FS", ";", "}", "ParseSubtargetFeatures", "(", "CPUString", ",", "ArchFS", ")", ";", "assert", "(", "hasV6T2Ops", "(", ")", "||", "!", "hasThumb2", "(", ")", ")", ";", "SchedModel", "=", "getSchedModelForCPU", "(", "CPUString", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUString", ")", ";", "if", "(", "TargetABI", "==", "<ISA_LIT>_ABI_UNKNOWN", ")", "{", "switch", "(", "TargetTriple", ".", "getEnvironment", "(", ")", ")", "{", "case", "Triple", "::", "Android", ":", "case", "Triple", "::", "EABI", ":", "case", "Triple", "::", "EABIHF", ":", "case", "Triple", "::", "GNUEABI", ":", "case", "Triple", "::", "GNUEABIHF", ":", "TargetABI", "=", "<ISA_LIT>_ABI_AAPCS", ";", "break", ";", "default", ":", "if", "(", "(", "isTargetIOS", "(", ")", "&&", "isMClass", "(", ")", ")", "||", "(", "TargetTriple", ".", "isOSBinFormatMachO", "(", ")", "&&", "TargetTriple", ".", "getOS", "(", ")", "==", "Triple", "::", "UnknownOS", ")", ")", "TargetABI", "=", "<ISA_LIT>_ABI_AAPCS", ";", "else", "TargetABI", "=", "<ISA_LIT>_ABI_APCS", ";", "break", ";", "}", "}", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "<NUM_LIT>", ";", "if", "(", "isTargetNaCl", "(", ")", ")", "stackAlignment", "=", "<NUM_LIT>", ";", "UseMovt", "=", "hasV6T2Ops", "(", ")", "&&", "ArmUseMOVT", ";", "if", "(", "isTargetMachO", "(", ")", ")", "{", "IsR9Reserved", "=", "ReserveR9", "|", "!", "HasV6Ops", ";", "SupportsTailCall", "=", "!", "isTargetIOS", "(", ")", "||", "!", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "IsR9Reserved", "=", "ReserveR9", ";", "SupportsTailCall", "=", "!", "isThumb1Only", "(", ")", ";", "}", "if", "(", "!", "isThumb", "(", ")", "||", "hasThumb2", "(", ")", ")", "PostRAScheduler", "=", "true", ";", "switch", "(", "Align", ")", "{", "case", "DefaultAlign", ":", "AllowsUnalignedMem", "=", "(", "hasV7Ops", "(", ")", "&&", "(", "isTargetLinux", "(", ")", "||", "isTargetNaCl", "(", ")", "||", "isTargetNetBSD", "(", ")", ")", ")", "||", "(", "hasV6Ops", "(", ")", "&&", "(", "isTargetMachO", "(", ")", "||", "isTargetNetBSD", "(", ")", ")", ")", ";", "break", ";", "case", "StrictAlign", ":", "AllowsUnalignedMem", "=", "false", ";", "break", ";", "case", "NoStrictAlign", ":", "AllowsUnalignedMem", "=", "true", ";", "break", ";", "}", "switch", "(", "IT", ")", "{", "case", "DefaultIT", ":", "RestrictIT", "=", "hasV8Ops", "(", ")", "?", "true", ":", "false", ";", "break", ";", "case", "RestrictedIT", ":", "RestrictIT", "=", "true", ";", "break", ";", "case", "NoRestrictedIT", ":", "RestrictIT", "=", "false", ";", "break", ";", "}"], "ground_truth": ["uint64_t", "Bits", "=", "getFeatureBits", "(", ")", ";"], "File": "ARMSubtarget28", "Func": "resetSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16534, "Length": 432, "Cover_Rate": 0.9330453563714903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "DataLayout", "&", "DL", "=", "DAG", ".", "getDataLayout", "(", ")", ";", "Type", "*", "Ty", "=", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "MVT", "PtrVT", "=", "getPointerTy", "(", "DL", ",", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "Ty", ",", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", ")", ";", "SDValue", "PtrOffset", "=", "DAG", ".", "getUNDEF", "(", "PtrVT", ")", ";"], "ground_truth": ["MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ";"], "File": "SIISelLowering110", "Func": "LowerParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16535, "Length": 75, "Cover_Rate": 0.3865979381443299, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "return", "false", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isVGPR", "(", "*", "MRI", ",", "Reg", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "Register", "::", "isPhysicalRegister", "(", "Reg", ")", ")", "return", "false", ";"], "File": "SIPreAllocateWWMRegs", "Func": "processDef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16536, "Length": 49, "Cover_Rate": 0.30434782608695654, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "I", "=", "Func", ".", "begin", "(", ")", ",", "E", "=", "Func", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "processBasicBlock", "(", "Func", ",", "I", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "X86FixupLEAs10", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16537, "Length": 59, "Cover_Rate": 0.3430232558139535, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "StackTop", "==", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["RegMap", "[", "Stack", "[", "--", "StackTop", "]", "]", "=", "~", "<NUM_LIT>", ";"], "File": "X86FloatingPoint11", "Func": "popReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16538, "Length": 23, "Cover_Rate": 0.7931034482758621, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmvnq_s32", "(", "int32x4_t", "a", ")", "{", "int32x4_t", "result", ";"], "ground_truth": ["__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ":", ")", ";"], "File": "arm", "Func": "neon2_vmvnq_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16539, "Length": 25, "Cover_Rate": 0.8620689655172413, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMemoryBound", "(", ")", "const", "{"], "ground_truth": ["return", "MemoryBound", ";"], "File": "AMDGPUMachineFunction15", "Func": "isMemoryBound", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16540, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "CC_<ISA_LIT>32", "(", "unsigned", "ValNo", ",", "MVT", "ValVT", ",", "MVT", "LocVT", ",", "CCValAssign", "::", "LocInfo", "LocInfo", ",", "<STR_LIT>", "ArgFlags", ",", "CCState", "&", "State", ")", "{", "static", "const", "unsigned", "RegList", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "RegList", ",", "<NUM_LIT>", ")", ")", "{", "State", ".", "addLoc", "(", "CCValAssign", "::", "getReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "HexagonISelLowering70", "Func": "CC_Hexagon32", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16541, "Length": 85, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_f32_s16", "(", "int16x8_t", "__a", ")", "{"], "ground_truth": ["return", "(", "float32x4_t", ")", "__builtin_neon_vreinterpretv4sfv8hi", "(", "__a", ")", ";"], "File": "arm", "Func": "neon4_vreinterpretq_f32_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16542, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MachineFunctionInfo", "*", "ZFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "MachineModuleInfo", "&", "MMI", "=", "MF", ".", "getMMI", "(", ")", ";", "const", "MCRegisterInfo", "*", "MRI", "=", "MMI", ".", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFFrame", ".", "getCalleeSavedInfo", "(", ")", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "DebugLoc", "DL", ";", "int64_t", "SPOffsetFromCFA", "=", "-", "<STR_LIT>", ";", "if", "(", "ZFI", "->", "getLowSavedGPR", "(", ")", ")", "{", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "++", "MBBI", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "for", "(", "auto", "&", "Save", ":", "CSI", ")", "{", "unsigned", "Reg", "=", "Save", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{", "int64_t", "Offset", "=", "SPOffsetFromCFA", "+", "RegSpillOffsets", "[", "Reg", "]", ";", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "MRI", "->", "getDwarfRegNum", "(", "Reg", ",", "true", ")", ",", "Offset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "ZII", "->", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "}", "}", "}", "uint64_t", "StackSize", "=", "getAllocatedStackSize", "(", "MF", ")", ";", "if", "(", "StackSize", ")", "{", "bool", "StoreBackchain", "=", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "<STR_LIT>", ")", ";", "if", "(", "StoreBackchain", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "ZII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "int64_t", "Delta", "=", "-", "int64_t", "(", "StackSize", ")", ";", "emitIncrement", "(", "MBB", ",", "MBBI", ",", "DL", ",", "<STR_LIT>", ",", "Delta", ",", "ZII", ")", ";", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "nullptr", ",", "SPOffsetFromCFA", "+", "Delta", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "ZII", "->", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";"], "ground_truth": ["SPOffsetFromCFA", "+=", "Delta", ";"], "File": "SystemZFrameLowering2", "Func": "emitPrologue", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16543, "Length": 339, "Cover_Rate": 0.44140625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Ox", "++", ";", "}", "MB", ".", "addReg", "(", "DefOp", ".", "getReg", "(", ")", ",", "getRegState", "(", "DefOp", ")", ",", "DefOp", ".", "getSubReg", "(", ")", ")", ";", "MB", ".", "addReg", "(", "PredOp", ".", "getReg", "(", ")", ",", "PredOp", ".", "isUndef", "(", ")", "?", "RegState", "::", "Undef", ":", "<NUM_LIT>", ",", "PredOp", ".", "getSubReg", "(", ")", ")", ";", "while", "(", "Ox", "<", "NP", ")", "{", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "Ox", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isImplicit", "(", ")", ")", "MB", ".", "add", "(", "MO", ")", ";", "Ox", "++", ";", "}", "MachineFunction", "&", "MF", "=", "*", "B", ".", "getParent", "(", ")", ";", "MachineInstr", "::", "mmo_iterator", "I", "=", "MI", ".", "memoperands_begin", "(", ")", ";", "unsigned", "NR", "=", "std", "::", "distance", "(", "I", ",", "MI", ".", "memoperands_end", "(", ")", ")", ";", "MachineInstr", "::", "mmo_iterator", "MemRefs", "=", "MF", ".", "allocateMemRefsArray", "(", "NR", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NR", ";", "++", "i", ")", "MemRefs", "[", "i", "]", "=", "*", "I", "++", ";"], "File": "HexagonExpandCondsets", "Func": "predicateAt", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16544, "Length": 173, "Cover_Rate": 0.4516971279373368, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "'@'", "+", "utostr", "(", "TargetRegisterInfo", "::", "virtReg2Index", "(", "RegNo", ")", "+", "NumArgs", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyAsmPrinter", "Func": "regToString", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16545, "Length": 16, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vqrdmulhq_m_sv4si", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vqrdmulhq_m_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16546, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstructionSelector", "::", "renderNegateImm", "(", "MachineInstrBuilder", "&", "MIB", ",", "const", "MachineInstr", "&", "MI", ",", "int", "OpIdx", ")", "const", "{"], "ground_truth": ["assert", "(", "MI", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_CONSTANT", "&&", "OpIdx", "==", "-", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "AMDGPUInstructionSelector", "Func": "renderNegateImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16547, "Length": 39, "Cover_Rate": 0.639344262295082, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "verifyReturnAddressArgumentIsConstant", "(", "Op", ",", "DAG", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "(", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "unsigned", "RA", "=", "ABI", ".", "IsN64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MFI", ".", "setReturnAddressIsTaken", "(", "true", ")", ";", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "RA", ",", "getRegClassFor", "(", "VT", ")", ")", ";", "return", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "SDLoc", "(", "Op", ")", ",", "Reg", ",", "VT", ")", ";"], "ground_truth": ["}"], "File": "MipsISelLowering10", "Func": "lowerRETURNADDR", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16548, "Length": 126, "Cover_Rate": 0.875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";", "AU", ".", "setPreservesCFG", "(", ")", ";", "getSelectionDAGFallbackAnalysisUsage", "(", "AU", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "ground_truth": ["}"], "File": "AArch64PostSelectOptimize", "Func": "getAnalysisUsage", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16549, "Length": 28, "Cover_Rate": 0.717948717948718, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "lowerV8I32VectorShuffle", "(", "SDValue", "Op", ",", "SDValue", "V1", ",", "SDValue", "V2", ",", "const", "<ISA_LIT>Subtarget", "*", "Subtarget", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDLoc", "DL", "(", "Op", ")", ";", "assert", "(", "V1", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "V2", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "ShuffleVectorSDNode", "*", "SVOp", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ")", ";", "ArrayRef", "<", "int", ">", "Mask", "=", "SVOp", "->", "getMask", "(", ")", ";", "assert", "(", "Mask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Subtarget", "->", "hasAVX2", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "SDValue", "Blend", "=", "lowerVectorShuffleAsBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "SDValue", "Broadcast", "=", "lowerVectorShuffleAsBroadcast", "(", "<STR_LIT>", ",", "DL", ",", "V1", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Broadcast", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RepeatedMask", ";", "if", "(", "is128BitLaneRepeatedShuffleMask", "(", "<STR_LIT>", ",", "Mask", ",", "RepeatedMask", ")", ")", "{", "assert", "(", "RepeatedMask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "isSingleInputShuffleMask", "(", "Mask", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "RepeatedMask", ",", "DAG", ")", ")", ";", "if", "(", "isShuffleEquivalent", "(", "Mask", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ")", ";", "if", "(", "isShuffleEquivalent", "(", "Mask", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ")", ";", "}", "if", "(", "isSingleInputShuffleMask", "(", "Mask", ")", ")", "{", "SDValue", "VPermMask", "[", "<NUM_LIT>", "]", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "VPermMask", "[", "i", "]", "=", "Mask", "[", "i", "]", "<", "<NUM_LIT>", "?", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ":", "DAG", ".", "getConstant", "(", "Mask", "[", "i", "]", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "VPermMask", ")", ",", "V1", ")", ";", "}", "return", "lowerVectorShuffleAsDecomposedShuffleBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering225", "Func": "lowerV8I32VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16550, "Length": 395, "Cover_Rate": 0.9164733178654292, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "param_iterator", "local_end", "(", ")", "const", "{", "return", "LocalParams", ".", "end", "(", ")", ";"], "ground_truth": ["}"], "File": "PTXParamManager", "Func": "local_end", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16551, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Operand", "*", "Op", "=", "new", "<ISA_LIT>Operand", "(", "Token", ")", ";", "Op", "->", "Tok", ".", "Data", "=", "Str", ".", "data", "(", ")", ";", "Op", "->", "Tok", ".", "Length", "=", "Str", ".", "size", "(", ")", ";"], "ground_truth": ["Op", "->", "StartLoc", "=", "S", ";"], "File": "PatmosAsmParser", "Func": "CreateToken", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 16552, "Length": 40, "Cover_Rate": 0.6451612903225806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Field", "H", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "|", "(", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "Field", "G", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "|", "(", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "auto", "DecodeRegisterOrImm", "=", "[", "&", "Inst", ",", "Address", ",", "Decoder", "]", "(", "Field", "RegNum", ",", "Field", "Value", ")", "{", "if", "(", "<NUM_LIT>", "==", "RegNum", ")", "{"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Value", ")", ")", ";"], "File": "ARCDisassembler13", "Func": "DecodeMoveHRegInstruction", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16553, "Length": 88, "Cover_Rate": 0.5057471264367817, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HasVFPv4", "=", "false", ";", "HasV8FP", "=", "false", ";", "HasNEON", "=", "false", ";", "UseNEONForSinglePrecisionFP", "=", "false", ";", "UseMulOps", "=", "UseFusedMulOps", ";", "SlowFPVMLx", "=", "false", ";", "HasVMLxForwarding", "=", "false", ";", "SlowFPBrcc", "=", "false", ";", "InThumbMode", "=", "false", ";", "HasThumb2", "=", "false", ";", "IsMClass", "=", "false", ";", "No<ISA_LIT>", "=", "false", ";", "PostRAScheduler", "=", "false", ";", "IsR9Reserved", "=", "ReserveR9", ";", "UseMovt", "=", "false", ";", "SupportsTailCall", "=", "false", ";", "HasFP16", "=", "false", ";", "HasD16", "=", "false", ";", "HasHardwareDivide", "=", "false", ";", "HasHardwareDivideIn<ISA_LIT>", "=", "false", ";", "HasT2ExtractPack", "=", "false", ";", "HasDataBarrier", "=", "false", ";", "Pref32BitThumb", "=", "false", ";", "AvoidCPSRPartialUpdate", "=", "false", ";", "AvoidMOVsShifterOperand", "=", "false", ";", "HasRAS", "=", "false", ";"], "ground_truth": ["HasMPExtension", "=", "false", ";"], "File": "ARMSubtarget11", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16554, "Length": 108, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "NumRegs", "=", "MI", ".", "getNumOperands", "(", ")", "-", "Desc", ".", "getNumOperands", "(", ")", ";", "return", "(", "NumRegs", "/", "<NUM_LIT>", ")", "+", "(", "NumRegs", "%", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{"], "ground_truth": ["unsigned", "NumRegs", "=", "MI", ".", "getNumOperands", "(", ")", "-", "Desc", ".", "getNumOperands", "(", ")", "+", "<NUM_LIT>", ";"], "File": "ARMBaseInstrInfo110", "Func": "getNumMicroOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16555, "Length": 188, "Cover_Rate": 0.3500931098696462, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Depth", "=", "Op", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "MakeLibCallOptions", "CallOptions", ";", "return", "makeLibCall", "(", "DAG", ",", "RTLIB", "::", "RETURN_ADDRESS", ",", "Op", ".", "getValueType", "(", ")", ",", "{", "DAG", ".", "getConstant", "(", "Depth", ",", "DL", ",", "<STR_LIT>", ")", "}", ",", "CallOptions", ",", "DL", ")", ".", "first", ";"], "ground_truth": ["}"], "File": "WebAssemblyISelLowering15", "Func": "LowerRETURNADDR", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16556, "Length": 49, "Cover_Rate": 0.4260869565217391, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "instCombineSVECmpNE", "(", "IC", ",", "II", ")", ";", "case", "<STR_LIT>", ":", "return", "instCombineRDFFR", "(", "IC", ",", "II", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "instCombineSVELast", "(", "IC", ",", "II", ")", ";", "case", "<STR_LIT>", ":", "return", "instCombineSVECntElts", "(", "IC", ",", "II", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "instCombineSVECntElts", "(", "IC", ",", "II", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "instCombineSVECntElts", "(", "IC", ",", "II", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "instCombineSVECntElts", "(", "IC", ",", "II", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "instCombineSVEPTest", "(", "IC", ",", "II", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "instCombineSVEVectorMul", "(", "IC", ",", "II", ")", ";", "case", "<STR_LIT>", ":", "return", "instCombineSVEVectorFAdd", "(", "IC", ",", "II", ")", ";", "case", "<STR_LIT>", ":", "return", "instCombineSVEVectorBinOp", "(", "IC", ",", "II", ")", ";", "case", "<STR_LIT>", ":", "return", "instCombineSVETBL", "(", "IC", ",", "II", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "instCombineSVEUnpack", "(", "IC", ",", "II", ")", ";", "case", "<STR_LIT>", ":", "return", "instCombineSVETupleGet", "(", "IC", ",", "II", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "instCombineSVEZip", "(", "IC", ",", "II", ")", ";", "case", "<STR_LIT>", ":", "return", "instCombineLD1GatherIndex", "(", "IC", ",", "II", ")", ";", "case", "<STR_LIT>", ":", "return", "instCombineST1ScatterIndex", "(", "IC", ",", "II", ")", ";", "case", "<STR_LIT>", ":", "return", "instCombineSVELD1", "(", "IC", ",", "II", ",", "DL", ")", ";", "case", "<STR_LIT>", ":", "return", "instCombineSVEST1", "(", "IC", ",", "II", ",", "DL", ")", ";", "case", "<STR_LIT>", ":", "return", "instCombineSVESDIV", "(", "IC", ",", "II", ")", ";"], "ground_truth": ["}"], "File": "AArch64TargetTransformInfo60", "Func": "instCombineIntrinsic", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16557, "Length": 257, "Cover_Rate": 0.6425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "s390_preserve_fpr_arg_p", "(", "regnum", ")", "&&", "!", "cfun_fpr_save_p", "(", "regnum", ")", ")", "{", "rtx", "reg", "=", "gen_rtx_REG", "(", "DFmode", ",", "regnum", ")", ";", "add_reg_note", "(", "insn", ",", "REG_CFA_NO_RESTORE", ",", "reg", ")", ";", "add_reg_note", "(", "insn", ",", "REG_CFA_OFFSET", ",", "gen_rtx_SET", "(", "addr", ",", "reg", ")", ")", ";"], "ground_truth": ["}"], "File": "s3901", "Func": "save_fpr", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16558, "Length": 48, "Cover_Rate": 0.3096774193548387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LinearizedRegion", "::", "initLiveOut", "(", "RegionMRT", "*", "Region", ",", "const", "MachineRegisterInfo", "*", "MRI", ",", "const", "TargetRegisterInfo", "*", "TRI", ",", "PHILinearize", "&", "PHIInfo", ")", "{"], "ground_truth": ["storeLiveOuts", "(", "Region", ",", "MRI", ",", "TRI", ",", "PHIInfo", ")", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "initLiveOut", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16559, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "createNEONPreAllocPass", "(", ")", "{", "return", "new", "NEONPreAllocPass", "(", ")", ";"], "ground_truth": ["}"], "File": "NEONPreAllocPass", "Func": "createNEONPreAllocPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16560, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>IndirectThunks", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "AArch64SLSHardening", "Func": "AArch64IndirectThunks", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16561, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FixSGPRCopies", "::", "isVGPRToSGPRCopy", "(", "const", "TargetRegisterClass", "*", "SrcRC", ",", "const", "TargetRegisterClass", "*", "DstRC", ",", "const", "<ISA_LIT>RegisterInfo", "&", "TRI", ")", "const", "{", "return", "TRI", ".", "isSGPRClass", "(", "DstRC", ")", "&&", "TRI", ".", "hasVGPRs", "(", "SrcRC", ")", ";"], "ground_truth": ["}"], "File": "SIFixSGPRCopies12", "Func": "isVGPRToSGPRCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16562, "Length": 38, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "useCheriExactEquals", "(", ")", "const", "{", "return", "UseCheriExactEquals", ";"], "ground_truth": ["}"], "File": "MipsSubtarget43", "Func": "useCheriExactEquals", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16563, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "LowerJumpTable", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINIT_TRAMPOLINE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerADJUST_TRAMPOLINE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVAARG", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVACOPY", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSTACKRESTORE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerGET_DYNAMIC_AREA_OFFSET", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerEH_DWARF_CFA", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerLOAD", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSTORE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerTRUNCATE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ",", "SDLoc", "(", "Op", ")", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSHL_PARTS", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSRL_PARTS", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSRA_PARTS", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFunnelShift", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFunnelShift", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSCALAR_TO_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";"], "File": "PPCISelLowering100", "Func": "LowerOperation", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16564, "Length": 364, "Cover_Rate": 0.5608628659476117, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint16_t", "*", "<ISA_LIT>RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "static", "const", "uint16_t", "CalleeSavedRegs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ";"], "ground_truth": ["return", "CalleeSavedRegs", ";"], "File": "LEGRegisterInfo", "Func": "getCalleeSavedRegs", "Target": "LEG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16565, "Length": 40, "Cover_Rate": 0.7547169811320755, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "DDomain", "=", "DefMI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "<STR_LIT>", ";", "if", "(", "DDomain", "==", "<STR_LIT>", ")", "{", "unsigned", "DefClass", "=", "DefMI", ".", "getDesc", "(", ")", ".", "getSchedClass", "(", ")", ";", "int", "DefCycle", "=", "ItinData", "->", "getOperandCycle", "(", "DefClass", ",", "DefIdx", ")", ";", "return", "(", "DefCycle", "!=", "-", "<NUM_LIT>", "&&", "DefCycle", "<=", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)2", "Func": "hasLowDefLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16566, "Length": 58, "Cover_Rate": 0.5225225225225225, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CmpInst", "::", "FCMP_UNE", ":", "SETFOpc", "=", "&", "SETFOpcTable", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", ";", "break", ";", "}", "ResultReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "if", "(", "SETFOpc", ")", "{", "if", "(", "!", "<ISA_LIT>FastEmitCompare", "(", "LHS", ",", "RHS", ",", "VT", ",", "I", "->", "getDebugLoc", "(", ")", ")", ")", "return", "false", ";", "unsigned", "FlagReg1", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "unsigned", "FlagReg2", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "SETFOpc", "[", "<NUM_LIT>", "]", ")", ",", "FlagReg1", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "SETFOpc", "[", "<NUM_LIT>", "]", ")", ",", "FlagReg2", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "SETFOpc", "[", "<NUM_LIT>", "]", ")", ",", "ResultReg", ")", ".", "addReg", "(", "FlagReg1", ")", ".", "addReg", "(", "FlagReg2", ")", ";", "updateValueMap", "(", "I", ",", "ResultReg", ")", ";", "return", "true", ";", "}", "<STR_LIT>", "CC", ";", "bool", "SwapArgs", ";", "std", "::", "tie", "(", "CC", ",", "SwapArgs", ")", "=", "get<ISA_LIT>ConditionCode", "(", "Predicate", ")", ";", "assert", "(", "CC", "<=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "Opc", "=", "<STR_LIT>", "(", "CC", ")", ";", "if", "(", "SwapArgs", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "if", "(", "!", "<ISA_LIT>FastEmitCompare", "(", "LHS", ",", "RHS", ",", "VT", ",", "I", "->", "getDebugLoc", "(", ")", ")", ")", "return", "false", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ";"], "ground_truth": ["updateValueMap", "(", "I", ",", "ResultReg", ")", ";"], "File": "X86FastISel (2)6", "Func": "X86SelectCmp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16567, "Length": 271, "Cover_Rate": 0.4267716535433071, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "B", "=", "DAG", "->", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", "->", "getConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "A", ",", "Constant", "(", "immInByte", "*", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "return", "B", ";"], "ground_truth": ["}"], "File": "X86ParabixISelLowering", "Func": "ShiftRightLogicInByte", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16568, "Length": 38, "Cover_Rate": 0.3247863247863248, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "<ISA_LIT>PCLabelIndex", ",", "dl", ",", "<STR_LIT>", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";", "}", "return", "Result", ";", "}", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "Op", ".", "getValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "!", "Op", ".", "getValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering (3)", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16569, "Length": 440, "Cover_Rate": 0.5766710353866317, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "CarryInVal", "=", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<NUM_LIT>", ":", "-", "<NUM_LIT>", ";", "bool", "Success", ";", "MachineInstr", "*", "Load", ";", "Register", "LHS", ";", "MachineOperand", "Addr", "=", "MachineOperand", "::", "CreateReg", "(", "<NUM_LIT>", ",", "false", ")", ";", "unsigned", "Opcode", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Success", "=", "mi_match", "(", "Dst", ",", "MRI", ",", "m_GAdd", "(", "m_Reg", "(", "LHS", ")", ",", "m_all_of", "(", "m_MInstr", "(", "Load", ")", ",", "m_FoldedLdAbs", "(", "MI", ",", "Addr", ",", "AA", ")", ")", ")", ")", ";", "Opcode", "=", "<STR_LIT>", ";", "}", "else", "{", "Success", "=", "mi_match", "(", "Dst", ",", "MRI", ",", "m_GSub", "(", "m_Reg", "(", "LHS", ")", ",", "m_all_of", "(", "m_MInstr", "(", "Load", ")", ",", "m_FoldedLdAbs", "(", "MI", ",", "Addr", ",", "AA", ")", ")", ")", ")", ";", "Opcode", "=", "<STR_LIT>", ";", "}", "if", "(", "Success", ")", "{", "Register", "CIn", "=", "Builder", ".", "buildInstr", "(", "<STR_LIT>", ",", "{", "S1", "}", ",", "{", "CarryInVal", "}", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "auto", "Instr", "=", "Builder", ".", "buildInstr", "(", "Opcode", ")", ".", "addDef", "(", "Dst", ")", ".", "addDef", "(", "MRI", ".", "createGenericVirtualRegister", "(", "S1", ")", ")", ".", "addDef", "(", "MRI", ".", "createGenericVirtualRegister", "(", "S1", ")", ")", ".", "addUse", "(", "LHS", ")", ".", "add", "(", "Addr", ")", ".", "addUse", "(", "CIn", ")", ".", "cloneMemRefs", "(", "*", "Load", ")", ";", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "Instr", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "Register", "Idx", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Success", "=", "mi_match", "(", "Dst", ",", "MRI", ",", "m_GAdd", "(", "m_Reg", "(", "LHS", ")", ",", "m_all_of", "(", "m_MInstr", "(", "Load", ")", ",", "m_FoldedLdIdx", "(", "MI", ",", "Addr", ",", "Idx", ",", "AA", ")", ")", ")", ")", ";", "Opcode", "=", "<STR_LIT>", ";", "}", "else", "{", "Success", "=", "mi_match", "(", "Dst", ",", "MRI", ",", "m_GSub", "(", "m_Reg", "(", "LHS", ")", ",", "m_all_of", "(", "m_MInstr", "(", "Load", ")", ",", "m_FoldedLdIdx", "(", "MI", ",", "Addr", ",", "Idx", ",", "AA", ")", ")", ")", ")", ";", "Opcode", "=", "<STR_LIT>", ";", "}", "if", "(", "Success", ")", "{", "Register", "CIn", "=", "Builder", ".", "buildInstr", "(", "<STR_LIT>", ",", "{", "S1", "}", ",", "{", "CarryInVal", "}", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "auto", "Instr", "=", "Builder", ".", "buildInstr", "(", "Opcode", ")", ".", "addDef", "(", "Dst", ")", ".", "addDef", "(", "MRI", ".", "createGenericVirtualRegister", "(", "S1", ")", ")", ".", "addDef", "(", "MRI", ".", "createGenericVirtualRegister", "(", "S1", ")", ")", ".", "addUse", "(", "LHS", ")", ".", "add", "(", "Addr", ")", ".", "addUse", "(", "Idx", ")", ".", "addUse", "(", "CIn", ")", ".", "cloneMemRefs", "(", "*", "Load", ")", ";", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "Instr", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}"], "ground_truth": ["Register", "IndirAddr", ";"], "File": "MOSInstructionSelector", "Func": "selectAddSub", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16570, "Length": 466, "Cover_Rate": 0.5655339805825242, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "Def", "=", "RDA", "->", "getMIOperand", "(", "LoLoop", ".", "Start", ",", "isDo", "(", "LoLoop", ".", "Start", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "!", "Def", ")", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "File": "ARMLowOverheadLoops13", "Func": "IterationCountDCE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16571, "Length": 39, "Cover_Rate": 0.319672131147541, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CurrentState", "==", "FunctionStart", ")", "{"], "ground_truth": ["auto", "&", "TOut", "=", "reinterpret_cast", "<", "<ISA_LIT>TargetStreamer", "&", ">", "(", "*", "Out", ".", "getTargetStreamer", "(", ")", ")", ";"], "File": "WebAssemblyAsmParser", "Func": "ensureLocals", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16572, "Length": 25, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "OffsVT", "=", "<STR_LIT>", ";", "SDValue", "Zero", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "OffsVT", ")", ";", "switch", "(", "N", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "llvm_report_error", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "llvm_report_error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "if", "(", "N", ".", "hasOneUse", "(", ")", ")", "{", "SDValue", "Op0", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "switch", "(", "Op0", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Base", "=", "Op0", ";", "Index", "=", "Zero", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "{", "GlobalAddressSDNode", "*", "GSDN", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op0", ")", ";", "GlobalValue", "*", "GV", "=", "GSDN", "->", "getGlobal", "(", ")", ";", "if", "(", "GV", "->", "getAlignment", "(", ")", "==", "<NUM_LIT>", ")", "{", "Base", "=", "Op0", ";", "Index", "=", "Zero", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SPUISelDAGToDAG6", "Func": "SelectAFormAddr", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16573, "Length": 152, "Cover_Rate": 0.7342995169082126, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vshrq_n_u8", "(", "uint8x16_t", "__a", ",", "const", "int", "__b", ")", "{"], "ground_truth": ["return", "(", "uint8x16_t", ")", "__builtin_neon_vshru_nv16qi", "(", "(", "int8x16_t", ")", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon_vshrq_n_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16574, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "=", "AND", ";", "break", ";", "case", "<STR_LIT>", ":", "Op", "=", "XOR", ";", "break", ";", "case", "<STR_LIT>", ":", "Op", "=", "ADD", ";", "break", ";", "}", "Val", "=", "getAtomicLoadArithTargetConstant", "(", "CurDAG", ",", "dl", ",", "Op", ",", "NVT", ",", "Val", ")", ";", "bool", "isUnOp", "=", "!", "Val", ".", "getNode", "(", ")", ";", "bool", "isCN", "=", "Val", ".", "getNode", "(", ")", "&&", "(", "Val", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "switch", "(", "NVT", ".", "SimpleTy", ")", "{", "default", ":", "return", "nullptr", ";", "case", "<STR_LIT>", ":", "if", "(", "isCN", ")", "Opc", "=", "AtomicOpcTbl", "[", "Op", "]", "[", "ConstantI8", "]", ";", "else", "Opc", "=", "AtomicOpcTbl", "[", "Op", "]", "[", "I8", "]", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "isCN", ")", "{", "if", "(", "immSext8", "(", "Val", ".", "getNode", "(", ")", ")", ")", "Opc", "=", "AtomicOpcTbl", "[", "Op", "]", "[", "SextConstantI16", "]", ";", "else", "Opc", "=", "AtomicOpcTbl", "[", "Op", "]", "[", "ConstantI16", "]", ";", "}", "else", "Opc", "=", "AtomicOpcTbl", "[", "Op", "]", "[", "I16", "]", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "isCN", ")", "{", "if", "(", "immSext8", "(", "Val", ".", "getNode", "(", ")", ")", ")", "Opc", "=", "AtomicOpcTbl", "[", "Op", "]", "[", "SextConstantI32", "]", ";", "else", "Opc", "=", "AtomicOpcTbl", "[", "Op", "]", "[", "ConstantI32", "]", ";", "}", "else", "Opc", "=", "AtomicOpcTbl", "[", "Op", "]", "[", "I32", "]", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "AtomicOpcTbl", "[", "Op", "]", "[", "I64", "]", ";", "if", "(", "isCN", ")", "{", "if", "(", "immSext8", "(", "Val", ".", "getNode", "(", ")", ")", ")", "Opc", "=", "AtomicOpcTbl", "[", "Op", "]", "[", "SextConstantI64", "]", ";"], "ground_truth": ["else", "if", "(", "i64immSExt32", "(", "Val", ".", "getNode", "(", ")", ")", ")", "Opc", "=", "AtomicOpcTbl", "[", "Op", "]", "[", "ConstantI64", "]", ";"], "File": "X86ISelDAGToDAG75", "Func": "SelectAtomicLoadArith", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16575, "Length": 285, "Cover_Rate": 0.45023696682464454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CONSTEXPR", "svtbl2_impl", "(", ")", ":", "quiet", "<", "multi_vector_function", ">", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "aarch64-sve-builtins-sve2", "Func": "svtbl2_impl", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16576, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BlockPredication", "(", "Function", "&", "Func", ")", ":", "F", "(", "&", "Func", ")", "{"], "ground_truth": ["}"], "File": "JVMX2Java", "Func": "BlockPredication", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16577, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "Modifier", "==", "nullptr", "||", "Modifier", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "const", "MCOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "printRegName", "(", "O", ",", "MO", ".", "getReg", "(", ")", ")", ";", "return", ";", "}", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{"], "ground_truth": ["O", "<<", "MO", ".", "getImm", "(", ")", ";"], "File": "RISCVInstPrinter", "Func": "printOperand", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16578, "Length": 70, "Cover_Rate": 0.5511811023622047, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GSD", "->", "getAddressSpace", "(", ")", "!=", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", ")", "return", "<ISA_LIT>TargetLowering", "::", "LowerGlobalAddress", "(", "MFI", ",", "Op", ",", "DAG", ")", ";", "SDLoc", "DL", "(", "GSD", ")", ";", "const", "GlobalValue", "*", "GV", "=", "GSD", "->", "getGlobal", "(", ")", ";", "EVT", "PtrVT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "GA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "<STR_LIT>", ",", "GSD", "->", "getOffset", "(", ")", "+", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "GA", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering136", "Func": "LowerGlobalAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16579, "Length": 87, "Cover_Rate": 0.71900826446281, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Insn", "=", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "MCS51Disassembler", "Func": "readInstruction16", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16580, "Length": 25, "Cover_Rate": 0.3424657534246575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCOperand", "<ISA_LIT>Disassembler", "::", "decodeOperand_SGPR_32", "(", "unsigned", "Val", ")", "const", "{"], "ground_truth": ["return", "createSRegOperand", "(", "<STR_LIT>", ",", "Val", ")", ";"], "File": "AMDGPUDisassembler3", "Func": "decodeOperand_SGPR_32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16581, "Length": 18, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "size_t", "Start", "=", "<NUM_LIT>", ",", "Next", "=", "Name", ".", "find", "(", "'.'", ")", ";", "StringRef", "Mnemonic", "=", "Name", ".", "slice", "(", "Start", ",", "Next", ")", ";", "if", "(", "Mnemonic", "==", "<STR_LIT>", ")", "Mnemonic", "=", "<STR_LIT>", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "Mnemonic", ",", "NameLoc", ")", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "if", "(", "ParseOperand", "(", "Operands", ",", "Name", ")", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "}", "while", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "ParseOperand", "(", "Operands", ",", "Name", ")", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "}", "}", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";"], "ground_truth": ["return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";"], "File": "Cpu0AsmParser", "Func": "ParseInstruction", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16582, "Length": 212, "Cover_Rate": 0.9298245614035088, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmovq_n_f16", "(", "float16_t", "__a", ")", "{", "return", "__builtin_neon_vdup_nv8hf", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vmovq_n_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16583, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "Val", ">=", "<NUM_LIT>", "&&", "Val", "<=", "<NUM_LIT>", "&&", "(", "Val", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";"], "File": "ARMAsmParser111", "Func": "isMemThumbRIs4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16584, "Length": 38, "Cover_Rate": 0.5066666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AHi", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "A", ",", "A", ",", "ShufMask", ")", ";", "BHi", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "B", ",", "B", ",", "ShufMask", ")", ";", "AHi", "=", "DAG", ".", "getBitcast", "(", "ExVT", ",", "AHi", ")", ";", "BHi", "=", "DAG", ".", "getBitcast", "(", "ExVT", ",", "BHi", ")", ";", "AHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ExVT", ",", "AHi", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "ExVT", ")", ")", ";", "BHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ExVT", ",", "BHi", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "ExVT", ")", ")", ";", "}", "SDValue", "RLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ExVT", ",", "ALo", ",", "BLo", ")", ";", "SDValue", "RHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ExVT", ",", "AHi", ",", "BHi", ")", ";", "RLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ExVT", ",", "RLo", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "ExVT", ")", ")", ";", "RHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ExVT", ",", "RHi", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "ExVT", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "RLo", ",", "RHi", ")", ";", "}", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "assert", "(", "Subtarget", ".", "hasSSE2", "(", ")", "&&", "!", "Subtarget", ".", "hasSSE41", "(", ")", "&&", "<STR_LIT>", ")", ";", "static", "const", "int", "UnpackMask", "[", "]", "=", "{", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "SDValue", "Aodds", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "A", ",", "A", ",", "UnpackMask", ")", ";", "SDValue", "Bodds", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "B", ",", "B", ",", "UnpackMask", ")", ";", "SDValue", "Evens", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "A", ",", "B", ")", ";", "SDValue", "Odds", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Aodds", ",", "Bodds", ")", ";", "Evens", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "Evens", ")", ";", "Odds", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "Odds", ")", ";", "static", "const", "int", "ShufMask", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "Evens", ",", "Odds", ",", "ShufMask", ")", ";", "}", "assert", "(", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "Ahi", "=", "getTargetVShiftByConstNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "A", ",", "<NUM_LIT>", ",", "DAG", ")", ";", "SDValue", "Bhi", "=", "getTargetVShiftByConstNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "B", ",", "<NUM_LIT>", ",", "DAG", ")", ";"], "ground_truth": ["SDValue", "AhiBlo", "=", "Ahi", ";"], "File": "X86ISelLowering (3)", "Func": "LowerMUL", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16585, "Length": 446, "Cover_Rate": 0.3199426111908178, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>PassConfig", "(", "*", "this", ",", "PM", ")", ";"], "ground_truth": ["}"], "File": "XtensaTargetMachine1", "Func": "createPassConfig", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16586, "Length": 11, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "false", ";", "default", ":", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering", "Func": "hasSourceMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16587, "Length": 45, "Cover_Rate": 0.5113636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "(", "<STR_LIT>", ")", ":", "return", "<STR_LIT>", ";", "case", "(", "<STR_LIT>", ")", ":", "return", "<STR_LIT>", ";", "case", "(", "<STR_LIT>", ")", ":", "return", "<STR_LIT>", ";", "case", "(", "<STR_LIT>", ")", ":", "return", "<STR_LIT>", ";", "case", "(", "<STR_LIT>", ")", ":", "return", "<STR_LIT>", ";", "case", "(", "<STR_LIT>", ")", ":", "return", "<STR_LIT>", ";", "case", "(", "<STR_LIT>", ")", ":", "return", "<STR_LIT>", ";", "case", "(", "<STR_LIT>", ")", ":", "return", "<STR_LIT>", ";", "case", "(", "<STR_LIT>", ")", ":", "return", "<STR_LIT>", ";", "case", "(", "<STR_LIT>", ")", ":", "return", "<STR_LIT>", ";", "case", "(", "<STR_LIT>", ")", ":", "return", "<STR_LIT>", ";", "case", "(", "<STR_LIT>", ")", ":", "return", "<STR_LIT>", ";", "case", "(", "<STR_LIT>", ")", ":", "return", "<STR_LIT>", ";", "default", ":", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "TPCISelLowering", "Func": "getTargetNodeName", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16588, "Length": 110, "Cover_Rate": 0.4700854700854701, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "::", "src0", ",", "<STR_LIT>", "::", "src1", ",", "<STR_LIT>", "::", "src2", "}", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "int", "OperandIdx", "=", "TII", "->", "getOperandIdx", "(", "MI", "->", "getOpcode", "(", ")", ",", "Ops", "[", "i", "]", ")", ";", "if", "(", "OperandIdx", "<", "<NUM_LIT>", ")", "continue", ";"], "ground_truth": ["unsigned", "Src", "=", "MI", "->", "getOperand", "(", "OperandIdx", ")", ".", "getReg", "(", ")", ";"], "File": "R600Packetizer14", "Func": "substitutePV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16589, "Length": 69, "Cover_Rate": 0.4791666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op", "!=", "TargetOpcode", "::", "COPY", "&&", "!", "MI", ".", "isPHI", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "getRegBank", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "TRI", ")", "==", "&", "<STR_LIT>", ";"], "File": "AArch64RegisterBankInfo14", "Func": "hasFPConstraints", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16590, "Length": 40, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_cvtepi32_pd", "(", "__m128i", "__A", ")", "{"], "ground_truth": ["return", "(", "__m256d", ")", "__builtin_ia32_cvtdq2pd256", "(", "(", "__v4si", ")", "__A", ")", ";"], "File": "avxintrin1", "Func": "_mm256_cvtepi32_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16591, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TARGET_LRA", ";"], "ground_truth": ["}"], "File": "powerpcspe", "Func": "rs6000_lra_p", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16592, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_neon_vcmla90v2sf", "(", "__r", ",", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vcmla_rot90_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16593, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "OldDefReg", "=", "DefOp", ".", "getReg", "(", ")", ";", "auto", "*", "DefRC", "=", "MRI", "->", "getRegClass", "(", "OldDefReg", ")", ";", "unsigned", "UnhardenedReg", "=", "MRI", "->", "createVirtualRegister", "(", "DefRC", ")", ";", "DefOp", ".", "setReg", "(", "UnhardenedReg", ")", ";", "unsigned", "HardenedReg", "=", "hardenValueInRegister", "(", "UnhardenedReg", ",", "MBB", ",", "std", "::", "next", "(", "MI", ".", "getIterator", "(", ")", ")", ",", "Loc", ")", ";", "MRI", "->", "replaceRegWith", "(", "OldDefReg", ",", "HardenedReg", ")", ";", "++", "NumPostLoadRegsHardened", ";", "return", "HardenedReg", ";"], "ground_truth": ["}"], "File": "X86SpeculativeLoadHardening", "Func": "hardenPostLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16594, "Length": 76, "Cover_Rate": 0.6495726495726496, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineFunction", "::", "iterator", "I", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "processBasicBlock", "(", "*", "I", ")", ";", "if", "(", "FnHasLiveInYmm", ")", "addDirtySuccessor", "(", "MF", ".", "front", "(", ")", ")", ";", "while", "(", "!", "DirtySuccessors", ".", "empty", "(", ")", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "DirtySuccessors", ".", "back", "(", ")", ";", "DirtySuccessors", ".", "pop_back", "(", ")", ";", "BlockState", "&", "BBState", "=", "BlockStates", "[", "MBB", ".", "getNumber", "(", ")", "]", ";", "if", "(", "BBState", ".", "FirstUnguardedCall", "!=", "MBB", ".", "end", "(", ")", ")", "insertVZeroUpper", "(", "BBState", ".", "FirstUnguardedCall", ",", "MBB", ")", ";", "if", "(", "BBState", ".", "ExitState", "==", "PASS_THROUGH", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MBB", ".", "getNumber", "(", ")", "<<", "<STR_LIT>", ")", ";", "for", "(", "MachineBasicBlock", "::", "succ_iterator", "SI", "=", "MBB", ".", "succ_begin", "(", ")", ",", "SE", "=", "MBB", ".", "succ_end", "(", ")", ";", "SI", "!=", "SE", ";", "++", "SI", ")", "addDirtySuccessor", "(", "*", "*", "SI", ")", ";", "}"], "ground_truth": ["}"], "File": "X86VZeroUpper17", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16595, "Length": 171, "Cover_Rate": 0.46216216216216216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "set_unknown", "(", ")", "{"], "ground_truth": ["m_state", "=", "UNKNOWN", ";"], "File": "riscv-vsetvl", "Func": "set_unknown", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16596, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_scalefph128_mask", "(", "__C", ",", "__D", ",", "__A", ",", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16vlintrin", "Func": "_mm_mask_scalef_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16597, "Length": 13, "Cover_Rate": 0.3170731707317073, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isPseudoJumpSymbol", "(", ")", "const", "{", "int64_t", "Imm", ";", "<ISA_LIT>MCExpr", "::", "VariantKind", "VK", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ";", "if", "(", "!", "isImm", "(", ")", "||", "evaluateConstantImm", "(", "getImm", "(", ")", ",", "Imm", ",", "VK", ")", ")", "return", "false", ";"], "ground_truth": ["return", "<ISA_LIT>AsmParser", "::", "classifySymbolRef", "(", "getImm", "(", ")", ",", "VK", ")", "&&", "VK", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_CALL", ";"], "File": "RISCVAsmParser (2)", "Func": "isPseudoJumpSymbol", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16598, "Length": 57, "Cover_Rate": 0.9827586206896551, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int32x4_t", ")", "__builtin_neon_vrshlsv4si", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vrshlq_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16599, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "lowerFixedLengthVectorLoadToRVV", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "DL", "(", "Op", ")", ";", "auto", "*", "Load", "=", "cast", "<", "LoadSDNode", ">", "(", "Op", ")", ";", "assert", "(", "allowsMemoryAccessForAlignment", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "DAG", ".", "getDataLayout", "(", ")", ",", "Load", "->", "getMemoryVT", "(", ")", ",", "*", "Load", "->", "getMemOperand", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "MVT", "ContainerVT", "=", "getContainerForFixedLengthVector", "(", "VT", ")", ";", "SDValue", "VL", "=", "DAG", ".", "getConstant", "(", "VT", ".", "getVectorNumElements", "(", ")", ",", "DL", ",", "Subtarget", ".", "getXLenVT", "(", ")", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "{", "ContainerVT", ",", "<STR_LIT>", "}", ")", ";", "SDValue", "NewLoad", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "DL", ",", "VTs", ",", "{", "Load", "->", "getChain", "(", ")", ",", "Load", "->", "getBasePtr", "(", ")", ",", "VL", "}", ",", "Load", "->", "getMemoryVT", "(", ")", ",", "Load", "->", "getMemOperand", "(", ")", ")", ";", "SDValue", "Result", "=", "convertFromScalableVector", "(", "VT", ",", "NewLoad", ",", "DAG", ",", "Subtarget", ")", ";"], "ground_truth": ["return", "DAG", ".", "getMergeValues", "(", "{", "Result", ",", "Load", "->", "getChain", "(", ")", "}", ",", "DL", ")", ";"], "File": "RISCVISelLowering1", "Func": "lowerFixedLengthVectorLoadToRVV", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16600, "Length": 193, "Cover_Rate": 0.9747474747474747, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "const", "MCSymbolRefExpr", "*", "SR", "=", "cast", "<", "MCSymbolRefExpr", ">", "(", "Imm", ".", "Val", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "SR", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "addUnsignedOffset_b8s2Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16601, "Length": 29, "Cover_Rate": 0.3670886075949367, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ByValArgInfo", "(", ")", ":", "FirstIdx", "(", "<NUM_LIT>", ")", ",", "NumRegs", "(", "<NUM_LIT>", ")", ",", "Address", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "SICISelLowering", "Func": "ByValArgInfo", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16602, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "PhiInfo", ">", "Phis", ";", "for", "(", "auto", "&", "I", ":", "*", "C", ".", "LB", ")", "{", "if", "(", "!", "I", ".", "isPHI", "(", ")", ")", "break", ";", "unsigned", "PR", "=", "getDefReg", "(", "&", "I", ")", ";", "if", "(", "isConst", "(", "PR", ")", ")", "continue", ";", "bool", "BadUse", "=", "false", ",", "GoodUse", "=", "false", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MRI", "->", "use_operands", "(", "PR", ")", ")", "{", "const", "MachineInstr", "*", "UseI", "=", "MO", ".", "getParent", "(", ")", ";", "if", "(", "UseI", "->", "getParent", "(", ")", "!=", "C", ".", "LB", ")", "{"], "ground_truth": ["BadUse", "=", "true", ";"], "File": "HexagonBitSimplify10", "Func": "processLoop", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16603, "Length": 101, "Cover_Rate": 0.3607142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "DestBB", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "TheBit", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "TheBit", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "A64CMP", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "TheBit", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "TheBit", ".", "getValueType", "(", ")", ")", ",", "DAG", ".", "getCondCode", "(", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "A64CMP", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "DestBB", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering109", "Func": "LowerBRCOND", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16604, "Length": 98, "Cover_Rate": 0.620253164556962, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "useAA", "(", ")", "const", "override", "{"], "ground_truth": ["return", "isCortexA53", "(", ")", "||", "isCortexA57", "(", ")", ";"], "File": "AArch64Subtarget78", "Func": "useAA", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16605, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>TargetLowering", "::", "getNumInterleavedAccesses", "(", "VectorType", "*", "VecTy", ",", "const", "DataLayout", "&", "DL", ",", "bool", "UseScalable", ")", "const", "{", "unsigned", "VecSize", "=", "UseScalable", "?", "Subtarget", "->", "getMinSVEVectorSizeInBits", "(", ")", ":", "<NUM_LIT>", ";", "return", "std", "::", "max", "<", "unsigned", ">", "(", "<NUM_LIT>", ",", "(", "DL", ".", "getTypeSizeInBits", "(", "VecTy", ")", "+", "<NUM_LIT>", ")", "/", "VecSize", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering168", "Func": "getNumInterleavedAccesses", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16606, "Length": 57, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstrInfo", "::", "<ISA_LIT>InstrInfo", "(", "<ISA_LIT>Subtarget", "&", "STI", ")", ":", "<ISA_LIT>GenInstrInfo", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "STI", "(", "STI", ")", "{"], "ground_truth": ["}"], "File": "RISCVInstrInfo (2)", "Func": "RISCVInstrInfo", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16607, "Length": 22, "Cover_Rate": 0.8461538461538461, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "mask", "=", "gen_reg_rtx", "(", "TImode", ")", ";", "rtx", "offset", ";", "if", "(", "GET_CODE", "(", "ops", "[", "<NUM_LIT>", "]", ")", "==", "CONST_INT", ")", "offset", "=", "GEN_INT", "(", "INTVAL", "(", "ops", "[", "<NUM_LIT>", "]", ")", "*", "GET_MODE_SIZE", "(", "imode", ")", ")", ";", "else", "{", "offset", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "emit_insn", "(", "gen_mulsi3", "(", "offset", ",", "ops", "[", "<NUM_LIT>", "]", ",", "GEN_INT", "(", "GET_MODE_SIZE", "(", "imode", ")", ")", ")", ")", ";", "}", "emit_insn", "(", "gen_cpat", "(", "mask", ",", "stack_pointer_rtx", ",", "offset", ",", "GEN_INT", "(", "GET_MODE_SIZE", "(", "imode", ")", ")", ")", ")", ";"], "ground_truth": ["emit_insn", "(", "gen_shufb", "(", "ops", "[", "<NUM_LIT>", "]", ",", "ops", "[", "<NUM_LIT>", "]", ",", "ops", "[", "<NUM_LIT>", "]", ",", "mask", ")", ")", ";"], "File": "spu", "Func": "spu_builtin_insert", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16608, "Length": 115, "Cover_Rate": 0.7986111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VecVT", ".", "isFixedLengthVector", "(", ")", ")", "{", "ContainerVT", "=", "getContainerForFixedLengthVector", "(", "VecVT", ")", ";", "Vec", "=", "convertToScalableVector", "(", "ContainerVT", ",", "Vec", ",", "DAG", ",", "Subtarget", ")", ";", "}", "MVT", "M1VT", "=", "getLMUL1VT", "(", "ContainerVT", ")", ";", "MVT", "XLenVT", "=", "Subtarget", ".", "getXLenVT", "(", ")", ";", "SDValue", "Mask", ",", "VL", ";", "std", "::", "tie", "(", "Mask", ",", "VL", ")", "=", "getDefaultVLOps", "(", "VecVT", ",", "ContainerVT", ",", "DL", ",", "DAG", ",", "Subtarget", ")", ";", "SDValue", "NeutralElem", "=", "DAG", ".", "getNeutralElement", "(", "BaseOpc", ",", "DL", ",", "VecEltVT", ",", "SDNodeFlags", "(", ")", ")", ";"], "ground_truth": ["SDValue", "IdentitySplat", "=", "lowerScalarSplat", "(", "NeutralElem", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "XLenVT", ")", ",", "M1VT", ",", "DL", ",", "DAG", ",", "Subtarget", ")", ";"], "File": "RISCVISelLowering20", "Func": "lowerVECREDUCE", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16609, "Length": 119, "Cover_Rate": 0.3278236914600551, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>AsmParser", "::", "getConstantBusLimit", "(", "unsigned", "Opcode", ")", "const", "{", "if", "(", "!", "isGFX10Plus", "(", ")", ")", "return", "<NUM_LIT>", ";", "switch", "(", "Opcode", ")", "{", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AMDGPUAsmParser39", "Func": "getConstantBusLimit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16610, "Length": 31, "Cover_Rate": 0.3875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printInstruction", "(", "MI", ",", "OS", ")", ";", "printAnnotation", "(", "OS", ",", "Annot", ")", ";", "if", "(", "CommentStream", ")", "EmitAny<ISA_LIT>InstComments", "(", "MI", ",", "*", "CommentStream", ",", "getRegisterName", ")", ";"], "ground_truth": ["}"], "File": "X86IntelInstPrinter (2)", "Func": "printInst", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16611, "Length": 29, "Cover_Rate": 0.35365853658536583, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ",", "<STR_LIT>", "(", "c", ")", ":", ")", ";"], "ground_truth": ["return", "result", ";"], "File": "arm", "Func": "neon2_vmls_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16612, "Length": 29, "Cover_Rate": 0.6444444444444445, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "int", "_mm_movemask_pi8", "(", "__m64", "__A", ")", "{"], "ground_truth": ["return", "__builtin_arm_tmovmskb", "(", "(", "__v8qi", ")", "__A", ")", ";"], "File": "mmintrin", "Func": "_mm_movemask_pi8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16613, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "bitc", "::", "RMW_NAND", ";", "case", "AtomicRMWInst", "::", "Or", ":", "return", "bitc", "::", "RMW_OR", ";", "case", "AtomicRMWInst", "::", "Xor", ":", "return", "bitc", "::", "RMW_XOR", ";", "case", "AtomicRMWInst", "::", "Max", ":", "return", "bitc", "::", "RMW_MAX", ";", "case", "AtomicRMWInst", "::", "Min", ":", "return", "bitc", "::", "RMW_MIN", ";", "case", "AtomicRMWInst", "::", "UMax", ":", "return", "bitc", "::", "RMW_UMAX", ";", "case", "AtomicRMWInst", "::", "UMin", ":"], "ground_truth": ["return", "bitc", "::", "RMW_UMIN", ";"], "File": "DXILBitcodeWriter", "Func": "getEncodedRMWOperation", "Target": "DirectX", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16614, "Length": 65, "Cover_Rate": 0.41935483870967744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCCodeGenInfo", "*", "X", "=", "new", "MCCodeGenInfo", "(", ")", ";", "if", "(", "RM", "==", "Reloc", "::", "Default", ")", "{", "RM", "=", "Reloc", "::", "Static", ";", "}", "if", "(", "CM", "==", "CodeModel", "::", "Default", ")", "{", "CM", "=", "CodeModel", "::", "Small", ";", "}", "if", "(", "CM", "!=", "CodeModel", "::", "Small", "&&", "CM", "!=", "CodeModel", "::", "Large", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["X", "->", "initMCCodeGenInfo", "(", "RM", ",", "CM", ",", "OL", ")", ";"], "File": "XCoreMCTargetDesc25", "Func": "createXCoreMCCodeGenInfo", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16615, "Length": 71, "Cover_Rate": 0.7171717171717171, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "pat", ")", "==", "USE", "||", "GET_CODE", "(", "pat", ")", "==", "CLOBBER", ")", "continue", ";", "if", "(", "(", "GET_CODE", "(", "pat", ")", "==", "UNSPEC", "&&", "XINT", "(", "pat", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "||", "GET_CODE", "(", "insn", ")", "==", "CODE_LABEL", ")", "{", "if", "(", "b", ")", "while", "(", "bundle_pos", "<", "<NUM_LIT>", ")", "{", "emit_insn_before", "(", "gen_nop_type", "(", "b", "->", "t", "[", "bundle_pos", "]", ")", ",", "insn", ")", ";", "bundle_pos", "++", ";", "}", "if", "(", "GET_CODE", "(", "insn", ")", "!=", "CODE_LABEL", ")", "b", "=", "bundle", "+", "INTVAL", "(", "XVECEXP", "(", "pat", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "else", "b", "=", "<NUM_LIT>", ";", "bundle_pos", "=", "<NUM_LIT>", ";", "continue", ";", "}", "else", "if", "(", "GET_CODE", "(", "pat", ")", "==", "UNSPEC_VOLATILE", "&&", "XINT", "(", "pat", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "int", "t", "=", "INTVAL", "(", "XVECEXP", "(", "pat", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "b", ")", "while", "(", "bundle_pos", "<", "t", ")", "{", "emit_insn_before", "(", "gen_nop_type", "(", "b", "->", "t", "[", "bundle_pos", "]", ")", ",", "insn", ")", ";", "bundle_pos", "++", ";", "}", "continue", ";", "}", "if", "(", "bundle_pos", "==", "<NUM_LIT>", ")", "b", "=", "<NUM_LIT>", ";", "if", "(", "b", "&&", "INSN_P", "(", "insn", ")", ")", "{", "t", "=", "ia64_safe_type", "(", "insn", ")", ";", "if", "(", "asm_noperands", "(", "PATTERN", "(", "insn", ")", ")", ">=", "<NUM_LIT>", "||", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "ASM_INPUT", ")", "{", "while", "(", "bundle_pos", "<", "<NUM_LIT>", ")", "{"], "ground_truth": ["emit_insn_before", "(", "gen_nop_type", "(", "b", "->", "t", "[", "bundle_pos", "]", ")", ",", "insn", ")", ";"], "File": "ia642", "Func": "ia64_emit_nops", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16616, "Length": 253, "Cover_Rate": 0.6231527093596059, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extend", "=", "GET_CODE", "(", "orig_mem", ")", ";", "orig_mem", "=", "XEXP", "(", "orig_mem", ",", "<NUM_LIT>", ")", ";", "target_mode", "=", "GET_MODE", "(", "orig_mem", ")", ";", "}", "gcc_assert", "(", "MEM_P", "(", "orig_mem", ")", ")", ";", "orig_addr", "=", "XEXP", "(", "orig_mem", ",", "<NUM_LIT>", ")", ";", "plus_or_lo_sum", "=", "GET_CODE", "(", "orig_addr", ")", ";", "gcc_assert", "(", "plus_or_lo_sum", "==", "PLUS", "||", "plus_or_lo_sum", "==", "LO_SUM", ")", ";", "offset", "=", "XEXP", "(", "orig_addr", ",", "<NUM_LIT>", ")", ";", "new_addr", "=", "gen_rtx_fmt_ee", "(", "plus_or_lo_sum", ",", "ptr_mode", ",", "addis_value", ",", "offset", ")", ";", "new_mem", "=", "replace_equiv_address_nv", "(", "orig_mem", ",", "new_addr", ",", "false", ")", ";", "if", "(", "extend", "!=", "UNKNOWN", ")", "new_mem", "=", "gen_rtx_fmt_e", "(", "ZERO_EXTEND", ",", "extend_mode", ",", "new_mem", ")", ";", "new_mem", "=", "gen_rtx_UNSPEC", "(", "extend_mode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "new_mem", ")", ",", "UNSPEC_FUSION_GPR", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "target", ",", "new_mem", ")", ")", ";", "if", "(", "extend", "==", "SIGN_EXTEND", ")", "{", "int", "sub_off", "=", "(", "(", "BYTES_BIG_ENDIAN", ")", "?", "GET_MODE_SIZE", "(", "extend_mode", ")", "-", "GET_MODE_SIZE", "(", "target_mode", ")", ":", "<NUM_LIT>", ")", ";", "rtx", "sign_reg", "=", "simplify_subreg", "(", "target_mode", ",", "target", ",", "extend_mode", ",", "sub_off", ")", ";"], "ground_truth": ["emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "target", ",", "gen_rtx_SIGN_EXTEND", "(", "extend_mode", ",", "sign_reg", ")", ")", ")", ";"], "File": "rs60004", "Func": "expand_fusion_gpr_load", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16617, "Length": 196, "Cover_Rate": 0.6758620689655173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterAsmInfo", "<", "<ISA_LIT>LinuxTargetAsmInfo", ">", "Y", "(", "TheCell<ISA_LIT>Target", ")", ";"], "ground_truth": ["}"], "File": "SPUTargetMachine2", "Func": "LLVMInitializeCellSPUTarget", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16618, "Length": 10, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstrInfo", "::", "<ISA_LIT>InstrInfo", "(", "<ISA_LIT>TargetMachine", "&", "tm", ")", ":", "<ISA_LIT>GenInstrInfo", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "RI", "(", "tm", ",", "*", "this", ")", ",", "TM", "(", "tm", ")", "{"], "ground_truth": ["}"], "File": "OpenRISCInstrInfo", "Func": "OpenRISCInstrInfo", "Target": "OpenRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16619, "Length": 30, "Cover_Rate": 0.8823529411764706, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "~", "<ISA_LIT>Disassembler", "(", ")", "{"], "ground_truth": ["}"], "File": "VEDisassembler", "Func": "~VEDisassembler", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16620, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "base", "=", "NULL_RTX", ";", "switch", "(", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", "{", "case", "LABEL_REF", ":", "case", "SYMBOL_REF", ":", "base", "=", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "output_addr_const", "(", "file", ",", "base", ")", ";", "break", ";", "case", "CONST_INT", ":", "offset", "=", "INTVAL", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "switch", "(", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", "{", "case", "LABEL_REF", ":", "case", "SYMBOL_REF", ":", "base", "=", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "output_addr_const", "(", "file", ",", "base", ")", ";", "break", ";", "case", "CONST_INT", ":", "offset", "=", "INTVAL", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "round_constant", ")", "offset", "=", "(", "(", "offset", "+", "<NUM_LIT>", ")", "&", "~", "<NUM_LIT>", ")", ";", "switch", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "{", "case", "PLUS", ":", "if", "(", "offset", "<", "<NUM_LIT>", ")", "{", "offset", "=", "-", "offset", ";", "sep", "=", "<STR_LIT>", ";", "}"], "ground_truth": ["else", "sep", "=", "<STR_LIT>", ";"], "File": "pa", "Func": "pa_output_global_address", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16621, "Length": 212, "Cover_Rate": 0.527363184079602, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcmlaq_rot90_f32", "(", "float32x4_t", "__a", ",", "float32x4_t", "__b", ",", "float32x4_t", "__c", ")", "{", "return", "__builtin_mve_vcmlaq_rot90_fv4sf", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcmlaq_rot90_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16622, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "FrameAddr", "=", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getConstant", "(", "TD", "->", "getPointerSize", "(", ")", ",", "Subtarget", "->", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "DAG", ".", "getLoad", "(", "getPointerTy", "(", ")", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ",", "FrameAddr", ",", "Offset", ")", ",", "NULL", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering144", "Func": "LowerRETURNADDR", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16623, "Length": 79, "Cover_Rate": 0.4540229885057471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "parseComma", "(", ")", "{"], "ground_truth": ["if", "(", "check", "(", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ",", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ")", "return", "true", ";"], "File": "AArch64AsmParser1", "Func": "parseComma", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16624, "Length": 32, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "s390_non_addr_reg_read_p", "(", "rtx", "reg", ",", "rtx_insn", "*", "insn", ")", "{", "return", "reg_referenced_p", "(", "reg", ",", "PATTERN", "(", "insn", ")", ")", "&&", "!", "reg_used_in_mem_p", "(", "REGNO", "(", "reg", ")", ",", "PATTERN", "(", "insn", ")", ")", ";"], "ground_truth": ["}"], "File": "s390", "Func": "s390_non_addr_reg_read_p", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16625, "Length": 38, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "V", ")", ";", "SDValue", "Trunc", "[", "<NUM_LIT>", "]", "=", "{", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "for", "(", "int", "I", "=", "<NUM_LIT>", ";", "I", "<", "<NUM_LIT>", ";", "I", "++", ")", "if", "(", "Trunc", "[", "I", "]", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "Trunc", "[", "I", "]", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Trunc", "[", "I", "]", ")", ";", "SDValue", "Concat0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Trunc", "[", "<NUM_LIT>", "]", ",", "Trunc", "[", "<NUM_LIT>", "]", ")", ";", "SDValue", "Concat1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Trunc", "[", "<NUM_LIT>", "]", ",", "Trunc", "[", "<NUM_LIT>", "]", ")", ";", "SDValue", "Trunc0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Concat0", ")", ";", "SDValue", "Trunc1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Concat1", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Trunc0", ",", "Trunc1", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering69", "Func": "ReconstructTruncateFromBuildVector", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16626, "Length": 207, "Cover_Rate": 0.44612068965517243, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__a", "|", "~", "__b", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vorn_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16627, "Length": 7, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_u8_s8", "(", "int8x16_t", "__a", ")", "{", "return", "(", "uint8x16_t", ")", "__builtin_neon_vreinterpretv16qiv16qi", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vreinterpretq_u8_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16628, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>IREmitter", "::", "visitVASTART_SAVE_XMM_REGS", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "X86IREmitter", "Func": "visitVASTART_SAVE_XMM_REGS", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16629, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "M680x0InstrInfo", "Func": "getPassName", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16630, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Operand", "::", "<ISA_LIT>Operand", "(", "const", "<ISA_LIT>Operand", "&", "o", ")", ":", "MCParsedAsmOperand", "(", ")", "{", "Kind", "=", "o", ".", "Kind", ";"], "ground_truth": ["StartLoc", "=", "o", ".", "StartLoc", ";"], "File": "Z80Operand", "Func": "Z80Operand", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16631, "Length": 26, "Cover_Rate": 0.7878787878787878, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "Type", "*", ",", "<NUM_LIT>", ">", "Types", "=", "{", "Ty", ",", "Op1", "->", "getType", "(", ")", "}", ";", "SmallVector", "<", "Value", "*", ",", "<NUM_LIT>", ">", "Args", "{", "Op1", ",", "Op2", "}", ";"], "ground_truth": ["Function", "*", "Intrinsic", "=", "<STR_LIT>", "(", "F", "->", "getParent", "(", ")", ",", "IntID", ",", "Types", ")", ";"], "File": "SVEExpandLibCall", "Func": "CreateWhile", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16632, "Length": 50, "Cover_Rate": 0.5376344086021505, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCAsmInfoELF", "::", "~", "<ISA_LIT>MCAsmInfoELF", "(", ")", "{"], "ground_truth": ["}"], "File": "WebAssemblyMCAsmInfo15", "Func": "~WebAssemblyMCAsmInfoELF", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16633, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "<ISA_LIT>DAGToDAGISel", "::", "getGlobalBaseReg", "(", ")", "{", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "unsigned", "GlobalBaseReg", "=", "TM", ".", "getInstrInfo", "(", ")", "->", "getGlobalBaseReg", "(", "MF", ")", ";"], "ground_truth": ["return", "CurDAG", "->", "getRegister", "(", "GlobalBaseReg", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ".", "getNode", "(", ")", ";"], "File": "SparcISelDAGToDAG25", "Func": "getGlobalBaseReg", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16634, "Length": 50, "Cover_Rate": 0.9803921568627451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Kind", "==", "Memory", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "Mem", ".", "Base", ";"], "File": "MBlazeAsmParser1", "Func": "getMemBase", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16635, "Length": 14, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask3_fmsubadd_pd", "(", "__m256d", "__A", ",", "__m256d", "__B", ",", "__m256d", "__C", ",", "__mmask8", "__U", ")", "{", "return", "(", "__m256d", ")", "__builtin_ia32_vfmsubaddpd256_mask3", "(", "(", "__v4df", ")", "__A", ",", "(", "__v4df", ")", "__B", ",", "(", "__v4df", ")", "__C", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_mask3_fmsubadd_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16636, "Length": 56, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "auto", "&", "MLI", "=", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";"], "ground_truth": ["const", "auto", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";"], "File": "WebAssemblyCFGStackify28", "Func": "runOnMachineFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16637, "Length": 31, "Cover_Rate": 0.36046511627906974, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "memory_order_acquire", ":", "return", "MemorySemantics", "::", "Acquire", ";", "case", "memory_order_release", ":", "return", "MemorySemantics", "::", "Release", ";", "case", "memory_order_acq_rel", ":"], "ground_truth": ["return", "MemorySemantics", "::", "AcquireRelease", ";"], "File": "SPIRVOpenCLBIFs", "Func": "getSPIRVMemSemantics", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16638, "Length": 24, "Cover_Rate": 0.3870967741935484, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512d", ")", "__builtin_ia32_rangepd512_mask", "(", "(", "__v8df", ")", "__A", ",", "(", "__v8df", ")", "__B", ",", "__C", ",", "(", "__v8df", ")", "__W", ",", "(", "__mmask8", ")", "__U", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512dqintrin", "Func": "_mm512_mask_range_round_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16639, "Length": 32, "Cover_Rate": 0.47761194029850745, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TTI", "::", "TCC_Basic", ";", "}", "if", "(", "auto", "*", "VTy", "=", "dyn_cast", "<", "FixedVectorType", ">", "(", "Src", ")", ")", "{", "unsigned", "NumElem", "=", "VTy", "->", "getNumElements", "(", ")", ";", "if", "(", "NumElem", "==", "<NUM_LIT>", "&&", "VTy", "->", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "NumElem", "==", "<NUM_LIT>", "&&", "VTy", "->", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "!", "isPowerOf2_32", "(", "NumElem", ")", ")", "{", "APInt", "DemandedElts", "=", "APInt", "::", "getAllOnesValue", "(", "NumElem", ")", ";", "int", "Cost", "=", "BaseT", "::", "getMemoryOpCost", "(", "Opcode", ",", "VTy", "->", "getScalarType", "(", ")", ",", "Alignment", ",", "AddressSpace", ",", "CostKind", ")", ";", "int", "SplitCost", "=", "getScalarizationOverhead", "(", "VTy", ",", "DemandedElts", ",", "Opcode", "==", "Instruction", "::", "Load", ",", "Opcode", "==", "Instruction", "::", "Store", ")", ";", "return", "NumElem", "*", "Cost", "+", "SplitCost", ";"], "ground_truth": ["}"], "File": "X86TargetTransformInfo84", "Func": "getMemoryOpCost", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16640, "Length": 135, "Cover_Rate": 0.3813559322033898, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "}", "case", "DIV", ":", "{", "if", "(", "!", "TARGET_HAS_DIV", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "else", "if", "(", "speed", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "else", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "false", ";", "}", "case", "ASHIFT", ":", "case", "ASHIFTRT", ":", "case", "LSHIFTRT", ":", "case", "ROTATE", ":", "{", "if", "(", "!", "speed", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "else", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "false", ";", "}", "case", "ZERO_EXTRACT", ":", "if", "(", "TARGET_HAS_BMX", ")", "{", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "return", "false", ";", "case", "SIGN_EXTEND", ":", "{", "if", "(", "MEM_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "else", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "false", ";", "}", "case", "MEM", ":", "{", "rtx", "addr", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "*", "total", "=", "nios2_address_cost", "(", "addr", ",", "mode", ",", "ADDR_SPACE_GENERIC", ",", "speed", ")", ";", "if", "(", "outer_code", "==", "SET", "&&", "opno", "==", "<NUM_LIT>", ")", ";", "else", "if", "(", "outer_code", "==", "SET", "||", "outer_code", "==", "SIGN_EXTEND", "||", "outer_code", "==", "ZERO_EXTEND", ")", "{", "if", "(", "speed", ")", "*", "total", "+=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "}", "else", "*", "total", "+=", "COSTS_N_INSNS", "(", "speed", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "return", "true", ";", "}"], "ground_truth": ["default", ":"], "File": "nios25", "Func": "nios2_rtx_costs", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16641, "Length": 233, "Cover_Rate": 0.4774590163934426, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SrcVT", ".", "isVector", "(", ")", ")", "{", "if", "(", "SrcVT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", "{", "MVT", "IntegerVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "SrcVT", ".", "getVectorNumElements", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "IntegerVT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ";", "}", "return", "SDValue", "(", ")", ";", "}", "assert", "(", "SrcVT", "<=", "<STR_LIT>", "&&", "SrcVT", ">=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", "&&", "isScalarFPTypeInSSEReg", "(", "Op", ".", "getValueType", "(", ")", ")", ")", "return", "Op", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", "&&", "isScalarFPTypeInSSEReg", "(", "Op", ".", "getValueType", "(", ")", ")", "&&", "Subtarget", "->", "is64Bit", "(", ")", ")", "{", "return", "Op", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)4", "Func": "LowerSINT_TO_FP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16642, "Length": 132, "Cover_Rate": 0.45517241379310347, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "DestPhiReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "Register", "CurrDestReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "TpLoopBody", ",", "Dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DestPhiReg", ")", ".", "addUse", "(", "OpDestReg", ")", ".", "addMBB", "(", "TpEntry", ")", ".", "addUse", "(", "CurrDestReg", ")", ".", "addMBB", "(", "TpLoopBody", ")", ";", "Register", "LoopCounterPhiReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "Register", "RemainingLoopIterationsReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "TpLoopBody", ",", "Dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "LoopCounterPhiReg", ")", ".", "addUse", "(", "TotalIterationsReg", ")", ".", "addMBB", "(", "TpEntry", ")", ".", "addUse", "(", "RemainingLoopIterationsReg", ")", ".", "addMBB", "(", "TpLoopBody", ")", ";", "Register", "PredCounterPhiReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "Register", "RemainingElementsReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "TpLoopBody", ",", "Dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "PredCounterPhiReg", ")", ".", "addUse", "(", "ElementCountReg", ")", ".", "addMBB", "(", "TpEntry", ")", ".", "addUse", "(", "RemainingElementsReg", ")", ".", "addMBB", "(", "TpLoopBody", ")", ";", "Register", "VccrReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "TpLoopBody", ",", "Dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "VccrReg", ")", ".", "addUse", "(", "PredCounterPhiReg", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "TpLoopBody", ",", "Dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "RemainingElementsReg", ")", ".", "addUse", "(", "PredCounterPhiReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "Register", "SrcValueReg", ";", "if", "(", "IsMemcpy", ")", "{", "SrcValueReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";"], "ground_truth": ["BuildMI", "(", "TpLoopBody", ",", "Dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addDef", "(", "CurrSrcReg", ")", ".", "addDef", "(", "SrcValueReg", ")", ".", "addReg", "(", "SrcPhiReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addUse", "(", "VccrReg", ")", ";"], "File": "ARMISelLowering100", "Func": "genTPLoopBody", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16643, "Length": 317, "Cover_Rate": 0.5213815789473685, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "AddrReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "AddrReg", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["const", "IndirectBrInst", "*", "IB", "=", "cast", "<", "IndirectBrInst", ">", "(", "I", ")", ";"], "File": "PPCFastISel1", "Func": "SelectIndirectBr", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16644, "Length": 69, "Cover_Rate": 0.4859154929577465, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TypeRewriter", "::", "visitCallInst", "(", "CallInst", "&", "I", ")", "{", "IRBuilder", "<", ">", "Builder", "(", "&", "I", ")", ";", "SmallVector", "<", "Value", "*", ",", "<NUM_LIT>", ">", "Args", ";", "SmallVector", "<", "Type", "*", ",", "<NUM_LIT>", ">", "Types", ";", "bool", "NeedToReplace", "=", "false", ";", "Function", "*", "F", "=", "I", ".", "getCalledFunction", "(", ")", ";", "std", "::", "string", "Name", "=", "F", "->", "getName", "(", ")", ".", "str", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "I", ".", "getNumArgOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Value", "*", "Arg", "=", "I", ".", "getArgOperand", "(", "i", ")", ";", "if", "(", "Arg", "->", "getType", "(", ")", "==", "v16i8", ")", "{", "Args", ".", "push_back", "(", "Builder", ".", "CreateBitCast", "(", "Arg", ",", "i128", ")", ")", ";", "Types", ".", "push_back", "(", "i128", ")", ";", "NeedToReplace", "=", "true", ";", "Name", "=", "Name", "+", "<STR_LIT>", ";", "}", "else", "if", "(", "Arg", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", "&&", "Arg", "->", "getType", "(", ")", "->", "getVectorNumElements", "(", ")", "==", "<NUM_LIT>", "&&", "Arg", "->", "getType", "(", ")", "->", "getVectorElementType", "(", ")", "==", "Type", "::", "getInt32Ty", "(", "I", ".", "getContext", "(", ")", ")", ")", "{", "Type", "*", "ElementTy", "=", "Arg", "->", "getType", "(", ")", "->", "getVectorElementType", "(", ")", ";", "std", "::", "string", "TypeName", "=", "<STR_LIT>", ";", "InsertElementInst", "*", "Def", "=", "dyn_cast", "<", "InsertElementInst", ">", "(", "Arg", ")", ";", "assert", "(", "Def", ")", ";", "Args", ".", "push_back", "(", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Types", ".", "push_back", "(", "ElementTy", ")", ";", "std", "::", "string", "VecTypeName", "=", "<STR_LIT>", "+", "TypeName", ";"], "ground_truth": ["Name", "=", "Name", ".", "replace", "(", "Name", ".", "find", "(", "VecTypeName", ")", ",", "VecTypeName", ".", "length", "(", ")", ",", "TypeName", ")", ";"], "File": "SITypeRewriter1", "Func": "visitCallInst", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16645, "Length": 279, "Cover_Rate": 0.7063291139240506, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "arm_array_mode_supported_p", "(", "machine_mode", "mode", ",", "unsigned", "HOST_WIDE_INT", "nelems", ")", "{", "if", "(", "TARGET_NEON", "&&", "(", "VALID_NEON_DREG_MODE", "(", "mode", ")", "||", "VALID_NEON_QREG_MODE", "(", "mode", ")", ")", "&&", "(", "nelems", ">=", "<NUM_LIT>", "&&", "nelems", "<=", "<NUM_LIT>", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "arm4", "Func": "arm_array_mode_supported_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16646, "Length": 45, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Imm", "=", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Insn", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Imm", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "MipsDisassembler35", "Func": "DecodeSimm14PL26i", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16647, "Length": 29, "Cover_Rate": 0.5918367346938775, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getNumNamedVarArgParams", "(", ")", "const", "{", "return", "NumNamedVarArgParams", ";"], "ground_truth": ["}"], "File": "HexagonISelLowering (2)", "Func": "getNumNamedVarArgParams", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16648, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "hasBitPreservingFPLogic", "(", "EVT", "VT", ")", "const", "{", "return", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasStdExtZfh", "(", ")", ")", "||", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasStdExtF", "(", ")", ")", "||", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasStdExtD", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "RISCVISelLowering1", "Func": "hasBitPreservingFPLogic", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16649, "Length": 48, "Cover_Rate": 0.8888888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "Name", ",", "NameLoc", ")", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "false", ";", "if", "(", "parseOperand", "(", "Operands", ")", ")", "return", "true", ";", "while", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "if", "(", "parseOperand", "(", "Operands", ")", ")", "return", "true", ";", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "getParser", "(", ")", ".", "eatToEndOfStatement", "(", ")", ";"], "ground_truth": ["return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";"], "File": "ECLairAsmParser", "Func": "ParseInstruction", "Target": "ECLair", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16650, "Length": 112, "Cover_Rate": 0.7619047619047619, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "<ISA_LIT>RegisterInfo", "::", "intRegClass", "(", "unsigned", "Size", ")", "const", "{", "return", "&", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SICRegisterInfo", "Func": "intRegClass", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16651, "Length": 17, "Cover_Rate": 0.8947368421052632, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "int", "D8SpillFI", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "CSI", "[", "i", "]", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "{", "D8SpillFI", "=", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ";", "break", ";", "}", "bool", "isThumb", "=", "AFI", "->", "isThumbFunction", "(", ")", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "Opc", "=", "isThumb", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "<STR_LIT>", ")", ".", "addFrameIndex", "(", "D8SpillFI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ")", ";", "unsigned", "NextReg", "=", "<STR_LIT>", ";", "if", "(", "NumAlignedDPRCS2Regs", ">=", "<NUM_LIT>", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "NextReg", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitDefine", ")", ")", ";", "NextReg", "+=", "<NUM_LIT>", ";", "NumAlignedDPRCS2Regs", "-=", "<NUM_LIT>", ";", "}", "unsigned", "R4BaseReg", "=", "NextReg", ";", "if", "(", "NumAlignedDPRCS2Regs", ">=", "<NUM_LIT>", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "NextReg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitDefine", ")", ")", ";", "NextReg", "+=", "<NUM_LIT>", ";"], "ground_truth": ["NumAlignedDPRCS2Regs", "-=", "<NUM_LIT>", ";"], "File": "ARMFrameLowering58", "Func": "emitAlignedDPRCS2Restores", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16652, "Length": 306, "Cover_Rate": 0.576271186440678, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "output_move_strictqi", "(", "rtx", "*", "operands", ")", "{", "if", "(", "operands", "[", "<NUM_LIT>", "]", "==", "const0_rtx", "&&", "(", "(", "TARGET_68020", "||", "TARGET_COLDFIRE", ")", "||", "!", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "MEM", "&&", "MEM_VOLATILE_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ")", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "m68k3", "Func": "output_move_strictqi", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16653, "Length": 54, "Cover_Rate": 0.9818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vsliq_m_n_sv16qi", "(", "__a", ",", "__b", ",", "__imm", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vsliq_m_n_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16654, "Length": 13, "Cover_Rate": 0.4482758620689655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "IsFlagSetting", "=", "false", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "switch", "(", "MIOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "(", "MIOpc", "==", "<STR_LIT>", "||", "MIOpc", "==", "<STR_LIT>", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "MachineBasicBlock", "::", "iterator", "I", "(", "DefMI", ")", ",", "E", "(", "MI", ")", ";", "for", "(", "I", "=", "std", "::", "next", "(", "I", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "modifiesRegister", "(", "<STR_LIT>", ",", "TRI", ")", "||", "I", "->", "readsRegister", "(", "<STR_LIT>", ",", "TRI", ")", ")", "return", "false", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "DefMI", ".", "print", "(", "dbgs", "(", ")", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "MI", ".", "print", "(", "dbgs", "(", ")", ")", ")", ";", "NewCmp", "=", "convertToFlagSetting", "(", "DefMI", ",", "IsFlagSetting", ")", ";", "NewBr", "=", "convertToCondBr", "(", "MI", ")", ";", "break", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "IsFlagSetting", "=", "false", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "switch", "(", "MIOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "(", "MIOpc", "==", "<STR_LIT>", "||", "MIOpc", "==", "<STR_LIT>", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "MachineBasicBlock", "::", "iterator", "I", "(", "DefMI", ")", ",", "E", "(", "MI", ")", ";", "for", "(", "I", "=", "std", "::", "next", "(", "I", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "modifiesRegister", "(", "<STR_LIT>", ",", "TRI", ")", "||", "I", "->", "readsRegister", "(", "<STR_LIT>", ",", "TRI", ")", ")", "return", "false", ";", "}"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "File": "AArch64CondBrTuning10", "Func": "tryToTuneBranch", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16655, "Length": 460, "Cover_Rate": 0.5742821473158551, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "restrictIT", "(", ")", "const", "{", "return", "RestrictIT", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "restrictIT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16656, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Reg", "==", "-", "<NUM_LIT>", ")", "{", "Error", "(", "BaseRegTok", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "SMLoc", "E", "=", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RBrac", ")", ")", "{", "Error", "(", "E", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";"], "ground_truth": ["}"], "File": "ARM64AsmParser", "Func": "tryParseNoIndexMemory", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16657, "Length": 57, "Cover_Rate": 0.31843575418994413, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "}", ";", "for", "(", "GlobalVariable", "&", "GV", ":", "Mod", "->", "globals", "(", ")", ")", "{", "if", "(", "GV", ".", "getAddressSpace", "(", ")", "!=", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", ")", "continue", ";", "if", "(", "visitUsers", "(", "&", "GV", ",", "&", "GV", ")", ")", "{", "UsedLDS", ".", "insert", "(", "&", "GV", ")", ";", "Stack", ".", "clear", "(", ")", ";", "continue", ";", "}", "while", "(", "!", "Stack", ".", "empty", "(", ")", ")", "{", "const", "Constant", "*", "C", "=", "Stack", ".", "pop_back_val", "(", ")", ";", "if", "(", "visitUsers", "(", "&", "GV", ",", "C", ")", ")", "{", "UsedLDS", ".", "insert", "(", "&", "GV", ")", ";", "Stack", ".", "clear", "(", ")", ";", "break", ";", "}", "}", "}", "const", "DataLayout", "&", "DL", "=", "Mod", "->", "getDataLayout", "(", ")", ";", "SmallVector", "<", "std", "::", "pair", "<", "uint64_t", ",", "Align", ">", ",", "<NUM_LIT>", ">", "AllocatedSizes", ";", "AllocatedSizes", ".", "reserve", "(", "UsedLDS", ".", "size", "(", ")", ")", ";", "for", "(", "const", "GlobalVariable", "*", "GV", ":", "UsedLDS", ")", "{", "Align", "Alignment", "=", "DL", ".", "getValueOrABITypeAlignment", "(", "GV", "->", "getAlign", "(", ")", ",", "GV", "->", "getValueType", "(", ")", ")", ";", "uint64_t", "AllocSize", "=", "DL", ".", "getTypeAllocSize", "(", "GV", "->", "getValueType", "(", ")", ")", ";", "if", "(", "GV", "->", "hasExternalLinkage", "(", ")", "&&", "AllocSize", "==", "<NUM_LIT>", ")", "{", "LocalMemLimit", "=", "<NUM_LIT>", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "AllocatedSizes", ".", "emplace_back", "(", "AllocSize", ",", "Alignment", ")", ";", "}", "llvm", "::", "sort", "(", "AllocatedSizes", ",", "[", "]", "(", "std", "::", "pair", "<", "uint64_t", ",", "Align", ">", "LHS", ",", "std", "::", "pair", "<", "uint64_t", ",", "Align", ">", "RHS", ")", "{", "return", "LHS", ".", "second", "<", "RHS", ".", "second", ";", "}", ")", ";"], "ground_truth": ["CurrentLocalMemUsage", "=", "<NUM_LIT>", ";"], "File": "AMDGPUPromoteAlloca12", "Func": "hasSufficientLocalMem", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16658, "Length": 281, "Cover_Rate": 0.41323529411764703, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetName", "=", "std", "::", "string", "(", "CPU", ".", "empty", "(", ")", "?", "<STR_LIT>", ":", "CPU", ")", ";", "ParseSubtargetFeatures", "(", "TargetName", ",", "FS", ")", ";", "if", "(", "PTXVersion", "==", "<NUM_LIT>", ")", "{", "PTXVersion", "=", "<NUM_LIT>", ";", "}"], "ground_truth": ["return", "*", "this", ";"], "File": "NVPTXSubtarget17", "Func": "initializeSubtargetDependencies", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16659, "Length": 40, "Cover_Rate": 0.7407407407407407, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "<ISA_LIT>InstrInfo", "::", "getOpRegClass", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpNo", ")", "const", "{", "const", "MachineRegisterInfo", "&", "MRI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "MI", ".", "isVariadic", "(", ")", "||", "OpNo", ">=", "Desc", ".", "getNumOperands", "(", ")", "||", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "RegClass", "==", "-", "<NUM_LIT>", ")", "{", "Register", "Reg", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", ";", "if", "(", "Reg", ".", "isVirtual", "(", ")", ")", "return", "MRI", ".", "getRegClass", "(", "Reg", ")", ";"], "ground_truth": ["return", "RI", ".", "getPhysRegClass", "(", "Reg", ")", ";"], "File": "SIInstrInfo111", "Func": "getOpRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16660, "Length": 117, "Cover_Rate": 0.841726618705036, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "pass_handle_trap_shadows", "(", "gcc", "::", "context", "*", "ctxt", ")", ":", "rtl_opt_pass", "(", "pass_data_handle_trap_shadows", ",", "ctxt", ")", "{"], "ground_truth": ["}"], "File": "alpha", "Func": "pass_handle_trap_shadows", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16661, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DenseMap", "<", "const", "Function", "*", ",", "bool", ">", "seenMap", ";", "for", "(", "Module", "::", "const_iterator", "FI", "=", "M", ".", "begin", "(", ")", ",", "FE", "=", "M", ".", "end", "(", ")", ";", "FI", "!=", "FE", ";", "++", "FI", ")", "{", "const", "Function", "*", "F", "=", "&", "*", "FI", ";", "if", "(", "F", "->", "getAttributes", "(", ")", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "{", "emitDeclaration", "(", "F", ",", "O", ")", ";", "continue", ";", "}", "if", "(", "F", "->", "isDeclaration", "(", ")", ")", "{", "if", "(", "F", "->", "use_empty", "(", ")", ")", "continue", ";", "if", "(", "F", "->", "getIntrinsicID", "(", ")", ")", "continue", ";", "emitDeclaration", "(", "F", ",", "O", ")", ";", "continue", ";", "}"], "ground_truth": ["for", "(", "const", "User", "*", "U", ":", "F", "->", "users", "(", ")", ")", "{"], "File": "NVPTXAsmPrinter37", "Func": "emitDeclarations", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16662, "Length": 125, "Cover_Rate": 0.42662116040955633, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "fill_native_cpu_config", "(", "int", "p_arch_native", ",", "int", "p_tune_native", ")", "{", "int", "ret_cpu_type", ";", "if", "(", "!", "(", "p_arch_native", "||", "p_tune_native", ")", ")", "return", "CPU_NATIVE", ";", "cache_cpucfg", "(", ")", ";", "switch", "(", "cpucfg_cache", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ")", "{", "case", "<NUM_LIT>", ":", "NATIVE_BASE_ISA", "=", "ISA_BASE_LA64V100", ";", "break", ";", "default", ":", "if", "(", "p_arch_native", ")", "fatal_error", "(", "UNKNOWN_LOCATION", ",", "<STR_LIT>", ",", "(", "unsigned", "int", ")", "(", "cpucfg_cache", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ")", ",", "<STR_LIT>", "OPTSTR_ARCH", "<STR_LIT>", "STR_CPU_NATIVE", ")", ";", "}", "switch", "(", "cpucfg_cache", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ")", "{", "case", "<NUM_LIT>", ":", "NATIVE_FPU", "=", "ISA_EXT_FPU64", ";", "break", ";", "case", "<NUM_LIT>", ":", "NATIVE_FPU", "=", "ISA_EXT_FPU32", ";", "break", ";", "case", "<NUM_LIT>", ":", "NATIVE_FPU", "=", "ISA_EXT_NOFPU", ";", "break", ";", "default", ":", "if", "(", "p_arch_native", ")", "fatal_error", "(", "UNKNOWN_LOCATION", ",", "<STR_LIT>", ",", "(", "unsigned", "int", ")", "(", "cpucfg_cache", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ")", ",", "<STR_LIT>", "OPTSTR_ARCH", "<STR_LIT>", "STR_CPU_NATIVE", ")", ";", "}", "int", "l1d_present", "=", "<NUM_LIT>", ",", "l1u_present", "=", "<NUM_LIT>", ";", "int", "l2d_present", "=", "<NUM_LIT>", ";", "uint32_t", "l1_szword", ",", "l2_szword", ";", "l1u_present", "|=", "cpucfg_cache", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ";", "l1d_present", "|=", "cpucfg_cache", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ";", "l1_szword", "=", "l1d_present", "?", "<NUM_LIT>", ":", "(", "l1u_present", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "l1_szword", "=", "l1_szword", "?", "cpucfg_cache", "[", "l1_szword", "]", ":", "<NUM_LIT>", ";", "l2d_present", "|=", "cpucfg_cache", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ";", "l2d_present", "|=", "cpucfg_cache", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ";", "l2_szword", "=", "l2d_present", "?", "cpucfg_cache", "[", "<NUM_LIT>", "]", ":", "<NUM_LIT>", ";", "loongarch_cpu_cache", "[", "CPU_NATIVE", "]", ".", "l1d_line_size", "=", "<NUM_LIT>", "<<", "(", "(", "l1_szword", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", ";"], "ground_truth": ["loongarch_cpu_cache", "[", "CPU_NATIVE", "]", ".", "l1d_size", "=", "(", "<NUM_LIT>", "<<", "(", "(", "l1_szword", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", ")", "*", "(", "(", "l1_szword", "&", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ")", "*", "(", "<NUM_LIT>", "<<", "(", "(", "l1_szword", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", ")", ">>", "<NUM_LIT>", ";"], "File": "loongarch-cpu", "Func": "fill_native_cpu_config", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16663, "Length": 307, "Cover_Rate": 0.7156177156177156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "addToListsIfDependent", "(", "MachineInstr", "&", "MI", ",", "DenseSet", "<", "unsigned", ">", "&", "RegDefs", ",", "DenseSet", "<", "unsigned", ">", "&", "PhysRegUses", ",", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "Insts", ")", "{", "for", "(", "MachineOperand", "&", "Use", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "Use", ".", "isReg", "(", ")", "&&", "(", "(", "Use", ".", "readsReg", "(", ")", "&&", "RegDefs", ".", "count", "(", "Use", ".", "getReg", "(", ")", ")", ")", "||", "(", "Use", ".", "isDef", "(", ")", "&&", "RegDefs", ".", "count", "(", "Use", ".", "getReg", "(", ")", ")", ")", "||", "(", "Use", ".", "isDef", "(", ")", "&&", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Use", ".", "getReg", "(", ")", ")", "&&", "PhysRegUses", ".", "count", "(", "Use", ".", "getReg", "(", ")", ")", ")", ")", ")", "{", "Insts", ".", "push_back", "(", "&", "MI", ")", ";", "addDefsUsesToList", "(", "MI", ",", "RegDefs", ",", "PhysRegUses", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "SILoadStoreOptimizer", "Func": "addToListsIfDependent", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16664, "Length": 143, "Cover_Rate": 0.959731543624161, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ix86_find_max_used_stack_alignment", "(", "stack_alignment", ",", "stack_realign", ")", ")", "{", "stack_realign", "=", "incoming_stack_boundary", "<", "stack_alignment", ";", "if", "(", "!", "stack_realign", ")", "{", "crtl", "->", "max_used_stack_slot_alignment", "=", "incoming_stack_boundary", ";", "crtl", "->", "stack_alignment_needed", "=", "incoming_stack_boundary", ";", "crtl", "->", "preferred_stack_boundary", "=", "incoming_stack_boundary", ";", "}", "}", "else", "{", "if", "(", "crtl", "->", "drap_reg", ")", "{", "basic_block", "bb", "=", "ENTRY_BLOCK_PTR_FOR_FN", "(", "cfun", ")", "->", "next_bb", ";", "if", "(", "!", "REGNO_REG_SET_P", "(", "DF_LR_IN", "(", "bb", ")", ",", "REGNO", "(", "crtl", "->", "drap_reg", ")", ")", ")", "{", "crtl", "->", "drap_reg", "=", "NULL_RTX", ";", "crtl", "->", "need_drap", "=", "false", ";", "}", "}", "else", "cfun", "->", "machine", "->", "no_drap_save_restore", "=", "true", ";", "frame_pointer_needed", "=", "false", ";", "stack_realign", "=", "false", ";", "crtl", "->", "max_used_stack_slot_alignment", "=", "incoming_stack_boundary", ";", "crtl", "->", "stack_alignment_needed", "=", "incoming_stack_boundary", ";", "crtl", "->", "stack_alignment_estimated", "=", "incoming_stack_boundary", ";", "if", "(", "crtl", "->", "preferred_stack_boundary", ">", "incoming_stack_boundary", ")", "crtl", "->", "preferred_stack_boundary", "=", "incoming_stack_boundary", ";", "df_finish_pass", "(", "true", ")", ";", "df_scan_alloc", "(", "NULL", ")", ";", "df_scan_blocks", "(", ")", ";", "df_compute_regs_ever_live", "(", "true", ")", ";", "df_analyze", "(", ")", ";", "if", "(", "flag_var_tracking", ")", "{", "df_ref", "ref", ",", "next", ";", "for", "(", "ref", "=", "DF_REG_USE_CHAIN", "(", "HARD_FRAME_POINTER_REGNUM", ")", ";"], "ground_truth": ["ref", ";", "ref", "=", "next", ")", "{"], "File": "i3867", "Func": "ix86_finalize_stack_frame_flags", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16665, "Length": 192, "Cover_Rate": 0.3575418994413408, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HighBitsOf32BitAddress", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "get32BitAddressHighBits", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16666, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "create_regs_rtx", "(", ")", "{", "ix_reg", "=", "gen_rtx", "(", "REG", ",", "HImode", ",", "HARD_X_REGNUM", ")", ";", "iy_reg", "=", "gen_rtx", "(", "REG", ",", "HImode", ",", "HARD_Y_REGNUM", ")", ";", "d_reg", "=", "gen_rtx", "(", "REG", ",", "HImode", ",", "HARD_D_REGNUM", ")", ";", "da_reg", "=", "gen_rtx", "(", "REG", ",", "QImode", ",", "HARD_A_REGNUM", ")", ";"], "ground_truth": ["m68hc11_soft_tmp_reg", "=", "gen_rtx", "(", "REG", ",", "HImode", ",", "SOFT_TMP_REGNUM", ")", ";"], "File": "m68hc11", "Func": "create_regs_rtx", "Target": "m68hc11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16667, "Length": 60, "Cover_Rate": 0.5405405405405406, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerFP_TO_SINT", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "Op", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "Vals", "=", "FP_TO_INTHelper", "(", "Op", ",", "DAG", ",", "true", ")", ";", "SDValue", "FIST", "=", "Vals", ".", "first", ",", "StackSlot", "=", "Vals", ".", "second", ";", "if", "(", "FIST", ".", "getNode", "(", ")", "==", "<NUM_LIT>", ")", "return", "Op", ";", "return", "DAG", ".", "getLoad", "(", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getDebugLoc", "(", ")", ",", "FIST", ",", "StackSlot", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering150", "Func": "LowerFP_TO_SINT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16668, "Length": 111, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", ";", "if", "(", "!", "Op", ".", "hasOneUse", "(", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "isSupportedExtend", "(", "Op", ")", ")", "return", "<NUM_LIT>", ";", "unsigned", "Opc", "=", "Op", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "if", "(", "ConstantSDNode", "*", "ShiftCst", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "uint64_t", "Shift", "=", "ShiftCst", "->", "getZExtValue", "(", ")", ";", "if", "(", "isSupportedExtend", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "(", "Shift", "<=", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "(", "VT", "==", "<STR_LIT>", "&&", "Shift", "<=", "<NUM_LIT>", ")", "||", "(", "VT", "==", "<STR_LIT>", "&&", "Shift", "<=", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";", "}"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "AArch64ISelLowering (2)2", "Func": "getCmpOperandFoldingProfit", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16669, "Length": 137, "Cover_Rate": 0.5661157024793388, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PassConfig", "(", "<ISA_LIT>TargetMachine", "&", "TM", ",", "PassManagerBase", "&", "PM", ")", ":", "TargetPassConfig", "(", "TM", ",", "PM", ")", "{"], "ground_truth": ["}"], "File": "BPFTargetMachine (2)1", "Func": "BPFPassConfig", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16670, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "mayBeCurLoad", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "auto", "&", "HST", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";"], "ground_truth": ["const", "uint64_t", "F", "=", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", ";"], "File": "HexagonInstrInfo (2)", "Func": "mayBeCurLoad", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16671, "Length": 45, "Cover_Rate": 0.6716417910447762, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isSHUFPMask", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", "Mask", ",", "EVT", "VT", ")", "{", "int", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "NumElems", "!=", "<NUM_LIT>", "&&", "NumElems", "!=", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["int", "Half", "=", "NumElems", "/", "<NUM_LIT>", ";"], "File": "X86ISelLowering191", "Func": "isSHUFPMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16672, "Length": 58, "Cover_Rate": 0.453125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>FastISel", "(", "FunctionLoweringInfo", "&", "funcInfo", ",", "const", "TargetLibraryInfo", "*", "libInfo", ")", ":", "FastISel", "(", "funcInfo", ",", "libInfo", ")", "{"], "ground_truth": ["Subtarget", "=", "&", "funcInfo", ".", "MF", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";"], "File": "X86FastISel56", "Func": "X86FastISel", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16673, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "dfa_state_size", "=", "state_size", "(", ")", ";", "temp_dfa_state", "=", "xmalloc", "(", "dfa_state_size", ")", ";", "prev_cycle_state", "=", "xmalloc", "(", "dfa_state_size", ")", ";", "}"], "ground_truth": ["dfa_pre_cycle_insn", "=", "make_insn_raw", "(", "gen_pre_cycle", "(", ")", ")", ";"], "File": "ia64", "Func": "ia64_init_dfa_pre_cycle_insn", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16674, "Length": 30, "Cover_Rate": 0.32608695652173914, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initialize<ISA_LIT>CopyElisionPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "JVMCopyElision", "Func": "JVMCopyElision", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16675, "Length": 11, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "XINT", "(", "unspec", ",", "<NUM_LIT>", ")", "==", "UNSPEC_MOV_PCREL_STEP3", ")", ";", "opnds", "[", "<NUM_LIT>", "]", "=", "got_rtx", ";", "if", "(", "XVECEXP", "(", "unspec", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "==", "text_label_rtx", ")", "opnds", "[", "<NUM_LIT>", "]", "=", "XVECEXP", "(", "unspec", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "else", "{", "gcc_assert", "(", "XVECEXP", "(", "unspec", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "==", "text_label_rtx", ")", ";", "opnds", "[", "<NUM_LIT>", "]", "=", "XVECEXP", "(", "unspec", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "opnds", "[", "<NUM_LIT>", "]", "=", "XVECEXP", "(", "unspec", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "GET_CODE", "(", "opnds", "[", "<NUM_LIT>", "]", ")", "!=", "SYMBOL_REF", ")", "return", ";"], "File": "tilegx", "Func": "replace_mov_pcrel_step3", "Target": "tilegx", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 16676, "Length": 105, "Cover_Rate": 0.3776978417266187, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "hasIntClamp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16677, "Length": 9, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SyntaxVariant", "==", "<NUM_LIT>", ")", "return", "new", "<ISA_LIT>InstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ",", "STI", ")", ";", "if", "(", "SyntaxVariant", "==", "<NUM_LIT>", ")", "return", "new", "<ISA_LIT>AppleInstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ",", "STI", ")", ";", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "AArch64MCTargetDesc11", "Func": "createAArch64MCInstPrinter", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16678, "Length": 42, "Cover_Rate": 0.5526315789473685, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint8_t", "*", "Beads", "=", "<STR_LIT>", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "assert", "(", "*", "Beads", ")", ";", "const", "uint8_t", "EncEAk", "[", "<NUM_LIT>", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "for", "(", "const", "uint8_t", "Pat", ":", "EncEAk", ")", "{"], "ground_truth": ["uint8_t", "Bead", "=", "*", "(", "Beads", "++", ")", ";"], "File": "M68kInstrInfo", "Func": "isPCRelRegisterOperandLegal", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16679, "Length": 53, "Cover_Rate": 0.35333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "unsigned", "ABIAlignment", "=", "getTargetData", "(", ")", "->", "getABITypeAlignment", "(", "ST", "->", "getMemoryVT", "(", ")", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ")", ";", "if", "(", "ST", "->", "getAlignment", "(", ")", ">=", "ABIAlignment", ")", "{", "return", "SDValue", "(", ")", ";", "}", "SDValue", "Chain", "=", "ST", "->", "getChain", "(", ")", ";", "SDValue", "BasePtr", "=", "ST", "->", "getBasePtr", "(", ")", ";", "SDValue", "Value", "=", "ST", "->", "getValue", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "if", "(", "ST", "->", "getAlignment", "(", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "Low", "=", "Value", ";", "SDValue", "High", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Value", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "StoreLow", "=", "DAG", ".", "getTruncStore", "(", "Chain", ",", "dl", ",", "Low", ",", "BasePtr", ",", "ST", "->", "getPointerInfo", "(", ")", ",", "<STR_LIT>", ",", "ST", "->", "isVolatile", "(", ")", ",", "ST", "->", "isNonTemporal", "(", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "HighAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "StoreHigh", "=", "DAG", ".", "getTruncStore", "(", "Chain", ",", "dl", ",", "High", ",", "HighAddr", ",", "ST", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "ST", "->", "isVolatile", "(", ")", ",", "ST", "->", "isNonTemporal", "(", ")", ",", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "StoreLow", ",", "StoreHigh", ")", ";", "}", "Type", "*", "IntPtrTy", "=", "getTargetData", "(", ")", "->", "getIntPtrType", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Entry", ".", "Ty", "=", "IntPtrTy", ";", "Entry", ".", "Node", "=", "BasePtr", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Value", ";", "Args", ".", "push_back", "(", "Entry", ")", ";"], "ground_truth": ["std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "Chain", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ",", "CallingConv", "::", "C", ",", "false", ",", "true", ",", "DAG", ".", "getExternalSymbol", "(", "<STR_LIT>", ",", "getPointerTy", "(", ")", ")", ",", "Args", ",", "DAG", ",", "dl", ")", ";"], "File": "XCoreISelLowering50", "Func": "LowerSTORE", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16680, "Length": 366, "Cover_Rate": 0.7922077922077922, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint16_t", "getType", "(", ")", "const", "{"], "ground_truth": ["return", "NodeAttrs", "::", "type", "(", "Attrs", ")", ";"], "File": "RDFGraph", "Func": "getType", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16681, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "bool", "hasVLOp", "(", "uint64_t", "TSFlags", ")", "{", "return", "TSFlags", "&", "HasVLOpMask", ";"], "ground_truth": ["}"], "File": "RISCVBaseInfo", "Func": "hasVLOp", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16682, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "->", "isEHLabel", "(", ")", "||", "MI", "->", "isCFIInstruction", "(", ")", ")", "return", "true", ";", "if", "(", "MI", "->", "isInlineAsm", "(", ")", "&&", "!", "ScheduleInlineAsm", ")", "return", "true", ";", "if", "(", "isSchedBarrier", "(", "MI", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "HII", "->", "isSolo", "(", "MI", ")", ")", "return", "true", ";"], "File": "HexagonVLIWPacketizer35", "Func": "isSoloInstruction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16683, "Length": 53, "Cover_Rate": 0.6385542168674698, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "STI", ".", "isOSWindows", "(", ")", "&&", "!", "STI", ".", "isTargetWin64", "(", ")", ";"], "ground_truth": ["}"], "File": "X86FrameLowering (2)3", "Func": "stackProbeFunctionModifiesSP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16684, "Length": 15, "Cover_Rate": 0.6521739130434783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CallingConv", "::", "<ISA_LIT>_HS", ":", "case", "CallingConv", "::", "<ISA_LIT>_ES", ":", "case", "CallingConv", "::", "<ISA_LIT>_GS", ":", "case", "CallingConv", "::", "<ISA_LIT>_PS", ":", "case", "CallingConv", "::", "<ISA_LIT>_CS", ":", "return", "F", "->", "getAttributes", "(", ")", ".", "hasParamAttribute", "(", "A", "->", "getArgNo", "(", ")", ",", "Attribute", "::", "InReg", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasParamAttribute", "(", "A", "->", "getArgNo", "(", ")", ",", "Attribute", "::", "ByVal", ")", ";", "default", ":", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo1", "Func": "isArgPassedInSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16685, "Length": 71, "Cover_Rate": 0.5419847328244275, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RHS_LO", "=", "DAG", ".", "getTargetExtractSubreg", "(", "<STR_LIT>", ",", "dl", ",", "HalfVT", ",", "RHS", ")", ";", "RHS_HI", "=", "DAG", ".", "getTargetExtractSubreg", "(", "<STR_LIT>", ",", "dl", ",", "HalfVT", ",", "RHS", ")", ";", "}", "LO", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "HalfVT", ",", "LHS_LO", ",", "RHS_LO", ")", ";", "HI", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "HalfVT", ",", "LHS_HI", ",", "RHS_HI", ")", ";", "Res", "=", "DAG", ".", "getTargetInsertSubreg", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "LO", ")", ";", "Res", "=", "DAG", ".", "getTargetInsertSubreg", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Res", ",", "HI", ")", ";"], "ground_truth": ["return", "Res", ";"], "File": "GBZ80ISelLowering (2)", "Func": "LowerBinaryOp", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16686, "Length": 107, "Cover_Rate": 0.34967320261437906, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "GCNHazardRecognizer", "::", "checkDivFMasHazards", "(", "MachineInstr", "*", "DivFMas", ")", "{", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";"], "ground_truth": ["const", "int", "DivFMasWaitStates", "=", "<NUM_LIT>", ";"], "File": "GCNHazardRecognizer10", "Func": "checkDivFMasHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16687, "Length": 27, "Cover_Rate": 0.39705882352941174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "V", ")", ";"], "ground_truth": ["return", "C", "&&", "C", "->", "isAllOnesValue", "(", ")", ";"], "File": "X86ISelLowering (2)", "Func": "isAllOnes", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16688, "Length": 21, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ")", ";", "return", "ResultReg", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)1", "Func": "FastEmitInst_", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16689, "Length": 37, "Cover_Rate": 0.6271186440677966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isVLPreservingConfig", "(", "const", "MachineInstr", "&", "MI", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";"], "ground_truth": ["assert", "(", "<STR_LIT>", "==", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";"], "File": "RISCVInsertVSETVLI6", "Func": "isVLPreservingConfig", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16690, "Length": 39, "Cover_Rate": 0.65, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>Disassembler", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCDisassembler", "(", "getThe<ISA_LIT>leTarget", "(", ")", ",", "create<ISA_LIT>Disassembler", ")", ";"], "File": "BPFDisassembler", "Func": "LLVMInitializeBPFDisassembler", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16691, "Length": 22, "Cover_Rate": 0.5641025641025641, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "requiresRegisterScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{"], "ground_truth": ["return", "true", ";"], "File": "CAHPRegisterInfo", "Func": "requiresRegisterScavenging", "Target": "CAHP", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16692, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printU8ImmOperand", "(", "const", "MCInst", "*", "MI", ",", "int", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "printUImmOperand", "<", "<NUM_LIT>", ">", "(", "MI", ",", "OpNum", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "SystemZInstPrinter10", "Func": "printU8ImmOperand", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16693, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CLI", ".", "setChain", "(", "CurDAG", "->", "getRoot", "(", ")", ")", ".", "setCallee", "(", "CallingConv", "::", "C", ",", "Type", "::", "getVoidTy", "(", "*", "CurDAG", "->", "getContext", "(", ")", ")", ",", "CurDAG", "->", "getExternalSymbol", "(", "<STR_LIT>", ",", "TLI", "->", "getPointerTy", "(", "DL", ")", ")", ",", "std", "::", "move", "(", "Args", ")", ")", ";"], "ground_truth": ["const", "TargetLowering", "&", "TLI", "=", "CurDAG", "->", "getTargetLoweringInfo", "(", ")", ";"], "File": "X86ISelDAGToDAG (2)1", "Func": "emitSpecialCodeForMain", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16694, "Length": 62, "Cover_Rate": 0.47692307692307695, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "return", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "&&", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isUndef", "(", ")", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts", "Func": "readsVCCZ", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16695, "Length": 33, "Cover_Rate": 0.7021276595744681, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "!", "strcmp", "(", "argv", "[", "i", "]", ",", "<STR_LIT>", ")", ")", "{", "version", "(", "argv", "[", "<NUM_LIT>", "]", ")", ";", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "!", "strcmp", "(", "argv", "[", "i", "]", ",", "<STR_LIT>", ")", ")", "debug", "=", "true", ";", "else", "if", "(", "argv", "[", "i", "]", "[", "<NUM_LIT>", "]", "==", "'-'", ")", "{", "usage", "(", "argv", "[", "<NUM_LIT>", "]", ")", ";", "return", "<NUM_LIT>", ";", "}", "else", "{", "kernel_arg", "=", "i", ";", "break", ";", "}", "}", "if", "(", "!", "kernel_arg", ")", "{", "usage", "(", "argv", "[", "<NUM_LIT>", "]", ")", ";", "return", "<NUM_LIT>", ";", "}", "int", "kernel_argc", "=", "argc", "-", "kernel_arg", ";", "char", "*", "*", "kernel_argv", "=", "&", "argv", "[", "kernel_arg", "]", ";", "init_device", "(", ")", ";", "load_image", "(", "kernel_argv", "[", "<NUM_LIT>", "]", ")", ";", "size_t", "args_size", "=", "<NUM_LIT>", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "kernel_argc", ";", "i", "++", ")", "args_size", "+=", "strlen", "(", "kernel_argv", "[", "i", "]", ")", "+", "<NUM_LIT>", ";", "struct", "kernargs", "*", "kernargs", "=", "device_malloc", "(", "sizeof", "(", "*", "kernargs", ")", ",", "kernargs_region", ")", ";", "struct", "argdata", "{", "int64_t", "argv_data", "[", "kernel_argc", "]", ";", "char", "strings", "[", "args_size", "]", ";", "}", "*", "args", "=", "device_malloc", "(", "sizeof", "(", "struct", "argdata", ")", ",", "kernargs_region", ")", ";", "size_t", "heap_size", "=", "<NUM_LIT>", "*", "<NUM_LIT>", "*", "<NUM_LIT>", ";", "struct", "heap", "*", "heap", "=", "device_malloc", "(", "heap_size", ",", "heap_region", ")", ";", "XHSA", "(", "hsa_fns", ".", "hsa_memory_assign_agent_fn", "(", "heap", ",", "device", ",", "HSA_ACCESS_PERMISSION_RW", ")", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["kernargs", "->", "argc", "=", "kernel_argc", ";"], "File": "gcn-run", "Func": "main", "Target": "gcn", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 16696, "Length": 249, "Cover_Rate": 0.35319148936170214, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ieee128_mangling_gcc_8_1", "=", "true", ";", "lang_hooks", ".", "set_decl_assembler_name", "(", "decl", ")", ";", "old_name", "=", "IDENTIFIER_POINTER", "(", "DECL_ASSEMBLER_NAME", "(", "decl", ")", ")", ";", "SET_DECL_ASSEMBLER_NAME", "(", "decl", ",", "save_asm_name", ")", ";", "ieee128_mangling_gcc_8_1", "=", "false", ";", "if", "(", "strcmp", "(", "name", ",", "old_name", ")", "!=", "<NUM_LIT>", ")", "{", "fprintf", "(", "stream", ",", "<STR_LIT>", ",", "old_name", ")", ";"], "ground_truth": ["fprintf", "(", "stream", ",", "<STR_LIT>", ",", "old_name", ",", "name", ")", ";"], "File": "rs6000", "Func": "rs6000_globalize_decl_name", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16697, "Length": 64, "Cover_Rate": 0.4507042253521127, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_reduce_pd", "(", "__mmask8", "__U", ",", "__m256d", "__A", ",", "int", "__B", ")", "{"], "ground_truth": ["return", "(", "__m256d", ")", "__builtin_ia32_reducepd256_mask", "(", "(", "__v4df", ")", "__A", ",", "__B", ",", "(", "__v4df", ")", "_mm256_setzero_pd", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vldqintrin", "Func": "_mm256_maskz_reduce_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16698, "Length": 51, "Cover_Rate": 0.9807692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "performANDCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "performORCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "performADDCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "MipsISelLowering (2)5", "Func": "PerformDAGCombine", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16699, "Length": 52, "Cover_Rate": 0.325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_aarch64_simd_oi", "__o", ";", "__o", "=", "__builtin_aarch64_ld2v2di", "(", "(", "const", "__builtin_aarch64_simd_di", "*", ")", "__a", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "uint64x2_t", ")", "__builtin_aarch64_get_qregoiv2di", "(", "__o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "uint64x2_t", ")", "__builtin_aarch64_get_qregoiv2di", "(", "__o", ",", "<NUM_LIT>", ")", ";", "return", "ret", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vld2q_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16700, "Length": 53, "Cover_Rate": 0.828125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CallConv", "==", "CallingConv", "::", "<ISA_LIT>_BUILTIN", ")", "{", "CCInfo", ".", "AnalyzeCallResult", "(", "Ins", ",", "RetCC_<ISA_LIT>_BUILTIN", ")", ";", "}", "else", "{", "analyzeReturnValues", "(", "Ins", ",", "CCInfo", ",", "Subtarget", ".", "hasTinyEncoding", "(", ")", ")", ";", "}", "for", "(", "CCValAssign", "const", "&", "RVLoc", ":", "RVLocs", ")", "{", "Chain", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "RVLoc", ".", "getLocReg", "(", ")", ",", "RVLoc", ".", "getValVT", "(", ")", ",", "InFlag", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "File": "AVRISelLowering12", "Func": "LowerCallResult", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16701, "Length": 84, "Cover_Rate": 0.4692737430167598, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "Hi", "=", "Bytes", "[", "Offset", "]", ";", "uint64_t", "Lo", "=", "Bytes", "[", "Offset", "+", "<NUM_LIT>", "]", ";", "uint64_t", "Word", "=", "(", "Hi", "<<", "<NUM_LIT>", ")", "|", "Lo", ";", "Buffer", "[", "I", "]", "=", "Word", ";", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "format", "(", "<STR_LIT>", ",", "(", "unsigned", ")", "Word", ",", "Buffer", ".", "size", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "M68kDisassembler", "Func": "fill", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16702, "Length": 60, "Cover_Rate": 0.3973509933774834, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rdm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rdm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["}", "else", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{"], "File": "ARMDisassembler (2)", "Func": "DecodeThumbAddSPReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16703, "Length": 73, "Cover_Rate": 0.3459715639810427, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "CPI", "<<", "<STR_LIT>", "<<", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue", "(", ")", "<<", "<STR_LIT>", ";", "if", "(", "const", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "C", ")", ")", "errs", "(", ")", "<<", "F", "->", "getName", "(", ")", ";", "else", "errs", "(", ")", "<<", "*", "C", ";", "errs", "(", ")", "<<", "'\\n'", ";", "}", ")", ";", "switch", "(", "C", "->", "getValueID", "(", ")", ")", "{", "default", ":", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "}", "case", "Value", "::", "GlobalVariableVal", ":", "{", "emitGlobalAddress", "(", "static_cast", "<", "const", "GlobalValue", "*", ">", "(", "C", ")", ",", "<STR_LIT>", ",", "isa", "<", "Function", ">", "(", "C", ")", ",", "false", ")", ";", "emitWordLE", "(", "<NUM_LIT>", ")", ";", "break", ";", "}", "case", "Value", "::", "ConstantIntVal", ":", "{", "const", "ConstantInt", "*", "CI", "=", "static_cast", "<", "const", "ConstantInt", "*", ">", "(", "C", ")", ";", "uint32_t", "Val", "=", "*", "(", "uint32_t", "*", ")", "CI", "->", "getValue", "(", ")", ".", "getRawData", "(", ")", ";"], "ground_truth": ["emitWordLE", "(", "Val", ")", ";"], "File": "ARMCodeEmitter26", "Func": "emitConstantToMemory", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16704, "Length": 167, "Cover_Rate": 0.4562841530054645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", "==", "<STR_LIT>", "&&", "<ISA_LIT>SubTarget", "->", "useCRBits", "(", ")", ")", "{", "unsigned", "ImmReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "CI", "->", "isZero", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "ImmReg", ")", ";", "return", "ImmReg", ";", "}", "if", "(", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", ")", "return", "<NUM_LIT>", ";", "const", "TargetRegisterClass", "*", "RC", "=", "(", "(", "VT", "==", "<STR_LIT>", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ")", ";", "if", "(", "UseSExt", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "CI", "->", "getSExtValue", "(", ")", ")", ")", "{", "unsigned", "Opc", "=", "(", "VT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "ImmReg", "=", "createResultReg", "(", "RC", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ImmReg", ")", ".", "addImm", "(", "CI", "->", "getSExtValue", "(", ")", ")", ";", "return", "ImmReg", ";", "}", "else", "if", "(", "!", "UseSExt", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "CI", "->", "getZExtValue", "(", ")", ")", ")", "{", "unsigned", "Opc", "=", "(", "VT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "ImmReg", "=", "createResultReg", "(", "RC", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ImmReg", ")", ".", "addImm", "(", "CI", "->", "getZExtValue", "(", ")", ")", ";"], "ground_truth": ["return", "ImmReg", ";"], "File": "PPCFastISel (2)", "Func": "PPCMaterializeInt", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16705, "Length": 250, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "EmitExternalGlobal", "(", "const", "GlobalVariable", "*", "GV", ")", "{", "std", "::", "string", "Name", "=", "getGlobalLinkName", "(", "GV", ")", ";", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Static", ")", "{", "if", "(", "GV", "->", "hasHiddenVisibility", "(", ")", ")", "HiddenGVStubs", ".", "insert", "(", "Name", ")", ";", "else", "GVStubs", ".", "insert", "(", "Name", ")", ";", "printSuffixedName", "(", "Name", ",", "<STR_LIT>", ")", ";", "return", ";", "}"], "ground_truth": ["O", "<<", "Name", ";"], "File": "PPCAsmPrinter79", "Func": "EmitExternalGlobal", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16706, "Length": 71, "Cover_Rate": 0.9861111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "PerformLOADCombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformSTORECombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformSINT_TO_FPCombine", "(", "N", ",", "DAG", ",", "this", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformFADDCombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformFSUBCombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "PerformFORCombine", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformFANDCombine", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformBTCombine", "(", "N", ",", "DAG", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformVZEXT_MOVLCombine", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformZExtCombine", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformSETCCCombine", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "X86ISelLowering26", "Func": "PerformDAGCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16707, "Length": 190, "Cover_Rate": 0.31561461794019935, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "TargetOpcode", "::", "COPY", ")", "{", "assert", "(", "DefI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDef", "(", ")", "&&", "DefI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isUse", "(", ")", ")", ";", "RegisterSubReg", "PR", "=", "DefI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "G2P", ".", "insert", "(", "std", "::", "make_pair", "(", "Reg", ",", "PR", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "PrintRegister", "(", "PR", ",", "*", "TRI", ")", "<<", "'\\n'", ")", ";", "return", "PR", ";", "}", "MachineBasicBlock", "&", "B", "=", "*", "DefI", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "DefI", "->", "getDebugLoc", "(", ")", ";", "const", "TargetRegisterClass", "*", "PredRC", "=", "&", "<STR_LIT>", ";", "Register", "NewPR", "=", "MRI", "->", "createVirtualRegister", "(", "PredRC", ")", ";", "if", "(", "isConvertibleToPredForm", "(", "DefI", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "DefIt", "=", "DefI", ";"], "ground_truth": ["BuildMI", "(", "B", ",", "std", "::", "next", "(", "DefIt", ")", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "NewPR", ")", ".", "addReg", "(", "Reg", ".", "R", ",", "<NUM_LIT>", ",", "Reg", ".", "S", ")", ";"], "File": "HexagonGenPredicate3", "Func": "getPredRegFor", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16708, "Length": 176, "Cover_Rate": 0.5382262996941896, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "'I'", ":", "if", "(", "ConstantInt", "*", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "info", ".", "CallOperandVal", ")", ")", "{", "if", "(", "C", "->", "getZExtValue", "(", ")", "<=", "<NUM_LIT>", ")", "weight", "=", "CW_Constant", ";", "}", "break", ";", "case", "'J'", ":", "if", "(", "ConstantInt", "*", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CallOperandVal", ")", ")", "{", "if", "(", "C", "->", "getZExtValue", "(", ")", "<=", "<NUM_LIT>", ")", "weight", "=", "CW_Constant", ";", "}", "break", ";", "case", "'K'", ":", "if", "(", "ConstantInt", "*", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CallOperandVal", ")", ")", "{", "if", "(", "(", "C", "->", "getSExtValue", "(", ")", ">=", "-", "<NUM_LIT>", ")", "&&", "(", "C", "->", "getSExtValue", "(", ")", "<=", "<NUM_LIT>", ")", ")", "weight", "=", "CW_Constant", ";", "}", "break", ";", "case", "'L'", ":", "if", "(", "ConstantInt", "*", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CallOperandVal", ")", ")", "{", "if", "(", "(", "C", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", "||", "(", "C", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", ")", "weight", "=", "CW_Constant", ";", "}", "break", ";", "case", "'M'", ":", "if", "(", "ConstantInt", "*", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CallOperandVal", ")", ")", "{", "if", "(", "C", "->", "getZExtValue", "(", ")", "<=", "<NUM_LIT>", ")", "weight", "=", "CW_Constant", ";", "}", "break", ";", "case", "'N'", ":", "if", "(", "ConstantInt", "*", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CallOperandVal", ")", ")", "{", "if", "(", "C", "->", "getZExtValue", "(", ")", "<=", "<NUM_LIT>", ")", "weight", "=", "CW_Constant", ";", "}", "break", ";", "case", "'G'", ":", "case", "'C'", ":", "if", "(", "dyn_cast", "<", "ConstantFP", ">", "(", "CallOperandVal", ")", ")", "{", "weight", "=", "CW_Constant", ";", "}", "break", ";", "case", "'e'", ":"], "ground_truth": ["if", "(", "ConstantInt", "*", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CallOperandVal", ")", ")", "{"], "File": "X86ISelLowering (2)", "Func": "getSingleConstraintMatchWeight", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16709, "Length": 279, "Cover_Rate": 0.49732620320855614, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Ops", ".", "size", "(", ")", "!=", "<NUM_LIT>", ")", "return", "NULL", ";", "unsigned", "OpNum", "=", "Ops", "[", "<NUM_LIT>", "]", ";", "bool", "isFloat", "=", "false", ";", "MachineInstr", "*", "NewMI", "=", "NULL", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "{", "if", "(", "OpNum", "==", "<NUM_LIT>", ")", "NewMI", "=", "BuildMI", "(", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "else", "NewMI", "=", "BuildMI", "(", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "isFloat", "=", "true", ";", "case", "<STR_LIT>", ":", "if", "(", "OpNum", "==", "<NUM_LIT>", ")", "{"], "ground_truth": ["unsigned", "SrcReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "File": "SparcInstrInfo36", "Func": "foldMemoryOperandImpl", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16710, "Length": 215, "Cover_Rate": 0.533498759305211, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";"], "ground_truth": ["<ISA_LIT>MCExpr", "::", "VariantKind", "VK", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ";"], "File": "RISCVAsmParser", "Func": "isSImm5", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16711, "Length": 19, "Cover_Rate": 0.31666666666666665, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "Chain", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "RVLocs", "[", "i", "]", ".", "getLocReg", "(", ")", ",", "RVLocs", "[", "i", "]", ".", "getValVT", "(", ")", ",", "InFlag", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InVals", ".", "push_back", "(", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "}", "return", "Chain", ";"], "ground_truth": ["}"], "File": "BPFISelLowering38", "Func": "LowerCallResult", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16712, "Length": 81, "Cover_Rate": 0.4682080924855491, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "reg", "<<", "<STR_LIT>", ";", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["break", ";"], "File": "TeakMCCodeEmitter", "Func": "encodePxOp", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16713, "Length": 19, "Cover_Rate": 0.38, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "break", ";", "}", "unsigned", "CC", ";", "CC", "=", "ITBlock", ".", "getITCC", "(", ")", ";", "if", "(", "CC", "==", "<NUM_LIT>", ")", "CC", "=", "<STR_LIT>", ";", "if", "(", "ITBlock", ".", "instrInITBlock", "(", ")", ")", "ITBlock", ".", "advanceITState", "(", ")", ";", "const", "MCOperandInfo", "*", "OpInfo", "=", "<ISA_LIT>Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "OpInfo", ";", "unsigned", "short", "NumOps", "=", "<ISA_LIT>Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "NumOperands", ";", "MCInst", "::", "iterator", "I", "=", "MI", ".", "begin", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumOps", ";", "++", "i", ",", "++", "I", ")", "{", "if", "(", "I", "==", "MI", ".", "end", "(", ")", ")", "break", ";", "if", "(", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", "{", "if", "(", "CC", "!=", "<STR_LIT>", "&&", "!", "<ISA_LIT>Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "isPredicable", "(", ")", ")", "Check", "(", "S", ",", "SoftFail", ")", ";", "I", "=", "MI", ".", "insert", "(", "I", ",", "MCOperand", "::", "createImm", "(", "CC", ")", ")", ";", "++", "I", ";", "if", "(", "CC", "==", "<STR_LIT>", ")", "MI", ".", "insert", "(", "I", ",", "MCOperand", "::", "createReg", "(", "<NUM_LIT>", ")", ")", ";", "else", "MI", ".", "insert", "(", "I", ",", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";", "return", "S", ";", "}", "}", "I", "=", "MI", ".", "insert", "(", "I", ",", "MCOperand", "::", "createImm", "(", "CC", ")", ")", ";", "++", "I", ";"], "ground_truth": ["if", "(", "CC", "==", "<STR_LIT>", ")", "MI", ".", "insert", "(", "I", ",", "MCOperand", "::", "createReg", "(", "<NUM_LIT>", ")", ")", ";"], "File": "ARMDisassembler51", "Func": "AddThumbPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16714, "Length": 249, "Cover_Rate": 0.532051282051282, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isOffsetFoldingLegal", "(", "const", "GlobalAddressSDNode", "*", "GA", ")", "const", "{"], "ground_truth": ["return", "false", ";"], "File": "Cpu0ISelLowering4", "Func": "isOffsetFoldingLegal", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16715, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeT2AddrModeImm8s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16716, "Length": 48, "Cover_Rate": 0.46601941747572817, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_u64_p64", "(", "poly64x2_t", "__a", ")", "{", "return", "(", "uint64x2_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vreinterpretq_u64_p64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16717, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Mode", "(", "const", "<STR_LIT>", "&", "Mode", ")", "{", "IEEE", "=", "Mode", ".", "IEEE", ";", "DX10Clamp", "=", "Mode", ".", "DX10Clamp", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo25", "Func": "SIMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16718, "Length": 21, "Cover_Rate": 0.9130434782608695, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DetectRoundChange", "=", "false", ";", "HasLeonCycleCounter", "=", "false", ";", "std", "::", "string", "CPUName", "=", "std", "::", "string", "(", "CPU", ")", ";", "if", "(", "CPUName", ".", "empty", "(", ")", ")", "CPUName", "=", "(", "Is64Bit", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "ParseSubtargetFeatures", "(", "CPUName", ",", "FS", ")", ";", "if", "(", "!", "IsV9", ")", "UsePopc", "=", "false", ";", "return", "*", "this", ";"], "ground_truth": ["}"], "File": "SparcSubtarget19", "Func": "initializeSubtargetDependencies", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16719, "Length": 59, "Cover_Rate": 0.42142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Function", "*", "F", "=", "Function", "::", "Create", "(", "Ty", ",", "GlobalValue", "::", "ExternalLinkage", ",", "Name", ",", "M", ")", ";", "if", "(", "!", "F", "->", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "{", "llvm", "::", "AttrBuilder", "B", ";", "B", ".", "addAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "F", "->", "addFnAttrs", "(", "B", ")", ";", "}", "if", "(", "!", "F", "->", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "{", "llvm", "::", "AttrBuilder", "B", ";", "B", ".", "addAttribute", "(", "<STR_LIT>", ",", "F", "->", "getName", "(", ")", ")", ";", "F", "->", "addFnAttrs", "(", "B", ")", ";", "}", "return", "F", ";"], "ground_truth": ["}"], "File": "WebAssemblyLowerEmscriptenEHSjLj10", "Func": "getEmscriptenFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16720, "Length": 93, "Cover_Rate": 0.8303571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int32x4_t", ")", "__builtin_neon_vreinterpretv4siti", "(", "(", "__builtin_neon_ti", ")", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vreinterpretq_s32_p128", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16721, "Length": 13, "Cover_Rate": 0.6842105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ResTy", "==", "MatchOperand_ParseFail", ")", "return", "true", ";", "switch", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", ")", "{", "default", ":", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "AsmToken", "::", "Dollar", ":", "{", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "!", "tryParseRegisterOperand", "(", "Operands", ",", "Mnemonic", ")", ")", "{", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "LParen", ")", ")", "{", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "S", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Dollar", ")", ")", "return", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "tryParseRegisterOperand", "(", "Operands", ",", "Mnemonic", ")", ")", "return", "true", ";", "if", "(", "!", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "RParen", ")", ")", "return", "true", ";", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "S", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "return", "false", ";", "}", "StringRef", "Identifier", ";", "if", "(", "Parser", ".", "ParseIdentifier", "(", "Identifier", ")", ")", "return", "true", ";", "SMLoc", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "MCSymbol", "*", "Sym", "=", "getContext", "(", ")", ".", "GetOrCreateSymbol", "(", "<STR_LIT>", "+", "Identifier", ")", ";", "const", "MCExpr", "*", "Res", "=", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "getContext", "(", ")", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "Res", ",", "S", ",", "E", ")", ")", ";", "return", "false", ";", "}", "case", "AsmToken", "::", "Identifier", ":", "case", "AsmToken", "::", "LParen", ":", "case", "AsmToken", "::", "Minus", ":"], "ground_truth": ["case", "AsmToken", "::", "Plus", ":"], "File": "MipsAsmParser41", "Func": "ParseOperand", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16722, "Length": 306, "Cover_Rate": 0.5907335907335908, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "O", "<<", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "<<", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "MO", ".", "getIndex", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "O", "<<", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "<<", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "MO", ".", "getIndex", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Static", ")", "{", "O", "<<", "<STR_LIT>", "<<", "MAI", "->", "getGlobalPrefix", "(", ")", "<<", "MO", ".", "getSymbolName", "(", ")", "<<", "<STR_LIT>", ";", "return", ";", "}", "O", "<<", "*", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":"], "ground_truth": ["if", "(", "TM", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Static", ")", "{"], "File": "SPUAsmPrinter11", "Func": "printOp", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16723, "Length": 129, "Cover_Rate": 0.4402730375426621, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_64BIT", ")", "return", "true", ";"], "ground_truth": ["if", "(", "ix86_function_regparm", "(", "TREE_TYPE", "(", "function", ")", ",", "function", ")", "<", "<NUM_LIT>", ")", "return", "true", ";"], "File": "i386", "Func": "x86_can_output_mi_thunk", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16724, "Length": 24, "Cover_Rate": 0.36923076923076925, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_move_sd", "(", "__m128d", "__A", ",", "__m128d", "__B", ")", "{"], "ground_truth": ["return", "__extension__", "(", "__m128d", ")", "__builtin_shuffle", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__B", ",", "(", "__v2di", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "File": "emmintrin", "Func": "_mm_move_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16725, "Length": 49, "Cover_Rate": 0.98, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Reg", "->", "isReg", "(", ")", "||", "!", "Reg", "->", "isDef", "(", ")", ")", "return", "nullptr", ";", "MachineOperand", "*", "ResMO", "=", "nullptr", ";", "for", "(", "MachineOperand", "&", "UseMO", ":", "MRI", "->", "use_nodbg_operands", "(", "Reg", "->", "getReg", "(", ")", ")", ")", "{", "if", "(", "!", "isSameReg", "(", "UseMO", ",", "*", "Reg", ")", ")", "return", "nullptr", ";", "if", "(", "!", "ResMO", ")", "{"], "ground_truth": ["ResMO", "=", "&", "UseMO", ";"], "File": "SIPeepholeSDWA", "Func": "findSingleRegUse", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16726, "Length": 68, "Cover_Rate": 0.6181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Module", "*", "Mod", "=", "IRB", "->", "GetInsertBlock", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "FunctionType", "*", "FT", "=", "FunctionType", "::", "get", "(", "Type", "::", "getPrimitiveType", "(", "Mod", "->", "getContext", "(", ")", ",", "Type", "::", "VoidTyID", ")", ",", "false", ")", ";", "Twine", "TgtAddr", "(", "Tgt", ")", ";", "AttributeSet", "AS", ";", "AS", "=", "AS", ".", "addAttribute", "(", "Mod", "->", "getContext", "(", ")", ",", "AttributeSet", "::", "FunctionIndex", ",", "<STR_LIT>", ",", "TgtAddr", ".", "str", "(", ")", ")", ";", "Value", "*", "Proto", "=", "Mod", "->", "getOrInsertFunction", "(", "FName", ",", "FT", ",", "AS", ")", ";", "IRB", "->", "CreateCall", "(", "dyn_cast", "<", "Value", ">", "(", "Proto", ")", ")", ";"], "ground_truth": ["VisitMap", "[", "N", "]", "=", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitCALL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16727, "Length": 113, "Cover_Rate": 0.5159817351598174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>DAGToDAGISel", "::", "transferMemOperands", "(", "SDNode", "*", "N", ",", "SDNode", "*", "Result", ")", "{"], "ground_truth": ["MachineSDNode", "::", "mmo_iterator", "MemOp", "=", "MF", "->", "allocateMemRefsArray", "(", "<NUM_LIT>", ")", ";"], "File": "ARMISelDAGToDAG", "Func": "transferMemOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16728, "Length": 26, "Cover_Rate": 0.4262295081967213, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "unsigned", "DstR", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "unsigned", "SrcR1", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "unsigned", "SrcR2", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "(", "SrcR1", "==", "<NUM_LIT>", "||", "SrcR1", "!=", "DstR", ")", "&&", "(", "SrcR2", "==", "<NUM_LIT>", "||", "SrcR2", "!=", "DstR", ")", ")", "return", ";", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ">", "<NUM_LIT>", ")", "return", ";", "int", "addrr_opcode", ",", "addri_opcode", ";", "switch", "(", "opcode", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "addrr_opcode", "=", "<STR_LIT>", ";", "addri_opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "addrr_opcode", "=", "<STR_LIT>", ";", "addri_opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "addrr_opcode", "=", "<STR_LIT>", ";", "addri_opcode", "=", "<STR_LIT>", ";", "break", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "I", "->", "dump", "(", ")", ";", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", ")", ";", "MachineInstr", "*", "NewMI", "=", "nullptr", ";", "const", "MachineOperand", "&", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "SrcR1", "!=", "<NUM_LIT>", "&&", "SrcR2", "!=", "<NUM_LIT>", ")", "{", "const", "MachineOperand", "&", "Src1", "=", "MI", ".", "getOperand", "(", "SrcR1", "==", "DstR", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "const", "MachineOperand", "&", "Src2", "=", "MI", ".", "getOperand", "(", "SrcR1", "==", "DstR", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "NewMI", "=", "BuildMI", "(", "*", "MF", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "addrr_opcode", ")", ")", ".", "add", "(", "Dst", ")", ".", "add", "(", "Src1", ")", ".", "add", "(", "Src2", ")", ";", "MFI", "->", "insert", "(", "I", ",", "NewMI", ")", ";", "DEBUG", "(", "NewMI", "->", "dump", "(", ")", ";", ")", ";", "}", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "{", "const", "MachineOperand", "&", "SrcR", "=", "MI", ".", "getOperand", "(", "SrcR1", "==", "DstR", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "NewMI", "=", "BuildMI", "(", "*", "MF", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "addri_opcode", ")", ")", ".", "add", "(", "Dst", ")", ".", "add", "(", "SrcR", ")", ".", "addImm", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["MFI", "->", "insert", "(", "I", ",", "NewMI", ")", ";"], "File": "X86FixupLEAs38", "Func": "processInstructionForSLM", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16729, "Length": 381, "Cover_Rate": 0.7298850574712644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "const", "MachineMemOperand", "*", ",", "<NUM_LIT>", ">", "Accesses", ";", "if", "(", "MI", ".", "mayStore", "(", ")", "&&", "hasStoreToStackSlot", "(", "MI", ",", "Accesses", ")", "&&", "Accesses", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "FrameIndex", "=", "cast", "<", "FixedStackPseudoSourceValue", ">", "(", "Accesses", ".", "front", "(", ")", "->", "getPseudoValue", "(", ")", ")", "->", "getFrameIndex", "(", ")", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo10", "Func": "isStoreToStackSlotPostFE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16730, "Length": 64, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BasicBlock", "*", "OrigBB", "=", "ConvertedInst", "->", "getParent", "(", ")", ";", "BasicBlock", "*", "NewBB", "=", "ConvertedInst", "->", "getParent", "(", ")", "->", "splitBasicBlock", "(", "ConvertedInst", ",", "<STR_LIT>", ")", ";", "BasicBlock", "*", "LoopBB", "=", "BasicBlock", "::", "Create", "(", "Context", ",", "<STR_LIT>", ",", "&", "F", ",", "NewBB", ")", ";", "OrigBB", "->", "getTerminator", "(", ")", "->", "setSuccessor", "(", "<NUM_LIT>", ",", "LoopBB", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "OrigBB", "->", "getTerminator", "(", ")", ")", ";", "unsigned", "SrcAS", "=", "cast", "<", "PointerType", ">", "(", "SrcAddr", "->", "getType", "(", ")", ")", "->", "getAddressSpace", "(", ")", ";", "unsigned", "DstAS", "=", "cast", "<", "PointerType", ">", "(", "DstAddr", "->", "getType", "(", ")", ")", "->", "getAddressSpace", "(", ")", ";"], "ground_truth": ["SrcAddr", "=", "Builder", ".", "CreateBitCast", "(", "SrcAddr", ",", "Builder", ".", "getInt8PtrTy", "(", "SrcAS", ")", ")", ";"], "File": "NVPTXLowerAggrCopies10", "Func": "convertMemCpyToLoop", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16731, "Length": 124, "Cover_Rate": 0.3887147335423197, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_permutex2var_ps", "(", "__mmask8", "__U", ",", "__m256", "__A", ",", "__m256i", "__I", ",", "__m256", "__B", ")", "{"], "ground_truth": ["return", "(", "__m256", ")", "__builtin_ia32_vpermt2varps256_maskz", "(", "(", "__v8si", ")", "__I", ",", "(", "__v8sf", ")", "__A", ",", "(", "__v8sf", ")", "__B", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_maskz_permutex2var_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16732, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "CC", "==", "CallingConv", "::", "Fast", "||", "CC", "==", "CallingConv", "::", "GHC", "||", "CC", "==", "CallingConv", "::", "HiPE", "||", "CC", "==", "CallingConv", "::", "HHVM", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering1", "Func": "IsTailCallConvention", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16733, "Length": 28, "Cover_Rate": 0.7368421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "continue", ";", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "{", "assert", "(", "i", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "Register", "Reg", ";", "int64_t", "Offset", "=", "TFI", ".", "getFrameIndexReference", "(", "MF", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ",", "Reg", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "ChangeToRegister", "(", "Reg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDebug", "(", ")", ";"], "ground_truth": ["auto", "*", "DIExpr", "=", "DIExpression", "::", "prepend", "(", "MI", ".", "getDebugExpression", "(", ")", ",", "DIExpression", "::", "ApplyOffset", ",", "Offset", ")", ";"], "File": "NVPTXPrologEpilogPass29", "Func": "runOnMachineFunction", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16734, "Length": 130, "Cover_Rate": 0.4304635761589404, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "MadeChange", "=", "true", ";", "bool", "EverMadeChange", "=", "false", ";", "while", "(", "MadeChange", ")", "{", "MadeChange", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MFI", ";", "unsigned", "MBBStartOffset", "=", "<NUM_LIT>", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "(", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "&&", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "{", "MBBStartOffset", "+=", "TII", "->", "GetInstSizeInBytes", "(", "I", ")", ";", "continue", ";", "}", "MachineBasicBlock", "*", "Dest", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "int", "BranchSize", ";", "if", "(", "Dest", "->", "getNumber", "(", ")", "<=", "MBB", ".", "getNumber", "(", ")", ")", "{", "BranchSize", "=", "MBBStartOffset", ";", "for", "(", "unsigned", "i", "=", "Dest", "->", "getNumber", "(", ")", ",", "e", "=", "MBB", ".", "getNumber", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BranchSize", "+=", "BlockSizes", "[", "i", "]", ";", "}", "else", "{", "BranchSize", "=", "-", "MBBStartOffset", ";", "for", "(", "unsigned", "i", "=", "MBB", ".", "getNumber", "(", ")", ",", "e", "=", "Dest", "->", "getNumber", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BranchSize", "+=", "BlockSizes", "[", "i", "]", ";", "}", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "BranchSize", ")", ")", "{", "MBBStartOffset", "+=", "<NUM_LIT>", ";"], "ground_truth": ["continue", ";"], "File": "MSP430BranchSelector", "Func": "runOnMachineFunction", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16735, "Length": 262, "Cover_Rate": 0.4302134646962233, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_vfmaddsubps128_mask3", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ",", "(", "__v4sf", ")", "__C", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_mask3_fmaddsub_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16736, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Subtarget", ".", "useRVVForFixedLengthVectors", "(", ")", ")", "return", "false", ";", "if", "(", "VT", ".", "getFixedSizeInBits", "(", ")", ">", "<NUM_LIT>", "*", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "MinVLen", "=", "Subtarget", ".", "getMinRVVVectorSizeInBits", "(", ")", ";", "switch", "(", "VT", ".", "getVectorElementType", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", ">", "MinVLen", ")", "return", "false", ";", "MinVLen", "/=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "RISCVISelLowering35", "Func": "useRVVForFixedLengthVectorVT", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16737, "Length": 80, "Cover_Rate": 0.35874439461883406, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{"], "ground_truth": ["return", "this", "->", "TLOF", ".", "get", "(", ")", ";"], "File": "MOSTargetMachine", "Func": "getObjFileLowering", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16738, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", "=", "CI", ".", "I", "->", "getDebugLoc", "(", ")", ";", "Register", "BaseReg", "=", "AddrReg", "->", "getReg", "(", ")", ";", "unsigned", "BaseSubReg", "=", "AddrReg", "->", "getSubReg", "(", ")", ";", "unsigned", "BaseRegFlags", "=", "<NUM_LIT>", ";", "if", "(", "CI", ".", "BaseOff", ")", "{", "Register", "ImmReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ImmReg", ")", ".", "addImm", "(", "CI", ".", "BaseOff", ")", ";", "BaseReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BaseRegFlags", "=", "RegState", "::", "Kill", ";", "TII", "->", "getAddNoCarry", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "BaseReg", ")", ".", "addReg", "(", "ImmReg", ")", ".", "addReg", "(", "AddrReg", "->", "getReg", "(", ")", ",", "<NUM_LIT>", ",", "BaseSubReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BaseSubReg", "=", "<NUM_LIT>", ";", "}", "MachineInstrBuilder", "Write2", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "Write2Desc", ")", ".", "addReg", "(", "BaseReg", ",", "BaseRegFlags", ",", "BaseSubReg", ")", ".", "add", "(", "*", "Data0", ")", ".", "add", "(", "*", "Data1", ")", ".", "addImm", "(", "NewOffset0", ")", ".", "addImm", "(", "NewOffset1", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "cloneMergedMemRefs", "(", "{", "&", "*", "CI", ".", "I", ",", "&", "*", "CI", ".", "Paired", "}", ")", ";", "moveInstsAfter", "(", "Write2", ",", "CI", ".", "InstsToMove", ")", ";", "CI", ".", "I", "->", "eraseFromParent", "(", ")", ";", "CI", ".", "Paired", "->", "eraseFromParent", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "Write2", "<<", "'\\n'", ")", ";", "return", "Write2", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer33", "Func": "mergeWrite2Pair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16739, "Length": 253, "Cover_Rate": 0.5647321428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m128i", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_add_epi8", "(", "__m128i", "__A", ",", "__m128i", "__B", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_paddb128", "(", "(", "__v16qi", ")", "__A", ",", "(", "__v16qi", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "emmintrin4", "Func": "_mm_add_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16740, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "RequiresMod4Offset", "=", "false", ";", "switch", "(", "StorageOpcode", ")", "{", "default", ":", "continue", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "RequiresMod4Offset", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "FirstOp", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "RequiresMod4Offset", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "FirstOp", "=", "<NUM_LIT>", ";", "break", ";", "}", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "FirstOp", ")", ")", ")", "continue", ";", "SDValue", "Base", "=", "N", "->", "getOperand", "(", "FirstOp", "+", "<NUM_LIT>", ")", ";", "if", "(", "!", "Base", ".", "isMachineOpcode", "(", ")", ")", "continue", ";", "unsigned", "Flags", "=", "<NUM_LIT>", ";", "bool", "ReplaceFlags", "=", "true", ";", "switch", "(", "Base", ".", "getMachineOpcode", "(", ")", ")", "{", "default", ":", "continue", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "ReplaceFlags", "=", "false", ";", "if", "(", "RequiresMod4Offset", "&&", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Base", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "||", "Base", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", ")", "continue", ";", "break", ";", "case", "<STR_LIT>", ":", "Flags", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Flags", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Flags", "=", "<STR_LIT>", ";", "break", ";", "}", "SDValue", "ImmOpnd", "=", "Base", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "int", "MaxDisplacement", "=", "<NUM_LIT>", ";", "if", "(", "GlobalAddressSDNode", "*", "GA", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "ImmOpnd", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "GA", "->", "getGlobal", "(", ")", ";", "MaxDisplacement", "=", "std", "::", "min", "(", "(", "int", ")", "GV", "->", "getAlignment", "(", ")", "-", "<NUM_LIT>", ",", "MaxDisplacement", ")", ";"], "ground_truth": ["}"], "File": "PPCISelDAGToDAG104", "Func": "PeepholePPC64", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16741, "Length": 313, "Cover_Rate": 0.321025641025641, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>TargetLowering", "*", "getTargetLowering", "(", ")", "const", "override", "{"], "ground_truth": ["return", "&", "TLInfo", ";"], "File": "TVMSubtarget", "Func": "getTargetLowering", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16742, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "SparcInstrInfo41", "Func": "GetOppositeBranchCondition", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16743, "Length": 168, "Cover_Rate": 0.5526315789473685, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "ix86_handle_shared_attribute", "(", "tree", "*", "node", ",", "tree", "name", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "*", "no_add_attrs", ")", "{"], "ground_truth": ["if", "(", "TREE_CODE", "(", "*", "node", ")", "!=", "VAR_DECL", ")", "{"], "File": "winnt3", "Func": "ix86_handle_shared_attribute", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16744, "Length": 34, "Cover_Rate": 0.6071428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "add_reg_note", "(", "insn", ",", "REG_CFA_RESTORE", ",", "reg", ")", ";", "}", "offset", "+=", "fp_reg_size", ";", "}", "offset", "=", "info", "->", "gp_save_offset", ";", "if", "(", "info", "->", "push_p", ")", "offset", "+=", "info", "->", "total_size", ";", "for", "(", "int", "i", "=", "info", "->", "first_gp_reg_save", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "if", "(", "bitmap_bit_p", "(", "components", ",", "i", ")", ")", "{", "rtx", "reg", "=", "gen_rtx_REG", "(", "reg_mode", ",", "i", ")", ";", "rtx_insn", "*", "insn", "=", "emit_insn", "(", "gen_frame_load", "(", "reg", ",", "ptr_reg", ",", "offset", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "add_reg_note", "(", "insn", ",", "REG_CFA_RESTORE", ",", "reg", ")", ";", "}", "offset", "+=", "reg_size", ";", "}", "if", "(", "bitmap_bit_p", "(", "components", ",", "<NUM_LIT>", ")", ")", "{", "int", "offset", "=", "info", "->", "lr_save_offset", ";", "if", "(", "info", "->", "push_p", ")", "offset", "+=", "info", "->", "total_size", ";", "rtx", "reg", "=", "gen_rtx_REG", "(", "reg_mode", ",", "<NUM_LIT>", ")", ";", "rtx_insn", "*", "insn", "=", "emit_insn", "(", "gen_frame_load", "(", "reg", ",", "ptr_reg", ",", "offset", ")", ")", ";", "rtx", "lr", "=", "gen_rtx_REG", "(", "Pmode", ",", "LR_REGNO", ")", ";", "insn", "=", "emit_move_insn", "(", "lr", ",", "reg", ")", ";"], "ground_truth": ["RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";"], "File": "rs60007", "Func": "rs6000_emit_epilogue_components", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16745, "Length": 189, "Cover_Rate": 0.5542521994134897, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>XPLINKFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{"], "ground_truth": ["}"], "File": "SystemZFrameLowering10", "Func": "emitEpilogue", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16746, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcmpgeq_n_v4si", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve2___arm_vcmpgeq_n_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16747, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "uint64_t", "Mask", "=", "V", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "const", "SmallVector", "<", "ValueBit", ",", "<NUM_LIT>", ">", "*", "LHSBits", ";", "std", "::", "tie", "(", "Interesting", ",", "LHSBits", ")", "=", "getValueBits", "(", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "NumBits", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumBits", ";", "++", "i", ")", "if", "(", "(", "(", "Mask", ">>", "i", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "Bits", "[", "i", "]", "=", "(", "*", "LHSBits", ")", "[", "i", "]", ";", "else", "{", "if", "(", "(", "*", "LHSBits", ")", "[", "i", "]", ".", "isZero", "(", ")", ")", "Bits", "[", "i", "]", "=", "(", "*", "LHSBits", ")", "[", "i", "]", ";", "else", "Bits", "[", "i", "]", "=", "ValueBit", "(", "ValueBit", "::", "ConstZero", ")", ";", "}", "return", "std", "::", "make_pair", "(", "Interesting", ",", "&", "Bits", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "{", "const", "auto", "&", "LHSBits", "=", "*", "getValueBits", "(", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "NumBits", ")", ".", "second", ";", "const", "auto", "&", "RHSBits", "=", "*", "getValueBits", "(", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "NumBits", ")", ".", "second", ";", "bool", "AllDisjoint", "=", "true", ";", "SDValue", "LastVal", "=", "SDValue", "(", ")", ";", "unsigned", "LastIdx", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumBits", ";", "++", "i", ")", "{", "if", "(", "LHSBits", "[", "i", "]", ".", "isZero", "(", ")", "&&", "RHSBits", "[", "i", "]", ".", "isZero", "(", ")", ")", "{", "if", "(", "LHSBits", "[", "i", "]", ".", "hasValue", "(", ")", "&&", "LHSBits", "[", "i", "]", ".", "getValue", "(", ")", "==", "LastVal", "&&", "LHSBits", "[", "i", "]", ".", "getValueBitIndex", "(", ")", "==", "LastIdx", "+", "<NUM_LIT>", ")", "Bits", "[", "i", "]", "=", "LHSBits", "[", "i", "]", ";", "else", "if", "(", "RHSBits", "[", "i", "]", ".", "hasValue", "(", ")", "&&", "RHSBits", "[", "i", "]", ".", "getValue", "(", ")", "==", "LastVal", "&&", "RHSBits", "[", "i", "]", ".", "getValueBitIndex", "(", ")", "==", "LastIdx", "+", "<NUM_LIT>", ")", "Bits", "[", "i", "]", "=", "RHSBits", "[", "i", "]", ";", "else", "Bits", "[", "i", "]", "=", "ValueBit", "(", "ValueBit", "::", "ConstZero", ")", ";", "}", "else", "if", "(", "LHSBits", "[", "i", "]", ".", "isZero", "(", ")", ")", "Bits", "[", "i", "]", "=", "RHSBits", "[", "i", "]", ";", "else", "if", "(", "RHSBits", "[", "i", "]", ".", "isZero", "(", ")", ")", "Bits", "[", "i", "]", "=", "LHSBits", "[", "i", "]", ";", "else", "{", "AllDisjoint", "=", "false", ";", "break", ";", "}", "if", "(", "Bits", "[", "i", "]", ".", "hasValue", "(", ")", ")", "{", "LastVal", "=", "Bits", "[", "i", "]", ".", "getValue", "(", ")", ";", "LastIdx", "=", "Bits", "[", "i", "]", ".", "getValueBitIndex", "(", ")", ";", "}", "else", "{"], "ground_truth": ["if", "(", "LastVal", ")", "LastVal", "=", "SDValue", "(", ")", ";"], "File": "PPCISelDAGToDAG107", "Func": "getValueBits", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16748, "Length": 462, "Cover_Rate": 0.32905982905982906, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vst1_lane_s64", "(", "int64_t", "*", "__a", ",", "int64x1_t", "__b", ",", "const", "int", "__c", ")", "{", "__builtin_neon_vst1_lanedi", "(", "(", "__builtin_neon_di", "*", ")", "__a", ",", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vst1_lane_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16749, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "<STR_LIT>", "(", "Op", ".", "getNode", "(", ")", ")", "||", "<STR_LIT>", "(", "Op", ".", "getNode", "(", ")", ")", ")", "{", "if", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "WrapperOp", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ConstantPoolSDNode", "*", "CP", "=", "dyn_cast", "<", "ConstantPoolSDNode", ">", "(", "WrapperOp", ")", ")", "if", "(", "const", "ConstantFP", "*", "CFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "CP", "->", "getConstVal", "(", ")", ")", ")", "return", "CFP", "->", "getValueAPF", "(", ")", ".", "isPosZero", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "isFloatingPointZero", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16750, "Length": 98, "Cover_Rate": 0.6901408450704225, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printReg", "(", "Register", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "<<", "<STR_LIT>", "<<", "printReg", "(", "NewRegister", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "<<", "<STR_LIT>", ")", ";", "O", ".", "setReg", "(", "NewRegister", ")", ";", "}", "}", "PHIInfo", ".", "deleteDef", "(", "Register", ")", ";"], "ground_truth": ["getRegionMRT", "(", ")", "->", "replaceLiveOutReg", "(", "Register", ",", "NewRegister", ")", ";"], "File": "AMDGPUMachineCFGStructurizer17", "Func": "replaceRegisterWith", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16751, "Length": 65, "Cover_Rate": 0.37790697674418605, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "unsigned", "(", "getMSRMask", "(", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addMSRMaskOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16752, "Length": 18, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "IndexReg", ".", "getReg", "(", ")", ")", "{", "if", "(", "NeedPlus", ")", "O", "<<", "<STR_LIT>", ";", "if", "(", "ScaleVal", "!=", "<NUM_LIT>", ")", "O", "<<", "ScaleVal", "<<", "'*'", ";", "printOperand", "(", "MI", ",", "Op", "+", "<NUM_LIT>", ",", "O", ",", "Modifier", ",", "AsmVariant", ")", ";", "NeedPlus", "=", "true", ";", "}", "assert", "(", "DispSpec", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "int64_t", "DispVal", "=", "DispSpec", ".", "getImm", "(", ")", ";", "if", "(", "DispVal", "||", "(", "!", "IndexReg", ".", "getReg", "(", ")", "&&", "!", "BaseReg", ".", "getReg", "(", ")", ")", ")", "{", "if", "(", "NeedPlus", ")", "{", "if", "(", "DispVal", ">", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", ";"], "ground_truth": ["else", "{"], "File": "X86AsmPrinter14", "Func": "printIntelMemReference", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16753, "Length": 108, "Cover_Rate": 0.3737024221453287, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>Disassembler", "(", ")", "override", "{"], "ground_truth": ["}"], "File": "LanaiDisassembler4", "Func": "~LanaiDisassembler", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16754, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "FixupKind", "==", "MCFixupKind", "(", "<STR_LIT>", ")", "||", "FixupKind", "==", "MCFixupKind", "(", "<STR_LIT>", ")", ")", "ImmOffset", "-=", "<NUM_LIT>", ";", "if", "(", "FixupKind", "==", "MCFixupKind", "(", "<STR_LIT>", ")", ")", "ImmOffset", "-=", "<NUM_LIT>", ";", "if", "(", "ImmOffset", ")", "Expr", "=", "MCBinaryExpr", "::", "CreateAdd", "(", "Expr", ",", "MCConstantExpr", "::", "Create", "(", "ImmOffset", ",", "Ctx", ")", ",", "Ctx", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "CurByte", ",", "Expr", ",", "FixupKind", ")", ")", ";", "EmitConstant", "(", "<NUM_LIT>", ",", "Size", ",", "CurByte", ",", "OS", ")", ";"], "ground_truth": ["}"], "File": "X86MCCodeEmitter69", "Func": "EmitImmediate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16755, "Length": 85, "Cover_Rate": 0.5089820359281437, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "requiresFrameIndexScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{"], "ground_truth": ["return", "true", ";"], "File": "RV16KRegisterInfo", "Func": "requiresFrameIndexScavenging", "Target": "RV16K", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16756, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "nullptr", ";", "}", "const", "TargetRegisterClass", "*", "DstRC", "=", "getRegClassForTypeOnBank", "(", "ScalarTy", ",", "DstRB", ",", "RBI", ",", "true", ")", ";", "if", "(", "!", "DstRC", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "const", "RegisterBank", "&", "VecRB", "=", "*", "RBI", ".", "getRegBank", "(", "VecReg", ",", "MRI", ",", "TRI", ")", ";", "const", "LLT", "&", "VecTy", "=", "MRI", ".", "getType", "(", "VecReg", ")", ";", "const", "TargetRegisterClass", "*", "VecRC", "=", "getRegClassForTypeOnBank", "(", "VecTy", ",", "VecRB", ",", "RBI", ",", "true", ")", ";", "if", "(", "!", "VecRC", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "unsigned", "InsertReg", "=", "VecReg", ";", "if", "(", "!", "DstReg", ")", "DstReg", "=", "MRI", ".", "createVirtualRegister", "(", "DstRC", ")", ";", "if", "(", "LaneIdx", "==", "<NUM_LIT>", ")", "{", "auto", "Copy", "=", "MIRBuilder", ".", "buildInstr", "(", "TargetOpcode", "::", "COPY", ",", "{", "*", "DstReg", "}", ",", "{", "}", ")", ".", "addReg", "(", "VecReg", ",", "<NUM_LIT>", ",", "ExtractSubReg", ")", ";", "RBI", ".", "constrainGenericRegister", "(", "*", "DstReg", ",", "*", "DstRC", ",", "MRI", ")", ";"], "ground_truth": ["return", "&", "*", "Copy", ";"], "File": "AArch64InstructionSelector55", "Func": "emitExtractVectorElt", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16757, "Length": 176, "Cover_Rate": 0.4821917808219178, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "unsigned", "maxCallFrameSize", "=", "MFI", "->", "getMaxCallFrameSize", "(", ")", ";", "unsigned", "minCallFrameSize", "=", "<ISA_LIT>FrameInfo", "::", "getMinCallFrameSize", "(", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", ",", "Subtarget", ".", "isDarwinABI", "(", ")", ")", ";", "maxCallFrameSize", "=", "std", "::", "max", "(", "maxCallFrameSize", ",", "minCallFrameSize", ")", ";", "if", "(", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "maxCallFrameSize", "=", "(", "maxCallFrameSize", "+", "AlignMask", ")", "&", "~", "AlignMask", ";"], "ground_truth": ["MFI", "->", "setMaxCallFrameSize", "(", "maxCallFrameSize", ")", ";"], "File": "PPCRegisterInfo5", "Func": "determineFrameLayout", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16758, "Length": 67, "Cover_Rate": 0.3175355450236967, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "op0", "=", "force_reg", "(", "Pmode", ",", "op0", ")", ";", "op1", "=", "force_reg", "(", "Pmode", ",", "op1", ")", ";", "if", "(", "REG_POINTER", "(", "op1", ")", ")", "std", "::", "swap", "(", "op0", ",", "op1", ")", ";", "if", "(", "virt_or_elim_regno_p", "(", "REGNO", "(", "op0", ")", ")", ")", "{", "base", "=", "expand_binop", "(", "Pmode", ",", "add_optab", ",", "op0", ",", "offset_rtx", ",", "NULL_RTX", ",", "true", ",", "OPTAB_DIRECT", ")", ";", "return", "gen_rtx_PLUS", "(", "Pmode", ",", "base", ",", "op1", ")", ";", "}", "base", "=", "expand_binop", "(", "Pmode", ",", "add_optab", ",", "op0", ",", "op1", ",", "NULL_RTX", ",", "true", ",", "OPTAB_DIRECT", ")", ";", "x", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "base", ",", "offset_rtx", ")", ";", "}", "HOST_WIDE_INT", "size", ";", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", ".", "is_constant", "(", "&", "size", ")", ")", "{", "HOST_WIDE_INT", "base_offset", "=", "aarch64_anchor_offset", "(", "offset", ",", "size", ",", "mode", ")", ";"], "ground_truth": ["if", "(", "base_offset", "!=", "<NUM_LIT>", ")", "{"], "File": "aarch64", "Func": "aarch64_legitimize_address", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16759, "Length": 142, "Cover_Rate": 0.5220588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "CmpOp", "=", "getSelectableIntSetCC", "(", "LHS", ",", "RHS", ",", "CC", ",", "A64cc", ",", "DAG", ",", "dl", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "CmpOp", ",", "A64cc", ",", "DestBB", ")", ";", "}", "<STR_LIT>", "CondCode", ",", "Alternative", "=", "<STR_LIT>", ";", "CondCode", "=", "FPCCToA64CC", "(", "CC", ",", "Alternative", ")", ";", "SDValue", "A64cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "<STR_LIT>", ")", ";", "SDValue", "SetCC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ",", "RHS", ",", "DAG", ".", "getCondCode", "(", "CC", ")", ")", ";", "SDValue", "A64BR_CC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "SetCC", ",", "A64cc", ",", "DestBB", ")", ";", "if", "(", "Alternative", "!=", "<STR_LIT>", ")", "{", "A64cc", "=", "DAG", ".", "getConstant", "(", "Alternative", ",", "<STR_LIT>", ")", ";", "A64BR_CC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "A64BR_CC", ",", "SetCC", ",", "A64cc", ",", "DestBB", ")", ";", "}", "return", "A64BR_CC", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering123", "Func": "LowerBR_CC", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16760, "Length": 158, "Cover_Rate": 0.45272206303724927, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "HalfMask", ".", "size", "(", ")", "==", "HalfNumElts", "&&", "<STR_LIT>", ")", ";", "unsigned", "NumLowerHalves", "=", "(", "HalfIdx1", "==", "<NUM_LIT>", "||", "HalfIdx1", "==", "<NUM_LIT>", ")", "+", "(", "HalfIdx2", "==", "<NUM_LIT>", "||", "HalfIdx2", "==", "<NUM_LIT>", ")", ";", "unsigned", "NumUpperHalves", "=", "(", "HalfIdx1", "==", "<NUM_LIT>", "||", "HalfIdx1", "==", "<NUM_LIT>", ")", "+", "(", "HalfIdx2", "==", "<NUM_LIT>", "||", "HalfIdx2", "==", "<NUM_LIT>", ")", ";", "assert", "(", "NumLowerHalves", "+", "NumUpperHalves", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "EltWidth", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "!", "UndefLower", ")", "{", "if", "(", "NumUpperHalves", "==", "<NUM_LIT>", ")", "return", "getShuffleHalfVectors", "(", "DL", ",", "V1", ",", "V2", ",", "HalfMask", ",", "HalfIdx1", ",", "HalfIdx2", ",", "UndefLower", ",", "DAG", ")", ";", "if", "(", "NumUpperHalves", "==", "<NUM_LIT>", ")", "{", "if", "(", "Subtarget", ".", "hasAVX2", "(", ")", ")", "{", "if", "(", "EltWidth", "==", "<NUM_LIT>", "&&", "NumLowerHalves", "&&", "HalfVT", ".", "is128BitVector", "(", ")", "&&", "!", "is128BitUnpackShuffleMask", "(", "HalfMask", ")", "&&", "(", "!", "isSingleSHUFPSMask", "(", "HalfMask", ")", "||", "Subtarget", ".", "hasFastVariableCrossLaneShuffle", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "EltWidth", "==", "<NUM_LIT>", "&&", "V2", ".", "isUndef", "(", ")", ")", "return", "SDValue", "(", ")", ";", "}", "if", "(", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "VT", ".", "is512BitVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "return", "getShuffleHalfVectors", "(", "DL", ",", "V1", ",", "V2", ",", "HalfMask", ",", "HalfIdx1", ",", "HalfIdx2", ",", "UndefLower", ",", "DAG", ")", ";", "}", "assert", "(", "NumUpperHalves", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "return", "SDValue", "(", ")", ";", "}", "if", "(", "NumUpperHalves", "==", "<NUM_LIT>", ")", "{"], "ground_truth": ["if", "(", "Subtarget", ".", "hasAVX2", "(", ")", "&&", "EltWidth", "==", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "lowerShuffleWithUndefHalf", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16761, "Length": 267, "Cover_Rate": 0.4362745098039216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getFGRH32Reg", "(", ")", "const", "{", "assert", "(", "isRegIdx", "(", ")", "&&", "(", "RegIdx", ".", "Kind", "&", "RegKind_FGR", ")", "&&", "<STR_LIT>", ")", ";", "return", "RegIdx", ".", "RegInfo", "->", "getRegClass", "(", "<STR_LIT>", ")", ".", "getRegister", "(", "RegIdx", ".", "Index", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmParser", "Func": "getFGRH32Reg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16762, "Length": 41, "Cover_Rate": 0.9534883720930233, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "OpIdx", "=", "<NUM_LIT>", ",", "EndIdx", "=", "Instr", ".", "getNumOperands", "(", ")", ";", "OpIdx", "<", "EndIdx", ";", "++", "OpIdx", ")", "{", "MachineOperand", "&", "MO", "=", "Instr", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "TargetRegisterClass", "*", "OpRegCstraints", "=", "Instr", ".", "getRegClassConstraint", "(", "OpIdx", ",", "TII", ",", "TRI", ")", ";", "if", "(", "!", "OpRegCstraints", ")", "continue", ";", "if", "(", "MO", ".", "isFI", "(", ")", ")", "continue", ";", "assert", "(", "MO", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";"], "ground_truth": ["if", "(", "Register", "::", "isPhysicalRegister", "(", "Reg", ")", ")", "{"], "File": "AArch64InstrInfo104", "Func": "UpdateOperandRegClass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16763, "Length": 97, "Cover_Rate": 0.42358078602620086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MO", ".", "getSubReg", "(", ")", "==", "<NUM_LIT>", "?", "MRI", "->", "getMaxLaneMaskForVReg", "(", "MO", ".", "getReg", "(", ")", ")", ":", "MRI", "->", "getTargetRegisterInfo", "(", ")", "->", "getSubRegIndexLaneMask", "(", "MO", ".", "getSubReg", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "GCNRegPressure22", "Func": "getDefRegMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16764, "Length": 36, "Cover_Rate": 0.4864864864864865, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "&", "<ISA_LIT>InstrInfo", "::", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";"], "ground_truth": ["}"], "File": "SICInstrInfo", "Func": "getRegisterInfo", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16765, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "MaskRegClassContains", "(", "DestReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", "{", "SrcReg", "=", "get<ISA_LIT>SubSuperRegister", "(", "SrcReg", ",", "<NUM_LIT>", ")", ";", "return", "<STR_LIT>", ";", "}", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "X86InstrInfo (2)1", "Func": "copyPhysRegOpcode_AVX512_DQ", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16766, "Length": 33, "Cover_Rate": 0.4074074074074074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "MBBI", "!=", "E", ")", "{", "MachineBasicBlock", "::", "iterator", "NMBBI", "=", "std", "::", "next", "(", "MBBI", ")", ";", "switch", "(", "MBBI", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "expandStore", "(", "MF", ",", "MBBI", ")", ";", "Expanded", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "expandCTLZ", "(", "MF", ",", "MBBI", ")", ";"], "ground_truth": ["Expanded", "=", "true", ";"], "File": "ARCExpandPseudos1", "Func": "runOnMachineFunction", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16767, "Length": 64, "Cover_Rate": 0.3699421965317919, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";"], "ground_truth": ["return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "OR1KRegisterInfo1", "Func": "getFrameRegister", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16768, "Length": 34, "Cover_Rate": 0.8717948717948718, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "II", "->", "getRegisterInfo", "(", ")", ".", "get<ISA_LIT>RegNum", "(", "RegNo", ")", ";"], "ground_truth": ["}"], "File": "X86CodeEmitter22", "Func": "getX86RegNum", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16769, "Length": 13, "Cover_Rate": 0.5652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "pair", "<", "Value", "*", ",", "Value", "*", ">", "getShape", "(", "PHINode", "*", "Phi", ")", "{", "Use", "&", "U", "=", "*", "(", "Phi", "->", "use_begin", "(", ")", ")", ";", "unsigned", "OpNo", "=", "U", ".", "getOperandNo", "(", ")", ";", "User", "*", "V", "=", "U", ".", "getUser", "(", ")", ";", "while", "(", "V", ")", "{", "if", "(", "isAMXCast", "(", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ")", ")", "{", "if", "(", "V", "->", "use_empty", "(", ")", ")", "break", ";", "Use", "&", "U", "=", "*", "(", "V", "->", "use_begin", "(", ")", ")", ";"], "ground_truth": ["OpNo", "=", "U", ".", "getOperandNo", "(", ")", ";"], "File": "X86LowerAMXType4", "Func": "getShape", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16770, "Length": 100, "Cover_Rate": 0.5154639175257731, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "op0", ")", "==", "SIGN_EXTEND", ")", "return", "false", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "ASHIFT", "&&", "CONST_INT_P", "(", "op1", ")", "&&", "UINTVAL", "(", "op1", ")", "<=", "<NUM_LIT>", ")", "return", "true", ";", "if", "(", "GET_CODE", "(", "x", ")", "!=", "MULT", "||", "!", "CONST_INT_P", "(", "op1", ")", ")", "return", "false", ";", "HOST_WIDE_INT", "l2", "=", "exact_log2", "(", "INTVAL", "(", "op1", ")", ")", ";", "if", "(", "l2", ">", "<NUM_LIT>", "&&", "l2", "<=", "<NUM_LIT>", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "aarch64", "Func": "aarch64_cheap_mult_shift_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16771, "Length": 81, "Cover_Rate": 0.6377952755905512, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "selectG_ADD_SUB", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_UADDO", ":", "case", "TargetOpcode", "::", "G_USUBO", ":", "case", "TargetOpcode", "::", "G_UADDE", ":", "case", "TargetOpcode", "::", "G_USUBE", ":", "return", "selectG_UADDO_USUBO_UADDE_USUBE", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTTOPTR", ":", "case", "TargetOpcode", "::", "G_BITCAST", ":", "case", "TargetOpcode", "::", "G_PTRTOINT", ":", "return", "selectCOPY", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_CONSTANT", ":", "case", "TargetOpcode", "::", "G_FCONSTANT", ":", "return", "selectG_CONSTANT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_FNEG", ":", "if", "(", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ")", "return", "true", ";", "return", "selectG_FNEG", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_EXTRACT", ":", "return", "selectG_EXTRACT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_MERGE_VALUES", ":", "case", "TargetOpcode", "::", "G_BUILD_VECTOR", ":", "case", "TargetOpcode", "::", "G_CONCAT_VECTORS", ":", "return", "selectG_MERGE_VALUES", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_UNMERGE_VALUES", ":", "return", "selectG_UNMERGE_VALUES", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_BUILD_VECTOR_TRUNC", ":", "return", "selectG_BUILD_VECTOR_TRUNC", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_PTR_ADD", ":", "return", "selectG_PTR_ADD", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_IMPLICIT_DEF", ":", "return", "selectG_IMPLICIT_DEF", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INSERT", ":", "return", "selectG_INSERT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTRIN<ISA_LIT>C", ":", "return", "selectG_INTRIN<ISA_LIT>C", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTRIN<ISA_LIT>C_W_<ISA_LIT>DE_EFFECTS", ":", "return", "selectG_INTRIN<ISA_LIT>C_W_<ISA_LIT>DE_EFFECTS", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_ICMP", ":", "if", "(", "selectG_ICMP", "(", "I", ")", ")", "return", "true", ";", "return", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_LOAD", ":", "case", "TargetOpcode", "::", "G_ATOMIC_CMPXCHG", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_XCHG", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_ADD", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_SUB", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_AND", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_OR", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_XOR", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_MIN", ":"], "ground_truth": ["case", "TargetOpcode", "::", "G_ATOMICRMW_MAX", ":"], "File": "AMDGPUInstructionSelector26", "Func": "select", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16772, "Length": 276, "Cover_Rate": 0.45320197044334976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "LdSt", ".", "hasOneMemOperand", "(", ")", ")", "return", "false", ";", "Width", "=", "(", "*", "LdSt", ".", "memoperands_begin", "(", ")", ")", "->", "getSize", "(", ")", ";", "BaseReg", "=", "&", "LdSt", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Offset", "=", "LdSt", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "RISCVInstrInfo (2)", "Func": "getMemOperandWithOffsetWidth", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16773, "Length": 54, "Cover_Rate": 0.38848920863309355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "pa_file_start_level", "(", ")", ";", "pa_file_start_space", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["pa_file_start_mcount", "(", "<STR_LIT>", ")", ";"], "File": "pa", "Func": "pa_hpux64_hpas_file_start", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16774, "Length": 14, "Cover_Rate": 0.5185185185185185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InstructionCost", "<ISA_LIT>TTIImpl", "::", "getCFInstrCost", "(", "unsigned", "Opcode", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "const", "Instruction", "*", "I", ")", "{", "if", "(", "CostKind", "!=", "TTI", "::", "TCK_RecipThroughput", ")", "return", "Opcode", "==", "Instruction", "::", "PHI", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "X86TargetTransformInfo (2)1", "Func": "getCFInstrCost", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16775, "Length": 41, "Cover_Rate": 0.9761904761904762, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "lowerDYNAMIC_STACKALLOC", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Size", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "unsigned", "SPReg", "=", "getStackPointerRegisterToSaveRestore", "(", ")", ";", "SDValue", "OldSP", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "SPReg", ",", "<STR_LIT>", ")", ";", "SDValue", "NewSP", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "OldSP", ",", "Size", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "SPReg", ",", "NewSP", ")", ";", "SDValue", "ArgAdjust", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["SDValue", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "NewSP", ",", "ArgAdjust", ")", ";"], "File": "SystemZISelLowering106", "Func": "lowerDYNAMIC_STACKALLOC", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16776, "Length": 125, "Cover_Rate": 0.7575757575757576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SubIdx", "==", "AMDGPU", "::", "sub1", ")", "return", "MachineOperand", "::", "CreateImm", "(", "Op", ".", "getImm", "(", ")", ">>", "<NUM_LIT>", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["unsigned", "SubReg", "=", "buildExtractSubReg", "(", "MII", ",", "MRI", ",", "Op", ",", "SuperRC", ",", "SubIdx", ",", "SubRC", ")", ";"], "File": "SIInstrInfo101", "Func": "buildExtractSubRegOrImm", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16777, "Length": 46, "Cover_Rate": 0.38016528925619836, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Amp", ")", "||", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "int", "CntShift", ";", "int", "CntMask", ";", "if", "(", "CntName", "==", "<STR_LIT>", ")", "{", "CntMask", "=", "<NUM_LIT>", ";", "CntShift", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "CntName", "==", "<STR_LIT>", ")", "{", "CntMask", "=", "<NUM_LIT>", ";", "CntShift", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "CntName", "==", "<STR_LIT>", ")", "{", "CntMask", "=", "<NUM_LIT>", ";"], "ground_truth": ["CntShift", "=", "<NUM_LIT>", ";"], "File": "AMDGPUAsmParser10", "Func": "parseCnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16778, "Length": 91, "Cover_Rate": 0.4155251141552511, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "ggc_cleared_alloc", "<", "machine_function", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "pru", "Func": "pru_init_machine_status", "Target": "pru", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16779, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Kind", "==", "OpKind", "::", "Comparison", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "CompInfo", ";"], "File": "TPCAsmParser", "Func": "getComparison", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16780, "Length": 14, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ConstantSDNode", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "CN", "->", "getSExtValue", "(", ")", ")", ")", "return", "false", ";", "if", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "R1", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "R2", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "VEISelDAGToDAG6", "Func": "SelectADDRrr", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16781, "Length": 88, "Cover_Rate": 0.4971751412429379, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "struct", "{", "const", "HOST_WIDE_INT", "no_flag", ";", "const", "HOST_WIDE_INT", "dep_flags", ";", "const", "char", "*", "const", "name", ";", "}", "flags", "[", "]", "=", "{", "{", "OPTION_MASK_POWER10", ",", "OTHER_POWER10_MASKS", ",", "<STR_LIT>", "}", ",", "{", "OPTION_MASK_P9_VECTOR", ",", "OTHER_P9_VECTOR_MASKS", ",", "<STR_LIT>", "}", ",", "{", "OPTION_MASK_P8_VECTOR", ",", "OTHER_P8_VECTOR_MASKS", ",", "<STR_LIT>", "}", ",", "{", "OPTION_MASK_VSX", ",", "OTHER_VSX_VECTOR_MASKS", ",", "<STR_LIT>", "}", ",", "{", "OPTION_MASK_ALTIVEC", ",", "OTHER_ALTIVEC_MASKS", ",", "<STR_LIT>", "}", ",", "}", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "flags", ")", ";", "i", "++", ")", "{", "HOST_WIDE_INT", "no_flag", "=", "flags", "[", "i", "]", ".", "no_flag", ";"], "ground_truth": ["if", "(", "(", "rs6000_isa_flags", "&", "no_flag", ")", "==", "<NUM_LIT>", "&&", "(", "rs6000_isa_flags_explicit", "&", "no_flag", ")", "!=", "<NUM_LIT>", ")", "{"], "File": "rs60001", "Func": "rs6000_disable_incompatible_switches", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16782, "Length": 112, "Cover_Rate": 0.46473029045643155, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCInstLower", "::", "<ISA_LIT>MCInstLower", "(", "class", "AsmPrinter", "&", "asmprinter", ")", ":", "Printer", "(", "asmprinter", ")", "{"], "ground_truth": ["}"], "File": "LC3MCInstLower", "Func": "LC3MCInstLower", "Target": "LC3", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16783, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "ParseDirective", "(", "AsmToken", ")", "{"], "ground_truth": ["return", "true", ";"], "File": "LanaiAsmParser (2)", "Func": "ParseDirective", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16784, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "frv_pack_insn_p", "(", "rtx", "insn", ")", "{", "if", "(", "frv_packet", ".", "num_insns", "==", "frv_packet", ".", "issue_rate", ")", "return", "false", ";", "if", "(", "frv_packet", ".", "num_insns", ">", "<NUM_LIT>", "&&", "GET_CODE", "(", "insn", ")", "==", "INSN", "&&", "GET_MODE", "(", "insn", ")", "==", "TImode", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "!=", "COND_EXEC", ")", "return", "false", ";", "if", "(", "get_attr_type", "(", "insn", ")", "!=", "TYPE_SETLO", ")", "if", "(", "frv_registers_conflict_p", "(", "PATTERN", "(", "insn", ")", ")", ")", "return", "false", ";"], "ground_truth": ["return", "state_transition", "(", "frv_packet", ".", "dfa_state", ",", "insn", ")", "<", "<NUM_LIT>", ";"], "File": "frv2", "Func": "frv_pack_insn_p", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 16785, "Length": 90, "Cover_Rate": 0.989010989010989, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CODE_FOR_nvptx_forked", ":", "{", "unsigned", "mask", "=", "UINTVAL", "(", "XVECEXP", "(", "PATTERN", "(", "end", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "gcc_assert", "(", "mask", ")", ";", "par", "=", "new", "parallel", "(", "par", ",", "mask", ")", ";", "par", "->", "forked_block", "=", "block", ";", "par", "->", "forked_insn", "=", "end", ";", "if", "(", "!", "(", "mask", "&", "GOMP_DIM_MASK", "(", "GOMP_DIM_MAX", ")", ")", "&&", "(", "mask", "&", "GOMP_DIM_MASK", "(", "GOMP_DIM_WORKER", ")", ")", ")", "par", "->", "fork_insn", "=", "nvptx_discover_pre", "(", "block", ",", "CODE_FOR_nvptx_fork", ")", ";", "}", "break", ";", "case", "CODE_FOR_nvptx_join", ":", "{", "unsigned", "mask", "=", "UINTVAL", "(", "XVECEXP", "(", "PATTERN", "(", "end", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "gcc_assert", "(", "par", "->", "mask", "==", "mask", ")", ";", "par", "->", "join_block", "=", "block", ";", "par", "->", "join_insn", "=", "end", ";", "if", "(", "!", "(", "mask", "&", "GOMP_DIM_MASK", "(", "GOMP_DIM_MAX", ")", ")", "&&", "(", "mask", "&", "GOMP_DIM_MASK", "(", "GOMP_DIM_WORKER", ")", ")", ")", "par", "->", "joining_insn", "=", "nvptx_discover_pre", "(", "block", ",", "CODE_FOR_nvptx_joining", ")", ";", "par", "=", "par", "->", "parent", ";", "}", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}"], "ground_truth": ["if", "(", "par", ")", "par", "->", "blocks", ".", "safe_push", "(", "block", ")", ";"], "File": "nvptx3", "Func": "nvptx_find_par", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 16786, "Length": 189, "Cover_Rate": 0.627906976744186, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "<ISA_LIT>InstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ";"], "ground_truth": ["}"], "File": "X86TargetMachine13", "Func": "getInstrInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16787, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "is_weak", "=", "(", "operands", "[", "<NUM_LIT>", "]", "!=", "const0_rtx", ")", ";", "mod_s", "=", "(", "enum", "memmodel", ")", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "mod_f", "=", "(", "enum", "memmodel", ")", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "scratch", "=", "operands", "[", "<NUM_LIT>", "]", ";", "mode", "=", "GET_MODE", "(", "mem", ")", ";", "bool", "use_acquire", "=", "TARGET_HAVE_LDACQ", "&&", "!", "(", "mod_s", "==", "MEMMODEL_RELAXED", "||", "mod_s", "==", "MEMMODEL_CONSUME", "||", "mod_s", "==", "MEMMODEL_RELEASE", ")", ";", "bool", "use_release", "=", "TARGET_HAVE_LDACQ", "&&", "!", "(", "mod_s", "==", "MEMMODEL_RELAXED", "||", "mod_s", "==", "MEMMODEL_CONSUME", "||", "mod_s", "==", "MEMMODEL_ACQUIRE", ")", ";", "if", "(", "!", "(", "use_acquire", "||", "use_release", ")", ")", "arm_pre_atomic_barrier", "(", "mod_s", ")", ";", "label1", "=", "NULL", ";", "if", "(", "!", "is_weak", ")", "{", "label1", "=", "gen_label_rtx", "(", ")", ";", "emit_label", "(", "label1", ")", ";", "}", "label2", "=", "gen_label_rtx", "(", ")", ";", "arm_emit_load_exclusive", "(", "mode", ",", "rval", ",", "mem", ",", "use_acquire", ")", ";", "cond", "=", "arm_gen_compare_reg", "(", "NE", ",", "rval", ",", "oldval", ",", "scratch", ")", ";", "x", "=", "gen_rtx_NE", "(", "VOIDmode", ",", "cond", ",", "const0_rtx", ")", ";", "x", "=", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "x", ",", "gen_rtx_LABEL_REF", "(", "Pmode", ",", "label2", ")", ",", "pc_rtx", ")", ";", "emit_unlikely_jump", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "pc_rtx", ",", "x", ")", ")", ";", "arm_emit_store_exclusive", "(", "mode", ",", "scratch", ",", "mem", ",", "newval", ",", "use_release", ")", ";"], "ground_truth": ["cond", "=", "gen_rtx_REG", "(", "CCmode", ",", "CC_REGNUM", ")", ";"], "File": "arm4", "Func": "arm_split_compare_and_swap", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16788, "Length": 222, "Cover_Rate": 0.5522388059701493, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_set_epi16", "(", "short", "__q15", ",", "short", "__q14", ",", "short", "__q13", ",", "short", "__q12", ",", "short", "__q11", ",", "short", "__q10", ",", "short", "__q09", ",", "short", "__q08", ",", "short", "__q07", ",", "short", "__q06", ",", "short", "__q05", ",", "short", "__q04", ",", "short", "__q03", ",", "short", "__q02", ",", "short", "__q01", ",", "short", "__q00", ")", "{", "return", "__extension__", "(", "__m256i", ")", "(", "__v16hi", ")", "{"], "ground_truth": ["__q00", ",", "__q01", ",", "__q02", ",", "__q03", ",", "__q04", ",", "__q05", ",", "__q06", ",", "__q07", ",", "__q08", ",", "__q09", ",", "__q10", ",", "__q11", ",", "__q12", ",", "__q13", ",", "__q14", ",", "__q15", "}", ";"], "File": "avxintrin", "Func": "_mm256_set_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16789, "Length": 106, "Cover_Rate": 0.9906542056074766, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "PIdx", "=", "MI", "->", "findFirstPredOperandIdx", "(", ")", ";", "return", "PIdx", "!=", "-", "<NUM_LIT>", "&&", "MI", "->", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", "!=", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "ARMInstrInfo14", "Func": "isPredicated", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16790, "Length": 29, "Cover_Rate": 0.6744186046511628, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetLowering", "::", "VarArgStyleRegisters", "(", "CCState", "&", "CCInfo", ",", "SelectionDAG", "&", "DAG", ",", "SDLoc", "dl", ",", "SDValue", "&", "Chain", ",", "unsigned", "ArgOffset", ",", "bool", "ForceMutable", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";"], "ground_truth": ["<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "VarArgStyleRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16791, "Length": 51, "Cover_Rate": 0.5730337078651685, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "GET_CODE", "(", "x", ")", "==", "SUBREG", ")", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "return", "(", "GET_CODE", "(", "x", ")", "==", "REG", "&&", "CR_REGNO_P", "(", "REGNO", "(", "x", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "mep", "Func": "mep_general_copro_reg", "Target": "mep", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16792, "Length": 37, "Cover_Rate": 0.8222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "X86ISelDAGToDAG100", "Func": "getInstrInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16793, "Length": 10, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ElemSize", "esize", "=", "Opcode", "==", "<STR_LIT>", "?", "ESize32", ":", "(", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "?", "ESize16", ":", "ESize32", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "<STR_LIT>", ",", "decodeRd", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "<STR_LIT>", ",", "decodeNEONRn", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "decodeNVLaneOpIndex", "(", "insn", ",", "esize", ")", ")", ")", ";", "NumOpsAdded", "=", "<NUM_LIT>", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleNGetLnFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16794, "Length": 93, "Cover_Rate": 0.45365853658536587, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "constant_address_p", "(", "rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "LABEL_REF", ":", "case", "CONST_INT", ":", "case", "HIGH", ":", "return", "true", ";", "case", "CONST", ":", "if", "(", "flag_pic", "&&", "pic_address_needs_scratch", "(", "x", ")", ")", "return", "false", ";", "return", "sparc_legitimate_constant_p", "(", "Pmode", ",", "x", ")", ";", "case", "SYMBOL_REF", ":", "return", "!", "flag_pic", "&&", "sparc_legitimate_constant_p", "(", "Pmode", ",", "x", ")", ";"], "ground_truth": ["default", ":"], "File": "sparc", "Func": "constant_address_p", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16795, "Length": 66, "Cover_Rate": 0.9295774647887324, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "Integer", ":", "OS", "<<", "<STR_LIT>", "<<", "Int", ".", "Val", ";", "break", ";", "case", "Float", ":", "OS", "<<", "<STR_LIT>", "<<", "Flt", ".", "Val", ";", "break", ";", "case", "Symbol", ":", "OS", "<<", "<STR_LIT>", "<<", "Sym", ".", "Exp", ";", "break", ";", "case", "BrList", ":", "OS", "<<", "<STR_LIT>", "<<", "BrL", ".", "List", ".", "size", "(", ")", ";"], "ground_truth": ["break", ";"], "File": "WebAssemblyAsmParser (2)", "Func": "print", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16796, "Length": 56, "Cover_Rate": 0.6511627906976745, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "SpillToSMEM", "=", "spillSGPRToSMEM", "(", ")", ";", "if", "(", "SpillToSMEM", "&&", "OnlyToVGPR", ")", "return", "false", ";", "Register", "FrameReg", "=", "getFrameRegister", "(", "*", "MF", ")", ";", "assert", "(", "SpillToVGPR", "||", "(", "SuperReg", "!=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", "&&", "SuperReg", "!=", "MFI", "->", "getFrameOffsetReg", "(", ")", "&&", "SuperReg", "!=", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ")", ")", ";", "assert", "(", "SuperReg", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "OffsetReg", "=", "<STR_LIT>", ";", "unsigned", "M0CopyReg", "=", "<STR_LIT>", ";", "if", "(", "SpillToSMEM", ")", "{", "if", "(", "RS", "->", "isRegUsed", "(", "<STR_LIT>", ")", ")", "{", "M0CopyReg", "=", "RS", "->", "scavengeRegister", "(", "&", "<STR_LIT>", ",", "MI", ",", "<NUM_LIT>", ",", "false", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "M0CopyReg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "}", "}", "unsigned", "ScalarStoreOp", ";", "unsigned", "EltSize", "=", "<NUM_LIT>", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getPhysRegClass", "(", "SuperReg", ")", ";", "if", "(", "SpillToSMEM", "&&", "isSGPRClass", "(", "RC", ")", ")", "{", "std", "::", "tie", "(", "EltSize", ",", "ScalarStoreOp", ")", "=", "getSpillEltSize", "(", "getRegSizeInBits", "(", "*", "RC", ")", "/", "<NUM_LIT>", ",", "true", ")", ";", "}", "ArrayRef", "<", "int16_t", ">", "SplitParts", "=", "getRegSplitParts", "(", "RC", ",", "EltSize", ")", ";", "unsigned", "NumSubRegs", "=", "SplitParts", ".", "empty", "(", ")", "?", "<NUM_LIT>", ":", "SplitParts", ".", "size", "(", ")", ";", "Register", "TmpVGPR", ";", "unsigned", "SubKillState", "=", "getKillRegState", "(", "(", "NumSubRegs", "==", "<NUM_LIT>", ")", "&&", "IsKill", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NumSubRegs", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Register", "SubReg", "=", "NumSubRegs", "==", "<NUM_LIT>", "?", "SuperReg", ":", "getSubReg", "(", "SuperReg", ",", "SplitParts", "[", "i", "]", ")", ";", "if", "(", "SpillToSMEM", ")", "{", "int64_t", "FrOffset", "=", "FrameInfo", ".", "getObjectOffset", "(", "Index", ")", ";", "unsigned", "Align", "=", "FrameInfo", ".", "getObjectAlignment", "(", "Index", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "Index", ",", "EltSize", "*", "i", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOStore", ",", "EltSize", ",", "MinAlign", "(", "Align", ",", "EltSize", "*", "i", ")", ")", ";", "int64_t", "Offset", "=", "(", "ST", ".", "getWavefrontSize", "(", ")", "*", "FrOffset", ")", "+", "(", "EltSize", "*", "i", ")", ";", "if", "(", "Offset", "!=", "<NUM_LIT>", ")", "{"], "ground_truth": ["BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "OffsetReg", ")", ".", "addReg", "(", "FrameReg", ")", ".", "addImm", "(", "Offset", ")", ";"], "File": "SIRegisterInfo104", "Func": "spillSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16797, "Length": 391, "Cover_Rate": 0.3709677419354839, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<ISA_LIT>InstrInfo", "::", "MO_GOTPCREL", ":", "return", "MCSymbolRefExpr", "::", "VK_GOTPCREL", ";", "case", "<ISA_LIT>InstrInfo", "::", "MO_GOTPCREL32_LO", ":", "return", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOTPCREL32_LO", ";", "case", "<ISA_LIT>InstrInfo", "::", "MO_GOTPCREL32_HI", ":", "return", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOTPCREL32_HI", ";", "case", "<ISA_LIT>InstrInfo", "::", "MO_REL32_LO", ":"], "ground_truth": ["return", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_REL32_LO", ";"], "File": "AMDGPUMCInstLower10", "Func": "getVariantKind", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16798, "Length": 40, "Cover_Rate": 0.5405405405405406, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SaveCount", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "SaveCount", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "SaveCount", "=", "<NUM_LIT>", ";", "break", ";", "}", "}", "if", "(", "I", "<", "SaveCount", ")", "{", "Saved", "[", "I", "++", "]", "=", "Inst", ";", "if", "(", "I", "<", "SaveCount", ")", "return", "true", ";", "}", "if", "(", "SaveCount", ">", "<NUM_LIT>", ")", "{", "assert", "(", "I", "==", "SaveCount", "&&", "<STR_LIT>", ")", ";", "SaveCount", "=", "<NUM_LIT>", ";", "RecurseGuard", "=", "true", ";", "switch", "(", "Saved", "[", "<NUM_LIT>", "]", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "EmitDataMask", "(", "I", ",", "Saved", ",", "Out", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "EmitDirectGuardCall", "(", "I", ",", "Saved", ",", "Out", ")", ";", "break", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["EmitIndirectGuardCall", "(", "I", ",", "Saved", ",", "Out", ")", ";"], "File": "MipsMCNaCl", "Func": "CustomExpandInstNaClMips", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16799, "Length": 149, "Cover_Rate": 0.3952254641909814, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int16x4_t", ")", "__builtin_neon_vqrdmulh_nv4hi", "(", "__a", ",", "(", "__builtin_neon_hi", ")", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vqrdmulh_n_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16800, "Length": 15, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetInstrInfo", "*", "TII", "=", "STI", "->", "getInstrInfo", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "VAStartPseudoInstr", "->", "getDebugLoc", "(", ")", ";", "Register", "CountReg", "=", "VAStartPseudoInstr", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "LivePhysRegs", "LiveRegs", "(", "*", "STI", "->", "getRegisterInfo", "(", ")", ")", ";", "SmallVector", "<", "std", "::", "pair", "<", "MCPhysReg", ",", "const", "MachineOperand", "*", ">", ",", "<NUM_LIT>", ">", "Clobbers", ";", "LiveRegs", ".", "addLiveIns", "(", "*", "EntryBlk", ")", ";", "for", "(", "MachineInstr", "&", "MI", ":", "EntryBlk", "->", "instrs", "(", ")", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "VAStartPseudoInstr", "->", "getOpcode", "(", ")", ")", "break", ";", "LiveRegs", ".", "stepForward", "(", "MI", ",", "Clobbers", ")", ";", "}", "const", "BasicBlock", "*", "LLVMBlk", "=", "EntryBlk", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "EntryBlkIter", "=", "++", "EntryBlk", "->", "getIterator", "(", ")", ";", "MachineBasicBlock", "*", "GuardedRegsBlk", "=", "Func", "->", "CreateMachineBasicBlock", "(", "LLVMBlk", ")", ";", "MachineBasicBlock", "*", "TailBlk", "=", "Func", "->", "CreateMachineBasicBlock", "(", "LLVMBlk", ")", ";", "Func", "->", "insert", "(", "EntryBlkIter", ",", "GuardedRegsBlk", ")", ";", "Func", "->", "insert", "(", "EntryBlkIter", ",", "TailBlk", ")", ";", "TailBlk", "->", "splice", "(", "TailBlk", "->", "begin", "(", ")", ",", "EntryBlk", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "VAStartPseudoInstr", ")", ")", ",", "EntryBlk", "->", "end", "(", ")", ")", ";", "TailBlk", "->", "transferSuccessorsAndUpdatePHIs", "(", "EntryBlk", ")", ";", "uint64_t", "FrameOffset", "=", "VAStartPseudoInstr", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "uint64_t", "VarArgsRegsOffset", "=", "VAStartPseudoInstr", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["unsigned", "MOVOpc", "=", "STI", "->", "hasAVX", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "X86ExpandPseudo11", "Func": "ExpandVastartSaveXmmRegs", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16801, "Length": 253, "Cover_Rate": 0.46083788706739526, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "base0", ";", "int", "base1", ";", "int", "incdec0", ";", "int", "incdec1", ";", "int", "index0", ";", "int", "index1", ";", "int", "disp0", ";", "int", "disp1", ";", "if", "(", "MEM_VOLATILE_P", "(", "op0", ")", "&&", "MEM_VOLATILE_P", "(", "op1", ")", ")", "return", "<NUM_LIT>", ";", "c4x_S_address_parse", "(", "op0", ",", "&", "base0", ",", "&", "incdec0", ",", "&", "index0", ",", "&", "disp0", ")", ";"], "ground_truth": ["c4x_S_address_parse", "(", "op1", ",", "&", "base1", ",", "&", "incdec1", ",", "&", "index1", ",", "&", "disp1", ")", ";"], "File": "c4x1", "Func": "c4x_address_conflict", "Target": "c4x", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 16802, "Length": 73, "Cover_Rate": 0.4269005847953216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "DestReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "int", "SrcReg1", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "int", "SrcReg2", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "DestReg", "!=", "SrcReg1", ")", "{", "BuildMI", "(", "*", "MBB", ",", "MII", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "SrcReg1", ")", ";", "}", "if", "(", "DestReg", "!=", "SrcReg2", ")", "{", "BuildMI", "(", "*", "MBB", ",", "MII", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "SrcReg2", ")", ";", "}", "MII", "=", "MBB", "->", "erase", "(", "MI", ")", ";", "--", "MII", ";", "}", "else", "if", "(", "Opc", "==", "<STR_LIT>", ")", "{", "int", "DestReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "int", "SrcReg1", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "int", "Immed1", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "int", "Immed2", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MII", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg1", ")", ".", "addImm", "(", "Immed1", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MII", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg1", ")", ".", "addImm", "(", "Immed2", ")", ";", "MII", "=", "MBB", "->", "erase", "(", "MI", ")", ";", "--", "MII", ";", "}", "}", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "HexagonSplitTFRCondSets3", "Func": "runOnMachineFunction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16803, "Length": 304, "Cover_Rate": 0.7255369928400954, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128d", ")", "__builtin_ia32_subsd_mask_round", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__B", ",", "(", "__v2df", ")", "__W", ",", "(", "__mmask8", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm_mask_sub_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16804, "Length": 30, "Cover_Rate": 0.5172413793103449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcmpneq_n_uv4si", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcmpneq_n_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16805, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Kind", "==", "Register", "&&", "<STR_LIT>", ")", ";", "return", "Reg", ".", "RegNo", ";"], "ground_truth": ["}"], "File": "X86AsmParser (2)2", "Func": "getReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16806, "Length": 15, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "chksetELFHeaderEFlags", "(", "unsigned", "flags", ")", "{"], "ground_truth": ["if", "(", "getAssembler", "(", ")", ")", "getAssembler", "(", ")", "->", "setELFHeaderEFlags", "(", "flags", ")", ";"], "File": "HexagonAsmParser (2)", "Func": "chksetELFHeaderEFlags", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16807, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmParser", "::", "OperandMatchResultTy", "<ISA_LIT>AsmParser", "::", "parsePCRel", "(", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ",", "int64_t", "MinVal", ",", "int64_t", "MaxVal", ")", "{", "MCContext", "&", "Ctx", "=", "getContext", "(", ")", ";", "MCStreamer", "&", "Out", "=", "getStreamer", "(", ")", ";", "const", "MCExpr", "*", "Expr", ";", "SMLoc", "StartLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Expr", ")", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ")", "{", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "(", "Value", "&", "<NUM_LIT>", ")", "||", "Value", "<", "MinVal", "||", "Value", ">", "MaxVal", ")", "{", "Error", "(", "StartLoc", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "CreateTempSymbol", "(", ")", ";", "Out", ".", "EmitLabel", "(", "Sym", ")", ";", "const", "MCExpr", "*", "Base", "=", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "Ctx", ")", ";", "Expr", "=", "Value", "==", "<NUM_LIT>", "?", "Base", ":", "MCBinaryExpr", "::", "CreateAdd", "(", "Base", ",", "Expr", ",", "Ctx", ")", ";", "}", "SMLoc", "EndLoc", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "createImm", "(", "Expr", ",", "StartLoc", ",", "EndLoc", ")", ")", ";"], "ground_truth": ["return", "MatchOperand_Success", ";"], "File": "SystemZAsmParser10", "Func": "parsePCRel", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16808, "Length": 221, "Cover_Rate": 0.9954954954954955, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", ")", "const", "{", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "int", "FrameIdx", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "CreateFixedObject", "(", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "true", ")", ";", "(", "void", ")", "FrameIdx", ";", "assert", "(", "FrameIdx", "==", "MF", ".", "getFrameInfo", "(", ")", ".", "getObjectIndexBegin", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SHUXIFrameLowering", "Func": "processFunctionBeforeFrameFinalized", "Target": "SHUXI", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16809, "Length": 64, "Cover_Rate": 0.9846153846153847, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "&", "<ISA_LIT>Subtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "StringRef", "CPUName", "=", "CPU", ";"], "ground_truth": ["if", "(", "CPUName", ".", "empty", "(", ")", ")", "CPUName", "=", "<STR_LIT>", ";"], "File": "SystemZSubtarget18", "Func": "initializeSubtargetDependencies", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16810, "Length": 30, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "qword", "si_lqr", "(", "unsigned", "int", "imm", ")", "{"], "ground_truth": ["return", "(", "(", "qword", ")", "(", "vec_ld", "(", "<NUM_LIT>", ",", "(", "vector", "unsigned", "char", "*", ")", "(", "imm", ")", ")", ")", ")", ";"], "File": "si2vmx", "Func": "si_lqr", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16811, "Length": 33, "Cover_Rate": 0.9705882352941176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "TPC", "=", "getAnalysisIfAvailable", "<", "TargetPassConfig", ">", "(", ")", ";", "if", "(", "!", "TPC", ")", "return", "false", ";", "const", "<ISA_LIT>TargetMachine", "&", "TM", "=", "TPC", "->", "getTM", "<", "<ISA_LIT>TargetMachine", ">", "(", ")", ";", "ST", "=", "&", "TM", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", "F", ")", ";", "AC", "=", "&", "getAnalysis", "<", "AssumptionCacheTracker", ">", "(", ")", ".", "getAssumptionCache", "(", "F", ")", ";", "DA", "=", "&", "getAnalysis", "<", "LegacyDivergenceAnalysis", ">", "(", ")", ";"], "ground_truth": ["HasUnsafeFPMath", "=", "hasUnsafeFPMath", "(", "F", ")", ";"], "File": "AMDGPUCodeGenPrepare (2)", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16812, "Length": 78, "Cover_Rate": 0.4588235294117647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "GET_CODE", "(", "operand", ")", "!=", "MEM", ")", "return", "<NUM_LIT>", ";", "operand", "=", "XEXP", "(", "operand", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["addr_mode", "=", "m68hc11_addr_mode", "|", "(", "reload_completed", "?", "ADDR_STRICT", ":", "<NUM_LIT>", ")", ";"], "File": "m68hc111", "Func": "m68hc11_register_indirect_p", "Target": "m68hc11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16813, "Length": 34, "Cover_Rate": 0.3177570093457944, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AsmPrinter", "::", "emitFunctionEntryLabel", "(", ")", ";", "return", ";", "}", "const", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", "->", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "const", "GCNSubtarget", "&", "STM", "=", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";"], "ground_truth": ["if", "(", "MFI", "->", "isEntryFunction", "(", ")", "&&", "STM", ".", "isAmdHsaOrMesa", "(", "MF", "->", "getFunction", "(", ")", ")", ")", "{"], "File": "AMDGPUAsmPrinter", "Func": "emitFunctionEntryLabel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16814, "Length": 57, "Cover_Rate": 0.32386363636363635, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetLowering", "::", "LowerAsmOperandForConstraint", "(", "Op", ",", "Constraint", ",", "Ops", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "P2ISelLowering", "Func": "LowerAsmOperandForConstraint", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16815, "Length": 14, "Cover_Rate": 0.32558139534883723, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "storeRegToAddr", "(", "MachineFunction", "&", "MF", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Addr", ",", "const", "TargetRegisterClass", "*", "RC", ",", "MachineInstr", "::", "mmo_iterator", "MMOBegin", ",", "MachineInstr", "::", "mmo_iterator", "MMOEnd", ",", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "NewMIs", ")", "const", "{", "unsigned", "Alignment", "=", "(", "RC", "->", "getSize", "(", ")", "/", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "bool", "isAligned", "=", "MMOBegin", "!=", "MMOEnd", "&&", "(", "*", "MMOBegin", ")", "->", "getAlignment", "(", ")", ">=", "Alignment", ";", "unsigned", "Opc", "=", "getStoreRegOpcode", "(", "SrcReg", ",", "RC", ",", "isAligned", ",", "TM", ")", ";", "DebugLoc", "DL", ";"], "ground_truth": ["MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "Opc", ")", ")", ";"], "File": "X86InstrInfo47", "Func": "storeRegToAddr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16816, "Length": 116, "Cover_Rate": 0.6444444444444445, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", "==", "<STR_LIT>", "||", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", "->", "hasMed3_16", "(", ")", ")", ")", "{", "SDValue", "Var", "=", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "isKnownNeverSNan", "(", "DAG", ",", "Var", ")", ")", "return", "SDValue", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "K0", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Var", ",", "SDValue", "(", "K0", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "K1", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering105", "Func": "performFPMed3ImmCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16817, "Length": 78, "Cover_Rate": 0.319672131147541, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "last_fixed_arg", "=", "ArgLocs", ".", "size", "(", ")", "-", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "ArgLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "EVT", "ObjectVT", "=", "VA", ".", "getValVT", "(", ")", ";", "switch", "(", "ObjectVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "!", "Ins", "[", "i", "]", ".", "Used", "&&", "(", "!", "isVarArg", "||", "i", "!=", "last_fixed_arg", ")", ")", "{", "if", "(", "arg_idx", "<", "<NUM_LIT>", ")", "arg_idx", "++", ";", "else", "stack_offset", "+=", "<NUM_LIT>", ";", "InVals", ".", "push_back", "(", "DAG", ".", "getUNDEF", "(", "ObjectVT", ")", ")", ";", "}", "else", "if", "(", "arg_idx", "<", "<NUM_LIT>", "&&", "(", "!", "isVarArg", "||", "i", "!=", "last_fixed_arg", ")", ")", "{", "unsigned", "arg_reg", "=", "VA", ".", "getLocReg", "(", ")", ";", "reg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "GPRegsRegClass", ")", ";", "MF", ".", "getRegInfo", "(", ")", ".", "addLiveIn", "(", "arg_reg", ",", "reg", ")", ";", "SDValue", "Arg", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "reg", ",", "<STR_LIT>", ")", ";", "if", "(", "ObjectVT", "!=", "<STR_LIT>", ")", "{"], "ground_truth": ["Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Arg", ",", "DAG", ".", "getValueType", "(", "ObjectVT", ")", ")", ";"], "File": "TMS320C64XLowering", "Func": "LowerFormalArguments", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 16818, "Length": 219, "Cover_Rate": 0.4147727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";", "case", "TargetOpcode", "::", "G_ASHR", ":", "return", "<STR_LIT>", ";", "case", "TargetOpcode", "::", "G_SDIV", ":", "return", "<STR_LIT>", ";", "case", "TargetOpcode", "::", "G_UDIV", ":", "return", "<STR_LIT>", ";", "default", ":", "return", "GenericOpc", ";", "}", "}", "case", "<STR_LIT>", ":", "switch", "(", "OpSize", ")", "{", "case", "<NUM_LIT>", ":", "switch", "(", "GenericOpc", ")", "{", "case", "TargetOpcode", "::", "G_FADD", ":", "return", "<STR_LIT>", ";", "case", "TargetOpcode", "::", "G_FSUB", ":", "return", "<STR_LIT>", ";", "case", "TargetOpcode", "::", "G_FMUL", ":", "return", "<STR_LIT>", ";", "case", "TargetOpcode", "::", "G_FDIV", ":", "return", "<STR_LIT>", ";", "default", ":", "return", "GenericOpc", ";", "}", "case", "<NUM_LIT>", ":", "switch", "(", "GenericOpc", ")", "{", "case", "TargetOpcode", "::", "G_FADD", ":", "return", "<STR_LIT>", ";", "case", "TargetOpcode", "::", "G_FSUB", ":", "return", "<STR_LIT>", ";", "case", "TargetOpcode", "::", "G_FMUL", ":"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "AArch64InstructionSelector61", "Func": "selectBinaryOp", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16819, "Length": 120, "Cover_Rate": 0.3133159268929504, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Init<ISA_LIT>MCInstrInfo", "(", "X", ")", ";", "return", "X", ";"], "ground_truth": ["}"], "File": "M88kMCTargetDesc", "Func": "createM88kMCInstrInfo", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16820, "Length": 9, "Cover_Rate": 0.36, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "SelectAddrRRI12", "(", "SDValue", "Op", ",", "SDValue", "Addr", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Disp", ",", "SDValue", "&", "Index", ")", "{", "<ISA_LIT>RRIAddressMode", "AM20", ",", "AM12", ";", "bool", "Done", "=", "false", ";", "if", "(", "!", "Addr", ".", "hasOneUse", "(", ")", ")", "{", "unsigned", "Opcode", "=", "Addr", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "!=", "<STR_LIT>", "&&", "Opcode", "!=", "<STR_LIT>", ")", "{", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "Addr", ".", "getNode", "(", ")", "->", "use_begin", "(", ")", ",", "UE", "=", "Addr", ".", "getNode", "(", ")", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "if", "(", "UI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "MatchAddressBase", "(", "Addr", ",", "AM12", ")", ";", "Done", "=", "true", ";", "break", ";", "}", "}", "}", "}", "if", "(", "!", "Done", "&&", "MatchAddress", "(", "Addr", ",", "AM12", ",", "true", ")", ")", "return", "false", ";", "if", "(", "!", "Done", "&&", "!", "MatchAddress", "(", "Addr", ",", "AM20", ",", "false", ")", ")", "if", "(", "AM12", ".", "Disp", "==", "<NUM_LIT>", "&&", "AM20", ".", "Disp", "!=", "<NUM_LIT>", ")", "return", "false", ";", "DOUT", "(", "llvm", "::", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "DEBUG", "(", "AM12", ".", "dump", "(", ")", ")", ";"], "ground_truth": ["EVT", "VT", "=", "Addr", ".", "getValueType", "(", ")", ";"], "File": "SystemZISelDAGToDAG40", "Func": "SelectAddrRRI12", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16821, "Length": 206, "Cover_Rate": 0.7079037800687286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "LowerFP_TO_SINT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFP_TO_UINT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerFP_EXTEND", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFABS", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFNEG", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFGETSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBRCOND", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerJumpTable", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVAARG", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVACOPY", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINTRINSIC_W_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFRAME_TO_ARGS_OFFSET", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerEH_RETURN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINIT_TRAMPOLINE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerADJUST_TRAMPOLINE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerCTLZ", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerCTLZ_ZERO_UNDEF", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerCTTZ", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerMUL", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerShift", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerXALUO", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "LowerREADCYCLECOUNTER", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";"], "File": "X86ISelLowering142", "Func": "LowerOperation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16822, "Length": 390, "Cover_Rate": 0.4328523862375139, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", ")", "{", "if", "(", "getRelocationModel", "(", ")", "==", "Reloc", "::", "DynamicNoPIC", ")", "setRelocationModel", "(", "Reloc", "::", "PIC_", ")", ";", "if", "(", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Default", ")", "setCodeModel", "(", "CodeModel", "::", "Small", ")", ";", "}", "if", "(", "Subtarget", ".", "isTargetCygMing", "(", ")", ")", "Subtarget", ".", "setPICStyle", "(", "PICStyles", "::", "WinPIC", ")", ";", "else", "if", "(", "Subtarget", ".", "isTargetDarwin", "(", ")", ")", "{", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", ")", "Subtarget", ".", "setPICStyle", "(", "PICStyles", "::", "RIPRel", ")", ";", "else", "Subtarget", ".", "setPICStyle", "(", "PICStyles", "::", "Stub", ")", ";", "}", "else", "if", "(", "Subtarget", ".", "isTargetELF", "(", ")", ")", "{", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", ")", "Subtarget", ".", "setPICStyle", "(", "PICStyles", "::", "RIPRel", ")", ";", "else", "Subtarget", ".", "setPICStyle", "(", "PICStyles", "::", "GOT", ")", ";", "}"], "ground_truth": ["}"], "File": "X86TargetMachine40", "Func": "X86TargetMachine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16823, "Length": 138, "Cover_Rate": 0.46308724832214765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "*", "ValTy", "=", "cast", "<", "PointerType", ">", "(", "Addr", "->", "getType", "(", ")", ")", "->", "getElementType", "(", ")", ";", "bool", "IsAcquire", "=", "Ord", "==", "Acquire", "||", "Ord", "==", "AcquireRelease", "||", "Ord", "==", "SequentiallyConsistent", ";", "if", "(", "ValTy", "->", "getPrimitiveSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "<STR_LIT>", "Int", "=", "IsAcquire", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Function", "*", "Ldxr", "=", "llvm", "::", "<STR_LIT>", "(", "M", ",", "Int", ")", ";", "Addr", "=", "Builder", ".", "CreateBitCast", "(", "Addr", ",", "Type", "::", "getInt8PtrTy", "(", "M", "->", "getContext", "(", ")", ")", ")", ";", "Value", "*", "LoHi", "=", "Builder", ".", "CreateCall", "(", "Ldxr", ",", "Addr", ",", "<STR_LIT>", ")", ";", "Value", "*", "Lo", "=", "Builder", ".", "CreateExtractValue", "(", "LoHi", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["Value", "*", "Hi", "=", "Builder", ".", "CreateExtractValue", "(", "LoHi", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "AArch64ISelLowering23", "Func": "emitLoadLinked", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16824, "Length": 133, "Cover_Rate": 0.42765273311897106, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Align", ">", "PtrSize", ")", "{", "auto", "AlignMinus1", "=", "MIRBuilder", ".", "buildConstant", "(", "IntPtrTy", ",", "Align", "-", "<NUM_LIT>", ")", ";", "unsigned", "ListTmp", "=", "MRI", ".", "createGenericVirtualRegister", "(", "PtrTy", ")", ";", "MIRBuilder", ".", "buildGEP", "(", "ListTmp", ",", "List", ",", "AlignMinus1", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "DstPtr", "=", "MRI", ".", "createGenericVirtualRegister", "(", "PtrTy", ")", ";", "MIRBuilder", ".", "buildPtrMask", "(", "DstPtr", ",", "ListTmp", ",", "Log2_64", "(", "Align", ")", ")", ";", "}", "else", "DstPtr", "=", "List", ";", "uint64_t", "ValSize", "=", "MRI", ".", "getType", "(", "Dst", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";"], "ground_truth": ["MIRBuilder", ".", "buildLoad", "(", "Dst", ",", "DstPtr", ",", "*", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "ValSize", ",", "std", "::", "max", "(", "Align", ",", "PtrSize", ")", ")", ")", ";"], "File": "AArch64LegalizerInfo", "Func": "legalizeVaArg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16825, "Length": 130, "Cover_Rate": 0.3551912568306011, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SDValue", "V", "=", "combineShiftToPMULH", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "if", "(", "!", "DCI", ".", "isAfterLegalizeDAG", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "!", "N0", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "auto", "*", "ShiftC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ";", "auto", "*", "AndC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "ShiftC", "||", "!", "AndC", ")", "return", "SDValue", "(", ")", ";", "APInt", "MaskVal", "=", "AndC", "->", "getAPIntValue", "(", ")", ";", "if", "(", "MaskVal", ".", "isMask", "(", ")", ")", "{", "unsigned", "TO", "=", "MaskVal", ".", "countTrailingOnes", "(", ")", ";", "if", "(", "TO", ">=", "<NUM_LIT>", "&&", "isPowerOf2_32", "(", "TO", ")", ")", "return", "SDValue", "(", ")", ";", "}", "APInt", "NewMaskVal", "=", "MaskVal", ".", "lshr", "(", "ShiftC", "->", "getAPIntValue", "(", ")", ")", ";", "unsigned", "OldMaskSize", "=", "MaskVal", ".", "getMinSignedBits", "(", ")", ";", "unsigned", "NewMaskSize", "=", "NewMaskVal", ".", "getMinSignedBits", "(", ")", ";", "if", "(", "(", "OldMaskSize", ">", "<NUM_LIT>", "&&", "NewMaskSize", "<=", "<NUM_LIT>", ")", "||", "(", "OldMaskSize", ">", "<NUM_LIT>", "&&", "NewMaskSize", "<=", "<NUM_LIT>", ")", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "NewMask", "=", "DAG", ".", "getConstant", "(", "NewMaskVal", ",", "DL", ",", "VT", ")", ";", "SDValue", "NewShift", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "N1", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "NewShift", ",", "NewMask", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)5", "Func": "combineShiftRightLogical", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16826, "Length": 254, "Cover_Rate": 0.7962382445141066, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineFunction", "::", "iterator", "I", "=", "MF", "->", "begin", "(", ")", ",", "E", "=", "MF", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "isReturnBlock", "(", ")", ")", "{", "bool", "FoundIt", "=", "false", ";", "for", "(", "MBBI", "=", "I", "->", "end", "(", ")", ";", "MBBI", "!=", "I", "->", "begin", "(", ")", ";", ")", "{", "--", "MBBI", ";", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "MBBI", "->", "eraseFromParent", "(", ")", ";", "FoundIt", "=", "true", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "PPCFrameLowering (2)", "Func": "RemoveVRSaveCode", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16827, "Length": 91, "Cover_Rate": 0.40625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>64TargetMachine", "::", "<ISA_LIT>64TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "<ISA_LIT>TargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "PTXTargetMachine2", "Func": "PTX64TargetMachine", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16828, "Length": 61, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqdmullbq_m_s32", "(", "int64x2_t", "__inactive", ",", "int32x4_t", "__a", ",", "int32x4_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vqdmullbq_m_sv4si", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vqdmullbq_m_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16829, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vuzpq_u8", "(", "uint8x16_t", "__a", ",", "uint8x16_t", "__b", ")", "{", "uint8x16x2_t", "__rv", ";", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint8x16_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint8x16_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint8x16_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "ground_truth": ["__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint8x16_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "File": "arm", "Func": "neon_vuzpq_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16830, "Length": 216, "Cover_Rate": 0.9818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "CC", ";", "if", "(", "!", "ITBlock", ".", "empty", "(", ")", ")", "{", "CC", "=", "ITBlock", ".", "back", "(", ")", ";", "ITBlock", ".", "pop_back", "(", ")", ";", "}", "else", "CC", "=", "<STR_LIT>", ";", "const", "MCOperandInfo", "*", "OpInfo", "=", "<ISA_LIT>Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "OpInfo", ";", "MCInst", "::", "iterator", "I", "=", "MI", ".", "begin", "(", ")", ";", "unsigned", "short", "NumOps", "=", "<ISA_LIT>Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "NumOperands", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumOps", ";", "++", "i", ",", "++", "I", ")", "{", "if", "(", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", "{", "I", "->", "setImm", "(", "CC", ")", ";"], "ground_truth": ["++", "I", ";"], "File": "ARMDisassembler10", "Func": "UpdateThumbVFPPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16831, "Length": 115, "Cover_Rate": 0.7278481012658228, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Val", "->", "hasName", "(", ")", ")", "Val", "->", "setName", "(", "(", "Twine", "(", "getSFName", "(", "SF", ")", ")", "+", "<STR_LIT>", "+", "utostr", "(", "SFAssignments", "[", "SF", "]", "++", ")", ")", ".", "str", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "X86DCBasicBlock", "Func": "setSF", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16832, "Length": 40, "Cover_Rate": 0.6451612903225806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "report_fatal_error", "(", "<STR_LIT>", "+", "MBB", ".", "getParent", "(", ")", "->", "getName", "(", ")", "+", "<STR_LIT>", ",", "false", ")", ";", "}", "DebugLoc", "DL", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "FrameIdx", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FrameIdx", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FrameIdx", ")", ")", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "ground_truth": ["}"], "File": "PatmosInstrInfo", "Func": "loadRegFromStackSlot", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 16833, "Length": 181, "Cover_Rate": 0.7298387096774194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm", "volatile", "(", "<STR_LIT>", ":", ":", "<STR_LIT>", "(", "fg", ")", ")", ";"], "ground_truth": ["}"], "File": "ushmedia1", "Func": "sh_media_FPUTSCR", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16834, "Length": 13, "Cover_Rate": 0.5909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "PrintSwitchToSection", "(", "const", "MCAsmInfo", "&", "MAI", ",", "raw_ostream", "&", "OS", ")", "const", "{"], "ground_truth": ["}"], "File": "NVPTXSection13", "Func": "PrintSwitchToSection", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16835, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "MSP430InstrInfo13", "Func": "restoreCalleeSavedRegisters", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16836, "Length": 70, "Cover_Rate": 0.6140350877192983, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "loc", "=", "opint", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ";", "if", "(", "BYTES_BIG_ENDIAN", ")", "loc", "^=", "<NUM_LIT>", ";", "bytemask", "<<=", "loc", ";", "temp", "=", "opint", "[", "<NUM_LIT>", "]", ";", "if", "(", "is_high", ")", "{", "byteloc", "=", "(", "<NUM_LIT>", "-", "(", "loc", "*", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ";", "if", "(", "byteloc", "==", "<NUM_LIT>", ")", "zap_op", "=", "op", ";", "else", "temp", ">>=", "byteloc", ";", "bytemask", ">>=", "<NUM_LIT>", ";", "}", "else", "{"], "ground_truth": ["byteloc", "=", "loc", "*", "<NUM_LIT>", ";"], "File": "alpha3", "Func": "alpha_fold_builtin_insxx", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16837, "Length": 75, "Cover_Rate": 0.39473684210526316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ObjectSize", "==", "<NUM_LIT>", ")", "SortingObjects", "[", "Obj", "]", ".", "ObjectSize", "=", "<NUM_LIT>", ";", "else", "SortingObjects", "[", "Obj", "]", ".", "ObjectSize", "=", "ObjectSize", ";", "}", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "{", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isFI", "(", ")", ")", "continue", ";", "int", "Index", "=", "MO", ".", "getIndex", "(", ")", ";", "if", "(", "Index", ">=", "<NUM_LIT>", "&&", "Index", "<", "MFI", "->", "getObjectIndexEnd", "(", ")", "&&", "SortingObjects", "[", "Index", "]", ".", "IsValid", ")", "SortingObjects", "[", "Index", "]", ".", "ObjectNumUses", "++", ";", "}", "}", "}", "std", "::", "stable_sort", "(", "SortingObjects", ".", "begin", "(", ")", ",", "SortingObjects", ".", "end", "(", ")", ",", "<ISA_LIT>FrameSortingComparator", "(", ")", ")", ";", "int", "i", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "Obj", ":", "SortingObjects", ")", "{", "if", "(", "!", "Obj", ".", "IsValid", ")", "break", ";"], "ground_truth": ["ObjectsToAllocate", "[", "i", "++", "]", "=", "Obj", ".", "ObjectIndex", ";"], "File": "X86FrameLowering112", "Func": "orderFrameObjects", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16838, "Length": 164, "Cover_Rate": 0.5394736842105263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "EVT", "getSetCCResultType", "(", "EVT", "VT", ")", "const", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "HexagonISelLowering14", "Func": "getSetCCResultType", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16839, "Length": 13, "Cover_Rate": 0.8666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "demoteInst", "(", "MCInst", "&", "Inst", ",", "const", "MCInstrInfo", "&", "InstInfo", ")", "{", "unsigned", "NewOpc", "=", "demoteOpcode", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "Inst", ".", "setOpcode", "(", "NewOpc", ")", ";"], "ground_truth": ["const", "MCOperandInfo", "*", "OpInfo", "=", "InstInfo", ".", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ".", "OpInfo", ";"], "File": "X86MCNaClExpander", "Func": "demoteInst", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16840, "Length": 51, "Cover_Rate": 0.35172413793103446, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "EVal", ";", "switch", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", ")", "{", "default", ":", "return", "true", ";", "case", "AsmToken", "::", "LParen", ":", "case", "AsmToken", "::", "Plus", ":", "case", "AsmToken", "::", "Minus", ":", "case", "AsmToken", "::", "Integer", ":", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "EVal", ")", ")", "return", "true", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "EVal", ",", "S", ",", "E", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "OR1KAsmParser1", "Func": "ParseImmediate", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16841, "Length": 73, "Cover_Rate": 0.5934959349593496, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerSIGN_EXTEND", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "VT", "=", "Op", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "In", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "InVT", "=", "In", ".", "getValueType", "(", ")", ";", "DebugLoc", "dl", "=", "Op", "->", "getDebugLoc", "(", ")", ";", "if", "(", "(", "VT", "!=", "<STR_LIT>", "||", "InVT", "!=", "<STR_LIT>", ")", "&&", "(", "VT", "!=", "<STR_LIT>", "||", "InVT", "!=", "<STR_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Subtarget", "->", "hasInt256", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "In", ")", ";", "unsigned", "NumElems", "=", "InVT", ".", "getVectorNumElements", "(", ")", ";", "SDValue", "Undef", "=", "DAG", ".", "getUNDEF", "(", "InVT", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ShufMask1", "(", "NumElems", ",", "-", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElems", "/", "<NUM_LIT>", ";", "++", "i", ")", "ShufMask1", "[", "i", "]", "=", "i", ";", "SDValue", "OpLo", "=", "DAG", ".", "getVectorShuffle", "(", "InVT", ",", "dl", ",", "In", ",", "Undef", ",", "&", "ShufMask1", "[", "<NUM_LIT>", "]", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ShufMask2", "(", "NumElems", ",", "-", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElems", "/", "<NUM_LIT>", ";", "++", "i", ")", "ShufMask2", "[", "i", "]", "=", "i", "+", "NumElems", "/", "<NUM_LIT>", ";", "SDValue", "OpHi", "=", "DAG", ".", "getVectorShuffle", "(", "InVT", ",", "dl", ",", "In", ",", "Undef", ",", "&", "ShufMask2", "[", "<NUM_LIT>", "]", ")", ";", "EVT", "HalfVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ".", "getScalarType", "(", ")", ",", "VT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ")", ";", "OpLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "HalfVT", ",", "OpLo", ")", ";", "OpHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "HalfVT", ",", "OpHi", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "OpLo", ",", "OpHi", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering98", "Func": "LowerSIGN_EXTEND", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16842, "Length": 318, "Cover_Rate": 0.9520958083832335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVMContext", "*", "Context", "=", "DAG", ".", "getContext", "(", ")", ";", "APInt", "MaskElt", "=", "IsFABS", "?", "APInt", "::", "getSignedMaxValue", "(", "EltBits", ")", ":", "APInt", "::", "getSignBit", "(", "EltBits", ")", ";", "Constant", "*", "C", "=", "ConstantInt", "::", "get", "(", "*", "Context", ",", "MaskElt", ")", ";", "C", "=", "ConstantVector", "::", "getSplat", "(", "NumElts", ",", "C", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "SDValue", "CPIdx", "=", "DAG", ".", "getConstantPool", "(", "C", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "unsigned", "Alignment", "=", "cast", "<", "ConstantPoolSDNode", ">", "(", "CPIdx", ")", "->", "getAlignment", "(", ")", ";", "SDValue", "Mask", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPIdx", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "Alignment", ")", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "{", "MVT", "VecVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", ";"], "ground_truth": ["SDValue", "MaskCasted", "=", "DAG", ".", "getBitcast", "(", "VecVT", ",", "Mask", ")", ";"], "File": "X86ISelLowering171", "Func": "LowerFABSorFNEG", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16843, "Length": 167, "Cover_Rate": 0.35306553911205074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "bool", "Narrow", "=", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Regs", "(", "N", "->", "op_begin", "(", ")", "+", "<NUM_LIT>", ",", "N", "->", "op_begin", "(", ")", "+", "<NUM_LIT>", "+", "NumVecs", ")", ";", "if", "(", "Narrow", ")", "std", "::", "transform", "(", "Regs", ".", "begin", "(", ")", ",", "Regs", ".", "end", "(", ")", ",", "Regs", ".", "begin", "(", ")", ",", "WidenVector", "(", "*", "CurDAG", ")", ")", ";", "SDValue", "RegSeq", "=", "createQTuple", "(", "Regs", ")", ";", "unsigned", "LaneNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "NumVecs", "+", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "RegSeq", ",", "CurDAG", "->", "getTargetConstant", "(", "LaneNo", ",", "dl", ",", "<STR_LIT>", ")", ",", "N", "->", "getOperand", "(", "NumVecs", "+", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "SDNode", "*", "St", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "<STR_LIT>", ",", "Ops", ")", ";", "MachineSDNode", "::", "mmo_iterator", "MemOp", "=", "MF", "->", "allocateMemRefsArray", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["MemOp", "[", "<NUM_LIT>", "]", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", ";"], "File": "AArch64ISelDAGToDAG", "Func": "SelectStoreLane", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16844, "Length": 204, "Cover_Rate": 0.8292682926829268, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline__", "double", "__fnmadd", "(", "double", "x", ",", "double", "y", ",", "double", "z", ")", "{", "double", "r", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "r", ")", ":", "<STR_LIT>", "(", "x", ")", ",", "<STR_LIT>", "(", "y", ")", ",", "<STR_LIT>", "(", "z", ")", ")", ";"], "ground_truth": ["return", "r", ";"], "File": "ppu", "Func": "intrinsics___fnmadd", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16845, "Length": 46, "Cover_Rate": 0.9787234042553191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "p", "=", "(", "struct", "export_list", "*", ")", "ggc_alloc", "(", "sizeof", "*", "p", ")", ";"], "ground_truth": ["p", "->", "next", "=", "export_head", ";"], "File": "winnt3", "Func": "i386_pe_record_exported_symbol", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16846, "Length": 20, "Cover_Rate": 0.37037037037037035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "PromoteMVEPredVector", "(", "SDLoc", "dl", ",", "SDValue", "Pred", ",", "EVT", "VT", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDValue", "AllOnes", "=", "DAG", ".", "getTargetConstant", "(", "<STR_LIT>", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "dl", ",", "<STR_LIT>", ")", ";", "AllOnes", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "AllOnes", ")", ";", "SDValue", "AllZeroes", "=", "DAG", ".", "getTargetConstant", "(", "<STR_LIT>", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "dl", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["AllZeroes", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "AllZeroes", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PromoteMVEPredVector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16847, "Length": 86, "Cover_Rate": 0.46236559139784944, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FunctionInfo", "::", "initializeBaseYamlFields", "(", "const", "yaml", "::", "<ISA_LIT>FunctionInfo", "&", "YamlMFI", ")", "{", "CFGStackified", "=", "YamlMFI", ".", "CFGStackified", ";"], "ground_truth": ["}"], "File": "WebAssemblyMachineFunctionInfo11", "Func": "initializeBaseYamlFields", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16848, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "cfun", "->", "machine", "->", "split_stack_argp_used", ")", "add_to_hard_reg_set", "(", "&", "set", "->", "set", ",", "Pmode", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "powerpcspe", "Func": "rs6000_set_up_by_prologue", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16849, "Length": 21, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", "->", "getName", "(", ")", ".", "startswith", "(", "<STR_LIT>", ")", "||", "I", "->", "getName", "(", ")", ".", "startswith", "(", "<STR_LIT>", ")", ")", "continue", ";", "if", "(", "TD", "->", "getTypeAllocSize", "(", "I", "->", "getType", "(", ")", "->", "getElementType", "(", ")", ")", "<", "MaxOffset", ")", "{", "const", "TargetLoweringObjectFile", "&", "TLOF", "=", "TLI", "->", "getObjFileLowering", "(", ")", ";", "if", "(", "TLOF", ".", "getKindForGlobal", "(", "I", ",", "TLI", "->", "getTargetMachine", "(", ")", ")", ".", "isBSSLocal", "(", ")", ")", "BSSGlobals", ".", "push_back", "(", "I", ")", ";", "else", "if", "(", "I", "->", "isConstant", "(", ")", ")", "ConstGlobals", ".", "push_back", "(", "I", ")", ";", "else", "Globals", ".", "push_back", "(", "I", ")", ";", "}", "}", "if", "(", "Globals", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "Changed", "|=", "doMerge", "(", "Globals", ",", "M", ",", "false", ")", ";", "if", "(", "BSSGlobals", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "Changed", "|=", "doMerge", "(", "BSSGlobals", ",", "M", ",", "false", ")", ";"], "ground_truth": ["return", "Changed", ";"], "File": "ARMGlobalMerge2", "Func": "doInitialization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16850, "Length": 154, "Cover_Rate": 0.532871972318339, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Kind", "=", "Fixup", ".", "getTargetKind", "(", ")", ";", "if", "(", "Kind", ">=", "FirstLiteralRelocationKind", ")", "return", "Kind", "-", "FirstLiteralRelocationKind", ";"], "ground_truth": ["switch", "(", "Kind", ")", "{"], "File": "LoongArchELFObjectWriter", "Func": "getRelocType", "Target": "LoongArch", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16851, "Length": 25, "Cover_Rate": 0.43103448275862066, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "<ISA_LIT>ScalarSSEf32", ")", "{", "Opc", "=", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "}", "else", "{", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "<ISA_LIT>ScalarSSEf64", ")", "{", "Opc", "=", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "}", "else", "{", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "if", "(", "Alignment", ">=", "<NUM_LIT>", ")", "Opc", "=", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opc", "=", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "Alignment", ">=", "<NUM_LIT>", ")", "Opc", "=", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opc", "=", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "Alignment", ">=", "<NUM_LIT>", ")", "Opc", "=", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opc", "=", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "assert", "(", "HasAVX", ")", ";", "Opc", "=", "(", "Alignment", ">=", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "assert", "(", "HasAVX", ")", ";", "Opc", "=", "(", "Alignment", ">=", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "assert", "(", "HasAVX", ")", ";", "Opc", "=", "(", "Alignment", ">=", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "assert", "(", "Subtarget", "->", "hasAVX512", "(", ")", ")", ";", "Opc", "=", "(", "Alignment", ">=", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "X86FastISel83", "Func": "X86FastEmitLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16852, "Length": 345, "Cover_Rate": 0.4838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "bool", "Is128Bit", "=", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Regs", "(", "N", "->", "op_begin", "(", ")", "+", "<NUM_LIT>", ",", "N", "->", "op_begin", "(", ")", "+", "<NUM_LIT>", "+", "NumVecs", ")", ";", "SDValue", "RegSeq", "=", "Is128Bit", "?", "createQTuple", "(", "Regs", ")", ":", "createDTuple", "(", "Regs", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "RegSeq", ",", "N", "->", "getOperand", "(", "NumVecs", "+", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "SDNode", "*", "St", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Ops", ")", ";"], "ground_truth": ["return", "St", ";"], "File": "AArch64ISelDAGToDAG", "Func": "SelectStore", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16853, "Length": 118, "Cover_Rate": 0.8309859154929577, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSubtargetInfo", "*", "X", "=", "new", "MCSubtargetInfo", "(", ")", ";", "Init<ISA_LIT>MCSubtargetInfo", "(", "X", ",", "TT", ",", "CPU", ",", "FS", ")", ";"], "ground_truth": ["return", "X", ";"], "File": "Dcpu16MCTargetDesc", "Func": "createDCPU16MCSubtargetInfo", "Target": "Dcpu16", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16854, "Length": 23, "Cover_Rate": 0.5897435897435898, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "aarch64_vector_mode_supported_p", "(", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_SIMD", "&&", "(", "mode", "==", "V4SImode", "||", "mode", "==", "V8HImode", "||", "mode", "==", "V16QImode", "||", "mode", "==", "V2DImode", "||", "mode", "==", "V2SImode", "||", "mode", "==", "V4HImode", "||", "mode", "==", "V8QImode", "||", "mode", "==", "V2SFmode", "||", "mode", "==", "V4SFmode", "||", "mode", "==", "V2DFmode", "||", "mode", "==", "V1DFmode", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "aarch642", "Func": "aarch64_vector_mode_supported_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16855, "Length": 64, "Cover_Rate": 0.9846153846153847, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "Type", "*", ",", "<NUM_LIT>", ">", "ArgTys", ";", "Value", "*", "Callee", "=", "CI", "->", "getCalledValue", "(", ")", ";", "FunctionType", "*", "CalleeFTy", ";", "if", "(", "auto", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "Callee", ")", ")", "CalleeFTy", "=", "F", "->", "getFunctionType", "(", ")", ";", "else", "{", "auto", "*", "CalleeTy", "=", "cast", "<", "PointerType", ">", "(", "Callee", "->", "getType", "(", ")", ")", "->", "getElementType", "(", ")", ";", "CalleeFTy", "=", "cast", "<", "FunctionType", ">", "(", "CalleeTy", ")", ";", "}", "std", "::", "string", "Sig", "=", "getSignature", "(", "CalleeFTy", ")", ";", "if", "(", "InvokeWrappers", ".", "find", "(", "Sig", ")", "!=", "InvokeWrappers", ".", "end", "(", ")", ")", "return", "InvokeWrappers", "[", "Sig", "]", ";", "ArgTys", ".", "push_back", "(", "PointerType", "::", "getUnqual", "(", "CalleeFTy", ")", ")", ";"], "ground_truth": ["ArgTys", ".", "append", "(", "CalleeFTy", "->", "param_begin", "(", ")", ",", "CalleeFTy", "->", "param_end", "(", ")", ")", ";"], "File": "WebAssemblyLowerEmscriptenEHSjLj2", "Func": "getInvokeWrapper", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16856, "Length": 138, "Cover_Rate": 0.6634615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "atInsnStart", "=", "true", ";", "unsigned", "Length", "=", "<NUM_LIT>", ";", "const", "unsigned", "MaxInstLength", "=", "MAI", ".", "getMaxInstLength", "(", "STI", ")", ";", "for", "(", ";", "*", "Str", ";", "++", "Str", ")", "{", "if", "(", "*", "Str", "==", "'\\n'", "||", "strncmp", "(", "Str", ",", "MAI", ".", "getSeparatorString", "(", ")", ",", "strlen", "(", "MAI", ".", "getSeparatorString", "(", ")", ")", ")", "==", "<NUM_LIT>", ")", "atInsnStart", "=", "true", ";", "if", "(", "atInsnStart", "&&", "!", "isSpace", "(", "static_cast", "<", "unsigned", "char", ">", "(", "*", "Str", ")", ")", ")", "{", "Length", "+=", "MaxInstLength", ";", "atInsnStart", "=", "false", ";", "}", "if", "(", "atInsnStart", "&&", "strncmp", "(", "Str", ",", "MAI", ".", "getCommentString", "(", ")", ".", "data", "(", ")", ",", "MAI", ".", "getCommentString", "(", ")", ".", "size", "(", ")", ")", "==", "<NUM_LIT>", ")", "atInsnStart", "=", "false", ";"], "ground_truth": ["}"], "File": "HexagonInstrInfo15", "Func": "getInlineAsmLength", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16857, "Length": 128, "Cover_Rate": 0.7231638418079096, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{"], "ground_truth": ["<STR_LIT>", "CC", "=", "static_cast", "<", "<STR_LIT>", ">", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ";"], "File": "VEInstrInfo15", "Func": "reverseBranchCondition", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16858, "Length": 32, "Cover_Rate": 0.6037735849056604, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TARGET_NODE_CASE", "(", "CALL", ")", "TARGET_NODE_CASE", "(", "EH_SJLJ_LONGJMP", ")", "TARGET_NODE_CASE", "(", "EH_SJLJ_SETJMP", ")", "TARGET_NODE_CASE", "(", "EH_SJLJ_SETUP_DISPATCH", ")", "TARGET_NODE_CASE", "(", "GETFUNPLT", ")", "TARGET_NODE_CASE", "(", "GETSTACKTOP", ")", "TARGET_NODE_CASE", "(", "GETTLSADDR", ")", "TARGET_NODE_CASE", "(", "GLOBAL_BASE_REG", ")", "TARGET_NODE_CASE", "(", "Hi", ")", "TARGET_NODE_CASE", "(", "Lo", ")", "TARGET_NODE_CASE", "(", "MEMBARRIER", ")", "TARGET_NODE_CASE", "(", "RET_FLAG", ")", "TARGET_NODE_CASE", "(", "TS1AM", ")", "TARGET_NODE_CASE", "(", "<ISA_LIT>C_UNPACK_LO", ")", "TARGET_NODE_CASE", "(", "<ISA_LIT>C_UNPACK_HI", ")", "TARGET_NODE_CASE", "(", "<ISA_LIT>C_PACK", ")", "TARGET_NODE_CASE", "(", "<ISA_LIT>C_BROADCAST", ")", "TARGET_NODE_CASE", "(", "REPL_I32", ")", "TARGET_NODE_CASE", "(", "REPL_F32", ")", "TARGET_NODE_CASE", "(", "LEGALAVL", ")", "}"], "ground_truth": ["return", "nullptr", ";"], "File": "VEISelLowering8", "Func": "getTargetNodeName", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16859, "Length": 84, "Cover_Rate": 0.672, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "getConstantPoolImm", "(", ")", "const", "{", "assert", "(", "isConstantPoolImm", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "Imm", ".", "Val", ";"], "File": "ARMAsmParser (2)2", "Func": "getConstantPoolImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16860, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vornq_x_f16", "(", "float16x8_t", "__a", ",", "float16x8_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vornq_m_fv8hf", "(", "__arm_vuninitializedq_f16", "(", ")", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vornq_x_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16861, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isHWTrueValue", "(", "SDValue", "Op", ")", "const", "{", "if", "(", "ConstantFPSDNode", "*", "CFP", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Op", ")", ")", "{"], "ground_truth": ["return", "CFP", "->", "isExactlyValue", "(", "<NUM_LIT>", ")", ";"], "File": "AMDGPUISelLowering (2)", "Func": "isHWTrueValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16862, "Length": 33, "Cover_Rate": 0.8048780487804879, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "PerformShiftCombine", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "<ISA_LIT>Subtarget", "*", "Subtarget", ")", "{", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "if", "(", "SDValue", "V", "=", "PerformSHLCombine", "(", "N", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "if", "(", "SDValue", "V", "=", "performShiftToAllZeros", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering1", "Func": "PerformShiftCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16863, "Length": 81, "Cover_Rate": 0.9418604651162791, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EncodeAddrModeOpValues", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "unsigned", "&", "Reg", ",", "unsigned", "&", "Imm", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "<NUM_LIT>", ")", ";"], "ground_truth": ["Reg", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";"], "File": "ARMMCCodeEmitter2", "Func": "EncodeAddrModeOpValues", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16864, "Length": 70, "Cover_Rate": 0.546875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "end_bitpos", "=", "start_bitpos", "+", "align", ";", "switch", "(", "kind", ")", "{", "case", "BPF_RELO_FIELD_BYTE_OFFSET", ":", "{", "if", "(", "var_off", "!=", "NULL_TREE", ")", "{", "error_at", "(", "loc", ",", "<STR_LIT>", ")", ";", "return", "error_mark_node", ";", "}", "if", "(", "bitfieldp", ")", "result", "=", "start_bitpos", "/", "<NUM_LIT>", ";", "else", "result", "=", "bitpos", "/", "<NUM_LIT>", ";", "}", "break", ";", "case", "BPF_RELO_FIELD_BYTE_SIZE", ":", "{", "if", "(", "mode", "==", "BLKmode", "&&", "bitsize", "==", "-", "<NUM_LIT>", ")", "{", "error_at", "(", "loc", ",", "<STR_LIT>", ")", ";", "return", "error_mark_node", ";", "}", "if", "(", "bitfieldp", ")", "{", "result", "=", "end_bitpos", "-", "start_bitpos", ";", "if", "(", "result", "&", "(", "result", "-", "<NUM_LIT>", ")", ")", "{", "error_at", "(", "loc", ",", "<STR_LIT>", ")", ";", "return", "error_mark_node", ";", "}", "result", "=", "result", "/", "<NUM_LIT>", ";", "}", "else", "result", "=", "bitsize", "/", "<NUM_LIT>", ";", "}", "break", ";", "case", "BPF_RELO_FIELD_EXISTS", ":", "result", "=", "<NUM_LIT>", ";", "break", ";", "case", "BPF_RELO_FIELD_SIGNED", ":", "result", "=", "!", "unsignedp", ";", "break", ";", "case", "BPF_RELO_FIELD_LSHIFT_U64", ":", "case", "BPF_RELO_FIELD_RSHIFT_U64", ":", "{", "if", "(", "mode", "==", "BLKmode", "&&", "bitsize", "==", "-", "<NUM_LIT>", ")", "{", "error_at", "(", "loc", ",", "<STR_LIT>", ")", ";", "return", "error_mark_node", ";", "}", "if", "(", "var_off", "!=", "NULL_TREE", ")", "{", "error_at", "(", "loc", ",", "<STR_LIT>", ")", ";", "return", "error_mark_node", ";", "}", "if", "(", "!", "bitfieldp", ")", "{", "if", "(", "bitsize", ">", "<NUM_LIT>", ")", "{", "error_at", "(", "loc", ",", "<STR_LIT>", ")", ";", "return", "error_mark_node", ";", "}", "result", "=", "<NUM_LIT>", "-", "bitsize", ";", "break", ";", "}", "if", "(", "end_bitpos", "-", "start_bitpos", ">", "<NUM_LIT>", ")", "{"], "ground_truth": ["error_at", "(", "loc", ",", "<STR_LIT>", ")", ";"], "File": "bpf1", "Func": "bpf_core_field_info", "Target": "bpf", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 16865, "Length": 248, "Cover_Rate": 0.5134575569358178, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "StoreSize", "=", "VT", ".", "getStoreSizeInBits", "(", ")", ";", "if", "(", "StoreSize", "<=", "<NUM_LIT>", ")", "return", "EVT", "::", "getIntegerVT", "(", "Ctx", ",", "StoreSize", ")", ";", "assert", "(", "StoreSize", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "EVT", "::", "getVectorVT", "(", "Ctx", ",", "<STR_LIT>", ",", "StoreSize", "/", "<NUM_LIT>", ")", ";"], "File": "AMDGPUISelLowering100", "Func": "getEquivalentMemType", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16866, "Length": 50, "Cover_Rate": 0.7575757575757576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_crypto_pmulldi_ppp", "(", "a", ",", "b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon3_vmull_p64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16867, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getMemDefaultBaseReg", "(", ")", "const", "{"], "ground_truth": ["assert", "(", "Kind", "==", "Memory", "&&", "<STR_LIT>", ")", ";"], "File": "X86Operand15", "Func": "getMemDefaultBaseReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16868, "Length": 15, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "ISBarrierID", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ISBarrierID", ")", ")", "{", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ISBarrierID", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Val", "&", "~", "<NUM_LIT>", ")", "{", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}"], "ground_truth": ["Opt", "=", "<STR_LIT>", "+", "Val", ";"], "File": "ARMAsmParser122", "Func": "parseInstSyncBarrierOptOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16869, "Length": 126, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "mcore_dllexport_name_p", "(", "oldname", ")", ")", "return", ";", "newname", "=", "alloca", "(", "strlen", "(", "oldname", ")", "+", "<NUM_LIT>", ")", ";", "sprintf", "(", "newname", ",", "<STR_LIT>", ",", "oldname", ")", ";", "idp", "=", "get_identifier", "(", "newname", ")", ";", "XEXP", "(", "DECL_RTL", "(", "decl", ")", ",", "<NUM_LIT>", ")", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "IDENTIFIER_POINTER", "(", "idp", ")", ")", ";"], "ground_truth": ["}"], "File": "mcore3", "Func": "mcore_mark_dllexport", "Target": "mcore", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16870, "Length": 58, "Cover_Rate": 0.4461538461538462, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Reg", "=", "mapper", ".", "fromString", "(", "RegString", "->", "getString", "(", ")", ",", "Subtarget", "->", "getFeatureBits", "(", ")", ",", "IsValidSpecialReg", ")", ";", "if", "(", "IsValidSpecialReg", ")", "return", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "N", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "CurDAG", "->", "getTargetConstant", "(", "Reg", ",", "DL", ",", "<STR_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["return", "nullptr", ";"], "File": "AArch64ISelDAGToDAG", "Func": "SelectReadRegister", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16871, "Length": 65, "Cover_Rate": 0.32663316582914576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "{", "N", "=", "<NUM_LIT>", ",", "Z", "=", "<NUM_LIT>", ",", "C", "=", "<NUM_LIT>", ",", "V", "=", "<NUM_LIT>", "}", ";", "switch", "(", "Code", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "EQ", ":", "return", "Z", ";", "case", "NE", ":", "return", "<NUM_LIT>", ";", "case", "HS", ":", "return", "C", ";", "case", "LO", ":", "return", "<NUM_LIT>", ";", "case", "MI", ":", "return", "N", ";", "case", "PL", ":", "return", "<NUM_LIT>", ";", "case", "VS", ":", "return", "V", ";", "case", "VC", ":", "return", "<NUM_LIT>", ";"], "ground_truth": ["case", "HI", ":", "return", "C", ";"], "File": "AArch64BaseInfo (2)", "Func": "getNZCVToSatisfyCondCode", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16872, "Length": 85, "Cover_Rate": 0.6746031746031746, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vmaxq_x", "(", "uint32x4_t", "__a", ",", "uint32x4_t", "__b", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__arm_vmaxq_x_u32", "(", "__a", ",", "__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vmaxq_x", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16873, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "Cpu0BaseInfo2", "Func": "getCpu0RegisterNumbering", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16874, "Length": 69, "Cover_Rate": 0.41317365269461076, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCELFStreamer", "*", "create<ISA_LIT>NaClELFStreamer", "(", "MCContext", "&", "Context", ",", "std", "::", "unique_ptr", "<", "MCAsmBackend", ">", "TAB", ",", "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "OW", ",", "std", "::", "unique_ptr", "<", "MCCodeEmitter", ">", "Emitter", ",", "bool", "RelaxAll", ")", "{", "<ISA_LIT>NaClELFStreamer", "*", "S", "=", "new", "<ISA_LIT>NaClELFStreamer", "(", "Context", ",", "std", "::", "move", "(", "TAB", ")", ",", "std", "::", "move", "(", "OW", ")", ",", "std", "::", "move", "(", "Emitter", ")", ")", ";"], "ground_truth": ["if", "(", "RelaxAll", ")", "S", "->", "getAssembler", "(", ")", ".", "setRelaxAll", "(", "true", ")", ";"], "File": "MipsNaClELFStreamer14", "Func": "createMipsNaClELFStreamer", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16875, "Length": 82, "Cover_Rate": 0.8817204301075269, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>16FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "if", "(", "!", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "int64_t", "Amount", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Amount", "=", "-", "Amount", ";", "const", "<ISA_LIT>16InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "<ISA_LIT>16InstrInfo", "*", ">", "(", "STI", ".", "getInstrInfo", "(", ")", ")", ";", "TII", ".", "adjustStackPtr", "(", "<STR_LIT>", ",", "Amount", ",", "MBB", ",", "I", ")", ";", "}"], "ground_truth": ["MBB", ".", "erase", "(", "I", ")", ";"], "File": "Mips16FrameLowering10", "Func": "eliminateCallFramePseudoInstr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16876, "Length": 99, "Cover_Rate": 0.9519230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "pru_hard_regno_call_part_clobbered", "(", "unsigned", ",", "unsigned", "regno", ",", "machine_mode", "mode", ")", "{", "HARD_REG_SET", "caller_saved_set", ";", "HARD_REG_SET", "callee_saved_set", ";", "CLEAR_HARD_REG_SET", "(", "caller_saved_set", ")", ";", "CLEAR_HARD_REG_SET", "(", "callee_saved_set", ")", ";", "add_range_to_hard_reg_set", "(", "&", "caller_saved_set", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "*", "<NUM_LIT>", ")", ";", "add_range_to_hard_reg_set", "(", "&", "caller_saved_set", ",", "FIRST_ARG_REGNUM", ",", "LAST_ARG_REGNUM", "+", "<NUM_LIT>", "-", "FIRST_ARG_REGNUM", ")", ";", "add_range_to_hard_reg_set", "(", "&", "callee_saved_set", ",", "STACK_POINTER_REGNUM", ",", "<NUM_LIT>", ")", ";", "add_range_to_hard_reg_set", "(", "&", "callee_saved_set", ",", "FIRST_CALLEE_SAVED_REGNUM", ",", "LAST_CALEE_SAVED_REGNUM", "+", "<NUM_LIT>", "-", "FIRST_CALLEE_SAVED_REGNUM", ")", ";"], "ground_truth": ["return", "overlaps_hard_reg_set_p", "(", "caller_saved_set", ",", "mode", ",", "regno", ")", "&&", "overlaps_hard_reg_set_p", "(", "callee_saved_set", ",", "mode", ",", "regno", ")", ";"], "File": "pru", "Func": "pru_hard_regno_call_part_clobbered", "Target": "pru", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16877, "Length": 98, "Cover_Rate": 0.98989898989899, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Op", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "MCConstantExpr", "*", "BranchTarget", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Op", ".", "getExpr", "(", ")", ")", ";", "int64_t", "Address", ";", "if", "(", "BranchTarget", "&&", "BranchTarget", "->", "evaluateAsAbsolute", "(", "Address", ")", ")", "{", "O", "<<", "formatHex", "(", "(", "uint64_t", ")", "Address", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "X86InstPrinterCommon1", "Func": "printPCRelImm", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16878, "Length": 56, "Cover_Rate": 0.45161290322580644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCInstLower", "::", "<ISA_LIT>MCInstLower", "(", "<ISA_LIT>AsmPrinter", "&", "asmprinter", ")", ":", "AsmPrinter", "(", "asmprinter", ")", "{"], "ground_truth": ["}"], "File": "P2MCInstLower", "Func": "P2MCInstLower", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16879, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "const", "Value", "*", ",", "<NUM_LIT>", ">", "Objs", ";", "if", "(", "getUnderlyingObjects", "(", "MI", ",", "Objs", ")", ")", "{"], "ground_truth": ["for", "(", "SmallVector", "<", "const", "Value", "*", ",", "<NUM_LIT>", ">", "::", "const_iterator", "I", "=", "Objs", ".", "begin", "(", ")", ";"], "File": "MipsDelaySlotFiller67", "Func": "hasHazard_", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16880, "Length": 40, "Cover_Rate": 0.31007751937984496, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineBasicBlock", "::", "instr_iterator", "i", "(", "MBB", "->", "instr_begin", "(", ")", ")", ",", "ie", "(", "MBB", "->", "instr_end", "(", ")", ")", ";", "i", "!=", "ie", ";", "i", "++", ")", "{"], "ground_truth": ["if", "(", "PTM", ".", "getInstrInfo", "(", ")", "->", "hasCall", "(", "&", "*", "i", ")", ")", "return", "true", ";"], "File": "PatmosFunctionSplitter1", "Func": "hasCall", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 16881, "Length": 49, "Cover_Rate": 0.7313432835820896, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_simd_bslv8hi_suss", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vbslq_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16882, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "bool", "isImmU6", "(", "unsigned", "val", ")", "{", "return", "val", "<", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "XCoreFrameInfo", "Func": "isImmU6", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16883, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "I", "=", "PendingQueue", ".", "begin", "(", ")", ",", "E", "=", "PendingQueue", ".", "end", "(", ")", ";", "I", "!=", "E", ";", ")", "{"], "ground_truth": ["auto", "&", "C", "=", "*", "I", "++", ";"], "File": "GCNILPSched", "Func": "releasePending", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16884, "Length": 33, "Cover_Rate": 0.4177215189873418, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>ExpandPseudoPass", "(", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>ExpandPseudo", "(", ")", ";"], "File": "MipsExpandPseudo10", "Func": "createMipsExpandPseudoPass", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16885, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "useLoadStackGuardNode", "(", ")", "const", "{"], "ground_truth": ["if", "(", "!", "Subtarget", "->", "isTargetAndroid", "(", ")", ")", "return", "true", ";"], "File": "AArch64ISelLowering (2)", "Func": "useLoadStackGuardNode", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16886, "Length": 20, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineRegisterInfo", "&", "RegInfo", "=", "MF", "->", "getRegInfo", "(", ")", ";", "GlobalBaseReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "DebugLoc", "dl", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "dl", ",", "get", "(", "<STR_LIT>", ")", ",", "GlobalBaseReg", ")", ";", "<ISA_LIT>FI", "->", "setGlobalBaseReg", "(", "GlobalBaseReg", ")", ";"], "ground_truth": ["return", "GlobalBaseReg", ";"], "File": "SparcInstrInfo47", "Func": "getGlobalBaseReg", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16887, "Length": 55, "Cover_Rate": 0.44715447154471544, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "auto", "Flags", "=", "MachineMemOperand", "::", "MONone", ";", "if", "(", "MCID", ".", "mayLoad", "(", ")", ")", "Flags", "|=", "MachineMemOperand", "::", "MOLoad", ";", "if", "(", "MCID", ".", "mayStore", "(", ")", ")", "Flags", "|=", "MachineMemOperand", "::", "MOStore", ";", "int64_t", "Offset", "=", "<NUM_LIT>", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ",", "Offset", ")", ",", "Flags", ",", "MFFrame", ".", "getObjectSize", "(", "FI", ")", ",", "MFFrame", ".", "getObjectAlign", "(", "FI", ")", ")", ";"], "ground_truth": ["return", "MIB", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "Offset", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "File": "SystemZInstrBuilder13", "Func": "addFrameReference", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16888, "Length": 110, "Cover_Rate": 0.6962025316455697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>DbgInfo", "(", "formatted_raw_ostream", "&", "o", ",", "const", "MCAsmInfo", "*", "T", ")", ":", "O", "(", "o", ")", ",", "MAI", "(", "T", ")", "{", "CurFile", "=", "<STR_LIT>", ";", "CurLine", "=", "<NUM_LIT>", ";", "EmitDebugDirectives", "=", "false", ";"], "ground_truth": ["}"], "File": "PIC16DebugInfo3", "Func": "PIC16DbgInfo", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16889, "Length": 35, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "override", "{", "return", "&", "DL", ";"], "ground_truth": ["}"], "File": "NVPTXSubtarget31", "Func": "getDataLayout", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16890, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "decodeRegisterClass", "(", "MCInst", "&", "Inst", ",", "uint64_t", "RegNo", ",", "const", "unsigned", "*", "Regs", ")", "{"], "ground_truth": ["assert", "(", "RegNo", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "SystemZDisassembler21", "Func": "decodeRegisterClass", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16891, "Length": 26, "Cover_Rate": 0.41935483870967744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "std", "::", "string", ">", "cmp_b0_b1", "(", ")", "{"], "ground_truth": ["return", "D", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "disassembler", "Func": "cmp_b0_b1", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16892, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>CallLowering", "::", "lowerParameter", "(", "MachineIRBuilder", "&", "B", ",", "ArgInfo", "&", "OrigArg", ",", "uint64_t", "Offset", ",", "Align", "Alignment", ")", "const", "{", "MachineFunction", "&", "MF", "=", "B", ".", "getMF", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", ")", ";", "LLT", "PtrTy", "=", "LLT", "::", "pointer", "(", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", ",", "<NUM_LIT>", ")", ";", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "SplitArgs", ";", "SmallVector", "<", "uint64_t", ">", "FieldOffsets", ";", "splitToValueTypes", "(", "OrigArg", ",", "SplitArgs", ",", "DL", ",", "F", ".", "getCallingConv", "(", ")", ",", "&", "FieldOffsets", ")", ";", "unsigned", "Idx", "=", "<NUM_LIT>", ";", "for", "(", "ArgInfo", "&", "SplitArg", ":", "SplitArgs", ")", "{", "Register", "PtrReg", "=", "B", ".", "getMRI", "(", ")", "->", "createGenericVirtualRegister", "(", "PtrTy", ")", ";", "lowerParameterPtr", "(", "PtrReg", ",", "B", ",", "Offset", "+", "FieldOffsets", "[", "Idx", "]", ")", ";", "LLT", "ArgTy", "=", "getLLTForType", "(", "*", "SplitArg", ".", "Ty", ",", "DL", ")", ";", "if", "(", "SplitArg", ".", "Flags", "[", "<NUM_LIT>", "]", ".", "isPointer", "(", ")", ")", "{", "LLT", "PtrTy", "=", "LLT", "::", "pointer", "(", "SplitArg", ".", "Flags", "[", "<NUM_LIT>", "]", ".", "getPointerAddrSpace", "(", ")", ",", "ArgTy", ".", "getScalarSizeInBits", "(", ")", ")", ";", "ArgTy", "=", "ArgTy", ".", "isVector", "(", ")", "?", "LLT", "::", "vector", "(", "ArgTy", ".", "getElementCount", "(", ")", ",", "PtrTy", ")", ":", "PtrTy", ";", "}"], "ground_truth": ["MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ",", "ArgTy", ",", "commonAlignment", "(", "Alignment", ",", "FieldOffsets", "[", "Idx", "]", ")", ")", ";"], "File": "AMDGPUCallLowering", "Func": "lowerParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16893, "Length": 264, "Cover_Rate": 0.882943143812709, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Reg", "==", "<STR_LIT>", ")", "{", "Result", ".", "push_back", "(", "std", "::", "make_pair", "(", "Index", ",", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "PV", ".", "find", "(", "Reg", ")", "!=", "PV", ".", "end", "(", ")", ")", "{", "Result", ".", "push_back", "(", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "continue", ";", "}", "if", "(", "Index", ">", "<NUM_LIT>", ")", "{", "ConstCount", "++", ";", "Result", ".", "push_back", "(", "DummyPair", ")", ";", "continue", ";", "}", "unsigned", "Chan", "=", "RI", ".", "getHWRegChan", "(", "Reg", ")", ";", "Result", ".", "push_back", "(", "std", "::", "make_pair", "(", "Index", ",", "Chan", ")", ")", ";", "}"], "ground_truth": ["for", "(", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "Result", ".", "push_back", "(", "DummyPair", ")", ";"], "File": "R600InstrInfo21", "Func": "ExtractSrcs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16894, "Length": 117, "Cover_Rate": 0.49159663865546216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "assert", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", "&&", "<STR_LIT>", ")", ";", "int", "Reg", "=", "MatchCoprocessorOperandName", "(", "Tok", ".", "getString", "(", ")", ",", "'c'", ")", ";", "if", "(", "Reg", "==", "-", "<NUM_LIT>", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateCoprocReg", "(", "Reg", ",", "S", ")", ")", ";", "return", "MatchOperand_Success", ";"], "ground_truth": ["}"], "File": "ARMAsmParser35", "Func": "tryParseCoprocRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16895, "Length": 73, "Cover_Rate": 0.7156862745098039, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{", "case", "'d'", ":", "case", "'y'", ":", "case", "'r'", ":", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "{", "if", "(", "Subtarget", "->", "in<ISA_LIT>16Mode", "(", ")", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "}", "if", "(", "VT", "==", "<STR_LIT>", "&&", "!", "Has<ISA_LIT>64", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "&&", "Has<ISA_LIT>64", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "static_cast", "<", "const", "TargetRegisterClass", "*", ">", "(", "<NUM_LIT>", ")", ")", ";", "case", "'f'", ":", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "(", "VT", "==", "<STR_LIT>", ")", "&&", "(", "!", "Subtarget", "->", "isSingleFloat", "(", ")", ")", ")", "{", "if", "(", "Subtarget", "->", "isFP64bit", "(", ")", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MipsISelLowering133", "Func": "getRegForInlineAsmConstraint", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16896, "Length": 189, "Cover_Rate": 0.47848101265822784, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "ShiftName", "==", "<STR_LIT>", "||", "ShiftName", "==", "<STR_LIT>", ")", "St", "=", "<STR_LIT>", ";", "else", "return", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "St", "==", "<STR_LIT>", ")", "return", "false", ";", "const", "AsmToken", "&", "HashTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "HashTok", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", ")", "return", "Error", "(", "HashTok", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "ShiftAmount", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser35", "Func": "ParseShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16897, "Length": 91, "Cover_Rate": 0.4155251141552511, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>FastISel", "(", "FunctionLoweringInfo", "&", "FuncInfo", ",", "const", "TargetLibraryInfo", "*", "LibInfo", ")", ":", "FastISel", "(", "FuncInfo", ",", "LibInfo", ",", "true", ")", "{", "Subtarget", "=", "&", "static_cast", "<", "const", "<ISA_LIT>Subtarget", "&", ">", "(", "FuncInfo", ".", "MF", "->", "getSubtarget", "(", ")", ")", ";", "Context", "=", "&", "FuncInfo", ".", "Fn", "->", "getContext", "(", ")", ";"], "ground_truth": ["}"], "File": "AArch64FastISel (2)", "Func": "AArch64FastISel", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16898, "Length": 53, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "regno", "==", "<NUM_LIT>", "||", "(", "TARGET_FPU", "&&", "regno", "==", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "sparc", "Func": "sparc_function_value_regno_p", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16899, "Length": 16, "Cover_Rate": 0.6153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCArgs", ".", "push_back", "(", "LabelIt", "->", "second", ")", ";", "}", "OutStreamer", "->", "emitLOHDirective", "(", "D", ".", "getKind", "(", ")", ",", "MCArgs", ")", ";", "MCArgs", ".", "clear", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "AArch64AsmPrinter14", "Func": "EmitLOHs", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16900, "Length": 31, "Cover_Rate": 0.31, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";"], "ground_truth": ["unsigned", "StackAlign", "=", "MF", ".", "getTarget", "(", ")", ".", "getSubtargetImpl", "(", ")", "->", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ";"], "File": "PPCRegisterInfo68", "Func": "needsStackRealignment", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16901, "Length": 32, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "selectAddr16", "(", "SDValue", "Addr", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "MipsISelDAGToDAG12", "Func": "selectAddr16", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16902, "Length": 22, "Cover_Rate": 0.8461538461538461, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "PtrVT", "=", "Op", ".", "getValueType", "(", ")", ";", "JumpTableSDNode", "*", "JT", "=", "cast", "<", "JumpTableSDNode", ">", "(", "Op", ")", ";", "SDValue", "JTI", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PtrVT", ",", "OpFlag", ")", ";", "if", "(", "!", "IsPIC", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "JTI", "}", ";", "HiPart", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ")", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "JTI", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "JTI", ")", ";", "HiPart", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "JTI", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["SDValue", "JTILo", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PtrVT", ",", "<STR_LIT>", ")", ";"], "File": "MipsISelLowering11", "Func": "LowerJumpTable", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16903, "Length": 144, "Cover_Rate": 0.555984555984556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "is32Bit", ")", "return", "MCDisassembler", "::", "Fail", ";", "DecodeStatus", "status", "=", "DecodeDataRegsRegisterClass", "(", "Inst", ",", "d", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")", "return", "status", ";", "status", "=", "DecodeDataRegsRegisterClass", "(", "Inst", ",", "s1", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")", "return", "status", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "const4", ")", ")", ";", "status", "=", "DecodeDataRegsRegisterClass", "(", "Inst", ",", "s3", ",", "Address", ",", "Decoder", ")", ";"], "ground_truth": ["if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")", "return", "status", ";"], "File": "TriCoreDisassembler", "Func": "DecodeRCRWInstruction", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16904, "Length": 95, "Cover_Rate": 0.4634146341463415, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "getTargetVShiftByConstNode", "(", "unsigned", "Opc", ",", "SDLoc", "dl", ",", "MVT", "VT", ",", "SDValue", "SrcOp", ",", "uint64_t", "ShiftAmt", ",", "SelectionDAG", "&", "DAG", ")", "{", "MVT", "ElementType", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "if", "(", "ShiftAmt", "==", "<NUM_LIT>", ")", "return", "SrcOp", ";", "if", "(", "ShiftAmt", ">=", "ElementType", ".", "getSizeInBits", "(", ")", ")", "{", "if", "(", "Opc", "==", "<STR_LIT>", ")", "ShiftAmt", "=", "ElementType", ".", "getSizeInBits", "(", ")", "-", "<NUM_LIT>", ";", "else", "return", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "VT", ")", ";", "}", "assert", "(", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "VT", "==", "SrcOp", ".", "getSimpleValueType", "(", ")", "&&", "<STR_LIT>", "(", "SrcOp", ".", "getNode", "(", ")", ")", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Elts", ";", "unsigned", "NumElts", "=", "SrcOp", "->", "getNumOperands", "(", ")", ";", "ConstantSDNode", "*", "ND", ";", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "nullptr", ")", ";", "case", "<STR_LIT>", ":", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "{", "SDValue", "CurrentOp", "=", "SrcOp", "->", "getOperand", "(", "i", ")", ";", "if", "(", "CurrentOp", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Elts", ".", "push_back", "(", "CurrentOp", ")", ";", "continue", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)", "Func": "getTargetVShiftByConstNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16905, "Length": 202, "Cover_Rate": 0.4080808080808081, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Op", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "BVN", "->", "isConstant", "(", ")", ")", "{", "if", "(", "<ISA_LIT>VectorConstantInfo", "(", "BVN", ")", ".", "isVectorConstantLegal", "(", "Subtarget", ")", ")", "return", "Op", ";", "return", "SDValue", "(", ")", ";", "}", "if", "(", "SDValue", "Res", "=", "tryBuildVectorShuffle", "(", "DAG", ",", "BVN", ")", ")", "return", "Res", ";", "if", "(", "isOperationLegal", "(", "<STR_LIT>", ",", "VT", ")", "&&", "isScalarToVector", "(", "Op", ")", ")", "return", "buildScalarToVector", "(", "DAG", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "NumElements", "=", "Op", ".", "getNumOperands", "(", ")", ";"], "ground_truth": ["SmallVector", "<", "SDValue", ",", "<STR_LIT>", ">", "Ops", "(", "NumElements", ")", ";"], "File": "SystemZISelLowering (2)2", "Func": "lowerBUILD_VECTOR", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16906, "Length": 111, "Cover_Rate": 0.6032608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printJTBlockOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter27", "Func": "printJTBlockOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16907, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GV", "->", "hasInitializer", "(", ")", ")", "{", "if", "(", "GV", "->", "getName", "(", ")", "==", "<STR_LIT>", "||", "GV", "->", "getSection", "(", ")", "==", "<STR_LIT>", "||", "GV", "->", "hasAvailableExternallyLinkage", "(", ")", "||", "GV", "->", "getName", "(", ")", "==", "<STR_LIT>", "||", "GV", "->", "getName", "(", ")", "==", "<STR_LIT>", ")", "return", ";", "}", "MCSymbol", "*", "GVSym", "=", "getSymbol", "(", "GV", ")", ";", "if", "(", "!", "GV", "->", "hasInitializer", "(", ")", ")", "return", ";", "SectionKind", "GVKind", "=", "TargetLoweringObjectFile", "::", "getKindForGlobal", "(", "GV", ",", "TM", ")", ";", "const", "MCSection", "*", "TheSection", "=", "getObjFileLowering", "(", ")", ".", "SectionForGlobal", "(", "GV", ",", "GVKind", ",", "Mang", ",", "TM", ")", ";", "OutStreamer", ".", "SwitchSectionNoChange", "(", "TheSection", ")", ";"], "ground_truth": ["OutStreamer", ".", "EmitLabel", "(", "GVSym", ")", ";"], "File": "Z80AsmPrinter (2)", "Func": "EmitGlobalVariable", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16908, "Length": 118, "Cover_Rate": 0.8137931034482758, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "pos", "+=", "SUBREG_BYTE", "(", "dst", ")", "*", "BITS_PER_UNIT", ";", "dst", "=", "SUBREG_REG", "(", "dst", ")", ";", "}", "switch", "(", "GET_MODE", "(", "dst", ")", ")", "{", "case", "E_V16QImode", ":", "case", "E_V8HImode", ":", "case", "E_V4SImode", ":", "case", "E_V2DImode", ":", "case", "E_V1TImode", ":", "{", "machine_mode", "srcmode", ",", "dstmode", ";", "rtx", "(", "*", "pinsr", ")", "(", "rtx", ",", "rtx", ",", "rtx", ",", "rtx", ")", ";", "rtx", "d", ";", "if", "(", "!", "int_mode_for_size", "(", "size", ",", "<NUM_LIT>", ")", ".", "exists", "(", "&", "srcmode", ")", ")", "return", "false", ";", "switch", "(", "srcmode", ")", "{", "case", "E_QImode", ":", "if", "(", "!", "TARGET_SSE4_1", ")", "return", "false", ";", "dstmode", "=", "V16QImode", ";", "pinsr", "=", "gen_sse4_1_pinsrb", ";", "break", ";", "case", "E_HImode", ":", "if", "(", "!", "TARGET_SSE2", ")", "return", "false", ";", "dstmode", "=", "V8HImode", ";", "pinsr", "=", "gen_sse2_pinsrw", ";", "break", ";", "case", "E_SImode", ":", "if", "(", "!", "TARGET_SSE4_1", ")", "return", "false", ";", "dstmode", "=", "V4SImode", ";", "pinsr", "=", "gen_sse4_1_pinsrd", ";", "break", ";", "case", "E_DImode", ":", "gcc_assert", "(", "TARGET_64BIT", ")", ";", "if", "(", "!", "TARGET_SSE4_1", ")", "return", "false", ";", "dstmode", "=", "V2DImode", ";", "pinsr", "=", "gen_sse4_1_pinsrq", ";", "break", ";", "default", ":", "return", "false", ";", "}", "if", "(", "pos", "&", "(", "size", "-", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "SUBREG_P", "(", "src", ")", ")", "{", "unsigned", "int", "srcpos", "=", "SUBREG_BYTE", "(", "src", ")", ";", "if", "(", "srcpos", ">", "<NUM_LIT>", ")", "{", "rtx", "extr_ops", "[", "<NUM_LIT>", "]", ";", "extr_ops", "[", "<NUM_LIT>", "]", "=", "gen_reg_rtx", "(", "srcmode", ")", ";", "extr_ops", "[", "<NUM_LIT>", "]", "=", "gen_lowpart", "(", "srcmode", ",", "SUBREG_REG", "(", "src", ")", ")", ";", "extr_ops", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "size", ")", ";", "extr_ops", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "srcpos", "*", "BITS_PER_UNIT", ")", ";", "if", "(", "!", "ix86_expand_pextr", "(", "extr_ops", ")", ")", "return", "false", ";", "src", "=", "extr_ops", "[", "<NUM_LIT>", "]", ";", "}", "else", "src", "=", "gen_lowpart", "(", "srcmode", ",", "SUBREG_REG", "(", "src", ")", ")", ";", "}", "if", "(", "GET_MODE", "(", "dst", ")", "==", "dstmode", ")", "d", "=", "dst", ";", "else", "d", "=", "gen_reg_rtx", "(", "dstmode", ")", ";", "emit_insn", "(", "pinsr", "(", "d", ",", "gen_lowpart", "(", "dstmode", ",", "dst", ")", ",", "gen_lowpart", "(", "srcmode", ",", "src", ")", ",", "GEN_INT", "(", "<NUM_LIT>", "<<", "(", "pos", "/", "size", ")", ")", ")", ")", ";", "if", "(", "d", "!=", "dst", ")", "emit_move_insn", "(", "dst", ",", "gen_lowpart", "(", "GET_MODE", "(", "dst", ")", ",", "d", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "i386-expand", "Func": "ix86_expand_pinsr", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16909, "Length": 385, "Cover_Rate": 0.859375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "}", "BuildMI", "(", "MBB", ",", "MI", ",", "MBB", ".", "findDebugLoc", "(", "MI", ")", ",", "get", "(", "Opc", ")", ",", "DstReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "return", ";", "unsigned", "RC", ",", "LoOpc", ",", "LoIdx", ",", "HiOpc", ",", "HiIdx", ",", "HiOff", ";", "bool", "Split", "=", "<STR_LIT>", "(", "TRI", "->", "getSpillSize", "(", "*", "TRC", ")", ",", "<STR_LIT>", ",", "RC", ",", "LoOpc", ",", "LoIdx", ",", "HiOpc", ",", "HiIdx", ",", "HiOff", ")", ";", "MachineInstrBuilder", "LoMIB", "=", "addSubReg", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "MBB", ".", "findDebugLoc", "(", "MI", ")", ",", "get", "(", "LoOpc", ")", ")", ",", "DstReg", ",", "LoIdx", ",", "TRI", ",", "RegState", "::", "DefineNoRead", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "if", "(", "Split", ")", "{"], "ground_truth": ["MachineInstrBuilder", "HiMIB", "=", "addSubReg", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "MBB", ".", "findDebugLoc", "(", "MI", ")", ",", "get", "(", "HiOpc", ")", ")", ",", "DstReg", ",", "HiIdx", ",", "TRI", ",", "RegState", "::", "Define", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "HiOff", ")", ";"], "File": "Z80oldInstrInfo", "Func": "loadRegFromStackSlot", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16910, "Length": 188, "Cover_Rate": 0.7230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "<STR_LIT>", ")", "||", "check", "(", "!", "hasThumb", "(", ")", ",", "L", ",", "<STR_LIT>", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "!", "isThumb", "(", ")", ")", "SwitchMode", "(", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "parseDirectiveThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16911, "Length": 37, "Cover_Rate": 0.5873015873015873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineSDNode", "::", "mmo_iterator", "MemOp", "=", "MF", "->", "allocateMemRefsArray", "(", "<NUM_LIT>", ")", ";", "MemOp", "[", "<NUM_LIT>", "]", "=", "LD", "->", "getMemOperand", "(", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "Result", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "<NUM_LIT>", ")", ";", "if", "(", "HasVecOffset", ")", "{", "const", "SDValue", "Froms", "[", "]", "=", "{", "SDValue", "(", "LD", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "LD", ",", "<NUM_LIT>", ")", "}", ";", "const", "SDValue", "Tos", "[", "]", "=", "{", "SDValue", "(", "Result", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "Result", ",", "<NUM_LIT>", ")", "}", ";", "ReplaceUses", "(", "Froms", ",", "Tos", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "const", "SDValue", "Froms", "[", "]", "=", "{", "SDValue", "(", "LD", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "LD", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "LD", ",", "<NUM_LIT>", ")", "}", ";", "const", "SDValue", "Tos", "[", "]", "=", "{", "SDValue", "(", "Result", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "Result", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "Result", ",", "<NUM_LIT>", ")", "}", ";", "ReplaceUses", "(", "Froms", ",", "Tos", ",", "<NUM_LIT>", ")", ";", "}", "CurDAG", "->", "RemoveDeadNode", "(", "LD", ")", ";", "return", ";", "}", "else", "{", "SDValue", "TargetConst0", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "TargetConstVal", "=", "CurDAG", "->", "getTargetConstant", "(", "Val", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDNode", "*", "Result_1", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "dl", ",", "LD", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "Base", ",", "TargetConst0", ",", "Chain", ")", ";", "SDNode", "*", "Result_2", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Base", ",", "TargetConstVal", ",", "SDValue", "(", "Result_1", ",", "<NUM_LIT>", ")", ")", ";", "MachineSDNode", "::", "mmo_iterator", "MemOp", "=", "MF", "->", "allocateMemRefsArray", "(", "<NUM_LIT>", ")", ";", "MemOp", "[", "<NUM_LIT>", "]", "=", "LD", "->", "getMemOperand", "(", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "Result_1", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "<NUM_LIT>", ")", ";", "const", "SDValue", "Froms", "[", "]", "=", "{", "SDValue", "(", "LD", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "LD", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "LD", ",", "<NUM_LIT>", ")", "}", ";", "const", "SDValue", "Tos", "[", "]", "=", "{", "SDValue", "(", "Result_1", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "Result_2", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "Result_1", ",", "<NUM_LIT>", ")", "}", ";", "ReplaceUses", "(", "Froms", ",", "Tos", ",", "<NUM_LIT>", ")", ";", "CurDAG", "->", "RemoveDeadNode", "(", "LD", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "HexagonISelDAGToDAG62", "Func": "SelectIndexedLoad", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16912, "Length": 380, "Cover_Rate": 0.3958333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "It", "==", "BlockInfoMap", ".", "end", "(", ")", ")", "return", "INVALIDSCCNUM", ";", "return", "(", "*", "It", ")", ".", "second", "->", "SccNum", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer", "Func": "getSCCNum", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16913, "Length": 24, "Cover_Rate": 0.5106382978723404, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_cvtps_epu64", "(", "__mmask8", "__U", ",", "__m128", "__A", ")", "{"], "ground_truth": ["return", "(", "__m256i", ")", "__builtin_ia32_cvtps2uqq256_mask", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4di", ")", "_mm256_setzero_si256", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vldqintrin", "Func": "_mm256_maskz_cvtps_epu64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16914, "Length": 46, "Cover_Rate": 0.9787234042553191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Darwin<ISA_LIT>_64AsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MachO", "::", "CPUSubType<ISA_LIT>", "st", ")", ":", "Darwin<ISA_LIT>AsmBackend", "(", "T", ",", "MRI", ",", "STI", ",", "true", ")", ",", "Subtype", "(", "st", ")", "{"], "ground_truth": ["}"], "File": "X86AsmBackend (2)2", "Func": "DarwinX86_64AsmBackend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16915, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElems", ";", "++", "i", ")", "if", "(", "!", "isUndefOrInRange", "(", "Mask", "[", "i", "]", ",", "(", "int", ")", "Lo", ",", "(", "int", ")", "Hi", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "X86ISelLowering (2)4", "Func": "isPSHUFDMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16916, "Length": 41, "Cover_Rate": 0.3565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCFixupKind", "Kind", "=", "Fixup", ".", "getKind", "(", ")", ";", "Value", "=", "adjustFixupValue", "(", "Fixup", ",", "Value", ")", ";", "if", "(", "!", "Value", ")", "return", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "unsigned", "NumBytes", "=", "(", "getFixupKindInfo", "(", "Kind", ")", ".", "TargetSize", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "unsigned", "FullSize", ";", "switch", "(", "(", "unsigned", ")", "Kind", ")", "{", "default", ":", "FullSize", "=", "<NUM_LIT>", ";", "break", ";", "}", "uint64_t", "CurVal", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{", "unsigned", "Idx", "=", "Endian", "==", "<STR_LIT>", "?", "i", ":", "(", "FullSize", "-", "<NUM_LIT>", "-", "i", ")", ";", "CurVal", "|=", "(", "uint64_t", ")", "(", "(", "uint8_t", ")", "Data", "[", "Offset", "+", "Idx", "]", ")", "<<", "(", "i", "*", "<NUM_LIT>", ")", ";", "}", "uint64_t", "Mask", "=", "(", "(", "uint64_t", ")", "(", "-", "<NUM_LIT>", ")", ">>", "(", "<NUM_LIT>", "-", "getFixupKindInfo", "(", "Kind", ")", ".", "TargetSize", ")", ")", ";", "CurVal", "|=", "Value", "&", "Mask", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{", "unsigned", "Idx", "=", "Endian", "==", "<STR_LIT>", "?", "i", ":", "(", "FullSize", "-", "<NUM_LIT>", "-", "i", ")", ";"], "ground_truth": ["Data", "[", "Offset", "+", "Idx", "]", "=", "(", "uint8_t", ")", "(", "(", "CurVal", ">>", "(", "i", "*", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ")", ";"], "File": "Cpu0AsmBackend3", "Func": "applyFixup", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16917, "Length": 217, "Cover_Rate": 0.8282442748091603, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasFPU", "(", ")", "const", "{", "return", "HasFPU", ";"], "ground_truth": ["}"], "File": "PatmosSubtarget", "Func": "hasFPU", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 16918, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "HalfT", "=", "<STR_LIT>", ";", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "Hi", ",", "Lo", ",", "Tmp", ";", "if", "(", "!", "isOperationLegalOrCustom", "(", "<STR_LIT>", ",", "HalfT", ")", "||", "!", "isOperationLegalOrCustom", "(", "<STR_LIT>", ",", "HalfT", ")", ")", "return", ";", "unsigned", "OpTypeBits", "=", "HalfT", ".", "getScalarSizeInBits", "(", ")", ";", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "HalfT", ",", "<STR_LIT>", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "HalfT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "HalfT", ")", ")", ";", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "HalfT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "HalfT", ")", ")", ";", "Tmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "HalfT", ",", "Hi", ",", "DAG", ".", "getConstant", "(", "OpTypeBits", "-", "<NUM_LIT>", ",", "dl", ",", "getShiftAmountTy", "(", "HalfT", ",", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VTList", ",", "Tmp", ",", "Lo", ")", ";"], "ground_truth": ["Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VTList", ",", "Tmp", ",", "Hi", ",", "SDValue", "(", "Lo", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "lowerABS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16919, "Length": 203, "Cover_Rate": 0.6506410256410257, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Src", ")", "return", "false", ";", "if", "(", "const", "PointerType", "*", "PT", "=", "dyn_cast", "<", "PointerType", ">", "(", "Src", "->", "getType", "(", ")", ")", ")", "return", "(", "PT", "->", "getAddressSpace", "(", ")", "==", "spN", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "NVPTXISelDAGToDAG11", "Func": "ChkMemSDNodeAddressSpace", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16920, "Length": 42, "Cover_Rate": 0.37168141592920356, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BlackfinTargetMachine", "::", "BlackfinTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ")", ",", "DataLayout", "(", "<STR_LIT>", ")", ",", "Subtarget", "(", "TT", ",", "FS", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "InstrInfo", "(", "Subtarget", ")", ",", "FrameInfo", "(", "Subtarget", ")", "{"], "ground_truth": ["}"], "File": "BlackfinTargetMachine3", "Func": "BlackfinTargetMachine", "Target": "Blackfin", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16921, "Length": 66, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFObjectWriter", "::", "~", "<ISA_LIT>ELFObjectWriter", "(", ")", "{"], "ground_truth": ["}"], "File": "MMIXELFObjectWriter", "Func": "~MMIXELFObjectWriter", "Target": "MMIX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16922, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>PreLegalizerCombiner", "(", "IsOptNone", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPreLegalizerCombiner", "Func": "createAMDGPUPreLegalizeCombiner", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16923, "Length": 8, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "has_vsetvl_killed_avl_p", "(", "const", "bb_info", "*", "bb", ",", "const", "vector_insn_info", "&", "info", ")", "{", "if", "(", "info", ".", "dirty_with_killed_avl_p", "(", ")", ")", "{", "rtx", "avl", "=", "info", ".", "get_avl", "(", ")", ";", "if", "(", "vlmax_avl_p", "(", "avl", ")", ")", "return", "find_reg_killed_by", "(", "bb", ",", "info", ".", "get_avl_reg_rtx", "(", ")", ")", "!=", "nullptr", ";", "for", "(", "const", "insn_info", "*", "insn", ":", "bb", "->", "reverse_real_nondebug_insns", "(", ")", ")", "{"], "ground_truth": ["def_info", "*", "def", "=", "find_access", "(", "insn", "->", "defs", "(", ")", ",", "REGNO", "(", "avl", ")", ")", ";"], "File": "riscv-vsetvl", "Func": "has_vsetvl_killed_avl_p", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16924, "Length": 86, "Cover_Rate": 0.5276073619631901, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Disp", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "Segment", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "VSrc", ",", "Base", ",", "getI8Imm", "(", "Scale", "->", "getSExtValue", "(", ")", ",", "DL", ")", ",", "VIdx", ",", "Disp", ",", "Segment", ",", "VMask", ",", "Chain", "}", ";"], "ground_truth": ["SDNode", "*", "ResNode", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "DL", ",", "VTs", ",", "Ops", ")", ";"], "File": "X86ISelDAGToDAG108", "Func": "tryGather", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16925, "Length": 76, "Cover_Rate": 0.31275720164609055, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "LHS_Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "HalfVT", ",", "LHS", ",", "Zero", ")", ";", "SDValue", "RHS_Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "HalfVT", ",", "RHS", ",", "Zero", ")", ";", "SDValue", "DIVREM", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "HalfVT", ",", "HalfVT", ")", ",", "LHS_Lo", ",", "RHS_Lo", ")", ";", "SDValue", "Res", "[", "<NUM_LIT>", "]", "=", "{", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DIVREM", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DIVREM", ".", "getValue", "(", "<NUM_LIT>", ")", ")", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Res", ",", "DL", ")", ";", "}", "SDValue", "LHSign", "=", "DAG", ".", "getSelectCC", "(", "DL", ",", "LHS", ",", "Zero", ",", "NegOne", ",", "Zero", ",", "<STR_LIT>", ")", ";", "SDValue", "RHSign", "=", "DAG", ".", "getSelectCC", "(", "DL", ",", "RHS", ",", "Zero", ",", "NegOne", ",", "Zero", ",", "<STR_LIT>", ")", ";", "SDValue", "DSign", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "LHSign", ",", "RHSign", ")", ";", "SDValue", "RSign", "=", "LHSign", ";", "LHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "LHS", ",", "LHSign", ")", ";", "RHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "RHS", ",", "RHSign", ")", ";", "LHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "LHS", ",", "LHSign", ")", ";", "RHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "RHS", ",", "RHSign", ")", ";"], "ground_truth": ["SDValue", "Div", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "LHS", ",", "RHS", ")", ";"], "File": "AMDGPUISelLowering98", "Func": "LowerSDIVREM", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16926, "Length": 272, "Cover_Rate": 0.4814159292035398, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>PassConfig", "(", "this", ",", "PM", ")", ";"], "ground_truth": ["}"], "File": "AZPRTargetMachine", "Func": "createPassConfig", "Target": "AZPR", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16927, "Length": 10, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetWasmStreamer", "::", "emitGlobal", "(", "ArrayRef", "<", "<STR_LIT>", ">", "Globals", ")", "{", "Streamer", ".", "PushSection", "(", ")", ";", "Streamer", ".", "SwitchSection", "(", "Streamer", ".", "getContext", "(", ")", ".", "getWasmSection", "(", "<STR_LIT>", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ")", ";", "for", "(", "const", "<STR_LIT>", "&", "G", ":", "Globals", ")", "{", "Streamer", ".", "EmitIntValue", "(", "int32_t", "(", "G", ".", "Type", ")", ",", "<NUM_LIT>", ")", ";", "Streamer", ".", "EmitIntValue", "(", "G", ".", "Mutable", ",", "<NUM_LIT>", ")", ";", "if", "(", "G", ".", "InitialModule", ".", "empty", "(", ")", ")", "{", "Streamer", ".", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Streamer", ".", "EmitSLEB128IntValue", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "WebAssemblyTargetStreamer20", "Func": "emitGlobal", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16928, "Length": 105, "Cover_Rate": 0.6441717791411042, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "<ISA_LIT>LDCleanup", "::", "SetRegister", "(", "MachineInstr", "*", "I", ",", "unsigned", "*", "TLSBaseAddrReg", ")", "{", "MachineRegisterInfo", "&", "RegInfo", "=", "MF", "->", "getRegInfo", "(", ")", ";", "*", "TLSBaseAddrReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "MachineInstr", "*", "Next", "=", "I", "->", "getNextNode", "(", ")", ";", "MachineInstr", "*", "Copy", "=", "BuildMI", "(", "*", "I", "->", "getParent", "(", ")", ",", "Next", ",", "I", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "*", "TLSBaseAddrReg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "return", "Copy", ";"], "ground_truth": ["}"], "File": "SystemZLDCleanup (2)1", "Func": "SetRegister", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16929, "Length": 89, "Cover_Rate": 0.956989247311828, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "<NUM_LIT>", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "<NUM_LIT>", "||", "LdrOpc", "==", "<NUM_LIT>", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdmOpc", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ",", "getDefRegState", "(", "true", ")", ")", ";", "if", "(", "DeleteRet", ")", "{", "MIB", ".", "copyImplicitOps", "(", "&", "*", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "}", "MI", "=", "MIB", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "Regs", "[", "<NUM_LIT>", "]", "==", "<STR_LIT>", ")", "Regs", "[", "<NUM_LIT>", "]", "=", "<STR_LIT>", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdrOpc", ")", ",", "Regs", "[", "<NUM_LIT>", "]", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "LdrOpc", "==", "<STR_LIT>", "||", "LdrOpc", "==", "<STR_LIT>", ")", "{"], "File": "ARMFrameLowering64", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16930, "Length": 220, "Cover_Rate": 0.3832752613240418, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "code", "==", "EQ", "||", "code", "==", "NE", ")", "{", "rtx", "zie", "=", "mips_zero_if_equal", "(", "cmp_operands", "[", "<NUM_LIT>", "]", ",", "cmp_operands", "[", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["mips_emit_binary", "(", "code", ",", "target", ",", "zie", ",", "const0_rtx", ")", ";"], "File": "mips3", "Func": "mips_emit_scc", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16931, "Length": 38, "Cover_Rate": 0.35514018691588783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstrBuilder", "MIB", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "MIIt", "=", "MIItBegin", ";", "MIIt", "!=", "MIItEnd", ";", "++", "MIIt", ")", "{", "Register", "DestReg", "=", "MIIt", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Op1Reg", "=", "MIIt", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Op2Reg", "=", "MIIt", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "MIIt", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "OppCC", ")", "std", "::", "swap", "(", "Op1Reg", ",", "Op2Reg", ")", ";", "if", "(", "RegRewriteTable", ".", "find", "(", "Op1Reg", ")", "!=", "RegRewriteTable", ".", "end", "(", ")", ")", "Op1Reg", "=", "RegRewriteTable", "[", "Op1Reg", "]", ".", "first", ";", "if", "(", "RegRewriteTable", ".", "find", "(", "Op2Reg", ")", "!=", "RegRewriteTable", ".", "end", "(", ")", ")", "Op2Reg", "=", "RegRewriteTable", "[", "Op2Reg", "]", ".", "second", ";", "MIB", "=", "BuildMI", "(", "*", "SinkMBB", ",", "SinkInsertionPoint", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "Op1Reg", ")", ".", "addMBB", "(", "FalseMBB", ")", ".", "addReg", "(", "Op2Reg", ")", ".", "addMBB", "(", "TrueMBB", ")", ";", "RegRewriteTable", "[", "DestReg", "]", "=", "std", "::", "make_pair", "(", "Op1Reg", ",", "Op2Reg", ")", ";", "}", "return", "MIB", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)6", "Func": "createPHIsForCMOVsInSinkBB", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16932, "Length": 194, "Cover_Rate": 0.6158730158730159, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Result", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Result", ")", ".", "addReg", "(", "Op", ")", ")", ";", "UpdateValueMap", "(", "I", ",", "Result", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMFastISel (2)1", "Func": "SelectFPExt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16933, "Length": 50, "Cover_Rate": 0.37593984962406013, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetMachine", "::", "addInstSelector", "(", "PassManagerBase", "&", "PM", ")", "{", "PM", ".", "add", "(", "create<ISA_LIT>ISelDag", "(", "*", "this", ",", "getOptLevel", "(", ")", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "XCoreTargetMachine30", "Func": "addInstSelector", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16934, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasSMEI64", ";"], "ground_truth": ["}"], "File": "AArch64Subtarget (2)1", "Func": "hasSMEI64", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16935, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "*", "(", "__m512i", "*", ")", "__P", "=", "__A", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_store_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16936, "Length": 10, "Cover_Rate": 0.30303030303030304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "recordReplacement", "(", "int", "OFI", ",", "int", "NFI", ")", "{"], "ground_truth": ["FIReplacements", ".", "insert", "(", "std", "::", "make_pair", "(", "OFI", ",", "NFI", ")", ")", ";"], "File": "MBlazeMachineFunction2", "Func": "recordReplacement", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16937, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isIntr", ")", "{", "int", "MSRFI", "=", "MFI", "->", "CreateStackObject", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "false", ",", "false", ")", ";", "BuildMI", "(", "MENT", ",", "MENTI", ",", "ENTDL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MENT", ",", "MENTI", ",", "ENTDL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addFrameIndex", "(", "MSRFI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MEXT", ",", "MEXTI", ",", "EXTDL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addFrameIndex", "(", "MSRFI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MEXT", ",", "MEXTI", ",", "EXTDL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "}", "BuildMI", "(", "MEXT", ",", "MEXTI", ",", "EXTDL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addFrameIndex", "(", "R18FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MEXT", ",", "MEXTI", ",", "EXTDL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addFrameIndex", "(", "R17FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "r", "=", "<STR_LIT>", ",", "i", "=", "VFI", ".", "size", "(", ")", ";", "r", ">=", "<STR_LIT>", ";", "--", "r", ")", "{"], "ground_truth": ["if", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "r", ")", ")", "continue", ";"], "File": "MBlazeFrameLowering10", "Func": "interruptFrameLayout", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16938, "Length": 215, "Cover_Rate": 0.3166421207658321, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Pass", "*", "llvm", "::", "createMVELaneInterleavingPass", "(", ")", "{", "return", "new", "MVELaneInterleaving", "(", ")", ";"], "ground_truth": ["}"], "File": "MVELaneInterleavingPass", "Func": "createMVELaneInterleavingPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16939, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "cr16_class_likely_spilled_p", "(", "reg_class_t", "rclass", ")", "{"], "ground_truth": ["if", "(", "(", "rclass", ")", "==", "SHORT_REGS", "||", "(", "rclass", ")", "==", "DOUBLE_BASE_REGS", "||", "(", "rclass", ")", "==", "LONG_REGS", "||", "(", "rclass", ")", "==", "GENERAL_REGS", ")", "return", "true", ";"], "File": "cr16", "Func": "cr16_class_likely_spilled_p", "Target": "cr16", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16940, "Length": 37, "Cover_Rate": 0.9024390243902439, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Count", "=", "<NUM_LIT>", ";", "while", "(", "expandRxSBG", "(", "RISBG", ")", ")", "if", "(", "RISBG", ".", "Input", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "RISBG", ".", "Input", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "Count", "+=", "<NUM_LIT>", ";", "if", "(", "Count", "==", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "Count", "==", "<NUM_LIT>", "&&", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "RISBG", ".", "Rotate", "==", "<NUM_LIT>", ")", "{", "bool", "PreferAnd", "=", "false", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "PreferAnd", "=", "true", ";", "else", "if", "(", "RISBG", ".", "Mask", "==", "<NUM_LIT>", "||", "RISBG", ".", "Mask", "==", "<NUM_LIT>", "||", "RISBG", ".", "Mask", "==", "<NUM_LIT>", "||", "<STR_LIT>", "(", "~", "RISBG", ".", "Mask", ")", "||", "<STR_LIT>", "(", "~", "RISBG", ".", "Mask", ")", ")", "PreferAnd", "=", "true", ";", "else", "if", "(", "auto", "*", "Load", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "RISBG", ".", "Input", ")", ")", "{", "if", "(", "Load", "->", "getMemoryVT", "(", ")", "==", "<STR_LIT>", "&&", "(", "Load", "->", "getExtensionType", "(", ")", "==", "<STR_LIT>", "||", "Load", "->", "getExtensionType", "(", ")", "==", "<STR_LIT>", ")", "&&", "RISBG", ".", "Mask", "==", "<NUM_LIT>", "&&", "Subtarget", "->", "hasLoadAndZeroRightmostByte", "(", ")", ")", "PreferAnd", "=", "true", ";", "}", "if", "(", "PreferAnd", ")", "{", "SDValue", "In", "=", "convertTo", "(", "DL", ",", "VT", ",", "RISBG", ".", "Input", ")", ";", "SDValue", "Mask", "=", "CurDAG", "->", "getConstant", "(", "RISBG", ".", "Mask", ",", "DL", ",", "VT", ")", ";", "SDValue", "New", "=", "CurDAG", "->", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "In", ",", "Mask", ")", ";", "if", "(", "N", "!=", "New", ".", "getNode", "(", ")", ")", "{", "insertDAGNode", "(", "CurDAG", ",", "N", ",", "Mask", ")", ";", "insertDAGNode", "(", "CurDAG", ",", "N", ",", "New", ")", ";", "ReplaceNode", "(", "N", ",", "New", ".", "getNode", "(", ")", ")", ";"], "ground_truth": ["N", "=", "New", ".", "getNode", "(", ")", ";"], "File": "SystemZISelDAGToDAG11", "Func": "tryRISBGZero", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16941, "Length": 293, "Cover_Rate": 0.46214511041009465, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "result", ".", "insert", "(", "InstrPred", ".", "begin", "(", ")", ",", "InstrPred", ".", "end", "(", ")", ")", ";"], "ground_truth": ["return", "result", ";"], "File": "PredicatedBlock", "Func": "getInstructionPredicates", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 16942, "Length": 20, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "prepare", "(", ")", "{", "assert", "(", "RS", "&&", "<STR_LIT>", ")", ";", "TmpVGPR", "=", "RS", "->", "scavengeRegister", "(", "&", "<STR_LIT>", ",", "MI", ",", "<NUM_LIT>", ",", "false", ")", ";", "TmpVGPRIndex", "=", "MFI", ".", "getScavengeFI", "(", "MF", ".", "getFrameInfo", "(", ")", ",", "TRI", ")", ";", "if", "(", "TmpVGPR", ")", "{", "TmpVGPRLive", "=", "false", ";", "}", "else", "{", "TmpVGPR", "=", "<STR_LIT>", ";", "TmpVGPRLive", "=", "true", ";", "}", "assert", "(", "!", "SavedExecReg", "&&", "<STR_LIT>", ")", ";", "const", "TargetRegisterClass", "&", "RC", "=", "IsWave32", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RS", "->", "setRegUsed", "(", "SuperReg", ")", ";", "SavedExecReg", "=", "RS", "->", "scavengeRegister", "(", "&", "RC", ",", "MI", ",", "<NUM_LIT>", ",", "false", ")", ";", "int64_t", "VGPRLanes", "=", "getPerVGPRData", "(", ")", ".", "VGPRLanes", ";", "if", "(", "SavedExecReg", ")", "{", "RS", "->", "setRegUsed", "(", "SavedExecReg", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "MovOpc", ")", ",", "SavedExecReg", ")", ".", "addReg", "(", "ExecReg", ")", ";", "auto", "I", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "MovOpc", ")", ",", "ExecReg", ")", ".", "addImm", "(", "VGPRLanes", ")", ";", "if", "(", "!", "TmpVGPRLive", ")", "I", ".", "addReg", "(", "TmpVGPR", ",", "RegState", "::", "ImplicitDefine", ")", ";", "TRI", ".", "buildVGPRSpillLoadStore", "(", "*", "this", ",", "TmpVGPRIndex", ",", "<NUM_LIT>", ",", "false", ")", ";", "}", "else", "{", "if", "(", "TmpVGPRLive", ")", "TRI", ".", "buildVGPRSpillLoadStore", "(", "*", "this", ",", "TmpVGPRIndex", ",", "<NUM_LIT>", ",", "false", ",", "false", ")", ";"], "ground_truth": ["auto", "I", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "NotOpc", ")", ",", "ExecReg", ")", ".", "addReg", "(", "ExecReg", ")", ";"], "File": "SIRegisterInfo24", "Func": "prepare", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16943, "Length": 258, "Cover_Rate": 0.8657718120805369, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "ReadI", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "return", "false", ";", "}", "auto", "Mov1I", "=", "BuildMI", "(", "I", ".", "MBB", ",", "I", ".", "InsertBefore", ",", "I", ".", "DbgLoc", ",", "TII", ".", "get", "(", "Helper", ".", "SelectResultOpcode", ")", ")", ".", "addDef", "(", "ResReg", ")", ".", "addUse", "(", "PrevRes", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "add", "(", "predOps", "(", "Cond", ",", "<STR_LIT>", ")", ")", ";", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "Mov1I", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMInstructionSelector1", "Func": "insertComparison", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16944, "Length": 93, "Cover_Rate": 0.3907563025210084, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "FrameLowering", "(", ")", ",", "InstrInfo", "(", "initializeSubtargetDependencies", "(", "CPU", ",", "FS", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", ",", "TSInfo", "(", "*", "TM", ".", "getDataLayout", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "MSP430Subtarget21", "Func": "MSP430Subtarget", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16945, "Length": 73, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "FK_Data_4", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_REL32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TLSGD", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOTTPOFF", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_TLS_IE32", ";", "break", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "switch", "(", "Modifier", ")", "{", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_PLT", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_PLT32", ";", "break", ";", "default", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_CALL", ";", "break", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_JUMP24", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_MOVT_PREL", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_MOVW_PREL_NC", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_THM_MOVT_PREL", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_THM_MOVW_PREL_NC", ";", "break", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "ARMELFObjectWriter29", "Func": "GetRelocTypeInner", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16946, "Length": 170, "Cover_Rate": 0.3159851301115242, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isLd", "&&", "TID", ".", "mayStore", "(", ")", ")", "return", "false", ";", "if", "(", "!", "isLd", ")", "{", "if", "(", "TID", ".", "mayLoad", "(", ")", ")", "return", "false", ";", "if", "(", "TID", ".", "mayStore", "(", ")", ")", "return", "false", ";", "}", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ",", "NumOps", "=", "I", "->", "getNumOperands", "(", ")", ";", "j", "!=", "NumOps", ";", "++", "j", ")", "{", "MachineOperand", "&", "MO", "=", "I", "->", "getOperand", "(", "j", ")", ";"], "ground_truth": ["if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";"], "File": "ARMLoadStoreOptimizer25", "Func": "IsSafeAndProfitableToMove", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16947, "Length": 87, "Cover_Rate": 0.30851063829787234, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "U", "=", "C", ";", "}", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "Instruction", "::", "BitCast", ":", "if", "(", "InMBB", ")", "return", "<ISA_LIT>SelectCallAddress", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "AM", ")", ";", "break", ";", "case", "Instruction", "::", "IntToPtr", ":", "if", "(", "InMBB", "&&", "TLI", ".", "getValueType", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", "==", "TLI", ".", "getPointerTy", "(", ")", ")", "return", "<ISA_LIT>SelectCallAddress", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "AM", ")", ";", "break", ";", "case", "Instruction", "::", "PtrToInt", ":", "if", "(", "InMBB", "&&", "TLI", ".", "getValueType", "(", "U", "->", "getType", "(", ")", ")", "==", "TLI", ".", "getPointerTy", "(", ")", ")", "return", "<ISA_LIT>SelectCallAddress", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "AM", ")", ";", "break", ";", "}", "if", "(", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "V", ")", ")", "{", "if", "(", "TM", ".", "getCodeModel", "(", ")", "!=", "CodeModel", "::", "Small", ")", "return", "false", ";", "if", "(", "Subtarget", "->", "isPICStyleRIPRel", "(", ")", "&&", "(", "AM", ".", "Base", ".", "Reg", "!=", "<NUM_LIT>", "||", "AM", ".", "IndexReg", "!=", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "GV", "->", "hasDLLImportStorageClass", "(", ")", ")", "return", "false", ";", "if", "(", "const", "GlobalVariable", "*", "GVar", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "GV", ")", ")", "if", "(", "GVar", "->", "isThreadLocal", "(", ")", ")", "return", "false", ";", "AM", ".", "GV", "=", "GV", ";", "if", "(", "Subtarget", "->", "isPICStyleRIPRel", "(", ")", ")", "{", "assert", "(", "AM", ".", "Base", ".", "Reg", "==", "<NUM_LIT>", "&&", "AM", ".", "IndexReg", "==", "<NUM_LIT>", ")", ";", "AM", ".", "Base", ".", "Reg", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "Subtarget", "->", "isPICStyleStubPIC", "(", ")", ")", "{", "AM", ".", "GVOpFlags", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "Subtarget", "->", "isPICStyleGOT", "(", ")", ")", "{", "AM", ".", "GVOpFlags", "=", "<STR_LIT>", ";", "}", "return", "true", ";", "}", "if", "(", "!", "AM", ".", "GV", "||", "!", "Subtarget", "->", "isPICStyleRIPRel", "(", ")", ")", "{", "if", "(", "AM", ".", "Base", ".", "Reg", "==", "<NUM_LIT>", ")", "{", "AM", ".", "Base", ".", "Reg", "=", "getRegForValue", "(", "V", ")", ";", "return", "AM", ".", "Base", ".", "Reg", "!=", "<NUM_LIT>", ";", "}"], "ground_truth": ["if", "(", "AM", ".", "IndexReg", "==", "<NUM_LIT>", ")", "{"], "File": "X86FastISel (2)", "Func": "X86SelectCallAddress", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16948, "Length": 356, "Cover_Rate": 0.7105788423153693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TargetTriple", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "getTargetTriple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16949, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "{", "unsigned", "char", "OpFlag", "=", "<NUM_LIT>", ";", "unsigned", "WrapperKind", "=", "Subtarget", "->", "isPICStyleRIPRel", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "bool", "PIC32", "=", "(", "DAG", ".", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "&&", "!", "Subtarget", "->", "is64Bit", "(", ")", ";", "if", "(", "PIC32", ")", "OpFlag", "=", "<STR_LIT>", ";", "else", "OpFlag", "=", "<STR_LIT>", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GA", "->", "getGlobal", "(", ")", ",", "DL", ",", "GA", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "GA", "->", "getOffset", "(", ")", ",", "OpFlag", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getNode", "(", "WrapperKind", ",", "DL", ",", "getPointerTy", "(", ")", ",", "Result", ")", ";", "if", "(", "PIC32", ")", "Offset", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "getPointerTy", "(", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", ")", ",", "getPointerTy", "(", ")", ")", ",", "Offset", ")", ";", "SDValue", "Chain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Args", "[", "]", "=", "{", "Chain", ",", "Offset", "}", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "NodeTys", ",", "Args", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "MFI", "->", "setAdjustsStack", "(", "true", ")", ";", "unsigned", "Reg", "=", "Subtarget", "->", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "getPointerTy", "(", ")", ",", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "Subtarget", "->", "isTargetKnownWindowsMSVC", "(", ")", "||", "Subtarget", "->", "isTargetWindowsGNU", "(", ")", ")", "{", "SDLoc", "dl", "(", "GA", ")", ";", "SDValue", "Chain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "Value", "*", "Ptr", "=", "Constant", "::", "getNullValue", "(", "Subtarget", "->", "is64Bit", "(", ")", "?", "Type", "::", "getInt8PtrTy", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "<NUM_LIT>", ")", ":", "Type", "::", "getInt32PtrTy", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["SDValue", "TlsArray", "=", "Subtarget", "->", "is64Bit", "(", ")", "?", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ":", "(", "Subtarget", "->", "isTargetWindowsGNU", "(", ")", "?", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ":", "DAG", ".", "getExternalSymbol", "(", "<STR_LIT>", ",", "getPointerTy", "(", ")", ")", ")", ";"], "File": "X86ISelLowering200", "Func": "LowerGlobalTLSAddress", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16950, "Length": 386, "Cover_Rate": 0.4150537634408602, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "Def", "=", "Use", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "Use", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isVgprRegBank", "(", "Def", ")", ")", "return", "Def", ";", "}"], "ground_truth": ["Register", "VgprReg", "=", "B", ".", "buildCopy", "(", "MRI", ".", "getType", "(", "Reg", ")", ",", "Reg", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";"], "File": "AMDGPURegBankCombiner6", "Func": "getAsVgpr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16951, "Length": 55, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CannotTailPredicate", ")", "return", "false", ";", "if", "(", "isVCTP", "(", "MI", ")", "&&", "VCTP", ")", "return", "false", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "VPTBlocks", ".", "emplace_back", "(", "MI", ",", "CurrentPredicate", ")", ";", "CurrentBlock", "=", "&", "VPTBlocks", ".", "back", "(", ")", ";", "return", "true", ";", "}", "else", "if", "(", "isVCTP", "(", "MI", ")", ")", "VCTP", "=", "MI", ";", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "bool", "IsUse", "=", "false", ";", "bool", "IsDef", "=", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "for", "(", "int", "i", "=", "MI", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "--", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{", "CurrentPredicate", ".", "insert", "(", "MI", ")", ";", "IsDef", "=", "true", ";", "}", "else", "if", "(", "<STR_LIT>", "(", "MCID", ".", "OpInfo", "[", "i", "]", ".", "OperandType", ")", ")", "{", "CurrentBlock", "->", "addInst", "(", "MI", ",", "CurrentPredicate", ")", ";", "IsUse", "=", "true", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MI", ")", ";", "return", "false", ";", "}", "}", "if", "(", "IsDef", "&&", "!", "IsUse", "&&", "VCTP", "&&", "!", "isVCTP", "(", "MI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MI", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMLowOverheadLoops26", "Func": "ValidateMVEInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16952, "Length": 260, "Cover_Rate": 0.7624633431085044, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "<ISA_LIT>TargetLowering", "::", "EmitLoweredCmp", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "bool", "Is24Bit", "=", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "assert", "(", "(", "Is24Bit", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "Is24Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";"], "File": "Z80ISelLowering2", "Func": "EmitLoweredCmp", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16953, "Length": 116, "Cover_Rate": 0.5603864734299517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addSignedImmOperands", "(", "Inst", ",", "N", ")", ";"], "ground_truth": ["}"], "File": "HexagonAsmParser27", "Func": "adds8_0Imm64Operands", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16954, "Length": 8, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "pattern", ")", "==", "PARALLEL", ")", "pattern", "=", "XVECEXP", "(", "pattern", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "rtx", "src", "=", "SET_SRC", "(", "pattern", ")", ";", "rtx", "sel", "=", "GET_CODE", "(", "src", ")", "==", "VEC_DUPLICATE", "?", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ":", "src", ";", "rtx", "par", "=", "XEXP", "(", "sel", ",", "<NUM_LIT>", ")", ";", "int", "half_elts", "=", "GET_MODE_NUNITS", "(", "GET_MODE", "(", "XEXP", "(", "sel", ",", "<NUM_LIT>", ")", ")", ")", ">>", "<NUM_LIT>", ";", "int", "lane", "=", "INTVAL", "(", "XVECEXP", "(", "par", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "lane", "=", "lane", ">=", "half_elts", "?", "lane", "-", "half_elts", ":", "lane", "+", "half_elts", ";", "XVECEXP", "(", "par", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "=", "GEN_INT", "(", "lane", ")", ";"], "ground_truth": ["INSN_CODE", "(", "insn", ")", "=", "-", "<NUM_LIT>", ";"], "File": "powerpcspe", "Func": "adjust_extract", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16955, "Length": 126, "Cover_Rate": 0.7636363636363637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "SR1", "=", "Src1", "->", "isReg", "(", ")", "?", "Src1", "->", "getReg", "(", ")", ":", "<NUM_LIT>", ";", "unsigned", "SR2", "=", "Src2", "->", "isReg", "(", ")", "?", "Src2", "->", "getReg", "(", ")", ":", "<NUM_LIT>", ";", "bool", "Failure", "=", "false", ",", "CanUp", "=", "true", ",", "CanDown", "=", "true", ";", "for", "(", "unsigned", "X", "=", "MinX", "+", "<NUM_LIT>", ";", "X", "<", "MaxX", ";", "X", "++", ")", "{", "const", "DefUseInfo", "&", "DU", "=", "DUM", ".", "lookup", "(", "X", ")", ";", "if", "(", "DU", ".", "Defs", "[", "PR", "]", "||", "DU", ".", "Defs", "[", "DR", "]", "||", "DU", ".", "Uses", "[", "DR", "]", ")", "{", "Failure", "=", "true", ";", "break", ";", "}", "if", "(", "CanDown", "&&", "DU", ".", "Defs", "[", "SR1", "]", ")", "CanDown", "=", "false", ";", "if", "(", "CanUp", "&&", "DU", ".", "Defs", "[", "SR2", "]", ")", "CanUp", "=", "false", ";", "}", "if", "(", "Failure", "||", "(", "!", "CanUp", "&&", "!", "CanDown", ")", ")", "continue", ";", "MachineOperand", "*", "SrcT", "=", "(", "MinX", "==", "CI", ".", "TrueX", ")", "?", "Src1", ":", "Src2", ";", "MachineOperand", "*", "SrcF", "=", "(", "MinX", "==", "CI", ".", "FalseX", ")", "?", "Src1", ":", "Src2", ";", "MachineBasicBlock", "::", "iterator", "At", "=", "CanDown", "?", "Def2", ":", "Def1", ";", "ML", ".", "push_back", "(", "MuxInfo", "(", "At", ",", "DR", ",", "PR", ",", "SrcT", ",", "SrcF", ",", "Def1", ",", "Def2", ")", ")", ";", "}", "for", "(", "MuxInfo", "&", "MX", ":", "ML", ")", "{", "unsigned", "MxOpc", "=", "getMuxOpcode", "(", "*", "MX", ".", "SrcT", ",", "*", "MX", ".", "SrcF", ")", ";", "if", "(", "!", "MxOpc", ")", "continue", ";", "MachineBasicBlock", "&", "B", "=", "*", "MX", ".", "At", "->", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "B", ".", "findDebugLoc", "(", "MX", ".", "At", ")", ";", "auto", "NewMux", "=", "BuildMI", "(", "B", ",", "MX", ".", "At", ",", "DL", ",", "HII", "->", "get", "(", "MxOpc", ")", ",", "MX", ".", "DefR", ")", ".", "addReg", "(", "MX", ".", "PredR", ")", ".", "add", "(", "*", "MX", ".", "SrcT", ")", ".", "add", "(", "*", "MX", ".", "SrcF", ")", ";", "NewMux", "->", "clearKillInfo", "(", ")", ";", "B", ".", "erase", "(", "MX", ".", "Def1", ")", ";", "B", ".", "erase", "(", "MX", ".", "Def2", ")", ";", "Changed", "=", "true", ";", "}", "LivePhysRegs", "LPR", "(", "*", "HRI", ")", ";", "LPR", ".", "addLiveOuts", "(", "B", ")", ";", "auto", "IsLive", "=", "[", "&", "LPR", ",", "this", "]", "(", "unsigned", "Reg", ")", "->", "bool", "{"], "ground_truth": ["for", "(", "MCSubRegIterator", "S", "(", "Reg", ",", "HRI", ",", "true", ")", ";", "S", ".", "isValid", "(", ")", ";", "++", "S", ")", "if", "(", "LPR", ".", "contains", "(", "*", "S", ")", ")", "return", "true", ";"], "File": "HexagonGenMux15", "Func": "genMuxInBlock", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16956, "Length": 418, "Cover_Rate": 0.3962085308056872, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Header", "!=", "TheLoop", "->", "getLoopLatch", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "Function", "&", "F", "=", "*", "Header", "->", "getParent", "(", ")", ";", "M", "=", "F", ".", "getParent", "(", ")", ";", "DL", "=", "&", "M", "->", "getDataLayout", "(", ")", ";", "auto", "&", "TM", "=", "TPC", ".", "getTM", "<", "TargetMachine", ">", "(", ")", ";", "auto", "*", "ST", "=", "&", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", "F", ")", ";", "if", "(", "!", "ST", "->", "allowsUnalignedMem", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "!", "ST", "->", "hasDSP", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "LoopAccessInfo", "LAI", "(", "L", ",", "SE", ",", "TLI", ",", "AA", ",", "DT", ",", "LI", ")", ";", "bool", "Changes", "=", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["Changes", "=", "MatchSMLAD", "(", "F", ")", ";"], "File": "ARMParallelDSP2", "Func": "runOnLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16957, "Length": 166, "Cover_Rate": 0.5684931506849316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "shift", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "shift", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "assert", "(", "false", ")", ";", "break", ";", "}", "if", "(", "Val", "%", "(", "<NUM_LIT>", "<<", "shift", ")", ")", "*", "CommentStream", "<<", "<STR_LIT>", "<<", "getRegClassName", "(", "SRegClassID", ")", "<<", "<STR_LIT>", "<<", "Val", ";", "return", "createRegOperand", "(", "SRegClassID", ",", "Val", ">>", "shift", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler3", "Func": "createSRegOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16958, "Length": 69, "Cover_Rate": 0.5847457627118644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CurrI", "->", "isKill", "(", ")", ")", "{", "CurrI", "->", "eraseFromParent", "(", ")", ";", "continue", ";", "}", "if", "(", "delayHasHazard", "(", "*", "CurrI", ",", "RegDU", ",", "IM", ")", ")", "continue", ";", "const", "<ISA_LIT>Subtarget", "&", "STI", "=", "MBB", ".", "getParent", "(", ")", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "if", "(", "STI", ".", "isTargetNaCl", "(", ")", ")", "{", "unsigned", "AddrIdx", ";", "if", "(", "(", "isBasePlusOffsetMemoryAccess", "(", "CurrI", "->", "getOpcode", "(", ")", ",", "&", "AddrIdx", ")", "&&", "baseRegNeedsLoadStoreMask", "(", "CurrI", "->", "getOperand", "(", "AddrIdx", ")", ".", "getReg", "(", ")", ")", ")", "||", "CurrI", "->", "modifiesRegister", "(", "<STR_LIT>", ",", "STI", ".", "getRegisterInfo", "(", ")", ")", ")", "continue", ";", "}", "bool", "InMicro<ISA_LIT>Mode", "=", "STI", ".", "inMicro<ISA_LIT>Mode", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "STI", ".", "getInstrInfo", "(", ")", ";", "unsigned", "Opcode", "=", "(", "*", "Slot", ")", ".", "getOpcode", "(", ")", ";", "if", "(", "InMicro<ISA_LIT>Mode", "&&", "TII", "->", "getInstSizeInBytes", "(", "*", "CurrI", ")", "==", "<NUM_LIT>", "&&", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", ")", "continue", ";"], "ground_truth": ["if", "(", "InMicro<ISA_LIT>Mode", "&&", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", ")", "continue", ";"], "File": "MipsDelaySlotFiller61", "Func": "searchRange", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16959, "Length": 198, "Cover_Rate": 0.601823708206687, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetStreamer", "&", "TTS", "=", "static_cast", "<", "<ISA_LIT>TargetStreamer", "&", ">", "(", "TS", ")", ";"], "ground_truth": ["TTS", ".", "EmitInstructionLabel", "(", "instructionCount", ")", ";"], "File": "TGSIAsmPrinter", "Func": "EmitMCInstruction", "Target": "TGSI", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16960, "Length": 20, "Cover_Rate": 0.3508771929824561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vrmlsldavhxq_p_s32", "(", "int32x4_t", "__a", ",", "int32x4_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vrmlsldavhxq_p_sv4si", "(", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vrmlsldavhxq_p_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16961, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>MachineFunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "HasSpills", "(", "false", ")", ",", "HasAllocas", "(", "false", ")", ",", "HasStackArgs", "(", "false", ")", ",", "CalleeSavedFrameSize", "(", "<NUM_LIT>", ")", ",", "VarArgsFrameIndex", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["unsigned", "CallConv", "=", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ";"], "File": "AVRMachineFunctionInfo2", "Func": "AVRMachineFunctionInfo", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16962, "Length": 46, "Cover_Rate": 0.5168539325842697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "<ISA_LIT>TargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "MachineFunction", "&", "MF", ")", "const", "{", "bool", "Fast", ";"], "ground_truth": ["const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";"], "File": "AArch64ISelLowering23", "Func": "getOptimalMemOpType", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16963, "Length": 43, "Cover_Rate": 0.3524590163934426, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "idx", ",", "vlen", "=", "XVECLEN", "(", "body", ",", "<NUM_LIT>", ")", ";", "targetm", ".", "asm_out", ".", "internal_label", "(", "asm_out_file", ",", "<STR_LIT>", ",", "CODE_LABEL_NUMBER", "(", "lab", ")", ")", ";", "if", "(", "TARGET_GAS", ")", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "for", "(", "idx", "=", "<NUM_LIT>", ";", "idx", "<", "vlen", ";", "idx", "++", ")", "{", "ASM_OUTPUT_ADDR_DIFF_ELT", "(", "asm_out_file", ",", "body", ",", "CODE_LABEL_NUMBER", "(", "XEXP", "(", "XVECEXP", "(", "body", ",", "<NUM_LIT>", ",", "idx", ")", ",", "<NUM_LIT>", ")", ")", ",", "CODE_LABEL_NUMBER", "(", "base", ")", ")", ";", "}"], "ground_truth": ["if", "(", "TARGET_GAS", ")", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";"], "File": "pa", "Func": "pa_output_addr_diff_vec", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16964, "Length": 94, "Cover_Rate": 0.7833333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerVACOPY", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "assert", "(", "Subtarget", ".", "isEnvironmentMusl", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "DestPtr", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "SrcPtr", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["const", "Value", "*", "DestSV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";"], "File": "HexagonISelLowering111", "Func": "LowerVACOPY", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16965, "Length": 77, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>TTIImpl", "(", "const", "<ISA_LIT>TargetMachine", "*", "TM", ",", "Function", "&", "F", ")", ":", "BaseT", "(", "TM", ",", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ")", ",", "ST", "(", "TM", "->", "getSubtargetImpl", "(", "F", ")", ")", ",", "TLI", "(", "ST", "->", "getTargetLowering", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "AArch64TargetTransformInfo3", "Func": "AArch64TTIImpl", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16966, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Align", "Alignment", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "Register", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "ListPtr", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "LLT", "PtrTy", "=", "MRI", ".", "getType", "(", "ListPtr", ")", ";", "LLT", "IntPtrTy", "=", "LLT", "::", "scalar", "(", "PtrTy", ".", "getSizeInBits", "(", ")", ")", ";", "const", "unsigned", "PtrSize", "=", "PtrTy", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "const", "Align", "PtrAlign", "=", "Align", "(", "PtrSize", ")", ";", "auto", "List", "=", "MIRBuilder", ".", "buildLoad", "(", "PtrTy", ",", "ListPtr", ",", "*", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "PtrSize", ",", "PtrAlign", ")", ")", ";", "MachineInstrBuilder", "DstPtr", ";", "if", "(", "Alignment", ">", "PtrAlign", ")", "{"], "ground_truth": ["auto", "AlignMinus1", "=", "MIRBuilder", ".", "buildConstant", "(", "IntPtrTy", ",", "Alignment", ".", "value", "(", ")", "-", "<NUM_LIT>", ")", ";"], "File": "AArch64LegalizerInfo18", "Func": "legalizeVaArg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16967, "Length": 146, "Cover_Rate": 0.42196531791907516, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NumRegs", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "<STR_LIT>", ")", ".", "contains", "(", "reg", ")", ")", "{", "O", "<<", "'v'", ";", "NumRegs", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "<STR_LIT>", ")", ".", "contains", "(", "reg", ")", ")", "{", "O", "<<", "'s'", ";", "NumRegs", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "<STR_LIT>", ")", ".", "contains", "(", "reg", ")", ")", "{", "O", "<<", "'v'", ";", "NumRegs", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "<STR_LIT>", ")", ".", "contains", "(", "reg", ")", ")", "{", "O", "<<", "'s'", ";", "NumRegs", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "<STR_LIT>", ")", ".", "contains", "(", "reg", ")", ")", "{", "O", "<<", "'v'", ";", "NumRegs", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "<STR_LIT>", ")", ".", "contains", "(", "reg", ")", ")", "{", "O", "<<", "'v'", ";", "NumRegs", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "<STR_LIT>", ")", ".", "contains", "(", "reg", ")", ")", "{", "O", "<<", "'s'", ";", "NumRegs", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "<STR_LIT>", ")", ".", "contains", "(", "reg", ")", ")", "{", "O", "<<", "'v'", ";"], "ground_truth": ["NumRegs", "=", "<NUM_LIT>", ";"], "File": "AMDGPUInstPrinter52", "Func": "printRegOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16968, "Length": 204, "Cover_Rate": 0.3295638126009693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "BasePtr", "=", "MemSD", "->", "getBasePtr", "(", ")", ";", "SDValue", "Val", ",", "Mask", ",", "VL", ";", "if", "(", "const", "auto", "*", "VPStore", "=", "dyn_cast", "<", "VPStoreSDNode", ">", "(", "Op", ")", ")", "{", "Val", "=", "VPStore", "->", "getValue", "(", ")", ";", "Mask", "=", "VPStore", "->", "getMask", "(", ")", ";", "VL", "=", "VPStore", "->", "getVectorLength", "(", ")", ";", "}", "else", "{", "const", "auto", "*", "MStore", "=", "cast", "<", "MaskedStoreSDNode", ">", "(", "Op", ")", ";", "Val", "=", "MStore", "->", "getValue", "(", ")", ";", "Mask", "=", "MStore", "->", "getMask", "(", ")", ";", "}", "MVT", "VT", "=", "Val", ".", "getSimpleValueType", "(", ")", ";", "MVT", "XLenVT", "=", "Subtarget", ".", "getXLenVT", "(", ")", ";", "MVT", "ContainerVT", "=", "VT", ";"], "ground_truth": ["if", "(", "VT", ".", "isFixedLengthVector", "(", ")", ")", "{"], "File": "RISCVISelLowering60", "Func": "lowerMaskedStore", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16969, "Length": 121, "Cover_Rate": 0.38782051282051283, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "ms8", "(", "unsigned", "Size", ",", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "&", "Value", ",", "MCContext", "*", "Ctx", "=", "nullptr", ")", "{"], "ground_truth": ["Value", "=", "(", "Value", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";"], "File": "AVRAsmBackend1", "Func": "ms8", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16970, "Length": 32, "Cover_Rate": 0.6956521739130435, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>FunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "ReturnStackOffsetSet", "(", "false", ")", ",", "VarArgsFrameIndex", "(", "<NUM_LIT>", ")", ",", "ReturnStackOffset", "(", "-", "<NUM_LIT>", ")", ",", "MaxCallStackReq", "(", "<NUM_LIT>", ")", "{", "MF", ".", "setAlignment", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARCMachineFunctionInfo10", "Func": "ARCFunctionInfo", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16971, "Length": 37, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstrInfo", "::", "<ISA_LIT>InstrInfo", "(", "const", "<ISA_LIT>Subtarget", "&", "STI", ")", ":", "<ISA_LIT>GenInstrInfo", "(", ")", ",", "RI", "(", "STI", ".", "getTargetTriple", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "JVMInstrInfo", "Func": "JVMInstrInfo", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16972, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__v4hi", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "__vis_fpminu16", "(", "__v4hi", "__A", ",", "__v4hi", "__B", ")", "{", "return", "__builtin_vis_fpminu16", "(", "__A", ",", "__B", ")", ";"], "ground_truth": ["}"], "File": "visintrin", "Func": "__vis_fpminu16", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16973, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "LiteralPair0", "=", "Literals", "[", "i", "]", ";", "unsigned", "LiteralPair1", "=", "(", "i", "+", "<NUM_LIT>", "<", "e", ")", "?", "Literals", "[", "i", "+", "<NUM_LIT>", "]", ":", "<NUM_LIT>", ";"], "ground_truth": ["InsertPos", "=", "BuildMI", "(", "MBB", ",", "InsertPos", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "LiteralPair0", ")", ".", "addImm", "(", "LiteralPair1", ")", ";"], "File": "R600ControlFlowFinalizer (2)", "Func": "insertLiterals", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16974, "Length": 58, "Cover_Rate": 0.4793388429752066, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "void", "__ev_clr_spefscr_field", "(", "int", "mask", ")", "{", "int", "i", ";"], "ground_truth": ["i", "=", "__builtin_spe_mfspefscr", "(", ")", ";"], "File": "spe", "Func": "__ev_clr_spefscr_field", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16975, "Length": 18, "Cover_Rate": 0.6206896551724138, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "}", "SDValue", "Test", "(", "DAG", ".", "getMachineNode", "(", "Opc", ",", "DL", ",", "<STR_LIT>", ",", "Arg", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "FNSTSW", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Test", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "Extract", "=", "DAG", ".", "getTargetExtractSubreg", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "FNSTSW", ")", ";", "Extract", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Extract", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getSetCC", "(", "DL", ",", "ResultVT", ",", "Extract", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "SETLE", ")", ";"], "File": "X86ISelLowering146", "Func": "lowerISNAN", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16976, "Length": 112, "Cover_Rate": 0.4132841328413284, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VECTOR_MEM_ALTIVEC_OR_VSX_P", "(", "mode", ")", ")", "return", "false", ";", "break", ";", "case", "V4HImode", ":", "case", "V2SImode", ":", "case", "V1DImode", ":", "case", "V2SFmode", ":", "if", "(", "TARGET_PAIRED_FLOAT", ")", "return", "false", ";", "break", ";", "case", "SDmode", ":", "if", "(", "TARGET_NO_SDMODE_STACK", ")", "return", "false", ";", "break", ";", "default", ":", "break", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "rs60004", "Func": "reg_offset_addressing_ok_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16977, "Length": 53, "Cover_Rate": 0.5824175824175825, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "ix86_agi_dependent", "(", "rtx_insn", "*", "set_insn", ",", "rtx_insn", "*", "use_insn", ")", "{", "int", "i", ";", "extract_insn_cached", "(", "use_insn", ")", ";", "for", "(", "i", "=", "recog_data", ".", "n_operands", "-", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "--", "i", ")", "if", "(", "MEM_P", "(", "recog_data", ".", "operand", "[", "i", "]", ")", ")", "{", "rtx", "addr", "=", "XEXP", "(", "recog_data", ".", "operand", "[", "i", "]", ",", "<NUM_LIT>", ")", ";", "return", "modified_in_p", "(", "addr", ",", "set_insn", ")", "!=", "<NUM_LIT>", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "i3864", "Func": "ix86_agi_dependent", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16978, "Length": 80, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "&", "RC", "=", "*", "MRI", "->", "getRegClass", "(", "VirtReg", ")", ";", "TII", "->", "storeRegToStackSlot", "(", "*", "MBB", ",", "Before", ",", "VirtReg", ",", "Kill", ",", "FI", ",", "&", "RC", ",", "TRI", ")", ";"], "ground_truth": ["++", "NumStores", ";"], "File": "X86FastPreTileConfig", "Func": "spill", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16979, "Length": 37, "Cover_Rate": 0.39361702127659576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ind", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "if", "(", "reload_completed", "&&", "(", "LABEL_REF_P", "(", "ind", ")", "||", "(", "GET_CODE", "(", "ind", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "ind", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "ind", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "LABEL_REF", "&&", "CONST_INT_P", "(", "XEXP", "(", "XEXP", "(", "ind", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", ")", ")", "return", "TRUE", ";", "if", "(", "REG_P", "(", "ind", ")", ")", "return", "arm_address_register_rtx_p", "(", "ind", ",", "<NUM_LIT>", ")", ";", "if", "(", "wb_level", ">", "<NUM_LIT>", "&&", "(", "GET_CODE", "(", "ind", ")", "==", "POST_INC", "||", "GET_CODE", "(", "ind", ")", "==", "PRE_DEC", "||", "(", "wb_level", ">", "<NUM_LIT>", "&&", "(", "GET_CODE", "(", "ind", ")", "==", "PRE_INC", "||", "GET_CODE", "(", "ind", ")", "==", "POST_DEC", ")", ")", ")", ")", "return", "arm_address_register_rtx_p", "(", "XEXP", "(", "ind", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "wb_level", ">", "<NUM_LIT>", "&&", "(", "GET_CODE", "(", "ind", ")", "==", "POST_MODIFY", "||", "GET_CODE", "(", "ind", ")", "==", "PRE_MODIFY", ")", "&&", "arm_address_register_rtx_p", "(", "XEXP", "(", "ind", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "&&", "GET_CODE", "(", "XEXP", "(", "ind", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "rtx_equal_p", "(", "XEXP", "(", "XEXP", "(", "ind", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "XEXP", "(", "ind", ",", "<NUM_LIT>", ")", ")", ")", "ind", "=", "XEXP", "(", "ind", ",", "<NUM_LIT>", ")", ";", "int", "factor", "=", "MIN", "(", "GET_MODE_SIZE", "(", "GET_MODE", "(", "op", ")", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "ind", ")", "==", "PLUS", "&&", "REG_P", "(", "XEXP", "(", "ind", ",", "<NUM_LIT>", ")", ")", "&&", "REG_MODE_OK_FOR_BASE_P", "(", "XEXP", "(", "ind", ",", "<NUM_LIT>", ")", ",", "VOIDmode", ")", "&&", "CONST_INT_P", "(", "XEXP", "(", "ind", ",", "<NUM_LIT>", ")", ")", "&&", "IN_RANGE", "(", "INTVAL", "(", "XEXP", "(", "ind", ",", "<NUM_LIT>", ")", ")", ",", "-", "<NUM_LIT>", "*", "factor", ",", "<NUM_LIT>", "*", "factor", ")", "&&", "(", "INTVAL", "(", "XEXP", "(", "ind", ",", "<NUM_LIT>", ")", ")", "&", "(", "factor", "-", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", ")", "return", "TRUE", ";", "return", "FALSE", ";"], "ground_truth": ["}"], "File": "arm", "Func": "arm_coproc_mem_operand_wb", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16980, "Length": 331, "Cover_Rate": 0.7733644859813084, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "dbr_sequence_length", "(", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "CONST_INT", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["else", "return", "<STR_LIT>", ";"], "File": "pa3", "Func": "output_parallel_movb", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16981, "Length": 28, "Cover_Rate": 0.3783783783783784, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "sh_promote_prototypes", "(", "tree", "type", ")", "{", "if", "(", "TARGET_HITACHI", ")", "return", "<NUM_LIT>", ";", "if", "(", "!", "type", ")", "return", "<NUM_LIT>", ";", "return", "!", "sh_attr_renesas_p", "(", "type", ")", ";"], "ground_truth": ["}"], "File": "sh3", "Func": "sh_promote_prototypes", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16982, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", "AddrSpace", ",", "Align", "Alignment", ",", "MachineMemOperand", "::", "Flags", "Flags", ",", "bool", "*", "IsFast", ")", "const", "{", "bool", "Allow", "=", "allowsMisalignedMemoryAccessesImpl", "(", "VT", ".", "getSizeInBits", "(", ")", ",", "AddrSpace", ",", "Alignment", ",", "Flags", ",", "IsFast", ")", ";"], "ground_truth": ["if", "(", "Allow", "&&", "IsFast", "&&", "Subtarget", "->", "hasUnalignedDSAccessEnabled", "(", ")", "&&", "(", "AddrSpace", "==", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", "||", "AddrSpace", "==", "<ISA_LIT>AS", "::", "REGION_ADDRESS", ")", ")", "{"], "File": "SIISelLowering62", "Func": "allowsMisalignedMemoryAccesses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16983, "Length": 72, "Cover_Rate": 0.8780487804878049, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "mips_init_dfa_post_cycle_insn", "(", "void", ")", "{", "if", "(", "TUNE_LOONGSON_2EF", ")", "mips_ls2_init_dfa_post_cycle_insn", "(", ")", ";"], "ground_truth": ["}"], "File": "mips", "Func": "mips_init_dfa_post_cycle_insn", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16984, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Kind", ">=", "OpKind", "::", "SwitchSet", "&&", "<STR_LIT>", ")", ";", "SwitchSet", "=", "X", ";"], "ground_truth": ["}"], "File": "TPCAsmParser", "Func": "setSwitchSet", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16985, "Length": 16, "Cover_Rate": 0.6956521739130435, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Changed", "=", "false", ";", "createStoreGroups", "(", "MBB", ",", "SGs", ")", ";", "auto", "Less", "=", "[", "]", "(", "const", "MachineInstr", "*", "A", ",", "const", "MachineInstr", "*", "B", ")", "->", "bool", "{", "return", "getStoreOffset", "(", "A", ")", "<", "getStoreOffset", "(", "B", ")", ";", "}", ";", "for", "(", "auto", "&", "G", ":", "SGs", ")", "{", "assert", "(", "G", ".", "size", "(", ")", ">", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "llvm", "::", "sort", "(", "G", ".", "begin", "(", ")", ",", "G", ".", "end", "(", ")", ",", "Less", ")", ";", "Changed", "|=", "processStoreGroup", "(", "G", ")", ";", "}"], "ground_truth": ["return", "Changed", ";"], "File": "HexagonStoreWidening18", "Func": "processBasicBlock", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16986, "Length": 96, "Cover_Rate": 0.8727272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ";"], "File": "PPCInstrInfo22", "Func": "insertNoop", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16987, "Length": 41, "Cover_Rate": 0.6833333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vld1q_z_u8", "(", "uint8_t", "const", "*", "__base", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "vldrbq_z_u8", "(", "__base", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vld1q_z_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16988, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "&", "TM", "=", "TPC", ".", "getTM", "<", "<ISA_LIT>TargetMachine", ">", "(", ")", ";", "TM", ".", "resetSubtarget", "(", "&", "MF", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "MipsModuleISelDAGToDAG2", "Func": "runOnMachineFunction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16989, "Length": 24, "Cover_Rate": 0.43636363636363634, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "uint64_t", "decodeAdvSIMDModImmType2", "(", "uint8_t", "Imm", ")", "{"], "ground_truth": ["uint64_t", "EncVal", "=", "Imm", ";"], "File": "AArch64AddressingModes", "Func": "decodeAdvSIMDModImmType2", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16990, "Length": 14, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "TargetRegisterInfo", "&", "TRI", "=", "*", "MRI", ".", "getTargetRegisterInfo", "(", ")", ";", "const", "TargetRegisterClass", "&", "RC", "=", "*", "MRI", ".", "getRegClass", "(", "DstReg", ")", ";"], "ground_truth": ["assert", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "X86InstrInfo (2)3", "Func": "insertSelect", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16991, "Length": 52, "Cover_Rate": 0.3561643835616438, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CODE_FOR_return", ":", "break", ";", "}", "if", "(", "seen_insn", ")", "worklist", ".", "safe_push", "(", "insn_bb_t", "(", "insn", ",", "block", ")", ")", ";", "else", "map", "->", "get_or_insert", "(", "block", ")", "=", "insn", ";", "seen_insn", "=", "true", ";"], "ground_truth": ["}"], "File": "nvptx", "Func": "FOR_BB_INSNS", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 16992, "Length": 37, "Cover_Rate": 0.47435897435897434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "In", ".", "Flags", ".", "isInConsecutiveRegsLast", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", ")", ";", "InVals", ".", "push_back", "(", "In", ".", "Used", "?", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "In", ".", "VT", ",", "DAG", ".", "getTargetConstant", "(", "InVals", ".", "size", "(", ")", ",", "DL", ",", "<STR_LIT>", ")", ")", ":", "DAG", ".", "getUNDEF", "(", "In", ".", "VT", ")", ")", ";", "MFI", "->", "addParam", "(", "In", ".", "VT", ")", ";", "}", "if", "(", "IsVarArg", ")", "{", "MVT", "PtrVT", "=", "getPointerTy", "(", "MF", ".", "getDataLayout", "(", ")", ")", ";", "unsigned", "VarargVreg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "getRegClassFor", "(", "PtrVT", ")", ")", ";", "MFI", "->", "setVarargBufferVreg", "(", "VarargVreg", ")", ";"], "ground_truth": ["Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "VarargVreg", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "DAG", ".", "getTargetConstant", "(", "Ins", ".", "size", "(", ")", ",", "DL", ",", "<STR_LIT>", ")", ")", ")", ";"], "File": "WebAssemblyISelLowering3", "Func": "LowerFormalArguments", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16993, "Length": 155, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "mips_split_p", "[", "symbol_type", "]", ")", "{", "addr", "=", "gen_rtx_HIGH", "(", "Pmode", ",", "mips_unspec_address", "(", "addr", ",", "symbol_type", ")", ")", ";", "addr", "=", "mips_force_temporary", "(", "temp", ",", "addr", ")", ";"], "ground_truth": ["base", "=", "mips_force_temporary", "(", "temp", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "addr", ",", "base", ")", ")", ";"], "File": "mips", "Func": "mips_unspec_offset_high", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16994, "Length": 47, "Cover_Rate": 0.6714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ix86_expand_mul_widen_evenodd", "(", "dest", ",", "t1", ",", "t2", ",", "uns_p", ",", "high_p", ")", ";", "break", ";", "case", "E_V8SImode", ":", "t1", "=", "gen_reg_rtx", "(", "V4DImode", ")", ";", "t2", "=", "gen_reg_rtx", "(", "V4DImode", ")", ";", "emit_insn", "(", "gen_avx2_permv4di_1", "(", "t1", ",", "gen_lowpart", "(", "V4DImode", ",", "op1", ")", ",", "const0_rtx", ",", "const2_rtx", ",", "const1_rtx", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "gen_avx2_permv4di_1", "(", "t2", ",", "gen_lowpart", "(", "V4DImode", ",", "op2", ")", ",", "const0_rtx", ",", "const2_rtx", ",", "const1_rtx", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "t3", "=", "gen_reg_rtx", "(", "V8SImode", ")", ";", "t4", "=", "gen_reg_rtx", "(", "V8SImode", ")", ";", "mask", "=", "GEN_INT", "(", "high_p", "?", "<NUM_LIT>", "+", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "+", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "+", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ":", "<NUM_LIT>", "+", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "+", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "+", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", ";", "emit_insn", "(", "gen_avx2_pshufdv3", "(", "t3", ",", "gen_lowpart", "(", "V8SImode", ",", "t1", ")", ",", "mask", ")", ")", ";", "emit_insn", "(", "gen_avx2_pshufdv3", "(", "t4", ",", "gen_lowpart", "(", "V8SImode", ",", "t2", ")", ",", "mask", ")", ")", ";", "ix86_expand_mul_widen_evenodd", "(", "dest", ",", "t3", ",", "t4", ",", "uns_p", ",", "false", ")", ";", "break", ";", "case", "E_V8HImode", ":", "case", "E_V16HImode", ":"], "ground_truth": ["t1", "=", "expand_binop", "(", "mode", ",", "smul_optab", ",", "op1", ",", "op2", ",", "NULL_RTX", ",", "uns_p", ",", "OPTAB_DIRECT", ")", ";"], "File": "i386-expand", "Func": "ix86_expand_mul_widen_hilo", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16995, "Length": 219, "Cover_Rate": 0.4319526627218935, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Args", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "VecVT", ".", "getVectorNumElements", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Args", ".", "push_back", "(", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "EltVT", ",", "Vector", ",", "DAG", ".", "getConstant", "(", "i", ",", "DL", ",", "getVectorIdxTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ")", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VecVT", ",", "Args", ")", ";"], "ground_truth": ["}"], "File": "R600ISelLowering (2)1", "Func": "vectorToVerticalVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16996, "Length": 83, "Cover_Rate": 0.664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "machine_mode", "compare_mode", "=", "GET_MODE", "(", "op0", ")", ";", "machine_mode", "result_mode", "=", "GET_MODE", "(", "dest", ")", ";", "bool", "max_p", "=", "false", ";", "if", "(", "result_mode", "!=", "compare_mode", ")", "return", "false", ";", "if", "(", "code", "==", "GE", "||", "code", "==", "GT", ")", "max_p", "=", "true", ";"], "ground_truth": ["else", "if", "(", "code", "==", "LE", "||", "code", "==", "LT", ")", "max_p", "=", "false", ";"], "File": "rs60001", "Func": "rs6000_maybe_emit_maxc_minc", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16997, "Length": 59, "Cover_Rate": 0.3224043715846995, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "REG_P", "(", "src", ")", "&&", "REGNO", "(", "src", ")", "==", "MD_REG_FIRST", ")", "{", "mips_emit_move", "(", "mips_subword", "(", "dest", ",", "false", ")", ",", "mips_subword", "(", "src", ",", "false", ")", ")", ";", "if", "(", "TARGET_64BIT", ")", "emit_insn", "(", "gen_mfhidi_ti", "(", "mips_subword", "(", "dest", ",", "true", ")", ",", "src", ")", ")", ";", "else", "emit_insn", "(", "gen_mfhisi_di", "(", "mips_subword", "(", "dest", ",", "true", ")", ",", "src", ")", ")", ";", "}", "else", "{", "low_dest", "=", "mips_subword", "(", "dest", ",", "false", ")", ";", "if", "(", "REG_P", "(", "low_dest", ")", "&&", "reg_overlap_mentioned_p", "(", "low_dest", ",", "src", ")", ")", "{", "mips_emit_move", "(", "mips_subword", "(", "dest", ",", "true", ")", ",", "mips_subword", "(", "src", ",", "true", ")", ")", ";", "mips_emit_move", "(", "low_dest", ",", "mips_subword", "(", "src", ",", "false", ")", ")", ";", "}", "else", "{", "mips_emit_move", "(", "low_dest", ",", "mips_subword", "(", "src", ",", "false", ")", ")", ";", "mips_emit_move", "(", "mips_subword", "(", "dest", ",", "true", ")", ",", "mips_subword", "(", "src", ",", "true", ")", ")", ";"], "ground_truth": ["}"], "File": "mips4", "Func": "mips_split_move", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16998, "Length": 157, "Cover_Rate": 0.3544018058690745, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "TLInfo", ";"], "ground_truth": ["}"], "File": "AVRSubtarget", "Func": "getTargetLowering", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16999, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "BN", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "BitTracker", "::", "RegisterRef", "RS", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "F", ",", "W", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "!", "BT", ".", "has", "(", "RS", ".", "Reg", ")", "||", "!", "HBS", "::", "getSubregMask", "(", "RS", ",", "F", ",", "W", ",", "MRI", ")", ")", "return", "false", ";", "MachineBasicBlock", "&", "B", "=", "*", "MI", "->", "getParent", "(", ")", ";", "auto", "At", "=", "MI", "->", "isPHI", "(", ")", "?", "B", ".", "getFirstNonPHI", "(", ")", ":", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ";", "const", "BitTracker", "::", "RegisterCell", "&", "SC", "=", "BT", ".", "lookup", "(", "RS", ".", "Reg", ")", ";", "const", "BitTracker", "::", "BitValue", "&", "V", "=", "SC", "[", "F", "+", "BN", "]", ";", "if", "(", "V", ".", "Type", "==", "BitTracker", "::", "BitValue", "::", "Ref", "&&", "V", ".", "RefI", ".", "Reg", "!=", "RS", ".", "Reg", ")", "{", "const", "TargetRegisterClass", "*", "TC", "=", "MRI", ".", "getRegClass", "(", "V", ".", "RefI", ".", "Reg", ")", ";", "unsigned", "P", "=", "std", "::", "numeric_limits", "<", "unsigned", ">", "::", "max", "(", ")", ";", "BitTracker", "::", "RegisterRef", "RR", "(", "V", ".", "RefI", ".", "Reg", ",", "<NUM_LIT>", ")", ";", "if", "(", "TC", "==", "&", "<STR_LIT>", ")", "{", "P", "=", "V", ".", "RefI", ".", "Pos", ";", "RR", ".", "Sub", "=", "<STR_LIT>", ";", "if", "(", "P", ">=", "<NUM_LIT>", ")", "{", "P", "-=", "<NUM_LIT>", ";", "RR", ".", "Sub", "=", "<STR_LIT>", ";", "}", "}", "else", "if", "(", "TC", "==", "&", "<STR_LIT>", ")", "{", "P", "=", "V", ".", "RefI", ".", "Pos", ";", "}", "if", "(", "P", "!=", "std", "::", "numeric_limits", "<", "unsigned", ">", "::", "max", "(", ")", ")", "{", "unsigned", "NewR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "B", ",", "At", ",", "DL", ",", "HII", ".", "get", "(", "<STR_LIT>", ")", ",", "NewR", ")", ".", "addReg", "(", "RR", ".", "Reg", ",", "<NUM_LIT>", ",", "RR", ".", "Sub", ")", ".", "addImm", "(", "P", ")", ";"], "ground_truth": ["HBS", "::", "replaceReg", "(", "RD", ".", "Reg", ",", "NewR", ",", "MRI", ")", ";"], "File": "HexagonBitSimplify21", "Func": "simplifyTstbit", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17000, "Length": 334, "Cover_Rate": 0.6816326530612244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<ISA_LIT>ImageArgs", ".", "size", "(", ")", ";", "i", "++", ")", "{", "if", "(", "<ISA_LIT>ImageArgs", "[", "i", "]", "==", "symStr", ")", "{", "return", "i", ";", "}"], "ground_truth": ["}"], "File": "HSAILSubtarget", "Func": "findOrCreateImageHandle", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17001, "Length": 34, "Cover_Rate": 0.4927536231884058, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint32x4_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint32x4_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint32x4_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "ground_truth": ["__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint32x4_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "File": "arm", "Func": "neon4_vuzpq_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17002, "Length": 108, "Cover_Rate": 0.8709677419354839, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumEls", "=", "Op", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "MVT", "ElemVT", "=", "Op", ".", "getSimpleValueType", "(", ")", ".", "getVectorElementType", "(", ")", ";", "if", "(", "SDValue", "ScalarV", "=", "getSplatValue", "(", "Op", ".", "getNode", "(", ")", ")", ")", "{", "MVT", "LegalResVT", "=", "<STR_LIT>", "(", "ElemVT", ",", "<NUM_LIT>", ")", ";", "auto", "AVL", "=", "DAG", ".", "getConstant", "(", "NumEls", ",", "DL", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "LegalResVT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "AVL", ")", ";", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "VEISelLowering12", "Func": "lowerBUILD_VECTOR", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17003, "Length": 92, "Cover_Rate": 0.773109243697479, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>Subtarget", "::", "enableSubRegLiveness", "(", ")", "const", "{", "return", "EnableSubRegLiveness", ";"], "ground_truth": ["}"], "File": "RISCVSubtarget11", "Func": "enableSubRegLiveness", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17004, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>OutgoingValueHandler", "(", "MachineIRBuilder", "&", "B", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineInstrBuilder", "MIB", ",", "CCAssignFn", "*", "AssignFn", ")", ":", "<ISA_LIT>ValueHandler", "(", "false", ",", "B", ",", "MRI", ",", "AssignFn", ")", ",", "MIB", "(", "MIB", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUCallLowering21", "Func": "AMDGPUOutgoingValueHandler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17005, "Length": 35, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FunctionInfo", "*", "<ISA_LIT>FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "if", "(", "!", "<ISA_LIT>FI", "->", "globalBaseRegSet", "(", ")", ")", "return", ";", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", "=", "I", "!=", "MBB", ".", "end", "(", ")", "?", "I", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "unsigned", "V0", ",", "V1", ",", "V2", ",", "GlobalBaseReg", "=", "<ISA_LIT>FI", "->", "getGlobalBaseReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "(", "const", "TargetRegisterClass", "*", ")", "&", "<STR_LIT>", ";", "V0", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";"], "ground_truth": ["V1", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";"], "File": "Mips16ISelDAGToDAG14", "Func": "initGlobalBaseReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17006, "Length": 138, "Cover_Rate": 0.5168539325842697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "push", "(", "NodeAddr", "<", "DefNode", "*", ">", "DA", ")", "{"], "ground_truth": ["Stack", ".", "push_back", "(", "DA", ")", ";"], "File": "RDFGraph", "Func": "push", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17007, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "break", ";"], "File": "HexagonISelLowering114", "Func": "getTargetNodeName", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17008, "Length": 257, "Cover_Rate": 0.6268292682926829, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Reg", "==", "<NUM_LIT>", ")", "continue", ";", "MI", "->", "getOperand", "(", "OpNo", "+", "i", ")", ".", "setReg", "(", "get<ISA_LIT>SubSuperRegister", "(", "Reg", ",", "<STR_LIT>", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "X86MCInstLower102", "Func": "lower_lea64_32mem", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17009, "Length": 29, "Cover_Rate": 0.31521739130434784, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Chain", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Val", ".", "getLocReg", "(", ")", ",", "Val", ".", "getValVT", "(", ")", ",", "InFlag", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InVals", ".", "push_back", "(", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "}", "return", "Chain", ";"], "ground_truth": ["}"], "File": "BPFISelLowering6", "Func": "LowerCallResult", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17010, "Length": 56, "Cover_Rate": 0.3163841807909605, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "TLSCLEANUP_PASS_NAME", ";"], "File": "AArch64CleanupLocalDynamicTLSPass1", "Func": "getPassName", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17011, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Bytes", "<=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "Bytes", "<=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "Bytes", "<=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "Bytes", "<=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "Bytes", "<=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "Bytes", "<=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "Bytes", "<=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";"], "File": "AMDGPUSubtarget109", "Func": "getOccupancyWithLocalMemSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17012, "Length": 63, "Cover_Rate": 0.6631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "true", ")", ")", ";", "MBB", ".", "erase", "(", "PrevMBBI", ")", ";", "return", "true", ";", "}", "}", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "NextMBBI", "=", "llvm", "::", "next", "(", "MBBI", ")", ";", "if", "(", "(", "Mode", "==", "<STR_LIT>", "||", "Mode", "==", "<STR_LIT>", ")", "&&", "isMatchingIncrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "<NUM_LIT>", ",", "Pred", ",", "PredReg", ")", ")", "{", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "<STR_LIT>", "(", "Mode", ",", "true", ")", ")", ";", "if", "(", "NextMBBI", "==", "I", ")", "{", "Advance", "=", "true", ";", "++", "I", ";", "}", "MBB", ".", "erase", "(", "NextMBBI", ")", ";", "return", "true", ";", "}", "else", "if", "(", "(", "Mode", "==", "<STR_LIT>", "||", "Mode", "==", "<STR_LIT>", ")", "&&", "isMatchingDecrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "<NUM_LIT>", ",", "Pred", ",", "PredReg", ")", ")", "{", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "<STR_LIT>", "(", "Mode", ",", "true", ")", ")", ";", "if", "(", "NextMBBI", "==", "I", ")", "{", "Advance", "=", "true", ";", "++", "I", ";", "}", "MBB", ".", "erase", "(", "NextMBBI", ")", ";", "return", "true", ";", "}", "}", "}", "else", "{", "if", "(", "<STR_LIT>", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ")", "return", "false", ";", "<STR_LIT>", "Mode", "=", "<STR_LIT>", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "unsigned", "Offset", "=", "<STR_LIT>", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "PrevMBBI", "=", "prior", "(", "MBBI", ")", ";", "if", "(", "Mode", "==", "<STR_LIT>", "&&", "isMatchingDecrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "<NUM_LIT>", ",", "Pred", ",", "PredReg", ")", ")", "{", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "true", ",", "Offset", ")", ")", ";", "MBB", ".", "erase", "(", "PrevMBBI", ")", ";", "return", "true", ";", "}", "}"], "ground_truth": ["if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "{"], "File": "ARMLoadStoreOptimizer68", "Func": "MergeBaseUpdateLSMultiple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17013, "Length": 337, "Cover_Rate": 0.44517833553500663, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Builder", ".", "setDebugLoc", "(", "DL", ")", ";"], "ground_truth": ["Builder", ".", "buildInstr", "(", "<STR_LIT>", ")", ".", "addMBB", "(", "&", "NewDestBB", ")", ";"], "File": "MOSInstrInfo", "Func": "insertIndirectBranch", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17014, "Length": 20, "Cover_Rate": 0.30303030303030304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>AsmParser", "::", "getReg", "(", "int", "RC", ",", "int", "RegNo", ")", "{"], "ground_truth": ["return", "*", "(", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", "->", "getRegClass", "(", "RC", ")", ".", "begin", "(", ")", "+", "RegNo", ")", ";"], "File": "Cpu0AsmParser", "Func": "getReg", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17015, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "std", "::", "string", ">", "alb_r6", "(", "Alb", "op", ",", "Imm16", "a", ")", "{", "return", "D", "(", "op", ",", "a", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "disassembler", "Func": "alb_r6", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17016, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addPreserved", "<", "LiveIntervals", ">", "(", ")", ";", "AU", ".", "addPreservedID", "(", "LiveVariablesID", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "ground_truth": ["}"], "File": "TVMRematerialize", "Func": "getAnalysisUsage", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17017, "Length": 24, "Cover_Rate": 0.41379310344827586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "File": "ARMDisassembler20", "Func": "T2Morph2LoadLiteral", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17018, "Length": 90, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "llvm", "::", "getMinCTASm", "(", "const", "Function", "&", "F", ",", "unsigned", "&", "x", ")", "{"], "ground_truth": ["return", "(", "llvm", "::", "findOneNVVMAnnotation", "(", "&", "F", ",", "llvm", "::", "PropertyAnnotationNames", "[", "llvm", "::", "PROPERTY_MINNCTAPERSM", "]", ",", "x", ")", ")", ";"], "File": "NVPTXUtilities", "Func": "getMinCTASm", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17019, "Length": 37, "Cover_Rate": 0.9736842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "e", ">", "<NUM_LIT>", ")", "{", "std", "::", "reverse", "(", "RVLocs", ".", "begin", "(", ")", ",", "RVLocs", ".", "end", "(", ")", ")", ";", "}", "SDValue", "Flag", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "RetOps", "(", "<NUM_LIT>", ",", "Chain", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "OutVals", "[", "i", "]", ",", "Flag", ")", ";"], "ground_truth": ["Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "File": "SNESISelLowering", "Func": "LowerReturn", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17020, "Length": 109, "Cover_Rate": 0.340625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCCodeGenInfo", "(", "The<ISA_LIT>elTarget", ",", "create<ISA_LIT>MCCodeGenInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "The<ISA_LIT>elTarget", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "The<ISA_LIT>elTarget", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterAsmStreamer", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>AsmStreamer", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCObjectStreamer", "(", "The<ISA_LIT>Target", ",", "createMCStreamer", ")", ";"], "File": "Cpu0MCTargetDesc1", "Func": "LLVMInitializeCpu0TargetMC", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17021, "Length": 63, "Cover_Rate": 0.4012738853503185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NewSTI", ".", "setFeatureBits", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getFeatureBits", "(", ")", ")", ";", "STI", "=", "&", "NewSTI", ";", "SetupMachineFunction", "(", "MF", ")", ";", "emitFunctionBody", "(", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "RISCVAsmPrinter1", "Func": "runOnMachineFunction", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17022, "Length": 33, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "int", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_extract_epi16", "(", "__m128i", "const", "__A", ",", "int", "const", "__N", ")", "{"], "ground_truth": ["return", "(", "unsigned", "short", ")", "(", "(", "__v8hi", ")", "__A", ")", "[", "__N", "&", "<NUM_LIT>", "]", ";"], "File": "emmintrin", "Func": "_mm_extract_epi16", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17023, "Length": 41, "Cover_Rate": 0.9761904761904762, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>PrologEpilogPass", "(", ")", ",", "false", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{"], "ground_truth": ["addPass", "(", "create<ISA_LIT>Peephole", "(", ")", ")", ";"], "File": "NVPTXTargetMachine11", "Func": "addPostRegAlloc", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17024, "Length": 27, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "invert", "=", "InvertFPCondCode", "(", "(", "<STR_LIT>", ")", "cast", "<", "ConstantSDNode", ">", "(", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getSExtValue", "(", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "(", "invert", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "DL", ",", "True", ".", "getValueType", "(", ")", ",", "True", ",", "False", ",", "Cond", ")", ";"], "File": "MipsISelLowering101", "Func": "CreateCMovFP", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17025, "Length": 54, "Cover_Rate": 0.6585365853658537, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "detectRoundChange", "(", ")", "const", "{", "return", "DetectRoundChange", ";"], "ground_truth": ["}"], "File": "SparcSubtarget (2)1", "Func": "detectRoundChange", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17026, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addRequired", "<", "LegacyDivergenceAnalysis", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MemoryDependenceWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "LoopInfoWrapperPass", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "setPreservesAll", "(", ")", ";"], "File": "AMDGPUAnnotateUniformValues", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17027, "Length": 33, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Invert", "=", "false", ";", "return", "Opcode", ";", "}", "CC", "=", "<STR_LIT>", "(", "CC", ",", "Mode", "==", "CmpMode", "::", "Int", ")", ";", "if", "(", "unsigned", "Opcode", "=", "getVectorComparison", "(", "CC", ",", "Mode", ")", ")", "{"], "ground_truth": ["Invert", "=", "true", ";"], "File": "SystemZISelLowering (2)3", "Func": "getVectorComparisonOrInvert", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17028, "Length": 38, "Cover_Rate": 0.48717948717948717, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "<STR_LIT>", ")", ")", ";", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "ISA", ".", "Major", ",", "Ctx", ")", ")", ";", "}", "else", "{", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "<STR_LIT>", ")", ")", ";", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "ISA", ".", "Major", ",", "Ctx", ")", ")", ";", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "<STR_LIT>", ")", ")", ";", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "ISA", ".", "Minor", ",", "Ctx", ")", ")", ";", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "<STR_LIT>", ")", ")", ";", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "ISA", ".", "Stepping", ",", "Ctx", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser26", "Func": "AMDGPUAsmParser", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17029, "Length": 120, "Cover_Rate": 0.4195804195804196, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int32x4_t", ")", "__builtin_aarch64_sqrdmulhv4si", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vqrdmulhq_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17030, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmBackend", "(", "Triple", "::", "OSType", "OSType", ")", ":", "MCAsmBackend", "(", "<STR_LIT>", ")", ",", "OSType", "(", "OSType", ")", "{"], "ground_truth": ["}"], "File": "UPTAsmBackend", "Func": "UPTAsmBackend", "Target": "UPT", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17031, "Length": 19, "Cover_Rate": 0.9047619047619048, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "num_bytes", "=", "(", "mode", "==", "BLKmode", ")", "?", "int_size_in_bytes", "(", "type", ")", ":", "GET_MODE_SIZE", "(", "mode", ")", ";"], "ground_truth": ["return", "rx_round_up", "(", "num_bytes", ",", "UNITS_PER_WORD", ")", ";"], "File": "rx", "Func": "rx_function_arg_size", "Target": "rx", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17032, "Length": 26, "Cover_Rate": 0.6046511627906976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HOST_WIDE_INT", "size", ";", "size", "=", "(", "cfun", "->", "machine", "->", "local_vars_size", "+", "cfun", "->", "machine", "->", "callee_saved_reg_size", ")", ";", "if", "(", "TARGET_XBPF", ")", "{", "int", "regno", ";", "int", "fp_offset", "=", "-", "cfun", "->", "machine", "->", "local_vars_size", ";", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "{", "if", "(", "(", "df_regs_ever_live_p", "(", "regno", ")", "&&", "!", "call_used_or_fixed_reg_p", "(", "regno", ")", ")", "||", "(", "cfun", "->", "calls_alloca", "&&", "regno", "==", "STACK_POINTER_REGNUM", ")", ")", "{", "rtx", "mem", ";", "if", "(", "!", "IN_RANGE", "(", "fp_offset", ",", "-", "<NUM_LIT>", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "break", ";", "else", "{", "mem", "=", "gen_frame_mem", "(", "DImode", ",", "plus_constant", "(", "DImode", ",", "hard_frame_pointer_rtx", ",", "fp_offset", "-", "<NUM_LIT>", ")", ")", ";", "emit_move_insn", "(", "mem", ",", "gen_rtx_REG", "(", "DImode", ",", "regno", ")", ")", ";", "fp_offset", "-=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "bpf1", "Func": "bpf_expand_prologue", "Target": "bpf", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 17033, "Length": 134, "Cover_Rate": 0.7127659574468085, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerFixedLengthVectorMLoadToSVE", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "auto", "Load", "=", "cast", "<", "MaskedLoadSDNode", ">", "(", "Op", ")", ";", "if", "(", "Load", "->", "getExtensionType", "(", ")", "!=", "<STR_LIT>", "::", "NON_EXTLOAD", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "ContainerVT", "=", "getContainerForFixedLengthVector", "(", "DAG", ",", "VT", ")", ";", "SDValue", "Mask", "=", "convertFixedMaskToScalableVector", "(", "Load", "->", "getMask", "(", ")", ",", "DAG", ")", ";", "SDValue", "PassThru", ";", "bool", "IsPassThruZeroOrUndef", "=", "false", ";", "if", "(", "Load", "->", "getPassThru", "(", ")", "->", "isUndef", "(", ")", ")", "{", "PassThru", "=", "DAG", ".", "getUNDEF", "(", "ContainerVT", ")", ";", "IsPassThruZeroOrUndef", "=", "true", ";", "}", "else", "{", "if", "(", "ContainerVT", ".", "isInteger", "(", ")", ")", "PassThru", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "ContainerVT", ")", ";", "else", "PassThru", "=", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "DL", ",", "ContainerVT", ")", ";", "if", "(", "isZerosVector", "(", "Load", "->", "getPassThru", "(", ")", ".", "getNode", "(", ")", ")", ")", "IsPassThruZeroOrUndef", "=", "true", ";", "}", "auto", "NewLoad", "=", "DAG", ".", "getMaskedLoad", "(", "ContainerVT", ",", "DL", ",", "Load", "->", "getChain", "(", ")", ",", "Load", "->", "getBasePtr", "(", ")", ",", "Load", "->", "getOffset", "(", ")", ",", "Mask", ",", "PassThru", ",", "Load", "->", "getMemoryVT", "(", ")", ",", "Load", "->", "getMemOperand", "(", ")", ",", "Load", "->", "getAddressingMode", "(", ")", ",", "Load", "->", "getExtensionType", "(", ")", ")", ";", "if", "(", "!", "IsPassThruZeroOrUndef", ")", "{", "SDValue", "OldPassThru", "=", "convertToScalableVector", "(", "DAG", ",", "ContainerVT", ",", "Load", "->", "getPassThru", "(", ")", ")", ";", "NewLoad", "=", "DAG", ".", "getSelect", "(", "DL", ",", "ContainerVT", ",", "Mask", ",", "NewLoad", ",", "OldPassThru", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering100", "Func": "LowerFixedLengthVectorMLoadToSVE", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17034, "Length": 271, "Cover_Rate": 0.8685897435897436, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "Location", ".", "set", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "else", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MI", "<<", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["return", "Location", ";"], "File": "ARMAsmPrinter29", "Func": "getDebugValueLocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17035, "Length": 71, "Cover_Rate": 0.7244897959183674, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Val", "=", "isNEONModifiedImm", "(", "SplatBits", ".", "getZExtValue", "(", ")", ",", "SplatUndef", ".", "getZExtValue", "(", ")", ",", "SplatBitSize", ",", "DAG", ",", "VmovVT", ",", "VT", ".", "is128BitVector", "(", ")", ",", "VMOVModImm", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "{", "SDValue", "Vmov", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VmovVT", ",", "Val", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Vmov", ")", ";", "}", "uint64_t", "NegatedImm", "=", "(", "SplatBits", ".", "getZExtValue", "(", ")", "^", "(", "(", "<NUM_LIT>", "<<", "SplatBitSize", ")", "-", "<NUM_LIT>", ")", ")", ";", "Val", "=", "isNEONModifiedImm", "(", "NegatedImm", ",", "SplatUndef", ".", "getZExtValue", "(", ")", ",", "SplatBitSize", ",", "DAG", ",", "VmovVT", ",", "VT", ".", "is128BitVector", "(", ")", ",", "VMVNModImm", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "{", "SDValue", "Vmov", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VmovVT", ",", "Val", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Vmov", ")", ";", "}", "}", "}", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "bool", "isOnlyLowElement", "=", "true", ";", "bool", "usesOnlyOneValue", "=", "true", ";", "bool", "isConstant", "=", "true", ";", "SDValue", "Value", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "SDValue", "V", "=", "Op", ".", "getOperand", "(", "i", ")", ";", "if", "(", "V", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "continue", ";", "if", "(", "i", ">", "<NUM_LIT>", ")", "isOnlyLowElement", "=", "false", ";", "if", "(", "!", "isa", "<", "ConstantFPSDNode", ">", "(", "V", ")", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "V", ")", ")", "isConstant", "=", "false", ";"], "ground_truth": ["if", "(", "!", "Value", ".", "getNode", "(", ")", ")", "Value", "=", "V", ";"], "File": "ARMISelLowering131", "Func": "LowerBUILD_VECTOR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17036, "Length": 273, "Cover_Rate": 0.33496932515337424, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "TargetAsmInfo", "*", "createTargetAsmInfo", "(", "const", "Target", "&", "T", ",", "const", "StringRef", "&", "TT", ")", "{", "Triple", "TheTriple", "(", "TT", ")", ";", "switch", "(", "TheTriple", ".", "getOS", "(", ")", ")", "{", "case", "Triple", "::", "Darwin", ":", "return", "new", "<ISA_LIT>DarwinTargetAsmInfo", "(", "TheTriple", ")", ";", "case", "Triple", "::", "MinGW32", ":", "case", "Triple", "::", "MinGW64", ":", "case", "Triple", "::", "Cygwin", ":", "return", "new", "<ISA_LIT>COFFTargetAsmInfo", "(", "TheTriple", ")", ";", "case", "Triple", "::", "Win32", ":", "return", "new", "<ISA_LIT>WinTargetAsmInfo", "(", "TheTriple", ")", ";", "default", ":"], "ground_truth": ["return", "new", "<ISA_LIT>ELFTargetAsmInfo", "(", "TheTriple", ")", ";"], "File": "X86TargetMachine52", "Func": "createTargetAsmInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17037, "Length": 87, "Cover_Rate": 0.9775280898876404, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Stream", ".", "EnterSubblock", "(", "bitc", "::", "METADATA_BLOCK_ID", ",", "<NUM_LIT>", ")", ";", "SmallVector", "<", "uint64_t", ",", "<NUM_LIT>", ">", "Record", ";", "writeMetadataStrings", "(", "VE", ".", "getMDStrings", "(", ")", ",", "Record", ")", ";", "writeMetadataRecords", "(", "VE", ".", "getNonMDStrings", "(", ")", ",", "Record", ")", ";", "Stream", ".", "ExitBlock", "(", ")", ";"], "ground_truth": ["}"], "File": "DXILBitcodeWriter", "Func": "writeFunctionMetadata", "Target": "DirectX", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17038, "Length": 48, "Cover_Rate": 0.6857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "!", "mustPreserveAnalysisID", "(", "LiveIntervalsID", ")", "&&", "<STR_LIT>", ")", ";", "MRI", ".", "leaveSSA", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MRI", ".", "getNumVirtRegs", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "TargetRegisterInfo", "::", "index2VirtReg", "(", "i", ")", ";", "if", "(", "MRI", ".", "use_nodbg_empty", "(", "Reg", ")", ")", "continue", ";", "if", "(", "HasArgumentDef", "(", "Reg", ",", "MRI", ")", ")", "continue", ";", "BuildMI", "(", "Entry", ",", "Entry", ".", "begin", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ";", "Changed", "=", "true", ";", "}"], "ground_truth": ["for", "(", "auto", "MII", "=", "Entry", ".", "begin", "(", ")", ",", "MIE", "=", "Entry", ".", "end", "(", ")", ";", "MII", "!=", "MIE", ";", ")", "{"], "File": "WebAssemblyPrepareForLiveIntervals11", "Func": "runOnMachineFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17039, "Length": 126, "Cover_Rate": 0.4772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "OpNo", ">", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", ";", "printRegOperand", "(", "<STR_LIT>", ",", "O", ",", "MRI", ")", ";"], "ground_truth": ["if", "(", "OpNo", "==", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", ";"], "File": "AMDGPUInstPrinter49", "Func": "printDefaultVccOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17040, "Length": 29, "Cover_Rate": 0.58, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ExpandPseudo", "::", "ExpandPseudo", "(", "MachineFunction", "&", "MF_", ")", ":", "MF", "(", "MF_", ")", ",", "TII", "(", "*", "static_cast", "<", "const", "<ISA_LIT>SEInstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ")", ",", "RegInfo", "(", "TII", ".", "getRegisterInfo", "(", ")", ")", ",", "MRI", "(", "MF", ".", "getRegInfo", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "MipsSEFrameLowering26", "Func": "ExpandPseudo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17041, "Length": 55, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_shuffle_i64x2", "(", "__m256i", "__A", ",", "__m256i", "__B", ",", "const", "int", "__imm", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_shuf_i64x2_256_mask", "(", "(", "__v4di", ")", "__A", ",", "(", "__v4di", ")", "__B", ",", "__imm", ",", "(", "__v4di", ")", "_mm256_setzero_si256", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_shuffle_i64x2", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17042, "Length": 59, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintID", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "SDValue", "Inp", "=", "Op", ",", "Res", ";", "switch", "(", "ConstraintID", ")", "{", "default", ":", "return", "true", ";", "case", "InlineAsm", "::", "Constraint_o", ":", "case", "InlineAsm", "::", "Constraint_v", ":", "case", "InlineAsm", "::", "Constraint_m", ":", "if", "(", "SelectAddrFI", "(", "Inp", ",", "Res", ")", ")", "OutOps", ".", "push_back", "(", "Res", ")", ";", "else", "OutOps", ".", "push_back", "(", "Inp", ")", ";", "break", ";", "}"], "ground_truth": ["OutOps", ".", "push_back", "(", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "<STR_LIT>", ")", ")", ";"], "File": "HexagonISelDAGToDAG1", "Func": "SelectInlineAsmMemoryOperand", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17043, "Length": 98, "Cover_Rate": 0.9158878504672897, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "assert", "(", "SymA", ".", "isData", "(", ")", ")", ";", "return", "<STR_LIT>", ";", "case", "FK_Data_4", ":", "if", "(", "SymA", ".", "isFunction", "(", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "SymA", ".", "isGlobal", "(", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "auto", "Section", "=", "static_cast", "<", "const", "MCSectionWasm", "*", ">", "(", "getFixupSection", "(", "Fixup", ".", "getValue", "(", ")", ")", ")", ")", "{", "if", "(", "Section", "->", "getKind", "(", ")", ".", "isText", "(", ")", ")", "return", "<STR_LIT>", ";", "else", "if", "(", "!", "Section", "->", "isWasmData", "(", ")", ")", "return", "<STR_LIT>", ";", "}", "return", "IsLocRel", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "FK_Data_8", ":", "if", "(", "SymA", ".", "isFunction", "(", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "SymA", ".", "isGlobal", "(", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "if", "(", "auto", "Section", "=", "static_cast", "<", "const", "MCSectionWasm", "*", ">", "(", "getFixupSection", "(", "Fixup", ".", "getValue", "(", ")", ")", ")", ")", "{", "if", "(", "Section", "->", "getKind", "(", ")", ".", "isText", "(", ")", ")", "return", "<STR_LIT>", ";", "else", "if", "(", "!", "Section", "->", "isWasmData", "(", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "assert", "(", "SymA", ".", "isData", "(", ")", ")", ";", "return", "<STR_LIT>", ";", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "WebAssemblyWasmObjectWriter16", "Func": "getRelocType", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17044, "Length": 202, "Cover_Rate": 0.41140529531568226, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "assert", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "VT", "!=", "<STR_LIT>", ")", "return", "DAG", ".", "UnrollVectorOp", "(", "Op", ".", "getNode", "(", ")", ")", ";", "unsigned", "CastOpc", ";", "unsigned", "Opc", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "CastOpc", "=", "<STR_LIT>", ";", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["CastOpc", "=", "<STR_LIT>", ";"], "File": "ARMISelLowering107", "Func": "LowerVectorINT_TO_FP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17045, "Length": 79, "Cover_Rate": 0.3623853211009174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vmovnbq_m", "(", "uint16x8_t", "__a", ",", "uint32x4_t", "__b", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__arm_vmovnbq_m_u32", "(", "__a", ",", "__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vmovnbq_m", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17046, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Opc", "=", "<STR_LIT>", ";", "}", "}", "else", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "{", "uint64_t", "Imm", ";", "if", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", ")", "{", "if", "(", "isInt64Immediate", "(", "RHS", ".", "getNode", "(", ")", ",", "Imm", ")", ")", "{", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", "return", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ",", "getI32Imm", "(", "Imm", "&", "<NUM_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", "return", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ",", "getI32Imm", "(", "Imm", "&", "<NUM_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", "{", "SDValue", "Xor", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ",", "getI64Imm", "(", "Imm", ">>", "<NUM_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ";", "return", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Xor", ",", "getI64Imm", "(", "Imm", "&", "<NUM_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ";", "}", "}", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", "(", "CC", ")", ")", "{", "if", "(", "isInt64Immediate", "(", "RHS", ".", "getNode", "(", ")", ",", "Imm", ")", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", "return", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ",", "getI64Imm", "(", "Imm", "&", "<NUM_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ";", "Opc", "=", "<STR_LIT>", ";"], "ground_truth": ["}", "else", "{"], "File": "PPCISelDAGToDAG34", "Func": "SelectCC", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17047, "Length": 251, "Cover_Rate": 0.33873144399460187, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "<ISA_LIT>ABIInfo", "S32", "(", ")", "{", "return", "<ISA_LIT>ABIInfo", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SICABIInfo", "Func": "S32", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17048, "Length": 13, "Cover_Rate": 0.8666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isCSRSystemRegister", "(", ")", "const", "{", "return", "isSystemRegister", "(", ")", ";"], "ground_truth": ["}"], "File": "RISCVAsmParser", "Func": "isCSRSystemRegister", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17049, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "Fast", ":", "return", "LowerCCCArguments", "(", "Chain", ",", "CallConv", ",", "isVarArg", ",", "Ins", ",", "dl", ",", "DAG", ",", "InVals", ")", ";", "case", "CallingConv", "::", "<ISA_LIT>_INTR", ":", "if", "(", "Ins", ".", "empty", "(", ")", ")", "return", "Chain", ";", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "mprocISelLowering", "Func": "LowerFormalArguments", "Target": "mproc", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17050, "Length": 51, "Cover_Rate": 0.4857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gimple_seq", "gseq", ";", "int", "ix", ";", "tree", "ele", ";", "vec", "<", "tree", ">", "*", "fndecls", ";", "unsigned", "int", "num_versions", "=", "<NUM_LIT>", ";", "unsigned", "int", "actual_versions", "=", "<NUM_LIT>", ";", "unsigned", "int", "i", ";", "struct", "_function_version_info", "{", "tree", "version_decl", ";", "tree", "predicate_chain", ";", "unsigned", "int", "dispatch_priority", ";", "}", "*", "function_version_info", ";", "gcc_assert", "(", "dispatch_decl", "!=", "NULL", "&&", "fndecls_p", "!=", "NULL", "&&", "empty_bb", "!=", "NULL", ")", ";", "fndecls", "=", "static_cast", "<", "vec", "<", "tree", ">", "*", ">", "(", "fndecls_p", ")", ";", "num_versions", "=", "fndecls", "->", "length", "(", ")", ";", "gcc_assert", "(", "num_versions", ">=", "<NUM_LIT>", ")", ";", "function_version_info", "=", "(", "struct", "_function_version_info", "*", ")", "XNEWVEC", "(", "struct", "_function_version_info", ",", "(", "num_versions", "-", "<NUM_LIT>", ")", ")", ";", "default_decl", "=", "(", "*", "fndecls", ")", "[", "<NUM_LIT>", "]", ";", "push_cfun", "(", "DECL_STRUCT_FUNCTION", "(", "dispatch_decl", ")", ")", ";", "gseq", "=", "bb_seq", "(", "*", "empty_bb", ")", ";", "ifunc_cpu_init_stmt", "=", "gimple_build_call_vec", "(", "ix86_builtins", "[", "(", "int", ")", "IX86_BUILTIN_CPU_INIT", "]", ",", "vNULL", ")", ";", "gimple_seq_add_stmt", "(", "&", "gseq", ",", "ifunc_cpu_init_stmt", ")", ";", "gimple_set_bb", "(", "ifunc_cpu_init_stmt", ",", "*", "empty_bb", ")", ";"], "ground_truth": ["set_bb_seq", "(", "*", "empty_bb", ",", "gseq", ")", ";"], "File": "i3864", "Func": "dispatch_function_versions", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17051, "Length": 177, "Cover_Rate": 0.48760330578512395, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "TF", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Stores", ")", ";", "if", "(", "SN", "->", "isIndexed", "(", ")", ")", "{", "SDValue", "RetOps", "[", "]", "=", "{", "TF", ",", "Stores", "[", "<NUM_LIT>", "]", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "RetOps", ",", "dl", ")", ";", "}", "return", "TF", ";", "}", "assert", "(", "SN", "->", "isUnindexed", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Value", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "Value", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Value", ")", ";", "SDValue", "FPHalfs", "=", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "Value", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Value", ",", "FPHalfs", ",", "FPHalfs", ")", ";", "Value", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ",", "Value", ")", ";", "MachineFrameInfo", "*", "FrameInfo", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "int", "FrameIdx", "=", "FrameInfo", "->", "CreateStackObject", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "false", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "FrameIdx", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "FIdx", "=", "DAG", ".", "getFrameIndex", "(", "FrameIdx", ",", "PtrVT", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "StoreChain", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "Value", ")", ";", "Ops", ".", "push_back", "(", "FIdx", ")", ";", "SmallVector", "<", "EVT", ",", "<NUM_LIT>", ">", "ValueVTs", ";", "ValueVTs", ".", "push_back", "(", "<STR_LIT>", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "ValueVTs", ")", ";", "StoreChain", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "Ops", ",", "<STR_LIT>", ",", "PtrInfo", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Loads", ",", "LoadChains", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "unsigned", "Offset", "=", "<NUM_LIT>", "*", "i", ";", "SDValue", "Idx", "=", "DAG", ".", "getConstant", "(", "Offset", ",", "dl", ",", "FIdx", ".", "getValueType", "(", ")", ")", ";", "Idx", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "FIdx", ".", "getValueType", "(", ")", ",", "FIdx", ",", "Idx", ")", ";", "Loads", ".", "push_back", "(", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "dl", ",", "StoreChain", ",", "Idx", ",", "PtrInfo", ".", "getWithOffset", "(", "Offset", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";", "LoadChains", ".", "push_back", "(", "Loads", "[", "i", "]", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "}", "StoreChain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LoadChains", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Stores", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "SDValue", "Idx", "=", "DAG", ".", "getConstant", "(", "i", ",", "dl", ",", "BasePtr", ".", "getValueType", "(", ")", ")", ";", "Idx", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "BasePtr", ".", "getValueType", "(", ")", ",", "BasePtr", ",", "Idx", ")", ";"], "ground_truth": ["Stores", ".", "push_back", "(", "DAG", ".", "getTruncStore", "(", "StoreChain", ",", "dl", ",", "Loads", "[", "i", "]", ",", "Idx", ",", "SN", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "i", ")", ",", "<STR_LIT>", ",", "SN", "->", "isNonTemporal", "(", ")", ",", "SN", "->", "isVolatile", "(", ")", ",", "<NUM_LIT>", ",", "SN", "->", "getAAInfo", "(", ")", ")", ")", ";"], "File": "PPCISelLowering111", "Func": "LowerVectorStore", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17052, "Length": 565, "Cover_Rate": 0.532516493873704, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "JUMP_P", "(", "insn", ")", "&&", "INSN_CODE", "(", "insn", ")", "==", "CODE_FOR_return", ")", "return", "<STR_LIT>", ";", "if", "(", "NONDEBUG_INSN_P", "(", "insn", ")", "&&", "INSN_CODE", "(", "insn", ")", "<", "<NUM_LIT>", "&&", "(", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "ASM_INPUT", "||", "asm_noperands", "(", "PATTERN", "(", "insn", ")", ")", ">=", "<NUM_LIT>", ")", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["return", "NULL", ";"], "File": "pru", "Func": "pru_invalid_within_doloop", "Target": "pru", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17053, "Length": 59, "Cover_Rate": 0.7195121951219512, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CheckImmRange", "(", "<NUM_LIT>", "+", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "false", ",", "true", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "HexagonAsmParser (2)", "Func": "isu9Ext", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17054, "Length": 17, "Cover_Rate": 0.7391304347826086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "interrupt_handler", ")", "{", "bool", "use_movml", "=", "false", ";", "if", "(", "TARGET_SH2A", ")", "{", "unsigned", "int", "count", "=", "<NUM_LIT>", ";", "for", "(", "int", "i", "=", "FIRST_BANKED_REG", ";", "i", "<=", "LAST_BANKED_REG", ";", "i", "++", ")", "if", "(", "TEST_HARD_REG_BIT", "(", "*", "mask", ",", "i", ")", ")", "count", "++", ";", "else", "break", ";", "if", "(", "count", "==", "LAST_BANKED_REG", "-", "FIRST_BANKED_REG", "+", "<NUM_LIT>", ")", "use_movml", "=", "true", ";", "}", "if", "(", "sh_cfun_resbank_handler_p", "(", ")", ")", ";", "else", "if", "(", "use_movml", ")", "{", "rtx", "x", ",", "mem", ",", "reg", ",", "set", ";", "rtx", "sp_reg", "=", "gen_rtx_REG", "(", "SImode", ",", "STACK_POINTER_REGNUM", ")", ";", "emit_insn", "(", "gen_blockage", "(", ")", ")", ";", "x", "=", "gen_movml_push_banked", "(", "sp_reg", ")", ";", "x", "=", "emit_frame_insn", "(", "x", ")", ";", "for", "(", "int", "i", "=", "FIRST_BANKED_REG", ";", "i", "<=", "LAST_BANKED_REG", ";", "i", "++", ")", "{", "mem", "=", "gen_rtx_MEM", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "sp_reg", ",", "i", "*", "<NUM_LIT>", ")", ")", ";", "reg", "=", "gen_rtx_REG", "(", "SImode", ",", "i", ")", ";", "add_reg_note", "(", "x", ",", "REG_CFA_OFFSET", ",", "gen_rtx_SET", "(", "mem", ",", "reg", ")", ")", ";", "}", "set", "=", "gen_rtx_SET", "(", "sp_reg", ",", "plus_constant", "(", "Pmode", ",", "sp_reg", ",", "-", "<NUM_LIT>", ")", ")", ";", "add_reg_note", "(", "x", ",", "REG_CFA_ADJUST_CFA", ",", "set", ")", ";", "emit_insn", "(", "gen_blockage", "(", ")", ")", ";", "}"], "ground_truth": ["else", "for", "(", "int", "i", "=", "FIRST_BANKED_REG", ";", "i", "<=", "LAST_BANKED_REG", ";", "i", "++", ")", "if", "(", "TEST_HARD_REG_BIT", "(", "*", "mask", ",", "i", ")", ")", "push", "(", "i", ")", ";"], "File": "sh6", "Func": "push_regs", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17055, "Length": 240, "Cover_Rate": 0.5755395683453237, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "Callee", ".", "getCallee", "(", ")", ")", ")", "R", "->", "setCallingConv", "(", "F", "->", "getCallingConv", "(", ")", ")", ";"], "ground_truth": ["return", "R", ";"], "File": "AMDGPULibCalls", "Func": "CreateCallEx", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17056, "Length": 32, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "aarch64_sve_dup_immediate_p", "(", "rtx", "x", ")", "{", "rtx", "elt", ";", "if", "(", "!", "const_vec_duplicate_p", "(", "x", ",", "&", "elt", ")", "||", "!", "CONST_INT_P", "(", "elt", ")", ")", "return", "false", ";", "HOST_WIDE_INT", "val", "=", "INTVAL", "(", "elt", ")", ";"], "ground_truth": ["if", "(", "val", "&", "<NUM_LIT>", ")", "return", "IN_RANGE", "(", "val", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "aarch645", "Func": "aarch64_sve_dup_immediate_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17057, "Length": 55, "Cover_Rate": 0.8208955223880597, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vtbx4_u8", "(", "uint8x8_t", "__a", ",", "uint8x8x4_t", "__b", ",", "uint8x8_t", "__c", ")", "{", "union", "{", "uint8x8x4_t", "__i", ";", "__builtin_neon_oi", "__o", ";", "}", "__bu", "=", "{", "__b", "}", ";", "return", "(", "uint8x8_t", ")", "__builtin_neon_vtbx4v8qi", "(", "(", "int8x8_t", ")", "__a", ",", "__bu", ".", "__o", ",", "(", "int8x8_t", ")", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vtbx4_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17058, "Length": 49, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "compare_diff_p", "(", "rtx_insn", "*", "insn", ")", "{"], "ground_truth": ["RTX_CODE", "cond", "=", "compare_condition", "(", "insn", ")", ";"], "File": "avr", "Func": "compare_diff_p", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 17059, "Length": 17, "Cover_Rate": 0.4146341463414634, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "reportParseError", "(", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "AssemblerOptions", ".", "back", "(", ")", "->", "setReorder", "(", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveSetReorder", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "MipsAsmParser32", "Func": "parseSetReorderDirective", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17060, "Length": 57, "Cover_Rate": 0.890625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";"], "ground_truth": ["setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";"], "File": "TeeRISCISelLowering", "Func": "TeeRISCTargetLowering", "Target": "TeeRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17061, "Length": 36, "Cover_Rate": 0.3870967741935484, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasPerfMon", "(", ")", "const", "{", "return", "HasPerfMon", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "hasPerfMon", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17062, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opcode", "=", "N", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "{", "EVT", "OpVT", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "if", "(", "OpVT", ".", "is256BitVector", "(", ")", "||", "OpVT", ".", "is128BitVector", "(", ")", ")", "return", "Subtarget", "->", "hasVLX", "(", ")", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "X86ISelDAGToDAG29", "Func": "isLegalMaskCompare", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17063, "Length": 82, "Cover_Rate": 0.7387387387387387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_or_pd", "(", "__mmask8", "__U", ",", "__m256d", "__A", ",", "__m256d", "__B", ")", "{", "return", "(", "__m256d", ")", "__builtin_ia32_orpd256_mask", "(", "(", "__v4df", ")", "__A", ",", "(", "__v4df", ")", "__B", ",", "(", "__v4df", ")", "_mm256_setzero_pd", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vldqintrin", "Func": "_mm256_maskz_or_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17064, "Length": 55, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "verifyInstruction", "(", "const", "MachineInstr", "*", "MI", ",", "StringRef", "&", "ErrInfo", ")", "const", "{", "uint16_t", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "int", "Src0Idx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "Opcode", ",", "AMDGPU", "::", "OpName", "::", "src0", ")", ";", "int", "Src1Idx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "Opcode", ",", "AMDGPU", "::", "OpName", "::", "src1", ")", ";", "int", "Src2Idx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "Opcode", ",", "AMDGPU", "::", "OpName", "::", "src2", ")", ";", "if", "(", "isVOP1", "(", "Opcode", ")", "||", "isVOP2", "(", "Opcode", ")", "||", "isVOP3", "(", "Opcode", ")", "||", "isVOPC", "(", "Opcode", ")", ")", "{", "unsigned", "ConstantBusCount", "=", "<NUM_LIT>", ";", "unsigned", "SGPRUsed", "=", "AMDGPU", "::", "NoRegister", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isUse", "(", ")", "&&", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "{", "if", "(", "!", "MO", ".", "isImplicit", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "AMDGPU", "::", "EXEC", ")", "++", "ConstantBusCount", ";", "if", "(", "MO", ".", "getReg", "(", ")", "==", "AMDGPU", "::", "M0", "||", "MO", ".", "getReg", "(", ")", "==", "AMDGPU", "::", "VCC", "||", "(", "!", "MO", ".", "isImplicit", "(", ")", "&&", "(", "AMDGPU", "::", "SGPR_32RegClass", ".", "contains", "(", "MO", ".", "getReg", "(", ")", ")", "||", "AMDGPU", "::", "SGPR_64RegClass", ".", "contains", "(", "MO", ".", "getReg", "(", ")", ")", ")", ")", ")", "{", "if", "(", "SGPRUsed", "!=", "MO", ".", "getReg", "(", ")", ")", "{", "++", "ConstantBusCount", ";", "SGPRUsed", "=", "MO", ".", "getReg", "(", ")", ";", "}", "}", "}", "if", "(", "isLiteralConstant", "(", "MO", ")", ")", "++", "ConstantBusCount", ";", "}", "if", "(", "ConstantBusCount", ">", "<NUM_LIT>", ")", "{", "ErrInfo", "=", "<STR_LIT>", ";", "return", "false", ";", "}", "}", "if", "(", "Src1Idx", "!=", "-", "<NUM_LIT>", "&&", "(", "isVOP2", "(", "Opcode", ")", "||", "isVOPC", "(", "Opcode", ")", ")", ")", "{", "const", "MachineOperand", "&", "Src1", "=", "MI", "->", "getOperand", "(", "Src1Idx", ")", ";", "if", "(", "Src1", ".", "isImm", "(", ")", ")", "{", "ErrInfo", "=", "<STR_LIT>", ";", "return", "false", ";", "}", "}", "if", "(", "isVOP3", "(", "Opcode", ")", ")", "{", "if", "(", "Src0Idx", "!=", "-", "<NUM_LIT>", "&&", "isLiteralConstant", "(", "MI", "->", "getOperand", "(", "Src0Idx", ")", ")", ")", "{", "ErrInfo", "=", "<STR_LIT>", ";", "return", "false", ";", "}", "if", "(", "Src1Idx", "!=", "-", "<NUM_LIT>", "&&", "isLiteralConstant", "(", "MI", "->", "getOperand", "(", "Src1Idx", ")", ")", ")", "{", "ErrInfo", "=", "<STR_LIT>", ";", "return", "false", ";", "}", "if", "(", "Src2Idx", "!=", "-", "<NUM_LIT>", "&&", "isLiteralConstant", "(", "MI", "->", "getOperand", "(", "Src2Idx", ")", ")", ")", "{", "ErrInfo", "=", "<STR_LIT>", ";", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "SIInstrInfo117", "Func": "verifyInstruction", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17065, "Length": 441, "Cover_Rate": 0.9910112359550561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>VLIWPacketizer", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "rvexVLIWPacketizer", "Func": "rvexVLIWPacketizer", "Target": "rvex", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 17066, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "parseDirectiveSEHSaveFPLRX", "(", "SMLoc", "L", ")", "{", "int64_t", "Offset", ";", "if", "(", "parseImmExpr", "(", "Offset", ")", ")", "return", "true", ";", "getTargetStreamer", "(", ")", ".", "emitARM64WinCFISaveFPLRX", "(", "Offset", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AArch64AsmParser1", "Func": "parseDirectiveSEHSaveFPLRX", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17067, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "GISel", "->", "getRegBankInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget10", "Func": "getRegBankInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17068, "Length": 8, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "FirstNonZero", ".", "getNode", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "V1", "=", "FirstNonZero", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "VT", "=", "V1", ".", "getSimpleValueType", "(", ")", ";", "SDValue", "Elt", ";", "unsigned", "EltMaskIdx", ",", "EltIdx", ";", "int", "Mask", "[", "<NUM_LIT>", "]", ";", "for", "(", "EltIdx", "=", "<NUM_LIT>", ";", "EltIdx", "<", "<NUM_LIT>", ";", "++", "EltIdx", ")", "{", "if", "(", "Zeroable", "[", "EltIdx", "]", ")", "{", "Mask", "[", "EltIdx", "]", "=", "EltIdx", "+", "<NUM_LIT>", ";", "continue", ";", "}", "Elt", "=", "Op", "->", "getOperand", "(", "EltIdx", ")", ";", "EltMaskIdx", "=", "cast", "<", "ConstantSDNode", ">", "(", "Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", "!=", "V1", "||", "EltMaskIdx", "!=", "EltIdx", ")", "break", ";", "Mask", "[", "EltIdx", "]", "=", "EltIdx", ";", "}", "if", "(", "EltIdx", "==", "<NUM_LIT>", ")", "{", "SDValue", "VZero", "=", "getZeroVector", "(", "VT", ",", "Subtarget", ",", "DAG", ",", "SDLoc", "(", "Op", ")", ")", ";", "if", "(", "V1", ".", "getSimpleValueType", "(", ")", "!=", "VT", ")", "V1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "V1", ")", ",", "VT", ",", "V1", ")", ";", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "SDLoc", "(", "V1", ")", ",", "V1", ",", "VZero", ",", "&", "Mask", "[", "<NUM_LIT>", "]", ")", ";", "}", "if", "(", "!", "Subtarget", "->", "hasSSE41", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "V2", "=", "Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Elt", "==", "FirstNonZero", "&&", "EltIdx", "==", "FirstNonZeroIdx", ")", "V1", "=", "SDValue", "(", ")", ";", "bool", "CanFold", "=", "true", ";", "for", "(", "unsigned", "i", "=", "EltIdx", "+", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", "&&", "CanFold", ";", "++", "i", ")", "{", "if", "(", "Zeroable", "[", "i", "]", ")", "continue", ";", "SDValue", "Current", "=", "Op", "->", "getOperand", "(", "i", ")", ";", "SDValue", "SrcVector", "=", "Current", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "V1", ".", "getNode", "(", ")", ")", "V1", "=", "SrcVector", ";", "CanFold", "=", "SrcVector", "==", "V1", "&&", "cast", "<", "ConstantSDNode", ">", "(", "Current", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", "==", "i", ";", "}", "if", "(", "!", "CanFold", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "V1", ".", "getNode", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "V1", ".", "getSimpleValueType", "(", ")", "!=", "<STR_LIT>", ")", "V1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "V1", ")", ",", "<STR_LIT>", ",", "V1", ")", ";"], "File": "X86ISelLowering200", "Func": "LowerBuildVectorv4x32", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17069, "Length": 388, "Cover_Rate": 0.5271739130434783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "HImode", ":", "return", "(", "INTVAL", "(", "op", ")", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "INTVAL", "(", "op", ")", "<", "<NUM_LIT>", ";", "case", "SImode", ":", "case", "SFmode", ":", "return", "(", "INTVAL", "(", "op", ")", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "INTVAL", "(", "op", ")", "<", "<NUM_LIT>", ";"], "ground_truth": ["case", "DImode", ":"], "File": "visium2", "Func": "rtx_ok_for_offset_p", "Target": "visium", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 17070, "Length": 50, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FastISel", "*", "<STR_LIT>", "(", "FunctionLoweringInfo", "&", "FuncInfo", ",", "const", "TargetLibraryInfo", "*", "LibInfo", ")", "{", "return", "new", "<ISA_LIT>FastISel", "(", "FuncInfo", ",", "LibInfo", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyFastISel (2)", "Func": "createFastISel", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17071, "Length": 24, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vhcaddq_rot90_m_s16", "(", "int16x8_t", "__inactive", ",", "int16x8_t", "__a", ",", "int16x8_t", "__b", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__builtin_mve_vhcaddq_rot90_m_sv8hi", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vhcaddq_rot90_m_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17072, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "MF", ",", "RVLocs", ",", "Context", ")", ";"], "ground_truth": ["return", "CCInfo", ".", "CheckReturn", "(", "Outs", ",", "RetCC_<ISA_LIT>", ")", ";"], "File": "SICISelLowering", "Func": "CanLowerReturn", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17073, "Length": 24, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "&", "DispSpec", "=", "MI", "->", "getOperand", "(", "Op", "+", "<NUM_LIT>", ")", ";", "bool", "HasBaseReg", "=", "BaseReg", ".", "getReg", "(", ")", "!=", "<NUM_LIT>", ";", "if", "(", "HasBaseReg", "&&", "Modifier", "&&", "!", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", "&&", "BaseReg", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "HasBaseReg", "=", "false", ";", "bool", "HasParenPart", "=", "IndexReg", ".", "getReg", "(", ")", "||", "HasBaseReg", ";", "if", "(", "DispSpec", ".", "isImm", "(", ")", ")", "{", "int", "DispVal", "=", "DispSpec", ".", "getImm", "(", ")", ";", "if", "(", "DispVal", "||", "!", "HasParenPart", ")", "O", "<<", "DispVal", ";", "}", "else", "{", "assert", "(", "DispSpec", ".", "isGlobal", "(", ")", "||", "DispSpec", ".", "isCPI", "(", ")", "||", "DispSpec", ".", "isJTI", "(", ")", "||", "DispSpec", ".", "isSymbol", "(", ")", ")", ";", "printSymbolOperand", "(", "MI", "->", "getOperand", "(", "Op", "+", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "HasParenPart", ")", "{", "assert", "(", "IndexReg", ".", "getReg", "(", ")", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "O", "<<", "'('", ";", "if", "(", "HasBaseReg", ")", "printOperand", "(", "MI", ",", "Op", ",", "Modifier", ")", ";", "if", "(", "IndexReg", ".", "getReg", "(", ")", ")", "{", "O", "<<", "','", ";"], "ground_truth": ["printOperand", "(", "MI", ",", "Op", "+", "<NUM_LIT>", ",", "Modifier", ")", ";"], "File": "X86AsmPrinter58", "Func": "printLeaMemReference", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17074, "Length": 193, "Cover_Rate": 0.6967509025270758, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "(", "DestVT", "==", "<STR_LIT>", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "unsigned", "TmpReg", "=", "createResultReg", "(", "RC", ")", ";", "if", "(", "!", "<ISA_LIT>EmitIntExt", "(", "ArgVT", ",", "Arg", ",", "DestVT", ",", "TmpReg", ",", "false", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "ArgVT", "=", "DestVT", ";", "Arg", "=", "TmpReg", ";", "break", ";", "}", "case", "CCValAssign", "::", "AExt", ":", "case", "CCValAssign", "::", "ZExt", ":", "{", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "(", "DestVT", "==", "<STR_LIT>", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "unsigned", "TmpReg", "=", "createResultReg", "(", "RC", ")", ";", "if", "(", "!", "<ISA_LIT>EmitIntExt", "(", "ArgVT", ",", "Arg", ",", "DestVT", ",", "TmpReg", ",", "true", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "ArgVT", "=", "DestVT", ";", "Arg", "=", "TmpReg", ";", "break", ";", "}", "case", "CCValAssign", "::", "BCvt", ":", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "}", "}", "unsigned", "ArgReg", ";", "if", "(", "ArgVT", "==", "<STR_LIT>", "||", "ArgVT", "==", "<STR_LIT>", ")", "{", "ArgReg", "=", "NextFPR", "++", ";", "if", "(", "CC", "!=", "CallingConv", "::", "Fast", ")", "++", "NextGPR", ";", "}", "else", "ArgReg", "=", "NextGPR", "++", ";"], "ground_truth": ["BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ArgReg", ")", ".", "addReg", "(", "Arg", ")", ";"], "File": "PPCFastISel (2)1", "Func": "processCallArgs", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17075, "Length": 225, "Cover_Rate": 0.36231884057971014, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "dst", "&", "(", "<NUM_LIT>", "<<", "(", "<NUM_LIT>", "-", "<NUM_LIT>", ")", ")", ")", "dst", "|=", "~", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ";", "if", "(", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "DecodeGPR32RegisterClass", "(", "Inst", ",", "Rt", ",", "Addr", ",", "Decoder", ")", ";", "else", "DecodeGPR64RegisterClass", "(", "Inst", ",", "Rt", ",", "Addr", ",", "Decoder", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "bit", ")", ")", ";", "if", "(", "!", "Dis", "->", "tryAddingSymbolicOperand", "(", "Inst", ",", "dst", "<<", "<NUM_LIT>", ",", "Addr", ",", "true", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "dst", ")", ")", ";"], "ground_truth": ["return", "Success", ";"], "File": "AArch64Disassembler59", "Func": "DecodeTestAndBranch", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17076, "Length": 112, "Cover_Rate": 0.5628140703517588, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "hasShortDelaySlot", ")", "emitRR", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "IDLoc", ",", "STI", ")", ";"], "ground_truth": ["else", "emitRRI", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "IDLoc", ",", "STI", ")", ";"], "File": "MipsTargetStreamer", "Func": "emitEmptyDelaySlot", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17077, "Length": 33, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "++", "It", ";", "MF", "->", "insert", "(", "It", ",", "loopMBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "loopMBB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "loopMBB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "BB", "=", "loopMBB", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "LL", ")", ",", "OldVal", ")", ".", "addReg", "(", "Ptr", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "if", "(", "Nand", ")", "{", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "AND", ")", ",", "AndRes", ")", ".", "addReg", "(", "OldVal", ")", ".", "addReg", "(", "Incr", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "NOR", ")", ",", "StoreVal", ")", ".", "addReg", "(", "ZERO", ")", ".", "addReg", "(", "AndRes", ")", ";", "}", "else", "if", "(", "BinOpcode", ")", "{", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "StoreVal", ")", ".", "addReg", "(", "OldVal", ")", ".", "addReg", "(", "Incr", ")", ";", "}", "else", "{"], "ground_truth": ["StoreVal", "=", "Incr", ";"], "File": "MipsISelLowering38", "Func": "emitAtomicBinary", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17078, "Length": 207, "Cover_Rate": 0.34673366834170855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint16_t", "VendorNameSize", "=", "VendorName", ".", "size", "(", ")", "+", "<NUM_LIT>", ";", "uint16_t", "ArchNameSize", "=", "ArchName", ".", "size", "(", ")", "+", "<NUM_LIT>", ";", "unsigned", "DescSZ", "=", "sizeof", "(", "VendorNameSize", ")", "+", "sizeof", "(", "ArchNameSize", ")", "+", "sizeof", "(", "Major", ")", "+", "sizeof", "(", "Minor", ")", "+", "sizeof", "(", "Stepping", ")", "+", "VendorNameSize", "+", "ArchNameSize", ";", "convertIsaVersionV2", "(", "Major", ",", "Minor", ",", "Stepping", ",", "TargetID", "->", "isSramEccOnOrAny", "(", ")", ",", "TargetID", "->", "isXnackOnOrAny", "(", ")", ")", ";"], "ground_truth": ["EmitNote", "(", "ElfNote", "::", "NoteNameV2", ",", "MCConstantExpr", "::", "create", "(", "DescSZ", ",", "getContext", "(", ")", ")", ",", "ELF", "::", "NT_AMD_HSA_ISA_VER<ISA_LIT>ON", ",", "[", "&", "]", "(", "MCELFStreamer", "&", "OS", ")", "{"], "File": "AMDGPUTargetStreamer1", "Func": "EmitDirectiveHSACodeObjectISAV2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17079, "Length": 105, "Cover_Rate": 0.5440414507772021, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "RegNo", "==", "(", "unsigned", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser111", "Func": "ParseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17080, "Length": 12, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "rn", "=", "<NUM_LIT>", ";", "rn", "<", "FIRST_PSEUDO_REGISTER", ";", "rn", "++", ")", "if", "(", "class_contents", "[", "rclass", "]", "[", "<NUM_LIT>", "]", "&", "(", "<NUM_LIT>", "<<", "rn", ")", ")", "if", "(", "!", "m32c_hard_regno_mode_ok", "(", "rn", ",", "to", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "to", "==", "QImode", ")", "return", "(", "class_contents", "[", "rclass", "]", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";"], "File": "m32c", "Func": "m32c_can_change_mode_class", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 17081, "Length": 63, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "AMDGPU", "::", "S_LOAD_DWORDX4_SGPR", ":", "{", "if", "(", "NewOpcode", "==", "N", "->", "getMachineOpcode", "(", ")", ")", "{", "NewOpcode", "=", "AMDGPU", "::", "BUFFER_LOAD_DWORDX4_ADDR64", ";", "}", "if", "(", "fitsRegClass", "(", "DAG", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "AMDGPU", "::", "SReg_64RegClassID", ")", ")", "{", "return", "N", ";", "}", "ConstantSDNode", "*", "Offset", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "const", "SDValue", "Zero64", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Ptr", "(", "DAG", ".", "getMachineNode", "(", "AMDGPU", "::", "S_MOV_B64", ",", "DL", ",", "<STR_LIT>", ",", "Zero64", ")", ",", "<NUM_LIT>", ")", ";", "MachineSDNode", "*", "RSrc", "=", "wrapAddr64Rsrc", "(", "DAG", ",", "DL", ",", "Ptr", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "SDValue", "(", "RSrc", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "SIISelLowering127", "Func": "AdjustRegClass", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17082, "Length": 143, "Cover_Rate": 0.41935483870967744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "NoOpt", ")", "{", "if", "(", "EnableGenPred", ")", "addPass", "(", "create<ISA_LIT>GenPredicate", "(", ")", ",", "false", ")", ";", "addPass", "(", "create<ISA_LIT>Peephole", "(", ")", ")", ";", "printAndVerify", "(", "<STR_LIT>", ")", ";", "if", "(", "EnableGenInsert", ")", "addPass", "(", "create<ISA_LIT>GenInsert", "(", ")", ",", "false", ")", ";"], "ground_truth": ["if", "(", "EnableEarlyIf", ")", "addPass", "(", "create<ISA_LIT>EarlyIfConversion", "(", ")", ",", "false", ")", ";"], "File": "HexagonTargetMachine1", "Func": "addInstSelector", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17083, "Length": 57, "Cover_Rate": 0.4956521739130435, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DenseSet", "<", "const", "GlobalVariable", "*", ">", "Others", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "GV", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "DiscoverDependentGlobals", "(", "GV", "->", "getOperand", "(", "i", ")", ",", "Others", ")", ";", "for", "(", "const", "GlobalVariable", "*", "GV", ":", "Others", ")", "VisitGlobalVariableForEmission", "(", "GV", ",", "Order", ",", "Visited", ",", "Visiting", ")", ";", "Order", ".", "push_back", "(", "GV", ")", ";", "Visited", ".", "insert", "(", "GV", ")", ";", "Visiting", ".", "erase", "(", "GV", ")", ";"], "ground_truth": ["}"], "File": "NVPTXAsmPrinter17", "Func": "VisitGlobalVariableForEmission", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17084, "Length": 84, "Cover_Rate": 0.5637583892617449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCELFStreamer", "*", "create<ISA_LIT>ELFStreamer", "(", "MCContext", "&", "Context", ",", "MCAsmBackend", "&", "TAB", ",", "raw_ostream", "&", "OS", ",", "MCCodeEmitter", "*", "Emitter", ",", "bool", "RelaxAll", ",", "bool", "NoExecStack", ")", "{", "<ISA_LIT>ELFStreamer", "*", "S", "=", "new", "<ISA_LIT>ELFStreamer", "(", "Context", ",", "TAB", ",", "OS", ",", "Emitter", ",", "RelaxAll", ",", "NoExecStack", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "MipsELFStreamer26", "Func": "createMipsELFStreamer", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17085, "Length": 51, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeSPR_8RegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{"], "ground_truth": ["if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeSPR_8RegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17086, "Length": 31, "Cover_Rate": 0.7045454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "VmcntLo", "=", "getBitMask", "(", "getVmcntBitShiftLo", "(", ")", ",", "getVmcntBitWidthLo", "(", ")", ")", ";", "unsigned", "Expcnt", "=", "getBitMask", "(", "getExpcntBitShift", "(", ")", ",", "getExpcntBitWidth", "(", ")", ")", ";", "unsigned", "Lgkmcnt", "=", "getBitMask", "(", "getLgkmcntBitShift", "(", ")", ",", "getLgkmcntBitWidth", "(", ")", ")", ";", "unsigned", "Waitcnt", "=", "VmcntLo", "|", "Expcnt", "|", "Lgkmcnt", ";", "if", "(", "Version", ".", "Major", "<", "<NUM_LIT>", ")", "return", "Waitcnt", ";", "unsigned", "VmcntHi", "=", "getBitMask", "(", "getVmcntBitShiftHi", "(", ")", ",", "getVmcntBitWidthHi", "(", ")", ")", ";", "return", "Waitcnt", "|", "VmcntHi", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo12", "Func": "getWaitcntBitMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17087, "Length": 82, "Cover_Rate": 0.8817204301075269, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InstructionCost", "<ISA_LIT>TTIImpl", "::", "getAddressComputationCost", "(", "Type", "*", "Ty", ",", "ScalarEvolution", "*", "SE", ",", "const", "SCEV", "*", "Ptr", ")", "{", "const", "unsigned", "NumVectorInstToHideOverhead", "=", "<NUM_LIT>", ";", "if", "(", "Ty", "->", "isVectorTy", "(", ")", "&&", "SE", ")", "{", "if", "(", "!", "BaseT", "::", "isStridedAccess", "(", "Ptr", ")", ")", "return", "NumVectorInstToHideOverhead", ";", "if", "(", "!", "BaseT", "::", "getConstantStrideStep", "(", "SE", ",", "Ptr", ")", ")", "return", "<NUM_LIT>", ";", "}"], "ground_truth": ["return", "BaseT", "::", "getAddressComputationCost", "(", "Ty", ",", "SE", ",", "Ptr", ")", ";"], "File": "X86TargetTransformInfo (2)1", "Func": "getAddressComputationCost", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17088, "Length": 77, "Cover_Rate": 0.9871794871794872, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "And1C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "And", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "And1C", ")", "return", "false", ";", "APInt", "MaskVal", "=", "And1C", "->", "getAPIntValue", "(", ")", ";", "unsigned", "MaskLZ", "=", "MaskVal", ".", "countLeadingZeros", "(", ")", ";", "if", "(", "!", "MaskLZ", "||", "(", "VT", "==", "<STR_LIT>", "&&", "MaskLZ", "==", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "VT", "==", "<STR_LIT>", "&&", "MaskLZ", ">=", "<NUM_LIT>", ")", "{", "MaskLZ", "-=", "<NUM_LIT>", ";", "MaskVal", "=", "MaskVal", ".", "trunc", "(", "<NUM_LIT>", ")", ";", "}", "SDValue", "And0", "=", "And", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "APInt", "HighZeros", "=", "APInt", "::", "getHighBitsSet", "(", "MaskVal", ".", "getBitWidth", "(", ")", ",", "MaskLZ", ")", ";", "APInt", "NegMaskVal", "=", "MaskVal", "|", "HighZeros", ";"], "ground_truth": ["unsigned", "MinWidth", "=", "NegMaskVal", ".", "getMinSignedBits", "(", ")", ";"], "File": "X86ISelDAGToDAG1", "Func": "shrinkAndImmediate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17089, "Length": 128, "Cover_Rate": 0.3699421965317919, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Hi", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "VecVT", ".", "isFixedLengthVector", "(", ")", ")", "{", "MVT", "ContainerVT", "=", "getContainerForFixedLengthVector", "(", "VecVT", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Mask", ",", "VL", ";", "std", "::", "tie", "(", "Mask", ",", "VL", ")", "=", "getDefaultVLOps", "(", "VecVT", ",", "ContainerVT", ",", "DL", ",", "DAG", ",", "Subtarget", ")", ";", "SDValue", "Res", "=", "splatPartsI64WithVL", "(", "DL", ",", "ContainerVT", ",", "SDValue", "(", ")", ",", "Lo", ",", "Hi", ",", "VL", ",", "DAG", ")", ";", "return", "convertFromScalableVector", "(", "VecVT", ",", "Res", ",", "DAG", ",", "Subtarget", ")", ";", "}", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "Lo", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Hi", ")", ")", "{", "int32_t", "LoC", "=", "cast", "<", "ConstantSDNode", ">", "(", "Lo", ")", "->", "getSExtValue", "(", ")", ";", "int32_t", "HiC", "=", "cast", "<", "ConstantSDNode", ">", "(", "Hi", ")", "->", "getSExtValue", "(", ")", ";"], "ground_truth": ["if", "(", "(", "LoC", ">>", "<NUM_LIT>", ")", "==", "HiC", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VecVT", ",", "DAG", ".", "getUNDEF", "(", "VecVT", ")", ",", "Lo", ",", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", ";"], "File": "RISCVISelLowering3", "Func": "lowerSPLAT_VECTOR_PARTS", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17090, "Length": 184, "Cover_Rate": 0.4804177545691906, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmLexer", "(", "const", "Target", "&", "T", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "MCAsmInfo", "&", "MAI", ")", ":", "MCTargetAsmLexer", "(", "T", ")", ",", "AsmInfo", "(", "MAI", ")", ",", "tentativeIsValid", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "X86AsmLexer2", "Func": "X86AsmLexer", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17091, "Length": 34, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "decrement", "=", "*", "code", "==", "mag_comparisons", "[", "i", "]", "[", "<NUM_LIT>", "]", ";", "if", "(", "!", "increment", "&&", "!", "decrement", ")", "continue", ";", "if", "(", "(", "increment", "&&", "rhs", "==", "HOST_WIDE_INT_MAX", ")", "||", "(", "decrement", "&&", "rhs", "==", "HOST_WIDE_INT_MIN", ")", ")", "break", ";", "new_rhs", "=", "rhs", "+", "(", "increment", "?", "<NUM_LIT>", ":", "-", "<NUM_LIT>", ")", ";", "if", "(", "loongarch_integer_cost", "(", "new_rhs", ")", "<", "loongarch_integer_cost", "(", "rhs", ")", ")", "{", "*", "op1", "=", "GEN_INT", "(", "new_rhs", ")", ";", "*", "code", "=", "mag_comparisons", "[", "i", "]", "[", "increment", "]", ";", "}", "break", ";", "}", "}", "}", "loongarch_extend_comparands", "(", "*", "code", ",", "op0", ",", "op1", ")", ";", "*", "op0", "=", "force_reg", "(", "word_mode", ",", "*", "op0", ")", ";", "if", "(", "*", "op1", "!=", "const0_rtx", ")", "*", "op1", "=", "force_reg", "(", "word_mode", ",", "*", "op1", ")", ";"], "ground_truth": ["}"], "File": "loongarch1", "Func": "loongarch_emit_int_compare", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17092, "Length": 135, "Cover_Rate": 0.451505016722408, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "LookThroughSetCC", "(", "SDValue", "&", "LHS", ",", "SDValue", "&", "RHS", ",", "<STR_LIT>", "CC", ",", "unsigned", "&", "<ISA_LIT>CC", ")", "{", "if", "(", "isNullConstant", "(", "RHS", ")", "&&", "CC", "==", "<STR_LIT>", "&&", "(", "(", "(", "LHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "LHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "||", "(", "LHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "&&", "isOneConstant", "(", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "isNullConstant", "(", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "SDValue", "CMPCC", "=", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<ISA_LIT>CC", "=", "cast", "<", "ConstantSDNode", ">", "(", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "LHS", "=", "CMPCC", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["RHS", "=", "CMPCC", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "SparcISelLowering (2)2", "Func": "LookThroughSetCC", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17093, "Length": 157, "Cover_Rate": 0.9075144508670521, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "EltNo", "=", "SV", "->", "getSplatIndex", "(", ")", ";", "int", "NumElems", "=", "SrcVT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "Size", "=", "SrcVT", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "(", "(", "Size", "==", "<NUM_LIT>", "&&", "NumElems", ">", "<NUM_LIT>", ")", "||", "Size", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "Size", "==", "<NUM_LIT>", ")", "{", "unsigned", "Idx", "=", "(", "EltNo", ">=", "NumElems", "/", "<NUM_LIT>", ")", "?", "NumElems", "/", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "V1", "=", "Extract128BitVector", "(", "V1", ",", "DAG", ".", "getConstant", "(", "Idx", ",", "<STR_LIT>", ")", ",", "DAG", ",", "dl", ")", ";", "if", "(", "Idx", ">", "<NUM_LIT>", ")", "EltNo", "-=", "NumElems", "/", "<NUM_LIT>", ";", "}", "EVT", "EltVT", "=", "SrcVT", ".", "getVectorElementType", "(", ")", ";", "if", "(", "EltVT", "==", "<STR_LIT>", "||", "EltVT", "==", "<STR_LIT>", ")", "V1", "=", "PromoteSplati8i16", "(", "V1", ",", "DAG", ",", "EltNo", ")", ";"], "ground_truth": ["if", "(", "Size", "==", "<NUM_LIT>", ")", "{"], "File": "X86ISelLowering114", "Func": "PromoteSplat", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17094, "Length": 142, "Cover_Rate": 0.5503875968992248, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "logical_operand", "(", "op2", ",", "mode", ")", ")", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "scratch", ",", "gen_rtx_XOR", "(", "mode", ",", "op1", ",", "op2", ")", ")", ")", ";", "else", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "scratch", ",", "gen_rtx_PLUS", "(", "mode", ",", "op1", ",", "negate_rtx", "(", "mode", ",", "op2", ")", ")", ")", ")", ";", "return", "scratch", ";"], "ground_truth": ["}"], "File": "rs60004", "Func": "rs6000_emit_eqne", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17095, "Length": 57, "Cover_Rate": 0.5816326530612245, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{"], "ground_truth": ["AU", ".", "setPreservesCFG", "(", ")", ";"], "File": "M68kInstrInfo (2)", "Func": "getAnalysisUsage", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17096, "Length": 16, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "VNx2DImode", ";", "case", "E_SImode", ":", "return", "VNx4SImode", ";", "case", "E_HImode", ":", "return", "VNx8HImode", ";", "case", "E_QImode", ":", "return", "VNx16QImode", ";"], "ground_truth": ["default", ":"], "File": "aarch64", "Func": "aarch64_full_sve_mode", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17097, "Length": 23, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "MemSDNode", "*", "M", "=", "dyn_cast", "<", "MemSDNode", ">", "(", "*", "I", ")", ")", "{", "if", "(", "getBasePtrIndex", "(", "M", ")", "==", "I", ".", "getOperandNo", "(", ")", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "hasMemSDNodeUser", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17098, "Length": 44, "Cover_Rate": 0.5569620253164557, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "I", "=", "llvm", "::", "next", "(", "MF", ".", "begin", "(", ")", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "I", "->", "addLiveIn", "(", "<STR_LIT>", ")", ";", "}", "else", "NumBytes", "=", "StackSize", "-", "<ISA_LIT>FI", "->", "getCalleeSavedFrameSize", "(", ")", ";", "while", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "++", "MBBI", ";", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "NumBytes", ")", "{", "if", "(", "NumBytes", ")", "{", "MachineInstr", "*", "MI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "NumBytes", ")", ";"], "ground_truth": ["MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";"], "File": "MSP430RegisterInfo10", "Func": "emitPrologue", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17099, "Length": 169, "Cover_Rate": 0.4970588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CopyPropagation", "(", "DataFlowGraph", "&", "dfg", ")", ":", "MDT", "(", "dfg", ".", "getDT", "(", ")", ")", ",", "DFG", "(", "dfg", ")", ",", "L", "(", "dfg", ".", "getMF", "(", ")", ".", "getRegInfo", "(", ")", ",", "dfg", ")", "{"], "ground_truth": ["}"], "File": "RDFCopy", "Func": "CopyPropagation", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17100, "Length": 37, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isDivFMas", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkDivFMasHazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";", "if", "(", "isRWLane", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkRWLaneHazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";", "if", "(", "isSGetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkGetRegHazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";", "if", "(", "isSSetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkSetRegHazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";", "if", "(", "isRFE", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkRFEHazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";"], "ground_truth": ["return", "NoHazard", ";"], "File": "GCNHazardRecognizer33", "Func": "getHazardType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17101, "Length": 108, "Cover_Rate": 0.5046728971962616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printSymbolLo", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "O", "<<", "'('", ";"], "ground_truth": ["if", "(", "MI", "->", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "O", "<<", "<STR_LIT>", ";"], "File": "PPCInstPrinter16", "Func": "printMemRegImm", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17102, "Length": 34, "Cover_Rate": 0.4788732394366197, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "std", "::", "string", ">", "mul_y0_r6", "(", "Mul3", "op", ",", "Ax", "a", ")", "{", "return", "D", "(", "op", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "R", "(", "a", ")", ")", ";"], "ground_truth": ["}"], "File": "disassembler", "Func": "mul_y0_r6", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17103, "Length": 33, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "<ISA_LIT>InstrInfo", "::", "isLegalMUBUFImmOffset", "(", "AM", ".", "BaseOffs", ")", ")", "return", "false", ";", "switch", "(", "AM", ".", "Scale", ")", "{", "case", "<NUM_LIT>", ":", "return", "true", ";", "case", "<NUM_LIT>", ":", "return", "true", ";", "case", "<NUM_LIT>", ":", "if", "(", "AM", ".", "HasBaseReg", ")", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "isLegalMUBUFAddressingMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17104, "Length": 48, "Cover_Rate": 0.6857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "LowerFGETSIGN", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDValue", "N0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "MVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ";"], "ground_truth": ["SDValue", "xFGETSIGN", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "N0", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "VT", ")", ")", ";"], "File": "X86ISelLowering (2)2", "Func": "LowerFGETSIGN", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17105, "Length": 66, "Cover_Rate": 0.7021276595744681, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vdup_n_p8", "(", "poly8_t", "__a", ")", "{"], "ground_truth": ["return", "(", "poly8x8_t", ")", "{", "__a", ",", "__a", ",", "__a", ",", "__a", ",", "__a", ",", "__a", ",", "__a", ",", "__a", "}", ";"], "File": "arm", "Func": "neon2_vdup_n_p8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17106, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>SEDAGToDAGISel", "(", "<ISA_LIT>TargetMachine", "&", "TM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "<ISA_LIT>DAGToDAGISel", "(", "TM", ",", "OL", ")", "{"], "ground_truth": ["}"], "File": "Cpu0SEISelDAGToDAG", "Func": "Cpu0SEDAGToDAGISel", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17107, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "IntVal", ";", "if", "(", "NumString", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "IntVal", ")", ")", "return", "-", "<NUM_LIT>", ";", "if", "(", "IntVal", ">", "<NUM_LIT>", ")", "return", "-", "<NUM_LIT>", ";"], "ground_truth": ["return", "IntVal", ";"], "File": "MipsAsmParser (2)4", "Func": "matchFPURegisterName", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17108, "Length": 31, "Cover_Rate": 0.4696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", "->", "second", ".", "empty", "(", ")", ")", "Prune", ".", "push_back", "(", "I", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "n", "=", "Prune", ".", "size", "(", ")", ";", "i", "<", "n", ";", "++", "i", ")", "IFMap", ".", "erase", "(", "Prune", "[", "i", "]", ")", ";"], "ground_truth": ["}"], "File": "HexagonGenInsert14", "Func": "pruneEmptyLists", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17109, "Length": 51, "Cover_Rate": 0.504950495049505, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcvtnq_m_uv8hi", "(", "__inactive", ",", "__a", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcvtnq_m_u16_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17110, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "legalizeTargetIndependentNode", "(", "Node", ",", "DAG", ")", ";", "return", "Node", ";", "}", "switch", "(", "Opcode", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "SDValue", "Src0", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Src1", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Src2", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "(", "Src0", ".", "isMachineOpcode", "(", ")", "&&", "Src0", ".", "getMachineOpcode", "(", ")", "!=", "<STR_LIT>", ")", "&&", "(", "Src0", "==", "Src1", "||", "Src0", "==", "Src2", ")", ")", "break", ";", "MVT", "VT", "=", "Src0", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getRegClassFor", "(", "VT", ",", "Src0", ".", "getNode", "(", ")", "->", "isDivergent", "(", ")", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ";", "SDValue", "UndefReg", "=", "DAG", ".", "getRegister", "(", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ",", "VT", ")", ";", "SDValue", "ImpDef", "=", "DAG", ".", "getCopyToReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "SDLoc", "(", "Node", ")", ",", "UndefReg", ",", "Src0", ",", "SDValue", "(", ")", ")", ";", "if", "(", "Src0", ".", "isMachineOpcode", "(", ")", "&&", "Src0", ".", "getMachineOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "Src1", ".", "isMachineOpcode", "(", ")", "&&", "Src1", ".", "getMachineOpcode", "(", ")", "!=", "<STR_LIT>", ")", "Src0", "=", "Src1", ";", "else", "if", "(", "Src2", ".", "isMachineOpcode", "(", ")", "&&", "Src2", ".", "getMachineOpcode", "(", ")", "!=", "<STR_LIT>", ")", "Src0", "=", "Src2", ";", "else", "{", "assert", "(", "Src1", ".", "getMachineOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "Src0", "=", "UndefReg", ";", "Src1", "=", "UndefReg", ";", "}", "}", "else", "break", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", "=", "{", "Src0", ",", "Src1", ",", "Src2", "}", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "N", "=", "Node", "->", "getNumOperands", "(", ")", ";", "I", "!=", "N", ";", "++", "I", ")", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "I", ")", ")", ";", "Ops", ".", "push_back", "(", "ImpDef", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getMachineNode", "(", "Opcode", ",", "SDLoc", "(", "Node", ")", ",", "Node", "->", "getVTList", "(", ")", ",", "Ops", ")", ";", "}", "default", ":", "break", ";"], "ground_truth": ["}"], "File": "SIISelLowering120", "Func": "PostISelFolding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17111, "Length": 347, "Cover_Rate": 0.733615221987315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstrInfo", "::", "<ISA_LIT>InstrInfo", "(", ")", ":", "<ISA_LIT>GenInstrInfo", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "RI", "(", ")", "{"], "ground_truth": ["}"], "File": "MINA32InstrInfo", "Func": "MINA32InstrInfo", "Target": "MINA32", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17112, "Length": 18, "Cover_Rate": 0.8181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "Cpu0ISelLowering4", "Func": "getTargetNodeName", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17113, "Length": 60, "Cover_Rate": 0.5769230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "N", "->", "hasAnyUseOfValue", "(", "<NUM_LIT>", ")", ")", "{", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "GenericOpc", ",", "DL", ",", "VT", ",", "LHS", ",", "RHS", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "{", "Res", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", "}", ",", "DL", ")", ";", "}", "auto", "MatchGeneric", "=", "[", "&", "]", "(", "SDValue", "N0", ",", "SDValue", "N1", ",", "bool", "Negate", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "N0", ",", "N1", "}", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "SDNode", "*", "GenericAddSub", "=", "DAG", ".", "getNodeIfExists", "(", "GenericOpc", ",", "VTs", ",", "Ops", ")", ")", "{", "SDValue", "Op", "(", "N", ",", "<NUM_LIT>", ")", ";", "if", "(", "Negate", ")", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ",", "Op", ")", ";", "DCI", ".", "CombineTo", "(", "GenericAddSub", ",", "Op", ")", ";", "}", "}", ";", "MatchGeneric", "(", "LHS", ",", "RHS", ",", "false", ")", ";", "MatchGeneric", "(", "RHS", ",", "LHS", ",", "<STR_LIT>", "==", "N", "->", "getOpcode", "(", ")", ")", ";", "return", "combineAddOrSubToADCOrSBB", "(", "IsSub", ",", "DL", ",", "VT", ",", "LHS", ",", "RHS", ",", "DAG", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering104", "Func": "combineX86AddSub", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17114, "Length": 207, "Cover_Rate": 0.646875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "LowerF128ToCall", "(", "Op", ",", "DAG", ",", "RTLIB", "::", "SUB_F128", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerF128ToCall", "(", "Op", ",", "DAG", ",", "RTLIB", "::", "MUL_F128", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerF128ToCall", "(", "Op", ",", "DAG", ",", "RTLIB", "::", "DIV_F128", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ",", "false", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ",", "false", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFP_ROUND", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFP_EXTEND", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBRCOND", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerGlobalAddressELF", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "LowerJumpTable", "(", "Op", ",", "DAG", ")", ";"], "File": "AArch64ISelLowering21", "Func": "LowerOperation", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17115, "Length": 185, "Cover_Rate": 0.5270655270655271, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "Imm", "==", "FloatToBits", "(", "<NUM_LIT>", ")", "||", "Imm", "==", "FloatToBits", "(", "-", "<NUM_LIT>", ")", "||", "Imm", "==", "FloatToBits", "(", "<NUM_LIT>", ")", "||", "Imm", "==", "FloatToBits", "(", "-", "<NUM_LIT>", ")", "||", "Imm", "==", "FloatToBits", "(", "<NUM_LIT>", ")", "||", "Imm", "==", "FloatToBits", "(", "-", "<NUM_LIT>", ")", "||", "Imm", "==", "FloatToBits", "(", "<NUM_LIT>", ")", "||", "Imm", "==", "FloatToBits", "(", "-", "<NUM_LIT>", ")", ")", "{", "O", "<<", "BitsToFloat", "(", "Imm", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter35", "Func": "printImmediate", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17116, "Length": 74, "Cover_Rate": 0.5692307692307692, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>LowerModuleLDS", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULowerModuleLDSPass", "Func": "createAMDGPULowerModuleLDSPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17117, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vminq_uv4si", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vminq_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17118, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Arg", ".", "getType", "(", ")", ")", ")", "return", "false", ";", "if", "(", "Arg", ".", "hasByValOrInAllocaAttr", "(", ")", ")", "return", "false", ";", "}", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "FormalArgHandler", "ArgHandler", "(", "MIRBuilder", ",", "MIRBuilder", ".", "getMF", "(", ")", ".", "getRegInfo", "(", ")", ",", "AssignFn", ")", ";", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "ArgInfos", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "SplitRegs", ";", "unsigned", "Idx", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "ArgInfo", "AInfo", "(", "VRegs", "[", "Idx", "]", ",", "Arg", ".", "getType", "(", ")", ")", ";", "setArgFlags", "(", "AInfo", ",", "Idx", "+", "AttributeList", "::", "FirstArgIndex", ",", "DL", ",", "F", ")", ";", "SplitRegs", ".", "clear", "(", ")", ";", "splitToValueTypes", "(", "AInfo", ",", "ArgInfos", ",", "MF", ",", "[", "&", "]", "(", "unsigned", "Reg", ",", "uint64_t", "Offset", ")", "{", "SplitRegs", ".", "push_back", "(", "Reg", ")", ";", "}", ")", ";", "if", "(", "!", "SplitRegs", ".", "empty", "(", ")", ")", "MIRBuilder", ".", "buildMerge", "(", "VRegs", "[", "Idx", "]", ",", "SplitRegs", ")", ";", "Idx", "++", ";", "}", "if", "(", "!", "MBB", ".", "empty", "(", ")", ")", "MIRBuilder", ".", "setInstr", "(", "*", "MBB", ".", "begin", "(", ")", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "ArgInfos", ",", "ArgHandler", ")", ")", "return", "false", ";", "MIRBuilder", ".", "setMBB", "(", "MBB", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMCallLowering17", "Func": "lowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17119, "Length": 254, "Cover_Rate": 0.7075208913649025, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "rs6000_keep_leaf_when_profiled", "(", "void", ")", "{", "return", "TARGET_PROFILE_KERNEL", ";"], "ground_truth": ["}"], "File": "rs6000-logue", "Func": "rs6000_keep_leaf_when_profiled", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17120, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "fixELFSymbolsInTLSFixups", "(", "MCAssembler", "&", "Asm", ")", "const", "override", "{"], "ground_truth": ["}"], "File": "LanaiMCExpr4", "Func": "fixELFSymbolsInTLSFixups", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17121, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "SCEV", "*", "Diff", "=", "SE", "->", "getMinusSCEV", "(", "LSCEV", ",", "B", ".", "BaseSCEV", ")", ";", "if", "(", "const", "auto", "*", "CDiff", "=", "dyn_cast", "<", "SCEVConstant", ">", "(", "Diff", ")", ")", "{", "B", ".", "Elements", ".", "push_back", "(", "BucketElement", "(", "CDiff", ",", "MemI", ")", ")", ";", "FoundBucket", "=", "true", ";"], "ground_truth": ["break", ";"], "File": "PPCLoopInstrFormPrep13", "Func": "addOneCandidate", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17122, "Length": 52, "Cover_Rate": 0.35135135135135137, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "TSInfo", ";"], "ground_truth": ["}"], "File": "TriCoreSubtarget", "Func": "getSelectionDAGInfo", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17123, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "moxie_reg_ok_for_base_p", "(", "const_rtx", "reg", ",", "bool", "strict_p", ")", "{", "int", "regno", "=", "REGNO", "(", "reg", ")", ";", "if", "(", "strict_p", ")", "return", "HARD_REGNO_OK_FOR_BASE_P", "(", "regno", ")", "||", "HARD_REGNO_OK_FOR_BASE_P", "(", "reg_renumber", "[", "regno", "]", ")", ";"], "ground_truth": ["else", "return", "!", "HARD_REGISTER_NUM_P", "(", "regno", ")", "||", "HARD_REGNO_OK_FOR_BASE_P", "(", "regno", ")", ";"], "File": "moxie", "Func": "moxie_reg_ok_for_base_p", "Target": "moxie", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17124, "Length": 50, "Cover_Rate": 0.9803921568627451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "AMDGPU", "::", "OpName", "::", "src0", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "AMDGPU", "::", "OpName", "::", "src1", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "AMDGPU", "::", "OpName", "::", "src2", ")", "}", ";", "int", "SelIdx", "[", "]", "=", "{", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "AMDGPU", "::", "OpName", "::", "src0_sel", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "AMDGPU", "::", "OpName", "::", "src1_sel", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "AMDGPU", "::", "OpName", "::", "src2_sel", ")", "}", ";", "int", "NegIdx", "[", "]", "=", "{", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "AMDGPU", "::", "OpName", "::", "src0_neg", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "AMDGPU", "::", "OpName", "::", "src1_neg", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "AMDGPU", "::", "OpName", "::", "src2_neg", ")", "}", ";", "int", "AbsIdx", "[", "]", "=", "{", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "AMDGPU", "::", "OpName", "::", "src0_abs", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "AMDGPU", "::", "OpName", "::", "src1_abs", ")", ",", "-", "<NUM_LIT>", "}", ";", "std", "::", "vector", "<", "unsigned", ">", "Consts", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "<", "<NUM_LIT>", ";", "j", "++", ")", "{", "int", "SrcIdx", "=", "OperandIdx", "[", "j", "]", ";", "if", "(", "SrcIdx", "<", "<NUM_LIT>", ")", "break", ";", "if", "(", "RegisterSDNode", "*", "Reg", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "Ops", "[", "SrcIdx", "-", "<NUM_LIT>", "]", ")", ")", "{", "if", "(", "Reg", "->", "getReg", "(", ")", "==", "AMDGPU", "::", "ALU_CONST", ")", "{", "ConstantSDNode", "*", "Cst", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Ops", "[", "SelIdx", "[", "j", "]", "-", "<NUM_LIT>", "]", ")", ";", "Consts", ".", "push_back", "(", "Cst", "->", "getZExtValue", "(", ")", ")", ";", "}", "}", "}"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{"], "File": "AMDILISelDAGToDAG1", "Func": "FoldOperands", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17125, "Length": 289, "Cover_Rate": 0.6784037558685446, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MCDisassembler", "::", "Fail", ";", "}", "SrcC", "=", "decodeCField", "(", "Insn", ")", ";", "DecodeGPR32RegisterClass", "(", "Inst", ",", "SrcC", ",", "Address", ",", "Decoder", ")", ";", "LImm", "=", "(", "Insn", ">>", "<NUM_LIT>", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "LImm", ")", ")", ";"], "File": "ARCDisassembler9", "Func": "DecodeStLImmInstruction", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17126, "Length": 44, "Cover_Rate": 0.39285714285714285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Darwin<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ",", "const", "StringRef", "TT", ",", "object", "::", "mach", "::", "CPUSubtype<ISA_LIT>", "st", ")", ":", "<ISA_LIT>AsmBackend", "(", "T", ",", "TT", ")", ",", "Subtype", "(", "st", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackend24", "Func": "DarwinARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17127, "Length": 32, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{"], "ground_truth": ["}"], "File": "PatmosIntrinsicElimination", "Func": "getAnalysisUsage", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 17128, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetStreamer", "::", "~", "<ISA_LIT>TargetStreamer", "(", ")", "{"], "ground_truth": ["}"], "File": "PPCMCTargetDesc (2)", "Func": "~PPCTargetStreamer", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17129, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int8x8_t", ")", "__builtin_neon_vabdsv8qi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vabd_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17130, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCDisassembler", "::", "DecodeStatus", "DecodeS9Operand", "(", "MCInst", "&", "Inst", ",", "unsigned", "InsnS9", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "<NUM_LIT>", "&", "InsnS9", ")", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARCDisassembler8", "Func": "DecodeS9Operand", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17131, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>IREmitter", "::", "visitVRSHRs", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVRSHRs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17132, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Elts", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "SDValue", "Elt", "=", "getShuffleScalarElt", "(", "Op", ",", "i", ",", "DAG", ",", "<NUM_LIT>", ")", ")", "{", "Elts", ".", "push_back", "(", "Elt", ")", ";", "continue", ";", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering101", "Func": "combineToConsecutiveLoads", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17133, "Length": 63, "Cover_Rate": 0.5080645161290323, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "override", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "RISCVAsmBackend (2)", "Func": "getNumFixupKinds", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17134, "Length": 11, "Cover_Rate": 0.8461538461538461, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "break", ";"], "ground_truth": ["}"], "File": "AArch64BranchTargetAligner", "Func": "needsSpecialAlignment", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17135, "Length": 60, "Cover_Rate": 0.3191489361702128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";"], "ground_truth": ["bool", "IsConstantImm", "=", "evaluateConstantImm", "(", "Imm", ",", "VK", ")", ";"], "File": "RISCVAsmParser11", "Func": "isUImm12", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17136, "Length": 20, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cvttsd_si64x", "(", "__m128d", "__A", ")", "{"], "ground_truth": ["return", "_mm_cvttsd_si64", "(", "__A", ")", ";"], "File": "emmintrin", "Func": "_mm_cvttsd_si64x", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17137, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasStandaloneRem", "(", "EVT", "VT", ")", "const", "override", "{", "return", "HasStandaloneRem", ";"], "ground_truth": ["}"], "File": "ARMISelLowering", "Func": "hasStandaloneRem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17138, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CacheLineSize", ".", "getNumOccurrences", "(", ")", ">", "<NUM_LIT>", ")", "return", "CacheLineSize", ";"], "ground_truth": ["unsigned", "Directive", "=", "ST", "->", "getCPUDirective", "(", ")", ";"], "File": "PPCTargetTransformInfo1", "Func": "getCacheLineSize", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17139, "Length": 22, "Cover_Rate": 0.3188405797101449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isGPRCalleeSavedArea2Frame", "(", "int", "fi", ")", "const", "{", "if", "(", "fi", "<", "<NUM_LIT>", "||", "fi", ">=", "(", "int", ")", "GPRCS2Frames", ".", "size", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "GPRCS2Frames", "[", "fi", "]", ";"], "File": "ARMMachineFunctionInfo10", "Func": "isGPRCalleeSavedArea2Frame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17140, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "NewMBB", "=", "emitBlockAfter", "(", "MBB", ")", ";", "NewMBB", "->", "splice", "(", "NewMBB", "->", "begin", "(", ")", ",", "MBB", ",", "MI", ",", "MBB", "->", "end", "(", ")", ")", ";", "NewMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "MBB", ")", ";"], "ground_truth": ["return", "NewMBB", ";"], "File": "SystemZInstrInfo16", "Func": "splitBlockBefore", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17141, "Length": 40, "Cover_Rate": 0.7017543859649122, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "offset", "-=", "<NUM_LIT>", ";", "offset", ">=", "<NUM_LIT>", ";", "offset", "-=", "<NUM_LIT>", ",", "rn", "--", ")", "{", "rtx", "dst", "=", "gen_frame_mem", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset", ")", ")", ";", "insn", "=", "emit_move_insn", "(", "dst", ",", "gen_rtx_REG", "(", "SImode", ",", "rn", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}", "}", "}", "if", "(", "csky_can_use_pushpop", "(", "reg_mask", ")", ")", "emit_csky_regs_push", "(", "reg_mask", ")", ";", "else", "if", "(", "reg_size", ")", "{", "int", "sreg", "=", "-", "<NUM_LIT>", ",", "ereg", "=", "-", "<NUM_LIT>", ";", "bool", "stm_p", "=", "csky_can_use_ldstm", "(", "reg_mask", ",", "&", "sreg", ",", "&", "ereg", ")", ";", "int", "stm_regs", "=", "stm_p", "?", "ereg", "-", "sreg", "+", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "int", "stm_size", "=", "stm_regs", "*", "<NUM_LIT>", ";", "expand_csky_stack_adjust", "(", "-", "reg_size", ")", ";", "if", "(", "reg_size", ">", "stm_size", ")", "{", "int", "offset", "=", "reg_size", "-", "<NUM_LIT>", ";", "int", "regno", "=", "<NUM_LIT>", ";", "for", "(", ";", "regno", ">", "ereg", ";", "regno", "--", ")", "if", "(", "reg_mask", "&", "(", "<NUM_LIT>", "<<", "regno", ")", ")", "{", "rtx", "dst", "=", "gen_rtx_MEM", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset", ")", ")", ";", "rtx", "insn", "=", "emit_insn", "(", "gen_movsi", "(", "dst", ",", "gen_rtx_REG", "(", "SImode", ",", "regno", ")", ")", ")", ";"], "ground_truth": ["RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";"], "File": "csky", "Func": "csky_expand_prologue", "Target": "csky", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17142, "Length": 210, "Cover_Rate": 0.33653846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "loongarch_symbolic_constant_p", "(", "base", ",", "&", "type", ")", ")", "{"], "ground_truth": ["if", "(", "IMM12_INT", "(", "offset", ")", "&&", "loongarch_symbol_insns", "(", "type", ",", "MAX_MACHINE_MODE", ")", ">", "<NUM_LIT>", ")", "return", "true", ";"], "File": "loongarch", "Func": "loongarch_cannot_force_const_mem", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17143, "Length": 30, "Cover_Rate": 0.3225806451612903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MustNotExtend", ";"], "ground_truth": ["}"], "File": "HexagonMCExpr10", "Func": "mustNotExtend", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17144, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getTargetExternalSymbol", "(", "Sym", ",", "PtrVT", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "Result", ")", ";"], "ground_truth": ["}"], "File": "F2003fISelLowering", "Func": "LowerExternalSymbol", "Target": "F2003f", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17145, "Length": 39, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "int", "getMClassFlagsMask", "(", "StringRef", "Flags", ",", "bool", "hasThumb2DSP", ")", "{", "if", "(", "Flags", ".", "empty", "(", ")", ")", "return", "<NUM_LIT>", "|", "(", "int", ")", "hasThumb2DSP", ";"], "ground_truth": ["return", "StringSwitch", "<", "int", ">", "(", "Flags", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Default", "(", "-", "<NUM_LIT>", ")", ";"], "File": "ARMISelDAGToDAG89", "Func": "getMClassFlagsMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17146, "Length": 64, "Cover_Rate": 0.9846153846153847, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_max_epu32", "(", "__m128i", "__X", ",", "__m128i", "__Y", ")", "{", "return", "(", "__m128i", ")", "vec_max", "(", "(", "__v4su", ")", "__X", ",", "(", "__v4su", ")", "__Y", ")", ";"], "ground_truth": ["}"], "File": "smmintrin2", "Func": "_mm_max_epu32", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17147, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "Metadata", "*", ",", "<NUM_LIT>", ">", "All", ";", "for", "(", "auto", "MD", ":", "NamedMD", "->", "operands", "(", ")", ")", "for", "(", "const", "auto", "&", "Op", ":", "MD", "->", "operands", "(", ")", ")", "if", "(", "std", "::", "find", "(", "All", ".", "begin", "(", ")", ",", "All", ".", "end", "(", ")", ",", "Op", ".", "get", "(", ")", ")", "==", "All", ".", "end", "(", ")", ")", "All", ".", "push_back", "(", "Op", ".", "get", "(", ")", ")", ";", "NamedMD", "->", "eraseFromParent", "(", ")", ";", "NamedMD", "=", "M", ".", "getOrInsertNamedMetadata", "(", "Name", ")", ";", "for", "(", "const", "auto", "&", "MD", ":", "All", ")", "NamedMD", "->", "addOperand", "(", "MDNode", "::", "get", "(", "M", ".", "getContext", "(", ")", ",", "MD", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUUnifyMetadata8", "Func": "unifyExtensionMD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17148, "Length": 121, "Cover_Rate": 0.7658227848101266, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "X86ISelLowering93", "Func": "getTargetNodeName", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17149, "Length": 481, "Cover_Rate": 0.5052521008403361, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "pass_by_reference", "(", "NULL", ",", "TYPE_MODE", "(", "type", ")", ",", "type", ",", "false", ")", ")", "{", "tree", "ptrtype", "=", "build_pointer_type", "(", "type", ")", ";", "tree", "addr", "=", "std_gimplify_va_arg_expr", "(", "valist", ",", "ptrtype", ",", "pre_p", ",", "post_p", ")", ";", "return", "build_va_arg_indirect_ref", "(", "addr", ")", ";", "}"], "ground_truth": ["if", "(", "(", "TREE_CODE", "(", "type", ")", "==", "REAL_TYPE", "||", "TREE_CODE", "(", "type", ")", "==", "INTEGER_TYPE", ")", "?", "int_size_in_bytes", "(", "type", ")", ">", "<NUM_LIT>", ":", "TYPE_ALIGN", "(", "type", ")", ">", "<NUM_LIT>", "*", "BITS_PER_UNIT", ")", "{"], "File": "ia643", "Func": "ia64_gimplify_va_arg", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17150, "Length": 81, "Cover_Rate": 0.43315508021390375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vdupq_laneq_p16", "(", "poly16x8_t", "__a", ",", "const", "int", "__b", ")", "{", "return", "__aarch64_vdupq_laneq_p16", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vdupq_laneq_p16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17151, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MatchAny", "=", "MatchZero", "=", "false", ";", "break", ";", "}", "MatchAny", "&=", "isUndefInRange", "(", "Mask", ",", "(", "i", "*", "Scale", ")", "+", "<NUM_LIT>", ",", "Scale", "-", "<NUM_LIT>", ")", ";", "MatchZero", "&=", "isUndefOrZeroInRange", "(", "Mask", ",", "(", "i", "*", "Scale", ")", "+", "<NUM_LIT>", ",", "Scale", "-", "<NUM_LIT>", ")", ";", "}", "if", "(", "MatchAny", "||", "MatchZero", ")", "{", "assert", "(", "MatchZero", "&&", "<STR_LIT>", ")", ";", "unsigned", "SrcSize", "=", "std", "::", "max", "(", "<NUM_LIT>", ",", "NumDstElts", "*", "MaskEltSize", ")", ";", "MVT", "ScalarTy", "=", "MaskVT", ".", "isInteger", "(", ")", "?", "MaskVT", ".", "getScalarType", "(", ")", ":", "<STR_LIT>", "(", "MaskEltSize", ")", ";", "SrcVT", "=", "<STR_LIT>", "(", "ScalarTy", ",", "SrcSize", "/", "MaskEltSize", ")", ";", "if", "(", "SrcVT", ".", "getSizeInBits", "(", ")", "!=", "MaskVT", ".", "getSizeInBits", "(", ")", ")", "V1", "=", "extractSubVector", "(", "V1", ",", "<NUM_LIT>", ",", "DAG", ",", "DL", ",", "SrcSize", ")", ";", "Shuffle", "=", "unsigned", "(", "MatchAny", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "if", "(", "SrcVT", ".", "getVectorNumElements", "(", ")", "!=", "NumDstElts", ")", "Shuffle", "=", "getOpcode_EXTEND_VECTOR_INREG", "(", "Shuffle", ")", ";", "DstVT", "=", "<STR_LIT>", "(", "Scale", "*", "MaskEltSize", ")", ";", "DstVT", "=", "<STR_LIT>", "(", "DstVT", ",", "NumDstElts", ")", ";", "return", "true", ";", "}", "}", "}", "if", "(", "(", "(", "MaskEltSize", "==", "<NUM_LIT>", ")", "||", "(", "MaskEltSize", "==", "<NUM_LIT>", "&&", "Subtarget", ".", "hasSSE2", "(", ")", ")", ")", "&&", "isUndefOrEqual", "(", "Mask", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", "&&", "isUndefOrZeroInRange", "(", "Mask", ",", "<NUM_LIT>", ",", "NumMaskElts", "-", "<NUM_LIT>", ")", ")", "{", "Shuffle", "=", "<STR_LIT>", ";", "SrcVT", "=", "DstVT", "=", "!", "Subtarget", ".", "hasSSE2", "(", ")", "?", "<STR_LIT>", ":", "MaskVT", ";", "return", "true", ";", "}", "if", "(", "MaskVT", ".", "is128BitVector", "(", ")", "&&", "Subtarget", ".", "hasSSE3", "(", ")", "&&", "AllowFloatDomain", ")", "{", "if", "(", "isTargetShuffleEquivalent", "(", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "{", "Shuffle", "=", "<STR_LIT>", ";", "SrcVT", "=", "DstVT", "=", "<STR_LIT>", ";", "return", "true", ";", "}", "if", "(", "isTargetShuffleEquivalent", "(", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "{", "Shuffle", "=", "<STR_LIT>", ";", "SrcVT", "=", "DstVT", "=", "<STR_LIT>", ";", "return", "true", ";", "}", "if", "(", "isTargetShuffleEquivalent", "(", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "{", "Shuffle", "=", "<STR_LIT>", ";", "SrcVT", "=", "DstVT", "=", "<STR_LIT>", ";", "return", "true", ";", "}", "}", "if", "(", "MaskVT", ".", "is256BitVector", "(", ")", "&&", "AllowFloatDomain", ")", "{", "assert", "(", "Subtarget", ".", "hasAVX", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "isTargetShuffleEquivalent", "(", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "{", "Shuffle", "=", "<STR_LIT>", ";", "SrcVT", "=", "DstVT", "=", "<STR_LIT>", ";", "return", "true", ";", "}", "if", "(", "isTargetShuffleEquivalent", "(", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "{"], "ground_truth": ["Shuffle", "=", "<STR_LIT>", ";"], "File": "X86ISelLowering (2)6", "Func": "matchUnaryShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17152, "Length": 449, "Cover_Rate": 0.4595701125895599, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>FrameLowering", "(", "const", "<ISA_LIT>Subtarget", "&", "STI", ")", ":", "TargetFrameLowering", "(", "StackGrowsDown", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "STI", "(", "STI", ")", "{"], "ground_truth": ["}"], "File": "RV16KFrameLowering", "Func": "RV16KFrameLowering", "Target": "RV16K", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17153, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";"], "ground_truth": ["}"], "File": "SystemZFrameLowering", "Func": "isFPCloseToIncomingSP", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17154, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMovKSymbolG1", "(", ")", "const", "{"], "ground_truth": ["return", "isMovWSymbol", "(", "{", "<ISA_LIT>MCExpr", "::", "VK_ABS_G1_NC", ",", "<ISA_LIT>MCExpr", "::", "VK_TPREL_G1_NC", ",", "<ISA_LIT>MCExpr", "::", "VK_DTPREL_G1_NC", "}", ")", ";"], "File": "AArch64AsmParser (2)2", "Func": "isMovKSymbolG1", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17155, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>BSel", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "mprocBranchSelector", "Func": "mprocBSel", "Target": "mproc", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17156, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isLegalICmpImmediate", "(", "int64_t", "Immed", ")", "const", "{", "if", "(", "<ISA_LIT>NoLegalImmediate", ")", "return", "Immed", ">=", "-", "<NUM_LIT>", "&&", "Immed", "<", "<NUM_LIT>", ";"], "ground_truth": ["return", "TargetLowering", "::", "isLegalICmpImmediate", "(", "Immed", ")", ";"], "File": "MSP430ISelLowering (2)1", "Func": "isLegalICmpImmediate", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17157, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "ExprLoc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "!", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Hash", ")", ")", "return", "Error", "(", "ExprLoc", ",", "<STR_LIT>", ")", ";", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "Val", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Val", ")", ")", "return", "Error", "(", "ExprLoc", ",", "<STR_LIT>", ")", ";", "int64_t", "Res", ";", "if", "(", "Val", "->", "evaluateAsAbsolute", "(", "Res", ")", ")", "if", "(", "Res", "<", "<NUM_LIT>", "||", "Res", ">", "<NUM_LIT>", ")", "return", "Error", "(", "ExprLoc", ",", "<STR_LIT>", ")", ";", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "CntOp", "=", "<STR_LIT>", "(", "Val", ",", "ExprLoc", ",", "getLexer", "(", ")", ".", "getLoc", "(", ")", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "getParser", "(", ")", ".", "eatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "}", "getParser", "(", ")", ".", "eatToEndOfStatement", "(", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getString", "(", ")", ",", "getLexer", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";"], "ground_truth": ["getLexer", "(", ")", ".", "Lex", "(", ")", ";"], "File": "MSP430AsmParser14", "Func": "parseRptDirective", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17158, "Length": 204, "Cover_Rate": 0.6623376623376623, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EnqueueExitsPass", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "X86EnqueueExits", "Func": "EnqueueExitsPass", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17159, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "<ISA_LIT>Operand", "*", "CreateConstant", "(", "int", "value", ",", "SMLoc", "S", ",", "SMLoc", "E", ",", "MCContext", "&", "Ctx", ")", "{", "<ISA_LIT>Operand", "*", "Op", "=", "new", "<ISA_LIT>Operand", "(", "Immediate", ")", ";", "Op", "->", "Imm", ".", "Val", "=", "MCConstantExpr", "::", "create", "(", "value", ",", "Ctx", ")", ";", "Op", "->", "StartLoc", "=", "S", ";"], "ground_truth": ["Op", "->", "EndLoc", "=", "E", ";"], "File": "PatmosAsmParser1", "Func": "CreateConstant", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 17160, "Length": 56, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "FltRounds", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "FPSCR", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "RMODE", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "FltRounds", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "RMODE", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)6", "Func": "LowerFLT_ROUNDS_", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17161, "Length": 82, "Cover_Rate": 0.4880952380952381, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "const", "MCExpr", "*", "Value", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Value", ")", ")", "return", "true", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "emitGPRel32Value", "(", "Value", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "Error", "(", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "MipsAsmParser22", "Func": "parseDirectiveGpWord", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17162, "Length": 77, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "fntype_callee", "=", "TREE_TYPE", "(", "CALL_EXPR_FN", "(", "exp_callee", ")", ")", ";", "if", "(", "decl_callee", ")", "{", "decl_callee", "=", "TREE_TYPE", "(", "decl_callee", ")", ";", "}", "else", "{", "decl_callee", "=", "fntype_callee", ";", "while", "(", "FUNCTION_TYPE", "!=", "TREE_CODE", "(", "decl_callee", ")", "&&", "METHOD_TYPE", "!=", "TREE_CODE", "(", "decl_callee", ")", ")", "{", "decl_callee", "=", "TREE_TYPE", "(", "decl_callee", ")", ";", "}", "}", "if", "(", "cfun", "->", "machine", "->", "is_interrupt", "||", "cfun", "->", "machine", "->", "is_signal", "||", "cfun", "->", "machine", "->", "is_naked", "||", "avr_naked_function_p", "(", "decl_callee", ")", ")", "{", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "avr", "Func": "avr_function_ok_for_sibcall", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 17163, "Length": 90, "Cover_Rate": 0.7627118644067796, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "OutgoingValueHandler", "::", "handleSplit", "(", "SmallVectorImpl", "<", "Register", ">", "&", "VRegs", ",", "ArrayRef", "<", "CCValAssign", ">", "ArgLocs", ",", "unsigned", "ArgLocsStartIndex", ",", "Register", "ArgsReg", ",", "const", "EVT", "&", "VT", ")", "{", "MIRBuilder", ".", "buildUnmerge", "(", "VRegs", ",", "ArgsReg", ")", ";", "setLeastSignificantFirst", "(", "VRegs", ")", ";", "if", "(", "!", "assignVRegs", "(", "VRegs", ",", "ArgLocs", ",", "ArgLocsStartIndex", ",", "VT", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "MipsCallLowering10", "Func": "handleSplit", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17164, "Length": 65, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256", ")", "__builtin_ia32_cvtpd2ps512_mask", "(", "(", "__v8df", ")", "__A", ",", "(", "__v8sf", ")", "_mm256_setzero_ps", "(", ")", ",", "(", "__mmask8", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_maskz_cvtpd_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17165, "Length": 27, "Cover_Rate": 0.5510204081632653, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "imm", "&", "(", "<NUM_LIT>", "<<", "(", "<NUM_LIT>", "-", "<NUM_LIT>", ")", ")", ")", "imm", "|=", "~", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "!", "Dis", "->", "tryAddingSymbolicOperand", "(", "Inst", ",", "imm", "<<", "<NUM_LIT>", ",", "Addr", ",", "true", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";"], "File": "AArch64Disassembler59", "Func": "DecodeUnconditionalBranch", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17166, "Length": 61, "Cover_Rate": 0.5350877192982456, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_smaxv8qi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vmax_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17167, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "TREE_CODE", "(", "decl", ")", "==", "VAR_DECL", "&&", "TREE_READONLY", "(", "decl", ")", "&&", "!", "TREE_SIDE_EFFECTS", "(", "decl", ")", "&&", "DECL_INITIAL", "(", "decl", ")", "&&", "(", "DECL_INITIAL", "(", "decl", ")", "==", "error_mark_node", "||", "TREE_CONSTANT", "(", "DECL_INITIAL", "(", "decl", ")", ")", ")", ")", "||", "TREE_CODE", "(", "decl", ")", "!=", "VAR_DECL", ")", "return", "readonly_data_section", ";", "else", "return", "data_section", ";", "}", "else", "{", "if", "(", "(", "TREE_CODE", "(", "decl", ")", "==", "VAR_DECL", "&&", "TREE_READONLY", "(", "decl", ")", "&&", "!", "TREE_SIDE_EFFECTS", "(", "decl", ")", "&&", "DECL_INITIAL", "(", "decl", ")", "&&", "(", "DECL_INITIAL", "(", "decl", ")", "==", "error_mark_node", "||", "TREE_CONSTANT", "(", "DECL_INITIAL", "(", "decl", ")", ")", ")", ")", "||", "TREE_CODE", "(", "decl", ")", "!=", "VAR_DECL", ")", "return", "readonly_data_section", ";", "else", "return", "data_section", ";", "}"], "ground_truth": ["}"], "File": "iq20003", "Func": "iq2000_select_section", "Target": "iq2000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17168, "Length": 121, "Cover_Rate": 0.8402777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "R600InstrInfo", "::", "usesTextureCache", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "const", "R600MachineFunctionInfo", "*", "MFI", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getInfo", "<", "R600MachineFunctionInfo", ">", "(", ")", ";", "return", "(", "MFI", "->", "ShaderType", "==", "ShaderType", "::", "COMPUTE", "&&", "usesVertexCache", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "||", "usesTextureCache", "(", "MI", "->", "getOpcode", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "R600InstrInfo11", "Func": "usesTextureCache", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17169, "Length": 64, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "int", "rs6000_hard_regno_nregs_hook", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{"], "ground_truth": ["return", "rs6000_hard_regno_nregs", "[", "mode", "]", "[", "regno", "]", ";"], "File": "rs6000", "Func": "rs6000_hard_regno_nregs_hook", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17170, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FastISel", "::", "SelectFPExt", "(", "const", "Instruction", "*", "I", ")", "{", "if", "(", "!", "Subtarget", "->", "hasVFP2Base", "(", ")", "||", "!", "Subtarget", "->", "hasFP64", "(", ")", ")", "return", "false", ";", "Value", "*", "V", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "I", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", "||", "!", "V", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", ")", "return", "false", ";"], "ground_truth": ["unsigned", "Op", "=", "getRegForValue", "(", "V", ")", ";"], "File": "ARMFastISel11", "Func": "SelectFPExt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17171, "Length": 76, "Cover_Rate": 0.5428571428571428, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "inMicro<ISA_LIT>Mode", "(", ")", "const", "{", "return", "InMicro<ISA_LIT>Mode", ";"], "ground_truth": ["}"], "File": "MipsSubtarget (2)", "Func": "inMicroMipsMode", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17172, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "x86_print_call_or_nop", "(", "FILE", "*", "file", ",", "const", "char", "*", "target", ")", "{", "if", "(", "flag_nop_mcount", ")", "fprintf", "(", "file", ",", "<STR_LIT>", "ASM_BYTE", "<STR_LIT>", ")", ";", "else", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "target", ")", ";"], "ground_truth": ["}"], "File": "i3867", "Func": "x86_print_call_or_nop", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17173, "Length": 38, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "sscanf", "(", "arg", ",", "HOST_WIDE_INT_PRINT_DEC", ",", "&", "s390_stack_guard", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "exact_log2", "(", "s390_stack_guard", ")", "==", "-", "<NUM_LIT>", ")", "error", "(", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "OPT_mstack_size_", ":", "if", "(", "sscanf", "(", "arg", ",", "HOST_WIDE_INT_PRINT_DEC", ",", "&", "s390_stack_size", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "exact_log2", "(", "s390_stack_size", ")", "==", "-", "<NUM_LIT>", ")", "error", "(", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "OPT_mtune_", ":", "return", "s390_handle_arch_option", "(", "arg", ",", "&", "s390_tune", ",", "&", "s390_tune_flags", ")", ";", "case", "OPT_mwarn_framesize_", ":", "return", "sscanf", "(", "arg", ",", "HOST_WIDE_INT_PRINT_DEC", ",", "&", "s390_warn_framesize", ")", "==", "<NUM_LIT>", ";", "default", ":", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "s3903", "Func": "s390_handle_option", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 17174, "Length": 111, "Cover_Rate": 0.7350993377483444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "Address", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Imm", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "(", "MI", ")", ";", "if", "(", "Subtarget", ".", "has<ISA_LIT>32r6", "(", ")", "||", "Subtarget", ".", "has<ISA_LIT>64r6", "(", ")", ")", "{", "Register", "BitcastW", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "Register", "Tmp", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "BB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addDef", "(", "BitcastW", ")", ".", "addUse", "(", "StoreVal", ")", ";", "BuildMI", "(", "*", "BB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addDef", "(", "Tmp", ")", ".", "addUse", "(", "BitcastW", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "BB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addUse", "(", "Tmp", ")", ".", "addUse", "(", "Address", ")", ".", "addImm", "(", "Imm", ")", ";", "}", "else", "{", "Register", "Tmp", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "BB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addDef", "(", "Tmp", ")", ".", "addUse", "(", "StoreVal", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "BB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addUse", "(", "Tmp", ")", ".", "addUse", "(", "Address", ")", ".", "addImm", "(", "Imm", "+", "(", "IsLittle", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "BB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addUse", "(", "Tmp", ")", ".", "addUse", "(", "Address", ")", ".", "addImm", "(", "Imm", "+", "(", "IsLittle", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ";"], "File": "MipsISelLowering107", "Func": "emitSTR_W", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17175, "Length": 290, "Cover_Rate": 0.7268170426065163, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "align", "=", "fieldFromInstruction32", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "align", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", "<<", "align", ")", ")", ";"], "File": "ARMDisassembler13", "Func": "DecodeAddrMode6Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17176, "Length": 80, "Cover_Rate": 0.7079646017699115, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Offset", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "parseSingleInteger", "(", "false", ",", "Operands", ")", ";", "}", "else", "{", "Operands", ".", "push_back", "(", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "<STR_LIT>", ",", "Offset", ".", "getLoc", "(", ")", ",", "Offset", ".", "getEndLoc", "(", ")", ",", "<STR_LIT>", "{", "<NUM_LIT>", "}", ")", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyAsmParser18", "Func": "parseOperandStartingWithInteger", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17177, "Length": 53, "Cover_Rate": 0.4344262295081967, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "MO", ":", "FirstI", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "unsigned", "R", "=", "MO", ".", "getReg", "(", ")", ";"], "ground_truth": ["if", "(", "SecondI", ".", "readsRegister", "(", "R", ",", "TRI", ")", ")", "return", "true", ";"], "File": "TPCVLIWPacketizer", "Func": "hasWriteToReadDep", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17178, "Length": 54, "Cover_Rate": 0.6835443037974683, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>ExpandPseudo", "::", "expandLoadAddress", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "MachineBasicBlock", "::", "iterator", "&", "NextMBBI", ")", "{", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "unsigned", "SecondOpcode", ";", "unsigned", "FlagsHi", ";", "if", "(", "MF", "->", "getTarget", "(", ")", ".", "isPositionIndependent", "(", ")", ")", "{"], "ground_truth": ["const", "auto", "&", "STI", "=", "MF", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";"], "File": "RISCVExpandPseudoInsts", "Func": "expandLoadAddress", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17179, "Length": 64, "Cover_Rate": 0.5470085470085471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Op32", "=", "<STR_LIT>", "(", "Opcode", ")", ";", "if", "(", "Op32", "==", "-", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["return", "pseudoToMCOpcode", "(", "Op32", ")", "!=", "-", "<NUM_LIT>", ";"], "File": "SIInstrInfo11", "Func": "hasVALU32BitEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17180, "Length": 27, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printdwordmem", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "printMemReference", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "X86ATTInstPrinter10", "Func": "printdwordmem", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17181, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OS", "<<", "<STR_LIT>", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "i", "--", ")", "OS", ".", "write_hex", "(", "(", "Value", "&", "(", "<NUM_LIT>", "<<", "(", "i", "*", "<NUM_LIT>", ")", ")", ")", ">>", "(", "i", "*", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsTargetStreamer (2)1", "Func": "printHex32", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17182, "Length": 44, "Cover_Rate": 0.7857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "machine_mode", "tmode", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "machine_mode", "mode0", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "if", "(", "!", "target", "||", "GET_MODE", "(", "target", ")", "!=", "tmode", "||", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "target", ",", "tmode", ")", ")", "target", "=", "gen_reg_rtx", "(", "tmode", ")", ";", "if", "(", "do_load", ")", "op0", "=", "gen_rtx_MEM", "(", "mode0", ",", "copy_to_mode_reg", "(", "Pmode", ",", "op0", ")", ")", ";", "else", "{", "if", "(", "VECTOR_MODE_P", "(", "mode0", ")", ")", "op0", "=", "safe_vector_operand", "(", "op0", ",", "mode0", ")", ";", "if", "(", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "op0", ",", "mode0", ")", ")", "op0", "=", "copy_to_mode_reg", "(", "mode0", ",", "op0", ")", ";", "}", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "target", ",", "op0", ")", ";", "if", "(", "!", "pat", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["emit_insn", "(", "pat", ")", ";"], "File": "arm-builtins", "Func": "arm_expand_unop_builtin", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17183, "Length": 164, "Cover_Rate": 0.7922705314009661, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "note", ";", "int", "v8", "=", "<NUM_LIT>", ";", "if", "(", "!", "far", "&&", "insn", "&&", "INSN_ADDRESSES_SET_P", "(", ")", ")", "{", "int", "delta", "=", "(", "INSN_ADDRESSES", "(", "INSN_UID", "(", "dest", ")", ")", "-", "INSN_ADDRESSES", "(", "INSN_UID", "(", "insn", ")", ")", ")", ";", "if", "(", "delta", "<", "-", "<NUM_LIT>", "||", "delta", ">=", "<NUM_LIT>", ")", "v8", "=", "<NUM_LIT>", ";", "}", "switch", "(", "mode", ")", "{", "case", "E_CCmode", ":", "case", "E_CCNZmode", ":", "case", "E_CCCmode", ":", "case", "E_CCVmode", ":", "labelno", "=", "<STR_LIT>", ";", "if", "(", "v8", ")", "labelno", "=", "<STR_LIT>", ";", "break", ";", "case", "E_CCXmode", ":", "case", "E_CCXNZmode", ":", "case", "E_CCXCmode", ":", "case", "E_CCXVmode", ":", "labelno", "=", "<STR_LIT>", ";", "gcc_assert", "(", "!", "v8", ")", ";", "break", ";", "case", "E_CCFPmode", ":", "case", "E_CCFPEmode", ":", "{", "static", "char", "v9_fcc_labelno", "[", "]", "=", "<STR_LIT>", ";", "v9_fcc_labelno", "[", "<NUM_LIT>", "]", "=", "REGNO", "(", "cc_reg", ")", "-", "SPARC_FIRST_V9_FCC_REG", "+", "'0'", ";", "labelno", "=", "v9_fcc_labelno", ";", "if", "(", "v8", ")", "{", "gcc_assert", "(", "REGNO", "(", "cc_reg", ")", "==", "SPARC_FCC_REG", ")", ";", "labelno", "=", "<STR_LIT>", ";", "}", "}", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "*", "labelno", "&&", "insn", "&&", "(", "note", "=", "find_reg_note", "(", "insn", ",", "REG_BR_PROB", ",", "NULL_RTX", ")", ")", ")", "{", "strcpy", "(", "p", ",", "(", "(", "profile_probability", "::", "from_reg_br_prob_note", "(", "XINT", "(", "note", ",", "<NUM_LIT>", ")", ")", ">=", "profile_probability", "::", "even", "(", ")", ")", "^", "far", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "p", "+=", "<NUM_LIT>", ";", "spaces", "-=", "<NUM_LIT>", ";", "}", "}", "else", "labelno", "=", "<STR_LIT>", ";", "if", "(", "spaces", ">", "<NUM_LIT>", ")", "*", "p", "++", "=", "'\\t'", ";", "else", "*", "p", "++", "=", "' '", ";", "strcpy", "(", "p", ",", "labelno", ")", ";", "p", "=", "strchr", "(", "p", ",", "'\\0'", ")", ";", "if", "(", "far", ")", "{", "strcpy", "(", "p", ",", "<STR_LIT>", ")", ";", "if", "(", "annul", "||", "!", "final_sequence", ")", "p", "[", "<NUM_LIT>", "]", "=", "'6'", ";", "p", "+=", "<NUM_LIT>", ";", "}", "*", "p", "++", "=", "'%'", ";", "*", "p", "++", "=", "'l'", ";", "*", "p", "++", "=", "label", "+", "'0'", ";"], "ground_truth": ["*", "p", "++", "=", "'%'", ";"], "File": "sparc", "Func": "output_cbranch", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17184, "Length": 336, "Cover_Rate": 0.3870967741935484, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Changed", "|=", "enableSC1Bit", "(", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Changed", "|=", "enableSC0Bit", "(", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}"], "ground_truth": ["return", "Changed", ";"], "File": "SIMemoryLegalizer11", "Func": "enableLoadCacheBypass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17185, "Length": 41, "Cover_Rate": 0.3037037037037037, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "I", ":", "CSRs", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "*", "Insn", ")", ".", "addReg", "(", "I", ",", "IsSave", "?", "RegState", "::", "Undef", ":", "RegState", "::", "Define", ")", ".", "addReg", "(", "Basereg", ")", ".", "addImm", "(", "Adjust", "+", "Idx", ")", ";"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "(", "IsSave", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", "<<", "TRI", "->", "getName", "(", "I", ")", "<<", "(", "IsSave", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", "<<", "(", "TRI", "->", "isVirtualRegister", "(", "Basereg", ")", "?", "<STR_LIT>", ":", "TRI", "->", "getName", "(", "Basereg", ")", ")", "<<", "<STR_LIT>", "<<", "(", "Adjust", "+", "Idx", ")", "<<", "<STR_LIT>", ")", ";"], "File": "AArch64FrameLowering62", "Func": "SaveRestoreSVEFromPointer", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17186, "Length": 107, "Cover_Rate": 0.3715277777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "aarch64_evpc_dup", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "rtx", "out", "=", "d", "->", "target", ";", "rtx", "in0", ";", "HOST_WIDE_INT", "elt", ";", "machine_mode", "vmode", "=", "d", "->", "vmode", ";", "rtx", "lane", ";", "if", "(", "d", "->", "vec_flags", "==", "VEC_SVE_PRED", "||", "d", "->", "perm", ".", "encoding", "(", ")", ".", "encoded_nelts", "(", ")", "!=", "<NUM_LIT>", "||", "!", "d", "->", "perm", "[", "<NUM_LIT>", "]", ".", "is_constant", "(", "&", "elt", ")", ")", "return", "false", ";", "if", "(", "d", "->", "vec_flags", "==", "VEC_SVE_DATA", "&&", "elt", ">=", "<NUM_LIT>", "*", "GET_MODE_UNIT_SIZE", "(", "vmode", ")", ")", "return", "false", ";", "if", "(", "d", "->", "testing_p", ")", "return", "true", ";", "in0", "=", "d", "->", "op0", ";"], "ground_truth": ["lane", "=", "GEN_INT", "(", "elt", ")", ";"], "File": "aarch64", "Func": "aarch64_evpc_dup", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17187, "Length": 114, "Cover_Rate": 0.7125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>TargetMC", "(", ")", "{", "for", "(", "Target", "*", "T", ":", "{", "&", "The<ISA_LIT>Target32", ",", "&", "The<ISA_LIT>Target64", "}", ")", "{", "RegisterMCAsmInfoFn", "X", "(", "*", "T", ",", "create<ISA_LIT>MCAsmInfo", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCInstrInfo", "(", "*", "T", ",", "create<ISA_LIT>MCInstrInfo", ")", ";"], "File": "WebAssemblyMCTargetDesc19", "Func": "LLVMInitializeWebAssemblyTargetMC", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17188, "Length": 39, "Cover_Rate": 0.7647058823529411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CallGraph", "&", "CG", "=", "getAnalysis", "<", "CallGraph", ">", "(", ")", ";", "CallGraphNode", "*", "ECN", "=", "CG", ".", "getExternalCallingNode", "(", ")", ";", "MarkIndirectlyCalledFunctions", "(", "M", ")", ";", "if", "(", "ECN", ")", "{"], "ground_truth": ["DFSTraverse", "(", "ECN", ",", "<NUM_LIT>", ")", ";"], "File": "PIC16Overlay", "Func": "runOnModule", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17189, "Length": 38, "Cover_Rate": 0.7169811320754716, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getMSA128Reg", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmParser (2)4", "Func": "addMSA128AsmRegOperands", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17190, "Length": 15, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "SDValue", "Elt", "=", "Op", ".", "getOperand", "(", "i", ")", ";", "if", "(", "Elt", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "!=", "VT", ".", "getVectorElementType", "(", ")", ")", "return", "false", ";", "if", "(", "!", "V0", ".", "getNode", "(", ")", ")", "{", "V0", "=", "Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "V0NumElts", "=", "V0", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "}", "if", "(", "Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "V0", ")", "{", "Mask", "[", "i", "]", "=", "(", "cast", "<", "ConstantSDNode", ">", "(", "Elt", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", ";", "continue", ";", "}", "else", "if", "(", "!", "V1", ".", "getNode", "(", ")", ")", "{", "V1", "=", "Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "V1", ")", "{"], "ground_truth": ["unsigned", "Lane", "=", "cast", "<", "ConstantSDNode", ">", "(", "Elt", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";"], "File": "AArch64ISelLowering109", "Func": "isKnownShuffleVector", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17191, "Length": 183, "Cover_Rate": 0.690566037735849, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "auto", "ValidMinMaxTys", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "auto", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "ValTy", ")", ";", "if", "(", "any_of", "(", "ValidMinMaxTys", ",", "[", "&", "LT", "]", "(", "MVT", "M", ")", "{", "return", "M", "==", "LT", ".", "second", ";", "}", ")", ")", "return", "LT", ".", "first", ";", "}", "static", "const", "TypeConversionCostTblEntry", "VectorSelectTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "AmortizationCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "AmortizationCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "AmortizationCost"], "ground_truth": ["}"], "File": "AArch64TargetTransformInfo", "Func": "getCmpSelInstrCost", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17192, "Length": 137, "Cover_Rate": 0.31065759637188206, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>RegisterInfo", "::", "requiresVirtualBaseRegisters", "(", "const", "MachineFunction", "&", ")", "const", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo (3)", "Func": "requiresVirtualBaseRegisters", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17193, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "unsigned", "long", "long", "sh_media_MCMPEQ_L", "(", "unsigned", "long", "long", "mm", ",", "unsigned", "long", "long", "mn", ")", "{", "typedef", "float", "v2si", "__attribute__", "(", "(", "mode", "(", "V2SI", ")", ")", ")", ";", "return", "(", "unsigned", "long", "long", ")", "__builtin_sh_media_MCMPEQ_L", "(", "(", "v2si", ")", "mm", ",", "(", "v2si", ")", "mn", ")", ";"], "ground_truth": ["}"], "File": "ushmedia1", "Func": "sh_media_MCMPEQ_L", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17194, "Length": 51, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "}", ";", "if", "(", "!", "CanShrinkOp", "(", "LHS", ")", "&&", "!", "CanShrinkOp", "(", "RHS", ")", ")", "return", "false", ";", "IRBuilder", "<", ">", "Builder", "(", "Mul", ")", ";", "auto", "*", "MulTy", "=", "cast", "<", "VectorType", ">", "(", "Op", "->", "getType", "(", ")", ")", ";", "unsigned", "NumElts", "=", "MulTy", "->", "getNumElements", "(", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "EvenMask", "(", "NumElts", "/", "<NUM_LIT>", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "OddMask", "(", "NumElts", "/", "<NUM_LIT>", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "NumElts", "/", "<NUM_LIT>", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "EvenMask", "[", "i", "]", "=", "i", "*", "<NUM_LIT>", ";", "OddMask", "[", "i", "]", "=", "i", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "}", "Value", "*", "NewMul", "=", "Builder", ".", "CreateMul", "(", "Mul", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Mul", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Value", "*", "EvenElts", "=", "Builder", ".", "CreateShuffleVector", "(", "NewMul", ",", "NewMul", ",", "EvenMask", ")", ";", "Value", "*", "OddElts", "=", "Builder", ".", "CreateShuffleVector", "(", "NewMul", ",", "NewMul", ",", "OddMask", ")", ";", "Value", "*", "MAdd", "=", "Builder", ".", "CreateAdd", "(", "EvenElts", ",", "OddElts", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ConcatMask", "(", "NumElts", ")", ";", "std", "::", "iota", "(", "ConcatMask", ".", "begin", "(", ")", ",", "ConcatMask", ".", "end", "(", ")", ",", "<NUM_LIT>", ")", ";", "Value", "*", "Zero", "=", "Constant", "::", "getNullValue", "(", "MAdd", "->", "getType", "(", ")", ")", ";", "Value", "*", "Concat", "=", "Builder", ".", "CreateShuffleVector", "(", "MAdd", ",", "Zero", ",", "ConcatMask", ")", ";", "Mul", "->", "replaceAllUsesWith", "(", "Concat", ")", ";", "Mul", "->", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "X86PartialReduction2", "Func": "tryMAddReplacement", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17195, "Length": 266, "Cover_Rate": 0.3929098966026588, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "v", "=", "Cexpr", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "stripPointerCasts", "(", ")", ";", "aggBuffer", "->", "addSymbol", "(", "v", ",", "Cexpr", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "aggBuffer", "->", "addZeros", "(", "<NUM_LIT>", ")", ";", "break", ";", "}", "}", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "}", "case", "Type", "::", "FloatTyID", ":", "case", "Type", "::", "DoubleTyID", ":", "{", "const", "ConstantFP", "*", "CFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "CPV", ")", ";", "const", "Type", "*", "Ty", "=", "CFP", "->", "getType", "(", ")", ";", "if", "(", "Ty", "==", "Type", "::", "getFloatTy", "(", "CPV", "->", "getContext", "(", ")", ")", ")", "{", "float", "float32", "=", "(", "float", ")", "CFP", "->", "getValueAPF", "(", ")", ".", "convertToFloat", "(", ")", ";", "ConvertFloatToBytes", "(", "ptr", ",", "float32", ")", ";", "aggBuffer", "->", "addBytes", "(", "ptr", ",", "<NUM_LIT>", ",", "Bytes", ")", ";", "}", "else", "if", "(", "Ty", "==", "Type", "::", "getDoubleTy", "(", "CPV", "->", "getContext", "(", ")", ")", ")", "{", "double", "float64", "=", "CFP", "->", "getValueAPF", "(", ")", ".", "convertToDouble", "(", ")", ";", "ConvertDoubleToBytes", "(", "ptr", ",", "float64", ")", ";", "aggBuffer", "->", "addBytes", "(", "ptr", ",", "<NUM_LIT>", ",", "Bytes", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "break", ";", "}", "case", "Type", "::", "PointerTyID", ":", "{", "if", "(", "const", "GlobalValue", "*", "GVar", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "CPV", ")", ")", "{", "aggBuffer", "->", "addSymbol", "(", "GVar", ",", "GVar", ")", ";", "}", "else", "if", "(", "const", "ConstantExpr", "*", "Cexpr", "=", "dyn_cast", "<", "ConstantExpr", ">", "(", "CPV", ")", ")", "{", "const", "Value", "*", "v", "=", "Cexpr", "->", "stripPointerCasts", "(", ")", ";", "aggBuffer", "->", "addSymbol", "(", "v", ",", "Cexpr", ")", ";", "}", "unsigned", "int", "s", "=", "TD", "->", "getTypeAllocSize", "(", "CPV", "->", "getType", "(", ")", ")", ";", "aggBuffer", "->", "addZeros", "(", "s", ")", ";", "break", ";", "}", "case", "Type", "::", "ArrayTyID", ":", "case", "Type", "::", "VectorTyID", ":", "case", "Type", "::", "StructTyID", ":", "{", "if", "(", "isa", "<", "ConstantArray", ">", "(", "CPV", ")", "||", "isa", "<", "ConstantVector", ">", "(", "CPV", ")", "||", "isa", "<", "ConstantStruct", ">", "(", "CPV", ")", "||", "isa", "<", "ConstantDataSequential", ">", "(", "CPV", ")", ")", "{", "int", "ElementSize", "=", "TD", "->", "getTypeAllocSize", "(", "CPV", "->", "getType", "(", ")", ")", ";", "bufferAggregateConstant", "(", "CPV", ",", "aggBuffer", ")", ";", "if", "(", "Bytes", ">", "ElementSize", ")", "aggBuffer", "->", "addZeros", "(", "Bytes", "-", "ElementSize", ")", ";", "}", "else", "if", "(", "isa", "<", "ConstantAggregateZero", ">", "(", "CPV", ")", ")", "aggBuffer", "->", "addZeros", "(", "Bytes", ")", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "}"], "ground_truth": ["default", ":"], "File": "NVPTXAsmPrinter6", "Func": "bufferLEByte", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17196, "Length": 413, "Cover_Rate": 0.4056974459724951, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ")", ";", "}", "if", "(", "Subtarget", "->", "hasAVX", "(", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "Mask", ",", "DAG", ")", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V1", ",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "Mask", ",", "DAG", ")", ")", ";", "}", "if", "(", "NumV2Elements", "==", "<NUM_LIT>", "&&", "Mask", "[", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", ")", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleAsElementInsertion", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "Subtarget", "->", "hasSSE41", "(", ")", ")", "{", "if", "(", "SDValue", "Blend", "=", "lowerVectorShuffleAsBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleAsInsertPS", "(", "Op", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "!", "isSingleSHUFPSMask", "(", "Mask", ")", ")", "if", "(", "SDValue", "BlendPerm", "=", "lowerVectorShuffleAsBlendAndPermute", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ")", "return", "BlendPerm", ";", "}", "if", "(", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ")", ";", "if", "(", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ")", ";"], "ground_truth": ["if", "(", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V2", ",", "V1", ")", ";"], "File": "X86ISelLowering200", "Func": "lowerV4F32VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17197, "Length": 327, "Cover_Rate": 0.5093457943925234, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_shuffle_f32x4", "(", "__m256", "__W", ",", "__mmask8", "__U", ",", "__m256", "__A", ",", "__m256", "__B", ",", "const", "int", "__imm", ")", "{"], "ground_truth": ["return", "(", "__m256", ")", "__builtin_ia32_shuf_f32x4_256_mask", "(", "(", "__v8sf", ")", "__A", ",", "(", "__v8sf", ")", "__B", ",", "__imm", ",", "(", "__v8sf", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_mask_shuffle_f32x4", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17198, "Length": 61, "Cover_Rate": 0.9838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_move_insn", "(", "value4word", ",", "new_val", ")", ";", "}", "else", "{", "if", "(", "NDS32_EXT_DSP_P", "(", ")", ")", "{", "rtx", "tmp", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "convert_move", "(", "tmp", ",", "value", ",", "true", ")", ";", "emit_insn", "(", "gen_insvsi_internal", "(", "tmp", ",", "gen_int_mode", "(", "<NUM_LIT>", ",", "SImode", ")", ",", "tmp", ")", ")", ";", "emit_insn", "(", "gen_pkbbsi_1", "(", "value4word", ",", "tmp", ",", "tmp", ")", ")", ";", "}", "else", "{", "rtx", "tmp1", ",", "tmp2", ",", "tmp3", ",", "tmp4", ";", "tmp1", "=", "expand_binop", "(", "SImode", ",", "and_optab", ",", "value", ",", "gen_int_mode", "(", "<NUM_LIT>", ",", "SImode", ")", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_WIDEN", ")", ";", "tmp2", "=", "expand_binop", "(", "SImode", ",", "ashl_optab", ",", "tmp1", ",", "gen_int_mode", "(", "<NUM_LIT>", ",", "SImode", ")", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_WIDEN", ")", ";", "tmp3", "=", "expand_binop", "(", "SImode", ",", "ior_optab", ",", "tmp1", ",", "tmp2", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_WIDEN", ")", ";", "tmp4", "=", "expand_binop", "(", "SImode", ",", "ashl_optab", ",", "tmp3", ",", "gen_int_mode", "(", "<NUM_LIT>", ",", "SImode", ")", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_WIDEN", ")", ";", "emit_insn", "(", "gen_iorsi3", "(", "value4word", ",", "tmp3", ",", "tmp4", ")", ")", ";", "}", "}", "return", "value4word", ";"], "ground_truth": ["}"], "File": "nds32-memory-manipulation", "Func": "nds32_gen_dup_4_byte_to_word_value_aux", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17199, "Length": 184, "Cover_Rate": 0.7076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ")", "const", "{", "MCFixupKind", "Kind", "=", "Fixup", ".", "getKind", "(", ")", ";", "Value", "=", "adjustFixupValue", "(", "Fixup", ",", "Value", ")", ";", "if", "(", "!", "Value", ")", "return", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "unsigned", "NumBytes", "=", "(", "getFixupKindInfo", "(", "Kind", ")", ".", "TargetSize", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "unsigned", "FullSize", ";", "switch", "(", "(", "unsigned", ")", "Kind", ")", "{", "case", "FK_Data_2", ":", "case", "<STR_LIT>", ":", "FullSize", "=", "<NUM_LIT>", ";", "break", ";", "case", "FK_Data_8", ":", "case", "<STR_LIT>", ":", "FullSize", "=", "<NUM_LIT>", ";", "break", ";", "case", "FK_Data_4", ":", "default", ":"], "ground_truth": ["FullSize", "=", "<NUM_LIT>", ";"], "File": "MipsAsmBackend20", "Func": "applyFixup", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17200, "Length": 114, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>DeadRegisterDefinitions", "::", "processMachineBasicBlock", "(", "MachineBasicBlock", "&", "MBB", ")", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "usesFrameIndex", "(", "MI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "continue", ";", "}", "if", "(", "MI", ".", "definesRegister", "(", "<STR_LIT>", ")", "||", "MI", ".", "definesRegister", "(", "<STR_LIT>", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "continue", ";", "}", "if", "(", "atomicBarrierDroppedOnZero", "(", "MI", ".", "getOpcode", "(", ")", ")", "||", "atomicReadDroppedOnZero", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "continue", ";", "}", "const", "MCInstrDesc", "&", "Desc", "=", "MI", ".", "getDesc", "(", ")", ";", "for", "(", "int", "I", "=", "<NUM_LIT>", ",", "E", "=", "Desc", ".", "getNumDefs", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "I", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "Reg", ")", "||", "(", "!", "MO", ".", "isDead", "(", ")", "&&", "!", "MRI", "->", "use_nodbg_empty", "(", "Reg", ")", ")", ")", "continue", ";", "assert", "(", "!", "MO", ".", "isImplicit", "(", ")", "&&", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "I", "<<", "<STR_LIT>", ";", "MI", ".", "print", "(", "dbgs", "(", ")", ")", ")", ";", "if", "(", "MI", ".", "isRegTiedToUseOperand", "(", "I", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "continue", ";", "}", "const", "TargetRegisterClass", "*", "RC", "=", "TII", "->", "getRegClass", "(", "Desc", ",", "I", ",", "TRI", ",", "MF", ")", ";", "unsigned", "NewReg", ";", "if", "(", "RC", "==", "nullptr", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "continue", ";", "}", "else", "if", "(", "RC", "->", "contains", "(", "<STR_LIT>", ")", ")", "NewReg", "=", "<STR_LIT>", ";", "else", "if", "(", "RC", "->", "contains", "(", "<STR_LIT>", ")", ")", "NewReg", "=", "<STR_LIT>", ";", "else", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "File": "AArch64DeadRegisterDefinitionsPass17", "Func": "processMachineBasicBlock", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17201, "Length": 349, "Cover_Rate": 0.8512195121951219, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "mode", "=", "alpha_compute_xfloating_mode_arg", "(", "code", ",", "ALPHA_FPRM_CHOP", ")", ";", "out_operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "mode", ")", ";", "noperands", "=", "<NUM_LIT>", ";", "break", ";", "case", "FLOAT_TRUNCATE", ":", "mode", "=", "alpha_compute_xfloating_mode_arg", "(", "code", ",", "alpha_fprm", ")", ";", "out_operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "mode", ")", ";", "noperands", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "break", ";", "}", "alpha_emit_xfloating_libcall", "(", "func", ",", "operands", "[", "<NUM_LIT>", "]", ",", "out_operands", ",", "noperands", ",", "gen_rtx_fmt_e", "(", "orig_code", ",", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";"], "ground_truth": ["}"], "File": "alpha", "Func": "alpha_emit_xfloating_cvt", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 17202, "Length": 91, "Cover_Rate": 0.5652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "ground_truth": ["else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "MSP430InstrInfo13", "Func": "loadRegFromStackSlot", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17203, "Length": 89, "Cover_Rate": 0.4258373205741627, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "int", "RegisterIndex", "=", "<STR_LIT>", ";", "RegisterIndex", "<=", "<STR_LIT>", ";", "++", "RegisterIndex", ")", "{", "if", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "RegisterIndex", ")", "&&", "!", "(", "std", "::", "find", "(", "UsedRegisters", ".", "begin", "(", ")", ",", "UsedRegisters", ".", "end", "(", ")", ",", "RegisterIndex", ")", "!=", "UsedRegisters", ".", "end", "(", ")", ")", ")", "{", "return", "RegisterIndex", ";"], "ground_truth": ["}"], "File": "LeonPasses12", "Func": "getUnusedFPRegister", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17204, "Length": 58, "Cover_Rate": 0.7435897435897436, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>MCCodeEmitter", "::", "getMovePRegSingleOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "assert", "(", "(", "(", "OpNo", "==", "<NUM_LIT>", ")", "||", "(", "OpNo", "==", "<NUM_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";", "MCOperand", "Op", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "assert", "(", "Op", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "switch", "(", "Op", ".", "getReg", "(", ")", ")", "{", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "MipsMCCodeEmitter (2)2", "Func": "getMovePRegSingleOpValue", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17205, "Length": 83, "Cover_Rate": 0.5570469798657718, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ResTys", ".", "push_back", "(", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "<STR_LIT>", ",", "ResTyElts", ")", ")", ";", "}", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "<STR_LIT>", ")", ";", "ResTys", ".", "push_back", "(", "<STR_LIT>", ")", ";", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ",", "dl", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "<NUM_LIT>", ")", ";", "bool", "IsImmUpdate", "=", "isPerfectIncrement", "(", "Inc", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "NumVecs", ")", ";", "Ops", ".", "push_back", "(", "IsImmUpdate", "?", "Reg0", ":", "Inc", ")", ";", "}", "SDValue", "SuperReg", ";", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "<NUM_LIT>", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "<NUM_LIT>", ")", ";", "if", "(", "NumVecs", "==", "<NUM_LIT>", ")", "{", "if", "(", "is64BitVector", ")", "SuperReg", "=", "SDValue", "(", "createDRegPairNode", "(", "<STR_LIT>", ",", "V0", ",", "V1", ")", ",", "<NUM_LIT>", ")", ";", "else", "SuperReg", "=", "SDValue", "(", "createQRegPairNode", "(", "<STR_LIT>", ",", "V0", ",", "V1", ")", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "<NUM_LIT>", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "<NUM_LIT>", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "<NUM_LIT>", ")", ":", "N", "->", "getOperand", "(", "Vec0Idx", "+", "<NUM_LIT>", ")", ";", "if", "(", "is64BitVector", ")", "SuperReg", "=", "SDValue", "(", "createQuadDRegsNode", "(", "<STR_LIT>", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "<NUM_LIT>", ")", ";", "else", "SuperReg", "=", "SDValue", "(", "createQuadQRegsNode", "(", "<STR_LIT>", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "<NUM_LIT>", ")", ";", "}", "Ops", ".", "push_back", "(", "SuperReg", ")", ";", "Ops", ".", "push_back", "(", "getI32Imm", "(", "Lane", ",", "dl", ")", ")", ";", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "unsigned", "Opc", "=", "(", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "QOpcodes", "[", "OpcodeIndex", "]", ")", ";", "SDNode", "*", "VLdLn", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ")", ";", "CurDAG", "->", "setNodeMemRefs", "(", "cast", "<", "MachineSDNode", ">", "(", "VLdLn", ")", ",", "{", "MemOp", "}", ")", ";", "if", "(", "!", "IsLoad", ")", "{", "ReplaceNode", "(", "N", ",", "VLdLn", ")", ";", "return", ";", "}"], "ground_truth": ["SuperReg", "=", "SDValue", "(", "VLdLn", ",", "<NUM_LIT>", ")", ";"], "File": "ARMISelDAGToDAG103", "Func": "SelectVLDSTLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17206, "Length": 413, "Cover_Rate": 0.4398296059637913, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "V", "=", "M", "<", "Size", "?", "V1", ":", "V2", ";", "if", "(", "V", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "SDValue", "Input", "=", "V", ".", "getOperand", "(", "M", "%", "Size", ")", ";", "if", "(", "Input", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "<STR_LIT>", "(", "Input", ")", ")", "Zeroable", "[", "i", "]", "=", "true", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)4", "Func": "computeZeroableShuffleElements", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17207, "Length": 58, "Cover_Rate": 0.3005181347150259, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "code", ")", "{", "case", "CONST_INT", ":", "*", "total", "=", "mcore_const_costs", "(", "x", ",", "outer_code", ")", ";", "return", "true", ";", "case", "CONST", ":", "case", "LABEL_REF", ":", "case", "SYMBOL_REF", ":", "*", "total", "=", "<NUM_LIT>", ";", "return", "true", ";", "case", "CONST_DOUBLE", ":", "*", "total", "=", "<NUM_LIT>", ";", "return", "true", ";", "case", "AND", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "mcore_and_cost", "(", "x", ")", ")", ";", "return", "true", ";", "case", "IOR", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "mcore_ior_cost", "(", "x", ")", ")", ";", "return", "true", ";", "case", "DIV", ":", "case", "UDIV", ":", "case", "MOD", ":", "case", "UMOD", ":", "case", "FLOAT", ":", "case", "FIX", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";"], "ground_truth": ["default", ":"], "File": "mcore3", "Func": "mcore_rtx_costs", "Target": "mcore", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 17208, "Length": 114, "Cover_Rate": 0.8321167883211679, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getImm", "(", ")", "->", "print", "(", "OS", ")", ";", "break", ";", "case", "MemBarrierOpt", ":", "OS", "<<", "<STR_LIT>", "<<", "MemBOptToString", "(", "getMemBarrierOpt", "(", ")", ")", "<<", "<STR_LIT>", ";", "break", ";", "case", "Memory", ":", "OS", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "getMemBaseRegNum", "(", ")", ";", "if", "(", "getMemOffsetIsReg", "(", ")", ")", "{", "OS", "<<", "<STR_LIT>", "<<", "getMemOffsetRegNum", "(", ")", ";", "if", "(", "getMemOffsetRegShifted", "(", ")", ")", "{", "OS", "<<", "<STR_LIT>", "<<", "getMemShiftType", "(", ")", ";", "OS", "<<", "<STR_LIT>", "<<", "*", "getMemShiftAmount", "(", ")", ";", "}", "}", "else", "{", "OS", "<<", "<STR_LIT>", "<<", "*", "getMemOffset", "(", ")", ";", "}", "if", "(", "getMemOffsetIsReg", "(", ")", ")", "OS", "<<", "<STR_LIT>", ";", "if", "(", "getMemPreindexed", "(", ")", ")", "OS", "<<", "<STR_LIT>", ";", "if", "(", "getMemPostindexed", "(", ")", ")", "OS", "<<", "<STR_LIT>", ";", "if", "(", "getMemNegative", "(", ")", ")", "OS", "<<", "<STR_LIT>", ";", "if", "(", "getMemWriteback", "(", ")", ")", "OS", "<<", "<STR_LIT>", ";", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ProcIFlags", ":", "{", "OS", "<<", "<STR_LIT>", ";", "unsigned", "IFlags", "=", "getProcIFlags", "(", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "--", "i", ")", "if", "(", "IFlags", "&", "(", "<NUM_LIT>", "<<", "i", ")", ")", "OS", "<<", "<STR_LIT>", "(", "<NUM_LIT>", "<<", "i", ")", ";", "OS", "<<", "<STR_LIT>", ";", "break", ";", "}", "case", "Register", ":", "OS", "<<", "<STR_LIT>", "<<", "getReg", "(", ")", "<<", "<STR_LIT>", ";", "break", ";", "case", "RegisterList", ":", "case", "DPRRegisterList", ":", "case", "SPRRegisterList", ":", "{", "OS", "<<", "<STR_LIT>", ";", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "RegList", "=", "getRegList", "(", ")", ";", "for", "(", "SmallVectorImpl", "<", "unsigned", ">", "::", "const_iterator", "I", "=", "RegList", ".", "begin", "(", ")", ",", "E", "=", "RegList", ".", "end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "OS", "<<", "*", "I", ";", "if", "(", "++", "I", "<", "E", ")", "OS", "<<", "<STR_LIT>", ";", "}"], "ground_truth": ["OS", "<<", "<STR_LIT>", ";"], "File": "ARMAsmParser8", "Func": "dump", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17209, "Length": 298, "Cover_Rate": 0.7146282973621103, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>RegisterInfo", "::", "<ISA_LIT>RegisterInfo", "(", "<ISA_LIT>TargetMachine", "&", "tm", ",", "const", "TargetInstrInfo", "&", "tii", ")", ":", "<ISA_LIT>GenRegisterInfo", "(", "<STR_LIT>", ")", ",", "TM", "(", "tm", ")", ",", "TII", "(", "tii", ")", "{"], "ground_truth": ["StackAlign", "=", "TM", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ";"], "File": "TLCS900RegisterInfo", "Func": "TLCS900RegisterInfo", "Target": "TLCS900", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17210, "Length": 41, "Cover_Rate": 0.9318181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PhiEntry", "(", "const", "VNInfo", "*", "Phi", ",", "unsigned", "PredIdx", ",", "LaneBitmask", "DefinedLanes", ")", ":", "Phi", "(", "Phi", ")", ",", "PredIdx", "(", "PredIdx", ")", ",", "DefinedLanes", "(", "DefinedLanes", ")", "{"], "ground_truth": ["}"], "File": "SIWholeQuadMode1", "Func": "PhiEntry", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17211, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Subo", "=", "(", "size", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "Even", "=", "MRI", ".", "getSubReg", "(", "Reg", ",", "Sube", ")", ";", "unsigned", "Odd", "=", "MRI", ".", "getSubReg", "(", "Reg", ",", "Subo", ")", ";"], "ground_truth": ["O", "<<", "getRegisterName", "(", "Even", ")", "<<", "<STR_LIT>", "<<", "getRegisterName", "(", "Odd", ")", ";"], "File": "AArch64InstPrinter (2)", "Func": "printGPRSeqPairsClassOperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17212, "Length": 51, "Cover_Rate": 0.4146341463414634, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "ST", ".", "is64Bit", "(", ")", "||", "ST", ".", "isTargetDarwin", "(", ")", ")", "Ret", "+=", "<STR_LIT>", ";", "else", "Ret", "+=", "<STR_LIT>", ";", "if", "(", "ST", ".", "is64Bit", "(", ")", ")", "Ret", "+=", "<STR_LIT>", ";", "else", "Ret", "+=", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "!", "ST", ".", "is64Bit", "(", ")", "&&", "ST", ".", "isOSWindows", "(", ")", ")", "Ret", "+=", "<STR_LIT>", ";"], "File": "X86Subtarget15", "Func": "computeDataLayout", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17213, "Length": 60, "Cover_Rate": 0.379746835443038, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_cvtpd_epu64", "(", "__mmask8", "__U", ",", "__m512d", "__A", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_cvtpd2uqq512_mask", "(", "(", "__v8df", ")", "__A", ",", "(", "__v8di", ")", "_mm512_setzero_si512", "(", ")", ",", "(", "__mmask8", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512dqintrin", "Func": "_mm512_maskz_cvtpd_epu64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17214, "Length": 49, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "dest", "=", "adjust_address", "(", "dest", ",", "V2DImode", ",", "<NUM_LIT>", ")", ";", "source", "=", "gen_lowpart", "(", "V2DImode", ",", "source", ")", ";", "}", "tmp", "=", "can_create_pseudo_p", "(", ")", "?", "gen_reg_rtx_and_attrs", "(", "source", ")", ":", "source", ";", "permute_src", "=", "rs6000_gen_le_vsx_permute", "(", "source", ",", "mode", ")", ";", "permute_tmp", "=", "rs6000_gen_le_vsx_permute", "(", "tmp", ",", "mode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "tmp", ",", "permute_src", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "dest", ",", "permute_tmp", ")", ")", ";"], "ground_truth": ["}"], "File": "powerpcspe", "Func": "rs6000_emit_le_vsx_store", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17215, "Length": 73, "Cover_Rate": 0.6083333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "mep_rewrite_mult", "(", "rtx_insn", "*", "insn", ",", "rtx", "pattern", ")", "{", "rtx", "hi_clobber", ";", "hi_clobber", "=", "XVECEXP", "(", "pattern", ",", "<NUM_LIT>", ",", "XVECLEN", "(", "pattern", ",", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ";", "XEXP", "(", "hi_clobber", ",", "<NUM_LIT>", ")", "=", "gen_rtx_REG", "(", "SImode", ",", "HI_REGNO", ")", ";"], "ground_truth": ["PATTERN", "(", "insn", ")", "=", "pattern", ";"], "File": "mep", "Func": "mep_rewrite_mult", "Target": "mep", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17216, "Length": 54, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "wi", ".", "want_locations", "=", "true", ";", "walk_gimple_seq", "(", "body", ",", "NULL", ",", "check_op_callback", ",", "&", "wi", ")", ";", "chk_function_decl", "(", "fntype", ",", "fun", "->", "function_start_locus", ")", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "pru-passes", "Func": "execute", "Target": "pru", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17217, "Length": 30, "Cover_Rate": 0.36585365853658536, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Optional", "<", "int64_t", ">", "Imm", "=", "getConstantVRegSExtVal", "(", "CombinedOffset", ",", "*", "MRI", ")", ")", "{", "uint32_t", "SOffset", ",", "ImmOffset", ";", "if", "(", "<STR_LIT>", "(", "*", "Imm", ",", "SOffset", ",", "ImmOffset", ",", "&", "RBI", ".", "Subtarget", ",", "Alignment", ")", ")", "{", "VOffsetReg", "=", "B", ".", "buildConstant", "(", "S32", ",", "<NUM_LIT>", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "SOffsetReg", "=", "B", ".", "buildConstant", "(", "S32", ",", "SOffset", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "InstOffsetVal", "=", "ImmOffset", ";", "B", ".", "getMRI", "(", ")", "->", "setRegBank", "(", "VOffsetReg", ",", "<STR_LIT>", ")", ";", "B", ".", "getMRI", "(", ")", "->", "setRegBank", "(", "SOffsetReg", ",", "<STR_LIT>", ")", ";", "return", "SOffset", "+", "ImmOffset", ";", "}", "}", "Register", "Base", ";", "unsigned", "Offset", ";", "std", "::", "tie", "(", "Base", ",", "Offset", ")", "=", "<STR_LIT>", "(", "*", "MRI", ",", "CombinedOffset", ")", ";", "uint32_t", "SOffset", ",", "ImmOffset", ";", "if", "(", "Offset", ">", "<NUM_LIT>", "&&", "<STR_LIT>", "(", "Offset", ",", "SOffset", ",", "ImmOffset", ",", "&", "RBI", ".", "Subtarget", ",", "Alignment", ")", ")", "{", "if", "(", "RBI", ".", "getRegBank", "(", "Base", ",", "*", "MRI", ",", "*", "RBI", ".", "TRI", ")", "==", "&", "<STR_LIT>", ")", "{", "VOffsetReg", "=", "Base", ";", "SOffsetReg", "=", "B", ".", "buildConstant", "(", "S32", ",", "SOffset", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "B", ".", "getMRI", "(", ")", "->", "setRegBank", "(", "SOffsetReg", ",", "<STR_LIT>", ")", ";", "InstOffsetVal", "=", "ImmOffset", ";", "return", "<NUM_LIT>", ";", "}", "if", "(", "SOffset", "==", "<NUM_LIT>", ")", "{", "VOffsetReg", "=", "B", ".", "buildConstant", "(", "S32", ",", "<NUM_LIT>", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "B", ".", "getMRI", "(", ")", "->", "setRegBank", "(", "VOffsetReg", ",", "<STR_LIT>", ")", ";", "SOffsetReg", "=", "Base", ";", "InstOffsetVal", "=", "ImmOffset", ";", "return", "<NUM_LIT>", ";", "}", "}", "if", "(", "MachineInstr", "*", "Add", "=", "getOpcodeDef", "(", "<STR_LIT>", ",", "CombinedOffset", ",", "*", "MRI", ")", ")", "{", "Register", "Src0", "=", "getSrcRegIgnoringCopies", "(", "*", "MRI", ",", "Add", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "Register", "Src1", "=", "getSrcRegIgnoringCopies", "(", "*", "MRI", ",", "Add", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["const", "RegisterBank", "*", "Src0Bank", "=", "RBI", ".", "getRegBank", "(", "Src0", ",", "*", "MRI", ",", "*", "RBI", ".", "TRI", ")", ";"], "File": "AMDGPURegisterBankInfo56", "Func": "setBufferOffsets", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17218, "Length": 350, "Cover_Rate": 0.5862646566164154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "I", "=", "B", ".", "begin", "(", ")", ",", "E", "=", "B", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "I", "=", "NextI", ")", "{", "MachineInstr", "*", "MI", "=", "&", "*", "I", ";", "NextI", "=", "std", "::", "next", "(", "I", ")", ";", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "case", "TargetOpcode", "::", "COPY", ":", "Changed", "|=", "expandCopy", "(", "B", ",", "I", ",", "MRI", ",", "HII", ",", "NewRegs", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Changed", "|=", "expandStoreInt", "(", "B", ",", "I", ",", "MRI", ",", "HII", ",", "NewRegs", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Changed", "|=", "expandLoadInt", "(", "B", ",", "I", ",", "MRI", ",", "HII", ",", "NewRegs", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Changed", "|=", "expandStoreVecPred", "(", "B", ",", "I", ",", "MRI", ",", "HII", ",", "NewRegs", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Changed", "|=", "expandLoadVecPred", "(", "B", ",", "I", ",", "MRI", ",", "HII", ",", "NewRegs", ")", ";", "break", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["Changed", "|=", "expandLoadVec2", "(", "B", ",", "I", ",", "MRI", ",", "HII", ",", "NewRegs", ")", ";"], "File": "HexagonFrameLowering10", "Func": "expandSpillMacros", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17219, "Length": 185, "Cover_Rate": 0.6271186440677966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_vgf2p8mulb_v64qi", "(", "(", "__v64qi", ")", "__A", ",", "(", "__v64qi", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "gfniintrin", "Func": "_mm512_gf2p8mul_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17220, "Length": 18, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MF", ".", "getFrameInfo", "(", ")", "->", "getObjectSize", "(", "FrameIdx", ")", ">=", "(", "RC", "->", "getSize", "(", ")", "/", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "Alignment", "=", "(", "RC", "->", "getSize", "(", ")", "/", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["bool", "isAligned", "=", "(", "TM", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ">=", "Alignment", ")", "||", "RI", ".", "canRealignStack", "(", "MF", ")", ";"], "File": "X86InstrInfo47", "Func": "storeRegToStackSlot", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17221, "Length": 69, "Cover_Rate": 0.40588235294117647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "ME", ";", "ME", "=", "MCSymbolRefExpr", "::", "Create", "(", "Symbol", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "MC", ")", ";", "if", "(", "!", "MO", ".", "isJTI", "(", ")", "&&", "MO", ".", "getOffset", "(", ")", ")", "ME", "=", "MCBinaryExpr", "::", "CreateAdd", "(", "ME", ",", "MCConstantExpr", "::", "Create", "(", "MO", ".", "getOffset", "(", ")", ",", "MC", ")", ",", "MC", ")", ";", "return", "(", "MCOperand", "::", "CreateExpr", "(", "ME", ")", ")", ";"], "ground_truth": ["}"], "File": "HexagonMCInstLower32", "Func": "GetSymbolRef", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17222, "Length": 70, "Cover_Rate": 0.7216494845360825, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RemainderOffsetInfo", ".", "find", "(", "Remainder", ")", "==", "RemainderOffsetInfo", ".", "end", "(", ")", ")", "RemainderOffsetInfo", "[", "Remainder", "]", "=", "std", "::", "make_pair", "(", "j", ",", "<NUM_LIT>", ")", ";", "else", "RemainderOffsetInfo", "[", "Remainder", "]", ".", "second", "++", ";", "}", "}", "unsigned", "MaxCountRemainder", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "<", "(", "unsigned", ")", "Form", ";", "j", "++", ")", "if", "(", "(", "RemainderOffsetInfo", ".", "find", "(", "j", ")", "!=", "RemainderOffsetInfo", ".", "end", "(", ")", ")", "&&", "RemainderOffsetInfo", "[", "j", "]", ".", "second", ">", "RemainderOffsetInfo", "[", "MaxCountRemainder", "]", ".", "second", ")", "MaxCountRemainder", "=", "j", ";", "if", "(", "RemainderOffsetInfo", "[", "MaxCountRemainder", "]", ".", "second", "<", "DispFormPrepMinThreshold", ")", "return", "false", ";", "if", "(", "MaxCountRemainder", "==", "<NUM_LIT>", ")", "return", "true", ";", "const", "SCEV", "*", "Offset", "=", "BucketChain", ".", "Elements", "[", "RemainderOffsetInfo", "[", "MaxCountRemainder", "]", ".", "first", "]", ".", "Offset", ";", "BucketChain", ".", "BaseSCEV", "=", "SE", "->", "getAddExpr", "(", "BucketChain", ".", "BaseSCEV", ",", "Offset", ")", ";", "for", "(", "auto", "&", "E", ":", "BucketChain", ".", "Elements", ")", "{", "if", "(", "E", ".", "Offset", ")", "E", ".", "Offset", "=", "cast", "<", "SCEVConstant", ">", "(", "SE", "->", "getMinusSCEV", "(", "E", ".", "Offset", ",", "Offset", ")", ")", ";", "else", "E", ".", "Offset", "=", "cast", "<", "SCEVConstant", ">", "(", "SE", "->", "getNegativeSCEV", "(", "Offset", ")", ")", ";", "}", "std", "::", "swap", "(", "BucketChain", ".", "Elements", "[", "RemainderOffsetInfo", "[", "MaxCountRemainder", "]", ".", "first", "]", ",", "BucketChain", ".", "Elements", "[", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "PPCLoopInstrFormPrep14", "Func": "prepareBaseForDispFormChain", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17223, "Length": 238, "Cover_Rate": 0.6878612716763006, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>AsmPrinter", "(", "TargetMachine", "&", "TM", ",", "std", "::", "unique_ptr", "<", "MCStreamer", ">", "Streamer", ")", ":", "AsmPrinter", "(", "TM", ",", "std", "::", "move", "(", "Streamer", ")", ")", "{"], "ground_truth": ["}"], "File": "OR1KAsmPrinter1", "Func": "OR1KAsmPrinter", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17224, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCRegisterClass", "&", "XRegClass", "=", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ";", "bool", "isXReg", "=", "XRegClass", ".", "contains", "(", "FirstReg", ")", ",", "isWReg", "=", "WRegClass", ".", "contains", "(", "FirstReg", ")", ";", "if", "(", "!", "isXReg", "&&", "!", "isWReg", ")", "{", "Error", "(", "S", ",", "<STR_LIT>", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCRegisterInfo", "*", "RI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "FirstEncoding", "=", "RI", "->", "getEncodingValue", "(", "FirstReg", ")", ";", "if", "(", "FirstEncoding", "&", "<NUM_LIT>", ")", "{", "Error", "(", "S", ",", "<STR_LIT>", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "SMLoc", "M", "=", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Error", "(", "M", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "getParser", "(", ")", ".", "Lex", "(", ")", ";", "SMLoc", "E", "=", "getLoc", "(", ")", ";", "int", "SecondReg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "SecondReg", "==", "-", "<NUM_LIT>", ")", "{", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "RI", "->", "getEncodingValue", "(", "SecondReg", ")", "!=", "FirstEncoding", "+", "<NUM_LIT>", "||", "(", "isXReg", "&&", "!", "XRegClass", ".", "contains", "(", "SecondReg", ")", ")", "||", "(", "isWReg", "&&", "!", "WRegClass", ".", "contains", "(", "SecondReg", ")", ")", ")", "{", "Error", "(", "E", ",", "<STR_LIT>", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "MatchOperand_ParseFail", ";"], "File": "AArch64AsmParser59", "Func": "tryParseGPRSeqPair", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17225, "Length": 211, "Cover_Rate": 0.5567282321899736, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_storeu_ps", "(", "void", "*", "__P", ",", "__m512", "__A", ")", "{", "*", "(", "__m512_u", "*", ")", "__P", "=", "__A", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_storeu_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17226, "Length": 33, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "LiteralSize", ";", "if", "(", "Desc", ".", "TSFlags", "&", "(", "<STR_LIT>", "|", "<STR_LIT>", "|", "<STR_LIT>", "|", "<STR_LIT>", "|", "<STR_LIT>", "|", "<STR_LIT>", ")", ")", "{", "if", "(", "<STR_LIT>", "(", "Opcode", ",", "<STR_LIT>", "::", "imm", ")", "!=", "-", "<NUM_LIT>", ")", "{", "++", "NumLiterals", ";", "LiteralSize", "=", "<NUM_LIT>", ";", "}", "SmallDenseSet", "<", "unsigned", ">", "SGPRsUsed", ";", "unsigned", "SGPRUsed", "=", "findImplicitSGPRReadInVOP", "(", "Inst", ")", ";", "if", "(", "SGPRUsed", "!=", "<STR_LIT>", ")", "{", "SGPRsUsed", ".", "insert", "(", "SGPRUsed", ")", ";", "++", "ConstantBusUseCount", ";", "}", "const", "int", "Src0Idx", "=", "<STR_LIT>", "(", "Opcode", ",", "<STR_LIT>", "::", "src0", ")", ";", "const", "int", "Src1Idx", "=", "<STR_LIT>", "(", "Opcode", ",", "<STR_LIT>", "::", "src1", ")", ";", "const", "int", "Src2Idx", "=", "<STR_LIT>", "(", "Opcode", ",", "<STR_LIT>", "::", "src2", ")", ";", "const", "int", "OpIndices", "[", "]", "=", "{", "Src0Idx", ",", "Src1Idx", ",", "Src2Idx", "}", ";", "for", "(", "int", "OpIdx", ":", "OpIndices", ")", "{", "if", "(", "OpIdx", "==", "-", "<NUM_LIT>", ")", "break", ";", "const", "MCOperand", "&", "MO", "=", "Inst", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "usesConstantBus", "(", "Inst", ",", "OpIdx", ")", ")", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "LastSGPR", "=", "mc2PseudoReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "SGPRsUsed", ".", "count", "(", "LastSGPR", ")", ")", "{", "SGPRsUsed", ".", "insert", "(", "LastSGPR", ")", ";", "++", "ConstantBusUseCount", ";", "}", "}", "else", "{", "if", "(", "Desc", ".", "OpInfo", "[", "OpIdx", "]", ".", "OperandType", "==", "MCOI", "::", "OPERAND_IMMEDIATE", ")", "continue", ";", "unsigned", "Size", "=", "<STR_LIT>", "(", "Desc", ",", "OpIdx", ")", ";", "if", "(", "Size", "<", "<NUM_LIT>", ")", "Size", "=", "<NUM_LIT>", ";", "if", "(", "NumLiterals", "==", "<NUM_LIT>", ")", "{"], "ground_truth": ["NumLiterals", "=", "<NUM_LIT>", ";"], "File": "AMDGPUAsmParser1", "Func": "validateConstantBusLimitations", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17227, "Length": 264, "Cover_Rate": 0.6013667425968109, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vgetq_lane_p64", "(", "poly64x2_t", "__a", ",", "const", "int", "__b", ")", "{"], "ground_truth": ["return", "(", "poly64_t", ")", "__builtin_neon_vget_lanev2di", "(", "(", "int64x2_t", ")", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon_vgetq_lane_p64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17228, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DirectXSubtarget", "::", "DirectXSubtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "DirectXTargetMachine", "&", "TM", ")", ":", "DirectXGenSubtargetInfo", "(", "TT", ",", "CPU", ",", "CPU", ",", "FS", ")", ",", "TL", "(", "TM", ",", "*", "this", ")", "{"], "ground_truth": ["}"], "File": "DirectXSubtarget", "Func": "DirectXSubtarget", "Target": "DirectX", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17229, "Length": 41, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Function", "*", "Callee", "=", "CS", ".", "getCalledFunction", "(", ")", ";", "if", "(", "!", "Callee", "||", "Callee", "->", "size", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "const", "BasicBlock", "&", "BB", "=", "Callee", "->", "getEntryBlock", "(", ")", ";", "if", "(", "const", "Instruction", "*", "I", "=", "BB", ".", "getFirstNonPHI", "(", ")", ")", "{", "if", "(", "!", "isa", "<", "CallInst", ">", "(", "I", ")", ")", "{", "return", "false", ";", "}", "if", "(", "isa", "<", "ReturnInst", ">", "(", "*", "std", "::", "next", "(", "I", "->", "getIterator", "(", ")", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Callee", "->", "getName", "(", ")", "<<", "'\\n'", ")", ";", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUInline", "Func": "isWrapperOnlyCall", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17230, "Length": 110, "Cover_Rate": 0.9016393442622951, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "AMDGPUInstrInfo", "::", "canFoldMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "Ops", ")", "const", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUInstrInfo10", "Func": "canFoldMemoryOperand", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17231, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "EmitToStreamer", "(", "MCStreamer", "&", "S", ",", "const", "MCInst", "&", "Inst", ")", "{"], "ground_truth": ["MCInst", "CInst", ";"], "File": "RISCVAsmPrinter", "Func": "EmitToStreamer", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17232, "Length": 18, "Cover_Rate": 0.3050847457627119, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore1", "Func": "DisassembleNEONFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17233, "Length": 11, "Cover_Rate": 0.3055555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "size", ">", "<NUM_LIT>", "*", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "(", "HOST_WIDE_INT", ")", "size", ";"], "ground_truth": ["}"], "File": "vax", "Func": "vax_return_pops_args", "Target": "vax", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17234, "Length": 15, "Cover_Rate": 0.4838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "!", "isUndefOrEqual", "(", "Mask", "[", "<NUM_LIT>", "]", ",", "NumElts", ")", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "if", "(", "!", "isUndefOrEqual", "(", "Mask", "[", "i", "]", ",", "i", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "X86ISelLowering114", "Func": "isMOVLMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17235, "Length": 72, "Cover_Rate": 0.6990291262135923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Opcode", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "X86InstrInfo112", "Func": "hasPartialRegUpdate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17236, "Length": 95, "Cover_Rate": 0.472636815920398, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FOOffset", "=", "(", "Reg", "-", "<ISA_LIT>64IntRegs", ")", "*", "<NUM_LIT>", "-", "<NUM_LIT>", "*", "<NUM_LIT>", ";", "}", "else", "FOOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "unsigned", "NumRegs", "=", "(", "Flags", ".", "getByValSize", "(", ")", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "unsigned", "LastFI", "=", "MFI", "->", "CreateFixedObject", "(", "NumRegs", "*", "<NUM_LIT>", ",", "FOOffset", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "LastFI", ",", "PtrTy", ")", ";", "InVals", ".", "push_back", "(", "FIN", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "(", "Reg", "!=", "<ISA_LIT>64IntRegs", "+", "<NUM_LIT>", ")", "&&", "(", "I", "<", "NumRegs", ")", ";", "++", "Reg", ",", "++", "I", ")", "{", "unsigned", "VReg", "=", "AddLiveIn", "(", "MF", ",", "*", "Reg", ",", "<STR_LIT>", ")", ";", "SDValue", "StorePtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrTy", ",", "FIN", ",", "DAG", ".", "getConstant", "(", "I", "*", "<NUM_LIT>", ",", "PtrTy", ")", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "DAG", ".", "getRegister", "(", "VReg", ",", "<STR_LIT>", ")", ",", "StorePtr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "OutChains", ".", "push_back", "(", "Store", ")", ";"], "ground_truth": ["}"], "File": "MipsISelLowering11", "Func": "CopyMips64ByValRegs", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17237, "Length": 183, "Cover_Rate": 0.6310344827586207, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "regno", "==", "ARG_REGISTER", "(", "<NUM_LIT>", ")", "||", "(", "TARGET_32BIT", "&&", "TARGET_AAPCS_BASED", "&&", "TARGET_HARD_FLOAT", "&&", "regno", "==", "FIRST_VFP_REGNUM", ")", "||", "(", "TARGET_IWMMXT_ABI", "&&", "regno", "==", "FIRST_IWMMXT_REGNUM", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "arm", "Func": "arm_function_value_regno_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17238, "Length": 35, "Cover_Rate": 0.7608695652173914, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "mem", "=", "adjust_address", "(", "m_tramp", ",", "SImode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "mem", ",", "chain_value", ")", ";"], "ground_truth": ["mem", "=", "adjust_address", "(", "m_tramp", ",", "SImode", ",", "<NUM_LIT>", ")", ";"], "File": "moxie", "Func": "moxie_trampoline_init", "Target": "moxie", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17239, "Length": 29, "Cover_Rate": 0.35365853658536583, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "IdxReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "LLT", "DstTy", "=", "MRI", "->", "getType", "(", "DstReg", ")", ";", "LLT", "SrcTy", "=", "MRI", "->", "getType", "(", "SrcReg", ")", ";", "const", "RegisterBank", "*", "DstRB", "=", "RBI", ".", "getRegBank", "(", "DstReg", ",", "*", "MRI", ",", "TRI", ")", ";", "const", "RegisterBank", "*", "SrcRB", "=", "RBI", ".", "getRegBank", "(", "SrcReg", ",", "*", "MRI", ",", "TRI", ")", ";", "const", "RegisterBank", "*", "IdxRB", "=", "RBI", ".", "getRegBank", "(", "IdxReg", ",", "*", "MRI", ",", "TRI", ")", ";", "if", "(", "IdxRB", "->", "getID", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "TRI", ".", "getRegClassForTypeOnBank", "(", "SrcTy", ",", "*", "SrcRB", ")", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "TRI", ".", "getRegClassForTypeOnBank", "(", "DstTy", ",", "*", "DstRB", ")", ";", "if", "(", "!", "SrcRC", "||", "!", "DstRC", ")", "return", "false", ";", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "SrcReg", ",", "*", "SrcRC", ",", "*", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "DstRC", ",", "*", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "IdxReg", ",", "<STR_LIT>", ",", "*", "MRI", ")", ")", "return", "false", ";", "MachineBasicBlock", "*", "BB", "=", "MI", ".", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "const", "bool", "Is64", "=", "DstTy", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ";", "unsigned", "SubReg", ";", "std", "::", "tie", "(", "IdxReg", ",", "SubReg", ")", "=", "computeIndirectRegIndex", "(", "*", "MRI", ",", "TRI", ",", "SrcRC", ",", "IdxReg", ",", "DstTy", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", ";", "if", "(", "SrcRB", "->", "getID", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "DstTy", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", "&&", "!", "Is64", ")", "return", "false", ";", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "IdxReg", ")", ";", "unsigned", "Opc", "=", "Is64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ",", "<NUM_LIT>", ",", "SubReg", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "SrcRB", "->", "getID", "(", ")", "!=", "<STR_LIT>", "||", "DstTy", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "STI", ".", "useVGPRIndexMode", "(", ")", ")", "{", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "IdxReg", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ",", "<NUM_LIT>", ",", "SubReg", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUInstructionSelector17", "Func": "selectG_EXTRACT_VECTOR_ELT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17240, "Length": 462, "Cover_Rate": 0.7924528301886793, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "UseMI", "->", "isCopy", "(", ")", "&&", "UseMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ".", "isPhysical", "(", ")", "&&", "!", "TRI", "->", "isSGPRReg", "(", "*", "MRI", ",", "UseMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "{", "numVGPRUses", "++", ";", "}", "if", "(", "Visited", ".", "insert", "(", "UseMI", ")", ".", "second", ")", "worklist", ".", "insert", "(", "UseMI", ")", ";", "continue", ";", "}", "if", "(", "UseMI", "->", "isPHI", "(", ")", ")", "{", "const", "TargetRegisterClass", "*", "UseRC", "=", "MRI", "->", "getRegClass", "(", "Use", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "TRI", "->", "isSGPRReg", "(", "*", "MRI", ",", "Use", ".", "getReg", "(", ")", ")", "&&", "UseRC", "!=", "&", "<STR_LIT>", ")", "numVGPRUses", "++", ";", "continue", ";", "}", "const", "TargetRegisterClass", "*", "OpRC", "=", "TII", "->", "getOpRegClass", "(", "*", "UseMI", ",", "UseMI", "->", "getOperandNo", "(", "&", "Use", ")", ")", ";", "if", "(", "!", "TRI", "->", "isSGPRClass", "(", "OpRC", ")", "&&", "OpRC", "!=", "&", "<STR_LIT>", "&&", "OpRC", "!=", "&", "<STR_LIT>", ")", "{", "numVGPRUses", "++", ";", "}", "}", "}", "Register", "PHIRes", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["const", "TargetRegisterClass", "*", "RC0", "=", "MRI", "->", "getRegClass", "(", "PHIRes", ")", ";"], "File": "SIFixSGPRCopies27", "Func": "processPHINode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17241, "Length": 196, "Cover_Rate": 0.3029366306027821, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasBitPreservingFPLogic", "(", "EVT", "VT", ")", "const", "override", "{"], "ground_truth": ["return", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", ".", "isVector", "(", ")", ";"], "File": "X86ISelLowering", "Func": "hasBitPreservingFPLogic", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17242, "Length": 24, "Cover_Rate": 0.8275862068965517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "DataLayout", "&", "DL", "=", "SI", "->", "getModule", "(", ")", "->", "getDataLayout", "(", ")", ";", "unsigned", "SubVecSize", "=", "DL", ".", "getTypeSizeInBits", "(", "SubVecTy", ")", ";", "bool", "EltIs64Bits", "=", "DL", ".", "getTypeSizeInBits", "(", "EltTy", ")", "==", "<NUM_LIT>", ";", "if", "(", "!", "Subtarget", "->", "hasNEON", "(", ")", "||", "(", "SubVecSize", "!=", "<NUM_LIT>", "&&", "SubVecSize", "!=", "<NUM_LIT>", ")", "||", "EltIs64Bits", ")", "return", "false", ";", "if", "(", "EltTy", "->", "isHalfTy", "(", ")", ")", "return", "false", ";", "Value", "*", "Op0", "=", "SVI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "Op1", "=", "SVI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "SI", ")", ";", "if", "(", "EltTy", "->", "isPointerTy", "(", ")", ")", "{", "Type", "*", "IntTy", "=", "DL", ".", "getIntPtrType", "(", "EltTy", ")", ";", "Type", "*", "IntVecTy", "=", "VectorType", "::", "get", "(", "IntTy", ",", "Op0", "->", "getType", "(", ")", "->", "getVectorNumElements", "(", ")", ")", ";", "Op0", "=", "Builder", ".", "CreatePtrToInt", "(", "Op0", ",", "IntVecTy", ")", ";", "Op1", "=", "Builder", ".", "CreatePtrToInt", "(", "Op1", ",", "IntVecTy", ")", ";", "SubVecTy", "=", "VectorType", "::", "get", "(", "IntTy", ",", "LaneLen", ")", ";", "}", "static", "const", "<STR_LIT>", "StoreInts", "[", "<NUM_LIT>", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "SmallVector", "<", "Value", "*", ",", "<NUM_LIT>", ">", "Ops", ";"], "ground_truth": ["Type", "*", "Int8Ptr", "=", "Builder", ".", "getInt8PtrTy", "(", "SI", "->", "getPointerAddressSpace", "(", ")", ")", ";"], "File": "ARMISelLowering184", "Func": "lowerInterleavedStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17243, "Length": 217, "Cover_Rate": 0.3888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "JTI", ",", "DAG", ".", "getGLOBAL_OFFSET_TABLE", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "JTI", ",", "Hi", ")", ";"], "File": "AlphaISelLowering4", "Func": "LowerJumpTable", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17244, "Length": 41, "Cover_Rate": 0.328, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "__maxlevel", "==", "<NUM_LIT>", "||", "__maxlevel", "<", "__leaf", ")", "return", "<NUM_LIT>", ";", "__cpuid", "(", "__leaf", ",", "*", "__eax", ",", "*", "__ebx", ",", "*", "__ecx", ",", "*", "__edx", ")", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "cpuid", "Func": "__get_cpuid", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17245, "Length": 34, "Cover_Rate": 0.40963855421686746, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "bool", "getPreviousInstr", "(", "MachineBasicBlock", "::", "iterator", "&", "I", ",", "MachineBasicBlock", "&", "MBB", ")", "{"], "ground_truth": ["if", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", "{"], "File": "X86FixupLEAs1", "Func": "getPreviousInstr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17246, "Length": 27, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "parser", ".", "addAliasForDirective", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";", "AssemblerOptions", ".", "push_back", "(", "llvm", "::", "make_unique", "<", "<ISA_LIT>AssemblerOptions", ">", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";", "AssemblerOptions", ".", "push_back", "(", "llvm", "::", "make_unique", "<", "<ISA_LIT>AssemblerOptions", ">", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";", "getTargetStreamer", "(", ")", ".", "updateABIInfo", "(", "*", "this", ")", ";", "if", "(", "!", "isABI_O32", "(", ")", "&&", "!", "useOddSPReg", "(", ")", "!=", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "CurrentFn", "=", "nullptr", ";", "IsPicEnabled", "=", "(", "getContext", "(", ")", ".", "getObjectFileInfo", "(", ")", "->", "getRelocM", "(", ")", "==", "Reloc", "::", "PIC_", ")", ";", "IsCpRestoreSet", "=", "false", ";", "CpRestoreOffset", "=", "-", "<NUM_LIT>", ";", "Triple", "TheTriple", "(", "sti", ".", "getTargetTriple", "(", ")", ")", ";"], "ground_truth": ["if", "(", "(", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "mips", ")", "||", "(", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "mips64", ")", ")", "IsLittleEndian", "=", "false", ";"], "File": "MipsAsmParser", "Func": "MipsAsmParser", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17247, "Length": 161, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "unsigned", "RotAmt", "=", "V", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "SmallVector", "<", "ValueBit", ",", "<NUM_LIT>", ">", "LHSBits", "(", "Bits", ".", "size", "(", ")", ")", ";", "getValueBits", "(", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "LHSBits", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Bits", ".", "size", "(", ")", ";", "++", "i", ")", "Bits", "[", "i", "]", "=", "LHSBits", "[", "i", "<", "RotAmt", "?", "i", "+", "(", "Bits", ".", "size", "(", ")", "-", "RotAmt", ")", ":", "i", "-", "RotAmt", "]", ";", "return", "true", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "unsigned", "ShiftAmt", "=", "V", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "SmallVector", "<", "ValueBit", ",", "<NUM_LIT>", ">", "LHSBits", "(", "Bits", ".", "size", "(", ")", ")", ";", "getValueBits", "(", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "LHSBits", ")", ";", "for", "(", "unsigned", "i", "=", "ShiftAmt", ";", "i", "<", "Bits", ".", "size", "(", ")", ";", "++", "i", ")", "Bits", "[", "i", "]", "=", "LHSBits", "[", "i", "-", "ShiftAmt", "]", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "ShiftAmt", ";", "++", "i", ")", "Bits", "[", "i", "]", "=", "ValueBit", "(", "ValueBit", "::", "ConstZero", ")", ";", "return", "true", ";", "}", "break", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["if", "(", "isa", "<", "ConstantSDNode", ">", "(", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{"], "File": "PPCISelDAGToDAG (2)1", "Func": "getValueBits", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17248, "Length": 249, "Cover_Rate": 0.36191860465116277, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCCodeEmitter", "*", "llvm", "::", "create<ISA_LIT>MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "MCII", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCContext", "&", "Ctx", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>MCCodeEmitter", "(", "MCII", ",", "STI", ",", "Ctx", ")", ";"], "File": "MBlazeMCCodeEmitter", "Func": "createMBlazeMCCodeEmitter", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17249, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "Shift", "=", "<NUM_LIT>", ";", "if", "(", "ConstantSDNode", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "ShiftAmt", ")", ")", "{", "unsigned", "bytes", "=", "unsigned", "(", "CN", "->", "getZExtValue", "(", ")", ")", ">>", "<NUM_LIT>", ";", "unsigned", "bits", "=", "unsigned", "(", "CN", "->", "getZExtValue", "(", ")", ")", "&", "<NUM_LIT>", ";", "if", "(", "bytes", ">", "<NUM_LIT>", ")", "{", "bytes", "=", "<NUM_LIT>", "-", "bytes", ";", "Shift", "=", "CurDAG", "->", "getTargetNode", "(", "<STR_LIT>", ",", "dl", ",", "VecVT", ",", "SDValue", "(", "UpperLowerSelect", ",", "<NUM_LIT>", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "bytes", ",", "ShiftAmtVT", ")", ")", ";", "}", "if", "(", "bits", ">", "<NUM_LIT>", ")", "{", "bits", "=", "<NUM_LIT>", "-", "bits", ";", "Shift", "=", "CurDAG", "->", "getTargetNode", "(", "<STR_LIT>", ",", "dl", ",", "VecVT", ",", "SDValue", "(", "(", "Shift", "!=", "<NUM_LIT>", "?", "Shift", ":", "UpperLowerSelect", ")", ",", "<NUM_LIT>", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "bits", ",", "ShiftAmtVT", ")", ")", ";", "}", "}", "else", "{", "SDNode", "*", "NegShift", "=", "CurDAG", "->", "getTargetNode", "(", "<STR_LIT>", ",", "dl", ",", "ShiftAmtVT", ",", "ShiftAmt", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "ShiftAmtVT", ")", ")", ";", "Shift", "=", "CurDAG", "->", "getTargetNode", "(", "<STR_LIT>", ",", "dl", ",", "VecVT", ",", "SDValue", "(", "UpperLowerSelect", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "NegShift", ",", "<NUM_LIT>", ")", ")", ";", "Shift", "=", "CurDAG", "->", "getTargetNode", "(", "<STR_LIT>", ",", "dl", ",", "VecVT", ",", "SDValue", "(", "Shift", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "NegShift", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "SPUISelDAGToDAG5", "Func": "SelectSRAi64", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17250, "Length": 227, "Cover_Rate": 0.4468503937007874, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Loc", ".", "Location", ".", "WasmLoc", "=", "{", "<STR_LIT>", ",", "LocalNum", "}", ";", "}", "else", "{", "Loc", ".", "Location", ".", "WasmLoc", "=", "{", "<STR_LIT>", ",", "<NUM_LIT>", "}", ";", "}"], "ground_truth": ["return", "Loc", ";"], "File": "WebAssemblyFrameLowering5", "Func": "getDwarfFrameBase", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17251, "Length": 31, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "static_cast", "<", "unsigned", ">", "(", "MAI", "->", "SrcLang", ")", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "static_cast", "<", "unsigned", ">", "(", "MAI", "->", "SrcLangVersion", ")", ")", ")", ";"], "File": "SPIRVAsmPrinter", "Func": "outputDebugSourceAndStrings", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17252, "Length": 40, "Cover_Rate": 0.5797101449275363, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "static_cast", "<", "const", "<ISA_LIT>Subtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ".", "hasMSA", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "&", "<STR_LIT>", "[", "<STR_LIT>", "]", ";"], "ground_truth": ["}"], "File": "MipsRegisterBankInfo10", "Func": "getMSAMapping", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17253, "Length": 31, "Cover_Rate": 0.6326530612244898, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vld2_dup_p8", "(", "const", "poly8_t", "*", "__a", ")", "{"], "ground_truth": ["union", "{", "poly8x8x2_t", "__i", ";", "__builtin_neon_ti", "__o", ";", "}", "__rv", ";"], "File": "arm", "Func": "neon_vld2_dup_p8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17254, "Length": 19, "Cover_Rate": 0.48717948717948717, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "M0", "=", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "V", ",", "Chain", ")", ";"], "ground_truth": ["return", "SDValue", "(", "M0", ",", "<NUM_LIT>", ")", ";"], "File": "SIISelLowering95", "Func": "copyToM0", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17255, "Length": 29, "Cover_Rate": 0.5178571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "size_t", "TagHeaderSize", "=", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "Streamer", ".", "EmitIntValue", "(", "VendorHeaderSize", "+", "TagHeaderSize", "+", "ContentsSize", ",", "<NUM_LIT>", ")", ";", "Streamer", ".", "EmitBytes", "(", "CurrentVendor", ")", ";", "Streamer", ".", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Streamer", ".", "EmitIntValue", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "Streamer", ".", "EmitIntValue", "(", "TagHeaderSize", "+", "ContentsSize", ",", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "Contents", ".", "size", "(", ")", ";", "++", "i", ")", "{", "AttributeItemType", "item", "=", "Contents", "[", "i", "]", ";", "Streamer", ".", "EmitULEB128IntValue", "(", "item", ".", "Tag", ")", ";", "switch", "(", "item", ".", "Type", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "AttributeItemType", "::", "NumericAttribute", ":", "Streamer", ".", "EmitULEB128IntValue", "(", "item", ".", "IntValue", ")", ";"], "ground_truth": ["break", ";"], "File": "ARMAsmPrinter109", "Func": "Finish", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17256, "Length": 124, "Cover_Rate": 0.6775956284153005, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCDisassembler", "*", "Dis", "=", "static_cast", "<", "const", "MCDisassembler", "*", ">", "(", "Decoder", ")", ";", "return", "Dis", "->", "tryAddingSymbolicOperand", "(", "MI", ",", "Value", ",", "Address", ",", "IsBranch", ",", "Offset", ",", "Width", ")", ";"], "ground_truth": ["}"], "File": "DLXDisassembler", "Func": "tryAddingSymbolicOperand", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17257, "Length": 34, "Cover_Rate": 0.5396825396825397, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "auto", "*", "CmpRHSC", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "CmpRHS", ")", ";", "if", "(", "CmpRHSC", "&&", "CmpRHSC", "->", "isNullValue", "(", ")", ")", "CmpRHS", "=", "CmpLHS", ";", "}", "unsigned", "CC", ";", "bool", "NeedSwap", ";", "std", "::", "tie", "(", "CC", ",", "NeedSwap", ")", "=", "get<ISA_LIT>SSEConditionCode", "(", "Predicate", ")", ";", "if", "(", "CC", ">", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "NeedSwap", ")", "std", "::", "swap", "(", "CmpLHS", ",", "CmpRHS", ")", ";", "static", "unsigned", "OpcTable", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ";", "unsigned", "*", "Opc", "=", "nullptr", ";", "switch", "(", "RetVT", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "Opc", "=", "&", "OpcTable", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "&", "OpcTable", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", ";", "break", ";", "}", "const", "Value", "*", "LHS", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "Value", "*", "RHS", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "LHSReg", "=", "getRegForValue", "(", "LHS", ")", ";", "bool", "LHSIsKill", "=", "hasTrivialKill", "(", "LHS", ")", ";", "unsigned", "RHSReg", "=", "getRegForValue", "(", "RHS", ")", ";", "bool", "RHSIsKill", "=", "hasTrivialKill", "(", "RHS", ")", ";", "unsigned", "CmpLHSReg", "=", "getRegForValue", "(", "CmpLHS", ")", ";", "bool", "CmpLHSIsKill", "=", "hasTrivialKill", "(", "CmpLHS", ")", ";", "unsigned", "CmpRHSReg", "=", "getRegForValue", "(", "CmpRHS", ")", ";", "bool", "CmpRHSIsKill", "=", "hasTrivialKill", "(", "CmpRHS", ")", ";", "if", "(", "!", "LHSReg", "||", "!", "RHSReg", "||", "!", "CmpLHS", "||", "!", "CmpRHS", ")", "return", "false", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TLI", ".", "getRegClassFor", "(", "RetVT", ")", ";", "unsigned", "ResultReg", ";", "if", "(", "Subtarget", "->", "hasAVX", "(", ")", ")", "{", "const", "TargetRegisterClass", "*", "FR32", "=", "&", "<STR_LIT>", ";", "const", "TargetRegisterClass", "*", "VR128", "=", "&", "<STR_LIT>", ";", "unsigned", "CmpOpcode", "=", "(", "RetVT", ".", "SimpleTy", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "BlendOpcode", "=", "(", "RetVT", ".", "SimpleTy", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "CmpReg", "=", "fastEmitInst_rri", "(", "CmpOpcode", ",", "FR32", ",", "CmpLHSReg", ",", "CmpLHSIsKill", ",", "CmpRHSReg", ",", "CmpRHSIsKill", ",", "CC", ")", ";", "unsigned", "VBlendReg", "=", "fastEmitInst_rrr", "(", "BlendOpcode", ",", "VR128", ",", "RHSReg", ",", "RHSIsKill", ",", "LHSReg", ",", "LHSIsKill", ",", "CmpReg", ",", "true", ")", ";", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "VBlendReg", ")", ";", "}", "else", "{", "unsigned", "CmpReg", "=", "fastEmitInst_rri", "(", "Opc", "[", "<NUM_LIT>", "]", ",", "RC", ",", "CmpLHSReg", ",", "CmpLHSIsKill", ",", "CmpRHSReg", ",", "CmpRHSIsKill", ",", "CC", ")", ";"], "ground_truth": ["unsigned", "AndReg", "=", "fastEmitInst_rr", "(", "Opc", "[", "<NUM_LIT>", "]", ",", "RC", ",", "CmpReg", ",", "false", ",", "LHSReg", ",", "LHSIsKill", ")", ";"], "File": "X86FastISel (2)6", "Func": "X86FastEmitSSESelect", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17258, "Length": 454, "Cover_Rate": 0.6494992846924177, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "RegisterPair", "=", "CPPairDecoderTable", "[", "RegNo", "/", "<NUM_LIT>", "]", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "RegisterPair", ")", ")", ";"], "File": "SparcDisassembler (2)1", "Func": "DecodeCPPairRegisterClass", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17259, "Length": 33, "Cover_Rate": 0.559322033898305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<STR_LIT>", "(", "STI", ")", "&&", "(", "STI", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", "||", "STI", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDPAL", ")", ")", "{", "OutStreamer", "->", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getTextSection", "(", ")", ")", ";", "getTargetStreamer", "(", ")", "->", "EmitCodeEnd", "(", ")", ";", "}", "return", "AsmPrinter", "::", "doFinalization", "(", "M", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter50", "Func": "doFinalization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17260, "Length": 69, "Cover_Rate": 0.711340206185567, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "TripCount", "=", "LoopCount", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "+", "TripCountAdjust", ";", "LoopCount", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "TripCount", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "PPCInstrInfo", "Func": "adjustTripCount", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17261, "Length": 31, "Cover_Rate": 0.49206349206349204, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "GET_CODE", "(", "x", ")", "==", "REG", "&&", "INT_REG_OK_FOR_BASE_P", "(", "x", ",", "strict", ")", ";"], "ground_truth": ["}"], "File": "rs60003", "Func": "legitimate_indirect_address_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17262, "Length": 16, "Cover_Rate": 0.5925925925925926, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "Reloc", "::", "Model", "getEffectiveRelocModel", "(", "const", "Triple", "&", "TT", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ")", "{", "if", "(", "RM", ".", "hasValue", "(", ")", ")", "return", "*", "RM", ";", "if", "(", "TT", ".", "isOSDarwin", "(", ")", ")", "return", "Reloc", "::", "DynamicNoPIC", ";", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "ppc64", ")", "return", "Reloc", "::", "PIC_", ";", "return", "Reloc", "::", "Static", ";"], "ground_truth": ["}"], "File": "PPCTargetMachine1", "Func": "getEffectiveRelocModel", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17263, "Length": 68, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_moveldup_ps", "(", "__m128", "__X", ")", "{", "return", "(", "__m128", ")", "__builtin_ia32_movsldup", "(", "(", "__v4sf", ")", "__X", ")", ";"], "ground_truth": ["}"], "File": "pmmintrin", "Func": "_mm_moveldup_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17264, "Length": 32, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>MCCodeEmitter", "(", "MCII", ",", "Ctx", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter15", "Func": "createARMLEMCCodeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17265, "Length": 12, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "const", "&", "ST", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "unsigned", "Opcode", "=", "ST", ".", "getReturnOpcode", "(", ")", ";", "auto", "Ret", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "Opcode", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "if", "(", "!", "lowerReturnVal", "(", "MIRBuilder", ",", "Val", ",", "VReg", ",", "Ret", ")", ")", "return", "false", ";", "MIRBuilder", ".", "insertInstr", "(", "Ret", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMCallLowering13", "Func": "lowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17266, "Length": 72, "Cover_Rate": 0.6857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>Subtarget", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "HexagonSubtarget (2)", "Func": "anchor", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17267, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int32x4_t", "result", "=", "vcombine_s32", "(", "a", ",", "vcreate_s32", "(", "__AARCH64_UINT64_C", "(", "<NUM_LIT>", ")", ")", ")", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "b", ")", ":", ")", ";", "return", "result", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vqmovn_high_s64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17268, "Length": 36, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "DecodeSymbolicOperand", "(", "MCInst", "&", "Inst", ",", "uint64_t", "Address", ",", "uint64_t", "Value", ",", "const", "void", "*", "Decoder", ")", "{", "static", "const", "uint64_t", "atLeast", "=", "<NUM_LIT>", ";", "auto", "Disassembler", "=", "static_cast", "<", "const", "MCDisassembler", "*", ">", "(", "Decoder", ")", ";", "return", "(", "nullptr", "!=", "Disassembler", "&&", "Disassembler", "->", "tryAddingSymbolicOperand", "(", "Inst", ",", "Value", ",", "Address", ",", "true", ",", "<NUM_LIT>", ",", "atLeast", ")", ")", ";"], "ground_truth": ["}"], "File": "ARCDisassembler10", "Func": "DecodeSymbolicOperand", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17269, "Length": 65, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "xop0", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "rtx", "xop1", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "CONSTANT_P", "(", "xop0", ")", "&&", "!", "symbol_mentioned_p", "(", "xop0", ")", ")", "xop0", "=", "force_reg", "(", "SImode", ",", "xop0", ")", ";", "if", "(", "CONSTANT_P", "(", "xop1", ")", "&&", "!", "CONST_INT_P", "(", "xop1", ")", "&&", "!", "symbol_mentioned_p", "(", "xop1", ")", ")", "xop1", "=", "force_reg", "(", "SImode", ",", "xop1", ")", ";", "if", "(", "ARM_BASE_REGISTER_RTX_P", "(", "xop0", ")", "&&", "CONST_INT_P", "(", "xop1", ")", ")", "{", "HOST_WIDE_INT", "n", ",", "low_n", ";", "rtx", "base_reg", ",", "val", ";", "n", "=", "INTVAL", "(", "xop1", ")", ";", "if", "(", "mode", "==", "DImode", "||", "mode", "==", "DFmode", ")", "{", "low_n", "=", "n", "&", "<NUM_LIT>", ";", "n", "&=", "~", "<NUM_LIT>", ";", "if", "(", "low_n", ">", "<NUM_LIT>", ")", "{", "n", "+=", "<NUM_LIT>", ";", "low_n", "-=", "<NUM_LIT>", ";", "}", "}", "else", "{", "low_n", "=", "(", "(", "mode", ")", "==", "TImode", "?", "<NUM_LIT>", ":", "n", ">=", "<NUM_LIT>", "?", "(", "n", "&", "<NUM_LIT>", ")", ":", "-", "(", "(", "-", "n", ")", "&", "<NUM_LIT>", ")", ")", ";", "n", "-=", "low_n", ";", "}", "base_reg", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "val", "=", "force_operand", "(", "plus_constant", "(", "Pmode", ",", "xop0", ",", "n", ")", ",", "NULL_RTX", ")", ";"], "ground_truth": ["emit_move_insn", "(", "base_reg", ",", "val", ")", ";"], "File": "arm", "Func": "arm_legitimize_address", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17270, "Length": 208, "Cover_Rate": 0.31137724550898205, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "assert", "(", "MI", "->", "getNumOperands", "(", ")", ">=", "<NUM_LIT>", ")", ";", "const", "MachineOperand", "&", "Reg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "Reg", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Reg", ".", "isUse", "(", ")", "&&", "<STR_LIT>", ")", ";", "RegUses", ".", "insert", "(", "Reg", ".", "getReg", "(", ")", ")", ";", "const", "MachineOperand", "&", "RegOrImm", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "RegOrImm", ".", "isImm", "(", ")", ")", "break", ";", "assert", "(", "RegOrImm", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "RegOrImm", ".", "isUse", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["RegUses", ".", "insert", "(", "RegOrImm", ".", "getReg", "(", ")", ")", ";"], "File": "DelaySlotFiller1", "Func": "insertCallUses", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17271, "Length": 122, "Cover_Rate": 0.7261904761904762, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Cloner", "(", ")", ":", "ModulePass", "(", "&", "ID", ")", "{"], "ground_truth": ["}"], "File": "PIC16Cloner1", "Func": "PIC16Cloner", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17272, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "type", "&&", "TREE_CODE", "(", "type", ")", "==", "VECTOR_TYPE", ")", "{", "HOST_WIDE_INT", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "gcc_assert", "(", "(", "TARGET_ARCH32", "&&", "size", "<=", "<NUM_LIT>", ")", "||", "(", "TARGET_ARCH64", "&&", "size", "<=", "<NUM_LIT>", ")", ")", ";", "if", "(", "mode", "==", "BLKmode", ")", "return", "function_arg_vector_value", "(", "size", ",", "SPARC_FP_ARG_FIRST", "+", "<NUM_LIT>", "*", "slotno", ")", ";", "mclass", "=", "MODE_FLOAT", ";", "}", "if", "(", "TARGET_ARCH32", ")", "return", "gen_rtx_REG", "(", "mode", ",", "regno", ")", ";", "if", "(", "type", "&&", "TREE_CODE", "(", "type", ")", "==", "RECORD_TYPE", ")", "{", "HOST_WIDE_INT", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "gcc_assert", "(", "size", "<=", "<NUM_LIT>", ")", ";", "return", "function_arg_record_value", "(", "type", ",", "mode", ",", "slotno", ",", "named", ",", "regbase", ")", ";", "}", "else", "if", "(", "type", "&&", "TREE_CODE", "(", "type", ")", "==", "UNION_TYPE", ")", "{", "HOST_WIDE_INT", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "gcc_assert", "(", "size", "<=", "<NUM_LIT>", ")", ";", "return", "function_arg_union_value", "(", "size", ",", "mode", ",", "slotno", ",", "regno", ")", ";", "}", "else", "if", "(", "(", "mclass", "==", "MODE_FLOAT", "||", "mclass", "==", "MODE_COMPLEX_FLOAT", ")", "&&", "SPARC_FP_REG_P", "(", "regno", ")", ")", "{", "rtx", "reg", "=", "gen_rtx_REG", "(", "mode", ",", "regno", ")", ";", "if", "(", "cum", "->", "prototype_p", "||", "cum", "->", "libcall_p", ")", "{", "if", "(", "(", "regno", "-", "SPARC_FP_ARG_FIRST", ")", ">=", "SPARC_INT_ARG_MAX", "*", "<NUM_LIT>", ")", "return", "gen_rtx_PARALLEL", "(", "mode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "NULL_RTX", ",", "const0_rtx", ")", ",", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "reg", ",", "const0_rtx", ")", ")", ")", ";", "else", "return", "reg", ";", "}", "else", "{", "rtx", "v0", ",", "v1", ";", "if", "(", "(", "regno", "-", "SPARC_FP_ARG_FIRST", ")", "<", "SPARC_INT_ARG_MAX", "*", "<NUM_LIT>", ")", "{", "int", "intreg", ";", "if", "(", "incoming_p", ")", "return", "reg", ";", "intreg", "=", "(", "SPARC_OUTGOING_INT_ARG_FIRST", "+", "(", "regno", "-", "SPARC_FP_ARG_FIRST", ")", "/", "<NUM_LIT>", ")", ";", "v0", "=", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "reg", ",", "const0_rtx", ")", ";", "v1", "=", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "mode", ",", "intreg", ")", ",", "const0_rtx", ")", ";", "return", "gen_rtx_PARALLEL", "(", "mode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "v0", ",", "v1", ")", ")", ";"], "ground_truth": ["}"], "File": "sparc4", "Func": "sparc_function_arg_1", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17273, "Length": 330, "Cover_Rate": 0.6483300589390962, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "CPI", ",", "Zero", ")", ";", "}", "else", "{", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "CPI", ",", "Zero", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "CPI", ",", "Zero", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "Hi", ",", "Lo", ")", ";", "}", "}"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", "<STR_LIT>", ")", ";"], "File": "SPUISelLowering10", "Func": "LowerConstantPool", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17274, "Length": 79, "Cover_Rate": 0.3691588785046729, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "<ISA_LIT>TargetLowering", "::", "EmitLoweredCmp0", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "bool", "Is24Bit", "=", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "assert", "(", "(", "Is24Bit", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "Is24Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "Is24Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ".", "addReg", "(", "Is24Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";"], "File": "Z80ISelLowering2", "Func": "EmitLoweredCmp0", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17275, "Length": 131, "Cover_Rate": 0.6328502415458938, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "const", "MachineInstrBuilder", "&", "addFrameReference", "(", "const", "MachineInstrBuilder", "&", "MIB", ",", "int", "FI", ",", "int", "Offset", "=", "<NUM_LIT>", ")", "{", "MachineInstr", "*", "MI", "=", "MIB", ";", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "auto", "Flags", "=", "MachineMemOperand", "::", "MONone", ";", "if", "(", "MCID", ".", "mayLoad", "(", ")", ")", "Flags", "|=", "MachineMemOperand", "::", "MOLoad", ";", "if", "(", "MCID", ".", "mayStore", "(", ")", ")", "Flags", "|=", "MachineMemOperand", "::", "MOStore", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ",", "Offset", ")", ",", "Flags", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "return", "addOffset", "(", "MIB", ".", "addFrameIndex", "(", "FI", ")", ",", "Offset", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "ground_truth": ["}"], "File": "X86InstrBuilder18", "Func": "addFrameReference", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17276, "Length": 153, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RelRelMap", "&", "getRelRelMap", "(", ")", "{"], "ground_truth": ["return", "m_RelRelMap", ";"], "File": "AArch64Relocator", "Func": "getRelRelMap", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17277, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "cum", ">=", "TILEGX_NUM_ARG_REGS", ")", "return", "NULL_RTX", ";", "doubleword_aligned_p", "=", "tilegx_function_arg_boundary", "(", "mode", ",", "type", ")", ">", "BITS_PER_WORD", ";", "if", "(", "doubleword_aligned_p", ")", "cum", "+=", "cum", "&", "<NUM_LIT>", ";", "if", "(", "(", "cum", "+", "(", "byte_size", "+", "UNITS_PER_WORD", "-", "<NUM_LIT>", ")", "/", "UNITS_PER_WORD", ")", ">", "TILEGX_NUM_ARG_REGS", ")", "return", "NULL_RTX", ";", "return", "gen_rtx_REG", "(", "mode", ",", "cum", ")", ";"], "ground_truth": ["}"], "File": "tilegx2", "Func": "tilegx_function_arg", "Target": "tilegx", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 17278, "Length": 60, "Cover_Rate": 0.5405405405405406, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "CreateMCInst", "(", "MCInst", "&", "Inst", ",", "unsigned", "Opc", ",", "const", "MCOperand", "&", "Opnd0", ",", "const", "MCOperand", "&", "Opnd1", ",", "const", "MCOperand", "&", "Opnd2", "=", "MCOperand", "(", ")", ")", "{", "Inst", ".", "setOpcode", "(", "Opc", ")", ";", "Inst", ".", "addOperand", "(", "Opnd0", ")", ";", "Inst", ".", "addOperand", "(", "Opnd1", ")", ";", "if", "(", "Opnd2", ".", "isValid", "(", ")", ")", "Inst", ".", "addOperand", "(", "Opnd2", ")", ";"], "ground_truth": ["}"], "File": "SICMCInstLower", "Func": "CreateMCInst", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17279, "Length": 68, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrecpeq_f64", "(", "float64x2_t", "__a", ")", "{"], "ground_truth": ["return", "__builtin_aarch64_frecpev2df", "(", "__a", ")", ";"], "File": "arm", "Func": "neon2_vrecpeq_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17280, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "getMCRDeprecationInfo", "(", "MCInst", "&", "MI", ",", "MCSubtargetInfo", "&", "STI", ",", "std", "::", "string", "&", "Info", ")", "{", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "llvm", "::", "<STR_LIT>", "]", "&&", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "&&", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "&&", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", ")", "{", "if", "(", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", ")", "{", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "{", "Info", "=", "<STR_LIT>", ";", "return", "true", ";", "}", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "{", "Info", "=", "<STR_LIT>", ";", "return", "true", ";", "}", "}", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", "&&", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", ")", "{"], "ground_truth": ["Info", "=", "<STR_LIT>", ";"], "File": "ARMMCTargetDesc44", "Func": "getMCRDeprecationInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17281, "Length": 268, "Cover_Rate": 0.9605734767025089, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>MCCodeEmitter", "(", ")", "{"], "ground_truth": ["}"], "File": "FISCMCCodeEmitter", "Func": "~FISCMCCodeEmitter", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17282, "Length": 6, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MCSymbol", "*", "Sym", ":", "ExtSymSDNodeSymbols", ")", "OutStreamer", "->", "emitSymbolAttribute", "(", "Sym", ",", "MCSA_Extern", ")", ";", "return", "<ISA_LIT>AsmPrinter", "::", "doFinalization", "(", "M", ")", ";"], "ground_truth": ["}"], "File": "PPCAsmPrinter (2)3", "Func": "doFinalization", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17283, "Length": 26, "Cover_Rate": 0.37142857142857144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "ArgInfo", ".", "PrivateSegmentWaveByteOffset", ".", "getRegister", "(", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo17", "Func": "addPrivateSegmentWaveByteOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17284, "Length": 10, "Cover_Rate": 0.3125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "hasVInstructionsI64", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "RISCVSubtarget (2)", "Func": "getELEN", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17285, "Length": 10, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "mode", "=", "V2DImode", ";", "dest", "=", "adjust_address", "(", "dest", ",", "V2DImode", ",", "<NUM_LIT>", ")", ";", "source", "=", "gen_lowpart", "(", "V2DImode", ",", "source", ")", ";", "}", "tmp", "=", "can_create_pseudo_p", "(", ")", "?", "gen_reg_rtx_and_attrs", "(", "source", ")", ":", "source", ";"], "ground_truth": ["permute_src", "=", "rs6000_gen_le_vsx_permute", "(", "source", ",", "mode", ")", ";"], "File": "rs60005", "Func": "rs6000_emit_le_vsx_store", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17286, "Length": 47, "Cover_Rate": 0.39166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vqrdmlsdhq_m_sv8hi", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vqrdmlsdhq_m_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17287, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_u64_f64", "(", "float64x2_t", "__a", ")", "{", "return", "(", "uint64x2_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vreinterpretq_u64_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17288, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "isImplicit", "(", ")", ")", "continue", ";", "const", "<ISA_LIT>FunctionInfo", "&", "MFI", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "unsigned", "WAReg", "=", "MFI", ".", "getWAReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "MCOp", "=", "MCOperand", "::", "createReg", "(", "WAReg", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_Immediate", ":", "MCOp", "=", "MCOperand", "::", "createImm", "(", "MO", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_FPImmediate", ":", "{", "const", "ConstantFP", "*", "Imm", "=", "MO", ".", "getFPImm", "(", ")", ";", "if", "(", "Imm", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", ")", "MCOp", "=", "MCOperand", "::", "createFPImm", "(", "Imm", "->", "getValueAPF", "(", ")", ".", "convertToFloat", "(", ")", ")", ";", "else", "if", "(", "Imm", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", ")", "MCOp", "=", "MCOperand", "::", "createFPImm", "(", "Imm", "->", "getValueAPF", "(", ")", ".", "convertToDouble", "(", ")", ")", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "WebAssemblyMCInstLower17", "Func": "Lower", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17289, "Length": 164, "Cover_Rate": 0.4270833333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "createConstpoolOp", "(", "const", "MCExpr", "*", "Val", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{"], "ground_truth": ["auto", "Op", "=", "std", "::", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "CPOP", ")", ";"], "File": "CSKYAsmParser", "Func": "createConstpoolOp", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17290, "Length": 34, "Cover_Rate": 0.5862068965517241, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MachineFunctionProperties", "(", ")", ".", "set", "(", "MachineFunctionProperties", "::", "Property", "::", "NoVRegs", ")", ";"], "ground_truth": ["}"], "File": "LanaiDelaySlotFiller", "Func": "getRequiredProperties", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17291, "Length": 15, "Cover_Rate": 0.6818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "SuccessorList", "(", "MachineLoop", "*", "Loop", ")", ":", "MetaBlock", "(", "Loop", ")", ",", "Index", "(", "<NUM_LIT>", ")", ",", "Num", "(", "successors", "(", ")", ".", "size", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "WebAssemblyFixIrreducibleControlFlow11", "Func": "SuccessorList", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17292, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vdupq_lane_s8", "(", "int8x8_t", "__a", ",", "const", "int", "__b", ")", "{", "return", "__aarch64_vdupq_lane_s8", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vdupq_lane_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17293, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>CallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "unsigned", "VReg", ")", "const", "{", "MachineInstrBuilder", "Ret", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "<STR_LIT>", ")", ";", "if", "(", "Val", "!=", "nullptr", ")", "{", "if", "(", "!", "isSupportedType", "(", "Val", "->", "getType", "(", ")", ")", ")", "return", "false", ";", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "const", "<ISA_LIT>TargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "<ISA_LIT>TargetLowering", ">", "(", ")", ";", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "RetInfos", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "OrigArgIndices", ";", "ArgInfo", "ArgRetInfo", "(", "VReg", ",", "Val", "->", "getType", "(", ")", ")", ";", "setArgFlags", "(", "ArgRetInfo", ",", "AttributeList", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "ArgRetInfo", ",", "<NUM_LIT>", ",", "RetInfos", ",", "OrigArgIndices", ")", ";", "SmallVector", "<", "<STR_LIT>", ",", "<NUM_LIT>", ">", "Outs", ";", "subTargetRegTypeForCallingConv", "(", "MIRBuilder", ",", "RetInfos", ",", "OrigArgIndices", ",", "[", "&", "]", "(", "<STR_LIT>", "flags", ",", "EVT", "vt", ",", "EVT", "argvt", ",", "bool", "used", ",", "unsigned", "origIdx", ",", "unsigned", "partOffs", ")", "{", "Outs", ".", "emplace_back", "(", "flags", ",", "vt", ",", "argvt", ",", "used", ",", "origIdx", ",", "partOffs", ")", ";", "}", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "<ISA_LIT>CCState", "CCInfo", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ",", "MF", ",", "ArgLocs", ",", "F", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "TLI", ".", "CCAssignFnForReturn", "(", ")", ")", ";", "OutgoingValueHandler", "RetHandler", "(", "MIRBuilder", ",", "MF", ".", "getRegInfo", "(", ")", ",", "Ret", ")", ";", "if", "(", "!", "RetHandler", ".", "handle", "(", "ArgLocs", ",", "RetInfos", ")", ")", "{", "return", "false", ";", "}", "}"], "ground_truth": ["MIRBuilder", ".", "insertInstr", "(", "Ret", ")", ";"], "File": "MipsCallLowering13", "Func": "lowerReturn", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17294, "Length": 293, "Cover_Rate": 0.966996699669967, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ELF<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ",", "uint8_t", "_OSABI", ")", ":", "<ISA_LIT>AsmBackend", "(", "T", ")", ",", "OSABI", "(", "_OSABI", ")", "{", "HasReliableSymbolDifference", "=", "true", ";"], "ground_truth": ["}"], "File": "X86AsmBackend59", "Func": "ELFX86AsmBackend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17295, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BaseType", "=", "RegBase", ";"], "ground_truth": ["Base_Reg", "=", "Reg", ";"], "File": "X86ISelDAGToDAG (2)", "Func": "setBaseReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17296, "Length": 8, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Op", ")", ";", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "SDValue", "Src", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "VL", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "ContainerVT", "=", "VT", ";", "if", "(", "VT", ".", "isFixedLengthVector", "(", ")", ")", "{", "ContainerVT", "=", "getContainerForFixedLengthVector", "(", "VT", ")", ";", "MVT", "SrcVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "ContainerVT", ".", "getVectorElementCount", "(", ")", ")", ";", "Src", "=", "convertToScalableVector", "(", "SrcVT", ",", "Src", ",", "DAG", ",", "Subtarget", ")", ";", "}", "MVT", "XLenVT", "=", "Subtarget", ".", "getXLenVT", "(", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "XLenVT", ")", ";", "SDValue", "ZeroSplat", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ContainerVT", ",", "DAG", ".", "getUNDEF", "(", "ContainerVT", ")", ",", "Zero", ",", "VL", ")", ";", "SDValue", "SplatValue", "=", "DAG", ".", "getConstant", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<NUM_LIT>", ":", "-", "<NUM_LIT>", ",", "DL", ",", "XLenVT", ")", ";", "SDValue", "Splat", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ContainerVT", ",", "DAG", ".", "getUNDEF", "(", "ContainerVT", ")", ",", "SplatValue", ",", "VL", ")", ";"], "ground_truth": ["SDValue", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ContainerVT", ",", "Src", ",", "Splat", ",", "ZeroSplat", ",", "VL", ")", ";"], "File": "RISCVISelLowering37", "Func": "lowerVPExtMaskOp", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17297, "Length": 204, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_permutex_pd", "(", "__m512d", "__X", ",", "const", "int", "__M", ")", "{", "return", "(", "__m512d", ")", "__builtin_ia32_permdf512_mask", "(", "(", "__v8df", ")", "__X", ",", "__M", ",", "(", "__v8df", ")", "_mm512_undefined_pd", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_permutex_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17298, "Length": 51, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "I", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "<STR_LIT>", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Limit", "=", "std", "::", "min", "(", "Limit", ",", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Limit", "=", "std", "::", "min", "(", "Limit", ",", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", "&&", "AFI", "->", "hasStackFrame", "(", ")", ")", "Limit", "=", "std", "::", "min", "(", "Limit", ",", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "ARMFrameInfo", "Func": "estimateRSStackSizeLimit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17299, "Length": 113, "Cover_Rate": 0.36217948717948717, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "mode", "==", "VOIDmode", ")", "mode", "=", "GET_MODE", "(", "op", ")", ";", "else", "if", "(", "mode", "!=", "GET_MODE", "(", "op", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "mode", "==", "V2DFmode", ")", "return", "zero_constant", "(", "op", ",", "mode", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "else", "if", "(", "mode", "==", "V2DImode", ")", "{", "if", "(", "!", "CONST_INT_P", "(", "CONST_VECTOR_ELT", "(", "op", ",", "<NUM_LIT>", ")", ")", "||", "!", "CONST_INT_P", "(", "CONST_VECTOR_ELT", "(", "op", ",", "<NUM_LIT>", ")", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "zero_constant", "(", "op", ",", "mode", ")", ")", "return", "<NUM_LIT>", ";"], "File": "rs6000", "Func": "easy_altivec_constant", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17300, "Length": 91, "Cover_Rate": 0.35271317829457366, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Sym", ".", "find", "(", "getTagName", "(", "LIBCALL", ")", ")", "!=", "std", "::", "string", "::", "npos", ")", "return", "LIBCALL", ";", "if", "(", "Sym", ".", "find", "(", "<STR_LIT>", ")", "==", "std", "::", "string", "::", "npos", ")", "return", "GLOBAL", ";", "if", "(", "Sym", ".", "find", "(", "<STR_LIT>", ")", "!=", "std", "::", "string", "::", "npos", ")", "return", "STATIC_LOCAL", ";"], "ground_truth": ["assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "PIC163", "Func": "getSymbolTag", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17301, "Length": 64, "Cover_Rate": 0.34972677595628415, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "size_t", "i", ";"], "ground_truth": ["for", "(", "i", "=", "<NUM_LIT>", ";", "isSymbolChar", "(", "FixupNameStart", "[", "i", "]", ")", ";", "i", "++", ")", ";"], "File": "MOSAsmBackend", "Func": "getFixupLength", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17302, "Length": 21, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "flag_check_pointer_bounds", ")", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", "<STR_LIT>", ")", ";", "return", "VOIDmode", ";", "}"], "ground_truth": ["return", "BNDmode", ";"], "File": "i3864", "Func": "ix86_mpx_bound_mode", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17303, "Length": 19, "Cover_Rate": 0.5757575757575758, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "<ISA_LIT>TargetMachine", "&", "TM", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "InstrInfo", "(", ")", ",", "FrameLowering", "(", ")", ",", "TLInfo", "(", "TM", ")", ",", "TSInfo", "(", ")", ",", "ELFArch", "(", "false", ")", ",", "m_FeatureSetDummy", "(", "false", ")", "{", "ParseSubtargetFeatures", "(", "CPU", ",", "FS", ")", ";"], "ground_truth": ["}"], "File": "SNESSubtarget", "Func": "SNESSubtarget", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17304, "Length": 72, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", ")", "{", "LocVT", "=", "<STR_LIT>", ";", "ValVT", "=", "<STR_LIT>", ";", "if", "(", "ArgFlags", ".", "isSExt", "(", ")", ")", "LocInfo", "=", "CCValAssign", "::", "SExt", ";", "else", "if", "(", "ArgFlags", ".", "isZExt", "(", ")", ")", "LocInfo", "=", "CCValAssign", "::", "ZExt", ";", "else", "LocInfo", "=", "CCValAssign", "::", "AExt", ";", "}", "if", "(", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", ")", "{", "Offset", "=", "State", ".", "AllocateStack", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getMem", "(", "ValNo", ",", "ValVT", ",", "Offset", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "false", ";", "}", "if", "(", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", ")", "{", "Offset", "=", "State", ".", "AllocateStack", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getMem", "(", "ValNo", ",", "ValVT", ",", "Offset", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "false", ";", "}", "if", "(", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", ")", "{", "Offset", "=", "State", ".", "AllocateStack", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getMem", "(", "ValNo", ",", "ValVT", ",", "Offset", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "HexagonISelLowering114", "Func": "CC_Hexagon_VarArg", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17305, "Length": 206, "Cover_Rate": 0.3311897106109325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "createASMStreamer", "(", "Ctx", ",", "OS", ",", "isVerboeASM", ",", "useDwarfDirectory", ",", "InstPrint", ",", "CE", ",", "TAB", ",", "ShowInst", ")", ";"], "ground_truth": ["}"], "File": "NPEngineMCTargetDesc", "Func": "createMCASMStreamer", "Target": "NPEngine", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17306, "Length": 21, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "optimize_bb_for_speed_p", "(", "bb", ")", ")", "continue", ";"], "ground_truth": ["m", "=", "analyze", "(", "bb", ")", ";"], "File": "riscv-shorten-memrefs", "Func": "FOR_ALL_BB_FN", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17307, "Length": 16, "Cover_Rate": 0.45714285714285713, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSection", "*", "<ISA_LIT>TargetObjectFile", "::", "SelectSectionForGlobal", "(", "const", "GlobalValue", "*", "GV", ",", "SectionKind", "Kind", ",", "Mangler", "&", "Mang", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{"], "ground_truth": ["return", "getDataSection", "(", ")", ";"], "File": "WebAssemblyISelLowering4", "Func": "SelectSectionForGlobal", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17308, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "InsideFrameSequence", ")", "return", "false", ";", "InsideFrameSequence", "=", "false", ";", "}", "}", "if", "(", "InsideFrameSequence", ")", "return", "false", ";", "}", "bool", "CannotReserveFrame", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ";", "if", "(", "CannotReserveFrame", ")", "return", "true", ";", "AttributeSet", "FnAttrs", "=", "MF", ".", "getFunction", "(", ")", "->", "getAttributes", "(", ")", ";"], "ground_truth": ["bool", "OptForSize", "=", "FnAttrs", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "OptimizeForSize", ")", "||", "FnAttrs", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "MinSize", ")", ";"], "File": "X86CallFrameOptimization11", "Func": "shouldPerformTransformation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17309, "Length": 84, "Cover_Rate": 0.3574468085106383, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SIBLING_CALL_P", "(", "insn", ")", ")", "{", "if", "(", "direct_p", ")", "{", "if", "(", "ix86_nopic_noplt_attribute_p", "(", "call_op", ")", ")", "{", "if", "(", "TARGET_64BIT", ")", "xasm", "=", "<STR_LIT>", ";", "else", "xasm", "=", "<STR_LIT>", ";", "}", "else", "xasm", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "TARGET_SEH", ")", "xasm", "=", "<STR_LIT>", ";", "else", "xasm", "=", "<STR_LIT>", ";", "output_asm_insn", "(", "xasm", ",", "&", "call_op", ")", ";", "return", "<STR_LIT>", ";", "}", "if", "(", "TARGET_SEH", ")", "{", "rtx_insn", "*", "i", ";", "for", "(", "i", "=", "NEXT_INSN", "(", "insn", ")", ";", "i", ";", "i", "=", "NEXT_INSN", "(", "i", ")", ")", "{", "if", "(", "INSN_P", "(", "i", ")", ")", "break", ";", "if", "(", "NOTE_P", "(", "i", ")", "&&", "NOTE_KIND", "(", "i", ")", "==", "NOTE_INSN_EPILOGUE_BEG", "&&", "!", "flag_non_call_exceptions", "&&", "!", "can_throw_internal", "(", "insn", ")", ")", "{", "seh_nop_p", "=", "true", ";", "break", ";", "}", "}", "if", "(", "i", "==", "NULL", ")", "seh_nop_p", "=", "true", ";", "}", "if", "(", "direct_p", ")", "{", "if", "(", "ix86_nopic_noplt_attribute_p", "(", "call_op", ")", ")", "{", "if", "(", "TARGET_64BIT", ")", "xasm", "=", "<STR_LIT>", ";"], "ground_truth": ["else", "xasm", "=", "<STR_LIT>", ";"], "File": "i3866", "Func": "ix86_output_call_insn", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17310, "Length": 173, "Cover_Rate": 0.729957805907173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Opcode", "=", "I", "->", "getOpcode", "(", ")", ";", "U", "=", "I", ";", "InMBB", "=", "I", "->", "getParent", "(", ")", "==", "FuncInfo", ".", "MBB", "->", "getBasicBlock", "(", ")", ";", "}", "else", "if", "(", "const", "ConstantExpr", "*", "C", "=", "dyn_cast", "<", "ConstantExpr", ">", "(", "V", ")", ")", "{", "Opcode", "=", "C", "->", "getOpcode", "(", ")", ";", "U", "=", "C", ";", "}", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "Instruction", "::", "BitCast", ":", "if", "(", "InMBB", ")", "return", "<ISA_LIT>SelectCallAddress", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "AM", ")", ";", "break", ";", "case", "Instruction", "::", "IntToPtr", ":", "if", "(", "InMBB", "&&", "TLI", ".", "getValueType", "(", "DL", ",", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", "==", "TLI", ".", "getPointerTy", "(", "DL", ")", ")", "return", "<ISA_LIT>SelectCallAddress", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "AM", ")", ";", "break", ";", "case", "Instruction", "::", "PtrToInt", ":", "if", "(", "InMBB", "&&", "TLI", ".", "getValueType", "(", "DL", ",", "U", "->", "getType", "(", ")", ")", "==", "TLI", ".", "getPointerTy", "(", "DL", ")", ")", "return", "<ISA_LIT>SelectCallAddress", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "AM", ")", ";", "break", ";", "}", "if", "(", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "V", ")", ")", "{", "if", "(", "TM", ".", "getCodeModel", "(", ")", "!=", "CodeModel", "::", "Small", ")", "return", "false", ";", "if", "(", "Subtarget", "->", "isPICStyleRIPRel", "(", ")", "&&", "(", "AM", ".", "Base", ".", "Reg", "!=", "<NUM_LIT>", "||", "AM", ".", "IndexReg", "!=", "<NUM_LIT>", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "GV", "->", "hasDLLImportStorageClass", "(", ")", ")", "return", "false", ";"], "File": "X86FastISel106", "Func": "X86SelectCallAddress", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17311, "Length": 255, "Cover_Rate": 0.5279503105590062, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "SelectionDAGTargetInfo", "*", "getSelectionDAGInfo", "(", ")", "const", "override", "{", "return", "&", "TSInfo", ";"], "ground_truth": ["}"], "File": "TOYSubtarget1", "Func": "getSelectionDAGInfo", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17312, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fpr_reg_base", "=", "<NUM_LIT>", "+", "cum", "->", "words", ";", "if", "(", "arg_size", ">", "<NUM_LIT>", "||", "mode", "==", "BLKmode", "||", "(", "type", "&&", "(", "AGGREGATE_TYPE_P", "(", "type", ")", "||", "TREE_CODE", "(", "type", ")", "==", "COMPLEX_TYPE", "||", "TREE_CODE", "(", "type", ")", "==", "VECTOR_TYPE", ")", ")", ")", "{", "rtx", "loc", "[", "<NUM_LIT>", "]", ";", "int", "i", ",", "offset", "=", "<NUM_LIT>", ",", "ub", "=", "arg_size", ";", "gpr_reg_base", "-=", "alignment", ";", "ub", "=", "MIN", "(", "ub", ",", "max_arg_words", "-", "cum", "->", "words", "-", "alignment", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ub", ";", "i", "++", ")", "{", "loc", "[", "i", "]", "=", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "DImode", ",", "gpr_reg_base", ")", ",", "GEN_INT", "(", "offset", ")", ")", ";", "gpr_reg_base", "-=", "<NUM_LIT>", ";", "offset", "+=", "<NUM_LIT>", ";", "}", "return", "gen_rtx_PARALLEL", "(", "mode", ",", "gen_rtvec_v", "(", "ub", ",", "loc", ")", ")", ";", "}", "}", "else", "{", "if", "(", "arg_size", ">", "<NUM_LIT>", ")", "{", "if", "(", "cum", "->", "words", ")", "{", "gpr_reg_base", "=", "<NUM_LIT>", ";", "fpr_reg_base", "=", "<NUM_LIT>", ";", "}", "else", "{", "gpr_reg_base", "=", "<NUM_LIT>", ";", "fpr_reg_base", "=", "<NUM_LIT>", ";", "}", "if", "(", "mode", "==", "BLKmode", "||", "(", "type", "&&", "(", "AGGREGATE_TYPE_P", "(", "type", ")", "||", "TREE_CODE", "(", "type", ")", "==", "COMPLEX_TYPE", "||", "TREE_CODE", "(", "type", ")", "==", "VECTOR_TYPE", ")", ")", ")", "{", "rtx", "loc", "=", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "DImode", ",", "gpr_reg_base", ")", ",", "const0_rtx", ")", ";", "return", "gen_rtx_PARALLEL", "(", "BLKmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "loc", ")", ")", ";", "}", "}", "else", "{", "gpr_reg_base", "=", "<NUM_LIT>", "-", "cum", "->", "words", ";", "fpr_reg_base", "=", "<NUM_LIT>", "+", "<NUM_LIT>", "*", "cum", "->", "words", ";", "}", "}", "if", "(", "(", "(", "TARGET_PORTABLE_RUNTIME", "||", "TARGET_64BIT", "||", "TARGET_ELF32", ")", "&&", "!", "TARGET_SOFT_FLOAT", "&&", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_FLOAT", "&&", "cum", "->", "nargs_prototype", "<=", "<NUM_LIT>", "&&", "type", "!=", "NULL_TREE", "&&", "!", "cum", "->", "incoming", ")", "||", "(", "!", "TARGET_64BIT", "&&", "!", "TARGET_GAS", "&&", "!", "cum", "->", "incoming", "&&", "cum", "->", "indirect", "&&", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_FLOAT", ")", ")", "{", "retval", "=", "gen_rtx_PARALLEL", "(", "mode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "mode", ",", "fpr_reg_base", ")", ",", "const0_rtx", ")", ",", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "mode", ",", "gpr_reg_base", ")", ",", "const0_rtx", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "pa", "Func": "pa_function_arg", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17313, "Length": 365, "Cover_Rate": 0.6369982547993019, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "EVT", "Ty", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "Ty", "==", "<STR_LIT>", ")", "{", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Result", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Result", ")", ";", "}", "else", "if", "(", "Ty", ".", "isVector", "(", ")", "&&", "Ty", ".", "isInteger", "(", ")", "&&", "isTypeLegal", "(", "Ty", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Ty", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "}", "}", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "AArch64ISelLowering9", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17314, "Length": 266, "Cover_Rate": 0.7112299465240641, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "AExt", ")", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "LocVT", ",", "Val", ")", ";", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", ")", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "LocVT", ",", "Val", ")", ";", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExt", ")", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "LocVT", ",", "Val", ")", ";", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "BCvt", ")", "Val", "=", "DAG", ".", "getBitcast", "(", "LocVT", ",", "Val", ")", ";", "else", "assert", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "Full", "&&", "<STR_LIT>", ")", ";", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "Val", ")", ")", ";", "}", "else", "if", "(", "!", "IsTailCall", ")", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "Chain", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ")", ",", "{", "Chain", ",", "Val", ",", "DAG", ".", "getConstant", "(", "VA", ".", "getLocMemOffset", "(", ")", ",", "DL", ",", "PtrVT", ")", "}", ",", "LocVT", ",", "MachinePointerInfo", "::", "getStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "VA", ".", "getLocMemOffset", "(", ")", ")", ",", "<NUM_LIT>", ",", "false", ",", "false", ")", ";", "Chain", "=", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "Val", ",", "DAG", ".", "getTargetIndex", "(", "VA", ".", "getLocMemOffset", "(", ")", "/", "PtrBits", ",", "PtrVT", ",", "VA", ".", "getLocMemOffset", "(", ")", "%", "PtrBits", ")", ",", "MachinePointerInfo", "::", "getStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "VA", ".", "getLocMemOffset", "(", ")", ")", ")", ";", "}", "}", "SDValue", "InFlag", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "RegsToPass", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "RegsToPass", "[", "I", "]", ".", "first", ",", "RegsToPass", "[", "I", "]", ".", "second", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "IsTailCall", ")", "InFlag", "=", "SDValue", "(", ")", ";", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "Callee", "=", "DAG", ".", "getTargetGlobalAddress", "(", "G", "->", "getGlobal", "(", ")", ",", "DL", ",", "PtrVT", ")", ";", "else", "if", "(", "ExternalSymbolSDNode", "*", "E", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", "Callee", "=", "DAG", ".", "getTargetExternalSymbol", "(", "E", "->", "getSymbol", "(", ")", ",", "PtrVT", ")", ";", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "Ops", ".", "push_back", "(", "Callee", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "RegsToPass", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "RegsToPass", "[", "I", "]", ".", "first", ",", "RegsToPass", "[", "I", "]", ".", "second", ".", "getValueType", "(", ")", ")", ")", ";"], "ground_truth": ["const", "uint32_t", "*", "Mask", "=", "RegInfo", "->", "getCallPreservedMask", "(", "MF", ",", "CallConv", ")", ";"], "File": "Z80ISelLowering2", "Func": "LowerCall", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17315, "Length": 517, "Cover_Rate": 0.4322742474916388, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", "false", ";", "return", "FrameIdx", ">=", "CSI", ".", "front", "(", ")", ".", "getFrameIdx", "(", ")", "&&", "FrameIdx", "<=", "CSI", ".", "back", "(", ")", ".", "getFrameIdx", "(", ")", ";"], "ground_truth": ["}"], "File": "J2RegisterInfo", "Func": "isCalleeSavedIndex", "Target": "J2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17316, "Length": 37, "Cover_Rate": 0.6065573770491803, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "ia64_expand_vecint_minmax", "(", "enum", "rtx_code", "code", ",", "machine_mode", "mode", ",", "rtx", "operands", "[", "]", ")", "{", "rtx", "xops", "[", "<NUM_LIT>", "]", ";", "if", "(", "mode", "==", "V8QImode", "&&", "(", "code", "==", "UMIN", "||", "code", "==", "UMAX", ")", ")", "return", "false", ";", "if", "(", "mode", "==", "V4HImode", "&&", "(", "code", "==", "SMIN", "||", "code", "==", "SMAX", ")", ")", "return", "false", ";", "if", "(", "mode", "==", "V4HImode", "&&", "code", "==", "UMAX", ")", "{", "rtx", "x", ",", "tmp", "=", "gen_reg_rtx", "(", "mode", ")", ";", "x", "=", "gen_rtx_US_MINUS", "(", "mode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "tmp", ",", "x", ")", ")", ";", "emit_insn", "(", "gen_addv4hi3", "(", "operands", "[", "<NUM_LIT>", "]", ",", "tmp", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ia64", "Func": "ia64_expand_vecint_minmax", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17317, "Length": 129, "Cover_Rate": 0.5180722891566265, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "using", "LoopVector", "=", "std", "::", "vector", "<", "MachineLoop", "*", ">", ";", "LoopVector", "WorkQ", ";", "append_range", "(", "WorkQ", ",", "*", "MLI", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "WorkQ", ".", "size", "(", ")", ";", "++", "i", ")", "append_range", "(", "WorkQ", ",", "*", "WorkQ", "[", "i", "]", ")", ";", "USet", "Rs", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "n", "=", "WorkQ", ".", "size", "(", ")", ";", "i", "<", "n", ";", "++", "i", ")", "{", "MachineLoop", "*", "L", "=", "WorkQ", "[", "i", "]", ";", "Rs", ".", "clear", "(", ")", ";"], "ground_truth": ["collectIndRegsForLoop", "(", "L", ",", "Rs", ")", ";"], "File": "HexagonSplitDouble10", "Func": "collectIndRegs", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17318, "Length": 99, "Cover_Rate": 0.7388059701492538, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isExtendLikelyToBeFolded", "(", "MachineInstr", "&", "ExtMI", ",", "MachineRegisterInfo", "&", "MRI", ")", "const", "{", "assert", "(", "ExtMI", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_SEXT", "||", "ExtMI", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_ZEXT", "||", "ExtMI", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_ANYEXT", ")", ";", "if", "(", "ExtMI", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_ANYEXT", ")", "return", "true", ";", "Register", "DefReg", "=", "ExtMI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "MRI", ".", "hasOneNonDBGUse", "(", "DefReg", ")", ")", "return", "false", ";", "auto", "*", "UserMI", "=", "&", "*", "MRI", ".", "use_instr_nodbg_begin", "(", "DefReg", ")", ";", "return", "UserMI", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_PTR_ADD", ";"], "ground_truth": ["}"], "File": "AArch64InstrInfo105", "Func": "isExtendLikelyToBeFolded", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17319, "Length": 115, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "Node", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "Code", ",", "<STR_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", "}", ";"], "ground_truth": ["return", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "Node", "->", "getVTList", "(", ")", ",", "Ops", ",", "Node", "->", "getMemoryVT", "(", ")", ",", "Node", "->", "getMemOperand", "(", ")", ")", ";"], "File": "SystemZISelLowering106", "Func": "lowerPREFETCH", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17320, "Length": 79, "Cover_Rate": 0.4817073170731707, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vst2q_s32", "(", "int32_t", "*", "__addr", ",", "int32x4x2_t", "__value", ")", "{", "union", "{", "int32x4x2_t", "__i", ";", "__builtin_neon_oi", "__o", ";", "}", "__rv", ";"], "ground_truth": ["__rv", ".", "__i", "=", "__value", ";"], "File": "arm", "Func": "mve___arm_vst2q_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17321, "Length": 27, "Cover_Rate": 0.6585365853658537, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m128i", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_castpd_si128", "(", "__m128d", "__A", ")", "{", "return", "(", "__m128i", ")", "__A", ";"], "ground_truth": ["}"], "File": "emmintrin4", "Func": "_mm_castpd_si128", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17322, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Best", "!=", "Dst", ")", "return", "false", ";", "if", "(", "(", "Src", "==", "SrcBest", "&&", "Dst", "==", "DstBest", ")", "||", "(", "SrcBest", "==", "nullptr", "&&", "Dst", "==", "DstBest", ")", "||", "(", "Src", "==", "SrcBest", "&&", "Dst", "==", "nullptr", ")", ")", "return", "true", ";", "if", "(", "SrcBest", "!=", "nullptr", ")", "{", "if", "(", "!", "hasV60Ops", "(", ")", ")", "changeLatency", "(", "SrcBest", ",", "Dst", ",", "<NUM_LIT>", ")", ";", "else", "restoreLatency", "(", "SrcBest", ",", "Dst", ")", ";", "}", "if", "(", "DstBest", "!=", "nullptr", ")", "{", "if", "(", "!", "hasV60Ops", "(", ")", ")", "changeLatency", "(", "Src", ",", "DstBest", ",", "<NUM_LIT>", ")", ";", "else", "restoreLatency", "(", "Src", ",", "DstBest", ")", ";", "}", "if", "(", "SrcBest", "&&", "DstBest", ")", "changeLatency", "(", "SrcBest", ",", "DstBest", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "DstBest", ")", "{", "ExclSrc", ".", "insert", "(", "Src", ")", ";", "for", "(", "auto", "&", "I", ":", "DstBest", "->", "Preds", ")", "if", "(", "ExclSrc", ".", "count", "(", "I", ".", "getSUnit", "(", ")", ")", "==", "<NUM_LIT>", "&&", "isBestZeroLatency", "(", "I", ".", "getSUnit", "(", ")", ",", "DstBest", ",", "TII", ",", "ExclSrc", ",", "ExclDst", ")", ")", "changeLatency", "(", "I", ".", "getSUnit", "(", ")", ",", "DstBest", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "SrcBest", ")", "{"], "ground_truth": ["ExclDst", ".", "insert", "(", "Dst", ")", ";"], "File": "HexagonSubtarget (2)1", "Func": "isBestZeroLatency", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17323, "Length": 205, "Cover_Rate": 0.43991416309012876, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "*", "CPTy", "=", "CPVal", "->", "getType", "(", ")", ";", "Align", "Alignment", "=", "MF", ".", "getDataLayout", "(", ")", ".", "getPrefTypeAlign", "(", "CPTy", ")", ";", "MachineConstantPool", "*", "MCP", "=", "MF", ".", "getConstantPool", "(", ")", ";", "return", "MCP", "->", "getConstantPoolIndex", "(", "CPVal", ",", "Alignment", ")", ";"], "ground_truth": ["}"], "File": "AArch64InstructionSelector28", "Func": "emitConstantPoolEntry", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17324, "Length": 45, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaRegister", "(", "nullptr", ",", "regFP", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createWindowSave", "(", "nullptr", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "unsigned", "regInRA", "=", "MRI", "->", "getDwarfRegNum", "(", "<STR_LIT>", ",", "true", ")", ";", "unsigned", "regOutRA", "=", "MRI", "->", "getDwarfRegNum", "(", "<STR_LIT>", ",", "true", ")", ";", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createRegister", "(", "nullptr", ",", "regOutRA", ",", "regInRA", ")", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";"], "File": "SparcFrameLowering26", "Func": "emitPrologue", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17325, "Length": 136, "Cover_Rate": 0.37057220708446864, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MaskedImm", ")", "return", ";", "if", "(", "RemSize", "<=", "<NUM_LIT>", ")", "{", "AddInstr", "(", "SeqLs", ",", "Inst", "(", "ADDiu", ",", "MaskedImm", ")", ")", ";", "return", ";", "}", "if", "(", "!", "(", "Imm", "&", "<NUM_LIT>", ")", ")", "{", "GetInstSeqLsSHL", "(", "Imm", ",", "RemSize", ",", "SeqLs", ")", ";", "return", ";", "}", "GetInstSeqLsADDiu", "(", "Imm", ",", "RemSize", ",", "SeqLs", ")", ";", "if", "(", "Imm", "&", "<NUM_LIT>", ")", "{", "InstSeqLs", "SeqLsORi", ";"], "ground_truth": ["GetInstSeqLsORi", "(", "Imm", ",", "RemSize", ",", "SeqLsORi", ")", ";"], "File": "Cpu0AnalyzeImmediate", "Func": "GetInstSeqLs", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17326, "Length": 79, "Cover_Rate": 0.5851851851851851, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "In2H", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Tmp0", ",", "Tmp1", ",", "Tmp2", ",", "Tmp3", ",", "Tmp4", ";", "if", "(", "!", "SelectAddr", "(", "Node", ",", "In1", ",", "Tmp0", ",", "Tmp1", ",", "Tmp2", ",", "Tmp3", ",", "Tmp4", ")", ")", "return", "NULL", ";", "MachineSDNode", "::", "mmo_iterator", "MemOp", "=", "MF", "->", "allocateMemRefsArray", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["MemOp", "[", "<NUM_LIT>", "]", "=", "cast", "<", "MemSDNode", ">", "(", "Node", ")", "->", "getMemOperand", "(", ")", ";"], "File": "X86ISelDAGToDAG115", "Func": "SelectAtomic64", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17327, "Length": 73, "Cover_Rate": 0.37823834196891193, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EmitAlignment", "(", "<NUM_LIT>", ")", ";", "for", "(", "auto", "&", "Stub", ":", "Stubs", ")", "emitNonLazySymbolPointer", "(", "*", "OutStreamer", ",", "Stub", ".", "first", ",", "Stub", ".", "second", ")", ";", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", "->", "AddBlankLine", "(", ")", ";", "}", "Stubs", "=", "MMIMacho", ".", "GetThreadLocalGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", "->", "SwitchSection", "(", "TLOFMacho", ".", "getThreadLocalPointerSection", "(", ")", ")", ";", "EmitAlignment", "(", "<NUM_LIT>", ")", ";", "for", "(", "auto", "&", "Stub", ":", "Stubs", ")", "emitNonLazySymbolPointer", "(", "*", "OutStreamer", ",", "Stub", ".", "first", ",", "Stub", ".", "second", ")", ";", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", "->", "AddBlankLine", "(", ")", ";", "}", "OutStreamer", "->", "EmitAssemblerFlag", "(", "MCAF_SubsectionsViaSymbols", ")", ";", "}", "if", "(", "TT", ".", "isOSBinFormatCOFF", "(", ")", ")", "{", "const", "auto", "&", "TLOF", "=", "static_cast", "<", "const", "TargetLoweringObjectFileCOFF", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "std", "::", "string", "Flags", ";", "raw_string_ostream", "OS", "(", "Flags", ")", ";", "for", "(", "const", "auto", "&", "Function", ":", "M", ")", "TLOF", ".", "emitLinkerFlagsForGlobal", "(", "OS", ",", "&", "Function", ")", ";"], "ground_truth": ["for", "(", "const", "auto", "&", "Global", ":", "M", ".", "globals", "(", ")", ")", "TLOF", ".", "emitLinkerFlagsForGlobal", "(", "OS", ",", "&", "Global", ")", ";"], "File": "ARMAsmPrinter (2)1", "Func": "EmitEndOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17328, "Length": 196, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "HexagonISelLowering3", "Func": "getTargetNodeName", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17329, "Length": 78, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FastISel", "::", "<ISA_LIT>EmitLoad", "(", "EVT", "VT", ",", "unsigned", "&", "ResultReg", ",", "Address", "&", "Addr", ",", "unsigned", "Alignment", ",", "bool", "isZExt", ",", "bool", "allocReg", ")", "{", "assert", "(", "VT", ".", "isSimple", "(", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "Opc", ";", "bool", "useAM3", "=", "false", ";", "bool", "needVMOV", "=", "false", ";", "TargetRegisterClass", "*", "RC", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "<NUM_LIT>", "&&", "Addr", ".", "Offset", ">", "-", "<NUM_LIT>", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "Opc", "=", "isZExt", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opc", "=", "isZExt", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "{", "if", "(", "isZExt", ")", "{", "Opc", "=", "<STR_LIT>", ";", "}", "else", "{", "Opc", "=", "<STR_LIT>", ";", "useAM3", "=", "true", ";", "}", "}", "RC", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "<NUM_LIT>", "&&", "Addr", ".", "Offset", ">", "-", "<NUM_LIT>", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "Opc", "=", "isZExt", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opc", "=", "isZExt", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "{", "Opc", "=", "isZExt", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "useAM3", "=", "true", ";", "}", "RC", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "<NUM_LIT>", "&&", "Addr", ".", "Offset", ">", "-", "<NUM_LIT>", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "Opc", "=", "<STR_LIT>", ";", "}", "else", "{", "Opc", "=", "<STR_LIT>", ";", "}", "RC", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "<NUM_LIT>", ")", "{", "needVMOV", "=", "true", ";", "VT", "=", "<STR_LIT>", ";", "Opc", "=", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RC", "=", "<STR_LIT>", ";", "}", "else", "{", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "<NUM_LIT>", ")", "return", "false", ";", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "break", ";", "}"], "ground_truth": ["<ISA_LIT>SimplifyAddress", "(", "Addr", ",", "VT", ",", "useAM3", ")", ";"], "File": "ARMFastISel56", "Func": "ARMEmitLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17330, "Length": 384, "Cover_Rate": 0.6772486772486772, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_pminsb128_mask", "(", "(", "__v16qi", ")", "__A", ",", "(", "__v16qi", ")", "__B", ",", "(", "__v16qi", ")", "_mm_setzero_si128", "(", ")", ",", "(", "__mmask16", ")", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin", "Func": "_mm_maskz_min_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17331, "Length": 30, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "TSFlags", "=", "MII", ".", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ".", "TSFlags", ";", "if", "(", "(", "TSFlags", "&", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "true", ";", "auto", "Opcode", "=", "Inst", ".", "getOpcode", "(", ")", ";", "auto", "OpNum", "=", "<STR_LIT>", "(", "Opcode", ",", "<STR_LIT>", "::", "offset", ")", ";", "assert", "(", "OpNum", "!=", "-", "<NUM_LIT>", ")", ";", "const", "auto", "&", "Op", "=", "Inst", ".", "getOperand", "(", "OpNum", ")", ";", "if", "(", "!", "hasFlatOffsets", "(", ")", "&&", "Op", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "{", "Error", "(", "getFlatOffsetLoc", "(", "Operands", ")", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "unsigned", "OffsetSize", "=", "isGFX9", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "TSFlags", "&", "(", "<STR_LIT>", "|", "<STR_LIT>", ")", ")", "{", "if", "(", "!", "isIntN", "(", "OffsetSize", ",", "Op", ".", "getImm", "(", ")", ")", ")", "{", "Error", "(", "getFlatOffsetLoc", "(", "Operands", ")", ",", "isGFX9", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "}", "else", "{"], "ground_truth": ["if", "(", "!", "isUIntN", "(", "OffsetSize", "-", "<NUM_LIT>", ",", "Op", ".", "getImm", "(", ")", ")", ")", "{"], "File": "AMDGPUAsmParser5", "Func": "validateFlatOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17332, "Length": 177, "Cover_Rate": 0.7763157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isVREVMask", "(", "ArrayRef", "<", "int", ">", "M", ",", "EVT", "VT", ",", "unsigned", "BlockSize", ")", "{", "assert", "(", "(", "BlockSize", "==", "<NUM_LIT>", "||", "BlockSize", "==", "<NUM_LIT>", "||", "BlockSize", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "EltSz", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "EltSz", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "BlockElts", "=", "M", "[", "<NUM_LIT>", "]", "+", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "M", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", ")", "BlockElts", "=", "BlockSize", "/", "EltSz", ";"], "File": "ARMISelLowering (2)6", "Func": "isVREVMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17333, "Length": 88, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "BlockMask", "=", "CreateVPTBlock", "(", "MBIter", ",", "EndIter", ",", "DeadInstructions", ")", ";", "MachineInstrBuilder", "MIBuilder", ";", "unsigned", "NewOpcode", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "(", "unsigned", ")", "BlockMask", "<<", "<STR_LIT>", ")", ";", "if", "(", "MachineInstr", "*", "VCMP", "=", "findVCMPToFoldIntoVPST", "(", "MI", ",", "TRI", ",", "NewOpcode", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "VCMP", "->", "dump", "(", ")", ")", ";", "MIBuilder", "=", "BuildMI", "(", "Block", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpcode", ")", ")", ";", "MIBuilder", ".", "addImm", "(", "(", "uint64_t", ")", "BlockMask", ")", ";", "MIBuilder", ".", "add", "(", "VCMP", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIBuilder", ".", "add", "(", "VCMP", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIBuilder", ".", "add", "(", "VCMP", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "for", "(", "MachineInstr", "&", "MII", ":", "make_range", "(", "VCMP", "->", "getIterator", "(", ")", ",", "MI", "->", "getIterator", "(", ")", ")", ")", "{", "MII", ".", "clearRegisterKills", "(", "VCMP", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "TRI", ")", ";", "MII", ".", "clearRegisterKills", "(", "VCMP", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "TRI", ")", ";", "}", "VCMP", "->", "eraseFromParent", "(", ")", ";", "}", "else", "{", "MIBuilder", "=", "BuildMI", "(", "Block", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "MIBuilder", ".", "addImm", "(", "(", "uint64_t", ")", "BlockMask", ")", ";", "}"], "ground_truth": ["for", "(", "MachineInstr", "*", "DeadMI", ":", "DeadInstructions", ")", "DeadMI", "->", "eraseFromParent", "(", ")", ";"], "File": "MVEVPTBlockPass (2)", "Func": "InsertVPTBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17334, "Length": 240, "Cover_Rate": 0.6169665809768637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CONST", ":", "case", "LABEL_REF", ":", "case", "SYMBOL_REF", ":", "case", "CONST_DOUBLE", ":", "if", "(", "src", "!=", "const0_rtx", ")", "base_cost", "+=", "pdp11_addr_cost", "(", "src", ",", "mode", ",", "ADDR_SPACE_GENERIC", ",", "speed", ")", ";", "return", "base_cost", ";", "default", ":", "break", ";", "}", "if", "(", "FLOAT_MODE_P", "(", "mode", ")", "&&", "(", "op", "==", "FLOAT_TRUNCATE", "||", "op", "==", "FLOAT_EXTEND", "||", "op", "==", "FIX", "||", "op", "==", "FLOAT", ")", ")", "{", "src2", "=", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ";", "base_cost", "+=", "pdp11_addr_cost", "(", "src2", ",", "mode", ",", "ADDR_SPACE_GENERIC", ",", "speed", ")", ";", "}", "else", "if", "(", "op", "!=", "SUBREG", "&&", "op", "!=", "UNSPEC", "&&", "GET_RTX_LENGTH", "(", "op", ")", ">", "<NUM_LIT>", ")", "{"], "ground_truth": ["src2", "=", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ";"], "File": "pdp11", "Func": "pdp11_insn_cost", "Target": "pdp11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 17335, "Length": 116, "Cover_Rate": 0.30851063829787234, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "set_info", "*", "set", ":", "sets", ")", "{", "if", "(", "read_vl_insn_p", "(", "set", "->", "insn", "(", ")", "->", "rtl", "(", ")", ")", ")", "{", "const", "insn_info", "*", "insn", "=", "get_backward_fault_first_load_insn", "(", "set", "->", "insn", "(", ")", ")", ";", "if", "(", "insn", "==", "info1", ".", "get_insn", "(", ")", ")", "return", "info2", ".", "compatible_vtype_p", "(", "info1", ")", ";", "}", "}", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "riscv-vsetvl", "Func": "support_relaxed_compatible_p", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17336, "Length": 64, "Cover_Rate": 0.4266666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Base", ")", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "Disp", ")", ")", ";", "return", "(", "Base", "<<", "<NUM_LIT>", ")", "|", "Disp", ";"], "ground_truth": ["}"], "File": "SystemZMCCodeEmitter", "Func": "getBDAddr12Encoding", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17337, "Length": 29, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmBackend", "*", "llvm", "::", "createThumbLEAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ")", "{"], "ground_truth": ["return", "create<ISA_LIT>AsmBackend", "(", "T", ",", "MRI", ",", "TT", ",", "CPU", ",", "true", ")", ";"], "File": "ARMAsmBackend (2)1", "Func": "createThumbLEAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17338, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "machine_mode", "mode", "=", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "rtx", "dest", "=", "operands", "[", "<NUM_LIT>", "]", ";", "rtx", "src", "=", "operands", "[", "<NUM_LIT>", "]", ";", "rtx", "addr", ";", "if", "(", "GET_CODE", "(", "src", ")", "==", "MEM", ")", "addr", "=", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "GET_CODE", "(", "dest", ")", "==", "MEM", ")", "addr", "=", "XEXP", "(", "dest", ",", "<NUM_LIT>", ")", ";", "else", "addr", "=", "NULL_RTX", ";", "unsigned", "int", "base_length", ";", "switch", "(", "mode", ")", "{", "case", "E_QImode", ":", "if", "(", "addr", "==", "NULL_RTX", ")", "return", "<NUM_LIT>", ";", "if", "(", "h8300_eightbit_constant_address_p", "(", "addr", ")", ")", "return", "<NUM_LIT>", ";", "base_length", "=", "<NUM_LIT>", ";", "break", ";", "case", "E_HImode", ":", "if", "(", "addr", "==", "NULL_RTX", ")", "{", "if", "(", "REG_P", "(", "src", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "src", "==", "const0_rtx", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "}", "base_length", "=", "<NUM_LIT>", ";", "break", ";", "case", "E_SImode", ":", "if", "(", "addr", "==", "NULL_RTX", ")", "{", "if", "(", "REG_P", "(", "src", ")", ")", "{", "if", "(", "REGNO", "(", "src", ")", "==", "MAC_REG", "||", "REGNO", "(", "dest", ")", "==", "MAC_REG", ")", "return", "<NUM_LIT>", ";", "else", "return", "<NUM_LIT>", ";", "}", "if", "(", "GET_CODE", "(", "src", ")", "==", "CONST_INT", ")", "{", "int", "val", "=", "INTVAL", "(", "src", ")", ";", "if", "(", "val", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "val", "==", "(", "val", "&", "<NUM_LIT>", ")", "||", "val", "==", "(", "val", "&", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";", "switch", "(", "val", "&", "<NUM_LIT>", ")", "{", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "return", "<NUM_LIT>", ";", "}", "}", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "h8300", "Func": "compute_mov_length", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 17339, "Length": 281, "Cover_Rate": 0.5991471215351812, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SIInstrInfo", "Func": "isVOP3P", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17340, "Length": 11, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "LoReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "HiReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "&", "<STR_LIT>", ";", "int", "FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", "->", "getMoveF64FrameIndex", "(", ")", ";"], "ground_truth": ["MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "<NUM_LIT>", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";"], "File": "RISCVISelLowering13", "Func": "emitBuildPairF64Pseudo", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17341, "Length": 95, "Cover_Rate": 0.3054662379421222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vdot_lane_s32", "(", "int32x2_t", "__r", ",", "int8x8_t", "__a", ",", "int8x8_t", "__b", ",", "const", "int", "__index", ")", "{", "return", "__builtin_neon_sdot_lanev8qi", "(", "__r", ",", "__a", ",", "__b", ",", "__index", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vdot_lane_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17342, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "Op", ".", "readsReg", "(", ")", "&&", "Op", ".", "getReg", "(", ")", ".", "isPhysical", "(", ")", ")", "PhysRegUses", ".", "insert", "(", "Op", ".", "getReg", "(", ")", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer10", "Func": "addDefsUsesToList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17343, "Length": 33, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getVmcntBitMask", "(", "const", "IsaVersion", "&", "Version", ")", "{", "unsigned", "VmcntLo", "=", "(", "<NUM_LIT>", "<<", "getVmcntBitWidthLo", "(", ")", ")", "-", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "Version", ".", "Major", "<", "<NUM_LIT>", ")", "return", "VmcntLo", ";"], "File": "AMDGPUBaseInfo", "Func": "getVmcntBitMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17344, "Length": 33, "Cover_Rate": 0.5689655172413793, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", "||", "RelocM", "==", "Reloc", "::", "DynamicNoPIC", ")", "{", "const", "TargetLoweringObjectFileMachO", "&", "TLOFMacho", "=", "static_cast", "<", "const", "TargetLoweringObjectFileMachO", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getTextSection", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getTextCoalSection", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getConstTextCoalSection", "(", ")", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "DynamicNoPIC", ")", "{", "const", "MCSection", "*", "sect", "=", "OutContext", ".", "getMachOSection", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "MCSectionMachO", "::", "S_SYMBOL_STUBS", ",", "<NUM_LIT>", ",", "SectionKind", "::", "getText", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "sect", ")", ";", "}", "else", "{", "const", "MCSection", "*", "sect", "=", "OutContext", ".", "getMachOSection", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "MCSectionMachO", "::", "S_SYMBOL_STUBS", ",", "<NUM_LIT>", ",", "SectionKind", "::", "getText", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "sect", ")", ";", "}", "const", "MCSection", "*", "StaticInitSect", "=", "OutContext", ".", "getMachOSection", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "MCSectionMachO", "::", "S_REGULAR", "|", "MCSectionMachO", "::", "S_ATTR_PURE_INSTRUCTIONS", ",", "SectionKind", "::", "getText", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "StaticInitSect", ")", ";", "}", "}", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", ")", ")", ";", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", ")", "{", "std", "::", "string", "CPUString", "=", "Subtarget", "->", "getCPUString", "(", ")", ";", "if", "(", "CPUString", "!=", "<STR_LIT>", ")", "OutStreamer", ".", "EmitRawText", "(", "<STR_LIT>", "+", "Twine", "(", "CPUString", ")", ")", ";", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", ")", "OutStreamer", ".", "EmitRawText", "(", "<STR_LIT>", "+", "Twine", "(", "<STR_LIT>", ")", "+", "<STR_LIT>", ")", ";", "if", "(", "!", "UnsafeFPMath", ")", "{", "OutStreamer", ".", "EmitRawText", "(", "<STR_LIT>", "+", "Twine", "(", "<STR_LIT>", ")", "+", "<STR_LIT>", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "<STR_LIT>", "+", "Twine", "(", "<STR_LIT>", ")", "+", "<STR_LIT>", ")", ";", "}", "if", "(", "NoInfsFPMath", "&&", "NoNaNsFPMath", ")", "OutStreamer", ".", "EmitRawText", "(", "<STR_LIT>", "+", "Twine", "(", "<STR_LIT>", ")", "+", "<STR_LIT>", ")", ";", "else", "OutStreamer", ".", "EmitRawText", "(", "<STR_LIT>", "+", "Twine", "(", "<STR_LIT>", ")", "+", "<STR_LIT>", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "<STR_LIT>", "+", "Twine", "(", "<STR_LIT>", ")", "+", "<STR_LIT>", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "<STR_LIT>", "+", "Twine", "(", "<STR_LIT>", ")", "+", "<STR_LIT>", ")", ";", "if", "(", "Subtarget", "->", "isAAPCS_ABI", "(", ")", "&&", "FloatABIType", "==", "FloatABI", "::", "Hard", ")", "{", "OutStreamer", ".", "EmitRawText", "(", "<STR_LIT>", "+", "Twine", "(", "<STR_LIT>", ")", "+", "<STR_LIT>", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "<STR_LIT>", "+", "Twine", "(", "<STR_LIT>", ")", "+", "<STR_LIT>", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "ARMAsmPrinter29", "Func": "EmitStartOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17345, "Length": 395, "Cover_Rate": 0.891647855530474, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineBasicBlock", "*", "Succ", ":", "BB", "->", "successors", "(", ")", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "*", "Succ", ")", "{", "if", "(", "!", "MI", ".", "isPHI", "(", ")", ")", "break", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "MI", ".", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "I", "+=", "<NUM_LIT>", ")", "{", "unsigned", "IncomingReg", "=", "MI", ".", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ";", "MachineOperand", "&", "FromBB", "=", "MI", ".", "getOperand", "(", "I", "+", "<NUM_LIT>", ")", ";", "if", "(", "BB", "==", "FromBB", ".", "getMBB", "(", ")", ")", "{", "if", "(", "SplitDefRegs", ".", "count", "(", "IncomingReg", ")", ")", "FromBB", ".", "setMBB", "(", "SplitBB", ")", ";", "break", ";", "}", "}", "}", "}", "MF", "->", "insert", "(", "++", "MachineFunction", "::", "iterator", "(", "BB", ")", ",", "SplitBB", ")", ";", "SplitBB", "->", "splice", "(", "SplitBB", "->", "begin", "(", ")", ",", "BB", ",", "SplitPoint", ",", "BB", "->", "end", "(", ")", ")", ";", "SplitBB", "->", "transferSuccessors", "(", "BB", ")", ";"], "ground_truth": ["BB", "->", "addSuccessor", "(", "SplitBB", ")", ";"], "File": "SIISelLowering21", "Func": "splitKillBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17346, "Length": 168, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "POST_MODIFY", ":", "o", "=", "XEXP", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "post_modify", ":", "code", "=", "POST_MODIFY", ";", "swap", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "r", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "xop", "[", "<NUM_LIT>", "+", "i", "]", "=", "adjust_automodify_address_nv", "(", "operands", "[", "i", "]", ",", "SImode", ",", "gen_rtx_fmt_ee", "(", "code", ",", "Pmode", ",", "r", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "r", ",", "o", ")", ")", ",", "<NUM_LIT>", ")", ";", "xop", "[", "<NUM_LIT>", "+", "i", "]", "=", "adjust_automodify_address_nv", "(", "operands", "[", "i", "]", ",", "SImode", ",", "plus_constant", "(", "Pmode", ",", "r", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "xop", "[", "<NUM_LIT>", "+", "i", "]", "=", "operand_subword", "(", "operands", "[", "i", "]", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "mode", ")", ";", "xop", "[", "<NUM_LIT>", "+", "i", "]", "=", "operand_subword", "(", "operands", "[", "i", "]", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "mode", ")", ";", "}", "}", "if", "(", "reg_overlap_mentioned_p", "(", "xop", "[", "<NUM_LIT>", "]", ",", "xop", "[", "<NUM_LIT>", "]", ")", ")", "{", "swap", "=", "<NUM_LIT>", ";", "gcc_assert", "(", "!", "reg_overlap_mentioned_p", "(", "xop", "[", "<NUM_LIT>", "]", ",", "xop", "[", "<NUM_LIT>", "]", ")", ")", ";", "}", "operands", "[", "<NUM_LIT>", "+", "swap", "]", "=", "xop", "[", "<NUM_LIT>", "]", ";", "operands", "[", "<NUM_LIT>", "+", "swap", "]", "=", "xop", "[", "<NUM_LIT>", "]", ";", "operands", "[", "<NUM_LIT>", "-", "swap", "]", "=", "xop", "[", "<NUM_LIT>", "]", ";", "operands", "[", "<NUM_LIT>", "-", "swap", "]", "=", "xop", "[", "<NUM_LIT>", "]", ";", "start_sequence", "(", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";"], "ground_truth": ["val", "=", "get_insns", "(", ")", ";"], "File": "arc4", "Func": "arc_split_move", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 17347, "Length": 289, "Cover_Rate": 0.5622568093385214, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "Reg", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["if", "(", "Reg", ")", "return", "Reg", ";"], "File": "SNESISelLowering", "Func": "getRegisterByName", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17348, "Length": 47, "Cover_Rate": 0.3560606060606061, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "hasBP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";"], "ground_truth": ["return", "MFI", "->", "hasVarSizedObjects", "(", ")", "&&", "TRI", "->", "needsStackRealignment", "(", "MF", ")", ";"], "File": "MipsFrameLowering (2)", "Func": "hasBP", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17349, "Length": 48, "Cover_Rate": 0.9795918367346939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "SrcRC", "==", "<STR_LIT>", "&&", "SrcReg", "==", "<STR_LIT>", "&&", "DestRC", "==", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "DestRC", "==", "<STR_LIT>", "&&", "DestReg", "==", "<STR_LIT>", "&&", "SrcRC", "==", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ")", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "XCoreInstrInfo12", "Func": "copyRegToReg", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17350, "Length": 82, "Cover_Rate": 0.3867924528301887, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StackOffset", "=", "<NUM_LIT>", ";", "UsedRegs", ".", "resize", "(", "(", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getRegisterInfo", "(", ")", "->", "getNumRegs", "(", ")", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "HexagonCallingConvLower5", "Func": "Hexagon_CCState", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17351, "Length": 30, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "findCommutedOpIndices", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "&", "SrcOpIdx1", ",", "unsigned", "&", "SrcOpIdx2", ")", "const", "{", "assert", "(", "!", "MI", ".", "isBundle", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";"], "ground_truth": ["if", "(", "!", "MCID", ".", "isCommutable", "(", ")", ")", "return", "false", ";"], "File": "MOSInstrInfo", "Func": "findCommutedOpIndices", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17352, "Length": 55, "Cover_Rate": 0.3254437869822485, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "SizeNode", "=", "DAG", ".", "getConstant", "(", "Flags", ".", "getByValSize", "(", ")", ",", "DL", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getMemcpy", "(", "Chain", ",", "DL", ",", "Dst", ",", "Src", ",", "SizeNode", ",", "Flags", ".", "getByValAlign", "(", ")", ",", "false", ",", "true", ",", "false", ",", "MachinePointerInfo", "(", ")", ",", "MachinePointerInfo", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "M680x0ISelLowering", "Func": "CreateCopyOfByValArgument", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17353, "Length": 55, "Cover_Rate": 0.6470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "ARMISelLowering109", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17354, "Length": 342, "Cover_Rate": 0.57, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "&", "RC", "=", "<STR_LIT>", ";", "const", "TargetRegisterInfo", "&", "TRI", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "FPSpillSlot", "=", "MFI", ".", "CreateStackObject", "(", "TRI", ".", "getSpillSize", "(", "RC", ")", ",", "TRI", ".", "getSpillAlignment", "(", "RC", ")", ",", "true", ")", ";", "FPSpillSlotSet", "=", "true", ";", "return", "FPSpillSlot", ";"], "ground_truth": ["}"], "File": "XCoreMachineFunctionInfo10", "Func": "createFPSpillSlot", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17355, "Length": 64, "Cover_Rate": 0.7529411764705882, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "!", "TM", ".", "is<ISA_LIT>64", "(", ")", ")", "return", "false", ";", "if", "(", "!", "Subtarget", ".", "isSVR4ABI", "(", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "PhysReg", "==", "<STR_LIT>", ")", "return", "(", "getReservedRegs", "(", "MF", ")", ".", "test", "(", "<STR_LIT>", ")", ")", ";"], "File": "PPCRegisterInfo11", "Func": "isCallerPreservedPhysReg", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17356, "Length": 54, "Cover_Rate": 0.4153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "X86ISelLowering (2)8", "Func": "negateFMAOpcode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17357, "Length": 81, "Cover_Rate": 0.3068181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "typedef", "float", "v4hi", "__attribute__", "(", "(", "mode", "(", "V4HI", ")", ")", ")", ";"], "ground_truth": ["return", "(", "unsigned", "long", "long", ")", "__builtin_sh_media_MSHALDS_W", "(", "(", "v4hi", ")", "mm", ",", "mn", ")", ";"], "File": "ushmedia1", "Func": "sh_media_MSHALDS_W", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17358, "Length": 29, "Cover_Rate": 0.6170212765957447, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", ")", ";", "if", "(", "!", "isTailCall", ")", "{", "if", "(", "isVector", ")", "{", "SDValue", "StackPtr", ";", "if", "(", "is<ISA_LIT>64", ")", "StackPtr", "=", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "else", "StackPtr", "=", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["PtrOff", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "StackPtr", ",", "DAG", ".", "getConstant", "(", "ArgOffset", ",", "PtrVT", ")", ")", ";"], "File": "PPCISelLowering105", "Func": "LowerMemOpCallTo", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17359, "Length": 78, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "scalar_int_mode", "s390_unwind_word_mode", "(", "void", ")", "{"], "ground_truth": ["return", "TARGET_64BIT", "?", "DImode", ":", "SImode", ";"], "File": "s390", "Func": "s390_unwind_word_mode", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 17360, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "(", "(", "OpcodeN", "==", "<STR_LIT>", "&&", "OpcodeN0", "==", "<STR_LIT>", ")", "||", "(", "OpcodeN", "==", "<STR_LIT>", "&&", "OpcodeN0", "==", "<STR_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "EVT", "InVT", "=", "N0", ".", "getValueType", "(", ")", ";", "if", "(", "N0", ".", "getResNo", "(", ")", "!=", "<NUM_LIT>", "||", "InVT", "!=", "<STR_LIT>", "||", "!", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "auto", "DivRemOpcode", "=", "OpcodeN0", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["SDValue", "R", "=", "DAG", ".", "getNode", "(", "DivRemOpcode", ",", "SDLoc", "(", "N", ")", ",", "NodeTys", ",", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "X86ISelLowering", "Func": "getDivRem8", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17361, "Length": 133, "Cover_Rate": 0.51953125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "*", "(", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ".", "getRegClass", "(", "RC", ")", ".", "begin", "(", ")", "+", "RegNo", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmParser41", "Func": "getReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17362, "Length": 24, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "ConstAddr", "=", "<NUM_LIT>", ";", "Register", "PtrBase", ";", "int64_t", "Offset", ";", "std", "::", "tie", "(", "PtrBase", ",", "Offset", ")", "=", "getPtrBaseWithConstantOffset", "(", "Root", ".", "getReg", "(", ")", ",", "*", "MRI", ")", ";", "if", "(", "Offset", ")", "{", "if", "(", "isDSOffsetLegal", "(", "PtrBase", ",", "Offset", ",", "<NUM_LIT>", ")", ")", "{", "return", "std", "::", "make_pair", "(", "PtrBase", ",", "Offset", ")", ";", "}", "}", "else", "if", "(", "RootDef", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["}", "else", "if", "(", "mi_match", "(", "Root", ".", "getReg", "(", ")", ",", "*", "MRI", ",", "m_ICst", "(", "ConstAddr", ")", ")", ")", "{"], "File": "AMDGPUInstructionSelector", "Func": "selectDS1Addr1OffsetImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17363, "Length": 95, "Cover_Rate": 0.572289156626506, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vdupq_x_n_s32", "(", "int32_t", "__a", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__builtin_mve_vdupq_m_n_sv4si", "(", "__arm_vuninitializedq_s32", "(", ")", ",", "__a", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vdupq_x_n_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17364, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "InitializeELF", "(", "isAAPCS_ABI", ")", ";", "if", "(", "isAAPCS_ABI", ")", "{", "LSDASection", "=", "nullptr", ";", "}"], "ground_truth": ["AttributesSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_<ISA_LIT>_ATTRIBUTES", ",", "<NUM_LIT>", ")", ";"], "File": "ARMTargetObjectFile (2)", "Func": "Initialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17365, "Length": 41, "Cover_Rate": 0.5256410256410257, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "ConstantFP", "*", "CFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "CPV", ")", ";", "Type", "*", "Ty", "=", "CFP", "->", "getType", "(", ")", ";", "if", "(", "Ty", "==", "Type", "::", "getFloatTy", "(", "CPV", "->", "getContext", "(", ")", ")", ")", "{", "float", "float32", "=", "(", "float", ")", "CFP", "->", "getValueAPF", "(", ")", ".", "convertToFloat", "(", ")", ";", "ConvertFloatToBytes", "(", "ptr", ",", "float32", ")", ";", "aggBuffer", "->", "addBytes", "(", "ptr", ",", "<NUM_LIT>", ",", "Bytes", ")", ";", "}", "else", "if", "(", "Ty", "==", "Type", "::", "getDoubleTy", "(", "CPV", "->", "getContext", "(", ")", ")", ")", "{", "double", "float64", "=", "CFP", "->", "getValueAPF", "(", ")", ".", "convertToDouble", "(", ")", ";", "ConvertDoubleToBytes", "(", "ptr", ",", "float64", ")", ";", "aggBuffer", "->", "addBytes", "(", "ptr", ",", "<NUM_LIT>", ",", "Bytes", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "break", ";", "}", "case", "Type", "::", "PointerTyID", ":", "{", "if", "(", "const", "GlobalValue", "*", "GVar", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "CPV", ")", ")", "{", "aggBuffer", "->", "addSymbol", "(", "GVar", ",", "GVar", ")", ";", "}", "else", "if", "(", "const", "ConstantExpr", "*", "Cexpr", "=", "dyn_cast", "<", "ConstantExpr", ">", "(", "CPV", ")", ")", "{", "const", "Value", "*", "v", "=", "Cexpr", "->", "stripPointerCasts", "(", ")", ";", "aggBuffer", "->", "addSymbol", "(", "v", ",", "Cexpr", ")", ";", "}", "unsigned", "int", "s", "=", "DL", ".", "getTypeAllocSize", "(", "CPV", "->", "getType", "(", ")", ")", ";", "aggBuffer", "->", "addZeros", "(", "s", ")", ";", "break", ";", "}", "case", "Type", "::", "ArrayTyID", ":", "case", "Type", "::", "VectorTyID", ":", "case", "Type", "::", "StructTyID", ":", "{", "if", "(", "isa", "<", "ConstantAggregate", ">", "(", "CPV", ")", "||", "isa", "<", "ConstantDataSequential", ">", "(", "CPV", ")", ")", "{", "int", "ElementSize", "=", "DL", ".", "getTypeAllocSize", "(", "CPV", "->", "getType", "(", ")", ")", ";", "bufferAggregateConstant", "(", "CPV", ",", "aggBuffer", ")", ";", "if", "(", "Bytes", ">", "ElementSize", ")", "aggBuffer", "->", "addZeros", "(", "Bytes", "-", "ElementSize", ")", ";", "}", "else", "if", "(", "isa", "<", "ConstantAggregateZero", ">", "(", "CPV", ")", ")", "aggBuffer", "->", "addZeros", "(", "Bytes", ")", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "NVPTXAsmPrinter18", "Func": "bufferLEByte", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17366, "Length": 336, "Cover_Rate": 0.3373493975903614, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Known", ".", "Zero", "|=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "MemBits", ")", ";", "return", ";", "}", "}", "}", "case", "<STR_LIT>", ":", "{", "Known", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "ConstantSDNode", "*", "CI", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "const", "APInt", "&", "Mask", "=", "CI", "->", "getAPIntValue", "(", ")", ";", "Known", ".", "Zero", "&=", "Mask", ";", "Known", ".", "One", "&=", "Mask", ";", "return", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "const", "SDValue", "&", "SrcSV", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VecVT", "=", "SrcSV", ".", "getValueType", "(", ")", ";", "assert", "(", "VecVT", ".", "isVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "unsigned", "NumSrcElts", "=", "VecVT", ".", "getVectorNumElements", "(", ")", ";", "ConstantSDNode", "*", "Pos", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ";", "assert", "(", "Pos", "->", "getAPIntValue", "(", ")", ".", "ult", "(", "NumSrcElts", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "Idx", "=", "Pos", "->", "getZExtValue", "(", ")", ";", "APInt", "DemandedElt", "=", "APInt", "::", "getOneBitSet", "(", "NumSrcElts", ",", "Idx", ")", ";", "Known", "=", "DAG", ".", "computeKnownBits", "(", "SrcSV", ",", "DemandedElt", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";"], "ground_truth": ["const", "unsigned", "DstSz", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "computeKnownBitsForTargetNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17367, "Length": 226, "Cover_Rate": 0.35930047694753575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isExtended", "(", "uint64_t", "TSFlags", ")", "{", "return", "(", "TSFlags", ">>", "<STR_LIT>", ")", "&", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "HexagonInstPrinter11", "Func": "isExtended", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17368, "Length": 18, "Cover_Rate": 0.8181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ST", "->", "hasAVX", "(", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "X86TargetTransformInfo91", "Func": "getMaxInterleaveFactor", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17369, "Length": 15, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isSignOrZeroExtended", "(", "MI", ",", "true", ",", "depth", ")", ";"], "ground_truth": ["}"], "File": "PPCInstrInfo11", "Func": "isSignExtended", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17370, "Length": 11, "Cover_Rate": 0.4074074074074074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isPackLowMask", "(", "ShuffleVectorSDNode", "*", "SVOp", ")", "{", "EVT", "VT", "=", "SVOp", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElems", ";", "i", "++", ")", "{", "if", "(", "!", "isUndefOrEqual", "(", "SVOp", "->", "getMaskElt", "(", "i", ")", ",", "i", "*", "<NUM_LIT>", ")", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "X86ParabixISelLowering", "Func": "isPackLowMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17371, "Length": 64, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "&", "<STR_LIT>", ";", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "MFI", ".", "estimateStackSize", "(", "MF", ")", ")", ")", "{", "int", "RegScavFI", "=", "MFI", ".", "CreateStackObject", "(", "RegInfo", "->", "getSpillSize", "(", "*", "RC", ")", ",", "RegInfo", "->", "getSpillAlignment", "(", "*", "RC", ")", ",", "false", ")", ";"], "ground_truth": ["RS", "->", "addScavengingFrameIndex", "(", "RegScavFI", ")", ";"], "File": "CAHPFrameLowering", "Func": "processFunctionBeforeFrameFinalized", "Target": "CAHP", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17372, "Length": 98, "Cover_Rate": 0.9607843137254902, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addDef", "(", "<STR_LIT>", ")", ".", "addUse", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "File": "AArch64SpeculationHardening2", "Func": "insertSPToRegTaintPropagation", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17373, "Length": 39, "Cover_Rate": 0.30952380952380953, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "x", "=", "gen_rtx_SET", "(", "stack_pointer_rtx", ",", "x", ")", ";", "add_reg_note", "(", "insn", ",", "REG_FRAME_RELATED_EXPR", ",", "x", ")", ";", "m", "->", "fs", ".", "sp_offset", "-=", "UNITS_PER_WORD", ";", "}"], "ground_truth": ["}"], "File": "i3865", "Func": "release_scratch_register_on_entry", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17374, "Length": 28, "Cover_Rate": 0.3111111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CondCodes", ")", "{", "unsigned", "TmpReg1", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "TmpReg1", ")", ".", "addReg", "(", "<STR_LIT>", ",", "getKillRegState", "(", "true", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "getKillRegState", "(", "true", ")", ")", ".", "addImm", "(", "CondCodes", "[", "<NUM_LIT>", "]", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ResultReg", ")", ".", "addReg", "(", "TmpReg1", ",", "getKillRegState", "(", "true", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "getKillRegState", "(", "true", ")", ")", ".", "addImm", "(", "CondCodes", "[", "<NUM_LIT>", "]", ")", ";", "updateValueMap", "(", "I", ",", "ResultReg", ")", ";", "return", "true", ";", "}", "<STR_LIT>", "CC", "=", "getCompareCC", "(", "Predicate", ")", ";", "assert", "(", "(", "CC", "!=", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "<STR_LIT>", "invertedCC", "=", "getInvertedCondCode", "(", "CC", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ResultReg", ")", ".", "addReg", "(", "<STR_LIT>", ",", "getKillRegState", "(", "true", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "getKillRegState", "(", "true", ")", ")", ".", "addImm", "(", "invertedCC", ")", ";"], "File": "AArch64FastISel", "Func": "selectCmp", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17375, "Length": 202, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_load_epi64", "(", "__mmask8", "__U", ",", "void", "const", "*", "__P", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_movdqa64load128_mask", "(", "(", "__v2di", "*", ")", "__P", ",", "(", "__v2di", ")", "_mm_setzero_si128", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_maskz_load_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17376, "Length": 50, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setGlobalBaseReg", "(", "unsigned", "Reg", ")", "{", "GlobalBaseReg", "=", "Reg", ";"], "ground_truth": ["}"], "File": "AlphaMachineFunctionInfo", "Func": "setGlobalBaseReg", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17377, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "SectionsOr", "=", "ELF", ".", "sections", "(", ")", ";", "if", "(", "!", "SectionsOr", ")", "return", "SectionsOr", ".", "takeError", "(", ")", ";", "for", "(", "const", "auto", "&", "Sec", ":", "*", "SectionsOr", ")", "{", "auto", "SecNameOr", "=", "ELF", ".", "getSectionName", "(", "Sec", ")", ";", "if", "(", "!", "SecNameOr", ")", "{", "return", "SecNameOr", ".", "takeError", "(", ")", ";", "}", "else", "if", "(", "*", "SecNameOr", "==", "Name", ")", "{", "return", "Idx", ";", "}", "++", "Idx", ";"], "ground_truth": ["}"], "File": "CodeObject", "Func": "getSectionIdxByName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17378, "Length": 73, "Cover_Rate": 0.6952380952380952, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "sprintf", "(", "buf", ",", "<STR_LIT>", ",", "is_ctor", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "MAX_INIT_PRIORITY", "-", "priority", ")", ";", "sec", "=", "get_section", "(", "buf", ",", "<NUM_LIT>", ",", "NULL", ")", ";", "}", "else", "sec", "=", "is_ctor", "?", "ctors_section", ":", "dtors_section", ";", "assemble_addr_to_section", "(", "symbol", ",", "sec", ")", ";"], "ground_truth": ["}"], "File": "rl78", "Func": "rl78_asm_ctor_dtor", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 17379, "Length": 46, "Cover_Rate": 0.5974025974025974, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutlinerCosts", "(", "const", "<ISA_LIT>Subtarget", "&", "target", ")", ":", "CallTailCall", "(", "target", ".", "isThumb", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ",", "FrameTailCall", "(", "target", ".", "isThumb", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ",", "CallThunk", "(", "target", ".", "isThumb", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ",", "FrameThunk", "(", "target", ".", "isThumb", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ",", "CallNoLRSave", "(", "target", ".", "isThumb", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ",", "FrameNoLRSave", "(", "target", ".", "isThumb", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ",", "CallRegSave", "(", "target", ".", "isThumb", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ",", "FrameRegSave", "(", "target", ".", "isThumb", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ",", "CallDefault", "(", "target", ".", "isThumb", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ",", "FrameDefault", "(", "target", ".", "isThumb", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ",", "SaveRestoreLROnStack", "(", "target", ".", "isThumb", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo128", "Func": "OutlinerCosts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17380, "Length": 152, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx_insn", "*", "and_insn", ";", "rtx", "and_operation", "=", "find_alignment_op", "(", "insn", ",", "base_reg", ",", "&", "and_insn", ")", ";", "if", "(", "and_operation", "!=", "<NUM_LIT>", ")", "{", "rtx", "src_reg", "=", "XEXP", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ")", ";", "df_ref", "src_use", ";", "struct", "df_insn_info", "*", "insn_info", "=", "DF_INSN_INFO_GET", "(", "insn", ")", ";", "FOR_EACH_INSN_INFO_USE", "(", "src_use", ",", "insn_info", ")", "{", "if", "(", "!", "rtx_equal_p", "(", "DF_REF_REG", "(", "src_use", ")", ",", "src_reg", ")", ")", "continue", ";", "struct", "df_link", "*", "link", "=", "DF_REF_CHAIN", "(", "src_use", ")", ";", "if", "(", "!", "link", "||", "link", "->", "next", ")", "break", ";", "rtx_insn", "*", "swap_insn", "=", "DF_REF_INSN", "(", "link", "->", "ref", ")", ";"], "ground_truth": ["if", "(", "!", "insn_is_swap_p", "(", "swap_insn", ")", "||", "insn_is_load_p", "(", "swap_insn", ")", "||", "insn_is_store_p", "(", "swap_insn", ")", ")", "break", ";"], "File": "rs6000-p8swap2", "Func": "recombine_stvx_pattern", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17381, "Length": 124, "Cover_Rate": 0.36795252225519287, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint32_t", "*", "Mask", "=", "ARI", "->", "getTLSCallPreservedMask", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "<STR_LIT>", ",", "DescAddr", ",", "SDValue", "(", ")", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "Chain", ",", "FuncTLVGet", ",", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getRegisterMask", "(", "Mask", ")", ",", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering120", "Func": "LowerGlobalTLSAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17382, "Length": 104, "Cover_Rate": 0.3727598566308244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEF", "(", "SHUFFLELL", ",", "<STR_LIT>", ",", "(", "LLUINT", ",", "LLUINT", ",", "UINT", ",", "UINT", ",", "NULL_TREE", ")", ")", ";", "DEF", "(", "WORKER_ADDR", ",", "<STR_LIT>", ",", "(", "PTRVOID", ",", "ST", ",", "UINT", ",", "UINT", ",", "NULL_TREE", ")", ")", ";", "DEF", "(", "VECTOR_ADDR", ",", "<STR_LIT>", ",", "(", "PTRVOID", ",", "ST", ",", "UINT", ",", "UINT", ",", "NULL_TREE", ")", ")", ";", "DEF", "(", "CMP_SWAP", ",", "<STR_LIT>", ",", "(", "UINT", ",", "PTRVOID", ",", "UINT", ",", "UINT", ",", "NULL_TREE", ")", ")", ";"], "ground_truth": ["DEF", "(", "CMP_SWAPLL", ",", "<STR_LIT>", ",", "(", "LLUINT", ",", "PTRVOID", ",", "LLUINT", ",", "LLUINT", ",", "NULL_TREE", ")", ")", ";"], "File": "nvptx", "Func": "nvptx_init_builtins", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 17383, "Length": 95, "Cover_Rate": 0.521978021978022, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512d", ")", "__builtin_ia32_andpd512_mask", "(", "(", "__v8df", ")", "__A", ",", "(", "__v8df", ")", "__B", ",", "(", "__v8df", ")", "_mm512_setzero_pd", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512dqintrin", "Func": "_mm512_and_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17384, "Length": 31, "Cover_Rate": 0.5849056603773585, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "DAGSize", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "<ISA_LIT>ScheduleBlock", "*", "Block", "=", "CurrentBlocks", "[", "i", "]", ";", "Block", "->", "fastSchedule", "(", ")", ";", "}", "MachineBasicBlock", "::", "iterator", "CurrentTopFastSched", "=", "DAG", "->", "getCurrentTop", "(", ")", ";", "std", "::", "vector", "<", "MachineBasicBlock", "::", "iterator", ">", "PosOld", ";", "std", "::", "vector", "<", "MachineBasicBlock", "::", "iterator", ">", "PosNew", ";", "PosOld", ".", "reserve", "(", "DAG", "->", "SUnits", ".", "size", "(", ")", ")", ";", "PosNew", ".", "reserve", "(", "DAG", "->", "SUnits", ".", "size", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "DAGSize", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "int", "BlockIndice", "=", "TopDownIndex2Block", "[", "i", "]", ";", "<ISA_LIT>ScheduleBlock", "*", "Block", "=", "CurrentBlocks", "[", "BlockIndice", "]", ";", "std", "::", "vector", "<", "SUnit", "*", ">", "SUs", "=", "Block", "->", "getScheduledUnits", "(", ")", ";", "for", "(", "SUnit", "*", "SU", ":", "SUs", ")", "{", "MachineInstr", "*", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "Pos", "=", "MI", ";", "PosOld", ".", "push_back", "(", "Pos", ")", ";", "if", "(", "&", "*", "CurrentTopFastSched", "==", "MI", ")", "{", "PosNew", ".", "push_back", "(", "Pos", ")", ";", "CurrentTopFastSched", "=", "nextIfDebug", "(", "++", "CurrentTopFastSched", ",", "DAG", "->", "getCurrentBottom", "(", ")", ")", ";", "}", "else", "{", "DAG", "->", "getBB", "(", ")", "->", "splice", "(", "CurrentTopFastSched", ",", "DAG", "->", "getBB", "(", ")", ",", "MI", ")", ";", "DAG", "->", "getLIS", "(", ")", "->", "handleMove", "(", "*", "MI", ",", "true", ")", ";", "PosNew", ".", "push_back", "(", "CurrentTopFastSched", ")", ";", "}", "}", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "DAGSize", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "<ISA_LIT>ScheduleBlock", "*", "Block", "=", "CurrentBlocks", "[", "i", "]", ";", "std", "::", "vector", "<", "SUnit", "*", ">", "SUs", "=", "Block", "->", "getScheduledUnits", "(", ")", ";", "Block", "->", "schedule", "(", "(", "*", "SUs", ".", "begin", "(", ")", ")", "->", "getInstr", "(", ")", ",", "(", "*", "SUs", ".", "rbegin", "(", ")", ")", "->", "getInstr", "(", ")", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "PosOld", ".", "size", "(", ")", ",", "e", "=", "<NUM_LIT>", ";", "i", "!=", "e", ";", "--", "i", ")", "{"], "ground_truth": ["MachineBasicBlock", "::", "iterator", "POld", "=", "PosOld", "[", "i", "-", "<NUM_LIT>", "]", ";"], "File": "SIMachineScheduler1", "Func": "scheduleInsideBlocks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17385, "Length": 371, "Cover_Rate": 0.7361111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "canIssueInSlot", "(", "SU", ",", "Bundle", ".", "size", "(", ")", ")", ")", "{", "Bundle", ".", "push_back", "(", "SU", ")", ";", "CurrWidth", "+=", "Width", ";", "return", "true", ";", "}", "assert", "(", "!", "Bundle", ".", "empty", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "canIssueInSlot", "(", "SU", ",", "<NUM_LIT>", ")", "&&", "canIssueInSlot", "(", "Bundle", "[", "<NUM_LIT>", "]", ",", "Bundle", ".", "size", "(", ")", ")", ")", "{"], "File": "PatmosSchedStrategy", "Func": "addToBundle", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 17386, "Length": 66, "Cover_Rate": 0.32673267326732675, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TotalPackets", "++", ";", "return", "false", ";", "}", "if", "(", "!", "isResourceAvailable", "(", "SU", ")", ")", "{", "ResourcesModel", "->", "clearResources", "(", ")", ";", "savePacket", "(", ")", ";", "Packet", ".", "clear", "(", ")", ";", "TotalPackets", "++", ";", "startNewCycle", "=", "true", ";", "}", "if", "(", "!", "SU", "->", "getInstr", "(", ")", "->", "isPseudo", "(", ")", ")", "{", "ResourcesModel", "->", "reserveResources", "(", "*", "SU", "->", "getInstr", "(", ")", ")", ";", "Packet", ".", "push_back", "(", "SU", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "TotalPackets", "<<", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Packet", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "i", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "Packet", "[", "i", "]", "->", "NodeNum", "<<", "<STR_LIT>", ")", ";"], "File": "TPCMachineScheduler", "Func": "reserveResources", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17387, "Length": 139, "Cover_Rate": 0.5991379310344828, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CodePointerSize", "=", "CalleeSaveStackSlotSize", "=", "TT", ".", "isArch64Bit", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "CommentString", "=", "<STR_LIT>", ";"], "ground_truth": ["AlignmentIsInBytes", "=", "false", ";"], "File": "RISCVMCAsmInfo", "Func": "RISCVMCAsmInfo", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17388, "Length": 22, "Cover_Rate": 0.43137254901960786, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "modrm", "=", "ix86_get_modrm_for_rop", "(", "insn", ",", "recog_data", ".", "operand", ",", "recog_data", ".", "n_operands", ",", "&", "opno0", ",", "&", "opno1", ")", ";", "if", "(", "modrm", "<", "<NUM_LIT>", "||", "!", "ix86_rop_should_change_byte_p", "(", "modrm", ")", "||", "opno0", "==", "opno1", ")", "continue", ";", "rtx", "oldreg", "=", "recog_data", ".", "operand", "[", "opno1", "]", ";", "preprocess_constraints", "(", "insn", ")", ";", "const", "operand_alternative", "*", "alt", "=", "which_op_alt", "(", ")", ";", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "recog_data", ".", "n_operands", ";", "i", "++", ")", "if", "(", "i", "!=", "opno1", "&&", "alt", "[", "i", "]", ".", "earlyclobber", "&&", "reg_overlap_mentioned_p", "(", "recog_data", ".", "operand", "[", "i", "]", ",", "oldreg", ")", ")", "break", ";", "if", "(", "i", "<", "recog_data", ".", "n_operands", ")", "continue", ";", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "<STR_LIT>", "<STR_LIT>", ",", "INSN_UID", "(", "insn", ")", ",", "REGNO", "(", "oldreg", ")", ",", "reg_class_names", "[", "alt", "[", "opno1", "]", ".", "cl", "]", ")", ";", "HARD_REG_SET", "unavailable", ";", "REG_SET_TO_HARD_REG_SET", "(", "unavailable", ",", "&", "live", ")", ";", "SET_HARD_REG_BIT", "(", "unavailable", ",", "REGNO", "(", "oldreg", ")", ")", ";", "IOR_COMPL_HARD_REG_SET", "(", "unavailable", ",", "call_used_reg_set", ")", ";", "IOR_HARD_REG_SET", "(", "unavailable", ",", "fixed_reg_set", ")", ";", "IOR_HARD_REG_SET", "(", "unavailable", ",", "output_risky", ")", ";", "IOR_COMPL_HARD_REG_SET", "(", "unavailable", ",", "reg_class_contents", "[", "alt", "[", "opno1", "]", ".", "cl", "]", ")", ";"], "ground_truth": ["for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "FIRST_PSEUDO_REGISTER", ";", "i", "++", ")", "if", "(", "!", "TEST_HARD_REG_BIT", "(", "unavailable", ",", "i", ")", ")", "break", ";"], "File": "i3865", "Func": "FOR_EACH_BB_FN", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17389, "Length": 233, "Cover_Rate": 0.5655339805825242, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "RA", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "CurDAG", "->", "getCopyFromReg", "(", "CurDAG", "->", "getEntryNode", "(", ")", ",", "DebugLoc", "::", "getUnknownLoc", "(", ")", ",", "RA", ",", "<STR_LIT>", ")", ";"], "File": "AlphaISelDAGToDAG3", "Func": "getGlobalRetAddr", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17390, "Length": 29, "Cover_Rate": 0.31521739130434784, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isa", "<", "ScalableVectorType", ">", "(", "Arg", ".", "getType", "(", ")", ")", ")", "return", "false", ";", "if", "(", "DL", ".", "getTypeStoreSize", "(", "Arg", ".", "getType", "(", ")", ")", ".", "isZero", "(", ")", ")", "continue", ";", "ArgInfo", "OrigArg", "{", "VRegs", "[", "i", "]", ",", "Arg", ".", "getType", "(", ")", "}", ";", "setArgFlags", "(", "OrigArg", ",", "i", "+", "AttributeList", "::", "FirstArgIndex", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "OrigArg", ",", "SplitArgs", ",", "DL", ",", "MRI", ",", "F", ".", "getCallingConv", "(", ")", ")", ";", "++", "i", ";", "}", "if", "(", "!", "MBB", ".", "empty", "(", ")", ")", "MIRBuilder", ".", "setInstr", "(", "*", "MBB", ".", "begin", "(", ")", ")", ";", "const", "<ISA_LIT>TargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "<ISA_LIT>TargetLowering", ">", "(", ")", ";", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "F", ".", "getCallingConv", "(", ")", ",", "false", ")", ";", "FormalArgHandler", "Handler", "(", "MIRBuilder", ",", "MRI", ",", "AssignFn", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "SplitArgs", ",", "Handler", ")", ")", "return", "false", ";", "<ISA_LIT>FunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "uint64_t", "StackOffset", "=", "Handler", ".", "StackUsed", ";", "if", "(", "F", ".", "isVarArg", "(", ")", ")", "{", "auto", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "if", "(", "!", "Subtarget", ".", "isTargetDarwin", "(", ")", ")", "{", "return", "false", ";", "}", "StackOffset", "=", "alignTo", "(", "Handler", ".", "StackUsed", ",", "Subtarget", ".", "isTargetILP32", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "auto", "&", "MFI", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getFrameInfo", "(", ")", ";", "FuncInfo", "->", "setVarArgsStackIndex", "(", "MFI", ".", "CreateFixedObject", "(", "<NUM_LIT>", ",", "StackOffset", ",", "true", ")", ")", ";", "}", "if", "(", "doesCalleeRestoreStack", "(", "F", ".", "getCallingConv", "(", ")", ",", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", ")", ")", "{", "StackOffset", "=", "alignTo", "(", "StackOffset", ",", "<NUM_LIT>", ")", ";", "FuncInfo", "->", "setArgumentStackToRestore", "(", "StackOffset", ")", ";", "}", "FuncInfo", "->", "setBytesInStackArgArea", "(", "StackOffset", ")", ";", "auto", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "if", "(", "Subtarget", ".", "hasCustomCallingConv", "(", ")", ")", "Subtarget", ".", "getRegisterInfo", "(", ")", "->", "UpdateCustomCalleeSavedRegs", "(", "MF", ")", ";"], "ground_truth": ["handleMustTailForwardedRegisters", "(", "MIRBuilder", ",", "AssignFn", ")", ";"], "File": "AArch64CallLowering2", "Func": "lowerFormalArguments", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17391, "Length": 354, "Cover_Rate": 0.7712418300653595, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__inline__", "static", "void", "sh_media_FPUTSCR", "(", "float", "fg", ")", "{"], "ground_truth": ["__asm__", "(", "<STR_LIT>", ":", ":", "<STR_LIT>", "(", "fg", ")", ")", ";"], "File": "ushmedia", "Func": "sh_media_FPUTSCR", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17392, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCELFStreamer", "(", "MCContext", "&", "Context", ",", "MCAsmBackend", "&", "TAB", ",", "raw_pwrite_stream", "&", "OS", ",", "MCCodeEmitter", "*", "Emitter", ")", ":", "MCELFStreamer", "(", "Context", ",", "TAB", ",", "OS", ",", "Emitter", ")", ",", "MCII", "(", "create<ISA_LIT>MCInstrInfo", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "HexagonMCELFStreamer (2)", "Func": "HexagonMCELFStreamer", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17393, "Length": 38, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "IsMemcpy", ")", "return", "true", ";", "if", "(", "!", "ConstantSize", "&&", "Alignment", ">=", "Align", "(", "<NUM_LIT>", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "ConstantSize", "&&", "ConstantSize", "->", "getZExtValue", "(", ")", ">", "Subtarget", ".", "getMaxInlineSizeThreshold", "(", ")", "&&", "ConstantSize", "->", "getZExtValue", "(", ")", "<", "Subtarget", ".", "getMaxMemcpyTPInlineSizeThreshold", "(", ")", ")", "return", "true", ";"], "File": "ARMSelectionDAGInfo27", "Func": "shouldGenerateInlineTPLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17394, "Length": 54, "Cover_Rate": 0.40601503759398494, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ",", "<STR_LIT>", "(", "c", ")", ":", ")", ";"], "ground_truth": ["return", "result", ";"], "File": "arm", "Func": "neon2_vaba_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17395, "Length": 29, "Cover_Rate": 0.6444444444444445, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vec_uint4", "neg_b", ";", "vec_uint4", "mask", ";", "neg_b", "=", "vec_splat", "(", "(", "vec_uint4", ")", "(", "si_from_int", "(", "-", "b", ")", ")", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["mask", "=", "vec_sra", "(", "vec_sl", "(", "neg_b", ",", "(", "(", "vec_uint4", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", ",", "(", "(", "vec_uint4", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", ";"], "File": "si2vmx", "Func": "si_rotmai", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17396, "Length": 64, "Cover_Rate": 0.6095238095238096, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "RC", "==", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "false", ",", "false", ",", "isKill", ")", ";"], "ground_truth": ["else", "if", "(", "RC", "==", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "false", ",", "false", ",", "isKill", ")", ";"], "File": "SparcInstrInfo36", "Func": "storeRegToStackSlot", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17397, "Length": 84, "Cover_Rate": 0.41379310344827586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "U", "=", "MRI", "->", "use_nodbg_begin", "(", "DR", ")", ",", "W", "=", "MRI", "->", "use_nodbg_end", "(", ")", ";", "U", "!=", "W", ";", "++", "U", ")", "SplitIns", ".", "insert", "(", "U", "->", "getParent", "(", ")", ")", ";", "unsigned", "LoR", "=", "MRI", "->", "createVirtualRegister", "(", "IntRC", ")", ";", "unsigned", "HiR", "=", "MRI", "->", "createVirtualRegister", "(", "IntRC", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printReg", "(", "DR", ",", "TRI", ")", "<<", "<STR_LIT>", "<<", "printReg", "(", "HiR", ",", "TRI", ")", "<<", "':'", "<<", "printReg", "(", "LoR", ",", "TRI", ")", "<<", "'\\n'", ")", ";", "PairMap", ".", "insert", "(", "std", "::", "make_pair", "(", "DR", ",", "UUPair", "(", "LoR", ",", "HiR", ")", ")", ")", ";", "}", "MISet", "Erase", ";", "for", "(", "auto", "MI", ":", "SplitIns", ")", "{", "if", "(", "isFixedInstr", "(", "MI", ")", ")", "{", "collapseRegPairs", "(", "MI", ",", "PairMap", ")", ";", "}", "else", "{", "bool", "Done", "=", "splitInstr", "(", "MI", ",", "PairMap", ")", ";", "if", "(", "Done", ")", "Erase", ".", "insert", "(", "MI", ")", ";", "Changed", "|=", "Done", ";", "}", "}"], "ground_truth": ["for", "(", "unsigned", "DR", ":", "Part", ")", "{"], "File": "HexagonSplitDouble2", "Func": "splitPartition", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17398, "Length": 178, "Cover_Rate": 0.49444444444444446, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CONST_INT", ":", "if", "(", "satisfies_constraint_I", "(", "x", ")", ")", "{", "*", "total", "=", "<NUM_LIT>", ";", "return", "true", ";", "}", "else", "if", "(", "outer_code", "==", "PLUS", "&&", "add_operand", "(", "x", ",", "VOIDmode", ")", ")", "{", "*", "total", "=", "<NUM_LIT>", ";", "return", "true", ";", "}", "else", "if", "(", "move_operand", "(", "x", ",", "SImode", ")", ")", "{", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "else", "{", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "return", "false", ";", "case", "CONST", ":", "case", "LABEL_REF", ":", "case", "SYMBOL_REF", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "CONST_DOUBLE", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "HIGH", ":", "*", "total", "=", "<NUM_LIT>", ";", "return", "true", ";", "case", "MEM", ":", "if", "(", "outer_code", "==", "ZERO_EXTEND", "||", "outer_code", "==", "SIGN_EXTEND", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "else", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "PLUS", ":", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "MULT", "&&", "cint_248_operand", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "VOIDmode", ")", ")", "{", "*", "total", "=", "(", "rtx_cost", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "mode", ",", "(", "enum", "rtx_code", ")", "outer_code", ",", "opno", ",", "speed", ")", "+", "rtx_cost", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "mode", ",", "(", "enum", "rtx_code", ")", "outer_code", ",", "opno", ",", "speed", ")", "+", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ")", ";", "return", "true", ";", "}", "return", "false", ";", "case", "MULT", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "tilegx", "Func": "tilegx_rtx_costs", "Target": "tilegx", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 17399, "Length": 277, "Cover_Rate": 0.4511400651465798, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint64x1_t", ")", "{", "__builtin_aarch64_ushldi_uus", "(", "__a", "[", "<NUM_LIT>", "]", ",", "__b", "[", "<NUM_LIT>", "]", ")", "}", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vshl_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17400, "Length": 20, "Cover_Rate": 0.6896551724137931, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_adds_epu16", "(", "__mmask32", "__U", ",", "__m512i", "__A", ",", "__m512i", "__B", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_paddusw512_mask", "(", "(", "__v32hi", ")", "__A", ",", "(", "__v32hi", ")", "__B", ",", "(", "__v32hi", ")", "_mm512_setzero_hi", "(", ")", ",", "(", "__mmask32", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin4", "Func": "_mm512_maskz_adds_epu16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17401, "Length": 55, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isCalleeLoad", "(", "Load", ",", "Chain", ",", "HasCallSeq", ")", ")", "continue", ";", "moveBelowOrigChain", "(", "CurDAG", ",", "Load", ",", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "Chain", ")", ";", "++", "NumLoadMoved", ";", "continue", ";", "}", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "MVT", "SrcVT", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSimpleValueType", "(", ")", ";", "MVT", "DstVT", "=", "N", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "SrcVT", ".", "isVector", "(", ")", "||", "DstVT", ".", "isVector", "(", ")", ")", "continue", ";", "const", "<ISA_LIT>TargetLowering", "*", "<ISA_LIT>Lowering", "=", "static_cast", "<", "const", "<ISA_LIT>TargetLowering", "*", ">", "(", "TLI", ")", ";", "bool", "SrcIsSSE", "=", "<ISA_LIT>Lowering", "->", "isScalarFPTypeInSSEReg", "(", "SrcVT", ")", ";", "bool", "DstIsSSE", "=", "<ISA_LIT>Lowering", "->", "isScalarFPTypeInSSEReg", "(", "DstVT", ")", ";", "if", "(", "SrcIsSSE", "&&", "DstIsSSE", ")", "continue", ";", "if", "(", "!", "SrcIsSSE", "&&", "!", "DstIsSSE", ")", "{", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "continue", ";", "if", "(", "N", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ")", "continue", ";", "}", "MVT", "MemVT", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "MemVT", "=", "DstVT", ";", "else", "MemVT", "=", "SrcIsSSE", "?", "SrcVT", ":", "DstVT", ";", "SDValue", "MemTmp", "=", "CurDAG", "->", "CreateStackTemporary", "(", "MemVT", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "Store", "=", "CurDAG", "->", "getTruncStore", "(", "CurDAG", "->", "getEntryNode", "(", ")", ",", "dl", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "MemTmp", ",", "MachinePointerInfo", "(", ")", ",", "MemVT", ")", ";", "SDValue", "Result", "=", "CurDAG", "->", "getExtLoad", "(", "<STR_LIT>", ",", "dl", ",", "DstVT", ",", "Store", ",", "MemTmp", ",", "MachinePointerInfo", "(", ")", ",", "MemVT", ")", ";", "--", "I", ";", "CurDAG", "->", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "Result", ")", ";", "++", "I", ";", "CurDAG", "->", "DeleteNode", "(", "N", ")", ";"], "ground_truth": ["}"], "File": "X86ISelDAGToDAG25", "Func": "PreprocessISelDAG", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17402, "Length": 297, "Cover_Rate": 0.592814371257485, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "DataLayout", "&", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "SmallVector", "<", "EVT", ",", "<NUM_LIT>", ">", "SplitVTs", ";", "SmallVector", "<", "uint64_t", ",", "<NUM_LIT>", ">", "Offsets", ";", "ComputeValueVTs", "(", "TLI", ",", "DL", ",", "OrigArg", ".", "Ty", ",", "SplitVTs", ",", "&", "Offsets", ",", "<NUM_LIT>", ")", ";", "if", "(", "SplitVTs", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "auto", "Flags", "=", "OrigArg", ".", "Flags", ";", "unsigned", "OriginalAlignment", "=", "DL", ".", "getABITypeAlignment", "(", "OrigArg", ".", "Ty", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "SplitArgs", ".", "emplace_back", "(", "OrigArg", ".", "Reg", ",", "SplitVTs", "[", "<NUM_LIT>", "]", ".", "getTypeForEVT", "(", "Ctx", ")", ",", "Flags", ",", "OrigArg", ".", "IsFixed", ")", ";", "return", ";", "}", "unsigned", "FirstRegIdx", "=", "SplitArgs", ".", "size", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "SplitVTs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "EVT", "SplitVT", "=", "SplitVTs", "[", "i", "]", ";", "Type", "*", "SplitTy", "=", "SplitVT", ".", "getTypeForEVT", "(", "Ctx", ")", ";", "auto", "Flags", "=", "OrigArg", ".", "Flags", ";", "unsigned", "OriginalAlignment", "=", "DL", ".", "getABITypeAlignment", "(", "SplitTy", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "bool", "NeedsConsecutiveRegisters", "=", "TLI", ".", "functionArgumentNeedsConsecutiveRegisters", "(", "SplitTy", ",", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "if", "(", "NeedsConsecutiveRegisters", ")", "{", "Flags", ".", "setInConsecutiveRegs", "(", ")", ";", "if", "(", "i", "==", "e", "-", "<NUM_LIT>", ")", "Flags", ".", "setInConsecutiveRegsLast", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMCallLowering (2)", "Func": "splitToValueTypes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17403, "Length": 254, "Cover_Rate": 0.6773333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "ShiftAmt", "=", "RHS", "->", "getZExtValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "SL", "(", "N", ")", ";", "if", "(", "LHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "auto", "*", "Mask", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "Mask", "->", "getAPIntValue", "(", ")", ".", "isShiftedMask", "(", ")", "&&", "Mask", "->", "getAPIntValue", "(", ")", ".", "countTrailingZeros", "(", ")", "==", "ShiftAmt", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VT", ",", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VT", ",", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ";", "}", "}", "}", "if", "(", "VT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "ShiftAmt", "<", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "SL", ",", "<STR_LIT>", ")", ";"], "File": "AMDGPUISelLowering111", "Func": "performSrlCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17404, "Length": 180, "Cover_Rate": 0.5247813411078717, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "VK_<ISA_LIT>_LO", ":", "return", "<STR_LIT>", ";", "case", "VK_<ISA_LIT>_HI", ":", "return", "<STR_LIT>", ";", "case", "VK_<ISA_LIT>_PCREL_LO", ":", "return", "<STR_LIT>", ";", "case", "VK_<ISA_LIT>_PCREL_HI", ":", "return", "<STR_LIT>", ";", "case", "VK_<ISA_LIT>_GOT_HI", ":", "return", "<STR_LIT>", ";", "}"], "ground_truth": ["}"], "File": "RISCVMCExpr13", "Func": "getVariantKindName", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17405, "Length": 39, "Cover_Rate": 0.7358490566037735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_readfsbase_u32", "(", "void", ")", "{", "return", "__builtin_ia32_rdfsbase32", "(", ")", ";"], "ground_truth": ["}"], "File": "immintrin", "Func": "_readfsbase_u32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17406, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "SrcReg", ")", ".", "add", "(", "*", "Src0", ")", ".", "addImm", "(", "SubRegIdx0", ")", ".", "add", "(", "*", "Src1", ")", ".", "addImm", "(", "SubRegIdx1", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Kill", ")", ";", "const", "unsigned", "Regs", "=", "getRegs", "(", "Opcode", ")", ";", "if", "(", "Regs", "&", "VADDR", ")", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "vaddr", ")", ")", ";", "assert", "(", "CI", ".", "I", "->", "hasOneMemOperand", "(", ")", "&&", "CI", ".", "Paired", "->", "hasOneMemOperand", "(", ")", ")", ";", "const", "MachineMemOperand", "*", "MMOa", "=", "*", "CI", ".", "I", "->", "memoperands_begin", "(", ")", ";"], "ground_truth": ["const", "MachineMemOperand", "*", "MMOb", "=", "*", "CI", ".", "Paired", "->", "memoperands_begin", "(", ")", ";"], "File": "SILoadStoreOptimizer", "Func": "mergeBufferStorePair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17407, "Length": 156, "Cover_Rate": 0.3443708609271523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "reg_arg", ".", "empty", "(", ")", ";"], "ground_truth": ["}"], "File": "PTXMachineFunctionInfo1", "Func": "argRegEmpty", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17408, "Length": 8, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "adds3_0ImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "addSignedImmOperands", "(", "Inst", ",", "N", ")", ";"], "ground_truth": ["}"], "File": "HexagonAsmParser27", "Func": "adds3_0ImmOperands", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17409, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TARGET_64BIT", "&&", "ix86_cfun_abi", "(", ")", "!=", "MS_ABI", ";", "case", "ST0_REG", ":", "case", "ST1_REG", ":", "if", "(", "TARGET_64BIT", "&&", "ix86_cfun_abi", "(", ")", "==", "MS_ABI", ")", "return", "false", ";", "return", "TARGET_FLOAT_RETURNS_IN_80387", ";", "case", "XMM0_REG", ":", "case", "XMM1_REG", ":", "return", "TARGET_SSE", ";", "case", "MM0_REG", ":", "if", "(", "TARGET_MACHO", "||", "TARGET_64BIT", ")", "return", "false", ";", "return", "TARGET_MMX", ";"], "ground_truth": ["}"], "File": "i386", "Func": "ix86_function_value_regno_p", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17410, "Length": 56, "Cover_Rate": 0.5490196078431373, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tmp1", "=", "simplify_gen_subreg", "(", "HImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "mode", ",", "<NUM_LIT>", ")", ";", "tmp2", "=", "simplify_gen_subreg", "(", "QImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "mode", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_udivmodhiqi3", "(", "tmp0", ",", "tmp1", ",", "tmp2", ")", ")", ";", "if", "(", "signed_p", ")", "{", "div", "=", "gen_rtx_DIV", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "mod", "=", "gen_rtx_MOD", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "}", "else", "{", "div", "=", "gen_rtx_UDIV", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "mod", "=", "gen_rtx_UMOD", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "}", "tmp1", "=", "gen_rtx_ZERO_EXTRACT", "(", "mode", ",", "tmp0", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "insn", "=", "emit_move_insn", "(", "operands", "[", "<NUM_LIT>", "]", ",", "tmp1", ")", ";", "else", "{", "scratch", "=", "gen_reg_rtx", "(", "mode", ")", ";"], "ground_truth": ["emit_move_insn", "(", "scratch", ",", "tmp1", ")", ";"], "File": "i3864", "Func": "ix86_split_idivmod", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17411, "Length": 178, "Cover_Rate": 0.3172905525846702, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default_file_start", "(", ")", ";", "if", "(", "X86_FILE_START_VERSION_DIRECTIVE", ")", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "if", "(", "X86_FILE_START_FLTUSED", ")", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "if", "(", "ix86_asm_dialect", "==", "ASM_INTEL", ")", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";"], "ground_truth": ["}"], "File": "i3863", "Func": "x86_file_start", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17412, "Length": 40, "Cover_Rate": 0.851063829787234, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "ComputeMaxSignificantBits", "(", "Op", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)1", "Func": "numBitsSigned", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17413, "Length": 9, "Cover_Rate": 0.4090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "ft32_is_mem_pm", "(", "rtx", "o", ")", "{", "return", "(", "MEM_P", "(", "o", ")", "&&", "!", "ADDR_SPACE_GENERIC_P", "(", "MEM_ADDR_SPACE", "(", "o", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ft32", "Func": "ft32_is_mem_pm", "Target": "ft32", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 17414, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>StackTagging", "::", "untagAlloca", "(", "AllocaInst", "*", "AI", ",", "Instruction", "*", "InsertBefore", ",", "uint64_t", "Size", ")", "{", "IRBuilder", "<", ">", "IRB", "(", "InsertBefore", ")", ";", "IRB", ".", "CreateCall", "(", "SetTagFunc", ",", "{", "IRB", ".", "CreatePointerCast", "(", "AI", ",", "IRB", ".", "getInt8PtrTy", "(", ")", ")", ",", "ConstantInt", "::", "get", "(", "IRB", ".", "getInt64Ty", "(", ")", ",", "Size", ")", "}", ")", ";"], "ground_truth": ["}"], "File": "AArch64StackTagging (2)", "Func": "untagAlloca", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17415, "Length": 61, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "ARMISelLowering176", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17416, "Length": 492, "Cover_Rate": 0.4066115702479339, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "isRegIdx", "(", ")", "&&", "(", "RegIdx", ".", "Kind", "&", "RegKind_GPR", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["AsmParser", ".", "warnIfAssemblerTemporary", "(", "RegIdx", ".", "Index", ",", "StartLoc", ")", ";"], "File": "MipsAsmParser19", "Func": "getGPR32Reg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17417, "Length": 28, "Cover_Rate": 0.4745762711864407, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int8x16_t", ")", "__builtin_neon_vshrs_nv16qi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vshrq_n_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17418, "Length": 12, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_TLVP", ",", "Ctx", ")", ";", "Expr", "=", "MCBinaryExpr", "::", "CreateSub", "(", "Expr", ",", "MCSymbolRefExpr", "::", "Create", "(", "MF", ".", "getPICBaseSymbol", "(", ")", ",", "Ctx", ")", ",", "Ctx", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_TLSGD", ";", "break", ";", "case", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_GOTTPOFF", ";", "break", ";", "case", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_INDNTPOFF", ";", "break", ";", "case", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_TPOFF", ";", "break", ";", "case", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_NTPOFF", ";", "break", ";", "case", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_GOTPCREL", ";", "break", ";", "case", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_GOT", ";", "break", ";", "case", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_GOTOFF", ";", "break", ";", "case", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_PLT", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "Ctx", ")", ";", "Expr", "=", "MCBinaryExpr", "::", "CreateSub", "(", "Expr", ",", "MCSymbolRefExpr", "::", "Create", "(", "MF", ".", "getPICBaseSymbol", "(", ")", ",", "Ctx", ")", ",", "Ctx", ")", ";", "if", "(", "MO", ".", "isJTI", "(", ")", "&&", "MAI", ".", "hasSetDirective", "(", ")", ")", "{", "MCSymbol", "*", "Label", "=", "Ctx", ".", "CreateTempSymbol", "(", ")", ";", "AsmPrinter", ".", "OutStreamer", ".", "EmitAssignment", "(", "Label", ",", "Expr", ")", ";", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "Label", ",", "Ctx", ")", ";", "}", "break", ";", "}", "if", "(", "Expr", "==", "<NUM_LIT>", ")", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "RefKind", ",", "Ctx", ")", ";", "if", "(", "!", "MO", ".", "isJTI", "(", ")", "&&", "MO", ".", "getOffset", "(", ")", ")", "Expr", "=", "MCBinaryExpr", "::", "CreateAdd", "(", "Expr", ",", "MCConstantExpr", "::", "Create", "(", "MO", ".", "getOffset", "(", ")", ",", "Ctx", ")", ",", "Ctx", ")", ";", "return", "MCOperand", "::", "CreateExpr", "(", "Expr", ")", ";"], "ground_truth": ["}"], "File": "X86MCInstLower109", "Func": "LowerSymbolOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17419, "Length": 302, "Cover_Rate": 0.7294685990338164, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "hasFP", "(", "MF", ")", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "TII", ".", "restoreFrame", "(", "<STR_LIT>", ",", "StackSize", ",", "MBB", ",", "MBBI", ")", ";"], "ground_truth": ["}"], "File": "Mips16FrameLowering10", "Func": "emitEpilogue", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17420, "Length": 44, "Cover_Rate": 0.3308270676691729, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Changed", "=", "false", ";", "InstrsToRemove", ".", "clear", "(", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "Changed", "|=", "processInstr", "(", "MI", ")", ";", "for", "(", "MachineInstr", "*", "MI", ":", "InstrsToRemove", ")", "MI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "Changed", ";"], "File": "NVPTXReplaceImageHandles17", "Func": "runOnMachineFunction", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17421, "Length": 51, "Cover_Rate": 0.8225806451612904, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int32x4_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vreinterpretq_s32_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17422, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printMemRegImmShifted", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "isImm", "(", ")", ")", "printS16X4ImmOperand", "(", "MI", ",", "OpNo", ")", ";", "else", "printSymbolLo", "(", "MI", ",", "OpNo", ")", ";", "O", "<<", "'('", ";", "if", "(", "MI", "->", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "O", "<<", "<STR_LIT>", ";", "else", "printOperand", "(", "MI", ",", "OpNo", "+", "<NUM_LIT>", ")", ";", "O", "<<", "')'", ";"], "ground_truth": ["}"], "File": "PPCAsmPrinter107", "Func": "printMemRegImmShifted", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17423, "Length": 93, "Cover_Rate": 0.9789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "SIInstrInfo110", "Func": "getVGPRSpillRestoreOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17424, "Length": 24, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "MulAmt2", "=", "<NUM_LIT>", ";", "if", "(", "(", "MulAmt", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "MulAmt1", "=", "<NUM_LIT>", ";", "MulAmt2", "=", "MulAmt", "/", "<NUM_LIT>", ";", "}", "else", "if", "(", "(", "MulAmt", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "MulAmt1", "=", "<NUM_LIT>", ";", "MulAmt2", "=", "MulAmt", "/", "<NUM_LIT>", ";", "}", "else", "if", "(", "(", "MulAmt", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "MulAmt1", "=", "<NUM_LIT>", ";", "MulAmt2", "=", "MulAmt", "/", "<NUM_LIT>", ";", "}", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "NewMul", ";", "if", "(", "MulAmt2", "&&", "(", "isPowerOf2_64", "(", "MulAmt2", ")", "||", "MulAmt2", "==", "<NUM_LIT>", "||", "MulAmt2", "==", "<NUM_LIT>", "||", "MulAmt2", "==", "<NUM_LIT>", ")", ")", "{", "if", "(", "isPowerOf2_64", "(", "MulAmt2", ")", "&&", "!", "(", "N", "->", "hasOneUse", "(", ")", "&&", "N", "->", "use_begin", "(", ")", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "std", "::", "swap", "(", "MulAmt1", ",", "MulAmt2", ")", ";", "if", "(", "isPowerOf2_64", "(", "MulAmt1", ")", ")", "NewMul", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "Log2_64", "(", "MulAmt1", ")", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "else", "NewMul", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "MulAmt1", ",", "DL", ",", "VT", ")", ")", ";", "if", "(", "isPowerOf2_64", "(", "MulAmt2", ")", ")", "NewMul", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "NewMul", ",", "DAG", ".", "getConstant", "(", "Log2_64", "(", "MulAmt2", ")", ",", "DL", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["else", "NewMul", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "NewMul", ",", "DAG", ".", "getConstant", "(", "MulAmt2", ",", "DL", ",", "VT", ")", ")", ";"], "File": "X86ISelLowering (2)3", "Func": "PerformMulCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17425, "Length": 279, "Cover_Rate": 0.4373040752351097, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isWhileOpcode", "(", "unsigned", "Opc", ")", "const", "{"], "ground_truth": ["return", "get", "(", "Opc", ")", ".", "TSFlags", "&", "<STR_LIT>", ";"], "File": "AArch64InstrInfo105", "Func": "isWhileOpcode", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17426, "Length": 20, "Cover_Rate": 0.8695652173913043, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_ia32_directstoreu_u64", "(", "(", "unsigned", "long", "long", "*", ")", "__P", ",", "__A", ")", ";"], "ground_truth": ["}"], "File": "movdirintrin", "Func": "_directstoreu_u64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17427, "Length": 14, "Cover_Rate": 0.358974358974359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSymbol", "*", "OffsetSym", "=", "MF", ".", "getMMI", "(", ")", ".", "getContext", "(", ")", ".", "getOrCreateParentFrameOffsetSymbol", "(", "GlobalValue", "::", "dropLLVMManglingEscape", "(", "Fn", "->", "getName", "(", ")", ")", ")", ";", "SDValue", "OffsetSymVal", "=", "DAG", ".", "getMCSymbol", "(", "OffsetSym", ",", "PtrVT", ")", ";", "SDValue", "ParentFrameOffset", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "OffsetSymVal", ")", ";", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", "=", "DAG", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "EntryEBP", ",", "ParentFrameOffset", ")", ";"], "ground_truth": ["int", "RegNodeSize", "=", "getSEHRegistrationNodeSize", "(", "Fn", ")", ";"], "File": "X86ISelLowering104", "Func": "recoverFramePointer", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17428, "Length": 102, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "lower<ISA_LIT>MachineOperandToMCOperand", "(", "MO", ",", "MCOp", ",", "AP", ")", ")", "OutMI", ".", "addOperand", "(", "MCOp", ")", ";", "}", "switch", "(", "OutMI", ".", "getOpcode", "(", ")", ")", "{", "case", "TargetOpcode", "::", "PATCHABLE_FUNCTION_ENTER", ":", "{", "const", "Function", "&", "F", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getFunction", "(", ")", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "{", "unsigned", "Num", ";", "if", "(", "F", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "Num", ")", ")", "return", "false", ";", "AP", ".", "emitNops", "(", "Num", ")", ";", "return", "true", ";", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "OutMI", ".", "setOpcode", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["OutMI", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<STR_LIT>", "(", "<STR_LIT>", ")", "->", "Encoding", ")", ")", ";"], "File": "RISCVMCInstLower (2)", "Func": "lowerRISCVMachineInstrToMCInst", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17429, "Length": 130, "Cover_Rate": 0.4391891891891892, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "OpVT", "=", "VT", ";", "unsigned", "NumBits", "=", "VT", ".", "getSizeInBits", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "VT", ".", "isVector", "(", ")", "&&", "Subtarget", "->", "hasAVX512", "(", ")", ")", "return", "LowerVectorCTLZ_AVX512", "(", "Op", ",", "DAG", ")", ";", "Op", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "OpVT", "=", "<STR_LIT>", ";", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "Op", ")", ";", "}", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "OpVT", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "Op", ")", ";"], "File": "X86ISelLowering (2)3", "Func": "LowerCTLZ", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17430, "Length": 105, "Cover_Rate": 0.39622641509433965, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "Binary", "=", "getBinaryCodeForInstr", "(", "HMB", ",", "Fixups", ",", "STI", ")", "|", "getPacketBits", "(", "HMB", ")", ";"], "ground_truth": ["assert", "(", "HMB", ".", "getDesc", "(", ")", ".", "getSize", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "HexagonMCCodeEmitter23", "Func": "EncodeInstruction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17431, "Length": 34, "Cover_Rate": 0.38636363636363635, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Ty", "->", "isHalfTy", "(", ")", ")", "return", "AtomicExpansionKind", "::", "None", ";", "if", "(", "!", "Ty", "->", "isFloatTy", "(", ")", "&&", "(", "!", "Subtarget", "->", "hasGFX90AInsts", "(", ")", "||", "!", "Ty", "->", "isDoubleTy", "(", ")", ")", ")", "return", "AtomicExpansionKind", "::", "CmpXChg", ";", "unsigned", "AS", "=", "RMW", "->", "getPointerAddressSpace", "(", ")", ";", "if", "(", "(", "AS", "==", "<ISA_LIT>AS", "::", "GLOBAL_ADDRESS", "||", "AS", "==", "<ISA_LIT>AS", "::", "FLAT_ADDRESS", ")", "&&", "Subtarget", "->", "hasAtomicFaddInsts", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasGFX940Insts", "(", ")", ")", "return", "AtomicExpansionKind", "::", "None", ";", "if", "(", "RMW", "->", "getFunction", "(", ")", "->", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", "!=", "<STR_LIT>", ")", "return", "AtomicExpansionKind", "::", "CmpXChg", ";", "if", "(", "Subtarget", "->", "hasGFX90AInsts", "(", ")", ")", "{", "if", "(", "Ty", "->", "isFloatTy", "(", ")", "&&", "AS", "==", "<ISA_LIT>AS", "::", "FLAT_ADDRESS", ")", "return", "AtomicExpansionKind", "::", "CmpXChg", ";", "auto", "S<ISA_LIT>D", "=", "RMW", "->", "getSyncScopeID", "(", ")", ";", "if", "(", "S<ISA_LIT>D", "==", "SyncScope", "::", "System", "||", "S<ISA_LIT>D", "==", "RMW", "->", "getContext", "(", ")", ".", "getOrInsertSyncScopeID", "(", "<STR_LIT>", ")", ")", "return", "AtomicExpansionKind", "::", "CmpXChg", ";", "return", "ReportUnsafeHWInst", "(", "AtomicExpansionKind", "::", "None", ")", ";", "}", "if", "(", "AS", "==", "<ISA_LIT>AS", "::", "FLAT_ADDRESS", ")", "return", "AtomicExpansionKind", "::", "CmpXChg", ";", "return", "RMW", "->", "use_empty", "(", ")", "?", "ReportUnsafeHWInst", "(", "AtomicExpansionKind", "::", "None", ")", ":", "AtomicExpansionKind", "::", "CmpXChg", ";", "}", "if", "(", "AS", "==", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", "&&", "Subtarget", "->", "hasLDSFPAtomicAdd", "(", ")", ")", "{", "if", "(", "!", "Ty", "->", "isDoubleTy", "(", ")", ")", "return", "AtomicExpansionKind", "::", "None", ";", "if", "(", "fpModeMatchesGlobalFPAtomicMode", "(", "RMW", ")", ")", "return", "AtomicExpansionKind", "::", "None", ";", "return", "RMW", "->", "getFunction", "(", ")", "->", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", "==", "<STR_LIT>", "?", "ReportUnsafeHWInst", "(", "AtomicExpansionKind", "::", "None", ")", ":", "AtomicExpansionKind", "::", "CmpXChg", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "shouldExpandAtomicRMWInIR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17432, "Length": 287, "Cover_Rate": 0.6119402985074627, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getSRetReturnReg", "(", ")", "const", "{", "return", "SRetReturnReg", ";"], "ground_truth": ["}"], "File": "TeeRISCMachineFunctionInfo", "Func": "getSRetReturnReg", "Target": "TeeRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17433, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "-", "<NUM_LIT>", ";", "std", "::", "string", "lowerCase", "=", "Tok", ".", "getString", "(", ")", ".", "lower", "(", ")", ";", "unsigned", "RegNum", "=", "MatchRegisterName", "(", "lowerCase", ")", ";", "if", "(", "!", "RegNum", ")", "{", "RegNum", "=", "StringSwitch", "<", "unsigned", ">", "(", "lowerCase", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "!", "RegNum", ")", "{", "StringMap", "<", "unsigned", ">", "::", "const_iterator", "Entry", "=", "RegisterReqs", ".", "find", "(", "lowerCase", ")", ";", "if", "(", "Entry", "==", "RegisterReqs", ".", "end", "(", ")", ")", "return", "-", "<NUM_LIT>", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "Entry", "->", "getValue", "(", ")", ";", "}"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "ARMAsmParser (2)", "Func": "tryParseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17434, "Length": 248, "Cover_Rate": 0.8051948051948052, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "End", ";", "if", "(", "Parser", ".", "parseExpression", "(", "Val", ",", "End", ")", ")", "return", "error", "(", "<STR_LIT>", ",", "Lexer", ".", "getTok", "(", ")", ")", ";", "Operands", ".", "push_back", "(", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "<STR_LIT>", ",", "Id", ".", "getLoc", "(", ")", ",", "Id", ".", "getEndLoc", "(", ")", ",", "<STR_LIT>", "{", "Val", "}", ")", ")", ";", "if", "(", "checkForP2AlignIfLoadStore", "(", "Operands", ",", "Name", ")", ")", "return", "true", ";", "}", "break", ";", "}", "case", "AsmToken", "::", "Minus", ":", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Lexer", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "parseSingleInteger", "(", "true", ",", "Operands", ")", ";", "if", "(", "checkForP2AlignIfLoadStore", "(", "Operands", ",", "Name", ")", ")", "return", "true", ";", "}", "else", "if", "(", "Lexer", ".", "is", "(", "AsmToken", "::", "Real", ")", ")", "{", "if", "(", "parseSingleFloat", "(", "true", ",", "Operands", ")", ")", "return", "true", ";", "}", "else", "if", "(", "!", "parseSpecialFloatMaybe", "(", "true", ",", "Operands", ")", ")", "{", "}", "else", "{", "return", "error", "(", "<STR_LIT>", ",", "Lexer", ".", "getTok", "(", ")", ")", ";", "}", "break", ";", "case", "AsmToken", "::", "Integer", ":", "parseSingleInteger", "(", "false", ",", "Operands", ")", ";", "if", "(", "checkForP2AlignIfLoadStore", "(", "Operands", ",", "Name", ")", ")", "return", "true", ";", "break", ";", "case", "AsmToken", "::", "Real", ":", "{", "if", "(", "parseSingleFloat", "(", "false", ",", "Operands", ")", ")", "return", "true", ";", "break", ";", "}", "case", "AsmToken", "::", "LCurly", ":", "{", "Parser", ".", "Lex", "(", ")", ";", "auto", "Op", "=", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "<STR_LIT>", ",", "Tok", ".", "getLoc", "(", ")", ",", "Tok", ".", "getEndLoc", "(", ")", ")", ";", "if", "(", "!", "Lexer", ".", "is", "(", "AsmToken", "::", "RCurly", ")", ")", "for", "(", ";", ";", ")", "{", "Op", "->", "BrL", ".", "List", ".", "push_back", "(", "Lexer", ".", "getTok", "(", ")", ".", "getIntVal", "(", ")", ")", ";", "expect", "(", "AsmToken", "::", "Integer", ",", "<STR_LIT>", ")", ";", "if", "(", "!", "isNext", "(", "AsmToken", "::", "Comma", ")", ")", "break", ";", "}", "expect", "(", "AsmToken", "::", "RCurly", ",", "<STR_LIT>", ")", ";", "Operands", ".", "push_back", "(", "std", "::", "move", "(", "Op", ")", ")", ";", "break", ";", "}", "default", ":", "return", "error", "(", "<STR_LIT>", ",", "Tok", ")", ";", "}", "if", "(", "Lexer", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "if", "(", "expect", "(", "AsmToken", "::", "Comma", ",", "<STR_LIT>", ")", ")", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "WebAssemblyAsmParser7", "Func": "ParseInstruction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17435, "Length": 375, "Cover_Rate": 0.3723932472691162, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_EXTERNAL_VISIBILITY", "void", "LLVMInitialize<ISA_LIT>TargetInfo", "(", ")", "{", "RegisterTarget", "<", "Triple", "::", "spirv32", ">", "X", "(", "getThe<ISA_LIT>32Target", "(", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["RegisterTarget", "<", "Triple", "::", "spirv64", ">", "Y", "(", "getThe<ISA_LIT>64Target", "(", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "SPIRVTargetInfo", "Func": "LLVMInitializeSPIRVTargetInfo", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17436, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Reg", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "X86AsmParser71", "Func": "IsSIReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17437, "Length": 24, "Cover_Rate": 0.3870967741935484, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "X", "(", "getThe<ISA_LIT>Target", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AAPTargetMachine", "Func": "LLVMInitializeAAPTarget", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17438, "Length": 12, "Cover_Rate": 0.7058823529411765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineInstr", "*", "PtrBaseDef", "=", "getDefIgnoringCopies", "(", "PtrBase", ",", "*", "MRI", ")", ";", "if", "(", "PtrBaseDef", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "None", ";", "Register", "PtrBaseSrc", "=", "getSrcRegIgnoringCopies", "(", "PtrBaseDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "*", "MRI", ")", ";", "if", "(", "!", "PtrBaseSrc", ")", "return", "None", ";", "const", "RegisterBank", "*", "BaseRB", "=", "RBI", ".", "getRegBank", "(", "PtrBaseSrc", ",", "*", "MRI", ",", "TRI", ")", ";", "if", "(", "BaseRB", "->", "getID", "(", ")", "!=", "<STR_LIT>", ")", "return", "None", ";", "Register", "SAddr", "=", "PtrBaseSrc", ";"], "ground_truth": ["Register", "PtrBaseOffset", "=", "PtrBaseDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "File": "AMDGPUInstructionSelector1", "Func": "selectGlobalSAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17439, "Length": 103, "Cover_Rate": 0.39615384615384613, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AND_COMPL_HARD_REG_SET", "(", "accessible_reg_set", ",", "reg_class_contents", "[", "(", "int", ")", "FP_REGS", "]", ")", ";", "AND_COMPL_HARD_REG_SET", "(", "accessible_reg_set", ",", "reg_class_contents", "[", "(", "int", ")", "ST_REGS", "]", ")", ";", "}", "else", "if", "(", "!", "ISA_HAS_8CC", ")", "{", "AND_COMPL_HARD_REG_SET", "(", "accessible_reg_set", ",", "reg_class_contents", "[", "(", "int", ")", "ST_REGS", "]", ")", ";", "if", "(", "!", "ISA_HAS_CCF", ")", "SET_HARD_REG_BIT", "(", "accessible_reg_set", ",", "FPSW_REGNUM", ")", ";", "fixed_regs", "[", "FPSW_REGNUM", "]", "=", "call_used_regs", "[", "FPSW_REGNUM", "]", "=", "<NUM_LIT>", ";", "}", "if", "(", "TARGET_MIPS16", ")", "{", "fixed_regs", "[", "<NUM_LIT>", "]", "=", "call_used_regs", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "fixed_regs", "[", "<NUM_LIT>", "]", "=", "call_used_regs", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "fixed_regs", "[", "<NUM_LIT>", "]", "=", "call_used_regs", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "fixed_regs", "[", "<NUM_LIT>", "]", "=", "call_used_regs", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "fixed_regs", "[", "<NUM_LIT>", "]", "=", "call_used_regs", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "fixed_regs", "[", "<NUM_LIT>", "]", "=", "call_used_regs", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "fixed_regs", "[", "<NUM_LIT>", "]", "=", "call_used_regs", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "fixed_regs", "[", "<NUM_LIT>", "]", "=", "call_used_regs", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "fixed_regs", "[", "<NUM_LIT>", "]", "=", "call_used_regs", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "if", "(", "optimize_size", ")", "{", "fixed_regs", "[", "<NUM_LIT>", "]", "=", "call_used_regs", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "fixed_regs", "[", "<NUM_LIT>", "]", "=", "call_used_regs", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "fixed_regs", "[", "<NUM_LIT>", "]", "=", "call_used_regs", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "fixed_regs", "[", "<NUM_LIT>", "]", "=", "call_used_regs", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "fixed_regs", "[", "<NUM_LIT>", "]", "=", "call_used_regs", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "fixed_regs", "[", "<NUM_LIT>", "]", "=", "call_used_regs", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "fixed_regs", "[", "<NUM_LIT>", "]", "=", "call_used_regs", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "fixed_regs", "[", "<NUM_LIT>", "]", "=", "call_used_regs", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "}"], "ground_truth": ["AND_COMPL_HARD_REG_SET", "(", "operand_reg_set", ",", "reg_class_contents", "[", "(", "int", ")", "MD_REGS", "]", ")", ";"], "File": "mips4", "Func": "mips_conditional_register_usage", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17440, "Length": 300, "Cover_Rate": 0.6122448979591837, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_sqshlv8hi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vqshlq_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17441, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "n", "=", "n", "%", "<NUM_LIT>", ";", "}", "wlength", "+=", "h8300_asm_insn_count", "(", "info", ".", "shift1", ")", "*", "n", ";", "return", "<NUM_LIT>", "*", "wlength", ";", "case", "SHIFT_ROT_AND", ":", "{", "int", "m", "=", "GET_MODE_BITSIZE", "(", "mode", ")", "-", "n", ";", "gcc_assert", "(", "info", ".", "shift1", ")", ";", "if", "(", "info", ".", "shift2", "!=", "NULL", ")", "{", "wlength", "+=", "h8300_asm_insn_count", "(", "info", ".", "shift2", ")", "*", "(", "m", "/", "<NUM_LIT>", ")", ";", "m", "=", "m", "%", "<NUM_LIT>", ";", "}", "wlength", "+=", "h8300_asm_insn_count", "(", "info", ".", "shift1", ")", "*", "m", ";", "switch", "(", "mode", ")", "{", "case", "E_QImode", ":", "wlength", "+=", "<NUM_LIT>", ";", "break", ";", "case", "E_HImode", ":", "wlength", "+=", "<NUM_LIT>", ";", "break", ";", "case", "E_SImode", ":", "wlength", "+=", "<NUM_LIT>", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "return", "<NUM_LIT>", "*", "wlength", ";", "}", "case", "SHIFT_LOOP", ":", "if", "(", "info", ".", "shift2", "!=", "NULL", ")", "{", "wlength", "+=", "<NUM_LIT>", "+", "h8300_asm_insn_count", "(", "info", ".", "shift2", ")", ";", "if", "(", "n", "%", "<NUM_LIT>", ")", "wlength", "+=", "h8300_asm_insn_count", "(", "info", ".", "shift1", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "h83001", "Func": "compute_a_shift_length", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 17442, "Length": 172, "Cover_Rate": 0.3467741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "X86ISelLowering (2)", "Func": "getTargetNodeName", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17443, "Length": 492, "Cover_Rate": 0.37272727272727274, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "call_used_regs", "[", "VRSAVE_REGNO", "]", "=", "<NUM_LIT>", ";", "}", "if", "(", "TARGET_ALTIVEC", "||", "TARGET_VSX", ")", "global_regs", "[", "VSCR_REGNO", "]", "=", "<NUM_LIT>", ";", "if", "(", "TARGET_ALTIVEC_ABI", ")", "{", "for", "(", "i", "=", "FIRST_ALTIVEC_REGNO", ";", "i", "<", "FIRST_ALTIVEC_REGNO", "+", "<NUM_LIT>", ";", "++", "i", ")", "call_used_regs", "[", "i", "]", "=", "<NUM_LIT>", ";", "if", "(", "TARGET_XCOFF", "&&", "!", "rs6000_aix_extabi", ")", "for", "(", "i", "=", "FIRST_ALTIVEC_REGNO", "+", "<NUM_LIT>", ";", "i", "<", "FIRST_ALTIVEC_REGNO", "+", "<NUM_LIT>", ";", "++", "i", ")", "fixed_regs", "[", "i", "]", "=", "call_used_regs", "[", "i", "]", "=", "<NUM_LIT>", ";", "}"], "ground_truth": ["}"], "File": "rs6000", "Func": "rs6000_conditional_register_usage", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17444, "Length": 86, "Cover_Rate": 0.31272727272727274, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_MODE_SIZE", "(", "GET_MODE", "(", "x", ")", ")", ">", "UNITS_PER_WORD", ")", "{", "if", "(", "GET_MODE", "(", "x", ")", "==", "DImode", "&&", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "return", "-", "<NUM_LIT>", ";", "}", "if", "(", "!", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "return", "SH_DYNAMIC_SHIFT_COST", ";", "value", "=", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "ASHIFTRT", ")", "{"], "ground_truth": ["int", "cost", "=", "ashiftrt_insns", "[", "value", "]", ";"], "File": "sh4", "Func": "shiftcosts", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17445, "Length": 100, "Cover_Rate": 0.6802721088435374, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "rs6000_eliminate_indexed_memrefs", "(", "rtx", "operands", "[", "<NUM_LIT>", "]", ")", "{", "if", "(", "MEM_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "!", "REG_P", "(", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ")", "&&", "!", "legitimate_constant_pool_address_p", "(", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ",", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ",", "false", ")", ")", "operands", "[", "<NUM_LIT>", "]", "=", "replace_equiv_address", "(", "operands", "[", "<NUM_LIT>", "]", ",", "copy_addr_to_reg", "(", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ")", ")", ";"], "ground_truth": ["if", "(", "MEM_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "!", "REG_P", "(", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ")", "&&", "!", "legitimate_constant_pool_address_p", "(", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ",", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ",", "false", ")", ")", "operands", "[", "<NUM_LIT>", "]", "=", "replace_equiv_address", "(", "operands", "[", "<NUM_LIT>", "]", ",", "copy_addr_to_reg", "(", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ")", ")", ";"], "File": "rs6000", "Func": "rs6000_eliminate_indexed_memrefs", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17446, "Length": 159, "Cover_Rate": 0.99375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "BMI", "=", "&", "MBB", "->", "back", "(", ")", ";", "bool", "NeedSplit", "=", "(", "BMI", "!=", "MI", ")", "||", "!", "BBHasFallthrough", "(", "MBB", ")", ";", "unsigned", "OppositeBranchOpcode", "=", "TII", "->", "getOppositeBranchOpc", "(", "Opcode", ")", ";", "++", "NumCBrFixed", ";", "if", "(", "BMI", "!=", "MI", ")", "{", "if", "(", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", "==", "std", "::", "prev", "(", "MBB", "->", "end", "(", ")", ")", "&&", "BMI", "->", "isUnconditionalBranch", "(", ")", ")", "{", "unsigned", "BMITargetOperand", "=", "branchTargetOperand", "(", "BMI", ")", ";", "MachineBasicBlock", "*", "NewDest", "=", "BMI", "->", "getOperand", "(", "BMITargetOperand", ")", ".", "getMBB", "(", ")", ";", "if", "(", "isBBInRange", "(", "MI", ",", "NewDest", ",", "Br", ".", "MaxDisp", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "BMI", ")", ";", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "OppositeBranchOpcode", ")", ")", ";", "BMI", "->", "getOperand", "(", "BMITargetOperand", ")", ".", "setMBB", "(", "DestBB", ")", ";", "MI", "->", "getOperand", "(", "TargetOperand", ")", ".", "setMBB", "(", "NewDest", ")", ";", "return", "true", ";", "}", "}", "}", "if", "(", "NeedSplit", ")", "{", "splitBlockBeforeInstr", "(", "MI", ")", ";", "int", "delta", "=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "delta", ";", "MBB", "->", "back", "(", ")", ".", "eraseFromParent", "(", ")", ";", "}", "MachineBasicBlock", "*", "NextBB", "=", "&", "*", "++", "MBB", "->", "getIterator", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "DestBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "NextBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", ")", ";", "if", "(", "MI", "->", "getNumExplicitOperands", "(", ")", "==", "<NUM_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "OppositeBranchOpcode", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "NextBB", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "OppositeBranchOpcode", ")", ")", ".", "addMBB", "(", "NextBB", ")", ";", "}", "Br", ".", "MI", "=", "&", "MBB", "->", "back", "(", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Br", ".", "UncondBr", ")", ")", ".", "addMBB", "(", "DestBB", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "Br", ".", "UncondBr", ")", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "MBB", "->", "back", "(", ")", ",", "MaxDisp", ",", "false", ",", "Br", ".", "UncondBr", ")", ")", ";", "BBInfo", "[", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "TII", "->", "GetInstSizeInBytes", "(", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "adjustBBOffsetsAfter", "(", "MBB", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "MipsConstantIslandPass30", "Func": "fixupConditionalBr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17447, "Length": 487, "Cover_Rate": 0.8296422487223168, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vshll_n_s8", "(", "int8x8_t", "__a", ",", "const", "int", "__b", ")", "{", "return", "(", "int16x8_t", ")", "__builtin_neon_vshlls_nv8qi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vshll_n_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17448, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint32x4_t", ")", "__builtin_neon_vdup_lanev4si", "(", "(", "int32x2_t", ")", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vdupq_lane_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17449, "Length": 15, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InstrExec", ".", "clear", "(", ")", ";", "assert", "(", "FlowQ", ".", "empty", "(", ")", ")", ";", "propagate", "(", "MF", ")", ";", "bool", "Changed", "=", "rewrite", "(", "MF", ")", ";", "DEBUG", "(", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Changed", "<<", "<STR_LIT>", ";", "if", "(", "Changed", ")", "MF", ".", "print", "(", "dbgs", "(", ")", ",", "<NUM_LIT>", ")", ";", "}", ")", ";", "return", "Changed", ";"], "ground_truth": ["}"], "File": "HexagonConstPropagation", "Func": "run", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17450, "Length": 63, "Cover_Rate": 0.5727272727272728, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "unsigned", "PredOpc", "=", "HII", "->", "getCondOpcode", "(", "Opc", ",", "!", "Cond", ")", ";", "MachineInstrBuilder", "MB", "=", "BuildMI", "(", "B", ",", "Where", ",", "DL", ",", "HII", "->", "get", "(", "PredOpc", ")", ")", ";", "unsigned", "Ox", "=", "<NUM_LIT>", ",", "NP", "=", "MI", ".", "getNumOperands", "(", ")", ";", "while", "(", "Ox", "<", "NP", ")", "{", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "Ox", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isDef", "(", ")", ")", "break", ";"], "ground_truth": ["Ox", "++", ";"], "File": "HexagonExpandCondsets13", "Func": "predicateAt", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17451, "Length": 93, "Cover_Rate": 0.30392156862745096, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "if", "(", "DestRC", "==", "SrcRC", ")", "{", "unsigned", "Opc", ";", "if", "(", "DestRC", "==", "&", "<STR_LIT>", ")", "{", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "DestRC", "==", "&", "<STR_LIT>", ")", "{", "Opc", "=", "<STR_LIT>", ";", "}", "else", "{", "return", "false", ";", "}", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "MSP430InstrInfo14", "Func": "copyRegToReg", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17452, "Length": 98, "Cover_Rate": 0.7050359712230215, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "size", "(", ")", "const", "{", "return", "Insts", ".", "size", "(", ")", ";"], "ground_truth": ["}"], "File": "AArch64A57FPLoadBalancing", "Func": "size", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17453, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Memory", ".", "clear", "(", ")", ";", "BlockNodes", ".", "clear", "(", ")", ";"], "ground_truth": ["Func", "=", "NodeAddr", "<", "FuncNode", "*", ">", "(", ")", ";"], "File": "RDFGraph11", "Func": "reset", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17454, "Length": 22, "Cover_Rate": 0.7333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "Loc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")", "{", "MCInst", "Inst", ";"], "ground_truth": ["unsigned", "MatchResult", "=", "MatchInstructionImpl", "(", "Operands", ",", "Inst", ",", "ErrorInfo", ",", "MatchingInlineAsm", ")", ";"], "File": "SNESAsmParser", "Func": "MatchAndEmitInstruction", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17455, "Length": 45, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>MCCodeEmitter", "(", ")", "{"], "ground_truth": ["}"], "File": "AArch64MCCodeEmitter1", "Func": "~AArch64MCCodeEmitter", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17456, "Length": 6, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PM", ".", "add", "(", "createAMDGPUTargetTransformInfoPass", "(", "this", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine100", "Func": "addAnalysisPasses", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17457, "Length": 11, "Cover_Rate": 0.3548387096774194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "regno", ";", "int", "start_reg", "=", "<NUM_LIT>", ",", "end_reg", "=", "<NUM_LIT>", ";", "for", "(", "regno", "=", "start_reg", ";", "regno", "<=", "end_reg", "&&", "(", "gmask", "&", "(", "<NUM_LIT>", "<<", "regno", ")", ")", ";", ")", "regno", "++", ";", "end_reg", "=", "regno", "-", "<NUM_LIT>", ";", "if", "(", "regno", "-", "start_reg", ">=", "<NUM_LIT>", "-", "(", "crtl", "->", "is_leaf", "==", "<NUM_LIT>", ")", ")", "{", "frame", "->", "millicode_start_reg", "=", "<NUM_LIT>", ";"], "ground_truth": ["frame", "->", "millicode_end_reg", "=", "regno", "-", "<NUM_LIT>", ";"], "File": "arc", "Func": "arc_compute_millicode_save_restore_regs", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 17458, "Length": 73, "Cover_Rate": 0.776595744680851, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_aesenc256kl_u8", "(", "(", "__v2di", "*", ")", "__A", ",", "(", "__v2di", ")", "__B", ",", "__P", ")", ";"], "ground_truth": ["}"], "File": "keylockerintrin", "Func": "_mm_aesenc256kl_u8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17459, "Length": 18, "Cover_Rate": 0.4186046511627907, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "FB", "=", "getFeatureBits", "(", ")", ";", "if", "(", "!", "FB", "[", "<STR_LIT>", "]", ")", "return", "true", ";", "const", "MCRegisterInfo", "*", "MRI", "=", "getMRI", "(", ")", ";", "const", "MCRegisterClass", "&", "VGRP32", "=", "MRI", "->", "getRegClass", "(", "<STR_LIT>", ")", ";", "const", "MCRegisterClass", "&", "AGRP32", "=", "MRI", "->", "getRegClass", "(", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "Inst", ".", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "MCOperand", "&", "Op", "=", "Inst", ".", "getOperand", "(", "I", ")", ";", "if", "(", "!", "Op", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "Sub", "=", "MRI", "->", "getSubReg", "(", "Op", ".", "getReg", "(", ")", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "!", "Sub", ")", "continue", ";"], "File": "AMDGPUAsmParser33", "Func": "validateVGPRAlign", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17460, "Length": 120, "Cover_Rate": 0.6217616580310881, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ClusterDAG", "(", "MachineFunction", "&", "MF", ",", "const", "MachineLoopInfo", "&", "MLI", ",", "const", "MachineDominatorTree", "&", "MDT", ",", "AliasAnalysis", "*", "AA", ",", "AssignmentState", "*", "state", ")", ":", "RegionScheduler", "(", "MF", ",", "MLI", ",", "MDT", ")", ",", "FUSched", "(", "NULL", ")", ",", "TRI", "(", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ",", "AA", "(", "AA", ")", ",", "CAState", "(", "state", ")", "{"], "ground_truth": ["}"], "File": "ClusterDAG", "Func": "ClusterDAG", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 17461, "Length": 63, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Lower", ".", "lower", "(", "MI", ",", "LoweredMI", ")", ";"], "ground_truth": ["EmitToStreamer", "(", "*", "OutStreamer", ",", "LoweredMI", ")", ";"], "File": "RISCVAsmPrinter (2)", "Func": "EmitInstruction", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17462, "Length": 17, "Cover_Rate": 0.37777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "HazardRec", "->", "dumpState", "(", ")", ";", ")", ";"], "ground_truth": ["}"], "File": "SystemZMachineScheduler12", "Func": "initialize", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17463, "Length": 11, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "fpu_name", ";", "fpu_name", "=", "(", "ptr", "->", "x_arm_fpu_index", "==", "TARGET_FPU_auto", "?", "<STR_LIT>", ":", "all_fpus", "[", "ptr", "->", "x_arm_fpu_index", "]", ".", "name", ")", ";"], "ground_truth": ["fprintf", "(", "file", ",", "<STR_LIT>", ",", "indent", ",", "<STR_LIT>", ",", "TARGET_THUMB2_P", "(", "flags", ")", "?", "<STR_LIT>", ":"], "File": "arm6", "Func": "arm_option_print", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17464, "Length": 43, "Cover_Rate": 0.4725274725274725, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "C_CPP_HASHNODE", "(", "vector_keyword", ")", "->", "flags", "|=", "NODE_CONDITIONAL", ";", "pixel_keyword", "=", "get_identifier", "(", "<STR_LIT>", ")", ";", "C_CPP_HASHNODE", "(", "pixel_keyword", ")", "->", "flags", "|=", "NODE_CONDITIONAL", ";", "bool_keyword", "=", "get_identifier", "(", "<STR_LIT>", ")", ";", "C_CPP_HASHNODE", "(", "bool_keyword", ")", "->", "flags", "|=", "NODE_CONDITIONAL", ";", "_Bool_keyword", "=", "get_identifier", "(", "<STR_LIT>", ")", ";", "C_CPP_HASHNODE", "(", "_Bool_keyword", ")", "->", "flags", "|=", "NODE_CONDITIONAL", ";"], "ground_truth": ["if", "(", "TARGET_VADDUQM", ")", "{"], "File": "powerpcspe-c", "Func": "init_vector_keywords", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17465, "Length": 62, "Cover_Rate": 0.44285714285714284, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "hashval_t", "toc_hasher", "::", "hash", "(", "toc_hash_struct", "*", "thc", ")", "{", "return", "rs6000_hash_constant", "(", "thc", "->", "key", ")", "^", "thc", "->", "key_mode", ";"], "ground_truth": ["}"], "File": "powerpcspe", "Func": "hash", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17466, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__v2si", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "__vis_fpmax32", "(", "__v2si", "__A", ",", "__v2si", "__B", ")", "{"], "ground_truth": ["return", "__builtin_vis_fpmax32", "(", "__A", ",", "__B", ")", ";"], "File": "visintrin", "Func": "__vis_fpmax32", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17467, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "function_instance", "::", "reads_global_state_p", "(", ")", "const", "{", "unsigned", "int", "flags", "=", "call_properties", "(", ")", ";", "if", "(", "flags", "&", "CP_READ_FPCR", ")", "return", "true", ";"], "ground_truth": ["return", "flags", "&", "(", "CP_READ_MEMORY", "|", "CP_READ_CSR", ")", ";"], "File": "riscv-vector-builtins", "Func": "reads_global_state_p", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17468, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCRegisterInfo", "*", "X", "=", "new", "MCRegisterInfo", "(", ")", ";", "Init<ISA_LIT>MCRegisterInfo", "(", "X", ",", "<STR_LIT>", ",", "DwarfFlavour", ")", ";", "return", "X", ";"], "ground_truth": ["}"], "File": "AMDGPUMCTargetDesc1", "Func": "createGCNMCRegisterInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17469, "Length": 22, "Cover_Rate": 0.6470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MF", ".", "insert", "(", "std", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ",", "NewMBB", ")", ";", "return", "NewMBB", ";"], "ground_truth": ["}"], "File": "SystemZInstrInfo16", "Func": "emitBlockAfter", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17470, "Length": 23, "Cover_Rate": 0.38333333333333336, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TREE_PUBLIC", "(", "default_decl", ")", "==", "<NUM_LIT>", ")", "{", "char", "*", "ifunc_name", "=", "make_unique_name", "(", "default_decl", ",", "<STR_LIT>", ",", "true", ")", ";", "symtab", "->", "change_decl_assembler_name", "(", "ifunc_alias_decl", ",", "get_identifier", "(", "ifunc_name", ")", ")", ";", "XDELETEVEC", "(", "ifunc_name", ")", ";", "}", "resolver_name", "=", "make_unique_name", "(", "default_decl", ",", "<STR_LIT>", ",", "false", ")", ";", "type", "=", "build_function_type_list", "(", "ptr_type_node", ",", "NULL_TREE", ")", ";", "decl", "=", "build_fn_decl", "(", "resolver_name", ",", "type", ")", ";", "decl_name", "=", "get_identifier", "(", "resolver_name", ")", ";", "SET_DECL_ASSEMBLER_NAME", "(", "decl", ",", "decl_name", ")", ";", "DECL_NAME", "(", "decl", ")", "=", "decl_name", ";", "TREE_USED", "(", "decl", ")", "=", "<NUM_LIT>", ";", "DECL_ARTIFICIAL", "(", "decl", ")", "=", "<NUM_LIT>", ";", "DECL_IGNORED_P", "(", "decl", ")", "=", "<NUM_LIT>", ";", "TREE_PUBLIC", "(", "decl", ")", "=", "<NUM_LIT>", ";", "DECL_UNINLINABLE", "(", "decl", ")", "=", "<NUM_LIT>", ";", "DECL_EXTERNAL", "(", "decl", ")", "=", "<NUM_LIT>", ";", "DECL_EXTERNAL", "(", "ifunc_alias_decl", ")", "=", "<NUM_LIT>", ";", "DECL_CONTEXT", "(", "decl", ")", "=", "NULL_TREE", ";", "DECL_INITIAL", "(", "decl", ")", "=", "make_node", "(", "BLOCK", ")", ";", "DECL_STATIC_CONSTRUCTOR", "(", "decl", ")", "=", "<NUM_LIT>", ";", "if", "(", "DECL_COMDAT_GROUP", "(", "default_decl", ")", "||", "TREE_PUBLIC", "(", "default_decl", ")", ")", "{", "DECL_COMDAT", "(", "decl", ")", "=", "<NUM_LIT>", ";", "make_decl_one_only", "(", "decl", ",", "DECL_ASSEMBLER_NAME", "(", "decl", ")", ")", ";", "}", "t", "=", "build_decl", "(", "UNKNOWN_LOCATION", ",", "RESULT_DECL", ",", "NULL_TREE", ",", "ptr_type_node", ")", ";", "DECL_ARTIFICIAL", "(", "t", ")", "=", "<NUM_LIT>", ";", "DECL_IGNORED_P", "(", "t", ")", "=", "<NUM_LIT>", ";", "DECL_RESULT", "(", "decl", ")", "=", "t", ";", "gimplify_function_tree", "(", "decl", ")", ";", "push_cfun", "(", "DECL_STRUCT_FUNCTION", "(", "decl", ")", ")", ";", "*", "empty_bb", "=", "init_lowered_empty_function", "(", "decl", ",", "false", ",", "profile_count", "::", "uninitialized", "(", ")", ")", ";", "cgraph_node", "::", "add_new_function", "(", "decl", ",", "true", ")", ";", "symtab", "->", "call_cgraph_insertion_hooks", "(", "cgraph_node", "::", "get_create", "(", "decl", ")", ")", ";", "pop_cfun", "(", ")", ";", "gcc_assert", "(", "ifunc_alias_decl", "!=", "NULL", ")", ";", "DECL_ATTRIBUTES", "(", "ifunc_alias_decl", ")", "=", "make_attribute", "(", "<STR_LIT>", ",", "resolver_name", ",", "DECL_ATTRIBUTES", "(", "ifunc_alias_decl", ")", ")", ";", "cgraph_node", "::", "create_same_body_alias", "(", "ifunc_alias_decl", ",", "decl", ")", ";", "XDELETEVEC", "(", "resolver_name", ")", ";"], "ground_truth": ["return", "decl", ";"], "File": "i3867", "Func": "make_resolver_func", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17471, "Length": 324, "Cover_Rate": 0.9126760563380282, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int16x8_t", "__uninit", ";"], "ground_truth": ["__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "__uninit", ")", ")", ";"], "File": "arm", "Func": "mve_types___arm_vuninitializedq_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17472, "Length": 13, "Cover_Rate": 0.5909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>_64GOTEntry", "*", "got_entry", "=", "pParent", ".", "getSymGOTMap", "(", ")", ".", "lookUp", "(", "*", "pReloc", ".", "symInfo", "(", ")", ")", ";"], "ground_truth": ["assert", "(", "got_entry", "!=", "NULL", ")", ";"], "File": "X86Relocator", "Func": "helper_get_GOT_address", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17473, "Length": 27, "Cover_Rate": 0.54, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__qadd8", "(", "int8x4_t", "__a", ",", "int8x4_t", "__b", ")", "{"], "ground_truth": ["return", "__builtin_arm_qadd8", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "acle___qadd8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17474, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmParser", "(", "const", "MCSubtargetInfo", "&", "STI", ",", "MCAsmParser", "&", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCTargetOptions", "&", "Options", ")", ":", "MCTargetAsmParser", "(", "Options", ",", "STI", ",", "MII", ")", "{"], "ground_truth": ["const", "Triple", "&", "TheTriple", "=", "STI", ".", "getTargetTriple", "(", ")", ";"], "File": "PPCAsmParser (2)3", "Func": "PPCAsmParser", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17475, "Length": 41, "Cover_Rate": 0.5857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_BPF_CORE", ")", "btf_ext_init", "(", ")", ";"], "ground_truth": ["}"], "File": "bpf", "Func": "bpf_asm_init_sections", "Target": "bpf", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 17476, "Length": 9, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "type", "=", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "<STR_LIT>", "Shift", "=", "<STR_LIT>", ";", "switch", "(", "type", ")", "{", "case", "<NUM_LIT>", ":", "Shift", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "Shift", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "Shift", "=", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["case", "<NUM_LIT>", ":"], "File": "ARMDisassembler39", "Func": "DecodeSORegImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17477, "Length": 107, "Cover_Rate": 0.5602094240837696, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "CC", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "regX", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "regY", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "SltOpc", ")", ")", ".", "addReg", "(", "regX", ")", ".", "addReg", "(", "regY", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "CC", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "return", "BB", ";"], "ground_truth": ["}"], "File": "Mips16ISelLowering1", "Func": "emitFEXT_CCRX16_ins", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17478, "Length": 111, "Cover_Rate": 0.7207792207792207, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "i", ";", "rtx", "op", "=", "*", "op_ptr", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "op", ")", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST_VECTOR", ")", "{", "int", "units", "=", "GET_MODE_NUNITS", "(", "GET_MODE", "(", "op", ")", ")", ";", "rtx_vector_builder", "builder", "(", "GET_MODE", "(", "op", ")", ",", "units", ",", "<NUM_LIT>", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "units", "/", "<NUM_LIT>", ";", "++", "i", ")", "builder", ".", "quick_push", "(", "CONST_VECTOR_ELT", "(", "op", ",", "i", "+", "units", "/", "<NUM_LIT>", ")", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "units", "/", "<NUM_LIT>", ";", "++", "i", ")", "builder", ".", "quick_push", "(", "CONST_VECTOR_ELT", "(", "op", ",", "i", ")", ")", ";", "*", "op_ptr", "=", "builder", ".", "build", "(", ")", ";", "}", "else", "{", "int", "j", ";"], "ground_truth": ["const", "char", "*", "fmt", "=", "GET_RTX_FORMAT", "(", "code", ")", ";"], "File": "rs6000-p8swap", "Func": "swap_const_vector_halves", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17479, "Length": 135, "Cover_Rate": 0.5869565217391305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Alignment", "=", "TLI", ".", "getDataLayout", "(", ")", "->", "getABITypeAlignment", "(", "FV", "->", "getType", "(", ")", ")", ";", "SDValue", "PoolAddr", "=", "getConstantPoolItemAddress", "(", "DL", ",", "FV", ")", ";", "return", "CurDAG", "->", "getLoad", "(", "DestType", ",", "DL", ",", "CurDAG", "->", "getEntryNode", "(", ")", ",", "PoolAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "true", ",", "Alignment", ")", ".", "getNode", "(", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelDAGToDAG36", "Func": "LowerToFPLitPool", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17480, "Length": 65, "Cover_Rate": 0.5803571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>ELFStreamer", "::", "EmitPad", "(", "int64_t", "Offset", ")", "{"], "ground_truth": ["}"], "File": "ARMELFStreamer1", "Func": "EmitPad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17481, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InConstantPool", "=", "false", ";"], "ground_truth": ["OutStreamer", "->", "emitDataRegion", "(", "MCDR_DataRegionEnd", ")", ";"], "File": "ARMAsmPrinter", "Func": "emitFunctionBodyEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17482, "Length": 11, "Cover_Rate": 0.4230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ConstantSDNode", "*", "ConstantSize", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Size", ")", ";", "if", "(", "AlwaysInline", "||", "(", "Align", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", "||", "!", "ConstantSize", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "SizeVal", "=", "ConstantSize", "->", "getZExtValue", "(", ")", ";", "if", "(", "SizeVal", "<", "<NUM_LIT>", "||", "(", "SizeVal", "%", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "*", "DAG", ".", "getSubtarget", "(", ")", ".", "getTargetLowering", "(", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Entry", ".", "Ty", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "getIntPtrType", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "Node", "=", "Dst", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Src", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "const", "char", "*", "SpecialMemcpyName", "=", "<STR_LIT>", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";"], "ground_truth": ["CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "Chain", ")", ".", "setCallee", "(", "TLI", ".", "getLibcallCallingConv", "(", "RTLIB", "::", "MEMCPY", ")", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "DAG", ".", "getTargetExternalSymbol", "(", "SpecialMemcpyName", ",", "TLI", ".", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ",", "std", "::", "move", "(", "Args", ")", ",", "<NUM_LIT>", ")", ".", "setDiscardResult", "(", ")", ";"], "File": "HexagonSelectionDAGInfo3", "Func": "EmitTargetCodeForMemcpy", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17483, "Length": 227, "Cover_Rate": 0.7800687285223368, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>FastISel", "::", "TargetMaterializeFloatZero", "(", "const", "ConstantFP", "*", "CF", ")", "{", "MVT", "VT", ";", "if", "(", "!", "isTypeLegal", "(", "CF", "->", "getType", "(", ")", ",", "VT", ")", ")", "return", "false", ";", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "const", "TargetRegisterClass", "*", "RC", "=", "NULL", ";", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "if", "(", "<ISA_LIT>ScalarSSEf32", ")", "{", "Opc", "=", "Subtarget", "->", "hasAVX", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RC", "=", "<STR_LIT>", ";", "}", "else", "{", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "<STR_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "<ISA_LIT>ScalarSSEf64", ")", "{", "Opc", "=", "Subtarget", "->", "hasAVX", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RC", "=", "<STR_LIT>", ";", "}", "else", "{", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "<STR_LIT>", ";", "}"], "ground_truth": ["break", ";"], "File": "X86FastISel112", "Func": "TargetMaterializeFloatZero", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17484, "Length": 131, "Cover_Rate": 0.6582914572864321, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "aCond", ";", "auto", "Term", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "if", "(", "Term", "!=", "MBB", ".", "end", "(", ")", "&&", "isPredicated", "(", "*", "Term", ")", "&&", "!", "analyzeBranch", "(", "MBB", ",", "NewTBB", ",", "NewFBB", ",", "aCond", ",", "false", ")", "&&", "MachineFunction", "::", "iterator", "(", "NewTBB", ")", "==", "++", "MBB", ".", "getIterator", "(", ")", ")", "{", "reverseBranchCondition", "(", "aCond", ")", ";", "removeBranch", "(", "MBB", ")", ";", "return", "insertBranch", "(", "MBB", ",", "TBB", ",", "nullptr", ",", "aCond", ",", "DL", ")", ";", "}", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "}", "else", "{", "assert", "(", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "const", "MachineOperand", "&", "RO", "=", "Cond", "[", "<NUM_LIT>", "]", ";", "unsigned", "Flags", "=", "getUndefRegState", "(", "RO", ".", "isUndef", "(", ")", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addReg", "(", "RO", ".", "getReg", "(", ")", ",", "Flags", ")", ".", "addImm", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "TPCInstrInfo", "Func": "insertBranch", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17485, "Length": 187, "Cover_Rate": 0.5067750677506775, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "result", "=", "gen_reg_rtx", "(", "HImode", ")", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "SYMBOL_REF", "||", "(", "GET_CODE", "(", "op", ")", "==", "REG", "&&", "REGNO", "(", "op", ")", ">=", "FIRST_PSEUDO_REGISTER", ")", ")", "tmp", "=", "gen_rtx_raw_SUBREG", "(", "HImode", ",", "op", ",", "<NUM_LIT>", ")", ";", "else", "tmp", "=", "simplify_subreg", "(", "HImode", ",", "op", ",", "SImode", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "tmp", "!=", "NULL_RTX", ")", ";", "emit_move_insn", "(", "result", ",", "tmp", ")", ";", "return", "result", ";", "}", "else", "if", "(", "to_bits", ">", "from_bits", ")", "{", "result", "=", "gen_reg_rtx", "(", "SImode", ")", ";"], "ground_truth": ["emit_move_insn", "(", "rl78_subreg", "(", "HImode", ",", "result", ",", "SImode", ",", "<NUM_LIT>", ")", ",", "op", ")", ";"], "File": "rl78", "Func": "rl78_addr_space_convert", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 17486, "Length": 106, "Cover_Rate": 0.4140625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>16RegisterInfo", "::", "<ISA_LIT>16RegisterInfo", "(", "const", "<ISA_LIT>Subtarget", "&", "ST", ")", ":", "<ISA_LIT>RegisterInfo", "(", "ST", ")", "{"], "ground_truth": ["}"], "File": "Mips16RegisterInfo", "Func": "Mips16RegisterInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17487, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMaskArithmetic", "(", "SDValue", "Op", ")", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{"], "ground_truth": ["default", ":"], "File": "VECustomDAG1", "Func": "isMaskArithmetic", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17488, "Length": 18, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "MVEVPTOptimisationsPass", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17489, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcmpneq_f16", "(", "float16x8_t", "__a", ",", "float16x8_t", "__b", ")", "{"], "ground_truth": ["return", "__builtin_mve_vcmpneq_fv8hf", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "mve___arm_vcmpneq_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17490, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "enum", "ptx_version", "default_ptx_version_option", "(", "void", ")", "{", "enum", "ptx_version", "first", "=", "first_ptx_version_supporting_sm", "(", "(", "enum", "ptx_isa", ")", "ptx_isa_option", ")", ";", "enum", "ptx_version", "res", "=", "first", ";"], "ground_truth": ["res", "=", "MAX", "(", "res", ",", "PTX_VERSION_3_1", ")", ";"], "File": "nvptx", "Func": "default_ptx_version_option", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 17491, "Length": 36, "Cover_Rate": 0.6428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isa", "<", "PHINode", ">", "(", "In", ")", "||", "(", "To", "!=", "Block", ".", "end", "(", ")", "&&", "isa", "<", "PHINode", ">", "(", "*", "To", ")", ")", ")", "return", "false", ";", "if", "(", "!", "mayHaveNonDefUseDependency", "(", "In", ")", ")", "return", "true", ";", "bool", "MayWrite", "=", "In", ".", "mayWriteToMemory", "(", ")", ";", "auto", "MaybeLoc", "=", "getLocOrNone", "(", "In", ")", ";", "auto", "From", "=", "In", ".", "getIterator", "(", ")", ";", "if", "(", "From", "==", "To", ")", "return", "true", ";", "bool", "MoveUp", "=", "(", "To", "!=", "Block", ".", "end", "(", ")", "&&", "To", "->", "comesBefore", "(", "&", "In", ")", ")", ";", "auto", "Range", "=", "MoveUp", "?", "std", "::", "make_pair", "(", "To", ",", "From", ")", ":", "std", "::", "make_pair", "(", "std", "::", "next", "(", "From", ")", ",", "To", ")", ";", "for", "(", "auto", "It", "=", "Range", ".", "first", ";", "It", "!=", "Range", ".", "second", ";", "++", "It", ")", "{", "const", "Instruction", "&", "I", "=", "*", "It", ";", "if", "(", "llvm", "::", "is_contained", "(", "Ignore", ",", "&", "I", ")", ")", "continue", ";", "if", "(", "auto", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ")", "{", "if", "(", "II", "->", "getIntrinsicID", "(", ")", "==", "<STR_LIT>", ")", "continue", ";", "}", "if", "(", "I", ".", "mayThrow", "(", ")", ")", "return", "false", ";", "if", "(", "auto", "*", "CB", "=", "dyn_cast", "<", "CallBase", ">", "(", "&", "I", ")", ")", "{", "if", "(", "!", "CB", "->", "hasFnAttr", "(", "Attribute", "::", "WillReturn", ")", ")", "return", "false", ";", "if", "(", "!", "CB", "->", "hasFnAttr", "(", "Attribute", "::", "NoSync", ")", ")", "return", "false", ";", "}", "if", "(", "I", ".", "mayReadOrWriteMemory", "(", ")", ")", "{", "auto", "MaybeLocI", "=", "getLocOrNone", "(", "I", ")", ";", "if", "(", "MayWrite", "||", "I", ".", "mayWriteToMemory", "(", ")", ")", "{", "if", "(", "!", "MaybeLoc", "||", "!", "MaybeLocI", ")", "return", "false", ";"], "ground_truth": ["if", "(", "!", "AA", ".", "isNoAlias", "(", "*", "MaybeLoc", ",", "*", "MaybeLocI", ")", ")", "return", "false", ";"], "File": "HexagonVectorCombine1", "Func": "isSafeToMoveBeforeInBB", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17492, "Length": 311, "Cover_Rate": 0.6547368421052632, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isNEONi32splat", "(", ")", "const", "{", "if", "(", "isNEONByteReplicate", "(", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "unsigned", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "<STR_LIT>", "(", "Value", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isNEONi32splat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17493, "Length": 64, "Cover_Rate": 0.9552238805970149, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isUsedAsMemCpySource", "(", "&", "Arg", ",", "OtherUse", ")", "&&", "!", "OtherUse", ")", "Bonus", "+=", "<NUM_LIT>", ";", "}", "LLVM_DEBUG", "(", "if", "(", "Bonus", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Bonus", "<<", "<STR_LIT>", ";", ")", ";", "return", "Bonus", ";"], "ground_truth": ["}"], "File": "SystemZTargetTransformInfo20", "Func": "adjustInliningThreshold", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17494, "Length": 40, "Cover_Rate": 0.45977011494252873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "{"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "PPCAsmBackend1", "Func": "fixupNeedsRelaxation", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17495, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumNonZero", "=", "<NUM_LIT>", ";", "uint64_t", "NonZeros", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumOperands", ";", "++", "i", ")", "{", "SDValue", "SubVec", "=", "Op", ".", "getOperand", "(", "i", ")", ";", "if", "(", "SubVec", ".", "isUndef", "(", ")", ")", "continue", ";", "if", "(", "<STR_LIT>", "(", "SubVec", ".", "getNode", "(", ")", ")", ")", "++", "NumZero", ";", "else", "{", "assert", "(", "i", "<", "sizeof", "(", "NonZeros", ")", "*", "CHAR_BIT", ")", ";", "NonZeros", "|=", "(", "uint64_t", ")", "<NUM_LIT>", "<<", "i", ";", "++", "NumNonZero", ";", "}", "}", "if", "(", "NumNonZero", "<=", "<NUM_LIT>", ")", "{", "SDValue", "Vec", "=", "NumZero", "?", "getZeroVector", "(", "ResVT", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ":", "DAG", ".", "getUNDEF", "(", "ResVT", ")", ";", "if", "(", "!", "NumNonZero", ")", "return", "Vec", ";", "unsigned", "Idx", "=", "countTrailingZeros", "(", "NonZeros", ")", ";", "SDValue", "SubVec", "=", "Op", ".", "getOperand", "(", "Idx", ")", ";", "unsigned", "SubVecNumElts", "=", "SubVec", ".", "getSimpleValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResVT", ",", "Vec", ",", "SubVec", ",", "DAG", ".", "getIntPtrConstant", "(", "Idx", "*", "SubVecNumElts", ",", "dl", ")", ")", ";", "}", "if", "(", "NumOperands", ">", "<NUM_LIT>", ")", "{", "MVT", "HalfVT", "=", "<STR_LIT>", "(", "ResVT", ".", "getVectorElementType", "(", ")", ",", "ResVT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ")", ";", "ArrayRef", "<", "SDUse", ">", "Ops", "=", "Op", "->", "ops", "(", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "HalfVT", ",", "Ops", ".", "slice", "(", "<NUM_LIT>", ",", "NumOperands", "/", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "HalfVT", ",", "Ops", ".", "slice", "(", "NumOperands", "/", "<NUM_LIT>", ")", ")", ";"], "File": "X86ISelLowering (2)8", "Func": "LowerCONCAT_VECTORSvXi1", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17496, "Length": 271, "Cover_Rate": 0.5519348268839104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MaskOK", "=", "Mask", ".", "isIntN", "(", "N00", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueSizeInBits", "(", ")", ")", ";", "}", "if", "(", "MaskOK", "&&", "Mask", "!=", "<NUM_LIT>", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N00", ",", "DAG", ".", "getConstant", "(", "Mask", ",", "DL", ",", "VT", ")", ")", ";", "}", "}", "if", "(", "auto", "*", "N1BV", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "N1", ")", ")", "if", "(", "auto", "*", "N1SplatC", "=", "N1BV", "->", "getConstantSplatNode", "(", ")", ")", "{", "assert", "(", "N0", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "N1SplatC", "->", "getAPIntValue", "(", ")", "==", "<NUM_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "N0", ",", "N0", ")", ";"], "File": "X86ISelLowering148", "Func": "combineShiftLeft", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17497, "Length": 132, "Cover_Rate": 0.34196891191709844, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "BCSrc", "=", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "BCSrc", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "BCSrc", ")", ";", "}"], "ground_truth": ["if", "(", "SDValue", "V", "=", "combineVectorSignBitsTruncation", "(", "N", ",", "DL", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";"], "File": "X86ISelLowering62", "Func": "combineTruncate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17498, "Length": 54, "Cover_Rate": 0.3103448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>64elTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "<ISA_LIT>TargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "MipsTargetMachine30", "Func": "Mips64elTargetMachine", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17499, "Length": 59, "Cover_Rate": 0.9672131147540983, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Imm", "==", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["return", "decodeUImmOperand", "<", "N", ">", "(", "Inst", ",", "Imm", ",", "Address", ",", "Decoder", ")", ";"], "File": "RISCVDisassembler", "Func": "decodeUImmNonZeroOperand", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17500, "Length": 26, "Cover_Rate": 0.5531914893617021, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "<ISA_LIT>Operand", "CreateImm", "(", "MCValue", "Val", ")", "{", "<ISA_LIT>Operand", "Res", ";"], "ground_truth": ["Res", ".", "Kind", "=", "Immediate", ";"], "File": "X86AsmParser80", "Func": "CreateImm", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17501, "Length": 17, "Cover_Rate": 0.5862068965517241, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_adds_epi16", "(", "__m512i", "__A", ",", "__m512i", "__B", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_paddsw512_mask", "(", "(", "__v32hi", ")", "__A", ",", "(", "__v32hi", ")", "__B", ",", "(", "__v32hi", ")", "_mm512_setzero_hi", "(", ")", ",", "(", "__mmask32", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin4", "Func": "_mm512_adds_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17502, "Length": 53, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "isMOVLMask", "(", "Mask", ",", "VT", ")", "||", "isCommutedMOVLMask", "(", "Mask", ",", "VT", ",", "true", ")", "||", "isSHUFPMask", "(", "Mask", ",", "VT", ",", "Subtarget", "->", "hasAVX", "(", ")", ")", "||", "isSHUFPMask", "(", "Mask", ",", "VT", ",", "Subtarget", "->", "hasAVX", "(", ")", ",", "true", ")", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "X86ISelLowering114", "Func": "isVectorClearMaskLegal", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17503, "Length": 51, "Cover_Rate": 0.49514563106796117, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_MODE", "(", "bytes_rtx", ")", "!=", "VOIDmode", "&&", "GET_MODE", "(", "bytes_rtx", ")", "!=", "Pmode", ")", "bytes_rtx", "=", "convert_to_mode", "(", "Pmode", ",", "bytes_rtx", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["emit_library_call", "(", "m32r_function_symbol", "(", "<STR_LIT>", ")", ",", "LCT_NORMAL", ",", "VOIDmode", ",", "<NUM_LIT>", ",", "dest_reg", ",", "Pmode", ",", "src_reg", ",", "Pmode", ",", "convert_to_mode", "(", "TYPE_MODE", "(", "sizetype", ")", ",", "bytes_rtx", ",", "TYPE_UNSIGNED", "(", "sizetype", ")", ")", ",", "TYPE_MODE", "(", "sizetype", ")", ")", ";"], "File": "m32r4", "Func": "block_move_call", "Target": "m32r", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 17504, "Length": 69, "Cover_Rate": 0.8214285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "trySubst", "(", "Stream", "&", "os", ",", "const", "<ISA_LIT>LibFunc", "::", "Param", "&", "p", ")", "{", "int", "const", "subst", "=", "findSubst", "(", "p", ")", ";", "if", "(", "subst", "<", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["if", "(", "subst", "==", "<NUM_LIT>", ")", "os", "<<", "<STR_LIT>", ";"], "File": "AMDGPULibFunc (2)", "Func": "trySubst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17505, "Length": 43, "Cover_Rate": 0.7166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Assert", ")", ";", "}", "if", "(", "Subtarget", ".", "hasSSE41", "(", ")", ")", "if", "(", "SDValue", "Res", "=", "LowerEXTRACT_VECTOR_ELT_SSE4", "(", "Op", ",", "DAG", ")", ")", "return", "Res", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "IdxVal", "==", "<NUM_LIT>", ")", "return", "Op", ";", "int", "Mask", "[", "<NUM_LIT>", "]", "=", "{", "static_cast", "<", "int", ">", "(", "IdxVal", ")", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "Vec", "=", "DAG", ".", "getVectorShuffle", "(", "VecVT", ",", "dl", ",", "Vec", ",", "DAG", ".", "getUNDEF", "(", "VecVT", ")", ",", "Mask", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Vec", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "}", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "IdxVal", "==", "<NUM_LIT>", ")", "return", "Op", ";", "int", "Mask", "[", "<NUM_LIT>", "]", "=", "{", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "Vec", "=", "DAG", ".", "getVectorShuffle", "(", "VecVT", ",", "dl", ",", "Vec", ",", "DAG", ".", "getUNDEF", "(", "VecVT", ")", ",", "Mask", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Vec", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering115", "Func": "LowerEXTRACT_VECTOR_ELT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17506, "Length": 208, "Cover_Rate": 0.3586206896551724, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "rs6000_overloaded_builtin_p", "(", "enum", "rs6000_builtins", "fncode", ")", "{"], "ground_truth": ["return", "(", "rs6000_builtin_info", "[", "(", "int", ")", "fncode", "]", ".", "attr", "&", "RS6000_BTC_OVERLOADED", ")", "!=", "<NUM_LIT>", ";"], "File": "powerpcspe", "Func": "rs6000_overloaded_builtin_p", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17507, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "R", ".", "first", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "nullptr", ")", ";", "if", "(", "(", "Prefix", "==", "<STR_LIT>", "||", "Prefix", "==", "<STR_LIT>", ")", ")", "{", "if", "(", "R", ".", "second", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "nullptr", ")", ";", "RC", "=", "TRI", "->", "getRegClass", "(", "Prefix", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "return", "std", "::", "make_pair", "(", "*", "(", "RC", "->", "begin", "(", ")", ")", ",", "RC", ")", ";", "}", "else", "if", "(", "Prefix", ".", "compare", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "R", ".", "second", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "nullptr", ")", ";", "Reg", "=", "StringSwitch", "<", "unsigned", "long", "long", ">", "(", "Prefix", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "Reg", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "nullptr", ")", ";", "RC", "=", "TRI", "->", "getRegClass", "(", "<STR_LIT>", ")", ";", "return", "std", "::", "make_pair", "(", "Reg", ",", "RC", ")", ";", "}", "if", "(", "!", "R", ".", "second", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "nullptr", ")", ";", "if", "(", "Prefix", "==", "<STR_LIT>", ")", "{", "if", "(", "VT", "==", "<STR_LIT>", ")", "VT", "=", "(", "Subtarget", ".", "isFP64bit", "(", ")", "||", "!", "(", "Reg", "%", "<NUM_LIT>", ")", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RC", "=", "getRegClassFor", "(", "VT", ")", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "assert", "(", "Reg", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", ";", "Reg", ">>=", "<NUM_LIT>", ";", "}"], "ground_truth": ["}", "else", "if", "(", "Prefix", "==", "<STR_LIT>", ")", "RC", "=", "TRI", "->", "getRegClass", "(", "<STR_LIT>", ")", ";"], "File": "MipsISelLowering114", "Func": "parseRegForInlineAsmConstraint", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17508, "Length": 317, "Cover_Rate": 0.628968253968254, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "debuggerReserveRegs", "(", ")", "const", "{", "return", "DebuggerReserveRegs", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget10", "Func": "debuggerReserveRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17509, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "m_Size", ";"], "ground_truth": ["}"], "File": "THMToARMStub", "Func": "size", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17510, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InsertTo64", "=", "DstVT", "==", "<STR_LIT>", ";", "DstVT", "=", "<STR_LIT>", ";", "}", "}", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "if", "(", "ExtType", "==", "<STR_LIT>", ")", "{", "if", "(", "DstVT", "==", "<STR_LIT>", ")", "Opcode", "=", "IsPre", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opcode", "=", "IsPre", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "{", "Opcode", "=", "IsPre", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "InsertTo64", "=", "DstVT", "==", "<STR_LIT>", ";", "DstVT", "=", "<STR_LIT>", ";", "}", "}", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "Opcode", "=", "IsPre", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "Opcode", "=", "IsPre", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "Opcode", "=", "IsPre", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", ".", "is64BitVector", "(", ")", ")", "{", "Opcode", "=", "IsPre", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "if", "(", "VT", ".", "is128BitVector", "(", ")", ")", "{", "Opcode", "=", "IsPre", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "return", "false", ";", "SDValue", "Chain", "=", "LD", "->", "getChain", "(", ")", ";", "SDValue", "Base", "=", "LD", "->", "getBasePtr", "(", ")", ";", "ConstantSDNode", "*", "OffsetOp", "=", "cast", "<", "ConstantSDNode", ">", "(", "LD", "->", "getOffset", "(", ")", ")", ";", "int", "OffsetVal", "=", "(", "int", ")", "OffsetOp", "->", "getZExtValue", "(", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "OffsetVal", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Base", ",", "Offset", ",", "Chain", "}", ";", "SDNode", "*", "Res", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "dl", ",", "<STR_LIT>", ",", "DstVT", ",", "<STR_LIT>", ",", "Ops", ")", ";", "SDValue", "LoadedVal", "=", "SDValue", "(", "Res", ",", "<NUM_LIT>", ")", ";", "if", "(", "InsertTo64", ")", "{", "SDValue", "SubReg", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "LoadedVal", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ",", "LoadedVal", ",", "SubReg", ")", ",", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["ReplaceUses", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "LoadedVal", ")", ";"], "File": "AArch64ISelDAGToDAG10", "Func": "tryIndexedLoad", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17511, "Length": 345, "Cover_Rate": 0.47717842323651455, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "MI", "->", "getIterator", "(", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "E", "=", "MI", "->", "getParent", "(", ")", "->", "instr_end", "(", ")", ";", "do", "{", "MCInst", "TmpInst", ";"], "ground_truth": ["Lower<ISA_LIT>MachineInstrToMCInst", "(", "&", "*", "I", ",", "TmpInst", ",", "*", "this", ")", ";"], "File": "SparcAsmPrinter12", "Func": "EmitInstruction", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17512, "Length": 43, "Cover_Rate": 0.36752136752136755, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "GET_CODE", "(", "op", ")", ")", "{", "case", "REG", ":", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "op", ")", "]", ")", ";", "break", ";", "case", "CONST_INT", ":", "i", "=", "INTVAL", "(", "op", ")", ";", "if", "(", "TARGET_ASM_HEX", ")", "fprintf", "(", "file", ",", "<STR_LIT>", "HOST_WIDE_INT_PRINT", "<STR_LIT>", ",", "i", ")", ";"], "ground_truth": ["else", "fprintf", "(", "file", ",", "<STR_LIT>", "HOST_WIDE_INT_PRINT", "<STR_LIT>", ",", "i", ")", ";"], "File": "msp4302", "Func": "msp430_print_operand_raw", "Target": "msp430", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 17513, "Length": 65, "Cover_Rate": 0.5462184873949579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "aapcs_cp_arg_layout", "[", "i", "]", ".", "cum_init", "(", "pcum", ",", "fntype", ",", "libname", ",", "fndecl", ")", ";", "}", "}", "return", ";", "}", "pcum", "->", "nregs", "=", "<NUM_LIT>", ";", "pcum", "->", "iwmmxt_nregs", "=", "<NUM_LIT>", ";", "pcum", "->", "can_split", "=", "true", ";", "pcum", "->", "named_count", "=", "<NUM_LIT>", ";", "pcum", "->", "nargs", "=", "<NUM_LIT>", ";", "if", "(", "TARGET_REALLY_IWMMXT", "&&", "fntype", ")", "{", "tree", "fn_arg", ";", "for", "(", "fn_arg", "=", "TYPE_ARG_TYPES", "(", "fntype", ")", ";"], "ground_truth": ["fn_arg", ";"], "File": "arm", "Func": "arm_init_cumulative_args", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17514, "Length": 72, "Cover_Rate": 0.3025210084033613, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vqaddq_n_sv16qi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vqaddq_n_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17515, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "~", "<ISA_LIT>ELFObjectWriter", "(", ")", "{"], "ground_truth": ["}"], "File": "SNESELFObjectWriter", "Func": "~SNESELFObjectWriter", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17516, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcmpgeq_m_n_fv8hf", "(", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcmpgeq_m_n_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17517, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isThumb", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo (2)", "Func": "isThumbFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17518, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "hasAltivec", "(", ")", "&&", "Directive", "<", "<STR_LIT>", ")", "Directive", "=", "<STR_LIT>", ";", "if", "(", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", "&&", "Directive", "<", "<STR_LIT>", ")", "Directive", "=", "<STR_LIT>", ";", "assert", "(", "Directive", "<=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "O", "<<", "<STR_LIT>", "<<", "CPUDirectives", "[", "Directive", "]", "<<", "'\\n'", ";", "bool", "Result", "=", "AsmPrinter", "::", "doInitialization", "(", "M", ")", ";", "assert", "(", "MMI", ")", ";", "TargetLoweringObjectFileMachO", "&", "TLOFMacho", "=", "static_cast", "<", "TargetLoweringObjectFileMachO", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getTextCoalSection", "(", ")", ")", ";", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{"], "ground_truth": ["OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getMachOSection", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "MCSectionMachO", "::", "S_SYMBOL_STUBS", "|", "MCSectionMachO", "::", "S_ATTR_PURE_INSTRUCTIONS", ",", "<NUM_LIT>", ",", "SectionKind", "::", "getText", "(", ")", ")", ")", ";"], "File": "PPCAsmPrinter18", "Func": "doInitialization", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17519, "Length": 136, "Cover_Rate": 0.49097472924187724, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extract_insn", "(", "insn", ")", ";", "io", "->", "type", "=", "(", "enum", "frv_io_type", ")", "INTVAL", "(", "recog_data", ".", "operand", "[", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["io", "->", "const_address", "=", "INTVAL", "(", "recog_data", ".", "operand", "[", "<NUM_LIT>", "]", ")", ";"], "File": "frv", "Func": "frv_extract_membar", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 17520, "Length": 37, "Cover_Rate": 0.5441176470588235, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{"], "ground_truth": ["MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "File": "GBZ80PostPEI", "Func": "getAnalysisUsage", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17521, "Length": 17, "Cover_Rate": 0.6296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqsubq_m_s32", "(", "int32x4_t", "__inactive", ",", "int32x4_t", "__a", ",", "int32x4_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vqsubq_m_sv4si", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vqsubq_m_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17522, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";", "assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<", "getNumFixupKinds", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "Infos", "[", "Kind", "-", "FirstTargetFixupKind", "]", ";"], "ground_truth": ["}"], "File": "SystemZMCAsmBackend1", "Func": "getFixupKindInfo", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17523, "Length": 49, "Cover_Rate": 0.4049586776859504, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "setTargetShuffleZeroElements", "(", "Op", ",", "Mask", ",", "Inputs", ")", ")", "if", "(", "!", "getFauxShuffleMask", "(", "Op", ",", "Mask", ",", "Inputs", ",", "DAG", ")", ")", "return", "false", ";", "resolveTargetShuffleInputsAndMask", "(", "Inputs", ",", "Mask", ")", ";", "return", "Inputs", ".", "size", "(", ")", "<=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "X86ISelLowering223", "Func": "resolveTargetShuffleInputs", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17524, "Length": 46, "Cover_Rate": 0.6301369863013698, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ADDri", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "NumBytes", ")", ";", "return", ";", "}", "if", "(", "NumBytes", ">=", "<NUM_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addImm", "(", "HI22", "(", "NumBytes", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "LO10", "(", "NumBytes", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ADDrr", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "return", ";", "}", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addImm", "(", "HIX22", "(", "NumBytes", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "LOX10", "(", "NumBytes", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ADDrr", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SparcFrameLowering1", "Func": "emitSPAdjustment", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17525, "Length": 212, "Cover_Rate": 0.6309523809523809, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "SrcTy", ".", "isSimple", "(", ")", "||", "!", "DstTy", ".", "isSimple", "(", ")", ")", "return", "TargetTransformInfo", "::", "getCastInstrCost", "(", "Opcode", ",", "Dst", ",", "Src", ")", ";", "static", "const", "TypeConversionCostTblEntry", "<", "<STR_LIT>", ">", "AVXConversionTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";", "if", "(", "ST", "->", "hasAVX", "(", ")", ")", "{", "int", "Idx", "=", "ConvertCostTableLookup", "(", "AVXConversionTbl", ",", "ISD", ",", "DstTy", ".", "getSimpleVT", "(", ")", ",", "SrcTy", ".", "getSimpleVT", "(", ")", ")", ";", "if", "(", "Idx", "!=", "-", "<NUM_LIT>", ")", "return", "AVXConversionTbl", "[", "Idx", "]", ".", "Cost", ";", "}", "return", "TargetTransformInfo", "::", "getCastInstrCost", "(", "Opcode", ",", "Dst", ",", "Src", ")", ";"], "ground_truth": ["}"], "File": "X86TargetTransformInfo21", "Func": "getCastInstrCost", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17526, "Length": 481, "Cover_Rate": 0.4215600350569676, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TARGET_32BIT", ")", "return", "false", ";"], "ground_truth": ["*", "p1", "=", "CC_REGNUM", ";"], "File": "arm", "Func": "arm_fixed_condition_code_regs", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17527, "Length": 13, "Cover_Rate": 0.3170731707317073, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OPCODE", "(", "PACKS_CC", ")", ";", "OPCODE", "(", "PACKLS_CC", ")", ";", "OPCODE", "(", "UNPACK_HIGH", ")", ";", "OPCODE", "(", "UNPACKL_HIGH", ")", ";", "OPCODE", "(", "UNPACK_LOW", ")", ";", "OPCODE", "(", "UNPACKL_LOW", ")", ";", "OPCODE", "(", "VSHL_BY_SCALAR", ")", ";", "OPCODE", "(", "VSRL_BY_SCALAR", ")", ";", "OPCODE", "(", "VSRA_BY_SCALAR", ")", ";", "OPCODE", "(", "VSUM", ")", ";", "OPCODE", "(", "VICMPE", ")", ";", "OPCODE", "(", "VICMPH", ")", ";", "OPCODE", "(", "VICMPHL", ")", ";", "OPCODE", "(", "VICMPES", ")", ";", "OPCODE", "(", "VICMPHS", ")", ";", "OPCODE", "(", "VICMPHLS", ")", ";", "OPCODE", "(", "VFCMPE", ")", ";", "OPCODE", "(", "VFCMPH", ")", ";", "OPCODE", "(", "VFCMPHE", ")", ";", "OPCODE", "(", "VFCMPES", ")", ";", "OPCODE", "(", "VFCMPHS", ")", ";", "OPCODE", "(", "VFCMPHES", ")", ";", "OPCODE", "(", "VFTCI", ")", ";", "OPCODE", "(", "VEXTEND", ")", ";", "OPCODE", "(", "VROUND", ")", ";", "OPCODE", "(", "VTM", ")", ";", "OPCODE", "(", "VFAE_CC", ")", ";", "OPCODE", "(", "VFAEZ_CC", ")", ";", "OPCODE", "(", "VFEE_CC", ")", ";", "OPCODE", "(", "VFEEZ_CC", ")", ";", "OPCODE", "(", "VFENE_CC", ")", ";", "OPCODE", "(", "VFENEZ_CC", ")", ";", "OPCODE", "(", "VISTR_CC", ")", ";"], "ground_truth": ["OPCODE", "(", "VSTRC_CC", ")", ";"], "File": "SystemZISelLowering28", "Func": "getTargetNodeName", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17528, "Length": 170, "Cover_Rate": 0.3244274809160305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegEnc", "|=", "SDWA9EncValues", "::", "SRC_SGPR_MASK", ";", "}", "return", "RegEnc", ";", "}", "else", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MCII", ".", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "uint32_t", "Enc", "=", "getLitEncoding", "(", "MO", ",", "Desc", ".", "OpInfo", "[", "OpNo", "]", ",", "STI", ")", ";", "if", "(", "Enc", "!=", "~", "<NUM_LIT>", "&&", "Enc", "!=", "<NUM_LIT>", ")", "{", "return", "Enc", "|", "SDWA9EncValues", "::", "SRC_SGPR_MASK", ";"], "ground_truth": ["}"], "File": "SIMCCodeEmitter (2)1", "Func": "getSDWASrcEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17529, "Length": 66, "Cover_Rate": 0.3728813559322034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "ARM_PCS_AAPCS64", ":", "return", "DFmode", ";", "case", "ARM_PCS_SIMD", ":", "return", "TFmode", ";", "case", "ARM_PCS_SVE", ":", "if", "(", "aarch64_emit_cfi_for_reg_p", "(", "regno", ")", ")", "return", "VNx2DImode", ";", "return", "VNx16QImode", ";"], "ground_truth": ["case", "ARM_PCS_TLSDESC", ":"], "File": "aarch64", "Func": "aarch64_reg_save_mode", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17530, "Length": 31, "Cover_Rate": 0.34831460674157305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Info", ".", "opc", "=", "<STR_LIT>", ";", "if", "(", "Intrinsic", "==", "<STR_LIT>", ")", "Info", ".", "memVT", "=", "<STR_LIT>", ";", "else", "if", "(", "Intrinsic", "==", "<STR_LIT>", ")", "Info", ".", "memVT", "=", "getPointerTy", "(", ")", ";", "else", "Info", ".", "memVT", "=", "<STR_LIT>", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Info", ".", "vol", "=", "<NUM_LIT>", ";", "Info", ".", "readMem", "=", "true", ";", "Info", ".", "writeMem", "=", "false", ";", "Info", ".", "align", "=", "<NUM_LIT>", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "NVPTXISelLowering15", "Func": "getTgtMemIntrinsic", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17531, "Length": 94, "Cover_Rate": 0.3381294964028777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{"], "ground_truth": ["return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";"], "File": "RISCVSubtarget (2)1", "Func": "getRegisterInfo", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17532, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Domain", "=", "DefMI", "->", "second", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "<STR_LIT>", ";", "if", "(", "Domain", "==", "<STR_LIT>", ")", "Domain", "=", "<STR_LIT>", ";", "}", "if", "(", "Domain", "&", "<STR_LIT>", ")", "{", "unsigned", "DestReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "DEBUG", "(", "{", "errs", "(", ")", "<<", "<STR_LIT>", ";", "MI", "->", "dump", "(", ")", ";", "}", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "*", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ";", "MBB", ".", "erase", "(", "MI", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "prior", "(", "NextMII", ")", ";", "MI", "=", "&", "*", "I", ";", "DEBUG", "(", "{", "errs", "(", ")", "<<", "<STR_LIT>", ";", "MI", "->", "dump", "(", ")", ";", "}", ")", ";", "Modified", "=", "true", ";", "++", "NumVMovs", ";", "}", "else", "{", "assert", "(", "(", "Domain", "&", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "NEONMoveFix1", "Func": "InsertMoves", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17533, "Length": 158, "Cover_Rate": 0.5146579804560261, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "nios2_fpu_insn_enabled", "(", "enum", "n2fpu_code", "code", ")", "{", "return", "N2FPU_ENABLED_P", "(", "code", ")", ";"], "ground_truth": ["}"], "File": "nios2", "Func": "nios2_fpu_insn_enabled", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 17534, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "StackBumpBytes", ">=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "return", "false", ";", "if", "(", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", ")", "return", "false", ";", "if", "(", "canUseRedZone", "(", "MF", ")", ")", "return", "false", ";", "if", "(", "hasVarSizedRegions", "(", "MF", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "AArch64FrameLowering62", "Func": "shouldCombineCSRLocalStackBump", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17535, "Length": 55, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "ValueExpr", ";", "if", "(", "Parser", ".", "parseExpression", "(", "ValueExpr", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ValueExpr", ")", ";", "if", "(", "!", "CE", ")", "return", "Error", "(", "ValueExprLoc", ",", "<STR_LIT>", ")", ";", "IntegerValue", "=", "CE", "->", "getValue", "(", ")", ";", "}", "else", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "String", ")", ")", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "StringValue", "=", "Parser", ".", "getTok", "(", ")", ".", "getStringContents", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "if", "(", "Parser", ".", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "<STR_LIT>", ")", ")", "return", "true", ";", "if", "(", "Tag", "==", "<STR_LIT>", ")", "{", "StringRef", "Arch", "=", "StringValue", ";", "for", "(", "auto", "Feature", ":", "<ISA_LIT>FeatureKV", ")", "if", "(", "llvm", "::", "<STR_LIT>", "(", "Feature", ".", "Key", ")", ")", "clearFeatureBits", "(", "Feature", ".", "Value", ",", "Feature", ".", "Key", ")", ";", "auto", "ParseResult", "=", "llvm", "::", "<STR_LIT>", "(", "StringValue", ",", "true", ",", "false", ")", ";", "if", "(", "!", "ParseResult", ")", "{", "std", "::", "string", "Buffer", ";", "raw_string_ostream", "OutputErrMsg", "(", "Buffer", ")", ";", "handleAllErrors", "(", "ParseResult", ".", "takeError", "(", ")", ",", "[", "&", "]", "(", "llvm", "::", "StringError", "&", "ErrMsg", ")", "{", "OutputErrMsg", "<<", "<STR_LIT>", "<<", "Arch", "<<", "<STR_LIT>", "<<", "ErrMsg", ".", "getMessage", "(", ")", ";", "}", ")", ";", "return", "Error", "(", "ValueExprLoc", ",", "OutputErrMsg", ".", "str", "(", ")", ")", ";", "}", "auto", "&", "ISAInfo", "=", "*", "ParseResult", ";", "for", "(", "auto", "Feature", ":", "<ISA_LIT>FeatureKV", ")", "if", "(", "ISAInfo", "->", "hasExtension", "(", "Feature", ".", "Key", ")", ")", "setFeatureBits", "(", "Feature", ".", "Value", ",", "Feature", ".", "Key", ")", ";", "if", "(", "ISAInfo", "->", "getXLen", "(", ")", "==", "<NUM_LIT>", ")", "clearFeatureBits", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "else", "if", "(", "ISAInfo", "->", "getXLen", "(", ")", "==", "<NUM_LIT>", ")", "setFeatureBits", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "else", "return", "Error", "(", "ValueExprLoc", ",", "<STR_LIT>", "+", "Arch", ")", ";", "}", "if", "(", "IsIntegerValue", ")", "getTargetStreamer", "(", ")", ".", "emitAttribute", "(", "Tag", ",", "IntegerValue", ")", ";", "else", "{", "if", "(", "Tag", "!=", "<STR_LIT>", ")", "{", "getTargetStreamer", "(", ")", ".", "emitTextAttribute", "(", "Tag", ",", "StringValue", ")", ";", "}", "else", "{", "std", "::", "vector", "<", "std", "::", "string", ">", "FeatureVector", ";", "<STR_LIT>", "(", "FeatureVector", ",", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", ")", ";", "unsigned", "XLen", "=", "getFeatureBits", "(", "<STR_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "auto", "ParseResult", "=", "llvm", "::", "<STR_LIT>", "(", "XLen", ",", "FeatureVector", ")", ";", "if", "(", "!", "ParseResult", ")", "{", "std", "::", "string", "Buffer", ";", "raw_string_ostream", "OutputErrMsg", "(", "Buffer", ")", ";", "handleAllErrors", "(", "ParseResult", ".", "takeError", "(", ")", ",", "[", "&", "]", "(", "llvm", "::", "StringError", "&", "ErrMsg", ")", "{", "OutputErrMsg", "<<", "ErrMsg", ".", "getMessage", "(", ")", ";", "}", ")", ";", "return", "Error", "(", "ValueExprLoc", ",", "OutputErrMsg", ".", "str", "(", ")", ")", ";", "}", "auto", "&", "ISAInfo", "=", "*", "ParseResult", ";", "getTargetStreamer", "(", ")", ".", "emitTextAttribute", "(", "Tag", ",", "ISAInfo", "->", "toString", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "RISCVAsmParser1", "Func": "parseDirectiveAttribute", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17536, "Length": 492, "Cover_Rate": 0.6482213438735178, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_pmaxub256_mask", "(", "(", "__v32qi", ")", "__A", ",", "(", "__v32qi", ")", "__B", ",", "(", "__v32qi", ")", "__W", ",", "(", "__mmask32", ")", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin", "Func": "_mm256_mask_max_epu8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17537, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeFPR64RegisterClass", "(", "MCInst", "&", "Inst", ",", "uint64_t", "RegNo", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">=", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", "+", "RegNo", ")", ")", ";"], "File": "LoongArchDisassembler1", "Func": "DecodeFPR64RegisterClass", "Target": "LoongArch", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17538, "Length": 45, "Cover_Rate": 0.8490566037735849, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isOperandOfVmullHighP64", "(", "Op1", ")", "&&", "isOperandOfVmullHighP64", "(", "Op2", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering (2)2", "Func": "areOperandsOfVmullHighP64", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17539, "Length": 12, "Cover_Rate": 0.48, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "r", ")", ":", "<STR_LIT>", "(", "x", ")", ")", ";"], "ground_truth": ["return", "r", ";"], "File": "ppu", "Func": "intrinsics___fsqrts", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17540, "Length": 18, "Cover_Rate": 0.5806451612903226, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__a", "&", "~", "__b", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vbic_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17541, "Length": 7, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "emitByte", "(", "uint8_t", "C", ",", "unsigned", "&", "CurByte", ",", "raw_ostream", "&", "OS", ")", "const", "{", "OS", "<<", "(", "char", ")", "C", ";", "++", "CurByte", ";"], "ground_truth": ["}"], "File": "X86MCCodeEmitter40", "Func": "emitByte", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17542, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MFI", ".", "getStackID", "(", "Idx", ")", "==", "TargetStackID", "::", "Default", ")", "{", "Offset", "+=", "MFI", ".", "getStackSize", "(", ")", ";", "}", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "MI", "->", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToTargetIndex", "(", "<STR_LIT>", ",", "Offset", ",", "MI", "->", "getOperand", "(", "FIOperandNum", ")", ".", "getTargetFlags", "(", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "MI", "->", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "getFrameRegister", "(", "MF", ")", ",", "false", ")", ";", "MI", "->", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "setImm", "(", "Offset", ")", ";", "break", ";", "}", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "expandAddrLostk", "(", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "expandAddrHistk", "(", "MI", ")", ";"], "ground_truth": ["break", ";"], "File": "MOSRegisterInfo", "Func": "eliminateFrameIndex", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17543, "Length": 140, "Cover_Rate": 0.46511627906976744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "uses", ".", "test", "(", "i", ")", ")", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "RAInfo", "Func": "lastUse", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 17544, "Length": 16, "Cover_Rate": 0.34782608695652173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "crtl", "->", "preferred_stack_boundary", "=", "<NUM_LIT>", ";", "crtl", "->", "stack_alignment_needed", "=", "<NUM_LIT>", ";", "}", "stack_alignment_needed", "=", "crtl", "->", "stack_alignment_needed", "/", "BITS_PER_UNIT", ";", "preferred_alignment", "=", "crtl", "->", "preferred_stack_boundary", "/", "BITS_PER_UNIT", ";", "gcc_assert", "(", "!", "size", "||", "stack_alignment_needed", ")", ";", "gcc_assert", "(", "preferred_alignment", ">=", "STACK_BOUNDARY", "/", "BITS_PER_UNIT", ")", ";", "gcc_assert", "(", "preferred_alignment", "<=", "stack_alignment_needed", ")", ";", "if", "(", "TARGET_SEH", ")", "cfun", "->", "machine", "->", "use_fast_prologue_epilogue", "=", "false", ";", "else", "if", "(", "!", "optimize_bb_for_size_p", "(", "ENTRY_BLOCK_PTR_FOR_FN", "(", "cfun", ")", ")", "&&", "cfun", "->", "machine", "->", "use_fast_prologue_epilogue_nregs", "!=", "frame", "->", "nregs", ")", "{", "int", "count", "=", "frame", "->", "nregs", ";", "struct", "cgraph_node", "*", "node", "=", "cgraph_node", "::", "get", "(", "current_function_decl", ")", ";", "cfun", "->", "machine", "->", "use_fast_prologue_epilogue_nregs", "=", "count", ";", "if", "(", "count", ")", "count", "=", "(", "count", "-", "<NUM_LIT>", ")", "*", "FAST_PROLOGUE_INSN_COUNT", ";", "if", "(", "node", "->", "frequency", "<", "NODE_FREQUENCY_NORMAL", "||", "(", "flag_branch_probabilities", "&&", "node", "->", "frequency", "<", "NODE_FREQUENCY_HOT", ")", ")", "cfun", "->", "machine", "->", "use_fast_prologue_epilogue", "=", "false", ";", "else", "cfun", "->", "machine", "->", "use_fast_prologue_epilogue", "=", "!", "expensive_function_p", "(", "count", ")", ";", "}", "frame", "->", "save_regs_using_mov", "=", "(", "TARGET_PROLOGUE_USING_MOVE", "&&", "cfun", "->", "machine", "->", "use_fast_prologue_epilogue", "&&", "flag_stack_check", "!=", "STATIC_BUILTIN_STACK_CHECK", ")", ";", "offset", "=", "UNITS_PER_WORD", ";", "if", "(", "ix86_static_chain_on_stack", ")", "offset", "+=", "UNITS_PER_WORD", ";"], "ground_truth": ["if", "(", "frame_pointer_needed", ")", "offset", "+=", "UNITS_PER_WORD", ";"], "File": "i3866", "Func": "ix86_compute_frame_layout", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17545, "Length": 207, "Cover_Rate": 0.30895522388059704, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "GCNPassConfig", "::", "addFastRegAlloc", "(", "FunctionPass", "*", "RegAllocPass", ")", "{", "insertPass", "(", "&", "PHIEliminationID", ",", "&", "<ISA_LIT>LowerControlFlowID", ",", "false", ")", ";"], "ground_truth": ["insertPass", "(", "&", "<ISA_LIT>LowerControlFlowID", ",", "&", "<ISA_LIT>FixWWMLivenessID", ",", "false", ")", ";"], "File": "AMDGPUTargetMachine102", "Func": "addFastRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17546, "Length": 32, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "OFF", ";", "}", "int64_t", "Imm", "=", "<NUM_LIT>", ";", "while", "(", "true", ")", "{", "unsigned", "Mode", "=", "<NUM_LIT>", ";", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "for", "(", "unsigned", "ModeId", "=", "ID_MIN", ";", "ModeId", "<=", "ID_MAX", ";", "++", "ModeId", ")", "{", "if", "(", "trySkipId", "(", "IdSymbolic", "[", "ModeId", "]", ")", ")", "{", "Mode", "=", "<NUM_LIT>", "<<", "ModeId", ";", "break", ";", "}", "}", "if", "(", "Mode", "==", "<NUM_LIT>", ")", "{", "Error", "(", "S", ",", "(", "Imm", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "break", ";", "}", "if", "(", "Imm", "&", "Mode", ")", "{", "Error", "(", "S", ",", "<STR_LIT>", ")", ";", "break", ";", "}", "Imm", "|=", "Mode", ";", "if", "(", "trySkipToken", "(", "AsmToken", "::", "RParen", ")", ")", "break", ";", "if", "(", "!", "skipToken", "(", "AsmToken", "::", "Comma", ",", "<STR_LIT>", ")", ")", "break", ";", "}"], "ground_truth": ["return", "Imm", ";"], "File": "AMDGPUAsmParser13", "Func": "parseGPRIdxMacro", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17547, "Length": 143, "Cover_Rate": 0.8461538461538461, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "c", "=", "vec_adds", "(", "a", ",", "b", ")", ";", "return", "(", "__m64", ")", "(", "(", "__vector", "long", "long", ")", "c", ")", "[", "<NUM_LIT>", "]", ";"], "ground_truth": ["}"], "File": "mmintrin", "Func": "_mm_adds_pi8", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17548, "Length": 26, "Cover_Rate": 0.32098765432098764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initialize<ISA_LIT>ConditionOptimizerPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>DeadRegisterDefinitionsPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>ExpandPseudoPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>LoadStoreOptPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>SIMDInstrOptPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>PreLegalizerCombinerPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>PromoteConstantPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>RedundantCopyEliminationPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>StorePairSuppressPass", "(", "*", "PR", ")", ";"], "ground_truth": ["initializeFalkorHWPFFixPass", "(", "*", "PR", ")", ";"], "File": "AArch64TargetMachine13", "Func": "LLVMInitializeAArch64Target", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17549, "Length": 60, "Cover_Rate": 0.32608695652173914, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_ia32_scatterdiv16si", "(", "__addr", ",", "__mask", ",", "(", "__v8di", ")", "__index", ",", "(", "__v8si", ")", "__v1", ",", "__scale", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_mask_i64scatter_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17550, "Length": 20, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>ConditionalCompares", "(", ")", "{", "return", "new", "<ISA_LIT>ConditionalCompares", "(", ")", ";"], "ground_truth": ["}"], "File": "AArch64ConditionalCompares (2)", "Func": "createAArch64ConditionalCompares", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17551, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<ISA_LIT>Subtarget", "::", "N64", ":", "return", "<STR_LIT>", ";", "case", "<ISA_LIT>Subtarget", "::", "EABI", ":", "return", "<STR_LIT>", ";", "default", ":", "break", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "NULL", ";"], "File": "MipsAsmPrinter19", "Func": "getCurrentABIString", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17552, "Length": 29, "Cover_Rate": 0.3972602739726027, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "<ISA_LIT>InstrInfo", "::", "convertToThreeAddress", "(", "MachineFunction", "::", "iterator", "&", "MFI", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "LiveVariables", "*", "LV", ")", "const", "{"], "ground_truth": ["return", "nullptr", ";"], "File": "AMDGPUInstrInfo", "Func": "convertToThreeAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17553, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ImmVal", "<", "<NUM_LIT>", "||", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "ImmVal", ")", ")", "{", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "}", "else", "{", "return", "MatchOperand_ParseFail", ";", "}", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateImm", "(", "this", ",", "ImmVal", ",", "Loc", ",", "<ISA_LIT>Operand", "::", "ImmTyHwreg", ")", ")", ";", "return", "MatchOperand_Success", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser11", "Func": "parseHwreg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17554, "Length": 58, "Cover_Rate": 0.3431952662721893, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Ops", ".", "push_back", "(", "&", "II", "->", "getOperandUse", "(", "<NUM_LIT>", ")", ")", ";", "return", "true", ";", "default", ":", "return", "false", ";", "}", "}", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Sub", ":", "case", "Instruction", "::", "Add", ":", "{", "if", "(", "!", "areExtractExts", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "auto", "Ext1", "=", "cast", "<", "Instruction", ">", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "auto", "Ext2", "=", "cast", "<", "Instruction", ">", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "areExtractShuffleVectors", "(", "Ext1", ",", "Ext2", ")", ")", "{", "Ops", ".", "push_back", "(", "&", "Ext1", "->", "getOperandUse", "(", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "&", "Ext2", "->", "getOperandUse", "(", "<NUM_LIT>", ")", ")", ";", "}", "Ops", ".", "push_back", "(", "&", "I", "->", "getOperandUse", "(", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "&", "I", "->", "getOperandUse", "(", "<NUM_LIT>", ")", ")", ";", "return", "true", ";", "}", "default", ":"], "ground_truth": ["return", "false", ";"], "File": "AArch64ISelLowering (2)3", "Func": "shouldSinkOperands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17555, "Length": 170, "Cover_Rate": 0.6181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "NVPTXPeephole", "Func": "getPassName", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17556, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "useZRegOps", "(", ")", "const", "{", "return", "UseZRegOps", ";"], "ground_truth": ["}"], "File": "HexagonSubtarget (2)1", "Func": "useZRegOps", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17557, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DAG", "->", "addMutation", "(", "createLoadClusterDAGMutation", "(", "DAG", "->", "TII", ",", "DAG", "->", "TRI", ")", ")", ";", "DAG", "->", "addMutation", "(", "createStoreClusterDAGMutation", "(", "DAG", "->", "TII", ",", "DAG", "->", "TRI", ")", ")", ";", "DAG", "->", "addMutation", "(", "create<ISA_LIT>MacroFusionDAGMutation", "(", ")", ")", ";"], "ground_truth": ["return", "DAG", ";"], "File": "AArch64TargetMachine20", "Func": "createMachineScheduler", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17558, "Length": 44, "Cover_Rate": 0.676923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addRegisterClass", "(", "VT", ",", "&", "<STR_LIT>", ")", ";", "addTypeForNEON", "(", "VT", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering70", "Func": "addDRTypeForNEON", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17559, "Length": 18, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "subcode", "=", "code", ">>", "AARCH64_BUILTIN_SHIFT", ";", "switch", "(", "code", "&", "AARCH64_BUILTIN_CLASS", ")", "{", "case", "AARCH64_BUILTIN_GENERAL", ":", "return", "true", ";", "case", "AARCH64_BUILTIN_SVE", ":", "return", "<STR_LIT>", "(", "loc", ",", "arg_loc", ",", "subcode", ",", "orig_fndecl", ",", "nargs", ",", "args", ")", ";", "}", "gcc_unreachable", "(", ")", ";"], "ground_truth": ["}"], "File": "aarch64-c", "Func": "aarch64_check_builtin_call", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17560, "Length": 46, "Cover_Rate": 0.5411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MachineFunctionInfo", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "AAPMachineFunctionInfo", "Func": "anchor", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17561, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getScalarizationOverhead", "(", "Type", "*", "Ty", ",", "bool", "Insert", ",", "bool", "Extract", ")", "{"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "HexagonTargetTransformInfo20", "Func": "getScalarizationOverhead", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17562, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "op0", "=", "expand_normal", "(", "arg0", ")", ";", "rtx", "op1", "=", "expand_normal", "(", "arg1", ")", ";", "machine_mode", "mode0", "=", "insn_data", "[", "d", "->", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "machine_mode", "mode1", "=", "insn_data", "[", "d", "->", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "enum", "rtx_code", "comparison", "=", "d", "->", "comparison", ";", "if", "(", "VECTOR_MODE_P", "(", "mode0", ")", ")", "op0", "=", "safe_vector_operand", "(", "op0", ",", "mode0", ")", ";", "if", "(", "VECTOR_MODE_P", "(", "mode1", ")", ")", "op1", "=", "safe_vector_operand", "(", "op1", ",", "mode1", ")", ";", "if", "(", "d", "->", "flag", "&", "BUILTIN_DESC_SWAP_OPERANDS", ")", "std", "::", "swap", "(", "op0", ",", "op1", ")", ";", "target", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "emit_move_insn", "(", "target", ",", "const0_rtx", ")", ";"], "ground_truth": ["target", "=", "gen_rtx_SUBREG", "(", "QImode", ",", "target", ",", "<NUM_LIT>", ")", ";"], "File": "i3864", "Func": "ix86_expand_sse_comi", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17563, "Length": 132, "Cover_Rate": 0.411214953271028, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "uint16_t", "DestEncoding", "=", "TRI", "->", "getEncodingValue", "(", "DestReg", ")", ";", "uint16_t", "SrcEncoding", "=", "TRI", "->", "getEncodingValue", "(", "SrcReg", ")", ";", "unsigned", "NumRegs", "=", "Indices", ".", "size", "(", ")", ";", "int", "SubReg", "=", "<NUM_LIT>", ",", "End", "=", "NumRegs", ",", "Incr", "=", "<NUM_LIT>", ";", "if", "(", "forwardCopyWillClobberTuple", "(", "DestEncoding", ",", "SrcEncoding", ",", "NumRegs", ")", ")", "{", "SubReg", "=", "NumRegs", "-", "<NUM_LIT>", ";", "End", "=", "-", "<NUM_LIT>", ";", "Incr", "=", "-", "<NUM_LIT>", ";", "}", "for", "(", ";", "SubReg", "!=", "End", ";", "SubReg", "+=", "Incr", ")", "{", "const", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opcode", ")", ")", ";", "AddSubReg", "(", "MIB", ",", "DestReg", ",", "Indices", "[", "SubReg", "]", ",", "RegState", "::", "Define", ",", "TRI", ")", ";", "AddSubReg", "(", "MIB", ",", "SrcReg", ",", "Indices", "[", "SubReg", "]", ",", "<NUM_LIT>", ",", "TRI", ")", ";", "AddSubReg", "(", "MIB", ",", "SrcReg", ",", "Indices", "[", "SubReg", "]", ",", "getKillRegState", "(", "KillSrc", ")", ",", "TRI", ")", ";"], "ground_truth": ["}"], "File": "AArch64InstrInfo109", "Func": "copyPhysRegTuple", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17564, "Length": 165, "Cover_Rate": 0.7638888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "phase1_vrs", "saved_vrs", ";", "_Unwind_Reason_Code", "pr_result", ";", "entry_vrs", "->", "core", ".", "r", "[", "R_PC", "]", "=", "entry_vrs", "->", "core", ".", "r", "[", "R_LR", "]", ";", "saved_vrs", ".", "core", "=", "entry_vrs", "->", "core", ";", "saved_vrs", ".", "demand_save_flags", "=", "~", "(", "_uw", ")", "<NUM_LIT>", ";", "do", "{", "if", "(", "get_eit_entry", "(", "ucbp", ",", "saved_vrs", ".", "core", ".", "r", "[", "R_PC", "]", ")", "!=", "_URC_OK", ")", "return", "_URC_FAILURE", ";", "pr_result", "=", "(", "(", "personality_routine", ")", "UCB_PR_ADDR", "(", "ucbp", ")", ")", "(", "_US_VIRTUAL_UNWIND_FRAME", ",", "ucbp", ",", "(", "void", "*", ")", "&", "saved_vrs", ")", ";", "}", "while", "(", "pr_result", "==", "_URC_CONTINUE_UNWIND", ")", ";", "restore_non_core_regs", "(", "&", "saved_vrs", ")", ";", "if", "(", "pr_result", "!=", "_URC_HANDLER_FOUND", ")", "{"], "ground_truth": ["return", "_URC_FAILURE", ";"], "File": "unwind-arm", "Func": "__gnu_Unwind_RaiseException", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17565, "Length": 113, "Cover_Rate": 0.8432835820895522, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MO1", ".", "isIdenticalTo", "(", "MO2", ")", "&&", "(", "!", "MO1", ".", "isReg", "(", ")", "||", "!", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO1", ".", "getReg", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "X86OptimizeLEAs (2)", "Func": "isIdenticalOp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17566, "Length": 30, "Cover_Rate": 0.6521739130434783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>DAGToDAGISel", "(", "<ISA_LIT>TargetMachine", "&", "tm", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", ":", "SelectionDAGISel", "(", "tm", ",", "OptLevel", ")", ",", "Subtarget", "(", "nullptr", ")", ",", "OptForMinSize", "(", "false", ")", ",", "IndirectTlsSegRefs", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "X86ISelDAGToDAG1", "Func": "X86DAGToDAGISel", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17567, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "newLoad", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Op", ",", "load", "->", "getChain", "(", ")", ",", "load", "->", "getBasePtr", "(", ")", ",", "load", "->", "getOffset", "(", ")", ",", "<STR_LIT>", ",", "load", "->", "getMemOperand", "(", ")", ")", ";", "SDValue", "newTrunc", "=", "DAG", ".", "getZExtOrTrunc", "(", "newLoad", ",", "Op", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "<NUM_LIT>", "]", "=", "{", "newTrunc", ",", "newLoad", ".", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "Op", ")", ";"], "ground_truth": ["}"], "File": "PatmosISelLowering1", "Func": "LowerLOAD", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 17568, "Length": 84, "Cover_Rate": 0.6086956521739131, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "jobject", "jobj", "=", "env", "->", "NewObject", "(", "cls", ",", "cnstr", ")", ";", "if", "(", "NULL", "==", "jobj", ")", "return", "nullptr", ";", "jmethodID", "mid", "=", "env", "->", "GetMethodID", "(", "cls", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "NULL", "==", "mid", ")", "return", "nullptr", ";", "jstring", "jstr", "=", "env", "->", "NewStringUTF", "(", "asmFile", ".", "c_str", "(", ")", ")", ";", "if", "(", "NULL", "==", "jstr", ")", "return", "nullptr", ";", "LLVM_DEBUG", "(", "llvm", "::", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "strlen", "(", "asmFile", ".", "c_str", "(", ")", ")", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["env", "->", "CallVoidMethod", "(", "jobj", ",", "mid", ",", "jstr", ")", ";"], "File": "JVMAssembler", "Func": "assemble", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17569, "Length": 100, "Cover_Rate": 0.5319148936170213, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "AMDGPU", "::", "SReg_32RegClass", ".", "getRegister", "(", "MFI", "->", "NumUserSGPRs", "+", "<NUM_LIT>", ")", ";", "case", "<ISA_LIT>RegisterInfo", "::", "TGID_Y", ":", "return", "AMDGPU", "::", "SReg_32RegClass", ".", "getRegister", "(", "MFI", "->", "NumUserSGPRs", "+", "<NUM_LIT>", ")", ";", "case", "<ISA_LIT>RegisterInfo", "::", "TGID_Z", ":", "return", "AMDGPU", "::", "SReg_32RegClass", ".", "getRegister", "(", "MFI", "->", "NumUserSGPRs", "+", "<NUM_LIT>", ")", ";", "case", "<ISA_LIT>RegisterInfo", "::", "SCRATCH_WAVE_OFFSET", ":", "if", "(", "MFI", "->", "getShaderType", "(", ")", "!=", "ShaderType", "::", "COMPUTE", ")", "return", "MFI", "->", "ScratchOffsetReg", ";", "return", "AMDGPU", "::", "SReg_32RegClass", ".", "getRegister", "(", "MFI", "->", "NumUserSGPRs", "+", "<NUM_LIT>", ")", ";", "case", "<ISA_LIT>RegisterInfo", "::", "SCRATCH_PTR", ":", "return", "AMDGPU", "::", "SGPR2_SGPR3", ";", "case", "<ISA_LIT>RegisterInfo", "::", "INPUT_PTR", ":"], "ground_truth": ["return", "AMDGPU", "::", "SGPR0_SGPR1", ";"], "File": "SIRegisterInfo100", "Func": "getPreloadedValue", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17570, "Length": 108, "Cover_Rate": 0.5837837837837838, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "tc-001-020", "Func": "Func", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17571, "Length": 4, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32_t", "Sel", "=", "SelMO", ".", "getImm", "(", ")", ";", "Emit", "(", "Sel", ",", "OS", ")", ";", "}", "else", "{", "EmitByte", "(", "<NUM_LIT>", ",", "OS", ")", ";", "Emit", "(", "(", "uint32_t", ")", "<NUM_LIT>", ",", "OS", ")", ";", "}", "if", "(", "Reg", "==", "AMDGPU", "::", "ALU_LITERAL_X", ")", "{", "unsigned", "ImmOpIndex", "=", "MI", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "MCOperand", "ImmOp", "=", "MI", ".", "getOperand", "(", "ImmOpIndex", ")", ";", "if", "(", "ImmOp", ".", "isFPImm", "(", ")", ")", "{", "InlineConstant", ".", "f", "=", "ImmOp", ".", "getFPImm", "(", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "R600MCCodeEmitter16", "Func": "EmitSrcISA", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17572, "Length": 89, "Cover_Rate": 0.42788461538461536, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Val", "->", "isVectorTy", "(", ")", "&&", "<STR_LIT>", ")", ";", "Type", "*", "ScalarType", "=", "Val", "->", "getScalarType", "(", ")", ";", "int", "RegisterFileMoveCost", "=", "<NUM_LIT>", ";", "if", "(", "Index", "==", "-", "<NUM_LIT>", "&&", "(", "Opcode", "==", "Instruction", "::", "ExtractElement", "||", "Opcode", "==", "Instruction", "::", "InsertElement", ")", ")", "{", "assert", "(", "isa", "<", "FixedVectorType", ">", "(", "Val", ")", "&&", "<STR_LIT>", ")", ";", "Align", "VecAlign", "=", "DL", ".", "getPrefTypeAlign", "(", "Val", ")", ";", "Align", "SclAlign", "=", "DL", ".", "getPrefTypeAlign", "(", "ScalarType", ")", ";", "if", "(", "Opcode", "==", "Instruction", "::", "ExtractElement", ")", "{", "return", "getMemoryOpCost", "(", "Instruction", "::", "Store", ",", "Val", ",", "VecAlign", ",", "<NUM_LIT>", ",", "TTI", "::", "TargetCostKind", "::", "TCK_RecipThroughput", ")", "+", "getMemoryOpCost", "(", "Instruction", "::", "Load", ",", "ScalarType", ",", "SclAlign", ",", "<NUM_LIT>", ",", "TTI", "::", "TargetCostKind", "::", "TCK_RecipThroughput", ")", ";", "}", "if", "(", "Opcode", "==", "Instruction", "::", "InsertElement", ")", "{", "return", "getMemoryOpCost", "(", "Instruction", "::", "Store", ",", "Val", ",", "VecAlign", ",", "<NUM_LIT>", ",", "TTI", "::", "TargetCostKind", "::", "TCK_RecipThroughput", ")", "+", "getMemoryOpCost", "(", "Instruction", "::", "Store", ",", "ScalarType", ",", "SclAlign", ",", "<NUM_LIT>", ",", "TTI", "::", "TargetCostKind", "::", "TCK_RecipThroughput", ")", "+", "getMemoryOpCost", "(", "Instruction", "::", "Load", ",", "Val", ",", "VecAlign", ",", "<NUM_LIT>", ",", "TTI", "::", "TargetCostKind", "::", "TCK_RecipThroughput", ")", ";", "}", "}", "if", "(", "Index", "!=", "-", "<NUM_LIT>", "&&", "(", "Opcode", "==", "Instruction", "::", "ExtractElement", "||", "Opcode", "==", "Instruction", "::", "InsertElement", ")", ")", "{", "if", "(", "Opcode", "==", "Instruction", "::", "ExtractElement", "&&", "ScalarType", "->", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "cast", "<", "FixedVectorType", ">", "(", "Val", ")", "->", "getNumElements", "(", ")", ">", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "std", "::", "pair", "<", "InstructionCost", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Val", ")", ";", "if", "(", "!", "LT", ".", "second", ".", "isVector", "(", ")", ")", "return", "<NUM_LIT>", ";", "unsigned", "SizeInBits", "=", "LT", ".", "second", ".", "getSizeInBits", "(", ")", ";", "unsigned", "NumElts", "=", "LT", ".", "second", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "SubNumElts", "=", "NumElts", ";"], "ground_truth": ["Index", "=", "Index", "%", "NumElts", ";"], "File": "X86TargetTransformInfo10", "Func": "getVectorInstrCost", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17573, "Length": 320, "Cover_Rate": 0.42780748663101603, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "MBlazeAsmPrinter", "Func": "getPassName", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17574, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "}", "if", "(", "OverrideNEON", "&&", "(", "VT", ".", "is128BitVector", "(", ")", "||", "VT", ".", "is64BitVector", "(", ")", ")", ")", "return", "Subtarget", "->", "hasSVE", "(", ")", ";", "if", "(", "VT", ".", "getFixedSizeInBits", "(", ")", "<=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "Subtarget", "->", "useSVEForFixedLengthVectors", "(", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "VT", ".", "getFixedSizeInBits", "(", ")", ">", "Subtarget", "->", "getMinSVEVectorSizeInBits", "(", ")", ")", "return", "false", ";"], "File": "AArch64ISelLowering69", "Func": "useSVEForFixedLengthVectorVT", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17575, "Length": 70, "Cover_Rate": 0.4093567251461988, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Tmp1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "SP", ",", "Size", ")", ";", "if", "(", "Align", ">", "StackAlign", ")", "Tmp1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Tmp1", ",", "DAG", ".", "getConstant", "(", "-", "(", "uint64_t", ")", "Align", ",", "VT", ")", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "SPReg", ",", "Tmp1", ")", ";", "Tmp2", "=", "DAG", ".", "getCALLSEQ_END", "(", "Chain", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "true", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "true", ")", ",", "SDValue", "(", ")", ",", "SDLoc", "(", "Node", ")", ")", ";", "SDValue", "Ops", "[", "<NUM_LIT>", "]", "=", "{", "Tmp1", ",", "Tmp2", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "dl", ")", ";", "}", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Size", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Align", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getNode", "(", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "bool", "Is64Bit", "=", "Subtarget", "->", "is64Bit", "(", ")", ";", "EVT", "SPTy", "=", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "SplitStack", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "Is64Bit", ")", "{", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "for", "(", "Function", "::", "const_arg_iterator", "I", "=", "F", "->", "arg_begin", "(", ")", ",", "E", "=", "F", "->", "arg_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "if", "(", "I", "->", "hasNestAttr", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "}", "const", "TargetRegisterClass", "*", "AddrRegClass", "=", "getRegClassFor", "(", "Subtarget", "->", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "unsigned", "Vreg", "=", "MRI", ".", "createVirtualRegister", "(", "AddrRegClass", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "Vreg", ",", "Size", ")", ";", "SDValue", "Value", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "SPTy", ",", "Chain", ",", "DAG", ".", "getRegister", "(", "Vreg", ",", "SPTy", ")", ")", ";", "SDValue", "Ops1", "[", "<NUM_LIT>", "]", "=", "{", "Value", ",", "Chain", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops1", ",", "dl", ")", ";", "}", "else", "{", "SDValue", "Flag", ";", "unsigned", "Reg", "=", "(", "Subtarget", "->", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "Reg", ",", "Size", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "NodeTys", ",", "Chain", ",", "Flag", ")", ";", "const", "<ISA_LIT>RegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "<ISA_LIT>RegisterInfo", "*", ">", "(", "getTargetMachine", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "unsigned", "SPReg", "=", "RegInfo", "->", "getStackRegister", "(", ")", ";", "SDValue", "SP", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "SPReg", ",", "SPTy", ")", ";"], "ground_truth": ["Chain", "=", "SP", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering120", "Func": "LowerDYNAMIC_STACKALLOC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17576, "Length": 492, "Cover_Rate": 0.5822485207100592, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "{", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "N0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Neg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "VT", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ",", "N0", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N0", ",", "Neg", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "SDValue", "(", "Neg", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", "}", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Ops", ")", ";", "}", "if", "(", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "&&", "Subtarget", ".", "hasSSE41", "(", ")", ")", "{", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Src", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Sub", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ",", "Src", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Src", ",", "Sub", ",", "Src", ")", ";"], "File": "X86ISelLowering11", "Func": "LowerABS", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17577, "Length": 202, "Cover_Rate": 0.7062937062937062, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "F", ".", "addFnAttr", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "emitExceptionRegistrationRecord", "(", "&", "F", ")", ";", "auto", "*", "MMI", "=", "getAnalysisIfAvailable", "<", "MachineModuleInfo", ">", "(", ")", ";", "std", "::", "unique_ptr", "<", "WinEHFuncInfo", ">", "FuncInfoPtr", ";", "if", "(", "!", "MMI", ")", "FuncInfoPtr", ".", "reset", "(", "new", "WinEHFuncInfo", "(", ")", ")", ";", "WinEHFuncInfo", "&", "FuncInfo", "=", "*", "(", "MMI", "?", "&", "MMI", "->", "getWinEHFuncInfo", "(", "&", "F", ")", ":", "FuncInfoPtr", ".", "get", "(", ")", ")", ";", "FuncInfo", ".", "EHRegNode", "=", "RegNode", ";", "switch", "(", "Personality", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "EHPersonality", "::", "MSVC_CXX", ":", "addCXXStateStores", "(", "F", ",", "FuncInfo", ")", ";", "break", ";", "case", "EHPersonality", "::", "MSVC_<ISA_LIT>SEH", ":", "addSEHStateStores", "(", "F", ",", "FuncInfo", ")", ";"], "ground_truth": ["break", ";"], "File": "X86WinEHState5", "Func": "runOnFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17578, "Length": 119, "Cover_Rate": 0.497907949790795, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "ExtVal", ".", "getValueType", "(", ")", ";", "if", "(", "!", "isTypeLegal", "(", "VT", ")", ")", "return", "false", ";", "if", "(", "ExtVal", "->", "use_empty", "(", ")", "||", "!", "ExtVal", "->", "use_begin", "(", ")", "->", "isOnlyUserOf", "(", "ExtVal", ".", "getNode", "(", ")", ")", ")", "return", "true", ";", "SDNode", "*", "U", "=", "*", "ExtVal", "->", "use_begin", "(", ")", ";", "if", "(", "(", "U", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "U", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "U", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "U", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelLowering (2)2", "Func": "isVectorLoadExtDesirable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17579, "Length": 100, "Cover_Rate": 0.8403361344537815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Op", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "switch", "(", "IntrinsicID", ")", "{", "default", ":", "return", "Op", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AMDGPUISelLowering18", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17580, "Length": 93, "Cover_Rate": 0.3875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "CC", "=", "<STR_LIT>", "(", "N", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "SDValue", "Flags", "=", "combineSetCCEFLAGS", "(", "EFLAGS", ",", "CC", ",", "DAG", ")", ")", "{", "SDValue", "Cond", "=", "DAG", ".", "getConstant", "(", "CC", ",", "DL", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "N", "->", "getVTList", "(", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Cond", ",", "Flags", ")", ";"], "File": "X86ISelLowering (3)", "Func": "combineBrCond", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17581, "Length": 76, "Cover_Rate": 0.5801526717557252, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vst1q_p_s8", "(", "int8_t", "*", "__addr", ",", "int8x16_t", "__value", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__arm_vstrbq_p_s8", "(", "__addr", ",", "__value", ",", "__p", ")", ";"], "File": "arm", "Func": "mve3___arm_vst1q_p_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17582, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "Row", "=", "nullptr", ",", "*", "Col", "=", "nullptr", ";", "Use", "&", "U", "=", "*", "(", "Bitcast", "->", "use_begin", "(", ")", ")", ";", "unsigned", "OpNo", "=", "U", ".", "getOperandNo", "(", ")", ";", "auto", "*", "II", "=", "cast", "<", "IntrinsicInst", ">", "(", "U", ".", "getUser", "(", ")", ")", ";"], "ground_truth": ["std", "::", "tie", "(", "Row", ",", "Col", ")", "=", "getShape", "(", "II", ",", "OpNo", ")", ";"], "File": "X86LowerAMXType10", "Func": "combineLoadBitcast", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17583, "Length": 65, "Cover_Rate": 0.3939393939393939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "SadVecVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "VecSize", "/", "<NUM_LIT>", ")", ";", "V", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "SadVecVT", ",", "V", ",", "Zeros", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "V", ")", ";", "}", "if", "(", "EltVT", "==", "<STR_LIT>", ")", "{", "SDValue", "Zeros", "=", "getZeroVector", "(", "VT", ",", "Subtarget", ",", "DAG", ",", "DL", ")", ";", "SDValue", "V32", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "V", ")", ";", "SDValue", "Low", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V32", ",", "Zeros", ")", ";", "SDValue", "High", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V32", ",", "Zeros", ")", ";", "Zeros", "=", "getZeroVector", "(", "ByteVecVT", ",", "Subtarget", ",", "DAG", ",", "DL", ")", ";", "MVT", "SadVecVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "VecSize", "/", "<NUM_LIT>", ")", ";", "Low", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "SadVecVT", ",", "DAG", ".", "getBitcast", "(", "ByteVecVT", ",", "Low", ")", ",", "Zeros", ")", ";", "High", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "SadVecVT", ",", "DAG", ".", "getBitcast", "(", "ByteVecVT", ",", "High", ")", ",", "Zeros", ")", ";", "MVT", "ShortVecVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "VecSize", "/", "<NUM_LIT>", ")", ";", "V", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ByteVecVT", ",", "DAG", ".", "getBitcast", "(", "ShortVecVT", ",", "Low", ")", ",", "DAG", ".", "getBitcast", "(", "ShortVecVT", ",", "High", ")", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "V", ")", ";", "}", "assert", "(", "EltVT", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "SDValue", "ShifterV", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ";", "SDValue", "Shl", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getBitcast", "(", "VT", ",", "V", ")", ",", "ShifterV", ")", ";", "V", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ByteVecVT", ",", "DAG", ".", "getBitcast", "(", "ByteVecVT", ",", "Shl", ")", ",", "DAG", ".", "getBitcast", "(", "ByteVecVT", ",", "V", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getBitcast", "(", "VT", ",", "V", ")", ",", "ShifterV", ")", ";"], "File": "X86ISelLowering", "Func": "LowerHorizontalByteSum", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17584, "Length": 338, "Cover_Rate": 0.6926229508196722, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "MVETPAndVPTOptimisationsPass", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17585, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_fcmadd_pch", "(", "__m128h", "__A", ",", "__mmask8", "__B", ",", "__m128h", "__C", ",", "__m128h", "__D", ")", "{"], "ground_truth": ["return", "(", "__m128h", ")", "__builtin_ia32_vfcmaddcph128_mask", "(", "(", "__v8hf", ")", "__A", ",", "(", "__v8hf", ")", "__C", ",", "(", "__v8hf", ")", "__D", ",", "__B", ")", ";"], "File": "avx512fp16vlintrin", "Func": "_mm_mask_fcmadd_pch", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17586, "Length": 52, "Cover_Rate": 0.9811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "UnsupportedFPMode", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "NextFGR32", "==", "FGR32ArgRegs", ".", "end", "(", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "NextFGR32", "<<", "<STR_LIT>", ")", ";", "Allocation", ".", "emplace_back", "(", "&", "<STR_LIT>", ",", "*", "NextFGR32", "++", ")", ";", "if", "(", "NextGPR32", "!=", "GPR32ArgRegs", ".", "end", "(", ")", ")", "NextGPR32", "++", ";", "if", "(", "NextAFGR64", "!=", "AFGR64ArgRegs", ".", "end", "(", ")", ")", "NextAFGR64", "++", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "UnsupportedFPMode", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "NextAFGR64", "==", "AFGR64ArgRegs", ".", "end", "(", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "NextAFGR64", "<<", "<STR_LIT>", ")", ";", "Allocation", ".", "emplace_back", "(", "&", "<STR_LIT>", ",", "*", "NextAFGR64", "++", ")", ";", "if", "(", "NextGPR32", "!=", "GPR32ArgRegs", ".", "end", "(", ")", ")", "NextGPR32", "++", ";", "if", "(", "NextGPR32", "!=", "GPR32ArgRegs", ".", "end", "(", ")", ")", "NextGPR32", "++", ";", "if", "(", "NextFGR32", "!=", "FGR32ArgRegs", ".", "end", "(", ")", ")", "NextFGR32", "++", ";", "break", ";", "default", ":", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "}", "for", "(", "const", "auto", "&", "FormalArg", ":", "F", "->", "args", "(", ")", ")", "{", "unsigned", "ArgNo", "=", "FormalArg", ".", "getArgNo", "(", ")", ";", "unsigned", "SrcReg", "=", "Allocation", "[", "ArgNo", "]", ".", "Reg", ";", "unsigned", "DstReg", "=", "FuncInfo", ".", "MF", "->", "addLiveIn", "(", "SrcReg", ",", "Allocation", "[", "ArgNo", "]", ".", "RC", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "Allocation", "[", "ArgNo", "]", ".", "RC", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "DstReg", ",", "getKillRegState", "(", "true", ")", ")", ";"], "File": "MipsFastISel41", "Func": "fastLowerArguments", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17587, "Length": 329, "Cover_Rate": 0.32097560975609757, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "is16BitMode", "(", ")", "const", "{", "return", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ";"], "ground_truth": ["}"], "File": "X86AsmInstrumentation", "Func": "is16BitMode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17588, "Length": 17, "Cover_Rate": 0.8947368421052632, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FixedVectorType", "*", "Ty", ";", "if", "(", "I", "->", "getIntrinsicID", "(", ")", "==", "<STR_LIT>", ")", "Ty", "=", "cast", "<", "FixedVectorType", ">", "(", "I", "->", "getType", "(", ")", ")", ";", "else", "Ty", "=", "cast", "<", "FixedVectorType", ">", "(", "I", "->", "getArgOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";", "if", "(", "Ty", "->", "getNumElements", "(", ")", "!=", "<NUM_LIT>", "||", "Ty", "->", "getScalarSizeInBits", "(", ")", "!=", "<NUM_LIT>", ")", "return", "nullptr", ";", "Loop", "*", "L", "=", "LI", "->", "getLoopFor", "(", "I", "->", "getParent", "(", ")", ")", ";", "if", "(", "L", "==", "nullptr", ")", "return", "nullptr", ";", "GetElementPtrInst", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "Ptr", ")", ";", "Value", "*", "Offsets", ";", "Value", "*", "BasePtr", "=", "decomposeGEP", "(", "Offsets", ",", "Ty", ",", "GEP", ",", "Builder", ")", ";", "if", "(", "!", "BasePtr", ")", "return", "nullptr", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<STR_LIT>", ")", ";", "DataLayout", "DT", "=", "I", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "int", "TypeScale", "=", "computeScale", "(", "DT", ".", "getTypeSizeInBits", "(", "GEP", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ",", "DT", ".", "getTypeSizeInBits", "(", "GEP", "->", "getType", "(", ")", ")", "/", "cast", "<", "FixedVectorType", ">", "(", "GEP", "->", "getType", "(", ")", ")", "->", "getNumElements", "(", ")", ")", ";"], "ground_truth": ["if", "(", "TypeScale", "==", "-", "<NUM_LIT>", ")", "return", "nullptr", ";"], "File": "MVEGatherScatterLowering10", "Func": "tryCreateIncrementingGatScat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17589, "Length": 222, "Cover_Rate": 0.48577680525164113, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Reg", "==", "<STR_LIT>", "||", "Reg", "==", "<STR_LIT>", "||", "Reg", "==", "<STR_LIT>", "||", "Reg", "==", "<STR_LIT>", "||", "Reg", "==", "<STR_LIT>", "||", "Reg", "==", "<STR_LIT>", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "MicroMipsSizeReduction", "Func": "IsMovepDestinationReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17590, "Length": 32, "Cover_Rate": 0.6037735849056604, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "requiresFrameIndexScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "MipsSERegisterInfo (2)", "Func": "requiresFrameIndexScavenging", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17591, "Length": 13, "Cover_Rate": 0.8125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "print", "(", "raw_ostream", "&", "O", ")", "const", "override", "{", "switch", "(", "Kind", ")", "{", "case", "k_None", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "k_Token", ":", "O", "<<", "<STR_LIT>", "<<", "getToken", "(", ")", "<<", "<STR_LIT>", ";", "break", ";", "case", "k_Register", ":", "O", "<<", "<STR_LIT>", "<<", "getReg", "(", ")", ";", "break", ";", "case", "k_Immediate", ":", "O", "<<", "<STR_LIT>", "<<", "*", "getImm", "(", ")", "<<", "<STR_LIT>", ";"], "ground_truth": ["break", ";"], "File": "MOSAsmParser", "Func": "print", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17592, "Length": 68, "Cover_Rate": 0.918918918918919, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "ref", "=", "operands", "[", "<NUM_LIT>", "]", ";", "rtx", "base", ",", "scratch", ";", "HOST_WIDE_INT", "offset", "=", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "ref", ")", "==", "SUBREG", ")", "{", "offset", "=", "SUBREG_BYTE", "(", "ref", ")", ";", "ref", "=", "SUBREG_REG", "(", "ref", ")", ";", "}", "if", "(", "REG_P", "(", "ref", ")", ")", "{", "if", "(", "reg_equiv_mem", "(", "REGNO", "(", "ref", ")", ")", ")", "{", "ref", "=", "reg_equiv_mem", "(", "REGNO", "(", "ref", ")", ")", ";", "base", "=", "find_replacement", "(", "&", "XEXP", "(", "ref", ",", "<NUM_LIT>", ")", ")", ";", "}", "else", "base", "=", "reg_equiv_address", "(", "REGNO", "(", "ref", ")", ")", ";", "}", "else", "base", "=", "find_replacement", "(", "&", "XEXP", "(", "ref", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "GET_CODE", "(", "base", ")", "==", "MINUS", "||", "(", "GET_CODE", "(", "base", ")", "==", "PLUS", "&&", "!", "CONST_INT_P", "(", "XEXP", "(", "base", ",", "<NUM_LIT>", ")", ")", ")", ")", "{", "rtx", "base_plus", "=", "gen_rtx_REG", "(", "SImode", ",", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", "+", "<NUM_LIT>", ")", ";", "emit_set_insn", "(", "base_plus", ",", "base", ")", ";", "base", "=", "base_plus", ";", "}", "else", "if", "(", "GET_CODE", "(", "base", ")", "==", "PLUS", ")", "{", "HOST_WIDE_INT", "hi", ",", "lo", ";", "offset", "+=", "INTVAL", "(", "XEXP", "(", "base", ",", "<NUM_LIT>", ")", ")", ";", "base", "=", "XEXP", "(", "base", ",", "<NUM_LIT>", ")", ";", "lo", "=", "(", "offset", ">=", "<NUM_LIT>", "?", "(", "offset", "&", "<NUM_LIT>", ")", ":", "-", "(", "(", "-", "offset", ")", "&", "<NUM_LIT>", ")", ")", ";", "if", "(", "lo", "==", "<NUM_LIT>", ")", "lo", "&=", "<NUM_LIT>", ";", "hi", "=", "(", "(", "(", "(", "offset", "-", "lo", ")", "&", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", ")", "^", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", ")", "-", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "hi", "+", "lo", "==", "offset", ")", ";", "if", "(", "hi", "!=", "<NUM_LIT>", ")", "{", "rtx", "base_plus", "=", "gen_rtx_REG", "(", "SImode", ",", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", "+", "<NUM_LIT>", ")", ";"], "ground_truth": ["emit_insn", "(", "gen_addsi3", "(", "base_plus", ",", "base", ",", "GEN_INT", "(", "hi", ")", ")", ")", ";"], "File": "arm4", "Func": "arm_reload_in_hi", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17593, "Length": 321, "Cover_Rate": 0.5933456561922366, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", ";", "for", "(", ";", ";", ")", "{", "if", "(", "any_isa", "<", "MCInst", ">", "(", "*", "Iter", ")", ")", "{", "MCInst", "Inst", "=", "any_cast", "<", "MCInst", "&", ">", "(", "*", "Iter", ")", ";", "StringRef", "LoopLabel", ";", "if", "(", "isLoopMCInst", "(", "Inst", ",", "LoopLabel", ")", ")", "{", "FlushLastFourInstrs", "(", "true", ")", ";", "DoNotCompressNextInst", "=", "true", ";", "LoopLabels", ".", "emplace_back", "(", "std", "::", "move", "(", "LoopLabel", ")", ")", ";", "flushInstUncompressed", "(", "Inst", ",", "Out", ",", "STI", ")", ";", "}", "else", "{", "LastFourInstrs", ".", "buffer", ".", "emplace_back", "(", "std", "::", "move", "(", "Inst", ")", ")", ";", "++", "LastFourInstrs", ".", "instCount", ";", "if", "(", "LastFourInstrs", ".", "instCount", ">", "<NUM_LIT>", ")", "{", "Inst", "=", "PopFirstInst", "(", ")", ";", "if", "(", "!", "DoNotCompressNextInst", "&&", "maybeCompressInstr", "(", "Inst", ",", "false", ")", ")", "flushInstCompressed", "(", "Inst", ",", "Out", ",", "STI", ")", ";", "else", "{", "flushInstUncompressed", "(", "Inst", ",", "Out", ",", "STI", ")", ";", "DoNotCompressNextInst", "=", "false", ";", "}", "}", "}", "}", "else", "{", "MCSymbol", "*", "Label", "=", "any_cast", "<", "MCSymbol", "*", ">", "(", "*", "Iter", ")", ";", "assert", "(", "Label", ")", ";", "if", "(", "Label", "->", "getName", "(", ")", "==", "LoopLabels", ".", "back", "(", ")", ")", "{", "FlushLastFourInstrs", "(", "false", ")", ";", "bool", "IsJmpDest", "=", "isJmpLabel", "(", "Label", ")", ";", "if", "(", "IsJmpDest", ")", "DoNotCompressNextInst", "=", "true", ";", "if", "(", "LoopLabels", ".", "size", "(", ")", "!=", "<NUM_LIT>", "||", "IsJmpDest", ")", "PendingLabels", ".", "push_back", "(", "Label", ")", ";", "else", "--", "Iter", ";", "LoopLabels", ".", "pop_back", "(", ")", ";", "if", "(", "LoopLabels", ".", "empty", "(", ")", ")", "break", ";", "}", "else", "LastFourInstrs", ".", "buffer", ".", "push_back", "(", "Label", ")", ";", "}", "++", "Iter", ";", "}"], "ground_truth": ["}"], "File": "TPCAsmInstCompress", "Func": "flushLoopsInsts", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17594, "Length": 271, "Cover_Rate": 0.4392220421393841, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "PseudoRegs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "ie", "=", "array_lengthof", "(", "PseudoRegs", ")", ";", "i", "!=", "ie", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "PseudoRegs", "[", "i", "]", ";", "Mask", "[", "Reg", "/", "<NUM_LIT>", "]", "&=", "~", "(", "<NUM_LIT>", "<<", "(", "Reg", "%", "<NUM_LIT>", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "PPCRegisterInfo22", "Func": "adjustStackMapLiveOutMask", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17595, "Length": 63, "Cover_Rate": 0.7875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "high", ")", "!=", "HIGH", "||", "GET_CODE", "(", "XEXP", "(", "high", ",", "<NUM_LIT>", ")", ")", "!=", "CONST", ")", "return", "false", ";"], "ground_truth": ["unspec", "=", "XEXP", "(", "XEXP", "(", "high", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";"], "File": "tilepro", "Func": "match_auli_pcrel", "Target": "tilepro", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 17596, "Length": 38, "Cover_Rate": 0.31666666666666665, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "unsigned", "char", ")", "__builtin_ia32_kortestzdi", "(", "__A", ",", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin", "Func": "_kortestz_mask64_u8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17597, "Length": 13, "Cover_Rate": 0.5909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "&", "HRI", "=", "getRegisterInfo", "(", ")", ";", "for", "(", "unsigned", "oper", "=", "<NUM_LIT>", ";", "oper", "<", "MI", "->", "getNumOperands", "(", ")", ";", "++", "oper", ")", "{", "MachineOperand", "MO", "=", "MI", "->", "getOperand", "(", "oper", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isDef", "(", ")", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "HRI", ".", "getMinimalPhysRegClass", "(", "MO", ".", "getReg", "(", ")", ")", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "Pred", ".", "push_back", "(", "MO", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "HexagonInstrInfo56", "Func": "DefinesPredicate", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17598, "Length": 87, "Cover_Rate": 0.7565217391304347, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "isPowerOf2_32", "(", "BitWidth", ")", "&&", "BitWidth", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "DL", ",", "XLenVT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "(", "BitWidth", "/", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ",", "DL", ",", "XLenVT", ")", ")", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "Opc", "=", "IntNo", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "DL", ",", "XLenVT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "Opc", "=", "IntNo", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "DL", ",", "XLenVT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "XLenVT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "XLenVT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "XLenVT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "assert", "(", "Op", ".", "getValueType", "(", ")", "==", "XLenVT", "&&", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerScalarSplat", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getSimpleValueType", "(", ")", ",", "DL", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "{", "SDValue", "Scalar", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Scalar", ".", "getValueType", "(", ")", ".", "bitsLE", "(", "XLenVT", ")", ")", "{", "Scalar", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "XLenVT", ",", "Scalar", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Scalar", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "assert", "(", "Scalar", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";"], "File": "RISCVISelLowering20", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17599, "Length": 445, "Cover_Rate": 0.31785714285714284, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "regno", "=", "FIRST_PSEUDO_REGISTER", "-", "<NUM_LIT>", ";", "regno", ">=", "<NUM_LIT>", ";", "--", "regno", ")", "if", "(", "need_to_save_reg", "(", "regno", ",", "<NUM_LIT>", ")", ")", "reg_save_size", "+=", "<NUM_LIT>", ";"], "ground_truth": ["return", "reg_save_size", ";"], "File": "spu", "Func": "spu_saved_regs_size", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 17600, "Length": 31, "Cover_Rate": 0.6739130434782609, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "Type", "*", ">", "ArgTys", ";"], "ground_truth": ["bool", "IsVarArg", "=", "false", ";"], "File": "BlackfinIntrinsicInfo2", "Func": "getType", "Target": "Blackfin", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17601, "Length": 14, "Cover_Rate": 0.30434782608695654, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initSubtargetFeatures", "(", "CPU", ",", "FS", ")", ";", "return", "*", "this", ";"], "ground_truth": ["}"], "File": "DLXSubtarget", "Func": "initializeSubtargetDependencies", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17602, "Length": 12, "Cover_Rate": 0.48, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "Offen", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "Offen", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "default", ":", "return", "-", "<NUM_LIT>", ";", "}", "}", "if", "(", "IsD16Unpacked", ")", "{", "switch", "(", "NumElts", ")", "{", "case", "<NUM_LIT>", ":", "return", "Offen", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "Offen", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "Offen", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "Offen", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "default", ":", "return", "-", "<NUM_LIT>", ";", "}", "}", "switch", "(", "NumElts", ")", "{", "case", "<NUM_LIT>", ":", "return", "Offen", "?", "<STR_LIT>", ":"], "ground_truth": ["<STR_LIT>", ";"], "File": "AMDGPUInstructionSelector25", "Func": "getBufferStoreFormatOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17603, "Length": 103, "Cover_Rate": 0.36917562724014336, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_cmple_epi8_mask", "(", "__m512i", "__X", ",", "__m512i", "__Y", ")", "{", "return", "(", "__mmask64", ")", "__builtin_ia32_cmpb512_mask", "(", "(", "__v64qi", ")", "__X", ",", "(", "__v64qi", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask64", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin4", "Func": "_mm512_cmple_epi8_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17604, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegInfo", "->", "getNumVirtRegs", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "TargetRegisterInfo", "::", "index2VirtReg", "(", "i", ")", ";", "if", "(", "RegInfo", "->", "getRegClass", "(", "Reg", ")", "==", "&", "<STR_LIT>", ")", "{", "HasVectorVReg", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "HasVectorVReg", ")", "return", ";", "unsigned", "InVRSAVE", "=", "RegInfo", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "unsigned", "UpdatedVRSAVE", "=", "RegInfo", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "TM", ".", "getInstrInfo", "(", ")", ";", "MachineBasicBlock", "&", "EntryBB", "=", "*", "Fn", ".", "begin", "(", ")", ";", "DebugLoc", "dl", ";", "MachineBasicBlock", "::", "iterator", "IP", "=", "EntryBB", ".", "begin", "(", ")", ";"], "ground_truth": ["BuildMI", "(", "EntryBB", ",", "IP", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "InVRSAVE", ")", ";"], "File": "PPCISelDAGToDAG (2)", "Func": "InsertVRSaveCode", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17605, "Length": 138, "Cover_Rate": 0.4233128834355828, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "{", "unsigned", "ConstraintID", "=", "InlineAsm", "::", "getMemoryConstraintID", "(", "MO", ".", "getImm", "(", ")", ")", ";", "switch", "(", "ConstraintID", ")", "{", "case", "InlineAsm", "::", "Constraint_ZC", ":", "{", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", "=", "MO", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "if", "(", "Subtarget", ".", "inMicro<ISA_LIT>Mode", "(", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "Subtarget", ".", "has<ISA_LIT>32r6", "(", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "}"], "ground_truth": ["default", ":"], "File": "MipsSERegisterInfo13", "Func": "getLoadStoreOffsetSizeInBits", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17606, "Length": 83, "Cover_Rate": 0.30514705882352944, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "ds", "[", "i", "]", "=", "*", "d", ";", "ds", "[", "i", "]", ".", "vmode", "=", "V32HImode", ";", "ds", "[", "i", "]", ".", "nelt", "=", "<NUM_LIT>", ";", "ds", "[", "i", "]", ".", "target", "=", "gen_reg_rtx", "(", "V32HImode", ")", ";", "ds", "[", "i", "]", ".", "op0", "=", "gen_lowpart", "(", "V32HImode", ",", "d", "->", "op0", ")", ";", "ds", "[", "i", "]", ".", "op1", "=", "gen_lowpart", "(", "V32HImode", ",", "d", "->", "op1", ")", ";", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelt", ";", "i", "++", ")", "{", "ds", "[", "i", "&", "<NUM_LIT>", "]", ".", "perm", "[", "i", "/", "<NUM_LIT>", "]", "=", "d", "->", "perm", "[", "i", "]", "/", "<NUM_LIT>", ";", "if", "(", "i", "&", "<NUM_LIT>", ")", "{", "rperm", "[", "i", "]", "=", "constm1_rtx", ";", "rperm", "[", "i", "+", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "(", "i", "&", "<NUM_LIT>", ")", "+", "(", "d", "->", "perm", "[", "i", "]", "&", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "rperm", "[", "i", "]", "=", "GEN_INT", "(", "(", "i", "&", "<NUM_LIT>", ")", "+", "(", "d", "->", "perm", "[", "i", "]", "&", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["rperm", "[", "i", "+", "<NUM_LIT>", "]", "=", "constm1_rtx", ";"], "File": "i3864", "Func": "expand_vec_perm_vpermi2_vpshub2", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17607, "Length": 200, "Cover_Rate": 0.43383947939262474, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "NVOpcode", "=", "<STR_LIT>", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "NVOpcode", ">=", "<NUM_LIT>", ")", "return", "NVOpcode", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "HexagonInstrInfo41", "Func": "GetDotNewOp", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17608, "Length": 40, "Cover_Rate": 0.46511627906976744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "LHS", ".", "getValueType", "(", ")", ".", "isInteger", "(", ")", ")", "{", "SDValue", "A64cc", ";", "SDValue", "CmpOp", "=", "getSelectableIntSetCC", "(", "LHS", ",", "RHS", ",", "CC", ",", "A64cc", ",", "DAG", ",", "dl", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "CmpOp", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "VT", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "VT", ")", ",", "A64cc", ")", ";", "}", "<STR_LIT>", "CondCode", ",", "Alternative", "=", "<STR_LIT>", ";", "CondCode", "=", "FPCCToA64CC", "(", "CC", ",", "Alternative", ")", ";", "SDValue", "A64cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "<STR_LIT>", ")", ";", "SDValue", "CmpOp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ",", "RHS", ",", "DAG", ".", "getCondCode", "(", "CC", ")", ")", ";", "SDValue", "A64SELECT_CC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "CmpOp", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "VT", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "VT", ")", ",", "A64cc", ")", ";", "if", "(", "Alternative", "!=", "<STR_LIT>", ")", "{", "A64cc", "=", "DAG", ".", "getConstant", "(", "Alternative", ",", "<STR_LIT>", ")", ";", "A64SELECT_CC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "CmpOp", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "VT", ")", ",", "A64SELECT_CC", ",", "A64cc", ")", ";", "}", "return", "A64SELECT_CC", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering172", "Func": "LowerSETCC", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17609, "Length": 209, "Cover_Rate": 0.5757575757575758, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>Disassembler", "(", ")", "{", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>Disassembler", ")", ";", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "getThe<ISA_LIT>elTarget", "(", ")", ",", "create<ISA_LIT>elDisassembler", ")", ";", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "getThe<ISA_LIT>64Target", "(", ")", ",", "create<ISA_LIT>Disassembler", ")", ";", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "getThe<ISA_LIT>64elTarget", "(", ")", ",", "create<ISA_LIT>elDisassembler", ")", ";"], "ground_truth": ["}"], "File": "MipsDisassembler12", "Func": "LLVMInitializeMipsDisassembler", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17610, "Length": 50, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Triple", "&", "TheTriple", "=", "STI", ".", "getTargetTriple", "(", ")", ";", "if", "(", "TheTriple", ".", "isOSBinFormatMachO", "(", ")", ")", "{", "return", "new", "Darwin<ISA_LIT>AsmBackend", "(", "T", ",", "TheTriple", ",", "MRI", ")", ";", "}", "if", "(", "TheTriple", ".", "isOSBinFormatCOFF", "(", ")", ")", "return", "new", "COFF<ISA_LIT>AsmBackend", "(", "T", ",", "TheTriple", ")", ";"], "ground_truth": ["assert", "(", "TheTriple", ".", "isOSBinFormatELF", "(", ")", "&&", "<STR_LIT>", ")", ";"], "File": "AArch64AsmBackend (2)1", "Func": "createAArch64leAsmBackend", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17611, "Length": 60, "Cover_Rate": 0.44776119402985076, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Subtarget", ".", "hasAnyFMA", "(", ")", ")", "return", "false", ";", "VT", "=", "VT", ".", "getScalarType", "(", ")", ";", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";"], "ground_truth": ["default", ":"], "File": "X86ISelLowering (2)7", "Func": "isFMAFasterThanFMulAndFAdd", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17612, "Length": 54, "Cover_Rate": 0.72, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "create<ISA_LIT>PulpHWLoopsPass", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "RISCVTargetMachine39", "Func": "addPreEmitPass2", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17613, "Length": 21, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "COffsetVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", "->", "getSExtValue", "(", ")", ";", "if", "(", "(", "IsSigned", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "COffsetVal", ")", ")", "||", "(", "!", "IsSigned", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "COffsetVal", ")", ")", ")", "{", "Addr", "=", "N0", ";", "OffsetVal", "=", "COffsetVal", ";", "}", "}", "VAddr", "=", "Addr", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "OffsetVal", ",", "SDLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "SLC", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "SDLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectFlatOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17614, "Length": 91, "Cover_Rate": 0.5759493670886076, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isShiftedUInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "Value", ")", ")", "Result", "=", "DAG", ".", "getTargetConstant", "(", "Value", ",", "dl", ",", "TCVT", ")", ";", "break", ";", "case", "'L'", ":", "if", "(", "isShiftedInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "Value", ")", ")", "Result", "=", "DAG", ".", "getTargetConstant", "(", "Value", ",", "dl", ",", "TCVT", ")", ";", "break", ";", "case", "'K'", ":", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Value", ")", ")", "Result", "=", "DAG", ".", "getTargetConstant", "(", "Value", ",", "dl", ",", "TCVT", ")", ";", "break", ";", "case", "'M'", ":", "if", "(", "Value", ">", "<NUM_LIT>", ")", "Result", "=", "DAG", ".", "getTargetConstant", "(", "Value", ",", "dl", ",", "TCVT", ")", ";", "break", ";", "case", "'N'", ":", "if", "(", "Value", ">", "<NUM_LIT>", "&&", "isPowerOf2_64", "(", "Value", ")", ")", "Result", "=", "DAG", ".", "getTargetConstant", "(", "Value", ",", "dl", ",", "TCVT", ")", ";", "break", ";", "case", "'O'", ":", "if", "(", "Value", "==", "<NUM_LIT>", ")", "Result", "=", "DAG", ".", "getTargetConstant", "(", "Value", ",", "dl", ",", "TCVT", ")", ";", "break", ";", "case", "'P'", ":", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "-", "Value", ")", ")", "Result", "=", "DAG", ".", "getTargetConstant", "(", "Value", ",", "dl", ",", "TCVT", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "PPCISelLowering (2)2", "Func": "LowerAsmOperandForConstraint", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17615, "Length": 192, "Cover_Rate": 0.48120300751879697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "V", "=", "V1", ";", "unsigned", "Opcode", ";", "int", "ShiftAmt", "=", "matchVectorShuffleAsShift", "(", "ShiftVT", ",", "Opcode", ",", "VT", ".", "getScalarSizeInBits", "(", ")", ",", "Mask", ",", "<NUM_LIT>", ",", "Zeroable", ",", "Subtarget", ")", ";", "if", "(", "ShiftAmt", "<", "<NUM_LIT>", ")", "{", "ShiftAmt", "=", "matchVectorShuffleAsShift", "(", "ShiftVT", ",", "Opcode", ",", "VT", ".", "getScalarSizeInBits", "(", ")", ",", "Mask", ",", "Size", ",", "Zeroable", ",", "Subtarget", ")", ";", "V", "=", "V2", ";"], "ground_truth": ["}"], "File": "X86ISelLowering115", "Func": "lowerVectorShuffleAsShift", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17616, "Length": 67, "Cover_Rate": 0.3175355450236967, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "loongarch_emit_move", "(", "dest", ",", "loongarch_legitimize_tls_address", "(", "src", ")", ")", ";", "return", ";", "}", "split_const", "(", "src", ",", "&", "base", ",", "&", "offset", ")", ";", "if", "(", "offset", "!=", "const0_rtx", "&&", "(", "targetm", ".", "cannot_force_const_mem", "(", "mode", ",", "src", ")", "||", "(", "can_create_pseudo_p", "(", ")", ")", ")", ")", "{", "base", "=", "loongarch_force_temporary", "(", "dest", ",", "base", ")", ";", "loongarch_emit_move", "(", "dest", ",", "loongarch_add_offset", "(", "NULL", ",", "base", ",", "INTVAL", "(", "offset", ")", ")", ")", ";"], "ground_truth": ["return", ";"], "File": "loongarch1", "Func": "loongarch_legitimize_const_move", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17617, "Length": 76, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "R600ExpandSpecialInstrsPass", "(", "TargetMachine", "&", "tm", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "TII", "(", "nullptr", ")", "{"], "ground_truth": ["}"], "File": "R600ExpandSpecialInstrs", "Func": "R600ExpandSpecialInstrsPass", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17618, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "br_code", "=", "<STR_LIT>", ";", "cmp_code", "=", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "br_code", "=", "<STR_LIT>", ";", "cmp_code", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "br_code", "=", "<STR_LIT>", ";", "cmp_code", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "br_code", "=", "<STR_LIT>", ";", "cmp_code", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "br_code", "=", "<STR_LIT>", ";", "cmp_code", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "br_code", "=", "<STR_LIT>", ";", "cmp_code", "=", "<STR_LIT>", ";", "break", ";", "}"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "cmp_code", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ",", "RHS", ")", ";"], "File": "KudeyarISelLowering", "Func": "EmitCMP", "Target": "Kudeyar", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17619, "Length": 93, "Cover_Rate": 0.3381818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ExtractVT", "!=", "<STR_LIT>", "&&", "ExtractVT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "<STR_LIT>", "BinOp", ";", "SDValue", "Src", "=", "DAG", ".", "matchBinOpReduction", "(", "Extract", ",", "BinOp", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ")", ";", "if", "(", "!", "Src", ")", "return", "SDValue", "(", ")", ";", "EVT", "SrcVT", "=", "Src", ".", "getValueType", "(", ")", ";", "EVT", "SrcSVT", "=", "SrcVT", ".", "getScalarType", "(", ")", ";", "if", "(", "SrcSVT", "!=", "ExtractVT", "||", "(", "SrcVT", ".", "getSizeInBits", "(", ")", "%", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "Extract", ")", ";", "SDValue", "MinPos", "=", "Src", ";", "while", "(", "SrcVT", ".", "getSizeInBits", "(", ")", ">", "<NUM_LIT>", ")", "{", "unsigned", "NumElts", "=", "SrcVT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "NumSubElts", "=", "NumElts", "/", "<NUM_LIT>", ";", "SrcVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "SrcSVT", ",", "NumSubElts", ")", ";", "unsigned", "SubSizeInBits", "=", "SrcVT", ".", "getSizeInBits", "(", ")", ";", "SDValue", "Lo", "=", "extractSubVector", "(", "MinPos", ",", "<NUM_LIT>", ",", "DAG", ",", "DL", ",", "SubSizeInBits", ")", ";", "SDValue", "Hi", "=", "extractSubVector", "(", "MinPos", ",", "NumSubElts", ",", "DAG", ",", "DL", ",", "SubSizeInBits", ")", ";", "MinPos", "=", "DAG", ".", "getNode", "(", "BinOp", ",", "DL", ",", "SrcVT", ",", "Lo", ",", "Hi", ")", ";", "}", "assert", "(", "(", "(", "SrcVT", "==", "<STR_LIT>", "&&", "ExtractVT", "==", "<STR_LIT>", ")", "||", "(", "SrcVT", "==", "<STR_LIT>", "&&", "ExtractVT", "==", "<STR_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "Mask", ";", "unsigned", "MaskEltsBits", "=", "ExtractVT", ".", "getSizeInBits", "(", ")", ";", "if", "(", "BinOp", "==", "<STR_LIT>", ")", "Mask", "=", "DAG", ".", "getConstant", "(", "APInt", "::", "getSignedMaxValue", "(", "MaskEltsBits", ")", ",", "DL", ",", "SrcVT", ")", ";", "else", "if", "(", "BinOp", "==", "<STR_LIT>", ")", "Mask", "=", "DAG", ".", "getConstant", "(", "APInt", "::", "getSignedMinValue", "(", "MaskEltsBits", ")", ",", "DL", ",", "SrcVT", ")", ";", "else", "if", "(", "BinOp", "==", "<STR_LIT>", ")", "Mask", "=", "DAG", ".", "getConstant", "(", "APInt", "::", "getAllOnesValue", "(", "MaskEltsBits", ")", ",", "DL", ",", "SrcVT", ")", ";", "if", "(", "Mask", ")", "MinPos", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "SrcVT", ",", "Mask", ",", "MinPos", ")", ";", "if", "(", "ExtractVT", "==", "<STR_LIT>", ")", "{", "SDValue", "Upper", "=", "DAG", ".", "getVectorShuffle", "(", "SrcVT", ",", "DL", ",", "MinPos", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "MinPos", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "SrcVT", ",", "MinPos", ",", "Upper", ")", ";", "}", "MinPos", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "MinPos", ")", ";", "MinPos", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "MinPos", ")", ";", "MinPos", "=", "DAG", ".", "getBitcast", "(", "SrcVT", ",", "MinPos", ")", ";", "if", "(", "Mask", ")", "MinPos", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "SrcVT", ",", "Mask", ",", "MinPos", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ExtractVT", ",", "MinPos", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";"], "File": "X86ISelLowering (2)8", "Func": "combineHorizontalMinMaxResult", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17620, "Length": 505, "Cover_Rate": 0.8501683501683501, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ST", "->", "hasNEON", "(", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "}", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AArch64TargetTransformInfo13", "Func": "getRegisterBitWidth", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17621, "Length": 19, "Cover_Rate": 0.59375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "m1", "==", "CCZmode", "&&", "(", "m2", "==", "CCGCmode", "||", "m2", "==", "CCGOCmode", "||", "m2", "==", "CCNOmode", ")", ")", "return", "m2", ";", "else", "if", "(", "m2", "==", "CCZmode", "&&", "(", "m1", "==", "CCGCmode", "||", "m1", "==", "CCGOCmode", "||", "m1", "==", "CCNOmode", ")", ")", "return", "m1", ";", "switch", "(", "m1", ")", "{", "default", ":", "gcc_unreachable", "(", ")", ";", "case", "E_CCmode", ":", "case", "E_CCGCmode", ":", "case", "E_CCGOCmode", ":", "case", "E_CCNOmode", ":", "case", "E_CCAmode", ":", "case", "E_CCCmode", ":", "case", "E_CCOmode", ":"], "ground_truth": ["case", "E_CCPmode", ":"], "File": "i386", "Func": "ix86_cc_modes_compatible", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17622, "Length": 82, "Cover_Rate": 0.35807860262008734, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ValueVec", "RemoveInstrs", ";", "auto", "GetRootValue", "=", "[", "&", "]", "(", "Value", "*", "V", ")", "->", "Value", "*", "{", "while", "(", "isa", "<", "CastInst", ">", "(", "V", ")", ")", "{", "RemoveInstrs", ".", "push_back", "(", "V", ")", ";", "V", "=", "cast", "<", "User", ">", "(", "V", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "return", "V", ";", "}", ";", "Value", "*", "Dst", "=", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "Src", "=", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "Size", "=", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["Dst", "=", "GetRootValue", "(", "Dst", ")", ";"], "File": "JVMCompositeHandler", "Func": "replaceMemoryIntrinsics", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17623, "Length": 97, "Cover_Rate": 0.377431906614786, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "sparc_function_value_1", "(", "valtype", ",", "TYPE_MODE", "(", "valtype", ")", ",", "outgoing", ")", ";"], "ground_truth": ["}"], "File": "sparc", "Func": "sparc_function_value", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17624, "Length": 14, "Cover_Rate": 0.4827586206896552, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "LookupPresent", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "*", "MF", ")", "{", "for", "(", "MachineBasicBlock", "::", "iterator", "mi", "=", "MBB", ".", "begin", "(", ")", ",", "me", "=", "MBB", ".", "end", "(", ")", ";", "mi", "!=", "me", ";", "mi", "++", ")", "{", "LookupPresent", "|=", "(", "<ISA_LIT>II", "::", "isLookup", "(", "(", "*", "mi", ")", ".", "getDesc", "(", ")", ")", "||", "<ISA_LIT>II", "::", "isLookupC", "(", "(", "*", "mi", ")", ".", "getDesc", "(", ")", ")", ")", ";", "}", "}", "if", "(", "!", "LookupPresent", ")", "{", "auto", "firstInst", "=", "MF", "->", "getBlockNumbered", "(", "<NUM_LIT>", ")", "->", "instr_begin", "(", ")", ";", "MachineInstr", "*", "cacheIns", "=", "MF", "->", "CreateMachineInstr", "(", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "firstInst", "->", "getDebugLoc", "(", ")", ",", "true", ")", ";"], "ground_truth": ["cacheIns", "->", "addOperand", "(", "*", "MF", ",", "MachineOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";"], "File": "TPCHwWaGeneral", "Func": "lookupWorkAround", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17625, "Length": 137, "Cover_Rate": 0.5905172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "!", "MO", ".", "isJTI", "(", ")", "&&", "MO", ".", "getOffset", "(", ")", ")", "Expr", "=", "MCBinaryExpr", "::", "createAdd", "(", "Expr", ",", "MCConstantExpr", "::", "create", "(", "MO", ".", "getOffset", "(", ")", ",", "Ctx", ")", ",", "Ctx", ")", ";", "return", "MCOperand", "::", "createExpr", "(", "Expr", ")", ";"], "ground_truth": ["}"], "File": "CJGMCInstLower", "Func": "LowerSymbolOperand", "Target": "CJG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17626, "Length": 49, "Cover_Rate": 0.49, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "TargetMask", "=", "LKZ", ".", "getZExtValue", "(", ")", ";", "unsigned", "InsertMask", "=", "RKZ", ".", "getZExtValue", "(", ")", ";", "if", "(", "(", "TargetMask", "|", "InsertMask", ")", "==", "<NUM_LIT>", ")", "{", "unsigned", "Op0Opc", "=", "Op0", ".", "getOpcode", "(", ")", ";", "unsigned", "Op1Opc", "=", "Op1", ".", "getOpcode", "(", ")", ";", "unsigned", "Value", ",", "SH", "=", "<NUM_LIT>", ";", "TargetMask", "=", "~", "TargetMask", ";", "InsertMask", "=", "~", "InsertMask", ";", "if", "(", "Op0Opc", "==", "<STR_LIT>", "&&", "Op1Opc", "==", "<STR_LIT>", ")", "{", "if", "(", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "{", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "std", "::", "swap", "(", "Op0Opc", ",", "Op1Opc", ")", ";", "std", "::", "swap", "(", "TargetMask", ",", "InsertMask", ")", ";", "}", "}", "}", "else", "if", "(", "Op0Opc", "==", "<STR_LIT>", "||", "Op0Opc", "==", "<STR_LIT>", ")", "{", "if", "(", "Op1Opc", "==", "<STR_LIT>", "&&", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "{"], "ground_truth": ["std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";"], "File": "PPCISelDAGToDAG101", "Func": "tryBitfieldInsert", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17627, "Length": 217, "Cover_Rate": 0.36593591905564926, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasInvariantFunctionDescriptors", ";"], "ground_truth": ["}"], "File": "PPCSubtarget (2)1", "Func": "hasInvariantFunctionDescriptors", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17628, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_i64gather_epi32", "(", "__m128i", "src", ",", "int", "const", "*", "base", ",", "__m256i", "index", ",", "__m128i", "mask", ",", "const", "int", "scale", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_gatherdiv4si256", "(", "(", "__v4si", ")", "src", ",", "base", ",", "(", "__v4di", ")", "index", ",", "(", "__v4si", ")", "mask", ",", "scale", ")", ";"], "ground_truth": ["}"], "File": "avx2intrin4", "Func": "_mm256_mask_i64gather_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17629, "Length": 61, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "Imm", ".", "Val", "=", "Val", ";", "Op", "->", "Imm", ".", "IsFPImm", "=", "IsFPImm", ";", "Op", "->", "Imm", ".", "Type", "=", "Type", ";"], "ground_truth": ["Op", "->", "StartLoc", "=", "Loc", ";"], "File": "AMDGPUAsmParser (2)", "Func": "CreateImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17630, "Length": 30, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addExpr", "(", "TargetExpr", ")", ")", ";", "for", "(", "int8_t", "I", "=", "<NUM_LIT>", ";", "I", "<", "NoopsInSledCount", ";", "I", "++", ")", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "OutStreamer", "->", "EmitLabel", "(", "Target", ")", ";", "if", "(", "!", "Subtarget", "->", "isGP64bit", "(", ")", ")", "{", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "}", "recordSled", "(", "CurSled", ",", "MI", ",", "Kind", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmPrinter (2)1", "Func": "EmitSled", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17631, "Length": 120, "Cover_Rate": 0.5429864253393665, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getSimpleVT", "(", ")", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "assert", "(", "(", "VT", ".", "is256BitVector", "(", ")", "&&", "NumElts", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "Mask", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "{", "int", "Elt", "=", "N", "->", "getMaskElt", "(", "i", ")", ";"], "ground_truth": ["if", "(", "Elt", "<", "<NUM_LIT>", ")", "continue", ";"], "File": "X86ISelLowering (2)2", "Func": "getShuffleCLImmediate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17632, "Length": 78, "Cover_Rate": 0.7647058823529411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "E_V8HImode", ":", "case", "E_V4SFmode", ":", "case", "E_V4SImode", ":", "case", "E_V2DFmode", ":", "case", "E_V2DImode", ":", "case", "E_V1TImode", ":", "case", "E_TImode", ":", "case", "E_TFmode", ":", "case", "E_KFmode", ":"], "ground_truth": ["if", "(", "VECTOR_MEM_ALTIVEC_OR_VSX_P", "(", "mode", ")", ")", "return", "mode_supports_dq_form", "(", "mode", ")", ";"], "File": "rs6000", "Func": "reg_offset_addressing_ok_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17633, "Length": 40, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint8x16_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vreinterpretq_u8_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17634, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Amount", "==", "<NUM_LIT>", ")", "return", ";", "unsigned", "StackAlign", "=", "getStackAlignment", "(", ")", ";", "Amount", "=", "RoundUpToAlignment", "(", "Amount", ",", "StackAlign", ")", ";", "MachineInstr", "*", "New", "=", "nullptr", ";", "Amount", "-=", "InternalAmt", ";", "if", "(", "Amount", ")", "{", "if", "(", "Opcode", "==", "TII", ".", "getCallFrameSetupOpcode", "(", ")", ")", "{", "New", "=", "BuildMI", "(", "MF", ",", "DL", ",", "TII", ".", "get", "(", "getSUBriOpcode", "(", "IsLP64", ",", "Amount", ")", ")", ",", "StackPtr", ")", ".", "addReg", "(", "StackPtr", ")", ".", "addImm", "(", "Amount", ")", ";", "}", "else", "{", "assert", "(", "Opcode", "==", "TII", ".", "getCallFrameDestroyOpcode", "(", ")", ")", ";", "unsigned", "Opc", "=", "getADDriOpcode", "(", "IsLP64", ",", "Amount", ")", ";", "New", "=", "BuildMI", "(", "MF", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "StackPtr", ")", ".", "addReg", "(", "StackPtr", ")", ".", "addImm", "(", "Amount", ")", ";", "}", "}", "if", "(", "New", ")", "{", "New", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "MBB", ".", "insert", "(", "I", ",", "New", ")", ";"], "ground_truth": ["}"], "File": "X86FrameLowering48", "Func": "eliminateCallFramePseudoInstr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17635, "Length": 163, "Cover_Rate": 0.36877828054298645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TargetTriple", ".", "isOSFuchsia", "(", ")", ";"], "ground_truth": ["}"], "File": "X86Subtarget (2)2", "Func": "isTargetFuchsia", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17636, "Length": 8, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>SelectionDAGInfo", "::", "~", "<ISA_LIT>SelectionDAGInfo", "(", ")", "{"], "ground_truth": ["}"], "File": "HexagonSelectionDAGInfo", "Func": "~HexagonSelectionDAGInfo", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17637, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "}", "assemble_name", "(", "file", ",", "label", ")", ";", "fputc", "(", "'\\n'", ",", "file", ")", ";", "if", "(", "flag_pic", ")", "{", "ASM_GENERATE_INTERNAL_LABEL", "(", "labelpc", ",", "<STR_LIT>", ",", "labelno", ")", ";", "assemble_name", "(", "file", ",", "labelpc", ")", ";", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "if", "(", "TARGET_THUMB1_ONLY", ")", "{", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "}", "else", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "}", "else", "if", "(", "TARGET_THUMB1_ONLY", ")", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "}", "if", "(", "TARGET_THUMB1_ONLY", ")", "{", "if", "(", "mi_delta", ">", "<NUM_LIT>", ")", "{", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "assemble_name", "(", "file", ",", "label", ")", ";", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "asm_fprintf", "(", "file", ",", "<STR_LIT>", ",", "mi_op", ",", "this_regno", ",", "this_regno", ")", ";", "}", "else", "if", "(", "mi_delta", "!=", "<NUM_LIT>", ")", "{", "asm_fprintf", "(", "file", ",", "<STR_LIT>", ",", "mi_op", ",", "this_regno", ",", "this_regno", ",", "mi_delta", ")", ";", "}", "}", "else", "{", "while", "(", "mi_delta", "!=", "<NUM_LIT>", ")", "{", "if", "(", "(", "mi_delta", "&", "(", "<NUM_LIT>", "<<", "shift", ")", ")", "==", "<NUM_LIT>", ")", "shift", "+=", "<NUM_LIT>", ";", "else", "{"], "ground_truth": ["asm_fprintf", "(", "file", ",", "<STR_LIT>", ",", "mi_op", ",", "this_regno", ",", "this_regno", ",", "mi_delta", "&", "(", "<NUM_LIT>", "<<", "shift", ")", ")", ";"], "File": "arm4", "Func": "arm_output_mi_thunk", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17638, "Length": 214, "Cover_Rate": 0.3608768971332209, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FastISel", "::", "isTypeSupported", "(", "Type", "*", "Ty", ",", "MVT", "&", "VT", ",", "bool", "IsVectorAllowed", ")", "{", "if", "(", "Ty", "->", "isVectorTy", "(", ")", "&&", "!", "IsVectorAllowed", ")", "return", "false", ";", "if", "(", "isTypeLegal", "(", "Ty", ",", "VT", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "return", "true", ";"], "File": "AArch64FastISel (2)", "Func": "isTypeSupported", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17639, "Length": 60, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCObjectWriter", "*", "llvm", "::", "create<ISA_LIT>ELFObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ",", "uint8_t", "OSABI", ")", "{", "MCELFObjectTargetWriter", "*", "MOTW", "=", "new", "<ISA_LIT>ELFObjectWriter", "(", "OSABI", ")", ";", "return", "createELFObjectWriter", "(", "MOTW", ",", "OS", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "OR1KELFObjectWriter1", "Func": "createOR1KELFObjectWriter", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17640, "Length": 35, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Parser", ".", "Lex", "(", ")", ";", "const", "AsmToken", "&", "NextTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "NextTok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "true", ";", "Str", "+=", "<STR_LIT>", ";", "Str", "+=", "NextTok", ".", "getIdentifier", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", "!=", "AsmToken", "::", "LParen", ")", "return", "true", ";", "}", "else", "break", ";", "}", "if", "(", "getParser", "(", ")", ".", "parseParenExpression", "(", "IdVal", ",", "EndLoc", ")", ")", "return", "true", ";", "while", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", "==", "AsmToken", "::", "RParen", ")", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "return", "true", ";", "Res", "=", "evaluateRelocExpr", "(", "IdVal", ",", "Str", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "Cpu0AsmParser", "Func": "parseRelocOperand", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17641, "Length": 125, "Cover_Rate": 0.5252100840336135, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DuplicateInstruction", ".", "push_back", "(", "after", ")", ";", "for", "(", "unsigned", "op", "=", "<NUM_LIT>", ";", "op", "<", "after", "->", "getNumOperands", "(", ")", ";", "op", "++", ")", "{"], "ground_truth": ["if", "(", "auto", "*", "a", "=", "dyn_cast", "<", "Instruction", ">", "(", "after", "->", "getOperand", "(", "op", ")", ")", ")", "{"], "File": "TPCoptimization", "Func": "creatCloneIntrinsics", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17642, "Length": 46, "Cover_Rate": 0.3006535947712418, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_cvtusepi64_epi8", "(", "__mmask8", "__M", ",", "__m512i", "__A", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_pmovusqb512_mask", "(", "(", "__v8di", ")", "__A", ",", "(", "__v16qi", ")", "_mm_setzero_si128", "(", ")", ",", "__M", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_maskz_cvtusepi64_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17643, "Length": 43, "Cover_Rate": 0.9772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrev64_u16", "(", "uint16x4_t", "a", ")", "{"], "ground_truth": ["return", "__builtin_shuffle", "(", "a", ",", "(", "uint16x4_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "File": "arm", "Func": "neon2_vrev64_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17644, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "arm_memory_load_p", "(", "rtx", "insn", ")", "{", "rtx", "body", ",", "lhs", ",", "rhs", ";", ";", "if", "(", "insn", "==", "NULL_RTX", "||", "GET_CODE", "(", "insn", ")", "!=", "INSN", ")", "return", "false", ";"], "ground_truth": ["body", "=", "PATTERN", "(", "insn", ")", ";"], "File": "arm3", "Func": "arm_memory_load_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17645, "Length": 39, "Cover_Rate": 0.30952380952380953, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setKind", "(", "BaseKind", "K", ")", "{"], "ground_truth": ["assert", "(", "!", "isSet", "(", ")", "&&", "<STR_LIT>", ")", ";"], "File": "WebAssemblyFastISel (2)2", "Func": "setKind", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17646, "Length": 17, "Cover_Rate": 0.7727272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MemoryLocation", "::", "getOrNone", "(", "&", "I", ")", ";", "}", ";", "const", "BasicBlock", "&", "Block", "=", "*", "In", ".", "getParent", "(", ")", ";", "assert", "(", "Block", ".", "begin", "(", ")", "==", "To", "||", "Block", ".", "end", "(", ")", "==", "To", "||", "To", "->", "getParent", "(", ")", "==", "&", "Block", ")", ";", "if", "(", "isa", "<", "PHINode", ">", "(", "In", ")", "||", "(", "To", "!=", "Block", ".", "end", "(", ")", "&&", "isa", "<", "PHINode", ">", "(", "*", "To", ")", ")", ")", "return", "false", ";", "if", "(", "!", "mayBeMemoryDependent", "(", "In", ")", ")", "return", "true", ";", "bool", "MayWrite", "=", "In", ".", "mayWriteToMemory", "(", ")", ";", "auto", "MaybeLoc", "=", "getLocOrNone", "(", "In", ")", ";", "auto", "From", "=", "In", ".", "getIterator", "(", ")", ";", "if", "(", "From", "==", "To", ")", "return", "true", ";", "bool", "MoveUp", "=", "(", "To", "!=", "Block", ".", "end", "(", ")", "&&", "To", "->", "comesBefore", "(", "&", "In", ")", ")", ";", "auto", "Range", "=", "MoveUp", "?", "std", "::", "make_pair", "(", "To", ",", "From", ")", ":", "std", "::", "make_pair", "(", "std", "::", "next", "(", "From", ")", ",", "To", ")", ";", "for", "(", "auto", "It", "=", "Range", ".", "first", ";", "It", "!=", "Range", ".", "second", ";", "++", "It", ")", "{", "const", "Instruction", "&", "I", "=", "*", "It", ";", "if", "(", "llvm", "::", "is_contained", "(", "Ignore", ",", "&", "I", ")", ")", "continue", ";", "if", "(", "auto", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ")", "{", "if", "(", "II", "->", "getIntrinsicID", "(", ")", "==", "<STR_LIT>", ")", "continue", ";", "}", "if", "(", "I", ".", "mayThrow", "(", ")", ")", "return", "false", ";", "if", "(", "auto", "*", "CB", "=", "dyn_cast", "<", "CallBase", ">", "(", "&", "I", ")", ")", "{", "if", "(", "!", "CB", "->", "hasFnAttr", "(", "Attribute", "::", "WillReturn", ")", ")", "return", "false", ";", "if", "(", "!", "CB", "->", "hasFnAttr", "(", "Attribute", "::", "NoSync", ")", ")", "return", "false", ";", "}", "if", "(", "I", ".", "mayReadOrWriteMemory", "(", ")", ")", "{", "auto", "MaybeLocI", "=", "getLocOrNone", "(", "I", ")", ";", "if", "(", "MayWrite", "||", "I", ".", "mayWriteToMemory", "(", ")", ")", "{", "if", "(", "!", "MaybeLoc", "||", "!", "MaybeLocI", ")", "return", "false", ";", "if", "(", "!", "AA", ".", "isNoAlias", "(", "*", "MaybeLoc", ",", "*", "MaybeLocI", ")", ")", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "HexagonVectorCombine", "Func": "isSafeToMoveBeforeInBB", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17647, "Length": 364, "Cover_Rate": 0.7663157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "create<ISA_LIT>WinCOFFStreamer", "(", "Ctx", ",", "std", "::", "move", "(", "TAB", ")", ",", "std", "::", "move", "(", "OW", ")", ",", "std", "::", "move", "(", "Emitter", ")", ",", "RelaxAll", ",", "IncrementalLinkerCompatible", ")", ";"], "ground_truth": ["}"], "File": "AArch64MCTargetDesc (2)1", "Func": "createWinCOFFStreamer", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17648, "Length": 32, "Cover_Rate": 0.4266666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "func_fma_steering", "*", "fma_forest", "::", "get_globals", "(", ")", "{"], "ground_truth": ["return", "this", "->", "m_globals", ";"], "File": "cortex-a57-fma-steering", "Func": "get_globals", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17649, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx_insn", "*", "frame_move_insn", "(", "rtx", "to", ",", "rtx", "from", ")", "{", "return", "frame_insn", "(", "gen_rtx_SET", "(", "to", ",", "from", ")", ")", ";"], "ground_truth": ["}"], "File": "epiphany", "Func": "frame_move_insn", "Target": "epiphany", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 17650, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "i", "!=", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", ";", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "isReg", "(", ")", ")", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ")", ";", "else", "printUImm", "<", "<NUM_LIT>", ">", "(", "MI", ",", "i", ",", "O", ")", ";", "}"], "ground_truth": ["}"], "File": "MipsInstPrinter12", "Func": "printSaveRestore", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17651, "Length": 54, "Cover_Rate": 0.5869565217391305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "ByteOffset", "=", "C", "->", "getSExtValue", "(", ")", ";", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "ByteOffset", ")", ")", "{", "SDValue", "Zero", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "Sub", "=", "CurDAG", "->", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Zero", ",", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "isDSOffsetLegal", "(", "Sub", ",", "ByteOffset", ",", "<NUM_LIT>", ")", ")", "{", "unsigned", "SubOp", "=", "Subtarget", "->", "hasAddNoCarry", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MachineSDNode", "*", "MachineSub", "=", "CurDAG", "->", "getMachineNode", "(", "SubOp", ",", "DL", ",", "<STR_LIT>", ",", "Zero", ",", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Base", "=", "SDValue", "(", "MachineSub", ",", "<NUM_LIT>", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "ByteOffset", ",", "DL", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "}", "}", "}", "else", "if", "(", "const", "ConstantSDNode", "*", "CAddr", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ")", ")", "{", "SDLoc", "DL", "(", "Addr", ")", ";", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "CAddr", "->", "getZExtValue", "(", ")", ")", ")", "{", "SDValue", "Zero", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "MachineSDNode", "*", "MovZero", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Zero", ")", ";", "Base", "=", "SDValue", "(", "MovZero", ",", "<NUM_LIT>", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "CAddr", "->", "getZExtValue", "(", ")", ",", "DL", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectDS1Addr1Offset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17652, "Length": 235, "Cover_Rate": 0.5490654205607477, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "-", "<NUM_LIT>", ":", "if", "(", "TARGET_H8300H", "||", "TARGET_H8300S", ")", "*", "total", "=", "<NUM_LIT>", "+", "(", "outer_code", "==", "SET", ")", ";", "else", "*", "total", "=", "<NUM_LIT>", ";", "return", "true", ";", "}", "}", "*", "total", "=", "<NUM_LIT>", ";", "return", "true", ";", "}", "case", "CONST", ":", "case", "LABEL_REF", ":", "case", "SYMBOL_REF", ":", "if", "(", "TARGET_H8300SX", ")", "{", "*", "total", "=", "<NUM_LIT>", ";", "return", "true", ";", "}", "*", "total", "=", "<NUM_LIT>", ";", "return", "true", ";", "case", "CONST_DOUBLE", ":", "*", "total", "=", "<NUM_LIT>", ";", "return", "true", ";", "case", "AND", ":", "if", "(", "!", "h8300_dst_operand", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "VOIDmode", ")", "||", "!", "h8300_src_operand", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "VOIDmode", ")", ")", "return", "false", ";", "*", "total", "=", "COSTS_N_INSNS", "(", "h8300_and_costs", "(", "x", ")", ")", ";", "return", "true", ";", "case", "MOD", ":", "case", "DIV", ":", "case", "UMOD", ":", "case", "UDIV", ":", "if", "(", "TARGET_H8300SX", ")", "switch", "(", "GET_MODE", "(", "x", ")", ")", "{", "case", "QImode", ":", "case", "HImode", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "optimize_size", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "return", "false", ";", "case", "SImode", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "optimize_size", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "return", "false", ";", "default", ":", "break", ";", "}", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "MULT", ":", "if", "(", "TARGET_H8300SX", ")", "switch", "(", "GET_MODE", "(", "x", ")", ")", "{", "case", "QImode", ":", "case", "HImode", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "false", ";", "case", "SImode", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "false", ";", "default", ":", "break", ";", "}", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "ASHIFT", ":", "case", "ASHIFTRT", ":", "case", "LSHIFTRT", ":", "if", "(", "h8sx_binary_shift_operator", "(", "x", ",", "VOIDmode", ")", ")", "{", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "false", ";", "}", "else", "if", "(", "h8sx_unary_shift_operator", "(", "x", ",", "VOIDmode", ")", ")", "{", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "false", ";", "}", "*", "total", "=", "COSTS_N_INSNS", "(", "h8300_shift_costs", "(", "x", ")", ")", ";", "return", "true", ";", "case", "ROTATE", ":", "case", "ROTATERT", ":", "if", "(", "GET_MODE", "(", "x", ")", "==", "HImode", ")", "*", "total", "=", "<NUM_LIT>", ";", "else", "*", "total", "=", "<NUM_LIT>", ";", "return", "true", ";"], "ground_truth": ["default", ":"], "File": "h83003", "Func": "h8300_rtx_costs", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 17653, "Length": 371, "Cover_Rate": 0.6745454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addAlignedMemory64or128Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "addAlignedMemoryOperands", "(", "Inst", ",", "N", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addAlignedMemory64or128Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17654, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "XVECLEN", "(", "parallel", ",", "<NUM_LIT>", ")", ";", "++", "i", ")", "{", "const_rtx", "x", ";", "x", "=", "XEXP", "(", "XVECEXP", "(", "parallel", ",", "<NUM_LIT>", ",", "i", ")", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "REG_P", "(", "x", ")", "&&", "REGNO", "(", "x", ")", "==", "regno", ")", "return", "true", ";"], "File": "m68k", "Func": "m68k_reg_present_p", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 17655, "Length": 55, "Cover_Rate": 0.5288461538461539, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCCodeGenInfo", "*", "X", "=", "new", "MCCodeGenInfo", "(", ")", ";", "X", "->", "InitMCCodeGenInfo", "(", "RM", ",", "CM", ",", "OL", ")", ";"], "ground_truth": ["return", "X", ";"], "File": "mprocMCTargetDesc", "Func": "createmprocMCCodeGenInfo", "Target": "mproc", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17656, "Length": 23, "Cover_Rate": 0.4791666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "VT", ":", "llvm", "::", "reverse", "(", "Sig", ".", "Params", ")", ")", "if", "(", "popType", "(", "ErrorLoc", ",", "VT", ")", ")", "return", "true", ";", "Stack", ".", "insert", "(", "Stack", ".", "end", "(", ")", ",", "Sig", ".", "Returns", ".", "begin", "(", ")", ",", "Sig", ".", "Returns", ".", "end", "(", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "WebAssemblyAsmTypeCheck (2)", "Func": "checkSig", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17657, "Length": 56, "Cover_Rate": 0.7671232876712328, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TTIImpl", "::", "isLegalBroadcastLoad", "(", "Type", "*", "ElementTy", ",", "ElementCount", "NumElements", ")", "const", "{"], "ground_truth": ["return", "ST", "->", "hasSSE3", "(", ")", "&&", "!", "NumElements", ".", "isScalable", "(", ")", "&&", "NumElements", ".", "getFixedValue", "(", ")", "==", "<NUM_LIT>", "&&", "ElementTy", "==", "Type", "::", "getDoubleTy", "(", "ElementTy", "->", "getContext", "(", ")", ")", ";"], "File": "X86TargetTransformInfo55", "Func": "isLegalBroadcastLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17658, "Length": 49, "Cover_Rate": 0.98, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "{", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "NOT", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "NOT", ")", "{", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", "case", "MULT", ":", "{", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "false", ";", "}", "case", "SIGN_EXTEND", ":", "{", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "false", ";", "}", "case", "ZERO_EXTEND", ":", "{", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "false", ";", "}", "case", "ZERO_EXTRACT", ":", "if", "(", "TARGET_HAS_BMX", ")", "{", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "nios24", "Func": "nios2_rtx_costs", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 17659, "Length": 115, "Cover_Rate": 0.4581673306772908, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "DL", "=", "it", "==", "MBB", ".", "end", "(", ")", "?", "DebugLoc", "{", "}", ":", "it", "->", "getDebugLoc", "(", ")", ";", "it", "=", "std", "::", "prev", "(", "it", ",", "MFI", ".", "getCalleeSavedInfo", "(", ")", ".", "size", "(", ")", ")", ";"], "ground_truth": ["if", "(", "hasFP", "(", "MF", ")", ")", "BuildMI", "(", "MBB", ",", "it", ",", "DL", ",", "TTI", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";"], "File": "J2FrameLowering", "Func": "emitEpilogue", "Target": "J2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17660, "Length": 70, "Cover_Rate": 0.4294478527607362, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "j", "++", ")", "{", "if", "(", "j", "->", "isCall", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "p", "(", "llvm", "::", "next", "(", "j", ")", ")", ";"], "ground_truth": ["emitSTC", "(", "MF", ",", "*", "i", ",", "p", ",", "<STR_LIT>", ")", ";"], "File": "PatmosFrameLowering", "Func": "patchCallSites", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 17661, "Length": 38, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>ControlFlowFinalizer", "(", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>ControlFlowFinalizer", "(", ")", ";"], "File": "R600ControlFlowFinalizer (2)1", "Func": "createR600ControlFlowFinalizer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17662, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "OR1KInstrInfo", "Func": "storeRegToStackSlot", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17663, "Length": 66, "Cover_Rate": 0.6111111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>Target", "(", ")", "{", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine32", ">", "X", "(", "The<ISA_LIT>Target32", ")", ";", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine64", ">", "Y", "(", "The<ISA_LIT>Target64", ")", ";", "initializeNVVMReflectPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["initializeGenericToNVVMPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "File": "NVPTXTargetMachine39", "Func": "LLVMInitializeNVPTXTarget", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17664, "Length": 43, "Cover_Rate": 0.9772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PostGenericScheduler", "::", "initialize", "(", "Dag", ")", ";"], "ground_truth": ["}"], "File": "PPCMachineScheduler", "Func": "initialize", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17665, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "TSInfo", ";"], "ground_truth": ["}"], "File": "SparcSubtarget (2)", "Func": "getSelectionDAGInfo", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17666, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "RHS", ".", "getNode", "(", ")", ")", "{", "RHS", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "LHS", ".", "getValueType", "(", ")", ")", ";", "CC", "=", "<STR_LIT>", ";", "}", "}", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "Subtarget", "->", "hasFP<ISA_LIT>v8", "(", ")", "&&", "(", "TrueVal", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", ")", "{", "<STR_LIT>", "CondCode", "=", "IntCCTo<ISA_LIT>CC", "(", "CC", ")", ";", "if", "(", "CondCode", "==", "<STR_LIT>", "||", "CondCode", "==", "<STR_LIT>", "||", "CondCode", "==", "<STR_LIT>", "||", "CondCode", "==", "<STR_LIT>", ")", "{", "CC", "=", "<STR_LIT>", "(", "CC", ",", "true", ")", ";", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "}", "}", "SDValue", "<ISA_LIT>cc", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Cmp", "=", "get<ISA_LIT>Cmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "<ISA_LIT>cc", ",", "DAG", ",", "dl", ")", ";", "return", "getCMOV", "(", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "<ISA_LIT>cc", ",", "CCR", ",", "Cmp", ",", "DAG", ")", ";", "}", "<STR_LIT>", "CondCode", ",", "CondCode2", ";", "bool", "InvalidOnQNaN", ";", "FPCCTo<ISA_LIT>CC", "(", "CC", ",", "CondCode", ",", "CondCode2", ",", "InvalidOnQNaN", ")", ";", "if", "(", "Subtarget", "->", "hasFP<ISA_LIT>v8", "(", ")", "&&", "!", "isFloatingPointZero", "(", "RHS", ")", "&&", "(", "TrueVal", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", ")", "{", "bool", "swpCmpOps", "=", "false", ";", "bool", "swpVselOps", "=", "false", ";", "checkVSELConstraints", "(", "CC", ",", "CondCode", ",", "swpCmpOps", ",", "swpVselOps", ")", ";", "if", "(", "CondCode", "==", "<STR_LIT>", "||", "CondCode", "==", "<STR_LIT>", "||", "CondCode", "==", "<STR_LIT>", "||", "CondCode", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["if", "(", "swpCmpOps", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";"], "File": "ARMISelLowering (3)", "Func": "LowerSELECT_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17667, "Length": 285, "Cover_Rate": 0.33411488862837047, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Msg", ".", "Loc", "=", "getLoc", "(", ")", ";", "if", "(", "isToken", "(", "AsmToken", "::", "Identifier", ")", "&&", "(", "Msg", ".", "Id", "=", "getMsgId", "(", "getTokenStr", "(", ")", ")", ")", ">=", "<NUM_LIT>", ")", "{", "Msg", ".", "IsSymbolic", "=", "true", ";", "lex", "(", ")", ";", "}", "else", "if", "(", "!", "parseExpr", "(", "Msg", ".", "Id", ",", "<STR_LIT>", ")", ")", "{", "return", "false", ";", "}", "if", "(", "trySkipToken", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Op", ".", "IsDefined", "=", "true", ";", "Op", ".", "Loc", "=", "getLoc", "(", ")", ";"], "ground_truth": ["if", "(", "isToken", "(", "AsmToken", "::", "Identifier", ")", "&&", "(", "Op", ".", "Id", "=", "getMsgOpId", "(", "Msg", ".", "Id", ",", "getTokenStr", "(", ")", ")", ")", ">=", "<NUM_LIT>", ")", "{"], "File": "AMDGPUAsmParser1", "Func": "parseSendMsgBody", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17668, "Length": 115, "Cover_Rate": 0.5373831775700935, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int32x2_t", ")", "__builtin_aarch64_shsubv2si", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vhsub_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17669, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFrameInfo", "*", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "MFI", "->", "setFrameAddressIsTaken", "(", "true", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";"], "ground_truth": ["SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "TRI", "->", "getFrameRegister", "(", ")", ",", "VT", ")", ";"], "File": "HexagonISelLowering107", "Func": "LowerFRAMEADDR", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17670, "Length": 80, "Cover_Rate": 0.5095541401273885, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCStreamer", "*", "create<ISA_LIT>ELFStreamer", "(", "const", "Triple", "&", "T", ",", "MCContext", "&", "Context", ",", "std", "::", "unique_ptr", "<", "MCAsmBackend", ">", "&&", "MAB", ",", "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "&&", "MOW", ",", "std", "::", "unique_ptr", "<", "MCCodeEmitter", ">", "&&", "MCE", ",", "bool", "RelaxAll", ")", "{"], "ground_truth": ["return", "create<ISA_LIT>ELFStreamer", "(", "Context", ",", "std", "::", "move", "(", "MAB", ")", ",", "std", "::", "move", "(", "MOW", ")", ",", "std", "::", "move", "(", "MCE", ")", ",", "RelaxAll", ")", ";"], "File": "RISCVMCTargetDesc1", "Func": "createRISCVELFStreamer", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17671, "Length": 73, "Cover_Rate": 0.9864864864864865, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask16", ")", "__builtin_ia32_ptestnmb128", "(", "(", "__v16qi", ")", "__A", ",", "(", "__v16qi", ")", "__B", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin", "Func": "_mm_testn_epi8_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17672, "Length": 24, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "toDel", ";", "if", "(", "regJustKilledBefore", "(", "LIs", ",", "r", ",", "MI", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "PrintReg", "(", "r", ",", "TRI", ")", "<<", "<STR_LIT>", ";", "MI", ".", "print", "(", "dbgs", "(", ")", ")", ";", ")", ";", "toDel", ".", "push_back", "(", "r", ")", ";", "}", "while", "(", "!", "toDel", ".", "empty", "(", ")", ")", "{", "Chains", ".", "remove", "(", "toDel", ".", "back", "(", ")", ")", ";", "toDel", ".", "pop_back", "(", ")", ";", "}", "}", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "Rd", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Ra", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "addIntraChainConstraint", "(", "G", ",", "Rd", ",", "Ra", ")", ")", "addInterChainConstraint", "(", "G", ",", "Rd", ",", "Ra", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "Rd", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "addInterChainConstraint", "(", "G", ",", "Rd", ",", "Rd", ")", ";", "break", ";", "}", "default", ":", "break", ";", "}", "}", "}"], "ground_truth": ["}"], "File": "AArch64PBQPRegAlloc (2)", "Func": "apply", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17673, "Length": 211, "Cover_Rate": 0.6573208722741433, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsPCRel", "=", "(", "MO", ".", "getTargetFlags", "(", ")", "&", "~", "access", ")", "==", "<STR_LIT>", ";", "RefKind", "=", "IsPCRel", "?", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TLS_PCREL", ":", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TLS", ";", "break", ";", "}", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "==", "<STR_LIT>", ")", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_PLT", ";", "else", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "==", "<STR_LIT>", ")", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_PCREL", ";", "else", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "==", "(", "<STR_LIT>", "|", "<STR_LIT>", ")", ")", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOT_PCREL", ";", "else", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "==", "(", "<STR_LIT>", "|", "<STR_LIT>", ")", ")", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_TPREL", ";", "else", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "==", "<STR_LIT>", ")", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOT_TLSGD_PCREL", ";", "else", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "==", "<STR_LIT>", ")", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOT_TPREL_PCREL", ";", "const", "MachineInstr", "*", "MI", "=", "MO", ".", "getParent", "(", ")", ";", "const", "MachineFunction", "*", "MF", "=", "MI", "->", "getMF", "(", ")", ";", "const", "Module", "*", "M", "=", "MF", "->", "getFunction", "(", ")", ".", "getParent", "(", ")", ";", "const", "<ISA_LIT>Subtarget", "*", "Subtarget", "=", "&", "(", "MF", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ")", ";", "const", "TargetMachine", "&", "TM", "=", "Printer", ".", "TM", ";", "unsigned", "MIOpcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "assert", "(", "(", "Subtarget", "->", "isUsingPCRelativeCalls", "(", ")", "||", "MIOpcode", "!=", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "Subtarget", "->", "isUsingPCRelativeCalls", "(", ")", ")", "{", "if", "(", "MIOpcode", "==", "<STR_LIT>", "||", "MIOpcode", "==", "<STR_LIT>", "||", "MIOpcode", "==", "<STR_LIT>", "||", "MIOpcode", "==", "<STR_LIT>", "||", "MIOpcode", "==", "<STR_LIT>", ")", "{", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_NOTOC", ";", "}", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "==", "<STR_LIT>", ")", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_PCREL_OPT", ";", "}", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "Symbol", ",", "RefKind", ",", "Ctx", ")", ";", "if", "(", "Subtarget", "->", "isSecurePlt", "(", ")", "&&", "TM", ".", "isPositionIndependent", "(", ")", "&&", "M", "->", "getPICLevel", "(", ")", "==", "PICLevel", "::", "BigPIC", "&&", "MO", ".", "getTargetFlags", "(", ")", "==", "<STR_LIT>", ")", "Expr", "=", "MCBinaryExpr", "::", "createAdd", "(", "Expr", ",", "MCConstantExpr", "::", "create", "(", "<NUM_LIT>", ",", "Ctx", ")", ",", "Ctx", ")", ";", "if", "(", "!", "MO", ".", "isJTI", "(", ")", "&&", "MO", ".", "getOffset", "(", ")", ")", "Expr", "=", "MCBinaryExpr", "::", "createAdd", "(", "Expr", ",", "MCConstantExpr", "::", "create", "(", "MO", ".", "getOffset", "(", ")", ",", "Ctx", ")", ",", "Ctx", ")", ";", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "&", "<STR_LIT>", ")", "{", "const", "MachineFunction", "*", "MF", "=", "MO", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "MCExpr", "*", "PB", "=", "MCSymbolRefExpr", "::", "create", "(", "MF", "->", "getPICBaseSymbol", "(", ")", ",", "Ctx", ")", ";"], "ground_truth": ["Expr", "=", "MCBinaryExpr", "::", "createSub", "(", "Expr", ",", "PB", ",", "Ctx", ")", ";"], "File": "PPCMCInstLower33", "Func": "GetSymbolRef", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17674, "Length": 453, "Cover_Rate": 0.681203007518797, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "aarch64_sve_vector_bits_enum", "width_source", "=", "aarch64_tune_params", ".", "sve_width", ";"], "ground_truth": ["if", "(", "width_source", "==", "SVE_SCALABLE", ")", "return", "default_estimated_poly_value", "(", "val", ")", ";"], "File": "aarch64", "Func": "aarch64_estimated_poly_value", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17675, "Length": 20, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeBlezGroupBranchMMR6", "(", "MCInst", "&", "MI", ",", "InsnType", "insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "InsnType", "Rt", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "InsnType", "Rs", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "InsnType", "Imm", "=", "SignExtend64", "(", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "bool", "HasRs", "=", "false", ";", "if", "(", "Rt", "==", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "else", "if", "(", "Rs", "==", "<NUM_LIT>", ")", "MI", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "else", "if", "(", "Rs", "==", "Rt", ")", "MI", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "else", "{", "HasRs", "=", "true", ";", "MI", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "HasRs", ")", "MI", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Rs", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Rt", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Imm", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "MipsDisassembler45", "Func": "DecodeBlezGroupBranchMMR6", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17676, "Length": 180, "Cover_Rate": 0.9424083769633508, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "createAMDGPUCFGStructurizerPass", "(", "TargetMachine", "&", "tm", ")", "{"], "ground_truth": ["return", "new", "AMDGPUCFGPerform", "(", "tm", ")", ";"], "File": "AMDILCFGStructurizer2", "Func": "createAMDGPUCFGStructurizerPass", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17677, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Chain", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "RVLocs", "[", "i", "]", ".", "getLocReg", "(", ")", ",", "RVLocs", "[", "i", "]", ".", "getValVT", "(", ")", ",", "InFlag", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InVals", ".", "push_back", "(", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "}", "return", "Chain", ";"], "ground_truth": ["}"], "File": "MSP430ISelLowering39", "Func": "LowerCallResult", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17678, "Length": 62, "Cover_Rate": 0.3803680981595092, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "DigitalPassConfig", "(", "this", ",", "PM", ")", ";"], "ground_truth": ["}"], "File": "DigitalTargetMachine", "Func": "createPassConfig", "Target": "Digital", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17679, "Length": 10, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "RetCC_<ISA_LIT>", ")", ";", "SDValue", "Flag", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "RetOps", ";", "RetOps", ".", "push_back", "(", "Chain", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getTargetConstant", "(", "FuncInfo", "->", "getBytesToPopOnReturn", "(", ")", ",", "<STR_LIT>", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "ValToCopy", "=", "OutVals", "[", "i", "]", ";", "EVT", "ValVT", "=", "ValToCopy", ".", "getValueType", "(", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", ")", "ValToCopy", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "ValToCopy", ")", ";", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExt", ")", "ValToCopy", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "ValToCopy", ")", ";", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "AExt", ")", "ValToCopy", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "ValToCopy", ")", ";", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "BCvt", ")", "ValToCopy", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "ValToCopy", ")", ";", "if", "(", "(", "ValVT", "==", "<STR_LIT>", "||", "ValVT", "==", "<STR_LIT>", "||", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", "||", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", ")", "&&", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "!", "Subtarget", "->", "hasSSE1", "(", ")", ")", ")", "{", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "ValVT", "==", "<STR_LIT>", "&&", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "!", "Subtarget", "->", "hasSSE2", "(", ")", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "if", "(", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", "||", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "isScalarFPTypeInSSEReg", "(", "VA", ".", "getValVT", "(", ")", ")", ")", "ValToCopy", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ValToCopy", ")", ";", "RetOps", ".", "push_back", "(", "ValToCopy", ")", ";", "continue", ";", "}", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", ")", "{", "if", "(", "ValVT", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["if", "(", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", "||", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", ")", "{"], "File": "X86ISelLowering116", "Func": "LowerReturn", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17680, "Length": 394, "Cover_Rate": 0.4608187134502924, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MCSymbolRefExpr", "::", "VK_GOT", ":", "assert", "(", "Type", "==", "RT32_32", ")", ";", "return", "IsPCRel", "?", "ELF", "::", "R_386_GOTPC", ":", "ELF", "::", "R_386_GOT32", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTOFF", ":", "assert", "(", "Type", "==", "RT32_32", ")", ";", "assert", "(", "!", "IsPCRel", ")", ";", "return", "ELF", "::", "R_386_GOTOFF", ";", "case", "MCSymbolRefExpr", "::", "VK_TPOFF", ":", "assert", "(", "Type", "==", "RT32_32", ")", ";", "assert", "(", "!", "IsPCRel", ")", ";", "return", "ELF", "::", "R_386_TLS_LE_32", ";", "case", "MCSymbolRefExpr", "::", "VK_DTPOFF", ":", "assert", "(", "Type", "==", "RT32_32", ")", ";", "assert", "(", "!", "IsPCRel", ")", ";", "return", "ELF", "::", "R_386_TLS_LDO_32", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSGD", ":", "assert", "(", "Type", "==", "RT32_32", ")", ";", "assert", "(", "!", "IsPCRel", ")", ";", "return", "ELF", "::", "R_386_TLS_GD", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTTPOFF", ":", "assert", "(", "Type", "==", "RT32_32", ")", ";", "assert", "(", "!", "IsPCRel", ")", ";", "return", "ELF", "::", "R_386_TLS_IE_32", ";"], "ground_truth": ["case", "MCSymbolRefExpr", "::", "VK_PLT", ":"], "File": "X86ELFObjectWriter (2)", "Func": "getRelocType32", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17681, "Length": 143, "Cover_Rate": 0.43333333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>TargetInfo", "(", ")", "{"], "ground_truth": ["RegisterTarget", "<", "Triple", "::", "cpu0", ",", "true", ">", "X", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "Cpu0TargetInfo3", "Func": "LLVMInitializeCpu0TargetInfo", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17682, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MF", "->", "insert", "(", "MBBIter", ",", "mallocMBB", ")", ";", "MF", "->", "insert", "(", "MBBIter", ",", "continueMBB", ")", ";", "continueMBB", "->", "splice", "(", "continueMBB", "->", "begin", "(", ")", ",", "BB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "continueMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "tmpSPVReg", ")", ".", "addReg", "(", "physSPReg", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "IsLP64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "SPLimitVReg", ")", ".", "addReg", "(", "tmpSPVReg", ")", ".", "addReg", "(", "sizeVReg", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "IsLP64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "TlsOffset", ")", ".", "addReg", "(", "TlsReg", ")", ".", "addReg", "(", "SPLimitVReg", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "mallocMBB", ")", ";", "BuildMI", "(", "bumpMBB", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "physSPReg", ")", ".", "addReg", "(", "SPLimitVReg", ")", ";", "BuildMI", "(", "bumpMBB", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "bumpSPPtrVReg", ")", ".", "addReg", "(", "SPLimitVReg", ")", ";", "BuildMI", "(", "bumpMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "continueMBB", ")", ";", "const", "uint32_t", "*", "RegMask", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", "->", "getCallPreservedMask", "(", "*", "MF", ",", "CallingConv", "::", "C", ")", ";", "if", "(", "IsLP64", ")", "{", "BuildMI", "(", "mallocMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "sizeVReg", ")", ";", "BuildMI", "(", "mallocMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", ")", ".", "addRegMask", "(", "RegMask", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "ImplicitDefine", ")", ";"], "ground_truth": ["}", "else", "if", "(", "Is64Bit", ")", "{"], "File": "X86ISelLowering1", "Func": "EmitLoweredSegAlloca", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17683, "Length": 337, "Cover_Rate": 0.35104166666666664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "R600VectorRegMerger", "(", "TargetMachine", "&", "tm", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "TII", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "R600OptimizeVectorRegisters1", "Func": "R600VectorRegMerger", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17684, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>_32ExecPLT0", "::", "<ISA_LIT>_32ExecPLT0", "(", "SectionData", "&", "pParent", ")", ":", "PLT", "::", "Entry", "<", "sizeof", "(", "x86_32_exec_plt0", ")", ">", "(", "pParent", ")", "{"], "ground_truth": ["}"], "File": "X86PLT", "Func": "X86_32ExecPLT0", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17685, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_s16_bf16", "(", "bfloat16x4_t", "__a", ")", "{"], "ground_truth": ["return", "(", "int16x4_t", ")", "__a", ";"], "File": "arm", "Func": "neon_vreinterpret_s16_bf16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17686, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Use32BitInsts", "=", "isUInt", "<", "<NUM_LIT>", ">", "(", "Mask", ")", ";", "unsigned", "ANDIMask", "=", "(", "Mask", "&", "UINT16_MAX", ")", ",", "ANDISMask", "=", "(", "Mask", ">>", "<NUM_LIT>", ")", "&", "UINT16_MAX", ";", "if", "(", "Use32BitInsts", ")", "{", "assert", "(", "(", "ANDIMask", "!=", "<NUM_LIT>", "||", "ANDISMask", "!=", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "InstCnt", ")", "*", "InstCnt", "+=", "(", "unsigned", ")", "(", "ANDIMask", "!=", "<NUM_LIT>", ")", "+", "(", "unsigned", ")", "(", "ANDISMask", "!=", "<NUM_LIT>", ")", "+", "(", "unsigned", ")", "(", "ANDIMask", "!=", "<NUM_LIT>", "&&", "ANDISMask", "!=", "<NUM_LIT>", ")", ";", "SDValue", "ANDIVal", ",", "ANDISVal", ";", "if", "(", "ANDIMask", "!=", "<NUM_LIT>", ")", "ANDIVal", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ExtendToInt64", "(", "Res", ",", "dl", ")", ",", "getI32Imm", "(", "ANDIMask", ",", "dl", ")", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "ANDISMask", "!=", "<NUM_LIT>", ")", "ANDISVal", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ExtendToInt64", "(", "Res", ",", "dl", ")", ",", "getI32Imm", "(", "ANDISMask", ",", "dl", ")", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "ANDIVal", ")", "Res", "=", "ANDISVal", ";", "else", "if", "(", "!", "ANDISVal", ")", "Res", "=", "ANDIVal", ";", "else", "Res", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ExtendToInt64", "(", "ANDIVal", ",", "dl", ")", ",", "ANDISVal", ")", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "if", "(", "InstCnt", ")", "*", "InstCnt", "+=", "selectI64ImmInstrCount", "(", "Mask", ")", "+", "<NUM_LIT>", ";", "SDValue", "MaskVal", "=", "SDValue", "(", "selectI64Imm", "(", "CurDAG", ",", "dl", ",", "Mask", ")", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["Res", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ExtendToInt64", "(", "Res", ",", "dl", ")", ",", "MaskVal", ")", ",", "<NUM_LIT>", ")", ";"], "File": "PPCISelDAGToDAG10", "Func": "Select64", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17687, "Length": 277, "Cover_Rate": 0.33213429256594723, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>DAGToDAGISel", "(", "<ISA_LIT>TargetMachine", "&", "tm", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", ":", "SelectionDAGISel", "(", "tm", ",", "OptLevel", ")", ",", "Subtarget", "(", "&", "tm", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ")", ",", "OptForSize", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "X86ISelDAGToDAG100", "Func": "X86DAGToDAGISel", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17688, "Length": 39, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "PostIdxReg", ".", "isAdd", "=", "isAdd", ";", "Op", "->", "PostIdxReg", ".", "ShiftTy", "=", "ShiftTy", ";", "Op", "->", "PostIdxReg", ".", "ShiftImm", "=", "ShiftImm", ";"], "ground_truth": ["Op", "->", "StartLoc", "=", "S", ";"], "File": "ARMAsmParser (2)2", "Func": "CreatePostIdxReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17689, "Length": 30, "Cover_Rate": 0.33707865168539325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_sll_si64", "(", "__m64", "__m", ",", "__m64", "__count", ")", "{"], "ground_truth": ["return", "(", "__m64", ")", "__builtin_ia32_psllq", "(", "(", "long", "long", ")", "__m", ",", "(", "long", "long", ")", "__count", ")", ";"], "File": "mmintrin5", "Func": "_mm_sll_si64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17690, "Length": 37, "Cover_Rate": 0.9736842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Resources", "->", "canReserveResources", "(", "*", "NewMI", ")", ")", ";", "Resources", "->", "reserveResources", "(", "*", "NewMI", ")", ";", "MF", "->", "DeleteMachineInstr", "(", "NewMI", ")", ";", "}", "else", "Resources", "->", "reserveResources", "(", "*", "MI", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MI", ")", ";", "if", "(", "TII", "->", "mayBeCurLoad", "(", "*", "MI", ")", ")", "for", "(", "auto", "&", "S", ":", "SU", "->", "Succs", ")", "if", "(", "S", ".", "isAssignedRegDep", "(", ")", "&&", "S", ".", "getLatency", "(", ")", "==", "<NUM_LIT>", "&&", "S", ".", "getSUnit", "(", ")", "->", "NumPredsLeft", "==", "<NUM_LIT>", ")", "{", "UsesDotCur", "=", "S", ".", "getSUnit", "(", ")", ";", "DotCurPNum", "=", "PacketNum", ";", "break", ";", "}"], "ground_truth": ["if", "(", "SU", "==", "UsesDotCur", ")", "{"], "File": "HexagonHazardRecognizer5", "Func": "EmitInstruction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17691, "Length": 117, "Cover_Rate": 0.3046875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>ConstantIslands", "::", "scanFunctionJumpTables", "(", ")", "{", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "*", "MF", ")", "{", "for", "(", "MachineInstr", "&", "I", ":", "MBB", ")", "if", "(", "I", ".", "isBranch", "(", ")", "&&", "(", "I", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "I", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "T2JumpTables", ".", "push_back", "(", "&", "I", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMConstantIslandPass", "Func": "scanFunctionJumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17692, "Length": 61, "Cover_Rate": 0.9384615384615385, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "create<ISA_LIT>ISelDag", "(", "get<ISA_LIT>TargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";"], "ground_truth": ["addPass", "(", "create<ISA_LIT>FrameAnalyzerPass", "(", ")", ")", ";"], "File": "AVRTargetMachine", "Func": "addInstSelector", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17693, "Length": 28, "Cover_Rate": 0.875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "MO", ".", "getImm", "(", ")", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";", "MCFixupKind", "Kind", "=", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "MCFixupKind", "(", "<STR_LIT>", ")", ":", "MCFixupKind", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "<NUM_LIT>", ",", "MO", ".", "getExpr", "(", ")", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";"], "File": "AArch64MCCodeEmitter5", "Func": "getBranchTargetOpValue", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17694, "Length": 73, "Cover_Rate": 0.5104895104895105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineBasicBlock", "::", "reverse_iterator", "It", "=", "MBB", "->", "rbegin", "(", ")", ",", "E", "=", "MBB", "->", "rend", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "MachineInstr", "*", "MI", "=", "&", "*", "It", ";", "if", "(", "MI", ")", "{", "if", "(", "isCondBranch", "(", "MI", ")", "||", "isUncondBranch", "(", "MI", ")", ")", "return", "MI", ";", "else", "if", "(", "!", "TII", "->", "isMov", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "break", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer", "Func": "getLoopendBlockBranchInstr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17695, "Length": 75, "Cover_Rate": 0.8241758241758241, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printNoNull", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", "O", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "HSAILInstPrinter", "Func": "printNoNull", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17696, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "UsedRegs", ".", "insert", "(", "Reg", ")", ";", "if", "(", "IsLoad", ")", "{", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", "->", "implicit_operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isDef", "(", ")", "||", "MO", ".", "isDead", "(", ")", ")", "continue", ";", "assert", "(", "MO", ".", "isImplicit", "(", ")", ")", ";", "unsigned", "DefReg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "std", "::", "find", "(", "ImpDefs", ".", "begin", "(", ")", ",", "ImpDefs", ".", "end", "(", ")", ",", "DefReg", ")", "!=", "ImpDefs", ".", "end", "(", ")", ")", "continue", ";", "if", "(", "MI", "->", "readsRegister", "(", "DefReg", ")", ")", "continue", ";", "ImpDefs", ".", "push_back", "(", "DefReg", ")", ";", "}", "}", "}", "typedef", "MachineBasicBlock", "::", "iterator", "iterator", ";", "MachineInstr", "*", "LatestMI", "=", "Cand", ".", "Instrs", "[", "Cand", ".", "LatestMIIdx", "]", ";", "iterator", "InsertBefore", "=", "std", "::", "next", "(", "iterator", "(", "LatestMI", ")", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "LatestMI", "->", "getParent", "(", ")", ";", "unsigned", "Offset", "=", "getMemoryOpOffset", "(", "*", "First", ")", ";", "unsigned", "Base", "=", "getLoadStoreBaseOp", "(", "*", "First", ")", ".", "getReg", "(", ")", ";", "bool", "BaseKill", "=", "LatestMI", "->", "killsRegister", "(", "Base", ")", ";", "unsigned", "PredReg", "=", "<NUM_LIT>", ";", "<STR_LIT>", "Pred", "=", "getInstrPredicate", "(", "*", "First", ",", "PredReg", ")", ";", "DebugLoc", "DL", "=", "First", "->", "getDebugLoc", "(", ")", ";", "MachineInstr", "*", "Merged", "=", "nullptr", ";", "if", "(", "Cand", ".", "CanMergeToLSDouble", ")", "Merged", "=", "CreateLoadStoreDouble", "(", "MBB", ",", "InsertBefore", ",", "Offset", ",", "Base", ",", "BaseKill", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "DL", ",", "Regs", ")", ";", "if", "(", "!", "Merged", "&&", "Cand", ".", "CanMergeToLSMulti", ")", "Merged", "=", "CreateLoadStoreMulti", "(", "MBB", ",", "InsertBefore", ",", "Offset", ",", "Base", ",", "BaseKill", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "DL", ",", "Regs", ")", ";", "if", "(", "!", "Merged", ")", "return", "nullptr", ";"], "ground_truth": ["iterator", "EarliestI", "(", "Cand", ".", "Instrs", "[", "Cand", ".", "EarliestMIIdx", "]", ")", ";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "MergeOpsUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17697, "Length": 310, "Cover_Rate": 0.4068241469816273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "SelectAddrModeIndexed16", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "OffImm", ")", "{"], "ground_truth": ["return", "SelectAddrModeIndexed", "(", "N", ",", "<NUM_LIT>", ",", "Base", ",", "OffImm", ")", ";"], "File": "AArch64ISelDAGToDAG (2)2", "Func": "SelectAddrModeIndexed16", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17698, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "MBB", "==", "Latch", ")", "IVReg", "=", "IV_Phi", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "}", "if", "(", "!", "InitialValue", ")", "return", "nullptr", ";", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "Cond", ";", "MachineBasicBlock", "*", "TB", "=", "nullptr", ",", "*", "FB", "=", "nullptr", ";", "bool", "NotAnalyzed", "=", "TII", "->", "analyzeBranch", "(", "*", "ExitingBlock", ",", "TB", ",", "FB", ",", "Cond", ",", "false", ")", ";", "if", "(", "NotAnalyzed", ")", "return", "nullptr", ";", "MachineBasicBlock", "*", "Header", "=", "L", "->", "getHeader", "(", ")", ";", "assert", "(", "TB", "&&", "<STR_LIT>", ")", ";", "if", "(", "ExitingBlock", "!=", "Latch", "&&", "(", "TB", "==", "Latch", "||", "FB", "==", "Latch", ")", ")", "{", "MachineBasicBlock", "*", "LTB", "=", "nullptr", ",", "*", "LFB", "=", "nullptr", ";", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "LCond", ";", "bool", "NotAnalyzed", "=", "TII", "->", "analyzeBranch", "(", "*", "Latch", ",", "LTB", ",", "LFB", ",", "LCond", ",", "false", ")", ";", "if", "(", "NotAnalyzed", ")", "return", "nullptr", ";", "if", "(", "TB", "==", "Latch", ")", "TB", "=", "(", "LTB", "==", "Header", ")", "?", "LTB", ":", "LFB", ";", "else", "FB", "=", "(", "LTB", "==", "Header", ")", "?", "LTB", ":", "LFB", ";", "}", "assert", "(", "(", "!", "FB", "||", "TB", "==", "Header", "||", "FB", "==", "Header", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "TB", "||", "(", "FB", "&&", "TB", "!=", "Header", "&&", "FB", "!=", "Header", ")", ")", "return", "nullptr", ";", "bool", "Negated", "=", "TII", "->", "predOpcodeHasNot", "(", "Cond", ")", "^", "(", "TB", "!=", "Header", ")", ";", "unsigned", "PredReg", ",", "PredPos", ",", "PredRegFlags", ";", "if", "(", "!", "TII", "->", "getPredReg", "(", "Cond", ",", "PredReg", ",", "PredPos", ",", "PredRegFlags", ")", ")", "return", "nullptr", ";", "MachineInstr", "*", "CondI", "=", "MRI", "->", "getVRegDef", "(", "PredReg", ")", ";", "unsigned", "CondOpc", "=", "CondI", "->", "getOpcode", "(", ")", ";", "unsigned", "CmpReg1", "=", "<NUM_LIT>", ",", "CmpReg2", "=", "<NUM_LIT>", ";", "int", "Mask", "=", "<NUM_LIT>", ",", "ImmValue", "=", "<NUM_LIT>", ";"], "ground_truth": ["bool", "AnalyzedCmp", "=", "TII", "->", "analyzeCompare", "(", "*", "CondI", ",", "CmpReg1", ",", "CmpReg2", ",", "Mask", ",", "ImmValue", ")", ";"], "File": "HexagonHardwareLoops10", "Func": "getLoopTripCount", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17699, "Length": 322, "Cover_Rate": 0.3522975929978118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "VaArgOffset", "=", "(", "int", ")", "ABI", ".", "GetCalleeAllocdArgSizeInBytes", "(", "State", ".", "getCallingConv", "(", ")", ")", "-", "(", "int", ")", "(", "RegSizeInBytes", "*", "(", "ArgRegs", ".", "size", "(", ")", "-", "Idx", ")", ")", ";", "}", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "RegSizeInBytes", ",", "VaArgOffset", ",", "true", ")", ";", "<ISA_LIT>FI", "->", "setVarArgsFrameIndex", "(", "FI", ")", ";", "for", "(", "unsigned", "I", "=", "Idx", ";", "I", "<", "ArgRegs", ".", "size", "(", ")", ";", "++", "I", ",", "VaArgOffset", "+=", "RegSizeInBytes", ")", "{", "unsigned", "Reg", "=", "addLiveIn", "(", "MF", ",", "ArgRegs", "[", "I", "]", ",", "RC", ")", ";", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "RegTy", ")", ";", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "RegSizeInBytes", ",", "VaArgOffset", ",", "true", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "ArgValue", ",", "PtrOff", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["cast", "<", "StoreSDNode", ">", "(", "Store", ".", "getNode", "(", ")", ")", "->", "getMemOperand", "(", ")", "->", "setValue", "(", "(", "Value", "*", ")", "nullptr", ")", ";"], "File": "MipsISelLowering114", "Func": "writeVarArgRegs", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17700, "Length": 187, "Cover_Rate": 0.5483870967741935, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "<STR_LIT>", ";", "EVT", "WideVT", "=", "<STR_LIT>", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "LHS", ".", "getValueType", "(", ")", "!=", "VT", ")", "return", "Op", ";", "SDValue", "ShiftAmt", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "HiLHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "LHS", ",", "ShiftAmt", ")", ";", "SDValue", "HiRHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "RHS", ",", "ShiftAmt", ")", ";"], "ground_truth": ["SDValue", "Args", "[", "]", "=", "{", "HiLHS", ",", "LHS", ",", "HiRHS", ",", "RHS", "}", ";"], "File": "SparcISelLowering", "Func": "LowerUMULO_SMULO", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17701, "Length": 114, "Cover_Rate": 0.3064516129032258, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MemOp", "(", "Kind", "Op", ")", ":", "Op", "(", "Op", ")", "{"], "ground_truth": ["}"], "File": "M68kAsmParser", "Func": "M68kMemOp", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17702, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printS16X4ImmOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["if", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "isImm", "(", ")", ")", "O", "<<", "(", "short", ")", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", "*", "<NUM_LIT>", ")", ";"], "File": "PPCInstPrinter16", "Func": "printS16X4ImmOperand", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17703, "Length": 51, "Cover_Rate": 0.8225806451612904, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "succs", ".", "size", "(", ")", ";"], "ground_truth": ["}"], "File": "SPScope", "Func": "dout", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 17704, "Length": 8, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>RegisterInfo", "::", "getNumAddressableSGPRs", "(", "const", "<ISA_LIT>Subtarget", "&", "ST", ")", "const", "{", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "<ISA_LIT>Subtarget", "::", "VOLCANIC_ISLANDS", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo37", "Func": "getNumAddressableSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17705, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "Mask", "=", "<STR_LIT>", "(", "DefMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ",", "Is32Bit", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "!", "isPowerOf2_64", "(", "Mask", ")", ")", "return", "false", ";", "MachineOperand", "&", "MO", "=", "DefMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "NewReg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "NewReg", ")", ")", "return", "false", ";", "assert", "(", "!", "MRI", "->", "def_empty", "(", "NewReg", ")", "&&", "<STR_LIT>", ")", ";", "MachineBasicBlock", "&", "RefToMBB", "=", "*", "MBB", ";", "MachineBasicBlock", "*", "TBB", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Imm", "=", "Log2_64", "(", "Mask", ")", ";", "unsigned", "Opc", "=", "(", "Imm", "<", "<NUM_LIT>", ")", "?", "(", "IsNegativeBranch", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "IsNegativeBranch", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "MachineInstr", "*", "NewMI", "=", "BuildMI", "(", "RefToMBB", ",", "MI", ",", "DL", ",", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "NewReg", ")", ".", "addImm", "(", "Imm", ")", ".", "addMBB", "(", "TBB", ")", ";", "MO", ".", "setIsKill", "(", "false", ")", ";", "if", "(", "!", "Is32Bit", "&&", "Imm", "<", "<NUM_LIT>", ")", "NewMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setSubReg", "(", "<STR_LIT>", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "!", "(", "DefMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "&&", "DefMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "&&", "!", "(", "DefMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "&&", "DefMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", ")", "return", "false", ";", "if", "(", "DefMI", "->", "findRegisterDefOperandIdx", "(", "<STR_LIT>", ",", "true", ")", "!=", "-", "<NUM_LIT>", ")", "return", "false", ";", "<STR_LIT>", "CC", "=", "(", "<STR_LIT>", ")", "DefMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "areCFlagsAccessedBetweenInstrs", "(", "DefMI", ",", "MI", ",", "&", "getRegisterInfo", "(", ")", ",", "AK_Write", ")", ")", "return", "false", ";", "MachineBasicBlock", "&", "RefToMBB", "=", "*", "MBB", ";"], "ground_truth": ["MachineBasicBlock", "*", "TBB", "=", "MI", ".", "getOperand", "(", "TargetBBInMI", ")", ".", "getMBB", "(", ")", ";"], "File": "AArch64InstrInfo (2)", "Func": "optimizeCondBranch", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17706, "Length": 360, "Cover_Rate": 0.4438964241676942, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "V0", "=", "Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "V0NumElts", "=", "V0", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "}", "if", "(", "Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "V0", ")", "{", "Mask", "[", "i", "]", "=", "(", "cast", "<", "ConstantSDNode", ">", "(", "Elt", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", ";", "continue", ";", "}", "else", "if", "(", "!", "V1", ".", "getNode", "(", ")", ")", "{", "V1", "=", "Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "V1", ")", "{", "unsigned", "Lane", "=", "cast", "<", "ConstantSDNode", ">", "(", "Elt", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "Mask", "[", "i", "]", "=", "(", "Lane", "+", "V0NumElts", ")", ";", "continue", ";", "}", "else", "{", "return", "false", ";", "}", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering109", "Func": "isKnownShuffleVector", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17707, "Length": 139, "Cover_Rate": 0.5245283018867924, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "VarArgsFrameIndex", "=", "Index", ";"], "ground_truth": ["}"], "File": "CJGMachineFunctionInfo", "Func": "setVarArgsFrameIndex", "Target": "CJG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17708, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_c6x_clrr", "(", "src1", ",", "src2", ")", ";"], "ground_truth": ["}"], "File": "c6x", "Func": "intrinsics__clrr", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 17709, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Triple", "&", "TT", "=", "STI", ".", "getTargetTriple", "(", ")", ";", "uint8_t", "OSABI", "=", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "TT", ".", "getOS", "(", ")", ")", ";"], "ground_truth": ["return", "new", "<ISA_LIT>AsmBackend", "(", "STI", ",", "OSABI", ",", "TT", ".", "isArch64Bit", "(", ")", ")", ";"], "File": "RISCVAsmBackend", "Func": "createRISCVAsmBackend", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17710, "Length": 40, "Cover_Rate": 0.5882352941176471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "(", "(", "__v4sf", ")", "__A", "/", "(", "__v4sf", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin", "Func": "_mm_div_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17711, "Length": 17, "Cover_Rate": 0.4358974358974359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", "O", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter", "Func": "printGLC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17712, "Length": 18, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "HiSR", "=", "subreg_hireg", ";", "if", "(", "S", "==", "<NUM_LIT>", ")", "{", "BuildMI", "(", "B", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "A2_or", ")", ",", "LoR", ")", ".", "addReg", "(", "Op1", ".", "getReg", "(", ")", ",", "RS1", "&", "~", "RegState", "::", "Kill", ",", "LoSR", ")", ".", "addReg", "(", "Op2", ".", "getReg", "(", ")", ",", "RS2", "&", "~", "RegState", "::", "Kill", ",", "LoSR", ")", ";", "BuildMI", "(", "B", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "A2_or", ")", ",", "HiR", ")", ".", "addReg", "(", "Op1", ".", "getReg", "(", ")", ",", "RS1", ",", "HiSR", ")", ".", "addReg", "(", "Op2", ".", "getReg", "(", ")", ",", "RS2", ",", "HiSR", ")", ";", "}", "else", "if", "(", "S", "<", "<NUM_LIT>", ")", "{", "BuildMI", "(", "B", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "S2_asl_i_r_or", ")", ",", "LoR", ")", ".", "addReg", "(", "Op1", ".", "getReg", "(", ")", ",", "RS1", "&", "~", "RegState", "::", "Kill", ",", "LoSR", ")", ".", "addReg", "(", "Op2", ".", "getReg", "(", ")", ",", "RS2", "&", "~", "RegState", "::", "Kill", ",", "LoSR", ")", ".", "addImm", "(", "S", ")", ";", "unsigned", "TmpR1", "=", "MRI", "->", "createVirtualRegister", "(", "IntRC", ")", ";", "BuildMI", "(", "B", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "S2_extractu", ")", ",", "TmpR1", ")", ".", "addReg", "(", "Op2", ".", "getReg", "(", ")", ",", "RS2", "&", "~", "RegState", "::", "Kill", ",", "LoSR", ")", ".", "addImm", "(", "S", ")", ".", "addImm", "(", "<NUM_LIT>", "-", "S", ")", ";", "unsigned", "TmpR2", "=", "MRI", "->", "createVirtualRegister", "(", "IntRC", ")", ";", "BuildMI", "(", "B", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "A2_or", ")", ",", "TmpR2", ")", ".", "addReg", "(", "Op1", ".", "getReg", "(", ")", ",", "RS1", ",", "HiSR", ")", ".", "addReg", "(", "TmpR1", ")", ";", "BuildMI", "(", "B", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "S2_asl_i_r_or", ")", ",", "HiR", ")", ".", "addReg", "(", "TmpR2", ")", ".", "addReg", "(", "Op2", ".", "getReg", "(", ")", ",", "RS2", ",", "HiSR", ")", ".", "addImm", "(", "S", ")", ";", "}", "else", "if", "(", "S", "==", "<NUM_LIT>", ")", "{"], "ground_truth": ["BuildMI", "(", "B", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "LoR", ")", ".", "addReg", "(", "Op1", ".", "getReg", "(", ")", ",", "RS1", "&", "~", "RegState", "::", "Kill", ",", "LoSR", ")", ";"], "File": "HexagonSplitDouble", "Func": "splitAslOr", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17713, "Length": 370, "Cover_Rate": 0.5068493150684932, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "UsesELFSectionDirectiveForBSS", "=", "true", ";", "AllowAtInName", "=", "true", ";", "HiddenVisibilityAttr", "=", "MCSA_Invalid", ";", "HiddenDeclarationVisibilityAttr", "=", "MCSA_Invalid", ";"], "ground_truth": ["ProtectedVisibilityAttr", "=", "MCSA_Invalid", ";"], "File": "P2MCAsmInfo", "Func": "P2MCAsmInfo", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17714, "Length": 20, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "Vec", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "<", "<NUM_LIT>", ")", "{", "SDLoc", "dl", "(", "Op", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Vec", ",", "Lane", ")", ";", "}", "return", "Op", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "LowerEXTRACT_VECTOR_ELT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17715, "Length": 54, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "&", "NvjMI", "=", "*", "++", "MII", ";", "ResourceTracker", "->", "reserveResources", "(", "MI", ")", ";", "if", "(", "ExtMI", ")", "Good", "=", "tryAllocateResourcesForConstExt", "(", "true", ")", ";", "bool", "ExtNvjMI", "=", "HII", "->", "isExtended", "(", "NvjMI", ")", "||", "HII", "->", "isConstExtended", "(", "NvjMI", ")", ";", "if", "(", "Good", ")", "{", "if", "(", "ResourceTracker", "->", "canReserveResources", "(", "NvjMI", ")", ")", "ResourceTracker", "->", "reserveResources", "(", "NvjMI", ")", ";", "else", "Good", "=", "false", ";", "}", "if", "(", "Good", "&&", "ExtNvjMI", ")", "Good", "=", "tryAllocateResourcesForConstExt", "(", "true", ")", ";", "if", "(", "!", "Good", ")", "{", "endPacket", "(", "MBB", ",", "MI", ")", ";", "assert", "(", "ResourceTracker", "->", "canReserveResources", "(", "MI", ")", ")", ";", "ResourceTracker", "->", "reserveResources", "(", "MI", ")", ";", "if", "(", "ExtMI", ")", "{", "assert", "(", "canReserveResourcesForConstExt", "(", ")", ")", ";", "tryAllocateResourcesForConstExt", "(", "true", ")", ";", "}", "assert", "(", "ResourceTracker", "->", "canReserveResources", "(", "NvjMI", ")", ")", ";", "ResourceTracker", "->", "reserveResources", "(", "NvjMI", ")", ";", "if", "(", "ExtNvjMI", ")", "{", "assert", "(", "canReserveResourcesForConstExt", "(", ")", ")", ";", "reserveResourcesForConstExt", "(", ")", ";", "}", "}", "CurrentPacketMIs", ".", "push_back", "(", "&", "MI", ")", ";", "CurrentPacketMIs", ".", "push_back", "(", "&", "NvjMI", ")", ";", "return", "MII", ";", "}", "ResourceTracker", "->", "reserveResources", "(", "MI", ")", ";", "if", "(", "ExtMI", "&&", "!", "tryAllocateResourcesForConstExt", "(", "true", ")", ")", "{", "endPacket", "(", "MBB", ",", "MI", ")", ";", "if", "(", "PromotedToDotNew", ")", "demoteToDotOld", "(", "MI", ")", ";", "if", "(", "GlueAllocframeStore", ")", "{", "useCalleesSP", "(", "MI", ")", ";", "GlueAllocframeStore", "=", "false", ";", "}", "ResourceTracker", "->", "reserveResources", "(", "MI", ")", ";", "reserveResourcesForConstExt", "(", ")", ";", "}", "CurrentPacketMIs", ".", "push_back", "(", "&", "MI", ")", ";", "return", "MII", ";"], "ground_truth": ["}"], "File": "HexagonVLIWPacketizer19", "Func": "addToPacket", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17716, "Length": 259, "Cover_Rate": 0.6658097686375322, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", ".", "addRegOrImmWithFPInputModsOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "Op", ".", "isDPPCtrl", "(", ")", ")", "{", "Op", ".", "addImmOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "I", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "<ISA_LIT>Operand", "::", "ImmTyDppRowMask", ",", "<NUM_LIT>", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "<ISA_LIT>Operand", "::", "ImmTyDppBankMask", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "<ISA_LIT>Operand", "::", "ImmTyDppBoundCtrl", ")", ";"], "File": "AMDGPUAsmParser10", "Func": "cvtDPP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17717, "Length": 104, "Cover_Rate": 0.45614035087719296, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "shrinkAndImmediate", "(", "SDNode", "*", "And", ")", "{", "MVT", "VT", "=", "And", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", ")", "return", "false", ";", "auto", "*", "And1C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "And", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "And1C", ")", "return", "false", ";", "APInt", "MaskVal", "=", "And1C", "->", "getAPIntValue", "(", ")", ";", "unsigned", "MaskLZ", "=", "MaskVal", ".", "countLeadingZeros", "(", ")", ";", "if", "(", "!", "MaskLZ", ")", "return", "false", ";", "SDValue", "And0", "=", "And", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "APInt", "HighZeros", "=", "APInt", "::", "getHighBitsSet", "(", "VT", ".", "getSizeInBits", "(", ")", ",", "MaskLZ", ")", ";", "APInt", "NegMaskVal", "=", "MaskVal", "|", "HighZeros", ";", "unsigned", "MinWidth", "=", "NegMaskVal", ".", "getMinSignedBits", "(", ")", ";"], "ground_truth": ["if", "(", "MinWidth", ">", "<NUM_LIT>", "||", "(", "MinWidth", ">", "<NUM_LIT>", "&&", "MaskVal", ".", "getMinSignedBits", "(", ")", "<=", "<NUM_LIT>", ")", ")", "return", "false", ";"], "File": "X86ISelDAGToDAG29", "Func": "shrinkAndImmediate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17718, "Length": 149, "Cover_Rate": 0.58203125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DUMP_METHOD", "void", "<ISA_LIT>ConstantIslands", "::", "dumpBBs", "(", ")", "{", "for", "(", "unsigned", "J", "=", "<NUM_LIT>", ",", "E", "=", "BBInfo", ".", "size", "(", ")", ";", "J", "!=", "E", ";", "++", "J", ")", "{", "const", "BasicBlockInfo", "&", "BBI", "=", "BBInfo", "[", "J", "]", ";"], "ground_truth": ["dbgs", "(", ")", "<<", "format", "(", "<STR_LIT>", ",", "BBI", ".", "Offset", ",", "J", ")", "<<", "format", "(", "<STR_LIT>", ",", "BBInfo", "[", "J", "]", ".", "Size", ")", ";"], "File": "MipsConstantIslandPass (2)1", "Func": "dumpBBs", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17719, "Length": 68, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "&", "Context", "=", "getContext", "(", ")", ";", "auto", "*", "DescBegin", "=", "Context", ".", "createTempSymbol", "(", ")", ";", "auto", "*", "DescEnd", "=", "Context", ".", "createTempSymbol", "(", ")", ";", "auto", "*", "DescSZ", "=", "MCBinaryExpr", "::", "createSub", "(", "MCSymbolRefExpr", "::", "create", "(", "DescEnd", ",", "Context", ")", ",", "MCSymbolRefExpr", "::", "create", "(", "DescBegin", ",", "Context", ")", ",", "Context", ")", ";", "Emit<ISA_LIT>Note", "(", "DescSZ", ",", "ElfNote", "::", "NT_<ISA_LIT>_HSA_CODE_OBJECT_METADATA", ",", "[", "&", "]", "(", "MCELFStreamer", "&", "OS", ")", "{", "OS", ".", "EmitLabel", "(", "DescBegin", ")", ";", "OS", ".", "EmitBytes", "(", "VerifiedYamlString", ".", "get", "(", ")", ")", ";", "OS", ".", "EmitLabel", "(", "DescEnd", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetStreamer21", "Func": "EmitCodeObjectMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17720, "Length": 100, "Cover_Rate": 0.7518796992481203, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vhsubq_m_n_sv4si", "(", "__arm_vuninitializedq_s32", "(", ")", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vhsubq_x_n_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17721, "Length": 15, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InGlue", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Ins", ",", "SDLoc", "dl", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "assert", "(", "!", "isVarArg", "&&", "<STR_LIT>", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Type", "*", "t", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", "->", "getReturnType", "(", ")", ";", "t", "->", "dump", "(", ")", ";", "outs", "(", ")", "<<", "<STR_LIT>", "<<", "t", "->", "isPointerTy", "(", ")", "<<", "<STR_LIT>", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "Ins", ",", "RetCC_<ISA_LIT>", ")", ";", "for", "(", "auto", "&", "Loc", ":", "RVLocs", ")", "{", "if", "(", "t", "->", "isPointerTy", "(", ")", ")", "Loc", ".", "convertToReg", "(", "<STR_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Loc", ".", "getLocReg", "(", ")", ",", "Loc", ".", "getValVT", "(", ")", ",", "InGlue", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InGlue", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InVals", ".", "push_back", "(", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "}", "return", "Chain", ";"], "ground_truth": ["}"], "File": "TriCoreISelLowering", "Func": "LowerCallResult", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17722, "Length": 209, "Cover_Rate": 0.9812206572769953, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "next", "(", "MBBI", ")", "==", "MBB", "->", "getParent", "(", ")", "->", "end", "(", ")", ")", "return", "false", ";"], "ground_truth": ["MachineBasicBlock", "*", "NextBB", "=", "next", "(", "MBBI", ")", ";"], "File": "ARMConstantIslandPass11", "Func": "BBHasFallthrough", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17723, "Length": 29, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "isSymbol", ")", "{", "if", "(", "SM", ".", "getSym", "(", ")", ")", "{", "Error", "(", "Start", ",", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "if", "(", "SM", ".", "getBaseReg", "(", ")", ")", "{", "Error", "(", "Start", ",", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "if", "(", "SM", ".", "getIndexReg", "(", ")", ")", "{", "Error", "(", "Start", ",", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "}", "int", "BaseReg", "=", "SM", ".", "getBaseReg", "(", ")", ";", "int", "IndexReg", "=", "SM", ".", "getIndexReg", "(", ")", ";", "int", "Scale", "=", "SM", ".", "getScale", "(", ")", ";", "if", "(", "!", "isParsingInlineAsm", "(", ")", ")", "{", "if", "(", "!", "BaseReg", "&&", "!", "IndexReg", ")", "{", "if", "(", "!", "SegReg", ")", "return", "<STR_LIT>", "(", "getPointerWidth", "(", ")", ",", "Disp", ",", "Start", ",", "End", ",", "Size", ")", ";", "return", "<STR_LIT>", "(", "getPointerWidth", "(", ")", ",", "SegReg", ",", "Disp", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "Start", ",", "End", ",", "Size", ")", ";", "}", "StringRef", "ErrMsg", ";", "if", "(", "CheckBaseRegAndIndexReg", "(", "BaseReg", ",", "IndexReg", ",", "ErrMsg", ")", ")", "{", "Error", "(", "StartInBrac", ",", "ErrMsg", ")", ";", "return", "nullptr", ";", "}"], "ground_truth": ["return", "<STR_LIT>", "(", "getPointerWidth", "(", ")", ",", "SegReg", ",", "Disp", ",", "BaseReg", ",", "IndexReg", ",", "Scale", ",", "Start", ",", "End", ",", "Size", ")", ";"], "File": "X86AsmParser104", "Func": "ParseIntelBracExpression", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17724, "Length": 207, "Cover_Rate": 0.34557595993322204, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HOST_WIDE_INT", "offset", "=", "INTVAL", "(", "addend", ")", ";", "return", "!", "(", "offset", ">", "-", "<NUM_LIT>", "&&", "offset", "<", "<NUM_LIT>", ")", ";", "}", "if", "(", "(", "GET_MODE_SIZE", "(", "mode", ")", "!=", "<NUM_LIT>", ")", "&&", "CONSTANT_P", "(", "x", ")", ")", "{", "return", "arc_legitimate_constant_p", "(", "mode", ",", "x", ")", ";", "}", "if", "(", "(", "GET_CODE", "(", "x", ")", "==", "PRE_DEC", "||", "GET_CODE", "(", "x", ")", "==", "PRE_INC", "||", "GET_CODE", "(", "x", ")", "==", "POST_DEC", "||", "GET_CODE", "(", "x", ")", "==", "POST_INC", ")", "&&", "RTX_OK_FOR_BASE_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "strict", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "(", "GET_CODE", "(", "x", ")", "==", "PRE_MODIFY", "||", "GET_CODE", "(", "x", ")", "==", "POST_MODIFY", ")", "&&", "GET_CODE", "(", "XEXP", "(", "(", "x", ")", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "rtx_equal_p", "(", "XEXP", "(", "(", "x", ")", ",", "<NUM_LIT>", ")", ",", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "&&", "legitimate_offset_address_p", "(", "QImode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "TARGET_AUTO_MODIFY_REG", ",", "strict", ")", ")", "return", "true", ";"], "File": "arc8", "Func": "arc_legitimate_address_p", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 17725, "Length": 170, "Cover_Rate": 0.46070460704607047, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasMessageSecurityAssist9", ";"], "ground_truth": ["}"], "File": "SystemZSubtarget", "Func": "hasMessageSecurityAssist9", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17726, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCConstantExpr", "*", "MCE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "MCE", "->", "getValue", "(", ")", ")", ")", ";"], "File": "AArch64AsmParser", "Func": "addImm32_63Operands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17727, "Length": 31, "Cover_Rate": 0.5849056603773585, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasCarry", "(", ")", "const", "{"], "ground_truth": ["return", "HasCarry", ";"], "File": "TPCSubtarget", "Func": "hasCarry", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17728, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{"], "ground_truth": ["return", "&", "RegInfo", ";"], "File": "RV16KSubtarget", "Func": "getRegisterInfo", "Target": "RV16K", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17729, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "NumV1Elements", "=", "<NUM_LIT>", ",", "NumUndefElements", "=", "<NUM_LIT>", ",", "NumV2Elements", "=", "<NUM_LIT>", ";", "for", "(", "int", "M", ":", "SVOp", "->", "getMask", "(", ")", ")", "if", "(", "M", "<", "<NUM_LIT>", ")", "++", "NumUndefElements", ";", "else", "if", "(", "M", "<", "NumElements", ")", "++", "NumV1Elements", ";", "else", "++", "NumV2Elements", ";", "if", "(", "NumV2Elements", ">", "NumV1Elements", ")", "return", "DAG", ".", "getCommutedVectorShuffle", "(", "*", "SVOp", ")", ";", "if", "(", "NumV1Elements", "==", "NumV2Elements", ")", "{", "int", "LowV1Elements", "=", "<NUM_LIT>", ",", "LowV2Elements", "=", "<NUM_LIT>", ";", "for", "(", "int", "M", ":", "SVOp", "->", "getMask", "(", ")", ".", "slice", "(", "<NUM_LIT>", ",", "NumElements", "/", "<NUM_LIT>", ")", ")", "if", "(", "M", ">=", "NumElements", ")", "++", "LowV2Elements", ";", "else", "if", "(", "M", ">=", "<NUM_LIT>", ")", "++", "LowV1Elements", ";", "if", "(", "LowV2Elements", ">", "LowV1Elements", ")", "{", "return", "DAG", ".", "getCommutedVectorShuffle", "(", "*", "SVOp", ")", ";", "}", "else", "if", "(", "LowV2Elements", "==", "LowV1Elements", ")", "{", "int", "SumV1Indices", "=", "<NUM_LIT>", ",", "SumV2Indices", "=", "<NUM_LIT>", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "Size", "=", "SVOp", "->", "getMask", "(", ")", ".", "size", "(", ")", ";", "i", "<", "Size", ";", "++", "i", ")", "if", "(", "SVOp", "->", "getMask", "(", ")", "[", "i", "]", ">=", "NumElements", ")", "SumV2Indices", "+=", "i", ";", "else", "if", "(", "SVOp", "->", "getMask", "(", ")", "[", "i", "]", ">=", "<NUM_LIT>", ")", "SumV1Indices", "+=", "i", ";", "if", "(", "SumV2Indices", "<", "SumV1Indices", ")", "return", "DAG", ".", "getCommutedVectorShuffle", "(", "*", "SVOp", ")", ";", "}"], "ground_truth": ["}"], "File": "X86ISelLowering225", "Func": "lowerVectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17730, "Length": 229, "Cover_Rate": 0.3285509325681492, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "curfunc", "=", "MF", ".", "getFunction", "(", ")", ".", "getName", "(", ")", ";", "if", "(", "isConverting", "(", "MF", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "curfunc", "<<", "<STR_LIT>", ")", ";", "analyzeFunction", "(", "MF", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "PatmosSinglePathInfo1", "Func": "runOnMachineFunction", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 17731, "Length": 44, "Cover_Rate": 0.6567164179104478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>AsmPrinter", "(", "TargetMachine", "&", "TM", ",", "MCStreamer", "&", "Streamer", ")", ":", "AsmPrinter", "(", "TM", ",", "Streamer", ")", "{"], "ground_truth": ["}"], "File": "PTXAsmPrinter1", "Func": "PTXAsmPrinter", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17732, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Base", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Reg", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Reg", ")", ";", "Base", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Base", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Base", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Offset", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "MipsDisassembler", "Func": "DecodeStoreEvaOpMM", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17733, "Length": 76, "Cover_Rate": 0.608, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "x86_64", ")", "return", "llvm", "::", "make_unique", "<", "<ISA_LIT>_64MachoTargetObjectFile", ">", "(", ")", ";", "return", "llvm", "::", "make_unique", "<", "TargetLoweringObjectFileMachO", ">", "(", ")", ";", "}", "if", "(", "TT", ".", "isOSFreeBSD", "(", ")", ")", "return", "llvm", "::", "make_unique", "<", "<ISA_LIT>FreeBSDTargetObjectFile", ">", "(", ")", ";", "if", "(", "TT", ".", "isOSLinux", "(", ")", "||", "TT", ".", "isOSNaCl", "(", ")", ")", "return", "llvm", "::", "make_unique", "<", "<ISA_LIT>LinuxNaClTargetObjectFile", ">", "(", ")", ";"], "ground_truth": ["if", "(", "TT", ".", "isOSFuchsia", "(", ")", ")", "return", "llvm", "::", "make_unique", "<", "<ISA_LIT>FuchsiaTargetObjectFile", ">", "(", ")", ";"], "File": "X86TargetMachine108", "Func": "createTLOF", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17734, "Length": 93, "Cover_Rate": 0.5081967213114754, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", ";", "unsigned", "Opc", "=", "(", "VT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "Ops", "[", "<NUM_LIT>", "]", ";"], "ground_truth": ["SelectVOP3BMods0", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ")", ";"], "File": "AMDGPUISelDAGToDAG6", "Func": "SelectDIV_SCALE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17735, "Length": 60, "Cover_Rate": 0.38961038961038963, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "EmitARM64WinCFISaveRegP", "(", "unsigned", "Reg", ",", "int", "Offset", ")", "override", "{"], "ground_truth": ["OS", "<<", "<STR_LIT>", "<<", "Reg", "<<", "<STR_LIT>", "<<", "Offset", "<<", "<STR_LIT>", ";"], "File": "AArch64ELFStreamer2", "Func": "EmitARM64WinCFISaveRegP", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17736, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ST", "=", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "&", ">", "(", "TM", ")", ".", "getSubtargetImpl", "(", ")", ";"], "ground_truth": ["GR", "=", "ST", "->", "get<ISA_LIT>GlobalRegistry", "(", ")", ";"], "File": "SPIRVAsmPrinter1", "Func": "SPIRVAsmPrinter", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17737, "Length": 24, "Cover_Rate": 0.39344262295081966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Ty", ".", "isSimple", "(", ")", "&&", "Subtarget", ".", "isHVXVectorType", "(", "Ty", ".", "getSimpleVT", "(", ")", ",", "true", ")", ";", "}", ";", "auto", "IsHvxOp", "=", "[", "this", "]", "(", "SDValue", "Op", ")", "{", "return", "Subtarget", ".", "isHVXVectorType", "(", "ty", "(", "Op", ")", ",", "true", ")", ";", "}", ";"], "ground_truth": ["return", "llvm", "::", "any_of", "(", "N", "->", "values", "(", ")", ",", "IsHvxTy", ")", "||", "llvm", "::", "any_of", "(", "N", "->", "ops", "(", ")", ",", "IsHvxOp", ")", ";"], "File": "HexagonISelLoweringHVX1", "Func": "isHvxOperation", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17738, "Length": 75, "Cover_Rate": 0.7653061224489796, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addExpr", "(", "Inst", ",", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "LanaiAsmParser (2)", "Func": "addImmOperands", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17739, "Length": 10, "Cover_Rate": 0.3225806451612903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "assignCalleeSavedSpillSlots", "(", "MachineFunction", "&", "MF", ",", "const", "TargetRegisterInfo", "*", "RegInfo", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "unsigned", "&", "MinCSFrameIndex", ",", "unsigned", "&", "MaxCSFrameIndex", ")", "const", "{", "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", "true", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "auto", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "for", "(", "auto", "&", "CS", ":", "CSI", ")", "{", "unsigned", "Reg", "=", "CS", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "RegInfo", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "int", "FrameIdx", ";", "unsigned", "Size", "=", "RegInfo", "->", "getSpillSize", "(", "*", "RC", ")", ";", "Align", "Alignment", "(", "RegInfo", "->", "getSpillAlignment", "(", "*", "RC", ")", ")", ";", "FrameIdx", "=", "MFI", ".", "CreateStackObject", "(", "Size", ",", "Alignment", ",", "true", ")", ";", "CS", ".", "setFrameIdx", "(", "FrameIdx", ")", ";", "if", "(", "(", "unsigned", ")", "FrameIdx", "<", "MinCSFrameIndex", ")", "MinCSFrameIndex", "=", "FrameIdx", ";", "if", "(", "(", "unsigned", ")", "FrameIdx", ">", "MaxCSFrameIndex", ")", "MaxCSFrameIndex", "=", "FrameIdx", ";", "if", "(", "hasFP", "(", "MF", ")", "&&", "AFI", "->", "hasSwiftAsyncContext", "(", ")", "&&", "Reg", "==", "<STR_LIT>", ")", "{", "FrameIdx", "=", "MFI", ".", "CreateStackObject", "(", "<NUM_LIT>", ",", "Alignment", ",", "true", ")", ";", "AFI", "->", "setSwiftAsyncContextFrameIdx", "(", "FrameIdx", ")", ";", "if", "(", "(", "unsigned", ")", "FrameIdx", "<", "MinCSFrameIndex", ")", "MinCSFrameIndex", "=", "FrameIdx", ";", "if", "(", "(", "unsigned", ")", "FrameIdx", ">", "MaxCSFrameIndex", ")", "MaxCSFrameIndex", "=", "FrameIdx", ";"], "ground_truth": ["}"], "File": "AArch64FrameLowering100", "Func": "assignCalleeSavedSpillSlots", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17740, "Length": 233, "Cover_Rate": 0.9708333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "TargetTriple", ".", "isOSFreeBSD", "(", ")", "&&", "TargetTriple", ".", "getOSMajorVersion", "(", ")", ">=", "<NUM_LIT>", ")", "||", "TargetTriple", ".", "isOSNetBSD", "(", ")", "||", "TargetTriple", ".", "isOSOpenBSD", "(", ")", "||", "TargetTriple", ".", "isMusl", "(", ")", ")", "SecurePlt", "=", "true", ";", "if", "(", "HasSPE", "&&", "Is<ISA_LIT>64", ")", "report_fatal_error", "(", "<STR_LIT>", ",", "false", ")", ";", "if", "(", "HasSPE", "&&", "(", "HasAltivec", "||", "HasVSX", "||", "HasFPU", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ",", "false", ")", ";"], "ground_truth": ["if", "(", "!", "HasSPE", ")", "HasFPU", "=", "true", ";"], "File": "PPCSubtarget37", "Func": "initSubtargetFeatures", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17741, "Length": 81, "Cover_Rate": 0.39705882352941174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vshlq_m_r_sv16qi", "(", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vshlq_m_r_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17742, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>IREmitter", "::", "visitLCMPXCHG16_DAG", "(", "const", "SDNode", "*", "N", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "File": "X86IREmitter", "Func": "visitLCMPXCHG16_DAG", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17743, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", ";", "}", "switch", "(", "mode", ")", "{", "case", "SFmode", ":", "case", "DFmode", ":", "case", "XFmode", ":", "case", "QImode", ":", "case", "HImode", ":", "case", "SImode", ":", "simple", ":", "tmp", "=", "ix86_expand_compare", "(", "code", ",", "op0", ",", "op1", ")", ";", "tmp", "=", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "tmp", ",", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "label", ")", ",", "pc_rtx", ")", ";", "emit_jump_insn", "(", "gen_rtx_SET", "(", "pc_rtx", ",", "tmp", ")", ")", ";", "return", ";", "case", "DImode", ":", "if", "(", "TARGET_64BIT", ")", "goto", "simple", ";", "if", "(", "!", "optimize_insn_for_size_p", "(", ")", "&&", "TARGET_STV", "&&", "(", "code", "==", "EQ", "||", "code", "==", "NE", ")", ")", "{", "op0", "=", "force_reg", "(", "mode", ",", "gen_rtx_XOR", "(", "mode", ",", "op0", ",", "op1", ")", ")", ";", "op1", "=", "const0_rtx", ";", "}", "case", "TImode", ":", "{", "rtx", "lo", "[", "<NUM_LIT>", "]", ",", "hi", "[", "<NUM_LIT>", "]", ";", "rtx_code_label", "*", "label2", ";", "enum", "rtx_code", "code1", ",", "code2", ",", "code3", ";", "machine_mode", "submode", ";", "if", "(", "CONSTANT_P", "(", "op0", ")", "&&", "!", "CONSTANT_P", "(", "op1", ")", ")", "{", "std", "::", "swap", "(", "op0", ",", "op1", ")", ";", "code", "=", "swap_condition", "(", "code", ")", ";", "}", "split_double_mode", "(", "mode", ",", "&", "op0", ",", "<NUM_LIT>", ",", "lo", "+", "<NUM_LIT>", ",", "hi", "+", "<NUM_LIT>", ")", ";", "split_double_mode", "(", "mode", ",", "&", "op1", ",", "<NUM_LIT>", ",", "lo", "+", "<NUM_LIT>", ",", "hi", "+", "<NUM_LIT>", ")", ";", "submode", "=", "mode", "==", "DImode", "?", "SImode", ":", "DImode", ";", "if", "(", "(", "code", "==", "EQ", "||", "code", "==", "NE", ")", "&&", "(", "!", "optimize_insn_for_size_p", "(", ")", "||", "hi", "[", "<NUM_LIT>", "]", "==", "const0_rtx", "||", "lo", "[", "<NUM_LIT>", "]", "==", "const0_rtx", ")", ")", "{", "rtx", "xor0", ",", "xor1", ";", "xor1", "=", "hi", "[", "<NUM_LIT>", "]", ";", "if", "(", "hi", "[", "<NUM_LIT>", "]", "!=", "const0_rtx", ")", "xor1", "=", "expand_binop", "(", "submode", ",", "xor_optab", ",", "xor1", ",", "hi", "[", "<NUM_LIT>", "]", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_WIDEN", ")", ";", "xor0", "=", "lo", "[", "<NUM_LIT>", "]", ";", "if", "(", "lo", "[", "<NUM_LIT>", "]", "!=", "const0_rtx", ")", "xor0", "=", "expand_binop", "(", "submode", ",", "xor_optab", ",", "xor0", ",", "lo", "[", "<NUM_LIT>", "]", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_WIDEN", ")", ";", "tmp", "=", "expand_binop", "(", "submode", ",", "ior_optab", ",", "xor1", ",", "xor0", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_WIDEN", ")", ";", "ix86_expand_branch", "(", "code", ",", "tmp", ",", "const0_rtx", ",", "label", ")", ";", "return", ";", "}", "if", "(", "CONST_INT_P", "(", "hi", "[", "<NUM_LIT>", "]", ")", ")", "switch", "(", "code", ")", "{"], "ground_truth": ["case", "LT", ":", "case", "LTU", ":", "case", "GE", ":", "case", "GEU", ":"], "File": "i3865", "Func": "ix86_expand_branch", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17744, "Length": 402, "Cover_Rate": 0.45681818181818185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_mullo_epi32", "(", "__mmask16", "__M", ",", "__m512i", "__A", ",", "__m512i", "__B", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_pmulld512_mask", "(", "(", "__v16si", ")", "__A", ",", "(", "__v16si", ")", "__B", ",", "(", "__v16si", ")", "_mm512_setzero_si512", "(", ")", ",", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_maskz_mullo_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17745, "Length": 52, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_reduce_round_sd", "(", "__m128d", "__W", ",", "__mmask8", "__U", ",", "__m128d", "__A", ",", "__m128d", "__B", ",", "int", "__C", ",", "const", "int", "__R", ")", "{", "return", "(", "__m128d", ")", "__builtin_ia32_reducesd_mask_round", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__B", ",", "__C", ",", "(", "__v2df", ")", "__W", ",", "__U", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512dqintrin1", "Func": "_mm_mask_reduce_round_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17746, "Length": 64, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "ExpandREAD_REGISTER", "(", "N", ",", "Results", ",", "DAG", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Res", "=", "ExpandBITCAST", "(", "N", ",", "DAG", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Res", "=", "Expand64BitShift", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["Res", "=", "LowerREM", "(", "N", ",", "DAG", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "ReplaceNodeResults", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17747, "Length": 62, "Cover_Rate": 0.31313131313131315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Subtarget", ".", "hasDSP", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "BV", "||", "!", "BV", "->", "isConstantSplat", "(", "SplatValue", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ",", "EltSize", ",", "!", "Subtarget", ".", "isLittle", "(", ")", ")", "||", "(", "SplatBitSize", "!=", "EltSize", ")", "||", "(", "SplatValue", ".", "getZExtValue", "(", ")", ">=", "EltSize", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "N", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "Opc", ",", "DL", ",", "Ty", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "SplatValue", ".", "getZExtValue", "(", ")", ",", "DL", ",", "<STR_LIT>", ")", ")", ";"], "File": "MipsSEISelLowering (2)4", "Func": "performDSPShiftCombine", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17748, "Length": 103, "Cover_Rate": 0.6023391812865497, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "obj_filename", "=", "save_temps", "?", "concat", "(", "dumppfx", ",", "<STR_LIT>", ",", "NULL", ")", ":", "make_temp_file", "(", "<STR_LIT>", ")", ";", "temp_files", "[", "num_temps", "++", "]", "=", "src_filename", ";", "temp_files", "[", "num_temps", "++", "]", "=", "obj_filename", ";", "FILE", "*", "src_file", "=", "fopen", "(", "src_filename", ",", "<STR_LIT>", ")", ";", "if", "(", "!", "src_file", ")", "fatal_error", "(", "input_location", ",", "<STR_LIT>", ",", "src_filename", ")", ";", "fprintf", "(", "src_file", ",", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ";", "fprintf", "(", "src_file", ",", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ";", "fclose", "(", "src_file", ")", ";", "struct", "obstack", "argv_obstack", ";", "obstack_init", "(", "&", "argv_obstack", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "target_compiler", ")", ";", "if", "(", "save_temps", ")", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";", "if", "(", "verbose", ")", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "dump_filename", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "src_filename", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "obj_filename", ")", ";", "compile_for_target", "(", "&", "argv_obstack", ")", ";"], "ground_truth": ["return", "obj_filename", ";"], "File": "intelmic-mkoffload", "Func": "generate_target_descr_file", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17749, "Length": 249, "Cover_Rate": 0.8615916955017301, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MBB", "!=", "nullptr", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MBBI", ".", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", ")", ";", "}", "FallthroughMap", "[", "&", "MBBI", "]", "=", "MBB", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "initFallthroughMap", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17750, "Length": 42, "Cover_Rate": 0.5185185185185185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "ShAmt", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Ahi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "A", ",", "ShAmt", ")", ";", "SDValue", "Bhi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "B", ",", "ShAmt", ")", ";", "EVT", "MulVT", "=", "(", "VT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "A", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "MulVT", ",", "A", ")", ";", "B", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "MulVT", ",", "B", ")", ";", "Ahi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "MulVT", ",", "Ahi", ")", ";", "Bhi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "MulVT", ",", "Bhi", ")", ";", "SDValue", "AloBlo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "A", ",", "B", ")", ";", "SDValue", "AloBhi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "A", ",", "Bhi", ")", ";", "SDValue", "AhiBlo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Ahi", ",", "B", ")", ";", "AloBhi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "AloBhi", ",", "ShAmt", ")", ";", "AhiBlo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "AhiBlo", ",", "ShAmt", ")", ";"], "ground_truth": ["SDValue", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "AloBlo", ",", "AloBhi", ")", ";"], "File": "X86ISelLowering (2)2", "Func": "LowerMUL", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17751, "Length": 227, "Cover_Rate": 0.4010600706713781, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isHiImm16", "(", ")", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "if", "(", "const", "MCConstantExpr", "*", "ConstExpr", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Imm", ".", "Value", ")", ")", "{", "int64_t", "Value", "=", "ConstExpr", "->", "getValue", "(", ")", ";", "return", "Value", "!=", "<NUM_LIT>", "&&", "isShiftedUInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "Value", ")", ";", "}", "if", "(", "const", "<ISA_LIT>MCExpr", "*", "SymbolRefExpr", "=", "dyn_cast", "<", "<ISA_LIT>MCExpr", ">", "(", "Imm", ".", "Value", ")", ")", "return", "SymbolRefExpr", "->", "getKind", "(", ")", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_ABS_HI", ";"], "ground_truth": ["if", "(", "const", "MCBinaryExpr", "*", "BinaryExpr", "=", "dyn_cast", "<", "MCBinaryExpr", ">", "(", "Imm", ".", "Value", ")", ")", "if", "(", "const", "<ISA_LIT>MCExpr", "*", "SymbolRefExpr", "=", "dyn_cast", "<", "<ISA_LIT>MCExpr", ">", "(", "BinaryExpr", "->", "getLHS", "(", ")", ")", ")", "return", "SymbolRefExpr", "->", "getKind", "(", ")", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_ABS_HI", ";"], "File": "LanaiAsmParser (2)", "Func": "isHiImm16", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17752, "Length": 133, "Cover_Rate": 0.9708029197080292, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "II", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "II", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "}", "}", "Type", "*", "ValTy", "=", "getPayload", "(", "Val", ")", "->", "getType", "(", ")", ";"], "ground_truth": ["if", "(", "auto", "*", "VecTy", "=", "dyn_cast", "<", "VectorType", ">", "(", "ValTy", ")", ")", "{"], "File": "HexagonVectorCombine", "Func": "getMask", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17753, "Length": 49, "Cover_Rate": 0.3656716417910448, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "<ISA_LIT>InstrInfo", "::", "getDefaultRsrcDataFormat", "(", ")", "const", "{", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "<ISA_LIT>Subtarget", "::", "GFX10", ")", "{", "return", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "|", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "|", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";", "}", "uint64_t", "RsrcDataFormat", "=", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "ST", ".", "isAmdHsaOS", "(", ")", ")", "{"], "File": "SIInstrInfo110", "Func": "getDefaultRsrcDataFormat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17754, "Length": 55, "Cover_Rate": 0.5392156862745098, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCRegisterInfo", "*", "X", "=", "new", "MCRegisterInfo", "(", ")", ";", "Init<ISA_LIT>MCRegisterInfo", "(", "X", ",", "RA", ",", "<ISA_LIT>_MC", "::", "getDwarfRegFlavour", "(", "TT", ",", "false", ")", ",", "<ISA_LIT>_MC", "::", "getDwarfRegFlavour", "(", "TT", ",", "true", ")", ",", "RA", ")", ";", "<ISA_LIT>_MC", "::", "initLLVMToSEHAndCVRegMapping", "(", "X", ")", ";"], "ground_truth": ["return", "X", ";"], "File": "X86MCTargetDesc28", "Func": "createX86MCRegisterInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17755, "Length": 46, "Cover_Rate": 0.5348837209302325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetOperandInfo", "*", "OpInfo", "=", "<ISA_LIT>Insts", "[", "Opcode", "]", ".", "OpInfo", ";", "if", "(", "!", "OpInfo", ")", "return", "false", ";", "assert", "(", "NumOps", ">=", "<NUM_LIT>", "&&", "OpInfo", "[", "<NUM_LIT>", "]", ".", "RegClass", "==", "<STR_LIT>", "&&", "OpInfo", "[", "<NUM_LIT>", "]", ".", "RegClass", "==", "<STR_LIT>", "&&", "OpInfo", "[", "<NUM_LIT>", "]", ".", "RegClass", "==", "<STR_LIT>", "&&", "OpInfo", "[", "<NUM_LIT>", "]", ".", "RegClass", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "<STR_LIT>", ",", "decodeRd", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "<STR_LIT>", ",", "decodeRs", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "<STR_LIT>", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "int", "Offset", "=", "getImm8", "(", "insn", ")", "*", "<NUM_LIT>", ";", "if", "(", "getUBit", "(", "insn", ")", "==", "<NUM_LIT>", ")", "Offset", "=", "-", "Offset", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Offset", ")", ")", ";", "NumOpsAdded", "=", "<NUM_LIT>", ";"], "ground_truth": ["return", "true", ";"], "File": "ThumbDisassemblerCore1", "Func": "DisassembleThumb2LdStDual", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17756, "Length": 174, "Cover_Rate": 0.8169014084507042, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "getEMachine", "(", ")", "==", "ELF", "::", "EM_386", ")", "{", "if", "(", "IsPCRel", ")", "{", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_386_GOTPC", ";", "break", ";", "case", "FK_PCRel_1", ":", "case", "FK_Data_1", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R_386_PC8", ";", "break", ";", "}", "break", ";", "case", "FK_PCRel_2", ":", "case", "FK_Data_2", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R_386_PC16", ";", "break", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "case", "FK_PCRel_4", ":", "case", "FK_Data_4", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R_386_PC32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_PLT", ":", "Type", "=", "ELF", "::", "R_386_PLT32", ";", "break", ";", "}", "break", ";", "}", "}", "else", "{", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_386_GOTPC", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "FK_PCRel_4", ":", "case", "FK_Data_4", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R_386_32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_GOT", ":", "Type", "=", "ELF", "::", "R_386_GOT32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_PLT", ":", "Type", "=", "ELF", "::", "R_386_PLT32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTOFF", ":", "Type", "=", "ELF", "::", "R_386_GOTOFF", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSGD", ":", "Type", "=", "ELF", "::", "R_386_TLS_GD", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TPOFF", ":"], "ground_truth": ["Type", "=", "ELF", "::", "R_386_TLS_LE_32", ";"], "File": "X86ELFObjectWriter11", "Func": "GetRelocType", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17757, "Length": 297, "Cover_Rate": 0.3077720207253886, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GlobalBaseReg", "=", "<NUM_LIT>", ";", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SPUISelDAGToDAG", "Func": "runOnMachineFunction", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17758, "Length": 15, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "OpenRISCRegisterInfo", "Func": "getPointerRegClass", "Target": "OpenRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17759, "Length": 8, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>FrameLowering", "(", "const", "<ISA_LIT>Subtarget", "&", "sti", ")", ":", "TargetFrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsDown", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "BPFFrameLowering11", "Func": "BPFFrameLowering", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17760, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "is256BitVector", "(", ")", "||", "VT", ".", "is512BitVector", "(", ")", ")", "{", "if", "(", "VT", ".", "is256BitVector", "(", ")", "&&", "IdxVal", "==", "<NUM_LIT>", ")", "{", "if", "(", "(", "Subtarget", ".", "hasAVX", "(", ")", "&&", "(", "EltVT", "==", "<STR_LIT>", "||", "EltVT", "==", "<STR_LIT>", ")", ")", "||", "(", "Subtarget", ".", "hasAVX2", "(", ")", "&&", "EltVT", "==", "<STR_LIT>", ")", ")", "{", "SDValue", "N1Vec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "N1", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "N0", ",", "N1Vec", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "}", "}", "unsigned", "NumEltsIn128", "=", "<NUM_LIT>", "/", "EltSizeInBits", ";", "assert", "(", "isPowerOf2_32", "(", "NumEltsIn128", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "VT", ".", "is128BitVector", "(", ")", "&&", "IdxVal", ">=", "NumEltsIn128", "&&", "(", "(", "Subtarget", ".", "hasAVX2", "(", ")", "&&", "EltSizeInBits", "!=", "<NUM_LIT>", ")", "||", "(", "Subtarget", ".", "hasAVX", "(", ")", "&&", "(", "EltSizeInBits", ">=", "<NUM_LIT>", ")", "&&", "MayFoldLoad", "(", "N1", ")", ")", ")", ")", "{", "SDValue", "N1SplatVec", "=", "DAG", ".", "getSplatBuildVector", "(", "VT", ",", "dl", ",", "N1", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "BlendMask", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "BlendMask", ".", "push_back", "(", "i", "==", "IdxVal", "?", "i", "+", "NumElts", ":", "i", ")", ";", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "N0", ",", "N1SplatVec", ",", "BlendMask", ")", ";", "}", "SDValue", "V", "=", "extract128BitVector", "(", "N0", ",", "IdxVal", ",", "DAG", ",", "dl", ")", ";", "unsigned", "IdxIn128", "=", "IdxVal", "&", "(", "NumEltsIn128", "-", "<NUM_LIT>", ")", ";", "V", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "V", ".", "getValueType", "(", ")", ",", "V", ",", "N1", ",", "DAG", ".", "getIntPtrConstant", "(", "IdxIn128", ",", "dl", ")", ")", ";", "return", "insert128BitVector", "(", "N0", ",", "V", ",", "IdxVal", ",", "DAG", ",", "dl", ")", ";", "}", "assert", "(", "VT", ".", "is128BitVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "IdxVal", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "(", "N0", ".", "getNode", "(", ")", ")", ")", "{", "if", "(", "EltVT", "==", "<STR_LIT>", "||", "EltVT", "==", "<STR_LIT>", "||", "EltVT", "==", "<STR_LIT>", "||", "EltVT", "==", "<STR_LIT>", "||", "EltVT", "==", "<STR_LIT>", ")", "{", "N1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "N1", ")", ";", "return", "getShuffleVectorZeroOrUndef", "(", "N1", ",", "<NUM_LIT>", ",", "true", ",", "Subtarget", ",", "DAG", ")", ";", "}", "if", "(", "EltVT", "==", "<STR_LIT>", "||", "EltVT", "==", "<STR_LIT>", ")", "{", "N1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N1", ")", ";", "MVT", "ShufVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ShufVT", ",", "N1", ")", ";", "N1", "=", "getShuffleVectorZeroOrUndef", "(", "N1", ",", "<NUM_LIT>", ",", "true", ",", "Subtarget", ",", "DAG", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "N1", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)5", "Func": "LowerINSERT_VECTOR_ELT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17761, "Length": 471, "Cover_Rate": 0.327538247566064, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "const_ok_for_mcore", "(", "val", ")", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "TARGET_HARDLIT", "&&", "mcore_const_ok_for_inline", "(", "val", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "mcore3", "Func": "mcore_and_cost", "Target": "mcore", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 17762, "Length": 28, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isVShiftLImm", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "VT", ",", "Cnt", ")", ")", "{", "SDValue", "RHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "VT", ",", "DAG", ".", "getConstant", "(", "Cnt", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "RHS", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "isVShiftRImm", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "VT", ",", "Cnt", ")", ")", "{", "SDValue", "RHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "VT", ",", "DAG", ".", "getConstant", "(", "Cnt", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "RHS", ")", ";", "}"], "ground_truth": ["break", ";"], "File": "AArch64ISelLowering113", "Func": "PerformShiftCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17763, "Length": 160, "Cover_Rate": 0.4984423676012461, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "STI", ".", "getInstrInfo", "(", ")", "->", "storeRegToStack", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ",", "false", ",", "<ISA_LIT>FI", "->", "getISRRegFI", "(", "<NUM_LIT>", ")", ",", "PtrRC", ",", "STI", ".", "getRegisterInfo", "(", ")", ",", "<NUM_LIT>", ")", ";", "unsigned", "InsPosition", "=", "<NUM_LIT>", ";", "unsigned", "InsSize", "=", "<NUM_LIT>", ";", "unsigned", "SrcReg", "=", "<STR_LIT>", ";", "if", "(", "IntKind", "==", "<STR_LIT>", ")", "{", "SrcReg", "=", "<STR_LIT>", ";", "InsPosition", "=", "<NUM_LIT>", ";", "InsSize", "=", "<NUM_LIT>", ";", "}", "else", "InsSize", "=", "StringSwitch", "<", "unsigned", ">", "(", "IntKind", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Default", "(", "<NUM_LIT>", ")", ";", "assert", "(", "InsSize", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "STI", ".", "getInstrInfo", "(", ")", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "InsPosition", ")", ".", "addImm", "(", "InsSize", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "STI", ".", "getInstrInfo", "(", ")", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";"], "ground_truth": ["if", "(", "!", "STI", ".", "useSoftFloat", "(", ")", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "STI", ".", "getInstrInfo", "(", ")", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";"], "File": "MipsSEFrameLowering1", "Func": "emitInterruptPrologueStub", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17764, "Length": 306, "Cover_Rate": 0.3923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "MEM", ")", "operands", "[", "<NUM_LIT>", "]", "=", "force_reg", "(", "Pmode", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "else", "if", "(", "TLS_SYMBOLIC_CONST", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "operands", "[", "<NUM_LIT>", "]", "=", "legitimize_tls_address", "(", "operands", "[", "<NUM_LIT>", "]", ",", "temp", ")", ";"], "ground_truth": ["else", "if", "(", "flag_pic", ")", "operands", "[", "<NUM_LIT>", "]", "=", "legitimize_pic_address", "(", "operands", "[", "<NUM_LIT>", "]", ",", "temp", ")", ";"], "File": "s390", "Func": "emit_symbolic_move", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 17765, "Length": 73, "Cover_Rate": 0.73, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcvtq_n_f16_u16", "(", "uint16x8_t", "__a", ",", "const", "int", "__imm6", ")", "{"], "ground_truth": ["return", "__builtin_mve_vcvtq_n_to_f_uv8hf", "(", "__a", ",", "__imm6", ")", ";"], "File": "arm", "Func": "mve___arm_vcvtq_n_f16_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17766, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "getImm", "(", ")", "const", "{", "assert", "(", "(", "Kind", "==", "k_Immediate", "||", "Kind", "==", "k_LSAImm", ")", "&&", "<STR_LIT>", ")", ";", "return", "Imm", ".", "Val", ";"], "ground_truth": ["}"], "File": "MipsAsmParser29", "Func": "getImm", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17767, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "I", "^", "<NUM_LIT>", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "&&", "(", "RxSBG", "[", "I", "]", ".", "Mask", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "if", "(", "auto", "*", "Load", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Op0", ".", "getNode", "(", ")", ")", ")", "if", "(", "Load", "->", "getMemoryVT", "(", ")", "==", "<STR_LIT>", ")", "return", "nullptr", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "&&", "detectOrAndInsertion", "(", "Op0", ",", "RxSBG", "[", "I", "]", ".", "Mask", ")", ")", "{", "Opcode", "=", "<STR_LIT>", ";", "if", "(", "Subtarget", "->", "hasMiscellaneousExtensions", "(", ")", ")", "Opcode", "=", "<STR_LIT>", ";", "}", "SDLoc", "DL", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "Ops", "[", "<NUM_LIT>", "]", "=", "{", "convertTo", "(", "DL", ",", "<STR_LIT>", ",", "Op0", ")", ",", "convertTo", "(", "DL", ",", "<STR_LIT>", ",", "RxSBG", "[", "I", "]", ".", "Input", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "RxSBG", "[", "I", "]", ".", "Start", ",", "DL", ",", "<STR_LIT>", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "RxSBG", "[", "I", "]", ".", "End", ",", "DL", ",", "<STR_LIT>", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "RxSBG", "[", "I", "]", ".", "Rotate", ",", "DL", ",", "<STR_LIT>", ")", "}", ";", "N", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "DL", ",", "<STR_LIT>", ",", "Ops", ")", ";", "return", "convertTo", "(", "DL", ",", "VT", ",", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ")", ".", "getNode", "(", ")", ";"], "ground_truth": ["}"], "File": "SystemZISelDAGToDAG41", "Func": "tryRxSBG", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17768, "Length": 228, "Cover_Rate": 0.5846153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "RegA", "=", "A", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "Register", "RegB", "=", "B", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "AllOpsMatch", "=", "MAI", ".", "getRegisterAlias", "(", "A", ".", "getMF", "(", ")", ",", "RegA", ")", "==", "MAI", ".", "getRegisterAlias", "(", "B", "->", "getMF", "(", ")", ",", "RegB", ")", ";", "}", "else", "{", "AllOpsMatch", "=", "A", ".", "getOperand", "(", "i", ")", ".", "isIdenticalTo", "(", "B", "->", "getOperand", "(", "i", ")", ")", ";", "}", "}"], "ground_truth": ["if", "(", "AllOpsMatch", ")", "return", "true", ";"], "File": "SPIRVModuleAnalysis1", "Func": "findSameInstrInMS", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17769, "Length": 87, "Cover_Rate": 0.40654205607476634, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "showImproveSimpleJumpintoIf", "(", "HeadMBB", ",", "TrueMBB", ",", "FalseMBB", ",", "LandBlk", ",", "<NUM_LIT>", ")", ";", ")", ";", "const", "TargetRegisterClass", "*", "I32RC", "=", "TRI", "->", "getCFGStructurizerRegClass", "(", "<STR_LIT>", ")", ";", "if", "(", "!", "MigrateTrue", "||", "!", "MigrateFalse", ")", "{", "return", "<NUM_LIT>", ";", "}", "int", "NumNewBlk", "=", "<NUM_LIT>", ";", "bool", "LandBlkHasOtherPred", "=", "(", "LandBlk", "->", "pred_size", "(", ")", ">", "<NUM_LIT>", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "insertInstrBefore", "(", "LandBlk", ",", "<STR_LIT>", ")", ";", "if", "(", "LandBlkHasOtherPred", ")", "{", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "unsigned", "CmpResReg", "=", "HeadMBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "I32RC", ")", ";", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "insertCondBranchBefore", "(", "LandBlk", ",", "I", ",", "<STR_LIT>", ",", "CmpResReg", ",", "DebugLoc", "(", ")", ")", ";", "}", "unsigned", "InitReg", "=", "HeadMBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "I32RC", ")", ";", "insertCondBranchBefore", "(", "LandBlk", ",", "I", ",", "<STR_LIT>", ",", "InitReg", ",", "DebugLoc", "(", ")", ")", ";", "if", "(", "MigrateTrue", ")", "{", "migrateInstruction", "(", "TrueMBB", ",", "LandBlk", ",", "I", ")", ";", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "}", "insertInstrBefore", "(", "I", ",", "<STR_LIT>", ")", ";", "if", "(", "MigrateFalse", ")", "{", "migrateInstruction", "(", "FalseMBB", ",", "LandBlk", ",", "I", ")", ";"], "ground_truth": ["report_fatal_error", "(", "<STR_LIT>", ")", ";"], "File": "AMDILCFGStructurizer11", "Func": "improveSimpleJumpintoIf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17770, "Length": 198, "Cover_Rate": 0.43326039387308535, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "||", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "||", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "RISCVInstrInfo26", "Func": "isAsCheapAsAMove", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17771, "Length": 187, "Cover_Rate": 0.6338983050847458, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isExtendedBUILD_VECTOR", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "bool", "isSigned", ")", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "&&", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDNode", "*", "BVN", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ";", "if", "(", "BVN", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "<STR_LIT>", "||", "BVN", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "unsigned", "LoElt", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isBigEndian", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "unsigned", "HiElt", "=", "<NUM_LIT>", "-", "LoElt", ";", "ConstantSDNode", "*", "Lo0", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BVN", "->", "getOperand", "(", "LoElt", ")", ")", ";", "ConstantSDNode", "*", "Hi0", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BVN", "->", "getOperand", "(", "HiElt", ")", ")", ";", "ConstantSDNode", "*", "Lo1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BVN", "->", "getOperand", "(", "LoElt", "+", "<NUM_LIT>", ")", ")", ";", "ConstantSDNode", "*", "Hi1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BVN", "->", "getOperand", "(", "HiElt", "+", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["if", "(", "!", "Lo0", "||", "!", "Hi0", "||", "!", "Lo1", "||", "!", "Hi1", ")", "return", "false", ";"], "File": "ARMISelLowering (2)", "Func": "isExtendedBUILD_VECTOR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17772, "Length": 191, "Cover_Rate": 0.47277227722772275, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "op", ".", "isImm", "(", ")", "&&", "op", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "XCoreInstrInfo (2)", "Func": "isZeroImm", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17773, "Length": 16, "Cover_Rate": 0.6153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "key", ".", "m_Addend", "=", "<NUM_LIT>", ";", "m_GotTLSGdEntriesMap", "[", "key", "]", "=", "pEntry", ";", "}", "else", "if", "(", "pType", "==", "llvm", "::", "ELF", "::", "R_MIPS_TLS_GOTTPREL", ")", "{", "GotEntryKey", "key", ";", "key", ".", "m_GOTPage", "=", "m_CurrentGOTPart", ";", "key", ".", "m_pInfo", "=", "pInfo", ";", "key", ".", "m_Addend", "=", "<NUM_LIT>", ";", "m_GotTLSGotEntriesMap", "[", "key", "]", "=", "pEntry", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MipsGOT", "Func": "recordTLSEntry", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17774, "Length": 63, "Cover_Rate": 0.49606299212598426, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "loopMBB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "loopMBB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "BB", "=", "loopMBB", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "LL", ")", ",", "OldVal", ")", ".", "addReg", "(", "Ptr", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "if", "(", "Nand", ")", "{", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "AND", ")", ",", "AndRes", ")", ".", "addReg", "(", "OldVal", ")", ".", "addReg", "(", "Incr", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "NOR", ")", ",", "StoreVal", ")", ".", "addReg", "(", "ZERO", ")", ".", "addReg", "(", "AndRes", ")", ";", "}", "else", "if", "(", "BinOpcode", ")", "{", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "StoreVal", ")", ".", "addReg", "(", "OldVal", ")", ".", "addReg", "(", "Incr", ")", ";", "}", "else", "{", "StoreVal", "=", "Incr", ";", "}"], "ground_truth": ["BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "SC", ")", ",", "Success", ")", ".", "addReg", "(", "StoreVal", ")", ".", "addReg", "(", "Ptr", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "File": "MipsISelLowering100", "Func": "emitAtomicBinary", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17775, "Length": 180, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULibCalls", "Func": "replaceCall", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17776, "Length": 7, "Cover_Rate": 0.3181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "PhysReg", "==", "<STR_LIT>", "||", "PhysReg", "==", "<STR_LIT>", "||", "PhysReg", "==", "<STR_LIT>", "||", "PhysReg", "==", "<STR_LIT>", "||", "PhysReg", "==", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "TPCRegisterInfo", "Func": "isConstantPhysReg", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17777, "Length": 22, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "tilegx_emit_setcc_internal", "(", "operands", "[", "<NUM_LIT>", "]", ",", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "cmp_mode", ")", ";"], "ground_truth": ["}"], "File": "tilegx", "Func": "tilegx_emit_setcc", "Target": "tilegx", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 17778, "Length": 30, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FunctionInfo", "::", "initializeBaseYamlFields", "(", "const", "yaml", "::", "<ISA_LIT>FunctionInfo", "&", "YamlMFI", ")", "{"], "ground_truth": ["if", "(", "YamlMFI", ".", "HasRedZone", ".", "hasValue", "(", ")", ")", "HasRedZone", "=", "YamlMFI", ".", "HasRedZone", ";"], "File": "AArch64MachineFunctionInfo", "Func": "initializeBaseYamlFields", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17779, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_mve_vstrhq_p_fv8hf", "(", "(", "__builtin_neon_hi", "*", ")", "__addr", ",", "__value", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vstrhq_p_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17780, "Length": 14, "Cover_Rate": 0.5185185185185185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "assert", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", ";", "SDValue", "Tmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Tmp", ")", ";"], "ground_truth": ["}"], "File": "SparcISelLowering1", "Func": "LowerSINT_TO_FP", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17781, "Length": 65, "Cover_Rate": 0.7647058823529411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "arc_multcost", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "if", "(", "TARGET_NOMPY_SET", ")", "arc_multcost", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "ARC_TUNE_ARC700_4_2_XMAC", ":", "arc_multcost", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "if", "(", "TARGET_NOMPY_SET", ")", "arc_multcost", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "ARC_TUNE_ARC600", ":", "if", "(", "TARGET_MUL64_SET", ")", "{", "arc_multcost", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "break", ";", "}", "default", ":", "arc_multcost", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "break", ";", "}", "if", "(", "TARGET_NOMPY_SET", "&&", "TARGET_ARC600_FAMILY", ")", "error", "(", "<STR_LIT>", ")", ";", "if", "(", "!", "TARGET_DPFP", "&&", "TARGET_DPFP_DISABLE_LRSR", ")", "error", "(", "<STR_LIT>", ")", ";", "if", "(", "(", "TARGET_DPFP_FAST_SET", "&&", "TARGET_DPFP_COMPACT_SET", ")", "||", "(", "TARGET_SPFP_FAST_SET", "&&", "TARGET_SPFP_COMPACT_SET", ")", ")", "error", "(", "<STR_LIT>", ")", ";", "if", "(", "TARGET_SPFP_FAST_SET", "&&", "TARGET_ARC600_FAMILY", ")", "error", "(", "<STR_LIT>", ")", ";", "if", "(", "(", "TARGET_DPFP_FAST_SET", "||", "TARGET_DPFP_COMPACT_SET", "||", "TARGET_SPFP", ")", "&&", "TARGET_HARD_FLOAT", ")", "error", "(", "<STR_LIT>", ")", ";", "if", "(", "flag_pic", "&&", "TARGET_ARC600_FAMILY", ")", "{", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", ",", "arc_cpu_string", ")", ";", "flag_pic", "=", "<NUM_LIT>", ";", "}", "arc_init_reg_tables", "(", ")", ";", "memset", "(", "arc_punct_chars", ",", "<NUM_LIT>", ",", "sizeof", "(", "arc_punct_chars", ")", ")", ";", "arc_punct_chars", "[", "'#'", "]", "=", "<NUM_LIT>", ";", "arc_punct_chars", "[", "'*'", "]", "=", "<NUM_LIT>", ";", "arc_punct_chars", "[", "'?'", "]", "=", "<NUM_LIT>", ";", "arc_punct_chars", "[", "'!'", "]", "=", "<NUM_LIT>", ";", "arc_punct_chars", "[", "'^'", "]", "=", "<NUM_LIT>", ";", "arc_punct_chars", "[", "'&'", "]", "=", "<NUM_LIT>", ";", "arc_punct_chars", "[", "'+'", "]", "=", "<NUM_LIT>", ";", "arc_punct_chars", "[", "'_'", "]", "=", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "optimize", ">", "<NUM_LIT>", "&&", "!", "TARGET_NO_COND_EXEC", ")", "{"], "File": "arc8", "Func": "arc_init", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 17782, "Length": 246, "Cover_Rate": 0.6542553191489362, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "AMDGPUCFGStructurizer", "::", "getContinueZeroOpcode", "(", "int", "OldOpcode", ")", "{", "switch", "(", "OldOpcode", ")", "{", "case", "AMDGPU", "::", "JUMP_COND", ":"], "ground_truth": ["case", "AMDGPU", "::", "JUMP", ":", "return", "AMDGPU", "::", "CONTINUE_LOGICALZ_i32", ";"], "File": "AMDILCFGStructurizer1", "Func": "getContinueZeroOpcode", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17783, "Length": 29, "Cover_Rate": 0.6904761904761905, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "high_in2", "=", "force_reg", "(", "DImode", ",", "high_in2", ")", ";", "if", "(", "unsigned_p", ")", "emit_insn", "(", "gen_subdi3_compare1", "(", "high_dest", ",", "high_in1", ",", "high_in2", ")", ")", ";", "else", "emit_insn", "(", "gen_subvdi_insn", "(", "high_dest", ",", "high_in1", ",", "high_in2", ")", ")", ";", "}", "else", "{", "if", "(", "CONST_INT_P", "(", "low_in2", ")", ")", "{", "high_in2", "=", "force_reg", "(", "DImode", ",", "high_in2", ")", ";"], "ground_truth": ["emit_insn", "(", "gen_subdi3_compare1_imm", "(", "low_dest", ",", "low_in1", ",", "low_in2", ",", "GEN_INT", "(", "-", "INTVAL", "(", "low_in2", ")", ")", ")", ")", ";"], "File": "aarch646", "Func": "aarch64_expand_subvti", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17784, "Length": 79, "Cover_Rate": 0.42245989304812837, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegStrictDom", "|=", "mergeScore", "(", "M", ",", "VgprScores", "[", "T", "]", "[", "J", "]", ",", "Other", ".", "VgprScores", "[", "T", "]", "[", "J", "]", ")", ";", "}", "if", "(", "T", "==", "VM_CNT", ")", "{", "for", "(", "int", "J", "=", "<NUM_LIT>", ";", "J", "<=", "VgprUB", ";", "J", "++", ")", "{", "unsigned", "char", "NewVmemTypes", "=", "VgprVmemTypes", "[", "J", "]", "|", "Other", ".", "VgprVmemTypes", "[", "J", "]", ";", "RegStrictDom", "|=", "NewVmemTypes", "!=", "VgprVmemTypes", "[", "J", "]", ";", "VgprVmemTypes", "[", "J", "]", "=", "NewVmemTypes", ";", "}", "}", "if", "(", "T", "==", "LGKM_CNT", ")", "{", "for", "(", "int", "J", "=", "<NUM_LIT>", ";", "J", "<=", "SgprUB", ";", "J", "++", ")", "{", "RegStrictDom", "|=", "mergeScore", "(", "M", ",", "SgprScores", "[", "J", "]", ",", "Other", ".", "SgprScores", "[", "J", "]", ")", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts16", "Func": "merge", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17785, "Length": 124, "Cover_Rate": 0.32124352331606215, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "(", "uint32_t", "SizeInBits", ",", "StringRef", "TypeName", ")", ":", "Name", "(", "TypeName", ")", "{", "Kind", "=", "<STR_LIT>", ";", "BTFType", ".", "Info", "=", "Kind", "<<", "<NUM_LIT>", ";"], "ground_truth": ["BTFType", ".", "Size", "=", "roundupToBytes", "(", "SizeInBits", ")", ";"], "File": "BTFDebug1", "Func": "BTFTypeFloat", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17786, "Length": 35, "Cover_Rate": 0.875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";"], "ground_truth": ["CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "DAG", ".", "getEntryNode", "(", ")", ")", ".", "setCallee", "(", "CallingConv", "::", "C", ",", "IntPtrTy", ",", "DAG", ".", "getTargetExternalSymbol", "(", "<STR_LIT>", ",", "getPointerTy", "(", ")", ")", ",", "std", "::", "move", "(", "Args", ")", ",", "<NUM_LIT>", ")", ";"], "File": "PPCISelLowering8", "Func": "lowerTLSCall", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17787, "Length": 53, "Cover_Rate": 0.40458015267175573, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isSCSrcB16", "(", ")", "const", "{", "return", "isRegOrInlineNoMods", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isSCSrcB16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17788, "Length": 15, "Cover_Rate": 0.7894736842105263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "MB", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "unsigned", "MB", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", ")", "MB", "=", "<NUM_LIT>", ";", "else", "if", "(", "SrcVT", "==", "<STR_LIT>", ")", "MB", "=", "<NUM_LIT>", ";", "else", "MB", "=", "<NUM_LIT>", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "MB", ")", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "PPCFastISel (2)", "Func": "PPCEmitIntExt", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17789, "Length": 117, "Cover_Rate": 0.34310850439882695, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "body", "=", "(", "code", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ";", "unw_word", "rlen", ";"], "ground_truth": ["rlen", "=", "(", "code", "&", "<NUM_LIT>", ")", ";"], "File": "unwind-ia64", "Func": "unw_decode_r1", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17790, "Length": 22, "Cover_Rate": 0.38596491228070173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "sibcall", ")", "tmp", "=", "ret_rtx", ";", "else", "tmp", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "Pmode", ",", "LR_REGNUM", ")", ")", ";", "gcc_assert", "(", "CONST_INT_P", "(", "callee_abi", ")", ")", ";", "callee_abi", "=", "gen_rtx_UNSPEC", "(", "DImode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "callee_abi", ")", ",", "UNSPEC_CALLEE_ABI", ")", ";", "vec", "=", "gen_rtvec", "(", "<NUM_LIT>", ",", "call", ",", "callee_abi", ",", "tmp", ")", ";", "call", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "vec", ")", ";", "aarch64_emit_call_insn", "(", "call", ")", ";"], "ground_truth": ["}"], "File": "aarch64", "Func": "aarch64_expand_call", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17791, "Length": 75, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256d", ")", "__builtin_ia32_scalefpd256_mask", "(", "(", "__v4df", ")", "__A", ",", "(", "__v4df", ")", "__B", ",", "(", "__v4df", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_mask_scalef_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17792, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "AMDGPU", "::", "V_MOV_B64_PSEUDO", ":", "case", "AMDGPU", "::", "S_MOV_B32", ":", "case", "AMDGPU", "::", "S_MOV_B64", ":"], "ground_truth": ["case", "AMDGPU", "::", "COPY", ":"], "File": "SIFoldOperands18", "Func": "isSafeToFold", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17793, "Length": 20, "Cover_Rate": 0.37735849056603776, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_MODE", "(", "insn", ")", "==", "SImode", ")", "{"], "ground_truth": ["while", "(", "GET_MODE", "(", "insn", ")", "!=", "QImode", ")", "insn", "=", "NEXT_INSN", "(", "insn", ")", ";"], "File": "bfin", "Func": "find_next_insn_start", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 17794, "Length": 26, "Cover_Rate": 0.5909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", "==", "MBB", ".", "end", "(", ")", ")", "return", "false", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "TBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "return", "false", ";", "}", "BranchPredicate", "Pred", "=", "getBranchPredicate", "(", "I", "->", "getOpcode", "(", ")", ")", ";"], "ground_truth": ["if", "(", "Pred", "==", "INVALID_BR", ")", "return", "true", ";"], "File": "SIInstrInfo112", "Func": "analyzeBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17795, "Length": 62, "Cover_Rate": 0.32124352331606215, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CooperTargetMachine", "::", "CooperTargetMachine", "(", "const", "Module", "&", "M", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "<ISA_LIT>TargetMachine", "(", "M", ",", "FS", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "PIC16TargetMachine1", "Func": "CooperTargetMachine", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17796, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "int", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_ucomieq_sd", "(", "__m128d", "__A", ",", "__m128d", "__B", ")", "{", "return", "__builtin_ia32_ucomisdeq", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "emmintrin", "Func": "_mm_ucomieq_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17797, "Length": 37, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>_64TargetMachine", "::", "<ISA_LIT>_64TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "<ISA_LIT>TargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "true", ")", ",", "DL", "(", "<STR_LIT>", "<STR_LIT>", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "JITInfo", "(", "*", "this", ")", ",", "STTI", "(", "&", "TLInfo", ")", ",", "VTTI", "(", "&", "TLInfo", ")", "{"], "ground_truth": ["}"], "File": "X86TargetMachine106", "Func": "X86_64TargetMachine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17798, "Length": 103, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MRI", "->", "getRegClass", "(", "PR", ".", "R", ")", "!=", "PredRC", ")", "return", "false", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "for", "(", "const", "MachineOperand", "&", "MO", ":", "DefI", "->", "operands", "(", ")", ")", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isUse", "(", ")", ")", "WorkQ", ".", "push", "(", "Register", "(", "MO", ".", "getReg", "(", ")", ")", ")", ";", "break", ";"], "ground_truth": ["default", ":"], "File": "HexagonGenPredicate17", "Func": "isScalarPred", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17799, "Length": 98, "Cover_Rate": 0.41702127659574467, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "BB", ";", "++", "It", ";", "MachineBasicBlock", "*", "thisMBB", "=", "BB", ";", "MachineFunction", "*", "F", "=", "BB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "copy0MBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "sinkMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "F", "->", "insert", "(", "It", ",", "copy0MBB", ")", ";", "F", "->", "insert", "(", "It", ",", "sinkMBB", ")", ";", "sinkMBB", "->", "splice", "(", "sinkMBB", "->", "begin", "(", ")", ",", "BB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "sinkMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "copy0MBB", ")", ";", "BB", "->", "addSuccessor", "(", "sinkMBB", ")", ";"], "ground_truth": ["BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "Opc2", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";"], "File": "Mips16ISelLowering15", "Func": "emitSelT16", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17800, "Length": 171, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "rs6000_eliminate_indexed_memrefs", "(", "rtx", "operands", "[", "<NUM_LIT>", "]", ")", "{", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "MEM", "&&", "GET_CODE", "(", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ")", "!=", "REG", "&&", "!", "legitimate_constant_pool_address_p", "(", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ",", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ",", "false", ")", ")", "operands", "[", "<NUM_LIT>", "]", "=", "replace_equiv_address", "(", "operands", "[", "<NUM_LIT>", "]", ",", "copy_addr_to_reg", "(", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ")", ")", ";", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "MEM", "&&", "GET_CODE", "(", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ")", "!=", "REG", "&&", "!", "legitimate_constant_pool_address_p", "(", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ",", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ",", "false", ")", ")", "operands", "[", "<NUM_LIT>", "]", "=", "replace_equiv_address", "(", "operands", "[", "<NUM_LIT>", "]", ",", "copy_addr_to_reg", "(", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "rs60007", "Func": "rs6000_eliminate_indexed_memrefs", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17801, "Length": 166, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCCodeEmitter", "*", "llvm", "::", "create<ISA_LIT>MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "MCII", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "<ISA_LIT>MCCodeEmitter", "(", "MCII", ",", "Ctx", ")", ";"], "ground_truth": ["}"], "File": "M88kMCCodeEmitter", "Func": "createM88kMCCodeEmitter", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17802, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "double", "r", ";"], "ground_truth": ["__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "r", ")", ":", "<STR_LIT>", "(", "x", ")", ")", ";"], "File": "ppu", "Func": "intrinsics___fnabs", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17803, "Length": 18, "Cover_Rate": 0.5806451612903226, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InConstantPool", "=", "false", ";"], "ground_truth": ["OutStreamer", ".", "EmitDataRegion", "(", "MCDR_DataRegionEnd", ")", ";"], "File": "ARMAsmPrinter1", "Func": "EmitFunctionBodyEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17804, "Length": 11, "Cover_Rate": 0.4230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "pred", "?", "pred", ":", "pred", "=", "gen_reg_rtx", "(", "BImode", ")", ";"], "ground_truth": ["}"], "File": "nvptx", "Func": "nvptx_get_unisimt_predicate", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 17805, "Length": 13, "Cover_Rate": 0.4482758620689655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasV69OpsOnly", "(", ")", "const", "{"], "ground_truth": ["return", "get<ISA_LIT>ArchVersion", "(", ")", "==", "<STR_LIT>", "::", "V69", ";"], "File": "HexagonSubtarget12", "Func": "hasV69OpsOnly", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17806, "Length": 15, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "(", "outer", "==", "PLUS", "||", "outer", "==", "COMPARE", ")", "&&", "INTVAL", "(", "x", ")", "<", "<NUM_LIT>", "&&", "INTVAL", "(", "x", ")", ">", "-", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "(", "outer", "==", "IOR", "||", "outer", "==", "XOR", "||", "outer", "==", "AND", ")", "&&", "INTVAL", "(", "x", ")", "<", "<NUM_LIT>", "&&", "INTVAL", "(", "x", ")", ">=", "-", "<NUM_LIT>", ")", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "else", "if", "(", "outer", "==", "AND", ")", "{", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<=", "<NUM_LIT>", ";", "i", "++", ")", "if", "(", "(", "(", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", ")", "<<", "i", ")", "-", "<NUM_LIT>", "==", "INTVAL", "(", "x", ")", "||", "(", "(", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", ")", "<<", "i", ")", "-", "<NUM_LIT>", "==", "~", "INTVAL", "(", "x", ")", ")", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "outer", "==", "ASHIFT", "||", "outer", "==", "ASHIFTRT", "||", "outer", "==", "LSHIFTRT", ")", "return", "<NUM_LIT>", ";", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "case", "CONST", ":", "case", "CONST_DOUBLE", ":", "case", "LABEL_REF", ":", "case", "SYMBOL_REF", ":", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "case", "UDIV", ":", "case", "UMOD", ":", "case", "DIV", ":", "case", "MOD", ":", "return", "<NUM_LIT>", ";", "case", "TRUNCATE", ":", "return", "<NUM_LIT>", ";", "case", "AND", ":", "case", "XOR", ":", "case", "IOR", ":", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "case", "MEM", ":", "return", "(", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", "+", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", "*", "(", "(", "GET_MODE_SIZE", "(", "mode", ")", "-", "<NUM_LIT>", ")", "/", "UNITS_PER_WORD", ")", "+", "(", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "&&", "CONSTANT_POOL_ADDRESS_P", "(", "x", ")", ")", "?", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ":", "<NUM_LIT>", ")", ")", ";", "case", "IF_THEN_ELSE", ":"], "ground_truth": ["if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "PC", "||", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "PC", ")", "return", "<NUM_LIT>", ";"], "File": "arm4", "Func": "thumb1_size_rtx_costs", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17807, "Length": 308, "Cover_Rate": 0.39537869062901154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "Tok", ".", "Data", "=", "Str", ".", "data", "(", ")", ";", "Op", "->", "Tok", ".", "Length", "=", "Str", ".", "size", "(", ")", ";", "Op", "->", "StartLoc", "=", "S", ";"], "ground_truth": ["Op", "->", "EndLoc", "=", "S", ";"], "File": "NyuziAsmParser", "Func": "createToken", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17808, "Length": 36, "Cover_Rate": 0.5373134328358209, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "Count", "=", "CountNode", "->", "getZExtValue", "(", ")", ";", "unsigned", "BitSize", "=", "N", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "Count", "<", "<NUM_LIT>", "||", "Count", ">=", "BitSize", ")", "return", "false", ";", "if", "(", "RxSBG", ".", "Opcode", "==", "<STR_LIT>", ")", "{", "if", "(", "shiftedInBitsMatter", "(", "RxSBG", ",", "Count", ",", "true", ")", ")", "return", "false", ";", "}", "else", "{", "if", "(", "!", "refineRxSBGMask", "(", "RxSBG", ",", "allOnes", "(", "BitSize", "-", "Count", ")", "<<", "Count", ")", ")", "return", "false", ";", "}", "RxSBG", ".", "Rotate", "=", "(", "RxSBG", ".", "Rotate", "+", "Count", ")", "&", "<NUM_LIT>", ";", "RxSBG", ".", "Input", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "ConstantSDNode", "*", "CountNode", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ";", "if", "(", "!", "CountNode", ")", "return", "false", ";", "uint64_t", "Count", "=", "CountNode", "->", "getZExtValue", "(", ")", ";", "unsigned", "BitSize", "=", "N", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "Count", "<", "<NUM_LIT>", "||", "Count", ">=", "BitSize", ")", "return", "false", ";", "if", "(", "RxSBG", ".", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "{", "if", "(", "shiftedInBitsMatter", "(", "RxSBG", ",", "Count", ",", "false", ")", ")", "return", "false", ";", "}", "else", "{", "if", "(", "!", "refineRxSBGMask", "(", "RxSBG", ",", "allOnes", "(", "BitSize", "-", "Count", ")", ")", ")", "return", "false", ";", "}", "RxSBG", ".", "Rotate", "=", "(", "RxSBG", ".", "Rotate", "-", "Count", ")", "&", "<NUM_LIT>", ";", "RxSBG", ".", "Input", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SystemZISelDAGToDAG39", "Func": "expandRxSBG", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17809, "Length": 260, "Cover_Rate": 0.3448275862068966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "TruncMask", "=", "N", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "isMask_64", "(", "TruncMask", ")", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "Width", "=", "CountPopulation_64", "(", "TruncMask", ")", ";", "SDValue", "Shift", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Shift", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Shift", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "AArch64ISelLowering109", "Func": "PerformANDCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17810, "Length": 77, "Cover_Rate": 0.32217573221757323, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCRegisterInfo", "*", "create<ISA_LIT>MCRegisterInfo", "(", "const", "Triple", "&", "TT", ")", "{", "MCRegisterInfo", "*", "X", "=", "new", "MCRegisterInfo", "(", ")", ";", "Init<ISA_LIT>MCRegisterInfo", "(", "X", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "X", ";"], "File": "SHUXIMCTargetDesc", "Func": "createSHUXIMCRegisterInfo", "Target": "SHUXI", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17811, "Length": 30, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AMDGPUA<ISA_LIT>", "=", "<STR_LIT>", "(", "*", "TM", ")", ";", "EnableLateStructurizeCFG", "=", "<ISA_LIT>TargetMachine", "::", "EnableLateStructurizeCFG", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG", "Func": "AMDGPUDAGToDAGISel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17812, "Length": 15, "Cover_Rate": 0.3409090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PreAMXConfig", "(", "Function", "&", "Func", ")", ":", "F", "(", "Func", ")", "{"], "ground_truth": ["}"], "File": "X86PreAMXConfig", "Func": "X86PreAMXConfig", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17813, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isVectorInstr", "(", "Instr", ")", ")", "continue", ";", "copies", ".", "clear", "(", ")", ";", "createCopies", "(", "F", ",", "Instr", ",", "copies", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "copies", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BB", "->", "insert", "(", "II", ",", "copies", "[", "i", "]", ")", ";"], "ground_truth": ["assert", "(", "(", "copies", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";"], "File": "VectorElementize", "Func": "elementize", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17814, "Length": 74, "Cover_Rate": 0.3217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "COFF<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TheTriple", ")", ":", "<ISA_LIT>AsmBackend", "(", "T", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "AArch64AsmBackend11", "Func": "COFFAArch64AsmBackend", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17815, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Is32BitAddress", "&&", "!", "has<ISA_LIT>3", "(", ")", ")", "{", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "!", "Offset", ".", "isImm", "(", ")", ")", "return", "loadAndAddSymbolAddress", "(", "Offset", ".", "getExpr", "(", ")", ",", "DstReg", ",", "BaseReg", ",", "Is32BitAddress", ",", "IDLoc", ",", "Out", ",", "STI", ")", ";", "if", "(", "!", "ABI", ".", "ArePtrs64bit", "(", ")", ")", "{", "Is32BitAddress", "=", "true", ";"], "ground_truth": ["}"], "File": "MipsAsmParser37", "Func": "expandLoadAddress", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17816, "Length": 68, "Cover_Rate": 0.4594594594594595, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "offset", "=", "(", "cfun", "->", "machine", "->", "fp_size", "+", "cfun", "->", "machine", "->", "gp_size", "+", "cfun", "->", "machine", "->", "lp_size", "+", "cfun", "->", "machine", "->", "callee_saved_gpr_regs_size", "+", "cfun", "->", "machine", "->", "callee_saved_area_gpr_padding_bytes", "+", "cfun", "->", "machine", "->", "callee_saved_fpr_regs_size", "+", "cfun", "->", "machine", "->", "eh_return_data_regs_size", "+", "cfun", "->", "machine", "->", "local_size", "+", "cfun", "->", "machine", "->", "out_args_size", ")", ";", "}", "else", "if", "(", "from_reg", "==", "ARG_POINTER_REGNUM", "&&", "to_reg", "==", "HARD_FRAME_POINTER_REGNUM", ")", "{", "offset", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "from_reg", "==", "FRAME_POINTER_REGNUM", "&&", "to_reg", "==", "STACK_POINTER_REGNUM", ")", "{", "offset", "=", "(", "cfun", "->", "machine", "->", "local_size", "+", "cfun", "->", "machine", "->", "out_args_size", ")", ";", "}", "else", "if", "(", "from_reg", "==", "FRAME_POINTER_REGNUM", "&&", "to_reg", "==", "HARD_FRAME_POINTER_REGNUM", ")", "{", "offset", "=", "(", "-", "<NUM_LIT>", ")", "*", "(", "cfun", "->", "machine", "->", "fp_size", "+", "cfun", "->", "machine", "->", "gp_size", "+", "cfun", "->", "machine", "->", "lp_size", "+", "cfun", "->", "machine", "->", "callee_saved_gpr_regs_size", "+", "cfun", "->", "machine", "->", "callee_saved_area_gpr_padding_bytes", "+", "cfun", "->", "machine", "->", "callee_saved_fpr_regs_size", "+", "cfun", "->", "machine", "->", "eh_return_data_regs_size", ")", ";", "}", "else", "{", "gcc_unreachable", "(", ")", ";", "}", "return", "offset", ";"], "ground_truth": ["}"], "File": "nds32", "Func": "nds32_initial_elimination_offset", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17817, "Length": 180, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_CPU_ZARCH", ")", "return", "get_hard_reg_initial_val", "(", "Pmode", ",", "RETURN_REGNUM", ")", ";", "else", "{", "cfun_frame_layout", ".", "save_return_addr_p", "=", "true", ";", "return", "gen_rtx_MEM", "(", "Pmode", ",", "return_address_pointer_rtx", ")", ";", "}", "}", "if", "(", "TARGET_PACKED_STACK", ")", "offset", "=", "-", "<NUM_LIT>", "*", "UNITS_PER_WORD", ";", "else", "offset", "=", "RETURN_REGNUM", "*", "UNITS_PER_WORD", ";"], "ground_truth": ["addr", "=", "plus_constant", "(", "frame", ",", "offset", ")", ";"], "File": "s3903", "Func": "s390_return_addr_rtx", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 17818, "Length": 57, "Cover_Rate": 0.5135135135135135, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vclsq_m_s16", "(", "int16x8_t", "__inactive", ",", "int16x8_t", "__a", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vclsq_m_sv8hi", "(", "__inactive", ",", "__a", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vclsq_m_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17819, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int16x8_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve_types___arm_vreinterpretq_s16_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17820, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "mt_function_arg", "(", "const", "CUMULATIVE_ARGS", "*", "cum", ",", "enum", "machine_mode", "mode", ",", "tree", "type", ",", "int", "named", ",", "int", "incoming_p", ")", "{", "int", "slotno", ",", "regno", ";", "rtx", "reg", ";"], "ground_truth": ["slotno", "=", "mt_function_arg_slotno", "(", "cum", ",", "mode", ",", "type", ",", "named", ",", "incoming_p", ",", "&", "regno", ")", ";"], "File": "mt", "Func": "mt_function_arg", "Target": "mt", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17821, "Length": 48, "Cover_Rate": 0.6575342465753424, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "Arg", "=", "getRegForValue", "(", "*", "i", ")", ";", "if", "(", "!", "Arg", ".", "isValid", "(", ")", ")", "return", "false", ";", "Flags", ".", "setOrigAlign", "(", "Align", "(", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ")", ")", ";", "Args", ".", "push_back", "(", "*", "i", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}", "SmallVector", "<", "Register", ",", "<NUM_LIT>", ">", "RegArgs", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ",", "isVarArg", ")", ")", "return", "false", ";", "bool", "UseReg", "=", "false", ";", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "Callee", ")", ";", "if", "(", "!", "GV", "||", "Subtarget", "->", "genLongCalls", "(", ")", ")", "UseReg", "=", "true", ";", "Register", "CalleeReg", ";", "if", "(", "UseReg", ")", "{", "if", "(", "IntrMemName", ")", "CalleeReg", "=", "getLibcallReg", "(", "IntrMemName", ")", ";", "else", "CalleeReg", "=", "getRegForValue", "(", "Callee", ")", ";", "if", "(", "CalleeReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "}", "unsigned", "CallOpc", "=", "<ISA_LIT>SelectCallOp", "(", "UseReg", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "CallOpc", ")", ")", ";", "if", "(", "isThumb2", ")", "MIB", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "if", "(", "UseReg", ")", "MIB", ".", "addReg", "(", "CalleeReg", ")", ";", "else", "if", "(", "!", "IntrMemName", ")", "MIB", ".", "addGlobalAddress", "(", "GV", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "else", "MIB", ".", "addExternalSymbol", "(", "IntrMemName", ",", "<NUM_LIT>", ")", ";", "for", "(", "Register", "R", ":", "RegArgs", ")", "MIB", ".", "addReg", "(", "R", ",", "RegState", "::", "Implicit", ")", ";", "MIB", ".", "addRegMask", "(", "TRI", ".", "getCallPreservedMask", "(", "*", "FuncInfo", ".", "MF", ",", "CC", ")", ")", ";", "SmallVector", "<", "Register", ",", "<NUM_LIT>", ">", "UsedRegs", ";", "if", "(", "!", "FinishCall", "(", "RetVT", ",", "UsedRegs", ",", "I", ",", "CC", ",", "NumBytes", ",", "isVarArg", ")", ")", "return", "false", ";", "static_cast", "<", "MachineInstr", "*", ">", "(", "MIB", ")", "->", "setPhysRegsDeadExcept", "(", "UsedRegs", ",", "TRI", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMFastISel11", "Func": "SelectCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17822, "Length": 339, "Cover_Rate": 0.38391845979614947, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "create<ISA_LIT>ISelDag", "(", "get<ISA_LIT>TargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "TeakTargetMachine", "Func": "addInstSelector", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17823, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "expand_builtin", "(", "unsigned", "int", "code", ",", "tree", "exp", ",", "rtx", "target", ")", "{"], "ground_truth": ["registered_function", "&", "rfn", "=", "*", "(", "*", "registered_functions", ")", "[", "code", "]", ";"], "File": "riscv-vector-builtins", "Func": "expand_builtin", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17824, "Length": 27, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "&", "BranchRelaxationPassID", ")", ";"], "ground_truth": ["}"], "File": "AVRTargetMachine", "Func": "addPreEmitPass", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17825, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>TTIImpl", "(", "const", "<ISA_LIT>TargetMachine", "*", "TM", ",", "const", "Function", "&", "F", ")", ":", "BaseT", "(", "TM", ",", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ")", ",", "ST", "(", "TM", "->", "getSubtargetImpl", "(", "F", ")", ")", ",", "TLI", "(", "ST", "->", "getTargetLowering", "(", ")", ")", ",", "IsGraphicsShader", "(", "<STR_LIT>", "(", "F", ".", "getCallingConv", "(", ")", ")", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo (2)1", "Func": "AMDGPUTTIImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17826, "Length": 61, "Cover_Rate": 0.9682539682539683, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printRegisterList", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "<STR_LIT>", ";", "for", "(", "unsigned", "i", "=", "OpNum", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "!=", "OpNum", ")", "O", "<<", "<STR_LIT>", ";"], "ground_truth": ["printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printRegisterList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17827, "Length": 71, "Cover_Rate": 0.922077922077922, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "pdp11_gen_int_label", "(", "buf", ",", "<STR_LIT>", ",", "value", ")", ";"], "ground_truth": ["if", "(", "!", "TARGET_UNIX_ASM", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";"], "File": "pdp11", "Func": "pdp11_output_addr_vec_elt", "Target": "pdp11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 17828, "Length": 21, "Cover_Rate": 0.42, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MDNode", "*", "Operand", "=", "N", "->", "getOperand", "(", "i", ")", ";", "MDNode", "*", "NewOperand", "=", "remapMDNode", "(", "M", ",", "Operand", ")", ";", "OperandChanged", "|=", "Operand", "!=", "NewOperand", ";", "NewOperands", ".", "push_back", "(", "NewOperand", ")", ";", "}", "if", "(", "!", "OperandChanged", ")", "{", "return", ";", "}", "N", "->", "dropAllReferences", "(", ")", ";"], "ground_truth": ["for", "(", "SmallVectorImpl", "<", "MDNode", "*", ">", "::", "iterator", "I", "=", "NewOperands", ".", "begin", "(", ")", ",", "E", "=", "NewOperands", ".", "end", "(", ")", ";"], "File": "NVPTXGenericToNVVM13", "Func": "remapNamedMDNode", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17829, "Length": 76, "Cover_Rate": 0.5205479452054794, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "decodeRVCInstrRdRs1Rs2", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "unsigned", "Rd", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Rs2", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "RISCVDisassembler11", "Func": "decodeRVCInstrRdRs1Rs2", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17830, "Length": 67, "Cover_Rate": 0.7976190476190477, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printCRxOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "CRx", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "O", "<<", "'c'", "<<", "CRx", ".", "getImm", "(", ")", ";"], "ground_truth": ["}"], "File": "AArch64InstPrinter17", "Func": "printCRxOperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17831, "Length": 41, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "Value", "&", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "Value", "&", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "Value", "&", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "Value", "&", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "PPCAsmBackend59", "Func": "adjustFixupValue", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17832, "Length": 33, "Cover_Rate": 0.36666666666666664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcvt_u32_f32", "(", "float32x2_t", "__a", ")", "{", "return", "__builtin_aarch64_lbtruncuv2sfv2si_us", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon3_vcvt_u32_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17833, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "loopMBB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "loopMBB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "sinkMBB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "int64_t", "MaskImm", "=", "(", "Size", "==", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "MaskLSB2", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "AlignedAddr", ")", ".", "addReg", "(", "Ptr", ")", ".", "addReg", "(", "MaskLSB2", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "PtrLSB2", ")", ".", "addReg", "(", "Ptr", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "if", "(", "Subtarget", ".", "isLittle", "(", ")", ")", "{", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ShiftAmt", ")", ".", "addReg", "(", "PtrLSB2", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "unsigned", "Off", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Off", ")", ".", "addReg", "(", "PtrLSB2", ")", ".", "addImm", "(", "(", "Size", "==", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ShiftAmt", ")", ".", "addReg", "(", "Off", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "MaskUpper", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "MaskImm", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Mask", ")", ".", "addReg", "(", "MaskUpper", ")", ".", "addReg", "(", "ShiftAmt", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Mask2", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "Mask", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Incr2", ")", ".", "addReg", "(", "Incr", ")", ".", "addReg", "(", "ShiftAmt", ")", ";", "BB", "=", "loopMBB", ";", "unsigned", "LL", "=", "isMicro<ISA_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "LL", ")", ",", "OldVal", ")", ".", "addReg", "(", "AlignedAddr", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "if", "(", "Nand", ")", "{", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "AndRes", ")", ".", "addReg", "(", "OldVal", ")", ".", "addReg", "(", "Incr2", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "BinOpRes", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "AndRes", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "NewVal", ")", ".", "addReg", "(", "BinOpRes", ")", ".", "addReg", "(", "Mask", ")", ";", "}", "else", "if", "(", "BinOpcode", ")", "{"], "ground_truth": ["BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "BinOpRes", ")", ".", "addReg", "(", "OldVal", ")", ".", "addReg", "(", "Incr2", ")", ";"], "File": "MipsISelLowering (2)5", "Func": "emitAtomicBinaryPartword", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17834, "Length": 495, "Cover_Rate": 0.402766476810415, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "int", "vec_any_ge", "(", "vector", "float", "a1", ",", "vector", "float", "a2", ")", "{"], "ground_truth": ["return", "__builtin_altivec_vcmpgefp_p", "(", "__CR6_EQ_REV", ",", "a1", ",", "a2", ")", ";"], "File": "altivec4", "Func": "vec_any_ge", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17835, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";", "}", "else", "if", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "<", "<NUM_LIT>", "&&", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ">=", "-", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "}", "else", "if", "(", "CONSTANT_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "MEM", "&&", "GET_CODE", "(", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "LABEL_REF", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "!=", "PLUS", ")", "{", "rtx", "labelref", "=", "XEXP", "(", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "MOTOROLA", ")", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "CODE_LABEL_NUMBER", "(", "XEXP", "(", "labelref", ",", "<NUM_LIT>", ")", ")", ")", ";", "else", "(", "*", "targetm", ".", "asm_out", ".", "internal_label", ")", "(", "asm_out_file", ",", "<STR_LIT>", ",", "CODE_LABEL_NUMBER", "(", "XEXP", "(", "labelref", ",", "<NUM_LIT>", ")", ")", ")", ";", "}", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "m68k3", "Func": "output_move_himode", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 17836, "Length": 183, "Cover_Rate": 0.5700934579439252, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<ISA_LIT>Insts", "[", "Opcode", "]", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)1", "Func": "getInstDesc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17837, "Length": 7, "Cover_Rate": 0.4117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoopInfo", "(", ")", ";", "TTI", "=", "&", "getAnalysis", "<", "TargetTransformInfoWrapperPass", ">", "(", ")", ".", "getTTI", "(", "F", ")", ";", "SE", "=", "&", "getAnalysis", "<", "ScalarEvolutionWrapperPass", ">", "(", ")", ".", "getSE", "(", ")", ";", "auto", "*", "TLIP", "=", "getAnalysisIfAvailable", "<", "TargetLibraryInfoWrapperPass", ">", "(", ")", ";", "TLI", "=", "TLIP", "?", "&", "TLIP", "->", "getTLI", "(", "*", "L", "->", "getHeader", "(", ")", "->", "getParent", "(", ")", ")", ":", "nullptr", ";", "DL", "=", "&", "L", "->", "getHeader", "(", ")", "->", "getModule", "(", ")", "->", "getDataLayout", "(", ")", ";", "this", "->", "L", "=", "L", ";", "if", "(", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", "||", "!", "ST", "->", "hasV8_1MMainlineOps", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "BasicBlock", "*", "Preheader", "=", "L", "->", "getLoopPreheader", "(", ")", ";", "if", "(", "!", "Preheader", ")", "return", "false", ";"], "ground_truth": ["auto", "FindLoopIterations", "=", "[", "]", "(", "BasicBlock", "*", "BB", ")", "->", "IntrinsicInst", "*", "{"], "File": "MVETailPredication11", "Func": "runOnLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17838, "Length": 162, "Cover_Rate": 0.32142857142857145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DT", ".", "buildDepsGraph", "(", "Graph", ",", "MMI", ")", ";"], "ground_truth": ["}"], "File": "SPIRVGlobalRegistry1", "Func": "buildDepsGraph", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17839, "Length": 10, "Cover_Rate": 0.3125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "VariadicGPRSize", "=", "Size", ";"], "ground_truth": ["}"], "File": "AArch64MachineFunctionInfo6", "Func": "setVariadicGPRSize", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17840, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "State", ".", "RecursiveCall", ")", "return", "false", ";", "unsigned", "Opc", "=", "Inst", ".", "getOpcode", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "Inst", ".", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "if", "(", "(", "State", ".", "I", "==", "<NUM_LIT>", ")", "&&", "(", "State", ".", "SaveCount", "==", "<NUM_LIT>", ")", ")", "{", "switch", "(", "Opc", ")", "{", "default", ":", "State", ".", "SaveCount", "=", "<NUM_LIT>", ";", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "State", ".", "SaveCount", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "State", ".", "SaveCount", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "State", ".", "SaveCount", "=", "<NUM_LIT>", ";", "break", ";", "}", "}", "if", "(", "State", ".", "I", "<", "State", ".", "SaveCount", ")", "{", "State", ".", "Saved", "[", "State", ".", "I", "++", "]", "=", "Inst", ";", "if", "(", "State", ".", "I", "<", "State", ".", "SaveCount", ")", "return", "true", ";", "}", "if", "(", "State", ".", "SaveCount", ">", "<NUM_LIT>", ")", "{", "assert", "(", "State", ".", "I", "==", "State", ".", "SaveCount", "&&", "<STR_LIT>", ")", ";", "State", ".", "SaveCount", "=", "<NUM_LIT>", ";", "State", ".", "RecursiveCall", "=", "true", ";", "switch", "(", "State", ".", "Saved", "[", "<NUM_LIT>", "]", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "EmitDataMask", "(", "State", ".", "I", ",", "State", ".", "Saved", ",", "Out", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["EmitDirectGuardCall", "(", "State", ".", "I", ",", "State", ".", "Saved", ",", "Out", ")", ";"], "File": "MipsMCNaCl1", "Func": "CustomExpandInstNaClMips", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17841, "Length": 257, "Cover_Rate": 0.6148325358851675, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Kind", ")", "{", "case", "MCK_addr64", ":", "return", "Operand", ".", "isAddr64", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_gds", ":", "return", "Operand", ".", "isGDS", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_lds", ":", "return", "Operand", ".", "isLDS", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_glc", ":", "return", "Operand", ".", "isGLC", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_idxen", ":", "return", "Operand", ".", "isIdxen", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_offen", ":", "return", "Operand", ".", "isOffen", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_SSrcB32", ":", "return", "Operand", ".", "isSSrcB32", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_SSrcF32", ":", "return", "Operand", ".", "isSSrcF32", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_SoppBrTarget", ":", "return", "Operand", ".", "isSoppBrTarget", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_VReg32OrOff", ":", "return", "Operand", ".", "isVReg32OrOff", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";"], "ground_truth": ["case", "MCK_InterpSlot", ":"], "File": "AMDGPUAsmParser15", "Func": "validateTargetOperandClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17842, "Length": 148, "Cover_Rate": 0.6820276497695853, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "CC", "=", "StringSwitch", "<", "unsigned", ">", "(", "Mnemonic", ".", "substr", "(", "Mnemonic", ".", "size", "(", ")", "-", "<NUM_LIT>", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "~", "<NUM_LIT>", ")", ";", "if", "(", "CC", "!=", "~", "<NUM_LIT>", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "<NUM_LIT>", ",", "Mnemonic", ".", "size", "(", ")", "-", "<NUM_LIT>", ")", ";", "PredicationCode", "=", "CC", ";", "}", "}", "if", "(", "Mnemonic", ".", "endswith", "(", "<STR_LIT>", ")", "&&", "!", "(", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "(", "Mnemonic", "==", "<STR_LIT>", "&&", "isThumb", "(", ")", ")", ")", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "<NUM_LIT>", ",", "Mnemonic", ".", "size", "(", ")", "-", "<NUM_LIT>", ")", ";", "CarrySetting", "=", "true", ";", "}", "if", "(", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", ")", ")", "{"], "ground_truth": ["unsigned", "IMod", "=", "StringSwitch", "<", "unsigned", ">", "(", "Mnemonic", ".", "substr", "(", "Mnemonic", ".", "size", "(", ")", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "~", "<NUM_LIT>", ")", ";"], "File": "ARMAsmParser1", "Func": "splitMnemonic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17843, "Length": 389, "Cover_Rate": 0.5071707953063885, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "index", "<", "<ISA_LIT>ImageArgs", ".", "size", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "<ISA_LIT>ImageArgs", "[", "index", "]", ";"], "File": "HSAILSubtarget", "Func": "getImageSymbol", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17844, "Length": 19, "Cover_Rate": 0.6129032258064516, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Sels", "[", "<NUM_LIT>", "]", ";", "if", "(", "!", "trySkipToken", "(", "AsmToken", "::", "LBrac", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Sels", "[", "<NUM_LIT>", "]", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "<NUM_LIT>", ">", "Sels", "[", "<NUM_LIT>", "]", "||", "<NUM_LIT>", "<", "Sels", "[", "<NUM_LIT>", "]", ")", "return", "MatchOperand_ParseFail", ";", "for", "(", "size_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "if", "(", "!", "trySkipToken", "(", "AsmToken", "::", "Comma", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Sels", "[", "i", "]", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "<NUM_LIT>", ">", "Sels", "[", "i", "]", "||", "<NUM_LIT>", "<", "Sels", "[", "i", "]", ")", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "!", "trySkipToken", "(", "AsmToken", "::", "RBrac", ")", ")", "return", "MatchOperand_ParseFail", ";", "unsigned", "DPP8", "=", "<NUM_LIT>", ";"], "ground_truth": ["for", "(", "size_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "DPP8", "|=", "(", "Sels", "[", "i", "]", "<<", "(", "i", "*", "<NUM_LIT>", ")", ")", ";"], "File": "AMDGPUAsmParser7", "Func": "parseDPP8", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17845, "Length": 167, "Cover_Rate": 0.7324561403508771, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsByte", "=", "std", "::", "is_same", "<", "int8_t", ",", "std", "::", "make_signed_t", "<", "T", ">>", "::", "value", "||", "std", "::", "is_same", "<", "int8_t", ",", "T", ">", "::", "value", ";", "if", "(", "auto", "ShiftedImm", "=", "getShiftedVal", "<", "<NUM_LIT>", ">", "(", ")", ")", "if", "(", "!", "(", "IsByte", "&&", "ShiftedImm", "->", "second", ")", "&&", "<STR_LIT>", "<", "T", ">", "(", "ShiftedImm", "->", "first", "<<", "ShiftedImm", "->", "second", ")", ")", "return", "DiagnosticPredicateTy", "::", "Match", ";", "return", "DiagnosticPredicateTy", "::", "NearMatch", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser1", "Func": "isSVEAddSubImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17846, "Length": 77, "Cover_Rate": 0.6695652173913044, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcmulq_rot90v8hf", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve1___arm_vcmulq_rot90_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17847, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "Op", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "ElemVT", "=", "VT", ".", "getScalarType", "(", ")", ";", "SDValue", "SplatVal", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "switch", "(", "ElemVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "SplatVal", "=", "DAG", ".", "getAnyExtOrTrunc", "(", "SplatVal", ",", "dl", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "SplatVal", "=", "DAG", ".", "getAnyExtOrTrunc", "(", "SplatVal", ",", "dl", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AArch64ISelLowering134", "Func": "LowerSPLAT_VECTOR", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17848, "Length": 98, "Cover_Rate": 0.6049382716049383, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DECL_CONTEXT", "(", "decl", ")", "=", "NULL_TREE", ";", "DECL_INITIAL", "(", "decl", ")", "=", "make_node", "(", "BLOCK", ")", ";", "DECL_STATIC_CONSTRUCTOR", "(", "decl", ")", "=", "<NUM_LIT>", ";", "if", "(", "DECL_COMDAT_GROUP", "(", "default_decl", ")", "||", "TREE_PUBLIC", "(", "default_decl", ")", ")", "{", "DECL_COMDAT", "(", "decl", ")", "=", "<NUM_LIT>", ";", "make_decl_one_only", "(", "decl", ",", "DECL_ASSEMBLER_NAME", "(", "decl", ")", ")", ";", "}", "else", "TREE_PUBLIC", "(", "ifunc_alias_decl", ")", "=", "<NUM_LIT>", ";", "t", "=", "build_decl", "(", "UNKNOWN_LOCATION", ",", "RESULT_DECL", ",", "NULL_TREE", ",", "ptr_type_node", ")", ";", "DECL_CONTEXT", "(", "t", ")", "=", "decl", ";", "DECL_ARTIFICIAL", "(", "t", ")", "=", "<NUM_LIT>", ";", "DECL_IGNORED_P", "(", "t", ")", "=", "<NUM_LIT>", ";", "DECL_RESULT", "(", "decl", ")", "=", "t", ";", "gimplify_function_tree", "(", "decl", ")", ";", "push_cfun", "(", "DECL_STRUCT_FUNCTION", "(", "decl", ")", ")", ";", "*", "empty_bb", "=", "init_lowered_empty_function", "(", "decl", ",", "false", ",", "profile_count", "::", "uninitialized", "(", ")", ")", ";", "cgraph_node", "::", "add_new_function", "(", "decl", ",", "true", ")", ";", "symtab", "->", "call_cgraph_insertion_hooks", "(", "cgraph_node", "::", "get_create", "(", "decl", ")", ")", ";", "pop_cfun", "(", ")", ";", "gcc_assert", "(", "ifunc_alias_decl", "!=", "NULL", ")", ";"], "ground_truth": ["DECL_ATTRIBUTES", "(", "ifunc_alias_decl", ")", "=", "make_attribute", "(", "<STR_LIT>", ",", "resolver_name", ",", "DECL_ATTRIBUTES", "(", "ifunc_alias_decl", ")", ")", ";"], "File": "i386-features", "Func": "make_resolver_func", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17849, "Length": 182, "Cover_Rate": 0.56875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>MachineFunctionInfo", "(", "MachineFunction", "&", "MF", ")", "{"], "ground_truth": ["}"], "File": "RISCVMachineFunctionInfo6", "Func": "RISCVMachineFunctionInfo", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17850, "Length": 9, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>GOT", "::", "initGOTList", "(", ")", "{", "m_SymbolOrderMap", ".", "clear", "(", ")", ";", "m_MultipartList", ".", "clear", "(", ")", ";", "m_MultipartList", ".", "push_back", "(", "GOTMultipart", "(", ")", ")", ";", "m_MultipartList", ".", "back", "(", ")", ".", "m_Inputs", ".", "insert", "(", "m_pInput", ")", ";", "m_MergedGlobalSymbols", ".", "clear", "(", ")", ";", "m_InputGlobalSymbols", ".", "clear", "(", ")", ";", "m_MergedLocalSymbols", ".", "clear", "(", ")", ";", "m_InputLocalSymbols", ".", "clear", "(", ")", ";"], "ground_truth": ["m_InputTLSGdSymbols", ".", "clear", "(", ")", ";"], "File": "MipsGOT", "Func": "initGOTList", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17851, "Length": 71, "Cover_Rate": 0.9342105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "N", "=", "Op", ".", "getNode", "(", ")", ";", "DebugLoc", "dl", "=", "N", "->", "getDebugLoc", "(", ")", ";", "EVT", "NewVT", "=", "getTypeToTransformTo", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "NewVT", ",", "Op", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "NewVT", ",", "Op", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";"], "File": "PIC16ISelLowering", "Func": "GetExpandedParts", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17852, "Length": 87, "Cover_Rate": 0.7435897435897436, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "unsigned", "M1", "(", "unsigned", "Val", ")", "{"], "ground_truth": ["return", "Val", ";"], "File": "VE", "Func": "M1", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17853, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqsubq_u8", "(", "uint8x16_t", "__a", ",", "uint8x16_t", "__b", ")", "{", "return", "__builtin_mve_vqsubq_uv16qi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vqsubq_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17854, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "riscv_flatten_aggregate_argument", "(", "const_tree", "type", ",", "riscv_aggregate_field", "fields", "[", "<NUM_LIT>", "]", ",", "bool", "ignore_zero_width_bit_field_p", ")", "{", "if", "(", "!", "type", "||", "TREE_CODE", "(", "type", ")", "!=", "RECORD_TYPE", ")", "return", "-", "<NUM_LIT>", ";"], "ground_truth": ["return", "riscv_flatten_aggregate_field", "(", "type", ",", "fields", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "ignore_zero_width_bit_field_p", ")", ";"], "File": "riscv", "Func": "riscv_flatten_aggregate_argument", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17855, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "mips_get_arg_info", "(", "&", "info", ",", "cum", ",", "arg", ".", "mode", ",", "arg", ".", "type", ",", "arg", ".", "named", ")", ";", "if", "(", "!", "info", ".", "fpr_p", ")", "cum", "->", "gp_reg_found", "=", "true", ";", "if", "(", "cum", "->", "arg_number", "<", "<NUM_LIT>", "&&", "info", ".", "fpr_p", ")", "cum", "->", "fp_code", "+=", "(", "arg", ".", "mode", "==", "SFmode", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "<<", "(", "cum", "->", "arg_number", "*", "<NUM_LIT>", ")", ";", "if", "(", "mips_abi", "!=", "ABI_EABI", "||", "!", "info", ".", "fpr_p", ")", "cum", "->", "num_gprs", "=", "info", ".", "reg_offset", "+", "info", ".", "reg_words", ";", "else", "if", "(", "info", ".", "reg_words", ">", "<NUM_LIT>", ")", "cum", "->", "num_fprs", "+=", "MAX_FPRS_PER_FMT", ";", "if", "(", "info", ".", "stack_words", ">", "<NUM_LIT>", ")", "cum", "->", "stack_words", "=", "info", ".", "stack_offset", "+", "info", ".", "stack_words", ";", "cum", "->", "arg_number", "++", ";"], "ground_truth": ["}"], "File": "mips", "Func": "mips_function_arg_advance", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17856, "Length": 133, "Cover_Rate": 0.8364779874213837, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint32x4_t", ")", "__builtin_neon_vsli_nv4si", "(", "(", "int32x4_t", ")", "__a", ",", "(", "int32x4_t", ")", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vsliq_n_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17857, "Length": 20, "Cover_Rate": 0.6060606060606061, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ebTargetMachine", "::", "<ISA_LIT>ebTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "<ISA_LIT>TargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "false", ")", "{"], "ground_truth": ["}"], "File": "Cpu0TargetMachine1", "Func": "Cpu0ebTargetMachine", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17858, "Length": 61, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "And", "=", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "And", ".", "hasOneUse", "(", ")", "&&", "<STR_LIT>", "(", "And", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ",", "SplatVal", ")", "&&", "SplatVal", ".", "isPowerOf2", "(", ")", ")", "{", "MVT", "VT", "=", "Src", ".", "getSimpleValueType", "(", ")", ";", "unsigned", "BitWidth", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "unsigned", "ShAmt", "=", "BitWidth", "-", "SplatVal", ".", "logBase2", "(", ")", "-", "<NUM_LIT>", ";", "SDLoc", "DL", "(", "And", ")", ";", "SDValue", "X", "=", "And", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", "{", "VT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "VT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ")", ";", "X", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "X", ")", ";", "}", "SDValue", "Shl", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "X", ",", "DAG", ".", "getConstant", "(", "ShAmt", ",", "DL", ",", "VT", ")", ")", ";", "SDValue", "Cast", "=", "DAG", ".", "getBitcast", "(", "SrcVT", ",", "Shl", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Cast", ")", ";", "}", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering202", "Func": "combineMOVMSK", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17859, "Length": 195, "Cover_Rate": 0.34759358288770054, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "EmitFunctionBodyStart", "(", ")", "{", "if", "(", "!", "OutStreamer", ".", "hasRawTextSupport", "(", ")", ")", "return", ";", "emitFrameDirective", "(", ")", ";"], "ground_truth": ["}"], "File": "TeeRISCAsmPrinter", "Func": "EmitFunctionBodyStart", "Target": "TeeRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17860, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "PSBHint", ".", "Data", "=", "Str", ".", "data", "(", ")", ";", "Op", "->", "PSBHint", ".", "Length", "=", "Str", ".", "size", "(", ")", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";", "return", "Op", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser (2)2", "Func": "CreatePSBHint", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17861, "Length": 40, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isIRF", "(", "unsigned", "Field", ",", "bool", "IsSPU", ")", "{", "if", "(", "IsSPU", ")", "return", "Field", ">=", "<NUM_LIT>", "&&", "Field", "<=", "<NUM_LIT>", ";"], "ground_truth": ["else", "return", "Field", ">=", "<NUM_LIT>", "&&", "Field", "<=", "<NUM_LIT>", ";"], "File": "TPCDisassembler", "Func": "isIRF", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17862, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", ")", "return", "false", ";", "const", "MachineInstr", "*", "MI", "=", "MRI", ".", "getUniqueVRegDef", "(", "Reg", ")", ";", "return", "MI", "&&", "MI", "->", "isImplicitDef", "(", ")", ";"], "ground_truth": ["}"], "File": "R600OptimizeVectorRegisters5", "Func": "isImplicitlyDef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17863, "Length": 34, "Cover_Rate": 0.6181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "'b'", ":", "case", "'h'", ":", "case", "'s'", ":", "case", "'d'", ":", "case", "'q'", ":", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ";", "O", "<<", "getRegisterName", "(", "Reg", ")", ";", "if", "(", "suffix", "!=", "<NUM_LIT>", ")", "O", "<<", "'.'", "<<", "suffix", ";"], "ground_truth": ["}"], "File": "AArch64InstPrinter11", "Func": "printSVERegOp", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17864, "Length": 59, "Cover_Rate": 0.6555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "VECTOR_MODE_P", "(", "tmode", ")", ")", ";", "op0", "=", "expand_expr", "(", "arg0", ",", "NULL_RTX", ",", "tmode", ",", "EXPAND_NORMAL", ")", ";", "op1", "=", "expand_expr", "(", "arg1", ",", "NULL_RTX", ",", "mode1", ",", "EXPAND_NORMAL", ")", ";", "elt", "=", "get_element_number", "(", "TREE_TYPE", "(", "arg0", ")", ",", "arg2", ")", ";", "if", "(", "GET_MODE", "(", "op1", ")", "!=", "mode1", "&&", "GET_MODE", "(", "op1", ")", "!=", "VOIDmode", ")", "op1", "=", "convert_modes", "(", "mode1", ",", "GET_MODE", "(", "op1", ")", ",", "op1", ",", "true", ")", ";", "op0", "=", "force_reg", "(", "tmode", ",", "op0", ")", ";"], "ground_truth": ["op1", "=", "force_reg", "(", "mode1", ",", "op1", ")", ";"], "File": "rs6000-call", "Func": "altivec_expand_vec_set_builtin", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17865, "Length": 96, "Cover_Rate": 0.5133689839572193, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "is32Bit", "(", "VT", ")", ")", "lowerGR128Binary", "(", "DAG", ",", "DL", ",", "VT", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["else", "lowerGR128Binary", "(", "DAG", ",", "DL", ",", "VT", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ")", ";"], "File": "SystemZISelLowering (2)1", "Func": "lowerUDIVREM", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17866, "Length": 82, "Cover_Rate": 0.6029411764705882, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "ISARevision", "=", "<NUM_LIT>", ";", "}", "else", "{", "ISARevision", "=", "<NUM_LIT>", ";", "if", "(", "P", ".", "has<ISA_LIT>5", "(", ")", ")", "ISALevel", "=", "<NUM_LIT>", ";", "else", "if", "(", "P", ".", "has<ISA_LIT>4", "(", ")", ")", "ISALevel", "=", "<NUM_LIT>", ";", "else", "if", "(", "P", ".", "has<ISA_LIT>3", "(", ")", ")", "ISALevel", "=", "<NUM_LIT>", ";", "else", "if", "(", "P", ".", "has<ISA_LIT>2", "(", ")", ")", "ISALevel", "=", "<NUM_LIT>", ";", "else", "if", "(", "P", ".", "has<ISA_LIT>1", "(", ")", ")", "ISALevel", "=", "<NUM_LIT>", ";"], "ground_truth": ["else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "MipsABIFlagsSection (2)1", "Func": "setISALevelAndRevisionFromPredicates", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17867, "Length": 82, "Cover_Rate": 0.35964912280701755, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "*", "lhs", "=", "SET_DEST", "(", "pat", ")", ";", "*", "rhs1", "=", "XEXP", "(", "SET_SRC", "(", "pat", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_RTX_CLASS", "(", "GET_CODE", "(", "SET_SRC", "(", "pat", ")", ")", ")", "!=", "RTX_UNARY", ")", "*", "rhs2", "=", "XEXP", "(", "SET_SRC", "(", "pat", ")", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", ";"], "File": "nios2", "Func": "split_alu_insn", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 17868, "Length": 51, "Cover_Rate": 0.5604395604395604, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "constant_to_array", "(", "mode", ",", "op", ",", "arr", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "+=", "<NUM_LIT>", ")", "for", "(", "j", "=", "<NUM_LIT>", ";", "j", "<", "<NUM_LIT>", ";", "j", "++", ")", "if", "(", "arr", "[", "j", "]", "!=", "arr", "[", "i", "+", "j", "]", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["val", "=", "(", "arr", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "arr", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "arr", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "arr", "[", "<NUM_LIT>", "]", ";"], "File": "spu", "Func": "logical_immediate_p", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 17869, "Length": 87, "Cover_Rate": 0.44387755102040816, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MachineFunctionInfo", "(", "MachineFunction", "&", "MF", ")", "{"], "ground_truth": ["}"], "File": "Comet2MachineFunctionInfo", "Func": "Comet2MachineFunctionInfo", "Target": "Comet2", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17870, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Incr", "=", "-", "<NUM_LIT>", ";", "}", "for", "(", ";", "SubReg", "!=", "End", ";", "SubReg", "+=", "Incr", ")", "{", "const", "MachineInstrBuilder", "&", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opcode", ")", ")", ";", "AddSubReg", "(", "MIB", ",", "DestReg", ",", "Indices", "[", "SubReg", "]", ",", "RegState", "::", "Define", ",", "TRI", ")", ";", "AddSubReg", "(", "MIB", ",", "SrcReg", ",", "Indices", "[", "SubReg", "]", ",", "<NUM_LIT>", ",", "TRI", ")", ";", "AddSubReg", "(", "MIB", ",", "SrcReg", ",", "Indices", "[", "SubReg", "]", ",", "getKillRegState", "(", "KillSrc", ")", ",", "TRI", ")", ";", "}"], "ground_truth": ["}"], "File": "AArch64InstrInfo55", "Func": "copyPhysRegTuple", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17871, "Length": 92, "Cover_Rate": 0.4200913242009132, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "SplitStack", "=", "MF", ".", "shouldSplitStack", "(", ")", ";", "bool", "Lower", "=", "(", "Subtarget", "->", "isOSWindows", "(", ")", "&&", "!", "Subtarget", "->", "isTargetMacho", "(", ")", ")", "||", "SplitStack", ";", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "!", "Lower", ")", "{", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "SDNode", "*", "Node", "=", "Op", ".", "getNode", "(", ")", ";", "unsigned", "SPReg", "=", "TLI", ".", "getStackPointerRegisterToSaveRestore", "(", ")", ";", "assert", "(", "SPReg", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "EVT", "VT", "=", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "Tmp1", "=", "SDValue", "(", "Node", ",", "<NUM_LIT>", ")", ";", "SDValue", "Tmp2", "=", "SDValue", "(", "Node", ",", "<NUM_LIT>", ")", ";", "SDValue", "Tmp3", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Chain", "=", "Tmp1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCALLSEQ_START", "(", "Chain", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "true", ")", ",", "SDLoc", "(", "Node", ")", ")", ";", "SDValue", "Size", "=", "Tmp2", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "SP", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "SPReg", ",", "VT", ")", ";", "Chain", "=", "SP", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "unsigned", "Align", "=", "cast", "<", "ConstantSDNode", ">", "(", "Tmp3", ")", "->", "getZExtValue", "(", ")", ";", "const", "TargetFrameLowering", "&", "TFI", "=", "*", "getTargetMachine", "(", ")", ".", "getFrameLowering", "(", ")", ";", "unsigned", "StackAlign", "=", "TFI", ".", "getStackAlignment", "(", ")", ";", "Tmp1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "SP", ",", "Size", ")", ";", "if", "(", "Align", ">", "StackAlign", ")", "Tmp1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Tmp1", ",", "DAG", ".", "getConstant", "(", "-", "(", "uint64_t", ")", "Align", ",", "VT", ")", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "SPReg", ",", "Tmp1", ")", ";", "Tmp2", "=", "DAG", ".", "getCALLSEQ_END", "(", "Chain", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "true", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "true", ")", ",", "SDValue", "(", ")", ",", "SDLoc", "(", "Node", ")", ")", ";", "SDValue", "Ops", "[", "<NUM_LIT>", "]", "=", "{", "Tmp1", ",", "Tmp2", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "<NUM_LIT>", ",", "dl", ")", ";", "}"], "ground_truth": ["SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering122", "Func": "LowerDYNAMIC_STACKALLOC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17872, "Length": 362, "Cover_Rate": 0.42538190364277323, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "oc", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "oc", "==", "<STR_LIT>", "||", "oc", "==", "<STR_LIT>", "||", "oc", "==", "<STR_LIT>", "||", "oc", "==", "<STR_LIT>", "||", "oc", "==", "<STR_LIT>", ")", "{", "assert", "(", "MI", ".", "getNumOperands", "(", ")", ">=", "<NUM_LIT>", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "{", "sourceReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "destReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "return", "true", ";", "}", "}", "else", "if", "(", "oc", "==", "<STR_LIT>", ")", "{", "assert", "(", "MI", ".", "getNumOperands", "(", ")", ">=", "<NUM_LIT>", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "{", "sourceReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["destReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "File": "PPCInstrInfo22", "Func": "isMoveInstr", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17873, "Length": 230, "Cover_Rate": 0.41818181818181815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BasicBlock", "*", "Dest", ";", "if", "(", "To", "->", "isZero", "(", ")", ")", "Dest", "=", "BI", "->", "getSuccessor", "(", "<NUM_LIT>", ")", ";", "else", "Dest", "=", "BI", "->", "getSuccessor", "(", "<NUM_LIT>", ")", ";", "BranchInst", "::", "Create", "(", "Dest", ",", "BI", ")", ";"], "ground_truth": ["InstrToDelete", ".", "push_back", "(", "BI", ")", ";"], "File": "NVPTXImageOptimizer2", "Func": "replaceWith", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17874, "Length": 47, "Cover_Rate": 0.4051724137931034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsBufferSMRD", "=", "TII", ".", "isBufferSMRD", "(", "*", "SMRD", ")", ";", "for", "(", "const", "MachineOperand", "&", "Use", ":", "SMRD", "->", "uses", "(", ")", ")", "{", "if", "(", "!", "Use", ".", "isReg", "(", ")", ")", "continue", ";", "int", "WaitStatesNeededForUse", "=", "SmrdSgprWaitStates", "-", "getWaitStatesSinceDef", "(", "Use", ".", "getReg", "(", ")", ",", "IsHazardDefFn", ",", "SmrdSgprWaitStates", ")", ";", "WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "WaitStatesNeededForUse", ")", ";", "if", "(", "IsBufferSMRD", ")", "{", "int", "WaitStatesNeededForUse", "=", "SmrdSgprWaitStates", "-", "getWaitStatesSinceDef", "(", "Use", ".", "getReg", "(", ")", ",", "IsBufferHazardDefFn", ",", "SmrdSgprWaitStates", ")", ";", "WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "WaitStatesNeededForUse", ")", ";", "}", "}"], "ground_truth": ["return", "WaitStatesNeeded", ";"], "File": "GCNHazardRecognizer", "Func": "checkSMRDHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17875, "Length": 104, "Cover_Rate": 0.5024154589371981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCInstLower", "::", "Initialize", "(", "Mangler", "*", "M", ",", "MCContext", "*", "C", ")", "{", "Mang", "=", "M", ";"], "ground_truth": ["Ctx", "=", "C", ";"], "File": "rvexMCInstLower", "Func": "Initialize", "Target": "rvex", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 17876, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ret", "=", "simplify_const_unary_operation", "(", "FLOAT_EXTEND", ",", "SFmode", ",", "val", ",", "BFmode", ")", ";", "if", "(", "ret", ")", "return", "ret", ";", "ret", "=", "gen_reg_rtx", "(", "SImode", ")", ";"], "ground_truth": ["emit_move_insn", "(", "ret", ",", "GEN_INT", "(", "INTVAL", "(", "op", ")", "&", "<NUM_LIT>", ")", ")", ";"], "File": "i386-expand1", "Func": "ix86_expand_fast_convert_bf_to_sf", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17877, "Length": 42, "Cover_Rate": 0.35294117647058826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "mode", "==", "SFmode", ")", "return", "(", "CURR_REGMODE_PRESSURE", "(", "SFmode", ")", ">", "SFMODE_MAX_WEIGHT", ")", ";", "else", "return", "(", "CURR_REGMODE_PRESSURE", "(", "SImode", ")", ">", "SIMODE_MAX_WEIGHT", ")", ";"], "ground_truth": ["}"], "File": "sh3", "Func": "high_pressure", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17878, "Length": 28, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "DefMI", "->", "getOperand", "(", "DefIdx", ")", ".", "getReg", "(", ")", ";", "if", "(", "DepMI", "->", "readsRegister", "(", "Reg", ",", "&", "getRegisterInfo", "(", ")", ")", "||", "!", "isPredicated", "(", "DepMI", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["return", "getInstrLatency", "(", "ItinData", ",", "DefMI", ")", ";"], "File": "ARMBaseInstrInfo47", "Func": "getOutputLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17879, "Length": 45, "Cover_Rate": 0.6338028169014085, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isPICStyleGOT", "(", ")", "const", "{", "return", "PICStyle", "==", "PICStyles", "::", "Style", "::", "GOT", ";"], "ground_truth": ["}"], "File": "X86Subtarget (2)2", "Func": "isPICStyleGOT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17880, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_vpconflictdi_512_mask", "(", "(", "__v8di", ")", "__A", ",", "(", "__v8di", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512cdintrin", "Func": "_mm512_mask_conflict_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17881, "Length": 23, "Cover_Rate": 0.4791666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "RedundantLdStEliminator", "(", "MachineFunction", "&", "mf", ",", "const", "<ISA_LIT>RegisterInfo", "*", "tri", ",", "unsigned", "int", "tgtreg", ",", "const", "<ISA_LIT>MachineFunctionInfo", "&", "PMFI", ")", ":", "MF", "(", "mf", ")", ",", "TRI", "(", "tri", ")", ",", "TgtReg", "(", "tgtreg", ")", ",", "NumFIs", "(", "PMFI", ".", "getSinglePathFICnt", "(", ")", ")", ",", "OffsetFIs", "(", "PMFI", ".", "getSinglePathLoopCntFI", "(", "<NUM_LIT>", ")", ")", "{"], "ground_truth": ["}"], "File": "PatmosSPReduce", "Func": "RedundantLdStEliminator", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 17882, "Length": 57, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "aarch64_mode_valid_for_sched_fusion_p", "(", "machine_mode", "mode", ")", "{", "return", "mode", "==", "SImode", "||", "mode", "==", "DImode", "||", "mode", "==", "SFmode", "||", "mode", "==", "DFmode", "||", "(", "aarch64_vector_mode_supported_p", "(", "mode", ")", "&&", "(", "known_eq", "(", "GET_MODE_SIZE", "(", "mode", ")", ",", "<NUM_LIT>", ")", "||", "(", "known_eq", "(", "GET_MODE_SIZE", "(", "mode", ")", ",", "<NUM_LIT>", ")", "&&", "(", "aarch64_tune_params", ".", "extra_tuning_flags", "&", "AARCH64_EXTRA_TUNE_NO_LDP_STP_QREGS", ")", "==", "<NUM_LIT>", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "aarch64", "Func": "aarch64_mode_valid_for_sched_fusion_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17883, "Length": 67, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "find_mem_ref", "(", "rtx", "pat", ",", "rtx", "*", "mem_ref", ")", "{", "const", "char", "*", "fmt", ";", "int", "i", ",", "j", ";", "if", "(", "tie_operand", "(", "pat", ",", "VOIDmode", ")", ")", "return", "false", ";", "if", "(", "GET_CODE", "(", "pat", ")", "==", "MEM", ")", "{", "*", "mem_ref", "=", "pat", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "rs60004", "Func": "find_mem_ref", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17884, "Length": 53, "Cover_Rate": 0.3136094674556213, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "true", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "true", ";"], "File": "ARMISelDAGToDAG", "Func": "isVLDfixed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17885, "Length": 84, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "Joined", "=", "Builder", ".", "CreateShuffleVector", "(", "Work", "[", "ThisW", "]", "[", "i", "]", ",", "Work", "[", "ThisW", "]", "[", "i", "+", "<NUM_LIT>", "]", ",", "SMask", ")", ";", "Work", "[", "OtherW", "]", ".", "push_back", "(", "Joined", ")", ";", "}", "std", "::", "swap", "(", "ThisW", ",", "OtherW", ")", ";", "}", "SMask", ".", "resize", "(", "Vecs", ".", "size", "(", ")", "*", "getSizeOf", "(", "Vecs", ".", "front", "(", ")", "->", "getType", "(", ")", ")", ")", ";", "std", "::", "iota", "(", "SMask", ".", "begin", "(", ")", ",", "SMask", ".", "end", "(", ")", ",", "<NUM_LIT>", ")", ";", "Value", "*", "Total", "=", "Work", "[", "OtherW", "]", ".", "front", "(", ")", ";", "return", "Builder", ".", "CreateShuffleVector", "(", "Total", ",", "SMask", ")", ";"], "ground_truth": ["}"], "File": "HexagonVectorCombine", "Func": "concat", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17886, "Length": 117, "Cover_Rate": 0.34110787172011664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_srav_epi64", "(", "__m256i", "__W", ",", "__mmask8", "__U", ",", "__m256i", "__X", ",", "__m256i", "__Y", ")", "{"], "ground_truth": ["return", "(", "__m256i", ")", "__builtin_ia32_psravq256_mask", "(", "(", "__v4di", ")", "__X", ",", "(", "__v4di", ")", "__Y", ",", "(", "__v4di", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_mask_srav_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17887, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "Size", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "BB", ",", "DebugLoc", "::", "getUnknownLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "i", ")", ".", "addConstantPoolIndex", "(", "i", ")", ".", "addImm", "(", "Size", ")", ";", "CPEMIs", ".", "push_back", "(", "CPEMI", ")", ";", "std", "::", "vector", "<", "CPEntry", ">", "CPEs", ";", "CPEs", ".", "push_back", "(", "CPEntry", "(", "CPEMI", ",", "i", ")", ")", ";"], "ground_truth": ["CPEntries", ".", "push_back", "(", "CPEs", ")", ";"], "File": "ARMConstantIslandPass47", "Func": "DoInitialPlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17888, "Length": 84, "Cover_Rate": 0.38009049773755654, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionInfoMap", "[", "F", "]", "=", "calculateFunctionInfo", "(", "F", ",", "TM", ".", "getTargetData", "(", ")", ")", ";", "Info", "=", "&", "FunctionInfoMap", "[", "F", "]", ";", "}", "else", "{", "Info", "=", "&", "info_item", "->", "second", ";", "}", "const", "FunctionType", "*", "FT", "=", "F", "->", "getFunctionType", "(", ")", ";", "switch", "(", "Info", "->", "getDecorationStyle", "(", ")", ")", "{", "case", "None", ":", "break", ";", "case", "StdCall", ":", "if", "(", "!", "FT", "->", "isVarArg", "(", ")", "||", "(", "FT", "->", "getNumParams", "(", ")", "==", "<NUM_LIT>", ")", "||", "(", "FT", "->", "getNumParams", "(", ")", "==", "<NUM_LIT>", "&&", "F", "->", "hasStructRetAttr", "(", ")", ")", ")", "Name", "+=", "'@'", "+", "utostr_32", "(", "Info", "->", "getBytesToPopOnReturn", "(", ")", ")", ";", "break", ";", "case", "FastCall", ":", "if", "(", "!", "FT", "->", "isVarArg", "(", ")", "||", "(", "FT", "->", "getNumParams", "(", ")", "==", "<NUM_LIT>", ")", "||", "(", "FT", "->", "getNumParams", "(", ")", "==", "<NUM_LIT>", "&&", "F", "->", "hasStructRetAttr", "(", ")", ")", ")", "Name", "+=", "'@'", "+", "utostr_32", "(", "Info", "->", "getBytesToPopOnReturn", "(", ")", ")", ";", "if", "(", "Name", "[", "<NUM_LIT>", "]", "==", "'_'", ")", "Name", "[", "<NUM_LIT>", "]", "=", "'@'", ";", "else", "Name", "=", "'@'", "+", "Name", ";", "break", ";", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86IntelAsmPrinter", "Func": "decorateName", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17889, "Length": 199, "Cover_Rate": 0.6862068965517242, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCOperand", "lowerSymbolOperandDarwin", "(", "const", "MachineOperand", "&", "MO", ",", "MCSymbol", "*", "Sym", ")", "const", ";", "MCOperand", "lowerSymbolOperandELF", "(", "const", "MachineOperand", "&", "MO", ",", "MCSymbol", "*", "Sym", ")", "const", ";", "MCOperand", "lowerSymbolOperandCOFF", "(", "const", "MachineOperand", "&", "MO", ",", "MCSymbol", "*", "Sym", ")", "const", ";", "MCOperand", "LowerSymbolOperand", "(", "const", "MachineOperand", "&", "MO", ",", "MCSymbol", "*", "Sym", ")", "const", ";"], "ground_truth": ["MCSymbol", "*", "GetGlobalAddressSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", ";"], "File": "AArch64MCInstLower1", "Func": "GetGlobalAddressSymbol", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17890, "Length": 67, "Cover_Rate": 0.4962962962962963, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Vmov", ")", ";", "}", "uint64_t", "NegatedImm", "=", "(", "~", "SplatBits", ")", ".", "getZExtValue", "(", ")", ";", "Val", "=", "isNEONModifiedImm", "(", "NegatedImm", ",", "SplatUndef", ".", "getZExtValue", "(", ")", ",", "SplatBitSize", ",", "DAG", ",", "VmovVT", ",", "VT", ".", "is128BitVector", "(", ")", ",", "VMVNModImm", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "{", "SDValue", "Vmov", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VmovVT", ",", "Val", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Vmov", ")", ";", "}", "}", "}", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "bool", "isOnlyLowElement", "=", "true", ";", "bool", "usesOnlyOneValue", "=", "true", ";", "bool", "isConstant", "=", "true", ";", "SDValue", "Value", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "SDValue", "V", "=", "Op", ".", "getOperand", "(", "i", ")", ";", "if", "(", "V", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "continue", ";", "if", "(", "i", ">", "<NUM_LIT>", ")", "isOnlyLowElement", "=", "false", ";", "if", "(", "!", "isa", "<", "ConstantFPSDNode", ">", "(", "V", ")", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "V", ")", ")", "isConstant", "=", "false", ";", "if", "(", "!", "Value", ".", "getNode", "(", ")", ")", "Value", "=", "V", ";", "else", "if", "(", "V", "!=", "Value", ")", "usesOnlyOneValue", "=", "false", ";", "}", "if", "(", "!", "Value", ".", "getNode", "(", ")", ")", "return", "DAG", ".", "getUNDEF", "(", "VT", ")", ";", "if", "(", "isOnlyLowElement", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Value", ")", ";", "unsigned", "EltSize", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "usesOnlyOneValue", "&&", "EltSize", "<=", "<NUM_LIT>", ")", "{", "if", "(", "!", "isConstant", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Value", ")", ";", "if", "(", "VT", ".", "getVectorElementType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElts", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "i", ")", ")", ")", ";", "EVT", "VecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "<STR_LIT>", ",", "NumElts", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VecVT", ",", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "NumElts", ")", ";"], "ground_truth": ["Val", "=", "LowerBUILD_VECTOR", "(", "Val", ",", "DAG", ",", "ST", ")", ";"], "File": "ARMISelLowering152", "Func": "LowerBUILD_VECTOR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17891, "Length": 405, "Cover_Rate": 0.5024813895781638, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "OpVal", "!=", "N", "->", "getOperand", "(", "i", ")", ")", "return", "<NUM_LIT>", ";", "}", "if", "(", "OpVal", ".", "getNode", "(", ")", "!=", "<NUM_LIT>", ")", "{"], "ground_truth": ["if", "(", "ConstantSDNode", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "OpVal", ")", ")", "{"], "File": "SPUISelLowering1", "Func": "getVecImm", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17892, "Length": 42, "Cover_Rate": 0.3230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "<", "<NUM_LIT>", "&&", "!", "(", "<NUM_LIT>", "%", "VT", ".", "getSizeInBits", "(", ")", ")", ")", "{", "unsigned", "Scale", "=", "<NUM_LIT>", "/", "VT", ".", "getSizeInBits", "(", ")", ";", "EVT", "ExVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "SVT", ",", "<NUM_LIT>", "/", "SVT", ".", "getSizeInBits", "(", ")", ")", ";", "SDValue", "Ex", "=", "ExtendVecSize", "(", "DL", ",", "N0", ",", "Scale", "*", "InVT", ".", "getSizeInBits", "(", ")", ")", ";", "SDValue", "SExt", "=", "DAG", ".", "getNode", "(", "Opcode", ",", "DL", ",", "ExVT", ",", "Ex", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "SExt", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "}", "if", "(", "!", "Subtarget", ".", "hasSSE41", "(", ")", "||", "VT", ".", "is128BitVector", "(", ")", "||", "(", "VT", ".", "is256BitVector", "(", ")", "&&", "Subtarget", ".", "hasInt256", "(", ")", ")", ")", "{", "SDValue", "ExOp", "=", "ExtendVecSize", "(", "DL", ",", "N0", ",", "VT", ".", "getSizeInBits", "(", ")", ")", ";", "return", "Opcode", "==", "<STR_LIT>", "?", "DAG", ".", "getSignExtendVectorInReg", "(", "ExOp", ",", "DL", ",", "VT", ")", ":", "DAG", ".", "getZeroExtendVectorInReg", "(", "ExOp", ",", "DL", ",", "VT", ")", ";", "}", "if", "(", "!", "Subtarget", ".", "hasInt256", "(", ")", "&&", "!", "(", "VT", ".", "getSizeInBits", "(", ")", "%", "<NUM_LIT>", ")", ")", "{", "unsigned", "NumVecs", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "unsigned", "NumSubElts", "=", "<NUM_LIT>", "/", "SVT", ".", "getSizeInBits", "(", ")", ";", "EVT", "SubVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "SVT", ",", "NumSubElts", ")", ";", "EVT", "InSubVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "InSVT", ",", "NumSubElts", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Opnds", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "Offset", "=", "<NUM_LIT>", ";", "i", "!=", "NumVecs", ";", "++", "i", ",", "Offset", "+=", "NumSubElts", ")", "{"], "File": "X86ISelLowering (3)", "Func": "combineToExtendVectorInReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17893, "Length": 302, "Cover_Rate": 0.40591397849462363, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "vec_ullong2", "spu_cmpabsgt", "(", "vec_double2", "a", ",", "vec_double2", "b", ")", "{", "return", "(", "(", "vec_ullong2", ")", "(", "si_dfcmgt", "(", "(", "qword", ")", "(", "a", ")", ",", "(", "qword", ")", "(", "b", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "spu2vmx", "Func": "spu_cmpabsgt", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17894, "Length": 38, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NewMI", "=", "BuildMI", "(", "B", ",", "MI", ",", "DL", ",", "get", "(", "insn", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "getName", "(", "NewMI", "->", "getOpcode", "(", ")", ")", "<<", "<STR_LIT>", "<<", "NewMI", "->", "getDesc", "(", ")", ".", "getSchedClass", "(", ")", ")", ";", "NewMI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}"], "File": "HexagonInstrInfo (2)", "Func": "genAllInsnTimingClasses", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17895, "Length": 53, "Cover_Rate": 0.3897058823529412, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "reg", "==", "stack_pointer_rtx", "||", "reg", "==", "frame_pointer_rtx", "||", "reg", "==", "hard_frame_pointer_rtx", ")", "{", "offset", "-=", "cfun", "->", "machine", "->", "frame", ".", "total_size", ";", "if", "(", "reg", "==", "hard_frame_pointer_rtx", ")", "offset", "+=", "cfun", "->", "machine", "->", "frame", ".", "hard_frame_pointer_offset", ";"], "ground_truth": ["}"], "File": "loongarch", "Func": "loongarch_debugger_offset", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17896, "Length": 42, "Cover_Rate": 0.49411764705882355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutMI", ".", "setOpcode", "(", "RVV", "->", "BaseInstr", ")", ";", "const", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "assert", "(", "MBB", "&&", "<STR_LIT>", ")", ";", "const", "MachineFunction", "*", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "assert", "(", "MF", "&&", "<STR_LIT>", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "assert", "(", "TRI", "&&", "<STR_LIT>", ")", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", "->", "explicit_operands", "(", ")", ")", "{", "int", "OpNo", "=", "(", "int", ")", "MI", "->", "getOperandNo", "(", "&", "MO", ")", ";", "assert", "(", "OpNo", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "OpNo", "==", "RVV", "->", "getVLIndex", "(", ")", "||", "OpNo", "==", "RVV", "->", "getSEWIndex", "(", ")", "||", "OpNo", "==", "RVV", "->", "getMergeOpIndex", "(", ")", ")", "continue", ";", "MCOperand", "MCOp", ";", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "MachineOperand", "::", "MO_Register", ":", "{", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "||", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "||", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{"], "ground_truth": ["Reg", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "<STR_LIT>", ")", ";"], "File": "RISCVMCInstLower1", "Func": "lowerRISCVVMachineInstrToMCInst", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17897, "Length": 204, "Cover_Rate": 0.6238532110091743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256d", ")", "__builtin_ia32_movapd256_mask", "(", "(", "__v4df", ")", "__A", ",", "(", "__v4df", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_mask_mov_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17898, "Length": 23, "Cover_Rate": 0.4791666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vaddq_f32", "(", "float32x4_t", "__a", ",", "float32x4_t", "__b", ")", "{", "return", "__a", "+", "__b", ";", "return", "(", "float32x4_t", ")", "__builtin_neon_vaddv4sf", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vaddq_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17899, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Scale", ";"], "ground_truth": ["}"], "File": "X86AsmParser (2)4", "Func": "getScale", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17900, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LoadSDNode", "*", "LN0", "=", "cast", "<", "LoadSDNode", ">", "(", "N0", ")", ";", "SDValue", "Load", "=", "DAG", ".", "getLoad", "(", "VT", ",", "SDLoc", "(", "N", ")", ",", "LN0", "->", "getChain", "(", ")", ",", "LN0", "->", "getBasePtr", "(", ")", ",", "LN0", "->", "getPointerInfo", "(", ")", ",", "LN0", "->", "isVolatile", "(", ")", ",", "LN0", "->", "isNonTemporal", "(", ")", ",", "LN0", "->", "isInvariant", "(", ")", ",", "LN0", "->", "getAlignment", "(", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "LN0", ",", "<NUM_LIT>", ")", ",", "Load", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "Opcode", "=", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "Opcode", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "Load", ")", ";"], "File": "AArch64ISelLowering137", "Func": "performIntToFpCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17901, "Length": 122, "Cover_Rate": 0.45353159851301117, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Lgkmcnt", "=", "getBitMask", "(", "getLgkmcntBitShift", "(", ")", ",", "getLgkmcntBitWidth", "(", ")", ")", ";"], "ground_truth": ["return", "Vmcnt", "|", "Expcnt", "|", "Lgkmcnt", ";"], "File": "AMDGPUBaseInfo72", "Func": "getWaitcntBitMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17902, "Length": 21, "Cover_Rate": 0.3442622950819672, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32_t", "MaskVal", "=", "Mask", "->", "getZExtValue", "(", ")", ";", "if", "(", "isMask_32", "(", "MaskVal", ")", ")", "{", "uint32_t", "WidthVal", "=", "countPopulation", "(", "MaskVal", ")", ";", "ReplaceNode", "(", "N", ",", "getS_BFE", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "Srl", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "ShiftVal", ",", "WidthVal", ")", ")", ";", "return", ";", "}", "}", "}", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "const", "SDValue", "&", "And", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "ConstantSDNode", "*", "Shift", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "ConstantSDNode", "*", "Mask", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "And", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "Shift", "&&", "Mask", ")", "{", "uint32_t", "ShiftVal", "=", "Shift", "->", "getZExtValue", "(", ")", ";", "uint32_t", "MaskVal", "=", "Mask", "->", "getZExtValue", "(", ")", ">>", "ShiftVal", ";", "if", "(", "isMask_32", "(", "MaskVal", ")", ")", "{", "uint32_t", "WidthVal", "=", "countPopulation", "(", "MaskVal", ")", ";", "ReplaceNode", "(", "N", ",", "getS_BFE", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "And", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "ShiftVal", ",", "WidthVal", ")", ")", ";", "return", ";", "}", "}", "}", "else", "if", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SelectS_BFEFromShifts", "(", "N", ")", ";", "return", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SelectS_BFEFromShifts", "(", "N", ")", ";", "return", ";", "}", "break", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "{"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectS_BFE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17903, "Length": 257, "Cover_Rate": 0.5223577235772358, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "buildBlockRefs", "(", "EA", ",", "RefM", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "MachineBasicBlock", "&", "EntryB", "=", "*", "EA", ".", "Addr", "->", "getCode", "(", ")", ";", "assert", "(", "EntryB", ".", "pred_empty", "(", ")", "&&", "<STR_LIT>", ")", ";", "for", "(", "auto", "I", "=", "MRI", ".", "livein_begin", "(", ")", ",", "E", "=", "MRI", ".", "livein_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "LiveIns", ".", "insert", "(", "RegisterRef", "(", "I", "->", "first", ")", ")", ";", "for", "(", "auto", "I", ":", "EntryB", ".", "liveins", "(", ")", ")", "LiveIns", ".", "insert", "(", "RegisterRef", "(", "I", ".", "PhysReg", ",", "I", ".", "LaneMask", ")", ")", ";", "for", "(", "std", "::", "pair", "<", "RegisterId", ",", "LaneBitmask", ">", "P", ":", "LiveIns", ")", "{", "NodeAddr", "<", "PhiNode", "*", ">", "PA", "=", "newPhi", "(", "EA", ")", ";", "uint16_t", "PhiFlags", "=", "NodeAttrs", "::", "PhiRef", "|", "NodeAttrs", "::", "Preserving", ";", "RegisterRef", "RR", "(", "P", ".", "first", ",", "P", ".", "second", ")", ";", "NodeAddr", "<", "DefNode", "*", ">", "DA", "=", "newDef", "(", "PA", ",", "RR", ",", "PhiFlags", ")", ";", "PA", ".", "Addr", "->", "addMember", "(", "DA", ",", "*", "this", ")", ";", "}", "RegisterSet", "EHRegs", "=", "getLandingPadLiveIns", "(", ")", ";", "if", "(", "!", "EHRegs", ".", "empty", "(", ")", ")", "{", "for", "(", "NodeAddr", "<", "BlockNode", "*", ">", "BA", ":", "Blocks", ")", "{", "const", "MachineBasicBlock", "&", "B", "=", "*", "BA", ".", "Addr", "->", "getCode", "(", ")", ";", "if", "(", "!", "B", ".", "isEHPad", "(", ")", ")", "continue", ";", "NodeList", "Preds", ";", "for", "(", "MachineBasicBlock", "*", "PB", ":", "B", ".", "predecessors", "(", ")", ")", "Preds", ".", "push_back", "(", "findBlock", "(", "PB", ")", ")", ";", "for", "(", "RegisterRef", "RR", ":", "EHRegs", ")", "{", "NodeAddr", "<", "PhiNode", "*", ">", "PA", "=", "newPhi", "(", "BA", ")", ";", "uint16_t", "PhiFlags", "=", "NodeAttrs", "::", "PhiRef", "|", "NodeAttrs", "::", "Preserving", ";"], "ground_truth": ["NodeAddr", "<", "DefNode", "*", ">", "DA", "=", "newDef", "(", "PA", ",", "RR", ",", "PhiFlags", ")", ";"], "File": "RDFGraph23", "Func": "build", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17904, "Length": 311, "Cover_Rate": 0.5485008818342152, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "targetm", ".", "calls", ".", "must_pass_in_stack", "(", "arg", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "MMIX_FUNCTION_ARG_SIZE", "(", "arg", ".", "mode", ",", "arg", ".", "type", ")", ">", "<NUM_LIT>", "&&", "!", "TARGET_LIBFUNC", "&&", "(", "!", "argsp", "||", "!", "argsp", "->", "lib", ")", ")", "return", "true", ";"], "File": "mmix", "Func": "mmix_pass_by_reference", "Target": "mmix", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17905, "Length": 45, "Cover_Rate": 0.6338028169014085, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TARGET_AAPCS_BASED", ";"], "ground_truth": ["}"], "File": "arm", "Func": "arm_cxx_use_aeabi_atexit", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17906, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "isVector", "(", ")", "&&", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "Op", "(", "N", ",", "<NUM_LIT>", ")", ";", "if", "(", "SDValue", "Res", "=", "combine<ISA_LIT>ShufflesRecursively", "(", "{", "Op", "}", ",", "<NUM_LIT>", ",", "Op", ",", "{", "<NUM_LIT>", "}", ",", "{", "}", ",", "<NUM_LIT>", ",", "false", ",", "DAG", ",", "Subtarget", ")", ")", "{", "DCI", ".", "CombineTo", "(", "N", ",", "Res", ")", ";", "return", "SDValue", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "X86ISelLowering164", "Func": "combineAndnp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17907, "Length": 77, "Cover_Rate": 0.425414364640884, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__X", "&", "(", "__X", "-", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "bmiintrin", "Func": "__blsr_u32", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17908, "Length": 12, "Cover_Rate": 0.41379310344827586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DeadInstrs", ";"], "ground_truth": ["}"], "File": "RDFDeadCode", "Func": "getDeadInstrs", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17909, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "MCSymbolRefExpr", "::", "VK_TLSGD", ";", "case", "<STR_LIT>", ":", "return", "MCSymbolRefExpr", "::", "VK_TPOFF", ";", "case", "<STR_LIT>", ":", "return", "MCSymbolRefExpr", "::", "VK_GOTTPOFF", ";", "case", "<STR_LIT>", ":", "return", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOT_PREL", ";", "}"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "ARMAsmPrinter13", "Func": "getModifierVariantKind", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17910, "Length": 38, "Cover_Rate": 0.5135135135135135, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int16x4_t", ")", "__builtin_neon_vqrshrns_nv4si", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vqrshrn_n_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17911, "Length": 12, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__aarch64_vdup_laneq_u64", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vdup_laneq_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17912, "Length": 9, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsVector", "=", "false", ";", "if", "(", "RegNum", "==", "static_cast", "<", "unsigned", ">", "(", "-", "<NUM_LIT>", ")", ")", "{", "StringRef", "Kind", ";", "RegNum", "=", "tryMatchVectorRegister", "(", "Kind", ",", "false", ")", ";", "if", "(", "!", "Kind", ".", "empty", "(", ")", ")", "{", "Error", "(", "SRegLoc", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "IsVector", "=", "true", ";", "}", "if", "(", "RegNum", "==", "static_cast", "<", "unsigned", ">", "(", "-", "<NUM_LIT>", ")", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "Error", "(", "SRegLoc", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AArch64AsmParser", "Func": "parseDirectiveReq", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17913, "Length": 128, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "parsePCRel", "(", "Operands", ",", "-", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ",", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "SystemZAsmParser (2)", "Func": "parsePCRelTLS32", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17914, "Length": 24, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "struct", "cgraph_node", "*", "target", "=", "NULL", ";", "memset", "(", "cum", ",", "<NUM_LIT>", ",", "sizeof", "(", "*", "cum", ")", ")", ";", "if", "(", "fndecl", ")", "{", "target", "=", "cgraph_node", "::", "get", "(", "fndecl", ")", ";", "if", "(", "target", ")", "{", "target", "=", "target", "->", "function_symbol", "(", ")", ";", "i", "=", "cgraph_node", "::", "local_info", "(", "target", "->", "decl", ")", ";", "cum", "->", "call_abi", "=", "ix86_function_abi", "(", "target", "->", "decl", ")", ";", "}", "else", "cum", "->", "call_abi", "=", "ix86_function_abi", "(", "fndecl", ")", ";", "}", "else", "cum", "->", "call_abi", "=", "ix86_function_type_abi", "(", "fntype", ")", ";", "cum", "->", "caller", "=", "caller", ";", "cum", "->", "nregs", "=", "ix86_regparm", ";", "if", "(", "TARGET_64BIT", ")", "{", "cum", "->", "nregs", "=", "(", "cum", "->", "call_abi", "==", "SYSV_ABI", "?", "X86_64_REGPARM_MAX", ":", "X86_64_MS_REGPARM_MAX", ")", ";", "}", "if", "(", "TARGET_SSE", ")", "{", "cum", "->", "sse_nregs", "=", "SSE_REGPARM_MAX", ";", "if", "(", "TARGET_64BIT", ")", "{", "cum", "->", "sse_nregs", "=", "(", "cum", "->", "call_abi", "==", "SYSV_ABI", "?", "X86_64_SSE_REGPARM_MAX", ":", "X86_64_MS_SSE_REGPARM_MAX", ")", ";", "}", "}", "if", "(", "TARGET_MMX", ")", "cum", "->", "mmx_nregs", "=", "MMX_REGPARM_MAX", ";", "cum", "->", "warn_avx512f", "=", "true", ";", "cum", "->", "warn_avx", "=", "true", ";", "cum", "->", "warn_sse", "=", "true", ";", "cum", "->", "warn_mmx", "=", "true", ";", "if", "(", "i", "&&", "i", "->", "local", "&&", "i", "->", "can_change_signature", ")", "fntype", "=", "TREE_TYPE", "(", "target", "->", "decl", ")", ";"], "ground_truth": ["cum", "->", "stdarg", "=", "stdarg_p", "(", "fntype", ")", ";"], "File": "i3864", "Func": "init_cumulative_args", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17915, "Length": 223, "Cover_Rate": 0.504524886877828, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "NeedsAligna", "=", "needsAligna", "(", "MF", ")", ";", "unsigned", "Size", "=", "HRI", ".", "getSpillSize", "(", "<STR_LIT>", ")", ";", "unsigned", "NeedAlign", "=", "HRI", ".", "getSpillAlignment", "(", "<STR_LIT>", ")", ";", "unsigned", "HasAlign", "=", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ";", "unsigned", "LoadOpc", ";", "auto", "UseAligned", "=", "[", "&", "]", "(", "unsigned", "NeedAlign", ",", "unsigned", "HasAlign", ")", "{", "return", "!", "NeedsAligna", "&&", "(", "NeedAlign", "<=", "HasAlign", ")", ";", "}", ";", "LoadOpc", "=", "UseAligned", "(", "NeedAlign", ",", "HasAlign", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "B", ",", "It", ",", "DL", ",", "HII", ".", "get", "(", "LoadOpc", ")", ",", "DstLo", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";"], "ground_truth": ["LoadOpc", "=", "UseAligned", "(", "NeedAlign", ",", "HasAlign", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "HexagonFrameLowering10", "Func": "expandLoadVec2", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17916, "Length": 127, "Cover_Rate": 0.3681159420289855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "TM", ".", "getCodeModel", "(", ")", "!=", "CodeModel", "::", "Small", "&&", "TM", ".", "getCodeModel", "(", ")", "!=", "CodeModel", "::", "Kernel", ")", "return", "NULL", ";", "unsigned", "PICBase", "=", "<NUM_LIT>", ";", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "if", "(", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "is64Bit", "(", ")", ")", "PICBase", "=", "<STR_LIT>", ";", "else", "return", "NULL", ";", "}", "MachineConstantPool", "&", "MCP", "=", "*", "MF", ".", "getConstantPool", "(", ")", ";", "const", "Type", "*", "Ty", ";", "if", "(", "LoadMI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Ty", "=", "Type", "::", "getFloatTy", "(", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ";", "else", "if", "(", "LoadMI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Ty", "=", "Type", "::", "getDoubleTy", "(", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ";", "else", "Ty", "=", "VectorType", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ",", "<NUM_LIT>", ")", ";", "const", "Constant", "*", "C", "=", "LoadMI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "Constant", "::", "getAllOnesValue", "(", "Ty", ")", ":", "Constant", "::", "getNullValue", "(", "Ty", ")", ";", "unsigned", "CPI", "=", "MCP", ".", "getConstantPoolIndex", "(", "C", ",", "Alignment", ")", ";", "MOs", ".", "push_back", "(", "MachineOperand", "::", "CreateReg", "(", "PICBase", ",", "false", ")", ")", ";", "MOs", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "MOs", ".", "push_back", "(", "MachineOperand", "::", "CreateReg", "(", "<NUM_LIT>", ",", "false", ")", ")", ";", "MOs", ".", "push_back", "(", "MachineOperand", "::", "CreateCPI", "(", "CPI", ",", "<NUM_LIT>", ")", ")", ";", "MOs", ".", "push_back", "(", "MachineOperand", "::", "CreateReg", "(", "<NUM_LIT>", ",", "false", ")", ")", ";"], "ground_truth": ["break", ";"], "File": "X86InstrInfo17", "Func": "foldMemoryOperandImpl", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17917, "Length": 288, "Cover_Rate": 0.38451268357810414, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MF", "->", "getRegInfo", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getRegClassFor", "(", "<STR_LIT>", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Dest", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Ptr", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "CmpVal", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "NewVal", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "AlignedAddr", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "ShiftAmt", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "Mask", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "Mask2", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "Mask3", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "ShiftedCmpVal", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "OldVal", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "MaskedOldVal0", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "ShiftedNewVal", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "MaskLSB2", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "PtrLSB2", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "MaskUpper", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "MaskedCmpVal", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "MaskedNewVal", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "MaskedOldVal1", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "StoreVal", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "SrlRes", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "Success", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "loop1MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "loop2MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "sinkMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "++", "BB", "->", "getIterator", "(", ")", ";", "MF", "->", "insert", "(", "It", ",", "loop1MBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loop2MBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "sinkMBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "loop1MBB", ")", ";", "loop1MBB", "->", "addSuccessor", "(", "sinkMBB", ")", ";"], "ground_truth": ["loop1MBB", "->", "addSuccessor", "(", "loop2MBB", ")", ";"], "File": "Cpu0ISelLowering", "Func": "emitAtomicCmpSwapPartword", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17918, "Length": 448, "Cover_Rate": 0.36304700162074555, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "Reg", ")", ")", "continue", ";", "auto", "&", "LiveMask", "=", "LiveRegs", "[", "Reg", "]", ";", "auto", "PrevMask", "=", "LiveMask", ";"], "ground_truth": ["LiveMask", "|=", "getDefRegMask", "(", "MO", ",", "*", "MRI", ")", ";"], "File": "GCNRegPressure14", "Func": "advanceToNext", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17919, "Length": 63, "Cover_Rate": 0.5431034482758621, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "Opc", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "}", "Op", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)3", "Func": "LowerFP_TO_INT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17920, "Length": 79, "Cover_Rate": 0.30859375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "false", ";", "}", "unsigned", "DstIdx", "=", "<NUM_LIT>", ";", "unsigned", "SrcIdx", "=", "IncDec", "->", "getNumExplicitDefs", "(", ")", ";", "while", "(", "IncDec", "->", "getOperand", "(", "DstIdx", ")", ".", "getReg", "(", ")", "!=", "Reg", ")", "{", "if", "(", "IncDec", "->", "getOperand", "(", "SrcIdx", ")", ".", "isReg", "(", ")", ")", "++", "DstIdx", ";", "++", "SrcIdx", ";", "}"], "ground_truth": ["if", "(", "!", "mi_match", "(", "IncDec", "->", "getOperand", "(", "SrcIdx", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "m_all_of", "(", "m_MInstr", "(", "Load", ")", ",", "m_FoldedLdAbs", "(", "StoreMI", ",", "Addr", ",", "AA", ")", ")", ")", ")", "return", "false", ";"], "File": "MOSInstructionSelector", "Func": "match", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17921, "Length": 95, "Cover_Rate": 0.510752688172043, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isSImm12", "(", ")", "const", "{", "<ISA_LIT>MCExpr", "::", "VariantKind", "VK", ";", "int64_t", "Imm", ";", "bool", "IsValid", ";", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "bool", "IsConstantImm", "=", "evaluateConstantImm", "(", "Imm", ",", "VK", ")", ";", "if", "(", "!", "IsConstantImm", ")", "IsValid", "=", "<ISA_LIT>AsmParser", "::", "classifySymbolRef", "(", "getImm", "(", ")", ",", "VK", ",", "Imm", ")", ";", "else", "IsValid", "=", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ";", "return", "IsValid", "&&", "(", "VK", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", "||", "VK", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_LO", "||", "VK", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_PCREL_LO", ")", ";"], "ground_truth": ["}"], "File": "RISCVAsmParser11", "Func": "isSImm12", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17922, "Length": 92, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "PerformADDCCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformADDCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformSUBCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformMULCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformORCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformXORCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformANDCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformBFICombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformVMOVRRDCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformVMOVDRRCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformSTORECombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformBUILD_VECTORCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformInsertEltCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformVECTOR_SHUFFLECombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformVDUPLANECombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "PerformVCVTCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformVDIVCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformIntrinsicCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "PerformShiftCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "PerformExtendCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformSELECT_CCCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformCMOVCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "CombineBaseUpdate", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "Perform<ISA_LIT>BUILD_VECTORCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "switch", "(", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "ARMISelLowering (2)", "Func": "PerformDAGCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17923, "Length": 386, "Cover_Rate": 0.724202626641651, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "IP", "=", "EntryBB", ".", "begin", "(", ")", ";", "BuildMI", "(", "EntryBB", ",", "IP", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "InVRSAVE", ")", ";", "BuildMI", "(", "EntryBB", ",", "IP", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "UpdatedVRSAVE", ")", ".", "addReg", "(", "InVRSAVE", ")", ";", "BuildMI", "(", "EntryBB", ",", "IP", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "UpdatedVRSAVE", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "BB", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "BB", "!=", "E", ";", "++", "BB", ")", "{", "if", "(", "!", "BB", "->", "empty", "(", ")", "&&", "BB", "->", "back", "(", ")", ".", "isReturn", "(", ")", ")", "{", "IP", "=", "BB", "->", "end", "(", ")", ";", "--", "IP", ";"], "ground_truth": ["MachineBasicBlock", "::", "iterator", "I2", "=", "IP", ";"], "File": "PPCISelDAGToDAG108", "Func": "InsertVRSaveCode", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17924, "Length": 140, "Cover_Rate": 0.4294478527607362, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "unsigned", "<ISA_LIT>PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "SDValue", "CPAddr", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "<NUM_LIT>", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "<ISA_LIT>ConstantPoolValue", "*", "CPV", "=", "<ISA_LIT>ConstantPoolConstant", "::", "Create", "(", "MF", ".", "getFunction", "(", ")", ",", "<ISA_LIT>PCLabelIndex", ",", "<STR_LIT>", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "<ISA_LIT>PCLabelIndex", ",", "<STR_LIT>", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";", "}", "return", "Result", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "Op", ".", "getDebugLoc", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering152", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17925, "Length": 258, "Cover_Rate": 0.6615384615384615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "BC0", ".", "hasOneUse", "(", ")", "&&", "SVT", ".", "isVector", "(", ")", "&&", "SVT", ".", "getVectorNumElements", "(", ")", "*", "<NUM_LIT>", "==", "NumElts", "&&", "TLI", ".", "isOperationLegal", "(", "Opcode", ",", "VT", ")", ")", "{", "bool", "CanFold", "=", "false", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "CanFold", "=", "true", ";", "}", "unsigned", "SVTNumElts", "=", "SVT", ".", "getVectorNumElements", "(", ")", ";", "ShuffleVectorSDNode", "*", "SVOp", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "N", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "SVTNumElts", ";", "i", "!=", "e", "&&", "CanFold", ";", "++", "i", ")", "CanFold", "=", "SVOp", "->", "getMaskElt", "(", "i", ")", "==", "(", "int", ")", "(", "i", "*", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "SVTNumElts", ",", "e", "=", "NumElts", ";", "i", "!=", "e", "&&", "CanFold", ";", "++", "i", ")", "CanFold", "=", "SVOp", "->", "getMaskElt", "(", "i", ")", "<", "<NUM_LIT>", ";", "if", "(", "CanFold", ")", "{", "SDValue", "BC00", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "BC0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "BC01", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "BC0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "NewBinOp", "=", "DAG", ".", "getNode", "(", "BC0", ".", "getOpcode", "(", ")", ",", "dl", ",", "VT", ",", "BC00", ",", "BC01", ")", ";", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "NewBinOp", ",", "N1", ",", "&", "SVOp", "->", "getMask", "(", ")", "[", "<NUM_LIT>", "]", ")", ";", "}", "}", "}"], "ground_truth": ["SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Elts", ";"], "File": "X86ISelLowering200", "Func": "PerformShuffleCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17926, "Length": 274, "Cover_Rate": 0.39825581395348836, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "int", "getQuarterRateInstrCost", "(", "TTI", "::", "TargetCostKind", "CostKind", "=", "TTI", "::", "TCK_RecipThroughput", ")", "{"], "ground_truth": ["return", "CostKind", "==", "TTI", "::", "TCK_CodeSize", "?", "<NUM_LIT>", ":", "<NUM_LIT>", "*", "TargetTransformInfo", "::", "TCC_Basic", ";"], "File": "AMDGPUTargetTransformInfo15", "Func": "getQuarterRateInstrCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17927, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512d", ")", "__builtin_ia32_divpd512_mask", "(", "(", "__v8df", ")", "__M", ",", "(", "__v8df", ")", "__V", ",", "(", "__v8df", ")", "_mm512_undefined_pd", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_div_round_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17928, "Length": 33, "Cover_Rate": 0.559322033898305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetAsmStreamer", "::", "<ISA_LIT>TargetAsmStreamer", "(", "MCStreamer", "&", "S", ",", "formatted_raw_ostream", "&", "OS", ")", ":", "<ISA_LIT>TargetStreamer", "(", "S", ")", ",", "OS", "(", "OS", ")", "{"], "ground_truth": ["}"], "File": "SICTargetStreamer", "Func": "SICTargetAsmStreamer", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17929, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "getSqrtInputTest", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "const", "DenormalMode", "&", "Mode", ")", "const", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";"], "ground_truth": ["if", "(", "!", "isTypeLegal", "(", "<STR_LIT>", ")", "||", "(", "VT", "!=", "<STR_LIT>", "&&", "(", "(", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", ")", "||", "!", "Subtarget", ".", "hasVSX", "(", ")", ")", ")", ")", "return", "TargetLowering", "::", "getSqrtInputTest", "(", "Op", ",", "DAG", ",", "Mode", ")", ";"], "File": "PPCISelLowering109", "Func": "getSqrtInputTest", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17930, "Length": 73, "Cover_Rate": 0.48344370860927155, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getMemOffset", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "(", "(", "Value", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "Value", "<=", "<NUM_LIT>", "&&", "Value", ">=", "-", "<NUM_LIT>", ")", ";"], "File": "ARMAsmParser35", "Func": "isMemMode5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17931, "Length": 52, "Cover_Rate": 0.6419753086419753, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ArrayRef", "<", "int", ">", "OpMask", "=", "Op0", "->", "getMask", "(", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "NMask", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "i", "++", ")", "{", "if", "(", "NMask", "[", "i", "]", ">", "<NUM_LIT>", "&&", "OpMask", "[", "NMask", "[", "i", "]", "]", ">", "<NUM_LIT>", "&&", "OpMask", "[", "NMask", "[", "i", "]", "]", "!=", "i", ")", "return", "SDValue", "(", ")", ";", "}"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op0", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op1", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "FlattenVectorShuffle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17932, "Length": 107, "Cover_Rate": 0.3292307692307692, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "RHS", "=", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "MxOpcode", ";", "unsigned", "MxCond", ";", "SDVTList", "VTs", ";", "switch", "(", "CondOpcode", ")", "{", "case", "<STR_LIT>", ":", "MxOpcode", "=", "<STR_LIT>", ";", "MxCond", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "MxOpcode", "=", "<STR_LIT>", ";", "MxCond", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "MxOpcode", "=", "<STR_LIT>", ";", "MxCond", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "MxOpcode", "=", "<STR_LIT>", ";", "MxCond", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "MxOpcode", "=", "<STR_LIT>", ";", "MxCond", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "MxOpcode", "=", "<STR_LIT>", ";", "MxCond", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "Inverted", ")", "MxCond", "=", "<STR_LIT>", "(", "(", "<STR_LIT>", ")", "MxCond", ")", ";", "if", "(", "CondOpcode", "==", "<STR_LIT>", ")", "VTs", "=", "DAG", ".", "getVTList", "(", "LHS", ".", "getValueType", "(", ")", ",", "LHS", ".", "getValueType", "(", ")", ",", "<STR_LIT>", ")", ";", "else", "VTs", "=", "DAG", ".", "getVTList", "(", "LHS", ".", "getValueType", "(", ")", ",", "<STR_LIT>", ")", ";", "SDValue", "MxOp", "=", "DAG", ".", "getNode", "(", "MxOpcode", ",", "DL", ",", "VTs", ",", "LHS", ",", "RHS", ")", ";", "if", "(", "CondOpcode", "==", "<STR_LIT>", ")", "Cond", "=", "MxOp", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "else", "Cond", "=", "MxOp", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "CC", "=", "DAG", ".", "getConstant", "(", "MxCond", ",", "DL", ",", "<STR_LIT>", ")", ";", "addTest", "=", "false", ";", "}", "else", "{", "unsigned", "CondOpc", ";", "if", "(", "Cond", ".", "hasOneUse", "(", ")", "&&", "isAndOrOfSetCCs", "(", "Cond", ",", "CondOpc", ")", ")", "{", "SDValue", "Cmp", "=", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "CondOpc", "==", "<STR_LIT>", ")", "{", "if", "(", "Cmp", "==", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", "&&", "is<ISA_LIT>LogicalCmp", "(", "Cmp", ")", ")", "{", "CC", "=", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Op", ".", "getValueType", "(", ")", ",", "Chain", ",", "Dest", ",", "CC", ",", "Cmp", ")", ";", "CC", "=", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Cond", "=", "Cmp", ";", "addTest", "=", "false", ";", "}", "}", "else", "{", "if", "(", "Cmp", "==", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", "&&", "is<ISA_LIT>LogicalCmp", "(", "Cmp", ")", "&&", "Op", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", ")", "{", "<STR_LIT>", "CCode", "=", "(", "<STR_LIT>", ")", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "CCode", "=", "<STR_LIT>", "(", "CCode", ")", ";", "CC", "=", "DAG", ".", "getConstant", "(", "CCode", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDNode", "*", "User", "=", "*", "Op", ".", "getNode", "(", ")", "->", "use_begin", "(", ")", ";", "if", "(", "User", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "FalseBB", "=", "User", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDNode", "*", "NewBR", "=", "DAG", ".", "UpdateNodeOperands", "(", "User", ",", "User", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Dest", ")", ";", "assert", "(", "NewBR", "==", "User", ")", ";", "(", "void", ")", "NewBR", ";", "Dest", "=", "FalseBB", ";"], "ground_truth": ["Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Op", ".", "getValueType", "(", ")", ",", "Chain", ",", "Dest", ",", "CC", ",", "Cmp", ")", ";"], "File": "M680x0ISelLowering", "Func": "LowerBRCOND", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17933, "Length": 525, "Cover_Rate": 0.3826530612244898, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isVCSrc32", "(", ")", "const", "{"], "ground_truth": ["return", "isInlineImm", "(", ")", "||", "(", "isReg", "(", ")", "&&", "isRegClass", "(", "AMDGPU", "::", "VS_32RegClassID", ")", ")", ";"], "File": "AMDGPUAsmParser18", "Func": "isVCSrc32", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17934, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "LoadInst", "*", ",", "<NUM_LIT>", ">", "AggrLoads", ";", "SmallVector", "<", "MemIntrinsic", "*", ",", "<NUM_LIT>", ">", "MemCalls", ";", "const", "DataLayout", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "LLVMContext", "&", "Context", "=", "F", ".", "getParent", "(", ")", "->", "getContext", "(", ")", ";", "const", "TargetTransformInfo", "&", "TTI", "=", "getAnalysis", "<", "TargetTransformInfoWrapperPass", ">", "(", ")", ".", "getTTI", "(", "F", ")", ";", "for", "(", "BasicBlock", "&", "BB", ":", "F", ")", "{", "for", "(", "Instruction", "&", "I", ":", "BB", ")", "{", "if", "(", "LoadInst", "*", "LI", "=", "dyn_cast", "<", "LoadInst", ">", "(", "&", "I", ")", ")", "{", "if", "(", "!", "LI", "->", "hasOneUse", "(", ")", ")", "continue", ";", "if", "(", "DL", ".", "getTypeStoreSize", "(", "LI", "->", "getType", "(", ")", ")", "<", "MaxAggrCopySize", ")", "continue", ";", "if", "(", "StoreInst", "*", "SI", "=", "dyn_cast", "<", "StoreInst", ">", "(", "LI", "->", "user_back", "(", ")", ")", ")", "{", "if", "(", "SI", "->", "getOperand", "(", "<NUM_LIT>", ")", "!=", "LI", ")", "continue", ";", "AggrLoads", ".", "push_back", "(", "LI", ")", ";", "}", "}", "else", "if", "(", "MemIntrinsic", "*", "IntrCall", "=", "dyn_cast", "<", "MemIntrinsic", ">", "(", "&", "I", ")", ")", "{", "if", "(", "ConstantInt", "*", "LenCI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "IntrCall", "->", "getLength", "(", ")", ")", ")", "{", "if", "(", "LenCI", "->", "getZExtValue", "(", ")", ">=", "MaxAggrCopySize", ")", "{", "MemCalls", ".", "push_back", "(", "IntrCall", ")", ";", "}", "}", "else", "{", "MemCalls", ".", "push_back", "(", "IntrCall", ")", ";", "}", "}", "}", "}", "if", "(", "AggrLoads", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "MemCalls", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "return", "false", ";", "}", "for", "(", "LoadInst", "*", "LI", ":", "AggrLoads", ")", "{", "auto", "*", "SI", "=", "cast", "<", "StoreInst", ">", "(", "*", "LI", "->", "user_begin", "(", ")", ")", ";", "Value", "*", "SrcAddr", "=", "LI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "DstAddr", "=", "SI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "NumLoads", "=", "DL", ".", "getTypeStoreSize", "(", "LI", "->", "getType", "(", ")", ")", ";", "ConstantInt", "*", "CopyLen", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "Context", ")", ",", "NumLoads", ")", ";", "createMemCpyLoopKnownSize", "(", "SI", ",", "SrcAddr", ",", "DstAddr", ",", "CopyLen", ",", "LI", "->", "getAlign", "(", ")", ",", "SI", "->", "getAlign", "(", ")", ",", "LI", "->", "isVolatile", "(", ")", ",", "SI", "->", "isVolatile", "(", ")", ",", "TTI", ")", ";", "SI", "->", "eraseFromParent", "(", ")", ";", "LI", "->", "eraseFromParent", "(", ")", ";", "}", "for", "(", "MemIntrinsic", "*", "MemCall", ":", "MemCalls", ")", "{", "if", "(", "MemCpyInst", "*", "Memcpy", "=", "dyn_cast", "<", "MemCpyInst", ">", "(", "MemCall", ")", ")", "{", "expandMemCpyAsLoop", "(", "Memcpy", ",", "TTI", ")", ";", "}", "else", "if", "(", "MemMoveInst", "*", "Memmove", "=", "dyn_cast", "<", "MemMoveInst", ">", "(", "MemCall", ")", ")", "{", "expandMemMoveAsLoop", "(", "Memmove", ")", ";", "}", "else", "if", "(", "MemSetInst", "*", "Memset", "=", "dyn_cast", "<", "MemSetInst", ">", "(", "MemCall", ")", ")", "{", "expandMemSetAsLoop", "(", "Memset", ")", ";", "}", "MemCall", "->", "eraseFromParent", "(", ")", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "NVPTXLowerAggrCopies2", "Func": "runOnFunction", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17935, "Length": 475, "Cover_Rate": 0.977366255144033, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCExpr", "::", "VariantKind", "VK", ";", "int64_t", "Imm", ";", "bool", "IsConstantImm", "=", "evaluateConstantImm", "(", "getImm", "(", ")", ",", "Imm", ",", "VK", ")", ";", "return", "IsConstantImm", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", "&&", "VK", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ";"], "ground_truth": ["}"], "File": "RISCVAsmParser65", "Func": "isSImm3", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17936, "Length": 40, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_2intersect_epi64", "(", "__m256i", "__A", ",", "__m256i", "__B", ",", "__mmask8", "*", "__U", ",", "__mmask8", "*", "__M", ")", "{"], "ground_truth": ["__builtin_ia32_2intersectq256", "(", "__U", ",", "__M", ",", "(", "__v4di", ")", "__A", ",", "(", "__v4di", ")", "__B", ")", ";"], "File": "avx512vp2intersectvlintrin", "Func": "_mm256_2intersect_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17937, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "cc", ",", "gen_rtx_COMPARE", "(", "mode", ",", "op0", ",", "op1", ")", ")", ")", ";", "ret", "=", "gen_rtx_fmt_ee", "(", "code", ",", "VOIDmode", ",", "cc", ",", "const0_rtx", ")", ";", "}", "s390_compare_emitted", "=", "NULL_RTX", ";"], "ground_truth": ["return", "ret", ";"], "File": "s3903", "Func": "s390_emit_compare", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 17938, "Length": 40, "Cover_Rate": 0.33613445378151263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrndx_f64", "(", "float64x1_t", "__a", ")", "{"], "ground_truth": ["return", "vset_lane_f64", "(", "__builtin_rint", "(", "vget_lane_f64", "(", "__a", ",", "<NUM_LIT>", ")", ")", ",", "__a", ",", "<NUM_LIT>", ")", ";"], "File": "arm", "Func": "neon2_vrndx_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17939, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Dim", "<", "<NUM_LIT>", ")", ";"], "ground_truth": ["DebuggerWorkGroupIDStackObjectIndices", "[", "Dim", "]", "=", "ObjectIdx", ";"], "File": "SIMachineFunctionInfo (2)1", "Func": "setDebuggerWorkGroupIDStackObjectIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17940, "Length": 14, "Cover_Rate": 0.56, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "SelectThumbAddrModeS1", "(", "SDNode", "*", "Op", ",", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "OffImm", ",", "SDValue", "&", "Offset", ")", "{", "return", "SelectThumbAddrModeRI5", "(", "Op", ",", "N", ",", "<NUM_LIT>", ",", "Base", ",", "OffImm", ",", "Offset", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG12", "Func": "SelectThumbAddrModeS1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17941, "Length": 42, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";"], "ground_truth": ["}"], "File": "AVRTargetMachine2", "Func": "addInstSelector", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17942, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_EXTERNAL_VISIBILITY", "void", "LLVMInitialize<ISA_LIT>Target", "(", ")", "{", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "X", "(", "getThe<ISA_LIT>32Target", "(", ")", ")", ";"], "ground_truth": ["RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "Y", "(", "getThe<ISA_LIT>64Target", "(", ")", ")", ";"], "File": "RISCVTargetMachine39", "Func": "LLVMInitializeRISCVTarget", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17943, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasXOP", "(", ")", "const", "{"], "ground_truth": ["return", "HasXOP", ";"], "File": "X86Subtarget (2)", "Func": "hasXOP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17944, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "optimize_size", ")", "{"], "ground_truth": ["memcpy", "(", "reg_alloc_order", ",", "nds32_reg_alloc_order_for_speed", ",", "sizeof", "(", "nds32_reg_alloc_order_for_speed", ")", ")", ";"], "File": "nds32", "Func": "nds32_adjust_reg_alloc_order", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17945, "Length": 18, "Cover_Rate": 0.391304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_vcvtps2ph512_mask", "(", "(", "__v16sf", ")", "__A", ",", "__I", ",", "(", "__v16hi", ")", "_mm256_setzero_si256", "(", ")", ",", "(", "__mmask16", ")", "__W", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_maskz_cvtps_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17946, "Length": 27, "Cover_Rate": 0.5094339622641509, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegNo", "==", "<NUM_LIT>", ")", "return", "Error", "(", "StartLoc", ",", "<STR_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "false", ";", "}", "bool", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "override", "{", "return", "true", ";", "}", "bool", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "override", "{", "return", "true", ";", "}", "bool", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")", "override", "{", "MCInst", "Inst", ";", "SMLoc", "ErrorLoc", ";", "switch", "(", "MatchInstructionImpl", "(", "Operands", ",", "Inst", ",", "ErrorInfo", ",", "MatchingInlineAsm", ")", ")", "{", "case", "Match_Success", ":", "Inst", ".", "setLoc", "(", "IDLoc", ")", ";", "Out", ".", "EmitInstruction", "(", "Inst", ",", "STI", ")", ";", "return", "false", ";", "default", ":"], "ground_truth": ["return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";"], "File": "J2AsmParser", "Func": "J2AsmParser", "Target": "J2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17947, "Length": 138, "Cover_Rate": 0.5287356321839081, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>ABIInfo", "::", "GetGlobalPtr", "(", ")", "const", "{"], "ground_truth": ["return", "ArePtrs64bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "MipsABIInfo1", "Func": "GetGlobalPtr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17948, "Length": 17, "Cover_Rate": 0.7727272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "MCPhysReg", "HvxQRDecoderTable", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";"], "ground_truth": ["return", "DecodeRegisterClass", "(", "Inst", ",", "RegNo", ",", "HvxQRDecoderTable", ")", ";"], "File": "HexagonDisassembler1", "Func": "DecodeHvxQRRegisterClass", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17949, "Length": 27, "Cover_Rate": 0.4909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "LLVMTargetMachine", "(", "T", ",", "computeDataLayout", "(", "TT", ",", "CPU", ",", "Options", ")", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "getEffectiveRelocModel", "(", "CM", ",", "RM", ")", ",", "CM", ",", "OL", ")", "{"], "ground_truth": ["}"], "File": "Nios2TargetMachine", "Func": "Nios2TargetMachine", "Target": "Nios2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17950, "Length": 78, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printBitfieldInvMaskImmOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "uint32_t", "v", "=", "~", "MO", ".", "getImm", "(", ")", ";", "int32_t", "lsb", "=", "countTrailingZeros", "(", "v", ")", ";", "int32_t", "width", "=", "(", "<NUM_LIT>", "-", "countLeadingZeros", "(", "v", ")", ")", "-", "lsb", ";", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "O", "<<", "markup", "(", "<STR_LIT>", ")", "<<", "'#'", "<<", "lsb", "<<", "markup", "(", "<STR_LIT>", ")", "<<", "<STR_LIT>", "<<", "markup", "(", "<STR_LIT>", ")", "<<", "'#'", "<<", "width", "<<", "markup", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter (2)", "Func": "printBitfieldInvMaskImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17951, "Length": 106, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "onEndOfFile", "(", ")", "override", "{", "for", "(", "const", "StringRef", "&", "Label", ":", "OperatorLabels", ")", "if", "(", "FreeLabels", ".", "find", "(", "Label", ")", "==", "FreeLabels", ".", "end", "(", ")", ")", "Error", "(", "SMLoc", "::", "getFromPointer", "(", "Label", ".", "begin", "(", ")", ")", ",", "<STR_LIT>", ",", "SMRange", "(", "SMLoc", "::", "getFromPointer", "(", "Label", ".", "begin", "(", ")", ")", ",", "SMLoc", "::", "getFromPointer", "(", "Label", ".", "end", "(", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "TPCAsmParser", "Func": "onEndOfFile", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17952, "Length": 72, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "mergeable_constant_section", "(", "mode", ",", "align", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "iq20002", "Func": "iq2000_select_rtx_section", "Target": "iq2000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17953, "Length": 10, "Cover_Rate": 0.37037037037037035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "is_power9_pairable_vec_type", "(", "enum", "attr_type", "type", ")", "{", "switch", "(", "type", ")", "{", "case", "TYPE_VECSIMPLE", ":", "case", "TYPE_VECCOMPLEX", ":"], "ground_truth": ["case", "TYPE_VECDIV", ":"], "File": "rs6000", "Func": "is_power9_pairable_vec_type", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17954, "Length": 23, "Cover_Rate": 0.46, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "if", "(", "!", "Subtarget", "->", "hasFp256", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "hasInt256", "(", ")", ")", "{", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "LHS1", "=", "Extract128BitVector", "(", "LHS", ",", "<NUM_LIT>", ",", "DAG", ",", "dl", ")", ";", "SDValue", "LHS2", "=", "Extract128BitVector", "(", "LHS", ",", "NumElems", "/", "<NUM_LIT>", ",", "DAG", ",", "dl", ")", ";", "MVT", "EltVT", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "EVT", "NewVT", "=", "<STR_LIT>", "(", "EltVT", ",", "NumElems", "/", "<NUM_LIT>", ")", ";", "EVT", "ExtraEltVT", "=", "ExtraVT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "ExtraNumElems", "=", "ExtraVT", ".", "getVectorNumElements", "(", ")", ";", "ExtraVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "ExtraEltVT", ",", "ExtraNumElems", "/", "<NUM_LIT>", ")", ";", "SDValue", "Extra", "=", "DAG", ".", "getValueType", "(", "ExtraVT", ")", ";", "LHS1", "=", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "NewVT", ",", "LHS1", ",", "Extra", ")", ";", "LHS2", "=", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "NewVT", ",", "LHS2", ",", "Extra", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "LHS1", ",", "LHS2", ")", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "SDValue", "Op0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op00", "=", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Tmp1", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Op00", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Tmp1", "=", "LowerVectorIntExtend", "(", "Op00", ",", "Subtarget", ",", "DAG", ")", ";", "if", "(", "Tmp1", ".", "getNode", "(", ")", ")", "{", "EVT", "ExtraEltVT", "=", "ExtraVT", ".", "getVectorElementType", "(", ")", ";", "if", "(", "ExtraEltVT", "==", "<STR_LIT>", "||", "ExtraEltVT", "==", "<STR_LIT>", "||", "ExtraEltVT", "==", "<STR_LIT>", ")", "{", "SDValue", "Tmp1Op0", "=", "Tmp1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "Tmp1Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Tmp1Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "X86ISelLowering176", "Func": "LowerSIGN_EXTEND_INREG", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17955, "Length": 343, "Cover_Rate": 0.6471698113207547, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ",", "*", "this", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVAARG", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerF128Load", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerF128Store", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerF128Op", "(", "Op", ",", "DAG", ",", "getLibcallName", "(", "RTLIB", "::", "ADD_F128", ")", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerF128Op", "(", "Op", ",", "DAG", ",", "getLibcallName", "(", "RTLIB", "::", "SUB_F128", ")", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerF128Op", "(", "Op", ",", "DAG", ",", "getLibcallName", "(", "RTLIB", "::", "MUL_F128", ")", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerF128Op", "(", "Op", ",", "DAG", ",", "getLibcallName", "(", "RTLIB", "::", "DIV_F128", ")", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerF128Op", "(", "Op", ",", "DAG", ",", "getLibcallName", "(", "RTLIB", "::", "SQRT_F128", ")", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFNEG", "(", "Op", ",", "DAG", ",", "*", "this", ",", "is64Bit", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFABS", "(", "Op", ",", "DAG", ",", "isV9", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerF128_FPEXTEND", "(", "Op", ",", "DAG", ",", "*", "this", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerF128_FPROUND", "(", "Op", ",", "DAG", ",", "*", "this", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "SparcISelLowering87", "Func": "LowerOperation", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17956, "Length": 224, "Cover_Rate": 0.463768115942029, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "NumOps", "=", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "+", "MI", ".", "getDesc", "(", ")", ".", "getNumImplicitUses", "(", ")", ";", "return", "MI", ".", "getNumOperands", "(", ")", "==", "NumOps", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "SIInstrInfo111", "Func": "isFoldableCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17957, "Length": 64, "Cover_Rate": 0.6095238095238096, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "SCEV", "*", "ptr", "=", "AddRec", "->", "getStepRecurrence", "(", "*", "p_SEL", ")", ";"], "ground_truth": ["if", "(", "const", "SCEVSignExtendExpr", "*", "ptr2", "=", "dyn_cast", "<", "SCEVSignExtendExpr", ">", "(", "ptr", ")", ")", "ptr", "=", "ptr2", "->", "getOperand", "(", ")", ";"], "File": "SCEVParser", "Func": "computerStepInstruction", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17958, "Length": 36, "Cover_Rate": 0.3711340206185567, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "MCII", ",", "MCContext", "&", "Ctx", ")", ":", "MCII", "(", "MCII", ")", ",", "Ctx", "(", "Ctx", ")", "{"], "ground_truth": ["}"], "File": "SNESMCCodeEmitter", "Func": "SNESMCCodeEmitter", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17959, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "char", "*", "const", "names", "[", "]", "=", "{", "}", ";", "assert", "(", "!", "isOverloaded", "(", "IntrID", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "IntrID", "<", "<STR_LIT>", ")", "return", "<NUM_LIT>", ";", "assert", "(", "IntrID", "<", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "std", "::", "string", "Result", "(", "names", "[", "IntrID", "-", "<STR_LIT>", "]", ")", ";", "return", "Result", ";"], "ground_truth": ["}"], "File": "BlackfinIntrinsicInfo", "Func": "getName", "Target": "Blackfin", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17960, "Length": 58, "Cover_Rate": 0.6823529411764706, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "E", "=", "Operands", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "<ISA_LIT>Operand", "&", "Op", "=", "(", "(", "<ISA_LIT>Operand", "&", ")", "*", "Operands", "[", "I", "]", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "Op", ".", "addRegOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "Op", ".", "isImmModifier", "(", ")", ")", "{", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "I", ";", "}", "else", "if", "(", "!", "Op", ".", "isToken", "(", ")", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "bool", "IsGFX10", "=", "isGFX10", "(", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "<ISA_LIT>Operand", "::", "ImmTyDMask", ")", ";", "if", "(", "IsGFX10", ")", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "<ISA_LIT>Operand", "::", "ImmTyDim", ",", "-", "<NUM_LIT>", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "<ISA_LIT>Operand", "::", "ImmTyUNorm", ")", ";", "if", "(", "IsGFX10", ")", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "<ISA_LIT>Operand", "::", "ImmTyDLC", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "<ISA_LIT>Operand", "::", "ImmTyGLC", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "<ISA_LIT>Operand", "::", "ImmTySLC", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "<ISA_LIT>Operand", "::", "ImmTyR128A16", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "<ISA_LIT>Operand", "::", "ImmTyTFE", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "<ISA_LIT>Operand", "::", "ImmTyLWE", ")", ";", "if", "(", "!", "IsGFX10", ")", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "<ISA_LIT>Operand", "::", "ImmTyDA", ")", ";"], "ground_truth": ["addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "<ISA_LIT>Operand", "::", "ImmTyD16", ")", ";"], "File": "AMDGPUAsmParser13", "Func": "cvtMIMG", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17961, "Length": 260, "Cover_Rate": 0.6824146981627297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ModulePass", "*", "llvm", "::", "create<ISA_LIT>AssignValidGlobalNamesPass", "(", ")", "{", "return", "new", "<ISA_LIT>AssignValidGlobalNames", "(", ")", ";"], "ground_truth": ["}"], "File": "NVPTXAssignValidGlobalNames", "Func": "createNVPTXAssignValidGlobalNamesPass", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17962, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "value", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "assert", "(", "value", "<", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["O", "<<", "value", ";"], "File": "SPUAsmPrinter", "Func": "printU7ImmOperand", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17963, "Length": 32, "Cover_Rate": 0.6530612244897959, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "parseHwregBody", "(", "OperandInfoTy", "&", "HwReg", ",", "OperandInfoTy", "&", "Offset", ",", "OperandInfoTy", "&", "Width", ")", "{", "using", "namespace", "llvm", "::", "<STR_LIT>", ";", "HwReg", ".", "Loc", "=", "getLoc", "(", ")", ";", "if", "(", "isToken", "(", "AsmToken", "::", "Identifier", ")", "&&", "(", "HwReg", ".", "Id", "=", "getHwregId", "(", "getTokenStr", "(", ")", ",", "getSTI", "(", ")", ")", ")", "!=", "OPR_ID_UNKNOWN", ")", "{", "HwReg", ".", "IsSymbolic", "=", "true", ";", "lex", "(", ")", ";"], "ground_truth": ["}", "else", "if", "(", "!", "parseExpr", "(", "HwReg", ".", "Id", ",", "<STR_LIT>", ")", ")", "{"], "File": "AMDGPUAsmParser3", "Func": "parseHwregBody", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17964, "Length": 86, "Cover_Rate": 0.47513812154696133, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isConstantInSmallSection", "(", "DL", ",", "C", ")", ")", "return", "SmallDataSection", ";", "return", "TargetLoweringObjectFileELF", "::", "getSectionForConstant", "(", "DL", ",", "Kind", ",", "C", ",", "Align", ",", "GO", ")", ";"], "ground_truth": ["}"], "File": "LanaiTargetObjectFile6", "Func": "getSectionForConstant", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17965, "Length": 29, "Cover_Rate": 0.4915254237288136, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "has24BitE<ISA_LIT>Ops", "(", ")", "const", "{", "return", "is24Bit", "(", ")", "&&", "hasE<ISA_LIT>Ops", "(", ")", ";"], "ground_truth": ["}"], "File": "Z80Subtarget2", "Func": "has24BitEZ80Ops", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17966, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "ConstCount", ";", "BankSwizzle", "TransBS", "=", "ALU_VEC_012_SCL_210", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "IG", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "IGSrcs", ".", "push_back", "(", "ExtractSrcs", "(", "IG", "[", "i", "]", ",", "PV", ",", "ConstCount", ")", ")", ";", "unsigned", "Op", "=", "getOperandIdx", "(", "IG", "[", "i", "]", "->", "getOpcode", "(", ")", ",", "AMDGPU", "::", "OpName", "::", "bank_swizzle", ")", ";", "ValidSwizzle", ".", "push_back", "(", "(", "R600InstrInfo", "::", "BankSwizzle", ")", "IG", "[", "i", "]", "->", "getOperand", "(", "Op", ")", ".", "getImm", "(", ")", ")", ";", "}", "std", "::", "vector", "<", "std", "::", "pair", "<", "int", ",", "unsigned", ">", ">", "TransOps", ";", "if", "(", "!", "isLastAluTrans", ")", "return", "FindSwizzleForVectorSlot", "(", "IGSrcs", ",", "ValidSwizzle", ",", "TransOps", ",", "TransBS", ")", ";", "TransOps", "=", "IGSrcs", ".", "back", "(", ")", ";", "IGSrcs", ".", "pop_back", "(", ")", ";", "ValidSwizzle", ".", "pop_back", "(", ")", ";", "static", "const", "R600InstrInfo", "::", "BankSwizzle", "TransSwz", "[", "]", "=", "{"], "ground_truth": ["ALU_VEC_012_SCL_210", ",", "ALU_VEC_021_SCL_122", ",", "ALU_VEC_120_SCL_212", ",", "ALU_VEC_102_SCL_221", "}", ";"], "File": "R600InstrInfo11", "Func": "fitsReadPortLimitations", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17967, "Length": 165, "Cover_Rate": 0.5463576158940397, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Writemask", "|=", "<NUM_LIT>", "<<", "Lane", ";", "}", "if", "(", "Writemask", "==", "<NUM_LIT>", ")", "return", ";", "std", "::", "vector", "<", "SDValue", ">", "Ops", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getTargetConstant", "(", "Writemask", ",", "<STR_LIT>", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Node", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "i", ")", ")", ";", "Node", "=", "(", "MachineSDNode", "*", ")", "DAG", ".", "UpdateNodeOperands", "(", "Node", ",", "Ops", ".", "data", "(", ")", ",", "Ops", ".", "size", "(", ")", ")", ";", "if", "(", "Writemask", "==", "(", "<NUM_LIT>", "<<", "Lane", ")", ")", "{", "SDValue", "RC", "=", "DAG", ".", "getTargetConstant", "(", "AMDGPU", "::", "VReg_32RegClassID", ",", "<STR_LIT>", ")", ";", "SDNode", "*", "Copy", "=", "DAG", ".", "getMachineNode", "(", "TargetOpcode", "::", "COPY_TO_REGCLASS", ",", "SDLoc", "(", ")", ",", "Users", "[", "Lane", "]", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "SDValue", "(", "Node", ",", "<NUM_LIT>", ")", ",", "RC", ")", ";", "DAG", ".", "ReplaceAllUsesWith", "(", "Users", "[", "Lane", "]", ",", "Copy", ")", ";", "return", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "Idx", "=", "AMDGPU", "::", "sub0", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "SDNode", "*", "User", "=", "Users", "[", "i", "]", ";", "if", "(", "!", "User", ")", "continue", ";", "SDValue", "Op", "=", "DAG", ".", "getTargetConstant", "(", "Idx", ",", "<STR_LIT>", ")", ";", "DAG", ".", "UpdateNodeOperands", "(", "User", ",", "User", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ")", ";"], "ground_truth": ["switch", "(", "Idx", ")", "{"], "File": "SIISelLowering156", "Func": "adjustWritemask", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17968, "Length": 242, "Cover_Rate": 0.5931372549019608, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SDWA9EncValues", "::", "SRC_SGPR_MIN", "<=", "Val", "&&", "Val", "<=", "SDWA9EncValues", "::", "SRC_SGPR_MAX", ")", "{", "return", "createSRegOperand", "(", "getSgprClassId", "(", "Width", ")", ",", "Val", "-", "SDWA9EncValues", "::", "SRC_SGPR_MIN", ")", ";", "}", "if", "(", "SDWA9EncValues", "::", "SRC_TTMP_MIN", "<=", "Val", "&&", "Val", "<=", "SDWA9EncValues", "::", "SRC_TTMP_MAX", ")", "{", "return", "createSRegOperand", "(", "getTtmpClassId", "(", "Width", ")", ",", "Val", "-", "SDWA9EncValues", "::", "SRC_TTMP_MIN", ")", ";", "}", "return", "decodeSpecialReg32", "(", "Val", "-", "SDWA9EncValues", "::", "SRC_SGPR_MIN", ")", ";", "}", "else", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ")", "{", "return", "createRegOperand", "(", "getVgprClassId", "(", "Width", ")", ",", "Val", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler7", "Func": "decodeSDWASrc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17969, "Length": 98, "Cover_Rate": 0.5536723163841808, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "!", "mayIgnoreSignedZero", "(", "N0", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "LHS", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "MHS", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "LHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "LHS", "=", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "else", "if", "(", "MHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "MHS", "=", "MHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "else", "MHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VT", ",", "MHS", ")", ";", "if", "(", "RHS", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "RHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VT", ",", "RHS", ")", ";", "else", "RHS", "=", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "Opc", ",", "SL", ",", "VT", ",", "LHS", ",", "MHS", ",", "RHS", ")", ";", "if", "(", "!", "N0", ".", "hasOneUse", "(", ")", ")", "DAG", ".", "ReplaceAllUsesWith", "(", "N0", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VT", ",", "Res", ")", ")", ";", "return", "Res", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "SDValue", "LHS", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "isConstantFPZero", "(", "RHS", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "NegLHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VT", ",", "LHS", ")", ";", "SDValue", "NegRHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VT", ",", "RHS", ")", ";", "unsigned", "Opposite", "=", "inverseMinMax", "(", "Opc", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "Opposite", ",", "SL", ",", "VT", ",", "NegLHS", ",", "NegRHS", ",", "N0", "->", "getFlags", "(", ")", ")", ";", "if", "(", "!", "N0", ".", "hasOneUse", "(", ")", ")", "DAG", ".", "ReplaceAllUsesWith", "(", "N0", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VT", ",", "Res", ")", ")", ";", "return", "Res", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "SDValue", "CvtSrc", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "CvtSrc", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "DAG", ".", "getNode", "(", "Opc", ",", "SL", ",", "VT", ",", "CvtSrc", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "!", "N0", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Neg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "CvtSrc", ".", "getValueType", "(", ")", ",", "CvtSrc", ")", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "SL", ",", "VT", ",", "Neg", ",", "N0", "->", "getFlags", "(", ")", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "SDValue", "CvtSrc", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "CvtSrc", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{"], "File": "AMDGPUISelLowering", "Func": "performFNegCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17970, "Length": 488, "Cover_Rate": 0.41602728047740833, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_pmaxud256", "(", "(", "__v8si", ")", "__A", ",", "(", "__v8si", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx2intrin", "Func": "_mm256_max_epu32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17971, "Length": 18, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "i", "=", "REG_CC", "-", "<NUM_LIT>", ";", "i", ">", "REG_P7", ";", "i", "--", ")", "if", "(", "all", "||", "regs_ever_live", "[", "i", "]", "||", "(", "!", "leaf_function_p", "(", ")", "&&", "call_used_regs", "[", "i", "]", ")", ")", "{", "if", "(", "i", "==", "REG_A0", "||", "i", "==", "REG_A1", ")", "{", "rtx", "mem", "=", "gen_rtx_MEM", "(", "PDImode", ",", "postinc1", ")", ";", "MEM_VOLATILE_P", "(", "mem", ")", "=", "<NUM_LIT>", ";", "emit_move_insn", "(", "gen_rtx_REG", "(", "PDImode", ",", "i", ")", ",", "mem", ")", ";", "}", "else", "emit_move_insn", "(", "gen_rtx_REG", "(", "SImode", ",", "i", ")", ",", "postinc", ")", ";", "}", "expand_epilogue_reg_restore", "(", "spreg", ",", "all", ",", "true", ")", ";"], "ground_truth": ["emit_move_insn", "(", "gen_rtx_REG", "(", "SImode", ",", "REG_ASTAT", ")", ",", "postinc", ")", ";"], "File": "bfin2", "Func": "expand_interrupt_handler_epilogue", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 17972, "Length": 113, "Cover_Rate": 0.41544117647058826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assemble_align", "(", "POINTER_SIZE", ")", ";", "if", "(", "DEFAULT_ABI", "==", "ABI_V4", "&&", "(", "TARGET_RELOCATABLE", "||", "flag_pic", ">", "<NUM_LIT>", ")", ")", "{", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "output_addr_const", "(", "asm_out_file", ",", "symbol", ")", ";"], "ground_truth": ["fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";"], "File": "rs6000", "Func": "rs6000_elf_asm_out_constructor", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17973, "Length": 41, "Cover_Rate": 0.35344827586206895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Symbol", "=", "Printer", ".", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";", "Offset", "+=", "MO", ".", "getOffset", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "Symbol", "=", "Printer", ".", "GetJTISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "Symbol", "=", "Printer", ".", "GetCPISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ";", "Offset", "+=", "MO", ".", "getOffset", "(", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "const", "MCSymbolRefExpr", "*", "MCSym", "=", "MCSymbolRefExpr", "::", "Create", "(", "Symbol", ",", "Kind", ",", "*", "Ctx", ")", ";", "if", "(", "!", "Offset", ")", "return", "MCOperand", "::", "CreateExpr", "(", "MCSym", ")", ";", "assert", "(", "Offset", ">", "<NUM_LIT>", ")", ";", "const", "MCConstantExpr", "*", "OffsetExpr", "=", "MCConstantExpr", "::", "Create", "(", "Offset", ",", "*", "Ctx", ")", ";", "const", "MCBinaryExpr", "*", "Add", "=", "MCBinaryExpr", "::", "CreateAdd", "(", "MCSym", ",", "OffsetExpr", ",", "*", "Ctx", ")", ";"], "ground_truth": ["return", "MCOperand", "::", "CreateExpr", "(", "Add", ")", ";"], "File": "XCoreMCInstLower", "Func": "LowerSymbolOperand", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17974, "Length": 156, "Cover_Rate": 0.5693430656934306, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DecodeStatus", "<ISA_LIT>Disassembler", "::", "getInstruction", "(", "MCInst", "&", "Instr", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "VStream", ",", "raw_ostream", "&", "CStream", ")", "const", "{", "uint32_t", "Insn", ";", "DecodeStatus", "Result", ";", "{", "Result", "=", "readInstruction16", "(", "Bytes", ",", "Address", ",", "Size", ",", "Insn", ")", ";", "if", "(", "Result", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";", "Result", "=", "decodeInstruction", "(", "getDecoderTable", "(", "Size", ")", ",", "Instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "return", "Result", ";", "}", "{", "Result", "=", "readInstruction32", "(", "Bytes", ",", "Address", ",", "Size", ",", "Insn", ")", ";", "if", "(", "Result", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";", "Result", "=", "decodeInstruction", "(", "getDecoderTable", "(", "Size", ")", ",", "Instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";"], "ground_truth": ["if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{"], "File": "SNESDisassembler", "Func": "getInstruction", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17975, "Length": 153, "Cover_Rate": 0.9329268292682927, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Vn", "=", "(", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "Vn", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "unsigned", "Vm", "=", "(", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "Vm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "unsigned", "q", "=", "(", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";"], "ground_truth": ["unsigned", "rotate", "=", "(", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeNEONComplexLane64Instruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17976, "Length": 94, "Cover_Rate": 0.3298245614035088, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "VarArgsFPOffset", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "!", "Subtarget", ".", "isCallingConvWin64", "(", "F", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ")", "{", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "CountReg", ")", ".", "addReg", "(", "CountReg", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "EndMBB", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "MBB", "->", "addSuccessor", "(", "EndMBB", ")", ";", "}", "assert", "(", "(", "MI", ".", "getNumOperands", "(", ")", "<=", "<NUM_LIT>", "||", "!", "MI", ".", "getOperand", "(", "MI", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "||", "MI", ".", "getOperand", "(", "MI", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "MOVOpc", "=", "Subtarget", ".", "hasAVX", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "int64_t", "Offset", "=", "(", "i", "-", "<NUM_LIT>", ")", "*", "<NUM_LIT>", "+", "VarArgsFPOffset", ";", "MachineMemOperand", "*", "MMO", "=", "F", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "F", ",", "RegSaveFrameIndex", ",", "Offset", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "<NUM_LIT>", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "BuildMI", "(", "XMMSaveMBB", ",", "DL", ",", "TII", "->", "get", "(", "MOVOpc", ")", ")", ".", "addFrameIndex", "(", "RegSaveFrameIndex", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "Offset", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "X86ISelLowering101", "Func": "EmitVAStartSaveXMMRegsWithCustomInserter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17977, "Length": 289, "Cover_Rate": 0.5826612903225806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "EmitStartOfAsmFile", "(", "Module", "&", "M", ")", "{"], "ground_truth": ["}"], "File": "Z80AsmPrinter1", "Func": "EmitStartOfAsmFile", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17978, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass10", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17979, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "LocalSData", "&&", "GVA", "->", "hasLocalLinkage", "(", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "!", "ExternSData", "&&", "(", "(", "GVA", "->", "hasExternalLinkage", "(", ")", "&&", "GVA", "->", "isDeclaration", "(", ")", ")", "||", "GVA", "->", "hasCommonLinkage", "(", ")", ")", ")", "return", "false", ";"], "File": "MipsTargetObjectFile10", "Func": "IsGlobalInSmallSectionImpl", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17980, "Length": 44, "Cover_Rate": 0.3055555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "FCOND_SF", ":", "case", "FCOND_ST", ":", "return", "<STR_LIT>", ";", "case", "FCOND_NGLE", ":", "case", "FCOND_GLE", ":", "return", "<STR_LIT>", ";", "case", "FCOND_SEQ", ":", "case", "FCOND_SNE", ":", "return", "<STR_LIT>", ";", "case", "FCOND_NGL", ":", "case", "FCOND_GL", ":", "return", "<STR_LIT>", ";", "case", "FCOND_LT", ":", "case", "FCOND_NLT", ":", "return", "<STR_LIT>", ";", "case", "FCOND_NGE", ":"], "ground_truth": ["case", "FCOND_GE", ":", "return", "<STR_LIT>", ";"], "File": "MipsInstrInfo12", "Func": "MipsFCCToString", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17981, "Length": 54, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "OneSubAC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "OneSubA", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "OneSubAC", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)", "Func": "LowerIntrinsicLRP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17982, "Length": 63, "Cover_Rate": 0.4701492537313433, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "bool", "vgpr_1reg_mode_p", "(", "machine_mode", "mode", ")", "{", "if", "(", "VECTOR_MODE_P", "(", "mode", ")", ")", "mode", "=", "GET_MODE_INNER", "(", "mode", ")", ";"], "ground_truth": ["return", "(", "mode", "==", "SImode", "||", "mode", "==", "SFmode", "||", "mode", "==", "HImode", "||", "mode", "==", "HFmode", "||", "mode", "==", "QImode", "||", "mode", "==", "BImode", ")", ";"], "File": "gcn-protos3", "Func": "vgpr_1reg_mode_p", "Target": "gcn", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 17983, "Length": 49, "Cover_Rate": 0.98, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCAsmInfo", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "LC3MCAsmInfo", "Func": "anchor", "Target": "LC3", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17984, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "Ty", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "PIC_", "&&", "!", "Subtarget", ".", "isABI_N64", "(", ")", ")", "return", "getAddrNonPIC", "(", "N", ",", "SDLoc", "(", "N", ")", ",", "Ty", ",", "DAG", ")", ";"], "ground_truth": ["return", "getAddrLocal", "(", "N", ",", "SDLoc", "(", "N", ")", ",", "Ty", ",", "DAG", ",", "Subtarget", ".", "isABI_N32", "(", ")", "||", "Subtarget", ".", "isABI_N64", "(", ")", ")", ";"], "File": "MipsISelLowering122", "Func": "lowerBlockAddress", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17985, "Length": 72, "Cover_Rate": 0.7272727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_cvtph_epu64", "(", "__m128i", "__A", ",", "__mmask8", "__B", ",", "__m128h", "__C", ")", "{", "return", "__builtin_ia32_vcvtph2uqq128_mask", "(", "__C", ",", "__A", ",", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16vlintrin", "Func": "_mm_mask_cvtph_epu64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17986, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "fi", "=", "MFI", ".", "CreateStackObject", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "false", ")", ";", "PMFI", ".", "addSinglePathFI", "(", "fi", ")", ";", "}", "PMFI", ".", "startSinglePathExcessSpill", "(", ")", ";", "int", "numAllocatablePRegs", "=", "getNumUnusedPRegs", "(", "MF", ")", ";", "int", "numSpillSlotsReq", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "requiredPreds", ".", "size", "(", ")", ";", "i", "++", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "i", "<<", "<STR_LIT>", "<<", "requiredPreds", "[", "i", "]", "<<", "<STR_LIT>", ")", ";", "int", "cnt", "=", "requiredPreds", "[", "i", "]", "-", "numAllocatablePRegs", ";", "if", "(", "cnt", ">", "<NUM_LIT>", ")", "{", "numSpillSlotsReq", "+=", "(", "cnt", "+", "<NUM_LIT>", ")", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "numAllocatablePRegs", "<<", "<STR_LIT>", "<<", "numSpillSlotsReq", "<<", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "<=", "(", "numSpillSlotsReq", "+", "<NUM_LIT>", ")", "/", "(", "<NUM_LIT>", "*", "TRI", "->", "getSpillSize", "(", "RC", ")", ")", ";", "j", "++", ")", "{", "int", "fi", "=", "MFI", ".", "CreateStackObject", "(", "TRI", "->", "getSpillSize", "(", "RC", ")", ",", "TRI", "->", "getSpillAlign", "(", "RC", ")", ",", "false", ")", ";", "PMFI", ".", "addSinglePathFI", "(", "fi", ")", ";", "}", "if", "(", "MFI", ".", "hasCalls", "(", ")", ")", "{", "PMFI", ".", "startSinglePathCallSpill", "(", ")", ";", "int", "fi", "=", "MFI", ".", "CreateStackObject", "(", "TRI", "->", "getSpillSize", "(", "RC", ")", ",", "TRI", "->", "getSpillAlign", "(", "RC", ")", ",", "false", ")", ";", "PMFI", ".", "addSinglePathFI", "(", "fi", ")", ";"], "ground_truth": ["}"], "File": "PatmosSPPrepare1", "Func": "doPrepareFunction", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 17987, "Length": 233, "Cover_Rate": 0.4472168905950096, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IFMapType", "::", "iterator", "End", "=", "IFMap", ".", "end", "(", ")", ";", "for", "(", "IFMapType", "::", "iterator", "I", "=", "IFMap", ".", "begin", "(", ")", ";", "I", "!=", "End", ";", "++", "I", ")", "{", "const", "IFListType", "&", "LL", "=", "I", "->", "second", ";", "RegisterSet", "TT", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "n", "=", "LL", ".", "size", "(", ")", ";", "i", "<", "n", ";", "++", "i", ")", "TT", ".", "insert", "(", "LL", "[", "i", "]", ".", "second", ")", ";", "for", "(", "unsigned", "R", "=", "TT", ".", "find_first", "(", ")", ";", "R", ";", "R", "=", "TT", ".", "find_next", "(", "R", ")", ")", "RemC", "[", "R", "]", "++", ";", "AllRMs", ".", "insert", "(", "TT", ")", ";", "}", "for", "(", "unsigned", "R", "=", "AllRMs", ".", "find_first", "(", ")", ";", "R", ";", "R", "=", "AllRMs", ".", "find_next", "(", "R", ")", ")", "{", "using", "use_iterator", "=", "MachineRegisterInfo", "::", "use_nodbg_iterator", ";", "using", "InstrSet", "=", "SmallSet", "<", "const", "MachineInstr", "*", ",", "<NUM_LIT>", ">", ";", "InstrSet", "UIs", ";", "use_iterator", "E", "=", "MRI", "->", "use_nodbg_end", "(", ")", ";", "for", "(", "use_iterator", "I", "=", "MRI", "->", "use_nodbg_begin", "(", "R", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "UIs", ".", "insert", "(", "I", "->", "getParent", "(", ")", ")", ";", "unsigned", "C", "=", "UIs", ".", "size", "(", ")", ";"], "ground_truth": ["unsigned", "D", "=", "RemC", "[", "R", "]", ";"], "File": "HexagonGenInsert10", "Func": "selectCandidates", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17988, "Length": 215, "Cover_Rate": 0.32526475037821484, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BasicBlockInfo", "(", ")", ":", "Offset", "(", "<NUM_LIT>", ")", ",", "Size", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "AArch64BranchRelaxation", "Func": "BasicBlockInfo", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17989, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "VGPRLimit", "=", "getNumVGPRsAllowed", "(", "STI", ".", "getMaxWavesPerCU", "(", ")", ")", ";", "unsigned", "VSLimit", "=", "SGPRLimit", "+", "VGPRLimit", ";", "for", "(", "regclass_iterator", "I", "=", "regclass_begin", "(", ")", ",", "E", "=", "regclass_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "*", "I", ";"], "ground_truth": ["unsigned", "NumSubRegs", "=", "std", "::", "max", "(", "(", "int", ")", "RC", "->", "getSize", "(", ")", "/", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "SIRegisterInfo (2)", "Func": "getRegPressureSetLimit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17990, "Length": 71, "Cover_Rate": 0.3317757009345794, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>InstrInfo", "::", "removeBranchAndFlags", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "*", "BytesRemoved", ")", "const", "{", "return", "removeBranchImpl", "(", "MBB", ",", "BytesRemoved", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "X86InstrInfo140", "Func": "removeBranchAndFlags", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17991, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "call_cookie", "&", "CALL_SHORT", ")", "return", "<NUM_LIT>", ";", "if", "(", "TARGET_LONG_CALLS", ")", "{", "if", "(", "flag_function_sections", "||", "DECL_SECTION_NAME", "(", "current_function_decl", ")", ")", "return", "<NUM_LIT>", ";", "}", "if", "(", "current_file_function_operand", "(", "sym_ref", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["return", "(", "call_cookie", "&", "CALL_LONG", ")", "||", "ENCODED_LONG_CALL_ATTR_P", "(", "XSTR", "(", "sym_ref", ",", "<NUM_LIT>", ")", ")", "||", "TARGET_LONG_CALLS", ";"], "File": "arm3", "Func": "arm_is_longcall_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17992, "Length": 56, "Cover_Rate": 0.509090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "get_scratch_register_on_entry", "(", "struct", "scratch_reg", "*", "sr", ",", "unsigned", "int", "regno1", ",", "unsigned", "long", "live_regs", ")", "{", "int", "regno", "=", "-", "<NUM_LIT>", ";", "sr", "->", "saved", "=", "false", ";", "if", "(", "regno1", "!=", "LR_REGNUM", "&&", "(", "live_regs", "&", "(", "<NUM_LIT>", "<<", "LR_REGNUM", ")", ")", "!=", "<NUM_LIT>", ")", "regno", "=", "LR_REGNUM", ";", "else", "{", "unsigned", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "if", "(", "regno1", "!=", "i", "&&", "(", "live_regs", "&", "(", "<NUM_LIT>", "<<", "i", ")", ")", "!=", "<NUM_LIT>", ")", "{", "regno", "=", "i", ";", "break", ";", "}", "if", "(", "regno", "<", "<NUM_LIT>", ")", "{", "if", "(", "regno1", "==", "IP_REGNUM", "&&", "IS_NESTED", "(", "arm_current_func_type", "(", ")", ")", ")", "regno1", "=", "<NUM_LIT>", ";", "regno", "=", "(", "regno1", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "sr", "->", "saved", "=", "REGNO_REG_SET_P", "(", "df_get_live_out", "(", "ENTRY_BLOCK_PTR_FOR_FN", "(", "cfun", ")", ")", ",", "regno", ")", ";", "}", "}", "sr", "->", "reg", "=", "gen_rtx_REG", "(", "SImode", ",", "regno", ")", ";", "if", "(", "sr", "->", "saved", ")", "{", "rtx", "addr", "=", "gen_rtx_PRE_DEC", "(", "Pmode", ",", "stack_pointer_rtx", ")", ";", "rtx", "insn", "=", "emit_set_insn", "(", "gen_frame_mem", "(", "SImode", ",", "addr", ")", ",", "sr", "->", "reg", ")", ";"], "ground_truth": ["rtx", "x", "=", "gen_rtx_SET", "(", "stack_pointer_rtx", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "<NUM_LIT>", ")", ")", ";"], "File": "arm", "Func": "get_scratch_register_on_entry", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17993, "Length": 215, "Cover_Rate": 0.9227467811158798, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{"], "ground_truth": ["OS", "<<", "'$'", "<<", "LowercaseString", "(", "getRegisterName", "(", "RegNo", ")", ")", ";"], "File": "MipsInstPrinter35", "Func": "printRegName", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17994, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_VFP_BASE", "&&", "IS_VFP_REGNUM", "(", "regno", ")", ")", "{", "if", "(", "mode", "==", "DFmode", "||", "mode", "==", "DImode", ")", "return", "VFP_REGNO_OK_FOR_DOUBLE", "(", "regno", ")", ";", "if", "(", "mode", "==", "HFmode", "||", "mode", "==", "BFmode", "||", "mode", "==", "HImode", "||", "mode", "==", "SFmode", "||", "mode", "==", "SImode", ")", "return", "VFP_REGNO_OK_FOR_SINGLE", "(", "regno", ")", ";", "if", "(", "TARGET_NEON", ")", "return", "(", "VALID_NEON_DREG_MODE", "(", "mode", ")", "&&", "VFP_REGNO_OK_FOR_DOUBLE", "(", "regno", ")", ")", "||", "(", "VALID_NEON_QREG_MODE", "(", "mode", ")", "&&", "NEON_REGNO_OK_FOR_QUAD", "(", "regno", ")", ")", "||", "(", "mode", "==", "TImode", "&&", "NEON_REGNO_OK_FOR_NREGS", "(", "regno", ",", "<NUM_LIT>", ")", ")", "||", "(", "mode", "==", "EImode", "&&", "NEON_REGNO_OK_FOR_NREGS", "(", "regno", ",", "<NUM_LIT>", ")", ")", "||", "(", "mode", "==", "OImode", "&&", "NEON_REGNO_OK_FOR_NREGS", "(", "regno", ",", "<NUM_LIT>", ")", ")", "||", "(", "mode", "==", "CImode", "&&", "NEON_REGNO_OK_FOR_NREGS", "(", "regno", ",", "<NUM_LIT>", ")", ")", "||", "(", "mode", "==", "XImode", "&&", "NEON_REGNO_OK_FOR_NREGS", "(", "regno", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "TARGET_HAVE_MVE", ")", "return", "(", "(", "VALID_MVE_MODE", "(", "mode", ")", "&&", "NEON_REGNO_OK_FOR_QUAD", "(", "regno", ")", ")", "||", "(", "mode", "==", "OImode", "&&", "NEON_REGNO_OK_FOR_NREGS", "(", "regno", ",", "<NUM_LIT>", ")", ")", "||", "(", "mode", "==", "XImode", "&&", "NEON_REGNO_OK_FOR_NREGS", "(", "regno", ",", "<NUM_LIT>", ")", ")", ")", ";", "return", "false", ";", "}", "if", "(", "TARGET_REALLY_IWMMXT", ")", "{", "if", "(", "IS_IWMMXT_GR_REGNUM", "(", "regno", ")", ")", "return", "mode", "==", "SImode", ";", "if", "(", "IS_IWMMXT_REGNUM", "(", "regno", ")", ")", "return", "VALID_IWMMXT_REG_MODE", "(", "mode", ")", ";", "}"], "ground_truth": ["if", "(", "regno", "<=", "LAST_ARM_REGNUM", ")", "{"], "File": "arm1", "Func": "arm_hard_regno_mode_ok", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17995, "Length": 235, "Cover_Rate": 0.5964467005076142, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ")", ".", "addReg", "(", "DstHiReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstHiReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "DstHiReg", ",", "RegState", "::", "Kill", ")", ";", "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ")", ".", "addReg", "(", "DstLoReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstLoReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "DstLoReg", ",", "RegState", "::", "Kill", ")", ";", "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ")", ".", "addReg", "(", "DstHiReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstHiReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "DstHiReg", ",", "RegState", "::", "Kill", ")", ";", "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ")", ".", "addReg", "(", "DstHiReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstLoReg", ")", ";", "auto", "MIROL", "=", "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ")", ".", "addReg", "(", "DstLoReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstLoReg", ",", "getKillRegState", "(", "DstIsKill", ")", ")", ".", "addReg", "(", "DstLoReg", ",", "getKillRegState", "(", "DstIsKill", ")", ")", ";", "if", "(", "ImpIsDead", ")", "MIROL", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";"], "ground_truth": ["MIROL", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsKill", "(", ")", ";"], "File": "AVRExpandPseudoInsts11", "Func": "expandASRW14Rd", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17996, "Length": 223, "Cover_Rate": 0.6656716417910448, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "HII", "->", "isDeallocRet", "(", "MI", ")", ")", "if", "(", "DepReg", "==", "HRI", "->", "getFrameRegister", "(", ")", "||", "DepReg", "==", "HRI", "->", "getStackRegister", "(", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "DepType", "==", "SDep", "::", "Data", ")", "{"], "File": "HexagonVLIWPacketizer (2)1", "Func": "isCallDependent", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17997, "Length": 39, "Cover_Rate": 0.34210526315789475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "BasePtr", "=", "TRI", "->", "getBaseRegister", "(", ")", ";"], "ground_truth": ["if", "(", "STI", ".", "isTarget64BitILP32", "(", ")", ")", "BasePtr", "=", "get<ISA_LIT>SubSuperRegister", "(", "BasePtr", ",", "<NUM_LIT>", ")", ";"], "File": "X86FrameLowering (2)3", "Func": "determineCalleeSaves", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17998, "Length": 26, "Cover_Rate": 0.3466666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "Src", ")", ";", "assert", "(", "Ty", ".", "isScalar", "(", ")", "&&", "Ty", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", ";", "APFloat", "C1Val", "(", "APFloat", "::", "IEEEdouble", "(", ")", ",", "<STR_LIT>", ")", ";", "APFloat", "C2Val", "(", "APFloat", "::", "IEEEdouble", "(", ")", ",", "<STR_LIT>", ")", ";", "auto", "C1", "=", "MIRBuilder", ".", "buildFConstant", "(", "Ty", ",", "C1Val", ")", ";", "auto", "CopySign", "=", "MIRBuilder", ".", "buildFCopysign", "(", "Ty", ",", "C1", ",", "Src", ")", ";", "auto", "Tmp1", "=", "MIRBuilder", ".", "buildFAdd", "(", "Ty", ",", "Src", ",", "CopySign", ")", ";", "auto", "Tmp2", "=", "MIRBuilder", ".", "buildFSub", "(", "Ty", ",", "Tmp1", ",", "CopySign", ")", ";", "auto", "C2", "=", "MIRBuilder", ".", "buildFConstant", "(", "Ty", ",", "C2Val", ")", ";", "auto", "Fabs", "=", "MIRBuilder", ".", "buildFAbs", "(", "Ty", ",", "Src", ")", ";", "auto", "Cond", "=", "MIRBuilder", ".", "buildFCmp", "(", "CmpInst", "::", "FCMP_OGT", ",", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ",", "Fabs", ",", "C2", ")", ";", "MIRBuilder", ".", "buildSelect", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "Cond", ",", "Src", ",", "Tmp2", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPULegalizerInfo15", "Func": "legalizeFrint", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17999, "Length": 177, "Cover_Rate": 0.8119266055045872, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Idx", "=", "(", "Elt", ">", "(", "int", ")", "NumElems", ")", "?", "-", "<NUM_LIT>", ":", "ShuffleMask", "[", "Elt", "]", ";", "SDValue", "LdNode", "=", "(", "Idx", "<", "(", "int", ")", "NumElems", ")", "?", "InVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ":", "InVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "AllowedUses", "=", "InVec", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "InVec", ".", "getOperand", "(", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "LdNode", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "LdNode", ".", "getNode", "(", ")", "->", "hasNUsesOfValue", "(", "AllowedUses", ",", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "AllowedUses", "=", "<NUM_LIT>", ";", "LdNode", "=", "LdNode", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "!", "<STR_LIT>", "(", "LdNode", ".", "getNode", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "LoadSDNode", "*", "LN0", "=", "cast", "<", "LoadSDNode", ">", "(", "LdNode", ")", ";", "if", "(", "!", "LN0", "||", "!", "LN0", "->", "hasNUsesOfValue", "(", "AllowedUses", ",", "<NUM_LIT>", ")", "||", "LN0", "->", "isVolatile", "(", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "EltVT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "unsigned", "Align", "=", "LN0", "->", "getAlignment", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "unsigned", "NewAlign", "=", "TLI", ".", "getDataLayout", "(", ")", "->", "getABITypeAlignment", "(", "EltVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ")", ";", "if", "(", "NewAlign", ">", "Align", "||", "!", "TLI", ".", "isOperationLegalOrCustom", "(", "<STR_LIT>", ",", "EltVT", ")", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["SDLoc", "dl", "(", "N", ")", ";"], "File": "X86ISelLowering188", "Func": "XFormVExtractWithShuffleIntoLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18000, "Length": 249, "Cover_Rate": 0.424190800681431, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "has_attr", "(", "ATTR_CRIT", ",", "decl", ")", ";"], "ground_truth": ["}"], "File": "msp430", "Func": "is_critical_func", "Target": "msp430", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 18001, "Length": 9, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "return", "(", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "&&", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "&&", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "&&", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "return", "(", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "&&", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering (2)", "Func": "isPSHUFDMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18002, "Length": 68, "Cover_Rate": 0.723404255319149, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getAssembler", "(", ")", ".", "setIsThumbFunc", "(", "Func", ")", ";", "emitSymbolAttribute", "(", "Func", ",", "MCSA_ELF_TypeFunction", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer22", "Func": "emitThumbFunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18003, "Length": 17, "Cover_Rate": 0.6538461538461539, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "O", "<<", "Mang", "->", "getValueName", "(", "MO", ".", "getGlobal", "(", ")", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "const", "char", "*", "Sname", "=", "MO", ".", "getSymbolName", "(", ")", ";", "if", "(", "PAN", "::", "getSymbolTag", "(", "Sname", ")", "==", "PAN", "::", "LIBCALL", ")", "{", "LibcallDecls", ".", "push_back", "(", "Sname", ")", ";", "}", "O", "<<", "Sname", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "printBasicBlockLabel", "(", "MO", ".", "getMBB", "(", ")", ")", ";", "return", ";", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "PIC16AsmPrinter2", "Func": "printOperand", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18004, "Length": 95, "Cover_Rate": 0.48717948717948717, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "MOImm", ".", "isFPImm", "(", ")", ")", "{", "const", "ConstantFP", "*", "fpImm", "=", "MOImm", ".", "getFPImm", "(", ")", ";", "APFloat", "apf", "=", "fpImm", "->", "getValueAPF", "(", ")", ";"], "ground_truth": ["uint64_t", "res", "=", "apf", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";"], "File": "TPCInstrInfo", "Func": "getInstImm", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18005, "Length": 44, "Cover_Rate": 0.30344827586206896, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Offset", "=", "SignExtend64", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ";", "}", "return", "addOperand", "(", "Inst", ",", "MCOperand", "::", "createImm", "(", "Offset", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler14", "Func": "decodeSMEMOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18006, "Length": 25, "Cover_Rate": 0.31645569620253167, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emitCommonHeader", "(", ")", ";", "OS", ".", "emitInt32", "(", "<STR_LIT>", ")", ";", "uint32_t", "TypeLen", "=", "<NUM_LIT>", ",", "StrLen", ";", "for", "(", "const", "auto", "&", "TypeEntry", ":", "TypeEntries", ")", "TypeLen", "+=", "TypeEntry", "->", "getSize", "(", ")", ";", "StrLen", "=", "StringTable", ".", "getSize", "(", ")", ";", "OS", ".", "emitInt32", "(", "<NUM_LIT>", ")", ";", "OS", ".", "emitInt32", "(", "TypeLen", ")", ";", "OS", ".", "emitInt32", "(", "TypeLen", ")", ";", "OS", ".", "emitInt32", "(", "StrLen", ")", ";", "for", "(", "const", "auto", "&", "TypeEntry", ":", "TypeEntries", ")", "TypeEntry", "->", "emitType", "(", "OS", ")", ";", "uint32_t", "StringOffset", "=", "<NUM_LIT>", ";", "for", "(", "const", "auto", "&", "S", ":", "StringTable", ".", "getTable", "(", ")", ")", "{", "OS", ".", "AddComment", "(", "<STR_LIT>", "+", "std", "::", "to_string", "(", "StringOffset", ")", ")", ";", "OS", ".", "emitBytes", "(", "S", ")", ";", "OS", ".", "emitBytes", "(", "StringRef", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["StringOffset", "+=", "S", ".", "size", "(", ")", "+", "<NUM_LIT>", ";"], "File": "BTFDebug1", "Func": "emitBTFSection", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18007, "Length": 149, "Cover_Rate": 0.6681614349775785, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "next_tail", "=", "NEXT_INSN", "(", "tail", ")", ";", "for", "(", "insn", "=", "head", ";", "insn", "!=", "next_tail", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "{", "if", "(", "!", "INSN_P", "(", "insn", ")", ")", "continue", ";"], "ground_truth": ["if", "(", "mode", "==", "SFmode", ")", "INSN_REGMODE_WEIGHT", "(", "insn", ",", "mode", ")", "=", "find_insn_regmode_weight", "(", "insn", ",", "mode", ")", "+", "<NUM_LIT>", "*", "find_insn_regmode_weight", "(", "insn", ",", "DFmode", ")", ";"], "File": "sh", "Func": "find_regmode_weight", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18008, "Length": 64, "Cover_Rate": 0.48120300751879697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "auto", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "I", ")", ")", "{", "if", "(", "II", "->", "getIntrinsicID", "(", ")", "==", "<STR_LIT>", "||", "II", "->", "getIntrinsicID", "(", ")", "==", "<STR_LIT>", ")", "ShiftAmountOpNum", "=", "<NUM_LIT>", ";", "}", "if", "(", "ShiftAmountOpNum", "==", "-", "<NUM_LIT>", ")", "return", "false", ";", "auto", "*", "Shuf", "=", "dyn_cast", "<", "ShuffleVectorInst", ">", "(", "I", "->", "getOperand", "(", "ShiftAmountOpNum", ")", ")", ";", "if", "(", "Shuf", "&&", "getSplatIndex", "(", "Shuf", "->", "getShuffleMask", "(", ")", ")", ">=", "<NUM_LIT>", "&&", "isVectorShiftByScalarCheap", "(", "I", "->", "getType", "(", ")", ")", ")", "{", "Ops", ".", "push_back", "(", "&", "I", "->", "getOperandUse", "(", "ShiftAmountOpNum", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "X86ISelLowering101", "Func": "shouldSinkOperands", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18009, "Length": 108, "Cover_Rate": 0.7058823529411765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "struct", "u4", "*", ")", "ptr", ")", "->", "data", ";"], "ground_truth": ["}"], "File": "unaligned-funcs", "Func": "__aeabi_uread4", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18010, "Length": 13, "Cover_Rate": 0.6190476190476191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "dmema", "=", "XEXP", "(", "dmem", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "dmema", ")", "==", "LO_SUM", ")", "dmema", "=", "force_reg", "(", "Pmode", ",", "dmema", ")", ";", "if", "(", "data_regs", "!=", "NULL", ")", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "words", ";", "++", "i", ")", "ins_tmps", "[", "i", "]", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "st_tmp_1", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "st_tmp_2", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "if", "(", "ofs", "!=", "<NUM_LIT>", ")", "dmem", "=", "adjust_address", "(", "dmem", ",", "GET_MODE", "(", "dmem", ")", ",", "ofs", ")", ";", "st_addr_2", "=", "change_address", "(", "dmem", ",", "DImode", ",", "gen_rtx_AND", "(", "DImode", ",", "plus_constant", "(", "dmema", ",", "words", "*", "<NUM_LIT>", "-", "<NUM_LIT>", ")", ",", "im8", ")", ")", ";", "set_mem_alias_set", "(", "st_addr_2", ",", "<NUM_LIT>", ")", ";", "st_addr_1", "=", "change_address", "(", "dmem", ",", "DImode", ",", "gen_rtx_AND", "(", "DImode", ",", "dmema", ",", "im8", ")", ")", ";", "set_mem_alias_set", "(", "st_addr_1", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "st_tmp_2", ",", "st_addr_2", ")", ";", "emit_move_insn", "(", "st_tmp_1", ",", "st_addr_1", ")", ";", "dreg", "=", "copy_addr_to_reg", "(", "dmema", ")", ";", "if", "(", "WORDS_BIG_ENDIAN", ")", "emit_move_insn", "(", "dreg", ",", "plus_constant", "(", "dreg", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "data_regs", "!=", "NULL", ")", "{", "for", "(", "i", "=", "words", "-", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "--", "i", ")", "{", "if", "(", "WORDS_BIG_ENDIAN", ")", "{", "emit_insn", "(", "gen_insql_be", "(", "ins_tmps", "[", "i", "]", ",", "data_regs", "[", "i", "]", ",", "dreg", ")", ")", ";"], "ground_truth": ["emit_insn", "(", "gen_insxh", "(", "data_regs", "[", "i", "]", ",", "data_regs", "[", "i", "]", ",", "i64", ",", "dreg", ")", ")", ";"], "File": "alpha3", "Func": "alpha_expand_unaligned_store_words", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 18011, "Length": 252, "Cover_Rate": 0.3925233644859813, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_rorv_epi32", "(", "__m512i", "__A", ",", "__m512i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m512i", ")", "__builtin_ia32_prorvd512_mask", "(", "(", "__v16si", ")", "__A", ",", "(", "__v16si", ")", "__B", ",", "(", "__v16si", ")", "_mm512_undefined_epi32", "(", ")", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_rorv_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18012, "Length": 52, "Cover_Rate": 0.9811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", ".", "isInlineAsm", "(", ")", ")", "return", "MJ", ".", "isInlineAsm", "(", ")", "||", "MJ", ".", "isBranch", "(", ")", "||", "MJ", ".", "isBarrier", "(", ")", "||", "MJ", ".", "isCall", "(", ")", "||", "MJ", ".", "isTerminator", "(", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "HexagonVLIWPacketizer23", "Func": "cannotCoexistAsymm", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18013, "Length": 43, "Cover_Rate": 0.4095238095238095, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "SMLoc", "Start", ",", "End", ";", "unsigned", "Size", ";", "if", "(", "ParseIntelMemoryOperandSize", "(", "Size", ")", ")", "return", "true", ";", "bool", "PtrInOperand", "=", "bool", "(", "Size", ")", ";", "Start", "=", "Tok", ".", "getLoc", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "LCurly", ")", ")", "return", "ParseRoundingModeOp", "(", "Start", ",", "Operands", ")", ";", "unsigned", "RegNo", "=", "<NUM_LIT>", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", "&&", "!", "ParseRegister", "(", "RegNo", ",", "Start", ",", "End", ")", ")", "{", "if", "(", "RegNo", "==", "<STR_LIT>", ")", "return", "Error", "(", "Start", ",", "<STR_LIT>", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "{", "if", "(", "PtrInOperand", ")", "return", "Error", "(", "Start", ",", "<STR_LIT>", "<STR_LIT>", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "RegNo", ",", "Start", ",", "End", ")", ")", ";", "return", "false", ";", "}", "if", "(", "!", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "RegNo", ")", ")", "return", "Error", "(", "Start", ",", "<STR_LIT>", ")", ";", "Start", "=", "Lex", "(", ")", ".", "getLoc", "(", ")", ";", "}", "IntelExprStateMachine", "SM", ";", "if", "(", "ParseIntelExpression", "(", "SM", ",", "End", ")", ")", "return", "true", ";", "if", "(", "isParsingMSInlineAsm", "(", ")", ")", "RewriteIntelExpression", "(", "SM", ",", "Start", ",", "Tok", ".", "getLoc", "(", ")", ")", ";", "int64_t", "Imm", "=", "SM", ".", "getImm", "(", ")", ";", "const", "MCExpr", "*", "Disp", "=", "SM", ".", "getSym", "(", ")", ";", "const", "MCExpr", "*", "ImmDisp", "=", "MCConstantExpr", "::", "create", "(", "Imm", ",", "getContext", "(", ")", ")", ";", "if", "(", "Disp", "&&", "Imm", ")", "Disp", "=", "MCBinaryExpr", "::", "createAdd", "(", "Disp", ",", "ImmDisp", ",", "getContext", "(", ")", ")", ";", "if", "(", "!", "Disp", ")", "Disp", "=", "ImmDisp", ";", "if", "(", "!", "SM", ".", "isMemExpr", "(", ")", "&&", "!", "RegNo", ")", "{", "if", "(", "isParsingMSInlineAsm", "(", ")", "&&", "SM", ".", "isOffsetOperator", "(", ")", ")", "{", "const", "InlineAsmIdentifierInfo", "Info", "=", "SM", ".", "getIdentifierInfo", "(", ")", ";", "if", "(", "Info", ".", "isKind", "(", "InlineAsmIdentifierInfo", "::", "IK_Var", ")", ")", "{", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "Disp", ",", "Start", ",", "End", ",", "SM", ".", "getSymName", "(", ")", ",", "Info", ".", "Var", ".", "Decl", ",", "Info", ".", "Var", ".", "IsGlobalLV", ")", ")", ";", "return", "false", ";", "}", "}", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "Disp", ",", "Start", ",", "End", ")", ")", ";", "return", "false", ";", "}", "StringRef", "ErrMsg", ";", "unsigned", "BaseReg", "=", "SM", ".", "getBaseReg", "(", ")", ";"], "ground_truth": ["unsigned", "IndexReg", "=", "SM", ".", "getIndexReg", "(", ")", ";"], "File": "X86AsmParser16", "Func": "ParseIntelOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18014, "Length": 406, "Cover_Rate": 0.47485380116959064, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "suffix", "==", "'q'", ")", "return", "TFmode", ";", "if", "(", "suffix", "==", "'w'", ")", "return", "XFmode", ";", "return", "VOIDmode", ";"], "ground_truth": ["}"], "File": "ia64", "Func": "ia64_c_mode_for_suffix", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18015, "Length": 22, "Cover_Rate": 0.7333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "reader", ")", "{", "reader", "=", "new", "LineReader", "(", "filename", ")", ";", "}", "if", "(", "reader", "->", "fileName", "(", ")", "!=", "filename", ")", "{", "delete", "reader", ";"], "ground_truth": ["reader", "=", "new", "LineReader", "(", "filename", ")", ";"], "File": "NVPTXAsmPrinter18", "Func": "getReader", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18016, "Length": 37, "Cover_Rate": 0.6607142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "||", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "VT", "!=", "<STR_LIT>", ")", "A", "=", "BITCAST", "(", "A", ",", "<STR_LIT>", ")", ";", "SDValue", "B", "=", "DAG", "->", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", "->", "getConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "A", ",", "Constant", "(", "immInByte", "*", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["return", "B", ";"], "File": "X86ParabixISelLowering", "Func": "ShiftLeftInByte", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18017, "Length": 83, "Cover_Rate": 0.7094017094017094, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";"], "ground_truth": ["if", "(", "MFI", "->", "getStackProtectorIndex", "(", ")", ">", "<NUM_LIT>", ")", "return", "StackSizeInBytes", ">=", "<NUM_LIT>", ";"], "File": "ARMFrameLowering10", "Func": "WindowsRequiresStackProbe", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18018, "Length": 26, "Cover_Rate": 0.5777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "ImpIsDead", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ";", "TRI", "->", "splitReg", "(", "DstReg", ",", "DstLoReg", ",", "DstHiReg", ")", ";", "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ")", ".", "addReg", "(", "DstHiReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstHiReg", ",", "getKillRegState", "(", "DstIsKill", ")", ")", ";", "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ")", ".", "addReg", "(", "DstLoReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstLoReg", ",", "getKillRegState", "(", "DstIsKill", ")", ")", ";", "auto", "MI0", "=", "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ")", ".", "addReg", "(", "DstHiReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstHiReg", ",", "getKillRegState", "(", "DstIsKill", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MI0", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "auto", "MI1", "=", "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ")", ".", "addReg", "(", "DstHiReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstHiReg", ",", "getKillRegState", "(", "DstIsKill", ")", ")", ".", "addReg", "(", "DstLoReg", ")", ";", "MI1", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "auto", "MI2", "=", "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ")", ".", "addReg", "(", "DstLoReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstLoReg", ",", "getKillRegState", "(", "DstIsKill", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MI2", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "auto", "MI3", "=", "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ")", ".", "addReg", "(", "DstHiReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstHiReg", ",", "getKillRegState", "(", "DstIsKill", ")", ")", ".", "addReg", "(", "DstLoReg", ")", ";"], "ground_truth": ["if", "(", "ImpIsDead", ")", "MI3", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";"], "File": "MCS51ExpandPseudoInsts", "Func": "expandLSLW4Rd", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18019, "Length": 303, "Cover_Rate": 0.7729591836734694, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>LateCodeGenPrepare", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";"], "ground_truth": ["AC", "=", "&", "getAnalysis", "<", "AssumptionCacheTracker", ">", "(", ")", ".", "getAssumptionCache", "(", "F", ")", ";"], "File": "AMDGPULateCodeGenPrepare2", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18020, "Length": 35, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCInstrDesc", "&", "NewDesc", "=", "TII", "->", "get", "(", "NewOpc", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "Br", ",", "DL", ",", "NewDesc", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "Br", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "I", "<", "E", ";", "++", "I", ")", "{", "MachineOperand", "&", "MO", "=", "Br", "->", "getOperand", "(", "I", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "{", "assert", "(", "MO", ".", "isMBB", "(", ")", "&&", "<STR_LIT>", ")", ";", "break", ";", "}"], "ground_truth": ["MIB", ".", "addReg", "(", "MO", ".", "getReg", "(", ")", ")", ";"], "File": "MipsLongBranch1", "Func": "replaceBranch", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18021, "Length": 99, "Cover_Rate": 0.592814371257485, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Counter", "=", "<NUM_LIT>", ";"], "ground_truth": ["for", "(", "const", "BasicBlock", "&", "BB", ":", "*", "F", ")", "IDMap", "[", "&", "BB", "]", "=", "++", "Counter", ";"], "File": "DXILValueEnumerator", "Func": "IncorporateFunctionInfoGlobalBBIDs", "Target": "DirectX", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18022, "Length": 24, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Pass", "*", "llvm", "::", "createAMDGPUStructurizeCFGPass", "(", ")", "{", "return", "new", "AMDGPUStructurizeCFG", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUStructurizeCFG", "Func": "createAMDGPUStructurizeCFGPass", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18023, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "isUsingPCRelativeCalls", "(", ")", ")", "return", "false", ";", "if", "(", "DisableSCO", "&&", "!", "TailCallOpt", ")", "return", "false", ";", "if", "(", "isVarArg", ")", "return", "false", ";", "auto", "&", "Caller", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ";", "if", "(", "!", "areCallingConvEligibleForTCO_64SVR4", "(", "Caller", ".", "getCallingConv", "(", ")", ",", "CalleeCC", ")", ")", "return", "false", ";", "if", "(", "any_of", "(", "Ins", ",", "[", "]", "(", "const", "<STR_LIT>", "&", "IA", ")", "{", "return", "IA", ".", "Flags", ".", "isByVal", "(", ")", ";", "}", ")", ")", "return", "false", ";", "if", "(", "any_of", "(", "Outs", ",", "[", "]", "(", "const", "<STR_LIT>", "&", "OA", ")", "{", "return", "OA", ".", "Flags", ".", "isByVal", "(", ")", ";", "}", ")", ")", "return", "false", ";", "if", "(", "Caller", ".", "getCallingConv", "(", ")", "!=", "CalleeCC", "&&", "needStackSlotPassParameters", "(", "Subtarget", ",", "Outs", ")", ")", "return", "false", ";", "if", "(", "!", "isFunctionGlobalAddress", "(", "Callee", ")", "&&", "!", "isa", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", "return", "false", ";", "if", "(", "!", "callsShareTOCBase", "(", "&", "Caller", ",", "Callee", ",", "getTargetMachine", "(", ")", ")", ")", "return", "false", ";", "if", "(", "CalleeCC", "==", "CallingConv", "::", "Fast", "&&", "TailCallOpt", ")", "return", "true", ";", "if", "(", "DisableSCO", ")", "return", "false", ";", "if", "(", "!", "hasSameArgumentList", "(", "&", "Caller", ",", "CS", ")", "&&", "needStackSlotPassParameters", "(", "Subtarget", ",", "Outs", ")", ")", "{", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "PPCISelLowering25", "Func": "IsEligibleForTailCallOptimization_64SVR4", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18024, "Length": 224, "Cover_Rate": 0.7887323943661971, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "lower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ")", "const", ";", "MCOperand", "lowerOperand", "(", "const", "MachineOperand", "&", "MO", ")", "const", ";", "const", "MCExpr", "*", "getExpr", "(", "const", "MachineOperand", "&", "MO", ",", "MCSymbolRefExpr", "::", "VariantKind", "Kind", ")", "const", ";"], "ground_truth": ["}"], "File": "SystemZMCInstLower12", "Func": "getExpr", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18025, "Length": 42, "Cover_Rate": 0.6268656716417911, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "MIB", "=", "MIRBuilder", ".", "buildInstr", "(", "<STR_LIT>", ")", ".", "addDef", "(", "ret", ")", ".", "addUse", "(", "GR", "->", "get<ISA_LIT>TypeID", "(", "retTy", ")", ")", ".", "addImm", "(", "static_cast", "<", "uint32_t", ">", "(", "ExtInstSet", "::", "OpenCL_std", ")", ")", ".", "addImm", "(", "extInstID", ")", ";", "for", "(", "const", "auto", "&", "arg", ":", "args", ")", "{"], "ground_truth": ["MIB", ".", "addUse", "(", "arg", ")", ";"], "File": "SPIRVOpenCLBIFs", "Func": "genOpenCLExtInst", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18026, "Length": 60, "Cover_Rate": 0.5769230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "type", "==", "TYPE_LOAD", "&&", "get_attr_sign_extend", "(", "insn", ")", "==", "SIGN_EXTEND_YES", "&&", "get_attr_update", "(", "insn", ")", "==", "UPDATE_NO", ")", "||", "(", "type", "==", "TYPE_LOAD", "&&", "get_attr_sign_extend", "(", "insn", ")", "==", "SIGN_EXTEND_NO", "&&", "get_attr_update", "(", "insn", ")", "==", "UPDATE_YES", "&&", "get_attr_indexed", "(", "insn", ")", "==", "INDEXED_NO", ")", "||", "(", "type", "==", "TYPE_STORE", "&&", "get_attr_update", "(", "insn", ")", "==", "UPDATE_YES", "&&", "get_attr_indexed", "(", "insn", ")", "==", "INDEXED_NO", ")", "||", "(", "(", "type", "==", "TYPE_FPLOAD", "||", "type", "==", "TYPE_FPSTORE", ")", "&&", "get_attr_update", "(", "insn", ")", "==", "UPDATE_YES", ")", "||", "(", "type", "==", "TYPE_CR_LOGICAL", "&&", "get_attr_cr_logical_3op", "(", "insn", ")", "==", "CR_LOGICAL_3OP_YES", ")", "||", "(", "type", "==", "TYPE_EXTS", "&&", "get_attr_dot", "(", "insn", ")", "==", "DOT_YES", ")", "||", "(", "type", "==", "TYPE_SHIFT", "&&", "get_attr_dot", "(", "insn", ")", "==", "DOT_YES", "&&", "get_attr_var_shift", "(", "insn", ")", "==", "VAR_SHIFT_NO", ")", "||", "(", "type", "==", "TYPE_MUL", "&&", "get_attr_dot", "(", "insn", ")", "==", "DOT_YES", ")", "||", "type", "==", "TYPE_DIV", "||", "(", "type", "==", "TYPE_INSERT", "&&", "get_attr_size", "(", "insn", ")", "==", "SIZE_32", ")", ")", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "rs6000", "Func": "is_cracked_insn", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18027, "Length": 172, "Cover_Rate": 0.7196652719665272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_mul_round_sh", "(", "__mmask8", "__A", ",", "__m128h", "__B", ",", "__m128h", "__C", ",", "const", "int", "__D", ")", "{"], "ground_truth": ["return", "__builtin_ia32_mulsh_mask_round", "(", "__B", ",", "__C", ",", "_mm_setzero_ph", "(", ")", ",", "__A", ",", "__D", ")", ";"], "File": "avx512fp16intrin", "Func": "_mm_maskz_mul_round_sh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18028, "Length": 45, "Cover_Rate": 0.9782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "MachineOperand", "&", "Op", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "!", "Op", ".", "isDef", "(", ")", ")", "continue", ";", "unsigned", "R", "=", "Op", ".", "getReg", "(", ")", ";"], "ground_truth": ["if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "R", ")", ")", "continue", ";"], "File": "HexagonBitTracker21", "Func": "getUniqueDefVReg", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18029, "Length": 53, "Cover_Rate": 0.6022727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "ix86_frame_pointer_required", "(", "void", ")", "{", "if", "(", "cfun", "->", "machine", "->", "accesses_prev_frame", ")", "return", "true", ";"], "ground_truth": ["if", "(", "SUBTARGET_FRAME_POINTER_REQUIRED", ")", "return", "true", ";"], "File": "i3864", "Func": "ix86_frame_pointer_required", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18030, "Length": 25, "Cover_Rate": 0.30864197530864196, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ArgTy", "->", "isVectorTy", "(", ")", ")", "return", "std", "::", "min", "(", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ",", "<NUM_LIT>", ")", ";", "return", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";"], "ground_truth": ["}"], "File": "MipsISelLowering55", "Func": "getABIAlignmentForCallingConv", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18031, "Length": 32, "Cover_Rate": 0.6956521739130435, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "<ISA_LIT>TargetLowering", "::", "getRegisterTypeForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ")", "const", "{"], "ground_truth": ["if", "(", "Subtarget", ".", "hasSPE", "(", ")", "&&", "VT", "==", "<STR_LIT>", ")", "return", "<STR_LIT>", ";"], "File": "PPCISelLowering (2)7", "Func": "getRegisterTypeForCallingConv", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18032, "Length": 34, "Cover_Rate": 0.6938775510204082, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "hasIndex", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MCRegisterInfo", "&", "RI", ")", "{"], "ground_truth": ["for", "(", "const", "MachineOperand", "&", "Op", ":", "MI", ".", "explicit_operands", "(", ")", ")", "if", "(", "isIndex", "(", "Op", ",", "RI", ")", ")", "return", "true", ";"], "File": "Z80InstrInfo2", "Func": "hasIndex", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18033, "Length": 40, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSymbol", "*", "<ISA_LIT>MCInstLower", "::", "GetBlockAddressSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "break", ";"], "ground_truth": ["}"], "File": "MBlazeMCInstLower1", "Func": "GetBlockAddressSymbol", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18034, "Length": 37, "Cover_Rate": 0.74, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "mode", "==", "SFmode", ")", "return", "true", ";"], "ground_truth": ["return", "default_scalar_mode_supported_p", "(", "mode", ")", ";"], "File": "pdp11", "Func": "pdp11_scalar_mode_supported_p", "Target": "pdp11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 18035, "Length": 15, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCAsmInfo", "*", "create<ISA_LIT>MCAsmInfo", "(", "const", "MCRegisterInfo", "&", "MRI", ",", "StringRef", "TT", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>MCAsmInfo", "(", "TT", ")", ";"], "File": "PatmosMCTargetDesc", "Func": "createPatmosMCAsmInfo", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 18036, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "HasFp256", "||", "!", "VT", ".", "is256BitVector", "(", ")", ")", "return", "false", ";", "unsigned", "HalfSize", "=", "VT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ";", "bool", "MatchA", "=", "false", ",", "MatchB", "=", "false", ";", "for", "(", "unsigned", "Half", "=", "<NUM_LIT>", ";", "Half", "!=", "<NUM_LIT>", ";", "++", "Half", ")", "{", "if", "(", "isSequentialOrUndefInRange", "(", "Mask", ",", "<NUM_LIT>", ",", "HalfSize", ",", "Half", "*", "HalfSize", ")", ")", "{", "MatchA", "=", "true", ";", "break", ";", "}", "}"], "ground_truth": ["for", "(", "unsigned", "Half", "=", "<NUM_LIT>", ";", "Half", "!=", "<NUM_LIT>", ";", "++", "Half", ")", "{"], "File": "X86ISelLowering (2)", "Func": "isVPERM2X128Mask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18037, "Length": 89, "Cover_Rate": 0.6544117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "MachineOperand", "ImmOp", "=", "MI", "->", "getOperand", "(", "<STR_LIT>", ")", ";", "return", "ImmOp", ".", "getImm", "(", ")", "==", "<NUM_LIT>", "?", "Convert", ":", "Exit", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "MachineOperand", "ImmOp", "=", "MI", "->", "getOperand", "(", "<STR_LIT>", ")", ";", "return", "ImmOp", ".", "getImm", "(", ")", "==", "-", "<NUM_LIT>", "?", "Convert", ":", "Exit", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "Convert", ";", "}", "if", "(", "MI", "->", "isCall", "(", ")", "||", "MI", "->", "mayStore", "(", ")", ")", "return", "Exit", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "int", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "RegInfo", ".", "isPhysicalRegister", "(", "Reg", ")", ")", "continue", ";"], "ground_truth": ["if", "(", "RegInfo", ".", "regsOverlap", "(", "Reg", ",", "RegInfo", ".", "getStackRegister", "(", ")", ")", ")", "return", "Exit", ";"], "File": "X86CallFrameOptimization1", "Func": "classifyInstruction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18038, "Length": 167, "Cover_Rate": 0.5964285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasSDWAOmod", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "hasSDWAOmod", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18039, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";"], "ground_truth": ["return", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";"], "File": "AArch64ISelDAGToDAG (2)2", "Func": "runOnMachineFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18040, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "Simplifier", "::", "simplify", "(", "Context", "&", "C", ")", "{", "WorkListType", "Q", ";", "Q", ".", "push_back", "(", "C", ".", "Root", ")", ";", "unsigned", "Count", "=", "<NUM_LIT>", ";", "const", "unsigned", "Limit", "=", "SimplifyLimit", ";", "while", "(", "!", "Q", ".", "empty", "(", ")", ")", "{", "if", "(", "Count", "++", ">=", "Limit", ")", "break", ";", "Instruction", "*", "U", "=", "dyn_cast", "<", "Instruction", ">", "(", "Q", ".", "pop_front_val", "(", ")", ")", ";", "if", "(", "!", "U", "||", "U", "->", "getParent", "(", ")", "||", "!", "C", ".", "Used", ".", "count", "(", "U", ")", ")", "continue", ";", "bool", "Changed", "=", "false", ";", "for", "(", "Rule", "&", "R", ":", "Rules", ")", "{", "Value", "*", "W", "=", "R", "(", "U", ",", "C", ".", "Ctx", ")", ";", "if", "(", "!", "W", ")", "continue", ";", "Changed", "=", "true", ";", "C", ".", "record", "(", "W", ")", ";"], "ground_truth": ["C", ".", "replace", "(", "U", ",", "W", ")", ";"], "File": "HexagonLoopIdiomRecognition3", "Func": "simplify", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18041, "Length": 146, "Cover_Rate": 0.7411167512690355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "AArch64BranchRelaxation4", "Func": "getOppositeConditionOpcode", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18042, "Length": 36, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "insn", "==", "NULL", ")", "continue", ";", "insn", "=", "prev_active_insn", "(", "insn", ")", ";", "if", "(", "insn", "==", "NULL", "||", "!", "can_throw_internal", "(", "insn", ")", ")", "continue", ";", "for", "(", "next", "=", "NEXT_INSN", "(", "insn", ")", ";", "next", "!=", "NULL", ";", "next", "=", "NEXT_INSN", "(", "next", ")", ")", "if", "(", "NOTE_P", "(", "next", ")", "&&", "(", "NOTE_KIND", "(", "next", ")", "==", "NOTE_INSN_VAR_LOCATION", "||", "NOTE_KIND", "(", "next", ")", "==", "NOTE_INSN_CALL_ARG_LOCATION", ")", ")", "insn", "=", "next", ";", "else", "break", ";"], "ground_truth": ["emit_insn_after", "(", "gen_nops", "(", "const1_rtx", ")", ",", "insn", ")", ";"], "File": "i3864", "Func": "ix86_seh_fixup_eh_fallthru", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18043, "Length": 89, "Cover_Rate": 0.5460122699386503, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SelectRoot", "(", "*", "CurDAG", ")", ";", "CurDAG", "->", "RemoveDeadNodes", "(", ")", ";"], "ground_truth": ["}"], "File": "SPUISelDAGToDAG3", "Func": "InstructionSelect", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18044, "Length": 13, "Cover_Rate": 0.4482758620689655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "override", "{", "if", "(", "Count", "==", "<NUM_LIT>", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "FISCAsmBackend", "Func": "writeNopData", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18045, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasFastPartialYMMorZMMWrite", "(", ")", "const", "{", "return", "HasFastPartialYMMorZMMWrite", ";"], "ground_truth": ["}"], "File": "X86Subtarget100", "Func": "hasFastPartialYMMorZMMWrite", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18046, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isValidIndexedLoad", "(", "LD", ")", ")", "return", "false", ";", "MVT", "VT", "=", "LD", "->", "getMemoryVT", "(", ")", ".", "getSimpleVT", "(", ")", ";", "unsigned", "Opcode", "=", "<NUM_LIT>", ";", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "default", ":"], "ground_truth": ["return", "false", ";"], "File": "MSP430ISelDAGToDAG16", "Func": "tryIndexedLoad", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18047, "Length": 59, "Cover_Rate": 0.44360902255639095, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "xop", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "<NUM_LIT>", "*", "(", "words", "-", "<NUM_LIT>", ")", ")", ";", "xop", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]", ";", "xop", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "SImode", ",", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", "+", "<NUM_LIT>", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "xop", ")", ";", "return", "<STR_LIT>", ";", "}", "else", "{", "for", "(", "j", "=", "<NUM_LIT>", ";", "j", "<", "words", ";", "j", "++", ")", "if", "(", "j", "!=", "i", ")", "{", "xop", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "j", "*", "<NUM_LIT>", ")", ";", "xop", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]", ";"], "ground_truth": ["xop", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "SImode", ",", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", "+", "j", ")", ";"], "File": "rs60004", "Func": "rs6000_output_load_multiple", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18048, "Length": 121, "Cover_Rate": 0.3805031446540881, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerFNEG", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "LLVMContext", "*", "Context", "=", "DAG", ".", "getContext", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "EltVT", "=", "VT", ";", "unsigned", "NumElts", "=", "VT", "==", "<STR_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "{", "EltVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "}", "Constant", "*", "C", ";", "if", "(", "EltVT", "==", "<STR_LIT>", ")", "C", "=", "ConstantFP", "::", "get", "(", "*", "Context", ",", "APFloat", "(", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", ")", ";"], "ground_truth": ["else", "C", "=", "ConstantFP", "::", "get", "(", "*", "Context", ",", "APFloat", "(", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", ")", ";"], "File": "X86ISelLowering82", "Func": "LowerFNEG", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18049, "Length": 139, "Cover_Rate": 0.43573667711598746, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "mcii", ",", "MCContext", "&", "ctx", ")", ":", "MCII", "(", "mcii", ")", ",", "Ctx", "(", "ctx", ")", "{"], "ground_truth": ["}"], "File": "M68kMCCodeEmitter", "Func": "M68kMCCodeEmitter", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18050, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "v850_trampoline_init", "(", "rtx", "m_tramp", ",", "tree", "fndecl", ",", "rtx", "chain_value", ")", "{", "rtx", "mem", ",", "fnaddr", "=", "XEXP", "(", "DECL_RTL", "(", "fndecl", ")", ",", "<NUM_LIT>", ")", ";", "emit_block_move", "(", "m_tramp", ",", "assemble_trampoline_template", "(", ")", ",", "GEN_INT", "(", "TRAMPOLINE_SIZE", ")", ",", "BLOCK_OP_NORMAL", ")", ";", "mem", "=", "adjust_address", "(", "m_tramp", ",", "SImode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "mem", ",", "chain_value", ")", ";", "mem", "=", "adjust_address", "(", "m_tramp", ",", "SImode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "mem", ",", "fnaddr", ")", ";"], "ground_truth": ["}"], "File": "v850", "Func": "v850_trampoline_init", "Target": "v850", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 18051, "Length": 82, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "rl78_start_function", "(", "FILE", "*", "file", ",", "HOST_WIDE_INT", "hwi_local", "ATTRIBUTE_UNUSED", ")", "{", "int", "i", ";", "if", "(", "cfun", "->", "machine", "->", "framesize", "==", "<NUM_LIT>", ")", "return", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "if", "(", "cfun", "->", "machine", "->", "framesize_regs", ")", "{", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "cfun", "->", "machine", "->", "framesize_regs", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "if", "(", "cfun", "->", "machine", "->", "need_to_push", "[", "i", "]", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "word_regnames", "[", "i", "*", "<NUM_LIT>", "]", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "frame_pointer_needed", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "cfun", "->", "machine", "->", "framesize_locals", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "cfun", "->", "machine", "->", "framesize_locals", ",", "cfun", "->", "machine", "->", "framesize_locals", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";"], "File": "rl782", "Func": "rl78_start_function", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 18052, "Length": 147, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "const", "BlockAddress", "*", "BA", "=", "cast", "<", "BlockAddressSDNode", ">", "(", "Op", ")", "->", "getBlockAddress", "(", ")", ";", "SDValue", "BAGOTOffset", "=", "DAG", ".", "getBlockAddress", "(", "BA", ",", "<STR_LIT>", ",", "true", ",", "<STR_LIT>", ")", ";", "SDValue", "BALOOffset", "=", "DAG", ".", "getBlockAddress", "(", "BA", ",", "<STR_LIT>", ",", "true", ",", "<STR_LIT>", ")", ";", "SDValue", "Load", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "BAGOTOffset", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "BALOOffset", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Load", ",", "Lo", ")", ";", "}"], "ground_truth": ["}"], "File": "MipsISelLowering36", "Func": "LowerBlockAddress", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18053, "Length": 122, "Cover_Rate": 0.6524064171122995, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "startswith", "(", "section_name", ",", "<STR_LIT>", ")", ")", "return", "true", ";", "if", "(", "startswith", "(", "section_name", ",", "<STR_LIT>", ")", ")", "return", "true", ";", "return", "false", ";", "}", "size", "=", "int_size_in_bytes", "(", "TREE_TYPE", "(", "decl", ")", ")", ";"], "ground_truth": ["if", "(", "size", ">", "<NUM_LIT>", "&&", "size", "<=", "g_switch_value", ")", "return", "true", ";"], "File": "frv", "Func": "frv_in_small_data_p", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 18054, "Length": 51, "Cover_Rate": 0.51, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SrcReg", "=", "get512BitSuperRegister", "(", "SrcReg", ")", ";", "return", "<STR_LIT>", ";", "}", "if", "(", "MaskRegClassContains", "(", "DestReg", ")", "&&", "MaskRegClassContains", "(", "SrcReg", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "MaskRegClassContains", "(", "DestReg", ")", "&&", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", "||", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", "||", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", ")", "{", "SrcReg", "=", "get<ISA_LIT>SubSuperRegister", "(", "SrcReg", ",", "<STR_LIT>", ")", ";", "return", "<STR_LIT>", ";", "}", "if", "(", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", "||", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", "||", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "&&", "MaskRegClassContains", "(", "SrcReg", ")", ")", "{", "DestReg", "=", "get<ISA_LIT>SubSuperRegister", "(", "DestReg", ",", "<STR_LIT>", ")", ";", "return", "<STR_LIT>", ";", "}"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "X86InstrInfo (2)", "Func": "copyPhysRegOpcode_AVX512", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18055, "Length": 117, "Cover_Rate": 0.5909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "label2", "=", "gen_label_rtx", "(", ")", ";", "rtx", "tmp", "=", "gen_reg_rtx", "(", "XFmode", ")", ";", "rtx", "tmp2", "=", "gen_reg_rtx", "(", "XFmode", ")", ";", "emit_insn", "(", "gen_absxf2", "(", "tmp", ",", "op1", ")", ")", ";", "emit_insn", "(", "gen_cmpxf", "(", "tmp", ",", "CONST_DOUBLE_FROM_REAL_VALUE", "(", "REAL_VALUE_ATOF", "(", "<STR_LIT>", ",", "XFmode", ")", ",", "XFmode", ")", ")", ")", ";", "emit_jump_insn", "(", "gen_bge", "(", "label1", ")", ")", ";", "emit_move_insn", "(", "tmp2", ",", "standard_80387_constant_rtx", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["emit_insn", "(", "gen_fyl2xp1_xf3", "(", "op0", ",", "tmp2", ",", "op1", ")", ")", ";"], "File": "i3863", "Func": "ix86_emit_i387_log1p", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18056, "Length": 83, "Cover_Rate": 0.51875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask16", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_movepi32_mask", "(", "__m512i", "__A", ")", "{", "return", "(", "__mmask16", ")", "__builtin_ia32_cvtd2mask512", "(", "(", "__v16si", ")", "__A", ")", ";"], "ground_truth": ["}"], "File": "avx512dqintrin", "Func": "_mm512_movepi32_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18057, "Length": 32, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "(", "(", "__v2du", ")", "__A", "|", "(", "__v2du", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "emmintrin", "Func": "_mm_or_si128", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18058, "Length": 17, "Cover_Rate": 0.4358974358974359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "AsmPrinterCtor", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "AsmPrinterCtor", ")", "PM", ".", "add", "(", "AsmPrinterCtor", "(", "Out", ",", "*", "this", ",", "Fast", ")", ")", ";"], "File": "PPCTargetMachine70", "Func": "addAssemblyEmitter", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18059, "Length": 26, "Cover_Rate": 0.5531914893617021, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "IsVALU", ")", "{", "unsigned", "Opc", "=", "IsAdd", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "N", "->", "getVTList", "(", ")", ",", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "{", "}", ",", "<STR_LIT>", ")", "}", ")", ";", "}", "else", "{"], "ground_truth": ["unsigned", "Opc", "=", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "AMDGPUISelDAGToDAG29", "Func": "SelectUADDO_USUBO", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18060, "Length": 76, "Cover_Rate": 0.3179916317991632, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "MVT", "XLenVT", "=", "Subtarget", ".", "getXLenVT", "(", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "XLenVT", ")", ";", "bool", "IsLegalInsert", "=", "Subtarget", ".", "is64Bit", "(", ")", "||", "Val", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ";", "if", "(", "!", "IsLegalInsert", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Val", ")", ")", "{", "const", "auto", "*", "CVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "Val", ")", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "CVal", "->", "getSExtValue", "(", ")", ")", ")", "{", "IsLegalInsert", "=", "true", ";", "Val", "=", "DAG", ".", "getConstant", "(", "CVal", "->", "getSExtValue", "(", ")", ",", "DL", ",", "<STR_LIT>", ")", ";", "}", "}", "SDValue", "Mask", ",", "VL", ";", "std", "::", "tie", "(", "Mask", ",", "VL", ")", "=", "getDefaultVLOps", "(", "VecVT", ",", "ContainerVT", ",", "DL", ",", "DAG", ",", "Subtarget", ")", ";", "SDValue", "ValInVec", ";", "if", "(", "IsLegalInsert", ")", "{", "unsigned", "Opc", "=", "VecVT", ".", "isFloatingPoint", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "isNullConstant", "(", "Idx", ")", ")", "{", "Vec", "=", "DAG", ".", "getNode", "(", "Opc", ",", "DL", ",", "ContainerVT", ",", "Vec", ",", "Val", ",", "VL", ")", ";", "if", "(", "!", "VecVT", ".", "isFixedLengthVector", "(", ")", ")", "return", "Vec", ";", "return", "convertFromScalableVector", "(", "VecVT", ",", "Vec", ",", "DAG", ",", "Subtarget", ")", ";", "}", "ValInVec", "=", "DAG", ".", "getNode", "(", "Opc", ",", "DL", ",", "ContainerVT", ",", "DAG", ".", "getUNDEF", "(", "ContainerVT", ")", ",", "Val", ",", "VL", ")", ";", "}", "else", "{", "SDValue", "One", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "XLenVT", ")", ";"], "ground_truth": ["SDValue", "ValLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Val", ",", "Zero", ")", ";"], "File": "RISCVISelLowering3", "Func": "lowerINSERT_VECTOR_ELT", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18061, "Length": 265, "Cover_Rate": 0.37535410764872523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "nds32_n13_last_load_to_e2_p", "(", "rtx_insn", "*", "producer", ",", "rtx_insn", "*", "consumer", ")", "{"], "ground_truth": ["rtx", "last_def_reg", "=", "extract_nth_access_reg", "(", "producer", ",", "-", "<NUM_LIT>", ")", ";"], "File": "nds32-pipelines-auxiliary", "Func": "nds32_n13_last_load_to_e2_p", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18062, "Length": 23, "Cover_Rate": 0.71875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Flags", "==", "<STR_LIT>", ")", "return", "<STR_LIT>", ";", "for", "(", "auto", "FlagSet", ":", "AddrModesMap", ".", "at", "(", "<STR_LIT>", ")", ")", "if", "(", "(", "Flags", "&", "FlagSet", ")", "==", "FlagSet", ")", "return", "<STR_LIT>", ";", "for", "(", "auto", "FlagSet", ":", "AddrModesMap", ".", "at", "(", "<STR_LIT>", ")", ")", "if", "(", "(", "Flags", "&", "FlagSet", ")", "==", "FlagSet", ")", "return", "<STR_LIT>", ";", "for", "(", "auto", "FlagSet", ":", "AddrModesMap", ".", "at", "(", "<STR_LIT>", ")", ")", "if", "(", "(", "Flags", "&", "FlagSet", ")", "==", "FlagSet", ")", "return", "<STR_LIT>", ";", "for", "(", "auto", "FlagSet", ":", "AddrModesMap", ".", "at", "(", "<STR_LIT>", ")", ")", "if", "(", "(", "Flags", "&", "FlagSet", ")", "==", "FlagSet", ")", "return", "<STR_LIT>", ";", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "PPCISelLowering11", "Func": "getAddrModeForFlags", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18063, "Length": 113, "Cover_Rate": 0.7687074829931972, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DP", "<<", "<STR_LIT>", "<<", "getDescription", "(", ")", "<<", "<STR_LIT>", "<<", "Fn", ".", "getName", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDiagnosticInfoUnsupported", "Func": "print", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18064, "Length": 17, "Cover_Rate": 0.6071428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>SelectionDAGInfo", "::", "<ISA_LIT>SelectionDAGInfo", "(", "const", "DataLayout", "&", "DL", ")", ":", "TargetSelectionDAGInfo", "(", "&", "DL", ")", "{"], "ground_truth": ["}"], "File": "ARMSelectionDAGInfo12", "Func": "ARMSelectionDAGInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18065, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vabavq_s32", "(", "uint32_t", "__a", ",", "int32x4_t", "__b", ",", "int32x4_t", "__c", ")", "{"], "ground_truth": ["return", "__builtin_mve_vabavq_sv4si", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "File": "arm", "Func": "mve___arm_vabavq_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18066, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>FastISel", "::", "fastEmitInst_r", "(", "unsigned", "MachineInstOpcode", ",", "const", "TargetRegisterClass", "*", "RC", ",", "unsigned", "Op0", ",", "bool", "Op0IsKill", ")", "{"], "ground_truth": ["const", "TargetRegisterClass", "*", "UseRC", "=", "(", "RC", "==", "&", "<STR_LIT>", "?", "&", "<STR_LIT>", ":"], "File": "PPCFastISel (2)", "Func": "fastEmitInst_r", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18067, "Length": 34, "Cover_Rate": 0.4857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "VT", ".", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "LowerEXTRACT_VECTOR_ELT_i1", "(", "Op", ",", "DAG", ",", "ST", ")", ";", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "Vec", ".", "getScalarValueSizeInBits", "(", ")", "<", "<NUM_LIT>", ")", "{", "SDLoc", "dl", "(", "Op", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Vec", ",", "Lane", ")", ";", "}", "return", "Op", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "LowerEXTRACT_VECTOR_ELT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18068, "Length": 72, "Cover_Rate": 0.5142857142857142, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Thumb2ITBlock", "::", "MoveCopyOutOfITBlock", "(", "MachineInstr", "*", "MI", ",", "<STR_LIT>", "CC", ",", "<STR_LIT>", "OCC", ",", "RegisterSet", "&", "Defs", ",", "RegisterSet", "&", "Uses", ")", "{", "if", "(", "!", "isCopy", "(", "MI", ")", ")", "return", "false", ";", "assert", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", "==", "<NUM_LIT>", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "DstReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "Uses", ".", "count", "(", "DstReg", ")", "||", "Defs", ".", "count", "(", "SrcReg", ")", ")", "return", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MI", "->", "hasOptionalDef", "(", ")", "&&", "MI", "->", "getOperand", "(", "MCID", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MI", ";"], "ground_truth": ["++", "I", ";"], "File": "Thumb2ITBlockPass13", "Func": "MoveCopyOutOfITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18069, "Length": 164, "Cover_Rate": 0.6748971193415638, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetLowering", "::", "initializeSplitCSR", "(", "MachineBasicBlock", "*", "Entry", ")", "const", "{"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "initializeSplitCSR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18070, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "B", ".", "setInstrAndDebugLoc", "(", "MI", ")", ";", "ApplyFn", "(", "B", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "AArch64PostLegalizerCombiner (2)", "Func": "applyAArch64MulConstCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18071, "Length": 29, "Cover_Rate": 0.4393939393939394, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Size", "&&", "<STR_LIT>", ")", ";", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "CV", "->", "stripPointerCasts", "(", "true", ")", ")", ";", "assert", "(", "GV", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["const", "MCExpr", "*", "E", "=", "MCSymbolRefExpr", "::", "create", "(", "Get<ISA_LIT>GVSymbol", "(", "GV", ",", "<STR_LIT>", ")", ",", "(", "Subtarget", "->", "isTargetELF", "(", ")", "?", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TARGET1", ":", "MCSymbolRefExpr", "::", "VK_None", ")", ",", "OutContext", ")", ";"], "File": "ARMAsmPrinter6", "Func": "EmitXXStructor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18072, "Length": 67, "Cover_Rate": 0.6036036036036037, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "SBits", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "SBits", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "SBits", "=", "<NUM_LIT>", ";", "break", ";", "}", "Binary", "|=", "SBits", "<<", "<NUM_LIT>", ";", "if", "(", "SOpc", "==", "<STR_LIT>", ")", "return", "Binary", ";"], "ground_truth": ["return", "Binary", "|", "<STR_LIT>", "(", "MO1", ".", "getImm", "(", ")", ")", "<<", "<NUM_LIT>", ";"], "File": "ARMMCCodeEmitter14", "Func": "getT2SORegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18073, "Length": 60, "Cover_Rate": 0.32786885245901637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Kind", "!=", "k_Immediate", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Value", ">", "<NUM_LIT>", "&&", "Value", "<=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARMAsmParser111", "Func": "isPKHASRImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18074, "Length": 51, "Cover_Rate": 0.8947368421052632, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PrintRegister", "(", "Register", "R", ",", "const", "TargetRegisterInfo", "&", "I", ")", ":", "Reg", "(", "R", ")", ",", "TRI", "(", "I", ")", "{"], "ground_truth": ["}"], "File": "HexagonGenPredicate (2)", "Func": "PrintRegister", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18075, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "i", "=", "<NUM_LIT>", ";", "for", "(", "const", "MDCompileUnit", "*", "DIUnit", ":", "DbgFinder", ".", "compile_units", "(", ")", ")", "{", "StringRef", "Filename", "=", "DIUnit", "->", "getFilename", "(", ")", ";", "StringRef", "Dirname", "=", "DIUnit", "->", "getDirectory", "(", ")", ";", "SmallString", "<", "<NUM_LIT>", ">", "FullPathName", "=", "Dirname", ";", "if", "(", "!", "Dirname", ".", "empty", "(", ")", "&&", "!", "sys", "::", "path", "::", "is_absolute", "(", "Filename", ")", ")", "{", "sys", "::", "path", "::", "append", "(", "FullPathName", ",", "Filename", ")", ";", "Filename", "=", "FullPathName", ";", "}", "if", "(", "filenameMap", ".", "find", "(", "Filename", ")", "!=", "filenameMap", ".", "end", "(", ")", ")", "continue", ";"], "ground_truth": ["filenameMap", "[", "Filename", "]", "=", "i", ";"], "File": "NVPTXAsmPrinter25", "Func": "recordAndEmitFilenames", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18076, "Length": 105, "Cover_Rate": 0.430327868852459, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCCodeEmitter", "(", "MCContext", "&", "ctx", ")", ":", "Ctx", "(", "ctx", ")", "{"], "ground_truth": ["}"], "File": "AArch64MCCodeEmitter11", "Func": "AArch64MCCodeEmitter", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18077, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "LowerFP_TO_UINT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFABS", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFNEG", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFGETSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBRCOND", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerJumpTable", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVAARG", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVACOPY", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFRAME_TO_ARGS_OFFSET", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerEH_RETURN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINIT_TRAMPOLINE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerADJUST_TRAMPOLINE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerCTLZ", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerCTLZ_ZERO_UNDEF", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerCTTZ", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerShift", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "X86ISelLowering114", "Func": "LowerOperation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18078, "Length": 304, "Cover_Rate": 0.37670384138785623, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "CJGInstrInfo", "Func": "copyPhysReg", "Target": "CJG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18079, "Length": 48, "Cover_Rate": 0.5853658536585366, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vst3_p16", "(", "poly16_t", "*", "__a", ",", "poly16x4x3_t", "__b", ")", "{"], "ground_truth": ["union", "{", "poly16x4x3_t", "__i", ";", "__builtin_neon_ei", "__o", ";", "}", "__bu", "=", "{", "__b", "}", ";"], "File": "arm", "Func": "neon_vst3_p16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18080, "Length": 25, "Cover_Rate": 0.6410256410256411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "mxcsr_mod_var", "=", "create_tmp_var_raw", "(", "unsigned_type_node", ")", ";", "tree", "stmxcsr", "=", "ix86_builtins", "[", "IX86_BUILTIN_STMXCSR", "]", ";", "tree", "ldmxcsr", "=", "ix86_builtins", "[", "IX86_BUILTIN_LDMXCSR", "]", ";", "tree", "stmxcsr_hold_call", "=", "build_call_expr", "(", "stmxcsr", ",", "<NUM_LIT>", ")", ";", "tree", "hold_assign_orig", "=", "build2", "(", "MODIFY_EXPR", ",", "unsigned_type_node", ",", "mxcsr_orig_var", ",", "stmxcsr_hold_call", ")", ";", "tree", "hold_mod_val", "=", "build2", "(", "BIT_IOR_EXPR", ",", "unsigned_type_node", ",", "mxcsr_orig_var", ",", "build_int_cst", "(", "unsigned_type_node", ",", "<NUM_LIT>", ")", ")", ";", "hold_mod_val", "=", "build2", "(", "BIT_AND_EXPR", ",", "unsigned_type_node", ",", "hold_mod_val", ",", "build_int_cst", "(", "unsigned_type_node", ",", "<NUM_LIT>", ")", ")", ";", "tree", "hold_assign_mod", "=", "build2", "(", "MODIFY_EXPR", ",", "unsigned_type_node", ",", "mxcsr_mod_var", ",", "hold_mod_val", ")", ";", "tree", "ldmxcsr_hold_call", "=", "build_call_expr", "(", "ldmxcsr", ",", "<NUM_LIT>", ",", "mxcsr_mod_var", ")", ";", "tree", "hold_all", "=", "build2", "(", "COMPOUND_EXPR", ",", "unsigned_type_node", ",", "hold_assign_orig", ",", "hold_assign_mod", ")", ";", "hold_all", "=", "build2", "(", "COMPOUND_EXPR", ",", "void_type_node", ",", "hold_all", ",", "ldmxcsr_hold_call", ")", ";", "if", "(", "*", "hold", ")", "*", "hold", "=", "build2", "(", "COMPOUND_EXPR", ",", "void_type_node", ",", "*", "hold", ",", "hold_all", ")", ";", "else", "*", "hold", "=", "hold_all", ";", "tree", "ldmxcsr_clear_call", "=", "build_call_expr", "(", "ldmxcsr", ",", "<NUM_LIT>", ",", "mxcsr_mod_var", ")", ";", "if", "(", "*", "clear", ")", "*", "clear", "=", "build2", "(", "COMPOUND_EXPR", ",", "void_type_node", ",", "*", "clear", ",", "ldmxcsr_clear_call", ")", ";"], "ground_truth": ["else", "*", "clear", "=", "ldmxcsr_clear_call", ";"], "File": "i3868", "Func": "ix86_atomic_assign_expand_fenv", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18081, "Length": 202, "Cover_Rate": 0.3023952095808383, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstrInfo", "::", "<ISA_LIT>InstrInfo", "(", "const", "<ISA_LIT>Subtarget", "&", "STI", ",", "unsigned", "UncondBr", ")", ":", "<ISA_LIT>GenInstrInfo", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "Subtarget", "(", "STI", ")", ",", "UncondBrOpc", "(", "UncondBr", ")", "{"], "ground_truth": ["}"], "File": "MipsInstrInfo (2)", "Func": "MipsInstrInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18082, "Length": 31, "Cover_Rate": 0.8857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SrcReg", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addImm", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", "|", "getKillRegState", "(", "KillSrc", ")", ")", ";", "return", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", "{", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "Opc", "=", "<STR_LIT>", ",", "DestReg", "=", "<NUM_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "Opc", "=", "<STR_LIT>", ",", "DestReg", "=", "<NUM_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "addImm", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "return", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "MipsSEInstrInfo23", "Func": "copyPhysReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18083, "Length": 298, "Cover_Rate": 0.3433179723502304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "return", "expandLoadImm", "(", "Inst", ",", "IDLoc", ",", "Instructions", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "MipsAsmParser18", "Func": "expandInstruction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18084, "Length": 25, "Cover_Rate": 0.32894736842105265, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "DataDwordVT", "=", "NumDataDwords", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", "(", "<STR_LIT>", ",", "NumDataDwords", ")", ";", "MVT", "MaskPopVT", "=", "MaskPopDwords", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", "(", "<STR_LIT>", ",", "MaskPopDwords", ")", ";", "SDValue", "Data", "(", "Result", ",", "<NUM_LIT>", ")", ";", "SDValue", "TexFail", ";", "if", "(", "DMaskPop", ">", "<NUM_LIT>", "&&", "Data", ".", "getValueType", "(", ")", "!=", "MaskPopVT", ")", "{", "SDValue", "ZeroIdx", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "if", "(", "MaskPopVT", ".", "isVector", "(", ")", ")", "{", "Data", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "MaskPopVT", ",", "SDValue", "(", "Result", ",", "<NUM_LIT>", ")", ",", "ZeroIdx", ")", ";", "}", "else", "{", "Data", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "MaskPopVT", ",", "SDValue", "(", "Result", ",", "<NUM_LIT>", ")", ",", "ZeroIdx", ")", ";", "}", "}", "if", "(", "DataDwordVT", ".", "isVector", "(", ")", ")", "Data", "=", "padEltsToUndef", "(", "DAG", ",", "DL", ",", "DataDwordVT", ",", "Data", ",", "NumDataDwords", "-", "MaskPopDwords", ")", ";", "if", "(", "IsD16", ")", "Data", "=", "adjustLoadValueTypeImpl", "(", "Data", ",", "ReqRetVT", ",", "DL", ",", "DAG", ",", "Unpacked", ")", ";", "EVT", "LegalReqRetVT", "=", "ReqRetVT", ";", "if", "(", "!", "ReqRetVT", ".", "isVector", "(", ")", ")", "{", "if", "(", "!", "Data", ".", "getValueType", "(", ")", ".", "isInteger", "(", ")", ")", "Data", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Data", ".", "getValueType", "(", ")", ".", "changeTypeToInteger", "(", ")", ",", "Data", ")", ";", "Data", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ReqRetVT", ".", "changeTypeToInteger", "(", ")", ",", "Data", ")", ";", "}", "else", "{", "if", "(", "(", "ReqRetVT", ".", "getVectorNumElements", "(", ")", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "ReqRetVT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "LegalReqRetVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "ReqRetVT", ".", "getVectorElementType", "(", ")", ",", "ReqRetVT", ".", "getVectorNumElements", "(", ")", "+", "<NUM_LIT>", ")", ";", "}", "}"], "ground_truth": ["Data", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "LegalReqRetVT", ",", "Data", ")", ";"], "File": "SIISelLowering10", "Func": "constructRetValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18085, "Length": 319, "Cover_Rate": 0.5778985507246377, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NumMDStrings", "=", "R", ".", "NumStrings", ";"], "ground_truth": ["MDs", ".", "insert", "(", "MDs", ".", "end", "(", ")", ",", "FunctionMDs", ".", "begin", "(", ")", "+", "R", ".", "First", ",", "FunctionMDs", ".", "begin", "(", ")", "+", "R", ".", "Last", ")", ";"], "File": "DXILValueEnumerator", "Func": "incorporateFunctionMetadata", "Target": "DirectX", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18086, "Length": 37, "Cover_Rate": 0.5068493150684932, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "LocMemOffset", ",", "dl", ")", ";"], "ground_truth": ["PtrOff", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ",", "StackPtr", ",", "PtrOff", ")", ";"], "File": "ARMISelLowering6", "Func": "LowerMemOpCallTo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18087, "Length": 36, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "s390_output_pool_entry", "(", "rtx", "exp", ",", "machine_mode", "mode", ",", "unsigned", "int", "align", ")", "{", "switch", "(", "GET_MODE_CLASS", "(", "mode", ")", ")", "{", "case", "MODE_FLOAT", ":", "case", "MODE_DECIMAL_FLOAT", ":", "gcc_assert", "(", "GET_CODE", "(", "exp", ")", "==", "CONST_DOUBLE", ")", ";", "assemble_real", "(", "*", "CONST_DOUBLE_REAL_VALUE", "(", "exp", ")", ",", "as_a", "<", "scalar_float_mode", ">", "(", "mode", ")", ",", "align", ")", ";", "break", ";", "case", "MODE_INT", ":", "assemble_integer", "(", "exp", ",", "GET_MODE_SIZE", "(", "mode", ")", ",", "align", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["mark_symbol_refs_as_used", "(", "exp", ")", ";"], "File": "s390", "Func": "s390_output_pool_entry", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 18088, "Length": 81, "Cover_Rate": 0.4764705882352941, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MoveReg", "=", "<STR_LIT>", ";", "}", "if", "(", "CR2Spilled", ")", "MBB", ".", "insert", "(", "MI", ",", "BuildMI", "(", "*", "MF", ",", "DL", ",", "TII", ".", "get", "(", "RestoreOp", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "MoveReg", ",", "getKillRegState", "(", "!", "CR3Spilled", "&&", "!", "CR4Spilled", ")", ")", ")", ";", "if", "(", "CR3Spilled", ")", "MBB", ".", "insert", "(", "MI", ",", "BuildMI", "(", "*", "MF", ",", "DL", ",", "TII", ".", "get", "(", "RestoreOp", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "MoveReg", ",", "getKillRegState", "(", "!", "CR4Spilled", ")", ")", ")", ";", "if", "(", "CR4Spilled", ")", "MBB", ".", "insert", "(", "MI", ",", "BuildMI", "(", "*", "MF", ",", "DL", ",", "TII", ".", "get", "(", "RestoreOp", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "MoveReg", ",", "getKillRegState", "(", "true", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "PPCFrameLowering (2)", "Func": "restoreCRs", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18089, "Length": 125, "Cover_Rate": 0.4699248120300752, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "unique_ptr", "<", "TargetLoweringObjectFile", ">", "createTLOF", "(", "const", "Triple", "&", "TT", ")", "{", "if", "(", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", "{", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "x86_64", ")", "return", "make_unique", "<", "<ISA_LIT>_64MachoTargetObjectFile", ">", "(", ")", ";", "return", "make_unique", "<", "TargetLoweringObjectFileMachO", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "X86TargetMachine10", "Func": "createTLOF", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18090, "Length": 53, "Cover_Rate": 0.3925925925925926, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MI", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int", "StackSize", "=", "int", "(", "MFI", ".", "getStackSize", "(", ")", ")", ";", "const", "TargetRegisterClass", "*", "ScratchRC", "=", "Is24Bit", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "TargetRegisterClass", "::", "iterator", "ScratchReg", "=", "ScratchRC", "->", "begin", "(", ")", ";", "for", "(", ";", "MI", "->", "readsRegister", "(", "TRI", "->", "getSubReg", "(", "*", "ScratchReg", ",", "<STR_LIT>", ")", ",", "TRI", ")", ";", "++", "ScratchReg", ")", "assert", "(", "ScratchReg", "!=", "ScratchRC", "->", "end", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "hasFP", "(", "MF", ")", "||", "*", "ScratchReg", "!=", "TRI", "->", "getFrameRegister", "(", "MF", ")", ")", "&&", "<STR_LIT>", ")", ";", "while", "(", "MI", "!=", "MBB", ".", "begin", "(", ")", ")", "if", "(", "!", "(", "--", "MI", ")", "->", "getFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ")", "{", "++", "MI", ";", "break", ";", "}", "while", "(", "MI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "PI", "=", "std", "::", "prev", "(", "MI", ")", ";", "unsigned", "Opc", "=", "PI", "->", "getOpcode", "(", ")", ";", "if", "(", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "&&", "PI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ")", "{", "StackSize", "+=", "SlotSize", ";", "}", "else", "if", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "{", "bool", "Is24Bit", "=", "Opc", "==", "<STR_LIT>", ";", "unsigned", "Reg", "=", "PI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "PI", "==", "MBB", ".", "begin", "(", ")", ")", "break", ";", "MachineBasicBlock", "::", "iterator", "AI", "=", "std", "::", "prev", "(", "PI", ")", ";", "Opc", "=", "AI", "->", "getOpcode", "(", ")", ";", "if", "(", "AI", "==", "MBB", ".", "begin", "(", ")", "||", "Opc", "!=", "(", "Is24Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", "||", "AI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "Reg", "||", "AI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "Reg", ")", "break", ";", "MachineBasicBlock", "::", "iterator", "LI", "=", "std", "::", "prev", "(", "AI", ")", ";", "Opc", "=", "LI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "!=", "(", "Is24Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", "||", "LI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "Reg", ")", "break", ";", "StackSize", "+=", "LI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "LI", "->", "removeFromParent", "(", ")", ";", "AI", "->", "removeFromParent", "(", ")", ";"], "ground_truth": ["}", "else", "break", ";"], "File": "Z80FrameLowering2", "Func": "emitEpilogue", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18091, "Length": 422, "Cover_Rate": 0.8022813688212928, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>MachineFunctionInfo", "(", "MachineFunction", "&", "MF", ")", "{"], "ground_truth": ["}"], "File": "OpenRISCMachineFunctionInfo", "Func": "OpenRISCMachineFunctionInfo", "Target": "OpenRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18092, "Length": 9, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PatchPointOpers", "Opers", "(", "&", "MI", ")", ";", "int64_t", "CallTarget", "=", "Opers", ".", "getCallTarget", "(", ")", ".", "getImm", "(", ")", ";", "unsigned", "EncodedBytes", "=", "<NUM_LIT>", ";", "if", "(", "CallTarget", ")", "{", "assert", "(", "(", "CallTarget", "&", "<NUM_LIT>", ")", "==", "CallTarget", "&&", "<STR_LIT>", ")", ";", "Register", "ScratchReg", "=", "MI", ".", "getOperand", "(", "Opers", ".", "getNextScratchIdx", "(", ")", ")", ".", "getReg", "(", ")", ";", "EncodedBytes", "=", "<NUM_LIT>", ";", "EmitToStreamer", "(", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "ScratchReg", ")", ".", "addImm", "(", "(", "CallTarget", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "EmitToStreamer", "(", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "ScratchReg", ")", ".", "addReg", "(", "ScratchReg", ")", ".", "addImm", "(", "(", "CallTarget", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "EmitToStreamer", "(", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "ScratchReg", ")", ".", "addReg", "(", "ScratchReg", ")", ".", "addImm", "(", "CallTarget", "&", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "EmitToStreamer", "(", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "ScratchReg", ")", ")", ";", "}", "unsigned", "NumBytes", "=", "Opers", ".", "getNumPatchBytes", "(", ")", ";"], "ground_truth": ["assert", "(", "NumBytes", ">=", "EncodedBytes", "&&", "<STR_LIT>", ")", ";"], "File": "AArch64AsmPrinter42", "Func": "LowerPATCHPOINT", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18093, "Length": 198, "Cover_Rate": 0.7071428571428572, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "static_cast", "<", "uint32_t", ">", "(", "OldOpnd", "->", "getImm", "(", ")", ")", "==", "std", "::", "numeric_limits", "<", "uint32_t", ">", "::", "max", "(", ")", ")", "return", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "static_cast", "<", "int32_t", ">", "(", "OldOpnd", "->", "getImm", "(", ")", ")", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "max", "(", ")", ")", "return", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["if", "(", "static_cast", "<", "int32_t", ">", "(", "OldOpnd", "->", "getImm", "(", ")", ")", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ")", "return", "true", ";"], "File": "GCNDPPCombine", "Func": "isIdentityValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18094, "Length": 112, "Cover_Rate": 0.3929824561403509, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVMTargetMachine", "(", "T", ",", "<STR_LIT>", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "Reloc", "::", "Static", ",", "CodeModel", "::", "Small", ",", "OL", ")", ",", "TLOF", "(", "std", "::", "make_unique", "<", "<ISA_LIT>TargetObjectFile", ">", "(", ")", ")", ",", "subtarget", "(", "TT", ",", "std", "::", "string", "(", "CPU", ")", ",", "std", "::", "string", "(", "FS", ")", ",", "*", "this", ")", "{"], "ground_truth": ["initAsmInfo", "(", ")", ";"], "File": "P2TargetMachine", "Func": "P2TargetMachine", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18095, "Length": 63, "Cover_Rate": 0.5526315789473685, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "MBBI", "!=", "E", ")", "{", "MachineBasicBlock", "::", "iterator", "NMBBI", "=", "std", "::", "next", "(", "MBBI", ")", ";", "Modified", "|=", "ExpandMI", "(", "MBB", ",", "MBBI", ")", ";", "MBBI", "=", "NMBBI", ";", "}", "return", "Modified", ";"], "ground_truth": ["}"], "File": "ARMExpandPseudoInsts (2)", "Func": "ExpandMBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18096, "Length": 37, "Cover_Rate": 0.5211267605633803, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "{", "if", "(", "MO", ".", "readsReg", "(", ")", "||", "MI", "->", "readsVirtualRegister", "(", "Reg", ")", ")", "return", "<NUM_LIT>", ";", "}", "else", "{", "if", "(", "MI", "->", "readsRegister", "(", "Reg", ",", "TRI", ")", ")", "return", "<NUM_LIT>", ";", "}", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "X86InstrInfo (2)", "Func": "getPartialRegUpdateClearance", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18097, "Length": 50, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ExpandISEL", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{", "initialize<ISA_LIT>ExpandISELPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "PPCExpandISEL", "Func": "PPCExpandISEL", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18098, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetAsmStreamer", "::", "emitDirectiveModuleOddSPReg", "(", ")", "{", "<ISA_LIT>TargetStreamer", "::", "emitDirectiveModuleOddSPReg", "(", ")", ";"], "ground_truth": ["OS", "<<", "<STR_LIT>", "<<", "(", "ABIFlagsSection", ".", "OddSPReg", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", "<<", "<STR_LIT>", ";"], "File": "MipsTargetStreamer (2)1", "Func": "emitDirectiveModuleOddSPReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18099, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Base", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Reg", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Reg", ")", ";", "Base", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Base", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Base", ")", ")", ";"], "File": "MipsDisassembler", "Func": "DecodeMemMMImm16", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18100, "Length": 70, "Cover_Rate": 0.56, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "FrameIdx", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FrameIdx", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FrameIdx", ")", ")", ";"], "ground_truth": ["if", "(", "RC", "==", "&", "<STR_LIT>", "||", "RC", "==", "&", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "File": "Dcpu16InstrInfo", "Func": "loadRegFromStackSlot", "Target": "Dcpu16", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18101, "Length": 77, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "It", "++", ";", "for", "(", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "if", "(", "It", "->", "modifiesRegister", "(", "Reg", ",", "&", "getRegisterInfo", "(", ")", ")", "&&", "(", "&", "*", "It", ")", "!=", "&", "DefMI", ")", "return", "false", ";", "else", "if", "(", "It", "->", "killsRegister", "(", "Reg", ",", "&", "getRegisterInfo", "(", ")", ")", "&&", "(", "&", "*", "It", ")", "!=", "&", "DefMI", ")", "IsFwdFeederRegKilled", "=", "true", ";", "if", "(", "(", "&", "*", "It", ")", "==", "&", "DefMI", ")", "break", ";", "}", "assert", "(", "(", "&", "*", "It", ")", "==", "&", "DefMI", "&&", "<STR_LIT>", ")", ";", "if", "(", "DefMI", ".", "modifiesRegister", "(", "Reg", ",", "&", "getRegisterInfo", "(", ")", ")", ")", "return", "KillDefMI", ";"], "ground_truth": ["return", "true", ";"], "File": "PPCInstrInfo", "Func": "isRegElgibleForForwarding", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18102, "Length": 116, "Cover_Rate": 0.5603864734299517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "PrevI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "while", "(", "PrevI", "->", "isDebugValue", "(", ")", "&&", "PrevI", "!=", "MBB", ".", "begin", "(", ")", ")", "--", "PrevI", ";", "MachineInstr", "*", "PrevMI", "=", "PrevI", ";", "unsigned", "Opcode", "=", "PrevMI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "{", "MachineOperand", "&", "MO", "=", "PrevMI", "->", "getOperand", "(", "PrevMI", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "if", "(", "MO", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "unsigned", "NewOpc", "=", "(", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "assert", "(", "(", "(", "isThumb2", "&&", "Opcode", "==", "<STR_LIT>", ")", "||", "Opcode", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "PrevMI", "->", "setDesc", "(", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "MO", ".", "setReg", "(", "<STR_LIT>", ")", ";", "PrevMI", "->", "copyImplicitOps", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "*", "MBBI", ")", ";", "MBB", ".", "erase", "(", "MBBI", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer60", "Func": "MergeReturnIntoLDM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18103, "Length": 215, "Cover_Rate": 0.7439446366782007, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "number_of_regs_before_varargs", "=", "*", "args_so_far", "+", "mcore_num_arg_regs", "(", "mode", ",", "type", ")", ";", "number_of_regs_before_varargs", "=", "*", "args_so_far", ";", "if", "(", "number_of_regs_before_varargs", ">", "NPARM_REGS", ")", "number_of_regs_before_varargs", "=", "NPARM_REGS", ";"], "ground_truth": ["}"], "File": "mcore4", "Func": "mcore_setup_incoming_varargs", "Target": "mcore", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 18104, "Length": 28, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>DAGToDAGISel", "(", "TM", ",", "OptLevel", ")", ";"], "ground_truth": ["}"], "File": "XCoreISelDAGToDAG (2)1", "Func": "createXCoreISelDag", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18105, "Length": 10, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "E_V4SFmode", ":", "return", "(", "gen_aarch64_frecpsv4sf", ")", ";", "case", "E_DFmode", ":", "return", "(", "gen_aarch64_frecpsdf", ")", ";", "case", "E_V2DFmode", ":", "return", "(", "gen_aarch64_frecpsv2df", ")", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "aarch645", "Func": "get_recps_type", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18106, "Length": 32, "Cover_Rate": 0.5245901639344263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "Op", ".", "getDebugLoc", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Chain", ",", "Jump", ",", "Cond", ")", ";"], "ground_truth": ["return", "Result", ";"], "File": "AMDILISelLowering", "Func": "LowerBRCOND", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18107, "Length": 30, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "{", "Ops", ".", "first", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ",", "Ops", ".", "second", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", "}", ";"], "ground_truth": ["}"], "File": "HexagonISelLowering (2)3", "Func": "ty", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18108, "Length": 28, "Cover_Rate": 0.7368421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PM", ".", "add", "(", "createCFGSimplificationPass", "(", "SimplifyCFGOptions", "(", ")", ".", "hoistCommonInsts", "(", "true", ")", ")", ")", ";", "}", ")", ";", "Builder", ".", "addExtension", "(", "PassManagerBuilder", "::", "EP_ModuleOptimizerEarly", ",", "[", "&", "]", "(", "const", "PassManagerBuilder", "&", ",", "legacy", "::", "PassManagerBase", "&", "PM", ")", "{", "PM", ".", "add", "(", "create<ISA_LIT>AdjustOpt", "(", ")", ")", ";"], "ground_truth": ["}", ")", ";"], "File": "BPFTargetMachine", "Func": "adjustPassManager", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18109, "Length": 55, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "(", "*", "(", "__v16qi_u", "*", ")", "__P", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin1", "Func": "_mm_loadu_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18110, "Length": 14, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MRI", "->", "isSSA", "(", ")", ")", "{", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "<", "e", ";", "i", "++", ")", "{", "if", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "continue", ";", "unsigned", "TrueReg", "=", "TRI", "->", "lookThruCopyLike", "(", "Reg", ",", "MRI", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "TrueReg", ")", ")", "{", "DefMI", "=", "MRI", "->", "getVRegDef", "(", "TrueReg", ")", ";", "if", "(", "DefMI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "DefMI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "OpNoForForwarding", "=", "i", ";", "break", ";", "}", "}", "}", "}", "else", "{", "ImmInstrInfo", "III", ";", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "bool", "ConvertibleImmForm", "=", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ";", "if", "(", "!", "instrHasImmForm", "(", "MI", ",", "III", ",", "true", ")", "&&", "!", "ConvertibleImmForm", ")", "return", "nullptr", ";", "if", "(", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "return", "nullptr", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "<", "e", ";", "i", "++", ")", "{", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "SeenIntermediateUse", "=", "false", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isUse", "(", ")", "&&", "!", "MO", ".", "isImplicit", "(", ")", ")", "{", "MachineBasicBlock", "::", "reverse_iterator", "E", "=", "MI", ".", "getParent", "(", ")", "->", "rend", "(", ")", ",", "It", "=", "MI", ";", "It", "++", ";", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "Reg", "=", "Reg", "-", "<STR_LIT>", "+", "<STR_LIT>", ";"], "ground_truth": ["for", "(", ";", "It", "!=", "E", ";", "++", "It", ")", "{"], "File": "PPCInstrInfo (2)2", "Func": "getForwardingDefMI", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18111, "Length": 402, "Cover_Rate": 0.6568627450980392, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "insn", "->", "reader", "=", "reader", ";", "insn", "->", "readerArg", "=", "readerArg", ";", "insn", "->", "dlog", "=", "logger", ";", "insn", "->", "dlogArg", "=", "loggerArg", ";", "insn", "->", "startLocation", "=", "startLoc", ";", "insn", "->", "readerCursor", "=", "startLoc", ";", "insn", "->", "mode", "=", "mode", ";", "insn", "->", "numImmediatesConsumed", "=", "<NUM_LIT>", ";", "if", "(", "readPrefixes", "(", "insn", ")", "||", "readOpcode", "(", "insn", ")", "||", "getID", "(", "insn", ")", "||", "insn", "->", "instructionID", "==", "<NUM_LIT>", "||", "readOperands", "(", "insn", ")", ")", "return", "-", "<NUM_LIT>", ";"], "ground_truth": ["insn", "->", "length", "=", "insn", "->", "readerCursor", "-", "insn", "->", "startLocation", ";"], "File": "X86DisassemblerDecoder", "Func": "decodeInstruction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18112, "Length": 92, "Cover_Rate": 0.5411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetPassConfig", "*", "<ISA_LIT>TargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "<ISA_LIT>PassConfig", "(", "*", "this", ",", "PM", ")", ";"], "ground_truth": ["}"], "File": "M68kTargetMachine", "Func": "createPassConfig", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18113, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", ".", "getUse", "(", ")", ".", "get", "(", ")", "!=", "Value", ")", "continue", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "Opcode", ")", "return", "*", "I", ";", "}", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "SIISelLowering104", "Func": "findUser", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18114, "Length": 35, "Cover_Rate": 0.4069767441860465, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "VecWidth", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "uint64_t", "Index", "=", "N", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "MVT", "VecVT", "=", "N", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ";", "uint64_t", "InsertIdx", "=", "(", "Index", "*", "VecVT", ".", "getScalarSizeInBits", "(", ")", ")", "/", "VecWidth", ";", "assert", "(", "(", "InsertIdx", "==", "<NUM_LIT>", "||", "InsertIdx", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "getI8Imm", "(", "InsertIdx", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "DL", ")", ";"], "File": "X86ISelDAGToDAG34", "Func": "getPermuteVINSERTCommutedImmediate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18115, "Length": 71, "Cover_Rate": 0.8068181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetPassConfig", "*", "Tile64TargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "Tile64PassConfig", "(", "this", ",", "PM", ")", ";"], "ground_truth": ["}"], "File": "Tile64TargetMachine", "Func": "createPassConfig", "Target": "Tile64", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 18116, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "RegSaveFrameIndex", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "int64_t", "VarArgsFPOffset", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "!", "Subtarget", ".", "isCallingConvWin64", "(", "F", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ")", "{", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "CountReg", ")", ".", "addReg", "(", "CountReg", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "EndMBB", ")", ";", "MBB", "->", "addSuccessor", "(", "EndMBB", ")", ";", "}", "assert", "(", "(", "MI", ".", "getNumOperands", "(", ")", "<=", "<NUM_LIT>", "||", "!", "MI", ".", "getOperand", "(", "MI", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "||", "MI", ".", "getOperand", "(", "MI", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "MOVOpc", "=", "Subtarget", ".", "hasAVX", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "int64_t", "Offset", "=", "(", "i", "-", "<NUM_LIT>", ")", "*", "<NUM_LIT>", "+", "VarArgsFPOffset", ";"], "ground_truth": ["MachineMemOperand", "*", "MMO", "=", "F", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "F", ",", "RegSaveFrameIndex", ",", "Offset", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering (2)8", "Func": "EmitVAStartSaveXMMRegsWithCustomInserter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18117, "Length": 230, "Cover_Rate": 0.47520661157024796, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "II", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "II", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isUndef", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", "||", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "continue", ";", "if", "(", "MO", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "{", "UseMI", "=", "II", ";"], "ground_truth": ["done", "=", "true", ";"], "File": "Thumb1RegisterInfo3", "Func": "saveScavengerRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18118, "Length": 89, "Cover_Rate": 0.3803418803418803, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PassConfig", "::", "addPreEmitPass", "(", ")", "{"], "ground_truth": ["return", "false", ";"], "File": "LEGTargetMachine2", "Func": "addPreEmitPass", "Target": "LEG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18119, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "consumer", ".", "the_registerFile", "!=", "e_rf_i", ")", "return", "false", ";", "bool", "producerPartOfE1Bypass", "=", "(", "(", "producer", ".", "the_slotID", "==", "e_issue_slot_spu", ")", "&&", "(", "producer", ".", "the_opCode", "==", "<NUM_LIT>", ")", ")", "||", "(", "(", "producer", ".", "the_slotID", "==", "e_issue_slot_spu", ")", "&&", "(", "producer", ".", "the_opCode", "==", "<NUM_LIT>", ")", ")", "||", "(", "(", "producer", ".", "the_slotID", "==", "e_issue_slot_spu", ")", "&&", "(", "producer", ".", "the_opCode", "==", "<NUM_LIT>", ")", ")", "||", "(", "(", "producer", ".", "the_slotID", "==", "e_issue_slot_spu", ")", "&&", "(", "producer", ".", "the_opCode", "==", "<NUM_LIT>", ")", ")", "||", "(", "(", "producer", ".", "the_slotID", "==", "e_issue_slot_load", ")", "&&", "(", "producer", ".", "the_opCode", "==", "<NUM_LIT>", ")", ")", "||", "(", "(", "producer", ".", "the_slotID", "==", "e_issue_slot_load", ")", "&&", "(", "producer", ".", "the_opCode", "==", "<NUM_LIT>", ")", ")", "||", "(", "(", "producer", ".", "the_slotID", "==", "e_issue_slot_store", ")", "&&", "(", "producer", ".", "the_opCode", "==", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["bool", "consumerPartOfE1Bypass", "=", "(", "(", "consumer", ".", "the_slotID", "==", "e_issue_slot_load", ")", ")", "||", "(", "(", "consumer", ".", "the_slotID", "==", "e_issue_slot_store", ")", ")", "||", "(", "(", "consumer", ".", "the_slotID", "==", "e_issue_slot_spu", ")", "&&", "(", "consumer", ".", "the_opCode", "==", "<NUM_LIT>", ")", ")", "||", "(", "(", "consumer", ".", "the_slotID", "==", "e_issue_slot_spu", ")", "&&", "(", "consumer", ".", "the_opCode", "==", "<NUM_LIT>", ")", ")", "||", "(", "(", "consumer", ".", "the_slotID", "==", "e_issue_slot_spu", ")", "&&", "(", "consumer", ".", "the_opCode", "==", "<NUM_LIT>", ")", ")", "||", "(", "(", "consumer", ".", "the_slotID", "==", "e_issue_slot_spu", ")", "&&", "(", "consumer", ".", "the_opCode", "==", "<NUM_LIT>", ")", ")", "||", "(", "(", "consumer", ".", "the_slotID", "==", "e_issue_slot_spu", ")", "&&", "(", "consumer", ".", "the_opCode", "==", "<NUM_LIT>", ")", ")", ";"], "File": "latenciesGen1", "Func": "dali_overrideMulIRFToD2", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18120, "Length": 253, "Cover_Rate": 0.9233576642335767, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "FK_Data_1", ":", "return", "<NUM_LIT>", ";", "case", "FK_PCRel_2", ":", "case", "FK_Data_2", ":", "return", "<NUM_LIT>", ";", "case", "FK_PCRel_4", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "X86MachObjectWriter24", "Func": "getFixupKindLog2Size", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18121, "Length": 30, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "k_PostIndexRegister", ":", "OS", "<<", "<STR_LIT>", "<<", "(", "PostIdxReg", ".", "isAdd", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", "<<", "PostIdxReg", ".", "RegNum", ";", "if", "(", "PostIdxReg", ".", "ShiftTy", "!=", "<STR_LIT>", ")", "OS", "<<", "<STR_LIT>", "(", "PostIdxReg", ".", "ShiftTy", ")", "<<", "<STR_LIT>", "<<", "PostIdxReg", ".", "ShiftImm", ";", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "k_ProcIFlags", ":", "{", "OS", "<<", "<STR_LIT>", ";", "unsigned", "IFlags", "=", "getProcIFlags", "(", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "--", "i", ")", "if", "(", "IFlags", "&", "(", "<NUM_LIT>", "<<", "i", ")", ")", "OS", "<<", "<STR_LIT>", "(", "<NUM_LIT>", "<<", "i", ")", ";", "OS", "<<", "<STR_LIT>", ";", "break", ";", "}", "case", "k_Register", ":", "OS", "<<", "<STR_LIT>", "<<", "getReg", "(", ")", "<<", "<STR_LIT>", ";", "break", ";", "case", "k_ShifterImmediate", ":", "OS", "<<", "<STR_LIT>", "<<", "(", "ShifterImm", ".", "isASR", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", "<<", "<STR_LIT>", "<<", "ShifterImm", ".", "Imm", "<<", "<STR_LIT>", ";", "break", ";", "case", "k_ShiftedRegister", ":", "OS", "<<", "<STR_LIT>", "<<", "RegShiftedReg", ".", "SrcReg", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "(", "RegShiftedReg", ".", "ShiftTy", ")", "<<", "<STR_LIT>", "<<", "RegShiftedReg", ".", "ShiftReg", "<<", "<STR_LIT>", ";", "break", ";", "case", "k_ShiftedImmediate", ":", "OS", "<<", "<STR_LIT>", "<<", "RegShiftedImm", ".", "SrcReg", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "(", "RegShiftedImm", ".", "ShiftTy", ")", "<<", "<STR_LIT>", "<<", "RegShiftedImm", ".", "ShiftImm", "<<", "<STR_LIT>", ";", "break", ";", "case", "k_RotateImmediate", ":", "OS", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "(", "RotImm", ".", "Imm", "*", "<NUM_LIT>", ")", "<<", "<STR_LIT>", ";", "break", ";", "case", "k_ModifiedImmediate", ":", "OS", "<<", "<STR_LIT>", "<<", "ModImm", ".", "Bits", "<<", "<STR_LIT>", "<<", "ModImm", ".", "Rot", "<<", "<STR_LIT>", ";", "break", ";", "case", "k_BitfieldDescriptor", ":", "OS", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "Bitfield", ".", "LSB", "<<", "<STR_LIT>", "<<", "Bitfield", ".", "Width", "<<", "<STR_LIT>", ";", "break", ";", "case", "k_RegisterList", ":", "case", "k_DPRRegisterList", ":", "case", "k_SPRRegisterList", ":", "{", "OS", "<<", "<STR_LIT>", ";", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "RegList", "=", "getRegList", "(", ")", ";", "for", "(", "SmallVectorImpl", "<", "unsigned", ">", "::", "const_iterator", "I", "=", "RegList", ".", "begin", "(", ")", ",", "E", "=", "RegList", ".", "end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "OS", "<<", "*", "I", ";", "if", "(", "++", "I", "<", "E", ")", "OS", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "ARMAsmParser101", "Func": "print", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18122, "Length": 347, "Cover_Rate": 0.47275204359673023, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmInfo", "*", "MAI", ";", "if", "(", "TheTriple", ".", "isOSBinFormatMachO", "(", ")", ")", "{", "if", "(", "is64Bit", ")", "MAI", "=", "new", "<ISA_LIT>_64MCAsmInfoDarwin", "(", "TheTriple", ")", ";", "else", "MAI", "=", "new", "<ISA_LIT>MCAsmInfoDarwin", "(", "TheTriple", ")", ";", "}", "else", "if", "(", "TheTriple", ".", "isOSBinFormatELF", "(", ")", ")", "{", "MAI", "=", "new", "<ISA_LIT>ELFMCAsmInfo", "(", "TheTriple", ")", ";", "}", "else", "if", "(", "TheTriple", ".", "isWindowsMSVCEnvironment", "(", ")", "||", "TheTriple", ".", "isWindowsCoreCLREnvironment", "(", ")", ")", "{", "if", "(", "Options", ".", "getAssemblyLanguage", "(", ")", ".", "equals_lower", "(", "<STR_LIT>", ")", ")", "MAI", "=", "new", "<ISA_LIT>MCAsmInfoMicrosoftMASM", "(", "TheTriple", ")", ";", "else", "MAI", "=", "new", "<ISA_LIT>MCAsmInfoMicrosoft", "(", "TheTriple", ")", ";", "}", "else", "if", "(", "TheTriple", ".", "isOSCygMing", "(", ")", "||", "TheTriple", ".", "isWindowsItaniumEnvironment", "(", ")", ")", "{", "MAI", "=", "new", "<ISA_LIT>MCAsmInfoGNUCOFF", "(", "TheTriple", ")", ";", "}", "else", "{", "MAI", "=", "new", "<ISA_LIT>ELFMCAsmInfo", "(", "TheTriple", ")", ";", "}", "int", "stackGrowth", "=", "is64Bit", "?", "-", "<NUM_LIT>", ":", "-", "<NUM_LIT>", ";"], "ground_truth": ["unsigned", "StackPtr", "=", "is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "X86MCTargetDesc29", "Func": "createX86MCAsmInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18123, "Length": 157, "Cover_Rate": 0.5836431226765799, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCInst", "TmpInst0", ";", "MCInstLowering", ".", "Lower", "(", "&", "*", "I", ",", "TmpInst0", ")", ";", "OutStreamer", "->", "EmitInstruction", "(", "TmpInst0", ",", "getSubtargetInfo", "(", ")", ")", ";", "}", "while", "(", "(", "++", "I", "!=", "E", ")", "&&", "I", "->", "isInsideBundle", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "Cpu0AsmPrinter3", "Func": "EmitInstruction", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18124, "Length": 43, "Cover_Rate": 0.30714285714285716, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>TargetLowering", "*", "getTLI", "(", ")", "const", "{", "return", "TLI", ";"], "ground_truth": ["}"], "File": "SPIRVTargetTransformInfo", "Func": "getTLI", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18125, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";", "}", "unsigned", "CPI", "=", "CPEMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "std", "::", "vector", "<", "CPEntry", ">", "&", "CPEs", "=", "CPEntries", "[", "CPI", "]", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CPEs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "CPEs", "[", "i", "]", ".", "CPEMI", "==", "CPEMI", ")", "continue", ";", "if", "(", "CPEs", "[", "i", "]", ".", "CPEMI", "==", "NULL", ")", "continue", ";", "if", "(", "isCPEntryInRange", "(", "UserMI", ",", "UserOffset", ",", "CPEs", "[", "i", "]", ".", "CPEMI", ",", "U", ".", "getMaxDisp", "(", ")", ",", "U", ".", "NegOk", ")", ")", "{"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "CPI", "<<", "<STR_LIT>", "<<", "CPEs", "[", "i", "]", ".", "CPI", "<<", "<STR_LIT>", ")", ";"], "File": "ARMConstantIslandPass10", "Func": "findInRangeCPEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18126, "Length": 139, "Cover_Rate": 0.48771929824561405, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128d", ")", "__builtin_ia32_divsd_round", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__B", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm_div_round_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18127, "Length": 20, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_cvtepi16_epi64", "(", "__m256i", "__W", ",", "__mmask8", "__U", ",", "__m128i", "__A", ")", "{"], "ground_truth": ["return", "(", "__m256i", ")", "__builtin_ia32_pmovsxwq256_mask", "(", "(", "__v8hi", ")", "__A", ",", "(", "__v4di", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_mask_cvtepi16_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18128, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "SH_EXTRACT", ":", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "break", ";", "case", "SH_INSERT", ":", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "break", ";", "case", "SH_NOSWAP_LD", ":", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "break", ";", "case", "SH_NOSWAP_ST", ":", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "break", ";", "case", "SH_SPLAT", ":", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "break", ";", "case", "SH_XXPERMDI", ":", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "break", ";", "case", "SH_COPYWIDEN", ":", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "break", ";", "}", "}", "if", "(", "SwapVector", "[", "EntryIdx", "]", ".", "WebRejected", ")", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "if", "(", "SwapVector", "[", "EntryIdx", "]", ".", "WillRemove", ")", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "File": "PPCVSXSwapRemoval22", "Func": "dumpSwapVector", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18129, "Length": 147, "Cover_Rate": 0.33715596330275227, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FrameIndex", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOStore", ",", "Size", ",", "Align", ")", ";", "unsigned", "SpillSize", "=", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "MFI", "->", "setHasSpilledSGPRs", "(", ")", ";", "const", "MCInstrDesc", "&", "OpDesc", "=", "get", "(", "getSGPRSpillSaveOpcode", "(", "SpillSize", ")", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", "&&", "SpillSize", "==", "<NUM_LIT>", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "SrcReg", ",", "&", "<STR_LIT>", ")", ";", "}", "MachineInstrBuilder", "Spill", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "MFI", "->", "getFrameOffsetReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";", "if", "(", "ST", ".", "hasScalarStores", "(", ")", ")", "{", "Spill", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "ImplicitDefine", "|", "RegState", "::", "Dead", ")", ";", "}", "return", ";"], "ground_truth": ["}"], "File": "SIInstrInfo125", "Func": "storeRegToStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18130, "Length": 195, "Cover_Rate": 0.4401805869074492, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "getReg", "(", ")", "==", "AMDGPU", "::", "SCC", ")", "Inst", "->", "RemoveOperand", "(", "i", ")", ";", "}", "if", "(", "NewDesc", ".", "ImplicitUses", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "NewDesc", ".", "ImplicitUses", "[", "i", "]", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "NewDesc", ".", "ImplicitUses", "[", "i", "]", ";", "Inst", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "Reg", ",", "false", ",", "true", ")", ")", ";", "}", "}", "if", "(", "NewDesc", ".", "ImplicitDefs", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "NewDesc", ".", "ImplicitDefs", "[", "i", "]", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "NewDesc", ".", "ImplicitDefs", "[", "i", "]", ";", "Inst", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "Reg", ",", "true", ",", "true", ")", ")", ";", "}", "}"], "ground_truth": ["legalizeOperands", "(", "Inst", ")", ";"], "File": "SIInstrInfo43", "Func": "moveToVALU", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18131, "Length": 137, "Cover_Rate": 0.309255079006772, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "REG_P", "(", "op0", ")", "||", "!", "INT_REG_OK_FOR_BASE_P", "(", "op0", ",", "strict", ")", ")", "return", "false", ";", "op1", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "CONST_INT_P", "(", "op1", ")", ")", "return", "false", ";", "return", "quad_address_offset_p", "(", "INTVAL", "(", "op1", ")", ")", ";"], "ground_truth": ["}"], "File": "rs60008", "Func": "quad_address_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18132, "Length": 49, "Cover_Rate": 0.3828125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "const", "RegisterBank", "&", "RB", "=", "*", "RegClassOrBank", ".", "get", "<", "const", "RegisterBank", "*", ">", "(", ")", ";", "DefRC", "=", "TRI", ".", "getRegClassForTypeOnBank", "(", "DefTy", ",", "RB", ",", "*", "MRI", ")", ";", "if", "(", "!", "DefRC", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "}", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "TargetOpcode", "::", "PHI", ")", ")", ";", "return", "RBI", ".", "constrainGenericRegister", "(", "DefReg", ",", "*", "DefRC", ",", "*", "MRI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector23", "Func": "selectPHI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18133, "Length": 81, "Cover_Rate": 0.46551724137931033, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCInstLower", "::", "<ISA_LIT>MCInstLower", "(", "class", "AsmPrinter", "&", "asmprinter", ")", ":", "Printer", "(", "asmprinter", ")", "{"], "ground_truth": ["}"], "File": "XtensaMCInstLower1", "Func": "XtensaMCInstLower", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18134, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "SCIdx", "=", "TII", "->", "get", "(", "<STR_LIT>", ")", ".", "getSchedClass", "(", ")", ";", "const", "MCSchedClassDesc", "*", "SCDesc", "=", "SchedModel", ".", "getMCSchedModel", "(", ")", "->", "getSchedClassDesc", "(", "SCIdx", ")", ";", "if", "(", "SCDesc", "->", "isValid", "(", ")", "&&", "!", "SCDesc", "->", "isVariant", "(", ")", ")", "{", "unsigned", "ResLenWithSTP", "=", "BBTrace", ".", "getResourceLength", "(", "None", ",", "SCDesc", ")", ";", "if", "(", "ResLenWithSTP", ">", "ResLength", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "BB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "ResLength", "<<", "<STR_LIT>", "<<", "ResLenWithSTP", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "AArch64StorePairSuppress12", "Func": "shouldAddSTPToBlock", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18135, "Length": 99, "Cover_Rate": 0.6644295302013423, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsDecreasing", "=", "(", "(", "Opc", "==", "Instruction", "::", "Sub", ")", "&&", "!", "NegImm", ")", "||", "(", "(", "Opc", "==", "Instruction", "::", "Add", ")", "&&", "NegImm", ")", ";", "if", "(", "!", "IsDecreasing", ")", "return", "false", ";", "auto", "*", "CI", "=", "cast", "<", "ICmpInst", ">", "(", "*", "I", "->", "user_begin", "(", ")", ")", ";", "if", "(", "CI", "->", "isSigned", "(", ")", "||", "CI", "->", "isEquality", "(", ")", ")", "return", "false", ";", "ConstantInt", "*", "ICmpConst", "=", "nullptr", ";", "if", "(", "auto", "*", "Const", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "ICmpConst", "=", "Const", ";", "else", "if", "(", "auto", "*", "Const", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "ICmpConst", "=", "Const", ";", "else", "return", "false", ";", "APInt", "Total", "=", "ICmpConst", "->", "getValue", "(", ")", ".", "getBitWidth", "(", ")", "<", "<NUM_LIT>", "?", "ICmpConst", "->", "getValue", "(", ")", ".", "zext", "(", "<NUM_LIT>", ")", ":", "ICmpConst", "->", "getValue", "(", ")", ";", "Total", "+=", "OverflowConst", "->", "getValue", "(", ")", ".", "getBitWidth", "(", ")", "<", "<NUM_LIT>", "?", "OverflowConst", "->", "getValue", "(", ")", ".", "abs", "(", ")", ".", "zext", "(", "<NUM_LIT>", ")", ":", "OverflowConst", "->", "getValue", "(", ")", ".", "abs", "(", ")", ";", "APInt", "Max", "=", "APInt", "::", "getAllOnesValue", "(", "<ISA_LIT>CodeGenPrepare", "::", "TypeSize", ")", ";", "if", "(", "Total", ".", "getBitWidth", "(", ")", ">", "Max", ".", "getBitWidth", "(", ")", ")", "{", "if", "(", "Total", ".", "ugt", "(", "Max", ".", "zext", "(", "Total", ".", "getBitWidth", "(", ")", ")", ")", ")", "return", "false", ";", "}", "else", "if", "(", "Max", ".", "getBitWidth", "(", ")", ">", "Total", ".", "getBitWidth", "(", ")", ")", "{"], "ground_truth": ["if", "(", "Total", ".", "zext", "(", "Max", ".", "getBitWidth", "(", ")", ")", ".", "ugt", "(", "Max", ")", ")", "return", "false", ";"], "File": "ARMCodeGenPrepare12", "Func": "isSafeOverflow", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18136, "Length": 284, "Cover_Rate": 0.6498855835240275, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vmvnq_sv4si", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vmvnq_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18137, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcmlaq_rot90_f32", "(", "float32x4_t", "__r", ",", "float32x4_t", "__a", ",", "float32x4_t", "__b", ")", "{", "return", "__builtin_neon_vcmla90v4sf", "(", "__r", ",", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vcmlaq_rot90_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18138, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AVAIL", "(", "hard_float", ",", "TARGET_HARD_FLOAT", ")", "{", "CODE_FOR_riscv_", "##", "INSN", ",", "<STR_LIT>", "NAME", ",", "\\", "BUILTIN_TYPE", ",", "FUNCTION_TYPE", ",", "riscv_builtin_avail_", "##", "AVAIL", "}", "RISCV_BUILTIN", "(", "INSN", ",", "#", "INSN", ",", "RISCV_BUILTIN_DIRECT", ",", "FUNCTION_TYPE", ",", "AVAIL", ")", "RISCV_BUILTIN", "(", "INSN", ",", "#", "INSN", ",", "RISCV_BUILTIN_DIRECT_NO_TARGET", ",", "\\", "FUNCTION_TYPE", ",", "AVAIL", ")", "RISCV_ATYPE_", "##", "A", "RISCV_ATYPE_", "##", "A", ",", "RISCV_ATYPE_", "##", "B", "static", "const", "struct", "riscv_builtin_description", "riscv_builtins", "[", "]", "=", "{", "DIRECT_BUILTIN", "(", "frflags", ",", "RISCV_USI_FTYPE", ",", "hard_float", ")", ",", "DIRECT_NO_TARGET_BUILTIN", "(", "fsflags", ",", "RISCV_VOID_FTYPE_USI", ",", "hard_float", ")", "}", ";", "static", "GTY", "(", "(", ")", ")", "tree", "riscv_builtin_decls", "[", "ARRAY_SIZE", "(", "riscv_builtins", ")", "]", ";", "static", "GTY", "(", "(", ")", ")", "int", "riscv_builtin_decl_index", "[", "NUM_INSN_CODES", "]", ";", "riscv_builtin_decls", "[", "riscv_builtin_decl_index", "[", "(", "CODE", ")", "]", "]", "static", "tree", "riscv_build_function_type", "(", "enum", "riscv_function_type", "type", ")", "{", "static", "tree", "types", "[", "(", "int", ")", "RISCV_MAX_FTYPE_MAX", "]", ";", "if", "(", "types", "[", "(", "int", ")", "type", "]", "==", "NULL_TREE", ")", "switch", "(", "type", ")", "{", "case", "RISCV_FTYPE_NAME", "##", "NUM", "ARGS", ":", "\\", "types", "[", "(", "int", ")", "type", "]", "\\", "=", "build_function_type_list", "(", "RISCV_FTYPE_ATYPES", "##", "NUM", "ARGS", ",", "\\", "NULL_TREE", ")", ";", "\\", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "return", "types", "[", "(", "int", ")", "type", "]", ";", "}", "void", "riscv_init_builtins", "(", "void", ")", "{", "for", "(", "size_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "riscv_builtins", ")", ";", "i", "++", ")", "{", "const", "struct", "riscv_builtin_description", "*", "d", "=", "&", "riscv_builtins", "[", "i", "]", ";", "if", "(", "d", "->", "avail", "(", ")", ")", "{", "tree", "type", "=", "riscv_build_function_type", "(", "d", "->", "prototype", ")", ";", "riscv_builtin_decls", "[", "i", "]", "=", "add_builtin_function", "(", "d", "->", "name", ",", "type", ",", "i", ",", "BUILT_IN_MD", ",", "NULL", ",", "NULL", ")", ";", "riscv_builtin_decl_index", "[", "d", "->", "icode", "]", "=", "i", ";", "}", "}", "}", "tree", "riscv_builtin_decl", "(", "unsigned", "int", "code", ",", "bool", "initialize_p", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "code", ">=", "ARRAY_SIZE", "(", "riscv_builtins", ")", ")", "return", "error_mark_node", ";", "return", "riscv_builtin_decls", "[", "code", "]", ";", "}", "static", "void", "riscv_prepare_builtin_arg", "(", "struct", "expand_operand", "*", "op", ",", "tree", "exp", ",", "unsigned", "argno", ")", "{", "tree", "arg", "=", "CALL_EXPR_ARG", "(", "exp", ",", "argno", ")", ";", "create_input_operand", "(", "op", ",", "expand_normal", "(", "arg", ")", ",", "TYPE_MODE", "(", "TREE_TYPE", "(", "arg", ")", ")", ")", ";", "}", "static", "rtx", "riscv_expand_builtin_insn", "(", "enum", "insn_code", "icode", ",", "unsigned", "int", "n_ops", ",", "struct", "expand_operand", "*", "ops", ",", "bool", "has_target_p", ")", "{", "if", "(", "!", "maybe_expand_insn", "(", "icode", ",", "n_ops", ",", "ops", ")", ")", "{", "error", "(", "<STR_LIT>", ")", ";", "return", "has_target_p", "?", "gen_reg_rtx", "(", "ops", "[", "<NUM_LIT>", "]", ".", "mode", ")", ":", "const0_rtx", ";", "}"], "ground_truth": ["return", "has_target_p", "?", "ops", "[", "<NUM_LIT>", "]", ".", "value", ":", "const0_rtx", ";"], "File": "riscv-builtins", "Func": "AVAIL", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18139, "Length": 439, "Cover_Rate": 0.5884718498659517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>Subtarget", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "LM32Subtarget", "Func": "anchor", "Target": "LM32", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18140, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>AsmBackend", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>MCCodeEmitter", ")", ";"], "File": "CJGMCTargetDesc", "Func": "LLVMInitializeCJGTargetMC", "Target": "CJG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18141, "Length": 33, "Cover_Rate": 0.4647887323943662, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{"], "ground_truth": ["}"], "File": "AAPFrameLowering", "Func": "processFunctionBeforeFrameFinalized", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18142, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CCValAssign", "::", "ZExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "AExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}", "if", "(", "!", "Info", "->", "isEntryFunction", "(", ")", ")", "{", "const", "<ISA_LIT>RegisterInfo", "*", "TRI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "const", "MCPhysReg", "*", "I", "=", "TRI", "->", "getCalleeSavedRegsViaCopy", "(", "&", "DAG", ".", "getMachineFunction", "(", ")", ")", ";", "if", "(", "I", ")", "{", "for", "(", ";", "*", "I", ";", "++", "I", ")", "{", "if", "(", "<STR_LIT>", ".", "contains", "(", "*", "I", ")", ")", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "*", "I", ",", "<STR_LIT>", ")", ")", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "*", "I", ")", ")", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "*", "I", ",", "<STR_LIT>", ")", ")", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "}"], "ground_truth": ["RetOps", "[", "<NUM_LIT>", "]", "=", "Chain", ";"], "File": "SIISelLowering106", "Func": "LowerReturn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18143, "Length": 233, "Cover_Rate": 0.3140161725067385, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "BC", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "SL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "BC", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "SL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "CvtHi", "=", "DAG", ".", "getNode", "(", "Signed", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Hi", ")", ";"], "ground_truth": ["SDValue", "CvtLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Lo", ")", ";"], "File": "AMDGPUISelLowering98", "Func": "LowerINT_TO_FP64", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18144, "Length": 90, "Cover_Rate": 0.410958904109589, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512h", ")", "__builtin_ia32_vfmaddcph512_mask_round", "(", "(", "__v32hf", ")", "__A", ",", "(", "__v32hf", ")", "__C", ",", "(", "__v32hf", ")", "__D", ",", "__B", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm512_mask_fmadd_pch", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18145, "Length": 27, "Cover_Rate": 0.4909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "sh_dynamicalize_shift_p", "(", "rtx", "count", ")", "{"], "ground_truth": ["return", "shift_insns", "[", "INTVAL", "(", "count", ")", "]", ">", "<NUM_LIT>", "+", "SH_DYNAMIC_SHIFT_COST", ";"], "File": "sh3", "Func": "sh_dynamicalize_shift_p", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18146, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "--", "I", ";", "}", "if", "(", "!", "isUnpredicatedTerminator", "(", "I", ")", ")", "return", "false", ";", "MachineInstr", "*", "LastInst", "=", "I", ";", "unsigned", "LastOpc", "=", "LastInst", "->", "getOpcode", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", "||", "!", "isUnpredicatedTerminator", "(", "--", "I", ")", ")", "{", "if", "(", "isUncondBranchOpcode", "(", "LastOpc", ")", ")", "{", "TBB", "=", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "return", "false", ";", "}", "if", "(", "isCondBranchOpcode", "(", "LastOpc", ")", ")", "{", "TBB", "=", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Cond", ".", "push_back", "(", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "ARMBaseInstrInfo16", "Func": "AnalyzeBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18147, "Length": 125, "Cover_Rate": 0.31645569620253167, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineRegisterInfo", "::", "def_instr_iterator", "It", "=", "MRI", "->", "def_instr_begin", "(", "Reg", ")", ",", "E", "=", "MRI", "->", "def_instr_end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "RemoveMI", "(", "&", "(", "*", "It", ")", ")", ";", "}", "}", "continue", ";", "}", "RegSeqInfo", "R<ISA_LIT>", "(", "*", "MRI", ",", "&", "MI", ")", ";", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "areAllUsesSwizzeable", "(", "Reg", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "MI", ".", "dump", "(", ")", ";", "}", ")", ";", "RegSeqInfo", "CandidateR<ISA_LIT>", ";", "std", "::", "vector", "<", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">>", "RemapChan", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", ")", ";"], "ground_truth": ["if", "(", "tryMergeUsingCommonSlot", "(", "R<ISA_LIT>", ",", "CandidateR<ISA_LIT>", ",", "RemapChan", ")", ")", "{"], "File": "R600OptimizeVectorRegisters10", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18148, "Length": 135, "Cover_Rate": 0.3221957040572792, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "!", "invertPredicate", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "!", "invertPredicate", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "!", "invertPredicate", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "!", "invertPredicate", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "!", "invertPredicate", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "!", "invertPredicate", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "!", "invertPredicate", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "!", "invertPredicate", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "!", "invertPredicate", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "!", "invertPredicate", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "!", "invertPredicate", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "!", "invertPredicate", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "!", "invertPredicate", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "!", "invertPredicate", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "!", "invertPredicate", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "!", "invertPredicate", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "!", "invertPredicate", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "!", "invertPredicate", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "!", "invertPredicate", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "!", "invertPredicate", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "!", "invertPredicate", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "!", "invertPredicate", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "!", "invertPredicate", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "!", "invertPredicate", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "!", "invertPredicate", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "!", "invertPredicate", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "!", "invertPredicate", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "!", "invertPredicate", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "!", "invertPredicate", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "!", "invertPredicate", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "!", "invertPredicate", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "!", "invertPredicate", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "!", "invertPredicate", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "!", "invertPredicate", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "!", "invertPredicate", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "!", "invertPredicate", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "!", "invertPredicate", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "!", "invertPredicate", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "!", "invertPredicate", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "!", "invertPredicate", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "!", "invertPredicate", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "!", "invertPredicate", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "!", "invertPredicate", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "!", "invertPredicate", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "!", "invertPredicate", "?", "<STR_LIT>", ":"], "ground_truth": ["<STR_LIT>", ";"], "File": "HexagonInstrInfo25", "Func": "getMatchingCondBranchOpcode", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18149, "Length": 497, "Cover_Rate": 0.3979183346677342, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "wide", "=", "expand_simple_binop", "(", "SImode", ",", "LSHIFTRT", ",", "wide", ",", "shift", ",", "wide", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ";"], "ground_truth": ["emit_move_insn", "(", "narrow", ",", "gen_lowpart", "(", "GET_MODE", "(", "narrow", ")", ",", "wide", ")", ")", ";"], "File": "rs6000", "Func": "rs6000_finish_atomic_subword", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18150, "Length": 34, "Cover_Rate": 0.6938775510204082, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "AARCH64_CONDBR_TUNING_NAME", ";"], "ground_truth": ["}"], "File": "AArch64CondBrTuning", "Func": "getPassName", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18151, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>FrameLowering", "(", "const", "<ISA_LIT>Subtarget", "&", "sti", ",", "uint64_t", "Alignment", ")", ":", "TargetFrameLowering", "(", "StackDirection", "::", "StackGrowsDown", ",", "Align", "(", "Alignment", ")", ",", "<NUM_LIT>", ",", "Align", "(", "Alignment", ")", ")", ",", "STI", "(", "sti", ")", "{"], "ground_truth": ["}"], "File": "Z80FrameLowering (2)", "Func": "Z80FrameLowering", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18152, "Length": 37, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "parseDirectiveCantUnwind", "(", "SMLoc", "L", ")", "{", "CantUnwindLoc", "=", "L", ";", "if", "(", "!", "FnStartLoc", ".", "isValid", "(", ")", ")", "return", "Error", "(", "L", ",", "<STR_LIT>", ")", ";", "if", "(", "HandlerDataLoc", ".", "isValid", "(", ")", ")", "{", "Error", "(", "L", ",", "<STR_LIT>", ")", ";", "Error", "(", "HandlerDataLoc", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "PersonalityLoc", ".", "isValid", "(", ")", ")", "{", "Error", "(", "L", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["Error", "(", "PersonalityLoc", ",", "<STR_LIT>", ")", ";"], "File": "ARMAsmParser (2)1", "Func": "parseDirectiveCantUnwind", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18153, "Length": 80, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CC", "==", "<STR_LIT>", ")", "return", "<STR_LIT>", ";", "return", "<STR_LIT>", "(", "CC", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "getInverseCCForVSEL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18154, "Length": 18, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasSqrt", ";"], "ground_truth": ["}"], "File": "MBlazeSubtarget", "Func": "hasSqrt", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18155, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Largest", "=", "result", ".", "back", "(", ")", ".", "first", ";", "result", ".", "push_back", "(", "{", "Largest", "+", "<NUM_LIT>", ",", "LegalizerInfo", "::", "Unsupported", "}", ")", ";", "return", "result", ";"], "ground_truth": ["}"], "File": "X86LegalizerInfo19", "Func": "widen_1", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18156, "Length": 30, "Cover_Rate": 0.30927835051546393, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["Base", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "ARCISelDAGToDAG", "Func": "SelectAddrModeImm", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18157, "Length": 20, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MaybeCFI", "==", "End", "||", "MaybeCFI", "->", "getOpcode", "(", ")", "!=", "TargetOpcode", "::", "CFI_INSTRUCTION", "||", "!", "(", "MI", ".", "getFlag", "(", "MachineInstr", "::", "FrameSetup", ")", "||", "MI", ".", "getFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ")", "||", "getLdStBaseOp", "(", "MI", ")", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ")", "return", "End", ";", "const", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "unsigned", "CFIIndex", "=", "MaybeCFI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getCFIIndex", "(", ")", ";", "const", "MCCFIInstruction", "&", "CFI", "=", "MF", ".", "getFrameInstructions", "(", ")", "[", "CFIIndex", "]", ";", "switch", "(", "CFI", ".", "getOperation", "(", ")", ")", "{", "case", "MCCFIInstruction", "::", "OpDefCfa", ":", "case", "MCCFIInstruction", "::", "OpDefCfaOffset", ":", "return", "MaybeCFI", ";", "default", ":", "return", "End", ";", "}"], "ground_truth": ["}"], "File": "AArch64LoadStoreOptimizer (2)1", "Func": "maybeMoveCFI", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18158, "Length": 124, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "i", ";", "if", "(", "!", "TARGET_V9", ")", "return", "<NUM_LIT>", ";", "for", "(", "i", "=", "XVECLEN", "(", "pat", ",", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "i", "--", ")", "{", "rtx", "expr", "=", "XVECEXP", "(", "pat", ",", "<NUM_LIT>", ",", "i", ")", ";", "if", "(", "GET_CODE", "(", "expr", ")", "!=", "SET", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "SET_DEST", "(", "expr", ")", ")", "!=", "REG", ")", "return", "<NUM_LIT>", ";", "regno", "=", "REGNO", "(", "SET_DEST", "(", "expr", ")", ")", ";", "if", "(", "regno", ">=", "<NUM_LIT>", "&&", "regno", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "}", "return", "!", "epilogue_renumber", "(", "&", "pat", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "GET_CODE", "(", "pat", ")", "!=", "SET", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "SET_DEST", "(", "pat", ")", ")", "!=", "REG", ")", "return", "<NUM_LIT>", ";", "regno", "=", "REGNO", "(", "SET_DEST", "(", "pat", ")", ")", ";", "if", "(", "regno", ">=", "<NUM_LIT>", "&&", "regno", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "!", "SPARC_INT_REG_P", "(", "regno", ")", ")", "return", "TARGET_V9", "&&", "!", "epilogue_renumber", "(", "&", "pat", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "eligible_for_restore_insn", "(", "trial", ",", "true", ")", ";"], "File": "sparc", "Func": "eligible_for_return_delay", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18159, "Length": 184, "Cover_Rate": 0.7159533073929961, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMemOffs64_16", "(", ")", "const", "{"], "ground_truth": ["return", "isMemOffs", "(", ")", "&&", "Mem", ".", "ModeSize", "==", "<NUM_LIT>", "&&", "(", "!", "Mem", ".", "Size", "||", "Mem", ".", "Size", "==", "<NUM_LIT>", ")", ";"], "File": "X86Operand (2)", "Func": "isMemOffs64_16", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18160, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "Rd", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Ra", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "addIntraChainConstraint", "(", "G", ",", "Rd", ",", "Ra", ")", ")", "addInterChainConstraint", "(", "G", ",", "Rd", ",", "Ra", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "Rd", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "addInterChainConstraint", "(", "G", ",", "Rd", ",", "Rd", ")", ";", "break", ";", "}", "default", ":", "break", ";", "}"], "ground_truth": ["}"], "File": "AArch64PBQPRegAlloc (2)", "Func": "apply", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18161, "Length": 124, "Cover_Rate": 0.3862928348909657, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", ";", "}", "const", "bool", "HasVSrc", "=", "N", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ";", "assert", "(", "HasVSrc", "||", "N", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "BaseOffset", "=", "N", "->", "getOperand", "(", "HasVSrc", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "int", "ImmOffset", "=", "<NUM_LIT>", ";", "MemIntrinsicSDNode", "*", "M", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "N", ")", ";", "MachineMemOperand", "*", "MMO", "=", "M", "->", "getMemOperand", "(", ")", ";", "if", "(", "ConstantSDNode", "*", "ConstOffset", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BaseOffset", ")", ")", "{", "glueCopyToM0", "(", "N", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "SL", ",", "<STR_LIT>", ")", ")", ";", "ImmOffset", "=", "ConstOffset", "->", "getZExtValue", "(", ")", ";", "}", "else", "{", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "BaseOffset", ")", ")", "{", "ImmOffset", "=", "BaseOffset", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "BaseOffset", "=", "BaseOffset", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "SDNode", "*", "SGPROffset", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "BaseOffset", ")", ";", "SDNode", "*", "M0Base", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "SDValue", "(", "SGPROffset", ",", "<NUM_LIT>", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "SL", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["glueCopyToM0", "(", "N", ",", "SDValue", "(", "M0Base", ",", "<NUM_LIT>", ")", ")", ";"], "File": "AMDGPUISelDAGToDAG106", "Func": "SelectDS_GWS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18162, "Length": 208, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "r10k_simplified_address_p", "(", "rtx", "x", ")", "{"], "ground_truth": ["if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";"], "File": "mips", "Func": "r10k_simplified_address_p", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18163, "Length": 36, "Cover_Rate": 0.7659574468085106, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerSPONENTRY", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "EVT", "VT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "false", ")", ";", "return", "DAG", ".", "getFrameIndex", "(", "FI", ",", "VT", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering (2)2", "Func": "LowerSPONENTRY", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18164, "Length": 71, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Ty", ",", "DAG", ".", "getRegister", "(", "IsN64", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "Ty", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "Ty", ")", ",", "GPRel", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsISelLowering52", "Func": "getAddrGPRel", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18165, "Length": 44, "Cover_Rate": 0.39285714285714285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isGPR", "(", "const", "TargetRegisterClass", "*", "RC", ")", "{", "return", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", "||", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", "||", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", "||", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ";"], "ground_truth": ["}"], "File": "X86DomainReassignment", "Func": "isGPR", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18166, "Length": 40, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "FI", ")", "return", "None", ";", "auto", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "return", "<ISA_LIT>FrameLowering", "::", "getLocalForStackObject", "(", "MF", ",", "FI", "->", "getIndex", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyISelLowering15", "Func": "IsWebAssemblyLocal", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18167, "Length": 33, "Cover_Rate": 0.5409836065573771, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_castsi512_ph", "(", "__m512i", "__a", ")", "{"], "ground_truth": ["return", "(", "__m512h", ")", "__a", ";"], "File": "avx512fp16intrin", "Func": "_mm512_castsi512_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18168, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "*", "T", ",", "<ISA_LIT>_MC", "::", "create<ISA_LIT>MCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "*", "T", ",", "create<ISA_LIT>MCInstrAnalysis", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "create<ISA_LIT>MCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterCOFFStreamer", "(", "*", "T", ",", "create<ISA_LIT>WinCOFFStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "*", "T", ",", "create<ISA_LIT>MCInstPrinter", ")", ";", "TargetRegistry", "::", "RegisterMCRelocationInfo", "(", "*", "T", ",", "create<ISA_LIT>MCRelocationInfo", ")", ";", "}"], "ground_truth": ["TargetRegistry", "::", "RegisterMCAsmBackend", "(", "The<ISA_LIT>_32Target", ",", "create<ISA_LIT>_32AsmBackend", ")", ";"], "File": "X86MCTargetDesc61", "Func": "LLVMInitializeX86TargetMC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18169, "Length": 72, "Cover_Rate": 0.5142857142857142, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Load", "||", "!", "<STR_LIT>", "(", "Load", ")", ")", "return", "nullptr", ";", "SDValue", "Ptr", "=", "Load", "->", "getBasePtr", "(", ")", ";", "if", "(", "Ptr", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Ptr", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Ptr", "=", "Ptr", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "auto", "*", "CNode", "=", "dyn_cast", "<", "ConstantPoolSDNode", ">", "(", "Ptr", ")", ";", "if", "(", "!", "CNode", "||", "CNode", "->", "isMachineConstantPoolEntry", "(", ")", "||", "CNode", "->", "getOffset", "(", ")", "!=", "<NUM_LIT>", ")", "return", "nullptr", ";"], "ground_truth": ["return", "CNode", "->", "getConstVal", "(", ")", ";"], "File": "X86ISelLowering (2)6", "Func": "getTargetConstantFromNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18170, "Length": 91, "Cover_Rate": 0.8348623853211009, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "const0_rtx", ";"], "ground_truth": ["}"], "File": "c6x", "Func": "c6x_sched_dfa_pre_cycle_insn", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 18171, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>HazardRecognizer440", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "const", "ScheduleDAG", "*", "DAG_", ")", ":", "ScoreboardHazardRecognizer", "(", "ItinData", ",", "DAG_", ")", ",", "DAG", "(", "DAG_", ")", "{"], "ground_truth": ["}"], "File": "PPCHazardRecognizers15", "Func": "PPCHazardRecognizer440", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18172, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<STR_LIT>", "(", "Imm", ")", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Imm", ")", ")", ";", "return", "Success", ";", "}"], "ground_truth": ["return", "Fail", ";"], "File": "AArch64Disassembler33", "Func": "DecodeSVCROp", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18173, "Length": 27, "Cover_Rate": 0.54, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "O", "<<", "*", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "bool", "isMemOp", "=", "Modifier", "&&", "!", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", ";", "uint64_t", "Offset", "=", "MO", ".", "getOffset", "(", ")", ";", "if", "(", "!", "Modifier", "||", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", ")", "O", "<<", "(", "isMemOp", "?", "'&'", ":", "'#'", ")", ";", "if", "(", "Offset", ")", "O", "<<", "'('", "<<", "Offset", "<<", "'+'", ";", "O", "<<", "*", "Mang", "->", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ";", "if", "(", "Offset", ")", "O", "<<", "')'", ";", "return", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "bool", "isMemOp", "=", "Modifier", "&&", "!", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["O", "<<", "(", "isMemOp", "?", "'&'", ":", "'#'", ")", ";"], "File": "MSP430AsmPrinter36", "Func": "printOperand", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18174, "Length": 138, "Cover_Rate": 0.5411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setShouldRestoreSPFromFP", "(", "bool", "s", ")", "{"], "ground_truth": ["RestoreSPFromFP", "=", "s", ";"], "File": "ARMMachineFunctionInfo (2)", "Func": "setShouldRestoreSPFromFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18175, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "VSETVLIInfo", "(", ")", ":", "AVLImm", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "RISCVInsertVSETVLI7", "Func": "VSETVLIInfo", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18176, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "create<ISA_LIT>ELFObjectWriter", "(", "reinterpret_cast", "<", "<ISA_LIT>Subtarget", "const", "*", ">", "(", "&", "STI", ")", "->", "getFamily", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "XtensaAsmBackend", "Func": "createObjectTargetWriter", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18177, "Length": 20, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ELF<ISA_LIT>_64AsmBackend", "(", "const", "Target", "&", "T", ",", "uint8_t", "OSABI", ",", "const", "MCSubtargetInfo", "&", "STI", ")", ":", "ELF<ISA_LIT>AsmBackend", "(", "T", ",", "OSABI", ",", "STI", ")", "{"], "ground_truth": ["}"], "File": "X86AsmBackend (2)1", "Func": "ELFX86_64AsmBackend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18178, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__result", "=", "(", "(", "__vector", "unsigned", "long", "long", ")", "vec_vbpermq", "(", "(", "__vector", "unsigned", "char", ")", "__A", ",", "(", "__vector", "unsigned", "char", ")", "__perm_mask", ")", ")", ";", "return", "__result", "[", "<NUM_LIT>", "]", ";", "return", "__result", "[", "<NUM_LIT>", "]", ";"], "ground_truth": ["}"], "File": "emmintrin2", "Func": "_mm_movemask_pd", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18179, "Length": 40, "Cover_Rate": 0.40816326530612246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_add_ps", "(", "__mmask16", "__U", ",", "__m128", "__A", ",", "__m128", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128", ")", "__builtin_ia32_addps128_mask", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ",", "(", "__v4sf", ")", "_mm_setzero_ps", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin4", "Func": "_mm_maskz_add_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18180, "Length": 54, "Cover_Rate": 0.9818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "decodeRegisterClass", "(", "Inst", ",", "RegNo", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SystemZDisassembler (2)1", "Func": "DecodeGR64BitRegisterClass", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18181, "Length": 13, "Cover_Rate": 0.37142857142857144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>LibcallNames", "[", "Call", "]", "=", "Name", ";"], "ground_truth": ["}"], "File": "PIC16ISelLowering", "Func": "setPIC16LibcallName", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18182, "Length": 8, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMaybeDirectBranchDest", "(", ")", "const", "{", "assert", "(", "Kind", "==", "Memory", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "Mem", ".", "MaybeDirectBranchDest", ";"], "File": "X86Operand21", "Func": "isMaybeDirectBranchDest", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18183, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "unsigned", "even128", "(", "bool", "Is32bit", ")", "{", "return", "Is32bit", "?", "subreg_32bit", ":", "subreg_high", ";"], "ground_truth": ["}"], "File": "SystemZRegisterInfo3", "Func": "even128", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18184, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "X86ISelLowering (2)8", "Func": "emitWRPKRU", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18185, "Length": 116, "Cover_Rate": 0.7682119205298014, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCInstLowering", ".", "Lower", "(", "MI", ",", "TmpInst", ")", ";"], "ground_truth": ["OutStreamer", ".", "EmitInstruction", "(", "TmpInst", ")", ";"], "File": "MBlazeAsmPrinter", "Func": "EmitInstruction", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18186, "Length": 16, "Cover_Rate": 0.37209302325581395, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "C", "=", "DAG", ".", "getConstant", "(", "InvalidOnQNaN", ",", "dl", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "!", "isFloatingPointZero", "(", "RHS", ")", ")", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ",", "RHS", ",", "C", ")", ";"], "File": "ARMISelLowering (3)", "Func": "getVFPCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18187, "Length": 41, "Cover_Rate": 0.3014705882352941, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "(", "int64_t", ")", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "}", "else", "{", "printOp", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ")", ";"], "ground_truth": ["}"], "File": "IA64AsmPrinter", "Func": "printS64ImmOperand", "Target": "IA64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18188, "Length": 30, "Cover_Rate": 0.5263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_vcvtsh2ss_mask_round", "(", "__B", ",", "__A", ",", "_mm_setzero_ps", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm_cvtsh_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18189, "Length": 21, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vmaxnmavq_p_f32", "(", "float32_t", "__a", ",", "float32x4_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vmaxnmavq_p_fv4sf", "(", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vmaxnmavq_p_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18190, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "K1", ")", "||", "!", "isa", "<", "ConstantSDNode", ">", "(", "K2", ")", ")", "return", "false", ";", "int64_t", "Val1", "=", "cast", "<", "ConstantSDNode", ">", "(", "K1", ")", "->", "getSExtValue", "(", ")", ";", "int64_t", "Val2", "=", "cast", "<", "ConstantSDNode", ">", "(", "K2", ")", "->", "getSExtValue", "(", ")", ";", "int64_t", "PosVal", "=", "std", "::", "max", "(", "Val1", ",", "Val2", ")", ";", "int64_t", "NegVal", "=", "std", "::", "min", "(", "Val1", ",", "Val2", ")", ";", "if", "(", "!", "(", "(", "Val1", ">", "Val2", "&&", "isLTorLE", "(", "CC1", ")", ")", "||", "(", "Val1", "<", "Val2", "&&", "isLTorLE", "(", "CC2", ")", ")", ")", "||", "!", "isPowerOf2_64", "(", "PosVal", "+", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "Val1", "==", "~", "Val2", ")", "Usat", "=", "false", ";", "else", "if", "(", "NegVal", "==", "<NUM_LIT>", ")", "Usat", "=", "true", ";", "else", "return", "false", ";", "V", "=", "V2Tmp", ";"], "ground_truth": ["K", "=", "(", "uint64_t", ")", "PosVal", ";"], "File": "ARMISelLowering103", "Func": "isSaturatingConditional", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18191, "Length": 152, "Cover_Rate": 0.35023041474654376, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", "=", "<NUM_LIT>", ")", "const", "override", "{"], "ground_truth": ["return", "&", "<STR_LIT>", ";"], "File": "SystemZRegisterInfo (2)1", "Func": "getPointerRegClass", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18192, "Length": 22, "Cover_Rate": 0.88, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "type", ")", "return", "true", ";"], "ground_truth": ["return", "!", "sh_attr_renesas_p", "(", "type", ")", ";"], "File": "sh", "Func": "sh_promote_prototypes", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18193, "Length": 15, "Cover_Rate": 0.4838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "arm_small_register_classes_for_mode_p", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{"], "ground_truth": ["return", "TARGET_THUMB1", ";"], "File": "arm", "Func": "arm_small_register_classes_for_mode_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18194, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "bit_count", "(", "ARM_FSET_CPU1", "(", "*", "set", ")", ")", "+", "bit_count", "(", "ARM_FSET_CPU2", "(", "*", "set", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "arm5", "Func": "feature_count", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18195, "Length": 22, "Cover_Rate": 0.6875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_alignr_epi32", "(", "__mmask8", "__U", ",", "__m128i", "__A", ",", "__m128i", "__B", ",", "const", "int", "__imm", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_alignd128_mask", "(", "(", "__v4si", ")", "__A", ",", "(", "__v4si", ")", "__B", ",", "__imm", ",", "(", "__v4si", ")", "_mm_setzero_si128", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_maskz_alignr_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18196, "Length": 61, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "GPU", ",", "FS", ")", ",", "<ISA_LIT>Subtarget", "(", "TT", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsUp", ",", "getStackAlignment", "(", ")", ",", "<NUM_LIT>", ")", ",", "FMA", "(", "false", ")", ",", "CaymanISA", "(", "false", ")", ",", "CFALUBug", "(", "false", ")", ",", "HasVertexCache", "(", "false", ")", ",", "<ISA_LIT>ALUInst", "(", "false", ")", ",", "FP64", "(", "false", ")", ",", "TexVTXClauseSize", "(", "<NUM_LIT>", ")", ",", "Gen", "(", "<ISA_LIT>", ")", ",", "TLInfo", "(", "TM", ",", "initializeSubtargetDependencies", "(", "TT", ",", "GPU", ",", "FS", ")", ")", ",", "InstrItins", "(", "getInstrItineraryForCPU", "(", "GPU", ")", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUSubtarget106", "Func": "R600Subtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18197, "Length": 96, "Cover_Rate": 0.8205128205128205, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "if", "(", "slot", "&&", "get_attr_in_delay_slot", "(", "prev", ")", "==", "IN_DELAY_SLOT_YES", ")", "slot", "=", "<NUM_LIT>", ";", "credit", "-=", "get_attr_length", "(", "prev", ")", ";", "}", "if", "(", "prev", "&&", "GET_CODE", "(", "prev", ")", "==", "JUMP_INSN", "&&", "JUMP_LABEL", "(", "prev", ")", ")", "{", "rtx", "x", ";", "if", "(", "jump_to_next", "||", "next_real_insn", "(", "JUMP_LABEL", "(", "prev", ")", ")", "==", "next", "||", "JUMP_LABEL", "(", "prev", ")", "==", "next_nonnote_insn", "(", "next", ")", "||", "(", "x", "=", "(", "NEXT_INSN", "(", "NEXT_INSN", "(", "PREV_INSN", "(", "prev", ")", ")", ")", ")", ",", "(", "INSN_P", "(", "x", ")", "&&", "(", "INSN_CODE", "(", "x", ")", "==", "CODE_FOR_block_branch_redirect", "||", "INSN_CODE", "(", "x", ")", "==", "CODE_FOR_indirect_jump_scratch", "||", "INSN_CODE", "(", "x", ")", "==", "CODE_FOR_stuff_delay_slot", ")", ")", ")", ")", "{", "rtx", "pat", "=", "PATTERN", "(", "prev", ")", ";", "if", "(", "GET_CODE", "(", "pat", ")", "==", "PARALLEL", ")", "pat", "=", "XVECEXP", "(", "pat", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "credit", "-", "slot", ">=", "(", "GET_CODE", "(", "SET_SRC", "(", "pat", ")", ")", "==", "PC", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";"], "File": "sh3", "Func": "barrier_align", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18198, "Length": 170, "Cover_Rate": 0.3601694915254237, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ConstantSDNode", "*", "ConstVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", ")", ";", "uint64_t", "ImmVal", "=", "ConstVal", "->", "getZExtValue", "(", ")", ";", "uint64_t", "SupportedMask", "=", "<NUM_LIT>", ";", "if", "(", "(", "ImmVal", "&", "SupportedMask", ")", "!=", "ImmVal", ")", "{", "SelectCode", "(", "N", ")", ";", "}", "uint64_t", "LoMask", "=", "<NUM_LIT>", ";", "uint64_t", "HiMask", "=", "<NUM_LIT>", ";", "uint64_t", "ImmLo", "=", "(", "ImmVal", "&", "LoMask", ")", ";", "uint64_t", "ImmHi", "=", "(", "ImmVal", "&", "HiMask", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "TOYISelDAGToDAG1", "Func": "SelectMoveImmediate", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18199, "Length": 74, "Cover_Rate": 0.8809523809523809, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setCalleeSavedFrameSize", "(", "unsigned", "bytes", ")", "{", "CalleeSavedFrameSize", "=", "bytes", ";"], "ground_truth": ["}"], "File": "MSP430MachineFunctionInfo10", "Func": "setCalleeSavedFrameSize", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18200, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MIB", ".", "addDef", "(", "PhysReg", ",", "RegState", "::", "Implicit", ")", ";"], "ground_truth": ["}"], "File": "X86CallLowering", "Func": "markPhysRegUsed", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18201, "Length": 12, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "<ISA_LIT>RegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "return", "&", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "NyuziRegisterInfo", "Func": "getPointerRegClass", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18202, "Length": 22, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Amount", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Amount", "=", "-", "Amount", ";", "const", "<ISA_LIT>16InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "<ISA_LIT>16InstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "TII", ".", "adjustStackPtr", "(", "<STR_LIT>", ",", "Amount", ",", "MBB", ",", "I", ")", ";", "}", "MBB", ".", "erase", "(", "I", ")", ";"], "ground_truth": ["}"], "File": "Mips16FrameLowering", "Func": "eliminateCallFramePseudoInstr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18203, "Length": 75, "Cover_Rate": 0.6944444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "ix86_tls_module_base_symbol", ")", "{", "ix86_tls_module_base_symbol", "=", "gen_rtx_SYMBOL_REF", "(", "ptr_mode", ",", "<STR_LIT>", ")", ";", "SYMBOL_REF_FLAGS", "(", "ix86_tls_module_base_symbol", ")", "|=", "TLS_MODEL_GLOBAL_DYNAMIC", "<<", "SYMBOL_FLAG_TLS_SHIFT", ";"], "ground_truth": ["}"], "File": "i386", "Func": "ix86_tls_module_base", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18204, "Length": 25, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "<ISA_LIT>LegalizerInfo", "*", "LI", "=", "static_cast", "<", "const", "<ISA_LIT>LegalizerInfo", "*", ">", "(", "ST", ".", "getLegalizerInfo", "(", ")", ")", ";", "GISelKnownBits", "*", "KB", "=", "&", "getAnalysis", "<", "GISelKnownBitsAnalysis", ">", "(", ")", ".", "get", "(", "MF", ")", ";", "MachineDominatorTree", "*", "MDT", "=", "IsOptNone", "?", "nullptr", ":", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "<ISA_LIT>PostLegalizerCombinerInfo", "PCInfo", "(", "EnableOpt", ",", "F", ".", "hasOptSize", "(", ")", ",", "F", ".", "hasMinSize", "(", ")", ",", "LI", ",", "KB", ",", "MDT", ")", ";", "Combiner", "C", "(", "PCInfo", ",", "TPC", ")", ";"], "ground_truth": ["return", "C", ".", "combineMachineInstrs", "(", "MF", ",", "nullptr", ")", ";"], "File": "AMDGPUPostLegalizerCombiner", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18205, "Length": 108, "Cover_Rate": 0.5837837837837838, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_reduce_ss", "(", "__m128", "__A", ",", "__m128", "__B", ",", "int", "__C", ")", "{"], "ground_truth": ["return", "(", "__m128", ")", "__builtin_ia32_reducess", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ",", "__C", ")", ";"], "File": "avx512dqintrin4", "Func": "_mm_reduce_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18206, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "*", "B", ".", "getParent", "(", ")", ";", "auto", "*", "HRI", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "HII", ".", "loadRegFromStackSlot", "(", "B", ",", "It", ",", "TmpR1", ",", "FI", ",", "RC", ",", "HRI", ")", ";", "expandLoadVec", "(", "B", ",", "std", "::", "prev", "(", "It", ")", ",", "MRI", ",", "HII", ",", "NewRegs", ")", ";", "BuildMI", "(", "B", ",", "It", ",", "DL", ",", "HII", ".", "get", "(", "<STR_LIT>", ")", ",", "DstR", ")", ".", "addReg", "(", "TmpR1", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "TmpR0", ",", "RegState", "::", "Kill", ")", ";", "NewRegs", ".", "push_back", "(", "TmpR0", ")", ";", "NewRegs", ".", "push_back", "(", "TmpR1", ")", ";", "B", ".", "erase", "(", "It", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "HexagonFrameLowering10", "Func": "expandLoadVecPred", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18207, "Length": 123, "Cover_Rate": 0.44404332129963897, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>ISelDag", "(", "<ISA_LIT>TargetMachine", "&", "TM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "return", "new", "<ISA_LIT>DAGToDAGISel", "(", "TM", ",", "OptLevel", ")", ";"], "ground_truth": ["}"], "File": "MINA32ISelDAGToDAG", "Func": "createMINA32ISelDag", "Target": "MINA32", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18208, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "getStartLoc", "(", ")", "const", "override", "{"], "ground_truth": ["return", "StartLoc", ";"], "File": "MipsAsmParser (2)4", "Func": "getStartLoc", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18209, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "cfun", "->", "machine", "->", "naked_p", ")", "return", "false", ";", "if", "(", "cfun", "->", "machine", "->", "interrupt_handler_p", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "riscv", "Func": "riscv_function_ok_for_sibcall", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18210, "Length": 25, "Cover_Rate": 0.5434782608695652, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getNumExtraSGPRs", "(", "Features", ",", "VCCUsed", ",", "FlatScrUsed", ",", "Features", "[", "<STR_LIT>", "]", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo51", "Func": "getNumExtraSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18211, "Length": 16, "Cover_Rate": 0.48484848484848486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "static_cast", "<", "signed", "char", ">", "(", "Letter", "-", "'0'", ")", ";", "}", "if", "(", "Letter", ">=", "'a'", "&&", "Letter", "<=", "'f'", ")", "{", "return", "static_cast", "<", "signed", "char", ">", "(", "Letter", "-", "'a'", "+", "<NUM_LIT>", ")", ";", "}", "return", "-", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "MOSAsmParser", "Func": "hexToChar", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18212, "Length": 44, "Cover_Rate": 0.676923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Value", "*", "V1", "=", "Load", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ";", "const", "Value", "*", "V2", "=", "Store", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ";", "if", "(", "!", "V1", "||", "!", "V2", ")", "return", "false", ";", "uint64_t", "Size", "=", "Load", "->", "getMemoryVT", "(", ")", ".", "getStoreSize", "(", ")", ";", "int64_t", "End1", "=", "Load", "->", "getSrcValueOffset", "(", ")", "+", "Size", ";", "int64_t", "End2", "=", "Store", "->", "getSrcValueOffset", "(", ")", "+", "Size", ";", "if", "(", "V1", "==", "V2", "&&", "End1", "==", "End2", ")", "return", "false", ";"], "ground_truth": ["return", "!", "AA", "->", "alias", "(", "AliasAnalysis", "::", "Location", "(", "V1", ",", "End1", ",", "Load", "->", "getTBAAInfo", "(", ")", ")", ",", "AliasAnalysis", "::", "Location", "(", "V2", ",", "End2", ",", "Store", "->", "getTBAAInfo", "(", ")", ")", ")", ";"], "File": "SystemZISelDAGToDAG38", "Func": "canUseBlockOperation", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18213, "Length": 126, "Cover_Rate": 0.6737967914438503, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initializeR600EmitClauseMarkersPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "R600EmitClauseMarkers", "Func": "R600EmitClauseMarkers", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18214, "Length": 11, "Cover_Rate": 0.36666666666666664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "x", ")", "!=", "CONST", ")", "return", "x", ";", "term", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "term", ")", "==", "PLUS", "&&", "CONST_INT_P", "(", "XEXP", "(", "term", ",", "<NUM_LIT>", ")", ")", ")", "term", "=", "XEXP", "(", "term", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "term", ")", "!=", "UNSPEC", "||", "(", "XINT", "(", "term", ",", "<NUM_LIT>", ")", "!=", "UNSPEC_GOTPCREL", "&&", "XINT", "(", "term", ",", "<NUM_LIT>", ")", "!=", "UNSPEC_PCREL", ")", ")", "return", "x", ";"], "ground_truth": ["return", "XVECEXP", "(", "term", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "i3865", "Func": "ix86_find_base_term", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18215, "Length": 91, "Cover_Rate": 0.7982456140350878, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "lowerFrameIndex", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";"], "ground_truth": ["const", "<ISA_LIT>FrameLowering", "*", "TFL", "=", "getSubtarget", "(", ")", "->", "getFrameLowering", "(", ")", ";"], "File": "R600ISelLowering (2)1", "Func": "lowerFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18216, "Length": 37, "Cover_Rate": 0.3557692307692308, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "TREE_CODE", "(", "decl", ")", "==", "VAR_DECL", "||", "TREE_CODE", "(", "decl", ")", "==", "FUNCTION_DECL", ")", ";", "if", "(", "TREE_CODE", "(", "TREE_TYPE", "(", "decl", ")", ")", "==", "METHOD_TYPE", "&&", "DECL_ARTIFICIAL", "(", "decl", ")", "&&", "!", "DECL_THUNK_P", "(", "decl", ")", ")", "return", "false", ";", "if", "(", "TREE_CODE", "(", "decl", ")", "==", "FUNCTION_DECL", "&&", "DECL_DECLARED_INLINE_P", "(", "decl", ")", ")", "{", "if", "(", "DECL_REALLY_EXTERN", "(", "decl", ")", "||", "!", "flag_keep_inline_dllexport", ")", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "winnt-cxx", "Func": "i386_pe_type_dllexport_p", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18217, "Length": 75, "Cover_Rate": 0.9036144578313253, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "&", "HRI", "=", "static_cast", "<", "const", "<ISA_LIT>RegisterInfo", "&", ">", "(", "*", "MRI", ".", "getTargetRegisterInfo", "(", ")", ")", ";", "unsigned", "SubLo", "=", "HRI", ".", "get<ISA_LIT>SubRegIndex", "(", "DstRC", ",", "<STR_LIT>", ")", ";", "unsigned", "SubHi", "=", "HRI", ".", "get<ISA_LIT>SubRegIndex", "(", "DstRC", ",", "<STR_LIT>", ")", ";", "assert", "(", "(", "Sub1", "==", "SubLo", "&&", "Sub2", "==", "SubHi", ")", "||", "(", "Sub1", "==", "SubHi", "&&", "Sub2", "==", "SubLo", ")", ")", ";"], "ground_truth": ["if", "(", "Sub1", "==", "SubLo", "&&", "Sub2", "==", "SubHi", ")", "{"], "File": "HexagonBitSimplify (2)1", "Func": "parseRegSequence", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18218, "Length": 77, "Cover_Rate": 0.33771929824561403, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ")", ":", "MCAsmBackend", "(", ")", "{"], "ground_truth": ["}"], "File": "MBlazeAsmBackend1", "Func": "MBlazeAsmBackend", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18219, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "int", "ix", "=", "<NUM_LIT>", ";", "ix", "<", "len", ";", "ix", "++", ")", "{", "if", "(", "brackets", "[", "ix", "]", ".", "back", "==", "pseudo", ")", "{"], "ground_truth": ["if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "<STR_LIT>", ",", "pseudo", ".", "first", "?", "pseudo", ".", "first", "->", "index", ":", "<NUM_LIT>", ",", "pseudo", ".", "second", ")", ";"], "File": "nvptx", "Func": "remove", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 18220, "Length": 54, "Cover_Rate": 0.4778761061946903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "isBundle", "(", "MCI", ")", ")", ";", "auto", "Flags", "=", "MCI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["return", "(", "Flags", "&", "memReorderDisabledMask", ")", "!=", "<NUM_LIT>", ";"], "File": "HexagonMCInstrInfo (2)1", "Func": "isMemReorderDisabled", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18221, "Length": 31, "Cover_Rate": 0.7209302325581395, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printARIPIMem", "(", "MI", ",", "opNum", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "M68kInstPrinter", "Func": "printARIPI32Mem", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18222, "Length": 10, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "}", "unsigned", "Opc", "=", "Offset", ">=", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "Opc", ")", ",", "<STR_LIT>", ")", ".", "addUse", "(", "BaseReg", ")", ".", "addImm", "(", "abs", "(", "Offset", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addUse", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addUse", "(", "<STR_LIT>", ")", ".", "addUse", "(", "CtxReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addUse", "(", "<STR_LIT>", ")", ".", "addUse", "(", "<STR_LIT>", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addUse", "(", "<STR_LIT>", ")", ".", "addUse", "(", "BaseReg", ")", ".", "addImm", "(", "Offset", "/", "<NUM_LIT>", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "MBBI", "->", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AArch64ExpandPseudoInsts12", "Func": "expandStoreSwiftAsyncContext", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18223, "Length": 223, "Cover_Rate": 0.5575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "tilegx_can_use_return_insn_p", "(", "void", ")", "{", "return", "(", "reload_completed", "&&", "!", "cfun", "->", "static_chain_decl", "&&", "!", "compute_total_frame_size", "(", ")", "&&", "tilegx_current_function_is_leaf", "(", ")", "&&", "!", "crtl", "->", "profile", "&&", "!", "df_regs_ever_live_p", "(", "TILEGX_LINK_REGNUM", ")", ")", ";"], "ground_truth": ["}"], "File": "tilegx", "Func": "tilegx_can_use_return_insn_p", "Target": "tilegx", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 18224, "Length": 37, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "OutStreamer", "->", "hasRawTextSupport", "(", ")", ")", "OutStreamer", "->", "EmitRawText", "(", "<STR_LIT>", "+", "Twine", "(", "CurrentFnSym", "->", "getName", "(", ")", ")", ")", ";"], "ground_truth": ["OutStreamer", "->", "EmitLabel", "(", "CurrentFnSym", ")", ";"], "File": "Cpu0AsmPrinter", "Func": "EmitFunctionEntryLabel", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18225, "Length": 31, "Cover_Rate": 0.7948717948717948, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "EltTy", "!=", "<STR_LIT>", "&&", "EltTy", "!=", "<STR_LIT>", "&&", "EltTy", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "}", "if", "(", "!", "(", "VectorOp", "==", "IfTrue", "->", "getOperand", "(", "<NUM_LIT>", ")", "&&", "VectorOp", "==", "IfFalse", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "<STR_LIT>", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "SetCC", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "if", "(", "(", "Op", "==", "<STR_LIT>", "&&", "CC", "!=", "<STR_LIT>", "&&", "CC", "!=", "<STR_LIT>", ")", "||", "(", "Op", "==", "<STR_LIT>", "&&", "CC", "!=", "<STR_LIT>", "&&", "CC", "!=", "<STR_LIT>", ")", "||", "(", "Op", "==", "<STR_LIT>", "&&", "CC", "!=", "<STR_LIT>", "&&", "CC", "!=", "<STR_LIT>", ")", "||", "(", "Op", "==", "<STR_LIT>", "&&", "CC", "!=", "<STR_LIT>", "&&", "CC", "!=", "<STR_LIT>", ")", "||", "(", "Op", "==", "<STR_LIT>", "&&", "CC", "!=", "<STR_LIT>", "&&", "CC", "!=", "<STR_LIT>", "&&", "CC", "!=", "<STR_LIT>", "&&", "CC", "!=", "<STR_LIT>", "&&", "CC", "!=", "<STR_LIT>", "&&", "CC", "!=", "<STR_LIT>", ")", "||", "(", "Op", "==", "<STR_LIT>", "&&", "CC", "!=", "<STR_LIT>", "&&", "CC", "!=", "<STR_LIT>", "&&", "CC", "!=", "<STR_LIT>", "&&", "CC", "!=", "<STR_LIT>", "&&", "CC", "!=", "<STR_LIT>", "&&", "CC", "!=", "<STR_LIT>", ")", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "||", "cast", "<", "ConstantSDNode", ">", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";"], "File": "AArch64ISelLowering107", "Func": "performAcrossLaneMinMaxReductionCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18226, "Length": 231, "Cover_Rate": 0.34171597633136097, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "push2", "(", "unsigned", "i", ",", "unsigned", "j", ")", ":", "doubleChange", "(", "true", ",", "true", ",", "i", ",", "j", ")", "{"], "ground_truth": ["}"], "File": "TVMStackFixup", "Func": "push2", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18227, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "HexagonInstrInfo (2)", "Func": "anchor", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18228, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addu32_0ImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["addImmOperands", "(", "Inst", ",", "N", ")", ";"], "File": "HexagonAsmParser27", "Func": "addu32_0ImmOperands", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18229, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCRegister", "DstReg", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "Src2Reg", "==", "DstReg", ")", "return", "true", ";", "const", "MCRegisterInfo", "*", "TRI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "if", "(", "TRI", "->", "getRegClass", "(", "Desc", ".", "OpInfo", "[", "<NUM_LIT>", "]", ".", "RegClass", ")", ".", "getSizeInBits", "(", ")", "<=", "<NUM_LIT>", ")", "return", "true", ";", "if", "(", "isRegIntersect", "(", "Src2Reg", ",", "DstReg", ",", "TRI", ")", ")", "{", "Error", "(", "getRegLoc", "(", "mc2PseudoReg", "(", "Src2Reg", ")", ",", "Operands", ")", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUAsmParser66", "Func": "validateMFMA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18230, "Length": 91, "Cover_Rate": 0.4312796208530806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Reg", "=", "VMRegDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "VEDisassembler4", "Func": "DecodeVMRegisterClass", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18231, "Length": 36, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "NewOpc", ")", "{", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "}", "}", "MIB", "=", "BuildMI", "(", "*", "I", "->", "getParent", "(", ")", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "get", "(", "NewOpc", ")", ")", ";", "if", "(", "NewOpc", "==", "<STR_LIT>", "||", "NewOpc", "==", "<STR_LIT>", "||", "NewOpc", "==", "<STR_LIT>", "||", "NewOpc", "==", "<STR_LIT>", ")", "{", "if", "(", "NewOpc", "==", "<STR_LIT>", "||", "NewOpc", "==", "<STR_LIT>", ")", "MIB", "->", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "J", "=", "<NUM_LIT>", ",", "E", "=", "I", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "J", "<", "E", ";", "++", "J", ")", "{", "MIB", ".", "addOperand", "(", "I", "->", "getOperand", "(", "J", ")", ")", ";", "}", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}", "else", "if", "(", "BranchWithZeroOperand", ")", "{"], "File": "MipsInstrInfo (2)", "Func": "genInstrWithNewOpc", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18232, "Length": 158, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "}"], "ground_truth": ["}"], "File": "MipsInstrInfo19", "Func": "GetOppositeBranchCondition", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18233, "Length": 98, "Cover_Rate": 0.39357429718875503, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getGlobalRetAddr", "(", ")", "const", "{", "return", "GlobalRetAddr", ";"], "ground_truth": ["}"], "File": "AlphaMachineFunctionInfo", "Func": "getGlobalRetAddr", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18234, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Offset", "=", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Insn", "&", "<NUM_LIT>", ")", ";", "unsigned", "Reg", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Base", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["Reg", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Reg", ")", ";"], "File": "MipsDisassembler27", "Func": "DecodeFMem2", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18235, "Length": 48, "Cover_Rate": 0.384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "NewVT", ".", "isVector", "(", ")", "||", "NewVT", ".", "getScalarSizeInBits", "(", ")", "!=", "VT", ".", "getScalarSizeInBits", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "V", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "(", "Idx", "==", "<NUM_LIT>", "&&", "V", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "{"], "ground_truth": ["SDValue", "S", "=", "V", ".", "getOperand", "(", "Idx", ")", ";"], "File": "X86ISelLowering (2)3", "Func": "getScalarValueForVectorElement", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18236, "Length": 61, "Cover_Rate": 0.3546511627906977, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "ShiftRightLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "ShiftRight1Lo", ",", "RegisterSizeMinus1Shamt", ")", ";", "SDValue", "ShiftLeftHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Hi", ",", "Shamt", ")", ";", "SDValue", "HiTrue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "ShiftLeftHi", ",", "ShiftRightLo", ")", ";", "SDValue", "HiFalse", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Lo", ",", "ShamtMinusRegisterSize", ")", ";", "SDValue", "CC", "=", "DAG", ".", "getSetCC", "(", "DL", ",", "<STR_LIT>", ",", "ShamtMinusRegisterSize", ",", "Zero", ",", "<STR_LIT>", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "CC", ",", "LoTrue", ",", "Zero", ")", ";", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "CC", ",", "HiTrue", ",", "HiFalse", ")", ";"], "ground_truth": ["return", "DAG", ".", "getMergeValues", "(", "{", "Lo", ",", "Hi", "}", ",", "DL", ")", ";"], "File": "M68kISelLowering", "Func": "LowerShiftLeftParts", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18237, "Length": 142, "Cover_Rate": 0.39775910364145656, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_loadu_pd", "(", "__mmask8", "__U", ",", "void", "const", "*", "__P", ")", "{"], "ground_truth": ["return", "(", "__m512d", ")", "__builtin_ia32_loadupd512_mask", "(", "(", "const", "__v8df", "*", ")", "__P", ",", "(", "__v8df", ")", "_mm512_setzero_pd", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512fintrin4", "Func": "_mm512_maskz_loadu_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18238, "Length": 50, "Cover_Rate": 0.9803921568627451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_psubq256_mask", "(", "(", "__v4di", ")", "__A", ",", "(", "__v4di", ")", "__B", ",", "(", "__v4di", ")", "_mm256_setzero_si256", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_maskz_sub_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18239, "Length": 30, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "case", "'y'", ":", "if", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isReg", "(", ")", ")", "{", "Register", "Reg", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "for", "(", "MCSuperRegIterator", "SR", "(", "Reg", ",", "TRI", ")", ";", "SR", ".", "isValid", "(", ")", ";", "++", "SR", ")", "{", "if", "(", "!", "<STR_LIT>", ".", "contains", "(", "*", "SR", ")", ")", "continue", ";", "bool", "Lane0", "=", "TRI", "->", "getSubReg", "(", "*", "SR", ",", "<STR_LIT>", ")", "==", "Reg", ";", "O", "<<", "<ISA_LIT>InstPrinter", "::", "getRegisterName", "(", "*", "SR", ")", "<<", "(", "Lane0", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "}", "return", "true", ";", "case", "'B'", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isImm", "(", ")", ")", "return", "true", ";", "O", "<<", "~", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ")", ";", "return", "false", ";", "case", "'L'", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isImm", "(", ")", ")", "return", "true", ";", "O", "<<", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", "&", "<NUM_LIT>", ")", ";", "return", "false", ";", "case", "'M'", ":", "{", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isReg", "(", ")", ")", "return", "true", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "Register", "RegBegin", "=", "MO", ".", "getReg", "(", ")", ";", "O", "<<", "<STR_LIT>", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "RegBegin", ")", ")", "{", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "Register", "Reg0", "=", "TRI", "->", "getSubReg", "(", "RegBegin", ",", "<STR_LIT>", ")", ";", "O", "<<", "<ISA_LIT>InstPrinter", "::", "getRegisterName", "(", "Reg0", ")", "<<", "<STR_LIT>", ";", "RegBegin", "=", "TRI", "->", "getSubReg", "(", "RegBegin", ",", "<STR_LIT>", ")", ";", "}", "O", "<<", "<ISA_LIT>InstPrinter", "::", "getRegisterName", "(", "RegBegin", ")", ";", "unsigned", "RegOps", "=", "OpNum", "+", "<NUM_LIT>", ";", "while", "(", "MI", "->", "getOperand", "(", "RegOps", ")", ".", "isReg", "(", ")", ")", "{", "O", "<<", "<STR_LIT>", "<<", "<ISA_LIT>InstPrinter", "::", "getRegisterName", "(", "MI", "->", "getOperand", "(", "RegOps", ")", ".", "getReg", "(", ")", ")", ";", "RegOps", "++", ";", "}"], "ground_truth": ["O", "<<", "<STR_LIT>", ";"], "File": "ARMAsmPrinter105", "Func": "PrintAsmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18240, "Length": 366, "Cover_Rate": 0.33670653173873044, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "CE", ")", "return", "true", ";", "uint64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "(", "(", "Value", "<=", "<NUM_LIT>", ")", "||", "(", "<NUM_LIT>", "<=", "Value", "&&", "Value", "<=", "<NUM_LIT>", ")", ")", ";"], "File": "X86AsmParser14", "Func": "isImmSExti64i8", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18241, "Length": 36, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "encodeVFPRn", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpIdx", ")", "{", "unsigned", "RegN", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["unsigned", "Binary", "=", "<NUM_LIT>", ";"], "File": "ARMCodeEmitter10", "Func": "encodeVFPRn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18242, "Length": 32, "Cover_Rate": 0.32323232323232326, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerFRAMEADDR", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MFI", ".", "setFrameAddressIsTaken", "(", "true", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "MF", ".", "getDataLayout", "(", ")", ")", ";", "bool", "is<ISA_LIT>64", "=", "PtrVT", "==", "<STR_LIT>", ";", "unsigned", "FrameReg", ";", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "Attribute", "::", "Naked", ")", ")", "FrameReg", "=", "is<ISA_LIT>64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["else", "FrameReg", "=", "is<ISA_LIT>64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "PPCISelLowering10", "Func": "LowerFRAMEADDR", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18243, "Length": 121, "Cover_Rate": 0.6470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "}"], "ground_truth": ["}"], "File": "FISCInstPrinter", "Func": "FISC_condCodeToString", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18244, "Length": 29, "Cover_Rate": 0.453125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_aarch64_simd_xi", "__o", ";", "int64x2x4_t", "temp", ";", "temp", ".", "val", "[", "<NUM_LIT>", "]", "=", "vcombine_s64", "(", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "vcreate_s64", "(", "__AARCH64_INT64_C", "(", "<NUM_LIT>", ")", ")", ")", ";", "temp", ".", "val", "[", "<NUM_LIT>", "]", "=", "vcombine_s64", "(", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "vcreate_s64", "(", "__AARCH64_INT64_C", "(", "<NUM_LIT>", ")", ")", ")", ";", "temp", ".", "val", "[", "<NUM_LIT>", "]", "=", "vcombine_s64", "(", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "vcreate_s64", "(", "__AARCH64_INT64_C", "(", "<NUM_LIT>", ")", ")", ")", ";", "temp", ".", "val", "[", "<NUM_LIT>", "]", "=", "vcombine_s64", "(", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "vcreate_s64", "(", "__AARCH64_INT64_C", "(", "<NUM_LIT>", ")", ")", ")", ";", "__o", "=", "__builtin_aarch64_set_qregxiv2di", "(", "__o", ",", "(", "int64x2_t", ")", "temp", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "__o", "=", "__builtin_aarch64_set_qregxiv2di", "(", "__o", ",", "(", "int64x2_t", ")", "temp", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "__o", "=", "__builtin_aarch64_set_qregxiv2di", "(", "__o", ",", "(", "int64x2_t", ")", "temp", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "__o", "=", "__builtin_aarch64_set_qregxiv2di", "(", "__o", ",", "(", "int64x2_t", ")", "temp", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "__builtin_aarch64_st4di", "(", "(", "__builtin_aarch64_simd_di", "*", ")", "__a", ",", "__o", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vst4_s64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18245, "Length": 194, "Cover_Rate": 0.9509803921568627, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "&", "OldSrc", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "NewDestReg", ";", "if", "(", "!", "getSuperRegDestIfDead", "(", "MI", ",", "NewDestReg", ")", ")", "return", "nullptr", ";", "unsigned", "NewSrcReg", "=", "get<ISA_LIT>SubSuperRegister", "(", "OldSrc", ".", "getReg", "(", ")", ",", "<NUM_LIT>", ")", ";", "auto", "*", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "if", "(", "TRI", "->", "getSubRegIndex", "(", "NewSrcReg", ",", "OldSrc", ".", "getReg", "(", ")", ")", "!=", "TRI", "->", "getSubRegIndex", "(", "NewDestReg", ",", "OldDest", ".", "getReg", "(", ")", ")", ")", "return", "nullptr", ";"], "ground_truth": ["MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "NewDestReg", ")", ".", "addReg", "(", "NewSrcReg", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "OldSrc", ".", "getReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";"], "File": "X86FixupBWInsts17", "Func": "tryReplaceCopy", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18246, "Length": 129, "Cover_Rate": 0.6201923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<STR_LIT>", "<<", "<ISA_LIT>MCInstrInfo", "::", "getName", "(", "MCII", ",", "MI", ")", "<<", "<STR_LIT>", "<STR_LIT>", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "Binary", "|=", "Parse", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", ">=", "<STR_LIT>", "&&", "MI", ".", "getOpcode", "(", ")", "<=", "<STR_LIT>", ")", "{", "assert", "(", "Parse", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "dupIClass", "=", "MI", ".", "getOpcode", "(", ")", "-", "<STR_LIT>", ";", "Binary", "=", "(", "(", "dupIClass", "&", "<NUM_LIT>", ")", "<<", "(", "<NUM_LIT>", "-", "<NUM_LIT>", ")", ")", "|", "(", "(", "dupIClass", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "const", "MCInst", "*", "subInst0", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getInst", "(", ")", ";", "const", "MCInst", "*", "subInst1", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getInst", "(", ")", ";", "unsigned", "subInstSlot0Bits", "=", "getBinaryCodeForInstr", "(", "*", "subInst0", ",", "Fixups", ",", "STI", ")", ";"], "ground_truth": ["unsigned", "subInstSlot1Bits", "=", "getBinaryCodeForInstr", "(", "*", "subInst1", ",", "Fixups", ",", "STI", ")", ";"], "File": "HexagonMCCodeEmitter17", "Func": "EncodeSingleInstruction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18247, "Length": 155, "Cover_Rate": 0.48589341692789967, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "LinearizedRegion", "::", "contains", "(", "MachineBasicBlock", "*", "MBB", ")", "{", "return", "MBBs", ".", "contains", "(", "MBB", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer1", "Func": "contains", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18248, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineInstr", "&", "MI", ":", "llvm", "::", "reverse", "(", "llvm", "::", "make_range", "(", "MBB", ".", "begin", "(", ")", ",", "TestPos", ")", ")", ")", "{", "<STR_LIT>", "Cond", "=", "<STR_LIT>", "(", "MI", ")", ";", "if", "(", "Cond", "!=", "<STR_LIT>", "&&", "!", "MI", ".", "mayStore", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "TRI", "->", "isVirtualRegister", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "{", "assert", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDef", "(", ")", "&&", "<STR_LIT>", ")", ";", "CondRegs", "[", "Cond", "]", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "if", "(", "MI", ".", "findRegisterDefOperand", "(", "<STR_LIT>", ")", ")", "break", ";"], "ground_truth": ["}"], "File": "X86FlagsCopyLowering12", "Func": "collectCondsInRegs", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18249, "Length": 119, "Cover_Rate": 0.7828947368421053, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "ApplyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ")", "const", "{"], "ground_truth": ["}"], "File": "MipsAsmBackend60", "Func": "ApplyFixup", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18250, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "Attribute", "::", "Naked", ")", ")", "return", "false", ";", "return", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "MFI", "->", "hasStackMap", "(", ")", "||", "MFI", "->", "hasPatchPoint", "(", ")", "||", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", "&&", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", "->", "hasFastCall", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "PPCFrameLowering (2)", "Func": "needsFP", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18251, "Length": 76, "Cover_Rate": 0.7676767676767676, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "<ISA_LIT>ScalarSSEf64", ")", "Opc", "=", "HasAVX512", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "}", "unsigned", "Align", "=", "DL", ".", "getPrefTypeAlignment", "(", "CFP", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "<NUM_LIT>", ")", "{", "Align", "=", "DL", ".", "getTypeAllocSize", "(", "CFP", "->", "getType", "(", ")", ")", ";", "}", "unsigned", "PICBase", "=", "<NUM_LIT>", ";", "unsigned", "char", "OpFlag", "=", "Subtarget", "->", "classifyLocalReference", "(", "nullptr", ")", ";", "if", "(", "OpFlag", "==", "<STR_LIT>", ")", "PICBase", "=", "getInstrInfo", "(", ")", "->", "getGlobalBaseReg", "(", "FuncInfo", ".", "MF", ")", ";", "else", "if", "(", "OpFlag", "==", "<STR_LIT>", ")", "PICBase", "=", "getInstrInfo", "(", ")", "->", "getGlobalBaseReg", "(", "FuncInfo", ".", "MF", ")", ";", "else", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Small", ")", "PICBase", "=", "<STR_LIT>", ";", "unsigned", "CPI", "=", "MCP", ".", "getConstantPoolIndex", "(", "CFP", ",", "Align", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ".", "SimpleTy", ")", ")", ";", "if", "(", "CM", "==", "CodeModel", "::", "Large", ")", "{", "unsigned", "AddrReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "AddrReg", ")", ".", "addConstantPoolIndex", "(", "CPI", ",", "<NUM_LIT>", ",", "OpFlag", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ";"], "ground_truth": ["addDirectMem", "(", "MIB", ",", "AddrReg", ")", ";"], "File": "X86FastISel129", "Func": "X86MaterializeFP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18252, "Length": 258, "Cover_Rate": 0.5265306122448979, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "<ISA_LIT>TargetLowering", "::", "getRegisterTypeForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ")", "const", "{"], "ground_truth": ["if", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasStdExtF", "(", ")", "&&", "!", "Subtarget", ".", "hasStdExtZfh", "(", ")", ")", "return", "<STR_LIT>", ";"], "File": "RISCVISelLowering1", "Func": "getRegisterTypeForCallingConv", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18253, "Length": 41, "Cover_Rate": 0.7068965517241379, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SubRegStores", ".", "push_back", "(", "NewChain", ")", ";", "SDValue", "NewPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Ptr", ".", "getValueType", "(", ")", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "SRF_REGISTER_LENGTH_IN_BYTES", ",", "DL", ",", "Ptr", ".", "getValueType", "(", ")", ")", ")", ";", "SubReg", "=", "DAG", ".", "getTargetConstant", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "Node", "=", "DAG", ".", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "DL", ",", "EltTy", ",", "Value", ",", "SubReg", ")", ";", "SDValue", "V2", "(", "Node", ",", "<NUM_LIT>", ")", ";", "NewChain", "=", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "V2", ",", "NewPtr", ",", "PtrInfo", ".", "getWithOffset", "(", "SRF_REGISTER_LENGTH_IN_BYTES", ")", ",", "Alignment", ",", "StoreNode", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "SubRegStores", ".", "push_back", "(", "NewChain", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "SubRegStores", ")", ";", "return", "Chain", ";"], "ground_truth": ["}"], "File": "TPCISelLowering", "Func": "lowerStoreOfLongScalar", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18254, "Length": 142, "Cover_Rate": 0.37467018469656993, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "lowerMulDiv", "(", "Op", ",", "<STR_LIT>", ",", "false", ",", "true", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerMulDiv", "(", "Op", ",", "<STR_LIT>", ",", "false", ",", "true", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerMulDiv", "(", "Op", ",", "<STR_LIT>", ",", "true", ",", "false", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerMulDiv", "(", "Op", ",", "<STR_LIT>", ",", "true", ",", "true", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerMulDiv", "(", "Op", ",", "<STR_LIT>", ",", "true", ",", "true", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerINTRINSIC_W_CHAIN", "(", "Op", ",", "DAG", ")", ";", "}", "return", "<ISA_LIT>TargetLowering", "::", "LowerOperation", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "MipsSEISelLowering17", "Func": "LowerOperation", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18255, "Length": 119, "Cover_Rate": 0.5721153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "Inst", "=", "NULL", ";", "if", "(", "stackFrameSize", ")", "{", "assert", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "stackFrameSize", ")", "&&", "<STR_LIT>", ")", ";", "DebugLoc", "DL", "=", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "?", "MI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "STC", ".", "getInstrInfo", "(", ")", ";"], "ground_truth": ["Inst", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ")", ")", ".", "addImm", "(", "stackFrameSize", ")", ";"], "File": "PatmosFrameLowering1", "Func": "emitSTC", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 18256, "Length": 85, "Cover_Rate": 0.5414012738853503, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint32_t", "*", "getRegMaskBits", "(", "RegisterId", "R", ")", "const", "{"], "ground_truth": ["return", "RegMasks", ".", "get", "(", "TargetRegisterInfo", "::", "stackSlot2Index", "(", "R", ")", ")", ";"], "File": "RDFRegisters", "Func": "getRegMaskBits", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18257, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Negate", "=", "!", "Negate", ";", "return", "SearchLoopIntrinsic", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "CC", ",", "Imm", ",", "Negate", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "auto", "*", "Const", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Const", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Const", "->", "isNullValue", "(", ")", ")", "Imm", "=", "<NUM_LIT>", ";", "else", "if", "(", "Const", "->", "isOne", "(", ")", ")", "Imm", "=", "<NUM_LIT>", ";", "else", "return", "SDValue", "(", ")", ";", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "return", "SearchLoopIntrinsic", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "CC", ",", "Imm", ",", "Negate", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "unsigned", "IntOp", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "IntOp", "!=", "<STR_LIT>", "&&", "IntOp", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "return", "N", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering (2)6", "Func": "SearchLoopIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18258, "Length": 166, "Cover_Rate": 0.6217228464419475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DefRelocModel", "==", "Reloc", "::", "Default", ")", "setRelocationModel", "(", "Reloc", "::", "Static", ")", ";", "PM", ".", "add", "(", "create<ISA_LIT>ObjectCodeEmitterPass", "(", "*", "this", ",", "OCE", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine16", "Func": "addCodeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18259, "Length": 32, "Cover_Rate": 0.6274509803921569, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "OpIdx", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MIB", ".", "addImm", "(", "(", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getImm", "(", ")", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector", "Func": "renderExtractSWZ", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18260, "Length": 32, "Cover_Rate": 0.6274509803921569, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "SI", ".", "isUnordered", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "ExperimentalUnorderedISEL", ";"], "File": "X86ISelLowering (2)5", "Func": "lowerAtomicStoreAsStoreSDNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18261, "Length": 15, "Cover_Rate": 0.5357142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TARGET_HPUX", "&&", "TYPE_MODE", "(", "type", ")", "==", "TFmode", ")", "return", "<STR_LIT>", ";", "if", "(", "TYPE_MODE", "(", "type", ")", "==", "XFmode", ")", "return", "TARGET_HPUX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "TYPE_MODE", "(", "type", ")", "==", "RFmode", ")", "return", "<STR_LIT>", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ia641", "Func": "ia64_mangle_type", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18262, "Length": 47, "Cover_Rate": 0.42727272727272725, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isImm", "(", ")", "const", "{", "return", "!", "OpToFold", ";"], "ground_truth": ["}"], "File": "SIFoldOperands18", "Func": "isImm", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18263, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_cvtsepi64_storeu_epi32", "(", "void", "*", "__P", ",", "__mmask8", "__M", ",", "__m256i", "__A", ")", "{"], "ground_truth": ["__builtin_ia32_pmovsqd256mem_mask", "(", "(", "__v4si", "*", ")", "__P", ",", "(", "__v4di", ")", "__A", ",", "__M", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_mask_cvtsepi64_storeu_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18264, "Length": 42, "Cover_Rate": 0.9767441860465116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "set_optab_libfunc", "(", "smod_optab", ",", "SImode", ",", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "smod_optab", ",", "DImode", ",", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "umod_optab", ",", "SImode", ",", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "umod_optab", ",", "DImode", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["MEM_LIBFUNCS_INIT", ";"], "File": "ia64", "Func": "ia64_vms_init_libfuncs", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18265, "Length": 38, "Cover_Rate": 0.4634146341463415, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Legalizer", ".", "get", "(", ")", ";"], "ground_truth": ["}"], "File": "SPIRVSubtarget", "Func": "getLegalizerInfo", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18266, "Length": 8, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_psubd512_mask", "(", "(", "__v16si", ")", "__A", ",", "(", "__v16si", ")", "__B", ",", "(", "__v16si", ")", "_mm512_setzero_si512", "(", ")", ",", "(", "__mmask16", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_maskz_sub_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18267, "Length": 30, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Impl", "(", "PredicateDefinition", "*", "pub", ")", ":", "Pub", "(", "*", "pub", ")", ",", "type", "(", "DefinitionType", "::", "Simple", ")", "{"], "ground_truth": ["}"], "File": "PredicateDefinition", "Func": "Impl", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 18268, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Micro<ISA_LIT>SizeReduce", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "static_cast", "<", "const", "<ISA_LIT>Subtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ";", "if", "(", "!", "Subtarget", "->", "inMicro<ISA_LIT>Mode", "(", ")", "||", "!", "Subtarget", "->", "has<ISA_LIT>32r2", "(", ")", ")", "return", "false", ";", "<ISA_LIT>II", "=", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "Subtarget", "->", "getInstrInfo", "(", ")", ")", ";"], "ground_truth": ["bool", "Modified", "=", "false", ";"], "File": "MicroMipsSizeReduction9", "Func": "runOnMachineFunction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18269, "Length": 67, "Cover_Rate": 0.6203703703703703, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "PTXRegAlloc", "Func": "getPassName", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18270, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "m_state", "=", "EMPTY", ";"], "ground_truth": ["}"], "File": "riscv-vsetvl", "Func": "set_empty", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18271, "Length": 5, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Constraint", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{"], "ground_truth": ["switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{"], "File": "SparcISelLowering18", "Func": "getConstraintType", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18272, "Length": 19, "Cover_Rate": 0.3064516129032258, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_sll_pi16", "(", "__m64", "__m", ",", "__m64", "__count", ")", "{", "return", "(", "__m64", ")", "__builtin_ia32_psllw", "(", "(", "__v4hi", ")", "__m", ",", "(", "long", "long", ")", "__count", ")", ";"], "ground_truth": ["}"], "File": "mmintrin5", "Func": "_mm_sll_pi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18273, "Length": 37, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "mode", "==", "VOIDmode", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["return", "CEIL", "(", "GET_MODE_SIZE", "(", "mode", ")", ",", "UNITS_PER_WORD", ")", ";"], "File": "cris", "Func": "cris_hard_regno_nregs", "Target": "cris", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 18274, "Length": 20, "Cover_Rate": 0.6060606060606061, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "GCNPassConfig", "::", "addFastRegAlloc", "(", "FunctionPass", "*", "RegAllocPass", ")", "{", "insertPass", "(", "&", "TwoAddressInstructionPassID", ",", "&", "<ISA_LIT>LowerControlFlowID", ",", "false", ")", ";", "TargetPassConfig", "::", "addFastRegAlloc", "(", "RegAllocPass", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine84", "Func": "addFastRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18275, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCInst", "LabelInst", ";", "LabelInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["LabelInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "MAI", "->", "getOrCreateMBBRegister", "(", "MBB", ")", ")", ")", ";"], "File": "SPIRVAsmPrinter1", "Func": "emitOpLabel", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18276, "Length": 27, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Size", "=", "getSizeInBits", "(", "MI", ".", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "*", "TRI", ")", ";", "OpdsMapping", "[", "I", "]", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "Size", ")", ";", "}"], "ground_truth": ["return", "getInstructionMapping", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "getOperandsMapping", "(", "OpdsMapping", ")", ",", "MI", ".", "getNumOperands", "(", ")", ")", ";"], "File": "AMDGPURegisterBankInfo", "Func": "getDefaultMappingAllVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18277, "Length": 54, "Cover_Rate": 0.38028169014084506, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "align", "=", "INTVAL", "(", "XEXP", "(", "XVECEXP", "(", "pat", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";", "unsigned", "long", "n_bytes", "=", "INTVAL", "(", "XEXP", "(", "XVECEXP", "(", "pat", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";", "unsigned", "int", "n_insns", "=", "<NUM_LIT>", ";", "if", "(", "align", ">", "(", "TARGET_64BIT", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", "align", "=", "(", "TARGET_64BIT", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "n_insns", "=", "<NUM_LIT>", ";", "if", "(", "n_bytes", "%", "(", "<NUM_LIT>", "*", "align", ")", "!=", "<NUM_LIT>", ")", "{", "if", "(", "(", "n_bytes", "%", "(", "<NUM_LIT>", "*", "align", ")", ")", ">=", "align", ")", "n_insns", "+=", "<NUM_LIT>", ";", "if", "(", "(", "n_bytes", "%", "align", ")", "!=", "<NUM_LIT>", ")", "n_insns", "+=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "pa", "Func": "compute_cpymem_length", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18278, "Length": 120, "Cover_Rate": 0.8391608391608392, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "OutStreamer", ".", "EmitSymbolValue", "(", "DyldStubBindingHelper", ",", "<NUM_LIT>", ")", ";", "}", "}", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "return", ";", "}", "const", "MCSection", "*", "StubSection", "=", "OutContext", ".", "getMachOSection", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "MachO", "::", "S_SYMBOL_STUBS", "|", "MachO", "::", "S_ATTR_PURE_INSTRUCTIONS", ",", "<NUM_LIT>", ",", "SectionKind", "::", "getText", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MCSymbol", "*", "Stub", "=", "Stubs", "[", "i", "]", ".", "first", ";", "MCSymbol", "*", "RawSym", "=", "Stubs", "[", "i", "]", ".", "second", ".", "getPointer", "(", ")", ";", "MCSymbol", "*", "LazyPtr", "=", "GetLazyPtr", "(", "Stub", ",", "OutContext", ")", ";", "const", "MCExpr", "*", "LazyPtrExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "LazyPtr", ",", "OutContext", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "StubSection", ")", ";", "EmitAlignment", "(", "<NUM_LIT>", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "Stub", ")", ";", "OutStreamer", ".", "EmitSymbolAttribute", "(", "RawSym", ",", "MCSA_IndirectSymbol", ")", ";", "const", "MCExpr", "*", "LazyPtrHa16", "=", "<ISA_LIT>MCExpr", "::", "CreateHa", "(", "LazyPtrExpr", ",", "isDarwin", ",", "OutContext", ")", ";", "EmitToStreamer", "(", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addExpr", "(", "LazyPtrHa16", ")", ")", ";", "const", "MCExpr", "*", "LazyPtrLo16", "=", "<ISA_LIT>MCExpr", "::", "CreateLo", "(", "LazyPtrExpr", ",", "isDarwin", ",", "OutContext", ")", ";", "EmitToStreamer", "(", "OutStreamer", ",", "MCInstBuilder", "(", "is<ISA_LIT>64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addExpr", "(", "LazyPtrLo16", ")", ".", "addExpr", "(", "LazyPtrLo16", ")", ".", "addReg", "(", "<STR_LIT>", ")", ")", ";", "EmitToStreamer", "(", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ")", ";", "EmitToStreamer", "(", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["OutStreamer", ".", "SwitchSection", "(", "LSPSection", ")", ";"], "File": "PPCAsmPrinter2", "Func": "EmitFunctionStubs", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18279, "Length": 273, "Cover_Rate": 0.312, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", ")", "{", "Register", "DestReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "uint64_t", "ImmValue", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "B", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addImm", "(", "ImmValue", ")", ";", "B", ".", "erase", "(", "&", "MI", ")", ";", "}", "else", "if", "(", "Opc", "==", "<STR_LIT>", ")", "{", "Register", "DestReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "int64_t", "ImmValue", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "Register", "DestLo", "=", "TRI", "->", "getSubReg", "(", "DestReg", ",", "<STR_LIT>", ")", ";", "Register", "DestHi", "=", "TRI", "->", "getSubReg", "(", "DestReg", ",", "<STR_LIT>", ")", ";", "int32_t", "LowWord", "=", "(", "ImmValue", "&", "<NUM_LIT>", ")", ";", "int32_t", "HighWord", "=", "(", "ImmValue", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "BuildMI", "(", "B", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DestLo", ")", ".", "addImm", "(", "LowWord", ")", ";"], "ground_truth": ["BuildMI", "(", "B", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DestHi", ")", ".", "addImm", "(", "HighWord", ")", ";"], "File": "HexagonSplitConst32AndConst6419", "Func": "runOnMachineFunction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18280, "Length": 224, "Cover_Rate": 0.5758354755784062, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Op", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "PPCISelLowering100", "Func": "LowerTRUNCATE", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18281, "Length": 39, "Cover_Rate": 0.6610169491525424, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "sparc_builtin_setjmp_frame_value", "(", "void", ")", "{"], "ground_truth": ["return", "hard_frame_pointer_rtx", ";"], "File": "sparc4", "Func": "sparc_builtin_setjmp_frame_value", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18282, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_u64_p8", "(", "poly8x8_t", "__a", ")", "{"], "ground_truth": ["return", "(", "uint64x1_t", ")", "__a", ";"], "File": "arm", "Func": "neon2_vreinterpret_u64_p8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18283, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetStreamer", "::", "emitDirectiveCpRestore", "(", "StoreInsts", ",", "Offset", ")", ";"], "ground_truth": ["if", "(", "!", "Pic", "||", "(", "getABI", "(", ")", ".", "IsN32", "(", ")", "||", "getABI", "(", ")", ".", "IsN64", "(", ")", ")", ")", "return", ";"], "File": "MipsTargetStreamer2", "Func": "emitDirectiveCpRestore", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18284, "Length": 34, "Cover_Rate": 0.4657534246575342, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "size_t", "I", "=", "<NUM_LIT>", ",", "E", "=", "SortedIntervals", ".", "size", "(", ")", ";", "I", "<", "E", ";", "++", "I", ")", "{", "LiveInterval", "*", "LI", "=", "SortedIntervals", "[", "I", "]", ";", "unsigned", "Old", "=", "LI", "->", "reg", ";", "size_t", "Color", "=", "I", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", "->", "getRegClass", "(", "Old", ")", ";", "if", "(", "!", "MRI", "->", "isLiveIn", "(", "Old", ")", ")", "for", "(", "unsigned", "C", ":", "UsedColors", ".", "set_bits", "(", ")", ")", "{", "if", "(", "MRI", "->", "getRegClass", "(", "SortedIntervals", "[", "C", "]", "->", "reg", ")", "!=", "RC", ")", "continue", ";", "for", "(", "LiveInterval", "*", "OtherLI", ":", "Assignments", "[", "C", "]", ")", "if", "(", "!", "OtherLI", "->", "empty", "(", ")", "&&", "OtherLI", "->", "overlaps", "(", "*", "LI", ")", ")", "goto", "continue_outer", ";", "Color", "=", "C", ";", "break", ";", "continue_outer", ":", ";", "}", "unsigned", "New", "=", "SortedIntervals", "[", "Color", "]", "->", "reg", ";", "SlotMapping", "[", "I", "]", "=", "New", ";", "Changed", "|=", "Old", "!=", "New", ";", "UsedColors", ".", "set", "(", "Color", ")", ";", "Assignments", "[", "Color", "]", ".", "push_back", "(", "LI", ")", ";", "if", "(", "Old", "!=", "New", "&&", "MFI", ".", "isFrameBaseVirtual", "(", ")", "&&", "MFI", ".", "getFrameBaseVreg", "(", ")", "==", "Old", ")", "MFI", ".", "setFrameBaseVreg", "(", "New", ")", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Register", "::", "virtReg2Index", "(", "LI", "->", "reg", ")", "<<", "<STR_LIT>", "<<", "Register", "::", "virtReg2Index", "(", "New", ")", "<<", "<STR_LIT>", ")", ";"], "File": "WebAssemblyRegColoring13", "Func": "runOnMachineFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18285, "Length": 233, "Cover_Rate": 0.330028328611898, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "continue", ";", "}", "if", "(", "Op", ".", "isImm", "(", ")", "&&", "Op", ".", "getImmTy", "(", ")", "==", "<ISA_LIT>Operand", "::", "ImmTyNone", ")", "{", "Op", ".", "addImmOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "continue", ";", "}", "HasLdsModifier", "=", "Op", ".", "isLDS", "(", ")", ";", "if", "(", "Op", ".", "isToken", "(", ")", ")", "{", "continue", ";", "}", "assert", "(", "Op", ".", "isImm", "(", ")", ")", ";", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "i", ";", "}", "if", "(", "IsLdsOpcode", "&&", "!", "HasLdsModifier", ")", "{", "int", "NoLdsOpcode", "=", "<STR_LIT>", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "NoLdsOpcode", "!=", "-", "<NUM_LIT>", ")", "{", "Inst", ".", "setOpcode", "(", "NoLdsOpcode", ")", ";", "IsLdsOpcode", "=", "false", ";", "}", "}", "if", "(", "IsAtomicReturn", ")", "{", "MCInst", "::", "iterator", "I", "=", "Inst", ".", "begin", "(", ")", ";", "Inst", ".", "insert", "(", "I", ",", "*", "I", ")", ";", "}", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "<ISA_LIT>Operand", "::", "ImmTyOffset", ")", ";", "if", "(", "!", "IsAtomic", ")", "{"], "ground_truth": ["addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "<ISA_LIT>Operand", "::", "ImmTyGLC", ")", ";"], "File": "AMDGPUAsmParser19", "Func": "cvtMubufImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18286, "Length": 175, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ErrorLoc", "=", "IdLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "<NUM_LIT>", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IdLoc", ",", "<STR_LIT>", ")", ";", "ErrorLoc", "=", "(", "(", "<ISA_LIT>Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IdLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "<STR_LIT>", ")", ";", "}", "default", ":", "break", ";", "}"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "DLXAsmParser", "Func": "MatchAndEmitInstruction", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18287, "Length": 80, "Cover_Rate": 0.449438202247191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "dl", "=", "Op", ".", "getNode", "(", ")", "->", "getDebugLoc", "(", ")", ";", "SDValue", "Vec", "=", "Op", ".", "getNode", "(", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Idx", "=", "Op", ".", "getNode", "(", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "Op", ".", "getNode", "(", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "is128BitVector", "(", ")", "&&", "Vec", ".", "getNode", "(", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "is256BitVector", "(", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Idx", ")", ")", "{"], "File": "X86ISelLowering117", "Func": "LowerEXTRACT_SUBVECTOR", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18288, "Length": 82, "Cover_Rate": 0.5734265734265734, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>GenSubtargetInfo", "STI", "(", "TM", ".", "getTargetTriple", "(", ")", ",", "TM", ".", "getTargetCPU", "(", ")", ",", "TM", ".", "getTargetFeatureString", "(", ")", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "substitutePass", "(", "&", "PostRASchedulerID", ",", "&", "PostMachineSchedulerID", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMTargetMachine", "Func": "ARMPassConfig", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18289, "Length": 42, "Cover_Rate": 0.56, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "reg_src", "=", "true_regnum", "(", "src", ")", ";", "if", "(", "reg_src", "==", "reg_base", ")", "avr_asm_len", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "TINY_ADIW", "(", "%", "I0", ",", "%", "J0", ",", "%", "o0", "+", "<NUM_LIT>", ")", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";", "else", "avr_asm_len", "(", "TINY_ADIW", "(", "%", "I0", ",", "%", "J0", ",", "%", "o0", "+", "<NUM_LIT>", ")", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";", "if", "(", "!", "reg_unused_after", "(", "insn", ",", "XEXP", "(", "base", ",", "<NUM_LIT>", ")", ")", ")", "avr_asm_len", "(", "TINY_SBIW", "(", "%", "I0", ",", "%", "J0", ",", "%", "o0", ")", ",", "op", ",", "plen", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "avr", "Func": "avr_out_movhi_mr_r_reg_disp_tiny", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 18290, "Length": 116, "Cover_Rate": 0.6590909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "SPAdj", ";", "}", "if", "(", "MI", ".", "isCall", "(", ")", ")", "{", "const", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "auto", "I", "=", "++", "MachineBasicBlock", "::", "const_iterator", "(", "MI", ")", ";", "for", "(", "auto", "E", "=", "MBB", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "getCallFrameDestroyOpcode", "(", ")", "||", "I", "->", "isCall", "(", ")", ")", "break", ";", "}", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "getCallFrameDestroyOpcode", "(", ")", ")", "return", "<NUM_LIT>", ";", "return", "-", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "}", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "X86InstrInfo (2)3", "Func": "getSPAdjust", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18291, "Length": 132, "Cover_Rate": 0.4981132075471698, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Count", "-=", "HEXAGON_INSTR_SIZE", ";", "uint32_t", "ParseBits", "=", "(", "Count", "%", "(", "MaxPacketSize", "*", "HEXAGON_INSTR_SIZE", ")", ")", "?", "ParseIn", ":", "ParseEnd", ";", "<STR_LIT>", "::", "write", "<", "uint32_t", ">", "(", "OS", ",", "Nopcode", "|", "ParseBits", ",", "Endian", ")", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "HexagonAsmBackend15", "Func": "writeNopData", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18292, "Length": 41, "Cover_Rate": 0.36936936936936937, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Static", ")", "{", "if", "(", "MO", ".", "getType", "(", ")", "==", "MachineOperand", "::", "MO_GlobalAddress", ")", "{", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "if", "(", "GV", "->", "isDeclaration", "(", ")", "||", "GV", "->", "isWeakForLinker", "(", ")", ")", "{", "FnStubInfo", "&", "FnInfo", "=", "FnStubs", "[", "Mang", "->", "getMangledName", "(", "GV", ")", "]", ";", "FnInfo", ".", "Init", "(", "GV", ",", "Mang", ")", ";", "O", "<<", "FnInfo", ".", "Stub", ";", "return", ";", "}", "}", "if", "(", "MO", ".", "getType", "(", ")", "==", "MachineOperand", "::", "MO_ExternalSymbol", ")", "{"], "ground_truth": ["FnStubInfo", "&", "FnInfo", "=", "FnStubs", "[", "Mang", "->", "makeNameProper", "(", "MO", ".", "getSymbolName", "(", ")", ")", "]", ";"], "File": "PPCAsmPrinter18", "Func": "printCallOperand", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18293, "Length": 127, "Cover_Rate": 0.7341040462427746, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "MI", "=", "&", "*", "MII", ";", "LiveCPSR", "=", "UpdateCPSRUse", "(", "*", "MI", ",", "LiveCPSR", ")", ";", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "::", "iterator", "OPI", "=", "ReduceOpcodeMap", ".", "find", "(", "Opcode", ")", ";", "if", "(", "OPI", "!=", "ReduceOpcodeMap", ".", "end", "(", ")", ")", "{", "const", "ReduceEntry", "&", "Entry", "=", "ReduceTable", "[", "OPI", "->", "second", "]", ";", "if", "(", "Entry", ".", "Special", ")", "{", "if", "(", "ReduceSpecial", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ")", ")", "{", "Modified", "=", "true", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "prior", "(", "NextMII", ")", ";", "MI", "=", "&", "*", "I", ";", "}", "goto", "ProcessNext", ";", "}", "if", "(", "Entry", ".", "NarrowOpc2", "&&", "ReduceTo2Addr", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ")", ")", "{", "Modified", "=", "true", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "prior", "(", "NextMII", ")", ";", "MI", "=", "&", "*", "I", ";", "goto", "ProcessNext", ";"], "ground_truth": ["}"], "File": "Thumb2SizeReduction35", "Func": "ReduceMBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18294, "Length": 155, "Cover_Rate": 0.4783950617283951, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CCState", "::", "AnalyzeCallResult", "(", "Ins", ",", "Fn", ")", ";"], "ground_truth": ["OriginalArgWasF128", ".", "clear", "(", ")", ";"], "File": "MipsISelLowering127", "Func": "AnalyzeCallResult", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18295, "Length": 15, "Cover_Rate": 0.3191489361702128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LoReg", "=", "getSubReg", "(", "Reg", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["HiReg", "=", "getSubReg", "(", "Reg", ",", "<STR_LIT>", ")", ";"], "File": "AVRRegisterInfo1", "Func": "splitReg", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18296, "Length": 18, "Cover_Rate": 0.32727272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "if", "(", "parseOperand", "(", "Operands", ",", "Name", ")", "!=", "MatchOperand_Success", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "}", "while", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", "||", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Plus", ")", ")", "{", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Plus", ")", ")", "{", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "parseOperand", "(", "Operands", ",", "Name", ")", "!=", "MatchOperand_Success", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";"], "ground_truth": ["return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";"], "File": "SparcAsmParser1", "Func": "ParseInstruction", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18297, "Length": 131, "Cover_Rate": 0.4645390070921986, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "LoadInp", "=", "LoadOperand", "(", "DAG", ",", "DL", ",", "<STR_LIT>", ",", "CondNode", ")", ";", "SDValue", "CondCode", "=", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "CondCode", ",", "LoadInp", ",", "BBlock", "}", ";", "SDValue", "BrConstcc", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Ops", ")", ";", "TransferNodeFlagsWithGlue", "(", "CondNode", ",", "BrConstcc", ")", ";"], "ground_truth": ["return", "BrConstcc", ";"], "File": "JVMISelLowering", "Func": "LowerConstantCondition", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18298, "Length": 69, "Cover_Rate": 0.5798319327731093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "case", "<NUM_LIT>", ":", "{", "int", "reg0", "=", "true_regnum", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "int", "reg1", "=", "true_regnum", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "reg0", "==", "reg1", "+", "<NUM_LIT>", ")", "return", "*", "len", "=", "<NUM_LIT>", ",", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ")", ";", "if", "(", "AVR_HAVE_MOVW", ")", "return", "*", "len", "=", "<NUM_LIT>", ",", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ")", ";", "else", "return", "*", "len", "=", "<NUM_LIT>", ",", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ")", ";", "}", "case", "<NUM_LIT>", ":"], "ground_truth": ["return", "*", "len", "=", "<NUM_LIT>", ",", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ")", ";"], "File": "avr4", "Func": "lshrsi3_out", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 18299, "Length": 102, "Cover_Rate": 0.3128834355828221, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "SDValue", "NewOp", "=", "lowerVectorIntExtend", "(", "Op", ",", "DAG", ")", ";", "if", "(", "NewOp", ".", "getNode", "(", ")", ")", "return", "NewOp", ";", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "{", "SDValue", "NewOp", "=", "RewriteAsNarrowerShuffle", "(", "SVOp", ",", "DAG", ",", "dl", ")", ";", "if", "(", "NewOp", ".", "getNode", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "NewOp", ")", ";", "}", "else", "if", "(", "(", "VT", "==", "<STR_LIT>", "||", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", "->", "hasSSE2", "(", ")", ")", ")", ")", "{", "if", "(", "<STR_LIT>", "(", "V2", ".", "getNode", "(", ")", ")", ")", "{", "SDValue", "NewOp", "=", "RewriteAsNarrowerShuffle", "(", "SVOp", ",", "DAG", ",", "dl", ")", ";", "if", "(", "NewOp", ".", "getNode", "(", ")", ")", "{", "EVT", "NewVT", "=", "NewOp", ".", "getValueType", "(", ")", ";", "if", "(", "isCommutedMOVLMask", "(", "cast", "<", "ShuffleVectorSDNode", ">", "(", "NewOp", ")", "->", "getMask", "(", ")", ",", "NewVT", ",", "true", ",", "false", ")", ")", "return", "getVZextMovL", "(", "VT", ",", "NewVT", ",", "NewOp", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ",", "Subtarget", ",", "dl", ")", ";", "}", "}", "else", "if", "(", "<STR_LIT>", "(", "V1", ".", "getNode", "(", ")", ")", ")", "{", "SDValue", "NewOp", "=", "RewriteAsNarrowerShuffle", "(", "SVOp", ",", "DAG", ",", "dl", ")", ";", "if", "(", "NewOp", ".", "getNode", "(", ")", ")", "{", "EVT", "NewVT", "=", "NewOp", ".", "getValueType", "(", ")", ";", "if", "(", "isMOVLMask", "(", "cast", "<", "ShuffleVectorSDNode", ">", "(", "NewOp", ")", "->", "getMask", "(", ")", ",", "NewVT", ")", ")", "return", "getVZextMovL", "(", "VT", ",", "NewVT", ",", "NewOp", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ",", "Subtarget", ",", "dl", ")", ";", "}"], "ground_truth": ["}"], "File": "X86ISelLowering142", "Func": "NormalizeVectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18300, "Length": 271, "Cover_Rate": 0.5865800865800865, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "imask", "&", "(", "<NUM_LIT>", "<<", "REG_RA", ")", ")", "{", "emit_frame_store", "(", "REG_RA", ",", "sa_reg", ",", "sa_bias", ",", "reg_offset", ")", ";", "imask", "&=", "~", "(", "<NUM_LIT>", "<<", "REG_RA", ")", ";", "reg_offset", "+=", "<NUM_LIT>", ";", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "if", "(", "imask", "&", "(", "<NUM_LIT>", "<<", "i", ")", ")", "{", "emit_frame_store", "(", "i", ",", "sa_reg", ",", "sa_bias", ",", "reg_offset", ")", ";", "reg_offset", "+=", "<NUM_LIT>", ";", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "if", "(", "fmask", "&", "(", "<NUM_LIT>", "<<", "i", ")", ")", "{", "emit_frame_store", "(", "i", "+", "<NUM_LIT>", ",", "sa_reg", ",", "sa_bias", ",", "reg_offset", ")", ";", "reg_offset", "+=", "<NUM_LIT>", ";", "}", "if", "(", "TARGET_ABI_OPEN_VMS", ")", "{", "if", "(", "alpha_procedure_type", "==", "PT_REGISTER", ")", "{", "rtx_insn", "*", "insn", "=", "emit_move_insn", "(", "gen_rtx_REG", "(", "DImode", ",", "vms_save_fp_regno", ")", ",", "hard_frame_pointer_rtx", ")", ";", "add_reg_note", "(", "insn", ",", "REG_CFA_REGISTER", ",", "NULL", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}", "if", "(", "alpha_procedure_type", "!=", "PT_NULL", "&&", "vms_base_regno", "!=", "REG_PV", ")", "emit_insn", "(", "gen_force_movdi", "(", "gen_rtx_REG", "(", "DImode", ",", "vms_base_regno", ")", ",", "gen_rtx_REG", "(", "DImode", ",", "REG_PV", ")", ")", ")", ";", "if", "(", "alpha_procedure_type", "!=", "PT_NULL", "&&", "vms_unwind_regno", "==", "HARD_FRAME_POINTER_REGNUM", ")", "FRP", "(", "emit_move_insn", "(", "hard_frame_pointer_rtx", ",", "stack_pointer_rtx", ")", ")", ";", "if", "(", "crtl", "->", "outgoing_args_size", "!=", "<NUM_LIT>", ")", "{", "rtx_insn", "*", "seq", "=", "emit_move_insn", "(", "stack_pointer_rtx", ",", "plus_constant", "(", "Pmode", ",", "hard_frame_pointer_rtx", ",", "-", "(", "ALPHA_ROUND", "(", "crtl", "->", "outgoing_args_size", ")", ")", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "seq", ")", "=", "!", "frame_pointer_needed", ";", "}", "}", "else", "{", "if", "(", "frame_pointer_needed", ")", "{", "if", "(", "TARGET_CAN_FAULT_IN_PROLOGUE", ")", "FRP", "(", "emit_move_insn", "(", "hard_frame_pointer_rtx", ",", "stack_pointer_rtx", ")", ")", ";", "else", "FRP", "(", "emit_insn", "(", "gen_init_fp", "(", "hard_frame_pointer_rtx", ",", "stack_pointer_rtx", ",", "sa_reg", ")", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "alpha5", "Func": "alpha_expand_prologue", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 18301, "Length": 297, "Cover_Rate": 0.31329113924050633, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "OpReg", "=", "getRegForValue", "(", "V", ")", ";", "if", "(", "OpReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ResultReg", ")", ".", "addReg", "(", "OpReg", ")", ";"], "File": "X86FastISel39", "Func": "X86SelectFPExt", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18302, "Length": 53, "Cover_Rate": 0.4140625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "count", ";", "i", "++", ")", "emit_move_insn", "(", "gen_rtx_REG", "(", "mode", ",", "rdest", "+", "count", "-", "i", "-", "<NUM_LIT>", ")", ",", "gen_rtx_REG", "(", "mode", ",", "rsrc", "+", "count", "-", "i", "-", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "aarch642", "Func": "aarch64_simd_emit_reg_reg_move", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18303, "Length": 44, "Cover_Rate": 0.3142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "LoVT", ".", "getVectorNumElements", "(", ")", "+", "(", "HiVT", ".", "isVector", "(", ")", "?", "HiVT", ".", "getVectorNumElements", "(", ")", ":", "<NUM_LIT>", ")", "<=", "N", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", "&&", "<STR_LIT>", ")", ";", "auto", "IdxTy", "=", "getVectorIdxTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "LoVT", ",", "N", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "IdxTy", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "HiVT", ".", "isVector", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DL", ",", "HiVT", ",", "N", ",", "DAG", ".", "getConstant", "(", "LoVT", ".", "getVectorNumElements", "(", ")", ",", "DL", ",", "IdxTy", ")", ")", ";"], "ground_truth": ["return", "std", "::", "make_pair", "(", "Lo", ",", "Hi", ")", ";"], "File": "AMDGPUISelLowering (2)2", "Func": "splitVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18304, "Length": 125, "Cover_Rate": 0.7352941176470589, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm", "::", "StringRef", "fde_region", "=", "createFDERegionForPLT", "(", ")", ";", "EhFrame", "::", "CIE", "*", "cie", "=", "new", "EhFrame", "::", "GeneratedCIE", "(", "cie_region", ")", ";", "EhFrame", "::", "FDE", "*", "fde", "=", "new", "EhFrame", "::", "GeneratedFDE", "(", "fde_region", ",", "*", "cie", ")", ";", "uint8_t", "aug_data", "=", "(", "uint8_t", ")", "(", "llvm", "::", "dwarf", "::", "DW_EH_PE_pcrel", "|", "llvm", "::", "dwarf", "::", "DW_EH_PE_sdata4", ")", ";", "cie", "->", "setFDEEncode", "(", "aug_data", ")", ";", "cie", "->", "setAugmentationData", "(", "std", "::", "string", "(", "<NUM_LIT>", ",", "aug_data", ")", ")", ";", "EhFrame", "::", "cie_iterator", "i", "=", "eh_frame", "->", "cie_begin", "(", ")", ";", "for", "(", "EhFrame", "::", "cie_iterator", "e", "=", "eh_frame", "->", "cie_end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "EhFrame", "::", "CIE", "&", "exist_cie", "=", "*", "*", "i", ";", "if", "(", "exist_cie", "==", "*", "cie", ")", "{", "SectionData", "::", "iterator", "cur_iter", "(", "exist_cie", ")", ";", "frag_list", ".", "insertAfter", "(", "cur_iter", ",", "fde", ")", ";"], "ground_truth": ["fde", "->", "setCIE", "(", "exist_cie", ")", ";"], "File": "X86LDBackend", "Func": "addEhFrameForPLT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18305, "Length": 155, "Cover_Rate": 0.5290102389078498, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "op", "[", "arity", "]", "=", "expand_expr", "(", "arg", ",", "NULL_RTX", ",", "insn_op", "->", "mode", ",", "EXPAND_NORMAL", ")", ";", "if", "(", "CONST_INT_P", "(", "op", "[", "arity", "]", ")", "&&", "SCALAR_INT_MODE_P", "(", "insn_op", "->", "mode", ")", "&&", "GET_MODE", "(", "op", "[", "arity", "]", ")", "!=", "insn_op", "->", "mode", ")", "op", "[", "arity", "]", "=", "GEN_INT", "(", "trunc_int_for_mode", "(", "INTVAL", "(", "op", "[", "arity", "]", ")", ",", "insn_op", "->", "mode", ")", ")", ";", "if", "(", "POINTER_TYPE_P", "(", "TREE_TYPE", "(", "arg", ")", ")", "&&", "insn_op", "->", "predicate", "!=", "address_operand", ")", "op", "[", "arity", "]", "=", "gen_rtx_MEM", "(", "insn_op", "->", "mode", ",", "op", "[", "arity", "]", ")", ";", "if", "(", "op_flags", "==", "O_ELEM", ")", "{", "gcc_assert", "(", "last_vec_mode", "!=", "VOIDmode", ")", ";", "op", "[", "arity", "]", "=", "simplify_expand_binop", "(", "SImode", ",", "code_to_optab", "(", "AND", ")", ",", "op", "[", "arity", "]", ",", "GEN_INT", "(", "GET_MODE_NUNITS", "(", "last_vec_mode", ")", "-", "<NUM_LIT>", ")", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "}", "if", "(", "VECTOR_MODE_P", "(", "insn_op", "->", "mode", ")", ")", "last_vec_mode", "=", "insn_op", "->", "mode", ";", "if", "(", "insn_op", "->", "predicate", "(", "op", "[", "arity", "]", ",", "insn_op", "->", "mode", ")", ")", "{"], "ground_truth": ["arity", "++", ";"], "File": "s390", "Func": "FOR_EACH_CALL_EXPR_ARG", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 18306, "Length": 189, "Cover_Rate": 0.3176470588235294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AddressingMode", "(", "AddrForm", "form", ",", "DispRange", "dr", ")", ":", "Form", "(", "form", ")", ",", "DR", "(", "dr", ")", ",", "Disp", "(", "<NUM_LIT>", ")", ",", "IncludesDynAlloc", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "SystemZISelDAGToDAG22", "Func": "SystemZAddressingMode", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18307, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "ArgDescriptor", "(", "Reg", ",", "Mask", ",", "true", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUArgumentUsageInfo15", "Func": "createStack", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18308, "Length": 13, "Cover_Rate": 0.48148148148148145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "{", "assert", "(", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ">=", "<NUM_LIT>", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "return", "true", ";", "}", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo31", "Func": "isMoveInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18309, "Length": 78, "Cover_Rate": 0.3842364532019704, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "siReg", ")", ")", "return", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "diReg", ")", ";", "if", "(", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "siReg", ")", ")", "return", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "diReg", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "X86AsmParser (2)", "Func": "doSrcDstMatch", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18310, "Length": 49, "Cover_Rate": 0.3602941176470588, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "adjustLiveRegs", "(", "LiveMask", ",", "MI", ")", ";", "if", "(", "!", "LiveMask", ")", "return", ";", "if", "(", "SecondFPRegOp", "==", "~", "<NUM_LIT>", ")", "{", "assert", "(", "StackTop", "==", "<NUM_LIT>", "&&", "FirstFPRegOp", "==", "getStackEntry", "(", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "StackTop", "=", "<NUM_LIT>", ";", "return", ";", "}", "if", "(", "StackTop", "==", "<NUM_LIT>", ")", "{", "assert", "(", "FirstFPRegOp", "==", "SecondFPRegOp", "&&", "FirstFPRegOp", "==", "getStackEntry", "(", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "NewReg", "=", "ScratchFPReg", ";", "duplicateToTop", "(", "FirstFPRegOp", ",", "NewReg", ",", "MI", ")", ";", "FirstFPRegOp", "=", "NewReg", ";", "}", "assert", "(", "StackTop", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "getStackEntry", "(", "<NUM_LIT>", ")", "==", "SecondFPRegOp", ")", "{", "assert", "(", "getStackEntry", "(", "<NUM_LIT>", ")", "==", "FirstFPRegOp", "&&", "<STR_LIT>", ")", ";", "moveToTop", "(", "FirstFPRegOp", ",", "MI", ")", ";", "}", "assert", "(", "getStackEntry", "(", "<NUM_LIT>", ")", "==", "FirstFPRegOp", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["assert", "(", "getStackEntry", "(", "<NUM_LIT>", ")", "==", "SecondFPRegOp", "&&", "<STR_LIT>", ")", ";"], "File": "X86FloatingPoint39", "Func": "handleReturn", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18311, "Length": 151, "Cover_Rate": 0.43142857142857144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCAsmBackend", "(", "uint8_t", "osABI", ")", ":", "MCAsmBackend", "(", "<STR_LIT>", ")", ",", "OSABI", "(", "osABI", ")", "{"], "ground_truth": ["}"], "File": "SystemZMCAsmBackend10", "Func": "SystemZMCAsmBackend", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18312, "Length": 17, "Cover_Rate": 0.8947368421052632, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_min_epi64", "(", "__mmask8", "__M", ",", "__m512i", "__A", ",", "__m512i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m512i", ")", "__builtin_ia32_pminsq512_mask", "(", "(", "__v8di", ")", "__A", ",", "(", "__v8di", ")", "__B", ",", "(", "__v8di", ")", "_mm512_setzero_si512", "(", ")", ",", "__M", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_maskz_min_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18313, "Length": 51, "Cover_Rate": 0.9807692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "riscv_symbol_insns", "(", "sym_type", ")", "==", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["if", "(", "!", "riscv_split_symbol_type", "(", "sym_type", ")", ")", "return", "false", ";"], "File": "riscv2", "Func": "riscv_valid_lo_sum_p", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18314, "Length": 23, "Cover_Rate": 0.3709677419354839, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>ISelDag", "(", "<ISA_LIT>TargetMachine", "&", "TM", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>DAGToDAGISel", "(", "TM", ")", ";"], "File": "NyuziISelDAGToDAG", "Func": "createNyuziISelDag", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18315, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerTLSDescCall", "(", "SDValue", "SymAddr", ",", "SDValue", "DescAddr", ",", "SDLoc", "DL", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "SDValue", "Func", ",", "Chain", ";", "Func", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "DescAddr", ")", ";", "SDValue", "Glue", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "DL", ",", "<STR_LIT>", ",", "DescAddr", ",", "Glue", ")", ";", "Glue", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "getTargetMachine", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "<ISA_LIT>RegisterInfo", "*", "A64RI", "=", "static_cast", "<", "const", "<ISA_LIT>RegisterInfo", "*", ">", "(", "TRI", ")", ";", "const", "uint32_t", "*", "Mask", "=", "A64RI", "->", "getTLSDescCallPreservedMask", "(", ")", ";", "std", "::", "vector", "<", "SDValue", ">", "Ops", ";"], "ground_truth": ["Ops", ".", "push_back", "(", "Chain", ")", ";"], "File": "AArch64ISelLowering109", "Func": "LowerTLSDescCall", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18316, "Length": 140, "Cover_Rate": 0.5511811023622047, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "prefix", ",", "flags", ")", ";", "dump_target_flag_bits", "(", "flags", ")", ";"], "ground_truth": ["fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";"], "File": "sparc", "Func": "dump_target_flags", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18317, "Length": 23, "Cover_Rate": 0.6052631578947368, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "FIRST_PSEUDO_REGISTER", ";", "i", "++", ")", "{", "rp", "[", "i", "]", "=", "i", ";", "age", "[", "i", "]", "=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "rl78", "Func": "reset_origins", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 18318, "Length": 29, "Cover_Rate": 0.6304347826086957, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>AsmBackend", "(", ")", "override", "{"], "ground_truth": ["}"], "File": "AGCAsmBackend", "Func": "~AGCAsmBackend", "Target": "AGC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18319, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>BaseRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{"], "ground_truth": ["return", "&", "InstrInfo", "->", "getRegisterInfo", "(", ")", ";"], "File": "ARMSubtarget (2)1", "Func": "getRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18320, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>MCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>MCInstPrinter", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>MCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>AsmBackend", ")", ";", "TargetRegistry", "::", "RegisterAsmTargetStreamer", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>AsmTargetStreamer", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterObjectTargetStreamer", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>ObjectTargetStreamer", ")", ";"], "File": "PatmosMCTargetDesc1", "Func": "LLVMInitializePatmosTargetMC", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 18321, "Length": 88, "Cover_Rate": 0.8380952380952381, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>MCCodeEmitter", "(", "MRI", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "BPFMCCodeEmitter", "Func": "createBPFMCCodeEmitter", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18322, "Length": 10, "Cover_Rate": 0.3225806451612903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "ScopedHT", ".", "lookup", "(", "Entry", ")", ".", "second", ";", "assert", "(", "Reg", ")", ";", "return", "Reg", ";"], "ground_truth": ["}"], "File": "MipsOptimizePICCall15", "Func": "getReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18323, "Length": 21, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EmitFrames", "(", "nullptr", ")", ";"], "ground_truth": ["EmitWindowsUnwindTables", "(", ")", ";"], "File": "X86WinCOFFStreamer16", "Func": "FinishImpl", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18324, "Length": 9, "Cover_Rate": 0.391304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstructionSelector", "::", "validOpRegPair", "(", "MachineRegisterInfo", "&", "MRI", ",", "unsigned", "LHSReg", ",", "unsigned", "RHSReg", ",", "unsigned", "ExpectedSize", ",", "unsigned", "ExpectedRegBankID", ")", "const", "{", "return", "MRI", ".", "getType", "(", "LHSReg", ")", "==", "MRI", ".", "getType", "(", "RHSReg", ")", "&&", "validReg", "(", "MRI", ",", "LHSReg", ",", "ExpectedSize", ",", "ExpectedRegBankID", ")", "&&", "validReg", "(", "MRI", ",", "RHSReg", ",", "ExpectedSize", ",", "ExpectedRegBankID", ")", ";"], "ground_truth": ["}"], "File": "ARMInstructionSelector (2)", "Func": "validOpRegPair", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18325, "Length": 61, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "LLVM_ATTRIBUTE_UNUSED", "verifyLeafProcRegUse", "(", "MachineRegisterInfo", "*", "MRI", ")", "{"], "ground_truth": ["for", "(", "unsigned", "reg", "=", "<STR_LIT>", ";", "reg", "<=", "<STR_LIT>", ";", "++", "reg", ")", "if", "(", "MRI", "->", "isPhysRegUsed", "(", "reg", ")", ")", "return", "false", ";"], "File": "SparcFrameLowering (2)1", "Func": "verifyLeafProcRegUse", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18326, "Length": 36, "Cover_Rate": 0.4864864864864865, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "&", "TRI", "=", "TII", "->", "getRegisterInfo", "(", ")", ";", "if", "(", "!", "Op", "->", "isMachineOpcode", "(", ")", ")", "{", "switch", "(", "Op", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "{", "MachineRegisterInfo", "&", "MRI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ";", "unsigned", "Reg", "=", "cast", "<", "RegisterSDNode", ">", "(", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "{", "return", "MRI", ".", "getRegClass", "(", "Reg", ")", ";", "}", "return", "TRI", ".", "getPhysRegClass", "(", "Reg", ")", ";", "}", "default", ":", "return", "nullptr", ";", "}", "}", "const", "MCInstrDesc", "&", "Desc", "=", "TII", "->", "get", "(", "Op", "->", "getMachineOpcode", "(", ")", ")", ";", "int", "OpClassID", "=", "Desc", ".", "OpInfo", "[", "Op", ".", "getResNo", "(", ")", "]", ".", "RegClass", ";", "if", "(", "OpClassID", "!=", "-", "<NUM_LIT>", ")", "{", "return", "TRI", ".", "getRegClass", "(", "OpClassID", ")", ";", "}", "switch", "(", "Op", ".", "getMachineOpcode", "(", ")", ")", "{", "case", "AMDGPU", "::", "COPY_TO_REGCLASS", ":", "OpClassID", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "OpClassID", "==", "AMDGPU", "::", "VSrc_32RegClassID", "||", "OpClassID", "==", "AMDGPU", "::", "VSrc_64RegClassID", ")", "{", "return", "getRegClassForNode", "(", "DAG", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "return", "TRI", ".", "getRegClass", "(", "OpClassID", ")", ";", "case", "AMDGPU", "::", "EXTRACT_SUBREG", ":", "{"], "ground_truth": ["int", "SubIdx", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";"], "File": "SIISelLowering102", "Func": "getRegClassForNode", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18327, "Length": 248, "Cover_Rate": 0.6908077994428969, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "fusion_wrap_memory_address", "(", "rtx", "old_mem", ")", "{", "rtx", "old_addr", "=", "XEXP", "(", "old_mem", ",", "<NUM_LIT>", ")", ";", "rtvec", "v", "=", "gen_rtvec", "(", "<NUM_LIT>", ",", "old_addr", ")", ";", "rtx", "new_addr", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "v", ",", "UNSPEC_FUSION_ADDIS", ")", ";"], "ground_truth": ["return", "replace_equiv_address_nv", "(", "old_mem", ",", "new_addr", ",", "false", ")", ";"], "File": "powerpcspe", "Func": "fusion_wrap_memory_address", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18328, "Length": 49, "Cover_Rate": 0.98, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "isSALU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18329, "Length": 11, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "if", "(", "!", "SN", "->", "isTruncatingStore", "(", ")", "&&", "!", "SN", "->", "isVolatile", "(", ")", "&&", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Op1", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", "&&", "(", "Op1", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "||", "Op1", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "||", "Op1", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", ")", "{", "SDValue", "BSwapOp", "=", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "BSwapOp", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "BSwapOp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ",", "BSwapOp", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "BSwapOp", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getValueType", "(", "Op1", ".", "getValueType", "(", ")", ")", "}", ";"], "ground_truth": ["return", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ")", ",", "Ops", ",", "MemVT", ",", "SN", "->", "getMemOperand", "(", ")", ")", ";"], "File": "SystemZISelLowering121", "Func": "combineSTORE", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18330, "Length": 165, "Cover_Rate": 0.5061349693251533, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "raw_ostream", "&", "GetCommentOS", "(", ")", "{"], "ground_truth": ["if", "(", "!", "IsVerboseAsm", ")", "return", "nulls", "(", ")", ";"], "File": "PTXMCAsmStreamer", "Func": "GetCommentOS", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18331, "Length": 17, "Cover_Rate": 0.8095238095238095, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "emitMemMemImm", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "unsigned", "Op", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "uint64_t", "Size", ")", "{"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "Op", ",", "DL", ",", "getMemMemVTs", "(", "Op", ",", "DAG", ")", ",", "Chain", ",", "Dst", ",", "Src", ",", "DAG", ".", "getConstant", "(", "Size", "-", "<NUM_LIT>", ",", "DL", ",", "Src", ".", "getValueType", "(", ")", ")", ")", ";"], "File": "SystemZSelectionDAGInfo16", "Func": "emitMemMemImm", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18332, "Length": 69, "Cover_Rate": 0.9857142857142858, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AsmStr", "=", "std", "::", "string", "(", "AsmPieces", "[", "<NUM_LIT>", "]", ")", ";", "AsmPieces", ".", "clear", "(", ")", ";", "SplitString", "(", "AsmStr", ",", "AsmPieces", ",", "<STR_LIT>", ")", ";", "if", "(", "AsmPieces", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "AsmPieces", "[", "<NUM_LIT>", "]", "==", "<STR_LIT>", "&&", "AsmPieces", "[", "<NUM_LIT>", "]", "==", "<STR_LIT>", "&&", "AsmPieces", "[", "<NUM_LIT>", "]", "==", "<STR_LIT>", "&&", "IA", "->", "getConstraintString", "(", ")", ".", "compare", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "IntegerType", "*", "Ty", "=", "dyn_cast", "<", "IntegerType", ">", "(", "CI", "->", "getType", "(", ")", ")", ";", "if", "(", "Ty", "&&", "Ty", "->", "getBitWidth", "(", ")", "==", "<NUM_LIT>", ")", "return", "IntrinsicLowering", "::", "LowerToByteSwap", "(", "CI", ")", ";", "}", "break", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMISelLowering (2)5", "Func": "ExpandInlineAsm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18333, "Length": 119, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "m32c_pushm_popm", "(", "Push_Pop_Type", "ppt", ")", "{", "int", "reg_mask", "=", "<NUM_LIT>", ";", "int", "byte_count", "=", "<NUM_LIT>", ",", "bytes", ";", "int", "i", ";", "rtx", "dwarf_set", "[", "PUSHM_N", "]", ";", "int", "n_dwarfs", "=", "<NUM_LIT>", ";", "int", "nosave_mask", "=", "<NUM_LIT>", ";", "if", "(", "crtl", "->", "return_rtx", "&&", "GET_CODE", "(", "crtl", "->", "return_rtx", ")", "==", "PARALLEL", "&&", "!", "(", "crtl", "->", "calls_eh_return", "||", "cfun", "->", "machine", "->", "is_interrupt", ")", ")", "{", "rtx", "exp", "=", "XVECEXP", "(", "crtl", "->", "return_rtx", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "rtx", "rv", "=", "XEXP", "(", "exp", ",", "<NUM_LIT>", ")", ";", "int", "rv_bytes", "=", "GET_MODE_SIZE", "(", "GET_MODE", "(", "rv", ")", ")", ";", "if", "(", "rv_bytes", ">", "<NUM_LIT>", ")", "nosave_mask", "|=", "<NUM_LIT>", ";", "else", "nosave_mask", "|=", "<NUM_LIT>", ";", "if", "(", "rv_bytes", ">", "<NUM_LIT>", ")", "nosave_mask", "|=", "<NUM_LIT>", ";", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "(", "int", ")", "PUSHM_N", ";", "i", "++", ")", "{", "if", "(", "!", "need_to_save", "(", "pushm_info", "[", "i", "]", ".", "reg1", ")", ")", "continue", ";", "if", "(", "pushm_info", "[", "i", "]", ".", "bit", "&", "nosave_mask", ")", "continue", ";", "reg_mask", "|=", "pushm_info", "[", "i", "]", ".", "bit", ";", "bytes", "=", "TARGET_A16", "?", "pushm_info", "[", "i", "]", ".", "a16_bytes", ":", "pushm_info", "[", "i", "]", ".", "a24_bytes", ";", "if", "(", "ppt", "==", "PP_pushm", ")", "{", "machine_mode", "mode", "=", "(", "bytes", "==", "<NUM_LIT>", ")", "?", "HImode", ":", "SImode", ";", "rtx", "addr", ";", "addr", "=", "stack_pointer_rtx", ";", "if", "(", "byte_count", "!=", "<NUM_LIT>", ")", "addr", "=", "gen_rtx_PLUS", "(", "GET_MODE", "(", "addr", ")", ",", "addr", ",", "GEN_INT", "(", "byte_count", ")", ")", ";", "dwarf_set", "[", "n_dwarfs", "++", "]", "=", "gen_rtx_SET", "(", "gen_rtx_MEM", "(", "mode", ",", "addr", ")", ",", "gen_rtx_REG", "(", "mode", ",", "pushm_info", "[", "i", "]", ".", "reg1", ")", ")", ";", "F", "(", "dwarf_set", "[", "n_dwarfs", "-", "<NUM_LIT>", "]", ")", ";", "}", "byte_count", "+=", "bytes", ";", "}", "if", "(", "cfun", "->", "machine", "->", "is_interrupt", ")", "{", "cfun", "->", "machine", "->", "intr_pushm", "=", "reg_mask", "&", "<NUM_LIT>", ";", "reg_mask", "=", "<NUM_LIT>", ";", "byte_count", "=", "<NUM_LIT>", ";", "}", "if", "(", "cfun", "->", "machine", "->", "is_interrupt", ")", "for", "(", "i", "=", "MEM0_REGNO", ";", "i", "<=", "MEM7_REGNO", ";", "i", "++", ")", "if", "(", "need_to_save", "(", "i", ")", ")", "{", "byte_count", "+=", "<NUM_LIT>", ";", "cfun", "->", "machine", "->", "intr_pushmem", "[", "i", "-", "MEM0_REGNO", "]", "=", "<NUM_LIT>", ";", "}", "if", "(", "ppt", "==", "PP_pushm", "&&", "byte_count", ")", "{", "rtx", "note", "=", "gen_rtx_SEQUENCE", "(", "VOIDmode", ",", "rtvec_alloc", "(", "n_dwarfs", "+", "<NUM_LIT>", ")", ")", ";", "rtx", "pushm", ";", "if", "(", "reg_mask", ")", "{", "XVECEXP", "(", "note", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "=", "gen_rtx_SET", "(", "stack_pointer_rtx", ",", "gen_rtx_PLUS", "(", "GET_MODE", "(", "stack_pointer_rtx", ")", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "-", "byte_count", ")", ")", ")", ";", "F", "(", "XVECEXP", "(", "note", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "n_dwarfs", ";", "i", "++", ")", "XVECEXP", "(", "note", ",", "<NUM_LIT>", ",", "i", "+", "<NUM_LIT>", ")", "=", "dwarf_set", "[", "i", "]", ";"], "ground_truth": ["pushm", "=", "F", "(", "emit_insn", "(", "gen_pushm", "(", "GEN_INT", "(", "reg_mask", ")", ")", ")", ")", ";"], "File": "m32c", "Func": "m32c_pushm_popm", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 18334, "Length": 489, "Cover_Rate": 0.7276785714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "SL", "(", "Op", ")", ";", "EVT", "LoVT", ",", "HiVT", ";", "EVT", "LoMemVT", ",", "HiMemVT", ";", "SDValue", "Lo", ",", "Hi", ";", "std", "::", "tie", "(", "LoVT", ",", "HiVT", ")", "=", "DAG", ".", "GetSplitDestVTs", "(", "VT", ")", ";", "std", "::", "tie", "(", "LoMemVT", ",", "HiMemVT", ")", "=", "DAG", ".", "GetSplitDestVTs", "(", "MemVT", ")", ";", "std", "::", "tie", "(", "Lo", ",", "Hi", ")", "=", "DAG", ".", "SplitVector", "(", "Val", ",", "SL", ",", "LoVT", ",", "HiVT", ")", ";", "EVT", "PtrVT", "=", "BasePtr", ".", "getValueType", "(", ")", ";", "SDValue", "HiPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "PtrVT", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "LoMemVT", ".", "getStoreSize", "(", ")", ",", "PtrVT", ")", ")", ";", "MachinePointerInfo", "SrcValue", "(", "Store", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ")", ";"], "ground_truth": ["SDValue", "LoStore", "=", "DAG", ".", "getTruncStore", "(", "Chain", ",", "SL", ",", "Lo", ",", "BasePtr", ",", "SrcValue", ",", "LoMemVT", ",", "Store", "->", "isNonTemporal", "(", ")", ",", "Store", "->", "isVolatile", "(", ")", ",", "Store", "->", "getAlignment", "(", ")", ")", ";"], "File": "AMDGPUISelLowering100", "Func": "SplitVectorStore", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18335, "Length": 165, "Cover_Rate": 0.5092592592592593, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__attribute__", "(", "(", "__always_inline__", ",", "__gnu_inline__", ",", "__artificial__", ")", ")", "vmlal_high_n_s16", "(", "int32x4_t", "a", ",", "int16x8_t", "b", ",", "int16_t", "c", ")", "{", "int32x4_t", "result", ";"], "ground_truth": ["__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ",", "<STR_LIT>", "(", "c", ")", ":", ")", ";"], "File": "arm", "Func": "neon4_vmlal_high_n_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18336, "Length": 51, "Cover_Rate": 0.9272727272727272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "performSetCCCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "performMinMaxCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performFMACombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "{", "if", "(", "SDValue", "Widended", "=", "widenLoad", "(", "cast", "<", "LoadSDNode", ">", "(", "N", ")", ",", "DCI", ")", ")", "return", "Widended", ";", "LLVM_FALLTHROUGH", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "DCI", ".", "isBeforeLegalize", "(", ")", ")", "break", ";", "return", "performMemSDNodeCombine", "(", "cast", "<", "MemSDNode", ">", "(", "N", ")", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performAndCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performOrCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performXorCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performZeroExtendCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performClassCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performFCanonicalizeCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performRcpCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "SDValue", "Src", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Src", ".", "isUndef", "(", ")", ")", "return", "Src", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "performUCharToFloatCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "performCvtF32UByteNCombine", "(", "N", ",", "DCI", ")", ";"], "File": "SIISelLowering (2)3", "Func": "PerformDAGCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18337, "Length": 329, "Cover_Rate": 0.425614489003881, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OperandMatchResultTy", "<ISA_LIT>AsmParser", "::", "parseSWaitCntOps", "(", "OperandVector", "&", "Operands", ")", "{", "<STR_LIT>", "::", "IsaVersion", "ISA", "=", "<STR_LIT>", "::", "getIsaVersion", "(", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", ")", ";", "int64_t", "Waitcnt", "=", "getWaitcntBitMask", "(", "ISA", ")", ";", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "switch", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", ")", "{", "default", ":", "return", "MatchOperand_ParseFail", ";", "case", "AsmToken", "::", "Integer", ":", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Waitcnt", ")", ")", "return", "MatchOperand_ParseFail", ";", "break", ";", "case", "AsmToken", "::", "Identifier", ":", "do", "{", "if", "(", "parseCnt", "(", "Waitcnt", ")", ")", "return", "MatchOperand_ParseFail", ";", "}", "while", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", ";"], "ground_truth": ["break", ";"], "File": "AMDGPUAsmParser38", "Func": "parseSWaitCntOps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18338, "Length": 120, "Cover_Rate": 0.8275862068965517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_cmp_round_sd_mask", "(", "__mmask8", "__M", ",", "__m128d", "__X", ",", "__m128d", "__Y", ",", "const", "int", "__P", ",", "const", "int", "__R", ")", "{"], "ground_truth": ["return", "(", "__mmask8", ")", "__builtin_ia32_cmpsd_mask", "(", "(", "__v2df", ")", "__X", ",", "(", "__v2df", ")", "__Y", ",", "__P", ",", "(", "__mmask8", ")", "__M", ",", "__R", ")", ";"], "File": "avx512fintrin", "Func": "_mm_mask_cmp_round_sd_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18339, "Length": 59, "Cover_Rate": 0.9833333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "if", "(", "hasBP", "(", "MF", ")", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "VEFrameLowering", "Func": "emitEpilogueInsns", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18340, "Length": 225, "Cover_Rate": 0.7758620689655172, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "<STR_LIT>", "(", "Imm", ")", ")", "{", "case", "<STR_LIT>", "::", "Void", ":", "break", ";", "case", "<STR_LIT>", "::", "I32", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "I64", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "F32", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "F64", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "I8x16", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "I16x8", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "I32x4", ":", "O", "<<", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["case", "<STR_LIT>", "::", "F32x4", ":", "O", "<<", "<STR_LIT>", ";", "break", ";"], "File": "WebAssemblyInstPrinter20", "Func": "printWebAssemblySignatureOperand", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18341, "Length": 103, "Cover_Rate": 0.49282296650717705, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "ReplaceNode", "(", "N", ",", "getGlobalBaseReg", "(", ")", ")", ";", "return", ";", "}"], "ground_truth": ["SelectCode", "(", "N", ")", ";"], "File": "VEISelDAGToDAG", "Func": "Select", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18342, "Length": 30, "Cover_Rate": 0.4411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "config", "(", ")", ".", "options", "(", ")", ".", "hasNow", "(", ")", ")", "{", "if", "(", "pFormat", ".", "hasGOT", "(", ")", ")", "reserveOne", "(", "llvm", "::", "ELF", "::", "DT_PLTGOT", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "AArch64ELFDynamic", "Func": "reserveTargetEntries", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18343, "Length": 35, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ElemDef", "->", "removeFromParent", "(", ")", ";", "StartInsertBB", "->", "insert", "(", "StartInsertPt", ",", "ElemDef", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "ElemDef", ")", ";", "}", "else", "if", "(", "RDA", ".", "isSafeToMoveBackwards", "(", "&", "*", "StartInsertPt", ",", "ElemDef", ")", ")", "{", "StartInsertPt", "->", "removeFromParent", "(", ")", ";", "StartInsertBB", "->", "insertAfter", "(", "MachineBasicBlock", "::", "iterator", "(", "ElemDef", ")", ",", "&", "*", "StartInsertPt", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "ElemDef", ")", ";", "}", "else", "{", "MachineOperand", "Operand", "=", "ElemDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "isMovRegOpcode", "(", "ElemDef", "->", "getOpcode", "(", ")", ")", "&&", "RDA", ".", "getUniqueReachingMIDef", "(", "ElemDef", ",", "Operand", ".", "getReg", "(", ")", ".", "asMCReg", "(", ")", ")", "==", "RDA", ".", "getUniqueReachingMIDef", "(", "&", "*", "StartInsertPt", ",", "Operand", ".", "getReg", "(", ")", ".", "asMCReg", "(", ")", ")", ")", "{", "TPNumElements", "=", "Operand", ";", "NumElements", "=", "TPNumElements", ".", "getReg", "(", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "}", "}", "}", "auto", "CannotProvideElements", "=", "[", "this", "]", "(", "MachineBasicBlock", "*", "MBB", ",", "MCRegister", "NumElements", ")", "{", "if", "(", "MBB", "->", "empty", "(", ")", ")", "return", "false", ";", "if", "(", "RDA", ".", "hasLocalDefBefore", "(", "&", "MBB", "->", "back", "(", ")", ",", "NumElements", ")", ")", "return", "true", ";", "if", "(", "MBB", "->", "pred_size", "(", ")", ">", "<NUM_LIT>", ")", "return", "true", ";", "return", "false", ";", "}", ";", "MachineBasicBlock", "*", "MBB", "=", "Preheader", ";", "while", "(", "MBB", "&&", "MBB", "!=", "StartInsertBB", ")", "{", "if", "(", "CannotProvideElements", "(", "MBB", ",", "NumElements", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "MBB", "=", "*", "MBB", "->", "pred_begin", "(", ")", ";", "}", "}", "if", "(", "std", "::", "any_of", "(", "StartInsertPt", ",", "StartInsertBB", "->", "end", "(", ")", ",", "shouldInspect", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "auto", "IsValidSub", "=", "[", "]", "(", "MachineInstr", "*", "MI", ",", "int", "ExpectedVecWidth", ")", "{", "return", "-", "getAddSubImmediate", "(", "*", "MI", ")", "==", "ExpectedVecWidth", ";", "}", ";", "MachineBasicBlock", "*", "MBB", "=", "VCTP", "->", "getParent", "(", ")", ";", "if", "(", "auto", "*", "Def", "=", "RDA", ".", "getUniqueReachingMIDef", "(", "&", "MBB", "->", "back", "(", ")", ",", "VCTP", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ".", "asMCReg", "(", ")", ")", ")", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "ElementChain", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "Ignore", ";"], "ground_truth": ["unsigned", "ExpectedVectorWidth", "=", "getTailPredVectorWidth", "(", "VCTP", "->", "getOpcode", "(", ")", ")", ";"], "File": "ARMLowOverheadLoops13", "Func": "ValidateTailPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18344, "Length": 414, "Cover_Rate": 0.4246153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isRegOrInlineNoMods", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isVISrcB32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18345, "Length": 9, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "BT_Cond", ";", "}", "if", "(", "++", "I", "!=", "REnd", "&&", "isUnpredicatedTerminator", "(", "&", "*", "I", ")", ")", "return", "BT_None", ";", "BranchInstrs", ".", "insert", "(", "BranchInstrs", ".", "begin", "(", ")", ",", "SecondLastInst", ")", ";", "if", "(", "SecondLastOpc", "==", "UncondBrOpc", ")", "{", "if", "(", "!", "AllowModify", ")", "return", "BT_None", ";", "TBB", "=", "SecondLastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "LastInst", "->", "eraseFromParent", "(", ")", ";", "BranchInstrs", ".", "pop_back", "(", ")", ";", "return", "BT_Uncond", ";", "}", "if", "(", "LastOpc", "!=", "UncondBrOpc", ")", "return", "BT_None", ";", "AnalyzeCondBr", "(", "SecondLastInst", ",", "SecondLastOpc", ",", "TBB", ",", "Cond", ")", ";", "FBB", "=", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";"], "ground_truth": ["return", "BT_CondUncond", ";"], "File": "MipsInstrInfo2", "Func": "AnalyzeBranch", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18346, "Length": 114, "Cover_Rate": 0.32664756446991405, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerLOAD", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "return", "LowerLOADi1", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["else", "return", "SDValue", "(", ")", ";"], "File": "NVPTXISelLowering (2)", "Func": "LowerLOAD", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18347, "Length": 38, "Cover_Rate": 0.926829268292683, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "op", ".", "isReg", "(", ")", ")", "{", "unsigned", "reg", "=", "op", ".", "getReg", "(", ")", ";", "int", "regside", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "reg", ")", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", ".", "getRegClass", "(", "reg", ")", ";", "if", "(", "RC", "==", "ARegsRegisterClass", ")", "regside", "=", "<NUM_LIT>", ";", "else", "if", "(", "RC", "==", "BRegsRegisterClass", ")", "regside", "=", "<NUM_LIT>", ";", "else", "continue", ";", "}", "else", "{", "regside", "=", "<STR_LIT>", ".", "contains", "(", "reg", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "}", "if", "(", "result", ".", "second", "<", "<NUM_LIT>", ")", "result", ".", "second", "=", "regside", ";", "else", "if", "(", "result", ".", "second", "!=", "regside", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "i", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "MI", "->", "dump", "(", ")", ")", ";"], "ground_truth": ["result", ".", "first", "=", "true", ";"], "File": "TMS320C64XHazardRecognizer", "Func": "analyzeOpRegs", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 18348, "Length": 136, "Cover_Rate": 0.5271317829457365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>ExpandCondsets", "(", ")", "{", "return", "new", "<ISA_LIT>ExpandCondsets", "(", ")", ";"], "ground_truth": ["}"], "File": "HexagonExpandCondsets", "Func": "createHexagonExpandCondsets", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18349, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "rtx", "reg2", "=", "gen_rtx_REG", "(", "mode", ",", "regno2", ")", ";", "*", "cfi_ops", "=", "alloc_reg_note", "(", "REG_CFA_RESTORE", ",", "reg2", ",", "*", "cfi_ops", ")", ";", "emit_insn", "(", "aarch64_gen_loadwb_pair", "(", "mode", ",", "stack_pointer_rtx", ",", "reg1", ",", "reg2", ",", "adjustment", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "aarch645", "Func": "aarch64_pop_regs", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18350, "Length": 44, "Cover_Rate": 0.3142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "unsigned", "decodeRotate", "(", "uint32_t", "insn", ")", "{"], "ground_truth": ["unsigned", "rotate", "=", "slice", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "decodeRotate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18351, "Length": 21, "Cover_Rate": 0.7777777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "Kind", "=", "<ISA_LIT>MCSymbolRefExpr", "::", "VK_<ISA_LIT>_ABS_HI", ";", "break", ";", "case", "<STR_LIT>", ":", "Kind", "=", "<ISA_LIT>MCSymbolRefExpr", "::", "VK_<ISA_LIT>_ABS_LO", ";", "break", ";", "case", "<STR_LIT>", ":", "Kind", "=", "<ISA_LIT>MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TLSGD", ";", "break", ";", "case", "<STR_LIT>", ":", "Kind", "=", "<ISA_LIT>MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOTTPREL", ";", "break", ";", "case", "<STR_LIT>", ":", "Kind", "=", "<ISA_LIT>MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TPREL_HI", ";", "break", ";", "case", "<STR_LIT>", ":", "Kind", "=", "<ISA_LIT>MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TPREL_LO", ";", "break", ";", "case", "<STR_LIT>", ":", "Kind", "=", "<ISA_LIT>MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GPOFF_HI", ";", "break", ";", "case", "<STR_LIT>", ":", "Kind", "=", "<ISA_LIT>MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GPOFF_LO", ";", "break", ";", "case", "<STR_LIT>", ":", "Kind", "=", "<ISA_LIT>MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOT_DISP", ";", "break", ";", "case", "<STR_LIT>", ":", "Kind", "=", "<ISA_LIT>MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOT_PAGE", ";", "break", ";", "case", "<STR_LIT>", ":", "Kind", "=", "<ISA_LIT>MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOT_OFST", ";", "break", ";", "}", "switch", "(", "MOTy", ")", "{", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":"], "ground_truth": ["Symbol", "=", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ";"], "File": "MipsMCInstLower32", "Func": "LowerSymbolOperand", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18352, "Length": 144, "Cover_Rate": 0.35121951219512193, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_addcarry_u64", "(", "unsigned", "char", "__CF", ",", "unsigned", "long", "long", "__X", ",", "unsigned", "long", "long", "__Y", ",", "unsigned", "long", "long", "*", "__P", ")", "{"], "ground_truth": ["return", "__builtin_ia32_addcarryx_u64", "(", "__CF", ",", "__X", ",", "__Y", ",", "__P", ")", ";"], "File": "adxintrin", "Func": "_addcarry_u64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18353, "Length": 45, "Cover_Rate": 0.9782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "assert", "(", "hasReservedCallFrame", "(", "MF", ")", "&&", "<STR_LIT>", ")", ";", "return", "MBB", ".", "erase", "(", "MI", ")", ";", "break", ";", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "SystemZFrameLowering10", "Func": "eliminateCallFramePseudoInstr", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18354, "Length": 33, "Cover_Rate": 0.4714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "PerformVZEXT_MOVLCombine", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Op", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering114", "Func": "PerformVZEXT_MOVLCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18355, "Length": 42, "Cover_Rate": 0.3442622950819672, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "Reloc", "::", "Model", "getEffectiveRelocModel", "(", "const", "Triple", "&", "TT", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ")", "{", "if", "(", "!", "RM", ".", "hasValue", "(", ")", ")", "return", "Reloc", "::", "Static", ";"], "ground_truth": ["return", "*", "RM", ";"], "File": "TOYTargetMachine1", "Func": "getEffectiveRelocModel", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18356, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ArtCombiner", ".", "tryCombineMerges", "(", "MI", ",", "DeadInstrs", ",", "UpdatedDefs", ")", ";"], "ground_truth": ["for", "(", "MachineInstr", "*", "DeadMI", ":", "DeadInstrs", ")", "DeadMI", "->", "eraseFromParent", "(", ")", ";"], "File": "MipsRegisterBankInfo25", "Func": "combineAwayG_UNMERGE_VALUES", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18357, "Length": 25, "Cover_Rate": 0.44642857142857145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "vdup_n_s8", "(", "*", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vld1_dup_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18358, "Length": 8, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_rcp_ph", "(", "__m128h", "__A", ",", "__mmask8", "__B", ",", "__m128h", "__C", ")", "{", "return", "__builtin_ia32_rcpph128_mask", "(", "__C", ",", "__A", ",", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16vlintrin", "Func": "_mm_mask_rcp_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18359, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "<NUM_LIT>", ",", "MO", ".", "getExpr", "(", ")", ",", "(", "MCFixupKind", ")", "<STR_LIT>", ")", ")", ";", "Triple", "TT", "(", "STI", ".", "getTargetTriple", "(", ")", ")", ";"], "ground_truth": ["bool", "is<ISA_LIT>64", "=", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "ppc64", "||", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "ppc64le", ";"], "File": "PPCMCCodeEmitter40", "Func": "getTLSRegEncoding", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18360, "Length": 56, "Cover_Rate": 0.4057971014492754, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "TheARM64leTarget", ",", "create<ISA_LIT>Disassembler", ")", ";", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "TheARM64beTarget", ",", "create<ISA_LIT>Disassembler", ")", ";", "TargetRegistry", "::", "RegisterMCSymbolizer", "(", "TheARM64leTarget", ",", "create<ISA_LIT>ExternalSymbolizer", ")", ";", "TargetRegistry", "::", "RegisterMCSymbolizer", "(", "TheARM64beTarget", ",", "create<ISA_LIT>ExternalSymbolizer", ")", ";"], "ground_truth": ["}"], "File": "AArch64Disassembler59", "Func": "LLVMInitializeAArch64Disassembler", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18361, "Length": 37, "Cover_Rate": 0.47435897435897434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BB", "->", "addSuccessor", "(", "FBB", ")", ";", "BB", "->", "addSuccessor", "(", "TBB", ")", ";", "FBB", "->", "addSuccessor", "(", "Sink", ")", ";", "TBB", "->", "addSuccessor", "(", "Sink", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "BranchOp", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "unsigned", "RD1", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "BuildMI", "(", "*", "FBB", ",", "FBB", "->", "end", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "RD1", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "FBB", ",", "FBB", "->", "end", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "Sink", ")", ";", "unsigned", "RD2", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "BuildMI", "(", "*", "TBB", ",", "TBB", "->", "end", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "RD2", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "Sink", ",", "Sink", "->", "begin", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "RD1", ")", ".", "addMBB", "(", "FBB", ")", ".", "addReg", "(", "RD2", ")", ".", "addMBB", "(", "TBB", ")", ";"], "File": "MipsSEISelLowering27", "Func": "emitMSACBranchPseudo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18362, "Length": 225, "Cover_Rate": 0.497787610619469, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "LABEL_REF", ":", "return", "flag_pic", "?", "cris_rel_symbol", ":", "cris_offsettable_symbol", ";", "case", "CONST", ":", "return", "cris_symbol_type_of", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "case", "PLUS", ":", "case", "MINUS", ":", "{", "enum", "cris_symbol_type", "t1", "=", "cris_symbol_type_of", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "enum", "cris_symbol_type", "t2", "=", "cris_symbol_type_of", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "gcc_assert", "(", "t1", "==", "cris_no_symbol", "||", "t2", "==", "cris_no_symbol", ")", ";"], "ground_truth": ["if", "(", "t1", "==", "cris_got_symbol", "||", "t2", "==", "cris_got_symbol", ")", "return", "cris_got_symbol_needing_fixup", ";"], "File": "cris", "Func": "cris_symbol_type_of", "Target": "cris", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 18363, "Length": 83, "Cover_Rate": 0.5253164556962026, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "riscv_v_ext_vector_mode_p", "(", "mode", ")", ")", "return", "riscv_vector_chunks", "*", "scale", ";"], "ground_truth": ["return", "scale", ";"], "File": "riscv1", "Func": "riscv_v_adjust_nunits", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18364, "Length": 15, "Cover_Rate": 0.5769230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "subrtx_iterator", "::", "array_type", "array", ";", "FOR_EACH_SUBRTX", "(", "iter", ",", "array", ",", "PATTERN", "(", "insn", ")", ",", "ALL", ")", "{", "const_rtx", "x", "=", "*", "iter", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "UNSPEC", "&&", "(", "XINT", "(", "x", ",", "<NUM_LIT>", ")", "==", "UNSPEC_TLS_LABEL", "||", "XINT", "(", "x", ",", "<NUM_LIT>", ")", "==", "UNSPEC_PIC_SYMBOL_GOTPC_GRS", ")", ")", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "csky", "Func": "csky_cannot_copy_insn_p", "Target": "csky", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18365, "Length": 62, "Cover_Rate": 0.8732394366197183, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "V4HImode", ":", "pattern", "=", "<STR_LIT>", ";", "break", ";", "case", "V8QImode", ":", "pattern", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "for", "(", "i", "=", "CONST_VECTOR_NUNITS", "(", "x", ")", ";", "i", "--", ";", ")", "{", "rtx", "element", ";"], "ground_truth": ["element", "=", "CONST_VECTOR_ELT", "(", "x", ",", "i", ")", ";"], "File": "arm3", "Func": "arm_emit_vector_const", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18366, "Length": 58, "Cover_Rate": 0.4793388429752066, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTargetMachine", "<", "<ISA_LIT>LETargetMachine", ">", "A", "(", "getTheThumbLETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "<ISA_LIT>BETargetMachine", ">", "Y", "(", "getThe<ISA_LIT>BETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "<ISA_LIT>BETargetMachine", ">", "B", "(", "getTheThumbBETarget", "(", ")", ")", ";"], "ground_truth": ["PassRegistry", "&", "Registry", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";"], "File": "ARMTargetMachine22", "Func": "LLVMInitializeARMTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18367, "Length": 44, "Cover_Rate": 0.4835164835164835, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "m_Size", ";"], "ground_truth": ["}"], "File": "AArch64LongBranchStub", "Func": "size", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18368, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasMTHC1", "(", ")", "const", "{"], "ground_truth": ["return", "true", ";"], "File": "MipsSubtarget36", "Func": "hasMTHC1", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18369, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MachineOperand", "::", "MO_Register", ":", "O", "<<", "<ISA_LIT>InstPrinter", "::", "getRegisterName", "(", "MO", ".", "getReg", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "O", "<<", "MO", ".", "getImm", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "O", "<<", "*", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ";", "break", ";"], "ground_truth": ["case", "MachineOperand", "::", "MO_GlobalAddress", ":"], "File": "BPFAsmPrinter (2)", "Func": "printOperand", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18370, "Length": 60, "Cover_Rate": 0.47244094488188976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "symbol_decl", "=", "SYMBOL_REF_DECL", "(", "call_op", ")", ";", "if", "(", "!", "flag_plt", "||", "(", "symbol_decl", "!=", "NULL_TREE", "&&", "lookup_attribute", "(", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "symbol_decl", ")", ")", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "i3865", "Func": "ix86_nopic_noplt_attribute_p", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18371, "Length": 36, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "FI1", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "unsigned", "FI2", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "if", "(", "MFI", ".", "getObjectSize", "(", "FI1", ")", "!=", "Length", "||", "MFI", ".", "getObjectSize", "(", "FI2", ")", "!=", "Length", ")", "return", "false", ";", "DestFrameIndex", "=", "FI1", ";"], "ground_truth": ["SrcFrameIndex", "=", "FI2", ";"], "File": "SystemZInstrInfo (2)2", "Func": "isStackSlotCopy", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18372, "Length": 59, "Cover_Rate": 0.3259668508287293, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addRequiredID", "(", "MachineLoopInfoID", ")", ";", "AU", ".", "addPreserved", "<", "SlotIndexes", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "LiveIntervals", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "addPreservedID", "(", "LiveVariablesID", ")", ";"], "File": "SIFixWWMLiveness3", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18373, "Length": 32, "Cover_Rate": 0.4155844155844156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Src", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBB", ".", "getFirstNonPHI", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_OR_SAVEEXEC_B64", ")", ",", "Dst", ")", ".", "addReg", "(", "Src", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_XOR_B64", ")", ",", "AMDGPU", "::", "EXEC", ")", ".", "addReg", "(", "AMDGPU", "::", "EXEC", ")", ".", "addReg", "(", "Dst", ")", ";"], "ground_truth": ["Skip", "(", "MI", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "SILowerControlFlow16", "Func": "Else", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18374, "Length": 90, "Cover_Rate": 0.6382978723404256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_m_pcmpeqb", "(", "__m64", "__m1", ",", "__m64", "__m2", ")", "{"], "ground_truth": ["return", "_mm_cmpeq_pi8", "(", "__m1", ",", "__m2", ")", ";"], "File": "mmintrin", "Func": "_m_pcmpeqb", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18375, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "AU", ".", "addRequired", "<", "MachineModuleInfo", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "addPreserved", "<", "MachineModuleInfo", ">", "(", ")", ";"], "File": "X86RetpolineThunks", "Func": "getAnalysisUsage", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18376, "Length": 25, "Cover_Rate": 0.6944444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "MI", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "DebugLoc", "DL", "(", "MI", "->", "getDebugLoc", "(", ")", ")", ";", "MachineInstr", "*", "DefMI", ";", "if", "(", "usePmov", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "DefMI", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "predReg", ")", ".", "addReg", "(", "guard", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "add", "(", "Cond", "[", "<NUM_LIT>", "]", ")", ".", "add", "(", "Cond", "[", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "PatmosSPReduce1", "Func": "insertDefToRegLoc", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 18377, "Length": 88, "Cover_Rate": 0.44221105527638194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getConstant", "(", "-", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ",", "RHS", ")", ";"], "ground_truth": ["return", "DAG", ".", "getAtomic", "(", "<STR_LIT>", ",", "dl", ",", "AN", "->", "getMemoryVT", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "RHS", ",", "AN", "->", "getMemOperand", "(", ")", ")", ";"], "File": "AArch64ISelLowering (2)3", "Func": "LowerATOMIC_LOAD_AND", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18378, "Length": 65, "Cover_Rate": 0.4140127388535032, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Chain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "SDValue", "ThreadPointer", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ")", ";", "if", "(", "model", "==", "TLSModel", "::", "InitialExec", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "unsigned", "<ISA_LIT>PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "unsigned", "char", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "<ISA_LIT>ConstantPoolValue", "*", "CPV", "=", "<ISA_LIT>ConstantPoolConstant", "::", "Create", "(", "GA", "->", "getGlobal", "(", ")", ",", "<ISA_LIT>PCLabelIndex", ",", "<STR_LIT>", ",", "PCAdj", ",", "<STR_LIT>", ",", "true", ")", ";", "Offset", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Offset", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "Offset", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "<ISA_LIT>PCLabelIndex", ",", "<STR_LIT>", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerToTLSExecModels", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18379, "Length": 188, "Cover_Rate": 0.47117794486215536, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "Subtarget", ";"], "ground_truth": ["}"], "File": "VideocoreTargetMachine", "Func": "getSubtargetImpl", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18380, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vbic_u64", "(", "uint64x1_t", "__a", ",", "uint64x1_t", "__b", ")", "{", "return", "__a", "&", "~", "__b", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vbic_u64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18381, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isCandidateStore", "(", "const", "MachineInstr", "*", "Instr", ")", "{", "switch", "(", "Instr", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AArch64CollectLOH10", "Func": "isCandidateStore", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18382, "Length": 45, "Cover_Rate": 0.4945054945054945, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "EltVT", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "EVT", "NewVT", "=", "<STR_LIT>", "(", "EltVT", ",", "NumElems", "/", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "NewVT", ",", "LHS1", ",", "RHS1", ",", "CC", ")", ",", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "NewVT", ",", "LHS2", ",", "RHS2", ",", "CC", ")", ")", ";"], "File": "X86ISelLowering82", "Func": "Lower256IntVSETCC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18383, "Length": 79, "Cover_Rate": 0.3347457627118644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_f32_s64", "(", "int64x2_t", "__a", ")", "{", "return", "(", "float32x4_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vreinterpretq_f32_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18384, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "EmitInstruction", "(", "const", "MCInst", "&", "Inst", ")", "{", "const", "MCInstrDesc", "&", "MID", "=", "MII", ".", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "count", "++", ";"], "ground_truth": ["size", "+=", "MID", ".", "getSize", "(", ")", ";"], "File": "PatmosInstrInfo", "Func": "EmitInstruction", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 18385, "Length": 37, "Cover_Rate": 0.8043478260869565, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "Target", "*", "T", ":", "{", "&", "getThe<ISA_LIT>Target", "(", ")", ",", "&", "getThe<ISA_LIT>elTarget", "(", ")", ",", "&", "getThe<ISA_LIT>64Target", "(", ")", ",", "&", "getThe<ISA_LIT>64elTarget", "(", ")", "}", ")", "{", "RegisterMCAsmInfoFn", "X", "(", "*", "T", ",", "create<ISA_LIT>MCAsmInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "*", "T", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "*", "T", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterELFStreamer", "(", "*", "T", ",", "createMCStreamer", ")", ";", "TargetRegistry", "::", "RegisterAsmTargetStreamer", "(", "*", "T", ",", "create<ISA_LIT>AsmTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterNullTargetStreamer", "(", "*", "T", ",", "create<ISA_LIT>NullTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "*", "T", ",", "create<ISA_LIT>MCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "*", "T", ",", "create<ISA_LIT>MCInstrAnalysis", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "*", "T", ",", "create<ISA_LIT>MCInstPrinter", ")", ";", "TargetRegistry", "::", "RegisterObjectTargetStreamer", "(", "*", "T", ",", "create<ISA_LIT>ObjectTargetStreamer", ")", ";", "}", "for", "(", "Target", "*", "T", ":", "{", "&", "getThe<ISA_LIT>Target", "(", ")", ",", "&", "getThe<ISA_LIT>64Target", "(", ")", "}", ")", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "create<ISA_LIT>MCCodeEmitterEB", ")", ";", "for", "(", "Target", "*", "T", ":", "{", "&", "getThe<ISA_LIT>elTarget", "(", ")", ",", "&", "getThe<ISA_LIT>64elTarget", "(", ")", "}", ")", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "create<ISA_LIT>MCCodeEmitterEL", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>AsmBackendEB32", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "getThe<ISA_LIT>elTarget", "(", ")", ",", "create<ISA_LIT>AsmBackendEL32", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCAsmBackend", "(", "getThe<ISA_LIT>64Target", "(", ")", ",", "create<ISA_LIT>AsmBackendEB64", ")", ";"], "File": "MipsMCTargetDesc33", "Func": "LLVMInitializeMipsTargetMC", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18386, "Length": 218, "Cover_Rate": 0.9276595744680851, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "!", "arm_no_early_store_addr_dep", "(", "producer", ",", "consumer", ")", ";"], "ground_truth": ["}"], "File": "aarch-common", "Func": "arm_early_store_addr_dep", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18387, "Length": 10, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "insertPass", "(", "VSXFMAMutateEarly", "?", "&", "RegisterCoalescerID", ":", "&", "MachineSchedulerID", ",", "&", "<ISA_LIT>VSXFMAMutateID", ")", ";"], "ground_truth": ["}"], "File": "PPCTargetMachine27", "Func": "addPreRegAlloc", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18388, "Length": 15, "Cover_Rate": 0.46875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "int", "I", "=", "<NUM_LIT>", ";", "I", "!=", "static_cast", "<", "int", ">", "(", "SegLen", ")", ";", "++", "I", ")", "{", "int", "M", "=", "SM", ".", "Mask", "[", "S", "*", "SegLen", "+", "I", "]", ";", "if", "(", "M", "<", "<NUM_LIT>", ")", "continue", ";", "unsigned", "G", "=", "M", "/", "SegLen", ";", "if", "(", "Idx", "==", "~", "<NUM_LIT>", ")", "{", "Idx", "=", "G", ";", "}", "else", "if", "(", "Idx", "!=", "G", ")", "{", "Idx", "=", "~", "<NUM_LIT>", ";", "break", ";"], "ground_truth": ["}"], "File": "HexagonISelDAGToDAGHVX14", "Func": "getOutputSegmentMap", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18389, "Length": 79, "Cover_Rate": 0.4647058823529412, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "const", "TargetRegisterInfo", "*", "TRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "unsigned", "*", "SubSet", "=", "TRI", "->", "getSubRegisters", "(", "SrcReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SubSet", "[", "<NUM_LIT>", "]", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addFrameIndex", "(", "FI", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SubSet", "[", "<NUM_LIT>", "]", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addFrameIndex", "(", "FI", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MipsInstrInfo15", "Func": "storeRegToStackSlot", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18390, "Length": 117, "Cover_Rate": 0.3556231003039514, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "AMDGPUSubtarget", "&", "ST", "=", "TM", "->", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", ">", "AMDGPUSubtarget", "::", "NORTHERN_ISLANDS", ")", "{", "addPass", "(", "createAMDGPUStructurizeCFGPass", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>AnnotateControlFlowPass", "(", ")", ")", ";", "}", "else", "{"], "ground_truth": ["addPass", "(", "createR600TextureIntrinsicsReplacer", "(", ")", ")", ";"], "File": "AMDGPUTargetMachine109", "Func": "addPreISel", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18391, "Length": 51, "Cover_Rate": 0.8095238095238095, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>16DAGToDAGISel", "(", "<ISA_LIT>TargetMachine", "&", "TM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "<ISA_LIT>DAGToDAGISel", "(", "TM", ",", "OL", ")", "{"], "ground_truth": ["}"], "File": "Mips16ISelDAGToDAG14", "Func": "Mips16DAGToDAGISel", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18392, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "OS", "<<", "'$'", "<<", "StringRef", "(", "getRegisterName", "(", "RegNo", ")", ")", ".", "lower", "(", ")", ";"], "ground_truth": ["}"], "File": "rvexInstPrinter", "Func": "printRegName", "Target": "rvex", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 18393, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addFrameIndex", "(", "FI", ")", ";"], "ground_truth": ["}"], "File": "MBlazeInstrInfo2", "Func": "loadRegFromStackSlot", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18394, "Length": 27, "Cover_Rate": 0.421875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "uint64_t", "TSFlags", "=", "Desc", ".", "TSFlags", ";", "if", "(", "CommentStream", ")", "HasCustomInstComment", "=", "EmitAny<ISA_LIT>InstComments", "(", "MI", ",", "*", "CommentStream", ",", "getRegisterName", ")", ";", "if", "(", "TSFlags", "&", "<STR_LIT>", ")", "OS", "<<", "<STR_LIT>", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ")", ")", "{", "OS", "<<", "<STR_LIT>", ";", "printPCRelImm", "(", "MI", ",", "<NUM_LIT>", ",", "OS", ")", ";", "}"], "ground_truth": ["else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ")", ")", "{"], "File": "X86ATTInstPrinter13", "Func": "printInst", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18395, "Length": 108, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "{", "MO_LO16", ",", "<STR_LIT>", "}", ",", "{", "MO_HI16", ",", "<STR_LIT>", "}", "}", ";", "return", "makeArrayRef", "(", "TargetFlags", ")", ";"], "ground_truth": ["}"], "File": "ARMInstrInfo42", "Func": "getSerializableDirectMachineOperandTargetFlags", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18396, "Length": 20, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";"], "ground_truth": ["MCAsmParserExtension", "::", "Initialize", "(", "Parser", ")", ";"], "File": "OR1KAsmParser1", "Func": "OR1KAsmParser", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18397, "Length": 19, "Cover_Rate": 0.3220338983050847, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_setzero_ps", "(", "void", ")", "{"], "ground_truth": ["return", "__extension__", "(", "__m256", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";"], "File": "avxintrin", "Func": "_mm256_setzero_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18398, "Length": 41, "Cover_Rate": 0.9761904761904762, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "StopOnLBrac", ";"], "ground_truth": ["}"], "File": "X86AsmParser (2)", "Func": "getStopOnLBrac", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18399, "Length": 4, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getCalleeSavedFrameSize", "(", ")", "const", "{"], "ground_truth": ["return", "CalleeSavedFrameSize", ";"], "File": "GBZ80MachineFunctionInfo", "Func": "getCalleeSavedFrameSize", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18400, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Opc", "==", "<STR_LIT>", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "&&", "&", "MBB", "!=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "RISCVRedundantCopyElimination", "Func": "guaranteesZeroRegInBlock", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18401, "Length": 40, "Cover_Rate": 0.37037037037037035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "==", "<ISA_LIT>Subtarget", "::", "SOUTHERN_ISLANDS", ")", "{", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "AM", ".", "BaseOffs", "/", "<NUM_LIT>", ")", ")", "return", "false", ";", "}", "else", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "==", "<ISA_LIT>Subtarget", "::", "SEA_ISLANDS", ")", "{", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "AM", ".", "BaseOffs", "/", "<NUM_LIT>", ")", ")", "return", "false", ";", "}", "else", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", ">=", "<ISA_LIT>Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "AM", ".", "BaseOffs", ")", ")", "return", "false", ";", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "AM", ".", "Scale", "==", "<NUM_LIT>", ")", "return", "true", ";"], "File": "SIISelLowering139", "Func": "isLegalAddressingMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18402, "Length": 113, "Cover_Rate": 0.3304093567251462, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "static", "bool", "isPCRelBlockReference", "(", "unsigned", "char", "Flag", ")", "{", "switch", "(", "Flag", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "M680x0BaseInfo", "Func": "isPCRelBlockReference", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18403, "Length": 28, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SMALL_INT_UNSIGNED", "(", "op1", ")", ")", "ret", "=", "<STR_LIT>", ";", "else", "if", "(", "SMALL_INT", "(", "op1", ")", ")", "ret", "=", "<STR_LIT>", ";", "else", "ret", "=", "<STR_LIT>", ";", "}", "}", "else", "if", "(", "code1", "==", "CONST_DOUBLE", "&&", "mode", "==", "SFmode", ")", "{", "if", "(", "op1", "==", "CONST0_RTX", "(", "SFmode", ")", ")", "{", "if", "(", "GP_REG_P", "(", "regno0", ")", ")", "ret", "=", "<STR_LIT>", ";", "}", "else", "{", "delay", "=", "DELAY_LOAD", ";", "ret", "=", "<STR_LIT>", ";", "}", "}", "else", "if", "(", "code1", "==", "LABEL_REF", ")", "{", "if", "(", "TARGET_STATS", ")", "iq2000_count_memory_refs", "(", "op1", ",", "<NUM_LIT>", ")", ";", "ret", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "code1", "==", "SYMBOL_REF", "||", "code1", "==", "CONST", ")", "{", "if", "(", "TARGET_STATS", ")", "iq2000_count_memory_refs", "(", "op1", ",", "<NUM_LIT>", ")", ";", "ret", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "code1", "==", "PLUS", ")", "{", "rtx", "add_op0", "=", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ";", "rtx", "add_op1", "=", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ")", "==", "REG", "&&", "GET_CODE", "(", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", ")", "add_op0", "=", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ",", "add_op1", "=", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "add_op0", ";", "operands", "[", "<NUM_LIT>", "]", "=", "add_op1", ";", "ret", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "code1", "==", "HIGH", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ";", "ret", "=", "<STR_LIT>", ";", "}", "}", "else", "if", "(", "code0", "==", "MEM", ")", "{", "if", "(", "TARGET_STATS", ")", "iq2000_count_memory_refs", "(", "op0", ",", "<NUM_LIT>", ")", ";", "if", "(", "code1", "==", "REG", ")", "{", "int", "regno1", "=", "REGNO", "(", "op1", ")", "+", "subreg_offset1", ";", "if", "(", "GP_REG_P", "(", "regno1", ")", ")", "{", "switch", "(", "mode", ")", "{", "case", "SFmode", ":", "ret", "=", "<STR_LIT>", ";", "break", ";", "case", "SImode", ":", "ret", "=", "<STR_LIT>", ";", "break", ";", "case", "HImode", ":", "ret", "=", "<STR_LIT>", ";", "break", ";", "case", "QImode", ":", "ret", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "break", ";", "}", "}", "}", "else", "if", "(", "code1", "==", "CONST_INT", "&&", "INTVAL", "(", "op1", ")", "==", "<NUM_LIT>", ")", "{", "switch", "(", "mode", ")", "{", "case", "SFmode", ":", "ret", "=", "<STR_LIT>", ";", "break", ";", "case", "SImode", ":", "ret", "=", "<STR_LIT>", ";", "break", ";", "case", "HImode", ":", "ret", "=", "<STR_LIT>", ";", "break", ";", "case", "QImode", ":", "ret", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "break", ";", "}", "}", "else", "if", "(", "code1", "==", "CONST_DOUBLE", "&&", "op1", "==", "CONST0_RTX", "(", "mode", ")", ")", "{", "switch", "(", "mode", ")", "{", "case", "SFmode", ":", "ret", "=", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["case", "SImode", ":", "ret", "=", "<STR_LIT>", ";", "break", ";"], "File": "iq20002", "Func": "iq2000_move_1word", "Target": "iq2000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18404, "Length": 437, "Cover_Rate": 0.4653887113951012, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Amount", "!=", "<NUM_LIT>", ")", "{", "Amount", "=", "alignSPAdjust", "(", "Amount", ")", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Amount", "=", "-", "Amount", ";", "adjustReg", "(", "MBB", ",", "MI", ",", "DL", ",", "SPReg", ",", "SPReg", ",", "Amount", ",", "MachineInstr", "::", "NoFlags", ")", ";", "}", "}", "return", "MBB", ".", "erase", "(", "MI", ")", ";"], "ground_truth": ["}"], "File": "RISCVFrameLowering10", "Func": "eliminateCallFramePseudoInstr", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18405, "Length": 59, "Cover_Rate": 0.48360655737704916, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isThumb", "(", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "hasV4TOps", "(", ")", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "ARMSubtarget (2)3", "Func": "getReturnOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18406, "Length": 21, "Cover_Rate": 0.6176470588235294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vget_low_f32", "(", "float32x4_t", "__a", ")", "{"], "ground_truth": ["__GET_LOW", "(", "f32", ")", ";"], "File": "arm", "Func": "neon2_vget_low_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18407, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "mask", "=", "rs6000_emit_vector_compare", "(", "rcode", ",", "cc_op0", ",", "cc_op1", ",", "mask_mode", ")", ";", "if", "(", "!", "mask", ")", "return", "<NUM_LIT>", ";", "if", "(", "invert_move", ")", "{", "tmp", "=", "op_true", ";", "op_true", "=", "op_false", ";", "op_false", "=", "tmp", ";", "}", "cond2", "=", "gen_rtx_fmt_ee", "(", "NE", ",", "cc_mode", ",", "gen_lowpart", "(", "dest_mode", ",", "mask", ")", ",", "CONST0_RTX", "(", "dest_mode", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "dest", ",", "gen_rtx_IF_THEN_ELSE", "(", "dest_mode", ",", "cond2", ",", "op_true", ",", "op_false", ")", ")", ")", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "rs60004", "Func": "rs6000_emit_vector_cond_expr", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18408, "Length": 85, "Cover_Rate": 0.3413654618473896, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "assignCalleeSavedSpillSlots", "(", "MachineFunction", "&", "MF", ",", "const", "TargetRegisterInfo", "*", "TRI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "<ISA_LIT>FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "CalleeSavedFrameSize", "=", "<NUM_LIT>", ";", "unsigned", "XMMCalleeSavedFrameSize", "=", "<NUM_LIT>", ";", "auto", "&", "WinEHXMMSlotInfo", "=", "<ISA_LIT>FI", "->", "getWinEHXMMSlotInfo", "(", ")", ";", "int", "SpillSlotOffset", "=", "getOffsetOfLocalArea", "(", ")", "+", "<ISA_LIT>FI", "->", "getTCReturnAddrDelta", "(", ")", ";", "int64_t", "TailCallReturnAddrDelta", "=", "<ISA_LIT>FI", "->", "getTCReturnAddrDelta", "(", ")", ";", "if", "(", "TailCallReturnAddrDelta", "<", "<NUM_LIT>", ")", "{", "MFI", ".", "CreateFixedObject", "(", "-", "TailCallReturnAddrDelta", ",", "TailCallReturnAddrDelta", "-", "SlotSize", ",", "true", ")", ";", "}", "if", "(", "this", "->", "TRI", "->", "hasBasePointer", "(", "MF", ")", ")", "{", "if", "(", "MF", ".", "hasEHFunclets", "(", ")", ")", "{", "int", "FI", "=", "MFI", ".", "CreateSpillStackObject", "(", "SlotSize", ",", "Align", "(", "SlotSize", ")", ")", ";", "<ISA_LIT>FI", "->", "setHasSEHFramePtrSave", "(", "true", ")", ";", "<ISA_LIT>FI", "->", "setSEHFramePtrSaveIndex", "(", "FI", ")", ";", "}", "}", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "SpillSlotOffset", "-=", "SlotSize", ";", "MFI", ".", "CreateFixedSpillStackObject", "(", "SlotSize", ",", "SpillSlotOffset", ")", ";", "Register", "FPReg", "=", "TRI", "->", "getFrameRegister", "(", "MF", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "CSI", ".", "size", "(", ")", ";", "++", "i", ")", "{", "if", "(", "TRI", "->", "regsOverlap", "(", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ",", "FPReg", ")", ")", "{", "CSI", ".", "erase", "(", "CSI", ".", "begin", "(", ")", "+", "i", ")", ";", "break", ";", "}", "}", "}", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "<NUM_LIT>", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "&&", "!", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "continue", ";", "SpillSlotOffset", "-=", "SlotSize", ";", "CalleeSavedFrameSize", "+=", "SlotSize", ";", "int", "SlotIndex", "=", "MFI", ".", "CreateFixedSpillStackObject", "(", "SlotSize", ",", "SpillSlotOffset", ")", ";", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "setFrameIdx", "(", "SlotIndex", ")", ";", "}", "<ISA_LIT>FI", "->", "setCalleeSavedFrameSize", "(", "CalleeSavedFrameSize", ")", ";", "MFI", ".", "setCVBytesOfCalleeSavedRegisters", "(", "CalleeSavedFrameSize", ")", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "<NUM_LIT>", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ";"], "ground_truth": ["if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "||", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "continue", ";"], "File": "X86FrameLowering101", "Func": "assignCalleeSavedSpillSlots", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18409, "Length": 402, "Cover_Rate": 0.7127659574468085, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "DataLayout", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "ParamTy", ",", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ";", "unsigned", "TypeSize", "=", "DL", ".", "getTypeStoreSize", "(", "ParamTy", ")", ";"], "ground_truth": ["Register", "PtrReg", "=", "lowerParameterPtr", "(", "MIRBuilder", ",", "ParamTy", ",", "Offset", ")", ";"], "File": "AMDGPUCallLowering1", "Func": "lowerParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18410, "Length": 63, "Cover_Rate": 0.42567567567567566, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow1", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18411, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vreinterpretq_s8_u32", "(", "uint32x4_t", "__a", ")", "{"], "ground_truth": ["return", "(", "int8x16_t", ")", "__a", ";"], "File": "arm", "Func": "mve_types___arm_vreinterpretq_s8_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18412, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "TargetOpcode", "::", "KILL", ":", "case", "TargetOpcode", "::", "DBG_VALUE", ":", "return", "<NUM_LIT>", ";", "case", "TargetOpcode", "::", "INLINEASM", ":", "{", "const", "MachineFunction", "*", "MF", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", "->", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "return", "TII", ".", "getInlineAsmLength", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSymbolName", "(", ")", ",", "*", "MF", "->", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", ")", ";", "}", "}", "case", "<STR_LIT>", ":", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "}", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "}"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "MSP430InstrInfo39", "Func": "GetInstSizeInBytes", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18413, "Length": 133, "Cover_Rate": 0.6186046511627907, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasLWP", ";"], "ground_truth": ["}"], "File": "X86Subtarget100", "Func": "hasLWP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18414, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isVOP2", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "(", "!", "isOperandLegal", "(", "MI", ",", "Src0Idx", ",", "&", "Src1", ")", "||", "!", "isOperandLegal", "(", "MI", ",", "Src1Idx", ",", "&", "Src0", ")", ")", ")", "{", "return", "nullptr", ";", "}", "if", "(", "!", "Src1", ".", "isReg", "(", ")", ")", "{", "if", "(", "NewMI", "||", "!", "Src1", ".", "isImm", "(", ")", "||", "(", "!", "isVOP2", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "!", "isVOP3", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ")", "{", "return", "nullptr", ";", "}", "if", "(", "MachineOperand", "*", "Src0Mods", "=", "getNamedOperand", "(", "*", "MI", ",", "<STR_LIT>", "::", "src0_modifiers", ")", ")", "{", "MachineOperand", "*", "Src1Mods", "=", "getNamedOperand", "(", "*", "MI", ",", "<STR_LIT>", "::", "src1_modifiers", ")", ";"], "ground_truth": ["int", "Src0ModsVal", "=", "Src0Mods", "->", "getImm", "(", ")", ";"], "File": "SIInstrInfo102", "Func": "commuteInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18415, "Length": 128, "Cover_Rate": 0.3106796116504854, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "AArch64ISelLowering118", "Func": "getTargetNodeName", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18416, "Length": 426, "Cover_Rate": 0.43204868154158216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetInstrDesc", "desc", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "COPY", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "std", "::", "max", "(", "MI", "->", "findFirstPredOperandIdx", "(", ")", ",", "(", "int", ")", "desc", ".", "NumOperands", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "op", "=", "MI", "->", "getOperand", "(", "i", ")", ";"], "ground_truth": ["if", "(", "op", ".", "isReg", "(", ")", "&&", "op", ".", "isUse", "(", ")", ")", "{"], "File": "ClusterDAG", "Func": "needCopy", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 18417, "Length": 87, "Cover_Rate": 0.3107142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrhadd_u8", "(", "uint8x8_t", "__a", ",", "uint8x8_t", "__b", ")", "{", "return", "(", "uint8x8_t", ")", "__builtin_aarch64_urhaddv8qi", "(", "(", "int8x8_t", ")", "__a", ",", "(", "int8x8_t", ")", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vrhadd_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18418, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nunits", ";", "i", "++", ")", "for", "(", "j", "=", "<NUM_LIT>", ";", "j", "<", "usize", ";", "j", "++", ")", "RTVEC_ELT", "(", "v", ",", "i", "*", "usize", "+", "j", ")", "=", "GEN_INT", "(", "(", "i", "+", "<NUM_LIT>", ")", "*", "usize", "-", "<NUM_LIT>", "-", "j", ")", ";"], "ground_truth": ["mask", "=", "gen_rtx_CONST_VECTOR", "(", "V16QImode", ",", "v", ")", ";"], "File": "aarch64", "Func": "aarch64_reverse_mask", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18419, "Length": 61, "Cover_Rate": 0.5083333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "NewDest", "=", "BMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BBIsInRange", "(", "MI", ",", "NewDest", ",", "Br", ".", "MaxDisp", ")", ")", "{", "DOUT", "<<", "<STR_LIT>", "<<", "*", "BMI", ";", "BMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setMBB", "(", "DestBB", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setMBB", "(", "NewDest", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "CC", ")", ";", "return", "true", ";", "}", "}", "}", "if", "(", "NeedSplit", ")", "{", "SplitBlockBeforeInstr", "(", "MI", ")", ";", "int", "delta", "=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "-=", "delta", ";", "MachineBasicBlock", "*", "SplitBB", "=", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ";", "AdjustBBOffsetsAfter", "(", "SplitBB", ",", "-", "delta", ")", ";", "MBB", "->", "back", "(", ")", ".", "eraseFromParent", "(", ")", ";", "}", "MachineBasicBlock", "*", "NextBB", "=", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ";", "DOUT", "<<", "<STR_LIT>", "<<", "DestBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "NextBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", ";", "BuildMI", "(", "MBB", ",", "DebugLoc", "::", "getUnknownLoc", "(", ")", ",", "TII", "->", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ".", "addMBB", "(", "NextBB", ")", ".", "addImm", "(", "CC", ")", ".", "addReg", "(", "CCReg", ")", ";", "Br", ".", "MI", "=", "&", "MBB", "->", "back", "(", ")", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "+=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "DebugLoc", "::", "getUnknownLoc", "(", ")", ",", "TII", "->", "get", "(", "Br", ".", "UncondBr", ")", ")", ".", "addMBB", "(", "DestBB", ")", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "+=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "Br", ".", "UncondBr", ")", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "MBB", "->", "back", "(", ")", ",", "MaxDisp", ",", "false", ",", "Br", ".", "UncondBr", ")", ")", ";", "BBSizes", "[", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", "]", "-=", "TII", "->", "GetInstSizeInBytes", "(", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["int", "delta", "=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";"], "File": "ARMConstantIslandPass18", "Func": "FixUpConditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18420, "Length": 370, "Cover_Rate": 0.6851851851851852, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>ConstPtr", "*", "curConst", "=", "getConstPtr", "(", "krnl", ",", "Arg", ")", ";", "if", "(", "!", "curConst", ")", "{", "return", "<NUM_LIT>", ";", "}"], "ground_truth": ["return", "curConst", "->", "cbNum", ";"], "File": "HSAILModuleInfo", "Func": "getConstPtrCB", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18421, "Length": 27, "Cover_Rate": 0.6428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_msubadd_pd", "(", "__m128d", "__A", ",", "__m128d", "__B", ",", "__m128d", "__C", ")", "{", "return", "(", "__m128d", ")", "__builtin_ia32_vfmaddsubpd", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__B", ",", "-", "(", "__v2df", ")", "__C", ")", ";"], "ground_truth": ["}"], "File": "fma4intrin", "Func": "_mm_msubadd_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18422, "Length": 49, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "<NUM_LIT>", "]", ")", "return", "true", ";"], "ground_truth": ["assert", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "isReg", "(", ")", ")", ";"], "File": "PPCAsmPrinter18", "Func": "PrintAsmMemoryOperand", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18423, "Length": 26, "Cover_Rate": 0.4406779661016949, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "<NUM_LIT>", ")", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ")", ";", "}", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ")", ";"], "ground_truth": ["AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "<NUM_LIT>", "]", ")", ")", ";"], "File": "ARMFastISel (2)", "Func": "FastEmitInst_r", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18424, "Length": 114, "Cover_Rate": 0.6705882352941176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", ".", "getKnownMinSize", "(", ")", ">", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "EVT", "ContainerVT", "=", "VT", ";", "if", "(", "ContainerVT", ".", "isInteger", "(", ")", ")", "ContainerVT", "=", "getSVEContainerType", "(", "ContainerVT", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "ContainerVT", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getValueType", "(", "VT", ")", "}", ";", "SDValue", "Load", "=", "DAG", ".", "getNode", "(", "Opc", ",", "DL", ",", "VTs", ",", "Ops", ")", ";"], "ground_truth": ["SDValue", "LoadChain", "=", "SDValue", "(", "Load", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ";"], "File": "AArch64ISelLowering169", "Func": "performLDNF1Combine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18425, "Length": 126, "Cover_Rate": 0.6206896551724138, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "spillAreaSize", "=", "v", ";"], "ground_truth": ["}"], "File": "CSKYMachineFunctionInfo", "Func": "setCalleeSaveAreaSize", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18426, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "value", "<=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["O", "<<", "value", ";"], "File": "SPUAsmPrinter", "Func": "printU10ImmOperand", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18427, "Length": 21, "Cover_Rate": 0.3181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "csky_tls_symbol_p", "(", "x", ")", ")", "return", "csky_legitimize_tls_address", "(", "x", ",", "NULL_RTX", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", ")", "{", "rtx", "xop0", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "rtx", "xop1", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "is_csky_address_register_rtx_p", "(", "xop0", ",", "<NUM_LIT>", ")", "&&", "CONST_INT_P", "(", "xop1", ")", ")", "{", "HOST_WIDE_INT", "offset", "=", "INTVAL", "(", "xop1", ")", ";", "if", "(", "optimize_size", "&&", "offset", ">", "CSKY_LD16_MAX_OFFSET", "(", "mode", ")", "&&", "offset", "<=", "(", "CSKY_ADDI16_MAX_IMM", "+", "CSKY_LD16_MAX_OFFSET", "(", "mode", ")", ")", ")", "{", "HOST_WIDE_INT", "new_ld_offset", "=", "offset", "&", "CSKY_LD16_OFFSET_MASK", "(", "mode", ")", ";", "xop0", "=", "force_operand", "(", "plus_constant", "(", "Pmode", ",", "xop0", ",", "offset", "-", "new_ld_offset", ")", ",", "NULL_RTX", ")", ";", "x", "=", "plus_constant", "(", "Pmode", ",", "xop0", ",", "new_ld_offset", ")", ";", "}", "else", "if", "(", "offset", "<", "<NUM_LIT>", "&&", "offset", ">=", "(", "-", "CSKY_SUBI16_MAX_IMM", ")", ")", "x", "=", "force_operand", "(", "x", ",", "NULL_RTX", ")", ";", "else", "if", "(", "offset", ">", "CSKY_LD16_MAX_OFFSET", "(", "mode", ")", "||", "offset", "<", "<NUM_LIT>", ")", "{", "xop1", "=", "force_reg", "(", "SImode", ",", "xop1", ")", ";", "x", "=", "gen_rtx_PLUS", "(", "SImode", ",", "xop0", ",", "xop1", ")", ";", "}", "}", "if", "(", "is_csky_address_register_rtx_p", "(", "xop1", ",", "<NUM_LIT>", ")", "&&", "!", "is_csky_address_register_rtx_p", "(", "xop0", ",", "<NUM_LIT>", ")", ")", "{"], "ground_truth": ["xop0", "=", "force_operand", "(", "xop0", ",", "NULL_RTX", ")", ";"], "File": "csky", "Func": "csky_legitimize_address", "Target": "csky", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18428, "Length": 218, "Cover_Rate": 0.6749226006191951, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "SDep", "&", "SuccDep", ":", "SU", "->", "Succs", ")", "{", "SUnit", "*", "Succ", "=", "SuccDep", ".", "getSUnit", "(", ")", ";", "if", "(", "SuccDep", ".", "isWeak", "(", ")", "||", "Succ", "->", "NodeNum", ">=", "DAGSize", ")", "continue", ";"], "ground_truth": ["SUColors", ".", "insert", "(", "CurrentColoring", "[", "Succ", "->", "NodeNum", "]", ")", ";"], "File": "SIMachineScheduler (2)", "Func": "colorMergeIfPossibleNextGroupOnlyForReserved", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18429, "Length": 49, "Cover_Rate": 0.3288590604026846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_minps", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin5", "Func": "_mm_min_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18430, "Length": 18, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "c", "==", "PLUS", "&&", "REG_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "arm", "Func": "arm_thumb_address_cost", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18431, "Length": 33, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "<ISA_LIT>_StdCall", ":", "{", "NestReg", "=", "<STR_LIT>", ";", "FunctionType", "*", "FTy", "=", "Func", "->", "getFunctionType", "(", ")", ";", "const", "AttributeSet", "&", "Attrs", "=", "Func", "->", "getAttributes", "(", ")", ";", "if", "(", "!", "Attrs", ".", "isEmpty", "(", ")", "&&", "!", "Func", "->", "isVarArg", "(", ")", ")", "{", "unsigned", "InRegCount", "=", "<NUM_LIT>", ";", "unsigned", "Idx", "=", "<NUM_LIT>", ";", "for", "(", "FunctionType", "::", "param_iterator", "I", "=", "FTy", "->", "param_begin", "(", ")", ",", "E", "=", "FTy", "->", "param_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ",", "++", "Idx", ")", "if", "(", "Attrs", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "InReg", ")", ")", "InRegCount", "+=", "(", "TD", "->", "getTypeSizeInBits", "(", "*", "I", ")", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "if", "(", "InRegCount", ">", "<NUM_LIT>", ")", "{", "report_fatal_error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "}", "}", "break", ";", "}", "case", "CallingConv", "::", "<ISA_LIT>_FastCall", ":", "case", "CallingConv", "::", "<ISA_LIT>_ThisCall", ":", "case", "CallingConv", "::", "Fast", ":", "NestReg", "=", "<STR_LIT>", ";", "break", ";", "}", "SDValue", "OutChains", "[", "<NUM_LIT>", "]", ";", "SDValue", "Addr", ",", "Disp", ";", "Addr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Trmp", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "Disp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "FPtr", ",", "Addr", ")", ";", "const", "unsigned", "char", "MOV32ri", "=", "<NUM_LIT>", ";", "const", "unsigned", "char", "N86Reg", "=", "TRI", "->", "getEncodingValue", "(", "NestReg", ")", "&", "<NUM_LIT>", ";", "OutChains", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getStore", "(", "Root", ",", "dl", ",", "DAG", ".", "getConstant", "(", "MOV32ri", "|", "N86Reg", ",", "dl", ",", "<STR_LIT>", ")", ",", "Trmp", ",", "MachinePointerInfo", "(", "TrmpAddr", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "Addr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Trmp", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "OutChains", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getStore", "(", "Root", ",", "dl", ",", "Nest", ",", "Addr", ",", "MachinePointerInfo", "(", "TrmpAddr", ",", "<NUM_LIT>", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "const", "unsigned", "char", "JMP", "=", "<NUM_LIT>", ";"], "ground_truth": ["Addr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Trmp", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";"], "File": "X86ISelLowering155", "Func": "LowerINIT_TRAMPOLINE", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18432, "Length": 368, "Cover_Rate": 0.30388109000825764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128d", ")", "__builtin_ia32_loadhpd", "(", "(", "__v2df", ")", "__A", ",", "__B", ")", ";"], "ground_truth": ["}"], "File": "emmintrin4", "Func": "_mm_loadh_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18433, "Length": 15, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Value", "*", "AlignArg", "=", "I", ".", "getArgOperand", "(", "I", ".", "getNumArgOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "Info", ".", "align", "=", "cast", "<", "ConstantInt", ">", "(", "AlignArg", ")", "->", "getZExtValue", "(", ")", ";", "Info", ".", "vol", "=", "false", ";", "Info", ".", "readMem", "=", "true", ";", "Info", ".", "writeMem", "=", "false", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "Info", ".", "opc", "=", "<STR_LIT>", ";", "auto", "&", "DL", "=", "I", ".", "getCalledFunction", "(", ")", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "unsigned", "NumElts", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "ArgI", "=", "<NUM_LIT>", ",", "ArgE", "=", "I", ".", "getNumArgOperands", "(", ")", ";", "ArgI", "<", "ArgE", ";", "++", "ArgI", ")", "{", "Type", "*", "ArgTy", "=", "I", ".", "getArgOperand", "(", "ArgI", ")", "->", "getType", "(", ")", ";", "if", "(", "!", "ArgTy", "->", "isVectorTy", "(", ")", ")", "break", ";", "NumElts", "+=", "DL", ".", "getTypeAllocSize", "(", "ArgTy", ")", "/", "<NUM_LIT>", ";", "}", "Info", ".", "memVT", "=", "EVT", "::", "getVectorVT", "(", "I", ".", "getType", "(", ")", "->", "getContext", "(", ")", ",", "<STR_LIT>", ",", "NumElts", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Value", "*", "AlignArg", "=", "I", ".", "getArgOperand", "(", "I", ".", "getNumArgOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "Info", ".", "align", "=", "cast", "<", "ConstantInt", ">", "(", "AlignArg", ")", "->", "getZExtValue", "(", ")", ";", "Info", ".", "vol", "=", "false", ";", "Info", ".", "readMem", "=", "false", ";", "Info", ".", "writeMem", "=", "true", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "auto", "&", "DL", "=", "I", ".", "getCalledFunction", "(", ")", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "PointerType", "*", "PtrTy", "=", "cast", "<", "PointerType", ">", "(", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";", "Info", ".", "opc", "=", "<STR_LIT>", ";", "Info", ".", "memVT", "=", "<STR_LIT>", "(", "PtrTy", "->", "getElementType", "(", ")", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Info", ".", "align", "=", "DL", ".", "getABITypeAlignment", "(", "PtrTy", "->", "getElementType", "(", ")", ")", ";", "Info", ".", "vol", "=", "true", ";", "Info", ".", "readMem", "=", "true", ";", "Info", ".", "writeMem", "=", "false", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "auto", "&", "DL", "=", "I", ".", "getCalledFunction", "(", ")", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "PointerType", "*", "PtrTy", "=", "cast", "<", "PointerType", ">", "(", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";"], "ground_truth": ["Info", ".", "opc", "=", "<STR_LIT>", ";"], "File": "ARMISelLowering", "Func": "getTgtMemIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18434, "Length": 439, "Cover_Rate": 0.5282791817087846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "if", "(", "(", "pcum", "->", "nregs", "&", "<NUM_LIT>", ")", "&&", "ARM_DOUBLEWORD_ALIGN", ")", "{", "int", "res", "=", "arm_needs_doubleword_align", "(", "arg", ".", "mode", ",", "arg", ".", "type", ")", ";", "if", "(", "res", "<", "<NUM_LIT>", "&&", "warn_psabi", ")", "inform", "(", "input_location", ",", "<STR_LIT>", "<STR_LIT>", ",", "arg", ".", "type", ")", ";", "else", "if", "(", "res", ">", "<NUM_LIT>", ")", "{", "pcum", "->", "nregs", "++", ";", "if", "(", "res", ">", "<NUM_LIT>", "&&", "warn_psabi", ")", "inform", "(", "input_location", ",", "<STR_LIT>", "<STR_LIT>", ",", "arg", ".", "type", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "arm_function_arg", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18435, "Length": 83, "Cover_Rate": 0.31679389312977096, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isImm", "(", ")", "const", "{"], "ground_truth": ["return", "!", "OpToFold", ";"], "File": "SIFoldOperands18", "Func": "isImm", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18436, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "FPOpcode", "=", "<STR_LIT>", ";", "else", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "FPOpcode", "=", "<STR_LIT>", ";", "assert", "(", "FPOpcode", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "(", "(", "Subtarget", ".", "hasSSE1", "(", ")", "&&", "VT", "==", "<STR_LIT>", ")", "||", "(", "Subtarget", ".", "hasSSE2", "(", ")", "&&", "VT", "==", "<STR_LIT>", ")", ")", ")", "{", "SDValue", "N00", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N10", "=", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "N00Type", "=", "N00", ".", "getValueType", "(", ")", ";", "EVT", "N10Type", "=", "N10", ".", "getValueType", "(", ")", ";", "if", "(", "N00Type", ".", "isFloatingPoint", "(", ")", "&&", "N10Type", ".", "isFloatingPoint", "(", ")", ")", "{", "SDValue", "FPLogic", "=", "DAG", ".", "getNode", "(", "FPOpcode", ",", "DL", ",", "N00Type", ",", "N00", ",", "N10", ")", ";"], "ground_truth": ["return", "DAG", ".", "getBitcast", "(", "VT", ",", "FPLogic", ")", ";"], "File": "X86ISelLowering (2)8", "Func": "convertIntLogicToFPLogic", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18437, "Length": 201, "Cover_Rate": 0.7444444444444445, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "performExtractVectorEltCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SDValue", "Vec", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "EVT", "VecVT", "=", "Vec", ".", "getValueType", "(", ")", ";", "EVT", "EltVT", "=", "VecVT", ".", "getVectorElementType", "(", ")", ";", "if", "(", "(", "Vec", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Vec", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "allUsesHaveSourceMods", "(", "N", ")", ")", "{", "SDLoc", "SL", "(", "N", ")", ";", "EVT", "EltVT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "Idx", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Elt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "EltVT", ",", "Vec", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Idx", ")", ";", "return", "DAG", ".", "getNode", "(", "Vec", ".", "getOpcode", "(", ")", ",", "SL", ",", "EltVT", ",", "Elt", ")", ";", "}", "if", "(", "Vec", ".", "hasOneUse", "(", ")", "&&", "DCI", ".", "isBeforeLegalize", "(", ")", ")", "{", "SDLoc", "SL", "(", "N", ")", ";", "EVT", "EltVT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "Idx", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Opc", "=", "Vec", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "SDValue", "Elt0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "EltVT", ",", "Vec", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Idx", ")", ";", "SDValue", "Elt1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "EltVT", ",", "Vec", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Idx", ")", ";", "DCI", ".", "AddToWorklist", "(", "Elt0", ".", "getNode", "(", ")", ")", ";", "DCI", ".", "AddToWorklist", "(", "Elt1", ".", "getNode", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "SL", ",", "EltVT", ",", "Elt0", ",", "Elt1", ",", "Vec", "->", "getFlags", "(", ")", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "performExtractVectorEltCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18438, "Length": 334, "Cover_Rate": 0.40632603406326034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_ternarylogic_epi32", "(", "__m512i", "__A", ",", "__mmask16", "__U", ",", "__m512i", "__B", ",", "__m512i", "__C", ",", "const", "int", "imm", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_pternlogd512_mask", "(", "(", "__v16si", ")", "__A", ",", "(", "__v16si", ")", "__B", ",", "(", "__v16si", ")", "__C", ",", "imm", ",", "(", "__mmask16", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin4", "Func": "_mm512_mask_ternarylogic_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18439, "Length": 62, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isSafeMemOpType", "(", "MVT", "VT", ")", "const", "{"], "ground_truth": ["if", "(", "VT", "==", "<STR_LIT>", ")", "return", "Subtarget", ".", "hasSSE1", "(", ")", ";"], "File": "X86ISelLowering100", "Func": "isSafeMemOpType", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18440, "Length": 23, "Cover_Rate": 0.5227272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__ev64_opaque__", "t", ";", "t", "=", "__ev_mwhsmf", "(", "a", ",", "b", ")", ";", "return", "__ev_subfsmiaaw", "(", "t", ")", ";"], "ground_truth": ["}"], "File": "spe", "Func": "__internal_ev_mwhsmfanw", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18441, "Length": 19, "Cover_Rate": 0.6129032258064516, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "getEstimate", "(", "const", "<ISA_LIT>Subtarget", "*", "ST", ",", "unsigned", "Opcode", ",", "SDValue", "Operand", ",", "SelectionDAG", "&", "DAG", ",", "int", "&", "ExtraSteps", ")", "{", "EVT", "VT", "=", "Operand", ".", "getValueType", "(", ")", ";", "if", "(", "ST", "->", "hasNEON", "(", ")", "&&", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", ")", "{", "if", "(", "ExtraSteps", "==", "TargetLoweringBase", "::", "ReciprocalEstimate", "::", "Unspecified", ")", "ExtraSteps", "=", "VT", "==", "<STR_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "Opcode", ",", "SDLoc", "(", "Operand", ")", ",", "VT", ",", "Operand", ")", ";"], "File": "AArch64ISelLowering105", "Func": "getEstimate", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18442, "Length": 109, "Cover_Rate": 0.8257575757575758, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "OpcTable", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "=", "{", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ",", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ";", "bool", "HasAVX", "=", "Subtarget", "->", "hasAVX", "(", ")", ";", "unsigned", "*", "Opc", "=", "nullptr", ";", "switch", "(", "RetVT", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "Opc", "=", "&", "OpcTable", "[", "<NUM_LIT>", "]", "[", "HasAVX", "]", "[", "<NUM_LIT>", "]", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "&", "OpcTable", "[", "<NUM_LIT>", "]", "[", "HasAVX", "]", "[", "<NUM_LIT>", "]", ";", "break", ";", "}", "const", "Value", "*", "LHS", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "Value", "*", "RHS", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "LHSReg", "=", "getRegForValue", "(", "LHS", ")", ";", "bool", "LHSIsKill", "=", "hasTrivialKill", "(", "LHS", ")", ";", "unsigned", "RHSReg", "=", "getRegForValue", "(", "RHS", ")", ";", "bool", "RHSIsKill", "=", "hasTrivialKill", "(", "RHS", ")", ";"], "ground_truth": ["unsigned", "CmpLHSReg", "=", "getRegForValue", "(", "CmpLHS", ")", ";"], "File": "X86FastISel123", "Func": "X86FastEmitSSESelect", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18443, "Length": 188, "Cover_Rate": 0.31333333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>ClauseMergePass", "::", "getCFAluSize", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "assert", "(", "isCFAlu", "(", "MI", ")", ")", ";"], "ground_truth": ["return", "MI", ".", "getOperand", "(", "TII", "->", "getOperandIdx", "(", "MI", ".", "getOpcode", "(", ")", ",", "<STR_LIT>", "::", "COUNT", ")", ")", ".", "getImm", "(", ")", ";"], "File": "R600ClauseMergePass1", "Func": "getCFAluSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18444, "Length": 45, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering73", "Func": "getUNPCKLOpcode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18445, "Length": 44, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCAsmInfo", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "RISCVMCAsmInfo", "Func": "anchor", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18446, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Attr", "=", "F", "->", "getFnAttribute", "(", "Attribute", "::", "VScaleRange", ")", ";", "if", "(", "!", "Attr", ".", "isValid", "(", ")", ")", "return", "false", ";", "unsigned", "MinVScale", ",", "MaxVScale", ";", "std", "::", "tie", "(", "MinVScale", ",", "MaxVScale", ")", "=", "Attr", ".", "getVScaleRangeArgs", "(", ")", ";", "if", "(", "MinVScale", "!=", "MaxVScale", "||", "MinVScale", "==", "<NUM_LIT>", ")", "return", "false", ";", "auto", "*", "PredType", "=", "ScalableVectorType", "::", "get", "(", "Type", "::", "getInt1Ty", "(", "I", "->", "getContext", "(", ")", ")", ",", "<NUM_LIT>", ")", ";", "auto", "*", "FixedPredType", "=", "FixedVectorType", "::", "get", "(", "Type", "::", "getInt8Ty", "(", "I", "->", "getContext", "(", ")", ")", ",", "MinVScale", "*", "<NUM_LIT>", ")", ";", "auto", "*", "Store", "=", "dyn_cast", "<", "StoreInst", ">", "(", "I", ")", ";", "if", "(", "!", "Store", "||", "!", "Store", "->", "isSimple", "(", ")", ")", "return", "false", ";", "if", "(", "Store", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", "!=", "FixedPredType", ")", "return", "false", ";", "auto", "*", "IntrI", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "Store", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "IntrI", "||", "IntrI", "->", "getIntrinsicID", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "!", "cast", "<", "ConstantInt", ">", "(", "IntrI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "isZero", "(", ")", ")", "return", "false", ";", "auto", "*", "BitCast", "=", "dyn_cast", "<", "BitCastInst", ">", "(", "IntrI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "BitCast", ")", "return", "false", ";", "if", "(", "BitCast", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", "!=", "PredType", ")", "return", "false", ";", "IRBuilder", "<", ">", "Builder", "(", "I", "->", "getContext", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "I", ")", ";", "auto", "*", "PtrBitCast", "=", "Builder", ".", "CreateBitCast", "(", "Store", "->", "getPointerOperand", "(", ")", ",", "PredType", "->", "getPointerTo", "(", "Store", "->", "getPointerAddressSpace", "(", ")", ")", ")", ";", "Builder", ".", "CreateStore", "(", "BitCast", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "PtrBitCast", ")", ";", "Store", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["if", "(", "IntrI", "->", "getNumUses", "(", ")", "==", "<NUM_LIT>", ")", "IntrI", "->", "eraseFromParent", "(", ")", ";"], "File": "SVEIntrinsicOpts3", "Func": "optimizePredicateStore", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18447, "Length": 328, "Cover_Rate": 0.8864864864864865, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "--", "i", ">=", "<NUM_LIT>", ")", "RTX_FRAME_RELATED_P", "(", "XVECEXP", "(", "seq", ",", "<NUM_LIT>", ",", "i", ")", ")", "=", "<NUM_LIT>", ";", "return", "emit_insn", "(", "seq", ")", ";"], "ground_truth": ["}"], "File": "alpha2", "Func": "set_frame_related_p", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 18448, "Length": 28, "Cover_Rate": 0.32558139534883723, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "val_reg", "=", "force_reg", "(", "DImode", ",", "val_exp", ")", ";", "reg", "=", "val_reg", ";", "for", "(", ";", "(", "i", "+", "<NUM_LIT>", "<=", "length", ")", ";", "i", "+=", "<NUM_LIT>", ")", "{", "addr", "=", "plus_constant", "(", "Pmode", ",", "dst", ",", "i", ")", ";", "mem", "=", "adjust_automodify_address", "(", "dstbase", ",", "DImode", ",", "addr", ",", "i", ")", ";", "emit_move_insn", "(", "mem", ",", "reg", ")", ";", "}", "}", "else", "val_reg", "=", "force_reg", "(", "SImode", ",", "val_exp", ")", ";", "reg", "=", "(", "use_strd_p", "?", "gen_lowpart", "(", "SImode", ",", "val_reg", ")", ":", "val_reg", ")", ";", "for", "(", ";", "(", "i", "+", "<NUM_LIT>", "<=", "length", ")", ";", "i", "+=", "<NUM_LIT>", ")", "{", "addr", "=", "plus_constant", "(", "Pmode", ",", "dst", ",", "i", ")", ";", "mem", "=", "adjust_automodify_address", "(", "dstbase", ",", "SImode", ",", "addr", ",", "i", ")", ";", "if", "(", "(", "align", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "emit_move_insn", "(", "mem", ",", "reg", ")", ";", "else", "emit_insn", "(", "gen_unaligned_storesi", "(", "mem", ",", "reg", ")", ")", ";", "}", "if", "(", "unaligned_access", "&&", "i", ">", "<NUM_LIT>", "&&", "(", "i", "+", "<NUM_LIT>", ")", "==", "length", ")", "{", "addr", "=", "plus_constant", "(", "Pmode", ",", "dst", ",", "i", "-", "<NUM_LIT>", ")", ";", "mem", "=", "adjust_automodify_address", "(", "dstbase", ",", "SImode", ",", "addr", ",", "i", "-", "<NUM_LIT>", ")", ";", "if", "(", "(", "align", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "set_mem_align", "(", "mem", ",", "BITS_PER_UNIT", ")", ";", "emit_insn", "(", "gen_unaligned_storesi", "(", "mem", ",", "reg", ")", ")", ";", "return", "true", ";", "}"], "ground_truth": ["if", "(", "i", "+", "<NUM_LIT>", "<=", "length", ")", "{"], "File": "arm4", "Func": "arm_block_set_aligned_non_vect", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18449, "Length": 241, "Cover_Rate": 0.4036850921273032, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "vector", "signed", "int", "vec_vcmpgtuw", "(", "vector", "unsigned", "int", "a1", ",", "vector", "unsigned", "int", "a2", ")", "{", "return", "(", "vector", "signed", "int", ")", "__builtin_altivec_vcmpgtuw", "(", "(", "vector", "signed", "int", ")", "a1", ",", "(", "vector", "signed", "int", ")", "a2", ")", ";"], "ground_truth": ["}"], "File": "altivec4", "Func": "vec_vcmpgtuw", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18450, "Length": 41, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>ElimCompare", "(", "TM", ")", ";"], "ground_truth": ["}"], "File": "SystemZElimCompare (2)", "Func": "createSystemZElimComparePass", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18451, "Length": 8, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Operand", "==", "<NUM_LIT>", "||", "Operand", "==", "<NUM_LIT>", ";", "default", ":", "return", "false", ";", "}", "}", "return", "false", ";", "default", ":", "return", "false", ";", "}", "}", ";", "for", "(", "auto", "OpIdx", ":", "enumerate", "(", "I", "->", "operands", "(", ")", ")", ")", "{", "if", "(", "!", "IsSinker", "(", "I", ",", "OpIdx", ".", "index", "(", ")", ")", ")", "continue", ";", "Instruction", "*", "Op", "=", "dyn_cast", "<", "Instruction", ">", "(", "OpIdx", ".", "value", "(", ")", ".", "get", "(", ")", ")", ";", "if", "(", "!", "Op", "||", "any_of", "(", "Ops", ",", "[", "&", "]", "(", "Use", "*", "U", ")", "{", "return", "U", "->", "get", "(", ")", "==", "Op", ";", "}", ")", ")", "continue", ";", "if", "(", "!", "match", "(", "Op", ",", "m_Shuffle", "(", "m_InsertElt", "(", "m_Undef", "(", ")", ",", "m_Value", "(", ")", ",", "m_ZeroInt", "(", ")", ")", ",", "m_Undef", "(", ")", ",", "m_ZeroMask", "(", ")", ")", ")", ")", "continue", ";", "for", "(", "Use", "&", "U", ":", "Op", "->", "uses", "(", ")", ")", "{", "Instruction", "*", "Insn", "=", "cast", "<", "Instruction", ">", "(", "U", ".", "getUser", "(", ")", ")", ";", "if", "(", "!", "IsSinker", "(", "Insn", ",", "U", ".", "getOperandNo", "(", ")", ")", ")", "return", "false", ";", "}", "Ops", ".", "push_back", "(", "&", "Op", "->", "getOperandUse", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["Ops", ".", "push_back", "(", "&", "OpIdx", ".", "value", "(", ")", ")", ";"], "File": "RISCVISelLowering1", "Func": "shouldSinkOperands", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18452, "Length": 218, "Cover_Rate": 0.5422885572139303, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "I", "=", "Intr", "->", "VAddrStart", ";", "I", "<", "EndIdx", ";", "I", "++", ")", "{", "MachineOperand", "&", "SrcOp", "=", "MI", ".", "getOperand", "(", "ArgOffset", "+", "I", ")", ";", "if", "(", "!", "SrcOp", ".", "isReg", "(", ")", ")", "continue", ";", "Register", "AddrReg", "=", "SrcOp", ".", "getReg", "(", ")", ";", "if", "(", "(", "I", "<", "Intr", "->", "GradientStart", ")", "||", "(", "I", ">=", "Intr", "->", "GradientStart", "&&", "I", "<", "Intr", "->", "CoordStart", "&&", "!", "IsG16", ")", "||", "(", "I", ">=", "Intr", "->", "CoordStart", "&&", "!", "IsA16", ")", ")", "{", "if", "(", "(", "I", "<", "Intr", "->", "GradientStart", ")", "&&", "IsA16", "&&", "(", "B", ".", "getMRI", "(", ")", "->", "getType", "(", "AddrReg", ")", "==", "S16", ")", ")", "{", "assert", "(", "I", "==", "Intr", "->", "BiasIndex", "&&", "<STR_LIT>", ")", ";", "PackedAddrs", ".", "push_back", "(", "B", ".", "buildBuildVector", "(", "V2S16", ",", "{", "AddrReg", ",", "B", ".", "buildUndef", "(", "S16", ")", ".", "getReg", "(", "<NUM_LIT>", ")", "}", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "assert", "(", "(", "!", "IsA16", "||", "Intr", "->", "NumBiasArgs", "==", "<NUM_LIT>", "||", "I", "!=", "Intr", "->", "BiasIndex", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["AddrReg", "=", "B", ".", "buildBitcast", "(", "V2S16", ",", "AddrReg", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";"], "File": "AMDGPULegalizerInfo25", "Func": "packImage16bitOpsToDwords", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18453, "Length": 202, "Cover_Rate": 0.45495495495495497, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isIntS16Immediate", "(", "CN", ",", "Imm", ")", "&&", "(", "!", "Align", "||", "isAligned", "(", "*", "Align", ",", "Imm", ")", ")", ")", "{", "Disp", "=", "DAG", ".", "getTargetConstant", "(", "Imm", ",", "DL", ",", "CNType", ")", ";", "Base", "=", "DAG", ".", "getRegister", "(", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "CNType", ")", ";", "break", ";", "}", "if", "(", "(", "CNType", "==", "<STR_LIT>", "||", "isInt", "<", "<NUM_LIT>", ">", "(", "CNImm", ")", ")", "&&", "(", "!", "Align", "||", "isAligned", "(", "*", "Align", ",", "CNImm", ")", ")", ")", "{", "int32_t", "Addr", "=", "(", "int32_t", ")", "CNImm", ";", "Disp", "=", "DAG", ".", "getTargetConstant", "(", "(", "int16_t", ")", "Addr", ",", "DL", ",", "<STR_LIT>", ")", ";", "Base", "=", "DAG", ".", "getTargetConstant", "(", "(", "Addr", "-", "(", "int16_t", ")", "Addr", ")", ">>", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "uint32_t", "LIS", "=", "CNType", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Base", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "LIS", ",", "DL", ",", "CNType", ",", "Base", ")", ",", "<NUM_LIT>", ")", ";", "break", ";", "}", "}", "Disp", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "if", "(", "FrameIndexSDNode", "*", "FI", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", ")", "{", "Base", "=", "DAG", ".", "getTargetFrameIndex", "(", "FI", "->", "getIndex", "(", ")", ",", "N", ".", "getValueType", "(", ")", ")", ";", "fixupFuncForFI", "(", "DAG", ",", "FI", "->", "getIndex", "(", ")", ",", "N", ".", "getValueType", "(", ")", ")", ";", "}", "else", "Base", "=", "N", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "break", ";", "default", ":", "{", "FrameIndexSDNode", "*", "FI", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", ";"], "ground_truth": ["Base", "=", "FI", "?", "N", ":", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "PPCISelLowering109", "Func": "SelectOptimalAddrMode", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18454, "Length": 282, "Cover_Rate": 0.4051724137931034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vgetq_lane_f32", "(", "float32x4_t", "__a", ",", "const", "int", "__b", ")", "{", "return", "__aarch64_vget_lane_any", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vgetq_lane_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18455, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "*", "FirstMI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "if", "(", "!", "RegClass", "||", "!", "MF", ".", "getRegInfo", "(", ")", ".", "tracksLiveness", "(", ")", ")", "return", "false", ";", "auto", "RegToRename", "=", "getLdStRegOp", "(", "FirstMI", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "getLdStRegOp", "(", "FirstMI", ")", ".", "isKill", "(", ")", "&&", "!", "any_of", "(", "FirstMI", ".", "operands", "(", ")", ",", "[", "TRI", ",", "RegToRename", "]", "(", "const", "MachineOperand", "&", "MOP", ")", "{", "return", "MOP", ".", "isReg", "(", ")", "&&", "!", "MOP", ".", "isDebug", "(", ")", "&&", "MOP", ".", "getReg", "(", ")", "&&", "MOP", ".", "isImplicit", "(", ")", "&&", "MOP", ".", "isKill", "(", ")", "&&", "TRI", "->", "regsOverlap", "(", "RegToRename", ",", "MOP", ".", "getReg", "(", ")", ")", ";", "}", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "FirstMI", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "auto", "canRenameMOP", "=", "[", "]", "(", "const", "MachineOperand", "&", "MOP", ")", "{", "return", "MOP", ".", "isImplicit", "(", ")", "||", "(", "MOP", ".", "isRenamable", "(", ")", "&&", "!", "MOP", ".", "isEarlyClobber", "(", ")", "&&", "!", "MOP", ".", "isTied", "(", ")", ")", ";", "}", ";", "bool", "FoundDef", "=", "false", ";", "std", "::", "function", "<", "bool", "(", "MachineInstr", "&", ",", "bool", ")", ">", "CheckMIs", "=", "[", "&", "]", "(", "MachineInstr", "&", "MI", ",", "bool", "IsDef", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", "<<", "<STR_LIT>", ")", ";", "if", "(", "MI", ".", "getFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ")", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", "<<", "<STR_LIT>", ")", ";"], "File": "AArch64LoadStoreOptimizer27", "Func": "canRenameUpToDef", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18456, "Length": 257, "Cover_Rate": 0.43485617597292725, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "RC", "=", "Is64Bit", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "if", "(", "Shift", "==", "<NUM_LIT>", ")", "{", "if", "(", "RetVT", "==", "SrcVT", ")", "{", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "getKillRegState", "(", "Op0IsKill", ")", ")", ";", "return", "ResultReg", ";", "}", "else", "return", "emitIntExt", "(", "SrcVT", ",", "Op0", ",", "RetVT", ",", "IsZExt", ")", ";", "}", "if", "(", "Shift", ">=", "DstBits", ")", "return", "<NUM_LIT>", ";", "if", "(", "Shift", ">=", "SrcBits", "&&", "IsZExt", ")", "return", "materializeInt", "(", "ConstantInt", "::", "get", "(", "*", "Context", ",", "APInt", "(", "RegSize", ",", "<NUM_LIT>", ")", ")", ",", "RetVT", ")", ";", "if", "(", "!", "IsZExt", ")", "{", "Op0", "=", "emitIntExt", "(", "SrcVT", ",", "Op0", ",", "RetVT", ",", "IsZExt", ")", ";", "if", "(", "!", "Op0", ")", "return", "<NUM_LIT>", ";", "Op0IsKill", "=", "true", ";", "SrcVT", "=", "RetVT", ";", "SrcBits", "=", "SrcVT", ".", "getSizeInBits", "(", ")", ";", "IsZExt", "=", "true", ";", "}", "unsigned", "ImmR", "=", "std", "::", "min", "<", "unsigned", ">", "(", "SrcBits", "-", "<NUM_LIT>", ",", "Shift", ")", ";", "unsigned", "ImmS", "=", "SrcBits", "-", "<NUM_LIT>", ";", "static", "const", "unsigned", "OpcTable", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{"], "ground_truth": ["<STR_LIT>", ",", "<STR_LIT>"], "File": "AArch64FastISel10", "Func": "emitLSR_ri", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18457, "Length": 220, "Cover_Rate": 0.4498977505112474, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Arg", ";", "Entry", ".", "Ty", "=", "ArgTy", ";", "Entry", ".", "IsSExt", "=", "false", ";", "Entry", ".", "IsZExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "bool", "isF64", "=", "ArgVT", "==", "<STR_LIT>", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "RTLIB", "::", "Libcall", "LC", "=", "isF64", "?", "RTLIB", "::", "SINCOS_STRET_F64", ":", "RTLIB", "::", "SINCOS_STRET_F32", ";", "const", "char", "*", "LibcallName", "=", "TLI", ".", "getLibcallName", "(", "LC", ")", ";", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "LibcallName", ",", "TLI", ".", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "Type", "*", "RetTy", "=", "isF64", "?", "(", "Type", "*", ")", "StructType", "::", "get", "(", "ArgTy", ",", "ArgTy", ")", ":", "(", "Type", "*", ")", "FixedVectorType", "::", "get", "(", "ArgTy", ",", "<NUM_LIT>", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "DAG", ".", "getEntryNode", "(", ")", ")", ".", "setLibCallee", "(", "CallingConv", "::", "C", ",", "RetTy", ",", "Callee", ",", "std", "::", "move", "(", "Args", ")", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "TLI", ".", "LowerCallTo", "(", "CLI", ")", ";", "if", "(", "isF64", ")", "return", "CallResult", ".", "first", ";"], "ground_truth": ["SDValue", "SinVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ArgVT", ",", "CallResult", ".", "first", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "LowerFSINCOS", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18458, "Length": 229, "Cover_Rate": 0.6172506738544474, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "sparc_tls_referenced_p", "(", "rtx", "x", ")", "{"], "ground_truth": ["if", "(", "!", "TARGET_HAVE_TLS", ")", "return", "false", ";"], "File": "sparc3", "Func": "sparc_tls_referenced_p", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18459, "Length": 15, "Cover_Rate": 0.5357142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcvth_u32_f16", "(", "float16_t", "__a", ")", "{", "return", "__builtin_neon_vcvthusi", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "fp16_vcvth_u32_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18460, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printCCOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["}"], "File": "LC3bInstPrinter", "Func": "printCCOperand", "Target": "LC3b", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18461, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printMemOperand", "(", "const", "MCInst", "*", "MI", ",", "int", "opNum", ",", "raw_ostream", "&", "O", ")", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":"], "ground_truth": ["break", ";"], "File": "MipsInstPrinter19", "Func": "printMemOperand", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18462, "Length": 31, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "X86AsmBackend20", "Func": "getRelaxedOpcodeArith", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18463, "Length": 216, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "<ISA_LIT>RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "<ISA_LIT>FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";"], "ground_truth": ["return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "MSP430RegisterInfo28", "Func": "getFrameRegister", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18464, "Length": 34, "Cover_Rate": 0.8717948717948718, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vdupq_m_n_f16", "(", "float16x8_t", "__inactive", ",", "float16_t", "__a", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vdupq_m_n_fv8hf", "(", "__inactive", ",", "__a", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vdupq_m_n_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18465, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "OpIdx", "<", "NumOps", "&&", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "<", "<NUM_LIT>", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "APInt", "immRaw", "=", "VFPExpandImm", "(", "slice", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", "|", "slice", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "Opcode", "==", "<STR_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "APFloat", "immFP", "=", "APFloat", "(", "immRaw", ",", "true", ")", ";", "double", "imm", "=", "Opcode", "==", "<STR_LIT>", "?", "immFP", ".", "convertToDouble", "(", ")", ":"], "ground_truth": ["immFP", ".", "convertToFloat", "(", ")", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleVFPMiscFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18466, "Length": 99, "Cover_Rate": 0.32247557003257327, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Disassembler", "(", "const", "MCSubtargetInfo", "&", "STI", ",", "MCContext", "&", "Ctx", ")", ":", "MCDisassembler", "(", "STI", ",", "Ctx", ")", "{"], "ground_truth": ["}"], "File": "LoongArchDisassembler", "Func": "LoongArchDisassembler", "Target": "LoongArch", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18467, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "performBitCastCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "performShuffleCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";"], "ground_truth": ["}"], "File": "TPCISelLowering", "Func": "PerformDAGCombine", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18468, "Length": 31, "Cover_Rate": 0.36046511627906974, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "PredState", "=", "getRegState", "(", "PredOp", ")", "&", "~", "RegState", "::", "Kill", ";", "MachineInstrBuilder", "MIB", ";", "if", "(", "SrcOp", ".", "isReg", "(", ")", ")", "{", "unsigned", "SrcState", "=", "getRegState", "(", "SrcOp", ")", ";", "if", "(", "RegisterRef", "(", "SrcOp", ")", "==", "RegisterRef", "(", "DstR", ",", "DstSR", ")", ")", "SrcState", "&=", "~", "RegState", "::", "Kill", ";", "MIB", "=", "BuildMI", "(", "B", ",", "At", ",", "DL", ",", "HII", "->", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "DstR", ",", "DstState", ",", "DstSR", ")", ".", "addReg", "(", "PredOp", ".", "getReg", "(", ")", ",", "PredState", ",", "PredOp", ".", "getSubReg", "(", ")", ")", ".", "addReg", "(", "SrcOp", ".", "getReg", "(", ")", ",", "SrcState", ",", "SrcOp", ".", "getSubReg", "(", ")", ")", ";", "}", "else", "{", "MIB", "=", "BuildMI", "(", "B", ",", "At", ",", "DL", ",", "HII", "->", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "DstR", ",", "DstState", ",", "DstSR", ")", ".", "addReg", "(", "PredOp", ".", "getReg", "(", ")", ",", "PredState", ",", "PredOp", ".", "getSubReg", "(", ")", ")", ".", "add", "(", "SrcOp", ")", ";", "}"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MIB", ")", ";"], "File": "HexagonExpandCondsets11", "Func": "genCondTfrFor", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18469, "Length": 180, "Cover_Rate": 0.6405693950177936, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>FastISel", "::", "<ISA_LIT>MaterializeFP", "(", "const", "ConstantFP", "*", "CFP", ",", "MVT", "VT", ")", "{", "const", "APFloat", "Val", "=", "CFP", "->", "getValueAPF", "(", ")", ";", "bool", "is64bit", "=", "VT", "==", "<STR_LIT>", ";", "if", "(", "TLI", ".", "isFPImmLegal", "(", "Val", ",", "VT", ")", ")", "{", "int", "Imm", ";", "unsigned", "Opc", ";", "if", "(", "is64bit", ")", "{", "Imm", "=", "<STR_LIT>", "(", "Val", ")", ";", "Opc", "=", "<STR_LIT>", ";", "}", "else", "{", "Imm", "=", "<STR_LIT>", "(", "Val", ")", ";", "Opc", "=", "<STR_LIT>", ";", "}", "Register", "DestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "return", "DestReg", ";", "}", "if", "(", "!", "Subtarget", "->", "hasVFP2Base", "(", ")", ")", "return", "false", ";", "Align", "Alignment", "=", "DL", ".", "getPrefTypeAlign", "(", "CFP", "->", "getType", "(", ")", ")", ";"], "ground_truth": ["unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "cast", "<", "Constant", ">", "(", "CFP", ")", ",", "Alignment", ")", ";"], "File": "ARMFastISel36", "Func": "ARMMaterializeFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18470, "Length": 172, "Cover_Rate": 0.6935483870967742, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "putc", "(", "'\\n'", ",", "stream", ")", ";", "}", "else", "if", "(", "write_symbols", "==", "DBX_DEBUG", ")", "return", ";", "else", "if", "(", "name", "!=", "current_function_file", "&&", "strcmp", "(", "name", ",", "current_function_file", ")", "!=", "<NUM_LIT>", ")", "{", "num_source_filenames", "+=", "<NUM_LIT>", ";", "current_function_file", "=", "name", ";", "fprintf", "(", "stream", ",", "<STR_LIT>", ",", "num_source_filenames", ")", ";"], "ground_truth": ["output_quoted_string", "(", "stream", ",", "name", ")", ";"], "File": "mips3", "Func": "mips_output_filename", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18471, "Length": 58, "Cover_Rate": 0.47540983606557374, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<STR_LIT>", "(", "Type", "*", "Ty", ")", "const", "{"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "ARMTargetTransformInfo", "Func": "getAddressComputationCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18472, "Length": 12, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasFineGrainedTraps", "(", ")", "const", "{"], "ground_truth": ["return", "HasFineGrainedTraps", ";"], "File": "AArch64Subtarget (2)1", "Func": "hasFineGrainedTraps", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18473, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_insn", "(", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "return", ";", "}", "emit_insn", "(", "gen_prologue_start_marker", "(", ")", ")", ";", "if", "(", "is_critical_func", "(", ")", ")", "{", "emit_insn", "(", "gen_push_intr_state", "(", ")", ")", ";", "emit_insn", "(", "gen_disable_interrupts", "(", ")", ")", ";", "}", "else", "if", "(", "is_reentrant_func", "(", ")", ")", "emit_insn", "(", "gen_disable_interrupts", "(", ")", ")", ";", "if", "(", "!", "cfun", "->", "machine", "->", "computed", ")", "msp430_compute_frame_info", "(", ")", ";", "if", "(", "flag_stack_usage_info", ")", "current_function_static_stack_size", "=", "cfun", "->", "machine", "->", "framesize", ";", "if", "(", "crtl", "->", "args", ".", "pretend_args_size", ")", "{", "rtx", "note", ";", "gcc_assert", "(", "crtl", "->", "args", ".", "pretend_args_size", "==", "<NUM_LIT>", ")", ";", "p", "=", "emit_insn", "(", "gen_grow_and_swap", "(", ")", ")", ";", "note", "=", "F", "(", "gen_rtx_SET", "(", "stack_pointer_rtx", ",", "gen_rtx_MINUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ")", ";", "add_reg_note", "(", "p", ",", "REG_FRAME_RELATED_EXPR", ",", "note", ")", ";", "note", "=", "F", "(", "gen_rtx_SET", "(", "gen_rtx_MEM", "(", "Pmode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ")", ")", ",", "pc_rtx", ")", ")", ";", "add_reg_note", "(", "p", ",", "REG_CFA_OFFSET", ",", "note", ")", ";", "F", "(", "p", ")", ";", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "i", "--", ")", "if", "(", "cfun", "->", "machine", "->", "need_to_save", "[", "i", "]", ")", "{", "int", "seq", ",", "count", ";", "rtx", "note", ";", "for", "(", "seq", "=", "i", "-", "<NUM_LIT>", ";", "seq", ">=", "<NUM_LIT>", "&&", "cfun", "->", "machine", "->", "need_to_save", "[", "seq", "]", ";", "seq", "--", ")", ";", "count", "=", "i", "-", "seq", ";", "if", "(", "msp430x", ")", "{", "p", "=", "F", "(", "emit_insn", "(", "gen_pushm", "(", "gen_rtx_REG", "(", "Pmode", ",", "i", ")", ",", "GEN_INT", "(", "count", ")", ")", ")", ")", ";", "note", "=", "gen_rtx_SEQUENCE", "(", "VOIDmode", ",", "rtvec_alloc", "(", "count", "+", "<NUM_LIT>", ")", ")", ";", "XVECEXP", "(", "note", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "=", "F", "(", "gen_rtx_SET", "(", "stack_pointer_rtx", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "count", "*", "(", "TARGET_LARGE", "?", "-", "<NUM_LIT>", ":", "-", "<NUM_LIT>", ")", ")", ")", ")", ")", ";"], "ground_truth": ["for", "(", "j", "=", "<NUM_LIT>", ";", "j", "<", "count", ";", "j", "++", ")", "{"], "File": "msp4303", "Func": "msp430_expand_prologue", "Target": "msp430", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 18474, "Length": 349, "Cover_Rate": 0.6486988847583643, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "GCNPassConfig", "::", "addPreLegalizeMachineIR", "(", ")", "{"], "ground_truth": ["bool", "IsOptNone", "=", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ";"], "File": "AMDGPUTargetMachine108", "Func": "addPreLegalizeMachineIR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18475, "Length": 18, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_MODE", "(", "value", ")", "==", "VOIDmode", "&&", "size", ">", "<NUM_LIT>", ")", "mode", "=", "Pmode", ";", "else", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", ">", "GET_MODE_SIZE", "(", "GET_MODE", "(", "value", ")", ")", ")", "mode", "=", "GET_MODE", "(", "value", ")", ";", "}", "else", "mode", "=", "GET_MODE", "(", "vec_value", ")", ",", "value", "=", "vec_value", ";", "}", "else", "{", "if", "(", "size", ">=", "<NUM_LIT>", ")", "mode", "=", "TARGET_AVX", "?", "V32QImode", ":", "TARGET_SSE", "?", "V16QImode", ":", "DImode", ";", "else", "if", "(", "size", ">=", "<NUM_LIT>", ")", "mode", "=", "TARGET_SSE", "?", "V16QImode", ":", "DImode", ";", "srcmem", "=", "change_address", "(", "srcmem", ",", "mode", ",", "srcptr", ")", ";", "}", "destmem", "=", "change_address", "(", "destmem", ",", "mode", ",", "destptr", ")", ";", "modesize", "=", "GEN_INT", "(", "GET_MODE_SIZE", "(", "mode", ")", ")", ";", "gcc_assert", "(", "GET_MODE_SIZE", "(", "mode", ")", "<=", "size", ")", ";", "for", "(", "n", "=", "<NUM_LIT>", ";", "n", "*", "GET_MODE_SIZE", "(", "mode", ")", "<", "size", ";", "n", "++", ")", "{", "if", "(", "issetmem", ")", "emit_move_insn", "(", "destmem", ",", "gen_lowpart", "(", "mode", ",", "value", ")", ")", ";", "else", "{", "emit_move_insn", "(", "destmem", ",", "srcmem", ")", ";"], "ground_truth": ["srcmem", "=", "offset_address", "(", "srcmem", ",", "modesize", ",", "GET_MODE_SIZE", "(", "mode", ")", ")", ";"], "File": "i3867", "Func": "expand_small_movmem_or_setmem", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18476, "Length": 190, "Cover_Rate": 0.4175824175824176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "int", "i", "=", "ExtraSteps", ";", "i", ">", "<NUM_LIT>", ";", "--", "i", ")", "{", "SDValue", "Step", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Operand", ",", "Estimate", ",", "Flags", ")", ";", "Estimate", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Estimate", ",", "Step", ",", "Flags", ")", ";", "}", "ExtraSteps", "=", "<NUM_LIT>", ";"], "ground_truth": ["return", "Estimate", ";"], "File": "AArch64ISelLowering (2)2", "Func": "getRecipEstimate", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18477, "Length": 62, "Cover_Rate": 0.4189189189189189, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "EVT", "ResTys", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "SDNode", "*", "Ld", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ")", ";", "SDValue", "SuperReg", "=", "SDValue", "(", "Ld", ",", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumVecs", ";", "++", "i", ")", "ReplaceUses", "(", "SDValue", "(", "N", ",", "i", ")", ",", "CurDAG", "->", "getTargetExtractSubreg", "(", "SubRegIdx", "+", "i", ",", "dl", ",", "VT", ",", "SuperReg", ")", ")", ";"], "ground_truth": ["ReplaceUses", "(", "SDValue", "(", "N", ",", "NumVecs", ")", ",", "SDValue", "(", "Ld", ",", "<NUM_LIT>", ")", ")", ";"], "File": "AArch64ISelDAGToDAG", "Func": "SelectLoad", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18478, "Length": 95, "Cover_Rate": 0.5757575757575758, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vrshlq_m_uv8hi", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vrshlq_m_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18479, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "Subtarget", ".", "hasCDI", "(", ")", ")", "return", "LowerVectorCTLZ_AVX512CDI", "(", "Op", ",", "DAG", ")", ";", "if", "(", "VT", ".", "is256BitVector", "(", ")", "&&", "!", "Subtarget", ".", "hasInt256", "(", ")", ")", "return", "Lower256IntUnary", "(", "Op", ",", "DAG", ")", ";", "if", "(", "VT", ".", "is512BitVector", "(", ")", "&&", "!", "Subtarget", ".", "hasBWI", "(", ")", ")", "return", "Lower512IntUnary", "(", "Op", ",", "DAG", ")", ";", "assert", "(", "Subtarget", ".", "hasSSSE3", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "LowerVectorCTLZInRegLUT", "(", "Op", ",", "DL", ",", "Subtarget", ",", "DAG", ")", ";"], "File": "X86ISelLowering143", "Func": "LowerVectorCTLZ", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18480, "Length": 94, "Cover_Rate": 0.8034188034188035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "LOOPi", "=", "(", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "for", "(", "auto", "&", "I", ":", "PreHeader", ".", "instrs", "(", ")", ")", "if", "(", "I", ".", "getOpcode", "(", ")", "==", "LOOPi", ")", "return", "&", "I", ";"], "ground_truth": ["return", "nullptr", ";"], "File": "PPCInstrInfo115", "Func": "findLoopInstr", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18481, "Length": 44, "Cover_Rate": 0.7213114754098361, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "caps", "<", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "return", "CapsOverride", "[", "caps", "]", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget74", "Func": "isOverride", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18482, "Length": 16, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "I", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_UNMERGE_VALUES", "&&", "<STR_LIT>", ")", ";", "if", "(", "RBI", ".", "getRegBank", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "!=", "<STR_LIT>", "||", "RBI", ".", "getRegBank", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "!=", "<STR_LIT>", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "unsigned", "NumElts", "=", "I", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "Register", "SrcReg", "=", "I", ".", "getOperand", "(", "NumElts", ")", ".", "getReg", "(", ")", ";", "const", "LLT", "NarrowTy", "=", "MRI", ".", "getType", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "const", "LLT", "WideTy", "=", "MRI", ".", "getType", "(", "SrcReg", ")", ";", "(", "void", ")", "WideTy", ";", "assert", "(", "(", "WideTy", ".", "isVector", "(", ")", "||", "WideTy", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "WideTy", ".", "getSizeInBits", "(", ")", ">", "NarrowTy", ".", "getSizeInBits", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "NarrowTy", ".", "isScalar", "(", ")", ")", "return", "selectSplitVectorUnmerge", "(", "I", ",", "MRI", ")", ";", "MachineIRBuilder", "MIB", "(", "I", ")", ";", "unsigned", "CopyOpc", "=", "<NUM_LIT>", ";", "unsigned", "ExtractSubReg", "=", "<NUM_LIT>", ";", "if", "(", "!", "getLaneCopyOpcode", "(", "CopyOpc", ",", "ExtractSubReg", ",", "NarrowTy", ".", "getSizeInBits", "(", ")", ")", ")", "return", "false", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "I", ".", "getParent", "(", ")", ";", "SmallVector", "<", "Register", ",", "<NUM_LIT>", ">", "InsertRegs", ";", "unsigned", "NumInsertRegs", "=", "NumElts", "-", "<NUM_LIT>", ";", "if", "(", "NarrowTy", ".", "getSizeInBits", "(", ")", "*", "NumElts", "==", "<NUM_LIT>", ")", "{", "InsertRegs", "=", "SmallVector", "<", "Register", ",", "<NUM_LIT>", ">", "(", "NumInsertRegs", ",", "SrcReg", ")", ";", "}", "else", "{", "for", "(", "unsigned", "Idx", "=", "<NUM_LIT>", ";", "Idx", "<", "NumInsertRegs", ";", "++", "Idx", ")", "{", "Register", "ImpDefReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "MachineInstr", "&", "ImpDefMI", "=", "*", "BuildMI", "(", "MBB", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ")", ",", "ImpDefReg", ")", ";"], "ground_truth": ["Register", "InsertReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";"], "File": "AArch64InstructionSelector10", "Func": "selectUnmergeValues", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18483, "Length": 357, "Cover_Rate": 0.5450381679389313, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DAG", ".", "getContext", "(", ")", "->", "diagnose", "(", "NoTrap", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "SIISelLowering136", "Func": "lowerTRAP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18484, "Length": 33, "Cover_Rate": 0.39285714285714285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tau", "=", "(", "(", "v", "-", "sigma", ")", "+", "w", ")", "/", "c", ";", "u", "=", "t", "+", "tau", ";", "if", "(", "nonfinite", "(", "u", ")", ")", "return", "u", ";", "z", ".", "dval", "[", "<NUM_LIT>", "]", "=", "u", ";", "z", ".", "dval", "[", "<NUM_LIT>", "]", "=", "(", "t", "-", "u", ")", "+", "tau", ";"], "ground_truth": ["return", "z", ".", "ldval", ";"], "File": "darwin-ldouble", "Func": "__gcc_qdiv", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18485, "Length": 59, "Cover_Rate": 0.3532934131736527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Lex", "(", ")", ";", "const", "MCExpr", "*", "Value", ";", "if", "(", "Parser", ".", "parseExpression", "(", "Value", ")", ")", "{", "TokError", "(", "<STR_LIT>", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "TokError", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["Parser", ".", "eatToEndOfStatement", "(", ")", ";"], "File": "ARMAsmParser101", "Func": "parseDirectiveThumbSet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18486, "Length": 59, "Cover_Rate": 0.34104046242774566, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "Function", "*", "Callee", ":", "AAEdges", ".", "getOptimisticEdges", "(", ")", ")", "{", "<STR_LIT>", "IID", "=", "Callee", "->", "getIntrinsicID", "(", ")", ";", "if", "(", "IID", "==", "<STR_LIT>", ")", "{", "const", "AAAMDAttributes", "&", "AAAMD", "=", "A", ".", "getAAFor", "<", "AAAMDAttributes", ">", "(", "*", "this", ",", "IRPosition", "::", "function", "(", "*", "Callee", ")", ",", "DepClassTy", "::", "REQUIRED", ")", ";", "*", "this", "&=", "AAAMD", ";", "continue", ";", "}", "bool", "NonKernelOnly", "=", "false", ";", "ImplicitArgumentMask", "AttrMask", "=", "intrinsicToAttrMask", "(", "IID", ",", "NonKernelOnly", ",", "NeedsImplicit", ",", "HasApertureRegs", ",", "SupportsGetDoorbellID", ")", ";", "if", "(", "AttrMask", "!=", "NOT_IMPLICIT_INPUT", ")", "{", "if", "(", "(", "IsNonEntryFunc", "||", "!", "NonKernelOnly", ")", ")", "removeAssumedBits", "(", "AttrMask", ")", ";", "}", "}", "if", "(", "NeedsImplicit", ")", "removeAssumedBits", "(", "IMPLICIT_ARG_PTR", ")", ";", "if", "(", "isAssumed", "(", "QUEUE_PTR", ")", "&&", "checkForQueuePtr", "(", "A", ")", ")", "{", "if", "(", "<STR_LIT>", "(", ")", "==", "<NUM_LIT>", ")", "removeAssumedBits", "(", "IMPLICIT_ARG_PTR", ")", ";", "else", "removeAssumedBits", "(", "QUEUE_PTR", ")", ";", "}", "if", "(", "funcRetrievesMultigridSyncArg", "(", "A", ")", ")", "{", "assert", "(", "!", "isAssumed", "(", "IMPLICIT_ARG_PTR", ")", "&&", "<STR_LIT>", ")", ";", "removeAssumedBits", "(", "MULTIGRID_SYNC_ARG", ")", ";", "}", "if", "(", "funcRetrievesHostcallPtr", "(", "A", ")", ")", "{", "assert", "(", "!", "isAssumed", "(", "IMPLICIT_ARG_PTR", ")", "&&", "<STR_LIT>", ")", ";", "removeAssumedBits", "(", "HOSTCALL_PTR", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAttributor3", "Func": "updateImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18487, "Length": 201, "Cover_Rate": 0.5025, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "LABEL_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "length", "=", "get_attr_length", "(", "insn", ")", ";", "if", "(", "length", "<=", "<NUM_LIT>", ")", "{", "return", "branch_if_true", ";", "}", "rtx_code_label", "*", "not_taken", "=", "gen_label_rtx", "(", ")", ";", "taken", "=", "operands", "[", "<NUM_LIT>", "]", ";"], "ground_truth": ["operands", "[", "<NUM_LIT>", "]", "=", "not_taken", ";"], "File": "loongarch", "Func": "loongarch_output_conditional_branch", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18488, "Length": 51, "Cover_Rate": 0.4358974358974359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "const", "TargetRegisterClass", "*", "DstRC", "=", "getRegClass", "(", "DstTy", ",", "DstRB", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "getRegClass", "(", "SrcTy", ",", "SrcRB", ")", ";", "if", "(", "!", "DstRC", "||", "!", "SrcRC", ")", "return", "false", ";", "if", "(", "canTurnIntoCOPY", "(", "DstRC", ",", "SrcRC", ")", ")", "return", "selectTurnIntoCOPY", "(", "I", ",", "MRI", ",", "DstReg", ",", "DstRC", ",", "SrcReg", ",", "SrcRC", ")", ";", "if", "(", "DstRB", ".", "getID", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "unsigned", "SubIdx", ";", "if", "(", "DstRC", "==", "SrcRC", ")", "{", "SubIdx", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "DstRC", "==", "&", "<STR_LIT>", ")", "{", "SubIdx", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "DstRC", "==", "&", "<STR_LIT>", ")", "{", "SubIdx", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "DstRC", "==", "&", "<STR_LIT>", ")", "{", "SubIdx", "=", "<STR_LIT>", ";", "}", "else", "{", "return", "false", ";", "}", "SrcRC", "=", "TRI", ".", "getSubClassWithSubReg", "(", "SrcRC", ",", "SubIdx", ")", ";", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "SrcReg", ",", "*", "SrcRC", ",", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "DstRC", ",", "MRI", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "X86InstructionSelector15", "Func": "selectTrunc", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18489, "Length": 190, "Cover_Rate": 0.4935064935064935, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "TLInfo", ";"], "ground_truth": ["}"], "File": "X86TargetMachine13", "Func": "getTargetLowering", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18490, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "parseRegs", "(", "Operands", ",", "(", "int", ")", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmParser29", "Func": "parseCCRRegs", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18491, "Length": 12, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "rs6000_use_blocks_for_decl_p", "(", "const_tree", "decl", ")", "{", "return", "!", "DECL_THREAD_LOCAL_P", "(", "decl", ")", ";"], "ground_truth": ["}"], "File": "rs6000", "Func": "rs6000_use_blocks_for_decl_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18492, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "elt", ";", "return", "(", "const_vec_duplicate_p", "(", "x", ",", "&", "elt", ")", "&&", "CONST_DOUBLE_P", "(", "elt", ")", "&&", "(", "real_equal", "(", "CONST_DOUBLE_REAL_VALUE", "(", "elt", ")", ",", "&", "dconsthalf", ")", "||", "real_equal", "(", "CONST_DOUBLE_REAL_VALUE", "(", "elt", ")", ",", "&", "dconst2", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "aarch641", "Func": "aarch64_sve_float_mul_immediate_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18493, "Length": 44, "Cover_Rate": 0.8627450980392157, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstrInfo", "::", "<ISA_LIT>InstrInfo", "(", "<ISA_LIT>TargetMachine", "&", "tm", ")", ":", "<ISA_LIT>GenInstrInfo", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "TM", "(", "tm", ")", ",", "IsN64", "(", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "isABI_N64", "(", ")", ")", ",", "RI", "(", "*", "TM", ".", "getSubtargetImpl", "(", ")", ",", "*", "this", ")", "{"], "ground_truth": ["}"], "File": "MipsInstrInfo11", "Func": "MipsInstrInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18494, "Length": 51, "Cover_Rate": 0.9272727272727272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_psrld256_mask", "(", "(", "__v8si", ")", "__A", ",", "(", "__v4si", ")", "__B", ",", "(", "__v8si", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_mask_srl_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18495, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Size", "=", "LI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";", "return", "(", "(", "Size", "==", "<NUM_LIT>", ")", "&&", "!", "Subtarget", "->", "isMClass", "(", ")", ")", "?", "AtomicExpansionKind", "::", "LLSC", ":", "AtomicExpansionKind", "::", "None", ";"], "ground_truth": ["}"], "File": "ARMISelLowering", "Func": "shouldExpandAtomicLoadInIR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18496, "Length": 38, "Cover_Rate": 0.7450980392156863, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "EncodedImm", "=", "<STR_LIT>", "(", "STI", ",", "GEPInfo", ".", "Imm", ")", ";", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "EncodedImm", ")", ")", "return", "None", ";", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "PtrReg", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{"], "ground_truth": ["MIB", ".", "addImm", "(", "EncodedImm", ")", ";"], "File": "AMDGPUInstructionSelector25", "Func": "selectSmrdImm32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18497, "Length": 63, "Cover_Rate": 0.42, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "breaksVMEMSoftClause", "(", "MachineInstr", "*", "MI", ")", "{"], "ground_truth": ["return", "!", "<ISA_LIT>InstrInfo", "::", "isVMEM", "(", "*", "MI", ")", "&&", "!", "<ISA_LIT>InstrInfo", "::", "isFLAT", "(", "*", "MI", ")", ";"], "File": "GCNHazardRecognizer (2)", "Func": "breaksVMEMSoftClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18498, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCSectionMachO", "&", "RefSec", "=", "cast", "<", "MCSectionMachO", ">", "(", "Symbol", ".", "getSection", "(", ")", ")", ";"], "ground_truth": ["return", "RefSec", ".", "getType", "(", ")", "!=", "MachO", "::", "S_CSTRING_LITERALS", ";"], "File": "AArch64MachObjectWriter8", "Func": "canUseLocalRelocation", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18499, "Length": 28, "Cover_Rate": 0.34146341463414637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Expected", "<", "uint32_t", ">", "HSACodeObject", "::", "getNoteSectionIdx", "(", ")", "const", "{"], "ground_truth": ["return", "getSectionIdxByName", "(", "<STR_LIT>", "::", "SectionName", ")", ";"], "File": "CodeObject", "Func": "getNoteSectionIdx", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18500, "Length": 19, "Cover_Rate": 0.8636363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "nds32_memory_move_cost", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "reg_class_t", "rclass", "ATTRIBUTE_UNUSED", ",", "bool", "in", "ATTRIBUTE_UNUSED", ")", "{"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "nds32", "Func": "nds32_memory_move_cost", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18501, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcle_u64", "(", "uint64x1_t", "__a", ",", "uint64x1_t", "__b", ")", "{"], "ground_truth": ["return", "(", "__a", "<=", "__b", ")", ";"], "File": "arm", "Func": "neon3_vcle_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18502, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vtbl2_s8", "(", "int8x8x2_t", "__a", ",", "int8x8_t", "__b", ")", "{", "union", "{", "int8x8x2_t", "__i", ";", "__builtin_neon_ti", "__o", ";", "}", "__au", "=", "{", "__a", "}", ";"], "ground_truth": ["return", "(", "int8x8_t", ")", "__builtin_neon_vtbl2v8qi", "(", "__au", ".", "__o", ",", "__b", ")", ";"], "File": "arm", "Func": "neon_vtbl2_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18503, "Length": 37, "Cover_Rate": 0.9736842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "Flags", "=", "MCID", ".", "TSFlags", ";", "if", "(", "(", "Flags", "&", "<STR_LIT>", ")", "!=", "<STR_LIT>", ")", "continue", ";", "if", "(", "isVCTP", "(", "&", "MI", ")", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "continue", ";", "if", "(", "isVectorPredicated", "(", "&", "MI", ")", ")", "{", "if", "(", "MI", ".", "mayLoad", "(", ")", ")", "FalseLanesZero", ".", "insert", "(", "&", "MI", ")", ";", "Predicated", ".", "insert", "(", "&", "MI", ")", ";", "continue", ";", "}", "if", "(", "MI", ".", "getNumDefs", "(", ")", "==", "<NUM_LIT>", ")", "continue", ";", "if", "(", "!", "producesFalseLanesZero", "(", "MI", ",", "QPRs", ",", "RDA", ",", "FalseLanesZero", ")", ")", "{", "if", "(", "retainsPreviousHalfElement", "(", "MI", ")", "||", "isHorizontalReduction", "(", "MI", ")", ")", "return", "false", ";", "FalseLanesUnknown", ".", "insert", "(", "&", "MI", ")", ";", "}", "else", "if", "(", "!", "isHorizontalReduction", "(", "MI", ")", ")", "FalseLanesZero", ".", "insert", "(", "&", "MI", ")", ";", "}", "auto", "HasPredicatedUsers", "=", "[", "this", "]", "(", "MachineInstr", "*", "MI", ",", "const", "MachineOperand", "&", "MO", ",", "SmallPtrSetImpl", "<", "MachineInstr", "*", ">", "&", "Predicated", ")", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "Uses", ";", "RDA", ".", "getGlobalUses", "(", "MI", ",", "MO", ".", "getReg", "(", ")", ",", "Uses", ")", ";", "for", "(", "auto", "*", "Use", ":", "Uses", ")", "{", "if", "(", "Use", "!=", "MI", "&&", "!", "Predicated", ".", "count", "(", "Use", ")", ")", "return", "false", ";", "}", "return", "true", ";", "}", ";", "for", "(", "auto", "*", "MI", ":", "reverse", "(", "FalseLanesUnknown", ")", ")", "{", "for", "(", "auto", "&", "MO", ":", "MI", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "isRegInClass", "(", "MO", ",", "QPRs", ")", "||", "!", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "if", "(", "!", "HasPredicatedUsers", "(", "MI", ",", "MO", ",", "Predicated", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "TRI", ".", "getRegAsmName", "(", "MO", ".", "getReg", "(", ")", ")", "<<", "<STR_LIT>", "<<", "*", "MI", ")", ";", "return", "false", ";", "}", "}", "Predicated", ".", "insert", "(", "MI", ")", ";", "}", "SmallSet", "<", "Register", ",", "<NUM_LIT>", ">", "LiveOuts", ";", "SmallVector", "<", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "ExitBlocks", ";", "ML", ".", "getExitBlocks", "(", "ExitBlocks", ")", ";", "for", "(", "auto", "*", "MBB", ":", "ExitBlocks", ")", "for", "(", "const", "MachineBasicBlock", "::", "RegisterMaskPair", "&", "RegMask", ":", "MBB", "->", "liveins", "(", ")", ")", "if", "(", "QPRs", "->", "contains", "(", "RegMask", ".", "PhysReg", ")", ")", "LiveOuts", ".", "insert", "(", "RegMask", ".", "PhysReg", ")", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "LiveMIs", ";"], "ground_truth": ["assert", "(", "ML", ".", "getNumBlocks", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "ARMLowOverheadLoops25", "Func": "ValidateLiveOuts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18504, "Length": 407, "Cover_Rate": 0.7152899824253075, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "N", "==", "nullptr", ")", "return", "new", "Node", "(", "R", ")", ";", "if", "(", "N", "->", "Range", "==", "R", ")", "{", "N", "->", "Count", "++", ";", "return", "N", ";", "}"], "ground_truth": ["if", "(", "R", "<", "N", "->", "Range", ")", "N", "->", "Left", "=", "add", "(", "N", "->", "Left", ",", "R", ")", ";"], "File": "HexagonConstExtenders (2)", "Func": "add", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18505, "Length": 52, "Cover_Rate": 0.5531914893617021, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "}", ";"], "ground_truth": ["return", "std", "::", "find", "(", "table", ".", "begin", "(", ")", ",", "table", ".", "end", "(", ")", ",", "CPU", ")", "!=", "table", ".", "end", "(", ")", ";"], "File": "HexagonMCTargetDesc22", "Func": "isCPUValid", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18506, "Length": 38, "Cover_Rate": 0.6440677966101694, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PassConfig", "::", "addInstSelector", "(", ")", "{"], "ground_truth": ["PM", ".", "add", "(", "create<ISA_LIT>ISelDag", "(", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";"], "File": "MipsTargetMachine86", "Func": "addInstSelector", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18507, "Length": 19, "Cover_Rate": 0.8260869565217391, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<NUM_LIT>", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler", "Func": "DecodeCCOutOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18508, "Length": 19, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "{", "&", "getThe<ISA_LIT>Target", "(", ")", "}", ")", "{", "RegisterMCAsmInfo", "<", "<ISA_LIT>MCAsmInfo", ">", "X", "(", "*", "T", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "*", "T", ",", "create<ISA_LIT>MCInstrInfo", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCRegInfo", "(", "*", "T", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";"], "File": "XtensaMCTargetDesc", "Func": "LLVMInitializeXtensaTargetMC", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18509, "Length": 38, "Cover_Rate": 0.36893203883495146, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MUBUFInfo", "*", "Info", "=", "getMUBUFInfoFromOpcode", "(", "Opc", ")", ";"], "ground_truth": ["return", "Info", "?", "Info", "->", "BaseOpcode", ":", "-", "<NUM_LIT>", ";"], "File": "AMDGPUBaseInfo", "Func": "getMUBUFBaseOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18510, "Length": 20, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op0", "->", "isUndef", "(", ")", "&&", "!", "IsTop", ")", "return", "Op1", ";"], "ground_truth": ["if", "(", "(", "Op1", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Op1", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "Op1", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "DCI", ".", "DAG", ".", "getNode", "(", "Op1", "->", "getOpcode", "(", ")", ",", "SDLoc", "(", "Op1", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Op0", ",", "Op1", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "ARMISelLowering12", "Func": "PerformVMOVNCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18511, "Length": 85, "Cover_Rate": 0.3244274809160305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "create<ISA_LIT>PrepareForLiveIntervals", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>OptimizeLiveIntervals", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>StoreResults", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>RegStackify", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>RegColoring", "(", ")", ")", ";", "}"], "ground_truth": ["addPass", "(", "create<ISA_LIT>FixIrreducibleControlFlow", "(", ")", ")", ";"], "File": "WebAssemblyTargetMachine1", "Func": "addPreEmitPass", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18512, "Length": 54, "Cover_Rate": 0.4778761061946903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cvtph_epi32", "(", "__m128h", "__A", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_vcvtph2dq128_mask", "(", "__A", ",", "(", "__v4si", ")", "_mm_setzero_si128", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512fp16vlintrin", "Func": "_mm_cvtph_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18513, "Length": 41, "Cover_Rate": 0.9761904761904762, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "OpsY3", "[", "]", "=", "{", "TmpY2", ",", "TmpE2", ",", "TmpY2", ",", "TmpPR", "}", ";", "TmpY3", "=", "SDValue", "(", "CurDAG", "->", "getTargetNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "OpsY3", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "TmpY3", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "OpsQ0", "[", "]", "=", "{", "Tmp1", ",", "TmpY3", ",", "F0", ",", "TmpPR", "}", ";", "TmpQ0", "=", "SDValue", "(", "CurDAG", "->", "getTargetNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "OpsQ0", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "TmpQ0", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "OpsR0", "[", "]", "=", "{", "Tmp2", ",", "TmpQ0", ",", "Tmp1", ",", "TmpPR", "}", ";", "TmpR0", "=", "SDValue", "(", "CurDAG", "->", "getTargetNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "OpsR0", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "TmpR0", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "TmpF5", ",", "TmpY3", ",", "TmpR0", ",", "TmpQ0", ",", "TmpPR", "}", ";", "Result", "=", "CurDAG", "->", "getTargetNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "SDValue", "(", "Result", ",", "<NUM_LIT>", ")", ";", "return", "Result", ";", "}", "else", "{", "SDValue", "TmpQ2", ",", "TmpR2", ",", "TmpQ3", ",", "TmpQ", ";", "SDValue", "OpsQ2", "[", "]", "=", "{", "TmpF3", ",", "TmpY2", ",", "F0", ",", "TmpPR", "}", ";", "TmpQ2", "=", "SDValue", "(", "CurDAG", "->", "getTargetNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "OpsQ2", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "TmpQ2", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "OpsR2", "[", "]", "=", "{", "TmpF4", ",", "TmpQ2", ",", "TmpF3", ",", "TmpPR", "}", ";", "TmpR2", "=", "SDValue", "(", "CurDAG", "->", "getTargetNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "OpsR2", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "TmpR2", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "OpsQ3", "[", "]", "=", "{", "TmpF5", ",", "TmpR2", ",", "TmpY2", ",", "TmpQ2", ",", "TmpPR", "}", ";", "TmpQ3", "=", "SDValue", "(", "CurDAG", "->", "getTargetNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "OpsQ3", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "TmpQ3", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "if", "(", "isSigned", ")", "TmpQ", "=", "SDValue", "(", "CurDAG", "->", "getTargetNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "TmpQ3", ")", ",", "<NUM_LIT>", ")", ";", "else", "TmpQ", "=", "SDValue", "(", "CurDAG", "->", "getTargetNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "TmpQ3", ")", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "TmpQ", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "if", "(", "isModulus", ")", "{", "SDValue", "FPminusB", "=", "SDValue", "(", "CurDAG", "->", "getTargetNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "minusB", ")", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "FPminusB", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "Remainder", "=", "SDValue", "(", "CurDAG", "->", "getTargetNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "TmpQ", ",", "FPminusB", ",", "TmpF1", ")", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "Remainder", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Result", "=", "CurDAG", "->", "getTargetNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Remainder", ")", ";", "Chain", "=", "SDValue", "(", "Result", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "IA64ISelDAGToDAG", "Func": "SelectDIV", "Target": "IA64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18514, "Length": 486, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "CostTblEntry", "AVX1CostTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";", "static", "const", "CostTblEntry", "AVX2CostTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";", "static", "const", "CostTblEntry", "AVX512CostTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";", "static", "const", "CostTblEntry", "AVX512BWCostTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";", "if", "(", "ST", "->", "hasBWI", "(", ")", ")", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "AVX512BWCostTbl", ",", "ISD", ",", "MTy", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", ";", "if", "(", "ST", "->", "hasAVX512", "(", ")", ")", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "AVX512CostTbl", ",", "ISD", ",", "MTy", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", ";", "if", "(", "ST", "->", "hasAVX2", "(", ")", ")", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "AVX2CostTbl", ",", "ISD", ",", "MTy", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", ";", "if", "(", "ST", "->", "hasAVX", "(", ")", ")", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "AVX1CostTbl", ",", "ISD", ",", "MTy", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", ";"], "ground_truth": ["if", "(", "ST", "->", "hasSSE42", "(", ")", ")", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "SSE42CostTbl", ",", "ISD", ",", "MTy", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", ";"], "File": "X86TargetTransformInfo (2)2", "Func": "getCmpSelInstrCost", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18515, "Length": 333, "Cover_Rate": 0.5423452768729642, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCELFObjectTargetWriter", "*", "MOTW", "=", "new", "<ISA_LIT>ELFObjectWriter", "(", "OSABI", ")", ";", "return", "createELFObjectWriter", "(", "MOTW", ",", "OS", ",", "IsLittleEndian", ")", ";"], "ground_truth": ["}"], "File": "BPFELFObjectWriter (2)", "Func": "createBPFELFObjectWriter", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18516, "Length": 21, "Cover_Rate": 0.5526315789473685, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_bf16_u64", "(", "uint64x1_t", "__a", ")", "{"], "ground_truth": ["return", "(", "bfloat16x4_t", ")", "__a", ";"], "File": "arm", "Func": "neon_vreinterpret_bf16_u64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18517, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ",", "MBBE", "=", "MBB", ".", "end", "(", ")", ";", "MBBI", "!=", "MBBE", ";", "++", "MBBI", ")", "{", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", ")", "continue", ";", "if", "(", "!", "MI", ".", "getFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ")", "break", ";", "if", "(", "ExpectEnd", ")", "return", "CU", "::", "UNWIND_MODE_DWARF", ";", "if", "(", "Opc", "==", "PushInstr", ")", "{", "if", "(", "SavedRegIdx", ">=", "CU_NUM_SAVED_REGS", ")", "return", "CU", "::", "UNWIND_MODE_DWARF", ";", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "(", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", "{", "ExpectEnd", "=", "true", ";", "continue", ";", "}", "SavedRegs", "[", "SavedRegIdx", "++", "]", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "StackAdjust", "+=", "OffsetSize", ";", "InstrOffset", "+=", "PushInstrSize", ";", "}", "else", "if", "(", "Opc", "==", "MoveInstr", ")", "{", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "DstReg", "!=", "FramePtr", "||", "SrcReg", "!=", "StackPtr", ")", "return", "CU", "::", "UNWIND_MODE_DWARF", ";", "StackAdjust", "=", "<NUM_LIT>", ";", "memset", "(", "SavedRegs", ",", "<NUM_LIT>", ",", "sizeof", "(", "SavedRegs", ")", ")", ";", "SavedRegIdx", "=", "<NUM_LIT>", ";", "InstrOffset", "+=", "MoveInstrSize", ";", "}", "else", "if", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "{", "if", "(", "StackSize", ")", "return", "CU", "::", "UNWIND_MODE_DWARF", ";", "if", "(", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "||", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "||", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "StackPtr", "||", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "return", "CU", "::", "UNWIND_MODE_DWARF", ";", "StackSize", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "/", "StackDivide", ";", "SubtractInstrIdx", "+=", "InstrOffset", ";", "ExpectEnd", "=", "true", ";", "}", "}", "uint32_t", "CompactUnwindEncoding", "=", "<NUM_LIT>", ";", "StackAdjust", "/=", "StackDivide", ";", "if", "(", "HasFP", ")", "{", "if", "(", "(", "StackAdjust", "&", "<NUM_LIT>", ")", "!=", "StackAdjust", ")", "return", "CU", "::", "UNWIND_MODE_DWARF", ";", "uint32_t", "RegEnc", "=", "encodeCompactUnwindRegistersWithFrame", "(", "SavedRegs", ",", "Is64Bit", ")", ";", "if", "(", "RegEnc", "==", "~", "<NUM_LIT>", ")", "return", "CU", "::", "UNWIND_MODE_DWARF", ";", "CompactUnwindEncoding", "|=", "CU", "::", "UNWIND_MODE_BP_FRAME", ";", "CompactUnwindEncoding", "|=", "(", "StackAdjust", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "CompactUnwindEncoding", "|=", "RegEnc", "&", "CU", "::", "UNWIND_BP_FRAME_REGISTERS", ";", "}", "else", "{", "++", "StackAdjust", ";", "uint32_t", "TotalStackSize", "=", "StackAdjust", "+", "StackSize", ";", "if", "(", "(", "TotalStackSize", "&", "<NUM_LIT>", ")", "==", "TotalStackSize", ")", "{", "CompactUnwindEncoding", "|=", "CU", "::", "UNWIND_MODE_STACK_IMMD", ";", "CompactUnwindEncoding", "|=", "(", "TotalStackSize", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "}", "else", "{", "if", "(", "(", "StackAdjust", "&", "<NUM_LIT>", ")", "!=", "StackAdjust", ")", "return", "CU", "::", "UNWIND_MODE_DWARF", ";", "CompactUnwindEncoding", "|=", "CU", "::", "UNWIND_MODE_STACK_IND", ";"], "ground_truth": ["CompactUnwindEncoding", "|=", "(", "SubtractInstrIdx", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";"], "File": "X86FrameLowering (2)1", "Func": "getCompactUnwindEncoding", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18518, "Length": 499, "Cover_Rate": 0.653997378768021, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmov_n_f32", "(", "float32_t", "__a", ")", "{"], "ground_truth": ["return", "vdup_n_f32", "(", "__a", ")", ";"], "File": "arm", "Func": "neon2_vmov_n_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18519, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>TargetLowering", "*", "getTargetLowering", "(", ")", "const", "override", "{", "return", "getSubtargetImpl", "(", ")", "->", "getTargetLowering", "(", ")", ";"], "ground_truth": ["}"], "File": "SparcTargetMachine2", "Func": "getTargetLowering", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18520, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isSImm6", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "<ISA_LIT>MCExpr", "::", "VariantKind", "VK", ";", "int64_t", "Imm", ";", "bool", "IsValid", ";", "bool", "IsConstantImm", "=", "evaluateConstantImm", "(", "Imm", ",", "VK", ")", ";", "if", "(", "IsConstantImm", ")", "IsValid", "=", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ";"], "ground_truth": ["else", "IsValid", "=", "<ISA_LIT>AsmParser", "::", "classifySymbolRef", "(", "getImm", "(", ")", ",", "VK", ",", "Imm", ")", ";"], "File": "CAHPAsmParser", "Func": "isSImm6", "Target": "CAHP", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18521, "Length": 67, "Cover_Rate": 0.7528089887640449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Function", "&", "Fn", "=", "*", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ";", "StringRef", "FuncName", "(", "<STR_LIT>", ")", ";", "if", "(", "const", "ExternalSymbolSDNode", "*", "G", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", "FuncName", "=", "G", "->", "getSymbol", "(", ")", ";", "else", "if", "(", "const", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "FuncName", "=", "G", "->", "getGlobal", "(", ")", "->", "getName", "(", ")", ";", "DiagnosticInfoUnsupported", "NoCalls", "(", "Fn", ",", "<STR_LIT>", "+", "FuncName", ")", ";", "DAG", ".", "getContext", "(", ")", "->", "diagnose", "(", "NoCalls", ")", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "AMDGPUISelLowering100", "Func": "LowerCall", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18522, "Length": 99, "Cover_Rate": 0.7443609022556391, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>16FrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "Mips16FrameLowering18", "Func": "restoreCalleeSavedRegisters", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18523, "Length": 34, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "SCEVPtr", ")", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "TPCIndexSpaceGen", "Func": "SCEVInfo", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18524, "Length": 17, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vandq_m_sv8hi", "(", "__arm_vuninitializedq_s16", "(", ")", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vandq_x_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18525, "Length": 15, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vrev32q_u8", "(", "uint8x16_t", "__a", ")", "{"], "ground_truth": ["return", "__builtin_mve_vrev32q_uv16qi", "(", "__a", ")", ";"], "File": "arm", "Func": "mve___arm_vrev32q_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18526, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PassConfig", "::", "addInstSelector", "(", ")", "{"], "ground_truth": ["addPass", "(", "create<ISA_LIT>ISelDag", "(", "get<ISA_LIT>TargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";"], "File": "ARMTargetMachine15", "Func": "addInstSelector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18527, "Length": 21, "Cover_Rate": 0.42, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_packssdw512_mask", "(", "(", "__v16si", ")", "__A", ",", "(", "__v16si", ")", "__B", ",", "(", "__v32hi", ")", "_mm512_setzero_si512", "(", ")", ",", "(", "__mmask32", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin", "Func": "_mm512_packs_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18528, "Length": 31, "Cover_Rate": 0.5849056603773585, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>SchedStrategy", "::", "<ISA_LIT>SchedStrategy", "(", "const", "MachineSchedContext", "*", "C", ")", ":", "GenericScheduler", "(", "C", ")", "{"], "ground_truth": ["}"], "File": "MOSMachineScheduler", "Func": "MOSSchedStrategy", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18529, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "extract128BitVector", "(", "SDValue", "Vec", ",", "unsigned", "IdxVal", ",", "SelectionDAG", "&", "DAG", ",", "SDLoc", "dl", ")", "{", "assert", "(", "(", "Vec", ".", "getValueType", "(", ")", ".", "is256BitVector", "(", ")", "||", "Vec", ".", "getValueType", "(", ")", ".", "is512BitVector", "(", ")", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "extractSubVector", "(", "Vec", ",", "IdxVal", ",", "DAG", ",", "dl", ",", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering148", "Func": "extract128BitVector", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18530, "Length": 59, "Cover_Rate": 0.9833333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "tmp0", ",", "tmp1", ",", "cmp_op0", "=", "*", "op0", ",", "cmp_op1", "=", "*", "op1", ";", "enum", "rtx_code", "fp_code", "=", "*", "code", ";", "*", "code", "=", "NE", ";", "switch", "(", "fp_code", ")", "{", "case", "UNORDERED", ":", "*", "code", "=", "EQ", ";", "case", "ORDERED", ":", "tmp0", "=", "riscv_force_binary", "(", "word_mode", ",", "EQ", ",", "cmp_op0", ",", "cmp_op0", ")", ";", "tmp1", "=", "riscv_force_binary", "(", "word_mode", ",", "EQ", ",", "cmp_op1", ",", "cmp_op1", ")", ";", "*", "op0", "=", "riscv_force_binary", "(", "word_mode", ",", "AND", ",", "tmp0", ",", "tmp1", ")", ";", "*", "op1", "=", "const0_rtx", ";", "break", ";", "case", "UNEQ", ":", "*", "code", "=", "EQ", ";", "tmp0", "=", "riscv_force_binary", "(", "word_mode", ",", "EQ", ",", "cmp_op0", ",", "cmp_op0", ")", ";", "tmp1", "=", "riscv_force_binary", "(", "word_mode", ",", "EQ", ",", "cmp_op1", ",", "cmp_op1", ")", ";", "*", "op0", "=", "riscv_force_binary", "(", "word_mode", ",", "AND", ",", "tmp0", ",", "tmp1", ")", ";", "*", "op1", "=", "riscv_force_binary", "(", "word_mode", ",", "EQ", ",", "cmp_op0", ",", "cmp_op1", ")", ";", "break", ";", "case", "CODE", ":", "\\", "*", "code", "=", "EQ", ";", "\\", "*", "op0", "=", "gen_reg_rtx", "(", "word_mode", ")", ";", "\\", "if", "(", "GET_MODE", "(", "cmp_op0", ")", "==", "SFmode", "&&", "TARGET_64BIT", ")", "\\", "emit_insn", "(", "gen_f", "##", "CMP", "##", "_quietsfdi4", "(", "*", "op0", ",", "cmp_op0", ",", "cmp_op1", ")", ")", ";", "\\", "else", "if", "(", "GET_MODE", "(", "cmp_op0", ")", "==", "SFmode", ")", "\\", "emit_insn", "(", "gen_f", "##", "CMP", "##", "_quietsfsi4", "(", "*", "op0", ",", "cmp_op0", ",", "cmp_op1", ")", ")", ";", "\\", "else", "if", "(", "GET_MODE", "(", "cmp_op0", ")", "==", "DFmode", "&&", "TARGET_64BIT", ")", "\\", "emit_insn", "(", "gen_f", "##", "CMP", "##", "_quietdfdi4", "(", "*", "op0", ",", "cmp_op0", ",", "cmp_op1", ")", ")", ";", "\\", "else", "if", "(", "GET_MODE", "(", "cmp_op0", ")", "==", "DFmode", ")", "\\", "emit_insn", "(", "gen_f", "##", "CMP", "##", "_quietdfsi4", "(", "*", "op0", ",", "cmp_op0", ",", "cmp_op1", ")", ")", ";", "\\", "else", "if", "(", "GET_MODE", "(", "cmp_op0", ")", "==", "HFmode", "&&", "TARGET_64BIT", ")", "\\", "emit_insn", "(", "gen_f", "##", "CMP", "##", "_quiethfdi4", "(", "*", "op0", ",", "cmp_op0", ",", "cmp_op1", ")", ")", ";", "\\", "else", "if", "(", "GET_MODE", "(", "cmp_op0", ")", "==", "HFmode", ")", "\\", "emit_insn", "(", "gen_f", "##", "CMP", "##", "_quiethfsi4", "(", "*", "op0", ",", "cmp_op0", ",", "cmp_op1", ")", ")", ";", "\\", "else", "\\", "gcc_unreachable", "(", ")", ";", "\\", "*", "op1", "=", "const0_rtx", ";", "\\", "break", ";", "case", "UNLT", ":", "std", "::", "swap", "(", "cmp_op0", ",", "cmp_op1", ")", ";", "gcc_fallthrough", "(", ")", ";", "UNORDERED_COMPARISON", "(", "UNGT", ",", "le", ")", "case", "UNLE", ":", "std", "::", "swap", "(", "cmp_op0", ",", "cmp_op1", ")", ";", "gcc_fallthrough", "(", ")", ";", "UNORDERED_COMPARISON", "(", "UNGE", ",", "lt", ")", "case", "NE", ":", "fp_code", "=", "EQ", ";", "*", "code", "=", "EQ", ";", "case", "EQ", ":", "case", "LE", ":", "case", "LT", ":", "case", "GE", ":", "case", "GT", ":", "*", "op0", "=", "riscv_force_binary", "(", "word_mode", ",", "fp_code", ",", "cmp_op0", ",", "cmp_op1", ")", ";", "*", "op1", "=", "const0_rtx", ";", "break", ";", "case", "LTGT", ":", "tmp0", "=", "riscv_force_binary", "(", "word_mode", ",", "LT", ",", "cmp_op0", ",", "cmp_op1", ")", ";", "tmp1", "=", "riscv_force_binary", "(", "word_mode", ",", "GT", ",", "cmp_op0", ",", "cmp_op1", ")", ";", "*", "op0", "=", "riscv_force_binary", "(", "word_mode", ",", "IOR", ",", "tmp0", ",", "tmp1", ")", ";", "*", "op1", "=", "const0_rtx", ";", "break", ";"], "ground_truth": ["default", ":"], "File": "riscv1", "Func": "riscv_emit_float_compare", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18531, "Length": 511, "Cover_Rate": 0.9551401869158879, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IsNSA", "=", "Info", "->", "MIMGEncoding", "==", "<STR_LIT>", ";", "if", "(", "!", "IsNSA", ")", "{", "if", "(", "AddrSize", ">", "<NUM_LIT>", ")", "AddrSize", "=", "<NUM_LIT>", ";", "}", "else", "{", "if", "(", "AddrSize", ">", "Info", "->", "VAddrDwords", ")", "{", "return", "MCDisassembler", "::", "Success", ";", "}", "}", "}", "unsigned", "DMask", "=", "MI", ".", "getOperand", "(", "DMaskIdx", ")", ".", "getImm", "(", ")", "&", "<NUM_LIT>", ";", "unsigned", "DstSize", "=", "IsGather4", "?", "<NUM_LIT>", ":", "std", "::", "max", "(", "countPopulation", "(", "DMask", ")", ",", "<NUM_LIT>", ")", ";", "bool", "D16", "=", "D16Idx", ">=", "<NUM_LIT>", "&&", "MI", ".", "getOperand", "(", "D16Idx", ")", ".", "getImm", "(", ")", ";", "if", "(", "D16", "&&", "<STR_LIT>", "(", "STI", ")", ")", "{", "DstSize", "=", "(", "DstSize", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "}", "if", "(", "TFEIdx", "!=", "-", "<NUM_LIT>", "&&", "MI", ".", "getOperand", "(", "TFEIdx", ")", ".", "getImm", "(", ")", ")", "DstSize", "+=", "<NUM_LIT>", ";", "if", "(", "DstSize", "==", "Info", "->", "VDataDwords", "&&", "AddrSize", "==", "Info", "->", "VAddrDwords", ")", "return", "MCDisassembler", "::", "Success", ";", "int", "NewOpcode", "=", "<STR_LIT>", "(", "Info", "->", "BaseOpcode", ",", "Info", "->", "MIMGEncoding", ",", "DstSize", ",", "AddrSize", ")", ";", "if", "(", "NewOpcode", "==", "-", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Success", ";", "unsigned", "NewVdata", "=", "<STR_LIT>", ";", "if", "(", "DstSize", "!=", "Info", "->", "VDataDwords", ")", "{", "auto", "DataRCID", "=", "MCII", "->", "get", "(", "NewOpcode", ")", ".", "OpInfo", "[", "VDataIdx", "]", ".", "RegClass", ";", "unsigned", "Vdata0", "=", "MI", ".", "getOperand", "(", "VDataIdx", ")", ".", "getReg", "(", ")", ";", "unsigned", "VdataSub0", "=", "MRI", ".", "getSubReg", "(", "Vdata0", ",", "<STR_LIT>", ")", ";", "Vdata0", "=", "(", "VdataSub0", "!=", "<NUM_LIT>", ")", "?", "VdataSub0", ":", "Vdata0", ";", "NewVdata", "=", "MRI", ".", "getMatchingSuperReg", "(", "Vdata0", ",", "<STR_LIT>", ",", "&", "MRI", ".", "getRegClass", "(", "DataRCID", ")", ")", ";", "if", "(", "NewVdata", "==", "<STR_LIT>", ")", "{", "return", "MCDisassembler", "::", "Success", ";", "}", "}", "unsigned", "NewVAddr0", "=", "<STR_LIT>", ";", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", "&&", "!", "IsNSA", "&&", "AddrSize", "!=", "Info", "->", "VAddrDwords", ")", "{", "unsigned", "VAddr0", "=", "MI", ".", "getOperand", "(", "VAddr0Idx", ")", ".", "getReg", "(", ")", ";", "unsigned", "VAddrSub0", "=", "MRI", ".", "getSubReg", "(", "VAddr0", ",", "<STR_LIT>", ")", ";", "VAddr0", "=", "(", "VAddrSub0", "!=", "<NUM_LIT>", ")", "?", "VAddrSub0", ":", "VAddr0", ";", "auto", "AddrRCID", "=", "MCII", "->", "get", "(", "NewOpcode", ")", ".", "OpInfo", "[", "VAddr0Idx", "]", ".", "RegClass", ";", "NewVAddr0", "=", "MRI", ".", "getMatchingSuperReg", "(", "VAddr0", ",", "<STR_LIT>", ",", "&", "MRI", ".", "getRegClass", "(", "AddrRCID", ")", ")", ";", "if", "(", "NewVAddr0", "==", "<STR_LIT>", ")", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler16", "Func": "convertMIMGInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18532, "Length": 403, "Cover_Rate": 0.40996948118006105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ptx_name", ")", "maybe_unlink", "(", "ptx_name", ")", ";", "if", "(", "omp_requires_file", ")", "maybe_unlink", "(", "omp_requires_file", ")", ";"], "ground_truth": ["}"], "File": "mkoffload1", "Func": "tool_cleanup", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 18533, "Length": 19, "Cover_Rate": 0.5277777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "'y'", ":", "case", "'x'", ":", "case", "'Y'", ":", "case", "'l'", ":", "return", "C_RegisterClass", ";", "case", "'a'", ":", "case", "'b'", ":", "case", "'c'", ":", "case", "'d'", ":", "case", "'S'", ":", "case", "'D'", ":", "case", "'A'", ":", "return", "C_Register", ";", "case", "'I'", ":", "case", "'J'", ":", "case", "'K'", ":", "case", "'L'", ":", "case", "'M'", ":", "case", "'N'", ":", "case", "'G'", ":"], "ground_truth": ["case", "'C'", ":"], "File": "X86ISelLowering (2)3", "Func": "getConstraintType", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18534, "Length": 63, "Cover_Rate": 0.4632352941176471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "offset", "+", "sizeof", "(", "T", ")", ">", "r", ".", "size", "(", ")", ")", "return", "true", ";", "T", "ret", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "sizeof", "(", "T", ")", ";", "++", "i", ")", "ret", "|=", "(", "uint64_t", ")", "r", "[", "offset", "+", "i", "]", "<<", "(", "i", "*", "<NUM_LIT>", ")", ";", "ptr", "=", "ret", ";"], "ground_truth": ["insn", "->", "readerCursor", "+=", "sizeof", "(", "T", ")", ";"], "File": "X86Disassembler (2)2", "Func": "consume", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18535, "Length": 71, "Cover_Rate": 0.6698113207547169, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CompositeHandler", "(", "Function", "&", "F", ")", ":", "Func", "(", "&", "F", ")", "{"], "ground_truth": ["}"], "File": "JVMCompositeHandler", "Func": "CompositeHandler", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18536, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "regno", ",", "indx", ",", "off", ",", "nregs", ";", "rtx", "insn", ",", "reg", ",", "mem", ";", "int", "frame_allocated", "=", "<NUM_LIT>", ";", "for", "(", "regno", "=", "start_reg", ";", "regno", "<=", "end_reg", "&&", "(", "gmask", "&", "(", "<NUM_LIT>", "<<", "regno", ")", ")", ";", ")", "regno", "++", ";", "end_reg", "=", "regno", "-", "<NUM_LIT>", ";", "nregs", "=", "end_reg", "-", "start_reg", "+", "<NUM_LIT>", ";", "nregs", "+=", "save_blink", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "nregs", "+=", "save_fp", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "offset", ")", "frame_stack_add", "(", "offset", ")", ";", "insn", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "rtvec_alloc", "(", "nregs", "+", "(", "save_fp", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ")", ")", ";", "indx", "=", "<NUM_LIT>", ";", "reg", "=", "gen_rtx_SET", "(", "stack_pointer_rtx", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "nregs", "*", "UNITS_PER_WORD", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "reg", ")", "=", "<NUM_LIT>", ";", "XVECEXP", "(", "insn", ",", "<NUM_LIT>", ",", "indx", "++", ")", "=", "reg", ";", "off", "=", "nregs", "*", "UNITS_PER_WORD", ";", "if", "(", "save_blink", ")", "{", "reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "RETURN_ADDR_REGNUM", ")", ";", "mem", "=", "gen_frame_mem", "(", "Pmode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "off", ")", ")", ";", "XVECEXP", "(", "insn", ",", "<NUM_LIT>", ",", "indx", ")", "=", "gen_rtx_SET", "(", "mem", ",", "reg", ")", ";", "RTX_FRAME_RELATED_P", "(", "XVECEXP", "(", "insn", ",", "<NUM_LIT>", ",", "indx", "++", ")", ")", "=", "<NUM_LIT>", ";", "off", "-=", "UNITS_PER_WORD", ";", "save_blink", "=", "false", ";", "}", "for", "(", "regno", "=", "start_reg", ";", "regno", "<=", "end_reg", ";", "regno", "++", ",", "indx", "++", ",", "off", "-=", "UNITS_PER_WORD", ")", "{", "reg", "=", "gen_rtx_REG", "(", "SImode", ",", "regno", ")", ";", "mem", "=", "gen_frame_mem", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "off", ")", ")", ";", "XVECEXP", "(", "insn", ",", "<NUM_LIT>", ",", "indx", ")", "=", "gen_rtx_SET", "(", "mem", ",", "reg", ")", ";", "RTX_FRAME_RELATED_P", "(", "XVECEXP", "(", "insn", ",", "<NUM_LIT>", ",", "indx", ")", ")", "=", "<NUM_LIT>", ";", "gmask", "=", "gmask", "&", "~", "(", "<NUM_LIT>", "<<", "regno", ")", ";", "}"], "ground_truth": ["if", "(", "save_fp", ")", "{"], "File": "arc1", "Func": "arc_save_callee_enter", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 18537, "Length": 319, "Cover_Rate": 0.6801705756929638, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "OutputRelocSection", "&", "<ISA_LIT>GNULDBackend", "::", "getRelDyn", "(", ")", "const", "{", "assert", "(", "m_pRelDyn", "!=", "NULL", ")", ";"], "ground_truth": ["return", "*", "m_pRelDyn", ";"], "File": "MipsLDBackend", "Func": "getRelDyn", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18538, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "RegIdx", "=", "TotalBytes", "-", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumArgs", ";", "++", "i", ")", "{", "MVT", "VT", "=", "Args", "[", "i", "]", ".", "VT", ";", "unsigned", "Reg", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "Reg", "=", "CCInfo", ".", "AllocateReg", "(", "RegList8", "[", "RegIdx", "]", ")", ";", "}", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "Reg", "=", "CCInfo", ".", "AllocateReg", "(", "RegList16", "[", "RegIdx", "]", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "assert", "(", "Reg", "&&", "<STR_LIT>", ")", ";", "CCInfo", ".", "addLoc", "(", "CCValAssign", "::", "getReg", "(", "i", ",", "VT", ",", "Reg", ",", "VT", ",", "CCValAssign", "::", "Full", ")", ")", ";", "RegIdx", "-=", "VT", ".", "getStoreSize", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "AVRISelLowering12", "Func": "analyzeReturnValues", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18539, "Length": 123, "Cover_Rate": 0.462406015037594, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint16x4_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vreinterpret_u16_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18540, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCAsmInfo", "*", "create<ISA_LIT>MCAsmInfo", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ")", "{", "MCAsmInfo", "*", "MAI", "=", "new", "<ISA_LIT>LinuxMCAsmInfo", "(", "T", ",", "TT", ")", ";", "MachineLocation", "Dst", "(", "MachineLocation", "::", "VirtualFP", ")", ";"], "ground_truth": ["MachineLocation", "Src", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "SPUMCTargetDesc", "Func": "createSPUMCAsmInfo", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18541, "Length": 42, "Cover_Rate": 0.711864406779661, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "CorrectPosV2", "=", "<NUM_LIT>", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "(", "int", ")", "VT", ".", "getVectorNumElements", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "Mask", "[", "i", "]", "==", "i", ")", "++", "CorrectPosV1", ";", "else", "if", "(", "Mask", "[", "i", "]", "==", "i", "+", "<NUM_LIT>", ")", "++", "CorrectPosV2", ";", "if", "(", "CorrectPosV1", "==", "<NUM_LIT>", "||", "CorrectPosV2", "==", "<NUM_LIT>", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "X86ISelLowering120", "Func": "isINSERTPSMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18542, "Length": 73, "Cover_Rate": 0.6134453781512605, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "_mm_setzero_si64", "(", "void", ")", "{", "return", "__builtin_arm_wzero", "(", ")", ";"], "ground_truth": ["}"], "File": "mmintrin", "Func": "_mm_setzero_si64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18543, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addRequired", "<", "LegacyDivergenceAnalysis", ">", "(", ")", ";"], "ground_truth": ["if", "(", "!", "ExpandDiv64InIR", ")", "AU", ".", "setPreservesAll", "(", ")", ";"], "File": "AMDGPUCodeGenPrepare1", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18544, "Length": 20, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "UNSPEC_CHKACLR", ":", "case", "UNSPEC_CHKS", ":", "return", "may_trap_p_1", "(", "XVECEXP", "(", "x", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "flags", ")", ";", "}"], "ground_truth": ["return", "default_unspec_may_trap_p", "(", "x", ",", "flags", ")", ";"], "File": "ia64", "Func": "ia64_unspec_may_trap_p", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18545, "Length": 30, "Cover_Rate": 0.46875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<STR_LIT>", "(", "ShuffleKind", "Kind", ",", "Type", "*", "Tp", ",", "int", "Index", ",", "Type", "*", "SubTp", ")", "const", "{", "if", "(", "Kind", "!=", "SK_Reverse", ")", "return", "TargetTransformInfo", "::", "getShuffleCost", "(", "Kind", ",", "Tp", ",", "Index", ",", "SubTp", ")", ";", "static", "const", "CostTblEntry", "<", "<STR_LIT>", ">", "NEONShuffleTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", "}", ";", "std", "::", "pair", "<", "unsigned", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "Tp", ")", ";", "int", "Idx", "=", "CostTableLookup", "(", "NEONShuffleTbl", ",", "<STR_LIT>", ",", "LT", ".", "second", ")", ";"], "ground_truth": ["if", "(", "Idx", "==", "-", "<NUM_LIT>", ")", "return", "TargetTransformInfo", "::", "getShuffleCost", "(", "Kind", ",", "Tp", ",", "Index", ",", "SubTp", ")", ";"], "File": "ARMTargetTransformInfo21", "Func": "getShuffleCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18546, "Length": 167, "Cover_Rate": 0.7660550458715596, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "struct", "machine_function", "*", "machine", ";", "machine", "=", "(", "machine_function", "*", ")", "ggc_alloc_cleared", "(", "sizeof", "(", "machine_function", ")", ")", ";", "machine", "->", "func_type", "=", "ARM_FT_UNKNOWN", ";"], "ground_truth": ["return", "machine", ";"], "File": "arm3", "Func": "arm_init_machine_status", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18547, "Length": 28, "Cover_Rate": 0.7368421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "mmix_setup_frame_addresses", "(", ")", "{"], "ground_truth": ["}"], "File": "mmix2", "Func": "mmix_setup_frame_addresses", "Target": "mmix", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18548, "Length": 6, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>FrameLowering", "(", ")", ":", "TargetFrameLowering", "(", "StackGrowsDown", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "HexagonFrameLowering (2)", "Func": "HexagonFrameLowering", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18549, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "TGSICFGStructurizer", "Func": "getPassName", "Target": "TGSI", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18550, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Value", "==", "(", "int8_t", ")", "Value", ";"], "ground_truth": ["}"], "File": "X86MCCodeEmitter12", "Func": "isDisp8", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18551, "Length": 9, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>LowerControlFlowPass", "(", "tm", ")", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow16", "Func": "createSILowerControlFlowPass", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18552, "Length": 8, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_MODE", "(", "set_dest", ")", "!=", "SImode", ")", "return", "false", ";", "if", "(", "GET_CODE", "(", "set_dest", ")", "==", "ZERO_EXTRACT", ")", "{", "if", "(", "CONST_INT_P", "(", "SET_SRC", "(", "curr_set", ")", ")", "&&", "CONST_INT_P", "(", "SET_SRC", "(", "prev_set", ")", ")", "&&", "REG_P", "(", "XEXP", "(", "set_dest", ",", "<NUM_LIT>", ")", ")", "&&", "REG_P", "(", "SET_DEST", "(", "prev_set", ")", ")", "&&", "REGNO", "(", "XEXP", "(", "set_dest", ",", "<NUM_LIT>", ")", ")", "==", "REGNO", "(", "SET_DEST", "(", "prev_set", ")", ")", ")", "return", "true", ";", "}"], "ground_truth": ["else", "if", "(", "GET_CODE", "(", "SET_SRC", "(", "curr_set", ")", ")", "==", "LO_SUM", "&&", "REG_P", "(", "SET_DEST", "(", "curr_set", ")", ")", "&&", "REG_P", "(", "SET_DEST", "(", "prev_set", ")", ")", "&&", "GET_CODE", "(", "SET_SRC", "(", "prev_set", ")", ")", "==", "HIGH", "&&", "REGNO", "(", "SET_DEST", "(", "curr_set", ")", ")", "==", "REGNO", "(", "SET_DEST", "(", "prev_set", ")", ")", ")", "return", "true", ";"], "File": "arm5", "Func": "aarch_macro_fusion_pair_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18553, "Length": 138, "Cover_Rate": 0.5655737704918032, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Elt1", "=", "MaskVals", "[", "i", "*", "<NUM_LIT>", "+", "<NUM_LIT>", "]", ";", "if", "(", "Elt0", "<", "<NUM_LIT>", "&&", "Elt1", "<", "<NUM_LIT>", ")", "continue", ";", "if", "(", "V1Only", "&&", "(", "Elt0", "==", "i", "*", "<NUM_LIT>", ")", "&&", "(", "Elt1", "==", "i", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ")", ")", "continue", ";", "if", "(", "V2Only", "&&", "(", "Elt0", "==", "i", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ")", "&&", "(", "Elt1", "==", "i", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ")", ")", "continue", ";", "SDValue", "Elt0Src", "=", "Elt0", "<", "<NUM_LIT>", "?", "V1", ":", "V2", ";", "SDValue", "Elt1Src", "=", "Elt1", "<", "<NUM_LIT>", "?", "V1", ":", "V2", ";", "SDValue", "InsElt", ";", "if", "(", "(", "Elt0", ">=", "<NUM_LIT>", ")", "&&", "(", "(", "Elt0", "+", "<NUM_LIT>", ")", "==", "Elt1", ")", "&&", "(", "(", "Elt0", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ")", "{", "InsElt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Elt1Src", ",", "DAG", ".", "getIntPtrConstant", "(", "Elt1", "/", "<NUM_LIT>", ")", ")", ";", "NewV", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "NewV", ",", "InsElt", ",", "DAG", ".", "getIntPtrConstant", "(", "i", ")", ")", ";", "continue", ";", "}", "if", "(", "Elt1", ">=", "<NUM_LIT>", ")", "{", "InsElt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Elt1Src", ",", "DAG", ".", "getIntPtrConstant", "(", "Elt1", "/", "<NUM_LIT>", ")", ")", ";", "if", "(", "(", "Elt1", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "InsElt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "InsElt", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "TLI", ".", "getShiftAmountTy", "(", "InsElt", ".", "getValueType", "(", ")", ")", ")", ")", ";", "else", "if", "(", "Elt0", ">=", "<NUM_LIT>", ")", "InsElt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "InsElt", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "}", "if", "(", "Elt0", ">=", "<NUM_LIT>", ")", "{"], "ground_truth": ["SDValue", "InsElt0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Elt0Src", ",", "DAG", ".", "getIntPtrConstant", "(", "Elt0", "/", "<NUM_LIT>", ")", ")", ";"], "File": "X86ISelLowering191", "Func": "LowerVECTOR_SHUFFLEv16i8", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18554, "Length": 317, "Cover_Rate": 0.3157370517928287, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqadd_u32", "(", "uint32x2_t", "__a", ",", "uint32x2_t", "__b", ")", "{", "return", "__builtin_aarch64_uqaddv2si_uuu", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vqadd_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18555, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "p", "=", "__DTOR_LIST__", "+", "<NUM_LIT>", ";", "*", "p", ";", "p", "++", ")", "(", "*", "p", ")", "(", ")", ";"], "ground_truth": ["}"], "File": "initfini1", "Func": "__do_global_dtors", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 18556, "Length": 22, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqdmlashq_n_s16", "(", "int16x8_t", "__a", ",", "int16x8_t", "__b", ",", "int16_t", "__c", ")", "{", "return", "__builtin_mve_vqdmlashq_n_sv8hi", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve1___arm_vqdmlashq_n_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18557, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>AsmPrinter", "(", "TargetMachine", "&", "TM", ",", "std", "::", "unique_ptr", "<", "MCStreamer", ">", "Streamer", ")", ":", "AsmPrinter", "(", "TM", ",", "std", "::", "move", "(", "Streamer", ")", ")", ",", "STI", "(", "TM", ".", "getMCSubtargetInfo", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "RISCVAsmPrinter", "Func": "RISCVAsmPrinter", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18558, "Length": 38, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "QII", "->", "isPostIncrement", "(", "PacketMI", ")", "&&", "PacketMI", "->", "getDesc", "(", ")", ".", "mayLoad", "(", ")", "&&", "GetPostIncrementOperand", "(", "PacketMI", ",", "QII", ")", ".", "getReg", "(", ")", "==", "DepReg", ")", "{", "return", "false", ";", "}", "if", "(", "QII", "->", "isPredicated", "(", "PacketMI", ")", ")", "{", "if", "(", "!", "QII", "->", "isPredicated", "(", "MI", ")", ")", "return", "false", ";", "unsigned", "predRegNumSrc", "=", "<NUM_LIT>", ";", "unsigned", "predRegNumDst", "=", "<NUM_LIT>", ";", "const", "TargetRegisterClass", "*", "predRegClass", "=", "NULL", ";", "for", "(", "unsigned", "opNum", "=", "<NUM_LIT>", ";", "opNum", "<", "PacketMI", "->", "getNumOperands", "(", ")", ";", "opNum", "++", ")", "{", "if", "(", "PacketMI", "->", "getOperand", "(", "opNum", ")", ".", "isReg", "(", ")", ")", "predRegNumSrc", "=", "PacketMI", "->", "getOperand", "(", "opNum", ")", ".", "getReg", "(", ")", ";", "predRegClass", "=", "QRI", "->", "getMinimalPhysRegClass", "(", "predRegNumSrc", ")", ";", "if", "(", "predRegClass", "==", "&", "<STR_LIT>", ")", "{", "break", ";", "}", "}", "assert", "(", "(", "predRegClass", "==", "&", "<STR_LIT>", ")", "&&", "(", "<STR_LIT>", ")", ")", ";", "for", "(", "unsigned", "opNum", "=", "<NUM_LIT>", ";", "opNum", "<", "MI", "->", "getNumOperands", "(", ")", ";", "opNum", "++", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "opNum", ")", ".", "isReg", "(", ")", ")", "predRegNumDst", "=", "MI", "->", "getOperand", "(", "opNum", ")", ".", "getReg", "(", ")", ";", "predRegClass", "=", "QRI", "->", "getMinimalPhysRegClass", "(", "predRegNumDst", ")", ";", "if", "(", "predRegClass", "==", "&", "<STR_LIT>", ")", "{", "break", ";", "}", "}", "assert", "(", "(", "predRegClass", "==", "&", "<STR_LIT>", ")", "&&", "(", "<STR_LIT>", ")", ")", ";", "if", "(", "(", "predRegNumDst", "!=", "predRegNumSrc", ")", "||", "isDotNewInst", "(", "PacketMI", ")", "!=", "isDotNewInst", "(", "MI", ")", "||", "GetPredicateSense", "(", "MI", ",", "QII", ")", "!=", "GetPredicateSense", "(", "PacketMI", ",", "QII", ")", ")", "{", "return", "false", ";", "}", "}", "std", "::", "vector", "<", "MachineInstr", "*", ">", "::", "iterator", "VI", ";", "std", "::", "vector", "<", "MachineInstr", "*", ">", "::", "iterator", "VE", ";", "unsigned", "StartCheck", "=", "<NUM_LIT>", ";", "for", "(", "VI", "=", "CurrentPacketMIs", ".", "begin", "(", ")", ",", "VE", "=", "CurrentPacketMIs", ".", "end", "(", ")", ";", "(", "VI", "!=", "VE", ")", ";", "++", "VI", ")", "{", "SUnit", "*", "TempSU", "=", "MIToSUnit", "[", "*", "VI", "]", ";", "MachineInstr", "*", "TempMI", "=", "TempSU", "->", "getInstr", "(", ")", ";", "if", "(", "TempMI", "!=", "PacketMI", "&&", "!", "StartCheck", ")", "continue", ";", "StartCheck", "=", "<NUM_LIT>", ";", "if", "(", "TempMI", "==", "PacketMI", ")", "continue", ";", "for", "(", "unsigned", "opNum", "=", "<NUM_LIT>", ";", "opNum", "<", "MI", "->", "getNumOperands", "(", ")", ";", "opNum", "++", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "opNum", ")", ".", "isReg", "(", ")", "&&", "TempSU", "->", "getInstr", "(", ")", "->", "modifiesRegister", "(", "MI", "->", "getOperand", "(", "opNum", ")", ".", "getReg", "(", ")", ",", "QRI", ")", ")", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "HexagonVLIWPacketizer17", "Func": "CanPromoteToNewValueStore", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18559, "Length": 432, "Cover_Rate": 0.496551724137931, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "const", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MBB", ".", "getParent", "(", ")", "->", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "assert", "(", "MFI", "->", "getShaderType", "(", ")", "==", "ShaderType", "::", "PIXEL", "||", "MFI", "->", "getShaderType", "(", ")", "==", "ShaderType", "::", "GEOMETRY", ")", ";", "if", "(", "(", "Op", ".", "isImm", "(", ")", "||", "Op", ".", "isFPImm", "(", ")", ")", ")", "{", "if", "(", "Op", ".", "isImm", "(", ")", "?", "(", "Op", ".", "getImm", "(", ")", "&", "<NUM_LIT>", ")", ":", "Op", ".", "getFPImm", "(", ")", "->", "isNegative", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_MOV_B64", ")", ",", "AMDGPU", "::", "EXEC", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "}", "else", "{"], "ground_truth": ["BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "V_CMPX_LE_F32_e32", ")", ",", "AMDGPU", "::", "VCC", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addOperand", "(", "Op", ")", ";"], "File": "SILowerControlFlow25", "Func": "Kill", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18560, "Length": 173, "Cover_Rate": 0.8564356435643564, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";"], "File": "ARMCodeEmitter19", "Func": "getShiftOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18561, "Length": 27, "Cover_Rate": 0.38028169014084506, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>TargetLowering", "*", "getTLI", "(", ")", "const", "{", "return", "TLI", ";"], "ground_truth": ["}"], "File": "MipsTargetTransformInfo", "Func": "getTLI", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18562, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "}", "for", "(", "unsigned", "i", "=", "SIndex", "+", "<NUM_LIT>", ",", "e", "=", "MemOps", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "int", "NewOffset", "=", "MemOps", "[", "i", "]", ".", "Offset", ";", "const", "MachineOperand", "&", "MO", "=", "MemOps", "[", "i", "]", ".", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "unsigned", "RegNum", "=", "MO", ".", "isUndef", "(", ")", "?", "UINT_MAX", ":", "TRI", "->", "getEncodingValue", "(", "Reg", ")", ";", "if", "(", "Reg", "!=", "<STR_LIT>", "&&", "NewOffset", "==", "Offset", "+", "(", "int", ")", "Size", "&&", "(", "(", "isNotVFP", "&&", "RegNum", ">", "PRegNum", ")", "||", "(", "(", "Count", "<", "Limit", ")", "&&", "RegNum", "==", "PRegNum", "+", "<NUM_LIT>", ")", ")", "&&", "(", "!", "STI", "->", "isSwift", "(", ")", "||", "isNotVFP", "||", "Count", "!=", "<NUM_LIT>", "||", "!", "(", "PRegNum", "&", "<NUM_LIT>", ")", ")", ")", "{", "Offset", "+=", "Size", ";", "PRegNum", "=", "RegNum", ";", "++", "Count", ";", "}", "else", "{", "MergeOpsUpdate", "(", "MBB", ",", "MemOps", ",", "SIndex", ",", "i", ",", "insertAfter", ",", "SOffset", ",", "Base", ",", "false", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "dl", ",", "Merges", ")", ";", "MergeLDR_STR", "(", "MBB", ",", "i", ",", "Base", ",", "Opcode", ",", "Size", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "MemOps", ",", "Merges", ")", ";", "return", ";", "}"], "ground_truth": ["if", "(", "MemOps", "[", "i", "]", ".", "Position", ">", "MemOps", "[", "insertAfter", "]", ".", "Position", ")", "insertAfter", "=", "i", ";"], "File": "ARMLoadStoreOptimizer35", "Func": "MergeLDR_STR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18563, "Length": 235, "Cover_Rate": 0.47959183673469385, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_rorv_epi64", "(", "__m512i", "__W", ",", "__mmask8", "__U", ",", "__m512i", "__A", ",", "__m512i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m512i", ")", "__builtin_ia32_prorvq512_mask", "(", "(", "__v8di", ")", "__A", ",", "(", "__v8di", ")", "__B", ",", "(", "__v8di", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_rorv_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18564, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "raw_string_ostream", "ExpectedTargetOS", "(", "ExpectedTarget", ")", ";", "IsaInfo", "::", "streamIsaVersion", "(", "&", "getSTI", "(", ")", ",", "ExpectedTargetOS", ")", ";", "if", "(", "Target", "!=", "ExpectedTargetOS", ".", "str", "(", ")", ")", "return", "Error", "(", "TargetRange", ".", "Start", ",", "<STR_LIT>", ",", "TargetRange", ")", ";"], "ground_truth": ["getTargetStreamer", "(", ")", ".", "EmitDirectiveAMDGCNTarget", "(", "Target", ")", ";"], "File": "AMDGPUAsmParser32", "Func": "ParseDirectiveAMDGCNTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18565, "Length": 49, "Cover_Rate": 0.3858267716535433, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Name", ".", "equals_lower", "(", "<STR_LIT>", ")", ")", "{", "SM", ".", "onEq", "(", ")", ";", "}", "else", "if", "(", "Name", ".", "equals_lower", "(", "<STR_LIT>", ")", ")", "{", "SM", ".", "onNE", "(", ")", ";", "}", "else", "if", "(", "Name", ".", "equals_lower", "(", "<STR_LIT>", ")", ")", "{", "SM", ".", "onLT", "(", ")", ";", "}", "else", "if", "(", "Name", ".", "equals_lower", "(", "<STR_LIT>", ")", ")", "{", "SM", ".", "onLE", "(", ")", ";", "}", "else", "if", "(", "Name", ".", "equals_lower", "(", "<STR_LIT>", ")", ")", "{"], "ground_truth": ["SM", ".", "onGT", "(", ")", ";"], "File": "X86AsmParser118", "Func": "ParseMasmNamedOperator", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18566, "Length": 88, "Cover_Rate": 0.6111111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DiagnosticInfoUnsupported", "NoTrap", "(", "B", ".", "getMF", "(", ")", ".", "getFunction", "(", ")", ",", "<STR_LIT>", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "DS_Warning", ")", ";", "LLVMContext", "&", "Ctx", "=", "B", ".", "getMF", "(", ")", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "Ctx", ".", "diagnose", "(", "NoTrap", ")", ";", "}", "else", "{", "B", ".", "buildInstr", "(", "<STR_LIT>", ")", ".", "addImm", "(", "static_cast", "<", "unsigned", ">", "(", "GCNSubtarget", "::", "TrapID", "::", "LLVMAMDHSADebugTrap", ")", ")", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeDebugTrapIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18567, "Length": 84, "Cover_Rate": 0.65625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineSDNode", "*", "<ISA_LIT>TargetLowering", "::", "buildScratchRSRC", "(", "SelectionDAG", "&", "DAG", ",", "SDLoc", "DL", ",", "SDValue", "Ptr", ")", "const", "{"], "ground_truth": ["const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "Subtarget", "->", "getInstrInfo", "(", ")", ")", ";"], "File": "SIISelLowering111", "Func": "buildScratchRSRC", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18568, "Length": 37, "Cover_Rate": 0.5522388059701493, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "builder", ".", "encoded_nelts", "(", ")", ";", "++", "i", ")", "if", "(", "(", "i", "&", "(", "elt_size", "-", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", "&&", "INTVAL", "(", "builder", ".", "elt", "(", "i", ")", ")", "==", "<NUM_LIT>", ")", "inv_builder", ".", "quick_push", "(", "const1_rtx", ")", ";", "else", "inv_builder", ".", "quick_push", "(", "const0_rtx", ")", ";", "inv_builder", ".", "finalize", "(", ")", ";", "rtx", "inv", "=", "aarch64_expand_sve_const_pred_1", "(", "NULL_RTX", ",", "inv_builder", ",", "false", ")", ";", "if", "(", "!", "inv", ")", "return", "NULL_RTX", ";", "rtx", "mask", "=", "aarch64_ptrue_all", "(", "elt_size", ")", ";", "mask", "=", "force_reg", "(", "VNx16BImode", ",", "mask", ")", ";", "inv", "=", "gen_lowpart", "(", "VNx16BImode", ",", "inv", ")", ";"], "ground_truth": ["target", "=", "aarch64_target_reg", "(", "target", ",", "VNx16BImode", ")", ";"], "File": "aarch64", "Func": "aarch64_expand_sve_const_pred_eor", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18569, "Length": 121, "Cover_Rate": 0.6836158192090396, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "dst", "=", "ix86_fixup_binary_operands", "(", "code", ",", "mode", ",", "operands", ")", ";"], "ground_truth": ["gcc_assert", "(", "dst", "==", "operands", "[", "<NUM_LIT>", "]", ")", ";"], "File": "i3863", "Func": "ix86_fixup_binary_operands_no_copy", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18570, "Length": 22, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Subtarget", "->", "hasFp256", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "Subtarget", "->", "hasInt256", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "In", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "In", ")", ";", "static", "const", "int", "Mask", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getVectorShuffle", "(", "<STR_LIT>", ",", "DL", ",", "In", ",", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ",", "&", "Mask", "[", "<NUM_LIT>", "]", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Lo", ",", "Hi", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering36", "Func": "LowerZERO_EXTEND", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18571, "Length": 133, "Cover_Rate": 0.4523809523809524, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>ATTAsmParser", "::", "isDstOp", "(", "<ISA_LIT>Operand", "&", "Op", ")", "{", "unsigned", "basereg", "=", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "Op", ".", "isMem", "(", ")", "&&", "Op", ".", "Mem", ".", "SegReg", "==", "<STR_LIT>", "&&", "isa", "<", "MCConstantExpr", ">", "(", "Op", ".", "Mem", ".", "Disp", ")", "&&", "cast", "<", "MCConstantExpr", ">", "(", "Op", ".", "Mem", ".", "Disp", ")", "->", "getValue", "(", ")", "==", "<NUM_LIT>", "&&", "Op", ".", "Mem", ".", "BaseReg", "==", "basereg", "&&", "Op", ".", "Mem", ".", "IndexReg", "==", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "X86AsmParser31", "Func": "isDstOp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18572, "Length": 81, "Cover_Rate": 0.9310344827586207, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vclzq_m_uv8hi", "(", "__arm_vuninitializedq_u16", "(", ")", ",", "__a", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vclzq_x_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18573, "Length": 13, "Cover_Rate": 0.5909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "RegD", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getReg", "(", ")", ";", "unsigned", "Binary", "=", "<NUM_LIT>", ";", "bool", "isSPVFP", "=", "false", ";", "RegD", "=", "<ISA_LIT>RegisterInfo", "::", "getRegisterNumbering", "(", "RegD", ",", "&", "isSPVFP", ")", ";", "if", "(", "!", "isSPVFP", ")", "Binary", "|=", "RegD", "<<", "<STR_LIT>", ";", "else", "{", "Binary", "|=", "(", "(", "RegD", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "<<", "<STR_LIT>", ";"], "ground_truth": ["Binary", "|=", "(", "RegD", "&", "<NUM_LIT>", ")", "<<", "<STR_LIT>", ";"], "File": "ARMCodeEmitter1", "Func": "encodeVFPRd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18574, "Length": 73, "Cover_Rate": 0.7525773195876289, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "cum", "->", "float_in_sse", "<", "<NUM_LIT>", ")", "break", ";", "case", "E_SFmode", ":", "if", "(", "cum", "->", "float_in_sse", "==", "-", "<NUM_LIT>", ")", "error_p", "=", "true", ";", "if", "(", "cum", "->", "float_in_sse", "<", "<NUM_LIT>", ")", "break", ";", "case", "E_V16HFmode", ":", "case", "E_V16BFmode", ":", "case", "E_V8SFmode", ":", "case", "E_V8SImode", ":", "case", "E_V64QImode", ":", "case", "E_V32HImode", ":", "case", "E_V16SImode", ":", "case", "E_V8DImode", ":", "case", "E_V32HFmode", ":", "case", "E_V32BFmode", ":", "case", "E_V16SFmode", ":", "case", "E_V8DFmode", ":", "case", "E_V32QImode", ":", "case", "E_V16HImode", ":", "case", "E_V4DFmode", ":", "case", "E_V4DImode", ":", "case", "E_TImode", ":", "case", "E_V16QImode", ":", "case", "E_V8HImode", ":", "case", "E_V4SImode", ":", "case", "E_V2DImode", ":", "case", "E_V8HFmode", ":", "case", "E_V8BFmode", ":", "case", "E_V4SFmode", ":", "case", "E_V2DFmode", ":", "if", "(", "!", "type", "||", "!", "AGGREGATE_TYPE_P", "(", "type", ")", ")", "{", "cum", "->", "sse_words", "+=", "words", ";", "cum", "->", "sse_nregs", "-=", "<NUM_LIT>", ";"], "ground_truth": ["cum", "->", "sse_regno", "+=", "<NUM_LIT>", ";"], "File": "i3861", "Func": "function_arg_advance_32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18575, "Length": 141, "Cover_Rate": 0.31194690265486724, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Operand", "Op", "=", "static_cast", "<", "<ISA_LIT>Operand", "&", ">", "(", "*", "Operands", ".", "back", "(", ")", ")", ";", "Operands", ".", "pop_back", "(", ")", ";"], "ground_truth": ["Operands", ".", "push_back", "(", "<STR_LIT>", "(", "Op", ",", "S", ",", "E", ",", "*", "this", ")", ")", ";"], "File": "MipsAsmParser104", "Func": "parseRegisterPair", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18576, "Length": 40, "Cover_Rate": 0.39215686274509803, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EmitIntValue", "(", "Entry", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "SwitchToExIdxSection", "(", "*", "FnStart", ")", ";", "if", "(", "PersonalityIndex", "==", "<NUM_LIT>", ")", "EmitPersonalityFixup", "(", "<STR_LIT>", ")", ";", "const", "MCSymbolRefExpr", "*", "FnStartRef", "=", "MCSymbolRefExpr", "::", "Create", "(", "FnStart", ",", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_PREL31", ",", "getContext", "(", ")", ")", ";", "EmitValue", "(", "FnStartRef", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "CantUnwind", ")", "{", "EmitIntValue", "(", "EXIDX_CANTUNWIND", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "const", "MCSymbolRefExpr", "*", "ExTabEntryRef", "=", "MCSymbolRefExpr", "::", "Create", "(", "ExTab", ",", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_PREL31", ",", "getContext", "(", ")", ")", ";", "EmitValue", "(", "ExTabEntryRef", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer1", "Func": "EmitFnEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18577, "Length": 103, "Cover_Rate": 0.5202020202020202, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "Blocks", "=", "L", "->", "getBlocks", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Blocks", "[", "<NUM_LIT>", "]", "->", "getNumber", "(", ")", ";", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Blocks", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "Blocks", "[", "i", "]", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "MII", "=", "MBB", "->", "begin", "(", ")", ",", "E", "=", "MBB", "->", "end", "(", ")", ";", "MII", "!=", "E", ";", "++", "MII", ")", "{", "const", "MachineInstr", "*", "MI", "=", "&", "*", "MII", ";", "if", "(", "isInvalidLoopOperation", "(", "MI", ",", "IsInnerHWLoop", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "MI", "->", "dump", "(", ")", ";", ")", ";", "return", "true", ";", "}", "}"], "ground_truth": ["}"], "File": "HexagonHardwareLoops10", "Func": "containsInvalidInstruction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18578, "Length": 138, "Cover_Rate": 0.8846153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bb_sese", "::", "~", "bb_sese", "(", ")", "{"], "ground_truth": ["}"], "File": "nvptx", "Func": "~bb_sese", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 18579, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "<NUM_LIT>", "]", ")", "return", "true", ";", "O", "<<", "'['", ";", "printMemOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "ground_truth": ["O", "<<", "']'", ";"], "File": "NVPTXAsmPrinter14", "Func": "PrintAsmMemoryOperand", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18580, "Length": 55, "Cover_Rate": 0.9322033898305084, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vst3_s64", "(", "int64_t", "*", "__a", ",", "int64x1x3_t", "__b", ")", "{"], "ground_truth": ["union", "{", "int64x1x3_t", "__i", ";", "__builtin_neon_ei", "__o", ";", "}", "__bu", "=", "{", "__b", "}", ";"], "File": "arm", "Func": "neon_vst3_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18581, "Length": 25, "Cover_Rate": 0.6410256410256411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "dl", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MBB", ".", "getParent", "(", ")", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "int", "BOpc", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", "?", "<STR_LIT>", ":", "(", "AFI", "->", "isThumb2Function", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "int", "BccOpc", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", "?", "<STR_LIT>", ":", "(", "AFI", "->", "isThumb2Function", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "assert", "(", "TBB", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", "||", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "FBB", "==", "<NUM_LIT>", ")", "{", "if", "(", "Cond", ".", "empty", "(", ")", ")", "BuildMI", "(", "&", "MBB", ",", "dl", ",", "get", "(", "BOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "else", "BuildMI", "(", "&", "MBB", ",", "dl", ",", "get", "(", "BccOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ".", "addReg", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ")", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo114", "Func": "InsertBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18582, "Length": 184, "Cover_Rate": 0.6411149825783972, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "HexagonInstrInfo25", "Func": "isDeallocRet", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18583, "Length": 26, "Cover_Rate": 0.40625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "tmp", "=", "gen_rtx_REG", "(", "Pmode", ",", "(", "*", "next_scratch_regno", ")", "--", ")", ";", "tilepro_expand_set_const32", "(", "tmp", ",", "imm_rtx", ")", ";", "to_add", "=", "tmp", ";", "}", "insn", "=", "emit_insn", "(", "gen_sp_adjust", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "to_add", ")", ")", ";", "REG_NOTES", "(", "insn", ")", "=", "reg_notes", ";", "if", "(", "frame_related", ")", "{", "rtx", "real", "=", "gen_rtx_SET", "(", "stack_pointer_rtx", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "imm_rtx", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "add_reg_note", "(", "insn", ",", "REG_CFA_ADJUST_CFA", ",", "real", ")", ";", "}", "return", "insn", ";"], "ground_truth": ["}"], "File": "tilepro", "Func": "emit_sp_adjust", "Target": "tilepro", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 18584, "Length": 90, "Cover_Rate": 0.6474820143884892, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "CompareMBBNumbers", "(", "const", "MachineBasicBlock", "*", "LHS", ",", "const", "MachineBasicBlock", "*", "RHS", ")", "{"], "ground_truth": ["return", "LHS", "->", "getNumber", "(", ")", "<", "RHS", "->", "getNumber", "(", ")", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "CompareMBBNumbers", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18585, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_mul_epu32", "(", "__m128i", "__W", ",", "__mmask8", "__M", ",", "__m128i", "__X", ",", "__m128i", "__Y", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_pmuludq128_mask", "(", "(", "__v4si", ")", "__X", ",", "(", "__v4si", ")", "__Y", ",", "(", "__v2di", ")", "__W", ",", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_mask_mul_epu32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18586, "Length": 53, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "struct", "ix86_address", "addr", ";", "if", "(", "!", "TARGET_TLS_DIRECT_SEG_REFS", ")", "return", "orig_x", ";", "if", "(", "MEM_P", "(", "x", ")", ")", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "!=", "PLUS", "||", "GET_MODE", "(", "x", ")", "!=", "Pmode", ")", "return", "orig_x", ";", "if", "(", "ix86_decompose_address", "(", "x", ",", "&", "addr", ")", "==", "<NUM_LIT>", "||", "addr", ".", "seg", "!=", "DEFAULT_TLS_SEG_REG", "||", "addr", ".", "disp", "==", "NULL_RTX", "||", "GET_CODE", "(", "addr", ".", "disp", ")", "!=", "CONST", ")", "return", "orig_x", ";", "unspec", "=", "XEXP", "(", "addr", ".", "disp", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "GET_CODE", "(", "unspec", ")", "==", "PLUS", "&&", "CONST_INT_P", "(", "XEXP", "(", "unspec", ",", "<NUM_LIT>", ")", ")", ")", "unspec", "=", "XEXP", "(", "unspec", ",", "<NUM_LIT>", ")", ";"], "File": "i386", "Func": "ix86_delegitimize_tls_address", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18587, "Length": 122, "Cover_Rate": 0.40131578947368424, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "TargetAddr", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GlobalAddr", "->", "getGlobal", "(", ")", ",", "Op", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "Op", ",", "VT", ",", "TargetAddr", ")", ";"], "ground_truth": ["}"], "File": "FISCISelLowering", "Func": "LowerGlobalAddress", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18588, "Length": 37, "Cover_Rate": 0.33636363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "->", "getOperand", "(", "Op", "+", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "Op", "+", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "':'", ";", "}"], "ground_truth": ["printLeaMemReference", "(", "MI", ",", "Op", ",", "O", ")", ";"], "File": "X86ATTInstPrinter6", "Func": "printMemReference", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18589, "Length": 41, "Cover_Rate": 0.6833333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "darwin_rs6000_extra_signals", "(", "void", ")", "{", "struct", "sigaction", "sact", ";", "stack_t", "sigstk", ";", "sigstk", ".", "ss_sp", "=", "(", "char", "*", ")", "xmalloc", "(", "SIGSTKSZ", ")", ";", "sigstk", ".", "ss_size", "=", "SIGSTKSZ", ";", "sigstk", ".", "ss_flags", "=", "<NUM_LIT>", ";", "if", "(", "sigaltstack", "(", "&", "sigstk", ",", "NULL", ")", "<", "<NUM_LIT>", ")", "fatal_error", "(", "input_location", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["sigemptyset", "(", "&", "sact", ".", "sa_mask", ")", ";"], "File": "host-darwin", "Func": "darwin_rs6000_extra_signals", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18590, "Length": 66, "Cover_Rate": 0.6470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ParseAsAbsoluteExpression", "(", "Stepping", ")", ")", "return", "TokError", "(", "<STR_LIT>", ")", ";", "if", "(", "!", "trySkipToken", "(", "AsmToken", "::", "Comma", ")", ")", "return", "TokError", "(", "<STR_LIT>", ")", ";", "if", "(", "!", "parseString", "(", "VendorName", ",", "<STR_LIT>", ")", ")", "return", "true", ";", "if", "(", "!", "trySkipToken", "(", "AsmToken", "::", "Comma", ")", ")", "return", "TokError", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "!", "parseString", "(", "ArchName", ",", "<STR_LIT>", ")", ")", "return", "true", ";"], "File": "AMDGPUAsmParser32", "Func": "ParseDirectiveHSACodeObjectISA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18591, "Length": 71, "Cover_Rate": 0.3604060913705584, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask32", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_bitshuffle_epi64_mask", "(", "__mmask32", "__M", ",", "__m256i", "__A", ",", "__m256i", "__B", ")", "{"], "ground_truth": ["return", "(", "__mmask32", ")", "__builtin_ia32_vpshufbitqmb256_mask", "(", "(", "__v32qi", ")", "__A", ",", "(", "__v32qi", ")", "__B", ",", "(", "__mmask32", ")", "__M", ")", ";"], "File": "avx512bitalgintrin", "Func": "_mm256_mask_bitshuffle_epi64_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18592, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "ggc_cleared_alloc", "<", "machine_function", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "sparc", "Func": "sparc_init_machine_status", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18593, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>TargetLowering", "*", "TLI", "=", "Subtarget", ".", "getTargetLowering", "(", ")", ";", "ArgFlags", ".", "setInConsecutiveRegs", "(", "false", ")", ";", "ArgFlags", ".", "setInConsecutiveRegsLast", "(", "false", ")", ";", "bool", "RegsAllocated", "[", "<NUM_LIT>", "]", ";", "for", "(", "int", "I", "=", "<NUM_LIT>", ";", "I", "<", "<NUM_LIT>", ";", "I", "++", ")", "{", "RegsAllocated", "[", "I", "]", "=", "State", ".", "isAllocated", "(", "ZRegList", "[", "I", "]", ")", ";", "State", ".", "AllocateReg", "(", "ZRegList", "[", "I", "]", ")", ";", "}", "auto", "&", "It", "=", "PendingMembers", "[", "<NUM_LIT>", "]", ";", "CCAssignFn", "*", "AssignFn", "=", "TLI", "->", "CCAssignFnForCall", "(", "State", ".", "getCallingConv", "(", ")", ",", "false", ")", ";", "if", "(", "AssignFn", "(", "It", ".", "getValNo", "(", ")", ",", "It", ".", "getValVT", "(", ")", ",", "It", ".", "getValVT", "(", ")", ",", "CCValAssign", "::", "Full", ",", "ArgFlags", ",", "State", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "ArgFlags", ".", "setInConsecutiveRegs", "(", "true", ")", ";", "ArgFlags", ".", "setInConsecutiveRegsLast", "(", "true", ")", ";", "for", "(", "int", "I", "=", "<NUM_LIT>", ";", "I", "<", "<NUM_LIT>", ";", "I", "++", ")", "if", "(", "!", "RegsAllocated", "[", "I", "]", ")", "State", ".", "DeallocateReg", "(", "ZRegList", "[", "I", "]", ")", ";", "PendingMembers", ".", "clear", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AArch64CallingConvention4", "Func": "finishStackBlock", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18594, "Length": 190, "Cover_Rate": 0.5322128851540616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "k_FPImm", "&&", "(", "getFPImm", "(", ")", "!=", "(", "unsigned", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser59", "Func": "isSVEFPImm8", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18595, "Length": 18, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PassConfig", "(", "<ISA_LIT>TargetMachine", "&", "TM", ",", "PassManagerBase", "&", "PM", ")", ":", "TargetPassConfig", "(", "TM", ",", "PM", ")", "{"], "ground_truth": ["}"], "File": "MCS51TargetMachine", "Func": "MCS51PassConfig", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18596, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "Value", "==", "-", "<NUM_LIT>", "&&", "C", ".", "CCMask", "==", "<STR_LIT>", ")", "||", "(", "Value", "==", "-", "<NUM_LIT>", "&&", "C", ".", "CCMask", "==", "<STR_LIT>", ")", "||", "(", "Value", "==", "<NUM_LIT>", "&&", "C", ".", "CCMask", "==", "<STR_LIT>", ")", "||", "(", "Value", "==", "<NUM_LIT>", "&&", "C", ".", "CCMask", "==", "<STR_LIT>", ")", ")", "{", "C", ".", "CCMask", "^=", "<STR_LIT>", ";", "C", ".", "Op1", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "C", ".", "Op1", ".", "getValueType", "(", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "SystemZISelLowering106", "Func": "adjustZeroCmp", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18597, "Length": 80, "Cover_Rate": 0.5369127516778524, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "Ordering", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Inst", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ")", ";", "auto", "*", "Volatile", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Inst", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Ordering", "||", "!", "Volatile", ")", "return", "false", ";", "unsigned", "OrderingVal", "=", "Ordering", "->", "getZExtValue", "(", ")", ";", "if", "(", "OrderingVal", ">", "static_cast", "<", "unsigned", ">", "(", "AtomicOrdering", "::", "SequentiallyConsistent", ")", ")", "return", "false", ";", "Info", ".", "PtrVal", "=", "Inst", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "Ordering", "=", "static_cast", "<", "AtomicOrdering", ">", "(", "OrderingVal", ")", ";", "Info", ".", "ReadMem", "=", "true", ";", "Info", ".", "WriteMem", "=", "true", ";", "Info", ".", "IsVolatile", "=", "!", "Volatile", "->", "isZero", "(", ")", ";", "return", "true", ";", "}", "default", ":"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUTargetTransformInfo (2)1", "Func": "getTgtMemIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18598, "Length": 126, "Cover_Rate": 0.6702127659574468, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "V2", ".", "isUndef", "(", ")", ")", "{", "if", "(", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ")", ";", "if", "(", "!", "is128BitLaneCrossingShuffleMask", "(", "<STR_LIT>", ",", "Mask", ")", ")", "{", "unsigned", "VPERMILPMask", "=", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "|", "(", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "DAG", ".", "getConstant", "(", "VPERMILPMask", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "}", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RepeatedMask", ";", "if", "(", "is256BitLaneRepeatedShuffleMask", "(", "<STR_LIT>", ",", "Mask", ",", "RepeatedMask", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "RepeatedMask", ",", "DL", ",", "DAG", ")", ")", ";", "}", "if", "(", "SDValue", "Shuf128", "=", "lowerV4X128VectorShuffle", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "Shuf128", ";", "if", "(", "SDValue", "Unpck", "=", "lowerVectorShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "Unpck", ";", "if", "(", "SDValue", "Op", "=", "lowerVectorShuffleWithSHUFPD", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "Op", ";", "return", "lowerVectorShuffleWithPERMV", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (3)", "Func": "lowerV8F64VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18599, "Length": 321, "Cover_Rate": 0.7624703087885986, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "ProgInfo", ".", "NumSGPR", "=", "std", "::", "max", "(", "ProgInfo", ".", "NumSGPR", ",", "WaveDispatchNumSGPR", ")", ";", "ProgInfo", ".", "NumArchVGPR", "=", "std", "::", "max", "(", "ProgInfo", ".", "NumVGPR", ",", "WaveDispatchNumVGPR", ")", ";", "ProgInfo", ".", "NumVGPR", "=", "Info", ".", "getTotalNumVGPRs", "(", "STM", ",", "Info", ".", "NumAGPR", ",", "ProgInfo", ".", "NumArchVGPR", ")", ";", "}", "ProgInfo", ".", "NumSGPRsForWavesPerEU", "=", "std", "::", "max", "(", "std", "::", "max", "(", "ProgInfo", ".", "NumSGPR", ",", "<NUM_LIT>", ")", ",", "STM", ".", "getMinNumSGPRs", "(", "MFI", "->", "getMaxWavesPerEU", "(", ")", ")", ")", ";", "ProgInfo", ".", "NumVGPRsForWavesPerEU", "=", "std", "::", "max", "(", "std", "::", "max", "(", "ProgInfo", ".", "NumVGPR", ",", "<NUM_LIT>", ")", ",", "STM", ".", "getMinNumVGPRs", "(", "MFI", "->", "getMaxWavesPerEU", "(", ")", ")", ")", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", "<=", "<ISA_LIT>Subtarget", "::", "SEA_ISLANDS", "||", "STM", ".", "hasSGPRInitBug", "(", ")", ")", "{", "unsigned", "MaxAddressableNumSGPRs", "=", "STM", ".", "getAddressableNumSGPRs", "(", ")", ";", "if", "(", "ProgInfo", ".", "NumSGPR", ">", "MaxAddressableNumSGPRs", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "DiagnosticInfoResourceLimit", "Diag", "(", "MF", ".", "getFunction", "(", ")", ",", "<STR_LIT>", ",", "ProgInfo", ".", "NumSGPR", ",", "MaxAddressableNumSGPRs", ",", "DS_Error", ",", "DK_ResourceLimit", ")", ";", "Ctx", ".", "diagnose", "(", "Diag", ")", ";", "ProgInfo", ".", "NumSGPR", "=", "MaxAddressableNumSGPRs", ";", "ProgInfo", ".", "NumSGPRsForWavesPerEU", "=", "MaxAddressableNumSGPRs", ";", "}", "}", "if", "(", "STM", ".", "hasSGPRInitBug", "(", ")", ")", "{", "ProgInfo", ".", "NumSGPR", "=", "<STR_LIT>", "::", "FIXED_NUM_SGPRS_FOR_INIT_BUG", ";", "ProgInfo", ".", "NumSGPRsForWavesPerEU", "=", "<STR_LIT>", "::", "FIXED_NUM_SGPRS_FOR_INIT_BUG", ";", "}", "if", "(", "MFI", "->", "getNumUserSGPRs", "(", ")", ">", "STM", ".", "getMaxNumUserSGPRs", "(", ")", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "DiagnosticInfoResourceLimit", "Diag", "(", "MF", ".", "getFunction", "(", ")", ",", "<STR_LIT>", ",", "MFI", "->", "getNumUserSGPRs", "(", ")", ",", "STM", ".", "getMaxNumUserSGPRs", "(", ")", ",", "DS_Error", ")", ";", "Ctx", ".", "diagnose", "(", "Diag", ")", ";", "}", "if", "(", "MFI", "->", "getLDSSize", "(", ")", ">", "static_cast", "<", "unsigned", ">", "(", "STM", ".", "getLocalMemorySize", "(", ")", ")", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "DiagnosticInfoResourceLimit", "Diag", "(", "MF", ".", "getFunction", "(", ")", ",", "<STR_LIT>", ",", "MFI", "->", "getLDSSize", "(", ")", ",", "STM", ".", "getLocalMemorySize", "(", ")", ",", "DS_Error", ")", ";", "Ctx", ".", "diagnose", "(", "Diag", ")", ";", "}", "ProgInfo", ".", "SGPRBlocks", "=", "IsaInfo", "::", "getNumSGPRBlocks", "(", "&", "STM", ",", "ProgInfo", ".", "NumSGPRsForWavesPerEU", ")", ";", "ProgInfo", ".", "VGPRBlocks", "=", "IsaInfo", "::", "getNumVGPRBlocks", "(", "&", "STM", ",", "ProgInfo", ".", "NumVGPRsForWavesPerEU", ")", ";", "const", "<ISA_LIT>ModeRegisterDefaults", "Mode", "=", "MFI", "->", "getMode", "(", ")", ";", "ProgInfo", ".", "FloatMode", "=", "getFPMode", "(", "Mode", ")", ";", "ProgInfo", ".", "IEEEMode", "=", "Mode", ".", "IEEE", ";", "ProgInfo", ".", "DX10Clamp", "=", "Mode", ".", "DX10Clamp", ";", "unsigned", "LDSAlignShift", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", "<", "<ISA_LIT>Subtarget", "::", "SEA_ISLANDS", ")", "{", "LDSAlignShift", "=", "<NUM_LIT>", ";", "}", "else", "{", "LDSAlignShift", "=", "<NUM_LIT>", ";", "}"], "ground_truth": ["unsigned", "LDSSpillSize", "=", "MFI", "->", "getLDSWaveSpillSize", "(", ")", "*", "MFI", "->", "getMaxFlatWorkGroupSize", "(", ")", ";"], "File": "AMDGPUAsmPrinter", "Func": "getSIProgramInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18600, "Length": 476, "Cover_Rate": 0.34719183078045224, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "CreateFGRReg", "(", "unsigned", "Index", ",", "const", "MCRegisterInfo", "*", "RegInfo", ",", "SMLoc", "S", ",", "SMLoc", "E", ",", "<ISA_LIT>AsmParser", "&", "Parser", ")", "{"], "ground_truth": ["return", "CreateReg", "(", "Index", ",", "RegKind_FGR", ",", "RegInfo", ",", "S", ",", "E", ",", "Parser", ")", ";"], "File": "MipsAsmParser1", "Func": "CreateFGRReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18601, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "qword", "si_fms", "(", "qword", "a", ",", "qword", "b", ",", "qword", "c", ")", "{"], "ground_truth": ["return", "(", "(", "qword", ")", "(", "vec_madd", "(", "(", "vec_float4", ")", "(", "a", ")", ",", "(", "vec_float4", ")", "(", "b", ")", ",", "vec_sub", "(", "(", "(", "vec_float4", ")", "{", "<NUM_LIT>", "}", ")", ",", "(", "vec_float4", ")", "(", "c", ")", ")", ")", ")", ")", ";"], "File": "si2vmx", "Func": "si_fms", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18602, "Length": 59, "Cover_Rate": 0.9833333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "constexpr", "sve_vec_cost", "(", "const", "simd_vec_cost", "&", "base", ",", "unsigned", "int", "clast_cost", ",", "unsigned", "int", "fadda_f16_cost", ",", "unsigned", "int", "fadda_f32_cost", ",", "unsigned", "int", "fadda_f64_cost", ",", "unsigned", "int", "scatter_store_elt_cost", ")", ":", "simd_vec_cost", "(", "base", ")", ",", "clast_cost", "(", "clast_cost", ")", ",", "fadda_f16_cost", "(", "fadda_f16_cost", ")", ",", "fadda_f32_cost", "(", "fadda_f32_cost", ")", ",", "fadda_f64_cost", "(", "fadda_f64_cost", ")", ",", "scatter_store_elt_cost", "(", "scatter_store_elt_cost", ")", "{"], "ground_truth": ["}"], "File": "aarch64-protos1", "Func": "sve_vec_cost", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18603, "Length": 60, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getTM", "<", "<ISA_LIT>TargetMachine", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "Nios2TargetMachine1", "Func": "getNios2TargetMachine", "Target": "Nios2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18604, "Length": 9, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "NE", ":", "return", "<NUM_LIT>", ";", "case", "LTU", ":", "return", "<NUM_LIT>", ";", "case", "GEU", ":", "return", "<NUM_LIT>", ";", "case", "GT", ":", "return", "<NUM_LIT>", ";", "case", "LE", ":", "return", "<NUM_LIT>", ";", "case", "GE", ":", "return", "<NUM_LIT>", ";", "case", "LT", ":", "return", "<NUM_LIT>", ";", "case", "GTU", ":", "return", "<NUM_LIT>", ";", "case", "LEU", ":", "return", "<NUM_LIT>", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "case", "CC_N_NEmode", ":", "switch", "(", "GET_CODE", "(", "comparison", ")", ")", "{", "case", "EQ", ":", "return", "<NUM_LIT>", ";", "case", "NE", ":", "return", "<NUM_LIT>", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "case", "CC_C_LTUmode", ":", "switch", "(", "GET_CODE", "(", "comparison", ")", ")", "{", "case", "GEU", ":", "return", "<NUM_LIT>", ";", "case", "LTU", ":", "return", "<NUM_LIT>", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "case", "CC_C_GTUmode", ":", "switch", "(", "GET_CODE", "(", "comparison", ")", ")", "{", "case", "LEU", ":", "return", "<NUM_LIT>", ";", "case", "GTU", ":", "return", "<NUM_LIT>", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "case", "CC_FPmode", ":", "switch", "(", "GET_CODE", "(", "comparison", ")", ")", "{", "case", "EQ", ":", "return", "<NUM_LIT>", ";", "case", "NE", ":", "return", "<NUM_LIT>", ";", "case", "LT", ":", "return", "<NUM_LIT>", ";", "case", "LE", ":", "return", "<NUM_LIT>", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "case", "CC_FP_EQmode", ":", "switch", "(", "GET_CODE", "(", "comparison", ")", ")", "{", "case", "EQ", ":", "return", "<NUM_LIT>", ";", "case", "NE", ":", "return", "<NUM_LIT>", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "case", "CC_FP_GTEmode", ":", "switch", "(", "GET_CODE", "(", "comparison", ")", ")", "{", "case", "EQ", ":", "return", "<NUM_LIT>", ";", "case", "NE", ":", "return", "<NUM_LIT>", ";", "case", "GT", ":", "return", "<NUM_LIT>", ";", "case", "GE", ":", "return", "<NUM_LIT>", ";", "case", "UNLE", ":", "return", "<NUM_LIT>", ";", "case", "UNLT", ":", "return", "<NUM_LIT>", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "case", "CC_FP_ORDmode", ":", "switch", "(", "GET_CODE", "(", "comparison", ")", ")", "{", "case", "ORDERED", ":", "return", "<NUM_LIT>", ";", "case", "UNORDERED", ":", "return", "<NUM_LIT>", ";", "default", ":", "gcc_unreachable", "(", ")", ";"], "ground_truth": ["}"], "File": "epiphany2", "Func": "get_epiphany_condition_code", "Target": "epiphany", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 18605, "Length": 307, "Cover_Rate": 0.7912371134020618, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "Sym", "=", "cast", "<", "ExternalSymbolSDNode", ">", "(", "Op", ")", "->", "getSymbol", "(", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getTargetExternalSymbol", "(", "Sym", ",", "getPointerTy", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ",", "Result", ")", ";", ";"], "ground_truth": ["}"], "File": "MSP430ISelLowering13", "Func": "LowerExternalSymbol", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18606, "Length": 49, "Cover_Rate": 0.6712328767123288, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Op", "=", "std", "::", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "k_Register", ")", ";", "Op", "->", "Reg", ".", "Num", "=", "RegNo", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";"], "ground_truth": ["return", "Op", ";"], "File": "TL45AsmParser", "Func": "createReg", "Target": "TL45", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18607, "Length": 36, "Cover_Rate": 0.6428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "cpp_define", "(", "pfile", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "AVR_HAVE_8BIT_SP", ")", "cpp_define", "(", "pfile", ",", "<STR_LIT>", ")", ";", "else", "cpp_define", "(", "pfile", ",", "<STR_LIT>", ")", ";", "if", "(", "AVR_HAVE_SPH", ")", "cpp_define", "(", "pfile", ",", "<STR_LIT>", ")", ";", "else", "cpp_define", "(", "pfile", ",", "<STR_LIT>", ")", ";", "if", "(", "TARGET_NO_INTERRUPTS", ")", "cpp_define", "(", "pfile", ",", "<STR_LIT>", ")", ";", "if", "(", "TARGET_SKIP_BUG", ")", "{", "cpp_define", "(", "pfile", ",", "<STR_LIT>", ")", ";", "if", "(", "AVR_HAVE_JMP_CALL", ")", "cpp_define", "(", "pfile", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "TARGET_RMW", ")", "cpp_define", "(", "pfile", ",", "<STR_LIT>", ")", ";", "cpp_define_formatted", "(", "pfile", ",", "<STR_LIT>", ",", "avr_arch", "->", "sfr_offset", ")", ";", "cpp_define", "(", "pfile", ",", "<STR_LIT>", ")", ";", "if", "(", "lang_GNU_C", "(", ")", ")", "{"], "ground_truth": ["for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "ADDR_SPACE_COUNT", ";", "i", "++", ")", "if", "(", "!", "ADDR_SPACE_GENERIC_P", "(", "i", ")", "&&", "avr_addr_space_supported_p", "(", "(", "addr_space_t", ")", "i", ")", ")", "{"], "File": "avr-c4", "Func": "avr_cpu_cpp_builtins", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 18608, "Length": 151, "Cover_Rate": 0.32264957264957267, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_m_psraw", "(", "__m64", "__m", ",", "__m64", "__count", ")", "{", "return", "_mm_sra_pi16", "(", "__m", ",", "__count", ")", ";"], "ground_truth": ["}"], "File": "mmintrin", "Func": "_m_psraw", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18609, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isMemoryBound", "(", ")", "&&", "!", "needsWaveLimiter", "(", ")", ")", "return", "Occupancy", ";"], "ground_truth": ["return", "(", "Occupancy", "<", "<NUM_LIT>", ")", "?", "Occupancy", ":", "<NUM_LIT>", ";"], "File": "SIMachineFunctionInfo (2)2", "Func": "getMinAllowedOccupancy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18610, "Length": 26, "Cover_Rate": 0.7878787878787878, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "for", "(", "const", "auto", "&", "OpIdx", ":", "enumerate", "(", "Op", "->", "ops", "(", ")", ")", ")", "{", "SDValue", "V", "=", "OpIdx", ".", "value", "(", ")", ";", "assert", "(", "!", "isa", "<", "VTSDNode", ">", "(", "V", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "V", ".", "getValueType", "(", ")", ".", "isFixedLengthVector", "(", ")", ")", "{", "Ops", ".", "push_back", "(", "V", ")", ";", "continue", ";", "}", "MVT", "OpVT", "=", "V", ".", "getSimpleValueType", "(", ")", ";", "MVT", "ContainerVT", "=", "getContainerForFixedLengthVector", "(", "OpVT", ")", ";", "assert", "(", "useRVVForFixedLengthVectorVT", "(", "OpVT", ")", "&&", "<STR_LIT>", ")", ";", "Ops", ".", "push_back", "(", "convertToScalableVector", "(", "ContainerVT", ",", "V", ",", "DAG", ",", "Subtarget", ")", ")", ";", "}"], "ground_truth": ["if", "(", "!", "VT", ".", "isFixedLengthVector", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<ISA_LIT>ISDOpc", ",", "DL", ",", "VT", ",", "Ops", ")", ";"], "File": "RISCVISelLowering1", "Func": "lowerVPOp", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18611, "Length": 139, "Cover_Rate": 0.6682692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "ArgRegsSaveSize", "+", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "if", "(", "is<ISA_LIT>", ")", "emit<ISA_LIT>RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "<STR_LIT>", ",", "FramePtr", ",", "-", "NumBytes", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "TII", ")", ";", "else", "{", "assert", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "<STR_LIT>", ",", "FramePtr", ",", "-", "NumBytes", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "TII", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ")", ";", "}", "}", "else", "{", "if", "(", "is<ISA_LIT>", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "(", "unsigned", ")", "<STR_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "else", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "FramePtr", ")", ")", ";", "}", "}", "else", "if", "(", "NumBytes", "&&", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "MBBI", ",", "NumBytes", ")", ")", "emitSPUpdate", "(", "is<ISA_LIT>", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ")", ";", "if", "(", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", "{", "MBBI", "++", ";", "while", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "MBBI", "++", ";", "}", "if", "(", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", ")", "MBBI", "++", ";", "if", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", ")", "MBBI", "++", ";", "}", "if", "(", "RetOpcode", "==", "<STR_LIT>", "||", "RetOpcode", "==", "<STR_LIT>", ")", "{", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "MachineOperand", "&", "JumpTarget", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "RetOpcode", "==", "<STR_LIT>", ")", "{", "unsigned", "TCOpcode", "=", "STI", ".", "isThumb", "(", ")", "?", "(", "STI", ".", "isTargetMachO", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "<STR_LIT>", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TCOpcode", ")", ")", ";", "if", "(", "JumpTarget", ".", "isGlobal", "(", ")", ")", "MIB", ".", "addGlobalAddress", "(", "JumpTarget", ".", "getGlobal", "(", ")", ",", "JumpTarget", ".", "getOffset", "(", ")", ",", "JumpTarget", ".", "getTargetFlags", "(", ")", ")", ";", "else", "{", "assert", "(", "JumpTarget", ".", "isSymbol", "(", ")", ")", ";", "MIB", ".", "addExternalSymbol", "(", "JumpTarget", ".", "getSymbolName", "(", ")", ",", "JumpTarget", ".", "getTargetFlags", "(", ")", ")", ";", "}", "if", "(", "STI", ".", "isThumb", "(", ")", ")", "MIB", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "RetOpcode", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "STI", ".", "isThumb", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addReg", "(", "JumpTarget", ".", "getReg", "(", ")", ",", "RegState", "::", "Kill", ")", ";"], "File": "ARMFrameLowering10", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18612, "Length": 520, "Cover_Rate": 0.5531914893617021, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "stackAlignment", ";"], "ground_truth": ["}"], "File": "MipsSubtarget1", "Func": "getStackAlignment", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18613, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "RoundMode", ".", "Val", ")", ")", ";"], "ground_truth": ["}"], "File": "TPCAsmParser", "Func": "addRoundModeOperands", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18614, "Length": 15, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isGPRMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "<NUM_LIT>", "||", "Memory", ".", "BaseRegNum", "!=", "<STR_LIT>", "||", "Memory", ".", "Alignment", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";"], "ground_truth": ["int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)4", "Func": "isMemThumbSPI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18615, "Length": 49, "Cover_Rate": 0.6533333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "SchedModel", ".", "hasInstrSchedModel", "(", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "bool", "SuppressSTP", "=", "false", ";", "unsigned", "PrevBaseReg", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "{", "if", "(", "!", "isNarrowFPStore", "(", "MI", ")", ")", "continue", ";", "unsigned", "BaseReg", ";", "int64_t", "Offset", ";", "if", "(", "TII", "->", "getMemOpBaseRegImmOfs", "(", "MI", ",", "BaseReg", ",", "Offset", ",", "TRI", ")", ")", "{", "if", "(", "PrevBaseReg", "==", "BaseReg", ")", "{", "if", "(", "!", "SuppressSTP", "&&", "shouldAddSTPToBlock", "(", "MI", ".", "getParent", "(", ")", ")", ")", "break", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", "<<", "<STR_LIT>", ")", ";", "SuppressSTP", "=", "true", ";", "TII", "->", "suppressLdStPair", "(", "MI", ")", ";", "}", "PrevBaseReg", "=", "BaseReg", ";", "}", "else", "PrevBaseReg", "=", "<NUM_LIT>", ";", "}", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AArch64StorePairSuppress3", "Func": "runOnMachineFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18616, "Length": 147, "Cover_Rate": 0.5653846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "(", "<STR_LIT>", "(", "Value", ")", "!=", "-", "<NUM_LIT>", "||", "<STR_LIT>", "(", "-", "Value", ")", "!=", "-", "<NUM_LIT>", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isAdrLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18617, "Length": 52, "Cover_Rate": 0.5591397849462365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "df_analyze", "(", ")", ";", "shorten_branches", "(", "get_insns", "(", ")", ")", ";", "pru_reorg_loop", "(", "insns", ")", ";"], "ground_truth": ["df_finish_pass", "(", "false", ")", ";"], "File": "pru", "Func": "pru_reorg", "Target": "pru", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18618, "Length": 21, "Cover_Rate": 0.5121951219512195, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", ")", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", ")", ")", ";", "}", "OutStreamer", ".", "EmitRawText", "(", "<STR_LIT>", "+", "Twine", "(", "CurrentFnSym", "->", "getName", "(", ")", ")", ")", ";", "}", "if", "(", "!", "InConstantPool", ")", "return", ";"], "ground_truth": ["InConstantPool", "=", "false", ";"], "File": "MipsAsmPrinter64", "Func": "EmitFunctionBodyEnd", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18619, "Length": 49, "Cover_Rate": 0.5268817204301075, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vctp8q_m", "(", "uint32_t", "__a", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vctp8q_mhi", "(", "__a", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vctp8q_m", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18620, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MachineFunctionProperties", "(", ")", ".", "set", "(", "MachineFunctionProperties", "::", "Property", "::", "AllVRegsAllocated", ")", ";"], "ground_truth": ["}"], "File": "MipsConstantIslandPass24", "Func": "getRequiredProperties", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18621, "Length": 15, "Cover_Rate": 0.6818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HasPCLMUL", "=", "false", ";", "HasFMA", "=", "false", ";", "HasFMA4", "=", "false", ";", "HasXOP", "=", "false", ";", "HasTBM", "=", "false", ";", "HasMOVBE", "=", "false", ";", "HasRDRAND", "=", "false", ";", "HasF16C", "=", "false", ";", "HasFSGSBase", "=", "false", ";", "HasLZCNT", "=", "false", ";", "HasBMI", "=", "false", ";", "HasBMI2", "=", "false", ";", "HasVBMI", "=", "false", ";", "HasIFMA", "=", "false", ";", "HasRTM", "=", "false", ";", "HasHLE", "=", "false", ";", "HasERI", "=", "false", ";", "HasCDI", "=", "false", ";", "HasPFI", "=", "false", ";", "HasDQI", "=", "false", ";", "HasBWI", "=", "false", ";", "HasVLX", "=", "false", ";", "HasADX", "=", "false", ";", "HasPKU", "=", "false", ";", "HasSHA", "=", "false", ";", "HasPRFCHW", "=", "false", ";", "HasRDSEED", "=", "false", ";", "HasLAHFSAHF", "=", "false", ";", "HasMWAITX", "=", "false", ";", "HasMPX", "=", "false", ";", "IsBTMemSlow", "=", "false", ";", "IsSHLDSlow", "=", "false", ";", "IsUAMem16Slow", "=", "false", ";", "IsUAMem32Slow", "=", "false", ";", "HasSSEUnalignedMem", "=", "false", ";", "HasCmpxchg16b", "=", "false", ";", "UseLeaForSP", "=", "false", ";", "HasFastPartialYMMWrite", "=", "false", ";", "HasSlowDivide32", "=", "false", ";", "HasSlowDivide64", "=", "false", ";"], "ground_truth": ["PadShortFunctions", "=", "false", ";"], "File": "X86Subtarget64", "Func": "initializeEnvironment", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18622, "Length": 164, "Cover_Rate": 0.6507936507936508, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FrameIndex", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FrameIndex", ")", ",", "MFI", ".", "getObjectAlign", "(", "FrameIndex", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "ground_truth": ["}"], "File": "XCoreInstrInfo18", "Func": "storeRegToStackSlot", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18623, "Length": 98, "Cover_Rate": 0.6012269938650306, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasPOPCNTFalseDeps", "(", ")", "const", "{"], "ground_truth": ["return", "HasPOPCNTFalseDeps", ";"], "File": "X86Subtarget100", "Func": "hasPOPCNTFalseDeps", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18624, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "tilepro_emit_conditional_branch", "(", "rtx", "operands", "[", "]", ",", "machine_mode", "cmp_mode", ")", "{", "rtx", "cmp_rtx", "=", "tilepro_emit_cc_test", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "cmp_mode", ",", "false", ")", ";"], "ground_truth": ["rtx", "branch_rtx", "=", "gen_rtx_SET", "(", "pc_rtx", ",", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "cmp_rtx", ",", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "operands", "[", "<NUM_LIT>", "]", ")", ",", "pc_rtx", ")", ")", ";"], "File": "tilepro", "Func": "tilepro_emit_conditional_branch", "Target": "tilepro", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 18625, "Length": 67, "Cover_Rate": 0.9178082191780822, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MDNode", "*", "CU", "=", "Loc", ".", "getScope", "(", ")", ".", "getNode", "(", ")", ";", "unsigned", "line", "=", "Loc", ".", "getLineNumber", "(", ")", ";"], "ground_truth": ["SwitchToCU", "(", "CU", ")", ";"], "File": "PIC16DebugInfo4", "Func": "ChangeDebugLoc", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18626, "Length": 28, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "LowerToTLSGeneralDynamicModel32", "(", "GlobalAddressSDNode", "*", "GA", ",", "SelectionDAG", "&", "DAG", ",", "const", "MVT", "PtrVT", ")", "{", "SDValue", "InFlag", ";", "DebugLoc", "dl", "=", "GA", "->", "getDebugLoc", "(", ")", ";"], "ground_truth": ["SDValue", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DebugLoc", "::", "getUnknownLoc", "(", ")", ",", "PtrVT", ")", ",", "InFlag", ")", ";"], "File": "X86ISelLowering77", "Func": "LowerToTLSGeneralDynamicModel32", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18627, "Length": 64, "Cover_Rate": 0.6597938144329897, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ")", "{", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "And", ":", "case", "Instruction", "::", "Or", ":", "case", "Instruction", "::", "Xor", ":", "case", "Instruction", "::", "LShr", ":", "case", "Instruction", "::", "Select", ":", "case", "Instruction", "::", "ICmp", ":", "case", "Instruction", "::", "PHI", ":", "return", "true", ";", "}", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "HexagonLoopIdiomRecognition10", "Func": "keepsHighBitsZero", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18628, "Length": 68, "Cover_Rate": 0.6296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "n", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "<", "n", ";", "++", "i", ")", "if", "(", "&", "MI", ".", "getOperand", "(", "i", ")", "==", "&", "MO", ")", "{", "OperandNumber", "=", "i", ";", "break", ";", "}", "assert", "(", "(", "OperandNumber", "!=", "~", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "<ISA_LIT>MCInstrInfo", "::", "isNewValue", "(", "MCII", ",", "MI", ")", "&&", "&", "MO", "==", "&", "<ISA_LIT>MCInstrInfo", "::", "getNewValueOperand", "(", "MCII", ",", "MI", ")", ")", "{", "unsigned", "SOffset", "=", "<NUM_LIT>", ";", "unsigned", "VOffset", "=", "<NUM_LIT>", ";", "unsigned", "UseReg", "=", "MO", ".", "getReg", "(", ")", ";", "unsigned", "DefReg1", "=", "<STR_LIT>", ";", "unsigned", "DefReg2", "=", "<STR_LIT>", ";", "auto", "Instrs", "=", "<ISA_LIT>MCInstrInfo", "::", "bundleInstructions", "(", "*", "State", ".", "Bundle", ")", ";", "const", "MCOperand", "*", "I", "=", "Instrs", ".", "begin", "(", ")", "+", "State", ".", "Index", "-", "<NUM_LIT>", ";", "for", "(", ";", ";", "--", "I", ")", "{", "assert", "(", "I", "!=", "Instrs", ".", "begin", "(", ")", "-", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MCInst", "const", "&", "Inst", "=", "*", "I", "->", "getInst", "(", ")", ";", "if", "(", "<ISA_LIT>MCInstrInfo", "::", "isImmext", "(", "Inst", ")", ")", "continue", ";", "DefReg1", "=", "<STR_LIT>", ";", "DefReg2", "=", "<STR_LIT>", ";", "++", "SOffset", ";", "if", "(", "<ISA_LIT>MCInstrInfo", "::", "isVector", "(", "MCII", ",", "Inst", ")", ")", "{", "++", "VOffset", ";", "}", "if", "(", "<ISA_LIT>MCInstrInfo", "::", "hasNewValue", "(", "MCII", ",", "Inst", ")", ")", "DefReg1", "=", "<ISA_LIT>MCInstrInfo", "::", "getNewValueOperand", "(", "MCII", ",", "Inst", ")", ".", "getReg", "(", ")", ";", "if", "(", "<ISA_LIT>MCInstrInfo", "::", "hasNewValue2", "(", "MCII", ",", "Inst", ")", ")", "DefReg2", "=", "<ISA_LIT>MCInstrInfo", "::", "getNewValueOperand2", "(", "MCII", ",", "Inst", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "RegisterMatches", "(", "UseReg", ",", "DefReg1", ",", "DefReg2", ")", ")", "{", "continue", ";", "}", "if", "(", "!", "<ISA_LIT>MCInstrInfo", "::", "isPredicated", "(", "MCII", ",", "Inst", ")", ")", "{", "break", ";", "}", "assert", "(", "<ISA_LIT>MCInstrInfo", "::", "isPredicated", "(", "MCII", ",", "MI", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "<ISA_LIT>MCInstrInfo", "::", "isPredicatedTrue", "(", "MCII", ",", "Inst", ")", "==", "<ISA_LIT>MCInstrInfo", "::", "isPredicatedTrue", "(", "MCII", ",", "MI", ")", ")", "break", ";", "}", "unsigned", "Offset", "=", "<ISA_LIT>MCInstrInfo", "::", "isVector", "(", "MCII", ",", "MI", ")", "?", "VOffset", ":", "SOffset", ";", "Offset", "<<=", "<NUM_LIT>", ";", "Offset", "|=", "<ISA_LIT>MCInstrInfo", "::", "SubregisterBit", "(", "UseReg", ",", "DefReg1", ",", "DefReg2", ")", ";", "return", "Offset", ";", "}", "assert", "(", "!", "MO", ".", "isImm", "(", ")", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "switch", "(", "<ISA_LIT>MCInstrInfo", "::", "getDesc", "(", "MCII", ",", "MI", ")", ".", "OpInfo", "[", "OperandNumber", "]", ".", "RegClass", ")", "{", "case", "GeneralSubRegsRegClassID", ":", "case", "GeneralDoubleLow8RegsRegClassID", ":", "return", "<ISA_LIT>MCInstrInfo", "::", "getDuplexRegisterNumbering", "(", "Reg", ")", ";", "default", ":", "break", ";", "}"], "ground_truth": ["return", "MCT", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "Reg", ")", ";"], "File": "HexagonMCCodeEmitter12", "Func": "getMachineOpValue", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18629, "Length": 448, "Cover_Rate": 0.8767123287671232, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Disassembler", "(", "const", "MCSubtargetInfo", "&", "STI", ",", "MCContext", "&", "Ctx", ")", ":", "MCDisassembler", "(", "STI", ",", "Ctx", ")", "{"], "ground_truth": ["}"], "File": "ECLairDisassembler", "Func": "ECLairDisassembler", "Target": "ECLair", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18630, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "function_expander", "::", "function_expander", "(", "const", "function_instance", "&", "instance", ",", "tree", "fndecl", ",", "tree", "call_expr_in", ",", "rtx", "possible_target_in", ")", ":", "function_call_info", "(", "EXPR_LOCATION", "(", "call_expr_in", ")", ",", "instance", ",", "fndecl", ")", ",", "call_expr", "(", "call_expr_in", ")", ",", "possible_target", "(", "possible_target_in", ")", "{"], "ground_truth": ["}"], "File": "aarch64-sve-builtins", "Func": "function_expander", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18631, "Length": 42, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "BrOpc", ")", "{", "default", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "X86InstrInfo101", "Func": "GetCondFromBranchOpc", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18632, "Length": 76, "Cover_Rate": 0.41304347826086957, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MFI", ".", "hasVarSizedObjects", "(", ")", "&&", "!", "MFI", ".", "hasOpaqueSPAdjustment", "(", ")", ")", "return", "false", ";", "const", "<ISA_LIT>RegisterInfo", "*", "TRI", "=", "static_cast", "<", "const", "<ISA_LIT>RegisterInfo", "*", ">", "(", "DAG", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "unsigned", "BaseReg", "=", "TRI", "->", "getBaseRegister", "(", ")", ";", "for", "(", "unsigned", "R", ":", "ClobberSet", ")", "if", "(", "BaseReg", "==", "R", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "X86SelectionDAGInfo11", "Func": "isBaseRegConflictPossible", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18633, "Length": 71, "Cover_Rate": 0.696078431372549, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EmitLabel", "(", "Start", ")", ";", "MCSymbol", "*", "Symbol", "=", "getContext", "(", ")", ".", "GetOrCreateSymbol", "(", "Name", "+", "<STR_LIT>", "+", "Twine", "(", "MappingSymbolCounter", "++", ")", ")", ";", "MCSymbolData", "&", "SD", "=", "getAssembler", "(", ")", ".", "getOrCreateSymbolData", "(", "*", "Symbol", ")", ";", "MCELF", "::", "SetType", "(", "SD", ",", "ELF", "::", "STT_NOTYPE", ")", ";", "MCELF", "::", "SetBinding", "(", "SD", ",", "ELF", "::", "STB_LOCAL", ")", ";", "SD", ".", "setExternal", "(", "false", ")", ";", "AssignSection", "(", "Symbol", ",", "getCurrentSection", "(", ")", ".", "first", ")", ";", "const", "MCExpr", "*", "Value", "=", "MCSymbolRefExpr", "::", "Create", "(", "Start", ",", "getContext", "(", ")", ")", ";"], "ground_truth": ["Symbol", "->", "setVariableValue", "(", "Value", ")", ";"], "File": "AArch64ELFStreamer14", "Func": "EmitMappingSymbol", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18634, "Length": 103, "Cover_Rate": 0.8373983739837398, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>WinCOFFObjectWriter", "(", ")", ":", "MCWinCOFFObjectTargetWriter", "(", "COFF", "::", "IMAGE_FILE_MACHINE_ARM64", ")", "{"], "ground_truth": ["}"], "File": "AArch64WinCOFFObjectWriter", "Func": "AArch64WinCOFFObjectWriter", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18635, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "<STR_LIT>", "(", "Op", ".", "getNode", "(", ")", ")", "||", "<STR_LIT>", "(", "Op", ".", "getNode", "(", ")", ")", ")", "{", "if", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "WrapperOp", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ConstantPoolSDNode", "*", "CP", "=", "dyn_cast", "<", "ConstantPoolSDNode", ">", "(", "WrapperOp", ")", ")", "if", "(", "const", "ConstantFP", "*", "CFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "CP", "->", "getConstVal", "(", ")", ")", ")", "return", "CFP", "->", "getValueAPF", "(", ")", ".", "isPosZero", "(", ")", ";", "}", "}", "else", "if", "(", "Op", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Op", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "BitcastOp", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "BitcastOp", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isNullConstant", "(", "BitcastOp", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "isFloatingPointZero", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18636, "Length": 158, "Cover_Rate": 0.7783251231527094, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "generateAllocationMacros", "(", ")", "const", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "JVMISelLowering", "Func": "generateAllocationMacros", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18637, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "cfun", "->", "machine", "->", "is_interrupt", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "m32c", "Func": "m32c_epilogue_uses", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 18638, "Length": 14, "Cover_Rate": 0.6086956521739131, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "src", "=", "op", "[", "<NUM_LIT>", "]", ";", "rtx", "x", "=", "XEXP", "(", "dest", ",", "<NUM_LIT>", ")", ";", "if", "(", "CONSTANT_ADDRESS_P", "(", "x", ")", ")", "{", "int", "n_words", "=", "AVR_TINY", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "return", "optimize", ">", "<NUM_LIT>", "&&", "io_address_operand", "(", "x", ",", "QImode", ")", "?", "avr_asm_len", "(", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ":", "avr_asm_len", "(", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "n_words", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "REG_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "{"], "ground_truth": ["int", "disp", "=", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";"], "File": "avr4", "Func": "out_movqi_mr_r", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 18639, "Length": 116, "Cover_Rate": 0.31351351351351353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_rolv_epi64", "(", "__m512i", "__A", ",", "__m512i", "__B", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_prolvq512_mask", "(", "(", "__v8di", ")", "__A", ",", "(", "__v8di", ")", "__B", ",", "(", "__v8di", ")", "_mm512_undefined_si512", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin4", "Func": "_mm512_rolv_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18640, "Length": 53, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "cris_max_stackframe", "=", "atoi", "(", "cris_max_stackframe_str", ")", ";", "if", "(", "cris_max_stackframe", "<", "<NUM_LIT>", "||", "cris_max_stackframe", ">", "<NUM_LIT>", ")", "internal_error", "(", "<STR_LIT>", ",", "cris_max_stackframe", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "TARGET_SVINTO", "&&", "cris_cpu_version", "<", "CRIS_CPU_SVINTO", ")", "cris_cpu_version", "=", "CRIS_CPU_SVINTO", ";", "else", "if", "(", "TARGET_ETRAX4_ADD", "&&", "cris_cpu_version", "<", "CRIS_CPU_ETRAX4", ")", "cris_cpu_version", "=", "CRIS_CPU_ETRAX4", ";", "if", "(", "cris_cpu_str", ")", "{", "cris_cpu_version", "=", "(", "*", "cris_cpu_str", "==", "'v'", "?", "atoi", "(", "cris_cpu_str", "+", "<NUM_LIT>", ")", ":", "-", "<NUM_LIT>", ")", ";", "if", "(", "strcmp", "(", "<STR_LIT>", ",", "cris_cpu_str", ")", "==", "<NUM_LIT>", ")", "cris_cpu_version", "=", "<NUM_LIT>", ";", "if", "(", "strcmp", "(", "<STR_LIT>", ",", "cris_cpu_str", ")", "==", "<NUM_LIT>", "||", "strcmp", "(", "<STR_LIT>", ",", "cris_cpu_str", ")", "==", "<NUM_LIT>", ")", "cris_cpu_version", "=", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "strcmp", "(", "<STR_LIT>", ",", "cris_cpu_str", ")", "==", "<NUM_LIT>", "||", "strcmp", "(", "<STR_LIT>", ",", "cris_cpu_str", ")", "==", "<NUM_LIT>", ")", "cris_cpu_version", "=", "<NUM_LIT>", ";"], "File": "cris4", "Func": "cris_option_override", "Target": "cris", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 18641, "Length": 139, "Cover_Rate": 0.37669376693766937, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "MemIntrinsicsHandler", "::", "CreateCompositeElemAccessGEP", "(", "IRBuilder", "<", ">", "&", "IRB", ",", "Value", "*", "Mem", ",", "Type", "*", "CompType", ",", "Value", "*", "*", "Offset", ")", "{", "SmallVector", "<", "Value", "*", ",", "<NUM_LIT>", ">", "Indices", ";", "Indices", ".", "push_back", "(", "ConstantInt", "::", "get", "(", "TargetIdxTy", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["GetIndicesForCompositeElemAccess", "(", "IRB", ",", "Indices", ",", "CompType", ",", "Offset", ")", ";"], "File": "JVMMemIntrinsicsHandler", "Func": "CreateCompositeElemAccessGEP", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18642, "Length": 60, "Cover_Rate": 0.8450704225352113, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HasVSX", "=", "false", ";", "NeedsTwoConstNR", "=", "false", ";", "HasP8Vector", "=", "false", ";", "HasP8Altivec", "=", "false", ";", "HasP8Crypto", "=", "false", ";", "HasP9Vector", "=", "false", ";", "HasP9Altivec", "=", "false", ";", "HasFCPSGN", "=", "false", ";", "HasFSQRT", "=", "false", ";", "HasFRE", "=", "false", ";", "HasFRES", "=", "false", ";", "HasFRSQRTE", "=", "false", ";", "HasFRSQRTES", "=", "false", ";", "HasRecipPrec", "=", "false", ";", "HasSTFIWX", "=", "false", ";", "HasLFIWAX", "=", "false", ";", "HasFPRND", "=", "false", ";", "HasFPCVT", "=", "false", ";", "HasISEL", "=", "false", ";", "HasBPERMD", "=", "false", ";", "HasExtDiv", "=", "false", ";", "HasCMPB", "=", "false", ";", "HasLDBRX", "=", "false", ";", "IsBookE", "=", "false", ";", "HasOnlyMSYNC", "=", "false", ";", "Is<ISA_LIT>4xx", "=", "false", ";", "Is<ISA_LIT>6xx", "=", "false", ";", "IsE500", "=", "false", ";", "FeatureMFTB", "=", "false", ";", "DeprecatedDST", "=", "false", ";"], "ground_truth": ["HasLazyResolverStubs", "=", "false", ";"], "File": "PPCSubtarget66", "Func": "initializeEnvironment", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18643, "Length": 124, "Cover_Rate": 0.5232067510548524, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Entry", ".", "Ty", "=", "IntPtrTy", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Size", ";", "Entry", ".", "Ty", "=", "IntPtrTy", ";", "Entry", ".", "isSExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "bitsGT", "(", "<STR_LIT>", ")", ")", "Src", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Src", ")", ";", "else", "Src", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Src", ")", ";", "Entry", ".", "Node", "=", "Src", ";", "Entry", ".", "Ty", "=", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";"], "ground_truth": ["Entry", ".", "isSExt", "=", "true", ";"], "File": "ARMSelectionDAGInfo23", "Func": "EmitTargetCodeForMemset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18644, "Length": 110, "Cover_Rate": 0.3216374269005848, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "MachineOperand", "&", "FlagOp", "=", "getFlagOp", "(", "MI", ")", ";", "unsigned", "InstFlags", "=", "FlagOp", ".", "getImm", "(", ")", ";"], "ground_truth": ["InstFlags", "&=", "~", "(", "Flag", "<<", "(", "NUM_MO_FLAGS", "*", "Operand", ")", ")", ";"], "File": "R600InstrInfo", "Func": "clearFlag", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18645, "Length": 34, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>TargetLowering", "*", "getTargetLowering", "(", ")", "const", "override", "{"], "ground_truth": ["return", "&", "TLInfo", ";"], "File": "XtensaSubtarget", "Func": "getTargetLowering", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18646, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "Src", ",", "PtrLo", ",", "PtrHi", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", "+", "StoreOffset", ",", "<STR_LIT>", ")", ")", ";", "}", "else", "if", "(", "ValueType", "==", "<STR_LIT>", ")", "{", "SDValue", "SrcLo", ",", "SrcHi", ";", "GetExpandedParts", "(", "Src", ",", "DAG", ",", "SrcLo", ",", "SrcHi", ")", ";", "SDValue", "ChainLo", "=", "Chain", ",", "ChainHi", "=", "Chain", ";", "if", "(", "Chain", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "ChainLo", "=", "Chain", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "ChainHi", "=", "Chain", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "SDValue", "Store1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ChainLo", ",", "SrcLo", ",", "PtrLo", ",", "PtrHi", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", "+", "StoreOffset", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Store2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ChainHi", ",", "SrcHi", ",", "PtrLo", ",", "PtrHi", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", "+", "StoreOffset", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "getChain", "(", "Store1", ")", ",", "getChain", "(", "Store2", ")", ")", ";", "}", "else", "if", "(", "ValueType", "==", "<STR_LIT>", ")", "{", "SDValue", "SrcLo", ",", "SrcHi", ";", "GetExpandedParts", "(", "Src", ",", "DAG", ",", "SrcLo", ",", "SrcHi", ")", ";", "SDValue", "SrcLo1", ",", "SrcLo2", ",", "SrcHi1", ",", "SrcHi2", ";", "GetExpandedParts", "(", "SrcLo", ",", "DAG", ",", "SrcLo1", ",", "SrcLo2", ")", ";", "GetExpandedParts", "(", "SrcHi", ",", "DAG", ",", "SrcHi1", ",", "SrcHi2", ")", ";", "SDValue", "ChainLo", "=", "Chain", ",", "ChainHi", "=", "Chain", ";", "if", "(", "Chain", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "ChainLo", "=", "Chain", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "ChainHi", "=", "Chain", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "SDValue", "ChainLo1", "=", "ChainLo", ",", "ChainLo2", "=", "ChainLo", ",", "ChainHi1", "=", "ChainHi", ",", "ChainHi2", "=", "ChainHi", ";", "if", "(", "ChainLo", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["ChainLo1", "=", "ChainLo", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "PIC16ISelLowering2", "Func": "ExpandStore", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18647, "Length": 315, "Cover_Rate": 0.423956931359354, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "riscv_valid_offset_p", "(", "rtx", "x", ",", "machine_mode", "mode", ")", "{", "if", "(", "!", "const_arith_operand", "(", "x", ",", "Pmode", ")", ")", "return", "false", ";", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", ".", "to_constant", "(", ")", ">", "UNITS_PER_WORD", "&&", "!", "SMALL_OPERAND", "(", "INTVAL", "(", "x", ")", "+", "GET_MODE_SIZE", "(", "mode", ")", ".", "to_constant", "(", ")", "-", "UNITS_PER_WORD", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "riscv1", "Func": "riscv_valid_offset_p", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18648, "Length": 64, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addRegCRBITRCOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "PPCAsmParser (2)1", "Func": "addRegCRBITRCOperands", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18649, "Length": 21, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SDValue", "PSHUFB", "=", "lowerVectorShuffleWithPSHUFB", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "PSHUFB", ";", "if", "(", "Subtarget", ".", "hasVBMI", "(", ")", ")", "return", "lowerVectorShuffleWithPERMV", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleAsRepeatedMaskAndLanePermute", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";"], "ground_truth": ["if", "(", "SDValue", "Blend", "=", "lowerVectorShuffleAsBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";"], "File": "X86ISelLowering115", "Func": "lowerV64I8VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18650, "Length": 103, "Cover_Rate": 0.31212121212121213, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "ArchName", "=", "TargetTriple", ".", "getArchName", "(", ")", ";", "<STR_LIT>", "AK", "=", "<STR_LIT>", "(", "ArchName", ")", ";", "if", "(", "AK", "==", "<STR_LIT>", "::", "<ISA_LIT>V7S", ")", "CPUString", "=", "<STR_LIT>", ";", "else", "if", "(", "AK", "==", "<STR_LIT>", "::", "<ISA_LIT>V7K", ")", "CPUString", "=", "<STR_LIT>", ";", "}", "}", "std", "::", "string", "ArchFS", "=", "<ISA_LIT>_MC", "::", "Parse<ISA_LIT>Triple", "(", "TargetTriple", ",", "CPUString", ")", ";", "if", "(", "!", "FS", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "(", "Twine", "(", "ArchFS", ")", "+", "<STR_LIT>", "+", "FS", ")", ".", "str", "(", ")", ";", "else", "ArchFS", "=", "FS", ";", "}", "ParseSubtargetFeatures", "(", "CPUString", ",", "ArchFS", ")", ";", "assert", "(", "hasV6T2Ops", "(", ")", "||", "!", "hasThumb2", "(", ")", ")", ";", "if", "(", "genExecuteOnly", "(", ")", ")", "{", "NoMovt", "=", "false", ";", "assert", "(", "hasV8MBaselineOps", "(", ")", "&&", "<STR_LIT>", ")", ";", "}", "SchedModel", "=", "getSchedModelForCPU", "(", "CPUString", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUString", ")", ";", "if", "(", "isTargetWindows", "(", ")", ")", "No<ISA_LIT>", "=", "true", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "Align", "(", "<NUM_LIT>", ")", ";", "if", "(", "isTargetNaCl", "(", ")", "||", "isAAPCS16_ABI", "(", ")", ")", "stackAlignment", "=", "Align", "(", "<NUM_LIT>", ")", ";", "SupportsTailCall", "=", "!", "isThumb", "(", ")", "||", "hasV8MBaselineOps", "(", ")", ";", "if", "(", "isTargetMachO", "(", ")", "&&", "isTargetIOS", "(", ")", "&&", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "SupportsTailCall", "=", "false", ";", "switch", "(", "IT", ")", "{", "case", "DefaultIT", ":", "RestrictIT", "=", "hasV8Ops", "(", ")", ";", "break", ";", "case", "RestrictedIT", ":", "RestrictIT", "=", "true", ";", "break", ";", "case", "NoRestrictedIT", ":", "RestrictIT", "=", "false", ";", "break", ";", "}", "const", "FeatureBitset", "&", "Bits", "=", "getFeatureBits", "(", ")", ";", "if", "(", "(", "Bits", "[", "<STR_LIT>", "]", "||", "Bits", "[", "<STR_LIT>", "]", ")", "&&", "(", "Options", ".", "UnsafeFPMath", "||", "isTargetDarwin", "(", ")", ")", ")", "UseNEONForSinglePrecisionFP", "=", "true", ";", "if", "(", "isRWPI", "(", ")", ")", "ReserveR9", "=", "true", ";", "if", "(", "MVEVectorCostFactor", "==", "<NUM_LIT>", ")", "MVEVectorCostFactor", "=", "<NUM_LIT>", ";", "switch", "(", "<ISA_LIT>ProcFamily", ")", "{", "case", "Others", ":", "case", "CortexA5", ":", "break", ";", "case", "CortexA7", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";", "case", "CortexA8", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";", "case", "CortexA9", ":", "LdStMultipleTiming", "=", "DoubleIssueCheckUnalignedAccess", ";", "PreISelOperandLatencyAdjustment", "=", "<NUM_LIT>", ";"], "ground_truth": ["break", ";"], "File": "ARMSubtarget38", "Func": "initSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18651, "Length": 366, "Cover_Rate": 0.6678832116788321, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Parser", ".", "Lex", "(", ")", ";", "return", "MatchOperand_Success", ";", "}", "const", "MCExpr", "*", "LaneIndex", ";", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "LaneIndex", ")", ")", "{", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "LaneIndex", ")", ";", "if", "(", "!", "CE", ")", "{"], "ground_truth": ["Error", "(", "Loc", ",", "<STR_LIT>", ")", ";"], "File": "ARMAsmParser131", "Func": "parseVectorLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18652, "Length": 77, "Cover_Rate": 0.3168724279835391, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vsetq_lane_u64", "(", "uint64_t", "__elem", ",", "uint64x2_t", "__vec", ",", "const", "int", "__index", ")", "{"], "ground_truth": ["return", "__aarch64_vset_lane_any", "(", "__elem", ",", "__vec", ",", "__index", ")", ";"], "File": "arm", "Func": "neon2_vsetq_lane_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18653, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "out_obj_filename", ")", "fatal_error", "(", "input_location", ",", "<STR_LIT>", ")", ";", "if", "(", "!", "dumppfx", ")", "dumppfx", "=", "out_obj_filename", ";", "const", "char", "*", "target_so_filename", "=", "prepare_target_image", "(", "target_compiler", ",", "argc", ",", "argv", ")", ";", "const", "char", "*", "host_descr_filename", "=", "generate_host_descr_file", "(", "host_compiler", ")", ";", "struct", "obstack", "argv_obstack", ";", "obstack_init", "(", "&", "argv_obstack", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";", "switch", "(", "offload_abi", ")", "{", "case", "OFFLOAD_ABI_LP64", ":", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "OFFLOAD_ABI_ILP32", ":", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "host_descr_filename", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "target_so_filename", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "out_obj_filename", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "NULL", ")", ";", "char", "*", "*", "new_argv", "=", "XOBFINISH", "(", "&", "argv_obstack", ",", "char", "*", "*", ")", ";", "fork_execute", "(", "new_argv", "[", "<NUM_LIT>", "]", ",", "new_argv", ",", "false", ",", "NULL", ")", ";", "obstack_free", "(", "&", "argv_obstack", ",", "NULL", ")", ";", "obstack_init", "(", "&", "argv_obstack", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";"], "File": "intelmic-mkoffload1", "Func": "main", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18654, "Length": 216, "Cover_Rate": 0.3523654159869494, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "cast", "<", "ConstantSDNode", ">", "(", "LD", "->", "getOffset", "(", ")", ")", "->", "getZExtValue", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "cast", "<", "ConstantSDNode", ">", "(", "LD", "->", "getOffset", "(", ")", ")", "->", "getZExtValue", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "break", ";", "default", ":", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "MSP430ISelDAGToDAG11", "Func": "isValidIndexedLoad", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18655, "Length": 63, "Cover_Rate": 0.4772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ExtType", "(", "char", "t", ",", "uint16_t", "w", ")", ":", "Type", "(", "t", ")", ",", "Width", "(", "w", ")", "{"], "ground_truth": ["}"], "File": "HexagonBitTracker", "Func": "ExtType", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18656, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Init<ISA_LIT>MCRegisterInfo", "(", "X", ",", "<STR_LIT>", ")", ";", "return", "X", ";"], "ground_truth": ["}"], "File": "BPFMCTargetDesc20", "Func": "createBPFMCRegisterInfo", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18657, "Length": 11, "Cover_Rate": 0.3548387096774194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "allFP64FP16Denormals", "(", ")", "const", "{"], "ground_truth": ["return", "FP64FP16InputDenormals", "&&", "FP64FP16OutputDenormals", ";"], "File": "AMDGPUBaseInfo (2)1", "Func": "allFP64FP16Denormals", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18658, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCInstrInfo", "*", "create<ISA_LIT>MCInstrInfo", "(", ")", "{", "MCInstrInfo", "*", "X", "=", "new", "MCInstrInfo", "(", ")", ";", "Init<ISA_LIT>MCInstrInfo", "(", "X", ")", ";"], "ground_truth": ["return", "X", ";"], "File": "LanaiMCTargetDesc", "Func": "createLanaiMCInstrInfo", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18659, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getBytesToPopOnReturn", "(", ")", "const", "{"], "ground_truth": ["return", "BytesToPopOnReturn", ";"], "File": "X86ISelLowering112", "Func": "getBytesToPopOnReturn", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18660, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "auto", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "*", "Paired", ".", "I", ",", "<STR_LIT>", "::", "vdata", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "SrcReg", ")", ".", "add", "(", "*", "Src0", ")", ".", "addImm", "(", "SubRegIdx0", ")", ".", "add", "(", "*", "Src1", ")", ".", "addImm", "(", "SubRegIdx1", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Kill", ")", ";", "AddressRegs", "Regs", "=", "getRegs", "(", "Opcode", ",", "*", "TII", ")", ";", "if", "(", "Regs", ".", "VAddr", ")", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "vaddr", ")", ")", ";"], "ground_truth": ["assert", "(", "CI", ".", "I", "->", "hasOneMemOperand", "(", ")", "&&", "Paired", ".", "I", "->", "hasOneMemOperand", "(", ")", ")", ";"], "File": "SILoadStoreOptimizer10", "Func": "mergeBufferStorePair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18661, "Length": 149, "Cover_Rate": 0.32891832229580575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_slli_epi16", "(", "__m128i", "__A", ",", "int", "__B", ")", "{", "__v8hu", "__lshift", ";", "__v8hi", "__result", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "if", "(", "__B", ">=", "<NUM_LIT>", "&&", "__B", "<", "<NUM_LIT>", ")", "{", "if", "(", "__builtin_constant_p", "(", "__B", ")", ")", "__lshift", "=", "(", "__v8hu", ")", "vec_splat_s16", "(", "__B", ")", ";", "else", "__lshift", "=", "vec_splats", "(", "(", "unsigned", "short", ")", "__B", ")", ";", "__result", "=", "vec_sl", "(", "(", "__v8hi", ")", "__A", ",", "__lshift", ")", ";"], "ground_truth": ["}"], "File": "emmintrin2", "Func": "_mm_slli_epi16", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18662, "Length": 99, "Cover_Rate": 0.9339622641509434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "isUInt", "<", "N", ">", "(", "Imm", ")", "&&", "<STR_LIT>", ")", ";", "uint64_t", "Value", "=", "SignExtend64", "<", "N", ">", "(", "Imm", ")", "*", "<NUM_LIT>", "+", "Address", ";", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Value", ",", "isBranch", ",", "Address", ",", "<NUM_LIT>", ",", "N", "/", "<NUM_LIT>", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Value", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "SystemZDisassembler (2)1", "Func": "decodePCDBLOperand", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18663, "Length": 68, "Cover_Rate": 0.7472527472527473, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "tryLess", "(", "Top", ".", "getLatencyStallCycles", "(", "TryCand", ".", "SU", ")", ",", "Top", ".", "getLatencyStallCycles", "(", "Cand", ".", "SU", ")", ",", "TryCand", ",", "Cand", ",", "Stall", ")", ")", "return", ";", "if", "(", "tryGreater", "(", "TryCand", ".", "SU", "==", "DAG", "->", "getNextClusterSucc", "(", ")", ",", "Cand", ".", "SU", "==", "DAG", "->", "getNextClusterSucc", "(", ")", ",", "TryCand", ",", "Cand", ",", "Cluster", ")", ")", "return", ";", "if", "(", "tryLess", "(", "TryCand", ".", "ResDelta", ".", "CritResources", ",", "Cand", ".", "ResDelta", ".", "CritResources", ",", "TryCand", ",", "Cand", ",", "ResourceReduce", ")", ")", "return", ";", "if", "(", "tryGreater", "(", "TryCand", ".", "ResDelta", ".", "DemandedResources", ",", "Cand", ".", "ResDelta", ".", "DemandedResources", ",", "TryCand", ",", "Cand", ",", "ResourceDemand", ")", ")", "return", ";", "if", "(", "Cand", ".", "Policy", ".", "ReduceLatency", "&&", "tryLatency", "(", "TryCand", ",", "Cand", ",", "Top", ")", ")", "{", "return", ";", "}", "if", "(", "TryCand", ".", "SU", "->", "NodeNum", "<", "Cand", ".", "SU", "->", "NodeNum", ")", "TryCand", ".", "Reason", "=", "NodeOrder", ";", "if", "(", "TryCand", ".", "Reason", "!=", "NodeOrder", "&&", "TryCand", ".", "Reason", "!=", "NoCand", ")", "return", ";", "if", "(", "biasAddiCandidate", "(", "Cand", ",", "TryCand", ")", ")", "return", ";"], "ground_truth": ["}"], "File": "PPCMachineScheduler2", "Func": "tryCandidate", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18664, "Length": 183, "Cover_Rate": 0.8472222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_cvtsepi64_storeu_epi32", "(", "void", "*", "__P", ",", "__mmask8", "__M", ",", "__m512i", "__A", ")", "{"], "ground_truth": ["__builtin_ia32_pmovsqd512mem_mask", "(", "(", "__v8si", "*", ")", "__P", ",", "(", "__v8di", ")", "__A", ",", "__M", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_cvtsepi64_storeu_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18665, "Length": 42, "Cover_Rate": 0.9767441860465116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "uint16_t", "Register", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "RegNo", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Register", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "AArch64Disassembler8", "Func": "DecodeVPR64RegisterClass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18666, "Length": 41, "Cover_Rate": 0.6307692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Attr", ".", "getValueAsString", "(", ")", "==", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "AMDGPUCodeGenPrepare (2)", "Func": "hasUnsafeFPMath", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18667, "Length": 10, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "calcLiveInMask", "(", "MachineBasicBlock", "*", "MBB", ")", "{", "unsigned", "Mask", "=", "<NUM_LIT>", ";", "for", "(", "MachineBasicBlock", "::", "livein_iterator", "I", "=", "MBB", "->", "livein_begin", "(", ")", ",", "E", "=", "MBB", "->", "livein_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "unsigned", "Reg", "=", "*", "I", "-", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "Reg", "<", "<NUM_LIT>", ")", "Mask", "|=", "<NUM_LIT>", "<<", "Reg", ";"], "File": "X86FloatingPoint14", "Func": "calcLiveInMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18668, "Length": 62, "Cover_Rate": 0.8985507246376812, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "<ISA_LIT>TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "MVT", "VT", ")", "const", "{"], "ground_truth": ["if", "(", "Constraint", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{"], "File": "LM32ISelLowering", "Func": "getRegForInlineAsmConstraint", "Target": "LM32", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18669, "Length": 37, "Cover_Rate": 0.3557692307692308, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "BytesCalleePops", "=", "(", "CallConv", "==", "CallingConv", "::", "Fast", "&&", "PerformTailCallOpt", ")", "?", "NumBytes", ":", "<NUM_LIT>", ";", "if", "(", "InFlag", ".", "getNode", "(", ")", ")", "Ops", ".", "push_back", "(", "InFlag", ")", ";", "if", "(", "isTailCall", ")", "{", "if", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "liveout_empty", "(", ")", ")", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "getTargetMachine", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "Ins", ",", "RetCC_<ISA_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "addLiveOut", "(", "RVLocs", "[", "i", "]", ".", "getLocReg", "(", ")", ")", ";", "}", "assert", "(", "(", "(", "Callee", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "cast", "<", "RegisterSDNode", ">", "(", "Callee", ")", "->", "getReg", "(", ")", "==", "<STR_LIT>", ")", "||", "Callee", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Callee", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "isa", "<", "ConstantSDNode", ">", "(", "Callee", ")", ")", "&&", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", ".", "size", "(", ")", ")", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "CallOpc", ",", "dl", ",", "NodeTys", ",", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", ".", "size", "(", ")", ")", ";"], "ground_truth": ["InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "File": "PPCISelLowering70", "Func": "FinishCall", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18670, "Length": 247, "Cover_Rate": 0.5103305785123967, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "MI", "=", "&", "*", "It", ";"], "ground_truth": ["if", "(", "MI", "&&", "(", "isCondBranch", "(", "MI", ")", "||", "isUncondBranch", "(", "MI", ")", ")", ")", "return", "MI", ";"], "File": "AMDILCFGStructurizer", "Func": "getNormalBlockBranchInstr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18671, "Length": 27, "Cover_Rate": 0.5094339622641509, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", "->", "isDeclaration", "(", ")", ")", "{", "continue", ";", "}", "IRBuilder", "<", ">", "Builder", "(", "I", "->", "getEntryBlock", "(", ")", ".", "getFirstNonPHIOrDbg", "(", ")", ")", ";", "for", "(", "Function", "::", "iterator", "BBI", "=", "I", "->", "begin", "(", ")", ",", "BBE", "=", "I", "->", "end", "(", ")", ";", "BBI", "!=", "BBE", ";", "++", "BBI", ")", "{", "for", "(", "BasicBlock", "::", "iterator", "II", "=", "BBI", "->", "begin", "(", ")", ",", "IE", "=", "BBI", "->", "end", "(", ")", ";", "II", "!=", "IE", ";", "++", "II", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "II", "->", "getNumOperands", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Value", "*", "Operand", "=", "II", "->", "getOperand", "(", "i", ")", ";", "if", "(", "isa", "<", "Constant", ">", "(", "Operand", ")", ")", "{", "II", "->", "setOperand", "(", "i", ",", "remapConstant", "(", "&", "M", ",", "I", ",", "cast", "<", "Constant", ">", "(", "Operand", ")", ",", "Builder", ")", ")", ";", "}", "}", "}", "}", "ConstantToValueMap", ".", "clear", "(", ")", ";", "}", "for", "(", "Module", "::", "named_metadata_iterator", "I", "=", "M", ".", "named_metadata_begin", "(", ")", ",", "E", "=", "M", ".", "named_metadata_end", "(", ")", ";", "I", "!=", "E", ";", "I", "++", ")", "{", "remapNamedMDNode", "(", "&", "M", ",", "I", ")", ";", "}", "for", "(", "GVMapTy", "::", "iterator", "I", "=", "GVMap", ".", "begin", "(", ")", ",", "E", "=", "GVMap", ".", "end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "GlobalVariable", "*", "GV", "=", "I", "->", "first", ";", "GlobalVariable", "*", "NewGV", "=", "I", "->", "second", ";", "++", "I", ";", "Constant", "*", "BitCastNewGV", "=", "ConstantExpr", "::", "getPointerCast", "(", "NewGV", ",", "GV", "->", "getType", "(", ")", ")", ";", "for", "(", "Value", "::", "use_iterator", "UI", "=", "GV", "->", "use_begin", "(", ")", ",", "UE", "=", "GV", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", ")", "(", "UI", "++", ")", "->", "set", "(", "BitCastNewGV", ")", ";", "std", "::", "string", "Name", "=", "GV", "->", "getName", "(", ")", ";", "GV", "->", "removeDeadConstantUsers", "(", ")", ";"], "ground_truth": ["GV", "->", "eraseFromParent", "(", ")", ";"], "File": "NVPTXGenericToNVVM2", "Func": "runOnModule", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18672, "Length": 327, "Cover_Rate": 0.5902527075812274, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_min_pi16", "(", "__m64", "__A", ",", "__m64", "__B", ")", "{", "return", "(", "__m64", ")", "__builtin_ia32_pminsw", "(", "(", "__v4hi", ")", "__A", ",", "(", "__v4hi", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin", "Func": "_mm_min_pi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18673, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "riscv_compressed_lw_offset_p", "(", "rtx", "x", ")", "{", "return", "(", "CONST_INT_P", "(", "x", ")", "&&", "(", "INTVAL", "(", "x", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "IN_RANGE", "(", "INTVAL", "(", "x", ")", ",", "<NUM_LIT>", ",", "CSW_MAX_OFFSET", ")", ")", ";"], "ground_truth": ["}"], "File": "riscv", "Func": "riscv_compressed_lw_offset_p", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18674, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumRegs", "=", "NextEmittedNumMemOps", "-", "EmittedNumMemOps", ";", "Dst", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "Chain", ",", "Dst", ",", "Src", ",", "DAG", ".", "getConstant", "(", "NumRegs", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "Src", "=", "Dst", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "Dst", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "DstPtrInfo", "=", "DstPtrInfo", ".", "getWithOffset", "(", "NumRegs", "*", "VTSize", ")", ";", "SrcPtrInfo", "=", "SrcPtrInfo", ".", "getWithOffset", "(", "NumRegs", "*", "VTSize", ")", ";", "EmittedNumMemOps", "=", "NextEmittedNumMemOps", ";", "}", "if", "(", "BytesLeft", "==", "<NUM_LIT>", ")", "return", "Chain", ";", "unsigned", "BytesLeftSave", "=", "BytesLeft", ";", "i", "=", "<NUM_LIT>", ";", "while", "(", "BytesLeft", ")", "{", "if", "(", "BytesLeft", ">=", "<NUM_LIT>", ")", "{", "VT", "=", "<STR_LIT>", ";", "VTSize", "=", "<NUM_LIT>", ";", "}", "else", "{", "VT", "=", "<STR_LIT>", ";", "VTSize", "=", "<NUM_LIT>", ";", "}", "Loads", "[", "i", "]", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Src", ",", "DAG", ".", "getConstant", "(", "SrcOff", ",", "dl", ",", "<STR_LIT>", ")", ")", ",", "SrcPtrInfo", ".", "getWithOffset", "(", "SrcOff", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "TFOps", "[", "i", "]", "=", "Loads", "[", "i", "]", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "++", "i", ";", "SrcOff", "+=", "VTSize", ";", "BytesLeft", "-=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "makeArrayRef", "(", "TFOps", ",", "i", ")", ")", ";", "i", "=", "<NUM_LIT>", ";", "BytesLeft", "=", "BytesLeftSave", ";"], "ground_truth": ["while", "(", "BytesLeft", ")", "{"], "File": "ARMSelectionDAGInfo16", "Func": "EmitTargetCodeForMemcpy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18675, "Length": 247, "Cover_Rate": 0.35953420669577874, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "char", "TF", "=", "<NUM_LIT>", ";", "if", "(", "Subtarget", "->", "isTargetMachO", "(", ")", ")", "TF", "=", "<STR_LIT>", ";", "switch", "(", "RelocM", ")", "{", "case", "Reloc", "::", "PIC_", ":", "Opc", "=", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "default", ":", "Opc", "=", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "}", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addGlobalAddress", "(", "GV", ",", "<NUM_LIT>", ",", "TF", ")", ")", ";", "}", "else", "{", "unsigned", "Align", "=", "DL", ".", "getPrefTypeAlignment", "(", "GV", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "<NUM_LIT>", ")", "{", "Align", "=", "DL", ".", "getTypeAllocSize", "(", "GV", "->", "getType", "(", ")", ")", ";", "}", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "RelocM", "==", "Reloc", "::", "PIC_", ")", "return", "<ISA_LIT>LowerPICELF", "(", "GV", ",", "Align", ",", "VT", ")", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "<NUM_LIT>", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "unsigned", "Id", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "<ISA_LIT>ConstantPoolValue", "*", "CPV", "=", "<ISA_LIT>ConstantPoolConstant", "::", "Create", "(", "GV", ",", "Id", ",", "<STR_LIT>", ",", "PCAdj", ")", ";", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "CPV", ",", "Align", ")", ";", "MachineInstrBuilder", "MIB", ";", "if", "(", "isThumb2", ")", "{", "unsigned", "Opc", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "MIB", ".", "addImm", "(", "Id", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "}", "else", "{", "DestReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ",", "<NUM_LIT>", ")", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "unsigned", "Opc", "=", "IsIndirect", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "NewDestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "NewDestReg", ")", ".", "addReg", "(", "DestReg", ")", ".", "addImm", "(", "Id", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "return", "NewDestReg", ";", "}", "}", "}", "if", "(", "IsIndirect", ")", "{", "MachineInstrBuilder", "MIB", ";", "unsigned", "NewDestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "if", "(", "isThumb2", ")", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "NewDestReg", ")", ".", "addReg", "(", "DestReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["else", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "NewDestReg", ")", ".", "addReg", "(", "DestReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "File": "ARMFastISel35", "Func": "ARMMaterializeGV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18676, "Length": 517, "Cover_Rate": 0.7281690140845071, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "StringRef", "computeDataLayout", "(", "const", "Triple", "&", "TT", ")", "{", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "r600", ")", "{", "return", "<STR_LIT>", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)1", "Func": "computeDataLayout", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18677, "Length": 28, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine32", "::", "<ISA_LIT>TargetMachine32", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "Optional", "<", "CodeModel", "::", "Model", ">", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "JIT", ")", ":", "<ISA_LIT>TargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "false", ")", "{"], "ground_truth": ["}"], "File": "NVPTXTargetMachine (2)1", "Func": "NVPTXTargetMachine32", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18678, "Length": 72, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MachineFunctionInfo", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "PTXMachineFunctionInfo", "Func": "anchor", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18679, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "CurrentSubEntries", "-=", "getSubEntrySize", "(", "Top", ")", ";", "BranchStack", ".", "pop_back", "(", ")", ";"], "ground_truth": ["}"], "File": "R600ControlFlowFinalizer", "Func": "popBranch", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18680, "Length": 15, "Cover_Rate": 0.3409090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "len", ";", "i", "++", ")", "{", "int", "c", "=", "p", "[", "i", "]", ";", "if", "(", "len_so_far", ">=", "MAX_ASCII_LEN", ")", "{", "fputs", "(", "<STR_LIT>", ",", "stream", ")", ";", "len_so_far", "=", "<NUM_LIT>", ";", "}", "if", "(", "ISPRINT", "(", "c", ")", ")", "{", "if", "(", "c", "==", "'\\\\'", "||", "c", "==", "'\\\"'", ")", "{", "putc", "(", "'\\\\'", ",", "stream", ")", ";", "len_so_far", "++", ";", "}"], "ground_truth": ["putc", "(", "c", ",", "stream", ")", ";"], "File": "arm", "Func": "output_ascii_pseudo_op", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18681, "Length": 78, "Cover_Rate": 0.5611510791366906, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Operand", "(", "KindTy", "K", ",", "<ISA_LIT>AsmParser", "&", "Parser", ")", ":", "MCParsedAsmOperand", "(", ")", ",", "Kind", "(", "K", ")", ",", "AsmParser", "(", "Parser", ")", "{"], "ground_truth": ["}"], "File": "MipsAsmParser (2)4", "Func": "MipsOperand", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18682, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeBlezlGroupBranch", "(", "MCInst", "&", "MI", ",", "InsnType", "insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "InsnType", "Rs", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "InsnType", "Rt", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "InsnType", "Imm", "=", "SignExtend64", "(", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "if", "(", "Rt", "==", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "else", "if", "(", "Rs", "==", "<NUM_LIT>", ")", "MI", ".", "setOpcode", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["else", "if", "(", "Rs", "==", "Rt", ")", "MI", ".", "setOpcode", "(", "<STR_LIT>", ")", ";"], "File": "MipsDisassembler38", "Func": "DecodeBlezlGroupBranch", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18683, "Length": 102, "Cover_Rate": 0.6754966887417219, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmPrinter", "(", "TargetMachine", "&", "TM", ",", "MCStreamer", "&", "Streamer", ")", ":", "AsmPrinter", "(", "TM", ",", "Streamer", ")", "{"], "ground_truth": ["}"], "File": "SystemZAsmPrinter2", "Func": "SystemZAsmPrinter", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18684, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "disablePass", "(", "&", "StackMapLivenessID", ")", ";", "disablePass", "(", "&", "LiveDebugValuesID", ")", ";", "disablePass", "(", "&", "PostRAMachineSinkingID", ")", ";", "disablePass", "(", "&", "PostRASchedulerID", ")", ";", "disablePass", "(", "&", "FuncletLayoutID", ")", ";", "disablePass", "(", "&", "PatchableFunctionID", ")", ";", "disablePass", "(", "&", "ShrinkWrapID", ")", ";", "const", "<ISA_LIT>Subtarget", "&", "ST", "=", "*", "getTM", "<", "<ISA_LIT>TargetMachine", ">", "(", ")", ".", "getSubtargetImpl", "(", ")", ";", "addPass", "(", "createNVVMReflectPass", "(", "ST", ".", "getSmVersion", "(", ")", ")", ")", ";", "if", "(", "getTM", "<", "<ISA_LIT>TargetMachine", ">", "(", ")", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "CUDA", ")", "{", "addPass", "(", "createGlobalOffsetPass", "(", ")", ")", ";", "addPass", "(", "createLocalAccessorToSharedMemoryPass", "(", ")", ")", ";", "}", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "create<ISA_LIT>ImageOptimizerPass", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>AssignValidGlobalNamesPass", "(", ")", ")", ";", "addPass", "(", "createGenericToNVVMPass", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>LowerArgsPass", "(", "&", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";"], "ground_truth": ["if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{"], "File": "NVPTXTargetMachine64", "Func": "addIRPasses", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18685, "Length": 161, "Cover_Rate": 0.679324894514768, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "short", "<ISA_LIT>InstrInfo", "::", "getBaseWithLongOffset", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{"], "ground_truth": ["return", "<STR_LIT>", "(", "MI", ".", "getOpcode", "(", ")", ")", ";"], "File": "HexagonInstrInfo10", "Func": "getBaseWithLongOffset", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18686, "Length": 22, "Cover_Rate": 0.88, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "BlockIter", "=", "MBB", ".", "begin", "(", ")", ";", "while", "(", "BlockIter", "!=", "MBB", ".", "end", "(", ")", ")", "{", "auto", "&", "MI", "=", "*", "BlockIter", "++", ";", "if", "(", "isCVTAToLocalCombinationCandidate", "(", "MI", ")", ")", "{"], "ground_truth": ["CombineCVTAToLocal", "(", "MI", ")", ";"], "File": "NVPTXPeephole13", "Func": "runOnMachineFunction", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18687, "Length": 41, "Cover_Rate": 0.3014705882352941, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getMatchingLoType", "(", "Asm", ",", "<ISA_LIT>Relocs", "[", "I", "]", ".", "R", ")", "==", "ELF", "::", "R_MIPS_NONE", "||", "(", "I", ">", "<NUM_LIT>", "&&", "isPrecededByMatchingHi", "(", "Asm", ",", "I", "-", "<NUM_LIT>", ",", "<ISA_LIT>Relocs", ")", ")", ")", "continue", ";", "int32_t", "MatchedLoIndex", "=", "-", "<NUM_LIT>", ";", "for", "(", "int32_t", "J", "=", "<ISA_LIT>Relocs", ".", "size", "(", ")", "-", "<NUM_LIT>", ",", "N", "=", "-", "<NUM_LIT>", ";", "J", "!=", "N", ";", "--", "J", ")", "{", "if", "(", "areMatchingHiAndLo", "(", "Asm", ",", "<ISA_LIT>Relocs", "[", "I", "]", ".", "R", ",", "<ISA_LIT>Relocs", "[", "J", "]", ".", "R", ")", "&&", "(", "MatchedLoIndex", "==", "-", "<NUM_LIT>", "||", "(", "MatchedLoIndex", ">", "J", "&&", "isFreeLo", "(", "Asm", ",", "J", ",", "<ISA_LIT>Relocs", ")", ")", ")", ")", "MatchedLoIndex", "=", "J", ";", "}", "if", "(", "MatchedLoIndex", "!=", "-", "<NUM_LIT>", ")", "setMatch", "(", "<ISA_LIT>Relocs", "[", "I", "]", ",", "<ISA_LIT>Relocs", "[", "MatchedLoIndex", "]", ")", ";"], "ground_truth": ["}"], "File": "MipsELFObjectWriter10", "Func": "sortRelocs", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18688, "Length": 138, "Cover_Rate": 0.4524590163934426, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "EltVT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "isa", "<", "ConstantSDNode", ">", "(", "N2", ")", ")", "{", "if", "(", "N1", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", "N1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N1", ")", ";", "if", "(", "N2", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", "N2", "=", "DAG", ".", "getIntPtrConstant", "(", "cast", "<", "ConstantSDNode", ">", "(", "N2", ")", "->", "getZExtValue", "(", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "N0", ",", "N1", ",", "N2", ")", ";"], "File": "X86ISelLowering93", "Func": "LowerINSERT_VECTOR_ELT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18689, "Length": 91, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OptionalImmIndexMap", "OptionalIdx", ";", "unsigned", "I", "=", "<NUM_LIT>", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "for", "(", "unsigned", "J", "=", "<NUM_LIT>", ";", "J", "<", "Desc", ".", "getNumDefs", "(", ")", ";", "++", "J", ")", "{", "(", "(", "<ISA_LIT>Operand", "&", ")", "*", "Operands", "[", "I", "++", "]", ")", ".", "addRegOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "}", "for", "(", "unsigned", "E", "=", "Operands", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "<ISA_LIT>Operand", "&", "Op", "=", "(", "(", "<ISA_LIT>Operand", "&", ")", "*", "Operands", "[", "I", "]", ")", ";", "if", "(", "(", "BasicInstType", "==", "<STR_LIT>", "||", "BasicInstType", "==", "<STR_LIT>", ")", "&&", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "Reg", ".", "RegNo", "==", "<STR_LIT>", ")", "{", "continue", ";", "}", "else", "if", "(", "isRegOrImmWithInputMods", "(", "Desc", ",", "Inst", ".", "getNumOperands", "(", ")", ")", ")", "{", "Op", ".", "addRegWithInputModsOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "I", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "<ISA_LIT>Operand", "::", "ImmTyClamp<ISA_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "{", "switch", "(", "BasicInstType", ")", "{", "case", "<STR_LIT>", ":", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "<ISA_LIT>Operand", "::", "ImmTySdwaDstSel", ",", "SdwaSel", "::", "DWORD", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "<ISA_LIT>Operand", "::", "ImmTySdwaDstUnused", ",", "DstUnused", "::", "UNUSED_PRESERVE", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "<ISA_LIT>Operand", "::", "ImmTySdwaSrc0Sel", ",", "SdwaSel", "::", "DWORD", ")", ";"], "ground_truth": ["break", ";"], "File": "AMDGPUAsmParser22", "Func": "cvtSDWA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18690, "Length": 272, "Cover_Rate": 0.5386138613861386, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "const_ok_for_arm", "(", "INTVAL", "(", "part", ")", ")", "||", "const_ok_for_arm", "(", "~", "INTVAL", "(", "part", ")", ")", ")", "return", "true", ";", "part", "=", "gen_lowpart", "(", "SImode", ",", "val", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "part", ")", "==", "CONST_INT", ")", ";", "if", "(", "const_ok_for_arm", "(", "INTVAL", "(", "part", ")", ")", "||", "const_ok_for_arm", "(", "~", "INTVAL", "(", "part", ")", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "arm3", "Func": "arm_const_double_by_parts", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18691, "Length": 66, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG (2)4", "Func": "isVLDfixed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18692, "Length": 73, "Cover_Rate": 0.40555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Vector", "=", "(", "ClassID", "==", "<NUM_LIT>", ")", ";", "if", "(", "Vector", ")", "Result", "=", "std", "::", "max", "(", "Result", ",", "<NUM_LIT>", ")", ";", "return", "Result", ";"], "ground_truth": ["}"], "File": "WebAssemblyTargetTransformInfo1", "Func": "getNumberOfRegisters", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18693, "Length": 28, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "MCOp", "=", "MCOperand", "::", "CreateImm", "(", "MO", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "MCOp", "=", "MCOperand", "::", "CreateExpr", "(", "MCSymbolRefExpr", "::", "Create", "(", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ",", "Printer", ".", "MF", "->", "getContext", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "MCOp", "=", "LowerSymbolOperand", "(", "MO", ",", "GetGlobalAddressSymbol", "(", "MO", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "MCOp", "=", "LowerSymbolOperand", "(", "MO", ",", "GetExternalSymbolSymbol", "(", "MO", ")", ")", ";", "break", ";"], "ground_truth": ["case", "MachineOperand", "::", "MO_JumpTableIndex", ":"], "File": "KudeyarMCInstLower", "Func": "Lower", "Target": "Kudeyar", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18694, "Length": 102, "Cover_Rate": 0.35664335664335667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "pass_tiabi_check", "(", "gcc", "::", "context", "*", "ctxt", ")", ":", "gimple_opt_pass", "(", "pass_data_tiabi_check", ",", "ctxt", ")", "{"], "ground_truth": ["}"], "File": "pru-passes", "Func": "pass_tiabi_check", "Target": "pru", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18695, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "createCheriAddressingModeFolder", "(", ")", ")", ";"], "ground_truth": ["if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "Level", "::", "None", ")", "addPass", "(", "&", "DeadMachineInstructionElimID", ")", ";"], "File": "MipsTargetMachine55", "Func": "addPreRegAlloc", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18696, "Length": 25, "Cover_Rate": 0.423728813559322, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "REG_N_SETS", "(", "PR_REG", ")", ";"], "ground_truth": ["}"], "File": "sh2", "Func": "sh_pr_n_sets", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18697, "Length": 7, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PassConfig", "(", "<ISA_LIT>TargetMachine", "&", "TM", ",", "PassManagerBase", "&", "PM", ")", ":", "TargetPassConfig", "(", "TM", ",", "PM", ")", "{"], "ground_truth": ["}"], "File": "SystemZTargetMachine10", "Func": "SystemZPassConfig", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18698, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Addr", ")", ")", "{", "ConstantSDNode", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "CN", "->", "getSExtValue", "(", ")", ")", ")", "{", "if", "(", "FrameIndexSDNode", "*", "FIN", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FIN", "->", "getIndex", "(", ")", ",", "ValTy", ")", ";", "else", "Base", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "CN", "->", "getZExtValue", "(", ")", ",", "ValTy", ")", ";", "return", "true", ";", "}", "}", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "Opnd0", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "isa", "<", "ConstantPoolSDNode", ">", "(", "Opnd0", ")", "||", "isa", "<", "GlobalAddressSDNode", ">", "(", "Opnd0", ")", "||", "isa", "<", "JumpTableSDNode", ">", "(", "Opnd0", ")", ")", "{", "Base", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Offset", "=", "Opnd0", ";", "return", "true", ";", "}", "}", "const", "LSBaseSDNode", "*", "LS", "=", "dyn_cast", "<", "LSBaseSDNode", ">", "(", "Parent", ")", ";", "if", "(", "LS", "&&", "(", "LS", "->", "getMemoryVT", "(", ")", "==", "<STR_LIT>", "||", "LS", "->", "getMemoryVT", "(", ")", "==", "<STR_LIT>", ")", "&&", "Subtarget", ".", "has<ISA_LIT>32r2Or64", "(", ")", ")", "return", "false", ";", "}", "Base", "=", "Addr", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "ValTy", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "MipsISelDAGToDAG49", "Func": "SelectAddr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18699, "Length": 269, "Cover_Rate": 0.6241299303944315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "operands", "[", "<NUM_LIT>", "]", "=", "force_reg", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "force_reg", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "op", "=", "gen_rtx_fmt_ee", "(", "code", ",", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "}", "if", "(", "register_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "VOIDmode", ")", ")", "dest", "=", "operands", "[", "<NUM_LIT>", "]", ";", "else", "dest", "=", "gen_reg_rtx", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "dest", ",", "op", ")", ")", ";", "if", "(", "dest", "!=", "operands", "[", "<NUM_LIT>", "]", ")", "emit_move_insn", "(", "operands", "[", "<NUM_LIT>", "]", ",", "dest", ")", ";"], "ground_truth": ["}"], "File": "sparc3", "Func": "emit_hard_tfmode_operation", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18700, "Length": 133, "Cover_Rate": 0.6487804878048781, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "CurrentReg", "!=", "OrderEnd", "&&", "!", "EnabledRegs", "[", "*", "CurrentReg", "]", ")", "++", "CurrentReg", ";", "return", "CurrentReg", ";"], "ground_truth": ["}"], "File": "Thumb1FrameLowering (2)1", "Func": "findNextOrderedReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18701, "Length": 20, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "ResVT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "X", "=", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ResVT", ",", "X", ",", "Op1", ")", ";", "}", "}", "if", "(", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "Z", "=", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ResVT", ",", "Op0", ",", "Z", ")", ";"], "File": "AArch64ISelLowering (2)2", "Func": "performUzpCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18702, "Length": 154, "Cover_Rate": 0.8235294117647058, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "RegD", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getReg", "(", ")", ";", "unsigned", "Binary", "=", "<NUM_LIT>", ";", "bool", "isSPVFP", "=", "<STR_LIT>", "->", "contains", "(", "RegD", ")", ";", "RegD", "=", "get<ISA_LIT>RegisterNumbering", "(", "RegD", ")", ";", "if", "(", "!", "isSPVFP", ")", "{", "Binary", "|=", "(", "RegD", "&", "<NUM_LIT>", ")", "<<", "<STR_LIT>", ";", "Binary", "|=", "(", "(", "RegD", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "<<", "<STR_LIT>", ";", "}", "else", "{", "Binary", "|=", "(", "(", "RegD", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "<<", "<STR_LIT>", ";"], "ground_truth": ["Binary", "|=", "(", "RegD", "&", "<NUM_LIT>", ")", "<<", "<STR_LIT>", ";"], "File": "ARMCodeEmitter26", "Func": "encodeVFPRd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18703, "Length": 93, "Cover_Rate": 0.768595041322314, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegNo", "==", "<NUM_LIT>", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "RegNo", ",", "Address", ",", "Decoder", ")", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler39", "Func": "DecodeGPRwithZRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18704, "Length": 34, "Cover_Rate": 0.38202247191011235, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isSystemInstr", "(", "const", "MachineInstr", "&", "MI", ")", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "true", ";"], "File": "HexagonVLIWPacketizer (2)1", "Func": "isSystemInstr", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18705, "Length": 39, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "SysReg", "=", "<STR_LIT>", "(", "Imm", ")", ";"], "ground_truth": ["if", "(", "SysReg", "&&", "SysReg", "->", "haveRequiredFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", "O", "<<", "SysReg", "->", "Name", ";"], "File": "RISCVInstPrinter", "Func": "printCSRSystemRegister", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18706, "Length": 29, "Cover_Rate": 0.3918918918918919, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "insert", "(", "MachineInstr", "*", "MI", ")", "{", "Insts", ".", "push_back", "(", "MI", ")", ";"], "ground_truth": ["assert", "(", "Insts", ".", "size", "(", ")", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "ARMLowOverheadLoops", "Func": "insert", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18707, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>RemoveShortExecBranches", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{", "initialize<ISA_LIT>RemoveShortExecBranchesPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIRemoveShortExecBranches", "Func": "SIRemoveShortExecBranches", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18708, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["const", "MCConstantExpr", "*", "MCE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "File": "AArch64AsmParser (2)1", "Func": "addImm0_63Operands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18709, "Length": 24, "Cover_Rate": 0.4528301886792453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "}", "Begin", "=", "<NUM_LIT>", ";", "switch", "(", "RC", "->", "getID", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Width", "=", "RC", "->", "getSize", "(", ")", "*", "<NUM_LIT>", "/", "<NUM_LIT>", ";", "if", "(", "RR", ".", "Sub", "==", "<STR_LIT>", "||", "RR", ".", "Sub", "==", "<STR_LIT>", ")", "Begin", "=", "Width", ";", "break", ";", "default", ":", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "HexagonBitSimplify15", "Func": "getSubregMask", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18710, "Length": 68, "Cover_Rate": 0.4857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerANDOR", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "if", "(", "LHS", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "RHS", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "Op", ";", "SDValue", "True", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["SDValue", "False", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "MipsISelLowering115", "Func": "LowerANDOR", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18711, "Length": 87, "Cover_Rate": 0.47282608695652173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "TM", ".", "getInstrInfo", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Dest", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Src", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "In128", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ")", ",", "In128", ")", ";", "if", "(", "ClearEven", ")", "{", "unsigned", "NewIn128", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "unsigned", "Zero64", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Zero64", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "INSERT_SUBREG", ")", ",", "NewIn128", ")", ".", "addReg", "(", "In128", ")", ".", "addReg", "(", "Zero64", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "In128", "=", "NewIn128", ";", "}", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "INSERT_SUBREG", ")", ",", "Dest", ")", ".", "addReg", "(", "In128", ")", ".", "addReg", "(", "Src", ")", ".", "addImm", "(", "SubReg", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "MBB", ";"], "File": "SystemZISelLowering103", "Func": "emitExt128", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18712, "Length": 238, "Cover_Rate": 0.8782287822878229, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutStreamer", ".", "EmitSymbolAttribute", "(", "MCSym", ".", "getPointer", "(", ")", ",", "MCSA_IndirectSymbol", ")", ";", "if", "(", "MCSym", ".", "getInt", "(", ")", ")", "OutStreamer", ".", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "else", "OutStreamer", ".", "EmitValue", "(", "MCSymbolRefExpr", "::", "Create", "(", "MCSym", ".", "getPointer", "(", ")", ",", "OutContext", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "}", "Stubs", "=", "MMIMacho", ".", "GetHiddenGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getDataSection", "(", ")", ")", ";", "EmitAlignment", "(", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "OutStreamer", ".", "EmitLabel", "(", "Stubs", "[", "i", "]", ".", "first", ")", ";", "OutStreamer", ".", "EmitValue", "(", "MCSymbolRefExpr", "::", "Create", "(", "Stubs", "[", "i", "]", ".", "second", ".", "getPointer", "(", ")", ",", "OutContext", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["Stubs", ".", "clear", "(", ")", ";"], "File": "ARMAsmPrinter11", "Func": "EmitEndOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18713, "Length": 174, "Cover_Rate": 0.5403726708074534, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SE", "=", "&", "getAnalysis", "<", "ScalarEvolutionWrapperPass", ">", "(", ")", ".", "getSE", "(", ")", ";", "auto", "*", "DTWP", "=", "getAnalysisIfAvailable", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "DT", "=", "DTWP", "?", "&", "DTWP", "->", "getDomTree", "(", ")", ":", "nullptr", ";", "PreserveLCSSA", "=", "mustPreserveAnalysisID", "(", "LCSSAID", ")", ";", "ST", "=", "TM", "?", "TM", "->", "getSubtargetImpl", "(", "F", ")", ":", "nullptr", ";", "bool", "MadeChange", "=", "false", ";"], "ground_truth": ["for", "(", "auto", "I", "=", "LI", "->", "begin", "(", ")", ",", "IE", "=", "LI", "->", "end", "(", ")", ";", "I", "!=", "IE", ";", "++", "I", ")", "for", "(", "auto", "L", "=", "df_begin", "(", "*", "I", ")", ",", "LE", "=", "df_end", "(", "*", "I", ")", ";", "L", "!=", "LE", ";", "++", "L", ")", "MadeChange", "|=", "runOnLoop", "(", "*", "L", ")", ";"], "File": "PPCLoopPreIncPrep21", "Func": "runOnFunction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18714, "Length": 123, "Cover_Rate": 0.7639751552795031, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "candidate", "->", "mayStore", "(", ")", ")", "{", "if", "(", "sawStore", ")", "return", "true", ";", "sawStore", "=", "true", ";", "if", "(", "sawLoad", ")", "return", "true", ";", "}", "assert", "(", "(", "!", "candidate", "->", "isCall", "(", ")", "&&", "!", "candidate", "->", "isReturn", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "candidate", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "candidate", "->", "getOperand", "(", "i", ")", ";", "unsigned", "Reg", ";"], "ground_truth": ["if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "(", "Reg", "=", "MO", ".", "getReg", "(", ")", ")", ")", "continue", ";"], "File": "MipsDelaySlotFiller22", "Func": "delayHasHazard", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18715, "Length": 109, "Cover_Rate": 0.4579831932773109, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "Imm", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AArch64AddressingModes", "Func": "encodeAdvSIMDModImmType2", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18716, "Length": 10, "Cover_Rate": 0.5263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "MCE", ")", "addExpr", "(", "Inst", ",", "getImm", "(", ")", ")", ";"], "ground_truth": ["else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "MCE", "->", "getValue", "(", ")", ">>", "<NUM_LIT>", ")", ")", ";"], "File": "ARM64AsmParser", "Func": "addAdrpLabelOperands", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18717, "Length": 57, "Cover_Rate": 0.8142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>AsmBackend", "(", ")", "{"], "ground_truth": ["}"], "File": "TriCoreAsmBackend (2)", "Func": "~TriCoreAsmBackend", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18718, "Length": 6, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>InstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";"], "ground_truth": ["return", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "File": "SparcInstrInfo16", "Func": "isLoadFromStackSlot", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18719, "Length": 106, "Cover_Rate": 0.8983050847457628, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "TopHalf", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "MulResult", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "isSigned", ")", "{", "SDValue", "Tmp1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "BottomHalf", ",", "ShiftAmt", ")", ";", "TopHalf", "=", "DAG", ".", "getSetCC", "(", "dl", ",", "<STR_LIT>", ",", "TopHalf", ",", "Tmp1", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "TopHalf", "=", "DAG", ".", "getSetCC", "(", "dl", ",", "<STR_LIT>", ",", "TopHalf", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "VT", ")", ",", "<STR_LIT>", ")", ";", "}", "assert", "(", "MulResult", "->", "use_empty", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "<NUM_LIT>", "]", "=", "{", "BottomHalf", ",", "TopHalf", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "dl", ")", ";"], "ground_truth": ["}"], "File": "SparcISelLowering34", "Func": "LowerUMULO_SMULO", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18720, "Length": 125, "Cover_Rate": 0.34153005464480873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "<ISA_LIT>Subtarget", "*", "getSubtargetImpl", "(", ")", "const", "{"], "ground_truth": ["return", "&", "Subtarget", ";"], "File": "OpenRISCTargetMachine", "Func": "getSubtargetImpl", "Target": "OpenRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18721, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", ";", "printSDWASel", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter1", "Func": "printSDWASrc0Sel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18722, "Length": 14, "Cover_Rate": 0.3783783783783784, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "AArch64ISelLowering22", "Func": "getTargetNodeName", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18723, "Length": 438, "Cover_Rate": 0.3071528751753156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "Offset", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ")", ";", "Offset", "/=", "<NUM_LIT>", ";", "bool", "FP", "=", "TFI", "->", "hasFP", "(", "MF", ")", ";", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "isKill", "=", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "assert", "(", "<STR_LIT>", "->", "contains", "(", "Reg", ")", "&&", "<STR_LIT>", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "if", "(", "FP", ")", "{", "bool", "isUs", "=", "isImmUs", "(", "Offset", ")", ";", "unsigned", "FramePtr", "=", "<STR_LIT>", ";", "if", "(", "!", "isUs", ")", "{", "if", "(", "!", "RS", ")", "report_fatal_error", "(", "<STR_LIT>", "+", "Twine", "(", "Offset", ")", ")", ";", "unsigned", "ScratchReg", "=", "RS", "->", "scavengeRegister", "(", "<STR_LIT>", ",", "II", ",", "SPAdj", ")", ";", "loadConstant", "(", "MBB", ",", "II", ",", "ScratchReg", ",", "Offset", ",", "dl", ")", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addReg", "(", "ScratchReg", ",", "RegState", "::", "Kill", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "Reg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addReg", "(", "ScratchReg", ",", "RegState", "::", "Kill", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addReg", "(", "ScratchReg", ",", "RegState", "::", "Kill", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "else", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "Offset", ")", ";", "break", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "Reg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "Offset", ")", ";"], "File": "XCoreRegisterInfo12", "Func": "eliminateFrameIndex", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18724, "Length": 374, "Cover_Rate": 0.4004282655246253, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MBBInfo", "::", "MBBInfo", "(", "MachineDomTreeNode", "*", "N", ")", ":", "Node", "(", "N", ")", ",", "HTScope", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "MipsOptimizePICCall4", "Func": "MBBInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18725, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ConstantSDNode", "*", "ConstOpOrElement", "=", "isConstOrConstSplat", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "ConstOpOrElement", ")", "return", "SDValue", "(", ")", ";", "if", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ".", "hasMinSize", "(", ")", "&&", "isOperationLegal", "(", "<STR_LIT>", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "auto", "IsProfitable", "=", "[", "this", "]", "(", "bool", "IsNeg", ",", "bool", "IsAddOne", ",", "EVT", "VT", ")", "->", "bool", "{", "switch", "(", "this", "->", "Subtarget", ".", "getCPUDirective", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "IsAddOne", "&&", "IsNeg", "?", "VT", ".", "isVector", "(", ")", ":", "true", ";", "}", "}", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "const", "APInt", "&", "MulAmt", "=", "ConstOpOrElement", "->", "getAPIntValue", "(", ")", ";", "bool", "IsNeg", "=", "MulAmt", ".", "isNegative", "(", ")", ";", "APInt", "MulAmtAbs", "=", "MulAmt", ".", "abs", "(", ")", ";", "if", "(", "(", "MulAmtAbs", "-", "<NUM_LIT>", ")", ".", "isPowerOf2", "(", ")", ")", "{", "if", "(", "!", "IsProfitable", "(", "IsNeg", ",", "true", ",", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "(", "MulAmtAbs", "-", "<NUM_LIT>", ")", ".", "logBase2", "(", ")", ",", "DL", ",", "VT", ")", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op0", ",", "Op1", ")", ";", "if", "(", "!", "IsNeg", ")", "return", "Res", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ",", "Res", ")", ";", "}", "else", "if", "(", "(", "MulAmtAbs", "+", "<NUM_LIT>", ")", ".", "isPowerOf2", "(", ")", ")", "{", "if", "(", "!", "IsProfitable", "(", "IsNeg", ",", "false", ",", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["SDValue", "Op1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "(", "MulAmtAbs", "+", "<NUM_LIT>", ")", ".", "logBase2", "(", ")", ",", "DL", ",", "VT", ")", ")", ";"], "File": "PPCISelLowering101", "Func": "combineMUL", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18726, "Length": 378, "Cover_Rate": 0.8059701492537313, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "continue", ";", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "if", "(", "IsVarArg", ")", "{", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "}", "int", "Offset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "unsigned", "ObjSize", "=", "VA", ".", "getLocVT", "(", ")", ".", "getStoreSize", "(", ")", ";", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "ObjSize", ",", "Offset", ",", "false", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "<STR_LIT>", ")", ";", "MemOpChains", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "OutVals", "[", "i", "]", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "FI", ")", ")", ")", ";", "}"], "ground_truth": ["if", "(", "!", "MemOpChains", ".", "empty", "(", ")", ")", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "MemOpChains", ")", ";"], "File": "ARCISelLowering", "Func": "LowerReturn", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18727, "Length": 146, "Cover_Rate": 0.3086680761099366, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "AI", "->", "use_empty", "(", ")", ")", "return", "AtomicExpansionKind", "::", "None", ";", "auto", "*", "C1", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "AI", "->", "getValOperand", "(", ")", ")", ";", "Instruction", "*", "I", "=", "AI", "->", "user_back", "(", ")", ";", "if", "(", "!", "C1", "||", "!", "AI", "->", "hasOneUse", "(", ")", "||", "I", "->", "getOpcode", "(", ")", "!=", "Instruction", "::", "And", "||", "AI", "->", "getParent", "(", ")", "!=", "I", "->", "getParent", "(", ")", ")", "return", "AtomicExpansionKind", "::", "CmpXChg", ";", "auto", "*", "C2", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "Bits", "=", "AI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";"], "ground_truth": ["if", "(", "!", "C2", "||", "Bits", "==", "<NUM_LIT>", "||", "!", "isPowerOf2_64", "(", "C2", "->", "getZExtValue", "(", ")", ")", ")", "return", "AtomicExpansionKind", "::", "CmpXChg", ";"], "File": "X86ISelLowering100", "Func": "shouldExpandLogicAtomicRMWInIR", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18728, "Length": 132, "Cover_Rate": 0.6839378238341969, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opcode", "=", "(", "!", "IsSigned", "||", "!", "Subtarget", "->", "hasSSE41", "(", ")", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "Mul1", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "DAG", ".", "getNode", "(", "Opcode", ",", "dl", ",", "MulVT", ",", "Op0", ",", "Op1", ")", ")", ";", "SDValue", "Mul2", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "DAG", ".", "getNode", "(", "Opcode", ",", "dl", ",", "MulVT", ",", "Odd0", ",", "Odd1", ")", ")", ";", "SDValue", "Highs", ",", "Lows", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "const", "int", "HighMask", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "Highs", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "Mul1", ",", "Mul2", ",", "HighMask", ")", ";", "const", "int", "LowMask", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "Lows", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "Mul1", ",", "Mul2", ",", "LowMask", ")", ";", "}", "else", "{", "const", "int", "HighMask", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "Highs", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "Mul1", ",", "Mul2", ",", "HighMask", ")", ";", "const", "int", "LowMask", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "Lows", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "Mul1", ",", "Mul2", ",", "LowMask", ")", ";", "}", "if", "(", "IsSigned", "&&", "!", "Subtarget", "->", "hasSSE41", "(", ")", ")", "{", "SDValue", "ShAmt", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getShiftAmountTy", "(", "VT", ")", ")", ";", "SDValue", "T1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op0", ",", "ShAmt", ")", ",", "Op1", ")", ";", "SDValue", "T2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op1", ",", "ShAmt", ")", ",", "Op0", ")", ";", "SDValue", "Fixup", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "T1", ",", "T2", ")", ";"], "ground_truth": ["Highs", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Highs", ",", "Fixup", ")", ";"], "File": "X86ISelLowering171", "Func": "LowerMUL_LOHI", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18729, "Length": 365, "Cover_Rate": 0.627147766323024, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "emitTCEntry", "(", "const", "MCSymbol", "&", "S", ")", "override", "{"], "ground_truth": ["}"], "File": "PPCMCTargetDesc61", "Func": "emitTCEntry", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18730, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint16_t", "DestEncoding", "=", "TRI", "->", "getEncodingValue", "(", "DestReg", ")", ";", "uint16_t", "SrcEncoding", "=", "TRI", "->", "getEncodingValue", "(", "SrcReg", ")", ";", "unsigned", "NumRegs", "=", "Indices", ".", "size", "(", ")", ";", "int", "SubReg", "=", "<NUM_LIT>", ",", "End", "=", "NumRegs", ",", "Incr", "=", "<NUM_LIT>", ";", "if", "(", "forwardCopyWillClobberTuple", "(", "DestEncoding", ",", "SrcEncoding", ",", "NumRegs", ")", ")", "{", "SubReg", "=", "NumRegs", "-", "<NUM_LIT>", ";", "End", "=", "-", "<NUM_LIT>", ";", "Incr", "=", "-", "<NUM_LIT>", ";", "}", "for", "(", ";", "SubReg", "!=", "End", ";", "SubReg", "+=", "Incr", ")", "{"], "ground_truth": ["const", "MachineInstrBuilder", "&", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opcode", ")", ")", ";"], "File": "AArch64InstrInfo100", "Func": "copyPhysRegTuple", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18731, "Length": 102, "Cover_Rate": 0.4700460829493088, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", "<<", "LabelId", "<<", "<STR_LIT>", "<<", "(", "unsigned", ")", "PCAdjust", ";", "if", "(", "AddCurrentAddress", ")", "O", "<<", "<STR_LIT>", ";"], "ground_truth": ["O", "<<", "<STR_LIT>", ";"], "File": "ARMConstantPoolValue3", "Func": "print", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18732, "Length": 25, "Cover_Rate": 0.33783783783783783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "decodeU16ImmOperand", "(", "MCInst", "&", "Inst", ",", "uint64_t", "Imm", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "return", "decodeUImmOperand", "<", "<NUM_LIT>", ">", "(", "Inst", ",", "Imm", ")", ";"], "ground_truth": ["}"], "File": "M88kDisassembler", "Func": "decodeU16ImmOperand", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18733, "Length": 32, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "split_const", "(", "*", "x", ",", "&", "base", ",", "&", "offset", ")", ";", "if", "(", "GET_CODE", "(", "base", ")", "==", "SYMBOL_REF", "&&", "CONSTANT_POOL_ADDRESS_P", "(", "base", ")", ")", "{", "label", "=", "mips16_add_constant", "(", "pool", ",", "copy_rtx", "(", "get_pool_constant", "(", "base", ")", ")", ",", "get_pool_mode", "(", "base", ")", ")", ";"], "ground_truth": ["base", "=", "gen_rtx_LABEL_REF", "(", "Pmode", ",", "label", ")", ";"], "File": "mips", "Func": "mips16_rewrite_pool_constant", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18734, "Length": 56, "Cover_Rate": 0.6021505376344086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", ";", "static", "const", "TargetRegisterClass", "*", "const", "BaseClasses", "[", "]", "=", "{", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "}", ";"], "ground_truth": ["for", "(", "const", "TargetRegisterClass", "*", "BaseClass", ":", "BaseClasses", ")", "{"], "File": "SIRegisterInfo106", "Func": "getPhysRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18735, "Length": 69, "Cover_Rate": 0.5564516129032258, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "{", "unsigned", "Idx", "=", "IsLittleEndian", "?", "i", ":", "<NUM_LIT>", "-", "i", ";", "Data", "[", "Offset", "+", "Idx", "]", "|=", "uint8_t", "(", "(", "Value", ">>", "(", "i", "*", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SparcAsmBackend8", "Func": "applyFixup", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18736, "Length": 49, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ST", "->", "getGeneration", "(", ")", "<=", "<ISA_LIT>Subtarget", "::", "NORTHERN_ISLANDS", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "}", "if", "(", "AddrSpace", "==", "AS", ".", "FLAT_ADDRESS", "||", "AddrSpace", "==", "AS", ".", "LOCAL_ADDRESS", "||", "AddrSpace", "==", "AS", ".", "REGION_ADDRESS", ")", "return", "<NUM_LIT>", ";", "if", "(", "AddrSpace", "==", "AS", ".", "PRIVATE_ADDRESS", ")", "return", "<NUM_LIT>", "*", "ST", "->", "getMaxPrivateElementSize", "(", ")", ";", "if", "(", "ST", "->", "getGeneration", "(", ")", "<=", "<ISA_LIT>Subtarget", "::", "NORTHERN_ISLANDS", "&&", "(", "AddrSpace", "==", "AS", ".", "PARAM_D_ADDRESS", "||", "AddrSpace", "==", "AS", ".", "PARAM_I_ADDRESS", "||", "(", "AddrSpace", ">=", "AS", ".", "CONSTANT_BUFFER_0", "&&", "AddrSpace", "<=", "AS", ".", "CONSTANT_BUFFER_15", ")", ")", ")", "return", "<NUM_LIT>", ";", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo28", "Func": "getLoadStoreVecRegBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18737, "Length": 108, "Cover_Rate": 0.7297297297297297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "FIOffset", ";", "if", "(", "AfterFPPop", ")", "{", "const", "TargetFrameInfo", "&", "TFI", "=", "*", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", ";", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "FIOffset", "=", "MFI", "->", "getObjectOffset", "(", "FrameIndex", ")", "-", "TFI", ".", "getOffsetOfLocalArea", "(", ")", ";", "}", "else", "FIOffset", "=", "getFrameIndexOffset", "(", "MF", ",", "FrameIndex", ")", ";", "if", "(", "MI", ".", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "{", "int", "Offset", "=", "FIOffset", "+", "(", "int", ")", "(", "MI", ".", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "MI", ".", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "X86RegisterInfo31", "Func": "eliminateFrameIndex", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18738, "Length": 117, "Cover_Rate": 0.34615384615384615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Ins", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "IdxVT", "=", "Idx", ".", "getValueType", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "VecVT", ".", "getVectorNumElements", "(", ")", ";", "I", "<", "E", ";", "++", "I", ")", "{", "SDValue", "IC", "=", "DAG", ".", "getConstant", "(", "I", ",", "SL", ",", "IdxVT", ")", ";", "SDValue", "Elt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "EltVT", ",", "Vec", ",", "IC", ")", ";", "SDValue", "V", "=", "DAG", ".", "getSelectCC", "(", "SL", ",", "Idx", ",", "IC", ",", "Ins", ",", "Elt", ",", "<STR_LIT>", ")", ";", "Ops", ".", "push_back", "(", "V", ")", ";", "}"], "ground_truth": ["return", "DAG", ".", "getBuildVector", "(", "VecVT", ",", "SL", ",", "Ops", ")", ";"], "File": "SIISelLowering10", "Func": "performInsertVectorEltCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18739, "Length": 122, "Cover_Rate": 0.5865384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Z80FrameAnalyzer", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "GBZ80FrameLowering", "Func": "GBZ80FrameAnalyzer", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18740, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "Cvt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Src0", ",", "Src1", ")", ";", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Cvt", ")", ")", ";", "return", ";", "}", "default", ":", "break", ";", "}", "}", "case", "<STR_LIT>", ":", "{", "SDLoc", "SL", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "EVT", "NewVT", "=", "getEquivalentMemType", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ")", ";", "SDValue", "LHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "NewVT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "RHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "NewVT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "EVT", "SelectVT", "=", "NewVT", ";", "if", "(", "NewVT", ".", "bitsLT", "(", "<STR_LIT>", ")", ")", "{", "LHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "LHS", ")", ";", "RHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "RHS", ")", ";", "SelectVT", "=", "<STR_LIT>", ";", "}", "SDValue", "NewSelect", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "SelectVT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "LHS", ",", "RHS", ")", ";", "if", "(", "NewVT", "!=", "SelectVT", ")", "NewSelect", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "NewVT", ",", "NewSelect", ")", ";", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VT", ",", "NewSelect", ")", ")", ";"], "ground_truth": ["return", ";"], "File": "SIISelLowering114", "Func": "ReplaceNodeResults", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18741, "Length": 244, "Cover_Rate": 0.5583524027459954, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "Arg", "=", "II", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "ArgArg", ";", "if", "(", "match", "(", "Arg", ",", "PatternMatch", "::", "m_Intrinsic", "<", "<STR_LIT>", ">", "(", "PatternMatch", "::", "m_Value", "(", "ArgArg", ")", ")", ")", ")", "{", "return", "IC", ".", "replaceInstUsesWith", "(", "II", ",", "ArgArg", ")", ";", "}", "if", "(", "!", "II", ".", "getMetadata", "(", "LLVMContext", "::", "MD_range", ")", ")", "{", "Type", "*", "IntTy32", "=", "Type", "::", "getInt32Ty", "(", "II", ".", "getContext", "(", ")", ")", ";", "Metadata", "*", "M", "[", "]", "=", "{", "ConstantAsMetadata", "::", "get", "(", "ConstantInt", "::", "get", "(", "IntTy32", ",", "<NUM_LIT>", ")", ")", ",", "ConstantAsMetadata", "::", "get", "(", "ConstantInt", "::", "get", "(", "IntTy32", ",", "<NUM_LIT>", ")", ")", "}", ";", "II", ".", "setMetadata", "(", "LLVMContext", "::", "MD_range", ",", "MDNode", "::", "get", "(", "II", ".", "getContext", "(", ")", ",", "M", ")", ")", ";", "return", "&", "II", ";", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "CarryOp", "=", "(", "II", ".", "getIntrinsicID", "(", ")", "==", "<STR_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "assert", "(", "II", ".", "getArgOperand", "(", "CarryOp", ")", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "KnownBits", "CarryKnown", "(", "<NUM_LIT>", ")", ";", "if", "(", "IC", ".", "SimplifyDemandedBits", "(", "&", "II", ",", "CarryOp", ",", "APInt", "::", "getOneBitSet", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "CarryKnown", ")", ")", "{", "return", "&", "II", ";", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "Instruction", "*", "I", "=", "cast", "<", "Instruction", ">", "(", "&", "II", ")", ";", "if", "(", "I", "->", "hasOneUse", "(", ")", ")", "{", "auto", "*", "User", "=", "cast", "<", "Instruction", ">", "(", "*", "I", "->", "user_begin", "(", ")", ")", ";", "Value", "*", "OpZ", ";", "if", "(", "match", "(", "User", ",", "m_c_Add", "(", "m_Specific", "(", "I", ")", ",", "m_Value", "(", "OpZ", ")", ")", ")", "&&", "match", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "m_Zero", "(", ")", ")", ")", "{", "Value", "*", "OpX", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "OpY", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Type", "*", "OpTy", "=", "OpX", "->", "getType", "(", ")", ";", "IC", ".", "Builder", ".", "SetInsertPoint", "(", "User", ")", ";", "Value", "*", "V", "=", "IC", ".", "Builder", ".", "CreateIntrinsic", "(", "<STR_LIT>", ",", "{", "OpTy", "}", ",", "{", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "OpZ", ",", "OpX", ",", "OpY", "}", ")", ";"], "ground_truth": ["IC", ".", "replaceInstUsesWith", "(", "*", "User", ",", "V", ")", ";"], "File": "ARMTargetTransformInfo14", "Func": "instCombineIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18742, "Length": 406, "Cover_Rate": 0.40763052208835343, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128d", ")", "__builtin_ia32_movsd", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__builtin_ia32_cmplesd", "(", "(", "__v2df", ")", "__B", ",", "(", "__v2df", ")", "__A", ")", ")", ";"], "ground_truth": ["}"], "File": "emmintrin4", "Func": "_mm_cmpge_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18743, "Length": 29, "Cover_Rate": 0.6170212765957447, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "base_address", "=", "gen_rtx_MEM", "(", "Pmode", ",", "pointer", ")", ";", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "if", "(", "ix86_save_reg", "(", "regno", ",", "maybe_eh_return", ")", ")", "{", "if", "(", "TARGET_64BIT", "&&", "offset", "!=", "trunc_int_for_mode", "(", "offset", ",", "SImode", ")", ")", "{"], "ground_truth": ["rtx", "r11", ";"], "File": "i3863", "Func": "ix86_emit_restore_regs_using_mov", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18744, "Length": 50, "Cover_Rate": 0.3597122302158273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCStreamer", "*", "createMCStreamer", "(", "const", "Triple", "&", "T", ",", "MCContext", "&", "Context", ",", "std", "::", "unique_ptr", "<", "MCAsmBackend", ">", "&&", "MAB", ",", "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "&&", "OW", ",", "std", "::", "unique_ptr", "<", "MCCodeEmitter", ">", "&&", "Emitter", ",", "bool", "RelaxAll", ")", "{"], "ground_truth": ["return", "createELFStreamer", "(", "Context", ",", "std", "::", "move", "(", "MAB", ")", ",", "std", "::", "move", "(", "OW", ")", ",", "std", "::", "move", "(", "Emitter", ")", ",", "RelaxAll", ")", ";"], "File": "AVRMCTargetDesc11", "Func": "createMCStreamer", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18745, "Length": 74, "Cover_Rate": 0.9866666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StoredVal", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "StoredVal", ")", ";", "return", "DAG", ".", "getStore", "(", "St", "->", "getChain", "(", ")", ",", "dl", ",", "StoredVal", ",", "St", "->", "getBasePtr", "(", ")", ",", "St", "->", "getPointerInfo", "(", ")", ",", "St", "->", "getAlignment", "(", ")", ",", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "}", "if", "(", "St", "->", "isTruncatingStore", "(", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "StoredVal", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "StoredVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "StoredVal", ",", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["StoredVal", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "StoredVal", ")", ";"], "File": "X86ISelLowering223", "Func": "LowerStore", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18746, "Length": 115, "Cover_Rate": 0.3203342618384401, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["return", "DecodeDPRRegisterClass", "(", "Inst", ",", "RegNo", ",", "Address", ",", "Decoder", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeDPR_VFP2RegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18747, "Length": 23, "Cover_Rate": 0.5227272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "ix86_emit_restore_regs_using_pop", "(", "void", ")", "{", "unsigned", "int", "regno", ";", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "if", "(", "!", "SSE_REGNO_P", "(", "regno", ")", "&&", "ix86_save_reg", "(", "regno", ",", "false", ")", ")", "ix86_emit_restore_reg_using_pop", "(", "gen_rtx_REG", "(", "word_mode", ",", "regno", ")", ")", ";"], "ground_truth": ["}"], "File": "i3864", "Func": "ix86_emit_restore_regs_using_pop", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18748, "Length": 50, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "HasAligna", "=", "(", "MFI", "->", "getMaxAlignment", "(", ")", ">", "getStackAlignment", "(", ")", ")", ";", "if", "(", "!", "HasAlloca", "||", "!", "HasAligna", ")", "return", ";", "unsigned", "LFS", "=", "MFI", "->", "getLocalFrameSize", "(", ")", ";", "int", "Offset", "=", "-", "LFS", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "MFI", "->", "getObjectIndexEnd", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "!", "MFI", "->", "isSpillSlotObjectIndex", "(", "i", ")", "||", "MFI", "->", "isDeadObjectIndex", "(", "i", ")", ")", "continue", ";", "int", "S", "=", "MFI", "->", "getObjectSize", "(", "i", ")", ";", "LFS", "+=", "S", ";", "Offset", "-=", "S", ";", "MFI", "->", "mapLocalFrameObject", "(", "i", ",", "Offset", ")", ";", "}", "MFI", "->", "setLocalFrameSize", "(", "LFS", ")", ";", "unsigned", "A", "=", "MFI", "->", "getLocalFrameMaxAlign", "(", ")", ";", "assert", "(", "A", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "A", "==", "<NUM_LIT>", ")", "MFI", "->", "setLocalFrameMaxAlign", "(", "<NUM_LIT>", ")", ";", "MFI", "->", "setUseLocalStackAllocationBlock", "(", "true", ")", ";"], "ground_truth": ["}"], "File": "HexagonFrameLowering", "Func": "processFunctionBeforeFrameFinalized", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18749, "Length": 156, "Cover_Rate": 0.8210526315789474, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCContext", "&", "Ctx", "=", "getContext", "(", ")", ";", "MCSymbol", "*", "TmpLabel", "=", "Ctx", ".", "createTempSymbol", "(", "<STR_LIT>", ",", "true", ",", "false", ")", ";", "Out", ".", "EmitLabel", "(", "TmpLabel", ")", ";", "MCOperand", "DestReg", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "<ISA_LIT>MCExpr", "*", "Symbol", "=", "<ISA_LIT>MCExpr", "::", "create", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getExpr", "(", ")", ",", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_PCREL_HI", ",", "Ctx", ")", ";", "emitToStreamer", "(", "Out", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addOperand", "(", "DestReg", ")", ".", "addExpr", "(", "Symbol", ")", ")", ";", "const", "MCExpr", "*", "RefToLinkTmpLabel", "=", "<ISA_LIT>MCExpr", "::", "create", "(", "MCSymbolRefExpr", "::", "create", "(", "TmpLabel", ",", "Ctx", ")", ",", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_PCREL_LO", ",", "Ctx", ")", ";", "emitToStreamer", "(", "Out", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addOperand", "(", "DestReg", ")", ".", "addOperand", "(", "DestReg", ")", ".", "addExpr", "(", "RefToLinkTmpLabel", ")", ")", ";"], "ground_truth": ["}"], "File": "RISCVAsmParser", "Func": "emitLoadLocalAddress", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18750, "Length": 138, "Cover_Rate": 0.8679245283018868, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "mips_autovectorize_vector_sizes", "(", "vector_sizes", "*", "sizes", ")", "{", "if", "(", "ISA_HAS_MSA", ")", "sizes", "->", "safe_push", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "mips7", "Func": "mips_autovectorize_vector_sizes", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18751, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "signedDecoder", "<", "<NUM_LIT>", ">", "(", "MI", ",", "tmp", ",", "Decoder", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "HexagonDepDecoders1", "Func": "s3_0ImmDecoder", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18752, "Length": 18, "Cover_Rate": 0.4864864864864865, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "false", ";", "}", "if", "(", "(", "AlignMask", "&", "Offset", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["return", "HII", "->", "isValidOffset", "(", "MI", "->", "getOpcode", "(", ")", ",", "Offset", ",", "HRI", ",", "false", ")", ";"], "File": "HexagonOptAddrMode (2)", "Func": "isValidOffset", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18753, "Length": 37, "Cover_Rate": 0.31092436974789917, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "*", "MF", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "MachineFrameInfo", "*", "FrameInfo", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "ST", ".", "getInstrInfo", "(", ")", ")", ";", "MachineOperand", "&", "FIOp", "=", "MI", "->", "getOperand", "(", "FIOperandNum", ")", ";"], "ground_truth": ["int", "Index", "=", "MI", "->", "getOperand", "(", "FIOperandNum", ")", ".", "getIndex", "(", ")", ";"], "File": "SIRegisterInfo102", "Func": "eliminateFrameIndex", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18754, "Length": 68, "Cover_Rate": 0.3695652173913043, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AlignBranchType", ".", "addKind", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "<ISA_LIT>AlignBranchBoundary", ".", "getNumOccurrences", "(", ")", ")", "AlignBoundary", "=", "assumeAligned", "(", "<ISA_LIT>AlignBranchBoundary", ")", ";", "if", "(", "<ISA_LIT>AlignBranch", ".", "getNumOccurrences", "(", ")", ")", "AlignBranchType", "=", "<ISA_LIT>AlignBranchKindLoc", ";", "if", "(", "<ISA_LIT>PadMaxPrefixSize", ".", "getNumOccurrences", "(", ")", ")", "TargetPrefixMax", "=", "<ISA_LIT>PadMaxPrefixSize", ";"], "ground_truth": ["}"], "File": "X86AsmBackend (2)1", "Func": "X86AsmBackend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18755, "Length": 48, "Cover_Rate": 0.41739130434782606, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AMDGPUSubtarget", "::", "AMDGPUSubtarget", "(", "StringRef", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ")", ":", "AMDGPUGenSubtargetInfo", "(", "TT", ",", "GPU", ",", "FS", ")", ",", "DevName", "(", "GPU", ")", ",", "Is64bit", "(", "false", ")", ",", "DumpCode", "(", "false", ")", ",", "R600ALUInst", "(", "false", ")", ",", "HasVertexCache", "(", "false", ")", ",", "TexVTXClauseSize", "(", "<NUM_LIT>", ")", ",", "Gen", "(", "AMDGPUSubtarget", "::", "R600", ")", ",", "FP64", "(", "false", ")", ",", "CaymanISA", "(", "false", ")", ",", "EnableIRStructurizer", "(", "true", ")", ",", "EnableIfCvt", "(", "true", ")", ",", "WavefrontSize", "(", "<NUM_LIT>", ")", ",", "CFALUBug", "(", "false", ")", ",", "LocalMemorySize", "(", "<NUM_LIT>", ")", ",", "InstrItins", "(", "getInstrItineraryForCPU", "(", "GPU", ")", ")", "{"], "ground_truth": ["ParseSubtargetFeatures", "(", "GPU", ",", "FS", ")", ";"], "File": "AMDGPUSubtarget17", "Func": "AMDGPUSubtarget", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18756, "Length": 110, "Cover_Rate": 0.7333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32_t", "upper", "=", "uint32_t", "(", "SplatVal", ">>", "<NUM_LIT>", ")", ";", "uint32_t", "lower", "=", "uint32_t", "(", "SplatVal", ")", ";", "if", "(", "upper", "==", "lower", ")", "{", "SDValue", "Val", "=", "DAG", ".", "getTargetConstant", "(", "upper", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Val", ",", "Val", ",", "Val", ",", "Val", ")", ")", ";", "}", "else", "{", "bool", "upper_special", ",", "lower_special", ";", "upper_special", "=", "(", "upper", "==", "<NUM_LIT>", "||", "upper", "==", "<NUM_LIT>", "||", "upper", "==", "<NUM_LIT>", ")", ";", "lower_special", "=", "(", "lower", "==", "<NUM_LIT>", "||", "lower", "==", "<NUM_LIT>", "||", "lower", "==", "<NUM_LIT>", ")", ";", "if", "(", "lower_special", "&&", "upper_special", ")", "{", "SDValue", "UpperVal", "=", "DAG", ".", "getConstant", "(", "upper", ",", "<STR_LIT>", ")", ";", "SDValue", "LowerVal", "=", "DAG", ".", "getConstant", "(", "lower", ",", "<STR_LIT>", ")", ";", "SDValue", "BV", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "UpperVal", ",", "LowerVal", ",", "UpperVal", ",", "LowerVal", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "BV", ")", ";", "}", "SDValue", "LO32", ";", "SDValue", "HI32", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "ShufBytes", ";", "SDValue", "Result", ";", "if", "(", "!", "lower_special", ")", "{", "SDValue", "LO32C", "=", "DAG", ".", "getConstant", "(", "lower", ",", "<STR_LIT>", ")", ";", "LO32", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LO32C", ",", "LO32C", ",", "LO32C", ",", "LO32C", ")", ")", ";", "}", "if", "(", "!", "upper_special", ")", "{", "SDValue", "HI32C", "=", "DAG", ".", "getConstant", "(", "upper", ",", "<STR_LIT>", ")", ";", "HI32", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "HI32C", ",", "HI32C", ",", "HI32C", ",", "HI32C", ")", ")", ";", "}", "if", "(", "lower_special", ")", "LO32", "=", "HI32", ";", "if", "(", "upper_special", ")", "HI32", "=", "LO32", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "uint64_t", "val", "=", "<NUM_LIT>", ";", "for", "(", "int", "j", "=", "<NUM_LIT>", ";", "j", "<", "<NUM_LIT>", ";", "++", "j", ")", "{", "SDValue", "V", ";", "bool", "process_upper", ",", "process_lower", ";", "val", "<<=", "<NUM_LIT>", ";", "process_upper", "=", "(", "upper_special", "&&", "(", "i", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";", "process_lower", "=", "(", "lower_special", "&&", "(", "i", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";", "if", "(", "process_upper", "||", "process_lower", ")", "{", "if", "(", "(", "process_upper", "&&", "upper", "==", "<NUM_LIT>", ")", "||", "(", "process_lower", "&&", "lower", "==", "<NUM_LIT>", ")", ")", "val", "|=", "<NUM_LIT>", ";", "else", "if", "(", "(", "process_upper", "&&", "upper", "==", "<NUM_LIT>", ")", "||", "(", "process_lower", "&&", "lower", "==", "<NUM_LIT>", ")", ")", "val", "|=", "<NUM_LIT>", ";", "else", "if", "(", "(", "process_upper", "&&", "upper", "==", "<NUM_LIT>", ")", "||", "(", "process_lower", "&&", "lower", "==", "<NUM_LIT>", ")", ")", "val", "|=", "(", "j", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "}", "else", "val", "|=", "i", "*", "<NUM_LIT>", "+", "j", "+", "(", "(", "i", "&", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ")", ";", "}", "ShufBytes", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "val", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "SPUISelLowering11", "Func": "LowerV2I64Splat", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18757, "Length": 505, "Cover_Rate": 0.8319604612850082, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "c4x_O_constant", "(", "rtx", "op", ")", "{", "return", "c4x_immed_int_constant", "(", "op", ")", "&&", "IS_HIGH_CONST", "(", "INTVAL", "(", "op", ")", ")", ";"], "ground_truth": ["}"], "File": "c4x1", "Func": "c4x_O_constant", "Target": "c4x", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 18758, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MFI", "->", "setOffsetAdjustment", "(", "-", "NumBytes", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "I", "=", "std", "::", "next", "(", "MF", ".", "begin", "(", ")", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "I", "->", "addLiveIn", "(", "<STR_LIT>", ")", ";", "}", "else", "NumBytes", "=", "StackSize", "-", "<ISA_LIT>FI", "->", "getCalleeSavedFrameSize", "(", ")", ";", "while", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "++", "MBBI", ";", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "NumBytes", ")", "{", "if", "(", "NumBytes", ")", "{", "MachineInstr", "*", "MI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "NumBytes", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "MSP430FrameLowering25", "Func": "emitPrologue", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18759, "Length": 204, "Cover_Rate": 0.546916890080429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "get<ISA_LIT>ArchVersion", "(", ")", ">=", "<STR_LIT>", "::", "V5", ";"], "ground_truth": ["}"], "File": "HexagonSubtarget (2)1", "Func": "hasV5Ops", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18760, "Length": 10, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_cmplt_epu32_mask", "(", "__m256i", "__X", ",", "__m256i", "__Y", ")", "{", "return", "(", "__mmask8", ")", "__builtin_ia32_ucmpd256_mask", "(", "(", "__v8si", ")", "__X", ",", "(", "__v8si", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin4", "Func": "_mm256_cmplt_epu32_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18761, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vhcaddq_rot270_s8", "(", "int8x16_t", "__a", ",", "int8x16_t", "__b", ")", "{"], "ground_truth": ["return", "__builtin_mve_vhcaddq_rot270_sv16qi", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "mve___arm_vhcaddq_rot270_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18762, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SCEVLess", "(", "ScalarEvolution", "*", "SE", ")", ":", "SE", "(", "SE", ")", "{"], "ground_truth": ["}"], "File": "PPCLoopPreIncPrep10", "Func": "SCEVLess", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18763, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "Head", "=", "Name", ".", "slice", "(", "Start", ",", "Next", ")", ";", "unsigned", "RegNum", "=", "matchSVEVectorNameAlias", "(", "Head", ")", ";", "if", "(", "RegNum", ")", "{", "if", "(", "Next", "!=", "StringRef", "::", "npos", ")", "{", "Kind", "=", "Name", ".", "slice", "(", "Next", ",", "StringRef", "::", "npos", ")", ";", "if", "(", "!", "isValidSVEKind", "(", "Kind", ")", ")", "{", "if", "(", "Expected", ")", "TokError", "(", "<STR_LIT>", ")", ";", "return", "-", "<NUM_LIT>", ";", "}", "}", "return", "RegNum", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser59", "Func": "tryMatchSVEVectorRegister", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18764, "Length": 75, "Cover_Rate": 0.5102040816326531, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SDValue", "Result", "=", "PerformADDCombineWithOperands", "(", "N", ",", "N0", ",", "N1", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Result", ";"], "ground_truth": ["return", "PerformADDCombineWithOperands", "(", "N", ",", "N1", ",", "N0", ",", "DCI", ",", "Subtarget", ")", ";"], "File": "ARMISelLowering103", "Func": "PerformADDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18765, "Length": 35, "Cover_Rate": 0.3181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "useLoadStackGuardNode", "(", ")", "const", "{"], "ground_truth": ["return", "true", ";"], "File": "AArch64ISelLowering (2)1", "Func": "useLoadStackGuardNode", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18766, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int8x16_t", ")", "__builtin_neon_vmaxsv16qi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vmaxq_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18767, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetAsmStreamer", "::", "emitIntTextAttribute", "(", "unsigned", "Attribute", ",", "unsigned", "IntValue", ",", "StringRef", "StringValue", ")", "{"], "ground_truth": ["}"], "File": "RISCVTargetStreamer", "Func": "emitIntTextAttribute", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18768, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>MachineCFGStructurizer", "::", "isCondBranch", "(", "MachineInstr", "*", "MI", ")", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "R600MachineCFGStructurizer", "Func": "isCondBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18769, "Length": 22, "Cover_Rate": 0.46808510638297873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasXMMInt", "(", ")", "const", "{"], "ground_truth": ["return", "hasSSE2", "(", ")", "||", "hasAVX", "(", ")", ";"], "File": "X86Subtarget105", "Func": "hasXMMInt", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18770, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TT", ".", "isOSBinFormatCOFF", "(", ")", ")", "return", "std", "::", "make_unique", "<", "<ISA_LIT>_COFFTargetObjectFile", ">", "(", ")", ";", "return", "std", "::", "make_unique", "<", "<ISA_LIT>_ELFTargetObjectFile", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "AArch64TargetMachine1", "Func": "createTLOF", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18771, "Length": 29, "Cover_Rate": 0.46774193548387094, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "sh_cannot_substitute_mem_equiv_p", "(", "rtx", ")", "{", "if", "(", "TARGET_SHMEDIA", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "sh4", "Func": "sh_cannot_substitute_mem_equiv_p", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18772, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isUnalignedLoadStore", "(", "unsigned", "Opc", ")", "{"], "ground_truth": ["return", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ";"], "File": "MipsAsmPrinter100", "Func": "isUnalignedLoadStore", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18773, "Length": 105, "Cover_Rate": 0.6818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LF", ".", "initialize", "(", "MBB", ")", ";", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DstReg", ")", "||", "MRI", "->", "getRegClass", "(", "DstReg", ")", "!=", "&", "<STR_LIT>", ")", "continue", ";", "if", "(", "MRI", "->", "use_empty", "(", "DstReg", ")", ")", "{", "DeadCopies", ".", "push_back", "(", "&", "MI", ")", ";", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", ")", ";", "MRI", "->", "setRegClass", "(", "DstReg", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "continue", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "assert", "(", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", "||", "!", "isLaneMaskReg", "(", "SrcReg", ")", ")", "{", "assert", "(", "TII", "->", "getRegisterInfo", "(", ")", ".", "getRegSizeInBits", "(", "SrcReg", ",", "*", "MRI", ")", "==", "<NUM_LIT>", ")", ";", "unsigned", "TmpReg", "=", "createLaneMaskReg", "(", "*", "MF", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "TmpReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "TmpReg", ")", ";", "SrcReg", "=", "TmpReg", ";", "}", "MachineBasicBlock", "*", "PostDomBound", "=", "&", "MBB", ";", "for", "(", "MachineInstr", "&", "Use", ":", "MRI", "->", "use_instructions", "(", "DstReg", ")", ")", "{", "PostDomBound", "=", "PDT", "->", "findNearestCommonDominator", "(", "PostDomBound", ",", "Use", ".", "getParent", "(", ")", ")", ";", "}"], "ground_truth": ["unsigned", "FoundLoopLevel", "=", "LF", ".", "findLoop", "(", "PostDomBound", ")", ";"], "File": "SILowerI1Copies21", "Func": "lowerCopiesToI1", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18774, "Length": 301, "Cover_Rate": 0.6840909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>DAGToDAGISel", "(", "TargetMachine", "&", "TM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", ":", "SelectionDAGISel", "(", "TM", ",", "OptLevel", ")", "{", "AMDGPUA<ISA_LIT>", "=", "<STR_LIT>", "(", "TM", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG22", "Func": "AMDGPUDAGToDAGISel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18775, "Length": 28, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "ALL_REGS", ":", "case", "FP_REGS", ":", "case", "FP_LO_REGS", ":", "return", "aarch64_vector_mode_p", "(", "mode", ")", "?", "(", "GET_MODE_SIZE", "(", "mode", ")", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ":", "(", "GET_MODE_SIZE", "(", "mode", ")", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "case", "STACK_REG", ":", "return", "<NUM_LIT>", ";", "case", "NO_REGS", ":"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "aarch642", "Func": "aarch64_class_max_nregs", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18776, "Length": 49, "Cover_Rate": 0.5764705882352941, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "DAG", ".", "getTargetConstant", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", "}", ";", "SDValue", "CurrentTEB", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "Ops", ")", ";", "SDValue", "TEB", "=", "CurrentTEB", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "CurrentTEB", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "TLSArray", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TEB", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "TLSArray", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "Chain", ",", "TLSArray", ",", "MachinePointerInfo", "(", ")", ")", ";", "SDValue", "TLSIndex", "=", "DAG", ".", "getTargetExternalSymbol", "(", "<STR_LIT>", ",", "PtrVT", ",", "<STR_LIT>", ")", ";", "TLSIndex", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TLSIndex", ")", ";", "TLSIndex", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "Chain", ",", "TLSIndex", ",", "MachinePointerInfo", "(", ")", ")", ";", "SDValue", "Slot", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TLSIndex", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "TLS", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "Chain", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TLSArray", ",", "Slot", ")", ",", "MachinePointerInfo", "(", ")", ")", ";"], "ground_truth": ["const", "auto", "*", "GA", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "LowerGlobalTLSAddressWindows", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18777, "Length": 288, "Cover_Rate": 0.6329670329670329, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "llvm", "::", "isImageReadOnly", "(", "const", "llvm", "::", "Value", "&", "val", ")", "{", "if", "(", "const", "Argument", "*", "arg", "=", "dyn_cast", "<", "Argument", ">", "(", "&", "val", ")", ")", "{", "const", "Function", "*", "func", "=", "arg", "->", "getParent", "(", ")", ";"], "ground_truth": ["std", "::", "vector", "<", "unsigned", ">", "annot", ";"], "File": "NVPTXUtilities13", "Func": "isImageReadOnly", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18778, "Length": 49, "Cover_Rate": 0.44545454545454544, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "TargetLoweringObjectFileELF", "(", ")", ";", "case", "<ISA_LIT>Subtarget", "::", "isMingw", ":", "case", "<ISA_LIT>Subtarget", "::", "isCygwin", ":", "case", "<ISA_LIT>Subtarget", "::", "isWindows", ":", "return", "new", "TargetLoweringObjectFileCOFF", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "X86ISelLowering94", "Func": "createTLOF", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18779, "Length": 29, "Cover_Rate": 0.3815789473684211, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "Emit<ISA_LIT>MappingSymbol", "(", ")", "{"], "ground_truth": ["if", "(", "LastEMS", "==", "EMS_<ISA_LIT>", ")", "return", ";"], "File": "ARMELFStreamer (2)", "Func": "EmitARMMappingSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18780, "Length": 13, "Cover_Rate": 0.5652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addVectorPred", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "VideocoreAsmParser", "Func": "addVectorPred", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18781, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vuzp_p8", "(", "poly8x8_t", "__a", ",", "poly8x8_t", "__b", ")", "{", "poly8x8x2_t", "__rv", ";", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint8x8_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint8x8_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "ground_truth": ["__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint8x8_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "File": "arm", "Func": "neon_vuzp_p8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18782, "Length": 117, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setSavedGPRFrameSize", "(", "unsigned", "bytes", ")", "{"], "ground_truth": ["SavedGPRFrameSize", "=", "bytes", ";"], "File": "RISCVMachineFunctionInfo3", "Func": "setSavedGPRFrameSize", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18783, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "Function", "::", "ExternalLinkage", ":", "O", "<<", "<STR_LIT>", "<<", "CurrentFnName", "<<", "'\\n'", ";", "break", ";", "case", "Function", "::", "WeakAnyLinkage", ":", "case", "Function", "::", "WeakODRLinkage", ":", "case", "Function", "::", "LinkOnceAnyLinkage", ":", "case", "Function", "::", "LinkOnceODRLinkage", ":", "O", "<<", "<STR_LIT>", "<<", "CurrentFnName", "<<", "'\\n'", ";", "O", "<<", "<STR_LIT>", "<<", "CurrentFnName", "<<", "'\\n'", ";", "break", ";", "}", "printVisibility", "(", "CurrentFnName", ",", "F", "->", "getVisibility", "(", ")", ")", ";", "EmitAlignment", "(", "F", "->", "hasFnAttr", "(", "Attribute", "::", "OptimizeForSize", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "F", ")", ";", "O", "<<", "CurrentFnName", "<<", "<STR_LIT>", ";", "DW", "->", "BeginFunction", "(", "&", "MF", ")", ";", "MachineFunction", "::", "iterator", "I", "=", "MF", ".", "begin", "(", ")", ";", "if", "(", "++", "I", "==", "MF", ".", "end", "(", ")", "&&", "MF", ".", "front", "(", ")", ".", "empty", "(", ")", ")", "O", "<<", "<STR_LIT>", ";", "for", "(", "MachineFunction", "::", "const_iterator", "I", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "!=", "MF", ".", "begin", "(", ")", ")", "{", "printBasicBlockLabel", "(", "I", ",", "true", ",", "true", ",", "VerboseAsm", ")", ";", "O", "<<", "'\\n'", ";", "}", "for", "(", "MachineBasicBlock", "::", "const_iterator", "II", "=", "I", "->", "begin", "(", ")", ",", "IE", "=", "I", "->", "end", "(", ")", ";"], "ground_truth": ["II", "!=", "IE", ";", "++", "II", ")", "{"], "File": "PPCAsmPrinter30", "Func": "runOnMachineFunction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18784, "Length": 220, "Cover_Rate": 0.6586826347305389, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__attribute__", "(", "(", "__mode__", "(", "DI", ")", ")", ")", ";", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "__vis_write_gsr", "(", "__i64", "__A", ")", "{", "__builtin_vis_write_gsr", "(", "__A", ")", ";"], "ground_truth": ["}"], "File": "visintrin", "Func": "__vis_write_gsr", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18785, "Length": 35, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__a", "=", "vec_splat", "(", "__A", ",", "<NUM_LIT>", ")", ";", "__c", "=", "vec_rsqrte", "(", "__a", ")", ";", "return", "(", "vec_sel", "(", "__A", ",", "__c", ",", "__mask", ")", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin2", "Func": "_mm_rsqrt_ss", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18786, "Length": 29, "Cover_Rate": 0.4142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Idx", "=", "Op", ".", "getNode", "(", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op", ".", "getNode", "(", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "is128BitVector", "(", ")", "&&", "Vec", ".", "getNode", "(", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "is256BitVector", "(", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Idx", ")", ")", "{"], "ground_truth": ["unsigned", "IdxVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "Idx", ")", "->", "getZExtValue", "(", ")", ";"], "File": "X86ISelLowering233", "Func": "LowerEXTRACT_SUBVECTOR", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18787, "Length": 70, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "for", "(", "const", "MachineInstr", "&", "Use", ":", "MRI", ".", "use_nodbg_instructions", "(", "Dst", ")", ")", "{", "if", "(", "!", "hasSourceMods", "(", "Use", ")", ")", "return", "false", ";", "if", "(", "!", "opMustUseVOP3Encoding", "(", "Use", ",", "MRI", ")", ")", "{", "if", "(", "++", "NumMayIncreaseSize", ">", "CostThreshold", ")", "return", "false", ";", "}", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUCombinerHelper", "Func": "allUsesHaveSourceMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18788, "Length": 67, "Cover_Rate": 0.7444444444444445, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Offs", "=", "AM", ".", "BaseOffs", ";", "if", "(", "AM", ".", "BaseGV", "&&", "!", "AM", ".", "HasBaseReg", "&&", "AM", ".", "Scale", "==", "<NUM_LIT>", "&&", "Offs", "==", "<NUM_LIT>", ")", "{", "return", "true", ";", "}", "if", "(", "isa", "<", "PointerType", ">", "(", "Ty", ")", "&&", "AS", "==", "<STR_LIT>", ")", "{", "return", "false", ";", "}"], "ground_truth": ["if", "(", "Offs", "<", "<NUM_LIT>", ")", "Offs", "=", "-", "Offs", ";"], "File": "AVRISelLowering16", "Func": "isLegalAddressingMode", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18789, "Length": 63, "Cover_Rate": 0.5080645161290323, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CC_<ISA_LIT>", "(", "MF", ".", "getDataLayout", "(", ")", ",", "i", ",", "ArgVT", ",", "ArgVT", ",", "CCValAssign", "::", "Full", ",", "ArgFlags", ",", "CCInfo", ",", "Outs", "[", "i", "]", ".", "IsFixed", ",", "IsRet", ",", "OrigTy", ")", ")", "{"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "i", "<<", "<STR_LIT>", "<<", "EVT", "(", "ArgVT", ")", ".", "getEVTString", "(", ")", "<<", "<STR_LIT>", ")", ";"], "File": "RISCVISelLowering10", "Func": "analyzeOutputArgs", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18790, "Length": 61, "Cover_Rate": 0.3567251461988304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Val", "=", "OutVals", "[", "i", "]", ";", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "<STR_LIT>", "&&", "VA", ".", "getValVT", "(", ")", "==", "<STR_LIT>", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "else", "{", "Val", "=", "convertValVTToLocVT", "(", "DAG", ",", "Val", ",", "VA", ",", "DL", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "VA", ".", "getLocReg", "(", ")", ",", "Val", ",", "Glue", ")", ";", "Glue", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}", "}", "RetOps", "[", "<NUM_LIT>", "]", "=", "Chain", ";", "if", "(", "Glue", ".", "getNode", "(", ")", ")", "{", "RetOps", ".", "push_back", "(", "Glue", ")", ";", "}", "const", "Function", "&", "Func", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ";", "if", "(", "Func", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "RetOps", ")", ";"], "File": "LC2200ISelLowering", "Func": "LowerReturn", "Target": "LC2200", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18791, "Length": 191, "Cover_Rate": 0.5753012048192772, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Insn", ")", "<<", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "MipsDisassembler27", "Func": "DecodeSimm23Lsl2", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18792, "Length": 25, "Cover_Rate": 0.5434782608695652, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getParser", "(", ")", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "if", "(", "IdVal", "==", "<STR_LIT>", ")", "{", "if", "(", "has<ISA_LIT>64r6", "(", ")", ")", "{", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "return", "parseSetFeature", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "IdVal", "==", "<STR_LIT>", ")", "return", "parseSet<ISA_LIT>0Directive", "(", ")", ";", "if", "(", "IdVal", "==", "<STR_LIT>", ")", "return", "parseSetFeature", "(", "<STR_LIT>", ")", ";", "if", "(", "IdVal", "==", "<STR_LIT>", ")", "return", "parseSetFeature", "(", "<STR_LIT>", ")", ";", "if", "(", "IdVal", "==", "<STR_LIT>", ")", "return", "parseSetFeature", "(", "<STR_LIT>", ")", ";", "if", "(", "IdVal", "==", "<STR_LIT>", ")", "return", "parseSetFeature", "(", "<STR_LIT>", ")", ";", "if", "(", "IdVal", "==", "<STR_LIT>", ")", "return", "parseSetFeature", "(", "<STR_LIT>", ")", ";", "if", "(", "IdVal", "==", "<STR_LIT>", ")", "return", "parseSetFeature", "(", "<STR_LIT>", ")", ";", "if", "(", "IdVal", "==", "<STR_LIT>", ")", "return", "parseSetFeature", "(", "<STR_LIT>", ")", ";", "if", "(", "IdVal", "==", "<STR_LIT>", ")", "return", "parseSetFeature", "(", "<STR_LIT>", ")", ";", "if", "(", "IdVal", "==", "<STR_LIT>", ")", "return", "parseSetFeature", "(", "<STR_LIT>", ")", ";", "if", "(", "IdVal", "==", "<STR_LIT>", ")", "return", "parseSetFeature", "(", "<STR_LIT>", ")", ";", "if", "(", "IdVal", "==", "<STR_LIT>", ")", "return", "parseSetFeature", "(", "<STR_LIT>", ")", ";", "if", "(", "IdVal", "==", "<STR_LIT>", ")", "return", "parseSetFeature", "(", "<STR_LIT>", ")", ";", "if", "(", "IdVal", "==", "<STR_LIT>", ")", "return", "parseSetFeature", "(", "<STR_LIT>", ")", ";", "if", "(", "IdVal", "==", "<STR_LIT>", ")", "return", "parseSetFeature", "(", "<STR_LIT>", ")", ";", "if", "(", "IdVal", "==", "<STR_LIT>", ")", "{", "if", "(", "inMicro<ISA_LIT>Mode", "(", ")", ")", "{", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "return", "parseSetFeature", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "IdVal", "==", "<STR_LIT>", ")", "return", "parseSetFeature", "(", "<STR_LIT>", ")", ";", "if", "(", "IdVal", "==", "<STR_LIT>", ")", "return", "parseSetFeature", "(", "<STR_LIT>", ")", ";", "if", "(", "IdVal", "==", "<STR_LIT>", ")", "return", "parseSetNoDspDirective", "(", ")", ";", "if", "(", "IdVal", "==", "<STR_LIT>", ")", "return", "parseSetFeature", "(", "<STR_LIT>", ")", ";", "if", "(", "IdVal", "==", "<STR_LIT>", ")", "return", "parseSetNo<ISA_LIT>3DDirective", "(", ")", ";", "if", "(", "IdVal", "==", "<STR_LIT>", ")", "return", "parseSetMsaDirective", "(", ")", ";", "if", "(", "IdVal", "==", "<STR_LIT>", ")", "return", "parseSetNoMsaDirective", "(", ")", ";", "if", "(", "IdVal", "==", "<STR_LIT>", ")", "return", "parseSetMtDirective", "(", ")", ";", "if", "(", "IdVal", "==", "<STR_LIT>", ")", "return", "parseSetNoMtDirective", "(", ")", ";", "if", "(", "IdVal", "==", "<STR_LIT>", ")", "return", "parseSetSoftFloatDirective", "(", ")", ";", "if", "(", "IdVal", "==", "<STR_LIT>", ")", "return", "parseSetHardFloatDirective", "(", ")", ";", "if", "(", "IdVal", "==", "<STR_LIT>", "||", "IdVal", "==", "<STR_LIT>", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "reportParseError", "(", "<STR_LIT>", ")", ";", "AreCheriSysRegsAccessible", "=", "IdVal", "==", "<STR_LIT>", ";", "return", "false", ";", "}"], "ground_truth": ["if", "(", "IdVal", "==", "<STR_LIT>", ")", "return", "parseSetFeature", "(", "<STR_LIT>", ")", ";"], "File": "MipsAsmParser47", "Func": "parseDirectiveSet", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18793, "Length": 445, "Cover_Rate": 0.5473554735547356, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isSwitchAll", "(", ")", "const", "{", "return", "Kind", "==", "OpKind", "::", "SwitchAll", ";"], "ground_truth": ["}"], "File": "TPCAsmParser", "Func": "isSwitchAll", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18794, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerGlobalAddress", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "auto", "DL", "=", "DAG", ".", "getDataLayout", "(", ")", ";", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "int64_t", "Offset", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getOffset", "(", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "SDLoc", "(", "Op", ")", ",", "getPointerTy", "(", "DL", ")", ",", "Offset", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "getPointerTy", "(", "DL", ")", ",", "Result", ")", ";"], "File": "MCS51ISelLowering", "Func": "LowerGlobalAddress", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18795, "Length": 97, "Cover_Rate": 0.97, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "SrcVT", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerUINT_TO_FP_v2i32", "(", "Op", ",", "DAG", ",", "Subtarget", ",", "dl", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "assert", "(", "!", "Subtarget", ".", "hasAVX512", "(", ")", ")", ";", "return", "lowerUINT_TO_FP_vXi32", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "}"], "ground_truth": ["}"], "File": "X86ISelLowering (2)6", "Func": "lowerUINT_TO_FP_vec", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18796, "Length": 57, "Cover_Rate": 0.5428571428571428, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "NVPTXISelLowering4", "Func": "IsPTXVectorType", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18797, "Length": 24, "Cover_Rate": 0.32, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setBooleanContents", "(", "ZeroOrOneBooleanContent", ")", ";", "setBooleanVectorContents", "(", "ZeroOrOneBooleanContent", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";"], "ground_truth": ["setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";"], "File": "SystemZISelLowering107", "Func": "SystemZTargetLowering", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18798, "Length": 370, "Cover_Rate": 0.35818005808325265, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "MCPhysReg", "CSGPCRs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ";", "ArrayRef", "<", "MCPhysReg", ">", "CSRegs", ";", "if", "(", "<STR_LIT>", "(", "STI", ".", "getTargetABI", "(", ")", ")", ")", "CSRegs", "=", "CSGPCRs", ";", "else", "CSRegs", "=", "CSGPRs", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "CSRegs", "[", "i", "]", ";", "++", "i", ")", "SavedRegs", ".", "set", "(", "CSRegs", "[", "i", "]", ")", ";", "if", "(", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "hasStdExtF", "(", ")", ")", "{", "const", "MCPhysReg", "*", "Regs", "=", "MF", ".", "getRegInfo", "(", ")", ".", "getCalleeSavedRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "Regs", "[", "i", "]", ";", "++", "i", ")", "if", "(", "<STR_LIT>", ".", "contains", "(", "Regs", "[", "i", "]", ")", "||", "<STR_LIT>", ".", "contains", "(", "Regs", "[", "i", "]", ")", "||", "<STR_LIT>", ".", "contains", "(", "Regs", "[", "i", "]", ")", ")", "SavedRegs", ".", "set", "(", "Regs", "[", "i", "]", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "RISCVFrameLowering21", "Func": "determineCalleeSaves", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18799, "Length": 185, "Cover_Rate": 0.4147982062780269, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "TGALo", ")", ";", "SDValue", "Add", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "Hi", ",", "Ret", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "Add", ",", "Lo", ")", ";", "}", "SDValue", "Offset", ";", "if", "(", "GV", "->", "isDeclaration", "(", ")", ")", "{", "SDValue", "TGA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "TGA", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "TGA", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "TGA", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "SDValue", "TGAHi", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "TGALo", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "TGAHi", ")", ";"], "ground_truth": ["SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "TGALo", ")", ";"], "File": "MipsISelLowering77", "Func": "LowerGlobalTLSAddress", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18800, "Length": 198, "Cover_Rate": 0.3407917383820998, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutStreamer", ".", "EmitLabel", "(", "GlobalEntryLabel", ")", ";", "const", "MCSymbolRefExpr", "*", "GlobalEntryLabelExp", "=", "MCSymbolRefExpr", "::", "Create", "(", "GlobalEntryLabel", ",", "OutContext", ")", ";", "MCSymbol", "*", "TOCSymbol", "=", "OutContext", ".", "GetOrCreateSymbol", "(", "StringRef", "(", "<STR_LIT>", ")", ")", ";", "const", "MCExpr", "*", "TOCDeltaExpr", "=", "MCBinaryExpr", "::", "CreateSub", "(", "MCSymbolRefExpr", "::", "Create", "(", "TOCSymbol", ",", "OutContext", ")", ",", "GlobalEntryLabelExp", ",", "OutContext", ")", ";", "const", "MCExpr", "*", "TOCDeltaHi", "=", "<ISA_LIT>MCExpr", "::", "CreateHa", "(", "TOCDeltaExpr", ",", "false", ",", "OutContext", ")", ";", "EmitToStreamer", "(", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addExpr", "(", "TOCDeltaHi", ")", ")", ";", "const", "MCExpr", "*", "TOCDeltaLo", "=", "<ISA_LIT>MCExpr", "::", "CreateLo", "(", "TOCDeltaExpr", ",", "false", ",", "OutContext", ")", ";", "EmitToStreamer", "(", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addExpr", "(", "TOCDeltaLo", ")", ")", ";", "MCSymbol", "*", "LocalEntryLabel", "=", "OutContext", ".", "CreateTempSymbol", "(", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "LocalEntryLabel", ")", ";", "const", "MCSymbolRefExpr", "*", "LocalEntryLabelExp", "=", "MCSymbolRefExpr", "::", "Create", "(", "LocalEntryLabel", ",", "OutContext", ")", ";", "const", "MCExpr", "*", "LocalOffsetExp", "=", "MCBinaryExpr", "::", "CreateSub", "(", "LocalEntryLabelExp", ",", "GlobalEntryLabelExp", ",", "OutContext", ")", ";", "<ISA_LIT>TargetStreamer", "*", "TS", "=", "static_cast", "<", "<ISA_LIT>TargetStreamer", "*", ">", "(", "OutStreamer", ".", "getTargetStreamer", "(", ")", ")", ";"], "ground_truth": ["if", "(", "TS", ")", "TS", "->", "emitLocalEntry", "(", "CurrentFnSym", ",", "LocalOffsetExp", ")", ";"], "File": "PPCAsmPrinter34", "Func": "EmitFunctionBodyStart", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18801, "Length": 217, "Cover_Rate": 0.8007380073800738, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmlal_n_s16", "(", "int32x4_t", "__a", ",", "int16x4_t", "__b", ",", "int16_t", "__c", ")", "{", "return", "(", "int32x4_t", ")", "__builtin_neon_vmlals_nv4hi", "(", "__a", ",", "__b", ",", "(", "__builtin_neon_hi", ")", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vmlal_n_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18802, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__a", "&", "~", "__b", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vbic_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18803, "Length": 7, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "Disp", ".", "isImm", "(", ")", "&&", "isDisp8", "(", "Disp", ".", "getImm", "(", ")", ")", ")", "{", "EmitByte", "(", "ModRMByte", "(", "<NUM_LIT>", ",", "RegOpcodeField", ",", "BaseRegNo", ")", ",", "CurByte", ",", "OS", ")", ";", "EmitImmediate", "(", "Disp", ",", "<NUM_LIT>", ",", "FK_Data_1", ",", "CurByte", ",", "OS", ",", "Fixups", ")", ";", "return", ";", "}", "EmitByte", "(", "ModRMByte", "(", "<NUM_LIT>", ",", "RegOpcodeField", ",", "BaseRegNo", ")", ",", "CurByte", ",", "OS", ")", ";", "EmitImmediate", "(", "Disp", ",", "<NUM_LIT>", ",", "MCFixupKind", "(", "<STR_LIT>", ")", ",", "CurByte", ",", "OS", ",", "Fixups", ")", ";", "return", ";", "}", "assert", "(", "IndexReg", ".", "getReg", "(", ")", "!=", "<STR_LIT>", "&&", "IndexReg", ".", "getReg", "(", ")", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "bool", "ForceDisp32", "=", "false", ";", "bool", "ForceDisp8", "=", "false", ";", "if", "(", "BaseReg", "==", "<NUM_LIT>", ")", "{", "EmitByte", "(", "ModRMByte", "(", "<NUM_LIT>", ",", "RegOpcodeField", ",", "<NUM_LIT>", ")", ",", "CurByte", ",", "OS", ")", ";", "ForceDisp32", "=", "true", ";", "}", "else", "if", "(", "!", "Disp", ".", "isImm", "(", ")", ")", "{", "EmitByte", "(", "ModRMByte", "(", "<NUM_LIT>", ",", "RegOpcodeField", ",", "<NUM_LIT>", ")", ",", "CurByte", ",", "OS", ")", ";", "ForceDisp32", "=", "true", ";", "}", "else", "if", "(", "Disp", ".", "getImm", "(", ")", "==", "<NUM_LIT>", "&&", "BaseRegNo", "!=", "N86", "::", "EBP", ")", "{", "EmitByte", "(", "ModRMByte", "(", "<NUM_LIT>", ",", "RegOpcodeField", ",", "<NUM_LIT>", ")", ",", "CurByte", ",", "OS", ")", ";", "}", "else", "if", "(", "isDisp8", "(", "Disp", ".", "getImm", "(", ")", ")", ")", "{", "EmitByte", "(", "ModRMByte", "(", "<NUM_LIT>", ",", "RegOpcodeField", ",", "<NUM_LIT>", ")", ",", "CurByte", ",", "OS", ")", ";", "ForceDisp8", "=", "true", ";", "}", "else", "{", "EmitByte", "(", "ModRMByte", "(", "<NUM_LIT>", ",", "RegOpcodeField", ",", "<NUM_LIT>", ")", ",", "CurByte", ",", "OS", ")", ";", "}", "static", "const", "unsigned", "SSTable", "[", "]", "=", "{", "~", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "~", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "~", "<NUM_LIT>", ",", "~", "<NUM_LIT>", ",", "~", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "unsigned", "SS", "=", "SSTable", "[", "Scale", ".", "getImm", "(", ")", "]", ";", "if", "(", "BaseReg", "==", "<NUM_LIT>", ")", "{", "unsigned", "IndexRegNo", ";", "if", "(", "IndexReg", ".", "getReg", "(", ")", ")", "IndexRegNo", "=", "Get<ISA_LIT>RegNum", "(", "IndexReg", ")", ";", "else", "IndexRegNo", "=", "<NUM_LIT>", ";", "EmitSIBByte", "(", "SS", ",", "IndexRegNo", ",", "<NUM_LIT>", ",", "CurByte", ",", "OS", ")", ";", "}", "else", "{", "unsigned", "IndexRegNo", ";", "if", "(", "IndexReg", ".", "getReg", "(", ")", ")", "IndexRegNo", "=", "Get<ISA_LIT>RegNum", "(", "IndexReg", ")", ";", "else", "IndexRegNo", "=", "<NUM_LIT>", ";", "EmitSIBByte", "(", "SS", ",", "IndexRegNo", ",", "Get<ISA_LIT>RegNum", "(", "Base", ")", ",", "CurByte", ",", "OS", ")", ";", "}"], "ground_truth": ["if", "(", "ForceDisp8", ")", "EmitImmediate", "(", "Disp", ",", "<NUM_LIT>", ",", "FK_Data_1", ",", "CurByte", ",", "OS", ",", "Fixups", ")", ";"], "File": "X86MCCodeEmitter64", "Func": "EmitMemModRMByte", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18804, "Length": 418, "Cover_Rate": 0.5192546583850932, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "createAMDGPUPromoteAlloca", "(", "ST", ")", ")", ";", "addPass", "(", "createSROAPass", "(", ")", ")", ";", "}"], "ground_truth": ["TargetPassConfig", "::", "addCodeGenPrepare", "(", ")", ";"], "File": "AMDGPUTargetMachine100", "Func": "addCodeGenPrepare", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18805, "Length": 22, "Cover_Rate": 0.41509433962264153, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint32_t", "*", "Mask", ";", "if", "(", "!", "OutArgs", ".", "empty", "(", ")", "&&", "OutArgs", "[", "<NUM_LIT>", "]", ".", "Flags", "[", "<NUM_LIT>", "]", ".", "isReturned", "(", ")", ")", "{", "Mask", "=", "TRI", ".", "getThisReturnPreservedMask", "(", "MF", ",", "Info", ".", "CallConv", ")", ";", "if", "(", "!", "Mask", ")", "{", "OutArgs", "[", "<NUM_LIT>", "]", ".", "Flags", "[", "<NUM_LIT>", "]", ".", "setReturned", "(", "false", ")", ";"], "ground_truth": ["Mask", "=", "TRI", ".", "getCallPreservedMask", "(", "MF", ",", "Info", ".", "CallConv", ")", ";"], "File": "AArch64CallLowering13", "Func": "getMaskForArgs", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18806, "Length": 76, "Cover_Rate": 0.5891472868217055, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "DivOpc", "=", "IsSigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "const", "SDValue", "&", "Num", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "SDValue", "&", "Den", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "for", "(", "const", "SDNode", "*", "U", ":", "Num", "->", "uses", "(", ")", ")", "{"], "ground_truth": ["if", "(", "U", "->", "getOpcode", "(", ")", "==", "DivOpc", "&&", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", "==", "Num", "&&", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", "==", "Den", ")", "{"], "File": "NVPTXISelLowering (2)1", "Func": "PerformREMCombine", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18807, "Length": 76, "Cover_Rate": 0.33480176211453744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "User", "*", "U", ":", "GV", ".", "users", "(", ")", ")", "Stack", ".", "push_back", "(", "U", ")", ";", "while", "(", "!", "Stack", ".", "empty", "(", ")", ")", "{", "User", "*", "U", "=", "Stack", ".", "pop_back_val", "(", ")", ";", "if", "(", "!", "Visited", ".", "insert", "(", "U", ")", ".", "second", ")", "continue", ";"], "ground_truth": ["if", "(", "Instruction", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "U", ")", ")", "{"], "File": "AMDGPUAlwaysInlinePass12", "Func": "recursivelyVisitUsers", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18808, "Length": 68, "Cover_Rate": 0.3930635838150289, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "continue", ";"], "ground_truth": ["(", "void", ")", "LiveRegs", ".", "insert", "(", "Reg", ")", ";"], "File": "SIMachineScheduler", "Func": "addLiveRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18809, "Length": 22, "Cover_Rate": 0.46808510638297873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AIXAsmPrinter", "(", "TargetMachine", "&", "TM", ",", "std", "::", "unique_ptr", "<", "MCStreamer", ">", "Streamer", ")", ":", "<ISA_LIT>AsmPrinter", "(", "TM", ",", "std", "::", "move", "(", "Streamer", ")", ")", "{"], "ground_truth": ["}"], "File": "PPCAsmPrinter101", "Func": "PPCAIXAsmPrinter", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18810, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "emitSymbolAttribute", "(", "MCSymbol", "*", "Symbol", ",", "MCSymbolAttr", "Attribute", ")", "override", "{"], "ground_truth": ["return", "true", ";"], "File": "PatmosInstrInfo1", "Func": "emitSymbolAttribute", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 18811, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCCodeEmitter", "*", "llvm", "::", "create<ISA_LIT>beMCCodeEmitter", "(", "const", "MCInstrInfo", "&", "MCII", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "<ISA_LIT>MCCodeEmitter", "(", "MRI", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "BPFMCCodeEmitter", "Func": "createBPFbeMCCodeEmitter", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18812, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "KillsOp0", "=", "MI", "->", "killsRegister", "(", "<STR_LIT>", "+", "Op0", ")", ";", "bool", "KillsOp1", "=", "MI", "->", "killsRegister", "(", "<STR_LIT>", "+", "Op1", ")", ";", "moveToTop", "(", "Op0", ",", "I", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "getSTReg", "(", "Op1", ")", ")", ";", "MI", "->", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "getConcreteOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ")", ";"], "ground_truth": ["if", "(", "KillsOp0", ")", "freeStackSlotAfter", "(", "I", ",", "Op0", ")", ";"], "File": "X86FloatingPoint", "Func": "handleCompareFP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18813, "Length": 83, "Cover_Rate": 0.43005181347150256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "llvm", "::", "StringRef", "getPassName", "(", ")", "const", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "LocalAccessorToSharedMemory", "Func": "getPassName", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18814, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutStreamer", ".", "EmitAssemblerFlag", "(", "MCAF_SubsectionsViaSymbols", ")", ";", "}", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "!", "Subtarget", "->", "isTargetCygMing", "(", ")", "&&", "MMI", "->", "callsExternalVAFunctionWithFloatingPointArguments", "(", ")", ")", "{", "StringRef", "SymbolName", "=", "Subtarget", "->", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MCSymbol", "*", "S", "=", "MMI", "->", "getContext", "(", ")", ".", "GetOrCreateSymbol", "(", "SymbolName", ")", ";", "OutStreamer", ".", "EmitSymbolAttribute", "(", "S", ",", "MCSA_Global", ")", ";", "}", "if", "(", "Subtarget", "->", "isTargetCOFF", "(", ")", "&&", "!", "Subtarget", "->", "isTargetEnvMacho", "(", ")", ")", "{", "<ISA_LIT>COFFMachineModuleInfo", "&", "COFFMMI", "=", "MMI", "->", "getObjFileInfo", "<", "<ISA_LIT>COFFMachineModuleInfo", ">", "(", ")", ";", "typedef", "<ISA_LIT>COFFMachineModuleInfo", "::", "externals_iterator", "externals_iterator", ";", "for", "(", "externals_iterator", "I", "=", "COFFMMI", ".", "externals_begin", "(", ")", ",", "E", "=", "COFFMMI", ".", "externals_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "OutStreamer", ".", "BeginCOFFSymbolDef", "(", "CurrentFnSym", ")", ";", "OutStreamer", ".", "EmitCOFFSymbolStorageClass", "(", "COFF", "::", "IMAGE_SYM_CLASS_EXTERNAL", ")", ";", "OutStreamer", ".", "EmitCOFFSymbolType", "(", "COFF", "::", "IMAGE_SYM_DTYPE_FUNCTION", "<<", "COFF", "::", "SCT_COMPLEX_TYPE_SHIFT", ")", ";", "OutStreamer", ".", "EndCOFFSymbolDef", "(", ")", ";", "}", "std", "::", "vector", "<", "const", "MCSymbol", "*", ">", "DLLExportedFns", ",", "DLLExportedGlobals", ";", "const", "TargetLoweringObjectFileCOFF", "&", "TLOFCOFF", "=", "static_cast", "<", "const", "TargetLoweringObjectFileCOFF", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "for", "(", "Module", "::", "const_iterator", "I", "=", "M", ".", "begin", "(", ")", ",", "E", "=", "M", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "if", "(", "I", "->", "hasDLLExportLinkage", "(", ")", ")", "DLLExportedFns", ".", "push_back", "(", "Mang", "->", "getSymbol", "(", "I", ")", ")", ";", "for", "(", "Module", "::", "const_global_iterator", "I", "=", "M", ".", "global_begin", "(", ")", ",", "E", "=", "M", ".", "global_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "if", "(", "I", "->", "hasDLLExportLinkage", "(", ")", ")", "DLLExportedGlobals", ".", "push_back", "(", "Mang", "->", "getSymbol", "(", "I", ")", ")", ";", "if", "(", "!", "DLLExportedGlobals", ".", "empty", "(", ")", "||", "!", "DLLExportedFns", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "TLOFCOFF", ".", "getDrectveSection", "(", ")", ")", ";", "SmallString", "<", "<NUM_LIT>", ">", "name", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "DLLExportedGlobals", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "ground_truth": ["if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", ")", "name", "=", "<STR_LIT>", ";"], "File": "X86AsmPrinter2", "Func": "EmitEndOfAsmFile", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18815, "Length": 360, "Cover_Rate": 0.3287671232876712, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vfma_f64", "(", "float64x1_t", "__a", ",", "float64x1_t", "__b", ",", "float64x1_t", "__c", ")", "{"], "ground_truth": ["return", "(", "float64x1_t", ")", "{", "__builtin_fma", "(", "__b", "[", "<NUM_LIT>", "]", ",", "__c", "[", "<NUM_LIT>", "]", ",", "__a", "[", "<NUM_LIT>", "]", ")", "}", ";"], "File": "arm", "Func": "neon2_vfma_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18816, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>TargetAsmStreamer", "(", "S", ",", "OS", ")", ";"], "ground_truth": ["}"], "File": "Cpu0MCTargetDesc", "Func": "createCpu0AsmTargetStreamer", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18817, "Length": 10, "Cover_Rate": 0.3225806451612903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_reduc_umax_scal_v2si_uu", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vmaxv_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18818, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "LoadOpcode", ",", "StoreOpcode", ";", "getLoadStoreOpcodes", "(", "RC", ",", "LoadOpcode", ",", "StoreOpcode", ")", ";", "addFrameReference", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "get", "(", "StoreOpcode", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ";"], "ground_truth": ["}"], "File": "RISCVInstrInfo (2)1", "Func": "storeRegToStackSlot", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18819, "Length": 44, "Cover_Rate": 0.44, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Align", "&&", "(", "(", "Align", "-", "<NUM_LIT>", ")", "&", "Align", ")", "==", "<NUM_LIT>", ")", ";", "StackOffset", "=", "(", "(", "StackOffset", "+", "Align", "-", "<NUM_LIT>", ")", "&", "~", "(", "Align", "-", "<NUM_LIT>", ")", ")", ";", "unsigned", "Result", "=", "StackOffset", ";"], "ground_truth": ["StackOffset", "+=", "Size", ";"], "File": "HexagonCallingConvLower", "Func": "AllocateStack", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18820, "Length": 45, "Cover_Rate": 0.7627118644067796, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Op1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Amt", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "bool", "IsFSHR", "=", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "{", "assert", "(", "Subtarget", ".", "hasVBMI2", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "IsFSHR", ")", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "APInt", "APIntShiftAmt", ";", "if", "(", "isConstantSplat", "(", "Amt", ",", "APIntShiftAmt", ")", ")", "{", "uint64_t", "ShiftAmt", "=", "APIntShiftAmt", ".", "urem", "(", "VT", ".", "getScalarSizeInBits", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "IsFSHR", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op0", ",", "Op1", ",", "DAG", ".", "getConstant", "(", "ShiftAmt", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "IsFSHR", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op0", ",", "Op1", ",", "Amt", ")", ";", "}", "assert", "(", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "bool", "OptForSize", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ".", "hasOptSize", "(", ")", ";", "if", "(", "!", "OptForSize", "&&", "Subtarget", ".", "isSHLDSlow", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "IsFSHR", ")", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "Amt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Amt", ".", "getValueType", "(", ")", ",", "Amt", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "Amt", ".", "getValueType", "(", ")", ")", ")", ";"], "ground_truth": ["unsigned", "SHDOp", "=", "(", "IsFSHR", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";"], "File": "X86ISelLowering14", "Func": "LowerFunnelShift", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18821, "Length": 262, "Cover_Rate": 0.6968085106382979, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "CodeModel", "::", "Model", "getEffective<ISA_LIT>CodeModel", "(", "Optional", "<", "CodeModel", "::", "Model", ">", "CM", ",", "bool", "JIT", ",", "bool", "Is64Bit", ")", "{", "if", "(", "CM", ")", "{", "if", "(", "*", "CM", "==", "CodeModel", "::", "Tiny", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "return", "*", "CM", ";"], "ground_truth": ["}"], "File": "X86TargetMachine102", "Func": "getEffectiveX86CodeModel", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18822, "Length": 45, "Cover_Rate": 0.6818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "std", "::", "string", ">", "load_ps", "(", "Imm2", "a", ")", "{", "return", "D", "(", "<STR_LIT>", ",", "a", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "disassembler", "Func": "load_ps", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18823, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineModuleInfoMachO", "::", "SymbolListTy", "Stubs", "=", "MMIMacho", ".", "GetFnStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "EmitFunctionStubs", "(", "Stubs", ")", ";", "if", "(", "MAI", "->", "doesSupportExceptionHandling", "(", ")", "&&", "MMI", ")", "{", "const", "std", "::", "vector", "<", "const", "Function", "*", ">", "&", "Personalities", "=", "MMI", "->", "getPersonalities", "(", ")", ";", "for", "(", "std", "::", "vector", "<", "const", "Function", "*", ">", "::", "const_iterator", "I", "=", "Personalities", ".", "begin", "(", ")", ",", "E", "=", "Personalities", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "*", "I", ")", "{", "MCSymbol", "*", "NLPSym", "=", "GetSymbolWithGlobalValueBase", "(", "*", "I", ",", "<STR_LIT>", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "MMIMacho", ".", "getGVStubEntry", "(", "NLPSym", ")", ";", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "Mang", "->", "getSymbol", "(", "*", "I", ")", ",", "true", ")", ";", "}", "}", "}", "Stubs", "=", "MMIMacho", ".", "GetGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getNonLazySymbolPointerSection", "(", ")", ")", ";", "EmitAlignment", "(", "is<ISA_LIT>64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "OutStreamer", ".", "EmitLabel", "(", "Stubs", "[", "i", "]", ".", "first", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "MCSym", "=", "Stubs", "[", "i", "]", ".", "second", ";", "OutStreamer", ".", "EmitSymbolAttribute", "(", "MCSym", ".", "getPointer", "(", ")", ",", "MCSA_IndirectSymbol", ")", ";", "if", "(", "MCSym", ".", "getInt", "(", ")", ")", "OutStreamer", ".", "EmitIntValue", "(", "<NUM_LIT>", ",", "is<ISA_LIT>64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "else", "OutStreamer", ".", "EmitValue", "(", "MCSymbolRefExpr", "::", "Create", "(", "MCSym", ".", "getPointer", "(", ")", ",", "OutContext", ")", ",", "is<ISA_LIT>64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "}", "Stubs", "=", "MMIMacho", ".", "GetHiddenGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getDataSection", "(", ")", ")", ";", "EmitAlignment", "(", "is<ISA_LIT>64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "OutStreamer", ".", "EmitLabel", "(", "Stubs", "[", "i", "]", ".", "first", ")", ";", "OutStreamer", ".", "EmitValue", "(", "MCSymbolRefExpr", "::"], "ground_truth": ["Create", "(", "Stubs", "[", "i", "]", ".", "second", ".", "getPointer", "(", ")", ",", "OutContext", ")", ",", "is<ISA_LIT>64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "PPCAsmPrinter1", "Func": "doFinalization", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18824, "Length": 410, "Cover_Rate": 0.8282828282828283, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "current_frame_info", ".", "initialized", ")", "m32r_compute_frame_size", "(", "get_frame_size", "(", ")", ")", ";", "return", "current_frame_info", ".", "total_size", "==", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "m32r3", "Func": "direct_return", "Target": "m32r", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 18825, "Length": 22, "Cover_Rate": 0.6111111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isProfitableToIfCvt", "(", "MachineBasicBlock", "&", "TMBB", ",", "unsigned", "NumTCycles", ",", "unsigned", "ExtraTCycles", ",", "MachineBasicBlock", "&", "FMBB", ",", "unsigned", "NumFCycles", ",", "unsigned", "ExtraFCycles", ",", "BranchProbability", "Probability", ")", "const", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)", "Func": "isProfitableToIfCvt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18826, "Length": 34, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "attr_type", "dep_type", "=", "get_attr_type", "(", "dep_insn", ")", ";", "attr_type", "type", ";", "if", "(", "dep_type", "==", "TYPE_FLOAD", "||", "dep_type", "==", "TYPE_PCFLOAD", ")", "cost", "--", ";", "else", "if", "(", "(", "dep_type", "==", "TYPE_LOAD_SI", "||", "dep_type", "==", "TYPE_PCLOAD_SI", ")", "&&", "(", "type", "=", "get_attr_type", "(", "insn", ")", ")", "!=", "TYPE_CALL", "&&", "type", "!=", "TYPE_SFUNC", ")", "cost", "--", ";", "if", "(", "get_attr_type", "(", "insn", ")", "==", "TYPE_DYN_SHIFT", "&&", "get_attr_any_int_load", "(", "dep_insn", ")", "==", "ANY_INT_LOAD_YES", "&&", "reg_overlap_mentioned_p", "(", "SET_DEST", "(", "dep_set", ")", ",", "XEXP", "(", "SET_SRC", "(", "single_set", "(", "insn", ")", ")", ",", "<NUM_LIT>", ")", ")", ")", "cost", "++", ";", "else", "if", "(", "cost", "<", "<NUM_LIT>", "&&", "get_attr_insn_class", "(", "dep_insn", ")", "==", "INSN_CLASS_LS_GROUP", "&&", "get_attr_dfp_comp", "(", "insn", ")", "==", "DFP_COMP_YES", ")", "cost", "=", "<NUM_LIT>", ";", "else", "if", "(", "reload_completed", "&&", "get_attr_dfp_comp", "(", "dep_insn", ")", "==", "DFP_COMP_YES", "&&", "(", "use_pat", "=", "single_set", "(", "insn", ")", ")", "&&", "!", "regno_use_in", "(", "REGNO", "(", "SET_DEST", "(", "single_set", "(", "dep_insn", ")", ")", ")", ",", "SET_SRC", "(", "use_pat", ")", ")", ")", "cost", "-=", "<NUM_LIT>", ";", "if", "(", "get_attr_any_fp_comp", "(", "dep_insn", ")", "==", "ANY_FP_COMP_YES", "&&", "get_attr_late_fp_use", "(", "insn", ")", "==", "LATE_FP_USE_YES", ")", "cost", "-=", "<NUM_LIT>", ";", "}", "else", "if", "(", "TARGET_SH4_300", ")", "{", "attr_type", "type", ";", "if", "(", "dep_set", "&&", "cost", ">=", "<NUM_LIT>", "&&", "(", "(", "type", "=", "get_attr_type", "(", "insn", ")", ")", "==", "TYPE_STORE", "||", "type", "==", "TYPE_PSTORE", "||", "type", "==", "TYPE_FSTORE", "||", "type", "==", "TYPE_MAC_MEM", ")", ")", "{", "rtx", "set", "=", "single_set", "(", "insn", ")", ";", "if", "(", "!", "reg_mentioned_p", "(", "SET_SRC", "(", "set", ")", ",", "XEXP", "(", "SET_DEST", "(", "set", ")", ",", "<NUM_LIT>", ")", ")", "&&", "rtx_equal_p", "(", "SET_SRC", "(", "set", ")", ",", "SET_DEST", "(", "dep_set", ")", ")", ")", "{", "cost", "-=", "<NUM_LIT>", ";", "if", "(", "cost", "<", "<NUM_LIT>", "&&", "modified_in_p", "(", "XEXP", "(", "SET_DEST", "(", "set", ")", ",", "<NUM_LIT>", ")", ",", "dep_insn", ")", ")", "cost", "=", "<NUM_LIT>", ";", "}", "}", "}"], "ground_truth": ["}"], "File": "sh", "Func": "sh_adjust_cost", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18827, "Length": 305, "Cover_Rate": 0.49193548387096775, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "preserveCondRegFlags", "(", "CondBr", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Cond", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "BytesAdded", ")", "*", "BytesAdded", "=", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "}", "assert", "(", "TBB", "&&", "FBB", ")", ";", "MachineInstr", "*", "CondBr", "=", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "Opcode", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "FBB", ")", ";", "MachineOperand", "&", "CondReg", "=", "CondBr", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["CondReg", ".", "setIsUndef", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "isUndef", "(", ")", ")", ";"], "File": "SIInstrInfo103", "Func": "insertBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18828, "Length": 100, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "<ISA_LIT>MCExpr", "*", "Expr", "=", "const_cast", "<", "<ISA_LIT>MCExpr", "*", ">", "(", "cast", "<", "<ISA_LIT>MCExpr", ">", "(", "getImm", "(", ")", ")", ")", ";", "int64_t", "Value", ";", "if", "(", "!", "Expr", "->", "evaluateAsAbsolute", "(", "Value", ")", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "Expr", ")", ")", ";", "return", ";", "}"], "ground_truth": ["int64_t", "Extended", "=", "SignExtend64", "(", "Value", ",", "<NUM_LIT>", ")", ";"], "File": "HexagonAsmParser", "Func": "addSignedImmOperands", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18829, "Length": 69, "Cover_Rate": 0.4423076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "LenAdj", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getZExtOrTrunc", "(", "Size", ",", "DL", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", "-", "Adj", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "return", "createMemMemNode", "(", "DAG", ",", "DL", ",", "Op", ",", "Chain", ",", "Dst", ",", "Src", ",", "LenAdj", ",", "Byte", ")", ";"], "ground_truth": ["}"], "File": "SystemZSelectionDAGInfo12", "Func": "emitMemMemReg", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18830, "Length": 59, "Cover_Rate": 0.5315315315315315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HOST_WIDE_INT", "offset", ";", "unsigned", "int", "regno", ",", "i", ",", "num_x_saved", "=", "<NUM_LIT>", ",", "num_f_saved", "=", "<NUM_LIT>", ";", "frame", "=", "&", "cfun", "->", "machine", "->", "frame", ";", "memset", "(", "frame", ",", "<NUM_LIT>", ",", "sizeof", "(", "*", "frame", ")", ")", ";", "for", "(", "regno", "=", "GP_REG_FIRST", ";", "regno", "<=", "GP_REG_LAST", ";", "regno", "++", ")", "if", "(", "loongarch_save_reg_p", "(", "regno", ")", ")", "frame", "->", "mask", "|=", "<NUM_LIT>", "<<", "(", "regno", "-", "GP_REG_FIRST", ")", ",", "num_x_saved", "++", ";", "if", "(", "crtl", "->", "calls_eh_return", ")", "for", "(", "i", "=", "<NUM_LIT>", ";", "(", "regno", "=", "EH_RETURN_DATA_REGNO", "(", "i", ")", ")", "!=", "INVALID_REGNUM", ";", "i", "++", ")", "frame", "->", "mask", "|=", "<NUM_LIT>", "<<", "(", "regno", "-", "GP_REG_FIRST", ")", ",", "num_x_saved", "++", ";", "if", "(", "TARGET_HARD_FLOAT", ")", "for", "(", "regno", "=", "FP_REG_FIRST", ";", "regno", "<=", "FP_REG_LAST", ";", "regno", "++", ")", "if", "(", "loongarch_save_reg_p", "(", "regno", ")", ")", "frame", "->", "fmask", "|=", "<NUM_LIT>", "<<", "(", "regno", "-", "FP_REG_FIRST", ")", ",", "num_f_saved", "++", ";"], "ground_truth": ["offset", "=", "LARCH_STACK_ALIGN", "(", "crtl", "->", "outgoing_args_size", ")", ";"], "File": "loongarch", "Func": "loongarch_compute_frame_info", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18831, "Length": 163, "Cover_Rate": 0.48656716417910445, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>Subtarget", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "TeakSubtarget", "Func": "anchor", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18832, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<STR_LIT>", "(", "SDNode", "*", "N", ")", "{", "ShuffleVectorSDNode", "*", "SVOp", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "N", ")", ";", "unsigned", "Mask", "=", "<NUM_LIT>", ";"], "ground_truth": ["for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "--", "i", ")", "{"], "File": "X86ISelLowering144", "Func": "getShufflePSHUFLWImmediate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18833, "Length": 40, "Cover_Rate": 0.5194805194805194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "SDValue", "ArgValue", ";", "<STR_LIT>", "Flags", "=", "Ins", "[", "i", "]", ".", "Flags", ";", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "{", "fi", "=", "MFI", "->", "CreateFixedObject", "(", "Flags", ".", "getByValSize", "(", ")", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "ArgValue", "=", "DAG", ".", "getFrameIndex", "(", "fi", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "}", "else", "{", "unsigned", "ObjSize", "=", "VA", ".", "getLocVT", "(", ")", ".", "getStoreSize", "(", ")", ";", "assert", "(", "(", "ObjSize", "<=", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "VA", ".", "getLocMemOffset", "(", ")", "<<", "<STR_LIT>", ")", ";", "last_formal_arg_offset", "=", "stack_size", "-", "VA", ".", "getLocMemOffset", "(", ")", "-", "<NUM_LIT>", ";", "fi", "=", "MFI", "->", "CreateFixedObject", "(", "ObjSize", ",", "last_formal_arg_offset", ",", "true", ")", ";", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "fi", "<<", "<STR_LIT>", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "fi", ",", "<STR_LIT>", ")", ";", "ArgValue", "=", "DAG", ".", "getLoad", "(", "VA", ".", "getLocVT", "(", ")", ",", "DL", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "fi", ")", ")", ";", "}", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "OutChains", ".", "push_back", "(", "ArgValue", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "}", "}", "if", "(", "IsVarArg", ")", "{", "<ISA_LIT>FI", "->", "setVarArgsFrameIndex", "(", "MFI", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "last_formal_arg_offset", "-", "<NUM_LIT>", ",", "true", ")", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "ArgLocs", ".", "size", "(", ")", ";", "i", "++", ")", "{", "if", "(", "Ins", "[", "i", "]", ".", "Flags", ".", "isSRet", "(", ")", ")", "{", "unsigned", "Reg", "=", "<ISA_LIT>FI", "->", "getSRetReturnReg", "(", ")", ";", "if", "(", "!", "Reg", ")", "{", "Reg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "getRegClassFor", "(", "<STR_LIT>", ")", ")", ";", "<ISA_LIT>FI", "->", "setSRetReturnReg", "(", "Reg", ")", ";", "}", "SDValue", "Copy", "=", "DAG", ".", "getCopyToReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "DL", ",", "Reg", ",", "InVals", "[", "i", "]", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Copy", ",", "Chain", ")", ";", "}", "}", "if", "(", "!", "OutChains", ".", "empty", "(", ")", ")", "{", "OutChains", ".", "push_back", "(", "Chain", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "OutChains", ")", ";", "}", "return", "Chain", ";"], "ground_truth": ["}"], "File": "P2ISelLowering", "Func": "LowerFormalArguments", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18834, "Length": 399, "Cover_Rate": 0.43042071197411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "APFloat", "RealVal", "(", "FPImm", ".", "Val", ")", ";", "uint32_t", "ImmVal", ";", "A64Imms", "::", "isFPImm", "(", "RealVal", ",", "ImmVal", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "ImmVal", ")", ")", ";"], "File": "AArch64AsmParser13", "Func": "addFMOVImmOperands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18835, "Length": 41, "Cover_Rate": 0.7592592592592593, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getTargetStreamer", "(", ")", ".", "emitARM64WinCFIPrologEnd", "(", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser1", "Func": "parseDirectiveSEHPrologEnd", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18836, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isInlinableIntLiteral", "(", "<ISA_LIT>mm", ")", ")", "O", "<<", "<ISA_LIT>mm", ";"], "ground_truth": ["else", "O", "<<", "formatHex", "(", "static_cast", "<", "uint64_t", ">", "(", "Imm", ")", ")", ";"], "File": "AMDGPUInstPrinter75", "Func": "printImmediateInt16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18837, "Length": 25, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "length", ")", "==", "CONST_INT", ")", "{", "unsigned", "HOST_WIDE_INT", "bytes", "=", "UINTVAL", "(", "length", ")", ";", "unsigned", "int", "align", "=", "UINTVAL", "(", "align_rtx", ")", ";", "if", "(", "align", ">", "UNITS_PER_WORD", ")", "{", "align", "=", "UNITS_PER_WORD", ";", "}", "else", "if", "(", "align", "<", "UNITS_PER_WORD", ")", "{", "if", "(", "UINTVAL", "(", "length", ")", "<=", "MAX_MOVE_BYTES", ")", "{", "move_by_pieces", "(", "dest", ",", "src", ",", "bytes", ",", "align", ",", "RETURN_BEGIN", ")", ";", "return", "true", ";", "}", "else", "return", "false", ";", "}", "if", "(", "UINTVAL", "(", "length", ")", "<=", "<NUM_LIT>", "*", "MAX_MOVE_BYTES", ")", "{", "microblaze_block_move_straight", "(", "dest", ",", "src", ",", "UINTVAL", "(", "length", ")", ")", ";", "return", "true", ";", "}", "else", "if", "(", "optimize", ")", "{", "microblaze_block_move_loop", "(", "dest", ",", "src", ",", "UINTVAL", "(", "length", ")", ")", ";", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "microblaze", "Func": "microblaze_expand_block_move", "Target": "microblaze", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 18838, "Length": 131, "Cover_Rate": 0.8675496688741722, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "dl", "=", "MBBI", "!=", "MBB", ".", "end", "(", ")", "?", "MBBI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "const", "uint64_t", "MaxSubImm", "=", "<NUM_LIT>", ";", "if", "(", "Offset", "<=", "MaxSubImm", ")", "{", "return", "<NUM_LIT>", ";", "}", "else", "{", "unsigned", "OffsetReg", "=", "<STR_LIT>", ";", "unsigned", "OffsetQ1", "=", "(", "unsigned", ")", "(", "Offset", "&", "<NUM_LIT>", ")", ";", "unsigned", "OffsetQ2", "=", "(", "unsigned", ")", "(", "(", "Offset", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", ";", "unsigned", "OffsetQ3", "=", "(", "unsigned", ")", "(", "(", "Offset", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", ";"], "ground_truth": ["unsigned", "OffsetQ4", "=", "(", "unsigned", ")", "(", "(", "Offset", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", ";"], "File": "FISCFrameLowering", "Func": "materializeOffset", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18839, "Length": 105, "Cover_Rate": 0.3387096774193548, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "<ISA_LIT>TargetLowering", "::", "getVecBoolVT", "(", ")", "const", "{", "return", "<STR_LIT>", "(", "<STR_LIT>", ",", "<NUM_LIT>", "*", "Subtarget", ".", "getVectorLength", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "HexagonISelLoweringHVX23", "Func": "getVecBoolVT", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18840, "Length": 23, "Cover_Rate": 0.8518518518518519, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "enableNTBit", "(", "const", "MachineBasicBlock", "::", "iterator", "&", "MI", ")", "const", "{", "return", "enableNamedBit", "(", "MI", ",", "<STR_LIT>", "::", "NT", ")", ";"], "ground_truth": ["}"], "File": "SIMemoryLegalizer11", "Func": "enableNTBit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18841, "Length": 23, "Cover_Rate": 0.92, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "if", "(", "Base", ".", "isReg", "(", ")", ")", "O", "<<", "<STR_LIT>", "<<", "StringRef", "(", "getRegisterName", "(", "Base", ".", "getReg", "(", ")", ")", ")", ".", "lower", "(", ")", "<<", "<STR_LIT>", ";", "if", "(", "Offset", ".", "isExpr", "(", ")", ")", "Offset", ".", "getExpr", "(", ")", "->", "print", "(", "O", ",", "&", "MAI", ")", ";", "else", "{", "assert", "(", "Offset", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "O", "<<", "<STR_LIT>", "<<", "Offset", ".", "getImm", "(", ")", ";"], "ground_truth": ["}"], "File": "TriCoreInstPrinter", "Func": "printAddrBO", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18842, "Length": 78, "Cover_Rate": 0.5571428571428572, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "offset", ";", "split_const", "(", "x", ",", "&", "x", ",", "&", "offset", ")", ";", "return", "aarch64_classify_symbol", "(", "x", ",", "INTVAL", "(", "offset", ")", ")", ";"], "ground_truth": ["}"], "File": "aarch64", "Func": "aarch64_classify_symbolic_expression", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18843, "Length": 26, "Cover_Rate": 0.7647058823529411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "ArgSize", "=", "ArgVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "Flags", ".", "isByVal", "(", ")", ")", "ArgSize", "=", "Flags", ".", "getByValSize", "(", ")", ";"], "File": "PPCISelLowering123", "Func": "CalculateStackSlotSize", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18844, "Length": 27, "Cover_Rate": 0.36, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Ops", ".", "push_back", "(", "V", ")", ";", "continue", ";", "}", "MVT", "OpVT", "=", "V", ".", "getSimpleValueType", "(", ")", ";", "MVT", "ContainerVT", "=", "getContainerForFixedLengthVector", "(", "OpVT", ")", ";", "assert", "(", "useRVVForFixedLengthVectorVT", "(", "OpVT", ")", "&&", "<STR_LIT>", ")", ";", "Ops", ".", "push_back", "(", "convertToScalableVector", "(", "ContainerVT", ",", "V", ",", "DAG", ",", "Subtarget", ")", ")", ";", "}"], "ground_truth": ["if", "(", "!", "VT", ".", "isFixedLengthVector", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<ISA_LIT>ISDOpc", ",", "DL", ",", "VT", ",", "Ops", ",", "Op", "->", "getFlags", "(", ")", ")", ";"], "File": "RISCVISelLowering33", "Func": "lowerVPOp", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18845, "Length": 83, "Cover_Rate": 0.37727272727272726, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EmitSled", "(", "MI", ",", "SledKind", "::", "FUNCTION_EXIT", ")", ";"], "ground_truth": ["}"], "File": "HexagonAsmPrinter24", "Func": "LowerPATCHABLE_FUNCTION_EXIT", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18846, "Length": 10, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "lowerVectorMaskTrunc", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "DL", "(", "Op", ")", ";", "EVT", "MaskVT", "=", "Op", ".", "getValueType", "(", ")", ";", "assert", "(", "MaskVT", ".", "isVector", "(", ")", "&&", "MaskVT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "SDValue", "Src", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VecVT", "=", "Src", ".", "getValueType", "(", ")", ";", "bool", "IsRV32E64", "=", "!", "Subtarget", ".", "is64Bit", "(", ")", "&&", "VecVT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ";", "SDValue", "SplatOne", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "Subtarget", ".", "getXLenVT", "(", ")", ")", ";", "SDValue", "SplatZero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "Subtarget", ".", "getXLenVT", "(", ")", ")", ";", "if", "(", "!", "IsRV32E64", ")", "{", "SplatOne", "=", "DAG", ".", "getSplatVector", "(", "VecVT", ",", "DL", ",", "SplatOne", ")", ";", "SplatZero", "=", "DAG", ".", "getSplatVector", "(", "VecVT", ",", "DL", ",", "SplatZero", ")", ";", "}", "else", "{"], "ground_truth": ["SplatOne", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VecVT", ",", "SplatOne", ")", ";"], "File": "RISCVISelLowering70", "Func": "lowerVectorMaskTrunc", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18847, "Length": 171, "Cover_Rate": 0.7307692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "EnableTCLatencySched", ")", "{"], "ground_truth": ["if", "(", "QII", ".", "isTC1", "(", "SrcInst", ")", "||", "QII", ".", "isTC2", "(", "SrcInst", ")", ")", "if", "(", "!", "QII", ".", "isTC1", "(", "DstInst", ")", "&&", "!", "QII", ".", "isTC2", "(", "DstInst", ")", ")", "Dep", ".", "setLatency", "(", "Dep", ".", "getLatency", "(", ")", "+", "<NUM_LIT>", ")", ";"], "File": "HexagonSubtarget48", "Func": "updateLatency", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18848, "Length": 54, "Cover_Rate": 0.33962264150943394, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "avr_addr", ".", "rampz", "=", "<NUM_LIT>", "+", "avr_arch", "->", "sfr_offset", ";", "avr_addr", ".", "rampy", "=", "<NUM_LIT>", "+", "avr_arch", "->", "sfr_offset", ";", "avr_addr", ".", "rampx", "=", "<NUM_LIT>", "+", "avr_arch", "->", "sfr_offset", ";", "avr_addr", ".", "rampd", "=", "<NUM_LIT>", "+", "avr_arch", "->", "sfr_offset", ";", "avr_addr", ".", "ccp", "=", "(", "AVR_TINY", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "+", "avr_arch", "->", "sfr_offset", ";", "avr_addr", ".", "sp_l", "=", "<NUM_LIT>", "+", "avr_arch", "->", "sfr_offset", ";", "avr_addr", ".", "sp_h", "=", "avr_addr", ".", "sp_l", "+", "<NUM_LIT>", ";", "init_machine_status", "=", "avr_init_machine_status", ";", "avr_log_set_avr_log", "(", ")", ";"], "ground_truth": ["avr_register_passes", "(", ")", ";"], "File": "avr5", "Func": "avr_option_override", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 18849, "Length": 88, "Cover_Rate": 0.4131455399061033, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addRegVRRCOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "VRegs", "[", "getReg", "(", ")", "]", ")", ")", ";"], "File": "PPCAsmParser (2)", "Func": "addRegVRRCOperands", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18850, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "{", "unsigned", "val", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "return", "(", "val", "!=", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["break", ";"], "File": "AArch64InstrInfo", "Func": "hasShiftedReg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18851, "Length": 89, "Cover_Rate": 0.47593582887700536, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getParser", "(", ")", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "reportParseError", "(", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "const", "AsmToken", "&", "Reg", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Reg", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "AtRegNo", "=", "matchCPURegisterName", "(", "Reg", ".", "getIdentifier", "(", ")", ")", ";", "}", "else", "if", "(", "Reg", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "AtRegNo", "=", "Reg", ".", "getIntVal", "(", ")", ";", "}", "else", "{", "reportParseError", "(", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "AtRegNo", "<", "<NUM_LIT>", "||", "AtRegNo", ">", "<NUM_LIT>", ")", "{", "reportParseError", "(", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "!", "Options", ".", "setATReg", "(", "AtRegNo", ")", ")", "{", "reportParseError", "(", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "getParser", "(", ")", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "reportParseError", "(", "<STR_LIT>", ")", ";", "return", "false", ";", "}"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "MipsAsmParser1", "Func": "parseSetAtDirective", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18852, "Length": 182, "Cover_Rate": 0.6946564885496184, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>SelectionDAGInfo", "::", "<ISA_LIT>SelectionDAGInfo", "(", "const", "<ISA_LIT>TargetMachine", "&", "TM", ")", ":", "TargetSelectionDAGInfo", "(", "TM", ")", "{"], "ground_truth": ["}"], "File": "OpenRISCSelectionDAGInfo", "Func": "OpenRISCSelectionDAGInfo", "Target": "OpenRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18853, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "ARMLoadStoreOptimizer33", "Func": "getLSMultipleTransferSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18854, "Length": 89, "Cover_Rate": 0.39035087719298245, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "I", "=", "S2", ".", "find", "(", "P", ".", "first", ")", ";", "if", "(", "I", "==", "S2", ".", "end", "(", ")", "||", "I", "->", "second", "!=", "P", ".", "second", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "GCNRegPressure", "Func": "isEqual", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18855, "Length": 34, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", ";", "auto", "IsReassociable", "=", "[", "&", "]", "(", "const", "MachineInstr", "&", "Instr", ",", "int16_t", "&", "AddOpIdx", ",", "bool", "IsLeaf", ",", "bool", "IsAdd", ")", "{", "int16_t", "Idx", "=", "-", "<NUM_LIT>", ";", "if", "(", "!", "IsAdd", ")", "{", "Idx", "=", "getFMAOpIdxInfo", "(", "Instr", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "Idx", "<", "<NUM_LIT>", ")", "return", "false", ";", "}", "else", "if", "(", "Instr", ".", "getOpcode", "(", ")", "!=", "FMAOpIdxInfo", "[", "getFMAOpIdxInfo", "(", "Root", ".", "getOpcode", "(", ")", ")", "]", "[", "InfoArrayIdxFAddInst", "]", ")", "return", "false", ";", "if", "(", "!", "(", "Instr", ".", "getFlag", "(", "MachineInstr", "::", "MIFlag", "::", "FmReassoc", ")", "&&", "Instr", ".", "getFlag", "(", "MachineInstr", "::", "MIFlag", "::", "FmNsz", ")", ")", ")", "return", "false", ";", "if", "(", "!", "IsAllOpsVirtualReg", "(", "Instr", ")", ")", "return", "false", ";", "if", "(", "IsAdd", "&&", "IsLeaf", ")", "return", "true", ";", "AddOpIdx", "=", "FMAOpIdxInfo", "[", "Idx", "]", "[", "InfoArrayIdxAddOpIdx", "]", ";", "const", "MachineOperand", "&", "OpAdd", "=", "Instr", ".", "getOperand", "(", "AddOpIdx", ")", ";", "MachineInstr", "*", "MIAdd", "=", "MRI", ".", "getUniqueVRegDef", "(", "OpAdd", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "MIAdd", "||", "MIAdd", "->", "getParent", "(", ")", "!=", "MBB", ")", "return", "false", ";", "return", "IsLeaf", "?", "true", ":", "MRI", ".", "hasOneNonDBGUse", "(", "OpAdd", ".", "getReg", "(", ")", ")", ";", "}", ";", "int16_t", "AddOpIdx", "=", "-", "<NUM_LIT>", ";", "if", "(", "!", "IsReassociable", "(", "Root", ",", "AddOpIdx", ",", "false", ",", "false", ")", ")", "return", "false", ";", "assert", "(", "(", "AddOpIdx", ">=", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "Register", "RegB", "=", "Root", ".", "getOperand", "(", "AddOpIdx", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "Prev", "=", "MRI", ".", "getUniqueVRegDef", "(", "RegB", ")", ";", "AddOpIdx", "=", "-", "<NUM_LIT>", ";", "if", "(", "!", "IsReassociable", "(", "*", "Prev", ",", "AddOpIdx", ",", "false", ",", "false", ")", ")", "return", "false", ";", "assert", "(", "(", "AddOpIdx", ">=", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "Register", "RegA", "=", "Prev", "->", "getOperand", "(", "AddOpIdx", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "Leaf", "=", "MRI", ".", "getUniqueVRegDef", "(", "RegA", ")", ";", "AddOpIdx", "=", "-", "<NUM_LIT>", ";", "if", "(", "IsReassociable", "(", "*", "Leaf", ",", "AddOpIdx", ",", "true", ",", "false", ")", ")", "{", "Patterns", ".", "push_back", "(", "MachineCombinerPattern", "::", "REASSOC_XMM_AMM_BMM", ")", ";", "return", "true", ";", "}", "if", "(", "IsReassociable", "(", "*", "Leaf", ",", "AddOpIdx", ",", "true", ",", "true", ")", ")", "{", "Patterns", ".", "push_back", "(", "MachineCombinerPattern", "::", "REASSOC_XY_AMM_BMM", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "PPCInstrInfo128", "Func": "getFMAPatterns", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18856, "Length": 385, "Cover_Rate": 0.7938144329896907, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "ExtType", "=", "Load", "->", "getExtensionType", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "MemVT", "=", "Load", "->", "getMemoryVT", "(", ")", ";", "if", "(", "ExtType", "==", "<STR_LIT>", "&&", "VT", ".", "getSizeInBits", "(", ")", "<", "<NUM_LIT>", ")", "{", "assert", "(", "VT", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "SDValue", "Chain", "=", "Load", "->", "getChain", "(", ")", ";", "SDValue", "BasePtr", "=", "Load", "->", "getBasePtr", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "Load", "->", "getMemOperand", "(", ")", ";", "SDValue", "NewLD", "=", "DAG", ".", "getExtLoad", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Chain", ",", "BasePtr", ",", "<STR_LIT>", ",", "MMO", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "NewLD", ")", ",", "NewLD", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "DL", ")", ";", "}", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", ">=", "AMDGPUSubtarget", "::", "SOUTHERN_ISLANDS", "||", "Load", "->", "getAddressSpace", "(", ")", "!=", "<STR_LIT>", "||", "ExtType", "==", "<STR_LIT>", "||", "Load", "->", "getMemoryVT", "(", ")", ".", "bitsGE", "(", "<STR_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Load", "->", "getBasePtr", "(", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Ret", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Op", ".", "getValueType", "(", ")", ",", "Load", "->", "getChain", "(", ")", ",", "Ptr", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "ByteIdx", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Load", "->", "getBasePtr", "(", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "ShiftAmt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "ByteIdx", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "Ret", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Ret", ",", "ShiftAmt", ")", ";", "EVT", "MemEltVT", "=", "MemVT", ".", "getScalarType", "(", ")", ";", "if", "(", "ExtType", "==", "<STR_LIT>", ")", "{", "SDValue", "MemEltVTNode", "=", "DAG", ".", "getValueType", "(", "MemEltVT", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Ret", ",", "MemEltVTNode", ")", ",", "Load", "->", "getChain", "(", ")", "}", ";"], "ground_truth": ["return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "DL", ")", ";"], "File": "AMDGPUISelLowering100", "Func": "LowerLOAD", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18857, "Length": 385, "Cover_Rate": 0.7623762376237624, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "AGCAsmParser", "Func": "ParseDirective", "Target": "AGC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18858, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "hasQPX", "(", ")", "||", "isBGQ", "(", ")", ")", "&&", "!", "isQPXStackUnaligned", "(", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "PPCSubtarget (2)1", "Func": "getPlatformStackAlignment", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18859, "Length": 23, "Cover_Rate": 0.7666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqmovuntq_s32", "(", "uint16x8_t", "__a", ",", "int32x4_t", "__b", ")", "{"], "ground_truth": ["return", "__builtin_mve_vqmovuntq_sv4si", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "mve___arm_vqmovuntq_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18860, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "float32x2_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vreinterpret_f32_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18861, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCDwarfFrameInfo", "&", "Frame", "=", "Out", ".", "getDwarfFrameInfos", "(", ")", ".", "back", "(", ")", ";", "if", "(", "Frame", ".", "End", ")", "return", "<STR_LIT>", ";", "const", "MCRegisterInfo", "*", "MRI", "=", "Ctx", ".", "getRegisterInfo", "(", ")", ";", "if", "(", "!", "MRI", ")", "return", "<STR_LIT>", ";", "if", "(", "InitialFrameReg", ")", "{", "return", "InitialFrameReg", ";", "}"], "ground_truth": ["return", "MRI", "->", "getLLVMRegNum", "(", "Frame", ".", "CurrentCfaRegister", ",", "true", ")", ";"], "File": "X86AsmInstrumentation", "Func": "GetFrameRegGeneric", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18862, "Length": 64, "Cover_Rate": 0.6530612244897959, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "orig", "[", "i", "]", "==", "'\\0'", "||", "equiv", "[", "i", "]", "==", "'\\0'", ")", "return", "false", ";", "if", "(", "orig", "[", "i", "]", "!=", "equiv", "[", "i", "]", ")", "{", "if", "(", "(", "orig", "[", "i", "]", "==", "'Q'", "||", "orig", "[", "i", "]", "==", "'L'", ")", "&&", "equiv", "[", "i", "]", "==", "'W'", ")", "continue", ";", "if", "(", "(", "orig", "[", "i", "]", "==", "'6'", "||", "orig", "[", "i", "]", "==", "'3'", ")", "&&", "equiv", "[", "i", "]", "==", "'1'", ")", "continue", ";", "if", "(", "(", "orig", "[", "i", "]", "==", "'4'", "||", "orig", "[", "i", "]", "==", "'2'", ")", "&&", "equiv", "[", "i", "]", "==", "'6'", ")", "continue", ";", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "X86Disassembler (2)2", "Func": "is16BitEquivalent", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18863, "Length": 118, "Cover_Rate": 0.7151515151515152, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TT", ".", "getObjectFormat", "(", ")", "==", "Triple", "::", "ELF", ")", "return", "new", "<ISA_LIT>TargetELFStreamer", "(", "S", ")", ";", "return", "new", "<ISA_LIT>TargetMachOStreamer", "(", "S", ")", ";"], "ground_truth": ["}"], "File": "PPCMCTargetDesc12", "Func": "createObjectTargetStreamer", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18864, "Length": 27, "Cover_Rate": 0.5192307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "nds32_symbol_binds_local_p", "(", "const_rtx", "x", ")", "{"], "ground_truth": ["return", "(", "SYMBOL_REF_DECL", "(", "x", ")", "?", "targetm", ".", "binds_local_p", "(", "SYMBOL_REF_DECL", "(", "x", ")", ")", ":", "SYMBOL_REF_LOCAL_P", "(", "x", ")", ")", ";"], "File": "nds32-md-auxiliary", "Func": "nds32_symbol_binds_local_p", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18865, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "TheTriple", ".", "getOS", "(", ")", "==", "Triple", "::", "MinGW32", "||", "TheTriple", ".", "getOS", "(", ")", "==", "Triple", "::", "Cygwin", ")", "{", "MAI", "=", "new", "<ISA_LIT>MCAsmInfoGNUCOFF", "(", "TheTriple", ")", ";", "}", "else", "{", "MAI", "=", "new", "<ISA_LIT>ELFMCAsmInfo", "(", "TheTriple", ")", ";", "}", "int", "stackGrowth", "=", "is64Bit", "?", "-", "<NUM_LIT>", ":", "-", "<NUM_LIT>", ";", "MachineLocation", "Dst", "(", "MachineLocation", "::", "VirtualFP", ")", ";", "MachineLocation", "Src", "(", "is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "stackGrowth", ")", ";", "MAI", "->", "addInitialFrameState", "(", "<NUM_LIT>", ",", "Dst", ",", "Src", ")", ";", "MachineLocation", "CSDst", "(", "is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "stackGrowth", ")", ";", "MachineLocation", "CSSrc", "(", "is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "MAI", "->", "addInitialFrameState", "(", "<NUM_LIT>", ",", "CSDst", ",", "CSSrc", ")", ";", "return", "MAI", ";"], "ground_truth": ["}"], "File": "X86MCTargetDesc24", "Func": "createX86MCAsmInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18866, "Length": 124, "Cover_Rate": 0.47876447876447875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "append_name", "(", "instance", ".", "mode_suffix", "(", ")", ".", "string", ")", ";", "for", "(", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "if", "(", "!", "overloaded_p", "||", "instance", ".", "shape", "->", "explicit_type_suffix_p", "(", "i", ")", ")", "append_name", "(", "instance", ".", "type_suffix", "(", "i", ")", ".", "string", ")", ";", "append_name", "(", "pred_suffixes", "[", "instance", ".", "pred", "]", ")", ";"], "ground_truth": ["return", "finish_name", "(", ")", ";"], "File": "aarch64-sve-builtins", "Func": "get_name", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18867, "Length": 68, "Cover_Rate": 0.4857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vmulq_m_uv8hi", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vmulq_m_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18868, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "break", ";", "default", ":", "if", "(", "!", "MI", "->", "isCall", "(", ")", ")", "{", "Write", "=", "true", ";", "Effects", "=", "true", ";", "}", "break", ";", "}", "}", "if", "(", "MI", "->", "hasUnmodeledSideEffects", "(", ")", ")", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "break", ";", "default", ":", "Effects", "=", "true", ";", "break", ";", "}", "}", "if", "(", "MI", "->", "isCall", "(", ")", ")", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["QueryCallee", "(", "MI", ",", "<NUM_LIT>", ",", "Read", ",", "Write", ",", "Effects", ",", "StackPointer", ")", ";"], "File": "WebAssemblyRegStackify20", "Func": "Query", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18869, "Length": 192, "Cover_Rate": 0.3609022556390977, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Imm", "=", "CurDAG", "->", "getTargetConstant", "(", "Val", "&", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "Val", ">=", "-", "<NUM_LIT>", "&&", "Val", "<=", "<NUM_LIT>", "&&", "Val", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "{", "Shift", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "Imm", "=", "CurDAG", "->", "getTargetConstant", "(", "(", "Val", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "break", ";", "default", ":", "break", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AArch64ISelDAGToDAG47", "Func": "SelectSVECpyDupImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18870, "Length": 84, "Cover_Rate": 0.340080971659919, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Disassembler", "(", "const", "MCSubtargetInfo", "&", "STI", ",", "MCContext", "&", "Ctx", ")", ":", "MCDisassembler", "(", "STI", ",", "Ctx", ")", "{"], "ground_truth": ["}"], "File": "RISCVDisassembler", "Func": "RISCVDisassembler", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18871, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "{", "InstrPos", "[", "&", "MI", "]", "=", "Pos", "+=", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "isLEA", "(", "MI", ")", ")", "LEAs", "[", "getMemOpKey", "(", "MI", ",", "<NUM_LIT>", ")", "]", ".", "push_back", "(", "const_cast", "<", "MachineInstr", "*", ">", "(", "&", "MI", ")", ")", ";"], "File": "X86OptimizeLEAs", "Func": "findLEAs", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18872, "Length": 49, "Cover_Rate": 0.6901408450704225, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "qword", "si_clgth", "(", "qword", "a", ",", "qword", "b", ")", "{"], "ground_truth": ["return", "(", "(", "qword", ")", "(", "vec_cmpgt", "(", "(", "vec_ushort8", ")", "(", "a", ")", ",", "(", "vec_ushort8", ")", "(", "b", ")", ")", ")", ")", ";"], "File": "si2vmx", "Func": "si_clgth", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18873, "Length": 37, "Cover_Rate": 0.9736842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>ShrinkInstructions", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "const", "<ISA_LIT>RegisterInfo", "&", "TRI", "=", "TII", "->", "getRegisterInfo", "(", ")", ";", "std", "::", "vector", "<", "unsigned", ">", "I1Defs", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "BI", ";", "MachineBasicBlock", "::", "iterator", "I", ",", "Next", ";", "for", "(", "I", "=", "MBB", ".", "begin", "(", ")", ";", "I", "!=", "MBB", ".", "end", "(", ")", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MI", "=", "*", "I", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "S_MOV_B32", ")", "{", "const", "MachineOperand", "&", "Src", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Src", ".", "isImm", "(", ")", ")", "{", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Src", ".", "getImm", "(", ")", ")", "&&", "!", "TII", "->", "isInlineConstant", "(", "Src", ",", "<NUM_LIT>", ")", ")", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "AMDGPU", "::", "S_MOVK_I32", ")", ")", ";", "}", "continue", ";", "}", "if", "(", "!", "TII", "->", "hasVALU32BitEncoding", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "continue", ";", "if", "(", "!", "canShrink", "(", "MI", ",", "TII", ",", "TRI", ",", "MRI", ")", ")", "{", "if", "(", "!", "MI", ".", "isCommutable", "(", ")", "||", "!", "TII", "->", "commuteInstruction", "(", "&", "MI", ")", "||", "!", "canShrink", "(", "MI", ",", "TII", ",", "TRI", ",", "MRI", ")", ")", "continue", ";", "}", "if", "(", "!", "TII", "->", "hasVALU32BitEncoding", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "continue", ";"], "ground_truth": ["int", "Op32", "=", "AMDGPU", "::", "getVOPe32", "(", "MI", ".", "getOpcode", "(", ")", ")", ";"], "File": "SIShrinkInstructions10", "Func": "runOnMachineFunction", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18874, "Length": 314, "Cover_Rate": 0.5935727788279773, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "TargetFrameLowering", "*", "getFrameLowering", "(", ")", "const", "{"], "ground_truth": ["return", "&", "FrameLowering", ";"], "File": "PTXTargetMachine", "Func": "getFrameLowering", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18875, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "FP64", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "hasFP64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18876, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__v2si", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "__vis_fmuld8ulx16", "(", "__v4qi", "__A", ",", "__v2hi", "__B", ")", "{", "return", "__builtin_vis_fmuld8ulx16", "(", "__A", ",", "__B", ")", ";"], "ground_truth": ["}"], "File": "visintrin", "Func": "__vis_fmuld8ulx16", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18877, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int32x2_t", ")", "__builtin_neon_vrsubhnv2di", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vrsubhn_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18878, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "sbase", ")", ")", ".", "addImm", "(", "MergedOffset", ")", ".", "addImm", "(", "CI", ".", "GLC0", ")", ".", "addImm", "(", "CI", ".", "DLC0", ")", ".", "cloneMergedMemRefs", "(", "{", "&", "*", "CI", ".", "I", ",", "&", "*", "CI", ".", "Paired", "}", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "SubRegIdx", "=", "getSubRegIdxs", "(", "CI", ")", ";", "const", "unsigned", "SubRegIdx0", "=", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "SubRegIdx", ")", ";", "const", "unsigned", "SubRegIdx1", "=", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "SubRegIdx", ")", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";", "const", "auto", "*", "Dest0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "sdst", ")", ";"], "ground_truth": ["const", "auto", "*", "Dest1", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "Paired", ",", "<STR_LIT>", "::", "sdst", ")", ";"], "File": "SILoadStoreOptimizer41", "Func": "mergeSBufferLoadImmPair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18879, "Length": 170, "Cover_Rate": 0.46831955922865015, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "TLSModel", "::", "Model", "model", "=", "DAG", ".", "getTarget", "(", ")", ".", "getTLSModel", "(", "GV", ")", ";", "if", "(", "model", "!=", "TLSModel", "::", "LocalExec", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "SDValue", "TPHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "TPHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TPHi", ")", ";", "SDValue", "TPLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "TPLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TPLo", ")", ";", "SDValue", "TPHiShifted", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TPHi", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "PtrVT", ")", ")", ";"], "ground_truth": ["SDValue", "TP", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TPHiShifted", ",", "TPLo", ")", ";"], "File": "SystemZISelLowering106", "Func": "lowerGlobalTLSAddress", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18880, "Length": 155, "Cover_Rate": 0.5363321799307958, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InstrumentMemOperand", "(", "*", "Op", ",", "AccessSize", ",", "false", ",", "RegCtx", ",", "Ctx", ",", "Out", ")", ";", "}", "{", "const", "MCExpr", "*", "Disp", "=", "MCConstantExpr", "::", "Create", "(", "<NUM_LIT>", ",", "Ctx", ")", ";", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "Op", "(", "<STR_LIT>", "(", "<NUM_LIT>", ",", "Disp", ",", "DstReg", ",", "<NUM_LIT>", ",", "AccessSize", ",", "SMLoc", "(", ")", ",", "SMLoc", "(", ")", ")", ")", ";", "InstrumentMemOperand", "(", "*", "Op", ",", "AccessSize", ",", "true", ",", "RegCtx", ",", "Ctx", ",", "Out", ")", ";", "}", "{", "const", "MCExpr", "*", "Disp", "=", "MCConstantExpr", "::", "Create", "(", "-", "<NUM_LIT>", ",", "Ctx", ")", ";", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "Op", "(", "<STR_LIT>", "(", "<NUM_LIT>", ",", "Disp", ",", "DstReg", ",", "CntReg", ",", "AccessSize", ",", "SMLoc", "(", ")", ",", "SMLoc", "(", ")", ")", ")", ";"], "ground_truth": ["InstrumentMemOperand", "(", "*", "Op", ",", "AccessSize", ",", "true", ",", "RegCtx", ",", "Ctx", ",", "Out", ")", ";"], "File": "X86AsmInstrumentation25", "Func": "InstrumentMOVSBase", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18881, "Length": 141, "Cover_Rate": 0.4040114613180516, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "OpcodeIndex", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "OpcodeIndex", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "OpcodeIndex", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "OpcodeIndex", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "OpcodeIndex", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "OpcodeIndex", "=", "<NUM_LIT>", ";", "assert", "(", "NumVecs", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "break", ";", "}", "EVT", "ResTy", ";", "if", "(", "NumVecs", "==", "<NUM_LIT>", ")", "ResTy", "=", "VT", ";", "else", "{", "unsigned", "ResTyElts", "=", "(", "NumVecs", "==", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "NumVecs", ";", "if", "(", "!", "is64BitVector", ")", "ResTyElts", "*=", "<NUM_LIT>", ";", "ResTy", "=", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "<STR_LIT>", ",", "ResTyElts", ")", ";", "}", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "ResTys", ".", "push_back", "(", "ResTy", ")", ";", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "<STR_LIT>", ")", ";", "ResTys", ".", "push_back", "(", "<STR_LIT>", ")", ";", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ",", "dl", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDNode", "*", "VLd", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "if", "(", "is64BitVector", "||", "NumVecs", "<=", "<NUM_LIT>", ")", "{", "unsigned", "Opc", "=", "(", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "QOpcodes0", "[", "OpcodeIndex", "]", ")", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "<NUM_LIT>", ")", ";", "bool", "IsImmUpdate", "=", "isPerfectIncrement", "(", "Inc", ",", "VT", ",", "NumVecs", ")", ";", "if", "(", "(", "NumVecs", "<=", "<NUM_LIT>", ")", "&&", "!", "IsImmUpdate", ")", "Opc", "=", "getVLDSTRegisterUpdateOpcode", "(", "Opc", ")", ";", "if", "(", "(", "NumVecs", ">", "<NUM_LIT>", "&&", "!", "isVLDfixed", "(", "Opc", ")", ")", "||", "!", "IsImmUpdate", ")", "Ops", ".", "push_back", "(", "IsImmUpdate", "?", "Reg0", ":", "Inc", ")", ";", "}", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "VLd", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ")", ";", "}", "else", "{", "EVT", "AddrTy", "=", "MemAddr", ".", "getValueType", "(", ")", ";", "SDValue", "ImplDef", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "ResTy", ")", ",", "<NUM_LIT>", ")", ";", "const", "SDValue", "OpsA", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "Reg0", ",", "ImplDef", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";", "SDNode", "*", "VLdA", "=", "CurDAG", "->", "getMachineNode", "(", "QOpcodes0", "[", "OpcodeIndex", "]", ",", "dl", ",", "ResTy", ",", "AddrTy", ",", "<STR_LIT>", ",", "OpsA", ")", ";", "Chain", "=", "SDValue", "(", "VLdA", ",", "<NUM_LIT>", ")", ";", "Ops", ".", "push_back", "(", "SDValue", "(", "VLdA", ",", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "<NUM_LIT>", ")", ";"], "ground_truth": ["assert", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "&&", "<STR_LIT>", ")", ";"], "File": "ARMISelDAGToDAG102", "Func": "SelectVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18882, "Length": 486, "Cover_Rate": 0.5105042016806722, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "TargetOperandInfo", "::", "isPreserving", "(", "const", "MachineInstr", "&", "In", ",", "unsigned", "OpNum", ")", "const", "{", "return", "TII", ".", "isPredicated", "(", "In", ")", ";"], "ground_truth": ["}"], "File": "RDFGraph", "Func": "isPreserving", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18883, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MOVToLEAPass", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "MOVToLEA", "Func": "MOVToLEAPass", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18884, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>BSel", "(", ")", ":", "MachineFunctionPass", "(", "&", "ID", ")", "{"], "ground_truth": ["}"], "File": "AlphaBranchSelector1", "Func": "AlphaBSel", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18885, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "EnableBasePointer", ")", "return", "false", ";", "if", "(", "needsStackRealignment", "(", "MF", ")", "&&", "(", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "!", "TFI", "->", "hasReservedCallFrame", "(", "MF", ")", ")", ")", "return", "true", ";", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", "&&", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "{", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", "&&", "MFI", "->", "getLocalFrameSize", "(", ")", "<", "<NUM_LIT>", ")", "return", "false", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo93", "Func": "hasBasePointer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18886, "Length": 76, "Cover_Rate": 0.59375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "AMDGPUPeepholeOpt", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDILPeepholeOptimizer", "Func": "doFinalization", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18887, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFObjectWriter", "::", "<ISA_LIT>ELFObjectWriter", "(", "uint8_t", "OSABI", ")", ":", "MCELFObjectTargetWriter", "(", "false", ",", "OSABI", ",", "ELF", "::", "EM_OPENRISC", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "OR1KELFObjectWriter", "Func": "OR1KELFObjectWriter", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18888, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vqaddq_m_n_uv4si", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vqaddq_m_n_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18889, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "&", "Dst", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Register", "Base", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "MachineOperand", "&", "CDef", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MachineOperand", "&", "VDef", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "int64_t", "OffsetImm", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "assert", "(", "<NUM_LIT>", "<=", "OffsetImm", "&&", "OffsetImm", "<", "<NUM_LIT>", ")", ";", "auto", "Offset", "=", "static_cast", "<", "uint16_t", ">", "(", "OffsetImm", ")", ";", "Offset", "&=", "<NUM_LIT>", ";", "Register", "Src", "=", "TRI", ".", "getSubReg", "(", "Base", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["auto", "LDC", "=", "Builder", ".", "buildInstr", "(", "<STR_LIT>", ")", ".", "add", "(", "CDef", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "File": "MOSRegisterInfo", "Func": "expandAddrLostk", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18890, "Length": 122, "Cover_Rate": 0.3663663663663664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "name", "[", "i", "]", "==", "'6'", "&&", "name", "[", "i", "+", "<NUM_LIT>", "]", "==", "'4'", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "X86DisassemblerDecoder", "Func": "is64Bit", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18891, "Length": 22, "Cover_Rate": 0.3728813559322034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "R1", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "R2", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "R1", "=", "Addr", ";", "R2", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "SDLoc", "(", "Addr", ")", ",", "<STR_LIT>", ")", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG72", "Func": "SelectADDR64", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18892, "Length": 59, "Cover_Rate": 0.3010204081632653, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "CC_<ISA_LIT>", "(", "unsigned", "ValNo", ",", "MVT", "ValVT", ",", "MVT", "LocVT", ",", "CCValAssign", "::", "LocInfo", "LocInfo", ",", "<STR_LIT>", "ArgFlags", ",", "CCState", "&", "State", ")", "{", "if", "(", "ArgFlags", ".", "isByVal", "(", ")", ")", "{", "assert", "(", "(", "ArgFlags", ".", "getByValSize", "(", ")", ">", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "Offset", "=", "State", ".", "AllocateStack", "(", "ArgFlags", ".", "getByValSize", "(", ")", ",", "<NUM_LIT>", ")", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getMem", "(", "ValNo", ",", "ValVT", ",", "Offset", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "false", ";", "}", "if", "(", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", ")", "{", "LocVT", "=", "<STR_LIT>", ";"], "ground_truth": ["ValVT", "=", "<STR_LIT>", ";"], "File": "HexagonISelLowering61", "Func": "CC_Hexagon", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18893, "Length": 113, "Cover_Rate": 0.3717105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "VK_<ISA_LIT>_TLS_IE_LO10", ":", "case", "VK_<ISA_LIT>_TLS_IE_LD", ":", "case", "VK_<ISA_LIT>_TLS_IE_LDX", ":", "case", "VK_<ISA_LIT>_TLS_IE_ADD", ":", "case", "VK_<ISA_LIT>_TLS_LE_HIX22", ":", "case", "VK_<ISA_LIT>_TLS_LE_LOX10", ":", "break", ";", "}", "fixELFSymbolsInTLSFixupsImpl", "(", "getSubExpr", "(", ")", ",", "Asm", ")", ";"], "ground_truth": ["}"], "File": "SparcMCExpr", "Func": "fixELFSymbolsInTLSFixups", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18894, "Length": 31, "Cover_Rate": 0.34831460674157305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["addNEONi8ReplicateOperands", "(", "Inst", ",", "true", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addNEONinvi8ReplicateOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18895, "Length": 16, "Cover_Rate": 0.5517241379310345, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "RoundMode", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "RoundMode", "==", "(", "int", ")", "RoundingMode", "::", "TowardPositive", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "RoundMode", "==", "(", "int", ")", "RoundingMode", "::", "TowardNegative", ")", "Opc", "=", "<STR_LIT>", ";", "else", "return", "false", ";", "B", ".", "buildInstr", "(", "Opc", ")", ".", "addDef", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addUse", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo25", "Func": "legalizeFPTruncRound", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18896, "Length": 94, "Cover_Rate": 0.8103448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "assert", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", ";", "ImmOffset", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "MBB", "->", "getParent", "(", ")", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getGeneration", "(", ")", "<=", "<ISA_LIT>Subtarget", "::", "SEA_ISLANDS", ")", "ImmOffset", "<<=", "<NUM_LIT>", ";", "RegOffset", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "ImmOffset", ")", ")", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ",", "RegOffset", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ",", "RegOffset", ")", ".", "addImm", "(", "ImmOffset", ")", ";", "ImmOffset", "=", "<NUM_LIT>", ";", "}", "}", "unsigned", "SRsrc", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "unsigned", "DWord0", "=", "RegOffset", ";", "unsigned", "DWord1", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "unsigned", "DWord2", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "unsigned", "DWord3", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "uint64_t", "RsrcDataFormat", "=", "getDefaultRsrcDataFormat", "(", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ",", "DWord1", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ",", "DWord2", ")", ".", "addImm", "(", "RsrcDataFormat", "&", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ",", "DWord3", ")", ".", "addImm", "(", "RsrcDataFormat", ">>", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ",", "SRsrc", ")", ".", "addReg", "(", "DWord0", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "DWord1", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "DWord2", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "DWord3", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "MI", "->", "setDesc", "(", "get", "(", "NewOpcode", ")", ")", ";", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "{", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "SRsrc", ")", ";", "}", "else", "{", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "ChangeToRegister", "(", "SRsrc", ",", "false", ")", ";", "}", "MI", "->", "addOperand", "(", "*", "MBB", "->", "getParent", "(", ")", ",", "MachineOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "MI", "->", "addOperand", "(", "*", "MBB", "->", "getParent", "(", ")", ",", "MachineOperand", "::", "CreateImm", "(", "ImmOffset", ")", ")", ";", "MI", "->", "addOperand", "(", "*", "MBB", "->", "getParent", "(", ")", ",", "MachineOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["MI", "->", "addOperand", "(", "*", "MBB", "->", "getParent", "(", ")", ",", "MachineOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";"], "File": "SIInstrInfo105", "Func": "moveSMRDToVALU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18897, "Length": 468, "Cover_Rate": 0.5631768953068592, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "Opc", "==", "<NUM_LIT>", ")", "return", "false", ";", "SDValue", "Ops", "[", "]", "=", "{", "A", ",", "B", ",", "Acc", ",", "getAL", "(", "CurDAG", ",", "dl", ")", ",", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", "}", ";", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Ops", ")", ";", "return", "true", ";", "}", "else", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "SearchSignedMulLong", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "&", "Opc", ",", "A", ",", "B", ",", "false", ")", ")", "{", "if", "(", "Opc", "==", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["SDValue", "Ops", "[", "]", "=", "{", "A", ",", "B", ",", "getAL", "(", "CurDAG", ",", "dl", ")", ",", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", "}", ";"], "File": "ARMISelDAGToDAG11", "Func": "trySMLAWSMULW", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18898, "Length": 125, "Cover_Rate": 0.38819875776397517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RVVVectorBitsMax", "<", "(", "int", ")", "ZvlLen", ")", "report_fatal_error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "assert", "(", "RVVVectorBitsMax", ">=", "<NUM_LIT>", "&&", "RVVVectorBitsMax", "<=", "<NUM_LIT>", "&&", "isPowerOf2_32", "(", "RVVVectorBitsMax", ")", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "assert", "(", "RVVVectorBitsMax", ">=", "RVVVectorBitsMin", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";"], "ground_truth": ["unsigned", "Max", "=", "std", "::", "max", "(", "RVVVectorBitsMin", ",", "RVVVectorBitsMax", ")", ";"], "File": "RISCVSubtarget11", "Func": "getMaxRVVVectorSizeInBits", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18899, "Length": 56, "Cover_Rate": 0.5544554455445545, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "create<ISA_LIT>AbstractMemberAccess", "(", "&", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";"], "ground_truth": ["}"], "File": "BPFTargetMachine12", "Func": "addIRPasses", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18900, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "ST", "->", "hasQPX", "(", ")", "&&", "Val", "->", "getScalarType", "(", ")", "->", "isFloatingPointTy", "(", ")", ")", "{", "if", "(", "Index", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "return", "Cost", ";", "}", "unsigned", "LHSPenalty", "=", "<NUM_LIT>", ";", "if", "(", "ISD", "==", "<STR_LIT>", ")", "LHSPenalty", "+=", "<NUM_LIT>", ";", "if", "(", "ISD", "==", "<STR_LIT>", "||", "ISD", "==", "<STR_LIT>", ")", "return", "LHSPenalty", "+", "Cost", ";", "return", "Cost", ";"], "ground_truth": ["}"], "File": "PPCTargetTransformInfo21", "Func": "getVectorInstrCost", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18901, "Length": 68, "Cover_Rate": 0.35789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>ExpandPseudo", "::", "expandLoadLocalAddress", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "MachineBasicBlock", "::", "iterator", "&", "NextMBBI", ")", "{", "return", "expandAuipcInstPair", "(", "MBB", ",", "MBBI", ",", "NextMBBI", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "RISCVExpandPseudoInsts", "Func": "expandLoadLocalAddress", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18902, "Length": 36, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ArgDescriptor", "(", "unsigned", "Val", "=", "<NUM_LIT>", ",", "unsigned", "Mask", "=", "~", "<NUM_LIT>", ",", "bool", "IsStack", "=", "false", ",", "bool", "IsSet", "=", "false", ")", ":", "Reg", "(", "Val", ")", ",", "Mask", "(", "Mask", ")", ",", "IsStack", "(", "IsStack", ")", ",", "IsSet", "(", "IsSet", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUArgumentUsageInfo15", "Func": "ArgDescriptor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18903, "Length": 45, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CopyPropagation", "(", "DataFlowGraph", "&", "dfg", ")", ":", "MDT", "(", "dfg", ".", "getDT", "(", ")", ")", ",", "DFG", "(", "dfg", ")", ",", "L", "(", "dfg", ".", "getMF", "(", ")", ".", "getRegInfo", "(", ")", ",", "dfg", ")", ",", "Trace", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "RDFCopy7", "Func": "CopyPropagation", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18904, "Length": 42, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "aarch64_rtx_costs_wrapper", "(", "rtx", "x", ",", "machine_mode", "mode", ",", "int", "outer", ",", "int", "param", ",", "int", "*", "cost", ",", "bool", "speed", ")", "{", "bool", "result", "=", "aarch64_rtx_costs", "(", "x", ",", "mode", ",", "outer", ",", "param", ",", "cost", ",", "speed", ")", ";"], "ground_truth": ["if", "(", "dump_file", "&&", "(", "dump_flags", "&", "TDF_DETAILS", ")", ")", "{"], "File": "aarch643", "Func": "aarch64_rtx_costs_wrapper", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18905, "Length": 53, "Cover_Rate": 0.6091954022988506, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>TargetLowering", "::", "getFunctionAlignment", "(", "const", "Function", "*", ")", "const", "{", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "MBlazeISelLowering1", "Func": "getFunctionAlignment", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18906, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "N1", "&&", "isAllOnes", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N1", ")", ";", "if", "(", "N1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "N0", "&&", "isAllOnes", "(", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N0", ")", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering116", "Func": "PerformXorCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18907, "Length": 91, "Cover_Rate": 0.36254980079681276, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32x2_t", "__t_a", "=", "vreinterpret_u32_p64", "(", "__a", ")", ";", "uint32x2_t", "__t_b", "=", "vreinterpret_u32_p64", "(", "__b", ")", ";"], "ground_truth": ["uint32x2_t", "__c", "=", "vtst_u32", "(", "__t_a", ",", "__t_b", ")", ";"], "File": "arm", "Func": "neon_vtst_p64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18908, "Length": 26, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "!", "Op", ".", "readsReg", "(", ")", ")", "continue", ";", "Register", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "assert", "(", "!", "Op", ".", "getSubReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "for", "(", "MCRegUnitIterator", "Units", "(", "Reg", ",", "TRI", ")", ";", "Units", ".", "isValid", "(", ")", ";", "++", "Units", ")", "UsedRegUnits", ".", "set", "(", "*", "Units", ")", ";", "}"], "ground_truth": ["}"], "File": "SIPostRABundler4", "Func": "collectUsedRegUnits", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18909, "Length": 68, "Cover_Rate": 0.6938775510204082, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "insertIndirectBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "&", "DestBB", ",", "MachineBasicBlock", "&", "RestoreBB", ",", "const", "DebugLoc", "&", "DL", ",", "int64_t", "BrOffset", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "RS", "&&", "<STR_LIT>", ")", ";", "assert", "(", "MBB", ".", "empty", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "MBB", ".", "pred_size", "(", ")", "==", "<NUM_LIT>", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "BrOffset", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["Register", "ScratchReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";"], "File": "RISCVInstrInfo14", "Func": "insertIndirectBranch", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18910, "Length": 107, "Cover_Rate": 0.47555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "llvm", "::", "addPredicatedMveVpredNOp", "(", "MachineInstrBuilder", "&", "MIB", ",", "unsigned", "Cond", ")", "{"], "ground_truth": ["MIB", ".", "addImm", "(", "Cond", ")", ";"], "File": "ARMBaseInstrInfo10", "Func": "addPredicatedMveVpredNOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18911, "Length": 20, "Cover_Rate": 0.5882352941176471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "Load", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "DL", ",", "ResTys", ",", "Ops", ")", ";", "SDValue", "SuperReg", "=", "SDValue", "(", "Load", ",", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumVecs", ";", "++", "i", ")", "ReplaceUses", "(", "SDValue", "(", "N", ",", "i", ")", ",", "CurDAG", "->", "getTargetExtractSubreg", "(", "<STR_LIT>", "+", "i", ",", "DL", ",", "VT", ",", "SuperReg", ")", ")", ";", "unsigned", "ChainIdx", "=", "NumVecs", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "ChainIdx", ")", ",", "SDValue", "(", "Load", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["CurDAG", "->", "RemoveDeadNode", "(", "N", ")", ";"], "File": "AArch64ISelDAGToDAG1", "Func": "SelectPredicatedLoad", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18912, "Length": 95, "Cover_Rate": 0.376984126984127, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFObjectWriter", "::", "~", "<ISA_LIT>ELFObjectWriter", "(", ")", "{"], "ground_truth": ["}"], "File": "MipsELFObjectWriter10", "Func": "~MipsELFObjectWriter", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18913, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "BuildMI", "(", "BB", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addDef", "(", "ResVReg", ")", ".", "addUse", "(", "GR", ".", "get<ISA_LIT>TypeID", "(", "ResType", ")", ")", ".", "addUse", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addUse", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "foldImm", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "MRI", ")", ")", ".", "constrainAllUses", "(", "TII", ",", "TRI", ",", "RBI", ")", ";"], "ground_truth": ["}"], "File": "SPIRVInstructionSelector", "Func": "selectInsertVal", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18914, "Length": 89, "Cover_Rate": 0.7355371900826446, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Opc", "=", "OpcTable", "[", "Idx", "]", "[", "<NUM_LIT>", "]", ";", "RC", "=", "&", "<STR_LIT>", ";", "RegSize", "=", "<NUM_LIT>", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "Opc", "=", "OpcTable", "[", "ISDOpc", "-", "<STR_LIT>", "]", "[", "<NUM_LIT>", "]", ";", "RC", "=", "&", "<STR_LIT>", ";", "RegSize", "=", "<NUM_LIT>", ";", "break", ";", "}", "if", "(", "!", "<STR_LIT>", "(", "Imm", ",", "RegSize", ")", ")", "return", "<NUM_LIT>", ";", "unsigned", "ResultReg", "=", "fastEmitInst_ri", "(", "Opc", ",", "RC", ",", "LHSReg", ",", "<STR_LIT>", "(", "Imm", ",", "RegSize", ")", ")", ";", "if", "(", "RetVT", ">=", "<STR_LIT>", "&&", "RetVT", "<=", "<STR_LIT>", "&&", "ISDOpc", "!=", "<STR_LIT>", ")", "{", "uint64_t", "Mask", "=", "(", "RetVT", "==", "<STR_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "ResultReg", "=", "emitAnd_ri", "(", "<STR_LIT>", ",", "ResultReg", ",", "Mask", ")", ";", "}"], "ground_truth": ["return", "ResultReg", ";"], "File": "AArch64FastISel21", "Func": "emitLogicalOp_ri", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18915, "Length": 124, "Cover_Rate": 0.42758620689655175, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "SmallVector", "<", "std", "::", "pair", "<", "MachineOperand", "*", ",", "<STR_LIT>", ">", ",", "<NUM_LIT>", ">", "OperandsToUpdate", ";", "bool", "isSafe", "=", "false", ";", "I", "=", "CmpInstr", ";", "E", "=", "CmpInstr", "->", "getParent", "(", ")", "->", "end", "(", ")", ";", "while", "(", "!", "isSafe", "&&", "++", "I", "!=", "E", ")", "{", "const", "MachineInstr", "&", "Instr", "=", "*", "I", ";", "for", "(", "unsigned", "IO", "=", "<NUM_LIT>", ",", "EO", "=", "Instr", ".", "getNumOperands", "(", ")", ";", "!", "isSafe", "&&", "IO", "!=", "EO", ";", "++", "IO", ")", "{", "const", "MachineOperand", "&", "MO", "=", "Instr", ".", "getOperand", "(", "IO", ")", ";", "if", "(", "MO", ".", "isRegMask", "(", ")", "&&", "MO", ".", "clobbersPhysReg", "(", "<STR_LIT>", ")", ")", "{", "isSafe", "=", "true", ";", "break", ";", "}", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{", "isSafe", "=", "true", ";", "break", ";", "}", "<STR_LIT>", "CC", "=", "(", "<STR_LIT>", ")", "Instr", ".", "getOperand", "(", "IO", "-", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "Sub", ")", "{", "<STR_LIT>", "NewCC", "=", "getSwappedCondition", "(", "CC", ")", ";", "if", "(", "NewCC", "==", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "SrcReg2", "!=", "<NUM_LIT>", "&&", "Sub", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "SrcReg2", "&&", "Sub", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "SrcReg", ")", "OperandsToUpdate", ".", "push_back", "(", "std", "::", "make_pair", "(", "&", "(", "(", "*", "I", ")", ".", "getOperand", "(", "IO", "-", "<NUM_LIT>", ")", ")", ",", "NewCC", ")", ")", ";", "}", "else", "switch", "(", "CC", ")", "{", "default", ":", "isSafe", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "false", ";", "}", "}", "}"], "ground_truth": ["if", "(", "!", "isSafe", "&&", "!", "Sub", ")", "return", "false", ";"], "File": "ARMBaseInstrInfo47", "Func": "optimizeCompareInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18916, "Length": 366, "Cover_Rate": 0.38006230529595014, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SDNode", "::", "hasPredecessorHelper", "(", "N", ",", "Visited", ",", "Worklist", ")", "||", "SDNode", "::", "hasPredecessorHelper", "(", "User", ",", "Visited", ",", "Worklist", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "isValidBaseUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18917, "Length": 31, "Cover_Rate": 0.3974358974358974, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>16TargetLowering", "::", "isEligibleForTailCallOptimization", "(", "const", "CCState", "&", "CCInfo", ",", "unsigned", "NextStackOffset", ",", "const", "<ISA_LIT>FunctionInfo", "&", "FI", ")", "const", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "Mips16ISelLowering (2)", "Func": "isEligibleForTailCallOptimization", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18918, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ImmBranch", "(", "MachineInstr", "*", "mi", ",", "unsigned", "maxdisp", ",", "bool", "cond", ",", "int", "ubr", ")", ":", "MI", "(", "mi", ")", ",", "MaxDisp", "(", "maxdisp", ")", ",", "isCond", "(", "cond", ")", ",", "UncondBr", "(", "ubr", ")", "{"], "ground_truth": ["}"], "File": "MipsConstantIslandPass (2)1", "Func": "ImmBranch", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18919, "Length": 37, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "DATA_REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "<", "<NUM_LIT>", "&&", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ">=", "-", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "else", "if", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "<", "<NUM_LIT>", "&&", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ">=", "-", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "m68k4", "Func": "output_move_himode", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 18920, "Length": 63, "Cover_Rate": 0.3387096774193548, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineIRBuilder", "&", "B", "=", "Helper", ".", "MIRBuilder", ";", "MachineRegisterInfo", "&", "MRI", "=", "*", "B", ".", "getMRI", "(", ")", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "TargetOpcode", "::", "G_ADDRSPACE_CAST", ":", "return", "legalizeAddrSpaceCast", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FRINT", ":", "return", "legalizeFrint", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FCEIL", ":", "return", "legalizeFceil", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FREM", ":", "return", "legalizeFrem", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_INTRIN<ISA_LIT>C_TRUNC", ":", "return", "legalizeIntrinsicTrunc", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_<ISA_LIT>TOFP", ":", "return", "legalizeITOFP", "(", "MI", ",", "MRI", ",", "B", ",", "true", ")", ";", "case", "TargetOpcode", "::", "G_UITOFP", ":", "return", "legalizeITOFP", "(", "MI", ",", "MRI", ",", "B", ",", "false", ")", ";", "case", "TargetOpcode", "::", "G_FPTO<ISA_LIT>", ":", "return", "legalizeFPTOI", "(", "MI", ",", "MRI", ",", "B", ",", "true", ")", ";", "case", "TargetOpcode", "::", "G_FPTOUI", ":", "return", "legalizeFPTOI", "(", "MI", ",", "MRI", ",", "B", ",", "false", ")", ";", "case", "TargetOpcode", "::", "G_FMINNUM", ":", "case", "TargetOpcode", "::", "G_FMAXNUM", ":", "case", "TargetOpcode", "::", "G_FMINNUM_IEEE", ":", "case", "TargetOpcode", "::", "G_FMAXNUM_IEEE", ":", "return", "legalizeMinNumMaxNum", "(", "Helper", ",", "MI", ")", ";", "case", "TargetOpcode", "::", "G_EXTRACT_VECTOR_ELT", ":", "return", "legalizeExtractVectorElt", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_INSERT_VECTOR_ELT", ":", "return", "legalizeInsertVectorElt", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_SHUFFLE_VECTOR", ":", "return", "legalizeShuffleVector", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_F<ISA_LIT>N", ":", "case", "TargetOpcode", "::", "G_FCOS", ":", "return", "legalizeSinCos", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_GLOBAL_VALUE", ":", "return", "legalizeGlobalValue", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_LOAD", ":", "case", "TargetOpcode", "::", "G_SEXTLOAD", ":", "case", "TargetOpcode", "::", "G_ZEXTLOAD", ":", "return", "legalizeLoad", "(", "Helper", ",", "MI", ")", ";"], "ground_truth": ["case", "TargetOpcode", "::", "G_FMAD", ":"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeCustom", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18921, "Length": 307, "Cover_Rate": 0.570631970260223, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "needsAggressiveScheduling", "(", "unsigned", "Directive", ")", "{", "switch", "(", "Directive", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "PPCSubtarget (2)", "Func": "needsAggressiveScheduling", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18922, "Length": 33, "Cover_Rate": 0.6226415094339622, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "double", "r", ";"], "ground_truth": ["__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "r", ")", ":", "<STR_LIT>", "(", "x", ")", ")", ";"], "File": "ppu", "Func": "intrinsics___frsqrte", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18923, "Length": 18, "Cover_Rate": 0.5806451612903226, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>IncomingValueAssigner", "(", "CCAssignFn", "*", "AssignFn_", ",", "CCAssignFn", "*", "AssignFnVarArg_", ")", ":", "IncomingValueAssigner", "(", "AssignFn_", ",", "AssignFnVarArg_", ")", "{"], "ground_truth": ["}"], "File": "AArch64CallLowering13", "Func": "AArch64IncomingValueAssigner", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18924, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "createUnpackShuffleMask", "(", "VT", ",", "Unpckh", ",", "false", ",", "false", ")", ";", "if", "(", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "Unpckh", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V1", ",", "V2", ")", ";", "ShuffleVectorSDNode", "::", "commuteMask", "(", "Unpckl", ")", ";", "if", "(", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "Unpckl", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V2", ",", "V1", ")", ";", "ShuffleVectorSDNode", "::", "commuteMask", "(", "Unpckh", ")", ";"], "ground_truth": ["if", "(", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "Unpckh", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V2", ",", "V1", ")", ";"], "File": "X86ISelLowering (2)6", "Func": "lowerShuffleWithUNPCK", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18925, "Length": 112, "Cover_Rate": 0.5308056872037915, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addMRSOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "AArch64AsmParser13", "Func": "addMRSOperands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18926, "Length": 21, "Cover_Rate": 0.3230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "hasAVX", "(", ")", "&&", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "Op", "(", "N", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "TLI", ".", "isTypeLegal", "(", "VT", ")", "&&", "TLI", ".", "isTypeLegal", "(", "In", ".", "getValueType", "(", ")", ")", ")", "if", "(", "SDValue", "Res", "=", "combine<ISA_LIT>ShufflesRecursively", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ")", "return", "Res", ";"], "File": "X86ISelLowering202", "Func": "combineExtInVec", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18927, "Length": 62, "Cover_Rate": 0.3229166666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCAsmInfo", "::", "<ISA_LIT>MCAsmInfo", "(", "StringRef", "TT", ")", "{", "Triple", "TheTriple", "(", "TT", ")", ";", "if", "(", "(", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "mips", ")", "||", "(", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "mips64", ")", ")", "IsLittleEndian", "=", "false", ";"], "ground_truth": ["if", "(", "(", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "mips64el", ")", "||", "(", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "mips64", ")", ")", "{"], "File": "MipsMCAsmInfo39", "Func": "MipsMCAsmInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18928, "Length": 71, "Cover_Rate": 0.5035460992907801, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "vdupq_n_u16", "(", "*", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vld1q_dup_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18929, "Length": 8, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OpcodeRevFilter", "(", "int", "opc1", ",", "int", "opc2", ")", ":", "Opc1", "(", "opc1", ")", ",", "Opc2", "(", "opc2", ")", "{"], "ground_truth": ["}"], "File": "EquivSubst", "Func": "OpcodeRevFilter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18930, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "Subtarget", ".", "hasP9Altivec", "(", ")", ")", "{", "switch", "(", "IntrinsicID", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "CompareOpc", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "CompareOpc", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "CompareOpc", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "CompareOpc", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "CompareOpc", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "CompareOpc", "=", "<NUM_LIT>", ";", "break", ";", "}", "isDot", "=", "true", ";", "}", "else", "return", "false", ";", "break", ";", "case", "<STR_LIT>", ":", "CompareOpc", "=", "<NUM_LIT>", ";", "isDot", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "CompareOpc", "=", "<NUM_LIT>", ";", "isDot", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "CompareOpc", "=", "<NUM_LIT>", ";", "isDot", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "CompareOpc", "=", "<NUM_LIT>", ";", "isDot", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "CompareOpc", "=", "<NUM_LIT>", ";", "isDot", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "Subtarget", ".", "hasP8Altivec", "(", ")", ")", "{", "CompareOpc", "=", "<NUM_LIT>", ";", "isDot", "=", "true", ";", "}", "else", "return", "false", ";", "break", ";", "case", "<STR_LIT>", ":", "CompareOpc", "=", "<NUM_LIT>", ";", "isDot", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "CompareOpc", "=", "<NUM_LIT>", ";", "isDot", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "CompareOpc", "=", "<NUM_LIT>", ";", "isDot", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "Subtarget", ".", "hasP8Altivec", "(", ")", ")", "{", "CompareOpc", "=", "<NUM_LIT>", ";", "isDot", "=", "true", ";", "}", "else", "return", "false", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "Subtarget", ".", "hasVSX", "(", ")", ")", "{", "switch", "(", "IntrinsicID", ")", "{", "case", "<STR_LIT>", ":", "CompareOpc", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "CompareOpc", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "CompareOpc", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "CompareOpc", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "CompareOpc", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "CompareOpc", "=", "<NUM_LIT>", ";", "break", ";", "}", "isDot", "=", "true", ";", "}", "else", "return", "false", ";", "break", ";", "case", "<STR_LIT>", ":", "CompareOpc", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "CompareOpc", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "CompareOpc", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "CompareOpc", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "CompareOpc", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "Subtarget", ".", "hasP8Altivec", "(", ")", ")", "CompareOpc", "=", "<NUM_LIT>", ";", "else", "return", "false", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "Subtarget", ".", "hasP9Altivec", "(", ")", ")", "switch", "(", "IntrinsicID", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["CompareOpc", "=", "<NUM_LIT>", ";"], "File": "PPCISelLowering (2)7", "Func": "getVectorCompareInfo", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18931, "Length": 460, "Cover_Rate": 0.4930332261521972, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetELFStreamer", "::", "emitDirectiveOptionNoRVC", "(", ")", "{"], "ground_truth": ["}"], "File": "RISCVELFStreamer (2)", "Func": "emitDirectiveOptionNoRVC", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18932, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_fnmsub_round_sh", "(", "__m128h", "__W", ",", "__mmask8", "__U", ",", "__m128h", "__A", ",", "__m128h", "__B", ",", "const", "int", "__R", ")", "{"], "ground_truth": ["return", "(", "__m128h", ")", "__builtin_ia32_vfmaddsh3_mask", "(", "(", "__v8hf", ")", "__W", ",", "-", "(", "__v8hf", ")", "__A", ",", "-", "(", "__v8hf", ")", "__B", ",", "(", "__mmask8", ")", "__U", ",", "__R", ")", ";"], "File": "avx512fp16intrin", "Func": "_mm_mask_fnmsub_round_sh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18933, "Length": 63, "Cover_Rate": 0.984375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Value", ")", ")", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "if", "(", "Value", "&", "<NUM_LIT>", ")", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "unsigned", "Sbit", "=", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "unsigned", "Hi1", "=", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "unsigned", "Mid6", "=", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "unsigned", "Lo4", "=", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "Value", "=", "(", "Sbit", "<<", "<NUM_LIT>", ")", "|", "(", "Mid6", "<<", "<NUM_LIT>", ")", "|", "(", "Lo4", "<<", "<NUM_LIT>", ")", "|", "(", "Hi1", "<<", "<NUM_LIT>", ")", ";", "return", "Value", ";", "}", "case", "<STR_LIT>", ":", "{", "unsigned", "Bit11", "=", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "unsigned", "Bit4", "=", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "unsigned", "Bit9_8", "=", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "unsigned", "Bit10", "=", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "unsigned", "Bit6", "=", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "unsigned", "Bit7", "=", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "unsigned", "Bit3_1", "=", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "unsigned", "Bit5", "=", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";"], "ground_truth": ["Value", "=", "(", "Bit11", "<<", "<NUM_LIT>", ")", "|", "(", "Bit4", "<<", "<NUM_LIT>", ")", "|", "(", "Bit9_8", "<<", "<NUM_LIT>", ")", "|", "(", "Bit10", "<<", "<NUM_LIT>", ")", "|", "(", "Bit6", "<<", "<NUM_LIT>", ")", "|", "(", "Bit7", "<<", "<NUM_LIT>", ")", "|", "(", "Bit3_1", "<<", "<NUM_LIT>", ")", "|", "Bit5", ";"], "File": "RISCVAsmBackend28", "Func": "adjustFixupValue", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18934, "Length": 255, "Cover_Rate": 0.4242928452579035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SDValue", "FPLogic", "=", "convertIntLogicToFPLogic", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "FPLogic", ";", "if", "(", "SDValue", "R", "=", "combineANDXORWithAllOnesIntoANDNP", "(", "N", ",", "DAG", ")", ")", "return", "R", ";", "if", "(", "SDValue", "ShiftRight", "=", "combineAndMaskToShift", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "ShiftRight", ";", "if", "(", "SDValue", "R", "=", "combineAndLoadToBZHI", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "R", ";", "if", "(", "VT", ".", "isVector", "(", ")", "&&", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "Op", "(", "N", ",", "<NUM_LIT>", ")", ";", "if", "(", "SDValue", "Res", "=", "combine<ISA_LIT>ShufflesRecursively", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ")", "return", "Res", ";", "}", "if", "(", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "SDValue", "BitMask", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "SrcVec", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "SrcVecVT", "=", "SrcVec", ".", "getValueType", "(", ")", ";", "APInt", "UndefElts", ";", "SmallVector", "<", "APInt", ",", "<NUM_LIT>", ">", "EltBits", ";", "if", "(", "VT", "==", "SrcVecVT", ".", "getScalarType", "(", ")", "&&", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "isOnlyUserOf", "(", "SrcVec", ".", "getNode", "(", ")", ")", "&&", "getTargetConstantBitsFromNode", "(", "BitMask", ",", "<NUM_LIT>", ",", "UndefElts", ",", "EltBits", ")", "&&", "llvm", "::", "all_of", "(", "EltBits", ",", "[", "]", "(", "APInt", "M", ")", "{", "return", "M", ".", "isNullValue", "(", ")", "||", "M", ".", "isAllOnesValue", "(", ")", ";", "}", ")", ")", "{", "unsigned", "NumElts", "=", "SrcVecVT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "Scale", "=", "SrcVecVT", ".", "getScalarSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "unsigned", "Idx", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ShuffleMask", "(", "NumElts", "*", "Scale", ",", "SM_SentinelUndef", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "Scale", ";", "++", "i", ")", "{", "if", "(", "UndefElts", "[", "i", "]", ")", "continue", ";", "int", "VecIdx", "=", "Scale", "*", "Idx", "+", "i", ";", "ShuffleMask", "[", "VecIdx", "]", "=", "EltBits", "[", "i", "]", ".", "isNullValue", "(", ")", "?", "SM_SentinelZero", ":", "VecIdx", ";"], "ground_truth": ["}"], "File": "X86ISelLowering50", "Func": "combineAnd", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18935, "Length": 373, "Cover_Rate": 0.3569377990430622, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "*", "loop_reg", "=", "copy_addr_to_reg", "(", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ")", ";", "*", "loop_mem", "=", "change_address", "(", "mem", ",", "BLKmode", ",", "*", "loop_reg", ")", ";"], "ground_truth": ["set_mem_align", "(", "*", "loop_mem", ",", "MIN", "(", "(", "HOST_WIDE_INT", ")", "MEM_ALIGN", "(", "mem", ")", ",", "length", "*", "BITS_PER_UNIT", ")", ")", ";"], "File": "microblaze", "Func": "microblaze_adjust_block_mem", "Target": "microblaze", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 18936, "Length": 47, "Cover_Rate": 0.7014925373134329, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "SDValue", "getSmallIPtrImm", "(", "unsigned", "Imm", ")", "{"], "ground_truth": ["return", "CurDAG", "->", "getTargetConstant", "(", "Imm", ",", "<ISA_LIT>tli", ".", "getPointerTy", "(", ")", ")", ";"], "File": "SPUISelDAGToDAG", "Func": "getSmallIPtrImm", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18937, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Size", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["for", "(", "int", "i", "=", "(", "Size", "-", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "i", "-=", "<NUM_LIT>", ")", "EmitByte", "(", "(", "Val", ">>", "i", ")", "&", "<NUM_LIT>", ",", "CurByte", ",", "OS", ")", ";"], "File": "TL45MCCodeEmitter", "Func": "EmitBEConstant", "Target": "TL45", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18938, "Length": 45, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isVarArg", "=", "FTy", "->", "isVarArg", "(", ")", ";", "Type", "*", "RetTy", "=", "I", "->", "getType", "(", ")", ";", "MVT", "RetVT", ";", "if", "(", "RetTy", "->", "isVoidTy", "(", ")", ")", "RetVT", "=", "<STR_LIT>", ";", "else", "if", "(", "!", "isTypeLegal", "(", "RetTy", ",", "RetVT", ")", "&&", "RetVT", "!=", "<STR_LIT>", "&&", "RetVT", "!=", "<STR_LIT>", "&&", "RetVT", "!=", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "RetVT", "!=", "<STR_LIT>", "&&", "RetVT", "!=", "<STR_LIT>", "&&", "RetVT", "!=", "<STR_LIT>", "&&", "RetVT", "!=", "<STR_LIT>", "&&", "RetVT", "!=", "<STR_LIT>", ")", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "isVarArg", ",", "*", "FuncInfo", ".", "MF", ",", "RVLocs", ",", "*", "Context", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "RetVT", ",", "CCAssignFnForCall", "(", "CC", ",", "true", ",", "isVarArg", ")", ")", ";", "if", "(", "RVLocs", ".", "size", "(", ")", ">=", "<NUM_LIT>", "&&", "RetVT", "!=", "<STR_LIT>", ")", "return", "false", ";", "}", "SmallVector", "<", "Value", "*", ",", "<NUM_LIT>", ">", "Args", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "ArgRegs", ";", "SmallVector", "<", "MVT", ",", "<NUM_LIT>", ">", "ArgVTs", ";", "SmallVector", "<", "<STR_LIT>", ",", "<NUM_LIT>", ">", "ArgFlags", ";", "unsigned", "arg_size", "=", "CS", ".", "arg_size", "(", ")", ";", "Args", ".", "reserve", "(", "arg_size", ")", ";", "ArgRegs", ".", "reserve", "(", "arg_size", ")", ";", "ArgVTs", ".", "reserve", "(", "arg_size", ")", ";", "ArgFlags", ".", "reserve", "(", "arg_size", ")", ";", "for", "(", "ImmutableCallSite", "::", "arg_iterator", "i", "=", "CS", ".", "arg_begin", "(", ")", ",", "e", "=", "CS", ".", "arg_end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "IntrMemName", "&&", "e", "-", "i", "<=", "<NUM_LIT>", ")", "break", ";", "<STR_LIT>", "Flags", ";", "unsigned", "AttrInd", "=", "i", "-", "CS", ".", "arg_begin", "(", ")", "+", "<NUM_LIT>", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "SExt", ")", ")", "Flags", ".", "setSExt", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "ZExt", ")", ")", "Flags", ".", "setZExt", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "InReg", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "StructRet", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "SwiftSelf", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "SwiftError", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "Nest", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "ByVal", ")", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "(", "*", "i", ")", "->", "getType", "(", ")", ";"], "ground_truth": ["MVT", "ArgVT", ";"], "File": "ARMFastISel31", "Func": "SelectCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18939, "Length": 395, "Cover_Rate": 0.43694690265486724, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "str", "+=", "<NUM_LIT>", ";", "}", "parse_res", "=", "aarch64_parse_extension", "(", "str", ",", "&", "isa_flags", ")", ";", "if", "(", "parse_res", "==", "AARCH64_PARSE_OK", ")", "{", "aarch64_isa_flags", "=", "isa_flags", ";", "return", "true", ";", "}", "switch", "(", "parse_res", ")", "{", "case", "AARCH64_PARSE_MISSING_ARG", ":"], "ground_truth": ["error", "(", "<STR_LIT>", ",", "pragma_or_attr", ",", "str", ")", ";"], "File": "aarch643", "Func": "aarch64_handle_attr_isa_flags", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18940, "Length": 47, "Cover_Rate": 0.4051724137931034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasWBNOINVD", "(", ")", "const", "{"], "ground_truth": ["return", "HasWBNOINVD", ";"], "File": "X86Subtarget100", "Func": "hasWBNOINVD", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18941, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ReturnAddrIndex", "==", "<NUM_LIT>", ")", "{", "uint64_t", "SlotSize", "=", "TD", "->", "getPointerSize", "(", ")", ";"], "ground_truth": ["ReturnAddrIndex", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "SlotSize", ",", "-", "SlotSize", ",", "true", ")", ";"], "File": "XNCMISelLowering", "Func": "getReturnAddressFrameIndex", "Target": "XNCM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18942, "Length": 34, "Cover_Rate": 0.3469387755102041, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmlal_u16", "(", "uint32x4_t", "__a", ",", "uint16x4_t", "__b", ",", "uint16x4_t", "__c", ")", "{"], "ground_truth": ["return", "(", "uint32x4_t", ")", "__builtin_neon_vmlaluv4hi", "(", "(", "int32x4_t", ")", "__a", ",", "(", "int16x4_t", ")", "__b", ",", "(", "int16x4_t", ")", "__c", ")", ";"], "File": "arm", "Func": "neon_vmlal_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18943, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "if", "(", "ST", "->", "hasMVEFloatOps", "(", ")", ")", "continue", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "IsMasked", "(", "&", "I", ")", ")", "{", "auto", "*", "VecTy", "=", "getVectorType", "(", "Int", ")", ";", "unsigned", "Lanes", "=", "VecTy", "->", "getNumElements", "(", ")", ";", "unsigned", "ElementWidth", "=", "VecTy", "->", "getScalarSizeInBits", "(", ")", ";", "unsigned", "MaxWidth", "=", "TTI", "->", "getRegisterBitWidth", "(", "true", ")", ";", "if", "(", "Lanes", "*", "ElementWidth", ">", "MaxWidth", "||", "Lanes", "==", "MaxWidth", ")", "return", "false", ";", "MaskedInsts", ".", "push_back", "(", "cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ")", ";", "continue", ";", "}", "for", "(", "const", "Use", "&", "U", ":", "Int", "->", "args", "(", ")", ")", "{", "if", "(", "isa", "<", "VectorType", ">", "(", "U", "->", "getType", "(", ")", ")", ")", "return", "false", ";", "}", "}", "}", "if", "(", "!", "ActiveLaneMask", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}"], "ground_truth": ["return", "!", "MaskedInsts", ".", "empty", "(", ")", ";"], "File": "MVETailPredication10", "Func": "IsPredicatedVectorLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18944, "Length": 159, "Cover_Rate": 0.5408163265306123, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isT2SOImmNot", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "<STR_LIT>", "(", "Value", ")", "==", "-", "<NUM_LIT>", "&&", "<STR_LIT>", "(", "~", "Value", ")", "!=", "-", "<NUM_LIT>", ";"], "File": "ARMAsmParser (2)", "Func": "isT2SOImmNot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18945, "Length": 66, "Cover_Rate": 0.9295774647887324, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_subs_epu8", "(", "__m128i", "__A", ",", "__m128i", "__B", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_psubusb128", "(", "(", "__v16qi", ")", "__A", ",", "(", "__v16qi", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "emmintrin", "Func": "_mm_subs_epu8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18946, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "&", "UseMI", "=", "*", "I", "->", "getParent", "(", ")", ";", "unsigned", "OpNo", "=", "<NUM_LIT>", ";", "switch", "(", "UseMI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "break", ";", "default", ":", "OpNo", "=", "I", ".", "getOperandNo", "(", ")", ";"], "ground_truth": ["break", ";"], "File": "SIInstrInfo129", "Func": "addUsersToMoveToVALUWorklist", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18947, "Length": 57, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerCall", "(", "SDValue", "Chain", ",", "SDValue", "Callee", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "bool", "doesNotRet", ",", "bool", "&", "isTailCall", ",", "const", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Outs", ",", "const", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", ",", "const", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Ins", ",", "DebugLoc", "dl", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "isTailCall", "=", "false", ";", "switch", "(", "CallConv", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["case", "CallingConv", "::", "Fast", ":"], "File": "XNCMISelLowering", "Func": "LowerCall", "Target": "XNCM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18948, "Length": 87, "Cover_Rate": 0.7016129032258065, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcvtq_m_n_to_f_sv8hf", "(", "__inactive", ",", "__a", ",", "__imm6", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcvtq_m_n_f16_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18949, "Length": 13, "Cover_Rate": 0.4482758620689655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "bool", "Is64Bit", "=", "Subtarget", "->", "is64Bit", "(", ")", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "getTargetMachine", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "Ins", ",", "RetCC_<ISA_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RVLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "EVT", "CopyVT", "=", "VA", ".", "getValVT", "(", ")", ";", "if", "(", "(", "CopyVT", "==", "<STR_LIT>", "||", "CopyVT", "==", "<STR_LIT>", ")", "&&", "(", "(", "Is64Bit", "||", "Ins", "[", "i", "]", ".", "Flags", ".", "isInReg", "(", ")", ")", "&&", "!", "Subtarget", "->", "hasSSE1", "(", ")", ")", ")", "{", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "}", "SDValue", "Val", ";", "if", "(", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", "||", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "isScalarFPTypeInSSEReg", "(", "VA", ".", "getValVT", "(", ")", ")", ")", "CopyVT", "=", "<STR_LIT>", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "InFlag", "}", ";", "Chain", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "CopyVT", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Ops", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "Val", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "CopyVT", "!=", "VA", ".", "getValVT", "(", ")", ")", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";"], "File": "X86ISelLowering121", "Func": "LowerCallResult", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18950, "Length": 256, "Cover_Rate": 0.6754617414248021, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "NumNops", "=", "Count", "/", "<NUM_LIT>", ";", "for", "(", "uint64_t", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumNops", ";", "++", "i", ")", "OW", "->", "Write16", "(", "nopEncoding", ")", ";", "if", "(", "Count", "&", "<NUM_LIT>", ")", "OW", "->", "Write8", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "const", "uint32_t", "nopEncoding", "=", "hasNOP", "(", ")", "?", "<ISA_LIT>v6T2_NopEncoding", ":", "<ISA_LIT>v4_NopEncoding", ";", "uint64_t", "NumNops", "=", "Count", "/", "<NUM_LIT>", ";", "for", "(", "uint64_t", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumNops", ";", "++", "i", ")", "OW", "->", "Write32", "(", "nopEncoding", ")", ";"], "ground_truth": ["switch", "(", "Count", "%", "<NUM_LIT>", ")", "{"], "File": "ARMAsmBackend69", "Func": "WriteNopData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18951, "Length": 92, "Cover_Rate": 0.4577114427860697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "orig", "[", "i", "]", "==", "'W'", "||", "orig", "[", "i", "]", "==", "'L'", ")", "&&", "equiv", "[", "i", "]", "==", "'Q'", ")", "continue", ";", "if", "(", "(", "orig", "[", "i", "]", "==", "'1'", "||", "orig", "[", "i", "]", "==", "'3'", ")", "&&", "equiv", "[", "i", "]", "==", "'6'", ")", "continue", ";", "if", "(", "(", "orig", "[", "i", "]", "==", "'6'", "||", "orig", "[", "i", "]", "==", "'2'", ")", "&&", "equiv", "[", "i", "]", "==", "'4'", ")", "continue", ";", "return", "FALSE", ";", "}"], "ground_truth": ["}"], "File": "X86DisassemblerDecoder", "Func": "is64BitEquivalent", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18952, "Length": 86, "Cover_Rate": 0.5149700598802395, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "create<ISA_LIT>ShortenInstPass", "(", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "create<ISA_LIT>ElimComparePass", "(", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";"], "ground_truth": ["addPass", "(", "create<ISA_LIT>LongBranchPass", "(", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";"], "File": "SystemZTargetMachine18", "Func": "addPreEmitPass", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18953, "Length": 50, "Cover_Rate": 0.6756756756756757, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_i64scatter_epi64", "(", "void", "*", "__addr", ",", "__m256i", "__index", ",", "__m256i", "__v1", ",", "const", "int", "__scale", ")", "{", "__builtin_ia32_scatterdiv4di", "(", "__addr", ",", "(", "__mmask8", ")", "<NUM_LIT>", ",", "(", "__v4di", ")", "__index", ",", "(", "__v4di", ")", "__v1", ",", "__scale", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_i64scatter_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18954, "Length": 53, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "val", "=", "expand_simple_binop", "(", "SImode", ",", "ASHIFT", ",", "val", ",", "shift", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ";", "retval", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "mode", "=", "SImode", ";", "}", "mem", "=", "rs6000_pre_atomic_barrier", "(", "mem", ",", "model", ")", ";", "label", "=", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "gen_label_rtx", "(", ")", ")", ";", "emit_label", "(", "XEXP", "(", "label", ",", "<NUM_LIT>", ")", ")", ";", "emit_load_locked", "(", "mode", ",", "retval", ",", "mem", ")", ";", "x", "=", "val", ";", "if", "(", "mask", ")", "x", "=", "rs6000_mask_atomic_subword", "(", "retval", ",", "val", ",", "mask", ")", ";", "cond", "=", "gen_reg_rtx", "(", "CCmode", ")", ";", "emit_store_conditional", "(", "mode", ",", "cond", ",", "mem", ",", "x", ")", ";", "x", "=", "gen_rtx_NE", "(", "VOIDmode", ",", "cond", ",", "const0_rtx", ")", ";"], "ground_truth": ["emit_unlikely_jump", "(", "x", ",", "label", ")", ";"], "File": "rs6000", "Func": "rs6000_expand_atomic_exchange", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18955, "Length": 125, "Cover_Rate": 0.46296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op", ".", "size", "(", ")", ">=", "<NUM_LIT>", "&&", "Op", ".", "isAligned", "(", "Align", "(", "<NUM_LIT>", ")", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "Op", ".", "size", "(", ")", ">=", "<NUM_LIT>", "&&", "Op", ".", "isAligned", "(", "Align", "(", "<NUM_LIT>", ")", ")", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "HexagonISelLowering100", "Func": "getOptimalMemOpType", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18956, "Length": 49, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Thumb2ITBlockPass", "::", "MoveCopyOutOfITBlock", "(", "MachineInstr", "*", "MI", ",", "<STR_LIT>", "CC", ",", "<STR_LIT>", "OCC", ",", "SmallSet", "<", "unsigned", ",", "<NUM_LIT>", ">", "&", "Defs", ",", "SmallSet", "<", "unsigned", ",", "<NUM_LIT>", ">", "&", "Uses", ")", "{", "if", "(", "!", "isCopy", "(", "MI", ")", ")", "return", "false", ";", "assert", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", "==", "<NUM_LIT>", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "DstReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["if", "(", "Uses", ".", "count", "(", "DstReg", ")", "||", "Defs", ".", "count", "(", "SrcReg", ")", ")", "return", "false", ";"], "File": "Thumb2ITBlockPass29", "Func": "MoveCopyOutOfITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18957, "Length": 123, "Cover_Rate": 0.484251968503937, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NumBytes", "+=", "CalculateStackSlotSize", "(", "ArgVT", ",", "Flags", ",", "PtrByteSize", ")", ";", "}", "if", "(", "nAltivecParamsAtEnd", ")", "{", "NumBytes", "=", "(", "(", "NumBytes", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "NumBytes", "+=", "<NUM_LIT>", "*", "nAltivecParamsAtEnd", ";", "}", "NumBytes", "=", "std", "::", "max", "(", "NumBytes", ",", "<ISA_LIT>FrameLowering", "::", "getMinCallFrameSize", "(", "is<ISA_LIT>64", ",", "true", ")", ")", ";", "if", "(", "CC", "==", "CallingConv", "::", "Fast", "&&", "GuaranteedTailCallOpt", ")", "{", "unsigned", "TargetAlign", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ";", "unsigned", "AlignMask", "=", "TargetAlign", "-", "<NUM_LIT>", ";", "NumBytes", "=", "(", "NumBytes", "+", "AlignMask", ")", "&", "~", "AlignMask", ";", "}"], "ground_truth": ["return", "NumBytes", ";"], "File": "PPCISelLowering115", "Func": "CalculateParameterAndLinkageAreaSize", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18958, "Length": 110, "Cover_Rate": 0.3942652329749104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "<STR_LIT>", "(", "&", "F", ")", ")", "continue", ";", "Changed", "|=", "processUsedLDS", "(", "M", ",", "&", "F", ")", ";", "}", "UsedList", ".", "clear", "(", ")", ";", "return", "Changed", ";"], "ground_truth": ["}"], "File": "AMDGPULowerModuleLDSPass3", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18959, "Length": 32, "Cover_Rate": 0.4383561643835616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__a", "&", "~", "__b", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vbicq_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18960, "Length": 7, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Addr", ")", ";", "if", "(", "!", "GLC", ".", "getNode", "(", ")", ")", "GLC", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "if", "(", "!", "SLC", ".", "getNode", "(", ")", ")", "SLC", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "TFE", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "Idxen", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "Offen", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "Addr64", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "SOffset", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Addr", ")", ")", "{", "SDValue", "N0", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "ConstantSDNode", "*", "C1", "=", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "N2", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N3", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Addr64", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "Ptr", "=", "N2", ";", "VAddr", "=", "N3", ";", "}", "else", "{", "VAddr", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "Ptr", "=", "N0", ";", "}", "if", "(", "isLegalMUBUFImmOffset", "(", "C1", ")", ")", "{", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "C1", "->", "getZExtValue", "(", ")", ",", "DL", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "C1", "->", "getZExtValue", "(", ")", ")", ")", "{", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "SOffset", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "CurDAG", "->", "getTargetConstant", "(", "C1", "->", "getZExtValue", "(", ")", ",", "DL", ",", "<STR_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "}", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "N0", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Addr64", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "Ptr", "=", "N0", ";"], "ground_truth": ["VAddr", "=", "N1", ";"], "File": "AMDGPUISelDAGToDAG100", "Func": "SelectMUBUF", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18961, "Length": 377, "Cover_Rate": 0.7126654064272212, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "SUnit", "::", "const_succ_iterator", "I", "=", "SU", "->", "Succs", ".", "begin", "(", ")", ",", "E", "=", "SU", "->", "Succs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "SUnit", "&", "Succ", "=", "*", "I", "->", "getSUnit", "(", ")", ";"], "ground_truth": ["if", "(", "!", "Succ", ".", "isScheduled", ")", "{"], "File": "HexagonMachineScheduler10", "Func": "getSingleUnscheduledSucc", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18962, "Length": 52, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeMemEVA", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "int", "Offset", "=", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Insn", ">>", "<NUM_LIT>", ")", ";", "unsigned", "Reg", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Base", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Reg", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Reg", ")", ";", "Base", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Base", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Base", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Offset", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "MipsDisassembler40", "Func": "DecodeMemEVA", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18963, "Length": 143, "Cover_Rate": 0.959731543624161, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IntermediateVT", "=", "RegisterVT", ";", "NumIntermediates", "=", "VT", ".", "getFixedSizeInBits", "(", ")", "<", "RegisterVT", ".", "getFixedSizeInBits", "(", ")", "?", "VT", ".", "getVectorNumElements", "(", ")", ":", "divideCeil", "(", "VT", ".", "getSizeInBits", "(", ")", ",", "RegisterVT", ".", "getSizeInBits", "(", ")", ")", ";", "return", "NumIntermediates", ";"], "ground_truth": ["}"], "File": "MipsISelLowering111", "Func": "getVectorTypeBreakdownForCallingConv", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18964, "Length": 43, "Cover_Rate": 0.5058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addAssemblyEmitter", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ",", "bool", "Verbose", ",", "raw_ostream", "&", "Out", ")", "{"], "ground_truth": ["PM", ".", "add", "(", "create<ISA_LIT>CodePrinterPass", "(", "Out", ",", "*", "this", ",", "OptLevel", ",", "Verbose", ")", ")", ";"], "File": "PIC16TargetMachine1", "Func": "addAssemblyEmitter", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18965, "Length": 36, "Cover_Rate": 0.8372093023255814, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "PredDefs", "=", "countPredicateDefs", "(", "FP", ".", "SplitB", ")", ";", "if", "(", "FP", ".", "JoinB", ")", "{", "TotalPh", "=", "computePhiCost", "(", "FP", ".", "JoinB", ",", "FP", ")", ";", "PredDefs", "+=", "countPredicateDefs", "(", "FP", ".", "JoinB", ")", ";", "}", "else", "{", "if", "(", "FP", ".", "TrueB", "&&", "FP", ".", "TrueB", "->", "succ_size", "(", ")", ">", "<NUM_LIT>", ")", "{", "MachineBasicBlock", "*", "SB", "=", "*", "FP", ".", "TrueB", "->", "succ_begin", "(", ")", ";", "TotalPh", "+=", "computePhiCost", "(", "SB", ",", "FP", ")", ";", "PredDefs", "+=", "countPredicateDefs", "(", "SB", ")", ";", "}", "if", "(", "FP", ".", "FalseB", "&&", "FP", ".", "FalseB", "->", "succ_size", "(", ")", ">", "<NUM_LIT>", ")", "{", "MachineBasicBlock", "*", "SB", "=", "*", "FP", ".", "FalseB", "->", "succ_begin", "(", ")", ";", "TotalPh", "+=", "computePhiCost", "(", "SB", ",", "FP", ")", ";", "PredDefs", "+=", "countPredicateDefs", "(", "SB", ")", ";", "}", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "TotalPh", "<<", "<STR_LIT>", ")", ";", "if", "(", "TotalIn", "+", "TotalPh", ">=", "SizeLimit", "+", "Spare", ")", "return", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "PredDefs", "<<", "<STR_LIT>", ")", ";", "if", "(", "PredDefs", ">", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "HexagonEarlyIfConv11", "Func": "isProfitable", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18966, "Length": 186, "Cover_Rate": 0.4295612009237875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PM", ".", "add", "(", "createBasicTargetTransformInfoPass", "(", "getTargetLowering", "(", ")", ")", ")", ";"], "ground_truth": ["PM", ".", "add", "(", "create<ISA_LIT>TargetTransformInfoPass", "(", "this", ")", ")", ";"], "File": "ARMTargetMachine100", "Func": "addAnalysisPasses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18967, "Length": 22, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "<ISA_LIT>BaseTargetMachine", "&", "TM", ",", "bool", "IsLittle", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "<ISA_LIT>ProcFamily", "(", "Others", ")", ",", "<ISA_LIT>ProcClass", "(", "None", ")", ",", "stackAlignment", "(", "<NUM_LIT>", ")", ",", "CPUString", "(", "CPU", ")", ",", "IsLittle", "(", "IsLittle", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Options", "(", "TM", ".", "Options", ")", ",", "TM", "(", "TM", ")", ",", "FrameLowering", "(", "initializeFrameLowering", "(", "CPU", ",", "FS", ")", ")", ",", "InstrInfo", "(", "isThumb1Only", "(", ")", "?", "(", "<ISA_LIT>BaseInstrInfo", "*", ")", "new", "Thumb1InstrInfo", "(", "*", "this", ")", ":", "!", "isThumb", "(", ")", "?", "(", "<ISA_LIT>BaseInstrInfo", "*", ")", "new", "<ISA_LIT>InstrInfo", "(", "*", "this", ")", ":", "(", "<ISA_LIT>BaseInstrInfo", "*", ")", "new", "Thumb2InstrInfo", "(", "*", "this", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", "{"], "ground_truth": ["}"], "File": "ARMSubtarget49", "Func": "ARMSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18968, "Length": 147, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "X86VZeroUpper (2)2", "Func": "getPassName", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18969, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ThumbTargetMachine", "::", "ThumbTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "isLittle", ")", ":", "<ISA_LIT>BaseTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "isLittle", ")", "{", "initAsmInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine107", "Func": "ThumbTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18970, "Length": 73, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MachineOperand", "::", "MO_Immediate", ":", "O", "<<", "MO", ".", "getImm", "(", ")", ";", "return", "false", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "printSymbolOperand", "(", "*", "this", ",", "MO", ",", "O", ")", ";", "if", "(", "Subtarget", "->", "isPICStyleRIPRel", "(", ")", ")", "O", "<<", "<STR_LIT>", ";", "return", "false", ";", "case", "MachineOperand", "::", "MO_Register", ":", "O", "<<", "'('", ";", "printOperand", "(", "*", "this", ",", "MI", ",", "OpNo", ",", "O", ")", ";", "O", "<<", "')'", ";", "return", "false", ";", "}", "case", "'c'", ":", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "printOperand", "(", "*", "this", ",", "MI", ",", "OpNo", ",", "O", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "O", "<<", "MO", ".", "getImm", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "printSymbolOperand", "(", "*", "this", ",", "MO", ",", "O", ")", ";", "break", ";", "}", "return", "false", ";", "case", "'A'", ":", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "O", "<<", "'*'", ";", "printOperand", "(", "*", "this", ",", "MI", ",", "OpNo", ",", "O", ")", ";", "return", "false", ";", "}", "return", "true", ";", "case", "'b'", ":", "case", "'h'", ":", "case", "'w'", ":", "case", "'k'", ":", "case", "'q'", ":", "if", "(", "MO", ".", "isReg", "(", ")", ")", "return", "printAsmMRegister", "(", "*", "this", ",", "MO", ",", "ExtraCode", "[", "<NUM_LIT>", "]", ",", "O", ")", ";", "printOperand", "(", "*", "this", ",", "MI", ",", "OpNo", ",", "O", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "X86AsmPrinter102", "Func": "PrintAsmOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18971, "Length": 268, "Cover_Rate": 0.6090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "arc_ccfsm_state", "==", "<NUM_LIT>", "||", "arc_ccfsm_state", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "arc3", "Func": "arc_ccfsm_branch_deleted_p", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 18972, "Length": 17, "Cover_Rate": 0.7391304347826086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IsSplitCSR", "=", "s", ";"], "ground_truth": ["}"], "File": "PPCMachineFunctionInfo (2)", "Func": "setIsSplitCSR", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18973, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "parseRegister", "(", "Operands", ",", "RegGR", ",", "<STR_LIT>", ",", "ADDR64Reg", ")", ";"], "ground_truth": ["}"], "File": "SystemZAsmParser (2)", "Func": "parseADDR64", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18974, "Length": 13, "Cover_Rate": 0.5652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "&", "get<ISA_LIT>Subtarget", "(", ")", "const", "{", "return", "*", "get<ISA_LIT>TargetMachine", "(", ")", ".", "getSubtargetImpl", "(", ")", ";"], "ground_truth": ["}"], "File": "PPCTargetMachine (2)", "Func": "getPPCSubtarget", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18975, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_fmsubadd_pd", "(", "__m512d", "__A", ",", "__mmask8", "__U", ",", "__m512d", "__B", ",", "__m512d", "__C", ")", "{", "return", "(", "__m512d", ")", "__builtin_ia32_vfmaddsubpd512_mask", "(", "(", "__v8df", ")", "__A", ",", "(", "__v8df", ")", "__B", ",", "-", "(", "__v8df", ")", "__C", ",", "(", "__mmask8", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_mask_fmsubadd_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18976, "Length": 59, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "{", "switch", "(", "code", ")", "{", "case", "EQ", ":", "op", "=", "inverted", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "NE", ":", "op", "=", "inverted", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "LT", ":", "op", "=", "inverted", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "GE", ":", "op", "=", "inverted", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "sprintf", "(", "result", ",", "<STR_LIT>", ",", "op", ",", "isfp", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "inverted", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "result", ";"], "File": "xtensa", "Func": "xtensa_emit_movcc", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 18977, "Length": 91, "Cover_Rate": 0.5055555555555555, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "mai", ".", "getAssemblerDialect", "(", ")", ")", "{", "case", "<NUM_LIT>", ":", "PrintBytes", "=", "PrintAsEncoded", ";", "break", ";", "case", "<NUM_LIT>", ":", "PrintBytes", "=", "PrintCallAsBytes", ";", "break", ";"], "ground_truth": ["case", "<NUM_LIT>", ":", "PrintBytes", "=", "PrintAllAsBytes", ";", "break", ";"], "File": "PatmosInstPrinter", "Func": "PatmosInstPrinter", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 18978, "Length": 36, "Cover_Rate": 0.5142857142857142, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "struct", "PrefixEntry", "{", "const", "char", "*", "Spelling", ";", "<ISA_LIT>MCExpr", "::", "VariantKind", "VariantKind", ";", "uint8_t", "SupportedFormats", ";", "}", "PrefixEntries", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_LO16", ",", "COFF", "|", "ELF", "|", "MACHO", "}", ",", "{", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_HI16", ",", "COFF", "|", "ELF", "|", "MACHO", "}", ",", "}", ";", "StringRef", "IDVal", "=", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";", "const", "auto", "&", "Prefix", "=", "llvm", "::", "find_if", "(", "PrefixEntries", ",", "[", "&", "IDVal", "]", "(", "const", "PrefixEntry", "&", "PE", ")", "{", "return", "PE", ".", "Spelling", "==", "IDVal", ";", "}", ")", ";", "if", "(", "Prefix", "==", "std", "::", "end", "(", "PrefixEntries", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "uint8_t", "CurrentFormat", ";", "switch", "(", "getContext", "(", ")", ".", "getObjectFileInfo", "(", ")", "->", "getObjectFileType", "(", ")", ")", "{", "case", "MCObjectFileInfo", "::", "IsMachO", ":", "CurrentFormat", "=", "MACHO", ";", "break", ";", "case", "MCObjectFileInfo", "::", "IsELF", ":", "CurrentFormat", "=", "ELF", ";", "break", ";", "case", "MCObjectFileInfo", "::", "IsCOFF", ":", "CurrentFormat", "=", "COFF", ";"], "ground_truth": ["break", ";"], "File": "ARMAsmParser52", "Func": "parsePrefix", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18979, "Length": 181, "Cover_Rate": 0.418013856812933, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<ISA_LIT>Reg32PressureLimit", ";", "}", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "return", "<ISA_LIT>Reg64PressureLimit", ";", "}", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "HSAILRegisterInfo", "Func": "getRegPressureLimit", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18980, "Length": 20, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCSymbolizer", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>Symbolizer", ")", ";"], "ground_truth": ["}"], "File": "TPCDisassembler", "Func": "LLVMInitializeTPCDisassembler", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18981, "Length": 12, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "N", ")", ";", "auto", "*", "TrueC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "LHS", ")", ";", "auto", "*", "FalseC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", ")", ";", "if", "(", "!", "TrueC", "||", "!", "FalseC", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "LHS", ".", "getValueType", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "bool", "NeedsCondInvert", "=", "false", ";", "if", "(", "TrueC", "->", "getAPIntValue", "(", ")", ".", "ult", "(", "FalseC", "->", "getAPIntValue", "(", ")", ")", "&&", "(", "Cond", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "(", "Cond", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ")", ")", "{", "NeedsCondInvert", "=", "true", ";", "std", "::", "swap", "(", "TrueC", ",", "FalseC", ")", ";", "}", "if", "(", "FalseC", "->", "getAPIntValue", "(", ")", "==", "<NUM_LIT>", "&&", "TrueC", "->", "getAPIntValue", "(", ")", ".", "isPowerOf2", "(", ")", ")", "{", "if", "(", "NeedsCondInvert", ")", "Cond", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Cond", ".", "getValueType", "(", ")", ",", "Cond", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "Cond", ".", "getValueType", "(", ")", ")", ")", ";", "Cond", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "LHS", ".", "getValueType", "(", ")", ",", "Cond", ")", ";", "unsigned", "ShAmt", "=", "TrueC", "->", "getAPIntValue", "(", ")", ".", "logBase2", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "LHS", ".", "getValueType", "(", ")", ",", "Cond", ",", "DAG", ".", "getConstant", "(", "ShAmt", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "}", "if", "(", "FalseC", "->", "getAPIntValue", "(", ")", "+", "<NUM_LIT>", "==", "TrueC", "->", "getAPIntValue", "(", ")", ")", "{", "if", "(", "NeedsCondInvert", ")", "Cond", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Cond", ".", "getValueType", "(", ")", ",", "Cond", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "Cond", ".", "getValueType", "(", ")", ")", ")", ";", "Cond", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "FalseC", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Cond", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Cond", ".", "getValueType", "(", ")", ",", "Cond", ",", "SDValue", "(", "FalseC", ",", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "||", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", ")", "{", "uint64_t", "Diff", "=", "TrueC", "->", "getZExtValue", "(", ")", "-", "FalseC", "->", "getZExtValue", "(", ")", ";", "if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", ")", "Diff", "=", "(", "unsigned", ")", "Diff", ";", "bool", "isFastMultiplier", "=", "false", ";", "if", "(", "Diff", "<", "<NUM_LIT>", ")", "{", "switch", "(", "(", "unsigned", "char", ")", "Diff", ")", "{", "default", ":", "break", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "isFastMultiplier", "=", "true", ";", "break", ";", "}", "}", "if", "(", "isFastMultiplier", ")", "{"], "ground_truth": ["APInt", "Diff", "=", "TrueC", "->", "getAPIntValue", "(", ")", "-", "FalseC", "->", "getAPIntValue", "(", ")", ";"], "File": "X86ISelLowering115", "Func": "combineSelectOfTwoConstants", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18982, "Length": 486, "Cover_Rate": 0.6883852691218131, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "float", "getFPImmFloat", "(", "unsigned", "Imm", ")", "{", "union", "{", "uint32_t", "I", ";", "float", "F", ";", "}", "FPUnion", ";", "uint8_t", "Sign", "=", "(", "Imm", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "uint8_t", "Exp", "=", "(", "Imm", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "uint8_t", "Mantissa", "=", "Imm", "&", "<NUM_LIT>", ";", "FPUnion", ".", "I", "=", "<NUM_LIT>", ";", "FPUnion", ".", "I", "|=", "Sign", "<<", "<NUM_LIT>", ";", "FPUnion", ".", "I", "|=", "(", "(", "Exp", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "FPUnion", ".", "I", "|=", "(", "(", "Exp", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "FPUnion", ".", "I", "|=", "(", "Exp", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";"], "ground_truth": ["FPUnion", ".", "I", "|=", "Mantissa", "<<", "<NUM_LIT>", ";"], "File": "ARMAddressingModes", "Func": "getFPImmFloat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18983, "Length": 123, "Cover_Rate": 0.9534883720930233, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "PXLowerADD", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "SDNodeTreeBuilder", "b", "(", "Op", ",", "&", "DAG", ")", ";", "SDValue", "Op0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "return", "GENLowerADD", "(", "Op", ",", "DAG", ")", ";", "}", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "std", "::", "string", "mask", "=", "<STR_LIT>", ";", "for", "(", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "mask", "+=", "<STR_LIT>", ";"], "ground_truth": ["SDValue", "Mask", "=", "b", ".", "Constant", "(", "mask", ",", "<STR_LIT>", ")", ";"], "File": "X86ParabixISelLowering", "Func": "PXLowerADD", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18984, "Length": 112, "Cover_Rate": 0.4148148148148148, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "shouldSplitVectorType", "(", "EVT", "VT", ")", "const", "{"], "ground_truth": ["return", "VT", ".", "getScalarType", "(", ")", ".", "bitsLE", "(", "<STR_LIT>", ")", ";"], "File": "SIISelLowering102", "Func": "shouldSplitVectorType", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18985, "Length": 22, "Cover_Rate": 0.88, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_pmaxsb128_mask", "(", "(", "__v16qi", ")", "__A", ",", "(", "__v16qi", ")", "__B", ",", "(", "__v16qi", ")", "__W", ",", "(", "__mmask16", ")", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin", "Func": "_mm_mask_max_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18986, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "assignValueToAddress", "(", "Register", "ValVReg", ",", "Register", "Addr", ",", "uint64_t", "Size", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", "{"], "ground_truth": ["MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";"], "File": "AMDGPUCallLowering16", "Func": "assignValueToAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18987, "Length": 32, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "sinkMBB", "->", "splice", "(", "sinkMBB", "->", "begin", "(", ")", ",", "BB", ",", "std", "::", "next", "(", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "sinkMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "syscallMBB", ")", ";", "BB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addMBB", "(", "sinkMBB", ")", ";", "BB", "=", "syscallMBB", ";", "BB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "VEInstrInfo", "Func": "expandExtendStackPseudo", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18988, "Length": 323, "Cover_Rate": 0.6235521235521235, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "SIInstrInfo102", "Func": "getVALUOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18989, "Length": 201, "Cover_Rate": 0.3948919449901768, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Op0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ByteVT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Op1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ByteVT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Op2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "ElemSize", ",", "dl", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["SDValue", "EXT", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ByteVT", ",", "Op0", ",", "Op1", ",", "Op2", ")", ";"], "File": "AArch64ISelLowering135", "Func": "LowerSVEIntrinsicEXT", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18990, "Length": 94, "Cover_Rate": 0.3836734693877551, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "FK_Data_1", ":", "return", "<NUM_LIT>", ";", "case", "FK_PCRel_2", ":", "case", "FK_Data_2", ":", "return", "<NUM_LIT>", ";", "case", "FK_PCRel_4", ":"], "ground_truth": ["case", "FK_Data_4", ":", "return", "<NUM_LIT>", ";"], "File": "MBlazeAsmBackend2", "Func": "getFixupKindSize", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18991, "Length": 24, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "VEInstrInfo", "Func": "anchor", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18992, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BlockInformation", "(", ")", ":", "IsRetired", "(", "false", ")", ",", "SccNum", "(", "INVALIDSCCNUM", ")", "{"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer", "Func": "BlockInformation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18993, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ConstVal", "->", "isOne", "(", ")", ")", "return", "getPTrue", "(", "DAG", ",", "dl", ",", "VT", ",", "<STR_LIT>", ")", ";", "}", "SplatVal", "=", "DAG", ".", "getAnyExtOrTrunc", "(", "SplatVal", ",", "dl", ",", "<STR_LIT>", ")", ";", "SplatVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SplatVal", ",", "DAG", ".", "getValueType", "(", "<STR_LIT>", ")", ")", ";", "SDValue", "ID", "=", "DAG", ".", "getTargetConstant", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "ID", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ",", "SplatVal", ")", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "SplatVal", "=", "DAG", ".", "getAnyExtOrTrunc", "(", "SplatVal", ",", "dl", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "SplatVal", "=", "DAG", ".", "getAnyExtOrTrunc", "(", "SplatVal", ",", "dl", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "break", ";", "default", ":"], "ground_truth": ["report_fatal_error", "(", "<STR_LIT>", ")", ";"], "File": "AArch64ISelLowering154", "Func": "LowerSPLAT_VECTOR", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18994, "Length": 158, "Cover_Rate": 0.541095890410959, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "REAL_VALUE_TO_TARGET_DOUBLE", "(", "value", ",", "bits", ")", ";", "return", "(", "(", "uint64_t", ")", "(", "unsigned", "long", ")", "bits", "[", "<NUM_LIT>", "]", "<<", "(", "uint64_t", ")", "<NUM_LIT>", ")", "|", "(", "uint64_t", ")", "(", "unsigned", "long", ")", "bits", "[", "<NUM_LIT>", "]", ";", "}", "else", "if", "(", "GET_MODE", "(", "x", ")", "==", "SFmode", ")", "{", "long", "bits", ";", "REAL_VALUE_TO_TARGET_SINGLE", "(", "value", ",", "bits", ")", ";", "return", "(", "unsigned", "long", ")", "bits", ";", "}"], "ground_truth": ["}"], "File": "mmix4", "Func": "mmix_intval", "Target": "mmix", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18995, "Length": 70, "Cover_Rate": 0.4430379746835443, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printClamp", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["<ISA_LIT>InstPrinter", "::", "printIfSet", "(", "MI", ",", "OpNo", ",", "O", ",", "<STR_LIT>", ")", ";"], "File": "AMDGPUInstPrinter1", "Func": "printClamp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18996, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "function_builder", "::", "register_function_group", "(", "const", "function_group_info", "&", "group", ")", "{", "(", "*", "group", ".", "shape", ")", "->", "build", "(", "*", "this", ",", "group", ")", ";"], "ground_truth": ["}"], "File": "aarch64-sve-builtins", "Func": "register_function_group", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18997, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "short", "<ISA_LIT>InstrInfo", "::", "getPseudoInstrPair", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{"], "ground_truth": ["return", "<STR_LIT>", "(", "MI", ".", "getOpcode", "(", ")", ",", "<STR_LIT>", ")", ";"], "File": "HexagonInstrInfo (2)2", "Func": "getPseudoInstrPair", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18998, "Length": 24, "Cover_Rate": 0.8275862068965517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "prepareBaseForDispFormChain", "(", "Bucket", ",", "Form", ")", ")", "MadeChange", "|=", "rewriteLoadStores", "(", "L", ",", "Bucket", ",", "BBChanged", ",", "Form", ")", ";", "}"], "ground_truth": ["if", "(", "MadeChange", ")", "for", "(", "auto", "*", "BB", ":", "BBChanged", ")", "DeleteDeadPHIs", "(", "BB", ")", ";"], "File": "PPCLoopInstrFormPrep14", "Func": "dispFormPrep", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18999, "Length": 40, "Cover_Rate": 0.3508771929824561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isSplitCSR", "(", ")", "const", "{", "return", "IsSplitCSR", ";"], "ground_truth": ["}"], "File": "X86MachineFunctionInfo", "Func": "isSplitCSR", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19000, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512d", ")", "__builtin_ia32_movapd512_mask", "(", "(", "__v8df", ")", "__A", ",", "(", "__v8df", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_mask_mov_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19001, "Length": 23, "Cover_Rate": 0.4791666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addShifterOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "ARM64AsmParser", "Func": "addShifterOperands", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19002, "Length": 21, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "enableAggressiveFMAFusion", "(", "EVT", "VT", ")", "const", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)", "Func": "enableAggressiveFMAFusion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19003, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "reg", ">=", "REG_B0", "&&", "reg", "<=", "REG_B2", ")", "return", "PREDICATE_B_REGS", ";", "if", "(", "A_REGNO_P", "(", "reg", ")", ")", "return", "NONPREDICATE_A_REGS", ";", "if", "(", "call_used_or_fixed_reg_p", "(", "reg", ")", ")", "return", "CALL_USED_B_REGS", ";"], "ground_truth": ["return", "B_REGS", ";"], "File": "c6x", "Func": "c6x_regno_reg_class", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 19004, "Length": 36, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "Chain", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ",", "InFlag", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "RetValue", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", ")", "RetValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "RetValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExt", ")", "RetValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "RetValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "RetValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "RetValue", ")", ";", "InVals", ".", "push_back", "(", "RetValue", ")", ";", "}"], "ground_truth": ["return", "Chain", ";"], "File": "SystemZISelLowering27", "Func": "LowerCallResult", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19005, "Length": 204, "Cover_Rate": 0.6938775510204082, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Changed", "=", "false", ";"], "ground_truth": ["for", "(", "MachineFunction", "::", "iterator", "FI", "=", "F", ".", "begin", "(", ")", ",", "FE", "=", "F", ".", "end", "(", ")", ";"], "File": "DelaySlotFiller1", "Func": "runOnMachineFunction", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19006, "Length": 26, "Cover_Rate": 0.49056603773584906, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "SL", ",", "VT", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getConstantFP", "(", "APFloat", "(", "APFloat", "::", "IEEEhalf", "(", ")", ",", "<STR_LIT>", ")", ",", "SL", ",", "VT", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getConstantFP", "(", "APFloat", "(", "APFloat", "::", "IEEEdouble", "(", ")", ",", "<STR_LIT>", ")", ",", "SL", ",", "VT", ")", ";"], "ground_truth": ["default", ":"], "File": "AMDGPUISelLowering10", "Func": "getLog2EVal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19007, "Length": 65, "Cover_Rate": 0.5909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "{", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "}", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FrameIndex", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FrameIndex", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FrameIndex", ")", ")", ";", "unsigned", "Opcode", "=", "<NUM_LIT>", ";", "if", "(", "RC", "->", "hasType", "(", "<STR_LIT>", ")", ")", "{", "Opcode", "=", "<STR_LIT>", ";"], "ground_truth": ["}", "else", "if", "(", "RC", "->", "hasType", "(", "<STR_LIT>", ")", ")", "{"], "File": "AVRInstrInfo1", "Func": "storeRegToStackSlot", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19008, "Length": 98, "Cover_Rate": 0.47115384615384615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "Op", ":", "{", "G_UADDE", "}", ")", "{", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "Op", ",", "<NUM_LIT>", ",", "s1", "}", ",", "Legal", ")", ";", "}", "for", "(", "unsigned", "MemOp", ":", "{", "G_LOAD", ",", "G_STORE", "}", ")", "{", "for", "(", "auto", "Ty", ":", "{", "s8", ",", "s16", ",", "s32", ",", "p0", "}", ")", "setAction", "(", "{", "MemOp", ",", "Ty", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "MemOp", ",", "<NUM_LIT>", ",", "p0", "}", ",", "Legal", ")", ";", "}", "setAction", "(", "{", "G_FRAME_INDEX", ",", "p0", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "p0", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "<NUM_LIT>", ",", "s32", "}", ",", "Legal", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s1", ",", "s8", ",", "s16", "}", ")", "setAction", "(", "{", "G_GEP", ",", "<NUM_LIT>", ",", "Ty", "}", ",", "WidenScalar", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s8", ",", "s16", ",", "s32", ",", "p0", "}", ")", "setAction", "(", "{", "TargetOpcode", "::", "G_CONSTANT", ",", "Ty", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "TargetOpcode", "::", "G_CONSTANT", ",", "s1", "}", ",", "WidenScalar", ")", ";", "setAction", "(", "{", "TargetOpcode", "::", "G_CONSTANT", ",", "s64", "}", ",", "NarrowScalar", ")", ";", "setAction", "(", "{", "G_ZEXT", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SEXT", ",", "s32", "}", ",", "Legal", ")", ";"], "ground_truth": ["for", "(", "auto", "Ty", ":", "{", "s1", ",", "s8", ",", "s16", "}", ")", "{"], "File": "X86LegalizerInfo1", "Func": "setLegalizerInfo32bit", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19009, "Length": 238, "Cover_Rate": 0.5573770491803278, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "S", "==", "MCDisassembler", "::", "Success", ")", "{", "DecodeGRRegsRegisterClass", "(", "Inst", ",", "Op1", ",", "Address", ",", "Decoder", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Op2", ")", ")", ";", "}", "return", "S", ";"], "ground_truth": ["}"], "File": "XCoreDisassembler21", "Func": "DecodeRUSInstruction", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19010, "Length": 37, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "ScalarDef", "&&", "<STR_LIT>", ")", ";", "while", "(", "ScalarDef", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "COPY", ")", "{", "ScalarDef", "=", "MRI", ".", "getVRegDef", "(", "ScalarDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "assert", "(", "ScalarDef", "&&", "<STR_LIT>", ")", ";", "}", "assert", "(", "ScalarDef", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_CONSTANT", ")", ";"], "ground_truth": ["Idxs", ".", "push_back", "(", "ScalarDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getCImm", "(", ")", "->", "getSExtValue", "(", ")", ")", ";"], "File": "AArch64InstructionSelector67", "Func": "collectShuffleMaskIndices", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19011, "Length": 79, "Cover_Rate": 0.43646408839779005, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasStdExtZfh", ";"], "ground_truth": ["}"], "File": "RISCVSubtarget", "Func": "hasStdExtZfh", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19012, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "AM", ".", "BaseType", "==", "<ISA_LIT>ISelAddressMode", "::", "RegBase", ")", "{", "if", "(", "!", "AM", ".", "Base", ".", "Reg", ".", "getNode", "(", ")", ")", "AM", ".", "Base", ".", "Reg", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "VT", ")", ";", "}", "Base", "=", "(", "AM", ".", "BaseType", "==", "<ISA_LIT>ISelAddressMode", "::", "FrameIndexBase", ")", "?", "CurDAG", "->", "getTargetFrameIndex", "(", "AM", ".", "Base", ".", "FrameIndex", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ":", "AM", ".", "Base", ".", "Reg", ";", "if", "(", "AM", ".", "GV", ")", "Disp", "=", "CurDAG", "->", "getTargetGlobalAddress", "(", "AM", ".", "GV", ",", "N", "->", "getDebugLoc", "(", ")", ",", "<STR_LIT>", ",", "AM", ".", "Disp", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "AM", ".", "CP", ")", "Disp", "=", "CurDAG", "->", "getTargetConstantPool", "(", "AM", ".", "CP", ",", "<STR_LIT>", ",", "AM", ".", "Align", ",", "AM", ".", "Disp", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "AM", ".", "ES", ")", "Disp", "=", "CurDAG", "->", "getTargetExternalSymbol", "(", "AM", ".", "ES", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "AM", ".", "JT", "!=", "-", "<NUM_LIT>", ")", "Disp", "=", "CurDAG", "->", "getTargetJumpTable", "(", "AM", ".", "JT", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "AM", ".", "BlockAddr", ")", "Disp", "=", "CurDAG", "->", "getBlockAddress", "(", "AM", ".", "BlockAddr", ",", "<STR_LIT>", ",", "true", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["else", "Disp", "=", "CurDAG", "->", "getTargetConstant", "(", "AM", ".", "Disp", ",", "<STR_LIT>", ")", ";"], "File": "Dcpu16ISelDAGToDAG", "Func": "SelectAddr", "Target": "Dcpu16", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19013, "Length": 221, "Cover_Rate": 0.7949640287769785, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<NUM_LIT>", ";", "case", "<NUM_LIT>", ":", "if", "(", "NumOps", ">=", "<NUM_LIT>", "&&", "Desc", ".", "getOperandConstraint", "(", "<NUM_LIT>", ",", "MCOI", "::", "TIED_TO", ")", "==", "<NUM_LIT>", "&&", "Desc", ".", "getOperandConstraint", "(", "<NUM_LIT>", ",", "MCOI", "::", "TIED_TO", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "NumOps", "==", "<NUM_LIT>", "&&", "Desc", ".", "getOperandConstraint", "(", "<NUM_LIT>", ",", "MCOI", "::", "TIED_TO", ")", "==", "<NUM_LIT>", "&&", "(", "Desc", ".", "getOperandConstraint", "(", "<NUM_LIT>", ",", "MCOI", "::", "TIED_TO", ")", "==", "<NUM_LIT>", "||", "Desc", ".", "getOperandConstraint", "(", "<NUM_LIT>", ",", "MCOI", "::", "TIED_TO", ")", "==", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "X86BaseInfo11", "Func": "getOperandBias", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19014, "Length": 94, "Cover_Rate": 0.4973544973544973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PostRewrite", "::", "selectSELRMux", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "MachineBasicBlock", "::", "iterator", "&", "NextMBBI", ",", "unsigned", "LowOpcode", ",", "unsigned", "HighOpcode", ")", "{", "Register", "DestReg", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Src1Reg", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Src2Reg", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "DestIsHigh", "=", "<STR_LIT>", "(", "DestReg", ")", ";", "bool", "Src1IsHigh", "=", "<STR_LIT>", "(", "Src1Reg", ")", ";", "bool", "Src2IsHigh", "=", "<STR_LIT>", "(", "Src2Reg", ")", ";", "if", "(", "DestReg", "!=", "Src1Reg", "&&", "DestReg", "!=", "Src2Reg", ")", "{", "if", "(", "DestIsHigh", "!=", "Src1IsHigh", ")", "{", "BuildMI", "(", "*", "MBBI", "->", "getParent", "(", ")", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "getRegState", "(", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ";", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "DestReg", ")", ";", "Src1Reg", "=", "DestReg", ";", "Src1IsHigh", "=", "DestIsHigh", ";", "}", "else", "if", "(", "DestIsHigh", "!=", "Src2IsHigh", ")", "{", "BuildMI", "(", "*", "MBBI", "->", "getParent", "(", ")", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "getRegState", "(", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ";", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "DestReg", ")", ";"], "ground_truth": ["Src2Reg", "=", "DestReg", ";"], "File": "SystemZPostRewrite1", "Func": "selectSELRMux", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19015, "Length": 258, "Cover_Rate": 0.6916890080428955, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ")", "const", "override", "{", "return", "false", ";", "}", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "Fragment", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", "return", "false", ";", "}", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "MCInst", "&", "Res", ")", "const", "override", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "bool", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "override", ";", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "override", "{", "return", "create<ISA_LIT>ObjectWriter", "(", "OS", ",", "OSABI", ")", ";", "}", "}", ";", "}", "const", "MCFixupKindInfo", "&", "<ISA_LIT>MCAsmBackend", "::", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "<STR_LIT>", "]", "=", "{", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";", "assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<", "getNumFixupKinds", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "Infos", "[", "Kind", "-", "FirstTargetFixupKind", "]", ";", "}", "void", "<ISA_LIT>MCAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ")", "const", "{", "MCFixupKind", "Kind", "=", "Fixup", ".", "getKind", "(", ")", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "unsigned", "Size", "=", "(", "getFixupKindInfo", "(", "Kind", ")", ".", "TargetSize", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "assert", "(", "Offset", "+", "Size", "<=", "DataSize", "&&", "<STR_LIT>", ")", ";", "Value", "=", "extractBitsForFixup", "(", "Kind", ",", "Value", ")", ";", "unsigned", "ShiftValue", "=", "(", "Size", "*", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "!=", "Size", ";", "++", "I", ")", "{", "Data", "[", "Offset", "+", "I", "]", "|=", "uint8_t", "(", "Value", ">>", "ShiftValue", ")", ";", "ShiftValue", "-=", "<NUM_LIT>", ";", "}", "}", "bool", "<ISA_LIT>MCAsmBackend", "::", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "{", "for", "(", "uint64_t", "I", "=", "<NUM_LIT>", ";", "I", "!=", "Count", ";", "++", "I", ")", "OW", "->", "write8", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "MCAsmBackend", "*", "llvm", "::", "create<ISA_LIT>MCAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "StringRef", "TT", ",", "StringRef", "CPU", ")", "{", "uint8_t", "OSABI", "=", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "Triple", "(", "TT", ")", ".", "getOS", "(", ")", ")", ";"], "ground_truth": ["return", "new", "<ISA_LIT>MCAsmBackend", "(", "OSABI", ")", ";"], "File": "SystemZMCAsmBackend26", "Func": "extractBitsForFixup", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19016, "Length": 406, "Cover_Rate": 0.7476979742173112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "bytes", ">", "<NUM_LIT>", ")", "return", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Desc", ".", "getNumOperands", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "if", "(", "!", "<STR_LIT>", "(", "Desc", ",", "i", ")", ")", "continue", ";", "const", "MCOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "getLitEncoding", "(", "Op", ",", "Desc", ".", "OpInfo", "[", "i", "]", ",", "STI", ")", "!=", "<NUM_LIT>", ")", "continue", ";", "int64_t", "Imm", "=", "<NUM_LIT>", ";", "if", "(", "Op", ".", "isImm", "(", ")", ")", "Imm", "=", "Op", ".", "getImm", "(", ")", ";", "else", "if", "(", "Op", ".", "isExpr", "(", ")", ")", "{", "if", "(", "const", "auto", "*", "C", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Op", ".", "getExpr", "(", ")", ")", ")", "Imm", "=", "C", "->", "getValue", "(", ")", ";", "}", "else", "if", "(", "!", "Op", ".", "isExpr", "(", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "<", "<NUM_LIT>", ";", "j", "++", ")", "{"], "File": "SIMCCodeEmitter (2)1", "Func": "encodeInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19017, "Length": 165, "Cover_Rate": 0.532258064516129, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "intptr_t", "NewVal", "=", "(", "intptr_t", ")", "JITCompilerFunction", "(", "(", "void", "*", ")", "RetAddr", ")", ";", "assert", "(", "isStub", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "*", "(", "intptr_t", "*", ")", "RetAddr", "=", "(", "intptr_t", ")", "(", "NewVal", "-", "RetAddr", "-", "<NUM_LIT>", ")", ";", "if", "(", "isStub", ")", "{", "intptr_t", "diff", "=", "NewVal", "-", "RetAddr", "+", "<NUM_LIT>", ";", "if", "(", "diff", ">=", "-", "<NUM_LIT>", "&&", "diff", "<=", "<NUM_LIT>", ")", "{", "*", "(", "unsigned", "char", "*", ")", "(", "RetAddr", "-", "<NUM_LIT>", ")", "=", "<NUM_LIT>", ";", "*", "(", "intptr_t", "*", ")", "(", "RetAddr", "-", "<NUM_LIT>", ")", "=", "diff", "&", "<NUM_LIT>", ";", "}", "else", "{", "*", "(", "intptr_t", "*", ")", "(", "RetAddr", "-", "<NUM_LIT>", ")", "=", "NewVal", ";", "(", "(", "unsigned", "char", "*", ")", "RetAddr", ")", "[", "<NUM_LIT>", "]", "=", "(", "<NUM_LIT>", "|", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "|", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", ";", "}", "sys", "::", "ValgrindDiscardTranslations", "(", "(", "void", "*", ")", "(", "RetAddr", "-", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "(", "(", "unsigned", "char", "*", ")", "RetAddr", ")", "[", "-", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";"], "ground_truth": ["sys", "::", "ValgrindDiscardTranslations", "(", "(", "void", "*", ")", "(", "RetAddr", "-", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";"], "File": "X86JITInfo16", "Func": "X86CompilationCallback2", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19018, "Length": 190, "Cover_Rate": 0.5322128851540616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "emitTCEntry", "(", "const", "MCSymbol", "&", "S", ")", "override", "{"], "ground_truth": ["Streamer", ".", "EmitSymbolValue", "(", "&", "S", ",", "<NUM_LIT>", ")", ";"], "File": "PPCMCTargetDesc", "Func": "emitTCEntry", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19019, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "OutStreamer", ".", "hasRawTextSupport", "(", ")", ")", "OutStreamer", ".", "EmitRawText", "(", "<STR_LIT>", "+", "StringRef", "(", "<ISA_LIT>InstPrinter", "::", "getRegisterName", "(", "stackReg", ")", ")", ".", "lower", "(", ")", "+", "<STR_LIT>", "+", "Twine", "(", "stackSize", ")", ")", ";"], "ground_truth": ["}"], "File": "KudeyarAsmPrinter", "Func": "emitFrameDirective", "Target": "Kudeyar", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19020, "Length": 37, "Cover_Rate": 0.4157303370786517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "D", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "MemR", "(", "b", ",", "bs", ")", ")", ";"], "ground_truth": ["}"], "File": "disassembler", "Func": "mov_r6_to", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19021, "Length": 16, "Cover_Rate": 0.48484848484848486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "case", "<STR_LIT>", ":", "{", "Type", "*", "RetTy", "=", "II", "->", "getCalledFunction", "(", ")", "->", "getReturnType", "(", ")", ";", "MVT", "VT", ";", "if", "(", "!", "isTypeSupported", "(", "RetTy", ",", "VT", ")", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "getRegForValue", "(", "II", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "SrcReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "DestReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "if", "(", "DestReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "if", "(", "Subtarget", "->", "has<ISA_LIT>32r2", "(", ")", ")", "{", "emitInst", "(", "<STR_LIT>", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "updateValueMap", "(", "II", ",", "DestReg", ")", ";", "return", "true", ";", "}", "else", "{", "unsigned", "TempReg", "[", "<NUM_LIT>", "]", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "TempReg", "[", "i", "]", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "if", "(", "TempReg", "[", "i", "]", "==", "<NUM_LIT>", ")", "return", "false", ";", "}", "emitInst", "(", "<STR_LIT>", ",", "TempReg", "[", "<NUM_LIT>", "]", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "emitInst", "(", "<STR_LIT>", ",", "TempReg", "[", "<NUM_LIT>", "]", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "emitInst", "(", "<STR_LIT>", ",", "TempReg", "[", "<NUM_LIT>", "]", ")", ".", "addReg", "(", "TempReg", "[", "<NUM_LIT>", "]", ")", ".", "addReg", "(", "TempReg", "[", "<NUM_LIT>", "]", ")", ";", "emitInst", "(", "<STR_LIT>", ",", "DestReg", ")", ".", "addReg", "(", "TempReg", "[", "<NUM_LIT>", "]", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "updateValueMap", "(", "II", ",", "DestReg", ")", ";", "return", "true", ";", "}", "}", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "if", "(", "Subtarget", "->", "has<ISA_LIT>32r2", "(", ")", ")", "{", "unsigned", "TempReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";"], "ground_truth": ["emitInst", "(", "<STR_LIT>", ",", "TempReg", ")", ".", "addReg", "(", "SrcReg", ")", ";"], "File": "MipsFastISel", "Func": "fastLowerIntrinsicCall", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19022, "Length": 299, "Cover_Rate": 0.3602409638554217, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "MRI", "->", "setPhysRegUsed", "(", "<STR_LIT>", ")", ";", "MRI", "->", "setPhysRegUsed", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ")", "MRI", "->", "setPhysRegUsed", "(", "RegInfo", "->", "getBaseRegister", "(", ")", ")", ";", "unsigned", "NumGPRSpilled", "=", "<NUM_LIT>", ";", "unsigned", "NumFPRSpilled", "=", "<NUM_LIT>", ";", "bool", "ExtraCSSpill", "=", "false", ";", "bool", "CanEliminateFrame", "=", "true", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "const", "MCPhysReg", "*", "CSRegs", "=", "RegInfo", "->", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "CSRegs", "[", "i", "]", ";", "i", "+=", "<NUM_LIT>", ")", "{", "assert", "(", "CSRegs", "[", "i", "+", "<NUM_LIT>", "]", "&&", "<STR_LIT>", ")", ";", "const", "unsigned", "OddReg", "=", "CSRegs", "[", "i", "]", ";", "const", "unsigned", "EvenReg", "=", "CSRegs", "[", "i", "+", "<NUM_LIT>", "]", ";", "assert", "(", "(", "<STR_LIT>", ".", "contains", "(", "OddReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "EvenReg", ")", ")", "^", "(", "<STR_LIT>", ".", "contains", "(", "OddReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "EvenReg", ")", ")", "&&", "<STR_LIT>", ")", ";", "const", "bool", "OddRegUsed", "=", "MRI", "->", "isPhysRegUsed", "(", "OddReg", ")", ";", "const", "bool", "EvenRegUsed", "=", "MRI", "->", "isPhysRegUsed", "(", "EvenReg", ")", ";", "if", "(", "!", "OddRegUsed", "&&", "!", "EvenRegUsed", ")", "{", "if", "(", "<STR_LIT>", ".", "contains", "(", "OddReg", ")", ")", "{", "UnspilledCSGPRs", ".", "push_back", "(", "OddReg", ")", ";", "UnspilledCSGPRs", ".", "push_back", "(", "EvenReg", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "AArch64FrameLowering34", "Func": "processFunctionBeforeCalleeSavedScan", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19023, "Length": 229, "Cover_Rate": 0.3211781206171108, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isBswapIntrinsicCall", "(", "const", "Value", "*", "V", ")", "{", "if", "(", "const", "Instruction", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ")", "if", "(", "auto", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "I", ")", ")", "if", "(", "auto", "*", "F", "=", "CI", "->", "getCalledFunction", "(", ")", ")", "if", "(", "F", "->", "getIntrinsicID", "(", ")", "==", "<STR_LIT>", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "SystemZTargetTransformInfo", "Func": "isBswapIntrinsicCall", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19024, "Length": 68, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>DAGToDAGISel", "::", "InstructionSelect", "(", ")", "{"], "ground_truth": ["DEBUG", "(", "BB", "->", "dump", "(", ")", ")", ";"], "File": "XCoreISelDAGToDAG25", "Func": "InstructionSelect", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19025, "Length": 16, "Cover_Rate": 0.5517241379310345, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "Perform<ISA_LIT>LoadCombine", "(", "N", ",", "DCI", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "PIC16ISelLowering5", "Func": "PerformDAGCombine", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19026, "Length": 18, "Cover_Rate": 0.4090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>LongBranchPass", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>HazardSchedule", "(", ")", ")", ";"], "ground_truth": ["addPass", "(", "create<ISA_LIT>ConstantIslandPass", "(", ")", ")", ";"], "File": "MipsTargetMachine27", "Func": "addPreEmitPass", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19027, "Length": 21, "Cover_Rate": 0.4883720930232558, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "__attribute__", "(", "(", "format", "(", "printf", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", "ovld_diag", "(", "int", "diagpos", ",", "const", "char", "*", "fmt", ",", "...", ")", "{", "va_list", "args", ";", "int", "real_line", ",", "real_pos", ";", "real_line_pos", "(", "diagpos", ",", "&", "real_line", ",", "&", "real_pos", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "ovld_path", ",", "real_line", ",", "real_pos", ")", ";"], "ground_truth": ["va_start", "(", "args", ",", "fmt", ")", ";"], "File": "rs6000-gen-builtins", "Func": "ovld_diag", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19028, "Length": 67, "Cover_Rate": 0.8170731707317073, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "float32x2_t", ")", "__builtin_neon_vrsqrtsv2sf", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vrsqrts_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19029, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<STR_LIT>", "(", "*", "InsertBefore", ")", ")", "Value", "=", "InsertBefore", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getCImm", "(", ")", ";", "else", "Value", "=", "cimm", "(", "*", "C", ",", "<NUM_LIT>", ")", ";", "unsigned", "RegConst", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "InsertBefore", "=", "BuildMI", "(", "*", "MBB", ",", "*", "InsertBefore", ",", "InsertBefore", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "RegConst", ")", ".", "addCImm", "(", "Value", ")", ";", "Use", ".", "ChangeToRegister", "(", "RegConst", ",", "false", ",", "false", ",", "true", ")", ";"], "ground_truth": ["Changed", "=", "true", ";"], "File": "TVMMoveMaterializable", "Func": "processInstruction", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19030, "Length": 91, "Cover_Rate": 0.314878892733564, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "SatWidth", "<=", "DstElementWidth", "&&", "<STR_LIT>", ")", ";", "if", "(", "DstVT", ".", "isScalableVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "SrcElementVT", "=", "SrcVT", ".", "getVectorElementType", "(", ")", ";", "if", "(", "SrcElementVT", "==", "<STR_LIT>", "&&", "(", "!", "Subtarget", "->", "hasFullFP16", "(", ")", "||", "DstElementWidth", ">", "<NUM_LIT>", ")", ")", "{", "MVT", "F32VT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "SrcVT", ".", "getVectorNumElements", "(", ")", ")", ";", "SrcVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "F32VT", ",", "SrcVal", ")", ";", "SrcVT", "=", "F32VT", ";", "SrcElementVT", "=", "<STR_LIT>", ";", "SrcElementWidth", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "SrcElementVT", "!=", "<STR_LIT>", "&&", "SrcElementVT", "!=", "<STR_LIT>", "&&", "SrcElementVT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "if", "(", "SrcElementWidth", "==", "DstElementWidth", "&&", "SrcElementWidth", "==", "SatWidth", ")", "return", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "DL", ",", "DstVT", ",", "SrcVal", ",", "DAG", ".", "getValueType", "(", "DstVT", ".", "getScalarType", "(", ")", ")", ")", ";", "if", "(", "SrcElementWidth", "<", "SatWidth", "||", "SrcElementVT", "==", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "EVT", "IntVT", "=", "SrcVT", ".", "changeVectorElementTypeToInteger", "(", ")", ";", "SDValue", "NativeCvt", "=", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "DL", ",", "IntVT", ",", "SrcVal", ",", "DAG", ".", "getValueType", "(", "IntVT", ".", "getScalarType", "(", ")", ")", ")", ";", "SDValue", "Sat", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["SDValue", "MinC", "=", "DAG", ".", "getConstant", "(", "APInt", "::", "getSignedMaxValue", "(", "SatWidth", ")", ".", "sext", "(", "SrcElementWidth", ")", ",", "DL", ",", "IntVT", ")", ";"], "File": "AArch64ISelLowering87", "Func": "LowerVectorFP_TO_INT_SAT", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19031, "Length": 254, "Cover_Rate": 0.5183673469387755, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstructionSelector", "::", "selectVectorSHL", "(", "MachineInstr", "&", "I", ",", "MachineRegisterInfo", "&", "MRI", ")", "const", "{", "assert", "(", "I", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_SHL", ")", ";", "unsigned", "DstReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "DstReg", ")", ";", "unsigned", "Src1Reg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Src2Reg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "Ty", ".", "isVector", "(", ")", ")", "return", "false", ";", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "if", "(", "Ty", "==", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "Ty", "==", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "Opc", "=", "<STR_LIT>", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "MachineIRBuilder", "MIB", "(", "I", ")", ";", "auto", "UShl", "=", "MIB", ".", "buildInstr", "(", "Opc", ",", "{", "DstReg", "}", ",", "{", "Src1Reg", ",", "Src2Reg", "}", ")", ";"], "ground_truth": ["constrainSelectedInstRegOperands", "(", "*", "UShl", ",", "TII", ",", "TRI", ",", "RBI", ")", ";"], "File": "AArch64InstructionSelector55", "Func": "selectVectorSHL", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19032, "Length": 190, "Cover_Rate": 0.9313725490196079, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int8x8_t", ")", "__builtin_aarch64_addhnv8hi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vaddhn_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19033, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "=", "<STR_LIT>", "(", "~", "Value", "&", "<NUM_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Value", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "addNEONi16splatNotOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19034, "Length": 23, "Cover_Rate": 0.32857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "MetadataStreamerV3", "::", "emitKernelAttrs", "(", "const", "Function", "&", "Func", ",", "msgpack", "::", "MapDocNode", "Kern", ")", "{", "if", "(", "auto", "Node", "=", "Func", ".", "getMetadata", "(", "<STR_LIT>", ")", ")", "Kern", "[", "<STR_LIT>", "]", "=", "getWorkGroupDimensions", "(", "Node", ")", ";", "if", "(", "auto", "Node", "=", "Func", ".", "getMetadata", "(", "<STR_LIT>", ")", ")", "Kern", "[", "<STR_LIT>", "]", "=", "getWorkGroupDimensions", "(", "Node", ")", ";", "if", "(", "auto", "Node", "=", "Func", ".", "getMetadata", "(", "<STR_LIT>", ")", ")", "{", "Kern", "[", "<STR_LIT>", "]", "=", "Kern", ".", "getDocument", "(", ")", "->", "getNode", "(", "getTypeName", "(", "cast", "<", "ValueAsMetadata", ">", "(", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getType", "(", ")", ",", "mdconst", "::", "extract", "<", "ConstantInt", ">", "(", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", ",", "true", ")", ";", "}", "if", "(", "Func", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "{"], "ground_truth": ["Kern", "[", "<STR_LIT>", "]", "=", "Kern", ".", "getDocument", "(", ")", "->", "getNode", "(", "Func", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ",", "true", ")", ";"], "File": "AMDGPUHSAMetadataStreamer10", "Func": "emitKernelAttrs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19035, "Length": 170, "Cover_Rate": 0.9883720930232558, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "ST", ".", "hasFlatInstOffsets", "(", ")", ")", "return", "false", ";", "if", "(", "ST", ".", "hasFlatSegmentOffsetBug", "(", ")", "&&", "AddrSpace", "==", "<ISA_LIT>AS", "::", "FLAT_ADDRESS", ")", "return", "false", ";", "unsigned", "N", "=", "<STR_LIT>", "(", "ST", ",", "Signed", ")", ";", "return", "Signed", "?", "isIntN", "(", "N", ",", "Offset", ")", ":", "isUIntN", "(", "N", ",", "Offset", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo141", "Func": "isLegalFLATOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19036, "Length": 57, "Cover_Rate": 0.76, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "DeadCopies", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "*", "MF", ")", "{", "LF", ".", "initialize", "(", "MBB", ")", ";", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DstReg", ")", "||", "MRI", "->", "getRegClass", "(", "DstReg", ")", "!=", "&", "<STR_LIT>", ")", "continue", ";", "if", "(", "MRI", "->", "use_empty", "(", "DstReg", ")", ")", "{", "DeadCopies", ".", "push_back", "(", "&", "MI", ")", ";", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", ")", ";", "MRI", "->", "setRegClass", "(", "DstReg", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "continue", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "assert", "(", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", "||", "!", "isLaneMaskReg", "(", "SrcReg", ")", ")", "{", "assert", "(", "TII", "->", "getRegisterInfo", "(", ")", ".", "getRegSizeInBits", "(", "SrcReg", ",", "*", "MRI", ")", "==", "<NUM_LIT>", ")", ";", "unsigned", "TmpReg", "=", "createLaneMaskReg", "(", "*", "MF", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "TmpReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "TmpReg", ")", ";", "SrcReg", "=", "TmpReg", ";", "}", "MachineBasicBlock", "*", "PostDomBound", "=", "&", "MBB", ";", "for", "(", "MachineInstr", "&", "Use", ":", "MRI", "->", "use_instructions", "(", "DstReg", ")", ")", "{", "PostDomBound", "=", "PDT", "->", "findNearestCommonDominator", "(", "PostDomBound", ",", "Use", ".", "getParent", "(", ")", ")", ";", "}", "unsigned", "FoundLoopLevel", "=", "LF", ".", "findLoop", "(", "PostDomBound", ")", ";", "if", "(", "FoundLoopLevel", ")", "{", "SSAUpdater", ".", "Initialize", "(", "DstReg", ")", ";", "SSAUpdater", ".", "AddAvailableValue", "(", "&", "MBB", ",", "DstReg", ")", ";", "LF", ".", "addLoopEntries", "(", "FoundLoopLevel", ",", "SSAUpdater", ")", ";"], "ground_truth": ["buildMergeLaneMasks", "(", "MBB", ",", "MI", ",", "DL", ",", "DstReg", ",", "SSAUpdater", ".", "GetValueInMiddleOfBlock", "(", "&", "MBB", ")", ",", "SrcReg", ")", ";"], "File": "SILowerI1Copies21", "Func": "lowerCopiesToI1", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19037, "Length": 372, "Cover_Rate": 0.8454545454545455, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "&", "NewMBB", "=", "*", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MF", ".", "insert", "(", "std", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "&", "MBB", ")", ")", ",", "&", "NewMBB", ")", ";", "if", "(", "Br", ")", "{", "assert", "(", "Br", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", "==", "&", "Succ", "&&", "<STR_LIT>", ")", ";", "Br", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setMBB", "(", "&", "NewMBB", ")", ";", "if", "(", "!", "UncondBr", ")", "{", "MachineBasicBlock", "&", "OldLayoutSucc", "=", "*", "std", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "&", "NewMBB", ")", ")", ";", "assert", "(", "MBB", ".", "isSuccessor", "(", "&", "OldLayoutSucc", ")", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "auto", "BrBuilder", "=", "BuildMI", "(", "&", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "&", "OldLayoutSucc", ")", ";", "UncondBr", "=", "&", "*", "BrBuilder", ";", "}", "if", "(", "!", "NewMBB", ".", "isLayoutSuccessor", "(", "&", "Succ", ")", ")", "{", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "Cond", ";", "TII", ".", "insertBranch", "(", "NewMBB", ",", "&", "Succ", ",", "nullptr", ",", "Cond", ",", "Br", "->", "getDebugLoc", "(", ")", ")", ";", "}", "}", "else", "{", "assert", "(", "!", "UncondBr", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["assert", "(", "NewMBB", ".", "isLayoutSuccessor", "(", "&", "Succ", ")", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";"], "File": "X86SpeculativeLoadHardening", "Func": "splitEdge", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19038, "Length": 206, "Cover_Rate": 0.4204081632653061, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "max_index", "!=", "-", "<NUM_LIT>", ")", "{", "if", "(", "max_index", "!=", "last_index", ")", "{", "tmp", "=", "ready", "[", "max_index", "]", ";", "ready", "[", "max_index", "]", "=", "ready", "[", "last_index", "]", ";", "ready", "[", "last_index", "]", "=", "tmp", ";", "if", "(", "verbose", ">", "<NUM_LIT>", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "INSN_UID", "(", "ready", "[", "last_index", "]", ")", ")", ";", "}", "else", "if", "(", "verbose", ">", "<NUM_LIT>", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "INSN_UID", "(", "ready", "[", "last_index", "]", ")", ")", ";", "}", "if", "(", "verbose", ">", "<NUM_LIT>", ")", "{", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "s390_sched_state", ")", ";", "for", "(", "i", "=", "last_index", ";", "i", ">=", "<NUM_LIT>", ";", "i", "--", ")", "{", "unsigned", "int", "sched_mask", ";", "rtx_insn", "*", "insn", "=", "ready", "[", "i", "]", ";", "if", "(", "recog_memoized", "(", "insn", ")", "<", "<NUM_LIT>", ")", "continue", ";", "sched_mask", "=", "s390_get_sched_attrmask", "(", "insn", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "INSN_UID", "(", "insn", ")", ",", "s390_sched_score", "(", "insn", ")", ")", ";", "(", "(", "M", ")", "&", "sched_mask", ")", "?", "#", "ATTR", ":", "<STR_LIT>", ")", ";", "PRINT_SCHED_ATTR", "(", "S390_SCHED_ATTR_MASK_CRACKED", ",", "cracked", ")", ";", "PRINT_SCHED_ATTR", "(", "S390_SCHED_ATTR_MASK_EXPANDED", ",", "expanded", ")", ";", "PRINT_SCHED_ATTR", "(", "S390_SCHED_ATTR_MASK_ENDGROUP", ",", "endgroup", ")", ";", "PRINT_SCHED_ATTR", "(", "S390_SCHED_ATTR_MASK_GROUPALONE", ",", "groupalone", ")", ";", "if", "(", "s390_tune", ">=", "PROCESSOR_2964_Z13", ")", "{", "unsigned", "int", "unit_mask", ",", "m", "=", "<NUM_LIT>", ";", "int", "units", ",", "j", ";", "unit_mask", "=", "s390_get_unit_mask", "(", "insn", ",", "&", "units", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "for", "(", "j", "=", "<NUM_LIT>", ";", "j", "<", "units", ";", "j", "++", ",", "m", "<<=", "<NUM_LIT>", ")", "if", "(", "m", "&", "unit_mask", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "j", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "s3906", "Func": "s390_sched_reorder", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 19039, "Length": 282, "Cover_Rate": 0.6394557823129252, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "char", "ME", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "bool", "useSubstituteMnemonic", "=", "false", ";", "if", "(", "SH", "<=", "<NUM_LIT>", "&&", "MB", "==", "<NUM_LIT>", "&&", "ME", "==", "(", "<NUM_LIT>", "-", "SH", ")", ")", "{", "O", "<<", "<STR_LIT>", ";", "useSubstituteMnemonic", "=", "true", ";", "}", "if", "(", "SH", "<=", "<NUM_LIT>", "&&", "MB", "==", "(", "<NUM_LIT>", "-", "SH", ")", "&&", "ME", "==", "<NUM_LIT>", ")", "{", "O", "<<", "<STR_LIT>", ";", "useSubstituteMnemonic", "=", "true", ";", "SH", "=", "<NUM_LIT>", "-", "SH", ";", "}", "if", "(", "useSubstituteMnemonic", ")", "{", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", "<<", "(", "unsigned", "int", ")", "SH", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "}", "if", "(", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "{", "O", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "unsigned", "char", "SH", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "char", "ME", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "<NUM_LIT>", "-", "SH", "==", "ME", ")", "{", "O", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";"], "ground_truth": ["O", "<<", "<STR_LIT>", ";"], "File": "PPCInstPrinter1", "Func": "printInst", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19040, "Length": 276, "Cover_Rate": 0.711340206185567, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OptionalArgs", ".", "push_back", "(", "emitEHLSDA", "(", "Builder", ",", "&", "F", ")", ")", ";", "}", "else", "if", "(", "Personality", "==", "EHPersonality", "::", "MSVC_<ISA_LIT>SEH", ")", "{", "OptionalArgs", ".", "push_back", "(", "SehLongjmpUnwind", ".", "getCallee", "(", ")", ")", ";", "OptionalArgs", ".", "push_back", "(", "State", ")", ";", "if", "(", "UseStackGuard", ")", "OptionalArgs", ".", "push_back", "(", "Cookie", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "SmallVector", "<", "Value", "*", ",", "<NUM_LIT>", ">", "Args", ";", "Args", ".", "push_back", "(", "Builder", ".", "CreateBitCast", "(", "Call", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ",", "Builder", ".", "getInt8PtrTy", "(", ")", ")", ")", ";", "Args", ".", "push_back", "(", "Builder", ".", "getInt32", "(", "OptionalArgs", ".", "size", "(", ")", ")", ")", ";", "Args", ".", "append", "(", "OptionalArgs", ".", "begin", "(", ")", ",", "OptionalArgs", ".", "end", "(", ")", ")", ";", "CallBase", "*", "NewCall", ";", "if", "(", "auto", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "&", "Call", ")", ")", "{", "CallInst", "*", "NewCI", "=", "Builder", ".", "CreateCall", "(", "SetJmp3", ",", "Args", ",", "OpBundles", ")", ";"], "ground_truth": ["NewCI", "->", "setTailCallKind", "(", "CI", "->", "getTailCallKind", "(", ")", ")", ";"], "File": "X86WinEHState15", "Func": "rewriteSetJmpCall", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19041, "Length": 173, "Cover_Rate": 0.4792243767313019, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>IncomingValueHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ")", ":", "IncomingValueHandler", "(", "MIRBuilder", ",", "MRI", ")", ",", "DL", "(", "MIRBuilder", ".", "getMF", "(", ")", ".", "getDataLayout", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "X86CallLowering11", "Func": "X86IncomingValueHandler", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19042, "Length": 32, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "csky_can_use_ldstm", "(", "int", "mask", ",", "int", "*", "br", ",", "int", "*", "er", ")", "{", "int", "regno", ";", "int", "begin_reg", "=", "<NUM_LIT>", ",", "end_reg", "=", "<NUM_LIT>", ";", "int", "count", "=", "<NUM_LIT>", ";", "if", "(", "!", "TARGET_MULTIPLE_STLD", ")", "return", "false", ";"], "ground_truth": ["if", "(", "mask", "&", "<NUM_LIT>", ")", "return", "false", ";"], "File": "csky", "Func": "csky_can_use_ldstm", "Target": "csky", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19043, "Length": 50, "Cover_Rate": 0.37037037037037035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "I1", "=", "!", "(", "J1", "^", "S", ")", ";", "unsigned", "I2", "=", "!", "(", "J2", "^", "S", ")", ";", "unsigned", "tmp", "=", "(", "Val", "&", "~", "<NUM_LIT>", ")", "|", "(", "I1", "<<", "<NUM_LIT>", ")", "|", "(", "I2", "<<", "<NUM_LIT>", ")", ";", "int", "imm32", "=", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "tmp", "<<", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "(", "Address", "&", "~", "<NUM_LIT>", ")", "+", "imm32", "+", "<NUM_LIT>", ",", "true", ",", "<NUM_LIT>", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm32", ")", ")", ";"], "File": "ARMDisassembler", "Func": "DecodeThumbBLXOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19044, "Length": 94, "Cover_Rate": 0.6143790849673203, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineBasicBlock", "*", "getMBB", "(", ")", "const", "{", "return", "MBB", ";"], "ground_truth": ["}"], "File": "CSKYConstantPoolValue", "Func": "getMBB", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19045, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PreAllocationFixups", "::", "EnterScope", "(", "MachineBasicBlock", "*", "MBB", ")", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MBB", "->", "getName", "(", ")", "<<", "'\\n'", ")", ";"], "File": "JVMPreAllocationFixups", "Func": "EnterScope", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19046, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Idx", "-=", "<NUM_LIT>", "*", "(", "j", "/", "<NUM_LIT>", ")", ";", "if", "(", "Idx", "<", "<NUM_LIT>", "||", "Idx", ">=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "}", "if", "(", "SHFIndices", "[", "i", "]", "==", "-", "<NUM_LIT>", ")", "SHFIndices", "[", "i", "]", "=", "Idx", ";", "if", "(", "!", "(", "Idx", "==", "-", "<NUM_LIT>", "||", "Idx", "==", "SHFIndices", "[", "i", "]", ")", ")", "return", "SDValue", "(", ")", ";", "}", "}", "APInt", "Imm", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "--", "i", ")", "{", "int", "Idx", "=", "SHFIndices", "[", "i", "]", ";", "if", "(", "Idx", "==", "-", "<NUM_LIT>", ")", "Idx", "=", "<NUM_LIT>", ";", "Imm", "<<=", "<NUM_LIT>", ";", "Imm", "|=", "Idx", "&", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "MipsSEISelLowering (2)4", "Func": "lowerVECTOR_SHUFFLE_SHF", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19047, "Length": 120, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "combine<ISA_LIT>ShufflesRecursively", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ")", "{", "return", "combine<ISA_LIT>ShufflesRecursively", "(", "{", "Op", "}", ",", "<NUM_LIT>", ",", "Op", ",", "{", "<NUM_LIT>", "}", ",", "{", "}", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "false", ",", "true", ",", "DAG", ",", "Subtarget", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering101", "Func": "combineX86ShufflesRecursively", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19048, "Length": 49, "Cover_Rate": 0.9607843137254902, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Value", ",", "Overflow", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "BaseOp", "=", "<NUM_LIT>", ";", "SDLoc", "DL", "(", "Op", ")", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "BaseOp", "=", "<STR_LIT>", ";", "Cond", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "BaseOp", "=", "<STR_LIT>", ";", "Cond", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "BaseOp", "=", "<STR_LIT>", ";", "Cond", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "BaseOp", "=", "<STR_LIT>", ";", "Cond", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "BaseOp", "=", "<STR_LIT>", ";", "Cond", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "BaseOp", "=", "<STR_LIT>", ";", "Cond", "=", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "BaseOp", ")", "{", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "Op", ".", "getValueType", "(", ")", ",", "<STR_LIT>", ")", ";", "Value", "=", "DAG", ".", "getNode", "(", "BaseOp", ",", "DL", ",", "VTs", ",", "LHS", ",", "RHS", ")", ";", "Overflow", "=", "Value", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["return", "std", "::", "make_pair", "(", "Value", ",", "Overflow", ")", ";"], "File": "X86ISelLowering (2)8", "Func": "getX86XALUOOp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19049, "Length": 189, "Cover_Rate": 0.7105263157894737, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__v2df", "a", ",", "b", ",", "c", ";", "a", "=", "vec_splats", "(", "__A", "[", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["b", "=", "vec_splats", "(", "__B", "[", "<NUM_LIT>", "]", ")", ";"], "File": "emmintrin", "Func": "_mm_cmple_sd", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19050, "Length": 27, "Cover_Rate": 0.34177215189873417, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_p64_f32", "(", "float32x2_t", "__a", ")", "{", "return", "(", "poly64x1_t", ")", "__builtin_neon_vreinterpretdiv2sf", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vreinterpret_p64_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19051, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "REG_P", "(", "a", ")", ")", "reg_a", "=", "REGNO", "(", "a", ")", ";", "while", "(", "GET_CODE", "(", "b", ")", "==", "SUBREG", ")", "b", "=", "SUBREG_REG", "(", "b", ")", ";", "if", "(", "REG_P", "(", "b", ")", ")", "reg_b", "=", "REGNO", "(", "b", ")", ";", "return", "reg_a", "!=", "reg_b", ";"], "ground_truth": ["}"], "File": "m32r", "Func": "m32r_not_same_reg", "Target": "m32r", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 19052, "Length": 50, "Cover_Rate": 0.5681818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "unsigned", "*", "Reg", "=", "<ISA_LIT>64IntRegs", "+", "<NUM_LIT>", ";", "int", "FOOffset", ";", "if", "(", "IsRegLoc", ")", "{", "Reg", "=", "std", "::", "find", "(", "<ISA_LIT>64IntRegs", ",", "<ISA_LIT>64IntRegs", "+", "<NUM_LIT>", ",", "VA", ".", "getLocReg", "(", ")", ")", ";", "FOOffset", "=", "(", "Reg", "-", "<ISA_LIT>64IntRegs", ")", "*", "<NUM_LIT>", "-", "<NUM_LIT>", "*", "<NUM_LIT>", ";", "}", "else", "FOOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "unsigned", "NumRegs", "=", "(", "Flags", ".", "getByValSize", "(", ")", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "unsigned", "LastFI", "=", "MFI", "->", "CreateFixedObject", "(", "NumRegs", "*", "<NUM_LIT>", ",", "FOOffset", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "LastFI", ",", "PtrTy", ")", ";", "InVals", ".", "push_back", "(", "FIN", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "(", "Reg", "!=", "<ISA_LIT>64IntRegs", "+", "<NUM_LIT>", ")", "&&", "(", "I", "<", "NumRegs", ")", ";", "++", "Reg", ",", "++", "I", ")", "{", "unsigned", "VReg", "=", "AddLiveIn", "(", "MF", ",", "*", "Reg", ",", "<STR_LIT>", ")", ";", "SDValue", "StorePtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrTy", ",", "FIN", ",", "DAG", ".", "getConstant", "(", "I", "*", "<NUM_LIT>", ",", "PtrTy", ")", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "DAG", ".", "getRegister", "(", "VReg", ",", "<STR_LIT>", ")", ",", "StorePtr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "OutChains", ".", "push_back", "(", "Store", ")", ";", "}"], "ground_truth": ["return", "LastFI", ";"], "File": "MipsISelLowering11", "Func": "CopyMips64ByValRegs", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19053, "Length": 222, "Cover_Rate": 0.7655172413793103, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Op0", ".", "isUndef", "(", ")", ")", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Val", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op0", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "if", "(", "!", "Op1", ".", "isUndef", "(", ")", ")", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Val", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op1", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Val", ")", ";"], "File": "ARMISelLowering (3)", "Func": "LowerCONCAT_VECTORS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19054, "Length": 110, "Cover_Rate": 0.5445544554455446, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "OPCODE_IS_NOT_ZERO", ":", "MO", ".", "setImm", "(", "OPCODE_IS_ZERO", ")", ";", "break", ";", "default", ":", "return", "true", ";", "}", "MachineOperand", "&", "MO2", "=", "Cond", "[", "<NUM_LIT>", "]", ";", "switch", "(", "MO2", ".", "getReg", "(", ")", ")", "{", "case", "AMDGPU", "::", "PRED_SEL_ZERO", ":", "MO2", ".", "setReg", "(", "AMDGPU", "::", "PRED_SEL_ONE", ")", ";", "break", ";", "case", "AMDGPU", "::", "PRED_SEL_ONE", ":", "MO2", ".", "setReg", "(", "AMDGPU", "::", "PRED_SEL_ZERO", ")", ";", "break", ";", "default", ":", "return", "true", ";"], "ground_truth": ["}"], "File": "R600InstrInfo", "Func": "ReverseBranchCondition", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19055, "Length": 76, "Cover_Rate": 0.5205479452054794, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "bool", "isThumbImmShiftedVal", "(", "unsigned", "V", ")", "{"], "ground_truth": ["V", "=", "(", "~", "<NUM_LIT>", "<<", "getThumbImmValShift", "(", "V", ")", ")", "&", "V", ";"], "File": "ARMAddressingModes", "Func": "isThumbImmShiftedVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19056, "Length": 23, "Cover_Rate": 0.7931034482758621, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>RegisterInfo", "::", "<ISA_LIT>RegisterInfo", "(", ")", ":", "<ISA_LIT>GenRegisterInfo", "(", "<STR_LIT>", ")", "{"], "ground_truth": ["}"], "File": "MINA32RegisterInfo", "Func": "MINA32RegisterInfo", "Target": "MINA32", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19057, "Length": 12, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "std", "::", "unique_ptr", "<", "MCParsedAsmOperand", ">", ",", "<NUM_LIT>", ">", "Operands", ";", "if", "(", "ParseRegister", "(", "RegNo", ",", "Operands", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "Z80AsmParser", "Func": "ParseRegister", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19058, "Length": 28, "Cover_Rate": 0.5957446808510638, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Field", "U6Field", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "U6Field", ")", ")", ";"], "ground_truth": ["Field", "CCField", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "ARCDisassembler13", "Func": "DecodeCCRU6Instruction", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19059, "Length": 36, "Cover_Rate": 0.32142857142857145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CCAssignFn", "*", "RetCC", "=", "getReturnCC", "(", "CallConv", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "MF", ",", "RVLocs", ",", "Context", ")", ";", "return", "CCInfo", ".", "CheckReturn", "(", "Outs", ",", "RetCC", ")", ";"], "ground_truth": ["}"], "File": "VEISelLowering1", "Func": "CanLowerReturn", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19060, "Length": 42, "Cover_Rate": 0.56, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstructionSelector", "::", "renderLogicalImm32", "(", "MachineInstrBuilder", "&", "MIB", ",", "const", "MachineInstr", "&", "I", ",", "int", "OpIdx", ")", "const", "{", "assert", "(", "I", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_CONSTANT", "&&", "OpIdx", "==", "-", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["uint64_t", "CstVal", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getCImm", "(", ")", "->", "getZExtValue", "(", ")", ";"], "File": "AArch64InstructionSelector (2)", "Func": "renderLogicalImm32", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19061, "Length": 57, "Cover_Rate": 0.7402597402597403, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetLoweringBase", "::", "LegalizeTypeAction", "<ISA_LIT>TargetLowering", "::", "getPreferredVectorAction", "(", "MVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "isFixedLengthVector", "(", ")", ")", "{", "MVT", "EltVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";"], "ground_truth": ["if", "(", "EltVT", "==", "<STR_LIT>", "||", "EltVT", "==", "<STR_LIT>", "||", "EltVT", "==", "<STR_LIT>", "||", "EltVT", "==", "<STR_LIT>", "||", "EltVT", "==", "<STR_LIT>", "||", "EltVT", "==", "<STR_LIT>", ")", "return", "TypeWidenVector", ";"], "File": "WebAssemblyISelLowering15", "Func": "getPreferredVectorAction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19062, "Length": 59, "Cover_Rate": 0.7283950617283951, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmInfo", "*", "MAI", "=", "new", "<ISA_LIT>ELFMCAsmInfo", "(", "TT", ")", ";", "unsigned", "Reg", "=", "MRI", ".", "getDwarfRegNum", "(", "<STR_LIT>", ",", "true", ")", ";", "MCCFIInstruction", "Inst", "=", "MCCFIInstruction", "::", "createDefCfa", "(", "nullptr", ",", "Reg", ",", "<NUM_LIT>", ")", ";", "MAI", "->", "addInitialFrameState", "(", "Inst", ")", ";", "return", "MAI", ";"], "ground_truth": ["}"], "File": "SparcMCTargetDesc", "Func": "createSparcMCAsmInfo", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19063, "Length": 47, "Cover_Rate": 0.746031746031746, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "PIC16ISelLowering", "Func": "PerformStoreCombine", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19064, "Length": 9, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{"], "ground_truth": ["}"], "File": "SHUXIFrameLowering", "Func": "emitEpilogue", "Target": "SHUXI", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19065, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_vcvtdq2ph512_mask_round", "(", "(", "__v16si", ")", "__B", ",", "_mm256_setzero_ph", "(", ")", ",", "__A", ",", "__C", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm512_maskz_cvt_roundepi32_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19066, "Length": 18, "Cover_Rate": 0.4186046511627907, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TRC", "=", "TII", "->", "getRegClass", "(", "MCID", ",", "<NUM_LIT>", ",", "TRI", ",", "*", "MF", ")", ";", "MRI", ".", "constrainRegClass", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "TRC", ")", ";", "unsigned", "AddrMode", "=", "(", "MCID", ".", "TSFlags", "&", "<STR_LIT>", ")", ";", "switch", "(", "AddrMode", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "MCID", ")", ".", "addReg", "(", "NewReg", ",", "RegState", "::", "Define", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";", "case", "<STR_LIT>", ":", "if", "(", "MI", "->", "mayLoad", "(", ")", ")", "{", "return", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "MCID", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addReg", "(", "NewReg", ",", "RegState", "::", "Define", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";", "}", "else", "{", "return", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "MCID", ")", ".", "addReg", "(", "NewReg", ",", "RegState", "::", "Define", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";", "}", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer41", "Func": "createPostIncLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19067, "Length": 327, "Cover_Rate": 0.7315436241610739, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__aarch64_vget_lane_any", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vduph_lane_p16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19068, "Length": 9, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "sibthunk_p", ")", "goto", "epilogue_done", ";", "}", "if", "(", "(", "!", "SMALL_INT", "(", "first_offset", ")", "&&", "cfun", "->", "machine", "->", "frame_info", ".", "gmask", "&&", "(", "(", "TARGET_ARC700", "&&", "!", "optimize_size", ")", "?", "first_offset", "<=", "<NUM_LIT>", ":", "satisfies_constraint_C2a", "(", "GEN_INT", "(", "first_offset", ")", ")", ")", ")", "||", "(", "MUST_SAVE_RETURN_ADDR", "&&", "!", "SMALL_INT", "(", "(", "cfun", "->", "machine", "->", "frame_info", ".", "reg_size", "+", "first_offset", ")", ">>", "<NUM_LIT>", ")", "&&", "cfun", "->", "machine", "->", "frame_info", ".", "gmask", ")", ")", "{", "frame_stack_add", "(", "first_offset", ")", ";", "first_offset", "=", "<NUM_LIT>", ";", "}", "if", "(", "MUST_SAVE_RETURN_ADDR", ")", "{", "rtx", "ra", "=", "gen_rtx_REG", "(", "Pmode", ",", "RETURN_ADDR_REGNUM", ")", ";", "int", "ra_offs", "=", "cfun", "->", "machine", "->", "frame_info", ".", "reg_size", "+", "first_offset", ";", "rtx", "addr", "=", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "ra_offs", ")", ";", "if", "(", "!", "SMALL_INT", "(", "ra_offs", ">>", "<NUM_LIT>", ")", "&&", "!", "cfun", "->", "machine", "->", "frame_info", ".", "gmask", "&&", "(", "(", "TARGET_ARC700", "&&", "!", "optimize_size", ")", "?", "ra_offs", "<=", "<NUM_LIT>", ":", "satisfies_constraint_C2a", "(", "GEN_INT", "(", "ra_offs", ")", ")", ")", ")", "{", "size_to_deallocate", "-=", "ra_offs", "-", "first_offset", ";", "first_offset", "=", "<NUM_LIT>", ";", "frame_stack_add", "(", "ra_offs", ")", ";", "ra_offs", "=", "<NUM_LIT>", ";", "addr", "=", "stack_pointer_rtx", ";", "}", "if", "(", "ra_offs", "&&", "!", "cfun", "->", "machine", "->", "frame_info", ".", "gmask", "&&", "(", "SMALL_INT", "(", "ra_offs", ")", "||", "!", "SMALL_INT", "(", "ra_offs", ">>", "<NUM_LIT>", ")", ")", ")", "{", "addr", "=", "gen_rtx_PRE_MODIFY", "(", "Pmode", ",", "stack_pointer_rtx", ",", "addr", ")", ";", "first_offset", "=", "<NUM_LIT>", ";", "size_to_deallocate", "-=", "cfun", "->", "machine", "->", "frame_info", ".", "reg_size", ";", "}", "else", "if", "(", "!", "ra_offs", "&&", "size_to_deallocate", "==", "UNITS_PER_WORD", ")", "{", "addr", "=", "gen_rtx_POST_INC", "(", "Pmode", ",", "addr", ")", ";", "size_to_deallocate", "=", "<NUM_LIT>", ";", "}"], "ground_truth": ["frame_move_inc", "(", "ra", ",", "gen_frame_mem", "(", "Pmode", ",", "addr", ")", ",", "stack_pointer_rtx", ",", "addr", ")", ";"], "File": "arc4", "Func": "arc_expand_epilogue", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 19069, "Length": 289, "Cover_Rate": 0.41944847605224966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ConstantPoolValue", "::", "<ISA_LIT>ConstantPoolValue", "(", "const", "GlobalValue", "*", "gv", ",", "<STR_LIT>", "modifier", ")", ":", "MachineConstantPoolValue", "(", "gv", "->", "getType", "(", ")", ")", ",", "GV", "(", "gv", ")", ",", "Modifier", "(", "modifier", ")", "{"], "ground_truth": ["}"], "File": "RISCVConstantPoolValue", "Func": "RISCVConstantPoolValue", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19070, "Length": 33, "Cover_Rate": 0.9428571428571428, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "Options", ".", "isReorder", "(", ")", ")", "{", "reportParseError", "(", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "Options", ".", "setNomacro", "(", ")", ";"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "FISCAsmParser", "Func": "parseSetNoMacroDirective", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19071, "Length": 31, "Cover_Rate": 0.44285714285714284, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasDivideInThumbMode", "(", ")", "const", "{", "return", "HasHardwareDivideInThumb", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "hasDivideInThumbMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19072, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_shldv_epi32", "(", "__mmask8", "__A", ",", "__m128i", "__B", ",", "__m128i", "__C", ",", "__m128i", "__D", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_vpshldv_v4si_maskz", "(", "(", "__v4si", ")", "__B", ",", "(", "__v4si", ")", "__C", ",", "(", "__v4si", ")", "__D", ",", "(", "__mmask8", ")", "__A", ")", ";"], "File": "avx512vbmi2vlintrin", "Func": "_mm_maskz_shldv_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19073, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "classof", "(", "const", "DiagnosticInfo", "*", "DI", ")", "{"], "ground_truth": ["return", "DI", "->", "getKind", "(", ")", "==", "getKindID", "(", ")", ";"], "File": "AMDGPUISelLowering100", "Func": "classof", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19074, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "AndReg", "=", "MRI", "->", "createVirtualRegister", "(", "BoolRC", ")", ";", "And", "=", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AndOpc", ")", ",", "AndReg", ")", ".", "addReg", "(", "Exec", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "LV", ")", "LV", "->", "replaceKillInstruction", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MI", ",", "*", "And", ")", ";", "Or", "=", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "OrOpc", ")", ",", "Dst", ")", ".", "addReg", "(", "AndReg", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "LIS", ")", "LIS", "->", "createAndComputeVirtRegInterval", "(", "AndReg", ")", ";", "}", "else", "{", "Or", "=", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "OrOpc", ")", ",", "Dst", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["if", "(", "LV", ")", "LV", "->", "replaceKillInstruction", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MI", ",", "*", "Or", ")", ";"], "File": "SILowerControlFlow15", "Func": "emitIfBreak", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19075, "Length": 187, "Cover_Rate": 0.4960212201591512, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "AMDGPUMCInstLower", "::", "<ISA_LIT>", ";"], "ground_truth": ["}"], "File": "AMDGPUMCInstLower17", "Func": "AMDGPUSubtargetToSISubtarget", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19076, "Length": 6, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "if", "(", "x", "&", "(", "(", "unsigned", "short", ")", "<NUM_LIT>", "<<", "i", ")", ")", "break", ";", "return", "i", ";"], "ground_truth": ["}"], "File": "ctzhi2", "Func": "__ctzhi2", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 19077, "Length": 36, "Cover_Rate": 0.8181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "InstrItins", ";"], "ground_truth": ["}"], "File": "MBlazeSubtarget", "Func": "getInstrItineraryData", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19078, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "vdup_n_p8", "(", "*", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vld1_dup_p8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19079, "Length": 8, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "{", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "}", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "static_cast", "<", "const", "TargetRegisterClass", "*", ">", "(", "<NUM_LIT>", ")", ")", ";", "case", "'c'", ":", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "(", "unsigned", ")", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "assert", "(", "false", "&&", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "Cpu0ISelLowering4", "Func": "getRegForInlineAsmConstraint", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19080, "Length": 94, "Cover_Rate": 0.46078431372549017, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "<ISA_LIT>SelectionDAGInfo", "::", "EmitTargetCodeForStrcmp", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "SDValue", "Chain", ",", "SDValue", "Src1", ",", "SDValue", "Src2", ",", "MachinePointerInfo", "Op1PtrInfo", ",", "MachinePointerInfo", "Op2PtrInfo", ")", "const", "{", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "Src1", ".", "getValueType", "(", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Unused", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VTs", ",", "Chain", ",", "Src2", ",", "Src1", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "CCReg", "=", "Unused", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "Unused", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "return", "std", "::", "make_pair", "(", "addIPMSequence", "(", "DL", ",", "CCReg", ",", "DAG", ")", ",", "Chain", ")", ";"], "ground_truth": ["}"], "File": "SystemZSelectionDAGInfo", "Func": "EmitTargetCodeForStrcmp", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19081, "Length": 124, "Cover_Rate": 0.9393939393939394, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "CondReg", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "CCReg", ",", "<STR_LIT>", ")", ";", "CondReg", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "<STR_LIT>", ",", "CondReg", ")", ";", "CondReg", "=", "DAG", ".", "getCopyFromReg", "(", "CondReg", ",", "dl", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Cst", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Or", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "CondReg", ",", "Cst", ")", ";"], "ground_truth": ["Cst", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "MipsISelLowering115", "Func": "LowerFP_TO_SINT", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19082, "Length": 87, "Cover_Rate": 0.30851063829787234, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["OutStreamer", ".", "EmitRawText", "(", "<STR_LIT>", "+", "Twine", "(", "CurrentFnSym", "->", "getName", "(", ")", ")", ")", ";"], "File": "rvexAsmPrinter", "Func": "EmitFunctionBodyEnd", "Target": "rvex", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 19083, "Length": 26, "Cover_Rate": 0.48148148148148145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["return", "getFrameLowering", "(", "MF", ")", "->", "hasFP", "(", "MF", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "Z80oldRegisterInfo", "Func": "getFrameRegister", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19084, "Length": 27, "Cover_Rate": 0.84375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "(", "VT", "==", "<STR_LIT>", "&&", "C", "!=", "<NUM_LIT>", "&&", "isLegalArithImmed", "(", "(", "uint32_t", ")", "(", "C", "+", "<NUM_LIT>", ")", ")", ")", "||", "(", "VT", "==", "<STR_LIT>", "&&", "C", "!=", "<NUM_LIT>", "&&", "isLegalArithImmed", "(", "C", "+", "<NUM_LIT>", ")", ")", ")", "{", "CC", "=", "(", "CC", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "C", "=", "(", "VT", "==", "<STR_LIT>", ")", "?", "(", "uint32_t", ")", "(", "C", "+", "<NUM_LIT>", ")", ":", "C", "+", "<NUM_LIT>", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", ",", "VT", ")", ";", "}", "break", ";", "}", "}", "}", "if", "(", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "RHS", ")", ")", "{", "if", "(", "(", "cast", "<", "ConstantSDNode", ">", "(", "RHS", ")", "->", "getZExtValue", "(", ")", ">>", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "&&", "isa", "<", "LoadSDNode", ">", "(", "LHS", ")", ")", "{", "if", "(", "cast", "<", "LoadSDNode", ">", "(", "LHS", ")", "->", "getExtensionType", "(", ")", "==", "<STR_LIT>", "&&", "cast", "<", "LoadSDNode", ">", "(", "LHS", ")", "->", "getMemoryVT", "(", ")", "==", "<STR_LIT>", "&&", "LHS", ".", "getNode", "(", ")", "->", "hasNUsesOfValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "int16_t", "ValueofRHS", "=", "cast", "<", "ConstantSDNode", ">", "(", "RHS", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "ValueofRHS", "<", "<NUM_LIT>", "&&", "isLegalArithImmed", "(", "-", "ValueofRHS", ")", ")", "{"], "ground_truth": ["SDValue", "SExt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "LHS", ".", "getValueType", "(", ")", ",", "LHS", ",", "DAG", ".", "getValueType", "(", "<STR_LIT>", ")", ")", ";"], "File": "AArch64ISelLowering137", "Func": "getAArch64Cmp", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19085, "Length": 249, "Cover_Rate": 0.31518987341772153, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_aarch64_st1v4si", "(", "(", "__builtin_aarch64_simd_si", "*", ")", "a", ",", "b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vst1q_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19086, "Length": 12, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "vdup_n_s16", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vmov_n_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19087, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_cvt_roundpd_epu32", "(", "__m256i", "__W", ",", "__mmask8", "__U", ",", "__m512d", "__A", ",", "const", "int", "__R", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_cvtpd2udq512_mask", "(", "(", "__v8df", ")", "__A", ",", "(", "__v8si", ")", "__W", ",", "(", "__mmask8", ")", "__U", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_mask_cvt_roundpd_epu32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19088, "Length": 54, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "m32c_hard_regno_ok", "(", "int", "regno", ",", "machine_mode", "mode", ")", "{", "return", "m32c_hard_regno_nregs_1", "(", "regno", ",", "mode", ")", "!=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "m32c3", "Func": "m32c_hard_regno_ok", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 19089, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "uint64_t", "Offset", "=", "getImplicitParameterOffset", "(", "MF", ",", "Param", ")", ";", "SDValue", "Ptr", "=", "lowerKernArgParameterPtr", "(", "DAG", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Offset", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", ")", ";", "return", "DAG", ".", "getLoad", "(", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Ptr", ",", "PtrInfo", ",", "Alignment", ",", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "loadImplicitKernelArgument", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19090, "Length": 77, "Cover_Rate": 0.7549019607843137, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "LHS", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", ".", "isInteger", "(", ")", ")", "{", "assert", "(", "LHS", ".", "getValueType", "(", ")", "==", "RHS", ".", "getValueType", "(", ")", ")", ";", "<STR_LIT>", "<ISA_LIT>CC", "=", "changeIntCCTo<ISA_LIT>CC", "(", "CC", ")", ";", "return", "EmitVectorComparison", "(", "LHS", ",", "RHS", ",", "<ISA_LIT>CC", ",", "false", ",", "Op", ".", "getValueType", "(", ")", ",", "dl", ",", "DAG", ")", ";", "}", "assert", "(", "LHS", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "||", "LHS", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", ";", "<STR_LIT>", "CC1", ",", "CC2", ";", "bool", "ShouldInvert", ";", "changeVectorFPCCTo<ISA_LIT>CC", "(", "CC", ",", "CC1", ",", "CC2", ",", "ShouldInvert", ")", ";", "bool", "NoNaNs", "=", "getTargetMachine", "(", ")", ".", "Options", ".", "NoNaNsFPMath", ";", "SDValue", "Cmp", "=", "EmitVectorComparison", "(", "LHS", ",", "RHS", ",", "CC1", ",", "NoNaNs", ",", "Op", ".", "getValueType", "(", ")", ",", "dl", ",", "DAG", ")", ";", "if", "(", "!", "Cmp", ".", "getNode", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "CC2", "!=", "<STR_LIT>", ")", "{"], "ground_truth": ["SDValue", "Cmp2", "=", "EmitVectorComparison", "(", "LHS", ",", "RHS", ",", "CC2", ",", "NoNaNs", ",", "Op", ".", "getValueType", "(", ")", ",", "dl", ",", "DAG", ")", ";"], "File": "AArch64ISelLowering117", "Func": "LowerVSETCC", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19091, "Length": 189, "Cover_Rate": 0.5815384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Cost", "=", "vectorCostAdjustment", "(", "Cost", ",", "Opcode", ",", "Src", ",", "nullptr", ")", ";", "bool", "IsAltivecType", "=", "ST", "->", "hasAltivec", "(", ")", "&&", "(", "LT", ".", "second", "==", "<STR_LIT>", "||", "LT", ".", "second", "==", "<STR_LIT>", "||", "LT", ".", "second", "==", "<STR_LIT>", "||", "LT", ".", "second", "==", "<STR_LIT>", ")", ";", "bool", "IsVSXType", "=", "ST", "->", "hasVSX", "(", ")", "&&", "(", "LT", ".", "second", "==", "<STR_LIT>", "||", "LT", ".", "second", "==", "<STR_LIT>", ")", ";", "bool", "IsQPXType", "=", "ST", "->", "hasQPX", "(", ")", "&&", "(", "LT", ".", "second", "==", "<STR_LIT>", "||", "LT", ".", "second", "==", "<STR_LIT>", ")", ";", "unsigned", "MemBytes", "=", "Src", "->", "getPrimitiveSizeInBits", "(", ")", ";", "if", "(", "Opcode", "==", "Instruction", "::", "Load", "&&", "ST", "->", "hasVSX", "(", ")", "&&", "IsAltivecType", "&&", "(", "MemBytes", "==", "<NUM_LIT>", "||", "(", "ST", "->", "hasP8Vector", "(", ")", "&&", "MemBytes", "==", "<NUM_LIT>", ")", ")", ")", "return", "<NUM_LIT>", ";", "unsigned", "SrcBytes", "=", "LT", ".", "second", ".", "getStoreSize", "(", ")", ";", "if", "(", "!", "SrcBytes", "||", "!", "Alignment", "||", "*", "Alignment", ">=", "SrcBytes", ")", "return", "Cost", ";", "if", "(", "Opcode", "==", "Instruction", "::", "Load", "&&", "(", "(", "!", "ST", "->", "hasP8Vector", "(", ")", "&&", "IsAltivecType", ")", "||", "IsQPXType", ")", "&&", "*", "Alignment", ">=", "LT", ".", "second", ".", "getScalarType", "(", ")", ".", "getStoreSize", "(", ")", ")", "return", "Cost", "+", "LT", ".", "first", ";", "if", "(", "IsVSXType", "||", "(", "ST", "->", "hasVSX", "(", ")", "&&", "IsAltivecType", ")", ")", "return", "Cost", ";", "if", "(", "TLI", "->", "allowsMisalignedMemoryAccesses", "(", "LT", ".", "second", ",", "<NUM_LIT>", ")", ")", "return", "Cost", ";"], "ground_truth": ["assert", "(", "Alignment", ")", ";"], "File": "PPCTargetTransformInfo24", "Func": "getMemoryOpCost", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19092, "Length": 250, "Cover_Rate": 0.5813953488372093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>GOT", "::", "isGOTFull", "(", ")", "const", "{"], "ground_truth": ["uint64_t", "gotCount", "=", "<ISA_LIT>GOT0Num", "+", "m_MultipartList", ".", "back", "(", ")", ".", "m_LocalNum", "+", "m_MultipartList", ".", "back", "(", ")", ".", "m_GlobalNum", ";"], "File": "MipsGOT", "Func": "isGOTFull", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19093, "Length": 29, "Cover_Rate": 0.6744186046511628, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "KindRes", ")", "return", "true", ";", "unsigned", "ElementWidth", "=", "KindRes", "->", "second", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateVectorReg", "(", "Reg", ",", "RegKind", "::", "NeonVector", ",", "ElementWidth", ",", "S", ",", "getLoc", "(", ")", ",", "getContext", "(", ")", ")", ")", ";", "if", "(", "!", "Kind", ".", "empty", "(", ")", ")", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateToken", "(", "Kind", ",", "S", ",", "getContext", "(", ")", ")", ")", ";"], "ground_truth": ["return", "tryParseVectorIndex", "(", "Operands", ")", "==", "MatchOperand_ParseFail", ";"], "File": "AArch64AsmParser1", "Func": "tryParseNeonVectorRegister", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19094, "Length": 78, "Cover_Rate": 0.5032258064516129, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vec_st", "(", "(", "vec_uchar16", ")", "(", "a", ")", ",", "<NUM_LIT>", ",", "(", "vector", "unsigned", "char", "*", ")", "(", "imm", ")", ")", ";"], "ground_truth": ["}"], "File": "si2vmx", "Func": "si_stqr", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19095, "Length": 23, "Cover_Rate": 0.6388888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "MI", ";", "bool", "defInDifferentBlock", "=", "!", "isBeingScheduled", "(", "DefMI", "->", "getParent", "(", ")", ")", ";", "if", "(", "defInDifferentBlock", ")", "{", "MachineBasicBlock", "::", "iterator", "InsertIt", "=", "DefMI", ";", "if", "(", "DefMI", "->", "isPHI", "(", ")", ")", "InsertIt", "=", "DefMBB", "->", "getFirstNonPHI", "(", ")", ";", "else", "++", "InsertIt", ";", "MI", "=", "BuildMI", "(", "*", "DefMI", "->", "getParent", "(", ")", ",", "InsertIt", ",", "dl", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "vnew", ")", ".", "addReg", "(", "reg", ")", ";", "}", "else", "{", "MI", "=", "BuildMI", "(", "MF", ",", "dl", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "vnew", ")", ".", "addReg", "(", "reg", ")", ";", "}", "SUnit", "*", "SU", "=", "new", "SUnit", "(", "MI", ",", "SUnits", ".", "size", "(", ")", "+", "CopySUs", ".", "size", "(", ")", ")", ";", "SU", "->", "OrigNode", "=", "SU", ";", "if", "(", "!", "defInDifferentBlock", ")", "{", "CopySUs", ".", "push_back", "(", "SU", ")", ";", "Sequence", ".", "push_back", "(", "SU", ")", ";", "}", "CAState", "->", "addXccSplit", "(", "reg", ",", "vnew", ",", "side", ",", "MI", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["DEBUG", "(", "SU", "->", "dump", "(", "this", ")", ")", ";"], "File": "ClusterDAG", "Func": "insertCopy", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 19096, "Length": 191, "Cover_Rate": 0.7732793522267206, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StackOffset", "<ISA_LIT>FrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "Register", "&", "FrameReg", ")", "const", "{"], "ground_truth": ["return", "StackOffset", "::", "getFixed", "(", "ResolveFrameIndexReference", "(", "MF", ",", "FI", ",", "FrameReg", ",", "<NUM_LIT>", ")", ")", ";"], "File": "ARMFrameLowering100", "Func": "getFrameIndexReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19097, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_loaddup_pd", "(", "double", "const", "*", "__P", ")", "{"], "ground_truth": ["return", "_mm_load1_pd", "(", "__P", ")", ";"], "File": "pmmintrin", "Func": "_mm_loaddup_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19098, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "'K'", ":", "case", "'N'", ":", "case", "'G'", ":", "case", "'L'", ":", "case", "'M'", ":", "return", "C_Immediate", ";", "case", "'C'", ":", "case", "'e'", ":", "case", "'Z'", ":", "return", "C_Other", ";", "default", ":", "break", ";", "}", "}", "else", "if", "(", "Constraint", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{", "default", ":", "break", ";", "case", "'Y'", ":", "switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{", "default", ":", "break", ";", "case", "'z'", ":", "case", "'0'", ":", "return", "C_Register", ";", "case", "'i'", ":", "case", "'m'", ":", "case", "'k'", ":", "case", "'t'", ":", "case", "'2'", ":", "return", "C_RegisterClass", ";", "}"], "ground_truth": ["}"], "File": "X86ISelLowering (2)6", "Func": "getConstraintType", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19099, "Length": 104, "Cover_Rate": 0.45414847161572053, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "PassThru", "=", "ExtendToType", "(", "N", "->", "getPassThru", "(", ")", ",", "WideDataVT", ",", "DAG", ")", ";", "assert", "(", "Mask", ".", "getSimpleValueType", "(", ")", ".", "getScalarType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "MVT", "WideMaskVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "NumEltsInWideVec", ")", ";", "Mask", "=", "ExtendToType", "(", "Mask", ",", "WideMaskVT", ",", "DAG", ",", "true", ")", ";", "SDValue", "NewLoad", "=", "DAG", ".", "getMaskedLoad", "(", "WideDataVT", ",", "dl", ",", "N", "->", "getChain", "(", ")", ",", "N", "->", "getBasePtr", "(", ")", ",", "Mask", ",", "PassThru", ",", "N", "->", "getMemoryVT", "(", ")", ",", "N", "->", "getMemOperand", "(", ")", ",", "N", "->", "getExtensionType", "(", ")", ",", "N", "->", "isExpandingLoad", "(", ")", ")", ";", "SDValue", "Exract", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "NewLoad", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";"], "ground_truth": ["SDValue", "RetOps", "[", "]", "=", "{", "Exract", ",", "NewLoad", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ";"], "File": "X86ISelLowering (2)8", "Func": "LowerMLOAD", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19100, "Length": 154, "Cover_Rate": 0.4207650273224044, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "Attribute", "::", "Naked", ")", ")", "return", "false", ";", "return", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", "||", "MFI", ".", "hasVarSizedObjects", "(", ")", "||", "MFI", ".", "hasStackMap", "(", ")", "||", "MFI", ".", "hasPatchPoint", "(", ")", "||", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", "&&", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", "->", "hasFastCall", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "PPCFrameLowering10", "Func": "needsFP", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19101, "Length": 87, "Cover_Rate": 0.8787878787878788, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "machine_mode", "mode", "=", "GET_MODE", "(", "mem", ")", ";", "HOST_WIDE_INT", "offset", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "rtx", "addr", "=", "plus_constant", "(", "Pmode", ",", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ",", "offset", ")", ";", "return", "adjust_automodify_address", "(", "mem", ",", "mode", ",", "addr", ",", "offset", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "next_consecutive_mem", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19102, "Length": 46, "Cover_Rate": 0.8363636363636363, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AAResult", "(", "<ISA_LIT>AAResult", "&&", "Arg", ")", ":", "AAResultBase", "(", "std", "::", "move", "(", "Arg", ")", ")", ",", "DL", "(", "Arg", ".", "DL", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAliasAnalysis (2)", "Func": "AMDGPUAAResult", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19103, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_p64_p16", "(", "poly16x4_t", "__a", ")", "{"], "ground_truth": ["return", "(", "poly64x1_t", ")", "__a", ";"], "File": "arm", "Func": "neon_vreinterpret_p64_p16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19104, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>Subtarget", "::", "getMispredictionPenalty", "(", ")", "const", "{", "return", "SchedModel", ".", "MispredictPenalty", ";"], "ground_truth": ["}"], "File": "ARMSubtarget", "Func": "getMispredictionPenalty", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19105, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "VT", ",", "<STR_LIT>", ")", ";", "if", "(", "Offset", ")", "Ptr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "BasePtrVT", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "Offset", ",", "BasePtrVT", ")", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "Ptr", ",", "Src", "}", ";"], "ground_truth": ["return", "DAG", ".", "getMemIntrinsicNode", "(", "Opc", ",", "DL", ",", "VTList", ",", "Ops", ",", "MemVT", ",", "LD", "->", "getMemOperand", "(", ")", ")", ";"], "File": "MipsISelLowering (2)1", "Func": "createLoadLR", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19106, "Length": 75, "Cover_Rate": 0.5102040816326531, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasRegisterAlias", "(", "const", "MachineFunction", "*", "MF", ",", "Register", "Reg", ")", "{", "return", "RegisterAliasTable", ".", "find", "(", "MF", ")", "!=", "RegisterAliasTable", ".", "end", "(", ")", "&&", "RegisterAliasTable", "[", "MF", "]", ".", "find", "(", "Reg", ")", "!=", "RegisterAliasTable", "[", "MF", "]", ".", "end", "(", ")", ";"], "ground_truth": ["}"], "File": "SPIRVModuleAnalysis", "Func": "hasRegisterAlias", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19107, "Length": 46, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "uint64_t", "total_size", "=", "<NUM_LIT>", ";", "if", "(", "const", "ConstantStruct", "*", "CS", "=", "dyn_cast", "<", "ConstantStruct", ">", "(", "Init", ")", ")", "total_size", "=", "DL", ".", "getStructLayout", "(", "cast", "<", "StructType", ">", "(", "CS", "->", "getType", "(", ")", ")", ")", "->", "getSizeInBytes", "(", ")", ";", "else", "if", "(", "const", "ConstantArray", "*", "CA", "=", "dyn_cast", "<", "ConstantArray", ">", "(", "Init", ")", ")", "total_size", "=", "DL", ".", "getTypeAllocSize", "(", "CA", "->", "getType", "(", ")", "->", "getElementType", "(", ")", ")", "*", "CA", "->", "getNumOperands", "(", ")", ";", "else", "return", "false", ";", "val_vec_type", "Vals", "(", "total_size", ",", "<NUM_LIT>", ")", ";", "if", "(", "fillGenericConstant", "(", "DL", ",", "Init", ",", "Vals", ",", "<NUM_LIT>", ")", "==", "false", ")", "return", "false", ";", "cs_vals_", "[", "static_cast", "<", "const", "void", "*", ">", "(", "Init", ")", "]", "=", "Vals", ";", "TmpVal", "=", "std", "::", "move", "(", "Vals", ")", ";", "}", "union", "{", "uint8_t", "c", "[", "<NUM_LIT>", "]", ";", "uint16_t", "s", ";", "}", "test_buf", ";", "uint16_t", "test_val", "=", "<NUM_LIT>", ";", "if", "(", "DL", ".", "isLittleEndian", "(", ")", ")", "<STR_LIT>", "::", "write16le", "(", "test_buf", ".", "c", ",", "test_val", ")", ";"], "ground_truth": ["else", "<STR_LIT>", "::", "write16be", "(", "test_buf", ".", "c", ",", "test_val", ")", ";"], "File": "BPFISelDAGToDAG", "Func": "getConstantFieldValue", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19108, "Length": 190, "Cover_Rate": 0.5177111716621253, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BlackfinInstrInfo", "::", "BlackfinInstrInfo", "(", "BlackfinSubtarget", "&", "ST", ")", ":", "TargetInstrInfoImpl", "(", "BlackfinInsts", ",", "array_lengthof", "(", "BlackfinInsts", ")", ")", ",", "RI", "(", "ST", ",", "*", "this", ")", ",", "Subtarget", "(", "ST", ")", "{"], "ground_truth": ["}"], "File": "BlackfinInstrInfo", "Func": "BlackfinInstrInfo", "Target": "Blackfin", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19109, "Length": 33, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "res", ")", ":", "<STR_LIT>", "(", "fg", ")", ")", ";", "return", "res", ";"], "ground_truth": ["}"], "File": "ushmedia", "Func": "sh_media_FSQRT_S", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19110, "Length": 19, "Cover_Rate": 0.6129032258064516, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OperandMatchResultTy", "Res", "=", "parseIntWithPrefix", "(", "Prefix", ",", "Value", ")", ";", "if", "(", "Res", "!=", "MatchOperand_Success", ")", "return", "Res", ";", "if", "(", "ConvertResult", "&&", "!", "ConvertResult", "(", "Value", ")", ")", "{"], "ground_truth": ["return", "MatchOperand_ParseFail", ";"], "File": "AMDGPUAsmParser14", "Func": "parseIntWithPrefix", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19111, "Length": 33, "Cover_Rate": 0.3173076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "BitWidth", "<=", "<NUM_LIT>", ")", "return", "&", "<STR_LIT>", ";", "if", "(", "BitWidth", "<=", "<NUM_LIT>", ")", "return", "&", "<STR_LIT>", ";", "if", "(", "BitWidth", "<=", "<NUM_LIT>", ")", "return", "&", "<STR_LIT>", ";", "if", "(", "BitWidth", "<=", "<NUM_LIT>", ")", "return", "&", "<STR_LIT>", ";", "if", "(", "BitWidth", "<=", "<NUM_LIT>", ")", "return", "&", "<STR_LIT>", ";", "if", "(", "BitWidth", "<=", "<NUM_LIT>", ")", "return", "&", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "BitWidth", "<=", "<NUM_LIT>", ")", "return", "&", "<STR_LIT>", ";"], "File": "SIRegisterInfo47", "Func": "getAlignedVGPRClassForBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19112, "Length": 70, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "const", "RegisterBank", "*", "OpBank", "=", "RBI", ".", "getRegBank", "(", "MO", ".", "getReg", "(", ")", ",", "MRI", ",", "TRI", ")", ";", "if", "(", "!", "OpBank", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "PrevOpBank", "&&", "OpBank", "!=", "PrevOpBank", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "PrevOpBank", "=", "OpBank", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "AArch64InstructionSelector (2)", "Func": "unsupportedBinOp", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19113, "Length": 82, "Cover_Rate": 0.3942307692307692, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OS", "<<", "<STR_LIT>", "<<", "StringRef", "(", "getRegisterName", "(", "RegNo", ")", ")", ".", "lower", "(", ")", ";"], "ground_truth": ["}"], "File": "TriCoreInstPrinter (2)", "Func": "printRegName", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19114, "Length": 17, "Cover_Rate": 0.5483870967741935, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AMDGPU770Device", "::", "~", "AMDGPU770Device", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDIL7XXDevice", "Func": "~AMDGPU770Device", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19115, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "Op", ")", ";", "BuildVectorSDNode", "*", "C", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "C", ")", "return", "SDValue", "(", ")", ";", "APInt", "SplatValue", ",", "SplatUndef", ";", "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";", "if", "(", "!", "C", "->", "isConstantSplat", "(", "SplatValue", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", "||", "EltTy", ".", "getSizeInBits", "(", ")", "<", "SplatBitSize", ")", "return", "SDValue", "(", ")", ";", "if", "(", "(", "SplatValue", "!=", "<NUM_LIT>", ")", "&&", "(", "SplatValue", ".", "isPowerOf2", "(", ")", "||", "(", "-", "SplatValue", ")", ".", "isPowerOf2", "(", ")", ")", ")", "{", "unsigned", "lg2", "=", "SplatValue", ".", "countTrailingZeros", "(", ")", ";", "SDValue", "Sz", "=", "DAG", ".", "getConstant", "(", "EltTy", ".", "getSizeInBits", "(", ")", "-", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["SDValue", "SGN", "=", "getTargetVShiftNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "N0", ",", "Sz", ",", "DAG", ")", ";"], "File": "X86ISelLowering (2)2", "Func": "LowerSDIV", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19116, "Length": 144, "Cover_Rate": 0.38605898123324395, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "STI", ".", "getFeatureBits", "(", ")", "&", "<STR_LIT>", ")", "!=", "<NUM_LIT>", ")", "return", "new", "<ISA_LIT>AddressSanitizer64", "(", "STI", ")", ";", "}"], "ground_truth": ["return", "new", "<ISA_LIT>AsmInstrumentation", "(", ")", ";"], "File": "X86AsmInstrumentation11", "Func": "CreateX86AsmInstrumentation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19117, "Length": 28, "Cover_Rate": 0.345679012345679, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isSequentialOrUndefInRange", "(", "Mask", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "if", "(", "!", "isUndefOrInRange", "(", "Mask", "[", "i", "]", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)", "Func": "isPSHUFLWMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19118, "Length": 54, "Cover_Rate": 0.3576158940397351, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>CallLowering", "::", "<ISA_LIT>CallLowering", "(", "const", "<ISA_LIT>TargetLowering", "&", "TLI", ")", ":", "CallLowering", "(", "&", "TLI", ")", "{"], "ground_truth": ["}"], "File": "RISCVCallLowering", "Func": "RISCVCallLowering", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19119, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "N", ")", ";", "bool", "isSigned", "=", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "unsigned", "IntrinsicOpcode", "=", "isSigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "FixConv", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "NumLanes", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DAG", ".", "getConstant", "(", "IntrinsicOpcode", ",", "dl", ",", "<STR_LIT>", ")", ",", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "C", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "if", "(", "IntBits", "<", "FloatBits", ")", "FixConv", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "FixConv", ")", ";"], "ground_truth": ["return", "FixConv", ";"], "File": "ARMISelLowering (2)2", "Func": "PerformVCVTCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19120, "Length": 104, "Cover_Rate": 0.30057803468208094, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "return", ";", "}", "if", "(", "code", "==", "'y'", "&&", "STACK_TOP_P", "(", "x", ")", ")", "{", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "return", ";", "}", "if", "(", "code", "==", "'w'", ")", "msize", "=", "<NUM_LIT>", ";", "else", "if", "(", "code", "==", "'b'", ")", "msize", "=", "<NUM_LIT>", ";", "else", "if", "(", "code", "==", "'k'", ")", "msize", "=", "<NUM_LIT>", ";", "else", "if", "(", "code", "==", "'q'", ")", "msize", "=", "<NUM_LIT>", ";", "else", "if", "(", "code", "==", "'h'", ")", "msize", "=", "<NUM_LIT>", ";", "else", "if", "(", "code", "==", "'x'", ")", "msize", "=", "<NUM_LIT>", ";", "else", "if", "(", "code", "==", "'t'", ")", "msize", "=", "<NUM_LIT>", ";", "else", "if", "(", "code", "==", "'g'", ")", "msize", "=", "<NUM_LIT>", ";", "else", "msize", "=", "GET_MODE_SIZE", "(", "GET_MODE", "(", "x", ")", ")", ";", "regno", "=", "REGNO", "(", "x", ")", ";", "if", "(", "regno", "==", "ARG_POINTER_REGNUM", "||", "regno", "==", "FRAME_POINTER_REGNUM", "||", "regno", "==", "FPSR_REG", ")", "{", "output_operand_lossage", "(", "<STR_LIT>", ",", "reg_names", "[", "regno", "]", ")", ";", "return", ";", "}", "else", "if", "(", "regno", "==", "FLAGS_REG", ")", "{", "output_operand_lossage", "(", "<STR_LIT>", ")", ";", "return", ";", "}", "if", "(", "code", "==", "'V'", ")", "{", "if", "(", "GENERAL_REGNO_P", "(", "regno", ")", ")", "msize", "=", "GET_MODE_SIZE", "(", "word_mode", ")", ";", "else", "error", "(", "<STR_LIT>", ")", ";", "}", "duplicated", "=", "code", "==", "'d'", "&&", "TARGET_AVX", ";", "switch", "(", "msize", ")", "{", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "if", "(", "GENERAL_REGNO_P", "(", "regno", ")", "&&", "msize", ">", "GET_MODE_SIZE", "(", "word_mode", ")", ")", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "if", "(", "LEGACY_INT_REGNO_P", "(", "regno", ")", ")", "putc", "(", "msize", ">", "<NUM_LIT>", "&&", "TARGET_64BIT", "?", "'r'", ":", "'e'", ",", "file", ")", ";", "case", "<NUM_LIT>", ":", "normal", ":", "reg", "=", "hi_reg_name", "[", "regno", "]", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "regno", ">=", "ARRAY_SIZE", "(", "qi_reg_name", ")", ")", "goto", "normal", ";", "if", "(", "!", "ANY_QI_REGNO_P", "(", "regno", ")", ")", "error", "(", "<STR_LIT>", ")", ";", "reg", "=", "qi_reg_name", "[", "regno", "]", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "regno", ">=", "ARRAY_SIZE", "(", "qi_high_reg_name", ")", ")", "goto", "normal", ";", "reg", "=", "qi_high_reg_name", "[", "regno", "]", ";", "break", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "if", "(", "SSE_REGNO_P", "(", "regno", ")", ")", "{", "gcc_assert", "(", "!", "duplicated", ")", ";", "putc", "(", "msize", "==", "<NUM_LIT>", "?", "'y'", ":", "'z'", ",", "file", ")", ";", "reg", "=", "hi_reg_name", "[", "regno", "]", "+", "<NUM_LIT>", ";", "break", ";", "}", "goto", "normal", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}"], "ground_truth": ["fputs", "(", "reg", ",", "file", ")", ";"], "File": "i386", "Func": "print_reg", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19121, "Length": 414, "Cover_Rate": 0.7064846416382252, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getCalleeSavedFrameSize", "(", ")", "{", "return", "CalleeSavedFrameSize", ";"], "ground_truth": ["}"], "File": "AAPMachineFunctionInfo", "Func": "getCalleeSavedFrameSize", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19122, "Length": 9, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>AddMissingPrototypes", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>LowerGlobalDtors", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>FixFunctionBitcasts", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "create<ISA_LIT>OptimizeReturned", "(", ")", ")", ";", "checkSanityForEHAndSjLj", "(", "TM", ")", ";", "if", "(", "!", "WasmEnableEmEH", "&&", "!", "WasmEnableEH", ")", "{", "addPass", "(", "createLowerInvokePass", "(", ")", ")", ";", "addPass", "(", "createUnreachableBlockEliminationPass", "(", ")", ")", ";", "}", "if", "(", "WasmEnableEmEH", "||", "WasmEnableEmSjLj", "||", "WasmEnableSjLj", ")", "addPass", "(", "create<ISA_LIT>LowerEmscriptenEHSjLj", "(", ")", ")", ";", "addPass", "(", "createIndirectBrExpandPass", "(", ")", ")", ";", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyTargetMachine23", "Func": "addIRPasses", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19123, "Length": 96, "Cover_Rate": 0.7868852459016393, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "&", "Op1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "MemVT", "=", "SN", "->", "getMemoryVT", "(", ")", ";", "if", "(", "MemVT", ".", "isInteger", "(", ")", ")", "{", "if", "(", "SDValue", "Value", "=", "combineTruncateExtract", "(", "SDLoc", "(", "N", ")", ",", "MemVT", ",", "SN", "->", "getValue", "(", ")", ",", "DCI", ")", ")", "{", "DCI", ".", "AddToWorklist", "(", "Value", ".", "getNode", "(", ")", ")", ";", "return", "DAG", ".", "getTruncStore", "(", "SN", "->", "getChain", "(", ")", ",", "SDLoc", "(", "SN", ")", ",", "Value", ",", "SN", "->", "getBasePtr", "(", ")", ",", "SN", "->", "getMemoryVT", "(", ")", ",", "SN", "->", "getMemOperand", "(", ")", ")", ";", "}", "}", "if", "(", "!", "SN", "->", "isVolatile", "(", ")", "&&", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Op1", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", "&&", "(", "Op1", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "||", "Op1", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "||", "Op1", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", ")", "{", "SDValue", "BSwapOp", "=", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "BSwapOp", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "BSwapOp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ",", "BSwapOp", ")", ";", "SDValue", "Ops", "[", "]", "=", "{"], "ground_truth": ["N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "BSwapOp", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getValueType", "(", "Op1", ".", "getValueType", "(", ")", ")", "}", ";"], "File": "SystemZISelLowering104", "Func": "combineSTORE", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19124, "Length": 229, "Cover_Rate": 0.7178683385579937, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MachineFunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "IsKernel", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "PTXMachineFunctionInfo2", "Func": "PTXMachineFunctionInfo", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19125, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "GCNScheduleDAGMILive", "::", "collectRematerializableInstructions", "(", "unsigned", "HighRPIdx", ")", "{", "const", "<ISA_LIT>RegisterInfo", "*", "SRI", "=", "static_cast", "<", "const", "<ISA_LIT>RegisterInfo", "*", ">", "(", "TRI", ")", ";", "const", "GCNRPTracker", "::", "LiveRegSet", "&", "HighRPLiveIns", "=", "LiveIns", "[", "HighRPIdx", "]", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "MRI", ".", "getNumVirtRegs", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Register", "Reg", "=", "Register", "::", "index2VirtReg", "(", "I", ")", ";", "if", "(", "!", "LIS", "->", "hasInterval", "(", "Reg", ")", ")", "continue", ";", "if", "(", "!", "SRI", "->", "isVGPRClass", "(", "MRI", ".", "getRegClass", "(", "Reg", ")", ")", "||", "!", "MRI", ".", "hasOneDef", "(", "Reg", ")", "||", "!", "MRI", ".", "hasOneUse", "(", "Reg", ")", ")", "continue", ";", "if", "(", "HighRPLiveIns", ".", "find", "(", "Reg", ")", "==", "HighRPLiveIns", ".", "end", "(", ")", ")", "continue", ";", "MachineInstr", "*", "Def", "=", "MRI", ".", "getOneDef", "(", "Reg", ")", "->", "getParent", "(", ")", ";", "if", "(", "!", "Def", "||", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", "!=", "<NUM_LIT>", "||", "!", "isTriviallyReMaterializable", "(", "*", "Def", ",", "AA", ")", ")", "continue", ";", "MachineInstr", "*", "UseI", "=", "&", "*", "MRI", ".", "use_instr_begin", "(", "Reg", ")", ";", "if", "(", "Def", "->", "getParent", "(", ")", "==", "UseI", "->", "getParent", "(", ")", ")", "continue", ";", "RematerializableInsts", ".", "push_back", "(", "std", "::", "make_pair", "(", "Def", ",", "UseI", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "GCNSchedStrategy8", "Func": "collectRematerializableInstructions", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19126, "Length": 220, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "D11", ":", "case", "D10", ":", "case", "D9", ":", "case", "D8", ":", "return", "true", ";"], "ground_truth": ["default", ":"], "File": "ARMBaseRegisterInfo", "Func": "isARMArea3Register", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19127, "Length": 17, "Cover_Rate": 0.3090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "MipsISelDAGToDAG (2)", "Func": "selectVSplatUimm3", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19128, "Length": 8, "Cover_Rate": 0.34782608695652173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "canUseRedZone", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "!", "EnableRedZone", ")", "return", "false", ";", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "Attribute", "::", "NoRedZone", ")", ")", "return", "false", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "unsigned", "NumBytes", "=", "AFI", "->", "getLocalStackSize", "(", ")", ";", "return", "!", "(", "MFI", ".", "hasCalls", "(", ")", "||", "hasFP", "(", "MF", ")", "||", "NumBytes", ">", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AArch64FrameLowering19", "Func": "canUseRedZone", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19129, "Length": 92, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "<ISA_LIT>MCCodeEmitter", "::", "getBranchTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";"], "ground_truth": ["if", "(", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImm", "(", ")", ")", "return", "getMachineOpValue", "(", "MI", ",", "MO", ",", "Fixups", ",", "STI", ")", ";"], "File": "VEMCCodeEmitter2", "Func": "getBranchTargetOpValue", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19130, "Length": 65, "Cover_Rate": 0.6914893617021277, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_add_sh", "(", "__m128h", "__A", ",", "__m128h", "__B", ")", "{", "__A", "[", "<NUM_LIT>", "]", "+=", "__B", "[", "<NUM_LIT>", "]", ";"], "ground_truth": ["return", "__A", ";"], "File": "avx512fp16intrin", "Func": "_mm_add_sh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19131, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "create<ISA_LIT>ExpandSSRPass", "(", ")", "{", "return", "new", "<ISA_LIT>ExpandSSR", "(", ")", ";"], "ground_truth": ["}"], "File": "RISCVExpandSSRInsts", "Func": "createRISCVExpandSSRPass", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19132, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "dest", "=", "SET_DEST", "(", "pat", ")", ";", "src", "=", "SET_SRC", "(", "pat", ")", ";", "}", "callee", "=", "XEXP", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "SIBLING_CALL_P", "(", "insn", ")", ")", "{", "if", "(", "REG_P", "(", "callee", ")", ")", "newpat", "=", "gen_indirect_sibcall_shadow", "(", ")", ";", "else", "newpat", "=", "gen_sibcall_shadow", "(", "callee", ")", ";", "pat", "=", "gen_real_jump", "(", "callee", ")", ";", "}", "else", "if", "(", "dest", "!=", "NULL_RTX", ")", "{", "if", "(", "REG_P", "(", "callee", ")", ")", "newpat", "=", "gen_indirect_call_value_shadow", "(", "dest", ")", ";", "else", "newpat", "=", "gen_call_value_shadow", "(", "dest", ",", "callee", ")", ";", "pat", "=", "gen_real_call", "(", "callee", ")", ";", "}", "else", "{", "if", "(", "REG_P", "(", "callee", ")", ")", "newpat", "=", "gen_indirect_call_shadow", "(", ")", ";", "else", "newpat", "=", "gen_call_shadow", "(", "callee", ")", ";", "pat", "=", "gen_real_call", "(", "callee", ")", ";", "}", "pat", "=", "duplicate_cond", "(", "pat", ",", "insn", ")", ";", "newpat", "=", "duplicate_cond", "(", "newpat", ",", "insn", ")", ";", "}", "else", "{"], "ground_truth": ["rtx", "src", ",", "op", ";"], "File": "c6x", "Func": "split_delayed_branch", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 19133, "Length": 163, "Cover_Rate": 0.3286290322580645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", ";", "}", "else", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "enum", "rtx_code", "new_code", "=", "code", ";", "machine_mode", "cmp0_mode", "=", "GET_MODE", "(", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ")", ";", "machine_mode", "cmp1_mode", "=", "GET_MODE", "(", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ")", ";", "rtx", "cmp_op0", "=", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "rtx", "cmp_op1", "=", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "rtx", "tmp", ";", "int", "reverse", "=", "<NUM_LIT>", ";", "switch", "(", "code", ")", "{", "case", "GT", ":", "case", "GE", ":", "tmp", "=", "cmp_op0", ";", "cmp_op0", "=", "cmp_op1", ";", "cmp_op1", "=", "tmp", ";", "new_code", "=", "swap_condition", "(", "new_code", ")", ";"], "ground_truth": ["break", ";"], "File": "nds32-md-auxiliary", "Func": "nds32_expand_float_movcc", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19134, "Length": 121, "Cover_Rate": 0.3201058201058201, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ExtractedVecT", "==", "VecT", ")", "return", "Op", ";", "const", "SDNode", "*", "Index", "=", "Extract", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Index", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "IndexVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "Index", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "Scale", "=", "ExtractedVecT", ".", "getVectorNumElements", "(", ")", "/", "VecT", ".", "getVectorNumElements", "(", ")", ";", "assert", "(", "Scale", ">", "<NUM_LIT>", ")", ";", "SDValue", "NewIndex", "=", "DAG", ".", "getConstant", "(", "IndexVal", "*", "Scale", ",", "DL", ",", "Index", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "NewExtract", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Extract", ".", "getValueType", "(", ")", ",", "DAG", ".", "getBitcast", "(", "ExtractedVecT", ",", "Extract", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "NewIndex", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Op", ".", "getValueType", "(", ")", ",", "NewExtract", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyISelLowering15", "Func": "LowerSIGN_EXTEND_INREG", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19135, "Length": 159, "Cover_Rate": 0.5096153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Addr", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "addOperand", "(", "Addr", "[", "i", "]", ")", ";"], "ground_truth": ["MIB", ".", "addReg", "(", "SrcReg", ",", "false", ",", "false", ",", "isKill", ")", ";"], "File": "X86InstrInfo101", "Func": "storeRegToAddr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19136, "Length": 45, "Cover_Rate": 0.3125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerShifts", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{"], "ground_truth": ["}"], "File": "mprocISelLowering", "Func": "LowerShifts", "Target": "mproc", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19137, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "static", "<STR_LIT>", "stringTo<ISA_LIT>ICondCode", "(", "StringRef", "S", ")", "{"], "ground_truth": ["return", "StringSwitch", "<", "<STR_LIT>", ">", "(", "S", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "<STR_LIT>", ")", ";"], "File": "VE1", "Func": "stringToVEICondCode", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19138, "Length": 86, "Cover_Rate": 0.7747747747747747, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "auto", "*", "IVTy", "=", "cast", "<", "VectorType", ">", "(", "II", ".", "getType", "(", ")", ")", ";", "while", "(", "Cursor", ")", "{", "const", "auto", "*", "CursorVTy", "=", "cast", "<", "VectorType", ">", "(", "Cursor", "->", "getType", "(", ")", ")", ";", "if", "(", "CursorVTy", "->", "getElementCount", "(", ")", ".", "getKnownMinValue", "(", ")", "<", "IVTy", "->", "getElementCount", "(", ")", ".", "getKnownMinValue", "(", ")", ")", "break", ";"], "ground_truth": ["if", "(", "Cursor", "->", "getType", "(", ")", "==", "IVTy", ")", "EarliestReplacement", "=", "Cursor", ";"], "File": "AArch64TargetTransformInfo", "Func": "instCombineConvertFromSVBool", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19139, "Length": 77, "Cover_Rate": 0.3407079646017699, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "G", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "Wrapper", ",", "dl", ",", "PtrVT", ",", "G", ")", ";"], "ground_truth": ["if", "(", "Subtarget", "->", "GVIsIndirectSymbol", "(", "GV", ",", "RelocM", ")", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "File": "ARMISelLowering121", "Func": "LowerGlobalAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19140, "Length": 78, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "ParseDirective", "(", "llvm", "::", "AsmToken", "DirectiveID", ")", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "AVRAsmParser1", "Func": "ParseDirective", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19141, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "ok", "=", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "REG_P", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", "&&", "(", "INTVAL", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "<=", "MAX_LD_OFFSET", "(", "GET_MODE", "(", "x", ")", ")", ")", ")", "{"], "ground_truth": ["rtx", "xx", "=", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";"], "File": "avr4", "Func": "extra_constraint_Q", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 19142, "Length": 92, "Cover_Rate": 0.5935483870967742, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "autopref_multipass_dfa_lookahead_guard", "(", "insn", ",", "ready_index", ")", ";"], "ground_truth": ["}"], "File": "aarch64", "Func": "aarch64_first_cycle_multipass_dfa_lookahead_guard", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19143, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetMachine", "::", "addInstSelector", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{"], "ground_truth": ["PM", ".", "add", "(", "create<ISA_LIT>ISelDag", "(", "*", "this", ")", ")", ";"], "File": "SparcTargetMachine", "Func": "addInstSelector", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19144, "Length": 26, "Cover_Rate": 0.8666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "const", "MCExpr", "*", "IdVal", ";", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "return", "matchCPURegisterName", "(", "Parser", ".", "getLexer", "(", ")", ".", "peekTok", "(", ")", ".", "getString", "(", ")", ")", "==", "-", "<NUM_LIT>", "?", "MatchOperand_ParseFail", ":", "MatchOperand_NoMatch", ";", "}", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "IdVal", ")", ")", "return", "MatchOperand_ParseFail", ";", "const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "IdVal", ")", ";", "if", "(", "!", "MCE", ")", "return", "MatchOperand_NoMatch", ";", "int64_t", "Val", "=", "MCE", "->", "getValue", "(", ")", ";", "SMLoc", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["Operands", ".", "push_back", "(", "<STR_LIT>", "(", "MCConstantExpr", "::", "create", "(", "<NUM_LIT>", "-", "Val", ",", "getContext", "(", ")", ")", ",", "S", ",", "E", ",", "*", "this", ")", ")", ";"], "File": "MipsAsmParser (2)4", "Func": "parseInvNum", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19145, "Length": 164, "Cover_Rate": 0.9111111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "for", "(", "i", "=", "R_LR", "(", "<NUM_LIT>", ")", ";", "i", ">=", "R_LR", "(", "<NUM_LIT>", ")", ";", "i", "--", ")", "if", "(", "regs_ever_live", "[", "i", "]", ")", "break", ";", "a29k_regstack_size", "=", "i", "-", "(", "R_LR", "(", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ";", "if", "(", "a29k_makes_calls", "&&", "a29k_regstack_size", "<", "<NUM_LIT>", ")", "a29k_regstack_size", "=", "<NUM_LIT>", ";"], "ground_truth": ["a29k_regstack_size", "+=", "frame_pointer_needed", ";"], "File": "a29k", "Func": "compute_regstack_size", "Target": "a29k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 19146, "Length": 58, "Cover_Rate": 0.3790849673202614, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Reg", "=", "GPRDecoderTable", "[", "RegNo", "+", "<NUM_LIT>", "]", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";"], "File": "RISCVDisassembler", "Func": "DecodeGPRCRegisterClass", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19147, "Length": 33, "Cover_Rate": 0.559322033898305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "r0", "=", "*", "CONST_DOUBLE_REAL_VALUE", "(", "operand", ")", ";", "if", "(", "exact_real_inverse", "(", "DFmode", ",", "&", "r0", ")", "&&", "!", "REAL_VALUE_NEGATIVE", "(", "r0", ")", ")", "{", "if", "(", "exact_real_truncate", "(", "DFmode", ",", "&", "r0", ")", ")", "{", "HOST_WIDE_INT", "value", "=", "real_to_integer", "(", "&", "r0", ")", ";", "value", "=", "value", "&", "<NUM_LIT>", ";", "if", "(", "(", "value", "!=", "<NUM_LIT>", ")", "&&", "(", "(", "value", "&", "(", "value", "-", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", ")", ")", "return", "int_log2", "(", "value", ")", ";", "}", "}", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "arm5", "Func": "vfp3_const_double_for_fract_bits", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19148, "Length": 85, "Cover_Rate": 0.8018867924528302, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "mips_split_const", "(", "src", ",", "&", "base", ",", "&", "offset", ")", ";", "if", "(", "!", "TARGET_MIPS16", "&&", "offset", "!=", "<NUM_LIT>", "&&", "(", "!", "no_new_pseudos", "||", "SMALL_OPERAND", "(", "offset", ")", ")", ")", "{", "base", "=", "mips_force_temporary", "(", "dest", ",", "base", ")", ";", "emit_move_insn", "(", "dest", ",", "mips_add_offset", "(", "<NUM_LIT>", ",", "base", ",", "offset", ")", ")", ";", "return", ";", "}", "src", "=", "force_const_mem", "(", "mode", ",", "src", ")", ";", "if", "(", "!", "memory_operand", "(", "src", ",", "VOIDmode", ")", ")", "src", "=", "replace_equiv_address", "(", "src", ",", "mips_split_symbol", "(", "dest", ",", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", ")", ";", "emit_move_insn", "(", "dest", ",", "src", ")", ";"], "ground_truth": ["}"], "File": "mips3", "Func": "mips_legitimize_const_move", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19149, "Length": 103, "Cover_Rate": 0.49282296650717705, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "pic_helper_symbol", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "pic_helper_symbol_name", ")", ";", "global_offset_table", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "!", "delay_pic_helper", "&&", "!", "pic_helper_emitted_p", ")", "emit_pic_helper", "(", ")", ";", "flag_pic", "=", "<NUM_LIT>", ";", "if", "(", "TARGET_ARCH64", ")", "emit_insn", "(", "gen_load_pcrel_symdi", "(", "pic_offset_table_rtx", ",", "global_offset_table", ",", "pic_helper_symbol", ")", ")", ";", "else", "emit_insn", "(", "gen_load_pcrel_symsi", "(", "pic_offset_table_rtx", ",", "global_offset_table", ",", "pic_helper_symbol", ")", ")", ";"], "ground_truth": ["flag_pic", "=", "orig_flag_pic", ";"], "File": "sparc3", "Func": "load_pic_register", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19150, "Length": 68, "Cover_Rate": 0.6181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "MachineInstr", "*", "foldMemoryOperandImpl", "(", "MachineFunction", "&", "MF", ",", "MachineInstr", "*", "MI", ",", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "Ops", ",", "MachineInstr", "*", "LoadMI", ")", "const", "{"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "SparcInstrInfo18", "Func": "foldMemoryOperandImpl", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19151, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "getTagSymNode", "(", "int", "Tag", ",", "SelectionDAG", "*", "DAG", ")", "{", "assert", "(", "Tag", "==", "<STR_LIT>", ")", ";", "auto", "&", "MF", "=", "DAG", "->", "getMachineFunction", "(", ")", ";", "const", "auto", "&", "TLI", "=", "DAG", "->", "getTargetLoweringInfo", "(", ")", ";", "MVT", "PtrVT", "=", "TLI", ".", "getPointerTy", "(", "DAG", "->", "getDataLayout", "(", ")", ")", ";"], "ground_truth": ["const", "char", "*", "SymName", "=", "MF", ".", "createExternalSymbolName", "(", "<STR_LIT>", ")", ";"], "File": "WebAssemblyISelDAGToDAG14", "Func": "getTagSymNode", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19152, "Length": 66, "Cover_Rate": 0.8354430379746836, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "enum", "riscv_symbol_type", "riscv_classify_symbol", "(", "const_rtx", "x", ")", "{"], "ground_truth": ["if", "(", "riscv_tls_symbol_p", "(", "x", ")", ")", "return", "SYMBOL_TLS", ";"], "File": "riscv", "Func": "riscv_classify_symbol", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19153, "Length": 19, "Cover_Rate": 0.3877551020408163, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "fp_reg_size", "=", "<NUM_LIT>", ";", "if", "(", "bitmap_bit_p", "(", "components", ",", "<NUM_LIT>", ")", ")", "{", "rtx", "lr", "=", "gen_rtx_REG", "(", "reg_mode", ",", "LR_REGNO", ")", ";", "rtx", "reg", "=", "gen_rtx_REG", "(", "reg_mode", ",", "<NUM_LIT>", ")", ";", "rtx_insn", "*", "insn", "=", "emit_move_insn", "(", "reg", ",", "lr", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "add_reg_note", "(", "insn", ",", "REG_CFA_REGISTER", ",", "gen_rtx_SET", "(", "reg", ",", "lr", ")", ")", ";", "int", "offset", "=", "info", "->", "lr_save_offset", ";", "if", "(", "info", "->", "push_p", ")", "offset", "+=", "info", "->", "total_size", ";", "insn", "=", "emit_insn", "(", "gen_frame_store", "(", "reg", ",", "ptr_reg", ",", "offset", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "rtx", "mem", "=", "copy_rtx", "(", "SET_DEST", "(", "single_set", "(", "insn", ")", ")", ")", ";", "add_reg_note", "(", "insn", ",", "REG_CFA_OFFSET", ",", "gen_rtx_SET", "(", "mem", ",", "lr", ")", ")", ";"], "ground_truth": ["}"], "File": "rs60008", "Func": "rs6000_emit_prologue_components", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19154, "Length": 136, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MemOpChains2", ".", "empty", "(", ")", ")", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "MemOpChains2", ")", ";", "Chain", "=", "EmitTailCallStoreFPAndRetAddr", "(", "DAG", ",", "MF", ",", "Chain", ",", "LROp", ",", "FPOp", ",", "SPDiff", ",", "is<ISA_LIT>64", ",", "isDarwinABI", ",", "dl", ")", ";", "Chain", "=", "DAG", ".", "getCALLSEQ_END", "(", "Chain", ",", "DAG", ".", "getIntPtrConstant", "(", "NumBytes", ",", "true", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "true", ")", ",", "InFlag", ",", "dl", ")", ";"], "ground_truth": ["InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "File": "PPCISelLowering120", "Func": "PrepareTailCall", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19155, "Length": 87, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_sqrdmlsh_lanev8hi", "(", "__a", ",", "__b", ",", "__c", ",", "__d", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon3_vqrdmlshq_lane_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19156, "Length": 13, "Cover_Rate": 0.4482758620689655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MI", "->", "setDesc", "(", "get", "(", "<STR_LIT>", ")", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "DstRegD", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "SrcRegD", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsUndef", "(", ")", ";", "MIB", ".", "addReg", "(", "SrcRegS", ",", "RegState", "::", "Implicit", ")", ";", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ")", "{", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsKill", "(", "false", ")", ";", "MI", "->", "addRegisterKilled", "(", "SrcRegS", ",", "TRI", ",", "true", ")", ";", "}"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MI", ")", ";"], "File": "ARMBaseInstrInfo34", "Func": "expandPostRAPseudo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19157, "Length": 111, "Cover_Rate": 0.3255131964809384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask16", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_cmpge_epu16_mask", "(", "__mmask16", "__M", ",", "__m256i", "__X", ",", "__m256i", "__Y", ")", "{"], "ground_truth": ["return", "(", "__mmask16", ")", "__builtin_ia32_ucmpw256_mask", "(", "(", "__v16hi", ")", "__X", ",", "(", "__v16hi", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask16", ")", "__M", ")", ";"], "File": "avx512vlbwintrin", "Func": "_mm256_mask_cmpge_epu16_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19158, "Length": 49, "Cover_Rate": 0.98, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int32x2_t", ")", "__builtin_neon_vrshlsv2si", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vrshl_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19159, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NoAutoPaddingScope", "NoPadScope", "(", "*", "OutStreamer", ")", ";", "auto", "CurSled", "=", "OutContext", ".", "createTempSymbol", "(", "<STR_LIT>", ",", "true", ")", ";", "OutStreamer", "->", "emitCodeAlignment", "(", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "emitLabel", "(", "CurSled", ")", ";", "auto", "Target", "=", "OutContext", ".", "createTempSymbol", "(", ")", ";", "OutStreamer", "->", "emitBytes", "(", "<STR_LIT>", ")", ";", "EmitNops", "(", "*", "OutStreamer", ",", "<NUM_LIT>", ",", "Subtarget", "->", "is64Bit", "(", ")", ",", "getSubtargetInfo", "(", ")", ")", ";", "OutStreamer", "->", "emitLabel", "(", "Target", ")", ";", "recordSled", "(", "CurSled", ",", "MI", ",", "SledKind", "::", "TAIL_CALL", ")", ";", "unsigned", "OpCode", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["OpCode", "=", "convertTailJumpOpcode", "(", "OpCode", ")", ";"], "File": "X86MCInstLower20", "Func": "LowerPATCHABLE_TAIL_CALL", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19160, "Length": 106, "Cover_Rate": 0.5326633165829145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "TSInfo", ";"], "ground_truth": ["}"], "File": "TeeRISCTargetMachine", "Func": "getSelectionDAGInfo", "Target": "TeeRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19161, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineIRBuilder", "B", "(", "MI", ")", ";", "MachineFunction", "*", "MF", "=", "MI", ".", "getMF", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "OpdMapper", ".", "getMRI", "(", ")", ";", "InstManager", "NewInstrObserver", "(", "NewInstrs", ")", ";", "GISelObserverWrapper", "WrapperObserver", "(", "&", "NewInstrObserver", ")", ";", "LegalizerHelper", "Helper", "(", "*", "MF", ",", "WrapperObserver", ",", "B", ")", ";", "LegalizationArtifactCombiner", "ArtCombiner", "(", "B", ",", "MF", "->", "getRegInfo", "(", ")", ",", "*", "MF", "->", "getSubtarget", "(", ")", ".", "getLegalizerInfo", "(", ")", ")", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "TargetOpcode", "::", "G_LOAD", ":", "case", "TargetOpcode", "::", "G_STORE", ":", "case", "TargetOpcode", "::", "G_PHI", ":", "case", "TargetOpcode", "::", "G_SELECT", ":", "{", "Helper", ".", "narrowScalar", "(", "MI", ",", "<NUM_LIT>", ",", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", ";", "while", "(", "!", "NewInstrs", ".", "empty", "(", ")", ")", "{", "MachineInstr", "*", "NewMI", "=", "NewInstrs", ".", "pop_back_val", "(", ")", ";", "if", "(", "NewMI", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_UNMERGE_VALUES", ")", "{", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "DeadInstrs", ";", "ArtCombiner", ".", "tryCombineMerges", "(", "*", "NewMI", ",", "DeadInstrs", ")", ";", "for", "(", "MachineInstr", "*", "DeadMI", ":", "DeadInstrs", ")", "DeadMI", "->", "eraseFromParent", "(", ")", ";", "}", "else", "if", "(", "NewMI", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_MERGE_VALUES", ")", "continue", ";", "else", "for", "(", "auto", "Op", ":", "NewMI", "->", "operands", "(", ")", ")", "{", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "assert", "(", "MRI", ".", "getType", "(", "Op", ".", "getReg", "(", ")", ")", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MRI", ".", "setRegBank", "(", "Op", ".", "getReg", "(", ")", ",", "getRegBank", "(", "<STR_LIT>", ")", ")", ";", "}", "}", "}", "return", ";", "}", "case", "TargetOpcode", "::", "G_UNMERGE_VALUES", ":", "{", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "DeadInstrs", ";", "ArtCombiner", ".", "tryCombineMerges", "(", "MI", ",", "DeadInstrs", ")", ";"], "ground_truth": ["for", "(", "MachineInstr", "*", "DeadMI", ":", "DeadInstrs", ")", "DeadMI", "->", "eraseFromParent", "(", ")", ";"], "File": "MipsRegisterBankInfo2", "Func": "applyMappingImpl", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19162, "Length": 305, "Cover_Rate": 0.8789625360230547, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstPrinter", "(", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ")", ":", "MCInstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", "{"], "ground_truth": ["}"], "File": "DLXInstPrinter", "Func": "DLXInstPrinter", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19163, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", ")", "{", "emitRRI", "(", "Opcode", ",", "SrcReg", ",", "BaseReg", ",", "Offset", ",", "IDLoc", ",", "STI", ")", ";", "return", ";", "}", "unsigned", "ATReg", "=", "GetATReg", "(", ")", ";", "if", "(", "!", "ATReg", ")", "return", ";"], "ground_truth": ["unsigned", "LoOffset", "=", "Offset", "&", "<NUM_LIT>", ";"], "File": "MipsTargetStreamer23", "Func": "emitStoreWithImmOffset", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19164, "Length": 50, "Cover_Rate": 0.30864197530864196, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vqshrnbq_n_sv8hi", "(", "__a", ",", "__b", ",", "__imm", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vqshrnbq_n_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19165, "Length": 11, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "caller_opts", "=", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "caller", ")", ";", "struct", "cl_target_option", "*", "callee_ptr", ",", "*", "caller_ptr", ";", "unsigned", "int", "i", ";", "if", "(", "!", "callee_opts", ")", "callee_opts", "=", "target_option_default_node", ";", "if", "(", "!", "caller_opts", ")", "caller_opts", "=", "target_option_default_node", ";"], "ground_truth": ["if", "(", "callee_opts", "==", "caller_opts", ")", "return", "true", ";"], "File": "nios2", "Func": "nios2_can_inline_p", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 19166, "Length": 47, "Cover_Rate": 0.35877862595419846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fcfg", ".", "printNode", "(", "*", "(", "*", "I", ")", "->", "ipdom", ")", "<<", "<STR_LIT>", ";", "for", "(", "Node", "::", "child_iterator", "SI", "=", "(", "*", "I", ")", "->", "succs_begin", "(", ")", ",", "SE", "=", "(", "*", "I", ")", "->", "succs_end", "(", ")", ";", "SI", "!=", "SE", ";", "++", "SI", ")", "{"], "ground_truth": ["fcfg", ".", "printNode", "(", "*", "*", "SI", ")", "<<", "<STR_LIT>", ";"], "File": "SPScope1", "Func": "dumpfcfg", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 19167, "Length": 61, "Cover_Rate": 0.41496598639455784, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "AMDGPUInstrInfo", "::", "expandPostRAPseudo", "(", "MI", ")", ";", "case", "AMDGPU", "::", "<ISA_LIT>_SPILL_S512_SAVE", ":", "case", "AMDGPU", "::", "<ISA_LIT>_SPILL_S256_SAVE", ":", "case", "AMDGPU", "::", "<ISA_LIT>_SPILL_S128_SAVE", ":", "case", "AMDGPU", "::", "<ISA_LIT>_SPILL_S64_SAVE", ":", "{", "unsigned", "NumSubRegs", "=", "getNumSubRegsForSpillOp", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "unsigned", "FrameIndex", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NumSubRegs", ";", "i", "<", "e", ";", "++", "i", ")", "{", "<ISA_LIT>MachineFunctionInfo", "::", "SpilledReg", "Spill", ";", "unsigned", "SubReg", "=", "RI", ".", "getPhysRegSubReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "&", "AMDGPU", "::", "SGPR_32RegClass", ",", "i", ")", ";", "Spill", "=", "MFI", "->", "SpillTracker", ".", "getSpilledReg", "(", "FrameIndex", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "AMDGPU", "::", "V_WRITELANE_B32", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "SubReg", ")", ".", "addImm", "(", "Spill", ".", "Lane", "+", "i", ")", ";", "}", "MI", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "AMDGPU", "::", "<ISA_LIT>_SPILL_S512_RESTORE", ":", "case", "AMDGPU", "::", "<ISA_LIT>_SPILL_S256_RESTORE", ":", "case", "AMDGPU", "::", "<ISA_LIT>_SPILL_S128_RESTORE", ":", "case", "AMDGPU", "::", "<ISA_LIT>_SPILL_S64_RESTORE", ":", "{", "unsigned", "NumSubRegs", "=", "getNumSubRegsForSpillOp", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NumSubRegs", ";", "i", "<", "e", ";", "++", "i", ")", "{", "<ISA_LIT>MachineFunctionInfo", "::", "SpilledReg", "Spill", ";", "unsigned", "FrameIndex", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "SubReg", "=", "RI", ".", "getPhysRegSubReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "&", "AMDGPU", "::", "SGPR_32RegClass", ",", "i", ")", ";", "Spill", "=", "MFI", "->", "SpillTracker", ".", "getSpilledReg", "(", "FrameIndex", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "AMDGPU", "::", "V_READLANE_B32", ")", ",", "SubReg", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "Spill", ".", "Lane", "+", "i", ")", ";", "}", "MI", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "SIInstrInfo65", "Func": "expandPostRAPseudo", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19168, "Length": 380, "Cover_Rate": 0.9595959595959596, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "CC", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "COND_EQ", ":", "return", "<STR_LIT>", ";", "case", "COND_NE", ":", "return", "<STR_LIT>", ";", "case", "COND_GT", ":", "return", "<STR_LIT>", ";", "case", "COND_GE", ":", "return", "<STR_LIT>", ";", "case", "COND_LT", ":", "return", "<STR_LIT>", ";", "case", "COND_LE", ":", "return", "<STR_LIT>", ";", "}"], "ground_truth": ["}"], "File": "MBlazeInstrInfo1", "Func": "GetCondBranchFromCond", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19169, "Length": 50, "Cover_Rate": 0.704225352112676, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "getRAIndex", "(", ")", "const", "{"], "ground_truth": ["return", "ReturnAddrIndex", ";"], "File": "XNCMMachineFunctionInfo", "Func": "getRAIndex", "Target": "XNCM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19170, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "SelectDFormAddr", "(", "SDValue", "Op", ",", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Index", ")", "{"], "ground_truth": ["return", "DFormAddressPredicate", "(", "Op", ",", "N", ",", "Base", ",", "Index", ",", "<ISA_LIT>FrameInfo", "::", "minFrameOffset", "(", ")", ",", "<ISA_LIT>FrameInfo", "::", "maxFrameOffset", "(", ")", ")", ";"], "File": "SPUISelDAGToDAG3", "Func": "SelectDFormAddr", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19171, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_cvtepu64_ps", "(", "__m128", "__W", ",", "__mmask8", "__U", ",", "__m256i", "__A", ")", "{", "return", "(", "__m128", ")", "__builtin_ia32_cvtuqq2ps256_mask", "(", "(", "__v4di", ")", "__A", ",", "(", "__v4sf", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vldqintrin", "Func": "_mm256_mask_cvtepu64_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19172, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "const", "fltSemantics", "&", "Sem", "=", "APFloat", "::", "IEEEsingle", ";", "CV", ".", "push_back", "(", "ConstantFP", "::", "get", "(", "*", "Context", ",", "APFloat", "(", "Sem", ",", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", ")", ")", ";", "CV", ".", "push_back", "(", "ConstantFP", "::", "get", "(", "*", "Context", ",", "APFloat", "(", "Sem", ",", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ")", ";", "CV", ".", "push_back", "(", "ConstantFP", "::", "get", "(", "*", "Context", ",", "APFloat", "(", "Sem", ",", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ")", ";", "CV", ".", "push_back", "(", "ConstantFP", "::", "get", "(", "*", "Context", ",", "APFloat", "(", "Sem", ",", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ")", ";", "}", "Constant", "*", "C", "=", "ConstantVector", "::", "get", "(", "CV", ")", ";", "SDValue", "CPIdx", "=", "DAG", ".", "getConstantPool", "(", "C", ",", "getPointerTy", "(", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "Mask1", "=", "DAG", ".", "getLoad", "(", "SrcVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPIdx", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "SignBit", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "SrcVT", ",", "Op1", ",", "Mask1", ")", ";", "if", "(", "SrcVT", ".", "bitsGT", "(", "VT", ")", ")", "{", "SignBit", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SignBit", ")", ";", "SignBit", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SignBit", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SignBit", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SignBit", ")", ";", "SignBit", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SignBit", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "}", "CV", ".", "clear", "(", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "const", "fltSemantics", "&", "Sem", "=", "APFloat", "::", "IEEEdouble", ";", "CV", ".", "push_back", "(", "ConstantFP", "::", "get", "(", "*", "Context", ",", "APFloat", "(", "Sem", ",", "APInt", "(", "<NUM_LIT>", ",", "~", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", ")", ")", ")", ";", "CV", ".", "push_back", "(", "ConstantFP", "::", "get", "(", "*", "Context", ",", "APFloat", "(", "Sem", ",", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ")", ";", "}", "else", "{", "const", "fltSemantics", "&", "Sem", "=", "APFloat", "::", "IEEEsingle", ";", "CV", ".", "push_back", "(", "ConstantFP", "::", "get", "(", "*", "Context", ",", "APFloat", "(", "Sem", ",", "APInt", "(", "<NUM_LIT>", ",", "~", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", ")", ")", ")", ";", "CV", ".", "push_back", "(", "ConstantFP", "::", "get", "(", "*", "Context", ",", "APFloat", "(", "Sem", ",", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ")", ";"], "ground_truth": ["CV", ".", "push_back", "(", "ConstantFP", "::", "get", "(", "*", "Context", ",", "APFloat", "(", "Sem", ",", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ")", ";"], "File": "X86ISelLowering116", "Func": "LowerFCOPYSIGN", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19173, "Length": 450, "Cover_Rate": 0.5461165048543689, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "display_content_memory", "(", "stderr", ")", ";", "if", "(", "dump_file", ")", "{", "fprintf", "(", "dump_file", ",", "<STR_LIT>", ",", "get_content_name", "(", "get_content_index", "(", "from", ")", ",", "mode", ")", ")", ";", "fprintf", "(", "dump_file", ",", "<STR_LIT>", ",", "get_content_name", "(", "get_content_index", "(", "to", ")", ",", "mode", ")", ")", ";", "}", "}", "else", "{", "rtx", "move", "=", "mode", "==", "QImode", "?", "gen_movqi", "(", "to", ",", "from", ")", ":", "gen_movhi", "(", "to", ",", "from", ")", ";", "EM", "(", "move", ")", ";", "if", "(", "where", "==", "NULL_RTX", ")", "emit_insn", "(", "move", ")", ";", "else", "if", "(", "before", ")", "emit_insn_before", "(", "move", ",", "where", ")", ";", "else", "{", "rtx", "note", "=", "find_reg_note", "(", "where", ",", "REG_EH_REGION", ",", "NULL_RTX", ")", ";", "if", "(", "note", "!=", "NULL_RTX", ")", "{", "add_reg_note", "(", "move", ",", "REG_EH_REGION", ",", "XEXP", "(", "note", ",", "<NUM_LIT>", ")", ")", ";", "remove_note", "(", "where", ",", "note", ")", ";", "}", "emit_insn_after", "(", "move", ",", "where", ")", ";", "}"], "ground_truth": ["if", "(", "before", ")", "record_content", "(", "to", ",", "from", ")", ";"], "File": "rl78", "Func": "gen_and_emit_move", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 19174, "Length": 159, "Cover_Rate": 0.7361111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetMachine", "::", "addCodeEmitter", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ",", "JITCodeEmitter", "&", "JCE", ")", "{", "PM", ".", "add", "(", "create<ISA_LIT>JITCodeEmitterPass", "(", "*", "this", ",", "JCE", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "X86TargetMachine122", "Func": "addCodeEmitter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19175, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NodePreLegalizer", "(", ")", ":", "FunctionPass", "(", "ID", ")", ",", "FDivFunc", "(", "nullptr", ")", ",", "FRemFunc", "(", "nullptr", ")", ",", "UDivFunc", "(", "nullptr", ")", ",", "URemFunc", "(", "nullptr", ")", ",", "SDivFunc", "(", "nullptr", ")", ",", "SRemFunc", "(", "nullptr", ")", "{"], "ground_truth": ["}"], "File": "NodePreLegalizer", "Func": "NodePreLegalizer", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19176, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "EXCESS_PRECISION_TYPE_FAST", ":", "case", "EXCESS_PRECISION_TYPE_STANDARD", ":", "return", "(", "(", "TARGET_ZFH", "||", "TARGET_ZHINX", ")", "?", "FLT_EVAL_METHOD_PROMOTE_TO_FLOAT16", ":", "FLT_EVAL_METHOD_PROMOTE_TO_FLOAT", ")", ";", "case", "EXCESS_PRECISION_TYPE_IMPLICIT", ":", "case", "EXCESS_PRECISION_TYPE_FLOAT16", ":", "return", "FLT_EVAL_METHOD_PROMOTE_TO_FLOAT16", ";"], "ground_truth": ["default", ":"], "File": "riscv1", "Func": "riscv_excess_precision", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19177, "Length": 30, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MaxAlign", "=", "Align", "(", "<NUM_LIT>", ")", ";", "for", "(", "const", "Argument", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "Type", "*", "ArgTy", "=", "Arg", ".", "getType", "(", ")", ";", "const", "Align", "Alignment", "=", "DL", ".", "getABITypeAlign", "(", "ArgTy", ")", ";"], "ground_truth": ["uint64_t", "AllocSize", "=", "DL", ".", "getTypeAllocSize", "(", "ArgTy", ")", ";"], "File": "AMDGPUSubtarget29", "Func": "getExplicitKernArgSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19178, "Length": 52, "Cover_Rate": 0.37681159420289856, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "SelectAdd", "(", "N", ")", ";", "case", "<STR_LIT>", ":", "return", "SelectSHL", "(", "N", ")", ";", "case", "<STR_LIT>", ":", "return", "SelectLoad", "(", "N", ")", ";", "case", "<STR_LIT>", ":", "return", "SelectStore", "(", "N", ")", ";", "case", "<STR_LIT>", ":", "return", "SelectSelect", "(", "N", ")", ";", "case", "<STR_LIT>", ":", "return", "SelectTruncate", "(", "N", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "HexagonISelDAGToDAG19", "Func": "Select", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19179, "Length": 54, "Cover_Rate": 0.3176470588235294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vld1_dup_f16", "(", "const", "float16_t", "*", "__a", ")", "{"], "ground_truth": ["float16_t", "__f", "=", "*", "__a", ";"], "File": "arm", "Func": "neon_vld1_dup_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19180, "Length": 14, "Cover_Rate": 0.4827586206896552, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "current_frame_info", ".", "save_lr", "=", "MUST_SAVE_RETURN_ADDR", "||", "pic_reg_used", ";", "reg_size", "+=", "(", "(", "current_frame_info", ".", "save_fp", "+", "current_frame_info", ".", "save_lr", ")", "*", "UNITS_PER_WORD", ")", ";", "total_size", "+=", "reg_size", ";", "total_size", "=", "M32R_STACK_ALIGN", "(", "total_size", ")", ";", "frame_size", "=", "total_size", "-", "(", "pretend_size", "+", "reg_size", ")", ";", "current_frame_info", ".", "total_size", "=", "total_size", ";", "current_frame_info", ".", "extra_size", "=", "extra_size", ";", "current_frame_info", ".", "pretend_size", "=", "pretend_size", ";", "current_frame_info", ".", "var_size", "=", "var_size", ";", "current_frame_info", ".", "args_size", "=", "args_size", ";"], "ground_truth": ["current_frame_info", ".", "reg_size", "=", "reg_size", ";"], "File": "m32r3", "Func": "m32r_compute_frame_size", "Target": "m32r", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 19181, "Length": 81, "Cover_Rate": 0.3176470588235294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addPreserved", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachinePostDominatorTree", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineBlockFrequencyInfo", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "ground_truth": ["}"], "File": "PPCMIPeephole", "Func": "getAnalysisUsage", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19182, "Length": 35, "Cover_Rate": 0.4861111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "aarch64_classify_vector_mode", "(", "mode", ")", "&", "VEC_ANY_SVE", ";"], "ground_truth": ["}"], "File": "aarch64", "Func": "aarch64_sve_mode_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19183, "Length": 9, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "recog_data", ".", "n_operands", ";", "i", "++", ")", "{", "int", "j", ";", "int", "n_this_op", "=", "this_rr", "->", "op_info", "[", "i", "]", ".", "n_chains", ";", "for", "(", "j", "=", "<NUM_LIT>", ";", "j", "<", "n_this_op", ";", "j", "++", ")", "{", "du_head_p", "other", "=", "this_rr", "->", "op_info", "[", "i", "]", ".", "heads", "[", "j", "]", ";", "if", "(", "regrename_chain_from_id", "(", "other", "->", "id", ")", "==", "this_head", ")", "break", ";", "}", "if", "(", "j", "==", "n_this_op", ")", "continue", ";", "if", "(", "n_this_op", "!=", "<NUM_LIT>", ")", "goto", "out_fail", ";", "mask_changed", "|=", "<NUM_LIT>", "<<", "i", ";", "}", "gcc_assert", "(", "mask_changed", "!=", "<NUM_LIT>", ")", ";", "if", "(", "mask_changed", "!=", "mask1", "&&", "mask_changed", "!=", "mask2", ")", "goto", "out_fail", ";", "}", "COMPL_HARD_REG_SET", "(", "unavailable", ",", "reg_class_contents", "[", "(", "int", ")", "super_class", "]", ")", ";", "old_reg", "=", "this_head", "->", "regno", ";", "best_reg", "=", "find_rename_reg", "(", "this_head", ",", "super_class", ",", "&", "unavailable", ",", "old_reg", ",", "true", ")", ";", "ok", "=", "regrename_do_replace", "(", "this_head", ",", "best_reg", ")", ";", "gcc_assert", "(", "ok", ")", ";", "count_unit_reqs", "(", "new_reqs", ",", "head", ",", "PREV_INSN", "(", "tail", ")", ")", ";", "merge_unit_reqs", "(", "new_reqs", ")", ";", "if", "(", "dump_file", ")", "{", "fprintf", "(", "dump_file", ",", "<STR_LIT>", "<STR_LIT>", ",", "INSN_UID", "(", "insn", ")", ",", "op_mask", ",", "orig_side", ",", "best_reg", ")", ";", "fprintf", "(", "dump_file", ",", "<STR_LIT>", ",", "unit_req_imbalance", "(", "reqs", ")", ",", "unit_req_imbalance", "(", "new_reqs", ")", ")", ";", "}", "if", "(", "unit_req_imbalance", "(", "new_reqs", ")", ">", "unit_req_imbalance", "(", "reqs", ")", ")", "{", "ok", "=", "regrename_do_replace", "(", "this_head", ",", "old_reg", ")", ";", "gcc_assert", "(", "ok", ")", ";", "}", "else", "memcpy", "(", "reqs", ",", "new_reqs", ",", "sizeof", "(", "unit_req_table", ")", ")", ";"], "ground_truth": ["out_fail", ":"], "File": "c6x3", "Func": "try_rename_operands", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 19184, "Length": 270, "Cover_Rate": 0.4639175257731959, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>VSXCopyCleanup", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["initialize<ISA_LIT>VSXCopyCleanupPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "File": "PPCInstrInfo1", "Func": "PPCVSXCopyCleanup", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19185, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "mask", "=", "vec_sra", "(", "vec_sl", "(", "neg_b", ",", "(", "(", "vec_uint4", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", ",", "(", "(", "vec_uint4", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", ";", "return", "(", "(", "qword", ")", "(", "vec_sra", "(", "(", "vec_int4", ")", "(", "a", ")", ",", "(", "vec_uint4", ")", "vec_or", "(", "neg_b", ",", "mask", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "si2vmx", "Func": "si_rotma", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19186, "Length": 69, "Cover_Rate": 0.6448598130841121, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isCK803S", "(", ")", "const", "{"], "ground_truth": ["return", "<ISA_LIT>ProcFamily", "==", "CK803S", ";"], "File": "CSKYSubtarget2", "Func": "isCK803S", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19187, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasVDSPV2", "(", ")", "const", "{"], "ground_truth": ["return", "HasVDSPV2", ";"], "File": "CSKYSubtarget2", "Func": "hasVDSPV2", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19188, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Value", "==", "<NUM_LIT>", ")", "return", ";", "MCFixupKindInfo", "Info", "=", "getFixupKindInfo", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "auto", "NumBits", "=", "Info", ".", "TargetSize", "+", "Info", ".", "TargetOffset", ";", "auto", "NumBytes", "=", "(", "NumBits", "/", "<NUM_LIT>", ")", "+", "(", "(", "NumBits", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "Value", "<<=", "Info", ".", "TargetOffset", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "assert", "(", "Offset", "+", "NumBytes", "<=", "Data", ".", "size", "(", ")", "&&", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumBytes", ";", "++", "i", ")", "{", "uint8_t", "mask", "=", "(", "(", "(", "Value", ">>", "(", "i", "*", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ")", ")", ";", "Data", "[", "Offset", "+", "i", "]", "|=", "mask", ";", "}"], "ground_truth": ["}"], "File": "MCS51AsmBackend", "Func": "applyFixup", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19189, "Length": 129, "Cover_Rate": 0.7010869565217391, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MFI", "->", "getLocalFrameObjectCount", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "std", "::", "pair", "<", "int", ",", "int64_t", ">", "Entry", "=", "MFI", "->", "getLocalFrameObjectMap", "(", "i", ")", ";", "int64_t", "FIOffset", "=", "(", "StackGrowsDown", "?", "-", "Offset", ":", "Offset", ")", "+", "Entry", ".", "second", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Entry", ".", "first", "<<", "<STR_LIT>", "<<", "FIOffset", "<<", "<STR_LIT>", ")", ";", "MFI", "->", "setObjectOffset", "(", "Entry", ".", "first", ",", "FIOffset", ")", ";", "}", "Offset", "+=", "MFI", "->", "getLocalFrameSize", "(", ")", ";", "MaxAlign", "=", "std", "::", "max", "(", "Align", ",", "MaxAlign", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MFI", "->", "getObjectIndexEnd", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "MFI", "->", "isObjectPreAllocated", "(", "i", ")", "&&", "MFI", "->", "getUseLocalStackAllocationBlock", "(", ")", ")", "continue", ";", "if", "(", "MFI", "->", "isDeadObjectIndex", "(", "i", ")", ")", "continue", ";", "AdjustStackOffset", "(", "MFI", ",", "i", ",", "StackGrowsDown", ",", "Offset", ",", "MaxAlign", ")", ";", "}", "if", "(", "!", "TFI", ".", "targetHandlesStackFrameRounding", "(", ")", ")", "{", "if", "(", "MFI", "->", "adjustsStack", "(", ")", "&&", "TFI", ".", "hasReservedCallFrame", "(", "Fn", ")", ")", "Offset", "+=", "MFI", "->", "getMaxCallFrameSize", "(", ")", ";", "unsigned", "StackAlign", ";", "if", "(", "MFI", "->", "adjustsStack", "(", ")", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "(", "RegInfo", "->", "needsStackRealignment", "(", "Fn", ")", "&&", "MFI", "->", "getObjectIndexEnd", "(", ")", "!=", "<NUM_LIT>", ")", ")", "StackAlign", "=", "TFI", ".", "getStackAlignment", "(", ")", ";"], "ground_truth": ["else", "StackAlign", "=", "TFI", ".", "getTransientStackAlignment", "(", ")", ";"], "File": "NVPTXPrologEpilogPass (2)", "Func": "calculateFrameObjectOffsets", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19190, "Length": 256, "Cover_Rate": 0.4904214559386973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vhaddq_u32", "(", "uint32x4_t", "__a", ",", "uint32x4_t", "__b", ")", "{", "return", "(", "uint32x4_t", ")", "__builtin_aarch64_uhaddv4si", "(", "(", "int32x4_t", ")", "__a", ",", "(", "int32x4_t", ")", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vhaddq_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19191, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "EQ", ":", "branch", "=", "<STR_LIT>", ";", "break", ";", "case", "GE", ":", "branch", "=", "<STR_LIT>", ";", "break", ";", "case", "GT", ":", "branch", "=", "<STR_LIT>", ";", "break", ";", "case", "LE", ":", "branch", "=", "<STR_LIT>", ";", "break", ";", "case", "LT", ":", "branch", "=", "<STR_LIT>", ";", "break", ";", "case", "UNORDERED", ":", "branch", "=", "<STR_LIT>", ";", "break", ";", "case", "ORDERED", ":", "branch", "=", "<STR_LIT>", ";", "break", ";", "case", "UNGT", ":", "branch", "=", "<STR_LIT>", ";", "break", ";", "case", "UNLT", ":", "branch", "=", "<STR_LIT>", ";", "break", ";", "case", "UNEQ", ":", "branch", "=", "<STR_LIT>", ";", "break", ";", "case", "UNGE", ":", "branch", "=", "<STR_LIT>", ";", "break", ";", "case", "UNLE", ":", "branch", "=", "<STR_LIT>", ";", "break", ";", "case", "LTGT", ":", "branch", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "string", "[", "<NUM_LIT>", "]", "=", "'\\0'", ";", "if", "(", "!", "TARGET_V9", ")", "strcpy", "(", "string", ",", "<STR_LIT>", ")", ";", "strcat", "(", "string", ",", "branch", ")", ";", "}", "else", "{", "switch", "(", "code", ")", "{", "case", "NE", ":", "branch", "=", "<STR_LIT>", ";", "break", ";", "case", "EQ", ":", "branch", "=", "<STR_LIT>", ";", "break", ";", "case", "GE", ":", "if", "(", "mode", "==", "CC_NOOVmode", "||", "mode", "==", "CCX_NOOVmode", ")", "branch", "=", "<STR_LIT>", ";", "else", "branch", "=", "<STR_LIT>", ";", "break", ";", "case", "GT", ":", "branch", "=", "<STR_LIT>", ";", "break", ";", "case", "LE", ":", "branch", "=", "<STR_LIT>", ";", "break", ";", "case", "LT", ":", "if", "(", "mode", "==", "CC_NOOVmode", "||", "mode", "==", "CCX_NOOVmode", ")", "branch", "=", "<STR_LIT>", ";", "else", "branch", "=", "<STR_LIT>", ";", "break", ";", "case", "GEU", ":", "branch", "=", "<STR_LIT>", ";", "break", ";", "case", "GTU", ":", "branch", "=", "<STR_LIT>", ";", "break", ";", "case", "LEU", ":", "branch", "=", "<STR_LIT>", ";", "break", ";", "case", "LTU", ":", "branch", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "strcpy", "(", "string", ",", "branch", ")", ";", "}", "spaces", "-=", "strlen", "(", "branch", ")", ";", "p", "=", "strchr", "(", "string", ",", "'\\0'", ")", ";", "if", "(", "annul", "&&", "!", "far", ")", "{", "strcpy", "(", "p", ",", "<STR_LIT>", ")", ";", "p", "+=", "<NUM_LIT>", ";", "spaces", "-=", "<NUM_LIT>", ";", "}", "if", "(", "TARGET_V9", ")", "{", "rtx", "note", ";", "int", "v8", "=", "<NUM_LIT>", ";", "if", "(", "!", "far", "&&", "insn", "&&", "INSN_ADDRESSES_SET_P", "(", ")", ")", "{", "int", "delta", "=", "(", "INSN_ADDRESSES", "(", "INSN_UID", "(", "dest", ")", ")", "-", "INSN_ADDRESSES", "(", "INSN_UID", "(", "insn", ")", ")", ")", ";", "if", "(", "delta", "<", "-", "<NUM_LIT>", "||", "delta", ">=", "<NUM_LIT>", ")", "v8", "=", "<NUM_LIT>", ";", "}", "if", "(", "mode", "==", "CCFPmode", "||", "mode", "==", "CCFPEmode", ")", "{", "static", "char", "v9_fcc_labelno", "[", "]", "=", "<STR_LIT>", ";", "v9_fcc_labelno", "[", "<NUM_LIT>", "]", "=", "REGNO", "(", "cc_reg", ")", "-", "SPARC_FIRST_V9_FCC_REG", "+", "'0'", ";", "labelno", "=", "v9_fcc_labelno", ";", "if", "(", "v8", ")", "{"], "ground_truth": ["gcc_assert", "(", "REGNO", "(", "cc_reg", ")", "==", "SPARC_FCC_REG", ")", ";"], "File": "sparc4", "Func": "output_cbranch", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19192, "Length": 447, "Cover_Rate": 0.5525339925834364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_getexpss128_round", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm_getexp_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19193, "Length": 20, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "nCI", "->", "insertBefore", "(", "CI", ")", ";", "CI", "->", "replaceAllUsesWith", "(", "nCI", ")", ";", "}", "else", "if", "(", "LHS", "->", "getName", "(", ")", ".", "substr", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "==", "<STR_LIT>", ")", "{", "BinaryOperator", "*", "mulOp", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Mul", ",", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "CI", ")", ";", "CI", "->", "replaceAllUsesWith", "(", "mulOp", ")", ";", "}", "else", "if", "(", "LHS", "->", "getName", "(", ")", ".", "substr", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "==", "<STR_LIT>", ")", "{", "Type", "*", "aType", "=", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ";", "bool", "isVector", "=", "aType", "->", "isVectorTy", "(", ")", ";", "int", "numEle", "=", "isVector", "?", "dyn_cast", "<", "VectorType", ">", "(", "aType", ")", "->", "getNumElements", "(", ")", ":", "<NUM_LIT>", ";", "std", "::", "vector", "<", "Type", "*", ">", "callTypes", ";", "callTypes", ".", "push_back", "(", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";", "callTypes", ".", "push_back", "(", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";", "FunctionType", "*", "funcType", "=", "FunctionType", "::", "get", "(", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ",", "callTypes", ",", "false", ")", ";", "std", "::", "string", "name", "=", "<STR_LIT>", ";", "if", "(", "isVector", ")", "{", "name", "+=", "<STR_LIT>", "+", "itostr", "(", "numEle", ")", "+", "<STR_LIT>", ";", "}", "else", "{", "name", "+=", "<STR_LIT>", ";", "}", "Function", "*", "Func", "=", "dyn_cast", "<", "Function", ">", "(", "CI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getOrInsertFunction", "(", "StringRef", "(", "name", ")", ",", "funcType", ")", ")", ";", "Value", "*", "Operands", "[", "<NUM_LIT>", "]", "=", "{", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "CallInst", "*", "nCI", "=", "CallInst", "::", "Create", "(", "Func", ",", "Operands", ",", "<STR_LIT>", ")", ";", "nCI", "->", "insertBefore", "(", "CI", ")", ";", "CI", "->", "replaceAllUsesWith", "(", "nCI", ")", ";"], "ground_truth": ["}"], "File": "AMDILPeepholeOptimizer", "Func": "expandSigned24BitOps", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19194, "Length": 318, "Cover_Rate": 0.5221674876847291, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCAsmInfo", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "LoongArchMCAsmInfo", "Func": "anchor", "Target": "LoongArch", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19195, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "Op", ":", "MI", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "!", "Op", ".", "isDef", "(", ")", ")", "continue", ";", "if", "(", "HasDef", ")", "return", "false", ";", "HasDef", "=", "true", ";", "}", "for", "(", "auto", "&", "Mo", ":", "MI", "->", "memoperands", "(", ")", ")", "if", "(", "Mo", "->", "isVolatile", "(", ")", "||", "Mo", "->", "isAtomic", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "HexagonExpandCondsets14", "Func": "isPredicable", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19196, "Length": 75, "Cover_Rate": 0.5769230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "ix86_compare_version_priority", "(", "tree", "decl1", ",", "tree", "decl2", ")", "{", "unsigned", "int", "priority1", "=", "get_builtin_code_for_version", "(", "decl1", ",", "NULL", ")", ";", "unsigned", "int", "priority2", "=", "get_builtin_code_for_version", "(", "decl2", ",", "NULL", ")", ";", "return", "(", "int", ")", "priority1", "-", "(", "int", ")", "priority2", ";"], "ground_truth": ["}"], "File": "i386-features", "Func": "ix86_compare_version_priority", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19197, "Length": 44, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "SCALAR_FLOAT_MODE_NOT_VECTOR_P", "(", "mode", ")", "&&", "TARGET_HARD_FLOAT", "&&", "TARGET_FPRS", "&&", "(", "(", "TARGET_SINGLE_FLOAT", "&&", "mode", "==", "SFmode", ")", "||", "TARGET_DOUBLE_FLOAT", ")", ")", "regno", "=", "FP_ARG_RETURN", ";", "else", "if", "(", "ALTIVEC_OR_VSX_VECTOR_MODE", "(", "mode", ")", "&&", "TARGET_ALTIVEC", "&&", "TARGET_ALTIVEC_ABI", ")", "regno", "=", "ALTIVEC_ARG_RETURN", ";", "else", "if", "(", "COMPLEX_MODE_P", "(", "mode", ")", "&&", "targetm", ".", "calls", ".", "split_complex_arg", ")", "return", "rs6000_complex_function_value", "(", "mode", ")", ";", "else", "if", "(", "TARGET_E500_DOUBLE", "&&", "TARGET_HARD_FLOAT", "&&", "(", "mode", "==", "DFmode", "||", "mode", "==", "DCmode", "||", "FLOAT128_IBM_P", "(", "mode", ")", "||", "mode", "==", "TCmode", ")", ")", "return", "spe_build_register_parallel", "(", "mode", ",", "GP_ARG_RETURN", ")", ";", "else", "regno", "=", "GP_ARG_RETURN", ";", "return", "gen_rtx_REG", "(", "mode", ",", "regno", ")", ";"], "ground_truth": ["}"], "File": "rs60005", "Func": "rs6000_libcall_value", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19198, "Length": 112, "Cover_Rate": 0.6511627906976745, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "&", "NewMBB", "=", "*", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MF", ".", "insert", "(", "std", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "&", "MBB", ")", ")", ",", "&", "NewMBB", ")", ";", "NewMBB", ".", "splice", "(", "NewMBB", ".", "end", "(", ")", ",", "&", "MBB", ",", "SplitI", ".", "getIterator", "(", ")", ",", "MBB", ".", "end", "(", ")", ")", ";", "for", "(", "auto", "SI", "=", "MBB", ".", "succ_begin", "(", ")", ",", "SE", "=", "MBB", ".", "succ_end", "(", ")", ";", "SI", "!=", "SE", ";", "++", "SI", ")", "if", "(", "IsEdgeSplit", "||", "*", "SI", "!=", "&", "UnsplitSucc", ")", "NewMBB", ".", "copySuccessor", "(", "&", "MBB", ",", "SI", ")", ";", "if", "(", "!", "IsEdgeSplit", ")", "NewMBB", ".", "normalizeSuccProbs", "(", ")", ";", "for", "(", "MachineBasicBlock", "*", "Succ", ":", "NewMBB", ".", "successors", "(", ")", ")", "if", "(", "Succ", "!=", "&", "UnsplitSucc", ")", "MBB", ".", "replaceSuccessor", "(", "Succ", ",", "&", "NewMBB", ")", ";", "assert", "(", "MBB", ".", "isSuccessor", "(", "&", "NewMBB", ")", "&&", "<STR_LIT>", ")", ";", "for", "(", "MachineBasicBlock", "*", "Succ", ":", "NewMBB", ".", "successors", "(", ")", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "*", "Succ", ")", "{", "if", "(", "!", "MI", ".", "isPHI", "(", ")", ")", "break", ";", "for", "(", "int", "OpIdx", "=", "<NUM_LIT>", ",", "NumOps", "=", "MI", ".", "getNumOperands", "(", ")", ";", "OpIdx", "<", "NumOps", ";", "OpIdx", "+=", "<NUM_LIT>", ")", "{", "MachineOperand", "&", "OpV", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "MachineOperand", "&", "OpMBB", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "<NUM_LIT>", ")", ";", "assert", "(", "OpMBB", ".", "isMBB", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "OpMBB", ".", "getMBB", "(", ")", "!=", "&", "MBB", ")", "continue", ";", "if", "(", "!", "IsEdgeSplit", "||", "Succ", "!=", "&", "UnsplitSucc", ")", "{", "OpMBB", ".", "setMBB", "(", "&", "NewMBB", ")", ";", "continue", ";", "}", "MI", ".", "addOperand", "(", "MF", ",", "OpV", ")", ";", "MI", ".", "addOperand", "(", "MF", ",", "MachineOperand", "::", "CreateMBB", "(", "&", "NewMBB", ")", ")", ";", "break", ";", "}", "}"], "ground_truth": ["}"], "File": "X86FlagsCopyLowering1", "Func": "splitBlock", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19199, "Length": 314, "Cover_Rate": 0.5617173524150268, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Exit", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "Latch", "->", "isLayoutSuccessor", "(", "Exit", ")", ")", "{", "return", "false", ";", "}", "int", "OnlyOneExit", "=", "<NUM_LIT>", ";", "for", "(", "auto", "B", ":", "L", "->", "getBlocks", "(", ")", ")", "{", "if", "(", "L", "->", "isLoopExiting", "(", "B", ")", ")", "OnlyOneExit", "++", ";", "if", "(", "OnlyOneExit", ">", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "TPCHardwareLoops", "Func": "checkLayout", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19200, "Length": 61, "Cover_Rate": 0.6421052631578947, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MBB", "=", "LoopMBB", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ThisDestReg", ")", ".", "addReg", "(", "StartDestReg", ")", ".", "addMBB", "(", "StartMBB", ")", ".", "addReg", "(", "NextDestReg", ")", ".", "addMBB", "(", "NextMBB", ")", ";", "if", "(", "!", "HaveSingleBase", ")", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ThisSrcReg", ")", ".", "addReg", "(", "StartSrcReg", ")", ".", "addMBB", "(", "StartMBB", ")", ".", "addReg", "(", "NextSrcReg", ")", ".", "addMBB", "(", "NextMBB", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ThisCountReg", ")", ".", "addReg", "(", "StartCountReg", ")", ".", "addMBB", "(", "StartMBB", ")", ".", "addReg", "(", "NextCountReg", ")", ".", "addMBB", "(", "NextMBB", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "ThisDestReg", ")", ".", "addImm", "(", "DestDisp", "+", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "ThisDestReg", ")", ".", "addImm", "(", "DestDisp", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "ThisSrcReg", ")", ".", "addImm", "(", "SrcDisp", ")", ";", "if", "(", "EndMBB", ")", "{", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addMBB", "(", "EndMBB", ")", ";", "MBB", "->", "addSuccessor", "(", "EndMBB", ")", ";", "MBB", "->", "addSuccessor", "(", "NextMBB", ")", ";", "}", "MBB", "=", "NextMBB", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "NextDestReg", ")", ".", "addReg", "(", "ThisDestReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "HaveSingleBase", ")", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "NextSrcReg", ")", ".", "addReg", "(", "ThisSrcReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "NextCountReg", ")", ".", "addReg", "(", "ThisCountReg", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "NextCountReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addMBB", "(", "LoopMBB", ")", ";", "MBB", "->", "addSuccessor", "(", "LoopMBB", ")", ";", "MBB", "->", "addSuccessor", "(", "DoneMBB", ")", ";", "DestBase", "=", "MachineOperand", "::", "CreateReg", "(", "NextDestReg", ",", "false", ")", ";", "SrcBase", "=", "MachineOperand", "::", "CreateReg", "(", "NextSrcReg", ",", "false", ")", ";", "Length", "&=", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "EndMBB", "&&", "!", "Length", ")", "DoneMBB", "->", "addLiveIn", "(", "<STR_LIT>", ")", ";"], "File": "SystemZISelLowering", "Func": "emitMemMemWrapper", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19201, "Length": 452, "Cover_Rate": 0.37293729372937295, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "createLaneMaskReg", "(", "MachineFunction", "&", "MF", ")", "{"], "ground_truth": ["MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";"], "File": "SILowerI1Copies21", "Func": "createLaneMaskReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19202, "Length": 19, "Cover_Rate": 0.6129032258064516, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", ".", "getNumOperands", "(", ")", "!=", "<NUM_LIT>", ")", "{", "assert", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TII", "->", "getOpRegClass", "(", "MI", ",", "<NUM_LIT>", ")", ";", "unsigned", "Size", "=", "TRI", "->", "getRegSizeInBits", "(", "*", "RC", ")", ";", "Result", ".", "Named", ".", "LGKM", "=", "Size", ">", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "}", "else", "{", "Result", ".", "Named", ".", "LGKM", "=", "<NUM_LIT>", ";", "}", "}", "else", "{"], "ground_truth": ["Result", ".", "Named", ".", "LGKM", "=", "<NUM_LIT>", ";"], "File": "SIInsertWaits13", "Func": "getHwCounts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19203, "Length": 89, "Cover_Rate": 0.4517766497461929, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isDSOffset0", "(", ")", "const", "{", "assert", "(", "isImm", "(", ")", ")", ";"], "ground_truth": ["return", "Imm", ".", "Type", "==", "ImmTyDSOffset0", ";"], "File": "AMDGPUAsmParser (2)", "Func": "isDSOffset0", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19204, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "Root", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Prev", ".", "getOpcode", "(", ")", ")", ",", "Root", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addOperand", "(", "Prev", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MBB", ".", "insert", "(", "(", "MachineBasicBlock", "::", "iterator", ")", "&", "Root", ",", "MIB", ")", ";", "if", "(", "MRI", ".", "hasOneNonDBGUse", "(", "Prev", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "{"], "ground_truth": ["Prev", ".", "eraseFromParentAndMarkDBGValuesForRemoval", "(", ")", ";"], "File": "NVPTXPeephole11", "Func": "CombineCVTAToLocal", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19205, "Length": 91, "Cover_Rate": 0.5083798882681564, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GlobalBaseReg", "!=", "<NUM_LIT>", ")", "return", "GlobalBaseReg", ";", "MachineBasicBlock", "&", "FirstMBB", "=", "MF", "->", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "FirstMBB", ".", "begin", "(", ")", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MF", "->", "getRegInfo", "(", ")", ";", "GlobalBaseReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "DebugLoc", "dl", ";", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "dl", ",", "get", "(", "<STR_LIT>", ")", ",", "GlobalBaseReg", ")", ";", "SparcFI", "->", "setGlobalBaseReg", "(", "GlobalBaseReg", ")", ";", "return", "GlobalBaseReg", ";"], "ground_truth": ["}"], "File": "WDC65816InstrInfo", "Func": "getGlobalBaseReg", "Target": "WDC65816", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19206, "Length": 80, "Cover_Rate": 0.6451612903225806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "isVector", "(", ")", ")", "{", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "EVT", "EltVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "if", "(", "EltVT", "==", "<STR_LIT>", "&&", "NumElts", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "{", "EltVT", "=", "<STR_LIT>", ";", "NumElts", "/=", "<NUM_LIT>", ";", "}", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "!=", "NumElts", ";", "++", "j", ")", "{"], "ground_truth": ["ValueVTs", ".", "push_back", "(", "EltVT", ")", ";"], "File": "NVPTXISelLowering (2)1", "Func": "ComputePTXValueVTs", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19207, "Length": 71, "Cover_Rate": 0.30869565217391304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "pa_file_start_mcount", "(", "<STR_LIT>", ")", ";", "pa_file_start_file", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "pa", "Func": "pa_hpux64_hpas_file_start", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19208, "Length": 11, "Cover_Rate": 0.4074074074074074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_f32_u32", "(", "uint32x4_t", "__a", ")", "{", "return", "(", "float32x4_t", ")", "__builtin_neon_vreinterpretv4sfv4si", "(", "(", "int32x4_t", ")", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vreinterpretq_f32_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19209, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Callee", "=", "DAG", ".", "getTargetExternalFunctionSymbol", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "<ISA_LIT>RegisterInfo", "*", "TRI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "const", "uint32_t", "*", "Mask", "=", "TRI", "->", "getWindowsStackProbePreservedMask", "(", ")", ";", "if", "(", "Subtarget", "->", "hasCustomCallingConv", "(", ")", ")", "TRI", "->", "UpdateCustomCallPreservedMask", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "&", "Mask", ")", ";", "Size", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Size", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "<STR_LIT>", ",", "Size", ",", "SDValue", "(", ")", ")", ";"], "File": "AArch64ISelLowering89", "Func": "LowerWindowsDYNAMIC_STACKALLOC", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19210, "Length": 101, "Cover_Rate": 0.4410480349344978, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>SEISelDag", "(", "get<ISA_LIT>TargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "Cpu0TargetMachine", "Func": "addInstSelector", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19211, "Length": 18, "Cover_Rate": 0.72, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "i", "=", "<NUM_LIT>", ";", "const", "DataLayout", "&", "DL", "=", "Func", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "const", "StructLayout", "*", "SL", "=", "DL", ".", "getStructLayout", "(", "STy", ")", ";", "unsigned", "ElmIdx", "=", "<NUM_LIT>", ";", "for", "(", ";", "i", "<", "STy", "->", "getNumElements", "(", ")", ";", "i", "++", ")", "{", "ElmIdx", "=", "i", ";", "unsigned", "ElmOffset", "=", "SL", "->", "getElementOffset", "(", "i", ")", ";", "if", "(", "ElmOffset", ">=", "Offset", ")", "{", "ElmIdx", "=", "ElmOffset", ">", "Offset", "?", "i", "-", "<NUM_LIT>", ":", "i", ";", "break", ";", "}", "}", "unsigned", "ElmSz", "=", "DL", ".", "getTypeSizeInBits", "(", "STy", "->", "getTypeAtIndex", "(", "ElmIdx", ")", ")", "/", "<NUM_LIT>", ";", "if", "(", "SL", "->", "hasPadding", "(", ")", "&&", "(", "Offset", "-", "SL", "->", "getElementOffset", "(", "ElmIdx", ")", ")", ">", "ElmSz", ")", "{", "unsigned", "Alignment", "=", "SL", "->", "getAlignment", "(", ")", ";", "PadOffset", "=", "Alignment", "-", "(", "(", "Offset", "-", "SL", "->", "getElementOffset", "(", "ElmIdx", ")", ")", ")", ";", "}", "return", "ElmIdx", ";"], "ground_truth": ["}"], "File": "JVMMemIntrinsicsHandler", "Func": "GetStructElmIndexAtOffset", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19212, "Length": 159, "Cover_Rate": 0.9034090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmPrinter", "(", "TargetMachine", "&", "TM", ",", "MCStreamer", "&", "Streamer", ")", ":", "AsmPrinter", "(", "TM", ",", "Streamer", ")", "{"], "ground_truth": ["}"], "File": "TLCS900AsmPrinter", "Func": "TLCS900AsmPrinter", "Target": "TLCS900", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19213, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "c4x_struct_value_rtx", "(", "tree", "fntype", "ATTRIBUTE_UNUSED", ",", "int", "incoming", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "Pmode", ",", "AR0_REGNO", ")", ";"], "ground_truth": ["}"], "File": "c4x1", "Func": "c4x_struct_value_rtx", "Target": "c4x", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 19214, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "assert", "(", "(", "VT", ".", "is128BitVector", "(", ")", "||", "VT", ".", "is256BitVector", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "VT", ".", "is256BitVector", "(", ")", "&&", "NumElts", "!=", "<NUM_LIT>", "&&", "NumElts", "!=", "<NUM_LIT>", "&&", "(", "!", "HasInt256", "||", "(", "NumElts", "!=", "<NUM_LIT>", "&&", "NumElts", "!=", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "unsigned", "NumLanes", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "unsigned", "NumLaneElts", "=", "NumElts", "/", "NumLanes", ";", "for", "(", "unsigned", "l", "=", "<NUM_LIT>", ";", "l", "!=", "NumElts", ";", "l", "+=", "NumLaneElts", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "j", "=", "l", "+", "NumLaneElts", "/", "<NUM_LIT>", ";", "i", "!=", "NumLaneElts", ";", "i", "+=", "<NUM_LIT>", ",", "++", "j", ")", "{", "int", "BitI", "=", "Mask", "[", "l", "+", "i", "]", ";"], "ground_truth": ["int", "BitI1", "=", "Mask", "[", "l", "+", "i", "+", "<NUM_LIT>", "]", ";"], "File": "X86ISelLowering (2)2", "Func": "isUNPCKHMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19215, "Length": 145, "Cover_Rate": 0.6531531531531531, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Segment", ".", "getReg", "(", ")", ")", "{", "printOperand", "(", "P", ",", "MI", ",", "Op", "+", "<STR_LIT>", ",", "O", ",", "Modifier", ")", ";", "O", "<<", "':'", ";", "}", "printLeaMemReference", "(", "P", ",", "MI", ",", "Op", ",", "O", ",", "Modifier", ")", ";"], "ground_truth": ["}"], "File": "X86AsmPrinter", "Func": "printMemReference", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19216, "Length": 43, "Cover_Rate": 0.4215686274509804, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMem", "(", ")", "const", "{", "return", "Kind", "==", "k_Mem", ";"], "ground_truth": ["}"], "File": "MSP430AsmParser", "Func": "isMem", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19217, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Register", "=", "(", "Insn", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "GPRDecoderTable", "[", "Register", "]", ")", ")", ";"], "File": "BPFDisassembler", "Func": "decodeMemoryOpValue", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19218, "Length": 26, "Cover_Rate": 0.3291139240506329, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Shuffle", "=", "<STR_LIT>", ";", "ShuffleVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "MaskVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "}", "if", "(", "AllowFloatDomain", "&&", "EltSizeInBits", "==", "<NUM_LIT>", "&&", "(", "(", "MaskVT", ".", "is128BitVector", "(", ")", "&&", "Subtarget", ".", "hasSSE1", "(", ")", ")", "||", "(", "MaskVT", ".", "is256BitVector", "(", ")", "&&", "Subtarget", ".", "hasAVX", "(", ")", ")", "||", "(", "MaskVT", ".", "is512BitVector", "(", ")", "&&", "Subtarget", ".", "hasAVX512", "(", ")", ")", ")", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RepeatedMask", ";", "if", "(", "isRepeatedTargetShuffleMask", "(", "<NUM_LIT>", ",", "MaskVT", ",", "Mask", ",", "RepeatedMask", ")", ")", "{", "auto", "MatchHalf", "=", "[", "&", "]", "(", "unsigned", "Offset", ",", "int", "&", "S0", ",", "int", "&", "S1", ")", "{", "int", "M0", "=", "RepeatedMask", "[", "Offset", "]", ";", "int", "M1", "=", "RepeatedMask", "[", "Offset", "+", "<NUM_LIT>", "]", ";", "if", "(", "isUndefInRange", "(", "RepeatedMask", ",", "Offset", ",", "<NUM_LIT>", ")", ")", "{", "return", "DAG", ".", "getUNDEF", "(", "MaskVT", ")", ";", "}", "else", "if", "(", "isUndefOrZeroInRange", "(", "RepeatedMask", ",", "Offset", ",", "<NUM_LIT>", ")", ")", "{", "S0", "=", "(", "SM_SentinelUndef", "==", "M0", "?", "-", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "S1", "=", "(", "SM_SentinelUndef", "==", "M1", "?", "-", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "return", "getZeroVector", "(", "MaskVT", ",", "Subtarget", ",", "DAG", ",", "DL", ")", ";", "}", "else", "if", "(", "isUndefOrInRange", "(", "M0", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "&&", "isUndefOrInRange", "(", "M1", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "S0", "=", "(", "SM_SentinelUndef", "==", "M0", "?", "-", "<NUM_LIT>", ":", "M0", "&", "<NUM_LIT>", ")", ";", "S1", "=", "(", "SM_SentinelUndef", "==", "M1", "?", "-", "<NUM_LIT>", ":", "M1", "&", "<NUM_LIT>", ")", ";", "return", "V1", ";", "}", "else", "if", "(", "isUndefOrInRange", "(", "M0", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "&&", "isUndefOrInRange", "(", "M1", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "S0", "=", "(", "SM_SentinelUndef", "==", "M0", "?", "-", "<NUM_LIT>", ":", "M0", "&", "<NUM_LIT>", ")", ";", "S1", "=", "(", "SM_SentinelUndef", "==", "M1", "?", "-", "<NUM_LIT>", ":", "M1", "&", "<NUM_LIT>", ")", ";", "return", "V2", ";", "}", "return", "SDValue", "(", ")", ";", "}", ";", "int", "ShufMask", "[", "<NUM_LIT>", "]", "=", "{", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";"], "ground_truth": ["SDValue", "Lo", "=", "MatchHalf", "(", "<NUM_LIT>", ",", "ShufMask", "[", "<NUM_LIT>", "]", ",", "ShufMask", "[", "<NUM_LIT>", "]", ")", ";"], "File": "X86ISelLowering115", "Func": "matchBinaryPermuteVectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19219, "Length": 366, "Cover_Rate": 0.3160621761658031, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", "+", "R", "(", "reg", ")", "+", "Dsm", "(", "step", ")", "+", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "disassembler", "Func": "MemR", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19220, "Length": 16, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "GLC", ",", "TFE", ",", "DLC", ",", "SWZ", ";"], "ground_truth": ["return", "SelectMUBUFAddr64", "(", "Addr", ",", "SRsrc", ",", "VAddr", ",", "SOffset", ",", "Offset", ",", "GLC", ",", "SLC", ",", "TFE", ",", "DLC", ",", "SWZ", ")", ";"], "File": "AMDGPUISelDAGToDAG106", "Func": "SelectMUBUFAddr64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19221, "Length": 33, "Cover_Rate": 0.4024390243902439, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SelectionDAG", "::", "allnodes_iterator", "Position", "(", "CurDAG", "->", "getRoot", "(", ")", ".", "getNode", "(", ")", ")", ";", "++", "Position", ";", "while", "(", "Position", "!=", "CurDAG", "->", "allnodes_begin", "(", ")", ")", "{", "SDNode", "*", "N", "=", "&", "*", "--", "Position", ";", "if", "(", "N", "->", "use_empty", "(", ")", "||", "!", "N", "->", "isMachineOpcode", "(", ")", "||", "!", "(", "N", "->", "getMachineOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "continue", ";", "SDValue", "F64Val", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "F64Val", ".", "isMachineOpcode", "(", ")", "&&", "F64Val", ".", "getMachineOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<STR_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "N", "->", "dump", "(", "CurDAG", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "F64Val", "->", "dump", "(", "CurDAG", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "SDValue", "From", "[", "]", "=", "{", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", "}", ";", "SDValue", "To", "[", "]", "=", "{", "F64Val", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "F64Val", ".", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "CurDAG", "->", "ReplaceAllUsesOfValuesWith", "(", "From", ",", "To", ",", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "RISCVISelDAGToDAG8", "Func": "doPeepholeBuildPairF64SplitF64", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19222, "Length": 206, "Cover_Rate": 0.9196428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "SelectAddrMode5FP16", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ")", "{", "int", "Lwb", "=", "-", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "int", "Upb", "=", "<NUM_LIT>", ";"], "ground_truth": ["return", "IsAddressingMode5", "(", "N", ",", "Base", ",", "Offset", ",", "Lwb", ",", "Upb", ",", "true", ")", ";"], "File": "ARMISelDAGToDAG", "Func": "SelectAddrMode5FP16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19223, "Length": 46, "Cover_Rate": 0.9787234042553191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "if", "(", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "is64Bit", "(", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", "||", "RC", "==", "&", "<STR_LIT>", ")", "{", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "Opc", "=", "isStackAligned", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{"], "File": "X86InstrInfo108", "Func": "getStoreRegOpcode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19224, "Length": 235, "Cover_Rate": 0.4978813559322034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "LegalVT", "=", "(", "TLI", ".", "getTypeToTransformTo", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "EltVT", ")", ")", ".", "getSimpleVT", "(", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "LegalVT", ",", "In", ",", "Idx", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResVT", ",", "Res", ")", ";", "}"], "ground_truth": ["assert", "(", "(", "In", ".", "getSimpleValueType", "(", ")", ".", "is256BitVector", "(", ")", "||", "In", ".", "getSimpleValueType", "(", ")", ".", "is512BitVector", "(", ")", ")", "&&", "<STR_LIT>", ")", ";"], "File": "X86ISelLowering204", "Func": "LowerEXTRACT_SUBVECTOR", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19225, "Length": 83, "Cover_Rate": 0.32806324110671936, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getCheriReg", "(", ")", "const", "{", "assert", "(", "isRegIdx", "(", ")", "&&", "(", "RegIdx", ".", "Kind", "&", "RegKind_Cheri", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "ClassID", "=", "<STR_LIT>", ";"], "ground_truth": ["assert", "(", "RegIdx", ".", "RealRegister", "==", "<STR_LIT>", "||", "(", "RegIdx", ".", "RealRegister", ">=", "<STR_LIT>", "&&", "RegIdx", ".", "RealRegister", "<=", "<STR_LIT>", ")", ")", ";"], "File": "MipsAsmParser47", "Func": "getCheriReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19226, "Length": 51, "Cover_Rate": 0.5930232558139535, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "uint64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "RegWidth", "==", "<NUM_LIT>", ")", "{", "Value", "&=", "<NUM_LIT>", ";", "}", "bool", "Valid", "=", "isValidImm", "(", "RegWidth", ",", "Value", ",", "UImm16", ",", "Shift", ")", ";"], "ground_truth": ["(", "void", ")", "Valid", ";"], "File": "AArch64AsmParser13", "Func": "addMoveWideMovAliasOperands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19227, "Length": 55, "Cover_Rate": 0.48672566371681414, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCInstPrinter", "*", "create<ISA_LIT>MCInstPrinter", "(", "const", "Target", "&", "T", ",", "unsigned", "SyntaxVariant", ",", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "return", "new", "<ISA_LIT>InstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ",", "STI", ")", ";"], "ground_truth": ["}"], "File": "SparcMCTargetDesc", "Func": "createSparcMCInstPrinter", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19228, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "AMDGPU", "::", "PRED_X", ":", "return", "AluPredX", ";", "case", "AMDGPU", "::", "INTERP_PAIR_XY", ":", "case", "AMDGPU", "::", "INTERP_PAIR_ZW", ":", "case", "AMDGPU", "::", "INTERP_VEC_LOAD", ":", "case", "AMDGPU", "::", "DOT_4", ":", "return", "AluT_XYZW", ";", "case", "AMDGPU", "::", "COPY", ":", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isUndef", "(", ")", ")", "{", "return", "AluDiscarded", ";", "}", "default", ":", "break", ";", "}", "if", "(", "TII", "->", "isVector", "(", "*", "MI", ")", "||", "TII", "->", "isCubeOp", "(", "MI", "->", "getOpcode", "(", ")", ")", "||", "TII", "->", "isReductionOp", "(", "MI", "->", "getOpcode", "(", ")", ")", "||", "MI", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "GROUP_BARRIER", ")", "{", "return", "AluT_XYZW", ";", "}", "if", "(", "TII", "->", "isLD<ISA_LIT>nstr", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "{", "return", "AluT_X", ";", "}", "unsigned", "DestSubReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", ";", "switch", "(", "DestSubReg", ")", "{", "case", "AMDGPU", "::", "sub0", ":", "return", "AluT_X", ";", "case", "AMDGPU", "::", "sub1", ":", "return", "AluT_Y", ";", "case", "AMDGPU", "::", "sub2", ":", "return", "AluT_Z", ";", "case", "AMDGPU", "::", "sub3", ":", "return", "AluT_W", ";", "default", ":", "break", ";", "}", "unsigned", "DestReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["if", "(", "regBelongsToClass", "(", "DestReg", ",", "&", "AMDGPU", "::", "R600_TReg32_XRegClass", ")", "||", "regBelongsToClass", "(", "DestReg", ",", "&", "AMDGPU", "::", "R600_AddrRegClass", ")", ")", "return", "AluT_X", ";"], "File": "R600MachineScheduler1", "Func": "getAluKind", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19229, "Length": 228, "Cover_Rate": 0.672566371681416, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Data32bitsDirective", "=", "<STR_LIT>", ";", "Data64bitsDirective", "=", "<NUM_LIT>", ";", "ZeroDirective", "=", "<STR_LIT>", ";", "CommentString", "=", "<STR_LIT>", ";", "COMMDirectiveTakesAlignment", "=", "true", ";"], "ground_truth": ["SunStyleELFSectionSwitchSyntax", "=", "true", ";"], "File": "SparcTargetAsmInfo", "Func": "SparcELFTargetAsmInfo", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19230, "Length": 24, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TTIImpl", "(", "<ISA_LIT>TTIImpl", "&&", "Arg", ")", ":", "BaseT", "(", "std", "::", "move", "(", "static_cast", "<", "BaseT", "&", ">", "(", "Arg", ")", ")", ")", ",", "TM", "(", "std", "::", "move", "(", "Arg", ".", "TM", ")", ")", ",", "ST", "(", "std", "::", "move", "(", "Arg", ".", "ST", ")", ")", ",", "TLI", "(", "std", "::", "move", "(", "Arg", ".", "TLI", ")", ")", "{"], "ground_truth": ["}"], "File": "AArch64TargetTransformInfo38", "Func": "AArch64TTIImpl", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19231, "Length": 61, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SelectMUBUF", "(", "Addr", ",", "Ptr", ",", "VAddr", ",", "SOffset", ",", "Offset", ",", "Offen", ",", "Idxen", ",", "Addr64", ",", "GLC", ",", "SLC", ",", "TFE", ")", ";", "ConstantSDNode", "*", "C", "=", "cast", "<", "ConstantSDNode", ">", "(", "Addr64", ")", ";", "if", "(", "C", "->", "getSExtValue", "(", ")", ")", "{"], "ground_truth": ["SDLoc", "DL", "(", "Addr", ")", ";"], "File": "AMDGPUISelDAGToDAG24", "Func": "SelectMUBUFAddr64", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19232, "Length": 52, "Cover_Rate": 0.38235294117647056, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "block", "->", "preds", "->", "length", "(", ")", "==", "<NUM_LIT>", ")", ";"], "ground_truth": ["basic_block", "pre_block", "=", "(", "*", "block", "->", "preds", ")", "[", "<NUM_LIT>", "]", "->", "src", ";"], "File": "nvptx", "Func": "nvptx_discover_pre", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 19233, "Length": 28, "Cover_Rate": 0.3111111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Op1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Val", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op0", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["if", "(", "Op1", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Val", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op1", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerCONCAT_VECTORS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19234, "Length": 100, "Cover_Rate": 0.4830917874396135, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "arm_vector_mode_supported_p", "(", "enum", "machine_mode", "mode", ")", "{", "if", "(", "(", "mode", "==", "V2SImode", ")", "||", "(", "mode", "==", "V4HImode", ")", "||", "(", "mode", "==", "V8QImode", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "arm3", "Func": "arm_vector_mode_supported_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19235, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "op", ")", "!=", "MEM", ")", "return", "FALSE", ";", "addr", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "MEM", ")", "addr", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "switch", "(", "GET_CODE", "(", "addr", ")", ")", "{", "case", "PRE_DEC", ":", "case", "POST_INC", ":", "case", "PRE_MODIFY", ":", "case", "POST_MODIFY", ":", "return", "REGNO", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "==", "(", "unsigned", ")", "regno", ";", "default", ":", "return", "FALSE", ";", "}"], "ground_truth": ["}"], "File": "pdp11", "Func": "pushpop_regeq", "Target": "pdp11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 19236, "Length": 82, "Cover_Rate": 0.8631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>Subtarget", "::", "enablePostRAScheduler", "(", "CodeGenOpt", "::", "Level", "OptLevel", ",", "TargetSubtargetInfo", "::", "AntiDepBreakMode", "&", "Mode", ",", "RegClassVector", "&", "CriticalPathRCs", ")", "const", "{", "Mode", "=", "TargetSubtargetInfo", "::", "ANTIDEP_CRITICAL", ";", "CriticalPathRCs", ".", "clear", "(", ")", ";"], "ground_truth": ["CriticalPathRCs", ".", "push_back", "(", "has<ISA_LIT>64", "(", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ")", ";"], "File": "MipsSubtarget41", "Func": "enablePostRAScheduler", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19237, "Length": 49, "Cover_Rate": 0.8032786885245902, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PrologEpilogPass", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "NVPTXPrologEpilogPass (2)", "Func": "NVPTXPrologEpilogPass", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19238, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCStreamer", "*", "createMCStreamer", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "MCContext", "&", "Ctx", ",", "MCAsmBackend", "&", "MAB", ",", "raw_ostream", "&", "OS", ",", "MCCodeEmitter", "*", "Emitter", ",", "bool", "RelaxAll", ",", "bool", "NoExecStack", ")", "{", "if", "(", "Triple", "(", "TT", ")", ".", "isOSDarwin", "(", ")", ")", "return", "createMachOStreamer", "(", "Ctx", ",", "MAB", ",", "OS", ",", "Emitter", ",", "RelaxAll", ")", ";", "return", "createELFStreamer", "(", "Ctx", ",", "MAB", ",", "OS", ",", "Emitter", ",", "RelaxAll", ",", "NoExecStack", ")", ";"], "ground_truth": ["}"], "File": "PPCMCTargetDesc11", "Func": "createMCStreamer", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19239, "Length": 78, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AM", ".", "GV", "=", "GV", ";", "AM", ".", "GVOpFlags", "=", "STI", ".", "classifyGlobalReference", "(", "GV", ")", ";", "if", "(", "isGlobalStubReference", "(", "AM", ".", "GVOpFlags", ")", ")", "return", "false", ";", "if", "(", "isGlobalRelativeToPICBase", "(", "AM", ".", "GVOpFlags", ")", ")", "return", "false", ";", "if", "(", "STI", ".", "isPICStyleRIPRel", "(", ")", ")", "{", "assert", "(", "AM", ".", "Base", ".", "Reg", "==", "<NUM_LIT>", "&&", "AM", ".", "IndexReg", "==", "<NUM_LIT>", ")", ";", "AM", ".", "Base", ".", "Reg", "=", "<STR_LIT>", ";", "}", "const", "Register", "DefReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "DefReg", ")", ";", "unsigned", "NewOpc", "=", "getLeaOP", "(", "Ty", ",", "STI", ")", ";", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "NewOpc", ")", ")", ";"], "ground_truth": ["MachineInstrBuilder", "MIB", "(", "MF", ",", "I", ")", ";"], "File": "X86InstructionSelector1", "Func": "selectGlobalValue", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19240, "Length": 131, "Cover_Rate": 0.5435684647302904, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HasLEB128", "=", "true", ";", "SupportsDebugInformation", "=", "true", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "DwarfCFI", ";", "if", "(", "(", "T", ".", "getOS", "(", ")", "==", "Triple", "::", "OpenBSD", "||", "T", ".", "getOS", "(", ")", "==", "Triple", "::", "Bitrig", ")", "&&", "T", ".", "getArch", "(", ")", "==", "Triple", "::", "x86", ")", "Data64bitsDirective", "=", "nullptr", ";", "UseIntegratedAssembler", "=", "true", ";"], "ground_truth": ["}"], "File": "X86MCAsmInfo51", "Func": "X86ELFMCAsmInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19241, "Length": 57, "Cover_Rate": 0.4253731343283582, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetWasmStreamer", "::", "emitParam", "(", "MCSymbol", "*", "Symbol", ",", "ArrayRef", "<", "MVT", ">", "Types", ")", "{"], "ground_truth": ["}"], "File": "WebAssemblyTargetStreamer34", "Func": "emitParam", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19242, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "pat", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "<STR_LIT>", ")", ";", "pat", "=", "arc_unspec_offset", "(", "pat", ",", "ARC_UNSPEC_GOT", ")", ";", "pat", "=", "gen_rtx_SET", "(", "baseptr_rtx", ",", "pat", ")", ";", "emit_insn", "(", "pat", ")", ";"], "ground_truth": ["}"], "File": "arc6", "Func": "arc_finalize_pic", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 19243, "Length": 33, "Cover_Rate": 0.4714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_SIMD", "&&", "(", "mode", "==", "V4SImode", "||", "mode", "==", "V8HImode", "||", "mode", "==", "V16QImode", "||", "mode", "==", "V2DImode", "||", "mode", "==", "V2SImode", "||", "mode", "==", "V4HImode", "||", "mode", "==", "V8QImode", "||", "mode", "==", "V2SFmode", "||", "mode", "==", "V4SFmode", "||", "mode", "==", "V2DFmode", "||", "mode", "==", "V4HFmode", "||", "mode", "==", "V8HFmode", "||", "mode", "==", "V1DFmode", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "aarch643", "Func": "aarch64_vector_mode_supported_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19244, "Length": 64, "Cover_Rate": 0.8767123287671232, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "YamlIO", ".", "mapOptional", "(", "<STR_LIT>", ",", "MFI", ".", "HasRedZone", ")", ";"], "ground_truth": ["}"], "File": "AArch64MachineFunctionInfo1", "Func": "mapping", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19245, "Length": 12, "Cover_Rate": 0.48, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "EVT", ",", "<NUM_LIT>", ">", "SplitVTs", ";", "SmallVector", "<", "uint64_t", ",", "<NUM_LIT>", ">", "Offsets", ";", "ComputeValueVTs", "(", "TLI", ",", "DL", ",", "OrigArg", ".", "Ty", ",", "SplitVTs", ",", "&", "Offsets", ",", "<NUM_LIT>", ")", ";", "if", "(", "OrigArg", ".", "Ty", "->", "isVoidTy", "(", ")", ")", "return", "true", ";", "EVT", "VT", "=", "SplitVTs", "[", "<NUM_LIT>", "]", ";", "unsigned", "NumParts", "=", "TLI", ".", "getNumRegisters", "(", "Context", ",", "VT", ")", ";", "if", "(", "NumParts", "==", "<NUM_LIT>", ")", "{", "SplitArgs", ".", "emplace_back", "(", "OrigArg", ".", "Reg", ",", "VT", ".", "getTypeForEVT", "(", "Context", ")", ",", "OrigArg", ".", "Flags", ",", "OrigArg", ".", "IsFixed", ")", ";", "return", "true", ";", "}"], "ground_truth": ["SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "SplitRegs", ";"], "File": "X86CallLowering", "Func": "splitToValueTypes", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19246, "Length": 110, "Cover_Rate": 0.43137254901960786, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "_mm_unpackhi_pi32", "(", "__m64", "__m1", ",", "__m64", "__m2", ")", "{", "return", "(", "__m64", ")", "__builtin_ia32_punpckhdq", "(", "(", "__v2si", ")", "__m1", ",", "(", "__v2si", ")", "__m2", ")", ";"], "ground_truth": ["}"], "File": "mmintrin4", "Func": "_mm_unpackhi_pi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19247, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "MipsAsmParser78", "Func": "hasShortDelaySlot", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19248, "Length": 18, "Cover_Rate": 0.4186046511627907, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "<NUM_LIT>", ",", "Expr", ",", "MCFixupKind", "(", "<ISA_LIT>", "::", "fixup_MICROMIPS_PC16_S1", ")", ")", ")", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "MipsMCCodeEmitter (2)", "Func": "getBranchTargetOpValueMM", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19249, "Length": 36, "Cover_Rate": 0.34951456310679613, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "SelectThumbAddrModeRI5S1", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ")", "{"], "ground_truth": ["return", "SelectThumbAddrModeRI", "(", "N", ",", "Base", ",", "Offset", ",", "<NUM_LIT>", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectThumbAddrModeRI5S1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19250, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "&", "MI", "=", "*", "MII", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "{", "if", "(", "TII", "->", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ".", "TSFlags", "&", "<STR_LIT>", ")", "{", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "for", "(", "MachineRegisterInfo", "::", "def_instr_iterator", "It", "=", "MRI", "->", "def_instr_begin", "(", "Reg", ")", ",", "E", "=", "MRI", "->", "def_instr_end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "RemoveMI", "(", "&", "(", "*", "It", ")", ")", ";", "}", "}", "continue", ";", "}", "RegSeqInfo", "R<ISA_LIT>", "(", "*", "MRI", ",", "&", "MI", ")", ";", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["if", "(", "!", "areAllUsesSwizzeable", "(", "Reg", ")", ")", "continue", ";"], "File": "R600OptimizeVectorRegisters22", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19251, "Length": 128, "Cover_Rate": 0.3054892601431981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", ".", "isBundle", "(", ")", ")", "BundleIt", "=", "I", ";", "if", "(", "!", "MI", ".", "isInsideBundle", "(", ")", ")", "continue", ";", "bool", "InsertBeforeBundle", ";", "if", "(", "MI", ".", "isInlineAsm", "(", ")", ")", "InsertBeforeBundle", "=", "!", "hasWriteToReadDep", "(", "MI", ",", "*", "BundleIt", ",", "HRI", ")", ";", "else", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "InsertBeforeBundle", "=", "true", ";"], "ground_truth": ["else", "continue", ";"], "File": "TPCVLIWPacketizer", "Func": "unpacketizeSoloInstrs", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19252, "Length": 63, "Cover_Rate": 0.42, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCELFStreamer", "::", "EmitInstruction", "(", "Inst", ",", "STI", ")", ";", "MCContext", "&", "Context", "=", "getContext", "(", ")", ";", "const", "MCRegisterInfo", "*", "MCRegInfo", "=", "Context", ".", "getRegisterInfo", "(", ")", ";", "for", "(", "unsigned", "OpIndex", "=", "<NUM_LIT>", ";", "OpIndex", "<", "Inst", ".", "getNumOperands", "(", ")", ";", "++", "OpIndex", ")", "{", "const", "MCOperand", "&", "Op", "=", "Inst", ".", "getOperand", "(", "OpIndex", ")", ";", "if", "(", "!", "Op", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "RegInfoRecord", "->", "SetPhysRegUsed", "(", "Reg", ",", "MCRegInfo", ")", ";", "}", "createPendingLabelRelocs", "(", ")", ";"], "ground_truth": ["}"], "File": "MipsELFStreamer1", "Func": "EmitInstruction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19253, "Length": 94, "Cover_Rate": 0.8392857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "SMLoc", "Start", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "End", ";", "unsigned", "SegReg", "=", "<NUM_LIT>", ";", "unsigned", "Size", "=", "getIntelMemOperandSize", "(", "Tok", ".", "getString", "(", ")", ")", ";", "if", "(", "Size", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "assert", "(", "Tok", ".", "getString", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "X86AsmParser124", "Func": "ParseIntelMemOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19254, "Length": 73, "Cover_Rate": 0.32589285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "<NUM_LIT>", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "<ISA_LIT>ConstantPoolValue", "*", "CPV", "=", "new", "<ISA_LIT>ConstantPoolValue", "(", "MF", ".", "getFunction", "(", ")", ",", "<ISA_LIT>PCLabelIndex", ",", "<STR_LIT>", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{"], "File": "ARMISelLowering71", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19255, "Length": 114, "Cover_Rate": 0.35185185185185186, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "lowerRETURNADDR", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "verifyReturnAddressArgumentIsConstant", "(", "Op", ",", "DAG", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", "!=", "<NUM_LIT>", ")", "{", "DAG", ".", "getContext", "(", ")", "->", "emitError", "(", "<STR_LIT>", ")", ";", "return", "SDValue", "(", ")", ";", "}", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "unsigned", "RA", "=", "ABI", ".", "IsN64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["MFI", ".", "setReturnAddressIsTaken", "(", "true", ")", ";"], "File": "MipsISelLowering26", "Func": "lowerRETURNADDR", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19256, "Length": 116, "Cover_Rate": 0.7388535031847133, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "{", "EVT", "OpVT", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "if", "(", "OpVT", "==", "<STR_LIT>", "||", "OpVT", "==", "<STR_LIT>", ")", "return", "Subtarget", "->", "hasVLX", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "X86ISelDAGToDAG122", "Func": "isLegalMaskCompare", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19257, "Length": 66, "Cover_Rate": 0.5945945945945946, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "X86InstrInfo113", "Func": "hasUndefRegUpdate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19258, "Length": 330, "Cover_Rate": 0.5271565495207667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "struct", "mips_cpu_info", "*", "mips_default_arch", "(", "void", ")", "{", "unsigned", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "mips_cpu_info_table", ")", ";", "i", "++", ")", "if", "(", "strcmp", "(", "mips_cpu_info_table", "[", "i", "]", ".", "name", ",", "MIPS_CPU_STRING_DEFAULT", ")", "==", "<NUM_LIT>", ")", "return", "mips_cpu_info_table", "+", "i", ";"], "ground_truth": ["gcc_unreachable", "(", ")", ";"], "File": "mips", "Func": "mips_default_arch", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19259, "Length": 55, "Cover_Rate": 0.8088235294117647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Split", ".", "getNode", "(", ")", ")", "return", "Split", ";", "if", "(", "Subtarget", "->", "supportsAddressTopByteIgnored", "(", ")", "&&", "performTBISimplification", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DCI", ",", "DAG", ")", ")", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering (2)1", "Func": "performSTORECombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19260, "Length": 47, "Cover_Rate": 0.5529411764705883, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsConstantImm", "=", "evaluateConstantImm", "(", "Imm", ",", "VK", ")", ";"], "ground_truth": ["return", "IsConstantImm", "&&", "isShiftedInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "Imm", ")", "&&", "VK", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ";"], "File": "RISCVAsmParser16", "Func": "isSImm10Lsb0000", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19261, "Length": 29, "Cover_Rate": 0.6590909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "LRs", ".", "at", "(", "a", ")", ".", "hasNextUseBefore", "(", "pos", ",", "LRs", ".", "at", "(", "b", ")", ")", ";", "}", ")", ";"], "ground_truth": ["}"], "File": "RAInfo", "Func": "sortFurthestNextUse", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 19262, "Length": 24, "Cover_Rate": 0.36923076923076925, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vqshlq_m_n_sv4si", "(", "__inactive", ",", "__a", ",", "__imm", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vqshlq_m_n_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19263, "Length": 13, "Cover_Rate": 0.4482758620689655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setCalleeSavedFrameSize", "(", "unsigned", "bytes", ")", "{", "CalleeSavedFrameSize", "=", "bytes", ";"], "ground_truth": ["}"], "File": "M680x0MachineFunction", "Func": "setCalleeSavedFrameSize", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19264, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FrameID", "=", "MachineOutlinerTailCall", ";", "NumInstrsForCall", "=", "<NUM_LIT>", ";", "NumInstrsToCreateFrame", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "std", "::", "all_of", "(", "RepeatedSequenceLocs", ".", "begin", "(", ")", ",", "RepeatedSequenceLocs", ".", "end", "(", ")", ",", "DoesntNeedLRSave", ")", ")", "{", "CallID", "=", "MachineOutlinerNoLRSave", ";", "FrameID", "=", "MachineOutlinerNoLRSave", ";", "NumInstrsForCall", "=", "<NUM_LIT>", ";"], "ground_truth": ["NumInstrsToCreateFrame", "=", "<NUM_LIT>", ";"], "File": "AArch64InstrInfo35", "Func": "getOutlininingCandidateInfo", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19265, "Length": 52, "Cover_Rate": 0.3151515151515151, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>Target", "(", ")", "{", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "X", "(", "The<ISA_LIT>Target", ")", ";"], "ground_truth": ["}"], "File": "AVRTargetMachine2", "Func": "LLVMInitializeAVRTarget", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19266, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "makeReady", "(", "ready_set", "&", "ready", ",", "ablock", "*", "block", ")", "{", "ready_block", "rb", ";", "rb", ".", "block", "=", "block", ";", "if", "(", "PML", "&&", "block", "->", "MBB", ")", "{", "rb", ".", "criticality", "=", "PML", "->", "getCriticality", "(", "Criticalities", ",", "*", "block", "->", "MBB", ")", ";", "}", "else", "if", "(", "PML", ")", "{", "double", "maxCrit", "=", "<NUM_LIT>", ";", "for", "(", "ablocks", "::", "iterator", "i", "=", "block", "->", "SCC", ".", "begin", "(", ")", ",", "ie", "=", "block", "->", "SCC", ".", "end", "(", ")", ";", "i", "!=", "ie", ";", "i", "++", ")", "{", "if", "(", "!", "(", "*", "i", ")", "->", "MBB", ")", "continue", ";", "maxCrit", "=", "std", "::", "max", "(", "maxCrit", ",", "PML", "->", "getCriticality", "(", "Criticalities", ",", "*", "(", "*", "i", ")", "->", "MBB", ")", ")", ";", "}", "rb", ".", "criticality", "=", "maxCrit", ";", "}", "else", "{", "rb", ".", "criticality", "=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "PatmosFunctionSplitter", "Func": "makeReady", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 19267, "Length": 144, "Cover_Rate": 0.8421052631578947, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "xstormy16_address_cost", "(", "rtx", "x", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "addr_space_t", "as", "ATTRIBUTE_UNUSED", ",", "bool", "speed", "ATTRIBUTE_UNUSED", ")", "{"], "ground_truth": ["return", "(", "CONST_INT_P", "(", "x", ")", "?", "<NUM_LIT>", ":", "GET_CODE", "(", "x", ")", "==", "PLUS", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";"], "File": "stormy16", "Func": "xstormy16_address_cost", "Target": "stormy16", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19268, "Length": 41, "Cover_Rate": 0.9761904761904762, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "Instruction", "::", "GetElementPtr", ":", "return", "Builder", ".", "CreateGEP", "(", "cast", "<", "GEPOperator", ">", "(", "C", ")", "->", "getSourceElementType", "(", ")", ",", "NewOperands", "[", "<NUM_LIT>", "]", ",", "makeArrayRef", "(", "&", "NewOperands", "[", "<NUM_LIT>", "]", ",", "NumOperands", "-", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "cast", "<", "GEPOperator", ">", "(", "C", ")", "->", "isInBounds", "(", ")", ")", ";", "case", "Instruction", "::", "Select", ":", "return", "Builder", ".", "CreateSelect", "(", "NewOperands", "[", "<NUM_LIT>", "]", ",", "NewOperands", "[", "<NUM_LIT>", "]", ",", "NewOperands", "[", "<NUM_LIT>", "]", ")", ";", "default", ":", "if", "(", "Instruction", "::", "isBinaryOp", "(", "Opcode", ")", ")", "{", "return", "Builder", ".", "CreateBinOp", "(", "Instruction", "::", "BinaryOps", "(", "C", "->", "getOpcode", "(", ")", ")", ",", "NewOperands", "[", "<NUM_LIT>", "]", ",", "NewOperands", "[", "<NUM_LIT>", "]", ")", ";", "}", "if", "(", "Instruction", "::", "isCast", "(", "Opcode", ")", ")", "{", "return", "Builder", ".", "CreateCast", "(", "Instruction", "::", "CastOps", "(", "C", "->", "getOpcode", "(", ")", ")", ",", "NewOperands", "[", "<NUM_LIT>", "]", ",", "C", "->", "getType", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "NVPTXGenericToNVVM15", "Func": "remapConstantExpr", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19269, "Length": 160, "Cover_Rate": 0.34408602150537637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "sz", ";", "sz", "=", "op", "->", "getNumOperands", "(", ")", ";"], "ground_truth": ["out", "=", "op", "->", "getOperand", "(", "sz", "-", "<NUM_LIT>", ")", ";"], "File": "TMS320C64XSelector", "Func": "bounce_predicate", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 19270, "Length": 22, "Cover_Rate": 0.4888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "X", "(", "The<ISA_LIT>Target", ")", ";"], "ground_truth": ["}"], "File": "OpenRISCTargetMachine", "Func": "LLVMInitializeOpenRISCTarget", "Target": "OpenRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19271, "Length": 10, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isLegalAddressingMode", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ",", "unsigned", "AS", ",", "Instruction", "*", "I", ")", "const", "{", "if", "(", "AM", ".", "Scale", ")", "return", "false", ";", "if", "(", "AM", ".", "BaseGV", "&&", "AM", ".", "HasBaseReg", ")", "return", "false", ";"], "ground_truth": ["if", "(", "AM", ".", "BaseGV", ")", "return", "AM", ".", "BaseOffs", "==", "<NUM_LIT>", ";"], "File": "Z80ISelLowering2", "Func": "isLegalAddressingMode", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19272, "Length": 63, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "DataLayout", ";"], "ground_truth": ["}"], "File": "OR1KTargetMachine", "Func": "getTargetData", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19273, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "HasSIMD128", "(", "false", ")", ",", "HasAtomics", "(", "false", ")", ",", "HasNontrappingFPToInt", "(", "false", ")", ",", "HasSignExt", "(", "false", ")", ",", "CPUString", "(", "CPU", ")", ",", "TargetTriple", "(", "TT", ")", ",", "FrameLowering", "(", ")", ",", "InstrInfo", "(", "initializeSubtargetDependencies", "(", "FS", ")", ")", ",", "TSInfo", "(", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", "{"], "ground_truth": ["}"], "File": "WebAssemblySubtarget21", "Func": "WebAssemblySubtarget", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19274, "Length": 93, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "TexHandleDef", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "{", "const", "<ISA_LIT>TargetMachine", "&", "TM", "=", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "&", ">", "(", "MF", ".", "getTarget", "(", ")", ")", ";", "if", "(", "TM", ".", "getDrvInterface", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "false", ";", "}", "assert", "(", "TexHandleDef", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isSymbol", "(", ")", "&&", "<STR_LIT>", ")", ";", "StringRef", "Sym", "=", "TexHandleDef", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSymbolName", "(", ")", ";", "std", "::", "string", "ParamBaseName", "=", "MF", ".", "getName", "(", ")", ";", "ParamBaseName", "+=", "<STR_LIT>", ";", "assert", "(", "Sym", ".", "startswith", "(", "ParamBaseName", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["unsigned", "Param", "=", "atoi", "(", "Sym", ".", "data", "(", ")", "+", "ParamBaseName", ".", "size", "(", ")", ")", ";"], "File": "NVPTXReplaceImageHandles1", "Func": "findIndexForHandle", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19275, "Length": 122, "Cover_Rate": 0.3177083333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "*", "group_end", ")", "can_issue_more", "=", "<NUM_LIT>", ";", "if", "(", "can_issue_more", "&&", "!", "is_branch_slot_insn", "(", "next_insn", ")", ")", "can_issue_more", "--", ";", "if", "(", "rs6000_tune", "==", "PROCESSOR_POWER6", "||", "rs6000_tune", "==", "PROCESSOR_POWER7", "||", "rs6000_tune", "==", "PROCESSOR_POWER8", ")", "{", "nop", "=", "gen_group_ending_nop", "(", ")", ";", "emit_insn_before", "(", "nop", ",", "next_insn", ")", ";", "can_issue_more", "=", "<NUM_LIT>", ";", "}", "else", "while", "(", "can_issue_more", ">", "<NUM_LIT>", ")", "{", "nop", "=", "gen_nop", "(", ")", ";", "emit_insn_before", "(", "nop", ",", "next_insn", ")", ";", "can_issue_more", "--", ";", "}", "*", "group_end", "=", "true", ";", "return", "<NUM_LIT>", ";", "}", "if", "(", "rs6000_sched_insert_nops", "<", "sched_finish_regroup_exact", ")", "{", "int", "n_nops", "=", "rs6000_sched_insert_nops", ";", "if", "(", "can_issue_more", "==", "<NUM_LIT>", ")", "can_issue_more", "=", "issue_rate", ";", "can_issue_more", "--", ";", "if", "(", "can_issue_more", "==", "<NUM_LIT>", ")", "{", "can_issue_more", "=", "issue_rate", "-", "<NUM_LIT>", ";", "(", "*", "group_count", ")", "++", ";", "end", "=", "true", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "issue_rate", ";", "i", "++", ")", "{", "group_insns", "[", "i", "]", "=", "<NUM_LIT>", ";", "}", "}", "while", "(", "n_nops", ">", "<NUM_LIT>", ")", "{", "nop", "=", "gen_nop", "(", ")", ";", "emit_insn_before", "(", "nop", ",", "next_insn", ")", ";", "if", "(", "can_issue_more", "==", "issue_rate", "-", "<NUM_LIT>", ")", "end", "=", "false", ";", "can_issue_more", "--", ";", "if", "(", "can_issue_more", "==", "<NUM_LIT>", ")", "{", "can_issue_more", "=", "issue_rate", "-", "<NUM_LIT>", ";", "(", "*", "group_count", ")", "++", ";", "end", "=", "true", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "issue_rate", ";", "i", "++", ")", "{", "group_insns", "[", "i", "]", "=", "<NUM_LIT>", ";", "}", "}", "n_nops", "--", ";", "}", "can_issue_more", "++", ";", "*", "group_end", "=", "(", "end", "||", "(", "can_issue_more", "==", "<NUM_LIT>", "&&", "!", "is_branch_slot_insn", "(", "next_insn", ")", ")", "||", "(", "can_issue_more", "<=", "<NUM_LIT>", "&&", "is_cracked_insn", "(", "next_insn", ")", ")", "||", "(", "can_issue_more", "<", "issue_rate", "&&", "insn_terminates_group_p", "(", "next_insn", ",", "previous_group", ")", ")", ")", ";", "if", "(", "*", "group_end", "&&", "end", ")", "(", "*", "group_count", ")", "--", ";"], "ground_truth": ["if", "(", "sched_verbose", ">", "<NUM_LIT>", ")", "fprintf", "(", "dump", ",", "<STR_LIT>", ",", "*", "group_count", ",", "can_issue_more", ")", ";"], "File": "rs6000", "Func": "force_new_group", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19276, "Length": 322, "Cover_Rate": 0.71875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isSigned", "=", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "N", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "EVT", "ArgVT", "=", "N", "->", "getOperand", "(", "i", ")", ".", "getValueType", "(", ")", ";", "Type", "*", "ArgTy", "=", "ArgVT", ".", "getTypeForEVT", "(", "*", "Context", ")", ";", "Entry", ".", "Node", "=", "N", "->", "getOperand", "(", "i", ")", ";", "Entry", ".", "Ty", "=", "ArgTy", ";", "Entry", ".", "isSExt", "=", "isSigned", ";", "Entry", ".", "isZExt", "=", "!", "isSigned", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "return", "Args", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "getDivRemArgList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19277, "Length": 120, "Cover_Rate": 0.6417112299465241, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "v850_reg_ok_for_base_p", "(", "const_rtx", "reg", ",", "bool", "strict_p", ")", "{", "if", "(", "strict_p", ")", "{", "return", "REGNO_OK_FOR_BASE_P", "(", "REGNO", "(", "reg", ")", ")", ";", "}", "else", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "v850", "Func": "v850_reg_ok_for_base_p", "Target": "v850", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 19278, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "combineCCMask", "(", "CCReg", ",", "CCValidVal", ",", "CCMaskVal", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getTargetConstant", "(", "CCValidVal", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getTargetConstant", "(", "CCMaskVal", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ")", ",", "CCReg", ")", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "SystemZISelLowering (2)2", "Func": "combineSELECT_CCMASK", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19279, "Length": 80, "Cover_Rate": 0.43243243243243246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", "(", "getSTI", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "hasPackedD16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19280, "Length": 9, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "maxStoresPerMemset", "=", "maxStoresPerMemsetOptSize", "=", "<NUM_LIT>", ";", "maxStoresPerMemmove", "=", "maxStoresPerMemmoveOptSize", "=", "maxStoresPerMemcpy", "=", "maxStoresPerMemcpyOptSize", "=", "<NUM_LIT>", ";", "setTargetDAGCombine", "(", "<STR_LIT>", ")", ";", "setTargetDAGCombine", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["setMinFunctionAlignment", "(", "<NUM_LIT>", ")", ";"], "File": "XCoreISelLowering7", "Func": "XCoreTargetLowering", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19281, "Length": 238, "Cover_Rate": 0.3678516228748068, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFObjectWriter", "(", "Triple", "::", "OSType", "OSType", ")", ":", "MCELFObjectTargetWriter", "(", "false", ",", "OSType", ",", "ELF", "::", "EM_MBLAZE", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "MBlazeAsmBackend2", "Func": "MBlazeELFObjectWriter", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19282, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TM", ".", "getMCAsmInfo", "(", ")", "->", "getExceptionHandlingType", "(", ")", "!=", "ExceptionHandling", "::", "<ISA_LIT>", ")", "return", "TargetLoweringObjectFileELF", "::", "getTTypeGlobalReference", "(", "GV", ",", "Encoding", ",", "TM", ",", "MMI", ",", "Streamer", ")", ";", "assert", "(", "Encoding", "==", "DW_EH_PE_absptr", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "MCSymbolRefExpr", "::", "create", "(", "TM", ".", "getSymbol", "(", "GV", ")", ",", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TARGET2", ",", "getContext", "(", ")", ")", ";"], "File": "ARMTargetObjectFile (2)1", "Func": "getTTypeGlobalReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19283, "Length": 62, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", ".", "getCalleeSavedInfo", "(", ")", ";", "for", "(", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "::", "const_iterator", "I", "=", "CSI", ".", "begin", "(", ")", ",", "E", "=", "CSI", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "int64_t", "Offset", "=", "MFI", ".", "getObjectOffset", "(", "I", "->", "getFrameIdx", "(", ")", ")", ";", "unsigned", "Reg", "=", "I", "->", "getReg", "(", ")", ";", "unsigned", "DReg", "=", "MRI", "->", "getDwarfRegNum", "(", "Reg", ",", "true", ")", ";", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "DReg", ",", "Offset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "}", "}", "if", "(", "hasFP", "(", "MF", ")", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";"], "ground_truth": ["}"], "File": "Mips16FrameLowering21", "Func": "emitPrologue", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19284, "Length": 167, "Cover_Rate": 0.4360313315926893, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "Op", ")", ";", "const", "char", "*", "Sym", "=", "cast", "<", "ExternalSymbolSDNode", ">", "(", "Op", ")", "->", "getSymbol", "(", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getTargetExternalSymbol", "(", "Sym", ",", "getPointerTy", "(", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ",", "Result", ")", ";"], "File": "MSP430ISelLowering11", "Func": "LowerExternalSymbol", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19285, "Length": 53, "Cover_Rate": 0.7571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "target", ",", "op0", ",", "addr_helper", ",", "target", ")", ";", "if", "(", "!", "pat", ")", "return", "NULL_RTX", ";", "emit_move_insn", "(", "addr_helper", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ";", "emit_move_insn", "(", "target", ",", "op1", ")", ";"], "ground_truth": ["emit_insn", "(", "pat", ")", ";"], "File": "nds32-intrinsic", "Func": "nds32_expand_scw_builtin", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19286, "Length": 46, "Cover_Rate": 0.3357664233576642, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setRoadEnd", "(", "unsigned", "roadEnd", ")", "{"], "ground_truth": ["RoadEnd", "=", "roadEnd", ";"], "File": "TVMStackBlockInfo", "Func": "setRoadEnd", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19287, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>AddressSanitizer32", "(", ")", "override", "{"], "ground_truth": ["}"], "File": "X86AsmInstrumentation", "Func": "~X86AddressSanitizer32", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19288, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTargetMachine", "<", "<ISA_LIT>64TargetMachine", ">", "B", "(", "getThe<ISA_LIT>64Target", "(", ")", ")", ";"], "ground_truth": ["RegisterTargetMachine", "<", "<ISA_LIT>64TargetMachine", ">", "C", "(", "getThe<ISA_LIT>64LETarget", "(", ")", ")", ";"], "File": "PPCTargetMachine74", "Func": "LLVMInitializePowerPCTarget", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19289, "Length": 22, "Cover_Rate": 0.36666666666666664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "must_link", "(", ")", "&&", "(", "cfun", "->", "machine", "->", "callee_saved_reg_size", "==", "<NUM_LIT>", ")", ")", "{", "insn", "=", "emit_insn", "(", "gen_link", "(", "gen_rtx_REG", "(", "Pmode", ",", "FT32_R13", ")", ",", "GEN_INT", "(", "-", "cfun", "->", "machine", "->", "size_for_adjusting_sp", ")", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "return", ";", "}", "if", "(", "optimize_size", ")", "{", "for", "(", "regno", "=", "FIRST_PSEUDO_REGISTER", ";", "regno", "--", ">", "<NUM_LIT>", ";", ")", "{", "if", "(", "!", "fixed_regs", "[", "regno", "]", "&&", "!", "call_used_regs", "[", "regno", "]", "&&", "df_regs_ever_live_p", "(", "regno", ")", ")", "{", "rtx", "preg", "=", "gen_rtx_REG", "(", "Pmode", ",", "regno", ")", ";", "emit_insn", "(", "gen_call_prolog", "(", "preg", ")", ")", ";", "break", ";", "}", "}", "}", "else", "{", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "{", "if", "(", "!", "fixed_regs", "[", "regno", "]", "&&", "df_regs_ever_live_p", "(", "regno", ")", "&&", "!", "call_used_regs", "[", "regno", "]", ")", "{", "insn", "=", "emit_insn", "(", "gen_movsi_push", "(", "gen_rtx_REG", "(", "Pmode", ",", "regno", ")", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}", "}", "}", "if", "(", "cfun", "->", "machine", "->", "size_for_adjusting_sp", ">=", "<NUM_LIT>", ")", "{", "error", "(", "<STR_LIT>", ")", ";", "return", ";", "}", "if", "(", "must_link", "(", ")", ")", "{", "insn", "=", "emit_insn", "(", "gen_link", "(", "gen_rtx_REG", "(", "Pmode", ",", "FT32_FP", ")", ",", "GEN_INT", "(", "-", "cfun", "->", "machine", "->", "size_for_adjusting_sp", ")", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "cfun", "->", "machine", "->", "size_for_adjusting_sp", ">", "<NUM_LIT>", ")", "{"], "ground_truth": ["int", "adj", "=", "cfun", "->", "machine", "->", "size_for_adjusting_sp", ";"], "File": "ft324", "Func": "ft32_expand_prologue", "Target": "ft32", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 19290, "Length": 255, "Cover_Rate": 0.6115107913669064, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "<STR_LIT>", "(", "<STR_LIT>", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ";"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "NVPTXISelLowering11", "Func": "getSetCCResultType", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19291, "Length": 23, "Cover_Rate": 0.5897435897435898, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BlockPosition", "(", "unsigned", "InitialLogAlignment", ")", ":", "KnownBits", "(", "InitialLogAlignment", ")", "{"], "ground_truth": ["}"], "File": "SystemZLongBranch", "Func": "BlockPosition", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19292, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "EmitARM64WinCFIAddFP", "(", "unsigned", "Size", ")", "override", "{", "OS", "<<", "<STR_LIT>", "<<", "Size", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "AArch64ELFStreamer19", "Func": "EmitARM64WinCFIAddFP", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19293, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCCodeEmitter", "*", "llvm", "::", "create<ISA_LIT>MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "MCII", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "<ISA_LIT>MCCodeEmitter", "(", "MCII", ")", ";"], "ground_truth": ["}"], "File": "SPIRVMCCodeEmitter", "Func": "createSPIRVMCCodeEmitter", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19294, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "auto", "&", "Modifier", "=", "std", "::", "find_if", "(", "std", "::", "begin", "(", "ModifierNames", ")", ",", "std", "::", "end", "(", "ModifierNames", ")", ",", "[", "this", "]", "(", "ModifierEntry", "const", "&", "Mod", ")", "{", "return", "Mod", ".", "VariantKind", "==", "Kind", ";", "}", ")", ";", "if", "(", "Modifier", "!=", "std", "::", "end", "(", "ModifierNames", ")", ")", "{", "return", "Modifier", "->", "Spelling", ";"], "ground_truth": ["}"], "File": "MOSMCExpr", "Func": "getName", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19295, "Length": 61, "Cover_Rate": 0.8133333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "_mm512_reduce_mul_epi64", "(", "__m512i", "__A", ")", "{", "__MM512_REDUCE_OP", "(", "*", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_reduce_mul_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19296, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TM", "->", "getSubtarget", "<", "<ISA_LIT>GenSubtargetInfo", ">", "(", ")", ".", "createDFAPacketizer", "(", "II", ")", ";"], "ground_truth": ["}"], "File": "HexagonInstrInfo74", "Func": "CreateTargetScheduleState", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19297, "Length": 16, "Cover_Rate": 0.32653061224489793, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Valid", ";", "StringRef", "Name", "(", "SysReg", ".", "Data", ",", "SysReg", ".", "Length", ")", ";"], "ground_truth": ["uint32_t", "Bits", "=", "<STR_LIT>", "(", ")", ".", "fromString", "(", "Name", ",", "Valid", ")", ";"], "File": "AArch64AsmParser13", "Func": "addMSRPStateOperands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19298, "Length": 29, "Cover_Rate": 0.4461538461538462, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "bool", "IsSampler", "(", "const", "Type", "*", "T", ")", "{", "return", "GetOpaqueType", "(", "T", ")", "==", "Sampler", ";"], "ground_truth": ["}"], "File": "HSAILOpaqueTypes", "Func": "IsSampler", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19299, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__a", "-", "__b", ";", "return", "(", "float32x4_t", ")", "__builtin_neon_vsubv4sf", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vsubq_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19300, "Length": 17, "Cover_Rate": 0.6538461538461539, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "gen_rtx_REG", "(", "mode", ",", "NDS32_GPR_RET_FIRST_REGNUM", ")", ";"], "ground_truth": ["}"], "File": "nds322", "Func": "nds32_libcall_value", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19301, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HasFSGSBase", "=", "false", ";", "HasLZCNT", "=", "false", ";", "HasBMI", "=", "false", ";", "HasBMI2", "=", "false", ";", "HasRTM", "=", "false", ";", "HasHLE", "=", "false", ";", "HasERI", "=", "false", ";", "HasCDI", "=", "false", ";", "HasPFI", "=", "false", ";", "HasDQI", "=", "false", ";", "HasBWI", "=", "false", ";", "HasVLX", "=", "false", ";", "HasADX", "=", "false", ";", "HasSHA", "=", "false", ";", "HasSGX", "=", "false", ";", "HasPRFCHW", "=", "false", ";", "HasRDSEED", "=", "false", ";", "HasSMAP", "=", "false", ";"], "ground_truth": ["IsBTMemSlow", "=", "false", ";"], "File": "X86Subtarget106", "Func": "initializeEnvironment", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19302, "Length": 76, "Cover_Rate": 0.3584905660377358, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MaxCSFI", "=", "CSI", "[", "CSI", ".", "size", "(", ")", "-", "<NUM_LIT>", "]", ".", "getFrameIdx", "(", ")", ";", "}", "unsigned", "FrameReg", ";", "if", "(", "FrameIndex", ">=", "MinCSFI", "&&", "FrameIndex", "<=", "MaxCSFI", ")", "FrameReg", "=", "<STR_LIT>", ";", "else", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "Subtarget", ".", "getFrameLowering", "(", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "{", "FrameReg", "=", "<STR_LIT>", ";", "}", "else", "{", "if", "(", "(", "MI", ".", "getNumOperands", "(", ")", ">", "OpNo", "+", "<NUM_LIT>", ")", "&&", "MI", ".", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "FrameReg", "=", "MI", ".", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "else", "FrameReg", "=", "<STR_LIT>", ";", "}", "}", "int64_t", "Offset", ";", "bool", "IsKill", "=", "false", ";", "Offset", "=", "SPOffset", "+", "(", "int64_t", ")", "StackSize", ";", "Offset", "+=", "MI", ".", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "Offset", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ")", ";", "if", "(", "!", "MI", ".", "isDebugValue", "(", ")", "&&", "!", "<ISA_LIT>16InstrInfo", "::", "validImmediate", "(", "MI", ".", "getOpcode", "(", ")", ",", "FrameReg", ",", "Offset", ")", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "II", "->", "getDebugLoc", "(", ")", ";", "unsigned", "NewImm", ";", "const", "<ISA_LIT>16InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "<ISA_LIT>16InstrInfo", "*", ">", "(", "Subtarget", ".", "getInstrInfo", "(", ")", ")", ";", "FrameReg", "=", "TII", ".", "loadImmediate", "(", "FrameReg", ",", "Offset", ",", "MBB", ",", "II", ",", "DL", ",", "NewImm", ")", ";", "Offset", "=", "SignExtend64", "<", "<NUM_LIT>", ">", "(", "NewImm", ")", ";", "IsKill", "=", "true", ";", "}", "MI", ".", "getOperand", "(", "OpNo", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ",", "false", ",", "IsKill", ")", ";", "MI", ".", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";"], "ground_truth": ["}"], "File": "Mips16RegisterInfo4", "Func": "eliminateFI", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19303, "Length": 297, "Cover_Rate": 0.7315270935960592, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fixed_regs", "[", "i", "]", "=", "<NUM_LIT>", ";", "call_used_regs", "[", "i", "]", "=", "<NUM_LIT>", ";", "}", "}", "if", "(", "!", "TARGET_SVE", ")", "for", "(", "i", "=", "P0_REGNUM", ";", "i", "<=", "P15_REGNUM", ";", "i", "++", ")", "{", "fixed_regs", "[", "i", "]", "=", "<NUM_LIT>", ";", "call_used_regs", "[", "i", "]", "=", "<NUM_LIT>", ";", "}"], "ground_truth": ["CLEAR_HARD_REG_BIT", "(", "operand_reg_set", ",", "FFR_REGNUM", ")", ";"], "File": "aarch64", "Func": "aarch64_conditional_register_usage", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19304, "Length": 57, "Cover_Rate": 0.4418604651162791, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "<STR_LIT>", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "JITInfo", "(", "*", "this", ")", ",", "STTI", "(", "&", "TLInfo", ")", ",", "VTTI", "(", "&", "TLInfo", ")", "{"], "ground_truth": ["}"], "File": "X86TargetMachine106", "Func": "X86_32TargetMachine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19305, "Length": 41, "Cover_Rate": 0.3037037037037037, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "TargetOpcode", "::", "G_MEMCPY", ":", "case", "TargetOpcode", "::", "G_MEMMOVE", ":", "case", "TargetOpcode", "::", "G_MEMSET", ":", "{", "unsigned", "MaxLen", "=", "<NUM_LIT>", ";", "if", "(", "Helper", ".", "tryCombineMemCpyFamily", "(", "MI", ",", "MaxLen", ")", ")", "return", "true", ";", "if", "(", "Opc", "==", "TargetOpcode", "::", "G_MEMSET", ")", "return", "llvm", "::", "<ISA_LIT>GISelUtils", "::", "tryEmitBZero", "(", "MI", ",", "B", ",", "EnableMinSize", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AArch64O0PreLegalizerCombiner", "Func": "combine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19306, "Length": 60, "Cover_Rate": 0.3448275862068966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Op", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "PPCISelLowering (2)", "Func": "LowerTRUNCATE", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19307, "Length": 25, "Cover_Rate": 0.423728813559322, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "getRestoreBasePointerOffset", "(", ")", "const", "{"], "ground_truth": ["return", "RestoreBasePointerOffset", ";"], "File": "M680x0MachineFunction", "Func": "getRestoreBasePointerOffset", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19308, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>MachineFunctionInfo", "(", "MachineFunction", "&", "MF", ")", "{"], "ground_truth": ["}"], "File": "TMS320C64XMachineFunctionInfo", "Func": "TMS320C64XMachineFunctionInfo", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 19309, "Length": 9, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Op", "=", "std", "::", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "k_ShiftedImmediate", ")", ";", "Op", "->", "RegShiftedImm", ".", "ShiftTy", "=", "ShTy", ";", "Op", "->", "RegShiftedImm", ".", "SrcReg", "=", "SrcReg", ";"], "ground_truth": ["Op", "->", "RegShiftedImm", ".", "ShiftImm", "=", "ShiftImm", ";"], "File": "ARMAsmParser (2)3", "Func": "CreateShiftedImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19310, "Length": 37, "Cover_Rate": 0.4625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Segment", "=", "DAG", ".", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "EVT", "MaskVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "Index", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ")", ";", "SDValue", "MaskInReg", "=", "DAG", ".", "getConstant", "(", "~", "<NUM_LIT>", ",", "MaskVT", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "MaskVT", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["SDValue", "Ops", "[", "]", "=", "{", "Base", ",", "Scale", ",", "Index", ",", "Disp", ",", "Segment", ",", "MaskInReg", ",", "Src", ",", "Chain", "}", ";"], "File": "X86ISelLowering163", "Func": "getScatterNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19311, "Length": 78, "Cover_Rate": 0.39195979899497485, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMISelLowering131", "Func": "LowerFP_TO_INT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19312, "Length": 37, "Cover_Rate": 0.33636363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "*", "I8", "=", "Type", "::", "getInt8Ty", "(", "Ctx", ")", ";", "FunctionType", "*", "FnType", "=", "FunctionType", "::", "get", "(", "Type", "::", "getVoidTy", "(", "Ctx", ")", ",", "{", "Type", "::", "getInt8PtrTy", "(", "Ctx", ")", ",", "I8", ",", "Arg", ".", "getType", "(", ")", "}", ",", "false", ")", ";", "Constant", "*", "Fn", "=", "F", ".", "getParent", "(", ")", "->", "getOrInsertFunction", "(", "GetArgumentSymbolName", "(", "Arg", ")", ",", "FnType", ")", ";", "Value", "*", "ArgName", "=", "CreateStringPtr", "(", "BB", ",", "Arg", ".", "getName", "(", ")", ")", ";", "Value", "*", "Args", "[", "]", "=", "{", "ArgName", ",", "ConstantInt", "::", "get", "(", "I8", ",", "Arg", ".", "getArgNo", "(", ")", ")", ",", "&", "Arg", "}", ";", "CallInst", "::", "Create", "(", "Fn", ",", "Args", ",", "<STR_LIT>", ",", "&", "BB", ")", ";"], "ground_truth": ["}"], "File": "SNESInstrumentFunctions", "Func": "BuildArgument", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19313, "Length": 122, "Cover_Rate": 0.782051282051282, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "bool", "isPromotedToDotNew", "(", ")", "const", "{", "return", "PromotedToDotNew", ";"], "ground_truth": ["}"], "File": "HexagonVLIWPacketizer13", "Func": "isPromotedToDotNew", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19314, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "static", "const", "unsigned", "OpTable", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "=", "{", "{", "<STR_LIT>", "::", "src0_X", ",", "<STR_LIT>", "::", "src0_sel_X", "}", ",", "{", "<STR_LIT>", "::", "src0_Y", ",", "<STR_LIT>", "::", "src0_sel_Y", "}", ",", "{", "<STR_LIT>", "::", "src0_Z", ",", "<STR_LIT>", "::", "src0_sel_Z", "}", ",", "{", "<STR_LIT>", "::", "src0_W", ",", "<STR_LIT>", "::", "src0_sel_W", "}", ",", "{", "<STR_LIT>", "::", "src1_X", ",", "<STR_LIT>", "::", "src1_sel_X", "}", ",", "{", "<STR_LIT>", "::", "src1_Y", ",", "<STR_LIT>", "::", "src1_sel_Y", "}", ",", "{", "<STR_LIT>", "::", "src1_Z", ",", "<STR_LIT>", "::", "src1_sel_Z", "}", ",", "{", "<STR_LIT>", "::", "src1_W", ",", "<STR_LIT>", "::", "src1_sel_W", "}", ",", "}", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "<", "<NUM_LIT>", ";", "j", "++", ")", "{", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "getOperandIdx", "(", "MI", ".", "getOpcode", "(", ")", ",", "OpTable", "[", "j", "]", "[", "<NUM_LIT>", "]", ")", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "<STR_LIT>", ")", "{", "MachineOperand", "&", "Sel", "=", "MI", ".", "getOperand", "(", "getOperandIdx", "(", "MI", ".", "getOpcode", "(", ")", ",", "OpTable", "[", "j", "]", "[", "<NUM_LIT>", "]", ")", ")", ";", "Result", ".", "push_back", "(", "std", "::", "make_pair", "(", "&", "MO", ",", "Sel", ".", "getImm", "(", ")", ")", ")", ";", "continue", ";", "}", "}", "return", "Result", ";", "}", "static", "const", "unsigned", "OpTable", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "=", "{", "{", "<STR_LIT>", "::", "src0", ",", "<STR_LIT>", "::", "src0_sel", "}", ",", "{", "<STR_LIT>", "::", "src1", ",", "<STR_LIT>", "::", "src1_sel", "}", ",", "{", "<STR_LIT>", "::", "src2", ",", "<STR_LIT>", "::", "src2_sel", "}", ",", "}", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "<", "<NUM_LIT>", ";", "j", "++", ")", "{", "int", "SrcIdx", "=", "getOperandIdx", "(", "MI", ".", "getOpcode", "(", ")", ",", "OpTable", "[", "j", "]", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "SrcIdx", "<", "<NUM_LIT>", ")", "break", ";", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "SrcIdx", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";"], "ground_truth": ["if", "(", "Reg", "==", "<STR_LIT>", ")", "{"], "File": "R600InstrInfo10", "Func": "getSrcs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19315, "Length": 329, "Cover_Rate": 0.5864527629233511, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "DAG", ".", "getTargetConstantPool", "(", "CP", "->", "getConstVal", "(", ")", ",", "PtrVT", ",", "CP", "->", "getAlignment", "(", ")", ",", "CP", "->", "getOffset", "(", ")", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getTargetConstantPool", "(", "CP", "->", "getConstVal", "(", ")", ",", "PtrVT", ",", "CP", "->", "getAlignment", "(", ")", ",", "CP", "->", "getOffset", "(", ")", ",", "<STR_LIT>", "|", "MO_NC", ")", ",", "DAG", ".", "getTargetConstantPool", "(", "CP", "->", "getConstVal", "(", ")", ",", "PtrVT", ",", "CP", "->", "getAlignment", "(", ")", ",", "CP", "->", "getOffset", "(", ")", ",", "<STR_LIT>", "|", "MO_NC", ")", ",", "DAG", ".", "getTargetConstantPool", "(", "CP", "->", "getConstVal", "(", ")", ",", "PtrVT", ",", "CP", "->", "getAlignment", "(", ")", ",", "CP", "->", "getOffset", "(", ")", ",", "<STR_LIT>", "|", "MO_NC", ")", ")", ";", "}", "else", "{", "SDValue", "Hi", "=", "DAG", ".", "getTargetConstantPool", "(", "CP", "->", "getConstVal", "(", ")", ",", "PtrVT", ",", "CP", "->", "getAlignment", "(", ")", ",", "CP", "->", "getOffset", "(", ")", ",", "<STR_LIT>", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getTargetConstantPool", "(", "CP", "->", "getConstVal", "(", ")", ",", "PtrVT", ",", "CP", "->", "getAlignment", "(", ")", ",", "CP", "->", "getOffset", "(", ")", ",", "<STR_LIT>", "|", "<STR_LIT>", ")", ";", "SDValue", "ADRP", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "Hi", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "ADRP", ",", "Lo", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering (2)", "Func": "LowerConstantPool", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19316, "Length": 224, "Cover_Rate": 0.6037735849056604, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "operands", "[", "i", "]", ")", "==", "MEM", "&&", "(", "t", "==", "'b'", "||", "t", "==", "'t'", ")", ")", "{", "rtx", "sym", ",", "n", ",", "r", ";", "int", "u", ";", "sym", "=", "XEXP", "(", "operands", "[", "i", "]", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "sym", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "sym", ",", "<NUM_LIT>", ")", ")", "==", "UNSPEC", ")", "sym", "=", "XVECEXP", "(", "XEXP", "(", "sym", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "t", "==", "'b'", ")", "{", "r", "=", "mep_tp_rtx", "(", ")", ";", "u", "=", "UNS_TPREL", ";", "}", "else", "{", "r", "=", "mep_gp_rtx", "(", ")", ";", "u", "=", "UNS_GPREL", ";", "}", "n", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "sym", ")", ",", "u", ")", ";", "n", "=", "gen_rtx_CONST", "(", "Pmode", ",", "n", ")", ";", "n", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "r", ",", "n", ")", ";", "operands", "[", "i", "]", "=", "replace_equiv_address", "(", "operands", "[", "i", "]", ",", "n", ")", ";", "}", "}", "}", "if", "(", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "!=", "REG", "&&", "MEP_CONTROL_REG", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "||", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "!=", "REG", "&&", "MEP_CONTROL_REG", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ")", "{", "rtx", "temp", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "temp", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_move_insn", "(", "temp", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "temp", ";", "}", "if", "(", "symbolref_p", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "(", "mep_section_tag", "(", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ")", "==", "'f'", "||", "(", "GET_MODE_SIZE", "(", "mode", ")", "!=", "<NUM_LIT>", ")", ")", ")", "{", "rtx", "temp", ";", "gcc_assert", "(", "!", "reload_in_progress", "&&", "!", "reload_completed", ")", ";", "temp", "=", "force_reg", "(", "Pmode", ",", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "replace_equiv_address", "(", "operands", "[", "<NUM_LIT>", "]", ",", "temp", ")", ";", "emit_move_insn", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "return", "true", ";", "}", "if", "(", "!", "post_reload", "&&", "(", "tag", "[", "<NUM_LIT>", "]", "==", "'t'", "||", "tag", "[", "<NUM_LIT>", "]", "==", "'b'", ")", ")", "tag", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "if", "(", "symbol_p", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "(", "tag", "[", "<NUM_LIT>", "]", "==", "'f'", "||", "tag", "[", "<NUM_LIT>", "]", "==", "'t'", "||", "tag", "[", "<NUM_LIT>", "]", "==", "'b'", ")", ")", "{", "emit_insn", "(", "gen_movsi_topsym_s", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "emit_insn", "(", "gen_movsi_botsym_s", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "mep", "Func": "mep_expand_mov", "Target": "mep", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19317, "Length": 446, "Cover_Rate": 0.35852090032154343, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>AsmBackend", "(", "T", ",", "Triple", "(", "TT", ")", ".", "getOS", "(", ")", ",", "false", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmBackend21", "Func": "createMipsAsmBackendEB32", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19318, "Length": 21, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printThumbS4ImmOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "markup", "(", "<STR_LIT>", ")", "<<", "<STR_LIT>", "<<", "formatImm", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", "*", "<NUM_LIT>", ")", "<<", "markup", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter (2)", "Func": "printThumbS4ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19319, "Length": 49, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineInstr", "&", "BBI", ":", "MBB", ".", "instrs", "(", ")", ")", "{", "unsigned", "Opc", "=", "BBI", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", ")", "{", "Register", "Acc", "=", "BBI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "assert", "(", "<STR_LIT>", ".", "contains", "(", "Acc", ")", "&&", "<STR_LIT>", ")", ";", "Candidates", "[", "Acc", "-", "<STR_LIT>", "]", "=", "&", "BBI", ";", "}", "else", "if", "(", "Opc", "==", "<STR_LIT>", ")", "{", "Register", "Acc", "=", "BBI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "assert", "(", "<STR_LIT>", ".", "contains", "(", "Acc", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "Candidates", "[", "Acc", "-", "<STR_LIT>", "]", ")", "continue", ";", "InstrsToErase", ".", "insert", "(", "&", "BBI", ")", ";", "InstrsToErase", ".", "insert", "(", "Candidates", "[", "Acc", "-", "<STR_LIT>", "]", ")", ";", "}", "else", "{", "for", "(", "MachineOperand", "&", "Operand", ":", "BBI", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "Operand", ".", "isReg", "(", ")", ")", "continue", ";", "Register", "Reg", "=", "Operand", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "Candidates", "[", "Reg", "-", "<STR_LIT>", "]", "=", "nullptr", ";", "}", "}", "}"], "ground_truth": ["for", "(", "MachineInstr", "*", "MI", ":", "InstrsToErase", ")", "MI", "->", "eraseFromParent", "(", ")", ";"], "File": "PPCPreEmitPeephole10", "Func": "removeAccPrimeUnprime", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19320, "Length": 203, "Cover_Rate": 0.7435897435897436, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "SDValue", "C", ",", "D", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RMask", "(", "NumElts", ")", ";", "if", "(", "RHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "C", "=", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "D", "=", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "ArrayRef", "<", "int", ">", "Mask", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "RHS", ".", "getNode", "(", ")", ")", "->", "getMask", "(", ")", ";", "std", "::", "copy", "(", "Mask", ".", "begin", "(", ")", ",", "Mask", ".", "end", "(", ")", ",", "RMask", ".", "begin", "(", ")", ")", ";", "}", "else", "{", "if", "(", "RHS", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "C", "=", "RHS", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "RMask", "[", "i", "]", "=", "i", ";", "}", "if", "(", "!", "(", "A", "==", "C", "&&", "B", "==", "D", ")", "&&", "!", "(", "A", "==", "D", "&&", "B", "==", "C", ")", ")", "return", "false", ";", "if", "(", "!", "A", ".", "getNode", "(", ")", "&&", "!", "B", ".", "getNode", "(", ")", ")", "return", "false", ";", "if", "(", "A", "!=", "C", ")", "CommuteVectorShuffleMask", "(", "RMask", ",", "NumElts", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "{", "int", "LIdx", "=", "LMask", "[", "i", "]", ",", "RIdx", "=", "RMask", "[", "i", "]", ";", "if", "(", "LIdx", "<", "<NUM_LIT>", "||", "RIdx", "<", "<NUM_LIT>", "||", "(", "!", "A", ".", "getNode", "(", ")", "&&", "(", "LIdx", "<", "(", "int", ")", "NumElts", "||", "RIdx", "<", "(", "int", ")", "NumElts", ")", ")", "||", "(", "!", "B", ".", "getNode", "(", ")", "&&", "(", "LIdx", ">=", "(", "int", ")", "NumElts", "||", "RIdx", ">=", "(", "int", ")", "NumElts", ")", ")", ")", "continue", ";", "unsigned", "Src", "=", "(", "i", "/", "HalfLaneElts", ")", "%", "<NUM_LIT>", ";", "unsigned", "LaneStart", "=", "(", "i", "/", "NumLaneElts", ")", "*", "NumLaneElts", ";", "int", "Index", "=", "<NUM_LIT>", "*", "(", "i", "%", "HalfLaneElts", ")", "+", "NumElts", "*", "Src", "+", "LaneStart", ";", "if", "(", "!", "(", "LIdx", "==", "Index", "&&", "RIdx", "==", "Index", "+", "<NUM_LIT>", ")", "&&", "!", "(", "IsCommutative", "&&", "LIdx", "==", "Index", "+", "<NUM_LIT>", "&&", "RIdx", "==", "Index", ")", ")", "return", "false", ";", "}", "LHS", "=", "A", ".", "getNode", "(", ")", "?", "A", ":", "B", ";"], "ground_truth": ["RHS", "=", "B", ".", "getNode", "(", ")", "?", "B", ":", "A", ";"], "File": "X86ISelLowering114", "Func": "isHorizontalBinOp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19321, "Length": 408, "Cover_Rate": 0.5811965811965812, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCInstLower", "::", "<ISA_LIT>MCInstLower", "(", "class", "AsmPrinter", "&", "asmprinter", ")", ":", "Printer", "(", "asmprinter", ")", "{"], "ground_truth": ["}"], "File": "LEGMCInstLower", "Func": "LEGMCInstLower", "Target": "LEG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19322, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printAM2PreOrOffsetIndexOp", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "Op", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "<NUM_LIT>", ")", ";", "const", "MCOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "Op", "+", "<NUM_LIT>", ")", ";", "O", "<<", "<STR_LIT>", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "MO2", ".", "getReg", "(", ")", ")", "{", "if", "(", "<STR_LIT>", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "O", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "(", "<STR_LIT>", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "<<", "<STR_LIT>", "(", "MO3", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["O", "<<", "<STR_LIT>", ";"], "File": "ARMInstPrinter18", "Func": "printAM2PreOrOffsetIndexOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19323, "Length": 121, "Cover_Rate": 0.587378640776699, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasSRAMECC", "(", "const", "MCSubtargetInfo", "&", "STI", ")", "{"], "ground_truth": ["return", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ";"], "File": "AMDGPUBaseInfo", "Func": "hasSRAMECC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19324, "Length": 19, "Cover_Rate": 0.8636363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetStreamer", "::", "switchVendor", "(", "StringRef", "Vendor", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)", "Func": "switchVendor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19325, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Ops", ".", "size", "(", ")", "!=", "<NUM_LIT>", ")", "return", ";", "unsigned", "UniqueOpndIdx", ";", "if", "(", "Ops", "[", "<NUM_LIT>", "]", ".", "isIdenticalTo", "(", "Ops", "[", "<NUM_LIT>", "]", ")", ")", "UniqueOpndIdx", "=", "<NUM_LIT>", ";", "else", "if", "(", "Ops", "[", "<NUM_LIT>", "]", ".", "isIdenticalTo", "(", "Ops", "[", "<NUM_LIT>", "]", ")", ")", "UniqueOpndIdx", "=", "<NUM_LIT>", ";", "else", "if", "(", "Ops", "[", "<NUM_LIT>", "]", ".", "isIdenticalTo", "(", "Ops", "[", "<NUM_LIT>", "]", ")", ")", "UniqueOpndIdx", "=", "<NUM_LIT>", ";", "else", "return", ";", "Register", "Reg", "=", "MI", ".", "getOperand", "(", "OpToReplace", ")", ".", "getReg", "(", ")", ";", "MI", ".", "removeOperand", "(", "OpToReplace", ")", ";", "MI", ".", "addOperand", "(", "Ops", "[", "UniqueOpndIdx", "]", ")", ";"], "ground_truth": ["if", "(", "MRI", "->", "use_empty", "(", "Reg", ")", ")", "MRI", "->", "getUniqueVRegDef", "(", "Reg", ")", "->", "eraseFromParent", "(", ")", ";"], "File": "SILowerControlFlow27", "Func": "combineMasks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19326, "Length": 128, "Cover_Rate": 0.6564102564102564, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "shared_ptr", "<", "msgpack", "::", "ArrayNode", ">", "MetadataStreamerV3", "::", "getWorkGroupDimensions", "(", "MDNode", "*", "Node", ")", "const", "{", "auto", "Dims", "=", "std", "::", "make_shared", "<", "msgpack", "::", "ArrayNode", ">", "(", ")", ";"], "ground_truth": ["if", "(", "Node", "->", "getNumOperands", "(", ")", "!=", "<NUM_LIT>", ")", "return", "Dims", ";"], "File": "AMDGPUHSAMetadataStreamer24", "Func": "getWorkGroupDimensions", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19327, "Length": 45, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "!", "TARGET_MIX_SSE_I387", ")", "{", "if", "(", "!", "(", "TARGET_SSE", "&&", "TARGET_SSE_MATH", ")", ")", "return", "FLT_EVAL_METHOD_PROMOTE_TO_LONG_DOUBLE", ";", "else", "if", "(", "TARGET_SSE2", ")", "return", "FLT_EVAL_METHOD_PROMOTE_TO_FLOAT", ";", "}", "return", "(", "type", "==", "EXCESS_PRECISION_TYPE_STANDARD", "?", "FLT_EVAL_METHOD_PROMOTE_TO_FLOAT", ":", "FLT_EVAL_METHOD_UNPREDICTABLE", ")", ";"], "ground_truth": ["default", ":"], "File": "i386", "Func": "ix86_excess_precision", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19328, "Length": 41, "Cover_Rate": 0.4823529411764706, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isFunctionGlobalAddress", "(", "SDValue", "Callee", ")", "{", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "{", "if", "(", "Callee", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Callee", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";"], "ground_truth": ["return", "G", "->", "getGlobal", "(", ")", "->", "getValueType", "(", ")", "->", "isFunctionTy", "(", ")", ";"], "File": "PPCISelLowering (2)7", "Func": "isFunctionGlobalAddress", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19329, "Length": 59, "Cover_Rate": 0.8676470588235294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_s64_p64", "(", "poly64x1_t", "__a", ")", "{"], "ground_truth": ["return", "(", "int64x1_t", ")", "__a", ";"], "File": "arm", "Func": "neon4_vreinterpret_s64_p64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19330, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printMemOperand", "(", "const", "MCInst", "*", "MI", ",", "int", "opNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ",", "const", "char", "*", "Modifier", ")", "{", "printOperand", "(", "MI", ",", "opNum", ",", "STI", ",", "O", ")", ";", "if", "(", "Modifier", "&&", "!", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", ")", "{", "O", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "opNum", "+", "<NUM_LIT>", ",", "STI", ",", "O", ")", ";", "return", ";", "}", "const", "MCOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "opNum", "+", "<NUM_LIT>", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "return", ";", "if", "(", "MO", ".", "isImm", "(", ")", "&&", "MO", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "return", ";", "O", "<<", "<STR_LIT>", ";"], "ground_truth": ["printOperand", "(", "MI", ",", "opNum", "+", "<NUM_LIT>", ",", "STI", ",", "O", ")", ";"], "File": "SparcInstPrinter", "Func": "printMemOperand", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19331, "Length": 139, "Cover_Rate": 0.9788732394366197, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "wi", "::", "ltu_p", "(", "iterations_max", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "bfin", "Func": "bfin_can_use_doloop_p", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 19332, "Length": 13, "Cover_Rate": 0.40625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "IsPCREL", ")", "{", "InReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "OrigRegs", ".", "push_back", "(", "InReg", ")", ";", "}", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Opc1", ",", "Opc2", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Opc1", "=", "<STR_LIT>", ";", "Opc2", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc1", "=", "<STR_LIT>", ";", "Opc2", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc1", "=", "<STR_LIT>", ";", "Opc2", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc1", "=", "<STR_LIT>", ";", "Opc2", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "assert", "(", "IsPCREL", "&&", "<STR_LIT>", ")", ";", "Opc1", "=", "<STR_LIT>", ";", "Opc2", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getTargetFlags", "(", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "if", "(", "NeedFence", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MachineInstr", "*", "Addi", ";", "if", "(", "IsPCREL", ")", "{", "Addi", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "Opc1", ")", ",", "GPR3", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "else", "{"], "ground_truth": ["assert", "(", "InReg", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "PPCTLSDynamicCall23", "Func": "processBlock", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19333, "Length": 219, "Cover_Rate": 0.3173913043478261, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PassConfig", "(", "<ISA_LIT>TargetMachine", "*", "TM", ",", "PassManagerBase", "&", "PM", ")", ":", "TargetPassConfig", "(", "TM", ",", "PM", ")", "{"], "ground_truth": ["}"], "File": "TeeRISCTargetMachine", "Func": "TeeRISCPassConfig", "Target": "TeeRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19334, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "shouldBuildLookupTablesForConstant", "(", "Constant", "*", "C", ")", "const", "{"], "ground_truth": ["if", "(", "ST", "->", "isROPI", "(", ")", "||", "ST", "->", "isRWPI", "(", ")", ")", "return", "!", "C", "->", "needsDynamicRelocation", "(", ")", ";"], "File": "ARMTargetTransformInfo (2)1", "Func": "shouldBuildLookupTablesForConstant", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19335, "Length": 31, "Cover_Rate": 0.8857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Changed", "=", "false", ";", "const", "auto", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "auto", "*", "EHInfo", "=", "MF", ".", "getWasmEHFuncInfo", "(", ")", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "auto", "Pos", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "if", "(", "Pos", "==", "MBB", ".", "end", "(", ")", ")", "continue", ";", "MachineInstr", "*", "TI", "=", "&", "*", "Pos", ";", "switch", "(", "TI", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "{", "MachineBasicBlock", "*", "TBB", "=", "TI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "!", "MBB", ".", "isLayoutSuccessor", "(", "TBB", ")", ")", "BuildMI", "(", "MBB", ",", "TI", ",", "TI", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "TI", "->", "eraseFromParent", "(", ")", ";", "Changed", "=", "true", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "if", "(", "EHInfo", "->", "hasThrowUnwindDest", "(", "&", "MBB", ")", ")", "BuildMI", "(", "MBB", ",", "TI", ",", "TI", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "EHInfo", "->", "getThrowUnwindDest", "(", "&", "MBB", ")", ")", ";", "else", "BuildMI", "(", "MBB", ",", "TI", ",", "TI", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "TI", "->", "eraseFromParent", "(", ")", ";", "Changed", "=", "true", ";", "break", ";"], "ground_truth": ["}"], "File": "WebAssemblyLateEHPrepare", "Func": "replaceFuncletReturns", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19336, "Length": 227, "Cover_Rate": 0.8972332015810277, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TheTriple", ".", "isOSBinFormatMachO", "(", ")", ")", "{", "if", "(", "is64Bit", ")", "MAI", "=", "new", "<ISA_LIT>_64MCAsmInfoDarwin", "(", "TheTriple", ")", ";", "else", "MAI", "=", "new", "<ISA_LIT>MCAsmInfoDarwin", "(", "TheTriple", ")", ";", "}", "else", "if", "(", "TheTriple", ".", "isOSBinFormatELF", "(", ")", ")", "{", "MAI", "=", "new", "<ISA_LIT>ELFMCAsmInfo", "(", "TheTriple", ")", ";", "}", "else", "if", "(", "TheTriple", ".", "isWindowsMSVCEnvironment", "(", ")", ")", "{", "MAI", "=", "new", "<ISA_LIT>MCAsmInfoMicrosoft", "(", "TheTriple", ")", ";", "}", "else", "if", "(", "TheTriple", ".", "isOSCygMing", "(", ")", ")", "{", "MAI", "=", "new", "<ISA_LIT>MCAsmInfoGNUCOFF", "(", "TheTriple", ")", ";", "}", "else", "{", "MAI", "=", "new", "<ISA_LIT>ELFMCAsmInfo", "(", "TheTriple", ")", ";", "}", "int", "stackGrowth", "=", "is64Bit", "?", "-", "<NUM_LIT>", ":", "-", "<NUM_LIT>", ";", "unsigned", "StackPtr", "=", "is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["MCCFIInstruction", "Inst", "=", "MCCFIInstruction", "::", "createDefCfa", "(", "nullptr", ",", "MRI", ".", "getDwarfRegNum", "(", "StackPtr", ",", "true", ")", ",", "-", "stackGrowth", ")", ";"], "File": "X86MCTargetDesc", "Func": "createX86MCAsmInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19337, "Length": 141, "Cover_Rate": 0.6025641025641025, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isVSSRCRegister", "(", "unsigned", "Register", ")", "const", "{"], "ground_truth": ["return", "MRI", ".", "getRegClass", "(", "Register", ")", "->", "getID", "(", ")", "==", "<STR_LIT>", ";"], "File": "PPCFastISel (2)", "Func": "isVSSRCRegister", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19338, "Length": 22, "Cover_Rate": 0.88, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "halfthree", "=", "rs6000_load_constant_and_splat", "(", "mode", ",", "dconst3_2", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "x0", ",", "gen_rtx_UNSPEC", "(", "mode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "src", ")", ",", "UNSPEC_RSQRT", ")", ")", ")", ";", "rs6000_emit_msub", "(", "y", ",", "src", ",", "halfthree", ",", "src", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "passes", ";", "i", "++", ")", "{", "rtx", "x1", "=", "gen_reg_rtx", "(", "mode", ")", ";", "rtx", "u", "=", "gen_reg_rtx", "(", "mode", ")", ";", "rtx", "v", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_insn", "(", "gen_mul", "(", "u", ",", "x0", ",", "x0", ")", ")", ";", "rs6000_emit_nmsub", "(", "v", ",", "y", ",", "u", ",", "halfthree", ")", ";"], "ground_truth": ["emit_insn", "(", "gen_mul", "(", "x1", ",", "x0", ",", "v", ")", ")", ";"], "File": "rs60004", "Func": "rs6000_emit_swrsqrt", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19339, "Length": 117, "Cover_Rate": 0.46613545816733065, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "res", "=", "parseSDWASel", "(", "Operands", ",", "Op", ".", "Name", ",", "Op", ".", "Type", ")", ";", "}", "else", "if", "(", "Op", ".", "Type", "==", "<ISA_LIT>Operand", "::", "ImmTySdwaDstUnused", ")", "{", "res", "=", "parseSDWADstUnused", "(", "Operands", ")", ";", "}", "else", "if", "(", "Op", ".", "Type", "==", "<ISA_LIT>Operand", "::", "ImmTyOpSel", "||", "Op", ".", "Type", "==", "<ISA_LIT>Operand", "::", "ImmTyOpSelHi", "||", "Op", ".", "Type", "==", "<ISA_LIT>Operand", "::", "ImmTyNegLo", "||", "Op", ".", "Type", "==", "<ISA_LIT>Operand", "::", "ImmTyNegHi", ")", "{", "res", "=", "parseOperandArrayWithPrefix", "(", "Op", ".", "Name", ",", "Operands", ",", "Op", ".", "Type", ",", "Op", ".", "ConvertResult", ")", ";", "}", "else", "if", "(", "Op", ".", "Type", "==", "<ISA_LIT>Operand", "::", "ImmTyDim", ")", "{", "res", "=", "parseDim", "(", "Operands", ")", ";", "}", "else", "{", "res", "=", "parseIntWithPrefix", "(", "Op", ".", "Name", ",", "Operands", ",", "Op", ".", "Type", ",", "Op", ".", "ConvertResult", ")", ";", "}", "if", "(", "res", "!=", "MatchOperand_NoMatch", ")", "{"], "ground_truth": ["return", "res", ";"], "File": "AMDGPUAsmParser11", "Func": "parseOptionalOpr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19340, "Length": 144, "Cover_Rate": 0.5901639344262295, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "lab", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "ggc_strdup", "(", "buf", ")", ")", ";"], "ground_truth": ["fun", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "MCOUNT_FUNCTION", ")", ";"], "File": "sparc3", "Func": "sparc_profile_hook", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19341, "Length": 21, "Cover_Rate": 0.328125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BRIG32_DwarfTargetObjectFile", "::", "~", "BRIG32_DwarfTargetObjectFile", "(", ")", "{"], "ground_truth": ["}"], "File": "HSAILTargetObjectFile", "Func": "~BRIG32_DwarfTargetObjectFile", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19342, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{"], "ground_truth": ["AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";"], "File": "ARMCodeGenPrepare", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19343, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Cond", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "assert", "(", "LHS", ".", "getSimpleValueType", "(", ")", ".", "isInteger", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Carry", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "LHS", ".", "getValueType", "(", ")", ",", "<STR_LIT>", ")", ";", "SDValue", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VTs", ",", "LHS", ",", "RHS", ",", "Carry", ")", ";", "SDValue", "FVal", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "TVal", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["SDValue", "<ISA_LIT>cc", "=", "DAG", ".", "getConstant", "(", "IntCCTo<ISA_LIT>CC", "(", "cast", "<", "CondCodeSDNode", ">", "(", "Cond", ")", "->", "get", "(", ")", ")", ",", "DL", ",", "<STR_LIT>", ")", ";"], "File": "ARMISelLowering108", "Func": "LowerSETCCE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19344, "Length": 133, "Cover_Rate": 0.4962686567164179, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "X86CallFrameOptimization11", "Func": "getPassName", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19345, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "last_def_reg", "=", "extract_nth_access_reg", "(", "producer", ",", "-", "<NUM_LIT>", ")", ";", "if", "(", "last_def_reg", "==", "NULL_RTX", ")", "return", "false", ";", "gcc_assert", "(", "REG_P", "(", "last_def_reg", ")", "||", "GET_CODE", "(", "last_def_reg", ")", "==", "SUBREG", ")", ";", "return", "n8_consumed_by_addr_in_p", "(", "consumer", ",", "last_def_reg", ")", ";"], "ground_truth": ["}"], "File": "nds32-pipelines-auxiliary", "Func": "nds32_n8_last_load_to_ii_p", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19346, "Length": 44, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "ResultReg", ";", "RV", "=", "<ISA_LIT>EmitLoad", "(", "VT", ",", "ResultReg", ",", "Src", ")", ";", "assert", "(", "RV", "==", "true", "&&", "<STR_LIT>", ")", ";", "RV", "=", "<ISA_LIT>EmitStore", "(", "VT", ",", "ResultReg", ",", "Dest", ")", ";", "assert", "(", "RV", "==", "true", "&&", "<STR_LIT>", ")", ";", "(", "void", ")", "RV", ";", "unsigned", "Size", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "Len", "-=", "Size", ";", "Dest", ".", "Offset", "+=", "Size", ";", "Src", ".", "Offset", "+=", "Size", ";"], "ground_truth": ["}"], "File": "ARMFastISel15", "Func": "ARMTryEmitSmallMemCpy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19347, "Length": 76, "Cover_Rate": 0.4810126582278481, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "I", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "{", "if", "(", "(", "Subtarget", "->", "hardenSlsRet", "(", ")", "&&", "isSimpleReturn", "(", "*", "I", ")", ")", "||", "(", "Subtarget", "->", "hardenSlsIJmp", "(", ")", "&&", "isIndirectBranchOrTailCall", "(", "*", "I", ")", ")", ")", "{", "MCInst", "TmpInst", ";", "TmpInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "TmpInst", ")", ";", "}", "}", "}", "AsmPrinter", "::", "emitBasicBlockEnd", "(", "MBB", ")", ";", "SMShadowTracker", ".", "emitShadowPadding", "(", "*", "OutStreamer", ",", "getSubtargetInfo", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "X86AsmPrinter50", "Func": "emitBasicBlockEnd", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19348, "Length": 92, "Cover_Rate": 0.7666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "Op0", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "X", "=", "Op0", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "&&", "X", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "return", "DCI", ".", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "X", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "&&", "X", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "return", "DCI", ".", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "X", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "&&", "X", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "return", "DCI", ".", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "X", ")", ";", "while", "(", "X", ".", "getValueType", "(", ")", "!=", "VT", "&&", "X", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "X", "=", "X", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "X", ".", "getValueType", "(", ")", "==", "VT", ")", "return", "X", ";", "}"], "ground_truth": ["if", "(", "Op0", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "N", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", "<", "Op0", ".", "getNumOperands", "(", ")", ")", "{"], "File": "ARMISelLowering (2)5", "Func": "PerformExtractEltCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19349, "Length": 205, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "CE", "&&", "<STR_LIT>", ")", ";", "int", "Imm", "=", "CE", "->", "getValue", "(", ")", ";", "bool", "isAdd", "=", "Imm", ">=", "<NUM_LIT>", ";", "if", "(", "Imm", "==", "INT32_MIN", ")", "Imm", "=", "<NUM_LIT>", ";", "Imm", "=", "(", "(", "Imm", "<", "<NUM_LIT>", "?", "-", "Imm", ":", "Imm", ")", "/", "<NUM_LIT>", ")", "|", "(", "int", ")", "isAdd", "<<", "<NUM_LIT>", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Imm", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)5", "Func": "addPostIdxImm8s4Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19350, "Length": 70, "Cover_Rate": 0.660377358490566, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Init<ISA_LIT>MCInstrInfo", "(", "X", ")", ";"], "ground_truth": ["return", "X", ";"], "File": "DLXMCTargetDesc", "Func": "createDLXMCInstrInfo", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19351, "Length": 8, "Cover_Rate": 0.32, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "createBarrierNoopPass", "(", ")", ")", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "r600", ")", "addPass", "(", "create<ISA_LIT>OpenCLImageTypeLoweringPass", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>OpenCLEnqueuedBlockLoweringPass", "(", ")", ")", ";", "if", "(", "TM", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createInferAddressSpacesPass", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>PromoteAlloca", "(", ")", ")", ";", "if", "(", "EnableSROA", ")", "addPass", "(", "createSROAPass", "(", ")", ")", ";", "if", "(", "EnableScalarIRPasses", ")", "addStraightLineScalarOptimizationPasses", "(", ")", ";"], "ground_truth": ["if", "(", "Enable<ISA_LIT>AliasAnalysis", ")", "{"], "File": "AMDGPUTargetMachine10", "Func": "addIRPasses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19352, "Length": 88, "Cover_Rate": 0.3154121863799283, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_rsqrtehf", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "fp16_vrsqrteh_f16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19353, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "i", ";", "if", "(", "req_mode", "==", "VOIDmode", ")", "return", "false", ";", "if", "(", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "SET", ")", "return", "s390_match_ccmode_set", "(", "PATTERN", "(", "insn", ")", ",", "req_mode", ")", ";", "if", "(", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "PARALLEL", ")", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "XVECLEN", "(", "PATTERN", "(", "insn", ")", ",", "<NUM_LIT>", ")", ";", "i", "++", ")", "{", "rtx", "set", "=", "XVECEXP", "(", "PATTERN", "(", "insn", ")", ",", "<NUM_LIT>", ",", "i", ")", ";"], "ground_truth": ["if", "(", "GET_CODE", "(", "set", ")", "==", "SET", ")", "if", "(", "!", "s390_match_ccmode_set", "(", "set", ",", "req_mode", ")", ")", "return", "false", ";"], "File": "s390", "Func": "s390_match_ccmode", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 19354, "Length": 106, "Cover_Rate": 0.8688524590163934, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCErrInfo", "(", ")", "{"], "ground_truth": ["reset", "(", ")", ";"], "File": "HexagonMCChecker1", "Func": "HexagonMCErrInfo", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19355, "Length": 8, "Cover_Rate": 0.8888888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "ix86_vector_costs", "(", "vinfo", ",", "costing_for_scalar", ")", ";"], "ground_truth": ["}"], "File": "i386", "Func": "ix86_vectorize_create_costs", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19356, "Length": 10, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "AM", ".", "isDynAlloc", "(", ")", "&&", "!", "AM", ".", "IncludesDynAlloc", ")", "{", "changeComponent", "(", "AM", ",", "IsBase", ",", "Value", ")", ";", "AM", ".", "IncludesDynAlloc", "=", "true", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SystemZISelDAGToDAG (2)", "Func": "expandAdjDynAlloc", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19357, "Length": 33, "Cover_Rate": 0.6346153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "int", "getMClassFlagsMask", "(", "StringRef", "Flags", ",", "bool", "hasDSP", ")", "{"], "ground_truth": ["if", "(", "Flags", ".", "empty", "(", ")", ")", "return", "<NUM_LIT>", "|", "(", "int", ")", "hasDSP", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "getMClassFlagsMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19358, "Length": 28, "Cover_Rate": 0.4307692307692308, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>LowerTileCopyPass", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>FloatingPointStackifierPass", "(", ")", ")", ";"], "ground_truth": ["if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "create<ISA_LIT>LoadValueInjectionLoadHardeningPass", "(", ")", ")", ";"], "File": "X86TargetMachine114", "Func": "addPostRegAlloc", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19359, "Length": 31, "Cover_Rate": 0.7948717948717948, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>LatencyResolver", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{", "MLI", "=", "nullptr", ";", "MF", "=", "nullptr", ";", "ItinData", "=", "nullptr", ";", "TII", "=", "nullptr", ";"], "ground_truth": ["TRI", "=", "nullptr", ";"], "File": "TPCLatencyResolver", "Func": "TPCLatencyResolver", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19360, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "XEXP", "(", "x", ",", "n", ")", ";"], "ground_truth": ["}"], "File": "cris", "Func": "Xexp", "Target": "cris", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 19361, "Length": 9, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", "(", "Size", "==", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", "<<", "formatImm", "(", "(", "signed", "char", ")", "Op", ".", "getImm", "(", ")", ")", ";", "else", "if", "(", "Size", "==", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", "<<", "formatImm", "(", "(", "signed", "short", ")", "Op", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["else", "O", "<<", "<STR_LIT>", "<<", "formatImm", "(", "Op", ".", "getImm", "(", ")", ")", ";"], "File": "AArch64InstPrinter13", "Func": "printSImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19362, "Length": 73, "Cover_Rate": 0.7525773195876289, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "APInt", "SplatBits", ",", "SplatUndef", ";", "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";", "if", "(", "BVN", "&&", "(", "Subtarget", "->", "hasNEON", "(", ")", "||", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", ")", "&&", "BVN", "->", "isConstantSplat", "(", "SplatBits", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", ")", "{", "if", "(", "SplatBitSize", "<=", "<NUM_LIT>", ")", "{", "EVT", "VbicVT", ";", "SDValue", "Val", "=", "isVMOVModifiedImm", "(", "(", "~", "SplatBits", ")", ".", "getZExtValue", "(", ")", ",", "SplatUndef", ".", "getZExtValue", "(", ")", ",", "SplatBitSize", ",", "DAG", ",", "dl", ",", "VbicVT", ",", "VT", ",", "OtherModImm", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "{", "SDValue", "Input", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VbicVT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Vbic", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VbicVT", ",", "Input", ",", "Val", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Vbic", ")", ";", "}", "}", "}", "if", "(", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "if", "(", "SDValue", "Result", "=", "combineSelectAndUseCommutative", "(", "N", ",", "true", ",", "DCI", ")", ")", "return", "Result", ";"], "ground_truth": ["if", "(", "SDValue", "Result", "=", "PerformSHLSimplify", "(", "N", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Result", ";"], "File": "ARMISelLowering104", "Func": "PerformANDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19363, "Length": 232, "Cover_Rate": 0.7412140575079872, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "isTargetCOFF", "(", ")", ")", "setPICStyle", "(", "PICStyles", "::", "Style", "::", "None", ")", ";", "else", "if", "(", "isTargetDarwin", "(", ")", ")", "setPICStyle", "(", "PICStyles", "::", "Style", "::", "StubPIC", ")", ";", "else", "if", "(", "isTargetELF", "(", ")", ")", "setPICStyle", "(", "PICStyles", "::", "Style", "::", "GOT", ")", ";", "CallLoweringInfo", ".", "reset", "(", "new", "<ISA_LIT>CallLowering", "(", "*", "getTargetLowering", "(", ")", ")", ")", ";", "Legalizer", ".", "reset", "(", "new", "<ISA_LIT>LegalizerInfo", "(", "*", "this", ",", "TM", ")", ")", ";", "auto", "*", "RBI", "=", "new", "<ISA_LIT>RegisterBankInfo", "(", "*", "getRegisterInfo", "(", ")", ")", ";", "RegBankInfo", ".", "reset", "(", "RBI", ")", ";"], "ground_truth": ["InstSelector", ".", "reset", "(", "create<ISA_LIT>InstructionSelector", "(", "TM", ",", "*", "this", ",", "*", "RBI", ")", ")", ";"], "File": "X86Subtarget3", "Func": "X86Subtarget", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19364, "Length": 112, "Cover_Rate": 0.4426877470355731, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "size_t", "<ISA_LIT>64GNULDBackend", "::", "getRelEntrySize", "(", ")", "{", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "MipsLDBackend", "Func": "getRelEntrySize", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19365, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "AddressOf", ";"], "ground_truth": ["}"], "File": "X86AsmParser (2)2", "Func": "needAddressOf", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19366, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "_mm_subs_pi8", "(", "__m64", "__m1", ",", "__m64", "__m2", ")", "{"], "ground_truth": ["return", "(", "__m64", ")", "__builtin_arm_wsubbss", "(", "(", "__v8qi", ")", "__m1", ",", "(", "__v8qi", ")", "__m2", ")", ";"], "File": "mmintrin", "Func": "_mm_subs_pi8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19367, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Value", ">", "<NUM_LIT>", "&&", "Value", "<", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isImm1_32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19368, "Length": 19, "Cover_Rate": 0.3275862068965517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcreate_u32", "(", "uint64_t", "__a", ")", "{"], "ground_truth": ["return", "(", "uint32x2_t", ")", "__a", ";"], "File": "arm", "Func": "neon1_vcreate_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19369, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CUMULATIVE_ARGS", "xstormy16_function_arg_advance", "(", "CUMULATIVE_ARGS", "cum", ",", "enum", "machine_mode", "mode", ",", "tree", "type", ",", "int", "named", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "cum", "<", "NUM_ARGUMENT_REGISTERS", "&&", "cum", "+", "XSTORMY16_WORD_SIZE", "(", "type", ",", "mode", ")", ">", "NUM_ARGUMENT_REGISTERS", ")", "cum", "=", "NUM_ARGUMENT_REGISTERS", ";"], "ground_truth": ["cum", "+=", "XSTORMY16_WORD_SIZE", "(", "type", ",", "mode", ")", ";"], "File": "stormy163", "Func": "xstormy16_function_arg_advance", "Target": "stormy16", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19370, "Length": 48, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "TM", ".", "shouldAssumeDSOLocal", "(", "M", ",", "GV", ")", ")", "return", "classifyLocalReference", "(", "GV", ")", ";", "if", "(", "isTargetCOFF", "(", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "is64Bit", "(", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "isTargetDarwin", "(", ")", ")", "{", "if", "(", "!", "isPositionIndependent", "(", ")", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "X86Subtarget109", "Func": "classifyGlobalReference", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19371, "Length": 56, "Cover_Rate": 0.3708609271523179, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>TargetLowering", "::", "getJumpTableEncoding", "(", ")", "const", "{"], "ground_truth": ["if", "(", "isPositionIndependent", "(", ")", "&&", "Subtarget", ".", "isPICStyleGOT", "(", ")", ")", "return", "MachineJumpTableInfo", "::", "EK_Custom32", ";"], "File": "X86ISelLowering (2)5", "Func": "getJumpTableEncoding", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19372, "Length": 25, "Cover_Rate": 0.7575757575757576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Negative", "=", "false", ";", "OffsetRegShifted", "=", "false", ";", "OffsetIsReg", "=", "false", ";", "OffsetRegNum", "=", "-", "<NUM_LIT>", ";", "const", "AsmToken", "&", "NextTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "NextTok", ".", "is", "(", "AsmToken", "::", "Plus", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "else", "if", "(", "NextTok", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", "{", "Negative", "=", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "const", "AsmToken", "&", "OffsetRegTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "OffsetRegTok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "OffsetIsReg", "=", "!", "MaybeParseRegister", "(", "Op", ",", "false", ")", ";", "if", "(", "OffsetIsReg", ")", "OffsetRegNum", "=", "Op", ".", "getReg", "(", ")", ";", "}", "if", "(", "OffsetRegNum", "!=", "-", "<NUM_LIT>", ")", "{", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "ParseShift", "(", "ShiftType", ",", "ShiftAmount", ")", ")", "return", "Error", "(", "Tok", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["OffsetRegShifted", "=", "true", ";"], "File": "ARMAsmParser79", "Func": "ParseMemoryOffsetReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19373, "Length": 188, "Cover_Rate": 0.6416382252559727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "if", "(", "CC", "==", "CallingConv", "::", "AnyReg", ")", "return", "Subtarget", ".", "hasVector", "(", ")", "?", "CSR_<ISA_LIT>_AllRegs_Vector_RegMask", ":", "CSR_<ISA_LIT>_AllRegs_RegMask", ";"], "ground_truth": ["if", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getTargetLowering", "(", ")", "->", "supportSwiftError", "(", ")", "&&", "MF", ".", "getFunction", "(", ")", ".", "getAttributes", "(", ")", ".", "hasAttrSomewhere", "(", "Attribute", "::", "SwiftError", ")", ")", "return", "CSR_<ISA_LIT>_SwiftError_RegMask", ";"], "File": "SystemZRegisterInfo16", "Func": "getCallPreservedMask", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19374, "Length": 69, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_fmulxhf", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "fp16_vmulxh_f16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19375, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "replaceWith", "(", "&", "I", ",", "ConstantInt", "::", "getTrue", "(", "I", ".", "getContext", "(", ")", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}", "else", "if", "(", "isImageWriteOnly", "(", "*", "TexHandle", ")", "||", "isImageReadWrite", "(", "*", "TexHandle", ")", "||", "isSampler", "(", "*", "TexHandle", ")", ")", "{"], "File": "NVPTXImageOptimizer (2)1", "Func": "replaceIsTypePTexture", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19376, "Length": 43, "Cover_Rate": 0.41346153846153844, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "WideVec", "=", "WidenVector", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ")", ";", "EVT", "WideTy", "=", "WideVec", ".", "getValueType", "(", ")", ";", "SDValue", "Node", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "WideTy", ",", "WideVec", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["return", "NarrowVector", "(", "Node", ",", "DAG", ")", ";"], "File": "AArch64ISelLowering66", "Func": "LowerINSERT_VECTOR_ELT", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19377, "Length": 95, "Cover_Rate": 0.41125541125541126, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "get_attr_length", "(", "trial", ")", "==", "<NUM_LIT>", "&&", "current_frame_info", ".", "gmask", "==", "<NUM_LIT>", "&&", "!", "reg_mentioned_p", "(", "stack_pointer_rtx", ",", "PATTERN", "(", "trial", ")", ")", "&&", "!", "reg_mentioned_p", "(", "frame_pointer_rtx", ",", "PATTERN", "(", "trial", ")", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "arc3", "Func": "arc_eligible_for_epilogue_delay", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 19378, "Length": 43, "Cover_Rate": 0.7166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Imm5", "=", "Imm", "&", "<NUM_LIT>", ";", "auto", "Ry", "=", "(", "Imm", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "if", "(", "DecodesFPR64RegisterClass", "(", "Inst", ",", "Ry", ",", "Address", ",", "Decoder", ")", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "FPR64DecoderTable", "[", "Ry", "+", "Imm5", "]", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "CSKYDisassembler", "Func": "DecodeRegSeqOperandD1", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19379, "Length": 63, "Cover_Rate": 0.65625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "RCreg", "=", "MRI", ".", "getRegClass", "(", "reg", ")", ";", "unsigned", "predReg", "=", "State", ".", "getXccVReg", "(", "reg", ",", "<ISA_LIT>InstrInfo", "::", "getSide", "(", "MI", ")", ")", ";", "if", "(", "predReg", "&&", "MRI", ".", "getRegClass", "(", "reg", ")", "==", "PredRegsRegisterClass", ")", "{", "MO", ".", "setReg", "(", "predReg", ")", ";", "continue", ";", "}", "if", "(", "RCreg", "->", "hasSuperClass", "(", "ARegsRegisterClass", ")", ")", "RCreg", "=", "ARegsRegisterClass", ";", "else", "if", "(", "RCreg", "->", "hasSuperClass", "(", "BRegsRegisterClass", ")", ")", "RCreg", "=", "BRegsRegisterClass", ";", "assert", "(", "RCreg", "==", "ARegsRegisterClass", "||", "RCreg", "==", "BRegsRegisterClass", ")", ";", "const", "TargetRegisterClass", "*", "RCinst", "=", "TOI", ".", "getRegClass", "(", "TRI", ")", ";", "if", "(", "RCinst", "!=", "GPRegsRegisterClass", "&&", "RCreg", "!=", "RCinst", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "*", "MI", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MO", "<<", "<STR_LIT>", "<<", "RCreg", "->", "getName", "(", ")", "<<", "<STR_LIT>", "<<", "RCinst", "->", "getName", "(", ")", "<<", "<STR_LIT>", ")", ";", "unsigned", "newReg", "=", "State", ".", "getXccVReg", "(", "MO", ".", "getReg", "(", ")", ",", "<ISA_LIT>InstrInfo", "::", "getSide", "(", "MI", ")", ")", ";", "assert", "(", "newReg", "&&", "<STR_LIT>", ")", ";", "MO", ".", "setReg", "(", "newReg", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "TMS320C64XClusterAssignment", "Func": "applyXccUses", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 19380, "Length": 191, "Cover_Rate": 0.43018018018018017, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>RegisterInfo", "::", "requiresRegisterScavenging", "(", "const", "MachineFunction", "&", ")", "const", "{", "return", "EnableRegisterScavenging", ";"], "ground_truth": ["}"], "File": "PPCRegisterInfo21", "Func": "requiresRegisterScavenging", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19381, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "getCMovFromCond", "(", "(", "<STR_LIT>", ")", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ",", "TRI", ".", "getRegSizeInBits", "(", "RC", ")", "/", "<NUM_LIT>", ",", "false", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DstReg", ")", ".", "addReg", "(", "FalseReg", ")", ".", "addReg", "(", "TrueReg", ")", ";"], "File": "X86InstrInfo", "Func": "insertSelect", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19382, "Length": 55, "Cover_Rate": 0.3767123287671233, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "createUnpackMachineBundles", "(", "[", "this", "]", "(", "const", "Function", "&", "F", ")", "{"], "ground_truth": ["return", "this", "->", "TM", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", "F", ")", ".", "isThumb2", "(", ")", ";"], "File": "ARMTargetMachine (2)1", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19383, "Length": 31, "Cover_Rate": 0.4189189189189189, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "~", "<ISA_LIT>DAGToDAGISel", "(", ")", "{"], "ground_truth": ["}"], "File": "HSAILISelDAGToDAG", "Func": "~HSAILDAGToDAGISel", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19384, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "getAddrLarge", "(", "NodeTy", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "unsigned", "Flags", ")", "const", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "EVT", "Ty", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";"], "ground_truth": ["const", "unsigned", "char", "MO_NC", "=", "<STR_LIT>", ";"], "File": "AArch64ISelLowering106", "Func": "getAddrLarge", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19385, "Length": 52, "Cover_Rate": 0.3851851851851852, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "NumBits", "=", "Info", ".", "TargetSize", "+", "Info", ".", "TargetOffset", ";", "auto", "NumBytes", "=", "(", "NumBits", "/", "<NUM_LIT>", ")", "+", "(", "(", "NumBits", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "Value", "<<=", "Info", ".", "TargetOffset", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";"], "ground_truth": ["assert", "(", "Offset", "+", "NumBytes", "<=", "Data", ".", "size", "(", ")", "&&", "<STR_LIT>", ")", ";"], "File": "MINA32AsmBackend", "Func": "applyFixup", "Target": "MINA32", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19386, "Length": 64, "Cover_Rate": 0.35359116022099446, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "TSInfo", ";"], "ground_truth": ["}"], "File": "AVRSubtarget", "Func": "getSelectionDAGInfo", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19387, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "R600MCCodeEmitter", "::", "EmitNullBytes", "(", "unsigned", "int", "ByteCount", ",", "raw_ostream", "&", "OS", ")", "const", "{", "for", "(", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "ByteCount", ";", "i", "++", ")", "{"], "ground_truth": ["EmitByte", "(", "<NUM_LIT>", ",", "OS", ")", ";"], "File": "R600MCCodeEmitter11", "Func": "EmitNullBytes", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19388, "Length": 38, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "return", "(", "TYPE_MODE", "(", "type", ")", "==", "BLKmode", "&&", "(", "unsigned", "HOST_WIDE_INT", ")", "int_size_in_bytes", "(", "type", ")", ">", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "sparc", "Func": "sparc_return_in_memory", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19389, "Length": 23, "Cover_Rate": 0.3026315789473684, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_i64gather_epi64", "(", "__m256i", "src", ",", "long", "long", "int", "const", "*", "base", ",", "__m256i", "index", ",", "__m256i", "mask", ",", "const", "int", "scale", ")", "{"], "ground_truth": ["return", "(", "__m256i", ")", "__builtin_ia32_gatherdiv4di", "(", "(", "__v4di", ")", "src", ",", "base", ",", "(", "__v4di", ")", "index", ",", "(", "__v4di", ")", "mask", ",", "scale", ")", ";"], "File": "avx2intrin4", "Func": "_mm256_mask_i64gather_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19390, "Length": 62, "Cover_Rate": 0.9841269841269841, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "Mask", ">>", "(", "<NUM_LIT>", "-", "Position", ")", "&", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "extractITMaskBit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19391, "Length": 14, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MI", ".", "getOperand", "(", "OpNo", ")", ".", "isReg", "(", ")", ")", ";", "unsigned", "RegBits", "=", "getMachineOpValue", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpNo", ")", ",", "Fixups", ")", "<<", "<NUM_LIT>", ";"], "ground_truth": ["unsigned", "OffBits", "=", "getMachineOpValue", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ",", "Fixups", ")", ";"], "File": "VideocoreMCCodeEmitter", "Func": "getMemEncoding", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19392, "Length": 52, "Cover_Rate": 0.5842696629213483, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SubReg", ".", "getReg", "(", ")", ".", "isPhysical", "(", ")", ")", "return", "TRI", ".", "isSubRegister", "(", "SuperVec", ".", "getReg", "(", ")", ",", "SubReg", ".", "getReg", "(", ")", ")", ";", "return", "SubReg", ".", "getSubReg", "(", ")", "!=", "<STR_LIT>", "&&", "SubReg", ".", "getReg", "(", ")", "==", "SuperVec", ".", "getReg", "(", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo11", "Func": "isSubRegOf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19393, "Length": 52, "Cover_Rate": 0.7027027027027027, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "enableGLCBit", "(", "const", "MachineBasicBlock", "::", "iterator", "&", "MI", ")", "const", "{", "return", "enableNamedBit", "(", "MI", ",", "<STR_LIT>", "::", "GLC", ")", ";"], "ground_truth": ["}"], "File": "SIMemoryLegalizer", "Func": "enableGLCBit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19394, "Length": 23, "Cover_Rate": 0.92, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineOperand", "&", "FIOp", "=", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ";", "unsigned", "FI", "=", "FIOp", ".", "getIndex", "(", ")", ";", "unsigned", "ImmOpIdx", "=", "<NUM_LIT>", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{"], "ground_truth": ["default", ":"], "File": "TeakRegisterInfo", "Func": "eliminateFrameIndex", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19395, "Length": 63, "Cover_Rate": 0.3103448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "DeadInstrs", ";", "ArtCombiner", ".", "tryCombineUnmergeValues", "(", "MI", ",", "DeadInstrs", ",", "UpdatedDefs", ",", "Observer", ")", ";", "for", "(", "MachineInstr", "*", "DeadMI", ":", "DeadInstrs", ")", "DeadMI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}"], "File": "MipsRegisterBankInfo20", "Func": "combineAwayG_UNMERGE_VALUES", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19396, "Length": 37, "Cover_Rate": 0.5967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "Pos", ",", "e", "=", "Pos", "+", "Size", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "<NUM_LIT>", "<=", "Mask", "[", "i", "]", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "X86ISelLowering (2)3", "Func": "isUndefInRange", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19397, "Length": 35, "Cover_Rate": 0.660377358490566, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSection", "*", "<ISA_LIT>Z80TargetObjectFile", "::", "getExplicitSectionGlobal", "(", "const", "GlobalObject", "*", "GO", ",", "SectionKind", "Kind", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "GBZ80TargetObjectFile", "Func": "getExplicitSectionGlobal", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19398, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>CondBrFolding", "::", "fixupModifiedCond", "(", "MachineBasicBlock", "*", "MBB", ")", "{", "TargetMBBInfo", "*", "MBBInfo", "=", "getMBBInfo", "(", "MBB", ")", ";", "if", "(", "!", "MBBInfo", "->", "Modified", ")", "return", ";", "MachineInstr", "*", "BrMI", "=", "MBBInfo", "->", "BrInstr", ";", "<STR_LIT>", "CC", "=", "MBBInfo", "->", "BranchCode", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "BrMI", ",", "MBB", "->", "findDebugLoc", "(", "BrMI", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "MBBInfo", "->", "TBB", ")", ".", "addImm", "(", "CC", ")", ";", "BrMI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["MBBInfo", "->", "BrInstr", "=", "MIB", ".", "getInstr", "(", ")", ";"], "File": "X86CondBrFolding", "Func": "fixupModifiedCond", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19399, "Length": 96, "Cover_Rate": 0.6193548387096774, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IsaInfo", "::", "streamIsaVersion", "(", "getGlobalSTI", "(", ")", ",", "ISAVersionStream", ")", ";", "getTargetStreamer", "(", ")", "->", "EmitISAVersion", "(", "ISAVersionStream", ".", "str", "(", ")", ")", ";", "}"], "ground_truth": ["if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ")", "{"], "File": "AMDGPUAsmPrinter17", "Func": "emitEndOfAsmFile", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19400, "Length": 42, "Cover_Rate": 0.3559322033898305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ")", ";", "break", ";", "case", "CCValAssign", "::", "AExt", ":", "case", "CCValAssign", "::", "AExtUpper", ":", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "case", "CCValAssign", "::", "ZExtUpper", ":", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Val", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ")", ";", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "case", "CCValAssign", "::", "SExtUpper", ":", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Val", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ")", ";", "break", ";", "}", "InVals", ".", "push_back", "(", "Val", ")", ";", "}"], "ground_truth": ["return", "Chain", ";"], "File": "MipsISelLowering108", "Func": "LowerCallResult", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19401, "Length": 193, "Cover_Rate": 0.3852295409181637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TRI", ".", "getEncodingValue", "(", "LHS", ".", "first", ")", "<", "TRI", ".", "getEncodingValue", "(", "RHS", ".", "first", ")", ";", "}", ")", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "<NUM_LIT>", "||", "StrOpc", "==", "<NUM_LIT>", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "StmOpc", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "setMIFlags", "(", "MIFlags", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "i", "]", ".", "second", ")", ")", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "StrOpc", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "Regs", "[", "<NUM_LIT>", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "<NUM_LIT>", "]", ".", "second", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "setMIFlags", "(", "MIFlags", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";"], "File": "ARMFrameLowering16", "Func": "emitPushInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19402, "Length": 195, "Cover_Rate": 0.35977859778597787, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ReturnInst", "::", "Create", "(", "F", ".", "getContext", "(", ")", ",", "PN", ",", "NewRetBlock", ")", ";", "}", "for", "(", "BasicBlock", "*", "BB", ":", "ReturningBlocks", ")", "{", "if", "(", "PN", ")", "PN", "->", "addIncoming", "(", "BB", "->", "getTerminator", "(", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "BB", ")", ";", "BB", "->", "getTerminator", "(", ")", "->", "eraseFromParent", "(", ")", ";", "BranchInst", "::", "Create", "(", "NewRetBlock", ",", "BB", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUUnifyDivergentExitNodes10", "Func": "unifyReturnBlockSet", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19403, "Length": 67, "Cover_Rate": 0.32524271844660196, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Reg", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Reg", ".", "isUse", "(", ")", "&&", "<STR_LIT>", ")", ";", "RegUses", ".", "insert", "(", "Reg", ".", "getReg", "(", ")", ")", ";", "const", "MachineOperand", "&", "Operand1", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Operand1", ".", "isImm", "(", ")", "||", "Operand1", ".", "isGlobal", "(", ")", ")", "break", ";", "assert", "(", "Operand1", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Operand1", ".", "isUse", "(", ")", "&&", "<STR_LIT>", ")", ";", "RegUses", ".", "insert", "(", "Operand1", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["break", ";"], "File": "DelaySlotFiller17", "Func": "insertCallDefsUses", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19404, "Length": 96, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Check", "(", "S", ",", "DecodeMQPRRegisterClass", "(", "Inst", ",", "Qd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "AddrDecoder", "(", "Inst", ",", "addr", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler15", "Func": "DecodeMVE_MEM_pre", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19405, "Length": 48, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "size_t", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "count", ";", "++", "i", ",", "++", "p", ")", "if", "(", "(", "target_flags", "&", "p", "->", "target_mask", ")", "==", "p", "->", "target_mask", ")", "alpha_builtin_function", "(", "p", "->", "name", ",", "ftype", ",", "p", "->", "code", ",", "(", "p", "->", "is_const", "?", "ECF_CONST", ":", "<NUM_LIT>", ")", "|", "ECF_NOTHROW", ")", ";"], "ground_truth": ["}"], "File": "alpha", "Func": "alpha_add_builtins", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 19406, "Length": 59, "Cover_Rate": 0.7763157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vmlaldavxq_s16", "(", "int16x8_t", "__a", ",", "int16x8_t", "__b", ")", "{", "return", "__builtin_mve_vmlaldavxq_sv8hi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vmlaldavxq_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19407, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "b", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "addr", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "b", ")", ")", ";"], "File": "MCS51Disassembler", "Func": "decodeFIOBIT", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19408, "Length": 36, "Cover_Rate": 0.4864864864864865, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isTruncateFree", "(", "EVT", "VT1", ",", "EVT", "VT2", ")", "const", "{", "if", "(", "!", "VT1", ".", "isInteger", "(", ")", "||", "!", "VT2", ".", "isInteger", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "(", "VT1", ".", "getSizeInBits", "(", ")", ">", "VT2", ".", "getSizeInBits", "(", ")", ")", ";"], "File": "MSP430ISelLowering (2)", "Func": "isTruncateFree", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19409, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumLanes", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "unsigned", "NumLaneElts", "=", "NumElts", "/", "NumLanes", ";", "for", "(", "unsigned", "l", "=", "<NUM_LIT>", ";", "l", "!=", "NumElts", ";", "l", "+=", "NumLaneElts", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumLaneElts", ";", "++", "i", ")", "{", "unsigned", "Base", "=", "i", "+", "Offset", ";", "if", "(", "Base", ">=", "NumLaneElts", ")", "Base", "+=", "NumElts", "-", "NumLaneElts", ";", "ShuffleMask", ".", "push_back", "(", "Base", "+", "l", ")", ";"], "ground_truth": ["}"], "File": "X86ShuffleDecode7", "Func": "DecodePALIGNRMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19410, "Length": 78, "Cover_Rate": 0.6446280991735537, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "Suggestion", "=", "<ISA_LIT>MnemonicSpellCheck", "(", "(", "(", "<ISA_LIT>Operand", "&", ")", "*", "Operands", "[", "<NUM_LIT>", "]", ")", ".", "getToken", "(", ")", ",", "FBS", ")", ";", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", "+", "Suggestion", ",", "(", "(", "<ISA_LIT>Operand", "&", ")", "*", "Operands", "[", "<NUM_LIT>", "]", ")", ".", "getLocRange", "(", ")", ")", ";", "}", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "<NUM_LIT>", ")", "{"], "ground_truth": ["if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";"], "File": "PPCAsmParser13", "Func": "MatchAndEmitInstruction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19411, "Length": 88, "Cover_Rate": 0.36666666666666664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "(", "getSubtargetImpl", "(", ")", "->", "isTargetCygMing", "(", ")", "||", "getSubtargetImpl", "(", ")", "->", "isTargetWindows", "(", ")", ")", "?", "<STR_LIT>", "<STR_LIT>", ":"], "ground_truth": ["<STR_LIT>", "<STR_LIT>", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "JITInfo", "(", "*", "this", ")", ",", "STTI", "(", "&", "TLInfo", ")", ",", "VTTI", "(", "&", "TLInfo", ")", "{"], "File": "X86TargetMachine106", "Func": "X86_32TargetMachine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19412, "Length": 61, "Cover_Rate": 0.45185185185185184, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TII", "->", "analyzeBranch", "(", "*", "HBB", ",", "TBB", ",", "FBB", ",", "HeadCond", ")", ")", "{", "continue", ";", "}", "if", "(", "!", "TBB", "||", "TBB", "==", "HBB", ")", "{", "continue", ";", "}", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "TrueCond", ";", "MachineBasicBlock", "*", "TBB_TBB", "=", "nullptr", ",", "*", "TBB_FBB", "=", "nullptr", ";", "if", "(", "TII", "->", "analyzeBranch", "(", "*", "TBB", ",", "TBB_TBB", ",", "TBB_FBB", ",", "TrueCond", ")", ")", "{", "continue", ";", "}", "MachineInstr", "*", "HeadCmpMI", "=", "findSuitableCompare", "(", "HBB", ")", ";", "if", "(", "!", "HeadCmpMI", ")", "{", "continue", ";", "}", "MachineInstr", "*", "TrueCmpMI", "=", "findSuitableCompare", "(", "TBB", ")", ";", "if", "(", "!", "TrueCmpMI", ")", "{", "continue", ";", "}", "<STR_LIT>", "HeadCmp", ";", "if", "(", "HeadCond", ".", "empty", "(", ")", "||", "!", "parseCond", "(", "HeadCond", ",", "HeadCmp", ")", ")", "{", "continue", ";", "}", "<STR_LIT>", "TrueCmp", ";", "if", "(", "TrueCond", ".", "empty", "(", ")", "||", "!", "parseCond", "(", "TrueCond", ",", "TrueCmp", ")", ")", "{", "continue", ";", "}", "const", "int", "HeadImm", "=", "(", "int", ")", "HeadCmpMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "const", "int", "TrueImm", "=", "(", "int", ")", "TrueCmpMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "(", "HeadCmp", ")", "<<", "'\\n'", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "HeadImm", "<<", "'\\n'", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "(", "TrueCmp", ")", "<<", "'\\n'", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "TrueImm", "<<", "'\\n'", ")", ";", "if", "(", "(", "(", "HeadCmp", "==", "<STR_LIT>", "&&", "TrueCmp", "==", "<STR_LIT>", ")", "||", "(", "HeadCmp", "==", "<STR_LIT>", "&&", "TrueCmp", "==", "<STR_LIT>", ")", ")", "&&", "std", "::", "abs", "(", "TrueImm", "-", "HeadImm", ")", "==", "<NUM_LIT>", ")", "{", "CmpInfo", "HeadCmpInfo", "=", "adjustCmp", "(", "HeadCmpMI", ",", "HeadCmp", ")", ";", "CmpInfo", "TrueCmpInfo", "=", "adjustCmp", "(", "TrueCmpMI", ",", "TrueCmp", ")", ";", "if", "(", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "HeadCmpInfo", ")", "==", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "TrueCmpInfo", ")", "&&", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "HeadCmpInfo", ")", "==", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "TrueCmpInfo", ")", ")", "{", "modifyCmp", "(", "HeadCmpMI", ",", "HeadCmpInfo", ")", ";", "modifyCmp", "(", "TrueCmpMI", ",", "TrueCmpInfo", ")", ";", "Changed", "=", "true", ";", "}", "}", "else", "if", "(", "(", "(", "HeadCmp", "==", "<STR_LIT>", "&&", "TrueCmp", "==", "<STR_LIT>", ")", "||", "(", "HeadCmp", "==", "<STR_LIT>", "&&", "TrueCmp", "==", "<STR_LIT>", ")", ")", "&&", "std", "::", "abs", "(", "TrueImm", "-", "HeadImm", ")", "==", "<NUM_LIT>", ")", "{"], "ground_truth": ["bool", "adjustHeadCond", "=", "(", "HeadImm", "<", "TrueImm", ")", ";"], "File": "AArch64ConditionOptimizer1", "Func": "runOnMachineFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19413, "Length": 431, "Cover_Rate": 0.6830427892234548, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "compile_for_target", "(", "struct", "obstack", "*", "argv_obstack", ")", "{", "switch", "(", "offload_abi", ")", "{", "case", "OFFLOAD_ABI_LP64", ":", "obstack_ptr_grow", "(", "argv_obstack", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "OFFLOAD_ABI_ILP32", ":", "obstack_ptr_grow", "(", "argv_obstack", ",", "<STR_LIT>", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "obstack_ptr_grow", "(", "argv_obstack", ",", "NULL", ")", ";", "char", "*", "*", "argv", "=", "XOBFINISH", "(", "argv_obstack", ",", "char", "*", "*", ")", ";", "const", "char", "*", "epath", "=", "getenv", "(", "<STR_LIT>", ")", ";", "const", "char", "*", "cpath", "=", "getenv", "(", "<STR_LIT>", ")", ";", "const", "char", "*", "lpath", "=", "getenv", "(", "<STR_LIT>", ")", ";", "const", "char", "*", "rpath", "=", "getenv", "(", "<STR_LIT>", ")", ";", "unsetenv", "(", "<STR_LIT>", ")", ";", "unsetenv", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["unsetenv", "(", "<STR_LIT>", ")", ";"], "File": "intelmic-mkoffload", "Func": "compile_for_target", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19414, "Length": 122, "Cover_Rate": 0.6192893401015228, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMovImm64Shifter", "(", ")", "const", "{", "if", "(", "!", "isShifter", "(", ")", ")", "return", "false", ";", "<STR_LIT>", "ST", "=", "<STR_LIT>", "(", "Shifter", ".", "Val", ")", ";", "if", "(", "ST", "!=", "<STR_LIT>", ")", "return", "false", ";", "uint64_t", "Val", "=", "<STR_LIT>", "(", "Shifter", ".", "Val", ")", ";"], "ground_truth": ["return", "(", "Val", "==", "<NUM_LIT>", "||", "Val", "==", "<NUM_LIT>", "||", "Val", "==", "<NUM_LIT>", "||", "Val", "==", "<NUM_LIT>", ")", ";"], "File": "ARM64AsmParser", "Func": "isMovImm64Shifter", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19415, "Length": 64, "Cover_Rate": 0.8767123287671232, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "assert", "(", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Subtarget", ".", "hasFPCVT", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "Tmp", "=", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Src", ")", ";", "break", ";", "}", "bool", "i32Stack", "=", "Op", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasSTFIWX", "(", ")", "&&", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Subtarget", ".", "hasFPCVT", "(", ")", ")", ";", "SDValue", "FIPtr", "=", "DAG", ".", "CreateStackTemporary", "(", "i32Stack", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "FIPtr", ")", "->", "getIndex", "(", ")", ";", "MachinePointerInfo", "MPI", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "FI", ")", ";", "SDValue", "Chain", ";", "unsigned", "Alignment", "=", "DAG", ".", "getEVTAlignment", "(", "Tmp", ".", "getValueType", "(", ")", ")", ";", "if", "(", "i32Stack", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "Alignment", "=", "<NUM_LIT>", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MPI", ",", "MachineMemOperand", "::", "MOStore", ",", "<NUM_LIT>", ",", "Alignment", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "DAG", ".", "getEntryNode", "(", ")", ",", "Tmp", ",", "FIPtr", "}", ";", "Chain", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ")", ",", "Ops", ",", "<STR_LIT>", ",", "MMO", ")", ";", "}", "else", "Chain", "=", "DAG", ".", "getStore", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "Tmp", ",", "FIPtr", ",", "MPI", ",", "Alignment", ")", ";", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "!", "i32Stack", ")", "{", "FIPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "FIPtr", ".", "getValueType", "(", ")", ",", "FIPtr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "FIPtr", ".", "getValueType", "(", ")", ")", ")", ";", "MPI", "=", "MPI", ".", "getWithOffset", "(", "Subtarget", ".", "isLittleEndian", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "}", "RLI", ".", "Chain", "=", "Chain", ";", "RLI", ".", "Ptr", "=", "FIPtr", ";", "RLI", ".", "MPI", "=", "MPI", ";"], "ground_truth": ["RLI", ".", "Alignment", "=", "Alignment", ";"], "File": "PPCISelLowering104", "Func": "LowerFP_TO_INTForReuse", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19416, "Length": 343, "Cover_Rate": 0.650853889943074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_or_ps", "(", "__m256", "__A", ",", "__m256", "__B", ")", "{"], "ground_truth": ["return", "(", "__m256", ")", "__builtin_ia32_orps256", "(", "(", "__v8sf", ")", "__A", ",", "(", "__v8sf", ")", "__B", ")", ";"], "File": "avxintrin", "Func": "_mm256_or_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19417, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TREE_CODE", "(", "type", ")", "==", "REAL_TYPE", "&&", "TYPE_PRECISION", "(", "type", ")", "==", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "if", "(", "TYPE_NAME", "(", "type", ")", "!=", "NULL", ")", "{"], "ground_truth": ["const", "char", "*", "res", "=", "<STR_LIT>", "(", "type", ")", ";"], "File": "riscv1", "Func": "riscv_mangle_type", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19418, "Length": 39, "Cover_Rate": 0.6190476190476191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "n_words", "=", "AVR_TINY", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "return", "optimize", ">", "<NUM_LIT>", "&&", "io_address_operand", "(", "x", ",", "QImode", ")", "?", "avr_asm_len", "(", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ":", "avr_asm_len", "(", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "n_words", ")", ";", "}", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "REG_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "{", "int", "disp", "=", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "AVR_TINY", ")", "return", "avr_out_movqi_r_mr_reg_disp_tiny", "(", "insn", ",", "op", ",", "plen", ")", ";", "if", "(", "disp", "-", "GET_MODE_SIZE", "(", "GET_MODE", "(", "src", ")", ")", ">=", "<NUM_LIT>", ")", "{", "if", "(", "REGNO", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "!=", "REG_Y", ")", "fatal_insn", "(", "<STR_LIT>", ",", "insn", ")", ";", "if", "(", "disp", "<=", "<NUM_LIT>", "+", "MAX_LD_OFFSET", "(", "GET_MODE", "(", "src", ")", ")", ")", "return", "avr_asm_len", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";", "return", "avr_asm_len", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avr4", "Func": "out_movqi_r_mr", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 19419, "Length": 192, "Cover_Rate": 0.5501432664756447, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AdjustOpt", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "return", "<ISA_LIT>AdjustOptImpl", "(", "&", "M", ")", ".", "run", "(", ")", ";"], "ground_truth": ["}"], "File": "BPFAdjustOpt", "Func": "runOnModule", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19420, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "static", "uint64_t", "mimm2Val", "(", "uint64_t", "Val", ")", "{", "if", "(", "Val", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "(", "Val", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "(", "uint64_t", ")", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ">>", "(", "Val", "&", "<NUM_LIT>", ")", ")", ";"], "File": "VE9", "Func": "mimm2Val", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19421, "Length": 46, "Cover_Rate": 0.71875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "Loc", "=", "getLoc", "(", ")", ";", "StringRef", "NextKind", ";", "int64_t", "Reg", "=", "tryMatchVectorRegister", "(", "NextKind", ",", "true", ")", ";", "if", "(", "Reg", "==", "-", "<NUM_LIT>", ")", "return", "true", ";", "if", "(", "Kind", "!=", "NextKind", ")", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "if", "(", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "Reg", ")", "!=", "(", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "PrevReg", ")", "+", "<NUM_LIT>", ")", "%", "<NUM_LIT>", ")", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "PrevReg", "=", "Reg", ";", "++", "Count", ";", "}", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "Error", "(", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "unsigned", "NumElements", "=", "<NUM_LIT>", ";", "char", "ElementKind", "=", "<NUM_LIT>", ";", "if", "(", "!", "Kind", ".", "empty", "(", ")", ")", "parseValidVectorKind", "(", "Kind", ",", "NumElements", ",", "ElementKind", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateVectorList", "(", "FirstReg", ",", "Count", ",", "NumElements", ",", "ElementKind", ",", "S", ",", "getLoc", "(", ")", ",", "getContext", "(", ")", ")", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "LBrac", ")", ")", "{", "SMLoc", "SIdx", "=", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "ImmVal", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ImmVal", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ImmVal", ")", ";", "if", "(", "!", "MCE", ")", "{", "TokError", "(", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "SMLoc", "E", "=", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RBrac", ")", ")", "{"], "ground_truth": ["Error", "(", "E", ",", "<STR_LIT>", ")", ";"], "File": "ARM64AsmParser", "Func": "parseVectorList", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19422, "Length": 287, "Cover_Rate": 0.533457249070632, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setVarArgsGPRIndex", "(", "int", "Index", ")", "{"], "ground_truth": ["VarArgsGPRIndex", "=", "Index", ";"], "File": "AArch64MachineFunctionInfo", "Func": "setVarArgsGPRIndex", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19423, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Mnemonic", ".", "endswith", "(", "<STR_LIT>", ")", "&&", "!", "(", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "(", "Mnemonic", "==", "<STR_LIT>", "&&", "isThumb", "(", ")", ")", ")", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "<NUM_LIT>", ",", "Mnemonic", ".", "size", "(", ")", "-", "<NUM_LIT>", ")", ";", "CarrySetting", "=", "true", ";", "}", "if", "(", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", ")", ")", "{", "unsigned", "IMod", "=", "StringSwitch", "<", "unsigned", ">", "(", "Mnemonic", ".", "substr", "(", "Mnemonic", ".", "size", "(", ")", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "~", "<NUM_LIT>", ")", ";", "if", "(", "IMod", "!=", "~", "<NUM_LIT>", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "<NUM_LIT>", ",", "Mnemonic", ".", "size", "(", ")", "-", "<NUM_LIT>", ")", ";", "ProcessorIMod", "=", "IMod", ";", "}", "}", "if", "(", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", ")", ")", "{", "ITMask", "=", "Mnemonic", ".", "slice", "(", "<NUM_LIT>", ",", "Mnemonic", ".", "size", "(", ")", ")", ";", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "return", "Mnemonic", ";"], "ground_truth": ["}"], "File": "ARMAsmParser14", "Func": "splitMnemonic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19424, "Length": 275, "Cover_Rate": 0.36231884057971014, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DIExpression", "::", "appendOffset", "(", "Ops", ",", "Offset", ".", "getFixed", "(", ")", ")", ";", "unsigned", "VLENB", "=", "getDwarfRegNum", "(", "<STR_LIT>", ",", "true", ")", ";", "int64_t", "VLENBSized", "=", "Offset", ".", "getScalable", "(", ")", "/", "<NUM_LIT>", ";", "if", "(", "VLENBSized", ">", "<NUM_LIT>", ")", "{", "Ops", ".", "push_back", "(", "dwarf", "::", "DW_OP_constu", ")", ";", "Ops", ".", "push_back", "(", "VLENBSized", ")", ";", "Ops", ".", "append", "(", "{", "dwarf", "::", "DW_OP_bregx", ",", "VLENB", ",", "<NUM_LIT>", "}", ")", ";", "Ops", ".", "push_back", "(", "dwarf", "::", "DW_OP_mul", ")", ";", "Ops", ".", "push_back", "(", "dwarf", "::", "DW_OP_plus", ")", ";", "}", "else", "if", "(", "VLENBSized", "<", "<NUM_LIT>", ")", "{", "Ops", ".", "push_back", "(", "dwarf", "::", "DW_OP_constu", ")", ";", "Ops", ".", "push_back", "(", "-", "VLENBSized", ")", ";", "Ops", ".", "append", "(", "{", "dwarf", "::", "DW_OP_bregx", ",", "VLENB", ",", "<NUM_LIT>", "}", ")", ";", "Ops", ".", "push_back", "(", "dwarf", "::", "DW_OP_mul", ")", ";", "Ops", ".", "push_back", "(", "dwarf", "::", "DW_OP_minus", ")", ";", "}"], "ground_truth": ["}"], "File": "RISCVRegisterInfo12", "Func": "getOffsetOpcodes", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19425, "Length": 151, "Cover_Rate": 0.8074866310160428, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm", "::", "sort", "(", "Table", ")", ";"], "ground_truth": ["assert", "(", "std", "::", "adjacent_find", "(", "Table", ".", "begin", "(", ")", ",", "Table", ".", "end", "(", ")", ")", "==", "Table", ".", "end", "(", ")", "&&", "<STR_LIT>", ")", ";"], "File": "X86InstrRelaxTables", "Func": "X86ShortFormTable", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19426, "Length": 35, "Cover_Rate": 0.546875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "return", "(", "PredReg", "==", "<STR_LIT>", ")", "?", "fp0_jump_nt", ":", "fp1_jump_nt", ";", "case", "<STR_LIT>", ":", "return", "(", "PredReg", "==", "<STR_LIT>", ")", "?", "fp0_jump_t", ":", "fp1_jump_t", ";", "case", "<STR_LIT>", ":", "return", "(", "PredReg", "==", "<STR_LIT>", ")", "?", "tp0_jump_nt", ":", "tp1_jump_nt", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "HexagonMCCompound1", "Func": "getCompoundOp", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19427, "Length": 54, "Cover_Rate": 0.34177215189873417, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "ExtsSrc", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ExtsSrc", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "ExtsSrc", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "N0", ")", ";", "SDValue", "ShiftBy", "=", "SDValue", "(", "CN1", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "ShiftBy", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "ShiftBy", "=", "DCI", ".", "DAG", ".", "getConstant", "(", "CN1", "->", "getZExtValue", "(", ")", ",", "DL", ",", "<STR_LIT>", ")", ";"], "File": "PPCISelLowering109", "Func": "combineSHL", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19428, "Length": 83, "Cover_Rate": 0.34297520661157027, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "m32r_model", "model", ";", "rtx", "sym", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "name", ")", ";", "if", "(", "TARGET_MODEL_SMALL", ")", "model", "=", "M32R_MODEL_SMALL", ";", "else", "if", "(", "TARGET_MODEL_MEDIUM", ")", "model", "=", "M32R_MODEL_MEDIUM", ";", "else", "if", "(", "TARGET_MODEL_LARGE", ")", "model", "=", "M32R_MODEL_LARGE", ";"], "ground_truth": ["else", "gcc_unreachable", "(", ")", ";"], "File": "m32r", "Func": "m32r_function_symbol", "Target": "m32r", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 19429, "Length": 45, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IRPromoter", "(", "Module", "*", "M", ")", ":", "M", "(", "M", ")", ",", "Ctx", "(", "M", "->", "getContext", "(", ")", ")", ",", "ExtTy", "(", "Type", "::", "getInt32Ty", "(", "Ctx", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMCodeGenPrepare10", "Func": "IRPromoter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19430, "Length": 32, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Shift", "=", "true", ";", "break", ";", "}", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "One", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "VT", ")", ";", "if", "(", "Convert", ")", "{", "SDValue", "SR", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Flag", ")", ";", "if", "(", "Shift", ")", "SR", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SR", ",", "One", ")", ";", "SR", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SR", ",", "One", ")", ";", "if", "(", "Invert", ")", "SR", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SR", ",", "One", ")", ";", "return", "SR", ";", "}", "else", "{", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "VT", ")", ";"], "ground_truth": ["SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "Op", ".", "getValueType", "(", ")", ",", "<STR_LIT>", ")", ";"], "File": "MSP430ISelLowering15", "Func": "LowerSETCC", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19431, "Length": 148, "Cover_Rate": 0.33109619686800895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint64_t", ")", "__builtin_neon_vget_lanev2di", "(", "(", "int64x2_t", ")", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vgetq_lane_u64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19432, "Length": 15, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "(", "Enabled", "==", "ReciprocalEstimate", "::", "Enabled", "||", "(", "Enabled", "==", "ReciprocalEstimate", "::", "Unspecified", "&&", "!", "usePrecSqrtF32", "(", ")", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "ExtraSteps", "==", "ReciprocalEstimate", "::", "Unspecified", ")", "ExtraSteps", "=", "<NUM_LIT>", ";", "SDLoc", "DL", "(", "Operand", ")", ";", "EVT", "VT", "=", "Operand", ".", "getValueType", "(", ")", ";", "bool", "Ftz", "=", "useF32FTZ", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ";"], "ground_truth": ["auto", "MakeIntrinsicCall", "=", "[", "&", "]", "(", "<STR_LIT>", "IID", ")", "{"], "File": "NVPTXISelLowering (2)1", "Func": "getSqrtEstimate", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19433, "Length": 79, "Cover_Rate": 0.3038461538461538, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "else", "Base", "=", "N", ";", "Offset", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "RegisterSDNode", "*", "LHSR", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "RegisterSDNode", "*", "RHSR", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "(", "LHSR", "&&", "LHSR", "->", "getReg", "(", ")", "==", "<STR_LIT>", ")", "||", "(", "RHSR", "&&", "RHSR", "->", "getReg", "(", ")", "==", "<STR_LIT>", ")", ")", "{", "Base", "=", "N", ";", "Offset", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "(", "RHSC", "&", "(", "Scale", "-", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", ")", "{", "RHSC", "/=", "Scale", ";", "if", "(", "RHSC", ">=", "<NUM_LIT>", "&&", "RHSC", "<", "<NUM_LIT>", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Offset", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelDAGToDAG46", "Func": "SelectThumbAddrModeRI5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19434, "Length": 228, "Cover_Rate": 0.5520581113801453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask3_fnmadd_round_ph", "(", "__m512h", "__A", ",", "__m512h", "__B", ",", "__m512h", "__C", ",", "__mmask32", "__U", ",", "const", "int", "__R", ")", "{"], "ground_truth": ["return", "(", "__m512h", ")", "__builtin_ia32_vfnmaddph512_mask3", "(", "(", "__v32hf", ")", "__A", ",", "(", "__v32hf", ")", "__B", ",", "(", "__v32hf", ")", "__C", ",", "(", "__mmask32", ")", "__U", ",", "__R", ")", ";"], "File": "avx512fp16intrin", "Func": "_mm512_mask3_fnmadd_round_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19435, "Length": 61, "Cover_Rate": 0.9838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "code", ">=", "AARCH64_BUILTIN_MAX", ")", "return", "error_mark_node", ";", "return", "aarch64_builtin_decls", "[", "code", "]", ";"], "ground_truth": ["}"], "File": "aarch64-builtins2", "Func": "aarch64_builtin_decl", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19436, "Length": 16, "Cover_Rate": 0.5925925925925926, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Reg", "=", "<STR_LIT>", ";", "break", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "Opc", ")", ")", ";", "MIB", "->", "findRegisterUseOperand", "(", "Reg", ")", "->", "setIsUndef", "(", ")", ";", "if", "(", "Reg", "==", "<STR_LIT>", ")", "{", "MIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Undef", ")", ";"], "ground_truth": ["}"], "File": "Z80oldISelLowering", "Func": "EmitLoweredSExt", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19437, "Length": 57, "Cover_Rate": 0.36075949367088606, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "std", "::", "max", ")", "(", "Lead", "[", "<NUM_LIT>", "]", ",", "Lead", "[", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULibFunc (2)", "Func": "maxLeadIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19438, "Length": 19, "Cover_Rate": 0.76, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrsqrteq_f64", "(", "float64x2_t", "__a", ")", "{", "return", "__builtin_aarch64_rsqrtev2df", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vrsqrteq_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19439, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmParser", "&", "getParser", "(", ")", "const", "{"], "ground_truth": ["return", "Parser", ";"], "File": "FISCAsmParser", "Func": "getParser", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19440, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "dest", ")", "pattern", "=", "gen_maddsi3r", "(", "lo", ",", "dest", ",", "copy_rtx", "(", "dest", ")", ",", "mep_mulr_source", "(", "insn", ",", "dest", ",", "src1", ",", "src2", ")", ",", "copy_rtx", "(", "lo", ")", ")", ";", "else", "pattern", "=", "gen_maddsi3_lo", "(", "lo", ",", "src1", ",", "src2", ",", "copy_rtx", "(", "lo", ")", ")", ";"], "ground_truth": ["mep_rewrite_mult", "(", "insn", ",", "pattern", ")", ";"], "File": "mep", "Func": "mep_rewrite_maddsi3", "Target": "mep", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19441, "Length": 58, "Cover_Rate": 0.5321100917431193, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineInstr", "&", "MI", ":", "llvm", "::", "make_range", "(", "MachineBasicBlock", "::", "iterator", "(", "SCCDefInst", ")", ",", "SCCDefInst", ".", "getParent", "(", ")", "->", "end", "(", ")", ")", ")", "{", "if", "(", "MI", ".", "findRegisterDefOperandIdx", "(", "<STR_LIT>", ")", "!=", "-", "<NUM_LIT>", ")", "return", ";", "if", "(", "MI", ".", "findRegisterUseOperandIdx", "(", "<STR_LIT>", ")", "!=", "-", "<NUM_LIT>", ")", "Worklist", ".", "insert", "(", "&", "MI", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo122", "Func": "addSCCDefUsersToVALUWorklist", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19442, "Length": 64, "Cover_Rate": 0.7619047619047619, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PassConfig", "(", "<ISA_LIT>TargetMachine", "&", "TM", ",", "PassManagerBase", "*", "PassManager", ")", ":", "TargetPassConfig", "(", "TM", ",", "*", "PassManager", ")", "{"], "ground_truth": ["}"], "File": "DLXTargetMachine", "Func": "DLXPassConfig", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19443, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Function", "*", "F", "=", "getParentFunction", "(", "v", ")", ";", "if", "(", "!", "F", ")", "return", ";"], "ground_truth": ["for", "(", "Function", "::", "iterator", "it", "=", "F", "->", "begin", "(", ")", ",", "ie", "=", "F", "->", "end", "(", ")", ";", "it", "!=", "ie", ";", "++", "it", ")", "{"], "File": "NVPTXUtilities", "Func": "dumpBlock", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19444, "Length": 45, "Cover_Rate": 0.46875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MDR", "=", "&", "getAnalysis", "<", "MemoryDependenceWrapperPass", ">", "(", ")", ".", "getMemDep", "(", ")", ";"], "ground_truth": ["LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoopInfo", "(", ")", ";"], "File": "AMDGPUAnnotateUniformValues1", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19445, "Length": 28, "Cover_Rate": 0.32558139534883723, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasFPCVT", "(", ")", "const", "{"], "ground_truth": ["return", "HasFPCVT", ";"], "File": "PPCSubtarget (2)", "Func": "hasFPCVT", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19446, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "ToYamlString", ";", "if", "(", "Metadata", "::", "toYamlString", "(", "FromYamlString", ",", "ToYamlString", ")", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", ";", "return", ";", "}", "errs", "(", ")", "<<", "(", "YamlString", "==", "ToYamlString", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", "<<", "'\\n'", ";", "if", "(", "YamlString", "!=", "ToYamlString", ")", "{"], "ground_truth": ["errs", "(", ")", "<<", "<STR_LIT>", "<<", "YamlString", "<<", "'\\n'", "<<", "<STR_LIT>", "<<", "ToYamlString", "<<", "'\\n'", ";"], "File": "AMDGPUCodeObjectMetadataStreamer", "Func": "verify", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19447, "Length": 65, "Cover_Rate": 0.5963302752293578, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>SelectionDAGInfo", "*", "getSelectionDAGInfo", "(", ")", "const", "override", "{", "return", "&", "TSInfo", ";"], "ground_truth": ["}"], "File": "SNESSubtarget", "Func": "getSelectionDAGInfo", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19448, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "LHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "RHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "<STR_LIT>", "LCC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "<STR_LIT>", "RCC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "SDValue", "X", "=", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Y", "=", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Y", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "Y", ".", "getOperand", "(", "<NUM_LIT>", ")", "!=", "X", ")", "return", "SDValue", "(", ")", ";", "if", "(", "LCC", "==", "<STR_LIT>", ")", "{", "if", "(", "X", "!=", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "RCC", "==", "<STR_LIT>", ")", "{", "const", "ConstantFPSDNode", "*", "C1", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "C1", "||", "!", "C1", "->", "isInfinity", "(", ")", "||", "C1", "->", "isNegative", "(", ")", ")", "return", "SDValue", "(", ")", ";", "const", "uint32_t", "Mask", "=", "<STR_LIT>", "|", "<STR_LIT>", "|", "<STR_LIT>", "|", "<STR_LIT>", "|", "<STR_LIT>", "|", "<STR_LIT>", ";"], "ground_truth": ["static_assert", "(", "(", "(", "~", "(", "<STR_LIT>", "|", "<STR_LIT>", "|", "<STR_LIT>", "|", "<STR_LIT>", ")", ")", "&", "<NUM_LIT>", ")", "==", "Mask", ",", "<STR_LIT>", ")", ";"], "File": "SIISelLowering (2)", "Func": "performAndCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19449, "Length": 234, "Cover_Rate": 0.6685714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RM", "==", "Reloc", "::", "Static", ")", "return", "true", ";"], "ground_truth": ["return", "GV", "->", "hasLocalLinkage", "(", ")", "||", "!", "GV", "->", "hasDefaultVisibility", "(", ")", ";"], "File": "SystemZSubtarget (2)", "Func": "bindsLocally", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19450, "Length": 25, "Cover_Rate": 0.6097560975609756, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isPreISelGenericOpcode", "(", "I", ".", "getOpcode", "(", ")", ")", ")", "return", "true", ";", "if", "(", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "M68kInstructionSelector", "Func": "select", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19451, "Length": 32, "Cover_Rate": 0.7619047619047619, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "offset", "=", "const0_rtx", ";", "base", "=", "eliminate_constant_term", "(", "XEXP", "(", "SET_SRC", "(", "set", ")", ",", "<NUM_LIT>", ")", ",", "&", "offset", ")", ";", "off", "=", "INTVAL", "(", "offset", ")", ";", "if", "(", "GET_CODE", "(", "base", ")", "!=", "REG", "||", "off", "<", "<NUM_LIT>", ")", "continue", ";", "if", "(", "cfun_frame_layout", ".", "first_restore_gpr", "!=", "-", "<NUM_LIT>", "&&", "(", "cfun_frame_layout", ".", "first_restore_gpr", "<", "first", "||", "cfun_frame_layout", ".", "last_restore_gpr", ">", "last", ")", ")", "continue", ";", "if", "(", "REGNO", "(", "base", ")", "!=", "STACK_POINTER_REGNUM", "&&", "REGNO", "(", "base", ")", "!=", "HARD_FRAME_POINTER_REGNUM", ")", "continue", ";", "if", "(", "first", ">", "BASE_REGNUM", "||", "last", "<", "BASE_REGNUM", ")", "continue", ";", "if", "(", "cfun_frame_layout", ".", "first_restore_gpr", "!=", "-", "<NUM_LIT>", ")", "{", "rtx", "rpat", "=", "restore_gprs", "(", "base", ",", "off", "+", "(", "cfun_frame_layout", ".", "first_restore_gpr", "-", "first", ")", "*", "UNITS_PER_LONG", ",", "cfun_frame_layout", ".", "first_restore_gpr", ",", "cfun_frame_layout", ".", "last_restore_gpr", ")", ";", "REG_NOTES", "(", "rpat", ")", "=", "REG_NOTES", "(", "insn", ")", ";", "for", "(", "rtx", "*", "ptr", "=", "&", "REG_NOTES", "(", "rpat", ")", ";", "*", "ptr", ";", ")", "if", "(", "REG_NOTE_KIND", "(", "*", "ptr", ")", "==", "REG_CFA_RESTORE", "&&", "(", "(", "int", ")", "REGNO", "(", "XEXP", "(", "*", "ptr", ",", "<NUM_LIT>", ")", ")", "<", "cfun_frame_layout", ".", "first_restore_gpr", ")", ")", "*", "ptr", "=", "XEXP", "(", "*", "ptr", ",", "<NUM_LIT>", ")", ";", "else", "ptr", "=", "&", "XEXP", "(", "*", "ptr", ",", "<NUM_LIT>", ")", ";", "new_insn", "=", "emit_insn_before", "(", "rpat", ",", "insn", ")", ";", "RTX_FRAME_RELATED_P", "(", "new_insn", ")", "=", "<NUM_LIT>", ";", "INSN_ADDRESSES_NEW", "(", "new_insn", ",", "-", "<NUM_LIT>", ")", ";", "}", "remove_insn", "(", "insn", ")", ";", "continue", ";", "}", "if", "(", "cfun_frame_layout", ".", "first_restore_gpr", "==", "-", "<NUM_LIT>", "&&", "GET_CODE", "(", "pat", ")", "==", "SET", "&&", "GENERAL_REG_P", "(", "SET_DEST", "(", "pat", ")", ")", "&&", "GET_CODE", "(", "SET_SRC", "(", "pat", ")", ")", "==", "MEM", ")", "{", "set", "=", "pat", ";", "first", "=", "REGNO", "(", "SET_DEST", "(", "set", ")", ")", ";", "offset", "=", "const0_rtx", ";", "base", "=", "eliminate_constant_term", "(", "XEXP", "(", "SET_SRC", "(", "set", ")", ",", "<NUM_LIT>", ")", ",", "&", "offset", ")", ";", "off", "=", "INTVAL", "(", "offset", ")", ";", "if", "(", "GET_CODE", "(", "base", ")", "!=", "REG", "||", "off", "<", "<NUM_LIT>", ")", "continue", ";", "if", "(", "REGNO", "(", "base", ")", "!=", "STACK_POINTER_REGNUM", "&&", "REGNO", "(", "base", ")", "!=", "HARD_FRAME_POINTER_REGNUM", ")", "continue", ";", "remove_insn", "(", "insn", ")", ";", "continue", ";", "}"], "ground_truth": ["}"], "File": "s3901", "Func": "s390_optimize_prologue", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 19452, "Length": 369, "Cover_Rate": 0.36, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "FPU", "=", "getParser", "(", ")", ".", "parseStringToEndOfStatement", "(", ")", ".", "trim", "(", ")", ";", "unsigned", "ID", "=", "<STR_LIT>", "(", "FPU", ")", ";", "std", "::", "vector", "<", "const", "char", "*", ">", "Features", ";", "if", "(", "!", "<STR_LIT>", "(", "ID", ",", "Features", ")", ")", "{", "Error", "(", "FPUNameLoc", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser123", "Func": "parseDirectiveFPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19453, "Length": 54, "Cover_Rate": 0.4576271186440678, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask16", ")", "__builtin_ia32_cmpps512_mask", "(", "(", "__v16sf", ")", "__X", ",", "(", "__v16sf", ")", "__Y", ",", "_CMP_NLE_US", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_cmpnle_ps_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19454, "Length": 28, "Cover_Rate": 0.56, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "<ISA_LIT>FI", "->", "getLOHRelated", "(", ")", ".", "empty", "(", ")", ")", "EmitLOHs", "(", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmPrinter14", "Func": "emitFunctionBodyEnd", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19455, "Length": 18, "Cover_Rate": 0.72, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";"], "ground_truth": ["default", ":"], "File": "X86InstrInfo111", "Func": "isAssociativeAndCommutative", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19456, "Length": 26, "Cover_Rate": 0.4126984126984127, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "llvm", "::", "ELF", "::", "EF_MIPS_ARCH_2", ":", "return", "<STR_LIT>", ";", "case", "llvm", "::", "ELF", "::", "EF_MIPS_ARCH_3", ":", "return", "<STR_LIT>", ";", "case", "llvm", "::", "ELF", "::", "EF_MIPS_ARCH_4", ":", "return", "<STR_LIT>", ";", "case", "llvm", "::", "ELF", "::", "EF_MIPS_ARCH_5", ":", "return", "<STR_LIT>", ";", "case", "llvm", "::", "ELF", "::", "EF_MIPS_ARCH_32", ":", "return", "<STR_LIT>", ";", "case", "llvm", "::", "ELF", "::", "EF_MIPS_ARCH_64", ":", "return", "<STR_LIT>", ";", "case", "llvm", "::", "ELF", "::", "EF_MIPS_ARCH_32R2", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "llvm", "::", "ELF", "::", "EF_MIPS_ARCH_64R2", ":"], "File": "MipsLDBackend", "Func": "ArchName", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19457, "Length": 77, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SrcVT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "is64Bit", "(", ")", ")", "{", "Src", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Src", ")", ";", "if", "(", "IsStrict", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "{", "DstVT", ",", "<STR_LIT>", "}", ",", "{", "Chain", ",", "Src", "}", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DstVT", ",", "Src", ")", ";", "}", "if", "(", "SDValue", "V", "=", "LowerI64IntToFP_AVX512DQ", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", "&&", "DstVT", "==", "<STR_LIT>", "&&", "<ISA_LIT>ScalarSSEf64", ")", "return", "LowerUINT_TO_FP_i64", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", "&&", "<ISA_LIT>ScalarSSEf64", ")", "return", "LowerUINT_TO_FP_i32", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", "&&", "SrcVT", "==", "<STR_LIT>", "&&", "DstVT", "==", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "StackSlot", "=", "DAG", ".", "CreateStackTemporary", "(", "<STR_LIT>", ")", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", ")", "{", "SDValue", "OffsetSlot", "=", "DAG", ".", "getMemBasePlusOffset", "(", "StackSlot", ",", "<NUM_LIT>", ",", "dl", ")", ";", "SDValue", "Store1", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Src", ",", "StackSlot", ",", "MachinePointerInfo", "(", ")", ")", ";", "SDValue", "Store2", "=", "DAG", ".", "getStore", "(", "Store1", ",", "dl", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ",", "OffsetSlot", ",", "MachinePointerInfo", "(", ")", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "Tmp", "=", "BuildFILD", "(", "Op", ",", "<STR_LIT>", ",", "Store2", ",", "StackSlot", ",", "DAG", ")", ";", "if", "(", "IsStrict", ")", "return", "DAG", ".", "getMergeValues", "(", "{", "Tmp", ".", "first", ",", "Tmp", ".", "second", "}", ",", "dl", ")", ";", "return", "Tmp", ".", "first", ";", "}", "assert", "(", "SrcVT", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "SDValue", "ValueToStore", "=", "Src", ";", "if", "(", "isScalarFPTypeInSSEReg", "(", "Op", ".", "getValueType", "(", ")", ")", "&&", "!", "Subtarget", ".", "is64Bit", "(", ")", ")", "{", "ValueToStore", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "ValueToStore", ")", ";", "}", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "ValueToStore", ",", "StackSlot", ",", "MachinePointerInfo", "(", ")", ")", ";", "int", "SSFI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "StackSlot", ")", "->", "getIndex", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "SSFI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Store", ",", "StackSlot", "}", ";", "SDValue", "Fild", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "dl", ",", "Tys", ",", "Ops", ",", "<STR_LIT>", ",", "MMO", ")", ";", "Chain", "=", "Fild", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["APInt", "FF", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering128", "Func": "LowerUINT_TO_FP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19458, "Length": 452, "Cover_Rate": 0.4418377321603128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetELFStreamer", "::", "emitDirectiveOptionPop", "(", ")", "{"], "ground_truth": ["}"], "File": "RISCVELFStreamer (2)", "Func": "emitDirectiveOptionPop", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19459, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CALL_P", "(", "insn", ")", "||", "(", "TARGET_MIPS16", "?", "simplejump_p", "(", "insn", ")", ":", "JUMP_P", "(", "insn", ")", ")", ")", "length", "+=", "TARGET_MIPS16", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "!", "cfun", "->", "machine", "->", "ignore_hazard_length_p", "&&", "INSN_P", "(", "insn", ")", "&&", "INSN_CODE", "(", "insn", ")", ">=", "<NUM_LIT>", ")", "switch", "(", "get_attr_hazard", "(", "insn", ")", ")", "{", "case", "HAZARD_NONE", ":", "break", ";", "case", "HAZARD_DELAY", ":", "length", "+=", "NOP_INSN_LENGTH", ";"], "ground_truth": ["break", ";"], "File": "mips4", "Func": "mips_adjust_insn_length", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19460, "Length": 72, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "std", "::", "map", "<", "unsigned", ",", "unsigned", ">", "SRF2ZRF", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ";", "unsigned", "Register", "=", "RegisterTableSPU", "[", "RegNo", "]", ";", "if", "(", "Register", "==", "~", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["auto", "Ptr", "=", "SRF2ZRF", ".", "find", "(", "Register", ")", ";"], "File": "TPCDisassembler", "Func": "DecodeZRFRegisterClass", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19461, "Length": 158, "Cover_Rate": 0.5337837837837838, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FrameLowering", "::", "<ISA_LIT>FrameLowering", "(", ")", ":", "TargetFrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsDown", ",", "Align", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "TeakFrameLowering", "Func": "TeakFrameLowering", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19462, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vsubw_s16", "(", "int32x4_t", "__a", ",", "int16x4_t", "__b", ")", "{", "return", "(", "int32x4_t", ")", "__builtin_neon_vsubwsv4hi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vsubw_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19463, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "clearParamsAndResults", "(", ")", "{"], "ground_truth": ["Params", ".", "clear", "(", ")", ";"], "File": "WebAssemblyMachineFunctionInfo (2)1", "Func": "clearParamsAndResults", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19464, "Length": 11, "Cover_Rate": 0.6111111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "UserMI", "->", "setDesc", "(", "TII", "->", "get", "(", "U", ".", "getLongFormOpcode", "(", ")", ")", ")", ";", "U", ".", "setMaxDisp", "(", "U", ".", "getLongFormMaxDisp", "(", ")", ")", ";", "return", "<NUM_LIT>", ";", "}", "unsigned", "CPI", "=", "CPEMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "std", "::", "vector", "<", "CPEntry", ">", "&", "CPEs", "=", "CPEntries", "[", "CPI", "]", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CPEs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "CPEs", "[", "i", "]", ".", "CPEMI", "==", "CPEMI", ")", "continue", ";", "if", "(", "CPEs", "[", "i", "]", ".", "CPEMI", "==", "NULL", ")", "continue", ";", "if", "(", "isCPEntryInRange", "(", "UserMI", ",", "UserOffset", ",", "CPEs", "[", "i", "]", ".", "CPEMI", ",", "U", ".", "getLongFormMaxDisp", "(", ")", ",", "U", ".", "NegOk", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "CPI", "<<", "<STR_LIT>", "<<", "CPEs", "[", "i", "]", ".", "CPI", "<<", "<STR_LIT>", ")", ";", "U", ".", "CPEMI", "=", "CPEs", "[", "i", "]", ".", "CPEMI", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ",", "e", "=", "UserMI", "->", "getNumOperands", "(", ")", ";", "j", "!=", "e", ";", "++", "j", ")", "if", "(", "UserMI", "->", "getOperand", "(", "j", ")", ".", "isCPI", "(", ")", ")", "{", "UserMI", "->", "getOperand", "(", "j", ")", ".", "setIndex", "(", "CPEs", "[", "i", "]", ".", "CPI", ")", ";"], "ground_truth": ["break", ";"], "File": "MipsConstantIslandPass12", "Func": "findLongFormInRangeCPEntry", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19465, "Length": 232, "Cover_Rate": 0.7435897435897436, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ScalarTy", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", "||", "ScalarTy", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", "||", "ScalarTy", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", "||", "ScalarTy", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")", "return", "true", ";", "if", "(", "ScalarTy", "->", "isHalfTy", "(", ")", ")", "return", "Subtarget", ".", "hasStdExtZfh", "(", ")", ";", "if", "(", "ScalarTy", "->", "isFloatTy", "(", ")", ")", "return", "Subtarget", ".", "hasStdExtF", "(", ")", ";", "if", "(", "ScalarTy", "->", "isDoubleTy", "(", ")", ")", "return", "Subtarget", ".", "hasStdExtD", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "RISCVISelLowering1", "Func": "isLegalElementTypeForRVV", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19466, "Length": 81, "Cover_Rate": 0.7788461538461539, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Vec", ";", "SDValue", "Cst", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "MVT", "TVT", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "Ops", ".", "assign", "(", "<NUM_LIT>", ",", "Cst", ")", ";", "TVT", "=", "<STR_LIT>", ";", "}", "else", "{", "Ops", ".", "assign", "(", "<NUM_LIT>", ",", "Cst", ")", ";", "TVT", "=", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "ARMISelLowering109", "Func": "getOnesVector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19467, "Length": 67, "Cover_Rate": 0.46853146853146854, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printBitfieldInvMaskImmOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "uint32_t", "v", "=", "~", "MO", ".", "getImm", "(", ")", ";", "int32_t", "lsb", "=", "countTrailingZeros", "(", "v", ")", ";"], "ground_truth": ["int32_t", "width", "=", "(", "<NUM_LIT>", "-", "countLeadingZeros", "(", "v", ")", ")", "-", "lsb", ";"], "File": "ARMInstPrinter1", "Func": "printBitfieldInvMaskImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19468, "Length": 67, "Cover_Rate": 0.6036036036036037, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "loadImmediate", "(", "OffsetValue", ",", "ATReg", ",", "<STR_LIT>", ",", "!", "ABI", ".", "ArePtrs64bit", "(", ")", ",", "IDLoc", ",", "Instructions", ")", ")", "return", "true", ";", "if", "(", "SrcReg", "!=", "<STR_LIT>", "&&", "SrcReg", "!=", "<STR_LIT>", ")", "createAddu", "(", "ATReg", ",", "ATReg", ",", "SrcReg", ",", "ABI", ".", "ArePtrs64bit", "(", ")", ",", "Instructions", ")", ";", "}", "unsigned", "FinalSrcReg", "=", "LoadedOffsetInAT", "?", "ATReg", ":", "SrcReg", ";", "int64_t", "LeftLoadOffset", "=", "<NUM_LIT>", ",", "RightLoadOffset", "=", "<NUM_LIT>", ";", "if", "(", "isLittle", "(", ")", ")", "{", "LeftLoadOffset", "=", "LoadedOffsetInAT", "?", "<NUM_LIT>", ":", "(", "OffsetValue", "+", "<NUM_LIT>", ")", ";", "RightLoadOffset", "=", "LoadedOffsetInAT", "?", "<NUM_LIT>", ":", "OffsetValue", ";", "}", "else", "{", "LeftLoadOffset", "=", "LoadedOffsetInAT", "?", "<NUM_LIT>", ":", "OffsetValue", ";", "RightLoadOffset", "=", "LoadedOffsetInAT", "?", "<NUM_LIT>", ":", "(", "OffsetValue", "+", "<NUM_LIT>", ")", ";", "}", "MCInst", "LeftLoadInst", ";", "LeftLoadInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "LeftLoadInst", ".", "addOperand", "(", "DstRegOp", ")", ";", "LeftLoadInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "FinalSrcReg", ")", ")", ";", "LeftLoadInst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "LeftLoadOffset", ")", ")", ";", "Instructions", ".", "push_back", "(", "LeftLoadInst", ")", ";", "MCInst", "RightLoadInst", ";"], "ground_truth": ["RightLoadInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";"], "File": "MipsAsmParser6", "Func": "expandUlw", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19469, "Length": 180, "Cover_Rate": 0.430622009569378, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "VT", "=", "N", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "VT", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VTs", ",", "LHS", ",", "RHS", ",", "Flags", ")", ";", "}", "if", "(", "LHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isNullConstant", "(", "RHS", ")", "&&", "!", "N", "->", "hasAnyUseOfValue", "(", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getVTList", "(", ")", ",", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "BorrowIn", ")", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering100", "Func": "combineSBB", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19470, "Length": 107, "Cover_Rate": 0.622093023255814, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "MaskSplitCost", "=", "getScalarizationOverhead", "(", "MaskTy", ",", "false", ",", "true", ")", ";", "int", "ScalarCompareCost", "=", "getCmpSelInstrCost", "(", "Instruction", "::", "ICmp", ",", "Type", "::", "getInt8Ty", "(", "SrcVTy", "->", "getContext", "(", ")", ")", ",", "nullptr", ")", ";", "int", "BranchCost", "=", "getCFInstrCost", "(", "Instruction", "::", "Br", ")", ";", "int", "MaskCmpCost", "=", "NumElem", "*", "(", "BranchCost", "+", "ScalarCompareCost", ")", ";", "int", "ValueSplitCost", "=", "getScalarizationOverhead", "(", "SrcVTy", ",", "Opcode", "==", "Instruction", "::", "Load", ",", "Opcode", "==", "Instruction", "::", "Store", ")", ";", "int", "MemopCost", "=", "NumElem", "*", "BaseT", "::", "getMemoryOpCost", "(", "Opcode", ",", "SrcVTy", "->", "getScalarType", "(", ")", ",", "Alignment", ",", "AddressSpace", ")", ";", "return", "MemopCost", "+", "ValueSplitCost", "+", "MaskSplitCost", "+", "MaskCmpCost", ";", "}", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "SrcVTy", ")", ";"], "ground_truth": ["auto", "VT", "=", "TLI", "->", "getValueType", "(", "DL", ",", "SrcVTy", ")", ";"], "File": "X86TargetTransformInfo (2)", "Func": "getMaskedMemoryOpCost", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19471, "Length": 139, "Cover_Rate": 0.3518987341772152, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isFixed", "=", "MFI", ".", "isFixedObjectIndex", "(", "FI", ")", ";", "bool", "isSVE", "=", "MFI", ".", "getStackID", "(", "FI", ")", "==", "TargetStackID", "::", "ScalableVector", ";"], "ground_truth": ["return", "resolveFrameOffsetReference", "(", "MF", ",", "ObjectOffset", ",", "isFixed", ",", "isSVE", ",", "FrameReg", ",", "PreferFP", ",", "ForSimm", ")", ";"], "File": "AArch64FrameLowering (2)1", "Func": "resolveFrameIndexReference", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19472, "Length": 42, "Cover_Rate": 0.47191011235955055, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "free_bundle_state_chain", "=", "result", "->", "next", ";", "}", "else", "{", "result", "=", "XNEW", "(", "struct", "bundle_state", ")", ";"], "ground_truth": ["result", "->", "dfa_state", "=", "xmalloc", "(", "dfa_state_size", ")", ";"], "File": "ia64", "Func": "get_free_bundle_state", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19473, "Length": 26, "Cover_Rate": 0.3561643835616438, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "MCI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";"], "ground_truth": ["}"], "File": "HexagonMCInstrInfo25", "Func": "hasTmpDst", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19474, "Length": 36, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "STI", ".", "getFeatureBits", "(", ")", "&", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "MipsDisassembler10", "Func": "isGP64", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19475, "Length": 10, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "do", "{", "LaneBitmask", "M", "=", "TRI", ".", "getSubRegIndexLaneMask", "(", "S", ".", "getSubRegIndex", "(", ")", ")", ";", "if", "(", "(", "M", "&", "I", ".", "LaneMask", ")", ".", "any", "(", ")", ")", "LV", ".", "set", "(", "S", ".", "getSubReg", "(", ")", ")", ";", "++", "S", ";", "}", "while", "(", "S", ".", "isValid", "(", ")", ")", ";", "}", "}", ";", "BitVector", "LiveIn", "(", "TRI", ".", "getNumRegs", "(", ")", ")", ",", "Live", "(", "TRI", ".", "getNumRegs", "(", ")", ")", ";", "CopyLiveIns", "(", "B", ",", "LiveIn", ")", ";", "for", "(", "auto", "SI", ":", "B", "->", "successors", "(", ")", ")", "CopyLiveIns", "(", "SI", ",", "Live", ")", ";", "for", "(", "auto", "I", "=", "B", "->", "rbegin", "(", ")", ",", "E", "=", "B", "->", "rend", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineInstr", "*", "MI", "=", "&", "*", "I", ";", "if", "(", "MI", "->", "isDebugInstr", "(", ")", ")", "continue", ";", "MI", "->", "clearKillInfo", "(", ")", ";", "for", "(", "auto", "&", "Op", ":", "MI", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "!", "Op", ".", "isDef", "(", ")", "||", "Op", ".", "isImplicit", "(", ")", ")", "continue", ";", "unsigned", "R", "=", "Op", ".", "getReg", "(", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "R", ")", ")", "continue", ";", "for", "(", "MCSubRegIterator", "SR", "(", "R", ",", "&", "TRI", ",", "true", ")", ";", "SR", ".", "isValid", "(", ")", ";", "++", "SR", ")", "Live", ".", "reset", "(", "*", "SR", ")", ";", "}"], "ground_truth": ["for", "(", "auto", "&", "Op", ":", "MI", "->", "operands", "(", ")", ")", "{"], "File": "RDFLiveness", "Func": "resetKills", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19476, "Length": 254, "Cover_Rate": 0.5485961123110151, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "default", ":", "return", "false", ";", "}", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addImm", "(", "i", ")", ";", "updateValueMap", "(", "&", "Arg", ",", "ResultReg", ")", ";", "++", "i", ";", "}", "MRI", ".", "addLiveIn", "(", "<STR_LIT>", ")", ";", "auto", "*", "MFI", "=", "MF", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";"], "ground_truth": ["for", "(", "auto", "const", "&", "Arg", ":", "F", "->", "args", "(", ")", ")", "MFI", "->", "addParam", "(", "getLegalType", "(", "getSimpleType", "(", "Arg", ".", "getType", "(", ")", ")", ")", ")", ";"], "File": "WebAssemblyFastISel36", "Func": "fastLowerArguments", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19477, "Length": 181, "Cover_Rate": 0.35282651072124754, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initialize<ISA_LIT>OptimizeExecMaskingPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIOptimizeExecMasking", "Func": "SIOptimizeExecMasking", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19478, "Length": 11, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "override", "{"], "ground_truth": ["return", "getSubtargetImpl", "(", ")", "->", "getDataLayout", "(", ")", ";"], "File": "SparcTargetMachine2", "Func": "getDataLayout", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19479, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "Optional", "<", "CodeModel", "::", "Model", ">", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "JIT", ")", ":", "LLVMTargetMachine", "(", "T", ",", "computeDataLayout", "(", "TT", ")", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ".", "getValueOr", "(", "Reloc", "::", "Static", ")", ",", "getEffectiveCodeModel", "(", "CM", ",", "CodeModel", "::", "Small", ")", ",", "OL", ")", ",", "TLOF", "(", "std", "::", "make_unique", "<", "<ISA_LIT>ELFTargetObjectFile", ">", "(", ")", ")", "{", "initAsmInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "CSKYTargetMachine (2)", "Func": "CSKYTargetMachine", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19480, "Length": 105, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "assert", "(", "(", "TailCallReturnAddrDelta", "<=", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "int", "FrameIdx", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "SlotSize", ",", "(", "int", ")", "SlotSize", "*", "-", "<NUM_LIT>", "+", "TailCallReturnAddrDelta", ")", ";", "assert", "(", "FrameIdx", "==", "MF", ".", "getFrameInfo", "(", ")", "->", "getObjectIndexBegin", "(", ")", "&&", "<STR_LIT>", ")", ";", "FrameIdx", "=", "<NUM_LIT>", ";", "}"], "ground_truth": ["}"], "File": "X86RegisterInfo33", "Func": "processFunctionBeforeFrameFinalized", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19481, "Length": 66, "Cover_Rate": 0.515625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "AlignedOffset", "=", "alignTo", "(", "Offset", ",", "Alignment", ")", ";", "BlockInfo", "[", "MBB", ".", "getNumber", "(", ")", "]", "=", "AlignedOffset", ";", "Offset", "=", "AlignedOffset", "+", "computeBlockSize", "(", "MBB", ")", ";", "}"], "ground_truth": ["}"], "File": "AArch64CompressJumpTables5", "Func": "scanFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19482, "Length": 32, "Cover_Rate": 0.32653061224489793, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "I", "=", "MI", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "AMDGPUTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MI", ",", "BB", ")", ";", "case", "AMDGPU", "::", "BRANCH", ":", "return", "BB", ";", "case", "AMDGPU", "::", "SHADER_TYPE", ":", "BB", "->", "getParent", "(", ")", "->", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", "->", "ShaderType", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "break", ";"], "ground_truth": ["case", "AMDGPU", "::", "<ISA_LIT>_INTERP", ":"], "File": "SIISelLowering34", "Func": "EmitInstrWithCustomInserter", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19483, "Length": 80, "Cover_Rate": 0.5405405405405406, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_set1_pi32", "(", "int", "__i", ")", "{"], "ground_truth": ["return", "_mm_set_pi32", "(", "__i", ",", "__i", ")", ";"], "File": "mmintrin5", "Func": "_mm_set1_pi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19484, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "BrOffset", ">=", "-", "<NUM_LIT>", "&&", "BrOffset", "<=", "<NUM_LIT>", ";", "}"], "ground_truth": ["}"], "File": "GBZ80InstrInfo", "Func": "isBranchOffsetInRange", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19485, "Length": 40, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "tree", "mep_validate_io_cb", "(", "tree", "*", "node", ",", "tree", "name", ",", "tree", "args", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "*", "no_add", ")", "{", "if", "(", "TREE_CODE", "(", "*", "node", ")", "!=", "VAR_DECL", ")", "{"], "ground_truth": ["warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", ",", "name", ")", ";"], "File": "mep", "Func": "mep_validate_io_cb", "Target": "mep", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19486, "Length": 43, "Cover_Rate": 0.3208955223880597, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "EVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", ")", ";", "bool", "isImmutable", "=", "!", "(", "getTargetMachine", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", "&&", "(", "CallConv", "==", "CallingConv", "::", "Fast", ")", ")", ";", "unsigned", "PtrByteSize", "=", "<NUM_LIT>", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "unsigned", "LinkageSize", "=", "<ISA_LIT>FrameLowering", "::", "getLinkageSize", "(", "false", ",", "false", ",", "false", ")", ";", "CCInfo", ".", "AllocateStack", "(", "LinkageSize", ",", "PtrByteSize", ")", ";", "CCInfo", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "CC_<ISA_LIT>32_SVR4", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "const", "TargetRegisterClass", "*", "RC", ";", "EVT", "ValVT", "=", "VA", ".", "getValVT", "(", ")", ";", "switch", "(", "ValVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "Subtarget", ".", "hasVSX", "(", ")", ")", "RC", "=", "&", "<STR_LIT>", ";", "else", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "}", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg", ",", "ValVT", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "ValVT", ")", ";", "if", "(", "ValVT", "==", "<STR_LIT>", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ArgValue", ")", ";", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "unsigned", "ArgSize", "=", "VA", ".", "getLocVT", "(", ")", ".", "getStoreSize", "(", ")", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "ArgSize", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "isImmutable", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "PtrVT", ")", ";", "InVals", ".", "push_back", "(", "DAG", ".", "getLoad", "(", "VA", ".", "getValVT", "(", ")", ",", "dl", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "PPCISelLowering163", "Func": "LowerFormalArguments_32SVR4", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19487, "Length": 426, "Cover_Rate": 0.3555926544240401, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrev32q_p16", "(", "poly16x8_t", "a", ")", "{"], "ground_truth": ["return", "__builtin_shuffle", "(", "a", ",", "(", "uint16x8_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "File": "arm", "Func": "neon2_vrev32q_p16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19488, "Length": 33, "Cover_Rate": 0.9705882352941176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vddupq_m_n_uv4si", "(", "__inactive", ",", "__a", ",", "__imm", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vddupq_m_n_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19489, "Length": 13, "Cover_Rate": 0.4482758620689655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Reg", "!=", "-", "<NUM_LIT>", ")", "{", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "CurDAG", "->", "getTargetConstant", "(", "Reg", ",", "DL", ",", "<STR_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ";", "return", "true", ";", "}", "auto", "PMapper", "=", "<STR_LIT>", "(", "RegString", "->", "getString", "(", ")", ")", ";", "if", "(", "PMapper", ")", "{", "assert", "(", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "Reg", "=", "PMapper", "->", "Encoding", ";", "uint64_t", "Immed", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "State", ";", "if", "(", "Reg", "==", "<STR_LIT>", "||", "Reg", "==", "<STR_LIT>", "||", "Reg", "==", "<STR_LIT>", ")", "{", "assert", "(", "Immed", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "State", "=", "<STR_LIT>", ";", "}", "else", "{", "assert", "(", "Immed", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "State", "=", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "AArch64ISelDAGToDAG (2)2", "Func": "tryWriteRegister", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19490, "Length": 163, "Cover_Rate": 0.3880952380952381, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcmpcsq_m_n_u32", "(", "uint32x4_t", "__a", ",", "uint32_t", "__b", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__builtin_mve_vcmpcsq_m_n_uv4si", "(", "__a", ",", "__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vcmpcsq_m_n_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19491, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AMDGPU770Device", "::", "AMDGPU770Device", "(", "AMDGPUSubtarget", "*", "ST", ")", ":", "AMDGPU7XXDevice", "(", "ST", ")", "{"], "ground_truth": ["setCaps", "(", ")", ";"], "File": "AMDIL7XXDevice", "Func": "AMDGPU770Device", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19492, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "next", "(", ")", "{"], "ground_truth": ["if", "(", "It", "==", "End", ")", "return", "nullptr", ";"], "File": "TVMMachineInstrMatcher", "Func": "next", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19493, "Length": 15, "Cover_Rate": 0.6818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "releaseBottomNode", "(", "SUnit", "*", "SU", ")", "{"], "ground_truth": ["}"], "File": "PatmosSchedStrategy", "Func": "releaseBottomNode", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 19494, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "IndexReg", "=", "SM", ".", "getIndexReg", "(", ")", ";", "unsigned", "Scale", "=", "SM", ".", "getScale", "(", ")", ";", "if", "(", "Scale", "==", "<NUM_LIT>", "&&", "BaseReg", "!=", "<STR_LIT>", "&&", "BaseReg", "!=", "<STR_LIT>", "&&", "(", "IndexReg", "==", "<STR_LIT>", "||", "IndexReg", "==", "<STR_LIT>", ")", ")", "std", "::", "swap", "(", "BaseReg", ",", "IndexReg", ")", ";", "if", "(", "Scale", "==", "<NUM_LIT>", "&&", "!", "(", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "IndexReg", ")", "||", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "IndexReg", ")", "||", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "IndexReg", ")", ")", "&&", "(", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "BaseReg", ")", "||", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "BaseReg", ")", "||", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "BaseReg", ")", ")", ")", "std", "::", "swap", "(", "BaseReg", ",", "IndexReg", ")", ";", "if", "(", "Scale", "!=", "<NUM_LIT>", "&&", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "IndexReg", ")", ")", "return", "Error", "(", "Start", ",", "<STR_LIT>", ")", ";", "if", "(", "Scale", "==", "<NUM_LIT>", ")", "Scale", "=", "<NUM_LIT>", ";", "if", "(", "(", "BaseReg", "==", "<STR_LIT>", "||", "BaseReg", "==", "<STR_LIT>", ")", "&&", "(", "IndexReg", "==", "<STR_LIT>", "||", "IndexReg", "==", "<STR_LIT>", ")", ")", "std", "::", "swap", "(", "BaseReg", ",", "IndexReg", ")", ";", "if", "(", "(", "BaseReg", "||", "IndexReg", ")", "&&", "CheckBaseRegAndIndexRegAndScale", "(", "BaseReg", ",", "IndexReg", ",", "Scale", ",", "is64BitMode", "(", ")", ",", "ErrMsg", ")", ")", "return", "Error", "(", "Start", ",", "ErrMsg", ")", ";", "if", "(", "isParsingMSInlineAsm", "(", ")", ")", "return", "CreateMemForMSInlineAsm", "(", "RegNo", ",", "Disp", ",", "BaseReg", ",", "IndexReg", ",", "Scale", ",", "Start", ",", "End", ",", "Size", ",", "SM", ".", "getSymName", "(", ")", ",", "SM", ".", "getIdentifierInfo", "(", ")", ",", "Operands", ")", ";"], "ground_truth": ["if", "(", "Parser", ".", "isParsingMasm", "(", ")", "&&", "is64BitMode", "(", ")", ")", "{"], "File": "X86AsmParser58", "Func": "ParseIntelOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19495, "Length": 280, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "AMDGPUTargetLowering", "::", "LowerUDIVREM", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "DL", "(", "Op", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "Num", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Den", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RCP", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Den", ")", ";", "SDValue", "RCP_LO", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "RCP", ",", "Den", ")", ";", "SDValue", "RCP_HI", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "RCP", ",", "Den", ")", ";", "SDValue", "NEG_RCP_LO", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "VT", ")", ",", "RCP_LO", ")", ";", "SDValue", "ABS_RCP_LO", "=", "DAG", ".", "getSelectCC", "(", "DL", ",", "RCP_HI", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "VT", ")", ",", "NEG_RCP_LO", ",", "RCP_LO", ",", "<STR_LIT>", ")", ";", "SDValue", "E", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "ABS_RCP_LO", ",", "RCP", ")", ";", "SDValue", "RCP_A_E", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "RCP", ",", "E", ")", ";"], "ground_truth": ["SDValue", "RCP_S_E", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "RCP", ",", "E", ")", ";"], "File": "AMDGPUISelLowering19", "Func": "LowerUDIVREM", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19496, "Length": 207, "Cover_Rate": 0.3249607535321821, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "Op", ".", "getNode", "(", ")", "->", "use_begin", "(", ")", ",", "UE", "=", "Op", ".", "getNode", "(", ")", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "if", "(", "UI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "goto", "default_case", ";", "switch", "(", "ArithOp", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "{", "if", "(", "!", "NeedTruncation", "&&", "(", "<ISA_LIT>CC", "==", "<STR_LIT>", "||", "<ISA_LIT>CC", "==", "<STR_LIT>", ")", ")", "{", "SDValue", "EFLAGS", "=", "LowerVectorAllZeroTest", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "if", "(", "EFLAGS", ".", "getNode", "(", ")", ")", "return", "EFLAGS", ";", "}", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "}", "}", "NumOperands", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "SDValue", "(", "Op", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ";", "default", ":", "default_case", ":", "break", ";", "}", "if", "(", "NeedTruncation", ")", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "WideVal", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "WideVT", "=", "WideVal", ".", "getValueType", "(", ")", ";", "unsigned", "ConvertedOp", "=", "<NUM_LIT>", ";", "switch", "(", "WideVal", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "ConvertedOp", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "ConvertedOp", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "ConvertedOp", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "ConvertedOp", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "ConvertedOp", "=", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "ConvertedOp", ")", "{", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "TLI", ".", "isOperationLegal", "(", "WideVal", ".", "getOpcode", "(", ")", ",", "WideVT", ")", ")", "{", "SDValue", "V0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "WideVal", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "V1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "WideVal", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "ConvertedOp", ",", "dl", ",", "VT", ",", "V0", ",", "V1", ")", ";", "}", "}", "}", "if", "(", "Opcode", "==", "<NUM_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ")", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "Op", ".", "getValueType", "(", ")", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", "(", "Op", "->", "op_begin", "(", ")", ",", "Op", "->", "op_begin", "(", ")", "+", "NumOperands", ")", ";"], "File": "X86ISelLowering149", "Func": "EmitTest", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19497, "Length": 458, "Cover_Rate": 0.34077380952380953, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printMRSSystemRegister", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "Val", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "if", "(", "Val", "==", "<STR_LIT>", ")", "{", "O", "<<", "<STR_LIT>", ";", "return", ";", "}", "if", "(", "Val", "==", "<STR_LIT>", ")", "{", "O", "<<", "<STR_LIT>", ";", "return", ";", "}", "const", "<STR_LIT>", "*", "Reg", "=", "lookupSysReg", "(", "Val", ",", "true", ",", "STI", ")", ";", "if", "(", "isValidSysReg", "(", "Reg", ",", "true", ",", "STI", ")", ")", "O", "<<", "Reg", "->", "Name", ";", "else", "O", "<<", "<STR_LIT>", "(", "Val", ")", ";"], "ground_truth": ["}"], "File": "AArch64InstPrinter13", "Func": "printMRSSystemRegister", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19498, "Length": 105, "Cover_Rate": 0.9292035398230089, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "emit_insn", "(", "gen_move_gpsi", "(", "dest", ",", "src", ")", ")", ";", "return", ";", "}", "if", "(", "regno", "==", "HI_REGNUM", ")", "{", "if", "(", "REG_P", "(", "dest", ")", ")", "{", "mips_emit_move", "(", "temp", ",", "src", ")", ";", "if", "(", "TARGET_64BIT", ")", "emit_insn", "(", "gen_mthidi_ti", "(", "gen_rtx_REG", "(", "TImode", ",", "MD_REG_FIRST", ")", ",", "temp", ",", "gen_rtx_REG", "(", "DImode", ",", "LO_REGNUM", ")", ")", ")", ";", "else", "emit_insn", "(", "gen_mthisi_di", "(", "gen_rtx_REG", "(", "DImode", ",", "MD_REG_FIRST", ")", ",", "temp", ",", "gen_rtx_REG", "(", "SImode", ",", "LO_REGNUM", ")", ")", ")", ";", "}", "else", "{", "if", "(", "TARGET_64BIT", ")", "emit_insn", "(", "gen_mfhidi_ti", "(", "temp", ",", "gen_rtx_REG", "(", "TImode", ",", "MD_REG_FIRST", ")", ")", ")", ";", "else", "emit_insn", "(", "gen_mfhisi_di", "(", "temp", ",", "gen_rtx_REG", "(", "DImode", ",", "MD_REG_FIRST", ")", ")", ")", ";", "mips_emit_move", "(", "dest", ",", "temp", ")", ";", "}", "}", "else", "if", "(", "mips_direct_save_slot_move_p", "(", "regno", ",", "mem", ",", "mem", "==", "src", ")", ")", "mips_emit_move", "(", "dest", ",", "src", ")", ";", "else", "{"], "ground_truth": ["gcc_assert", "(", "!", "reg_overlap_mentioned_p", "(", "dest", ",", "temp", ")", ")", ";"], "File": "mips", "Func": "mips_emit_save_slot_move", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19499, "Length": 166, "Cover_Rate": 0.5865724381625441, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "GPU", ",", "FS", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Gen", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", "?", "SOUTHERN_ISLANDS", ":", "<ISA_LIT>", ")", ",", "IsaVersion", "(", "ISAVersion0_0_0", ")", ",", "WavefrontSize", "(", "<NUM_LIT>", ")", ",", "LocalMemorySize", "(", "<NUM_LIT>", ")", ",", "LDSBankCount", "(", "<NUM_LIT>", ")", ",", "MaxPrivateElementSize", "(", "<NUM_LIT>", ")", ",", "FastFMAF32", "(", "false", ")", ",", "HalfRate64Ops", "(", "false", ")", ",", "FP32Denormals", "(", "false", ")", ",", "FP64FP16Denormals", "(", "false", ")", ",", "FPExceptions", "(", "false", ")", ",", "DX10Clamp", "(", "false", ")", ",", "FlatForGlobal", "(", "false", ")", ",", "AutoWaitcntBeforeBarrier", "(", "false", ")", ",", "UnalignedScratchAccess", "(", "false", ")", ",", "UnalignedBufferAccess", "(", "false", ")", ",", "HasApertureRegs", "(", "false", ")", ",", "EnableXNACK", "(", "false", ")", ",", "TrapHandler", "(", "false", ")", ",", "DebuggerInsertNops", "(", "false", ")", ",", "DebuggerReserveRegs", "(", "false", ")", ",", "DebuggerEmitPrologue", "(", "false", ")", ",", "EnableVGPRSpilling", "(", "false", ")", ",", "EnablePromoteAlloca", "(", "false", ")", ",", "EnableLoadStoreOpt", "(", "false", ")", ",", "EnableUnsafeDSOffsetFolding", "(", "false", ")", ",", "Enable<ISA_LIT>Scheduler", "(", "false", ")", ",", "DumpCode", "(", "false", ")", ",", "FP64", "(", "false", ")", ",", "IsGCN", "(", "false", ")", ",", "GCN3Encoding", "(", "false", ")", ",", "CIInsts", "(", "false", ")", ",", "GFX9Insts", "(", "false", ")", ",", "SGPRInitBug", "(", "false", ")", ",", "HasSMemRealTime", "(", "false", ")", ",", "Has16BitInsts", "(", "false", ")", ",", "HasIntClamp", "(", "false", ")", ",", "HasVOP3PInsts", "(", "false", ")", ",", "HasMovrel", "(", "false", ")", ",", "HasVGPRIndexMode", "(", "false", ")", ",", "HasScalarStores", "(", "false", ")", ",", "HasInv2PiInlineImm", "(", "false", ")", ",", "HasSDWA", "(", "false", ")", ",", "HasSDWAOmod", "(", "false", ")", ",", "HasSDWAScalar", "(", "false", ")", ",", "HasSDWASdst", "(", "false", ")", ",", "HasSDWAMac", "(", "false", ")", ",", "HasSDWAOutModsVOPC", "(", "false", ")", ",", "HasDPP", "(", "false", ")", ",", "FlatAddressSpace", "(", "false", ")", ",", "FlatInstOffsets", "(", "false", ")", ",", "FlatGlobalInsts", "(", "false", ")", ",", "FlatScratchInsts", "(", "false", ")", ",", "AddNoCarryInsts", "(", "false", ")", ",", "<ISA_LIT>ALUInst", "(", "false", ")", ",", "CaymanISA", "(", "false", ")", ",", "CFALUBug", "(", "false", ")", ",", "HasVertexCache", "(", "false", ")", ",", "TexVTXClauseSize", "(", "<NUM_LIT>", ")", ",", "ScalarizeGlobal", "(", "false", ")", ",", "FeatureDisable", "(", "false", ")", ",", "InstrItins", "(", "getInstrItineraryForCPU", "(", "GPU", ")", ")", "{", "AS", "=", "<STR_LIT>", "(", "TT", ")", ";"], "ground_truth": ["initializeSubtargetDependencies", "(", "TT", ",", "GPU", ",", "FS", ")", ";"], "File": "AMDGPUSubtarget34", "Func": "AMDGPUSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19500, "Length": 376, "Cover_Rate": 0.9920844327176781, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "&", "HST", "=", "static_cast", "<", "const", "<ISA_LIT>Subtarget", "&", ">", "(", "MF", "->", "getSubtarget", "(", ")", ")", ";", "switch", "(", "HST", ".", "get<ISA_LIT>ArchVersion", "(", ")", ")", "{", "case", "<ISA_LIT>Subtarget", "::", "V4", ":", "case", "<ISA_LIT>Subtarget", "::", "V5", ":", "case", "<ISA_LIT>Subtarget", "::", "V55", ":", "case", "<ISA_LIT>Subtarget", "::", "V60", ":", "return", "CallerSavedRegsV4", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "HexagonRegisterInfo (2)", "Func": "getCallerSavedRegs", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19501, "Length": 57, "Cover_Rate": 0.3904109589041096, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_SPE", "&&", "regno", "<", "<NUM_LIT>", "&&", "(", "SPE_VECTOR_MODE", "(", "GET_MODE", "(", "reg", ")", ")", "||", "(", "TARGET_E500_DOUBLE", "&&", "FLOAT_MODE_P", "(", "mode", ")", "&&", "mode", "!=", "SFmode", "&&", "mode", "!=", "SDmode", "&&", "mode", "!=", "SCmode", ")", ")", ")", ";", "else", "return", "NULL_RTX", ";", "regno", "=", "REGNO", "(", "reg", ")", ";", "words", "=", "(", "GET_MODE_SIZE", "(", "mode", ")", "+", "UNITS_PER_FP_WORD", "-", "<NUM_LIT>", ")", "/", "UNITS_PER_FP_WORD", ";", "gcc_assert", "(", "words", "<=", "<NUM_LIT>", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "words", ";", "i", "++", ",", "regno", "++", ")", "{", "if", "(", "BYTES_BIG_ENDIAN", ")", "{", "parts", "[", "<NUM_LIT>", "*", "i", "]", "=", "gen_rtx_REG", "(", "SImode", ",", "regno", "+", "FIRST_SPE_HIGH_REGNO", ")", ";", "parts", "[", "<NUM_LIT>", "*", "i", "+", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "SImode", ",", "regno", ")", ";", "}", "else", "{", "parts", "[", "<NUM_LIT>", "*", "i", "]", "=", "gen_rtx_REG", "(", "SImode", ",", "regno", ")", ";"], "ground_truth": ["parts", "[", "<NUM_LIT>", "*", "i", "+", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "SImode", ",", "regno", "+", "FIRST_SPE_HIGH_REGNO", ")", ";"], "File": "rs60004", "Func": "rs6000_dwarf_register_span", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19502, "Length": 162, "Cover_Rate": 0.7534883720930232, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "MLxExpansionPass (2)", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19503, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MI", ")", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "DeadRegs", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isDead", "(", ")", ")", "DeadRegs", ".", "push_back", "(", "MO", ".", "getReg", "(", ")", ")", ";", "}", "switch", "(", "FPInstClass", ")", "{", "case", "<STR_LIT>", ":", "handleZeroArgFP", "(", "I", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "handleOneArgFP", "(", "I", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "handleOneArgFPRW", "(", "I", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "handleTwoArgFP", "(", "I", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "handleCompareFP", "(", "I", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "handleCondMovFP", "(", "I", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "handleSpecialFP", "(", "I", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "DeadRegs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "DeadRegs", "[", "i", "]", ";", "if", "(", "Reg", ">=", "<STR_LIT>", "&&", "Reg", "<=", "<STR_LIT>", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Reg", "-", "<STR_LIT>", "<<", "<STR_LIT>", ")", ";", "freeStackSlotAfter", "(", "I", ",", "Reg", "-", "<STR_LIT>", ")", ";", "}", "}", "DEBUG", "(", "MachineBasicBlock", "::", "iterator", "PrevI", "(", "PrevMI", ")", ";", "if", "(", "I", "==", "PrevI", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "}", "else", "{", "MachineBasicBlock", "::", "iterator", "Start", "=", "I", ";", "while", "(", "Start", "!=", "BB", ".", "begin", "(", ")", "&&", "std", "::", "prev", "(", "Start", ")", "!=", "PrevI", ")", "--", "Start", ";"], "ground_truth": ["dbgs", "(", ")", "<<", "<STR_LIT>", ";"], "File": "X86FloatingPoint24", "Func": "processBasicBlock", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19504, "Length": 293, "Cover_Rate": 0.5269784172661871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ScheduleHazardRecognizer", "::", "HazardType", "<ISA_LIT>HazardRecognizer", "::", "getHazardType", "(", "SUnit", "*", "SU", ",", "int", "Stalls", ")", "{", "assert", "(", "Stalls", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MachineInstr", "*", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "if", "(", "!", "MI", "->", "isDebugValue", "(", ")", ")", "{", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "LastMI", "&&", "(", "MCID", ".", "TSFlags", "&", "<STR_LIT>", ")", "!=", "<STR_LIT>", ")", "{", "MachineInstr", "*", "DefMI", "=", "LastMI", ";"], "ground_truth": ["const", "MCInstrDesc", "&", "LastMCID", "=", "LastMI", "->", "getDesc", "(", ")", ";"], "File": "ARMHazardRecognizer22", "Func": "getHazardType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19505, "Length": 87, "Cover_Rate": 0.30313588850174217, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "BTFTypeStruct", "::", "getName", "(", ")", "{", "return", "std", "::", "string", "(", "STy", "->", "getName", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "BTFDebug1", "Func": "getName", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19506, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "invert", ";", "if", "(", "GET_CODE", "(", "op1", ")", "==", "CONST_INT", ")", "{", "HOST_WIDE_INT", "val", "=", "INTVAL", "(", "op1", ")", ";", "switch", "(", "code", ")", "{", "case", "GTU", ":", "if", "(", "val", "==", "<NUM_LIT>", ")", "code", "=", "NE", ";", "break", ";", "case", "GT", ":", "case", "LE", ":", "if", "(", "CONST_OK_FOR_J", "(", "val", "+", "<NUM_LIT>", ")", ")", "{", "op1", "=", "GEN_INT", "(", "val", "+", "<NUM_LIT>", ")", ";", "code", "=", "code", "==", "LE", "?", "LT", ":", "GE", ";", "}", "break", ";", "default", ":", "break", ";", "}", "}", "if", "(", "CONSTANT_P", "(", "op1", ")", "&&", "GET_CODE", "(", "op1", ")", "!=", "CONST_INT", ")", "op1", "=", "force_reg", "(", "SImode", ",", "op1", ")", ";", "invert", "=", "false", ";", "switch", "(", "code", ")", "{", "case", "EQ", ":", "code", "=", "NE", ";", "invert", "=", "true", ";", "case", "NE", ":", "if", "(", "GET_CODE", "(", "op1", ")", "==", "CONST_INT", "&&", "!", "CONST_OK_FOR_K", "(", "INTVAL", "(", "op1", ")", ")", ")", "op1", "=", "force_reg", "(", "SImode", ",", "op1", ")", ";", "break", ";", "case", "LE", ":", "code", "=", "GT", ";", "invert", "=", "true", ";", "case", "GT", ":", "if", "(", "GET_CODE", "(", "op1", ")", "==", "CONST_INT", ")", "op1", "=", "force_reg", "(", "SImode", ",", "op1", ")", ";", "break", ";", "case", "GE", ":", "code", "=", "LT", ";", "invert", "=", "true", ";", "case", "LT", ":", "if", "(", "GET_CODE", "(", "op1", ")", "==", "CONST_INT", "&&", "INTVAL", "(", "op1", ")", "!=", "<NUM_LIT>", "&&", "!", "CONST_OK_FOR_J", "(", "INTVAL", "(", "op1", ")", ")", ")", "op1", "=", "force_reg", "(", "SImode", ",", "op1", ")", ";", "break", ";", "case", "GTU", ":", "gcc_assert", "(", "GET_CODE", "(", "op1", ")", "!=", "CONST_INT", "||", "INTVAL", "(", "op1", ")", "!=", "<NUM_LIT>", ")", ";", "code", "=", "LEU", ";", "invert", "=", "true", ";", "case", "LEU", ":", "if", "(", "GET_CODE", "(", "op1", ")", "==", "CONST_INT", "&&", "INTVAL", "(", "op1", ")", "!=", "<NUM_LIT>", ")", "op1", "=", "force_reg", "(", "SImode", ",", "op1", ")", ";", "break", ";", "case", "LTU", ":", "code", "=", "GEU", ";", "invert", "=", "true", ";"], "ground_truth": ["case", "GEU", ":"], "File": "mcore4", "Func": "mcore_gen_compare", "Target": "mcore", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 19507, "Length": 316, "Cover_Rate": 0.7959697732997482, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DstPtrInfo", ".", "getAddrSpace", "(", ")", ">=", "<NUM_LIT>", "||", "SrcPtrInfo", ".", "getAddrSpace", "(", ")", ">=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "MVT", "AVT", ";", "if", "(", "Align", "&", "<NUM_LIT>", ")", "AVT", "=", "<STR_LIT>", ";", "else", "if", "(", "Align", "&", "<NUM_LIT>", ")", "AVT", "=", "<STR_LIT>", ";", "else", "if", "(", "Align", "&", "<NUM_LIT>", ")", "AVT", "=", "<STR_LIT>", ";", "else", "AVT", "=", "Subtarget", "->", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "UBytes", "=", "AVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "unsigned", "CountVal", "=", "SizeVal", "/", "UBytes", ";", "SDValue", "Count", "=", "DAG", ".", "getIntPtrConstant", "(", "CountVal", ")", ";", "unsigned", "BytesLeft", "=", "SizeVal", "%", "UBytes", ";", "SDValue", "InFlag", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "Subtarget", "->", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "Count", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "Subtarget", "->", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "Dst", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "Subtarget", "->", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "Src", ",", "InFlag", ")", ";"], "ground_truth": ["InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "File": "X86SelectionDAGInfo10", "Func": "EmitTargetCodeForMemcpy", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19508, "Length": 216, "Cover_Rate": 0.3737024221453287, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "Idx", "=", "<NUM_LIT>", ";", "Idx", "!=", "NumOperands", ";", "++", "Idx", ")", "{", "LLT", "OpTy", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "Idx", ")", ".", "getReg", "(", ")", ")", ";", "assert", "(", "<ISA_LIT>GenRegisterBankInfo", "::", "getRegBankBaseIdxOffset", "(", "RBIdx", ",", "OpTy", ".", "getSizeInBits", "(", ")", ")", "==", "<ISA_LIT>GenRegisterBankInfo", "::", "getRegBankBaseIdxOffset", "(", "RBIdx", ",", "Size", ")", "&&", "<STR_LIT>", ")", ";", "bool", "OpIsFPR", "=", "OpTy", ".", "isVector", "(", ")", "||", "isPreISelGenericFloatingPointOpcode", "(", "Opc", ")", ";", "(", "void", ")", "OpIsFPR", ";"], "ground_truth": ["assert", "(", "IsFPR", "==", "OpIsFPR", "&&", "<STR_LIT>", ")", ";"], "File": "AArch64RegisterBankInfo", "Func": "getSameKindOfOperandsMapping", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19509, "Length": 89, "Cover_Rate": 0.3869565217391304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "insn", "=", "next_insn_to_bundle", "(", "BB_HEAD", "(", "bb", ")", ",", "end", ")", ";", "insn", ";", "insn", "=", "next", ")", "{", "next", "=", "next_insn_to_bundle", "(", "NEXT_INSN", "(", "insn", ")", ",", "end", ")", ";", "if", "(", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "!=", "ASM_INPUT", ")", "{", "if", "(", "next", "==", "NULL_RTX", "||", "GET_MODE", "(", "next", ")", "==", "TImode", "||", "CALL_P", "(", "insn", ")", ")", "{", "PUT_MODE", "(", "insn", ",", "QImode", ")", ";", "}", "else", "{", "PUT_MODE", "(", "insn", ",", "SImode", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "tilepro", "Func": "tilepro_gen_bundles", "Target": "tilepro", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 19510, "Length": 85, "Cover_Rate": 0.6910569105691057, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isFPR64", "(", "unsigned", "Reg", ",", "unsigned", "SubReg", ",", "const", "MachineRegisterInfo", "*", "MRI", ")", "{"], "ground_truth": ["if", "(", "Register", "::", "isVirtualRegister", "(", "Reg", ")", ")", "return", "(", "MRI", "->", "getRegClass", "(", "Reg", ")", "->", "hasSuperClassEq", "(", "&", "<STR_LIT>", ")", "&&", "SubReg", "==", "<NUM_LIT>", ")", "||", "(", "MRI", "->", "getRegClass", "(", "Reg", ")", "->", "hasSuperClassEq", "(", "&", "<STR_LIT>", ")", "&&", "SubReg", "==", "<STR_LIT>", ")", ";"], "File": "AArch64AdvSIMDScalarPass11", "Func": "isFPR64", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19511, "Length": 64, "Cover_Rate": 0.6153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "<ISA_LIT>TargetLowering", "::", "emitEHSjLjLongJmp", "(", "MachineInstr", "*", "MI", ",", "MachineBasicBlock", "*", "MBB", ")", "const", "{", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "MF", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MachineInstr", "::", "mmo_iterator", "MMOBegin", "=", "MI", "->", "memoperands_begin", "(", ")", ";", "MachineInstr", "::", "mmo_iterator", "MMOEnd", "=", "MI", "->", "memoperands_end", "(", ")", ";", "MVT", "PVT", "=", "getPointerTy", "(", ")", ";", "assert", "(", "(", "PVT", "==", "<STR_LIT>", "||", "PVT", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "(", "PVT", "==", "<STR_LIT>", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "unsigned", "Tmp", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "const", "<ISA_LIT>RegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "<ISA_LIT>RegisterInfo", "*", ">", "(", "MF", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "unsigned", "FP", "=", "(", "PVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "SP", "=", "RegInfo", "->", "getStackRegister", "(", ")", ";", "MachineInstrBuilder", "MIB", ";", "const", "int64_t", "LabelOffset", "=", "<NUM_LIT>", "*", "PVT", ".", "getStoreSize", "(", ")", ";", "const", "int64_t", "SPOffset", "=", "<NUM_LIT>", "*", "PVT", ".", "getStoreSize", "(", ")", ";", "unsigned", "PtrLoadOpc", "=", "(", "PVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "IJmpOpc", "=", "(", "PVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "PtrLoadOpc", ")", ",", "FP", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<STR_LIT>", ";", "++", "i", ")", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "i", ")", ")", ";", "MIB", ".", "setMemRefs", "(", "MMOBegin", ",", "MMOEnd", ")", ";", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "PtrLoadOpc", ")", ",", "Tmp", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<STR_LIT>", ";", "++", "i", ")", "{", "if", "(", "i", "==", "<STR_LIT>", ")", "MIB", ".", "addDisp", "(", "MI", "->", "getOperand", "(", "i", ")", ",", "LabelOffset", ")", ";", "else", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "i", ")", ")", ";", "}", "MIB", ".", "setMemRefs", "(", "MMOBegin", ",", "MMOEnd", ")", ";", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "PtrLoadOpc", ")", ",", "SP", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<STR_LIT>", ";", "++", "i", ")", "{", "if", "(", "i", "==", "<STR_LIT>", ")", "MIB", ".", "addDisp", "(", "MI", "->", "getOperand", "(", "i", ")", ",", "SPOffset", ")", ";", "else", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "i", ")", ")", ";", "}"], "ground_truth": ["MIB", ".", "setMemRefs", "(", "MMOBegin", ",", "MMOEnd", ")", ";"], "File": "X86ISelLowering113", "Func": "emitEHSjLjLongJmp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19512, "Length": 443, "Cover_Rate": 0.8635477582846004, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Idx", ";"], "ground_truth": ["if", "(", "findIndexForHandle", "(", "Op", ",", "MF", ",", "Idx", ")", ")", "{"], "File": "NVPTXReplaceImageHandles", "Func": "replaceImageHandle", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19513, "Length": 15, "Cover_Rate": 0.39473684210526316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>IfConversionTerm", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "MF", ".", "getName", "(", ")", "<<", "'\\n'", ")", ";"], "ground_truth": ["if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";"], "File": "TVMIfConversionTerm", "Func": "runOnMachineFunction", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19514, "Length": 43, "Cover_Rate": 0.39814814814814814, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "MI", "=", "MRI", "->", "getVRegDef", "(", "SReg", ")", ";", "if", "(", "!", "MI", ")", "return", "<STR_LIT>", ";", "MachineOperand", "*", "MO", "=", "MI", "->", "findRegisterDefOperand", "(", "SReg", ")", ";", "assert", "(", "MO", "->", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "MO", ")", "return", "<STR_LIT>", ";", "if", "(", "MI", "->", "isCopy", "(", ")", "&&", "usesRegClass", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "&", "<STR_LIT>", ")", ")", "{", "SReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "if", "(", "Register", "::", "isVirtualRegister", "(", "SReg", ")", ")", "{", "if", "(", "MO", "->", "getSubReg", "(", ")", "==", "<STR_LIT>", ")", "return", "<STR_LIT>", ";", "return", "<STR_LIT>", ";", "}", "return", "getDPRLaneFromSPR", "(", "SReg", ")", ";"], "ground_truth": ["}"], "File": "A15SDOptimizer34", "Func": "getPrefSPRLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19515, "Length": 119, "Cover_Rate": 0.7628205128205128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Bytes", ",", "NumPredicateVectors", ",", "NumDataVectors", ";", "Offset", ".", "getForFrameOffset", "(", "Bytes", ",", "NumPredicateVectors", ",", "NumDataVectors", ")", ";", "if", "(", "Bytes", "||", "(", "!", "Offset", "&&", "SrcReg", "!=", "DestReg", ")", ")", "{", "assert", "(", "(", "DestReg", "!=", "<STR_LIT>", "||", "Bytes", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "Opc", "=", "SetNZCV", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "Bytes", "<", "<NUM_LIT>", ")", "{", "Bytes", "=", "-", "Bytes", ";", "Opc", "=", "SetNZCV", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "emitFrameOffsetAdj", "(", "MBB", ",", "MBBI", ",", "DL", ",", "DestReg", ",", "SrcReg", ",", "Bytes", ",", "Opc", ",", "TII", ",", "Flag", ",", "NeedsWinCFI", ",", "HasWinCFI", ")", ";", "SrcReg", "=", "DestReg", ";", "}", "assert", "(", "!", "(", "SetNZCV", "&&", "(", "NumPredicateVectors", "||", "NumDataVectors", ")", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "!", "(", "NeedsWinCFI", "&&", "(", "NumPredicateVectors", "||", "NumDataVectors", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "NumDataVectors", ")", "{", "emitFrameOffsetAdj", "(", "MBB", ",", "MBBI", ",", "DL", ",", "DestReg", ",", "SrcReg", ",", "NumDataVectors", ",", "<STR_LIT>", ",", "TII", ",", "Flag", ",", "NeedsWinCFI", ",", "nullptr", ")", ";", "SrcReg", "=", "DestReg", ";", "}", "if", "(", "NumPredicateVectors", ")", "{"], "ground_truth": ["assert", "(", "DestReg", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "AArch64InstrInfo21", "Func": "emitFrameOffset", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19516, "Length": 190, "Cover_Rate": 0.6737588652482269, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_sra_epi64", "(", "__mmask8", "__U", ",", "__m128i", "__A", ",", "__m128i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_psraq128_mask", "(", "(", "__v2di", ")", "__A", ",", "(", "__v2di", ")", "__B", ",", "(", "__v2di", ")", "_mm_setzero_di", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin4", "Func": "_mm_maskz_sra_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19517, "Length": 54, "Cover_Rate": 0.9818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "return", ";", "}", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "MRI", "->", "constrainRegClass", "(", "DestReg", ",", "&", "<STR_LIT>", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ";", "AddDReg", "(", "MIB", ",", "DestReg", ",", "<STR_LIT>", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "DestReg", ",", "<STR_LIT>", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "DestReg", ")", ")", "MIB", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "return", ";", "}"], "ground_truth": ["<ISA_LIT>BaseInstrInfo", "::", "loadRegFromStackSlot", "(", "MBB", ",", "I", ",", "DestReg", ",", "FI", ",", "RC", ",", "TRI", ")", ";"], "File": "Thumb2InstrInfo (2)", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19518, "Length": 177, "Cover_Rate": 0.5221238938053098, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo (2)", "Func": "hasBranchDivergence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19519, "Length": 4, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int64x1_t", ")", "{", "__a", "}", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon1_vcreate_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19520, "Length": 9, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "default", ":", "break", ";", "}", "if", "(", "IN_RANGE", "(", "ival", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "OP_TYPE_IMM_W", ";", "return", "OP_TYPE_IMM_L", ";", "}", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST_DOUBLE", ")", "{", "switch", "(", "GET_MODE", "(", "op", ")", ")", "{", "case", "SFmode", ":", "return", "OP_TYPE_IMM_W", ";", "case", "VOIDmode", ":", "case", "DFmode", ":", "return", "OP_TYPE_IMM_L", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST", "||", "symbolic_operand", "(", "op", ",", "VOIDmode", ")", "||", "LABEL_P", "(", "op", ")", ")", "{", "switch", "(", "GET_MODE", "(", "op", ")", ")", "{", "case", "QImode", ":", "return", "OP_TYPE_IMM_Q", ";", "case", "HImode", ":", "return", "OP_TYPE_IMM_W", ";", "case", "SImode", ":", "return", "OP_TYPE_IMM_L", ";", "default", ":", "if", "(", "symbolic_operand", "(", "m68k_unwrap_symbol", "(", "op", ",", "false", ")", ",", "VOIDmode", ")", ")", "return", "OP_TYPE_IMM_W", ";", "return", "OP_TYPE_IMM_L", ";", "}", "}", "gcc_assert", "(", "!", "reload_completed", ")", ";"], "ground_truth": ["if", "(", "FLOAT_MODE_P", "(", "GET_MODE", "(", "op", ")", ")", ")", "return", "OP_TYPE_FPN", ";"], "File": "m68k4", "Func": "sched_attr_op_type", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 19521, "Length": 158, "Cover_Rate": 0.40616966580976865, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "~", "<ISA_LIT>SchedStrategy", "(", ")", "{"], "ground_truth": ["}"], "File": "R600MachineScheduler (2)", "Func": "~R600SchedStrategy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19522, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isAligned", "=", "!", "MMOs", ".", "empty", "(", ")", "&&", "MMOs", ".", "front", "(", ")", "->", "getAlignment", "(", ")", ">=", "Alignment", ";", "unsigned", "Opc", "=", "getStoreRegOpcode", "(", "SrcReg", ",", "RC", ",", "isAligned", ",", "Subtarget", ")", ";", "DebugLoc", "DL", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "Opc", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Addr", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "add", "(", "Addr", "[", "i", "]", ")", ";", "MIB", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ";", "MIB", ".", "setMemRefs", "(", "MMOs", ")", ";", "NewMIs", ".", "push_back", "(", "MIB", ")", ";"], "ground_truth": ["}"], "File": "X86InstrInfo1", "Func": "storeRegToAddr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19523, "Length": 113, "Cover_Rate": 0.5824742268041238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Imm", ";", "<ISA_LIT>MCExpr", "::", "VariantKind", "VK", ";"], "ground_truth": ["bool", "IsConstantImm", "=", "evaluateConstantImm", "(", "Imm", ",", "VK", ")", ";"], "File": "RISCVAsmParser11", "Func": "isUImm8Lsb000", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19524, "Length": 18, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "Opcode", "==", "Instruction", "::", "InsertElement", ")", "{", "return", "getMemoryOpCost", "(", "Instruction", "::", "Store", ",", "Val", ",", "VecAlign", ",", "<NUM_LIT>", ",", "TTI", "::", "TargetCostKind", "::", "TCK_RecipThroughput", ")", "+", "getMemoryOpCost", "(", "Instruction", "::", "Store", ",", "ScalarType", ",", "SclAlign", ",", "<NUM_LIT>", ",", "TTI", "::", "TargetCostKind", "::", "TCK_RecipThroughput", ")", "+", "getMemoryOpCost", "(", "Instruction", "::", "Load", ",", "Val", ",", "VecAlign", ",", "<NUM_LIT>", ",", "TTI", "::", "TargetCostKind", "::", "TCK_RecipThroughput", ")", ";", "}", "}", "if", "(", "Index", "!=", "-", "<NUM_LIT>", "&&", "(", "Opcode", "==", "Instruction", "::", "ExtractElement", "||", "Opcode", "==", "Instruction", "::", "InsertElement", ")", ")", "{", "std", "::", "pair", "<", "InstructionCost", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Val", ")", ";", "if", "(", "!", "LT", ".", "second", ".", "isVector", "(", ")", ")", "return", "<NUM_LIT>", ";", "unsigned", "NumElts", "=", "LT", ".", "second", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "SubNumElts", "=", "NumElts", ";", "Index", "=", "Index", "%", "NumElts", ";", "if", "(", "LT", ".", "second", ".", "getSizeInBits", "(", ")", ">", "<NUM_LIT>", ")", "{", "assert", "(", "(", "LT", ".", "second", ".", "getSizeInBits", "(", ")", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "NumSubVecs", "=", "LT", ".", "second", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "SubNumElts", "=", "NumElts", "/", "NumSubVecs", ";", "if", "(", "SubNumElts", "<=", "Index", ")", "{", "RegisterFileMoveCost", "+=", "(", "Opcode", "==", "Instruction", "::", "InsertElement", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "Index", "%=", "SubNumElts", ";"], "ground_truth": ["}"], "File": "X86TargetTransformInfo (2)1", "Func": "getVectorInstrCost", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19525, "Length": 224, "Cover_Rate": 0.31024930747922436, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "N1", "=", "peekThroughBitcasts", "(", "N1", ")", ";", "if", "(", "N1", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "BuildVectorSDNode", "*", "Vector", "=", "cast", "<", "BuildVectorSDNode", ">", "(", "N1", ")", ";", "ShuffleVectorSDNode", "*", "Shuffle", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "EVT", "SrcType", "=", "Shuffle", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "Shuffle", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "isUndef", "(", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "SrcSize", "=", "SrcType", ".", "getScalarSizeInBits", "(", ")", ";"], "ground_truth": ["unsigned", "NumElems", "=", "SrcType", ".", "getVectorNumElements", "(", ")", ";"], "File": "X86ISelLowering (3)", "Func": "combineVectorZext", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19526, "Length": 152, "Cover_Rate": 0.3311546840958606, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>Subtarget", "::", "IsLegalToCallImmediateAddr", "(", "const", "TargetMachine", "&", "TM", ")", "const", "{"], "ground_truth": ["if", "(", "In64BitMode", "||", "isTargetWin32", "(", ")", ")", "return", "false", ";"], "File": "X86Subtarget (2)", "Func": "IsLegalToCallImmediateAddr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19527, "Length": 23, "Cover_Rate": 0.5897435897435898, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "TheTriple", ".", "getOS", "(", ")", ")", "{", "case", "Triple", "::", "Darwin", ":", "return", "new", "<ISA_LIT>DarwinTargetAsmInfo", "(", ")", ";", "default", ":"], "ground_truth": ["return", "new", "<ISA_LIT>ELFTargetAsmInfo", "(", ")", ";"], "File": "ARMTargetMachine16", "Func": "createTargetAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19528, "Length": 28, "Cover_Rate": 0.5283018867924528, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isInlinableIntLiteral", "(", "<ISA_LIT>mm", ")", ")", "{", "O", "<<", "<ISA_LIT>mm", ";", "}", "else", "{", "uint64_t", "Imm16", "=", "static_cast", "<", "uint16_t", ">", "(", "Imm", ")", ";", "O", "<<", "formatHex", "(", "Imm16", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter28", "Func": "printImmediateInt16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19529, "Length": 35, "Cover_Rate": 0.546875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "OddSPReg", ")", "Value", "|=", "(", "uint32_t", ")", "<STR_LIT>", ";"], "ground_truth": ["return", "Value", ";"], "File": "MipsABIFlagsSection (2)1", "Func": "getFlags1Value", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19530, "Length": 14, "Cover_Rate": 0.5185185185185185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VecVT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "EVT", "ElVT", "=", "VecVT", ".", "getVectorElementType", "(", ")", ";"], "ground_truth": ["unsigned", "NumElemsPerChunk", "=", "<NUM_LIT>", "/", "ElVT", ".", "getSizeInBits", "(", ")", ";"], "File": "X86ISelLowering114", "Func": "getInsertVINSERTF128Immediate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19531, "Length": 30, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "++", "I", ";", "if", "(", "!", "CI", ")", "continue", ";", "Function", "*", "Callee", "=", "CI", "->", "getCalledFunction", "(", ")", ";", "if", "(", "Callee", "==", "<NUM_LIT>", ")", "continue", ";", "if", "(", "Simplifier", ".", "useNative", "(", "CI", ")", ")", "Changed", "=", "true", ";", "}"], "ground_truth": ["}"], "File": "AMDGPULibCalls", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19532, "Length": 43, "Cover_Rate": 0.3412698412698413, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_psrlv16hi_mask", "(", "(", "__v16hi", ")", "__A", ",", "(", "__v16hi", ")", "__B", ",", "(", "__v16hi", ")", "_mm256_setzero_si256", "(", ")", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin", "Func": "_mm256_srlv_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19533, "Length": 31, "Cover_Rate": 0.5849056603773585, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vrev64q_x_s8", "(", "int8x16_t", "__a", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vrev64q_m_sv16qi", "(", "__arm_vuninitializedq_s8", "(", ")", ",", "__a", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vrev64q_x_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19534, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ";", "O", "<<", "'['", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", "<<", "']'", ";", "if", "(", "<STR_LIT>", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "{", "if", "(", "MO2", ".", "getReg", "(", ")", "==", "<NUM_LIT>", ")", "O", "<<", "'!'", ";"], "ground_truth": ["else", "O", "<<", "<STR_LIT>", "<<", "getRegisterName", "(", "MO2", ".", "getReg", "(", ")", ")", ";"], "File": "ARMInstPrinter32", "Func": "printAddrMode6Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19535, "Length": 69, "Cover_Rate": 0.6106194690265486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isAISrcF16", "(", ")", "const", "{", "return", "isRegOrInlineNoMods", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isAISrcF16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19536, "Length": 15, "Cover_Rate": 0.7894736842105263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "<ISA_LIT>MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "return", "(", "FuncInfo", "->", "getHasSpills", "(", ")", "||", "FuncInfo", "->", "getHasAllocas", "(", ")", "||", "FuncInfo", "->", "getHasStackArgs", "(", ")", "||", "MF", ".", "getFrameInfo", "(", ")", ".", "hasVarSizedObjects", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AVRFrameLowering (2)", "Func": "hasFP", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19537, "Length": 58, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "INTVAL", "(", "locality", ")", "<=", "<NUM_LIT>", ")", "return", "GEN_INT", "(", "INTVAL", "(", "write", ")", "+", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "INTVAL", "(", "locality", ")", "<=", "<NUM_LIT>", ")", "return", "write", ";"], "File": "mips", "Func": "mips_prefetch_cookie", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19538, "Length": 32, "Cover_Rate": 0.5925925925925926, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "DataLayout", ";"], "ground_truth": ["}"], "File": "MSP430TargetMachine10", "Func": "getTargetData", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19539, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetFrameInfo", "&", "TFI", "=", "*", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "MFI", "->", "getObjectOffset", "(", "FI", ")", "+", "MFI", "->", "getStackSize", "(", ")", "-", "TFI", ".", "getOffsetOfLocalArea", "(", ")", "+", "MFI", "->", "getOffsetAdjustment", "(", ")", ";"], "ground_truth": ["}"], "File": "BlackfinRegisterInfo2", "Func": "getFrameIndexOffset", "Target": "Blackfin", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19540, "Length": 53, "Cover_Rate": 0.7910447761194029, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "IsThumb", "&&", "(", "ThumbMode", ">=", "Thumb2", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget32", "Func": "isThumb2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19541, "Length": 10, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "char", "*", "getRestoreLibCallName", "(", "const", "MachineFunction", "&", "MF", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "{", "static", "const", "char", "*", "const", "RestoreLibCalls", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "int", "LibCallID", "=", "getLibCallID", "(", "MF", ",", "CSI", ")", ";"], "ground_truth": ["if", "(", "LibCallID", "==", "-", "<NUM_LIT>", ")", "return", "nullptr", ";"], "File": "RISCVFrameLowering", "Func": "getRestoreLibCallName", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19542, "Length": 79, "Cover_Rate": 0.9186046511627907, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cmpord_ps", "(", "__m128", "__A", ",", "__m128", "__B", ")", "{", "return", "(", "__m128", ")", "__builtin_ia32_cmpordps", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin", "Func": "_mm_cmpord_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19543, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Ptr", "=", "Opr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "!", "Ptr", ".", "getNode", "(", ")", "->", "getFlags", "(", ")", ".", "hasIsAbsorptionCandidate", "(", ")", ";", "}"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "JVMISelLowering", "Func": "IsLoadOperand", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19544, "Length": 30, "Cover_Rate": 0.40540540540540543, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "LHS", ".", "isReg", "(", ")", "&&", "RHS", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getRegInfo", "(", ")", ";", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "LHS", ".", "getReg", "(", ")", ")", ";", "unsigned", "RegSize", "=", "Ty", ".", "getSizeInBits", "(", ")", ";", "bool", "Is32Bit", "=", "(", "RegSize", "==", "<NUM_LIT>", ")", ";", "const", "unsigned", "OpcTable", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ";", "if", "(", "auto", "ValAndVReg", "=", "getIConstantVRegValWithLookThrough", "(", "RHS", ".", "getReg", "(", ")", ",", "MRI", ")", ")", "{"], "ground_truth": ["int64_t", "Imm", "=", "ValAndVReg", "->", "Value", ".", "getSExtValue", "(", ")", ";"], "File": "AArch64InstructionSelector (2)", "Func": "emitTST", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19545, "Length": 121, "Cover_Rate": 0.4306049822064057, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>ELFMCAsmInfo", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "TeeRISCMCAsmInfo", "Func": "anchor", "Target": "TeeRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19546, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "m68hc11_init_libfuncs", "(", "void", ")", "{", "memcpy_libfunc", "=", "init_one_libfunc", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["memcmp_libfunc", "=", "init_one_libfunc", "(", "<STR_LIT>", ")", ";"], "File": "m68hc111", "Func": "m68hc11_init_libfuncs", "Target": "m68hc11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 19547, "Length": 21, "Cover_Rate": 0.7241379310344828, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "pru_return_in_memory", "(", "const_tree", "type", ",", "const_tree", "fntype", "ATTRIBUTE_UNUSED", ")", "{"], "ground_truth": ["bool", "in_memory", "=", "(", "!", "pru_arg_in_reg_bysize", "(", "int_size_in_bytes", "(", "type", ")", ")", "||", "int_size_in_bytes", "(", "type", ")", "==", "-", "<NUM_LIT>", ")", ";"], "File": "pru", "Func": "pru_return_in_memory", "Target": "pru", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19548, "Length": 33, "Cover_Rate": 0.8918918918918919, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_prolvd128_mask", "(", "(", "__v4si", ")", "__A", ",", "(", "__v4si", ")", "__B", ",", "(", "__v4si", ")", "_mm_setzero_si128", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_maskz_rolv_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19549, "Length": 30, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>DCFunction", "::", "<ISA_LIT>DCFunction", "(", "DCModule", "&", "DCM", ",", "const", "MCFunction", "&", "MCF", ")", ":", "DCFunction", "(", "DCM", ",", "MCF", ")", "{"], "ground_truth": ["}"], "File": "X86DCFunction", "Func": "X86DCFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19550, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "{", "<STR_LIT>", ",", "rs6000_d_handle_target_float_abi", "}", ",", "{", "<STR_LIT>", ",", "rs6000_d_handle_target_object_format", "}", ",", "{", "NULL", ",", "NULL", "}", ",", "}", ";"], "ground_truth": ["d_add_target_info_handlers", "(", "handlers", ")", ";"], "File": "rs6000-d", "Func": "rs6000_d_register_target_info", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19551, "Length": 25, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_cmeqhf_uss", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "fp16_vceqh_f16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19552, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "ExpectedSourceType", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "ExpectedSourceType", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "return", "SDValue", "(", ")", ";", "}", "if", "(", "Conversion", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "auto", "Source", "=", "Conversion", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Source", ".", "getValueType", "(", ")", "!=", "ExpectedSourceType", ")", "return", "SDValue", "(", ")", ";", "auto", "IndexNode", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "IndexNode", "==", "nullptr", "||", "IndexNode", "->", "getZExtValue", "(", ")", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "auto", "Op", "=", "GetWasmConversionOp", "(", "ConversionOp", ")", ";", "return", "DAG", ".", "getNode", "(", "Op", ",", "SDLoc", "(", "N", ")", ",", "ResVT", ",", "Source", ")", ";", "}", "auto", "ConversionOp", "=", "N", "->", "getOpcode", "(", ")", ";", "MVT", "ExpectedExtractType", ";", "MVT", "ExpectedSourceType", ";", "switch", "(", "ConversionOp", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "ExpectedExtractType", "=", "<STR_LIT>", ";", "ExpectedSourceType", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "ExpectedExtractType", "=", "<STR_LIT>", ";", "ExpectedSourceType", "=", "<STR_LIT>", ";"], "ground_truth": ["break", ";"], "File": "WebAssemblyISelLowering34", "Func": "performVectorConvertLowCombine", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19553, "Length": 179, "Cover_Rate": 0.37214137214137216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Ahi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "A", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Bhi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "B", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "AloBlo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "A", ",", "B", ")", ";", "SDValue", "AloBhi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "A", ",", "Bhi", ")", ";", "SDValue", "AhiBlo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "Ahi", ",", "B", ")", ";", "AloBhi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "AloBhi", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["AhiBlo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "AhiBlo", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";"], "File": "X86ISelLowering191", "Func": "LowerMUL", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19554, "Length": 215, "Cover_Rate": 0.5526992287917738, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcvtq_m_from_f_sv4si", "(", "__arm_vuninitializedq_s32", "(", ")", ",", "__a", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcvtq_x_s32_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19555, "Length": 13, "Cover_Rate": 0.5909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo39", "Func": "isLowOverheadTerminatorOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19556, "Length": 22, "Cover_Rate": 0.5365853658536586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "XFI", "->", "isLargeFrame", "(", "MF", ")", "||", "hasFP", "(", "MF", ")", ")", "RS", "->", "addScavengingFrameIndex", "(", "MFI", ".", "CreateStackObject", "(", "Size", ",", "Align", ",", "false", ")", ")", ";", "if", "(", "XFI", "->", "isLargeFrame", "(", "MF", ")", "&&", "!", "hasFP", "(", "MF", ")", ")", "RS", "->", "addScavengingFrameIndex", "(", "MFI", ".", "CreateStackObject", "(", "Size", ",", "Align", ",", "false", ")", ")", ";"], "ground_truth": ["}"], "File": "XCoreFrameLowering12", "Func": "processFunctionBeforeFrameFinalized", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19557, "Length": 62, "Cover_Rate": 0.40789473684210525, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PassConfig", "(", "<ISA_LIT>TargetMachine", "*", "TM", ",", "PassManagerBase", "&", "PM", ")", ":", "TargetPassConfig", "(", "TM", ",", "PM", ")", "{"], "ground_truth": ["}"], "File": "LC3bTargetMachine", "Func": "LC3bPassConfig", "Target": "LC3b", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19558, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_psllv8di_mask", "(", "(", "__v8di", ")", "__X", ",", "(", "__v8di", ")", "__Y", ",", "(", "__v8di", ")", "_mm512_setzero_si512", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_maskz_sllv_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19559, "Length": 30, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "second_ratio_invalid_for_first_lmul_p", "(", "const", "vector_insn_info", "&", "info1", ",", "const", "vector_insn_info", "&", "info2", ")", "{", "return", "calculate_sew", "(", "info1", ".", "get_vlmul", "(", ")", ",", "info2", ".", "get_ratio", "(", ")", ")", "==", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "riscv-vsetvl", "Func": "second_ratio_invalid_for_first_lmul_p", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19560, "Length": 34, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fn_type", "=", "epiphany_compute_function_type", "(", "current_function_decl", ")", ";", "interrupt_p", "=", "EPIPHANY_INTERRUPT_P", "(", "fn_type", ")", ";", "if", "(", "interrupt_p", ")", "{", "addr", "=", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", "*", "UNITS_PER_WORD", ")", ";", "if", "(", "!", "lookup_attribute", "(", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "current_function_decl", ")", ")", "||", "!", "epiphany_is_long_call_p", "(", "XEXP", "(", "DECL_RTL", "(", "current_function_decl", ")", ",", "<NUM_LIT>", ")", ")", ")", "frame_move_insn", "(", "gen_frame_mem", "(", "DImode", ",", "addr", ")", ",", "gen_rtx_REG", "(", "DImode", ",", "GPR_0", ")", ")", ";", "frame_move_insn", "(", "gen_rtx_REG", "(", "SImode", ",", "GPR_0", ")", ",", "gen_rtx_REG", "(", "word_mode", ",", "STATUS_REGNUM", ")", ")", ";", "frame_move_insn", "(", "gen_rtx_REG", "(", "SImode", ",", "GPR_1", ")", ",", "gen_rtx_REG", "(", "word_mode", ",", "IRET_REGNUM", ")", ")", ";", "mem", "=", "gen_frame_mem", "(", "BLKmode", ",", "stack_pointer_rtx", ")", ";", "off", "=", "GEN_INT", "(", "-", "current_frame_info", ".", "first_slot_offset", ")", ";", "frame_insn", "(", "gen_stack_adjust_add", "(", "off", ",", "mem", ")", ")", ";", "if", "(", "!", "epiphany_uninterruptible_p", "(", "current_function_decl", ")", ")", "emit_insn", "(", "gen_gie", "(", ")", ")", ";", "addr", "=", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "current_frame_info", ".", "first_slot_offset", "-", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", "*", "UNITS_PER_WORD", ")", ";", "}", "else", "{", "addr", "=", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "epiphany_stack_offset", "-", "(", "HOST_WIDE_INT", ")", "UNITS_PER_WORD", ")", ";", "epiphany_emit_save_restore", "(", "<NUM_LIT>", ",", "current_frame_info", ".", "small_threshold", ",", "addr", ",", "<NUM_LIT>", ")", ";", "if", "(", "current_frame_info", ".", "first_slot", ">=", "<NUM_LIT>", ")", "{", "machine_mode", "mode", "=", "(", "current_frame_info", ".", "first_slot_size", "==", "UNITS_PER_WORD", "?", "word_mode", ":", "DImode", ")", ";", "off", "=", "GEN_INT", "(", "-", "current_frame_info", ".", "first_slot_offset", ")", ";", "mem", "=", "gen_frame_mem", "(", "BLKmode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "off", ")", ")", ";", "frame_insn", "(", "gen_stack_adjust_str", "(", "gen_frame_mem", "(", "mode", ",", "stack_pointer_rtx", ")", ",", "gen_rtx_REG", "(", "mode", ",", "current_frame_info", ".", "first_slot", ")", ",", "off", ",", "mem", ")", ")", ";"], "ground_truth": ["addr", "=", "plus_constant", "(", "Pmode", ",", "addr", ",", "current_frame_info", ".", "first_slot_offset", ")", ";"], "File": "epiphany2", "Func": "epiphany_expand_prologue", "Target": "epiphany", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 19561, "Length": 299, "Cover_Rate": 0.4784, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "float64x2x3_t", "ret", ";", "__builtin_aarch64_simd_ci", "__o", ";", "__o", "=", "__builtin_aarch64_ld3rv2df", "(", "(", "const", "__builtin_aarch64_simd_df", "*", ")", "__a", ")", ";"], "ground_truth": ["ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "float64x2_t", ")", "__builtin_aarch64_get_qregciv2df", "(", "__o", ",", "<NUM_LIT>", ")", ";"], "File": "arm", "Func": "neon2_vld3q_dup_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19562, "Length": 35, "Cover_Rate": 0.43209876543209874, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "mips_near_type_p", "(", "const_tree", "type", ")", "{"], "ground_truth": ["return", "(", "lookup_attribute", "(", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "type", ")", ")", "!=", "NULL", "||", "lookup_attribute", "(", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "type", ")", ")", "!=", "NULL", ")", ";"], "File": "mips", "Func": "mips_near_type_p", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19563, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "mayReadEXEC", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "MI", ".", "isMetaInstruction", "(", ")", ")", "return", "false", ";", "if", "(", "MI", ".", "isCopyLike", "(", ")", ")", "{"], "ground_truth": ["if", "(", "!", "RI", ".", "isSGPRReg", "(", "MRI", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "return", "true", ";"], "File": "SIInstrInfo123", "Func": "mayReadEXEC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19564, "Length": 61, "Cover_Rate": 0.5545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RLAmt", "[", "i", "]", "!=", "VRI", ".", "RLAmt", ")", "continue", ";", "Mask", "|=", "(", "<NUM_LIT>", "<<", "i", ")", ";", "}", "unsigned", "ANDIMask", "=", "(", "Mask", "&", "UINT16_MAX", ")", ",", "ANDISMask", "=", "Mask", ">>", "<NUM_LIT>", ";", "assert", "(", "(", "ANDIMask", "!=", "<NUM_LIT>", "||", "ANDISMask", "!=", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "bool", "NeedsRotate", "=", "VRI", ".", "RLAmt", "!=", "<NUM_LIT>", ";", "unsigned", "NumAndInsts", "=", "(", "unsigned", ")", "NeedsRotate", "+", "(", "unsigned", ")", "(", "ANDIMask", "!=", "<NUM_LIT>", ")", "+", "(", "unsigned", ")", "(", "ANDISMask", "!=", "<NUM_LIT>", ")", "+", "(", "unsigned", ")", "(", "ANDIMask", "!=", "<NUM_LIT>", "&&", "ANDISMask", "!=", "<NUM_LIT>", ")", "+", "(", "unsigned", ")", "(", "bool", ")", "Res", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "VRI", ".", "V", ".", "getNode", "(", ")", "<<", "<STR_LIT>", "<<", "VRI", ".", "RLAmt", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "NumAndInsts", "<<", "<STR_LIT>", "<<", "VRI", ".", "NumGroups", "<<", "<STR_LIT>", ")", ";", "if", "(", "NumAndInsts", ">=", "VRI", ".", "NumGroups", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "if", "(", "InstCnt", ")", "*", "InstCnt", "+=", "NumAndInsts", ";", "SDValue", "VRot", ";", "if", "(", "VRI", ".", "RLAmt", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "VRI", ".", "V", ",", "getI32Imm", "(", "VRI", ".", "RLAmt", ",", "dl", ")", ",", "getI32Imm", "(", "<NUM_LIT>", ",", "dl", ")", ",", "getI32Imm", "(", "<NUM_LIT>", ",", "dl", ")", "}", ";", "VRot", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Ops", ")", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "VRot", "=", "VRI", ".", "V", ";", "}", "SDValue", "ANDIVal", ",", "ANDISVal", ";", "if", "(", "ANDIMask", "!=", "<NUM_LIT>", ")", "ANDIVal", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "VRot", ",", "getI32Imm", "(", "ANDIMask", ",", "dl", ")", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "ANDISMask", "!=", "<NUM_LIT>", ")", "ANDISVal", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "VRot", ",", "getI32Imm", "(", "ANDISMask", ",", "dl", ")", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "TotalVal", ";", "if", "(", "!", "ANDIVal", ")", "TotalVal", "=", "ANDISVal", ";", "else", "if", "(", "!", "ANDISVal", ")", "TotalVal", "=", "ANDIVal", ";", "else", "TotalVal", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ANDIVal", ",", "ANDISVal", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "Res", ")", "Res", "=", "TotalVal", ";", "else", "Res", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Res", ",", "TotalVal", ")", ",", "<NUM_LIT>", ")", ";", "eraseMatchingBitGroups", "(", "[", "VRI", "]", "(", "const", "BitGroup", "&", "BG", ")", "{", "return", "BG", ".", "V", "==", "VRI", ".", "V", "&&", "BG", ".", "RLAmt", "==", "VRI", ".", "RLAmt", ";"], "ground_truth": ["}", ")", ";"], "File": "PPCISelDAGToDAG104", "Func": "SelectAndParts32", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19565, "Length": 427, "Cover_Rate": 0.8026315789473685, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>SetflagAluCombinerPass", "(", ")", "{", "return", "new", "<ISA_LIT>SetflagAluCombiner", "(", ")", ";"], "ground_truth": ["}"], "File": "LanaiSetflagAluCombiner", "Func": "createLanaiSetflagAluCombinerPass", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19566, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "tree", "build_const_pointer", "(", "tree", "t", ")", "{"], "ground_truth": ["return", "build_pointer_type", "(", "build_qualified_type", "(", "t", ",", "TYPE_QUAL_CONST", ")", ")", ";"], "File": "aarch64-sve-builtins-shapes", "Func": "build_const_pointer", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19567, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GlobalBaseReg", "=", "Reg", ";"], "ground_truth": ["}"], "File": "MBlazeMachineFunction1", "Func": "setGlobalBaseReg", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19568, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint16x4_t", ")", "__builtin_neon_vget_highv8hi", "(", "(", "int16x8_t", ")", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vget_high_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19569, "Length": 13, "Cover_Rate": 0.6842105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printS10ImmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ")", "{"], "ground_truth": ["short", "value", "=", "(", "short", ")", "(", "(", "(", "int", ")", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", "<<", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", ";"], "File": "SPUAsmPrinter1", "Func": "printS10ImmOperand", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19570, "Length": 40, "Cover_Rate": 0.5633802816901409, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "Ptr", "=", "II", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "Mask", "=", "II", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "Vec", "=", "II", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "isa", "<", "ConstantAggregateZero", ">", "(", "Mask", ")", ")", "{", "IC", ".", "eraseInstFromFunction", "(", "II", ")", ";", "return", "true", ";", "}", "if", "(", "II", ".", "getIntrinsicID", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "Value", "*", "BoolMask", "=", "getBoolVecFromMask", "(", "Mask", ")", ")", "{", "unsigned", "AddrSpace", "=", "cast", "<", "PointerType", ">", "(", "Ptr", "->", "getType", "(", ")", ")", "->", "getAddressSpace", "(", ")", ";", "PointerType", "*", "VecPtrTy", "=", "PointerType", "::", "get", "(", "Vec", "->", "getType", "(", ")", ",", "AddrSpace", ")", ";", "Value", "*", "PtrCast", "=", "IC", ".", "Builder", ".", "CreateBitCast", "(", "Ptr", ",", "VecPtrTy", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["IC", ".", "Builder", ".", "CreateMaskedStore", "(", "Vec", ",", "PtrCast", ",", "Align", "(", "<NUM_LIT>", ")", ",", "BoolMask", ")", ";"], "File": "X86InstCombineIntrinsic", "Func": "simplifyX86MaskedStore", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19571, "Length": 151, "Cover_Rate": 0.8342541436464088, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "tool_cleanup", "(", "bool", "from_signal", "ATTRIBUTE_UNUSED", ")", "{"], "ground_truth": ["for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "num_temps", ";", "i", "++", ")", "maybe_unlink", "(", "temp_files", "[", "i", "]", ")", ";"], "File": "intelmic-mkoffload", "Func": "tool_cleanup", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19572, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HOST_WIDE_INT", "size", ";", "machine_mode", "ag_mode", ";", "int", "count", ";", "if", "(", "!", "AGGREGATE_TYPE_P", "(", "type", ")", "&&", "TREE_CODE", "(", "type", ")", "!=", "COMPLEX_TYPE", "&&", "TREE_CODE", "(", "type", ")", "!=", "VECTOR_TYPE", ")", "return", "false", ";"], "ground_truth": ["if", "(", "aarch64_vfp_is_call_or_return_candidate", "(", "TYPE_MODE", "(", "type", ")", ",", "type", ",", "&", "ag_mode", ",", "&", "count", ",", "NULL", ",", "false", ")", ")", "return", "false", ";"], "File": "aarch64", "Func": "aarch64_return_in_memory_1", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19573, "Length": 59, "Cover_Rate": 0.6704545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "ExtraImmOp", "=", "<NUM_LIT>", ";", "if", "(", "(", "PatchedName", ".", "startswith", "(", "<STR_LIT>", ")", "||", "PatchedName", ".", "startswith", "(", "<STR_LIT>", ")", ")", "&&", "(", "PatchedName", ".", "endswith", "(", "<STR_LIT>", ")", "||", "PatchedName", ".", "endswith", "(", "<STR_LIT>", ")", "||", "PatchedName", ".", "endswith", "(", "<STR_LIT>", ")", "||", "PatchedName", ".", "endswith", "(", "<STR_LIT>", ")", ")", ")", "{", "bool", "IsVCMP", "=", "PatchedName", ".", "startswith", "(", "<STR_LIT>", ")", ";", "unsigned", "SSECCIdx", "=", "IsVCMP", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "unsigned", "SSEComparisonCode", "=", "StringSwitch", "<", "unsigned", ">", "(", "PatchedName", ".", "slice", "(", "SSECCIdx", ",", "PatchedName", ".", "size", "(", ")", "-", "<NUM_LIT>", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Default", "(", "~", "<NUM_LIT>", ")", ";", "if", "(", "SSEComparisonCode", "!=", "~", "<NUM_LIT>", ")", "{", "ExtraImmOp", "=", "MCConstantExpr", "::", "Create", "(", "SSEComparisonCode", ",", "getParser", "(", ")", ".", "getContext", "(", ")", ")", ";", "if", "(", "PatchedName", ".", "endswith", "(", "<STR_LIT>", ")", ")", "{", "PatchedName", "=", "IsVCMP", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "if", "(", "PatchedName", ".", "endswith", "(", "<STR_LIT>", ")", ")", "{", "PatchedName", "=", "IsVCMP", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "if", "(", "PatchedName", ".", "endswith", "(", "<STR_LIT>", ")", ")", "{", "PatchedName", "=", "IsVCMP", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "{", "assert", "(", "PatchedName", ".", "endswith", "(", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "PatchedName", "=", "IsVCMP", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "}", "}"], "ground_truth": ["if", "(", "PatchedName", ".", "startswith", "(", "<STR_LIT>", ")", ")", "{"], "File": "X86AsmParser40", "Func": "ParseInstruction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19574, "Length": 448, "Cover_Rate": 0.37178423236514524, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint16x4_t", ")", "__builtin_aarch64_addpv4hi", "(", "(", "int16x4_t", ")", "__a", ",", "(", "int16x4_t", ")", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vpadd_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19575, "Length": 18, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterInfo", "*", "TRI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "bool", "FoundDef", "=", "false", ";", "bool", "FirstVSetVLI", "=", "false", ";", "unsigned", "FirstSEW", "=", "<NUM_LIT>", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "--", "MBBI", ";", "if", "(", "MBBI", "->", "isMetaInstruction", "(", ")", ")", "continue", ";", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "FoundDef", ")", "{", "if", "(", "!", "FirstVSetVLI", ")", "{", "FirstVSetVLI", "=", "true", ";", "unsigned", "FirstVType", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "<STR_LIT>", "FirstLMul", "=", "<ISA_LIT>VType", "::", "getVLMUL", "(", "FirstVType", ")", ";", "FirstSEW", "=", "<ISA_LIT>VType", "::", "getSEW", "(", "FirstVType", ")", ";", "if", "(", "FirstLMul", "!=", "LMul", ")", "return", "false", ";", "}", "if", "(", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "return", "false", ";", "if", "(", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "continue", ";"], "ground_truth": ["}"], "File": "RISCVInstrInfo22", "Func": "isConvertibleToVMV_V_V", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19576, "Length": 191, "Cover_Rate": 0.38979591836734695, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getTargetStreamer", "(", ")", ".", "emitDirectiveCpreturn", "(", "CpSaveLocation", ",", "CpSaveLocationIsRegister", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "MipsAsmParser (2)4", "Func": "parseDirectiveCPReturn", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19577, "Length": 14, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "<ISA_LIT>TargetMachine", "&", "TM", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "CPU", ",", "FS", ")", ",", "ELFArch", "(", "<NUM_LIT>", ")", ",", "m_hasSRAM", "(", "false", ")", ",", "m_hasJMPCALL", "(", "false", ")", ",", "m_hasIJMPCALL", "(", "false", ")", ",", "m_hasEIJMPCALL", "(", "false", ")", ",", "m_hasADDSUBIW", "(", "false", ")", ",", "m_hasSmallStack", "(", "false", ")", ",", "m_hasMOVW", "(", "false", ")", ",", "m_hasLPM", "(", "false", ")", ",", "m_hasLPMX", "(", "false", ")", ",", "m_hasELPM", "(", "false", ")", ",", "m_hasELPMX", "(", "false", ")", ",", "m_hasSPM", "(", "false", ")", ",", "m_hasSPMX", "(", "false", ")", ",", "m_hasDES", "(", "false", ")", ",", "m_supportsRMW", "(", "false", ")", ",", "m_supportsMultiplication", "(", "false", ")", ",", "m_hasBREAK", "(", "false", ")", ",", "m_hasTinyEncoding", "(", "false", ")", ",", "m_hasMemMappedGPR", "(", "false", ")", ",", "m_FeatureSetDummy", "(", "false", ")", ",", "InstrInfo", "(", ")", ",", "FrameLowering", "(", ")", ",", "TLInfo", "(", "TM", ",", "initializeSubtargetDependencies", "(", "CPU", ",", "FS", ",", "TM", ")", ")", ",", "TSInfo", "(", ")", "{"], "ground_truth": ["ParseSubtargetFeatures", "(", "CPU", ",", "CPU", ",", "FS", ")", ";"], "File": "MCS51Subtarget", "Func": "MCS51Subtarget", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19578, "Length": 180, "Cover_Rate": 0.994475138121547, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "name", "=", "get_identifier", "(", "<STR_LIT>", ")", ";", "if", "(", "name", "==", "NULL_TREE", "||", "TREE_CODE", "(", "name", ")", "!=", "IDENTIFIER_NODE", ")", "{", "warning", "(", "<STR_LIT>", ")", ";", "return", ";", "}", "decl_attributes", "(", "&", "current_function_decl", ",", "tree_cons", "(", "name", ",", "NULL_TREE", ",", "NULL_TREE", ")", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "v850-c2", "Func": "mark_current_function_as_interrupt", "Target": "v850", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 19579, "Length": 47, "Cover_Rate": 0.6619718309859155, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isSoppBrTarget", "(", ")", "const", "{"], "ground_truth": ["return", "isExpr", "(", ")", "||", "isImm", "(", ")", ";"], "File": "AMDGPUAsmParser (2)", "Func": "isSoppBrTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19580, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "M680x0InstrInfo", "Func": "GetOppositeBranchCondition", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19581, "Length": 57, "Cover_Rate": 0.3048128342245989, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "WO", "=", "Width", "->", "Value", ".", "getZExtValue", "(", ")", "<<", "<NUM_LIT>", "|", "Offset", "->", "Value", ".", "getZExtValue", "(", ")", ";", "MachineInstr", "*", "MI", "=", "BuildMI", "(", "MBB", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "NewOpc", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addImm", "(", "WO", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "*", "MI", ",", "TII", ",", "TRI", ",", "RBI", ")", ";"], "ground_truth": ["}"], "File": "M88kInstructionSelector", "Func": "selectUbfx", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19582, "Length": 90, "Cover_Rate": 0.4205607476635514, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetAsmStreamer", "::", "<ISA_LIT>TargetAsmStreamer", "(", "MCStreamer", "&", "S", ",", "formatted_raw_ostream", "&", "OS", ")", ":", "<ISA_LIT>TargetStreamer", "(", "S", ")", ",", "OS", "(", "OS", ")", "{"], "ground_truth": ["}"], "File": "WebAssemblyTargetStreamer", "Func": "WebAssemblyTargetAsmStreamer", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19583, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "<ISA_LIT>MCInstrInfo", "::", "isBundle", "(", "MCI", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "MCI", ".", "size", "(", ")", "<", "<NUM_LIT>", ")", "return", ";", "bool", "StartedValid", "=", "llvm", "::", "<ISA_LIT>MCShuffle", "(", "false", ",", "MCII", ",", "STI", ",", "MCI", ")", ";", "MCInst", "CheckList", "(", "MCI", ")", ";", "while", "(", "lookForCompound", "(", "MCII", ",", "Context", ",", "CheckList", ")", ")", "{"], "ground_truth": ["MCInst", "OriginalBundle", "(", "MCI", ")", ";"], "File": "HexagonMCCompound9", "Func": "tryCompound", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19584, "Length": 64, "Cover_Rate": 0.5039370078740157, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "c", "=", "<NUM_LIT>", ";", "v", "=", "v", "-", "(", "(", "v", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ";", "v", "=", "(", "v", "&", "<NUM_LIT>", ")", "+", "(", "(", "v", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ";", "c", "=", "(", "(", "(", "v", "+", "(", "v", ">>", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";"], "ground_truth": ["return", "c", ";"], "File": "TriCoreISelDAGToDAG (2)", "Func": "getNumSetBits", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19585, "Length": 62, "Cover_Rate": 0.8611111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "MaxNumSGPRs", ";", "i", "<", "TotalNumSGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "<STR_LIT>", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "unsigned", "MaxNumVGPRs", "=", "ST", ".", "getMaxNumVGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumVGPRs", "=", "<STR_LIT>", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxNumVGPRs", ";", "i", "<", "TotalNumVGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "<STR_LIT>", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "const", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "ScratchWaveOffsetReg", "=", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ";", "if", "(", "ScratchWaveOffsetReg", "!=", "<STR_LIT>", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "ScratchWaveOffsetReg", ")", ";", "}", "unsigned", "ScratchRSrcReg", "=", "MFI", "->", "getScratchRSrcReg", "(", ")", ";", "if", "(", "ScratchRSrcReg", "!=", "<STR_LIT>", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "ScratchRSrcReg", ")", ";", "assert", "(", "!", "isSubRegister", "(", "ScratchRSrcReg", ",", "ScratchWaveOffsetReg", ")", ")", ";", "}", "unsigned", "StackPtrReg", "=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ";", "if", "(", "StackPtrReg", "!=", "<STR_LIT>", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "StackPtrReg", ")", ";"], "ground_truth": ["assert", "(", "!", "isSubRegister", "(", "ScratchRSrcReg", ",", "StackPtrReg", ")", ")", ";"], "File": "SIRegisterInfo28", "Func": "getReservedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19586, "Length": 192, "Cover_Rate": 0.44036697247706424, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_VECTOR_BOOL", ")", "{", "rtx", "elt", ";", "gcc_assert", "(", "const_vec_duplicate_p", "(", "src", ",", "&", "elt", ")", "&&", "(", "rtx_equal_p", "(", "elt", ",", "const0_rtx", ")", "||", "rtx_equal_p", "(", "elt", ",", "const1_rtx", ")", ")", ")", ";", "emit_vlmax_op", "(", "code_for_pred_mov", "(", "mode", ")", ",", "target", ",", "src", ",", "mask_mode", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "riscv-v", "Func": "expand_const_vector", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19587, "Length": 57, "Cover_Rate": 0.3149171270718232, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "RegNo", "!=", "<ISA_LIT>FunctionInfo", "::", "UnusedReg", ")", ";", "OS", "<<", "<STR_LIT>", "<<", "RegNo", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "WebAssemblyInstPrinter27", "Func": "printRegName", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19588, "Length": 18, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "InFP128", "=", "DAG", ".", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "<STR_LIT>", ")", ";", "InFP128", "=", "DAG", ".", "getMachineNode", "(", "TargetOpcode", "::", "INSERT_SUBREG", ",", "dl", ",", "<STR_LIT>", ",", "SDValue", "(", "InFP128", ",", "<NUM_LIT>", ")", ",", "Hi64", ",", "SubRegEven", ")", ";", "InFP128", "=", "DAG", ".", "getMachineNode", "(", "TargetOpcode", "::", "INSERT_SUBREG", ",", "dl", ",", "<STR_LIT>", ",", "SDValue", "(", "InFP128", ",", "<NUM_LIT>", ")", ",", "Lo64", ",", "SubRegOdd", ")", ";", "SDValue", "OutChains", "[", "<NUM_LIT>", "]", "=", "{", "SDValue", "(", "Hi64", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "Lo64", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", "}", ";"], "ground_truth": ["SDValue", "OutChain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "OutChains", ")", ";"], "File": "SparcISelLowering (2)2", "Func": "LowerF128Load", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19589, "Length": 115, "Cover_Rate": 0.3116531165311653, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Work", "[", "ThisW", "]", ".", "size", "(", ")", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", "Work", "[", "ThisW", "]", ".", "push_back", "(", "UndefValue", "::", "get", "(", "Ty", ")", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "Work", "[", "ThisW", "]", ".", "size", "(", ")", ";", "i", "<", "e", ";", "i", "+=", "<NUM_LIT>", ")", "{", "Value", "*", "Joined", "=", "Builder", ".", "CreateShuffleVector", "(", "Work", "[", "ThisW", "]", "[", "i", "]", ",", "Work", "[", "ThisW", "]", "[", "i", "+", "<NUM_LIT>", "]", ",", "SMask", ")", ";", "Work", "[", "OtherW", "]", ".", "push_back", "(", "Joined", ")", ";", "}", "std", "::", "swap", "(", "ThisW", ",", "OtherW", ")", ";", "}", "SMask", ".", "resize", "(", "Vecs", ".", "size", "(", ")", "*", "getSizeOf", "(", "Vecs", ".", "front", "(", ")", "->", "getType", "(", ")", ")", ")", ";", "std", "::", "iota", "(", "SMask", ".", "begin", "(", ")", ",", "SMask", ".", "end", "(", ")", ",", "<NUM_LIT>", ")", ";", "Value", "*", "Total", "=", "Work", "[", "OtherW", "]", ".", "front", "(", ")", ";", "return", "Builder", ".", "CreateShuffleVector", "(", "Total", ",", "SMask", ")", ";"], "ground_truth": ["}"], "File": "HexagonVectorCombine", "Func": "concat", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19590, "Length": 174, "Cover_Rate": 0.5072886297376094, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "if", "(", "!", "isS16", "(", "OpS16", ",", "DAG", ")", "&&", "!", "isSRA16", "(", "OpS16", ")", ")", "{", "OpS16", "=", "OpS32", ";", "OpS32", "=", "SMULLOHI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "SDLoc", "dl", "(", "OR", ")", ";", "unsigned", "Opcode", "=", "<NUM_LIT>", ";", "if", "(", "isS16", "(", "OpS16", ",", "DAG", ")", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "isSRA16", "(", "OpS16", ")", ")", "{", "Opcode", "=", "<STR_LIT>", ";", "OpS16", "=", "OpS16", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "else", "return", "SDValue", "(", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "Opcode", ",", "dl", ",", "<STR_LIT>", ",", "OpS32", ",", "OpS16", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "OR", ",", "<NUM_LIT>", ")", ",", "Res", ")", ";"], "ground_truth": ["return", "SDValue", "(", "OR", ",", "<NUM_LIT>", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformORCombineToSMULWBT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19591, "Length": 132, "Cover_Rate": 0.3350253807106599, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "ConstantInt", "*", "cimm", "(", "LLVMContext", "&", "C", ",", "unsigned", "value", ")", "{"], "ground_truth": ["auto", "*", "Ty", "=", "IntegerType", "::", "get", "(", "C", ",", "<NUM_LIT>", ")", ";"], "File": "TVMExtras", "Func": "cimm", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19592, "Length": 26, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "LdStCopOpcode", "(", "unsigned", "Opcode", ")", "{", "if", "(", "(", "Opcode", ">=", "<STR_LIT>", "&&", "Opcode", "<=", "<STR_LIT>", ")", "||", "(", "Opcode", ">=", "<STR_LIT>", "&&", "Opcode", "<=", "<STR_LIT>", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "LdStCopOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19593, "Length": 37, "Cover_Rate": 0.8222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "lowerFP_TO_SINT_STORE", "(", "StoreSDNode", "*", "SD", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDValue", "Val", "=", "SD", "->", "getValue", "(", ")", ";", "if", "(", "Val", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "EVT", "FPTy", "=", "EVT", "::", "getFloatingPointVT", "(", "Val", ".", "getValueSizeInBits", "(", ")", ")", ";"], "ground_truth": ["SDValue", "Tr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Val", ")", ",", "FPTy", ",", "Val", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "MipsISelLowering (2)", "Func": "lowerFP_TO_SINT_STORE", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19594, "Length": 75, "Cover_Rate": 0.5813953488372093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "D0", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "<STR_LIT>", ")", ";", "D1", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "<STR_LIT>", ")", ";", "D2", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "<STR_LIT>", ")", ";", "D3", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "assert", "(", "RegSpc", "==", "OddDblSpc", "&&", "<STR_LIT>", ")", ";", "D0", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "<STR_LIT>", ")", ";", "D1", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "<STR_LIT>", ")", ";", "D2", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "<STR_LIT>", ")", ";", "D3", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMExpandPseudoInsts (2)", "Func": "GetDSubRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19595, "Length": 101, "Cover_Rate": 0.463302752293578, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "NoOpt", "=", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", ";", "if", "(", "!", "NoOpt", ")", "addPass", "(", "create<ISA_LIT>RemoveExtendArgs", "(", "TM", ")", ")", ";", "addPass", "(", "create<ISA_LIT>ISelDag", "(", "TM", ",", "getOptLevel", "(", ")", ")", ")", ";", "if", "(", "!", "NoOpt", ")", "{", "addPass", "(", "create<ISA_LIT>Peephole", "(", ")", ")", ";", "printAndVerify", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "HexagonTargetMachine70", "Func": "addInstSelector", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19596, "Length": 60, "Cover_Rate": 0.7792207792207793, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFObjectWriter", "::", "<ISA_LIT>ELFObjectWriter", "(", "uint8_t", "OSABI", ")", ":", "MCELFObjectTargetWriter", "(", "true", ",", "OSABI", ",", "ELF", "::", "EM_<ISA_LIT>", ",", "false", ")", "{"], "ground_truth": ["}"], "File": "MMIXELFObjectWriter", "Func": "MMIXELFObjectWriter", "Target": "MMIX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19597, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vidupq_x_wb_u8", "(", "uint32_t", "*", "__a", ",", "const", "int", "__imm", ",", "mve_pred16_t", "__p", ")", "{", "uint8x16_t", "__arg1", "=", "__arm_vuninitializedq_u8", "(", ")", ";", "uint8x16_t", "__res", "=", "__builtin_mve_vidupq_m_n_uv16qi", "(", "__arg1", ",", "*", "__a", ",", "__imm", ",", "__p", ")", ";", "*", "__a", "+=", "__imm", "*", "<NUM_LIT>", ";", "return", "__res", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vidupq_x_wb_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19598, "Length": 47, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Instruction", "*", "front", "(", ")", "const", "{", "return", "Chain", ".", "front", "(", ")", ";"], "ground_truth": ["}"], "File": "HexagonVectorLoopCarriedReuse", "Func": "front", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19599, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx_insn", "*", "def_insn", ";", "df_ref", "use", ",", "def", ";", "struct", "df_link", "*", "defs", ";", "newx", "=", "NULL_RTX", ";", "if", "(", "UNARY_P", "(", "x", ")", ")", "{", "op0", "=", "r10k_simplify_address", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "insn", ")", ";", "if", "(", "op0", "!=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "newx", "=", "simplify_gen_unary", "(", "GET_CODE", "(", "x", ")", ",", "GET_MODE", "(", "x", ")", ",", "op0", ",", "GET_MODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", ";", "}", "else", "if", "(", "BINARY_P", "(", "x", ")", ")", "{", "op0", "=", "r10k_simplify_address", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "insn", ")", ";", "op1", "=", "r10k_simplify_address", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "insn", ")", ";", "if", "(", "op0", "!=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", "||", "op1", "!=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "newx", "=", "simplify_gen_binary", "(", "GET_CODE", "(", "x", ")", ",", "GET_MODE", "(", "x", ")", ",", "op0", ",", "op1", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "LO_SUM", ")", "{", "op0", "=", "r10k_simplify_address", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "insn", ")", ";", "if", "(", "GET_CODE", "(", "op0", ")", "==", "HIGH", ")", "newx", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "REG_P", "(", "x", ")", ")", "{", "use", "=", "df_find_use", "(", "insn", ",", "regno_reg_rtx", "[", "REGNO", "(", "x", ")", "]", ")", ";", "gcc_assert", "(", "use", ")", ";", "defs", "=", "DF_REF_CHAIN", "(", "use", ")", ";", "if", "(", "defs", "&&", "defs", "->", "next", "==", "NULL", ")", "{", "def", "=", "defs", "->", "ref", ";", "if", "(", "DF_REF_IS_ARTIFICIAL", "(", "def", ")", ")", "{", "if", "(", "x", "==", "stack_pointer_rtx", "&&", "DF_REF_BB", "(", "def", ")", "==", "ENTRY_BLOCK_PTR_FOR_FN", "(", "cfun", ")", ")", "newx", "=", "virtual_incoming_args_rtx", ";", "}", "else", "if", "(", "dominated_by_p", "(", "CDI_DOMINATORS", ",", "DF_REF_BB", "(", "use", ")", ",", "DF_REF_BB", "(", "def", ")", ")", ")", "{", "def_insn", "=", "DF_REF_INSN", "(", "def", ")", ";", "if", "(", "NONJUMP_INSN_P", "(", "def_insn", ")", ")", "{", "set", "=", "single_set", "(", "def_insn", ")", ";", "if", "(", "set", "&&", "rtx_equal_p", "(", "SET_DEST", "(", "set", ")", ",", "x", ")", ")", "{", "note", "=", "find_reg_equal_equiv_note", "(", "def_insn", ")", ";", "if", "(", "note", ")", "newx", "=", "XEXP", "(", "note", ",", "<NUM_LIT>", ")", ";", "else", "newx", "=", "SET_SRC", "(", "set", ")", ";"], "ground_truth": ["newx", "=", "r10k_simplify_address", "(", "newx", ",", "def_insn", ")", ";"], "File": "mips", "Func": "r10k_simplify_address", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19600, "Length": 375, "Cover_Rate": 0.8949880668257757, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vshlq_x_u8", "(", "uint8x16_t", "__a", ",", "int8x16_t", "__b", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__builtin_mve_vshlq_m_uv16qi", "(", "__arm_vuninitializedq_u8", "(", ")", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vshlq_x_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19601, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vaddq_m_n_u16", "(", "uint16x8_t", "__inactive", ",", "uint16x8_t", "__a", ",", "int", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vaddq_m_n_uv8hi", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve1___arm_vaddq_m_n_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19602, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CC", "!=", "-", "<NUM_LIT>", ")", "return", "matchRegisterByNumber", "(", "CC", ",", "is64BitReg", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";"], "ground_truth": ["CC", "=", "matchFPURegisterName", "(", "Name", ")", ";"], "File": "MipsAsmParser16", "Func": "matchRegisterName", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19603, "Length": 26, "Cover_Rate": 0.36619718309859156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "llvm", "::", "addUnpredicatedMveVpredROp", "(", "MachineInstrBuilder", "&", "MIB", ",", "Register", "DestReg", ")", "{"], "ground_truth": ["addUnpredicatedMveVpredNOp", "(", "MIB", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "addUnpredicatedMveVpredROp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19604, "Length": 18, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "allowsUnalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", ",", "bool", "*", "Fast", ")", "const", "{", "if", "(", "Fast", ")", "*", "Fast", "=", "Subtarget", "->", "isUnalignedMemAccessFast", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)", "Func": "allowsUnalignedMemoryAccesses", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19605, "Length": 33, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LoadCmpBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "StoreBB", ")", ";", "unsigned", "STREXD", "=", "IsThumb", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MIB", "=", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "STREXD", ")", ",", "StatusReg", ")", ";", "addExclusiveRegPair", "(", "MIB", ",", "New", ",", "<NUM_LIT>", ",", "IsThumb", ",", "TRI", ")", ";", "MIB", ".", "addReg", "(", "AddrReg", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "unsigned", "CMPri", "=", "IsThumb", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPri", ")", ")", ".", "addReg", "(", "StatusReg", ",", "getKillRegState", "(", "StatusDead", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "LoadCmpBB", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ";", "StoreBB", "->", "addSuccessor", "(", "LoadCmpBB", ")", ";", "StoreBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "DoneBB", "->", "splice", "(", "DoneBB", "->", "end", "(", ")", ",", "&", "MBB", ",", "MI", ",", "MBB", ".", "end", "(", ")", ")", ";", "DoneBB", "->", "transferSuccessors", "(", "&", "MBB", ")", ";", "MBB", ".", "addSuccessor", "(", "LoadCmpBB", ")", ";", "NextMBBI", "=", "MBB", ".", "end", "(", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "LivePhysRegs", "LiveRegs", ";", "computeLiveIns", "(", "LiveRegs", ",", "MRI", ",", "*", "DoneBB", ")", ";", "computeLiveIns", "(", "LiveRegs", ",", "MRI", ",", "*", "StoreBB", ")", ";", "computeLiveIns", "(", "LiveRegs", ",", "MRI", ",", "*", "LoadCmpBB", ")", ";"], "ground_truth": ["StoreBB", "->", "clearLiveIns", "(", ")", ";"], "File": "ARMExpandPseudoInsts59", "Func": "ExpandCMP_SWAP_64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19606, "Length": 267, "Cover_Rate": 0.3182359952324195, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addVPredicateOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "PredicateOp", "Pred", "=", "getPredicate", "(", ")", ";", "assert", "(", "Pred", ".", "IsVector", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Pred", ".", "RegNum", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Pred", ".", "Polarity", ")", ")", ";"], "ground_truth": ["}"], "File": "TPCAsmParser", "Func": "addVPredicateOperands", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19607, "Length": 64, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask16", ")", "__builtin_ia32_ucmpd512_mask", "(", "(", "__v16si", ")", "__X", ",", "(", "__v16si", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_cmpge_epu32_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19608, "Length": 26, "Cover_Rate": 0.5416666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "icode", "==", "<NUM_LIT>", ")", "internal_error", "(", "<STR_LIT>", ")", ";", "nonvoid", "=", "TREE_TYPE", "(", "TREE_TYPE", "(", "fndecl", ")", ")", "!=", "void_type_node", ";", "opnum", "=", "nonvoid", ";", "FOR_EACH_CALL_EXPR_ARG", "(", "arg", ",", "iter", ",", "exp", ")", "{", "const", "struct", "insn_operand_data", "*", "insn_op", ";", "if", "(", "arg", "==", "error_mark_node", ")", "return", "NULL_RTX", ";", "if", "(", "opnum", ">", "MAX_BUILTIN_ARGS", ")", "return", "NULL_RTX", ";", "insn_op", "=", "&", "insn_data", "[", "icode", "]", ".", "operand", "[", "opnum", "]", ";", "op", "[", "opnum", "]", "=", "expand_expr", "(", "arg", ",", "NULL_RTX", ",", "insn_op", "->", "mode", ",", "EXPAND_NORMAL", ")", ";", "if", "(", "!", "(", "*", "insn_op", "->", "predicate", ")", "(", "op", "[", "opnum", "]", ",", "insn_op", "->", "mode", ")", ")", "op", "[", "opnum", "]", "=", "copy_to_mode_reg", "(", "insn_op", "->", "mode", ",", "op", "[", "opnum", "]", ")", ";", "if", "(", "!", "(", "*", "insn_op", "->", "predicate", ")", "(", "op", "[", "opnum", "]", ",", "insn_op", "->", "mode", ")", ")", "{", "error_at", "(", "EXPR_LOCATION", "(", "exp", ")", ",", "<STR_LIT>", ")", ";", "return", "const0_rtx", ";", "}", "opnum", "++", ";", "}", "if", "(", "nonvoid", ")", "{", "machine_mode", "tmode", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "if", "(", "!", "target", "||", "GET_MODE", "(", "target", ")", "!=", "tmode", "||", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "target", ",", "tmode", ")", ")", "target", "=", "gen_reg_rtx", "(", "tmode", ")", ";", "op", "[", "<NUM_LIT>", "]", "=", "target", ";", "}", "fn", "=", "GEN_FCN", "(", "icode", ")", ";", "switch", "(", "opnum", ")", "{", "case", "<NUM_LIT>", ":", "pat", "=", "fn", "(", "NULL_RTX", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "pat", "=", "fn", "(", "op", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "pat", "=", "fn", "(", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "pat", "=", "fn", "(", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "pat", "=", "fn", "(", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "pat", "=", "fn", "(", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ")", ";", "break", ";"], "ground_truth": ["default", ":"], "File": "tilepro2", "Func": "tilepro_expand_builtin", "Target": "tilepro", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 19609, "Length": 386, "Cover_Rate": 0.7338403041825095, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineOperand", "&", "CallTarget", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "(", "CallTarget", ".", "isGlobal", "(", ")", "||", "CallTarget", ".", "isReg", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "Opc", "=", "CallTarget", ".", "isGlobal", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MachineInstr", "*", "Call", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "getInstr", "(", ")", ";"], "ground_truth": ["Call", "->", "addOperand", "(", "CallTarget", ")", ";"], "File": "AArch64ExpandPseudoInsts21", "Func": "expandCALL_BTI", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19610, "Length": 78, "Cover_Rate": 0.40414507772020725, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeT2BROperand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Val", ")", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler10", "Func": "DecodeT2BROperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19611, "Length": 44, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "InstrInfo", ";"], "ground_truth": ["}"], "File": "HexagonSubtarget (2)1", "Func": "getInstrInfo", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19612, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "OS", "<<", "MO", ".", "getImm", "(", ")", ";", "else", "OS", "<<", "regToString", "(", "MO", ")", ";", "return", "false", ";", "}", "return", "AsmPrinter", "::", "PrintAsmOperand", "(", "MI", ",", "OpNo", ",", "AsmVariant", ",", "ExtraCode", ",", "OS", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyAsmPrinter40", "Func": "PrintAsmOperand", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19613, "Length": 57, "Cover_Rate": 0.57, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "GET_CODE", "(", "xinsn", ")", "==", "REG", "&&", "mt_reg_ok_for_base_p", "(", "xinsn", ",", "strict", ")", ")", "return", "true", ";", "if", "(", "GET_CODE", "(", "xinsn", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "xinsn", ",", "<NUM_LIT>", ")", ")", "==", "REG", "&&", "mt_reg_ok_for_base_p", "(", "XEXP", "(", "xinsn", ",", "<NUM_LIT>", ")", ",", "strict", ")", "&&", "GET_CODE", "(", "XEXP", "(", "xinsn", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", "&&", "SMALL_INT", "(", "XEXP", "(", "xinsn", ",", "<NUM_LIT>", ")", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "mt", "Func": "mt_legitimate_simple_address_p", "Target": "mt", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19614, "Length": 82, "Cover_Rate": 0.6776859504132231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "getOccupancy", "(", ")", "const", "{", "return", "Occupancy", ".", "first", ";"], "ground_truth": ["}"], "File": "PatmosStackCacheAnalysis", "Func": "getOccupancy", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 19615, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "_ktestc_mask64_u8", "(", "__mmask64", "__A", ",", "__mmask64", "__B", ")", "{"], "ground_truth": ["return", "(", "unsigned", "char", ")", "__builtin_ia32_ktestcdi", "(", "__A", ",", "__B", ")", ";"], "File": "avx512bwintrin", "Func": "_ktestc_mask64_u8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19616, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "cfun", "->", "machine", "->", "interrupt_handler_p", "&&", "mips_interrupt_extra_call_saved_reg_p", "(", "regno", ")", ")", "return", "true", ";", "return", "(", "regno", "==", "GLOBAL_POINTER_REGNUM", "?", "TARGET_CALL_SAVED_GP", ":", "!", "call_used_regs", "[", "regno", "]", ")", ";"], "ground_truth": ["}"], "File": "mips", "Func": "mips_cfun_call_saved_reg_p", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19617, "Length": 32, "Cover_Rate": 0.6274509803921569, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MachineFunctionInfo", "*", "<ISA_LIT>FI", "=", "MBB", ".", "getParent", "(", ")", "->", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "<ISA_LIT>FI", "->", "getUsesRedZone", "(", ")", ")", "{", "MIB", "->", "setDesc", "(", "get", "(", "MIB", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";", "return", "true", ";", "}", "StackAdjustment", "=", "<NUM_LIT>", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "Imm", ")", ";", "MIB", "->", "setDesc", "(", "get", "(", "<STR_LIT>", ")", ")", ";", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "get<ISA_LIT>SubSuperRegister", "(", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "assert", "(", "MIB", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "StackAdjustment", "=", "<NUM_LIT>", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "Imm", ")", ";", "MIB", "->", "setDesc", "(", "get", "(", "<STR_LIT>", ")", ")", ";", "}", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";"], "ground_truth": ["const", "<ISA_LIT>FrameLowering", "*", "TFL", "=", "Subtarget", ".", "getFrameLowering", "(", ")", ";"], "File": "X86InstrInfo (2)1", "Func": "ExpandMOVImmSExti8", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19618, "Length": 179, "Cover_Rate": 0.43765281173594134, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Pos", "=", "(", "(", "(", "Pos", "^", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ")", "^", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMUnwindOpAsm (2)", "Func": "EmitByte", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19619, "Length": 17, "Cover_Rate": 0.5483870967741935, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>TargetLowering", "::", "getJumpTableEncoding", "(", ")", "const", "{", "return", "MachineJumpTableInfo", "::", "EK_BlockAddress", ";"], "ground_truth": ["}"], "File": "HSAILISelLowering", "Func": "getJumpTableEncoding", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19620, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_u8_s16", "(", "int16x4_t", "__a", ")", "{", "return", "(", "uint8x8_t", ")", "__builtin_neon_vreinterpretv8qiv4hi", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vreinterpret_u8_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19621, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>HazardRecognizer", "::", "getNumDecoderSlots", "(", "SUnit", "*", "SU", ")", "const", "{", "const", "MCSchedClassDesc", "*", "SC", "=", "getSchedClass", "(", "SU", ")", ";"], "ground_truth": ["if", "(", "!", "SC", "->", "isValid", "(", ")", ")", "return", "<NUM_LIT>", ";"], "File": "SystemZHazardRecognizer", "Func": "getNumDecoderSlots", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19622, "Length": 33, "Cover_Rate": 0.30275229357798167, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>ConstantIslands", "::", "GetOffsetOf", "(", "MachineInstr", "*", "MI", ")", "const", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "unsigned", "Offset", "=", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Offset", ";"], "ground_truth": ["for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", "->", "begin", "(", ")", ";", ";", "++", "I", ")", "{"], "File": "ARMConstantIslandPass51", "Func": "GetOffsetOf", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19623, "Length": 53, "Cover_Rate": 0.6022727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCChecker", "::", "reportErrorNewValue", "(", "unsigned", "Register", ")", "{"], "ground_truth": ["reportError", "(", "<STR_LIT>", "+", "Twine", "(", "RI", ".", "getName", "(", "Register", ")", ")", "+", "<STR_LIT>", "<STR_LIT>", ")", ";"], "File": "HexagonMCChecker", "Func": "reportErrorNewValue", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19624, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "trackLivenessAfterRegAlloc", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{"], "ground_truth": ["return", "false", ";"], "File": "R600RegisterInfo2", "Func": "trackLivenessAfterRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19625, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "~", "MachineEvaluator", "(", ")", "{"], "ground_truth": ["}"], "File": "BitTracker", "Func": "~MachineEvaluator", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19626, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DEFAULT_ABI", "==", "ABI_AIX", "||", "DEFAULT_ABI", "==", "ABI_ELFv2", ")", "call_used_regs", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "if", "(", "DEFAULT_ABI", "==", "ABI_V4", "&&", "flag_pic", "==", "<NUM_LIT>", ")", "fixed_regs", "[", "RS6000_PIC_OFFSET_TABLE_REGNUM", "]", "=", "<NUM_LIT>", ";", "if", "(", "DEFAULT_ABI", "==", "ABI_V4", "&&", "flag_pic", "==", "<NUM_LIT>", ")", "fixed_regs", "[", "RS6000_PIC_OFFSET_TABLE_REGNUM", "]", "=", "call_used_regs", "[", "RS6000_PIC_OFFSET_TABLE_REGNUM", "]", "=", "<NUM_LIT>", ";", "if", "(", "DEFAULT_ABI", "==", "ABI_DARWIN", "&&", "flag_pic", ")", "fixed_regs", "[", "RS6000_PIC_OFFSET_TABLE_REGNUM", "]", "=", "call_used_regs", "[", "RS6000_PIC_OFFSET_TABLE_REGNUM", "]", "=", "<NUM_LIT>", ";", "if", "(", "TARGET_TOC", "&&", "TARGET_MINIMAL_TOC", ")", "fixed_regs", "[", "RS6000_PIC_OFFSET_TABLE_REGNUM", "]", "=", "<NUM_LIT>", ";", "if", "(", "!", "TARGET_ALTIVEC", "&&", "!", "TARGET_VSX", ")", "{", "for", "(", "i", "=", "FIRST_ALTIVEC_REGNO", ";", "i", "<=", "LAST_ALTIVEC_REGNO", ";", "++", "i", ")", "fixed_regs", "[", "i", "]", "=", "call_used_regs", "[", "i", "]", "=", "<NUM_LIT>", ";", "call_used_regs", "[", "VRSAVE_REGNO", "]", "=", "<NUM_LIT>", ";", "}", "if", "(", "TARGET_ALTIVEC", "||", "TARGET_VSX", ")", "global_regs", "[", "VSCR_REGNO", "]", "=", "<NUM_LIT>", ";", "if", "(", "TARGET_ALTIVEC_ABI", ")", "{", "for", "(", "i", "=", "FIRST_ALTIVEC_REGNO", ";", "i", "<", "FIRST_ALTIVEC_REGNO", "+", "<NUM_LIT>", ";", "++", "i", ")", "call_used_regs", "[", "i", "]", "=", "<NUM_LIT>", ";", "if", "(", "TARGET_XCOFF", "&&", "!", "rs6000_aix_extabi", ")", "for", "(", "i", "=", "FIRST_ALTIVEC_REGNO", "+", "<NUM_LIT>", ";", "i", "<", "FIRST_ALTIVEC_REGNO", "+", "<NUM_LIT>", ";", "++", "i", ")", "fixed_regs", "[", "i", "]", "=", "call_used_regs", "[", "i", "]", "=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "rs6000", "Func": "rs6000_conditional_register_usage", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19627, "Length": 208, "Cover_Rate": 0.7563636363636363, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "CantUseFP", "=", "needsStackRealignment", "(", "MF", ")", ";"], "ground_truth": ["return", "CantUseFP", "&&", "CantUseSP", "(", "MFI", ")", ";"], "File": "X86RegisterInfo (2)", "Func": "hasBasePointer", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19628, "Length": 16, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "emitThumbRegPlusImmInReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "unsigned", "DestReg", ",", "unsigned", "BaseReg", ",", "int", "NumBytes", ",", "bool", "CanChangeCC", ",", "const", "TargetInstrInfo", "&", "TII", ",", "const", "<ISA_LIT>RegisterInfo", "&", "MRI", ",", "DebugLoc", "dl", ")", "{", "bool", "isHigh", "=", "!", "MRI", ".", "isLowRegister", "(", "DestReg", ")", "||", "(", "BaseReg", "!=", "<NUM_LIT>", "&&", "!", "MRI", ".", "isLowRegister", "(", "BaseReg", ")", ")", ";", "bool", "isSub", "=", "false", ";", "if", "(", "NumBytes", "<", "<NUM_LIT>", "&&", "!", "isHigh", "&&", "CanChangeCC", ")", "{", "isSub", "=", "true", ";", "NumBytes", "=", "-", "NumBytes", ";", "}", "unsigned", "LdReg", "=", "DestReg", ";", "if", "(", "DestReg", "==", "<STR_LIT>", ")", "{", "assert", "(", "BaseReg", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "LdReg", "=", "<STR_LIT>", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ",", "false", ",", "false", ",", "true", ")", ";", "}", "if", "(", "NumBytes", "<=", "<NUM_LIT>", "&&", "NumBytes", ">=", "<NUM_LIT>", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "LdReg", ")", ".", "addImm", "(", "NumBytes", ")", ";", "else", "if", "(", "NumBytes", "<", "<NUM_LIT>", "&&", "NumBytes", ">=", "-", "<NUM_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "LdReg", ")", ".", "addImm", "(", "NumBytes", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "LdReg", ")", ".", "addReg", "(", "LdReg", ",", "false", ",", "false", ",", "true", ")", ";", "}", "else", "MRI", ".", "emitLoadConstPool", "(", "MBB", ",", "MBBI", ",", "LdReg", ",", "NumBytes", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "&", "TII", ",", "true", ",", "dl", ")", ";", "int", "Opc", "=", "(", "isSub", ")", "?", "<STR_LIT>", ":", "(", "isHigh", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";"], "ground_truth": ["const", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ";"], "File": "ARMRegisterInfo13", "Func": "emitThumbRegPlusImmInReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19629, "Length": 310, "Cover_Rate": 0.7259953161592506, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "EltVT", "=", "Store", "->", "getValue", "(", ")", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", ";", "EVT", "PtrVT", "=", "Store", "->", "getBasePtr", "(", ")", ".", "getValueType", "(", ")", ";", "unsigned", "NumElts", "=", "Store", "->", "getMemoryVT", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "SDLoc", "SL", "(", "Op", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Chains", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NumElts", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "ground_truth": ["SDValue", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "EltVT", ",", "Store", "->", "getValue", "(", ")", ",", "DAG", ".", "getConstant", "(", "i", ",", "<STR_LIT>", ")", ")", ";"], "File": "AMDGPUISelLowering108", "Func": "SplitVectorStore", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19630, "Length": 105, "Cover_Rate": 0.3888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Trmp", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "FPtr", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Nest", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "EVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", ")", ";", "bool", "is<ISA_LIT>64", "=", "(", "PtrVT", "==", "<STR_LIT>", ")", ";", "unsigned", "AS", "=", "<NUM_LIT>", ";", "Type", "*", "IntPtrTy", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getDataLayout", "(", ")", "->", "getIntPtrType", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "AS", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Entry", ".", "Ty", "=", "IntPtrTy", ";", "Entry", ".", "Node", "=", "Trmp", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "DAG", ".", "getConstant", "(", "is<ISA_LIT>64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "is<ISA_LIT>64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "FPtr", ";", "Args", ".", "push_back", "(", "Entry", ")", ";"], "ground_truth": ["Entry", ".", "Node", "=", "Nest", ";", "Args", ".", "push_back", "(", "Entry", ")", ";"], "File": "PPCISelLowering31", "Func": "LowerINIT_TRAMPOLINE", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19631, "Length": 175, "Cover_Rate": 0.6227758007117438, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isLittle", ")", "Ret", "+=", "<STR_LIT>", ";", "else", "Ret", "+=", "<STR_LIT>", ";", "if", "(", "ABI", ".", "IsO32", "(", ")", ")", "Ret", "+=", "<STR_LIT>", ";", "else", "Ret", "+=", "<STR_LIT>", ";", "if", "(", "!", "ABI", ".", "IsN64", "(", ")", ")", "Ret", "+=", "<STR_LIT>", ";"], "ground_truth": ["Ret", "+=", "<STR_LIT>", ";"], "File": "MipsTargetMachine5", "Func": "computeDataLayout", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19632, "Length": 47, "Cover_Rate": 0.39166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Strict", ")", "return", "<NUM_LIT>", "<=", "OpId", "&&", "isUInt", "<", "OP_WIDTH_", ">", "(", "OpId", ")", ";", "switch", "(", "MsgId", ")", "{", "case", "ID_GS", ":", "return", "(", "OP_GS_FIRST_", "<=", "OpId", "&&", "OpId", "<", "OP_GS_LAST_", ")", "&&", "OpId", "!=", "OP_GS_NOP", ";", "case", "ID_GS_DONE", ":", "return", "OP_GS_FIRST_", "<=", "OpId", "&&", "OpId", "<", "OP_GS_LAST_", ";", "case", "ID_SYSMSG", ":"], "ground_truth": ["return", "OP_SYS_FIRST_", "<=", "OpId", "&&", "OpId", "<", "OP_SYS_LAST_", ";"], "File": "AMDGPUBaseInfo3", "Func": "isValidMsgOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19633, "Length": 65, "Cover_Rate": 0.65, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ".", "contains", "(", "RegNo", ")", ";"], "ground_truth": ["}"], "File": "PatmosRegisterInfo", "Func": "isRReg", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 19634, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "RD", ".", "Sub", "==", "<NUM_LIT>", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "RS", ".", "Reg", ")", ")", "return", "false", ";", "RegExtMap", "::", "const_iterator", "F", "=", "VRX", ".", "find", "(", "RD", ".", "Reg", ")", ";", "if", "(", "F", "==", "VRX", ".", "end", "(", ")", ")", "return", "false", ";", "uint16_t", "EW", "=", "F", "->", "second", ".", "Width", ";", "putCell", "(", "RD", ",", "getCell", "(", "RS", ",", "Inputs", ")", ",", "Outputs", ")", ";", "RegisterCell", "Res", ";", "if", "(", "F", "->", "second", ".", "Type", "==", "ExtType", "::", "SExt", ")", "Res", "=", "eSXT", "(", "getCell", "(", "RD", ",", "Outputs", ")", ",", "EW", ")", ";", "else", "if", "(", "F", "->", "second", ".", "Type", "==", "ExtType", "::", "ZExt", ")", "Res", "=", "eZXT", "(", "getCell", "(", "RD", ",", "Outputs", ")", ",", "EW", ")", ";", "putCell", "(", "RD", ",", "Res", ",", "Outputs", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "HexagonBitTracker", "Func": "evaluateFormalCopy", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19635, "Length": 142, "Cover_Rate": 0.7357512953367875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Changed", "=", "false", ";", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", "=", "MF", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "MachineFunction", "::", "iterator", "MBBI", "=", "MF", ".", "begin", "(", ")", ";", "MachineFunction", "::", "iterator", "EndMBB", "=", "MF", ".", "end", "(", ")", ";", "for", "(", ";", "MBBI", "!=", "EndMBB", ";", "++", "MBBI", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "MBBI", ";", "if", "(", "!", "MBB", "->", "empty", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "EndI", "=", "MBB", "->", "end", "(", ")", ";", "--", "EndI", ";", "if", "(", "EndI", "->", "getDesc", "(", ")", ".", "isReturn", "(", ")", ")", "continue", ";", "}", "bool", "ContainsFPCode", "=", "false", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", "->", "begin", "(", ")", ",", "E", "=", "MBB", "->", "end", "(", ")", ";", "!", "ContainsFPCode", "&&", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "getNumOperands", "(", ")", "!=", "<NUM_LIT>", "&&", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "{", "const", "TargetRegisterClass", "*", "clas", ";", "for", "(", "unsigned", "op", "=", "<NUM_LIT>", ",", "e", "=", "I", "->", "getNumOperands", "(", ")", ";", "op", "!=", "e", ";", "++", "op", ")", "{", "if", "(", "I", "->", "getOperand", "(", "op", ")", ".", "isReg", "(", ")", "&&", "I", "->", "getOperand", "(", "op", ")", ".", "isDef", "(", ")", "&&", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "I", "->", "getOperand", "(", "op", ")", ".", "getReg", "(", ")", ")", "&&", "(", "(", "clas", "=", "MRI", ".", "getRegClass", "(", "I", "->", "getOperand", "(", "op", ")", ".", "getReg", "(", ")", ")", ")", "==", "<STR_LIT>", "||", "clas", "==", "<STR_LIT>", "||", "clas", "==", "<STR_LIT>", ")", ")", "{", "ContainsFPCode", "=", "true", ";", "break", ";", "}", "}", "}", "}", "if", "(", "!", "ContainsFPCode", ")", "{", "const", "BasicBlock", "*", "LLVMBB", "=", "MBB", "->", "getBasicBlock", "(", ")", ";", "const", "PHINode", "*", "PN", ";", "for", "(", "succ_const_iterator", "SI", "=", "succ_begin", "(", "LLVMBB", ")", ",", "E", "=", "succ_end", "(", "LLVMBB", ")", ";"], "ground_truth": ["!", "ContainsFPCode", "&&", "SI", "!=", "E", ";", "++", "SI", ")", "{"], "File": "X86FloatingPointRegKill", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19636, "Length": 321, "Cover_Rate": 0.5879120879120879, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m128i", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_set_epi16", "(", "short", "__q7", ",", "short", "__q6", ",", "short", "__q5", ",", "short", "__q4", ",", "short", "__q3", ",", "short", "__q2", ",", "short", "__q1", ",", "short", "__q0", ")", "{", "return", "__extension__", "(", "__m128i", ")", "(", "__v8hi", ")", "{", "__q0", ",", "__q1", ",", "__q2", ",", "__q3", ",", "__q4", ",", "__q5", ",", "__q6", ",", "__q7", "}", ";"], "ground_truth": ["}"], "File": "emmintrin4", "Func": "_mm_set_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19637, "Length": 63, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "AVX_U128", ":", "if", "(", "mode", "==", "AVX_U128_CLEAN", ")", "emit_insn", "(", "gen_avx_vzeroupper", "(", ")", ")", ";", "break", ";", "case", "I387_TRUNC", ":", "case", "I387_FLOOR", ":", "case", "I387_CEIL", ":", "if", "(", "mode", "!=", "I387_CW_ANY", "&&", "mode", "!=", "I387_CW_UNINITIALIZED", ")", "emit_i387_cw_initialization", "(", "mode", ")", ";", "break", ";"], "ground_truth": ["default", ":"], "File": "i3868", "Func": "ix86_emit_mode_set", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19638, "Length": 46, "Cover_Rate": 0.48936170212765956, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "lowerMulDiv", "(", "Op", ",", "<STR_LIT>", ",", "true", ",", "true", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerMulDiv", "(", "Op", ",", "<STR_LIT>", ",", "true", ",", "true", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerMulDiv", "(", "Op", ",", "<STR_LIT>", ",", "false", ",", "true", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerMulDiv", "(", "Op", ",", "<STR_LIT>", ",", "false", ",", "true", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerMulDiv", "(", "Op", ",", "<STR_LIT>", ",", "true", ",", "false", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerMulDiv", "(", "Op", ",", "<STR_LIT>", ",", "true", ",", "true", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerMulDiv", "(", "Op", ",", "<STR_LIT>", ",", "true", ",", "true", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerINTRINSIC_W_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerINTRINSIC_VOID", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerBUILD_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "}", "return", "<ISA_LIT>TargetLowering", "::", "LowerOperation", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "MipsSEISelLowering (2)", "Func": "LowerOperation", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19639, "Length": 197, "Cover_Rate": 0.6888111888111889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "LOpcode", ")", ",", "OrigVal", ")", ".", "add", "(", "Base", ")", ".", "addImm", "(", "Disp", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "MBB", "->", "addSuccessor", "(", "LoopMBB", ")", ";", "MBB", "=", "LoopMBB", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "OldVal", ")", ".", "addReg", "(", "OrigVal", ")", ".", "addMBB", "(", "StartMBB", ")", ".", "addReg", "(", "Dest", ")", ".", "addMBB", "(", "UpdateMBB", ")", ";", "if", "(", "IsSubWord", ")", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "RotatedOldVal", ")", ".", "addReg", "(", "OldVal", ")", ".", "addReg", "(", "BitShift", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "CompareOpcode", ")", ")", ".", "addReg", "(", "RotatedOldVal", ")", ".", "addReg", "(", "Src2", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addImm", "(", "KeepOldMask", ")", ".", "addMBB", "(", "UpdateMBB", ")", ";", "MBB", "->", "addSuccessor", "(", "UpdateMBB", ")", ";", "MBB", "->", "addSuccessor", "(", "UseAltMBB", ")", ";", "MBB", "=", "UseAltMBB", ";", "if", "(", "IsSubWord", ")", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "RotatedAltVal", ")", ".", "addReg", "(", "RotatedOldVal", ")", ".", "addReg", "(", "Src2", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", "+", "BitSize", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MBB", "->", "addSuccessor", "(", "UpdateMBB", ")", ";", "MBB", "=", "UpdateMBB", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "RotatedNewVal", ")", ".", "addReg", "(", "RotatedOldVal", ")", ".", "addMBB", "(", "LoopMBB", ")", ".", "addReg", "(", "RotatedAltVal", ")", ".", "addMBB", "(", "UseAltMBB", ")", ";", "if", "(", "IsSubWord", ")", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "NewVal", ")", ".", "addReg", "(", "RotatedNewVal", ")", ".", "addReg", "(", "NegBitShift", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "CSOpcode", ")", ",", "Dest", ")", ".", "addReg", "(", "OldVal", ")", ".", "addReg", "(", "NewVal", ")", ".", "add", "(", "Base", ")", ".", "addImm", "(", "Disp", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addMBB", "(", "LoopMBB", ")", ";", "MBB", "->", "addSuccessor", "(", "LoopMBB", ")", ";"], "ground_truth": ["MBB", "->", "addSuccessor", "(", "DoneMBB", ")", ";"], "File": "SystemZISelLowering", "Func": "emitAtomicLoadMinMax", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19640, "Length": 392, "Cover_Rate": 0.47515151515151516, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDPAL", ")", "getTargetStreamer", "(", ")", "->", "getPALMetadata", "(", ")", "->", "readFromIR", "(", "M", ")", ";", "if", "(", "IsaInfo", "::", "hasCodeObjectV3", "(", "getGlobalSTI", "(", ")", ")", ")", "return", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ")", "getTargetStreamer", "(", ")", "->", "EmitDirectiveHSACodeObjectVersion", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["IsaVersion", "Version", "=", "getIsaVersion", "(", "getGlobalSTI", "(", ")", "->", "getCPU", "(", ")", ")", ";"], "File": "AMDGPUAsmPrinter17", "Func": "emitStartOfAsmFile", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19641, "Length": 83, "Cover_Rate": 0.38425925925925924, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>Disassembler", ")", ";"], "ground_truth": ["}"], "File": "PatmosDisassembler", "Func": "LLVMInitializePatmosDisassembler", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 19642, "Length": 10, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "replaceb", "=", "int_rtx", ";", "}", "else", "{", "offset_rtx", "=", "int_rtx", ";", "replacea", "=", "NULL_RTX", ";", "replaceb", "=", "NULL_RTX", ";", "}", "reg", "=", "gen_rtx_REG", "(", "mode", ",", "regno", ")", ";", "addr", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "frame_reg", ",", "offset_rtx", ")", ";", "mem", "=", "gen_rtx_MEM", "(", "mode", ",", "addr", ")", ";", "set_mem_alias_set", "(", "mem", ",", "rs6000_sr_alias_set", ")", ";"], "ground_truth": ["insn", "=", "emit_move_insn", "(", "mem", ",", "reg", ")", ";"], "File": "rs60003", "Func": "emit_frame_save", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19643, "Length": 65, "Cover_Rate": 0.3532608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "*", "T", ",", "create<ISA_LIT>MCInstPrinter", ")", ";", "TargetRegistry", "::", "RegisterAsmTargetStreamer", "(", "*", "T", ",", "createAsmTargetStreamer", ")", ";", "}", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>AsmBackend", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "getTheE<ISA_LIT>Target", "(", ")", ",", "createE<ISA_LIT>AsmBackend", ")", ";"], "ground_truth": ["}"], "File": "Z80MCTargetDesc2", "Func": "LLVMInitializeZ80TargetMC", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19644, "Length": 44, "Cover_Rate": 0.4036697247706422, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "JTI", "<", "JT", ".", "size", "(", ")", ")", ";", "bool", "ByteOk", "=", "true", ";", "bool", "HalfWordOk", "=", "true", ";", "unsigned", "JTOffset", "=", "getOffsetOf", "(", "MI", ")", "+", "<NUM_LIT>", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ",", "ee", "=", "JTBBs", ".", "size", "(", ")", ";", "j", "!=", "ee", ";", "++", "j", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "j", "]", ";", "unsigned", "DstOffset", "=", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Offset", ";", "if", "(", "ByteOk", "&&", "(", "DstOffset", "-", "JTOffset", ")", ">", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ")", "ByteOk", "=", "false", ";", "unsigned", "TBHLimit", "=", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "if", "(", "HalfWordOk", "&&", "(", "DstOffset", "-", "JTOffset", ")", ">", "TBHLimit", ")", "HalfWordOk", "=", "false", ";", "if", "(", "!", "ByteOk", "&&", "!", "HalfWordOk", ")", "break", ";", "}", "if", "(", "ByteOk", "||", "HalfWordOk", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "BaseRegKill", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "if", "(", "!", "BaseRegKill", ")", "continue", ";", "unsigned", "IdxReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "IdxRegKill", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "PrevI", "=", "MI", ";", "MachineBasicBlock", "::", "iterator", "B", "=", "MBB", "->", "begin", "(", ")", ";", "while", "(", "PrevI", "!=", "B", "&&", "!", "PrevI", "->", "definesRegister", "(", "BaseReg", ")", ")", "--", "PrevI", ";", "if", "(", "!", "PrevI", "->", "definesRegister", "(", "BaseReg", ")", ")", "continue", ";"], "ground_truth": ["MachineInstr", "*", "AddrMI", "=", "PrevI", ";"], "File": "ARMConstantIslandPass10", "Func": "optimizeThumb2JumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19645, "Length": 296, "Cover_Rate": 0.35449101796407184, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "uint64_t", "Address", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "OS", ")", "{", "if", "(", "!", "printAliasInstr", "(", "MI", ",", "STI", ",", "OS", ")", ")", "printInstruction", "(", "MI", ",", "Address", ",", "STI", ",", "OS", ")", ";", "printAnnotation", "(", "OS", ",", "Annot", ")", ";"], "ground_truth": ["}"], "File": "VEInstPrinter1", "Func": "printInst", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19646, "Length": 57, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "if", "(", "MI", ".", "isMetaInstruction", "(", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "+", "<NUM_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "SIInstrInfo54", "Func": "getNumWaitStates", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19647, "Length": 45, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isMem", "(", ")", "&&", "!", "Mem", ".", "Index", "&&", "!", "Mem", ".", "Disp", "&&", "Mem", ".", "Update", "==", "PreDecrement", ";"], "ground_truth": ["}"], "File": "VideocoreAsmParser", "Func": "isMemDec", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19648, "Length": 22, "Cover_Rate": 0.7857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printARIIMem", "(", "MI", ",", "opNum", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "M680x0InstPrinter", "Func": "printARII16Mem", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19649, "Length": 10, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "getMCOpcode", "(", "uint16_t", "Opcode", ",", "unsigned", "Gen", ")", "{"], "ground_truth": ["return", "getMCOpcodeGen", "(", "Opcode", ",", "(", "enum", "Subtarget", ")", "Gen", ")", ";"], "File": "AMDGPUInstrInfo42", "Func": "getMCOpcode", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19650, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_GENERAL_REGS_ONLY", ")", "if", "(", "FLOAT_MODE_P", "(", "mode", ")", ")", "error", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "else", "error", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "else", "if", "(", "FLOAT_MODE_P", "(", "mode", ")", ")", "error", "(", "<STR_LIT>", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "else", "error", "(", "<STR_LIT>", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "aarch64", "Func": "aarch64_err_no_fpadvsimd", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19651, "Length": 52, "Cover_Rate": 0.8813559322033898, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "{", "*", "sh_deferred_function_attributes_tail", "=", "tree_cons", "(", "id", ",", "NULL_TREE", ",", "*", "sh_deferred_function_attributes_tail", ")", ";", "sh_deferred_function_attributes_tail", "=", "&", "TREE_CHAIN", "(", "*", "sh_deferred_function_attributes_tail", ")", ";"], "ground_truth": ["}"], "File": "sh-c", "Func": "sh_add_function_attribute", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19652, "Length": 25, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "auto", "*", "SVI", "=", "dyn_cast", "<", "ShuffleVectorInst", ">", "(", "VecInst", ")", ")", "{", "Value", "*", "Op0", "=", "SVI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "Op1", "=", "SVI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumSubVectors", ";", "++", "i", ")", "DecomposedVectors", ".", "push_back", "(", "cast", "<", "ShuffleVectorInst", ">", "(", "Builder", ".", "CreateShuffleVector", "(", "Op0", ",", "Op1", ",", "createSequentialMask", "(", "Indices", "[", "i", "]", ",", "SubVecTy", "->", "getNumElements", "(", ")", ",", "<NUM_LIT>", ")", ")", ")", ")", ";", "return", ";", "}", "LoadInst", "*", "LI", "=", "cast", "<", "LoadInst", ">", "(", "VecInst", ")", ";", "Type", "*", "VecBaseTy", ",", "*", "VecBasePtrTy", ";", "Value", "*", "VecBasePtr", ";", "unsigned", "int", "NumLoads", "=", "NumSubVectors", ";", "unsigned", "VecLength", "=", "DL", ".", "getTypeSizeInBits", "(", "VecWidth", ")", ";", "if", "(", "VecLength", "==", "<NUM_LIT>", "||", "VecLength", "==", "<NUM_LIT>", ")", "{", "VecBaseTy", "=", "FixedVectorType", "::", "get", "(", "Type", "::", "getInt8Ty", "(", "LI", "->", "getContext", "(", ")", ")", ",", "<NUM_LIT>", ")", ";", "VecBasePtrTy", "=", "VecBaseTy", "->", "getPointerTo", "(", "LI", "->", "getPointerAddressSpace", "(", ")", ")", ";", "VecBasePtr", "=", "Builder", ".", "CreateBitCast", "(", "LI", "->", "getPointerOperand", "(", ")", ",", "VecBasePtrTy", ")", ";", "NumLoads", "=", "NumSubVectors", "*", "(", "VecLength", "/", "<NUM_LIT>", ")", ";", "}", "else", "{", "VecBaseTy", "=", "SubVecTy", ";", "VecBasePtrTy", "=", "VecBaseTy", "->", "getPointerTo", "(", "LI", "->", "getPointerAddressSpace", "(", ")", ")", ";"], "ground_truth": ["VecBasePtr", "=", "Builder", ".", "CreateBitCast", "(", "LI", "->", "getPointerOperand", "(", ")", ",", "VecBasePtrTy", ")", ";"], "File": "X86InterleavedAccess8", "Func": "decompose", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19653, "Length": 233, "Cover_Rate": 0.5319634703196348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";"], "ground_truth": ["*", "cum", "+=", "(", "type", "&&", "TREE_CODE", "(", "TYPE_SIZE", "(", "type", ")", ")", "!=", "INTEGER_CST", "?", "<NUM_LIT>", ":", "mode", "==", "BLKmode", "?", "(", "(", "int_size_in_bytes", "(", "type", ")", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ")", ":", "mode", "==", "VOIDmode", "?", "<NUM_LIT>", ":", "spu_hard_regno_nregs", "(", "FIRST_ARG_REGNUM", ",", "mode", ")", ")", ";"], "File": "spu3", "Func": "spu_function_arg_advance", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 19654, "Length": 58, "Cover_Rate": 0.7532467532467533, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", "false", ";", "DebugLoc", "DL", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "MSP430InstrInfo14", "Func": "restoreCalleeSavedRegisters", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19655, "Length": 86, "Cover_Rate": 0.7478260869565218, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "Addr", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "JTI", ",", "UId", ")", ";", "}", "if", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "Addr", "=", "DAG", ".", "getLoad", "(", "(", "EVT", ")", "<STR_LIT>", ",", "dl", ",", "Chain", ",", "Addr", ",", "MachinePointerInfo", "::", "getJumpTable", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "Addr", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Addr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PTy", ",", "Addr", ",", "Table", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "Addr", ",", "JTI", ",", "UId", ")", ";", "}", "else", "{", "Addr", "=", "DAG", ".", "getLoad", "(", "PTy", ",", "dl", ",", "Chain", ",", "Addr", ",", "MachinePointerInfo", "::", "getJumpTable", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "Addr", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "Addr", ",", "JTI", ",", "UId", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering107", "Func": "LowerBR_JT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19656, "Length": 183, "Cover_Rate": 0.4609571788413098, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqshrntq_m", "(", "uint8x16_t", "__a", ",", "uint16x8_t", "__b", ",", "const", "int", "__imm", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__arm_vqshrntq_m_n_u16", "(", "__a", ",", "__b", ",", "__imm", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vqshrntq_m", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19657, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "EmitARM64WinCFIEpilogEnd", "(", ")", "{"], "ground_truth": ["}"], "File": "AArch64TargetStreamer1", "Func": "EmitARM64WinCFIEpilogEnd", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19658, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addMBB", "(", "sinkMBB", ")", ";", "}", "BB", "=", "copy0MBB", ";", "BB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "BB", "=", "sinkMBB", ";", "BuildMI", "(", "*", "BB", ",", "BB", "->", "begin", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "thisMBB", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "copy0MBB", ")", ";"], "ground_truth": ["MI", "->", "eraseFromParent", "(", ")", ";"], "File": "MipsISelLowering", "Func": "emitPseudoSELECT", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19659, "Length": 130, "Cover_Rate": 0.3504043126684636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printqwordmem", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["printMemReference", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "File": "X86ATTInstPrinter10", "Func": "printqwordmem", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19660, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AMDGPUPromoteAlloca", "(", "const", "AMDGPUSubtarget", "&", "st", ")", ":", "FunctionPass", "(", "ID", ")", ",", "ST", "(", "st", ")", ",", "LocalMemAvailable", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUPromoteAlloca", "Func": "AMDGPUPromoteAlloca", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19661, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isSchedulingBoundary", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineBasicBlock", "*", "MBB", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";"], "File": "X86InstrInfo136", "Func": "isSchedulingBoundary", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19662, "Length": 31, "Cover_Rate": 0.5081967213114754, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DstRC", "!=", "SrcRC", ")", "return", "false", ";", "if", "(", "DstRC", "==", "InsRC", ")", "return", "true", ";", "if", "(", "DstRC", "==", "&", "<STR_LIT>", ")", "return", "false", ";"], "ground_truth": ["if", "(", "S", "<", "<NUM_LIT>", "&&", "S", "+", "L", ">", "<NUM_LIT>", ")", "return", "false", ";"], "File": "HexagonGenInsert (2)", "Func": "isValidInsertForm", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19663, "Length": 43, "Cover_Rate": 0.33076923076923076, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "<ISA_LIT>DAGToDAGISel", "::", "SelectSETCC", "(", "SDNode", "*", "N", ")", "{", "SDLoc", "dl", "(", "N", ")", ";", "unsigned", "Imm", ";", "<STR_LIT>", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "EVT", "PtrVT", "=", "CurDAG", "->", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ";", "bool", "is<ISA_LIT>64", "=", "(", "PtrVT", "==", "<STR_LIT>", ")", ";", "if", "(", "!", "<ISA_LIT>SubTarget", "->", "useCRBits", "(", ")", "&&", "isInt32Immediate", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Imm", ")", ")", "{", "if", "(", "Imm", "==", "<NUM_LIT>", ")", "{", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "switch", "(", "CC", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "{", "Op", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Op", ",", "getI32Imm", "(", "<NUM_LIT>", ",", "dl", ")", ",", "getI32Imm", "(", "<NUM_LIT>", ",", "dl", ")", ",", "getI32Imm", "(", "<NUM_LIT>", ",", "dl", ")", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Ops", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "if", "(", "is<ISA_LIT>64", ")", "break", ";", "SDValue", "AD", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Op", ",", "getI32Imm", "(", "~", "<NUM_LIT>", ",", "dl", ")", ")", ",", "<NUM_LIT>", ")", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "AD", ",", "Op", ",", "AD", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "SDValue", "Ops", "[", "]", "=", "{", "Op", ",", "getI32Imm", "(", "<NUM_LIT>", ",", "dl", ")", ",", "getI32Imm", "(", "<NUM_LIT>", ",", "dl", ")", ",", "getI32Imm", "(", "<NUM_LIT>", ",", "dl", ")", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Ops", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "SDValue", "T", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ")", ",", "<NUM_LIT>", ")", ";", "T", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "T", ",", "Op", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "T", ",", "getI32Imm", "(", "<NUM_LIT>", ",", "dl", ")", ",", "getI32Imm", "(", "<NUM_LIT>", ",", "dl", ")", ",", "getI32Imm", "(", "<NUM_LIT>", ",", "dl", ")", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Ops", ")", ";", "}", "}", "}", "else", "if", "(", "Imm", "==", "~", "<NUM_LIT>", ")", "{", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "switch", "(", "CC", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "is<ISA_LIT>64", ")", "break", ";", "Op", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Op", ",", "getI32Imm", "(", "<NUM_LIT>", ",", "dl", ")", ")", ",", "<NUM_LIT>", ")", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "getI32Imm", "(", "<NUM_LIT>", ",", "dl", ")", ")", ",", "<NUM_LIT>", ")", ",", "Op", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "{", "if", "(", "is<ISA_LIT>64", ")", "break", ";"], "ground_truth": ["Op", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ",", "Op", ")", ",", "<NUM_LIT>", ")", ";"], "File": "PPCISelDAGToDAG (2)1", "Func": "SelectSETCC", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19664, "Length": 532, "Cover_Rate": 0.41660140955364133, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "<ISA_LIT>SEDAGToDAGISel", "::", "selectAddESubE", "(", "unsigned", "MOp", ",", "SDValue", "InFlag", ",", "SDValue", "CmpLHS", ",", "DebugLoc", "DL", ",", "SDNode", "*", "Node", ")", "const", "{", "unsigned", "Opc", "=", "InFlag", ".", "getOpcode", "(", ")", ";", "(", "void", ")", "Opc", ";", "assert", "(", "(", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "||", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "CmpLHS", ",", "InFlag", ".", "getOperand", "(", "<NUM_LIT>", ")", "}", ";"], "ground_truth": ["SDValue", "LHS", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "RHS", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "MipsSEISelDAGToDAG", "Func": "selectAddESubE", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19665, "Length": 100, "Cover_Rate": 0.5263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_cmpgt_epu64_mask", "(", "__mmask8", "__U", ",", "__m512i", "__A", ",", "__m512i", "__B", ")", "{", "return", "(", "__mmask8", ")", "__builtin_ia32_ucmpq512_mask", "(", "(", "__v8di", ")", "__A", ",", "(", "__v8di", ")", "__B", ",", "<NUM_LIT>", ",", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_mask_cmpgt_epu64_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19666, "Length": 47, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "FI", "=", "PFI", "->", "getFramePointerSaveIndex", "(", ")", ";", "assert", "(", "FI", "&&", "<STR_LIT>", ")", ";", "MFI", ".", "setObjectOffset", "(", "FI", ",", "LowerBound", "+", "MFI", ".", "getObjectOffset", "(", "FI", ")", ")", ";", "}", "if", "(", "PFI", "->", "usesPICBase", "(", ")", ")", "{", "HasGPSaveArea", "=", "true", ";", "int", "FI", "=", "PFI", "->", "getPICBasePointerSaveIndex", "(", ")", ";", "assert", "(", "FI", "&&", "<STR_LIT>", ")", ";", "MFI", ".", "setObjectOffset", "(", "FI", ",", "LowerBound", "+", "MFI", ".", "getObjectOffset", "(", "FI", ")", ")", ";", "}", "const", "<ISA_LIT>RegisterInfo", "*", "RegInfo", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "if", "(", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ")", "{", "HasGPSaveArea", "=", "true", ";", "int", "FI", "=", "PFI", "->", "getBasePointerSaveIndex", "(", ")", ";", "assert", "(", "FI", "&&", "<STR_LIT>", ")", ";", "MFI", ".", "setObjectOffset", "(", "FI", ",", "LowerBound", "+", "MFI", ".", "getObjectOffset", "(", "FI", ")", ")", ";", "}", "if", "(", "HasGPSaveArea", "||", "HasG8SaveArea", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "GPRegs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "int", "FI", "=", "GPRegs", "[", "i", "]", ".", "getFrameIdx", "(", ")", ";", "MFI", ".", "setObjectOffset", "(", "FI", ",", "LowerBound", "+", "MFI", ".", "getObjectOffset", "(", "FI", ")", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "G8Regs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "int", "FI", "=", "G8Regs", "[", "i", "]", ".", "getFrameIdx", "(", ")", ";", "MFI", ".", "setObjectOffset", "(", "FI", ",", "LowerBound", "+", "MFI", ".", "getObjectOffset", "(", "FI", ")", ")", ";", "}", "unsigned", "MinReg", "=", "std", "::", "min", "<", "unsigned", ">", "(", "TRI", "->", "getEncodingValue", "(", "MinGPR", ")", ",", "TRI", "->", "getEncodingValue", "(", "MinG8R", ")", ")", ";", "if", "(", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", ")", "{", "LowerBound", "-=", "(", "<NUM_LIT>", "-", "MinReg", "+", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "}", "else", "{", "LowerBound", "-=", "(", "<NUM_LIT>", "-", "MinReg", "+", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "}", "}", "if", "(", "spillsCR", "(", "MF", ")", "&&", "!", "(", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", "&&", "Subtarget", ".", "isSVR4ABI", "(", ")", ")", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "if", "(", "(", "Subtarget", ".", "isSVR4ABI", "(", ")", "&&", "Reg", "==", "<STR_LIT>", ")", "||", "(", "!", "Subtarget", ".", "isSVR4ABI", "(", ")", "&&", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "||", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", ")", ")", "{", "int", "FI", "=", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ";", "MFI", ".", "setObjectOffset", "(", "FI", ",", "LowerBound", "+", "MFI", ".", "getObjectOffset", "(", "FI", ")", ")", ";", "}", "}"], "ground_truth": ["LowerBound", "-=", "<NUM_LIT>", ";"], "File": "PPCFrameLowering20", "Func": "processFunctionBeforeFrameFinalized", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19667, "Length": 443, "Cover_Rate": 0.35754640839386603, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "bytes", ">", "<NUM_LIT>", ")", "return", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "if", "(", "!", "isSrcOperand", "(", "Desc", ",", "i", ")", ")", "continue", ";", "const", "MCOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "getLitEncoding", "(", "Op", ")", "!=", "<NUM_LIT>", ")", "continue", ";", "IntFloatUnion", "Imm", ";", "if", "(", "Op", ".", "isImm", "(", ")", ")", "Imm", ".", "I", "=", "Op", ".", "getImm", "(", ")", ";", "else", "Imm", ".", "F", "=", "Op", ".", "getFPImm", "(", ")", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "<", "<NUM_LIT>", ";", "j", "++", ")", "{", "OS", ".", "write", "(", "(", "uint8_t", ")", "(", "(", "Imm", ".", "I", ">>", "(", "<NUM_LIT>", "*", "j", ")", ")", "&", "<NUM_LIT>", ")", ")", ";", "}", "break", ";"], "ground_truth": ["}"], "File": "SIMCCodeEmitter", "Func": "EncodeInstruction", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19668, "Length": 142, "Cover_Rate": 0.5795918367346938, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetWinCOFFStreamer", "::", "EmitARM64WinCFINop", "(", ")", "{"], "ground_truth": ["EmitARM64WinUnwindCode", "(", "Win64EH", "::", "UOP_Nop", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "AArch64WinCOFFStreamer11", "Func": "EmitARM64WinCFINop", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19669, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "arm_elf_asm_constructor", "(", "rtx", "symbol", ",", "int", "priority", ")", "{"], "ground_truth": ["arm_elf_asm_cdtor", "(", "symbol", ",", "priority", ",", "true", ")", ";"], "File": "arm", "Func": "arm_elf_asm_constructor", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19670, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "INSN_CODE", "(", "insn", ")", "=", "-", "<NUM_LIT>", ";", "df_insn_rescan", "(", "insn", ")", ";", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "<STR_LIT>", ",", "INSN_UID", "(", "insn", ")", ")", ";"], "ground_truth": ["}"], "File": "powerpcspe", "Func": "adjust_concat", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19671, "Length": 30, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_test_epi64_mask", "(", "__m256i", "__A", ",", "__m256i", "__B", ")", "{"], "ground_truth": ["return", "(", "__mmask8", ")", "__builtin_ia32_ptestmq256", "(", "(", "__v4di", ")", "__A", ",", "(", "__v4di", ")", "__B", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_test_epi64_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19672, "Length": 45, "Cover_Rate": 0.9782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "cvtDPP", "(", "Inst", ",", "Operands", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser9", "Func": "cvtDPP_mod", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19673, "Length": 10, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "L", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "return", "Error", "(", "L", ",", "<STR_LIT>", ")", ";", "int64_t", "Value", "=", "Parser", ".", "getTok", "(", ")", ".", "getIntVal", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "getTargetStreamer", "(", ")", ".", "emitAttribute", "(", "Tag", ",", "Value", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser102", "Func": "parseDirectiveEabiAttr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19674, "Length": 68, "Cover_Rate": 0.4563758389261745, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getLabelId", "(", ")", "const", "{", "return", "LabelId", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue", "Func": "getLabelId", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19675, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "MIBS", ".", "push_back", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "I", "->", "Opcode", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addReg", "(", "BitSize", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ".", "addImm", "(", "I", "->", "Op2", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "bool", "DstIsDead", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ";"], "ground_truth": ["MIBS", ".", "push_back", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "I", "->", "Opcode", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", "&&", "LastItem", ")", ")", ".", "addImm", "(", "I", "->", "Op1", ")", ".", "addImm", "(", "I", "->", "Op2", ")", ")", ";"], "File": "AArch64ExpandPseudoInsts40", "Func": "expandMOVImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19676, "Length": 144, "Cover_Rate": 0.3050847457627119, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "fntype", "=", "TREE_TYPE", "(", "current_function_decl", ")", ";", "int", "argadj", "=", "(", "(", "!", "stdarg_p", "(", "fntype", ")", ")", "?", "UNITS_PER_WORD", ":", "<NUM_LIT>", ")", ";", "alias_set_type", "set", "=", "get_varargs_alias_set", "(", ")", ";", "if", "(", "argadj", ")", "offset", "=", "plus_constant", "(", "Pmode", ",", "crtl", "->", "args", ".", "arg_offset_rtx", ",", "argadj", ")", ";", "else", "offset", "=", "crtl", "->", "args", ".", "arg_offset_rtx", ";", "mem", "=", "gen_rtx_MEM", "(", "SImode", ",", "crtl", "->", "args", ".", "internal_arg_pointer", ")", ";", "set_mem_alias_set", "(", "mem", ",", "set", ")", ";", "emit_move_insn", "(", "mem", ",", "gen_rtx_REG", "(", "SImode", ",", "<NUM_LIT>", ")", ")", ";", "mem", "=", "gen_rtx_MEM", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "crtl", "->", "args", ".", "internal_arg_pointer", ",", "<NUM_LIT>", ")", ")", ";", "set_mem_alias_set", "(", "mem", ",", "set", ")", ";", "emit_move_insn", "(", "mem", ",", "gen_rtx_REG", "(", "SImode", ",", "<NUM_LIT>", ")", ")", ";", "return", "copy_to_reg", "(", "expand_binop", "(", "Pmode", ",", "add_optab", ",", "crtl", "->", "args", ".", "internal_arg_pointer", ",", "offset", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ")", ";"], "ground_truth": ["}"], "File": "mn10300", "Func": "mn10300_builtin_saveregs", "Target": "mn10300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 19677, "Length": 157, "Cover_Rate": 0.9289940828402367, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "frflags", "=", "GET_BUILTIN_DECL", "(", "CODE_FOR_riscv_frflags", ")", ";", "tree", "fsflags", "=", "GET_BUILTIN_DECL", "(", "CODE_FOR_riscv_fsflags", ")", ";", "tree", "old_flags", "=", "create_tmp_var_raw", "(", "RISCV_ATYPE_USI", ")", ";", "*", "hold", "=", "build4", "(", "TARGET_EXPR", ",", "RISCV_ATYPE_USI", ",", "old_flags", ",", "build_call_expr", "(", "frflags", ",", "<NUM_LIT>", ")", ",", "NULL_TREE", ",", "NULL_TREE", ")", ";", "*", "clear", "=", "build_call_expr", "(", "fsflags", ",", "<NUM_LIT>", ",", "old_flags", ")", ";"], "ground_truth": ["*", "update", "=", "NULL_TREE", ";"], "File": "riscv-builtins", "Func": "riscv_atomic_assign_expand_fenv", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19678, "Length": 64, "Cover_Rate": 0.7272727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>OptAddrMode", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "ARCOptAddrMode", "Func": "ARCOptAddrMode", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19679, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "PairedPhys", "&&", "is_contained", "(", "Order", ",", "PairedPhys", ")", ")", "Hints", ".", "push_back", "(", "PairedPhys", ")", ";", "for", "(", "unsigned", "Reg", ":", "Order", ")", "{", "if", "(", "Reg", "==", "PairedPhys", "||", "(", "getEncodingValue", "(", "Reg", ")", "&", "<NUM_LIT>", ")", "!=", "Odd", ")", "continue", ";", "unsigned", "Paired", "=", "getPairedGPR", "(", "Reg", ",", "!", "Odd", ",", "this", ")", ";", "if", "(", "!", "Paired", "||", "MRI", ".", "isReserved", "(", "Paired", ")", ")", "continue", ";", "Hints", ".", "push_back", "(", "Reg", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMBaseRegisterInfo23", "Func": "getRegAllocationHints", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19680, "Length": 84, "Cover_Rate": 0.31226765799256506, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "memcpy", "(", "have_regs_of_mode", ",", "m_old_have_regs_of_mode", ",", "sizeof", "(", "have_regs_of_mode", ")", ")", ";"], "ground_truth": ["maximum_field_alignment", "=", "m_old_maximum_field_alignment", ";"], "File": "aarch64-sve-builtins2", "Func": "~sve_switcher", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19681, "Length": 16, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "PadShortFunc", "::", "addPadding", "(", "MachineBasicBlock", "*", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "unsigned", "int", "NOOPsToAdd", ")", "{", "DebugLoc", "DL", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "while", "(", "NOOPsToAdd", "--", ">", "<NUM_LIT>", ")", "{", "BuildMI", "(", "*", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";"], "File": "X86PadShortFunction (2)", "Func": "addPadding", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19682, "Length": 71, "Cover_Rate": 0.922077922077922, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "(", "Address", "&", "~", "<NUM_LIT>", ")", "+", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Val", "<<", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ",", "true", ",", "<NUM_LIT>", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Val", "<<", "<NUM_LIT>", ")", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler13", "Func": "DecodeThumbBLXOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19683, "Length": 61, "Cover_Rate": 0.7349397590361446, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "register", "union", "double_long", "dl1", ";", "register", "long", "exp", ";", "register", "long", "l", ";", "dl1", ".", "d", "=", "a1", ";", "if", "(", "!", "dl1", ".", "l", ".", "upper", "&&", "!", "dl1", ".", "l", ".", "lower", ")", "return", "<NUM_LIT>", ";", "exp", "=", "EXPD", "(", "dl1", ")", "-", "EXCESSD", "-", "<NUM_LIT>", ";", "l", "=", "MANTD", "(", "dl1", ")", ";", "if", "(", "exp", ">", "<NUM_LIT>", ")", "{"], "ground_truth": ["return", "SIGND", "(", "dl1", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "File": "fpgnulib1", "Func": "__fixdfsi", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 19684, "Length": 73, "Cover_Rate": 0.6293103448275862, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "LdSt", ".", "getOpcode", "(", ")", ";", "if", "(", "isDS", "(", "LdSt", ")", ")", "{", "const", "MachineOperand", "*", "OffsetImm", "=", "getNamedOperand", "(", "LdSt", ",", "<STR_LIT>", "::", "offset", ")", ";", "if", "(", "OffsetImm", ")", "{", "BaseOp", "=", "getNamedOperand", "(", "LdSt", ",", "<STR_LIT>", "::", "addr", ")", ";", "Offset", "=", "OffsetImm", "->", "getImm", "(", ")", ";", "assert", "(", "BaseOp", "->", "isReg", "(", ")", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "const", "MachineOperand", "*", "Offset0Imm", "=", "getNamedOperand", "(", "LdSt", ",", "<STR_LIT>", "::", "offset0", ")", ";", "const", "MachineOperand", "*", "Offset1Imm", "=", "getNamedOperand", "(", "LdSt", ",", "<STR_LIT>", "::", "offset1", ")", ";", "uint8_t", "Offset0", "=", "Offset0Imm", "->", "getImm", "(", ")", ";", "uint8_t", "Offset1", "=", "Offset1Imm", "->", "getImm", "(", ")", ";", "if", "(", "Offset1", ">", "Offset0", "&&", "Offset1", "-", "Offset0", "==", "<NUM_LIT>", ")", "{", "unsigned", "EltSize", ";", "if", "(", "LdSt", ".", "mayLoad", "(", ")", ")", "EltSize", "=", "TRI", "->", "getRegSizeInBits", "(", "*", "getOpRegClass", "(", "LdSt", ",", "<NUM_LIT>", ")", ")", "/", "<NUM_LIT>", ";", "else", "{", "assert", "(", "LdSt", ".", "mayStore", "(", ")", ")", ";", "int", "Data0Idx", "=", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "data0", ")", ";", "EltSize", "=", "TRI", "->", "getRegSizeInBits", "(", "*", "getOpRegClass", "(", "LdSt", ",", "Data0Idx", ")", ")", "/", "<NUM_LIT>", ";", "}", "if", "(", "isStride64", "(", "Opc", ")", ")", "EltSize", "*=", "<NUM_LIT>", ";", "BaseOp", "=", "getNamedOperand", "(", "LdSt", ",", "<STR_LIT>", "::", "addr", ")", ";", "Offset", "=", "EltSize", "*", "Offset0", ";", "assert", "(", "BaseOp", "->", "isReg", "(", ")", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", "if", "(", "isMUBUF", "(", "LdSt", ")", "||", "isMTBUF", "(", "LdSt", ")", ")", "{", "const", "MachineOperand", "*", "SOffset", "=", "getNamedOperand", "(", "LdSt", ",", "<STR_LIT>", "::", "soffset", ")", ";", "if", "(", "SOffset", "&&", "SOffset", "->", "isReg", "(", ")", ")", "return", "false", ";", "MachineOperand", "*", "AddrReg", "=", "getNamedOperand", "(", "LdSt", ",", "<STR_LIT>", "::", "vaddr", ")", ";", "if", "(", "!", "AddrReg", ")", "return", "false", ";"], "ground_truth": ["const", "MachineOperand", "*", "OffsetImm", "=", "getNamedOperand", "(", "LdSt", ",", "<STR_LIT>", "::", "offset", ")", ";"], "File": "SIInstrInfo1", "Func": "getMemOperandWithOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19685, "Length": 322, "Cover_Rate": 0.5513698630136986, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "CallConv", ")", "{", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "Fast", ":"], "ground_truth": ["return", "LowerCCCArguments", "(", "Chain", ",", "CallConv", ",", "IsVarArg", ",", "Ins", ",", "DL", ",", "DAG", ",", "InVals", ")", ";"], "File": "LanaiISelLowering1", "Func": "LowerFormalArguments", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19686, "Length": 33, "Cover_Rate": 0.38372093023255816, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "File", "->", "getFilename", "(", ")", ".", "startswith", "(", "<STR_LIT>", ")", "&&", "File", "->", "getDirectory", "(", ")", ".", "size", "(", ")", ")", "FileName", "=", "File", "->", "getDirectory", "(", ")", ".", "str", "(", ")", "+", "<STR_LIT>", "+", "File", "->", "getFilename", "(", ")", ".", "str", "(", ")", ";", "else", "FileName", "=", "File", "->", "getFilename", "(", ")", ";", "if", "(", "FileContent", ".", "find", "(", "FileName", ")", "!=", "FileContent", ".", "end", "(", ")", ")", "return", "FileName", ";", "std", "::", "vector", "<", "std", "::", "string", ">", "Content", ";", "std", "::", "string", "Line", ";", "Content", ".", "push_back", "(", "Line", ")", ";", "std", "::", "unique_ptr", "<", "MemoryBuffer", ">", "Buf", ";", "auto", "Source", "=", "File", "->", "getSource", "(", ")", ";"], "ground_truth": ["if", "(", "Source", ")", "Buf", "=", "MemoryBuffer", "::", "getMemBufferCopy", "(", "*", "Source", ")", ";"], "File": "BTFDebug11", "Func": "populateFileContent", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19687, "Length": 128, "Cover_Rate": 0.5614035087719298, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", "||", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", "{", "int16_t", "Trunc", "=", "static_cast", "<", "int16_t", ">", "(", "Imm", ")", ";", "return", "ST", ".", "has16BitInsts", "(", ")", "&&", "<STR_LIT>", "(", "Trunc", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ";", "}", "return", "false", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "uint32_t", "Trunc", "=", "static_cast", "<", "uint32_t", ">", "(", "Imm", ")", ";", "return", "<STR_LIT>", "(", "Trunc", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ";", "}"], "ground_truth": ["default", ":"], "File": "SIInstrInfo110", "Func": "isInlineConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19688, "Length": 99, "Cover_Rate": 0.36666666666666664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "size_t", "<ISA_LIT>ToTHMStub", "::", "size", "(", ")", "const", "{", "return", "m_Size", ";"], "ground_truth": ["}"], "File": "ARMToTHMStub", "Func": "size", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19689, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", ";", "setBitVector", "(", "<STR_LIT>", ")", ";", "setBitVector", "(", "<STR_LIT>", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "{", "setBitVector", "(", "FramePtr", ")", ";", "}", "if", "(", "hasBasePointer", "(", "MF", ")", ")", "{", "CallingConv", "::", "ID", "CC", "=", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ";", "const", "uint32_t", "*", "RegMask", "=", "getCallPreservedMask", "(", "MF", ",", "CC", ")", ";", "if", "(", "MachineOperand", "::", "clobbersPhysReg", "(", "RegMask", ",", "getBaseRegister", "(", ")", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ";", "setBitVector", "(", "getBaseRegister", "(", ")", ")", ";", "}"], "ground_truth": ["return", "Reserved", ";"], "File": "M68kRegisterInfo4", "Func": "getReservedRegs", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19690, "Length": 94, "Cover_Rate": 0.4585365853658537, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "reload_completed", "&&", "!", "frame_pointer_needed", "&&", "get_frame_size", "(", ")", "==", "<NUM_LIT>", "&&", "compute_saved_regs", "(", ")", "==", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "h8300", "Func": "h8300_can_use_return_insn_p", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 19691, "Length": 21, "Cover_Rate": 0.7777777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "e", ")", "{", "CASE", "(", "ImageFormat", ",", "Unknown", ")", "CASE", "(", "ImageFormat", ",", "Rgba32f", ")", "CASE", "(", "ImageFormat", ",", "Rgba16f", ")", "CASE", "(", "ImageFormat", ",", "R32f", ")", "CASE", "(", "ImageFormat", ",", "Rgba8", ")", "CASE", "(", "ImageFormat", ",", "Rgba8Snorm", ")", "CASE", "(", "ImageFormat", ",", "Rg32f", ")", "CASE", "(", "ImageFormat", ",", "Rg16f", ")", "CASE", "(", "ImageFormat", ",", "R11fG11fB10f", ")", "CASE", "(", "ImageFormat", ",", "R16f", ")", "CASE", "(", "ImageFormat", ",", "Rgba16", ")", "CASE", "(", "ImageFormat", ",", "Rgb10A2", ")", "CASE", "(", "ImageFormat", ",", "Rg16", ")", "CASE", "(", "ImageFormat", ",", "Rg8", ")", "CASE", "(", "ImageFormat", ",", "R16", ")", "CASE", "(", "ImageFormat", ",", "R8", ")", "CASE", "(", "ImageFormat", ",", "Rgba16Snorm", ")", "CASE", "(", "ImageFormat", ",", "Rg16Snorm", ")", "CASE", "(", "ImageFormat", ",", "Rg8Snorm", ")", "CASE", "(", "ImageFormat", ",", "R16Snorm", ")", "CASE", "(", "ImageFormat", ",", "R8Snorm", ")", "CASE", "(", "ImageFormat", ",", "Rgba32i", ")", "CASE", "(", "ImageFormat", ",", "Rgba16i", ")", "CASE", "(", "ImageFormat", ",", "Rgba8i", ")", "CASE", "(", "ImageFormat", ",", "R32i", ")", "CASE", "(", "ImageFormat", ",", "Rg32i", ")", "CASE", "(", "ImageFormat", ",", "Rg16i", ")", "CASE", "(", "ImageFormat", ",", "Rg8i", ")", "CASE", "(", "ImageFormat", ",", "R16i", ")", "CASE", "(", "ImageFormat", ",", "R8i", ")", "CASE", "(", "ImageFormat", ",", "Rgba32ui", ")", "CASE", "(", "ImageFormat", ",", "Rgba16ui", ")", "CASE", "(", "ImageFormat", ",", "Rgba8ui", ")", "CASE", "(", "ImageFormat", ",", "R32ui", ")", "CASE", "(", "ImageFormat", ",", "Rgb10a2ui", ")", "CASE", "(", "ImageFormat", ",", "Rg32ui", ")", "CASE", "(", "ImageFormat", ",", "Rg16ui", ")", "CASE", "(", "ImageFormat", ",", "Rg8ui", ")", "CASE", "(", "ImageFormat", ",", "R16ui", ")", "CASE", "(", "ImageFormat", ",", "R8ui", ")", "break", ";"], "ground_truth": ["}"], "File": "SPIRVBaseInfo", "Func": "getImageFormatName", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19692, "Length": 248, "Cover_Rate": 0.9501915708812261, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512", ")", "__builtin_ia32_vfnmsubps512_mask3", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v16sf", ")", "__B", ",", "(", "__v16sf", ")", "__C", ",", "(", "__mmask16", ")", "__U", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_mask3_fnmsub_round_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19693, "Length": 30, "Cover_Rate": 0.4838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCAsmInfo", "*", "create<ISA_LIT>MCAsmInfo", "(", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "Triple", "&", "TT", ",", "const", "MCTargetOptions", "&", "Options", ")", "{", "MCAsmInfo", "*", "MAI", "=", "new", "<ISA_LIT>MCAsmInfo", "(", "TT", ")", ";"], "ground_truth": ["MCRegister", "SP", "=", "MRI", ".", "getDwarfRegNum", "(", "<STR_LIT>", ",", "true", ")", ";"], "File": "RISCVMCTargetDesc", "Func": "createRISCVMCAsmInfo", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19694, "Length": 43, "Cover_Rate": 0.6142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "XFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";"], "ground_truth": ["SDValue", "Addr", "=", "DAG", ".", "getFrameIndex", "(", "XFI", "->", "getVarArgsFrameIndex", "(", ")", ",", "<STR_LIT>", ")", ";"], "File": "XCoreISelLowering (2)", "Func": "LowerVASTART", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19695, "Length": 39, "Cover_Rate": 0.40625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "preg1", "==", "<STR_LIT>", "||", "preg1", "==", "<STR_LIT>", ")", "&&", "!", "flag1", ")", "return", "true", ";"], "ground_truth": ["if", "(", "preg1", "==", "Pred2", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", "&&", "flag1", "==", "Pred2", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", "return", "true", ";"], "File": "PatmosInstrInfo", "Func": "SubsumesPredicate", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 19696, "Length": 45, "Cover_Rate": 0.37815126050420167, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "vec_double2", "spu_rlqwbytebc", "(", "vec_double2", "a", ",", "int", "count", ")", "{", "return", "(", "(", "vec_double2", ")", "(", "si_rotqbybi", "(", "(", "qword", ")", "(", "a", ")", ",", "si_from_int", "(", "count", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "spu2vmx", "Func": "spu_rlqwbytebc", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19697, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "FrameLowering", ";"], "ground_truth": ["}"], "File": "LM32Subtarget", "Func": "getFrameLowering", "Target": "LM32", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19698, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Register", "=", "DPairSpacedDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Register", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler (2)", "Func": "DecodeDPairSpacedRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19699, "Length": 26, "Cover_Rate": 0.45614035087719296, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "*", "FrameInfo", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "int", "Opcode", "=", "-", "<NUM_LIT>", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "switch", "(", "RC", "->", "getSize", "(", ")", "*", "<NUM_LIT>", ")", "{", "case", "<NUM_LIT>", ":", "Opcode", "=", "AMDGPU", "::", "<ISA_LIT>_SPILL_S32_RESTORE", ";", "break", ";", "case", "<NUM_LIT>", ":", "Opcode", "=", "AMDGPU", "::", "<ISA_LIT>_SPILL_S64_RESTORE", ";", "break", ";", "case", "<NUM_LIT>", ":", "Opcode", "=", "AMDGPU", "::", "<ISA_LIT>_SPILL_S128_RESTORE", ";", "break", ";", "case", "<NUM_LIT>", ":", "Opcode", "=", "AMDGPU", "::", "<ISA_LIT>_SPILL_S256_RESTORE", ";", "break", ";", "case", "<NUM_LIT>", ":", "Opcode", "=", "AMDGPU", "::", "<ISA_LIT>_SPILL_S512_RESTORE", ";", "break", ";"], "ground_truth": ["}"], "File": "SIInstrInfo119", "Func": "loadRegFromStackSlot", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19700, "Length": 113, "Cover_Rate": 0.3413897280966767, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_DLLIMPORT_DECL_ATTRIBUTES", ")", "{", "if", "(", "GET_CODE", "(", "addr", ")", "==", "SYMBOL_REF", "&&", "SYMBOL_REF_DLLIMPORT_P", "(", "addr", ")", ")", "return", "legitimize_dllimport_symbol", "(", "addr", ",", "inreg", ")", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "SYMBOL_REF", "&&", "SYMBOL_REF_DLLIMPORT_P", "(", "XEXP", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", "{", "rtx", "t", "=", "legitimize_dllimport_symbol", "(", "XEXP", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "inreg", ")", ";", "return", "gen_rtx_PLUS", "(", "Pmode", ",", "t", ",", "XEXP", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";", "}", "}", "if", "(", "ix86_cmodel", "!=", "CM_LARGE_PIC", "&&", "ix86_cmodel", "!=", "CM_MEDIUM_PIC", ")", "return", "NULL_RTX", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "SYMBOL_REF", "&&", "!", "is_imported_p", "(", "addr", ")", "&&", "SYMBOL_REF_EXTERNAL_P", "(", "addr", ")", "&&", "SYMBOL_REF_DECL", "(", "addr", ")", ")", "return", "legitimize_pe_coff_extern_decl", "(", "addr", ",", "inreg", ")", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "SYMBOL_REF", "&&", "!", "is_imported_p", "(", "XEXP", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "&&", "SYMBOL_REF_EXTERNAL_P", "(", "XEXP", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "&&", "SYMBOL_REF_DECL", "(", "XEXP", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", "{", "rtx", "t", "=", "legitimize_pe_coff_extern_decl", "(", "XEXP", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "inreg", ")", ";", "return", "gen_rtx_PLUS", "(", "Pmode", ",", "t", ",", "XEXP", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";", "}", "return", "NULL_RTX", ";"], "ground_truth": ["}"], "File": "i386", "Func": "legitimize_pe_coff_symbol", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19701, "Length": 299, "Cover_Rate": 0.943217665615142, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Streamer", ".", "emitValueToAlignment", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "ReadOnlySection", ".", "getAlignment", "(", ")", "<", "<NUM_LIT>", ")", "ReadOnlySection", ".", "setAlignment", "(", "Align", "(", "<NUM_LIT>", ")", ")", ";", "const", "GCNSubtarget", "&", "STM", "=", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "SmallString", "<", "<NUM_LIT>", ">", "KernelName", ";", "getNameWithPrefix", "(", "KernelName", ",", "&", "MF", "->", "getFunction", "(", ")", ")", ";", "getTargetStreamer", "(", ")", "->", "EmitAmdhsaKernelDescriptor", "(", "STM", ",", "KernelName", ",", "getAmdhsaKernelDescriptor", "(", "*", "MF", ",", "CurrentProgramInfo", ")", ",", "CurrentProgramInfo", ".", "NumVGPRsForWavesPerEU", ",", "CurrentProgramInfo", ".", "NumSGPRsForWavesPerEU", "-", "IsaInfo", "::", "getNumExtraSGPRs", "(", "&", "STM", ",", "CurrentProgramInfo", ".", "VCCUsed", ",", "CurrentProgramInfo", ".", "FlatUsed", ")", ",", "CurrentProgramInfo", ".", "VCCUsed", ",", "CurrentProgramInfo", ".", "FlatUsed", ")", ";"], "ground_truth": ["Streamer", ".", "PopSection", "(", ")", ";"], "File": "AMDGPUAsmPrinter", "Func": "emitFunctionBodyEnd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19702, "Length": 122, "Cover_Rate": 0.5104602510460251, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Operand", "&", "Op", "=", "static_cast", "<", "<ISA_LIT>Operand", "&", ">", "(", "AsmOp", ")", ";", "MatchClassKind", "Expected", "=", "static_cast", "<", "MatchClassKind", ">", "(", "ExpectedKind", ")", ";", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "if", "(", "MCConstantExpr", "const", "*", "Const", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Op", ".", "getImm", "(", ")", ")", ")", "{", "int64_t", "RegNum", "=", "Const", "->", "getValue", "(", ")", ";", "std", "::", "ostringstream", "RegName", ";", "RegName", "<<", "<STR_LIT>", "<<", "RegNum", ";", "RegNum", "=", "MatchRegisterName", "(", "RegName", ".", "str", "(", ")", ".", "c_str", "(", ")", ")", ";", "if", "(", "RegNum", "!=", "<STR_LIT>", ")", "{", "Op", ".", "makeReg", "(", "RegNum", ")", ";", "if", "(", "validateOperandClass", "(", "Op", ",", "Expected", ")", "==", "Match_Success", ")", "{", "return", "Match_Success", ";", "}", "}", "}"], "ground_truth": ["}"], "File": "SNESAsmParser", "Func": "validateTargetOperandClass", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19703, "Length": 121, "Cover_Rate": 0.6111111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512", ")", "__builtin_ia32_cvtdq2ps512_mask", "(", "(", "__v16si", ")", "__A", ",", "(", "__v16sf", ")", "_mm512_undefined_ps", "(", ")", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_cvtepi32_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19704, "Length": 28, "Cover_Rate": 0.5957446808510638, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "emitLoadStoreSymbol", "(", "Inst", ",", "<STR_LIT>", ",", "IDLoc", ",", "Out", ",", "false", ")", ";", "return", "false", ";", "case", "<STR_LIT>", ":", "emitLoadStoreSymbol", "(", "Inst", ",", "<STR_LIT>", ",", "IDLoc", ",", "Out", ",", "false", ")", ";", "return", "false", ";", "case", "<STR_LIT>", ":", "emitLoadStoreSymbol", "(", "Inst", ",", "<STR_LIT>", ",", "IDLoc", ",", "Out", ",", "false", ")", ";", "return", "false", ";", "case", "<STR_LIT>", ":", "emitLoadStoreSymbol", "(", "Inst", ",", "<STR_LIT>", ",", "IDLoc", ",", "Out", ",", "false", ")", ";", "return", "false", ";", "case", "<STR_LIT>", ":", "emitLoadStoreSymbol", "(", "Inst", ",", "<STR_LIT>", ",", "IDLoc", ",", "Out", ",", "false", ")", ";", "return", "false", ";", "case", "<STR_LIT>", ":", "emitLoadStoreSymbol", "(", "Inst", ",", "<STR_LIT>", ",", "IDLoc", ",", "Out", ",", "false", ")", ";", "return", "false", ";", "case", "<STR_LIT>", ":", "emitLoadStoreSymbol", "(", "Inst", ",", "<STR_LIT>", ",", "IDLoc", ",", "Out", ",", "true", ")", ";", "return", "false", ";", "case", "<STR_LIT>", ":", "emitLoadStoreSymbol", "(", "Inst", ",", "<STR_LIT>", ",", "IDLoc", ",", "Out", ",", "true", ")", ";", "return", "false", ";", "case", "<STR_LIT>", ":", "emitLoadStoreSymbol", "(", "Inst", ",", "<STR_LIT>", ",", "IDLoc", ",", "Out", ",", "true", ")", ";", "return", "false", ";", "case", "<STR_LIT>", ":", "emitLoadStoreSymbol", "(", "Inst", ",", "<STR_LIT>", ",", "IDLoc", ",", "Out", ",", "true", ")", ";", "return", "false", ";", "case", "<STR_LIT>", ":", "emitLoadStoreSymbol", "(", "Inst", ",", "<STR_LIT>", ",", "IDLoc", ",", "Out", ",", "true", ")", ";", "return", "false", ";", "case", "<STR_LIT>", ":", "emitLoadStoreSymbol", "(", "Inst", ",", "<STR_LIT>", ",", "IDLoc", ",", "Out", ",", "true", ")", ";", "return", "false", ";", "case", "<STR_LIT>", ":", "emitLoadStoreSymbol", "(", "Inst", ",", "<STR_LIT>", ",", "IDLoc", ",", "Out", ",", "true", ")", ";", "return", "false", ";", "case", "<STR_LIT>", ":", "emitLoadStoreSymbol", "(", "Inst", ",", "<STR_LIT>", ",", "IDLoc", ",", "Out", ",", "true", ")", ";", "return", "false", ";", "case", "<STR_LIT>", ":", "if", "(", "checkPseudoAddTPRel", "(", "Inst", ",", "Operands", ")", ")", "return", "true", ";", "}"], "ground_truth": ["emitToStreamer", "(", "Out", ",", "Inst", ")", ";"], "File": "RISCVAsmParser32", "Func": "processInstruction", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19705, "Length": 289, "Cover_Rate": 0.47768595041322315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printHigh", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["if", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", "O", "<<", "<STR_LIT>", ";"], "File": "AMDGPUInstPrinter1", "Func": "printHigh", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19706, "Length": 40, "Cover_Rate": 0.975609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "expr", "=", "mep_frame_expr", "(", "insn2", ")", ";", "if", "(", "RTX_FRAME_RELATED_P", "(", "insn1", ")", ")", "expr", "=", "gen_rtx_SEQUENCE", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "mep_frame_expr", "(", "insn1", ")", ",", "expr", ")", ")", ";", "set_unique_reg_note", "(", "insn1", ",", "REG_FRAME_RELATED_EXPR", ",", "expr", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn1", ")", "=", "<NUM_LIT>", ";", "}"], "ground_truth": ["PATTERN", "(", "insn1", ")", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "PATTERN", "(", "insn1", ")", ",", "PATTERN", "(", "insn2", ")", ")", ")", ";"], "File": "mep", "Func": "mep_make_parallel", "Target": "mep", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19707, "Length": 75, "Cover_Rate": 0.6944444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>MCCodeEmitter", "(", ")", "{"], "ground_truth": ["}"], "File": "SparcMCCodeEmitter14", "Func": "~SparcMCCodeEmitter", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19708, "Length": 6, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";"], "ground_truth": ["}"], "File": "PPCSubtarget", "Func": "enableMachineScheduler", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19709, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "CC", "=", "(", "<STR_LIT>", ")", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "F", "->", "insert", "(", "I", ",", "copy0MBB", ")", ";", "F", "->", "insert", "(", "I", ",", "copy1MBB", ")", ";", "copy1MBB", "->", "splice", "(", "copy1MBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "copy1MBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "copy0MBB", ")", ";", "BB", "->", "addSuccessor", "(", "copy1MBB", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", ".", "getBrCond", "(", "CC", ")", ")", ".", "addMBB", "(", "copy1MBB", ")", ";", "BB", "=", "copy0MBB", ";", "BB", "->", "addSuccessor", "(", "copy1MBB", ")", ";", "BB", "=", "copy1MBB", ";"], "ground_truth": ["BuildMI", "(", "*", "BB", ",", "BB", "->", "begin", "(", ")", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "copy0MBB", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "thisMBB", ")", ";"], "File": "SystemZISelLowering107", "Func": "EmitInstrWithCustomInserter", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19710, "Length": 191, "Cover_Rate": 0.5457142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "NumElems", ";", "i", "!=", "NumElems", "*", "SizeRatio", ";", "++", "i", ")", "ShuffleVec", "[", "i", "]", "=", "NumElems", "*", "SizeRatio", ";", "NewMask", "=", "DAG", ".", "getVectorShuffle", "(", "WideVecVT", ",", "dl", ",", "NewMask", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "WideVecVT", ")", ",", "&", "ShuffleVec", "[", "<NUM_LIT>", "]", ")", ";", "}", "else", "{", "assert", "(", "Mask", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", ";", "unsigned", "WidenNumElts", "=", "NumElems", "*", "SizeRatio", ";", "unsigned", "MaskNumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "EVT", "NewMaskVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "<STR_LIT>", ",", "WidenNumElts", ")", ";", "unsigned", "NumConcat", "=", "WidenNumElts", "/", "MaskNumElts", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", "(", "NumConcat", ")", ";", "SDValue", "ZeroVal", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "Mask", ".", "getValueType", "(", ")", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "Mask", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumConcat", ";", "++", "i", ")", "Ops", "[", "i", "]", "=", "ZeroVal", ";", "NewMask", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "NewMaskVT", ",", "Ops", ")", ";", "}", "return", "DAG", ".", "getMaskedStore", "(", "Mst", "->", "getChain", "(", ")", ",", "dl", ",", "TruncatedVal", ",", "Mst", "->", "getBasePtr", "(", ")", ",", "NewMask", ",", "StVT", ",", "Mst", "->", "getMemOperand", "(", ")", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering173", "Func": "PerformMSTORECombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19711, "Length": 223, "Cover_Rate": 0.3596774193548387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "ArgFlags", "=", "Outs", "[", "i", "]", ".", "Flags", ";", "if", "(", "IsRet", ")", "{", "if", "(", "RetCC_<ISA_LIT>", "(", "i", ",", "ArgVT", ",", "ArgVT", ",", "CCValAssign", "::", "Full", ",", "ArgFlags", ",", "CCInfo", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "i", "<<", "<STR_LIT>", "<<", "NumArgs", "<<", "<STR_LIT>", "<<", "EVT", "(", "ArgVT", ")", ".", "getEVTString", "(", ")", "<<", "<STR_LIT>", ")", ";", "llvm_unreachable", "(", "nullptr", ")", ";", "}", "}", "else", "{", "if", "(", "CC_<ISA_LIT>", "(", "i", ",", "ArgVT", ",", "ArgVT", ",", "CCValAssign", "::", "Full", ",", "ArgFlags", ",", "CCInfo", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "i", "<<", "<STR_LIT>", "<<", "NumArgs", "<<", "<STR_LIT>", "<<", "EVT", "(", "ArgVT", ")", ".", "getEVTString", "(", ")", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["llvm_unreachable", "(", "nullptr", ")", ";"], "File": "Z80ISelLowering (3)", "Func": "analyzeOutputArgs", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19712, "Length": 125, "Cover_Rate": 0.6345177664974619, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "PAN", "::", "isLocalToFunc", "(", "FnName", ",", "VarName", ")", ")", "{", "const", "GlobalVariable", "*", "GV", "=", "I", ";", "const", "Type", "*", "InitTy", "=", "GV", "->", "getInitializer", "(", ")", "->", "getType", "(", ")", ";", "GlobalVariable", "*", "ClonedGV", "=", "new", "GlobalVariable", "(", "InitTy", ",", "false", ",", "GV", "->", "getLinkage", "(", ")", ",", "GV", "->", "getInitializer", "(", ")", ")", ";", "ClonedGV", "->", "setName", "(", "PAN", "::", "getCloneVarName", "(", "FnName", ",", "VarName", ")", ")", ";"], "ground_truth": ["Globals", ".", "push_back", "(", "ClonedGV", ")", ";"], "File": "PIC16Cloner", "Func": "CloneAutos", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19713, "Length": 79, "Cover_Rate": 0.41578947368421054, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Cond", ".", "empty", "(", ")", "&&", "Cond", "[", "<NUM_LIT>", "]", ".", "isImm", "(", ")", ")", "BccOpc", "=", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ";", "if", "(", "!", "FBB", ")", "{", "if", "(", "Cond", ".", "empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "NewTBB", ",", "*", "NewFBB", ";", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "Cond", ";", "MachineInstr", "*", "Term", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "if", "(", "Term", "!=", "MBB", ".", "end", "(", ")", "&&", "isPredicated", "(", "*", "Term", ")", "&&", "!", "AnalyzeBranch", "(", "MBB", ",", "NewTBB", ",", "NewFBB", ",", "Cond", ",", "false", ")", ")", "{", "MachineBasicBlock", "*", "NextBB", "=", "&", "*", "++", "MBB", ".", "getIterator", "(", ")", ";", "if", "(", "NewTBB", "==", "NextBB", ")", "{", "ReverseBranchCondition", "(", "Cond", ")", ";", "RemoveBranch", "(", "MBB", ")", ";", "return", "InsertBranch", "(", "MBB", ",", "TBB", ",", "nullptr", ",", "Cond", ",", "DL", ")", ";", "}", "}", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "}", "else", "if", "(", "isEndLoopN", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ")", "{", "int", "EndLoopOp", "=", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ";", "assert", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "isMBB", "(", ")", ")", ";", "SmallPtrSet", "<", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "VisitedBBs", ";", "MachineInstr", "*", "Loop", "=", "findLoopInstr", "(", "TBB", ",", "EndLoopOp", ",", "VisitedBBs", ")", ";", "assert", "(", "Loop", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Loop", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setMBB", "(", "TBB", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "EndLoopOp", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "}", "else", "if", "(", "isNewValueJump", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ")", "{", "assert", "(", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "Flags1", "=", "getUndefRegState", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "isUndef", "(", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MBB", ".", "getNumber", "(", ")", ";", ")", ";", "if", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "isReg", "(", ")", ")", "{", "unsigned", "Flags2", "=", "getUndefRegState", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "isUndef", "(", ")", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BccOpc", ")", ")", ".", "addReg", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ",", "Flags1", ")", ".", "addReg", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ",", "Flags2", ")", ".", "addMBB", "(", "TBB", ")", ";", "}", "else", "if", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "isImm", "(", ")", ")", "{", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BccOpc", ")", ")", ".", "addReg", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ",", "Flags1", ")", ".", "addImm", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ".", "addMBB", "(", "TBB", ")", ";"], "ground_truth": ["}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "HexagonInstrInfo80", "Func": "InsertBranch", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19714, "Length": 467, "Cover_Rate": 0.5744157441574416, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "StackPtr", "=", "Context", ".", "SPCopy", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "MaxAdjust", ">", "<NUM_LIT>", ")", "Context", ".", "MovVector", ".", "resize", "(", "MaxAdjust", ",", "nullptr", ")", ";", "InstClassification", "Classification", ";", "DenseSet", "<", "unsigned", "int", ">", "UsedRegs", ";", "while", "(", "(", "Classification", "=", "classifyInstruction", "(", "MBB", ",", "I", ",", "RegInfo", ",", "UsedRegs", ")", ")", "!=", "Exit", ")", "{", "if", "(", "Classification", "==", "Skip", ")", "{", "++", "I", ";", "continue", ";", "}", "if", "(", "!", "I", "->", "getOperand", "(", "<STR_LIT>", ")", ".", "isReg", "(", ")", "||", "(", "I", "->", "getOperand", "(", "<STR_LIT>", ")", ".", "getReg", "(", ")", "!=", "StackPtr", ")", "||", "!", "I", "->", "getOperand", "(", "<STR_LIT>", ")", ".", "isImm", "(", ")", "||", "(", "I", "->", "getOperand", "(", "<STR_LIT>", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "||", "(", "I", "->", "getOperand", "(", "<STR_LIT>", ")", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ")", "||", "(", "I", "->", "getOperand", "(", "<STR_LIT>", ")", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ")", "||", "!", "I", "->", "getOperand", "(", "<STR_LIT>", ")", ".", "isImm", "(", ")", ")", "return", ";"], "ground_truth": ["int64_t", "StackDisp", "=", "I", "->", "getOperand", "(", "<STR_LIT>", ")", ".", "getImm", "(", ")", ";"], "File": "X86CallFrameOptimization2", "Func": "collectCallInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19715, "Length": 190, "Cover_Rate": 0.3109656301145663, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isCheapToSpeculateCtlz", "(", ")", "const", "{"], "ground_truth": ["return", "Subtarget", ".", "hasStdExtZbb", "(", ")", ";"], "File": "RISCVISelLowering1", "Func": "isCheapToSpeculateCtlz", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19716, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", ";", "}", "*", "dash", "=", "'-'", ";", "if", "(", "first", ">", "last", ")", "{", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", ",", "str", ",", "dash", "+", "<NUM_LIT>", ")", ";", "return", ";", "}", "for", "(", "i", "=", "first", ";", "i", "<=", "last", ";", "++", "i", ")", "fixed_regs", "[", "i", "]", "=", "call_used_regs", "[", "i", "]", "=", "<NUM_LIT>", ";", "if", "(", "!", "comma", ")", "break", ";", "*", "comma", "=", "','", ";", "str", "=", "comma", "+", "<NUM_LIT>", ";", "}"], "ground_truth": ["}"], "File": "spu4", "Func": "fix_range", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 19717, "Length": 76, "Cover_Rate": 0.3140495867768595, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "Chain", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "CopyVT", ",", "InFlag", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Val", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "RoundAfterCopy", ")", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "if", "(", "VA", ".", "isExtInLoc", "(", ")", "&&", "(", "VA", ".", "getValVT", "(", ")", ".", "getScalarType", "(", ")", "==", "<STR_LIT>", ")", ")", "{", "if", "(", "VA", ".", "getValVT", "(", ")", ".", "isVector", "(", ")", "&&", "(", "(", "VA", ".", "getLocVT", "(", ")", "==", "<STR_LIT>", ")", "||", "(", "VA", ".", "getLocVT", "(", ")", "==", "<STR_LIT>", ")", "||", "(", "VA", ".", "getLocVT", "(", ")", "==", "<STR_LIT>", ")", "||", "(", "VA", ".", "getLocVT", "(", ")", "==", "<STR_LIT>", ")", ")", ")", "{", "Val", "=", "lowerRegToMasks", "(", "Val", ",", "VA", ".", "getValVT", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ",", "dl", ",", "DAG", ")", ";", "}", "else", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ")", ";", "}", "InVals", ".", "push_back", "(", "Val", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)8", "Func": "LowerCallResult", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19718, "Length": 211, "Cover_Rate": 0.3359872611464968, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Hi64", "=", "DAG", ".", "getTargetExtractSubreg", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SrcReg128", ")", ";", "SDValue", "Lo64", "=", "DAG", ".", "getTargetExtractSubreg", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SrcReg128", ")", ";", "if", "(", "isV9", ")", "Hi64", "=", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "<STR_LIT>", ",", "Hi64", ")", ";", "else", "Hi64", "=", "LowerF64Op", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["SDValue", "DstReg128", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ")", ";"], "File": "SparcISelLowering21", "Func": "LowerFABS", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19719, "Length": 86, "Cover_Rate": 0.4095238095238095, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "N", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "EVT", "ArgVT", "=", "N", "->", "getOperand", "(", "i", ")", ".", "getValueType", "(", ")", ";", "Type", "*", "ArgTy", "=", "ArgVT", ".", "getTypeForEVT", "(", "*", "Context", ")", ";", "Entry", ".", "Node", "=", "N", "->", "getOperand", "(", "i", ")", ";", "Entry", ".", "Ty", "=", "ArgTy", ";", "Entry", ".", "isSExt", "=", "isSigned", ";", "Entry", ".", "isZExt", "=", "!", "isSigned", ";", "Args", ".", "push_back", "(", "Entry", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering134", "Func": "getDivRemArgList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19720, "Length": 92, "Cover_Rate": 0.4125560538116592, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "bool", "isVPTOpcode", "(", "int", "Opc", ")", "{", "return", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)2", "Func": "isVPTOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19721, "Length": 103, "Cover_Rate": 0.6912751677852349, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "useWideStrideVFP", "(", ")", "const", "{"], "ground_truth": ["return", "UseWideStrideVFP", ";"], "File": "ARMSubtarget (2)3", "Func": "useWideStrideVFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19722, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "InsertPt", ",", "OldMI", "->", "getDebugLoc", "(", ")", ",", "HII", "->", "get", "(", "NewOpCode", ")", ")", ";", "MIB", ".", "addOperand", "(", "OldMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "addOperand", "(", "OldMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "addOperand", "(", "OldMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "addOperand", "(", "ImmOp", ")", ";", "OpStart", "=", "<NUM_LIT>", ";", "Changed", "=", "true", ";", "}", "else", "if", "(", "HII", "->", "getAddrMode", "(", "OldMI", ")", "==", "<STR_LIT>", ")", "{", "short", "NewOpCode", "=", "HII", "->", "getAbsoluteForm", "(", "OldMI", ")", ";", "assert", "(", "NewOpCode", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "InsertPt", ",", "OldMI", "->", "getDebugLoc", "(", ")", ",", "HII", "->", "get", "(", "NewOpCode", ")", ")", ".", "addOperand", "(", "OldMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "const", "GlobalValue", "*", "GV", "=", "ImmOp", ".", "getGlobal", "(", ")", ";", "int64_t", "Offset", "=", "ImmOp", ".", "getOffset", "(", ")", "+", "OldMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "MIB", ".", "addGlobalAddress", "(", "GV", ",", "Offset", ",", "ImmOp", ".", "getTargetFlags", "(", ")", ")", ";", "OpStart", "=", "<NUM_LIT>", ";", "Changed", "=", "true", ";", "}", "else", "Changed", "=", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "OldMI", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MIB", "<<", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "ImmOpNum", "==", "<NUM_LIT>", "&&", "OldMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "{", "short", "NewOpCode", "=", "HII", "->", "xformRegToImmOffset", "(", "OldMI", ")", ";", "assert", "(", "NewOpCode", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "InsertPt", ",", "OldMI", "->", "getDebugLoc", "(", ")", ",", "HII", "->", "get", "(", "NewOpCode", ")", ")", ";", "MIB", ".", "addOperand", "(", "OldMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "addOperand", "(", "OldMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "addOperand", "(", "ImmOp", ")", ";", "OpStart", "=", "<NUM_LIT>", ";", "Changed", "=", "true", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "OldMI", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MIB", "<<", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["if", "(", "Changed", ")", "for", "(", "unsigned", "i", "=", "OpStart", ";", "i", "<", "OpEnd", ";", "++", "i", ")", "MIB", ".", "addOperand", "(", "OldMI", "->", "getOperand", "(", "i", ")", ")", ";"], "File": "HexagonOptAddrMode24", "Func": "changeLoad", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19723, "Length": 388, "Cover_Rate": 0.7698412698412699, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "DstReg", ")", "&&", "(", "<STR_LIT>", ".", "contains", "(", "DstReg", ")", "||", "<STR_LIT>", ".", "contains", "(", "DstReg", ")", ")", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "SrcReg", ")", "&&", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", "||", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "X86DomainReassignment16", "Func": "isLegal", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19724, "Length": 73, "Cover_Rate": 0.5748031496062992, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "LastVReg", "=", "Last", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "for", "(", "auto", "UI", "=", "MRI", "->", "use_begin", "(", "LastVReg", ")", ",", "UE", "=", "MRI", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", ")", "{", "MachineOperand", "&", "MO", "=", "*", "UI", "++", ";", "MachineInstr", "&", "MI", "=", "*", "MO", ".", "getParent", "(", ")", ";", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "{", "replaceDebugValue", "(", "MI", ",", "FirstVReg", ",", "AddrDispShift", ")", ";", "continue", ";", "}", "const", "MCInstrDesc", "&", "Desc", "=", "MI", ".", "getDesc", "(", ")", ";", "int", "MemOpNo", "=", "<STR_LIT>", "(", "Desc", ".", "TSFlags", ")", "+", "<STR_LIT>", "(", "Desc", ")", ";", "MO", ".", "setReg", "(", "FirstVReg", ")", ";", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "MemOpNo", "+", "<STR_LIT>", ")", ";", "if", "(", "Op", ".", "isImm", "(", ")", ")", "Op", ".", "setImm", "(", "Op", ".", "getImm", "(", ")", "+", "AddrDispShift", ")", ";", "else", "if", "(", "!", "Op", ".", "isJTI", "(", ")", ")", "Op", ".", "setOffset", "(", "Op", ".", "getOffset", "(", ")", "+", "AddrDispShift", ")", ";", "}", "MRI", "->", "clearKillFlags", "(", "FirstVReg", ")", ";", "++", "NumRedundantLEAs", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "Last", ".", "dump", "(", ")", ";", ")", ";", "assert", "(", "MRI", "->", "use_empty", "(", "LastVReg", ")", "&&", "<STR_LIT>", ")", ";", "Last", ".", "eraseFromParent", "(", ")", ";", "I2", "=", "List", ".", "erase", "(", "I2", ")", ";", "Changed", "=", "true", ";", "}", "++", "I1", ";", "}"], "ground_truth": ["}"], "File": "X86OptimizeLEAs10", "Func": "removeRedundantLEAs", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19725, "Length": 234, "Cover_Rate": 0.6109660574412533, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "MII", "=", "MI", "->", "getIterator", "(", ")", ";", "for", "(", "++", "MII", ";", "MII", "!=", "MBB", "->", "instr_end", "(", ")", "&&", "MII", "->", "isInsideBundle", "(", ")", ";", "++", "MII", ")", "{", "const", "MachineInstr", "&", "BMI", "=", "*", "MII", ";", "if", "(", "!", "isNopInstr", "(", "&", "BMI", ")", ")", "{", "return", "false", ";", "}", "}", "return", "true", ";", "}", "else", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "true", ";", "}", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "TPCInstrCompress", "Func": "isNopInstr", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19726, "Length": 118, "Cover_Rate": 0.8137931034482758, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "&", "<ISA_LIT>Subtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "std", "::", "string", "CPUName", "=", "CPU", ";"], "ground_truth": ["if", "(", "CPUName", ".", "empty", "(", ")", ")", "CPUName", "=", "<STR_LIT>", ";"], "File": "F2003fSubtarget", "Func": "initializeSubtargetDependencies", "Target": "F2003f", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19727, "Length": 32, "Cover_Rate": 0.7272727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "do", "{", "LaneBitmask", "M", "=", "TRI", ".", "getSubRegIndexLaneMask", "(", "S", ".", "getSubRegIndex", "(", ")", ")", ";", "if", "(", "(", "M", "&", "I", ".", "LaneMask", ")", ".", "any", "(", ")", ")", "LV", ".", "set", "(", "S", ".", "getSubReg", "(", ")", ")", ";", "++", "S", ";", "}", "while", "(", "S", ".", "isValid", "(", ")", ")", ";", "}", "}", ";", "BitVector", "LiveIn", "(", "TRI", ".", "getNumRegs", "(", ")", ")", ",", "Live", "(", "TRI", ".", "getNumRegs", "(", ")", ")", ";", "CopyLiveIns", "(", "B", ",", "LiveIn", ")", ";", "for", "(", "auto", "SI", ":", "B", "->", "successors", "(", ")", ")", "CopyLiveIns", "(", "SI", ",", "Live", ")", ";", "for", "(", "auto", "I", "=", "B", "->", "rbegin", "(", ")", ",", "E", "=", "B", "->", "rend", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineInstr", "*", "MI", "=", "&", "*", "I", ";", "if", "(", "MI", "->", "isDebugValue", "(", ")", ")", "continue", ";", "MI", "->", "clearKillInfo", "(", ")", ";", "for", "(", "auto", "&", "Op", ":", "MI", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "!", "Op", ".", "isDef", "(", ")", "||", "Op", ".", "isImplicit", "(", ")", ")", "continue", ";", "unsigned", "R", "=", "Op", ".", "getReg", "(", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "R", ")", ")", "continue", ";", "for", "(", "MCSubRegIterator", "SR", "(", "R", ",", "&", "TRI", ",", "true", ")", ";", "SR", ".", "isValid", "(", ")", ";", "++", "SR", ")", "Live", ".", "reset", "(", "*", "SR", ")", ";", "}", "for", "(", "auto", "&", "Op", ":", "MI", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "!", "Op", ".", "isUse", "(", ")", "||", "Op", ".", "isUndef", "(", ")", ")", "continue", ";", "unsigned", "R", "=", "Op", ".", "getReg", "(", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "R", ")", ")", "continue", ";", "bool", "IsLive", "=", "false", ";"], "ground_truth": ["for", "(", "MCRegAliasIterator", "AR", "(", "R", ",", "&", "TRI", ",", "true", ")", ";", "AR", ".", "isValid", "(", ")", ";", "++", "AR", ")", "{"], "File": "RDFLiveness1", "Func": "resetKills", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19728, "Length": 327, "Cover_Rate": 0.7062634989200864, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__A", "[", "<NUM_LIT>", "]", "==", "__B", "[", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["}"], "File": "emmintrin", "Func": "_mm_ucomieq_sd", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19729, "Length": 14, "Cover_Rate": 0.3888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "ArgInGeneric", "=", "new", "AddrSpaceCastInst", "(", "ArgInGlobal", ",", "Arg", "->", "getType", "(", ")", ",", "Arg", "->", "getName", "(", ")", ",", "FirstInst", ")", ";", "Arg", "->", "replaceAllUsesWith", "(", "ArgInGeneric", ")", ";", "ArgInGlobal", "->", "setOperand", "(", "<NUM_LIT>", ",", "Arg", ")", ";"], "ground_truth": ["}"], "File": "NVPTXLowerKernelArgs2", "Func": "handlePointerParam", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19730, "Length": 41, "Cover_Rate": 0.3106060606060606, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Valid", ";", "StringRef", "Name", "=", "<STR_LIT>", "(", ")", ".", "toString", "(", "psbhintop", ",", "STI", ".", "getFeatureBits", "(", ")", ",", "Valid", ")", ";", "if", "(", "Valid", ")", "O", "<<", "Name", ";"], "ground_truth": ["else", "O", "<<", "'#'", "<<", "psbhintop", ";"], "File": "AArch64InstPrinter (2)", "Func": "printPSBHintOp", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19731, "Length": 38, "Cover_Rate": 0.48717948717948717, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IK", "==", "IDOther", ")", "Available", "[", "IDOther", "]", ".", "push_back", "(", "SU", ")", ";"], "ground_truth": ["else", "Pending", "[", "IK", "]", ".", "push_back", "(", "SU", ")", ";"], "File": "R600MachineScheduler10", "Func": "releaseBottomNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19732, "Length": 27, "Cover_Rate": 0.3176470588235294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "op00", "=", "XEXP", "(", "op0", ",", "<NUM_LIT>", ")", ";", "rtx", "op000", "=", "XEXP", "(", "op00", ",", "<NUM_LIT>", ")", ";", "rtx", "*", "op000p", "=", "&", "XEXP", "(", "op00", ",", "<NUM_LIT>", ")", ";", "if", "(", "(", "GET_MODE", "(", "op00", ")", "==", "HImode", "||", "GET_MODE", "(", "op00", ")", "==", "QImode", ")", "&&", "(", "REG_P", "(", "op000", ")", "||", "(", "GET_CODE", "(", "op000", ")", "==", "POST_INC", "&&", "REG_P", "(", "XEXP", "(", "op000", ",", "<NUM_LIT>", ")", ")", ")", ")", ")", "{", "bool", "something_reloaded", "=", "false", ";", "if", "(", "GET_CODE", "(", "op000", ")", "==", "POST_INC", "&&", "REG_P", "(", "XEXP", "(", "op000", ",", "<NUM_LIT>", ")", ")", "&&", "REGNO", "(", "XEXP", "(", "op000", ",", "<NUM_LIT>", ")", ")", ">", "CRIS_LAST_GENERAL_REGISTER", ")", "return", "false", ";", "if", "(", "(", "REG_P", "(", "op000", ")", "&&", "REGNO", "(", "op000", ")", ">", "CRIS_LAST_GENERAL_REGISTER", ")", ")", "{", "push_reload", "(", "op000", ",", "NULL_RTX", ",", "op000p", ",", "NULL", ",", "GENERAL_REGS", ",", "GET_MODE", "(", "x", ")", ",", "VOIDmode", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "opnum", ",", "type", ")", ";", "something_reloaded", "=", "true", ";", "}", "if", "(", "REGNO", "(", "op1", ")", ">", "CRIS_LAST_GENERAL_REGISTER", ")", "{", "push_reload", "(", "op1", ",", "NULL_RTX", ",", "op1p", ",", "NULL", ",", "GENERAL_REGS", ",", "GET_MODE", "(", "x", ")", ",", "VOIDmode", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "opnum", ",", "type", ")", ";", "something_reloaded", "=", "true", ";", "}"], "ground_truth": ["gcc_assert", "(", "something_reloaded", ")", ";"], "File": "cris3", "Func": "cris_reload_address_legitimized", "Target": "cris", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 19733, "Length": 214, "Cover_Rate": 0.6149425287356322, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "N0VT", "=", "N0", ".", "getValueType", "(", ")", ";", "unsigned", "Off", "=", "TRI", "->", "getSubRegIdxOffset", "(", "N", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "if", "(", "N0", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "N0VT", ",", "N0", ",", "DAG", ".", "getConstant", "(", "Off", ",", "DL", ",", "N0VT", ")", ")", ")", ";", "if", "(", "!", "N0", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["if", "(", "auto", "Load", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N0", ")", ")", "return", "DAG", ".", "getLoad", "(", "VT", ",", "DL", ",", "Load", "->", "getChain", "(", ")", ",", "DAG", ".", "getMemBasePlusOffset", "(", "Load", "->", "getBasePtr", "(", ")", ",", "Off", ",", "DL", ")", ",", "Load", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "Off", ")", ",", "Load", "->", "getAlignment", "(", ")", ",", "Load", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ",", "Load", "->", "getAAInfo", "(", ")", ")", ";"], "File": "Z80ISelLowering2", "Func": "combineExtractSubreg", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19734, "Length": 177, "Cover_Rate": 0.7763157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ComputeValueVTs", "(", "TLI", ",", "DL", ",", "OrigArg", ".", "Ty", ",", "SplitVTs", ",", "&", "Offsets", ",", "<NUM_LIT>", ")", ";", "if", "(", "SplitVTs", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "SplitArgs", ".", "emplace_back", "(", "OrigArg", ".", "Reg", ",", "SplitVTs", "[", "<NUM_LIT>", "]", ".", "getTypeForEVT", "(", "Ctx", ")", ",", "OrigArg", ".", "Flags", ",", "OrigArg", ".", "IsFixed", ")", ";", "return", ";", "}", "unsigned", "FirstRegIdx", "=", "SplitArgs", ".", "size", "(", ")", ";", "bool", "NeedsRegBlock", "=", "TLI", ".", "functionArgumentNeedsConsecutiveRegisters", "(", "OrigArg", ".", "Ty", ",", "CallConv", ",", "false", ")", ";", "for", "(", "auto", "SplitVT", ":", "SplitVTs", ")", "{", "Type", "*", "SplitTy", "=", "SplitVT", ".", "getTypeForEVT", "(", "Ctx", ")", ";", "SplitArgs", ".", "push_back", "(", "ArgInfo", "{", "MRI", ".", "createGenericVirtualRegister", "(", "getLLTForType", "(", "*", "SplitTy", ",", "DL", ")", ")", ",", "SplitTy", ",", "OrigArg", ".", "Flags", ",", "OrigArg", ".", "IsFixed", "}", ")", ";", "if", "(", "NeedsRegBlock", ")", "SplitArgs", ".", "back", "(", ")", ".", "Flags", ".", "setInConsecutiveRegs", "(", ")", ";"], "ground_truth": ["}"], "File": "AArch64CallLowering", "Func": "splitToValueTypes", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19735, "Length": 151, "Cover_Rate": 0.5171232876712328, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>ExpandPseudo", "::", "expandMI", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "MachineBasicBlock", "::", "iterator", "&", "NextMBBI", ")", "{", "switch", "(", "MBBI", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "return", "expandAtomicBinOp", "(", "MBB", ",", "MBBI", ",", "AtomicRMWInst", "::", "Nand", ",", "false", ",", "<NUM_LIT>", ",", "NextMBBI", ")", ";", "case", "<STR_LIT>", ":", "return", "expandAtomicBinOp", "(", "MBB", ",", "MBBI", ",", "AtomicRMWInst", "::", "Nand", ",", "false", ",", "<NUM_LIT>", ",", "NextMBBI", ")", ";", "case", "<STR_LIT>", ":", "return", "expandAtomicBinOp", "(", "MBB", ",", "MBBI", ",", "AtomicRMWInst", "::", "Xchg", ",", "true", ",", "<NUM_LIT>", ",", "NextMBBI", ")", ";", "case", "<STR_LIT>", ":", "return", "expandAtomicBinOp", "(", "MBB", ",", "MBBI", ",", "AtomicRMWInst", "::", "Add", ",", "true", ",", "<NUM_LIT>", ",", "NextMBBI", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "RISCVExpandPseudoInsts18", "Func": "expandMI", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19736, "Length": 117, "Cover_Rate": 0.33238636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetELFStreamer", "::", "emitDirectiveSet<ISA_LIT>64R2", "(", ")", "{"], "ground_truth": ["setCanHaveModuleDir", "(", "false", ")", ";"], "File": "MipsTargetStreamer11", "Func": "emitDirectiveSetMips64R2", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19737, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isPIC", "=", "(", "MF", ".", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", ";", "adjust<ISA_LIT>StackFrame", "(", "MF", ")", ";", "unsigned", "StackSize", "=", "MFI", "->", "getStackSize", "(", ")", ";", "if", "(", "StackSize", "==", "<NUM_LIT>", "&&", "!", "MFI", "->", "hasCalls", "(", ")", ")", "return", ";", "int", "FPOffset", "=", "<ISA_LIT>FI", "->", "getFPStackOffset", "(", ")", ";", "int", "RAOffset", "=", "<ISA_LIT>FI", "->", "getRAStackOffset", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "if", "(", "isPIC", "&&", "Subtarget", ".", "isABI_O32", "(", ")", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "getPICCallReg", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "-", "StackSize", ")", ";", "if", "(", "MFI", "->", "hasCalls", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "RAOffset", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "FPOffset", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "<ISA_LIT>FI", "->", "needGPSaveRestore", "(", ")", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<ISA_LIT>FI", "->", "getGPStackOffset", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsRegisterInfo38", "Func": "emitPrologue", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19738, "Length": 303, "Cover_Rate": 0.7266187050359713, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasExtXfauxvecalthalf", "(", ")", "const", "{", "return", "HasExtXfauxvecalthalf", ";"], "ground_truth": ["}"], "File": "RISCVSubtarget", "Func": "hasExtXfauxvecalthalf", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19739, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "llvm", "::", "create<ISA_LIT>SEISelDag", "(", "TM", ")", ";"], "ground_truth": ["}"], "File": "MipsISelDAGToDAG29", "Func": "createMipsISelDag", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19740, "Length": 9, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>RegisterInfo", "::", "isAGPR", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "Register", "Reg", ")", "const", "{", "const", "TargetRegisterClass", "*", "RC", "=", "getRegClassForReg", "(", "MRI", ",", "Reg", ")", ";", "return", "RC", "&&", "isAGPRClass", "(", "RC", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo (3)", "Func": "isAGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19741, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCPhysReg", "Reg", "=", "MFI", "->", "getVGPRToAGPRSpill", "(", "Index", ",", "Lane", ")", ";", "if", "(", "Reg", "==", "<STR_LIT>", ")", "return", "MachineInstrBuilder", "(", ")", ";", "bool", "IsStore", "=", "MI", "->", "mayStore", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "auto", "*", "TRI", "=", "static_cast", "<", "const", "<ISA_LIT>RegisterInfo", "*", ">", "(", "MRI", ".", "getTargetRegisterInfo", "(", ")", ")", ";", "unsigned", "Dst", "=", "IsStore", "?", "Reg", ":", "ValueReg", ";"], "ground_truth": ["unsigned", "Src", "=", "IsStore", "?", "ValueReg", ":", "Reg", ";"], "File": "SIRegisterInfo1", "Func": "spillVGPRtoAGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19742, "Length": 78, "Cover_Rate": 0.308300395256917, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Size", "==", "<NUM_LIT>", ")", "{", "const", "MachineInstr", "*", "L2", "=", "*", "Entry", ".", "second", ".", "begin", "(", ")", ";", "const", "MachineInstr", "*", "L1", "=", "Entry", ".", "first", ";", "if", "(", "!", "MDT", "->", "dominates", "(", "L2", ",", "L1", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "L2", "<<", "'\\n'", "<<", "*", "L1", "<<", "'\\n'", ")", ";", "continue", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "L2", "<<", "'\\n'", "<<", "*", "L1", "<<", "'\\n'", ")", ";", "SmallVector", "<", "const", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "Args", ";", "Args", ".", "push_back", "(", "L2", ")", ";", "Args", ".", "push_back", "(", "L1", ")", ";", "<ISA_LIT>FI", ".", "addLOHDirective", "(", "MCLOH_AdrpAdrp", ",", "Args", ")", ";", "++", "NumADRPSimpleCandidate", ";", "}", "else", "if", "(", "Size", "==", "<NUM_LIT>", ")", "++", "NumADRPComplexCandidate2", ";", "else", "if", "(", "Size", "==", "<NUM_LIT>", ")", "++", "NumADRPComplexCandidate3", ";", "else", "++", "NumADRPComplexCandidateOther", ";", "assert", "(", "Size", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AArch64CollectLOH10", "Func": "computeADRP", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19743, "Length": 155, "Cover_Rate": 0.7276995305164319, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "std", "::", "string", ">", "modr_d2_dmod", "(", "Rn", "a", ")", "{", "return", "D", "(", "<STR_LIT>", ",", "R", "(", "a", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "disassembler", "Func": "modr_d2_dmod", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19744, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<ISA_LIT>FastEmitLoad", "(", "VT", ",", "AM", ",", "ResultReg", ")", ")", "{", "UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "X86FastISel51", "Func": "X86SelectLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19745, "Length": 27, "Cover_Rate": 0.313953488372093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "UseFP", "=", "true", ";", "}", "int64_t", "FrameOffset", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "getObjectOffset", "(", "FI", ")", "+", "Subtarget", ".", "getStackPointerBias", "(", ")", ";", "if", "(", "UseFP", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FrameOffset", ";", "}", "else", "{", "FrameReg", "=", "<STR_LIT>", ";", "return", "FrameOffset", "+", "MF", ".", "getFrameInfo", "(", ")", ".", "getStackSize", "(", ")", ";"], "ground_truth": ["}"], "File": "SparcFrameLowering15", "Func": "getFrameIndexReference", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19746, "Length": 66, "Cover_Rate": 0.34554973821989526, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Chain", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "RVLocs", "[", "i", "]", ".", "getLocReg", "(", ")", ",", "RVLocs", "[", "i", "]", ".", "getValVT", "(", ")", ",", "InFlag", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["InVals", ".", "push_back", "(", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";"], "File": "MSP430ISelLowering (2)1", "Func": "LowerCallResult", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19747, "Length": 57, "Cover_Rate": 0.3392857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutStreamer", ".", "SwitchSection", "(", "S", ")", ";", "unsigned", "Offset", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CP", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineConstantPoolEntry", "&", "CPE", "=", "CP", "[", "i", "]", ";", "unsigned", "Align", "=", "CPE", ".", "getAlignment", "(", ")", ";", "unsigned", "AlignMask", "=", "CPE", ".", "getAlignment", "(", ")", "-", "<NUM_LIT>", ";", "unsigned", "NewOffset", "=", "(", "Offset", "+", "AlignMask", ")", "&", "~", "AlignMask", ";", "SmallString", "<", "<NUM_LIT>", ">", "Str", ";", "raw_svector_ostream", "OS", "(", "Str", ")", ";", "if", "(", "NewOffset", "-", "Offset", ")", "OS", "<<", "<STR_LIT>", "<<", "(", "NewOffset", "-", "Offset", ")", "<<", "<STR_LIT>", ";", "Type", "*", "Ty", "=", "CPE", ".", "getType", "(", ")", ";", "Offset", "=", "NewOffset", "+", "TM", ".", "getDataLayout", "(", ")", "->", "getTypeAllocSize", "(", "Ty", ")", ";", "MCSymbol", "*", "Symbol", "=", "GetCPISymbol", "(", "i", ")", ";", "OS", "<<", "<STR_LIT>", "<<", "*", "Symbol", ";", "HackStreamer", "(", "OutStreamer", ")", "<<", "OS", ".", "str", "(", ")", ";", "if", "(", "CPE", ".", "isMachineConstantPoolEntry", "(", ")", ")", "EmitMachineConstantPoolValue", "(", "CPE", ".", "Val", ".", "MachineCPVal", ")", ";"], "ground_truth": ["else", "EmitGlobalConstant", "(", "CPE", ".", "Val", ".", "ConstVal", ")", ";"], "File": "MandarinAsmPrinter", "Func": "EmitConstantPool", "Target": "Mandarin", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19748, "Length": 186, "Cover_Rate": 0.7410358565737052, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512", ")", "__builtin_ia32_broadcastf32x2_512_mask", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v16sf", ")", "_mm512_undefined_ps", "(", ")", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512dqintrin4", "Func": "_mm512_broadcast_f32x2", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19749, "Length": 26, "Cover_Rate": 0.5777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "<STR_LIT>", ")", ")", "return", "true", ";"], "ground_truth": ["getTargetStreamer", "(", ")", ".", "emitCurrentConstantPool", "(", ")", ";"], "File": "AArch64AsmParser (2)2", "Func": "parseDirectiveLtorg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19750, "Length": 22, "Cover_Rate": 0.6285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "offset", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "gcc_assert", "(", "mode", "!=", "VOIDmode", ")", ";", "if", "(", "output_memory_autoinc_first", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "]", ")", ";", "else", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "GET_CODE", "(", "addr", ")", "==", "POST_DEC", "?", "-", "offset", ":", "offset", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "addr", ")", "==", "POST_MODIFY", ")", "{"], "ground_truth": ["gcc_assert", "(", "mode", "!=", "VOIDmode", ")", ";"], "File": "tilegx", "Func": "tilegx_print_operand_address", "Target": "tilegx", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 19751, "Length": 78, "Cover_Rate": 0.42391304347826086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "name", "=", "XSTR", "(", "addr", ",", "<NUM_LIT>", ")", ";", "if", "(", "name", "[", "strlen", "(", "name", ")", "-", "<NUM_LIT>", "]", "!=", "']'", "&&", "(", "TREE_PUBLIC", "(", "SYMBOL_REF_DECL", "(", "addr", ")", ")", "||", "bss_initializer_p", "(", "SYMBOL_REF_DECL", "(", "addr", ")", ")", ")", ")", "{", "tlsname", "=", "XALLOCAVEC", "(", "char", ",", "strlen", "(", "name", ")", "+", "<NUM_LIT>", ")", ";", "strcpy", "(", "tlsname", ",", "name", ")", ";", "strcat", "(", "tlsname", ",", "bss_initializer_p", "(", "SYMBOL_REF_DECL", "(", "addr", ")", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "tlsaddr", "=", "copy_rtx", "(", "addr", ")", ";", "XSTR", "(", "tlsaddr", ",", "<NUM_LIT>", ")", "=", "ggc_strdup", "(", "tlsname", ")", ";", "}", "else", "tlsaddr", "=", "addr", ";", "sym", "=", "force_const_mem", "(", "GET_MODE", "(", "tlsaddr", ")", ",", "tlsaddr", ")", ";", "if", "(", "constant_pool_expr_p", "(", "XEXP", "(", "sym", ",", "<NUM_LIT>", ")", ")", "&&", "ASM_OUTPUT_SPECIAL_POOL_ENTRY_P", "(", "get_pool_constant", "(", "XEXP", "(", "sym", ",", "<NUM_LIT>", ")", ")", ",", "Pmode", ")", ")", "{", "tocref", "=", "create_TOC_reference", "(", "XEXP", "(", "sym", ",", "<NUM_LIT>", ")", ",", "NULL_RTX", ")", ";", "mem", "=", "gen_const_mem", "(", "Pmode", ",", "tocref", ")", ";", "set_mem_alias_set", "(", "mem", ",", "get_TOC_alias_set", "(", ")", ")", ";", "}"], "ground_truth": ["else", "return", "sym", ";"], "File": "powerpcspe", "Func": "rs6000_legitimize_tls_address_aix", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19752, "Length": 182, "Cover_Rate": 0.37142857142857144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>ReduceCRLogicals", "::", "handleCROp", "(", "CRLogicalOpInfo", "&", "CRI", ")", "{", "bool", "Changed", "=", "false", ";", "if", "(", "CRI", ".", "IsBinary", "&&", "CRI", ".", "ContainedInBlock", "&&", "CRI", ".", "SingleUse", "&&", "CRI", ".", "FeedsBR", "&&", "CRI", ".", "DefsSingleUse", ")", "{", "Changed", "=", "splitBlockOnBinaryCROp", "(", "CRI", ")", ";", "if", "(", "Changed", ")", "NumBlocksSplitOnBinaryCROp", "++", ";", "}", "return", "Changed", ";"], "ground_truth": ["}"], "File": "PPCReduceCRLogicals", "Func": "handleCROp", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19753, "Length": 57, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RCW", ".", "RegWeight", "=", "<NUM_LIT>", ";", "RCW", ".", "WeightLimit", "=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "R600RegisterInfo24", "Func": "R600RegisterInfo", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19754, "Length": 13, "Cover_Rate": 0.40625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createInterleavedLoadCombinePass", "(", ")", ")", ";", "addPass", "(", "createInterleavedAccessPass", "(", ")", ")", ";", "}", "if", "(", "TM", "->", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "Aggressive", "&&", "EnableGEPOpt", ")", "{", "addPass", "(", "createSeparateConstOffsetFromGEPPass", "(", "true", ")", ")", ";", "addPass", "(", "createEarlyCSEPass", "(", ")", ")", ";", "addPass", "(", "createLICMPass", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64TargetMachine81", "Func": "addIRPasses", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19755, "Length": 73, "Cover_Rate": 0.4124293785310734, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Slot", "<", "Data", ".", "size", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["Data", "[", "Slot", "]", "=", "Elem", ";"], "File": "TVMStack", "Func": "set", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19756, "Length": 20, "Cover_Rate": 0.6060606060606061, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "SDNode", "*", ",", "<NUM_LIT>", ">", "Queue", "(", "<NUM_LIT>", ",", "Chain", ".", "getNode", "(", ")", ")", ";", "SmallSet", "<", "SDNode", "*", ",", "<NUM_LIT>", ">", "Visited", ";", "while", "(", "!", "Queue", ".", "empty", "(", ")", ")", "{", "SDNode", "*", "ChainNext", "=", "Queue", ".", "pop_back_val", "(", ")", ";", "if", "(", "!", "Visited", ".", "insert", "(", "ChainNext", ")", ")", "continue", ";", "if", "(", "LoadSDNode", "*", "ChainLD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "ChainNext", ")", ")", "{", "if", "(", "isConsecutiveLS", "(", "ChainLD", ",", "LD", ",", "VT", ".", "getStoreSize", "(", ")", ",", "<NUM_LIT>", ",", "DAG", ")", ")", "return", "true", ";", "if", "(", "!", "Visited", ".", "count", "(", "ChainLD", "->", "getChain", "(", ")", ".", "getNode", "(", ")", ")", ")", "Queue", ".", "push_back", "(", "ChainLD", "->", "getChain", "(", ")", ".", "getNode", "(", ")", ")", ";", "}", "else", "if", "(", "ChainNext", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "for", "(", "const", "SDUse", "&", "O", ":", "ChainNext", "->", "ops", "(", ")", ")", "if", "(", "!", "Visited", ".", "count", "(", "O", ".", "getNode", "(", ")", ")", ")", "Queue", ".", "push_back", "(", "O", ".", "getNode", "(", ")", ")", ";", "}", "else", "LoadRoots", ".", "insert", "(", "ChainNext", ")", ";", "}", "Visited", ".", "clear", "(", ")", ";", "Queue", ".", "clear", "(", ")", ";", "for", "(", "SmallSet", "<", "SDNode", "*", ",", "<NUM_LIT>", ">", "::", "iterator", "I", "=", "LoadRoots", ".", "begin", "(", ")", ",", "IE", "=", "LoadRoots", ".", "end", "(", ")", ";", "I", "!=", "IE", ";", "++", "I", ")", "{", "Queue", ".", "push_back", "(", "*", "I", ")", ";", "while", "(", "!", "Queue", ".", "empty", "(", ")", ")", "{"], "ground_truth": ["SDNode", "*", "LoadRoot", "=", "Queue", ".", "pop_back_val", "(", ")", ";"], "File": "PPCISelLowering71", "Func": "findConsecutiveLoad", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19757, "Length": 265, "Cover_Rate": 0.5888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "AmountReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "Def", "=", "MRI", "->", "getUniqueVRegDef", "(", "AmountReg", ")", ";", "if", "(", "!", "Def", "||", "(", "Def", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "Def", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "||", "!", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "return", "-", "<NUM_LIT>", ";"], "ground_truth": ["return", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";"], "File": "X86WinAllocaExpander", "Func": "getWinAllocaAmount", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19758, "Length": 76, "Cover_Rate": 0.5801526717557252, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isNegated", "(", ")", "const", "{"], "ground_truth": ["return", "Negated", ";"], "File": "MCS51MCExpr", "Func": "isNegated", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19759, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "}", "MCOperand", "RegLR", "=", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ";", "MCOperand", "RegS0", "=", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ";", "MCOperand", "RegS12", "=", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ";", "MCSymbol", "*", "GetTLSLabel", "=", "OutContext", ".", "getOrCreateSymbol", "(", "Twine", "(", "<STR_LIT>", ")", ")", ";", "MCOperand", "cim24", "=", "MCOperand", "::", "createImm", "(", "-", "<NUM_LIT>", ")", ";", "MCOperand", "loImm", "=", "createGOTRelExprOp", "(", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TLS_GD_LO32", ",", "AddrSym", ",", "OutContext", ")", ";", "emitLEAzii", "(", "*", "OutStreamer", ",", "cim24", ",", "loImm", ",", "RegS0", ",", "STI", ")", ";", "MCOperand", "ci32", "=", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", ")", ";", "emitANDrm0", "(", "*", "OutStreamer", ",", "RegS0", ",", "ci32", ",", "RegS0", ",", "STI", ")", ";", "emitSIC", "(", "*", "OutStreamer", ",", "RegLR", ",", "STI", ")", ";", "MCOperand", "hiImm", "=", "createGOTRelExprOp", "(", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TLS_GD_HI32", ",", "AddrSym", ",", "OutContext", ")", ";", "emitLEASLrri", "(", "*", "OutStreamer", ",", "RegS0", ",", "RegLR", ",", "hiImm", ",", "RegS0", ",", "STI", ")", ";", "MCOperand", "ci8", "=", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", ")", ";", "MCOperand", "loImm2", "=", "createGOTRelExprOp", "(", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_PLT_LO32", ",", "GetTLSLabel", ",", "OutContext", ")", ";", "emitLEAzii", "(", "*", "OutStreamer", ",", "ci8", ",", "loImm2", ",", "RegS12", ",", "STI", ")", ";"], "ground_truth": ["emitANDrm0", "(", "*", "OutStreamer", ",", "RegS12", ",", "ci32", ",", "RegS12", ",", "STI", ")", ";"], "File": "VEAsmPrinter6", "Func": "lowerGETTLSAddrAndEmitMCInsts", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19760, "Length": 202, "Cover_Rate": 0.5595567867036011, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "expandPseudoMFHiLo", "(", "MBB", ",", "MI", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "expandPseudoMTLoHi", "(", "MBB", ",", "MI", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "false", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "expandPseudoMTLoHi", "(", "MBB", ",", "MI", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "false", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "expandPseudoMTLoHi", "(", "MBB", ",", "MI", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "true", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "expandCvtFPInt", "(", "MBB", ",", "MI", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "false", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "isMicro<ISA_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "expandCvtFPInt", "(", "MBB", ",", "MI", ",", "Opc", ",", "<STR_LIT>", ",", "false", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "expandCvtFPInt", "(", "MBB", ",", "MI", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "true", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "isMicro<ISA_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "expandCvtFPInt", "(", "MBB", ",", "MI", ",", "Opc", ",", "<STR_LIT>", ",", "true", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "expandCvtFPInt", "(", "MBB", ",", "MI", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "true", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "expandBuildPairF64", "(", "MBB", ",", "MI", ",", "isMicro<ISA_LIT>", ",", "false", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "expandBuildPairF64", "(", "MBB", ",", "MI", ",", "isMicro<ISA_LIT>", ",", "true", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "expandExtractElementF64", "(", "MBB", ",", "MI", ",", "isMicro<ISA_LIT>", ",", "false", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "expandExtractElementF64", "(", "MBB", ",", "MI", ",", "isMicro<ISA_LIT>", ",", "true", ")", ";", "break", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "MipsSEInstrInfo37", "Func": "expandPostRAPseudo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19761, "Length": 241, "Cover_Rate": 0.47912524850894633, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Addr", ".", "isRegBase", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "MCInstrDesc", "&", "II", "=", "MIB", "->", "getDesc", "(", ")", ";", "unsigned", "Idx", "=", "(", "Flags", "&", "MachineMemOperand", "::", "MOStore", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "Addr", ".", "setReg", "(", "constrainOperandRegClass", "(", "II", ",", "Addr", ".", "getReg", "(", ")", ",", "II", ".", "getNumDefs", "(", ")", "+", "Idx", ")", ")", ";", "Addr", ".", "setOffsetReg", "(", "constrainOperandRegClass", "(", "II", ",", "Addr", ".", "getOffsetReg", "(", ")", ",", "II", ".", "getNumDefs", "(", ")", "+", "Idx", "+", "<NUM_LIT>", ")", ")", ";", "if", "(", "Addr", ".", "getOffsetReg", "(", ")", ")", "{", "assert", "(", "Addr", ".", "getOffset", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "bool", "IsSigned", "=", "Addr", ".", "getExtendType", "(", ")", "==", "<STR_LIT>", "||", "Addr", ".", "getExtendType", "(", ")", "==", "<STR_LIT>", ";", "MIB", ".", "addReg", "(", "Addr", ".", "getReg", "(", ")", ")", ";", "MIB", ".", "addReg", "(", "Addr", ".", "getOffsetReg", "(", ")", ")", ";", "MIB", ".", "addImm", "(", "IsSigned", ")", ";", "MIB", ".", "addImm", "(", "Addr", ".", "getShift", "(", ")", "!=", "<NUM_LIT>", ")", ";", "}", "else", "MIB", ".", "addReg", "(", "Addr", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "Offset", ")", ";", "}"], "ground_truth": ["if", "(", "MMO", ")", "MIB", ".", "addMemOperand", "(", "MMO", ")", ";"], "File": "AArch64FastISel (2)", "Func": "addLoadStoreOperands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19762, "Length": 200, "Cover_Rate": 0.6389776357827476, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", ";", "}", "recordExtender", "(", "MI", ",", "HII", "->", "getCExtOpNum", "(", "MI", ")", ")", ";"], "ground_truth": ["}"], "File": "HexagonConstExtenders (2)", "Func": "collectInstr", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19763, "Length": 28, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "union", "{", "const", "rtx_insn", "*", "c", ";", "rtx_insn", "*", "r", ";", "}", "u", ";", "u", ".", "c", "=", "follower", ";", "if", "(", "CROSSING_JUMP_P", "(", "followee", ")", ")", "switch", "(", "get_attr_type", "(", "u", ".", "r", ")", ")", "{", "case", "TYPE_BRCC", ":", "case", "TYPE_BRCC_NO_DELAY_SLOT", ":", "return", "false", ";", "default", ":", "return", "true", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "arc4", "Func": "arc_can_follow_jump", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 19764, "Length": 56, "Cover_Rate": 0.7887323943661971, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCAsmInfo", "::", "<ISA_LIT>MCAsmInfo", "(", ")", "{", "SupportsDebugInformation", "=", "true", ";"], "ground_truth": ["AlignmentIsInBytes", "=", "false", ";"], "File": "MBlazeMCAsmInfo2", "Func": "MBlazeMCAsmInfo", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19765, "Length": 14, "Cover_Rate": 0.6086956521739131, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printASROperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["printShiftOperand", "(", "<STR_LIT>", ",", "MI", ",", "OpNum", ",", "O", ")", ";"], "File": "AArch64InstPrinter1", "Func": "printASROperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19766, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "isImplicit", "(", ")", ")", "{", "return", "MO", ".", "getReg", "(", ")", "==", "<STR_LIT>", "||", "MO", ".", "getReg", "(", ")", "==", "<STR_LIT>", "||", "MO", ".", "getReg", "(", ")", "==", "<STR_LIT>", ";", "}", "else", "{", "return", "<STR_LIT>", ".", "contains", "(", "MO", ".", "getReg", "(", ")", ")", "||", "<STR_LIT>", ".", "contains", "(", "MO", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo110", "Func": "usesConstantBus", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19767, "Length": 61, "Cover_Rate": 0.3388888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InputIt", "find_best", "(", "InputIt", "First", ",", "InputIt", "Last", ",", "UnaryPredicate", "Predicate", ",", "Comparator", "BetterThan", ")", "{", "InputIt", "Best", "=", "Last", ";", "for", "(", "InputIt", "I", "=", "First", ";", "I", "!=", "Last", ";", "++", "I", ")", "{", "unsigned", "Matched", "=", "Predicate", "(", "*", "I", ")", ";", "if", "(", "Matched", "!=", "FindBest_NoMatch", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "std", "::", "distance", "(", "First", ",", "I", ")", "<<", "<STR_LIT>", ";", "I", "->", "print", "(", "dbgs", "(", ")", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "if", "(", "Best", "==", "Last", "||", "BetterThan", "(", "*", "I", ",", "*", "Best", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "Best", "=", "I", ";"], "ground_truth": ["}"], "File": "MipsELFObjectWriter13", "Func": "find_best", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19768, "Length": 115, "Cover_Rate": 0.8214285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_broadcast_pd", "(", "__m128d", "const", "*", "__X", ")", "{", "return", "(", "__m256d", ")", "__builtin_ia32_vbroadcastf128_pd256", "(", "__X", ")", ";"], "ground_truth": ["}"], "File": "avxintrin", "Func": "_mm256_broadcast_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19769, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isTgSplitEnabled", "(", ")", "const", "{"], "ground_truth": ["return", "EnableTgSplit", ";"], "File": "GCNSubtarget", "Func": "isTgSplitEnabled", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19770, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "predict_jump", "(", "int", "prob", ")", "{", "rtx_insn", "*", "insn", "=", "get_last_insn", "(", ")", ";", "gcc_assert", "(", "JUMP_P", "(", "insn", ")", ")", ";", "add_int_reg_note", "(", "insn", ",", "REG_BR_PROB", ",", "prob", ")", ";"], "ground_truth": ["}"], "File": "i3866", "Func": "predict_jump", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19771, "Length": 34, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "Ty", "=", "VectorType", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ",", "<NUM_LIT>", ")", ";", "else", "Ty", "=", "VectorType", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ",", "<NUM_LIT>", ")", ";", "bool", "IsAllOnes", "=", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", ";", "const", "Constant", "*", "C", "=", "IsAllOnes", "?", "Constant", "::", "getAllOnesValue", "(", "Ty", ")", ":", "Constant", "::", "getNullValue", "(", "Ty", ")", ";", "unsigned", "CPI", "=", "MCP", ".", "getConstantPoolIndex", "(", "C", ",", "Alignment", ")", ";", "MOs", ".", "push_back", "(", "MachineOperand", "::", "CreateReg", "(", "PICBase", ",", "false", ")", ")", ";", "MOs", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "MOs", ".", "push_back", "(", "MachineOperand", "::", "CreateReg", "(", "<NUM_LIT>", ",", "false", ")", ")", ";", "MOs", ".", "push_back", "(", "MachineOperand", "::", "CreateCPI", "(", "CPI", ",", "<NUM_LIT>", ")", ")", ";", "MOs", ".", "push_back", "(", "MachineOperand", "::", "CreateReg", "(", "<NUM_LIT>", ",", "false", ")", ")", ";", "break", ";", "}", "default", ":", "{", "if", "(", "(", "LoadMI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "LoadMI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "MF", ".", "getRegInfo", "(", ")", ".", "getRegClass", "(", "LoadMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "->", "getSize", "(", ")", ">", "<NUM_LIT>", ")", "return", "nullptr", ";", "if", "(", "(", "LoadMI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "LoadMI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "MF", ".", "getRegInfo", "(", ")", ".", "getRegClass", "(", "LoadMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "->", "getSize", "(", ")", ">", "<NUM_LIT>", ")", "return", "nullptr", ";", "for", "(", "unsigned", "i", "=", "NumOps", "-", "<STR_LIT>", ";", "i", "!=", "NumOps", ";", "++", "i", ")", "MOs", ".", "push_back", "(", "LoadMI", "->", "getOperand", "(", "i", ")", ")", ";"], "ground_truth": ["break", ";"], "File": "X86InstrInfo142", "Func": "foldMemoryOperandImpl", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19772, "Length": 308, "Cover_Rate": 0.33587786259541985, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Function", "*", "Handler", "=", "const_cast", "<", "Function", "*", ">", "(", "P", ".", "first", ")", ";", "int", "BaseState", "=", "P", ".", "second", ";", "IRBuilder", "<", ">", "Builder", "(", "&", "Handler", "->", "getEntryBlock", "(", ")", ",", "Handler", "->", "getEntryBlock", "(", ")", ".", "begin", "(", ")", ")", ";", "Value", "*", "ParentFP", "=", "Builder", ".", "CreateCall", "(", "FrameAddress", ",", "{", "Builder", ".", "getInt32", "(", "<NUM_LIT>", ")", "}", ")", ";"], "ground_truth": ["Value", "*", "RecoveredRegNode", "=", "Builder", ".", "CreateCall", "(", "FrameRecover", ",", "{", "FI8", ",", "ParentFP", ",", "Builder", ".", "getInt32", "(", "RegNodeEscapeIndex", ")", "}", ")", ";"], "File": "X86WinEHState25", "Func": "addCXXStateStores", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19773, "Length": 89, "Cover_Rate": 0.445, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "bytes_so_far", "=", "*", "get_cumulative_args", "(", "cum", ")", ";", "unsigned", "int", "size", ";", "unsigned", "int", "rounded_size", ";", "size", "=", "arg", ".", "promoted_size_in_bytes", "(", ")", ";", "if", "(", "size", "<", "<NUM_LIT>", ")", "return", "NULL_RTX", ";", "rounded_size", "=", "rx_round_up", "(", "size", ",", "UNITS_PER_WORD", ")", ";"], "ground_truth": ["if", "(", "rounded_size", "+", "bytes_so_far", ">", "MAX_NUM_ARG_BYTES", ")", "return", "NULL_RTX", ";"], "File": "rx", "Func": "rx_function_arg", "Target": "rx", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19774, "Length": 55, "Cover_Rate": 0.4198473282442748, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TM", ".", "Options", ".", "GuaranteedTailCallOpt", "&&", "DisableSCO", ")", "return", "false", ";", "const", "Function", "*", "Callee", "=", "CI", "->", "getCalledFunction", "(", ")", ";", "if", "(", "!", "Callee", "||", "Callee", "->", "isVarArg", "(", ")", ")", "return", "false", ";", "if", "(", "!", "areCallingConvEligibleForTCO_64SVR4", "(", "Caller", "->", "getCallingConv", "(", ")", ",", "CI", "->", "getCallingConv", "(", ")", ")", ")", "return", "false", ";", "return", "getTargetMachine", "(", ")", ".", "shouldAssumeDSOLocal", "(", "*", "Caller", "->", "getParent", "(", ")", ",", "Callee", ")", ";"], "ground_truth": ["}"], "File": "PPCISelLowering103", "Func": "mayBeEmittedAsTailCall", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19775, "Length": 78, "Cover_Rate": 0.4875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "POST_MODIFY", "&&", "ia64_legitimate_address_reg", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "strict", ")", "&&", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", "!=", "arg_pointer_rtx", "&&", "ia64_legitimate_address_disp", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "strict", ")", ")", "return", "true", ";"], "ground_truth": ["else", "return", "false", ";"], "File": "ia64", "Func": "ia64_legitimate_address_p", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19776, "Length": 57, "Cover_Rate": 0.4453125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "unsigned", "ObjSizeScaled", "=", "ObjSize", "/", "<NUM_LIT>", ";", "SDValue", "TagSrc", "=", "Ptr", ";", "if", "(", "Ptr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Ptr", ")", "->", "getIndex", "(", ")", ";", "Ptr", "=", "DAG", ".", "getTargetFrameIndex", "(", "FI", ",", "<STR_LIT>", ")", ";", "TagSrc", "=", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}", "const", "unsigned", "OpCode1", "=", "ZeroData", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "const", "unsigned", "OpCode2", "=", "ZeroData", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "OutChains", ";", "unsigned", "OffsetScaled", "=", "<NUM_LIT>", ";", "while", "(", "OffsetScaled", "<", "ObjSizeScaled", ")", "{", "if", "(", "ObjSizeScaled", "-", "OffsetScaled", ">=", "<NUM_LIT>", ")", "{"], "ground_truth": ["SDValue", "AddrNode", "=", "DAG", ".", "getMemBasePlusOffset", "(", "Ptr", ",", "OffsetScaled", "*", "<NUM_LIT>", ",", "dl", ")", ";"], "File": "AArch64SelectionDAGInfo15", "Func": "EmitUnrolledSetTag", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19777, "Length": 136, "Cover_Rate": 0.38526912181303113, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cvtpd_ps", "(", "__m128d", "__A", ")", "{"], "ground_truth": ["return", "(", "__m128", ")", "__builtin_ia32_cvtpd2ps", "(", "(", "__v2df", ")", "__A", ")", ";"], "File": "emmintrin", "Func": "_mm_cvtpd_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19778, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>ISelDag", "(", "get<ISA_LIT>TargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";"], "ground_truth": ["addPass", "(", "create<ISA_LIT>ArgumentMove", "(", ")", ")", ";"], "File": "WebAssemblyTargetMachine (2)", "Func": "addInstSelector", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19779, "Length": 21, "Cover_Rate": 0.5121951219512195, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NeedAlign", "<=", "HasAlign", ")", "StoreOpc", "=", "!", "Is128B", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "StoreOpc", "=", "!", "Is128B", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "B", ",", "It", ",", "DL", ",", "HII", ".", "get", "(", "StoreOpc", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcLo", ",", "getKillRegState", "(", "IsKill", ")", ")", ".", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";", "if", "(", "NeedAlign", "<=", "MinAlign", "(", "HasAlign", ",", "Size", ")", ")", "StoreOpc", "=", "!", "Is128B", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "StoreOpc", "=", "!", "Is128B", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "B", ",", "It", ",", "DL", ",", "HII", ".", "get", "(", "StoreOpc", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "Size", ")", ".", "addReg", "(", "SrcHi", ",", "getKillRegState", "(", "IsKill", ")", ")", ".", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";", "B", ".", "erase", "(", "It", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "HexagonFrameLowering45", "Func": "expandStoreVec2", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19780, "Length": 168, "Cover_Rate": 0.3916083916083916, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "asm_noperands", "(", "body", ")", ">=", "<NUM_LIT>", ")", "templ", "=", "decode_asm_operands", "(", "body", ",", "NULL", ",", "NULL", ",", "NULL", ",", "NULL", ",", "NULL", ")", ";", "else", "templ", "=", "NULL", ";"], "ground_truth": ["return", "(", "templ", "&&", "templ", "[", "<NUM_LIT>", "]", "==", "'\\0'", ")", ";"], "File": "visium", "Func": "empty_asm_p", "Target": "visium", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 19781, "Length": 44, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "poly64x1_t", ")", "__builtin_aarch64_get_dregxidi_pss", "(", "__o", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "poly64x1_t", ")", "__builtin_aarch64_get_dregxidi_pss", "(", "__o", ",", "<NUM_LIT>", ")", ";"], "File": "arm", "Func": "neon4_vld4_dup_p64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19782, "Length": 34, "Cover_Rate": 0.3469387755102041, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "NewMIs", ";", "if", "(", "StoreRegToStackSlot", "(", "MF", ",", "SrcReg", ",", "isKill", ",", "FrameIdx", ",", "RC", ",", "NewMIs", ")", ")", "{", "<ISA_LIT>FunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "FuncInfo", "->", "setSpillsCR", "(", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NewMIs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MBB", ".", "insert", "(", "MI", ",", "NewMIs", "[", "i", "]", ")", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FrameIdx", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "<NUM_LIT>", ",", "MFI", ".", "getObjectSize", "(", "FrameIdx", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FrameIdx", ")", ")", ";", "NewMIs", ".", "back", "(", ")", "->", "addMemOperand", "(", "MF", ",", "MMO", ")", ";"], "ground_truth": ["}"], "File": "PPCInstrInfo33", "Func": "StoreRegToStackSlot", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19783, "Length": 154, "Cover_Rate": 0.8148148148148148, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PerfHint", "::", "needLimitWave", "(", "const", "<ISA_LIT>PerfHintAnalysis", "::", "FuncInfo", "&", "FI", ")", "{"], "ground_truth": ["return", "(", "(", "FI", ".", "MemInstCost", "+", "FI", ".", "IAMInstCost", "*", "IAWeight", "+", "FI", ".", "LSMInstCost", "*", "LSWeight", ")", "*", "<NUM_LIT>", "/", "FI", ".", "InstCost", ")", ">", "LimitWaveThresh", ";"], "File": "AMDGPUPerfHintAnalysis (2)", "Func": "needLimitWave", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19784, "Length": 42, "Cover_Rate": 0.9767441860465116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isGFX9Plus", "(", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "return", "isGFX9", "(", "STI", ")", "||", "isGFX10Plus", "(", "STI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "isGFX9Plus", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19785, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SCALAR_FLOAT_MODE_P", "(", "mode1", ")", ")", "return", "SCALAR_FLOAT_MODE_P", "(", "mode2", ")", ";", "if", "(", "SCALAR_FLOAT_MODE_P", "(", "mode2", ")", ")", "return", "false", ";", "if", "(", "GET_MODE_CLASS", "(", "mode1", ")", "==", "MODE_CC", ")", "return", "GET_MODE_CLASS", "(", "mode2", ")", "==", "MODE_CC", ";", "if", "(", "GET_MODE_CLASS", "(", "mode2", ")", "==", "MODE_CC", ")", "return", "false", ";", "if", "(", "SPE_VECTOR_MODE", "(", "mode1", ")", ")", "return", "SPE_VECTOR_MODE", "(", "mode2", ")", ";", "if", "(", "SPE_VECTOR_MODE", "(", "mode2", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "powerpcspe", "Func": "rs6000_modes_tieable_p", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19786, "Length": 78, "Cover_Rate": 0.5864661654135338, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Elt", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "!", "isa", "<", "ConstantSDNode", ">", "(", "Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "MVT", "VT", "=", "Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "!", "VT", ".", "is128BitVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "FirstNonZero", ".", "getNode", "(", ")", ")", "{", "FirstNonZero", "=", "Elt", ";", "FirstNonZeroIdx", "=", "i", ";", "}", "}", "assert", "(", "FirstNonZero", ".", "getNode", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "V1", "=", "FirstNonZero", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "VT", "=", "V1", ".", "getSimpleValueType", "(", ")", ";", "SDValue", "Elt", ";", "unsigned", "EltMaskIdx", ",", "EltIdx", ";", "int", "Mask", "[", "<NUM_LIT>", "]", ";", "for", "(", "EltIdx", "=", "<NUM_LIT>", ";", "EltIdx", "<", "<NUM_LIT>", ";", "++", "EltIdx", ")", "{", "if", "(", "Zeroable", "[", "EltIdx", "]", ")", "{", "Mask", "[", "EltIdx", "]", "=", "EltIdx", "+", "<NUM_LIT>", ";", "continue", ";", "}", "Elt", "=", "Op", "->", "getOperand", "(", "EltIdx", ")", ";", "EltMaskIdx", "=", "cast", "<", "ConstantSDNode", ">", "(", "Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", "!=", "V1", "||", "EltMaskIdx", "!=", "EltIdx", ")", "break", ";", "Mask", "[", "EltIdx", "]", "=", "EltIdx", ";", "}", "if", "(", "EltIdx", "==", "<NUM_LIT>", ")", "{", "SDValue", "VZero", "=", "getZeroVector", "(", "VT", ",", "Subtarget", ",", "DAG", ",", "SDLoc", "(", "Op", ")", ")", ";", "if", "(", "V1", ".", "getSimpleValueType", "(", ")", "!=", "VT", ")", "V1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "V1", ")", ",", "VT", ",", "V1", ")", ";", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "SDLoc", "(", "V1", ")", ",", "V1", ",", "VZero", ",", "&", "Mask", "[", "<NUM_LIT>", "]", ")", ";", "}", "if", "(", "!", "Subtarget", "->", "hasSSE41", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "V2", "=", "Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Elt", "==", "FirstNonZero", "&&", "EltIdx", "==", "FirstNonZeroIdx", ")", "V1", "=", "SDValue", "(", ")", ";", "bool", "CanFold", "=", "true", ";", "for", "(", "unsigned", "i", "=", "EltIdx", "+", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", "&&", "CanFold", ";", "++", "i", ")", "{", "if", "(", "Zeroable", "[", "i", "]", ")", "continue", ";", "SDValue", "Current", "=", "Op", "->", "getOperand", "(", "i", ")", ";", "SDValue", "SrcVector", "=", "Current", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "!", "V1", ".", "getNode", "(", ")", ")", "V1", "=", "SrcVector", ";"], "File": "X86ISelLowering (2)3", "Func": "LowerBuildVectorv4x32", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19787, "Length": 390, "Cover_Rate": 0.5327868852459017, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFStreamer", "(", "const", "Triple", "&", "T", ",", "MCContext", "&", "Context", ",", "std", "::", "unique_ptr", "<", "MCAsmBackend", ">", "MAB", ",", "raw_pwrite_stream", "&", "OS", ",", "std", "::", "unique_ptr", "<", "MCCodeEmitter", ">", "Emitter", ")", ":", "MCELFStreamer", "(", "Context", ",", "std", "::", "move", "(", "MAB", ")", ",", "OS", ",", "std", "::", "move", "(", "Emitter", ")", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUELFStreamer9", "Func": "AMDGPUELFStreamer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19788, "Length": 54, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "NeededSpace", "=", "Size", ";", "SDValue", "OldSP", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "SPReg", ",", "<STR_LIT>", ")", ";", "SDValue", "Backchain", ";", "if", "(", "StoreBackchain", ")", "Backchain", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "DL", ",", "Chain", ",", "OldSP", ",", "MachinePointerInfo", "(", ")", ")", ";", "if", "(", "ExtraAlignSpace", ")", "NeededSpace", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "NeededSpace", ",", "DAG", ".", "getConstant", "(", "ExtraAlignSpace", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "NewSP", ";", "if", "(", "hasInlineStackProbe", "(", "MF", ")", ")", "{", "NewSP", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "Chain", ",", "OldSP", ",", "NeededSpace", ")", ";", "Chain", "=", "NewSP", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "NewSP", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "OldSP", ",", "NeededSpace", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "SPReg", ",", "NewSP", ")", ";", "}", "SDValue", "ArgAdjust", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "NewSP", ",", "ArgAdjust", ")", ";", "if", "(", "RequiredAlign", ">", "StackAlign", ")", "{"], "ground_truth": ["Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Result", ",", "DAG", ".", "getConstant", "(", "ExtraAlignSpace", ",", "DL", ",", "<STR_LIT>", ")", ")", ";"], "File": "SystemZISelLowering9", "Func": "lowerDYNAMIC_STACKALLOC", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19789, "Length": 224, "Cover_Rate": 0.4497991967871486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<ISA_LIT>_PARAM_TYPE_CALL_PARAM", ":", "ParamList", "=", "&", "CallArgParams", ";", "DefName", "=", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>_PARAM_TYPE_CALL_RET", ":", "ParamList", "=", "&", "CallRetParams", ";", "DefName", "=", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "ParamName", ".", "empty", "(", ")", ")", "{", "Name", "=", "DefName", ";", "Name", "+=", "utostr", "(", "ParamList", "->", "size", "(", ")", ")", ";", "}", "else", "{", "Name", "=", "ParamName", ";", "}", "unsigned", "prev_offset", "=", "<NUM_LIT>", ";", "unsigned", "prev_size", "=", "<NUM_LIT>", ";", "if", "(", "ParamList", "->", "size", "(", ")", ">", "<NUM_LIT>", ")", "{", "unsigned", "prev_param", "=", "(", "*", "ParamList", ")", "[", "ParamList", "->", "size", "(", ")", "-", "<NUM_LIT>", "]", ";", "prev_offset", "=", "getParamOffset", "(", "prev_param", ")", ";", "prev_size", "=", "getParamSize", "(", "prev_param", ")", ";", "}", "if", "(", "prev_offset", "==", "UINT_MAX", "||", "GetOpaqueType", "(", "Ty", ")", ")", "{", "Param", ".", "Offset", "=", "UINT_MAX", ";", "}", "else", "{", "unsigned", "alignment", "=", "DL", "->", "getABITypeAlignment", "(", "Ty", ")", ";", "if", "(", "ParamType", "==", "<ISA_LIT>_PARAM_TYPE_KERNARG", "&&", "Ty", "->", "isVectorTy", "(", ")", ")", "alignment", "=", "DL", "->", "getABITypeAlignment", "(", "Ty", "->", "getVectorElementType", "(", ")", ")", ";", "assert", "(", "alignment", "!=", "<NUM_LIT>", ")", ";", "Param", ".", "Offset", "=", "(", "prev_offset", "+", "prev_size", "+", "alignment", "-", "<NUM_LIT>", ")", "&", "~", "(", "alignment", "-", "<NUM_LIT>", ")", ";", "}", "unsigned", "Index", "=", "AllParams", ".", "size", "(", ")", ";"], "ground_truth": ["AllParams", "[", "Index", "]", "=", "Param", ";"], "File": "HSAILParamManager", "Func": "addParam", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19790, "Length": 215, "Cover_Rate": 0.649546827794562, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "auto", "*", "TII", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Opc", "=", "I", "->", "getOpcode", "(", ")", ";", "bool", "IsDestroy", "=", "Opc", "==", "TII", "->", "getCallFrameDestroyOpcode", "(", ")", ";", "unsigned", "Amount", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "Amount", ")", "adjustStackPointer", "(", "Amount", ",", "IsDestroy", ",", "MF", ",", "MBB", ",", "TII", ",", "I", ",", "DL", ")", ";"], "ground_truth": ["MBB", ".", "erase", "(", "I", ")", ";"], "File": "WebAssemblyFrameLowering22", "Func": "eliminateCallFramePseudoInstr", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19791, "Length": 89, "Cover_Rate": 0.8090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "NumElems", "!=", "<NUM_LIT>", ")", "||", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "NumElems", "!=", "<NUM_LIT>", ")", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElems", ";", "i", "+=", "<NUM_LIT>", ")", "if", "(", "!", "isUndefOrEqual", "(", "N", "->", "getMaskElt", "(", "i", ")", ",", "i", ")", "||", "!", "isUndefOrEqual", "(", "N", "->", "getMaskElt", "(", "i", "+", "<NUM_LIT>", ")", ",", "i", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "X86ISelLowering150", "Func": "isMOVSLDUPMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19792, "Length": 121, "Cover_Rate": 0.8013245033112583, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Queue", ".", "pop", "(", ")", ";", "Set", ".", "erase", "(", "V", ")", ";", "return", "V", ";"], "ground_truth": ["}"], "File": "RDFDeadCode", "Func": "pop_front", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19793, "Length": 17, "Cover_Rate": 0.5483870967741935, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rewriteFrameIndex", "(", "MachineInstr", "&", "MI", ",", "unsigned", "FrameRegIdx", ",", "unsigned", "FrameReg", ",", "int", "Offset", ",", "unsigned", "MOVOpc", ",", "unsigned", "ADDriOpc", ",", "unsigned", "SUBriOpc", ")", "const", "{"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "Thumb1RegisterInfo13", "Func": "rewriteFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19794, "Length": 29, "Cover_Rate": 0.8787878787878788, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_pslldi512_mask", "(", "(", "__v16si", ")", "__A", ",", "__B", ",", "(", "__v16si", ")", "_mm512_undefined_si512", "(", ")", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin4", "Func": "_mm512_slli_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19795, "Length": 28, "Cover_Rate": 0.5490196078431373, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "TSFlags", "&", "(", "<STR_LIT>", "|", "<STR_LIT>", "|", "<STR_LIT>", "|", "<STR_LIT>", "|", "<STR_LIT>", ")", ")", "==", "<NUM_LIT>", ")", "return", "true", ";", "uint16_t", "DataNameIdx", "=", "(", "TSFlags", "&", "<STR_LIT>", ")", "?", "<STR_LIT>", "::", "data0", ":", "<STR_LIT>", "::", "vdata", ";", "const", "MCRegisterInfo", "*", "MRI", "=", "getMRI", "(", ")", ";", "int", "DstAreg", "=", "IsAGPROperand", "(", "Inst", ",", "<STR_LIT>", "::", "vdst", ",", "MRI", ")", ";", "int", "DataAreg", "=", "IsAGPROperand", "(", "Inst", ",", "DataNameIdx", ",", "MRI", ")", ";", "if", "(", "(", "TSFlags", "&", "<STR_LIT>", ")", "&&", "DataAreg", ">=", "<NUM_LIT>", ")", "{", "int", "Data2Areg", "=", "IsAGPROperand", "(", "Inst", ",", "<STR_LIT>", "::", "data1", ",", "MRI", ")", ";", "if", "(", "Data2Areg", ">=", "<NUM_LIT>", "&&", "Data2Areg", "!=", "DataAreg", ")", "return", "false", ";", "}", "auto", "FB", "=", "getFeatureBits", "(", ")", ";", "if", "(", "FB", "[", "<STR_LIT>", "]", ")", "{", "if", "(", "DataAreg", "<", "<NUM_LIT>", "||", "DstAreg", "<", "<NUM_LIT>", ")", "return", "true", ";", "return", "DstAreg", "==", "DataAreg", ";", "}", "return", "DstAreg", "<", "<NUM_LIT>", "&&", "DataAreg", "<", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "validateAGPRLdSt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19796, "Length": 160, "Cover_Rate": 0.7547169811320755, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint32_t", "*", "<ISA_LIT>RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "return", "CC_Save_RegMask", ";"], "ground_truth": ["}"], "File": "SHUXIRegisterInfo", "Func": "getCallPreservedMask", "Target": "SHUXI", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19797, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SCALAR_FLOAT_TYPE_P", "(", "t", ")", "&&", "TYPE_PRECISION", "(", "t", ")", "==", "<NUM_LIT>", ")", "return", "N_", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "arm4", "Func": "arm_invalid_parameter_type", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19798, "Length": 24, "Cover_Rate": 0.7058823529411765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "Optional", "<", "CodeModel", "::", "Model", ">", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "JIT", ")", ":", "LLVMTargetMachine", "(", "T", ",", "<ISA_LIT>DataLayout", ",", "TT", ",", "getCPU", "(", "CPU", ")", ",", "FS", ",", "Options", ",", "getEffectiveRelocModel", "(", "RM", ")", ",", "getEffectiveCodeModel", "(", "CM", ",", "CodeModel", "::", "Small", ")", ",", "OL", ")", ",", "SubTarget", "(", "TT", ",", "getCPU", "(", "CPU", ")", ".", "str", "(", ")", ",", "FS", ".", "str", "(", ")", ",", "*", "this", ")", "{", "this", "->", "TLOF", "=", "std", "::", "make_unique", "<", "<ISA_LIT>TargetObjectFile", ">", "(", ")", ";"], "ground_truth": ["initAsmInfo", "(", ")", ";"], "File": "MOSTargetMachine", "Func": "MOSTargetMachine", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19799, "Length": 124, "Cover_Rate": 0.9051094890510949, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_cmp_epu8_mask", "(", "__mmask64", "__U", ",", "__m512i", "__X", ",", "__m512i", "__Y", ",", "const", "int", "__P", ")", "{"], "ground_truth": ["return", "(", "__mmask64", ")", "__builtin_ia32_ucmpb512_mask", "(", "(", "__v64qi", ")", "__X", ",", "(", "__v64qi", ")", "__Y", ",", "__P", ",", "(", "__mmask64", ")", "__U", ")", ";"], "File": "avx512bwintrin", "Func": "_mm512_mask_cmp_epu8_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19800, "Length": 53, "Cover_Rate": 0.9814814814814815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm", "::", "Triple", "::", "ArchType", "arch", "=", "pConfig", ".", "targets", "(", ")", ".", "triple", "(", ")", ".", "getArch", "(", ")", ";", "assert", "(", "arch", "==", "llvm", "::", "Triple", "::", "x86", "||", "arch", "==", "llvm", "::", "Triple", "::", "x86_64", ")", ";", "if", "(", "arch", "==", "llvm", "::", "Triple", "::", "x86", "||", "pConfig", ".", "targets", "(", ")", ".", "triple", "(", ")", ".", "getEnvironment", "(", ")", "==", "llvm", "::", "Triple", "::", "GNUX32", ")", "{", "m_RelEntrySize", "=", "<NUM_LIT>", ";", "m_RelaEntrySize", "=", "<NUM_LIT>", ";", "if", "(", "arch", "==", "llvm", "::", "Triple", "::", "x86", ")", "m_PointerRel", "=", "llvm", "::", "ELF", "::", "R_386_32", ";", "else", "m_PointerRel", "=", "llvm", "::", "ELF", "::", "R_<ISA_LIT>_64_32", ";", "}", "else", "{"], "ground_truth": ["m_RelEntrySize", "=", "<NUM_LIT>", ";"], "File": "X86LDBackend", "Func": "X86GNULDBackend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19801, "Length": 113, "Cover_Rate": 0.601063829787234, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "*", "MBB", ":", "ML", "->", "getBlocks", "(", ")", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MBB", "->", "getName", "(", ")", "<<", "<STR_LIT>", ";", ")", ";", "std", "::", "function", "<", "MachineInstr", "*", "(", "MachineBasicBlock", "*", ")", ">", "SearchForStart", "=", "[", "&", "SearchForStart", "]", "(", "MachineBasicBlock", "*", "MBB", ")", "->", "MachineInstr", "*", "{", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "isLoopStart", "(", "MI", ")", ")", "return", "&", "MI", ";", "}", "if", "(", "MBB", "->", "pred_size", "(", ")", "==", "<NUM_LIT>", ")", "return", "SearchForStart", "(", "*", "MBB", "->", "pred_begin", "(", ")", ")", ";", "return", "nullptr", ";", "}", ";", "LowOverheadLoop", "LoLoop", "(", "ML", ")", ";", "if", "(", "auto", "*", "Preheader", "=", "ML", "->", "getLoopPreheader", "(", ")", ")", "LoLoop", ".", "Start", "=", "SearchForStart", "(", "Preheader", ")", ";", "else", "if", "(", "auto", "*", "Preheader", "=", "MLI", "->", "findLoopPreheader", "(", "ML", ",", "true", ")", ")", "LoLoop", ".", "Start", "=", "SearchForStart", "(", "Preheader", ")", ";", "else", "return", "false", ";", "for", "(", "auto", "*", "MBB", ":", "reverse", "(", "ML", "->", "getBlocks", "(", ")", ")", ")", "{", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "LoLoop", ".", "Dec", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "LoLoop", ".", "End", "=", "&", "MI", ";", "else", "if", "(", "isLoopStart", "(", "MI", ")", ")", "LoLoop", ".", "Start", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getDesc", "(", ")", ".", "isCall", "(", ")", ")", "{", "LoLoop", ".", "Revert", "=", "true", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "}", "else", "{", "LoLoop", ".", "AnalyseMVEInst", "(", "&", "MI", ")", ";", "}", "if", "(", "!", "LoLoop", ".", "Dec", "||", "LoLoop", ".", "End", "||", "LoLoop", ".", "Revert", ")", "continue", ";", "for", "(", "auto", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", ")", ";"], "ground_truth": ["LoLoop", ".", "Revert", "=", "true", ";"], "File": "ARMLowOverheadLoops26", "Func": "ProcessLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19802, "Length": 347, "Cover_Rate": 0.6571969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "SrcEVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "Ty", ",", "true", ")", ";", "if", "(", "!", "SrcEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "SrcVT", "=", "SrcEVT", ".", "getSimpleVT", "(", ")", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", "&&", "<ISA_LIT>SubTarget", "->", "useCRBits", "(", ")", ")", "return", "false", ";", "long", "Imm", "=", "<NUM_LIT>", ";", "bool", "UseImm", "=", "false", ";", "if", "(", "const", "ConstantInt", "*", "ConstInt", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "SrcValue2", ")", ")", "{", "if", "(", "SrcVT", "==", "<STR_LIT>", "||", "SrcVT", "==", "<STR_LIT>", "||", "SrcVT", "==", "<STR_LIT>", "||", "SrcVT", "==", "<STR_LIT>", "||", "SrcVT", "==", "<STR_LIT>", ")", "{", "const", "APInt", "&", "CIVal", "=", "ConstInt", "->", "getValue", "(", ")", ";", "Imm", "=", "(", "IsZExt", ")", "?", "(", "long", ")", "CIVal", ".", "getZExtValue", "(", ")", ":", "(", "long", ")", "CIVal", ".", "getSExtValue", "(", ")", ";", "if", "(", "(", "IsZExt", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", "||", "(", "!", "IsZExt", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", ")", "UseImm", "=", "true", ";", "}", "}", "unsigned", "CmpOpc", ";", "bool", "NeedsExt", "=", "false", ";", "switch", "(", "SrcVT", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "CmpOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "CmpOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "NeedsExt", "=", "true", ";", "case", "<STR_LIT>", ":", "if", "(", "!", "UseImm", ")", "CmpOpc", "=", "IsZExt", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "CmpOpc", "=", "IsZExt", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "!", "UseImm", ")", "CmpOpc", "=", "IsZExt", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "CmpOpc", "=", "IsZExt", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "}", "unsigned", "SrcReg1", "=", "getRegForValue", "(", "SrcValue1", ")", ";", "if", "(", "SrcReg1", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "SrcReg2", "=", "<NUM_LIT>", ";", "if", "(", "!", "UseImm", ")", "{", "SrcReg2", "=", "getRegForValue", "(", "SrcValue2", ")", ";", "if", "(", "SrcReg2", "==", "<NUM_LIT>", ")", "return", "false", ";", "}", "if", "(", "NeedsExt", ")", "{", "unsigned", "ExtReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "if", "(", "!", "<ISA_LIT>EmitIntExt", "(", "SrcVT", ",", "SrcReg1", ",", "<STR_LIT>", ",", "ExtReg", ",", "IsZExt", ")", ")", "return", "false", ";", "SrcReg1", "=", "ExtReg", ";", "if", "(", "!", "UseImm", ")", "{", "unsigned", "ExtReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "!", "<ISA_LIT>EmitIntExt", "(", "SrcVT", ",", "SrcReg2", ",", "<STR_LIT>", ",", "ExtReg", ",", "IsZExt", ")", ")", "return", "false", ";"], "File": "PPCFastISel (2)", "Func": "PPCEmitCmp", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19803, "Length": 389, "Cover_Rate": 0.6983842010771992, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetJITInfo", "::", "LazyResolverFn", "<ISA_LIT>JITInfo", "::", "getLazyResolverFunction", "(", "JITCompilerFn", "F", ")", "{", "JITCompilerFunction", "=", "F", ";", "return", "<ISA_LIT>CompilationCallback", ";"], "ground_truth": ["}"], "File": "MipsJITInfo", "Func": "getLazyResolverFunction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19804, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasFRES", "(", ")", "const", "{"], "ground_truth": ["return", "HasFRES", ";"], "File": "PPCSubtarget (2)", "Func": "hasFRES", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19805, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isu2Imm", "(", ")", "const", "{"], "ground_truth": ["return", "CheckImmRange", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "false", ")", ";"], "File": "HexagonAsmParser (2)", "Func": "isu2Imm", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19806, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "len", "=", "strlen", "(", "str", ")", ";", "char", "*", "newstr", "=", "alloca", "(", "len", "+", "<NUM_LIT>", ")", ";", "newstr", "[", "<NUM_LIT>", "]", "=", "'@'", ";", "strcpy", "(", "&", "newstr", "[", "<NUM_LIT>", "]", ",", "str", ")", ";", "XSTR", "(", "XEXP", "(", "DECL_RTL", "(", "decl", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "=", "ggc_alloc_string", "(", "newstr", ",", "len", "+", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "m68hc111", "Func": "m68hc11_encode_label", "Target": "m68hc11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 19807, "Length": 62, "Cover_Rate": 0.6888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "AddrReg", ")", ")", ";"], "ground_truth": ["const", "IndirectBrInst", "*", "IB", "=", "cast", "<", "IndirectBrInst", ">", "(", "I", ")", ";"], "File": "ARMFastISel (2)1", "Func": "SelectIndirectBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19808, "Length": 42, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "PHI", ".", "isPHI", "(", ")", ")", ";", "return", "PHI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "getPHIDestReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19809, "Length": 22, "Cover_Rate": 0.7096774193548387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "ShouldShrinkFPConstant", "(", "EVT", "VT", ")", "const", "override", "{", "return", "VT", "!=", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SparcISelLowering (2)2", "Func": "ShouldShrinkFPConstant", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19810, "Length": 15, "Cover_Rate": 0.8823529411764706, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "BasicBlock", "&", "BB", ":", "F", ")", "{", "for", "(", "Instruction", "&", "I", ":", "BB", ")", "{", "IntrinsicInst", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ";", "if", "(", "II", "&&", "II", "->", "getIntrinsicID", "(", ")", "==", "<STR_LIT>", ")", "Gathers", ".", "push_back", "(", "II", ")", ";", "}", "}", "if", "(", "Gathers", ".", "empty", "(", ")", ")", "return", "false", ";", "for", "(", "IntrinsicInst", "*", "I", ":", "Gathers", ")", "lowerGather", "(", "I", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "MVEGatherScatterLowering11", "Func": "runOnFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19811, "Length": 79, "Cover_Rate": 0.49375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutgoingArgHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineInstrBuilder", "MIB", ",", "CCAssignFn", "*", "AssignFn", ",", "CCAssignFn", "*", "AssignFnVarArg", ")", ":", "ValueHandler", "(", "MIRBuilder", ",", "MRI", ",", "AssignFn", ")", ",", "MIB", "(", "MIB", ")", ",", "AssignFnVarArg", "(", "AssignFnVarArg", ")", ",", "StackSize", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "AArch64CallLowering (2)", "Func": "OutgoingArgHandler", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19812, "Length": 47, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ")", "const", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "PPCAsmBackend36", "Func": "applyFixup", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19813, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Reg", ")", "return", ";", "unsigned", "Excess", "=", "<NUM_LIT>", "*", "(", "<STR_LIT>", "-", "Reg", ")", ";", "const", "unsigned", "NSAAOffset", "=", "State", "->", "getNextStackOffset", "(", ")", ";", "if", "(", "NSAAOffset", "!=", "<NUM_LIT>", "&&", "Size", ">", "Excess", ")", "{", "while", "(", "State", "->", "AllocateReg", "(", "GPRArgRegs", ")", ")", ";", "return", ";", "}", "unsigned", "ByValRegBegin", "=", "Reg", ";", "unsigned", "ByValRegEnd", "=", "std", "::", "min", "<", "unsigned", ">", "(", "Reg", "+", "Size", "/", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "State", "->", "addInRegsParamInfo", "(", "ByValRegBegin", ",", "ByValRegEnd", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "Reg", "+", "<NUM_LIT>", ";", "i", "!=", "ByValRegEnd", ";", "++", "i", ")", "State", "->", "AllocateReg", "(", "GPRArgRegs", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "HandleByVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19814, "Length": 108, "Cover_Rate": 0.4954128440366973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "N", ")", ";", "if", "(", "SDValue", "DivRem8", "=", "getDivRem8", "(", "N", ",", "DAG", ")", ")", "return", "DivRem8", ";", "if", "(", "!", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", "{", "if", "(", "InVT", "==", "<STR_LIT>", ")", "{", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ";", "SDValue", "AllOnes", "=", "DAG", ".", "getAllOnesConstant", "(", "DL", ",", "VT", ")", ";", "return", "DAG", ".", "getSelect", "(", "DL", ",", "VT", ",", "N0", ",", "AllOnes", ",", "Zero", ")", ";", "}", "return", "SDValue", "(", ")", ";", "}", "if", "(", "InVT", "==", "<STR_LIT>", "&&", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isAllOnesConstant", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "N0", ".", "hasOneUse", "(", ")", ")", "{"], "ground_truth": ["SDValue", "Zext", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "X86ISelLowering152", "Func": "combineSext", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19815, "Length": 139, "Cover_Rate": 0.45874587458745875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Immed", "=", "std", "::", "abs", "(", "Immed", ")", ";"], "ground_truth": ["bool", "IsLegal", "=", "(", "(", "Immed", ">>", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "||", "(", "(", "Immed", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "Immed", ">>", "<NUM_LIT>", "==", "<NUM_LIT>", ")", ")", ";"], "File": "AArch64ISelLowering (2)2", "Func": "isLegalAddImmediate", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19816, "Length": 38, "Cover_Rate": 0.35185185185185186, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "Op0", ";"], "ground_truth": ["Op0", "=", "LoadOperand", "(", "DAG", ",", "DL", ",", "Op0", ".", "getValueType", "(", ")", ",", "Op0", ")", ";"], "File": "JVMISelLowering", "Func": "LowerEXTEND", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19817, "Length": 30, "Cover_Rate": 0.3488372093023256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "size_t", "THMToTHMStub", "::", "alignment", "(", ")", "const", "{"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "THMToTHMStub", "Func": "alignment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19818, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32_t", "c", "=", "CountPopulation_64", "(", "v", ")", ";", "return", "c", "==", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "HexagonISelDAGToDAG15", "Func": "ImmIsSingleBit", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19819, "Length": 14, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vrev64q_s32", "(", "int32x4_t", "__a", ")", "{", "return", "__builtin_mve_vrev64q_sv4si", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vrev64q_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19820, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "qword", ")", "(", "vec_perm", "(", "vec_perm", "(", "a", ",", "b", ",", "pattern", ")", ",", "(", "(", "vec_uchar16", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ",", "pat", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "si2vmx", "Func": "si_shufb", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19821, "Length": 62, "Cover_Rate": 0.4025974025974026, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "EncodedOffset", "=", "<STR_LIT>", "(", "Subtarget", ",", "Offset", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "LoadDwordX2", ",", "FlatScrInit", ")", ".", "addReg", "(", "FlatScrInit", ")", ".", "addImm", "(", "EncodedOffset", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "const", "MCInstrDesc", "&", "SAndB32", "=", "TII", "->", "get", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SAndB32", ",", "FlatScrInitHi", ")", ".", "addReg", "(", "FlatScrInitHi", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "Register", "FlatScratchInitReg", "=", "MFI", "->", "getPreloadedReg", "(", "<STR_LIT>", ")", ";", "assert", "(", "FlatScratchInitReg", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "MRI", ".", "addLiveIn", "(", "FlatScratchInitReg", ")", ";", "MBB", ".", "addLiveIn", "(", "FlatScratchInitReg", ")", ";", "FlatScrInitLo", "=", "TRI", "->", "getSubReg", "(", "FlatScratchInitReg", ",", "<STR_LIT>", ")", ";", "FlatScrInitHi", "=", "TRI", "->", "getSubReg", "(", "FlatScratchInitReg", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "ST", ".", "flatScratchIsPointer", "(", ")", ")", "{", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "<ISA_LIT>Subtarget", "::", "GFX10", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "FlatScrInitLo", ")", ".", "addReg", "(", "FlatScrInitLo", ")", ".", "addReg", "(", "ScratchWaveOffsetReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "FlatScrInitHi", ")", ".", "addReg", "(", "FlatScrInitHi", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "FlatScrInitLo", ")", ".", "addImm", "(", "int16_t", "(", "<STR_LIT>", "::", "ID_FLAT_SCR_LO", "|", "(", "<NUM_LIT>", "<<", "<STR_LIT>", "::", "WIDTH_M1_SHIFT_", ")", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "FlatScrInitHi", ")", ".", "addImm", "(", "int16_t", "(", "<STR_LIT>", "::", "ID_FLAT_SCR_HI", "|", "(", "<NUM_LIT>", "<<", "<STR_LIT>", "::", "WIDTH_M1_SHIFT_", ")", ")", ")", ";", "return", ";", "}", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "FlatScrInitLo", ")", ".", "addReg", "(", "ScratchWaveOffsetReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "FlatScrInitHi", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "return", ";", "}", "assert", "(", "ST", ".", "getGeneration", "(", ")", "<", "<ISA_LIT>Subtarget", "::", "GFX9", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "FlatScrInitHi", ",", "RegState", "::", "Kill", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "FlatScrInitLo", ")", ".", "addReg", "(", "FlatScrInitLo", ")", ".", "addReg", "(", "ScratchWaveOffsetReg", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "FlatScrInitLo", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "File": "SIFrameLowering24", "Func": "emitEntryFunctionFlatScratchInit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19822, "Length": 461, "Cover_Rate": 0.5256556442417332, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "is64bit", "=", "<ISA_LIT>SubTarget", ".", "is<ISA_LIT>64", "(", ")", ";", "TLSModel", "::", "Model", "model", "=", "getTargetMachine", "(", ")", ".", "getTLSModel", "(", "GV", ")", ";", "SDValue", "TGAHi", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "TGALo", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "model", "!=", "TLSModel", "::", "LocalExec", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "SDValue", "TLSReg", "=", "DAG", ".", "getRegister", "(", "is64bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "is64bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";"], "ground_truth": ["SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "TGAHi", ",", "TLSReg", ")", ";"], "File": "PPCISelLowering105", "Func": "LowerGlobalTLSAddress", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19823, "Length": 110, "Cover_Rate": 0.5612244897959183, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__a", "|", "__b", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vorr_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19824, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ")", "const", "override", "{", "Value", "=", "adjustFixupValue", "(", "Fixup", ".", "getKind", "(", ")", ",", "Value", ")", ";", "if", "(", "!", "Value", ")", "return", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "unsigned", "NumBytes", "=", "getFixupKindNumBytes", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{"], "ground_truth": ["unsigned", "Idx", "=", "IsLittleEndian", "?", "i", ":", "(", "NumBytes", "-", "<NUM_LIT>", "-", "i", ")", ";"], "File": "PPCAsmBackend16", "Func": "applyFixup", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19825, "Length": 104, "Cover_Rate": 0.8125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "return", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";"], "ground_truth": ["}"], "File": "Comet2ISelDAGToDAG", "Func": "runOnMachineFunction", "Target": "Comet2", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19826, "Length": 30, "Cover_Rate": 0.7692307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "bool", "PreferAVX512", "=", "(", "(", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "InSVT", "==", "<STR_LIT>", ")", "||", "(", "Subtarget", ".", "hasBWI", "(", ")", "&&", "InSVT", "==", "<STR_LIT>", ")", ")", "&&", "(", "InVT", ".", "getSizeInBits", "(", ")", ">", "<NUM_LIT>", ")", "&&", "(", "Subtarget", ".", "hasVLX", "(", ")", "||", "InVT", ".", "getSizeInBits", "(", ")", ">", "<NUM_LIT>", ")", "&&", "!", "(", "!", "Subtarget", ".", "useAVX512Regs", "(", ")", "&&", "VT", ".", "getSizeInBits", "(", ")", ">=", "<NUM_LIT>", ")", ";", "if", "(", "isPowerOf2_32", "(", "VT", ".", "getVectorNumElements", "(", ")", ")", "&&", "!", "PreferAVX512", "&&", "VT", ".", "getSizeInBits", "(", ")", ">=", "<NUM_LIT>", "&&", "(", "SVT", "==", "<STR_LIT>", "||", "SVT", "==", "<STR_LIT>", ")", "&&", "(", "InSVT", "==", "<STR_LIT>", "||", "InSVT", "==", "<STR_LIT>", ")", ")", "{", "if", "(", "auto", "USatVal", "=", "detectSSatPattern", "(", "In", ",", "VT", ",", "true", ")", ")", "{", "if", "(", "SVT", "==", "<STR_LIT>", "&&", "InSVT", "==", "<STR_LIT>", ")", "{", "EVT", "MidVT", "=", "VT", ".", "changeVectorElementType", "(", "<STR_LIT>", ")", ";", "SDValue", "Mid", "=", "truncateVectorWithPACK", "(", "<STR_LIT>", ",", "MidVT", ",", "USatVal", ",", "DL", ",", "DAG", ",", "Subtarget", ")", ";", "assert", "(", "Mid", "&&", "<STR_LIT>", ")", ";", "SDValue", "V", "=", "truncateVectorWithPACK", "(", "<STR_LIT>", ",", "VT", ",", "Mid", ",", "DL", ",", "DAG", ",", "Subtarget", ")", ";", "assert", "(", "V", "&&", "<STR_LIT>", ")", ";", "return", "V", ";", "}", "else", "if", "(", "SVT", "==", "<STR_LIT>", "||", "Subtarget", ".", "hasSSE41", "(", ")", ")", "return", "truncateVectorWithPACK", "(", "<STR_LIT>", ",", "VT", ",", "USatVal", ",", "DL", ",", "DAG", ",", "Subtarget", ")", ";", "}", "if", "(", "auto", "SSatVal", "=", "detectSSatPattern", "(", "In", ",", "VT", ")", ")", "return", "truncateVectorWithPACK", "(", "<STR_LIT>", ",", "VT", ",", "SSatVal", ",", "DL", ",", "DAG", ",", "Subtarget", ")", ";", "}", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "TLI", ".", "isTypeLegal", "(", "InVT", ")", "&&", "InVT", ".", "isVector", "(", ")", "&&", "SVT", "!=", "<STR_LIT>", "&&", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "(", "InSVT", "!=", "<STR_LIT>", "||", "Subtarget", ".", "hasBWI", "(", ")", ")", "&&", "(", "SVT", "==", "<STR_LIT>", "||", "SVT", "==", "<STR_LIT>", "||", "SVT", "==", "<STR_LIT>", ")", ")", "{", "unsigned", "TruncOpc", "=", "<NUM_LIT>", ";", "SDValue", "SatVal", ";", "if", "(", "auto", "SSatVal", "=", "detectSSatPattern", "(", "In", ",", "VT", ")", ")", "{", "SatVal", "=", "SSatVal", ";"], "ground_truth": ["TruncOpc", "=", "<STR_LIT>", ";"], "File": "X86ISelLowering (2)5", "Func": "combineTruncateWithSat", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19827, "Length": 358, "Cover_Rate": 0.4514501891551072, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>TTI", "::", "getMemoryOpCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Src", ",", "unsigned", "Alignment", ",", "unsigned", "AddressSpace", ")", "const", "{", "std", "::", "pair", "<", "unsigned", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "Src", ")", ";", "assert", "(", "(", "Opcode", "==", "Instruction", "::", "Load", "||", "Opcode", "==", "Instruction", "::", "Store", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "Cost", "=", "LT", ".", "first", "*", "<NUM_LIT>", ";", "unsigned", "SrcBytes", "=", "LT", ".", "second", ".", "getStoreSize", "(", ")", ";", "if", "(", "SrcBytes", "&&", "Alignment", "&&", "Alignment", "<", "SrcBytes", ")", "Cost", "*=", "(", "SrcBytes", "/", "Alignment", ")", ";"], "ground_truth": ["return", "Cost", ";"], "File": "PPCTargetTransformInfo (2)", "Func": "getMemoryOpCost", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19828, "Length": 97, "Cover_Rate": 0.9897959183673469, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ArrayRef", "<", "MVT", ">", "ElemTypes", "=", "getHVXElementTypes", "(", ")", ";"], "ground_truth": ["return", "llvm", "::", "find", "(", "ElemTypes", ",", "Ty", ")", "!=", "ElemTypes", ".", "end", "(", ")", ";"], "File": "HexagonSubtarget7", "Func": "isHVXElementType", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19829, "Length": 26, "Cover_Rate": 0.3291139240506329, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "InputZExtConst", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "return", "Input", ";", "SDLoc", "dl", "(", "Input", ")", ";", "ZeroExtensionsAdded", "++", ";", "return", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Input", ",", "getI64Imm", "(", "<NUM_LIT>", ",", "dl", ")", ",", "getI64Imm", "(", "<NUM_LIT>", ",", "dl", ")", ")", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "PPCISelDAGToDAG (2)2", "Func": "zeroExtendInputIfNeeded", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19830, "Length": 58, "Cover_Rate": 0.3790849673202614, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "Count", "%", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "for", "(", "uint64_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "Count", ";", "i", "+=", "<NUM_LIT>", ")", "OW", "->", "write32", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "RISCVAsmBackend10", "Func": "writeNopData", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19831, "Length": 38, "Cover_Rate": 0.7169811320754716, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>SelectionDAGInfo", "::", "~", "<ISA_LIT>SelectionDAGInfo", "(", ")", "{"], "ground_truth": ["}"], "File": "LM32SelectionDAGInfo", "Func": "~LM32SelectionDAGInfo", "Target": "LM32", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19832, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StackAlign", "=", "TM", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ";"], "ground_truth": ["}"], "File": "MSP430RegisterInfo12", "Func": "MSP430RegisterInfo", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19833, "Length": 13, "Cover_Rate": 0.38235294117647056, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gimple_call_set_lhs", "(", "g", ",", "tmp_var", ")", ";", "tree", "indirect", "=", "fold_build2", "(", "MEM_REF", ",", "size_type_node", ",", "gimple_call_arg", "(", "f", ".", "call", ",", "gimple_call_num_args", "(", "f", ".", "call", ")", "-", "<NUM_LIT>", ")", ",", "build_int_cst", "(", "build_pointer_type", "(", "size_type_node", ")", ",", "<NUM_LIT>", ")", ")", ";", "gassign", "*", "assign", "=", "gimple_build_assign", "(", "indirect", ",", "tmp_var", ")", ";", "gsi_insert_after", "(", "f", ".", "gsi", ",", "assign", ",", "GSI_SAME_STMT", ")", ";", "gsi_insert_after", "(", "f", ".", "gsi", ",", "g", ",", "GSI_SAME_STMT", ")", ";"], "ground_truth": ["return", "repl", ";"], "File": "riscv-vector-builtins-bases", "Func": "fold", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19834, "Length": 79, "Cover_Rate": 0.3278008298755187, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "LowerVSETCC", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "assert", "(", "VT", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "SDValue", "Op0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "<STR_LIT>", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Op0", ".", "hasOneUse", "(", ")", "&&", "isNullConstant", "(", "Op1", ")", "&&", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", ")", ")", "{", "if", "(", "SDValue", "NewSetCC", "=", "LowerAndToBT", "(", "Op0", ",", "CC", ",", "dl", ",", "DAG", ")", ")", "return", "NewSetCC", ";", "}", "if", "(", "SDValue", "NewSetCC", "=", "EmitKTEST", "(", "Op0", ",", "Op1", ",", "CC", ",", "dl", ",", "DAG", ",", "Subtarget", ")", ")", "return", "NewSetCC", ";", "if", "(", "(", "isOneConstant", "(", "Op1", ")", "||", "isNullConstant", "(", "Op1", ")", ")", "&&", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", ")", ")", "{", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "<STR_LIT>", "CCode", "=", "(", "<STR_LIT>", ")", "Op0", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["bool", "Invert", "=", "(", "CC", "==", "<STR_LIT>", ")", "^", "isNullConstant", "(", "Op1", ")", ";"], "File": "X86ISelLowering184", "Func": "LowerSETCC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19835, "Length": 211, "Cover_Rate": 0.5611702127659575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Changed", "|=", "addRangeMetadata", "(", "<NUM_LIT>", ",", "MaxBlockSize", ".", "z", "+", "<NUM_LIT>", ",", "Call", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Changed", "|=", "addRangeMetadata", "(", "<NUM_LIT>", ",", "MaxGridSize", ".", "x", ",", "Call", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Changed", "|=", "addRangeMetadata", "(", "<NUM_LIT>", ",", "MaxGridSize", ".", "y", ",", "Call", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Changed", "|=", "addRangeMetadata", "(", "<NUM_LIT>", ",", "MaxGridSize", ".", "z", ",", "Call", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Changed", "|=", "addRangeMetadata", "(", "<NUM_LIT>", ",", "MaxGridSize", ".", "x", "+", "<NUM_LIT>", ",", "Call", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Changed", "|=", "addRangeMetadata", "(", "<NUM_LIT>", ",", "MaxGridSize", ".", "y", "+", "<NUM_LIT>", ",", "Call", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Changed", "|=", "addRangeMetadata", "(", "<NUM_LIT>", ",", "MaxGridSize", ".", "z", "+", "<NUM_LIT>", ",", "Call", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Changed", "|=", "addRangeMetadata", "(", "<NUM_LIT>", ",", "<NUM_LIT>", "+", "<NUM_LIT>", ",", "Call", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Changed", "|=", "addRangeMetadata", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "Call", ")", ";", "break", ";", "default", ":", "break", ";", "}", "}", "}", "return", "Changed", ";"], "ground_truth": ["}"], "File": "NVVMIntrRange1", "Func": "runNVVMIntrRange", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19836, "Length": 176, "Cover_Rate": 0.411214953271028, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ExtraLoadRequired", ")", "OpFlags", "=", "<STR_LIT>", ";", "Result", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "getPointerTy", "(", ")", ",", "<NUM_LIT>", ",", "OpFlags", ")", ";", "}", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ",", "Result", ")", ";", "if", "(", "ExtraLoadRequired", ")", "Result", "=", "DAG", ".", "getLoad", "(", "getPointerTy", "(", ")", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "Offset", "!=", "<NUM_LIT>", ")", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ",", "Result", ",", "DAG", ".", "getConstant", "(", "Offset", ",", "getPointerTy", "(", ")", ")", ")", ";"], "File": "SystemZISelLowering107", "Func": "LowerGlobalAddress", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19837, "Length": 116, "Cover_Rate": 0.4566929133858268, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "markP<ISA_LIT>nputAllocated", "(", "unsigned", "Index", ")", "{", "P<ISA_LIT>nputAddr", "|=", "<NUM_LIT>", "<<", "Index", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)1", "Func": "markPSInputAllocated", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19838, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vtstq_p16", "(", "poly16x8_t", "__a", ",", "poly16x8_t", "__b", ")", "{", "return", "(", "uint16x8_t", ")", "__builtin_neon_vtstv8hi", "(", "(", "int16x8_t", ")", "__a", ",", "(", "int16x8_t", ")", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vtstq_p16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19839, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Op0", "=", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "cast", "<", "ConstantSDNode", ">", "(", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "Op1", "==", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "return", "Op1", ";", "EVT", "VT", "=", "Op1", ".", "getValueType", "(", ")", ";", "unsigned", "ElemBytes", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getStoreSize", "(", ")", ";", "if", "(", "ElemBytes", "<=", "<NUM_LIT>", ")", "{", "Opcode", "=", "(", "Opcode", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "EVT", "InVT", "=", "VT", ".", "changeVectorElementTypeToInteger", "(", ")", ";", "EVT", "OutVT", "=", "<STR_LIT>", "(", "<STR_LIT>", "(", "ElemBytes", "*", "<NUM_LIT>", ")", ",", "<STR_LIT>", "/", "ElemBytes", "/", "<NUM_LIT>", ")", ";", "if", "(", "VT", "!=", "InVT", ")", "{", "Op1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "InVT", ",", "Op1", ")", ";", "DCI", ".", "AddToWorklist", "(", "Op1", ".", "getNode", "(", ")", ")", ";", "}", "SDValue", "Op", "=", "DAG", ".", "getNode", "(", "Opcode", ",", "SDLoc", "(", "N", ")", ",", "OutVT", ",", "Op1", ")", ";", "DCI", ".", "AddToWorklist", "(", "Op", ".", "getNode", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "Op", ")", ";", "}", "}", "}", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "{", "auto", "*", "SN", "=", "cast", "<", "StoreSDNode", ">", "(", "N", ")", ";", "EVT", "MemVT", "=", "SN", "->", "getMemoryVT", "(", ")", ";", "if", "(", "MemVT", ".", "isInteger", "(", ")", ")", "{", "if", "(", "SDValue", "Value", "=", "combineTruncateExtract", "(", "SDLoc", "(", "N", ")", ",", "MemVT", ",", "SN", "->", "getValue", "(", ")", ",", "DCI", ")", ")", "{", "DCI", ".", "AddToWorklist", "(", "Value", ".", "getNode", "(", ")", ")", ";", "return", "DAG", ".", "getTruncStore", "(", "SN", "->", "getChain", "(", ")", ",", "SDLoc", "(", "SN", ")", ",", "Value", ",", "SN", "->", "getBasePtr", "(", ")", ",", "SN", "->", "getMemoryVT", "(", ")", ",", "SN", "->", "getMemOperand", "(", ")", ")", ";", "}", "}", "}", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "{", "if", "(", "auto", "*", "IndexN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{"], "ground_truth": ["SDValue", "Op0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "SystemZISelLowering13", "Func": "PerformDAGCombine", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19840, "Length": 388, "Cover_Rate": 0.32039636663914123, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "BB", "=", "I", ".", "getParent", "(", ")", ";", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Register", "DstReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Src0Reg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Src1Reg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "for", "(", "Register", "Reg", ":", "{", "DstReg", ",", "Src0Reg", ",", "Src1Reg", "}", ")", "{", "if", "(", "!", "MRI", ".", "getRegClassOrNull", "(", "Reg", ")", ")", "MRI", ".", "setRegClass", "(", "Reg", ",", "TRI", ".", "getWaveMaskRegClass", "(", ")", ")", ";", "}", "return", "true", ";", "}", "default", ":", "return", "selectImpl", "(", "I", ",", "CoverageInfo", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector3", "Func": "selectG_INTRINSIC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19841, "Length": 183, "Cover_Rate": 0.7233201581027668, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "IsConstantImm", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", "&&", "VK", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ";"], "ground_truth": ["}"], "File": "RISCVAsmParser65", "Func": "isSImm8", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19842, "Length": 18, "Cover_Rate": 0.32142857142857145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmull_n_s32", "(", "int32x2_t", "a", ",", "int32_t", "b", ")", "{", "int64x2_t", "result", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ":", ")", ";", "return", "result", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vmull_n_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19843, "Length": 37, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op", ".", "getImm", "(", ")", ")", "O", "<<", "<STR_LIT>", ";", "else", "O", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter (2)", "Func": "printSetendOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19844, "Length": 18, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_rorv_epi32", "(", "__m512i", "__A", ",", "__m512i", "__B", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_prorvd512_mask", "(", "(", "__v16si", ")", "__A", ",", "(", "__v16si", ")", "__B", ",", "(", "__v16si", ")", "_mm512_undefined_si512", "(", ")", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin4", "Func": "_mm512_rorv_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19845, "Length": 53, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "R", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "R", ")", ".", "addReg", "(", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "<NUM_LIT>", ")", ".", "addReg", "(", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "<NUM_LIT>", ")", ".", "addReg", "(", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "<NUM_LIT>", ")", ".", "addReg", "(", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "<NUM_LIT>", ")", ".", "addReg", "(", "R", ",", "RegState", "::", "Kill", ")", ";"], "ground_truth": ["MBBI", "->", "eraseFromParent", "(", ")", ";"], "File": "RISCVExpandSDMAInsts", "Func": "expandTwod", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19846, "Length": 286, "Cover_Rate": 0.8148148148148148, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "getLoadStoreMultipleOpcode", "(", "int", "Opcode", ")", "{", "switch", "(", "Opcode", ")", "{", "case", "<STR_LIT>", ":", "NumLDMGened", "++", ";", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "NumSTMGened", "++", ";", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "NumFLDMGened", "++", ";", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "NumFSTMGened", "++", ";", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "ARMLoadStoreOptimizer27", "Func": "getLoadStoreMultipleOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19847, "Length": 52, "Cover_Rate": 0.5098039215686274, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "InlineAsm", "::", "Constraint_R", ";", "case", "'S'", ":", "return", "InlineAsm", "::", "Constraint_S", ";", "case", "'T'", ":", "return", "InlineAsm", "::", "Constraint_T", ";", "}", "}", "return", "TargetLowering", "::", "getInlineAsmMemConstraint", "(", "ConstraintCode", ")", ";"], "ground_truth": ["}"], "File": "SystemZISelLowering (2)", "Func": "getInlineAsmMemConstraint", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19848, "Length": 32, "Cover_Rate": 0.4266666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ArgRegs", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "ArgVTs", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "ArgFlags", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "I", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "Value", "*", "Op", "=", "I", "->", "getOperand", "(", "i", ")", ";", "unsigned", "Arg", "=", "getRegForValue", "(", "Op", ")", ";", "if", "(", "Arg", "==", "<NUM_LIT>", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "Op", "->", "getType", "(", ")", ";", "MVT", "ArgVT", ";", "if", "(", "!", "isTypeLegal", "(", "ArgTy", ",", "ArgVT", ")", ")", "return", "false", ";", "<STR_LIT>", "Flags", ";", "unsigned", "OriginalAlignment", "=", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "Args", ".", "push_back", "(", "Op", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "RegArgs", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ",", "false", ")", ")", "return", "false", ";", "unsigned", "CalleeReg", "=", "<NUM_LIT>", ";", "if", "(", "Enable<ISA_LIT>LongCalls", ")", "{", "CalleeReg", "=", "getLibcallReg", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ";", "if", "(", "CalleeReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "}", "unsigned", "CallOpc", "=", "<ISA_LIT>SelectCallOp", "(", "Enable<ISA_LIT>LongCalls", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "CallOpc", ")", ")", ";", "if", "(", "isThumb2", ")", "AddDefaultPred", "(", "MIB", ")", ";", "if", "(", "Enable<ISA_LIT>LongCalls", ")", "MIB", ".", "addReg", "(", "CalleeReg", ")", ";", "else", "MIB", ".", "addExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegArgs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "RegArgs", "[", "i", "]", ",", "RegState", "::", "Implicit", ")", ";"], "File": "ARMFastISel17", "Func": "ARMEmitLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19849, "Length": 324, "Cover_Rate": 0.5547945205479452, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", ";", "if", "(", "Ty", "->", "isFloatTy", "(", ")", ")", "Opc", "=", "isSigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "if", "(", "Ty", "->", "isDoubleTy", "(", ")", "&&", "Subtarget", "->", "hasFP64", "(", ")", ")", "Opc", "=", "isSigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "return", "false", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "DstVT", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "FP", ")", ")", ";", "updateValueMap", "(", "I", ",", "ResultReg", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMFastISel11", "Func": "SelectIToFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19850, "Length": 100, "Cover_Rate": 0.3194888178913738, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "rs6000_fatal_bad_address", "(", "rtx", "op", ")", "{", "fatal_insn", "(", "<STR_LIT>", ",", "op", ")", ";"], "ground_truth": ["}"], "File": "rs6000", "Func": "rs6000_fatal_bad_address", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19851, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrshlq_u8", "(", "uint8x16_t", "__a", ",", "int8x16_t", "__b", ")", "{"], "ground_truth": ["return", "__builtin_aarch64_urshlv16qi_uus", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon2_vrshlq_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19852, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "if", "(", "Depth", ">", "<NUM_LIT>", ")", "{", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "}", "Register", "LinkReg", "=", "MF", ".", "addLiveIn", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "DL", ",", "LinkReg", ",", "PtrVT", ")", ";"], "File": "SystemZISelLowering25", "Func": "lowerRETURNADDR", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19853, "Length": 76, "Cover_Rate": 0.5352112676056338, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "N", "->", "getMask", "(", "M", ")", ";"], "ground_truth": ["return", "::", "isPSHUFHWMask", "(", "M", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";"], "File": "X86ISelLowering144", "Func": "isPSHUFHWMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19854, "Length": 21, "Cover_Rate": 0.525, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "J", "=", "I", ";", "if", "(", "!", "MBDisableDelaySlotFiller", ")", "D", "=", "findDelayInstr", "(", "MBB", ",", "I", ")", ";", "++", "FilledSlots", ";", "Changed", "=", "true", ";", "if", "(", "D", "==", "MBB", ".", "end", "(", ")", ")", "BuildMI", "(", "MBB", ",", "++", "J", ",", "I", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "else", "MBB", ".", "splice", "(", "++", "J", ",", "&", "MBB", ",", "D", ")", ";"], "ground_truth": ["}"], "File": "MBlazeDelaySlotFiller2", "Func": "runOnMachineBasicBlock", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19855, "Length": 74, "Cover_Rate": 0.5323741007194245, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "uint16_t", "F64Regs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "return", "CC_<ISA_LIT>O32", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "ArgFlags", ",", "State", ",", "F64Regs", ")", ";"], "ground_truth": ["}"], "File": "MipsISelLowering19", "Func": "CC_MipsO32_FP64", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19856, "Length": 32, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", ";", "regno", ">", "ereg", ";", "regno", "--", ")", "if", "(", "reg_mask", "&", "(", "<NUM_LIT>", "<<", "regno", ")", ")", "{", "rtx", "dst", "=", "gen_rtx_MEM", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset", ")", ")", ";", "rtx", "insn", "=", "emit_insn", "(", "gen_movsi", "(", "dst", ",", "gen_rtx_REG", "(", "SImode", ",", "regno", ")", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "if", "(", "offset", "==", "stm_size", ")", "break", ";", "offset", "-=", "<NUM_LIT>", ";", "}", "}", "if", "(", "stm_p", ")", "{", "rtx", "par", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "rtvec_alloc", "(", "stm_regs", ")", ")", ";", "int", "regno", ",", "slot", ";", "for", "(", "regno", "=", "sreg", ",", "slot", "=", "<NUM_LIT>", ";", "regno", "<=", "ereg", ";", "regno", "++", ",", "slot", "++", ")", "{", "rtx", "reg", "=", "gen_rtx_REG", "(", "SImode", ",", "regno", ")", ";", "rtx", "addr", "=", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "slot", "*", "<NUM_LIT>", ")", ";", "rtx", "set", "=", "gen_rtx_SET", "(", "gen_frame_mem", "(", "SImode", ",", "addr", ")", ",", "reg", ")", ";", "RTX_FRAME_RELATED_P", "(", "set", ")", "=", "<NUM_LIT>", ";", "XVECEXP", "(", "par", ",", "<NUM_LIT>", ",", "slot", ")", "=", "set", ";", "}", "insn", "=", "emit_insn", "(", "par", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}", "}", "if", "(", "frame_pointer_needed", ")", "{", "insn", "=", "emit_insn", "(", "gen_movsi", "(", "hard_frame_pointer_rtx", ",", "stack_pointer_rtx", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}", "expand_csky_stack_adjust", "(", "-", "cfun", "->", "machine", "->", "reg_offset", ")", ";", "if", "(", "flag_pic", "&&", "(", "reg_mask", "&", "(", "<NUM_LIT>", "<<", "PIC_OFFSET_TABLE_REGNUM", ")", ")", ")", "{", "rtx", "l1", "=", "gen_label_rtx", "(", ")", ";", "rtx", "grs_label", "=", "gen_rtx_LABEL_REF", "(", "SImode", ",", "l1", ")", ";", "rtx", "reg_gb", "=", "gen_rtx_REG", "(", "SImode", ",", "PIC_OFFSET_TABLE_REGNUM", ")", ";", "rtx", "reg_temp", "=", "gen_rtx_REG", "(", "SImode", ",", "<NUM_LIT>", ")", ";", "rtx", "tmp0_unspec", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "grs_label", ")", ",", "UNSPEC_PIC_SYMBOL_GOTPC_GRS", ")", ";", "rtx", "tmp1_unspec", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "grs_label", ")", ",", "UNSPEC_PIC_SYMBOL_GOTPC", ")", ";", "emit_insn", "(", "gen_prologue_get_pc", "(", "tmp0_unspec", ")", ")", ";", "emit_move_insn", "(", "reg_temp", ",", "tmp1_unspec", ")", ";", "emit_insn", "(", "gen_addsi3", "(", "reg_gb", ",", "reg_gb", ",", "reg_temp", ")", ")", ";"], "ground_truth": ["}"], "File": "csky", "Func": "csky_expand_prologue", "Target": "csky", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19857, "Length": 344, "Cover_Rate": 0.5512820512820513, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printInstruction", "(", "MI", ",", "O", ")", ";"], "ground_truth": ["printAnnotation", "(", "O", ",", "Annot", ")", ";"], "File": "OR1KInstPrinter1", "Func": "printInst", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19858, "Length": 14, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int32x4_t", "result", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ",", "<STR_LIT>", "(", "c", ")", ":", ")", ";", "return", "result", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vmlal_high_n_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19859, "Length": 33, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "&", "ST", "=", "F", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "uint32_t", "FP32Denormals", "=", "ST", ".", "hasFP32Denormals", "(", ")", "?", "FP_DENORM_FLUSH_NONE", ":", "FP_DENORM_FLUSH_IN_FLUSH_OUT", ";", "uint32_t", "FP64Denormals", "=", "ST", ".", "hasFP64Denormals", "(", ")", "?", "FP_DENORM_FLUSH_NONE", ":", "FP_DENORM_FLUSH_IN_FLUSH_OUT", ";"], "ground_truth": ["return", "FP_ROUND_MODE_SP", "(", "FP_ROUND_ROUND_TO_NEAREST", ")", "|", "FP_ROUND_MODE_DP", "(", "FP_ROUND_ROUND_TO_NEAREST", ")", "|", "FP_DENORM_MODE_SP", "(", "FP32Denormals", ")", "|", "FP_DENORM_MODE_DP", "(", "FP64Denormals", ")", ";"], "File": "AMDGPUAsmPrinter103", "Func": "getFPMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19860, "Length": 61, "Cover_Rate": 0.8472222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "MF", "->", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ")", "{", "case", "CallingConv", "::", "GHC", ":", "case", "CallingConv", "::", "HiPE", ":", "return", "CSR_NoRegs_SaveList", ";", "case", "CallingConv", "::", "AnyReg", ":", "if", "(", "HasAVX", ")", "return", "CSR_64_AllRegs_AVX_SaveList", ";", "return", "CSR_64_AllRegs_SaveList", ";", "case", "CallingConv", "::", "PreserveMost", ":", "return", "CSR_64_RT_MostRegs_SaveList", ";", "case", "CallingConv", "::", "PreserveAll", ":", "if", "(", "HasAVX", ")", "return", "CSR_64_RT_AllRegs_AVX_SaveList", ";", "return", "CSR_64_RT_AllRegs_SaveList", ";", "case", "CallingConv", "::", "Intel_OCL_BI", ":", "{", "if", "(", "HasAVX512", "&&", "IsWin64", ")", "return", "CSR_Win64_Intel_OCL_BI_AVX512_SaveList", ";"], "ground_truth": ["if", "(", "HasAVX512", "&&", "Is64Bit", ")", "return", "CSR_64_Intel_OCL_BI_AVX512_SaveList", ";"], "File": "X86RegisterInfo53", "Func": "getCalleeSavedRegs", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19861, "Length": 88, "Cover_Rate": 0.3651452282157676, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "tilegx_frame_pointer_required", "(", "void", ")", "{", "return", "crtl", "->", "calls_eh_return", "||", "cfun", "->", "calls_alloca", ";"], "ground_truth": ["}"], "File": "tilegx", "Func": "tilegx_frame_pointer_required", "Target": "tilegx", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 19862, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "AllowModify", "&&", "FirstUncondOrIndirectBr", "!=", "MBB", ".", "end", "(", ")", ")", "{", "while", "(", "std", "::", "next", "(", "FirstUncondOrIndirectBr", ")", "!=", "MBB", ".", "end", "(", ")", ")", "{", "std", "::", "next", "(", "FirstUncondOrIndirectBr", ")", "->", "eraseFromParent", "(", ")", ";", "NumTerminators", "--", ";", "}", "I", "=", "FirstUncondOrIndirectBr", ";", "}", "if", "(", "I", "->", "getDesc", "(", ")", ".", "isIndirectBranch", "(", ")", ")", "return", "true", ";", "if", "(", "NumTerminators", ">", "<NUM_LIT>", ")", "return", "true", ";", "if", "(", "NumTerminators", "==", "<NUM_LIT>", "&&", "I", "->", "getDesc", "(", ")", ".", "isUnconditionalBranch", "(", ")", ")", "{", "TBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "return", "false", ";", "}", "if", "(", "NumTerminators", "==", "<NUM_LIT>", "&&", "I", "->", "getDesc", "(", ")", ".", "isConditionalBranch", "(", ")", ")", "{", "parseCondBranch", "(", "*", "I", ",", "TBB", ",", "Cond", ")", ";", "return", "false", ";", "}", "if", "(", "NumTerminators", "==", "<NUM_LIT>", "&&", "std", "::", "prev", "(", "I", ")", "->", "getDesc", "(", ")", ".", "isConditionalBranch", "(", ")", "&&", "I", "->", "getDesc", "(", ")", ".", "isUnconditionalBranch", "(", ")", ")", "{"], "ground_truth": ["parseCondBranch", "(", "*", "std", "::", "prev", "(", "I", ")", ",", "TBB", ",", "Cond", ")", ";"], "File": "CAHPInstrInfo", "Func": "analyzeBranch", "Target": "CAHP", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19863, "Length": 186, "Cover_Rate": 0.5152354570637119, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Sext", "&&", "!", "skipToken", "(", "AsmToken", "::", "LParen", ",", "<STR_LIT>", ")", ")", "return", "MatchOperand_ParseFail", ";", "OperandMatchResultTy", "Res", ";", "if", "(", "AllowImm", ")", "{", "Res", "=", "parseRegOrImm", "(", "Operands", ")", ";", "}", "else", "{", "Res", "=", "parseReg", "(", "Operands", ")", ";", "}", "if", "(", "Res", "!=", "MatchOperand_Success", ")", "{", "return", "Sext", "?", "MatchOperand_ParseFail", ":", "Res", ";", "}", "if", "(", "Sext", "&&", "!", "skipToken", "(", "AsmToken", "::", "RParen", ",", "<STR_LIT>", ")", ")", "return", "MatchOperand_ParseFail", ";", "<ISA_LIT>Operand", "::", "Modifiers", "Mods", ";", "Mods", ".", "Sext", "=", "Sext", ";", "if", "(", "Mods", ".", "hasIntModifiers", "(", ")", ")", "{", "<ISA_LIT>Operand", "&", "Op", "=", "static_cast", "<", "<ISA_LIT>Operand", "&", ">", "(", "*", "Operands", ".", "back", "(", ")", ")", ";", "if", "(", "Op", ".", "isExpr", "(", ")", ")", "{", "Error", "(", "Op", ".", "getStartLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "parseRegOrImmWithIntInputMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19864, "Length": 137, "Cover_Rate": 0.8058823529411765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "BB", "=", "MF", ".", "begin", "(", ")", ",", "BB_E", "=", "MF", ".", "end", "(", ")", ";", "BB", "!=", "BB_E", ";", "++", "BB", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "BB", ";"], "ground_truth": ["MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";"], "File": "R600EmitClauseMarkers (2)1", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19865, "Length": 69, "Cover_Rate": 0.43125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_reduce_round_sh", "(", "__m128h", "__A", ",", "__mmask8", "__B", ",", "__m128h", "__C", ",", "__m128h", "__D", ",", "int", "__E", ",", "const", "int", "__F", ")", "{"], "ground_truth": ["return", "__builtin_ia32_reducesh_mask_round", "(", "__C", ",", "__D", ",", "__E", ",", "__A", ",", "__B", ",", "__F", ")", ";"], "File": "avx512fp16intrin", "Func": "_mm_mask_reduce_round_sh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19866, "Length": 51, "Cover_Rate": 0.9807692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "orderNo", "=", "N", "->", "getIROrder", "(", ")", ";", "int", "orderNo2", "=", "N0", ".", "getNode", "(", ")", "->", "getIROrder", "(", ")", ";", "if", "(", "orderNo", "-", "orderNo2", "<", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "bool", "opIsLive", "=", "false", ";", "const", "SDNode", "*", "left", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ";", "const", "SDNode", "*", "right", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ";", "if", "(", "dyn_cast", "<", "ConstantSDNode", ">", "(", "left", ")", "||", "dyn_cast", "<", "ConstantSDNode", ">", "(", "right", ")", ")", "opIsLive", "=", "true", ";", "if", "(", "!", "opIsLive", ")", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "left", "->", "use_begin", "(", ")", ",", "UE", "=", "left", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "SDNode", "*", "User", "=", "*", "UI", ";", "int", "orderNo3", "=", "User", "->", "getIROrder", "(", ")", ";", "if", "(", "orderNo3", ">", "orderNo", ")", "{", "opIsLive", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "opIsLive", ")", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "right", "->", "use_begin", "(", ")", ",", "UE", "=", "right", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "SDNode", "*", "User", "=", "*", "UI", ";", "int", "orderNo3", "=", "User", "->", "getIROrder", "(", ")", ";", "if", "(", "orderNo3", ">", "orderNo", ")", "{"], "ground_truth": ["opIsLive", "=", "true", ";"], "File": "NVPTXISelLowering36", "Func": "PerformADDCombineWithOperands", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19867, "Length": 220, "Cover_Rate": 0.38128249566724437, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "EnablePreLink", ")", "Changed", "|=", "setFastFlags", "(", "F", ",", "Options", ")", ";", "for", "(", "auto", "&", "BB", ":", "F", ")", "{", "for", "(", "BasicBlock", "::", "iterator", "I", "=", "BB", ".", "begin", "(", ")", ",", "E", "=", "BB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "CallInst", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "I", ")", ";", "++", "I", ";"], "ground_truth": ["if", "(", "!", "CI", ")", "continue", ";"], "File": "AMDGPULibCalls10", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19868, "Length": 72, "Cover_Rate": 0.34951456310679613, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "RequiresBundling", "=", "STI", "->", "isTargetWindows", "(", ")", "&&", "IsAnAddressOperand", "(", "MO", ")", ";", "MachineInstrBuilder", "LO16", ",", "HI16", ";", "if", "(", "!", "STI", "->", "hasV6T2Ops", "(", ")", "&&", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", ")", "{", "assert", "(", "!", "STI", "->", "isTargetWindows", "(", ")", "&&", "<STR_LIT>", ")", ";", "LO16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ";", "HI16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstReg", ")", ";", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "ImmVal", "=", "(", "unsigned", ")", "MO", ".", "getImm", "(", ")", ";", "unsigned", "SOImmValV1", "=", "<STR_LIT>", "(", "ImmVal", ")", ";", "unsigned", "SOImmValV2", "=", "<STR_LIT>", "(", "ImmVal", ")", ";", "LO16", "=", "LO16", ".", "addImm", "(", "SOImmValV1", ")", ";", "HI16", "=", "HI16", ".", "addImm", "(", "SOImmValV2", ")", ";", "LO16", "->", "setMemRefs", "(", "MI", ".", "memoperands_begin", "(", ")", ",", "MI", ".", "memoperands_end", "(", ")", ")", ";", "HI16", "->", "setMemRefs", "(", "MI", ".", "memoperands_begin", "(", ")", ",", "MI", ".", "memoperands_end", "(", ")", ")", ";", "LO16", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "HI16", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "TransferImpOps", "(", "MI", ",", "LO16", ",", "HI16", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", ";", "}", "unsigned", "LO16Opc", "=", "<NUM_LIT>", ";", "unsigned", "HI16Opc", "=", "<NUM_LIT>", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "{", "LO16Opc", "=", "<STR_LIT>", ";", "HI16Opc", "=", "<STR_LIT>", ";", "}", "else", "{", "LO16Opc", "=", "<STR_LIT>", ";", "HI16Opc", "=", "<STR_LIT>", ";", "}", "LO16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "LO16Opc", ")", ",", "DstReg", ")", ";", "HI16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "HI16Opc", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstReg", ")", ";", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "case", "MachineOperand", "::", "MO_Immediate", ":", "{", "unsigned", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "unsigned", "Lo16", "=", "Imm", "&", "<NUM_LIT>", ";", "unsigned", "Hi16", "=", "(", "Imm", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "LO16", "=", "LO16", ".", "addImm", "(", "Lo16", ")", ";", "HI16", "=", "HI16", ".", "addImm", "(", "Hi16", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "const", "char", "*", "ES", "=", "MO", ".", "getSymbolName", "(", ")", ";", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "LO16", "=", "LO16", ".", "addExternalSymbol", "(", "ES", ",", "TF", "|", "<STR_LIT>", ")", ";"], "ground_truth": ["HI16", "=", "HI16", ".", "addExternalSymbol", "(", "ES", ",", "TF", "|", "<STR_LIT>", ")", ";"], "File": "ARMExpandPseudoInsts18", "Func": "ExpandMOV32BitImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19869, "Length": 484, "Cover_Rate": 0.6149936467598475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint32_t", "*", "<ISA_LIT>BaseRegisterInfo", "::", "getCallPreservedMask", "(", "CallingConv", "::", "ID", ")", "const", "{"], "ground_truth": ["return", "(", "STI", ".", "isTargetIOS", "(", ")", ")", "?", "CSR_iOS_RegMask", ":", "CSR_AAPCS_RegMask", ";"], "File": "ARMBaseRegisterInfo55", "Func": "getCallPreservedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19870, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDHSA", ")", "return", ";"], "ground_truth": ["std", "::", "unique_ptr", "<", "MCSubtargetInfo", ">", "STI", "(", "TM", ".", "getTarget", "(", ")", ".", "createMCSubtargetInfo", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "str", "(", ")", ",", "TM", ".", "getTargetCPU", "(", ")", ",", "TM", ".", "getTargetFeatureString", "(", ")", ")", ")", ";"], "File": "AMDGPUAsmPrinter1", "Func": "EmitStartOfAsmFile", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19871, "Length": 58, "Cover_Rate": 0.4393939393939394, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "GCNMaxOccupancySchedStrategy", "::", "initialize", "(", "ScheduleDAGMI", "*", "DAG", ")", "{", "GenericScheduler", "::", "initialize", "(", "DAG", ")", ";", "MF", "=", "&", "DAG", "->", "MF", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "unsigned", "ErrorMargin", "=", "<NUM_LIT>", ";", "SGPRExcessLimit", "=", "Context", "->", "RegClassInfo", "->", "getNumAllocatableRegs", "(", "&", "<STR_LIT>", ")", ";", "VGPRExcessLimit", "=", "Context", "->", "RegClassInfo", "->", "getNumAllocatableRegs", "(", "&", "<STR_LIT>", ")", ";", "<ISA_LIT>MachineFunctionInfo", "&", "MFI", "=", "*", "MF", "->", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "TargetOccupancy", "=", "MFI", ".", "getOccupancy", "(", ")", ";", "SGPRCriticalLimit", "=", "std", "::", "min", "(", "ST", ".", "getMaxNumSGPRs", "(", "TargetOccupancy", ",", "true", ")", ",", "SGPRExcessLimit", ")", ";"], "ground_truth": ["VGPRCriticalLimit", "=", "std", "::", "min", "(", "ST", ".", "getMaxNumVGPRs", "(", "TargetOccupancy", ")", ",", "VGPRExcessLimit", ")", ";"], "File": "GCNSchedStrategy13", "Func": "initialize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19872, "Length": 124, "Cover_Rate": 0.6850828729281768, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "OpC", "=", "MI", ".", "getOpcode", "(", ")", ";"], "ground_truth": ["return", "offsetMinAlignForOpcode", "(", "OpC", ")", ";"], "File": "PPCRegisterInfo (2)3", "Func": "offsetMinAlign", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19873, "Length": 15, "Cover_Rate": 0.5769230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "Node", ")", ";", "SDValue", "Upper", "=", "CurDAG", "->", "getConstant", "(", "UpperVal", ",", "VT", ")", ";", "if", "(", "Op0", ".", "getNode", "(", ")", ")", "Upper", "=", "CurDAG", "->", "getNode", "(", "Opcode", ",", "DL", ",", "VT", ",", "Op0", ",", "Upper", ")", ";", "Upper", "=", "SDValue", "(", "Select", "(", "Upper", ".", "getNode", "(", ")", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "Lower", "=", "CurDAG", "->", "getConstant", "(", "LowerVal", ",", "VT", ")", ";"], "ground_truth": ["SDValue", "Or", "=", "CurDAG", "->", "getNode", "(", "Opcode", ",", "DL", ",", "VT", ",", "Upper", ",", "Lower", ")", ";"], "File": "SystemZISelDAGToDAG1", "Func": "splitLargeImmediate", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19874, "Length": 99, "Cover_Rate": 0.7615384615384615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SYMBOL_REF_TLS_MODEL", "(", "x", ")", ")", "return", "false", ";", "break", ";", "case", "CONST", ":", "inner", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "inner", ")", "==", "PLUS", "&&", "SPARC_SYMBOL_REF_TLS_P", "(", "XEXP", "(", "inner", ",", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "break", ";"], "ground_truth": ["case", "CONST_DOUBLE", ":"], "File": "sparc3", "Func": "legitimate_constant_p", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19875, "Length": 51, "Cover_Rate": 0.3541666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "MF", ",", "RVLocs", ",", "Context", ")", ";", "if", "(", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "useHVXOps", "(", ")", ")", "return", "CCInfo", ".", "CheckReturn", "(", "Outs", ",", "RetCC_<ISA_LIT>_HVX", ")", ";", "return", "CCInfo", ".", "CheckReturn", "(", "Outs", ",", "RetCC_<ISA_LIT>", ")", ";"], "ground_truth": ["}"], "File": "HexagonISelLowering1", "Func": "CanLowerReturn", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19876, "Length": 50, "Cover_Rate": 0.5494505494505495, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InGlue", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Ins", ",", "SDLoc", "dl", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";"], "ground_truth": ["AnalyzeReturnValues", "(", "CCInfo", ",", "RVLocs", ",", "Ins", ")", ";"], "File": "FISCISelLowering", "Func": "LowerCallResult", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19877, "Length": 83, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "!", "MRI", "->", "hasOneDef", "(", "Reg", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printReg", "(", "Reg", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "for", "(", "auto", "DI", "=", "MRI", "->", "def_begin", "(", "Reg", ")", ",", "DE", "=", "MRI", "->", "def_end", "(", ")", ";", "DI", "!=", "DE", ";", "++", "DI", ")", "{", "LLVM_DEBUG", "(", "DI", "->", "getParent", "(", ")", "->", "dump", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "getDefInstr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19878, "Length": 86, "Cover_Rate": 0.4942528735632184, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_or_epi32", "(", "__mmask8", "__U", ",", "__m128i", "__A", ",", "__m128i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_pord128_mask", "(", "(", "__v4si", ")", "__A", ",", "(", "__v4si", ")", "__B", ",", "(", "__v4si", ")", "_mm_setzero_si128", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_maskz_or_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19879, "Length": 54, "Cover_Rate": 0.9818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "create<ISA_LIT>ElimComparePass", "(", "get<ISA_LIT>TargetMachine", "(", ")", ")", ",", "false", ")", ";"], "ground_truth": ["addPass", "(", "create<ISA_LIT>LongBranchPass", "(", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";"], "File": "SystemZTargetMachine31", "Func": "addPreEmitPass", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19880, "Length": 32, "Cover_Rate": 0.5161290322580645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DominatorTree", "&", "DT", "=", "getAnalysis", "<", "DominatorTreeWrapperPass", ">", "(", "*", "NewPt", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ")", ".", "getDomTree", "(", ")", ";", "for", "(", "auto", "&", "IPI", ":", "InsertPts", ")", "{", "if", "(", "NewPt", "==", "IPI", ".", "first", "||", "DT", ".", "dominates", "(", "IPI", ".", "first", ",", "NewPt", ")", "||", "(", "IPI", ".", "first", "->", "getParent", "(", ")", "!=", "NewPt", "->", "getParent", "(", ")", "&&", "DT", ".", "dominates", "(", "IPI", ".", "first", "->", "getParent", "(", ")", ",", "NewPt", "->", "getParent", "(", ")", ")", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "IPI", ".", "first", "->", "print", "(", "dbgs", "(", ")", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "'\\n'", ")", ";", "IPI", ".", "second", ".", "push_back", "(", "UseIt", ")", ";", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "AArch64PromoteConstant22", "Func": "isDominated", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19881, "Length": 135, "Cover_Rate": 0.8490566037735849, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "<ISA_LIT>TargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "LLT", "VT", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "unsigned", "Reg", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "<NUM_LIT>", ")", ";", "if", "(", "Reg", ")", "return", "Reg", ";"], "ground_truth": ["report_fatal_error", "(", "<STR_LIT>", ")", ";"], "File": "TPCISelLowering", "Func": "getRegisterByName", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19882, "Length": 118, "Cover_Rate": 0.8489208633093526, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__arm_viwdupq_wb_u8", "(", "__a", ",", "__b", ",", "__imm", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_viwdupq_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19883, "Length": 11, "Cover_Rate": 0.44, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printSysRegOperand", "(", "<STR_LIT>", "(", ")", ",", "MI", ",", "OpNum", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "AArch64InstPrinter1", "Func": "printMSROperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19884, "Length": 14, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Op", "=", "Win64EH", "::", "UOP_AllocSmall", ";", "if", "(", "Size", ">=", "<NUM_LIT>", ")", "Op", "=", "Win64EH", "::", "UOP_AllocLarge", ";", "else", "if", "(", "Size", ">=", "<NUM_LIT>", ")", "Op", "=", "Win64EH", "::", "UOP_AllocMedium", ";"], "ground_truth": ["emitARM64WinUnwindCode", "(", "Op", ",", "-", "<NUM_LIT>", ",", "Size", ")", ";"], "File": "AArch64WinCOFFStreamer", "Func": "emitARM64WinCFIAllocStack", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19885, "Length": 42, "Cover_Rate": 0.8076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getPCRelEncoding", "(", "MI", ",", "OpNum", ",", "Fixups", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SystemZMCCodeEmitter", "Func": "getPC16DBLEncoding", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19886, "Length": 15, "Cover_Rate": 0.40540540540540543, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "sh_rtx_costs", "(", "rtx", "x", ",", "int", "code", ",", "int", "outer_code", ",", "int", "*", "total", ")", "{", "switch", "(", "code", ")", "{", "case", "CONST_INT", ":", "if", "(", "TARGET_SHMEDIA", ")", "{", "if", "(", "INTVAL", "(", "x", ")", "==", "<NUM_LIT>", ")", "*", "total", "=", "<NUM_LIT>", ";", "else", "if", "(", "outer_code", "==", "AND", "&&", "and_operand", "(", "(", "x", ")", ",", "DImode", ")", ")", "*", "total", "=", "<NUM_LIT>", ";", "else", "if", "(", "(", "outer_code", "==", "IOR", "||", "outer_code", "==", "XOR", "||", "outer_code", "==", "PLUS", ")", "&&", "CONST_OK_FOR_I10", "(", "INTVAL", "(", "x", ")", ")", ")", "*", "total", "=", "<NUM_LIT>", ";", "else", "if", "(", "CONST_OK_FOR_I16", "(", "INTVAL", "(", "x", ")", ")", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "outer_code", "!=", "SET", ")", ";", "else", "if", "(", "CONST_OK_FOR_I16", "(", "INTVAL", "(", "x", ")", ">>", "<NUM_LIT>", ")", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "(", "outer_code", "!=", "SET", ")", "+", "<NUM_LIT>", ")", ";", "else", "if", "(", "CONST_OK_FOR_I16", "(", "(", "INTVAL", "(", "x", ")", ">>", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "else", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "CONST_OK_FOR_I08", "(", "INTVAL", "(", "x", ")", ")", ")", "*", "total", "=", "<NUM_LIT>", ";", "else", "if", "(", "(", "outer_code", "==", "AND", "||", "outer_code", "==", "IOR", "||", "outer_code", "==", "XOR", ")", "&&", "CONST_OK_FOR_K08", "(", "INTVAL", "(", "x", ")", ")", ")", "*", "total", "=", "<NUM_LIT>", ";", "else", "*", "total", "=", "<NUM_LIT>", ";", "return", "true", ";", "case", "CONST", ":", "case", "LABEL_REF", ":", "case", "SYMBOL_REF", ":", "if", "(", "TARGET_SHMEDIA64", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "else", "if", "(", "TARGET_SHMEDIA32", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "else", "*", "total", "=", "<NUM_LIT>", ";", "return", "true", ";", "case", "CONST_DOUBLE", ":"], "ground_truth": ["if", "(", "TARGET_SHMEDIA", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";"], "File": "sh3", "Func": "sh_rtx_costs", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19887, "Length": 294, "Cover_Rate": 0.5051546391752577, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeShiftLeftImm16", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{"], "ground_truth": ["if", "(", "Val", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "AArch64Disassembler22", "Func": "DecodeShiftLeftImm16", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19888, "Length": 31, "Cover_Rate": 0.6326530612244898, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "AExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ")", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "int", "Offset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "MemOpChains", ".", "push_back", "(", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "Offset", "/", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ")", ";", "}", "}", "if", "(", "!", "MemOpChains", ".", "empty", "(", ")", ")", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "MemOpChains", ")", ";", "SDValue", "InFlag", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "Callee", "=", "DAG", ".", "getTargetGlobalAddress", "(", "G", "->", "getGlobal", "(", ")", ",", "dl", ",", "<STR_LIT>", ")", ";", "else", "if", "(", "ExternalSymbolSDNode", "*", "E", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", "Callee", "=", "DAG", ".", "getTargetExternalSymbol", "(", "E", "->", "getSymbol", "(", ")", ",", "<STR_LIT>", ")", ";", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "Ops", ".", "push_back", "(", "Callee", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ".", "getValueType", "(", ")", ")", ")", ";", "if", "(", "InFlag", ".", "getNode", "(", ")", ")", "Ops", ".", "push_back", "(", "InFlag", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "NodeTys", ",", "Ops", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCALLSEQ_END", "(", "Chain", ",", "DAG", ".", "getConstant", "(", "NumBytes", ",", "dl", ",", "PtrVT", ",", "true", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "PtrVT", ",", "true", ")", ",", "InFlag", ",", "dl", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "return", "LowerCallResult", "(", "Chain", ",", "InFlag", ",", "RVLocs", ",", "dl", ",", "DAG", ",", "InVals", ")", ";"], "ground_truth": ["}"], "File": "XCoreISelLowering12", "Func": "LowerCCCCallTo", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19889, "Length": 493, "Cover_Rate": 0.5975757575757575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "BuildEndSignature", "(", "BasicBlock", "&", "BB", ",", "Function", "&", "F", ")", "{", "return", "BuildSignatureCall", "(", "symbols", "::", "END_FUNCTION_SIGNATURE", ",", "BB", ",", "F", ")", ";"], "ground_truth": ["}"], "File": "SNESInstrumentFunctions", "Func": "BuildEndSignature", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19890, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "STI", ".", "getFeatureBits", "(", ")", "&", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmParser1", "Func": "hasMips64", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19891, "Length": 12, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "bool", "isIndirectBranchOpcode", "(", "int", "Opc", ")", "{", "return", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo22", "Func": "isIndirectBranchOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19892, "Length": 23, "Cover_Rate": 0.7931034482758621, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "EmitCOFFSymbolType", "(", "int", "Type", ")", "override", "{"], "ground_truth": ["}"], "File": "PatmosInstrInfo1", "Func": "EmitCOFFSymbolType", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 19893, "Length": 9, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "MemTransferSz", ">", "<NUM_LIT>", ")", "{", "MemTransferSz", "-=", "(", "int", ")", "OptMemTransferScalar", "(", "IRB", ",", "CurrSrc", ",", "CurrDst", ",", "Inst", ")", ";", "if", "(", "MemTransferSz", ">", "<NUM_LIT>", ")", "{", "CurrSrc", "=", "GetNextSrcGep", "(", "IRB", ")", ";", "CurrDst", "=", "GetNextDstGep", "(", "IRB", ")", ";"], "ground_truth": ["}"], "File": "JVMLowerMemoryIntrinsics", "Func": "OptMemTransferSerial", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19894, "Length": 45, "Cover_Rate": 0.39473684210526316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["return", "true", ";"], "File": "Nios2FrameLowering", "Func": "hasFP", "Target": "Nios2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19895, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutlinerCosts", "(", "const", "<ISA_LIT>Subtarget", "&", "target", ")", ":", "CallTailCall", "(", "target", ".", "isThumb", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ",", "FrameTailCall", "(", "target", ".", "isThumb", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ",", "CallThunk", "(", "target", ".", "isThumb", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ",", "FrameThunk", "(", "target", ".", "isThumb", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ",", "CallNoLRSave", "(", "target", ".", "isThumb", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ",", "FrameNoLRSave", "(", "target", ".", "isThumb", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ",", "CallRegSave", "(", "target", ".", "isThumb", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ",", "FrameRegSave", "(", "target", ".", "isThumb", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo127", "Func": "OutlinerCosts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19896, "Length": 113, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "TII", ".", "getSubtarget", "(", ")", ".", "hasVFP2Base", "(", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "VReg0", "=", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "(", "void", ")", "VReg0", ";", "assert", "(", "MRI", ".", "getType", "(", "VReg0", ")", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "RBI", ".", "getRegBank", "(", "VReg0", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "VReg1", "=", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "(", "void", ")", "VReg1", ";", "assert", "(", "MRI", ".", "getType", "(", "VReg1", ")", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "RBI", ".", "getRegBank", "(", "VReg1", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["unsigned", "VReg2", "=", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "File": "ARMInstructionSelector30", "Func": "selectMergeValues", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19897, "Length": 137, "Cover_Rate": 0.5684647302904564, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Current", "->", "replaceLiveOut", "(", "Register", ",", "NewRegister", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "Current", "->", "print", "(", "dbgs", "(", ")", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", ")", ";", "Current", "=", "Current", "->", "getParent", "(", ")", ";", "}", "}", "for", "(", "MachineRegisterInfo", "::", "reg_iterator", "I", "=", "MRI", "->", "reg_begin", "(", "Register", ")", ",", "E", "=", "MRI", "->", "reg_end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "MachineOperand", "&", "O", "=", "*", "I", ";", "++", "I", ";", "if", "(", "O", ".", "isDef", "(", ")", ")", "continue", ";", "bool", "IsInside", "=", "contains", "(", "O", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ")", ";", "bool", "IsLoopPHI", "=", "IsInside", "&&", "(", "O", ".", "getParent", "(", ")", "->", "isPHI", "(", ")", "&&", "O", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "==", "getEntry", "(", ")", ")", ";", "bool", "ShouldReplace", "=", "(", "IsInside", "&&", "ReplaceInside", ")", "||", "(", "!", "IsInside", "&&", "ReplaceOutside", ")", "||", "(", "IncludeLoopPHI", "&&", "IsLoopPHI", ")", ";", "if", "(", "ShouldReplace", ")", "{", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "NewRegister", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "PrintReg", "(", "NewRegister", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "<<", "<STR_LIT>", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "else", "{"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "PrintReg", "(", "Register", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "<<", "<STR_LIT>", "<<", "PrintReg", "(", "NewRegister", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "<<", "<STR_LIT>", ")", ";"], "File": "AMDGPUMachineCFGStructurizer15", "Func": "replaceRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19898, "Length": 243, "Cover_Rate": 0.616751269035533, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineSDNode", "::", "mmo_iterator", "MemOp", "=", "MF", "->", "allocateMemRefsArray", "(", "<NUM_LIT>", ")", ";", "MemOp", "[", "<NUM_LIT>", "]", "=", "cast", "<", "MemSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", ";"], "ground_truth": ["cast", "<", "MachineSDNode", ">", "(", "Result", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "<NUM_LIT>", ")", ";"], "File": "PPCISelDAGToDAG (2)2", "Func": "transferMemOperands", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19899, "Length": 46, "Cover_Rate": 0.7540983606557377, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MCID", ".", "mayLoad", "(", ")", "||", "!", "MI", "->", "hasOneMemOperand", "(", ")", ")", "return", "<STR_LIT>", ";", "const", "MachineOperand", "*", "Segment", "=", "getNamedOperand", "(", "*", "MI", ",", "<STR_LIT>", "::", "segment", ")", ";", "if", "(", "!", "Segment", "||", "Segment", "->", "getImm", "(", ")", "!=", "<STR_LIT>", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["int", "AddressIdx", "=", "<STR_LIT>", "(", "MI", "->", "getOpcode", "(", ")", ",", "<STR_LIT>", "::", "address", ")", ";"], "File": "HSAILInstrInfo", "Func": "isLoadFromStackSlot", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19900, "Length": 66, "Cover_Rate": 0.4125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "ok", "=", "frv_assemble_integer", "(", "symbol", ",", "POINTER_SIZE", "/", "BITS_PER_UNIT", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "ok", ")", ";"], "ground_truth": ["return", ";"], "File": "frv", "Func": "frv_asm_out_destructor", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 19901, "Length": 21, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "NewOp", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "COPY_TO_REGCLASS", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ",", "RC", ")", ",", "<NUM_LIT>", ")", ";", "OutOps", ".", "push_back", "(", "NewOp", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "PPCISelDAGToDAG5", "Func": "SelectInlineAsmMemoryOperand", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19902, "Length": 43, "Cover_Rate": 0.3944954128440367, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "cum", "->", "arg_count", "[", "SH_ARG_INT", "]", "<", "NPARM_REGS", "(", "SImode", ")", "&&", "(", "!", "named", "||", "GET_SH_ARG_CLASS", "(", "mode", ")", "==", "SH_ARG_INT", "||", "(", "GET_SH_ARG_CLASS", "(", "mode", ")", "==", "SH_ARG_FLOAT", "&&", "cum", "->", "arg_count", "[", "SH_ARG_FLOAT", "]", ">=", "NPARM_REGS", "(", "SFmode", ")", ")", ")", "&&", "size", ">", "<NUM_LIT>", "&&", "!", "SHCOMPACT_FORCE_ON_STACK", "(", "mode", ",", "type", ")", "&&", "!", "SH5_WOULD_BE_PARTIAL_NREGS", "(", "*", "cum", ",", "mode", ",", "type", ",", "named", ")", ")", "return", "size", ";"], "ground_truth": ["else", "return", "<NUM_LIT>", ";"], "File": "sh4", "Func": "shcompact_byref", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19903, "Length": 79, "Cover_Rate": 0.6475409836065574, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "OpIdx", "==", "-", "<NUM_LIT>", ")", "break", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "usesConstantBus", "(", "MRI", ",", "MO", ")", ")", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "if", "(", "MO", ".", "getReg", "(", ")", "!=", "SGPRUsed", ")", "++", "ConstantBusCount", ";", "SGPRUsed", "=", "MO", ".", "getReg", "(", ")", ";", "}", "else", "{", "++", "ConstantBusCount", ";", "}", "}", "}", "if", "(", "ConstantBusCount", ">", "<NUM_LIT>", ")", "{", "ErrInfo", "=", "<STR_LIT>", ";", "return", "false", ";", "}", "}", "if", "(", "Src1Idx", "!=", "-", "<NUM_LIT>", "&&", "(", "isVOP2", "(", "Opcode", ")", "||", "isVOPC", "(", "Opcode", ")", ")", ")", "{", "const", "MachineOperand", "&", "Src1", "=", "MI", "->", "getOperand", "(", "Src1Idx", ")", ";", "if", "(", "Src1", ".", "isImm", "(", ")", ")", "{", "ErrInfo", "=", "<STR_LIT>", ";", "return", "false", ";", "}", "}", "if", "(", "isVOP3", "(", "Opcode", ")", ")", "{", "if", "(", "Src0Idx", "!=", "-", "<NUM_LIT>", "&&", "isLiteralConstant", "(", "MI", "->", "getOperand", "(", "Src0Idx", ")", ")", ")", "{", "ErrInfo", "=", "<STR_LIT>", ";", "return", "false", ";", "}", "if", "(", "Src1Idx", "!=", "-", "<NUM_LIT>", "&&", "isLiteralConstant", "(", "MI", "->", "getOperand", "(", "Src1Idx", ")", ")", ")", "{", "ErrInfo", "=", "<STR_LIT>", ";", "return", "false", ";", "}", "if", "(", "Src2Idx", "!=", "-", "<NUM_LIT>", "&&", "isLiteralConstant", "(", "MI", "->", "getOperand", "(", "Src2Idx", ")", ")", ")", "{", "ErrInfo", "=", "<STR_LIT>", ";", "return", "false", ";", "}", "}", "if", "(", "Desc", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "V_DIV_SCALE_F32", "||", "Desc", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "V_DIV_SCALE_F64", ")", "{", "const", "MachineOperand", "&", "Src0", "=", "MI", "->", "getOperand", "(", "Src0Idx", ")", ";", "const", "MachineOperand", "&", "Src1", "=", "MI", "->", "getOperand", "(", "Src1Idx", ")", ";", "const", "MachineOperand", "&", "Src2", "=", "MI", "->", "getOperand", "(", "Src2Idx", ")", ";", "if", "(", "Src0", ".", "isReg", "(", ")", "&&", "Src1", ".", "isReg", "(", ")", "&&", "Src2", ".", "isReg", "(", ")", ")", "{", "if", "(", "!", "compareMachineOp", "(", "Src0", ",", "Src1", ")", "&&", "!", "compareMachineOp", "(", "Src0", ",", "Src2", ")", ")", "{", "ErrInfo", "=", "<STR_LIT>", ";", "return", "false", ";", "}", "}", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "SIInstrInfo119", "Func": "verifyInstruction", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19904, "Length": 336, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "mode", ",", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", "+", "<NUM_LIT>", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "mode", ",", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "break", ";", "case", "MEM", ":", "operands", "[", "<NUM_LIT>", "]", "=", "adjust_address", "(", "operands", "[", "<NUM_LIT>", "]", ",", "mode", ",", "GET_MODE_SIZE", "(", "mode", ")", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "adjust_address", "(", "operands", "[", "<NUM_LIT>", "]", ",", "mode", ",", "<NUM_LIT>", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";"], "ground_truth": ["}"], "File": "xtensa", "Func": "xtensa_split_operand_pair", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 19905, "Length": 89, "Cover_Rate": 0.3588709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MIB", ".", "addDef", "(", "PhysReg", ",", "RegState", "::", "Implicit", ")", ";", "MIRBuilder", ".", "buildCopy", "(", "ValVReg", ",", "PhysReg", ")", ";"], "ground_truth": ["}"], "File": "X86CallLowering5", "Func": "assignValueToReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19906, "Length": 21, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterMCAsmInfo", "<", "<ISA_LIT>MCAsmInfo", ">", "X", "(", "The<ISA_LIT>Target", ")", ";", "TargetRegistry", "::", "RegisterMCCodeGenInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCCodeGenInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCSubtargetInfo", ")", ";"], "File": "TLCS900MCTargetDesc", "Func": "LLVMInitializeTLCS900TargetMC", "Target": "TLCS900", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19907, "Length": 45, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmulxh_f16", "(", "float16_t", "__a", ",", "float16_t", "__b", ")", "{"], "ground_truth": ["return", "__builtin_aarch64_fmulxhf", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "fp16_vmulxh_f16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19908, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "SP", ")", ";", "return", "slice", "(", "SP", "->", "ITState", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "GetITCond", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19909, "Length": 18, "Cover_Rate": 0.782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "return", "!", "G", "->", "getGlobal", "(", ")", "->", "isDeclaration", "(", ")", "&&", "!", "G", "->", "getGlobal", "(", ")", "->", "isWeakForLinker", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "PPCISelLowering (2)", "Func": "isLocalCall", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19910, "Length": 40, "Cover_Rate": 0.7843137254901961, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "SL", "(", "N", ")", ";", "uint64_t", "CVal", "=", "Val", ".", "getZExtValue", "(", ")", ";", "SDValue", "Vec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "DAG", ".", "getConstant", "(", "Lo_32", "(", "CVal", ")", ",", "SL", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "Hi_32", "(", "CVal", ")", ",", "SL", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "DestVT", ",", "Vec", ")", ";", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "if", "(", "DCI", ".", "getDAGCombineLevel", "(", ")", "<", "AfterLegalizeDAG", ")", "break", ";", "return", "performShlCombine", "(", "N", ",", "DCI", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "if", "(", "DCI", ".", "getDAGCombineLevel", "(", ")", "<", "AfterLegalizeDAG", ")", "break", ";", "return", "performSrlCombine", "(", "N", ",", "DCI", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "if", "(", "DCI", ".", "getDAGCombineLevel", "(", ")", "<", "AfterLegalizeDAG", ")", "break", ";", "return", "performSraCombine", "(", "N", ",", "DCI", ")", ";", "}", "case", "<STR_LIT>", ":", "return", "performTruncateCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performMulCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performMulhsCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performMulhuCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "SDValue", "V", "=", "simplifyI24", "(", "N", ",", "DCI", ")", ")", "return", "V", ";", "return", "SDValue", "(", ")", ";", "}", "case", "<STR_LIT>", ":", "return", "performSelectCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performFNegCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performFAbsCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "assert", "(", "!", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "isVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "ConstantSDNode", "*", "Width", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Width", ")", "break", ";", "uint32_t", "WidthVal", "=", "Width", "->", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ";", "if", "(", "WidthVal", "==", "<NUM_LIT>", ")", "return", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "ConstantSDNode", "*", "Offset", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Offset", ")", "break", ";", "SDValue", "BitsFrom", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "uint32_t", "OffsetVal", "=", "Offset", "->", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ";", "bool", "Signed", "=", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "if", "(", "OffsetVal", "==", "<NUM_LIT>", ")", "{", "unsigned", "SignBits", "=", "Signed", "?", "(", "<NUM_LIT>", "-", "WidthVal", "+", "<NUM_LIT>", ")", ":", "(", "<NUM_LIT>", "-", "WidthVal", ")", ";", "unsigned", "OpSignBits", "=", "DAG", ".", "ComputeNumSignBits", "(", "BitsFrom", ")", ";", "if", "(", "OpSignBits", ">=", "SignBits", ")", "return", "BitsFrom", ";", "EVT", "SmallVT", "=", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "WidthVal", ")", ";", "if", "(", "Signed", ")", "{"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "BitsFrom", ",", "DAG", ".", "getValueType", "(", "SmallVT", ")", ")", ";"], "File": "AMDGPUISelLowering11", "Func": "PerformDAGCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19911, "Length": 482, "Cover_Rate": 0.39186991869918697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const_ix86_first_cycle_multipass_data_t", "prev_data", "=", "ix86_first_cycle_multipass_data", ";", "data", "->", "ifetch_block_len", "=", "prev_data", "->", "ifetch_block_len", ";", "data", "->", "ifetch_block_n_insns", "=", "prev_data", "->", "ifetch_block_n_insns", ";"], "ground_truth": ["core2i7_first_cycle_multipass_filter_ready_try", "(", "data", ",", "ready_try", ",", "n_ready", ",", "first_cycle_insn_p", ")", ";"], "File": "i3864", "Func": "core2i7_first_cycle_multipass_begin", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19912, "Length": 32, "Cover_Rate": 0.5245901639344263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MBB", ".", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "getBlockExitStateName", "(", "CurState", ")", "<<", "'\\n'", ")", ";", "if", "(", "CurState", "==", "EXITS_DIRTY", ")", "for", "(", "MachineBasicBlock", "::", "succ_iterator", "SI", "=", "MBB", ".", "succ_begin", "(", ")", ",", "SE", "=", "MBB", ".", "succ_end", "(", ")", ";", "SI", "!=", "SE", ";", "++", "SI", ")", "addDirtySuccessor", "(", "*", "*", "SI", ")", ";", "BlockStates", "[", "MBB", ".", "getNumber", "(", ")", "]", ".", "ExitState", "=", "CurState", ";"], "ground_truth": ["}"], "File": "X86VZeroUpper12", "Func": "processBasicBlock", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19913, "Length": 80, "Cover_Rate": 0.31746031746031744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", "->", "isFlavorIntel", "(", ")", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>IntelAsmPrinter", "(", "o", ",", "tm", ",", "tm", ".", "getTargetAsmInfo", "(", ")", ",", "fast", ")", ";"], "File": "X86AsmPrinter69", "Func": "createX86CodePrinterPass", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19914, "Length": 26, "Cover_Rate": 0.32098765432098764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "if", "(", "!", "ContainsFPCode", ")", "{", "const", "BasicBlock", "*", "LLVMBB", "=", "MBB", "->", "getBasicBlock", "(", ")", ";", "const", "PHINode", "*", "PN", ";", "for", "(", "succ_const_iterator", "SI", "=", "succ_begin", "(", "LLVMBB", ")", ",", "E", "=", "succ_end", "(", "LLVMBB", ")", ";", "!", "ContainsFPCode", "&&", "SI", "!=", "E", ";", "++", "SI", ")", "{", "for", "(", "BasicBlock", "::", "const_iterator", "II", "=", "SI", "->", "begin", "(", ")", ";", "(", "PN", "=", "dyn_cast", "<", "PHINode", ">", "(", "II", ")", ")", ";", "++", "II", ")", "{", "if", "(", "PN", "->", "getType", "(", ")", "==", "Type", "::", "get<ISA_LIT>_FP80Ty", "(", "LLVMBB", "->", "getContext", "(", ")", ")", "||", "(", "!", "Subtarget", ".", "hasSSE1", "(", ")", "&&", "PN", "->", "getType", "(", ")", "->", "isFloatingPoint", "(", ")", ")", "||", "(", "!", "Subtarget", ".", "hasSSE2", "(", ")", "&&", "PN", "->", "getType", "(", ")", "==", "Type", "::", "getDoubleTy", "(", "LLVMBB", "->", "getContext", "(", ")", ")", ")", ")", "{", "ContainsFPCode", "=", "true", ";", "break", ";", "}", "}", "}", "}", "if", "(", "ContainsFPCode", ")", "{", "BuildMI", "(", "*", "MBB", ",", "MBBI", "->", "getFirstTerminator", "(", ")", ",", "DebugLoc", "::", "getUnknownLoc", "(", ")", ",", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "++", "NumFPKill", ";", "Changed", "=", "true", ";", "}"], "ground_truth": ["}"], "File": "X86FloatingPointRegKill1", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19915, "Length": 203, "Cover_Rate": 0.3704379562043796, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Desc", ".", "isCommutable", "(", ")", ")", "return", "false", ";", "unsigned", "Opc", "=", "Desc", ".", "getOpcode", "(", ")", ";", "int", "Src0Idx", "=", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "src0", ")", ";", "if", "(", "Src0Idx", "==", "-", "<NUM_LIT>", ")", "return", "false", ";", "int", "Src1Idx", "=", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "src1", ")", ";", "if", "(", "Src1Idx", "==", "-", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["return", "fixCommutedOpIndices", "(", "SrcOpIdx0", ",", "SrcOpIdx1", ",", "Src0Idx", ",", "Src1Idx", ")", ";"], "File": "SIInstrInfo1", "Func": "findCommutedOpIndices", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19916, "Length": 77, "Cover_Rate": 0.7403846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{", "default", ":", "break", ";", "case", "'r'", ":", "return", "C_RegisterClass", ";", "}", "}", "return", "TargetLowering", "::", "getConstraintType", "(", "Constraint", ")", ";"], "ground_truth": ["}"], "File": "AAPISelLowering", "Func": "getConstraintType", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19917, "Length": 29, "Cover_Rate": 0.5576923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "SrcVec", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "SrcVecVT", "=", "SrcVec", ".", "getValueType", "(", ")", ";", "APInt", "UndefElts", ";", "SmallVector", "<", "APInt", ",", "<NUM_LIT>", ">", "EltBits", ";", "if", "(", "VT", "==", "SrcVecVT", ".", "getScalarType", "(", ")", "&&", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "isOnlyUserOf", "(", "SrcVec", ".", "getNode", "(", ")", ")", "&&", "getTargetConstantBitsFromNode", "(", "BitMask", ",", "<NUM_LIT>", ",", "UndefElts", ",", "EltBits", ")", "&&", "llvm", "::", "all_of", "(", "EltBits", ",", "[", "]", "(", "APInt", "M", ")", "{", "return", "M", ".", "isNullValue", "(", ")", "||", "M", ".", "isAllOnesValue", "(", ")", ";", "}", ")", ")", "{", "unsigned", "NumElts", "=", "SrcVecVT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "Scale", "=", "SrcVecVT", ".", "getScalarSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "unsigned", "Idx", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ShuffleMask", "(", "NumElts", "*", "Scale", ",", "SM_SentinelUndef", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "Scale", ";", "++", "i", ")", "{", "if", "(", "UndefElts", "[", "i", "]", ")", "continue", ";", "int", "VecIdx", "=", "Scale", "*", "Idx", "+", "i", ";", "ShuffleMask", "[", "VecIdx", "]", "=", "EltBits", "[", "i", "]", ".", "isNullValue", "(", ")", "?", "SM_SentinelZero", ":", "VecIdx", ";", "}"], "ground_truth": ["if", "(", "SDValue", "Shuffle", "=", "combine<ISA_LIT>ShufflesRecursively", "(", "{", "SrcVec", "}", ",", "<NUM_LIT>", ",", "SrcVec", ",", "ShuffleMask", ",", "{", "}", ",", "<NUM_LIT>", ",", "false", ",", "DAG", ",", "Subtarget", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "Shuffle", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "X86ISelLowering111", "Func": "combineAnd", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19918, "Length": 262, "Cover_Rate": 0.3385012919896641, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "processFunctionBeforeCalleeSavedScan", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "TFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "MFI", "->", "adjustsStack", "(", ")", ")", "{", "TFI", "->", "setRAStackOffset", "(", "<NUM_LIT>", ")", ";", "MFI", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ")", ";", "}", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "TFI", "->", "setFPStackOffset", "(", "<NUM_LIT>", ")", ";", "MFI", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "TeeRISCFrameLowering", "Func": "processFunctionBeforeCalleeSavedScan", "Target": "TeeRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19919, "Length": 90, "Cover_Rate": 0.9574468085106383, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "MulImm", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", ")", "->", "getSExtValue", "(", ")", ";", "if", "(", "(", "MulImm", "%", "std", "::", "abs", "(", "Scale", ")", ")", "==", "<NUM_LIT>", ")", "{"], "ground_truth": ["int64_t", "RDVLImm", "=", "MulImm", "/", "Scale", ";"], "File": "AArch64ISelDAGToDAG1", "Func": "SelectRDVLImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19920, "Length": 38, "Cover_Rate": 0.35514018691588783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "__SGX_EMODPE", ":", "__enclu_bc", "(", "__L", ",", "__D", "[", "<NUM_LIT>", "]", ",", "__D", "[", "<NUM_LIT>", "]", ",", "__R", ")", ";", "break", ";", "case", "__SGX_EENTER", ":", "__enclu_eenter", "(", "__L", ",", "__D", "[", "<NUM_LIT>", "]", ",", "__D", "[", "<NUM_LIT>", "]", ",", "__R", ")", ";", "break", ";", "case", "__SGX_EEXIT", ":", "__enclu_eexit", "(", "__L", ",", "__D", "[", "<NUM_LIT>", "]", ",", "__D", "[", "<NUM_LIT>", "]", ",", "__R", ")", ";", "break", ";", "default", ":", "return", "-", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "sgxintrin4", "Func": "_enclu_u32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19921, "Length": 73, "Cover_Rate": 0.3201754385964912, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getMaxCallFrameSize", "(", ")", "const", "{"], "ground_truth": ["return", "MaxCallFrameSize", ";"], "File": "LC3bMachineFunction", "Func": "getMaxCallFrameSize", "Target": "LC3b", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19922, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "__m128", ")", "vec_cmpgt", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ")", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin", "Func": "_mm_cmpgt_ps", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19923, "Length": 20, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MF", "&&", "<STR_LIT>", ")", ";", "if", "(", "MF", "->", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ")", "return", "CSR_<ISA_LIT>_NoRegs_SaveList", ";", "if", "(", "MF", "->", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "AnyReg", ")", "return", "CSR_<ISA_LIT>_AllRegs_SaveList", ";", "else", "if", "(", "isSVEFunction", "(", "*", "MF", ")", ")", "return", "CSR_<ISA_LIT>_SVE_AAPCS_SaveList", ";"], "ground_truth": ["if", "(", "MF", "->", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "CXX_FAST_TLS", ")", "return", "MF", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", "->", "isSplitCSR", "(", ")", "?", "CSR_<ISA_LIT>_CXX_TLS_Darwin_PE_SaveList", ":"], "File": "AArch64RegisterInfo41", "Func": "getCalleeSavedRegs", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19924, "Length": 89, "Cover_Rate": 0.5297619047619048, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "u", "=", "Imm", "|", "(", "Imm", "<<", "<NUM_LIT>", ")", ";", "if", "(", "Vs", "==", "u", ")", "return", "(", "(", "(", "Vs", "==", "V", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "Imm", ";"], "ground_truth": ["if", "(", "Vs", "==", "(", "u", "|", "(", "u", "<<", "<NUM_LIT>", ")", ")", ")", "return", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "|", "Imm", ";"], "File": "ARMAddressingModes11", "Func": "getT2SOImmValSplatVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19925, "Length": 58, "Cover_Rate": 0.5043478260869565, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isLP64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "X86FrameLowering (2)2", "Func": "getADDrrOpcode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19926, "Length": 8, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "CombineOpcode", "=", "N", ".", "getOpcode", "(", ")", ";", "SDValue", "V", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "for", "(", ";", "V", ".", "hasOneUse", "(", ")", ";", "V", "=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "{", "switch", "(", "V", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "continue", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "V", ".", "getOpcode", "(", ")", "==", "CombineOpcode", ")", "break", ";", "continue", ";", "case", "<STR_LIT>", ":", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "VMask", "=", "getPSHUFShuffleMask", "(", "V", ")", ";", "int", "DOffset", "=", "CombineOpcode", "==", "<STR_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "!", "(", "(", "VMask", "[", "DOffset", "+", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "&&", "VMask", "[", "DOffset", "+", "<NUM_LIT>", "]", "<", "<NUM_LIT>", ")", "||", "(", "VMask", "[", "DOffset", "+", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", "&&", "VMask", "[", "DOffset", "+", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "Mask", "[", "i", "]", "=", "<NUM_LIT>", "*", "(", "VMask", "[", "DOffset", "+", "Mask", "[", "i", "]", "/", "<NUM_LIT>", "]", "%", "<NUM_LIT>", ")", "+", "Mask", "[", "i", "]", "%", "<NUM_LIT>", ";", "CombineOpcode", "=", "VMask", "[", "DOffset", "+", "Mask", "[", "<NUM_LIT>", "]", "/", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "continue", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)", "Func": "combineRedundantHalfShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19927, "Length": 220, "Cover_Rate": 0.541871921182266, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addRequired", "<", "AAResultsWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "addPreserved", "<", "MachineDominatorTree", ">", "(", ")", ";"], "File": "PatmosPostRAScheduler1", "Func": "getAnalysisUsage", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 19928, "Length": 36, "Cover_Rate": 0.4675324675324675, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";"], "ground_truth": ["const", "MachineModuleInfo", "&", "MMI", "=", "MF", ".", "getMMI", "(", ")", ";"], "File": "X86FrameLowering113", "Func": "hasFP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19929, "Length": 34, "Cover_Rate": 0.3695652173913043, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "CCMask", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "StoreOpcode", "=", "TII", "->", "getOpcodeForOffset", "(", "StoreOpcode", ",", "Disp", ")", ";", "MachineMemOperand", "*", "MMO", "=", "nullptr", ";", "for", "(", "auto", "*", "I", ":", "MI", ".", "memoperands", "(", ")", ")", "if", "(", "I", "->", "isStore", "(", ")", ")", "{", "MMO", "=", "I", ";", "break", ";", "}", "if", "(", "STOCOpcode", "&&", "!", "IndexReg", "&&", "Subtarget", ".", "hasLoadStoreOnCond", "(", ")", ")", "{", "if", "(", "Invert", ")", "CCMask", "^=", "CCValid", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "STOCOpcode", ")", ")", ".", "addReg", "(", "SrcReg", ")", ".", "add", "(", "Base", ")", ".", "addImm", "(", "Disp", ")", ".", "addImm", "(", "CCValid", ")", ".", "addImm", "(", "CCMask", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "MBB", ";", "}", "if", "(", "!", "Invert", ")", "CCMask", "^=", "CCValid", ";"], "ground_truth": ["MachineBasicBlock", "*", "StartMBB", "=", "MBB", ";"], "File": "SystemZISelLowering (2)2", "Func": "emitCondStore", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19930, "Length": 162, "Cover_Rate": 0.36404494382022473, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "fold_compare_helper", "(", "gimple_stmt_iterator", "*", "gsi", ",", "tree_code", "code", ",", "gimple", "*", "stmt", ")", "{", "tree", "arg0", "=", "gimple_call_arg", "(", "stmt", ",", "<NUM_LIT>", ")", ";", "tree", "arg1", "=", "gimple_call_arg", "(", "stmt", ",", "<NUM_LIT>", ")", ";", "tree", "lhs", "=", "gimple_call_lhs", "(", "stmt", ")", ";", "tree", "cmp", "=", "fold_build_vec_cmp", "(", "code", ",", "TREE_TYPE", "(", "lhs", ")", ",", "arg0", ",", "arg1", ",", "gsi", ")", ";"], "ground_truth": ["gimple", "*", "g", "=", "gimple_build_assign", "(", "lhs", ",", "cmp", ")", ";"], "File": "rs6000-builtin", "Func": "fold_compare_helper", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19931, "Length": 74, "Cover_Rate": 0.7872340425531915, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", "&&", "(", "SrcReg", "==", "<STR_LIT>", "||", "SrcReg", "==", "<STR_LIT>", ")", ")", "{", "printf", "(", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";"], "File": "MandarinInstrInfo", "Func": "copyPhysReg", "Target": "Mandarin", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19932, "Length": 93, "Cover_Rate": 0.41150442477876104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vdupq_n_s16", "(", "int16_t", "__a", ")", "{", "return", "(", "int16x8_t", ")", "{", "__a", ",", "__a", ",", "__a", ",", "__a", ",", "__a", ",", "__a", ",", "__a", ",", "__a", "}", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vdupq_n_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19933, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printNegZeroOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmPrinter11", "Func": "printNegZeroOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19934, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Section", "(", "const", "StringRef", "&", "name", ",", "SectionKind", "K", ",", "const", "std", "::", "string", "&", "addr", ",", "int", "color", ")", ":", "MCSection", "(", "K", ")", ",", "Name", "(", "name", ")", ",", "Address", "(", "addr", ")", ",", "Color", "(", "color", ")", "{"], "ground_truth": ["}"], "File": "PIC16Section2", "Func": "PIC16Section", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19935, "Length": 42, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "ia64_soft_fp_init_libfuncs", "(", "void", ")", "{"], "ground_truth": ["}"], "File": "ia64", "Func": "ia64_soft_fp_init_libfuncs", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19936, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "SrcR", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcLo", "=", "HRI", ".", "getSubReg", "(", "SrcR", ",", "<STR_LIT>", ")", ";", "unsigned", "SrcHi", "=", "HRI", ".", "getSubReg", "(", "SrcR", ",", "<STR_LIT>", ")", ";", "bool", "IsKill", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "int", "FI", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "unsigned", "Size", "=", "HRI", ".", "getSpillSize", "(", "<STR_LIT>", ")", ";", "unsigned", "NeedAlign", "=", "HRI", ".", "getSpillAlignment", "(", "<STR_LIT>", ")", ";", "unsigned", "HasAlign", "=", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ";", "unsigned", "StoreOpc", ";", "if", "(", "LPR", ".", "contains", "(", "SrcLo", ")", ")", "{", "StoreOpc", "=", "NeedAlign", "<=", "HasAlign", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "B", ",", "It", ",", "DL", ",", "HII", ".", "get", "(", "StoreOpc", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcLo", ",", "getKillRegState", "(", "IsKill", ")", ")", ".", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";", "}", "if", "(", "LPR", ".", "contains", "(", "SrcHi", ")", ")", "{"], "ground_truth": ["StoreOpc", "=", "NeedAlign", "<=", "MinAlign", "(", "HasAlign", ",", "Size", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "HexagonFrameLowering50", "Func": "expandStoreVec2", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19937, "Length": 206, "Cover_Rate": 0.4618834080717489, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<NUM_LIT>", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ")", ";"], "File": "MipsDisassembler61", "Func": "DecodeMovePRegPair", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19938, "Length": 116, "Cover_Rate": 0.3682539682539683, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Expected", "<", "const", "D", "*", ">", "as", "(", ")", "const", "{", "if", "(", "descsz", "<", "sizeof", "(", "D", ")", ")", "{", "return", "make_error", "<", "StringError", ">", "(", "<STR_LIT>", ",", "object", "::", "object_error", "::", "parse_failed", ")", ";", "}", "return", "reinterpret_cast", "<", "const", "D", "*", ">", "(", "getDesc", "(", ")", ".", "data", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "CodeObject", "Func": "as", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19939, "Length": 55, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "Worklist", ";", "MachineFunction", "::", "iterator", "NextBB", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ";", "BI", "!=", "MF", ".", "end", "(", ")", ";", "BI", "=", "NextBB", ")", "{", "NextBB", "=", "std", "::", "next", "(", "BI", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "&", "*", "BI", ";", "MachineBasicBlock", "::", "iterator", "I", ",", "E", ",", "Next", ";", "E", "=", "MBB", "->", "end", "(", ")", ";", "for", "(", "I", "=", "MBB", "->", "begin", "(", ")", ";", "I", "!=", "E", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MI", "=", "*", "I", ";", "MachineBasicBlock", "*", "SplitMBB", "=", "MBB", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "SplitMBB", "=", "process", "(", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "InsertKillCleanups", ")", "Worklist", ".", "push_back", "(", "&", "MI", ")", ";", "else", "SplitMBB", "=", "process", "(", "MI", ")", ";", "break", ";", "default", ":"], "ground_truth": ["break", ";"], "File": "SILowerControlFlow11", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19940, "Length": 174, "Cover_Rate": 0.3824175824175824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getOpTypeArray", "(", "Ty", "->", "getArrayNumElements", "(", ")", ",", "El", ",", "MIRBuilder", ",", "EmitIR", ")", ";", "}", "if", "(", "auto", "SType", "=", "dyn_cast", "<", "StructType", ">", "(", "Ty", ")", ")", "{", "if", "(", "isOpenCLBuiltinType", "(", "SType", ")", ")", "return", "handleOpenCLBuiltin", "(", "SType", ",", "MIRBuilder", ",", "AccQual", ")", ";", "if", "(", "is<ISA_LIT>BuiltinType", "(", "SType", ")", ")", "return", "handle<ISA_LIT>Builtin", "(", "SType", ",", "MIRBuilder", ",", "AccQual", ")", ";", "if", "(", "SType", "->", "isOpaque", "(", ")", ")", "return", "getOpTypeOpaque", "(", "SType", ",", "MIRBuilder", ")", ";", "return", "getOpTypeStruct", "(", "SType", ",", "MIRBuilder", ",", "EmitIR", ")", ";", "}", "if", "(", "auto", "FType", "=", "dyn_cast", "<", "FunctionType", ">", "(", "Ty", ")", ")", "{", "<ISA_LIT>Type", "*", "RetTy", "=", "find<ISA_LIT>Type", "(", "FType", "->", "getReturnType", "(", ")", ",", "MIRBuilder", ")", ";", "SmallVector", "<", "<ISA_LIT>Type", "*", ",", "<NUM_LIT>", ">", "ParamTypes", ";", "for", "(", "const", "auto", "&", "t", ":", "FType", "->", "params", "(", ")", ")", "{", "ParamTypes", ".", "push_back", "(", "find<ISA_LIT>Type", "(", "t", ",", "MIRBuilder", ")", ")", ";", "}", "return", "getOpTypeFunction", "(", "RetTy", ",", "ParamTypes", ",", "MIRBuilder", ")", ";", "}", "if", "(", "auto", "PType", "=", "dyn_cast", "<", "PointerType", ">", "(", "Ty", ")", ")", "{", "<ISA_LIT>Type", "*", "SpvElementType", ";", "if", "(", "PType", "->", "isOpaque", "(", ")", ")", "{", "SpvElementType", "=", "getOrCreate<ISA_LIT>IntegerType", "(", "<NUM_LIT>", ",", "MIRBuilder", ")", ";", "}", "else", "{", "Type", "*", "ElemType", "=", "PType", "->", "getPointerElementType", "(", ")", ";", "if", "(", "auto", "SType", "=", "dyn_cast", "<", "StructType", ">", "(", "ElemType", ")", ")", "{", "if", "(", "isOpenCLBuiltinType", "(", "SType", ")", ")", "return", "handleOpenCLBuiltin", "(", "SType", ",", "MIRBuilder", ",", "AccQual", ")", ";", "if", "(", "is<ISA_LIT>BuiltinType", "(", "SType", ")", ")", "return", "handle<ISA_LIT>Builtin", "(", "SType", ",", "MIRBuilder", ",", "AccQual", ")", ";", "}", "SpvElementType", "=", "find<ISA_LIT>Type", "(", "ElemType", ",", "MIRBuilder", ",", "AQ", "::", "ReadWrite", ",", "EmitIR", ")", ";", "}", "auto", "SC", "=", "addressSpaceToStorageClass", "(", "PType", "->", "getAddressSpace", "(", ")", ")", ";", "if", "(", "SpvElementType", "==", "nullptr", ")", "{", "if", "(", "ForwardPointerTypes", ".", "find", "(", "Ty", ")", "==", "ForwardPointerTypes", ".", "end", "(", ")", ")", "ForwardPointerTypes", "[", "PType", "]", "=", "getOpTypeForwardPointer", "(", "SC", ",", "MIRBuilder", ")", ";"], "ground_truth": ["return", "ForwardPointerTypes", "[", "PType", "]", ";"], "File": "SPIRVGlobalRegistry1", "Func": "createSPIRVType", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19941, "Length": 334, "Cover_Rate": 0.526813880126183, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "reg_classes_intersect_p", "(", "from", ",", "CR_REGS", ")", ")", "cost", "+=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "if", "(", "reg_classes_intersect_p", "(", "to", ",", "CR_REGS", ")", ")", "cost", "+=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "if", "(", "from", "==", "MEM_REGS", "||", "to", "==", "MEM_REGS", ")", "cost", "+=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["else", "if", "(", "reg_classes_intersect_p", "(", "from", ",", "MEM_REGS", ")", "||", "reg_classes_intersect_p", "(", "to", ",", "MEM_REGS", ")", ")", "cost", "+=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";"], "File": "m32c3", "Func": "m32c_register_move_cost", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 19942, "Length": 73, "Cover_Rate": 0.3201754385964912, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Name", "=", "Lexer", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "Name", ";"], "ground_truth": ["}"], "File": "WebAssemblyAsmParser (2)", "Func": "expectIdent", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19943, "Length": 23, "Cover_Rate": 0.39655172413793105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_cmpeq_epi64_mask", "(", "__mmask8", "__U", ",", "__m512i", "__A", ",", "__m512i", "__B", ")", "{"], "ground_truth": ["return", "(", "__mmask8", ")", "__builtin_ia32_pcmpeqq512_mask", "(", "(", "__v8di", ")", "__A", ",", "(", "__v8di", ")", "__B", ",", "__U", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_cmpeq_epi64_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19944, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "OriginalArgWas<ISA_LIT>F128", "[", "ValNo", "]", ";"], "ground_truth": ["}"], "File": "PPCCCState", "Func": "WasOriginalArgPPCF128", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19945, "Length": 7, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "!", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "DAG", ".", "getMemcpy", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "<STR_LIT>", ")", ",", "Align", "(", "<NUM_LIT>", ")", ",", "false", ",", "true", ",", "false", ",", "false", ",", "MachinePointerInfo", "(", ")", ",", "MachinePointerInfo", "(", ")", ")", ";"], "File": "PPCISelLowering95", "Func": "LowerVACOPY", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19946, "Length": 76, "Cover_Rate": 0.8172043010752689, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_DIRECT_MOVE", "&&", "(", "(", "mode", "==", "SDmode", ")", "||", "(", "TARGET_POWERPC64", "&&", "size", "==", "<NUM_LIT>", ")", ")", "&&", "(", "(", "to_type", "==", "GPR_REG_TYPE", "&&", "from_type", "==", "VSX_REG_TYPE", ")", "||", "(", "to_type", "==", "VSX_REG_TYPE", "&&", "from_type", "==", "GPR_REG_TYPE", ")", ")", ")", "return", "true", ";", "else", "if", "(", "TARGET_MFPGPR", "&&", "TARGET_POWERPC64", "&&", "size", "==", "<NUM_LIT>", "&&", "(", "(", "to_type", "==", "GPR_REG_TYPE", "&&", "from_type", "==", "FPR_REG_TYPE", ")", "||", "(", "to_type", "==", "FPR_REG_TYPE", "&&", "from_type", "==", "GPR_REG_TYPE", ")", ")", ")", "return", "true", ";"], "ground_truth": ["else", "if", "(", "(", "size", "==", "<NUM_LIT>", "||", "(", "TARGET_POWERPC64", "&&", "size", "==", "<NUM_LIT>", ")", ")", "&&", "(", "(", "to_type", "==", "GPR_REG_TYPE", "&&", "from_type", "==", "SPR_REG_TYPE", ")", "||", "(", "to_type", "==", "SPR_REG_TYPE", "&&", "from_type", "==", "GPR_REG_TYPE", ")", ")", ")", "return", "true", ";"], "File": "rs60004", "Func": "rs6000_secondary_reload_simple_move", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19947, "Length": 123, "Cover_Rate": 0.803921568627451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GetElementPtrInst", "*", "UserG", "=", "cast", "<", "GetElementPtrInst", ">", "(", "*", "UI", ")", ";", "if", "(", "isHandledGepForm", "(", "UserG", ")", ")", "continue", ";", "}", "Us", ".", "insert", "(", "&", "UI", ".", "getUse", "(", ")", ")", ";", "}", "Nodes", ".", "push_back", "(", "N", ")", ";", "NodeOrder", ".", "special_insert_for_special_msvc", "(", "N", ")", ";", "NodeOrder", ".", "insert", "(", "N", ")", ";", "GepNode", "*", "PN", "=", "N", ";", "Type", "*", "PtrTy", "=", "cast", "<", "PointerType", ">", "(", "PtrOp", "->", "getType", "(", ")", ")", "->", "getElementType", "(", ")", ";", "for", "(", "User", "::", "op_iterator", "OI", "=", "GepI", "->", "idx_begin", "(", ")", "+", "<NUM_LIT>", ",", "OE", "=", "GepI", "->", "idx_end", "(", ")", ";", "OI", "!=", "OE", ";", "++", "OI", ")", "{", "Value", "*", "Op", "=", "*", "OI", ";", "GepNode", "*", "Nx", "=", "new", "(", "*", "Mem", ")", "GepNode", ";", "Nx", "->", "Parent", "=", "PN", ";", "Nx", "->", "Flags", "|=", "GepNode", "::", "Internal", ";", "Nx", "->", "PTy", "=", "PtrTy", ";", "Nx", "->", "Idx", "=", "Op", ";"], "ground_truth": ["Nodes", ".", "push_back", "(", "Nx", ")", ";"], "File": "HexagonCommonGEP1", "Func": "processGepInst", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19948, "Length": 165, "Cover_Rate": 0.4024390243902439, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "Size", "/", "<NUM_LIT>", ";", "i", ">", "<NUM_LIT>", ";", ")", "{", "unsigned", "Shift", "=", "--", "i", "*", "<NUM_LIT>", ";", "EmitShort", "(", "(", "Val", ">>", "Shift", ")", "&", "<NUM_LIT>", ",", "OS", ")", ";"], "ground_truth": ["}"], "File": "VideocoreMCCodeEmitter", "Func": "EmitInstruction", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19949, "Length": 37, "Cover_Rate": 0.6981132075471698, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int32x2_t", ")", "__builtin_neon_vsubhnv2di", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vsubhn_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19950, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "float", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cvtss_f32", "(", "__m128", "__A", ")", "{", "return", "(", "(", "__v4sf", ")", "__A", ")", "[", "<NUM_LIT>", "]", ";"], "ground_truth": ["}"], "File": "xmmintrin", "Func": "_mm_cvtss_f32", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19951, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "*", "c6x_alloc_sched_context", "(", "void", ")", "{"], "ground_truth": ["return", "xmalloc", "(", "sizeof", "(", "struct", "c6x_sched_context", ")", ")", ";"], "File": "c6x", "Func": "c6x_alloc_sched_context", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 19952, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "AsmPrinter", "::", "lowerConstant", "(", "CV", ")", ";"], "ground_truth": ["}"], "File": "JVMAsmPrinter", "Func": "lowerConstant", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19953, "Length": 9, "Cover_Rate": 0.4090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isa", "<", "ConstantPointerNull", ">", "(", "Op1", ")", ")", "Op1", "=", "Constant", "::", "getNullValue", "(", "TD", ".", "getIntPtrType", "(", "Op0", "->", "getContext", "(", ")", ")", ")", ";", "if", "(", "ConstantInt", "*", "Op1C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Op1", ")", ")", "{", "if", "(", "unsigned", "CompareImmOpc", "=", "<ISA_LIT>ChooseCmpImmediateOpcode", "(", "VT", ",", "Op1C", ")", ")", "{", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", ".", "get", "(", "CompareImmOpc", ")", ")", ".", "addReg", "(", "Op0Reg", ")", ".", "addImm", "(", "Op1C", "->", "getSExtValue", "(", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "X86FastISel117", "Func": "X86FastEmitCompare", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19954, "Length": 88, "Cover_Rate": 0.4756756756756757, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SchedModel", "(", "SM", ")", ",", "TotalPackets", "(", "<NUM_LIT>", ")", "{", "ResourcesModel", "=", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", "->", "CreateTargetScheduleState", "(", "*", "TM", ".", "getSubtargetImpl", "(", ")", ")", ";", "assert", "(", "ResourcesModel", "&&", "<STR_LIT>", ")", ";", "Packet", ".", "resize", "(", "SchedModel", "->", "getIssueWidth", "(", ")", ")", ";"], "ground_truth": ["Packet", ".", "clear", "(", ")", ";"], "File": "HexagonMachineScheduler15", "Func": "VLIWResourceModel", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19955, "Length": 56, "Cover_Rate": 0.7368421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["addExpr", "(", "Inst", ",", "getImm", "(", ")", ")", ";"], "File": "NyuziAsmParser", "Func": "addSImm14Operands", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19956, "Length": 18, "Cover_Rate": 0.5806451612903226, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128h", ")", "__builtin_ia32_vfmaddsh3_mask", "(", "(", "__v8hf", ")", "__W", ",", "(", "__v8hf", ")", "__A", ",", "(", "__v8hf", ")", "__B", ",", "(", "__mmask8", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm_mask_fmadd_sh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19957, "Length": 30, "Cover_Rate": 0.5172413793103449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "Block", ".", "getDivergent", "(", ")", "->", "MI", ")", ";", "return", "false", ";", "}", "SmallVectorImpl", "<", "PredicatedMI", ">", "&", "Insts", "=", "Block", ".", "getInsts", "(", ")", ";", "for", "(", "auto", "&", "PredMI", ":", "Insts", ")", "{", "if", "(", "PredMI", ".", "Predicates", ".", "count", "(", "VCTP", ")", "||", "isVCTP", "(", "PredMI", ".", "MI", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "PredMI", ".", "MI", "<<", "<STR_LIT>", ";", "for", "(", "auto", "*", "MI", ":", "PredMI", ".", "Predicates", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MI", ")", ";", "return", "false", ";", "}", "}", "if", "(", "!", "ValidateLiveOuts", "(", ")", ")", "return", "false", ";", "Register", "NumElements", "=", "VCTP", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "RDA", ".", "hasLocalDefBefore", "(", "VCTP", ",", "NumElements", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "MachineBasicBlock", "*", "InsertBB", "=", "StartInsertPt", "->", "getParent", "(", ")", ";", "if", "(", "!", "RDA", ".", "isReachingDefLiveOut", "(", "StartInsertPt", ",", "NumElements", ")", ")", "{", "if", "(", "auto", "*", "ElemDef", "=", "RDA", ".", "getLocalLiveOutMIDef", "(", "InsertBB", ",", "NumElements", ")", ")", "{", "if", "(", "RDA", ".", "isSafeToMoveForwards", "(", "ElemDef", ",", "StartInsertPt", ")", ")", "{", "ElemDef", "->", "removeFromParent", "(", ")", ";", "InsertBB", "->", "insert", "(", "MachineBasicBlock", "::", "iterator", "(", "StartInsertPt", ")", ",", "ElemDef", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "ElemDef", ")", ";", "}", "else", "if", "(", "RDA", ".", "isSafeToMoveBackwards", "(", "StartInsertPt", ",", "ElemDef", ")", ")", "{", "StartInsertPt", "->", "removeFromParent", "(", ")", ";", "InsertBB", "->", "insertAfter", "(", "MachineBasicBlock", "::", "iterator", "(", "ElemDef", ")", ",", "StartInsertPt", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "ElemDef", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "}", "}", "auto", "CannotProvideElements", "=", "[", "this", "]", "(", "MachineBasicBlock", "*", "MBB", ",", "Register", "NumElements", ")", "{", "if", "(", "RDA", ".", "hasLocalDefBefore", "(", "&", "MBB", "->", "back", "(", ")", ",", "NumElements", ")", ")", "return", "true", ";", "if", "(", "MBB", "->", "pred_size", "(", ")", ">", "<NUM_LIT>", ")", "return", "true", ";", "return", "false", ";", "}", ";", "MachineBasicBlock", "*", "MBB", "=", "MLI", ".", "findLoopPreheader", "(", "&", "ML", ",", "true", ")", ";", "if", "(", "!", "MBB", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "while", "(", "MBB", "!=", "InsertBB", ")", "{", "if", "(", "CannotProvideElements", "(", "MBB", ",", "NumElements", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "MBB", "=", "*", "MBB", "->", "pred_begin", "(", ")", ";", "}", "auto", "IsValidSub", "=", "[", "]", "(", "MachineInstr", "*", "MI", ",", "unsigned", "ExpectedVecWidth", ")", "{", "unsigned", "ImmOpIdx", "=", "<NUM_LIT>", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{"], "ground_truth": ["default", ":"], "File": "ARMLowOverheadLoops21", "Func": "ValidateTailPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19958, "Length": 457, "Cover_Rate": 0.6013157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "VariantKind", "getKind", "(", ")", "const", "{", "return", "Kind", ";"], "ground_truth": ["}"], "File": "SNESMCExpr", "Func": "getKind", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19959, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "dem", "==", "*", "m_vector_manager", "->", "vector_exprs", "[", "i", "]", ")", ";", "insn_info", "*", "insn", "=", "dem", ".", "get_insn", "(", ")", ";", "gcc_assert", "(", "insn", "&&", "insn", "->", "rtl", "(", ")", ")", ";", "rtx_insn", "*", "rinsn", ";", "if", "(", "vector_config_insn_p", "(", "insn", "->", "rtl", "(", ")", ")", ")", "{", "m_vector_manager", "->", "to_delete_vsetvls", ".", "add", "(", "insn", "->", "rtl", "(", ")", ")", ";", "continue", ";", "}", "gcc_assert", "(", "has_vtype_op", "(", "insn", "->", "rtl", "(", ")", ")", ")", ";", "rinsn", "=", "PREV_INSN", "(", "insn", "->", "rtl", "(", ")", ")", ";", "gcc_assert", "(", "vector_config_insn_p", "(", "PREV_INSN", "(", "insn", "->", "rtl", "(", ")", ")", ")", ")", ";", "eliminate_insn", "(", "rinsn", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "riscv-vsetvl", "Func": "cleanup_vsetvls", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19960, "Length": 112, "Cover_Rate": 0.47863247863247865, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isRegListWithAPSR", "(", ")", "const", "{", "return", "Kind", "==", "k_RegisterListWithAPSR", "||", "Kind", "==", "k_RegisterList", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "isRegListWithAPSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19961, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "sched_verbose", ")", "fprintf", "(", "dump", ",", "<STR_LIT>", ")", ";", "if", "(", "reload_completed", "&&", "rs6000_sched_groups", ")", "{", "if", "(", "sel_sched_p", "(", ")", ")", "return", ";", "if", "(", "rs6000_sched_insert_nops", "==", "sched_finish_none", ")", "return", ";", "if", "(", "rs6000_sched_insert_nops", "==", "sched_finish_pad_groups", ")", "n_groups", "=", "pad_groups", "(", "dump", ",", "sched_verbose", ",", "current_sched_info", "->", "prev_head", ",", "current_sched_info", "->", "next_tail", ")", ";"], "ground_truth": ["else", "n_groups", "=", "redefine_groups", "(", "dump", ",", "sched_verbose", ",", "current_sched_info", "->", "prev_head", ",", "current_sched_info", "->", "next_tail", ")", ";"], "File": "rs6000", "Func": "rs6000_sched_finish", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19962, "Length": 75, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Kind", "==", "k_CondCode", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "CondCode", ".", "Code", ";"], "File": "AArch64AsmParser13", "Func": "getCondCode", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19963, "Length": 14, "Cover_Rate": 0.6086956521739131, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "riscv_get_arg_info", "(", "&", "info", ",", "cum", ",", "arg", ".", "mode", ",", "arg", ".", "type", ",", "arg", ".", "named", ",", "false", ")", ";", "if", "(", "info", ".", "num_fprs", ")", "return", "false", ";", "}"], "ground_truth": ["return", "!", "IN_RANGE", "(", "size", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "*", "UNITS_PER_WORD", ")", ";"], "File": "riscv1", "Func": "riscv_pass_by_reference", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19964, "Length": 45, "Cover_Rate": 0.4838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "ConstantSDNode", "*", "ND", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ";", "APInt", "C", "(", "SVTBits", ",", "ND", "->", "getAPIntValue", "(", ")", ".", "getZExtValue", "(", ")", ")", ";", "uint64_t", "ShAmt", "=", "C", ".", "getZExtValue", "(", ")", ";", "if", "(", "ShAmt", ">=", "SVTBits", ")", "{", "Elts", ".", "push_back", "(", "DAG", ".", "getUNDEF", "(", "SVT", ")", ")", ";", "continue", ";", "}", "Elts", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "One", ".", "shl", "(", "ShAmt", ")", ",", "dl", ",", "SVT", ")", ")", ";", "}", "return", "DAG", ".", "getBuildVector", "(", "VT", ",", "dl", ",", "Elts", ")", ";", "}", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "Amt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Amt", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ")", ";", "Amt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Amt", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ")", ";"], "ground_truth": ["Amt", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Amt", ")", ";"], "File": "X86ISelLowering74", "Func": "convertShiftLeftToScale", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19965, "Length": 165, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "cfun", "->", "machine", "->", "interrupt_handler_p", "&&", "!", "df_regs_ever_live_p", "(", "regno", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "mips", "Func": "mips_hard_regno_scratch_ok", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19966, "Length": 20, "Cover_Rate": 0.6896551724137931, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ")", ";", "if", "(", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ")", ";", "if", "(", "SDValue", "Shift", "=", "lowerVectorShuffleAsShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "SDValue", "Rotate", "=", "lowerVectorShuffleAsByteRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "isSingleInputShuffleMask", "(", "Mask", ")", ")", "{", "if", "(", "is128BitLaneCrossingShuffleMask", "(", "<STR_LIT>", ",", "Mask", ")", ")", "return", "lowerVectorShuffleAsLanePermuteAndBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ";", "SDValue", "PSHUFBMask", "[", "<NUM_LIT>", "]", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "PSHUFBMask", "[", "i", "]", "=", "Mask", "[", "i", "]", "<", "<NUM_LIT>", "?", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ":", "DAG", ".", "getConstant", "(", "Mask", "[", "i", "]", "<", "<NUM_LIT>", "?", "Mask", "[", "i", "]", ":", "Mask", "[", "i", "]", "-", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "PSHUFBMask", ")", ")", ";", "}", "if", "(", "SDValue", "Result", "=", "lowerVectorShuffleByMerging128BitLanes", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Result", ";"], "ground_truth": ["return", "lowerVectorShuffleAsSplitOrBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ";"], "File": "X86ISelLowering1", "Func": "lowerV32I8VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19967, "Length": 392, "Cover_Rate": 0.6302250803858521, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "KillsOp0", "=", "MI", ".", "killsRegister", "(", "<STR_LIT>", "+", "Op0", ")", ";", "bool", "KillsOp1", "=", "MI", ".", "killsRegister", "(", "<STR_LIT>", "+", "Op1", ")", ";", "moveToTop", "(", "Op0", ",", "I", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "getSTReg", "(", "Op1", ")", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsRenamable", "(", "false", ")", ";", "MI", ".", "RemoveOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["MI", ".", "setDesc", "(", "TII", "->", "get", "(", "getConcreteOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", ")", ";"], "File": "X86FloatingPoint67", "Func": "handleCompareFP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19968, "Length": 84, "Cover_Rate": 0.4077669902912621, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "addSCCDefUsersToVALUWorklist", "(", "MachineOperand", "&", "Op", ",", "MachineInstr", "&", "SCCDefInst", ",", "SetVectorType", "&", "Worklist", ")", "const", "{", "assert", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "getReg", "(", ")", "==", "<STR_LIT>", "&&", "Op", ".", "isDef", "(", ")", "&&", "!", "Op", ".", "isDead", "(", ")", "&&", "Op", ".", "getParent", "(", ")", "==", "&", "SCCDefInst", ")", ";", "for", "(", "MachineInstr", "&", "MI", ":"], "ground_truth": ["make_range", "(", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "SCCDefInst", ")", ")", ",", "SCCDefInst", ".", "getParent", "(", ")", "->", "end", "(", ")", ")", ")", "{"], "File": "SIInstrInfo110", "Func": "addSCCDefUsersToVALUWorklist", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19969, "Length": 90, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Rd", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Rd", "|=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "unsigned", "size", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "align", "=", "<NUM_LIT>", ";", "unsigned", "index", "=", "<NUM_LIT>", ";", "switch", "(", "size", ")", "{", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "<NUM_LIT>", ":", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "align", "=", "<NUM_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "switch", "(", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "case", "<NUM_LIT>", ":", "align", "=", "<NUM_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "align", "=", "<NUM_LIT>", ";", "break", ";", "default", ":"], "ground_truth": ["return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler", "Func": "DecodeVST1LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19970, "Length": 236, "Cover_Rate": 0.5605700712589073, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "<ISA_LIT>TargetLowering", "::", "emitEHSjLjLongJmp", "(", "MachineInstr", "*", "MI", ",", "MachineBasicBlock", "*", "MBB", ")", "const", "{", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MachineInstr", "::", "mmo_iterator", "MMOBegin", "=", "MI", "->", "memoperands_begin", "(", ")", ";", "MachineInstr", "::", "mmo_iterator", "MMOEnd", "=", "MI", "->", "memoperands_end", "(", ")", ";", "MVT", "PVT", "=", "getPointerTy", "(", "MF", "->", "getDataLayout", "(", ")", ")", ";", "assert", "(", "(", "PVT", "==", "<STR_LIT>", "||", "PVT", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "(", "PVT", "==", "<STR_LIT>", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "unsigned", "Tmp", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "const", "<ISA_LIT>RegisterInfo", "*", "RegInfo", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "FP", "=", "(", "PVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "SP", "=", "RegInfo", "->", "getStackRegister", "(", ")", ";", "MachineInstrBuilder", "MIB", ";", "const", "int64_t", "LabelOffset", "=", "<NUM_LIT>", "*", "PVT", ".", "getStoreSize", "(", ")", ";", "const", "int64_t", "SPOffset", "=", "<NUM_LIT>", "*", "PVT", ".", "getStoreSize", "(", ")", ";", "unsigned", "PtrLoadOpc", "=", "(", "PVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "IJmpOpc", "=", "(", "PVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "PtrLoadOpc", ")", ",", "FP", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<STR_LIT>", ";", "++", "i", ")", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "i", ")", ")", ";", "MIB", ".", "setMemRefs", "(", "MMOBegin", ",", "MMOEnd", ")", ";", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "PtrLoadOpc", ")", ",", "Tmp", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<STR_LIT>", ";", "++", "i", ")", "{", "if", "(", "i", "==", "<STR_LIT>", ")", "MIB", ".", "addDisp", "(", "MI", "->", "getOperand", "(", "i", ")", ",", "LabelOffset", ")", ";", "else", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "i", ")", ")", ";", "}"], "ground_truth": ["MIB", ".", "setMemRefs", "(", "MMOBegin", ",", "MMOEnd", ")", ";"], "File": "X86ISelLowering148", "Func": "emitEHSjLjLongJmp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19971, "Length": 353, "Cover_Rate": 0.703187250996016, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vld1_f16", "(", "const", "float16_t", "*", "__a", ")", "{", "return", "__builtin_neon_vld1v4hf", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vld1_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19972, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "a", "=", "shift_alg_qi", "[", "cpu", "]", "[", "SHIFT_ASHIFT", "]", "[", "count", "]", ";", "lr", "=", "shift_alg_qi", "[", "cpu", "]", "[", "SHIFT_LSHIFTRT", "]", "[", "count", "]", ";", "ar", "=", "shift_alg_qi", "[", "cpu", "]", "[", "SHIFT_ASHIFTRT", "]", "[", "count", "]", ";", "break", ";", "case", "E_HImode", ":", "a", "=", "shift_alg_hi", "[", "cpu", "]", "[", "SHIFT_ASHIFT", "]", "[", "count", "]", ";", "lr", "=", "shift_alg_hi", "[", "cpu", "]", "[", "SHIFT_LSHIFTRT", "]", "[", "count", "]", ";", "ar", "=", "shift_alg_hi", "[", "cpu", "]", "[", "SHIFT_ASHIFTRT", "]", "[", "count", "]", ";", "break", ";", "case", "E_SImode", ":", "a", "=", "shift_alg_si", "[", "cpu", "]", "[", "SHIFT_ASHIFT", "]", "[", "count", "]", ";"], "ground_truth": ["lr", "=", "shift_alg_si", "[", "cpu", "]", "[", "SHIFT_LSHIFTRT", "]", "[", "count", "]", ";"], "File": "h83001", "Func": "h8300_shift_needs_scratch_p", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 19973, "Length": 114, "Cover_Rate": 0.37254901960784315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>RegisterInfo", "::", "<ISA_LIT>RegisterInfo", "(", "const", "Triple", "&", "TT", ")", ":", "<ISA_LIT>GenRegisterInfo", "(", "<STR_LIT>", ")", "{"], "ground_truth": ["}"], "File": "Z80oldRegisterInfo", "Func": "Z80oldRegisterInfo", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19974, "Length": 16, "Cover_Rate": 0.8888888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>InstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "isFrameLoadOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "if", "(", "isFrameOperand", "(", "MI", ",", "<NUM_LIT>", ",", "FrameIndex", ")", ")", "return", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "X86InstrInfo134", "Func": "isLoadFromStackSlot", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19975, "Length": 54, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "PhysReg", ")", "return", "NSA_Status", "::", "FIXED", ";", "if", "(", "MRI", "->", "getRegClass", "(", "Reg", ")", "!=", "&", "<STR_LIT>", "||", "Op", ".", "getSubReg", "(", ")", ")", "return", "NSA_Status", "::", "FIXED", ";", "const", "MachineInstr", "*", "Def", "=", "MRI", "->", "getUniqueVRegDef", "(", "Reg", ")", ";", "if", "(", "Def", "&&", "Def", "->", "isCopy", "(", ")", "&&", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "PhysReg", ")", "return", "NSA_Status", "::", "FIXED", ";", "for", "(", "auto", "U", ":", "MRI", "->", "use_nodbg_operands", "(", "Reg", ")", ")", "{", "if", "(", "U", ".", "isImplicit", "(", ")", ")", "return", "NSA_Status", "::", "FIXED", ";"], "ground_truth": ["const", "MachineInstr", "*", "UseInst", "=", "U", ".", "getParent", "(", ")", ";"], "File": "GCNNSAReassign", "Func": "CheckNSA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19976, "Length": 110, "Cover_Rate": 0.31339031339031337, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opcode", "=", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "LowerToPredicatedOp", "(", "Op", ",", "DAG", ",", "Opcode", ")", ";", "}", "uint64_t", "VTSize", "=", "VT", ".", "getFixedSizeInBits", "(", ")", ";", "uint64_t", "InVTSize", "=", "InVT", ".", "getFixedSizeInBits", "(", ")", ";", "if", "(", "VTSize", "<", "InVTSize", ")", "{", "MVT", "CastVT", "=", "<STR_LIT>", "(", "<STR_LIT>", "(", "InVT", ".", "getScalarSizeInBits", "(", ")", ")", ",", "InVT", ".", "getVectorNumElements", "(", ")", ")", ";", "In", "=", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "CastVT", ",", "In", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "In", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "}"], "ground_truth": ["if", "(", "VTSize", ">", "InVTSize", ")", "{"], "File": "AArch64ISelLowering13", "Func": "LowerVectorINT_TO_FP", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19977, "Length": 122, "Cover_Rate": 0.47104247104247104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Values", "(", "int64_t", "i", ")", ":", "ImmVal", "(", "i", ")", "{"], "ground_truth": ["}"], "File": "PPCCTRLoops2", "Func": "Values", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19978, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>MCCodeEmitter", "(", ")", "override", "{"], "ground_truth": ["}"], "File": "RISCVMCCodeEmitter", "Func": "~RISCVMCCodeEmitter", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19979, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_broadcast_f64x4", "(", "__m256d", "__A", ")", "{"], "ground_truth": ["return", "(", "__m512d", ")", "__builtin_ia32_broadcastf64x4_512", "(", "(", "__v4df", ")", "__A", ",", "(", "__v8df", ")", "_mm512_undefined_pd", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_broadcast_f64x4", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19980, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Generated", ".", "tryCombineAll", "(", "Observer", ",", "MI", ",", "B", ")", ")", "return", "true", ";", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "case", "TargetOpcode", "::", "G_CONCAT_VECTORS", ":", "return", "Helper", ".", "tryCombineConcatVectors", "(", "MI", ")", ";", "case", "TargetOpcode", "::", "G_SHUFFLE_VECTOR", ":", "return", "Helper", ".", "tryCombineShuffleVector", "(", "MI", ")", ";"], "ground_truth": ["case", "TargetOpcode", "::", "G_MEMCPY", ":"], "File": "AArch64PreLegalizerCombiner12", "Func": "combine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19981, "Length": 61, "Cover_Rate": 0.3696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_reduce_ph", "(", "__m256h", "__A", ",", "__mmask16", "__B", ",", "__m256h", "__C", ",", "int", "__D", ")", "{", "return", "__builtin_ia32_reduceph256_mask", "(", "__C", ",", "__D", ",", "__A", ",", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16vlintrin", "Func": "_mm256_mask_reduce_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19982, "Length": 41, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hardenSlsNoComdat", "(", ")", "const", "{"], "ground_truth": ["return", "HardenSlsNoComdat", ";"], "File": "AArch64Subtarget (2)1", "Func": "hardenSlsNoComdat", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19983, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCAsmInfo", "::", "<ISA_LIT>MCAsmInfo", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ")", "{"], "ground_truth": ["}"], "File": "OpenRISCMCAsmInfo", "Func": "OpenRISCMCAsmInfo", "Target": "OpenRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19984, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", "*", "RegInfo", "->", "getSlotSize", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering116", "Func": "LowerFRAME_TO_ARGS_OFFSET", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19985, "Length": 15, "Cover_Rate": 0.5172413793103449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasPACBTI", ";"], "ground_truth": ["}"], "File": "ARMSubtarget118", "Func": "hasPACBTI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19986, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "<ISA_LIT>RegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";"], "ground_truth": ["}"], "File": "ARMInstrInfo19", "Func": "getRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19987, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isVIS", "(", ")", "const", "{", "return", "IsVIS", ";"], "ground_truth": ["}"], "File": "SparcSubtarget (2)", "Func": "isVIS", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19988, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Type", "*", "IntPtrTy", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getTargetData", "(", ")", "->", "getIntPtrType", "(", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Entry", ".", "Ty", "=", "IntPtrTy", ";", "Entry", ".", "Node", "=", "Trmp", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "DAG", ".", "getConstant", "(", "is<ISA_LIT>64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "is<ISA_LIT>64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "Args", ".", "push_back", "(", "Entry", ")", ";"], "ground_truth": ["Entry", ".", "Node", "=", "FPtr", ";", "Args", ".", "push_back", "(", "Entry", ")", ";"], "File": "PPCISelLowering123", "Func": "LowerTRAMPOLINE", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19989, "Length": 89, "Cover_Rate": 0.3248175182481752, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "std", "::", "vector", "<", "MVT", ">", "&", "getLocals", "(", ")", "const", "{"], "ground_truth": ["return", "Locals", ";"], "File": "WebAssemblyMachineFunctionInfo (2)1", "Func": "getLocals", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19990, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "RM", ",", "CM", ",", "OL", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "DataLayout", "(", "<STR_LIT>", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ")", "{"], "ground_truth": ["}"], "File": "MSP430TargetMachine44", "Func": "MSP430TargetMachine", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19991, "Length": 89, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "AsmPrinterCtor", "&&", "<STR_LIT>", ")", ";", "if", "(", "AsmPrinterCtor", ")", "PM", ".", "add", "(", "AsmPrinterCtor", "(", "Out", ",", "*", "this", ",", "Fast", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMTargetMachine68", "Func": "addAssemblyEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19992, "Length": 29, "Cover_Rate": 0.6170212765957447, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "SC", ";", "}", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "Op", ";", "if", "(", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", ")", "&&", "(", "RHSVT", "==", "<STR_LIT>", "||", "RHSVT", "==", "<STR_LIT>", ")", "&&", "(", "LHSVT", "==", "<STR_LIT>", "||", "LHSVT", "==", "<STR_LIT>", ")", ")", "{", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", ")", ";", "if", "(", "C", "&&", "C", "->", "getAPIntValue", "(", ")", ".", "isNegative", "(", ")", ")", "{", "LHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ")", ";", "RHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "RHS", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "LHS", ",", "RHS", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "isSExtFree", "(", "LHS", ")", "||", "isSExtFree", "(", "RHS", ")", ")", "{"], "ground_truth": ["LHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ")", ";"], "File": "HexagonISelLowering (2)1", "Func": "LowerSETCC", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19993, "Length": 161, "Cover_Rate": 0.34475374732334046, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "<ISA_LIT>CFGStructurizer", "::", "getLoopLandInfo", "(", "MachineLoop", "*", "LoopRep", ")", "const", "{", "LoopLandInfoMap", "::", "const_iterator", "It", "=", "LLInfoMap", ".", "find", "(", "LoopRep", ")", ";", "if", "(", "It", "==", "LLInfoMap", ".", "end", "(", ")", ")", "return", "nullptr", ";", "return", "(", "*", "It", ")", ".", "second", ";"], "ground_truth": ["}"], "File": "TGSICFGStructurizer", "Func": "getLoopLandInfo", "Target": "TGSI", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19994, "Length": 46, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Inst", "->", "getNumExplicitOperands", "(", ")", "==", "<NUM_LIT>", ")", ";", "MachineOperand", "Op1", "=", "Inst", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["Inst", "->", "RemoveOperand", "(", "<NUM_LIT>", ")", ";"], "File": "SIInstrInfo (3)", "Func": "swapOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19995, "Length": 28, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "AVRRegisterInfo", "Func": "getFrameRegister", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19996, "Length": 40, "Cover_Rate": 0.8163265306122449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printBDRAddrOperand", "(", "const", "MCInst", "*", "MI", ",", "int", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "Base", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ";", "uint64_t", "Disp", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "Length", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "O", "<<", "Disp", "<<", "<STR_LIT>", "<<", "getRegisterName", "(", "Length", ")", ";"], "ground_truth": ["if", "(", "Base", ")", "O", "<<", "<STR_LIT>", "<<", "getRegisterName", "(", "Base", ")", ";"], "File": "SystemZInstPrinter10", "Func": "printBDRAddrOperand", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19997, "Length": 88, "Cover_Rate": 0.946236559139785, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AddressSanitizer", "(", "MCSubtargetInfo", "&", "sti", ")", ":", "STI", "(", "sti", ")", "{"], "ground_truth": ["}"], "File": "X86AsmInstrumentation3", "Func": "X86AddressSanitizer", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19998, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "'i'", ":", "mmix_output_shiftvalue_op_from_str", "(", "stream", ",", "<STR_LIT>", ",", "(", "uint64_t", ")", "mmix_intval", "(", "x", ")", ")", ";", "return", ";", "case", "'o'", ":", "mmix_output_shiftvalue_op_from_str", "(", "stream", ",", "<STR_LIT>", ",", "(", "uint64_t", ")", "mmix_intval", "(", "x", ")", ")", ";", "return", ";", "case", "'s'", ":", "mmix_output_shiftvalue_op_from_str", "(", "stream", ",", "<STR_LIT>", ",", "(", "uint64_t", ")", "mmix_intval", "(", "x", ")", ")", ";", "return", ";", "case", "'d'", ":", "case", "'D'", ":", "mmix_output_condition", "(", "stream", ",", "x", ",", "(", "code", "==", "'D'", ")", ")", ";", "return", ";", "case", "'e'", ":", "if", "(", "TARGET_FCMP_EPSILON", ")", "fprintf", "(", "stream", ",", "<STR_LIT>", ")", ";", "return", ";", "case", "'m'", ":", "if", "(", "GET_CODE", "(", "x", ")", "!=", "CONST_INT", ")", "{", "fatal_insn", "(", "<STR_LIT>", ",", "x", ")", ";", "}", "fprintf", "(", "stream", ",", "<STR_LIT>", "PRId64", ",", "(", "int64_t", ")", "(", "mmix_intval", "(", "x", ")", "-", "<NUM_LIT>", ")", ")", ";", "return", ";", "case", "'r'", ":", "if", "(", "!", "REG_P", "(", "x", ")", ")", "fatal_insn", "(", "<STR_LIT>", ",", "x", ")", ";", "mmix_output_destination_register", "=", "MMIX_OUTPUT_REGNO", "(", "regno", ")", ";", "return", ";", "case", "'I'", ":", "if", "(", "GET_CODE", "(", "x", ")", "!=", "CONST_INT", "&&", "(", "GET_CODE", "(", "x", ")", "!=", "CONST_DOUBLE", "||", "(", "GET_MODE", "(", "x", ")", "!=", "VOIDmode", "&&", "GET_MODE", "(", "x", ")", "!=", "DFmode", "&&", "GET_MODE", "(", "x", ")", "!=", "SFmode", ")", ")", ")", "fatal_insn", "(", "<STR_LIT>", ",", "x", ")", ";", "mmix_output_register_setting", "(", "stream", ",", "mmix_output_destination_register", ",", "mmix_intval", "(", "x", ")", ",", "<NUM_LIT>", ")", ";", "return", ";", "case", "'U'", ":", "if", "(", "TARGET_ZERO_EXTEND", ")", "putc", "(", "'U'", ",", "stream", ")", ";", "return", ";", "case", "'v'", ":", "mmix_output_shifted_value", "(", "stream", ",", "(", "int64_t", ")", "mmix_intval", "(", "x", ")", ")", ";", "return", ";", "case", "'V'", ":", "mmix_output_shifted_value", "(", "stream", ",", "(", "int64_t", ")", "~", "mmix_intval", "(", "x", ")", ")", ";", "return", ";", "case", "'W'", ":", "if", "(", "GET_CODE", "(", "x", ")", "!=", "CONST_INT", ")", "fatal_insn", "(", "<STR_LIT>", ",", "x", ")", ";", "fprintf", "(", "stream", ",", "<STR_LIT>", ",", "(", "int", ")", "(", "INTVAL", "(", "x", ")", "&", "<NUM_LIT>", ")", ")", ";", "return", ";"], "ground_truth": ["case", "<NUM_LIT>", ":"], "File": "mmix", "Func": "mmix_print_operand", "Target": "mmix", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19999, "Length": 330, "Cover_Rate": 0.3819444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "isInlineConstant", "(", "APInt", "(", "<NUM_LIT>", ",", "MO", ".", "getImm", "(", ")", ",", "true", ")", ")", ";", "if", "(", "MO", ".", "isFPImm", "(", ")", ")", "{", "APFloat", "FpImm", "=", "MO", ".", "getFPImm", "(", ")", "->", "getValueAPF", "(", ")", ";"], "ground_truth": ["return", "isInlineConstant", "(", "FpImm", ".", "bitcastToAPInt", "(", ")", ")", ";"], "File": "SIInstrInfo116", "Func": "isInlineConstant", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20000, "Length": 57, "Cover_Rate": 0.7702702702702703, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "BegBB", ",", "E", "=", "EndBB", ";", "I", "!=", "E", ";", ")", "{", "MachineInstr", "&", "MI", "=", "*", "I", ";", "++", "I", ";", "if", "(", "!", "MI", ".", "isPseudo", "(", ")", "||", "<ISA_LIT>II", "::", "isLoopInst", "(", "MI", ".", "getDesc", "(", ")", ")", ")", "{", "for", "(", "int", "j", "=", "<NUM_LIT>", ";", "j", "<", "numPreNops", ";", "++", "j", ")", "{", "TII", "->", "insertNoop", "(", "MBB", ",", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "TPCLatencyResolver", "Func": "insertDebugNops", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20001, "Length": 81, "Cover_Rate": 0.4175257731958763, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isReg", "(", ")", "const", "{"], "ground_truth": ["return", "Kind", "==", "k_Register", ";"], "File": "FISCAsmParser", "Func": "isReg", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20002, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "O", "<<", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "<<", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "MO", ".", "getIndex", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "O", "<<", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "<<", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "MO", ".", "getIndex", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "O", "<<", "*", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "Static", ")", "{", "O", "<<", "*", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";", "return", ";", "}", "MCSymbol", "*", "NLPSym", "=", "OutContext", ".", "GetOrCreateSymbol", "(", "StringRef", "(", "MAI", "->", "getGlobalPrefix", "(", ")", ")", "+", "MO", ".", "getSymbolName", "(", ")", "+", "<STR_LIT>", ")", ";", "MCSymbol", "*", "&", "StubSym", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ".", "getGVStubEntry", "(", "NLPSym", ")", ";", "if", "(", "StubSym", "==", "<NUM_LIT>", ")", "StubSym", "=", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";", "O", "<<", "*", "NLPSym", ";", "return", ";", "}", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "MCSymbol", "*", "SymToPrint", ";", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Static", "&&", "(", "GV", "->", "isDeclaration", "(", ")", "||", "GV", "->", "isWeakForLinker", "(", ")", ")", ")", "{", "if", "(", "!", "GV", "->", "hasHiddenVisibility", "(", ")", ")", "{", "SymToPrint", "=", "GetSymbolWithGlobalValueBase", "(", "GV", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["MCSymbol", "*", "&", "StubSym", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ".", "getGVStubEntry", "(", "SymToPrint", ")", ";"], "File": "PPCAsmPrinter71", "Func": "printOp", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20003, "Length": 268, "Cover_Rate": 0.5942350332594235, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "*", "Params", "[", "]", "=", "{", "IRB", ".", "getInt32Ty", "(", ")", ",", "IRB", ".", "getInt32Ty", "(", ")", "}", ";", "FunctionType", "*", "FTy", "=", "FunctionType", "::", "get", "(", "IRB", ".", "getVoidTy", "(", ")", ",", "Params", ",", "false", ")", ";", "Function", "*", "F", "=", "Function", "::", "Create", "(", "FTy", ",", "GlobalValue", "::", "ExternalLinkage", ",", "SetThrewFName", ",", "&", "M", ")", ";", "Argument", "*", "Arg1", "=", "&", "*", "(", "F", "->", "arg_begin", "(", ")", ")", ";", "Argument", "*", "Arg2", "=", "&", "*", "(", "++", "F", "->", "arg_begin", "(", ")", ")", ";", "Arg1", "->", "setName", "(", "<STR_LIT>", ")", ";", "Arg2", "->", "setName", "(", "<STR_LIT>", ")", ";", "BasicBlock", "*", "EntryBB", "=", "BasicBlock", "::", "Create", "(", "C", ",", "<STR_LIT>", ",", "F", ")", ";", "BasicBlock", "*", "ThenBB", "=", "BasicBlock", "::", "Create", "(", "C", ",", "<STR_LIT>", ",", "F", ")", ";", "BasicBlock", "*", "EndBB", "=", "BasicBlock", "::", "Create", "(", "C", ",", "<STR_LIT>", ",", "F", ")", ";", "IRB", ".", "SetInsertPoint", "(", "EntryBB", ")", ";", "Value", "*", "Threw", "=", "IRB", ".", "CreateLoad", "(", "ThrewGV", ",", "ThrewGV", "->", "getName", "(", ")", "+", "<STR_LIT>", ")", ";", "Value", "*", "Cmp", "=", "IRB", ".", "CreateICmpEQ", "(", "Threw", ",", "IRB", ".", "getInt32", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ")", ";", "IRB", ".", "CreateCondBr", "(", "Cmp", ",", "ThenBB", ",", "EndBB", ")", ";", "IRB", ".", "SetInsertPoint", "(", "ThenBB", ")", ";"], "ground_truth": ["IRB", ".", "CreateStore", "(", "Arg1", ",", "ThrewGV", ")", ";"], "File": "WebAssemblyLowerEmscriptenEHSjLj40", "Func": "createSetThrewFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20004, "Length": 220, "Cover_Rate": 0.7560137457044673, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "V0EltVT", ".", "isInteger", "(", ")", ")", "return", "SDValue", "(", ")", ";", "const", "unsigned", "EltSize", "=", "EltVT", ".", "getSizeInBits", "(", ")", ";", "const", "unsigned", "V0EltSize", "=", "V0EltVT", ".", "getSizeInBits", "(", ")", ";", "if", "(", "V0EltSize", "<=", "EltSize", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "(", "(", "V0EltSize", "%", "EltSize", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "const", "unsigned", "V0Opc", "=", "V0", ".", "getOpcode", "(", ")", ";", "const", "unsigned", "Scale", "=", "V0EltSize", "/", "EltSize", ";", "const", "unsigned", "V0BroadcastIdx", "=", "BroadcastIdx", "/", "Scale", ";", "if", "(", "(", "V0Opc", "!=", "<STR_LIT>", "||", "V0BroadcastIdx", "!=", "<NUM_LIT>", ")", "&&", "V0Opc", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Scalar", "=", "V0", ".", "getOperand", "(", "V0BroadcastIdx", ")", ";", "if", "(", "const", "int", "OffsetIdx", "=", "BroadcastIdx", "%", "Scale", ")", "Scalar", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Scalar", ".", "getValueType", "(", ")", ",", "Scalar", ",", "DAG", ".", "getConstant", "(", "OffsetIdx", "*", "EltSize", ",", "DL", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "EltVT", ",", "Scalar", ")", ")", ";"], "File": "X86ISelLowering (2)8", "Func": "lowerVectorShuffleAsTruncBroadcast", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20005, "Length": 184, "Cover_Rate": 0.6456140350877193, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "STI", ".", "splitFramePushPop", "(", ")", ")", "{", "GPRCS2Size", "+=", "<NUM_LIT>", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "GPRCS1Size", "+=", "<NUM_LIT>", ";", "break", ";", "default", ":", "DPRCSSize", "+=", "<NUM_LIT>", ";", "}", "}", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "++", "MBBI", ";", "}", "unsigned", "DPRCSOffset", "=", "NumBytes", "-", "ArgRegsSaveSize", "-", "(", "GPRCS1Size", "+", "GPRCS2Size", "+", "DPRCSSize", ")", ";", "unsigned", "GPRCS2Offset", "=", "DPRCSOffset", "+", "DPRCSSize", ";", "unsigned", "GPRCS1Offset", "=", "GPRCS2Offset", "+", "GPRCS2Size", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "if", "(", "HasFP", ")", "AFI", "->", "setFramePtrSpillOffset", "(", "MFI", "->", "getObjectOffset", "(", "FramePtrSpillFI", ")", "+", "NumBytes", ")", ";", "AFI", "->", "setGPRCalleeSavedArea1Offset", "(", "GPRCS1Offset", ")", ";", "AFI", "->", "setGPRCalleeSavedArea2Offset", "(", "GPRCS2Offset", ")", ";", "AFI", "->", "setDPRCalleeSavedAreaOffset", "(", "DPRCSOffset", ")", ";", "NumBytes", "=", "DPRCSOffset", ";", "int", "FramePtrOffsetInBlock", "=", "<NUM_LIT>", ";", "unsigned", "adjustedGPRCS1Size", "=", "GPRCS1Size", ";", "if", "(", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "&", "*", "std", "::", "prev", "(", "MBBI", ")", ",", "NumBytes", ")", ")", "{", "FramePtrOffsetInBlock", "=", "NumBytes", ";", "adjustedGPRCS1Size", "+=", "NumBytes", ";", "NumBytes", "=", "<NUM_LIT>", ";", "}", "if", "(", "adjustedGPRCS1Size", ")", "{", "CFAOffset", "-=", "adjustedGPRCS1Size", ";", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "nullptr", ",", "CFAOffset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "for", "(", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "::", "const_iterator", "I", "=", "CSI", ".", "begin", "(", ")", ",", "E", "=", "CSI", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "unsigned", "Reg", "=", "I", "->", "getReg", "(", ")", ";", "int", "FI", "=", "I", "->", "getFrameIdx", "(", ")", ";", "switch", "(", "Reg", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "STI", ".", "splitFramePushPop", "(", ")", ")", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "MRI", "->", "getDwarfRegNum", "(", "Reg", ",", "true", ")", ",", "MFI", "->", "getObjectOffset", "(", "FI", ")", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "break", ";", "}", "}", "if", "(", "HasFP", ")", "{", "FramePtrOffsetInBlock", "+=", "MFI", "->", "getObjectOffset", "(", "FramePtrSpillFI", ")", "+", "GPRCS1Size", "+", "ArgRegsSaveSize", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "FramePtr", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "FramePtrOffsetInBlock", "/", "<NUM_LIT>", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ")", ";"], "ground_truth": ["if", "(", "FramePtrOffsetInBlock", ")", "{"], "File": "Thumb1FrameLowering58", "Func": "emitPrologue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20006, "Length": 496, "Cover_Rate": 0.36904761904761907, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "argRegEmpty", "(", ")", "const", "{"], "ground_truth": ["return", "reg_arg", ".", "empty", "(", ")", ";"], "File": "PTXMachineFunctionInfo1", "Func": "argRegEmpty", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20007, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "TLI", "->", "getValueType", "(", "DL", ",", "DataType", ")", ";", "return", "TLI", "->", "isOperationLegalOrCustom", "(", "IsSigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "VT", ")", ";"], "ground_truth": ["}"], "File": "MipsTargetTransformInfo", "Func": "hasDivRemOp", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20008, "Length": 27, "Cover_Rate": 0.6136363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>CodeEmitter", "::", "emitNEON2RegInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "const", "TargetInstrDesc", "&", "TID", "=", "MI", ".", "getDesc", "(", ")", ";"], "ground_truth": ["unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";"], "File": "ARMCodeEmitter10", "Func": "emitNEON2RegInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20009, "Length": 30, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "SysReg", "=", "<STR_LIT>", "(", "Imm", ")", ";", "if", "(", "SysReg", "&&", "SysReg", "->", "haveRequiredFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", "O", "<<", "SysReg", "->", "Name", ";"], "ground_truth": ["else", "O", "<<", "Imm", ";"], "File": "RISCVInstPrinter", "Func": "printCSRSystemRegister", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20010, "Length": 34, "Cover_Rate": 0.4594594594594595, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<NUM_LIT>", "*", "NumLoads", ";", "}", "unsigned", "Cost", "=", "VecTy", "->", "getElementType", "(", ")", "->", "isFloatingPointTy", "(", ")", "?", "FloatFactor", ":", "<NUM_LIT>", ";", "Alignment", "=", "std", "::", "min", "(", "Alignment", ",", "<NUM_LIT>", ")", ";", "unsigned", "AlignWidth", "=", "<NUM_LIT>", "*", "std", "::", "max", "(", "<NUM_LIT>", ",", "Alignment", ")", ";", "unsigned", "NumLoads", "=", "alignTo", "(", "VecWidth", ",", "AlignWidth", ")", "/", "AlignWidth", ";", "if", "(", "Alignment", "==", "<NUM_LIT>", "||", "Alignment", "==", "<NUM_LIT>", ")", "return", "Cost", "*", "NumLoads", ";", "unsigned", "LogA", "=", "Log2_32", "(", "Alignment", ")", ";", "return", "(", "<NUM_LIT>", "-", "LogA", ")", "*", "Cost", "*", "NumLoads", ";", "}", "return", "BaseT", "::", "getMemoryOpCost", "(", "Opcode", ",", "Src", ",", "Alignment", ",", "AddressSpace", ",", "I", ")", ";"], "ground_truth": ["}"], "File": "HexagonTargetTransformInfo15", "Func": "getMemoryOpCost", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20011, "Length": 112, "Cover_Rate": 0.39436619718309857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "<ISA_LIT>FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "<ISA_LIT>InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "MachineInstr", "&", "Old", "=", "*", "I", ";", "DebugLoc", "DL", "=", "Old", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Amount", "=", "TII", ".", "getFrameSize", "(", "Old", ")", ";", "if", "(", "Amount", "!=", "<NUM_LIT>", ")", "{", "unsigned", "Opc", "=", "Old", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "Amount", ")", ";", "}", "else", "{", "assert", "(", "Opc", "==", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "Amount", ")", ";", "}", "}"], "ground_truth": ["return", "MBB", ".", "erase", "(", "I", ")", ";"], "File": "F2003fFrameLowering", "Func": "eliminateCallFramePseudoInstr", "Target": "F2003f", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20012, "Length": 171, "Cover_Rate": 0.9095744680851063, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDVTList", "VTList", "=", "CurDAG", "->", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "static", "const", "unsigned", "OpcMap", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "=", "{", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ",", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", "}", ";", "unsigned", "Opc", "=", "OpcMap", "[", "<NUM_LIT>", "]", "[", "N", "->", "isDivergent", "(", ")", "]", "[", "IsAdd", "]", ";", "unsigned", "CarryOpc", "=", "OpcMap", "[", "<NUM_LIT>", "]", "[", "N", "->", "isDivergent", "(", ")", "]", "[", "IsAdd", "]", ";", "SDNode", "*", "AddLo", ";", "if", "(", "!", "ConsumeCarry", ")", "{", "SDValue", "Args", "[", "]", "=", "{", "SDValue", "(", "Lo0", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "Lo1", ",", "<NUM_LIT>", ")", "}", ";", "AddLo", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "DL", ",", "VTList", ",", "Args", ")", ";", "}", "else", "{", "SDValue", "Args", "[", "]", "=", "{", "SDValue", "(", "Lo0", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "Lo1", ",", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "AddLo", "=", "CurDAG", "->", "getMachineNode", "(", "CarryOpc", ",", "DL", ",", "VTList", ",", "Args", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG19", "Func": "SelectADD_SUB_I64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20013, "Length": 185, "Cover_Rate": 0.3239929947460595, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ";", "size_t", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "shell_commands", ")", ";", "i", "++", ")", "if", "(", "strcmp", "(", "shell_commands", "[", "i", "]", "[", "<NUM_LIT>", "]", ",", "shell_name", "+", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "fnotice", "(", "stderr", ",", "<STR_LIT>", ",", "shell_commands", "[", "i", "]", "[", "<NUM_LIT>", "]", ")", ";", "}", "}", "if", "(", "global_dc", "->", "abort_on_error", ")", "fancy_abort", "(", "__FILE__", ",", "__LINE__", ",", "__FUNCTION__", ")", ";", "exit", "(", "FATAL_EXIT_CODE", ")", ";", "}", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "uc", "->", "uc_mcontext", "->", "MC_FLD", "(", "es", ")", ".", "MC_FLD", "(", "dar", ")", ",", "uc", "->", "uc_mcontext", "->", "MC_FLD", "(", "ss", ")", ".", "MC_FLD", "(", "srr0", ")", ")", ";"], "ground_truth": ["internal_error", "(", "<STR_LIT>", ")", ";"], "File": "host-darwin", "Func": "segv_handler", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20014, "Length": 123, "Cover_Rate": 0.36716417910447763, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "src_addr", ";", "rtx", "dest_addr", ";", "rtx", "src_mem", ";", "rtx", "dest_mem", ";", "rtx", "tmp_reg", ";", "rtx", "stores", "[", "MAX_MOVE_REG", "]", ";", "int", "move_bytes", ";", "enum", "machine_mode", "mode", ";", "if", "(", "!", "constp", ")", "return", "FALSE", ";", "gcc_assert", "(", "GET_CODE", "(", "align_rtx", ")", "==", "CONST_INT", ")", ";", "align", "=", "INTVAL", "(", "align_rtx", ")", ";", "bytes", "=", "INTVAL", "(", "bytes_rtx", ")", ";", "if", "(", "bytes", "<=", "<NUM_LIT>", ")", "return", "TRUE", ";", "if", "(", "bytes", ">", "TOTAL_MOVE_REG", "*", "align", ")", "return", "FALSE", ";", "dest_reg", "=", "copy_addr_to_reg", "(", "XEXP", "(", "orig_dest", ",", "<NUM_LIT>", ")", ")", ";", "src_reg", "=", "copy_addr_to_reg", "(", "XEXP", "(", "orig_src", ",", "<NUM_LIT>", ")", ")", ";", "num_reg", "=", "offset", "=", "<NUM_LIT>", ";", "for", "(", ";", "bytes", ">", "<NUM_LIT>", ";", "(", "bytes", "-=", "move_bytes", ")", ",", "(", "offset", "+=", "move_bytes", ")", ")", "{", "if", "(", "offset", "==", "<NUM_LIT>", ")", "{"], "ground_truth": ["src_addr", "=", "src_reg", ";"], "File": "frv2", "Func": "frv_expand_block_move", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 20015, "Length": 141, "Cover_Rate": 0.35516372795969775, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Modified", "=", "false", ";", "MachineBasicBlock", "::", "instr_iterator", "NextMII", ";", "for", "(", "MachineBasicBlock", "::", "instr_iterator", "MII", "=", "MBB", ".", "instr_begin", "(", ")", ",", "E", "=", "MBB", ".", "instr_end", "(", ")", ";", "MII", "!=", "E", ";", "MII", "=", "NextMII", ")", "{", "NextMII", "=", "next_nodbg", "(", "MII", ",", "E", ")", ";", "if", "(", "NextMII", "!=", "E", "&&", "isFirstMul", "(", "*", "MII", ")", "&&", "isSecondMulOrBranch", "(", "*", "NextMII", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "const", "MCInstrDesc", "&", "NewMCID", "=", "<ISA_LIT>II", ".", "get", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "NextMII", ",", "DebugLoc", "(", ")", ",", "NewMCID", ")", ";", "Modified", "=", "true", ";", "}"], "ground_truth": ["}"], "File": "MipsMulMulBugPass", "Func": "fixMulMulBB", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20016, "Length": 108, "Cover_Rate": 0.8372093023255814, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>Subtarget", "::", "hasSinCos", "(", ")", "const", "{"], "ground_truth": ["return", "getTargetTriple", "(", ")", ".", "isiOS", "(", ")", "&&", "!", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "ARMSubtarget23", "Func": "hasSinCos", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20017, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "Count", "%", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "for", "(", "uint64_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "Count", ";", "i", "+=", "<NUM_LIT>", ")", "<STR_LIT>", "::", "write", "<", "uint64_t", ">", "(", "OS", ",", "<NUM_LIT>", ",", "Endian", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "BPFAsmBackend (2)1", "Func": "writeNopData", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20018, "Length": 46, "Cover_Rate": 0.6865671641791045, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Values", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "return", "Values", "[", "<NUM_LIT>", "]", ";", "Value", "*", "NewVal", "=", "UndefValue", "::", "get", "(", "Ty", ")", ";", "for", "(", "int", "I", "=", "<NUM_LIT>", ",", "E", "=", "Values", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "NewVal", "=", "Builder", ".", "CreateInsertElement", "(", "NewVal", ",", "Values", "[", "I", "]", ",", "I", ")", ";", "return", "NewVal", ";"], "ground_truth": ["}"], "File": "AMDGPUCodeGenPrepare1", "Func": "insertValues", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20019, "Length": 69, "Cover_Rate": 0.7419354838709677, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printFCCOperand", "(", "const", "MCInst", "*", "MI", ",", "int", "opNum", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["const", "MCOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "opNum", ")", ";"], "File": "MipsInstPrinter (2)", "Func": "printFCCOperand", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20020, "Length": 30, "Cover_Rate": 0.6382978723404256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "pic_reg_used", "=", "flag_pic", "&&", "(", "crtl", "->", "uses_pic_offset_table", "|", "crtl", "->", "profile", ")", ";", "var_size", "=", "M32R_STACK_ALIGN", "(", "size", ")", ";", "args_size", "=", "M32R_STACK_ALIGN", "(", "crtl", "->", "outgoing_args_size", ")", ";", "pretend_size", "=", "crtl", "->", "args", ".", "pretend_args_size", ";", "extra_size", "=", "FIRST_PARM_OFFSET", "(", "<NUM_LIT>", ")", ";", "total_size", "=", "extra_size", "+", "pretend_size", "+", "args_size", "+", "var_size", ";", "reg_size", "=", "<NUM_LIT>", ";", "gmask", "=", "<NUM_LIT>", ";", "fn_type", "=", "m32r_compute_function_type", "(", "current_function_decl", ")", ";", "interrupt_p", "=", "M32R_INTERRUPT_P", "(", "fn_type", ")", ";", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "M32R_MAX_INT_REGS", ";", "regno", "++", ")", "{", "if", "(", "MUST_SAVE_REGISTER", "(", "regno", ",", "interrupt_p", ")", "||", "(", "regno", "==", "PIC_OFFSET_TABLE_REGNUM", "&&", "pic_reg_used", ")", ")", "{"], "ground_truth": ["reg_size", "+=", "UNITS_PER_WORD", ";"], "File": "m32r4", "Func": "m32r_compute_frame_size", "Target": "m32r", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20021, "Length": 114, "Cover_Rate": 0.44881889763779526, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "DebugLoc", "&", "DL", "=", "RetI", ".", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "*", "ClearBB", ",", "*", "DoneBB", ";", "if", "(", "STI", "->", "hasMinSize", "(", ")", ")", "{", "ClearBB", "=", "DoneBB", "=", "&", "MBB", ";", "}", "else", "{", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "ClearBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "MBB", ".", "getBasicBlock", "(", ")", ")", ";", "DoneBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "MBB", ".", "getBasicBlock", "(", ")", ")", ";", "MF", "->", "insert", "(", "++", "MBB", ".", "getIterator", "(", ")", ",", "ClearBB", ")", ";", "MF", "->", "insert", "(", "++", "ClearBB", "->", "getIterator", "(", ")", ",", "DoneBB", ")", ";", "DoneBB", "->", "splice", "(", "DoneBB", "->", "end", "(", ")", ",", "&", "MBB", ",", "MBBI", ",", "MBB", ".", "end", "(", ")", ")", ";", "DoneBB", "->", "transferSuccessors", "(", "&", "MBB", ")", ";", "MBB", ".", "addSuccessor", "(", "ClearBB", ")", ";", "MBB", ".", "addSuccessor", "(", "DoneBB", ")", ";", "ClearBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "for", "(", "const", "MachineOperand", "&", "Op", ":", "RetI", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "Op", ".", "isReg", "(", ")", ")", "continue", ";", "Register", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "<STR_LIT>", "||", "Reg", "==", "<STR_LIT>", ")", "continue", ";", "assert", "(", "Register", "::", "isPhysicalRegister", "(", "Reg", ")", "&&", "<STR_LIT>", ")", ";", "ClearBB", "->", "addLiveIn", "(", "Reg", ")", ";", "DoneBB", "->", "addLiveIn", "(", "Reg", ")", ";", "}", "ClearBB", "->", "addLiveIn", "(", "<STR_LIT>", ")", ";", "DoneBB", "->", "addLiveIn", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBB", ".", "end", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBB", ".", "end", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBB", ".", "end", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "DoneBB", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ";", "}", "for", "(", "unsigned", "D", "=", "<NUM_LIT>", ";", "D", "<", "<NUM_LIT>", ";", "D", "++", ")", "{", "if", "(", "ClearRegs", "[", "D", "*", "<NUM_LIT>", "+", "<NUM_LIT>", "]", "&&", "ClearRegs", "[", "D", "*", "<NUM_LIT>", "+", "<NUM_LIT>", "]", ")", "{", "unsigned", "Reg", "=", "<STR_LIT>", "+", "D", ";", "BuildMI", "(", "ClearBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "}", "else", "{", "if", "(", "ClearRegs", "[", "D", "*", "<NUM_LIT>", "+", "<NUM_LIT>", "]", ")", "{", "unsigned", "Reg", "=", "<STR_LIT>", "+", "D", "*", "<NUM_LIT>", ";", "BuildMI", "(", "ClearBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "}"], "ground_truth": ["if", "(", "ClearRegs", "[", "D", "*", "<NUM_LIT>", "+", "<NUM_LIT>", "]", ")", "{"], "File": "ARMExpandPseudoInsts20", "Func": "CMSEClearFPRegsV8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20022, "Length": 495, "Cover_Rate": 0.621859296482412, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ST", ".", "getGeneration", "(", ")", "<", "<ISA_LIT>Subtarget", "::", "VOLCANIC_ISLANDS", ")", "return", "<NUM_LIT>", ";", "std", "::", "set", "<", "unsigned", ">", "ClauseDefs", ";", "std", "::", "set", "<", "unsigned", ">", "ClauseUses", ";", "for", "(", "MachineInstr", "*", "MI", ":", "EmittedInstrs", ")", "{", "if", "(", "!", "MI", "||", "!", "<ISA_LIT>InstrInfo", "::", "isSMRD", "(", "*", "MI", ")", ")", "break", ";", "addRegsToSet", "(", "MI", "->", "defs", "(", ")", ",", "ClauseDefs", ")", ";", "addRegsToSet", "(", "MI", "->", "uses", "(", ")", ",", "ClauseUses", ")", ";", "}", "if", "(", "ClauseDefs", ".", "empty", "(", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "SMEM", "->", "mayStore", "(", ")", ")", "return", "<NUM_LIT>", ";", "addRegsToSet", "(", "SMEM", "->", "defs", "(", ")", ",", "ClauseDefs", ")", ";", "addRegsToSet", "(", "SMEM", "->", "uses", "(", ")", ",", "ClauseUses", ")", ";"], "ground_truth": ["std", "::", "vector", "<", "unsigned", ">", "Result", "(", "std", "::", "max", "(", "ClauseDefs", ".", "size", "(", ")", ",", "ClauseUses", ".", "size", "(", ")", ")", ")", ";"], "File": "GCNHazardRecognizer22", "Func": "checkSMEMSoftClauseHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20023, "Length": 149, "Cover_Rate": 0.6681614349775785, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmParser", "&", "getParser", "(", ")", "const", "{"], "ground_truth": ["return", "Parser", ";"], "File": "P2AsmParser", "Func": "getParser", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20024, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isBarriernXS", "(", ")", "const", "{", "return", "Kind", "==", "k_Barrier", "&&", "getBarriernXSModifier", "(", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser1", "Func": "isBarriernXS", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20025, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "ShiftValue", "=", "(", "Size", "*", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "Size", ";", "++", "i", ")", "{", "OS", "<<", "(", "char", ")", "(", "Bits", ">>", "ShiftValue", ")", ";", "Bits", "<<=", "<NUM_LIT>", ";", "}", "++", "MCNumEmitted", ";"], "ground_truth": ["}"], "File": "PPCMCCodeEmitter14", "Func": "EncodeInstruction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20026, "Length": 46, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256bh", ")", "__builtin_ia32_cvtne2ps2bf16_v16hi", "(", "__A", ",", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx512bf16vlintrin", "Func": "_mm256_cvtne2ps_pbh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20027, "Length": 12, "Cover_Rate": 0.35294117647058826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "fixed_size_mode", "mips_get_reg_raw_mode", "(", "int", "regno", ")", "{"], "ground_truth": ["if", "(", "TARGET_FLOATXX", "&&", "FP_REG_P", "(", "regno", ")", ")", "return", "DFmode", ";"], "File": "mips", "Func": "mips_get_reg_raw_mode", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20028, "Length": 20, "Cover_Rate": 0.7407407407407407, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "op0", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "rtx", "op1", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "rtx", "op2", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "op0", ")", "==", "MULT", "&&", "CONST_INT_P", "(", "op1", ")", "&&", "op2", "==", "const0_rtx", "&&", "CONST_INT_P", "(", "XEXP", "(", "op0", ",", "<NUM_LIT>", ")", ")", "&&", "aarch64_is_extend_from_extract", "(", "mode", ",", "XEXP", "(", "op0", ",", "<NUM_LIT>", ")", ",", "op1", ")", ")", "{"], "ground_truth": ["return", "true", ";"], "File": "aarch642", "Func": "aarch64_rtx_arith_op_extract_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20029, "Length": 76, "Cover_Rate": 0.6909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "BaseReg", "==", "<NUM_LIT>", "||", "BaseReg", "==", "<STR_LIT>", ")", "return", "true", ";", "if", "(", "!", "ReMatPICStubLoad", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isGlobal", "(", ")", ")", "return", "false", ";", "const", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "bool", "isPICBase", "=", "false", ";", "for", "(", "MachineRegisterInfo", "::", "def_iterator", "I", "=", "MRI", ".", "def_begin", "(", "BaseReg", ")", ",", "E", "=", "MRI", ".", "def_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineInstr", "*", "DefMI", "=", "I", ".", "getOperand", "(", ")", ".", "getParent", "(", ")", ";", "if", "(", "DefMI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "assert", "(", "!", "isPICBase", "&&", "<STR_LIT>", ")", ";", "isPICBase", "=", "true", ";", "}", "return", "isPICBase", ";", "}", "return", "false", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<NUM_LIT>", "&&", "!", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "{", "if", "(", "!", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "return", "true", ";", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["if", "(", "BaseReg", "==", "<NUM_LIT>", ")", "return", "true", ";"], "File": "X86InstrInfo108", "Func": "isReallyTriviallyReMaterializable", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20030, "Length": 239, "Cover_Rate": 0.5275938189845475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "llvm", "::", "ADDRESS_SPACE_GLOBAL", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "llvm", "::", "ADDRESS_SPACE_CONST", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "llvm", "::", "ADDRESS_SPACE_SHARED", ":"], "ground_truth": ["O", "<<", "<STR_LIT>", ";"], "File": "NVPTXAsmPrinter", "Func": "emitPTXAddressSpace", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20031, "Length": 33, "Cover_Rate": 0.44, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMemoryUnscaled", "(", ")", "const", "{", "if", "(", "!", "isMem", "(", ")", ")", "return", "false", ";", "if", "(", "Mem", ".", "Mode", "!=", "ImmediateOffset", ")", "return", "false", ";", "if", "(", "!", "Mem", ".", "OffsetImm", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Mem", ".", "OffsetImm", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "(", "Value", ">=", "-", "<NUM_LIT>", "&&", "Value", "<", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARM64AsmParser", "Func": "isMemoryUnscaled", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20032, "Length": 82, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isSingleSpacedVectorList", "(", ")", ")", "return", "false", ";", "return", "(", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "VectorList", ".", "RegNum", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isVecListDPairSpaced", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20033, "Length": 25, "Cover_Rate": 0.7575757575757576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "Base", ".", "FrameIndex", "<<", "'\\n'", ";", "}", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "Disp", "<<", "'\\n'", ";", "if", "(", "GV", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", ";", "GV", "->", "dump", "(", ")", ";", "}", "else", "if", "(", "CP", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", ";", "CP", "->", "dump", "(", ")", ";", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "Align", "<<", "'\\n'", ";", "}", "else", "if", "(", "ES", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", ";", "errs", "(", ")", "<<", "ES", "<<", "'\\n'", ";"], "ground_truth": ["}", "else", "if", "(", "JT", "!=", "-", "<NUM_LIT>", ")", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "JT", "<<", "<STR_LIT>", "<<", "Align", "<<", "'\\n'", ";"], "File": "Dcpu16ISelDAGToDAG", "Func": "dump", "Target": "Dcpu16", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20034, "Length": 113, "Cover_Rate": 0.653179190751445, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Triple", "TheTriple", "(", "TT", ")", ";", "AlignmentIsInBytes", "=", "false", ";", "Data16bitsDirective", "=", "<STR_LIT>", ";", "Data32bitsDirective", "=", "<STR_LIT>", ";"], "ground_truth": ["Data64bitsDirective", "=", "<STR_LIT>", ";"], "File": "LC3bMCAsmInfo", "Func": "LC3bMCAsmInfo", "Target": "LC3b", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20035, "Length": 22, "Cover_Rate": 0.3013698630136986, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "HOST_WIDE_INT", "temp", ",", "op", ";", "if", "(", "op_const", "==", "<NUM_LIT>", ")", "return", "NULL", ";"], "ground_truth": ["op", "=", "opint", "[", "<NUM_LIT>", "]", ";"], "File": "alpha3", "Func": "alpha_fold_builtin_ctpop", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20036, "Length": 22, "Cover_Rate": 0.3548387096774194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "x", ")", "==", "LO_SUM", ")", "iter", ".", "skip_subrtxes", "(", ")", ";", "else", "if", "(", "small_symbolic_operand", "(", "x", ",", "Pmode", ")", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "alpha", "Func": "FOR_EACH_SUBRTX_VAR", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20037, "Length": 29, "Cover_Rate": 0.6304347826086957, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BlockInformation", "(", ")", ":", "IsRetired", "(", "false", ")", ",", "SccNum", "(", "INVALIDSCCNUM", ")", "{"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer1", "Func": "BlockInformation", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20038, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "return", "Op", ";", "unsigned", "EltSize", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "if", "(", "isVShiftLImm", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "VT", ",", "false", ",", "Cnt", ")", "&&", "Cnt", "<", "EltSize", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "Cnt", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "isVShiftRImm", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "VT", ",", "false", ",", "Cnt", ")", "&&", "Cnt", "<", "EltSize", ")", "{", "unsigned", "Opc", "=", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "Cnt", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "}", "unsigned", "Opc", "=", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "NegShift", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["SDValue", "NegShiftLeft", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getConstant", "(", "Opc", ",", "DL", ",", "<STR_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "NegShift", ")", ";"], "File": "AArch64ISelLowering (2)3", "Func": "LowerVectorSRA_SRL_SHL", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20039, "Length": 287, "Cover_Rate": 0.7863013698630137, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "for", "(", "auto", "const", "&", "P", ":", "LISLR", ")", "{", "auto", "I", "=", "TrackedLR", ".", "find", "(", "P", ".", "first", ")", ";", "if", "(", "I", "==", "TrackedLR", ".", "end", "(", ")", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "PrintReg", "(", "P", ".", "first", ",", "TRI", ")", "<<", "<STR_LIT>", "<<", "PrintLaneMask", "(", "P", ".", "second", ")", "<<", "<STR_LIT>", ";", "}"], "ground_truth": ["}"], "File": "GCNRegPressure15", "Func": "reportMismatch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20040, "Length": 62, "Cover_Rate": 0.3163265306122449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BitsToCheck", "|=", "~", "Constant", "&", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", "*", "i", ")", ";", "}", "}", "}", "if", "(", "BitsToCheck", "&&", "!", "CurDAG", "->", "MaskedValueIsZero", "(", "LHS", ",", "APInt", "(", "LHS", ".", "getValueSizeInBits", "(", ")", ",", "BitsToCheck", ")", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["return", "Result", ";"], "File": "AlphaISelDAGToDAG7", "Func": "get_zapImm", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20041, "Length": 45, "Cover_Rate": 0.3191489361702128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";"], "ground_truth": ["}"], "File": "MOSTargetMachine", "Func": "alwaysRequiresMachineScheduler", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20042, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_arm_stcl", "(", "__coproc", ",", "__CRd", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "acle6___arm_stcl", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20043, "Length": 11, "Cover_Rate": 0.39285714285714285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "=", "ELF", "::", "R_<ISA_LIT>_THM_JUMP24", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_MOVT_PREL", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_MOVW_PREL_NC", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_THM_MOVT_PREL", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_THM_MOVW_PREL_NC", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "switch", "(", "Modifier", ")", "{", "case", "MCSymbolRefExpr", "::", "VK_TLSCALL", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_THM_TLS_CALL", ";", "break", ";", "default", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_THM_CALL", ";", "break", ";", "}", "break", ";", "}", "}", "else", "{", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "return", "ELF", "::", "R_<ISA_LIT>_NONE", ";", "case", "FK_Data_1", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_ABS8", ";", "break", ";", "}", "break", ";", "case", "FK_Data_2", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_ABS16", ";", "break", ";", "}", "break", ";", "case", "FK_Data_4", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_NONE", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_NONE", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_GOT", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_GOT_BREL", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSGD", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_TLS_GD32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TPOFF", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_TLS_LE32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTTPOFF", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_TLS_IE32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_ABS32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTOFF", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_GOTOFF32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOT_PREL", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_GOT_PREL", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TARGET1", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_TARGET1", ";", "break", ";"], "ground_truth": ["case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TARGET2", ":"], "File": "ARMELFObjectWriter40", "Func": "GetRelocTypeInner", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20044, "Length": 316, "Cover_Rate": 0.4087968952134541, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>MCCodeEmitter", "::", "encodeImm", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "auto", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "if", "(", "isa", "<", "<ISA_LIT>MCExpr", ">", "(", "MO", ".", "getExpr", "(", ")", ")", ")", "{", "return", "getExprOpValue", "(", "MO", ".", "getExpr", "(", ")", ",", "Fixups", ",", "STI", ")", ";", "}", "MCFixupKind", "FixupKind", "=", "static_cast", "<", "MCFixupKind", ">", "(", "Fixup", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "Offset", ",", "MO", ".", "getExpr", "(", ")", ",", "FixupKind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AVRMCCodeEmitter10", "Func": "encodeImm", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20045, "Length": 117, "Cover_Rate": 0.8731343283582089, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "shouldConvertConstantLoadToIntImm", "(", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "const", "override", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "BPFISelLowering (2)", "Func": "shouldConvertConstantLoadToIntImm", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20046, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cvtu64_ss", "(", "__m128", "__A", ",", "unsigned", "long", "long", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128", ")", "__builtin_ia32_cvtusi2ss64", "(", "(", "__v4sf", ")", "__A", ",", "__B", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fintrin", "Func": "_mm_cvtu64_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20047, "Length": 40, "Cover_Rate": 0.975609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_i32gather_epi32", "(", "int", "const", "*", "base", ",", "__m256i", "index", ",", "const", "int", "scale", ")", "{", "__v8si", "src", "=", "__extension__", "(", "__v8si", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "__v8si", "mask", "=", "__extension__", "(", "__v8si", ")", "{", "~", "<NUM_LIT>", ",", "~", "<NUM_LIT>", ",", "~", "<NUM_LIT>", ",", "~", "<NUM_LIT>", ",", "~", "<NUM_LIT>", ",", "~", "<NUM_LIT>", ",", "~", "<NUM_LIT>", ",", "~", "<NUM_LIT>", "}", ";", "return", "(", "__m256i", ")", "__builtin_ia32_gathersiv8si", "(", "src", ",", "base", ",", "(", "__v8si", ")", "index", ",", "mask", ",", "scale", ")", ";"], "ground_truth": ["}"], "File": "avx2intrin4", "Func": "_mm256_i32gather_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20048, "Length": 107, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "weight", "=", "TargetLowering", "::", "getSingleConstraintMatchWeight", "(", "info", ",", "constraint", ")", ";", "break", ";", "case", "'b'", ":", "if", "(", "type", "->", "isIntegerTy", "(", ")", ")", "weight", "=", "CW_Register", ";", "break", ";", "case", "'f'", ":", "if", "(", "type", "->", "isFloatTy", "(", ")", ")", "weight", "=", "CW_Register", ";", "break", ";", "case", "'d'", ":", "if", "(", "type", "->", "isDoubleTy", "(", ")", ")", "weight", "=", "CW_Register", ";", "break", ";", "case", "'v'", ":", "if", "(", "type", "->", "isVectorTy", "(", ")", ")", "weight", "=", "CW_Register", ";", "break", ";", "case", "'y'", ":", "weight", "=", "CW_Register", ";"], "ground_truth": ["break", ";"], "File": "PPCISelLowering100", "Func": "getSingleConstraintMatchWeight", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20049, "Length": 90, "Cover_Rate": 0.32967032967032966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512d", ")", "__builtin_ia32_mulpd512_mask", "(", "(", "__v8df", ")", "__A", ",", "(", "__v8df", ")", "__B", ",", "(", "__v8df", ")", "__W", ",", "(", "__mmask8", ")", "__U", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_mask_mul_round_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20050, "Length": 30, "Cover_Rate": 0.4838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CallsEhReturn", "&&", "(", "FI", "==", "EhDataRegFI", "[", "<NUM_LIT>", "]", "||", "FI", "==", "EhDataRegFI", "[", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["}"], "File": "RISCVMachineFunctionInfo1", "Func": "isEhDataRegFI", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20051, "Length": 20, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "legalizeGenericOperand", "(", "MachineBasicBlock", "&", "InsertMBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "TargetRegisterClass", "*", "DstRC", ",", "MachineOperand", "&", "Op", ",", "MachineRegisterInfo", "&", "MRI", ",", "const", "DebugLoc", "&", "DL", ")", "const", "{", "unsigned", "OpReg", "=", "Op", ".", "getReg", "(", ")", ";", "unsigned", "OpSubReg", "=", "Op", ".", "getSubReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "OpRC", "=", "RI", ".", "getSubClassWithSubReg", "(", "RI", ".", "getRegClassForReg", "(", "MRI", ",", "OpReg", ")", ",", "OpSubReg", ")", ";", "if", "(", "DstRC", "==", "OpRC", ")", "return", ";", "unsigned", "DstReg", "=", "MRI", ".", "createVirtualRegister", "(", "DstRC", ")", ";", "MachineInstr", "*", "Copy", "=", "BuildMI", "(", "InsertMBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addOperand", "(", "Op", ")", ";", "Op", ".", "setReg", "(", "DstReg", ")", ";", "Op", ".", "setSubReg", "(", "<NUM_LIT>", ")", ";", "MachineInstr", "*", "Def", "=", "MRI", ".", "getVRegDef", "(", "OpReg", ")", ";", "if", "(", "!", "Def", ")", "return", ";"], "ground_truth": ["if", "(", "Def", "->", "isMoveImmediate", "(", ")", ")", "FoldImmediate", "(", "*", "Copy", ",", "*", "Def", ",", "OpReg", ",", "&", "MRI", ")", ";"], "File": "SIInstrInfo41", "Func": "legalizeGenericOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20052, "Length": 170, "Cover_Rate": 0.9826589595375722, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isVecListFourQHWordIndexed", "(", ")", "const", "{"], "ground_truth": ["if", "(", "!", "isDoubleSpacedVectorIndexed", "(", ")", ")", "return", "false", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListFourQHWordIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20053, "Length": 16, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "shouldConvertConstantLoadToIntImm", "(", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "const", "{"], "ground_truth": ["const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "getTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", ")", ";"], "File": "SIISelLowering126", "Func": "shouldConvertConstantLoadToIntImm", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20054, "Length": 41, "Cover_Rate": 0.82, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Name", ".", "endswith", "(", "<STR_LIT>", ")", ")", "{", "Mnemonic", "=", "Name", ".", "substr", "(", "<NUM_LIT>", ",", "Name", ".", "size", "(", ")", "-", "<NUM_LIT>", ")", ";", "IsBRR", "=", "true", ";", "}", "if", "(", "Mnemonic", "[", "<NUM_LIT>", "]", "==", "'b'", "||", "(", "Mnemonic", "[", "<NUM_LIT>", "]", "==", "'s'", "&&", "!", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", ")", "&&", "!", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", ")", ")", ")", "{", "LPCC", "::", "CondCode", "CondCode", "=", "LPCC", "::", "suffixTo<ISA_LIT>CondCode", "(", "Mnemonic", ".", "substr", "(", "<NUM_LIT>", ",", "Next", ")", ")", ";", "if", "(", "CondCode", "!=", "LPCC", "::", "UNKNOWN", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Operands", "->", "push_back", "(", "<STR_LIT>", "(", "Mnemonic", ",", "NameLoc", ")", ")", ";", "Operands", "->", "push_back", "(", "<STR_LIT>", "(", "MCConstantExpr", "::", "create", "(", "CondCode", ",", "getContext", "(", ")", ")", ",", "NameLoc", ",", "NameLoc", ")", ")", ";"], "ground_truth": ["if", "(", "IsBRR", ")", "{"], "File": "LanaiAsmParser (2)", "Func": "splitMnemonic", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20055, "Length": 146, "Cover_Rate": 0.3734015345268542, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "IdxVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "Idx", ")", "->", "getZExtValue", "(", ")", ";", "bool", "Upper", "=", "IdxVal", ">=", "NumElems", "/", "<NUM_LIT>", ";", "Vec", "=", "Extract128BitVector", "(", "Vec", ",", "DAG", ".", "getConstant", "(", "Upper", "?", "NumElems", "/", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ",", "dl", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Vec", ",", "Upper", "?", "DAG", ".", "getConstant", "(", "IdxVal", "-", "NumElems", "/", "<NUM_LIT>", ",", "<STR_LIT>", ")", ":", "Idx", ")", ";", "}", "assert", "(", "Vec", ".", "getValueSizeInBits", "(", ")", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "Subtarget", "->", "hasSSE41orAVX", "(", ")", ")", "{", "SDValue", "Res", "=", "LowerEXTRACT_VECTOR_ELT_SSE4", "(", "Op", ",", "DAG", ")", ";", "if", "(", "Res", ".", "getNode", "(", ")", ")", "return", "Res", ";", "}", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "Vec", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Idx", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Idx", "==", "<NUM_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Vec", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ";", "EVT", "EltVT", "=", "<STR_LIT>", ";", "SDValue", "Extract", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "EltVT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Assert", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "EltVT", ",", "Extract", ",", "DAG", ".", "getValueType", "(", "VT", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Assert", ")", ";"], "ground_truth": ["}", "else", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{"], "File": "X86ISelLowering198", "Func": "LowerEXTRACT_VECTOR_ELT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20056, "Length": 321, "Cover_Rate": 0.4652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "int", "getFP32Imm", "(", "const", "APFloat", "&", "FPImm", ")", "{", "return", "getFP32Imm", "(", "FPImm", ".", "bitcastToAPInt", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARM64AddressingModes", "Func": "getFP32Imm", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20057, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_cvtepu32_pd", "(", "__mmask8", "__U", ",", "__m128i", "__A", ")", "{"], "ground_truth": ["return", "(", "__m256d", ")", "__builtin_ia32_cvtudq2pd256_mask", "(", "(", "__v4si", ")", "__A", ",", "(", "__v4df", ")", "_mm256_setzero_pd", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_maskz_cvtepu32_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20058, "Length": 46, "Cover_Rate": 0.9787234042553191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isa", "<", "MCSymbolRefExpr", ">", "(", "Disp", ")", "&&", "!", "Info", ".", "IsVarDecl", ")", "{", "unsigned", "RegNo", "=", "is64BitMode", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "<STR_LIT>", "(", "RegNo", ",", "Start", ",", "End", ",", "true", ",", "SMLoc", "(", ")", ",", "Identifier", ",", "Info", ".", "OpDecl", ")", ";", "}", "const", "MCBinaryExpr", "*", "BinOp", "=", "dyn_cast", "<", "MCBinaryExpr", ">", "(", "Disp", ")", ";", "bool", "IsSymRef", "=", "isa", "<", "MCSymbolRefExpr", ">", "(", "BinOp", "?", "BinOp", "->", "getLHS", "(", ")", ":", "Disp", ")", ";", "if", "(", "IsSymRef", ")", "{"], "ground_truth": ["if", "(", "!", "Size", ")", "{"], "File": "X86AsmParser26", "Func": "CreateMemForInlineAsm", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20059, "Length": 93, "Cover_Rate": 0.44711538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "DecodeScalarMoveMask", "(", "MVT", "VT", ",", "bool", "IsLoad", ",", "SmallVectorImpl", "<", "int", ">", "&", "Mask", ")", "{"], "ground_truth": ["unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";"], "File": "X86ShuffleDecode", "Func": "DecodeScalarMoveMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20060, "Length": 26, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vreinterpretq_s8", "(", "float32x4_t", "__a", ")", "{", "return", "__arm_vreinterpretq_s8_f32", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve_types___arm_vreinterpretq_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20061, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "bytes_left", ",", "size", ";", "if", "(", "*", "cum", ">=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "ft32_pass_by_reference", "(", "cum_v", ",", "arg", ")", ")", "size", "=", "<NUM_LIT>", ";", "else", "if", "(", "arg", ".", "type", ")", "{", "if", "(", "AGGREGATE_TYPE_P", "(", "arg", ".", "type", ")", ")", "return", "<NUM_LIT>", ";", "size", "=", "int_size_in_bytes", "(", "arg", ".", "type", ")", ";", "}", "else", "size", "=", "GET_MODE_SIZE", "(", "arg", ".", "mode", ")", ";", "bytes_left", "=", "(", "<NUM_LIT>", "*", "<NUM_LIT>", ")", "-", "(", "(", "*", "cum", "-", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ")", ";", "if", "(", "size", ">", "bytes_left", ")", "return", "bytes_left", ";"], "ground_truth": ["else", "return", "<NUM_LIT>", ";"], "File": "ft32", "Func": "ft32_arg_partial_bytes", "Target": "ft32", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20062, "Length": 100, "Cover_Rate": 0.8130081300813008, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "loongarch_valid_pointer_mode", "(", "scalar_int_mode", "mode", ")", "{"], "ground_truth": ["return", "mode", "==", "SImode", "||", "(", "TARGET_64BIT", "&&", "mode", "==", "DImode", ")", ";"], "File": "loongarch", "Func": "loongarch_valid_pointer_mode", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20063, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "sign1", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "sign2", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "sign1", "!=", "sign2", ")", "return", "MCDisassembler", "::", "Fail", ";", "const", "unsigned", "Rd", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "assert", "(", "Inst", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "DecodeStatus", "S", "=", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ";", "unsigned", "Val", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["Val", "|=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";"], "File": "ARMDisassembler39", "Func": "DecodeT2Adr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20064, "Length": 100, "Cover_Rate": 0.5235602094240838, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "llvm", "::", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "JVMAssembler", "Func": "JVMAssembler", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20065, "Length": 12, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "shmask", ".", "v", "=", "(", "(", "vec_uint4", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "ground_truth": ["shmask", ".", "i", "[", "(", "(", "si_to_uint", "(", "a", ")", "+", "(", "unsigned", "int", ")", "(", "imm", ")", ")", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";"], "File": "si2vmx", "Func": "si_cwd", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20066, "Length": 47, "Cover_Rate": 0.5402298850574713, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "{", "LatenciesAlone", ",", "BlockRegUsageLatency", "}", ",", "{", "LatenciesGrouped", ",", "BlockLatencyRegUsage", "}", ",", "{", "LatenciesAlonePlusConsecutive", ",", "BlockLatencyRegUsage", "}", ",", "}", ";", "for", "(", "std", "::", "pair", "<", "<ISA_LIT>SchedulerBlockCreatorVariant", ",", "<ISA_LIT>SchedulerBlockSchedulerVariant", ">", "v", ":", "Variants", ")", "{", "Temp", "=", "Scheduler", ".", "scheduleVariant", "(", "v", ".", "first", ",", "v", ".", "second", ")", ";", "if", "(", "Temp", ".", "MaxVGPRUsage", "<", "Best", ".", "MaxVGPRUsage", ")", "Best", "=", "Temp", ";", "}", "}", "if", "(", "Best", ".", "MaxVGPRUsage", ">", "<NUM_LIT>", ")", "{", "static", "const", "std", "::", "pair", "<", "<ISA_LIT>SchedulerBlockCreatorVariant", ",", "<ISA_LIT>SchedulerBlockSchedulerVariant", ">", "Variants", "[", "]", "=", "{", "{", "LatenciesAlone", ",", "BlockRegUsage", "}", ",", "{", "LatenciesGrouped", ",", "BlockRegUsageLatency", "}", ",", "{", "LatenciesGrouped", ",", "BlockRegUsage", "}", ",", "{", "LatenciesAlonePlusConsecutive", ",", "BlockRegUsageLatency", "}", ",", "{", "LatenciesAlonePlusConsecutive", ",", "BlockRegUsage", "}", "}", ";", "for", "(", "std", "::", "pair", "<", "<ISA_LIT>SchedulerBlockCreatorVariant", ",", "<ISA_LIT>SchedulerBlockSchedulerVariant", ">", "v", ":", "Variants", ")", "{", "Temp", "=", "Scheduler", ".", "scheduleVariant", "(", "v", ".", "first", ",", "v", ".", "second", ")", ";", "if", "(", "Temp", ".", "MaxVGPRUsage", "<", "Best", ".", "MaxVGPRUsage", ")", "Best", "=", "Temp", ";", "}", "}", "ScheduledSUnits", "=", "Best", ".", "SUs", ";", "ScheduledSUnitsInv", ".", "resize", "(", "SUnits", ".", "size", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "(", "unsigned", ")", "SUnits", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "ScheduledSUnitsInv", "[", "ScheduledSUnits", "[", "i", "]", "]", "=", "i", ";", "}", "moveLowLatencies", "(", ")", ";", "assert", "(", "TopRPTracker", ".", "getPos", "(", ")", "==", "RegionBegin", "&&", "<STR_LIT>", ")", ";", "TopRPTracker", ".", "setPos", "(", "CurrentTop", ")", ";", "for", "(", "std", "::", "vector", "<", "unsigned", ">", "::", "iterator", "I", "=", "ScheduledSUnits", ".", "begin", "(", ")", ",", "E", "=", "ScheduledSUnits", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "SUnit", "*", "SU", "=", "&", "SUnits", "[", "*", "I", "]", ";", "scheduleMI", "(", "SU", ",", "true", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "SU", "->", "NodeNum", "<<", "<STR_LIT>", "<<", "*", "SU", "->", "getInstr", "(", ")", ")", ";", "}", "assert", "(", "CurrentTop", "==", "CurrentBottom", "&&", "<STR_LIT>", ")", ";", "placeDebugValues", "(", ")", ";", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printMBBReference", "(", "*", "begin", "(", ")", "->", "getParent", "(", ")", ")", "<<", "<STR_LIT>", ";", "dumpSchedule", "(", ")", ";", "dbgs", "(", ")", "<<", "'\\n'", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler2", "Func": "schedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20067, "Length": 367, "Cover_Rate": 0.5502248875562219, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "EndLoc", "=", "SMLoc", "::", "getFromPointer", "(", "Loc", ".", "getPointer", "(", ")", "+", "Str", ".", "size", "(", ")", ")", ";", "auto", "Res", "=", "std", "::", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "Token", ",", "Loc", ",", "EndLoc", ")", ";", "Res", "->", "Tok", ".", "Data", "=", "Str", ".", "data", "(", ")", ";", "Res", "->", "Tok", ".", "Length", "=", "Str", ".", "size", "(", ")", ";", "return", "Res", ";"], "ground_truth": ["}"], "File": "X86Operand14", "Func": "CreateToken", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20068, "Length": 65, "Cover_Rate": 0.8024691358024691, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "Error", "(", "L", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "RegisterReqs", ".", "erase", "(", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ".", "lower", "(", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser (2)5", "Func": "parseDirectiveUnreq", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20069, "Length": 69, "Cover_Rate": 0.8734177215189873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vmaxnmaq_m_f16", "(", "float16x8_t", "__a", ",", "float16x8_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vmaxnmaq_m_fv8hf", "(", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vmaxnmaq_m_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20070, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<ISA_LIT>Operand", "::", "CreateImm", "(", "this", ",", "<NUM_LIT>", ",", "SMLoc", "(", ")", ",", "<ISA_LIT>Operand", "::", "ImmTyOffset", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "defaultFlatOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20071, "Length": 19, "Cover_Rate": 0.6551724137931034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "reg1", "=", "cfun", "->", "machine", "->", "frame", ".", "wb_candidate1", ";", "unsigned", "reg2", "=", "cfun", "->", "machine", "->", "frame", ".", "wb_candidate2", ";", "bool", "emit_frame_chain", "=", "cfun", "->", "machine", "->", "frame", ".", "emit_frame_chain", ";", "rtx_insn", "*", "insn", ";", "if", "(", "flag_stack_clash_protection", "&&", "known_eq", "(", "callee_adjust", ",", "<NUM_LIT>", ")", ")", "{", "initial_adjust", "+=", "sve_callee_adjust", ";", "sve_callee_adjust", "=", "<NUM_LIT>", ";", "}", "if", "(", "aarch64_return_address_signing_enabled", "(", ")", ")", "{", "switch", "(", "aarch64_ra_sign_key", ")", "{", "case", "AARCH64_KEY_A", ":", "insn", "=", "emit_insn", "(", "gen_paciasp", "(", ")", ")", ";", "break", ";", "case", "AARCH64_KEY_B", ":", "insn", "=", "emit_insn", "(", "gen_pacibsp", "(", ")", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "add_reg_note", "(", "insn", ",", "REG_CFA_TOGGLE_RA_MANGLE", ",", "const0_rtx", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}", "if", "(", "flag_stack_usage_info", ")", "current_function_static_stack_size", "=", "constant_lower_bound", "(", "frame_size", ")", ";", "if", "(", "flag_stack_check", "==", "STATIC_BUILTIN_STACK_CHECK", ")", "{", "if", "(", "crtl", "->", "is_leaf", "&&", "!", "cfun", "->", "calls_alloca", ")", "{", "if", "(", "maybe_gt", "(", "frame_size", ",", "PROBE_INTERVAL", ")", "&&", "maybe_gt", "(", "frame_size", ",", "get_stack_check_protect", "(", ")", ")", ")", "aarch64_emit_probe_stack_range", "(", "get_stack_check_protect", "(", ")", ",", "(", "frame_size", "-", "get_stack_check_protect", "(", ")", ")", ")", ";", "}", "else", "if", "(", "maybe_gt", "(", "frame_size", ",", "<NUM_LIT>", ")", ")", "aarch64_emit_probe_stack_range", "(", "get_stack_check_protect", "(", ")", ",", "frame_size", ")", ";", "}", "rtx", "tmp0_rtx", "=", "gen_rtx_REG", "(", "Pmode", ",", "EP0_REGNUM", ")", ";", "rtx", "tmp1_rtx", "=", "gen_rtx_REG", "(", "Pmode", ",", "EP1_REGNUM", ")", ";", "gcc_assert", "(", "known_eq", "(", "initial_adjust", ",", "<NUM_LIT>", ")", "||", "callee_adjust", "==", "<NUM_LIT>", ")", ";", "aarch64_allocate_and_probe_stack_space", "(", "tmp0_rtx", ",", "tmp1_rtx", ",", "initial_adjust", ",", "true", ",", "false", ")", ";", "if", "(", "callee_adjust", "!=", "<NUM_LIT>", ")", "aarch64_push_regs", "(", "reg1", ",", "reg2", ",", "callee_adjust", ")", ";", "poly_int64", "chain_offset", "=", "(", "initial_adjust", "+", "callee_adjust", "-", "cfun", "->", "machine", "->", "frame", ".", "hard_fp_offset", ")", ";", "gcc_assert", "(", "known_ge", "(", "chain_offset", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["poly_int64", "saved_regs_offset", "=", "chain_offset", "-", "below_hard_fp_saved_regs_size", ";"], "File": "aarch64", "Func": "aarch64_expand_prologue", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20072, "Length": 302, "Cover_Rate": 0.4582701062215478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<STR_LIT>", "(", "SDNode", "*", "N", ",", "bool", "isUnary", ")", "{", "if", "(", "!", "isUnary", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "i", "+=", "<NUM_LIT>", ")", "if", "(", "!", "isConstantOrUndef", "(", "N", "->", "getOperand", "(", "i", ")", ",", "i", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ")", "||", "!", "isConstantOrUndef", "(", "N", "->", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ",", "i", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ")", ")", "return", "false", ";", "}", "else", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "i", "+=", "<NUM_LIT>", ")", "if", "(", "!", "isConstantOrUndef", "(", "N", "->", "getOperand", "(", "i", ")", ",", "i", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ")", "||", "!", "isConstantOrUndef", "(", "N", "->", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ",", "i", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ")", "||", "!", "isConstantOrUndef", "(", "N", "->", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ",", "i", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ")", "||", "!", "isConstantOrUndef", "(", "N", "->", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ",", "i", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ")", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "PPCISelLowering123", "Func": "isVPKUWUMShuffleMask", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20073, "Length": 171, "Cover_Rate": 0.9661016949152542, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "NewMI", "=", "MF", ".", "CreateMachineInstr", "(", "TII", ".", "get", "(", "Opcode", ")", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "true", ")", ";", "MachineInstrBuilder", "MIB", "(", "MF", ",", "NewMI", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "i", "==", "OpNo", ")", "{", "assert", "(", "MO", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "addOperands", "(", "MIB", ",", "MOs", ",", "PtrOffset", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "X86InstrInfo (2)2", "Func": "FuseInst", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20074, "Length": 96, "Cover_Rate": 0.5680473372781065, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "<ISA_LIT>DAGToDAGISel", "::", "Select", "(", "SDNode", "*", "N", ")", "{", "if", "(", "N", "->", "isMachineOpcode", "(", ")", ")", "return", "NULL", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";"], "ground_truth": ["}"], "File": "VideocoreISelDAGToDAG", "Func": "Select", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20075, "Length": 36, "Cover_Rate": 0.8372093023255814, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "PrintSwitchToSection", "(", "const", "MCAsmInfo", "&", "MAI", ",", "raw_ostream", "&", "OS", ",", "const", "MCExpr", "*", "Subsection", ")", "const", "{"], "ground_truth": ["}"], "File": "Z80Section", "Func": "PrintSwitchToSection", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20076, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "I", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_BRCOND", ")", "&&", "<STR_LIT>", ")", ";", "const", "unsigned", "CondReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "*", "DestMBB", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "MachineInstr", "&", "TestInst", "=", "*", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "CondReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "DestMBB", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["constrainSelectedInstRegOperands", "(", "TestInst", ",", "TII", ",", "TRI", ",", "RBI", ")", ";"], "File": "X86InstructionSelector30", "Func": "selectCondBranch", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20077, "Length": 133, "Cover_Rate": 0.7916666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", "->", "isAAPCS_ABI", "(", ")", "&&", "NSAAOffset", "!=", "<NUM_LIT>", "&&", "size", ">", "excess", ")", "{", "while", "(", "State", "->", "AllocateReg", "(", "GPRArgRegs", ",", "<NUM_LIT>", ")", ")", ";", "return", ";", "}", "unsigned", "ByValRegBegin", "=", "reg", ";", "unsigned", "ByValRegEnd", "=", "(", "size", "<", "excess", ")", "?", "reg", "+", "size", "/", "<NUM_LIT>", ":", "(", "unsigned", ")", "<STR_LIT>", ";", "State", "->", "addInRegsParamInfo", "(", "ByValRegBegin", ",", "ByValRegEnd", ")", ";", "for", "(", "unsigned", "i", "=", "reg", "+", "<NUM_LIT>", ";", "i", "!=", "ByValRegEnd", ";", "++", "i", ")", "State", "->", "AllocateReg", "(", "GPRArgRegs", ",", "<NUM_LIT>", ")", ";", "if", "(", "size", "<", "excess", ")", "size", "=", "<NUM_LIT>", ";", "else", "size", "-=", "excess", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "HandleByVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20078, "Length": 107, "Cover_Rate": 0.39338235294117646, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "DefinesPredicate", "(", "MachineInstr", "*", "MI", ",", "std", "::", "vector", "<", "MachineOperand", ">", "&", "Pred", ")", "const", "{", "return", "isPredicateSetter", "(", "MI", "->", "getOpcode", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)", "Func": "DefinesPredicate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20079, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "return", ";", "}", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "{", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", "{", "Opc", "=", "<STR_LIT>", ";", "ZeroReg", "=", "<STR_LIT>", ";", "}", "else", "{", "assert", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "return", ";", "}", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "{", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "return", ";", "}", "else", "{", "assert", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "return", ";", "}", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "{", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "return", ";", "}", "else", "{", "assert", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "AArch64InstrInfo33", "Func": "copyPhysReg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20080, "Length": 265, "Cover_Rate": 0.34595300261096606, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "!", "strcmp", "(", "attrname", ",", "<STR_LIT>", ")", ")", "attrptr", "->", "ishtmcr", "=", "<NUM_LIT>", ";", "else", "if", "(", "!", "strcmp", "(", "attrname", ",", "<STR_LIT>", ")", ")", "attrptr", "->", "ismma", "=", "<NUM_LIT>", ";", "else", "if", "(", "!", "strcmp", "(", "attrname", ",", "<STR_LIT>", ")", ")", "attrptr", "->", "isquad", "=", "<NUM_LIT>", ";", "else", "if", "(", "!", "strcmp", "(", "attrname", ",", "<STR_LIT>", ")", ")", "attrptr", "->", "ispair", "=", "<NUM_LIT>", ";", "else", "if", "(", "!", "strcmp", "(", "attrname", ",", "<STR_LIT>", ")", ")", "attrptr", "->", "ismmaint", "=", "<NUM_LIT>", ";", "else", "if", "(", "!", "strcmp", "(", "attrname", ",", "<STR_LIT>", ")", ")", "attrptr", "->", "isno32bit", "=", "<NUM_LIT>", ";", "else", "if", "(", "!", "strcmp", "(", "attrname", ",", "<STR_LIT>", ")", ")", "attrptr", "->", "is32bit", "=", "<NUM_LIT>", ";", "else", "if", "(", "!", "strcmp", "(", "attrname", ",", "<STR_LIT>", ")", ")", "attrptr", "->", "iscpu", "=", "<NUM_LIT>", ";", "else", "if", "(", "!", "strcmp", "(", "attrname", ",", "<STR_LIT>", ")", ")", "attrptr", "->", "isldstmask", "=", "<NUM_LIT>", ";", "else", "if", "(", "!", "strcmp", "(", "attrname", ",", "<STR_LIT>", ")", ")", "attrptr", "->", "islxvrse", "=", "<NUM_LIT>", ";", "else", "if", "(", "!", "strcmp", "(", "attrname", ",", "<STR_LIT>", ")", ")", "attrptr", "->", "islxvrze", "=", "<NUM_LIT>", ";", "else", "if", "(", "!", "strcmp", "(", "attrname", ",", "<STR_LIT>", ")", ")", "attrptr", "->", "isendian", "=", "<NUM_LIT>", ";", "else", "if", "(", "!", "strcmp", "(", "attrname", ",", "<STR_LIT>", ")", ")", "attrptr", "->", "isibmld", "=", "<NUM_LIT>", ";", "else", "if", "(", "!", "strcmp", "(", "attrname", ",", "<STR_LIT>", ")", ")", "attrptr", "->", "isibm128", "=", "<NUM_LIT>", ";", "else", "{"], "ground_truth": ["diag", "(", "oldpos", ",", "<STR_LIT>", ")", ";"], "File": "rs6000-gen-builtins", "Func": "parse_bif_attrs", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20081, "Length": 247, "Cover_Rate": 0.36005830903790087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int8x8x2_t", "__rv", ";", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint8x8_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint8x8_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "ground_truth": ["__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint8x8_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "File": "arm", "Func": "neon_vuzp_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20082, "Length": 108, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "getTargetMachine", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "RetCC_<ISA_LIT>", ")", ";", "SDValue", "Flag", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "RetOps", "(", "<NUM_LIT>", ",", "Chain", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "OutVals", "[", "i", "]", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";"], "File": "VideoCore4ISelLowering", "Func": "LowerReturn", "Target": "VideoCore4", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20083, "Length": 154, "Cover_Rate": 0.6039215686274509, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcvtps_u32_f32", "(", "float32_t", "__a", ")", "{", "return", "__builtin_aarch64_lceilusfsi", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vcvtps_u32_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20084, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TTIImpl", "::", "isLegalToVectorizeStoreChain", "(", "unsigned", "ChainSizeInBytes", ",", "unsigned", "Alignment", ",", "unsigned", "AddrSpace", ")", "const", "{"], "ground_truth": ["return", "isLegalToVectorizeMemChain", "(", "ChainSizeInBytes", ",", "Alignment", ",", "AddrSpace", ")", ";"], "File": "AMDGPUTargetTransformInfo11", "Func": "isLegalToVectorizeStoreChain", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20085, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>CallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "ArrayRef", "<", "Register", ">", "VRegs", ",", "FunctionLoweringInfo", "&", "FLI", ",", "Register", "SwiftErrorVReg", ")", "const", "{", "assert", "(", "VRegs", ".", "size", "(", ")", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "Val", ")", "{", "const", "auto", "&", "STI", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getSubtarget", "(", ")", ";", "return", "MIRBuilder", ".", "buildInstr", "(", "<STR_LIT>", ")", ".", "addUse", "(", "VRegs", "[", "<NUM_LIT>", "]", ")", ".", "constrainAllUses", "(", "MIRBuilder", ".", "getTII", "(", ")", ",", "*", "STI", ".", "getRegisterInfo", "(", ")", ",", "*", "STI", ".", "getRegBankInfo", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SPIRVCallLowering1", "Func": "lowerReturn", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20086, "Length": 102, "Cover_Rate": 0.8717948717948718, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MBB", ".", "getNumber", "(", ")", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "resolveCrossBlockLatency", "(", "MBB", ",", "&", "MBB", ",", "topdown", ",", "deep", ",", "<NUM_LIT>", ",", "check_only", ",", "ignore_loop_instr", ",", "ProcessedBB", ")", ";"], "File": "TPCLatencyResolver", "Func": "resolveCrossBlockLatency", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20087, "Length": 38, "Cover_Rate": 0.5352112676056338, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "assert", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", ";", "unsigned", "Opc", "=", "(", "VT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "Ops", "[", "<NUM_LIT>", "]", ";", "SelectVOP3Mods0", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["SelectVOP3Mods", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ")", ";"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "SelectDIV_SCALE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20088, "Length": 90, "Cover_Rate": 0.5769230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TM", "=", "&", "TPC", "->", "getTM", "<", "TargetMachine", ">", "(", ")", ";", "}", "if", "(", "!", "<STR_LIT>", "(", "F", ".", "getCallingConv", "(", ")", ")", ")", "return", "false", ";"], "ground_truth": ["return", "<ISA_LIT>PropagateAttributes", "(", "TM", ",", "false", ")", ".", "process", "(", "F", ")", ";"], "File": "AMDGPUPropagateAttributes10", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20089, "Length": 41, "Cover_Rate": 0.5189873417721519, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "mips_emit_move", "(", "dest_reg", ",", "plus_constant", "(", "Pmode", ",", "dest_reg", ",", "bytes_per_iter", ")", ")", ";", "test", "=", "gen_rtx_NE", "(", "VOIDmode", ",", "src_reg", ",", "final_src", ")", ";", "if", "(", "Pmode", "==", "DImode", ")", "emit_jump_insn", "(", "gen_cbranchdi4", "(", "test", ",", "src_reg", ",", "final_src", ",", "label", ")", ")", ";", "else", "emit_jump_insn", "(", "gen_cbranchsi4", "(", "test", ",", "src_reg", ",", "final_src", ",", "label", ")", ")", ";"], "ground_truth": ["if", "(", "leftover", ")", "mips_block_move_straight", "(", "dest", ",", "src", ",", "leftover", ")", ";"], "File": "mips", "Func": "mips_block_move_loop", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20090, "Length": 73, "Cover_Rate": 0.3526570048309179, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "Feature", "]", ")", "{", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "ToggleFeature", "(", "FeatureString", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmParser66", "Func": "clearFeatureBits", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20091, "Length": 26, "Cover_Rate": 0.52, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerEXTRACT_SUBVECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerVectorSRA_SRL_SHL", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerCTPOP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVectorAND", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVectorOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerXOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerPREFETCH", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AArch64ISelLowering23", "Func": "LowerOperation", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20092, "Length": 205, "Cover_Rate": 0.328, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "offset", "<", "<NUM_LIT>", ")", "{", "if", "(", "offset", ">", "-", "<NUM_LIT>", ")", "insn", "=", "emit_insn", "(", "gen_adddi3", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "offset", ")", ")", ")", ";", "else", "{", "rtx", "tmpr", "=", "gen_rtx_REG", "(", "DImode", ",", "<NUM_LIT>", ")", ";", "RTX_FRAME_RELATED_P", "(", "emit_move_insn", "(", "tmpr", ",", "GEN_INT", "(", "offset", ")", ")", ")", "=", "<NUM_LIT>", ";", "insn", "=", "emit_insn", "(", "gen_adddi3", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "tmpr", ")", ")", ";", "}", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "mmix3", "Func": "mmix_emit_sp_add", "Target": "mmix", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20093, "Length": 81, "Cover_Rate": 0.5159235668789809, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "create<ISA_LIT>ISelDag", "(", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "DLXTargetMachine", "Func": "addInstSelector", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20094, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<ISA_LIT>_MERGE_BASE_OFFSET_NAME", ";"], "ground_truth": ["}"], "File": "RISCVMergeBaseOffset", "Func": "getPassName", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20095, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcmpneq_n_s32", "(", "int32x4_t", "__a", ",", "int32_t", "__b", ")", "{", "return", "__builtin_mve_vcmpneq_n_v4si", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve2___arm_vcmpneq_n_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20096, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "create<ISA_LIT>DelaySlotFiller", "(", ")", "{", "return", "new", "<ISA_LIT>DelaySlotFiller", "(", ")", ";"], "ground_truth": ["}"], "File": "M88kDelaySlotFiller", "Func": "createM88kDelaySlotFiller", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20097, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Copy", "->", "isCopy", "(", ")", ")", "return", "Copy", ";", "unsigned", "CopySrc", "=", "Copy", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Subreg", "=", "Copy", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "CopySrc", ")", ")", "{", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "if", "(", "CopySrc", "==", "<STR_LIT>", "||", "CopySrc", "==", "<STR_LIT>", ")", "Subreg", "=", "<STR_LIT>", ";", "if", "(", "CopySrc", "==", "<STR_LIT>", "||", "CopySrc", "==", "<STR_LIT>", ")", "Subreg", "=", "<STR_LIT>", ";", "if", "(", "CopySrc", "==", "<STR_LIT>", "||", "CopySrc", "==", "<STR_LIT>", ")", "Subreg", "=", "<STR_LIT>", ";", "if", "(", "CopySrc", "==", "<STR_LIT>", "||", "CopySrc", "==", "<STR_LIT>", ")", "Subreg", "=", "<STR_LIT>", ";", "MachineBasicBlock", "::", "iterator", "Me", "=", "Copy", ",", "B", "=", "Copy", "->", "getParent", "(", ")", "->", "begin", "(", ")", ";"], "ground_truth": ["while", "(", "Me", "!=", "B", ")", "if", "(", "(", "--", "Me", ")", "->", "modifiesRegister", "(", "CopySrc", ",", "TRI", ")", ")", "return", "&", "*", "Me", ";"], "File": "PPCReduceCRLogicals", "Func": "lookThroughCRCopy", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20098, "Length": 162, "Cover_Rate": 0.6454183266932271, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "S", "!=", "MCDisassembler", "::", "Success", ")", "return", "Decode2OpInstructionFail", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "DecodeGRRegsRegisterClass", "(", "Inst", ",", "Op1", ",", "Address", ",", "Decoder", ")", ";", "DecodeGRRegsRegisterClass", "(", "Inst", ",", "Op1", ",", "Address", ",", "Decoder", ")", ";"], "ground_truth": ["DecodeBitpOperand", "(", "Inst", ",", "Op2", ",", "Address", ",", "Decoder", ")", ";"], "File": "XCoreDisassembler", "Func": "DecodeRUSSrcDstBitpInstruction", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20099, "Length": 53, "Cover_Rate": 0.5638297872340425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "MachineInstr", "&", "UseInst", ":", "MRI", "->", "use_nodbg_instructions", "(", "VirtReg", ")", ")", "{", "if", "(", "UseInst", ".", "getParent", "(", ")", "!=", "MBB", ")", "{", "MayLiveAcrossBlocks", ".", "set", "(", "Register", "::", "virtReg2Index", "(", "VirtReg", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "X86FastPreTileConfig", "Func": "mayLiveOut", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20100, "Length": 42, "Cover_Rate": 0.37168141592920356, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TM", ".", "Options", ".", "UseSoftFloat", ")", "{", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "!", "Subtarget", "->", "isSingleFloat", "(", ")", ")", "{", "if", "(", "Has<ISA_LIT>64", ")", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "else", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "}", "}", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "computeRegisterProperties", "(", ")", ";"], "ground_truth": ["}"], "File": "MipsSEISelLowering1", "Func": "MipsSETargetLowering", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20101, "Length": 92, "Cover_Rate": 0.3150684931506849, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MBB", ".", "addLiveIn", "(", "it", "->", "getReg", "(", ")", ")", ";", "storeRegToStackSlot", "(", "MBB", ",", "MI", ",", "it", "->", "getReg", "(", ")", ",", "true", ",", "it", "->", "getFrameIdx", "(", ")", ",", "it", "->", "getRegClass", "(", ")", ")", ";", "if", "(", "emitFrameMoves", ")", "{", "MCSymbol", "*", "SaveLabel", "=", "MF", "->", "getContext", "(", ")", ".", "CreateTempSymbol", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addSym", "(", "SaveLabel", ")", ";", "XFI", "->", "getSpillLabels", "(", ")", ".", "push_back", "(", "std", "::", "make_pair", "(", "SaveLabel", ",", "*", "it", ")", ")", ";"], "ground_truth": ["}"], "File": "XCoreInstrInfo5", "Func": "spillCalleeSavedRegisters", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20102, "Length": 96, "Cover_Rate": 0.42290748898678415, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCOperand", "LowerSymbolOperand", "(", "const", "MachineOperand", "&", "MO", ",", "MCSymbol", "*", "Sym", ",", "const", "AsmPrinter", "&", "AP", ")", "{", "MCContext", "&", "Ctx", "=", "AP", ".", "OutContext", ";", "const", "MCExpr", "*", "ME", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "Ctx", ")", ";", "if", "(", "!", "MO", ".", "isJTI", "(", ")", "&&", "MO", ".", "getOffset", "(", ")", ")", "ME", "=", "MCBinaryExpr", "::", "createAdd", "(", "ME", ",", "MCConstantExpr", "::", "create", "(", "MO", ".", "getOffset", "(", ")", ",", "Ctx", ")", ",", "Ctx", ")", ";"], "ground_truth": ["return", "MCOperand", "::", "createExpr", "(", "ME", ")", ";"], "File": "RV16KMCInstLower", "Func": "LowerSymbolOperand", "Target": "RV16K", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20103, "Length": 92, "Cover_Rate": 0.989247311827957, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vmladavaq_p_u16", "(", "uint32_t", "__a", ",", "uint16x8_t", "__b", ",", "uint16x8_t", "__c", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vmladavaq_p_uv8hi", "(", "__a", ",", "__b", ",", "__c", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vmladavaq_p_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20104, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "char", "*", "BadConditionCode", "(", "T", "cc", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "cc", "<<", "<STR_LIT>", ")", ";", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "ARCInstPrinter", "Func": "BadConditionCode", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20105, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "isImmU16", "(", "Value", ")", ")", "{", "int", "Opcode", "=", "isImmU6", "(", "Value", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "BuildMI", "(", "MBB", ",", "MI", ",", "dl", ",", "get", "(", "Opcode", ")", ",", "Reg", ")", ".", "addImm", "(", "Value", ")", ".", "getInstr", "(", ")", ";", "}", "MachineConstantPool", "*", "ConstantPool", "=", "MBB", ".", "getParent", "(", ")", "->", "getConstantPool", "(", ")", ";", "const", "Constant", "*", "C", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ",", "Value", ")", ";"], "ground_truth": ["unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C", ",", "<NUM_LIT>", ")", ";"], "File": "XCoreInstrInfo (2)", "Func": "loadImmediate", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20106, "Length": 105, "Cover_Rate": 0.4449152542372881, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TREE_CODE", "(", "*", "node", ")", "!=", "FUNCTION_DECL", ")", "{", "warning", "(", "OPT_Wattributes", ",", "<STR_LIT>", ",", "name", ")", ";", "*", "no_add_attrs", "=", "true", ";", "}"], "ground_truth": ["return", "NULL_TREE", ";"], "File": "rl782", "Func": "rl78_handle_func_attribute", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20107, "Length": 29, "Cover_Rate": 0.42028985507246375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "~", "<ISA_LIT>TargetMachine", "(", ")", "{"], "ground_truth": ["}"], "File": "OR1KTargetMachine1", "Func": "~OR1KTargetMachine", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20108, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rd", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Rd", "|=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Rm", "|=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "unsigned", "size", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeQPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeVSHLMaxInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20109, "Length": 93, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128d", ")", "__builtin_ia32_gather3div2df", "(", "(", "__v2df", ")", "__v1_old", ",", "__addr", ",", "(", "__v2di", ")", "__index", ",", "__mask", ",", "__scale", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_mmask_i64gather_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20110, "Length": 24, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint64x1_t", ")", "{", "__builtin_aarch64_usri_ndi_uuus", "(", "__a", "[", "<NUM_LIT>", "]", ",", "__b", "[", "<NUM_LIT>", "]", ",", "__c", ")", "}", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vsri_n_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20111, "Length": 22, "Cover_Rate": 0.6285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "ia64_print_operand_punct_valid_p", "(", "unsigned", "char", "code", ")", "{", "return", "(", "code", "==", "'+'", "||", "code", "==", "','", ")", ";"], "ground_truth": ["}"], "File": "ia64", "Func": "ia64_print_operand_punct_valid_p", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20112, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "skipSIG", "=", "false", ";", "for", "(", "std", "::", "list", "<", "MachineBasicBlock", "*", ">", "::", "iterator", "iter", "=", "intSkipBlock", ".", "begin", "(", ")", ";", "iter", "!=", "intSkipBlock", ".", "end", "(", ")", ";", "++", "iter", ")", "{", "if", "(", "*", "iter", "==", "&", "(", "*", "MBB", ")", ")", "{", "skipSIG", "=", "true", ";", "break", ";", "}", "}", "if", "(", "skipSIG", ")", "continue", ";", "DebugLoc", "DL3", "=", "MBB", "->", "begin", "(", ")", "->", "getDebugLoc", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "startPoint", "=", "MBB", "->", "begin", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "firstTerminator", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", "->", "begin", "(", ")", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "E", "=", "MBB", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "unsigned", "int", "opcode", "=", "I", "->", "getOpcode", "(", ")", ";", "if", "(", "I", "->", "isBranch", "(", ")", "&&", "!", "(", "opcode", ">", "<NUM_LIT>", "&&", "opcode", "<", "<NUM_LIT>", ")", ")", "{", "break", ";", "}", "else", "if", "(", "opcode", "==", "<STR_LIT>", "||", "opcode", "==", "<STR_LIT>", "||", "opcode", "==", "<STR_LIT>", ")", "{", "break", ";", "}", "}", "firstTerminator", "=", "I", ";", "unsigned", "int", "count", "=", "<NUM_LIT>", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", "->", "begin", "(", ")", ";", "I", "!=", "firstTerminator", ";", "++", "I", ")", "{"], "ground_truth": ["count", "++", ";"], "File": "NEMESIS", "Func": "insertTZDC_3Signature", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20113, "Length": 225, "Cover_Rate": 0.42213883677298314, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_cvtps_epu32", "(", "__m256i", "__W", ",", "__mmask8", "__U", ",", "__m256", "__A", ")", "{"], "ground_truth": ["return", "(", "__m256i", ")", "__builtin_ia32_cvtps2udq256_mask", "(", "(", "__v8sf", ")", "__A", ",", "(", "__v8si", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_mask_cvtps_epu32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20114, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetLowering", "::", "emitAtomicCmpXchgNoStoreLLBalance", "(", "IRBuilder", "<", ">", "&", "Builder", ")", "const", "{", "Module", "*", "M", "=", "Builder", ".", "GetInsertBlock", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "Builder", ".", "CreateCall", "(", "<STR_LIT>", "(", "M", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering (2)3", "Func": "emitAtomicCmpXchgNoStoreLLBalance", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20115, "Length": 44, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "__v16qu", "__Q", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "__v4si", "__D", "=", "vec_perm", "(", "__C", ",", "__C", ",", "__Q", ")", ";", "__C", "=", "vec_perm", "(", "__C", ",", "__C", ",", "__P", ")", ";", "__C", "=", "vec_add", "(", "__C", ",", "__D", ")", ";", "return", "(", "__m64", ")", "(", "(", "__v2du", ")", "__C", ")", "[", "<NUM_LIT>", "]", ";"], "ground_truth": ["}"], "File": "tmmintrin", "Func": "_mm_hadd_pi32", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20116, "Length": 85, "Cover_Rate": 0.53125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "{", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Register", "Reg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "if", "(", "!", "MRI", "->", "getRegClassOrNull", "(", "Reg", ")", ")", "MRI", "->", "setRegClass", "(", "Reg", ",", "TRI", ".", "getWaveMaskRegClass", "(", ")", ")", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "return", "selectStoreIntrinsic", "(", "I", ",", "false", ")", ";", "case", "<STR_LIT>", ":", "return", "selectStoreIntrinsic", "(", "I", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "selectDSOrderedIntrinsic", "(", "I", ",", "IntrinsicID", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AMDGPUInstructionSelector5", "Func": "selectG_INTRINSIC_W_SIDE_EFFECTS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20117, "Length": 134, "Cover_Rate": 0.551440329218107, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "size_t", "<ISA_LIT>CA53ErratumStub", "::", "alignment", "(", ")", "const", "{", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AArch64CA53ErratumStub", "Func": "alignment", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20118, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "std", "::", "string", ">", "mov_y1", "(", "Abl", "a", ")", "{"], "ground_truth": ["return", "D", "(", "<STR_LIT>", ",", "R", "(", "a", ")", ",", "<STR_LIT>", ")", ";"], "File": "disassembler", "Func": "mov_y1", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20119, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "uint16_t", "type", "(", "uint16_t", "T", ")", "{"], "ground_truth": ["return", "T", "&", "TypeMask", ";"], "File": "RDFGraph", "Func": "type", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20120, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>JITInfo", "*", "getJITInfo", "(", ")", "override", "{"], "ground_truth": ["return", "Subtarget", ".", "getJITInfo", "(", ")", ";"], "File": "PPCTargetMachine", "Func": "getJITInfo", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20121, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "maxCallFrameSize", "=", "alignTo", "(", "maxCallFrameSize", ",", "StackAlign", ")", ";", "MFI", "->", "setMaxCallFrameSize", "(", "maxCallFrameSize", ")", ";"], "ground_truth": ["if", "(", "!", "(", "hasReservedCallFrame", "(", "MF", ")", "&&", "MFI", "->", "adjustsStack", "(", ")", ")", ")", "FrameSize", "+=", "maxCallFrameSize", ";"], "File": "OR1KFrameLowering1", "Func": "determineFrameLayout", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20122, "Length": 44, "Cover_Rate": 0.30344827586206896, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "<ISA_LIT>MCExpr", "::", "VariantKind", "Variants", "[", "]", "=", "{", "<ISA_LIT>MCExpr", "::", "VK_ABS_G3", "}", ";", "return", "isMovWSymbol", "(", "Variants", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser (2)1", "Func": "isMovZSymbolG3", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20123, "Length": 21, "Cover_Rate": 0.7777777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "addExpr", "(", "Inst", ",", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "DLXAsmParser", "Func": "addCallTargetOperands", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20124, "Length": 19, "Cover_Rate": 0.6129032258064516, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FunctionInfo", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo (2)", "Func": "anchor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20125, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "MachineOperand", "::", "MO_Register", ":", "O", "<<", "<ISA_LIT>InstPrinter", "::", "getRegisterName", "(", "MO", ".", "getReg", "(", ")", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "if", "(", "!", "Modifier", "||", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", ")", "O", "<<", "'#'", ";", "O", "<<", "MO", ".", "getImm", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "O", "<<", "*", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "bool", "isMemOp", "=", "Modifier", "&&", "!", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", ";", "uint64_t", "Offset", "=", "MO", ".", "getOffset", "(", ")", ";", "if", "(", "!", "Modifier", "||", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", ")", "O", "<<", "(", "isMemOp", "?", "'&'", ":", "'#'", ")", ";", "if", "(", "Offset", ")", "O", "<<", "'('", "<<", "Offset", "<<", "'+'", ";", "O", "<<", "*", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ";", "if", "(", "Offset", ")", "O", "<<", "')'", ";", "return", ";"], "ground_truth": ["}"], "File": "MSP430AsmPrinter34", "Func": "printOperand", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20126, "Length": 163, "Cover_Rate": 0.6392156862745098, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "NewLoad", "=", "DAG", ".", "getMaskedLoad", "(", "WideDataVT", ",", "dl", ",", "N", "->", "getChain", "(", ")", ",", "N", "->", "getBasePtr", "(", ")", ",", "Mask", ",", "Src0", ",", "N", "->", "getMemoryVT", "(", ")", ",", "N", "->", "getMemOperand", "(", ")", ",", "N", "->", "getExtensionType", "(", ")", ")", ";", "SDValue", "Exract", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "NewLoad", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "SDValue", "RetOps", "[", "]", "=", "{", "Exract", ",", "NewLoad", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "RetOps", ",", "dl", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (3)", "Func": "LowerMLOAD", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20127, "Length": 103, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isMemOp", "(", ")", "&&", "MemOp", ".", "Op", "==", "<STR_LIT>", "::", "Addr", ";"], "ground_truth": ["}"], "File": "M68kAsmParser", "Func": "isAddr", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20128, "Length": 14, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vqrshrntq_n_uv4si", "(", "__a", ",", "__b", ",", "__imm", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vqrshrntq_n_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20129, "Length": 11, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "gen_add3_const", "(", "rtx", "rt", ",", "rtx", "ra", ",", "long", "c", ")", "{", "if", "(", "TARGET_64BIT", ")", "return", "gen_adddi3", "(", "rt", ",", "ra", ",", "GEN_INT", "(", "c", ")", ")", ";", "else", "return", "gen_addsi3", "(", "rt", ",", "ra", ",", "GEN_INT", "(", "c", ")", ")", ";"], "ground_truth": ["}"], "File": "powerpcspe", "Func": "gen_add3_const", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20130, "Length": 46, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "avr_expand_nops", "(", "rtx", "operands0", ")", "{", "unsigned", "HOST_WIDE_INT", "n_nops", "=", "UINTVAL", "(", "operands0", ")", "&", "GET_MODE_MASK", "(", "HImode", ")", ";", "while", "(", "n_nops", "--", ")", "{"], "ground_truth": ["emit_insn", "(", "gen_nopv", "(", "const1_rtx", ")", ")", ";"], "File": "avr", "Func": "avr_expand_nops", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20131, "Length": 36, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "NegIdx", "[", "]", "=", "{", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "<STR_LIT>", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "<STR_LIT>", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "<STR_LIT>", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "<STR_LIT>", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "<STR_LIT>", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "<STR_LIT>", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "<STR_LIT>", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "<STR_LIT>", ")", "}", ";", "int", "AbsIdx", "[", "]", "=", "{", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "<STR_LIT>", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "<STR_LIT>", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "<STR_LIT>", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "<STR_LIT>", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "<STR_LIT>", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "<STR_LIT>", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "<STR_LIT>", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "<STR_LIT>", ")", "}", ";", "std", "::", "vector", "<", "unsigned", ">", "Consts", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "<", "<NUM_LIT>", ";", "j", "++", ")", "{", "int", "SrcIdx", "=", "OperandIdx", "[", "j", "]", ";", "if", "(", "SrcIdx", "<", "<NUM_LIT>", ")", "break", ";", "if", "(", "RegisterSDNode", "*", "Reg", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "Ops", "[", "SrcIdx", "-", "<NUM_LIT>", "]", ")", ")", "{"], "ground_truth": ["if", "(", "Reg", "->", "getReg", "(", ")", "==", "AMDGPU", "::", "ALU_CONST", ")", "{"], "File": "AMDILISelDAGToDAG7", "Func": "FoldDotOperands", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20132, "Length": 230, "Cover_Rate": 0.3727714748784441, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", "}", ";", "<STR_LIT>", "IID", "=", "ICA", ".", "getID", "(", ")", ";", "Type", "*", "RetTy", "=", "ICA", ".", "getReturnType", "(", ")", ";", "const", "SmallVectorImpl", "<", "const", "Value", "*", ">", "&", "Args", "=", "ICA", ".", "getArgs", "(", ")", ";", "unsigned", "ISD", "=", "<STR_LIT>", ";", "switch", "(", "IID", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "ISD", "=", "<STR_LIT>", ";", "if", "(", "Args", "[", "<NUM_LIT>", "]", "==", "Args", "[", "<NUM_LIT>", "]", ")", "ISD", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "ISD", "=", "<STR_LIT>", ";", "if", "(", "Args", "[", "<NUM_LIT>", "]", "==", "Args", "[", "<NUM_LIT>", "]", ")", "ISD", "=", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "ISD", "!=", "<STR_LIT>", ")", "{", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "RetTy", ")", ";", "MVT", "MTy", "=", "LT", ".", "second", ";", "if", "(", "ST", "->", "hasAVX512", "(", ")", ")", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "AVX512CostTbl", ",", "ISD", ",", "MTy", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", ";", "if", "(", "ST", "->", "hasXOP", "(", ")", ")", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "XOPCostTbl", ",", "ISD", ",", "MTy", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", ";", "if", "(", "ST", "->", "is64Bit", "(", ")", ")", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "X64CostTbl", ",", "ISD", ",", "MTy", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", ";", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "<ISA_LIT>CostTbl", ",", "ISD", ",", "MTy", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", ";"], "ground_truth": ["}"], "File": "X86TargetTransformInfo103", "Func": "getIntrinsicInstrCost", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20133, "Length": 266, "Cover_Rate": 0.3118405627198124, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ReversePostOrderTraversal", "<", "MachineFunction", "*", ">", "RPOT", "(", "&", "MF", ")", ";", "for", "(", "MachineBasicBlock", "*", "MBB", ":", "RPOT", ")", "{", "bool", "InWWM", "=", "false", ";", "for", "(", "MachineInstr", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "RegsAssigned", "|=", "processDef", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", "<<", "<STR_LIT>", ")", ";", "InWWM", "=", "true", ";", "continue", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", "<<", "<STR_LIT>", ")", ";", "InWWM", "=", "false", ";", "}", "if", "(", "!", "InWWM", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", "<<", "<STR_LIT>", ")", ";", "for", "(", "MachineOperand", "&", "DefOpnd", ":", "MI", ".", "defs", "(", ")", ")", "{", "RegsAssigned", "|=", "processDef", "(", "DefOpnd", ")", ";", "}", "}", "}", "if", "(", "!", "RegsAssigned", ")", "return", "false", ";", "rewriteRegs", "(", "MF", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SIPreAllocateWWMRegs", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20134, "Length": 185, "Cover_Rate": 0.6125827814569537, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "already_contains", "(", "rtx", "loc", ",", "rtx", "value", ")", "{", "unsigned", "char", "index", ";", "unsigned", "char", "val", ";", "if", "(", "(", "index", "=", "get_content_index", "(", "loc", ")", ")", "==", "NOT_KNOWN", ")", "return", "false", ";", "if", "(", "(", "val", "=", "get_content_index", "(", "value", ")", ")", "==", "NOT_KNOWN", ")", "return", "false", ";"], "ground_truth": ["if", "(", "content_memory", "[", "index", "]", "!=", "val", ")", "return", "false", ";"], "File": "rl78", "Func": "already_contains", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20135, "Length": 63, "Cover_Rate": 0.7159090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "State", "=", "IES_ERROR", ";", "break", ";", "case", "IES_INTEGER", ":", "case", "IES_RPAREN", ":", "case", "IES_REGISTER", ":", "State", "=", "IES_NE", ";", "IC", ".", "pushOperator", "(", "IC_NE", ")", ";", "break", ";", "}"], "ground_truth": ["PrevState", "=", "CurrState", ";"], "File": "X86AsmParser (2)4", "Func": "onNE", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20136, "Length": 35, "Cover_Rate": 0.6862745098039216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "machine_mode", "mode", ";", "if", "(", "regs_inited", "==", "<NUM_LIT>", ")", "create_regs_rtx", "(", ")", ";", "mode", "=", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "A_REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "memory_reload_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "mode", ")", ")", "{", "rtx", "big_offset", "=", "XEXP", "(", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "rtx", "base", "=", "XEXP", "(", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "base", ")", "!=", "REG", ")", "{", "rtx", "tmp", "=", "base", ";", "base", "=", "big_offset", ";", "big_offset", "=", "tmp", ";", "}", "if", "(", "!", "VALID_CONSTANT_OFFSET_P", "(", "big_offset", ",", "mode", ")", ")", "{", "int", "vh", ",", "vl", ";", "rtx", "reg", "=", "operands", "[", "<NUM_LIT>", "]", ";", "rtx", "offset", ";", "int", "val", "=", "INTVAL", "(", "big_offset", ")", ";", "if", "(", "!", "rtx_equal_p", "(", "base", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "emit_move_insn", "(", "reg", ",", "base", ")", ";", "}", "if", "(", "val", ">", "<NUM_LIT>", ")", "{", "vh", "=", "val", ">>", "<NUM_LIT>", ";", "vl", "=", "val", "&", "<NUM_LIT>", ";", "}", "else", "{", "vh", "=", "(", "val", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "vl", "=", "val", "&", "<NUM_LIT>", ";", "}", "offset", "=", "GEN_INT", "(", "vl", ")", ";", "if", "(", "!", "VALID_CONSTANT_OFFSET_P", "(", "offset", ",", "mode", ")", ")", "{", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "reg", ",", "gen_rtx_PLUS", "(", "HImode", ",", "reg", ",", "big_offset", ")", ")", ")", ";", "offset", "=", "const0_rtx", ";", "}", "else", "{", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "reg", ",", "gen_rtx_PLUS", "(", "HImode", ",", "reg", ",", "GEN_INT", "(", "vh", "<<", "<NUM_LIT>", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "m68hc111", "Func": "m68hc11_reload_operands", "Target": "m68hc11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20137, "Length": 270, "Cover_Rate": 0.8544303797468354, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "FrameIndex", "<", "<NUM_LIT>", "?", "getBaseRegister", "(", "MF", ")", ":", "getFrameRegister", "(", "MF", ")", ",", "false", ")", ";", "bool", "noImmForm", "=", "!", "MI", ".", "isInlineAsm", "(", ")", "&&", "OpC", "!=", "TargetOpcode", "::", "STACKMAP", "&&", "OpC", "!=", "TargetOpcode", "::", "PATCHPOINT", "&&", "!", "ImmToIdxMap", ".", "count", "(", "OpC", ")", ";", "int", "Offset", "=", "MFI", ".", "getObjectOffset", "(", "FrameIndex", ")", ";", "Offset", "+=", "MI", ".", "getOperand", "(", "OffsetOperandNo", ")", ".", "getImm", "(", ")", ";", "if", "(", "!", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "Naked", ")", ")", "{", "if", "(", "!", "(", "hasBasePointer", "(", "MF", ")", "&&", "FrameIndex", "<", "<NUM_LIT>", ")", ")", "Offset", "+=", "MFI", ".", "getStackSize", "(", ")", ";", "}", "assert", "(", "OpC", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "noImmForm", "&&", "(", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", "&&", "(", "(", "Offset", "%", "offsetMinAlign", "(", "MI", ")", ")", "==", "<NUM_LIT>", ")", ")", "||", "OpC", "==", "TargetOpcode", "::", "STACKMAP", "||", "OpC", "==", "TargetOpcode", "::", "PATCHPOINT", ")", ")", "{", "MI", ".", "getOperand", "(", "OffsetOperandNo", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "return", ";", "}", "bool", "is64Bit", "=", "TM", ".", "is<ISA_LIT>64", "(", ")", ";", "const", "TargetRegisterClass", "*", "G8RC", "=", "&", "<STR_LIT>", ";", "const", "TargetRegisterClass", "*", "GPRC", "=", "&", "<STR_LIT>", ";", "const", "TargetRegisterClass", "*", "RC", "=", "is64Bit", "?", "G8RC", ":", "GPRC", ";", "unsigned", "SRegHi", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "RC", ")", ",", "SReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "RC", ")", ";"], "ground_truth": ["if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", ")", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "SReg", ")", ".", "addImm", "(", "Offset", ")", ";"], "File": "PPCRegisterInfo27", "Func": "eliminateFrameIndex", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20138, "Length": 287, "Cover_Rate": 0.3478787878787879, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "StackSlot", ".", "getNode", "(", ")", ")", "return", "DAG", ".", "getLoad", "(", "Op", ".", "getValueType", "(", ")", ",", "SDLoc", "(", "Op", ")", ",", "FIST", ",", "StackSlot", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "return", "FIST", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)3", "Func": "LowerFP_TO_UINT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20139, "Length": 45, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "LoLHS", "=", "MRI", "->", "createGenericVirtualRegister", "(", "HalfTy", ")", ";", "unsigned", "HiLHS", "=", "MRI", "->", "createGenericVirtualRegister", "(", "HalfTy", ")", ";", "const", "RegisterBank", "*", "Bank", "=", "getRegBank", "(", "Reg", ",", "*", "MRI", ",", "*", "TRI", ")", ";", "MRI", "->", "setRegBank", "(", "LoLHS", ",", "*", "Bank", ")", ";"], "ground_truth": ["MRI", "->", "setRegBank", "(", "HiLHS", ",", "*", "Bank", ")", ";"], "File": "AMDGPURegisterBankInfo46", "Func": "split64BitValueForMapping", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20140, "Length": 56, "Cover_Rate": 0.39436619718309857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vrev16q_m_uv16qi", "(", "__arm_vuninitializedq_u8", "(", ")", ",", "__a", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vrev16q_x_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20141, "Length": 13, "Cover_Rate": 0.5909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PassConfig", "::", "addPreISel", "(", ")", "{", "if", "(", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableGlobalMerge", "==", "cl", "::", "BOU_UNSET", ")", "||", "EnableGlobalMerge", "==", "cl", "::", "BOU_TRUE", ")", "{", "bool", "OnlyOptimizeForSize", "=", "(", "TM", "->", "getOptLevel", "(", ")", "<", "CodeGenOpt", "::", "Aggressive", ")", "&&", "(", "EnableGlobalMerge", "==", "cl", "::", "BOU_UNSET", ")", ";", "bool", "MergeExternalByDefault", "=", "!", "TM", "->", "getTargetTriple", "(", ")", ".", "isOSBinFormatMachO", "(", ")", ";", "addPass", "(", "createGlobalMergePass", "(", "TM", ",", "<NUM_LIT>", ",", "OnlyOptimizeForSize", ",", "MergeExternalByDefault", ")", ")", ";", "}", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createHardwareLoopsPass", "(", ")", ")", ";"], "ground_truth": ["addPass", "(", "createMVETailPredicationPass", "(", ")", ")", ";"], "File": "ARMTargetMachine1", "Func": "addPreISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20142, "Length": 113, "Cover_Rate": 0.904, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "Thumb1FrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "DebugLoc", "dl", "=", "MBBI", "!=", "MBB", ".", "end", "(", ")", "?", "MBBI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "const", "ThumbRegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "ThumbRegisterInfo", "*", ">", "(", "STI", ".", "getRegisterInfo", "(", ")", ")", ";", "const", "Thumb1InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "Thumb1InstrInfo", "*", ">", "(", "STI", ".", "getInstrInfo", "(", ")", ")", ";", "unsigned", "ArgRegsSaveSize", "=", "AFI", "->", "getArgRegsSaveSize", "(", ")", ";", "int", "NumBytes", "=", "(", "int", ")", "MFI", "->", "getStackSize", "(", ")", ";", "assert", "(", "(", "unsigned", ")", "NumBytes", ">=", "ArgRegsSaveSize", "&&", "<STR_LIT>", ")", ";", "const", "MCPhysReg", "*", "CSRegs", "=", "RegInfo", "->", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "unsigned", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "-", "ArgRegsSaveSize", "!=", "<NUM_LIT>", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", "-", "ArgRegsSaveSize", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "Thumb1FrameLowering (2)", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20143, "Length": 204, "Cover_Rate": 0.36298932384341637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "Name", ";", "if", "(", "getParser", "(", ")", ".", "parseIdentifier", "(", "Name", ")", ")", "return", "Error", "(", "L", ",", "<STR_LIT>", ")", ";", "MCSymbol", "*", "Sym", "=", "getContext", "(", ")", ".", "GetOrCreateSymbol", "(", "Name", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "getContext", "(", ")", ")", ";", "Expr", "=", "<ISA_LIT>MCExpr", "::", "Create", "(", "Expr", ",", "<ISA_LIT>MCExpr", "::", "VK_TLSDESC", ",", "getContext", "(", ")", ")", ";", "MCInst", "Inst", ";", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateExpr", "(", "Expr", ")", ")", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitInstruction", "(", "Inst", ",", "STI", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AArch64AsmParser (2)1", "Func": "parseDirectiveTLSDescCall", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20144, "Length": 108, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineModuleInfoMachO", "::", "SymbolListTy", "Stubs", "=", "MMIMacho", ".", "GetGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", "->", "SwitchSection", "(", "TLOFMacho", ".", "getNonLazySymbolPointerSection", "(", ")", ")", ";", "EmitAlignment", "(", "<NUM_LIT>", ")", ";", "for", "(", "auto", "&", "Stub", ":", "Stubs", ")", "emitNonLazySymbolPointer", "(", "*", "OutStreamer", ",", "Stub", ".", "first", ",", "Stub", ".", "second", ")", ";", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", "->", "AddBlankLine", "(", ")", ";", "}", "Stubs", "=", "MMIMacho", ".", "GetHiddenGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", "->", "SwitchSection", "(", "TLOFMacho", ".", "getNonLazySymbolPointerSection", "(", ")", ")", ";", "EmitAlignment", "(", "<NUM_LIT>", ")", ";", "for", "(", "auto", "&", "Stub", ":", "Stubs", ")", "emitNonLazySymbolPointer", "(", "*", "OutStreamer", ",", "Stub", ".", "first", ",", "Stub", ".", "second", ")", ";", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", "->", "AddBlankLine", "(", ")", ";", "}", "OutStreamer", "->", "EmitAssemblerFlag", "(", "MCAF_SubsectionsViaSymbols", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMAsmPrinter18", "Func": "EmitEndOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20145, "Length": 150, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CopyBits", "=", "<NUM_LIT>", ";", "CopyScale", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "DestReg", "==", "BaseReg", ")", "{", "}", "else", "if", "(", "is<ISA_LIT>LowRegister", "(", "BaseReg", ")", ")", "{", "CopyOpc", "=", "isSub", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "CopyBits", "=", "<NUM_LIT>", ";", "CopyNeedsCC", "=", "true", ";", "}", "else", "{", "CopyOpc", "=", "<STR_LIT>", ";", "CopyBits", "=", "<NUM_LIT>", ";", "}", "ExtraOpc", "=", "isSub", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "ExtraBits", "=", "<NUM_LIT>", ";", "ExtraNeedsCC", "=", "true", ";", "}", "else", "{", "if", "(", "DestReg", "==", "BaseReg", ")", "{", "}", "else", "{", "CopyOpc", "=", "<STR_LIT>", ";", "CopyBits", "=", "<NUM_LIT>", ";", "}", "ExtraOpc", "=", "<NUM_LIT>", ";", "}", "assert", "(", "(", "(", "Bytes", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "||", "ExtraScale", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "CopyRange", "=", "(", "(", "<NUM_LIT>", "<<", "CopyBits", ")", "-", "<NUM_LIT>", ")", "*", "CopyScale", ";", "if", "(", "CopyOpc", "&&", "Bytes", "<", "CopyScale", ")", "{", "CopyOpc", "=", "<STR_LIT>", ";", "CopyScale", "=", "<NUM_LIT>", ";", "CopyNeedsCC", "=", "false", ";", "CopyRange", "=", "<NUM_LIT>", ";", "}", "unsigned", "ExtraRange", "=", "(", "(", "<NUM_LIT>", "<<", "ExtraBits", ")", "-", "<NUM_LIT>", ")", "*", "ExtraScale", ";", "unsigned", "RequiredCopyInstrs", "=", "CopyOpc", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "unsigned", "RangeAfterCopy", "=", "(", "CopyRange", ">", "Bytes", ")", "?", "<NUM_LIT>", ":", "(", "Bytes", "-", "CopyRange", ")", ";", "assert", "(", "RangeAfterCopy", "%", "ExtraScale", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "RequiredExtraInstrs", ";", "if", "(", "ExtraRange", ")", "RequiredExtraInstrs", "=", "alignTo", "(", "RangeAfterCopy", ",", "ExtraRange", ")", "/", "ExtraRange", ";", "else", "if", "(", "RangeAfterCopy", ">", "<NUM_LIT>", ")", "RequiredExtraInstrs", "=", "<NUM_LIT>", ";", "else", "RequiredExtraInstrs", "=", "<NUM_LIT>", ";", "unsigned", "RequiredInstrs", "=", "RequiredCopyInstrs", "+", "RequiredExtraInstrs", ";", "unsigned", "Threshold", "=", "(", "DestReg", "==", "<STR_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "RequiredInstrs", ">", "Threshold", ")", "{", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "MBBI", ",", "dl", ",", "DestReg", ",", "BaseReg", ",", "NumBytes", ",", "true", ",", "TII", ",", "MRI", ",", "MIFlags", ")", ";", "return", ";", "}", "if", "(", "CopyOpc", ")", "{", "unsigned", "CopyImm", "=", "std", "::", "min", "(", "Bytes", ",", "CopyRange", ")", "/", "CopyScale", ";", "Bytes", "-=", "CopyImm", "*", "CopyScale", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "CopyOpc", ")", ",", "DestReg", ")", ";", "if", "(", "CopyNeedsCC", ")", "MIB", "=", "MIB", ".", "add", "(", "t1CondCodeOp", "(", ")", ")", ";", "MIB", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ";", "if", "(", "CopyOpc", "!=", "<STR_LIT>", ")", "{", "MIB", ".", "addImm", "(", "CopyImm", ")", ";", "}", "MIB", ".", "setMIFlags", "(", "MIFlags", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["BaseReg", "=", "DestReg", ";"], "File": "ThumbRegisterInfo10", "Func": "emitThumbRegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20146, "Length": 403, "Cover_Rate": 0.5708215297450425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emitInst", "(", "<STR_LIT>", ",", "DestReg", ")", ".", "addReg", "(", "MFI", "->", "getGlobalBaseReg", "(", "*", "MF", ")", ")", ".", "addSym", "(", "Sym", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "DestReg", ";"], "File": "MipsFastISel19", "Func": "materializeExternalCallSym", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20147, "Length": 28, "Cover_Rate": 0.45901639344262296, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bool", "IsResolved", ")", "const", "override", "{", "Value", "=", "adjustFixupValue", "(", "Fixup", ".", "getKind", "(", ")", ",", "Value", ")", ";"], "ground_truth": ["if", "(", "!", "Value", ")", "return", ";"], "File": "SparcAsmBackend11", "Func": "applyFixup", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20148, "Length": 53, "Cover_Rate": 0.45689655172413796, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "ARMProcFamily", ";"], "ground_truth": ["}"], "File": "AArch64Subtarget (2)1", "Func": "getProcFamily", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20149, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512d", ")", "__builtin_ia32_vfmaddpd512_mask", "(", "-", "(", "__v8df", ")", "__A", ",", "(", "__v8df", ")", "__B", ",", "-", "(", "__v8df", ")", "__C", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin4", "Func": "_mm512_fnmsub_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20150, "Length": 33, "Cover_Rate": 0.5689655172413793, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", ")", ";", "assert", "(", "ReservedVGPRInfoItr", "!=", "FuncInfo", "->", "getSGPRSpillVGPRs", "(", ")", ".", "end", "(", ")", ")", ";", "auto", "Index", "=", "std", "::", "distance", "(", "FuncInfo", "->", "getSGPRSpillVGPRs", "(", ")", ".", "begin", "(", ")", ",", "ReservedVGPRInfoItr", ")", ";", "FuncInfo", "->", "setSGPRSpillVGPRs", "(", "LowestAvailableVGPR", ",", "FI", ",", "Index", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "assert", "(", "LowestAvailableVGPR", ".", "isValid", "(", ")", "&&", "<STR_LIT>", ")", ";", "MBB", ".", "addLiveIn", "(", "LowestAvailableVGPR", ")", ";"], "ground_truth": ["MBB", ".", "sortUniqueLiveIns", "(", ")", ";"], "File": "SILowerSGPRSpills", "Func": "lowerShiftReservedVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20151, "Length": 82, "Cover_Rate": 0.354978354978355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MF", ".", "getRegInfo", "(", ")", ".", "addLiveIn", "(", "<STR_LIT>", ")", ";", "auto", "*", "FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "for", "(", "const", "<STR_LIT>", "&", "In", ":", "Ins", ")", "{", "if", "(", "In", ".", "Flags", ".", "isInAlloca", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", ")", ";", "if", "(", "In", ".", "Flags", ".", "isNest", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "In", ".", "Flags", ".", "isInConsecutiveRegs", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", ")", ";"], "File": "TVMISelLowering", "Func": "LowerFormalArguments", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20152, "Length": 101, "Cover_Rate": 0.3754646840148699, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{"], "ground_truth": ["}"], "File": "CSKYFrameLowering", "Func": "emitPrologue", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20153, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isDarwinABI", "||", "is<ISA_LIT>64", ")", "return", "<NUM_LIT>", "*", "(", "is<ISA_LIT>64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "PPCFrameInfo1", "Func": "getMinCallArgumentsSize", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20154, "Length": 20, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "Offset", "=", "MFI", "->", "allocateKernArg", "(", "ValVT", ".", "getStoreSize", "(", ")", ",", "ArgFlags", ".", "getOrigAlign", "(", ")", ")", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomMem", "(", "ValNo", ",", "ValVT", ",", "Offset", ",", "LocVT", ",", "LocInfo", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUISelLowering102", "Func": "allocateKernArg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20155, "Length": 43, "Cover_Rate": 0.45263157894736844, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CondReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "Opc", "=", "<STR_LIT>", ";", "if", "(", "Not", ")", "Opc", "=", "<STR_LIT>", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addReg", "(", "CondReg", ")", ";", "finishCondBranch", "(", "Br", "->", "getParent", "(", ")", ",", "TBB", ",", "FBB", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "WebAssemblyFastISel1", "Func": "selectBr", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20156, "Length": 70, "Cover_Rate": 0.37433155080213903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCNaClExpander", "(", "const", "MCContext", "&", "Ctx", ",", "std", "::", "unique_ptr", "<", "MCRegisterInfo", ">", "&&", "RI", ",", "std", "::", "unique_ptr", "<", "MCInstrInfo", ">", "&&", "II", ",", "bool", "Is64Bit", ")", ":", "MCNaClExpander", "(", "Ctx", ",", "std", "::", "move", "(", "RI", ")", ",", "std", "::", "move", "(", "II", ")", ")", ",", "Is64Bit", "(", "Is64Bit", ")", "{"], "ground_truth": ["}"], "File": "X86MCNaClExpander", "Func": "X86MCNaClExpander", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20157, "Length": 54, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "lowerSTACKSAVE", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", "->", "setManipulatesSP", "(", "true", ")", ";"], "ground_truth": ["return", "DAG", ".", "getCopyFromReg", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "SDLoc", "(", "Op", ")", ",", "<STR_LIT>", ",", "Op", ".", "getValueType", "(", ")", ")", ";"], "File": "SystemZISelLowering (2)", "Func": "lowerSTACKSAVE", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20158, "Length": 64, "Cover_Rate": 0.9552238805970149, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeStoreF32", "(", "MCInst", "&", "Inst", ",", "uint64_t", "insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "return", "DecodeMem", "(", "Inst", ",", "insn", ",", "Address", ",", "Decoder", ",", "false", ",", "DecodeF32RegisterClass", ")", ";"], "ground_truth": ["}"], "File": "VEDisassembler", "Func": "DecodeStoreF32", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20159, "Length": 37, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "calculateCost", "(", "C", ",", "Domain", ")", "<", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "X86DomainReassignment", "Func": "isReassignmentProfitable", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20160, "Length": 11, "Cover_Rate": 0.4230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PassConfig", "::", "addPreISel", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnablePromoteConstant", ")", "addPass", "(", "create<ISA_LIT>PromoteConstantPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createGlobalMergePass", "(", "TM", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "create<ISA_LIT>AddressTypePromotionPass", "(", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AArch64TargetMachine29", "Func": "addPreISel", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20161, "Length": 71, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_u32_s8", "(", "int8x8_t", "__a", ")", "{", "return", "(", "uint32x2_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vreinterpret_u32_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20162, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "a", "=", "(", "__vector", "signed", "int", ")", "vec_splats", "(", "__m1", ")", ";", "b", "=", "(", "__vector", "signed", "int", ")", "vec_splats", "(", "__m2", ")", ";", "c", "=", "(", "__vector", "signed", "int", ")", "vec_cmpeq", "(", "a", ",", "b", ")", ";", "return", "(", "__m64", ")", "(", "(", "__vector", "long", "long", ")", "c", ")", "[", "<NUM_LIT>", "]", ";", "__m64_union", "m1", ",", "m2", ",", "res", ";", "m1", ".", "as_m64", "=", "__m1", ";", "m2", ".", "as_m64", "=", "__m2", ";", "res", ".", "as_int", "[", "<NUM_LIT>", "]", "=", "(", "m1", ".", "as_int", "[", "<NUM_LIT>", "]", "==", "m2", ".", "as_int", "[", "<NUM_LIT>", "]", ")", "?", "-", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "res", ".", "as_int", "[", "<NUM_LIT>", "]", "=", "(", "m1", ".", "as_int", "[", "<NUM_LIT>", "]", "==", "m2", ".", "as_int", "[", "<NUM_LIT>", "]", ")", "?", "-", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "return", "(", "__m64", ")", "res", ".", "as_m64", ";"], "ground_truth": ["}"], "File": "mmintrin", "Func": "_mm_cmpeq_pi32", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20163, "Length": 138, "Cover_Rate": 0.8165680473372781, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TFI", ".", "hasFP", "(", "MF", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "+", "StringRef", "(", "RegName", ")", "+", "<STR_LIT>", ")", ";", "else", "{", "const", "<ISA_LIT>RegisterInfo", "*", "RegInfo", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "Register", "FrameReg", "=", "RegInfo", "->", "getPtrSizedFrameRegister", "(", "MF", ")", ";", "assert", "(", "(", "FrameReg", "==", "<STR_LIT>", "||", "FrameReg", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "}", "}", "if", "(", "Reg", ")", "return", "Reg", ";"], "ground_truth": ["report_fatal_error", "(", "<STR_LIT>", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "getRegisterByName", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20164, "Length": 74, "Cover_Rate": 0.4157303370786517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_pabsb512_mask", "(", "(", "__v64qi", ")", "__A", ",", "(", "__v64qi", ")", "_mm512_setzero_si512", "(", ")", ",", "(", "__mmask64", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin", "Func": "_mm512_abs_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20165, "Length": 26, "Cover_Rate": 0.5777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MergeForward", ";"], "ground_truth": ["}"], "File": "AArch64LoadStoreOptimizer (2)", "Func": "getMergeForward", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20166, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "add", "=", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "add", ")", "imm", "*=", "-", "<NUM_LIT>", ";", "if", "(", "imm", "==", "<NUM_LIT>", "&&", "!", "add", ")", "imm", "=", "INT32_MIN", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "if", "(", "Rn", "==", "<NUM_LIT>", ")", "tryAddingPcLoadReferenceComment", "(", "Address", ",", "Address", "+", "imm", "+", "<NUM_LIT>", ",", "Decoder", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler (2)", "Func": "DecodeAddrModeImm12Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20167, "Length": 118, "Cover_Rate": 0.8137931034482758, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetTransformInfo", "<ISA_LIT>TargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function", "&", "F", ")", "{", "return", "TargetTransformInfo", "(", "<ISA_LIT>TTIImpl", "(", "this", ",", "F", ")", ")", ";"], "ground_truth": ["}"], "File": "LanaiTargetMachine", "Func": "getTargetTransformInfo", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20168, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumOperands", "=", "MI", ".", "getNumOperands", "(", ")", ";", "auto", "GetBlendDomains", "=", "[", "&", "]", "(", "unsigned", "ImmWidth", ",", "bool", "Is256", ")", "{", "uint16_t", "validDomains", "=", "<NUM_LIT>", ";", "if", "(", "MI", ".", "getOperand", "(", "NumOperands", "-", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "{", "unsigned", "Imm", "=", "MI", ".", "getOperand", "(", "NumOperands", "-", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "AdjustBlendMask", "(", "Imm", ",", "ImmWidth", ",", "Is256", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", "validDomains", "|=", "<NUM_LIT>", ";", "if", "(", "AdjustBlendMask", "(", "Imm", ",", "ImmWidth", ",", "Is256", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", "validDomains", "|=", "<NUM_LIT>", ";", "if", "(", "!", "Is256", "||", "Subtarget", ".", "hasAVX2", "(", ")", ")", "validDomains", "|=", "<NUM_LIT>", ";", "}", "return", "validDomains", ";", "}", ";", "switch", "(", "Opcode", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "GetBlendDomains", "(", "<NUM_LIT>", ",", "false", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "GetBlendDomains", "(", "<NUM_LIT>", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "GetBlendDomains", "(", "<NUM_LIT>", ",", "false", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "X86InstrInfo104", "Func": "getExecutionDomainCustom", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20169, "Length": 193, "Cover_Rate": 0.6433333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "VDstIn", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "VDst", ")", ";", "Optional", "<", "ValueAndVReg", ">", "ConstSelect", "=", "getConstantVRegValWithLookThrough", "(", "LaneSelect", ",", "*", "MRI", ",", "true", ",", "true", ")", ";", "if", "(", "ConstSelect", ")", "{", "MIB", ".", "addReg", "(", "Val", ")", ";", "MIB", ".", "addImm", "(", "ConstSelect", "->", "Value", ".", "getSExtValue", "(", ")", "&", "maskTrailingOnes", "<", "uint64_t", ">", "(", "STI", ".", "getWavefrontSizeLog2", "(", ")", ")", ")", ";", "}", "else", "{", "Optional", "<", "ValueAndVReg", ">", "ConstVal", "=", "getConstantVRegValWithLookThrough", "(", "Val", ",", "*", "MRI", ",", "true", ",", "true", ")", ";", "if", "(", "ConstVal", "&&", "<STR_LIT>", "(", "ConstVal", "->", "Value", ".", "getSExtValue", "(", ")", ",", "STI", ".", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "MIB", ".", "addImm", "(", "ConstVal", "->", "Value", ".", "getSExtValue", "(", ")", ")", ";", "MIB", ".", "addReg", "(", "LaneSelect", ")", ";", "}", "else", "{", "MIB", ".", "addReg", "(", "Val", ")", ";", "RBI", ".", "constrainGenericRegister", "(", "LaneSelect", ",", "<STR_LIT>", ",", "*", "MRI", ")", ";", "BuildMI", "(", "*", "MBB", ",", "*", "MIB", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "LaneSelect", ")", ";", "MIB", ".", "addReg", "(", "<STR_LIT>", ")", ";", "}", "}", "MIB", ".", "addReg", "(", "VDstIn", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "*", "MIB", ",", "TII", ",", "TRI", ",", "RBI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector18", "Func": "selectWritelane", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20170, "Length": 238, "Cover_Rate": 0.6878612716763006, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "nonDbgMICount", "(", "++", "MII", ",", "getBundleEnd", "(", "BundleHead", ".", "getInstrIterator", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "HexagonInstrInfo (2)2", "Func": "nonDbgBundleSize", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20171, "Length": 17, "Cover_Rate": 0.3469387755102041, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "++", "NumIter", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "NumIter", "<<", "<STR_LIT>", "<<", "NumRemainedBlk", "<<", "<STR_LIT>", ";", ")", ";", "SmallVectorImpl", "<", "MachineBasicBlock", "*", ">", "::", "const_iterator", "It", "=", "OrderedBlks", ".", "begin", "(", ")", ";", "SmallVectorImpl", "<", "MachineBasicBlock", "*", ">", "::", "const_iterator", "E", "=", "OrderedBlks", ".", "end", "(", ")", ";", "SmallVectorImpl", "<", "MachineBasicBlock", "*", ">", "::", "const_iterator", "SccBeginIter", "=", "It", ";", "MachineBasicBlock", "*", "SccBeginMBB", "=", "nullptr", ";", "int", "SccNumBlk", "=", "<NUM_LIT>", ";", "int", "SccNumIter", ";", "while", "(", "It", "!=", "E", ")", "{", "MBB", "=", "*", "It", ";", "if", "(", "!", "SccBeginMBB", ")", "{", "SccBeginIter", "=", "It", ";", "SccBeginMBB", "=", "MBB", ";", "SccNumIter", "=", "<NUM_LIT>", ";", "SccNumBlk", "=", "NumRemainedBlk", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "getSCCNum", "(", "SccBeginMBB", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", ")", ";", "}", "if", "(", "!", "isRetiredBlock", "(", "MBB", ")", ")", "patternMatch", "(", "MBB", ")", ";", "++", "It", ";", "bool", "ContNextScc", "=", "true", ";", "if", "(", "It", "==", "E", "||", "getSCCNum", "(", "SccBeginMBB", ")", "!=", "getSCCNum", "(", "*", "It", ")", ")", "{", "++", "SccNumIter", ";", "int", "sccRemainedNumBlk", "=", "countActiveBlock", "(", "SccBeginIter", ",", "It", ")", ";", "if", "(", "sccRemainedNumBlk", "!=", "<NUM_LIT>", "&&", "sccRemainedNumBlk", ">=", "SccNumBlk", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "getSCCNum", "(", "MBB", ")", "<<", "<STR_LIT>", "<<", "SccNumIter", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", ")", ";", "ContNextScc", "=", "true", ";", "}", "else", "if", "(", "sccRemainedNumBlk", "!=", "<NUM_LIT>", "&&", "sccRemainedNumBlk", "<", "SccNumBlk", ")", "{", "SccNumBlk", "=", "sccRemainedNumBlk", ";", "It", "=", "SccBeginIter", ";", "ContNextScc", "=", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "getSCCNum", "(", "MBB", ")", "<<", "<STR_LIT>", "<<", "SccNumIter", "<<", "'\\n'", ";", ")", ";", "}", "else", "{", "ContNextScc", "=", "true", ";", "}", "}", "else", "{"], "ground_truth": ["ContNextScc", "=", "false", ";"], "File": "AMDILCFGStructurizer36", "Func": "run", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20172, "Length": 285, "Cover_Rate": 0.472636815920398, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "shouldExpandGetActiveLaneMask", "(", "EVT", "ResVT", ",", "EVT", "OpVT", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "hasSVE", "(", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "ResVT", "!=", "<STR_LIT>", "&&", "ResVT", "!=", "<STR_LIT>", "&&", "ResVT", "!=", "<STR_LIT>", "&&", "ResVT", "!=", "<STR_LIT>", "&&", "ResVT", "!=", "<STR_LIT>", "&&", "ResVT", "!=", "<STR_LIT>", "&&", "ResVT", "!=", "<STR_LIT>", "&&", "ResVT", "!=", "<STR_LIT>", ")", "return", "true", ";"], "File": "AArch64ISelLowering69", "Func": "shouldExpandGetActiveLaneMask", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20173, "Length": 62, "Cover_Rate": 0.6262626262626263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "}"], "ground_truth": ["abort", "(", ")", ";"], "File": "PPCAsmPrinter30", "Func": "enumRegToMachineReg", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20174, "Length": 35, "Cover_Rate": 0.3763440860215054, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Sym", "->", "isEvent", "(", ")", ")", ";"], "ground_truth": ["OS", "<<", "<STR_LIT>", "<<", "Sym", "->", "getName", "(", ")", "<<", "<STR_LIT>", ";"], "File": "WebAssemblyTargetStreamer", "Func": "emitEventType", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20175, "Length": 21, "Cover_Rate": 0.45652173913043476, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isNewValue", "(", "MI", ")", "&&", "MI", ".", "isBranch", "(", ")", ";"], "ground_truth": ["}"], "File": "HexagonInstrInfo (2)2", "Func": "isNewValueJump", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20176, "Length": 13, "Cover_Rate": 0.52, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "Elem", ":", "Registers", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "<ISA_LIT>InstPrinter", "::", "getRegisterName", "(", "Elem", ")", "<<", "<STR_LIT>", ";", "}", "errs", "(", ")", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "TPCRegisterCounter", "Func": "printRegisterSet", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20177, "Length": 31, "Cover_Rate": 0.3163265306122449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "(", "(", "Subtarget", ".", "hasSSSE3", "(", ")", "&&", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", ")", "||", "(", "Subtarget", ".", "hasInt256", "(", ")", "&&", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", ")", ")", "&&", "isHorizontalBinOp", "(", "Op0", ",", "Op1", ",", "true", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "Op0", ",", "Op1", ")", ";"], "ground_truth": ["return", "combineAddOrSubToADCOrSBB", "(", "N", ",", "DAG", ")", ";"], "File": "X86ISelLowering172", "Func": "combineAdd", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20178, "Length": 107, "Cover_Rate": 0.5487179487179488, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", ".", "getJumpTableInfo", "(", ")", ";", "if", "(", "MJTI", "==", "<NUM_LIT>", ")", "return", "false", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "T2JumpTables", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineInstr", "*", "MI", "=", "T2JumpTables", "[", "i", "]", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "unsigned", "JTOpIdx", "=", "NumOps", "-", "(", "MCID", ".", "isPredicable", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "MachineOperand", "JTOP", "=", "MI", "->", "getOperand", "(", "JTOpIdx", ")", ";", "unsigned", "JTI", "=", "JTOP", ".", "getIndex", "(", ")", ";", "assert", "(", "JTI", "<", "JT", ".", "size", "(", ")", ")", ";", "bool", "ByteOk", "=", "true", ";", "bool", "HalfWordOk", "=", "true", ";", "unsigned", "JTOffset", "=", "GetOffsetOf", "(", "MI", ")", "+", "<NUM_LIT>", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ",", "ee", "=", "JTBBs", ".", "size", "(", ")", ";", "j", "!=", "ee", ";", "++", "j", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "j", "]", ";", "unsigned", "DstOffset", "=", "BBOffsets", "[", "MBB", "->", "getNumber", "(", ")", "]", ";", "if", "(", "ByteOk", "&&", "(", "DstOffset", "-", "JTOffset", ")", ">", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ")", "ByteOk", "=", "false", ";", "unsigned", "TBHLimit", "=", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "if", "(", "HalfWordOk", "&&", "(", "DstOffset", "-", "JTOffset", ")", ">", "TBHLimit", ")", "HalfWordOk", "=", "false", ";", "if", "(", "!", "ByteOk", "&&", "!", "HalfWordOk", ")", "break", ";", "}", "if", "(", "ByteOk", "||", "HalfWordOk", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "BaseRegKill", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "if", "(", "!", "BaseRegKill", ")", "continue", ";", "unsigned", "IdxReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "IdxRegKill", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "PrevI", "=", "MI", ";", "MachineBasicBlock", "::", "iterator", "B", "=", "MBB", "->", "begin", "(", ")", ";", "while", "(", "PrevI", "!=", "B", "&&", "!", "PrevI", "->", "definesRegister", "(", "BaseReg", ")", ")", "--", "PrevI", ";", "if", "(", "!", "PrevI", "->", "definesRegister", "(", "BaseReg", ")", ")", "continue", ";", "MachineInstr", "*", "AddrMI", "=", "PrevI", ";", "bool", "OptOk", "=", "true", ";", "for", "(", "unsigned", "k", "=", "<NUM_LIT>", ",", "eee", "=", "AddrMI", "->", "getNumOperands", "(", ")", ";", "k", "!=", "eee", ";", "++", "k", ")", "{", "const", "MachineOperand", "&", "MO", "=", "AddrMI", "->", "getOperand", "(", "k", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "!=", "BaseReg", ")", "{"], "ground_truth": ["OptOk", "=", "false", ";"], "File": "ARMConstantIslandPass82", "Func": "OptimizeThumb2JumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20179, "Length": 496, "Cover_Rate": 0.6238993710691824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>IREmitter", "::", "visitUMAX", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "X86IREmitter", "Func": "visitUMAX", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20180, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>CallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "ArrayRef", "<", "Register", ">", "VRegs", ",", "FunctionLoweringInfo", "&", "FLI", ",", "Register", "SwiftErrorVReg", ")", "const", "{"], "ground_truth": ["if", "(", "VRegs", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "return", "false", ";"], "File": "SPIRVCallLowering", "Func": "lowerReturn", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20181, "Length": 42, "Cover_Rate": 0.42, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "Target", "*", "T", ":", "{", "&", "getThe<ISA_LIT>LETarget", "(", ")", ",", "&", "getThe<ISA_LIT>BETarget", "(", ")", ",", "&", "getTheThumbLETarget", "(", ")", ",", "&", "getTheThumbBETarget", "(", ")", "}", ")", "{", "RegisterMCAsmInfoFn", "X", "(", "*", "T", ",", "create<ISA_LIT>MCAsmInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "*", "T", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "*", "T", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "*", "T", ",", "<ISA_LIT>_MC", "::", "create<ISA_LIT>MCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterELFStreamer", "(", "*", "T", ",", "createELFStreamer", ")", ";", "TargetRegistry", "::", "RegisterCOFFStreamer", "(", "*", "T", ",", "create<ISA_LIT>WinCOFFStreamer", ")", ";", "TargetRegistry", "::", "RegisterMachOStreamer", "(", "*", "T", ",", "create<ISA_LIT>MachOStreamer", ")", ";", "TargetRegistry", "::", "RegisterObjectTargetStreamer", "(", "*", "T", ",", "create<ISA_LIT>ObjectTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterAsmTargetStreamer", "(", "*", "T", ",", "create<ISA_LIT>TargetAsmStreamer", ")", ";", "TargetRegistry", "::", "RegisterNullTargetStreamer", "(", "*", "T", ",", "create<ISA_LIT>NullTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "*", "T", ",", "create<ISA_LIT>MCInstPrinter", ")", ";", "TargetRegistry", "::", "RegisterMCRelocationInfo", "(", "*", "T", ",", "create<ISA_LIT>MCRelocationInfo", ")", ";", "}", "for", "(", "Target", "*", "T", ":", "{", "&", "getThe<ISA_LIT>LETarget", "(", ")", ",", "&", "getThe<ISA_LIT>BETarget", "(", ")", "}", ")", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "*", "T", ",", "create<ISA_LIT>MCInstrAnalysis", ")", ";", "for", "(", "Target", "*", "T", ":", "{", "&", "getTheThumbLETarget", "(", ")", ",", "&", "getTheThumbBETarget", "(", ")", "}", ")", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "*", "T", ",", "createThumbMCInstrAnalysis", ")", ";", "for", "(", "Target", "*", "T", ":", "{", "&", "getThe<ISA_LIT>LETarget", "(", ")", ",", "&", "getTheThumbLETarget", "(", ")", "}", ")", "{", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "create<ISA_LIT>LEMCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "*", "T", ",", "create<ISA_LIT>LEAsmBackend", ")", ";", "}", "for", "(", "Target", "*", "T", ":", "{", "&", "getThe<ISA_LIT>BETarget", "(", ")", ",", "&", "getTheThumbBETarget", "(", ")", "}", ")", "{", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "create<ISA_LIT>BEMCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "*", "T", ",", "create<ISA_LIT>BEAsmBackend", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMMCTargetDesc19", "Func": "LLVMInitializeARMTargetMC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20182, "Length": 288, "Cover_Rate": 0.9795918367346939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "const", "*", "<ISA_LIT>RegisterInfo", "::", "getCalleeSavedRegClasses", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "static", "const", "TargetRegisterClass", "*", "const", "CalleeSavedRegClasses", "[", "]", "=", "{", "<NUM_LIT>", "}", ";", "return", "CalleeSavedRegClasses", ";"], "ground_truth": ["}"], "File": "NVPTXRegisterInfo17", "Func": "getCalleeSavedRegClasses", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20183, "Length": 33, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imod", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "iflags", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "mode", ")", ")", ";", "}", "else", "if", "(", "imod", "&&", "!", "M", ")", "{", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imod", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "iflags", ")", ")", ";", "if", "(", "mode", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";"], "ground_truth": ["}", "else", "if", "(", "!", "imod", "&&", "M", ")", "{"], "File": "ARMDisassembler39", "Func": "DecodeCPSInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20184, "Length": 97, "Cover_Rate": 0.31596091205211724, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NodeList", "Refs", ";", "NodeId", "Start", "=", "RA", ".", "Id", ";", "do", "{", "Refs", ".", "push_back", "(", "RA", ")", ";", "RA", "=", "getNextRelated", "(", "IA", ",", "RA", ")", ";"], "ground_truth": ["}", "while", "(", "RA", ".", "Id", "!=", "<NUM_LIT>", "&&", "RA", ".", "Id", "!=", "Start", ")", ";"], "File": "RDFGraph", "Func": "getRelatedRefs", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20185, "Length": 44, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isNeg", ")", "return", "V", "==", "(", "V", "&", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ")", ";", "return", "V", "==", "(", "V", "&", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "(", "V", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";"], "File": "ARMISelLowering (2)", "Func": "isLegalT2AddressImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20186, "Length": 69, "Cover_Rate": 0.40588235294117647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LoopBB", "->", "addSuccessor", "(", "LoopBB", ")", ";", "unsigned", "ShiftAmtReg", "=", "RI", ".", "createVirtualRegister", "(", "<STR_LIT>", ")", ";", "unsigned", "ShiftAmtReg2", "=", "RI", ".", "createVirtualRegister", "(", "<STR_LIT>", ")", ";", "unsigned", "ShiftReg", "=", "RI", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "ShiftReg2", "=", "RI", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "ShiftAmtSrcReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "DstReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "ShiftAmtSrcReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "RemBB", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "LoopBB", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ShiftReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addMBB", "(", "BB", ")", ".", "addReg", "(", "ShiftReg2", ")", ".", "addMBB", "(", "LoopBB", ")", ";", "BuildMI", "(", "LoopBB", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ShiftAmtReg", ")", ".", "addReg", "(", "ShiftAmtSrcReg", ")", ".", "addMBB", "(", "BB", ")", ".", "addReg", "(", "ShiftAmtReg2", ")", ".", "addMBB", "(", "LoopBB", ")", ";", "BuildMI", "(", "LoopBB", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ShiftReg2", ")", ".", "addReg", "(", "ShiftReg", ")", ";", "BuildMI", "(", "LoopBB", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ShiftAmtReg2", ")", ".", "addReg", "(", "ShiftAmtReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["BuildMI", "(", "LoopBB", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "LoopBB", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";"], "File": "TLCS900ISelLowering", "Func": "EmitShiftInstr", "Target": "TLCS900", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20187, "Length": 280, "Cover_Rate": 0.4160475482912333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "||", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "||", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "InVT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "||", "InVT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "||", "InVT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "InVT", "==", "<STR_LIT>", ")", "{", "if", "(", "VT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "In", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "<STR_LIT>", ",", "In", ",", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "In", ")", ";", "}", "if", "(", "Subtarget", ".", "hasInt256", "(", ")", ")", "return", "Op", ";", "MVT", "HalfVT", "=", "VT", ".", "getHalfNumVectorElementsVT", "(", ")", ";"], "ground_truth": ["SDValue", "OpLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "HalfVT", ",", "In", ")", ";"], "File": "X86ISelLowering (2)7", "Func": "LowerSIGN_EXTEND", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20188, "Length": 156, "Cover_Rate": 0.39593908629441626, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "N", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ";", "if", "(", "!", "LD", "||", "LD", "->", "isVolatile", "(", ")", ")", "return", "false", ";", "if", "(", "LD", "->", "getAddressingMode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";"], "ground_truth": ["<STR_LIT>", "ExtType", "=", "LD", "->", "getExtensionType", "(", ")", ";"], "File": "X86ISelDAGToDAG104", "Func": "isRMWLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20189, "Length": 67, "Cover_Rate": 0.43790849673202614, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetMachine", "::", "addPreEmitPass", "(", "PassManagerBase", "&", "PM", ",", "bool", "Fast", ")", "{", "PM", ".", "add", "(", "create<ISA_LIT>BranchSelectionPass", "(", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AlphaTargetMachine6", "Func": "addPreEmitPass", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20190, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isFMA3", "(", "unsigned", "Opcode", ")", "{"], "ground_truth": ["return", "getFMA3Group", "(", "Opcode", ")", "!=", "nullptr", ";"], "File": "X86InstrFMA3Info", "Func": "isFMA3", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20191, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "HasAlloca", "||", "!", "NeedsAlign", ")", "return", ";", "unsigned", "LFS", "=", "MFI", ".", "getLocalFrameSize", "(", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "MFI", ".", "getObjectIndexEnd", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "!", "MFI", ".", "isSpillSlotObjectIndex", "(", "i", ")", "||", "MFI", ".", "isDeadObjectIndex", "(", "i", ")", ")", "continue", ";", "unsigned", "S", "=", "MFI", ".", "getObjectSize", "(", "i", ")", ";", "unsigned", "A", "=", "std", "::", "max", "(", "MFI", ".", "getObjectAlignment", "(", "i", ")", ",", "<NUM_LIT>", ")", ";", "MFI", ".", "setObjectAlignment", "(", "i", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["LFS", "=", "alignTo", "(", "LFS", "+", "S", ",", "A", ")", ";"], "File": "HexagonFrameLowering39", "Func": "processFunctionBeforeFrameFinalized", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20192, "Length": 108, "Cover_Rate": 0.40298507462686567, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "EntryReg", "=", "JumpMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "(", "LEAMI", ")", ";", "for", "(", "++", "I", ";", "&", "*", "I", "!=", "JumpMI", ";", "++", "I", ")", "{", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "EntryReg", ")", "RemovableAdd", "=", "&", "*", "I", ";", "}", "if", "(", "!", "RemovableAdd", ")", "return", ";", "MachineBasicBlock", "::", "iterator", "J", "(", "RemovableAdd", ")", ";", "for", "(", "++", "J", ";", "&", "*", "J", "!=", "JumpMI", ";", "++", "J", ")", "{", "for", "(", "unsigned", "K", "=", "<NUM_LIT>", ",", "E", "=", "J", "->", "getNumOperands", "(", ")", ";", "K", "!=", "E", ";", "++", "K", ")", "{", "const", "MachineOperand", "&", "MO", "=", "J", "->", "getOperand", "(", "K", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "EntryReg", ")", "return", ";"], "ground_truth": ["if", "(", "MO", ".", "isUse", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "EntryReg", ")", "return", ";"], "File": "ARMConstantIslandPass15", "Func": "RemoveDeadAddBetweenLEAAndJT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20193, "Length": 186, "Cover_Rate": 0.788135593220339, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "nparts", "==", "<NUM_LIT>", ")", "{", "emit_move_insn", "(", "part", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", ",", "part", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", ")", ";", "emit_move_insn", "(", "part", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", ",", "part", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", ")", ";", "}", "}", "else", "{", "if", "(", "GET_MODE", "(", "part", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", ")", "==", "SImode", ")", "{", "switch", "(", "GET_CODE", "(", "part", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", ")", ")", "{", "case", "MEM", ":", "part", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "=", "adjust_address", "(", "part", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", ",", "DImode", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "REG", ":", "part", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "DImode", ",", "REGNO", "(", "part", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", ")", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "GET_MODE", "(", "part", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", ")", "==", "SImode", ")", "part", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "=", "part", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", ";", "}", "}", "emit_move_insn", "(", "part", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", ",", "part", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", ")", ";", "emit_move_insn", "(", "part", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", ",", "part", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", ")", ";", "return", ";", "}", "if", "(", "(", "REG_P", "(", "part", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", ")", "&&", "REG_P", "(", "part", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", ")", "&&", "(", "REGNO", "(", "part", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", ")", "==", "REGNO", "(", "part", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", ")", "||", "(", "nparts", "==", "<NUM_LIT>", "&&", "REGNO", "(", "part", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", ")", "==", "REGNO", "(", "part", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", ")", ")", "||", "(", "nparts", "==", "<NUM_LIT>", "&&", "REGNO", "(", "part", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", ")", "==", "REGNO", "(", "part", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", ")", ")", ")", ")", "||", "(", "collisions", ">", "<NUM_LIT>", "&&", "reg_overlap_mentioned_p", "(", "part", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", ",", "XEXP", "(", "part", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ")", ")", ")", "{", "for", "(", "i", "=", "<NUM_LIT>", ",", "j", "=", "nparts", "-", "<NUM_LIT>", ";", "i", "<", "nparts", ";", "i", "++", ",", "j", "--", ")", "{", "operands", "[", "<NUM_LIT>", "+", "i", "]", "=", "part", "[", "<NUM_LIT>", "]", "[", "j", "]", ";", "operands", "[", "<NUM_LIT>", "+", "i", "]", "=", "part", "[", "<NUM_LIT>", "]", "[", "j", "]", ";", "}", "}", "else", "{", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nparts", ";", "i", "++", ")", "{", "operands", "[", "<NUM_LIT>", "+", "i", "]", "=", "part", "[", "<NUM_LIT>", "]", "[", "i", "]", ";", "operands", "[", "<NUM_LIT>", "+", "i", "]", "=", "part", "[", "<NUM_LIT>", "]", "[", "i", "]", ";"], "ground_truth": ["}"], "File": "i3867", "Func": "ix86_split_long_move", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20194, "Length": 457, "Cover_Rate": 0.30145118733509235, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "MipsISelDAGToDAG (2)", "Func": "getPassName", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20195, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "auto", "*", "MME", "=", "dyn_cast", "<", "<ISA_LIT>MCExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "MME", ")", "{", "const", "<STR_LIT>", "Kind", "=", "MME", "->", "getFixupKind", "(", ")", ";", "if", "(", "Kind", "==", "<STR_LIT>", "&&", "High", "<", "<NUM_LIT>", "-", "<NUM_LIT>", ")", "return", "false", ";", "const", "MCFixupKindInfo", "&", "Info", "=", "<STR_LIT>", "(", "Kind", ",", "nullptr", ")", ";", "int64_t", "MaxValue", "=", "(", "<NUM_LIT>", "<<", "Info", ".", "TargetSize", ")", "-", "<NUM_LIT>", ";", "bool", "Evaluated", "=", "false", ";", "int64_t", "Constant", "=", "<NUM_LIT>", ";", "Evaluated", "=", "MME", "->", "evaluateAsConstant", "(", "Constant", ")", ";", "if", "(", "Evaluated", "&&", "Constant", ">", "<NUM_LIT>", ")", "{", "return", "(", "Constant", "<=", "MaxValue", ")", ";", "}", "return", "(", "MaxValue", "<=", "High", ")", ";", "}", "const", "auto", "*", "SRE", "=", "dyn_cast", "<", "MCSymbolRefExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "SRE", ")", "{", "return", "true", ";", "}", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "{"], "ground_truth": ["return", "true", ";"], "File": "MOSAsmParser", "Func": "isImmediate", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20196, "Length": 162, "Cover_Rate": 0.7864077669902912, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "IntVal", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "IntVal", ")", ")", "return", "MatchOperand_ParseFail", ";", "APFloat", "F", "(", "BitsToDouble", "(", "IntVal", ")", ")", ";", "if", "(", "Minus", ")", "F", ".", "changeSign", "(", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateImm", "(", "this", ",", "F", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ",", "S", ",", "<ISA_LIT>Operand", "::", "ImmTyNone", ",", "true", ")", ")", ";", "return", "MatchOperand_Success", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser27", "Func": "parseImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20197, "Length": 70, "Cover_Rate": 0.3431372549019608, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint32_t", ")", "ASESet", ";"], "ground_truth": ["}"], "File": "MipsABIFlagsSection (2)1", "Func": "getASESetValue", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20198, "Length": 7, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Position", "==", "Parent", "->", "end", "(", ")", ")", "{", "MachineBasicBlock", "*", "Succ", "=", "Parent", "->", "getNextNode", "(", ")", ";", "if", "(", "Succ", "!=", "nullptr", "&&", "Parent", "->", "isSuccessor", "(", "Succ", ")", ")", "{", "Position", "=", "Succ", "->", "begin", "(", ")", ";", "Parent", "=", "Succ", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "Iter", "Instr", "=", "getNextMachineInstrInBB", "(", "Position", ")", ";", "if", "(", "Instr", "==", "Parent", "->", "end", "(", ")", ")", "{"], "ground_truth": ["return", "getNextMachineInstr", "(", "Instr", ",", "Parent", ")", ";"], "File": "MipsHazardSchedule", "Func": "getNextMachineInstr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20199, "Length": 84, "Cover_Rate": 0.8316831683168316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "C", "&=", "(", "(", "uint64_t", ")", "-", "<NUM_LIT>", ")", ">>", "(", "<NUM_LIT>", "-", "VT", ".", "getSizeInBits", "(", ")", ")", ";", "if", "(", "C", "==", "<NUM_LIT>", ")", "return", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ";", "if", "(", "C", "==", "<NUM_LIT>", ")", "return", "X", ";", "if", "(", "isPowerOf2_64", "(", "C", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "X", ",", "DAG", ".", "getConstant", "(", "Log2_64", "(", "C", ")", ",", "DL", ",", "ShiftTy", ")", ")", ";", "unsigned", "Log2Ceil", "=", "Log2_64_Ceil", "(", "C", ")", ";", "uint64_t", "Floor", "=", "<NUM_LIT>", "<<", "Log2_64", "(", "C", ")", ";", "uint64_t", "Ceil", "=", "Log2Ceil", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", "<<", "Log2Ceil", ";", "if", "(", "C", "-", "Floor", "<=", "Ceil", "-", "C", ")", "{"], "ground_truth": ["SDValue", "Op0", "=", "genConstMult", "(", "X", ",", "Floor", ",", "DL", ",", "VT", ",", "ShiftTy", ",", "DAG", ")", ";"], "File": "MipsSEISelLowering11", "Func": "genConstMult", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20200, "Length": 142, "Cover_Rate": 0.5338345864661654, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BBInfo", ".", "resize", "(", "MF", "->", "getNumBlockIDs", "(", ")", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "I", "=", "MF", "->", "begin", "(", ")", ",", "E", "=", "MF", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "computeBlockSize", "(", "&", "*", "I", ")", ";", "adjustBBOffsetsAfter", "(", "&", "MF", "->", "front", "(", ")", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "*", "MF", ")", "{", "if", "(", "!", "BBHasFallthrough", "(", "&", "MBB", ")", ")", "WaterList", ".", "push_back", "(", "&", "MBB", ")", ";", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "isDebugInstr", "(", ")", ")", "continue", ";", "int", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "MI", ".", "isBranch", "(", ")", ")", "{", "bool", "isCond", "=", "false", ";", "unsigned", "Bits", "=", "<NUM_LIT>", ";", "unsigned", "Scale", "=", "<NUM_LIT>", ";", "int", "UOpc", "=", "Opc", ";", "switch", "(", "Opc", ")", "{", "default", ":", "continue", ";", "case", "<STR_LIT>", ":", "Bits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "isCond", "=", "false", ";", "break", ";", "case", "<STR_LIT>", ":", "Bits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "isCond", "=", "false", ";", "break", ";", "case", "<STR_LIT>", ":", "UOpc", "=", "<STR_LIT>", ";", "Bits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "isCond", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "UOpc", "=", "<STR_LIT>", ";", "Bits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "isCond", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "UOpc", "=", "<STR_LIT>", ";", "Bits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "isCond", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "UOpc", "=", "<STR_LIT>", ";", "Bits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "isCond", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "UOpc", "=", "<STR_LIT>", ";", "Bits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "isCond", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "UOpc", "=", "<STR_LIT>", ";", "Bits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "isCond", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "UOpc", "=", "<STR_LIT>", ";"], "ground_truth": ["Bits", "=", "<NUM_LIT>", ";"], "File": "MipsConstantIslandPass (2)2", "Func": "initializeFunctionInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20201, "Length": 320, "Cover_Rate": 0.46511627906976744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "snprintf", "(", "buf", ",", "sizeof", "(", "buf", ")", ",", "<STR_LIT>", ",", "priority", ")", ";", "s", "=", "get_section", "(", "buf", ",", "SECTION_WRITE", ",", "NULL", ")", ";"], "ground_truth": ["switch_to_section", "(", "s", ")", ";"], "File": "aarch644", "Func": "aarch64_elf_asm_destructor", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20202, "Length": 30, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "SVEIntrinsicOpts", "::", "optimizeFunctions", "(", "SmallSetVector", "<", "Function", "*", ",", "<NUM_LIT>", ">", "&", "Functions", ")", "{", "bool", "Changed", "=", "false", ";", "Changed", "|=", "optimizePTrueIntrinsicCalls", "(", "Functions", ")", ";", "Changed", "|=", "optimizeIntrinsicCalls", "(", "Functions", ")", ";"], "ground_truth": ["return", "Changed", ";"], "File": "SVEIntrinsicOpts2", "Func": "optimizeFunctions", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20203, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "b", "=", "(", "__vector", "unsigned", "int", ")", "vec_abs", "(", "(", "__v4sf", ")", "__B", ")", ";", "c", "=", "(", "__vector", "unsigned", "int", ")", "vec_cmpgt", "(", "a", ",", "float_exp_mask", ")", ";", "d", "=", "(", "__vector", "unsigned", "int", ")", "vec_cmpgt", "(", "b", ",", "float_exp_mask", ")", ";"], "ground_truth": ["return", "(", "(", "__m128", ")", "vec_or", "(", "c", ",", "d", ")", ")", ";"], "File": "xmmintrin", "Func": "_mm_cmpunord_ps", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20204, "Length": 56, "Cover_Rate": 0.448, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "global_regs", "[", "regno", "]", ")", "return", "false", ";", "if", "(", "cfun", "->", "machine", "->", "interrupt_handler_p", "&&", "mips_interrupt_extra_call_saved_reg_p", "(", "regno", ")", ")", "return", "true", ";"], "ground_truth": ["return", "(", "regno", "==", "GLOBAL_POINTER_REGNUM", "?", "TARGET_CALL_SAVED_GP", ":", "!", "call_used_regs", "[", "regno", "]", ")", ";"], "File": "mips", "Func": "mips_cfun_call_saved_reg_p", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20205, "Length": 41, "Cover_Rate": 0.803921568627451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "SDValue", "getI32Imm", "(", "unsigned", "Imm", ")", "{", "return", "CurDAG", "->", "getTargetConstant", "(", "Imm", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "LM32ISelDAGToDAG", "Func": "getI32Imm", "Target": "LM32", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20206, "Length": 19, "Cover_Rate": 0.9047619047619048, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_maddubs_epi16", "(", "__mmask8", "__U", ",", "__m128i", "__X", ",", "__m128i", "__Y", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_pmaddubsw128_mask", "(", "(", "__v16qi", ")", "__X", ",", "(", "__v16qi", ")", "__Y", ",", "(", "__v8hi", ")", "_mm_setzero_hi", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlbwintrin4", "Func": "_mm_maskz_maddubs_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20207, "Length": 54, "Cover_Rate": 0.9818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gimple", "stmt", "=", "gsi_stmt", "(", "*", "gsi", ")", ";", "tree", "call", "=", "gimple_call_fn", "(", "stmt", ")", ";", "gimple", "new_stmt", "=", "NULL", ";", "if", "(", "call", ")", "{", "tree", "fndecl", "=", "gimple_call_fndecl", "(", "stmt", ")", ";", "if", "(", "fndecl", ")", "{", "tree", "arg0", ",", "arg1", ";", "switch", "(", "DECL_FUNCTION_CODE", "(", "fndecl", ")", ")", "{", "case", "ALPHA_BUILTIN_UMULH", ":", "arg0", "=", "gimple_call_arg", "(", "stmt", ",", "<NUM_LIT>", ")", ";", "arg1", "=", "gimple_call_arg", "(", "stmt", ",", "<NUM_LIT>", ")", ";", "new_stmt", "=", "gimple_build_assign", "(", "gimple_call_lhs", "(", "stmt", ")", ",", "MULT_HIGHPART_EXPR", ",", "arg0", ",", "arg1", ")", ";", "break", ";", "default", ":", "break", ";", "}", "}", "}", "if", "(", "new_stmt", ")", "{"], "ground_truth": ["gsi_replace", "(", "gsi", ",", "new_stmt", ",", "true", ")", ";"], "File": "alpha4", "Func": "alpha_gimple_fold_builtin", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20208, "Length": 113, "Cover_Rate": 0.837037037037037, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Val", "==", "<NUM_LIT>", "||", "Val", "==", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "const", "FeatureBitset", "&", "featureBits", "=", "(", "(", "const", "MCDisassembler", "*", ")", "Decoder", ")", "->", "getSubtargetInfo", "(", ")", ".", "getFeatureBits", "(", ")", ";"], "ground_truth": ["if", "(", "!", "isValidCoprocessorNumber", "(", "Val", ",", "featureBits", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeCoprocessor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20209, "Length": 52, "Cover_Rate": 0.5777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "unsigned", "StackArgsSize", "=", "<NUM_LIT>", ";", "if", "(", "!", "Outs", ".", "empty", "(", ")", ")", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CalleeCC", ",", "IsVarArg", ",", "MF", ",", "ArgLocs", ",", "C", ")", ";", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "CC_<ISA_LIT>", ")", ";", "StackArgsSize", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "if", "(", "CCInfo", ".", "getNextStackOffset", "(", ")", ")", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "SDValue", "Arg", "=", "OutVals", "[", "i", "]", ";", "<STR_LIT>", "Flags", "=", "Outs", "[", "i", "]", ".", "Flags", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "Indirect", ")", "return", "false", ";", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "{", "if", "(", "!", "MatchingStackOffset", "(", "Arg", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "Flags", ",", "MFI", ",", "MRI", ",", "TII", ",", "VA", ")", ")", "return", "false", ";", "}", "}", "}", "bool", "PositionIndependent", "=", "isPositionIndependent", "(", ")", ";", "if", "(", "(", "!", "isa", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", "&&", "!", "isa", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", "||", "PositionIndependent", ")", "{", "unsigned", "NumInRegs", "=", "<NUM_LIT>", ";", "unsigned", "MaxInRegs", "=", "PositionIndependent", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";"], "ground_truth": ["if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "continue", ";"], "File": "M68kISelLowering1", "Func": "IsEligibleForTailCallOptimization", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20210, "Length": 291, "Cover_Rate": 0.36835443037974686, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Pattern", "==", "MachineCombinerPattern", "::", "REASSOC_XMM_AMM_BMM", ")", "{", "NewVRD", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "InstrIdxForVirtReg", ".", "insert", "(", "std", "::", "make_pair", "(", "NewVRD", ",", "<NUM_LIT>", ")", ")", ";", "}", "auto", "AdjustOperandOrder", "=", "[", "&", "]", "(", "MachineInstr", "*", "MI", ",", "Register", "RegAdd", ",", "bool", "KillAdd", ",", "Register", "RegMul1", ",", "bool", "KillRegMul1", ",", "Register", "RegMul2", ",", "bool", "KillRegMul2", ")", "{", "MI", "->", "getOperand", "(", "AddOpIdx", ")", ".", "setReg", "(", "RegAdd", ")", ";", "MI", "->", "getOperand", "(", "AddOpIdx", ")", ".", "setIsKill", "(", "KillAdd", ")", ";", "MI", "->", "getOperand", "(", "FirstMulOpIdx", ")", ".", "setReg", "(", "RegMul1", ")", ";", "MI", "->", "getOperand", "(", "FirstMulOpIdx", ")", ".", "setIsKill", "(", "KillRegMul1", ")", ";", "MI", "->", "getOperand", "(", "FirstMulOpIdx", "+", "<NUM_LIT>", ")", ".", "setReg", "(", "RegMul2", ")", ";", "MI", "->", "getOperand", "(", "FirstMulOpIdx", "+", "<NUM_LIT>", ")", ".", "setIsKill", "(", "KillRegMul2", ")", ";", "}", ";", "if", "(", "Pattern", "==", "MachineCombinerPattern", "::", "REASSOC_XY_AMM_BMM", ")", "{", "MachineInstrBuilder", "MINewB", "=", "BuildMI", "(", "*", "MF", ",", "Prev", "->", "getDebugLoc", "(", ")", ",", "get", "(", "FmaOp", ")", ",", "NewVRB", ")", ".", "addReg", "(", "RegX", ",", "getKillRegState", "(", "KillX", ")", ")", ".", "addReg", "(", "RegM21", ",", "getKillRegState", "(", "KillM21", ")", ")", ".", "addReg", "(", "RegM22", ",", "getKillRegState", "(", "KillM22", ")", ")", ";", "MachineInstrBuilder", "MINewA", "=", "BuildMI", "(", "*", "MF", ",", "Root", ".", "getDebugLoc", "(", ")", ",", "get", "(", "FmaOp", ")", ",", "NewVRA", ")", ".", "addReg", "(", "RegY", ",", "getKillRegState", "(", "KillY", ")", ")", ".", "addReg", "(", "RegM31", ",", "getKillRegState", "(", "KillM31", ")", ")", ".", "addReg", "(", "RegM32", ",", "getKillRegState", "(", "KillM32", ")", ")", ";", "if", "(", "AddOpIdx", "!=", "<NUM_LIT>", ")", "{", "AdjustOperandOrder", "(", "MINewB", ",", "RegX", ",", "KillX", ",", "RegM21", ",", "KillM21", ",", "RegM22", ",", "KillM22", ")", ";", "AdjustOperandOrder", "(", "MINewA", ",", "RegY", ",", "KillY", ",", "RegM31", ",", "KillM31", ",", "RegM32", ",", "KillM32", ")", ";", "}", "MachineInstrBuilder", "MINewC", "=", "BuildMI", "(", "*", "MF", ",", "Root", ".", "getDebugLoc", "(", ")", ",", "get", "(", "FMAOpIdxInfo", "[", "Idx", "]", "[", "InfoArrayIdxFAddInst", "]", ")", ",", "RegC", ")", ".", "addReg", "(", "NewVRB", ",", "getKillRegState", "(", "true", ")", ")", ".", "addReg", "(", "NewVRA", ",", "getKillRegState", "(", "true", ")", ")", ";", "setSpecialOperandAttr", "(", "*", "MINewA", ",", "IntersectedFlags", ")", ";", "setSpecialOperandAttr", "(", "*", "MINewB", ",", "IntersectedFlags", ")", ";", "setSpecialOperandAttr", "(", "*", "MINewC", ",", "IntersectedFlags", ")", ";", "InsInstrs", ".", "push_back", "(", "MINewA", ")", ";"], "ground_truth": ["InsInstrs", ".", "push_back", "(", "MINewB", ")", ";"], "File": "PPCInstrInfo128", "Func": "reassociateFMA", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20211, "Length": 382, "Cover_Rate": 0.30078740157480316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "RegName", "=", "<ISA_LIT>InstPrinter", "::", "getRegisterName", "(", "MO", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "Subtarget", "->", "isDarwin", "(", ")", ")", "RegName", "=", "stripRegisterPrefix", "(", "RegName", ")", ";", "O", "<<", "RegName", ";", "return", ";", "}", "case", "MachineOperand", "::", "MO_Immediate", ":", "O", "<<", "MO", ".", "getImm", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", "->", "print", "(", "O", ",", "MAI", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "O", "<<", "DL", ".", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "<<", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "MO", ".", "getIndex", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")", ")", "->", "print", "(", "O", ",", "MAI", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "MCSymbol", "*", "SymToPrint", ";", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Static", "&&", "!", "GV", "->", "isStrongDefinitionForLinker", "(", ")", ")", "{", "if", "(", "!", "GV", "->", "hasHiddenVisibility", "(", ")", ")", "{", "SymToPrint", "=", "getSymbolWithGlobalValueBase", "(", "GV", ",", "<STR_LIT>", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ".", "getGVStubEntry", "(", "SymToPrint", ")", ";", "if", "(", "!", "StubSym", ".", "getPointer", "(", ")", ")", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "getSymbol", "(", "GV", ")", ",", "!", "GV", "->", "hasInternalLinkage", "(", ")", ")", ";"], "ground_truth": ["}", "else", "if", "(", "GV", "->", "isDeclaration", "(", ")", "||", "GV", "->", "hasCommonLinkage", "(", ")", "||", "GV", "->", "hasAvailableExternallyLinkage", "(", ")", ")", "{"], "File": "PPCAsmPrinter110", "Func": "printOperand", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20212, "Length": 261, "Cover_Rate": 0.5958904109589042, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Enable<ISA_LIT>Scheduler", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "enableSIScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20213, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "v", "->", "length", "(", ")", ">", "<NUM_LIT>", ")", "delete", "v", "->", "pop", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "falkor-tag-collision-avoidance", "Func": "free_insn_info", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20214, "Length": 20, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Alloca", "||", "!", "Alloca", "->", "isStaticAlloca", "(", ")", ")", "continue", ";", "Type", "*", "Ty", "=", "Alloca", "->", "getAllocatedType", "(", ")", ";", "unsigned", "AllocaSize", "=", "Ty", "->", "isSized", "(", ")", "?", "DL", ".", "getTypeAllocSize", "(", "Ty", ")", ":", "<NUM_LIT>", ";", "if", "(", "AllocaSize", ">", "MaxAlloca", ")", "continue", ";", "}", "else", "if", "(", "AS", "==", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", "||", "AS", "==", "<ISA_LIT>AS", "::", "REGION_ADDRESS", ")", "{", "LocalGEPsSeen", "++", ";", "if", "(", "LocalGEPsSeen", ">", "<NUM_LIT>", "||", "L", "->", "getLoopDepth", "(", ")", ">", "<NUM_LIT>", "||", "(", "!", "isa", "<", "GlobalVariable", ">", "(", "GEP", "->", "getPointerOperand", "(", ")", ")", "&&", "!", "isa", "<", "Argument", ">", "(", "GEP", "->", "getPointerOperand", "(", ")", ")", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "L", "<<", "<STR_LIT>", ")", ";", "UP", ".", "Runtime", "=", "UnrollRuntimeLocal", ";", "}", "bool", "HasLoopDef", "=", "false", ";", "for", "(", "const", "Value", "*", "Op", ":", "GEP", "->", "operands", "(", ")", ")", "{", "const", "Instruction", "*", "Inst", "=", "dyn_cast", "<", "Instruction", ">", "(", "Op", ")", ";", "if", "(", "!", "Inst", "||", "L", "->", "isLoopInvariant", "(", "Op", ")", ")", "continue", ";", "if", "(", "llvm", "::", "any_of", "(", "L", "->", "getSubLoops", "(", ")", ",", "[", "Inst", "]", "(", "const", "Loop", "*", "SubLoop", ")", "{", "return", "SubLoop", "->", "contains", "(", "Inst", ")", ";", "}", ")", ")", "continue", ";", "HasLoopDef", "=", "true", ";", "break", ";", "}", "if", "(", "!", "HasLoopDef", ")", "continue", ";", "UP", ".", "Threshold", "=", "Threshold", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Threshold", "<<", "<STR_LIT>", "<<", "*", "L", "<<", "<STR_LIT>", "<<", "*", "GEP", "<<", "'\\n'", ")", ";", "if", "(", "UP", ".", "Threshold", ">=", "MaxBoost", ")", "return", ";", "}", "if", "(", "L", "->", "isInnermost", "(", ")", "&&", "BB", "->", "size", "(", ")", "<", "UnrollMaxBlockToAnalyze", ")", "UP", ".", "MaxIterationsCountToAnalyze", "=", "<NUM_LIT>", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo30", "Func": "getUnrollingPreferences", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20215, "Length": 294, "Cover_Rate": 0.34710743801652894, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "double", "r", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "r", ")", ":", "<STR_LIT>", "(", "x", ")", ",", "<STR_LIT>", "(", "y", ")", ",", "<STR_LIT>", "(", "z", ")", ")", ";"], "ground_truth": ["return", "r", ";"], "File": "ppu", "Func": "intrinsics___fmadd", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20216, "Length": 31, "Cover_Rate": 0.6595744680851063, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "ViaVecTy", "=", "ResVecTy", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "LaneA", ";", "SDValue", "LaneB", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ResVecTy", "==", "<STR_LIT>", ")", "{", "LaneA", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "ViaVecTy", "=", "<STR_LIT>", ";", "}", "else", "LaneA", "=", "LaneB", ";", "SDValue", "Ops", "[", "<NUM_LIT>", "]", "=", "{", "LaneA", ",", "LaneB", ",", "LaneA", ",", "LaneB", ",", "LaneA", ",", "LaneB", ",", "LaneA", ",", "LaneB", ",", "LaneA", ",", "LaneB", ",", "LaneA", ",", "LaneB", ",", "LaneA", ",", "LaneB", ",", "LaneA", ",", "LaneB", "}", ";"], "ground_truth": ["SDValue", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ViaVecTy", ",", "makeArrayRef", "(", "Ops", ",", "ViaVecTy", ".", "getVectorNumElements", "(", ")", ")", ")", ";"], "File": "MipsSEISelLowering (2)4", "Func": "lowerMSASplatZExt", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20217, "Length": 119, "Cover_Rate": 0.664804469273743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "want_long", "=", "<NUM_LIT>", ";", "}", "if", "(", "final_sequence", "&&", "!", "INSN_ANNULLED_BRANCH_P", "(", "insn", ")", "&&", "(", "get_attr_cond", "(", "insn", ")", "!=", "COND_USE", "||", "!", "reg_set_p", "(", "gen_rtx_REG", "(", "CCmode", ",", "CC_REG", ")", ",", "XVECEXP", "(", "final_sequence", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ")", "{", "prev", "=", "as_a", "<", "rtx_insn", "*", ">", "(", "XVECEXP", "(", "final_sequence", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "gcc_assert", "(", "!", "prev_real_insn", "(", "insn", ")", "||", "!", "arc_hazard", "(", "prev_real_insn", "(", "insn", ")", ",", "prev", ")", ")", ";", "cfun", "->", "machine", "->", "force_short_suffix", "=", "!", "want_long", ";", "rtx", "save_pred", "=", "current_insn_predicate", ";", "final_scan_insn", "(", "prev", ",", "asm_out_file", ",", "optimize", ",", "<NUM_LIT>", ",", "NULL", ")", ";", "cfun", "->", "machine", "->", "force_short_suffix", "=", "-", "<NUM_LIT>", ";", "prev", "->", "set_deleted", "(", ")", ";", "current_output_insn", "=", "insn", ";", "current_insn_predicate", "=", "save_pred", ";", "}"], "ground_truth": ["else", "if", "(", "want_long", ")", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";"], "File": "arc4", "Func": "arc_pad_return", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20218, "Length": 146, "Cover_Rate": 0.4294117647058823, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "{", "uint64_t", "TopLabel", "=", "ControlFlowCounter", "++", ";", "ControlFlowStack", ".", "push_back", "(", "std", "::", "make_pair", "(", "ControlFlowCounter", "++", ",", "false", ")", ")", ";", "printAnnotation", "(", "OS", ",", "<STR_LIT>", "+", "utostr", "(", "TopLabel", ")", "+", "':'", ")", ";", "ControlFlowStack", ".", "push_back", "(", "std", "::", "make_pair", "(", "TopLabel", ",", "true", ")", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "ControlFlowStack", ".", "push_back", "(", "std", "::", "make_pair", "(", "ControlFlowCounter", "++", ",", "false", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "ControlFlowStack", ".", "pop_back", "(", ")", ";", "printAnnotation", "(", "OS", ",", "<STR_LIT>", "+", "utostr", "(", "ControlFlowStack", ".", "pop_back_val", "(", ")", ".", "first", ")", "+", "':'", ")", ";", "break", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["printAnnotation", "(", "OS", ",", "<STR_LIT>", "+", "utostr", "(", "ControlFlowStack", ".", "pop_back_val", "(", ")", ".", "first", ")", "+", "':'", ")", ";"], "File": "WebAssemblyInstPrinter26", "Func": "printInst", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20219, "Length": 134, "Cover_Rate": 0.31678486997635935, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImm", "(", ")", ")", "return", "getMachineOpValue", "(", "MI", ",", "MO", ",", "Fixups", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "<NUM_LIT>", ",", "MO", ".", "getExpr", "(", ")", ",", "(", "MCFixupKind", ")", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "PPCMCCodeEmitter11", "Func": "getLO16Encoding", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20220, "Length": 62, "Cover_Rate": 0.7126436781609196, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ExceptionsType", "=", "ExceptionHandling", "::", "WinEH", ";"], "ground_truth": ["}"], "File": "AArch64MCAsmInfo19", "Func": "AArch64MCAsmInfoMicrosoftCOFF", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20221, "Length": 7, "Cover_Rate": 0.4117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "T", "Val", ";", "memcpy", "(", "&", "Val", ",", "Bytes", ".", "data", "(", ")", "+", "Size", ",", "sizeof", "(", "T", ")", ")", ";", "<STR_LIT>", "::", "byte_swap", "<", "T", ",", "<STR_LIT>", "::", "little", ">", "(", "Val", ")", ";", "Size", "+=", "sizeof", "(", "T", ")", ";", "if", "(", "std", "::", "is_floating_point", "<", "T", ">", "::", "value", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "createFPImm", "(", "static_cast", "<", "double", ">", "(", "Val", ")", ")", ")", ";", "}", "else", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "static_cast", "<", "int64_t", ">", "(", "Val", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyDisassembler", "Func": "parseImmediate", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20222, "Length": 95, "Cover_Rate": 0.6834532374100719, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasC910", "(", ")", "const", "{", "return", "HasC910", ";"], "ground_truth": ["}"], "File": "RISCVSubtarget1", "Func": "hasC910", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20223, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<ISA_LIT>SubTarget", "->", "isTargetELF", "(", ")", ")", "GlobalBaseReg", "=", "<STR_LIT>", ";", "else", "GlobalBaseReg", "=", "RegInfo", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "GlobalBaseReg", ")", ";", "if", "(", "<ISA_LIT>SubTarget", "->", "isTargetELF", "(", ")", ")", "{", "unsigned", "TempReg", "=", "RegInfo", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "TempReg", ")", ".", "addReg", "(", "GlobalBaseReg", ")", ";", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "GlobalBaseReg", ")", ".", "addReg", "(", "TempReg", ")", ";", "MF", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", "->", "setUsesPICBase", "(", "true", ")", ";", "}", "}", "else", "{", "GlobalBaseReg", "=", "RegInfo", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "GlobalBaseReg", ")", ";"], "ground_truth": ["}"], "File": "PPCISelDAGToDAG109", "Func": "getGlobalBaseReg", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20224, "Length": 189, "Cover_Rate": 0.6385135135135135, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ret", ")", "{", "int64_t", "c", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "O", ")", "->", "getSExtValue", "(", ")", ";", "if", "(", "<STR_LIT>", "(", "c", ")", ")", "{", "Base", "=", "B", ";", "Offset", "=", "O", ";", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "AAPISelDAGToDAG", "Func": "SelectAddr_MO3", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20225, "Length": 41, "Cover_Rate": 0.5061728395061729, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_arm_qadd8", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "acle___qadd8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20226, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_cvtusepi16_storeu_epi8", "(", "void", "*", "__P", ",", "__mmask8", "__M", ",", "__m128i", "__A", ")", "{"], "ground_truth": ["__builtin_ia32_pmovuswb128mem_mask", "(", "(", "__v8qi", "*", ")", "__P", ",", "(", "__v8hi", ")", "__A", ",", "__M", ")", ";"], "File": "avx512vlbwintrin", "Func": "_mm_mask_cvtusepi16_storeu_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20227, "Length": 42, "Cover_Rate": 0.9767441860465116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vceq_f32", "(", "float32x2_t", "__a", ",", "float32x2_t", "__b", ")", "{"], "ground_truth": ["return", "(", "uint32x2_t", ")", "(", "__a", "==", "__b", ")", ";"], "File": "arm", "Func": "neon2_vceq_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20228, "Length": 19, "Cover_Rate": 0.6129032258064516, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "const", "MachineOperand", "&", "S1", "=", "DI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MachineOperand", "&", "S2", "=", "DI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "int64_t", "V1", ",", "V2", ";", "if", "(", "!", "checkForImmediate", "(", "S1", ",", "V1", ")", "||", "!", "checkForImmediate", "(", "S2", ",", "V2", ")", ")", "return", "false", ";", "TV", "=", "V2", "|", "(", "static_cast", "<", "uint64_t", ">", "(", "V1", ")", "<<", "<NUM_LIT>", ")", ";", "break", ";", "}", "case", "TargetOpcode", "::", "REG_SEQUENCE", ":", "{", "const", "MachineOperand", "&", "S1", "=", "DI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MachineOperand", "&", "S3", "=", "DI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "int64_t", "V1", ",", "V3", ";", "if", "(", "!", "checkForImmediate", "(", "S1", ",", "V1", ")", "||", "!", "checkForImmediate", "(", "S3", ",", "V3", ")", ")", "return", "false", ";", "unsigned", "Sub2", "=", "DI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "Sub4", "=", "DI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "Sub2", "==", "<STR_LIT>", "&&", "Sub4", "==", "<STR_LIT>", ")", "TV", "=", "V1", "|", "(", "V3", "<<", "<NUM_LIT>", ")", ";", "else", "if", "(", "Sub2", "==", "<STR_LIT>", "&&", "Sub4", "==", "<STR_LIT>", ")", "TV", "=", "V3", "|", "(", "V1", "<<", "<NUM_LIT>", ")", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "}", "default", ":", "return", "false", ";", "}", "switch", "(", "MO", ".", "getSubReg", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "Val", "=", "TV", "&", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Val", "=", "(", "TV", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";"], "ground_truth": ["break", ";"], "File": "HexagonHardwareLoops12", "Func": "checkForImmediate", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20229, "Length": 254, "Cover_Rate": 0.5799086757990868, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "i", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "(", "unsigned", ")", "(", "~", "i", ")", "<", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "if", "(", "(", "unsigned", ")", "i", "<", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "if", "(", "i", ">=", "-", "<NUM_LIT>", "&&", "i", "<", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "if", "(", "(", "unsigned", ")", "i", "<", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "if", "(", "i", ">=", "-", "<NUM_LIT>", "&&", "i", "<", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "}", "if", "(", "push_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ")", ")", "return", "<STR_LIT>", ";", "return", "<STR_LIT>", ";", "case", "HImode", ":", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "CONST_INT", ")", "{", "int", "i", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "i", "==", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "else", "if", "(", "(", "unsigned", "int", ")", "i", "<", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "else", "if", "(", "(", "unsigned", "int", ")", "~", "i", "<", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "else", "if", "(", "(", "unsigned", "int", ")", "i", "<", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "}", "return", "<STR_LIT>", ";", "case", "QImode", ":", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "CONST_INT", ")", "{"], "ground_truth": ["int", "i", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";"], "File": "vax3", "Func": "vax_output_int_move", "Target": "vax", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20230, "Length": 207, "Cover_Rate": 0.5931232091690545, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "got", "==", "registersMsrToSlvMap", ".", "end", "(", ")", ")", "{", "return", "regNUM", ";", "}", "else", "{", "return", "got", "->", "second", ";"], "ground_truth": ["}"], "File": "ZDC", "Func": "getSlaveReg", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20231, "Length": 23, "Cover_Rate": 0.42592592592592593, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "NumOps", ">=", "<NUM_LIT>", "&&", "OpInfo", "[", "<NUM_LIT>", "]", ".", "RegClass", "==", "<STR_LIT>", "&&", "OpInfo", "[", "<NUM_LIT>", "]", ".", "RegClass", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "<STR_LIT>", ",", "getT1tRd", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "<STR_LIT>", ",", "getT1tRn", "(", "insn", ")", ")", ")", ")", ";", "OpIdx", "=", "<NUM_LIT>", ";", "assert", "(", "OpIdx", "<", "NumOps", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "<", "<NUM_LIT>", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb1LdSt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20232, "Length": 116, "Cover_Rate": 0.4377358490566038, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "uint64_t", ")", "Mask", "[", "i", "]", "==", "(", "(", "(", "uint64_t", ")", "i", "<<", "N", ")", "&", "ModMask", ")", ")", "IsAnyViable", "=", "true", ";", "else", "ViableForN", "[", "j", "]", "=", "false", ";", "}", "if", "(", "!", "IsAnyViable", ")", "break", ";", "}", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "!=", "array_lengthof", "(", "ViableForN", ")", ";", "++", "j", ")", "if", "(", "ViableForN", "[", "j", "]", ")", "return", "j", "+", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)3", "Func": "canLowerByDroppingEvenElements", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20233, "Length": 77, "Cover_Rate": 0.34684684684684686, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "OutChains", "[", "<NUM_LIT>", "]", ";", "OutChains", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getStore", "(", "StNode", "->", "getChain", "(", ")", ",", "dl", ",", "SDValue", "(", "Hi64", ",", "<NUM_LIT>", ")", ",", "StNode", "->", "getBasePtr", "(", ")", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "EVT", "addrVT", "=", "StNode", "->", "getBasePtr", "(", ")", ".", "getValueType", "(", ")", ";"], "ground_truth": ["SDValue", "LoPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "addrVT", ",", "StNode", "->", "getBasePtr", "(", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "addrVT", ")", ")", ";"], "File": "SparcISelLowering21", "Func": "LowerF128Store", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20234, "Length": 89, "Cover_Rate": 0.30272108843537415, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO2", ".", "getReg", "(", ")", ")", "{", "O", "<<", "<STR_LIT>", "<<", "getAddrOpcStr", "(", "<STR_LIT>", "(", "MO3", ".", "getImm", "(", ")", ")", ")", ";", "printRegName", "(", "O", ",", "MO2", ".", "getReg", "(", ")", ")", ";", "O", "<<", "']'", "<<", "markup", "(", "<STR_LIT>", ")", ";", "return", ";", "}", "unsigned", "ImmOffs", "=", "<STR_LIT>", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "<STR_LIT>", "op", "=", "<STR_LIT>", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "if", "(", "ImmOffs", "||", "(", "op", "==", "<STR_LIT>", ")", ")", "{"], "ground_truth": ["O", "<<", "<STR_LIT>", "<<", "markup", "(", "<STR_LIT>", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "(", "op", ")", "<<", "ImmOffs", "<<", "markup", "(", "<STR_LIT>", ")", ";"], "File": "ARMInstPrinter11", "Func": "printAM3PreOrOffsetIndexOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20235, "Length": 106, "Cover_Rate": 0.5120772946859904, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256d", ")", "__builtin_ia32_unpcklpd256_mask", "(", "(", "__v4df", ")", "__A", ",", "(", "__v4df", ")", "__B", ",", "(", "__v4df", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_mask_unpacklo_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20236, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>AsmParser", "(", ")", "{", "RegisterMCAsmParser", "<", "<ISA_LIT>AsmParser", ">", "X", "(", "getThe<ISA_LIT>Target", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "CAHPAsmParser", "Func": "LLVMInitializeCAHPAsmParser", "Target": "CAHP", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20237, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "!", "TARGET_80387", ")", "return", "FLT_EVAL_METHOD_PROMOTE_TO_FLOAT", ";", "else", "if", "(", "!", "TARGET_MIX_SSE_I387", ")", "{", "if", "(", "!", "(", "TARGET_SSE", "&&", "TARGET_SSE_MATH", ")", ")", "return", "FLT_EVAL_METHOD_PROMOTE_TO_LONG_DOUBLE", ";", "else", "if", "(", "TARGET_SSE2", ")", "return", "FLT_EVAL_METHOD_PROMOTE_TO_FLOAT", ";", "}", "return", "(", "type", "==", "EXCESS_PRECISION_TYPE_STANDARD", "?", "FLT_EVAL_METHOD_PROMOTE_TO_FLOAT", ":", "FLT_EVAL_METHOD_UNPREDICTABLE", ")", ";", "case", "EXCESS_PRECISION_TYPE_FLOAT16", ":", "if", "(", "TARGET_80387", "&&", "!", "(", "TARGET_SSE_MATH", "&&", "TARGET_SSE", ")", ")", "error", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "FLT_EVAL_METHOD_PROMOTE_TO_FLOAT16", ";"], "File": "i386", "Func": "ix86_get_excess_precision", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20238, "Length": 70, "Cover_Rate": 0.5785123966942148, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCCodeEmitter", "::", "EncodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "MCNumEmitted", "++", ";"], "ground_truth": ["EmitInstruction", "(", "getBinaryCodeForInstr", "(", "MI", ")", ",", "OS", ")", ";"], "File": "TeeRISCMCCodeEmitter", "Func": "EncodeInstruction", "Target": "TeeRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20239, "Length": 45, "Cover_Rate": 0.9782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>DAGToDAGISel", "(", "<ISA_LIT>TargetMachine", "&", "TM", ")", ":", "SelectionDAGISel", "(", "TM", ")", "{"], "ground_truth": ["}"], "File": "IA64ISelDAGToDAG", "Func": "IA64DAGToDAGISel", "Target": "IA64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20240, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ",", "const", "char", "*", "Modifier", ")", "{", "assert", "(", "(", "Modifier", "==", "<NUM_LIT>", "||", "Modifier", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "O", "<<", "getRegisterName", "(", "Op", ".", "getReg", "(", ")", ")", ";", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "O", "<<", "Op", ".", "getImm", "(", ")", ";", "}", "else", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "OpenRISCInstPrinter", "Func": "printOperand", "Target": "OpenRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20241, "Length": 102, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Kind", "==", "k_Tok", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "Tok", ";"], "File": "MSP430AsmParser", "Func": "getToken", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20242, "Length": 12, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "MachineFunctionProperties", "getRequiredProperties", "(", ")", "const", "override", "{", "return", "MachineFunctionProperties", "(", ")", ".", "set", "(", "MachineFunctionProperties", "::", "Property", "::", "NoVRegs", ")", ";", "}", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", ";", "}", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "const", "std", "::", "vector", "<", "MachineConstantPoolEntry", ">", "&", "CPs", "=", "MF", ".", "getConstantPool", "(", ")", "->", "getConstants", "(", ")", ";", "if", "(", "CPs", ".", "empty", "(", ")", ")", "return", "false", ";", "auto", "*", "TII", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "auto", "*", "BB", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "BB", "->", "setAlignment", "(", "<NUM_LIT>", ")", ";", "MF", ".", "ensureAlignment", "(", "<NUM_LIT>", ")", ";", "MF", ".", "push_back", "(", "BB", ")", ";", "for", "(", "size_t", "i", "=", "<NUM_LIT>", ",", "e", "=", "CPs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "auto", "Size", "=", "MF", ".", "getDataLayout", "(", ")", ".", "getTypeAllocSize", "(", "CPs", "[", "i", "]", ".", "getType", "(", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "BB", "->", "end", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "i", ")", ".", "addConstantPoolIndex", "(", "i", ")", ".", "addImm", "(", "Size", ")", ";", "}", "return", "true", ";", "}", "}", ";", "char", "<STR_LIT>", "=", "<NUM_LIT>", ";", "}", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>ConstantIslandPass", "(", ")", "{", "return", "new", "<ISA_LIT>ConstantIslands", "(", ")", ";"], "ground_truth": ["}"], "File": "J2ConstantIslandPass", "Func": "J2ConstantIslands", "Target": "J2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20243, "Length": 229, "Cover_Rate": 0.950207468879668, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "create<ISA_LIT>WinCOFFObjectWriter", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmBackendWinCOFF11", "Func": "createObjectTargetWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20244, "Length": 6, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>HazardRecognizer", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "const", "ScheduleDAG", "*", "DAG", ")", ":", "ScoreboardHazardRecognizer", "(", "ItinData", ",", "DAG", ",", "<STR_LIT>", ")", "{"], "ground_truth": ["}"], "File": "ARMHazardRecognizer19", "Func": "ARMHazardRecognizer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20245, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "bool", "UseGOTOFF", "=", "GV", "->", "hasLocalLinkage", "(", ")", "||", "GV", "->", "hasHiddenVisibility", "(", ")", ";", "<ISA_LIT>ConstantPoolValue", "*", "CPV", "=", "new", "<ISA_LIT>ConstantPoolValue", "(", "GV", ",", "UseGOTOFF", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "Chain", "=", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "GOT", "=", "DAG", ".", "getGLOBAL_OFFSET_TABLE", "(", "PtrVT", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "Result", ",", "GOT", ")", ";"], "ground_truth": ["if", "(", "!", "UseGOTOFF", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "File": "ARMISelLowering71", "Func": "LowerGlobalAddressELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20246, "Length": 209, "Cover_Rate": 0.5988538681948424, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasData", "(", ")", "const", "{"], "ground_truth": ["return", "HasData", ";"], "File": "MOSMCELFStreamer", "Func": "hasData", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20247, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "(", "InVTElt", "==", "<STR_LIT>", ")", "&&", "(", "(", "(", "Subtarget", ".", "hasBWI", "(", ")", "&&", "VTElt", ".", "getSizeInBits", "(", ")", "<=", "<NUM_LIT>", ")", ")", "||", "(", "(", "Subtarget", ".", "hasDQI", "(", ")", "&&", "VTElt", ".", "getSizeInBits", "(", ")", ">=", "<NUM_LIT>", ")", ")", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "In", ")", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "VT", ".", "is512BitVector", "(", ")", "&&", "InVTElt", "!=", "<STR_LIT>", "&&", "(", "NumElts", "==", "<NUM_LIT>", "||", "NumElts", "==", "<NUM_LIT>", "||", "Subtarget", ".", "hasBWI", "(", ")", ")", ")", "{", "if", "(", "In", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "In", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "getExtendInVec", "(", "In", ".", "getOpcode", "(", ")", ",", "dl", ",", "VT", ",", "In", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ")", ";", "return", "getExtendInVec", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "In", ",", "DAG", ")", ";", "}", "if", "(", "InVTElt", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "MVT", "ExtVT", "=", "VT", ";", "if", "(", "!", "VT", ".", "is512BitVector", "(", ")", "&&", "!", "Subtarget", ".", "hasVLX", "(", ")", ")", "{", "ExtVT", "=", "<STR_LIT>", "(", "<STR_LIT>", "(", "<NUM_LIT>", "/", "NumElts", ")", ",", "NumElts", ")", ";", "}", "else", "if", "(", "VTElt", "==", "<STR_LIT>", "||", "VTElt", "==", "<STR_LIT>", ")", "{", "ExtVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "NumElts", ")", ";", "}", "SDValue", "V", ";", "if", "(", "Subtarget", ".", "hasDQI", "(", ")", ")", "{"], "ground_truth": ["V", "=", "getExtendInVec", "(", "<STR_LIT>", ",", "dl", ",", "ExtVT", ",", "In", ",", "DAG", ")", ";"], "File": "X86ISelLowering143", "Func": "LowerSIGN_EXTEND_AVX512", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20248, "Length": 257, "Cover_Rate": 0.5921658986175116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "Info", ".", "opc", "=", "getOpcForTextureInstr", "(", "Intrinsic", ")", ";", "Info", ".", "memVT", "=", "<STR_LIT>", ";", "Info", ".", "ptrVal", "=", "nullptr", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Info", ".", "vol", "=", "<NUM_LIT>", ";", "Info", ".", "readMem", "=", "true", ";", "Info", ".", "writeMem", "=", "false", ";", "Info", ".", "align", "=", "<NUM_LIT>", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "Info", ".", "opc", "=", "getOpcForTextureInstr", "(", "Intrinsic", ")", ";", "Info", ".", "memVT", "=", "<STR_LIT>", ";", "Info", ".", "ptrVal", "=", "nullptr", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Info", ".", "vol", "=", "<NUM_LIT>", ";", "Info", ".", "readMem", "=", "true", ";", "Info", ".", "writeMem", "=", "false", ";", "Info", ".", "align", "=", "<NUM_LIT>", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "Info", ".", "opc", "=", "getOpcForSurfaceInstr", "(", "Intrinsic", ")", ";", "Info", ".", "memVT", "=", "<STR_LIT>", ";", "Info", ".", "ptrVal", "=", "nullptr", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Info", ".", "vol", "=", "<NUM_LIT>", ";", "Info", ".", "readMem", "=", "true", ";", "Info", ".", "writeMem", "=", "false", ";", "Info", ".", "align", "=", "<NUM_LIT>", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "NVPTXISelLowering47", "Func": "getTgtMemIntrinsic", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20249, "Length": 345, "Cover_Rate": 0.3439680957128614, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vmaxq_x_s32", "(", "int32x4_t", "__a", ",", "int32x4_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vmaxq_m_sv4si", "(", "__arm_vuninitializedq_s32", "(", ")", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vmaxq_x_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20250, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "STI", ".", "in<ISA_LIT>16Mode", "(", ")", ")", "return", "create<ISA_LIT>16TargetLowering", "(", "TM", ",", "STI", ")", ";", "return", "create<ISA_LIT>SETargetLowering", "(", "TM", ",", "STI", ")", ";"], "ground_truth": ["}"], "File": "MipsISelLowering (2)4", "Func": "create", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20251, "Length": 25, "Cover_Rate": 0.5813953488372093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmlal_high_s8", "(", "int16x8_t", "a", ",", "int8x16_t", "b", ",", "int8x16_t", "c", ")", "{", "int16x8_t", "result", ";"], "ground_truth": ["__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ",", "<STR_LIT>", "(", "c", ")", ":", ")", ";"], "File": "arm", "Func": "neon2_vmlal_high_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20252, "Length": 41, "Cover_Rate": 0.9111111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_vpopcountw_v32hi_mask", "(", "(", "__v32hi", ")", "__A", ",", "(", "__v32hi", ")", "__B", ",", "(", "__mmask32", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512bitalgintrin4", "Func": "_mm512_mask_popcnt_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20253, "Length": 23, "Cover_Rate": 0.4791666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "vector", "float", ")", "__builtin_altivec_vrfin", "(", "(", "vector", "float", ")", "a1", ")", ";"], "ground_truth": ["}"], "File": "altivec4", "Func": "vec_round", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20254, "Length": 15, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "switch", "(", "Kind", ")", "{", "default", ":", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "ELF", "::", "R_<ISA_LIT>_NONE", ";", "case", "FK_Data_1", ":", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "ELF", "::", "R_<ISA_LIT>_NONE", ";", "case", "FK_Data_2", ":", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "ELF", "::", "R_<ISA_LIT>_NONE", ";", "case", "FK_Data_4", ":", "if", "(", "Expr", "->", "getKind", "(", ")", "==", "MCExpr", "::", "Target", "&&", "cast", "<", "<ISA_LIT>MCExpr", ">", "(", "Expr", ")", "->", "getKind", "(", ")", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_32_PCREL", ")", "return", "ELF", "::", "R_<ISA_LIT>_32_PCREL", ";", "return", "ELF", "::", "R_<ISA_LIT>_32", ";", "case", "FK_Data_8", ":", "return", "ELF", "::", "R_<ISA_LIT>_64", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_HI20", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_LO12_I", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_LO12_S", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_TPREL_HI20", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_TPREL_LO12_I", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_TPREL_LO12_S", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_TPREL_ADD", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_RELAX", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_ALIGN", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_SET6", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_SUB6", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_ADD8", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_SET8", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_SUB8", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_SET16", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_ADD16", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_SUB16", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_SET32", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_ADD32", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_SUB32", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_ADD64", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "RISCVELFObjectWriter18", "Func": "getRelocType", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20255, "Length": 289, "Cover_Rate": 0.45440251572327045, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "DispSpec", "=", "MI", "->", "getOperand", "(", "Op", "+", "<NUM_LIT>", ")", ";", "const", "MCOperand", "&", "SegReg", "=", "MI", "->", "getOperand", "(", "Op", "+", "<NUM_LIT>", ")", ";", "O", "<<", "markup", "(", "<STR_LIT>", ")", ";", "if", "(", "SegReg", ".", "getReg", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "Op", "+", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "':'", ";", "}", "if", "(", "DispSpec", ".", "isImm", "(", ")", ")", "{", "int64_t", "DispVal", "=", "DispSpec", ".", "getImm", "(", ")", ";", "if", "(", "DispVal", "||", "(", "!", "IndexReg", ".", "getReg", "(", ")", "&&", "!", "BaseReg", ".", "getReg", "(", ")", ")", ")", "O", "<<", "DispVal", ";"], "ground_truth": ["}", "else", "{"], "File": "X86ATTInstPrinter32", "Func": "printMemReference", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20256, "Length": 105, "Cover_Rate": 0.36971830985915494, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "Z", "(", "getThe<ISA_LIT>Target", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "BPFTargetMachine10", "Func": "LLVMInitializeBPFTarget", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20257, "Length": 12, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "is_attribute_p", "(", "<STR_LIT>", ",", "TREE_PURPOSE", "(", "attrs", ")", ")", "||", "is_attribute_p", "(", "<STR_LIT>", ",", "TREE_PURPOSE", "(", "attrs", ")", ")", "||", "is_attribute_p", "(", "<STR_LIT>", ",", "TREE_PURPOSE", "(", "attrs", ")", ")", "||", "is_attribute_p", "(", "<STR_LIT>", ",", "TREE_PURPOSE", "(", "attrs", ")", ")", ")", "warning", "(", "OPT_Wattributes", ",", "<STR_LIT>", ",", "TREE_PURPOSE", "(", "attrs", ")", ")", ";", "else", "{", "*", "tail", "=", "tree_cons", "(", "TREE_PURPOSE", "(", "attrs", ")", ",", "NULL_TREE", ",", "NULL_TREE", ")", ";", "tail", "=", "&", "TREE_CHAIN", "(", "*", "tail", ")", ";", "}", "}", "attrs", "=", "*", "attributes", ";", "}"], "ground_truth": ["}"], "File": "sh4", "Func": "sh_insert_attributes", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20258, "Length": 89, "Cover_Rate": 0.3449612403100775, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumElements", "=", "cast", "<", "FixedVectorType", ">", "(", "DataTypeVTy", ")", "->", "getNumElements", "(", ")", ";", "unsigned", "EltSize", "=", "DataTypeVTy", "->", "getElementType", "(", ")", "->", "getScalarSizeInBits", "(", ")", ";", "return", "NumElements", ">", "<NUM_LIT>", "&&", "isPowerOf2_64", "(", "NumElements", ")", "&&", "EltSize", ">=", "<NUM_LIT>", "&&", "EltSize", "<=", "<NUM_LIT>", "&&", "isPowerOf2_64", "(", "EltSize", ")", ";"], "ground_truth": ["}"], "File": "AArch64TargetTransformInfo", "Func": "isLegalNTStore", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20259, "Length": 52, "Cover_Rate": 0.5842696629213483, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCCodeGenInfo", "*", "X", "=", "new", "MCCodeGenInfo", "(", ")", ";", "X", "->", "InitMCCodeGenInfo", "(", "RM", ",", "CM", ",", "OL", ")", ";", "return", "X", ";"], "ground_truth": ["}"], "File": "PTXMCTargetDesc", "Func": "createPTXMCCodeGenInfo", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20260, "Length": 24, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "reg_class_size", "[", "(", "int", ")", "regclass", "]", "==", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "m32c", "Func": "m32c_class_likely_spilled_p", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20261, "Length": 14, "Cover_Rate": 0.45161290322580644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "nregs", "=", "XVECLEN", "(", "p", ",", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "reg", "=", "REGNO", "(", "XEXP", "(", "XVECEXP", "(", "p", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "reg", "<", "<NUM_LIT>", ")", "{", "if", "(", "nregs", "*", "<NUM_LIT>", "==", "offset", "-", "<NUM_LIT>", ")", "{", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ")", ";", "offset", "-=", "<NUM_LIT>", ";", "}", "reg_size", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "IS_VFP_REGNUM", "(", "reg", ")", ")", "{", "offset", "-=", "<NUM_LIT>", ";", "reg_size", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "reg", ">=", "FIRST_FPA_REGNUM", "&&", "reg", "<=", "LAST_FPA_REGNUM", ")", "{", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "reg", ",", "nregs", ")", ";", "return", ";", "}", "else", "abort", "(", ")", ";", "if", "(", "offset", "!=", "nregs", "*", "reg_size", ")", "abort", "(", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ")", ";", "offset", "=", "<NUM_LIT>", ";", "lastreg", "=", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<=", "nregs", ";", "i", "++", ")", "{", "e", "=", "XVECEXP", "(", "p", ",", "<NUM_LIT>", ",", "i", ")", ";", "if", "(", "GET_CODE", "(", "e", ")", "!=", "SET", "||", "GET_CODE", "(", "XEXP", "(", "e", ",", "<NUM_LIT>", ")", ")", "!=", "MEM", "||", "GET_CODE", "(", "XEXP", "(", "e", ",", "<NUM_LIT>", ")", ")", "!=", "REG", ")", "abort", "(", ")", ";", "reg", "=", "REGNO", "(", "XEXP", "(", "e", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "reg", "<", "lastreg", ")", "abort", "(", ")", ";", "if", "(", "i", "!=", "<NUM_LIT>", ")", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ")", ";", "if", "(", "IS_VFP_REGNUM", "(", "reg", ")", ")", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "(", "reg", "-", "FIRST_VFP_REGNUM", ")", "/", "<NUM_LIT>", ")", ";", "else", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "reg", ")", ";", "e", "=", "XEXP", "(", "XEXP", "(", "e", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "e", ")", "==", "PLUS", ")", "{", "offset", "+=", "reg_size", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "e", ",", "<NUM_LIT>", ")", ")", "!=", "REG", "||", "REGNO", "(", "XEXP", "(", "e", ",", "<NUM_LIT>", ")", ")", "!=", "SP_REGNUM", "||", "GET_CODE", "(", "XEXP", "(", "e", ",", "<NUM_LIT>", ")", ")", "!=", "CONST_INT", "||", "offset", "!=", "INTVAL", "(", "XEXP", "(", "e", ",", "<NUM_LIT>", ")", ")", ")", "abort", "(", ")", ";", "}"], "ground_truth": ["else", "if", "(", "i", "!=", "<NUM_LIT>", "||", "GET_CODE", "(", "e", ")", "!=", "REG", "||", "REGNO", "(", "e", ")", "!=", "SP_REGNUM", ")", "abort", "(", ")", ";"], "File": "arm3", "Func": "arm_unwind_emit_stm", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20262, "Length": 378, "Cover_Rate": 0.7590361445783133, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_shrdv_epi64", "(", "__m512i", "__A", ",", "__m512i", "__B", ",", "__m512i", "__C", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_vpshrdv_v8di", "(", "(", "__v8di", ")", "__A", ",", "(", "__v8di", ")", "__B", ",", "(", "__v8di", ")", "__C", ")", ";"], "ground_truth": ["}"], "File": "avx512vbmi2intrin", "Func": "_mm512_shrdv_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20263, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "m_pGOTSymbol", "->", "value", "(", ")", ";"], "ground_truth": ["}"], "File": "HexagonLDBackend", "Func": "getGOTSymbolAddr", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20264, "Length": 8, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getSGPREncodingGranule", "(", ")", "const", "{"], "ground_truth": ["return", "<STR_LIT>", "::", "getSGPREncodingGranule", "(", "MCSubtargetInfo", "::", "getFeatureBits", "(", ")", ")", ";"], "File": "AMDGPUSubtarget", "Func": "getSGPREncodingGranule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20265, "Length": 18, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ConstantInt", "*", "CI", "=", "cast", "<", "ConstantInt", ">", "(", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Disp", "+=", "CI", "->", "getSExtValue", "(", ")", "*", "S", ";", "Op", "=", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "continue", ";", "}", "if", "(", "IndexReg", "==", "<NUM_LIT>", "&&", "(", "!", "AM", ".", "GV", "||", "!", "Subtarget", "->", "isPICStyleRIPRel", "(", ")", ")", "&&", "(", "S", "==", "<NUM_LIT>", "||", "S", "==", "<NUM_LIT>", "||", "S", "==", "<NUM_LIT>", "||", "S", "==", "<NUM_LIT>", ")", ")", "{", "Scale", "=", "S", ";", "IndexReg", "=", "getRegForGEPIndex", "(", "Op", ")", ".", "first", ";", "if", "(", "IndexReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "break", ";", "}", "goto", "unsupported_gep", ";", "}", "}", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Disp", ")", ")", "break", ";", "AM", ".", "IndexReg", "=", "IndexReg", ";", "AM", ".", "Scale", "=", "Scale", ";", "AM", ".", "Disp", "=", "(", "uint32_t", ")", "Disp", ";", "if", "(", "<ISA_LIT>SelectAddress", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "AM", ")", ")", "return", "true", ";", "AM", "=", "SavedAM", ";", "break", ";", "unsupported_gep", ":", "break", ";", "}", "}", "if", "(", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "V", ")", ")", "{", "if", "(", "TM", ".", "getCodeModel", "(", ")", "!=", "CodeModel", "::", "Small", ")", "return", "false", ";", "if", "(", "const", "GlobalVariable", "*", "GVar", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "GV", ")", ")", "if", "(", "GVar", "->", "isThreadLocal", "(", ")", ")", "return", "false", ";", "if", "(", "const", "GlobalAlias", "*", "GA", "=", "dyn_cast", "<", "GlobalAlias", ">", "(", "GV", ")", ")", "if", "(", "const", "GlobalVariable", "*", "GVar", "=", "dyn_cast_or_null", "<", "GlobalVariable", ">", "(", "GA", "->", "resolveAliasedGlobal", "(", "false", ")", ")", ")", "if", "(", "GVar", "->", "isThreadLocal", "(", ")", ")", "return", "false", ";", "if", "(", "!", "Subtarget", "->", "isPICStyleRIPRel", "(", ")", "||", "(", "AM", ".", "Base", ".", "Reg", "==", "<NUM_LIT>", "&&", "AM", ".", "IndexReg", "==", "<NUM_LIT>", ")", ")", "{", "AM", ".", "GV", "=", "GV", ";", "unsigned", "char", "GVFlags", "=", "Subtarget", "->", "ClassifyGlobalReference", "(", "GV", ",", "TM", ")", ";", "if", "(", "isGlobalRelativeToPICBase", "(", "GVFlags", ")", ")", "{", "AM", ".", "Base", ".", "Reg", "=", "getInstrInfo", "(", ")", "->", "getGlobalBaseReg", "(", "FuncInfo", ".", "MF", ")", ";", "}", "if", "(", "!", "isGlobalStubReference", "(", "GVFlags", ")", ")", "{", "if", "(", "Subtarget", "->", "isPICStyleRIPRel", "(", ")", ")", "{", "assert", "(", "AM", ".", "Base", ".", "Reg", "==", "<NUM_LIT>", "&&", "AM", ".", "IndexReg", "==", "<NUM_LIT>", ")", ";", "AM", ".", "Base", ".", "Reg", "=", "<STR_LIT>", ";", "}", "AM", ".", "GVOpFlags", "=", "GVFlags", ";", "return", "true", ";", "}", "DenseMap", "<", "const", "Value", "*", ",", "unsigned", ">", "::", "iterator", "I", "=", "LocalValueMap", ".", "find", "(", "V", ")", ";", "unsigned", "LoadReg", ";", "if", "(", "I", "!=", "LocalValueMap", ".", "end", "(", ")", "&&", "I", "->", "second", "!=", "<NUM_LIT>", ")", "{", "LoadReg", "=", "I", "->", "second", ";"], "ground_truth": ["}", "else", "{"], "File": "X86FastISel112", "Func": "X86SelectAddress", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20266, "Length": 459, "Cover_Rate": 0.32785714285714285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "}", "auto", "*", "BO", "=", "dyn_cast", "<", "BinaryOperator", ">", "(", "Index", ")", ";", "if", "(", "!", "BO", ")", "return", "false", ";", "if", "(", "BO", "->", "getOpcode", "(", ")", "!=", "Instruction", "::", "Add", "&&", "BO", "->", "getOpcode", "(", ")", "!=", "Instruction", "::", "Or", "&&", "BO", "->", "getOpcode", "(", ")", "!=", "Instruction", "::", "Mul", "&&", "BO", "->", "getOpcode", "(", ")", "!=", "Instruction", "::", "Shl", ")", "return", "false", ";", "if", "(", "BO", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Shl", "&&", "!", "isa", "<", "Constant", ">", "(", "BO", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "if", "(", "BO", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Or", "&&", "!", "haveNoCommonBitsSet", "(", "BO", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "BO", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "*", "DL", ")", ")", "return", "false", ";", "Value", "*", "OtherOp", ";", "if", "(", "isa", "<", "Instruction", ">", "(", "BO", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "L", "->", "contains", "(", "cast", "<", "Instruction", ">", "(", "BO", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ")", "{", "Index", "=", "cast", "<", "Instruction", ">", "(", "BO", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "OtherOp", "=", "BO", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "isa", "<", "Instruction", ">", "(", "BO", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "L", "->", "contains", "(", "cast", "<", "Instruction", ">", "(", "BO", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ")", "{", "Index", "=", "cast", "<", "Instruction", ">", "(", "BO", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "OtherOp", "=", "BO", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "return", "false", ";", "}", "if", "(", "!", "L", "->", "isLoopInvariant", "(", "OtherOp", ")", ")", "return", "false", ";", "Value", "*", "SplatOp", "=", "getSplatValue", "(", "OtherOp", ")", ";", "if", "(", "!", "SplatOp", ")", "return", "false", ";", "if", "(", "!", "matchStridedRecurrence", "(", "Index", ",", "L", ",", "Stride", ",", "BasePtr", ",", "Inc", ",", "Builder", ")", ")", "return", "false", ";", "unsigned", "StepIndex", "=", "Inc", "->", "getOperand", "(", "<NUM_LIT>", ")", "==", "BasePtr", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "unsigned", "StartBlock", "=", "BasePtr", "->", "getOperand", "(", "<NUM_LIT>", ")", "==", "Inc", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "Value", "*", "Step", "=", "Inc", "->", "getOperand", "(", "StepIndex", ")", ";"], "ground_truth": ["Value", "*", "Start", "=", "BasePtr", "->", "getOperand", "(", "StartBlock", ")", ";"], "File": "RISCVGatherScatterLowering", "Func": "matchStridedRecurrence", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20267, "Length": 368, "Cover_Rate": 0.37938144329896906, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "decodeOperand_VGPR_32", "(", "MCInst", "&", "Inst", ",", "unsigned", "Imm", ",", "uint64_t", "Addr", ",", "const", "void", "*", "Decoder", ")", "{", "auto", "DAsm", "=", "static_cast", "<", "const", "<ISA_LIT>Disassembler", "*", ">", "(", "Decoder", ")", ";", "return", "addOperand", "(", "Inst", ",", "DAsm", "->", "decodeSrcOp", "(", "<ISA_LIT>Disassembler", "::", "OPW32", ",", "Imm", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler1", "Func": "decodeOperand_VGPR_32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20268, "Length": 51, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "LoOps", ",", "HiOps", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "VT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "LoOps", ".", "push_back", "(", "Op", ".", "getOperand", "(", "I", ")", ")", ";", "HiOps", ".", "push_back", "(", "Op", ".", "getOperand", "(", "I", "+", "E", ")", ")", ";", "}", "SDValue", "Lo", "=", "DAG", ".", "getBuildVector", "(", "HalfVT", ",", "SL", ",", "LoOps", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getBuildVector", "(", "HalfVT", ",", "SL", ",", "HiOps", ")", ";", "SDValue", "CastLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "HalfIntVT", ",", "Lo", ")", ";", "SDValue", "CastHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "HalfIntVT", ",", "Hi", ")", ";", "SDValue", "Blend", "=", "DAG", ".", "getBuildVector", "(", "<STR_LIT>", "(", "HalfIntVT", ",", "<NUM_LIT>", ")", ",", "SL", ",", "{", "CastLo", ",", "CastHi", "}", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VT", ",", "Blend", ")", ";", "}", "assert", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", ";", "assert", "(", "!", "Subtarget", "->", "hasVOP3PInsts", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "Lo", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Hi", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Hi", ".", "isUndef", "(", ")", ")", "{", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Lo", ")", ";", "SDValue", "ExtLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Lo", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VT", ",", "ExtLo", ")", ";"], "File": "SIISelLowering10", "Func": "lowerBUILD_VECTOR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20269, "Length": 257, "Cover_Rate": 0.46897810218978103, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "getTCReturnAddrDelta", "(", ")", "const", "{", "return", "TailCallReturnAddrDelta", ";"], "ground_truth": ["}"], "File": "M68kMachineFunction (2)", "Func": "getTCReturnAddrDelta", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20270, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op", ".", "getReg", "(", ")", "==", "<NUM_LIT>", ")", "{", "MI", "->", "dump", "(", ")", ";", "}", "printRegName", "(", "O", ",", "Op", ".", "getReg", "(", ")", ")", ";", "return", ";", "}", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "O", "<<", "Op", ".", "getImm", "(", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "MipsInstPrinter18", "Func": "printOperand", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20271, "Length": 52, "Cover_Rate": 0.45614035087719296, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint64x1_t", ")", "{", "__builtin_aarch64_ursra_ndi_uuus", "(", "__a", "[", "<NUM_LIT>", "]", ",", "__b", "[", "<NUM_LIT>", "]", ",", "__c", ")", "}", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vrsra_n_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20272, "Length": 22, "Cover_Rate": 0.6285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ptr", "=", "to_host_file_spec", "(", "argv", "[", "i", "]", ")", ";", "exefilename", "=", "xstrdup", "(", "ptr", ")", ";", "out_len", "=", "strlen", "(", "ptr", ")", ";", "buff", "=", "xmalloc", "(", "out_len", "+", "<NUM_LIT>", ")", ";", "if", "(", "share", ")", "strcpy", "(", "buff", ",", "<STR_LIT>", ")", ";", "else", "strcpy", "(", "buff", ",", "<STR_LIT>", ")", ";", "strcat", "(", "buff", ",", "ptr", ")", ";", "addarg", "(", "buff", ")", ";", "if", "(", "share", ")", "{", "sharefilename", "=", "xmalloc", "(", "out_len", "+", "<NUM_LIT>", ")", ";", "if", "(", "ptr", "==", "strchr", "(", "argv", "[", "i", "]", ",", "']'", ")", ")", "strcpy", "(", "sharefilename", ",", "++", "ptr", ")", ";", "else", "if", "(", "ptr", "==", "strchr", "(", "argv", "[", "i", "]", ",", "':'", ")", ")", "strcpy", "(", "sharefilename", ",", "++", "ptr", ")", ";", "else", "if", "(", "ptr", "==", "strrchr", "(", "argv", "[", "i", "]", ",", "'/'", ")", ")", "strcpy", "(", "sharefilename", ",", "++", "ptr", ")", ";"], "ground_truth": ["else", "strcpy", "(", "sharefilename", ",", "argv", "[", "i", "]", ")", ";"], "File": "vms-ld1", "Func": "preprocess_args", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20273, "Length": 157, "Cover_Rate": 0.48757763975155277, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Size", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Flag", ";", "EVT", "SPTy", "=", "Subtarget", "->", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "<STR_LIT>", ",", "Size", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "NodeTys", ",", "Chain", ",", "Flag", ")", ";"], "File": "X86ISelLowering93", "Func": "LowerDYNAMIC_STACKALLOC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20274, "Length": 100, "Cover_Rate": 0.49019607843137253, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MIRBuilder", ".", "buildInstr", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "unsigned", "Opc", "=", "getCallOpcode", "(", "MF", ",", "Info", ".", "Callee", ".", "isReg", "(", ")", ",", "false", ")", ";", "auto", "MIB", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "Opc", ")", ";", "MIB", ".", "addDef", "(", "TRI", "->", "getReturnAddressReg", "(", "MF", ")", ")", ";", "if", "(", "!", "addCallTargetOperands", "(", "MIB", ",", "MIRBuilder", ",", "Info", ")", ")", "return", "false", ";", "const", "uint32_t", "*", "Mask", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "Info", ".", "CallConv", ")", ";", "MIB", ".", "addRegMask", "(", "Mask", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "Info", ".", "CallConv", ",", "Info", ".", "IsVarArg", ",", "MF", ",", "ArgLocs", ",", "F", ".", "getContext", "(", ")", ")", ";", "SmallVector", "<", "std", "::", "pair", "<", "MCRegister", ",", "Register", ">", ",", "<NUM_LIT>", ">", "ImplicitArgRegs", ";", "if", "(", "<ISA_LIT>TargetMachine", "::", "EnableFixedFunctionABI", "&&", "Info", ".", "CallConv", "!=", "CallingConv", "::", "<ISA_LIT>_Gfx", ")", "{", "if", "(", "!", "passSpecialInputs", "(", "MIRBuilder", ",", "CCInfo", ",", "ImplicitArgRegs", ",", "Info", ")", ")", "return", "false", ";", "}", "SmallVector", "<", "Register", ",", "<NUM_LIT>", ">", "PhysRegs", ";", "OutgoingValueAssigner", "Assigner", "(", "AssignFnFixed", ",", "AssignFnVarArg", ")", ";", "if", "(", "!", "determineAssignments", "(", "Assigner", ",", "OutArgs", ",", "CCInfo", ")", ")", "return", "false", ";", "<ISA_LIT>OutgoingArgHandler", "Handler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ",", "false", ")", ";", "if", "(", "!", "handleAssignments", "(", "Handler", ",", "OutArgs", ",", "CCInfo", ",", "ArgLocs", ",", "MIRBuilder", ")", ")", "return", "false", ";", "const", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "handleImplicitCallArguments", "(", "MIRBuilder", ",", "MIB", ",", "ST", ",", "*", "MFI", ",", "ImplicitArgRegs", ")", ";", "unsigned", "NumBytes", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "if", "(", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "{", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "constrainOperandRegClass", "(", "MF", ",", "*", "TRI", ",", "MRI", ",", "*", "ST", ".", "getInstrInfo", "(", ")", ",", "*", "ST", ".", "getRegBankInfo", "(", ")", ",", "*", "MIB", ",", "MIB", "->", "getDesc", "(", ")", ",", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";", "}", "MIRBuilder", ".", "insertInstr", "(", "MIB", ")", ";", "if", "(", "Info", ".", "CanLowerReturn", "&&", "!", "Info", ".", "OrigRet", ".", "Ty", "->", "isVoidTy", "(", ")", ")", "{"], "ground_truth": ["CCAssignFn", "*", "RetAssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "Info", ".", "CallConv", ",", "Info", ".", "IsVarArg", ")", ";"], "File": "AMDGPUCallLowering22", "Func": "lowerCall", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20275, "Length": 381, "Cover_Rate": 0.48659003831417624, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "FP32InputDenormals", "&&", "FP32OutputDenormals", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo (2)1", "Func": "allFP32Denormals", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20276, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getShiftRight16Imm", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{"], "ground_truth": ["return", "<NUM_LIT>", "-", "MI", ".", "getOperand", "(", "Op", ")", ".", "getImm", "(", ")", ";"], "File": "ARMMCCodeEmitter1", "Func": "getShiftRight16Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20277, "Length": 38, "Cover_Rate": 0.9047619047619048, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetSchedModel", "&", "getSchedModel", "(", ")", "const", "{", "return", "SchedModel", ";"], "ground_truth": ["}"], "File": "SIInstrInfo10", "Func": "getSchedModel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20278, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "UsedFP", "=", "true", ";", "FPReg", "=", "NewFPReg", ";", "if", "(", "NewSPReg", "==", "<STR_LIT>", ")", "FPOffset", "=", "SPOffset", "+", "Offset", ";", "else", "FPOffset", "+=", "Offset", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer (2)", "Func": "emitSetFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20279, "Length": 26, "Cover_Rate": 0.43333333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "TargetOptions", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", ":", "LLVMTargetMachine", "(", "T", ",", "computeDataLayout", "(", "TT", ")", ",", "TT", ",", "getGPUOrDefault", "(", "TT", ",", "CPU", ")", ",", "FS", ",", "Options", ",", "getEffectiveRelocModel", "(", "RM", ")", ",", "CM", ",", "OptLevel", ")", ",", "TLOF", "(", "createTLOF", "(", "getTargetTriple", "(", ")", ")", ")", ",", "Subtarget", "(", "TT", ",", "getTargetCPU", "(", ")", ",", "FS", ",", "*", "this", ")", ",", "IntrinsicInfo", "(", ")", "{", "setRequiresStructuredCFG", "(", "true", ")", ";"], "ground_truth": ["initAsmInfo", "(", ")", ";"], "File": "AMDGPUTargetMachine68", "Func": "AMDGPUTargetMachine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20280, "Length": 111, "Cover_Rate": 0.9910714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>16InstrInfo", "::", "loadRegFromStack", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ",", "int64_t", "Offset", ")", "const", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";"], "ground_truth": ["MachineMemOperand", "*", "MMO", "=", "GetMemOperand", "(", "MBB", ",", "FI", ",", "MachineMemOperand", "::", "MOLoad", ")", ";"], "File": "Mips16InstrInfo", "Func": "loadRegFromStack", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20281, "Length": 71, "Cover_Rate": 0.5378787878787878, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "ImmTyGLC", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTySLC", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyTFE", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyClamp<ISA_LIT>", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyOMod<ISA_LIT>", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyDppCtrl", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyDppRowMask", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyDppBankMask", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyDppBoundCtrl", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTySdwaSel", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTySdwaDstUnused", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyDMask", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyUNorm", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyDA", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyR128", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyLWE", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyHwreg", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTySendMsg", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser52", "Func": "printImmTy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20282, "Length": 163, "Cover_Rate": 0.6442687747035574, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "isUInt", "<", "N", ">", "(", "Imm", ")", "&&", "<STR_LIT>", ")", ";", "uint64_t", "Value", "=", "SignExtend64", "<", "N", ">", "(", "Imm", ")", "*", "<NUM_LIT>", "+", "Address", ";"], "ground_truth": ["if", "(", "!", "tryAddingSymbolicOperand", "(", "Value", ",", "isBranch", ",", "Address", ",", "<NUM_LIT>", ",", "N", "/", "<NUM_LIT>", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Value", ")", ")", ";"], "File": "SystemZDisassembler (2)1", "Func": "decodePCDBLOperand", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20283, "Length": 62, "Cover_Rate": 0.6813186813186813, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "CC", "=", "StringSwitch", "<", "<STR_LIT>", ">", "(", "Cond", ".", "lower", "(", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "CC", "==", "<STR_LIT>", "&&", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ")", "CC", "=", "StringSwitch", "<", "<STR_LIT>", ">", "(", "Cond", ".", "lower", "(", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "<STR_LIT>", ")", ";"], "File": "AArch64AsmParser (2)2", "Func": "parseCondCodeString", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20284, "Length": 252, "Cover_Rate": 0.7477744807121661, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ArgOffset", ">", "LinkageSize", "+", "ParamAreaSize", ")", "UseMemory", "=", "true", ";", "if", "(", "!", "Flags", ".", "isByVal", "(", ")", ")", "{", "if", "(", "ArgVT", "==", "<STR_LIT>", "||", "ArgVT", "==", "<STR_LIT>", "||", "(", "HasQPX", "&&", "(", "ArgVT", "==", "<STR_LIT>", "||", "ArgVT", "==", "<STR_LIT>", "||", "ArgVT", "==", "<STR_LIT>", ")", ")", ")", "if", "(", "AvailableFPRs", ">", "<NUM_LIT>", ")", "{", "--", "AvailableFPRs", ";", "return", "false", ";", "}", "if", "(", "ArgVT", "==", "<STR_LIT>", "||", "ArgVT", "==", "<STR_LIT>", "||", "ArgVT", "==", "<STR_LIT>", "||", "ArgVT", "==", "<STR_LIT>", "||", "ArgVT", "==", "<STR_LIT>", "||", "ArgVT", "==", "<STR_LIT>", "||", "ArgVT", "==", "<STR_LIT>", "||", "ArgVT", "==", "<STR_LIT>", ")", "if", "(", "AvailableVRs", ">", "<NUM_LIT>", ")", "{", "--", "AvailableVRs", ";"], "ground_truth": ["return", "false", ";"], "File": "PPCISelLowering101", "Func": "CalculateStackSlotUsed", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20285, "Length": 111, "Cover_Rate": 0.43023255813953487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "EltSz", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "EltSz", "!=", "<NUM_LIT>", "&&", "EltSz", "!=", "<NUM_LIT>", "&&", "EltSz", "!=", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "BlockElts", "=", "M", "[", "<NUM_LIT>", "]", "+", "<NUM_LIT>", ";", "if", "(", "M", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", ")", "BlockElts", "=", "BlockSize", "/", "EltSz", ";"], "ground_truth": ["if", "(", "BlockSize", "<=", "EltSz", "||", "BlockSize", "!=", "BlockElts", "*", "EltSz", ")", "return", "false", ";"], "File": "ARMTargetTransformInfo (2)1", "Func": "isVREVMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20286, "Length": 66, "Cover_Rate": 0.38372093023255816, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcaleq_f32", "(", "float32x4_t", "__a", ",", "float32x4_t", "__b", ")", "{", "return", "(", "uint32x4_t", ")", "(", "vabsq_f32", "(", "__a", ")", "<=", "vabsq_f32", "(", "__b", ")", ")", ";"], "ground_truth": ["return", "(", "uint32x4_t", ")", "__builtin_neon_vcagev4sf", "(", "__b", ",", "__a", ")", ";"], "File": "arm", "Func": "neon2_vcaleq_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20287, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "unsigned", "SubReg", "=", "MO", ".", "getSubReg", "(", ")", ")", "{"], "ground_truth": ["assert", "(", "RI", ".", "getRegSizeInBits", "(", "*", "RI", ".", "getSubClassWithSubReg", "(", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ".", "getRegClass", "(", "MO", ".", "getReg", "(", ")", ")", ",", "SubReg", ")", ")", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "SIInstrInfo101", "Func": "getOpSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20288, "Length": 55, "Cover_Rate": 0.45081967213114754, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", ")", "{", "if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "<STR_LIT>", ")", ")", "{", "State", ".", "addLoc", "(", "CCValAssign", "::", "getReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "false", ";", "}", "}", "unsigned", "Offset", "=", "State", ".", "AllocateStack", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["State", ".", "addLoc", "(", "CCValAssign", "::", "getMem", "(", "ValNo", ",", "ValVT", ",", "Offset", ",", "LocVT", ",", "LocInfo", ")", ")", ";"], "File": "HexagonISelLowering (2)", "Func": "RetCC_Hexagon32", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20289, "Length": 81, "Cover_Rate": 0.680672268907563, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<ISA_LIT>16SPAliasReg", ";"], "ground_truth": ["}"], "File": "MipsMachineFunction (2)", "Func": "mips16SPAliasRegSet", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20290, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "*", "annotationCache", ")", ".", "find", "(", "m", ")", "==", "(", "*", "annotationCache", ")", ".", "end", "(", ")", ")", "cacheAnnotationFromMD", "(", "m", ",", "gv", ")", ";"], "ground_truth": ["else", "if", "(", "(", "*", "annotationCache", ")", "[", "m", "]", ".", "find", "(", "gv", ")", "==", "(", "*", "annotationCache", ")", "[", "m", "]", ".", "end", "(", ")", ")", "cacheAnnotationFromMD", "(", "m", ",", "gv", ")", ";"], "File": "NVPTXUtilities (2)1", "Func": "findAllNVVMAnnotation", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20291, "Length": 63, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "SPReg", ",", "Tmp1", ")", ";", "Tmp2", "=", "DAG", ".", "getCALLSEQ_END", "(", "Chain", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "true", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "true", ")", ",", "SDValue", "(", ")", ",", "SDLoc", "(", "Node", ")", ")", ";", "SDValue", "Ops", "[", "<NUM_LIT>", "]", "=", "{", "Tmp1", ",", "Tmp2", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "dl", ")", ";", "}", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Size", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Align", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getNode", "(", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "bool", "Is64Bit", "=", "Subtarget", "->", "is64Bit", "(", ")", ";", "EVT", "SPTy", "=", "getPointerTy", "(", ")", ";", "if", "(", "SplitStack", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "Is64Bit", ")", "{", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "for", "(", "Function", "::", "const_arg_iterator", "I", "=", "F", "->", "arg_begin", "(", ")", ",", "E", "=", "F", "->", "arg_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "if", "(", "I", "->", "hasNestAttr", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "}", "const", "TargetRegisterClass", "*", "AddrRegClass", "=", "getRegClassFor", "(", "getPointerTy", "(", ")", ")", ";", "unsigned", "Vreg", "=", "MRI", ".", "createVirtualRegister", "(", "AddrRegClass", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "Vreg", ",", "Size", ")", ";", "SDValue", "Value", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "SPTy", ",", "Chain", ",", "DAG", ".", "getRegister", "(", "Vreg", ",", "SPTy", ")", ")", ";", "SDValue", "Ops1", "[", "<NUM_LIT>", "]", "=", "{", "Value", ",", "Chain", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops1", ",", "dl", ")", ";", "}", "else", "{", "SDValue", "Flag", ";", "const", "unsigned", "Reg", "=", "(", "Subtarget", "->", "isTarget64BitLP64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "Reg", ",", "Size", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "NodeTys", ",", "Chain", ",", "Flag", ")", ";", "const", "<ISA_LIT>RegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "<ISA_LIT>RegisterInfo", "*", ">", "(", "DAG", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";"], "ground_truth": ["unsigned", "SPReg", "=", "RegInfo", "->", "getStackRegister", "(", ")", ";"], "File": "X86ISelLowering113", "Func": "LowerDYNAMIC_STACKALLOC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20292, "Length": 411, "Cover_Rate": 0.49280575539568344, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isPSHUFHWMask", "(", "ArrayRef", "<", "int", ">", "Mask", ",", "MVT", "VT", ",", "bool", "HasInt256", ")", "{", "if", "(", "VT", "!=", "<STR_LIT>", "&&", "(", "!", "HasInt256", "||", "VT", "!=", "<STR_LIT>", ")", ")", "return", "false", ";", "if", "(", "!", "isSequentialOrUndefInRange", "(", "Mask", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "if", "(", "!", "isUndefOrInRange", "(", "Mask", "[", "i", "]", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "isSequentialOrUndefInRange", "(", "Mask", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "false", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "if", "(", "!", "isUndefOrInRange", "(", "Mask", "[", "i", "]", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "false", ";"], "File": "X86ISelLowering (2)", "Func": "isPSHUFHWMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20293, "Length": 140, "Cover_Rate": 0.9271523178807947, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "is", "(", "unsigned", "T", ")", "const", "{", "assert", "(", "T", "==", "<NUM_LIT>", "||", "T", "==", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "T", "==", "<NUM_LIT>", "?", "Type", "==", "Zero", ":", "(", "T", "==", "<NUM_LIT>", "?", "Type", "==", "One", ":", "false", ")", ";"], "File": "BitTracker", "Func": "is", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20294, "Length": 40, "Cover_Rate": 0.975609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "FactorRegister", "=", "TII", "->", "getVLENFactoredAmount", "(", "MF", ",", "MBB", ",", "MBBI", ",", "DL", ",", "Amount", ",", "Flag", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "Opc", ")", ",", "SPReg", ")", ".", "addReg", "(", "SPReg", ")", ".", "addReg", "(", "FactorRegister", ",", "RegState", "::", "Kill", ")", ".", "setMIFlag", "(", "Flag", ")", ";"], "File": "RISCVFrameLowering (2)", "Func": "adjustStackForRVV", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20295, "Length": 57, "Cover_Rate": 0.3931034482758621, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCExpr", "::", "VariantKind", "VK", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ";", "if", "(", "!", "isImm", "(", ")", "||", "evaluateConstantImm", "(", "getImm", "(", ")", ",", "Imm", ",", "VK", ")", ")", "return", "false", ";"], "ground_truth": ["return", "<ISA_LIT>AsmParser", "::", "classifySymbolRef", "(", "getImm", "(", ")", ",", "VK", ")", "&&", "(", "VK", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_CALL", "||", "VK", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_CALL_PLT", ")", ";"], "File": "RISCVAsmParser (2)", "Func": "isCallSymbol", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20296, "Length": 56, "Cover_Rate": 0.8484848484848485, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__a", "^", "__b", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_veor_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20297, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "FeatureBitset", "&", "FeatureBits", "=", "(", "(", "const", "MCDisassembler", "*", ")", "Decoder", ")", "->", "getSubtargetInfo", "(", ")", ".", "getFeatureBits", "(", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "Rn", "==", "<NUM_LIT>", "&&", "!", "FeatureBits", "[", "<STR_LIT>", "]", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeThumbTableBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20298, "Length": 95, "Cover_Rate": 0.6551724137931034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SystemZLongBranch10", "Func": "getPassName", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20299, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "of", "==", "CONST0_RTX", "(", "mode", ")", ")", "{", "emit_move_insn", "(", "operands", "[", "<NUM_LIT>", "]", ",", "ot", ")", ";", "return", ";", "}", "x", "=", "gen_rtx_NOT", "(", "mode", ",", "cmp", ")", ";", "x", "=", "gen_rtx_AND", "(", "mode", ",", "x", ",", "of", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "operands", "[", "<NUM_LIT>", "]", ",", "x", ")", ")", ";", "}", "else", "if", "(", "of", "==", "CONST0_RTX", "(", "mode", ")", ")", "{", "x", "=", "gen_rtx_AND", "(", "mode", ",", "cmp", ",", "ot", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "operands", "[", "<NUM_LIT>", "]", ",", "x", ")", ")", ";"], "ground_truth": ["}"], "File": "ia64", "Func": "ia64_expand_vecint_cmov", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20300, "Length": 93, "Cover_Rate": 0.3089700996677741, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SetCC", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "Ty", ",", "SetCC", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "SetCC", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "SetCC", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsSEISelLowering12", "Func": "performVSELECTCombine", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20301, "Length": 66, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ismatch", "=", "true", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "unsigned", "answer", "=", "i", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "if", "(", "isV2undef", "&&", "answer", ">=", "NumElts", ")", "answer", "-=", "NumElts", ";", "if", "(", "M", "[", "i", "]", "!=", "-", "<NUM_LIT>", "&&", "(", "unsigned", ")", "M", "[", "i", "]", "!=", "answer", ")", "{", "ismatch", "=", "false", ";", "break", ";", "}", "}", "if", "(", "ismatch", ")", "return", "<STR_LIT>", ";", "ismatch", "=", "true", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "unsigned", "answer", "=", "i", "/", "<NUM_LIT>", "+", "NumElts", "*", "(", "i", "%", "<NUM_LIT>", ")", ";", "if", "(", "isV2undef", "&&", "answer", ">=", "NumElts", ")", "answer", "-=", "NumElts", ";", "if", "(", "M", "[", "i", "]", "!=", "-", "<NUM_LIT>", "&&", "(", "unsigned", ")", "M", "[", "i", "]", "!=", "answer", ")", "{", "ismatch", "=", "false", ";", "break", ";", "}", "}", "if", "(", "ismatch", ")", "return", "<STR_LIT>", ";", "ismatch", "=", "true", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "unsigned", "answer", "=", "(", "NumElts", "+", "i", ")", "/", "<NUM_LIT>", "+", "NumElts", "*", "(", "i", "%", "<NUM_LIT>", ")", ";", "if", "(", "isV2undef", "&&", "answer", ">=", "NumElts", ")", "answer", "-=", "NumElts", ";", "if", "(", "M", "[", "i", "]", "!=", "-", "<NUM_LIT>", "&&", "(", "unsigned", ")", "M", "[", "i", "]", "!=", "answer", ")", "{", "ismatch", "=", "false", ";", "break", ";", "}", "}", "if", "(", "ismatch", ")", "return", "<STR_LIT>", ";", "ismatch", "=", "true", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{"], "File": "AArch64ISelLowering109", "Func": "isPermuteMask", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20302, "Length": 263, "Cover_Rate": 0.48703703703703705, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vpadal_u32", "(", "uint64x1_t", "__a", ",", "uint32x2_t", "__b", ")", "{", "return", "(", "uint64x1_t", ")", "__builtin_neon_vpadaluv2si", "(", "(", "int64x1_t", ")", "__a", ",", "(", "int32x2_t", ")", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vpadal_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20303, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "auto", "setBitVector", "=", "[", "&", "Reserved", ",", "this", "]", "(", "unsigned", "Reg", ")", "{", "for", "(", "MCRegAliasIterator", "I", "(", "Reg", ",", "this", ",", "true", ")", ";", "I", ".", "isValid", "(", ")", ";", "++", "I", ")", "{", "Reserved", ".", "set", "(", "*", "I", ")", ";", "}", "for", "(", "MCSubRegIterator", "I", "(", "Reg", ",", "this", ",", "true", ")", ";", "I", ".", "isValid", "(", ")", ";", "++", "I", ")", "{", "Reserved", ".", "set", "(", "*", "I", ")", ";", "}", "}", ";", "setBitVector", "(", "<STR_LIT>", ")", ";", "setBitVector", "(", "<STR_LIT>", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "{", "setBitVector", "(", "FramePtr", ")", ";", "}", "if", "(", "hasBasePointer", "(", "MF", ")", ")", "{", "CallingConv", "::", "ID", "CC", "=", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ";", "const", "uint32_t", "*", "RegMask", "=", "getCallPreservedMask", "(", "MF", ",", "CC", ")", ";", "if", "(", "MachineOperand", "::", "clobbersPhysReg", "(", "RegMask", ",", "getBaseRegister", "(", ")", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ";", "setBitVector", "(", "getBaseRegister", "(", ")", ")", ";", "}", "return", "Reserved", ";"], "ground_truth": ["}"], "File": "M68kRegisterInfo4", "Func": "getReservedRegs", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20304, "Length": 179, "Cover_Rate": 0.8731707317073171, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "[", "[", "noreturn", "]", "]", "static", "void", "raise_relocation_error", "(", "unsigned", "Width", ",", "unsigned", "Kind", ")", "{", "std", "::", "string", "Text", ";", "raw_string_ostream", "Stream", "(", "Text", ")", ";", "Stream", "<<", "<STR_LIT>", "<<", "Width", "<<", "<STR_LIT>", "<<", "Kind", ";", "report_fatal_error", "(", "Twine", "(", "Stream", ".", "str", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "HexagonMCCodeEmitter12", "Func": "raise_relocation_error", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20305, "Length": 50, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "stack_alignment", "=", "STACK_BOUNDARY", "/", "BITS_PER_UNIT", ";", "int", "padding_locals", ";", "int", "regno", ";", "cfun", "->", "machine", "->", "local_vars_size", "=", "get_frame_size", "(", ")", ";", "padding_locals", "=", "cfun", "->", "machine", "->", "local_vars_size", "%", "stack_alignment", ";", "if", "(", "padding_locals", ")", "padding_locals", "=", "stack_alignment", "-", "padding_locals", ";", "cfun", "->", "machine", "->", "local_vars_size", "+=", "padding_locals", ";", "cfun", "->", "machine", "->", "callee_saved_reg_size", "=", "<NUM_LIT>", ";", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "if", "(", "df_regs_ever_live_p", "(", "regno", ")", "&&", "(", "!", "call_used_regs", "[", "regno", "]", ")", ")", "cfun", "->", "machine", "->", "callee_saved_reg_size", "+=", "<NUM_LIT>", ";"], "ground_truth": ["cfun", "->", "machine", "->", "size_for_adjusting_sp", "=", "crtl", "->", "args", ".", "pretend_args_size", "+", "cfun", "->", "machine", "->", "local_vars_size", "+", "(", "ACCUMULATE_OUTGOING_ARGS", "?", "(", "HOST_WIDE_INT", ")", "crtl", "->", "outgoing_args_size", ":", "<NUM_LIT>", ")", ";"], "File": "moxie5", "Func": "moxie_compute_frame", "Target": "moxie", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20306, "Length": 126, "Cover_Rate": 0.9402985074626866, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isToken", "(", ")", "const", "override", "{"], "ground_truth": ["return", "Kind", "==", "Token", ";"], "File": "AMDGPUAsmParser18", "Func": "isToken", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20307, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "&", "*", "I", ";", "}", "++", "NumCmpTermRejs", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "I", ")", ";", "return", "nullptr", ";", "}", "for", "(", "MachineBasicBlock", "::", "iterator", "B", "=", "MBB", "->", "begin", "(", ")", ";", "I", "!=", "B", ";", ")", "{", "--", "I", ";", "assert", "(", "!", "I", "->", "isTerminator", "(", ")", "&&", "<STR_LIT>", ")", ";", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "||", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "I", ")", ";", "++", "NumImmRangeRejs", ";", "return", "nullptr", ";", "}", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "isDeadDef", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "return", "&", "*", "I", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "I", ")", ";", "++", "NumLiveDstRejs", ";", "return", "nullptr", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AArch64ConditionalCompares17", "Func": "findConvertibleCompare", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20308, "Length": 196, "Cover_Rate": 0.494949494949495, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstrInfo", "::", "<ISA_LIT>InstrInfo", "(", "<ISA_LIT>Subtarget", "&", "STI", ")", ":", "<ISA_LIT>GenInstrInfo", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "Subtarget", "(", "STI", ")", ",", "RI", "(", "STI", ".", "getTargetTriple", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "Z80oldInstrInfo", "Func": "Z80oldInstrInfo", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20309, "Length": 31, "Cover_Rate": 0.8857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "N", ")", ";", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getIndex", "(", ")", ";", "SDValue", "FiOp", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ")", ";", "int", "TagOffset", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "SDNode", "*", "Out", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "{", "FiOp", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "TagOffset", ",", "DL", ",", "<STR_LIT>", ")", "}", ")", ";", "ReplaceNode", "(", "N", ",", "Out", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AArch64ISelDAGToDAG (2)2", "Func": "trySelectStackSlotTagP", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20310, "Length": 125, "Cover_Rate": 0.5580357142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__a", "<", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon3_vclt_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20311, "Length": 8, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "pat", "=", "vec_sel", "(", "(", "(", "vec_uchar16", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ",", "vec_sr", "(", "(", "vec_uchar16", ")", "(", "pattern", ")", ",", "vec_splat_u8", "(", "<NUM_LIT>", ")", ")", ",", "vec_sra", "(", "(", "vec_uchar16", ")", "(", "pattern", ")", ",", "vec_splat_u8", "(", "<NUM_LIT>", ")", ")", ")", ";"], "ground_truth": ["return", "(", "(", "qword", ")", "(", "vec_perm", "(", "vec_perm", "(", "a", ",", "b", ",", "pattern", ")", ",", "(", "(", "vec_uchar16", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ",", "pat", ")", ")", ")", ";"], "File": "si2vmx", "Func": "si_shufb", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20312, "Length": 135, "Cover_Rate": 0.8766233766233766, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LinearizedRegion", "::", "replaceRegisterInsideRegion", "(", "unsigned", "Register", ",", "unsigned", "NewRegister", ",", "bool", "IncludeLoopPHIs", ",", "MachineRegisterInfo", "*", "MRI", ")", "{"], "ground_truth": ["replaceRegister", "(", "Register", ",", "NewRegister", ",", "MRI", ",", "true", ",", "false", ",", "IncludeLoopPHIs", ")", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "replaceRegisterInsideRegion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20313, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "CPU", ",", "FS", ")", ",", "TargetTriple", "(", "TT", ")", ",", "FrameLowering", "(", ")", ",", "InstrInfo", "(", "initializeSubtargetDependencies", "(", "CPU", ",", "FS", ")", ")", ",", "TSInfo", "(", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", "{"], "ground_truth": ["}"], "File": "WebAssemblySubtarget12", "Func": "WebAssemblySubtarget", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20314, "Length": 72, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "(", "(", "Value", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "Value", "<=", "<NUM_LIT>", "&&", "Value", ">=", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser46", "Func": "isMemMode5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20315, "Length": 30, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_neon_vst2v4hi", "(", "(", "__builtin_neon_hi", "*", ")", "__a", ",", "__bu", ".", "__o", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vst2_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20316, "Length": 14, "Cover_Rate": 0.358974358974359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "VT", "=", "N", ".", "getSimpleValueType", "(", ")", ";", "unsigned", "Complexity", "=", "<NUM_LIT>", ";", "if", "(", "AM", ".", "BaseType", "==", "<ISA_LIT>ISelAddressMode", "::", "RegBase", ")", "if", "(", "AM", ".", "Base_Reg", ".", "getNode", "(", ")", ")", "Complexity", "=", "<NUM_LIT>", ";", "else", "AM", ".", "Base_Reg", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "VT", ")", ";", "else", "if", "(", "AM", ".", "BaseType", "==", "<ISA_LIT>ISelAddressMode", "::", "FrameIndexBase", ")", "Complexity", "=", "<NUM_LIT>", ";", "if", "(", "AM", ".", "IndexReg", ".", "getNode", "(", ")", ")", "Complexity", "++", ";", "else", "AM", ".", "IndexReg", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "VT", ")", ";", "if", "(", "AM", ".", "Scale", ">", "<NUM_LIT>", ")", "Complexity", "++", ";", "if", "(", "AM", ".", "hasSymbolicDisplacement", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", ")", "Complexity", "=", "<NUM_LIT>", ";", "else", "Complexity", "+=", "<NUM_LIT>", ";", "}", "if", "(", "AM", ".", "Disp", "&&", "(", "AM", ".", "Base_Reg", ".", "getNode", "(", ")", "||", "AM", ".", "IndexReg", ".", "getNode", "(", ")", ")", ")", "Complexity", "++", ";", "if", "(", "Complexity", "<=", "<NUM_LIT>", ")", "return", "false", ";", "getAddressOperands", "(", "AM", ",", "SDLoc", "(", "N", ")", ",", "Base", ",", "Scale", ",", "Index", ",", "Disp", ",", "Segment", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "X86ISelDAGToDAG110", "Func": "SelectLEAAddr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20317, "Length": 191, "Cover_Rate": 0.6870503597122302, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "case", "E_SFmode", ":", "func", "=", "<STR_LIT>", ";", "break", ";", "case", "E_DFmode", ":", "func", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "break", ";", "case", "FLOAT_TRUNCATE", ":", "switch", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "case", "E_SFmode", ":", "func", "=", "<STR_LIT>", ";", "break", ";", "case", "E_DFmode", ":", "func", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "break", ";", "case", "FLOAT", ":", "switch", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "case", "E_SImode", ":", "func", "=", "<STR_LIT>", ";", "if", "(", "TARGET_ARCH64", ")", "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_SIGN_EXTEND", "(", "DImode", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "E_DImode", ":", "func", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "break", ";", "case", "UNSIGNED_FLOAT", ":", "switch", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "case", "E_SImode", ":", "func", "=", "<STR_LIT>", ";", "if", "(", "TARGET_ARCH64", ")", "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_ZERO_EXTEND", "(", "DImode", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "E_DImode", ":", "func", "=", "<STR_LIT>", ";"], "ground_truth": ["break", ";"], "File": "sparc", "Func": "emit_soft_tfmode_cvt", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20318, "Length": 190, "Cover_Rate": 0.5864197530864198, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bytes", "=", "INTVAL", "(", "bytes_rtx", ")", ";", "if", "(", "bytes", "<=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "TARGET_ALTIVEC", "&&", "(", "align", ">=", "<NUM_LIT>", "||", "TARGET_EFFICIENT_UNALIGNED_VSX", ")", ")", "clear_step", "=", "<NUM_LIT>", ";", "else", "if", "(", "TARGET_POWERPC64", "&&", "(", "align", ">=", "<NUM_LIT>", "||", "!", "STRICT_ALIGNMENT", ")", ")", "clear_step", "=", "<NUM_LIT>", ";", "else", "clear_step", "=", "<NUM_LIT>", ";", "if", "(", "optimize_size", "&&", "bytes", ">", "<NUM_LIT>", "*", "clear_step", ")", "return", "<NUM_LIT>", ";", "if", "(", "!", "optimize_size", "&&", "bytes", ">", "<NUM_LIT>", "*", "clear_step", ")", "return", "<NUM_LIT>", ";", "for", "(", "offset", "=", "<NUM_LIT>", ";", "bytes", ">", "<NUM_LIT>", ";", "offset", "+=", "clear_bytes", ",", "bytes", "-=", "clear_bytes", ")", "{", "machine_mode", "mode", "=", "BLKmode", ";", "rtx", "dest", ";", "if", "(", "bytes", ">=", "<NUM_LIT>", "&&", "TARGET_ALTIVEC", "&&", "(", "align", ">=", "<NUM_LIT>", "||", "TARGET_EFFICIENT_UNALIGNED_VSX", ")", ")", "{", "clear_bytes", "=", "<NUM_LIT>", ";", "mode", "=", "V4SImode", ";", "}", "else", "if", "(", "bytes", ">=", "<NUM_LIT>", "&&", "TARGET_POWERPC64", "&&", "(", "align", ">=", "<NUM_LIT>", "||", "!", "STRICT_ALIGNMENT", ")", ")", "{", "clear_bytes", "=", "<NUM_LIT>", ";", "mode", "=", "DImode", ";", "if", "(", "offset", "==", "<NUM_LIT>", "&&", "align", "<", "<NUM_LIT>", ")", "{", "rtx", "addr", ";", "addr", "=", "XEXP", "(", "orig_dest", ",", "<NUM_LIT>", ")", ";", "if", "(", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", "||", "GET_CODE", "(", "addr", ")", "==", "LO_SUM", ")", "&&", "GET_CODE", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", "&&", "(", "INTVAL", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "{", "addr", "=", "copy_addr_to_reg", "(", "addr", ")", ";", "orig_dest", "=", "replace_equiv_address", "(", "orig_dest", ",", "addr", ")", ";", "}", "}", "}", "else", "if", "(", "bytes", ">=", "<NUM_LIT>", "&&", "(", "align", ">=", "<NUM_LIT>", "||", "!", "STRICT_ALIGNMENT", ")", ")", "{", "clear_bytes", "=", "<NUM_LIT>", ";"], "ground_truth": ["mode", "=", "SImode", ";"], "File": "rs6000-string2", "Func": "expand_block_clear", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20319, "Length": 276, "Cover_Rate": 0.6463700234192038, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OperandMatchResultTy", "parseGR64", "(", "OperandVector", "&", "Operands", ")", "{"], "ground_truth": ["return", "parseRegister", "(", "Operands", ",", "GR64Reg", ")", ";"], "File": "SystemZAsmParser1", "Func": "parseGR64", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20320, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_u8_u32", "(", "uint32x2_t", "__a", ")", "{", "return", "(", "uint8x8_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vreinterpret_u8_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20321, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CallingConv", "::", "Tail", ":", "case", "CallingConv", "::", "Swift", ":", "case", "CallingConv", "::", "SwiftTail", ":", "case", "CallingConv", "::", "<ISA_LIT>_FastCall", ":", "case", "CallingConv", "::", "<ISA_LIT>_StdCall", ":", "case", "CallingConv", "::", "<ISA_LIT>_ThisCall", ":", "case", "CallingConv", "::", "<ISA_LIT>_VectorCall", ":", "case", "CallingConv", "::", "Intel_OCL_BI", ":", "return", "isTargetWin64", "(", ")", ";", "case", "CallingConv", "::", "Win64", ":", "return", "true", ";"], "ground_truth": ["case", "CallingConv", "::", "<ISA_LIT>_64_SysV", ":"], "File": "X86Subtarget (2)2", "Func": "isCallingConvWin64", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20322, "Length": 58, "Cover_Rate": 0.6236559139784946, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "NextB", "=", "(", "NextBI", "!=", "MFN", "->", "end", "(", ")", ")", "?", "&", "*", "NextBI", ":", "nullptr", ";", "MachineBasicBlock", "*", "T1B", "=", "T1I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "MachineBasicBlock", "::", "const_iterator", "T2I", "=", "std", "::", "next", "(", "T1I", ")", ";", "assert", "(", "T2I", "==", "B", "->", "end", "(", ")", "||", "T2I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "MachineBasicBlock", "*", "T2B", "=", "(", "T2I", "==", "B", "->", "end", "(", ")", ")", "?", "NextB", ":", "T2I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "T1B", "==", "T2B", ")", "{", "return", "false", ";", "}", "if", "(", "MLI", "->", "getLoopFor", "(", "T1B", ")", "!=", "L", "||", "MLI", "->", "getLoopFor", "(", "T2B", ")", "!=", "L", ")", "return", "false", ";", "if", "(", "Opc", "==", "<STR_LIT>", ")", "TB", "=", "T1B", ",", "FB", "=", "T2B", ";", "else", "TB", "=", "T2B", ",", "FB", "=", "T1B", ";", "if", "(", "!", "MDT", "->", "properlyDominates", "(", "B", ",", "TB", ")", "||", "!", "MDT", "->", "properlyDominates", "(", "B", ",", "FB", ")", ")", "return", "false", ";", "unsigned", "TNP", "=", "TB", "->", "pred_size", "(", ")", ",", "FNP", "=", "FB", "->", "pred_size", "(", ")", ";", "unsigned", "TNS", "=", "TB", "->", "succ_size", "(", ")", ",", "FNS", "=", "FB", "->", "succ_size", "(", ")", ";", "bool", "TOk", "=", "(", "TNP", "==", "<NUM_LIT>", ")", "&&", "(", "TNS", "==", "<NUM_LIT>", ")", ";", "bool", "FOk", "=", "(", "FNP", "==", "<NUM_LIT>", ")", "&&", "(", "FNS", "==", "<NUM_LIT>", ")", ";", "if", "(", "!", "TOk", "&&", "!", "FOk", ")", "return", "false", ";", "MachineBasicBlock", "*", "TSB", "=", "(", "TNS", ">", "<NUM_LIT>", ")", "?", "*", "TB", "->", "succ_begin", "(", ")", ":", "nullptr", ";", "MachineBasicBlock", "*", "FSB", "=", "(", "FNS", ">", "<NUM_LIT>", ")", "?", "*", "FB", "->", "succ_begin", "(", ")", ":", "nullptr", ";", "MachineBasicBlock", "*", "JB", "=", "nullptr", ";", "if", "(", "TOk", ")", "{", "if", "(", "FOk", ")", "{", "if", "(", "TSB", "==", "FSB", ")", "JB", "=", "TSB", ";", "}", "else", "{", "if", "(", "TSB", "==", "FB", ")", "{", "JB", "=", "FB", ";", "FB", "=", "nullptr", ";", "}"], "ground_truth": ["}"], "File": "HexagonEarlyIfConv13", "Func": "matchFlowPattern", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20323, "Length": 334, "Cover_Rate": 0.5849387040280211, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_extractf32x4_ps", "(", "__m128", "__W", ",", "__mmask8", "__U", ",", "__m256", "__A", ",", "const", "int", "__imm", ")", "{", "return", "(", "__m128", ")", "__builtin_ia32_extractf32x4_256_mask", "(", "(", "__v8sf", ")", "__A", ",", "__imm", ",", "(", "__v4sf", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_mask_extractf32x4_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20324, "Length": 54, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "FPVT", "==", "<STR_LIT>", "&&", "!", "Subtarget", "->", "hasFullFP16", "(", ")", ")", "return", "false", ";", "return", "TargetLowering", "::", "shouldConvertFpToSat", "(", "Op", ",", "FPVT", ",", "VT", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering168", "Func": "shouldConvertFpToSat", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20325, "Length": 29, "Cover_Rate": 0.6170212765957447, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{"], "ground_truth": ["}"], "File": "RISCVFrameLowering24", "Func": "emitPrologue", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20326, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "regno", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "TEST_HARD_REG_CLASS", "(", "rclass", ",", "regno", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "avr", "Func": "test_hard_reg_class", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20327, "Length": 25, "Cover_Rate": 0.5681818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getTargetStreamer", "(", ")", "->", "emitIndirectFunctionType", "(", "getSymbol", "(", "&", "F", ")", ",", "Params", ",", "Results", ")", ";", "}", "}", "for", "(", "const", "auto", "&", "G", ":", "M", ".", "globals", "(", ")", ")", "{", "if", "(", "!", "G", ".", "hasInitializer", "(", ")", "&&", "G", ".", "hasExternalLinkage", "(", ")", ")", "{", "if", "(", "G", ".", "getValueType", "(", ")", "->", "isSized", "(", ")", ")", "{"], "ground_truth": ["uint16_t", "Size", "=", "M", ".", "getDataLayout", "(", ")", ".", "getTypeAllocSize", "(", "G", ".", "getValueType", "(", ")", ")", ";"], "File": "WebAssemblyAsmPrinter41", "Func": "EmitEndOfAsmFile", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20328, "Length": 80, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>IREmitter", "::", "visitXOR", "(", "const", "SDNode", "*", "N", ")", "{", "return", "IREmitter", "::", "visitXOR", "(", "N", ")", ";"], "ground_truth": ["}"], "File": "X86IREmitter", "Func": "visitXOR", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20329, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "N0", ".", "isUndef", "(", ")", ")", "return", "N0", ";"], "ground_truth": ["if", "(", "VT", "==", "<STR_LIT>", "&&", "(", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "{"], "File": "SIISelLowering (2)3", "Func": "performRcpCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20330, "Length": 36, "Cover_Rate": 0.3103448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "ArgVT", "=", "ArgIdx", ".", "value", "(", ")", ".", "VT", ";", "if", "(", "ArgVT", ".", "isVector", "(", ")", "&&", "ArgVT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", "return", "ArgIdx", ".", "index", "(", ")", ";", "}", "return", "None", ";"], "ground_truth": ["}"], "File": "RISCVISelLowering1", "Func": "preAssignMask", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20331, "Length": 39, "Cover_Rate": 0.582089552238806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "df_insn_rescan", "(", "slot", "[", "<NUM_LIT>", "]", ")", ";", "}", "if", "(", "slot", "[", "<NUM_LIT>", "]", "==", "NULL_RTX", ")", "{", "slot", "[", "<NUM_LIT>", "]", "=", "emit_insn_after", "(", "gen_forced_nop", "(", ")", ",", "slot", "[", "<NUM_LIT>", "]", ")", ";", "df_insn_rescan", "(", "slot", "[", "<NUM_LIT>", "]", ")", ";", "}", "if", "(", "INSN_LOCATION", "(", "slot", "[", "<NUM_LIT>", "]", ")", "&&", "INSN_LOCATION", "(", "slot", "[", "<NUM_LIT>", "]", ")", "!=", "INSN_LOCATION", "(", "slot", "[", "<NUM_LIT>", "]", ")", ")", "INSN_LOCATION", "(", "slot", "[", "<NUM_LIT>", "]", ")", "=", "INSN_LOCATION", "(", "slot", "[", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["if", "(", "INSN_LOCATION", "(", "slot", "[", "<NUM_LIT>", "]", ")", "&&", "INSN_LOCATION", "(", "slot", "[", "<NUM_LIT>", "]", ")", "!=", "INSN_LOCATION", "(", "slot", "[", "<NUM_LIT>", "]", ")", ")", "INSN_LOCATION", "(", "slot", "[", "<NUM_LIT>", "]", ")", "=", "INSN_LOCATION", "(", "slot", "[", "<NUM_LIT>", "]", ")", ";"], "File": "bfin", "Func": "gen_one_bundle", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 20332, "Length": 129, "Cover_Rate": 0.36962750716332377, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "auto", "*", "EHInfo", "=", "MF", ".", "getWasmEHFuncInfo", "(", ")", ";", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "ExtractInstrs", ";", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "ToDelete", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ")", "ToDelete", ".", "push_back", "(", "&", "MI", ")", ";", "else", "ExtractInstrs", ".", "push_back", "(", "&", "MI", ")", ";", "}", "}", "}", "bool", "Changed", "=", "!", "ToDelete", ".", "empty", "(", ")", "||", "!", "ExtractInstrs", ".", "empty", "(", ")", ";", "for", "(", "auto", "*", "MI", ":", "ToDelete", ")", "MI", "->", "eraseFromParent", "(", ")", ";", "if", "(", "ExtractInstrs", ".", "empty", "(", ")", ")", "return", "Changed", ";", "SmallSet", "<", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "TerminatePads", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "isCall", "(", ")", ")", "{", "const", "MachineOperand", "&", "CalleeOp", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "CalleeOp", ".", "isGlobal", "(", ")", "&&", "CalleeOp", ".", "getGlobal", "(", ")", "->", "getName", "(", ")", "==", "<STR_LIT>", ")", "TerminatePads", ".", "insert", "(", "getMatchingEHPad", "(", "&", "MI", ")", ")", ";"], "File": "WebAssemblyLateEHPrepare16", "Func": "addExceptionExtraction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20333, "Length": 221, "Cover_Rate": 0.31982633863965265, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>RDFOpt", "(", ")", ";"], "ground_truth": ["}"], "File": "HexagonRDFOpt", "Func": "createHexagonRDFOpt", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20334, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PassConfig", "::", "addPreSched2", "(", ")", "{", "addPass", "(", "create<ISA_LIT>SetSpillBase", "(", ")", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "TPCTargetMachine", "Func": "addPreSched2", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20335, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsOptNone", "=", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ";", "if", "(", "!", "IsOptNone", ")", "addPass", "(", "create<ISA_LIT>PostLegalizeCombiner", "(", "IsOptNone", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64TargetMachine27", "Func": "addPreRegBankSelect", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20336, "Length": 25, "Cover_Rate": 0.78125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "RegVT", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "AExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "RegVT", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "RegVT", ",", "Arg", ")", ";", "break", ";", "}", "if", "(", "VA", ".", "isMemLoc", "(", ")", ")", "{", "HasStackArgs", "=", "true", ";", "break", ";", "}", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ")", ")", ";", "}", "if", "(", "HasStackArgs", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "MemOpChains", ";", "for", "(", ";", "AI", "!=", "AE", ";", "AI", "++", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "AI", "]", ";", "SDValue", "Arg", "=", "OutVals", "[", "AI", "]", ";", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ",", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "VA", ".", "getLocMemOffset", "(", ")", "+", "<NUM_LIT>", ",", "DL", ")", ")", ";", "MemOpChains", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "Arg", ",", "PtrOff", ",", "MachinePointerInfo", "::", "getStack", "(", "MF", ",", "VA", ".", "getLocMemOffset", "(", ")", ")", ")", ")", ";", "}", "if", "(", "!", "MemOpChains", ".", "empty", "(", ")", ")", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "MemOpChains", ")", ";", "}", "SDValue", "InFlag", ";", "for", "(", "auto", "Reg", ":", "RegsToPass", ")", "{", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "Reg", ".", "first", ",", "Reg", ".", "second", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "Ops", ".", "push_back", "(", "Callee", ")", ";"], "ground_truth": ["for", "(", "auto", "Reg", ":", "RegsToPass", ")", "{"], "File": "AVRISelLowering12", "Func": "LowerCall", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20337, "Length": 340, "Cover_Rate": 0.33563672260612043, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_vfmaddsubps128_maskz", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ",", "-", "(", "__v4sf", ")", "__C", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_maskz_fmsubadd_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20338, "Length": 29, "Cover_Rate": 0.5087719298245614, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "yaml", "::", "MachineFunctionInfo", "*", "GCNTargetMachine", "::", "createDefaultFuncInfoYAML", "(", ")", "const", "{", "return", "new", "yaml", "::", "<ISA_LIT>MachineFunctionInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)1", "Func": "createDefaultFuncInfoYAML", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20339, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CommentString", "=", "<STR_LIT>", ";", "PrivateGlobalPrefix", "=", "<STR_LIT>", ";"], "ground_truth": ["PrivateLabelPrefix", "=", "<STR_LIT>", ";"], "File": "AArch64MCAsmInfo (2)1", "Func": "AArch64MCAsmInfoCOFF", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20340, "Length": 12, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fprintf", "(", "stderr", ",", "<STR_LIT>", "<STR_LIT>", ",", "ret", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "GET_MODE_NAME", "(", "mode", ")", ",", "GET_RTX_NAME", "(", "outer_code", ")", ",", "opno", ",", "*", "total", ",", "speed", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";"], "ground_truth": ["debug_rtx", "(", "x", ")", ";"], "File": "rs6000", "Func": "rs6000_debug_rtx_costs", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20341, "Length": 40, "Cover_Rate": 0.46511627906976744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "ExtraOp", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "ExtraOp", "=", "true", ";", "break", ";", "}", "if", "(", "!", "ExtraOp", ")", "return", "DAG", ".", "getNode", "(", "Opc", ",", "SDLoc", "(", "Op", ")", ",", "VTs", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "Opc", ",", "SDLoc", "(", "Op", ")", ",", "VTs", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "AArch64ISelLowering (2)", "Func": "LowerADDC_ADDE_SUBC_SUBE", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20342, "Length": 122, "Cover_Rate": 0.580952380952381, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "toc_section", "(", ")", "{"], "ground_truth": ["}"], "File": "rs60002", "Func": "toc_section", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20343, "Length": 6, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getBDXAddr12Encoding", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNum", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "uint64_t", "Base", "=", "getMachineOpValue", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpNum", ")", ",", "Fixups", ",", "STI", ")", ";"], "ground_truth": ["uint64_t", "Disp", "=", "getMachineOpValue", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ",", "Fixups", ",", "STI", ")", ";"], "File": "SystemZMCCodeEmitter1", "Func": "getBDXAddr12Encoding", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20344, "Length": 64, "Cover_Rate": 0.48854961832061067, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isGlobal", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addGlobalAddress", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getGlobal", "(", ")", ",", "<NUM_LIT>", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getTargetFlags", "(", ")", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "addDirectMem", "(", "MIB", ",", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "PIC_", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addGlobalAddress", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getGlobal", "(", ")", ",", "<NUM_LIT>", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getTargetFlags", "(", ")", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "addDirectMem", "(", "MIB", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "TII", "->", "getGlobalBaseReg", "(", "F", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addGlobalAddress", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getGlobal", "(", ")", ",", "<NUM_LIT>", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getTargetFlags", "(", ")", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["MIB", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";"], "File": "X86ISelLowering150", "Func": "EmitLoweredTLSCall", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20345, "Length": 328, "Cover_Rate": 0.7471526195899773, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "BT", ".", "has", "(", "S", ")", ")", "continue", ";", "const", "BitTracker", "::", "RegisterCell", "&", "SC", "=", "BT", ".", "lookup", "(", "S", ")", ";", "if", "(", "SC", ".", "width", "(", ")", "!=", "W", "||", "ctlz", "(", "SC", ")", "!=", "W", "-", "Z", ")", "continue", ";", "const", "BitTracker", "::", "BitValue", "&", "S0", "=", "SC", "[", "<NUM_LIT>", "]", ";", "if", "(", "S0", ".", "Type", "!=", "BitTracker", "::", "BitValue", "::", "Ref", "||", "S0", ".", "RefI", ".", "Reg", "!=", "SrcR", ")", "continue", ";", "unsigned", "P", "=", "S0", ".", "RefI", ".", "Pos", ";", "if", "(", "Pos", "<=", "P", "&&", "(", "Pos", "+", "W", "-", "Z", ")", "!=", "P", ")", "continue", ";", "if", "(", "P", "<", "Pos", "&&", "(", "P", "+", "Z", ")", "!=", "Pos", ")", "continue", ";", "if", "(", "std", "::", "min", "(", "P", ",", "Pos", ")", "!=", "<NUM_LIT>", "&&", "std", "::", "min", "(", "P", ",", "Pos", ")", "!=", "<NUM_LIT>", ")", "continue", ";", "unsigned", "I", ";", "for", "(", "I", "=", "<NUM_LIT>", ";", "I", "<", "Z", ";", "++", "I", ")", "{", "const", "BitTracker", "::", "BitValue", "&", "V", "=", "SC", "[", "I", "]", ";", "if", "(", "V", ".", "Type", "!=", "BitTracker", "::", "BitValue", "::", "Ref", ")", "break", ";", "if", "(", "V", ".", "RefI", ".", "Reg", "!=", "SrcR", "||", "V", ".", "RefI", ".", "Pos", "!=", "P", "+", "I", ")", "break", ";", "}", "if", "(", "I", "!=", "Z", ")", "continue", ";", "if", "(", "MaxBitSplit", ".", "getNumOccurrences", "(", ")", ")", "CountBitSplit", "++", ";", "MachineInstr", "*", "DefS", "=", "MRI", ".", "getVRegDef", "(", "S", ")", ";", "assert", "(", "DefS", "!=", "nullptr", ")", ";", "DebugLoc", "DL", "=", "DefS", "->", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "&", "B", "=", "*", "DefS", "->", "getParent", "(", ")", ";", "auto", "At", "=", "DefS", "->", "isPHI", "(", ")", "?", "B", ".", "getFirstNonPHI", "(", ")", ":", "MachineBasicBlock", "::", "iterator", "(", "DefS", ")", ";", "if", "(", "MRI", ".", "getRegClass", "(", "SrcR", ")", "->", "getID", "(", ")", "==", "<STR_LIT>", ")", "SrcSR", "=", "(", "std", "::", "min", "(", "Pos", ",", "P", ")", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "!", "validateReg", "(", "{", "SrcR", ",", "SrcSR", "}", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ")", "continue", ";", "unsigned", "ImmOp", "=", "Pos", "<=", "P", "?", "W", "-", "Z", ":", "Z", ";", "unsigned", "NewR", "=", "<NUM_LIT>", ";", "for", "(", "MachineInstr", "*", "In", ":", "NewMIs", ")", "{", "if", "(", "In", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "MachineOperand", "&", "Op1", "=", "In", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op1", ".", "getReg", "(", ")", "!=", "SrcR", "||", "Op1", ".", "getSubReg", "(", ")", "!=", "SrcSR", ")", "continue", ";", "if", "(", "In", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "ImmOp", ")", "continue", ";", "MachineOperand", "&", "Op0", "=", "In", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineInstr", "*", "DefI", "=", "MRI", ".", "getVRegDef", "(", "Op0", ".", "getReg", "(", ")", ")", ";", "assert", "(", "DefI", "!=", "nullptr", ")", ";", "if", "(", "!", "MDT", ".", "dominates", "(", "DefI", ",", "&", "*", "At", ")", ")", "continue", ";", "assert", "(", "Op0", ".", "getSubReg", "(", ")", "==", "<NUM_LIT>", ")", ";"], "ground_truth": ["NewR", "=", "Op0", ".", "getReg", "(", ")", ";"], "File": "HexagonBitSimplify", "Func": "genBitSplit", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20346, "Length": 502, "Cover_Rate": 0.497029702970297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "PredValid", "=", "true", ";", "do", "{", "--", "I", ";", "MachineInstr", "*", "MI", "=", "&", "*", "I", ";", "if", "(", "PredValid", "&&", "HII", "->", "isPredicated", "(", "*", "MI", ")", ")", "{", "if", "(", "MI", "->", "readsRegister", "(", "PredR", ")", "&&", "(", "Cond", "!=", "HII", "->", "isPredicatedTrue", "(", "*", "MI", ")", ")", ")", "continue", ";", "}", "for", "(", "auto", "&", "Op", ":", "MI", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "!", "Op", ".", "isDef", "(", ")", ")", "continue", ";", "RegisterRef", "RR", "=", "Op", ";"], "ground_truth": ["if", "(", "RR", ".", "Reg", "==", "PredR", ")", "{"], "File": "HexagonExpandCondsets1", "Func": "getReachingDefForPred", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20347, "Length": 100, "Cover_Rate": 0.45871559633027525, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_AVX2", "&&", "GET_MODE_SIZE", "(", "d", "->", "vmode", ")", "==", "<NUM_LIT>", ")", ";", "else", "if", "(", "TARGET_AVX", "&&", "(", "d", "->", "vmode", "==", "V8SFmode", "||", "d", "->", "vmode", "==", "V4DFmode", ")", ")", ";", "else", "return", "false", ";", "nelt", "=", "d", "->", "nelt", ";", "if", "(", "d", "->", "perm", "[", "<NUM_LIT>", "]", "!=", "<NUM_LIT>", "&&", "d", "->", "perm", "[", "<NUM_LIT>", "]", "!=", "nelt", "/", "<NUM_LIT>", ")", "return", "false", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelt", ";", "i", "+=", "<NUM_LIT>", ")", "if", "(", "d", "->", "perm", "[", "i", "]", "!=", "d", "->", "perm", "[", "<NUM_LIT>", "]", "+", "i", "/", "<NUM_LIT>", "||", "d", "->", "perm", "[", "i", "+", "<NUM_LIT>", "]", "!=", "d", "->", "perm", "[", "<NUM_LIT>", "]", "+", "i", "/", "<NUM_LIT>", "+", "nelt", ")", "return", "false", ";", "if", "(", "d", "->", "testing_p", ")", "return", "true", ";", "switch", "(", "d", "->", "vmode", ")", "{"], "ground_truth": ["case", "V32QImode", ":"], "File": "i3864", "Func": "expand_vec_perm_interleave3", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20348, "Length": 147, "Cover_Rate": 0.4224137931034483, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "PROCESSOR_SUPERSPARC", ":", "return", "<NUM_LIT>", ";", "case", "PROCESSOR_HYPERSPARC", ":", "case", "PROCESSOR_SPARCLITE86X", ":", "case", "PROCESSOR_V9", ":", "case", "PROCESSOR_NIAGARA4", ":", "case", "PROCESSOR_NIAGARA7", ":", "return", "<NUM_LIT>", ";", "case", "PROCESSOR_NIAGARA", ":", "case", "PROCESSOR_NIAGARA2", ":", "case", "PROCESSOR_NIAGARA3", ":", "default", ":", "return", "<NUM_LIT>", ";", "}"], "ground_truth": ["}"], "File": "sparc", "Func": "sparc_issue_rate", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20349, "Length": 40, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MRI", "->", "getRegClassOrNull", "(", "SrcReg", ")", ")", "MRI", "->", "setRegClass", "(", "SrcReg", ",", "TRI", ".", "getConstrainedRegClassForOperand", "(", "Src", ",", "*", "MRI", ")", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", ".", "getConstrainedRegClassForOperand", "(", "Dst", ",", "*", "MRI", ")", ";", "if", "(", "RC", "&&", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "RC", ",", "*", "MRI", ")", ")", "return", "false", ";", "if", "(", "Src", ".", "isUndef", "(", ")", ")", "{", "const", "TargetRegisterClass", "*", "SrcRC", "=", "TRI", ".", "getConstrainedRegClassForOperand", "(", "Src", ",", "*", "MRI", ")", ";", "if", "(", "SrcRC", "&&", "!", "RBI", ".", "constrainGenericRegister", "(", "SrcReg", ",", "*", "SrcRC", ",", "*", "MRI", ")", ")", "return", "false", ";", "}", "return", "true", ";", "}", "for", "(", "const", "MachineOperand", "&", "MO", ":", "I", ".", "operands", "(", ")", ")", "{", "if", "(", "Register", "::", "isPhysicalRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", ".", "getConstrainedRegClassForOperand", "(", "MO", ",", "*", "MRI", ")", ";"], "ground_truth": ["if", "(", "!", "RC", ")", "continue", ";"], "File": "AMDGPUInstructionSelector25", "Func": "selectCOPY", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20350, "Length": 174, "Cover_Rate": 0.4264705882352941, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Addr64", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "Ptr", "=", "N2", ";", "VAddr", "=", "N3", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "C1", "->", "getZExtValue", "(", ")", ",", "<STR_LIT>", ")", ";", "return", ";", "}", "VAddr", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "Ptr", "=", "N0", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "C1", "->", "getZExtValue", "(", ")", ",", "<STR_LIT>", ")", ";", "return", ";", "}", "}", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "N0", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Addr64", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "Ptr", "=", "N0", ";", "VAddr", "=", "N1", ";"], "ground_truth": ["Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "AMDGPUISelDAGToDAG102", "Func": "SelectMUBUF", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20351, "Length": 132, "Cover_Rate": 0.32195121951219513, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "SelectAddrMode2Base", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "SDValue", "&", "Opc", ")", "{"], "ground_truth": ["return", "SelectAddrMode2Worker", "(", "N", ",", "Base", ",", "Offset", ",", "Opc", ")", "==", "AM2_BASE", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectAddrMode2Base", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20352, "Length": 33, "Cover_Rate": 0.9705882352941176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addKillWaitBracket", "(", "BlockWaitcntBrackets", "*", "Bracket", ")", "{"], "ground_truth": ["KillWaitBrackets", ".", "push_back", "(", "llvm", "::", "make_unique", "<", "BlockWaitcntBrackets", ">", "(", "*", "Bracket", ")", ")", ";"], "File": "SIInsertWaitcnts10", "Func": "addKillWaitBracket", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20353, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetELFStreamer", "::", "emitLocal", "(", "ArrayRef", "<", "MVT", ">", "Types", ")", "{", "Streamer", ".", "EmitULEB128IntValue", "(", "Types", ".", "size", "(", ")", ")", ";"], "ground_truth": ["for", "(", "MVT", "Type", ":", "Types", ")", "Streamer", ".", "EmitIntValue", "(", "int64_t", "(", "<STR_LIT>", "(", "Type", ")", ")", ",", "<NUM_LIT>", ")", ";"], "File": "WebAssemblyTargetStreamer11", "Func": "emitLocal", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20354, "Length": 45, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Data16bitsDirective", "=", "<STR_LIT>", ";", "Data32bitsDirective", "=", "<STR_LIT>", ";", "Data64bitsDirective", "=", "<STR_LIT>", ";", "UseDataRegionDirectives", "=", "false", ";", "WeakRefDirective", "=", "<STR_LIT>", ";", "HasLEB128", "=", "true", ";", "SupportsDebugInformation", "=", "true", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "DwarfCFI", ";"], "ground_truth": ["UseIntegratedAssembler", "=", "true", ";"], "File": "AArch64MCAsmInfo", "Func": "AArch64MCAsmInfoELF", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20355, "Length": 38, "Cover_Rate": 0.336283185840708, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "createSNITCHFrepLoopsPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "create<ISA_LIT>MergeBaseOffsetOptPass", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>CleanupVSETVLIPass", "(", ")", ")", ";", "addPass", "(", "createPULPHardwareLoops", "(", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "RISCVTargetMachine", "Func": "addPreRegAlloc", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20356, "Length": 43, "Cover_Rate": 0.671875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_store_pd", "(", "void", "*", "__P", ",", "__mmask8", "__U", ",", "__m128d", "__A", ")", "{", "__builtin_ia32_storeapd128_mask", "(", "(", "__v2df", "*", ")", "__P", ",", "(", "__v2df", ")", "__A", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_mask_store_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20357, "Length": 46, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PassConfig", "::", "addInstSelector", "(", ")", "{"], "ground_truth": ["addPass", "(", "create<ISA_LIT>ISelDag", "(", "get<ISA_LIT>TargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";"], "File": "XtensaTargetMachine", "Func": "addInstSelector", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20358, "Length": 21, "Cover_Rate": 0.84, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ReadOnlySection", ".", "getAlignment", "(", ")", "<", "<NUM_LIT>", ")", "ReadOnlySection", ".", "setAlignment", "(", "<NUM_LIT>", ")", ";", "SmallString", "<", "<NUM_LIT>", ">", "KernelName", ";", "getNameWithPrefix", "(", "KernelName", ",", "&", "MF", "->", "getFunction", "(", ")", ")", ";", "getTargetStreamer", "(", ")", "->", "EmitAmdhsaKernelDescriptor", "(", "*", "getSTI", "(", ")", ",", "KernelName", ",", "getAmdhsaKernelDescriptor", "(", "*", "MF", ",", "CurrentProgramInfo", ")", ",", "CurrentProgramInfo", ".", "NumVGPRsForWavesPerEU", ",", "CurrentProgramInfo", ".", "NumSGPRsForWavesPerEU", "-", "IsaInfo", "::", "getNumExtraSGPRs", "(", "getSTI", "(", ")", ",", "CurrentProgramInfo", ".", "VCCUsed", ",", "CurrentProgramInfo", ".", "FlatUsed", ")", ",", "CurrentProgramInfo", ".", "VCCUsed", ",", "CurrentProgramInfo", ".", "FlatUsed", ",", "hasXNACK", "(", "*", "getSTI", "(", ")", ")", ")", ";"], "ground_truth": ["Streamer", ".", "PopSection", "(", ")", ";"], "File": "AMDGPUAsmPrinter26", "Func": "EmitFunctionBodyEnd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20359, "Length": 104, "Cover_Rate": 0.4388185654008439, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "B2BB", "[", "B", "]", "=", "&", "BB", ";", "}", "for", "(", "Block", "*", "B", ":", "R", ".", "Blocks", ")", "{", "const", "BasicBlock", "*", "BB", "=", "B2BB", "[", "B", "]", ";", "for", "(", "const", "BasicBlock", "*", "Successor", ":", "successors", "(", "BB", ")", ")", "B", "->", "AddBranchTo", "(", "BB2B", "[", "Successor", "]", ",", "nullptr", ",", "nullptr", ")", ";", "}", "R", ".", "Calculate", "(", "BB2B", "[", "&", "F", ".", "getEntryBlock", "(", ")", "]", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "Relooper3", "Func": "runOnFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20360, "Length": 76, "Cover_Rate": 0.3470319634703196, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "<STR_LIT>", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "<STR_LIT>", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "<STR_LIT>", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "<STR_LIT>", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "<STR_LIT>", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "<STR_LIT>", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "<STR_LIT>", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "<STR_LIT>", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "<STR_LIT>", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "<STR_LIT>", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "<STR_LIT>", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "<STR_LIT>", ")", ";", "return", ";", "}", "if", "(", "Res", ".", "getNode", "(", ")", ")", "Results", ".", "push_back", "(", "Res", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering141", "Func": "ReplaceNodeResults", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20361, "Length": 211, "Cover_Rate": 0.6261127596439169, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "!", "hasFP32Denormals", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ";"], "ground_truth": ["if", "(", "VT", "==", "<STR_LIT>", ")", "{"], "File": "SIISelLowering106", "Func": "isFMADLegalForFAddFSub", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20362, "Length": 34, "Cover_Rate": 0.44155844155844154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ret", "=", "emit_library_call_value", "(", "libcall", ",", "NULL_RTX", ",", "LCT_CONST", ",", "dmode", ",", "<NUM_LIT>", ",", "operands", "[", "<NUM_LIT>", "]", ",", "smode", ")", ";", "equiv", "=", "gen_rtx_fmt_e", "(", "code", ",", "dmode", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "ret", "=", "emit_library_call_value", "(", "libcall", ",", "NULL_RTX", ",", "LCT_CONST", ",", "dmode", ",", "<NUM_LIT>", ",", "operands", "[", "<NUM_LIT>", "]", ",", "smode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "smode", ")", ";", "equiv", "=", "gen_rtx_fmt_ee", "(", "code", ",", "dmode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "insns", "=", "get_insns", "(", ")", ";"], "ground_truth": ["end_sequence", "(", ")", ";"], "File": "m68hc111", "Func": "m68hc11_emit_libcall", "Target": "m68hc11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20363, "Length": 108, "Cover_Rate": 0.5869565217391305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetInstrInfo", "&", "TII", "=", "*", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFPToInt", "(", "MI", ",", "DL", ",", "BB", ",", "TII", ",", "false", ",", "false", ",", "false", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFPToInt", "(", "MI", ",", "DL", ",", "BB", ",", "TII", ",", "true", ",", "false", ",", "false", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFPToInt", "(", "MI", ",", "DL", ",", "BB", ",", "TII", ",", "false", ",", "true", ",", "false", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFPToInt", "(", "MI", ",", "DL", ",", "BB", ",", "TII", ",", "true", ",", "true", ",", "false", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFPToInt", "(", "MI", ",", "DL", ",", "BB", ",", "TII", ",", "false", ",", "false", ",", "true", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "LowerFPToInt", "(", "MI", ",", "DL", ",", "BB", ",", "TII", ",", "true", ",", "false", ",", "true", ",", "<STR_LIT>", ")", ";"], "File": "WebAssemblyISelLowering", "Func": "EmitInstrWithCustomInserter", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20364, "Length": 175, "Cover_Rate": 0.6340579710144928, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "suffix", "==", "'w'", ")", "return", "XFmode", ";"], "ground_truth": ["return", "VOIDmode", ";"], "File": "i386", "Func": "ix86_c_mode_for_suffix", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20365, "Length": 12, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>CodeEmitter", "(", "TargetMachine", "&", "tm", ",", "JITCodeEmitter", "&", "mce", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "JTI", "(", "<NUM_LIT>", ")", ",", "II", "(", "(", "const", "<ISA_LIT>InstrInfo", "*", ")", "tm", ".", "getInstrInfo", "(", ")", ")", ",", "TD", "(", "tm", ".", "getTargetData", "(", ")", ")", ",", "TM", "(", "tm", ")", ",", "MCE", "(", "mce", ")", ",", "MCPEs", "(", "<NUM_LIT>", ")", ",", "MJTEs", "(", "<NUM_LIT>", ")", ",", "IsPIC", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", ",", "IsThumb", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "ARMCodeEmitter10", "Func": "ARMCodeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20366, "Length": 83, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmBackend", "::", "shouldForceRelocation", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ")", "{"], "ground_truth": ["return", "false", ";"], "File": "LoongArchAsmBackend", "Func": "shouldForceRelocation", "Target": "LoongArch", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20367, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>SEInstrInfo", "::", "expandExtractElementF64", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "bool", "FP64", ")", "const", "{", "unsigned", "DstReg", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "N", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "DebugLoc", "dl", "=", "I", "->", "getDebugLoc", "(", ")", ";", "assert", "(", "N", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "SubIdx", "=", "N", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "SubReg", "=", "getRegisterInfo", "(", ")", ".", "getSubReg", "(", "SrcReg", ",", "SubIdx", ")", ";"], "ground_truth": ["if", "(", "SubIdx", "==", "<STR_LIT>", "&&", "FP64", ")", "{"], "File": "MipsSEInstrInfo15", "Func": "expandExtractElementF64", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20368, "Length": 111, "Cover_Rate": 0.6342857142857142, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "case", "ADDRESS_SPACE_GLOBAL", ":", "Opc", "=", "Subtarget", "->", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "ADDRESS_SPACE_SHARED", ":", "Opc", "=", "Subtarget", "->", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "ADDRESS_SPACE_CONST", ":", "Opc", "=", "Subtarget", "->", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "ADDRESS_SPACE_LOCAL", ":", "Opc", "=", "Subtarget", "->", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "}", "return", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Src", ")", ";", "}", "else", "{", "if", "(", "SrcAddrSpace", "!=", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["unsigned", "Opc", ";"], "File": "NVPTXISelDAGToDAG25", "Func": "SelectAddrSpaceCast", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20369, "Length": 115, "Cover_Rate": 0.3516819571865443, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "Branch", "=", "CCUsers", "[", "<NUM_LIT>", "]", ";", "if", "(", "Branch", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "Compare", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg2", "=", "(", "Compare", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "?", "Compare", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ":", "<NUM_LIT>", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "Compare", ",", "MBBE", "=", "Branch", ";", "for", "(", "++", "MBBI", ";", "MBBI", "!=", "MBBE", ";", "++", "MBBI", ")", "if", "(", "MBBI", "->", "modifiesRegister", "(", "SrcReg", ",", "TRI", ")", "||", "(", "SrcReg2", "&&", "MBBI", "->", "modifiesRegister", "(", "SrcReg2", ",", "TRI", ")", ")", ")", "return", "false", ";", "MachineOperand", "CCMask", "(", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MachineOperand", "Target", "(", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "assert", "(", "(", "CCMask", ".", "getImm", "(", ")", "&", "~", "<STR_LIT>", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "int", "CCUse", "=", "MBBI", "->", "findRegisterUseOperandIdx", "(", "<STR_LIT>", ",", "false", ",", "TRI", ")", ";", "assert", "(", "CCUse", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Branch", "->", "RemoveOperand", "(", "CCUse", ")", ";", "Branch", "->", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "Branch", "->", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "Branch", "->", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "Branch", "->", "setDesc", "(", "TII", "->", "get", "(", "FusedOpcode", ")", ")", ";", "MachineInstrBuilder", "(", "*", "Branch", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "Branch", ")", ".", "addOperand", "(", "Compare", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "Compare", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "CCMask", ")", ".", "addOperand", "(", "Target", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "ImplicitDefine", ")", ";", "MBBI", "=", "Compare", ";", "for", "(", "++", "MBBI", ";", "MBBI", "!=", "MBBE", ";", "++", "MBBI", ")", "{"], "ground_truth": ["MBBI", "->", "clearRegisterKills", "(", "SrcReg", ",", "TRI", ")", ";"], "File": "SystemZElimCompare (2)", "Func": "fuseCompareAndBranch", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20370, "Length": 299, "Cover_Rate": 0.7786458333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>DAGToDAGISel", "(", "<ISA_LIT>TargetMachine", "&", "TM", ")", ":", "SelectionDAGISel", "(", "TM", ")", "{"], "ground_truth": ["}"], "File": "BPFISelDAGToDAG", "Func": "BPFDAGToDAGISel", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20371, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Imm", ">=", "-", "<NUM_LIT>", "&&", "Imm", "<=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "HexagonISelLowering (2)", "Func": "isLegalICmpImmediate", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20372, "Length": 11, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Result", "=", "ParseRegister", "(", "RegNo", ",", "StartLoc", ",", "EndLoc", ",", "true", ")", ";"], "ground_truth": ["bool", "PendingErrors", "=", "getParser", "(", ")", ".", "hasPendingError", "(", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "tryParseRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20373, "Length": 25, "Cover_Rate": 0.36231884057971014, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__ev64_opaque__", "t", ";", "t", "=", "__ev_mwhumi", "(", "a", ",", "b", ")", ";"], "ground_truth": ["return", "__ev_addusiaaw", "(", "t", ")", ";"], "File": "spe", "Func": "__internal_ev_mwhusiaaw", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20374, "Length": 18, "Cover_Rate": 0.5806451612903226, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "UseHvx", "=", "false", ";", "for", "(", "unsigned", "F", ":", "{", "ExtensionHVX", ",", "ExtensionHVX64B", ",", "ExtensionHVX128B", "}", ")", "{", "if", "(", "!", "FB", ".", "test", "(", "F", ")", ")", "continue", ";", "UseHvx", "=", "true", ";", "break", ";", "}", "bool", "HasHvxVer", "=", "false", ";", "for", "(", "unsigned", "F", ":", "{", "ExtensionHVXV60", ",", "ExtensionHVXV62", ",", "ExtensionHVXV65", ",", "ExtensionHVXV66", ",", "ExtensionHVXV67", ",", "ExtensionHVXV68", ",", "ExtensionHVXV69", "}", ")", "{", "if", "(", "!", "FB", ".", "test", "(", "F", ")", ")", "continue", ";", "HasHvxVer", "=", "true", ";", "UseHvx", "=", "true", ";", "break", ";", "}", "if", "(", "!", "UseHvx", "||", "HasHvxVer", ")", "return", "FB", ";", "switch", "(", "CpuArch", ")", "{", "case", "ArchV69", ":", "FB", ".", "set", "(", "ExtensionHVXV69", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "ArchV68", ":", "FB", ".", "set", "(", "ExtensionHVXV68", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "ArchV67", ":", "FB", ".", "set", "(", "ExtensionHVXV67", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "ArchV66", ":", "FB", ".", "set", "(", "ExtensionHVXV66", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "ArchV65", ":", "FB", ".", "set", "(", "ExtensionHVXV65", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "ArchV62", ":", "FB", ".", "set", "(", "ExtensionHVXV62", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "ArchV60", ":"], "ground_truth": ["FB", ".", "set", "(", "ExtensionHVXV60", ")", ";"], "File": "HexagonMCTargetDesc15", "Func": "completeHVXFeatures", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20375, "Length": 185, "Cover_Rate": 0.7061068702290076, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCSubtargetInfo", "*", "create<ISA_LIT>MCSubtargetInfo", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{"], "ground_truth": ["return", "create<ISA_LIT>MCSubtargetInfoImpl", "(", "TT", ",", "CPU", ",", "FS", ")", ";"], "File": "SNESMCTargetDesc", "Func": "createSNESMCSubtargetInfo", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20376, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ";", "static", "const", "TransPair", "TableZRF", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ";", "const", "TransPair", "*", "TablePtr", ";", "switch", "(", "Kind", ")", "{", "case", "LongRegisterKind", "::", "ARF", ":"], "ground_truth": ["TablePtr", "=", "TableARF", ";"], "File": "TPCAsmParser", "Func": "convertToLongReg", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20377, "Length": 269, "Cover_Rate": 0.4331723027375201, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "DeadPhis", ";", "if", "(", "isDead", "(", "MI", ",", "DeadPhis", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MI", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "MachineRegisterInfo", "::", "use_iterator", "nextI", ";", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "I", "=", "MRI", "->", "use_begin", "(", "Reg", ")", ",", "E", "=", "MRI", "->", "use_end", "(", ")", ";", "I", "!=", "E", ";", "I", "=", "nextI", ")", "{", "nextI", "=", "std", "::", "next", "(", "I", ")", ";", "MachineOperand", "&", "Use", "=", "*", "I", ";", "MachineInstr", "*", "UseMI", "=", "I", "->", "getParent", "(", ")", ";", "if", "(", "UseMI", "==", "MI", ")", "continue", ";", "if", "(", "Use", ".", "isDebug", "(", ")", ")", "UseMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "<NUM_LIT>", ")", ";", "}", "}", "MI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "DeadPhis", ".", "size", "(", ")", ";", "++", "i", ")", "DeadPhis", "[", "i", "]", "->", "eraseFromParent", "(", ")", ";"], "File": "HexagonHardwareLoops", "Func": "removeIfDead", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20378, "Length": 218, "Cover_Rate": 0.9478260869565217, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "V", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Idx128", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "auto", "*", "CIdx", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Idx128", ")", ";", "if", "(", "CIdx", "&&", "(", "CIdx", "->", "getZExtValue", "(", ")", "<=", "<NUM_LIT>", ")", ")", "{", "SDValue", "CI", "=", "DAG", ".", "getTargetConstant", "(", "CIdx", "->", "getZExtValue", "(", ")", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDNode", "*", "DUPQ", "=", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V", ",", "CI", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "SDValue", "(", "DUPQ", ",", "<NUM_LIT>", ")", ")", ";", "}", "SDValue", "One", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "SplatOne", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "One", ")", ";"], "ground_truth": ["SDValue", "SV", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "One", ")", ";"], "File": "AArch64ISelLowering111", "Func": "LowerDUPQLane", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20379, "Length": 161, "Cover_Rate": 0.4270557029177719, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "avoiding_indexed_address_p", "(", "machine_mode", "mode", ")", "{", "unsigned", "int", "msize", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "if", "(", "msize", ">", "<NUM_LIT>", ")", "return", "msize", "!=", "<NUM_LIT>", ";", "return", "(", "TARGET_AVOID_XFORM", "&&", "VECTOR_MEM_NONE_P", "(", "mode", ")", ")", ";"], "ground_truth": ["}"], "File": "rs6000", "Func": "avoiding_indexed_address_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20380, "Length": 38, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "EmitCMP", "(", "SDValue", "&", "LHS", ",", "SDValue", "&", "RHS", ",", "SDValue", "&", "TargetCC", ",", "<STR_LIT>", "CC", ",", "DebugLoc", "dl", ",", "SelectionDAG", "&", "DAG", ")", "{"], "ground_truth": ["}"], "File": "mprocISelLowering", "Func": "EmitCMP", "Target": "mproc", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20381, "Length": 28, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int64_t", "getStoreOffset", "(", "const", "MachineInstr", "*", "MI", ")", "{", "unsigned", "OpC", "=", "MI", "->", "getOpcode", "(", ")", ";", "assert", "(", "<ISA_LIT>StoreWidening", "::", "handledStoreType", "(", "MI", ")", "&&", "<STR_LIT>", ")", ";", "switch", "(", "OpC", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "MO", ".", "getImm", "(", ")", ";", "}", "}"], "ground_truth": ["dbgs", "(", ")", "<<", "*", "MI", ";"], "File": "HexagonStoreWidening", "Func": "getStoreOffset", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20382, "Length": 85, "Cover_Rate": 0.85, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "ia64_load_pair_ok", "(", "rtx", "dst", ",", "rtx", "src", ")", "{", "if", "(", "GET_CODE", "(", "dst", ")", "!=", "REG", "||", "!", "(", "FP_REGNO_P", "(", "REGNO", "(", "dst", ")", ")", "&&", "FP_REGNO_P", "(", "REGNO", "(", "dst", ")", "+", "<NUM_LIT>", ")", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "src", ")", "!=", "MEM", "||", "MEM_VOLATILE_P", "(", "src", ")", ")", "return", "<NUM_LIT>", ";", "switch", "(", "GET_CODE", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", ")", "{", "case", "REG", ":", "case", "POST_INC", ":", "break", ";", "case", "POST_DEC", ":", "return", "<NUM_LIT>", ";", "case", "POST_MODIFY", ":", "{", "rtx", "adjust", "=", "XEXP", "(", "XEXP", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "adjust", ")", "!=", "CONST_INT", "||", "INTVAL", "(", "adjust", ")", "!=", "GET_MODE_SIZE", "(", "GET_MODE", "(", "src", ")", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ia64", "Func": "ia64_load_pair_ok", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20383, "Length": 137, "Cover_Rate": 0.9133333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["Reserved", ".", "set", "(", "<STR_LIT>", ")", ";"], "File": "HexagonRegisterInfo12", "Func": "getReservedRegs", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20384, "Length": 105, "Cover_Rate": 0.3874538745387454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "<ISA_LIT>RegisterInfo", "::", "getPointerRegClass", "(", "unsigned", "Kind", ")", "const", "{"], "ground_truth": ["return", "&", "<STR_LIT>", ";"], "File": "SPURegisterInfo1", "Func": "getPointerRegClass", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20385, "Length": 16, "Cover_Rate": 0.8421052631578947, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "SVal", "=", "int64_t", "(", "Value", ")", ";", "if", "(", "SVal", "<", "Min", "||", "SVal", ">", "Max", ")", "{", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "+", "Twine", "(", "SVal", ")", "+", "<STR_LIT>", "+", "Twine", "(", "Min", ")", "+", "<STR_LIT>", "+", "Twine", "(", "Max", ")", "+", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "return", "true", ";", "}", ";", "auto", "handlePCRelFixupValue", "=", "[", "&", "]", "(", "unsigned", "W", ")", "->", "uint64_t", "{", "if", "(", "Value", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "if", "(", "!", "checkFixupInRange", "(", "minIntN", "(", "W", ")", "*", "<NUM_LIT>", ",", "maxIntN", "(", "W", ")", "*", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";", "return", "(", "int64_t", ")", "Value", "/", "<NUM_LIT>", ";", "}", ";", "switch", "(", "unsigned", "(", "Kind", ")", ")", "{", "case", "<STR_LIT>", ":", "return", "handlePCRelFixupValue", "(", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "handlePCRelFixupValue", "(", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "handlePCRelFixupValue", "(", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "handlePCRelFixupValue", "(", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "if", "(", "!", "checkFixupInRange", "(", "<NUM_LIT>", ",", "maxUIntN", "(", "<NUM_LIT>", ")", ")", ")", "return", "<NUM_LIT>", ";", "return", "Value", ";", "case", "<STR_LIT>", ":", "{", "if", "(", "!", "checkFixupInRange", "(", "minIntN", "(", "<NUM_LIT>", ")", ",", "maxIntN", "(", "<NUM_LIT>", ")", ")", ")", "return", "<NUM_LIT>", ";", "uint64_t", "DLo", "=", "Value", "&", "<NUM_LIT>", ";", "uint64_t", "DHi", "=", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "return", "(", "DLo", "<<", "<NUM_LIT>", ")", "|", "DHi", ";", "}"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "SystemZMCAsmBackend10", "Func": "extractBitsForFixup", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20386, "Length": 249, "Cover_Rate": 0.7830188679245284, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{"], "ground_truth": ["OS", "<<", "formatHex", "(", "(", "Op", ".", "getImm", "(", ")", "<<", "<NUM_LIT>", ")", "|", "<NUM_LIT>", ")", ";"], "File": "LanaiInstPrinter", "Func": "printHi16AndImmOperand", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20387, "Length": 38, "Cover_Rate": 0.4418604651162791, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VM1", ".", "isPowerOf2", "(", ")", ")", "{", "SDValue", "ShiftedVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "VM1", ".", "logBase2", "(", ")", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "ShiftedVal", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "APInt", "VP1", "=", "Value", "+", "<NUM_LIT>", ";", "if", "(", "VP1", ".", "isPowerOf2", "(", ")", ")", "{", "SDValue", "ShiftedVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "VP1", ".", "logBase2", "(", ")", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "ShiftedVal", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "}", "else", "{", "APInt", "VNP1", "=", "-", "Value", "+", "<NUM_LIT>", ";", "if", "(", "VNP1", ".", "isPowerOf2", "(", ")", ")", "{", "SDValue", "ShiftedVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "VNP1", ".", "logBase2", "(", ")", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "ShiftedVal", ")", ";", "}", "APInt", "VNM1", "=", "-", "Value", "-", "<NUM_LIT>", ";", "if", "(", "VNM1", ".", "isPowerOf2", "(", ")", ")", "{", "SDValue", "ShiftedVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "VNM1", ".", "logBase2", "(", ")", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Add", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "ShiftedVal", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ",", "Add", ")", ";", "}", "}", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering (2)1", "Func": "performMulCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20388, "Length": 329, "Cover_Rate": 0.7262693156732892, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getVPermMask", "(", "cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ")", ",", "Bytes", ")", ";", "int", "First", ";", "if", "(", "!", "getShuffleInput", "(", "Bytes", ",", "Index", "*", "BytesPerElement", ",", "BytesPerElement", ",", "First", ")", ")", "break", ";", "if", "(", "First", "<", "<NUM_LIT>", ")", "return", "DAG", ".", "getUNDEF", "(", "ResVT", ")", ";", "unsigned", "Byte", "=", "unsigned", "(", "First", ")", "%", "Bytes", ".", "size", "(", ")", ";", "if", "(", "Byte", "%", "BytesPerElement", "!=", "<NUM_LIT>", ")", "break", ";", "Index", "=", "Byte", "/", "BytesPerElement", ";", "Op", "=", "Op", ".", "getOperand", "(", "unsigned", "(", "First", ")", "/", "Bytes", ".", "size", "(", ")", ")", ";", "Force", "=", "true", ";", "}", "else", "if", "(", "Opcode", "==", "<STR_LIT>", "&&", "canTreatAsByteVector", "(", "Op", ".", "getValueType", "(", ")", ")", ")", "{", "EVT", "OpVT", "=", "Op", ".", "getValueType", "(", ")", ";", "unsigned", "OpBytesPerElement", "=", "OpVT", ".", "getVectorElementType", "(", ")", ".", "getStoreSize", "(", ")", ";", "if", "(", "OpBytesPerElement", "<", "BytesPerElement", ")", "break", ";", "unsigned", "End", "=", "(", "Index", "+", "<NUM_LIT>", ")", "*", "BytesPerElement", ";", "if", "(", "End", "%", "OpBytesPerElement", "!=", "<NUM_LIT>", ")", "break", ";", "Op", "=", "Op", ".", "getOperand", "(", "End", "/", "OpBytesPerElement", "-", "<NUM_LIT>", ")", ";", "if", "(", "!", "Op", ".", "getValueType", "(", ")", ".", "isInteger", "(", ")", ")", "{", "EVT", "VT", "=", "<STR_LIT>", "(", "Op", ".", "getValueSizeInBits", "(", ")", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ")", ";", "DCI", ".", "AddToWorklist", "(", "Op", ".", "getNode", "(", ")", ")", ";", "}", "EVT", "VT", "=", "<STR_LIT>", "(", "ResVT", ".", "getSizeInBits", "(", ")", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ")", ";", "if", "(", "VT", "!=", "ResVT", ")", "{", "DCI", ".", "AddToWorklist", "(", "Op", ".", "getNode", "(", ")", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ResVT", ",", "Op", ")", ";", "}", "return", "Op", ";", "}", "else", "if", "(", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "&&", "canTreatAsByteVector", "(", "Op", ".", "getValueType", "(", ")", ")", "&&", "canTreatAsByteVector", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ")", ")", "{", "EVT", "ExtVT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "OpVT", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "unsigned", "ExtBytesPerElement", "=", "ExtVT", ".", "getVectorElementType", "(", ")", ".", "getStoreSize", "(", ")", ";", "unsigned", "OpBytesPerElement", "=", "OpVT", ".", "getVectorElementType", "(", ")", ".", "getStoreSize", "(", ")", ";", "unsigned", "Byte", "=", "Index", "*", "BytesPerElement", ";", "unsigned", "SubByte", "=", "Byte", "%", "ExtBytesPerElement", ";", "unsigned", "MinSubByte", "=", "ExtBytesPerElement", "-", "OpBytesPerElement", ";", "if", "(", "SubByte", "<", "MinSubByte", "||", "SubByte", "+", "BytesPerElement", ">", "ExtBytesPerElement", ")", "break", ";", "Byte", "=", "Byte", "/", "ExtBytesPerElement", "*", "OpBytesPerElement", ";", "Byte", "+=", "SubByte", "-", "MinSubByte", ";", "if", "(", "Byte", "%", "BytesPerElement", "!=", "<NUM_LIT>", ")", "break", ";"], "ground_truth": ["Op", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "SystemZISelLowering104", "Func": "combineExtract", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20389, "Length": 458, "Cover_Rate": 0.6686131386861314, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "auto", "*", "LWEOp", "=", "TII", ".", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "lwe", ")", ";", "if", "(", "(", "TFEOp", "&&", "TFEOp", "->", "getImm", "(", ")", ")", "||", "(", "LWEOp", "&&", "LWEOp", "->", "getImm", "(", ")", ")", ")", "return", "false", ";", "unsigned", "OperandsToMatch", "[", "]", "=", "{", "<STR_LIT>", "::", "glc", ",", "<STR_LIT>", "::", "slc", ",", "<STR_LIT>", "::", "d16", ",", "<STR_LIT>", "::", "unorm", ",", "<STR_LIT>", "::", "da", ",", "<STR_LIT>", "::", "r128", ",", "<STR_LIT>", "::", "a16", ",", "<STR_LIT>", "::", "dlc", "}", ";", "for", "(", "auto", "op", ":", "OperandsToMatch", ")", "{"], "ground_truth": ["int", "Idx", "=", "<STR_LIT>", "(", "CI", ".", "I", "->", "getOpcode", "(", ")", ",", "op", ")", ";"], "File": "SILoadStoreOptimizer29", "Func": "dmasksCanBeCombined", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20390, "Length": 107, "Cover_Rate": 0.3614864864864865, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "s390_arg_frame_offset", "(", ")", "{", "struct", "s390_frame", "frame", ";", "s390_frame_info", "(", "&", "frame", ")", ";", "return", "frame", ".", "frame_size", "+", "STACK_POINTER_OFFSET", ";"], "ground_truth": ["}"], "File": "s3902", "Func": "s390_arg_frame_offset", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20391, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ExternalSucc", "=", "Succ", ";", "}", "}", "for", "(", "auto", "&", "TI", ":", "Exit", "->", "terminators", "(", ")", ")", "{", "for", "(", "auto", "&", "UI", ":", "TI", ".", "uses", "(", ")", ")", "{", "if", "(", "UI", ".", "isMBB", "(", ")", ")", "{", "auto", "Target", "=", "UI", ".", "getMBB", "(", ")", ";", "if", "(", "Target", "!=", "InternalSucc", "&&", "Target", "!=", "ExternalSucc", ")", "{", "UI", ".", "setMBB", "(", "ExternalSucc", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer18", "Func": "fixRegionTerminator", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20392, "Length": 70, "Cover_Rate": 0.42168674698795183, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "<ISA_LIT>MCInstrInfo", "::", "isExtendable", "(", "MCII", ",", "MCI", ")", "||", "<ISA_LIT>MCInstrInfo", "::", "isExtended", "(", "MCII", ",", "MCI", ")", ")", ";", "MCOperand", "&", "exOp", "=", "MCI", ".", "getOperand", "(", "<ISA_LIT>MCInstrInfo", "::", "getExtendableOp", "(", "MCII", ",", "MCI", ")", ")", ";", "int64_t", "Value", ";", "if", "(", "exOp", ".", "getExpr", "(", ")", "->", "evaluateAsAbsolute", "(", "Value", ")", ")", "{", "unsigned", "Shift", "=", "<ISA_LIT>MCInstrInfo", "::", "getExtentAlignment", "(", "MCII", ",", "MCI", ")", ";", "exOp", ".", "setExpr", "(", "MCConstantExpr", "::", "create", "(", "(", "Value", "&", "<NUM_LIT>", ")", "<<", "Shift", ",", "Context", ")", ")", ";"], "ground_truth": ["}"], "File": "HexagonMCInstrInfo17", "Func": "clampExtended", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20393, "Length": 89, "Cover_Rate": 0.8165137614678899, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "fr30_const_double_is_zero", "(", "rtx", "operand", ")", "{"], "ground_truth": ["if", "(", "operand", "==", "NULL", "||", "GET_CODE", "(", "operand", ")", "!=", "CONST_DOUBLE", ")", "return", "<NUM_LIT>", ";"], "File": "fr30", "Func": "fr30_const_double_is_zero", "Target": "fr30", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 20394, "Length": 23, "Cover_Rate": 0.6388888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "getGatherNode", "(", "unsigned", "Opc", ",", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "SDValue", "Src", ",", "SDValue", "Mask", ",", "SDValue", "Base", ",", "SDValue", "Index", ",", "SDValue", "ScaleOp", ",", "SDValue", "Chain", ",", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ")", "{", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "auto", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "ScaleOp", ")", ";", "if", "(", "!", "C", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Scale", "=", "DAG", ".", "getTargetConstant", "(", "C", "->", "getZExtValue", "(", ")", ",", "dl", ",", "<STR_LIT>", ")", ";", "unsigned", "MinElts", "=", "std", "::", "min", "(", "Index", ".", "getSimpleValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ";", "MVT", "MaskVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "MinElts", ")", ";", "SDValue", "VMask", "=", "getMaskNode", "(", "Mask", ",", "MaskVT", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "Op", ".", "getValueType", "(", ")", ",", "MaskVT", ",", "<STR_LIT>", ")", ";", "SDValue", "Disp", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "Segment", "=", "DAG", ".", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "Src", ".", "isUndef", "(", ")", "||", "<STR_LIT>", "(", "VMask", ".", "getNode", "(", ")", ")", ")", "Src", "=", "getZeroVector", "(", "Op", ".", "getSimpleValueType", "(", ")", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ";"], "File": "X86ISelLowering182", "Func": "getGatherNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20395, "Length": 221, "Cover_Rate": 0.7198697068403909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "*", "<ISA_LIT>TargetLowering", "::", "getSubtarget", "(", ")", "const", "{"], "ground_truth": ["return", "static_cast", "<", "const", "<ISA_LIT>Subtarget", "*", ">", "(", "Subtarget", ")", ";"], "File": "R600ISelLowering (2)1", "Func": "getSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20396, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Align", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getObjectAlignment", "(", "FI", ")", ";", "assert", "(", "(", "-", "(", "Offset", "+", "StackSize", ")", ")", "%", "Align", "==", "<NUM_LIT>", ")", ";", "Align", "=", "<NUM_LIT>", ";", "return", "Offset", "+", "StackSize", ";", "}", "}", "else", "{"], "ground_truth": ["if", "(", "!", "hasFP", "(", "MF", ")", ")", "return", "Offset", "+", "StackSize", ";"], "File": "X86RegisterInfo33", "Func": "getFrameIndexOffset", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20397, "Length": 56, "Cover_Rate": 0.35, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeBRNInstruction", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "unsigned", "disp15", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "n_0", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "n_1", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "n", "=", "(", "n_0", "<<", "<NUM_LIT>", ")", "|", "(", "n_1", "<<", "<NUM_LIT>", ")", ";", "unsigned", "s1", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "is32Bit", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "is32Bit", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "disp15", ")", ")", ";"], "File": "TriCoreDisassembler (2)", "Func": "DecodeBRNInstruction", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20398, "Length": 117, "Cover_Rate": 0.73125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "VT", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "SDValue", "Op0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "<STR_LIT>", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Op0", ".", "hasOneUse", "(", ")", "&&", "isNullConstant", "(", "Op1", ")", "&&", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", ")", ")", "{", "if", "(", "SDValue", "NewSetCC", "=", "LowerAndToBT", "(", "Op0", ",", "CC", ",", "dl", ",", "DAG", ")", ")", "return", "NewSetCC", ";", "}", "if", "(", "(", "isOneConstant", "(", "Op1", ")", "||", "isNullConstant", "(", "Op1", ")", ")", "&&", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", ")", ")", "{", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "<STR_LIT>", "CCode", "=", "(", "<STR_LIT>", ")", "Op0", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "bool", "Invert", "=", "(", "CC", "==", "<STR_LIT>", ")", "^", "isNullConstant", "(", "Op1", ")", ";", "if", "(", "!", "Invert", ")", "return", "Op0", ";", "CCode", "=", "<STR_LIT>", "(", "CCode", ")", ";", "return", "getSETCC", "(", "CCode", ",", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "dl", ",", "DAG", ")", ";", "}", "}", "bool", "IsFP", "=", "Op1", ".", "getSimpleValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ";"], "ground_truth": ["<STR_LIT>", "<ISA_LIT>CC", "=", "Translate<ISA_LIT>CC", "(", "CC", ",", "dl", ",", "IsFP", ",", "Op0", ",", "Op1", ",", "DAG", ")", ";"], "File": "X86ISelLowering143", "Func": "LowerSETCC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20399, "Length": 235, "Cover_Rate": 0.6657223796033994, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int16x4_t", ")", "__builtin_neon_vget_lowv8hi", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vget_low_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20400, "Length": 10, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vst3q_p16", "(", "poly16_t", "*", "__a", ",", "poly16x8x3_t", "val", ")", "{", "__builtin_aarch64_simd_ci", "__o", ";", "__o", "=", "__builtin_aarch64_set_qregciv8hi", "(", "__o", ",", "(", "int16x8_t", ")", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "__o", "=", "__builtin_aarch64_set_qregciv8hi", "(", "__o", ",", "(", "int16x8_t", ")", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "__o", "=", "__builtin_aarch64_set_qregciv8hi", "(", "__o", ",", "(", "int16x8_t", ")", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["__builtin_aarch64_st3v8hi", "(", "(", "__builtin_aarch64_simd_hi", "*", ")", "__a", ",", "__o", ")", ";"], "File": "arm", "Func": "neon2_vst3q_p16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20401, "Length": 81, "Cover_Rate": 0.9878048780487805, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ")", "{"], "ground_truth": ["printInstruction", "(", "MI", ",", "O", ")", ";"], "File": "OpenRISCInstPrinter", "Func": "printInst", "Target": "OpenRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20402, "Length": 25, "Cover_Rate": 0.7575757575757576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", "->", "isTargetNaCl", "(", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter104", "Func": "UseReadOnlyJumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20403, "Length": 15, "Cover_Rate": 0.6521739130434783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<NUM_LIT>", ":", "print_operand", "(", "file", ",", "index", ",", "'T'", ")", ";", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "print_operand", "(", "file", ",", "index", ",", "'S'", ")", ";", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "}", "}", "else", "{", "print_operand_address", "(", "file", ",", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "print_operand_address", "(", "file", ",", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ";", "}", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "CONST_INT", ":", "{", "int", "n", "=", "INTVAL", "(", "addr", ")", ";", "if", "(", "TARGET_H8300", ")", "n", "=", "(", "int", ")", "(", "short", ")", "n", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "n", ")", ";", "break", ";", "}"], "ground_truth": ["default", ":"], "File": "h83003", "Func": "print_operand_address", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20404, "Length": 129, "Cover_Rate": 0.3421750663129973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "avr_need_clear_bss_p", "=", "true", ";", "output_section_asm_op", "(", "data", ")", ";"], "ground_truth": ["}"], "File": "avr", "Func": "avr_output_bss_section_asm_op", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20405, "Length": 10, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "reg_classes_intersect_p", "(", "rclass", ",", "CR_REGS", ")", ")", "{", "switch", "(", "GET_MODE", "(", "x", ")", ")", "{", "case", "E_QImode", ":", "newclass", "=", "HL_REGS", ";", "break", ";", "default", ":", "break", ";", "}", "}", "else", "if", "(", "newclass", "==", "QI_REGS", "&&", "GET_MODE_SIZE", "(", "GET_MODE", "(", "x", ")", ")", ">", "<NUM_LIT>", ")", "newclass", "=", "SI_REGS", ";"], "ground_truth": ["else", "if", "(", "GET_MODE_SIZE", "(", "GET_MODE", "(", "x", ")", ")", ">", "<NUM_LIT>", "&&", "!", "reg_class_subset_p", "(", "R03_REGS", ",", "rclass", ")", ")", "newclass", "=", "DI_REGS", ";"], "File": "m32c", "Func": "m32c_preferred_reload_class", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20406, "Length": 79, "Cover_Rate": 0.3542600896860987, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "set_optab_libfunc", "(", "umod_optab", ",", "DImode", ",", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "and_optab", ",", "DImode", ",", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "ior_optab", ",", "DImode", ",", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "xor_optab", ",", "DImode", ",", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "one_cmpl_optab", ",", "DImode", ",", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "add_optab", ",", "SFmode", ",", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "sub_optab", ",", "SFmode", ",", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "smul_optab", ",", "SFmode", ",", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "sdiv_optab", ",", "SFmode", ",", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "add_optab", ",", "DFmode", ",", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "sub_optab", ",", "DFmode", ",", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "smul_optab", ",", "DFmode", ",", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "sdiv_optab", ",", "DFmode", ",", "<STR_LIT>", ")", ";", "set_conv_libfunc", "(", "sext_optab", ",", "DFmode", ",", "SFmode", ",", "<STR_LIT>", ")", ";", "set_conv_libfunc", "(", "trunc_optab", ",", "SFmode", ",", "DFmode", ",", "<STR_LIT>", ")", ";", "set_conv_libfunc", "(", "sfix_optab", ",", "SImode", ",", "SFmode", ",", "<STR_LIT>", ")", ";", "set_conv_libfunc", "(", "sfix_optab", ",", "DImode", ",", "SFmode", ",", "<STR_LIT>", ")", ";", "set_conv_libfunc", "(", "sfix_optab", ",", "SImode", ",", "DFmode", ",", "<STR_LIT>", ")", ";", "set_conv_libfunc", "(", "sfix_optab", ",", "DImode", ",", "DFmode", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["set_conv_libfunc", "(", "ufix_optab", ",", "SImode", ",", "SFmode", ",", "<STR_LIT>", ")", ";"], "File": "frv", "Func": "frv_init_libfuncs", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 20407, "Length": 194, "Cover_Rate": 0.5672514619883041, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetIntrinsicInfo", "*", "getIntrinsicInfo", "(", ")", "const", "{", "return", "&", "IntrinsicInfo", ";"], "ground_truth": ["}"], "File": "BlackfinTargetMachine", "Func": "getIntrinsicInfo", "Target": "Blackfin", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20408, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "if", "(", "Single", ".", "getNode", "(", ")", "&&", "(", "Count", ">", "<NUM_LIT>", "||", "Single", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Single", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "joinDwords", "(", "DAG", ",", "DL", ",", "Elems", "[", "<NUM_LIT>", "]", ",", "Elems", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "buildMergeScalars", "(", "DAG", ",", "DL", ",", "VT", ",", "Elems", "[", "<NUM_LIT>", "]", ",", "Elems", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "SDValue", "Op01", "=", "buildMergeScalars", "(", "DAG", ",", "DL", ",", "VT", ",", "Elems", "[", "<NUM_LIT>", "]", ",", "Elems", "[", "<NUM_LIT>", "]", ")", ";", "SDValue", "Op23", "=", "buildMergeScalars", "(", "DAG", ",", "DL", ",", "VT", ",", "Elems", "[", "<NUM_LIT>", "]", ",", "Elems", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "Op01", ".", "isUndef", "(", ")", ")", "Op01", "=", "Op23", ";", "else", "if", "(", "Op23", ".", "isUndef", "(", ")", ")", "Op23", "=", "Op01", ";", "if", "(", "Op01", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Op01", "==", "Op23", ")", "return", "Op01", ";", "Op01", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op01", ")", ";", "Op23", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op23", ")", ";", "SDValue", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op01", ",", "Op23", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ")", ";", "}", "SmallVector", "<", "SDValue", ",", "<STR_LIT>", ">", "Constants", "(", "NumElements", ",", "SDValue", "(", ")", ")", ";", "SmallVector", "<", "bool", ",", "<STR_LIT>", ">", "Done", "(", "NumElements", ",", "false", ")", ";", "unsigned", "NumConstants", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "NumElements", ";", "++", "I", ")", "{", "SDValue", "Elem", "=", "Elems", "[", "I", "]", ";", "if", "(", "Elem", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Elem", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["NumConstants", "+=", "<NUM_LIT>", ";"], "File": "SystemZISelLowering72", "Func": "buildVector", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20409, "Length": 323, "Cover_Rate": 0.4406548431105048, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "qword", "q", ";", "int", "i", "[", "<NUM_LIT>", "]", ";", "}", "x", ";", "x", ".", "q", "=", "q", ";", "return", "(", "x", ".", "i", "[", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["}"], "File": "si2vmx", "Func": "si_to_int", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20410, "Length": 29, "Cover_Rate": 0.725, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "~", "__X", "&", "(", "__X", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "tbmintrin", "Func": "__tzmsk_u32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20411, "Length": 11, "Cover_Rate": 0.39285714285714285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "CPURegSize", "=", "<STR_LIT>", ".", "getSize", "(", ")", ";", "unsigned", "FGR32RegSize", "=", "<STR_LIT>", ".", "getSize", "(", ")", ";", "unsigned", "AFGR64RegSize", "=", "<STR_LIT>", ".", "getSize", "(", ")", ";", "bool", "HasAFGR64Reg", "=", "false", ";", "unsigned", "CSFPRegsSize", "=", "<NUM_LIT>", ";", "for", "(", "const", "auto", "&", "I", ":", "CSI", ")", "{", "unsigned", "Reg", "=", "I", ".", "getReg", "(", ")", ";", "unsigned", "RegNum", "=", "TRI", "->", "getEncodingValue", "(", "Reg", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{"], "ground_truth": ["FPUBitmask", "|=", "(", "<NUM_LIT>", "<<", "RegNum", ")", ";"], "File": "MipsAsmPrinter27", "Func": "printSavedRegsBitmask", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20412, "Length": 84, "Cover_Rate": 0.3169811320754717, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_vgf2p8affineqb_v64qi_mask", "(", "(", "__v64qi", ")", "__B", ",", "(", "__v64qi", ")", "__C", ",", "__D", ",", "(", "__v64qi", ")", "_mm512_setzero_si512", "(", ")", ",", "__A", ")", ";"], "ground_truth": ["}"], "File": "gfniintrin", "Func": "_mm512_maskz_gf2p8affine_epi64_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20413, "Length": 29, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "&", "<ISA_LIT>Subtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "std", "::", "string", "CPUName", "=", "CPU", ";", "if", "(", "CPUName", ".", "empty", "(", ")", ")", "CPUName", "=", "<STR_LIT>", ";", "ParseSubtargetFeatures", "(", "CPUName", ",", "FS", ")", ";", "return", "*", "this", ";"], "ground_truth": ["}"], "File": "VESubtarget6", "Func": "initializeSubtargetDependencies", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20414, "Length": 44, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "Gl", "=", "getTargetNode", "(", "N", ",", "Ty", ",", "DAG", ",", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Ty", ",", "Gl", ")", ";"], "ground_truth": ["}"], "File": "SICISelLowering", "Func": "getGlobalAddrSIC", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20415, "Length": 35, "Cover_Rate": 0.660377358490566, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "VectorList", ".", "NumElements", "=", "NumElements", ";", "Op", "->", "VectorList", ".", "ElementKind", "=", "ElementKind", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";"], "ground_truth": ["return", "Op", ";"], "File": "ARM64AsmParser", "Func": "CreateVectorList", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20416, "Length": 31, "Cover_Rate": 0.3522727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setSinglePath", "(", "bool", "convert", "=", "true", ")", "{", "SinglePathConvert", "=", "convert", ";"], "ground_truth": ["}"], "File": "PatmosMachineFunctionInfo", "Func": "setSinglePath", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 20417, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "<ISA_LIT>ScalarSSEf32", ")", "{", "Opc", "=", "Subtarget", "->", "hasAVX", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "}", "else", "{", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "<ISA_LIT>ScalarSSEf64", ")", "{", "Opc", "=", "Subtarget", "->", "hasAVX", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "}", "else", "{", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "return", "false", ";", "}", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";"], "ground_truth": ["addFullAddress", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ",", "AM", ")", ";"], "File": "X86FastISel64", "Func": "X86FastEmitLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20418, "Length": 150, "Cover_Rate": 0.5300353356890459, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "I", "!=", "MBB", "->", "end", "(", ")", "&&", "<STR_LIT>", ")", ";", "Offset", "+=", "TII", "->", "getInstSizeInBytes", "(", "*", "I", ")", ";", "}"], "ground_truth": ["return", "Offset", ";"], "File": "AArch64BranchFixupPass1", "Func": "getOffsetOf", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20419, "Length": 27, "Cover_Rate": 0.313953488372093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasVLX", "(", ")", "const", "{", "return", "HasVLX", ";"], "ground_truth": ["}"], "File": "X86Subtarget (2)", "Func": "hasVLX", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20420, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "(", "class1", "==", "FP_REGS", ")", "!=", "(", "class2", "==", "FP_REGS", ")", ")", "&&", "(", "(", "TARGET_FLOATXX", "&&", "!", "ISA_HAS_MXHC1", ")", "||", "TARGET_O32_FP64A_ABI", ")", "&&", "GET_MODE_SIZE", "(", "mode", ")", ">=", "<NUM_LIT>", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "mips4", "Func": "mips_secondary_memory_needed", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20421, "Length": 40, "Cover_Rate": 0.547945205479452, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "JumpTableSDNode", "*", "JT", "=", "cast", "<", "JumpTableSDNode", ">", "(", "Op", ")", ";", "if", "(", "getTargetMachine", "(", ")", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Small", ")", "{", "SDValue", "Small", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Small", ")", ")", ";", "}", "else", "{", "uint8_t", "OpFlagHi", "=", "<STR_LIT>", ";", "uint8_t", "OpFlagLo", "=", "<STR_LIT>", ";", "SDValue", "Hi", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ",", "OpFlagHi", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ",", "OpFlagLo", ")", ";", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Hi", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Lo", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Hi", ",", "Lo", ")", ";"], "ground_truth": ["return", "Result", ";"], "File": "LanaiISelLowering", "Func": "LowerJumpTable", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20422, "Length": 200, "Cover_Rate": 0.7936507936507936, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint32x4_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "ground_truth": ["__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint32x4_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "File": "arm", "Func": "neon_vzipq_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20423, "Length": 54, "Cover_Rate": 0.43548387096774194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "GPU", ",", "FS", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Gen", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", "?", "SOUTHERN_ISLANDS", ":", "<ISA_LIT>", ")", ",", "IsaVersion", "(", "ISAVersion0_0_0", ")", ",", "WavefrontSize", "(", "<NUM_LIT>", ")", ",", "LocalMemorySize", "(", "<NUM_LIT>", ")", ",", "LDSBankCount", "(", "<NUM_LIT>", ")", ",", "MaxPrivateElementSize", "(", "<NUM_LIT>", ")", ",", "FastFMAF32", "(", "false", ")", ",", "HalfRate64Ops", "(", "false", ")", ",", "FP32Denormals", "(", "false", ")", ",", "FP64FP16Denormals", "(", "false", ")", ",", "FPExceptions", "(", "false", ")", ",", "DX10Clamp", "(", "false", ")", ",", "FlatForGlobal", "(", "false", ")", ",", "AutoWaitcntBeforeBarrier", "(", "false", ")", ",", "UnalignedScratchAccess", "(", "false", ")", ",", "UnalignedBufferAccess", "(", "false", ")", ",", "HasApertureRegs", "(", "false", ")", ",", "EnableXNACK", "(", "false", ")", ",", "TrapHandler", "(", "false", ")", ",", "DebuggerInsertNops", "(", "false", ")", ",", "DebuggerReserveRegs", "(", "false", ")", ",", "DebuggerEmitPrologue", "(", "false", ")", ",", "EnableVGPRSpilling", "(", "false", ")", ",", "EnablePromoteAlloca", "(", "false", ")", ",", "EnableLoadStoreOpt", "(", "false", ")", ",", "EnableUnsafeDSOffsetFolding", "(", "false", ")", ",", "Enable<ISA_LIT>Scheduler", "(", "false", ")", ",", "DumpCode", "(", "false", ")", ",", "FP64", "(", "false", ")", ",", "IsGCN", "(", "false", ")", ",", "GCN1Encoding", "(", "false", ")", ",", "GCN3Encoding", "(", "false", ")", ",", "CIInsts", "(", "false", ")", ",", "GFX9Insts", "(", "false", ")", ",", "SGPRInitBug", "(", "false", ")", ",", "HasSMemRealTime", "(", "false", ")", ",", "Has16BitInsts", "(", "false", ")", ",", "HasVOP3PInsts", "(", "false", ")", ",", "HasMovrel", "(", "false", ")", ",", "HasVGPRIndexMode", "(", "false", ")", ",", "HasScalarStores", "(", "false", ")", ",", "HasInv2PiInlineImm", "(", "false", ")", ",", "HasSDWA", "(", "false", ")", ",", "HasSDWAOmod", "(", "false", ")", ",", "HasSDWAScalar", "(", "false", ")", ",", "HasSDWASdst", "(", "false", ")", ",", "HasSDWAMac", "(", "false", ")", ",", "HasSDWAClampVOPC", "(", "false", ")", ",", "HasDPP", "(", "false", ")", ",", "FlatAddressSpace", "(", "false", ")", ",", "FlatInstOffsets", "(", "false", ")", ",", "FlatGlobalInsts", "(", "false", ")", ",", "FlatScratchInsts", "(", "false", ")", ",", "<ISA_LIT>ALUInst", "(", "false", ")", ",", "CaymanISA", "(", "false", ")", ",", "CFALUBug", "(", "false", ")", ",", "HasVertexCache", "(", "false", ")", ",", "TexVTXClauseSize", "(", "<NUM_LIT>", ")", ",", "ScalarizeGlobal", "(", "false", ")", ",", "FeatureDisable", "(", "false", ")", ",", "InstrItins", "(", "getInstrItineraryForCPU", "(", "GPU", ")", ")", "{", "AS", "=", "<STR_LIT>", "(", "TT", ")", ";"], "ground_truth": ["initializeSubtargetDependencies", "(", "TT", ",", "GPU", ",", "FS", ")", ";"], "File": "AMDGPUSubtarget10", "Func": "AMDGPUSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20424, "Length": 371, "Cover_Rate": 0.9919786096256684, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "microblaze_elf_asm_destructor", "(", "rtx", "symbol", ",", "int", "priority", ")", "{"], "ground_truth": ["microblaze_elf_asm_cdtor", "(", "symbol", ",", "priority", ",", "false", ")", ";"], "File": "microblaze", "Func": "microblaze_elf_asm_destructor", "Target": "microblaze", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20425, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Opc", "==", "<STR_LIT>", ")", "continue", ";", "if", "(", "Opc", "!=", "<STR_LIT>", ")", "{", "if", "(", "InsertIndices", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "InsertIndices", ".", "push_back", "(", "i", ")", ";", "continue", ";", "}", "SDValue", "ExtractedFromVec", "=", "Op", ".", "getOperand", "(", "i", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "ExtIdx", "=", "Op", ".", "getOperand", "(", "i", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ExtractedFromVec", ".", "getValueType", "(", ")", "!=", "VT", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "ExtIdx", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "VecIn1", ".", "getNode", "(", ")", "==", "<NUM_LIT>", ")", "VecIn1", "=", "ExtractedFromVec", ";", "else", "if", "(", "VecIn1", "!=", "ExtractedFromVec", ")", "{", "if", "(", "VecIn2", ".", "getNode", "(", ")", "==", "<NUM_LIT>", ")", "VecIn2", "=", "ExtractedFromVec", ";", "else", "if", "(", "VecIn2", "!=", "ExtractedFromVec", ")", "return", "SDValue", "(", ")", ";", "}", "unsigned", "Idx", "=", "cast", "<", "ConstantSDNode", ">", "(", "ExtIdx", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "ExtractedFromVec", "==", "VecIn1", ")", "Mask", "[", "i", "]", "=", "Idx", ";", "else", "if", "(", "ExtractedFromVec", "==", "VecIn2", ")", "Mask", "[", "i", "]", "=", "Idx", "+", "NumElems", ";", "}", "if", "(", "VecIn1", ".", "getNode", "(", ")", "==", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "VecIn2", "=", "VecIn2", ".", "getNode", "(", ")", "?", "VecIn2", ":", "DAG", ".", "getUNDEF", "(", "VT", ")", ";", "SDValue", "NV", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "DL", ",", "VecIn1", ",", "VecIn2", ",", "&", "Mask", "[", "<NUM_LIT>", "]", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "InsertIndices", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Idx", "=", "InsertIndices", "[", "i", "]", ";", "NV", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "NV", ",", "Op", ".", "getOperand", "(", "Idx", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "Idx", ")", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)2", "Func": "buildFromShuffleMostly", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20426, "Length": 310, "Cover_Rate": 0.7175925925925926, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "emitSPAdjustment", "(", "MF", ",", "MBB", ",", "MBBI", ",", "NumBytes", ",", "None", ")", ";", "}"], "ground_truth": ["emitEpilogueInsns", "(", "MF", ",", "MBB", ",", "MBBI", ",", "NumBytes", ",", "true", ")", ";"], "File": "VEFrameLowering2", "Func": "emitEpilogue", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20427, "Length": 58, "Cover_Rate": 0.38926174496644295, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DecodeRegListOperand16", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Offset", "<<", "<NUM_LIT>", ")", ")", ";"], "File": "MipsDisassembler", "Func": "DecodeMemMMReglistImm4Lsl2", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20428, "Length": 48, "Cover_Rate": 0.5393258426966292, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Idx", "==", "-", "<NUM_LIT>", ")", "return", "BaseT", "::", "getShuffleCost", "(", "Kind", ",", "Tp", ",", "Index", ",", "SubTp", ")", ";", "return", "LT", ".", "first", "*", "NEONShuffleTbl", "[", "Idx", "]", ".", "Cost", ";", "}", "if", "(", "Kind", "==", "TTI", "::", "SK_Alternate", ")", "{", "static", "const", "CostTblEntry", "<", "<STR_LIT>", ">", "NEONAltShuffleTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", "}", ";"], "ground_truth": ["std", "::", "pair", "<", "unsigned", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Tp", ")", ";"], "File": "ARMTargetTransformInfo62", "Func": "getShuffleCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20429, "Length": 146, "Cover_Rate": 0.32229580573951433, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "auto", "*", "DDTy", "=", "cast", "<", "DIDerivedType", ">", "(", "Element", ")", ";", "BTFMember", ".", "NameOff", "=", "BDebug", ".", "addString", "(", "DDTy", "->", "getName", "(", ")", ")", ";", "if", "(", "HasBitField", ")", "{", "uint8_t", "BitFieldSize", "=", "DDTy", "->", "isBitField", "(", ")", "?", "DDTy", "->", "getSizeInBits", "(", ")", ":", "<NUM_LIT>", ";", "BTFMember", ".", "Offset", "=", "BitFieldSize", "<<", "<NUM_LIT>", "|", "DDTy", "->", "getOffsetInBits", "(", ")", ";", "}", "else", "{", "BTFMember", ".", "Offset", "=", "DDTy", "->", "getOffsetInBits", "(", ")", ";"], "ground_truth": ["}"], "File": "BTFDebug30", "Func": "completeType", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20430, "Length": 78, "Cover_Rate": 0.4785276073619632, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Index", ".", "getNode", "(", ")", ")", "Index", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "VT", ")", ";"], "ground_truth": ["}"], "File": "SystemZISelDAGToDAG1", "Func": "getAddressOperands", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20431, "Length": 21, "Cover_Rate": 0.328125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmPrinter", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "SmallString", "<", "<NUM_LIT>", ">", "Str1", ";", "raw_svector_ostream", "OS1", "(", "Str1", ")", ";", "MMI", "=", "getAnalysisIfAvailable", "<", "MachineModuleInfo", ">", "(", ")", ";", "MMI", "->", "AnalyzeModule", "(", "M", ")", ";", "const_cast", "<", "TargetLoweringObjectFile", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ".", "Initialize", "(", "OutContext", ",", "TM", ")", ";", "Mang", "=", "new", "Mangler", "(", "OutContext", ",", "&", "TM", ")", ";", "emitHeader", "(", "M", ",", "OS1", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "OS1", ".", "str", "(", ")", ")", ";"], "ground_truth": ["if", "(", "nvptxSubtarget", ".", "getDrvInterface", "(", ")", "==", "<STR_LIT>", ")", "recordAndEmitFilenames", "(", "M", ")", ";"], "File": "NVPTXAsmPrinter88", "Func": "doInitialization", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20432, "Length": 100, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "getAddrSpaceFromEPtrKind", "(", "unsigned", "Kind", ")", "{", "Kind", "=", "Kind", "&", "ADDR_SPACE", ";", "assert", "(", "Kind", ">=", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "Kind", "-", "<NUM_LIT>", ";"], "File": "AMDGPULibFunc (2)", "Func": "getAddrSpaceFromEPtrKind", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20433, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Bytes", ".", "size", "(", ")", "<", "<NUM_LIT>", ")", "break", ";", "const", "uint32_t", "DW", "=", "eatBytes", "<", "uint32_t", ">", "(", "Bytes", ")", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableVI32", ",", "MI", ",", "DW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTable<ISA_LIT>32", ",", "MI", ",", "DW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "if", "(", "Bytes", ".", "size", "(", ")", "<", "<NUM_LIT>", ")", "break", ";", "const", "uint64_t", "QW", "=", "(", "(", "uint64_t", ")", "eatBytes", "<", "uint32_t", ">", "(", "Bytes", ")", "<<", "<NUM_LIT>", ")", "|", "DW", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableVI64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTable<ISA_LIT>64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "}", "while", "(", "false", ")", ";", "Size", "=", "Res", "?", "(", "MaxInstBytesNum", "-", "Bytes", ".", "size", "(", ")", ")", ":", "<NUM_LIT>", ";"], "ground_truth": ["return", "Res", ";"], "File": "AMDGPUDisassembler12", "Func": "getInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20434, "Length": 152, "Cover_Rate": 0.4794952681388013, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "*", "const", "Ty", "=", "V", "->", "getType", "(", ")", ";", "Module", "*", "M", "=", "B", ".", "GetInsertBlock", "(", ")", "->", "getModule", "(", ")", ";", "Function", "*", "UpdateDPP", "=", "<STR_LIT>", "(", "M", ",", "<STR_LIT>", ",", "Ty", ")", ";", "for", "(", "unsigned", "Idx", "=", "<NUM_LIT>", ";", "Idx", "<", "<NUM_LIT>", ";", "Idx", "++", ")", "{", "V", "=", "buildNonAtomicBinOp", "(", "B", ",", "Op", ",", "V", ",", "B", ".", "CreateCall", "(", "UpdateDPP", ",", "{", "Identity", ",", "V", ",", "B", ".", "getInt32", "(", "DPP", "::", "ROW_SHR0", "|", "<NUM_LIT>", "<<", "Idx", ")", ",", "B", ".", "getInt32", "(", "<NUM_LIT>", ")", ",", "B", ".", "getInt32", "(", "<NUM_LIT>", ")", ",", "B", ".", "getFalse", "(", ")", "}", ")", ")", ";", "}", "if", "(", "ST", "->", "hasDPPBroadcasts", "(", ")", ")", "{", "V", "=", "buildNonAtomicBinOp", "(", "B", ",", "Op", ",", "V", ",", "B", ".", "CreateCall", "(", "UpdateDPP", ",", "{", "Identity", ",", "V", ",", "B", ".", "getInt32", "(", "DPP", "::", "BCAST15", ")", ",", "B", ".", "getInt32", "(", "<NUM_LIT>", ")", ",", "B", ".", "getInt32", "(", "<NUM_LIT>", ")", ",", "B", ".", "getFalse", "(", ")", "}", ")", ")", ";", "V", "=", "buildNonAtomicBinOp", "(", "B", ",", "Op", ",", "V", ",", "B", ".", "CreateCall", "(", "UpdateDPP", ",", "{", "Identity", ",", "V", ",", "B", ".", "getInt32", "(", "DPP", "::", "BCAST31", ")", ",", "B", ".", "getInt32", "(", "<NUM_LIT>", ")", ",", "B", ".", "getInt32", "(", "<NUM_LIT>", ")", ",", "B", ".", "getFalse", "(", ")", "}", ")", ")", ";", "}", "else", "{", "assert", "(", "ST", "->", "hasPermLaneX16", "(", ")", ")", ";", "Value", "*", "const", "PermX", "=", "B", ".", "CreateIntrinsic", "(", "<STR_LIT>", ",", "{", "}", ",", "{", "V", ",", "V", ",", "B", ".", "getInt32", "(", "-", "<NUM_LIT>", ")", ",", "B", ".", "getInt32", "(", "-", "<NUM_LIT>", ")", ",", "B", ".", "getFalse", "(", ")", ",", "B", ".", "getFalse", "(", ")", "}", ")", ";"], "ground_truth": ["V", "=", "buildNonAtomicBinOp", "(", "B", ",", "Op", ",", "V", ",", "B", ".", "CreateCall", "(", "UpdateDPP", ",", "{", "Identity", ",", "PermX", ",", "B", ".", "getInt32", "(", "DPP", "::", "QUAD_PERM_ID", ")", ",", "B", ".", "getInt32", "(", "<NUM_LIT>", ")", ",", "B", ".", "getInt32", "(", "<NUM_LIT>", ")", ",", "B", ".", "getFalse", "(", ")", "}", ")", ")", ";"], "File": "AMDGPUAtomicOptimizer14", "Func": "buildScan", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20435, "Length": 340, "Cover_Rate": 0.721868365180467, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "readInstruction32", "(", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "uint64_t", "&", "Size", ",", "uint64_t", "&", "Insn", ",", "bool", "IsBigEndian", ",", "bool", "IsMicro<ISA_LIT>", ")", "{", "if", "(", "Bytes", ".", "size", "(", ")", "<", "<NUM_LIT>", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "IsBigEndian", ")", "{", "Insn", "=", "(", "(", "uint64_t", ")", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "(", "uint64_t", ")", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "(", "uint64_t", ")", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "(", "uint64_t", ")", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", ";", "}", "else", "{", "Insn", "=", "(", "(", "uint64_t", ")", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "(", "uint64_t", ")", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "(", "uint64_t", ")", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "(", "uint64_t", ")", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MipsDisassembler35", "Func": "readInstruction32", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20436, "Length": 158, "Cover_Rate": 0.9634146341463414, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerEH_RETURN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerATOMIC_FENCE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerGLOBALADDRESS", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBR_JT", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";"], "File": "HexagonISelLowering (2)2", "Func": "LowerOperation", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20437, "Length": 134, "Cover_Rate": 0.6504854368932039, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getSubExpr", "(", ")", "->", "FindAssociatedSection", "(", ")", ";"], "ground_truth": ["}"], "File": "AArch64MCExpr18", "Func": "FindAssociatedSection", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20438, "Length": 10, "Cover_Rate": 0.5263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "flags", "==", "MASK_MIPS16", ")", "return", "<STR_LIT>", ";", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "mips", "Func": "mips_get_compress_on_name", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20439, "Length": 13, "Cover_Rate": 0.5416666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "i", ",", "nelt_v8", ",", "nelt_v16", ",", "nelt_mode", ";", "rtx", "dst", ",", "addr", ",", "mem", ";", "rtx", "val_vec", ",", "reg", ";", "machine_mode", "mode", ";", "unsigned", "int", "offset", "=", "<NUM_LIT>", ";", "gcc_assert", "(", "(", "align", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";", "nelt_v8", "=", "GET_MODE_NUNITS", "(", "V8QImode", ")", ";", "nelt_v16", "=", "GET_MODE_NUNITS", "(", "V16QImode", ")", ";", "if", "(", "length", ">=", "nelt_v16", "&&", "unaligned_access", "&&", "!", "BYTES_BIG_ENDIAN", ")", "mode", "=", "V16QImode", ";", "else", "mode", "=", "V8QImode", ";", "nelt_mode", "=", "GET_MODE_NUNITS", "(", "mode", ")", ";", "gcc_assert", "(", "length", ">=", "nelt_mode", ")", ";", "if", "(", "!", "arm_block_set_vect_profit_p", "(", "length", ",", "align", ",", "mode", ")", ")", "return", "false", ";", "dst", "=", "copy_addr_to_reg", "(", "XEXP", "(", "dstbase", ",", "<NUM_LIT>", ")", ")", ";", "reg", "=", "gen_reg_rtx", "(", "mode", ")", ";", "val_vec", "=", "gen_const_vec_duplicate", "(", "mode", ",", "gen_int_mode", "(", "value", ",", "QImode", ")", ")", ";", "emit_move_insn", "(", "reg", ",", "val_vec", ")", ";", "i", "=", "<NUM_LIT>", ";", "if", "(", "mode", "==", "V16QImode", ")", "{", "mem", "=", "adjust_automodify_address", "(", "dstbase", ",", "mode", ",", "dst", ",", "offset", ")", ";", "emit_insn", "(", "gen_movmisalignv16qi", "(", "mem", ",", "reg", ")", ")", ";", "i", "+=", "nelt_mode", ";", "if", "(", "i", "+", "nelt_v8", "<", "length", "&&", "i", "+", "nelt_v16", ">", "length", ")", "{", "emit_insn", "(", "gen_add2_insn", "(", "dst", ",", "GEN_INT", "(", "length", "-", "nelt_mode", ")", ")", ")", ";", "offset", "+=", "length", "-", "nelt_mode", ";", "mem", "=", "adjust_automodify_address", "(", "dstbase", ",", "mode", ",", "dst", ",", "offset", ")", ";", "if", "(", "(", "length", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "set_mem_align", "(", "mem", ",", "BITS_PER_UNIT", "*", "<NUM_LIT>", ")", ";", "else", "if", "(", "(", "length", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "set_mem_align", "(", "mem", ",", "BITS_PER_UNIT", "*", "<NUM_LIT>", ")", ";", "else", "set_mem_align", "(", "mem", ",", "BITS_PER_UNIT", ")", ";"], "ground_truth": ["emit_insn", "(", "gen_movmisalignv16qi", "(", "mem", ",", "reg", ")", ")", ";"], "File": "arm8", "Func": "arm_block_set_aligned_vect", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20440, "Length": 289, "Cover_Rate": 0.543233082706767, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CheriLoopPointerDecanonicalize", "(", ")", ":", "FunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "CheriLoopPointerDecanonicalize", "Func": "CheriLoopPointerDecanonicalize", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20441, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>ConstantIslandPass", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "J2TargetMachine", "Func": "addPreEmitPass", "Target": "J2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20442, "Length": 8, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "x", "==", "CONST0_RTX", "(", "mode", ")", ";"], "ground_truth": ["}"], "File": "aarch642", "Func": "aarch64_simd_imm_zero_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20443, "Length": 9, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FastISel", "::", "<ISA_LIT>SelectStore", "(", "Instruction", "*", "I", ")", "{", "EVT", "VT", ";", "if", "(", "!", "isTypeLegal", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ",", "VT", ",", "true", ")", ")", "return", "false", ";", "<ISA_LIT>AddressMode", "AM", ";"], "ground_truth": ["if", "(", "!", "<ISA_LIT>SelectAddress", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "AM", ")", ")", "return", "false", ";"], "File": "X86FastISel117", "Func": "X86SelectStore", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20444, "Length": 58, "Cover_Rate": 0.7837837837837838, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "assert", "(", "(", "!", "MI", "->", "isCall", "(", ")", "&&", "!", "MI", "->", "isReturn", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "unsigned", "Reg", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "(", "Reg", "=", "MO", ".", "getReg", "(", ")", ")", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{", "if", "(", "IsRegInSet", "(", "RegDefs", ",", "Reg", ")", "||", "IsRegInSet", "(", "RegUses", ",", "Reg", ")", ")", "return", "true", ";", "}", "if", "(", "MO", ".", "isUse", "(", ")", ")", "{", "if", "(", "IsRegInSet", "(", "RegDefs", ",", "Reg", ")", ")", "return", "true", ";", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "OR1KDelaySlotFiller", "Func": "delayHasHazard", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20445, "Length": 137, "Cover_Rate": 0.5708333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx_code_label", "*", "label", "=", "dyn_cast", "<", "rtx_code_label", "*", ">", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "label", "&&", "label", "->", "deleted", "(", ")", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "v850", "Func": "v850_output_addr_const_extra", "Target": "v850", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20446, "Length": 37, "Cover_Rate": 0.3592233009708738, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "MinRHS", "=", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "MinLHS", "==", "Op0", ")", "SubusRHS", "=", "MinRHS", ";", "else", "if", "(", "MinRHS", "==", "Op0", ")", "SubusRHS", "=", "MinLHS", ";", "else", "return", "SDValue", "(", ")", ";", "}", "else", "return", "SDValue", "(", ")", ";", "if", "(", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "SubusLHS", ",", "SubusRHS", ")", ";", "KnownBits", "Known", ";", "DAG", ".", "computeKnownBits", "(", "SubusLHS", ",", "Known", ")", ";", "unsigned", "NumZeros", "=", "Known", ".", "countMinLeadingZeros", "(", ")", ";", "if", "(", "(", "VT", "==", "<STR_LIT>", "&&", "NumZeros", "<", "<NUM_LIT>", ")", "||", "NumZeros", "<", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "EVT", "ExtType", "=", "SubusLHS", ".", "getValueType", "(", ")", ";", "EVT", "ShrinkedType", ";", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "ShrinkedType", "=", "<STR_LIT>", ";", "else", "ShrinkedType", "=", "NumZeros", ">=", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["SDValue", "SaturationConst", "=", "DAG", ".", "getConstant", "(", "APInt", "::", "getLowBitsSet", "(", "ExtType", ".", "getScalarSizeInBits", "(", ")", ",", "ShrinkedType", ".", "getScalarSizeInBits", "(", ")", ")", ",", "SDLoc", "(", "SubusLHS", ")", ",", "ExtType", ")", ";"], "File": "X86ISelLowering238", "Func": "combineSubToSubus", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20447, "Length": 188, "Cover_Rate": 0.3387387387387387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineBasicBlock", "::", "iterator", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "IsTrivialInst", "(", "I", ")", ")", "continue", ";", "if", "(", "AluInstCount", ">=", "MaxFetchInst", ")", "break", ";", "if", "(", "(", "IsTex", "&&", "!", "TII", "->", "usesTextureCache", "(", "I", ")", ")", "||", "(", "!", "IsTex", "&&", "!", "TII", "->", "usesVertexCache", "(", "I", ")", ")", ")", "break", ";"], "ground_truth": ["if", "(", "!", "isCompatibleWithClause", "(", "I", ",", "DstRegs", ")", ")", "break", ";"], "File": "R600ControlFlowFinalizer", "Func": "MakeFetchClause", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20448, "Length": 79, "Cover_Rate": 0.4114583333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__a", "<", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vcltq_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20449, "Length": 8, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "&&", "!", "static_cast", "<", "const", "<ISA_LIT>Subtarget", "&", ">", "(", "DAG", ".", "getSubtarget", "(", ")", ")", ".", "hasBF16", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "IsFixedLength", ")", "{", "assert", "(", "Subtarget", "->", "useSVEForFixedLengthVectors", "(", ")", "&&", "<STR_LIT>", ")", ";", "IndexVT", "=", "getContainerForFixedLengthVector", "(", "DAG", ",", "IndexVT", ")", ";", "MemVT", "=", "IndexVT", ".", "changeVectorElementType", "(", "MemVT", ".", "getVectorElementType", "(", ")", ")", ";", "InputVT", "=", "DAG", ".", "getValueType", "(", "MemVT", ".", "changeTypeToInteger", "(", ")", ")", ";", "StoreVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ".", "changeTypeToInteger", "(", ")", ",", "StoreVal", ")", ";", "StoreVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ".", "changeVectorElementType", "(", "IndexVT", ".", "getVectorElementType", "(", ")", ")", ",", "StoreVal", ")", ";", "StoreVal", "=", "convertToScalableVector", "(", "DAG", ",", "IndexVT", ",", "StoreVal", ")", ";", "Mask", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ".", "changeVectorElementType", "(", "IndexVT", ".", "getVectorElementType", "(", ")", ")", ",", "Mask", ")", ";", "}", "else", "if", "(", "VT", ".", "isFloatingPoint", "(", ")", ")", "{", "EVT", "StoreValVT", "=", "getPackedSVEVectorVT", "(", "VT", ".", "getVectorElementCount", "(", ")", ")", ";", "StoreVal", "=", "getSVESafeBitCast", "(", "StoreValVT", ",", "StoreVal", ",", "DAG", ")", ";", "InputVT", "=", "DAG", ".", "getValueType", "(", "MemVT", ".", "changeVectorElementTypeToInteger", "(", ")", ")", ";", "}", "if", "(", "getGatherScatterIndexIsExtended", "(", "Index", ")", ")", "Index", "=", "Index", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["unsigned", "Opcode", "=", "getScatterVecOpcode", "(", "IsScaled", ",", "IsSigned", ",", "NeedsExtend", ")", ";"], "File": "AArch64ISelLowering43", "Func": "LowerMSCATTER", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20450, "Length": 239, "Cover_Rate": 0.42226148409893993, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "<ISA_LIT>LegalizerInfo", "::", "getKernargParameterPtr", "(", "MachineIRBuilder", "&", "B", ",", "int64_t", "Offset", ")", "const", "{", "LLT", "PtrTy", "=", "LLT", "::", "pointer", "(", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", ",", "<NUM_LIT>", ")", ";", "Register", "KernArgReg", "=", "B", ".", "getMRI", "(", ")", "->", "createGenericVirtualRegister", "(", "PtrTy", ")", ";", "if", "(", "!", "loadInputValue", "(", "KernArgReg", ",", "B", ",", "<STR_LIT>", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["auto", "COffset", "=", "B", ".", "buildConstant", "(", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ",", "Offset", ")", ";"], "File": "AMDGPULegalizerInfo28", "Func": "getKernargParameterPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20451, "Length": 76, "Cover_Rate": 0.7916666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", "&&", "(", "!", "usesIXAddr", "(", "*", "MI", ")", "||", "(", "Offset", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "PPCRegisterInfo32", "Func": "isFrameOffsetLegal", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20452, "Length": 37, "Cover_Rate": 0.3217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initialize<ISA_LIT>MachineCFGStructurizerPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "R600MachineCFGStructurizer", "Func": "R600MachineCFGStructurizer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20453, "Length": 11, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "TargetFlag", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "true", ";"], "File": "M680x0BaseInfo", "Func": "isGlobalStubReference", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20454, "Length": 19, "Cover_Rate": 0.5428571428571428, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "Reg", ">=", "<STR_LIT>", "&&", "Reg", "<=", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86VZeroUpper12", "Func": "isYmmReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20455, "Length": 12, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vmlaldavaxq_s16", "(", "int64_t", "__a", ",", "int16x8_t", "__b", ",", "int16x8_t", "__c", ")", "{"], "ground_truth": ["return", "__builtin_mve_vmlaldavaxq_sv8hi", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "File": "arm", "Func": "mve___arm_vmlaldavaxq_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20456, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_loadr_ps", "(", "float", "const", "*", "__P", ")", "{", "__v4sf", "__tmp", "=", "*", "(", "__v4sf", "*", ")", "__P", ";"], "ground_truth": ["return", "(", "__m128", ")", "__builtin_ia32_shufps", "(", "__tmp", ",", "__tmp", ",", "_MM_SHUFFLE", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";"], "File": "xmmintrin", "Func": "_mm_loadr_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20457, "Length": 53, "Cover_Rate": 0.9814814814814815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "LowerFP_TO_SINT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerJumpTable", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerANDOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerRET", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSELECT", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "LowerSETCC", "(", "Op", ",", "DAG", ")", ";"], "File": "MipsISelLowering35", "Func": "LowerOperation", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20458, "Length": 88, "Cover_Rate": 0.41706161137440756, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "StoreRegToStackSlot", "(", "MachineFunction", "&", "MF", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ",", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "NewMIs", ")", "const", "{", "unsigned", "Opcode", "=", "getStoreOpcodeForSpill", "(", "RC", ")", ";", "DebugLoc", "DL", ";", "<ISA_LIT>FunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";"], "ground_truth": ["FuncInfo", "->", "setHasSpills", "(", ")", ";"], "File": "PPCInstrInfo128", "Func": "StoreRegToStackSlot", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20459, "Length": 63, "Cover_Rate": 0.4144736842105263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "APInt", "ShiftAmt", "=", "AmtSplat", "->", "getAPIntValue", "(", ")", ";", "unsigned", "MaxAmount", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "ShiftAmt", ".", "trunc", "(", "<NUM_LIT>", ")", ".", "uge", "(", "MaxAmount", ")", ")", "return", "getZeroVector", "(", "VT", ",", "Subtarget", ",", "DAG", ",", "DL", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)", "Func": "performShiftToAllZeros", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20460, "Length": 55, "Cover_Rate": 0.3055555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "rs6000_expand_interleave", "(", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ",", "bool", "highp", ")", "{", "machine_mode", "vmode", "=", "GET_MODE", "(", "target", ")", ";", "unsigned", "i", ",", "high", ",", "nelt", "=", "GET_MODE_NUNITS", "(", "vmode", ")", ";", "vec_perm_builder", "perm", "(", "nelt", ",", "nelt", ",", "<NUM_LIT>", ")", ";", "high", "=", "(", "highp", "?", "<NUM_LIT>", ":", "nelt", "/", "<NUM_LIT>", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelt", "/", "<NUM_LIT>", ";", "i", "++", ")", "{", "perm", ".", "quick_push", "(", "i", "+", "high", ")", ";", "perm", ".", "quick_push", "(", "i", "+", "nelt", "+", "high", ")", ";", "}"], "ground_truth": ["rs6000_do_expand_vec_perm", "(", "target", ",", "op0", ",", "op1", ",", "vmode", ",", "perm", ")", ";"], "File": "powerpcspe", "Func": "rs6000_expand_interleave", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20461, "Length": 108, "Cover_Rate": 0.9908256880733946, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeExtRegsRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", "<", "<NUM_LIT>", "||", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Reg", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "RegNo", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "TriCoreDisassembler (2)", "Func": "DecodeExtRegsRegisterClass", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20462, "Length": 64, "Cover_Rate": 0.9552238805970149, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "<NUM_LIT>", "-", "(", "MO", ".", "getImm", "(", ")", "|", "<NUM_LIT>", ")", ";"], "File": "AArch64MCCodeEmitter1", "Func": "getSIMDShift16OpValue", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20463, "Length": 36, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "SDValue", "LO32", ";", "SDValue", "HI32", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "ShufBytes", ";", "SDValue", "Result", ";", "if", "(", "!", "lower_special", ")", "{", "SDValue", "LO32C", "=", "DAG", ".", "getConstant", "(", "lower", ",", "<STR_LIT>", ")", ";", "LO32", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LO32C", ",", "LO32C", ",", "LO32C", ",", "LO32C", ")", ")", ";", "}", "if", "(", "!", "upper_special", ")", "{", "SDValue", "HI32C", "=", "DAG", ".", "getConstant", "(", "upper", ",", "<STR_LIT>", ")", ";", "HI32", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "HI32C", ",", "HI32C", ",", "HI32C", ",", "HI32C", ")", ")", ";", "}", "if", "(", "lower_special", ")", "LO32", "=", "HI32", ";", "if", "(", "upper_special", ")", "HI32", "=", "LO32", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "uint64_t", "val", "=", "<NUM_LIT>", ";", "for", "(", "int", "j", "=", "<NUM_LIT>", ";", "j", "<", "<NUM_LIT>", ";", "++", "j", ")", "{", "SDValue", "V", ";", "bool", "process_upper", ",", "process_lower", ";", "val", "<<=", "<NUM_LIT>", ";"], "ground_truth": ["process_upper", "=", "(", "upper_special", "&&", "(", "i", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";"], "File": "SPUISelLowering11", "Func": "LowerV2I64Splat", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20464, "Length": 197, "Cover_Rate": 0.3245469522240527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegSaveOffset", "(", "unsigned", "Reg", ",", "unsigned", "Offset", ")", ":", "Reg", "(", "Reg", ")", ",", "Offset", "(", "Offset", ")", "{"], "ground_truth": ["}"], "File": "X86WinCOFFTargetStreamer", "Func": "RegSaveOffset", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20465, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vreinterpretq_s8_u8", "(", "uint8x16_t", "__a", ")", "{", "return", "(", "int8x16_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve_types___arm_vreinterpretq_s8_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20466, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "AccessSize", "=", "<NUM_LIT>", ";", "unsigned", "long", "OpIx", "=", "Operands", ".", "size", "(", ")", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "AccessSize", "=", "<NUM_LIT>", ";", "OpIx", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "AccessSize", "=", "<NUM_LIT>", ";", "OpIx", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "AccessSize", "=", "<NUM_LIT>", ";", "OpIx", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "AccessSize", "=", "<NUM_LIT>", ";", "OpIx", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "AccessSize", "=", "<NUM_LIT>", ";", "OpIx", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "AccessSize", "=", "<NUM_LIT>", ";"], "ground_truth": ["OpIx", "=", "<NUM_LIT>", ";"], "File": "X86AsmInstrumentation3", "Func": "InstrumentMOV", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20467, "Length": 109, "Cover_Rate": 0.4022140221402214, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vsubq_s16", "(", "int16x8_t", "__a", ",", "int16x8_t", "__b", ")", "{"], "ground_truth": ["return", "__a", "-", "__b", ";"], "File": "arm", "Func": "neon2_vsubq_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20468, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "ValueSplitCost", "=", "getScalarizationOverhead", "(", "SrcVTy", ",", "IsLoad", ",", "IsStore", ")", ";", "int", "MemopCost", "=", "NumElem", "*", "BaseT", "::", "getMemoryOpCost", "(", "Opcode", ",", "SrcVTy", "->", "getScalarType", "(", ")", ",", "Alignment", ",", "AddressSpace", ")", ";", "return", "MemopCost", "+", "ValueSplitCost", "+", "MaskSplitCost", "+", "MaskCmpCost", ";", "}", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "SrcVTy", ")", ";", "auto", "VT", "=", "TLI", "->", "getValueType", "(", "DL", ",", "SrcVTy", ")", ";", "int", "Cost", "=", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "VT", ".", "isSimple", "(", ")", "&&", "LT", ".", "second", "!=", "VT", ".", "getSimpleVT", "(", ")", "&&", "LT", ".", "second", ".", "getVectorNumElements", "(", ")", "==", "NumElem", ")", "Cost", "+=", "getShuffleCost", "(", "TTI", "::", "SK_PermuteTwoSrc", ",", "SrcVTy", ",", "<NUM_LIT>", ",", "nullptr", ")", "+", "getShuffleCost", "(", "TTI", "::", "SK_PermuteTwoSrc", ",", "MaskTy", ",", "<NUM_LIT>", ",", "nullptr", ")", ";"], "File": "X86TargetTransformInfo104", "Func": "getMaskedMemoryOpCost", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20469, "Length": 136, "Cover_Rate": 0.33415233415233414, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering102", "Func": "changeTestCCToAArch64CC", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20470, "Length": 34, "Cover_Rate": 0.3953488372093023, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "while", "(", "MBBI", "!=", "E", ")", "{", "MachineBasicBlock", "::", "iterator", "NMBBI", "=", "std", "::", "next", "(", "MBBI", ")", ";", "Modified", "|=", "expandMI", "(", "MBB", ",", "MBBI", ",", "NMBBI", ")", ";", "MBBI", "=", "NMBBI", ";"], "ground_truth": ["}"], "File": "MipsExpandPseudo10", "Func": "expandMBB", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20471, "Length": 54, "Cover_Rate": 0.7397260273972602, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "__u", "=", "{", ".", "__v", "=", "__A", "}", ";"], "ground_truth": ["return", "__u", ".", "__a", "[", "<NUM_LIT>", "]", ";"], "File": "avx512fp16intrin1", "Func": "_mm512_castph512_ph128", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20472, "Length": 18, "Cover_Rate": 0.3673469387755102, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumElts", "=", "ToVT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "NumElts", "!=", "M", ".", "size", "(", ")", ")", "return", "false", ";", "unsigned", "Off0", "=", "rev", "?", "NumElts", ":", "<NUM_LIT>", ";", "unsigned", "Off1", "=", "rev", "?", "<NUM_LIT>", ":", "NumElts", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElts", ";", "i", "+=", "<NUM_LIT>", ")", "{", "if", "(", "M", "[", "i", "]", ">=", "<NUM_LIT>", "&&", "M", "[", "i", "]", "!=", "(", "int", ")", "(", "Off0", "+", "i", "/", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "M", "[", "i", "+", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", "&&", "M", "[", "i", "+", "<NUM_LIT>", "]", "!=", "(", "int", ")", "(", "Off1", "+", "i", "/", "<NUM_LIT>", ")", ")", "return", "false", ";", "}", "return", "true", ";", "}", ";", "if", "(", "auto", "*", "Shuffle", "=", "dyn_cast", "<", "ShuffleVectorSDNode", ">", "(", "Trunc", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "if", "(", "isVMOVNOriginalMask", "(", "Shuffle", "->", "getMask", "(", ")", ",", "false", ")", "||", "isVMOVNOriginalMask", "(", "Shuffle", "->", "getMask", "(", ")", ",", "true", ")", ")", "return", "SDValue", "(", ")", ";", "LLVMContext", "&", "C", "=", "*", "DAG", ".", "getContext", "(", ")", ";", "SDLoc", "DL", "(", "St", ")", ";", "SDValue", "Ch", "=", "St", "->", "getChain", "(", ")", ";", "SDValue", "BasePtr", "=", "St", "->", "getBasePtr", "(", ")", ";", "Align", "Alignment", "=", "St", "->", "getOriginalAlign", "(", ")", ";", "MachineMemOperand", "::", "Flags", "MMOFlags", "=", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ";", "AAMDNodes", "AAInfo", "=", "St", "->", "getAAInfo", "(", ")", ";", "EVT", "NewFromVT", "=", "EVT", "::", "getVectorVT", "(", "C", ",", "FromEltVT", ",", "NumElements", ")", ";", "EVT", "NewToVT", "=", "EVT", "::", "getVectorVT", "(", "C", ",", "EVT", "::", "getIntegerVT", "(", "C", ",", "ToEltVT", ".", "getSizeInBits", "(", ")", ")", ",", "NumElements", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Stores", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "FromVT", ".", "getVectorNumElements", "(", ")", "/", "NumElements", ";", "i", "++", ")", "{"], "File": "ARMISelLowering103", "Func": "PerformSplittingToNarrowingStores", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20473, "Length": 306, "Cover_Rate": 0.391304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ")", "{"], "ground_truth": ["printInstruction", "(", "MI", ")", ";"], "File": "MSP430InstPrinter20", "Func": "printInst", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20474, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "create<ISA_LIT>MCCodeEmitter", "(", "MCII", ",", "MRI", ",", "STI", ",", "Ctx", ")", ";", "}", "else", "{"], "ground_truth": ["return", "createR600MCCodeEmitter", "(", "MCII", ",", "MRI", ",", "STI", ")", ";"], "File": "AMDGPUMCTargetDesc14", "Func": "createAMDGPUMCCodeEmitter", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20475, "Length": 25, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "_this", "=", "reg_names", "[", "FIRST_ARGUMENT_REGNUM", "]", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "ASM_COMMENT_START", ")", ";", "if", "(", "delta", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "(", "int", ")", "delta", ",", "_this", ")", ";", "if", "(", "vcall_offset", ")", "{", "const", "char", "*", "scratch", "=", "reg_names", "[", "FIRST_ADDRESS_REGNUM", "+", "<NUM_LIT>", "]", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "_this", ",", "scratch", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "scratch", ",", "scratch", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "(", "int", ")", "vcall_offset", ",", "scratch", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "scratch", ",", "scratch", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "scratch", ",", "_this", ")", ";", "}", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "assemble_name", "(", "file", ",", "XSTR", "(", "XEXP", "(", "DECL_RTL", "(", "function", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["putc", "(", "'\\n'", ",", "file", ")", ";"], "File": "mn103004", "Func": "mn10300_asm_output_mi_thunk", "Target": "mn10300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20476, "Length": 145, "Cover_Rate": 0.7360406091370558, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "PromoteSplat", "(", "ShuffleVectorSDNode", "*", "SV", ",", "SelectionDAG", "&", "DAG", ")", "{", "EVT", "SrcVT", "=", "SV", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "V1", "=", "SV", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "DebugLoc", "dl", "=", "SV", "->", "getDebugLoc", "(", ")", ";", "int", "EltNo", "=", "SV", "->", "getSplatIndex", "(", ")", ";"], "ground_truth": ["int", "NumElems", "=", "SrcVT", ".", "getVectorNumElements", "(", ")", ";"], "File": "X86ISelLowering117", "Func": "PromoteSplat", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20477, "Length": 60, "Cover_Rate": 0.30456852791878175, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "PrintDebugValueComment", "(", "const", "MachineInstr", "*", "MI", ",", "raw_ostream", "&", "OS", ")", "{", "OS", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "Cpu0AsmPrinter", "Func": "PrintDebugValueComment", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20478, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Extended", ".", "isExpr", "(", ")", ")", ";", "int64_t", "Value", ";"], "ground_truth": ["if", "(", "!", "Extended", ".", "getExpr", "(", ")", "->", "evaluateAsAbsolute", "(", "Value", ")", ")", "return", "false", ";"], "File": "HexagonMCTargetDesc11", "Func": "evaluateBranch", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20479, "Length": 29, "Cover_Rate": 0.32222222222222224, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["return", "Subtarget", "->", "isThumb", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "ARMAsmPrinter13", "Func": "getISAEncoding", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20480, "Length": 23, "Cover_Rate": 0.6764705882352942, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumElts", "=", "DemandedElts", ".", "getBitWidth", "(", ")", ";", "if", "(", "DemandedElts", ".", "isAllOnes", "(", ")", ")", "return", "false", ";", "SDValue", "Mask", "=", "Op", ".", "getOperand", "(", "MaskIndex", ")", ";", "if", "(", "!", "Mask", ".", "hasOneUse", "(", ")", ")", "return", "false", ";", "APInt", "MaskUndef", ",", "MaskZero", ";", "if", "(", "SimplifyDemandedVectorElts", "(", "Mask", ",", "DemandedElts", ",", "MaskUndef", ",", "MaskZero", ",", "TLO", ",", "Depth", "+", "<NUM_LIT>", ")", ")", "return", "true", ";", "SDValue", "BC", "=", "peekThroughOneUseBitcasts", "(", "Mask", ")", ";", "EVT", "BCVT", "=", "BC", ".", "getValueType", "(", ")", ";", "auto", "*", "Load", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "BC", ")", ";", "if", "(", "!", "Load", ")", "return", "false", ";", "const", "Constant", "*", "C", "=", "getTargetConstantFromNode", "(", "Load", ")", ";", "if", "(", "!", "C", ")", "return", "false", ";", "Type", "*", "CTy", "=", "C", "->", "getType", "(", ")", ";", "if", "(", "!", "CTy", "->", "isVectorTy", "(", ")", "||", "CTy", "->", "getPrimitiveSizeInBits", "(", ")", "!=", "Mask", ".", "getValueSizeInBits", "(", ")", ")", "return", "false", ";", "unsigned", "NumCstElts", "=", "cast", "<", "FixedVectorType", ">", "(", "CTy", ")", "->", "getNumElements", "(", ")", ";", "if", "(", "NumCstElts", "!=", "NumElts", "&&", "NumCstElts", "!=", "(", "NumElts", "*", "<NUM_LIT>", ")", ")", "return", "false", ";", "unsigned", "Scale", "=", "NumCstElts", "/", "NumElts", ";", "bool", "Simplified", "=", "false", ";", "SmallVector", "<", "Constant", "*", ",", "<NUM_LIT>", ">", "ConstVecOps", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumCstElts", ";", "++", "i", ")", "{", "Constant", "*", "Elt", "=", "C", "->", "getAggregateElement", "(", "i", ")", ";", "if", "(", "!", "DemandedElts", "[", "i", "/", "Scale", "]", "&&", "!", "isa", "<", "UndefValue", ">", "(", "Elt", ")", ")", "{", "ConstVecOps", ".", "push_back", "(", "UndefValue", "::", "get", "(", "Elt", "->", "getType", "(", ")", ")", ")", ";", "Simplified", "=", "true", ";", "continue", ";", "}", "ConstVecOps", ".", "push_back", "(", "Elt", ")", ";", "}", "if", "(", "!", "Simplified", ")", "return", "false", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "CV", "=", "TLO", ".", "DAG", ".", "getConstantPool", "(", "ConstantVector", "::", "get", "(", "ConstVecOps", ")", ",", "BCVT", ")", ";", "SDValue", "LegalCV", "=", "LowerConstantPool", "(", "CV", ",", "TLO", ".", "DAG", ")", ";", "SDValue", "NewMask", "=", "TLO", ".", "DAG", ".", "getLoad", "(", "BCVT", ",", "DL", ",", "TLO", ".", "DAG", ".", "getEntryNode", "(", ")", ",", "LegalCV", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "TLO", ".", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "Load", "->", "getAlign", "(", ")", ")", ";", "return", "TLO", ".", "CombineTo", "(", "Mask", ",", "TLO", ".", "DAG", ".", "getBitcast", "(", "Mask", ".", "getValueType", "(", ")", ",", "NewMask", ")", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)5", "Func": "SimplifyDemandedVectorEltsForTargetShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20481, "Length": 400, "Cover_Rate": 0.936768149882904, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "name", "=", "XSTR", "(", "XEXP", "(", "DECL_RTL", "(", "decl", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "tree", "version_attr", "=", "lookup_attribute", "(", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "decl", ")", ")", ";", "if", "(", "version_attr", ")", "{", "tree", "v", "=", "TREE_VALUE", "(", "TREE_VALUE", "(", "version_attr", ")", ")", ";", "const", "char", "*", "p", "=", "TREE_STRING_POINTER", "(", "v", ")", ";", "fprintf", "(", "stream", ",", "<STR_LIT>", ",", "name", ",", "name", ",", "p", ")", ";", "}"], "ground_truth": ["targetm", ".", "asm_out", ".", "globalize_label", "(", "stream", ",", "name", ")", ";"], "File": "ia64", "Func": "ia64_globalize_decl_name", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20482, "Length": 84, "Cover_Rate": 0.7304347826086957, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmul_n_f32", "(", "float32x2_t", "a", ",", "float32_t", "b", ")", "{"], "ground_truth": ["float32x2_t", "result", ";"], "File": "arm", "Func": "neon2_vmul_n_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20483, "Length": 12, "Cover_Rate": 0.32432432432432434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Expr", "==", "<NUM_LIT>", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "else", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "CE", "->", "getValue", "(", ")", ")", ")", ";", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateExpr", "(", "Expr", ")", ")", ";"], "ground_truth": ["}"], "File": "MBlazeAsmParser1", "Func": "addExpr", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20484, "Length": 64, "Cover_Rate": 0.8205128205128205, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "DecodePUNPCKLMask", "(", "EVT", "VT", ",", "SmallVectorImpl", "<", "unsigned", ">", "&", "ShuffleMask", ")", "{"], "ground_truth": ["DecodeUNPCKLPMask", "(", "VT", ",", "ShuffleMask", ")", ";"], "File": "X86ShuffleDecode26", "Func": "DecodePUNPCKLMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20485, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Arg", "=", "ArgInfo", ".", "getPreloadedValue", "(", "Value", ")", ".", "first", ";", "return", "Arg", "?", "Arg", "->", "getRegister", "(", ")", ":", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo31", "Func": "getPreloadedReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20486, "Length": 24, "Cover_Rate": 0.7058823529411765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "if", "(", "Parser", ".", "parseEOL", "(", "<STR_LIT>", ")", ")", "return", "addErrorSuffix", "(", "<STR_LIT>", ")", ";", "return", "getTargetStreamer", "(", ")", ".", "emitFPOEndPrologue", "(", "L", ")", ";"], "ground_truth": ["}"], "File": "X86AsmParser (2)5", "Func": "parseDirectiveFPOEndPrologue", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20487, "Length": 34, "Cover_Rate": 0.7906976744186046, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}"], "ground_truth": ["return", "cast", "<", "ConstantSDNode", ">", "(", "VOffset", ")", "->", "getSExtValue", "(", ")", "+", "cast", "<", "ConstantSDNode", ">", "(", "SOffset", ")", "->", "getSExtValue", "(", ")", "+", "cast", "<", "ConstantSDNode", ">", "(", "Offset", ")", "->", "getSExtValue", "(", ")", ";"], "File": "SIISelLowering106", "Func": "getBufferOffsetForMMO", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20488, "Length": 38, "Cover_Rate": 0.3064516129032258, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isLegalToVectorizeMemChain", "(", "ChainSizeInBytes", ",", "Alignment", ",", "AddrSpace", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo11", "Func": "isLegalToVectorizeLoadChain", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20489, "Length": 11, "Cover_Rate": 0.4074074074074074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>MCCodeEmitter", "::", "encodeImm6", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{"], "ground_truth": ["return", "encodeImmN", "(", "MI", ",", "Op", ",", "Fixups", ",", "STI", ",", "MCFixupKind", "(", "<STR_LIT>", ")", ")", ";"], "File": "AAPMCCodeEmitter", "Func": "encodeImm6", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20490, "Length": 44, "Cover_Rate": 0.9361702127659575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "preg1", "=", "Pred1", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ";", "int", "flag1", "=", "Pred1", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ";"], "ground_truth": ["if", "(", "(", "preg1", "==", "<STR_LIT>", "||", "preg1", "==", "<STR_LIT>", ")", "&&", "!", "flag1", ")", "return", "true", ";"], "File": "PatmosInstrInfo1", "Func": "SubsumesPredicate", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 20491, "Length": 42, "Cover_Rate": 0.3652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_max_sh", "(", "__mmask8", "__A", ",", "__m128h", "__B", ",", "__m128h", "__C", ")", "{"], "ground_truth": ["return", "__builtin_ia32_maxsh_mask", "(", "__B", ",", "__C", ",", "_mm_setzero_ph", "(", ")", ",", "__A", ")", ";"], "File": "avx512fp16intrin", "Func": "_mm_maskz_max_sh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20492, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint64x1_t", ")", "{", "vcvtd_u64_f64", "(", "__a", "[", "<NUM_LIT>", "]", ")", "}", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon3_vcvt_u64_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20493, "Length": 15, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MIB", ".", "addExternalSymbol", "(", "JumpTarget", ".", "getSymbolName", "(", ")", ",", "JumpTarget", ".", "getTargetFlags", "(", ")", ")", ";", "}", "if", "(", "STI", ".", "isThumb", "(", ")", ")", "MIB", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "RetOpcode", "==", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "STI", ".", "isThumb", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addReg", "(", "JumpTarget", ".", "getReg", "(", ")", ",", "RegState", "::", "Kill", ")", ";", "}", "MachineInstr", "*", "NewMI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MBBI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "NewMI", "->", "addOperand", "(", "MBBI", "->", "getOperand", "(", "i", ")", ")", ";"], "ground_truth": ["MBB", ".", "erase", "(", "MBBI", ")", ";"], "File": "ARMFrameLowering2", "Func": "fixTCReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20494, "Length": 137, "Cover_Rate": 0.37534246575342467, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "MandarinISelLowering", "Func": "LowerOperation", "Target": "Mandarin", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20495, "Length": 33, "Cover_Rate": 0.32673267326732675, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ".", "TSFlags", "&", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "R600InstrInfo", "Func": "isTrig", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20496, "Length": 15, "Cover_Rate": 0.5172413793103449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Mask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Subtarget", ".", "hasAVX2", "(", ")", "&&", "<STR_LIT>", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "WidenedMask", ";", "if", "(", "canWidenShuffleElements", "(", "Mask", ",", "WidenedMask", ")", ")", "return", "lowerV2X128VectorShuffle", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ";", "if", "(", "SDValue", "Blend", "=", "lowerVectorShuffleAsBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "SDValue", "Broadcast", "=", "lowerVectorShuffleAsBroadcast", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Broadcast", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RepeatedMask", ";", "if", "(", "is128BitLaneRepeatedShuffleMask", "(", "<STR_LIT>", ",", "Mask", ",", "RepeatedMask", ")", ")", "{", "if", "(", "isSingleInputShuffleMask", "(", "Mask", ")", ")", "{", "int", "PSHUFDMask", "[", "]", "=", "{", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "if", "(", "RepeatedMask", "[", "i", "]", ">=", "<NUM_LIT>", ")", "{", "PSHUFDMask", "[", "<NUM_LIT>", "*", "i", "]", "=", "<NUM_LIT>", "*", "RepeatedMask", "[", "i", "]", ";", "PSHUFDMask", "[", "<NUM_LIT>", "*", "i", "+", "<NUM_LIT>", "]", "=", "<NUM_LIT>", "*", "RepeatedMask", "[", "i", "]", "+", "<NUM_LIT>", ";", "}", "return", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "V1", ")", ",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "PSHUFDMask", ",", "DL", ",", "DAG", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering149", "Func": "lowerV4I64VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20497, "Length": 249, "Cover_Rate": 0.49209486166007904, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "copy_technique_from", "(", "ExpressionTree", "*", "other", ")", "{"], "ground_truth": ["}"], "File": "gen-mul-tables", "Func": "copy_technique_from", "Target": "tilepro", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 20498, "Length": 9, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask16", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_cmpeq_epi32_mask", "(", "__mmask16", "__U", ",", "__m512i", "__A", ",", "__m512i", "__B", ")", "{"], "ground_truth": ["return", "(", "__mmask16", ")", "__builtin_ia32_pcmpeqd512_mask", "(", "(", "__v16si", ")", "__A", ",", "(", "__v16si", ")", "__B", ",", "__U", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_cmpeq_epi32_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20499, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "static", "MCFixupKindInfo", "Infos", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsTarget", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsTarget", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsTarget", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ";", "static_assert", "(", "(", "array_lengthof", "(", "Infos", ")", ")", "==", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "Kind", ">=", "FirstLiteralRelocationKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "FK_NONE", ")", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";", "assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<", "getNumFixupKinds", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "Infos", "[", "Kind", "-", "FirstTargetFixupKind", "]", ";"], "File": "RISCVAsmBackend30", "Func": "getFixupKindInfo", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20500, "Length": 321, "Cover_Rate": 0.9553571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCInst", "&", "Res", ")", "const", "override", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "CJGAsmBackend", "Func": "relaxInstruction", "Target": "CJG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20501, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CallingConv", "::", "<ISA_LIT>_Device", ":", "MFI", "->", "setKernel", "(", "false", ")", ";", "break", ";", "}", "if", "(", "MFI", "->", "isKernel", "(", ")", "||", "ST", ".", "useParamSpaceForDeviceArgs", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Ins", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "assert", "(", "(", "!", "MFI", "->", "isKernel", "(", ")", "||", "Ins", "[", "i", "]", ".", "VT", "!=", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "ParamSize", "=", "Ins", "[", "i", "]", ".", "VT", ".", "getStoreSizeInBits", "(", ")", ";", "unsigned", "Param", "=", "PM", ".", "addArgumentParam", "(", "ParamSize", ")", ";", "const", "std", "::", "string", "&", "ParamName", "=", "PM", ".", "getParamName", "(", "Param", ")", ";", "SDValue", "ParamValue", "=", "DAG", ".", "getTargetExternalSymbol", "(", "ParamName", ".", "c_str", "(", ")", ",", "<STR_LIT>", ")", ";", "SDValue", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Ins", "[", "i", "]", ".", "VT", ",", "Chain", ",", "ParamValue", ")", ";", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}", "}", "else", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Ins", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "ground_truth": ["EVT", "RegVT", "=", "Ins", "[", "i", "]", ".", "VT", ";"], "File": "PTXISelLowering", "Func": "LowerFormalArguments", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20502, "Length": 197, "Cover_Rate": 0.48284313725490197, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "s390_decompose_address", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "&", "addr", ")", ")", "return", "false", ";", "if", "(", "addr", ".", "indx", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "s390", "Func": "s390_legitimate_address_without_index_p", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20503, "Length": 31, "Cover_Rate": 0.7209302325581395, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DCI", ".", "Level", "==", "BeforeLegalizeTypes", "&&", "VT", ".", "isVector", "(", ")", "&&", "isTypeLegal", "(", "VT", ")", "&&", "DAG", ".", "isConstantIntBuildVectorOrConstantInt", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "DAG", ".", "UnrollVectorOp", "(", "N", ")", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "SystemZISelLowering (2)2", "Func": "combineIntDIVREM", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20504, "Length": 45, "Cover_Rate": 0.5769230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerShifts", "(", "Op", ",", "DAG", ")", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "TriCoreISelLowering", "Func": "LowerOperation", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20505, "Length": 58, "Cover_Rate": 0.5420560747663551, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Res", ";", "if", "(", "(", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ")", ")", "{", "unsigned", "Val", "=", "C", "->", "getZExtValue", "(", ")", ";", "if", "(", "!", "<STR_LIT>", "(", "Mask", ")", "||", "(", "Val", "&", "~", "Mask", ")", "!=", "Val", ")", "return", "SDValue", "(", ")", ";", "Val", ">>=", "CountTrailingZeros_32", "(", "~", "Mask", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "Val", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "Mask", ",", "<STR_LIT>", ")", ")", ";", "DCI", ".", "CombineTo", "(", "N", ",", "Res", ",", "false", ")", ";", "}", "else", "if", "(", "N1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "C", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Mask2", "=", "C", "->", "getZExtValue", "(", ")", ";", "if", "(", "<STR_LIT>", "(", "Mask", ")", "&&", "<STR_LIT>", "(", "~", "Mask2", ")", "&&", "(", "CountPopulation_32", "(", "Mask", ")", "==", "CountPopulation_32", "(", "~", "Mask2", ")", ")", ")", "{", "if", "(", "Subtarget", "->", "hasT2ExtractPack", "(", ")", "&&", "(", "Mask", "==", "<NUM_LIT>", "||", "Mask", "==", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "lsb", "=", "CountTrailingZeros_32", "(", "Mask2", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "lsb", ",", "<STR_LIT>", ")", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Res", ",", "DAG", ".", "getConstant", "(", "Mask", ",", "<STR_LIT>", ")", ")", ";", "DCI", ".", "CombineTo", "(", "N", ",", "Res", ",", "false", ")", ";", "}", "else", "if", "(", "<STR_LIT>", "(", "~", "Mask", ")", "&&", "<STR_LIT>", "(", "Mask2", ")", "&&", "(", "CountPopulation_32", "(", "~", "Mask", ")", "==", "CountPopulation_32", "(", "Mask2", ")", ")", ")", "{", "if", "(", "Subtarget", "->", "hasT2ExtractPack", "(", ")", "&&", "(", "Mask2", "==", "<NUM_LIT>", "||", "Mask2", "==", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "lsb", "=", "CountTrailingZeros_32", "(", "Mask", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "lsb", ",", "<STR_LIT>", ")", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Res", ",", "DAG", ".", "getConstant", "(", "Mask2", ",", "<STR_LIT>", ")", ")", ";", "DCI", ".", "CombineTo", "(", "N", ",", "Res", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering54", "Func": "PerformORCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20506, "Length": 414, "Cover_Rate": 0.6699029126213593, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "getPreloadedValue", "(", "SelectionDAG", "&", "DAG", ",", "const", "<ISA_LIT>MachineFunctionInfo", "&", "MFI", ",", "EVT", "VT", ",", "<STR_LIT>", "PVID", ")", "const", "{", "const", "ArgDescriptor", "*", "Reg", ";", "const", "TargetRegisterClass", "*", "RC", ";", "LLT", "Ty", ";", "std", "::", "tie", "(", "Reg", ",", "RC", ",", "Ty", ")", "=", "MFI", ".", "getPreloadedValue", "(", "PVID", ")", ";", "if", "(", "!", "Reg", ")", "{", "if", "(", "PVID", "==", "<STR_LIT>", "::", "KERNARG_SEGMENT_PTR", ")", "{"], "ground_truth": ["return", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "SDLoc", "(", ")", ",", "VT", ")", ";"], "File": "SIISelLowering10", "Func": "getPreloadedValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20507, "Length": 82, "Cover_Rate": 0.7256637168141593, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_vcvttph2qq512_mask_round", "(", "__C", ",", "__A", ",", "__B", ",", "__D", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm512_mask_cvtt_roundph_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20508, "Length": 13, "Cover_Rate": 0.3170731707317073, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "LaneNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "NumVecs", "+", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "RegSeq", ",", "CurDAG", "->", "getTargetConstant", "(", "LaneNo", ",", "dl", ",", "<STR_LIT>", ")", ",", "N", "->", "getOperand", "(", "NumVecs", "+", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "SDNode", "*", "Ld", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ")", ";", "SDValue", "SuperReg", "=", "SDValue", "(", "Ld", ",", "<NUM_LIT>", ")", ";", "EVT", "WideVT", "=", "RegSeq", ".", "getOperand", "(", "<NUM_LIT>", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "static", "unsigned", "QSubs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumVecs", ";", "++", "i", ")", "{", "SDValue", "NV", "=", "CurDAG", "->", "getTargetExtractSubreg", "(", "QSubs", "[", "i", "]", ",", "dl", ",", "WideVT", ",", "SuperReg", ")", ";"], "ground_truth": ["if", "(", "Narrow", ")", "NV", "=", "NarrowVector", "(", "NV", ",", "*", "CurDAG", ")", ";"], "File": "AArch64ISelDAGToDAG", "Func": "SelectLoadLane", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20509, "Length": 164, "Cover_Rate": 0.4880952380952381, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "subrtx_iterator", "::", "array_type", "array", ";", "FOR_EACH_SUBRTX", "(", "iter", ",", "array", ",", "PATTERN", "(", "insn", ")", ",", "NONCONST", ")", "if", "(", "MEM_P", "(", "*", "iter", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "sh", "Func": "sh_contains_memref_p", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20510, "Length": 32, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>RegisterInfo", "::", "needsFrameBaseReg", "(", "MachineInstr", "*", "MI", ",", "int64_t", "Offset", ")", "const", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "!", "MI", "->", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ";", "++", "i", ")", "assert", "(", "i", "<", "MI", "->", "getNumOperands", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "MI", "->", "mayLoad", "(", ")", "&&", "!", "MI", "->", "mayStore", "(", ")", ")", "return", "false", ";", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int64_t", "FPOffset", "=", "Offset", "-", "<NUM_LIT>", "*", "<NUM_LIT>", ";", "Offset", "+=", "MFI", "->", "getLocalFrameSize", "(", ")", ";", "Offset", "+=", "<NUM_LIT>", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", "&&", "isFrameOffsetLegal", "(", "MI", ",", "FPOffset", ")", ")", "return", "false", ";", "if", "(", "isFrameOffsetLegal", "(", "MI", ",", "Offset", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AArch64RegisterInfo47", "Func": "needsFrameBaseReg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20511, "Length": 164, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "useSpillFunction", "(", "MachineFunction", "&", "MF", ",", "const", "CSIVect", "&", "CSI", ")", "const", "{", "if", "(", "shouldInlineCSR", "(", "MF", ",", "CSI", ")", ")", "return", "false", ";", "unsigned", "NumCSI", "=", "CSI", ".", "size", "(", ")", ";", "if", "(", "NumCSI", "<=", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["unsigned", "Threshold", "=", "isOptSize", "(", "MF", ")", "?", "SpillFuncThresholdOs", ":", "SpillFuncThreshold", ";"], "File": "HexagonFrameLowering (2)3", "Func": "useSpillFunction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20512, "Length": 58, "Cover_Rate": 0.90625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "CreateImm", "(", "const", "MCExpr", "*", "Val", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{"], "ground_truth": ["auto", "Op", "=", "std", "::", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "k_Immediate", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "CreateImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20513, "Length": 34, "Cover_Rate": 0.5862068965517241, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "LS1", ".", "isProperty", "(", ")", ")", "{", "if", "(", "LS1", ".", "properties", "(", ")", "&", "ConstantProperties", "::", "Zero", ")", "{", "const", "Constant", "*", "C", "=", "intToConst", "(", "A2", ")", ";", "Result", ".", "add", "(", "C", ")", ";", "return", "!", "Result", ".", "isBottom", "(", ")", ";", "}", "return", "false", ";", "}", "APInt", "A", ",", "XA", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "LS1", ".", "size", "(", ")", ";", "++", "i", ")", "{", "bool", "Eval", "=", "constToInt", "(", "LS1", ".", "Values", "[", "i", "]", ",", "A", ")", "&&", "evaluateXORii", "(", "A", ",", "A2", ",", "XA", ")", ";", "if", "(", "!", "Eval", ")", "return", "false", ";", "const", "Constant", "*", "C", "=", "intToConst", "(", "XA", ")", ";", "Result", ".", "add", "(", "C", ")", ";", "}", "return", "!", "Result", ".", "isBottom", "(", ")", ";"], "ground_truth": ["}"], "File": "HexagonConstPropagation11", "Func": "evaluateXORri", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20514, "Length": 135, "Cover_Rate": 0.7105263157894737, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_psravq128_mask", "(", "(", "__v2di", ")", "__X", ",", "(", "__v2di", ")", "__Y", ",", "(", "__v2di", ")", "_mm_setzero_si128", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_maskz_srav_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20515, "Length": 30, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "man", "=", "spu_and", "(", "(", "vec_uint4", ")", "(", "a", ")", ",", "spu_splats", "(", "(", "unsigned", "int", ")", "<NUM_LIT>", ")", ")", ";", "return", "(", "(", "int", ")", "(", "spu_extract", "(", "spu_gather", "(", "spu_andc", "(", "spu_cmpeq", "(", "exp", ",", "exp_mask", ")", ",", "spu_cmpeq", "(", "man", ",", "<NUM_LIT>", ")", ")", ")", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "vmx2spu", "Func": "vec_all_nan", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20516, "Length": 57, "Cover_Rate": 0.5876288659793815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "_mm_set1_ps", "(", "__F", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin5", "Func": "_mm_set_ps1", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20517, "Length": 7, "Cover_Rate": 0.3181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "O", "<<", "Sym", ".", "getName", "(", ")", ";", "}", "}", "else", "{", "O", "<<", "*", "Expr", ";", "}", "O", "<<", "<STR_LIT>", ";", "if", "(", "NumArgs", ">", "<NUM_LIT>", ")", "{", "printOperand", "(", "MI", ",", "Index", "++", ",", "O", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumArgs", ";", "++", "i", ")", "{", "O", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "Index", "++", ",", "O", ")", ";", "}", "}", "O", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "PTXInstPrinter", "Func": "printCall", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20518, "Length": 78, "Cover_Rate": 0.3058823529411765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstrBuilder", "MIB", "=", "emitGRX32Move", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "LowOpcode", ",", "Size", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isUndef", "(", ")", ")", ";"], "ground_truth": ["for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "MI", ".", "getNumOperands", "(", ")", ";", "++", "I", ")", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "I", ")", ")", ";"], "File": "SystemZInstrInfo (2)2", "Func": "expandZExtPseudo", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20519, "Length": 99, "Cover_Rate": 0.8048780487804879, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";"], "ground_truth": ["}"], "File": "ECLairTargetMachine", "Func": "getObjFileLowering", "Target": "ECLair", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20520, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "!", "RDA", "->", "hasSameReachingDef", "(", "From", ",", "To", ",", "MO", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "}", "for", "(", "auto", "I", "=", "++", "Iterator", "(", "From", ")", ",", "E", "=", "Iterator", "(", "To", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "for", "(", "auto", "&", "MO", ":", "I", "->", "operands", "(", ")", ")", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "&&", "MO", ".", "isUse", "(", ")", "&&", "Defs", ".", "count", "(", "MO", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops20", "Func": "IsSafeToMove", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20521, "Length": 100, "Cover_Rate": 0.5524861878453039, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "NegateCC", ";", "tie", "(", "Chain", ",", "NegateCC", ")", "=", "ConvertSETCC", "(", "op", ",", "DAG", ")", ";", "if", "(", "NegateCC", ")", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "op", ".", "getDebugLoc", "(", ")", ",", "<STR_LIT>", ",", "Chain", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "return", "Chain", ";"], "ground_truth": ["}"], "File": "TMS320C64XLowering", "Func": "LowerSETCC", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 20522, "Length": 53, "Cover_Rate": 0.6973684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "Val", "=", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Val", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "}", "if", "(", "U", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "U", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isOneConstant", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "if", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isOneConstant", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "}", "if", "(", "U", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "U0", "=", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "U1", "=", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "U0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "auto", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "U0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "C", "&&", "C", "->", "getSExtValue", "(", ")", "==", "-", "<NUM_LIT>", ")", "return", "false", ";", "}", "if", "(", "U1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "auto", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "U1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "C", "&&", "C", "->", "getSExtValue", "(", ")", "==", "-", "<NUM_LIT>", ")", "return", "false", ";", "}", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "X86ISelDAGToDAG1", "Func": "IsProfitableToFold", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20523, "Length": 255, "Cover_Rate": 0.35172413793103446, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_ia32_scatterdiv2df", "(", "__addr", ",", "__mask", ",", "(", "__v2di", ")", "__index", ",", "(", "__v2df", ")", "__v1", ",", "__scale", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin4", "Func": "_mm_mask_i64scatter_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20524, "Length": 20, "Cover_Rate": 0.37735849056603776, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getAGPRNum", "(", ")", "const", "{"], "ground_truth": ["return", "Value", "[", "AGPR32", "]", ";"], "File": "GCNRegPressure1", "Func": "getAGPRNum", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20525, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "SystemZISelLowering104", "Func": "lowerINTRINSIC_WO_CHAIN", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20526, "Length": 153, "Cover_Rate": 0.3135245901639344, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "regnum", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "REG", ")", "regnum", "=", "REGNO", "(", "op", ")", ";"], "ground_truth": ["else", "if", "(", "GET_CODE", "(", "op", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "==", "REG", "&&", "GET_CODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", ")", "regnum", "=", "REGNO", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ";"], "File": "rs60004", "Func": "virtual_stack_registers_memory_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20527, "Length": 65, "Cover_Rate": 0.7303370786516854, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "usesPhysRegsForPEI", "(", ")", "const", "override", "{"], "ground_truth": ["return", "false", ";"], "File": "WebAssemblyTargetMachine", "Func": "usesPhysRegsForPEI", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20528, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "Thumb1RegisterInfo", "::", "emitLoadConstPool", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "DebugLoc", "dl", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "int", "Val", ",", "<STR_LIT>", "Pred", ",", "unsigned", "PredReg", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";"], "ground_truth": ["MachineConstantPool", "*", "ConstantPool", "=", "MF", ".", "getConstantPool", "(", ")", ";"], "File": "Thumb1RegisterInfo12", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20529, "Length": 56, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "NewMI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "NewMI", "->", "copyImplicitOps", "(", "*", "MBBI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MBBI", ")", ";", "MBB", ".", "erase", "(", "MBBI", ")", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "MachineOperand", "&", "DestAddr", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "DestAddr", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "bool", "Uses64BitFramePtr", "=", "STI", "->", "isTarget64BitLP64", "(", ")", "||", "STI", "->", "isTargetNaCl64", "(", ")", ";", "unsigned", "StackPtr", "=", "TRI", "->", "getStackRegister", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "Uses64BitFramePtr", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "StackPtr", ")", ".", "addReg", "(", "DestAddr", ".", "getReg", "(", ")", ")", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "{", "int64_t", "StackAdj", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "<ISA_LIT>FL", "->", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "StackAdj", ",", "true", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "STI", "->", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";", "MBB", ".", "erase", "(", "MBBI", ")", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "{", "bool", "IsSEH", "=", "isAsynchronousEHPersonality", "(", "classifyEHPersonality", "(", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "getPersonalityFn", "(", ")", ")", ")", ";", "<ISA_LIT>FL", "->", "restoreWin32EHStackPointers", "(", "MBB", ",", "MBBI", ",", "DL", ",", "IsSEH", ")", ";", "MBBI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "X86ExpandPseudo21", "Func": "ExpandMI", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20530, "Length": 244, "Cover_Rate": 0.3279569892473118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "<ISA_LIT>TargetLowering", "*", "getTargetLowering", "(", ")", "const", "{"], "ground_truth": ["return", "&", "TLInfo", ";"], "File": "VideocoreTargetMachine", "Func": "getTargetLowering", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20531, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "'v'", ":", "return", "C_RegisterClass", ";", "}", "}", "return", "TargetLowering", "::", "getConstraintType", "(", "Constraint", ")", ";"], "ground_truth": ["}"], "File": "VEISelLowering11", "Func": "getConstraintType", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20532, "Length": 17, "Cover_Rate": 0.3269230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Argument", "(", "bool", ")", ":", "IsRegister", "(", "true", ")", ",", "RegisterName", "(", ")", "{"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "SIArgument", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20533, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "DefClamp", "<<", "<STR_LIT>", "<<", "*", "Def", "<<", "'\\n'", ")", ";", "DefClamp", "->", "setImm", "(", "<NUM_LIT>", ")", ";", "MRI", "->", "replaceRegWith", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "SIFoldOperands", "Func": "tryFoldClamp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20534, "Length": 62, "Cover_Rate": 0.37575757575757573, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MandarinTargetMachine", "::", "MandarinTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "DL", "(", "Subtarget", ".", "getDataLayout", "(", ")", ")", ",", "InstrInfo", "(", "Subtarget", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ")", "{"], "ground_truth": ["initAsmInfo", "(", ")", ";"], "File": "MandarinTargetMachine", "Func": "MandarinTargetMachine", "Target": "Mandarin", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20535, "Length": 102, "Cover_Rate": 0.9902912621359223, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_permute2_pd", "(", "__m128d", "__X", ",", "__m128d", "__Y", ",", "__m128i", "__C", ",", "const", "int", "__I", ")", "{"], "ground_truth": ["return", "(", "__m128d", ")", "__builtin_ia32_vpermil2pd", "(", "(", "__v2df", ")", "__X", ",", "(", "__v2df", ")", "__Y", ",", "(", "__v2di", ")", "__C", ",", "__I", ")", ";"], "File": "xopintrin", "Func": "_mm_permute2_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20536, "Length": 53, "Cover_Rate": 0.9814814814814815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstrBuilder", "MIB", ";", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertionPoint", ",", "DL", ",", "TII", "->", "get", "(", "getMatchingWideOpcode", "(", "Opc", ")", ")", ")", ".", "addReg", "(", "isNarrowStore", "(", "Opc", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ".", "add", "(", "BaseRegOp", ")", ".", "addImm", "(", "OffsetImm", ")", ".", "setMemRefs", "(", "I", "->", "mergeMemRefsWith", "(", "*", "MergeMI", ")", ")", ".", "setMIFlags", "(", "I", "->", "mergeFlagsWith", "(", "*", "MergeMI", ")", ")", ";", "(", "void", ")", "MIB", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "I", "->", "print", "(", "dbgs", "(", ")", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "MergeMI", "->", "print", "(", "dbgs", "(", ")", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "(", "(", "MachineInstr", "*", ")", "MIB", ")", "->", "print", "(", "dbgs", "(", ")", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "MergeMI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "NextI", ";"], "File": "AArch64LoadStoreOptimizer42", "Func": "mergeNarrowZeroStores", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20537, "Length": 167, "Cover_Rate": 0.4164588528678304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_pmovsxbd256", "(", "(", "__v16qi", ")", "__X", ")", ";"], "ground_truth": ["}"], "File": "avx2intrin", "Func": "_mm256_cvtepi8_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20538, "Length": 13, "Cover_Rate": 0.40625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstrAnalyzer", "*", "PIA", "=", "new", "<ISA_LIT>InstrAnalyzer", "(", "Ctx", ")", ";", "const", "MCSection", "*", "TS", "=", "Ctx", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "<NUM_LIT>", ",", "SectionKind", "::", "getText", "(", ")", ")", ";", "PIA", "->", "SwitchSection", "(", "TS", ")", ";"], "ground_truth": ["return", "PIA", ";"], "File": "PatmosInstrInfo", "Func": "createPatmosInstrAnalyzer", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 20539, "Length": 44, "Cover_Rate": 0.7719298245614035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vmulltq_int_m_uv8hi", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vmulltq_int_m_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20540, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>FrameLowering", "(", "const", "<ISA_LIT>Subtarget", "&", "STI", ")", ":", "TargetFrameLowering", "(", "StackGrowsDown", ",", "Align", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "STI", "(", "STI", ")", "{"], "ground_truth": ["}"], "File": "CSKYFrameLowering", "Func": "CSKYFrameLowering", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20541, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Swap", "=", "true", ";", "}", "else", "return", "false", ";", "DM", "=", "(", "(", "(", "~", "M1", ")", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "+", "(", "(", "~", "M0", ")", "&", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "else", "{", "if", "(", "M0", "<", "<NUM_LIT>", "&&", "M1", ">", "<NUM_LIT>", ")", "{", "Swap", "=", "false", ";", "}", "else", "if", "(", "M0", ">", "<NUM_LIT>", "&&", "M1", "<", "<NUM_LIT>", ")", "{", "M0", "=", "(", "M0", "+", "<NUM_LIT>", ")", "%", "<NUM_LIT>", ";", "M1", "=", "(", "M1", "+", "<NUM_LIT>", ")", "%", "<NUM_LIT>", ";", "Swap", "=", "true", ";", "}", "else", "return", "false", ";", "DM", "=", "(", "M0", "<<", "<NUM_LIT>", ")", "+", "(", "M1", "&", "<NUM_LIT>", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "PPCISelLowering (2)7", "Func": "isXXPERMDIShuffleMask", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20542, "Length": 114, "Cover_Rate": 0.3402985074626866, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "continue", ";", "}", "}", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", "&&", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "LBrac", ")", ")", "{", "eatThatToken", "(", "Operands", ")", ";", "if", "(", "!", "tryParseExpr", "(", "Operands", ",", "<STR_LIT>", ")", ")", "{", "FirstTime", "=", "false", ";", "continue", ";", "}", "}", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Lex", "(", ")", ";", "continue", ";", "}", "StringRef", "TokName", ";", "SMLoc", "TokLoc", ";", "TokName", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "TokLoc", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "FirstTime", "&&", "(", "TokName", "==", "<STR_LIT>", "||", "TokName", "==", "<STR_LIT>", ")", ")", "{"], "ground_truth": ["eatThatToken", "(", "Operands", ")", ";"], "File": "MOSAsmParser", "Func": "ParseInstruction", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20543, "Length": 124, "Cover_Rate": 0.3924050632911392, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_vpmadcsswd", "(", "(", "__v8hi", ")", "__A", ",", "(", "__v8hi", ")", "__B", ",", "(", "__v4si", ")", "__C", ")", ";"], "ground_truth": ["}"], "File": "xopintrin", "Func": "_mm_maddsd_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20544, "Length": 23, "Cover_Rate": 0.4791666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "PPCRegisterInfo59", "Func": "offsetMinAlignForOpcode", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20545, "Length": 33, "Cover_Rate": 0.3113207547169811, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "<ISA_LIT>TargetLowering", "::", "getSetCCResultType", "(", "const", "DataLayout", "&", "DL", ",", "LLVMContext", "&", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "<STR_LIT>", ";", "return", "VT", ".", "changeVectorElementTypeToInteger", "(", ")", ";"], "ground_truth": ["}"], "File": "SystemZISelLowering (2)1", "Func": "getSetCCResultType", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20546, "Length": 38, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "ST", "->", "hasBCNT", "(", "TyWidth", ")", "?", "TTI", "::", "PSK_FastHardware", ":", "TTI", "::", "PSK_Software", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo (2)", "Func": "getPopcntSupport", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20547, "Length": 17, "Cover_Rate": 0.4722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FrameLowering", "::", "~", "<ISA_LIT>FrameLowering", "(", ")", "{"], "ground_truth": ["}"], "File": "R600FrameLowering9", "Func": "~R600FrameLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20548, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "R", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Amt", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Opcode", "=", "Op", ".", "getOpcode", "(", ")", ";", "unsigned", "<ISA_LIT>OpcI", "=", "getTargetVShiftUniformOpcode", "(", "Opcode", ",", "false", ")", ";", "unsigned", "<ISA_LIT>OpcV", "=", "getTargetVShiftUniformOpcode", "(", "Opcode", ",", "true", ")", ";", "Amt", "=", "peekThroughEXTRACT_SUBVECTORs", "(", "Amt", ")", ";", "if", "(", "SupportedVectorShiftWithBaseAmnt", "(", "VT", ",", "Subtarget", ",", "Opcode", ")", ")", "{", "if", "(", "SDValue", "BaseShAmt", "=", "IsSplatValue", "(", "VT", ",", "Amt", ",", "dl", ",", "DAG", ",", "Subtarget", ",", "Opcode", ")", ")", "{", "MVT", "EltVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "assert", "(", "EltVT", ".", "bitsLE", "(", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "EltVT", "!=", "<STR_LIT>", "&&", "EltVT", ".", "bitsGT", "(", "<STR_LIT>", ")", ")", "BaseShAmt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "BaseShAmt", ")", ";"], "File": "X86ISelLowering23", "Func": "LowerScalarVariableShift", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20549, "Length": 153, "Cover_Rate": 0.35664335664335667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__aarch64_vset_lane_any", "(", "__aarch64_vget_lane_any", "(", "__b", ",", "__lane2", ")", ",", "__a", ",", "__lane1", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vcopyq_lane_p64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20550, "Length": 16, "Cover_Rate": 0.48484848484848486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "decodePixelRotOperand", "(", "MCInst", "&", "Inst", ",", "uint64_t", "Imm", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{"], "ground_truth": ["return", "decodeUImmOperand", "<", "<NUM_LIT>", ">", "(", "Inst", ",", "Imm", "<<", "<NUM_LIT>", ")", ";"], "File": "M88kDisassembler", "Func": "decodePixelRotOperand", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20551, "Length": 33, "Cover_Rate": 0.9705882352941176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", ".", "getConstrainedRegClassForOperand", "(", "MO", ",", "MRI", ")", ";", "if", "(", "RC", ")", "RBI", ".", "constrainGenericRegister", "(", "MO", ".", "getReg", "(", ")", ",", "*", "RC", ",", "MRI", ")", ";", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector12", "Func": "selectG_IMPLICIT_DEF", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20552, "Length": 52, "Cover_Rate": 0.49523809523809526, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VECTOR_MODE_P", "(", "mode", ")", "||", "mode", "==", "TImode", ")", "{", "insn_entry", "[", "uid", "]", ".", "is_relevant", "=", "<NUM_LIT>", ";", "if", "(", "mode", "==", "TImode", "||", "mode", "==", "V1TImode", ")", "insn_entry", "[", "uid", "]", ".", "is_128_int", "=", "<NUM_LIT>", ";", "if", "(", "DF_REF_INSN_INFO", "(", "mention", ")", ")", "insn_entry", "[", "uid", "]", ".", "contains_subreg", "=", "!", "rtx_equal_p", "(", "DF_REF_REG", "(", "mention", ")", ",", "DF_REF_REAL_REG", "(", "mention", ")", ")", ";", "else", "if", "(", "REG_FUNCTION_VALUE_P", "(", "DF_REF_REG", "(", "mention", ")", ")", ")", "insn_entry", "[", "uid", "]", ".", "is_live_out", "=", "<NUM_LIT>", ";", "union_uses", "(", "insn_entry", ",", "insn", ",", "mention", ")", ";", "}", "}", "if", "(", "insn_entry", "[", "uid", "]", ".", "is_relevant", ")", "{", "insn_entry", "[", "uid", "]", ".", "is_load", "=", "insn_is_load_p", "(", "insn", ")", ";", "insn_entry", "[", "uid", "]", ".", "is_store", "=", "insn_is_store_p", "(", "insn", ")", ";", "if", "(", "insn_is_swap_p", "(", "insn", ")", ")", "insn_entry", "[", "uid", "]", ".", "is_swap", "=", "<NUM_LIT>", ";", "else", "{", "unsigned", "int", "special", "=", "SH_NONE", ";", "insn_entry", "[", "uid", "]", ".", "is_swappable", "=", "insn_is_swappable_p", "(", "insn_entry", ",", "insn", ",", "&", "special", ")", ";", "if", "(", "special", "!=", "SH_NONE", "&&", "insn_entry", "[", "uid", "]", ".", "contains_subreg", ")", "insn_entry", "[", "uid", "]", ".", "is_swappable", "=", "<NUM_LIT>", ";"], "ground_truth": ["else", "if", "(", "special", "!=", "SH_NONE", ")", "insn_entry", "[", "uid", "]", ".", "special_handling", "=", "special", ";"], "File": "rs60004", "Func": "FOR_BB_INSNS", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20553, "Length": 212, "Cover_Rate": 0.43983402489626555, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "getBasePointerSaveOffset", "(", "bool", "is<ISA_LIT>64", ",", "bool", "isDarwinABI", ",", "bool", "isPIC", ")", "{", "if", "(", "isDarwinABI", ")", "return", "is<ISA_LIT>64", "?", "-", "<NUM_LIT>", ":", "-", "<NUM_LIT>", ";"], "ground_truth": ["return", "is<ISA_LIT>64", "?", "-", "<NUM_LIT>", ":", "isPIC", "?", "-", "<NUM_LIT>", ":", "-", "<NUM_LIT>", ";"], "File": "PPCFrameLowering21", "Func": "getBasePointerSaveOffset", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20554, "Length": 41, "Cover_Rate": 0.9761904761904762, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeMatrixTile", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{"], "ground_truth": ["unsigned", "LastReg", "=", "(", "<NUM_LIT>", "<<", "NumBitsForTile", ")", "-", "<NUM_LIT>", ";"], "File": "AArch64Disassembler33", "Func": "DecodeMatrixTile", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20555, "Length": 31, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Mang", "=", "M", ";", "Ctx", "=", "C", ";"], "ground_truth": ["}"], "File": "LC3bMCInstLower", "Func": "Initialize", "Target": "LC3b", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20556, "Length": 9, "Cover_Rate": 0.391304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initialize<ISA_LIT>SetflagAluCombinerPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "LanaiSetflagAluCombiner", "Func": "LanaiSetflagAluCombiner", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20557, "Length": 11, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineLoopInfo", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineLoopInfo", ">", "(", ")", ";"], "ground_truth": ["MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "File": "R600OptimizeVectorRegisters27", "Func": "getAnalysisUsage", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20558, "Length": 43, "Cover_Rate": 0.7166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "CopySign", "=", "B", ".", "buildFCopysign", "(", "Ty", ",", "C1", ",", "Src", ")", ";", "auto", "Tmp1", "=", "B", ".", "buildFAdd", "(", "Ty", ",", "Src", ",", "CopySign", ")", ";", "auto", "Tmp2", "=", "B", ".", "buildFSub", "(", "Ty", ",", "Tmp1", ",", "CopySign", ")", ";", "auto", "C2", "=", "B", ".", "buildFConstant", "(", "Ty", ",", "C2Val", ")", ";", "auto", "Fabs", "=", "B", ".", "buildFAbs", "(", "Ty", ",", "Src", ")", ";", "auto", "Cond", "=", "B", ".", "buildFCmp", "(", "CmpInst", "::", "FCMP_OGT", ",", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ",", "Fabs", ",", "C2", ")", ";", "B", ".", "buildSelect", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "Cond", ",", "Src", ",", "Tmp2", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeFrint", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20559, "Length": 114, "Cover_Rate": 0.5229357798165137, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TARGET_64BIT", "||", "!", "TARGET_PARTIAL_REG_STALL", ";", "case", "DImode", ":", "return", "TARGET_64BIT", ";", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "i3864", "Func": "ix86_tieable_integer_mode_p", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20560, "Length": 18, "Cover_Rate": 0.4090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "HexagonRegisterInfo21", "Func": "eliminateCallFramePseudoInstr", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20561, "Length": 22, "Cover_Rate": 0.3055555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>BranchExpansion", "::", "handleForbiddenSlot", "(", ")", "{", "if", "(", "!", "STI", "->", "has<ISA_LIT>32r6", "(", ")", "||", "STI", "->", "inMicro<ISA_LIT>Mode", "(", ")", ")", "return", "false", ";", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "STI", "->", "getInstrInfo", "(", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "FI", "=", "MFp", "->", "begin", "(", ")", ";", "FI", "!=", "MFp", "->", "end", "(", ")", ";", "++", "FI", ")", "{", "for", "(", "Iter", "I", "=", "FI", "->", "begin", "(", ")", ";", "I", "!=", "FI", "->", "end", "(", ")", ";", "++", "I", ")", "{", "if", "(", "!", "TII", "->", "HasForbiddenSlot", "(", "*", "I", ")", ")", "continue", ";", "Iter", "Inst", ";", "bool", "LastInstInFunction", "=", "std", "::", "next", "(", "I", ")", "==", "FI", "->", "end", "(", ")", "&&", "std", "::", "next", "(", "FI", ")", "==", "MFp", "->", "end", "(", ")", ";", "if", "(", "!", "LastInstInFunction", ")", "{", "std", "::", "pair", "<", "Iter", ",", "bool", ">", "Res", "=", "getNextMachineInstr", "(", "std", "::", "next", "(", "I", ")", ",", "&", "*", "FI", ")", ";", "LastInstInFunction", "|=", "Res", ".", "second", ";", "Inst", "=", "Res", ".", "first", ";", "}", "if", "(", "LastInstInFunction", "||", "!", "TII", "->", "SafeInForbiddenSlot", "(", "*", "Inst", ")", ")", "{", "MachineBasicBlock", "::", "instr_iterator", "Iit", "=", "I", "->", "getIterator", "(", ")", ";"], "ground_truth": ["if", "(", "std", "::", "next", "(", "Iit", ")", "==", "FI", "->", "end", "(", ")", "||", "std", "::", "next", "(", "Iit", ")", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "{"], "File": "MipsBranchExpansion1", "Func": "handleForbiddenSlot", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20562, "Length": 231, "Cover_Rate": 0.8279569892473119, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "HasVSX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "PPCISelDAGToDAG17", "Func": "getVCmpEQInst", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20563, "Length": 42, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "internalKnownBits", "(", ")", "const", "{", "unsigned", "Bits", "=", "Unalign", "?", "Unalign", ":", "KnownBits", ";", "if", "(", "Size", "&", "(", "(", "<NUM_LIT>", "<<", "Bits", ")", "-", "<NUM_LIT>", ")", ")", "Bits", "=", "CountTrailingZeros_32", "(", "Size", ")", ";"], "ground_truth": ["return", "Bits", ";"], "File": "ARMConstantIslandPass12", "Func": "internalKnownBits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20564, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "removeOperands", "(", "MI", ",", "FrameRegIdx", ")", ";", "MachineInstrBuilder", "MIB", "(", "&", "MI", ")", ";", "AddDefaultPred", "(", "AddDefaultT1CC", "(", "MIB", ")", ".", "addReg", "(", "FrameReg", ")", ".", "addImm", "(", "Mask", ")", ")", ";", "}", "else", "{", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "Mask", ")", ";", "}", "Offset", "=", "(", "Offset", "-", "Mask", "*", "Scale", ")", ";", "MachineBasicBlock", "::", "iterator", "NII", "=", "llvm", "::", "next", "(", "II", ")", ";", "emitThumbRegPlusImmediate", "(", "MBB", ",", "NII", ",", "DestReg", ",", "DestReg", ",", "Offset", ",", "TII", ",", "*", "this", ",", "dl", ")", ";", "}", "else", "{", "emitThumbConstant", "(", "MBB", ",", "II", ",", "DestReg", ",", "Offset", ",", "TII", ",", "*", "this", ",", "dl", ")", ";", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "DestReg", ",", "false", ",", "false", ",", "true", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "<NUM_LIT>", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "{", "MachineInstrBuilder", "MIB", "(", "&", "MI", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "}", "}", "return", "true", ";", "}", "else", "{", "unsigned", "ImmIdx", "=", "<NUM_LIT>", ";", "int", "InstrOffs", "=", "<NUM_LIT>", ";", "unsigned", "NumBits", "=", "<NUM_LIT>", ";", "unsigned", "Scale", "=", "<NUM_LIT>", ";", "switch", "(", "AddrMode", ")", "{", "case", "<STR_LIT>", ":", "{", "ImmIdx", "=", "FrameRegIdx", "+", "<NUM_LIT>", ";", "InstrOffs", "=", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ";", "NumBits", "=", "(", "FrameReg", "==", "<STR_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "}", "Offset", "+=", "InstrOffs", "*", "Scale", ";", "assert", "(", "(", "Offset", "&", "(", "Scale", "-", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MachineOperand", "&", "ImmOp", "=", "MI", ".", "getOperand", "(", "ImmIdx", ")", ";", "int", "ImmedOffset", "=", "Offset", "/", "Scale", ";", "unsigned", "Mask", "=", "(", "<NUM_LIT>", "<<", "NumBits", ")", "-", "<NUM_LIT>", ";", "if", "(", "(", "unsigned", ")", "Offset", "<=", "Mask", "*", "Scale", ")", "{", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "ImmOp", ".", "ChangeToImmediate", "(", "ImmedOffset", ")", ";", "return", "true", ";", "}", "bool", "isThumSpillRestore", "=", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ";", "if", "(", "AddrMode", "==", "<STR_LIT>", ")", "{", "NumBits", "=", "<NUM_LIT>", ";", "Mask", "=", "(", "<NUM_LIT>", "<<", "NumBits", ")", "-", "<NUM_LIT>", ";", "}", "if", "(", "AddrMode", "==", "<STR_LIT>", "&&", "isThumSpillRestore", ")", "ImmOp", ".", "ChangeToImmediate", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["else", "{"], "File": "Thumb1RegisterInfo12", "Func": "rewriteFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20565, "Length": 416, "Cover_Rate": 0.4369747899159664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "bool", "LP64", "=", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", ";", "const", "TargetRegisterClass", "*", "G8RC", "=", "&", "<STR_LIT>", ";", "const", "TargetRegisterClass", "*", "GPRC", "=", "&", "<STR_LIT>", ";", "unsigned", "Reg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "LP64", "?", "G8RC", ":", "GPRC", ")", ";", "unsigned", "DestReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "assert", "(", "MI", ".", "definesRegister", "(", "DestReg", ")", "&&", "<STR_LIT>", ")", ";", "addFrameReference", "(", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "LP64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "Reg", ")", ",", "FrameIndex", ")", ";", "if", "(", "DestReg", "!=", "<STR_LIT>", ")", "{"], "ground_truth": ["unsigned", "Reg1", "=", "Reg", ";"], "File": "PPCRegisterInfo1", "Func": "lowerCRRestore", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20566, "Length": 133, "Cover_Rate": 0.4290322580645161, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "Used", "=", "allOnes", "(", "Op", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ")", ";", "if", "(", "Used", "!=", "(", "AndMask", "|", "InsertMask", ")", ")", "{", "APInt", "KnownZero", ",", "KnownOne", ";", "CurDAG", "->", "ComputeMaskedBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "KnownZero", ",", "KnownOne", ")", ";", "if", "(", "Used", "!=", "(", "AndMask", "|", "InsertMask", "|", "KnownZero", ".", "getZExtValue", "(", ")", ")", ")", "return", "false", ";", "}", "Op", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SystemZISelDAGToDAG17", "Func": "detectOrAndInsertion", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20567, "Length": 81, "Cover_Rate": 0.5159235668789809, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "offset", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "offset", ")", "==", "REG", ")", "{", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "reg", ")", "]", ",", "reg_names", "[", "REGNO", "(", "offset", ")", "]", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "offset", ")", "==", "CONST_INT", ")", "{", "fprintf", "(", "file", ",", "HOST_WIDE_INT_PRINT_DEC", "<STR_LIT>", ",", "INTVAL", "(", "offset", ")", ",", "reg_names", "[", "REGNO", "(", "reg", ")", "]", ")", ";", "}", "else", "abort", "(", ")", ";", "break", ";", "case", "CONST", ":", "case", "LABEL_REF", ":", "case", "SYMBOL_REF", ":", "case", "CONST_INT", ":", "output_addr_const", "(", "file", ",", "addr", ")", ";", "break", ";"], "ground_truth": ["default", ":"], "File": "spu", "Func": "print_operand_address", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20568, "Length": 106, "Cover_Rate": 0.48623853211009177, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "Ins", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "IdxVT", "=", "Idx", ".", "getValueType", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "VecVT", ".", "getVectorNumElements", "(", ")", ";", "I", "<", "E", ";", "++", "I", ")", "{", "SDValue", "IC", "=", "DAG", ".", "getConstant", "(", "I", ",", "SL", ",", "IdxVT", ")", ";", "SDValue", "Elt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "EltVT", ",", "Vec", ",", "IC", ")", ";", "SDValue", "V", "=", "DAG", ".", "getSelectCC", "(", "SL", ",", "Idx", ",", "IC", ",", "Ins", ",", "Elt", ",", "<STR_LIT>", ")", ";", "Ops", ".", "push_back", "(", "V", ")", ";", "}"], "ground_truth": ["return", "DAG", ".", "getBuildVector", "(", "VecVT", ",", "SL", ",", "Ops", ")", ";"], "File": "SIISelLowering (2)3", "Func": "performInsertVectorEltCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20569, "Length": 136, "Cover_Rate": 0.5643153526970954, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "in", "==", "<NUM_LIT>", ")", "return", "MAX", "(", "ix86_cost", "->", "hard_register", ".", "movzbl_load", ",", "ix86_cost", "->", "hard_register", ".", "int_store", "[", "<NUM_LIT>", "]", "+", "<NUM_LIT>", ")", ";", "if", "(", "in", ")", "return", "ix86_cost", "->", "hard_register", ".", "movzbl_load", ";", "else", "return", "ix86_cost", "->", "hard_register", ".", "int_store", "[", "<NUM_LIT>", "]", "+", "<NUM_LIT>", ";", "}", "break", ";", "case", "<NUM_LIT>", ":", "{", "int", "cost", ";", "if", "(", "in", "==", "<NUM_LIT>", ")", "cost", "=", "MAX", "(", "ix86_cost", "->", "hard_register", ".", "int_load", "[", "<NUM_LIT>", "]", ",", "ix86_cost", "->", "hard_register", ".", "int_store", "[", "<NUM_LIT>", "]", ")", ";", "else", "cost", "=", "in", "?", "ix86_cost", "->", "hard_register", ".", "int_load", "[", "<NUM_LIT>", "]", ":", "ix86_cost", "->", "hard_register", ".", "int_store", "[", "<NUM_LIT>", "]", ";", "if", "(", "mode", "==", "E_HFmode", ")", "{", "int", "sse_cost", ";", "int", "index", "=", "sse_store_index", "(", "mode", ")", ";", "if", "(", "in", "==", "<NUM_LIT>", ")", "sse_cost", "=", "MAX", "(", "ix86_cost", "->", "hard_register", ".", "sse_load", "[", "index", "]", ",", "ix86_cost", "->", "hard_register", ".", "sse_store", "[", "index", "]", ")", ";", "else", "sse_cost", "=", "(", "in", "?", "ix86_cost", "->", "hard_register", ".", "sse_load", "[", "index", "]", ":", "ix86_cost", "->", "hard_register", ".", "sse_store", "[", "index", "]", ")", ";", "if", "(", "sse_cost", ">=", "cost", ")", "cost", "=", "sse_cost", "+", "<NUM_LIT>", ";", "}", "return", "cost", ";", "}", "default", ":", "if", "(", "in", "==", "<NUM_LIT>", ")", "cost", "=", "MAX", "(", "ix86_cost", "->", "hard_register", ".", "int_load", "[", "<NUM_LIT>", "]", ",", "ix86_cost", "->", "hard_register", ".", "int_store", "[", "<NUM_LIT>", "]", ")", ";", "else", "if", "(", "in", ")", "cost", "=", "ix86_cost", "->", "hard_register", ".", "int_load", "[", "<NUM_LIT>", "]", ";", "else", "cost", "=", "ix86_cost", "->", "hard_register", ".", "int_store", "[", "<NUM_LIT>", "]", ";", "return", "cost", "*", "CEIL", "(", "(", "int", ")", "GET_MODE_SIZE", "(", "mode", ")", ",", "UNITS_PER_WORD", ")", ";"], "ground_truth": ["}"], "File": "i3861", "Func": "inline_memory_move_cost", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20570, "Length": 278, "Cover_Rate": 0.36435124508519, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "SetHiMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "return", "false", ";", "int64_t", "imm", "=", "SetHiMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "imm", ")", ")", "return", "false", ";", "imm", "=", "(", "imm", "<<", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "assert", "(", "RestoreMI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "RestoreMI", "->", "setDesc", "(", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "RestoreMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "reg", "-", "<STR_LIT>", "+", "<STR_LIT>", ")", ";"], "ground_truth": ["RestoreMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "<STR_LIT>", ")", ";"], "File": "DelaySlotFiller17", "Func": "combineRestoreSETHIi", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20571, "Length": 106, "Cover_Rate": 0.5608465608465608, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "ensure", "(", "unsigned", "Idx", ")", "{"], "ground_truth": ["if", "(", "size", "(", ")", "<=", "Idx", ")", "resize", "(", "std", "::", "max", "(", "Idx", "+", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";"], "File": "HexagonBitSimplify (2)", "Func": "ensure", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20572, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "offset", "=", "SUBREG_BYTE", "(", "op", ")", ";", "op", "=", "SUBREG_REG", "(", "op", ")", ";", "src_mode", "=", "GET_MODE", "(", "op", ")", ";", "if", "(", "GET_MODE_SIZE", "(", "dest_mode", ")", "==", "GET_MODE_SIZE", "(", "src_mode", ")", ")", "return", "false", ";", "if", "(", "GET_CODE", "(", "op", ")", "!=", "REG", ")", "return", "false", ";", "if", "(", "REGNO", "(", "op", ")", ">=", "MEM0_REGNO", ")", "return", "false", ";", "offset", "=", "(", "<NUM_LIT>", "<<", "offset", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "legal_subregs", ")", ";", "i", "++", ")", "if", "(", "legal_subregs", "[", "i", "]", ".", "outer_mode_size", "==", "GET_MODE_SIZE", "(", "dest_mode", ")", "&&", "legal_subregs", "[", "i", "]", ".", "regno", "==", "REGNO", "(", "op", ")", "&&", "legal_subregs", "[", "i", "]", ".", "inner_mode_size", "==", "GET_MODE_SIZE", "(", "src_mode", ")", "&&", "legal_subregs", "[", "i", "]", ".", "byte_mask", "&", "offset", ")", "{", "switch", "(", "legal_subregs", "[", "i", "]", ".", "legal_when", ")", "{", "case", "<NUM_LIT>", ":", "return", "false", ";", "case", "<NUM_LIT>", ":", "if", "(", "TARGET_A16", ")", "return", "false", ";", "break", ";", "case", "<NUM_LIT>", ":"], "ground_truth": ["if", "(", "TARGET_A24", ")", "return", "false", ";"], "File": "m32c", "Func": "m32c_illegal_subreg_p", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20573, "Length": 170, "Cover_Rate": 0.6938775510204082, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "decodePCDBLOperand", "<", "<NUM_LIT>", ">", "(", "Inst", ",", "Imm", ",", "Address", ",", "false", ",", "Decoder", ")", ";"], "ground_truth": ["}"], "File": "SystemZDisassembler (2)1", "Func": "decodePC32DBLOperand", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20574, "Length": 18, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "do", "{", "--", "MBBI", ";", "}", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "ArgRegsSaveSize", "+", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "if", "(", "is<ISA_LIT>", ")", "emit<ISA_LIT>RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "<STR_LIT>", ",", "FramePtr", ",", "-", "NumBytes", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "TII", ")", ";", "else", "{", "assert", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "<STR_LIT>", ",", "FramePtr", ",", "-", "NumBytes", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "TII", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ")", ";", "}", "}", "else", "{", "if", "(", "is<ISA_LIT>", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "(", "unsigned", ")", "<STR_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "else", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "FramePtr", ")", ")", ";", "}", "}", "else", "if", "(", "NumBytes", "&&", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "MBBI", ",", "NumBytes", ")", ")", "emitSPUpdate", "(", "is<ISA_LIT>", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ")", ";", "if", "(", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", "{", "MBBI", "++", ";", "while", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "MBBI", "++", ";", "}", "if", "(", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", ")", "MBBI", "++", ";", "if", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", ")", "MBBI", "++", ";", "}", "fixTCReturn", "(", "MF", ",", "MBB", ")", ";"], "ground_truth": ["if", "(", "ArgRegsSaveSize", ")", "emitSPUpdate", "(", "is<ISA_LIT>", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "ArgRegsSaveSize", ")", ";"], "File": "ARMFrameLowering2", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20575, "Length": 367, "Cover_Rate": 0.552710843373494, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int32_t", "BranchOffset", "=", "(", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Offset", ")", "*", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "BranchOffset", ")", ")", ";"], "File": "MipsDisassembler40", "Func": "DecodeBranchTarget", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20576, "Length": 29, "Cover_Rate": 0.5272727272727272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "else", "{", "return", "false", ";", "}", "auto", "setcc_inner", "=", "Dest", ".", "getOperand", "(", "select", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "auto", "reg_xxx", "=", "&", "Dest", ".", "getOperand", "(", "select", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "SDValue", "*", "reg_out", ";", "int", "inner_pos_constant_low_cc", ";", "if", "(", "setcc_inner", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "inner_pos_constant_low_cc", "=", "<NUM_LIT>", ";", "reg_out", "=", "&", "setcc_inner", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "setcc_outer", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "reg_out", "=", "&", "setcc_inner", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "inner_pos_constant_low_cc", "=", "<NUM_LIT>", ";", "}", "else", "{", "return", "false", ";", "}", "MemSDNode", "*", "mem_in", "=", "cast", "<", "MemSDNode", ">", "(", "*", "reg_in", ")", ";", "MemSDNode", "*", "mem_out", "=", "cast", "<", "MemSDNode", ">", "(", "*", "reg_out", ")", ";", "MemSDNode", "*", "mem_xxx", "=", "cast", "<", "MemSDNode", ">", "(", "*", "reg_xxx", ")", ";", "if", "(", "*", "(", "mem_in", "->", "getMemOperand", "(", ")", ")", "!=", "*", "(", "mem_out", "->", "getMemOperand", "(", ")", ")", "||", "*", "(", "mem_in", "->", "getMemOperand", "(", ")", ")", "!=", "*", "(", "mem_xxx", "->", "getMemOperand", "(", ")", ")", ")", "{", "return", "false", ";", "}", "int32_t", "inner_low_constant_cc", "=", "setcc_inner", ".", "getConstantOperandVal", "(", "inner_pos_constant_low_cc", ")", ";", "if", "(", "setcc_inner", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "cast", "<", "CondCodeSDNode", ">", "(", "*", "setcc_inner", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ".", "get", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "unsign", "&&", "inner_low_constant_cc", "!=", "-", "low_constant_cc", ")", "{", "return", "false", ";", "}"], "ground_truth": ["}", "else", "{"], "File": "RISCVRI5CYHelpers", "Func": "RI5CY_pclip_check", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20577, "Length": 266, "Cover_Rate": 0.3773049645390071, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "}", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "I", ";", "for", "(", "I", "=", "BB", "->", "getIterator", "(", ")", ";", "I", "!=", "F", "->", "end", "(", ")", "&&", "&", "(", "*", "I", ")", "!=", "BB", ";", "++", "I", ")", ";", "if", "(", "I", "!=", "F", "->", "end", "(", ")", ")", "++", "I", ";", "MachineBasicBlock", "*", "LoopBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "RemBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "F", "->", "insert", "(", "I", ",", "LoopBB", ")", ";", "F", "->", "insert", "(", "I", ",", "RemBB", ")", ";", "RemBB", "->", "splice", "(", "RemBB", "->", "begin", "(", ")", ",", "BB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "RemBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "LoopBB", ")", ";", "BB", "->", "addSuccessor", "(", "RemBB", ")", ";", "LoopBB", "->", "addSuccessor", "(", "RemBB", ")", ";", "LoopBB", "->", "addSuccessor", "(", "LoopBB", ")", ";", "unsigned", "ShiftAmtReg", "=", "RI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "unsigned", "ShiftAmtReg2", "=", "RI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "unsigned", "ShiftReg", "=", "RI", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "ShiftReg2", "=", "RI", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "ShiftAmtSrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "ShiftAmtSrcReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "RemBB", ")", ";", "BuildMI", "(", "LoopBB", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ShiftReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addMBB", "(", "BB", ")", ".", "addReg", "(", "ShiftReg2", ")", ".", "addMBB", "(", "LoopBB", ")", ";", "BuildMI", "(", "LoopBB", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ShiftAmtReg", ")", ".", "addReg", "(", "ShiftAmtSrcReg", ")", ".", "addMBB", "(", "BB", ")", ".", "addReg", "(", "ShiftAmtReg2", ")", ".", "addMBB", "(", "LoopBB", ")", ";", "auto", "ShiftMI", "=", "BuildMI", "(", "LoopBB", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ShiftReg2", ")", ".", "addReg", "(", "ShiftReg", ")", ";", "if", "(", "HasRepeatedOperand", ")", "ShiftMI", ".", "addReg", "(", "ShiftReg", ")", ";", "BuildMI", "(", "LoopBB", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ShiftAmtReg2", ")", ".", "addReg", "(", "ShiftAmtReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "LoopBB", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "LoopBB", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "RemBB", ",", "RemBB", "->", "begin", "(", ")", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addMBB", "(", "BB", ")", ".", "addReg", "(", "ShiftReg2", ")", ".", "addMBB", "(", "LoopBB", ")", ";"], "File": "AVRISelLowering29", "Func": "insertShift", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20578, "Length": 527, "Cover_Rate": 0.6364734299516909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isImmInRange", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "MCE", ")", "return", "false", ";", "int64_t", "Val", "=", "MCE", "->", "getValue", "(", ")", ";", "return", "(", "Val", ">=", "N", "&&", "Val", "<=", "M", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser (2)2", "Func": "isImmInRange", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20579, "Length": 60, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "getTargetMachine", "(", ")", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "CC_<ISA_LIT>32", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "EVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "switch", "(", "RegVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "RegVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", "<<", "<STR_LIT>", ";", "llvm_unreachable", "(", "<NUM_LIT>", ")", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "unsigned", "VReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "RegInfo", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "VReg", ")", ";", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "RegVT", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExt", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "unsigned", "ObjSize", "=", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "if", "(", "ObjSize", ">", "<NUM_LIT>", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "EVT", "(", "VA", ".", "getLocVT", "(", ")", ")", ".", "getEVTString", "(", ")", "<<", "<STR_LIT>", ";", "}", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "ObjSize", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "<STR_LIT>", ")", ";", "InVals", ".", "push_back", "(", "DAG", ".", "getLoad", "(", "VA", ".", "getLocVT", "(", ")", ",", "dl", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";", "}", "}", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "hasStructRetAttr", "(", ")", ")", "{"], "ground_truth": ["unsigned", "Reg", "=", "<ISA_LIT>MFI", "->", "getSRetReturnReg", "(", ")", ";"], "File": "OR1KISelLowering", "Func": "LowerCCCArguments", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20580, "Length": 439, "Cover_Rate": 0.6753846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "rtx", "const_reg", ";", "rtx", "insn", ";", "int", "temp", "=", "epilogue_p", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "int", "i", ";", "if", "(", "epilogue_p", "<", "<NUM_LIT>", "||", "current_function_interrupt", "||", "!", "call_really_used_regs", "[", "temp", "]", "||", "fixed_regs", "[", "temp", "]", ")", "temp", "=", "-", "<NUM_LIT>", ";", "if", "(", "temp", "<", "<NUM_LIT>", "&&", "!", "current_function_interrupt", "&&", "epilogue_p", ">=", "<NUM_LIT>", ")", "{", "HARD_REG_SET", "temps", ";", "COPY_HARD_REG_SET", "(", "temps", ",", "call_used_reg_set", ")", ";", "AND_COMPL_HARD_REG_SET", "(", "temps", ",", "call_fixed_reg_set", ")", ";", "if", "(", "epilogue_p", ">", "<NUM_LIT>", ")", "{", "int", "nreg", "=", "<NUM_LIT>", ";", "if", "(", "crtl", "->", "return_rtx", ")", "{", "machine_mode", "mode", ";", "mode", "=", "GET_MODE", "(", "crtl", "->", "return_rtx", ")", ";", "if", "(", "BASE_RETURN_VALUE_REG", "(", "mode", ")", "==", "FIRST_RET_REG", ")", "nreg", "=", "HARD_REGNO_NREGS", "(", "FIRST_RET_REG", ",", "mode", ")", ";", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nreg", ";", "i", "++", ")", "CLEAR_HARD_REG_BIT", "(", "temps", ",", "FIRST_RET_REG", "+", "i", ")", ";", "if", "(", "crtl", "->", "calls_eh_return", ")", "{", "CLEAR_HARD_REG_BIT", "(", "temps", ",", "EH_RETURN_STACKADJ_REGNO", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<=", "<NUM_LIT>", ";", "i", "++", ")", "CLEAR_HARD_REG_BIT", "(", "temps", ",", "EH_RETURN_DATA_REGNO", "(", "i", ")", ")", ";", "}", "}", "if", "(", "epilogue_p", "<=", "<NUM_LIT>", ")", "{", "for", "(", "i", "=", "FIRST_PARM_REG", ";", "i", "<", "FIRST_PARM_REG", "+", "NPARM_REGS", "(", "SImode", ")", ";", "i", "++", ")", "CLEAR_HARD_REG_BIT", "(", "temps", ",", "i", ")", ";", "if", "(", "cfun", "->", "static_chain_decl", "!=", "NULL", ")", "CLEAR_HARD_REG_BIT", "(", "temps", ",", "STATIC_CHAIN_REGNUM", ")", ";", "}", "temp", "=", "scavenge_reg", "(", "&", "temps", ")", ";", "}", "if", "(", "temp", "<", "<NUM_LIT>", "&&", "live_regs_mask", ")", "{", "HARD_REG_SET", "temps", ";", "COPY_HARD_REG_SET", "(", "temps", ",", "*", "live_regs_mask", ")", ";", "CLEAR_HARD_REG_BIT", "(", "temps", ",", "REGNO", "(", "reg", ")", ")", ";", "temp", "=", "scavenge_reg", "(", "&", "temps", ")", ";", "}", "if", "(", "temp", "<", "<NUM_LIT>", ")", "{", "rtx", "adj_reg", ",", "tmp_reg", ",", "mem", ";", "gcc_assert", "(", "epilogue_p", ")", ";", "gcc_assert", "(", "!", "fixed_regs", "[", "<NUM_LIT>", "]", "&&", "!", "fixed_regs", "[", "<NUM_LIT>", "]", "&&", "!", "global_regs", "[", "<NUM_LIT>", "]", "&&", "!", "global_regs", "[", "<NUM_LIT>", "]", ")", ";", "adj_reg", "=", "gen_rtx_REG", "(", "GET_MODE", "(", "reg", ")", ",", "<NUM_LIT>", ")", ";", "tmp_reg", "=", "gen_rtx_REG", "(", "GET_MODE", "(", "reg", ")", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "gen_tmp_stack_mem", "(", "Pmode", ",", "reg", ")", ",", "adj_reg", ")", ";", "emit_insn", "(", "GEN_MOV", "(", "adj_reg", ",", "GEN_INT", "(", "size", ")", ")", ")", ";", "emit_insn", "(", "GEN_ADD3", "(", "adj_reg", ",", "adj_reg", ",", "reg", ")", ")", ";", "mem", "=", "gen_tmp_stack_mem", "(", "Pmode", ",", "gen_rtx_PRE_DEC", "(", "Pmode", ",", "adj_reg", ")", ")", ";"], "ground_truth": ["emit_move_insn", "(", "mem", ",", "tmp_reg", ")", ";"], "File": "sh6", "Func": "output_stack_adjust", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20581, "Length": 411, "Cover_Rate": 0.5365535248041775, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "requestedFixup", "=", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_ABS_G2", ":", "requestedFixup", "=", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_ABS_G2_NC", ":", "requestedFixup", "=", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_ABS_G3", ":", "requestedFixup", "=", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_SABS_G0", ":", "requestedFixup", "=", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_SABS_G1", ":", "requestedFixup", "=", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_SABS_G2", ":", "requestedFixup", "=", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_DTPREL_G2", ":", "requestedFixup", "=", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_DTPREL_G1", ":", "requestedFixup", "=", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_DTPREL_G1_NC", ":", "requestedFixup", "=", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_DTPREL_G0", ":", "requestedFixup", "=", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_DTPREL_G0_NC", ":", "requestedFixup", "=", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_GOTTPREL_G1", ":", "requestedFixup", "=", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_GOTTPREL_G0_NC", ":", "requestedFixup", "=", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_TPREL_G2", ":", "requestedFixup", "=", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_TPREL_G1", ":", "requestedFixup", "=", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_TPREL_G1_NC", ":", "requestedFixup", "=", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_TPREL_G0", ":", "requestedFixup", "=", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_TPREL_G0_NC", ":", "requestedFixup", "=", "<STR_LIT>", ";", "break", ";", "}", "return", "Result", "|", "getAddressWithFixup", "(", "UImm16MO", ",", "requestedFixup", ",", "Fixups", ",", "STI", ")", ";"], "ground_truth": ["}"], "File": "AArch64MCCodeEmitter11", "Func": "getMoveWideImmOpValue", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20582, "Length": 220, "Cover_Rate": 0.5104408352668214, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", ";", "!", "MI", "->", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ";", "++", "i", ")", "assert", "(", "i", "+", "<NUM_LIT>", "<", "MI", "->", "getNumOperands", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "AddrMode", "==", "<STR_LIT>", "||", "AddrMode", "==", "<STR_LIT>", ")", "return", "Offset", "==", "<NUM_LIT>", ";", "unsigned", "NumBits", "=", "<NUM_LIT>", ";", "unsigned", "Scale", "=", "<NUM_LIT>", ";", "bool", "isSigned", "=", "true", ";", "switch", "(", "AddrMode", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Scale", "=", "<NUM_LIT>", ";", "if", "(", "Offset", "<", "<NUM_LIT>", ")", "{", "NumBits", "=", "<NUM_LIT>", ";", "Offset", "=", "-", "Offset", ";", "}", "else", "{", "NumBits", "=", "<NUM_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "NumBits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "NumBits", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NumBits", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NumBits", "=", "(", "BaseReg", "==", "<STR_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "Scale", "=", "<NUM_LIT>", ";", "isSigned", "=", "false", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "Offset", "+=", "getFrameIndexInstrOffset", "(", "MI", ",", "i", ")", ";"], "ground_truth": ["if", "(", "(", "Offset", "&", "(", "Scale", "-", "<NUM_LIT>", ")", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";"], "File": "ARMBaseRegisterInfo17", "Func": "isFrameOffsetLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20583, "Length": 197, "Cover_Rate": 0.6437908496732027, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MBB", "==", "A", "->", "MBB", "&&", "<ISA_LIT>ConstantPoolValue", "::", "equals", "(", "A", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue", "Func": "equals", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20584, "Length": 15, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "loop2MBB", "->", "addSuccessor", "(", "loop1MBB", ")", ";", "loop2MBB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "BB", "=", "loop1MBB", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Dest", ")", ".", "addReg", "(", "Ptr", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "Dest", ")", ".", "addReg", "(", "OldVal", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "exitMBB", ")", ";", "BB", "=", "loop2MBB", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "NewVal", ")", ".", "addReg", "(", "Ptr", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "loop1MBB", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "OR1KISelLowering1", "Func": "emitAtomicCmpSwap", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20585, "Length": 145, "Cover_Rate": 0.3598014888337469, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LiveGPRs", ".", "push_back", "(", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "GPR", ",", "<STR_LIT>", ")", ")", ";", "}", "const", "auto", "&", "AvailableXmms", "=", "ArgXMMs", ".", "slice", "(", "NumXMMRegs", ")", ";", "if", "(", "!", "AvailableXmms", ".", "empty", "(", ")", ")", "{", "unsigned", "AL", "=", "TheMachineFunction", ".", "addLiveIn", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "ALVal", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "AL", ",", "<STR_LIT>", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "AvailableXmms", ")", "{", "unsigned", "XMMReg", "=", "TheMachineFunction", ".", "addLiveIn", "(", "Reg", ",", "&", "<STR_LIT>", ")", ";", "LiveXMMRegs", ".", "push_back", "(", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "XMMReg", ",", "<STR_LIT>", ")", ")", ";", "}", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "MemOps", ";", "SDValue", "RSFIN", "=", "DAG", ".", "getFrameIndex", "(", "FuncInfo", "->", "getRegSaveFrameIndex", "(", ")", ",", "TargLowering", ".", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "unsigned", "Offset", "=", "FuncInfo", "->", "getVarArgsGPOffset", "(", ")", ";", "for", "(", "SDValue", "Val", ":", "LiveGPRs", ")", "{", "SDValue", "FIN", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "TargLowering", ".", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ",", "RSFIN", ",", "DAG", ".", "getIntPtrConstant", "(", "Offset", ",", "DL", ")", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Val", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "DL", ",", "Val", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "FuncInfo", "->", "getRegSaveFrameIndex", "(", ")", ",", "Offset", ")", ")", ";", "MemOps", ".", "push_back", "(", "Store", ")", ";", "Offset", "+=", "<NUM_LIT>", ";", "}", "if", "(", "!", "LiveXMMRegs", ".", "empty", "(", ")", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "SaveXMMOps", ";", "SaveXMMOps", ".", "push_back", "(", "Chain", ")", ";", "SaveXMMOps", ".", "push_back", "(", "ALVal", ")", ";", "SaveXMMOps", ".", "push_back", "(", "DAG", ".", "getIntPtrConstant", "(", "FuncInfo", "->", "getRegSaveFrameIndex", "(", ")", ",", "DL", ")", ")", ";", "SaveXMMOps", ".", "push_back", "(", "DAG", ".", "getIntPtrConstant", "(", "FuncInfo", "->", "getVarArgsFPOffset", "(", ")", ",", "DL", ")", ")", ";", "SaveXMMOps", ".", "insert", "(", "SaveXMMOps", ".", "end", "(", ")", ",", "LiveXMMRegs", ".", "begin", "(", ")", ",", "LiveXMMRegs", ".", "end", "(", ")", ")", ";", "MemOps", ".", "push_back", "(", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "SaveXMMOps", ")", ")", ";", "}", "if", "(", "!", "MemOps", ".", "empty", "(", ")", ")", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "MemOps", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering125", "Func": "createVarArgAreaAndStoreRegisters", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20586, "Length": 381, "Cover_Rate": 0.5351123595505618, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "isImm", "(", ")", ")", "O", "<<", "(", "short", ")", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", "*", "<NUM_LIT>", ")", ";"], "ground_truth": ["else", "printOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "File": "PPCInstPrinter16", "Func": "printS16X4ImmOperand", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20587, "Length": 43, "Cover_Rate": 0.6935483870967742, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "<ISA_LIT>16TargetLowering", "::", "emitFEXT_T8I816_ins", "(", "unsigned", "BtOpc", ",", "unsigned", "CmpOpc", ",", "MachineInstr", "*", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "if", "(", "DontExpandCondPseudos16", ")", "return", "BB", ";", "const", "TargetInstrInfo", "*", "TII", "=", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ";", "unsigned", "regX", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["unsigned", "regY", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "File": "Mips16ISelLowering", "Func": "emitFEXT_T8I816_ins", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20588, "Length": 70, "Cover_Rate": 0.4605263157894737, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", ")", ";", "assert", "(", "!", "MO", ".", "getSubReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "Reg", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "<STR_LIT>", ")", ";", "}", "O", "<<", "<ISA_LIT>InstPrinter", "::", "getRegisterName", "(", "Reg", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_Immediate", ":", "{", "int64_t", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "O", "<<", "'#'", ";", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "||", "(", "TF", "==", "<STR_LIT>", ")", ")", "O", "<<", "<STR_LIT>", ";", "else", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "||", "(", "TF", "==", "<STR_LIT>", ")", ")", "O", "<<", "<STR_LIT>", ";", "O", "<<", "Imm", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "O", "<<", "*", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "||", "(", "TF", "&", "<STR_LIT>", ")", ")", "O", "<<", "<STR_LIT>", ";", "else", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "||", "(", "TF", "&", "<STR_LIT>", ")", ")", "O", "<<", "<STR_LIT>", ";", "O", "<<", "*", "Mang", "->", "getSymbol", "(", "GV", ")", ";", "printOffset", "(", "MO", ".", "getOffset", "(", ")", ",", "O", ")", ";", "if", "(", "TF", "==", "<STR_LIT>", ")", "O", "<<", "<STR_LIT>", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "O", "<<", "*", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";", "if", "(", "TF", "==", "<STR_LIT>", ")", "O", "<<", "<STR_LIT>", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "O", "<<", "*", "GetCPISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "O", "<<", "*", "GetJTISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter109", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20589, "Length": 356, "Cover_Rate": 0.7946428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "Filename", "=", "llvm", "::", "createGraphFilename", "(", "file", ",", "FD", ")", ";", "raw_fd_ostream", "OS", "(", "FD", ",", "true", ")", ";", "OS", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ";", "OS", "<<", "<STR_LIT>", ";", "OS", "<<", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ";", "OS", "<<", "CF", ".", "printTree", "(", ")", ";"], "ground_truth": ["OS", "<<", "<STR_LIT>", ";"], "File": "TPCCostModelEmitter", "Func": "printGraph", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20590, "Length": 50, "Cover_Rate": 0.5494505494505495, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", ")", "{", "AFI", "->", "addGPRCalleeSavedArea2Frame", "(", "FI", ")", ";", "GPRCS2Size", "+=", "<NUM_LIT>", ";", "}", "else", "{", "AFI", "->", "addGPRCalleeSavedArea1Frame", "(", "FI", ")", ";", "GPRCS1Size", "+=", "<NUM_LIT>", ";", "}", "break", ";", "default", ":", "AFI", "->", "addDPRCalleeSavedAreaFrame", "(", "FI", ")", ";", "DPRCSSize", "+=", "<NUM_LIT>", ";", "}", "}", "if", "(", "GPRCS1Size", ">", "<NUM_LIT>", ")", "MBBI", "++", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "if", "(", "HasFP", ")", "{", "unsigned", "ADDriOpc", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ADDriOpc", ")", ",", "FramePtr", ")", ".", "addFrameIndex", "(", "FramePtrSpillFI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "MIB", ")", ")", ";", "}", "if", "(", "GPRCS2Size", ">", "<NUM_LIT>", ")", "MBBI", "++", ";", "unsigned", "DPRCSOffset", "=", "NumBytes", "-", "(", "GPRCS1Size", "+", "GPRCS2Size", "+", "DPRCSSize", ")", ";", "unsigned", "GPRCS2Offset", "=", "DPRCSOffset", "+", "DPRCSSize", ";", "unsigned", "GPRCS1Offset", "=", "GPRCS2Offset", "+", "GPRCS2Size", ";", "if", "(", "HasFP", ")", "AFI", "->", "setFramePtrSpillOffset", "(", "MFI", "->", "getObjectOffset", "(", "FramePtrSpillFI", ")", "+", "NumBytes", ")", ";", "AFI", "->", "setGPRCalleeSavedArea1Offset", "(", "GPRCS1Offset", ")", ";", "AFI", "->", "setGPRCalleeSavedArea2Offset", "(", "GPRCS2Offset", ")", ";", "AFI", "->", "setDPRCalleeSavedAreaOffset", "(", "DPRCSOffset", ")", ";", "if", "(", "DPRCSSize", ">", "<NUM_LIT>", ")", "{", "MBBI", "++", ";", "while", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "MBBI", "++", ";", "}", "NumBytes", "=", "DPRCSOffset", ";", "if", "(", "NumBytes", ")", "{", "emitSPUpdate", "(", "is<ISA_LIT>", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "-", "NumBytes", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "(", "HasFP", "&&", "is<ISA_LIT>", ")", "AFI", "->", "setShouldRestoreSPFromFP", "(", "true", ")", ";", "}", "if", "(", "STI", ".", "isTargetELF", "(", ")", "&&", "hasFP", "(", "MF", ")", ")", "MFI", "->", "setOffsetAdjustment", "(", "MFI", "->", "getOffsetAdjustment", "(", ")", "-", "AFI", "->", "getFramePtrSpillOffset", "(", ")", ")", ";", "AFI", "->", "setGPRCalleeSavedArea1Size", "(", "GPRCS1Size", ")", ";", "AFI", "->", "setGPRCalleeSavedArea2Size", "(", "GPRCS2Size", ")", ";", "AFI", "->", "setDPRCalleeSavedAreaSize", "(", "DPRCSSize", ")", ";", "if", "(", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", ")", "{", "unsigned", "MaxAlign", "=", "MFI", "->", "getMaxAlignment", "(", ")", ";"], "ground_truth": ["assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", ";"], "File": "ARMFrameLowering88", "Func": "emitPrologue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20591, "Length": 376, "Cover_Rate": 0.3527204502814259, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "cfun", "->", "machine", "->", "eh_stack_adjust", "=", "sa", ";", "}"], "ground_truth": ["return", "cfun", "->", "machine", "->", "eh_stack_adjust", ";"], "File": "m32c2", "Func": "m32c_eh_return_stackadj_rtx", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20592, "Length": 16, "Cover_Rate": 0.37209302325581395, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isALUInstr", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "return", "true", ";", "if", "(", "isVector", "(", "MI", ")", "||", "isCubeOp", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "return", "true", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "default", ":", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "R600InstrInfo10", "Func": "canBeConsideredALU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20593, "Length": 70, "Cover_Rate": 0.7446808510638298, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "{", "const", "auto", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "auto", "*", "RegInfo", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "unsigned", "Reg", "=", "RegInfo", "->", "getLocalAddressRegister", "(", "MF", ")", ";", "return", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "Reg", ",", "Op", ".", "getSimpleValueType", "(", ")", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "SDValue", "FnOp", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "IncomingFPOp", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "GlobalAddressSDNode", "*", "GSD", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "FnOp", ")", ";", "auto", "*", "Fn", "=", "dyn_cast_or_null", "<", "Function", ">", "(", "GSD", "?", "GSD", "->", "getGlobal", "(", ")", ":", "nullptr", ")", ";", "if", "(", "!", "Fn", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "return", "IncomingFPOp", ";", "}"], "ground_truth": ["}"], "File": "AArch64ISelLowering104", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20594, "Length": 160, "Cover_Rate": 0.3155818540433925, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "return", "AFI", "->", "isThumb2Function", "(", ")", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "ARMBaseInstrInfo108", "Func": "isPredicable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20595, "Length": 32, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "ret", "=", "rs6000_rtx_costs", "(", "x", ",", "mode", ",", "outer_code", ",", "opno", ",", "total", ",", "speed", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", "<STR_LIT>", ",", "ret", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "GET_MODE_NAME", "(", "mode", ")", ",", "GET_RTX_NAME", "(", "outer_code", ")", ",", "opno", ",", "*", "total", ",", "speed", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "debug_rtx", "(", "x", ")", ";"], "ground_truth": ["return", "ret", ";"], "File": "powerpcspe", "Func": "rs6000_debug_rtx_costs", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20596, "Length": 61, "Cover_Rate": 0.7093023255813954, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vaddq_u16", "(", "uint16x8_t", "__a", ",", "uint16x8_t", "__b", ")", "{", "return", "__a", "+", "__b", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vaddq_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20597, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_urshlv4si_uus", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vrshlq_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20598, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isVectorShift", "(", "ShuffleVectorSDNode", "*", "SVOp", ",", "SelectionDAG", "&", "DAG", ",", "bool", "&", "isLeft", ",", "SDValue", "&", "ShVal", ",", "unsigned", "&", "ShAmt", ")", "{", "if", "(", "SVOp", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getSizeInBits", "(", ")", ">", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["if", "(", "isVectorShiftLeft", "(", "SVOp", ",", "DAG", ",", "isLeft", ",", "ShVal", ",", "ShAmt", ")", "||", "isVectorShiftRight", "(", "SVOp", ",", "DAG", ",", "isLeft", ",", "ShVal", ",", "ShAmt", ")", ")", "return", "true", ";"], "File": "X86ISelLowering114", "Func": "isVectorShift", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20599, "Length": 74, "Cover_Rate": 0.9487179487179487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "PerformADCCombine", "(", "N", ",", "DAG", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformMulCombine", "(", "N", ",", "DAG", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "PerformShiftCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformAndCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformOrCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformXorCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformLOADCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformSTORECombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformUINT_TO_FPCombine", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformSINT_TO_FPCombine", "(", "N", ",", "DAG", ",", "this", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformFP_TO_SINTCombine", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformFADDCombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformFSUBCombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "PerformFORCombine", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformFANDCombine", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformBTCombine", "(", "N", ",", "DAG", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformVZEXT_MOVLCombine", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "PerformZExtCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformSExtCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformTruncateCombine", "(", "N", ",", "DAG", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformISDSETCCCombine", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformSETCCCombine", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "X86ISelLowering92", "Func": "PerformDAGCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20600, "Length": 310, "Cover_Rate": 0.5565529622980251, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "GPRnopcRegClassID", ":", "case", "tGPR_and_tcGPRRegClassID", ":", "return", "getRegBank", "(", "<STR_LIT>", ")", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMRegisterBankInfo11", "Func": "getRegBankFromRegClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20601, "Length": 26, "Cover_Rate": 0.4482758620689655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Value", ",", "isBranch", ",", "Address", ",", "<NUM_LIT>", ",", "N", "/", "<NUM_LIT>", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Value", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "SystemZDisassembler12", "Func": "decodePCDBLOperand", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20602, "Length": 39, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", "{", "OutStreamer", "->", "emitAssemblerFlag", "(", "MCAF_SubsectionsViaSymbols", ")", ";", "}", "emitStackMaps", "(", "SM", ")", ";"], "ground_truth": ["FM", ".", "serializeToFaultMapSection", "(", ")", ";"], "File": "AArch64AsmPrinter25", "Func": "emitEndOfAsmFile", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20603, "Length": 28, "Cover_Rate": 0.509090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtl_opt_pass", "*", "make_pass_track_speculation", "(", "gcc", "::", "context", "*", "ctxt", ")", "{"], "ground_truth": ["return", "new", "pass_track_speculation", "(", "ctxt", ")", ";"], "File": "aarch64-speculation", "Func": "make_pass_track_speculation", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20604, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isSysReg", "(", ")", ")", "return", "false", ";", "bool", "IsKnownRegister", ";", "auto", "Mapper", "=", "<STR_LIT>", "(", "getSysRegFeatureBits", "(", ")", ")", ";"], "ground_truth": ["Mapper", ".", "fromString", "(", "getSysReg", "(", ")", ",", "IsKnownRegister", ")", ";"], "File": "ARM64AsmParser1", "Func": "isMSRSystemRegister", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20605, "Length": 34, "Cover_Rate": 0.7391304347826086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_mulph512_mask", "(", "__B", ",", "__C", ",", "_mm512_setzero_ph", "(", ")", ",", "__A", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm512_maskz_mul_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20606, "Length": 15, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "tilegx_function_arg", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "cum", "=", "*", "get_cumulative_args", "(", "cum_v", ")", ";", "int", "byte_size", "=", "(", "(", "mode", "==", "BLKmode", ")", "?", "int_size_in_bytes", "(", "type", ")", ":", "GET_MODE_SIZE", "(", "mode", ")", ")", ";", "bool", "doubleword_aligned_p", ";", "if", "(", "cum", ">=", "TILEGX_NUM_ARG_REGS", ")", "return", "NULL_RTX", ";", "doubleword_aligned_p", "=", "tilegx_function_arg_boundary", "(", "mode", ",", "type", ")", ">", "BITS_PER_WORD", ";"], "ground_truth": ["if", "(", "doubleword_aligned_p", ")", "cum", "+=", "cum", "&", "<NUM_LIT>", ";"], "File": "tilegx2", "Func": "tilegx_function_arg", "Target": "tilegx", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 20607, "Length": 81, "Cover_Rate": 0.7297297297297297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>GOT", "::", "isGOTFull", "(", ")", "const", "{", "uint64_t", "gotCount", "=", "<ISA_LIT>GOT0Num", "+", "m_MultipartList", ".", "back", "(", ")", ".", "m_LocalNum", "+", "m_MultipartList", ".", "back", "(", ")", ".", "m_GlobalNum", ";"], "ground_truth": ["gotCount", "+=", "<NUM_LIT>", ";"], "File": "MipsGOT", "Func": "isGOTFull", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20608, "Length": 33, "Cover_Rate": 0.7674418604651163, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "EVT", "InVT", "=", "Op0", ".", "getValueType", "(", ")", ";", "if", "(", "InVT", ".", "isVector", "(", ")", "&&", "InVT", ".", "getScalarSizeInBits", "(", ")", "<", "<NUM_LIT>", ")", "{", "SDLoc", "dl", "(", "N", ")", ";", "EVT", "DstVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "<STR_LIT>", ",", "InVT", ".", "getVectorNumElements", "(", ")", ")", ";", "SDValue", "P", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DstVT", ",", "Op0", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "P", ")", ";", "}"], "ground_truth": ["if", "(", "DAG", ".", "SignBitIsZero", "(", "Op0", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "Op0", ")", ";"], "File": "X86ISelLowering (2)6", "Func": "combineUIntToFP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20609, "Length": 132, "Cover_Rate": 0.8048780487804879, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "CE", "&&", "<STR_LIT>", ")", ";", "int", "Imm", "=", "CE", "->", "getValue", "(", ")", ";", "bool", "isAdd", "=", "Imm", ">=", "<NUM_LIT>", ";", "if", "(", "Imm", "==", "INT32_MIN", ")", "Imm", "=", "<NUM_LIT>", ";"], "ground_truth": ["Imm", "=", "(", "Imm", "<", "<NUM_LIT>", "?", "-", "Imm", ":", "Imm", ")", "|", "(", "int", ")", "isAdd", "<<", "<NUM_LIT>", ";"], "File": "ARMAsmParser (2)5", "Func": "addPostIdxImm8Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20610, "Length": 53, "Cover_Rate": 0.5196078431372549, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Patterns", ".", "push_back", "(", "MachineCombinerPattern", "::", "MC_REASSOC_AX_YB", ")", ";", "Patterns", ".", "push_back", "(", "MachineCombinerPattern", "::", "MC_REASSOC_XA_YB", ")", ";", "}", "else", "{", "Patterns", ".", "push_back", "(", "MachineCombinerPattern", "::", "MC_REASSOC_AX_BY", ")", ";", "Patterns", ".", "push_back", "(", "MachineCombinerPattern", "::", "MC_REASSOC_XA_BY", ")", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "X86InstrInfo111", "Func": "getMachineCombinerPatterns", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20611, "Length": 43, "Cover_Rate": 0.39090909090909093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "~", "<ISA_LIT>TargetMachine", "(", ")", "{"], "ground_truth": ["}"], "File": "P2TargetMachine", "Func": "~P2TargetMachine", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20612, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "<ISA_LIT>InstrInfo", "::", "loadImmediate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "Reg", ",", "uint64_t", "Value", ")", "const", "{", "DebugLoc", "dl", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";"], "ground_truth": ["if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Value", ")", ")", "{"], "File": "ARCInstrInfo", "Func": "loadImmediate", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20613, "Length": 45, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m128", "_mm_cmpngt_ss", "(", "__m128", "__A", ",", "__m128", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128", ")", "__builtin_ia32_cmpngtss", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ")", ";"], "File": "xmmintrin4", "Func": "_mm_cmpngt_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20614, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "N", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "return", "true", ";", "if", "(", "Opc", "==", "<STR_LIT>", ")", "{", "if", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "true", ";", "}", "if", "(", "Opc", "==", "<STR_LIT>", ")", "{", "SDValue", "Addr", "=", "cast", "<", "LoadSDNode", ">", "(", "N", ")", "->", "getBasePtr", "(", ")", ";", "unsigned", "AddrOpc", "=", "Addr", ".", "getOpcode", "(", ")", ";", "if", "(", "AddrOpc", "==", "<STR_LIT>", "||", "AddrOpc", "==", "<STR_LIT>", ")", "if", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "true", ";", "}", "return", "false", ";", "}", ";", "WorkQ", ".", "insert", "(", "N", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "WorkQ", ".", "size", "(", ")", ";", "++", "i", ")", "{", "SDNode", "*", "W", "=", "WorkQ", "[", "i", "]", ";", "if", "(", "IsNodeToSelect", "(", "W", ")", ")", "Nodes", ".", "push_back", "(", "W", ")", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ",", "f", "=", "W", "->", "getNumOperands", "(", ")", ";", "j", "!=", "f", ";", "++", "j", ")", "WorkQ", ".", "insert", "(", "W", "->", "getOperand", "(", "j", ")", ".", "getNode", "(", ")", ")", ";", "}"], "ground_truth": ["for", "(", "SDNode", "*", "L", ":", "Nodes", ")", "ISel", ".", "Select", "(", "L", ")", ";"], "File": "HexagonISelDAGToDAGHVX15", "Func": "selectVectorConstants", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20615, "Length": 216, "Cover_Rate": 0.7474048442906575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "insn_op", "=", "&", "insn_data", "[", "icode", "]", ".", "operand", "[", "arity", "+", "nonvoid", "]", ";", "op", "[", "arity", "]", "=", "expand_expr", "(", "arg", ",", "NULL_RTX", ",", "insn_op", "->", "mode", ",", "EXPAND_NORMAL", ")", ";", "if", "(", "!", "(", "*", "insn_op", "->", "predicate", ")", "(", "op", "[", "arity", "]", ",", "insn_op", "->", "mode", ")", ")", "{", "if", "(", "insn_op", "->", "predicate", "==", "memory_operand", ")", "{", "if", "(", "op", "[", "arity", "]", "!=", "const0_rtx", ")", "op", "[", "arity", "]", "=", "copy_to_mode_reg", "(", "Pmode", ",", "op", "[", "arity", "]", ")", ";", "op", "[", "arity", "]", "=", "gen_rtx_MEM", "(", "insn_op", "->", "mode", ",", "op", "[", "arity", "]", ")", ";", "}", "else", "op", "[", "arity", "]", "=", "copy_to_mode_reg", "(", "insn_op", "->", "mode", ",", "op", "[", "arity", "]", ")", ";"], "ground_truth": ["}"], "File": "s3904", "Func": "FOR_EACH_CALL_EXPR_ARG", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20616, "Length": 124, "Cover_Rate": 0.7701863354037267, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "TruncMask", "=", "N", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "if", "(", "isMask_64", "(", "TruncMask", ")", "&&", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "AArch64ISelLowering (2)2", "Func": "isDesirableToCommuteWithShift", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20617, "Length": 55, "Cover_Rate": 0.40441176470588236, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "SaveLocation", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";", "}", "else", "{", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "SaveLocation", ")", ")", ";", "}"], "ground_truth": ["getStreamer", "(", ")", ".", "EmitInstruction", "(", "Inst", ",", "STI", ")", ";"], "File": "MipsTargetStreamer1", "Func": "emitDirectiveCpreturn", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20618, "Length": 94, "Cover_Rate": 0.573170731707317, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ReturnAddrIndex", "=", "Index", ";"], "ground_truth": ["}"], "File": "M68kMachineFunction (2)", "Func": "setRAIndex", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20619, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "startswith", "(", "target_mcu", ",", "<STR_LIT>", ")", ")", "{", "snprintf", "(", "mcu_name", ",", "sizeof", "(", "mcu_name", ")", "-", "<NUM_LIT>", ",", "<STR_LIT>", ",", "target_mcu", "+", "<NUM_LIT>", ")", ";", "start_upper", "=", "<NUM_LIT>", ";", "}", "else", "{", "snprintf", "(", "mcu_name", ",", "sizeof", "(", "mcu_name", ")", "-", "<NUM_LIT>", ",", "<STR_LIT>", ",", "target_mcu", ")", ";", "start_upper", "=", "<NUM_LIT>", ";", "}", "end_upper", "=", "strlen", "(", "mcu_name", ")", "-", "<NUM_LIT>", ";"], "ground_truth": ["for", "(", "i", "=", "start_upper", ";", "i", "<", "end_upper", ";", "i", "++", ")", "mcu_name", "[", "i", "]", "=", "TOUPPER", "(", "mcu_name", "[", "i", "]", ")", ";"], "File": "msp430", "Func": "msp430_mcu_name", "Target": "msp430", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20620, "Length": 91, "Cover_Rate": 0.65, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "clob", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "CCmode", ",", "FLAGS_REG", ")", ")", ";"], "ground_truth": ["emit_insn", "(", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "op", ",", "clob", ")", ")", ")", ";"], "File": "i3865", "Func": "ix86_emit_binop", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20621, "Length": 31, "Cover_Rate": 0.4246575342465753, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "generateImmOutOfRangeError", "(", "Operands", ",", "ErrorInfo", ",", "-", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ",", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidCLUIImm", ":", "return", "generateImmOutOfRangeError", "(", "Operands", ",", "ErrorInfo", ",", "<NUM_LIT>", ",", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidUImm7Lsb00", ":", "return", "generateImmOutOfRangeError", "(", "Operands", ",", "ErrorInfo", ",", "<NUM_LIT>", ",", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidUImm8Lsb00", ":", "return", "generateImmOutOfRangeError", "(", "Operands", ",", "ErrorInfo", ",", "<NUM_LIT>", ",", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidUImm8Lsb000", ":", "return", "generateImmOutOfRangeError", "(", "Operands", ",", "ErrorInfo", ",", "<NUM_LIT>", ",", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidSImm9Lsb0", ":", "return", "generateImmOutOfRangeError", "(", "Operands", ",", "ErrorInfo", ",", "-", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ",", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidUImm9Lsb000", ":", "return", "generateImmOutOfRangeError", "(", "Operands", ",", "ErrorInfo", ",", "<NUM_LIT>", ",", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidUImm10Lsb00NonZero", ":", "return", "generateImmOutOfRangeError", "(", "Operands", ",", "ErrorInfo", ",", "<NUM_LIT>", ",", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidSImm10Lsb0000NonZero", ":", "return", "generateImmOutOfRangeError", "(", "Operands", ",", "ErrorInfo", ",", "-", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ",", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidSImm12", ":", "return", "generateImmOutOfRangeError", "(", "Operands", ",", "ErrorInfo", ",", "-", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ",", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ",", "<STR_LIT>", "<STR_LIT>", ")", ";", "case", "Match_InvalidSImm12Lsb0", ":", "return", "generateImmOutOfRangeError", "(", "Operands", ",", "ErrorInfo", ",", "-", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ",", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidSImm13Lsb0", ":", "return", "generateImmOutOfRangeError", "(", "Operands", ",", "ErrorInfo", ",", "-", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ",", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidUImm20LUI", ":", "return", "generateImmOutOfRangeError", "(", "Operands", ",", "ErrorInfo", ",", "<NUM_LIT>", ",", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ",", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ";", "case", "Match_InvalidUImm20AUIPC", ":", "return", "generateImmOutOfRangeError", "(", "Operands", ",", "ErrorInfo", ",", "<NUM_LIT>", ",", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ",", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ";", "case", "Match_InvalidSImm21Lsb0JAL", ":", "return", "generateImmOutOfRangeError", "(", "Operands", ",", "ErrorInfo", ",", "-", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ",", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidCSRSystemRegister", ":", "{", "return", "generateImmOutOfRangeError", "(", "Operands", ",", "ErrorInfo", ",", "<NUM_LIT>", ",", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ",", "<STR_LIT>", "<STR_LIT>", ")", ";", "}", "case", "Match_InvalidFenceArg", ":", "{", "SMLoc", "ErrorLoc", "=", "(", "(", "<ISA_LIT>Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getStartLoc", "(", ")", ";"], "ground_truth": ["return", "Error", "(", "ErrorLoc", ",", "<STR_LIT>", ")", ";"], "File": "RISCVAsmParser14", "Func": "MatchAndEmitInstruction", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20622, "Length": 439, "Cover_Rate": 0.38074588031222895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_m_pinsrw", "(", "__m64", "const", "__A", ",", "int", "const", "__D", ",", "int", "const", "__N", ")", "{"], "ground_truth": ["return", "_mm_insert_pi16", "(", "__A", ",", "__D", ",", "__N", ")", ";"], "File": "xmmintrin5", "Func": "_m_pinsrw", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20623, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSym", "=", "MBB", "->", "getSymbol", "(", ")", ";", "}", "else", "if", "(", "CCPV", "->", "isJT", "(", ")", ")", "{", "signed", "JTI", "=", "cast", "<", "<ISA_LIT>ConstantPoolJT", ">", "(", "CCPV", ")", "->", "getJTI", "(", ")", ";", "MCSym", "=", "GetJTISymbol", "(", "JTI", ")", ";", "}", "else", "{", "assert", "(", "CCPV", "->", "isExtSymbol", "(", ")", "&&", "<STR_LIT>", ")", ";", "StringRef", "Sym", "=", "cast", "<", "<ISA_LIT>ConstantPoolSymbol", ">", "(", "CCPV", ")", "->", "getSymbol", "(", ")", ";", "MCSym", "=", "GetExternalSymbolSymbol", "(", "Sym", ")", ";", "}", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "MCSym", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "OutContext", ")", ";", "if", "(", "CCPV", "->", "getPCAdjustment", "(", ")", ")", "{", "MCSymbol", "*", "PCLabel", "=", "OutContext", ".", "getOrCreateSymbol", "(", "Twine", "(", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", ")", "+", "<STR_LIT>", "+", "Twine", "(", "getFunctionNumber", "(", ")", ")", "+", "<STR_LIT>", "+", "Twine", "(", "CCPV", "->", "getLabelID", "(", ")", ")", ")", ";", "const", "MCExpr", "*", "PCRelExpr", "=", "MCSymbolRefExpr", "::", "create", "(", "PCLabel", ",", "OutContext", ")", ";", "if", "(", "CCPV", "->", "mustAddCurrentAddress", "(", ")", ")", "{"], "ground_truth": ["MCSymbol", "*", "DotSym", "=", "OutContext", ".", "createTempSymbol", "(", ")", ";"], "File": "CSKYAsmPrinter1", "Func": "emitMachineConstantPoolValue", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20624, "Length": 176, "Cover_Rate": 0.4467005076142132, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "sval", "=", "(", "int", ")", "(", "(", "val", "<<", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", ";", "Imm", "=", "(", "short", ")", "val", ";", "return", "val", "==", "sval", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "SPUISelDAGToDAG3", "Func": "isFPS16Immediate", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20625, "Length": 32, "Cover_Rate": 0.3950617283950617, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CONSTEXPR", "svmatch_svnmatch_impl", "(", "int", "unspec", ")", ":", "m_unspec", "(", "unspec", ")", "{"], "ground_truth": ["}"], "File": "aarch64-sve-builtins-sve2", "Func": "svmatch_svnmatch_impl", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20626, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "F", "!=", "Map", ".", "end", "(", ")", ")", ";", "return", "F", "-", "Map", ".", "begin", "(", ")", ";"], "ground_truth": ["}"], "File": "RDFGraph11", "Func": "find", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20627, "Length": 21, "Cover_Rate": 0.5121951219512195, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "i", "=", "probe_interval", ";", "i", "<", "size", ";", "i", "+=", "probe_interval", ")", "emit_stack_probe", "(", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "(", "first", "+", "i", ")", ")", ")", ";", "emit_stack_probe", "(", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "(", "first", "+", "size", ")", ")", ")", ";", "}", "else", "{", "gcc_assert", "(", "int_registers_saved", ")", ";", "HOST_WIDE_INT", "rounded_size", ",", "last", ";", "struct", "scratch_reg", "sr", ";", "get_scratch_register_on_entry", "(", "&", "sr", ")", ";", "rounded_size", "=", "ROUND_DOWN", "(", "size", ",", "probe_interval", ")", ";", "emit_move_insn", "(", "sr", ".", "reg", ",", "GEN_INT", "(", "-", "first", ")", ")", ";", "last", "=", "first", "+", "rounded_size", ";", "emit_insn", "(", "gen_probe_stack_range", "(", "Pmode", ",", "sr", ".", "reg", ",", "sr", ".", "reg", ",", "GEN_INT", "(", "-", "last", ")", ")", ")", ";"], "ground_truth": ["if", "(", "size", "!=", "rounded_size", ")", "emit_stack_probe", "(", "plus_constant", "(", "Pmode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "sr", ".", "reg", ")", ",", "rounded_size", "-", "size", ")", ")", ";"], "File": "i386", "Func": "ix86_emit_probe_stack_range", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20628, "Length": 150, "Cover_Rate": 0.7352941176470589, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering73", "Func": "LowerVAARG", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20629, "Length": 11, "Cover_Rate": 0.3055555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "TrueV", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "FalseV", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Cond", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "LPCC", "::", "CondCode", "CC", "=", "IntCondCCodeToICC", "(", "Cond", ",", "DL", ",", "RHS", ",", "DAG", ")", ";", "SDValue", "TargetCC", "=", "DAG", ".", "getConstant", "(", "CC", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "Flag", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "LHS", ",", "RHS", ",", "TargetCC", ")", ";"], "ground_truth": ["SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "Op", ".", "getValueType", "(", ")", ",", "<STR_LIT>", ")", ";"], "File": "LanaiISelLowering", "Func": "LowerSELECT_CC", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20630, "Length": 122, "Cover_Rate": 0.7305389221556886, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SignBit64", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "SignBit64", ")", ";", "SDValue", "BcInt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Src", ")", ";", "const", "SDValue", "FractMask", "=", "DAG", ".", "getConstant", "(", "(", "UINT64_C", "(", "<NUM_LIT>", ")", "<<", "FractBits", ")", "-", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Shr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "FractMask", ",", "Exp", ")", ";", "SDValue", "Not", "=", "DAG", ".", "getNOT", "(", "SL", ",", "Shr", ",", "<STR_LIT>", ")", ";", "SDValue", "Tmp0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "BcInt", ",", "Not", ")", ";", "EVT", "SetCCVT", "=", "getSetCCResultType", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "<STR_LIT>", ")", ";", "const", "SDValue", "FiftyOne", "=", "DAG", ".", "getConstant", "(", "FractBits", "-", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "ExpLt0", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "SetCCVT", ",", "Exp", ",", "Zero", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["SDValue", "ExpGt51", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "SetCCVT", ",", "Exp", ",", "FiftyOne", ",", "<STR_LIT>", ")", ";"], "File": "AMDGPUISelLowering100", "Func": "LowerFTRUNC", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20631, "Length": 169, "Cover_Rate": 0.3665943600867679, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "const", "ConstantFP", "*", "CFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "C", ")", ")", "return", "<ISA_LIT>MaterializeFP", "(", "CFP", ",", "VT", ")", ";", "else", "if", "(", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "C", ")", ")", "return", "<ISA_LIT>MaterializeGV", "(", "GV", ",", "VT", ")", ";"], "ground_truth": ["else", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "C", ")", ")", "return", "<ISA_LIT>MaterializeInt", "(", "CI", ",", "VT", ",", "VT", "!=", "<STR_LIT>", ")", ";"], "File": "PPCFastISel (2)", "Func": "fastMaterializeConstant", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20632, "Length": 75, "Cover_Rate": 0.5725190839694656, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "}", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "return", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";"], "ground_truth": ["}"], "File": "SystemZISelDAGToDAG2", "Func": "runOnMachineFunction", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20633, "Length": 36, "Cover_Rate": 0.4186046511627907, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "ATReg", ")", "return", "true", ";", "bool", "LoadedOffsetInAT", "=", "false", ";", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "OffsetValue", "+", "<NUM_LIT>", ")", "||", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "OffsetValue", ")", ")", "{", "LoadedOffsetInAT", "=", "true", ";", "if", "(", "loadImmediate", "(", "OffsetValue", ",", "ATReg", ",", "<STR_LIT>", ",", "!", "ABI", ".", "ArePtrs64bit", "(", ")", ",", "true", ",", "IDLoc", ",", "Instructions", ")", ")", "return", "true", ";", "if", "(", "SrcReg", "!=", "<STR_LIT>", "&&", "SrcReg", "!=", "<STR_LIT>", ")", "createAddu", "(", "ATReg", ",", "ATReg", ",", "SrcReg", ",", "ABI", ".", "ArePtrs64bit", "(", ")", ",", "Instructions", ")", ";", "}", "unsigned", "FirstLbuDstReg", "=", "LoadedOffsetInAT", "?", "DstReg", ":", "ATReg", ";", "unsigned", "SecondLbuDstReg", "=", "LoadedOffsetInAT", "?", "ATReg", ":", "DstReg", ";", "unsigned", "LbuSrcReg", "=", "LoadedOffsetInAT", "?", "ATReg", ":", "SrcReg", ";"], "ground_truth": ["int64_t", "FirstLbuOffset", "=", "<NUM_LIT>", ",", "SecondLbuOffset", "=", "<NUM_LIT>", ";"], "File": "MipsAsmParser10", "Func": "expandUlh", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20634, "Length": 131, "Cover_Rate": 0.30536130536130535, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "IdVal", ")", ";", "assert", "(", "MCE", "&&", "<STR_LIT>", ")", ";", "int64_t", "Val", "=", "MCE", "->", "getValue", "(", ")", ";"], "ground_truth": ["SMLoc", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";"], "File": "MipsAsmParser1", "Func": "parseInvNum", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20635, "Length": 53, "Cover_Rate": 0.35570469798657717, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "res", ")", ":", "<STR_LIT>", "(", "dg", ")", ")", ";"], "ground_truth": ["return", "res", ";"], "File": "ushmedia", "Func": "sh_media_FABS_D", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20636, "Length": 18, "Cover_Rate": 0.5806451612903226, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>SelectionDAGInfo", "*", "getSelectionDAGInfo", "(", ")", "const", "override", "{", "return", "&", "TSInfo", ";"], "ground_truth": ["}"], "File": "MipsSubtarget23", "Func": "getSelectionDAGInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20637, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "ScalarDataSize", ";"], "ground_truth": ["}"], "File": "TPCFrameLowering", "Func": "getScalarDataSize", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20638, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vsri_n_p16", "(", "poly16x4_t", "__a", ",", "poly16x4_t", "__b", ",", "const", "int", "__c", ")", "{", "return", "(", "poly16x4_t", ")", "__builtin_neon_vsri_nv4hi", "(", "(", "int16x4_t", ")", "__a", ",", "(", "int16x4_t", ")", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vsri_n_p16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20639, "Length": 33, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TempTracker", ".", "getUpwardPressure", "(", "SU", "->", "getInstr", "(", ")", ",", "Pressure", ",", "MaxPressure", ")", ";", "}", "int", "NewSGPRPressure", "=", "Pressure", "[", "SRI", "->", "getSGPRPressureSet", "(", ")", "]", ";", "int", "NewVGPRPressure", "=", "Pressure", "[", "SRI", "->", "getVGPRPressureSet", "(", ")", "]", ";", "const", "int", "MaxVGPRPressureInc", "=", "<NUM_LIT>", ";", "bool", "ShouldTrackVGPRs", "=", "VGPRPressure", "+", "MaxVGPRPressureInc", ">=", "VGPRExcessLimit", ";", "bool", "ShouldTrackSGPRs", "=", "!", "ShouldTrackVGPRs", "&&", "SGPRPressure", ">=", "SGPRExcessLimit", ";", "const", "int", "ErrorMargin", "=", "<NUM_LIT>", ";", "VGPRExcessLimit", "-=", "ErrorMargin", ";", "SGPRExcessLimit", "-=", "ErrorMargin", ";", "if", "(", "ShouldTrackVGPRs", "&&", "NewVGPRPressure", ">=", "VGPRExcessLimit", ")", "{", "Cand", ".", "RPDelta", ".", "Excess", "=", "PressureChange", "(", "SRI", "->", "getVGPRPressureSet", "(", ")", ")", ";", "Cand", ".", "RPDelta", ".", "Excess", ".", "setUnitInc", "(", "NewVGPRPressure", "-", "VGPRExcessLimit", ")", ";", "}"], "ground_truth": ["if", "(", "ShouldTrackSGPRs", "&&", "NewSGPRPressure", ">=", "SGPRExcessLimit", ")", "{"], "File": "GCNSchedStrategy7", "Func": "initCandidate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20640, "Length": 126, "Cover_Rate": 0.35, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint64x2_t", ")", "__builtin_neon_vpaddluv4si", "(", "(", "int32x4_t", ")", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vpaddlq_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20641, "Length": 13, "Cover_Rate": 0.6842105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ResultReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "ResultReg", "=", "FastEmitZExtFromI1", "(", "<STR_LIT>", ",", "ResultReg", ",", "false", ")", ";", "if", "(", "ResultReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "DstVT", "!=", "<STR_LIT>", ")", "{"], "ground_truth": ["ResultReg", "=", "FastEmit_r", "(", "<STR_LIT>", ",", "DstVT", ".", "getSimpleVT", "(", ")", ",", "<STR_LIT>", ",", "ResultReg", ",", "true", ")", ";"], "File": "X86FastISel103", "Func": "X86SelectZExt", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20642, "Length": 55, "Cover_Rate": 0.3503184713375796, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vnegq_m_sv4si", "(", "__inactive", ",", "__a", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vnegq_m_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20643, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "float32x2_t", "result", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ":", ")", ";"], "ground_truth": ["return", "result", ";"], "File": "arm", "Func": "neon2_vabd_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20644, "Length": 27, "Cover_Rate": 0.7297297297297297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "hasStdExtD", "(", ")", ")", "return", "CSR_XLEN_F64_Interrupt_SaveList", ";", "if", "(", "Subtarget", ".", "hasStdExtF", "(", ")", ")", "return", "CSR_XLEN_F32_Interrupt_SaveList", ";", "return", "CSR_Interrupt_SaveList", ";", "}", "switch", "(", "Subtarget", ".", "getTargetABI", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "CSR_ILP32_LP64_SaveList", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "RISCVRegisterInfo10", "Func": "getCalleeSavedRegs", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20645, "Length": 54, "Cover_Rate": 0.43548387096774194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineOperand", "&", "Dest", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Src", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MCInstrDesc", "&", "InstDesc", "=", "get", "(", "<STR_LIT>", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "Src", ".", "isReg", "(", ")", "?", "MRI", ".", "getRegClass", "(", "Src", ".", "getReg", "(", ")", ")", ":", "&", "<STR_LIT>", ";", "unsigned", "MidReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "unsigned", "ResultReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "const", "TargetRegisterClass", "*", "SrcSubRC", "=", "RI", ".", "getSubRegClass", "(", "SrcRC", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["MachineOperand", "SrcRegSub0", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src", ",", "SrcRC", ",", "<STR_LIT>", ",", "SrcSubRC", ")", ";"], "File": "SIInstrInfo100", "Func": "splitScalar64BitBCNT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20646, "Length": 111, "Cover_Rate": 0.40808823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Reg", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "<STR_LIT>", ")", ";", "Imm12", "=", "<NUM_LIT>", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "isAdd", "=", "false", ";", "MCFixupKind", "Kind", ";", "if", "(", "isThumb2", "(", "STI", ")", ")", "Kind", "=", "MCFixupKind", "(", "<STR_LIT>", ")", ";", "else", "Kind", "=", "MCFixupKind", "(", "<STR_LIT>", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "<NUM_LIT>", ",", "Expr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "++", "MCNumCPRelocations", ";", "}", "else", "{", "Reg", "=", "<STR_LIT>", ";", "int32_t", "Offset", "=", "MO", ".", "getImm", "(", ")", ";", "if", "(", "Offset", "==", "INT32_MIN", ")", "{", "Offset", "=", "<NUM_LIT>", ";", "isAdd", "=", "false", ";", "}", "else", "if", "(", "Offset", "<", "<NUM_LIT>", ")", "{", "Offset", "*=", "-", "<NUM_LIT>", ";", "isAdd", "=", "false", ";", "}", "Imm12", "=", "Offset", ";", "}", "}", "else", "isAdd", "=", "EncodeAddrModeOpValues", "(", "MI", ",", "OpIdx", ",", "Reg", ",", "Imm12", ",", "Fixups", ",", "STI", ")", ";", "uint32_t", "Binary", "=", "Imm12", "&", "<NUM_LIT>", ";", "if", "(", "isAdd", ")", "Binary", "|=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";"], "ground_truth": ["Binary", "|=", "(", "Reg", "<<", "<NUM_LIT>", ")", ";"], "File": "ARMMCCodeEmitter1", "Func": "getAddrModeImm12OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20647, "Length": 192, "Cover_Rate": 0.7300380228136882, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint16x8_t", "__res", "=", "__builtin_mve_viwdupq_m_n_uv8hi", "(", "__inactive", ",", "*", "__a", ",", "__c", ",", "__imm", ",", "__p", ")", ";", "*", "__a", "=", "__builtin_mve_viwdupq_m_wb_uv8hi", "(", "__inactive", ",", "*", "__a", ",", "__c", ",", "__imm", ",", "__p", ")", ";"], "ground_truth": ["return", "__res", ";"], "File": "arm", "Func": "mve___arm_viwdupq_m_wb_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20648, "Length": 37, "Cover_Rate": 0.5285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "thumb1_const_rtl", "(", "rtx", "dst", ")", ":", "dst", "(", "dst", ")", "{"], "ground_truth": ["}"], "File": "arm", "Func": "thumb1_const_rtl", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20649, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "MDNode", "*", ">", ",", "<NUM_LIT>", ">", "MD", ";", "I", ".", "getAllMetadataOtherThanDebugLoc", "(", "MD", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MD", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Load", "->", "setMetadata", "(", "MD", "[", "i", "]", ".", "first", ",", "MD", "[", "i", "]", ".", "second", ")", ";", "}"], "ground_truth": ["Value", "*", "BitCastLoad", "=", "Builder", ".", "CreateBitCast", "(", "Load", ",", "I", ".", "getType", "(", ")", ")", ";"], "File": "SITypeRewriter9", "Func": "visitLoadInst", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20650, "Length": 83, "Cover_Rate": 0.43915343915343913, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<STR_LIT>", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["SDValue", "Dest", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "BPFISelLowering14", "Func": "LowerBR_CC", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20651, "Length": 60, "Cover_Rate": 0.46511627906976744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_loongson_pinsrh_1_u", "(", "s", ",", "t", ")", ";"], "ground_truth": ["}"], "File": "loongson-mmiintrin", "Func": "pinsrh_1_u", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20652, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVectorImpl", "<", "ForwardedRegister", ">", "&", "getForwardedMustTailRegParms", "(", ")", "{", "return", "ForwardedMustTailRegParms", ";"], "ground_truth": ["}"], "File": "M68kMachineFunction (2)", "Func": "getForwardedMustTailRegParms", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20653, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EltTy", "=", "IntegerType", "::", "getIntNTy", "(", "EltTy", "->", "getContext", "(", ")", ",", "EltTyBits", ")", ";", "auto", "bailout", "=", "[", "&", "]", "(", ")", "{", "return", "BaseT", "::", "getReplicationShuffleCost", "(", "EltTy", ",", "ReplicationFactor", ",", "VF", ",", "DemandedDstElts", ",", "CostKind", ")", ";", "}", ";", "if", "(", "!", "ST", "->", "hasAVX512", "(", ")", ")", "return", "bailout", "(", ")", ";", "unsigned", "PromEltTyBits", "=", "EltTyBits", ";", "switch", "(", "EltTyBits", ")", "{", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "!", "ST", "->", "hasBWI", "(", ")", ")", "PromEltTyBits", "=", "<NUM_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "!", "ST", "->", "hasVBMI", "(", ")", ")", "PromEltTyBits", "=", "<NUM_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "ST", "->", "hasBWI", "(", ")", ")", "{", "if", "(", "ST", "->", "hasVBMI", "(", ")", ")", "PromEltTyBits", "=", "<NUM_LIT>", ";", "else", "PromEltTyBits", "=", "<NUM_LIT>", ";", "break", ";", "}", "return", "bailout", "(", ")", ";", "default", ":", "return", "bailout", "(", ")", ";", "}", "auto", "*", "PromEltTy", "=", "IntegerType", "::", "getIntNTy", "(", "EltTy", "->", "getContext", "(", ")", ",", "PromEltTyBits", ")", ";", "auto", "*", "SrcVecTy", "=", "FixedVectorType", "::", "get", "(", "EltTy", ",", "VF", ")", ";", "auto", "*", "PromSrcVecTy", "=", "FixedVectorType", "::", "get", "(", "PromEltTy", ",", "VF", ")", ";", "int", "NumDstElements", "=", "VF", "*", "ReplicationFactor", ";", "auto", "*", "PromDstVecTy", "=", "FixedVectorType", "::", "get", "(", "PromEltTy", ",", "NumDstElements", ")", ";", "auto", "*", "DstVecTy", "=", "FixedVectorType", "::", "get", "(", "EltTy", ",", "NumDstElements", ")", ";", "MVT", "LegalSrcVecTy", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "SrcVecTy", ")", ".", "second", ";", "MVT", "LegalPromSrcVecTy", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "PromSrcVecTy", ")", ".", "second", ";", "MVT", "LegalPromDstVecTy", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "PromDstVecTy", ")", ".", "second", ";", "MVT", "LegalDstVecTy", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "DstVecTy", ")", ".", "second", ";", "if", "(", "!", "LegalSrcVecTy", ".", "isVector", "(", ")", "||", "!", "LegalPromSrcVecTy", ".", "isVector", "(", ")", "||", "!", "LegalPromDstVecTy", ".", "isVector", "(", ")", "||", "!", "LegalDstVecTy", ".", "isVector", "(", ")", ")", "return", "bailout", "(", ")", ";", "if", "(", "PromEltTyBits", "!=", "EltTyBits", ")", "{", "InstructionCost", "PromotionCost", ";", "PromotionCost", "+=", "getCastInstrCost", "(", "Instruction", "::", "SExt", ",", "PromSrcVecTy", ",", "SrcVecTy", ",", "TargetTransformInfo", "::", "CastContextHint", "::", "None", ",", "CostKind", ")", ";", "PromotionCost", "+=", "getCastInstrCost", "(", "Instruction", "::", "Trunc", ",", "DstVecTy", ",", "PromDstVecTy", ",", "TargetTransformInfo", "::", "CastContextHint", "::", "None", ",", "CostKind", ")", ";", "return", "PromotionCost", "+", "getReplicationShuffleCost", "(", "PromEltTy", ",", "ReplicationFactor", ",", "VF", ",", "DemandedDstElts", ",", "CostKind", ")", ";"], "ground_truth": ["}"], "File": "X86TargetTransformInfo25", "Func": "getReplicationShuffleCost", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20654, "Length": 391, "Cover_Rate": 0.7214022140221402, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";"], "ground_truth": ["}"], "File": "CAHPAsmParser", "Func": "isMem", "Target": "CAHP", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20655, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "assignValueToAddress", "(", "unsigned", "ValVReg", ",", "unsigned", "Addr", ",", "uint64_t", "Size", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", "{", "auto", "MMO", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getMachineMemOperand", "(", "MPO", ",", "MachineMemOperand", "::", "MOStore", ",", "Size", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["MIRBuilder", ".", "buildStore", "(", "ValVReg", ",", "Addr", ",", "*", "MMO", ")", ";"], "File": "AArch64CallLowering (2)", "Func": "assignValueToAddress", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20656, "Length": 56, "Cover_Rate": 0.9824561403508771, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OperandMatchResultTy", "<ISA_LIT>AsmParser", "::", "parseMemBarrierOptOperand", "(", "OperandVector", "&", "Operands", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "unsigned", "Opt", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "StringRef", "OptStr", "=", "Tok", ".", "getString", "(", ")", ";", "Opt", "=", "StringSwitch", "<", "unsigned", ">", "(", "OptStr", ".", "slice", "(", "<NUM_LIT>", ",", "OptStr", ".", "size", "(", ")", ")", ".", "lower", "(", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "~", "<NUM_LIT>", ")", ";", "if", "(", "!", "hasV8Ops", "(", ")", "&&", "(", "Opt", "==", "<STR_LIT>", "||", "Opt", "==", "<STR_LIT>", "||", "Opt", "==", "<STR_LIT>", "||", "Opt", "==", "<STR_LIT>", ")", ")", "Opt", "=", "~", "<NUM_LIT>", ";", "if", "(", "Opt", "==", "~", "<NUM_LIT>", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Hash", ")", "||", "Tok", ".", "is", "(", "AsmToken", "::", "Dollar", ")", "||", "Tok", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "MemBarrierID", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "MemBarrierID", ")", ")", "{", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "MemBarrierID", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Val", "&", "~", "<NUM_LIT>", ")", "{", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}"], "ground_truth": ["Opt", "=", "<STR_LIT>", "+", "Val", ";"], "File": "ARMAsmParser (2)2", "Func": "parseMemBarrierOptOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20657, "Length": 413, "Cover_Rate": 0.855072463768116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "void", "classify_registers", "(", "const_tree", ",", "int", "bitpos", ",", "bool", "fp", ",", "classify_data_t", "*", "data", ")", "{", "if", "(", "fp", ")", "{", "data", "->", "fp_regs", "=", "true", ";"], "ground_truth": ["if", "(", "bitpos", "<", "BITS_PER_WORD", ")", "data", "->", "fp_regs_in_first_word", "=", "true", ";"], "File": "sparc", "Func": "classify_registers", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20658, "Length": 40, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "override", "{"], "ground_truth": ["return", "true", ";"], "File": "HexagonFrameLowering (2)", "Func": "spillCalleeSavedRegisters", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20659, "Length": 33, "Cover_Rate": 0.9705882352941176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MFI", ".", "isFrameAddressTaken", "(", ")", "||", "MFI", ".", "hasVarSizedObjects", "(", ")", "||", "MFI", ".", "hasStackMap", "(", ")", "||", "MFI", ".", "hasPatchPoint", "(", ")", "||", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyFrameLowering3", "Func": "hasFP", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20660, "Length": 33, "Cover_Rate": 0.44594594594594594, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "step", "=", "all", ";", "infp", "->", "growth", "[", "growths", "++", "]", "=", "step", ";", "infp", "->", "local_growth", "=", "growths", ";", "all", "-=", "step", ";", "gcc_assert", "(", "all", "==", "<NUM_LIT>", ")", ";", "if", "(", "outbounds", ")", "infp", "->", "growth", "[", "growths", "++", "]", "=", "outbounds", ";", "goto", "finish", ";", "}", "if", "(", "(", "regarg", "%", "STACK_BYTES", ")", "==", "<NUM_LIT>", ")", "{", "infp", "->", "growth", "[", "growths", "++", "]", "=", "regarg", ";", "infp", "->", "reg_growth", "=", "growths", ";", "infp", "->", "arg_offset", "=", "regarg", "-", "<NUM_LIT>", ";", "infp", "->", "reg_offset", "=", "<NUM_LIT>", ";", "if", "(", "infp", "->", "local_size", "%", "STACK_BYTES", ")", "infp", "->", "pad_local", "=", "STACK_BYTES", "-", "(", "infp", "->", "local_size", "%", "STACK_BYTES", ")", ";", "step", "=", "infp", "->", "local_size", "+", "infp", "->", "pad_local", ";", "if", "(", "!", "frame_pointer_needed", ")", "{", "step", "+=", "outbounds", ";", "outbounds", "=", "<NUM_LIT>", ";", "}", "infp", "->", "growth", "[", "growths", "++", "]", "=", "step", ";", "infp", "->", "local_growth", "=", "growths", ";", "if", "(", "outbounds", ")", "infp", "->", "growth", "[", "growths", "++", "]", "=", "outbounds", ";", "goto", "finish", ";", "}", "if", "(", "regarg", "%", "STACK_BYTES", "!=", "<NUM_LIT>", ")", "infp", "->", "pad_reg", "=", "STACK_BYTES", "-", "(", "regarg", "%", "STACK_BYTES", ")", ";", "infp", "->", "growth", "[", "growths", "++", "]", "=", "infp", "->", "arg_size", "+", "infp", "->", "reg_size", "+", "infp", "->", "pad_reg", ";", "infp", "->", "reg_growth", "=", "growths", ";", "infp", "->", "arg_offset", "=", "infp", "->", "growth", "[", "<NUM_LIT>", "]", "-", "<NUM_LIT>", ";", "infp", "->", "reg_offset", "=", "<NUM_LIT>", ";", "if", "(", "frame_pointer_needed", ")", "{", "if", "(", "infp", "->", "local_size", "%", "STACK_BYTES", "!=", "<NUM_LIT>", ")", "infp", "->", "pad_local", "=", "STACK_BYTES", "-", "(", "infp", "->", "local_size", "%", "STACK_BYTES", ")", ";", "infp", "->", "growth", "[", "growths", "++", "]", "=", "infp", "->", "local_size", "+", "infp", "->", "pad_local", ";", "infp", "->", "local_growth", "=", "growths", ";", "infp", "->", "growth", "[", "growths", "++", "]", "=", "outbounds", ";", "}"], "ground_truth": ["else", "{"], "File": "mcore", "Func": "layout_mcore_frame", "Target": "mcore", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20661, "Length": 300, "Cover_Rate": 0.33076074972436603, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{"], "ground_truth": ["MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "File": "ARMSLSHardening", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20662, "Length": 17, "Cover_Rate": 0.4722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "continue", ";", "}", "}", "MachineInstr", "*", "MI", "=", "NULL", ";", "if", "(", "UseLEA", ")", "{", "MI", "=", "addRegOffset", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "StackPtr", ")", ",", "StackPtr", ",", "false", ",", "isSub", "?", "-", "ThisVal", ":", "ThisVal", ")", ";", "}", "else", "{", "MI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "StackPtr", ")", ".", "addReg", "(", "StackPtr", ")", ".", "addImm", "(", "ThisVal", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "}", "if", "(", "isSub", ")", "MI", "->", "setFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "Offset", "-=", "ThisVal", ";", "}"], "ground_truth": ["}"], "File": "X86FrameLowering (2)", "Func": "emitSPUpdate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20663, "Length": 113, "Cover_Rate": 0.30376344086021506, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCExpr", "::", "printImpl", "(", "raw_ostream", "&", "OS", ",", "const", "MCAsmInfo", "*", "MAI", ")", "const", "{", "if", "(", "getKind", "(", ")", "!=", "VK_NONE", ")", "OS", "<<", "getVariantKindName", "(", ")", ";"], "ground_truth": ["Expr", "->", "print", "(", "OS", ",", "MAI", ")", ";"], "File": "AArch64MCExpr (2)1", "Func": "printImpl", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20664, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmParser", "::", "OperandMatchResultTy", "<ISA_LIT>AsmParser", "::", "parseFGR64Regs", "(", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{"], "ground_truth": ["if", "(", "!", "isFP64", "(", ")", ")", "return", "MatchOperand_NoMatch", ";"], "File": "MipsAsmParser11", "Func": "parseFGR64Regs", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20665, "Length": 26, "Cover_Rate": 0.5777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InstructionCost", "<ISA_LIT>TTIImpl", "::", "getGSVectorCost", "(", "unsigned", "Opcode", ",", "Type", "*", "SrcVTy", ",", "const", "Value", "*", "Ptr", ",", "Align", "Alignment", ",", "unsigned", "AddressSpace", ")", "{", "assert", "(", "isa", "<", "VectorType", ">", "(", "SrcVTy", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "VF", "=", "cast", "<", "FixedVectorType", ">", "(", "SrcVTy", ")", "->", "getNumElements", "(", ")", ";", "auto", "getIndexSizeInBits", "=", "[", "]", "(", "const", "Value", "*", "Ptr", ",", "const", "DataLayout", "&", "DL", ")", "{", "unsigned", "IndexSize", "=", "DL", ".", "getPointerSizeInBits", "(", ")", ";", "const", "GetElementPtrInst", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "Ptr", ")", ";", "if", "(", "IndexSize", "<", "<NUM_LIT>", "||", "!", "GEP", ")", "return", "IndexSize", ";", "unsigned", "NumOfVarIndices", "=", "<NUM_LIT>", ";", "const", "Value", "*", "Ptrs", "=", "GEP", "->", "getPointerOperand", "(", ")", ";", "if", "(", "Ptrs", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", "&&", "!", "getSplatValue", "(", "Ptrs", ")", ")", "return", "IndexSize", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "GEP", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "if", "(", "isa", "<", "Constant", ">", "(", "GEP", "->", "getOperand", "(", "i", ")", ")", ")", "continue", ";", "Type", "*", "IndxTy", "=", "GEP", "->", "getOperand", "(", "i", ")", "->", "getType", "(", ")", ";", "if", "(", "auto", "*", "IndexVTy", "=", "dyn_cast", "<", "VectorType", ">", "(", "IndxTy", ")", ")", "IndxTy", "=", "IndexVTy", "->", "getElementType", "(", ")", ";", "if", "(", "(", "IndxTy", "->", "getPrimitiveSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "!", "isa", "<", "SExtInst", ">", "(", "GEP", "->", "getOperand", "(", "i", ")", ")", ")", "||", "++", "NumOfVarIndices", ">", "<NUM_LIT>", ")", "return", "IndexSize", ";", "}", "return", "(", "unsigned", ")", "<NUM_LIT>", ";", "}", ";", "unsigned", "IndexSize", "=", "(", "ST", "->", "hasAVX512", "(", ")", "&&", "VF", ">=", "<NUM_LIT>", ")", "?", "getIndexSizeInBits", "(", "Ptr", ",", "DL", ")", ":", "DL", ".", "getPointerSizeInBits", "(", ")", ";", "auto", "*", "IndexVTy", "=", "FixedVectorType", "::", "get", "(", "IntegerType", "::", "get", "(", "SrcVTy", "->", "getContext", "(", ")", ",", "IndexSize", ")", ",", "VF", ")", ";"], "ground_truth": ["std", "::", "pair", "<", "InstructionCost", ",", "MVT", ">", "IdxsLT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "IndexVTy", ")", ";"], "File": "X86TargetTransformInfo (2)1", "Func": "getGSVectorCost", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20666, "Length": 327, "Cover_Rate": 0.7108695652173913, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_andnot_ps", "(", "__m256", "__W", ",", "__mmask8", "__U", ",", "__m256", "__A", ",", "__m256", "__B", ")", "{"], "ground_truth": ["return", "(", "__m256", ")", "__builtin_ia32_andnps256_mask", "(", "(", "__v8sf", ")", "__A", ",", "(", "__v8sf", ")", "__B", ",", "(", "__v8sf", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vldqintrin", "Func": "_mm256_mask_andnot_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20667, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "GK_GFX700", ":", "return", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX700", ";", "case", "GK_GFX701", ":", "return", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX701", ";", "case", "GK_GFX702", ":", "return", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX702", ";", "case", "GK_GFX703", ":", "return", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX703", ";", "case", "GK_GFX704", ":", "return", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX704", ";", "case", "GK_GFX801", ":", "return", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX801", ";", "case", "GK_GFX802", ":", "return", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX802", ";", "case", "GK_GFX803", ":", "return", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX803", ";", "case", "GK_GFX810", ":", "return", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX810", ";", "case", "GK_GFX900", ":", "return", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX900", ";", "case", "GK_GFX902", ":", "return", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX902", ";", "case", "GK_GFX904", ":", "return", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX904", ";", "case", "GK_GFX906", ":", "return", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX906", ";", "case", "GK_GFX908", ":", "return", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX908", ";", "case", "GK_GFX909", ":", "return", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX909", ";", "case", "GK_GFX1010", ":", "return", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX1010", ";", "case", "GK_GFX1011", ":", "return", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX1011", ";"], "ground_truth": ["case", "GK_GFX1012", ":", "return", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX1012", ";"], "File": "AMDGPUTargetStreamer11", "Func": "getElfMach", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20668, "Length": 144, "Cover_Rate": 0.4186046511627907, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser (2)", "Func": "parseDirectiveTLSDescSeq", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20669, "Length": 42, "Cover_Rate": 0.3442622950819672, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32_t", "v", "=", "CN", "->", "getZExtValue", "(", ")", ";", "if", "(", "v", "&&", "!", "(", "v", "&", "(", "v", "-", "<NUM_LIT>", ")", ")", ")", "{", "int", "bit", "=", "<NUM_LIT>", "-", "__builtin_clz", "(", "v", ")", ";", "imm", "=", "CurDAG", "->", "getTargetConstant", "(", "bit", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "VideocoreISelDAGToDAG", "Func": "SelectBITi", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20670, "Length": 54, "Cover_Rate": 0.6352941176470588, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "arm_lang_object_attributes_init", "(", "void", ")", "{"], "ground_truth": ["arm_lang_output_object_attributes_hook", "=", "arm_output_c_attributes", ";"], "File": "arm-c", "Func": "arm_lang_object_attributes_init", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20671, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "IndexReg", ";"], "ground_truth": ["}"], "File": "X86AsmParser (2)4", "Func": "getIndexReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20672, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "if", "(", "Offset", "==", "<NUM_LIT>", ")", "{", "BuildMI", "(", "*", "MBB", ",", "Ins", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "BaseReg", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ";", "return", ";", "}", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "Register", "OffsetReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "Register", "FIReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Ins", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "OffsetReg", ")", ".", "addImm", "(", "Offset", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Ins", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "FIReg", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ";", "TII", "->", "getAddNoCarry", "(", "*", "MBB", ",", "Ins", ",", "DL", ",", "BaseReg", ")", ".", "addReg", "(", "OffsetReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "FIReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo104", "Func": "materializeFrameBaseRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20673, "Length": 159, "Cover_Rate": 0.6489795918367347, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "Insert", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "Insert", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow (2)", "Func": "SkipIfDead", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20674, "Length": 78, "Cover_Rate": 0.39593908629441626, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "matchRegisterNameHelper", "(", "MCRegister", "&", "RegNo", ",", "StringRef", "Name", ")", "{", "RegNo", "=", "MatchRegisterName", "(", "Name", ")", ";", "if", "(", "RegNo", "==", "<STR_LIT>", ")", "RegNo", "=", "MatchRegisterAltName", "(", "Name", ")", ";"], "ground_truth": ["return", "RegNo", "==", "<STR_LIT>", ";"], "File": "CSKYAsmParser6", "Func": "matchRegisterNameHelper", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20675, "Length": 37, "Cover_Rate": 0.8809523809523809, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>Disassembler", "(", "STI", ",", "T", ".", "createMCRegInfo", "(", "<STR_LIT>", ")", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "MipsDisassembler14", "Func": "createMipsDisassembler", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20676, "Length": 17, "Cover_Rate": 0.5151515151515151, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IncomingArgHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ")", ":", "ValueHandler", "(", "MIRBuilder", ",", "MRI", ")", "{"], "ground_truth": ["}"], "File": "AArch64CallLowering22", "Func": "IncomingArgHandler", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20677, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_SVE", "&&", "known_eq", "(", "nbytes", ",", "BYTES_PER_SVE_VECTOR", ")", ")", "{", "unsigned", "int", "elem_nbytes", "=", "vector_element_size", "(", "nbytes", ",", "nunits", ")", ";"], "ground_truth": ["machine_mode", "pred_mode", ";"], "File": "aarch645", "Func": "aarch64_get_mask_mode", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20678, "Length": 26, "Cover_Rate": 0.4126984126984127, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>", ";", "break", ";", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "HexagonCFGOptimizer34", "Func": "InvertAndChangeJumpTarget", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20679, "Length": 43, "Cover_Rate": 0.3359375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "tilegx_got_rtx", "(", "void", ")", "{"], "ground_truth": ["return", "cfun", "->", "machine", "->", "got_rtx", ";"], "File": "tilegx", "Func": "tilegx_got_rtx", "Target": "tilegx", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 20680, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "getRegClass", "(", "const", "MCInstrDesc", "&", "TID", ",", "unsigned", "OpNum", ",", "const", "TargetRegisterInfo", "*", "TRI", ",", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{", "if", "(", "OpNum", ">=", "TID", ".", "getNumOperands", "(", ")", ")", "return", "nullptr", ";", "return", "RI", ".", "getRegClass", "(", "TID", ".", "OpInfo", "[", "OpNum", "]", ".", "RegClass", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo100", "Func": "getRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20681, "Length": 55, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "mSTM", "->", "device", "(", ")", "->", "getGeneration", "(", ")", "==", "<STR_LIT>", "&&", "(", "mSTM", "->", "getDeviceName", "(", ")", "==", "<STR_LIT>", ")", ")", "{", "return", "false", ";", "}"], "ground_truth": ["return", "CI", "->", "getOperand", "(", "CI", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", "->", "getName", "(", ")", ".", "substr", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "==", "<STR_LIT>", ";"], "File": "AMDILPeepholeOptimizer", "Func": "convertAccurateDivide", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20682, "Length": 56, "Cover_Rate": 0.7088607594936709, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>Relocator", "::", "scanRelocation", "(", "Relocation", "&", "pReloc", ",", "IRBuilder", "&", "pBuilder", ",", "Module", "&", "pModule", ",", "LDSection", "&", "pSection", ",", "Input", "&", "pInput", ")", "{", "ResolveInfo", "*", "rsym", "=", "pReloc", ".", "symInfo", "(", ")", ";", "assert", "(", "rsym", "!=", "NULL", "&&", "<STR_LIT>", ")", ";", "assert", "(", "pSection", ".", "getLink", "(", ")", "!=", "NULL", ")", ";", "if", "(", "(", "pSection", ".", "getLink", "(", ")", "->", "flag", "(", ")", "&", "llvm", "::", "ELF", "::", "SHF_ALLOC", ")", "==", "<NUM_LIT>", ")", "return", ";"], "ground_truth": ["if", "(", "rsym", "->", "isLocal", "(", ")", ")", "scanLocalReloc", "(", "pReloc", ",", "pSection", ")", ";"], "File": "AArch64Relocator", "Func": "scanRelocation", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20683, "Length": 95, "Cover_Rate": 0.6597222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "EnableLoadStoreVectorizer", ")", "addPass", "(", "createLoadStoreVectorizerPass", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine103", "Func": "addCodeGenPrepare", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20684, "Length": 12, "Cover_Rate": 0.48, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "VarArgsLoweringHelper", "::", "lowerVarArgsParameters", "(", "SDValue", "&", "Chain", ",", "unsigned", "StackSize", ")", "{", "FuncInfo", "->", "setVarArgsFrameIndex", "(", "<NUM_LIT>", ")", ";", "FuncInfo", "->", "setRegSaveFrameIndex", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "FrameInfo", ".", "hasVAStart", "(", ")", ")", "createVarArgAreaAndStoreRegisters", "(", "Chain", ",", "StackSize", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "lowerVarArgsParameters", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20685, "Length": 42, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SIInstrInfo109", "Func": "isVOP1", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20686, "Length": 11, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "uint16_t", "Opc", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ";", "assert", "(", "CC", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "Idx", "=", "HasMemoryOperand", "?", "<NUM_LIT>", "+", "CC", ":", "CC", ";", "switch", "(", "RegBytes", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "return", "Opc", "[", "Idx", "]", "[", "<NUM_LIT>", "]", ";", "case", "<NUM_LIT>", ":", "return", "Opc", "[", "Idx", "]", "[", "<NUM_LIT>", "]", ";", "case", "<NUM_LIT>", ":", "return", "Opc", "[", "Idx", "]", "[", "<NUM_LIT>", "]", ";"], "ground_truth": ["}"], "File": "X86InstrInfo (2)", "Func": "getCMovFromCond", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20687, "Length": 338, "Cover_Rate": 0.6179159049360147, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "regIdx", "=", "<NUM_LIT>", ";", "switch", "(", "Op", "->", "Reg", ".", "Kind", ")", "{", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "case", "rk_FloatReg", ":", "regIdx", "=", "Reg", "-", "<STR_LIT>", ";", "if", "(", "regIdx", "%", "<NUM_LIT>", "||", "regIdx", ">", "<NUM_LIT>", ")", "return", "nullptr", ";", "Reg", "=", "QuadFPRegs", "[", "regIdx", "/", "<NUM_LIT>", "]", ";", "break", ";", "case", "rk_DoubleReg", ":", "regIdx", "=", "Reg", "-", "<STR_LIT>", ";", "if", "(", "regIdx", "%", "<NUM_LIT>", "||", "regIdx", ">", "<NUM_LIT>", ")", "return", "nullptr", ";", "Reg", "=", "QuadFPRegs", "[", "regIdx", "/", "<NUM_LIT>", "]", ";", "break", ";"], "ground_truth": ["}"], "File": "SparcAsmParser21", "Func": "MorphToQuadReg", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20688, "Length": 90, "Cover_Rate": 0.6766917293233082, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "TrueVal", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "FalseVal", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SDNode", "*", "OpNode", "=", "Op", ".", "getNode", "(", ")", ";"], "ground_truth": ["EVT", "SVT", "=", "OpNode", "->", "getValueType", "(", "<NUM_LIT>", ")", ";"], "File": "HexagonISelLowering3", "Func": "LowerSELECT_CC", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20689, "Length": 49, "Cover_Rate": 0.35507246376811596, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "Func", "(", ")", "{"], "ground_truth": ["}"], "File": "tc-001-010", "Func": "Func", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20690, "Length": 6, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint16x8_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "return", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint16x8_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vtrn2q_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20691, "Length": 59, "Cover_Rate": 0.8676470588235294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InsveOp", "=", "<STR_LIT>", ";", "VecRC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "EltLog2Size", "=", "<NUM_LIT>", ";", "InsertOp", "=", "<STR_LIT>", ";", "InsveOp", "=", "<STR_LIT>", ";", "VecRC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "EltLog2Size", "=", "<NUM_LIT>", ";", "InsertOp", "=", "<STR_LIT>", ";", "InsveOp", "=", "<STR_LIT>", ";", "VecRC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "EltLog2Size", "=", "<NUM_LIT>", ";", "InsertOp", "=", "<STR_LIT>", ";", "InsveOp", "=", "<STR_LIT>", ";", "VecRC", "=", "&", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "IsFP", ")", "{", "unsigned", "Wt", "=", "RegInfo", ".", "createVirtualRegister", "(", "VecRC", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Wt", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcValReg", ")", ".", "addImm", "(", "EltSizeInBytes", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "SrcValReg", "=", "Wt", ";", "}", "if", "(", "EltSizeInBytes", "!=", "<NUM_LIT>", ")", "{", "unsigned", "LaneTmp1", "=", "RegInfo", ".", "createVirtualRegister", "(", "GPRRC", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "LaneTmp1", ")", ".", "addReg", "(", "LaneReg", ")", ".", "addImm", "(", "EltLog2Size", ")", ";", "LaneReg", "=", "LaneTmp1", ";", "}", "unsigned", "WdTmp1", "=", "RegInfo", ".", "createVirtualRegister", "(", "VecRC", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "WdTmp1", ")", ".", "addReg", "(", "SrcVecReg", ")", ".", "addReg", "(", "SrcVecReg", ")", ".", "addReg", "(", "LaneReg", ")", ";", "unsigned", "WdTmp2", "=", "RegInfo", ".", "createVirtualRegister", "(", "VecRC", ")", ";", "if", "(", "IsFP", ")", "{", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "InsveOp", ")", ",", "WdTmp2", ")", ".", "addReg", "(", "WdTmp1", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcValReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "MipsSEISelLowering2", "Func": "emitINSERT_DF_VIDX", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20692, "Length": 290, "Cover_Rate": 0.46325878594249204, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqshrunbq", "(", "uint16x8_t", "__a", ",", "int32x4_t", "__b", ",", "const", "int", "__imm", ")", "{"], "ground_truth": ["return", "__arm_vqshrunbq_n_s32", "(", "__a", ",", "__b", ",", "__imm", ")", ";"], "File": "arm", "Func": "mve___arm_vqshrunbq", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20693, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DecodeStatus", "Result", "=", "decodeUImmOperand", "<", "<NUM_LIT>", ">", "(", "Inst", ",", "UImm6", ",", "Address", ",", "Decoder", ")", ";", "(", "void", ")", "Result", ";", "assert", "(", "Result", "==", "MCDisassembler", "::", "Success", "&&", "<STR_LIT>", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "RISCVDisassembler", "Func": "decodeRVCInstrRdRs1UImm", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20694, "Length": 39, "Cover_Rate": 0.37142857142857144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isReg", "(", ")", "const", "override", "{", "return", "Kind", "==", "k_Register", "&&", "!", "Reg", ".", "isVector", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser (2)1", "Func": "isReg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20695, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "ConstMI", "=", "nullptr", ";", "for", "(", "MachineInstr", "&", "MI", ":", "MF", ".", "front", "(", ")", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "SS", "==", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ")", "{", "ConstMI", "=", "&", "MI", ";", "break", ";", "}", "++", "ConstPos", ";", "}", "assert", "(", "ConstMI", "&&", "<STR_LIT>", ")", ";", "unsigned", "AMXRegNum", "=", "TRI", "->", "getRegClass", "(", "<STR_LIT>", ")", "->", "getNumRegs", "(", ")", ";", "SmallVector", "<", "Register", ",", "<NUM_LIT>", ">", "Phys2Virt", "(", "AMXRegNum", ",", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "MRI", ".", "getNumVirtRegs", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Register", "VirtReg", "=", "Register", "::", "index2VirtReg", "(", "I", ")", ";", "if", "(", "MRI", ".", "reg_nodbg_empty", "(", "VirtReg", ")", ")", "continue", ";", "if", "(", "MRI", ".", "getRegClass", "(", "VirtReg", ")", "->", "getID", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "unsigned", "Index", "=", "VRM", ".", "getPhys", "(", "VirtReg", ")", "-", "<STR_LIT>", ";", "if", "(", "!", "Phys2Virt", "[", "Index", "]", ")", "Phys2Virt", "[", "Index", "]", "=", "VirtReg", ";", "}", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "AMXRegNum", ";", "++", "I", ")", "{", "if", "(", "!", "Phys2Virt", "[", "I", "]", ")", "continue", ";", "DebugLoc", "DL", ";", "bool", "IsRow", "=", "true", ";", "MachineInstr", "*", "NewMI", "=", "nullptr", ";", "ShapeT", "Shape", "=", "VRM", ".", "getShape", "(", "Phys2Virt", "[", "I", "]", ")", ";", "for", "(", "auto", "&", "R", ":", "{", "Shape", ".", "getRow", "(", ")", "->", "getReg", "(", ")", ",", "Shape", ".", "getCol", "(", ")", "->", "getReg", "(", ")", "}", ")", "{", "int64_t", "Imm", "=", "INT64_MAX", ";", "int", "Offset", "=", "IsRow", "?", "<NUM_LIT>", "+", "I", ":", "<NUM_LIT>", "+", "I", "*", "<NUM_LIT>", ";", "for", "(", "auto", "&", "DefMI", ":", "MRI", ".", "def_instructions", "(", "R", ")", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "DefMI", ".", "getParent", "(", ")", ";", "if", "(", "DefMI", ".", "isMoveImmediate", "(", ")", ")", "{", "if", "(", "Imm", "!=", "INT64_MAX", ")", "{", "assert", "(", "Imm", "==", "DefMI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "continue", ";"], "ground_truth": ["}"], "File": "X86TileConfig", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20696, "Length": 341, "Cover_Rate": 0.44575163398692813, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", ")", "{", "Opc", "=", "<STR_LIT>", ";", "}", "else", "{", "assert", "(", "RC", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "Opc", "=", "<STR_LIT>", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Addr", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "addOperand", "(", "Addr", "[", "i", "]", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";"], "ground_truth": ["NewMIs", ".", "push_back", "(", "MIB", ")", ";"], "File": "ARMInstrInfo14", "Func": "loadRegFromAddr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20697, "Length": 96, "Cover_Rate": 0.3622641509433962, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "buildVector32", "(", "ArrayRef", "<", "SDValue", ">", "Elem", ",", "const", "SDLoc", "&", "dl", ",", "MVT", "VecTy", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "MVT", "ElemTy", "=", "VecTy", ".", "getVectorElementType", "(", ")", ";", "assert", "(", "VecTy", ".", "getVectorNumElements", "(", ")", "==", "Elem", ".", "size", "(", ")", ")", ";", "SmallVector", "<", "ConstantInt", "*", ",", "<NUM_LIT>", ">", "Consts", "(", "Elem", ".", "size", "(", ")", ")", ";", "bool", "AllConst", "=", "getBuildVectorConstInts", "(", "Elem", ",", "VecTy", ",", "DAG", ",", "Consts", ")", ";", "unsigned", "First", ",", "Num", "=", "Elem", ".", "size", "(", ")", ";", "for", "(", "First", "=", "<NUM_LIT>", ";", "First", "!=", "Num", ";", "++", "First", ")", "if", "(", "!", "isUndef", "(", "Elem", "[", "First", "]", ")", ")", "break", ";", "if", "(", "First", "==", "Num", ")", "return", "DAG", ".", "getUNDEF", "(", "VecTy", ")", ";", "if", "(", "AllConst", "&&", "llvm", "::", "all_of", "(", "Consts", ",", "[", "]", "(", "ConstantInt", "*", "CI", ")", "{", "return", "CI", "->", "isZero", "(", ")", ";", "}", ")", ")", "return", "getZero", "(", "dl", ",", "VecTy", ",", "DAG", ")", ";", "if", "(", "ElemTy", "==", "<STR_LIT>", ")", "{", "assert", "(", "Elem", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", ";", "if", "(", "AllConst", ")", "{", "uint32_t", "V", "=", "(", "Consts", "[", "<NUM_LIT>", "]", "->", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ")", "|", "Consts", "[", "<NUM_LIT>", "]", "->", "getZExtValue", "(", ")", "<<", "<NUM_LIT>", ";", "return", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "DAG", ".", "getConstant", "(", "V", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "}"], "ground_truth": ["SDValue", "N", "=", "getInstr", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "{", "Elem", "[", "<NUM_LIT>", "]", ",", "Elem", "[", "<NUM_LIT>", "]", "}", ",", "DAG", ")", ";"], "File": "HexagonISelLowering1", "Func": "buildVector32", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20698, "Length": 264, "Cover_Rate": 0.3572395128552097, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "frag", "->", "setOffset", "(", "offset", ")", ";", "offset", "+=", "frag", "->", "size", "(", ")", ";", "}", "if", "(", "!", "m_GOTPLT", ".", "empty", "(", ")", ")", "{", "m_pGOTPLTFront", "=", "m_GOTPLT", ".", "front", "(", ")", ";", "entry_iterator", "it", ",", "end", "=", "m_GOTPLT", ".", "end", "(", ")", ";", "for", "(", "it", "=", "m_GOTPLT", ".", "begin", "(", ")", ";", "it", "!=", "end", ";", "++", "it", ")", "{", "<ISA_LIT>GOTEntry", "*", "entry", "=", "*", "it", ";", "frag_list", ".", "push_back", "(", "entry", ")", ";", "entry", "->", "setParent", "(", "m_SectionData", ")", ";", "entry", "->", "setOffset", "(", "offset", ")", ";", "offset", "+=", "entry", "->", "size", "(", ")", ";", "}", "}", "m_GOTPLT", ".", "clear", "(", ")", ";", "if", "(", "!", "m_GOT", ".", "empty", "(", ")", ")", "{", "m_pGOTFront", "=", "m_GOT", ".", "front", "(", ")", ";"], "ground_truth": ["entry_iterator", "it", ",", "end", "=", "m_GOT", ".", "end", "(", ")", ";"], "File": "ARMGOT", "Func": "finalizeSectionSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20699, "Length": 136, "Cover_Rate": 0.5210727969348659, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTarget", "<", "Triple", "::", "riscv32", ">", "X", "(", "getThe<ISA_LIT>32Target", "(", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["RegisterTarget", "<", "Triple", "::", "riscv64", ">", "Y", "(", "getThe<ISA_LIT>64Target", "(", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "RISCVTargetInfo10", "Func": "LLVMInitializeRISCVTargetInfo", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20700, "Length": 34, "Cover_Rate": 0.85, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "LHS", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", "==", "<NUM_LIT>", ")", "{", "LHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ")", ";", "RHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "RHS", ")", ";", "SDValue", "NewSetcc", "=", "DAG", ".", "getSetCC", "(", "dl", ",", "<STR_LIT>", ",", "LHS", ",", "RHS", ",", "CC", ")", ";", "DAG", ".", "ReplaceAllUsesWith", "(", "Op", ",", "NewSetcc", ")", ";", "CmpVT", "=", "<STR_LIT>", ";", "}", "else", "return", "SDValue", "(", ")", ";", "}", "assert", "(", "(", "!", "FullFP16", "&&", "LHS", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "!=", "<STR_LIT>", ")", "||", "LHS", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "!=", "<STR_LIT>", ")", ";", "<STR_LIT>", "CC1", ",", "CC2", ";", "bool", "ShouldInvert", ";", "changeVectorFPCCTo<ISA_LIT>CC", "(", "CC", ",", "CC1", ",", "CC2", ",", "ShouldInvert", ")", ";", "bool", "NoNaNs", "=", "getTargetMachine", "(", ")", ".", "Options", ".", "NoNaNsFPMath", ";", "SDValue", "Cmp", "=", "EmitVectorComparison", "(", "LHS", ",", "RHS", ",", "CC1", ",", "NoNaNs", ",", "CmpVT", ",", "dl", ",", "DAG", ")", ";", "if", "(", "!", "Cmp", ".", "getNode", "(", ")", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["if", "(", "CC2", "!=", "<STR_LIT>", ")", "{"], "File": "AArch64ISelLowering10", "Func": "LowerVSETCC", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20701, "Length": 187, "Cover_Rate": 0.3286467486818981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>ParallelDSP", "::", "RecordSequentialLoads", "(", "BasicBlock", "*", "BB", ")", "{", "SmallVector", "<", "LoadInst", "*", ",", "<NUM_LIT>", ">", "Loads", ";", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "auto", "*", "Ld", "=", "dyn_cast", "<", "LoadInst", ">", "(", "&", "I", ")", ";", "if", "(", "!", "Ld", "||", "!", "Ld", "->", "isSimple", "(", ")", "||", "!", "Ld", "->", "hasOneUse", "(", ")", "||", "!", "isa", "<", "SExtInst", ">", "(", "Ld", "->", "user_back", "(", ")", ")", ")", "continue", ";", "Loads", ".", "push_back", "(", "Ld", ")", ";"], "ground_truth": ["}"], "File": "ARMParallelDSP17", "Func": "RecordSequentialLoads", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20702, "Length": 84, "Cover_Rate": 0.41379310344827586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "CreateMImm", "(", "const", "MCExpr", "*", "Val", ",", "bool", "Flag", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "auto", "Op", "=", "std", "::", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "k_MImmOp", ")", ";"], "ground_truth": ["Op", "->", "MImm", ".", "Val", "=", "Val", ";"], "File": "VEAsmParser (2)", "Func": "CreateMImm", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20703, "Length": 45, "Cover_Rate": 0.6521739130434783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCCodeGenInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCCodeGenInfo", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCInstrInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCInstrInfo", ")", ";"], "File": "XCoreMCTargetDesc21", "Func": "LLVMInitializeXCoreTargetMC", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20704, "Length": 18, "Cover_Rate": 0.36, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getMemBase", "(", ")", ")", ")", ";", "const", "MCExpr", "*", "Expr", "=", "getMemOff", "(", ")", ";"], "ground_truth": ["addExpr", "(", "Inst", ",", "Expr", ")", ";"], "File": "MipsAsmParser102", "Func": "addMemOperands", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20705, "Length": 39, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<ISA_LIT>ArchVersion", "==", "<ISA_LIT>1", ")", "report_fatal_error", "(", "<STR_LIT>", ",", "false", ")", ";", "if", "(", "<ISA_LIT>ArchVersion", "==", "<ISA_LIT>2", ")", "report_fatal_error", "(", "<STR_LIT>", ",", "false", ")", ";", "if", "(", "<ISA_LIT>ArchVersion", "==", "<ISA_LIT>3", ")", "report_fatal_error", "(", "<STR_LIT>", ",", "false", ")", ";", "if", "(", "<ISA_LIT>ArchVersion", "==", "<ISA_LIT>5", ")", "report_fatal_error", "(", "<STR_LIT>", ",", "false", ")", ";", "assert", "(", "<ISA_LIT>ABI", "!=", "UnknownABI", ")", ";", "assert", "(", "(", "(", "(", "getFeatureBits", "(", ")", "&", "<STR_LIT>", ")", "!=", "<NUM_LIT>", ")", "+", "(", "(", "getFeatureBits", "(", ")", "&", "<STR_LIT>", ")", "!=", "<NUM_LIT>", ")", "+", "(", "(", "getFeatureBits", "(", ")", "&", "<STR_LIT>", ")", "!=", "<NUM_LIT>", ")", "+", "(", "(", "getFeatureBits", "(", ")", "&", "<STR_LIT>", ")", "!=", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", ")", ";", "assert", "(", "(", "(", "!", "isGP64bit", "(", ")", "&&", "(", "isABI_O32", "(", ")", "||", "isABI_EABI", "(", ")", ")", ")", "||", "(", "isGP64bit", "(", ")", "&&", "(", "isABI_N32", "(", ")", "||", "isABI_N64", "(", ")", ")", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "hasMSA", "(", ")", "&&", "!", "isFP64bit", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "<STR_LIT>", ",", "false", ")", ";", "if", "(", "TT", ".", "find", "(", "<STR_LIT>", ")", "==", "std", "::", "string", "::", "npos", ")", "IsLinux", "=", "false", ";"], "ground_truth": ["UseSmallSection", "=", "!", "IsLinux", "&&", "(", "RM", "==", "Reloc", "::", "Static", ")", ";"], "File": "MipsSubtarget45", "Func": "MipsSubtarget", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20706, "Length": 205, "Cover_Rate": 0.429769392033543, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ")", ";", "}", "<STR_LIT>", "AddSub", "=", "<STR_LIT>", ";", "if", "(", "RHSC", "<", "<NUM_LIT>", ")", "{", "AddSub", "=", "<STR_LIT>", ";", "RHSC", "=", "-", "RHSC", ";", "}", "if", "(", "FP16", ")", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", "(", "AddSub", ",", "RHSC", ")", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ")", ";", "else", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", "(", "AddSub", ",", "RHSC", ")", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "Base", "=", "N", ";", "if", "(", "FP16", ")", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ")", ";", "else", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelDAGToDAG10", "Func": "IsAddressingMode5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20707, "Length": 174, "Cover_Rate": 0.4037122969837587, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "MIB", "=", "BuildMI", "(", "*", "SetCCI", ".", "getParent", "(", ")", ",", "SetCCI", ".", "getIterator", "(", ")", ",", "SetCCI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<STR_LIT>", ";", "++", "i", ")", "MIB", ".", "add", "(", "SetCCI", ".", "getOperand", "(", "i", ")", ")", ";", "MIB", ".", "addReg", "(", "CondReg", ")", ";", "MIB", ".", "setMemRefs", "(", "SetCCI", ".", "memoperands", "(", ")", ")", ";"], "ground_truth": ["SetCCI", ".", "eraseFromParent", "(", ")", ";"], "File": "X86FlagsCopyLowering4", "Func": "rewriteSetCC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20708, "Length": 82, "Cover_Rate": 0.3813953488372093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "parseParenSuffix", "(", "StringRef", "Name", ",", "OperandVector", "&", "Operands", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "LParen", ")", ")", "{", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "*", "this", ")", ")", ";"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "MipsAsmParser", "Func": "parseParenSuffix", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20709, "Length": 62, "Cover_Rate": 0.3522727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Size", "+", "sizeof", "(", "T", ")", ">", "Bytes", ".", "size", "(", ")", ")", "return", "false", ";", "T", "Val", ";", "memcpy", "(", "&", "Val", ",", "Bytes", ".", "data", "(", ")", "+", "Size", ",", "sizeof", "(", "T", ")", ")", ";", "<STR_LIT>", "::", "byte_swap", "<", "T", ",", "<STR_LIT>", "::", "little", ">", "(", "Val", ")", ";", "Size", "+=", "sizeof", "(", "T", ")", ";"], "ground_truth": ["MI", ".", "addOperand", "(", "MCOperand", "::", "createFPImm", "(", "static_cast", "<", "double", ">", "(", "Val", ")", ")", ")", ";"], "File": "WebAssemblyDisassembler2", "Func": "parseFPImmediate", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20710, "Length": 79, "Cover_Rate": 0.7523809523809524, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TT", ".", "isArm64e", "(", ")", ")", "CPU", "=", "<STR_LIT>", ";", "}", "return", "create<ISA_LIT>MCSubtargetInfoImpl", "(", "TT", ",", "CPU", ",", "CPU", ",", "FS", ")", ";"], "ground_truth": ["}"], "File": "AArch64MCTargetDesc15", "Func": "createAArch64MCSubtargetInfo", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20711, "Length": 26, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>TargetMachine", "&", "getTargetMachine", "(", ")", "const", "{"], "ground_truth": ["return", "TM", ";"], "File": "PPCSubtarget (2)1", "Func": "getTargetMachine", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20712, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "PPCISelLowering (2)7", "Func": "getTargetNodeName", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20713, "Length": 330, "Cover_Rate": 0.3810623556581986, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "ST", "->", "hasSVE", "(", ")", ";"], "ground_truth": ["}"], "File": "AArch64TargetTransformInfo15", "Func": "enableScalableVectorization", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20714, "Length": 8, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "}", "const", "uint32_t", "nopEncoding", "=", "hasNOP", "(", ")", "?", "<ISA_LIT>v6T2_NopEncoding", ":", "<ISA_LIT>v4_NopEncoding", ";", "uint64_t", "NumNops", "=", "Count", "/", "<NUM_LIT>", ";", "for", "(", "uint64_t", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumNops", ";", "++", "i", ")", "OW", "->", "Write32", "(", "nopEncoding", ")", ";", "switch", "(", "Count", "%", "<NUM_LIT>", ")", "{", "default", ":", "break", ";", "case", "<NUM_LIT>", ":", "OW", "->", "Write8", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "OW", "->", "Write16", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "OW", "->", "Write16", "(", "<NUM_LIT>", ")", ";", "OW", "->", "Write8", "(", "<NUM_LIT>", ")", ";", "break", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend69", "Func": "WriteNopData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20715, "Length": 103, "Cover_Rate": 0.5124378109452736, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "regno", "==", "FLG_REGNO", ")", "fprintf", "(", "s", ",", "<STR_LIT>", ")", ";", "else", "fprintf", "(", "s", ",", "<STR_LIT>", ",", "<STR_LIT>", "[", "reg_push_size", "(", "regno", ")", "]", ",", "reg_names", "[", "regno", "]", ")", ";"], "ground_truth": ["}"], "File": "m32c", "Func": "m32c_output_reg_push", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20716, "Length": 35, "Cover_Rate": 0.7608695652173914, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "live_regs_mask", "=", "<NUM_LIT>", ";", "*", "count", "=", "<NUM_LIT>", ";", "for", "(", "reg", "=", "<NUM_LIT>", ";", "reg", "<", "FIRST_PSEUDO_REGISTER", ";", "reg", "++", ")", "{", "if", "(", "df_regs_ever_live_p", "(", "reg", ")", "&&", "!", "call_used_regs", "[", "reg", "]", ")", "{", "(", "*", "count", ")", "++", ";"], "ground_truth": ["live_regs_mask", "|=", "(", "<NUM_LIT>", "<<", "reg", ")", ";"], "File": "mcore4", "Func": "calc_live_regs", "Target": "mcore", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20717, "Length": 52, "Cover_Rate": 0.7428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "CPAddr", ";", "bool", "IsPositionIndependent", "=", "isPositionIndependent", "(", ")", ";", "unsigned", "PCAdj", "=", "IsPositionIndependent", "?", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ":", "<NUM_LIT>", ";", "<ISA_LIT>ConstantPoolValue", "*", "CPV", "=", "<ISA_LIT>ConstantPoolConstant", "::", "Create", "(", "MF", ".", "getFunction", "(", ")", ",", "<ISA_LIT>PCLabelIndex", ",", "<STR_LIT>", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "if", "(", "IsPositionIndependent", ")", "{", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "<ISA_LIT>PCLabelIndex", ",", "dl", ",", "<STR_LIT>", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";", "}", "return", "Result", ";", "}", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "ARMISelLowering108", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20718, "Length": 311, "Cover_Rate": 0.40813648293963256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "sgx_returnsite_magic_index_public", "++", ";", "return", "<STR_LIT>", "+", "std", "::", "to_string", "(", "sgx_returnsite_magic_index_public", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86AsmPrinter2", "Func": "getNextReturnSiteMagicPublic", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20719, "Length": 16, "Cover_Rate": 0.6956521739130435, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqdmulltq_m_s16", "(", "int32x4_t", "__inactive", ",", "int16x8_t", "__a", ",", "int16x8_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vqdmulltq_m_sv8hi", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vqdmulltq_m_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20720, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isReassocCandidate", "(", "const", "MachineInstr", "&", "Inst", ",", "bool", "&", "Commuted", ")", "{", "if", "(", "isAssociativeAndCommutative", "(", "Inst", ".", "getOpcode", "(", ")", ")", "&&", "hasVirtualRegDefsInBasicBlock", "(", "Inst", ",", "Inst", ".", "getParent", "(", ")", ")", "&&", "hasReassocSibling", "(", "Inst", ",", "Commuted", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "X86InstrInfo111", "Func": "isReassocCandidate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20721, "Length": 50, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "bytes", ";", "i", "++", ")", "{", "OS", ".", "write", "(", "(", "uint8_t", ")", "(", "(", "Encoding", ">>", "(", "<NUM_LIT>", "*", "i", ")", ")", "&", "<NUM_LIT>", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "SIMCCodeEmitter31", "Func": "EncodeInstruction", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20722, "Length": 39, "Cover_Rate": 0.4875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "struct", "register_pass_info", "f", "=", "{", "p", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "PASS_POS_INSERT_AFTER", "}", ";"], "ground_truth": ["register_pass", "(", "&", "f", ")", ";"], "File": "frame-header-opt2", "Func": "mips_register_frame_header_opt", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20723, "Length": 21, "Cover_Rate": 0.5675675675675675, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "VecTy", ")", ";", "int", "Cost", "=", "getMemoryOpCost", "(", "Opcode", ",", "VecTy", ",", "MaybeAlign", "(", "Alignment", ")", ",", "AddressSpace", ")", ";", "Cost", "+=", "Factor", "*", "(", "LT", ".", "first", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "Cost", ";"], "File": "PPCTargetTransformInfo35", "Func": "getInterleavedMemoryOpCost", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20724, "Length": 51, "Cover_Rate": 0.4015748031496063, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_vpshrd_v2di_mask", "(", "(", "__v2di", ")", "__B", ",", "(", "__v2di", ")", "__C", ",", "__D", ",", "(", "__v2di", ")", "_mm_setzero_si128", "(", ")", ",", "(", "__mmask8", ")", "__A", ")", ";"], "ground_truth": ["}"], "File": "avx512vbmi2vlintrin", "Func": "_mm_maskz_shrdi_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20725, "Length": 32, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "PassThru", "=", "ConstantAggregateZero", "::", "get", "(", "Ty", ")", ";", "Value", "*", "IndexBase", ";", "if", "(", "match", "(", "Index", ",", "m_Intrinsic", "<", "<STR_LIT>", ">", "(", "m_Value", "(", "IndexBase", ")", ",", "m_SpecificInt", "(", "<NUM_LIT>", ")", ")", ")", ")", "{", "IRBuilder", "<", ">", "Builder", "(", "II", ".", "getContext", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "&", "II", ")", ";", "Align", "Alignment", "=", "BasePtr", "->", "getPointerAlignment", "(", "II", ".", "getModule", "(", ")", "->", "getDataLayout", "(", ")", ")", ";", "Type", "*", "VecPtrTy", "=", "PointerType", "::", "getUnqual", "(", "Ty", ")", ";", "Value", "*", "Ptr", "=", "Builder", ".", "CreateGEP", "(", "cast", "<", "VectorType", ">", "(", "Ty", ")", "->", "getElementType", "(", ")", ",", "BasePtr", ",", "IndexBase", ")", ";", "Ptr", "=", "Builder", ".", "CreateBitCast", "(", "Ptr", ",", "VecPtrTy", ")", ";", "CallInst", "*", "MaskedLoad", "=", "Builder", ".", "CreateMaskedLoad", "(", "Ty", ",", "Ptr", ",", "Alignment", ",", "Mask", ",", "PassThru", ")", ";", "MaskedLoad", "->", "takeName", "(", "&", "II", ")", ";", "return", "IC", ".", "replaceInstUsesWith", "(", "II", ",", "MaskedLoad", ")", ";"], "ground_truth": ["}"], "File": "AArch64TargetTransformInfo24", "Func": "instCombineLD1GatherIndex", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20726, "Length": 162, "Cover_Rate": 0.7105263157894737, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{"], "ground_truth": ["return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";"], "File": "F2003fSubtarget", "Func": "getRegisterInfo", "Target": "F2003f", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20727, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_permutex2var_epi8", "(", "__m512i", "__A", ",", "__mmask64", "__U", ",", "__m512i", "__I", ",", "__m512i", "__B", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_vpermt2varqi512_mask", "(", "(", "__v64qi", ")", "__I", ",", "(", "__v64qi", ")", "__A", ",", "(", "__v64qi", ")", "__B", ",", "(", "__mmask64", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vbmiintrin", "Func": "_mm512_mask_permutex2var_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20728, "Length": 56, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fprintf", "(", "stream", ",", "<STR_LIT>", ",", "reg_names", "[", "MMIX_OUTPUT_REGNO", "(", "regno", ")", "]", ",", "reg_names", "[", "MMIX_STACK_POINTER_REGNUM", "]", ",", "reg_names", "[", "MMIX_STACK_POINTER_REGNUM", "]", ")", ";"], "ground_truth": ["}"], "File": "mmix", "Func": "mmix_asm_output_reg_pop", "Target": "mmix", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20729, "Length": 26, "Cover_Rate": 0.7027027027027027, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "setPreservesCFG", "(", ")", ";"], "ground_truth": ["MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "File": "RISCVCleanupVSETVLI", "Func": "getAnalysisUsage", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20730, "Length": 13, "Cover_Rate": 0.5416666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "loongarch_canonicalize_int_order_test", "(", "&", "inv_code", ",", "&", "cmp1", ",", "mode", ")", ")", "{", "cmp1", "=", "force_reg", "(", "mode", ",", "cmp1", ")", ";", "loongarch_emit_int_order_test", "(", "code", ",", "invert_ptr", ",", "target", ",", "cmp0", ",", "cmp1", ")", ";", "}", "else", "if", "(", "invert_ptr", "==", "<NUM_LIT>", ")", "{", "rtx", "inv_target", ";"], "ground_truth": ["inv_target", "=", "loongarch_force_binary", "(", "GET_MODE", "(", "target", ")", ",", "inv_code", ",", "cmp0", ",", "cmp1", ")", ";"], "File": "loongarch", "Func": "loongarch_emit_int_order_test", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20731, "Length": 65, "Cover_Rate": 0.38922155688622756, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getNumVGPRBlocks", "(", "const", "MCSubtargetInfo", "*", "STI", ",", "unsigned", "NumVGPRs", ")", "{", "NumVGPRs", "=", "alignTo", "(", "std", "::", "max", "(", "<NUM_LIT>", ",", "NumVGPRs", ")", ",", "getVGPREncodingGranule", "(", "STI", ")", ")", ";", "return", "NumVGPRs", "/", "getVGPREncodingGranule", "(", "STI", ")", "-", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "getNumVGPRBlocks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20732, "Length": 42, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int32x2_t", ")", "__builtin_neon_vrsubhnv2di", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vrsubhn_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20733, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "reg", "=", "gen_reg_rtx", "(", "CCmode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "reg", ",", "gen_rtx_fmt_ee", "(", "test_code", "==", "NE", "?", "EQ", ":", "test_code", ",", "CCmode", ",", "cmp0", ",", "cmp1", ")", ")", ")", ";", "test_code", "=", "test_code", "==", "NE", "?", "EQ", ":", "NE", ";", "mode", "=", "CCmode", ";", "cmp0", "=", "reg", ";", "cmp1", "=", "const0_rtx", ";", "invert", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "abort_with_insn", "(", "gen_rtx_fmt_ee", "(", "test_code", ",", "VOIDmode", ",", "cmp0", ",", "cmp1", ")", ",", "<STR_LIT>", ")", ";", "}", "label1", "=", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "label2", "=", "pc_rtx", ";", "if", "(", "invert", ")", "{", "label2", "=", "label1", ";", "label1", "=", "pc_rtx", ";", "}"], "ground_truth": ["emit_jump_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "pc_rtx", ",", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "gen_rtx_fmt_ee", "(", "test_code", ",", "mode", ",", "cmp0", ",", "cmp1", ")", ",", "label1", ",", "label2", ")", ")", ")", ";"], "File": "iq20002", "Func": "gen_conditional_branch", "Target": "iq2000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20734, "Length": 141, "Cover_Rate": 0.49473684210526314, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Alignment", "=", "std", "::", "min", "(", "ByValAlign", ",", "(", "unsigned", ")", "<NUM_LIT>", ")", ";", "SDValue", "LoadVal", "=", "DAG", ".", "getExtLoad", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "LoadPtr", ",", "MachinePointerInfo", "(", ")", ",", "<STR_LIT>", "(", "LoadSize", "*", "<NUM_LIT>", ")", ",", "false", ",", "false", ",", "Alignment", ")", ";", "MemOpChains", ".", "push_back", "(", "LoadVal", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "isLittle", ")", "LoadVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LoadVal", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", "-", "LoadSize", "*", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "Offset", "+=", "LoadSize", ";", "RemainingSize", "-=", "LoadSize", ";", "if", "(", "RemainingSize", "!=", "<NUM_LIT>", ")", "{", "assert", "(", "RemainingSize", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "LoadPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "Offset", ",", "<STR_LIT>", ")", ")", ";", "unsigned", "Alignment", "=", "std", "::", "min", "(", "ByValAlign", ",", "(", "unsigned", ")", "<NUM_LIT>", ")", ";", "SDValue", "Subword", "=", "DAG", ".", "getExtLoad", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "LoadPtr", ",", "MachinePointerInfo", "(", ")", ",", "<STR_LIT>", ",", "false", ",", "false", ",", "Alignment", ")", ";", "MemOpChains", ".", "push_back", "(", "Subword", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "ShiftAmt", "=", "isLittle", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "SDValue", "Shift", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Subword", ",", "DAG", ".", "getConstant", "(", "ShiftAmt", ",", "<STR_LIT>", ")", ")", ";", "LoadVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LoadVal", ",", "Shift", ")", ";", "}", "unsigned", "DstReg", "=", "O32IntRegs", "[", "LocMemOffset", "/", "<NUM_LIT>", "]", ";", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "DstReg", ",", "LoadVal", ")", ")", ";", "return", ";", "}", "SDValue", "Src", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "Offset", ",", "<STR_LIT>", ")", ")", ";", "LastFI", "=", "MFI", "->", "CreateFixedObject", "(", "RemainingSize", ",", "LocMemOffset", ",", "true", ")", ";"], "ground_truth": ["SDValue", "Dst", "=", "DAG", ".", "getFrameIndex", "(", "LastFI", ",", "PtrType", ")", ";"], "File": "MipsISelLowering (2)3", "Func": "WriteByValArg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20735, "Length": 329, "Cover_Rate": 0.44761904761904764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isImm", "(", ")", "&&", "!", "isa", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ")", "return", "true", ";", "if", "(", "!", "isMem", "(", ")", "||", "Memory", ".", "Alignment", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "Memory", ".", "OffsetRegNum", ")", "return", "false", ";"], "ground_truth": ["if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";"], "File": "ARMAsmParser (2)2", "Func": "isAddrMode5FP16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20736, "Length": 55, "Cover_Rate": 0.5092592592592593, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Kind", ")", "{", "case", "Immediate", ":", "getImm", "(", ")", "->", "print", "(", "OS", ")", ";", "break", ";", "case", "Register", ":", "OS", "<<", "<STR_LIT>", ";", "OS", "<<", "<ISA_LIT>InstPrinter", "::", "getRegisterName", "(", "getReg", "(", ")", ")", "<<", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["case", "Token", ":"], "File": "PatmosAsmParser", "Func": "print", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 20737, "Length": 44, "Cover_Rate": 0.44, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CheckImmRange", "(", "<NUM_LIT>", "+", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "false", ",", "true", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "HexagonAsmParser (2)", "Func": "isu7Ext", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20738, "Length": 17, "Cover_Rate": 0.7391304347826086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "info", "->", "first_fp_reg_save", "<", "<NUM_LIT>", "&&", "!", "TARGET_MACHO", "&&", "!", "TARGET_ELF", ")", "{", "char", "*", "name", ";", "int", "regno", "=", "info", "->", "first_fp_reg_save", "-", "<NUM_LIT>", ";", "if", "(", "(", "info", "->", "savres_strategy", "&", "SAVE_INLINE_FPRS", ")", "==", "<NUM_LIT>", ")", "{", "bool", "lr", "=", "(", "info", "->", "savres_strategy", "&", "SAVE_NOINLINE_FPRS_SAVES_LR", ")", "!=", "<NUM_LIT>", ";", "int", "sel", "=", "SAVRES_SAVE", "|", "SAVRES_FPR", "|", "(", "lr", "?", "SAVRES_LR", ":", "<NUM_LIT>", ")", ";", "name", "=", "rs6000_savres_routine_name", "(", "info", ",", "regno", ",", "sel", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "name", ")", ";"], "ground_truth": ["}"], "File": "rs60004", "Func": "rs6000_output_savres_externs", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20739, "Length": 90, "Cover_Rate": 0.5056179775280899, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "mask", "=", "rs6000_emit_vector_compare_inner", "(", "rcode", ",", "op0", ",", "op1", ")", ";", "if", "(", "mask", ")", "return", "mask", ";", "switch", "(", "rcode", ")", "{", "case", "LT", ":", "rcode", "=", "GT", ";", "swap_operands", "=", "true", ";", "try_again", "=", "true", ";", "break", ";", "case", "LTU", ":", "rcode", "=", "GTU", ";", "swap_operands", "=", "true", ";", "try_again", "=", "true", ";", "break", ";", "case", "NE", ":", "case", "UNLE", ":", "case", "UNLT", ":", "case", "UNGE", ":", "case", "UNGT", ":", "{", "enum", "rtx_code", "rev_code", ";", "enum", "insn_code", "nor_code", ";", "rtx", "mask2", ";", "rev_code", "=", "reverse_condition_maybe_unordered", "(", "rcode", ")", ";", "if", "(", "rev_code", "==", "UNKNOWN", ")", "return", "NULL_RTX", ";", "nor_code", "=", "optab_handler", "(", "one_cmpl_optab", ",", "dmode", ")", ";", "if", "(", "nor_code", "==", "CODE_FOR_nothing", ")", "return", "NULL_RTX", ";", "mask2", "=", "rs6000_emit_vector_compare", "(", "rev_code", ",", "op0", ",", "op1", ",", "dmode", ")", ";", "if", "(", "!", "mask2", ")", "return", "NULL_RTX", ";", "mask", "=", "gen_reg_rtx", "(", "dmode", ")", ";", "emit_insn", "(", "GEN_FCN", "(", "nor_code", ")", "(", "mask", ",", "mask2", ")", ")", ";", "return", "mask", ";", "}", "break", ";", "case", "GE", ":", "case", "GEU", ":", "case", "LE", ":", "case", "LEU", ":", "{", "rtx", "c_rtx", ",", "eq_rtx", ";", "enum", "insn_code", "ior_code", ";", "enum", "rtx_code", "new_code", ";", "switch", "(", "rcode", ")", "{", "case", "GE", ":", "new_code", "=", "GT", ";", "break", ";", "case", "GEU", ":", "new_code", "=", "GTU", ";", "break", ";", "case", "LE", ":", "new_code", "=", "LT", ";", "break", ";", "case", "LEU", ":", "new_code", "=", "LTU", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "ior_code", "=", "optab_handler", "(", "ior_optab", ",", "dmode", ")", ";", "if", "(", "ior_code", "==", "CODE_FOR_nothing", ")", "return", "NULL_RTX", ";", "c_rtx", "=", "rs6000_emit_vector_compare", "(", "new_code", ",", "op0", ",", "op1", ",", "dmode", ")", ";"], "ground_truth": ["if", "(", "!", "c_rtx", ")", "return", "NULL_RTX", ";"], "File": "powerpcspe", "Func": "rs6000_emit_vector_compare", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20740, "Length": 278, "Cover_Rate": 0.6525821596244131, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "<", "VecElems", "/", "<NUM_LIT>", ";", "j", "++", ")", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "Vec", "[", "i", "+", "j", "*", "<NUM_LIT>", "]", "=", "Builder", ".", "CreateShuffleVector", "(", "InVec", "[", "j", "*", "<NUM_LIT>", "+", "i", "]", ",", "InVec", "[", "j", "*", "<NUM_LIT>", "+", "i", "+", "<NUM_LIT>", "]", ",", "makeArrayRef", "(", "Concat", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "VecElems", "==", "<NUM_LIT>", ")", "return", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "Vec", "[", "i", "]", "=", "Builder", ".", "CreateShuffleVector", "(", "Vec", "[", "i", "]", ",", "Vec", "[", "i", "+", "<NUM_LIT>", "]", ",", "Concat", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "X86InterleavedAccess5", "Func": "concatSubVector", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20741, "Length": 121, "Cover_Rate": 0.6759776536312849, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MO", ".", "getReg", "(", ")", "==", "<STR_LIT>", "&&", "MO", ".", "isImplicit", "(", ")", "&&", "isVALU", "(", "*", "MO", ".", "getParent", "(", ")", ")", "&&", "!", "readsExecAsData", "(", "*", "MO", ".", "getParent", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo35", "Func": "isIgnorableUse", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20742, "Length": 37, "Cover_Rate": 0.7254901960784313, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", "=", "CI", ".", "I", "->", "getDebugLoc", "(", ")", ";", "const", "unsigned", "Opcode", "=", "getNewOpcode", "(", "CI", ")", ";", "const", "TargetRegisterClass", "*", "SuperRC", "=", "getTargetRegisterClass", "(", "CI", ")", ";", "unsigned", "DestReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "unsigned", "MergedOffset", "=", "std", "::", "min", "(", "CI", ".", "Offset0", ",", "CI", ".", "Offset1", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "DestReg", ")", ";", "const", "unsigned", "Regs", "=", "getRegs", "(", "Opcode", ")", ";", "if", "(", "Regs", "&", "VADDR", ")", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "vaddr", ")", ")", ";", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "srsrc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "soffset", ")", ")", ".", "addImm", "(", "MergedOffset", ")", ".", "addImm", "(", "CI", ".", "GLC0", ")", ".", "addImm", "(", "CI", ".", "SLC0", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "cloneMergedMemRefs", "(", "{", "&", "*", "CI", ".", "I", ",", "&", "*", "CI", ".", "Paired", "}", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "SubRegIdx", "=", "getSubRegIdxs", "(", "CI", ")", ";", "const", "unsigned", "SubRegIdx0", "=", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "SubRegIdx", ")", ";", "const", "unsigned", "SubRegIdx1", "=", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "SubRegIdx", ")", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";", "const", "auto", "*", "Dest0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "vdata", ")", ";", "const", "auto", "*", "Dest1", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "Paired", ",", "<STR_LIT>", "::", "vdata", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest0", ")", ".", "addReg", "(", "DestReg", ",", "<NUM_LIT>", ",", "SubRegIdx0", ")", ";"], "File": "SILoadStoreOptimizer11", "Func": "mergeBufferLoadPair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20743, "Length": 318, "Cover_Rate": 0.7395348837209302, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "AsmPrinterCtor", ")", "PM", ".", "add", "(", "AsmPrinterCtor", "(", "errs", "(", ")", ",", "*", "this", ",", "OptLevel", ",", "true", ")", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine26", "Func": "addCodeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20744, "Length": 28, "Cover_Rate": 0.3111111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getDimName", "(", "Dim", "dim", ")", "{", "switch", "(", "dim", ")", "{"], "ground_truth": ["CASE_SUF", "(", "Dim", ",", "DIM", ",", "<NUM_LIT>", ")", "CASE_SUF", "(", "Dim", ",", "DIM", ",", "<NUM_LIT>", ")", "CASE_SUF", "(", "Dim", ",", "DIM", ",", "<NUM_LIT>", ")", "CASE_SUF", "(", "Dim", ",", "DIM", ",", "Cube", ")", "CASE_SUF", "(", "Dim", ",", "DIM", ",", "Rect", ")", "CASE_SUF", "(", "Dim", ",", "DIM", ",", "Buffer", ")", "CASE_SUF", "(", "Dim", ",", "DIM", ",", "SubpassData", ")", "break", ";"], "File": "SPIRVBaseInfo", "Func": "getDimName", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20745, "Length": 70, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__AARCH64_LANE_CHECK", "(", "__a", ",", "__c", ")", ";", "return", "__builtin_shuffle", "(", "__b", ",", "__a", ",", "(", "uint8x16_t", ")", "{", "<NUM_LIT>", "-", "__c", ",", "<NUM_LIT>", "-", "__c", ",", "<NUM_LIT>", "-", "__c", ",", "<NUM_LIT>", "-", "__c", ",", "<NUM_LIT>", "-", "__c", ",", "<NUM_LIT>", "-", "__c", ",", "<NUM_LIT>", "-", "__c", ",", "<NUM_LIT>", "-", "__c", ",", "<NUM_LIT>", "-", "__c", ",", "<NUM_LIT>", "-", "__c", ",", "<NUM_LIT>", "-", "__c", ",", "<NUM_LIT>", "-", "__c", ",", "<NUM_LIT>", "-", "__c", ",", "<NUM_LIT>", "-", "__c", ",", "<NUM_LIT>", "-", "__c", ",", "<NUM_LIT>", "-", "__c", "}", ")", ";"], "ground_truth": ["return", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint8x16_t", ")", "{", "__c", ",", "__c", "+", "<NUM_LIT>", ",", "__c", "+", "<NUM_LIT>", ",", "__c", "+", "<NUM_LIT>", ",", "__c", "+", "<NUM_LIT>", ",", "__c", "+", "<NUM_LIT>", ",", "__c", "+", "<NUM_LIT>", ",", "__c", "+", "<NUM_LIT>", ",", "__c", "+", "<NUM_LIT>", ",", "__c", "+", "<NUM_LIT>", ",", "__c", "+", "<NUM_LIT>", ",", "__c", "+", "<NUM_LIT>", ",", "__c", "+", "<NUM_LIT>", ",", "__c", "+", "<NUM_LIT>", ",", "__c", "+", "<NUM_LIT>", ",", "__c", "+", "<NUM_LIT>", "}", ")", ";"], "File": "arm", "Func": "neon2_vextq_p8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20746, "Length": 159, "Cover_Rate": 0.9190751445086706, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "matchShuffleWithSHUFPD", "(", "MVT", "VT", ",", "SDValue", "&", "V1", ",", "SDValue", "&", "V2", ",", "unsigned", "&", "ShuffleImm", ",", "ArrayRef", "<", "int", ">", "Mask", ")", "{", "int", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "assert", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "(", "NumElts", "==", "<NUM_LIT>", "||", "NumElts", "==", "<NUM_LIT>", "||", "NumElts", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "ShuffleImm", "=", "<NUM_LIT>", ";", "bool", "ShufpdMask", "=", "true", ";", "bool", "CommutableMask", "=", "true", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "if", "(", "Mask", "[", "i", "]", "==", "SM_SentinelUndef", ")", "continue", ";", "if", "(", "Mask", "[", "i", "]", "<", "<NUM_LIT>", ")", "return", "false", ";", "int", "Val", "=", "(", "i", "&", "<NUM_LIT>", ")", "+", "NumElts", "*", "(", "i", "&", "<NUM_LIT>", ")", ";", "int", "CommutVal", "=", "(", "i", "&", "<NUM_LIT>", ")", "+", "NumElts", "*", "(", "(", "i", "&", "<NUM_LIT>", ")", "^", "<NUM_LIT>", ")", ";", "if", "(", "Mask", "[", "i", "]", "<", "Val", "||", "Mask", "[", "i", "]", ">", "Val", "+", "<NUM_LIT>", ")", "ShufpdMask", "=", "false", ";"], "ground_truth": ["if", "(", "Mask", "[", "i", "]", "<", "CommutVal", "||", "Mask", "[", "i", "]", ">", "CommutVal", "+", "<NUM_LIT>", ")", "CommutableMask", "=", "false", ";"], "File": "X86ISelLowering108", "Func": "matchShuffleWithSHUFPD", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20747, "Length": 196, "Cover_Rate": 0.8200836820083682, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "mode", "==", "BLKmode", ")", "return", "true", ";", "if", "(", "AGGREGATE_TYPE_P", "(", "type", ")", "&&", "TYPE_ALIGN", "(", "type", ")", "<", "GET_MODE_ALIGNMENT", "(", "mode", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "m68k", "Func": "m68k_return_in_memory", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20748, "Length": 33, "Cover_Rate": 0.6226415094339622, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "getRemainingOccupancy", "(", ")", "const", "{", "return", "RemainingOccupancy", ";"], "ground_truth": ["}"], "File": "PatmosStackCacheAnalysis", "Func": "getRemainingOccupancy", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 20749, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>ISelDag", "(", "TargetMachine", "&", "TM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "return", "new", "<ISA_LIT>DAGToDAGISel", "(", "TM", ",", "OptLevel", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG107", "Func": "createAMDGPUISelDag", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20750, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "Subtarget", ".", "getFrameLowering", "(", ")", ";", "auto", "&", "ABI", "=", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "&", ">", "(", "MF", ".", "getTarget", "(", ")", ")", ".", "getABI", "(", ")", ";", "if", "(", "Subtarget", ".", "in<ISA_LIT>16Mode", "(", ")", ")", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["else", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "ABI", ".", "GetFramePtr", "(", ")", ":", "ABI", ".", "GetStackPtr", "(", ")", ";"], "File": "MipsRegisterInfo35", "Func": "getFrameRegister", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20751, "Length": 97, "Cover_Rate": 0.9238095238095239, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "mips_start_function_definition", "(", "name", ",", "false", ")", ";", "stub", "->", "output_body", "(", ")", ";", "mips_end_function_definition", "(", "name", ")", ";", "delete", "stub", ";"], "ground_truth": ["*", "stub_ptr", "=", "<NUM_LIT>", ";"], "File": "mips", "Func": "mips_finish_stub", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20752, "Length": 26, "Cover_Rate": 0.3880597014925373, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "_mm_cmpgt_pi16", "(", "__m64", "__m1", ",", "__m64", "__m2", ")", "{"], "ground_truth": ["return", "(", "__m64", ")", "__builtin_arm_wcmpgtsh", "(", "(", "__v4hi", ")", "__m1", ",", "(", "__v4hi", ")", "__m2", ")", ";"], "File": "mmintrin", "Func": "_mm_cmpgt_pi16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20753, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "Sig", "->", "Params", ".", "size", "(", ")", ";", "I", "<", "E", ";", "I", "++", ")", "Ret", "+=", "getInvokeSig", "(", "Sig", "->", "Params", "[", "I", "]", ")", ";"], "ground_truth": ["return", "Ret", ";"], "File": "WebAssemblyAsmPrinter (2)1", "Func": "getEmscriptenInvokeSymbolName", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20754, "Length": 39, "Cover_Rate": 0.37142857142857144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "machine_mode", "mode", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "opnum", "]", ".", "mode", ";", "if", "(", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "opnum", "]", ".", "predicate", ")", "(", "arg", ",", "mode", ")", ")", "return", "arg", ";"], "ground_truth": ["else", "return", "copy_to_mode_reg", "(", "mode", ",", "arg", ")", ";"], "File": "frv2", "Func": "frv_legitimize_argument", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 20755, "Length": 50, "Cover_Rate": 0.7575757575757576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "FS", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "(", "Twine", "(", "ArchFS", ")", "+", "<STR_LIT>", "+", "FS", ")", ".", "str", "(", ")", ";", "else", "ArchFS", "=", "FS", ";", "}", "ParseSubtargetFeatures", "(", "CPUString", ",", "ArchFS", ")", ";", "assert", "(", "hasV6T2Ops", "(", ")", "||", "!", "hasThumb2", "(", ")", ")", ";", "if", "(", "genExecuteOnly", "(", ")", ")", "assert", "(", "hasV8MBaselineOps", "(", ")", "&&", "!", "NoMovt", "&&", "<STR_LIT>", ")", ";", "SchedModel", "=", "getSchedModelForCPU", "(", "CPUString", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUString", ")", ";", "if", "(", "isTargetWindows", "(", ")", ")", "No<ISA_LIT>", "=", "true", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "<NUM_LIT>", ";", "if", "(", "isTargetNaCl", "(", ")", "||", "isAAPCS16_ABI", "(", ")", ")", "stackAlignment", "=", "<NUM_LIT>", ";", "SupportsTailCall", "=", "!", "isThumb", "(", ")", "||", "hasV8MBaselineOps", "(", ")", ";", "if", "(", "isTargetMachO", "(", ")", "&&", "isTargetIOS", "(", ")", "&&", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "SupportsTailCall", "=", "false", ";", "switch", "(", "IT", ")", "{", "case", "DefaultIT", ":", "RestrictIT", "=", "hasV8Ops", "(", ")", ";", "break", ";"], "ground_truth": ["case", "RestrictedIT", ":"], "File": "ARMSubtarget51", "Func": "initSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20756, "Length": 182, "Cover_Rate": 0.37448559670781895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "isFrameInstr", "(", "I", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";"], "File": "MSP430InstrInfo14", "Func": "getFramePoppedByCallee", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20757, "Length": 40, "Cover_Rate": 0.7843137254901961, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "M88kPostLegalizerLowering", "Func": "getPassName", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20758, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isImplicitlyDef", "(", "MachineRegisterInfo", "&", "MRI", ",", "unsigned", "Reg", ")", "{", "for", "(", "MachineRegisterInfo", "::", "def_instr_iterator", "It", "=", "MRI", ".", "def_instr_begin", "(", "Reg", ")", ",", "E", "=", "MRI", ".", "def_instr_end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "return", "(", "*", "It", ")", ".", "isImplicitDef", "(", ")", ";", "}", "if", "(", "MRI", ".", "isReserved", "(", "Reg", ")", ")", "{", "return", "false", ";", "}"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "R600OptimizeVectorRegisters11", "Func": "isImplicitlyDef", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20759, "Length": 72, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "if", "(", "(", "Value", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", "&&", "(", "Value", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMAsmParser114", "Func": "isNEONi64splat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20760, "Length": 38, "Cover_Rate": 0.4418604651162791, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "space_needed", "=", "frame", "->", "va_arg_size", ";", "frame", "->", "stack_realign_allocate", "=", "space_needed", ";", "offset", "=", "ROUND_UP", "(", "offset", "+", "space_needed", ",", "stack_alignment_needed", ")", ";", "frame", "->", "stack_realign_offset", "=", "offset", "-", "space_needed", ";", "frame", "->", "sse_reg_save_offset", "=", "frame", "->", "stack_realign_offset", "+", "sse_reg_space_needed", ";", "}", "else", "{", "frame", "->", "stack_realign_offset", "=", "offset", ";", "if", "(", "TARGET_64BIT", "&&", "m", "->", "call_ms2sysv", ")", "{", "m", "->", "call_ms2sysv_pad_in", "=", "!", "!", "(", "offset", "&", "UNITS_PER_WORD", ")", ";", "offset", "+=", "xlogue_layout", "::", "get_instance", "(", ")", ".", "get_stack_space_used", "(", ")", ";", "}", "else", "if", "(", "frame", "->", "nsseregs", ")", "{", "if", "(", "ix86_incoming_stack_boundary", ">=", "<NUM_LIT>", "||", "(", "stack_realign_drap", "&&", "stack_alignment_needed", ">=", "<NUM_LIT>", ")", ")", "offset", "=", "ROUND_UP", "(", "offset", ",", "<NUM_LIT>", ")", ";", "offset", "+=", "frame", "->", "nsseregs", "*", "<NUM_LIT>", ";", "}", "frame", "->", "sse_reg_save_offset", "=", "offset", ";", "offset", "+=", "frame", "->", "va_arg_size", ";", "}", "if", "(", "m", "->", "call_ms2sysv", "||", "frame", "->", "va_arg_size", "!=", "<NUM_LIT>", "||", "size", "!=", "<NUM_LIT>", "||", "!", "crtl", "->", "is_leaf", "||", "(", "!", "crtl", "->", "tail_call_emit", "&&", "cfun", "->", "machine", "->", "outgoing_args_on_stack", ")", "||", "cfun", "->", "calls_alloca", "||", "ix86_current_function_calls_tls_descriptor", ")", "offset", "=", "ROUND_UP", "(", "offset", ",", "stack_alignment_needed", ")", ";", "frame", "->", "frame_pointer_offset", "=", "offset", ";", "offset", "+=", "size", ";", "if", "(", "ACCUMULATE_OUTGOING_ARGS", "&&", "(", "!", "crtl", "->", "is_leaf", "||", "cfun", "->", "calls_alloca", "||", "ix86_current_function_calls_tls_descriptor", ")", ")", "{", "offset", "+=", "crtl", "->", "outgoing_args_size", ";", "frame", "->", "outgoing_arguments_size", "=", "crtl", "->", "outgoing_args_size", ";", "}", "else", "frame", "->", "outgoing_arguments_size", "=", "<NUM_LIT>", ";", "if", "(", "!", "crtl", "->", "is_leaf", "||", "cfun", "->", "calls_alloca", "||", "ix86_current_function_calls_tls_descriptor", ")", "offset", "=", "ROUND_UP", "(", "offset", ",", "preferred_alignment", ")", ";", "frame", "->", "stack_pointer_offset", "=", "offset", ";", "to_allocate", "=", "offset", "-", "frame", "->", "sse_reg_save_offset", ";", "if", "(", "(", "!", "to_allocate", "&&", "frame", "->", "nregs", "<=", "<NUM_LIT>", ")", "||", "(", "TARGET_64BIT", "&&", "to_allocate", ">=", "HOST_WIDE_INT_C", "(", "<NUM_LIT>", ")", ")", "||", "flag_stack_check", "==", "STATIC_BUILTIN_STACK_CHECK", "||", "(", "flag_stack_clash_protection", "&&", "!", "ix86_target_stack_probe", "(", ")", "&&", "to_allocate", ">", "get_probe_interval", "(", ")", ")", ")", "frame", "->", "save_regs_using_mov", "=", "false", ";", "if", "(", "ix86_using_red_zone", "(", ")", "&&", "crtl", "->", "sp_is_unchanging", "&&", "crtl", "->", "is_leaf", "&&", "!", "ix86_pc_thunk_call_expanded", "&&", "!", "ix86_current_function_calls_tls_descriptor", ")", "{", "frame", "->", "red_zone_size", "=", "to_allocate", ";", "if", "(", "frame", "->", "save_regs_using_mov", ")", "frame", "->", "red_zone_size", "+=", "frame", "->", "nregs", "*", "UNITS_PER_WORD", ";", "if", "(", "frame", "->", "red_zone_size", ">", "RED_ZONE_SIZE", "-", "RED_ZONE_RESERVE", ")", "frame", "->", "red_zone_size", "=", "RED_ZONE_SIZE", "-", "RED_ZONE_RESERVE", ";", "}", "else", "frame", "->", "red_zone_size", "=", "<NUM_LIT>", ";", "frame", "->", "stack_pointer_offset", "-=", "frame", "->", "red_zone_size", ";", "if", "(", "TARGET_SEH", ")", "{", "frame", "->", "hard_frame_pointer_offset", "=", "frame", "->", "sse_reg_save_offset", ";", "const", "HOST_WIDE_INT", "diff", "=", "frame", "->", "stack_pointer_offset", "-", "frame", "->", "hard_frame_pointer_offset", ";", "if", "(", "diff", "<=", "<NUM_LIT>", "&&", "!", "crtl", "->", "accesses_prior_frames", ")", "{"], "ground_truth": ["frame", "->", "hard_frame_pointer_offset", "+=", "(", "diff", "&", "<NUM_LIT>", ")", ";"], "File": "i3861", "Func": "ix86_compute_frame_layout", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20761, "Length": 446, "Cover_Rate": 0.4110599078341014, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "reserveCallFrame", "=", "hasReservedCallFrame", "(", "MF", ")", ";", "unsigned", "Opcode", "=", "I", "->", "getOpcode", "(", ")", ";", "bool", "isDestroy", "=", "Opcode", "==", "TII", ".", "getCallFrameDestroyOpcode", "(", ")", ";", "DebugLoc", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "uint64_t", "Amount", "=", "!", "reserveCallFrame", "?", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ":", "<NUM_LIT>", ";", "uint64_t", "InternalAmt", "=", "(", "isDestroy", "||", "Amount", ")", "?", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ":", "<NUM_LIT>", ";", "I", "=", "MBB", ".", "erase", "(", "I", ")", ";", "if", "(", "!", "reserveCallFrame", ")", "{", "unsigned", "StackAlign", "=", "getStackAlignment", "(", ")", ";", "Amount", "=", "alignTo", "(", "Amount", ",", "StackAlign", ")", ";", "MachineModuleInfo", "&", "MMI", "=", "MF", ".", "getMMI", "(", ")", ";", "const", "Function", "*", "Fn", "=", "MF", ".", "getFunction", "(", ")", ";", "bool", "WindowsCFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", "->", "usesWindowsCFI", "(", ")", ";", "bool", "DwarfCFI", "=", "!", "WindowsCFI", "&&", "(", "MMI", ".", "hasDebugInfo", "(", ")", "||", "Fn", "->", "needsUnwindTableEntry", "(", ")", ")", ";", "bool", "HasDwarfEHHandlers", "=", "!", "WindowsCFI", "&&", "!", "MF", ".", "getMMI", "(", ")", ".", "getLandingPads", "(", ")", ".", "empty", "(", ")", ";", "if", "(", "HasDwarfEHHandlers", "&&", "!", "isDestroy", "&&", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", "->", "getHasPushSequences", "(", ")", ")", "BuildCFI", "(", "MBB", ",", "I", ",", "DL", ",", "MCCFIInstruction", "::", "createGnuArgsSize", "(", "nullptr", ",", "Amount", ")", ")", ";", "if", "(", "Amount", "==", "<NUM_LIT>", ")", "return", "I", ";", "Amount", "-=", "InternalAmt", ";", "if", "(", "isDestroy", "&&", "InternalAmt", "&&", "DwarfCFI", "&&", "!", "hasFP", "(", "MF", ")", ")", "BuildCFI", "(", "MBB", ",", "I", ",", "DL", ",", "MCCFIInstruction", "::", "createAdjustCfaOffset", "(", "nullptr", ",", "-", "InternalAmt", ")", ")", ";", "int64_t", "StackAdjustment", "=", "isDestroy", "?", "Amount", ":", "-", "Amount", ";", "int64_t", "CfaAdjustment", "=", "-", "StackAdjustment", ";", "if", "(", "StackAdjustment", ")", "{"], "ground_truth": ["StackAdjustment", "+=", "mergeSPUpdates", "(", "MBB", ",", "I", ",", "true", ")", ";"], "File": "X86FrameLowering102", "Func": "eliminateCallFramePseudoInstr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20762, "Length": 304, "Cover_Rate": 0.628099173553719, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "OpIdx", "=", "RootMaskedIdx", ">>", "OpRatioLog2", ";", "if", "(", "OpMask", "[", "OpIdx", "]", "<", "<NUM_LIT>", ")", "{", "Mask", "[", "i", "]", "=", "OpMask", "[", "OpIdx", "]", ";", "continue", ";", "}", "unsigned", "OpMaskedIdx", "=", "OpRatio", "==", "<NUM_LIT>", "?", "OpMask", "[", "OpIdx", "]", ":", "(", "OpMask", "[", "OpIdx", "]", "<<", "OpRatioLog2", ")", "+", "(", "RootMaskedIdx", "&", "(", "OpRatio", "-", "<NUM_LIT>", ")", ")", ";", "OpMaskedIdx", "=", "OpMaskedIdx", "&", "(", "MaskWidth", "-", "<NUM_LIT>", ")", ";", "int", "InputIdx", "=", "OpMask", "[", "OpIdx", "]", "/", "(", "int", ")", "OpMask", ".", "size", "(", ")", ";", "assert", "(", "<NUM_LIT>", "<=", "OpInputIdx", "[", "InputIdx", "]", "&&", "<STR_LIT>", ")", ";", "OpMaskedIdx", "+=", "OpInputIdx", "[", "InputIdx", "]", "*", "MaskWidth", ";", "Mask", "[", "i", "]", "=", "OpMaskedIdx", ";", "}", "if", "(", "all_of", "(", "Mask", ",", "[", "]", "(", "int", "Idx", ")", "{", "return", "Idx", "==", "SM_SentinelUndef", ";", "}", ")", ")", "return", "DAG", ".", "getUNDEF", "(", "Root", ".", "getValueType", "(", ")", ")", ";", "if", "(", "all_of", "(", "Mask", ",", "[", "]", "(", "int", "Idx", ")", "{", "return", "Idx", "<", "<NUM_LIT>", ";", "}", ")", ")", "return", "getZeroVector", "(", "Root", ".", "getSimpleValueType", "(", ")", ",", "Subtarget", ",", "DAG", ",", "SDLoc", "(", "Root", ")", ")", ";", "resolveTargetShuffleInputsAndMask", "(", "Ops", ",", "Mask", ")", ";", "assert", "(", "!", "Ops", ".", "empty", "(", ")", "&&", "<STR_LIT>", ")", ";", "HasVariableMask", "|=", "isTargetShuffleVariableMask", "(", "Op", ".", "getOpcode", "(", ")", ")", ";", "SmallVector", "<", "const", "SDNode", "*", ",", "<NUM_LIT>", ">", "CombinedNodes", "(", "SrcNodes", ".", "begin", "(", ")", ",", "SrcNodes", ".", "end", "(", ")", ")", ";", "CombinedNodes", ".", "push_back", "(", "Op", ".", "getNode", "(", ")", ")", ";", "if", "(", "Ops", ".", "size", "(", ")", "<", "(", "MaxRecursionDepth", "-", "Depth", ")", ")", "{", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "Ops", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "bool", "AllowVar", "=", "false", ";", "if", "(", "Ops", "[", "i", "]", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", "||", "SDNode", "::", "areOnlyUsersOf", "(", "CombinedNodes", ",", "Ops", "[", "i", "]", ".", "getNode", "(", ")", ")", ")", "AllowVar", "=", "AllowVariableMask", ";", "if", "(", "SDValue", "Res", "=", "combine<ISA_LIT>ShufflesRecursively", "(", "Ops", ",", "i", ",", "Root", ",", "Mask", ",", "CombinedNodes", ",", "Depth", "+", "<NUM_LIT>", ",", "HasVariableMask", ",", "AllowVar", ",", "DAG", ",", "Subtarget", ")", ")", "return", "Res", ";", "}", "}", "if", "(", "SDValue", "Cst", "=", "combine<ISA_LIT>ShufflesConstants", "(", "Ops", ",", "Mask", ",", "Root", ",", "HasVariableMask", ",", "DAG", ",", "Subtarget", ")", ")", "return", "Cst", ";"], "ground_truth": ["if", "(", "Ops", ".", "size", "(", ")", "<=", "<NUM_LIT>", ")", "{"], "File": "X86ISelLowering14", "Func": "combineX86ShufflesRecursively", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20763, "Length": 401, "Cover_Rate": 0.32364810330912025, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "hasBFE", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget (2)", "Func": "hasBFM", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20764, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isLegalMUBUFImmOffset", "(", "C1", ")", ")", "{", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "C1", "->", "getZExtValue", "(", ")", ",", "DL", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "else", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "C1", "->", "getZExtValue", "(", ")", ")", ")", "{", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "SOffset", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "CurDAG", "->", "getTargetConstant", "(", "C1", "->", "getZExtValue", "(", ")", ",", "DL", ",", "<STR_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "}", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "N0", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Addr64", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "Ptr", "=", "N0", ";", "VAddr", "=", "N1", ";"], "ground_truth": ["Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "SelectMUBUF", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20765, "Length": 161, "Cover_Rate": 0.314453125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>RegisterInfo", "::", "getInitialFrameState", "(", "std", "::", "vector", "<", "MachineMove", ">", "&", "Moves", ")", "const", "{", "MachineLocation", "Dst", "(", "MachineLocation", "::", "VirtualFP", ")", ";"], "ground_truth": ["MachineLocation", "Src", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "XCoreRegisterInfo11", "Func": "getInitialFrameState", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20766, "Length": 32, "Cover_Rate": 0.6530612244897959, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "SplatValue", "=", "*", "FirstDefinedIdx", ";", "if", "(", "any_of", "(", "make_range", "(", "std", "::", "next", "(", "FirstDefinedIdx", ")", ",", "Mask", ".", "end", "(", ")", ")", ",", "[", "&", "SplatValue", "]", "(", "int", "Elt", ")", "{", "return", "Elt", ">=", "<NUM_LIT>", "&&", "Elt", "!=", "SplatValue", ";", "}", ")", ")", "return", "None", ";"], "ground_truth": ["return", "SplatValue", ";"], "File": "AArch64PostLegalizerCombiner", "Func": "getSplatIndex", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20767, "Length": 53, "Cover_Rate": 0.39849624060150374, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>Z80FrameLowering", "::", "canSimplifyCallFramePseudos", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "GBZ80FrameLowering", "Func": "canSimplifyCallFramePseudos", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20768, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "CombineVMOVDRRCandidateWithVecOp", "(", "const", "SDNode", "*", "BC", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDValue", "Op", "=", "BC", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "DstVT", "=", "BC", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "DstVT", ".", "isVector", "(", ")", "||", "Op", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "!", "Op", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["ConstantSDNode", "*", "Index", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "CombineVMOVDRRCandidateWithVecOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20769, "Length": 80, "Cover_Rate": 0.32786885245901637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "disablePass", "(", "&", "FuncletLayoutID", ")", ";", "disablePass", "(", "&", "PatchableFunctionID", ")", ";", "addPass", "(", "create<ISA_LIT>PrintfRuntimeBinding", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>FixFunctionBitcastsPass", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>PropagateAttributesEarlyPass", "(", "&", "TM", ")", ")", ";", "addPass", "(", "create<ISA_LIT>LowerIntrinsicsPass", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>AlwaysInlinePass", "(", ")", ")", ";", "addPass", "(", "createAlwaysInlinerLegacyPass", "(", ")", ")", ";", "addPass", "(", "createBarrierNoopPass", "(", ")", ")", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "r600", ")", "addPass", "(", "create<ISA_LIT>OpenCLImageTypeLoweringPass", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>OpenCLEnqueuedBlockLoweringPass", "(", ")", ")", ";", "if", "(", "EnableLowerModuleLDS", ")", "{", "if", "(", "EnableLDSReplaceWithPointer", ")", "addPass", "(", "create<ISA_LIT>ReplaceLDSUseWithPointerPass", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>LowerModuleLDSPass", "(", ")", ")", ";", "}", "if", "(", "TM", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createInferAddressSpacesPass", "(", ")", ")", ";", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", "if", "(", "TM", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "create<ISA_LIT>PromoteAlloca", "(", ")", ")", ";", "if", "(", "EnableSROA", ")", "addPass", "(", "createSROAPass", "(", ")", ")", ";", "if", "(", "isPassEnabled", "(", "EnableScalarIRPasses", ")", ")", "addStraightLineScalarOptimizationPasses", "(", ")", ";", "if", "(", "Enable<ISA_LIT>AliasAnalysis", ")", "{", "addPass", "(", "create<ISA_LIT>AAWrapperPass", "(", ")", ")", ";", "addPass", "(", "createExternalAAWrapperPass", "(", "[", "]", "(", "Pass", "&", "P", ",", "Function", "&", ",", "AAResults", "&", "AAR", ")", "{"], "ground_truth": ["if", "(", "auto", "*", "WrapperPass", "=", "P", ".", "getAnalysisIfAvailable", "<", "<ISA_LIT>AAWrapperPass", ">", "(", ")", ")", "AAR", ".", "addAAResult", "(", "WrapperPass", "->", "getResult", "(", ")", ")", ";"], "File": "AMDGPUTargetMachine65", "Func": "addIRPasses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20770, "Length": 242, "Cover_Rate": 0.7731629392971247, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "Type", "::", "getInt64Ty", "(", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ")", ",", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ";", "const", "MCInstrDesc", "&", "LoadDwordX4", "=", "TII", "->", "get", "(", "<STR_LIT>", ")", ";", "auto", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOInvariant", "|", "MachineMemOperand", "::", "MODereferenceable", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "LoadDwordX4", ",", "ScratchRsrcReg", ")", ".", "addReg", "(", "Rsrc01", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "return", ";", "}", "if", "(", "ST", ".", "isMesaGfxShader", "(", "MF", ")", "||", "(", "PreloadedPrivateBufferReg", "==", "<STR_LIT>", ")", ")", "{", "assert", "(", "!", "ST", ".", "isAmdCodeObjectV2", "(", "MF", ")", ")", ";", "const", "MCInstrDesc", "&", "SMovB32", "=", "TII", "->", "get", "(", "<STR_LIT>", ")", ";", "unsigned", "Rsrc2", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "<STR_LIT>", ")", ";", "unsigned", "Rsrc3", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "<STR_LIT>", ")", ";", "uint64_t", "Rsrc23", "=", "TII", "->", "getScratchRsrcWords23", "(", ")", ";", "if", "(", "MFI", "->", "hasImplicitBufferPtr", "(", ")", ")", "{", "unsigned", "Rsrc01", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "<STR_LIT>", ")", ";", "if", "(", "<STR_LIT>", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ")", "{", "const", "MCInstrDesc", "&", "Mov64", "=", "TII", "->", "get", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "Mov64", ",", "Rsrc01", ")", ".", "addReg", "(", "MFI", "->", "getImplicitBufferPtrUserSGPR", "(", ")", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "SIFrameLowering41", "Func": "emitEntryFunctionScratchSetup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20771, "Length": 277, "Cover_Rate": 0.3281990521327014, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "printOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "opNum", ",", "raw_ostream", "&", "O", ",", "const", "char", "*", "Modifier", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "opNum", ")", ";", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "case", "MachineOperand", "::", "MO_Register", ":", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "{", "if", "(", "MO", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "O", "<<", "DEPOTNAME", "<<", "getFunctionNumber", "(", ")", ";", "else", "O", "<<", "getRegisterName", "(", "MO", ".", "getReg", "(", ")", ")", ";", "}", "else", "{", "if", "(", "!", "Modifier", ")", "emitVirtualRegister", "(", "MO", ".", "getReg", "(", ")", ",", "false", ",", "O", ")", ";", "else", "{", "if", "(", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "emitVirtualRegister", "(", "MO", ".", "getReg", "(", ")", ",", "true", ",", "O", ")", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "return", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "if", "(", "!", "Modifier", ")", "O", "<<", "MO", ".", "getImm", "(", ")", ";", "else", "if", "(", "strstr", "(", "Modifier", ",", "<STR_LIT>", ")", "==", "Modifier", ")", "printVecModifiedImmediate", "(", "MO", ",", "Modifier", ",", "O", ")", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_FPImmediate", ":", "printFPConstant", "(", "MO", ".", "getFPImm", "(", ")", ",", "O", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "O", "<<", "*", "Mang", "->", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "const", "char", "*", "symbname", "=", "MO", ".", "getSymbolName", "(", ")", ";", "if", "(", "strstr", "(", "symbname", ",", "<STR_LIT>", ")", "==", "symbname", ")", "{", "unsigned", "index", ";", "sscanf", "(", "symbname", "+", "<NUM_LIT>", ",", "<STR_LIT>", ",", "&", "index", ")", ";", "printParamName", "(", "index", ",", "O", ")", ";", "}", "else", "if", "(", "strstr", "(", "symbname", ",", "<STR_LIT>", ")", "==", "symbname", ")", "{", "unsigned", "index", ";"], "ground_truth": ["sscanf", "(", "symbname", "+", "<NUM_LIT>", ",", "<STR_LIT>", ",", "&", "index", ")", ";"], "File": "NVPTXAsmPrinter14", "Func": "printOperand", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20772, "Length": 316, "Cover_Rate": 0.8610354223433242, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "density_test", "(", "loop_vinfo", ")", ";"], "ground_truth": ["if", "(", "!", "m_vect_nonmem", "&&", "LOOP_VINFO_VECT_FACTOR", "(", "loop_vinfo", ")", "==", "<NUM_LIT>", "&&", "LOOP_REQUIRES_VERSIONING", "(", "loop_vinfo", ")", ")", "m_costs", "[", "vect_body", "]", "+=", "<NUM_LIT>", ";"], "File": "rs6000", "Func": "finish_cost", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20773, "Length": 29, "Cover_Rate": 0.4264705882352941, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "emit_frame_store", "(", "unsigned", "int", "regno", ",", "rtx", "base_reg", ",", "HOST_WIDE_INT", "frame_bias", ",", "HOST_WIDE_INT", "base_ofs", ")", "{", "rtx", "reg", "=", "gen_rtx_REG", "(", "DImode", ",", "regno", ")", ";", "emit_frame_store_1", "(", "reg", ",", "base_reg", ",", "frame_bias", ",", "base_ofs", ",", "reg", ")", ";"], "ground_truth": ["}"], "File": "alpha", "Func": "emit_frame_store", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20774, "Length": 42, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Mst", "->", "isTruncatingStore", "(", ")", ")", "return", "reduceMaskedStoreToScalarStore", "(", "Mst", ",", "DAG", ")", ";", "EVT", "VT", "=", "Mst", "->", "getValue", "(", ")", ".", "getValueType", "(", ")", ";", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "EVT", "StVT", "=", "Mst", "->", "getMemoryVT", "(", ")", ";", "SDLoc", "dl", "(", "Mst", ")", ";", "assert", "(", "StVT", "!=", "VT", "&&", "<STR_LIT>", ")", ";", "unsigned", "FromSz", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "unsigned", "ToSz", "=", "StVT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "TLI", ".", "isTruncStoreLegal", "(", "VT", ",", "StVT", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "isPowerOf2_32", "(", "NumElems", "*", "FromSz", "*", "ToSz", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "(", "NumElems", "*", "FromSz", ")", "%", "ToSz", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "SizeRatio", "=", "FromSz", "/", "ToSz", ";", "assert", "(", "SizeRatio", "*", "NumElems", "*", "ToSz", "==", "VT", ".", "getSizeInBits", "(", ")", ")", ";", "EVT", "WideVecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "StVT", ".", "getScalarType", "(", ")", ",", "NumElems", "*", "SizeRatio", ")", ";", "assert", "(", "WideVecVT", ".", "getSizeInBits", "(", ")", "==", "VT", ".", "getSizeInBits", "(", ")", ")", ";", "SDValue", "WideVec", "=", "DAG", ".", "getBitcast", "(", "WideVecVT", ",", "Mst", "->", "getValue", "(", ")", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ShuffleVec", "(", "NumElems", "*", "SizeRatio", ",", "-", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElems", ";", "++", "i", ")", "ShuffleVec", "[", "i", "]", "=", "i", "*", "SizeRatio", ";", "assert", "(", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "WideVecVT", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["SDValue", "TruncatedVal", "=", "DAG", ".", "getVectorShuffle", "(", "WideVecVT", ",", "dl", ",", "WideVec", ",", "DAG", ".", "getUNDEF", "(", "WideVecVT", ")", ",", "ShuffleVec", ")", ";"], "File": "X86ISelLowering (3)", "Func": "combineMaskedStore", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20775, "Length": 303, "Cover_Rate": 0.4926829268292683, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "AllAnalyzable", "=", "true", ";", "for", "(", "const", "MachineInstr", "&", "Term", ":", "MBB", "->", "terminators", "(", ")", ")", "{", "AnyBarrier", "|=", "Term", ".", "isBarrier", "(", ")", ";", "AllAnalyzable", "&=", "Term", ".", "isBranch", "(", ")", "&&", "!", "Term", ".", "isIndirectBranch", "(", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyCFGSort", "Func": "MaybeUpdateTerminator", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20776, "Length": 43, "Cover_Rate": 0.5443037974683544, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ";", "unsigned", "Opc", ";", "bool", "VTIsi1", "=", "false", ";", "bool", "UseRegOffset", "=", "Addr", ".", "isRegBase", "(", ")", "&&", "!", "Addr", ".", "getOffset", "(", ")", "&&", "Addr", ".", "getReg", "(", ")", "&&", "Addr", ".", "getOffsetReg", "(", ")", ";", "unsigned", "Idx", "=", "UseRegOffset", "?", "<NUM_LIT>", ":", "UseScaled", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "Addr", ".", "getExtendType", "(", ")", "==", "<STR_LIT>", "||", "Addr", ".", "getExtendType", "(", ")", "==", "<STR_LIT>", ")", "Idx", "++", ";", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "VTIsi1", "=", "true", ";", "case", "<STR_LIT>", ":", "Opc", "=", "OpcTable", "[", "Idx", "]", "[", "<NUM_LIT>", "]", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "OpcTable", "[", "Idx", "]", "[", "<NUM_LIT>", "]", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "OpcTable", "[", "Idx", "]", "[", "<NUM_LIT>", "]", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "OpcTable", "[", "Idx", "]", "[", "<NUM_LIT>", "]", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "OpcTable", "[", "Idx", "]", "[", "<NUM_LIT>", "]", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "OpcTable", "[", "Idx", "]", "[", "<NUM_LIT>", "]", ";", "break", ";", "}", "if", "(", "VTIsi1", "&&", "SrcReg", "!=", "<STR_LIT>", ")", "{", "unsigned", "ANDReg", "=", "emitAnd_ri", "(", "<STR_LIT>", ",", "SrcReg", ",", "false", ",", "<NUM_LIT>", ")", ";", "assert", "(", "ANDReg", "&&", "<STR_LIT>", ")", ";", "SrcReg", "=", "ANDReg", ";", "}", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "Opc", ")", ";", "SrcReg", "=", "constrainOperandRegClass", "(", "II", ",", "SrcReg", ",", "II", ".", "getNumDefs", "(", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "SrcReg", ")", ";"], "ground_truth": ["addLoadStoreOperands", "(", "Addr", ",", "MIB", ",", "MachineMemOperand", "::", "MOStore", ",", "ScaleFactor", ",", "MMO", ")", ";"], "File": "AArch64FastISel22", "Func": "emitStore", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20777, "Length": 340, "Cover_Rate": 0.6576402321083172, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "<ISA_LIT>Z80MCExpr", "::", "getFixupKind", "(", ")", "const", "{", "<STR_LIT>", "Kind", "=", "<STR_LIT>", "::", "LastTargetFixupKind", ";", "switch", "(", "getKind", "(", ")", ")", "{", "case", "VK_<ISA_LIT>Z80_LO8", ":", "Kind", "=", "isNegated", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "VK_<ISA_LIT>Z80_HI8", ":", "Kind", "=", "isNegated", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "VK_<ISA_LIT>Z80_HH8", ":", "Kind", "=", "isNegated", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "VK_<ISA_LIT>Z80_HHI8", ":", "Kind", "=", "isNegated", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "VK_<ISA_LIT>Z80_PM_LO8", ":", "Kind", "=", "isNegated", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "VK_<ISA_LIT>Z80_PM_HI8", ":", "Kind", "=", "isNegated", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "VK_<ISA_LIT>Z80_PM_HH8", ":"], "ground_truth": ["Kind", "=", "isNegated", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "GBZ80MCExpr", "Func": "getFixupKind", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20778, "Length": 125, "Cover_Rate": 0.7183908045977011, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "expandPostRAPseudo", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{"], "ground_truth": ["switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{"], "File": "RISCVInstrInfo (2)1", "Func": "expandPostRAPseudo", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20779, "Length": 21, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addPreserved", "<", "MachineFunctionAnalysis", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineFunctionAnalysis", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachinePostDominatorTree", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineLoopInfo", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20780, "Length": 46, "Cover_Rate": 0.8214285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsCheriPureCap", "(", ")", ")", "return", "makeArrayRef", "(", "CheriCapArgRegs", ")", ";", "if", "(", "IsO32", "(", ")", ")", "return", "makeArrayRef", "(", "O32IntRegs", ")", ";", "if", "(", "IsN32", "(", ")", "||", "IsN64", "(", ")", ")", "return", "makeArrayRef", "(", "<ISA_LIT>64IntRegs", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MipsABIInfo10", "Func": "GetVarArgRegs", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20781, "Length": 46, "Cover_Rate": 0.8070175438596491, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "(", "VT", "==", "<STR_LIT>", "&&", "C", "!=", "<NUM_LIT>", "&&", "isLegalArithImmed", "(", "(", "uint32_t", ")", "(", "C", "-", "<NUM_LIT>", ")", ")", ")", "||", "(", "VT", "==", "<STR_LIT>", "&&", "C", "!=", "<NUM_LIT>", "&&", "isLegalArithImmed", "(", "C", "-", "<NUM_LIT>", ")", ")", ")", "{", "CC", "=", "(", "CC", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "C", "=", "(", "VT", "==", "<STR_LIT>", ")", "?", "(", "uint32_t", ")", "(", "C", "-", "<NUM_LIT>", ")", ":", "C", "-", "<NUM_LIT>", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", ",", "dl", ",", "VT", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "(", "VT", "==", "<STR_LIT>", "&&", "C", "!=", "INT32_MAX", "&&", "isLegalArithImmed", "(", "(", "uint32_t", ")", "(", "C", "+", "<NUM_LIT>", ")", ")", ")", "||", "(", "VT", "==", "<STR_LIT>", "&&", "C", "!=", "INT64_MAX", "&&", "isLegalArithImmed", "(", "C", "+", "<NUM_LIT>", ")", ")", ")", "{", "CC", "=", "(", "CC", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "C", "=", "(", "VT", "==", "<STR_LIT>", ")", "?", "(", "uint32_t", ")", "(", "C", "+", "<NUM_LIT>", ")", ":", "C", "+", "<NUM_LIT>", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", ",", "dl", ",", "VT", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "(", "VT", "==", "<STR_LIT>", "&&", "C", "!=", "UINT32_MAX", "&&", "isLegalArithImmed", "(", "(", "uint32_t", ")", "(", "C", "+", "<NUM_LIT>", ")", ")", ")", "||", "(", "VT", "==", "<STR_LIT>", "&&", "C", "!=", "UINT64_MAX", "&&", "isLegalArithImmed", "(", "C", "+", "<NUM_LIT>", ")", ")", ")", "{", "CC", "=", "(", "CC", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "C", "=", "(", "VT", "==", "<STR_LIT>", ")", "?", "(", "uint32_t", ")", "(", "C", "+", "<NUM_LIT>", ")", ":", "C", "+", "<NUM_LIT>", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", ",", "dl", ",", "VT", ")", ";", "}", "break", ";", "}", "}", "}", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "RHS", ")", "||", "!", "isLegalArithImmed", "(", "cast", "<", "ConstantSDNode", ">", "(", "RHS", ")", "->", "getZExtValue", "(", ")", ")", ")", "{", "SDValue", "TheLHS", "=", "isCMN", "(", "LHS", ",", "CC", ")", "?", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ":", "LHS", ";", "if", "(", "getCmpOperandFoldingProfit", "(", "TheLHS", ")", ">", "getCmpOperandFoldingProfit", "(", "RHS", ")", ")", "{", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "CC", "=", "<STR_LIT>", "(", "CC", ")", ";", "}", "}", "SDValue", "Cmp", ";"], "ground_truth": ["<STR_LIT>", "<ISA_LIT>CC", ";"], "File": "AArch64ISelLowering161", "Func": "getAArch64Cmp", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20782, "Length": 381, "Cover_Rate": 0.4057507987220447, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_sqrdmulh_lanev8hi", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vqrdmulhq_lane_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20783, "Length": 11, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "getLdStOffsetOp", "(", "MI", ")", ".", "isImm", "(", ")", ")", "return", "false", ";", "MachineBasicBlock", "::", "iterator", "StoreI", ";", "if", "(", "findMatchingStore", "(", "MBBI", ",", "LdStLimit", ",", "StoreI", ")", ")", "{"], "ground_truth": ["++", "NumLoadsFromStoresPromoted", ";"], "File": "AArch64LoadStoreOptimizer33", "Func": "tryToPromoteLoadFromStore", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20784, "Length": 35, "Cover_Rate": 0.43209876543209874, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCInstPrinter", "*", "create<ISA_LIT>MCInstPrinter", "(", "const", "Target", "&", "T", ",", "unsigned", "SyntaxVariant", ",", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "if", "(", "SyntaxVariant", "==", "<NUM_LIT>", ")", "return", "new", "<ISA_LIT>InstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ",", "STI", ")", ";", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "NVPTXMCTargetDesc", "Func": "createNVPTXMCInstPrinter", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20785, "Length": 57, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "{", "<ISA_LIT>ISelAddressMode", "Backup", "=", "AM", ";", "if", "(", "!", "MatchAddress", "(", "N", ".", "getNode", "(", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "AM", ")", "&&", "!", "MatchAddress", "(", "N", ".", "getNode", "(", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "AM", ")", ")", "return", "false", ";", "AM", "=", "Backup", ";", "if", "(", "!", "MatchAddress", "(", "N", ".", "getNode", "(", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "AM", ")", "&&", "!", "MatchAddress", "(", "N", ".", "getNode", "(", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "AM", ")", ")", "return", "false", ";", "AM", "=", "Backup", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "if", "(", "ConstantSDNode", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "<ISA_LIT>ISelAddressMode", "Backup", "=", "AM", ";", "uint64_t", "Offset", "=", "CN", "->", "getSExtValue", "(", ")", ";", "if", "(", "!", "MatchAddress", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "AM", ")", "&&", "AM", ".", "GV", "==", "nullptr", "&&", "CurDAG", "->", "MaskedValueIsZero", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "CN", "->", "getAPIntValue", "(", ")", ")", ")", "{", "AM", ".", "Disp", "+=", "Offset", ";", "return", "false", ";", "}", "AM", "=", "Backup", ";", "}", "break", ";", "}"], "ground_truth": ["return", "MatchAddressBase", "(", "N", ",", "AM", ")", ";"], "File": "MSP430ISelDAGToDAG11", "Func": "MatchAddress", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20786, "Length": 203, "Cover_Rate": 0.5670391061452514, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TPREL_LO", ":", "if", "(", "MIFrm", "==", "<STR_LIT>", ")", "FixupKind", "=", "<STR_LIT>", ";", "else", "if", "(", "MIFrm", "==", "<STR_LIT>", ")", "FixupKind", "=", "<STR_LIT>", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "RelaxCandidate", "=", "true", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TPREL_HI", ":", "FixupKind", "=", "<STR_LIT>", ";", "RelaxCandidate", "=", "true", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TLS_GOT_HI", ":", "FixupKind", "=", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TLS_GD_HI", ":", "FixupKind", "=", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_CALL", ":", "FixupKind", "=", "<STR_LIT>", ";", "RelaxCandidate", "=", "true", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_CALL_PLT", ":", "FixupKind", "=", "<STR_LIT>", ";", "RelaxCandidate", "=", "true", ";", "break", ";", "}", "}", "else", "if", "(", "Kind", "==", "MCExpr", "::", "SymbolRef", "&&", "cast", "<", "MCSymbolRefExpr", ">", "(", "Expr", ")", "->", "getKind", "(", ")", "==", "MCSymbolRefExpr", "::", "VK_None", ")", "{", "if", "(", "Desc", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "FixupKind", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "MIFrm", "==", "<STR_LIT>", ")", "{", "FixupKind", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "MIFrm", "==", "<STR_LIT>", ")", "{", "FixupKind", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "MIFrm", "==", "<STR_LIT>", ")", "{", "FixupKind", "=", "<STR_LIT>", ";", "}", "}", "assert", "(", "FixupKind", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "<NUM_LIT>", ",", "Expr", ",", "MCFixupKind", "(", "FixupKind", ")", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "++", "MCNumFixups", ";"], "ground_truth": ["if", "(", "EnableRelax", "&&", "RelaxCandidate", ")", "{"], "File": "RISCVMCCodeEmitter", "Func": "getImmOpValue", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20787, "Length": 233, "Cover_Rate": 0.353030303030303, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Add", ".", "first", "==", "nullptr", ")", "return", "nullptr", ";", "Value", "*", "OffsetsIncoming", "=", "Add", ".", "first", ";", "int64_t", "Immediate", "=", "Add", ".", "second", ";", "if", "(", "OffsetsIncoming", "!=", "Phi", ")", "return", "nullptr", ";", "Builder", ".", "SetInsertPoint", "(", "&", "Phi", "->", "getIncomingBlock", "(", "<NUM_LIT>", "-", "IncrementIndex", ")", "->", "back", "(", ")", ")", ";", "unsigned", "NumElems", "=", "cast", "<", "FixedVectorType", ">", "(", "OffsetsIncoming", "->", "getType", "(", ")", ")", "->", "getNumElements", "(", ")", ";", "Instruction", "*", "ScaledOffsets", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Shl", ",", "Phi", "->", "getIncomingValue", "(", "<NUM_LIT>", "-", "IncrementIndex", ")", ",", "Builder", ".", "CreateVectorSplat", "(", "NumElems", ",", "Builder", ".", "getInt32", "(", "TypeScale", ")", ")", ",", "<STR_LIT>", ",", "&", "Phi", "->", "getIncomingBlock", "(", "<NUM_LIT>", "-", "IncrementIndex", ")", "->", "back", "(", ")", ")", ";", "OffsetsIncoming", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Add", ",", "ScaledOffsets", ",", "Builder", ".", "CreateVectorSplat", "(", "NumElems", ",", "Builder", ".", "CreatePtrToInt", "(", "BasePtr", ",", "cast", "<", "VectorType", ">", "(", "ScaledOffsets", "->", "getType", "(", ")", ")", "->", "getElementType", "(", ")", ")", ")", ",", "<STR_LIT>", ",", "&", "Phi", "->", "getIncomingBlock", "(", "<NUM_LIT>", "-", "IncrementIndex", ")", "->", "back", "(", ")", ")", ";", "OffsetsIncoming", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Sub", ",", "OffsetsIncoming", ",", "Builder", ".", "CreateVectorSplat", "(", "NumElems", ",", "Builder", ".", "getInt32", "(", "Immediate", ")", ")", ",", "<STR_LIT>", ",", "&", "Phi", "->", "getIncomingBlock", "(", "<NUM_LIT>", "-", "IncrementIndex", ")", "->", "back", "(", ")", ")", ";", "Phi", "->", "setIncomingValue", "(", "<NUM_LIT>", "-", "IncrementIndex", ",", "OffsetsIncoming", ")", ";", "Builder", ".", "SetInsertPoint", "(", "I", ")", ";", "Value", "*", "EndResult", ";", "Value", "*", "NewInduction", ";", "if", "(", "I", "->", "getIntrinsicID", "(", ")", "==", "<STR_LIT>", ")", "{", "Value", "*", "Load", "=", "tryCreateMaskedGatherBaseWB", "(", "I", ",", "Phi", ",", "Builder", ",", "Immediate", ")", ";", "EndResult", "=", "Builder", ".", "CreateExtractValue", "(", "Load", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "NewInduction", "=", "Builder", ".", "CreateExtractValue", "(", "Load", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "NewInduction", "=", "tryCreateMaskedScatterBaseWB", "(", "I", ",", "Phi", ",", "Builder", ",", "Immediate", ")", ";", "EndResult", "=", "NewInduction", ";", "}", "Instruction", "*", "AddInst", "=", "cast", "<", "Instruction", ">", "(", "Offsets", ")", ";", "AddInst", "->", "replaceAllUsesWith", "(", "NewInduction", ")", ";"], "ground_truth": ["AddInst", "->", "eraseFromParent", "(", ")", ";"], "File": "MVEGatherScatterLowering", "Func": "tryCreateIncrementingWBGatScat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20788, "Length": 351, "Cover_Rate": 0.695049504950495, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MO", ".", "isJTI", "(", ")", "&&", "MO", ".", "getOffset", "(", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "MCOperand", "::", "createExpr", "(", "Expr", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyMCInstLower31", "Func": "LowerSymbolOperand", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20789, "Length": 29, "Cover_Rate": 0.4915254237288136, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetLoweringBase", "::", "LegalizeTypeAction", "<ISA_LIT>TargetLowering", "::", "getPreferredVectorAction", "(", "EVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "!=", "<NUM_LIT>", "&&", "VT", ".", "getScalarType", "(", ")", ".", "bitsLE", "(", "<STR_LIT>", ")", ")", "return", "TypeSplitVector", ";", "return", "TargetLoweringBase", "::", "getPreferredVectorAction", "(", "VT", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)", "Func": "getPreferredVectorAction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20790, "Length": 45, "Cover_Rate": 0.9574468085106383, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vsra_n_s64", "(", "int64x1_t", "__a", ",", "int64x1_t", "__b", ",", "const", "int", "__c", ")", "{", "return", "(", "int64x1_t", ")", "__builtin_neon_vsras_ndi", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vsra_n_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20791, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__o", "=", "__builtin_aarch64_ld4rdi", "(", "(", "const", "__builtin_aarch64_simd_di", "*", ")", "__a", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "uint64x1_t", ")", "__builtin_aarch64_get_dregxidi", "(", "__o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "uint64x1_t", ")", "__builtin_aarch64_get_dregxidi", "(", "__o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "uint64x1_t", ")", "__builtin_aarch64_get_dregxidi", "(", "__o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "uint64x1_t", ")", "__builtin_aarch64_get_dregxidi", "(", "__o", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "ret", ";"], "File": "arm", "Func": "neon2_vld4_dup_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20792, "Length": 83, "Cover_Rate": 0.8469387755102041, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>CallFrameOptimization", "(", ")", ";"], "ground_truth": ["}"], "File": "Z80oldCallFrameOptimization", "Func": "createZ80oldCallFrameOptimization", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20793, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SplitVTs", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "SplitArgs", ".", "emplace_back", "(", "OrigArg", ".", "Regs", "[", "<NUM_LIT>", "]", ",", "SplitVTs", "[", "<NUM_LIT>", "]", ".", "getTypeForEVT", "(", "Ctx", ")", ",", "OrigArg", ".", "Flags", "[", "<NUM_LIT>", "]", ",", "OrigArg", ".", "IsFixed", ")", ";", "return", ";", "}", "assert", "(", "OrigArg", ".", "Regs", ".", "size", "(", ")", "==", "SplitVTs", ".", "size", "(", ")", "&&", "<STR_LIT>", ")", ";", "bool", "NeedsRegBlock", "=", "TLI", ".", "functionArgumentNeedsConsecutiveRegisters", "(", "OrigArg", ".", "Ty", ",", "CallConv", ",", "false", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "SplitVTs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Type", "*", "SplitTy", "=", "SplitVTs", "[", "i", "]", ".", "getTypeForEVT", "(", "Ctx", ")", ";", "SplitArgs", ".", "emplace_back", "(", "OrigArg", ".", "Regs", "[", "i", "]", ",", "SplitTy", ",", "OrigArg", ".", "Flags", "[", "<NUM_LIT>", "]", ",", "OrigArg", ".", "IsFixed", ")", ";", "if", "(", "NeedsRegBlock", ")", "SplitArgs", ".", "back", "(", ")", ".", "Flags", "[", "<NUM_LIT>", "]", ".", "setInConsecutiveRegs", "(", ")", ";", "}"], "ground_truth": ["SplitArgs", ".", "back", "(", ")", ".", "Flags", "[", "<NUM_LIT>", "]", ".", "setInConsecutiveRegsLast", "(", ")", ";"], "File": "AMDGPUCallLowering21", "Func": "splitToValueTypes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20794, "Length": 179, "Cover_Rate": 0.6215277777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Gen", "=", "AMDGPUSubtarget", "::", "R600", ";", "FP64", "=", "false", ";", "CaymanISA", "=", "false", ";", "EnableIRStructurizer", "=", "true", ";", "EnableIfCvt", "=", "true", ";", "WavefrontSize", "=", "<NUM_LIT>", ";", "CFALUBug", "=", "false", ";", "ParseSubtargetFeatures", "(", "GPU", ",", "FS", ")", ";", "DevName", "=", "GPU", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget71", "Func": "AMDGPUSubtarget", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20795, "Length": 42, "Cover_Rate": 0.44680851063829785, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Node", "=", "emitIntrinsicWithCCAndChain", "(", "DAG", ",", "C", ".", "Op0", ",", "C", ".", "Opcode", ")", ";", "return", "SDValue", "(", "Node", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Node", "=", "emitIntrinsicWithCC", "(", "DAG", ",", "C", ".", "Op0", ",", "C", ".", "Opcode", ")", ";", "return", "SDValue", "(", "Node", ",", "Node", "->", "getNumValues", "(", ")", "-", "<NUM_LIT>", ")", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "if", "(", "C", ".", "Opcode", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "C", ".", "Op0", ",", "C", ".", "Op1", ",", "DAG", ".", "getTargetConstant", "(", "C", ".", "ICmpType", ",", "DL", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["if", "(", "C", ".", "Opcode", "==", "<STR_LIT>", ")", "{"], "File": "SystemZISelLowering (2)2", "Func": "emitCmp", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20796, "Length": 114, "Cover_Rate": 0.36075949367088606, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_prolq256_mask", "(", "(", "__v4di", ")", "__A", ",", "__B", ",", "(", "__v4di", ")", "_mm256_setzero_si256", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_maskz_rol_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20797, "Length": 27, "Cover_Rate": 0.5094339622641509, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "EVT", "getSetCCResultType", "(", "LLVMContext", "&", ",", "EVT", ")", "const", "LLVM_OVERRIDE", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SystemZISelLowering11", "Func": "getSetCCResultType", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20798, "Length": 16, "Cover_Rate": 0.8888888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask16", ")", "__builtin_ia32_kshiftrihi", "(", "(", "__mmask16", ")", "__A", ",", "(", "__mmask8", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_kshiftri_mask16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20799, "Length": 18, "Cover_Rate": 0.43902439024390244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "copy0MBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "sinkMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "F", "->", "insert", "(", "It", ",", "copy0MBB", ")", ";", "F", "->", "insert", "(", "It", ",", "sinkMBB", ")", ";", "sinkMBB", "->", "splice", "(", "sinkMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "sinkMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "copy0MBB", ")", ";", "BB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "if", "(", "isFPCmp", ")", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "sinkMBB", ")", ";", "else", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addMBB", "(", "sinkMBB", ")", ";"], "ground_truth": ["BB", "=", "copy0MBB", ";"], "File": "MipsISelLowering109", "Func": "ExpandCondMov", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20800, "Length": 158, "Cover_Rate": 0.3844282238442822, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "IsConstantImm", ")", "IsValid", "=", "<ISA_LIT>AsmParser", "::", "classifySymbolRef", "(", "getImm", "(", ")", ",", "VK", ",", "Imm", ")", ";", "else", "IsValid", "=", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ";", "return", "IsValid", "&&", "(", "VK", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", "||", "VK", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_LO", ")", ";"], "ground_truth": ["}"], "File": "RISCVAsmParser20", "Func": "isSImm12", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20801, "Length": 49, "Cover_Rate": 0.6447368421052632, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "VideocoreAsmPrinter", "Func": "getPassName", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20802, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CallingConv", "::", "ID", "CC", "=", "B", ".", "getMF", "(", ")", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ";", "const", "bool", "IsShader", "=", "<STR_LIT>", "(", "CC", ")", ";", "const", "bool", "IsWaveEnd", "=", "(", "IsShader", "&&", "MFI", "->", "returnsVoid", "(", ")", ")", "||", "<STR_LIT>", "(", "CC", ")", ";", "if", "(", "IsWaveEnd", ")", "{", "B", ".", "buildInstr", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "unsigned", "ReturnOpc", "=", "IsShader", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "auto", "Ret", "=", "B", ".", "buildInstrNoInsert", "(", "ReturnOpc", ")", ";", "if", "(", "!", "FLI", ".", "CanLowerReturn", ")", "insertSRetStores", "(", "B", ",", "Val", "->", "getType", "(", ")", ",", "VRegs", ",", "FLI", ".", "DemoteRegister", ")", ";", "else", "if", "(", "!", "lowerReturnVal", "(", "B", ",", "Val", ",", "VRegs", ",", "Ret", ")", ")", "return", "false", ";", "B", ".", "insertInstr", "(", "Ret", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUCallLowering19", "Func": "lowerReturn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20803, "Length": 139, "Cover_Rate": 0.6289592760180995, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OS", "<<", "static_cast", "<", "char", ">", "(", "C", ")", ";"], "ground_truth": ["}"], "File": "X86MCCodeEmitter2", "Func": "emitByte", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20804, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "UseNode", "::", "linkToDef", "(", "NodeId", "Self", ",", "NodeAddr", "<", "DefNode", "*", ">", "DA", ")", "{", "Ref", ".", "RD", "=", "DA", ".", "Id", ";", "Ref", ".", "Sib", "=", "DA", ".", "Addr", "->", "getReachedUse", "(", ")", ";"], "ground_truth": ["DA", ".", "Addr", "->", "setReachedUse", "(", "Self", ")", ";"], "File": "RDFGraph", "Func": "linkToDef", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20805, "Length": 45, "Cover_Rate": 0.9782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "op0", "=", "copy_to_mode_reg", "(", "tmode", ",", "op0", ")", ";", "if", "(", "!", "BYTES_BIG_ENDIAN", "&&", "VECTOR_ELT_ORDER_BIG", ")", "{", "rtx", "temp", "=", "gen_reg_rtx", "(", "tmode", ")", ";", "rtx", "sel", "=", "swap_selector_for_mode", "(", "tmode", ")", ";", "rtx", "vperm", "=", "gen_rtx_UNSPEC", "(", "tmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "op0", ",", "op0", ",", "sel", ")", ",", "UNSPEC_VPERM", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "temp", ",", "vperm", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "addr", ",", "temp", ")", ")", ";", "}", "else", "emit_insn", "(", "gen_rtx_SET", "(", "addr", ",", "op0", ")", ")", ";", "}", "else", "{", "if", "(", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "op0", ",", "smode", ")", ")", "op0", "=", "copy_to_mode_reg", "(", "smode", ",", "op0", ")", ";", "if", "(", "op1", "==", "const0_rtx", ")", "addr", "=", "gen_rtx_MEM", "(", "tmode", ",", "op2", ")", ";", "else", "{", "op1", "=", "copy_to_mode_reg", "(", "mode1", ",", "op1", ")", ";", "addr", "=", "gen_rtx_MEM", "(", "tmode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "op2", ",", "op1", ")", ")", ";"], "ground_truth": ["}"], "File": "powerpcspe", "Func": "altivec_expand_stv_builtin", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20806, "Length": 164, "Cover_Rate": 0.39518072289156625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "ground_truth": ["unsigned", "Size", "=", "getSizeInBits", "(", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "*", "TRI", ")", ";"], "File": "AMDGPURegisterBankInfo1", "Func": "getDefaultMappingSOP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20807, "Length": 45, "Cover_Rate": 0.31690140845070425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "'x'", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "isReg", "(", ")", ")", "return", "true", ";", "Register", "Reg", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", ";", "if", "(", "<ISA_LIT>InstrInfo", "::", "isVRRegister", "(", "Reg", ")", ")", "Reg", "=", "<STR_LIT>", "+", "(", "Reg", "-", "<STR_LIT>", ")", ";", "else", "if", "(", "<ISA_LIT>InstrInfo", "::", "isVFRegister", "(", "Reg", ")", ")", "Reg", "=", "<STR_LIT>", "+", "(", "Reg", "-", "<STR_LIT>", ")", ";", "const", "char", "*", "RegName", ";", "RegName", "=", "<ISA_LIT>InstPrinter", "::", "getRegisterName", "(", "Reg", ")", ";", "RegName", "=", "<ISA_LIT>RegisterInfo", "::", "stripRegisterPrefix", "(", "RegName", ")", ";", "O", "<<", "RegName", ";", "return", "false", ";", "}", "}", "printOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "PPCAsmPrinter (2)3", "Func": "PrintAsmOperand", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20808, "Length": 117, "Cover_Rate": 0.43820224719101125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstrInfo", "::", "<ISA_LIT>InstrInfo", "(", "<ISA_LIT>Subtarget", "&", "STI", ")", ":", "<ISA_LIT>GenInstrInfo", "(", "(", "STI", ".", "isTarget64BitLP64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "(", "STI", ".", "isTarget64BitLP64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "<STR_LIT>", ",", "(", "STI", ".", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ",", "Subtarget", "(", "STI", ")", ",", "RI", "(", "STI", ".", "getTargetTriple", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "X86InstrInfo153", "Func": "X86InstrInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20809, "Length": 65, "Cover_Rate": 0.8227848101265823, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "ResVT", ".", "isSimple", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Src", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "SrcVT", "=", "Src", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getSimpleVT", "(", ")", ";", "if", "(", "SrcVT", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "unsigned", "SrcEltSize", "=", "SrcVT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "unsigned", "ElementCount", "=", "SrcVT", ".", "getVectorNumElements", "(", ")", ";", "SrcVT", "=", "<STR_LIT>", "(", "<STR_LIT>", "(", "SrcEltSize", "*", "<NUM_LIT>", ")", ",", "ElementCount", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "Src", "=", "DAG", ".", "getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "DL", ",", "SrcVT", ",", "Src", ")", ";", "EVT", "LoVT", ",", "HiVT", ";", "SDValue", "Lo", ",", "Hi", ";", "unsigned", "NumElements", "=", "ResVT", ".", "getVectorNumElements", "(", ")", ";", "assert", "(", "!", "(", "NumElements", "&", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "LoVT", "=", "HiVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "ResVT", ".", "getVectorElementType", "(", ")", ",", "NumElements", "/", "<NUM_LIT>", ")", ";", "EVT", "InNVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "SrcVT", ".", "getVectorElementType", "(", ")", ",", "LoVT", ".", "getVectorNumElements", "(", ")", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "InNVT", ",", "Src", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "InNVT", ",", "Src", ",", "DAG", ".", "getIntPtrConstant", "(", "InNVT", ".", "getVectorNumElements", "(", ")", ")", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "DL", ",", "LoVT", ",", "Lo", ")", ";", "Hi", "=", "DAG", ".", "getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "DL", ",", "HiVT", ",", "Hi", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ResVT", ",", "Lo", ",", "Hi", ")", ";"], "File": "AArch64ISelLowering23", "Func": "performExtendCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20810, "Length": 300, "Cover_Rate": 0.5847953216374269, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MaskScalarSizeInBits", "==", "<NUM_LIT>", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RepeatedMask", ";", "if", "(", "is128BitLaneRepeatedShuffleMask", "(", "MaskEltVT", ",", "Mask", ",", "RepeatedMask", ")", ")", "{", "ArrayRef", "<", "int", ">", "LoMask", "(", "Mask", ".", "data", "(", ")", "+", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "ArrayRef", "<", "int", ">", "HiMask", "(", "Mask", ".", "data", "(", ")", "+", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "isUndefOrInRange", "(", "LoMask", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "&&", "isSequentialOrUndefInRange", "(", "HiMask", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "Shuffle", "=", "<STR_LIT>", ";", "ShuffleVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "SrcVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", ";", "PermuteImm", "=", "getV4<ISA_LIT>ShuffleImm", "(", "LoMask", ")", ";", "return", "true", ";", "}", "if", "(", "isUndefOrInRange", "(", "HiMask", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "&&", "isSequentialOrUndefInRange", "(", "LoMask", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "int", "OffsetHiMask", "[", "<NUM_LIT>", "]", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "OffsetHiMask", "[", "i", "]", "=", "(", "HiMask", "[", "i", "]", "<", "<NUM_LIT>", "?", "HiMask", "[", "i", "]", ":", "HiMask", "[", "i", "]", "-", "<NUM_LIT>", ")", ";", "Shuffle", "=", "<STR_LIT>", ";", "ShuffleVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "SrcVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", ";", "PermuteImm", "=", "getV4<ISA_LIT>ShuffleImm", "(", "OffsetHiMask", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", "return", "false", ";", "}", "if", "(", "MaskScalarSizeInBits", "!=", "<NUM_LIT>", "&&", "MaskScalarSizeInBits", "!=", "<NUM_LIT>", ")", "return", "false", ";", "bool", "FloatDomain", "=", "SrcVT", ".", "isFloatingPoint", "(", ")", ";", "if", "(", "FloatDomain", "&&", "!", "Subtarget", ".", "hasAVX", "(", ")", ")", "return", "false", ";", "if", "(", "SrcVT", ".", "is256BitVector", "(", ")", "&&", "!", "Subtarget", ".", "hasAVX2", "(", ")", ")", "FloatDomain", "=", "true", ";", "if", "(", "is128BitLaneCrossingShuffleMask", "(", "MaskEltVT", ",", "Mask", ")", ")", "{", "if", "(", "Subtarget", ".", "hasAVX2", "(", ")", "&&", "SrcVT", ".", "is256BitVector", "(", ")", "&&", "Mask", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "Shuffle", "=", "<STR_LIT>", ";", "ShuffleVT", "=", "(", "FloatDomain", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "PermuteImm", "=", "getV4<ISA_LIT>ShuffleImm", "(", "Mask", ")", ";", "return", "true", ";", "}", "if", "(", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "SrcVT", ".", "is512BitVector", "(", ")", "&&", "Mask", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RepeatedMask", ";", "if", "(", "is256BitLaneRepeatedShuffleMask", "(", "<STR_LIT>", ",", "Mask", ",", "RepeatedMask", ")", ")", "{", "Shuffle", "=", "<STR_LIT>", ";", "ShuffleVT", "=", "(", "FloatDomain", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "PermuteImm", "=", "getV4<ISA_LIT>ShuffleImm", "(", "RepeatedMask", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (3)", "Func": "matchPermuteVectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20811, "Length": 402, "Cover_Rate": 0.5432432432432432, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>TargetLowering", "::", "getJumpTableEncoding", "(", ")", "const", "{", "return", "Subtarget", ".", "getJumpTableEncoding", "(", ")", ";"], "ground_truth": ["}"], "File": "M680x0ISelLowering", "Func": "getJumpTableEncoding", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20812, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_extractf64x2_pd", "(", "__m512d", "__A", ",", "const", "int", "__imm", ")", "{", "return", "(", "__m128d", ")", "__builtin_ia32_extractf64x2_512_mask", "(", "(", "__v8df", ")", "__A", ",", "__imm", ",", "(", "__v2df", ")", "_mm_setzero_pd", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512dqintrin4", "Func": "_mm512_extractf64x2_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20813, "Length": 51, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "e", ".", "add_output_operand", "(", "dest", ",", "mode", ")", ";", "if", "(", "mask", ")", "e", ".", "add_input_operand", "(", "mask", ",", "GET_MODE", "(", "mask", ")", ")", ";", "else", "e", ".", "add_all_one_mask_operand", "(", "mask_mode", ")", ";", "e", ".", "add_vundef_operand", "(", "mode", ")", ";", "e", ".", "add_input_operand", "(", "src", ",", "GET_MODE", "(", "src", ")", ")", ";"], "ground_truth": ["if", "(", "len", ")", "e", ".", "add_input_operand", "(", "len", ",", "Pmode", ")", ";"], "File": "riscv-v", "Func": "emit_pred_op", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20814, "Length": 65, "Cover_Rate": 0.32663316582914576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "LENGTH_TABLE_NONE", ":", "gcc_unreachable", "(", ")", ";", "case", "LENGTH_TABLE_ADD", ":", "if", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "QImode", ")", "return", "h8300_binary_length", "(", "insn", ",", "&", "addb_length_table", ")", ";", "else", "if", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "HImode", ")", "return", "h8300_binary_length", "(", "insn", ",", "&", "addw_length_table", ")", ";", "else", "if", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "SImode", ")", "return", "h8300_binary_length", "(", "insn", ",", "&", "addl_length_table", ")", ";", "gcc_unreachable", "(", ")", ";", "case", "LENGTH_TABLE_LOGICB", ":", "return", "h8300_binary_length", "(", "insn", ",", "&", "logicb_length_table", ")", ";", "case", "LENGTH_TABLE_MOVB", ":", "return", "h8300_move_length", "(", "operands", ",", "&", "movb_length_table", ")", ";", "case", "LENGTH_TABLE_MOVW", ":", "return", "h8300_move_length", "(", "operands", ",", "&", "movw_length_table", ")", ";", "case", "LENGTH_TABLE_MOVL", ":", "return", "h8300_move_length", "(", "operands", ",", "&", "movl_length_table", ")", ";", "case", "LENGTH_TABLE_MOVA", ":", "return", "h8300_mova_length", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "case", "LENGTH_TABLE_MOVA_ZERO", ":", "return", "h8300_mova_length", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "const0_rtx", ")", ";"], "ground_truth": ["case", "LENGTH_TABLE_UNARY", ":"], "File": "h8300", "Func": "h8300_insn_length_from_table", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20815, "Length": 171, "Cover_Rate": 0.6218181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "new", "InstructionSelect", "(", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "X86TargetMachine101", "Func": "addGlobalInstructionSelect", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20816, "Length": 12, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_loaddup_pd", "(", "double", "const", "*", "__P", ")", "{", "return", "_mm_load1_pd", "(", "__P", ")", ";"], "ground_truth": ["}"], "File": "pmmintrin", "Func": "_mm_loaddup_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20817, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "~", "<ISA_LIT>65816Section", "(", ")", "{"], "ground_truth": ["}"], "File": "WDC65816Section", "Func": "~WDC65816Section", "Target": "WDC65816", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20818, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isHReg", "(", "unsigned", "Reg", ")", "{", "return", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ";"], "ground_truth": ["}"], "File": "X86InstrInfo (2)", "Func": "isHReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20819, "Length": 17, "Cover_Rate": 0.8947368421052632, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG10", "Func": "isVLDfixed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20820, "Length": 133, "Cover_Rate": 0.44333333333333336, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "LABEL_REF", ":", "case", "CONST_INT", ":", "case", "HIGH", ":", "return", "true", ";", "case", "CONST", ":", "if", "(", "flag_pic", "&&", "pic_address_needs_scratch", "(", "x", ")", ")", "return", "false", ";", "return", "legitimate_constant_p", "(", "x", ")", ";", "case", "SYMBOL_REF", ":", "return", "!", "flag_pic", "&&", "legitimate_constant_p", "(", "x", ")", ";", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "sparc3", "Func": "constant_address_p", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20821, "Length": 51, "Cover_Rate": 0.7611940298507462, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "clearResources", "(", ")", ";"], "ground_truth": ["PacketNum", "=", "<NUM_LIT>", ";"], "File": "TPCHazardRecognizer", "Func": "Reset", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20822, "Length": 17, "Cover_Rate": 0.68, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GrpCount", "=", "<NUM_LIT>", ";", "LastFPdOpCycleIdx", "=", "UINT_MAX", ";", "LastEmittedMI", "=", "nullptr", ";"], "ground_truth": ["LLVM_DEBUG", "(", "CurGroupDbg", "=", "<STR_LIT>", ";", ")", ";"], "File": "SystemZHazardRecognizer12", "Func": "Reset", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20823, "Length": 20, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BTFDebug", "::", "BTFDebug", "(", "AsmPrinter", "*", "AP", ")", ":", "DebugHandlerBase", "(", "AP", ")", ",", "OS", "(", "*", "Asm", "->", "OutStreamer", ")", ",", "SkipInstruction", "(", "false", ")", ",", "LineInfoGenerated", "(", "false", ")", ",", "SecNameOff", "(", "<NUM_LIT>", ")", ",", "ArrayIndexTypeId", "(", "<NUM_LIT>", ")", ",", "MapDefNotCollected", "(", "true", ")", "{"], "ground_truth": ["addString", "(", "<STR_LIT>", ")", ";"], "File": "BTFDebug1", "Func": "BTFDebug", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20824, "Length": 52, "Cover_Rate": 0.9811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "<ISA_LIT>MachineFunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "const", "Value", "*", "SV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";"], "ground_truth": ["auto", "DL", "=", "DAG", ".", "getDataLayout", "(", ")", ";"], "File": "MCS51ISelLowering", "Func": "LowerVASTART", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20825, "Length": 56, "Cover_Rate": 0.448, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "shouldExpandShift", "(", "SelectionDAG", "&", "DAG", ",", "SDNode", "*", "N", ")", "const", "override", "{", "if", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ".", "hasMinSize", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "X86ISelLowering109", "Func": "shouldExpandShift", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20826, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmBackend", "*", "llvm", "::", "create<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "StringRef", "TT", ",", "StringRef", "CPU", ")", "{", "Triple", "TheTriple", "(", "TT", ")", ";", "if", "(", "TheTriple", ".", "isOSBinFormatMachO", "(", ")", ")", "{", "MachO", "::", "CPUSubType<ISA_LIT>", "CS", "=", "StringSwitch", "<", "MachO", "::", "CPUSubType<ISA_LIT>", ">", "(", "TheTriple", ".", "getArchName", "(", ")", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "MachO", "::", "CPU_SUBTYPE_<ISA_LIT>_V4T", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "MachO", "::", "CPU_SUBTYPE_<ISA_LIT>_V5TEJ", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "MachO", "::", "CPU_SUBTYPE_<ISA_LIT>_V6", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "MachO", "::", "CPU_SUBTYPE_<ISA_LIT>_V6M", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "MachO", "::", "CPU_SUBTYPE_<ISA_LIT>_V7EM", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "MachO", "::", "CPU_SUBTYPE_<ISA_LIT>_V7K", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "MachO", "::", "CPU_SUBTYPE_<ISA_LIT>_V7M", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "MachO", "::", "CPU_SUBTYPE_<ISA_LIT>_V7S", ")", ".", "Default", "(", "MachO", "::", "CPU_SUBTYPE_<ISA_LIT>_V7", ")", ";"], "ground_truth": ["return", "new", "Darwin<ISA_LIT>AsmBackend", "(", "T", ",", "TT", ",", "CS", ")", ";"], "File": "ARMAsmBackend23", "Func": "createARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20827, "Length": 163, "Cover_Rate": 0.7836538461538461, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>MCCodeEmitter", "(", ")", "override", "{"], "ground_truth": ["}"], "File": "RV16KMCCodeEmitter", "Func": "~RV16KMCCodeEmitter", "Target": "RV16K", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20828, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "LowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "Op", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "Op", ";", "case", "<STR_LIT>", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "NVPTXISelLowering15", "Func": "LowerOperation", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20829, "Length": 46, "Cover_Rate": 0.46464646464646464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "strlen", "(", "sep", ")", "+", "strlen", "(", "type", ")", "+", "strlen", "(", "name", ")", "+", "pos", ">", "max", ")", "{", "fprintf", "(", "file", ",", "indent", ")", ";", "return", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "type", ",", "name", ")", ";"], "ground_truth": ["}"], "File": "z8k", "Func": "output_option", "Target": "z8k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20830, "Length": 42, "Cover_Rate": 0.44680851063829785, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "AMDGPUOperand", "&", "Op", "=", "(", "(", "AMDGPUOperand", "&", ")", "*", "Operands", "[", "i", "]", ")", ";", "if", "(", "Op", ".", "isRegKind", "(", ")", "&&", "Op", ".", "hasModifiers", "(", ")", ")", "return", "true", ";", "if", "(", "Op", ".", "isImm", "(", ")", "&&", "(", "Op", ".", "getImmTy", "(", ")", "==", "AMDGPUOperand", "::", "ImmTyOMod", "||", "Op", ".", "getImmTy", "(", ")", "==", "AMDGPUOperand", "::", "ImmTyClamp", ")", ")", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser60", "Func": "operandsHaveModifiers", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20831, "Length": 72, "Cover_Rate": 0.6857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "mutex", "->", "depth", "==", "<NUM_LIT>", ")", "{", "mutex", "->", "owner", "=", "<NUM_LIT>", ";", "if", "(", "InterlockedDecrement", "(", "&", "mutex", "->", "counter", ")", ">=", "<NUM_LIT>", ")", "return", "ReleaseSemaphore", "(", "mutex", "->", "sema", ",", "<NUM_LIT>", ",", "NULL", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "}"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "gthr-win32", "Func": "__gthr_win32_recursive_mutex_unlock", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20832, "Length": 47, "Cover_Rate": 0.746031746031746, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Streamer", ".", "EmitIntValue", "(", "TagHeaderSize", "+", "ContentsSize", ",", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "Contents", ".", "size", "(", ")", ";", "++", "i", ")", "{", "AttributeItemType", "item", "=", "Contents", "[", "i", "]", ";", "Streamer", ".", "EmitULEB128IntValue", "(", "item", ".", "Tag", ",", "<NUM_LIT>", ")", ";", "switch", "(", "item", ".", "Type", ")", "{"], "ground_truth": ["case", "AttributeItemType", "::", "NumericAttribute", ":"], "File": "ARMAsmPrinter14", "Func": "Finish", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20833, "Length": 62, "Cover_Rate": 0.32124352331606215, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Res", "=", "<NUM_LIT>", ";", "std", "::", "string", "Text", "=", "Tok", ".", "getString", "(", ")", ".", "str", "(", ")", ";", "if", "(", "Text", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "{", "return", "true", ";", "}", "std", "::", "transform", "(", "Text", ".", "begin", "(", ")", ",", "Text", ".", "end", "(", ")", ",", "Text", ".", "begin", "(", ")", ",", "[", "]", "(", "unsigned", "char", "C", ")", "{", "return", "std", "::", "tolower", "(", "C", ")", ";", "}", ")", ";", "for", "(", "char", "Letter", ":", "Text", ")", "{", "signed", "char", "Converted", "=", "hexToChar", "(", "Letter", ")", ";", "if", "(", "Converted", "==", "-", "<NUM_LIT>", ")", "{"], "ground_truth": ["return", "true", ";"], "File": "MOSAsmParser", "Func": "tokenToHex", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20834, "Length": 103, "Cover_Rate": 0.7803030303030303, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "*", "T", ",", "create<ISA_LIT>MCInstPrinter", ")", ";", "}", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "getThe<ISA_LIT>leTarget", "(", ")", ",", "create<ISA_LIT>MCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "getThe<ISA_LIT>beTarget", "(", ")", ",", "create<ISA_LIT>beMCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "getThe<ISA_LIT>leTarget", "(", ")", ",", "create<ISA_LIT>AsmBackend", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "getThe<ISA_LIT>beTarget", "(", ")", ",", "create<ISA_LIT>beAsmBackend", ")", ";", "if", "(", "sys", "::", "IsLittleEndianHost", ")", "{", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>MCCodeEmitter", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCAsmBackend", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>AsmBackend", ")", ";"], "File": "BPFMCTargetDesc1", "Func": "LLVMInitializeBPFTargetMC", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20835, "Length": 84, "Cover_Rate": 0.4421052631578947, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "ix86_default_align", "(", "struct", "gcc_options", "*", "opts", ")", "{", "if", "(", "opts", "->", "x_align_loops", "==", "<NUM_LIT>", ")", "{", "opts", "->", "x_align_loops", "=", "processor_target_table", "[", "ix86_tune", "]", ".", "align_loop", ";", "align_loops_max_skip", "=", "processor_target_table", "[", "ix86_tune", "]", ".", "align_loop_max_skip", ";", "}", "if", "(", "opts", "->", "x_align_jumps", "==", "<NUM_LIT>", ")", "{", "opts", "->", "x_align_jumps", "=", "processor_target_table", "[", "ix86_tune", "]", ".", "align_jump", ";", "align_jumps_max_skip", "=", "processor_target_table", "[", "ix86_tune", "]", ".", "align_jump_max_skip", ";", "}", "if", "(", "opts", "->", "x_align_functions", "==", "<NUM_LIT>", ")", "{", "opts", "->", "x_align_functions", "=", "processor_target_table", "[", "ix86_tune", "]", ".", "align_func", ";", "}"], "ground_truth": ["}"], "File": "i3865", "Func": "ix86_default_align", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20836, "Length": 92, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "AMDGPUDAGToDAGISel", "::", "SelectMUBUF", "(", "SDValue", "Addr", ",", "SDValue", "&", "Ptr", ",", "SDValue", "&", "VAddr", ",", "SDValue", "&", "SOffset", ",", "SDValue", "&", "Offset", ",", "SDValue", "&", "Offen", ",", "SDValue", "&", "Idxen", ",", "SDValue", "&", "Addr64", ",", "SDValue", "&", "GLC", ",", "SDValue", "&", "SLC", ",", "SDValue", "&", "TFE", ")", "const", "{", "SDLoc", "DL", "(", "Addr", ")", ";", "GLC", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "SLC", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "TFE", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "Idxen", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "Offen", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "Addr64", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "SOffset", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Addr", ")", ")", "{", "SDValue", "N0", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "ConstantSDNode", "*", "C1", "=", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "N2", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N3", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Addr64", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "Ptr", "=", "N2", ";", "VAddr", "=", "N3", ";", "}", "else", "{", "VAddr", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "Ptr", "=", "N0", ";", "}", "if", "(", "isLegalMUBUFImmOffset", "(", "C1", ")", ")", "{", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "C1", "->", "getZExtValue", "(", ")", ",", "DL", ",", "<STR_LIT>", ")", ";", "return", ";", "}", "else", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "C1", "->", "getZExtValue", "(", ")", ")", ")", "{", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "SOffset", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "AMDGPU", "::", "S_MOV_B32", ",", "DL", ",", "<STR_LIT>", ",", "CurDAG", "->", "getTargetConstant", "(", "C1", "->", "getZExtValue", "(", ")", ",", "DL", ",", "<STR_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ";", "return", ";", "}", "}", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "N0", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Addr64", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "Ptr", "=", "N0", ";", "VAddr", "=", "N1", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "return", ";", "}", "VAddr", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "Ptr", "=", "Addr", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG72", "Func": "SelectMUBUF", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20837, "Length": 457, "Cover_Rate": 0.9232323232323232, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_vfmsubps", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ",", "(", "__v4sf", ")", "__C", ")", ";"], "ground_truth": ["}"], "File": "fmaintrin", "Func": "_mm_fmsub_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20838, "Length": 23, "Cover_Rate": 0.4791666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "getInsts", "(", ")", "{"], "ground_truth": ["return", "Insts", ";"], "File": "ARMLowOverheadLoops", "Func": "getInsts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20839, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TYPE_SATURATING", "(", "*", "node", ")", "=", "sat_p", ";", "TYPE_UNSIGNED", "(", "*", "node", ")", "=", "UNSIGNED_FIXED_POINT_MODE_P", "(", "mode", ")", ";", "TYPE_IBIT", "(", "*", "node", ")", "=", "GET_MODE_IBIT", "(", "mode", ")", ";", "TYPE_FBIT", "(", "*", "node", ")", "=", "GET_MODE_FBIT", "(", "mode", ")", ";", "TYPE_PRECISION", "(", "*", "node", ")", "=", "GET_MODE_BITSIZE", "(", "mode", ")", ";"], "ground_truth": ["SET_TYPE_ALIGN", "(", "*", "node", ",", "<NUM_LIT>", ")", ";"], "File": "avr", "Func": "avr_adjust_type_node", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20840, "Length": 60, "Cover_Rate": 0.6122448979591837, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Op2", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "LoadOpcode", "=", "(", "Width", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "StoreOpcode", "=", "(", "Width", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "buildMI", "(", "MBB", ",", "MBBI", ",", "LoadOpcode", ")", ".", "add", "(", "Op1", ")", ".", "add", "(", "Op2", ")", ";"], "ground_truth": ["buildMI", "(", "MBB", ",", "MBBI", ",", "ArithOpcode", ")", ".", "add", "(", "Op1", ")", ".", "add", "(", "Op1", ")", ".", "add", "(", "Op2", ")", ";"], "File": "SNESExpandPseudoInsts", "Func": "expandAtomicArithmeticOp", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20841, "Length": 79, "Cover_Rate": 0.5096774193548387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask16", ")", "__builtin_ia32_cmpps512_mask", "(", "(", "__v16sf", ")", "__X", ",", "(", "__v16sf", ")", "__Y", ",", "_CMP_ORD_Q", ",", "(", "__mmask16", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_mask_cmpord_ps_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20842, "Length": 27, "Cover_Rate": 0.5192307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "reg_classes_intersect_p", "(", "to", ",", "GENERAL_REGS", ")", "||", "reg_classes_intersect_p", "(", "from", ",", "GENERAL_REGS", ")", ")", "{", "reg_class_t", "rclass", "=", "from", ";", "if", "(", "!", "reg_classes_intersect_p", "(", "to", ",", "GENERAL_REGS", ")", ")", "rclass", "=", "to", ";", "if", "(", "rclass", "==", "FLOAT_REGS", "||", "rclass", "==", "ALTIVEC_REGS", "||", "rclass", "==", "VSX_REGS", ")", "ret", "=", "(", "rs6000_memory_move_cost", "(", "mode", ",", "rclass", ",", "false", ")", "+", "rs6000_memory_move_cost", "(", "mode", ",", "GENERAL_REGS", ",", "false", ")", ")", ";", "else", "if", "(", "rclass", "==", "CR_REGS", ")", "ret", "=", "<NUM_LIT>", ";", "else", "if", "(", "(", "rs6000_cpu", "==", "PROCESSOR_POWER6", "||", "rs6000_cpu", "==", "PROCESSOR_POWER7", "||", "rs6000_cpu", "==", "PROCESSOR_POWER8", "||", "rs6000_cpu", "==", "PROCESSOR_POWER9", ")", "&&", "reg_classes_intersect_p", "(", "rclass", ",", "LINK_OR_CTR_REGS", ")", ")", "ret", "=", "<NUM_LIT>", "*", "hard_regno_nregs", "(", "<NUM_LIT>", ",", "mode", ")", ";", "else", "ret", "=", "<NUM_LIT>", "*", "hard_regno_nregs", "(", "<NUM_LIT>", ",", "mode", ")", ";", "}", "else", "if", "(", "VECTOR_MEM_VSX_P", "(", "mode", ")", "&&", "reg_classes_intersect_p", "(", "to", ",", "VSX_REGS", ")", "&&", "reg_classes_intersect_p", "(", "from", ",", "VSX_REGS", ")", ")", "ret", "=", "<NUM_LIT>", "*", "hard_regno_nregs", "(", "FIRST_FPR_REGNO", ",", "mode", ")", ";", "else", "if", "(", "reg_classes_intersect_p", "(", "to", ",", "from", ")", ")", "ret", "=", "(", "FLOAT128_2REG_P", "(", "mode", ")", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "else", "ret", "=", "(", "rs6000_register_move_cost", "(", "mode", ",", "GENERAL_REGS", ",", "to", ")", "+", "rs6000_register_move_cost", "(", "mode", ",", "from", ",", "GENERAL_REGS", ")", ")", ";", "if", "(", "TARGET_DEBUG_COST", ")", "{", "if", "(", "dbg_cost_ctrl", "==", "<NUM_LIT>", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "ret", ",", "GET_MODE_NAME", "(", "mode", ")", ",", "reg_class_names", "[", "from", "]", ",", "reg_class_names", "[", "to", "]", ")", ";", "dbg_cost_ctrl", "--", ";", "}", "return", "ret", ";"], "ground_truth": ["}"], "File": "powerpcspe", "Func": "rs6000_register_move_cost", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20843, "Length": 257, "Cover_Rate": 0.9145907473309609, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "char", "pattern", "[", "<NUM_LIT>", "]", ";", "if", "(", "TARGET_RELAX_HINT", ")", "snprintf", "(", "pattern", ",", "sizeof", "(", "pattern", ")", ",", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ";", "else", "snprintf", "(", "pattern", ",", "sizeof", "(", "pattern", ")", ",", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ";"], "ground_truth": ["output_asm_insn", "(", "pattern", ",", "operands", ")", ";"], "File": "nds32-md-auxiliary", "Func": "nds32_output_tls_desc", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20844, "Length": 50, "Cover_Rate": 0.78125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_sra_epi16", "(", "__mmask8", "__U", ",", "__m128i", "__A", ",", "__m128i", "__B", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_psraw128_mask", "(", "(", "__v8hi", ")", "__A", ",", "(", "__v8hi", ")", "__B", ",", "(", "__v8hi", ")", "_mm_setzero_si128", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin", "Func": "_mm_maskz_sra_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20845, "Length": 55, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "itype", "==", "NT_MACRO", ")", "{", "do", "(", "void", ")", "cpp_get_token", "(", "pfile", ")", ";", "while", "(", "--", "idx", ">", "<NUM_LIT>", ")", ";", "do", "tok", "=", "cpp_peek_token", "(", "pfile", ",", "idx", "++", ")", ";", "while", "(", "tok", "->", "type", "==", "CPP_PADDING", ")", ";", "ident", "=", "altivec_categorize_keyword", "(", "tok", ")", ";", "if", "(", "ident", "==", "C_CPP_HASHNODE", "(", "__pixel_keyword", ")", ")", "{", "expand_this", "=", "C_CPP_HASHNODE", "(", "__vector_keyword", ")", ";", "expand_bool_pixel", "=", "__pixel_keyword", ";", "rid_code", "=", "RID_MAX", ";", "}", "else", "if", "(", "ident", "==", "C_CPP_HASHNODE", "(", "__bool_keyword", ")", ")", "{", "expand_this", "=", "C_CPP_HASHNODE", "(", "__vector_keyword", ")", ";", "expand_bool_pixel", "=", "__bool_keyword", ";", "rid_code", "=", "RID_MAX", ";", "}", "else", "if", "(", "ident", ")", "rid_code", "=", "(", "enum", "rid", ")", "(", "ident", "->", "rid_code", ")", ";", "}", "if", "(", "rid_code", "==", "RID_UNSIGNED", "||", "rid_code", "==", "RID_LONG", "||", "rid_code", "==", "RID_SHORT", "||", "rid_code", "==", "RID_SIGNED", "||", "rid_code", "==", "RID_INT", "||", "rid_code", "==", "RID_CHAR", "||", "rid_code", "==", "RID_FLOAT", "||", "(", "rid_code", "==", "RID_DOUBLE", "&&", "TARGET_VSX", ")", "||", "(", "rid_code", "==", "rid_int128", "(", ")", "&&", "TARGET_VADDUQM", ")", ")", "{", "expand_this", "=", "C_CPP_HASHNODE", "(", "__vector_keyword", ")", ";", "do", "tok", "=", "cpp_peek_token", "(", "pfile", ",", "idx", "++", ")", ";", "while", "(", "tok", "->", "type", "==", "CPP_PADDING", ")", ";", "ident", "=", "altivec_categorize_keyword", "(", "tok", ")", ";", "if", "(", "ident", "==", "C_CPP_HASHNODE", "(", "__pixel_keyword", ")", ")", "expand_bool_pixel", "=", "__pixel_keyword", ";", "else", "if", "(", "ident", "==", "C_CPP_HASHNODE", "(", "__bool_keyword", ")", ")", "expand_bool_pixel", "=", "__bool_keyword", ";", "else", "{", "do", "tok", "=", "cpp_peek_token", "(", "pfile", ",", "idx", "++", ")", ";", "while", "(", "tok", "->", "type", "==", "CPP_PADDING", ")", ";", "ident", "=", "altivec_categorize_keyword", "(", "tok", ")", ";", "if", "(", "ident", "==", "C_CPP_HASHNODE", "(", "__pixel_keyword", ")", ")", "expand_bool_pixel", "=", "__pixel_keyword", ";", "else", "if", "(", "ident", "==", "C_CPP_HASHNODE", "(", "__bool_keyword", ")", ")", "expand_bool_pixel", "=", "__bool_keyword", ";", "}", "}"], "ground_truth": ["else", "if", "(", "TARGET_VADDUQM", "&&", "(", "ident", "==", "C_CPP_HASHNODE", "(", "__int128_type", ")", "||", "ident", "==", "C_CPP_HASHNODE", "(", "__uint128_type", ")", ")", ")", "expand_this", "=", "C_CPP_HASHNODE", "(", "__vector_keyword", ")", ";"], "File": "powerpcspe-c", "Func": "rs6000_macro_to_expand", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20846, "Length": 318, "Cover_Rate": 0.5264900662251656, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PM", ".", "add", "(", "create<ISA_LIT>BranchSelectionPass", "(", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "PPCTargetMachine64", "Func": "addPreEmitPass", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20847, "Length": 12, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", "AddrSpace", ",", "unsigned", "Align", ",", "MachineMemOperand", "::", "Flags", "Flags", ",", "bool", "*", "IsFast", ")", "const", "{", "if", "(", "IsFast", ")", "*", "IsFast", "=", "false", ";", "if", "(", "!", "VT", ".", "isSimple", "(", ")", "||", "VT", "==", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "VT", ".", "bitsLT", "(", "<STR_LIT>", ")", ")", "return", "false", ";", "if", "(", "IsFast", ")", "*", "IsFast", "=", "true", ";"], "ground_truth": ["return", "VT", ".", "bitsGT", "(", "<STR_LIT>", ")", "&&", "Align", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ";"], "File": "R600ISelLowering11", "Func": "allowsMisalignedMemoryAccesses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20848, "Length": 85, "Cover_Rate": 0.9239130434782609, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "frame_pointer_needed", ")", "mask", "|=", "<NUM_LIT>", "<<", "HARD_FRAME_POINTER_REGNUM", ";", "if", "(", "flag_pic", "&&", "!", "TARGET_SINGLE_PIC_BASE", "&&", "arm_pic_register", "!=", "INVALID_REGNUM", "&&", "crtl", "->", "uses_pic_offset_table", ")", "mask", "|=", "<NUM_LIT>", "<<", "PIC_OFFSET_TABLE_REGNUM", ";", "if", "(", "!", "frame_pointer_needed", "&&", "CALLER_INTERWORKING_SLOT_SIZE", ">", "<NUM_LIT>", ")", "mask", "|=", "<NUM_LIT>", "<<", "ARM_HARD_FRAME_POINTER_REGNUM", ";", "if", "(", "mask", "&", "<NUM_LIT>", "||", "thumb_force_lr_save", "(", ")", ")", "mask", "|=", "(", "<NUM_LIT>", "<<", "LR_REGNUM", ")", ";", "if", "(", "(", "mask", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "(", "(", "mask", "&", "<NUM_LIT>", ")", "||", "TARGET_BACKTRACE", ")", ")", "{", "reg", "=", "thumb_find_work_register", "(", "<NUM_LIT>", "<<", "LAST_LO_REGNUM", ")", ";", "if", "(", "reg", "*", "UNITS_PER_WORD", "<=", "(", "unsigned", ")", "arm_size_return_regs", "(", ")", ")", "reg", "=", "LAST_LO_REGNUM", ";", "if", "(", "callee_saved_reg_p", "(", "reg", ")", ")", "mask", "|=", "<NUM_LIT>", "<<", "reg", ";", "}", "if", "(", "(", "CALLER_INTERWORKING_SLOT_SIZE", "+", "ROUND_UP_WORD", "(", "get_frame_size", "(", ")", ")", "+", "crtl", "->", "outgoing_args_size", ")", ">=", "<NUM_LIT>", ")", "{", "for", "(", "reg", "=", "LAST_ARG_REGNUM", "+", "<NUM_LIT>", ";", "reg", "<=", "LAST_LO_REGNUM", ";", "reg", "++", ")", "if", "(", "mask", "&", "(", "<NUM_LIT>", "<<", "reg", ")", ")", "break", ";", "if", "(", "reg", ">", "LAST_LO_REGNUM", ")", "{", "mask", "|=", "<NUM_LIT>", "<<", "LAST_LO_REGNUM", ";", "}", "}"], "ground_truth": ["return", "mask", ";"], "File": "arm6", "Func": "thumb1_compute_save_reg_mask", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20849, "Length": 190, "Cover_Rate": 0.7883817427385892, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>CallTimer", "(", ")", "{"], "ground_truth": ["}"], "File": "TMS320C64XCallTimer", "Func": "~TMS320C64XCallTimer", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 20850, "Length": 6, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "N", "->", "Flags", "&", "GepNode", "::", "Root", ")", "{", "Roots", ".", "push_back", "(", "N", ")", ";", "continue", ";", "}"], "ground_truth": ["GepNode", "*", "PN", "=", "N", "->", "Parent", ";"], "File": "HexagonCommonGEP12", "Func": "invert_find_roots", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20851, "Length": 29, "Cover_Rate": 0.4264705882352941, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Size", ")", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "MipsDisassembler", "Func": "DecodeInsSize", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20852, "Length": 23, "Cover_Rate": 0.32857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Parser", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser102", "Func": "getParser", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20853, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rd", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Rd", "|=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Rn", "|=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Rm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "unsigned", "op", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "length", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "op", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "length", ";", "++", "i", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rn", "+", "i", ")", "%", "<NUM_LIT>", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler13", "Func": "DecodeTBLInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20854, "Length": 235, "Cover_Rate": 0.9108527131782945, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "SPRRegs", "=", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "Reg", ")", ";", "bool", "DPRRegs", "=", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "Reg", ")", ";", "unsigned", "Binary", "=", "<NUM_LIT>", ";", "if", "(", "SPRRegs", "||", "DPRRegs", ")", "{", "unsigned", "RegNo", "=", "CTX", ".", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "Reg", ")", ";", "unsigned", "NumRegs", "=", "(", "MI", ".", "getNumOperands", "(", ")", "-", "Op", ")", "&", "<NUM_LIT>", ";", "Binary", "|=", "(", "RegNo", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "if", "(", "SPRRegs", ")", "Binary", "|=", "NumRegs", ";", "else", "Binary", "|=", "NumRegs", "*", "<NUM_LIT>", ";", "}", "else", "{", "for", "(", "unsigned", "I", "=", "Op", ",", "E", "=", "MI", ".", "getNumOperands", "(", ")", ";", "I", "<", "E", ";", "++", "I", ")", "{"], "ground_truth": ["unsigned", "RegNo", "=", "CTX", ".", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "MI", ".", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ")", ";"], "File": "ARMMCCodeEmitter14", "Func": "getRegisterListOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20855, "Length": 141, "Cover_Rate": 0.7305699481865285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "auto", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "auto", "*", "EHInfo", "=", "MF", ".", "getWasmEHFuncInfo", "(", ")", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "{", "if", "(", "!", "MI", ".", "isCall", "(", ")", ")", "continue", ";", "MachineOperand", "&", "CalleeOp", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "CalleeOp", ".", "isGlobal", "(", ")", "||", "CalleeOp", ".", "getGlobal", "(", ")", "->", "getName", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "Changed", "=", "true", ";", "auto", "InsertPt", "=", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ";", "while", "(", "InsertPt", "!=", "MBB", ".", "end", "(", ")", "&&", "InsertPt", "->", "isLabel", "(", ")", ")", "++", "InsertPt", ";", "MachineInstr", "*", "Rethrow", "=", "nullptr", ";", "if", "(", "EHInfo", "->", "hasThrowUnwindDest", "(", "&", "MBB", ")", ")", "Rethrow", "=", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "EHInfo", "->", "getThrowUnwindDest", "(", "&", "MBB", ")", ")", ";", "else", "Rethrow", "=", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "MBB", ".", "erase", "(", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "Rethrow", ")", ")", ",", "MBB", ".", "end", "(", ")", ")", ";", "SmallVector", "<", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "NonPadSuccessors", ";", "for", "(", "auto", "*", "Succ", ":", "MBB", ".", "successors", "(", ")", ")", "if", "(", "!", "Succ", "->", "isEHPad", "(", ")", ")", "NonPadSuccessors", ".", "push_back", "(", "Succ", ")", ";", "EraseBBsAndChildren", "(", "NonPadSuccessors", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyLateEHPrepare2", "Func": "addRethrows", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20856, "Length": 267, "Cover_Rate": 0.9143835616438356, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Deletes", ".", "insert", "(", "N", ")", ";"], "ground_truth": ["}"], "File": "X86ISelDAGToDAG15", "Func": "NodeDeleted", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20857, "Length": 8, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MemOpChains", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Arg", ",", "PtrOff", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "!", "MemOpChains", ".", "empty", "(", ")", ")", "{", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "MemOpChains", ")", ";", "}", "SDValue", "InFlag", ";", "for", "(", "auto", "&", "Reg", ":", "RegsToPass", ")", "{", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "Reg", ".", "first", ",", "Reg", ".", "second", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ";", "assert", "(", "G", "&&", "<STR_LIT>", ")", ";", "Callee", "=", "DAG", ".", "getGlobalAddress", "(", "G", "->", "getGlobal", "(", ")", ",", "dl", ",", "getPointerTy", "(", ")", ",", "<NUM_LIT>", ")", ";", "std", "::", "vector", "<", "SDValue", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "Ops", ".", "push_back", "(", "Callee", ")", ";", "for", "(", "auto", "&", "Reg", ":", "RegsToPass", ")", "{", "Ops", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "Reg", ".", "first", ",", "Reg", ".", "second", ".", "getValueType", "(", ")", ")", ")", ";", "}", "const", "uint32_t", "*", "Mask", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "getTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "Mask", "=", "TRI", "->", "getCallPreservedMask", "(", "CallConv", ")", ";", "assert", "(", "Mask", "&&", "<STR_LIT>", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getRegisterMask", "(", "Mask", ")", ")", ";", "if", "(", "InFlag", ".", "getNode", "(", ")", ")", "{", "Ops", ".", "push_back", "(", "InFlag", ")", ";", "}", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "NodeTys", ",", "Ops", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCALLSEQ_END", "(", "Chain", ",", "DAG", ".", "getIntPtrConstant", "(", "NumBytes", ",", "true", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "true", ")", ",", "InFlag", ",", "dl", ")", ";", "if", "(", "!", "Ins", ".", "empty", "(", ")", ")", "{", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "return", "LowerCallResult", "(", "Chain", ",", "InFlag", ",", "CallConv", ",", "isVarArg", ",", "Ins", ",", "dl", ",", "DAG", ",", "InVals", ")", ";"], "ground_truth": ["}"], "File": "LEGISelLowering2", "Func": "LowerCall", "Target": "LEG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20858, "Length": 367, "Cover_Rate": 0.497289972899729, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isMOVLMask", "(", "ArrayRef", "<", "int", ">", "Mask", ",", "EVT", "VT", ")", "{", "if", "(", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "<", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "VT", ".", "is128BitVector", "(", ")", ")", "return", "false", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "!", "isUndefOrEqual", "(", "Mask", "[", "<NUM_LIT>", "]", ",", "NumElts", ")", ")", "return", "false", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "if", "(", "!", "isUndefOrEqual", "(", "Mask", "[", "i", "]", ",", "i", ")", ")", "return", "false", ";"], "File": "X86ISelLowering (2)", "Func": "isMOVLMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20859, "Length": 98, "Cover_Rate": 0.9607843137254902, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_shrdi_epi32", "(", "__mmask16", "__A", ",", "__m512i", "__B", ",", "__m512i", "__C", ",", "int", "__D", ")", "{"], "ground_truth": ["return", "(", "__m512i", ")", "__builtin_ia32_vpshrd_v16si_mask", "(", "(", "__v16si", ")", "__B", ",", "(", "__v16si", ")", "__C", ",", "__D", ",", "(", "__v16si", ")", "_mm512_setzero_si512", "(", ")", ",", "(", "__mmask16", ")", "__A", ")", ";"], "File": "avx512vbmi2intrin", "Func": "_mm512_maskz_shrdi_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20860, "Length": 59, "Cover_Rate": 0.9833333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int16x8_t", ")", "__builtin_aarch64_rsubhn2v4si", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vrsubhn_high_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20861, "Length": 14, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "printPCLabel", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "int", "Id", "=", "(", "int", ")", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "O", "<<", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "<<", "getFunctionNumber", "(", ")", "<<", "<STR_LIT>", "<<", "Id", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter11", "Func": "printPCLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20862, "Length": 54, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "SSFI", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateStackObject", "(", "MemSize", ",", "MemSize", ")", ";", "SDValue", "StackSlot", "=", "DAG", ".", "getFrameIndex", "(", "SSFI", ",", "getPointerTy", "(", ")", ")", ";", "unsigned", "Opc", ";", "switch", "(", "DstTy", ".", "getSimpleVT", "(", ")", ")", "{", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "}", "SDValue", "Chain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "SDValue", "Value", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "isScalarFPTypeInSSEReg", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ")", ")", "{", "assert", "(", "DstTy", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Value", ",", "StackSlot", ",", "PseudoSourceValue", "::", "getFixedStack", "(", "SSFI", ")", ",", "<NUM_LIT>", ")", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "StackSlot", ",", "DAG", ".", "getValueType", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ")", "}", ";", "Value", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Tys", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "Value", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SSFI", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateStackObject", "(", "MemSize", ",", "MemSize", ")", ";", "StackSlot", "=", "DAG", ".", "getFrameIndex", "(", "SSFI", ",", "getPointerTy", "(", ")", ")", ";", "}", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "Value", ",", "StackSlot", "}", ";", "SDValue", "FIST", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "<STR_LIT>", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "return", "std", "::", "make_pair", "(", "FIST", ",", "StackSlot", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering77", "Func": "FP_TO_INTHelper", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20863, "Length": 293, "Cover_Rate": 0.5836653386454184, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Dis", "->", "tryAddingSymbolicOperand", "(", "MI", ",", "Value", ",", "Address", ",", "isBranch", ",", "Offset", ",", "Width", ")", ";"], "ground_truth": ["}"], "File": "X86Disassembler (2)1", "Func": "tryAddingSymbolicOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20864, "Length": 19, "Cover_Rate": 0.3958333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "LT", ".", "first", "*", "<NUM_LIT>", "*", "AmortizationCost", ";", "}", "if", "(", "Ty", "->", "isVectorTy", "(", ")", "&&", "Ty", "->", "getVectorElementType", "(", ")", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", "&&", "Ty", "->", "getVectorNumElements", "(", ")", "<", "<NUM_LIT>", ")", "{", "unsigned", "NumVecElts", "=", "Ty", "->", "getVectorNumElements", "(", ")", ";", "unsigned", "NumVectorizableInstsToAmortize", "=", "NumVecElts", "*", "<NUM_LIT>", ";", "return", "NumVectorizableInstsToAmortize", "*", "NumVecElts", "*", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AArch64TargetTransformInfo10", "Func": "getMemoryOpCost", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20865, "Length": 62, "Cover_Rate": 0.45255474452554745, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CalleeFn", "=", "dyn_cast", "<", "Function", ">", "(", "G", "->", "getGlobal", "(", ")", ")", ";", "}", "else", "if", "(", "ExternalSymbolSDNode", "*", "E", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", "{", "const", "Function", "*", "Fn", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ";", "const", "Module", "*", "M", "=", "Fn", "->", "getParent", "(", ")", ";", "const", "char", "*", "CalleeName", "=", "E", "->", "getSymbol", "(", ")", ";", "CalleeFn", "=", "M", "->", "getFunction", "(", "CalleeName", ")", ";", "}", "if", "(", "!", "CalleeFn", ")", "return", "false", ";", "return", "CalleeFn", "->", "hasFnAttribute", "(", "Attribute", "::", "ReturnsTwice", ")", ";"], "ground_truth": ["}"], "File": "SparcISelLowering21", "Func": "hasReturnsTwiceAttr", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20866, "Length": 97, "Cover_Rate": 0.6510067114093959, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_vpdpbusd_v4si_maskz", "(", "(", "__v4si", ")", "__B", ",", "(", "__v4si", ")", "__C", ",", "(", "__v4si", ")", "__D", ",", "(", "__mmask8", ")", "__A", ")", ";"], "ground_truth": ["}"], "File": "avx512vnnivlintrin", "Func": "_mm_maskz_dpbusd_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20867, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "ia64_cannot_force_const_mem", "(", "rtx", "x", ")", "{"], "ground_truth": ["return", "tls_symbolic_operand_type", "(", "x", ")", "!=", "<NUM_LIT>", ";"], "File": "ia643", "Func": "ia64_cannot_force_const_mem", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20868, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "OpToFold", ".", "isFI", "(", ")", "&&", "(", "TII", "->", "isMUBUF", "(", "UseMI", ")", "||", "TII", "->", "isFLATScratch", "(", "UseMI", ")", ")", "&&", "OpNo", "==", "<STR_LIT>", "(", "UseMI", ".", "getOpcode", "(", ")", ",", "<STR_LIT>", "::", "vaddr", ")", ";"], "ground_truth": ["}"], "File": "SIFoldOperands12", "Func": "frameIndexMayFold", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20869, "Length": 39, "Cover_Rate": 0.5909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "ImageTy", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";"], "ground_truth": ["ImageTypeDescriptor", "TD", "(", "SampledTy", ",", "ImageTy", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ",", "ImageTy", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ",", "ImageTy", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ",", "ImageTy", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ",", "ImageTy", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ",", "ImageTy", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ",", "ImageTy", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";"], "File": "SPIRVDuplicatesTracker", "Func": "SampledImageTypeDescriptor", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20870, "Length": 94, "Cover_Rate": 0.7401574803149606, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCConstantExpr", "*", "MCE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "MCE", "->", "getValue", "(", ")", ")", ")", ";"], "File": "AArch64AsmParser (2)1", "Func": "addImm0_31Operands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20871, "Length": 31, "Cover_Rate": 0.5849056603773585, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "func_optimize", ")", "func_optimize", "=", "optimization_default_node", ";", "memset", "(", "&", "func_options", ",", "<NUM_LIT>", ",", "sizeof", "(", "func_options", ")", ")", ";", "init_options_struct", "(", "&", "func_options", ",", "NULL", ")", ";", "lang_hooks", ".", "init_options_struct", "(", "&", "func_options", ")", ";", "cl_optimization_restore", "(", "&", "func_options", ",", "TREE_OPTIMIZATION", "(", "func_optimize", ")", ")", ";", "cl_target_option_restore", "(", "&", "func_options", ",", "TREE_TARGET_OPTION", "(", "target_option_default_node", ")", ")", ";", "cur_tree", "=", "arm_valid_target_attribute_tree", "(", "args", ",", "&", "func_options", ",", "&", "global_options_set", ")", ";", "if", "(", "cur_tree", "==", "NULL_TREE", ")", "ret", "=", "false", ";", "new_optimize", "=", "build_optimization_node", "(", "&", "func_options", ")", ";"], "ground_truth": ["DECL_FUNCTION_SPECIFIC_TARGET", "(", "fndecl", ")", "=", "cur_tree", ";"], "File": "arm5", "Func": "arm_valid_target_attribute_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20872, "Length": 98, "Cover_Rate": 0.56, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "int64_t", "Imm", "=", "Op", ".", "getImm", "(", ")", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "O", "<<", "<STR_LIT>", ";", "if", "(", "Imm", ">=", "<NUM_LIT>", ")", "O", "<<", "'+'", ";"], "ground_truth": ["O", "<<", "Imm", ";"], "File": "MSP430InstPrinter10", "Func": "printPCRelImmOperand", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20873, "Length": 40, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "FP8Reg", "=", "is31", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "const", "<ISA_LIT>RegisterInfo", "*", "RegInfo", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "bool", "HasBP", "=", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ";", "unsigned", "BPReg", "=", "HasBP", "?", "(", "unsigned", ")", "RegInfo", "->", "getBaseRegister", "(", "MF", ")", ":", "FPReg", ";", "unsigned", "BP8Reg", "=", "HasBP", "?", "(", "unsigned", ")", "<STR_LIT>", ":", "FPReg", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "for", "(", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "BI", "->", "end", "(", ")", ";", "MBBI", "!=", "BI", "->", "begin", "(", ")", ";", ")", "{", "--", "MBBI", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "MBBI", "->", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineOperand", "&", "MO", "=", "MBBI", "->", "getOperand", "(", "I", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "switch", "(", "MO", ".", "getReg", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "MO", ".", "setReg", "(", "FPReg", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "MO", ".", "setReg", "(", "FP8Reg", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "MO", ".", "setReg", "(", "BPReg", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "MO", ".", "setReg", "(", "BP8Reg", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "PPCFrameLowering10", "Func": "replaceFPWithRealFP", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20874, "Length": 216, "Cover_Rate": 0.8150943396226416, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Addr", ".", "setOffsetReg", "(", "constrainOperandRegClass", "(", "II", ",", "Addr", ".", "getOffsetReg", "(", ")", ",", "II", ".", "getNumDefs", "(", ")", "+", "Idx", "+", "<NUM_LIT>", ")", ")", ";", "if", "(", "Addr", ".", "getOffsetReg", "(", ")", ")", "{", "assert", "(", "Addr", ".", "getOffset", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "bool", "IsSigned", "=", "Addr", ".", "getExtendType", "(", ")", "==", "<STR_LIT>", "||", "Addr", ".", "getExtendType", "(", ")", "==", "<STR_LIT>", ";", "MIB", ".", "addReg", "(", "Addr", ".", "getReg", "(", ")", ")", ";", "MIB", ".", "addReg", "(", "Addr", ".", "getOffsetReg", "(", ")", ")", ";", "MIB", ".", "addImm", "(", "IsSigned", ")", ";", "MIB", ".", "addImm", "(", "Addr", ".", "getShift", "(", ")", "!=", "<NUM_LIT>", ")", ";", "}", "else", "MIB", ".", "addReg", "(", "Addr", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "Offset", ")", ";", "}"], "ground_truth": ["if", "(", "MMO", ")", "MIB", ".", "addMemOperand", "(", "MMO", ")", ";"], "File": "AArch64FastISel (2)", "Func": "addLoadStoreOperands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20875, "Length": 139, "Cover_Rate": 0.4440894568690096, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasC0VirtReg", "(", ")", "const", "{", "return", "C0VirtReg", "!=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "TVMMachineFunctionInfo", "Func": "hasC0VirtReg", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20876, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", ")", "{", "default", ":", "return", "true", ";", "case", "AsmToken", "::", "Identifier", ":", "case", "AsmToken", "::", "LParen", ":", "case", "AsmToken", "::", "Integer", ":", "case", "AsmToken", "::", "Minus", ":", "case", "AsmToken", "::", "Plus", ":", "if", "(", "isParenExpr", ")", "Result", "=", "getParser", "(", ")", ".", "parseParenExpression", "(", "Res", ",", "S", ")", ";", "else", "Result", "=", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Res", ")", ")", ";", "while", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", "==", "AsmToken", "::", "RParen", ")", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["break", ";"], "File": "MipsAsmParser1", "Func": "parseMemOffset", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20877, "Length": 94, "Cover_Rate": 0.6103896103896104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "getStartLoc", "(", ")", "const", "override", "{"], "ground_truth": ["return", "StartLoc", ";"], "File": "RISCVAsmParser (2)", "Func": "getStartLoc", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20878, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeBranchTarget26", "(", "MCInst", "&", "Inst", ",", "unsigned", "Offset", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "int32_t", "BranchOffset", "=", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Offset", ")", "*", "<NUM_LIT>", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "BranchOffset", ")", ")", ";"], "File": "MipsDisassembler27", "Func": "DecodeBranchTarget26", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20879, "Length": 45, "Cover_Rate": 0.8823529411764706, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "AsmToken", "::", "Identifier", ":", "StringRef", "poss", "=", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "if", "(", "poss", ".", "equals_lower", "(", "<STR_LIT>", ")", ")", "{", "Variant", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_LO", ";", "}", "else", "if", "(", "poss", ".", "equals_lower", "(", "<STR_LIT>", ")", ")", "{", "Variant", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_HI", ";", "}", "else", "if", "(", "poss", ".", "equals_lower", "(", "<STR_LIT>", ")", ")", "{", "Variant", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_HA", ";", "}", "if", "(", "Variant", "!=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "LParen", ")", ")", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}"], "ground_truth": ["break", ";"], "File": "PPCAsmParser47", "Func": "ParseDarwinExpression", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20880, "Length": 124, "Cover_Rate": 0.4901185770750988, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "HexagonInstrInfo (2)", "Func": "isIndirectCall", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20881, "Length": 18, "Cover_Rate": 0.4090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "numRegs", "=", "MFI", "->", "getNumRegistersForClass", "(", "<STR_LIT>", ")", ";", "if", "(", "numRegs", ">", "<NUM_LIT>", ")", "{", "regDefs", "+=", "<STR_LIT>", ";", "regDefs", "+=", "utostr", "(", "numRegs", ")", ";", "regDefs", "+=", "<STR_LIT>", ";", "}", "for", "(", "<ISA_LIT>ParamManager", "::", "param_iterator", "i", "=", "PM", ".", "local_begin", "(", ")", ",", "e", "=", "PM", ".", "local_end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "regDefs", "+=", "<STR_LIT>", ";", "regDefs", "+=", "utostr", "(", "PM", ".", "getParamSize", "(", "*", "i", ")", ")", ";", "regDefs", "+=", "<STR_LIT>", ";", "regDefs", "+=", "PM", ".", "getParamName", "(", "*", "i", ")", ";", "regDefs", "+=", "<STR_LIT>", ";", "}", "OutStreamer", ".", "EmitRawText", "(", "Twine", "(", "regDefs", ")", ")", ";", "const", "MachineFrameInfo", "*", "FrameInfo", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "FrameInfo", "->", "getNumObjects", "(", ")", "<<", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "FrameInfo", "->", "getNumObjects", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "FrameInfo", "->", "getObjectSize", "(", "i", ")", "<<", "<STR_LIT>", ")", ";", "if", "(", "FrameInfo", "->", "getObjectSize", "(", "i", ")", ">", "<NUM_LIT>", ")", "{", "std", "::", "string", "def", "=", "<STR_LIT>", ";", "def", "+=", "utostr", "(", "FrameInfo", "->", "getObjectAlignment", "(", "i", ")", ")", ";", "def", "+=", "<STR_LIT>", ";", "def", "+=", "<STR_LIT>", ";", "def", "+=", "utostr", "(", "i", ")", ";", "def", "+=", "<STR_LIT>", ";", "def", "+=", "utostr", "(", "FrameInfo", "->", "getObjectSize", "(", "i", ")", ")", ";", "def", "+=", "<STR_LIT>", ";", "def", "+=", "<STR_LIT>", ";"], "ground_truth": ["OutStreamer", ".", "EmitRawText", "(", "Twine", "(", "def", ")", ")", ";"], "File": "PTXAsmPrinter6", "Func": "EmitFunctionBodyStart", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20882, "Length": 256, "Cover_Rate": 0.5322245322245323, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "createExecutionDependencyFixPass", "(", "&", "<STR_LIT>", ")", ")", ";", "}", "addPass", "(", "create<ISA_LIT>ExpandPseudoPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{"], "ground_truth": ["addPass", "(", "createThumb2SizeReductionPass", "(", "[", "this", "]", "(", "const", "Function", "&", "F", ")", "{"], "File": "ARMTargetMachine (2)1", "Func": "addPreSched2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20883, "Length": 42, "Cover_Rate": 0.302158273381295, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsStrict", "=", "Op", "->", "isStrictFPOpcode", "(", ")", ";", "unsigned", "OpNo", "=", "IsStrict", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "SDValue", "Src", "=", "Op", ".", "getOperand", "(", "OpNo", ")", ";", "SDValue", "Chain", "=", "IsStrict", "?", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ":", "DAG", ".", "getEntryNode", "(", ")", ";", "MVT", "SrcVT", "=", "Src", ".", "getSimpleValueType", "(", ")", ";", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "SDValue", "Extract", "=", "vectorizeExtractedCast", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ")", "return", "Extract", ";", "if", "(", "SrcVT", ".", "isVector", "(", ")", ")", "{", "if", "(", "SrcVT", "==", "<STR_LIT>", "&&", "VT", "==", "<STR_LIT>", ")", "{", "if", "(", "IsStrict", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "{", "VT", ",", "<STR_LIT>", "}", ",", "{", "Chain", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Src", ",", "DAG", ".", "getUNDEF", "(", "SrcVT", ")", ")", "}", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Src", ",", "DAG", ".", "getUNDEF", "(", "SrcVT", ")", ")", ")", ";", "}", "if", "(", "SrcVT", "==", "<STR_LIT>", "||", "SrcVT", "==", "<STR_LIT>", ")", "return", "lowerINT_TO_FP_vXi64", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "return", "SDValue", "(", ")", ";", "}", "assert", "(", "SrcVT", "<=", "<STR_LIT>", "&&", "SrcVT", ">=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "bool", "UseSSEReg", "=", "isScalarFPTypeInSSEReg", "(", "VT", ")", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", "&&", "UseSSEReg", ")", "return", "Op", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", "&&", "UseSSEReg", "&&", "Subtarget", ".", "is64Bit", "(", ")", ")", "return", "Op", ";", "if", "(", "SDValue", "V", "=", "LowerI64IntToFP_AVX512DQ", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", "&&", "(", "UseSSEReg", "||", "VT", "==", "<STR_LIT>", ")", ")", "{", "SDValue", "Ext", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Src", ")", ";", "if", "(", "IsStrict", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "{", "VT", ",", "<STR_LIT>", "}", ",", "{", "Chain", ",", "Ext", "}", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Ext", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering141", "Func": "LowerSINT_TO_FP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20884, "Length": 348, "Cover_Rate": 0.5723684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "LHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "RHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "Src", "=", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Src", "!=", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["const", "ConstantSDNode", "*", "CLHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "SIISelLowering127", "Func": "performOrCombine", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20885, "Length": 83, "Cover_Rate": 0.4029126213592233, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AArch64ISelLowering23", "Func": "ReplaceNodeResults", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20886, "Length": 41, "Cover_Rate": 0.6029411764705882, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GenericToNVVM", "(", ")", ":", "ModulePass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "NVPTXGenericToNVVM", "Func": "GenericToNVVM", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20887, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_cvtpd2uqq128_mask", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2di", ")", "_mm_setzero_si128", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vldqintrin", "Func": "_mm_maskz_cvtpd_epu64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20888, "Length": 25, "Cover_Rate": 0.5319148936170213, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DIType", "*", "Ty", "=", "dyn_cast", "<", "DIType", ">", "(", "MDN", ")", ";", "generateOffsetReloc", "(", "MI", ",", "ORSym", ",", "Ty", ",", "GVar", "->", "getName", "(", ")", ")", ";", "}", "else", "if", "(", "GVar", "&&", "!", "GVar", "->", "hasInitializer", "(", ")", "&&", "GVar", "->", "hasExternalLinkage", "(", ")", "&&", "GVar", "->", "getSection", "(", ")", "==", "<STR_LIT>", ")", "{", "MCSymbol", "*", "ORSym", "=", "OS", ".", "getContext", "(", ")", ".", "createTempSymbol", "(", ")", ";", "OS", ".", "EmitLabel", "(", "ORSym", ")", ";"], "ground_truth": ["BTFExternReloc", "ExternReloc", ";"], "File": "BTFDebug29", "Func": "processLDimm64", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20889, "Length": 79, "Cover_Rate": 0.36574074074074076, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CanDown", "&&", "DU", ".", "Defs", "[", "SR1", "]", ")", "CanDown", "=", "false", ";", "if", "(", "CanUp", "&&", "DU", ".", "Defs", "[", "SR2", "]", ")", "CanUp", "=", "false", ";", "}", "if", "(", "Failure", "||", "(", "!", "CanUp", "&&", "!", "CanDown", ")", ")", "continue", ";", "MachineOperand", "*", "SrcT", "=", "(", "MinX", "==", "CI", ".", "TrueX", ")", "?", "Src1", ":", "Src2", ";", "MachineOperand", "*", "SrcF", "=", "(", "MinX", "==", "CI", ".", "FalseX", ")", "?", "Src1", ":", "Src2", ";", "MachineBasicBlock", "::", "iterator", "At", "=", "CanDown", "?", "Def2", ":", "Def1", ";", "ML", ".", "push_back", "(", "MuxInfo", "(", "At", ",", "DR", ",", "PR", ",", "SrcT", ",", "SrcF", ",", "Def1", ",", "Def2", ")", ")", ";", "}", "for", "(", "MuxInfo", "&", "MX", ":", "ML", ")", "{", "unsigned", "MxOpc", "=", "getMuxOpcode", "(", "*", "MX", ".", "SrcT", ",", "*", "MX", ".", "SrcF", ")", ";", "if", "(", "!", "MxOpc", ")", "continue", ";", "MachineBasicBlock", "&", "B", "=", "*", "MX", ".", "At", "->", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "B", ".", "findDebugLoc", "(", "MX", ".", "At", ")", ";", "auto", "NewMux", "=", "BuildMI", "(", "B", ",", "MX", ".", "At", ",", "DL", ",", "HII", "->", "get", "(", "MxOpc", ")", ",", "MX", ".", "DefR", ")", ".", "addReg", "(", "MX", ".", "PredR", ")", ".", "add", "(", "*", "MX", ".", "SrcT", ")", ".", "add", "(", "*", "MX", ".", "SrcF", ")", ";", "NewMux", "->", "clearKillInfo", "(", ")", ";", "B", ".", "erase", "(", "MX", ".", "Def1", ")", ";", "B", ".", "erase", "(", "MX", ".", "Def2", ")", ";", "Changed", "=", "true", ";", "}", "LivePhysRegs", "LPR", "(", "*", "HRI", ")", ";", "LPR", ".", "addLiveOuts", "(", "B", ")", ";", "auto", "IsLive", "=", "[", "&", "LPR", ",", "this", "]", "(", "unsigned", "Reg", ")", "->", "bool", "{", "for", "(", "MCSubRegIterator", "S", "(", "Reg", ",", "HRI", ",", "true", ")", ";", "S", ".", "isValid", "(", ")", ";", "++", "S", ")", "if", "(", "LPR", ".", "contains", "(", "*", "S", ")", ")", "return", "true", ";", "return", "false", ";", "}", ";", "for", "(", "auto", "I", "=", "B", ".", "rbegin", "(", ")", ",", "E", "=", "B", ".", "rend", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "isDebugInstr", "(", ")", ")", "continue", ";", "for", "(", "MachineOperand", "&", "Op", ":", "I", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "!", "Op", ".", "isUse", "(", ")", ")", "continue", ";", "assert", "(", "Op", ".", "getSubReg", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["bool", "Live", "=", "IsLive", "(", "Op", ".", "getReg", "(", ")", ")", ";"], "File": "HexagonGenMux3", "Func": "genMuxInBlock", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20890, "Length": 409, "Cover_Rate": 0.3858490566037736, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Mask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "int", "NumV2Elements", "=", "count_if", "(", "Mask", ",", "[", "]", "(", "int", "M", ")", "{", "return", "M", ">=", "<NUM_LIT>", ";", "}", ")", ";", "if", "(", "NumV2Elements", "==", "<NUM_LIT>", ")", "{", "if", "(", "SDValue", "Broadcast", "=", "lowerVectorShuffleAsBroadcast", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Broadcast", ";", "if", "(", "Subtarget", ".", "hasSSE3", "(", ")", ")", "{", "if", "(", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ")", ";", "if", "(", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ")", ";", "}", "if", "(", "Subtarget", ".", "hasAVX", "(", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "Mask", ",", "DL", ",", "DAG", ")", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V1", ",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "Mask", ",", "DL", ",", "DAG", ")", ")", ";", "}"], "ground_truth": ["if", "(", "NumV2Elements", "==", "<NUM_LIT>", "&&", "Mask", "[", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", ")", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleAsElementInsertion", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";"], "File": "X86ISelLowering (3)", "Func": "lowerV4F32VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20891, "Length": 244, "Cover_Rate": 0.45018450184501846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "EmitByte", "(", "unsigned", "char", "C", ",", "raw_ostream", "&", "OS", ")", "const", "{"], "ground_truth": ["OS", "<<", "(", "char", ")", "C", ";"], "File": "TriCoreMCCodeEmitter (2)", "Func": "EmitByte", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20892, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>MCCodeEmitter", "(", ")", "override", "{"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter11", "Func": "~ARMMCCodeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20893, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "*", "*", "PI", ",", "J", ",", "J", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "J", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addReg", "(", "J", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "K", "=", "J", "--", ";", "K", "->", "eraseFromParent", "(", ")", ";", "BlockChanged", "=", "true", ";", "++", "NumBCLR", ";", "continue", ";", "}", "}", "else", "if", "(", "J", "->", "isBranch", "(", ")", ")", "{", "if", "(", "J", "->", "isIndirectBranch", "(", ")", ")", "{", "if", "(", "ReturnMBB", ".", "hasAddressTaken", "(", ")", ")", "OtherReference", "=", "true", ";", "}", "else", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "J", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "if", "(", "J", "->", "getOperand", "(", "i", ")", ".", "isMBB", "(", ")", "&&", "J", "->", "getOperand", "(", "i", ")", ".", "getMBB", "(", ")", "==", "&", "ReturnMBB", ")", "OtherReference", "=", "true", ";", "}", "else", "if", "(", "!", "J", "->", "isTerminator", "(", ")", "&&", "!", "J", "->", "isDebugValue", "(", ")", ")", "break", ";", "if", "(", "J", "==", "(", "*", "PI", ")", "->", "begin", "(", ")", ")", "break", ";", "--", "J", ";", "}", "if", "(", "(", "*", "PI", ")", "->", "canFallThrough", "(", ")", "&&", "(", "*", "PI", ")", "->", "isLayoutSuccessor", "(", "&", "ReturnMBB", ")", ")", "OtherReference", "=", "true", ";", "if", "(", "!", "OtherReference", "&&", "BlockChanged", ")", "{", "PredToRemove", ".", "push_back", "(", "*", "PI", ")", ";"], "ground_truth": ["}"], "File": "PPCInstrInfo (2)", "Func": "processBlock", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20894, "Length": 235, "Cover_Rate": 0.3197278911564626, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_extracti32x8_epi32", "(", "__m512i", "__A", ",", "const", "int", "__imm", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_extracti32x8_mask", "(", "(", "__v16si", ")", "__A", ",", "__imm", ",", "(", "__v8si", ")", "_mm256_setzero_si256", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512dqintrin", "Func": "_mm512_extracti32x8_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20895, "Length": 51, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "SelectMSA3OpIntrinsic", "(", "MachineInstr", "&", "MI", ",", "unsigned", "Opcode", ",", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "<ISA_LIT>Subtarget", "&", "ST", ")", "{", "assert", "(", "ST", ".", "hasMSA", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "MIRBuilder", ".", "buildInstr", "(", "Opcode", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "constrainAllUses", "(", "MIRBuilder", ".", "getTII", "(", ")", ",", "*", "ST", ".", "getRegisterInfo", "(", ")", ",", "*", "ST", ".", "getRegBankInfo", "(", ")", ")", ")", "return", "false", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "MipsLegalizerInfo14", "Func": "SelectMSA3OpIntrinsic", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20896, "Length": 108, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "ExtVT", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "ExtVT", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "ExtVT", "=", "Subtarget", ".", "hasVLX", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "ExtVT", "=", "Subtarget", ".", "canExtendTo512DQ", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "assert", "(", "Subtarget", ".", "hasBWI", "(", ")", "&&", "<STR_LIT>", ")", ";", "ExtVT", "=", "Subtarget", ".", "canExtendTo512BW", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "ExtVT", "=", "<STR_LIT>", ";", "break", ";", "}", "V1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ExtVT", ",", "V1", ")", ";", "V2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ExtVT", ",", "V2", ")", ";", "SDValue", "Shuffle", "=", "DAG", ".", "getVectorShuffle", "(", "ExtVT", ",", "DL", ",", "V1", ",", "V2", ",", "Mask", ")", ";", "int", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "(", "Subtarget", ".", "hasBWI", "(", ")", "&&", "(", "NumElems", ">=", "<NUM_LIT>", ")", ")", "||", "(", "Subtarget", ".", "hasDQI", "(", ")", "&&", "(", "NumElems", "<", "<NUM_LIT>", ")", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "ExtVT", ")", ",", "Shuffle", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Shuffle", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering102", "Func": "lower1BitVectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20897, "Length": 228, "Cover_Rate": 0.4578313253012048, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "LC2200InstrInfo", "Func": "copyPhysReg", "Target": "LC2200", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20898, "Length": 30, "Cover_Rate": 0.46875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "MF", ",", "getTargetMachine", "(", ")", ",", "RVLocs", ",", "Context", ")", ";", "return", "CCInfo", ".", "CheckReturn", "(", "Outs", ",", "CCAssignFnForNode", "(", "CallConv", ",", "true", ",", "isVarArg", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "CanLowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20899, "Length": 44, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printS10ImmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "short", "value", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "assert", "(", "(", "value", ">=", "-", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "&&", "value", "<=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "O", "<<", "value", ";"], "ground_truth": ["}"], "File": "SPUAsmPrinter7", "Func": "printS10ImmOperand", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20900, "Length": 61, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Ty", ",", "getZero", "(", "dl", ",", "<STR_LIT>", ",", "DAG", ")", ")", ";", "}", "if", "(", "Ty", ".", "isInteger", "(", ")", ")", "return", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "Ty", ")", ";", "if", "(", "Ty", ".", "isFloatingPoint", "(", ")", ")", "return", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "dl", ",", "Ty", ")", ";"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "HexagonISelLowering100", "Func": "getZero", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20901, "Length": 67, "Cover_Rate": 0.44666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmBackend", "::", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "{", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Value", ")", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["return", "Value", "==", "<NUM_LIT>", "||", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Value", ")", ";"], "File": "M68kAsmBackend", "Func": "fixupNeedsRelaxation", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20902, "Length": 57, "Cover_Rate": 0.9827586206896551, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_neon_vcmla_laneq0v4hf", "(", "__r", ",", "__a", ",", "__b", ",", "__index", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vcmla_laneq_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20903, "Length": 13, "Cover_Rate": 0.4482758620689655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "auto", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "assert", "(", "(", "flag", "!=", "MachineInstr", "::", "FrameSetup", "||", "std", "::", "all_of", "(", "MBB", ".", "begin", "(", ")", ",", "MBBI", ",", "[", "]", "(", "MachineBasicBlock", "::", "iterator", "check", ")", "{", "return", "-", "<NUM_LIT>", "==", "check", "->", "findRegisterUseOperandIdx", "(", "PACStack", "::", "MaskReg", ")", "&&", "-", "<NUM_LIT>", "==", "check", "->", "findRegisterDefOperandIdx", "(", "PACStack", "::", "MaskReg", ")", "&&", "!", "check", "->", "killsRegister", "(", "PACStack", "::", "MaskReg", ")", ";", "}", ")", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "flag", "!=", "MachineInstr", "::", "FrameSetup", "||", "!", "MBB", ".", "isLiveIn", "(", "PACStack", "::", "MaskReg", ")", ")", "&&", "<STR_LIT>", ")", ";", "(", "MBBI", "==", "MBB", ".", "end", "(", ")", "?", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ":", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ")", ".", "addReg", "(", "PACStack", "::", "MaskReg", ",", "RegState", "::", "Define", ")", ".", "addUse", "(", "<STR_LIT>", ")", ".", "addUse", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMIFlag", "(", "flag", ")", ";", "(", "MBBI", "==", "MBB", ".", "end", "(", ")", "?", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ":", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ")", ".", "addReg", "(", "PACStack", "::", "MaskReg", ",", "RegState", "::", "Define", ")", ".", "addUse", "(", "PACStack", "::", "CR", ")", ".", "setMIFlag", "(", "flag", ")", ";", "(", "MBBI", "==", "MBB", ".", "end", "(", ")", "?", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ":", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "PACStack", "::", "MaskReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMIFlag", "(", "flag", ")", ";", "(", "MBBI", "==", "MBB", ".", "end", "(", ")", "?", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ":", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ")", ".", "addReg", "(", "PACStack", "::", "MaskReg", ",", "RegState", "::", "Define", ")", ".", "addUse", "(", "<STR_LIT>", ")", ".", "addUse", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMIFlag", "(", "flag", ")", ";"], "ground_truth": ["}"], "File": "AArch64FrameLowering89", "Func": "insertCollisionProtection", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20904, "Length": 401, "Cover_Rate": 0.8531914893617021, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "ChildIteratorType", "child_begin", "(", "NodeRef", "N", ")", "{", "return", "N", "->", "G", "->", "Edges", ".", "lower_bound", "(", "N", ")", ";"], "ground_truth": ["}"], "File": "PatmosFunctionSplitter1", "Func": "child_begin", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 20905, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>TTIImpl", "::", "getNumberOfRegisters", "(", "bool", "Vec", ")", "const", "{"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "NyuziTargetTransformInfo", "Func": "getNumberOfRegisters", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20906, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ELFSegment", "*", "exidx_seg", "=", "elfSegmentTable", "(", ")", ".", "produce", "(", "llvm", "::", "ELF", "::", "PT_<ISA_LIT>_EXIDX", ",", "llvm", "::", "ELF", "::", "PF_R", ")", ";", "exidx_seg", "->", "append", "(", "m_pEXIDX", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMLDBackend", "Func": "doCreateProgramHdrs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20907, "Length": 32, "Cover_Rate": 0.5614035087719298, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_srli_epi16", "(", "__m256i", "__A", ",", "int", "__B", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_psrlwi256", "(", "(", "__v16hi", ")", "__A", ",", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx2intrin", "Func": "_mm256_srli_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20908, "Length": 37, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "{", "const", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "char", "*", "AsmStr", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSymbolName", "(", ")", ";", "return", "getInlineAsmLength", "(", "AsmStr", ",", "*", "MF", "->", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", ")", ";", "}", "else", "if", "(", "Opcode", "==", "TargetOpcode", "::", "STACKMAP", ")", "{", "StackMapOpers", "Opers", "(", "&", "MI", ")", ";", "return", "Opers", ".", "getNumPatchBytes", "(", ")", ";", "}", "else", "if", "(", "Opcode", "==", "TargetOpcode", "::", "PATCHPOINT", ")", "{", "PatchPointOpers", "Opers", "(", "&", "MI", ")", ";", "return", "Opers", ".", "getNumPatchBytes", "(", ")", ";", "}", "else", "{", "return", "get", "(", "Opcode", ")", ".", "getSize", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "PPCInstrInfo", "Func": "getInstSizeInBytes", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20909, "Length": 133, "Cover_Rate": 0.8926174496644296, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "size", ";", "i", "++", ")", "{", "register", "int", "c", "=", "p", "[", "i", "]", ";", "if", "(", "c", "<", "<NUM_LIT>", ")", "c", "+=", "<NUM_LIT>", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "c", ")", ";", "if", "(", "i", "<", "size", "-", "<NUM_LIT>", ")", "putc", "(", "','", ",", "file", ")", ";"], "ground_truth": ["}"], "File": "pdp113", "Func": "output_ascii", "Target": "pdp11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20910, "Length": 65, "Cover_Rate": 0.7065217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CalleeSavedFrameSize", "+=", "SlotSize", ";", "int", "SlotIndex", "=", "MFI", ".", "CreateFixedSpillStackObject", "(", "SlotSize", ",", "SpillSlotOffset", ")", ";", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "setFrameIdx", "(", "SlotIndex", ")", ";", "}", "<ISA_LIT>FI", "->", "setCalleeSavedFrameSize", "(", "CalleeSavedFrameSize", ")", ";", "MFI", ".", "setCVBytesOfCalleeSavedRegisters", "(", "CalleeSavedFrameSize", ")", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "<NUM_LIT>", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "||", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "continue", ";", "MVT", "VT", "=", "<STR_LIT>", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "VT", "=", "STI", ".", "hasBWI", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ",", "VT", ")", ";", "unsigned", "Size", "=", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", ";", "unsigned", "Align", "=", "TRI", "->", "getSpillAlignment", "(", "*", "RC", ")", ";", "assert", "(", "SpillSlotOffset", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "SpillSlotOffset", "=", "-", "alignTo", "(", "-", "SpillSlotOffset", ",", "Align", ")", ";", "SpillSlotOffset", "-=", "Size", ";", "int", "SlotIndex", "=", "MFI", ".", "CreateFixedSpillStackObject", "(", "Size", ",", "SpillSlotOffset", ")", ";"], "ground_truth": ["CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "setFrameIdx", "(", "SlotIndex", ")", ";"], "File": "X86FrameLowering117", "Func": "assignCalleeSavedSpillSlots", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20911, "Length": 204, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_f32_f16", "(", "float16x4_t", "__a", ")", "{"], "ground_truth": ["return", "(", "float32x2_t", ")", "__a", ";"], "File": "arm", "Func": "neon3_vreinterpret_f32_f16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20912, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "TargetTransformInfo", "(", "BasicTTIImpl", "(", "this", ",", "F", ")", ")", ";", "}", ")", ";"], "ground_truth": ["}"], "File": "MipsTargetMachine28", "Func": "getTargetIRAnalysis", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20913, "Length": 25, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "reload_completed", "&&", "!", "frame_pointer_needed", ")", "{", "ia64_compute_frame_size", "(", "get_frame_size", "(", ")", ")", ";", "return", "(", "current_frame_info", ".", "total_size", "==", "<NUM_LIT>", "&&", "current_frame_info", ".", "n_spilled", "==", "<NUM_LIT>", "&&", "current_frame_info", ".", "r", "[", "reg_save_b0", "]", "==", "<NUM_LIT>", "&&", "current_frame_info", ".", "r", "[", "reg_save_pr", "]", "==", "<NUM_LIT>", "&&", "current_frame_info", ".", "r", "[", "reg_save_ar_pfs", "]", "==", "<NUM_LIT>", "&&", "current_frame_info", ".", "r", "[", "reg_save_ar_unat", "]", "==", "<NUM_LIT>", "&&", "current_frame_info", ".", "r", "[", "reg_save_ar_lc", "]", "==", "<NUM_LIT>", ")", ";", "}", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ia64", "Func": "ia64_direct_return", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20914, "Length": 80, "Cover_Rate": 0.9302325581395349, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<STR_LIT>", "(", "SDValue", "Elt", ")", "{"], "ground_truth": ["return", "isNullConstant", "(", "Elt", ")", "||", "isNullFPConstant", "(", "Elt", ")", ";"], "File": "X86ISelLowering (2)3", "Func": "isZeroNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20915, "Length": 18, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasDirectMove", ";"], "ground_truth": ["}"], "File": "PPCSubtarget (2)1", "Func": "hasDirectMove", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20916, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "Def", "=", "MRI", "->", "getVRegDef", "(", "VR", ")", ";", "if", "(", "!", "Def", ")", "return", "false", ";", "if", "(", "!", "Flags", ".", "isByVal", "(", ")", ")", "{", "if", "(", "!", "TII", "->", "isLoadFromStackSlot", "(", "*", "Def", ",", "FI", ")", ")", "return", "false", ";", "}", "else", "{", "return", "false", ";", "}", "}", "else", "if", "(", "LoadSDNode", "*", "Ld", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Arg", ")", ")", "{", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "return", "false", ";", "SDValue", "Ptr", "=", "Ld", "->", "getBasePtr", "(", ")", ";", "FrameIndexSDNode", "*", "FINode", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Ptr", ")", ";", "if", "(", "!", "FINode", ")", "return", "false", ";", "FI", "=", "FINode", "->", "getIndex", "(", ")", ";", "}", "else", "return", "false", ";", "assert", "(", "FI", "!=", "INT_MAX", ")", ";", "if", "(", "!", "MFI", ".", "isFixedObjectIndex", "(", "FI", ")", ")", "return", "false", ";", "return", "Offset", "==", "MFI", ".", "getObjectOffset", "(", "FI", ")", "&&", "Bytes", "==", "MFI", ".", "getObjectSize", "(", "FI", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering11", "Func": "MatchingStackOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20917, "Length": 162, "Cover_Rate": 0.627906976744186, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "{", "section", "*", "s", ";", "char", "buf", "[", "<NUM_LIT>", "]", ";", "snprintf", "(", "buf", ",", "sizeof", "(", "buf", ")", ",", "<STR_LIT>", ",", "priority", ")", ";", "s", "=", "get_section", "(", "buf", ",", "SECTION_WRITE", ",", "NULL", ")", ";", "switch_to_section", "(", "s", ")", ";", "assemble_align", "(", "POINTER_SIZE", ")", ";", "assemble_aligned_integer", "(", "POINTER_BYTES", ",", "symbol", ")", ";"], "ground_truth": ["}"], "File": "aarch644", "Func": "aarch64_elf_asm_constructor", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20918, "Length": 55, "Cover_Rate": 0.6875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Load1", "->", "getOperand", "(", "<NUM_LIT>", ")", "!=", "Load2", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "Load1", "->", "getOperand", "(", "<NUM_LIT>", ")", "==", "Load2", "->", "getOperand", "(", "<NUM_LIT>", ")", "&&", "Load1", "->", "getOperand", "(", "<NUM_LIT>", ")", "==", "Load2", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "{", "if", "(", "cast", "<", "ConstantSDNode", ">", "(", "Load1", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "SDValue", "Op2", "=", "Load1", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "isa", "<", "RegisterSDNode", ">", "(", "Op2", ")", "||", "cast", "<", "RegisterSDNode", ">", "(", "Op2", ")", "->", "getReg", "(", ")", "!=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "Load1", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Load2", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{"], "ground_truth": ["Offset1", "=", "cast", "<", "ConstantSDNode", ">", "(", "Load1", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getSExtValue", "(", ")", ";"], "File": "X86InstrInfo134", "Func": "areLoadsFromSameBasePtr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20919, "Length": 160, "Cover_Rate": 0.3155818540433925, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>GenInsert", "::", "findRemovableRegisters", "(", "unsigned", "VR", ",", "IFRecord", "IF", ",", "RegisterSet", "&", "RMs", ")", "const", "{", "RegisterSet", "Regs", "[", "<NUM_LIT>", "]", ";", "unsigned", "S", "=", "<NUM_LIT>", ";", "Regs", "[", "S", "]", ".", "insert", "(", "VR", ")", ";", "while", "(", "!", "Regs", "[", "S", "]", ".", "empty", "(", ")", ")", "{", "unsigned", "OtherS", "=", "<NUM_LIT>", "-", "S", ";", "Regs", "[", "OtherS", "]", ".", "clear", "(", ")", ";", "for", "(", "unsigned", "R", "=", "Regs", "[", "S", "]", ".", "find_first", "(", ")", ";", "R", ";", "R", "=", "Regs", "[", "S", "]", ".", "find_next", "(", "R", ")", ")", "{", "Regs", "[", "S", "]", ".", "remove", "(", "R", ")", ";", "if", "(", "R", "==", "IF", ".", "SrcR", "||", "R", "==", "IF", ".", "InsR", ")", "continue", ";"], "ground_truth": ["if", "(", "!", "findNonSelfReference", "(", "R", ")", ")", "continue", ";"], "File": "HexagonGenInsert (2)", "Func": "findRemovableRegisters", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20920, "Length": 132, "Cover_Rate": 0.6947368421052632, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "SelectionBits", "=", "CurrentSwitchSet", "&", "R", ".", "Switch", "->", "Value", ";", "if", "(", "SelectionBits", "&&", "SelectionBits", "!=", "R", ".", "Selection", ")", "{", "if", "(", "ErrorMessage", ".", "empty", "(", ")", ")", "ErrorMessage", "=", "<STR_LIT>", "+", "Switch", ".", "str", "(", ")", "+", "<STR_LIT>", "+", "R", ".", "Switch", "->", "Name", ".", "str", "(", ")", ";", "continue", ";", "}", "}", "}", "if", "(", "!", "IsGroup", "&&", "!", "Value", ".", "empty", "(", ")", ")", "{", "if", "(", "SwValue", "&", "CurrentSwitchSet", "||", "std", "::", "find", "(", "Switches", ".", "begin", "(", ")", ",", "Switches", ".", "end", "(", ")", ",", "SwPtr", "->", "Name", ")", "!=", "Switches", ".", "end", "(", ")", ")", "{", "return", "<STR_LIT>", ";", "}", "if", "(", "Value", "==", "<STR_LIT>", ")", "{", "Switches", ".", "push_back", "(", "SwPtr", "->", "Name", ")", ";", "return", "<STR_LIT>", ";", "}", "else", "if", "(", "Value", "==", "<STR_LIT>", ")", "{", "CurrentSwitchSet", "|=", "SwValue", ";", "Switches", ".", "push_back", "(", "SwPtr", "->", "Name", ")", ";", "return", "<STR_LIT>", ";", "}", "return", "<STR_LIT>", ";", "}", "if", "(", "IsGroup", ")", "{", "if", "(", "Value", ".", "empty", "(", ")", ")", "return", "<STR_LIT>", ";", "unsigned", "ItemValue", ";", "std", "::", "string", "LCValue", "=", "Value", ".", "lower", "(", ")", ";", "bool", "Found", "=", "false", ";", "for", "(", "auto", "V", ":", "SwPtr", "->", "Values", ")", "if", "(", "V", ".", "Name", ".", "equals_lower", "(", "LCValue", ")", ")", "{", "ItemValue", "=", "V", ".", "Value", ";", "Found", "=", "true", ";", "break", ";", "}", "if", "(", "!", "Found", ")", "{", "if", "(", "!", "Value", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "ItemValue", ")", ")", "{", "unsigned", "Shift", "=", "<NUM_LIT>", ";", "unsigned", "Mask", "=", "SwValue", ";", "while", "(", "Mask", "&&", "(", "(", "Mask", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ")", "{", "++", "Shift", ";", "Mask", ">>=", "<NUM_LIT>", ";", "}", "ItemValue", "<<=", "Shift", ";", "}", "}", "if", "(", "ItemValue", "&", "~", "SwPtr", "->", "Value", ")", "return", "<STR_LIT>", ";", "if", "(", "ItemValue", "&", "CurrentSwitchSet", ")", "return", "<STR_LIT>", ";", "CurrentSwitchSet", "|=", "ItemValue", ";", "Switches", ".", "push_back", "(", "SwPtr", "->", "Name", ")", ";", "return", "<STR_LIT>", ";", "}", "if", "(", "SwValue", "&", "CurrentSwitchSet", ")", "return", "<STR_LIT>", ";", "CurrentSwitchSet", "|=", "SwValue", ";", "Switches", ".", "push_back", "(", "SwPtr", "->", "Name", ")", ";", "return", "<STR_LIT>", ";", "}", "if", "(", "IsGroup", ")", "{", "for", "(", "auto", "SwVal", ":", "SwPtr", "->", "Values", ")", "{", "if", "(", "SwVal", ".", "Name", ".", "equals_lower", "(", "Switch", ")", ")", "{", "assert", "(", "SubTargetInfo", ")", ";", "if", "(", "!", "SwPtr", "->", "fitsTargetFeatures", "(", "SubTargetInfo", "->", "getFeatureBits", "(", ")", ")", ")", "{", "UnsupportedCPU", "=", "SwPtr", ";", "continue", ";", "}", "if", "(", "Type", "!=", "<ISA_LIT>II", "::", "OpType", "::", "Invalid", ")", "{", "if", "(", "(", "SwPtr", "->", "OpType", "&", "getTypeCode", "(", "Type", ")", ")", "==", "<NUM_LIT>", ")", "{", "UnapplicableType", "=", "SwPtr", ";", "continue", ";", "}", "}", "if", "(", "IsSuffix", "&&", "(", "SwPtr", "->", "Options", "&", "OptMayBeSuffix", ")", "==", "<NUM_LIT>", ")", "return", "<STR_LIT>", "+", "Switch", ".", "str", "(", ")", "+", "<STR_LIT>", ";", "if", "(", "SwVal", ".", "Value", "&", "CurrentSwitchSet", ")", "return", "<STR_LIT>", ";", "CurrentSwitchSet", "|=", "SwVal", ".", "Value", ";", "Switches", ".", "push_back", "(", "SwPtr", "->", "Name", ")", ";", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "InstructionDB", "Func": "incorporateSwitch", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20921, "Length": 492, "Cover_Rate": 0.6364812419146184, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "nios2_handle_custom_fpu_insn_option", "(", "int", "fpu_insn_index", ")", "{", "int", "param", "=", "N2FPU_N", "(", "fpu_insn_index", ")", ";", "if", "(", "param", ">=", "<NUM_LIT>", "&&", "param", "<=", "<NUM_LIT>", ")", "nios2_register_custom_code", "(", "param", ",", "CCS_FPU", ",", "fpu_insn_index", ")", ";", "else", "if", "(", "param", "!=", "-", "<NUM_LIT>", ")", "error", "(", "<STR_LIT>", ",", "N2FPU_NAME", "(", "fpu_insn_index", ")", ",", "param", ")", ";"], "ground_truth": ["}"], "File": "nios2", "Func": "nios2_handle_custom_fpu_insn_option", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20922, "Length": 56, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>PassConfig", "(", "*", "this", ",", "PM", ")", ";"], "ground_truth": ["}"], "File": "TOYTargetMachine1", "Func": "createPassConfig", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20923, "Length": 11, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "max", "=", "MAX_ARGS_IN_REGISTERS", ";"], "ground_truth": ["words", "=", "(", "(", "(", "mode", "!=", "BLKmode", ")", "?", "(", "int", ")", "GET_MODE_SIZE", "(", "mode", ")", ":", "int_size_in_bytes", "(", "type", ")", ")", "+", "UNITS_PER_WORD", "-", "<NUM_LIT>", ")", "/", "UNITS_PER_WORD", ";"], "File": "xtensa3", "Func": "function_arg_advance", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20924, "Length": 35, "Cover_Rate": 0.33653846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "HasAlign", "=", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ";", "unsigned", "StoreOpc", ";", "if", "(", "NeedAlign", "<=", "HasAlign", ")", "StoreOpc", "=", "!", "Is128B", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "StoreOpc", "=", "!", "Is128B", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "B", ",", "It", ",", "DL", ",", "HII", ".", "get", "(", "StoreOpc", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcR", ",", "getKillRegState", "(", "IsKill", ")", ")", ".", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";"], "ground_truth": ["B", ".", "erase", "(", "It", ")", ";"], "File": "HexagonFrameLowering2", "Func": "expandStoreVec", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20925, "Length": 96, "Cover_Rate": 0.3380281690140845, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCExpr", "::", "VariantKind", "VK", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ";", "if", "(", "!", "isImm", "(", ")", "||", "evaluateConstantImm", "(", "getImm", "(", ")", ",", "Imm", ",", "VK", ")", ")", "return", "false", ";"], "ground_truth": ["return", "<ISA_LIT>AsmParser", "::", "classifySymbolRef", "(", "getImm", "(", ")", ",", "VK", ")", "&&", "VK", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TPREL_ADD", ";"], "File": "RISCVAsmParser (2)", "Func": "isTPRelAddSymbol", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20926, "Length": 48, "Cover_Rate": 0.8275862068965517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "IES_RPAREN", ":", "case", "IES_REGISTER", ":", "case", "IES_OFFSET", ":", "State", "=", "IES_PLUS", ";", "IC", ".", "pushOperator", "(", "IC_PLUS", ")", ";", "if", "(", "CurrState", "==", "IES_REGISTER", "&&", "PrevState", "!=", "IES_MULTIPLY", ")", "{", "if", "(", "!", "BaseReg", ")", "{", "BaseReg", "=", "TmpReg", ";", "}", "else", "{", "if", "(", "IndexReg", ")", "return", "regsUseUpError", "(", "ErrMsg", ")", ";", "IndexReg", "=", "TmpReg", ";", "Scale", "=", "<NUM_LIT>", ";", "}", "}", "break", ";", "}"], "ground_truth": ["PrevState", "=", "CurrState", ";"], "File": "X86AsmParser (2)4", "Func": "onPlus", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20927, "Length": 71, "Cover_Rate": 0.6826923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ValueBit", "(", "Kind", "K", "=", "Variable", ")", ":", "V", "(", "SDValue", "(", "nullptr", ",", "<NUM_LIT>", ")", ")", ",", "Idx", "(", "UINT32_MAX", ")", ",", "K", "(", "K", ")", "{"], "ground_truth": ["}"], "File": "PPCISelDAGToDAG (2)1", "Func": "ValueBit", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20928, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "SmallVectorImpl", "<", "ValueType", ">", "::", "const_iterator", "I", "=", "Objs", ".", "begin", "(", ")", ";", "I", "!=", "Objs", ".", "end", "(", ")", ";", "++", "I", ")", "HasHazard", "|=", "updateDefsUses", "(", "*", "I", ",", "MI", ".", "mayStore", "(", ")", ")", ";", "return", "HasHazard", ";", "}", "HasHazard", "=", "MI", ".", "mayStore", "(", ")", "&&", "(", "OrigSeenLoad", "||", "OrigSeenStore", ")", ";"], "ground_truth": ["HasHazard", "|=", "MI", ".", "mayLoad", "(", ")", "||", "OrigSeenStore", ";"], "File": "MipsDelaySlotFiller", "Func": "hasHazard_", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20929, "Length": 69, "Cover_Rate": 0.5609756097560976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MachineInstr", "*", "getReturnInstr", "(", "MachineBasicBlock", "*", "blk", ")", "{", "MachineBasicBlock", "::", "reverse_iterator", "iter", "=", "blk", "->", "rbegin", "(", ")", ";", "if", "(", "iter", "!=", "blk", "->", "rend", "(", ")", ")", "{", "MachineInstr", "*", "instr", "=", "&", "(", "*", "iter", ")", ";", "if", "(", "instr", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "RETURN", ")", "{", "return", "instr", ";", "}", "}", "return", "NULL", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer16", "Func": "getReturnInstr", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20930, "Length": 64, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "Mode", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes21", "Func": "getAM4WBFlag", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20931, "Length": 10, "Cover_Rate": 0.5263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "ModSrc", "=", "stripAnySourceMods", "(", "OrigSrc", ",", "MRI", ")", ";", "auto", "Const", "=", "B", ".", "buildFConstant", "(", "S64", ",", "BitsToDouble", "(", "<NUM_LIT>", ")", ")", ";", "Register", "Min", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S64", ")", ";", "const", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "B", ".", "getMF", "(", ")", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "MFI", "->", "getMode", "(", ")", ".", "IEEE", ")", "B", ".", "buildFMinNumIEEE", "(", "Min", ",", "Fract", ",", "Const", ",", "Flags", ")", ";", "else", "B", ".", "buildFMinNum", "(", "Min", ",", "Fract", ",", "Const", ",", "Flags", ")", ";", "Register", "CorrectedFract", "=", "Min", ";", "if", "(", "!", "MI", ".", "getFlag", "(", "MachineInstr", "::", "FmNoNans", ")", ")", "{", "auto", "IsNan", "=", "B", ".", "buildFCmp", "(", "CmpInst", "::", "FCMP_ORD", ",", "S1", ",", "ModSrc", ",", "ModSrc", ",", "Flags", ")", ";", "CorrectedFract", "=", "B", ".", "buildSelect", "(", "S64", ",", "IsNan", ",", "ModSrc", ",", "Min", ",", "Flags", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "}", "auto", "NegFract", "=", "B", ".", "buildFNeg", "(", "S64", ",", "CorrectedFract", ",", "Flags", ")", ";"], "ground_truth": ["B", ".", "buildFAdd", "(", "Dst", ",", "OrigSrc", ",", "NegFract", ",", "Flags", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeFFloor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20932, "Length": 178, "Cover_Rate": 0.5668789808917197, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ptr", "->", "x_ix86_dump_tunes", "=", "opts", "->", "x_ix86_dump_tunes", ";", "ptr", "->", "x_ix86_force_align_arg_pointer", "=", "opts", "->", "x_ix86_force_align_arg_pointer", ";", "ptr", "->", "x_ix86_force_drap", "=", "opts", "->", "x_ix86_force_drap", ";", "ptr", "->", "x_ix86_incoming_stack_boundary_arg", "=", "opts", "->", "x_ix86_incoming_stack_boundary_arg", ";", "ptr", "->", "x_ix86_pmode", "=", "opts", "->", "x_ix86_pmode", ";", "ptr", "->", "x_ix86_preferred_stack_boundary_arg", "=", "opts", "->", "x_ix86_preferred_stack_boundary_arg", ";", "ptr", "->", "x_ix86_recip_name", "=", "opts", "->", "x_ix86_recip_name", ";", "ptr", "->", "x_ix86_regparm", "=", "opts", "->", "x_ix86_regparm", ";", "ptr", "->", "x_ix86_section_threshold", "=", "opts", "->", "x_ix86_section_threshold", ";", "ptr", "->", "x_ix86_sse2avx", "=", "opts", "->", "x_ix86_sse2avx", ";", "ptr", "->", "x_ix86_stack_protector_guard", "=", "opts", "->", "x_ix86_stack_protector_guard", ";", "ptr", "->", "x_ix86_stringop_alg", "=", "opts", "->", "x_ix86_stringop_alg", ";", "ptr", "->", "x_ix86_tls_dialect", "=", "opts", "->", "x_ix86_tls_dialect", ";", "ptr", "->", "x_ix86_tune_ctrl_string", "=", "opts", "->", "x_ix86_tune_ctrl_string", ";", "ptr", "->", "x_ix86_tune_memcpy_strategy", "=", "opts", "->", "x_ix86_tune_memcpy_strategy", ";", "ptr", "->", "x_ix86_tune_memset_strategy", "=", "opts", "->", "x_ix86_tune_memset_strategy", ";", "ptr", "->", "x_ix86_tune_no_default", "=", "opts", "->", "x_ix86_tune_no_default", ";", "ptr", "->", "x_ix86_veclibabi_type", "=", "opts", "->", "x_ix86_veclibabi_type", ";", "gcc_assert", "(", "ptr", "->", "arch", "==", "ix86_arch", ")", ";"], "ground_truth": ["gcc_assert", "(", "ptr", "->", "schedule", "==", "ix86_schedule", ")", ";"], "File": "i3866", "Func": "ix86_function_specific_save", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20933, "Length": 162, "Cover_Rate": 0.5225806451612903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "cc1", "==", "<STR_LIT>", "||", "cc1", "==", "<STR_LIT>", ")", "{", "<STR_LIT>", "tmp", "=", "cc0", ";", "cc0", "=", "cc1", ";", "cc1", "=", "tmp", ";", "}", "if", "(", "(", "cc0", "==", "<STR_LIT>", "&&", "cc1", "==", "<STR_LIT>", ")", "||", "(", "cc0", "==", "<STR_LIT>", "&&", "cc1", "==", "<STR_LIT>", ")", ")", "{", "bool", "is64BitFP", "=", "(", "CMP00", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", ";", "<STR_LIT>", "NTOperator", "=", "is64BitFP", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "x86cc", "=", "(", "cc0", "==", "<STR_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "SDValue", "OnesOrZeroesF", "=", "DAG", ".", "getNode", "(", "NTOperator", ",", "DL", ",", "<STR_LIT>", ",", "CMP00", ",", "CMP01", ",", "DAG", ".", "getConstant", "(", "x86cc", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "OnesOrZeroesI", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "OnesOrZeroesF", ")", ";", "SDValue", "ANDed", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "OnesOrZeroesI", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["SDValue", "OneBitOfTruth", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "ANDed", ")", ";"], "File": "X86ISelLowering114", "Func": "CMPEQCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20934, "Length": 167, "Cover_Rate": 0.3217726396917148, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "operands", "[", "<NUM_LIT>", "]", "=", "NULL", ";", "operands", "[", "<NUM_LIT>", "]", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "return", "compute_a_shift_length", "(", "operands", ",", "GET_CODE", "(", "x", ")", ")", "/", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "h8300", "Func": "h8300_shift_costs", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20935, "Length": 33, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "ARCompact", "Func": "ARCCCToString", "Target": "ARCompact", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20936, "Length": 63, "Cover_Rate": 0.4064516129032258, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RetVT", "!=", "<STR_LIT>", "&&", "RetVT", "!=", "<STR_LIT>", ")", "return", "false", ";", "bool", "UseImm", "=", "false", ";", "if", "(", "const", "auto", "*", "CFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "RHS", ")", ")", "if", "(", "CFP", "->", "isZero", "(", ")", "&&", "!", "CFP", "->", "isNegative", "(", ")", ")", "UseImm", "=", "true", ";", "Register", "LHSReg", "=", "getRegForValue", "(", "LHS", ")", ";", "if", "(", "!", "LHSReg", ")", "return", "false", ";", "if", "(", "UseImm", ")", "{", "unsigned", "Opc", "=", "(", "RetVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "LHSReg", ")", ";", "return", "true", ";", "}"], "ground_truth": ["Register", "RHSReg", "=", "getRegForValue", "(", "RHS", ")", ";"], "File": "AArch64FastISel18", "Func": "emitFCmp", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20937, "Length": 124, "Cover_Rate": 0.5767441860465117, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vqshrunbq_n_sv4si", "(", "__a", ",", "__b", ",", "__imm", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vqshrunbq_n_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20938, "Length": 11, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getShiftedImmShift", "(", ")", "const", "{", "assert", "(", "Kind", "==", "k_ShiftedImm", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "ShiftedImm", ".", "ShiftAmount", ";"], "File": "AArch64AsmParser (2)1", "Func": "getShiftedImmShift", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20939, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "avoidQuadLdStPairs", "(", ")", "const", "{", "return", "AvoidQuadLdStPairs", ";"], "ground_truth": ["}"], "File": "AArch64Subtarget15", "Func": "avoidQuadLdStPairs", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20940, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>NaClELFStreamer", "*", "S", "=", "new", "<ISA_LIT>NaClELFStreamer", "(", "Context", ",", "std", "::", "move", "(", "TAB", ")", ",", "OS", ",", "std", "::", "move", "(", "Emitter", ")", ")", ";"], "ground_truth": ["if", "(", "RelaxAll", ")", "S", "->", "getAssembler", "(", ")", ".", "setRelaxAll", "(", "true", ")", ";"], "File": "MipsNaClELFStreamer3", "Func": "createMipsNaClELFStreamer", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20941, "Length": 41, "Cover_Rate": 0.4880952380952381, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "State", ".", "PrefixSaved", "=", "<NUM_LIT>", ";", "State", ".", "PrefixPass", "=", "false", ";"], "ground_truth": ["}"], "File": "X86AsmBackend78", "Func": "NaClX86_32AsmBackend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20942, "Length": 13, "Cover_Rate": 0.3611111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCStreamer", "*", "createMCStreamer", "(", "const", "Triple", "&", "T", ",", "MCContext", "&", "Context", ",", "std", "::", "unique_ptr", "<", "MCAsmBackend", ">", "&&", "MAB", ",", "raw_pwrite_stream", "&", "OS", ",", "std", "::", "unique_ptr", "<", "MCCodeEmitter", ">", "&&", "Emitter", ",", "bool", "RelaxAll", ")", "{", "return", "createELFStreamer", "(", "Context", ",", "std", "::", "move", "(", "MAB", ")", ",", "OS", ",", "std", "::", "move", "(", "Emitter", ")", ",", "RelaxAll", ")", ";"], "ground_truth": ["}"], "File": "AVRMCTargetDesc", "Func": "createMCStreamer", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20943, "Length": 65, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ";"], "ground_truth": ["}"], "File": "MipsAsmParser", "Func": "hasMips32", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20944, "Length": 11, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "lowerGR128Binary", "(", "DAG", ",", "DL", ",", "VT", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "<NUM_LIT>", ",", "DL", ")", ";"], "ground_truth": ["}"], "File": "SystemZISelLowering103", "Func": "lowerUMUL_LOHI", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20945, "Length": 51, "Cover_Rate": 0.38636363636363635, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32x4_t", "result", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ":", ")", ";"], "ground_truth": ["return", "result", ";"], "File": "arm", "Func": "neon2_vabdq_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20946, "Length": 27, "Cover_Rate": 0.7297297297297297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Value", "*", "SV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";"], "ground_truth": ["SDValue", "ArgN", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "DL", ",", "MFI", "->", "getVarargBufferVreg", "(", ")", ",", "PtrVT", ")", ";"], "File": "WebAssemblyISelLowering15", "Func": "LowerVASTART", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20947, "Length": 46, "Cover_Rate": 0.35658914728682173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_prolvd512_mask", "(", "(", "__v16si", ")", "__A", ",", "(", "__v16si", ")", "__B", ",", "(", "__v16si", ")", "_mm512_undefined_epi32", "(", ")", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_rolv_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20948, "Length": 31, "Cover_Rate": 0.5849056603773585, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "FirstOpnd", "=", "<NUM_LIT>", ";", "NumRegs", "=", "<NUM_LIT>", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "FirstOpnd", "=", "<NUM_LIT>", ";", "NumRegs", "=", "<NUM_LIT>", ";", "Offset", "=", "<NUM_LIT>", ";", "Stride", "=", "<NUM_LIT>", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "FirstOpnd", "=", "<NUM_LIT>", ";", "NumRegs", "=", "<NUM_LIT>", ";", "Offset", "=", "<NUM_LIT>", ";", "Stride", "=", "<NUM_LIT>", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "FirstOpnd", "=", "<NUM_LIT>", ";", "NumRegs", "=", "<NUM_LIT>", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "FirstOpnd", "=", "<NUM_LIT>", ";", "NumRegs", "=", "<NUM_LIT>", ";", "Offset", "=", "<NUM_LIT>", ";", "Stride", "=", "<NUM_LIT>", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "FirstOpnd", "=", "<NUM_LIT>", ";", "NumRegs", "=", "<NUM_LIT>", ";", "Offset", "=", "<NUM_LIT>", ";", "Stride", "=", "<NUM_LIT>", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "FirstOpnd", "=", "<NUM_LIT>", ";", "NumRegs", "=", "<NUM_LIT>", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "FirstOpnd", "=", "<NUM_LIT>", ";", "NumRegs", "=", "<NUM_LIT>", ";", "Offset", "=", "<NUM_LIT>", ";", "Stride", "=", "<NUM_LIT>", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "FirstOpnd", "=", "<NUM_LIT>", ";", "NumRegs", "=", "<NUM_LIT>", ";", "Offset", "=", "<NUM_LIT>", ";", "Stride", "=", "<NUM_LIT>", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "FirstOpnd", "=", "<NUM_LIT>", ";", "NumRegs", "=", "<NUM_LIT>", ";", "return", "true", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "NEONPreAllocPass1", "Func": "isNEONMultiRegOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20949, "Length": 233, "Cover_Rate": 0.3606811145510836, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "<ISA_LIT>FrameLowering", "::", "getBasePointerSaveOffset", "(", ")", "const", "{"], "ground_truth": ["return", "BasePointerSaveOffset", ";"], "File": "PPCFrameLowering16", "Func": "getBasePointerSaveOffset", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20950, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "flag_stack_check", "==", "STATIC_BUILTIN_STACK_CHECK", ")", "{", "if", "(", "crtl", "->", "is_leaf", "&&", "!", "cfun", "->", "calls_alloca", ")", "{", "if", "(", "size", ">", "PROBE_INTERVAL", "&&", "size", ">", "STACK_CHECK_PROTECT", ")", "sparc_emit_probe_stack_range", "(", "STACK_CHECK_PROTECT", ",", "size", "-", "STACK_CHECK_PROTECT", ")", ";", "}", "else", "if", "(", "size", ">", "<NUM_LIT>", ")", "sparc_emit_probe_stack_range", "(", "STACK_CHECK_PROTECT", ",", "size", ")", ";", "}", "if", "(", "sparc_save_local_in_regs_p", ")", "emit_save_or_restore_local_in_regs", "(", "stack_pointer_rtx", ",", "SPARC_STACK_BIAS", ",", "SORR_SAVE", ")", ";", "if", "(", "size", "==", "<NUM_LIT>", ")", ";", "else", "{", "rtx", "size_int_rtx", ",", "size_rtx", ";", "size_rtx", "=", "size_int_rtx", "=", "GEN_INT", "(", "-", "size", ")", ";", "if", "(", "size", "<=", "<NUM_LIT>", ")", "insn", "=", "emit_insn", "(", "gen_stack_pointer_inc", "(", "size_int_rtx", ")", ")", ";", "else", "if", "(", "size", "<=", "<NUM_LIT>", "&&", "!", "frame_pointer_needed", ")", "{", "insn", "=", "emit_insn", "(", "gen_stack_pointer_inc", "(", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "insn", "=", "emit_insn", "(", "gen_stack_pointer_inc", "(", "GEN_INT", "(", "<NUM_LIT>", "-", "size", ")", ")", ")", ";", "}", "else", "{", "size_rtx", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "size_rtx", ",", "size_int_rtx", ")", ";", "insn", "=", "emit_insn", "(", "gen_stack_pointer_inc", "(", "size_rtx", ")", ")", ";", "add_reg_note", "(", "insn", ",", "REG_CFA_ADJUST_CFA", ",", "gen_stack_pointer_inc", "(", "size_int_rtx", ")", ")", ";", "}", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "emit_insn", "(", "gen_blockage", "(", ")", ")", ";", "if", "(", "frame_pointer_needed", ")", "{", "insn", "=", "emit_insn", "(", "gen_rtx_SET", "(", "hard_frame_pointer_rtx", ",", "gen_rtx_MINUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "size_rtx", ")", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "add_reg_note", "(", "insn", ",", "REG_CFA_ADJUST_CFA", ",", "gen_rtx_SET", "(", "hard_frame_pointer_rtx", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "size", ")", ")", ")", ";", "}", "if", "(", "return_addr_reg_needed_p", "(", "sparc_leaf_function_p", ")", ")", "{", "rtx", "o7", "=", "gen_rtx_REG", "(", "Pmode", ",", "INCOMING_RETURN_ADDR_REGNUM", ")", ";", "rtx", "i7", "=", "gen_rtx_REG", "(", "Pmode", ",", "RETURN_ADDR_REGNUM", ")", ";", "insn", "=", "emit_move_insn", "(", "i7", ",", "o7", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";"], "ground_truth": ["add_reg_note", "(", "insn", ",", "REG_CFA_REGISTER", ",", "gen_rtx_SET", "(", "i7", ",", "o7", ")", ")", ";"], "File": "sparc5", "Func": "sparc_flat_expand_prologue", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20951, "Length": 321, "Cover_Rate": 0.7482517482517482, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SeparatorString", "=", "<STR_LIT>", ";", "CommentColumn", "=", "<NUM_LIT>", ";", "CommentString", "=", "<STR_LIT>", ";", "LabelSuffix", "=", "<STR_LIT>", ";", "GlobalPrefix", "=", "<STR_LIT>", ";", "PrivateGlobalPrefix", "=", "<STR_LIT>", ";", "LinkerPrivateGlobalPrefix", "=", "<STR_LIT>", ";", "InlineAsmStart", "=", "<STR_LIT>", ";", "InlineAsmEnd", "=", "<STR_LIT>", ";", "AssemblerDialect", "=", "<NUM_LIT>", ";", "ZeroDirective", "=", "<STR_LIT>", ";", "AsciiDirective", "=", "<STR_LIT>", ";", "AscizDirective", "=", "<STR_LIT>", ";", "Data8bitsDirective", "=", "<STR_LIT>", ";"], "ground_truth": ["Data16bitsDirective", "=", "<STR_LIT>", ";"], "File": "AMDGPUMCAsmInfo7", "Func": "AMDGPUMCAsmInfo", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20952, "Length": 60, "Cover_Rate": 0.3448275862068966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_loongson_psubd_u", "(", "s", ",", "t", ")", ";"], "ground_truth": ["}"], "File": "loongson-mmiintrin", "Func": "psubd_u", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20953, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "DstReg", "=", "Dst", ".", "getReg", "(", ")", ";", "unsigned", "Size", "=", "RBI", ".", "getSizeInBits", "(", "DstReg", ",", "*", "MRI", ",", "TRI", ")", ";", "const", "RegisterBank", "*", "DstRB", "=", "RBI", ".", "getRegBank", "(", "DstReg", ",", "*", "MRI", ",", "TRI", ")", ";", "if", "(", "DstRB", "->", "getID", "(", ")", "==", "<STR_LIT>", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", ".", "getBoolRC", "(", ")", ";", "unsigned", "InstOpc", "=", "getLogicalBitOpcode", "(", "I", ".", "getOpcode", "(", ")", ",", "RC", "==", "&", "<STR_LIT>", ")", ";", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "InstOpc", ")", ")", ";", "if", "(", "Src0", ".", "isUndef", "(", ")", "&&", "!", "MRI", "->", "getRegClassOrNull", "(", "Src0", ".", "getReg", "(", ")", ")", ")", "MRI", "->", "setRegClass", "(", "Src0", ".", "getReg", "(", ")", ",", "RC", ")", ";", "if", "(", "Src1", ".", "isUndef", "(", ")", "&&", "!", "MRI", "->", "getRegClassOrNull", "(", "Src1", ".", "getReg", "(", ")", ")", ")", "MRI", "->", "setRegClass", "(", "Src1", ".", "getReg", "(", ")", ",", "RC", ")", ";", "return", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "RC", ",", "*", "MRI", ")", ";", "}", "if", "(", "DstRB", "->", "getID", "(", ")", "==", "<STR_LIT>", ")", "{", "unsigned", "InstOpc", "=", "getLogicalBitOpcode", "(", "I", ".", "getOpcode", "(", ")", ",", "Size", ">", "<NUM_LIT>", ")", ";", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "InstOpc", ")", ")", ";", "I", ".", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "<STR_LIT>", ",", "true", ",", "true", ",", "false", ",", "true", ")", ")", ";"], "ground_truth": ["return", "constrainSelectedInstRegOperands", "(", "I", ",", "TII", ",", "TRI", ",", "RBI", ")", ";"], "File": "AMDGPUInstructionSelector25", "Func": "selectG_AND_OR_XOR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20954, "Length": 244, "Cover_Rate": 0.8106312292358804, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_ABS_LO", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TLSGD", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TLSLDM", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_DTPREL_HI", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_DTPREL_LO", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOTTPREL", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TPREL_HI", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TPREL_LO", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GPOFF_HI", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GPOFF_LO", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOT_DISP", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOT_PAGE", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOT_OFST", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_HIGHER", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_HIGHEST", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOT_HI16", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOT_LO16", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_CALL_HI16", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_CALL_LO16", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_PCREL_HI16", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_PCREL_LO16", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "}", "SRE", "->", "getSymbol", "(", ")", ".", "print", "(", "OS", ",", "MAI", ")", ";", "if", "(", "Offset", ")", "{", "if", "(", "Offset", ">", "<NUM_LIT>", ")", "OS", "<<", "'+'", ";"], "ground_truth": ["OS", "<<", "Offset", ";"], "File": "MipsInstPrinter25", "Func": "printExpr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20955, "Length": 264, "Cover_Rate": 0.5076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>Disassembler", "(", ")", "{"], "ground_truth": ["}"], "File": "AArch64Disassembler", "Func": "~AArch64Disassembler", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20956, "Length": 6, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BBInfo", "[", "CPEBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "Size", ";", "if", "(", "CPEBB", "->", "empty", "(", ")", ")", "{", "BBInfo", "[", "CPEBB", "->", "getNumber", "(", ")", "]", ".", "Size", "=", "<NUM_LIT>", ";", "CPEBB", "->", "setLogAlignment", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}", "else", "CPEBB", "->", "setLogAlignment", "(", "getCPELogAlign", "(", "*", "CPEBB", "->", "begin", "(", ")", ")", ")", ";"], "File": "MipsConstantIslandPass17", "Func": "removeDeadCPEMI", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20957, "Length": 59, "Cover_Rate": 0.5086206896551724, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "lowerThreadPointer", "(", "const", "SDLoc", "&", "DL", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "TPHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "TPHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TPHi", ")", ";", "SDValue", "TPLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "TPLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TPLo", ")", ";", "SDValue", "TPHiShifted", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TPHi", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "PtrVT", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TPHiShifted", ",", "TPLo", ")", ";"], "File": "SystemZISelLowering105", "Func": "lowerThreadPointer", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20958, "Length": 151, "Cover_Rate": 0.877906976744186, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "BE", "->", "getRHS", "(", ")", ")", ";", "assert", "(", "SRE", "&&", "CE", "&&", "<STR_LIT>", ")", ";", "Offset", "=", "CE", "->", "getValue", "(", ")", ";", "}", "else", "{", "SRE", "=", "dyn_cast", "<", "MCSymbolRefExpr", ">", "(", "Expr", ")", ";", "assert", "(", "SRE", "&&", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["const", "MCSymbolRefExpr", "::", "VariantKind", "Kind", "=", "SRE", "->", "getKind", "(", ")", ";"], "File": "TriCoreInstPrinter (2)", "Func": "printExpr", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20959, "Length": 67, "Cover_Rate": 0.3785310734463277, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getDirectBrEncoding", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{"], "ground_truth": ["const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";"], "File": "PPCMCCodeEmitter (2)", "Func": "getDirectBrEncoding", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20960, "Length": 36, "Cover_Rate": 0.3829787234042553, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "Opc", "=", "<STR_LIT>", ";", "if", "(", "Register", "::", "isVirtualRegister", "(", "SrcReg", ")", ")", "MF", ".", "getRegInfo", "(", ")", ".", "constrainRegClass", "(", "SrcReg", ",", "&", "<STR_LIT>", ")", ";", "else", "assert", "(", "SrcReg", "!=", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "Opc", "=", "<STR_LIT>", ";", "if", "(", "Register", "::", "isVirtualRegister", "(", "SrcReg", ")", ")", "MF", ".", "getRegInfo", "(", ")", ".", "constrainRegClass", "(", "SrcReg", ",", "&", "<STR_LIT>", ")", ";", "else", "assert", "(", "SrcReg", "!=", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "storeRegPairToStackSlot", "(", "getRegisterInfo", "(", ")", ",", "MBB", ",", "MBBI", ",", "get", "(", "<STR_LIT>", ")", ",", "SrcReg", ",", "isKill", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "FI", ",", "MMO", ")", ";", "return", ";", "}", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "assert", "(", "Subtarget", ".", "hasNEON", "(", ")", "&&", "<STR_LIT>", ")", ";", "Opc", "=", "<STR_LIT>", ";", "Offset", "=", "false", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "storeRegPairToStackSlot", "(", "getRegisterInfo", "(", ")", ",", "MBB", ",", "MBBI", ",", "get", "(", "<STR_LIT>", ")", ",", "SrcReg", ",", "isKill", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "FI", ",", "MMO", ")", ";", "return", ";", "}", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "assert", "(", "Subtarget", ".", "hasNEON", "(", ")", "&&", "<STR_LIT>", ")", ";", "Opc", "=", "<STR_LIT>", ";", "Offset", "=", "false", ";", "}", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{"], "ground_truth": ["assert", "(", "Subtarget", ".", "hasNEON", "(", ")", "&&", "<STR_LIT>", ")", ";"], "File": "AArch64InstrInfo104", "Func": "storeRegToStackSlot", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20961, "Length": 324, "Cover_Rate": 0.39416058394160586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "{", "succ0", "=", "next_real_insn", "(", "insn", ")", ";", "if", "(", "arc_hazard", "(", "insn", ",", "succ0", ")", ")", "{", "emit_insn_before", "(", "gen_nopv", "(", ")", ",", "succ0", ")", ";"], "ground_truth": ["}"], "File": "arc5", "Func": "workaround_arc_anomaly", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20962, "Length": 45, "Cover_Rate": 0.7377049180327869, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "*", "this", ")", "{"], "ground_truth": ["initAsmInfo", "(", ")", ";"], "File": "MSP430TargetMachine3", "Func": "MSP430TargetMachine", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20963, "Length": 74, "Cover_Rate": 0.9866666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "It", "=", "EvexToVex256Table", ".", "find", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "It", "!=", "EvexToVex256Table", ".", "end", "(", ")", ")", "NewOpc", "=", "It", "->", "second", ";", "}", "else", "if", "(", "IsEVEX_V128", ")", "{", "auto", "It", "=", "EvexToVex128Table", ".", "find", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "It", "!=", "EvexToVex128Table", ".", "end", "(", ")", ")", "NewOpc", "=", "It", "->", "second", ";", "}", "if", "(", "!", "NewOpc", ")", "return", "false", ";", "auto", "isHiRegIdx", "=", "[", "]", "(", "unsigned", "Reg", ")", "{", "if", "(", "Reg", ">=", "<STR_LIT>", "&&", "Reg", "<=", "<STR_LIT>", ")", "return", "true", ";", "if", "(", "Reg", ">=", "<STR_LIT>", "&&", "Reg", "<=", "<STR_LIT>", ")", "return", "true", ";", "return", "false", ";", "}", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "explicit_operands", "(", ")", ")", "{"], "ground_truth": ["if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";"], "File": "X86EvexToVex10", "Func": "CompressEvexToVexImpl", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20964, "Length": 142, "Cover_Rate": 0.3869209809264305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "rs6000_must_pass_in_stack", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "if", "(", "DEFAULT_ABI", "==", "ABI_AIX", "||", "DEFAULT_ABI", "==", "ABI_ELFv2", "||", "TARGET_64BIT", ")", "return", "must_pass_in_stack_var_size", "(", "mode", ",", "type", ")", ";", "else", "return", "must_pass_in_stack_var_size_or_pad", "(", "mode", ",", "type", ")", ";"], "ground_truth": ["}"], "File": "rs60004", "Func": "rs6000_must_pass_in_stack", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20965, "Length": 41, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isTypeLegal", "(", "Ty", ",", "VT", ")", ")", "return", "false", ";", "RTLIB", "::", "Libcall", "LC", "=", "RTLIB", "::", "UNKNOWN_LIBCALL", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "LC", "=", "isSigned", "?", "RTLIB", "::", "SREM_I8", ":", "RTLIB", "::", "UREM_I8", ";", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "LC", "=", "isSigned", "?", "RTLIB", "::", "SREM_I16", ":", "RTLIB", "::", "UREM_I16", ";"], "ground_truth": ["else", "if", "(", "VT", "==", "<STR_LIT>", ")", "LC", "=", "isSigned", "?", "RTLIB", "::", "SREM_I32", ":", "RTLIB", "::", "UREM_I32", ";"], "File": "ARMFastISel (2)", "Func": "SelectRem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20966, "Length": 78, "Cover_Rate": 0.4508670520231214, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "AllowFusion", "=", "(", "Options", ".", "AllowFPOpFusion", "==", "FPOpFusion", "::", "Fast", "||", "Options", ".", "UnsafeFPMath", ")", ";", "if", "(", "!", "AllowFusion", ")", "return", "false", ";", "Opnd2", "=", "Opnd1", ";", "Opnd1", "=", "Opnd0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Opnd0", "=", "Opnd0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "X86ISelLowering115", "Func": "isFMAddSub", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20967, "Length": 51, "Cover_Rate": 0.425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Res", "=", "llvm", "::", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "Token", ")", ";", "Res", "->", "Tok", ".", "Data", "=", "Str", ".", "data", "(", ")", ";", "Res", "->", "Tok", ".", "Length", "=", "Str", ".", "size", "(", ")", ";"], "ground_truth": ["Res", "->", "StartLoc", "=", "Loc", ";"], "File": "AMDGPUAsmParser (2)", "Func": "CreateToken", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20968, "Length": 43, "Cover_Rate": 0.581081081081081, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>", ";", "break", ";", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "for", "(", "const", "SDValue", "&", "V", ":", "PN", "->", "ops", "(", ")", ")", "{", "if", "(", "!", "ToPromote", ".", "count", "(", "V", ".", "getNode", "(", ")", ")", "&&", "V", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "V", ")", ")", "{", "SDValue", "ReplOpOps", "[", "]", "=", "{", "ISR", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "V", ",", "ISR", ".", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "SDNode", "*", "ReplOp", "=", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "INSERT_SUBREG", ",", "SDLoc", "(", "V", ")", ",", "ISR", ".", "getNode", "(", ")", "->", "getVTList", "(", ")", ",", "ReplOpOps", ")", ";", "Ops", ".", "push_back", "(", "SDValue", "(", "ReplOp", ",", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "Ops", ".", "push_back", "(", "V", ")", ";", "}", "}", "SmallVector", "<", "EVT", ",", "<NUM_LIT>", ">", "NewVTs", ";", "SDVTList", "VTs", "=", "PN", "->", "getVTList", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "ie", "=", "VTs", ".", "NumVTs", ";", "i", "!=", "ie", ";", "++", "i", ")", "if", "(", "VTs", ".", "VTs", "[", "i", "]", "==", "<STR_LIT>", ")", "NewVTs", ".", "push_back", "(", "<STR_LIT>", ")", ";", "else", "NewVTs", ".", "push_back", "(", "VTs", ".", "VTs", "[", "i", "]", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "PN", "->", "dump", "(", "CurDAG", ")", ")", ";", "CurDAG", "->", "SelectNodeTo", "(", "PN", ",", "NewOpcode", ",", "CurDAG", "->", "getVTList", "(", "NewVTs", ")", ",", "Ops", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "PN", "->", "dump", "(", "CurDAG", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "N", "->", "dump", "(", "CurDAG", ")", ")", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "File": "PPCISelDAGToDAG103", "Func": "PeepholePPC64ZExt", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20969, "Length": 366, "Cover_Rate": 0.39956331877729256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ls", "=", "emit_conditional_move", "(", "ls", ",", "NE", ",", "op", ",", "const0_rtx", ",", "Pmode", ",", "ls", ",", "const0_rtx", ",", "Pmode", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_subsi3", "(", "result", ",", "op", ",", "ls", ")", ")", ";", "return", "result", ";", "}", "else", "if", "(", "to_as", "==", "ADDR_SPACE_EA", "&&", "from_as", "==", "ADDR_SPACE_GENERIC", ")", "{", "rtx", "result", ",", "ls", ";", "ls", "=", "gen_const_mem", "(", "DImode", ",", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "<STR_LIT>", ")", ")", ";", "set_mem_align", "(", "ls", ",", "<NUM_LIT>", ")", ";", "result", "=", "gen_reg_rtx", "(", "EAmode", ")", ";", "ls", "=", "force_reg", "(", "EAmode", ",", "convert_modes", "(", "EAmode", ",", "DImode", ",", "ls", ",", "<NUM_LIT>", ")", ")", ";", "op", "=", "force_reg", "(", "Pmode", ",", "op", ")", ";", "ls", "=", "emit_conditional_move", "(", "ls", ",", "NE", ",", "op", ",", "const0_rtx", ",", "Pmode", ",", "ls", ",", "const0_rtx", ",", "EAmode", ",", "<NUM_LIT>", ")", ";", "op", "=", "force_reg", "(", "EAmode", ",", "convert_modes", "(", "EAmode", ",", "Pmode", ",", "op", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "EAmode", "==", "SImode", ")", "emit_insn", "(", "gen_addsi3", "(", "result", ",", "op", ",", "ls", ")", ")", ";", "else", "emit_insn", "(", "gen_adddi3", "(", "result", ",", "op", ",", "ls", ")", ")", ";", "return", "result", ";", "}", "else", "gcc_unreachable", "(", ")", ";"], "ground_truth": ["}"], "File": "spu", "Func": "spu_addr_space_convert", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20970, "Length": 193, "Cover_Rate": 0.5830815709969789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "Type", "*", ",", "<NUM_LIT>", ">", "Types", ";", "for", "(", "const", "Value", "*", "Op", ":", "Args", ")", "{", "Type", "*", "OpTy", "=", "Op", "->", "getType", "(", ")", ";", "assert", "(", "VF", "==", "<NUM_LIT>", "||", "!", "OpTy", "->", "isVectorTy", "(", ")", ")", ";", "Types", ".", "push_back", "(", "VF", "==", "<NUM_LIT>", "?", "OpTy", ":", "FixedVectorType", "::", "get", "(", "OpTy", ",", "VF", ")", ")", ";", "}", "if", "(", "VF", ">", "<NUM_LIT>", "&&", "!", "RetTy", "->", "isVoidTy", "(", ")", ")", "RetTy", "=", "FixedVectorType", "::", "get", "(", "RetTy", ",", "VF", ")", ";", "unsigned", "ScalarizationCost", "=", "std", "::", "numeric_limits", "<", "unsigned", ">", "::", "max", "(", ")", ";", "if", "(", "RetVF", ">", "<NUM_LIT>", "||", "VF", ">", "<NUM_LIT>", ")", "{", "ScalarizationCost", "=", "<NUM_LIT>", ";", "if", "(", "!", "RetTy", "->", "isVoidTy", "(", ")", ")", "ScalarizationCost", "+=", "getScalarizationOverhead", "(", "cast", "<", "VectorType", ">", "(", "RetTy", ")", ",", "true", ",", "false", ")", ";", "ScalarizationCost", "+=", "getOperandsScalarizationOverhead", "(", "Args", ",", "VF", ")", ";", "}", "IntrinsicCostAttributes", "Attrs", "(", "ICA", ".", "getID", "(", ")", ",", "RetTy", ",", "Types", ",", "FMF", ",", "ScalarizationCost", ",", "I", ")", ";", "return", "getIntrinsicInstrCost", "(", "Attrs", ",", "CostKind", ")", ";", "}", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "RetTy", ")", ";", "unsigned", "NElts", "=", "LT", ".", "second", ".", "isVector", "(", ")", "?", "LT", ".", "second", ".", "getVectorNumElements", "(", ")", ":", "<NUM_LIT>", ";", "<STR_LIT>", "SLT", "=", "LT", ".", "second", ".", "getScalarType", "(", ")", ".", "SimpleTy", ";", "if", "(", "SLT", "==", "<STR_LIT>", ")", "return", "LT", ".", "first", "*", "NElts", "*", "get64BitInstrCost", "(", "CostKind", ")", ";", "if", "(", "ST", "->", "has16BitInsts", "(", ")", "&&", "SLT", "==", "<STR_LIT>", ")", "NElts", "=", "(", "NElts", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "unsigned", "InstRate", "=", "getQuarterRateInstrCost", "(", "CostKind", ")", ";"], "ground_truth": ["if", "(", "ICA", ".", "getID", "(", ")", "==", "<STR_LIT>", ")", "{"], "File": "AMDGPUTargetTransformInfo36", "Func": "getIntrinsicInstrCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20971, "Length": 294, "Cover_Rate": 0.5355191256830601, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetLoweringObjectFileMachO", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";"], "ground_truth": ["LSDASection", "=", "getMachOSection", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "SectionKind", "::", "getReadOnlyWithRel", "(", ")", ")", ";"], "File": "X86ISelLowering201", "Func": "Initialize", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20972, "Length": 26, "Cover_Rate": 0.6341463414634146, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "rs6000_output_addr_const_extra", "(", "FILE", "*", "file", ",", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "UNSPEC", ")", "switch", "(", "XINT", "(", "x", ",", "<NUM_LIT>", ")", ")", "{", "case", "UNSPEC_TOCREL", ":"], "ground_truth": ["gcc_checking_assert", "(", "GET_CODE", "(", "XVECEXP", "(", "x", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "==", "SYMBOL_REF", "&&", "REG_P", "(", "XVECEXP", "(", "x", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "&&", "REGNO", "(", "XVECEXP", "(", "x", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "==", "TOC_REGISTER", ")", ";"], "File": "rs60007", "Func": "rs6000_output_addr_const_extra", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20973, "Length": 77, "Cover_Rate": 0.3632075471698113, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", "==", "<NUM_LIT>", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "DstReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "Uses", ".", "count", "(", "DstReg", ")", "||", "Defs", ".", "count", "(", "SrcReg", ")", ")", "return", "false", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MI", ";", "++", "I", ";", "MachineBasicBlock", "::", "iterator", "E", "=", "MI", "->", "getParent", "(", ")", "->", "end", "(", ")", ";", "while", "(", "I", "!=", "E", "&&", "I", "->", "isDebugValue", "(", ")", ")", "++", "I", ";"], "ground_truth": ["if", "(", "I", "!=", "E", ")", "{"], "File": "Thumb2ITBlockPass33", "Func": "MoveCopyOutOfITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20974, "Length": 125, "Cover_Rate": 0.5924170616113744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Alignment", "=", "std", "::", "max", "<", "uint32_t", ">", "(", "RC", "->", "getSize", "(", ")", ",", "<NUM_LIT>", ")", ";", "bool", "isAligned", "=", "(", "Subtarget", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ">=", "Alignment", ")", "||", "RI", ".", "canRealignStack", "(", "MF", ")", ";", "unsigned", "Opc", "=", "getLoadRegOpcode", "(", "DestReg", ",", "RC", ",", "isAligned", ",", "Subtarget", ")", ";", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";"], "ground_truth": ["addFrameReference", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ",", "FrameIdx", ")", ";"], "File": "X86InstrInfo (2)1", "Func": "loadRegFromStackSlot", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20975, "Length": 88, "Cover_Rate": 0.6616541353383458, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>ArgumentMove", "(", ")", "{", "return", "new", "<ISA_LIT>ArgumentMove", "(", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyArgumentMove", "Func": "createWebAssemblyArgumentMove", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20976, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "getMaxFlatWorkGroupSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20977, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "R600InstrInfo", "::", "getIndirectAddrStoreRegClass", "(", "unsigned", "SourceReg", ")", "const", "{", "return", "&", "AMDGPU", "::", "R600_TReg32RegClass", ";"], "ground_truth": ["}"], "File": "R600InstrInfo", "Func": "getIndirectAddrStoreRegClass", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20978, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setPrintedStatus", "(", "bool", "status", ")", "{", "SectionPrinted", "=", "status", ";"], "ground_truth": ["}"], "File": "PIC16TargetObjectFile", "Func": "setPrintedStatus", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20979, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Priv", "->", "Subscopes", ".", "size", "(", ")", ";", "i", "++", ")", "{", "delete", "Priv", "->", "Subscopes", "[", "i", "]", ";"], "ground_truth": ["}"], "File": "SPScope", "Func": "~SPScope", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 20980, "Length": 30, "Cover_Rate": 0.5769230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "{", "SDValue", "AR_PFSVal", ",", "Copy", ";", "switch", "(", "Op", ".", "getNumOperands", "(", ")", ")", "{", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "abort", "(", ")", ";", "case", "<NUM_LIT>", ":", "AR_PFSVal", "=", "DAG", ".", "getCopyFromReg", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "dl", ",", "VirtGPR", ",", "<STR_LIT>", ")", ";", "AR_PFSVal", "=", "DAG", ".", "getCopyToReg", "(", "AR_PFSVal", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "dl", ",", "<STR_LIT>", ",", "AR_PFSVal", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "AR_PFSVal", ")", ";", "case", "<NUM_LIT>", ":", "{", "MVT", "ArgVT", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "unsigned", "ArgReg", "=", "ArgVT", ".", "isInteger", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "AR_PFSVal", "=", "DAG", ".", "getCopyFromReg", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "dl", ",", "VirtGPR", ",", "<STR_LIT>", ")", ";", "Copy", "=", "DAG", ".", "getCopyToReg", "(", "AR_PFSVal", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "dl", ",", "ArgReg", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "SDValue", "(", ")", ")", ";", "AR_PFSVal", "=", "DAG", ".", "getCopyToReg", "(", "Copy", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "dl", ",", "<STR_LIT>", ",", "AR_PFSVal", ",", "Copy", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "AR_PFSVal", ",", "AR_PFSVal", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "}", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "IA64ISelLowering", "Func": "LowerOperation", "Target": "IA64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20981, "Length": 231, "Cover_Rate": 0.42777777777777776, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Undef", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SIInsertSkips19", "Func": "generatePsEndPgm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20982, "Length": 94, "Cover_Rate": 0.734375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ":", ")", ";"], "ground_truth": ["return", "result", ";"], "File": "arm", "Func": "neon2_vmulq_n_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20983, "Length": 24, "Cover_Rate": 0.6486486486486487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "unsigned", "char", "SH", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "char", "ME", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "<NUM_LIT>", "-", "SH", "==", "ME", ")", "{", "O", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "STI", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "STI", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", "<<", "(", "unsigned", "int", ")", "SH", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "}", "if", "(", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "(", "!", "TT", ".", "isOSAIX", "(", ")", "||", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ")", ")", "{", "unsigned", "char", "TH", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "O", "<<", "<STR_LIT>", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "O", "<<", "<STR_LIT>", ";", "if", "(", "TH", "==", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", ";", "bool", "IsBookE", "=", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ";", "if", "(", "IsBookE", "&&", "TH", "!=", "<NUM_LIT>", "&&", "TH", "!=", "<NUM_LIT>", ")", "O", "<<", "(", "unsigned", "int", ")", "TH", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "STI", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "STI", ",", "O", ")", ";", "if", "(", "!", "IsBookE", "&&", "TH", "!=", "<NUM_LIT>", "&&", "TH", "!=", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", "<<", "(", "unsigned", "int", ")", "TH", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "unsigned", "char", "L", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "!", "L", "||", "L", "==", "<NUM_LIT>", "||", "L", "==", "<NUM_LIT>", "||", "L", "==", "<NUM_LIT>", "||", "L", "==", "<NUM_LIT>", ")", "{", "O", "<<", "<STR_LIT>", ";", "if", "(", "L", "!=", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", ";", "if", "(", "L", "==", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", ";", "if", "(", "L", "==", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", ";", "if", "(", "L", "==", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", ";", "if", "(", "L", "==", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "STI", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "STI", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "}"], "ground_truth": ["if", "(", "!", "printAliasInstr", "(", "MI", ",", "Address", ",", "STI", ",", "O", ")", ")", "printInstruction", "(", "MI", ",", "Address", ",", "STI", ",", "O", ")", ";"], "File": "PPCInstPrinter18", "Func": "printInst", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20984, "Length": 458, "Cover_Rate": 0.45436507936507936, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isSImm12Lsb0", "(", ")", "const", "{", "return", "isBareSimmNLsb0", "<", "<NUM_LIT>", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "RISCVAsmParser (2)", "Func": "isSImm12Lsb0", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20985, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "arm_macro_fusion_p", "(", "void", ")", "{"], "ground_truth": ["return", "current_tune", "->", "fuseable_ops", "!=", "ARM_FUSE_NOTHING", ";"], "File": "arm4", "Func": "arm_macro_fusion_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20986, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getNumCoveredRegs", "(", "getSubRegIndexLaneMask", "(", "SubReg", ")", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo1", "Func": "getNumChannelsFromSubReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20987, "Length": 10, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "op0", "=", "frv_read_argument", "(", "call", ",", "<NUM_LIT>", ")", ";", "rtx", "op1", "=", "frv_read_argument", "(", "call", ",", "<NUM_LIT>", ")", ";", "target", "=", "frv_legitimize_target", "(", "icode", ",", "target", ")", ";", "op0", "=", "frv_legitimize_argument", "(", "icode", ",", "<NUM_LIT>", ",", "op0", ")", ";", "op1", "=", "frv_legitimize_argument", "(", "icode", ",", "<NUM_LIT>", ",", "op1", ")", ";", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "target", ",", "op0", ",", "op1", ")", ";", "if", "(", "!", "pat", ")", "return", "NULL_RTX", ";", "emit_insn", "(", "pat", ")", ";", "return", "target", ";"], "ground_truth": ["}"], "File": "frv", "Func": "frv_expand_binop_builtin", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 20988, "Length": 82, "Cover_Rate": 0.82, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "const", "MCExpr", "*", "Expr", "=", "getImm", "(", ")", ";"], "ground_truth": ["addExpr", "(", "Inst", ",", "Expr", ")", ";"], "File": "FISCAsmParser", "Func": "addImmOperands", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20989, "Length": 25, "Cover_Rate": 0.6578947368421053, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "InnerEndSymbol", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMCSymbol", "(", ")", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "InnerEndSymbol", "&&", "InnerEndSymbol", "==", "MI", "->", "getPreInstrSymbol", "(", ")", ")", "{", "InnerHwlpEndOffset", "=", "Offset", ";", "}", "unsigned", "Size", "=", "TII", "->", "getInstSizeInBytes", "(", "*", "MI", ")", ";", "if", "(", "Size", "==", "<NUM_LIT>", ")", "{", "Size", "=", "<NUM_LIT>", ";", "}", "Offset", "+=", "Size", ";", "MachineInstr", "*", "Next", "=", "MI", "->", "getNextNode", "(", ")", ";", "if", "(", "!", "Next", ")", "{", "Next", "=", "&", "MI", "->", "getParent", "(", ")", "->", "getNextNode", "(", ")", "->", "front", "(", ")", ";", "}", "MI", "=", "Next", ";", "}", "assert", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "StartOffset", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "EndOffset", ")", "&&", "<STR_LIT>", ")", ";", "MCSymbol", "*", "LastInstrSymbol", "=", "LastInstr", "->", "getPreInstrSymbol", "(", ")", ";", "if", "(", "!", "LastInstrSymbol", ")", "{", "LastInstrSymbol", "=", "MF", ".", "getContext", "(", ")", ".", "createLinkerPrivateTempSymbol", "(", ")", ";", "LastInstr", "->", "setPreInstrSymbol", "(", "MF", ",", "LastInstrSymbol", ")", ";", "}", "DebugLoc", "DL", "=", "HwlpSetup", "->", "getDebugLoc", "(", ")", ";", "int64_t", "LoopNum", "=", "Changed", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "HwlpSetup", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Register", "count", "=", "HwlpSetup", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "StartOffset", "==", "<NUM_LIT>", ")", "{", "BuildMI", "(", "*", "Preheader", ",", "HwlpSetup", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "LoopNum", ")", ".", "addReg", "(", "count", ")", ".", "addSym", "(", "LastInstrSymbol", ")", ";", "}", "else", "{", "BuildMI", "(", "*", "Preheader", ",", "HwlpSetup", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "LoopNum", ")", ".", "addReg", "(", "count", ")", ";", "BuildMI", "(", "*", "Preheader", ",", "HwlpSetup", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "LoopNum", ")", ".", "addMBB", "(", "LoopHeader", ")", ";", "BuildMI", "(", "*", "Preheader", ",", "HwlpSetup", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "LoopNum", ")", ".", "addSym", "(", "LastInstrSymbol", ")", ";", "}", "}", "else", "{", "int64_t", "count", "=", "HwlpSetup", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "StartOffset", "==", "<NUM_LIT>", "&&", "EndOffset", "<", "<NUM_LIT>", ")", "{", "BuildMI", "(", "*", "Preheader", ",", "HwlpSetup", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "LoopNum", ")", ".", "addImm", "(", "count", ")", ".", "addSym", "(", "LastInstrSymbol", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "RISCVExpandCoreVHwlpPseudoInsts", "Func": "ProcessLoop", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20990, "Length": 403, "Cover_Rate": 0.4467849223946785, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "Kind", "==", "k_MemoryRegImmImm", "||", "Kind", "==", "k_MemoryZeroImmImm", ")", "&&", "<STR_LIT>", ")", ";", "return", "Mem", ".", "Index", ";"], "ground_truth": ["}"], "File": "VEAsmParser (2)", "Func": "getMemIndex", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20991, "Length": 21, "Cover_Rate": 0.7241379310344828, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmParserExtension", "::", "Initialize", "(", "parser", ")", ";"], "ground_truth": ["setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", ")", ")", ";"], "File": "MINA32AsmParser", "Func": "MINA32AsmParser", "Target": "MINA32", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20992, "Length": 21, "Cover_Rate": 0.39622641509433965, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "s390_logical_operator_ok_p", "(", "rtx", "*", "operands", ")", "{", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "MEM", ")", "return", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", "||", "(", "!", "reload_completed", "&&", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "s390", "Func": "s390_logical_operator_ok_p", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20993, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "LParen", ")", ")", "{", "<ISA_LIT>Operand", "&", "Mnemonic", "=", "static_cast", "<", "<ISA_LIT>Operand", "&", ">", "(", "*", "Operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "Mnemonic", ".", "getToken", "(", ")", "==", "<STR_LIT>", ")", "{", "SMLoc", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "IdVal", ",", "S", ",", "E", ",", "*", "this", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "SMLoc", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "auto", "Base", "=", "<STR_LIT>", "(", "<NUM_LIT>", ",", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ",", "S", ",", "E", ",", "*", "this", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "std", "::", "move", "(", "Base", ")", ",", "IdVal", ",", "S", ",", "E", ",", "*", "this", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "}", "Res", "=", "parseAnyRegister", "(", "Operands", ")", ";", "if", "(", "Res", "!=", "MatchOperand_Success", ")", "return", "Res", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RParen", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "SMLoc", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "!", "IdVal", ")", "IdVal", "=", "MCConstantExpr", "::", "Create", "(", "<NUM_LIT>", ",", "getContext", "(", ")", ")", ";", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "op", "(", "static_cast", "<", "<ISA_LIT>Operand", "*", ">", "(", "Operands", ".", "back", "(", ")", ".", "release", "(", ")", ")", ")", ";", "Operands", ".", "pop_back", "(", ")", ";", "if", "(", "const", "MCBinaryExpr", "*", "BE", "=", "dyn_cast", "<", "MCBinaryExpr", ">", "(", "IdVal", ")", ")", "{", "int64_t", "Imm", ";"], "ground_truth": ["if", "(", "IdVal", "->", "EvaluateAsAbsolute", "(", "Imm", ")", ")", "IdVal", "=", "MCConstantExpr", "::", "Create", "(", "Imm", ",", "getContext", "(", ")", ")", ";"], "File": "MipsAsmParser19", "Func": "parseMemOperand", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20994, "Length": 381, "Cover_Rate": 0.656896551724138, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Operand", "::", "Ptr", "<ISA_LIT>AsmParser", "::", "defaultSMEMOffset", "(", ")", "const", "{", "return", "<ISA_LIT>Operand", "::", "CreateImm", "(", "this", ",", "<NUM_LIT>", ",", "SMLoc", "(", ")", ",", "<ISA_LIT>Operand", "::", "ImmTyOffset", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "defaultSMEMOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20995, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "KillsOp1", "=", "MI", ".", "killsRegister", "(", "<STR_LIT>", "+", "Op1", ")", ";", "moveToTop", "(", "Op0", ",", "I", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "getSTReg", "(", "Op1", ")", ")", ";", "MI", ".", "RemoveOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["MI", ".", "setDesc", "(", "TII", "->", "get", "(", "getConcreteOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", ")", ";"], "File": "X86FloatingPoint11", "Func": "handleCompareFP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20996, "Length": 60, "Cover_Rate": 0.3448275862068966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "unsigned", "GPR2AlignEncode", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "AMDGPUMCCodeEmitter18", "Func": "GPR2AlignEncode", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20997, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NumVGPR", "(", "<NUM_LIT>", ")", ",", "NumSGPR", "(", "<NUM_LIT>", ")", ",", "Priority", "(", "<NUM_LIT>", ")", ",", "FloatMode", "(", "<NUM_LIT>", ")", ",", "Priv", "(", "<NUM_LIT>", ")", ",", "DX10Clamp", "(", "<NUM_LIT>", ")", ",", "DebugMode", "(", "<NUM_LIT>", ")", ",", "IEEEMode", "(", "<NUM_LIT>", ")", ",", "ScratchSize", "(", "<NUM_LIT>", ")", ",", "FlatUsed", "(", "false", ")", ",", "VCCUsed", "(", "false", ")", ",", "CodeLen", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter53", "Func": "SIProgramInfo", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20998, "Length": 61, "Cover_Rate": 0.9384615384615385, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MI", ".", "getOperand", "(", "OpNo", ")", ".", "isImm", "(", ")", ")", ";", "unsigned", "Res", "=", "getMachineOpValue", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpNo", ")", ",", "Fixups", ",", "STI", ")", ";"], "ground_truth": ["assert", "(", "(", "Res", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";"], "File": "MipsMCCodeEmitter35", "Func": "getSimm19Lsl2Encoding", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20999, "Length": 44, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "gen_call_visitor", "{", "l", ",", "Args", "}", ";"], "ground_truth": ["}"], "File": "TVMReFunc", "Func": "sub", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 21000, "Length": 9, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CurType", "=", "Type", ";"], "ground_truth": ["}"], "File": "X86AsmParser (2)4", "Func": "setTypeInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21001, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OS", "<<", "<STR_LIT>", ";", "uint64_t", "Mask", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "(", "sizeof", "(", "ErrorInfo", ")", "*", "<NUM_LIT>", "-", "<NUM_LIT>", ")", ";", "++", "i", ")", "{", "if", "(", "ErrorInfo", "&", "Mask", ")", "OS", "<<", "' '", "<<", "getSubtargetFeatureName", "(", "ErrorInfo", "&", "Mask", ")", ";", "Mask", "<<=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "X86AsmParser1", "Func": "ErrorMissingFeature", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21002, "Length": 55, "Cover_Rate": 0.5092592592592593, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isPALIGNRMask", "(", "ArrayRef", "<", "int", ">", "Mask", ",", "MVT", "VT", ",", "const", "<ISA_LIT>Subtarget", "*", "Subtarget", ")", "{", "if", "(", "(", "VT", ".", "is128BitVector", "(", ")", "&&", "!", "Subtarget", "->", "hasSSSE3", "(", ")", ")", "||", "(", "VT", ".", "is256BitVector", "(", ")", "&&", "!", "Subtarget", "->", "hasInt256", "(", ")", ")", "||", "VT", ".", "is512BitVector", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "isAlignrMask", "(", "Mask", ",", "VT", ",", "false", ")", ";"], "File": "X86ISelLowering (2)4", "Func": "isPALIGNRMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21003, "Length": 70, "Cover_Rate": 0.9859154929577465, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "override", "{"], "ground_truth": ["}"], "File": "HSAILFrameLowering", "Func": "emitEpilogue", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 21004, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_abs_epi16", "(", "__mmask16", "__U", ",", "__m256i", "__A", ")", "{"], "ground_truth": ["return", "(", "__m256i", ")", "__builtin_ia32_pabsw256_mask", "(", "(", "__v16hi", ")", "__A", ",", "(", "__v16hi", ")", "_mm256_setzero_si256", "(", ")", ",", "(", "__mmask16", ")", "__U", ")", ";"], "File": "avx512vlbwintrin", "Func": "_mm256_maskz_abs_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21005, "Length": 46, "Cover_Rate": 0.9787234042553191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_fmadd_sh", "(", "__mmask8", "__U", ",", "__m128h", "__W", ",", "__m128h", "__A", ",", "__m128h", "__B", ")", "{", "return", "(", "__m128h", ")", "__builtin_ia32_vfmaddsh3_maskz", "(", "(", "__v8hf", ")", "__W", ",", "(", "__v8hf", ")", "__A", ",", "(", "__v8hf", ")", "__B", ",", "(", "__mmask8", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm_maskz_fmadd_sh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21006, "Length": 58, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "classof", "(", "const", "MCExpr", "*", "E", ")", "{", "return", "E", "->", "getKind", "(", ")", "==", "MCExpr", "::", "Target", ";"], "ground_truth": ["}"], "File": "MipsMCExpr", "Func": "classof", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21007, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MCDisassembler", "::", "Fail", ";", "}"], "ground_truth": ["uint32_t", "Inst", "=", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", ";"], "File": "PPCDisassembler10", "Func": "getInstruction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21008, "Length": 45, "Cover_Rate": 0.3629032258064516, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isGOTPLDpc", "(", "MachineInstr", "&", "Instr", ")", "{", "if", "(", "Instr", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";"], "ground_truth": ["const", "MachineOperand", "&", "LoadedAddressReg", "=", "Instr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "PPCPreEmitPeephole10", "Func": "isGOTPLDpc", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21009, "Length": 33, "Cover_Rate": 0.38823529411764707, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "lowerJumpTable", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "auto", "*", "N", "=", "cast", "<", "JumpTableSDNode", ">", "(", "Op", ")", ";", "SDValue", "GA", "=", "DAG", ".", "getTargetJumpTable", "(", "N", "->", "getIndex", "(", ")", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ",", "GA", ")", ";"], "File": "P2ISelLowering", "Func": "lowerJumpTable", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21010, "Length": 59, "Cover_Rate": 0.8939393939393939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Kind", "==", "Memory", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "Mem", ".", "Scale", ";"], "File": "X86AsmParser (2)2", "Func": "getMemScale", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21011, "Length": 14, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCRelocationInfo", "*", "llvm", "::", "create<ISA_LIT>_64MachORelocationInfo", "(", "MCContext", "&", "Ctx", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>_64MachORelocationInfo", "(", "Ctx", ")", ";"], "File": "X86MachORelocationInfo", "Func": "createX86_64MachORelocationInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21012, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emitARM64WinUnwindCode", "(", "Win64EH", "::", "UOP_SaveFPLR", ",", "-", "<NUM_LIT>", ",", "Offset", ")", ";"], "ground_truth": ["}"], "File": "AArch64WinCOFFStreamer", "Func": "emitARM64WinCFISaveFPLR", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21013, "Length": 13, "Cover_Rate": 0.5909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "struct", "auxv", "{", "long", "a_type", ";", "long", "a_val", ";", "}", "*", "auxp", ";", "argc", "=", "__libc_stack_end", "[", "<NUM_LIT>", "]", ";", "argv", "=", "(", "char", "*", "*", ")", "__libc_stack_end", "+", "<NUM_LIT>", ";", "envp", "=", "argv", "+", "argc", "+", "<NUM_LIT>", ";", "while", "(", "*", "envp", "++", ")", "continue", ";", "for", "(", "auxp", "=", "(", "struct", "auxv", "*", ")", "envp", ";", "auxp", "->", "a_type", "!=", "<NUM_LIT>", ";", "++", "auxp", ")", "if", "(", "auxp", "->", "a_type", "==", "which", ")", "return", "auxp", "->", "a_val", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "linux-unwind", "Func": "ppc_linux_aux_vector", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21014, "Length": 83, "Cover_Rate": 0.7545454545454545, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "!", "MFI", ".", "hasCalls", "(", ")", "&&", "!", "MRI", ".", "isPhysRegUsed", "(", "<STR_LIT>", ")", "&&", "!", "MRI", ".", "isPhysRegUsed", "(", "<STR_LIT>", ")", "&&", "!", "hasFP", "(", "MF", ")", ";"], "ground_truth": ["}"], "File": "VEFrameLowering", "Func": "isLeafProc", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21015, "Length": 51, "Cover_Rate": 0.7727272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "parser", ".", "addAliasForDirective", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";", "AssemblerOptions", ".", "push_back", "(", "make_unique", "<", "<ISA_LIT>AssemblerOptions", ">", "(", "getAvailableFeatures", "(", ")", ")", ")", ";", "AssemblerOptions", ".", "push_back", "(", "make_unique", "<", "<ISA_LIT>AssemblerOptions", ">", "(", "getAvailableFeatures", "(", ")", ")", ")", ";"], "ground_truth": ["getTargetStreamer", "(", ")", ".", "updateABIInfo", "(", "*", "this", ")", ";"], "File": "MipsAsmParser66", "Func": "MipsAsmParser", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21016, "Length": 61, "Cover_Rate": 0.41496598639455784, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "X86VZeroUpper", "Func": "getPassName", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21017, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "ReplaceBITCASTResults", "(", "N", ",", "Results", ",", "DAG", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["assert", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "AArch64ISelLowering1", "Func": "ReplaceNodeResults", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21018, "Length": 72, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "default", ":", "return", "false", ";", "}", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "TrueReg", ")", ".", "addReg", "(", "FalseReg", ")", ".", "addReg", "(", "CondReg", ")", ";", "updateValueMap", "(", "Select", ",", "ResultReg", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "WebAssemblyFastISel11", "Func": "selectSelect", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 21019, "Length": 135, "Cover_Rate": 0.44554455445544555, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "Dcpu16RegisterInfo", "Func": "getFrameRegister", "Target": "Dcpu16", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21020, "Length": 28, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "pat", "=", "XEXP", "(", "note", ",", "<NUM_LIT>", ")", ";", "if", "(", "pat", "==", "NULL", ")", "{", "pat", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "pat", ")", "==", "PARALLEL", ")", "pat", "=", "XVECEXP", "(", "pat", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "seh_cfa_adjust_cfa", "(", "asm_out_file", ",", "seh", ",", "pat", ")", ";", "handled_one", "=", "true", ";", "break", ";", "case", "REG_CFA_OFFSET", ":", "pat", "=", "XEXP", "(", "note", ",", "<NUM_LIT>", ")", ";", "if", "(", "pat", "==", "NULL", ")", "pat", "=", "single_set", "(", "insn", ")", ";", "seh_cfa_offset", "(", "asm_out_file", ",", "seh", ",", "pat", ")", ";", "handled_one", "=", "true", ";", "break", ";", "default", ":"], "ground_truth": ["break", ";"], "File": "winnt1", "Func": "i386_pe_seh_unwind_emit", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21021, "Length": 103, "Cover_Rate": 0.3238993710691824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "LocVT", "==", "<STR_LIT>", ")", "{", "static", "const", "MCPhysReg", "FPR32List", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "FPR32List", ")", ")", "{", "State", ".", "addLoc", "(", "CCValAssign", "::", "getReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "false", ";", "}", "}", "if", "(", "LocVT", "==", "<STR_LIT>", ")", "{", "static", "const", "MCPhysReg", "FPR64List", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "FPR64List", ")", ")", "{", "State", ".", "addLoc", "(", "CCValAssign", "::", "getReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "RISCVISelLowering", "Func": "CC_RISCV_GHC", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21022, "Length": 133, "Cover_Rate": 0.4389438943894389, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>SEDAGToDAGISel", "::"], "ground_truth": ["selectVSplatUimm5", "(", "SDValue", "N", ",", "SDValue", "&", "Imm", ")", "const", "{"], "File": "MipsSEISelDAGToDAG (2)", "Func": "selectVSplatUimm5", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21023, "Length": 14, "Cover_Rate": 0.5185185185185185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Addr", ".", "setReg", "(", "Reg", ")", ";", "break", ";", "}", "if", "(", "canFoldAddIntoGEP", "(", "U", ",", "Op", ")", ")", "{", "auto", "*", "CI", "=", "cast", "<", "ConstantInt", ">", "(", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "TmpOffset", "+=", "CI", "->", "getSExtValue", "(", ")", "*", "S", ";", "Op", "=", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "continue", ";", "}", "goto", "unsupported_gep", ";", "}", "}", "}", "if", "(", "int64_t", "(", "TmpOffset", ")", ">=", "<NUM_LIT>", ")", "{", "Addr", ".", "setOffset", "(", "TmpOffset", ")", ";", "if", "(", "computeAddress", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Addr", ")", ")", "return", "true", ";", "}", "Addr", "=", "SavedAddr", ";", "unsupported_gep", ":", "break", ";", "}", "case", "Instruction", "::", "Alloca", ":", "{", "const", "auto", "*", "AI", "=", "cast", "<", "AllocaInst", ">", "(", "Obj", ")", ";", "DenseMap", "<", "const", "AllocaInst", "*", ",", "int", ">", "::", "iterator", "SI", "=", "FuncInfo", ".", "StaticAllocaMap", ".", "find", "(", "AI", ")", ";", "if", "(", "SI", "!=", "FuncInfo", ".", "StaticAllocaMap", ".", "end", "(", ")", ")", "{", "if", "(", "Addr", ".", "isSet", "(", ")", ")", "{", "return", "false", ";", "}", "Addr", ".", "setKind", "(", "Address", "::", "FrameIndexBase", ")", ";", "Addr", ".", "setFI", "(", "SI", "->", "second", ")", ";", "return", "true", ";", "}", "break", ";", "}", "case", "Instruction", "::", "Add", ":", "{", "const", "Value", "*", "LHS", "=", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "Value", "*", "RHS", "=", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "isa", "<", "ConstantInt", ">", "(", "LHS", ")", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "if", "(", "const", "auto", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "RHS", ")", ")", "{", "uint64_t", "TmpOffset", "=", "Addr", ".", "getOffset", "(", ")", "+", "CI", "->", "getSExtValue", "(", ")", ";", "if", "(", "int64_t", "(", "TmpOffset", ")", ">=", "<NUM_LIT>", ")", "{", "Addr", ".", "setOffset", "(", "TmpOffset", ")", ";", "return", "computeAddress", "(", "LHS", ",", "Addr", ")", ";", "}", "}", "Address", "Backup", "=", "Addr", ";", "if", "(", "computeAddress", "(", "LHS", ",", "Addr", ")", "&&", "computeAddress", "(", "RHS", ",", "Addr", ")", ")", "return", "true", ";", "Addr", "=", "Backup", ";", "break", ";", "}", "case", "Instruction", "::", "Sub", ":", "{", "const", "Value", "*", "LHS", "=", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "Value", "*", "RHS", "=", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "const", "auto", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "RHS", ")", ")", "{", "int64_t", "TmpOffset", "=", "Addr", ".", "getOffset", "(", ")", "-", "CI", "->", "getSExtValue", "(", ")", ";", "if", "(", "TmpOffset", ">=", "<NUM_LIT>", ")", "{", "Addr", ".", "setOffset", "(", "TmpOffset", ")", ";", "return", "computeAddress", "(", "LHS", ",", "Addr", ")", ";", "}", "}", "break", ";", "}", "}"], "ground_truth": ["if", "(", "Addr", ".", "isSet", "(", ")", ")", "{"], "File": "WebAssemblyFastISel33", "Func": "computeAddress", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 21024, "Length": 448, "Cover_Rate": 0.4370731707317073, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "std", "::", "prev", "(", "MBBI", ")", "->", "isBarrier", "(", ")", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "assert", "(", "std", "::", "prev", "(", "MBBI", ")", "->", "isTerminator", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["const", "TargetInstrInfo", "*", "TII", "=", "ST", "->", "getInstrInfo", "(", ")", ";"], "File": "AArch64SLSHardening", "Func": "insertSpeculationBarrier", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21025, "Length": 57, "Cover_Rate": 0.37254901960784315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_comlt_epi16", "(", "__m128i", "__A", ",", "__m128i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_vpcomltw", "(", "(", "__v8hi", ")", "__A", ",", "(", "__v8hi", ")", "__B", ")", ";"], "File": "xopintrin", "Func": "_mm_comlt_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21026, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "struct", "d_target_info_spec", "handlers", "[", "]", "=", "{"], "ground_truth": ["{", "<STR_LIT>", ",", "pa_d_handle_target_float_abi", "}", ",", "{", "<STR_LIT>", ",", "pa_d_handle_target_object_format", "}", ",", "{", "NULL", ",", "NULL", "}", ",", "}", ";"], "File": "pa-d", "Func": "pa_d_register_target_info", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21027, "Length": 28, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "RegNo", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["O", "<<", "getRegisterName", "(", "RegNo", ")", ";"], "File": "SPUAsmPrinter2", "Func": "printRegister", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21028, "Length": 19, "Cover_Rate": 0.4222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "continue", ";", "}", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "auto", "*", "Idx", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Idx", ")", "return", "false", ";", "SDValue", "Src", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "DenseMap", "<", "SDValue", ",", "APInt", ">", "::", "iterator", "M", "=", "SrcOpMap", ".", "find", "(", "Src", ")", ";", "if", "(", "M", "==", "SrcOpMap", ".", "end", "(", ")", ")", "{", "VT", "=", "Src", ".", "getValueType", "(", ")", ";", "if", "(", "!", "SrcOpMap", ".", "empty", "(", ")", "&&", "VT", "!=", "SrcOpMap", ".", "begin", "(", ")", "->", "first", ".", "getValueType", "(", ")", ")", "return", "false", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";"], "ground_truth": ["APInt", "EltCount", "=", "APInt", "::", "getZero", "(", "NumElts", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "matchScalarReduction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21029, "Length": 132, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasIdxHalfRegs", ";"], "ground_truth": ["}"], "File": "Z80oldSubtarget", "Func": "hasIndexHalfRegs", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21030, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Modified", "|=", "fixupFPReturnAndCall", "(", "*", "F", ",", "&", "M", ",", "Subtarget", ")", ";", "FPParamVariant", "V", "=", "whichFPParamVariantNeeded", "(", "*", "F", ")", ";", "if", "(", "V", "!=", "NoSig", ")", "{", "Modified", "=", "true", ";", "createFPFnStub", "(", "F", ",", "&", "M", ",", "V", ",", "Subtarget", ")", ";"], "ground_truth": ["}"], "File": "Mips16HardFloat", "Func": "runOnModule", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21031, "Length": 46, "Cover_Rate": 0.359375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", "&&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";"], "ground_truth": ["}"], "File": "ARCInstrInfo4", "Func": "copyPhysReg", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21032, "Length": 51, "Cover_Rate": 0.5862068965517241, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "hsa_fns", ".", "hsa_region_get_info_fn", "(", "region", ",", "HSA_REGION_INFO_SEGMENT", ",", "&", "segment", ")", ";", "if", "(", "HSA_REGION_SEGMENT_GLOBAL", "!=", "segment", ")", "return", "HSA_STATUS_SUCCESS", ";", "hsa_region_global_flag_t", "flags", ";", "hsa_fns", ".", "hsa_region_get_info_fn", "(", "region", ",", "HSA_REGION_INFO_GLOBAL_FLAGS", ",", "&", "flags", ")", ";", "if", "(", "flags", "&", "HSA_REGION_GLOBAL_FLAG_KERNARG", ")", "{", "kernargs_region", "=", "region", ";", "return", "HSA_STATUS_INFO_BREAK", ";"], "ground_truth": ["}"], "File": "gcn-run2", "Func": "get_kernarg_region", "Target": "gcn", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 21033, "Length": 51, "Cover_Rate": 0.6710526315789473, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vtrn1q_s32", "(", "int32x4_t", "__a", ",", "int32x4_t", "__b", ")", "{", "return", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint32x4_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "return", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint32x4_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vtrn1q_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21034, "Length": 52, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsExtended", ")", "return", "false", ";", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "<ISA_LIT>MCInstrInfo", "::", "minConstant", "(", "MI", ",", "<NUM_LIT>", ")", "<=", "<NUM_LIT>", "&&", "<ISA_LIT>MCInstrInfo", "::", "minConstant", "(", "MI", ",", "<NUM_LIT>", ")", ">=", "<NUM_LIT>", "&&", "<ISA_LIT>MCInstrInfo", "::", "isIntRegForSubInst", "(", "DstReg", ")", ")", "return", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "IsExtended", ")", "return", "false", ";", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Src1Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "(", "<STR_LIT>", "==", "DstReg", "||", "<STR_LIT>", "==", "DstReg", ")", "&&", "<ISA_LIT>MCInstrInfo", "::", "isIntRegForSubInst", "(", "Src1Reg", ")", "&&", "<ISA_LIT>MCInstrInfo", "::", "minConstant", "(", "MI", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Src1Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", "==", "Src1Reg", "||", "<STR_LIT>", "==", "Src1Reg", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["break", ";"], "File": "HexagonMCCompound11", "Func": "getCompoundCandidateGroup", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 21035, "Length": 167, "Cover_Rate": 0.32053742802303264, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "const", "RegisterBank", "*", "DstBank", "=", "OpdMapper", ".", "getInstrMapping", "(", ")", ".", "getOperandMapping", "(", "<NUM_LIT>", ")", ".", "BreakDown", "[", "<NUM_LIT>", "]", ".", "RegBank", ";", "if", "(", "DstBank", "==", "&", "<STR_LIT>", ")", "{", "if", "(", "Ty", "==", "S32", ")", "return", "true", ";", "return", "false", ";", "}", "Register", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "OffsetReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "WidthReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "ApplyRegBankMapping", "ApplyBank", "(", "*", "this", ",", "MRI", ",", "&", "<STR_LIT>", ")", ";", "GISelObserverWrapper", "Observer", "(", "&", "ApplyBank", ")", ";", "MachineIRBuilder", "B", "(", "MI", ")", ";", "B", ".", "setChangeObserver", "(", "Observer", ")", ";", "auto", "OffsetMask", "=", "B", ".", "buildConstant", "(", "S32", ",", "maskTrailingOnes", "<", "unsigned", ">", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["auto", "ClampOffset", "=", "B", ".", "buildAnd", "(", "S32", ",", "OffsetReg", ",", "OffsetMask", ")", ";"], "File": "AMDGPURegisterBankInfo10", "Func": "applyMappingBFEIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21036, "Length": 161, "Cover_Rate": 0.46264367816091956, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "AM", ".", "Scale", ")", "{", "case", "<NUM_LIT>", ":", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "AM", ".", "HasBaseReg", "&&", "AM", ".", "BaseOffs", ")", "return", "false", ";", "if", "(", "AM", ".", "BaseOffs", "&&", "!", "(", "Subtarget", "->", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", "&&", "AddrSpace", "==", "LOCAL_VECTOR", ")", ")", "return", "false", ";", "break", ";", "case", "<NUM_LIT>", ":"], "ground_truth": ["if", "(", "AM", ".", "HasBaseReg", "||", "AM", ".", "BaseOffs", ")", "return", "false", ";"], "File": "TPCISelLowering", "Func": "isLegalAddressingMode", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 21037, "Length": 71, "Cover_Rate": 0.4965034965034965, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>RepoMCAsmInfo", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "X86MCAsmInfo29", "Func": "anchor", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21038, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>FrameLowering", "(", ")", ":", "TargetFrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsDown", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "VideocoreFrameLowering", "Func": "VideocoreFrameLowering", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 21039, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";"], "ground_truth": ["if", "(", "MBB", "==", "MI", ".", "getParent", "(", ")", "->", "getNextNode", "(", ")", ")", "MI", ".", "eraseFromParent", "(", ")", ";"], "File": "SILowerControlFlow3", "Func": "Branch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21040, "Length": 35, "Cover_Rate": 0.7608695652173914, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "AMDGPUInstPrinter", "::", "printDSOffset", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "uint16_t", "Imm", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "if", "(", "Imm", "!=", "<NUM_LIT>", ")", "{", "O", "<<", "<STR_LIT>", ";", "printU16ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter20", "Func": "printDSOffset", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21041, "Length": 53, "Cover_Rate": 0.9814814814814815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fix", "=", "minipool_fix_head", ";", "while", "(", "fix", ")", "{", "Mfix", "*", "ftmp", ";", "Mfix", "*", "fdel", ";", "Mfix", "*", "last_added_fix", ";", "Mfix", "*", "last_barrier", "=", "NULL", ";", "Mfix", "*", "this_fix", ";", "while", "(", "fix", "&&", "BARRIER_P", "(", "fix", "->", "insn", ")", ")", "fix", "=", "fix", "->", "next", ";", "if", "(", "fix", "==", "NULL", ")", "break", ";", "last_added_fix", "=", "NULL", ";", "for", "(", "ftmp", "=", "fix", ";", "ftmp", ";", "ftmp", "=", "ftmp", "->", "next", ")", "{", "if", "(", "BARRIER_P", "(", "ftmp", "->", "insn", ")", ")", "{", "if", "(", "ftmp", "->", "address", ">=", "minipool_vector_head", "->", "max_address", ")", "break", ";", "last_barrier", "=", "ftmp", ";", "}", "else", "if", "(", "(", "ftmp", "->", "minipool", "=", "add_minipool_forward_ref", "(", "ftmp", ")", ")", "==", "NULL", ")", "break", ";", "last_added_fix", "=", "ftmp", ";", "}", "if", "(", "last_barrier", "!=", "NULL", ")", "{", "for", "(", "fdel", "=", "last_barrier", "->", "next", ";", "fdel", "&&", "fdel", "!=", "ftmp", ";", "fdel", "=", "fdel", "->", "next", ")", "{", "fdel", "->", "minipool", "->", "refcount", "--", ";", "fdel", "->", "minipool", "=", "NULL", ";", "}", "ftmp", "=", "last_barrier", ";", "}", "else", "{", "HOST_WIDE_INT", "max_address", ";", "gcc_assert", "(", "ftmp", ")", ";", "max_address", "=", "minipool_vector_head", "->", "max_address", ";", "if", "(", "ftmp", "->", "address", "<", "max_address", ")", "max_address", "=", "ftmp", "->", "address", "+", "<NUM_LIT>", ";", "last_barrier", "=", "create_fix_barrier", "(", "last_added_fix", ",", "max_address", ")", ";", "}", "assign_minipool_offsets", "(", "last_barrier", ")", ";"], "ground_truth": ["while", "(", "ftmp", ")", "{"], "File": "arm4", "Func": "arm_reorg", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21042, "Length": 224, "Cover_Rate": 0.42585551330798477, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "std", "::", "make_unique", "<", "ExportClustering", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUExportClustering", "Func": "createAMDGPUExportClusteringDAGMutation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21043, "Length": 11, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "supportsPackedMode", "(", "unsigned", "Opcode", ",", "EVT", "IdiomVT", ")", "{", "bool", "IsPackedOp", "=", "isPackedVectorType", "(", "IdiomVT", ")", ";", "bool", "IsMaskOp", "=", "isMaskType", "(", "IdiomVT", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "return", "IsPackedOp", "&&", "!", "IsMaskOp", ";", "}"], "ground_truth": ["}"], "File": "VECustomDAG1", "Func": "supportsPackedMode", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21044, "Length": 50, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op0", ".", "isUndef", "(", ")", "&&", "Op1", ".", "isUndef", "(", ")", ")", "return", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ";", "if", "(", "Op0", ".", "isUndef", "(", ")", ")", "Op0", "=", "Op1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op1", ")", ";"], "ground_truth": ["else", "if", "(", "Op1", ".", "isUndef", "(", ")", ")", "Op0", "=", "Op1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op0", ")", ";"], "File": "SystemZISelLowering (2)2", "Func": "joinDwords", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21045, "Length": 73, "Cover_Rate": 0.44242424242424244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addRequired", "<", "MachineModuleInfo", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "DwarfWriter", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "XCoreAsmPrinter14", "Func": "getAnalysisUsage", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21046, "Length": 19, "Cover_Rate": 0.4634146341463415, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetELFStreamer", "::", "emitDirectiveOptionNoPIC", "(", ")", "{"], "ground_truth": ["}"], "File": "RISCVELFStreamer (2)", "Func": "emitDirectiveOptionNoPIC", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21047, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "return", "(", "Reg", "-", "<STR_LIT>", ")", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "||", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "return", "(", "Reg", "-", "<STR_LIT>", ")", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ";", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "HexagonCopyToCombine21", "Func": "isEvenReg", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 21048, "Length": 63, "Cover_Rate": 0.7777777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::"], "ground_truth": ["processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ")", "const", "{"], "File": "XCoreFrameLowering15", "Func": "processFunctionBeforeFrameFinalized", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21049, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "unique_ptr", "<", "MCObjectTargetWriter", ">", "createObjectTargetWriter", "(", ")", "const", "override", "{", "bool", "Is64", "=", "TT", ".", "is<ISA_LIT>64", "(", ")", ";", "return", "create<ISA_LIT>MachObjectWriter", "(", "Is64", ",", "(", "Is64", "?", "MachO", "::", "CPU_TYPE_POWERPC64", ":", "MachO", "::", "CPU_TYPE_POWERPC", ")", ",", "MachO", "::", "CPU_SUBTYPE_POWERPC_ALL", ")", ";"], "ground_truth": ["}"], "File": "PPCAsmBackend41", "Func": "createObjectTargetWriter", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21050, "Length": 44, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "AMOrNone", ")", "return", "true", ";", "ExtAddrMode", "AM", "=", "*", "AMOrNone", ";", "if", "(", "AM", ".", "ScaledReg", "!=", "<STR_LIT>", ")", "{", "switch", "(", "AM", ".", "Scale", ")", "{", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "break", ";", "default", ":", "ErrInfo", "=", "<STR_LIT>", ";", "return", "false", ";", "}", "}", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "AM", ".", "Displacement", ")", ")", "{", "ErrInfo", "=", "<STR_LIT>", "<STR_LIT>", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "X86InstrInfo76", "Func": "verifyInstruction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21051, "Length": 78, "Cover_Rate": 0.6902654867256637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";"], "ground_truth": ["Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";"], "File": "AMDGPURegisterBankInfo18", "Func": "getMappingType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21052, "Length": 34, "Cover_Rate": 0.3238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "*", "Idx", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "idx", ")", ";", "const", "TargetRegisterClass", "*", "IdxRC", "=", "MRI", ".", "getRegClass", "(", "Idx", "->", "getReg", "(", ")", ")", ";", "assert", "(", "Idx", "->", "getReg", "(", ")", "!=", "<STR_LIT>", ")", ";", "if", "(", "!", "TII", "->", "getRegisterInfo", "(", ")", ".", "isSGPRClass", "(", "IdxRC", ")", ")", "return", "false", ";", "if", "(", "Offset", "==", "<NUM_LIT>", ")", "{", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addOperand", "(", "*", "Idx", ")", ";", "}", "else", "{", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addOperand", "(", "*", "Idx", ")", ".", "addImm", "(", "Offset", ")", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "SIISelLowering101", "Func": "setM0ToIndexFromSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21053, "Length": 129, "Cover_Rate": 0.6683937823834197, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "CC", "=", "(", "<STR_LIT>", ")", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["O", "<<", "<ISA_LIT>CondCodeToString", "(", "CC", ")", ";"], "File": "ARMAsmPrinter11", "Func": "printMandatoryPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21054, "Length": 24, "Cover_Rate": 0.5106382978723404, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Result", "=", "tryParseRegister", "(", "RegNo", ",", "StartLoc", ",", "EndLoc", ")", ";", "if", "(", "Result", "!=", "MatchOperand_Success", ")", "{"], "ground_truth": ["return", "Error", "(", "StartLoc", ",", "<STR_LIT>", ")", ";"], "File": "M68kAsmParser", "Func": "parseRegister", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21055, "Length": 27, "Cover_Rate": 0.54, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerGlobalAddress", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";"], "ground_truth": ["int64_t", "Offset", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getOffset", "(", ")", ";"], "File": "MSP430ISelLowering11", "Func": "LowerGlobalAddress", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21056, "Length": 46, "Cover_Rate": 0.5168539325842697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rsqrte_type", "get_rsqrte_type", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "DFmode", ":", "return", "gen_aarch64_rsqrtedf", ";", "case", "SFmode", ":", "return", "gen_aarch64_rsqrtesf", ";", "case", "V2DFmode", ":", "return", "gen_aarch64_rsqrtev2df", ";", "case", "V2SFmode", ":", "return", "gen_aarch64_rsqrtev2sf", ";"], "ground_truth": ["case", "V4SFmode", ":", "return", "gen_aarch64_rsqrtev4sf", ";"], "File": "aarch644", "Func": "get_rsqrte_type", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21057, "Length": 43, "Cover_Rate": 0.8431372549019608, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "arm_vector_mode_supported_p", "(", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_NEON", "&&", "(", "mode", "==", "V2SFmode", "||", "mode", "==", "V4SImode", "||", "mode", "==", "V8HImode", "||", "mode", "==", "V4HFmode", "||", "mode", "==", "V16QImode", "||", "mode", "==", "V4SFmode", "||", "mode", "==", "V2DImode", "||", "mode", "==", "V8HFmode", "||", "mode", "==", "V4BFmode", "||", "mode", "==", "V8BFmode", ")", ")", "return", "true", ";", "if", "(", "(", "TARGET_NEON", "||", "TARGET_IWMMXT", ")", "&&", "(", "(", "mode", "==", "V2SImode", ")", "||", "(", "mode", "==", "V4HImode", ")", "||", "(", "mode", "==", "V8QImode", ")", ")", ")", "return", "true", ";", "if", "(", "TARGET_INT_SIMD", "&&", "(", "mode", "==", "V4UQQmode", "||", "mode", "==", "V4QQmode", "||", "mode", "==", "V2UHQmode", "||", "mode", "==", "V2HQmode", "||", "mode", "==", "V2UHAmode", "||", "mode", "==", "V2HAmode", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "TARGET_HAVE_MVE", "&&", "(", "VALID_MVE_SI_MODE", "(", "mode", ")", "||", "VALID_MVE_PRED_MODE", "(", "mode", ")", ")", ")", "return", "true", ";"], "File": "arm1", "Func": "arm_vector_mode_supported_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21058, "Length": 139, "Cover_Rate": 0.8475609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasBORROW", "(", ")", "const", "{"], "ground_truth": ["return", "(", "getGeneration", "(", ")", ">=", "EVERGREEN", ")", ";"], "File": "AMDGPUSubtarget78", "Func": "hasBORROW", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21059, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", "||", "TRI", "->", "hasStackRealignment", "(", "MF", ")", "||", "MFI", ".", "hasVarSizedObjects", "(", ")", "||", "MFI", ".", "isFrameAddressTaken", "(", ")", "||", "MFI", ".", "hasOpaqueSPAdjustment", "(", ")", "||", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", "->", "getForceFramePointer", "(", ")", "||", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", "->", "hasPreallocatedCall", "(", ")", "||", "MF", ".", "callsUnwindInit", "(", ")", "||", "MF", ".", "hasEHFunclets", "(", ")", "||", "MF", ".", "callsEHReturn", "(", ")", "||", "MFI", ".", "hasStackMap", "(", ")", "||", "MFI", ".", "hasPatchPoint", "(", ")", "||", "(", "isWin64Prologue", "(", "MF", ")", "&&", "MFI", ".", "hasCopyImplyingStackAdjustment", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "X86FrameLowering (2)3", "Func": "hasFP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21060, "Length": 111, "Cover_Rate": 0.8283582089552238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "s390_label_align", "(", "LABEL", ")", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "\\", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "\\", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "\\", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "\\", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "\\", "}"], "ground_truth": ["do", "{", "\\", "char", "buf", "[", "<NUM_LIT>", "]", ";", "\\", "fputs", "(", "integer_asm_op", "(", "UNITS_PER_LONG", ",", "TRUE", ")", ",", "(", "FILE", ")", ")", ";", "\\", "ASM_GENERATE_INTERNAL_LABEL", "(", "buf", ",", "<STR_LIT>", ",", "(", "VALUE", ")", ")", ";", "\\", "assemble_name", "(", "(", "FILE", ")", ",", "buf", ")", ";", "\\", "fputc", "(", "'\\n'", ",", "(", "FILE", ")", ")", ";", "\\", "}"], "File": "s3906", "Func": "s390_label_align", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 21061, "Length": 144, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "Value", "*", "CheckAndCreateOffsetAdd", "(", "Value", "*", "X", ",", "Value", "*", "Y", ",", "Value", "*", "GEP", ",", "IRBuilder", "<", ">", "&", "Builder", ")", "{", "auto", "FixSummands", "=", "[", "&", "Builder", "]", "(", "FixedVectorType", "*", "&", "VT", ",", "Value", "*", "&", "NonVectorVal", ")", "{", "ConstantInt", "*", "Const", ";", "if", "(", "(", "Const", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "NonVectorVal", ")", ")", "&&", "VT", "->", "getElementType", "(", ")", "!=", "NonVectorVal", "->", "getType", "(", ")", ")", "{", "unsigned", "TargetElemSize", "=", "VT", "->", "getElementType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";", "uint64_t", "N", "=", "Const", "->", "getZExtValue", "(", ")", ";", "if", "(", "N", "<", "(", "unsigned", ")", "(", "<NUM_LIT>", "<<", "(", "TargetElemSize", "-", "<NUM_LIT>", ")", ")", ")", "{", "NonVectorVal", "=", "Builder", ".", "CreateVectorSplat", "(", "VT", "->", "getNumElements", "(", ")", ",", "Builder", ".", "getIntN", "(", "TargetElemSize", ",", "N", ")", ")", ";", "return", ";", "}", "}", "NonVectorVal", "=", "Builder", ".", "CreateVectorSplat", "(", "VT", "->", "getNumElements", "(", ")", ",", "NonVectorVal", ")", ";", "}", ";", "FixedVectorType", "*", "XElType", "=", "dyn_cast", "<", "FixedVectorType", ">", "(", "X", "->", "getType", "(", ")", ")", ";", "FixedVectorType", "*", "YElType", "=", "dyn_cast", "<", "FixedVectorType", ">", "(", "Y", "->", "getType", "(", ")", ")", ";", "if", "(", "XElType", "&&", "!", "YElType", ")", "{", "FixSummands", "(", "XElType", ",", "Y", ")", ";", "YElType", "=", "cast", "<", "FixedVectorType", ">", "(", "Y", "->", "getType", "(", ")", ")", ";", "}", "else", "if", "(", "YElType", "&&", "!", "XElType", ")", "{", "FixSummands", "(", "YElType", ",", "X", ")", ";", "XElType", "=", "cast", "<", "FixedVectorType", ">", "(", "X", "->", "getType", "(", ")", ")", ";", "}", "if", "(", "XElType", "!=", "YElType", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "if", "(", "XElType", "->", "getElementType", "(", ")", "->", "getScalarSizeInBits", "(", ")", "!=", "<NUM_LIT>", ")", "{", "Constant", "*", "ConstX", "=", "dyn_cast", "<", "Constant", ">", "(", "X", ")", ";", "Constant", "*", "ConstY", "=", "dyn_cast", "<", "Constant", ">", "(", "Y", ")", ";", "if", "(", "!", "ConstX", "||", "!", "ConstY", ")", "return", "nullptr", ";", "unsigned", "TargetElemSize", "=", "<NUM_LIT>", "/", "XElType", "->", "getNumElements", "(", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "XElType", "->", "getNumElements", "(", ")", ";", "i", "++", ")", "{"], "File": "MVEGatherScatterLowering6", "Func": "CheckAndCreateOffsetAdd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21062, "Length": 350, "Cover_Rate": 0.7415254237288136, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "combineFMinNumFMaxNum", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ")", "{", "if", "(", "Subtarget", ".", "useSoftFloat", "(", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "(", "(", "Subtarget", ".", "hasSSE1", "(", ")", "&&", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", ")", "||", "(", "Subtarget", ".", "hasSSE2", "(", ")", "&&", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", ")", "||", "(", "Subtarget", ".", "hasAVX", "(", ")", "&&", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", "&&", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", "->", "optForMinSize", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "EVT", "SetCCType", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getSetCCResultType", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ")", ";", "auto", "MinMaxOp", "=", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "MinOrMax", "=", "DAG", ".", "getNode", "(", "MinMaxOp", ",", "DL", ",", "VT", ",", "Op1", ",", "Op0", ")", ";"], "ground_truth": ["SDValue", "IsOp0Nan", "=", "DAG", ".", "getSetCC", "(", "DL", ",", "SetCCType", ",", "Op0", ",", "Op0", ",", "<STR_LIT>", ")", ";"], "File": "X86ISelLowering143", "Func": "combineFMinNumFMaxNum", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21063, "Length": 237, "Cover_Rate": 0.864963503649635, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "lowerMSASplatImm", "(", "SDValue", "Op", ",", "unsigned", "ImmOp", ",", "SelectionDAG", "&", "DAG", ",", "bool", "IsSigned", "=", "false", ")", "{"], "ground_truth": ["auto", "*", "CImm", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", "->", "getOperand", "(", "ImmOp", ")", ")", ";"], "File": "MipsSEISelLowering18", "Func": "lowerMSASplatImm", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21064, "Length": 37, "Cover_Rate": 0.4111111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "switch", "(", "Orig", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "}", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "Emitted", "=", "true", ";", "}", "break", ";", "}", "}", "if", "(", "!", "Emitted", ")", "{", "MachineInstr", "*", "MI", "=", "MBB", ".", "getParent", "(", ")", "->", "CloneMachineInstr", "(", "Orig", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "DestReg", ")", ";", "MBB", ".", "insert", "(", "I", ",", "MI", ")", ";", "}"], "ground_truth": ["if", "(", "ChangeSubIdx", ")", "{"], "File": "X86InstrInfo101", "Func": "reMaterialize", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21065, "Length": 133, "Cover_Rate": 0.3970149253731343, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addMemOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "Cpu0AsmParser", "Func": "addMemOperands", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21066, "Length": 21, "Cover_Rate": 0.40384615384615385, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printf80mem", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ")", "{", "O", "<<", "<STR_LIT>", ";"], "ground_truth": ["printMemReference", "(", "MI", ",", "OpNo", ")", ";"], "File": "X86IntelAsmPrinter", "Func": "printf80mem", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21067, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "is_defn", ")", "write_fn_proto_1", "(", "s", ",", "false", ",", "name", ",", "decl", ",", "force_public", ")", ";", "write_fn_proto_1", "(", "s", ",", "is_defn", ",", "name", ",", "decl", ",", "force_public", ")", ";", "if", "(", "replaced_dots", ")", "XDELETE", "(", "replaced_dots", ")", ";"], "ground_truth": ["}"], "File": "nvptx1", "Func": "write_fn_proto", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 21068, "Length": 40, "Cover_Rate": 0.3252032520325203, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512d", ")", "__builtin_ia32_blendmpd_512_mask", "(", "(", "__v8df", ")", "__A", ",", "(", "__v8df", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_mask_blend_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21069, "Length": 23, "Cover_Rate": 0.48936170212765956, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getThumbBLTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "<STR_LIT>", ",", "Fixups", ",", "STI", ")", ";"], "ground_truth": ["return", "encodeThumbBLOffset", "(", "MO", ".", "getImm", "(", ")", ")", ";"], "File": "ARMMCCodeEmitter1", "Func": "getThumbBLTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21070, "Length": 68, "Cover_Rate": 0.918918918918919, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "UseInst", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "PtrToInt", ")", "return", "false", ";", "if", "(", "LoadInst", "*", "LI", "=", "dyn_cast", "<", "LoadInst", ">", "(", "UseInst", ")", ")", "{", "if", "(", "LI", "->", "isVolatile", "(", ")", ")", "return", "false", ";", "continue", ";", "}", "if", "(", "StoreInst", "*", "<ISA_LIT>", "=", "dyn_cast", "<", "StoreInst", ">", "(", "UseInst", ")", ")", "{", "if", "(", "<ISA_LIT>", "->", "isVolatile", "(", ")", ")", "return", "false", ";", "if", "(", "<ISA_LIT>", "->", "getPointerOperand", "(", ")", "!=", "Val", ")", "return", "false", ";", "}", "else", "if", "(", "AtomicRMWInst", "*", "RMW", "=", "dyn_cast", "<", "AtomicRMWInst", ">", "(", "UseInst", ")", ")", "{", "if", "(", "RMW", "->", "isVolatile", "(", ")", ")", "return", "false", ";", "}", "else", "if", "(", "AtomicCmpXchgInst", "*", "CAS", "=", "dyn_cast", "<", "AtomicCmpXchgInst", ">", "(", "UseInst", ")", ")", "{", "if", "(", "CAS", "->", "isVolatile", "(", ")", ")", "return", "false", ";", "}", "if", "(", "ICmpInst", "*", "ICmp", "=", "dyn_cast", "<", "ICmpInst", ">", "(", "UseInst", ")", ")", "{"], "ground_truth": ["if", "(", "!", "binaryOpIsDerivedFromSameAlloca", "(", "BaseAlloca", ",", "Val", ",", "ICmp", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "false", ";"], "File": "AMDGPUPromoteAlloca42", "Func": "collectUsesWithPtrTypes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21071, "Length": 174, "Cover_Rate": 0.37259100642398285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Vd", "=", "fieldFromInstruction32", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "regs", "=", "(", "Val", "&", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "(", "regs", "-", "<NUM_LIT>", ")", ";", "++", "i", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "++", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler10", "Func": "DecodeDPRRegListOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21072, "Length": 103, "Cover_Rate": 0.8373983739837398, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline__", "void", "_mm_free", "(", "void", "*", "__aligned_ptr", ")", "{", "if", "(", "__aligned_ptr", ")", "free", "(", "(", "(", "void", "*", "*", ")", "__aligned_ptr", ")", "[", "-", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["}"], "File": "gmm", "Func": "malloc__mm_free", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21073, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Triple", "&", "TT", "=", "TM", "->", "getTargetTriple", "(", ")", ";"], "ground_truth": ["const", "MCAsmInfo", "*", "MAI", "=", "TM", "->", "getMCAsmInfo", "(", ")", ";"], "File": "X86TargetMachine105", "Func": "addPreEmitPass2", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21074, "Length": 22, "Cover_Rate": 0.3055555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "X86AvoidStoreForwardingBlocks", "Func": "getPassName", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21075, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "{", "if", "(", "support_relaxed_compatible_p", "(", "block_info", ".", "reaching_out", ",", "block_info", ".", "local_dem", ")", ")", "return", "true", ";", "return", "false", ";", "}", "}", "else", "{", "gcc_assert", "(", "block_info", ".", "reaching_out", ".", "unknown_p", "(", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "riscv-vsetvl", "Func": "backward_propagate_worthwhile_p", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21076, "Length": 40, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "enableClusterStores", "(", ")", "const", "override", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "AArch64InstrInfo10", "Func": "enableClusterStores", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21077, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrev64q_p8", "(", "poly8x16_t", "a", ")", "{"], "ground_truth": ["return", "__builtin_shuffle", "(", "a", ",", "(", "uint8x16_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "File": "arm", "Func": "neon2_vrev64q_p8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21078, "Length": 49, "Cover_Rate": 0.98, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "std", "::", "holds_alternative", "<", "slice", ">", "(", "*", "val", ")", ")", "{", "std", "::", "get", "<", "builder", ">", "(", "*", "rv", ")", ".", "add_from_builder", "(", "std", "::", "get", "<", "slice", ">", "(", "*", "val", ")", ".", "b", ")", ";", "return", "rv", ";", "}", "else", "{", "std", "::", "get", "<", "builder", ">", "(", "*", "rv", ")", ".", "add_chunk", "(", "stslice", "{", "val", "}", ")", ";"], "ground_truth": ["return", "rv", ";"], "File": "TVMReFunc", "Func": "process_stslice", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 21079, "Length": 69, "Cover_Rate": 0.5348837209302325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "(", "(", "Subtarget", ".", "hasSSSE3", "(", ")", "&&", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", ")", "||", "(", "Subtarget", ".", "hasInt256", "(", ")", "&&", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", ")", ")", "&&", "isHorizontalBinOp", "(", "Op0", ",", "Op1", ",", "false", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "Op0", ",", "Op1", ")", ";", "if", "(", "SDValue", "V", "=", "combineIncDecVector", "(", "N", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "SDValue", "V", "=", "combineSubToSubus", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";"], "ground_truth": ["return", "combineAddOrSubToADCOrSBB", "(", "N", ",", "DAG", ")", ";"], "File": "X86ISelLowering102", "Func": "combineSub", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21080, "Length": 118, "Cover_Rate": 0.3630769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "(", "*", "TUL", ")", "[", "<STR_LIT>", "]", "=", "UnitsAndLanes", "(", "CVI_MPY0", ",", "<NUM_LIT>", ")", ";", "(", "*", "TUL", ")", "[", "<STR_LIT>", "]", "=", "UnitsAndLanes", "(", "CVI_XLANE", ",", "<NUM_LIT>", ")", ";", "(", "*", "TUL", ")", "[", "<STR_LIT>", "]", "=", "UnitsAndLanes", "(", "CVI_XLANE", ",", "<NUM_LIT>", ")", ";", "(", "*", "TUL", ")", "[", "<STR_LIT>", "]", "=", "UnitsAndLanes", "(", "CVI_SHIFT", ",", "<NUM_LIT>", ")", ";", "(", "*", "TUL", ")", "[", "<STR_LIT>", "]", "=", "(", "CPU", "==", "<STR_LIT>", "||", "CPU", "==", "<STR_LIT>", "||", "CPU", "==", "<STR_LIT>", ")", "?", "UnitsAndLanes", "(", "CVI_SHIFT", ",", "<NUM_LIT>", ")", ":", "UnitsAndLanes", "(", "CVI_XLANE", "|", "CVI_SHIFT", "|", "CVI_MPY0", "|", "CVI_MPY1", ",", "<NUM_LIT>", ")", ";", "(", "*", "TUL", ")", "[", "<STR_LIT>", "]", "=", "UnitsAndLanes", "(", "CVI_XLANE", "|", "CVI_SHIFT", "|", "CVI_MPY0", "|", "CVI_MPY1", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["(", "*", "TUL", ")", "[", "<STR_LIT>", "]", "=", "UnitsAndLanes", "(", "CVI_NONE", ",", "<NUM_LIT>", ")", ";"], "File": "HexagonShuffler23", "Func": "SetupTUL", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 21081, "Length": 138, "Cover_Rate": 0.4046920821114369, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Ex", "=", "ExtendVecSize", "(", "DL", ",", "N0", ",", "Scale", "*", "InVT", ".", "getSizeInBits", "(", ")", ")", ";", "SDValue", "SExt", "=", "DAG", ".", "getNode", "(", "Opcode", ",", "DL", ",", "ExVT", ",", "Ex", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "SExt", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "}", "if", "(", "!", "Subtarget", ".", "hasSSE41", "(", ")", "||", "VT", ".", "is128BitVector", "(", ")", "||", "(", "VT", ".", "is256BitVector", "(", ")", "&&", "Subtarget", ".", "hasAVX", "(", ")", ")", "||", "(", "VT", ".", "is512BitVector", "(", ")", "&&", "Subtarget", ".", "useAVX512Regs", "(", ")", ")", ")", "{", "SDValue", "ExOp", "=", "ExtendVecSize", "(", "DL", ",", "N0", ",", "VT", ".", "getSizeInBits", "(", ")", ")", ";", "Opcode", "=", "Opcode", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "Opcode", ",", "DL", ",", "VT", ",", "ExOp", ")", ";", "}", "auto", "SplitAndExtendInReg", "=", "[", "&", "]", "(", "unsigned", "SplitSize", ")", "{", "unsigned", "NumVecs", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "SplitSize", ";", "unsigned", "NumSubElts", "=", "SplitSize", "/", "SVT", ".", "getSizeInBits", "(", ")", ";", "EVT", "SubVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "SVT", ",", "NumSubElts", ")", ";", "EVT", "InSubVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "InSVT", ",", "NumSubElts", ")", ";", "unsigned", "IROpc", "=", "Opcode", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Opnds", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "Offset", "=", "<NUM_LIT>", ";", "i", "!=", "NumVecs", ";", "++", "i", ",", "Offset", "+=", "NumSubElts", ")", "{", "SDValue", "SrcVec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "InSubVT", ",", "N0", ",", "DAG", ".", "getIntPtrConstant", "(", "Offset", ",", "DL", ")", ")", ";", "SrcVec", "=", "ExtendVecSize", "(", "DL", ",", "SrcVec", ",", "SplitSize", ")", ";", "SrcVec", "=", "DAG", ".", "getNode", "(", "IROpc", ",", "DL", ",", "SubVT", ",", "SrcVec", ")", ";", "Opnds", ".", "push_back", "(", "SrcVec", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Opnds", ")", ";", "}", ";", "if", "(", "!", "Subtarget", ".", "hasAVX", "(", ")", "&&", "!", "(", "VT", ".", "getSizeInBits", "(", ")", "%", "<NUM_LIT>", ")", ")", "return", "SplitAndExtendInReg", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "!", "Subtarget", ".", "useAVX512Regs", "(", ")", "&&", "!", "(", "VT", ".", "getSizeInBits", "(", ")", "%", "<NUM_LIT>", ")", ")", "return", "SplitAndExtendInReg", "(", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering (2)8", "Func": "combineToExtendVectorInReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21082, "Length": 383, "Cover_Rate": 0.46033653846153844, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>Subtarget", "::", "AutoDetectSubtargetFeatures", "(", ")", "{", "unsigned", "EAX", "=", "<NUM_LIT>", ",", "EBX", "=", "<NUM_LIT>", ",", "ECX", "=", "<NUM_LIT>", ",", "EDX", "=", "<NUM_LIT>", ";", "union", "{", "unsigned", "u", "[", "<NUM_LIT>", "]", ";", "char", "c", "[", "<NUM_LIT>", "]", ";", "}", "text", ";", "if", "(", "GetCpuIDAndInfo", "(", "<NUM_LIT>", ",", "&", "EAX", ",", "text", ".", "u", "+", "<NUM_LIT>", ",", "text", ".", "u", "+", "<NUM_LIT>", ",", "text", ".", "u", "+", "<NUM_LIT>", ")", ")", "return", ";", "GetCpuIDAndInfo", "(", "<NUM_LIT>", ",", "&", "EAX", ",", "&", "EBX", ",", "&", "ECX", ",", "&", "EDX", ")", ";", "if", "(", "(", "EDX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "HasCMov", "=", "true", ";", "if", "(", "(", "EDX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "<ISA_LIT>SSELevel", "=", "MMX", ";", "if", "(", "(", "EDX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "<ISA_LIT>SSELevel", "=", "SSE1", ";", "if", "(", "(", "EDX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "<ISA_LIT>SSELevel", "=", "SSE2", ";", "if", "(", "ECX", "&", "<NUM_LIT>", ")", "<ISA_LIT>SSELevel", "=", "SSE3", ";", "if", "(", "(", "ECX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "<ISA_LIT>SSELevel", "=", "SSSE3", ";", "if", "(", "(", "ECX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "<ISA_LIT>SSELevel", "=", "SSE41", ";", "if", "(", "(", "ECX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "<ISA_LIT>SSELevel", "=", "SSE42", ";"], "ground_truth": ["bool", "IsIntel", "=", "memcmp", "(", "text", ".", "c", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";"], "File": "X86Subtarget27", "Func": "AutoDetectSubtargetFeatures", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21083, "Length": 212, "Cover_Rate": 0.5353535353535354, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "vec_double2", "spu_nand", "(", "vec_double2", "a", ",", "vec_double2", "b", ")", "{", "return", "(", "(", "vec_double2", ")", "(", "si_nand", "(", "(", "qword", ")", "(", "a", ")", ",", "(", "qword", ")", "(", "b", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "spu2vmx", "Func": "spu_nand", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21084, "Length": 38, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";"], "ground_truth": ["cum", "->", "nbytes", "+=", "(", "mode", "!=", "BLKmode", "?", "(", "GET_MODE_SIZE", "(", "mode", ")", "+", "UNITS_PER_WORD", "-", "<NUM_LIT>", ")", "&", "-", "UNITS_PER_WORD", ":", "(", "int_size_in_bytes", "(", "type", ")", "+", "UNITS_PER_WORD", "-", "<NUM_LIT>", ")", "&", "-", "UNITS_PER_WORD", ")", ";"], "File": "h83004", "Func": "h8300_function_arg_advance", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 21085, "Length": 47, "Cover_Rate": 0.7121212121212122, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>ReFunc", "(", ")", ":", "ModulePass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "TVMReFunc", "Func": "TVMReFunc", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 21086, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "FCInstr", "instr", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "AMDGPU", "::", "PREDICATED_BREAK", ":", "instr", "=", "FC_BREAK_PREDICATE", ";", "break", ";", "case", "AMDGPU", "::", "CONTINUE", ":", "instr", "=", "FC_CONTINUE", ";", "break", ";", "case", "AMDGPU", "::", "IF_PREDICATE_SET", ":", "instr", "=", "FC_IF_PREDICATE", ";", "break", ";", "case", "AMDGPU", "::", "ELSE", ":", "instr", "=", "FC_ELSE", ";", "break", ";", "case", "AMDGPU", "::", "ENDIF", ":", "instr", "=", "FC_ENDIF", ";", "break", ";", "case", "AMDGPU", "::", "ENDLOOP", ":", "instr", "=", "FC_ENDLOOP", ";", "break", ";", "case", "AMDGPU", "::", "WHILELOOP", ":"], "ground_truth": ["instr", "=", "FC_BGNLOOP", ";"], "File": "R600MCCodeEmitter11", "Func": "EmitFCInstr", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21087, "Length": 88, "Cover_Rate": 0.5086705202312138, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isInlinableIntLiteral", "(", "Literal", ")", ")", "return", "true", ";", "uint16_t", "Val", "=", "static_cast", "<", "uint16_t", ">", "(", "Literal", ")", ";", "return", "Val", "==", "<NUM_LIT>", "||", "Val", "==", "<NUM_LIT>", "||", "Val", "==", "<NUM_LIT>", "||", "Val", "==", "<NUM_LIT>", "||", "Val", "==", "<NUM_LIT>", "||", "Val", "==", "<NUM_LIT>", "||", "Val", "==", "<NUM_LIT>", "||", "Val", "==", "<NUM_LIT>", "||", "Val", "==", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "isInlinableLiteral16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21088, "Length": 59, "Cover_Rate": 0.7662337662337663, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "B", ".", "setInstr", "(", "MI", ")", ";", "const", "LLT", "S1", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "const", "LLT", "S64", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "Register", "Src", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "assert", "(", "MRI", ".", "getType", "(", "Src", ")", "==", "S64", ")", ";", "auto", "Trunc", "=", "B", ".", "buildIntrinsicTrunc", "(", "S64", ",", "Src", ")", ";", "const", "auto", "Zero", "=", "B", ".", "buildFConstant", "(", "S64", ",", "<NUM_LIT>", ")", ";", "const", "auto", "One", "=", "B", ".", "buildFConstant", "(", "S64", ",", "<NUM_LIT>", ")", ";", "auto", "Lt0", "=", "B", ".", "buildFCmp", "(", "CmpInst", "::", "FCMP_OGT", ",", "S1", ",", "Src", ",", "Zero", ")", ";", "auto", "NeTrunc", "=", "B", ".", "buildFCmp", "(", "CmpInst", "::", "FCMP_ONE", ",", "S1", ",", "Src", ",", "Trunc", ")", ";"], "ground_truth": ["auto", "And", "=", "B", ".", "buildAnd", "(", "S1", ",", "Lt0", ",", "NeTrunc", ")", ";"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeFceil", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21089, "Length": 143, "Cover_Rate": 0.7079207920792079, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "AMDGPUStructurizeCFG", "::", "analyzeLoops", "(", "RegionNode", "*", "N", ")", "{", "if", "(", "N", "->", "isSubRegion", "(", ")", ")", "{", "BasicBlock", "*", "Exit", "=", "N", "->", "getNodeAs", "<", "Region", ">", "(", ")", "->", "getExit", "(", ")", ";", "if", "(", "Visited", ".", "count", "(", "Exit", ")", ")", "Loops", "[", "Exit", "]", "=", "N", "->", "getEntry", "(", ")", ";", "}", "else", "{", "BasicBlock", "*", "BB", "=", "N", "->", "getNodeAs", "<", "BasicBlock", ">", "(", ")", ";", "BranchInst", "*", "Term", "=", "cast", "<", "BranchInst", ">", "(", "BB", "->", "getTerminator", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Term", "->", "getNumSuccessors", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "BasicBlock", "*", "Succ", "=", "Term", "->", "getSuccessor", "(", "i", ")", ";", "if", "(", "Visited", ".", "count", "(", "Succ", ")", ")", "Loops", "[", "Succ", "]", "=", "BB", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUStructurizeCFG", "Func": "analyzeLoops", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21090, "Length": 140, "Cover_Rate": 0.9929078014184397, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "CC", "=", "<STR_LIT>", "(", "MI", ")", ";", "if", "(", "CC", "==", "<STR_LIT>", ")", "return", "JumpKind", "::", "Invalid", ";", "switch", "(", "CC", ")", "{", "default", ":", "return", "JumpKind", "::", "Invalid", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "JumpKind", "::", "ELG", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "JumpKind", "::", "AB", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "X86MacroFusion16", "Func": "classifySecond", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21091, "Length": 77, "Cover_Rate": 0.5347222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "{", "if", "(", "ShuffleMask", "[", "i", "]", "<", "<NUM_LIT>", ")", "PFIndexes", "[", "i", "]", "=", "<NUM_LIT>", ";", "else", "PFIndexes", "[", "i", "]", "=", "ShuffleMask", "[", "i", "]", ";", "}", "unsigned", "PFTableIndex", "=", "PFIndexes", "[", "<NUM_LIT>", "]", "*", "<NUM_LIT>", "*", "<NUM_LIT>", "*", "<NUM_LIT>", "+", "PFIndexes", "[", "<NUM_LIT>", "]", "*", "<NUM_LIT>", "*", "<NUM_LIT>", "+", "PFIndexes", "[", "<NUM_LIT>", "]", "*", "<NUM_LIT>", "+", "PFIndexes", "[", "<NUM_LIT>", "]", ";", "unsigned", "PFEntry", "=", "PerfectShuffleTable", "[", "PFTableIndex", "]", ";", "unsigned", "Cost", "=", "(", "PFEntry", ">>", "<NUM_LIT>", ")", ";", "if", "(", "Cost", "<=", "<NUM_LIT>", ")", "return", "GeneratePerfectShuffle", "(", "PFEntry", ",", "V1", ",", "V2", ",", "DAG", ",", "dl", ")", ";", "}", "if", "(", "EltSize", ">=", "<NUM_LIT>", ")", "{", "EVT", "EltVT", "=", "EVT", "::", "getFloatingPointVT", "(", "EltSize", ")", ";", "EVT", "VecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "EltVT", ",", "NumElts", ")", ";", "V1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VecVT", ",", "V1", ")", ";", "V2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VecVT", ",", "V2", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "if", "(", "ShuffleMask", "[", "i", "]", "<", "<NUM_LIT>", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getUNDEF", "(", "EltVT", ")", ")", ";", "else", "Ops", ".", "push_back", "(", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "EltVT", ",", "ShuffleMask", "[", "i", "]", "<", "(", "int", ")", "NumElts", "?", "V1", ":", "V2", ",", "DAG", ".", "getConstant", "(", "ShuffleMask", "[", "i", "]", "&", "(", "NumElts", "-", "<NUM_LIT>", ")", ",", "dl", ",", "<STR_LIT>", ")", ")", ")", ";", "}", "SDValue", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VecVT", ",", "Ops", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Val", ")", ";", "}", "if", "(", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "&&", "isReverseMask", "(", "ShuffleMask", ",", "VT", ")", ")", "return", "LowerReverse_VECTOR_SHUFFLEv16i8_v8i16", "(", "Op", ",", "DAG", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "if", "(", "SDValue", "NewOp", "=", "LowerVECTOR_SHUFFLEv8i8", "(", "Op", ",", "ShuffleMask", ",", "DAG", ")", ")", "return", "NewOp", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering20", "Func": "LowerVECTOR_SHUFFLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21092, "Length": 364, "Cover_Rate": 0.3132530120481928, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "completeType", "(", "BTFDebug", "&", "BDebug", ")", "{"], "ground_truth": ["}"], "File": "BTFDebug", "Func": "completeType", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 21093, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CSI", ".", "empty", "(", ")", "&&", "!", "needsFP", "(", "MF", ")", ")", "{", "return", ";", "}", "unsigned", "MinGPR", "=", "<STR_LIT>", ";", "unsigned", "MinG8R", "=", "<STR_LIT>", ";", "unsigned", "MinFPR", "=", "<STR_LIT>", ";", "unsigned", "MinVR", "=", "<STR_LIT>", ";", "bool", "HasGPSaveArea", "=", "false", ";", "bool", "HasG8SaveArea", "=", "false", ";", "bool", "HasFPSaveArea", "=", "false", ";", "bool", "HasCRSaveArea", "=", "false", ";", "bool", "HasVRSAVESaveArea", "=", "false", ";", "bool", "HasVRSaveArea", "=", "false", ";", "SmallVector", "<", "CalleeSavedInfo", ",", "<NUM_LIT>", ">", "GPRegs", ";", "SmallVector", "<", "CalleeSavedInfo", ",", "<NUM_LIT>", ">", "G8Regs", ";", "SmallVector", "<", "CalleeSavedInfo", ",", "<NUM_LIT>", ">", "FPRegs", ";", "SmallVector", "<", "CalleeSavedInfo", ",", "<NUM_LIT>", ">", "VRegs", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "CSI", "[", "i", "]", ".", "getRegClass", "(", ")", ";", "if", "(", "RC", "==", "<STR_LIT>", ")", "{", "HasGPSaveArea", "=", "true", ";", "GPRegs", ".", "push_back", "(", "CSI", "[", "i", "]", ")", ";", "if", "(", "Reg", "<", "MinGPR", ")", "{", "MinGPR", "=", "Reg", ";", "}", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", ")", "{", "HasG8SaveArea", "=", "true", ";", "G8Regs", ".", "push_back", "(", "CSI", "[", "i", "]", ")", ";", "if", "(", "Reg", "<", "MinG8R", ")", "{", "MinG8R", "=", "Reg", ";", "}", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", ")", "{", "HasFPSaveArea", "=", "true", ";", "FPRegs", ".", "push_back", "(", "CSI", "[", "i", "]", ")", ";", "if", "(", "Reg", "<", "MinFPR", ")", "{", "MinFPR", "=", "Reg", ";", "}", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", "||", "RC", "==", "<STR_LIT>", ")", "{", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", ")", "{", "HasVRSAVESaveArea", "=", "true", ";", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", ")", "{", "HasVRSaveArea", "=", "true", ";", "VRegs", ".", "push_back", "(", "CSI", "[", "i", "]", ")", ";", "if", "(", "Reg", "<", "MinVR", ")", "{", "MinVR", "=", "Reg", ";", "}", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "PPCRegisterInfo5", "Func": "processFunctionBeforeFrameFinalized", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21094, "Length": 323, "Cover_Rate": 0.33026584867075665, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "~", "<ISA_LIT>TargetMachine", "(", ")", "{"], "ground_truth": ["}"], "File": "LM32TargetMachine", "Func": "~LM32TargetMachine", "Target": "LM32", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21095, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "riscv_function_ok_for_sibcall", "(", "tree", "decl", "ATTRIBUTE_UNUSED", ",", "tree", "exp", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "TARGET_SAVE_RESTORE", ")", "return", "false", ";", "if", "(", "cfun", "->", "machine", "->", "naked_p", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "riscv3", "Func": "riscv_function_ok_for_sibcall", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21096, "Length": 35, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasNullExportTarget", "(", ")", "const", "{"], "ground_truth": ["return", "!", "GFX11Insts", ";"], "File": "GCNSubtarget7", "Func": "hasNullExportTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21097, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "pic_name", "=", "reg_names", "[", "REGNO", "(", "pic_offset_table_rtx", ")", "]", ";", "int", "align", ";", "text_section", "(", ")", ";", "align", "=", "floor_log2", "(", "FUNCTION_BOUNDARY", "/", "BITS_PER_UNIT", ")", ";", "if", "(", "align", ">", "<NUM_LIT>", ")", "ASM_OUTPUT_ALIGN", "(", "asm_out_file", ",", "align", ")", ";", "ASM_OUTPUT_LABEL", "(", "asm_out_file", ",", "pic_helper_symbol_name", ")", ";", "if", "(", "flag_delayed_branch", ")", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "pic_name", ",", "pic_name", ")", ";"], "ground_truth": ["else", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "pic_name", ",", "pic_name", ")", ";"], "File": "sparc3", "Func": "emit_pic_helper", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21098, "Length": 76, "Cover_Rate": 0.8636363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>AtomicExpandPass", "(", "const", "<ISA_LIT>TargetMachine", "*", "TM", ")", ":", "FunctionPass", "(", "ID", ")", ",", "TM", "(", "TM", ")", "{"], "ground_truth": ["}"], "File": "X86AtomicExpandPass", "Func": "X86AtomicExpandPass", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21099, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCInstPrinter", "*", "createMCInstPrinter", "(", "const", "Triple", "&", ",", "unsigned", "SyntaxVariant", ",", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ")", "{", "assert", "(", "SyntaxVariant", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "new", "<ISA_LIT>InstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", ";"], "File": "WebAssemblyMCTargetDesc (2)1", "Func": "createMCInstPrinter", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 21100, "Length": 48, "Cover_Rate": 0.9795918367346939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Stream", ".", "EmitRecord", "(", "bitc", "::", "MODULE_CODE_VERSION", ",", "ArrayRef", "<", "unsigned", ">", "{", "<NUM_LIT>", "}", ")", ";"], "ground_truth": ["}"], "File": "DXILBitcodeWriter", "Func": "writeModuleVersion", "Target": "DirectX", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 21101, "Length": 18, "Cover_Rate": 0.72, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Imm", "==", "<NUM_LIT>", ")", "return", "false", ";", "for", "(", "RepeatWidth", "=", "RegWidth", ";", "RepeatWidth", ">", "<NUM_LIT>", ";", "RepeatWidth", "/=", "<NUM_LIT>", ")", "{", "uint64_t", "RepeatMask", "=", "RepeatWidth", "==", "<NUM_LIT>", "?", "-", "<NUM_LIT>", ":", "(", "<NUM_LIT>", "<<", "RepeatWidth", ")", "-", "<NUM_LIT>", ";", "uint64_t", "ReplicatedMask", "=", "Imm", "&", "RepeatMask", ";", "if", "(", "ReplicatedMask", "==", "<NUM_LIT>", ")", "continue", ";", "bool", "IsReplicatedMask", "=", "true", ";", "for", "(", "unsigned", "i", "=", "RepeatWidth", ";", "i", "<", "RegWidth", ";", "i", "+=", "RepeatWidth", ")", "{", "if", "(", "(", "(", "Imm", ">>", "i", ")", "&", "RepeatMask", ")", "!=", "ReplicatedMask", ")", "{", "IsReplicatedMask", "=", "false", ";", "break", ";", "}", "}", "if", "(", "!", "IsReplicatedMask", ")", "continue", ";", "Rotation", "=", "countTrailingZeros", "(", "Imm", ")", ";", "if", "(", "Rotation", "==", "<NUM_LIT>", ")", "{", "Rotation", "=", "RegWidth", "==", "<NUM_LIT>", "?", "CountLeadingOnes_64", "(", "Imm", ")", ":", "CountLeadingOnes_32", "(", "Imm", ")", ";", "Rotation", "=", "RepeatWidth", "-", "Rotation", ";", "}", "uint64_t", "ReplicatedOnes", "=", "ReplicatedMask", ";", "if", "(", "Rotation", "!=", "<NUM_LIT>", "&&", "Rotation", "!=", "<NUM_LIT>", ")", "ReplicatedOnes", "=", "(", "ReplicatedMask", ">>", "Rotation", ")", "|", "(", "(", "ReplicatedMask", "<<", "(", "RepeatWidth", "-", "Rotation", ")", ")", "&", "RepeatMask", ")", ";", "if", "(", "!", "isMask_64", "(", "ReplicatedOnes", ")", ")", "continue", ";", "Num1s", "=", "CountTrailingOnes_64", "(", "ReplicatedOnes", ")", ";", "break", ";", "}", "if", "(", "RepeatWidth", "==", "<NUM_LIT>", "||", "Num1s", "==", "RepeatWidth", ")", "return", "false", ";", "uint32_t", "N", "=", "RepeatWidth", "==", "<NUM_LIT>", ";", "uint32_t", "ImmR", "=", "RepeatWidth", "-", "Rotation", ";", "uint32_t", "ImmS", "=", "Num1s", "-", "<NUM_LIT>", ";"], "ground_truth": ["switch", "(", "RepeatWidth", ")", "{"], "File": "AArch64BaseInfo2", "Func": "isLogicalImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21102, "Length": 241, "Cover_Rate": 0.7280966767371602, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AArch64InstrInfo100", "Func": "isAsCheapAsAMove", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21103, "Length": 93, "Cover_Rate": 0.4946808510638298, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "FixedObject", "=", "IsWin64", "?", "alignTo", "(", "AFI", "->", "getVarArgsGPRSize", "(", ")", ",", "<NUM_LIT>", ")", ":", "<NUM_LIT>", ";"], "ground_truth": ["unsigned", "FPAdjust", "=", "isTargetDarwin", "(", "MF", ")", "?", "<NUM_LIT>", ":", "AFI", "->", "getCalleeSavedStackSize", "(", "MF", ".", "getFrameInfo", "(", ")", ")", ";"], "File": "AArch64FrameLowering104", "Func": "getFPOffset", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21104, "Length": 39, "Cover_Rate": 0.3482142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Align", "ABITypeAlign", "=", "DL", ".", "getABITypeAlign", "(", "ArgTy", ")", ";", "if", "(", "!", "ArgTy", "->", "isVectorTy", "(", ")", ")", "return", "ABITypeAlign", ";", "return", "std", "::", "min", "(", "ABITypeAlign", ",", "DL", ".", "getStackAlignment", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering103", "Func": "getABIAlignmentForCallingConv", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21105, "Length": 38, "Cover_Rate": 0.7307692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isSVEFPImmZero", "(", ")", "const", "{", "return", "Kind", "==", "k_FPImm", "&&", "(", "getFPImm", "(", ")", "==", "(", "unsigned", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser59", "Func": "isSVEFPImmZero", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21106, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printMEMriOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "const", "{", "const", "MCOperand", "&", "MO0", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";"], "ground_truth": ["const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ";"], "File": "HexagonInstPrinter", "Func": "printMEMriOperand", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 21107, "Length": 45, "Cover_Rate": 0.6716417910447762, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "TFI", "->", "hasFP", "(", "MF", ")", "||", "TT", ".", "isOSDarwin", "(", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "hasBasePointer", "(", "MF", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "if", "(", "F", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "Mono", ")", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "AArch64RegisterInfo15", "Func": "isReservedReg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21108, "Length": 67, "Cover_Rate": 0.40853658536585363, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isU12Imm", "(", ")", "const", "{", "return", "Kind", "==", "Immediate", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "PPCAsmParser (2)1", "Func": "isU12Imm", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21109, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "Binary", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "UBit", "=", "(", "Binary", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "return", "<NUM_LIT>", "|", "(", "UBit", "<<", "<NUM_LIT>", ")", "|", "(", "Binary", "&", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter", "Func": "convertNEONDataProcToThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21110, "Length": 40, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "NewOpcode", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "NewOpcode", "=", "QII", "->", "GetDotNewPredOp", "(", "MI", ",", "MBPI", ")", ";", "else", "NewOpcode", "=", "QII", "->", "GetDotNewOp", "(", "MI", ")", ";"], "ground_truth": ["MI", "->", "setDesc", "(", "QII", "->", "get", "(", "NewOpcode", ")", ")", ";"], "File": "HexagonVLIWPacketizer", "Func": "PromoteToDotNew", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 21111, "Length": 43, "Cover_Rate": 0.4479166666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "Z80InstrInfo1", "Func": "anchor", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21112, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Options", ".", "LoadSizes", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";"], "ground_truth": ["Options", ".", "MaxNumLoads", "=", "TLI", "->", "getMaxExpandSizeMemcmp", "(", "OptSize", ")", ";"], "File": "PPCTargetTransformInfo1", "Func": "enableMemCmpExpansion", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21113, "Length": 25, "Cover_Rate": 0.49019607843137253, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MachineFunction", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUMachineFunction (2)", "Func": "anchor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21114, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>IndirectThunks", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "getPassName", "(", ")", "<<", "'\\n'", ")", ";"], "ground_truth": ["auto", "&", "MMI", "=", "getAnalysis", "<", "MachineModuleInfoWrapperPass", ">", "(", ")", ".", "getMMI", "(", ")", ";"], "File": "AArch64SLSHardening", "Func": "runOnMachineFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21115, "Length": 38, "Cover_Rate": 0.7755102040816326, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isImmTy", "(", "ImmTyOffset", ")", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser14", "Func": "isOffsetU12", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21116, "Length": 17, "Cover_Rate": 0.7391304347826086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "RC", ",", "MRI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "TII", ".", "getName", "(", "I", ".", "getOpcode", "(", ")", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMInstructionSelector (2)", "Func": "selectCopy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21117, "Length": 42, "Cover_Rate": 0.3620689655172414, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "PBBInfo", ".", "Exit", ".", "isUnknown", "(", ")", "||", "!", "PBBInfo", ".", "Exit", ".", "hasCompatibleVTYPE", "(", "Require", ",", "false", ")", ")", "return", "true", ";", "MachineInstr", "*", "DefMI", "=", "MRI", "->", "getVRegDef", "(", "InReg", ")", ";", "if", "(", "!", "DefMI", "||", "(", "DefMI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "DefMI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "DefMI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", ")", "return", "true", ";", "VSETVLIInfo", "DefInfo", "=", "getInfoForVSETVLI", "(", "*", "DefMI", ")", ";", "if", "(", "!", "DefInfo", ".", "hasSameAVL", "(", "PBBInfo", ".", "Exit", ")", "||", "!", "DefInfo", ".", "hasSameVTYPE", "(", "PBBInfo", ".", "Exit", ")", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "RISCVInsertVSETVLI11", "Func": "needVSETVLIPHI", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21118, "Length": 105, "Cover_Rate": 0.3776978417266187, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstrInfo", "::", "<ISA_LIT>InstrInfo", "(", "<ISA_LIT>TargetMachine", "&", "tm", ")", ":", "<ISA_LIT>GenInstrInfo", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "RI", "(", "tm", ",", "*", "this", ")", "{"], "ground_truth": ["}"], "File": "MSP430InstrInfo22", "Func": "MSP430InstrInfo", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21119, "Length": 25, "Cover_Rate": 0.8620689655172413, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "validateLdsDirect", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateSOPLiteral", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateVOP3Literal", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateConstantBusLimitations", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateEarlyClobberLimitations", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateIntClampSupported", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser57", "Func": "validateInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21120, "Length": 120, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Opcode", ")", "{", "case", "<STR_LIT>", ":", "return", "get", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "get", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["default", ":"], "File": "SIInstrInfo (2)", "Func": "getKillTerminatorFromPseudo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21121, "Length": 25, "Cover_Rate": 0.4807692307692308, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "tryAddingSymbolicOperand", "(", "uint64_t", "Address", ",", "int32_t", "Value", ",", "bool", "isBranch", ",", "uint64_t", "InstSize", ",", "MCInst", "&", "MI", ",", "const", "void", "*", "Decoder", ")", "{", "const", "MCDisassembler", "*", "Dis", "=", "static_cast", "<", "const", "MCDisassembler", "*", ">", "(", "Decoder", ")", ";"], "ground_truth": ["return", "Dis", "->", "tryAddingSymbolicOperand", "(", "MI", ",", "(", "uint32_t", ")", "Value", ",", "Address", ",", "isBranch", ",", "<NUM_LIT>", ",", "InstSize", ")", ";"], "File": "ARMDisassembler (2)", "Func": "tryAddingSymbolicOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21122, "Length": 62, "Cover_Rate": 0.9841269841269841, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isSameRegisterClass", "(", "unsigned", "Reg1", ",", "unsigned", "Reg2", ")", "{", "return", "<STR_LIT>", ".", "contains", "(", "Reg1", ",", "Reg2", ")", "||", "<STR_LIT>", ".", "contains", "(", "Reg1", ",", "Reg2", ")", ";"], "ground_truth": ["}"], "File": "RISCVOptimizeVSETVLUses", "Func": "isSameRegisterClass", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21123, "Length": 30, "Cover_Rate": 0.8823529411764706, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "PtrVT", "=", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", "*", "TM", ".", "getDataLayout", "(", ")", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FIN", "->", "getIndex", "(", ")", ",", "PtrVT", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "Addr", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}"], "ground_truth": ["if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{"], "File": "LC3ISelDAGToDAG", "Func": "SelectAddr", "Target": "LC3", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21124, "Length": 76, "Cover_Rate": 0.5314685314685315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>ExceptionInfo", "::", "print", "(", "raw_ostream", "&", "OS", ",", "const", "Module", "*", ")", "const", "{", "for", "(", "auto", "*", "WE", ":", "TopLevelExceptions", ")", "WE", "->", "print", "(", "OS", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyExceptionInfo", "Func": "print", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 21125, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>AsmPrinter", "(", ")", "{"], "ground_truth": ["RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "X", "(", "getThe<ISA_LIT>Target", "(", ")", ")", ";"], "File": "TOYAsmPrinter1", "Func": "LLVMInitializeTOYAsmPrinter", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21126, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SPUSubtarget3", "Func": "getDataLayoutString", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21127, "Length": 6, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "<STR_LIT>", "(", "V1", ")", "&&", "!", "isScalarLoadToVector", "(", "V1", ")", ")", "return", "false", ";", "if", "(", "<STR_LIT>", "(", "V2", ")", "||", "WillBeConstantPoolLoad", "(", "V2", ")", ")", "return", "false", ";", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "NumElems", "!=", "<NUM_LIT>", "&&", "NumElems", "!=", "<NUM_LIT>", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NumElems", "/", "<NUM_LIT>", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "!", "isUndefOrEqual", "(", "Op", "->", "getMaskElt", "(", "i", ")", ",", "i", ")", ")", "return", "false", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "NumElems", "/", "<NUM_LIT>", ";", "i", "!=", "NumElems", ";", "++", "i", ")", "if", "(", "!", "isUndefOrEqual", "(", "Op", "->", "getMaskElt", "(", "i", ")", ",", "i", "+", "NumElems", ")", ")", "return", "false", ";"], "File": "X86ISelLowering150", "Func": "ShouldXformToMOVLP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21128, "Length": 141, "Cover_Rate": 0.8011363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "(", "IsCheri128", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MipsSubtarget43", "Func": "typeForCapabilities", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21129, "Length": 9, "Cover_Rate": 0.34615384615384615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_64BIT", "||", "TARGET_ALIGN_DOUBLE", ")", "return", "computed", ";", "if", "(", "TARGET_IAMCU", ")", "return", "iamcu_alignment", "(", "type", ",", "computed", ")", ";"], "ground_truth": ["mode", "=", "TYPE_MODE", "(", "strip_array_types", "(", "type", ")", ")", ";"], "File": "i3865", "Func": "x86_field_alignment", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21130, "Length": 31, "Cover_Rate": 0.3522727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCChecker", "::", "<ISA_LIT>MCChecker", "(", "<ISA_LIT>MCChecker", "const", "&", "Other", ",", "MCSubtargetInfo", "const", "&", "STI", ",", "bool", "CopyReportErrors", ")", ":", "Context", "(", "Other", ".", "Context", ")", ",", "MCB", "(", "Other", ".", "MCB", ")", ",", "RI", "(", "Other", ".", "RI", ")", ",", "MCII", "(", "Other", ".", "MCII", ")", ",", "STI", "(", "STI", ")", ",", "ReportErrors", "(", "CopyReportErrors", "?", "Other", ".", "ReportErrors", ":", "false", ")", "{"], "ground_truth": ["}"], "File": "HexagonMCChecker", "Func": "HexagonMCChecker", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 21131, "Length": 63, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqmovnbq", "(", "int16x8_t", "__a", ",", "int32x4_t", "__b", ")", "{", "return", "__arm_vqmovnbq_s32", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vqmovnbq", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21132, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getPointerSize", "(", ")", "const", "{", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "UPTAsmBackend", "Func": "getPointerSize", "Target": "UPT", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21133, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_ia32_storess_mask", "(", "__P", ",", "(", "__v4sf", ")", "__A", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm_mask_store_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21134, "Length": 16, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>MachineFunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "CalleeSavedFrameSize", "(", "<NUM_LIT>", ")", ",", "ReturnAddrIndex", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "SHUXIMachineFunctionInfo", "Func": "SHUXIMachineFunctionInfo", "Target": "SHUXI", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21135, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "loadImmediate", "(", "ImmOp", ".", "getImm", "(", ")", ",", "DstRegOp", ".", "getReg", "(", ")", ",", "<STR_LIT>", ",", "Is32BitImm", ",", "IDLoc", ",", "Instructions", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "MipsAsmParser6", "Func": "expandLoadImm", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21136, "Length": 31, "Cover_Rate": 0.30097087378640774, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>MachineFunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "GlobalBaseReg", "(", "<NUM_LIT>", ")", ",", "VarArgsFrameOffset", "(", "<NUM_LIT>", ")", ",", "SRetReturnReg", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "VideocoreMachineFunctionInfo", "Func": "VideocoreMachineFunctionInfo", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 21137, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "CanFold", "=", "true", ";", "}", "unsigned", "SVTNumElts", "=", "SVT", ".", "getVectorNumElements", "(", ")", ";", "ShuffleVectorSDNode", "*", "SVOp", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "N", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "SVTNumElts", ";", "i", "!=", "e", "&&", "CanFold", ";", "++", "i", ")", "CanFold", "=", "SVOp", "->", "getMaskElt", "(", "i", ")", "==", "(", "int", ")", "(", "i", "*", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "SVTNumElts", ",", "e", "=", "NumElts", ";", "i", "!=", "e", "&&", "CanFold", ";", "++", "i", ")", "CanFold", "=", "SVOp", "->", "getMaskElt", "(", "i", ")", "<", "<NUM_LIT>", ";", "if", "(", "CanFold", ")", "{", "SDValue", "BC00", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "BC0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "BC01", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "BC0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "NewBinOp", "=", "DAG", ".", "getNode", "(", "BC0", ".", "getOpcode", "(", ")", ",", "dl", ",", "VT", ",", "BC00", ",", "BC01", ")", ";", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "NewBinOp", ",", "N1", ",", "&", "SVOp", "->", "getMask", "(", ")", "[", "<NUM_LIT>", "]", ")", ";", "}", "}", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Elts", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "Elts", ".", "push_back", "(", "getShuffleScalarElt", "(", "N", ",", "i", ",", "DAG", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["if", "(", "SDValue", "LD", "=", "EltsFromConsecutiveLoads", "(", "VT", ",", "Elts", ",", "dl", ",", "DAG", ",", "true", ")", ")", "return", "LD", ";"], "File": "X86ISelLowering24", "Func": "combineShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21138, "Length": 272, "Cover_Rate": 0.3930635838150289, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "ArgInfo", ".", "QueuePtr", ".", "getRegister", "(", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo17", "Func": "getQueuePtrUserSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21139, "Length": 10, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "Kind", "==", "k_MemoryRegRegImm", "||", "Kind", "==", "k_MemoryRegImmImm", "||", "Kind", "==", "k_MemoryZeroImmImm", "||", "Kind", "==", "k_MemoryZeroRegImm", "||", "Kind", "==", "k_MemoryRegImm", "||", "Kind", "==", "k_MemoryZeroImm", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["Mem", ".", "Offset", "=", "off", ";"], "File": "VEAsmParser (2)", "Func": "setMemOffset", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21140, "Length": 37, "Cover_Rate": 0.7872340425531915, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Catch", "->", "getNextNode", "(", ")", "!=", "Extract", ")", "EHPad", "->", "insert", "(", "Catch", "->", "getNextNode", "(", ")", ",", "Extract", "->", "removeFromParent", "(", ")", ")", ";", "Register", "ExnReg", "=", "Catch", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "auto", "*", "ThenMBB", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "auto", "*", "ElseMBB", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MF", ".", "insert", "(", "std", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "EHPad", ")", ")", ",", "ElseMBB", ")", ";", "MF", ".", "insert", "(", "std", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "ElseMBB", ")", ")", ",", "ThenMBB", ")", ";", "ThenMBB", "->", "splice", "(", "ThenMBB", "->", "end", "(", ")", ",", "EHPad", ",", "Extract", ",", "EHPad", "->", "end", "(", ")", ")", ";", "ThenMBB", "->", "transferSuccessors", "(", "EHPad", ")", ";", "EHPad", "->", "addSuccessor", "(", "ThenMBB", ")", ";", "EHPad", "->", "addSuccessor", "(", "ElseMBB", ")", ";", "DebugLoc", "DL", "=", "Extract", "->", "getDebugLoc", "(", ")", ";", "const", "char", "*", "CPPExnSymbol", "=", "MF", ".", "createExternalSymbolName", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "EHPad", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "ThenMBB", ")", ".", "addExternalSymbol", "(", "CPPExnSymbol", ")", ".", "addReg", "(", "ExnReg", ")", ";", "BuildMI", "(", "EHPad", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "ElseMBB", ")", ";", "if", "(", "TerminatePads", ".", "count", "(", "EHPad", ")", ")", "{", "Function", "*", "ClangCallTerminateFn", "=", "MF", ".", "getFunction", "(", ")", ".", "getParent", "(", ")", "->", "getFunction", "(", "<STR_LIT>", ")", ";", "assert", "(", "ClangCallTerminateFn", "&&", "<STR_LIT>", ")", ";", "Register", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "ElseMBB", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "ElseMBB", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addGlobalAddress", "(", "ClangCallTerminateFn", ")", ".", "addReg", "(", "Reg", ")", ";", "BuildMI", "(", "ElseMBB", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "}", "else", "{", "BuildMI", "(", "ElseMBB", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "ExnReg", ")", ";", "if", "(", "EHInfo", "->", "hasEHPadUnwindDest", "(", "EHPad", ")", ")", "ElseMBB", "->", "addSuccessor", "(", "EHInfo", "->", "getEHPadUnwindDest", "(", "EHPad", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "WebAssemblyLateEHPrepare1", "Func": "addExceptionExtraction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 21141, "Length": 361, "Cover_Rate": 0.5224312590448625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_cvtepi8_epi64", "(", "__m256i", "__W", ",", "__mmask8", "__U", ",", "__m128i", "__A", ")", "{"], "ground_truth": ["return", "(", "__m256i", ")", "__builtin_ia32_pmovsxbq256_mask", "(", "(", "__v16qi", ")", "__A", ",", "(", "__v4di", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_mask_cvtepi8_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21142, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "PowerPCCC", "::", "PL", ":", "return", "<STR_LIT>", ";", "case", "PowerPCCC", "::", "VS", ":", "return", "<STR_LIT>", ";", "case", "PowerPCCC", "::", "VC", ":", "return", "<STR_LIT>", ";", "case", "PowerPCCC", "::", "HI", ":", "return", "<STR_LIT>", ";", "case", "PowerPCCC", "::", "LS", ":", "return", "<STR_LIT>", ";", "case", "PowerPCCC", "::", "GE", ":", "return", "<STR_LIT>", ";", "case", "PowerPCCC", "::", "LT", ":", "return", "<STR_LIT>", ";", "case", "PowerPCCC", "::", "GT", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "PowerPCCC", "::", "LE", ":", "return", "<STR_LIT>", ";"], "File": "PowerPCBaseInfo", "Func": "PowerPCCondCodeToString", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21143, "Length": 72, "Cover_Rate": 0.496551724137931, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_u8_p16", "(", "poly16x8_t", "__a", ")", "{"], "ground_truth": ["return", "(", "uint8x16_t", ")", "__a", ";"], "File": "arm", "Func": "neon2_vreinterpretq_u8_p16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21144, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "align", ">", "<NUM_LIT>", ")", "ASM_OUTPUT_ALIGN", "(", "asm_out_file", ",", "align", ")", ";", "ASM_OUTPUT_LABEL", "(", "asm_out_file", ",", "pic_helper_symbol_name", ")", ";", "if", "(", "flag_delayed_branch", ")", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "pic_name", ",", "pic_name", ")", ";", "else", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "pic_name", ",", "pic_name", ")", ";", "pic_helper_emitted_p", "=", "true", ";"], "ground_truth": ["}"], "File": "sparc3", "Func": "emit_pic_helper", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21145, "Length": 52, "Cover_Rate": 0.5909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PendingBA", "->", "setLastFragment", "(", "CF", ")", ";", "PendingBA", "=", "nullptr", ";", "if", "(", "isa_and_nonnull", "<", "MCDataFragment", ">", "(", "CF", ")", ")", "OS", ".", "insert", "(", "new", "MCDataFragment", "(", ")", ")", ";", "MCSection", "*", "Sec", "=", "OS", ".", "getCurrentSectionOnly", "(", ")", ";"], "ground_truth": ["if", "(", "AlignBoundary", ".", "value", "(", ")", ">", "Sec", "->", "getAlignment", "(", ")", ")", "Sec", "->", "setAlignment", "(", "AlignBoundary", ")", ";"], "File": "X86AsmBackend (2)1", "Func": "emitInstructionEnd", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21146, "Length": 62, "Cover_Rate": 0.41333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "Mode", "=", "getLoadStoreMultipleSubMode", "(", "Opcode", ")", ";", "if", "(", "Mode", "==", "<STR_LIT>", "&&", "Offset", "==", "-", "Bytes", ")", "{", "Mode", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "Mode", "==", "<STR_LIT>", "&&", "Offset", "==", "-", "Bytes", ")", "{", "Mode", "=", "<STR_LIT>", ";", "}", "else", "{", "MergeInstr", "=", "findIncDecAfter", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ",", "TRI", ")", ";", "if", "(", "(", "(", "Mode", "!=", "<STR_LIT>", "&&", "Mode", "!=", "<STR_LIT>", ")", "||", "Offset", "!=", "Bytes", ")", "&&", "(", "(", "Mode", "!=", "<STR_LIT>", "&&", "Mode", "!=", "<STR_LIT>", ")", "||", "Offset", "!=", "-", "Bytes", ")", ")", "{", "if", "(", "!", "STI", "->", "hasMinSize", "(", ")", "||", "!", "BaseKill", ")", "return", "false", ";", "bool", "HighRegsUsed", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ">=", "<STR_LIT>", ")", "{", "HighRegsUsed", "=", "true", ";", "break", ";", "}", "if", "(", "!", "HighRegsUsed", ")", "MergeInstr", "=", "MBB", ".", "end", "(", ")", ";", "else", "return", "false", ";", "}", "}", "if", "(", "MergeInstr", "!=", "MBB", ".", "end", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MergeInstr", ")", ";", "MBB", ".", "erase", "(", "MergeInstr", ")", ";", "}", "unsigned", "NewOpc", "=", "getUpdatingLSMultipleOpcode", "(", "Opcode", ",", "Mode", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Base", ",", "getDefRegState", "(", "true", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "for", "(", "unsigned", "OpNum", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "OpNum", "!=", "e", ";", "++", "OpNum", ")", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ")", ";", "MIB", ".", "setMemRefs", "(", "MI", "->", "memoperands", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MIB", ")", ";", "MBB", ".", "erase", "(", "MBBI", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer19", "Func": "MergeBaseUpdateLSMultiple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21147, "Length": 340, "Cover_Rate": 0.6284658040665434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "ParseDirectiveMajorMinor", "(", "Major", ",", "Minor", ")", ")", "return", "true", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "TokError", "(", "<STR_LIT>", ")", ";", "Lex", "(", ")", ";", "if", "(", "ParseAsAbsoluteExpression", "(", "Stepping", ")", ")", "return", "TokError", "(", "<STR_LIT>", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "TokError", "(", "<STR_LIT>", ")", ";", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "String", ")", ")", "return", "TokError", "(", "<STR_LIT>", ")", ";", "VendorName", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getStringContents", "(", ")", ";", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "TokError", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["Lex", "(", ")", ";"], "File": "AMDGPUAsmParser14", "Func": "ParseDirectiveHSACodeObjectISA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21148, "Length": 132, "Cover_Rate": 0.4888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_punpckhqdq128", "(", "(", "__v2di", ")", "__A", ",", "(", "__v2di", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "emmintrin4", "Func": "_mm_unpackhi_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21149, "Length": 18, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Amt", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "bool", "IsFSHR", "=", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "{", "assert", "(", "Subtarget", ".", "hasVBMI2", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "IsFSHR", ")", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "APInt", "APIntShiftAmt", ";", "if", "(", "isConstantSplat", "(", "Amt", ",", "APIntShiftAmt", ")", ")", "{", "uint64_t", "ShiftAmt", "=", "APIntShiftAmt", ".", "getZExtValue", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "IsFSHR", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op0", ",", "Op1", ",", "DAG", ".", "getConstant", "(", "ShiftAmt", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "IsFSHR", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op0", ",", "Op1", ",", "Amt", ")", ";", "}", "assert", "(", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "bool", "OptForSize", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ".", "hasOptSize", "(", ")", ";", "if", "(", "!", "OptForSize", "&&", "Subtarget", ".", "isSHLDSlow", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "IsFSHR", ")", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";"], "ground_truth": ["if", "(", "VT", "==", "<STR_LIT>", ")", "Amt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Amt", ".", "getValueType", "(", ")", ",", "Amt", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "Amt", ".", "getValueType", "(", ")", ")", ")", ";"], "File": "X86ISelLowering108", "Func": "LowerFunnelShift", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21150, "Length": 236, "Cover_Rate": 0.6361185983827493, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "return", "<STR_LIT>", ";", "}", "else", "{", "if", "(", "TARGET_BIG_ENDIAN", ")", "return", "<STR_LIT>", ";", "else", "return", "<STR_LIT>", ";", "}", "}", "if", "(", "INTVAL", "(", "in0_idx0", ")", "!=", "INTVAL", "(", "in0_idx1", ")", "&&", "INTVAL", "(", "in1_idx0", ")", "!=", "INTVAL", "(", "in1_idx1", ")", ")", "{", "if", "(", "INTVAL", "(", "in0_idx0", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "TARGET_BIG_ENDIAN", ")", "return", "<STR_LIT>", ";", "else", "return", "<STR_LIT>", ";", "}", "else", "{", "if", "(", "TARGET_BIG_ENDIAN", ")", "return", "<STR_LIT>", ";", "else", "return", "<STR_LIT>", ";", "}", "}", "gcc_unreachable", "(", ")", ";"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "nds32-md-auxiliary", "Func": "nds32_output_sms", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21151, "Length": 87, "Cover_Rate": 0.5058139534883721, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "BRIGDwarfStreamer", "::", "Finish", "(", ")", "{", "MCELFStreamer", "::", "Finish", "(", ")", ";", "dwarfStream", "->", "flush", "(", ")", ";"], "ground_truth": ["dwarfStream", "->", "releaseStream", "(", ")", ";"], "File": "BRIGDwarfStreamer", "Func": "Finish", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 21152, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "ValVT", ".", "getStoreSize", "(", ")", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "PtrVT", ")", ";", "SDValue", "Val", ";", "<STR_LIT>", "ExtType", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "case", "CCValAssign", "::", "Indirect", ":", "case", "CCValAssign", "::", "BCvt", ":", "ExtType", "=", "<STR_LIT>", ";", "break", ";", "}"], "ground_truth": ["Val", "=", "DAG", ".", "getExtLoad", "(", "ExtType", ",", "DL", ",", "LocVT", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "FI", ")", ",", "ValVT", ")", ";"], "File": "RISCVISelLowering42", "Func": "unpackFromMemLoc", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21153, "Length": 110, "Cover_Rate": 0.6077348066298343, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "}", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "std", "::", "swap", "(", "N0", ",", "N1", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "N1", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "N0", ".", "hasOneUse", "(", ")", "||", "!", "N1", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "ShAmt0", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ShAmt0", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "ShAmt1", "=", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ShAmt1", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "ShAmt0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "ShAmt0", "=", "ShAmt0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ShAmt1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "ShAmt1", "=", "ShAmt1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "DebugLoc", "DL", "=", "N", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Opc", "=", "<STR_LIT>", ";", "SDValue", "Op0", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ShAmt0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Opc", "=", "<STR_LIT>", ";", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "std", "::", "swap", "(", "ShAmt0", ",", "ShAmt1", ")", ";", "}", "unsigned", "Bits", "=", "VT", ".", "getSizeInBits", "(", ")", ";", "if", "(", "ShAmt1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "Sum", "=", "ShAmt1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ConstantSDNode", "*", "SumC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Sum", ")", ")", "{", "SDValue", "ShAmt1Op1", "=", "ShAmt1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ShAmt1Op1", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "ShAmt1Op1", "=", "ShAmt1Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "SumC", "->", "getSExtValue", "(", ")", "==", "Bits", "&&", "ShAmt1Op1", "==", "ShAmt0", ")", "return", "DAG", ".", "getNode", "(", "Opc", ",", "DL", ",", "VT", ",", "Op0", ",", "Op1", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "ShAmt0", ")", ")", ";", "}", "}", "else", "if", "(", "ConstantSDNode", "*", "ShAmt1C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "ShAmt1", ")", ")", "{", "ConstantSDNode", "*", "ShAmt0C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "ShAmt0", ")", ";", "if", "(", "ShAmt0C", "&&", "ShAmt0C", "->", "getSExtValue", "(", ")", "+", "ShAmt1C", "->", "getSExtValue", "(", ")", "==", "Bits", ")", "return", "DAG", ".", "getNode", "(", "Opc", ",", "DL", ",", "VT", ",", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "ShAmt0", ")", ")", ";", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering170", "Func": "PerformOrCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21154, "Length": 444, "Cover_Rate": 0.3781942078364566, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "InstrInfo", ";"], "ground_truth": ["}"], "File": "LM32Subtarget", "Func": "getInstrInfo", "Target": "LM32", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21155, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "assert", "(", "!", "(", "(", "Undef1", "||", "Zero1", ")", "&&", "(", "Undef2", "||", "Zero2", ")", ")", "&&", "<STR_LIT>", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "Unpckl", ",", "Unpckh", ";", "createUnpackShuffleMask", "(", "VT", ",", "Unpckl", ",", "true", ",", "IsUnary", ")", ";", "if", "(", "isTargetShuffleEquivalent", "(", "TargetMask", ",", "Unpckl", ")", ")", "{", "UnpackOpcode", "=", "<STR_LIT>", ";", "V2", "=", "(", "Undef2", "?", "DAG", ".", "getUNDEF", "(", "VT", ")", ":", "(", "IsUnary", "?", "V1", ":", "V2", ")", ")", ";", "V1", "=", "(", "Undef1", "?", "DAG", ".", "getUNDEF", "(", "VT", ")", ":", "V1", ")", ";", "return", "true", ";", "}", "createUnpackShuffleMask", "(", "VT", ",", "Unpckh", ",", "false", ",", "IsUnary", ")", ";", "if", "(", "isTargetShuffleEquivalent", "(", "TargetMask", ",", "Unpckh", ")", ")", "{", "UnpackOpcode", "=", "<STR_LIT>", ";", "V2", "=", "(", "Undef2", "?", "DAG", ".", "getUNDEF", "(", "VT", ")", ":", "(", "IsUnary", "?", "V1", ":", "V2", ")", ")", ";", "V1", "=", "(", "Undef1", "?", "DAG", ".", "getUNDEF", "(", "VT", ")", ":", "V1", ")", ";", "return", "true", ";", "}", "if", "(", "IsUnary", "&&", "(", "Zero1", "||", "Zero2", ")", ")", "{", "if", "(", "(", "Subtarget", ".", "hasSSE41", "(", ")", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "&&", "isSequentialOrUndefOrZeroInRange", "(", "TargetMask", ",", "<NUM_LIT>", ",", "NumElts", ",", "<NUM_LIT>", ")", ")", "return", "false", ";", "bool", "MatchLo", "=", "true", ",", "MatchHi", "=", "true", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "(", "i", "!=", "NumElts", ")", "&&", "(", "MatchLo", "||", "MatchHi", ")", ";", "++", "i", ")", "{", "int", "M", "=", "TargetMask", "[", "i", "]", ";", "if", "(", "(", "(", "(", "i", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "&&", "Zero1", ")", "||", "(", "(", "(", "i", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "&&", "Zero2", ")", "||", "(", "M", "==", "SM_SentinelUndef", ")", ")", "continue", ";", "MatchLo", "&=", "(", "M", "==", "Unpckl", "[", "i", "]", ")", ";", "MatchHi", "&=", "(", "M", "==", "Unpckh", "[", "i", "]", ")", ";", "}", "if", "(", "MatchLo", "||", "MatchHi", ")", "{", "UnpackOpcode", "=", "MatchLo", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "V2", "=", "Zero2", "?", "getZeroVector", "(", "VT", ",", "Subtarget", ",", "DAG", ",", "DL", ")", ":", "V1", ";", "V1", "=", "Zero1", "?", "getZeroVector", "(", "VT", ",", "Subtarget", ",", "DAG", ",", "DL", ")", ":", "V1", ";", "return", "true", ";", "}", "}", "if", "(", "!", "IsUnary", ")", "{", "ShuffleVectorSDNode", "::", "commuteMask", "(", "Unpckl", ")", ";", "if", "(", "isTargetShuffleEquivalent", "(", "TargetMask", ",", "Unpckl", ")", ")", "{", "UnpackOpcode", "=", "<STR_LIT>", ";", "std", "::", "swap", "(", "V1", ",", "V2", ")", ";", "return", "true", ";", "}", "ShuffleVectorSDNode", "::", "commuteMask", "(", "Unpckh", ")", ";", "if", "(", "isTargetShuffleEquivalent", "(", "TargetMask", ",", "Unpckh", ")", ")", "{"], "ground_truth": ["UnpackOpcode", "=", "<STR_LIT>", ";"], "File": "X86ISelLowering125", "Func": "matchShuffleWithUNPCK", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21156, "Length": 420, "Cover_Rate": 0.7130730050933786, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO2", ".", "getImm", "(", ")", ")", "{", "O", "<<", "<STR_LIT>", "<<", "(", "MO2", ".", "getImm", "(", ")", "<<", "<NUM_LIT>", ")", ";", "}", "O", "<<", "<STR_LIT>", "<<", "markup", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter (2)", "Func": "printAddrMode6Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21157, "Length": 34, "Cover_Rate": 0.3469387755102041, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "CreateSysReg", "(", "StringRef", "Str", ",", "SMLoc", "S", ",", "uint32_t", "MRSReg", ",", "uint32_t", "MSRReg", ",", "uint32_t", "PStateField", ",", "MCContext", "&", "Ctx", ")", "{", "auto", "Op", "=", "std", "::", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "k_SysReg", ",", "Ctx", ")", ";", "Op", "->", "SysReg", ".", "Data", "=", "Str", ".", "data", "(", ")", ";", "Op", "->", "SysReg", ".", "Length", "=", "Str", ".", "size", "(", ")", ";", "Op", "->", "SysReg", ".", "MRSReg", "=", "MRSReg", ";"], "ground_truth": ["Op", "->", "SysReg", ".", "MSRReg", "=", "MSRReg", ";"], "File": "AArch64AsmParser1", "Func": "CreateSysReg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21158, "Length": 84, "Cover_Rate": 0.7777777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "processFixupValue", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCAsmLayout", "&", "Layout", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCFragment", "*", "DF", ",", "MCValue", "&", "Target", ",", "uint64_t", "&", "Value", ",", "bool", "&", "IsResolved", ")", "{", "switch", "(", "Fixup", ".", "getKind", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "Value", "!=", "<NUM_LIT>", ")", "{", "IsResolved", "=", "true", ";", "}", "}", "break", ";", "}"], "ground_truth": ["}"], "File": "TOYAsmBackend", "Func": "processFixupValue", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21159, "Length": 69, "Cover_Rate": 0.9452054794520548, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>Operand", "::", "isPCD", "(", ")", "const", "{", "return", "isMemOp", "(", ")", "&&", "MemOp", ".", "Op", "==", "<STR_LIT>", "::", "RegIndirectDisplacement", "&&", "MemOp", ".", "OuterReg", "==", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "M68kAsmParser", "Func": "isPCD", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21160, "Length": 28, "Cover_Rate": 0.875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmlsl_n_u32", "(", "uint64x2_t", "a", ",", "uint32x2_t", "b", ",", "uint32_t", "c", ")", "{", "uint64x2_t", "result", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ",", "<STR_LIT>", "(", "c", ")", ":", ")", ";"], "ground_truth": ["return", "result", ";"], "File": "arm", "Func": "neon2_vmlsl_n_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21161, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "parseRegister", "(", "Operands", ",", "RegGR", ",", "<STR_LIT>", ",", "ADDR64Reg", ")", ";"], "ground_truth": ["}"], "File": "SystemZAsmParser (2)", "Func": "parseADDR64", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21162, "Length": 13, "Cover_Rate": 0.5652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getDefRegState", "(", "R", ".", "isDef", "(", ")", ")", "|", "getImplRegState", "(", "R", ".", "isImplicit", "(", ")", ")", "|", "getKillRegState", "(", "R", ".", "isKill", "(", ")", ")", "|", "getDeadRegState", "(", "R", ".", "isDead", "(", ")", ")", "|", "getUndefRegState", "(", "R", ".", "isUndef", "(", ")", ")", "|", "getInternalReadRegState", "(", "R", ".", "isInternalRead", "(", ")", ")", "|", "(", "R", ".", "isDebug", "(", ")", "?", "RegState", "::", "Debug", ":", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "HexagonSplitDouble6", "Func": "getRegState", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 21163, "Length": 70, "Cover_Rate": 0.7777777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "{", "Register", "Reg", "=", "PushOp", ".", "getReg", "(", ")", ";", "if", "(", "Is64Bit", "&&", "Store", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Register", "UndefReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "Reg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "Context", ".", "Call", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "UndefReg", ")", ";", "BuildMI", "(", "MBB", ",", "Context", ".", "Call", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "UndefReg", ")", ".", "add", "(", "PushOp", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "}", "bool", "SlowPUSHrmm", "=", "STI", "->", "isAtom", "(", ")", "||", "STI", "->", "isSLM", "(", ")", ";", "MachineInstr", "*", "DefMov", "=", "nullptr", ";", "if", "(", "!", "SlowPUSHrmm", "&&", "(", "DefMov", "=", "canFoldIntoRegPush", "(", "FrameSetup", ",", "Reg", ")", ")", ")", "{", "PushOpcode", "=", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Push", "=", "BuildMI", "(", "MBB", ",", "Context", ".", "Call", ",", "DL", ",", "TII", "->", "get", "(", "PushOpcode", ")", ")", ";", "unsigned", "NumOps", "=", "DefMov", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "i", "=", "NumOps", "-", "<STR_LIT>", ";", "i", "!=", "NumOps", ";", "++", "i", ")", "Push", "->", "addOperand", "(", "DefMov", "->", "getOperand", "(", "i", ")", ")", ";", "DefMov", "->", "eraseFromParent", "(", ")", ";", "}", "else", "{", "PushOpcode", "=", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Push", "=", "BuildMI", "(", "MBB", ",", "Context", ".", "Call", ",", "DL", ",", "TII", "->", "get", "(", "PushOpcode", ")", ")", ".", "addReg", "(", "Reg", ")", ".", "getInstr", "(", ")", ";", "}"], "ground_truth": ["break", ";"], "File": "X86CallFrameOptimization13", "Func": "adjustCallSequence", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21164, "Length": 259, "Cover_Rate": 0.40030911901081917, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CurBB", "=", "BB", ";", "const", "Function", "*", "F", "=", "CurDAG", "->", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ";", "OptForSize", "=", "F", "->", "hasFnAttr", "(", "Attribute", "::", "OptimizeForSize", ")", ";", "DEBUG", "(", "BB", "->", "dump", "(", ")", ")", ";", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", ")", "PreprocessForRMW", "(", ")", ";", "PreprocessForFPConvert", "(", ")", ";", "DOUT", "<<", "<STR_LIT>", ";", "Indent", "=", "<NUM_LIT>", ";"], "ground_truth": ["SelectRoot", "(", "*", "CurDAG", ")", ";"], "File": "X86ISelDAGToDAG45", "Func": "InstructionSelect", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21165, "Length": 69, "Cover_Rate": 0.7931034482758621, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLT", "SrcTy", "=", "MRI", ".", "getType", "(", "Src", ")", ";", "unsigned", "NewOpc", "=", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "auto", "Tmp", "=", "B", ".", "buildInstr", "(", "NewOpc", ",", "{", "DstTy", "}", ",", "{", "Src", "}", ")", ";"], "ground_truth": ["B", ".", "buildUMin", "(", "Dst", ",", "Tmp", ",", "B", ".", "buildConstant", "(", "DstTy", ",", "SrcTy", ".", "getSizeInBits", "(", ")", ")", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeCTLZ_CTTZ", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21166, "Length": 65, "Cover_Rate": 0.47101449275362317, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "*", "ReplInstrMCID", "[", "<NUM_LIT>", "]", ",", "ZipDest", "[", "<NUM_LIT>", "]", ")", ".", "addReg", "(", "StReg", "[", "<NUM_LIT>", "]", ")", ".", "addReg", "(", "StReg", "[", "<NUM_LIT>", "]", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "*", "ReplInstrMCID", "[", "<NUM_LIT>", "]", ",", "ZipDest", "[", "<NUM_LIT>", "]", ")", ".", "addReg", "(", "StReg", "[", "<NUM_LIT>", "]", ",", "StRegKill", "[", "<NUM_LIT>", "]", ")", ".", "addReg", "(", "StReg", "[", "<NUM_LIT>", "]", ",", "StRegKill", "[", "<NUM_LIT>", "]", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "*", "ReplInstrMCID", "[", "<NUM_LIT>", "]", ",", "ZipDest", "[", "<NUM_LIT>", "]", ")", ".", "addReg", "(", "ZipDest", "[", "<NUM_LIT>", "]", ")", ".", "addReg", "(", "ZipDest", "[", "<NUM_LIT>", "]", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "*", "ReplInstrMCID", "[", "<NUM_LIT>", "]", ",", "ZipDest", "[", "<NUM_LIT>", "]", ")", ".", "addReg", "(", "ZipDest", "[", "<NUM_LIT>", "]", ")", ".", "addReg", "(", "ZipDest", "[", "<NUM_LIT>", "]", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "*", "ReplInstrMCID", "[", "<NUM_LIT>", "]", ",", "ZipDest", "[", "<NUM_LIT>", "]", ")", ".", "addReg", "(", "ZipDest", "[", "<NUM_LIT>", "]", ")", ".", "addReg", "(", "ZipDest", "[", "<NUM_LIT>", "]", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "*", "ReplInstrMCID", "[", "<NUM_LIT>", "]", ",", "ZipDest", "[", "<NUM_LIT>", "]", ")", ".", "addReg", "(", "ZipDest", "[", "<NUM_LIT>", "]", ")", ".", "addReg", "(", "ZipDest", "[", "<NUM_LIT>", "]", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "*", "ReplInstrMCID", "[", "<NUM_LIT>", "]", ")", ".", "addReg", "(", "ZipDest", "[", "<NUM_LIT>", "]", ")", ".", "addReg", "(", "ZipDest", "[", "<NUM_LIT>", "]", ")", ".", "addReg", "(", "AddrReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "*", "ReplInstrMCID", "[", "<NUM_LIT>", "]", ")", ".", "addReg", "(", "ZipDest", "[", "<NUM_LIT>", "]", ")", ".", "addReg", "(", "ZipDest", "[", "<NUM_LIT>", "]", ")", ".", "addReg", "(", "AddrReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "break", ";", "}", "++", "NumModifiedInstr", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AArch64SIMDInstrOpt (2)", "Func": "optimizeLdStInterleave", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21167, "Length": 318, "Cover_Rate": 0.3659378596087457, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DUMP_METHOD", "void", "<ISA_LIT>ConstantPoolValue", "::", "dump", "(", ")", "const", "{"], "ground_truth": ["errs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "this", ";"], "File": "ARMConstantPoolValue1", "Func": "dump", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21168, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "size_t", "i", ";", "HOST_WIDE_INT", "builtin_mask", "=", "rs6000_builtin_mask", ";", "tree", "int_ftype_int_v2sf_v2sf", "=", "build_function_type_list", "(", "integer_type_node", ",", "integer_type_node", ",", "V2SF_type_node", ",", "V2SF_type_node", ",", "NULL_TREE", ")", ";", "tree", "pcfloat_type_node", "=", "build_pointer_type", "(", "build_qualified_type", "(", "float_type_node", ",", "TYPE_QUAL_CONST", ")", ")", ";", "tree", "v2sf_ftype_long_pcfloat", "=", "build_function_type_list", "(", "V2SF_type_node", ",", "long_integer_type_node", ",", "pcfloat_type_node", ",", "NULL_TREE", ")", ";", "tree", "void_ftype_v2sf_long_pcfloat", "=", "build_function_type_list", "(", "void_type_node", ",", "V2SF_type_node", ",", "long_integer_type_node", ",", "pcfloat_type_node", ",", "NULL_TREE", ")", ";", "def_builtin", "(", "<STR_LIT>", ",", "v2sf_ftype_long_pcfloat", ",", "PAIRED_BUILTIN_LX", ")", ";", "def_builtin", "(", "<STR_LIT>", ",", "void_ftype_v2sf_long_pcfloat", ",", "PAIRED_BUILTIN_STX", ")", ";", "d", "=", "bdesc_paired_preds", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "bdesc_paired_preds", ")", ";", "++", "i", ",", "d", "++", ")", "{", "tree", "type", ";", "HOST_WIDE_INT", "mask", "=", "d", "->", "mask", ";", "if", "(", "(", "mask", "&", "builtin_mask", ")", "!=", "mask", ")", "{", "if", "(", "TARGET_DEBUG_BUILTIN", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "d", "->", "name", ")", ";", "continue", ";"], "ground_truth": ["}"], "File": "rs60006", "Func": "paired_init_builtins", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21169, "Length": 148, "Cover_Rate": 0.5584905660377358, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "StringSwitch", "<", "unsigned", ">", "(", "Name", ".", "lower", "(", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser59", "Func": "matchSVEPredicateRegName", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21170, "Length": 131, "Cover_Rate": 0.7660818713450293, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Subtarget", ".", "useSmallSection", "(", ")", ")", "return", "false", ";", "const", "GlobalVariable", "*", "GVA", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "GV", ")", ";", "if", "(", "!", "GVA", ")", "return", "false", ";", "if", "(", "!", "Kind", ".", "isBSS", "(", ")", "&&", "!", "Kind", ".", "isDataRel", "(", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "Kind", ".", "isMergeable1ByteCString", "(", ")", ")", "return", "false", ";"], "File": "Cpu0TargetObjectFile1", "Func": "IsGlobalInSmallSection", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21171, "Length": 63, "Cover_Rate": 0.49606299212598426, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "IsPCRel", "=", "Writer", "->", "isFixupKindPCRel", "(", "Asm", ",", "Fixup", ".", "getKind", "(", ")", ")", ";", "unsigned", "Type", "=", "MachO", "::", "<ISA_LIT>_RELOC_HALF", ";", "const", "MCSymbol", "*", "A", "=", "&", "Target", ".", "getSymA", "(", ")", "->", "getSymbol", "(", ")", ";", "const", "MCSymbolData", "*", "A_SD", "=", "&", "Asm", ".", "getSymbolData", "(", "*", "A", ")", ";", "if", "(", "!", "A_SD", "->", "getFragment", "(", ")", ")", "Asm", ".", "getContext", "(", ")", ".", "FatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "+", "A", "->", "getName", "(", ")", "+", "<STR_LIT>", ")", ";", "uint32_t", "Value", "=", "Writer", "->", "getSymbolAddress", "(", "A_SD", ",", "Layout", ")", ";", "uint32_t", "Value2", "=", "<NUM_LIT>", ";", "uint64_t", "SecAddr", "=", "Writer", "->", "getSectionAddress", "(", "A_SD", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", ")", ";", "FixedValue", "+=", "SecAddr", ";", "if", "(", "const", "MCSymbolRefExpr", "*", "B", "=", "Target", ".", "getSymB", "(", ")", ")", "{", "const", "MCSymbolData", "*", "B_SD", "=", "&", "Asm", ".", "getSymbolData", "(", "B", "->", "getSymbol", "(", ")", ")", ";", "if", "(", "!", "B_SD", "->", "getFragment", "(", ")", ")", "Asm", ".", "getContext", "(", ")", ".", "FatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "+", "B", "->", "getSymbol", "(", ")", ".", "getName", "(", ")", "+", "<STR_LIT>", ")", ";", "Type", "=", "MachO", "::", "<ISA_LIT>_RELOC_HALF_SECTDIFF", ";"], "ground_truth": ["Value2", "=", "Writer", "->", "getSymbolAddress", "(", "B_SD", ",", "Layout", ")", ";"], "File": "ARMMachObjectWriter11", "Func": "RecordARMScatteredHalfRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21172, "Length": 212, "Cover_Rate": 0.3977485928705441, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DAG", ".", "getTarget", "(", ")", ".", "Options", ".", "EmulatedTLS", ")", "return", "LowerToTLSEmulatedModel", "(", "GA", ",", "DAG", ")", ";", "TLSModel", "::", "Model", "model", "=", "DAG", ".", "getTarget", "(", ")", ".", "getTLSModel", "(", "GV", ")", ";", "switch", "(", "model", ")", "{", "case", "TLSModel", "::", "GeneralDynamic", ":", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", ")", "return", "LowerToTLSGeneralDynamicModel64", "(", "GA", ",", "DAG", ",", "PtrVT", ")", ";", "return", "LowerToTLSGeneralDynamicModel32", "(", "GA", ",", "DAG", ",", "PtrVT", ")", ";", "case", "TLSModel", "::", "LocalDynamic", ":", "return", "LowerToTLSLocalDynamicModel", "(", "GA", ",", "DAG", ",", "PtrVT", ",", "Subtarget", "->", "is64Bit", "(", ")", ")", ";", "case", "TLSModel", "::", "InitialExec", ":", "case", "TLSModel", "::", "LocalExec", ":", "return", "LowerToTLSExecModel", "(", "GA", ",", "DAG", ",", "PtrVT", ",", "model", ",", "Subtarget", "->", "is64Bit", "(", ")", ",", "DAG", ".", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "{", "unsigned", "char", "OpFlag", "=", "<NUM_LIT>", ";", "unsigned", "WrapperKind", "=", "Subtarget", "->", "isPICStyleRIPRel", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "bool", "PIC32", "=", "(", "DAG", ".", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "&&", "!", "Subtarget", "->", "is64Bit", "(", ")", ";", "if", "(", "PIC32", ")", "OpFlag", "=", "<STR_LIT>", ";", "else", "OpFlag", "=", "<STR_LIT>", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GA", "->", "getGlobal", "(", ")", ",", "DL", ",", "GA", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "GA", "->", "getOffset", "(", ")", ",", "OpFlag", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getNode", "(", "WrapperKind", ",", "DL", ",", "PtrVT", ",", "Result", ")", ";", "if", "(", "PIC32", ")", "Offset", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", ")", ",", "PtrVT", ")", ",", "Offset", ")", ";", "SDValue", "Chain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Args", "[", "]", "=", "{", "Chain", ",", "Offset", "}", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "NodeTys", ",", "Args", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "MFI", "->", "setAdjustsStack", "(", "true", ")", ";"], "ground_truth": ["unsigned", "Reg", "=", "Subtarget", "->", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "X86ISelLowering1", "Func": "LowerGlobalTLSAddress", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21173, "Length": 377, "Cover_Rate": 0.4170353982300885, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TARGET_SIMD", ")", "return", "false", ";", "machine_mode", "vmode", ";", "scalar_int_mode", "imode", ";", "unsigned", "HOST_WIDE_INT", "ival", ";", "if", "(", "CONST_DOUBLE_P", "(", "x", ")", "&&", "SCALAR_FLOAT_MODE_P", "(", "mode", ")", ")", "{", "if", "(", "!", "aarch64_reinterpret_float_as_int", "(", "x", ",", "&", "ival", ")", ")", "return", "false", ";", "if", "(", "aarch64_float_const_zero_rtx_p", "(", "x", ")", ")", "return", "true", ";", "imode", "=", "int_mode_for_mode", "(", "mode", ")", ".", "require", "(", ")", ";", "}", "else", "if", "(", "CONST_INT_P", "(", "x", ")", "&&", "is_a", "<", "scalar_int_mode", ">", "(", "mode", ",", "&", "imode", ")", ")", "ival", "=", "INTVAL", "(", "x", ")", ";", "else", "return", "false", ";", "int", "width", "=", "GET_MODE_BITSIZE", "(", "imode", ")", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "vmode", "=", "aarch64_simd_container_mode", "(", "imode", ",", "width", ")", ";", "rtx", "v_op", "=", "aarch64_simd_gen_const_vector_dup", "(", "vmode", ",", "ival", ")", ";"], "ground_truth": ["return", "aarch64_simd_valid_immediate", "(", "v_op", ",", "NULL", ")", ";"], "File": "aarch641", "Func": "aarch64_can_const_movi_rtx_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21174, "Length": 138, "Cover_Rate": 0.9261744966442953, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_p16_s8", "(", "int8x8_t", "__a", ")", "{"], "ground_truth": ["return", "(", "poly16x4_t", ")", "__a", ";"], "File": "arm", "Func": "neon2_vreinterpret_p16_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21175, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "VT", ".", "isVector", "(", ")", "&&", "InVT", ".", "isVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "VT", ".", "getVectorNumElements", "(", ")", "==", "VT", ".", "getVectorNumElements", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "||", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "||", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "InVT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "||", "InVT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "||", "InVT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "Subtarget", ".", "hasInt256", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "In", ")", ";", "SDValue", "ZeroVec", "=", "getZeroVector", "(", "InVT", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ";", "SDValue", "Undef", "=", "DAG", ".", "getUNDEF", "(", "InVT", ")", ";", "bool", "NeedZero", "=", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "SDValue", "OpLo", "=", "getUnpackl", "(", "DAG", ",", "dl", ",", "InVT", ",", "In", ",", "NeedZero", "?", "ZeroVec", ":", "Undef", ")", ";"], "ground_truth": ["SDValue", "OpHi", "=", "getUnpackh", "(", "DAG", ",", "dl", ",", "InVT", ",", "In", ",", "NeedZero", "?", "ZeroVec", ":", "Undef", ")", ";"], "File": "X86ISelLowering", "Func": "LowerAVXExtend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21176, "Length": 193, "Cover_Rate": 0.595679012345679, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "MaskOps", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "Size", "=", "Mask", ".", "size", "(", ")", ";", "i", "<", "Size", ";", "++", "i", ")", "{", "if", "(", "Mask", "[", "i", "]", ">=", "<NUM_LIT>", "&&", "Mask", "[", "i", "]", "!=", "i", "&&", "Mask", "[", "i", "]", "!=", "i", "+", "Size", ")", "return", "SDValue", "(", ")", ";", "MaskOps", ".", "push_back", "(", "Mask", "[", "i", "]", "<", "Size", "?", "AllOnes", ":", "Zero", ")", ";", "}", "SDValue", "V1Mask", "=", "DAG", ".", "getBuildVector", "(", "VT", ",", "DL", ",", "MaskOps", ")", ";", "V1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V1", ",", "V1Mask", ")", ";", "MVT", "MaskVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", ";", "V2", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "MaskVT", ",", "DAG", ".", "getBitcast", "(", "MaskVT", ",", "V1Mask", ")", ",", "DAG", ".", "getBitcast", "(", "MaskVT", ",", "V2", ")", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V1", ",", "V2", ")", ";"], "File": "X86ISelLowering", "Func": "lowerVectorShuffleAsBitBlend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21177, "Length": 179, "Cover_Rate": 0.6754716981132075, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "getPC24DBLBPPEncoding", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNum", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "return", "getPCRelEncoding", "(", "MI", ",", "OpNum", ",", "Fixups", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "SystemZMCCodeEmitter10", "Func": "getPC24DBLBPPEncoding", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21178, "Length": 42, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CallInst", "*", "Call", "=", "dyn_cast", "<", "CallInst", ">", "(", "&", "I", ")", ";", "if", "(", "!", "Call", ")", "continue", ";", "Function", "*", "Callee", "=", "Call", "->", "getCalledFunction", "(", ")", ";", "if", "(", "!", "Callee", "||", "(", "Callee", "->", "getName", "(", ")", "!=", "NVVM_REFLECT_FUNCTION", "&&", "Callee", "->", "getIntrinsicID", "(", ")", "!=", "<STR_LIT>", ")", ")", "continue", ";", "assert", "(", "Call", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "const", "Value", "*", "Str", "=", "Call", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "const", "CallInst", "*", "ConvCall", "=", "dyn_cast", "<", "CallInst", ">", "(", "Str", ")", ")", "{", "Str", "=", "ConvCall", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "}", "assert", "(", "isa", "<", "ConstantExpr", ">", "(", "Str", ")", "&&", "<STR_LIT>", ")", ";", "const", "ConstantExpr", "*", "GEP", "=", "cast", "<", "ConstantExpr", ">", "(", "Str", ")", ";"], "ground_truth": ["const", "Value", "*", "Sym", "=", "GEP", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "NVVMReflect10", "Func": "runOnFunction", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21179, "Length": 144, "Cover_Rate": 0.3057324840764331, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Upper", "=", "CurDAG", "->", "getConstant", "(", "UpperVal", ",", "DL", ",", "VT", ")", ";", "if", "(", "Op0", ".", "getNode", "(", ")", ")", "Upper", "=", "CurDAG", "->", "getNode", "(", "Opcode", ",", "DL", ",", "VT", ",", "Op0", ",", "Upper", ")", ";", "Upper", "=", "SDValue", "(", "Select", "(", "Upper", ".", "getNode", "(", ")", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "Lower", "=", "CurDAG", "->", "getConstant", "(", "LowerVal", ",", "DL", ",", "VT", ")", ";"], "ground_truth": ["SDValue", "Or", "=", "CurDAG", "->", "getNode", "(", "Opcode", ",", "DL", ",", "VT", ",", "Upper", ",", "Lower", ")", ";"], "File": "RISCVISelDAGToDAG (2)", "Func": "splitLargeImmediate", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21180, "Length": 87, "Cover_Rate": 0.6492537313432836, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSubtargetInfo", "const", "&", "<ISA_LIT>MCCodeEmitter", "::", "getSubtargetInfo", "(", ")", "const", "{", "return", "MST", ";"], "ground_truth": ["}"], "File": "HexagonMCCodeEmitter23", "Func": "getSubtargetInfo", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 21181, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "regIsPICBase", "(", "unsigned", "BaseReg", ",", "const", "MachineRegisterInfo", "&", "MRI", ")", "{", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "BaseReg", ")", ")", "return", "false", ";", "bool", "isPICBase", "=", "false", ";", "for", "(", "MachineRegisterInfo", "::", "def_instr_iterator", "I", "=", "MRI", ".", "def_instr_begin", "(", "BaseReg", ")", ",", "E", "=", "MRI", ".", "def_instr_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineInstr", "*", "DefMI", "=", "&", "*", "I", ";", "if", "(", "DefMI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";"], "ground_truth": ["assert", "(", "!", "isPICBase", "&&", "<STR_LIT>", ")", ";"], "File": "X86InstrInfo106", "Func": "regIsPICBase", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21182, "Length": 90, "Cover_Rate": 0.8910891089108911, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstructionSelector", "::", "<ISA_LIT>InstructionSelector", "(", "const", "<ISA_LIT>TargetMachine", "&", "TM", ",", "<ISA_LIT>Subtarget", "&", "STI", ",", "<ISA_LIT>RegisterBankInfo", "&", "RBI", ")", ":", "STI", "(", "STI", ")", ",", "TII", "(", "*", "STI", ".", "getInstrInfo", "(", ")", ")", ",", "TRI", "(", "*", "STI", ".", "getRegisterInfo", "(", ")", ")", ",", "RBI", "(", "RBI", ")", ",", "{"], "ground_truth": ["}"], "File": "MOSInstructionSelector", "Func": "MOSInstructionSelector", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21183, "Length": 50, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SDValue", "Broadcast", "=", "lowerShuffleAsBroadcast", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Broadcast", ";", "if", "(", "SDValue", "Shift", "=", "lowerShuffleAsShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V1", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleWithPACK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "if", "(", "SDValue", "Rotate", "=", "lowerShuffleAsByteRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V1", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "MutableMask", "(", "Mask", ".", "begin", "(", ")", ",", "Mask", ".", "end", "(", ")", ")", ";", "return", "lowerV8I16GeneralSingleInputShuffle", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "MutableMask", ",", "Subtarget", ",", "DAG", ")", ";", "}", "assert", "(", "llvm", "::", "any_of", "(", "Mask", ",", "[", "]", "(", "int", "M", ")", "{", "return", "M", ">=", "<NUM_LIT>", "&&", "M", "<", "<NUM_LIT>", ";", "}", ")", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "if", "(", "SDValue", "Shift", "=", "lowerShuffleAsShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "Subtarget", ".", "hasSSE4A", "(", ")", ")", "if", "(", "SDValue", "V", "=", "lowerShuffleWithSSE4A", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "NumV2Inputs", "==", "<NUM_LIT>", ")", "if", "(", "SDValue", "V", "=", "lowerShuffleAsElementInsertion", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";", "bool", "IsBlendSupported", "=", "Subtarget", ".", "hasSSE41", "(", ")", ";", "if", "(", "IsBlendSupported", ")", "if", "(", "SDValue", "Blend", "=", "lowerShuffleAsBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "SDValue", "Masked", "=", "lowerShuffleAsBitMask", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "DAG", ")", ")", "return", "Masked", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleWithPACK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "if", "(", "SDValue", "Rotate", "=", "lowerShuffleAsByteRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "SDValue", "BitBlend", "=", "lowerShuffleAsBitBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ")", "return", "BitBlend", ";", "if", "(", "SDValue", "Unpack", "=", "lowerShuffleAsPermuteAndUnpack", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Unpack", ";", "if", "(", "!", "IsBlendSupported", "&&", "Subtarget", ".", "hasSSSE3", "(", ")", ")", "{"], "ground_truth": ["bool", "V1InUse", ",", "V2InUse", ";"], "File": "X86ISelLowering85", "Func": "lowerV8I16Shuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21184, "Length": 490, "Cover_Rate": 0.6950354609929078, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "BaseOp", "=", "<STR_LIT>", ";", "Cond", "=", "<STR_LIT>", ";", "break", ";", "}", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ")", ";", "SDValue", "Sum", "=", "DAG", ".", "getNode", "(", "BaseOp", ",", "DL", ",", "VTs", ",", "LHS", ",", "RHS", ")", ";", "SDValue", "SetCC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "Cond", ",", "DL", ",", "<STR_LIT>", ")", ",", "SDValue", "(", "Sum", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "N", "->", "getVTList", "(", ")", ",", "Sum", ",", "SetCC", ")", ";"], "ground_truth": ["}"], "File": "M680x0ISelLowering", "Func": "LowerXALUO", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21185, "Length": 111, "Cover_Rate": 0.43023255813953487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "ARMProcFamily", ";"], "ground_truth": ["}"], "File": "AArch64Subtarget (2)1", "Func": "getProcFamily", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21186, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "Value", "*", "Op", ":", "I", "->", "operands", "(", ")", ")", "if", "(", "!", "isa", "<", "LoadInst", ">", "(", "Op", ")", "&&", "!", "isa", "<", "ConstantInt", ">", "(", "Op", ")", ")", "ExtCost", "++", ";"], "ground_truth": ["return", "ExtCost", ";"], "File": "SystemZTargetTransformInfo", "Func": "getOperandsExtensionCost", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21187, "Length": 38, "Cover_Rate": 0.7037037037037037, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__m128i", "__result", "=", "_mm_cvtpd_epi32", "(", "__A", ")", ";"], "ground_truth": ["return", "(", "__m64", ")", "__result", "[", "<NUM_LIT>", "]", ";"], "File": "emmintrin2", "Func": "_mm_cvtpd_pi32", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21188, "Length": 17, "Cover_Rate": 0.4594594594594595, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFObjectWriter", "::", "<ISA_LIT>ELFObjectWriter", "(", "uint8_t", "OSABI", ")", ":", "MCELFObjectTargetWriter", "(", "false", ",", "OSABI", ",", "ELF", "::", "EM_VIDEOCORE", ",", "false", ")", "{"], "ground_truth": ["}"], "File": "VideocoreELFObjectWriter", "Func": "VideocoreELFObjectWriter", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 21189, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCAsmInfo", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "LM32MCAsmInfo", "Func": "anchor", "Target": "LM32", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21190, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Function", "&", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "{", "unsigned", "Num", ";", "if", "(", "F", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "Num", ")", ")", "return", ";", "emit<ISA_LIT>Nops", "(", "*", "OutStreamer", ",", "Num", ",", "Subtarget", ")", ";", "return", ";", "}"], "ground_truth": ["auto", "CurSled", "=", "OutContext", ".", "createTempSymbol", "(", "<STR_LIT>", ",", "true", ")", ";"], "File": "X86MCInstLower10", "Func": "LowerPATCHABLE_FUNCTION_ENTER", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21191, "Length": 71, "Cover_Rate": 0.5144927536231884, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "IES_LSHIFT", ":", "case", "IES_RSHIFT", ":", "case", "IES_PLUS", ":", "case", "IES_MINUS", ":", "case", "IES_NOT", ":", "case", "IES_MULTIPLY", ":", "case", "IES_DIVIDE", ":", "case", "IES_MOD", ":", "case", "IES_LPAREN", ":", "case", "IES_LBRAC", ":"], "ground_truth": ["case", "IES_INIT", ":"], "File": "X86AsmParser (2)5", "Func": "onNot", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21192, "Length": 33, "Cover_Rate": 0.39285714285714285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "timode_p", "==", "!", "!", "TARGET_64BIT", "&&", "TARGET_STV", "&&", "TARGET_SSE2", "&&", "optimize", ">", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "i3866", "Func": "gate", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21193, "Length": 18, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vstrwq_scatter_base_p_s32", "(", "uint32x4_t", "__addr", ",", "const", "int", "__offset", ",", "int32x4_t", "__value", ",", "mve_pred16_t", "__p", ")", "{", "__builtin_mve_vstrwq_scatter_base_p_sv4si", "(", "__addr", ",", "__offset", ",", "__value", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vstrwq_scatter_base_p_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21194, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>Target", "(", ")", "{"], "ground_truth": ["RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "X", "(", "The<ISA_LIT>Target", ")", ";"], "File": "AlphaTargetMachine", "Func": "LLVMInitializeAlphaTarget", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21195, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Rn", "=", "CTX", ".", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "unsigned", "Imm5", "=", "MO1", ".", "getImm", "(", ")", ";"], "ground_truth": ["return", "(", "(", "Imm5", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "Rn", ";"], "File": "ARMMCCodeEmitter14", "Func": "getAddrModeISOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21196, "Length": 40, "Cover_Rate": 0.449438202247191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask16", ")", "__builtin_ia32_pcmpeqb128_mask", "(", "(", "__v16qi", ")", "__A", ",", "(", "__v16qi", ")", "__B", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin", "Func": "_mm_cmpeq_epi8_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21197, "Length": 24, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "avr_fix_inputs", "(", "rtx", "*", "op", ",", "unsigned", "opmask", ",", "unsigned", "rmask", ")", "{"], "ground_truth": ["avr_fix_operands", "(", "op", ",", "NULL", ",", "opmask", ",", "rmask", ")", ";"], "File": "avr", "Func": "avr_fix_inputs", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 21198, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "StackSize", "=", "computeStackSize", "(", "MF", ")", ";", "if", "(", "!", "StackSize", ")", "{", "return", ";", "}", "unsigned", "StackReg", "=", "<STR_LIT>", ";", "unsigned", "OffsetReg", "=", "materializeOffset", "(", "MF", ",", "MBB", ",", "MBBI", ",", "(", "unsigned", ")", "StackSize", ")", ";", "if", "(", "OffsetReg", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "StackReg", ")", ".", "addReg", "(", "StackReg", ")", ".", "addReg", "(", "OffsetReg", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "LC3FrameLowering", "Func": "emitPrologue", "Target": "LC3", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21199, "Length": 82, "Cover_Rate": 0.43386243386243384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "AVLReg", "=", "Require", ".", "getAVLReg", "(", ")", ";", "if", "(", "!", "AVLReg", ".", "isVirtual", "(", ")", ")", "return", "true", ";", "MachineInstr", "*", "PHI", "=", "MRI", "->", "getVRegDef", "(", "AVLReg", ")", ";", "if", "(", "!", "PHI", "||", "PHI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "PHI", "->", "getParent", "(", ")", "!=", "&", "MBB", ")", "return", "true", ";", "for", "(", "unsigned", "PHIOp", "=", "<NUM_LIT>", ",", "NumOps", "=", "PHI", "->", "getNumOperands", "(", ")", ";", "PHIOp", "!=", "NumOps", ";", "PHIOp", "+=", "<NUM_LIT>", ")", "{", "Register", "InReg", "=", "PHI", "->", "getOperand", "(", "PHIOp", ")", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "*", "PBB", "=", "PHI", "->", "getOperand", "(", "PHIOp", "+", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";"], "ground_truth": ["const", "BlockData", "&", "PBBInfo", "=", "BlockInfo", "[", "PBB", "->", "getNumber", "(", ")", "]", ";"], "File": "RISCVInsertVSETVLI11", "Func": "needVSETVLIPHI", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21200, "Length": 126, "Cover_Rate": 0.45323741007194246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "N", ".", "hasOneUse", "(", ")", "||", "!", "U", "->", "hasOneUse", "(", ")", ")", "return", "false", ";", "SDNode", "*", "CCUser", "=", "*", "U", "->", "use_begin", "(", ")", ";", "SDNode", "*", "CCRegUser", "=", "nullptr", ";"], "ground_truth": ["if", "(", "CCUser", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "cast", "<", "RegisterSDNode", ">", "(", "CCUser", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getReg", "(", ")", "==", "<STR_LIT>", ")", "{"], "File": "SystemZISelDAGToDAG (2)1", "Func": "IsProfitableToFold", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21201, "Length": 66, "Cover_Rate": 0.30697674418604654, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "poly_uint64", "bytepos", ";", "if", "(", "!", "wide_bytepos", ".", "to_uhwi", "(", "&", "bytepos", ")", "||", "pieces", ".", "length", "(", ")", "+", "field_info", ".", "pieces", ".", "length", "(", ")", ">", "MAX_PIECES", ")", "return", "DOESNT_MATTER", ";", "gcc_assert", "(", "!", "field_info", ".", "pieces", ".", "is_empty", "(", ")", ")", ";", "for", "(", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "field_info", ".", "pieces", ".", "length", "(", ")", ";", "++", "i", ")", "{", "piece", "p", "=", "field_info", ".", "pieces", "[", "i", "]", ";", "p", ".", "offset", "+=", "bytepos", ";", "add_piece", "(", "p", ")", ";", "}", "}"], "ground_truth": ["return", "pieces", ".", "is_empty", "(", ")", "?", "NO_ABI_IDENTITY", ":", "IS_PST", ";"], "File": "aarch64", "Func": "analyze_record", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21202, "Length": 101, "Cover_Rate": 0.4488888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "lowerLongBranchLUi", "(", "MI", ",", "OutMI", ")", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "lowerLongBranchADDiu", "(", "MI", ",", "OutMI", ",", "<STR_LIT>", ")", ";", "return", "true", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "MipsMCInstLower36", "Func": "lowerLongBranch", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21203, "Length": 28, "Cover_Rate": 0.32941176470588235, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "RegIndex", "!=", "<NUM_LIT>", ")", "&&", "(", "(", "int", ")", "Options", ".", "getATRegNum", "(", ")", "==", "RegIndex", ")", ")", "{", "if", "(", "RegIndex", "==", "<NUM_LIT>", ")", "Warning", "(", "Loc", ",", "<STR_LIT>", ")", ";", "else", "Warning", "(", "Loc", ",", "Twine", "(", "<STR_LIT>", ")", "+", "Twine", "(", "RegIndex", ")", "+", "<STR_LIT>", "+", "Twine", "(", "RegIndex", ")", "+", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmParser1", "Func": "WarnIfAssemblerTemporary", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21204, "Length": 61, "Cover_Rate": 0.8243243243243243, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "PI", "<", "<STR_LIT>", "::", "NUM_PERSONALITY_INDEX", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["EmitByte", "(", "<STR_LIT>", "::", "EHT_COMPACT", "|", "PI", ")", ";"], "File": "ARMUnwindOpAsm (2)", "Func": "EmitPersonalityIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21205, "Length": 20, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DecodeStatus", "Result", "=", "decodeInstruction", "(", "Table", ",", "MI", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "MI", ".", "insert", "(", "MI", ".", "begin", "(", ")", ",", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";", "const", "MCOperand", "&", "Imm4Op", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "Imm4Op", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "MI", ".", "addOperand", "(", "Imm4Op", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "MI", ".", "insert", "(", "MI", ".", "begin", "(", ")", ",", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "MI", ".", "insert", "(", "MI", ".", "begin", "(", ")", "+", "<NUM_LIT>", ",", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";", "break", ";", "}", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "return", "Result", ";", "}", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["}"], "File": "AArch64Disassembler35", "Func": "getInstruction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21206, "Length": 174, "Cover_Rate": 0.554140127388535, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "DL", ";"], "ground_truth": ["}"], "File": "LC3bTargetMachine", "Func": "getDataLayout", "Target": "LC3b", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21207, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "REG", "||", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "SUBREG", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", "&&", "CONST_OK_FOR_ADD", "(", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "TARGET_SHMEDIA", ")", "switch", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "{", "case", "CONST", ":"], "ground_truth": ["case", "LABEL_REF", ":"], "File": "sh3", "Func": "addsubcosts", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21208, "Length": 82, "Cover_Rate": 0.4606741573033708, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CC", "=", "ITBlock", ".", "getITCC", "(", ")", ";", "if", "(", "CC", "==", "<NUM_LIT>", ")", "CC", "=", "<STR_LIT>", ";", "if", "(", "ITBlock", ".", "instrInITBlock", "(", ")", ")", "ITBlock", ".", "advanceITState", "(", ")", ";", "else", "if", "(", "VPTBlock", ".", "instrInVPTBlock", "(", ")", ")", "{", "CC", "=", "VPTBlock", ".", "getVPTPred", "(", ")", ";", "VPTBlock", ".", "advanceVPTState", "(", ")", ";", "}", "const", "MCOperandInfo", "*", "OpInfo", "=", "<ISA_LIT>Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "OpInfo", ";", "MCInst", "::", "iterator", "I", "=", "MI", ".", "begin", "(", ")", ";", "unsigned", "short", "NumOps", "=", "<ISA_LIT>Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "NumOperands", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumOps", ";", "++", "i", ",", "++", "I", ")", "{", "if", "(", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", "{", "if", "(", "CC", "!=", "<STR_LIT>", "&&", "!", "<ISA_LIT>Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "isPredicable", "(", ")", ")", "Check", "(", "S", ",", "SoftFail", ")", ";", "I", "->", "setImm", "(", "CC", ")", ";", "++", "I", ";", "if", "(", "CC", "==", "<STR_LIT>", ")", "I", "->", "setReg", "(", "<NUM_LIT>", ")", ";", "else", "I", "->", "setReg", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["return", ";"], "File": "ARMDisassembler61", "Func": "UpdateThumbVFPPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21209, "Length": 189, "Cover_Rate": 0.8669724770642202, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "RC", "->", "getID", "(", ")", ")", "{", "default", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", "-", "<NUM_LIT>", "-", "(", "TFI", "->", "hasFP", "(", "MF", ")", "||", "STI", "->", "isTargetDarwin", "(", ")", ")", "-", "STI", "->", "isTargetDarwin", "(", ")", "-", "hasBasePointer", "(", "MF", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "AArch64RegisterInfo47", "Func": "getRegPressureLimit", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21210, "Length": 108, "Cover_Rate": 0.5775401069518716, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "float", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cvtsbh_ss", "(", "__bfloat16", "__A", ")", "{", "union", "{", "float", "a", ";", "unsigned", "int", "b", ";", "}", "__tmp", ";", "__tmp", ".", "b", "=", "(", "(", "unsigned", "int", ")", "(", "__A", ")", ")", "<<", "<NUM_LIT>", ";"], "ground_truth": ["return", "__tmp", ".", "a", ";"], "File": "avx512bf16intrin2", "Func": "_mm_cvtsbh_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21211, "Length": 52, "Cover_Rate": 0.9811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PassInfo", "*", "PI", "=", "new", "PassInfo", "(", "Name", ",", "<STR_LIT>", ",", "&", "<ISA_LIT>ExpandCondsets", "::", "ID", ",", "<NUM_LIT>", ",", "false", ",", "false", ")", ";", "Registry", ".", "registerPass", "(", "*", "PI", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "HexagonExpandCondsets1", "Func": "initializePassOnce", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 21212, "Length": 34, "Cover_Rate": 0.68, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "std", "::", "make_pair", "(", "LocalSizeY", ",", "LocalSizeZ", ")", ";", "}", "assert", "(", "IsAMDGCN", ")", ";", "Function", "*", "DispatchPtrFn", "=", "<STR_LIT>", "(", "Mod", ",", "<STR_LIT>", ")", ";", "CallInst", "*", "DispatchPtr", "=", "Builder", ".", "CreateCall", "(", "DispatchPtrFn", ",", "{", "}", ")", ";", "DispatchPtr", "->", "addAttribute", "(", "AttributeList", "::", "ReturnIndex", ",", "Attribute", "::", "NoAlias", ")", ";", "DispatchPtr", "->", "addAttribute", "(", "AttributeList", "::", "ReturnIndex", ",", "Attribute", "::", "NonNull", ")", ";", "DispatchPtr", "->", "addDereferenceableAttr", "(", "AttributeList", "::", "ReturnIndex", ",", "<NUM_LIT>", ")", ";", "Type", "*", "I32Ty", "=", "Type", "::", "getInt32Ty", "(", "Mod", "->", "getContext", "(", ")", ")", ";", "Value", "*", "CastDispatchPtr", "=", "Builder", ".", "CreateBitCast", "(", "DispatchPtr", ",", "PointerType", "::", "get", "(", "I32Ty", ",", "AS", ".", "CONSTANT_ADDRESS", ")", ")", ";", "Value", "*", "GEPXY", "=", "Builder", ".", "CreateConstInBoundsGEP1_64", "(", "CastDispatchPtr", ",", "<NUM_LIT>", ")", ";", "LoadInst", "*", "LoadXY", "=", "Builder", ".", "CreateAlignedLoad", "(", "GEPXY", ",", "<NUM_LIT>", ")", ";", "Value", "*", "GEPZU", "=", "Builder", ".", "CreateConstInBoundsGEP1_64", "(", "CastDispatchPtr", ",", "<NUM_LIT>", ")", ";", "LoadInst", "*", "LoadZU", "=", "Builder", ".", "CreateAlignedLoad", "(", "GEPZU", ",", "<NUM_LIT>", ")", ";", "MDNode", "*", "MD", "=", "MDNode", "::", "get", "(", "Mod", "->", "getContext", "(", ")", ",", "None", ")", ";", "LoadXY", "->", "setMetadata", "(", "LLVMContext", "::", "MD_invariant_load", ",", "MD", ")", ";", "LoadZU", "->", "setMetadata", "(", "LLVMContext", "::", "MD_invariant_load", ",", "MD", ")", ";"], "ground_truth": ["ST", ".", "makeLIDRangeMetadata", "(", "LoadZU", ")", ";"], "File": "AMDGPUPromoteAlloca39", "Func": "getLocalSizeYZ", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21213, "Length": 213, "Cover_Rate": 0.5741239892183289, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "LParen", ")", ")", "{", "if", "(", "SegReg", "==", "<NUM_LIT>", ")", "return", "<STR_LIT>", "(", "getPointerWidth", "(", ")", ",", "Disp", ",", "MemStart", ",", "ExprEnd", ")", ";", "return", "<STR_LIT>", "(", "getPointerWidth", "(", ")", ",", "SegReg", ",", "Disp", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MemStart", ",", "ExprEnd", ")", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "{", "SMLoc", "LParenLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Percent", ")", "||", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "}", "else", "{", "SMLoc", "ExprEnd", ";", "if", "(", "getParser", "(", ")", ".", "parseParenExpression", "(", "Disp", ",", "ExprEnd", ")", ")", "return", "nullptr", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "LParen", ")", ")", "{", "if", "(", "SegReg", "==", "<NUM_LIT>", ")", "return", "<STR_LIT>", "(", "getPointerWidth", "(", ")", ",", "Disp", ",", "LParenLoc", ",", "ExprEnd", ")", ";", "return", "<STR_LIT>", "(", "getPointerWidth", "(", ")", ",", "SegReg", ",", "Disp", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MemStart", ",", "ExprEnd", ")", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "}", "}", "unsigned", "BaseReg", "=", "<NUM_LIT>", ",", "IndexReg", "=", "<NUM_LIT>", ",", "Scale", "=", "<NUM_LIT>", ";", "SMLoc", "IndexLoc", ",", "BaseLoc", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Percent", ")", ")", "{", "SMLoc", "StartLoc", ",", "EndLoc", ";", "BaseLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "ParseRegister", "(", "BaseReg", ",", "StartLoc", ",", "EndLoc", ")", ")", "return", "nullptr", ";", "if", "(", "BaseReg", "==", "<STR_LIT>", "||", "BaseReg", "==", "<STR_LIT>", ")", "{", "Error", "(", "StartLoc", ",", "<STR_LIT>", ",", "SMRange", "(", "StartLoc", ",", "EndLoc", ")", ")", ";", "return", "nullptr", ";", "}", "}", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "X86AsmParser74", "Func": "ParseMemOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21214, "Length": 310, "Cover_Rate": 0.34292035398230086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__a", "-", "(", "__b", "*", "__aarch64_vget_lane_any", "(", "__c", ",", "__lane", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vmls_laneq_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21215, "Length": 17, "Cover_Rate": 0.5151515151515151, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getCRBitMask", "(", ")", "const", "{"], "ground_truth": ["assert", "(", "isCRBitMask", "(", ")", "&&", "<STR_LIT>", ")", ";"], "File": "PPCAsmParser45", "Func": "getCRBitMask", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21216, "Length": 15, "Cover_Rate": 0.5769230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isConditionalStore", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "HexagonInstrInfo", "Func": "isConditionalStore", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 21217, "Length": 107, "Cover_Rate": 0.4841628959276018, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "RegMask", "=", "Prev", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "auto", "&", "RegClass", "=", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "for", "(", "auto", "Candidate", ":", "RegClass", ")", "{", "if", "(", "!", "RegMask", ".", "clobbersPhysReg", "(", "Candidate", ")", ")", "continue", ";", "bool", "IsDef", "=", "false", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "Prev", "->", "implicit_operands", "(", ")", ")", "{", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isDef", "(", ")", "&&", "(", "TRI", "->", "isSubRegisterEq", "(", "MO", ".", "getReg", "(", ")", ",", "Candidate", ")", "||", "TRI", "->", "isSuperRegister", "(", "MO", ".", "getReg", "(", ")", ",", "Candidate", ")", ")", ")", "{", "IsDef", "=", "true", ";", "break", ";", "}", "}", "if", "(", "IsDef", ")", "continue", ";", "Regs", "[", "FoundRegs", "++", "]", "=", "Candidate", ";", "if", "(", "FoundRegs", "==", "(", "unsigned", ")", "NumPops", ")", "break", ";", "}"], "ground_truth": ["if", "(", "FoundRegs", "==", "<NUM_LIT>", ")", "return", "false", ";"], "File": "X86FrameLowering18", "Func": "adjustStackWithPops", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21218, "Length": 145, "Cover_Rate": 0.4264705882352941, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "CondRes", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "CCNode", "=", "CondRes", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<STR_LIT>", "CC", "=", "(", "<STR_LIT>", ")", "cast", "<", "ConstantSDNode", ">", "(", "CCNode", ")", "->", "getZExtValue", "(", ")", ";"], "ground_truth": ["SDValue", "BrCode", "=", "DAG", ".", "getConstant", "(", "GetFPBranchCodeFromCond", "(", "CC", ")", ",", "<STR_LIT>", ")", ";"], "File": "MipsISelLowering115", "Func": "LowerBRCOND", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21219, "Length": 53, "Cover_Rate": 0.3581081081081081, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "ARMISelLowering134", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21220, "Length": 468, "Cover_Rate": 0.4785276073619632, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "default", ":", "return", "true", ";", "}", "return", "printAsmRegInClass", "(", "MO", ",", "RC", ",", "<STR_LIT>", ",", "O", ")", ";", "}", "printOperand", "(", "MI", ",", "OpNum", ",", "O", ")", ";", "return", "false", ";", "}", "}", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "||", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "return", "printAsmMRegister", "(", "MO", ",", "'x'", ",", "O", ")", ";", "unsigned", "AltName", "=", "<STR_LIT>", ";", "const", "TargetRegisterClass", "*", "RegClass", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{", "RegClass", "=", "&", "<STR_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{", "RegClass", "=", "&", "<STR_LIT>", ";", "}", "else", "{", "RegClass", "=", "&", "<STR_LIT>", ";", "AltName", "=", "<STR_LIT>", ";", "}"], "ground_truth": ["return", "printAsmRegInClass", "(", "MO", ",", "RegClass", ",", "AltName", ",", "O", ")", ";"], "File": "AArch64AsmPrinter14", "Func": "PrintAsmOperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21221, "Length": 146, "Cover_Rate": 0.3133047210300429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "'('", ";", "printOperand", "(", "MI", ",", "OpNo", "+", "<NUM_LIT>", ",", "O", ")", ";"], "ground_truth": ["O", "<<", "<STR_LIT>", ";"], "File": "HSAILInstPrinter", "Func": "printVec2Op", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 21222, "Length": 19, "Cover_Rate": 0.3584905660377358, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_expandhi256_mask", "(", "(", "__v16hi", ")", "__C", ",", "(", "__v16hi", ")", "__A", ",", "(", "__mmask16", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx512vbmi2vlintrin", "Func": "_mm256_mask_expand_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21223, "Length": 23, "Cover_Rate": 0.4791666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "i", ";", "if", "(", "GET_CODE", "(", "pat", ")", "==", "PARALLEL", ")", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "XVECLEN", "(", "pat", ",", "<NUM_LIT>", ")", ";", "i", "++", ")", "{", "rtx", "sub", "=", "XVECEXP", "(", "pat", ",", "<NUM_LIT>", ",", "i", ")", ";", "if", "(", "GET_CODE", "(", "sub", ")", "==", "USE", ")", "{", "sub", "=", "XEXP", "(", "sub", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "sub", ")", "==", "UNSPEC", "&&", "XINT", "(", "sub", ",", "<NUM_LIT>", ")", "==", "UNSPEC_TOC", ")", "return", "ret", ";", "}", "}", "}", "else", "if", "(", "crtl", "->", "has_bb_partition", "&&", "NOTE_P", "(", "insn", ")", "&&", "NOTE_KIND", "(", "insn", ")", "==", "NOTE_INSN_SWITCH_TEXT_SECTIONS", ")", "ret", "=", "<NUM_LIT>", ";", "}"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "rs60007", "Func": "uses_TOC", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21224, "Length": 113, "Cover_Rate": 0.6890243902439024, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "op", "==", "EQ", "||", "op", "==", "NE", "||", "op", "==", "GTU", "||", "op", "==", "LEU", "||", "op", "==", "LT", "||", "op", "==", "GE", ")", "return", "CC_NZmode", ";", "gcc_assert", "(", "op", "==", "GEU", "||", "op", "==", "LTU", "||", "op", "==", "GT", "||", "op", "==", "LE", ")", ";"], "ground_truth": ["return", "CC_NZVCmode", ";"], "File": "cris", "Func": "cris_select_cc_mode", "Target": "cris", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 21225, "Length": 51, "Cover_Rate": 0.5666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "BaseReg", "||", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "BaseReg", ")", "break", ";", "bool", "IsPairedInsn", "=", "isPairedLdSt", "(", "MemMI", ")", ";", "int", "UpdateOffset", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "UpdateOffset", "=", "-", "UpdateOffset", ";", "if", "(", "!", "IsPairedInsn", "&&", "(", "UpdateOffset", ">", "<NUM_LIT>", "||", "UpdateOffset", "<", "-", "<NUM_LIT>", ")", ")", "break", ";", "if", "(", "IsPairedInsn", ")", "{", "int", "Scale", "=", "getMemScale", "(", "MemMI", ")", ";", "if", "(", "UpdateOffset", "%", "Scale", "!=", "<NUM_LIT>", ")", "break", ";", "int", "ScaledOffset", "=", "UpdateOffset", "/", "Scale", ";", "if", "(", "ScaledOffset", ">", "<NUM_LIT>", "||", "ScaledOffset", "<", "-", "<NUM_LIT>", ")", "break", ";", "}", "if", "(", "!", "Offset", "||", "Offset", "==", "UpdateOffset", ")", "return", "true", ";", "break", ";"], "ground_truth": ["}"], "File": "AArch64LoadStoreOptimizer", "Func": "isMatchingUpdateInsn", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21226, "Length": 144, "Cover_Rate": 0.62882096069869, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCInstLower", "::", "<ISA_LIT>MCInstLower", "(", "MCContext", "&", "ctx", ",", "<ISA_LIT>AsmPrinter", "&", "asmprinter", ")", ":", "Ctx", "(", "ctx", ")", ",", "AsmPrinter", "(", "asmprinter", ")", "{"], "ground_truth": ["}"], "File": "SystemZMCInstLower12", "Func": "SystemZMCInstLower", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21227, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__vector", "signed", "int", "c", ";", "__vector", "signed", "int", "zero", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";"], "ground_truth": ["a", "=", "(", "__vector", "signed", "short", ")", "vec_splats", "(", "__m1", ")", ";"], "File": "mmintrin4", "Func": "_mm_madd_pi16", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21228, "Length": 32, "Cover_Rate": 0.32323232323232326, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "Z80oldISelDAGToDAG", "Func": "getPassName", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21229, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "File": "M680x0ISelDAGToDAG", "Func": "SelectARIPD", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21230, "Length": 18, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCRegisterClass", "*", "RC_out", "=", "(", "VectorList", ".", "Count", "==", "<NUM_LIT>", ")", "?", "&", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ":", "&", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ";", "unsigned", "I", ",", "E", "=", "RC_out", "->", "getNumRegs", "(", ")", ";", "for", "(", "I", "=", "<NUM_LIT>", ";", "I", "<", "E", ";", "I", "++", ")", "if", "(", "RC_in", "->", "getRegister", "(", "I", ")", "==", "VectorList", ".", "RegNum", ")", "break", ";", "assert", "(", "I", "<", "E", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "RC_out", "->", "getRegister", "(", "I", ")", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addMVEVecListOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21231, "Length": 90, "Cover_Rate": 0.6976744186046512, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetSelectionDAGInfo", "*", "getSelectionDAGInfo", "(", ")", "const", "override", "{"], "ground_truth": ["return", "&", "TSInfo", ";"], "File": "MipsSubtarget (2)1", "Func": "getSelectionDAGInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21232, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_p8_p16", "(", "poly16x4_t", "__a", ")", "{"], "ground_truth": ["return", "(", "poly8x8_t", ")", "__a", ";"], "File": "arm", "Func": "neon_vreinterpret_p8_p16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21233, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "label", "=", "gen_label_rtx", "(", ")", ";", "rtx", "tmp", "=", "gen_rtx_fmt_ee", "(", "UNORDERED", ",", "VOIDmode", ",", "flag", ",", "const0_rtx", ")", ";", "tmp", "=", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "tmp", ",", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "label", ")", ",", "pc_rtx", ")", ";", "emit_jump_insn", "(", "gen_rtx_SET", "(", "pc_rtx", ",", "tmp", ")", ")", ";", "}", "if", "(", "GET_MODE", "(", "set_dst", ")", "!=", "mode", ")", "{", "gcc_assert", "(", "mode", "==", "CCAmode", "||", "mode", "==", "CCCmode", "||", "mode", "==", "CCOmode", "||", "mode", "==", "CCPmode", "||", "mode", "==", "CCSmode", "||", "mode", "==", "CCZmode", ")", ";"], "ground_truth": ["set_dst", "=", "gen_rtx_REG", "(", "mode", ",", "FLAGS_REG", ")", ";"], "File": "i386-expand1", "Func": "ix86_ssecom_setcc", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21234, "Length": 95, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MemopCost", "+", "ValueSplitCost", "+", "MaskSplitCost", "+", "MaskCmpCost", ";", "}", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "SrcVTy", ")", ";", "int", "Cost", "=", "<NUM_LIT>", ";", "if", "(", "LT", ".", "second", "!=", "TLI", "->", "getValueType", "(", "DL", ",", "SrcVTy", ")", ".", "getSimpleVT", "(", ")", "&&", "LT", ".", "second", ".", "getVectorNumElements", "(", ")", "==", "NumElem", ")", "Cost", "+=", "getShuffleCost", "(", "TTI", "::", "SK_Alternate", ",", "SrcVTy", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "+", "getShuffleCost", "(", "TTI", "::", "SK_Alternate", ",", "MaskTy", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "LT", ".", "second", ".", "getVectorNumElements", "(", ")", ">", "NumElem", ")", "{", "VectorType", "*", "NewMaskTy", "=", "VectorType", "::", "get", "(", "MaskTy", "->", "getVectorElementType", "(", ")", ",", "LT", ".", "second", ".", "getVectorNumElements", "(", ")", ")", ";", "Cost", "+=", "getShuffleCost", "(", "TTI", "::", "SK_InsertSubvector", ",", "NewMaskTy", ",", "<NUM_LIT>", ",", "MaskTy", ")", ";"], "ground_truth": ["}"], "File": "X86TargetTransformInfo96", "Func": "getMaskedMemoryOpCost", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21235, "Length": 144, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MinI", "!=", "LL", ".", "end", "(", ")", ")", ";", "IFRecordWithRegSet", "M", "=", "*", "MinI", ";", "LL", ".", "clear", "(", ")", ";", "RegisterSet", "Us", ";", "const", "MachineInstr", "*", "DefI", "=", "MRI", "->", "getVRegDef", "(", "I", "->", "first", ")", ";", "getInstrUses", "(", "DefI", ",", "Us", ")", ";", "bool", "Accept", "=", "false", ";", "if", "(", "SelectAll0", ")", "{", "bool", "All0", "=", "true", ";", "for", "(", "unsigned", "R", "=", "Us", ".", "find_first", "(", ")", ";", "R", ";", "R", "=", "Us", ".", "find_next", "(", "R", ")", ")", "{", "if", "(", "UseC", "[", "R", "]", "==", "<NUM_LIT>", ")", "continue", ";", "All0", "=", "false", ";", "break", ";", "}", "Accept", "=", "All0", ";", "}", "else", "if", "(", "SelectHas0", ")", "{", "bool", "Has0", "=", "false", ";", "for", "(", "unsigned", "R", "=", "Us", ".", "find_first", "(", ")", ";", "R", ";", "R", "=", "Us", ".", "find_next", "(", "R", ")", ")", "{", "if", "(", "UseC", "[", "R", "]", "!=", "<NUM_LIT>", ")", "continue", ";", "Has0", "=", "true", ";", "break", ";", "}", "Accept", "=", "Has0", ";", "}", "if", "(", "Accept", ")", "LL", ".", "push_back", "(", "M", ")", ";", "}", "AllRMs", ".", "clear", "(", ")", ";", "for", "(", "IFMapType", "::", "iterator", "I", "=", "IFMap", ".", "begin", "(", ")", ";", "I", "!=", "End", ";", "++", "I", ")", "{", "const", "IFListType", "&", "LL", "=", "I", "->", "second", ";", "if", "(", "!", "LL", ".", "empty", "(", ")", ")", "AllRMs", ".", "insert", "(", "LL", "[", "<NUM_LIT>", "]", ".", "second", ")", ";", "}", "for", "(", "IFMapType", "::", "iterator", "I", "=", "IFMap", ".", "begin", "(", ")", ";", "I", "!=", "End", ";", "++", "I", ")", "{", "IFListType", "&", "LL", "=", "I", "->", "second", ";", "if", "(", "LL", ".", "empty", "(", ")", ")", "continue", ";", "unsigned", "SR", "=", "LL", "[", "<NUM_LIT>", "]", ".", "first", ".", "SrcR", ",", "IR", "=", "LL", "[", "<NUM_LIT>", "]", ".", "first", ".", "InsR", ";", "if", "(", "AllRMs", "[", "SR", "]", "||", "AllRMs", "[", "IR", "]", ")", "LL", ".", "clear", "(", ")", ";", "}", "pruneEmptyLists", "(", ")", ";"], "ground_truth": ["}"], "File": "HexagonGenInsert14", "Func": "selectCandidates", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 21236, "Length": 321, "Cover_Rate": 0.48710166919575115, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCSchedClassDesc", "*", "SC", "=", "getSchedClass", "(", "SU", ")", ";", "if", "(", "!", "SC", "->", "isValid", "(", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "SC", "->", "BeginGroup", ")", "{", "if", "(", "CurrGroupSize", ")", "return", "<NUM_LIT>", "-", "CurrGroupSize", ";", "return", "-", "<NUM_LIT>", ";", "}"], "ground_truth": ["if", "(", "SC", "->", "EndGroup", ")", "{"], "File": "SystemZHazardRecognizer1", "Func": "groupingCost", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21237, "Length": 50, "Cover_Rate": 0.5263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vmulq_m_sv16qi", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vmulq_m_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21238, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MDs", ".", "empty", "(", ")", ")", "return", ";", "for", "(", "const", "Metadata", "*", "MD", ":", "MDs", ")", "{", "if", "(", "IndexPos", ")", "IndexPos", "->", "push_back", "(", "Stream", ".", "GetCurrentBitNo", "(", ")", ")", ";", "if", "(", "const", "MDNode", "*", "N", "=", "dyn_cast", "<", "MDNode", ">", "(", "MD", ")", ")", "{", "assert", "(", "N", "->", "isResolved", "(", ")", "&&", "<STR_LIT>", ")", ";", "switch", "(", "N", "->", "getMetadataID", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "Metadata", "::", "CLASS", "##", "Kind", ":", "\\", "if", "(", "MDAbbrevs", ")", "\\", "write", "##", "CLASS", "(", "cast", "<", "CLASS", ">", "(", "N", ")", ",", "Record", ",", "\\", "(", "*", "MDAbbrevs", ")", "[", "MetadataAbbrev", "::", "CLASS", "##", "AbbrevID", "]", ")", ";", "\\", "else", "\\", "write", "##", "CLASS", "(", "cast", "<", "CLASS", ">", "(", "N", ")", ",", "Record", ",", "CLASS", "##", "Abbrev", ")", ";", "\\", "continue", ";", "}", "}", "writeValueAsMetadata", "(", "cast", "<", "ValueAsMetadata", ">", "(", "MD", ")", ",", "Record", ")", ";", "}"], "ground_truth": ["}"], "File": "DXILBitcodeWriter", "Func": "writeMetadataRecords", "Target": "DirectX", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 21239, "Length": 161, "Cover_Rate": 0.805, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "isSigned", "=", "false", ";", "LC", "=", "RTLIB", "::", "UDIVREM_I128", ";", "break", ";", "}", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "InChain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Op", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "EVT", "ArgVT", "=", "Op", "->", "getOperand", "(", "i", ")", ".", "getValueType", "(", ")", ";", "assert", "(", "ArgVT", ".", "isInteger", "(", ")", "&&", "ArgVT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "SDValue", "StackPtr", "=", "DAG", ".", "CreateStackTemporary", "(", "ArgVT", ",", "<NUM_LIT>", ")", ";", "Entry", ".", "Node", "=", "StackPtr", ";", "InChain", "=", "DAG", ".", "getStore", "(", "InChain", ",", "dl", ",", "Op", "->", "getOperand", "(", "i", ")", ",", "StackPtr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "Type", "*", "ArgTy", "=", "ArgVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "Ty", "=", "PointerType", "::", "get", "(", "ArgTy", ",", "<NUM_LIT>", ")", ";", "Entry", ".", "isSExt", "=", "false", ";", "Entry", ".", "isZExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "getLibcallName", "(", "LC", ")", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "InChain", ")", ".", "setCallee", "(", "getLibcallCallingConv", "(", "LC", ")", ",", "static_cast", "<", "EVT", ">", "(", "<STR_LIT>", ")", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "Callee", ",", "std", "::", "move", "(", "Args", ")", ",", "<NUM_LIT>", ")", ".", "setInRegister", "(", ")", ".", "setSExtResult", "(", "isSigned", ")", ".", "setZExtResult", "(", "!", "isSigned", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallInfo", "=", "LowerCallTo", "(", "CLI", ")", ";"], "ground_truth": ["return", "DAG", ".", "getBitcast", "(", "VT", ",", "CallInfo", ".", "first", ")", ";"], "File": "X86ISelLowering (2)3", "Func": "LowerWin64_i128OP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21240, "Length": 315, "Cover_Rate": 0.6535269709543569, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32_t", "rot_imm", "=", "(", "imm", ">>", "rot", ")", "|", "(", "imm", "<<", "(", "(", "<NUM_LIT>", "-", "rot", ")", "&", "<NUM_LIT>", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "rot_imm", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler13", "Func": "DecodeSOImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21241, "Length": 40, "Cover_Rate": 0.49382716049382713, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "RECORD_TYPE", ":", "return", "(", "qualifiers", "|", "<NUM_LIT>", ")", ";", "case", "UNION_TYPE", ":", "case", "QUAL_UNION_TYPE", ":", "return", "(", "qualifiers", "|", "<NUM_LIT>", ")", ";", "case", "ENUMERAL_TYPE", ":", "return", "(", "qualifiers", "|", "<NUM_LIT>", ")", ";", "case", "VOID_TYPE", ":", "return", "(", "qualifiers", "|", "<NUM_LIT>", ")", ";", "case", "INTEGER_TYPE", ":", "if", "(", "TREE_TYPE", "(", "type", ")", "!=", "<NUM_LIT>", ")", "break", ";", "if", "(", "TYPE_PRECISION", "(", "type", ")", "<=", "CHAR_TYPE_SIZE", ")", "return", "(", "qualifiers", "|", "(", "TYPE_UNSIGNED", "(", "type", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ";", "else", "if", "(", "TYPE_PRECISION", "(", "type", ")", "<=", "SHORT_TYPE_SIZE", ")", "return", "(", "qualifiers", "|", "(", "TYPE_UNSIGNED", "(", "type", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ";", "else", "if", "(", "TYPE_PRECISION", "(", "type", ")", "<=", "INT_TYPE_SIZE", ")", "return", "(", "qualifiers", "|", "(", "TYPE_UNSIGNED", "(", "type", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ";", "else", "return", "(", "qualifiers", "|", "(", "TYPE_UNSIGNED", "(", "type", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ";", "case", "REAL_TYPE", ":", "if", "(", "TREE_TYPE", "(", "type", ")", "!=", "<NUM_LIT>", ")", "break", ";", "if", "(", "TYPE_PRECISION", "(", "type", ")", "==", "FLOAT_TYPE_SIZE", ")", "return", "(", "qualifiers", "|", "<NUM_LIT>", ")", ";", "else", "return", "(", "qualifiers", "|", "<NUM_LIT>", ")", ";", "case", "COMPLEX_TYPE", ":"], "ground_truth": ["return", "(", "qualifiers", "|", "<NUM_LIT>", ")", ";"], "File": "sparc", "Func": "sparc_type_code", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21242, "Length": 199, "Cover_Rate": 0.6085626911314985, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "HiReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "BuildMI", "(", "LoopMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "HiReg", ")", ".", "addImm", "(", "<STR_LIT>", "(", "<STR_LIT>", ")", "->", "Encoding", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "LoopMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "LoReg", ")", ".", "addImm", "(", "<STR_LIT>", "(", "<STR_LIT>", ")", "->", "Encoding", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "LoopMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ReadAgainReg", ")", ".", "addImm", "(", "<STR_LIT>", "(", "<STR_LIT>", ")", "->", "Encoding", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "LoopMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "HiReg", ")", ".", "addReg", "(", "ReadAgainReg", ")", ".", "addMBB", "(", "LoopMBB", ")", ";", "LoopMBB", "->", "addSuccessor", "(", "LoopMBB", ")", ";", "LoopMBB", "->", "addSuccessor", "(", "DoneMBB", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "DoneMBB", ";"], "ground_truth": ["}"], "File": "RISCVISelLowering1", "Func": "emitReadCycleWidePseudo", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21243, "Length": 184, "Cover_Rate": 0.4730077120822622, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "PtrLo", "=", "DAG", "->", "getTargetExtractSubreg", "(", "AMDGPU", "::", "sub0", ",", "DL", ",", "<STR_LIT>", ",", "Ptr", ")", ";", "SDValue", "PtrHi", "=", "DAG", "->", "getTargetExtractSubreg", "(", "AMDGPU", "::", "sub1", ",", "DL", ",", "<STR_LIT>", ",", "Ptr", ")", ";", "if", "(", "RsrcDword1", ")", "PtrHi", "=", "SDValue", "(", "DAG", "->", "getMachineNode", "(", "AMDGPU", "::", "S_OR_B32", ",", "DL", ",", "<STR_LIT>", ",", "PtrHi", ",", "DAG", "->", "getConstant", "(", "RsrcDword1", ",", "<STR_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "DataLo", "=", "DAG", "->", "getTargetConstant", "(", "RsrcDword2And3", "&", "APInt", "::", "getAllOnesValue", "(", "<NUM_LIT>", ")", ".", "getZExtValue", "(", ")", ",", "<STR_LIT>", ")", ";", "SDValue", "DataHi", "=", "DAG", "->", "getTargetConstant", "(", "RsrcDword2And3", ">>", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "PtrLo", ",", "PtrHi", ",", "DataLo", ",", "DataHi", "}", ";"], "ground_truth": ["return", "SDValue", "(", "DAG", "->", "getMachineNode", "(", "AMDGPU", "::", "<ISA_LIT>_BUFFER_RSRC", ",", "DL", ",", "<STR_LIT>", ",", "Ops", ")", ",", "<NUM_LIT>", ")", ";"], "File": "AMDGPUISelDAGToDAG102", "Func": "buildRSRC", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21244, "Length": 145, "Cover_Rate": 0.8011049723756906, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isOffsetS13", "(", ")", "const", "{", "return", "(", "isImmTy", "(", "ImmTyOffset", ")", "||", "isImmTy", "(", "ImmTyInstOffset", ")", ")", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser16", "Func": "isOffsetS13", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21245, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "CR16_REGP_REL", ":", "cost", "+=", "<NUM_LIT>", ";", "case", "CR16_REG_REL", ":", "cost", "+=", "<NUM_LIT>", ";", "if", "(", "address", ".", "disp", ")", "cost", "-=", "<NUM_LIT>", ";", "break", ";", "case", "CR16_INDEX_REGP_REL", ":", "cost", "+=", "<NUM_LIT>", ";", "if", "(", "address", ".", "disp", ")", "cost", "-=", "<NUM_LIT>", ";", "default", ":", "break", ";", "}", "if", "(", "TARGET_DEBUG_ADDR", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "cost", ")", ";", "debug_rtx", "(", "addr", ")", ";"], "ground_truth": ["}"], "File": "cr16", "Func": "cr16_address_cost", "Target": "cr16", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 21246, "Length": 70, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "shift", ";", "if", "(", "U", ")", "shift", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "imm", ",", "ShOp", ")", ";"], "ground_truth": ["else", "shift", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "imm", ",", "ShOp", ")", ";"], "File": "ARMDisassembler13", "Func": "DecodeSORegMemOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21247, "Length": 79, "Cover_Rate": 0.316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "REG_NOTES", "(", "insn", ")", "=", "mips_epilogue", ".", "cfa_restores", ";"], "ground_truth": ["mips_epilogue", ".", "cfa_restores", "=", "<NUM_LIT>", ";"], "File": "mips", "Func": "mips_epilogue_emit_cfa_restores", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21248, "Length": 22, "Cover_Rate": 0.3492063492063492, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Kind", "==", "k_InstSyncBarrierOpt", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "ISBOpt", ".", "Val", ";"], "File": "ARMAsmParser (2)", "Func": "getInstSyncBarrierOpt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21249, "Length": 14, "Cover_Rate": 0.6086956521739131, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "FeatureKind", "==", "<STR_LIT>", ")", "Error", "(", "ExtLoc", ",", "<STR_LIT>", "+", "Name", ")", ";", "for", "(", "const", "auto", "&", "Extension", ":", "Extensions", ")", "{", "if", "(", "Extension", ".", "Kind", "!=", "FeatureKind", ")", "continue", ";", "if", "(", "Extension", ".", "Features", ".", "none", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "+", "Name", ")", ";", "if", "(", "(", "getAvailableFeatures", "(", ")", "&", "Extension", ".", "ArchCheck", ")", "!=", "Extension", ".", "ArchCheck", ")", "{", "Error", "(", "ExtLoc", ",", "<STR_LIT>", "+", "Name", "+", "<STR_LIT>", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "MCSubtargetInfo", "&", "STI", "=", "copySTI", "(", ")", ";", "FeatureBitset", "ToggleFeatures", "=", "EnableFeature", "?", "(", "~", "STI", ".", "getFeatureBits", "(", ")", "&", "Extension", ".", "Features", ")", ":", "(", "STI", ".", "getFeatureBits", "(", ")", "&", "Extension", ".", "Features", ")", ";", "uint64_t", "Features", "=", "ComputeAvailableFeatures", "(", "STI", ".", "ToggleFeature", "(", "ToggleFeatures", ")", ")", ";", "setAvailableFeatures", "(", "Features", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)5", "Func": "parseDirectiveArchExtension", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21250, "Length": 145, "Cover_Rate": 0.4948805460750853, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "InstrumentSandboxingCFI", ")", "removeCall64m", "(", "MF", ")", ";", "addBoundChecks", "(", "MF", ")", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "SandBoxing", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21251, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "PolynomialMultiplyRecognize", "::", "cleanupLoopBody", "(", "BasicBlock", "*", "LoopB", ")", "{", "for", "(", "auto", "&", "I", ":", "*", "LoopB", ")", "if", "(", "Value", "*", "SV", "=", "SimplifyInstruction", "(", "&", "I", ",", "DL", ",", "&", "TLI", ",", "&", "DT", ")", ")", "I", ".", "replaceAllUsesWith", "(", "SV", ")", ";"], "ground_truth": ["for", "(", "auto", "I", "=", "LoopB", "->", "begin", "(", ")", ",", "N", "=", "I", ";", "I", "!=", "LoopB", "->", "end", "(", ")", ";", "I", "=", "N", ")", "{"], "File": "HexagonLoopIdiomRecognition10", "Func": "cleanupLoopBody", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 21252, "Length": 74, "Cover_Rate": 0.7789473684210526, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmInfo", "*", "MAI", "=", "new", "<ISA_LIT>MCAsmInfo", "(", "TT", ")", ";", "MCCFIInstruction", "Inst", "=", "MCCFIInstruction", "::", "createDefCfa", "(", "nullptr", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["MAI", "->", "addInitialFrameState", "(", "Inst", ")", ";"], "File": "XCoreMCTargetDesc14", "Func": "createXCoreMCAsmInfo", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21253, "Length": 31, "Cover_Rate": 0.5344827586206896, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "setAttributeItem", "(", "<ISA_LIT>_ISA_use", ",", "Allowed", ",", "false", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "setAttributeItem", "(", "<ISA_LIT>_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "setAttributeItem", "(", "<ISA_LIT>_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "setAttributeItem", "(", "<ISA_LIT>_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "Virtualization_use", ",", "AllowTZ", ",", "false", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "ApplicationProfile", ",", "false", ")", ";", "setAttributeItem", "(", "<ISA_LIT>_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "RealTimeProfile", ",", "false", ")", ";", "setAttributeItem", "(", "<ISA_LIT>_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "MicroControllerProfile", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "ApplicationProfile", ",", "false", ")", ";", "setAttributeItem", "(", "<ISA_LIT>_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "setAttributeItem", "(", "MPextension_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "Virtualization_use", ",", "AllowTZVirtualization", ",", "false", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "setAttributeItem", "(", "<ISA_LIT>_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "WMMX_arch", ",", "AllowWMMXv1", ",", "false", ")", ";", "break", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["setAttributeItem", "(", "<ISA_LIT>_ISA_use", ",", "Allowed", ",", "false", ")", ";"], "File": "ARMELFStreamer15", "Func": "emitArchDefaultAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21254, "Length": 319, "Cover_Rate": 0.6758474576271186, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isMOVSLDUPMask", "(", "ArrayRef", "<", "int", ">", "Mask", ",", "EVT", "VT", ",", "const", "<ISA_LIT>Subtarget", "*", "Subtarget", ")", "{", "if", "(", "!", "Subtarget", "->", "hasSSE3", "(", ")", ")", "return", "false", ";", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";"], "ground_truth": ["if", "(", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "NumElems", "!=", "<NUM_LIT>", ")", "||", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "NumElems", "!=", "<NUM_LIT>", ")", ")", "return", "false", ";"], "File": "X86ISelLowering114", "Func": "isMOVSLDUPMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21255, "Length": 73, "Cover_Rate": 0.6033057851239669, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "return_reg", ";", "int", "only_popret_RA", "=", "(", "save_regs", "[", "RETURN_ADDRESS_REGNUM", "]", "&&", "(", "sum_regs", "==", "UNITS_PER_WORD", ")", ")", ";", "return_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "RETURN_ADDRESS_REGNUM", ")", ";", "if", "(", "frame_pointer_needed", ")", "emit_move_insn", "(", "stack_pointer_rtx", ",", "frame_pointer_rtx", ")", ";", "if", "(", "size_for_adjusting_sp", ">", "<NUM_LIT>", ")", "emit_insn", "(", "gen_addsi3", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "size_for_adjusting_sp", ")", ")", ")", ";", "if", "(", "crx_interrupt_function_p", "(", ")", ")", "emit_jump_insn", "(", "gen_interrupt_return", "(", ")", ")", ";", "else", "if", "(", "last_reg_to_save", "==", "-", "<NUM_LIT>", ")", "emit_jump_insn", "(", "gen_indirect_jump_return", "(", ")", ")", ";", "else", "if", "(", "only_popret_RA", ")", "emit_jump_insn", "(", "gen_popret_RA_return", "(", ")", ")", ";"], "ground_truth": ["else", "emit_jump_insn", "(", "gen_pop_and_popret_return", "(", "GEN_INT", "(", "sum_regs", ")", ")", ")", ";"], "File": "crx", "Func": "crx_expand_epilogue", "Target": "crx", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21256, "Length": 112, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "<NUM_LIT>", ",", "Expr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "return", "<NUM_LIT>", ";", "}", "unsigned", "SoImm", "=", "MO", ".", "getImm", "(", ")", ";", "unsigned", "Encoded", "=", "<STR_LIT>", "(", "SoImm", ")", ";", "assert", "(", "Encoded", "!=", "~", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "return", "Encoded", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter15", "Func": "getT2SOImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21257, "Length": 57, "Cover_Rate": 0.4523809523809524, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstPrinter", "(", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ")", ":", "MCInstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", "{"], "ground_truth": ["}"], "File": "CAHPInstPrinter", "Func": "CAHPInstPrinter", "Target": "CAHP", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21258, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "ShiftVal", "=", "<NUM_LIT>", ";", "ShiftVal", "<", "Size", ";", "ShiftVal", "+=", "PlatRegSize", ")", "{"], "ground_truth": ["APInt", "Chunk", "=", "Val", ".", "ashr", "(", "ShiftVal", ")", ".", "sextOrTrunc", "(", "PlatRegSize", ")", ";"], "File": "RISCVMatInt", "Func": "getIntMatCost", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21259, "Length": 31, "Cover_Rate": 0.3229166666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "I64", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "F32", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "F64", ";"], "ground_truth": ["default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "WebAssemblyMCTargetDesc14", "Func": "toValType", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 21260, "Length": 31, "Cover_Rate": 0.4025974025974026, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "else", "if", "(", "insn", "->", "vectorExtensionType", "==", "TYPE_VEX_3B", ")", "{", "switch", "(", "mmmmmFromVEX2of3", "(", "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ")", ")", "{", "default", ":", "dbgprintf", "(", "insn", ",", "<STR_LIT>", ",", "mmmmmFromVEX2of3", "(", "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ")", ")", ";", "return", "-", "<NUM_LIT>", ";", "case", "VEX_LOB_0F", ":", "insn", "->", "opcodeType", "=", "TWOBYTE", ";", "return", "consumeByte", "(", "insn", ",", "&", "insn", "->", "opcode", ")", ";", "case", "VEX_LOB_0F38", ":", "insn", "->", "opcodeType", "=", "THREEBYTE_38", ";", "return", "consumeByte", "(", "insn", ",", "&", "insn", "->", "opcode", ")", ";", "case", "VEX_LOB_0F3A", ":", "insn", "->", "opcodeType", "=", "THREEBYTE_3A", ";", "return", "consumeByte", "(", "insn", ",", "&", "insn", "->", "opcode", ")", ";", "}", "}", "else", "if", "(", "insn", "->", "vectorExtensionType", "==", "TYPE_VEX_2B", ")", "{", "insn", "->", "opcodeType", "=", "TWOBYTE", ";", "return", "consumeByte", "(", "insn", ",", "&", "insn", "->", "opcode", ")", ";", "}", "else", "if", "(", "insn", "->", "vectorExtensionType", "==", "TYPE_XOP", ")", "{"], "ground_truth": ["switch", "(", "mmmmmFromXOP2of3", "(", "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ")", ")", "{"], "File": "X86DisassemblerDecoder1", "Func": "readOpcode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21261, "Length": 161, "Cover_Rate": 0.3078393881453155, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "x", ")", "==", "ZERO_EXTRACT", "||", "GET_CODE", "(", "x", ")", "==", "ZERO_EXTEND", "||", "GET_CODE", "(", "x", ")", "==", "SIGN_EXTEND", ")", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "MEM_P", "(", "x", ")", ")", "continue", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "POST_INC", "||", "GET_CODE", "(", "x", ")", "==", "POST_DEC", "||", "GET_CODE", "(", "x", ")", "==", "PRE_INC", "||", "GET_CODE", "(", "x", ")", "==", "PRE_DEC", ")", "return", "true", ";", "else", "if", "(", "BINARY_P", "(", "x", ")", "&&", "(", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "||", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", ")", "{", "rtx", "stride", "=", "(", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "?", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ":", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "INTVAL", "(", "stride", ")", "<", "MAX_PREFETCH_STRIDE", ")", "return", "true", ";", "}", "}", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "falkor-tag-collision-avoidance", "Func": "iv_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21262, "Length": 153, "Cover_Rate": 0.4526627218934911, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "Mnemonic", "==", "<STR_LIT>", "&&", "isThumb", "(", ")", ")", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", ")", "return", "Mnemonic", ";", "if", "(", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", ")", "{", "unsigned", "CC", "=", "StringSwitch", "<", "unsigned", ">", "(", "Mnemonic", ".", "substr", "(", "Mnemonic", ".", "size", "(", ")", "-", "<NUM_LIT>", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "~", "<NUM_LIT>", ")", ";", "if", "(", "CC", "!=", "~", "<NUM_LIT>", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "<NUM_LIT>", ",", "Mnemonic", ".", "size", "(", ")", "-", "<NUM_LIT>", ")", ";", "PredicationCode", "=", "CC", ";", "}", "}", "if", "(", "Mnemonic", ".", "endswith", "(", "<STR_LIT>", ")", "&&", "!", "(", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "(", "Mnemonic", "==", "<STR_LIT>", "&&", "isThumb", "(", ")", ")", ")", ")", "{"], "ground_truth": ["Mnemonic", "=", "Mnemonic", ".", "slice", "(", "<NUM_LIT>", ",", "Mnemonic", ".", "size", "(", ")", "-", "<NUM_LIT>", ")", ";"], "File": "ARMAsmParser100", "Func": "splitMnemonic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21263, "Length": 476, "Cover_Rate": 0.695906432748538, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOT16", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOT", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_ABS_HI", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_ABS_LO", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TLSGD", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TLSLDM", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_DTPREL_HI", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_DTPREL_LO", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOTTPREL", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TPREL_HI", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TPREL_LO", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GPOFF_HI", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GPOFF_LO", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";"], "File": "MipsInstPrinter24", "Func": "printExpr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21264, "Length": 143, "Cover_Rate": 0.35135135135135137, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "static", "const", "char", "*", "IFlagsToString", "(", "unsigned", "val", ")", "{", "switch", "(", "val", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "F", ":", "return", "<STR_LIT>", ";", "case", "I", ":", "return", "<STR_LIT>", ";", "case", "A", ":", "return", "<STR_LIT>", ";", "}"], "ground_truth": ["}"], "File": "ARMBaseInfo", "Func": "IFlagsToString", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21265, "Length": 43, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "this", "->", "L", "=", "L", ";", "if", "(", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", "||", "!", "ST", "->", "hasV8_1MMainlineOps", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "BasicBlock", "*", "Preheader", "=", "L", "->", "getLoopPreheader", "(", ")", ";", "if", "(", "!", "Preheader", ")", "return", "false", ";", "auto", "FindLoopIterations", "=", "[", "]", "(", "BasicBlock", "*", "BB", ")", "->", "IntrinsicInst", "*", "{", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "auto", "*", "Call", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ";", "if", "(", "!", "Call", ")", "continue", ";", "<STR_LIT>", "ID", "=", "Call", "->", "getIntrinsicID", "(", ")", ";", "if", "(", "ID", "==", "<STR_LIT>", "||", "ID", "==", "<STR_LIT>", ")", "return", "cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ";", "}", "return", "nullptr", ";", "}", ";", "IntrinsicInst", "*", "Setup", "=", "FindLoopIterations", "(", "Preheader", ")", ";", "if", "(", "!", "Setup", ")", "{"], "ground_truth": ["if", "(", "!", "Preheader", "->", "getSinglePredecessor", "(", ")", ")", "return", "false", ";"], "File": "MVETailPredication12", "Func": "runOnLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21266, "Length": 160, "Cover_Rate": 0.40609137055837563, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "list", "->", "quick_push", "(", "b", ")", ";", "for", "(", "unsigned", "ix", "=", "<NUM_LIT>", ";", "ix", ";", "ix", "--", ")", "{", "vec", "<", "edge", ",", "va_gc", ">", "*", "edges", "=", "dir", ">", "<NUM_LIT>", "?", "b", "->", "succs", ":", "b", "->", "preds", ";", "size_t", "offset", "=", "(", "dir", ">", "<NUM_LIT>", "?", "offsetof", "(", "edge_def", ",", "dest", ")", ":", "offsetof", "(", "edge_def", ",", "src", ")", ")", ";", "edge", "e", ";", "edge_iterator", "ei", ";", "FOR_EACH_EDGE", "(", "e", ",", "ei", ",", "edges", ")", "{"], "ground_truth": ["basic_block", "target", "=", "*", "(", "basic_block", "*", ")", "(", "(", "char", "*", ")", "e", "+", "offset", ")", ";"], "File": "nvptx", "Func": "nvptx_sese_number", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 21267, "Length": 97, "Cover_Rate": 0.46411483253588515, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SYMBOL_REF_ZDA_P", "(", "x", ")", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "else", "if", "(", "SYMBOL_REF_SDA_P", "(", "x", ")", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "else", "if", "(", "SYMBOL_REF_TDA_P", "(", "x", ")", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "else", "gcc_unreachable", "(", ")", ";", "break", ";", "case", "'R'", ":", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "REG", ":", "fprintf", "(", "file", ",", "reg_names", "[", "REGNO", "(", "x", ")", "+", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "MEM", ":", "x", "=", "XEXP", "(", "adjust_address", "(", "x", ",", "SImode", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "print_operand_address", "(", "file", ",", "x", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST_INT", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "break", ";", "default", ":", "break", ";", "}", "break", ";", "case", "'S'", ":", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "MEM", "&&", "ep_memory_operand", "(", "x", ",", "GET_MODE", "(", "x", ")", ",", "FALSE", ")", ")", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "}", "case", "'T'", ":", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "MEM", "&&", "ep_memory_operand", "(", "x", ",", "GET_MODE", "(", "x", ")", ",", "TRUE", ")", ")", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "}", "case", "'W'", ":", "switch", "(", "GET_MODE", "(", "x", ")", ")", "{", "default", ":", "gcc_unreachable", "(", ")", ";", "case", "QImode", ":", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "case", "HImode", ":", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "case", "SImode", ":", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "case", "SFmode", ":", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "}", "break", ";", "case", "'.'", ":", "fputs", "(", "reg_names", "[", "<NUM_LIT>", "]", ",", "file", ")", ";", "break", ";", "case", "'z'", ":", "if", "(", "GET_CODE", "(", "x", ")", "==", "REG", ")", "fputs", "(", "reg_names", "[", "REGNO", "(", "x", ")", "]", ",", "file", ")", ";", "else", "{", "gcc_assert", "(", "x", "==", "const0_rtx", ")", ";", "fputs", "(", "reg_names", "[", "<NUM_LIT>", "]", ",", "file", ")", ";", "}", "break", ";"], "ground_truth": ["default", ":"], "File": "v8503", "Func": "print_operand", "Target": "v850", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 21268, "Length": 335, "Cover_Rate": 0.3142589118198874, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>Subtarget", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "OpenRISCSubtarget", "Func": "anchor", "Target": "OpenRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21269, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "Instruction", "*", "LogicI", "=", "dyn_cast", "<", "Instruction", ">", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "if", "(", "CmpInst", "*", "CI0", "=", "dyn_cast", "<", "CmpInst", ">", "(", "LogicI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "if", "(", "isa", "<", "CmpInst", ">", "(", "LogicI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "OpTy", "=", "CI0", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ";", "if", "(", "OpTy", "!=", "nullptr", ")", "{"], "ground_truth": ["if", "(", "VF", "==", "<NUM_LIT>", ")", "{"], "File": "SystemZTargetTransformInfo12", "Func": "getCmpOpsType", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21270, "Length": 81, "Cover_Rate": 0.4602272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>ExpandPseudo", "(", ")", ";"], "ground_truth": ["}"], "File": "SNESExpandPseudoInsts", "Func": "createSNESExpandPseudoPass", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 21271, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Op", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "VT", "==", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "Lo", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Hi", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Amt", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "AmtVT", "=", "Amt", ".", "getValueType", "(", ")", ";", "SDValue", "Tmp1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "AmtVT", ",", "DAG", ".", "getConstant", "(", "BitWidth", ",", "AmtVT", ")", ",", "Amt", ")", ";", "SDValue", "Tmp2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Hi", ",", "Amt", ")", ";", "SDValue", "Tmp3", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Lo", ",", "Tmp1", ")", ";", "SDValue", "Tmp4", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Tmp2", ",", "Tmp3", ")", ";", "SDValue", "Tmp5", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "AmtVT", ",", "Amt", ",", "DAG", ".", "getConstant", "(", "-", "BitWidth", ",", "AmtVT", ")", ")", ";", "SDValue", "Tmp6", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Lo", ",", "Tmp5", ")", ";"], "ground_truth": ["SDValue", "OutHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Tmp4", ",", "Tmp6", ")", ";"], "File": "PPCISelLowering105", "Func": "LowerSHL_PARTS", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21272, "Length": 206, "Cover_Rate": 0.6754098360655738, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "}", "if", "(", "!", "Section", ")", "{", "getStreamer", "(", ")", ".", "InitSections", "(", ")", ";", "Section", "=", "getStreamer", "(", ")", ".", "getCurrentSection", "(", ")", ".", "first", ";", "}"], "ground_truth": ["assert", "(", "Section", "&&", "<STR_LIT>", ")", ";"], "File": "ARMAsmParser122", "Func": "parseDirectiveEven", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21273, "Length": 38, "Cover_Rate": 0.3392857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_MODE_CLASS", "(", "GET_MODE", "(", "x", ")", ")", "!=", "MODE_VECTOR_FLOAT", ")", "return", "false", ";", "x0", "=", "CONST_VECTOR_ELT", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "CONST_DOUBLE_P", "(", "x0", ")", ")", "return", "false", ";", "REAL_VALUE_FROM_CONST_DOUBLE", "(", "r0", ",", "x0", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "CONST_VECTOR_NUNITS", "(", "x", ")", ";", "i", "++", ")", "{", "xi", "=", "CONST_VECTOR_ELT", "(", "x", ",", "i", ")", ";", "if", "(", "!", "CONST_DOUBLE_P", "(", "xi", ")", ")", "return", "false", ";", "REAL_VALUE_FROM_CONST_DOUBLE", "(", "ri", ",", "xi", ")", ";"], "ground_truth": ["if", "(", "!", "REAL_VALUES_EQUAL", "(", "r0", ",", "ri", ")", ")", "return", "false", ";"], "File": "aarch642", "Func": "aarch64_vect_float_const_representable_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21274, "Length": 99, "Cover_Rate": 0.7615384615384615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "header", "|=", "HSA_FENCE_SCOPE_SYSTEM", "<<", "HSA_PACKET_HEADER_ACQUIRE_FENCE_SCOPE", ";", "header", "|=", "HSA_FENCE_SCOPE_SYSTEM", "<<", "HSA_PACKET_HEADER_RELEASE_FENCE_SCOPE", ";", "header", "|=", "HSA_PACKET_TYPE_KERNEL_DISPATCH", "<<", "HSA_PACKET_HEADER_TYPE", ";", "__atomic_store_n", "(", "(", "uint32_t", "*", ")", "dispatch_packet", ",", "header", "|", "(", "dispatch_packet", "->", "setup", "<<", "<NUM_LIT>", ")", ",", "__ATOMIC_RELEASE", ")", ";", "if", "(", "debug", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "hsa_fns", ".", "hsa_queue_store_write_index_relaxed_fn", "(", "queue", ",", "index", "+", "<NUM_LIT>", ")", ";", "hsa_fns", ".", "hsa_signal_store_relaxed_fn", "(", "queue", "->", "doorbell_signal", ",", "index", ")", ";", "while", "(", "hsa_fns", ".", "hsa_signal_wait_relaxed_fn", "(", "signal", ",", "HSA_SIGNAL_CONDITION_LT", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "HSA_WAIT_STATE_ACTIVE", ")", "!=", "<NUM_LIT>", ")", "{", "usleep", "(", "<NUM_LIT>", ")", ";", "gomp_print_output", "(", "kernargs", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "gcn-run", "Func": "run", "Target": "gcn", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 21275, "Length": 105, "Cover_Rate": 0.3431372549019608, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vaddq_n_fv8hf", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vaddq_n_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21276, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "cris_init_expanders", "(", "void", ")", "{"], "ground_truth": ["}"], "File": "cris", "Func": "cris_init_expanders", "Target": "cris", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 21277, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TARGET_FAST_INDIRECT_CALLS", ")", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "output_addr_const", "(", "asm_out_file", ",", "x", ")", ";", "fputc", "(", "'\\n'", ",", "asm_out_file", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "pa4", "Func": "pa_assemble_integer", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21278, "Length": 30, "Cover_Rate": 0.35294117647058826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initialize<ISA_LIT>InstrumentFunctionsPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SNESInstrumentFunctions", "Func": "SNESInstrumentFunctions", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 21279, "Length": 11, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "Chain", "=", "CurDAG", "->", "getCopyToReg", "(", "Chain", ",", "dl", ",", "<STR_LIT>", ",", "Addr", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "SDValue", "(", "CurDAG", "->", "getTargetNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Chain", ",", "InFlag", ")", ",", "<NUM_LIT>", ")", ";", "}", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "ReplaceUses", "(", "Op", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "Chain", ")", ";", "ReplaceUses", "(", "Op", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "InFlag", ")", ";"], "ground_truth": ["}"], "File": "AlphaISelDAGToDAG5", "Func": "SelectCALL", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21280, "Length": 88, "Cover_Rate": 0.352, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqrdmlsdhxq_s32", "(", "int32x4_t", "__inactive", ",", "int32x4_t", "__a", ",", "int32x4_t", "__b", ")", "{"], "ground_truth": ["return", "__builtin_mve_vqrdmlsdhxq_sv4si", "(", "__inactive", ",", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "mve___arm_vqrdmlsdhxq_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21281, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "<ISA_LIT>Subtarget", "*", "getSubtargetImpl", "(", ")", "const", "{"], "ground_truth": ["return", "&", "Subtarget", ";"], "File": "TeeRISCTargetMachine", "Func": "getSubtargetImpl", "Target": "TeeRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21282, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AI", ".", "isValid", "(", ")", ";", "++", "AI", ")", "if", "(", "RegSet", ".", "count", "(", "*", "AI", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "DelaySlotFiller (2)", "Func": "IsRegInSet", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21283, "Length": 25, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasStdExtF", "(", ")", ")", "||", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasStdExtD", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "RISCVISelLowering11", "Func": "hasBitPreservingFPLogic", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21284, "Length": 26, "Cover_Rate": 0.65, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "alpha_pre_atomic_barrier", "(", "mod_s", ")", ";", "label1", "=", "NULL_RTX", ";", "if", "(", "!", "is_weak", ")", "{", "label1", "=", "gen_rtx_LABEL_REF", "(", "DImode", ",", "gen_label_rtx", "(", ")", ")", ";", "emit_label", "(", "XEXP", "(", "label1", ",", "<NUM_LIT>", ")", ")", ";", "}", "label2", "=", "gen_rtx_LABEL_REF", "(", "DImode", ",", "gen_label_rtx", "(", ")", ")", ";", "emit_load_locked", "(", "DImode", ",", "scratch", ",", "mem", ")", ";", "width", "=", "GEN_INT", "(", "GET_MODE_BITSIZE", "(", "mode", ")", ")", ";", "mask", "=", "GEN_INT", "(", "mode", "==", "QImode", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_extxl", "(", "dest", ",", "scratch", ",", "width", ",", "addr", ")", ")", ";", "if", "(", "oldval", "==", "const0_rtx", ")", "{", "emit_move_insn", "(", "cond", ",", "const0_rtx", ")", ";", "x", "=", "gen_rtx_NE", "(", "DImode", ",", "dest", ",", "const0_rtx", ")", ";", "}", "else", "{", "x", "=", "gen_rtx_EQ", "(", "DImode", ",", "dest", ",", "oldval", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "cond", ",", "x", ")", ")", ";", "x", "=", "gen_rtx_EQ", "(", "DImode", ",", "cond", ",", "const0_rtx", ")", ";", "}", "emit_unlikely_jump", "(", "x", ",", "label2", ")", ";", "emit_insn", "(", "gen_mskxl", "(", "cond", ",", "scratch", ",", "mask", ",", "addr", ")", ")", ";"], "ground_truth": ["if", "(", "newval", "!=", "const0_rtx", ")", "emit_insn", "(", "gen_iordi3", "(", "cond", ",", "cond", ",", "newval", ")", ")", ";"], "File": "alpha4", "Func": "alpha_split_compare_and_swap_12", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 21285, "Length": 196, "Cover_Rate": 0.4260869565217391, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>TTIImpl", "(", "const", "<ISA_LIT>TargetMachine", "*", "TM", ",", "Function", "&", "F", ")", ":", "BaseT", "(", "TM", ",", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ")", ",", "ST", "(", "TM", "->", "getSubtargetImpl", "(", ")", ")", ",", "TLI", "(", "ST", "->", "getTargetLowering", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "XCoreTargetTransformInfo7", "Func": "XCoreTTIImpl", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21286, "Length": 47, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "D", "(", "<STR_LIT>", ",", "A18", "(", "addr_low", ",", "addr_high", ")", ",", "cond", ")", ";"], "ground_truth": ["}"], "File": "disassembler", "Func": "call", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 21287, "Length": 16, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmulxq_laneq_f32", "(", "float32x4_t", "__a", ",", "float32x4_t", "__v", ",", "const", "int", "__lane", ")", "{"], "ground_truth": ["return", "vmulxq_f32", "(", "__a", ",", "__aarch64_vdupq_laneq_f32", "(", "__v", ",", "__lane", ")", ")", ";"], "File": "arm", "Func": "neon3_vmulxq_laneq_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21288, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "Worklist", "(", "Begin", "->", "successors", "(", ")", ")", ";", "while", "(", "!", "Worklist", ".", "empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "Worklist", ".", "pop_back_val", "(", ")", ";", "if", "(", "MBB", "==", "End", "||", "!", "Visited", ".", "insert", "(", "MBB", ")", ".", "second", ")", "continue", ";", "for", "(", "auto", "&", "Term", ":", "MBB", "->", "terminators", "(", ")", ")", "if", "(", "TII", "->", "isKillTerminator", "(", "Term", ".", "getOpcode", "(", ")", ")", ")", "return", "true", ";"], "ground_truth": ["Worklist", ".", "append", "(", "MBB", "->", "succ_begin", "(", ")", ",", "MBB", "->", "succ_end", "(", ")", ")", ";"], "File": "SILowerControlFlow51", "Func": "hasKill", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21289, "Length": 99, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isDeprecatedDST", "(", ")", "const", "{", "return", "DeprecatedDST", ";"], "ground_truth": ["}"], "File": "PPCSubtarget (2)", "Func": "isDeprecatedDST", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21290, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "byval_iterator", "byval_end", "(", ")", "const", "{", "return", "ByValArgs", ".", "end", "(", ")", ";"], "ground_truth": ["}"], "File": "SICISelLowering", "Func": "byval_end", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21291, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ArgMode", "==", "<NUM_LIT>", ")", "{", "assert", "(", "!", "Subtarget", ".", "useSoftFloat", "(", ")", "&&", "!", "(", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "NoImplicitFloat", ")", ")", "&&", "Subtarget", ".", "hasSSE1", "(", ")", ")", ";", "}", "SDValue", "InstOps", "[", "]", "=", "{", "Chain", ",", "SrcPtr", ",", "DAG", ".", "getTargetConstant", "(", "ArgSize", ",", "dl", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getTargetConstant", "(", "ArgMode", ",", "dl", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getTargetConstant", "(", "Align", ",", "dl", ",", "<STR_LIT>", ")", "}", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["SDValue", "VAARG", "=", "DAG", ".", "getMemIntrinsicNode", "(", "Subtarget", ".", "isTarget64BitLP64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "InstOps", ",", "<STR_LIT>", ",", "MachinePointerInfo", "(", "SV", ")", ",", "None", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOStore", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "LowerVAARG", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21292, "Length": 144, "Cover_Rate": 0.34532374100719426, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Root", ",", "dl", ",", "Reg", ",", "<STR_LIT>", ")", ";", "SDValue", "ArgValue2", ";", "if", "(", "NextVA", ".", "isMemLoc", "(", ")", ")", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "NextVA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";", "ArgValue2", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "dl", ",", "Root", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "Reg", "=", "MF", ".", "addLiveIn", "(", "NextVA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";"], "ground_truth": ["ArgValue2", "=", "DAG", ".", "getCopyFromReg", "(", "Root", ",", "dl", ",", "Reg", ",", "<STR_LIT>", ")", ";"], "File": "ARMISelLowering (2)", "Func": "GetF64FormalArgument", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21293, "Length": 133, "Cover_Rate": 0.4889705882352941, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ReachedBB", ".", "insert", "(", "Edge", ".", "second", ")", ";", "const", "MachineBasicBlock", "&", "B", "=", "*", "MF", ".", "getBlockNumbered", "(", "Edge", ".", "second", ")", ";", "MachineBasicBlock", "::", "const_iterator", "It", "=", "B", ".", "begin", "(", ")", ",", "End", "=", "B", ".", "end", "(", ")", ";", "while", "(", "It", "!=", "End", "&&", "It", "->", "isPHI", "(", ")", ")", "{", "const", "MachineInstr", "&", "PI", "=", "*", "It", "++", ";", "InstrExec", ".", "insert", "(", "&", "PI", ")", ";", "visitPHI", "(", "PI", ")", ";", "}", "if", "(", "BlockScanned", "[", "Edge", ".", "second", "]", ")", "continue", ";", "BlockScanned", "[", "Edge", ".", "second", "]", "=", "true", ";", "while", "(", "It", "!=", "End", "&&", "!", "It", "->", "isBranch", "(", ")", ")", "{", "const", "MachineInstr", "&", "MI", "=", "*", "It", "++", ";", "InstrExec", ".", "insert", "(", "&", "MI", ")", ";", "visitNonBranch", "(", "MI", ")", ";", "}", "if", "(", "It", "==", "End", ")", "{", "MachineFunction", "::", "const_iterator", "BIt", "=", "B", ".", "getIterator", "(", ")", ";", "MachineFunction", "::", "const_iterator", "Next", "=", "std", "::", "next", "(", "BIt", ")", ";", "if", "(", "Next", "!=", "MF", ".", "end", "(", ")", "&&", "B", ".", "isSuccessor", "(", "&", "*", "Next", ")", ")", "{", "int", "ThisN", "=", "B", ".", "getNumber", "(", ")", ";", "int", "NextN", "=", "Next", "->", "getNumber", "(", ")", ";", "FlowQ", ".", "push", "(", "CFGEdge", "(", "ThisN", ",", "NextN", ")", ")", ";"], "ground_truth": ["}"], "File": "BitTracker7", "Func": "run", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 21294, "Length": 217, "Cover_Rate": 0.5105882352941177, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "<STR_LIT>", "GetOppositeBranchCondition", "(", "<STR_LIT>", "CC", ")", "{", "switch", "(", "CC", ")", "{", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "XCoreInstrInfo12", "Func": "GetOppositeBranchCondition", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21295, "Length": 36, "Cover_Rate": 0.7346938775510204, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>InstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{"], "ground_truth": ["return", "&", "InstrInfo", ";"], "File": "P2Subtarget", "Func": "getInstrInfo", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21296, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_cvtepi32_epi8", "(", "__mmask8", "__M", ",", "__m128i", "__A", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_pmovdb128_mask", "(", "(", "__v4si", ")", "__A", ",", "(", "__v16qi", ")", "_mm_setzero_si128", "(", ")", ",", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_maskz_cvtepi32_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21297, "Length": 44, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "tree", "build_const_pointer", "(", "tree", "t", ")", "{", "return", "build_pointer_type", "(", "build_qualified_type", "(", "t", ",", "TYPE_QUAL_CONST", ")", ")", ";"], "ground_truth": ["}"], "File": "riscv-vector-builtins", "Func": "build_const_pointer", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21298, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "sparc_vector_mode_supported_p", "(", "enum", "machine_mode", "mode", ")", "{"], "ground_truth": ["return", "TARGET_VIS", "&&", "VECTOR_MODE_P", "(", "mode", ")", "?", "true", ":", "false", ";"], "File": "sparc3", "Func": "sparc_vector_mode_supported_p", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21299, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqshlq_n_s16", "(", "int16x8_t", "__a", ",", "const", "int", "__imm", ")", "{"], "ground_truth": ["return", "__builtin_mve_vqshlq_n_sv8hi", "(", "__a", ",", "__imm", ")", ";"], "File": "arm", "Func": "mve___arm_vqshlq_n_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21300, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_cvtepi32_epi8", "(", "__m256i", "__A", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_pmovdb256_mask", "(", "(", "__v8si", ")", "__A", ",", "(", "__v16qi", ")", "_mm_undefined_si128", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_cvtepi32_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21301, "Length": 45, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "L", "->", "getNumBlocks", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "ExitingBlocks", ".", "size", "(", ")", "<<", "<STR_LIT>", ")", ";", "if", "(", "ExitingBlocks", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "return", ";", "if", "(", "L", "->", "getNumBlocks", "(", ")", ">", "<NUM_LIT>", ")", "return", ";", "if", "(", "getBooleanLoopAttribute", "(", "L", ",", "<STR_LIT>", ")", ")", "return", ";", "InstructionCost", "Cost", "=", "<NUM_LIT>", ";", "for", "(", "auto", "*", "BB", ":", "L", "->", "getBlocks", "(", ")", ")", "{", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "I", ".", "getType", "(", ")", "->", "isVectorTy", "(", ")", ")", "return", ";", "if", "(", "isa", "<", "CallInst", ">", "(", "I", ")", "||", "isa", "<", "InvokeInst", ">", "(", "I", ")", ")", "{", "if", "(", "const", "Function", "*", "F", "=", "cast", "<", "CallBase", ">", "(", "I", ")", ".", "getCalledFunction", "(", ")", ")", "{", "if", "(", "!", "isLoweredToCall", "(", "F", ")", ")", "continue", ";", "}", "return", ";", "}", "SmallVector", "<", "const", "Value", "*", ">", "Operands", "(", "I", ".", "operand_values", "(", ")", ")", ";", "Cost", "+=", "getUserCost", "(", "&", "I", ",", "Operands", ",", "TargetTransformInfo", "::", "TCK_SizeAndLatency", ")", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Cost", "<<", "<STR_LIT>", ")", ";", "UP", ".", "Partial", "=", "true", ";"], "ground_truth": ["UP", ".", "Runtime", "=", "true", ";"], "File": "RISCVTargetTransformInfo10", "Func": "getUnrollingPreferences", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21302, "Length": 215, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "ScaleOp", ")", ";", "if", "(", "!", "C", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "unsigned", "ScaleVal", "=", "C", "->", "getZExtValue", "(", ")", ";", "if", "(", "ScaleVal", ">", "<NUM_LIT>", "&&", "ScaleVal", "!=", "<NUM_LIT>", "&&", "ScaleVal", "!=", "<NUM_LIT>", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "SDValue", "Scale", "=", "DAG", ".", "getTargetConstant", "(", "C", "->", "getZExtValue", "(", ")", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "Disp", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "Segment", "=", "DAG", ".", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "EVT", "MaskVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "Index", ".", "getSimpleValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ")", ";", "SDValue", "MaskInReg", ";", "ConstantSDNode", "*", "MaskC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Mask", ")", ";", "if", "(", "MaskC", ")", "MaskInReg", "=", "DAG", ".", "getTargetConstant", "(", "MaskC", "->", "getSExtValue", "(", ")", ",", "dl", ",", "MaskVT", ")", ";"], "ground_truth": ["else", "{"], "File": "X86ISelLowering1", "Func": "getScatterNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21303, "Length": 150, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "PassThru", "=", "MGT", "->", "getPassThru", "(", ")", ";", "SDValue", "Mask", "=", "MGT", "->", "getMask", "(", ")", ";", "SDValue", "BasePtr", "=", "MGT", "->", "getBasePtr", "(", ")", ";", "<STR_LIT>", "ExtTy", "=", "MGT", "->", "getExtensionType", "(", ")", ";", "<STR_LIT>", "IndexType", "=", "MGT", "->", "getIndexType", "(", ")", ";", "bool", "IsScaled", "=", "IndexType", "==", "<STR_LIT>", "||", "IndexType", "==", "<STR_LIT>", ";", "bool", "IsSigned", "=", "IndexType", "==", "<STR_LIT>", "||", "IndexType", "==", "<STR_LIT>", ";", "bool", "IdxNeedsExtend", "=", "getGatherScatterIndexIsExtended", "(", "Index", ")", "||", "Index", ".", "getSimpleValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ";", "bool", "ResNeedsSignExtend", "=", "ExtTy", "==", "<STR_LIT>", "||", "ExtTy", "==", "<STR_LIT>", ";", "EVT", "VT", "=", "PassThru", ".", "getSimpleValueType", "(", ")", ";", "EVT", "MemVT", "=", "MGT", "->", "getMemoryVT", "(", ")", ";", "SDValue", "InputVT", "=", "DAG", ".", "getValueType", "(", "MemVT", ")", ";", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "&&", "!", "static_cast", "<", "const", "<ISA_LIT>Subtarget", "&", ">", "(", "DAG", ".", "getSubtarget", "(", ")", ")", ".", "hasBF16", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "VT", ".", "isFloatingPoint", "(", ")", ")", "{", "EVT", "PassThruVT", "=", "getPackedSVEVectorVT", "(", "VT", ".", "getVectorElementCount", "(", ")", ")", ";", "PassThru", "=", "getSVESafeBitCast", "(", "PassThruVT", ",", "PassThru", ",", "DAG", ")", ";", "InputVT", "=", "DAG", ".", "getValueType", "(", "MemVT", ".", "changeVectorElementTypeToInteger", "(", ")", ")", ";", "}", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "PassThru", ".", "getSimpleValueType", "(", ")", ",", "<STR_LIT>", ")", ";", "if", "(", "getGatherScatterIndexIsExtended", "(", "Index", ")", ")", "Index", "=", "Index", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Opcode", "=", "getGatherVecOpcode", "(", "IsScaled", ",", "IsSigned", ",", "IdxNeedsExtend", ")", ";", "selectGatherScatterAddrMode", "(", "BasePtr", ",", "Index", ",", "MemVT", ",", "Opcode", ",", "true", ",", "DAG", ")", ";"], "ground_truth": ["if", "(", "ResNeedsSignExtend", ")", "Opcode", "=", "getSignExtendedGatherOpcode", "(", "Opcode", ")", ";"], "File": "AArch64ISelLowering111", "Func": "LowerMGATHER", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21304, "Length": 276, "Cover_Rate": 0.6344827586206897, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "NVVMIntrRange", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{"], "ground_truth": ["return", "runNVVMIntrRange", "(", "F", ",", "SmVersion", ")", ";"], "File": "NVVMIntrRange1", "Func": "runOnFunction", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21305, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "HSACodeObject", "::", "InitMarkers", "(", ")", "const", "{", "auto", "TextSecOr", "=", "getTextSection", "(", ")", ";", "if", "(", "!", "TextSecOr", ")", "return", ";", "auto", "TextSec", "=", "TextSecOr", ".", "get", "(", ")", ";", "FunctionMarkers", ".", "push_back", "(", "TextSec", "->", "sh_size", ")", ";", "for", "(", "const", "auto", "&", "Sym", ":", "functions", "(", ")", ")", "{", "auto", "ExpectedFunction", "=", "FunctionSym", "::", "asFunctionSym", "(", "getSymbol", "(", "Sym", ".", "getRawDataRefImpl", "(", ")", ")", ")", ";", "if", "(", "!", "ExpectedFunction", ")", "{"], "ground_truth": ["consumeError", "(", "ExpectedFunction", ".", "takeError", "(", ")", ")", ";"], "File": "CodeObject", "Func": "InitMarkers", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21306, "Length": 84, "Cover_Rate": 0.3574468085106383, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_pbroadcastw128", "(", "(", "__v8hi", ")", "__X", ")", ";"], "ground_truth": ["}"], "File": "avx2intrin", "Func": "_mm_broadcastw_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21307, "Length": 13, "Cover_Rate": 0.40625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "cris_file_end", "(", "void", ")", "{"], "ground_truth": ["if", "(", "TARGET_LINUX", "&&", "trampolines_created", ")", "file_end_indicate_exec_stack", "(", ")", ";"], "File": "cris", "Func": "cris_file_end", "Target": "cris", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 21308, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "EmitULEB128Value", "(", "const", "MCExpr", "*", "Value", ")", "{"], "ground_truth": ["}"], "File": "PatmosInstrInfo", "Func": "EmitULEB128Value", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 21309, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "Cmp", ".", "getOpcode", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "bool", "IllegalFPCMov", "=", "false", ";", "if", "(", "VT", ".", "isFloatingPoint", "(", ")", "&&", "!", "VT", ".", "isVector", "(", ")", "&&", "!", "isScalarFPTypeInSSEReg", "(", "VT", ")", ")", "IllegalFPCMov", "=", "!", "hasFPCMov", "(", "cast", "<", "ConstantSDNode", ">", "(", "CC", ")", "->", "getSExtValue", "(", ")", ")", ";", "if", "(", "(", "is<ISA_LIT>LogicalCmp", "(", "Cmp", ")", "&&", "!", "IllegalFPCMov", ")", "||", "Opc", "==", "<STR_LIT>", ")", "{", "Cond", "=", "Cmp", ";", "addTest", "=", "false", ";", "}", "}", "else", "if", "(", "CondOpcode", "==", "<STR_LIT>", "||", "CondOpcode", "==", "<STR_LIT>", "||", "CondOpcode", "==", "<STR_LIT>", "||", "CondOpcode", "==", "<STR_LIT>", "||", "(", "(", "CondOpcode", "==", "<STR_LIT>", "||", "CondOpcode", "==", "<STR_LIT>", ")", "&&", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", ")", "{", "SDValue", "LHS", "=", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "<ISA_LIT>Opcode", ";", "unsigned", "<ISA_LIT>Cond", ";", "SDVTList", "VTs", ";", "switch", "(", "CondOpcode", ")", "{", "case", "<STR_LIT>", ":", "<ISA_LIT>Opcode", "=", "<STR_LIT>", ";", "<ISA_LIT>Cond", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "<ISA_LIT>Opcode", "=", "<STR_LIT>", ";", "<ISA_LIT>Cond", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "<ISA_LIT>Opcode", "=", "<STR_LIT>", ";", "<ISA_LIT>Cond", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "<ISA_LIT>Opcode", "=", "<STR_LIT>", ";", "<ISA_LIT>Cond", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "<ISA_LIT>Opcode", "=", "<STR_LIT>", ";", "<ISA_LIT>Cond", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "<ISA_LIT>Opcode", "=", "<STR_LIT>", ";", "<ISA_LIT>Cond", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "CondOpcode", "==", "<STR_LIT>", ")", "VTs", "=", "DAG", ".", "getVTList", "(", "LHS", ".", "getValueType", "(", ")", ",", "LHS", ".", "getValueType", "(", ")", ",", "<STR_LIT>", ")", ";", "else", "VTs", "=", "DAG", ".", "getVTList", "(", "LHS", ".", "getValueType", "(", ")", ",", "<STR_LIT>", ")", ";", "SDValue", "<ISA_LIT>Op", "=", "DAG", ".", "getNode", "(", "<ISA_LIT>Opcode", ",", "DL", ",", "VTs", ",", "LHS", ",", "RHS", ")", ";", "if", "(", "CondOpcode", "==", "<STR_LIT>", ")", "Cond", "=", "<ISA_LIT>Op", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "else", "Cond", "=", "<ISA_LIT>Op", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "CC", "=", "DAG", ".", "getConstant", "(", "<ISA_LIT>Cond", ",", "<STR_LIT>", ")", ";", "addTest", "=", "false", ";", "}", "if", "(", "addTest", ")", "{", "if", "(", "isTruncWithZeroHighBitsInput", "(", "Cond", ",", "DAG", ")", ")", "Cond", "=", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Cond", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Cond", ".", "hasOneUse", "(", ")", ")", "{", "SDValue", "NewSetCC", "=", "LowerToBT", "(", "Cond", ",", "<STR_LIT>", ",", "DL", ",", "DAG", ")", ";", "if", "(", "NewSetCC", ".", "getNode", "(", ")", ")", "{", "CC", "=", "NewSetCC", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Cond", "=", "NewSetCC", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "addTest", "=", "false", ";", "}", "}", "}", "if", "(", "addTest", ")", "{"], "ground_truth": ["CC", "=", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "X86ISelLowering142", "Func": "LowerSELECT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21310, "Length": 460, "Cover_Rate": 0.30144167758846657, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printU16ImmOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "int64_t", "Imm", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", "||", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", "O", "<<", "formatHex", "(", "static_cast", "<", "uint64_t", ">", "(", "Imm", "&", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["else", "printU32ImmOperand", "(", "MI", ",", "OpNo", ",", "STI", ",", "O", ")", ";"], "File": "AMDGPUInstPrinter1", "Func": "printU16ImmOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21311, "Length": 82, "Cover_Rate": 0.9879518072289156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "!", "TREE_USED", "(", "function", ")", ")", "{", "assemble_external", "(", "function", ")", ";", "TREE_USED", "(", "function", ")", "=", "<NUM_LIT>", ";", "}", "funexp", "=", "XEXP", "(", "DECL_RTL", "(", "function", ")", ",", "<NUM_LIT>", ")", ";", "nios2_adjust_call_address", "(", "&", "funexp", ",", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ")", ";", "insn", "=", "emit_call_insn", "(", "gen_sibcall_internal", "(", "funexp", ",", "const0_rtx", ")", ")", ";", "SIBLING_CALL_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "insn", "=", "get_insns", "(", ")", ";", "shorten_branches", "(", "insn", ")", ";"], "ground_truth": ["final_start_function", "(", "insn", ",", "file", ",", "<NUM_LIT>", ")", ";"], "File": "nios22", "Func": "nios2_asm_output_mi_thunk", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 21312, "Length": 87, "Cover_Rate": 0.3425196850393701, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>Target", "(", ")", "{", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine32", ">", "X", "(", "The<ISA_LIT>Target32", ")", ";", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine64", ">", "Y", "(", "The<ISA_LIT>Target64", ")", ";", "initializeNVVMReflectPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["initializeGenericToNVVMPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "File": "NVPTXTargetMachine17", "Func": "LLVMInitializeNVPTXTarget", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21313, "Length": 43, "Cover_Rate": 0.581081081081081, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "WebAssemblySetP2AlignOperands3", "Func": "getPassName", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 21314, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "Op0", ")", ".", "addReg", "(", "Op1", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "<NUM_LIT>", "]", ")", ")", ";", "}"], "ground_truth": ["return", "ResultReg", ";"], "File": "ARMFastISel24", "Func": "fastEmitInst_rr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21315, "Length": 71, "Cover_Rate": 0.39664804469273746, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "<ISA_LIT>TTIImpl", "::", "getCostOfKeepingLiveOverCall", "(", "ArrayRef", "<", "Type", "*", ">", "Tys", ")", "{", "int", "Cost", "=", "<NUM_LIT>", ";", "for", "(", "auto", "*", "I", ":", "Tys", ")", "{", "if", "(", "!", "I", "->", "isVectorTy", "(", ")", ")", "continue", ";", "if", "(", "I", "->", "getScalarSizeInBits", "(", ")", "*", "cast", "<", "VectorType", ">", "(", "I", ")", "->", "getNumElements", "(", ")", "==", "<NUM_LIT>", ")", "Cost", "+=", "getMemoryOpCost", "(", "Instruction", "::", "Store", ",", "I", ",", "Align", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "+", "getMemoryOpCost", "(", "Instruction", "::", "Load", ",", "I", ",", "Align", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AArch64TargetTransformInfo41", "Func": "getCostOfKeepingLiveOverCall", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21316, "Length": 95, "Cover_Rate": 0.9595959595959596, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "bool", "isDefADRF", "(", "SUnit", "*", "SU", ")", "{", "unsigned", "Opcode", "=", "SU", "->", "getInstr", "(", ")", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["return", "true", ";"], "File": "TPCMachineScheduler", "Func": "isDefADRF", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 21317, "Length": 37, "Cover_Rate": 0.8043478260869565, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<ISA_LIT>InstrInfo", "::", "isSMRD", "(", "*", "MI", ")", ")", "return", "std", "::", "max", "(", "<NUM_LIT>", ",", "checkSMRDHazards", "(", "MI", ")", ")", ";"], "ground_truth": ["if", "(", "<ISA_LIT>InstrInfo", "::", "isVMEM", "(", "*", "MI", ")", ")", "return", "std", "::", "max", "(", "<NUM_LIT>", ",", "checkVMEMHazards", "(", "MI", ")", ")", ";"], "File": "GCNHazardRecognizer30", "Func": "PreEmitNoops", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21318, "Length": 46, "Cover_Rate": 0.5542168674698795, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>DAGToDAGISel", "::", "InstructionSelect", "(", ")", "{", "DEBUG", "(", "BB", "->", "dump", "(", ")", ")", ";", "SelectRoot", "(", "*", "CurDAG", ")", ";", "CurDAG", "->", "RemoveDeadNodes", "(", ")", ";"], "ground_truth": ["}"], "File": "PIC16ISelDAGToDAG1", "Func": "InstructionSelect", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21319, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TargetTransformInfo", "(", "<ISA_LIT>TTIImpl", "(", "this", ",", "F", ")", ")", ";"], "ground_truth": ["}"], "File": "ARCTargetMachine4", "Func": "getTargetTransformInfo", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21320, "Length": 12, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "poly16x4_t", ")", "__builtin_neon_vdup_nv4hi", "(", "(", "__builtin_neon_hi", ")", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vmov_n_p16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21321, "Length": 13, "Cover_Rate": 0.6842105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "ISD", "=", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", ";", "switch", "(", "ISD", ")", "{", "default", ":", "return", "TargetTransformInfo", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "NVPTXTargetTransformInfo21", "Func": "getArithmeticInstrCost", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21322, "Length": 50, "Cover_Rate": 0.352112676056338, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachinePointerInfo", "<ISA_LIT>FunctionInfo", "::", "callPtrInfo", "(", "const", "GlobalValue", "*", "Val", ")", "{", "std", "::", "unique_ptr", "<", "const", "<ISA_LIT>CallEntry", ">", "&", "E", "=", "GlobalCallEntries", "[", "Val", "]", ";", "if", "(", "!", "E", ")", "E", "=", "llvm", "::", "make_unique", "<", "<ISA_LIT>CallEntry", ">", "(", "Val", ")", ";", "return", "MachinePointerInfo", "(", "E", ".", "get", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsMachineFunction30", "Func": "callPtrInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21323, "Length": 54, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PassConfig", "::", "addIRPasses", "(", ")", "{"], "ground_truth": ["addPass", "(", "create<ISA_LIT>AtomicExpandPass", "(", "&", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";"], "File": "X86TargetMachine", "Func": "addIRPasses", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21324, "Length": 18, "Cover_Rate": 0.72, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "LowerFP_TO_INT", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "const", "<ISA_LIT>TargetLowering", "&", "TLI", ")", "{", "EVT", "OpVT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "Op0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "Op0VT", "=", "Op0", ".", "getValueType", "(", ")", ";", "if", "(", "(", "OpVT", "==", "<STR_LIT>", "&&", "Op0VT", "==", "<STR_LIT>", ")", "||", "OpVT", "==", "<STR_LIT>", ")", "{", "RTLIB", "::", "Libcall", "LC", "=", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "?", "RTLIB", "::", "getFPTOSINT", "(", "Op0VT", ",", "OpVT", ")", ":", "RTLIB", "::", "getFPTOUINT", "(", "Op0VT", ",", "OpVT", ")", ";"], "ground_truth": ["assert", "(", "LC", "!=", "RTLIB", "::", "UNKNOWN_LIBCALL", "&&", "<STR_LIT>", ")", ";"], "File": "SPUISelLowering11", "Func": "LowerFP_TO_INT", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21325, "Length": 106, "Cover_Rate": 0.7681159420289855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__a", "-", "__b", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vsub_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21326, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_u8_p128", "(", "poly128_t", "__a", ")", "{", "return", "(", "uint8x16_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vreinterpretq_u8_p128", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21327, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "FK_PCRel_2", ":", "case", "FK_Data_2", ":", "return", "<NUM_LIT>", ";", "case", "FK_PCRel_4", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "FK_Data_4", ":", "return", "<NUM_LIT>", ";"], "ground_truth": ["case", "FK_PCRel_8", ":"], "File": "PPCMachObjectWriter", "Func": "getFixupKindLog2Size", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21328, "Length": 30, "Cover_Rate": 0.39473684210526316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ShAmt", "&", "<NUM_LIT>", ")", "x", "=", "(", "(", "x", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "x", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", ";", "if", "(", "ShAmt", "&", "<NUM_LIT>", ")", "x", "=", "(", "(", "x", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "x", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", ";", "if", "(", "ShAmt", "&", "<NUM_LIT>", ")", "x", "=", "(", "(", "x", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "x", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", ";", "if", "(", "ShAmt", "&", "<NUM_LIT>", ")", "x", "=", "(", "(", "x", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "x", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "ShAmt", "&", "<NUM_LIT>", ")", "x", "=", "(", "(", "x", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "x", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", ";"], "File": "RISCVISelLowering1", "Func": "computeGREV", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21329, "Length": 140, "Cover_Rate": 0.6862745098039216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "&", "get<ISA_LIT>TargetMachine", "(", ")", "const", "{", "return", "getTM", "<", "<ISA_LIT>TargetMachine", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "AVRTargetMachine", "Func": "getAVRTargetMachine", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21330, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "RI", ";"], "ground_truth": ["}"], "File": "SNESInstrInfo", "Func": "getRegisterInfo", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 21331, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "RegList", ".", "List1From", "=", "<NUM_LIT>", ";", "Op", "->", "RegList", ".", "List1To", "=", "<NUM_LIT>", ";", "Op", "->", "RegList", ".", "List2From", "=", "<NUM_LIT>", ";", "Op", "->", "RegList", ".", "List2To", "=", "<NUM_LIT>", ";", "Op", "->", "RegList", ".", "List3From", "=", "<NUM_LIT>", ";", "Op", "->", "RegList", ".", "List3To", "=", "<NUM_LIT>", ";", "Op", "->", "RegList", ".", "List4From", "=", "<NUM_LIT>", ";", "Op", "->", "RegList", ".", "List4To", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "reglist", ".", "size", "(", ")", ";", "i", "+=", "<NUM_LIT>", ")", "{", "if", "(", "Op", "->", "RegList", ".", "List1From", "==", "<NUM_LIT>", ")", "{", "Op", "->", "RegList", ".", "List1From", "=", "reglist", "[", "i", "]", ";", "Op", "->", "RegList", ".", "List1To", "=", "reglist", "[", "i", "+", "<NUM_LIT>", "]", ";", "}", "else", "if", "(", "Op", "->", "RegList", ".", "List2From", "==", "<NUM_LIT>", ")", "{", "Op", "->", "RegList", ".", "List2From", "=", "reglist", "[", "i", "]", ";", "Op", "->", "RegList", ".", "List2To", "=", "reglist", "[", "i", "+", "<NUM_LIT>", "]", ";", "}", "else", "if", "(", "Op", "->", "RegList", ".", "List3From", "==", "<NUM_LIT>", ")", "{", "Op", "->", "RegList", ".", "List3From", "=", "reglist", "[", "i", "]", ";"], "ground_truth": ["Op", "->", "RegList", ".", "List3To", "=", "reglist", "[", "i", "+", "<NUM_LIT>", "]", ";"], "File": "CSKYAsmParser", "Func": "createRegList", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21332, "Length": 193, "Cover_Rate": 0.6655172413793103, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MachineFunctionInfo", "*", "<ISA_LIT>FI", "=", "MF", "->", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "GlobalBaseReg", "=", "<ISA_LIT>FI", "->", "getGlobalBaseReg", "(", ")", ";", "if", "(", "GlobalBaseReg", "!=", "<NUM_LIT>", ")", "return", "GlobalBaseReg", ";", "MachineBasicBlock", "&", "FirstMBB", "=", "MF", "->", "front", "(", ")", ";"], "ground_truth": ["MachineBasicBlock", "::", "iterator", "MBBI", "=", "FirstMBB", ".", "begin", "(", ")", ";"], "File": "AlphaInstrInfo", "Func": "getGlobalBaseReg", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21333, "Length": 52, "Cover_Rate": 0.348993288590604, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "getAddrLocal", "(", "NodeTy", "*", "N", ",", "const", "SDLoc", "&", "DL", ",", "EVT", "Ty", ",", "SelectionDAG", "&", "DAG", ",", "bool", "IsN32OrN64", ")", "const", "{", "unsigned", "GOTFlag", "=", "IsN32OrN64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "GOT", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Ty", ",", "getGlobalReg", "(", "DAG", ",", "Ty", ")", ",", "getTargetNode", "(", "N", ",", "Ty", ",", "DAG", ",", "GOTFlag", ")", ")", ";", "SDValue", "Load", "=", "DAG", ".", "getLoad", "(", "Ty", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "GOT", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "unsigned", "LoFlag", "=", "IsN32OrN64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Ty", ",", "getTargetNode", "(", "N", ",", "Ty", ",", "DAG", ",", "LoFlag", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Ty", ",", "Load", ",", "Lo", ")", ";"], "File": "MipsISelLowering88", "Func": "getAddrLocal", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21334, "Length": 154, "Cover_Rate": 0.9112426035502958, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "LHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "RHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "Src", "=", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Src", "!=", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "const", "ConstantSDNode", "*", "CLHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "const", "ConstantSDNode", "*", "CRHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "CLHS", "||", "!", "CRHS", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["static", "const", "uint32_t", "MaxMask", "=", "<NUM_LIT>", ";"], "File": "SIISelLowering (2)", "Func": "performOrCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21335, "Length": 121, "Cover_Rate": 0.5734597156398105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getMaxBytesForLoopAlignment", "(", ")", "const", "{"], "ground_truth": ["return", "MaxBytesForLoopAlignment", ";"], "File": "AArch64Subtarget23", "Func": "getMaxBytesForLoopAlignment", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21336, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "code", ")", "{", "case", "EQ", ":", "if", "(", "dest_mode", "==", "V16QImode", "&&", "op_mode", "==", "V16QImode", ")", "return", "UNSPEC_VCMPEQUB", ";", "if", "(", "dest_mode", "==", "V8HImode", "&&", "op_mode", "==", "V8HImode", ")", "return", "UNSPEC_VCMPEQUH", ";", "if", "(", "dest_mode", "==", "V4SImode", "&&", "op_mode", "==", "V4SImode", ")", "return", "UNSPEC_VCMPEQUW", ";", "if", "(", "dest_mode", "==", "V4SImode", "&&", "op_mode", "==", "V4SFmode", ")", "return", "UNSPEC_VCMPEQFP", ";", "break", ";", "case", "GE", ":", "if", "(", "dest_mode", "==", "V4SImode", "&&", "op_mode", "==", "V4SFmode", ")", "return", "UNSPEC_VCMPGEFP", ";", "case", "GT", ":", "if", "(", "dest_mode", "==", "V16QImode", "&&", "op_mode", "==", "V16QImode", ")", "return", "UNSPEC_VCMPGTSB", ";", "if", "(", "dest_mode", "==", "V8HImode", "&&", "op_mode", "==", "V8HImode", ")", "return", "UNSPEC_VCMPGTSH", ";", "if", "(", "dest_mode", "==", "V4SImode", "&&", "op_mode", "==", "V4SImode", ")", "return", "UNSPEC_VCMPGTSW", ";", "if", "(", "dest_mode", "==", "V4SImode", "&&", "op_mode", "==", "V4SFmode", ")", "return", "UNSPEC_VCMPGTFP", ";", "break", ";", "case", "GTU", ":", "if", "(", "dest_mode", "==", "V16QImode", "&&", "op_mode", "==", "V16QImode", ")", "return", "UNSPEC_VCMPGTUB", ";", "if", "(", "dest_mode", "==", "V8HImode", "&&", "op_mode", "==", "V8HImode", ")", "return", "UNSPEC_VCMPGTUH", ";", "if", "(", "dest_mode", "==", "V4SImode", "&&", "op_mode", "==", "V4SImode", ")", "return", "UNSPEC_VCMPGTUW", ";", "break", ";"], "ground_truth": ["default", ":"], "File": "rs60003", "Func": "get_vec_cmp_insn", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21337, "Length": 181, "Cover_Rate": 0.8497652582159625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RI", ".", "isReg", "(", ")", ")", "{", "unsigned", "Reg", "=", "RI", ".", "getReg", "(", ")", ";", "if", "(", "TRI", "->", "isVirtualRegister", "(", "Reg", ")", ")", "{", "if", "(", "hasNoDef", "(", "Reg", ",", "MRI", ")", ")", "continue", ";", "if", "(", "!", "MRI", "->", "hasOneDef", "(", "Reg", ")", ")", "{", "LLVM_DEBUG", "(", "this", "->", "getEntry", "(", ")", "->", "getParent", "(", ")", "->", "dump", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "printReg", "(", "Reg", ",", "TRI", ")", "<<", "<STR_LIT>", ")", ";", "}", "if", "(", "MRI", "->", "def_begin", "(", "Reg", ")", "==", "MRI", "->", "def_end", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printReg", "(", "Reg", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "<<", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "!", "MRI", "->", "hasOneDef", "(", "Reg", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printReg", "(", "Reg", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "<<", "<STR_LIT>", ")", ";", "}", "assert", "(", "MRI", "->", "hasOneDef", "(", "Reg", ")", "&&", "<STR_LIT>", ")", ";", "MachineOperand", "*", "Def", "=", "&", "(", "*", "(", "MRI", "->", "def_begin", "(", "Reg", ")", ")", ")", ";", "MachineOperand", "*", "UseOperand", "=", "&", "(", "RI", ")", ";", "bool", "UseIsOutsideDefMBB", "=", "Def", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "!=", "MBB", ";", "if", "(", "UseIsOutsideDefMBB", "&&", "UseOperand", "->", "isKill", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printReg", "(", "Reg", ",", "TRI", ")", "<<", "<STR_LIT>", ")", ";", "UseOperand", "->", "setIsKill", "(", "false", ")", ";", "}", "}", "}", "}"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "removeFalseRegisterKills", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21338, "Length": 252, "Cover_Rate": 0.8076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "CFIIndex", "=", "MBB", ".", "getParent", "(", ")", "->", "addFrameInst", "(", "MCCFIInstruction", "::", "cfiDefCfaOffset", "(", "nullptr", ",", "-", "Offset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "ZII", "->", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";"], "ground_truth": ["}"], "File": "SystemZFrameLowering1", "Func": "buildCFAOffs", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21339, "Length": 46, "Cover_Rate": 0.6301369863013698, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EmitAndCountInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "DestRegs", "[", "I", "]", ")", ")", ";", "}", "else", "{", "EmitNops", "(", "*", "OutStreamer", ",", "<NUM_LIT>", ",", "Subtarget", "->", "is64Bit", "(", ")", ",", "getSubtargetInfo", "(", ")", ")", ";", "}", "}", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "MI", ".", "getNumOperands", "(", ")", ";", "++", "I", ")", "if", "(", "SrcRegs", "[", "I", "]", "!=", "DestRegs", "[", "I", "]", ")", "EmitAndCountInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "DestRegs", "[", "I", "]", ")", ".", "addReg", "(", "SrcRegs", "[", "I", "]", ")", ")", ";", "auto", "TSym", "=", "OutContext", ".", "getOrCreateSymbol", "(", "<STR_LIT>", ")", ";", "MachineOperand", "TOp", "=", "MachineOperand", "::", "CreateMCSymbol", "(", "TSym", ")", ";", "if", "(", "isPositionIndependent", "(", ")", ")", "TOp", ".", "setTargetFlags", "(", "<STR_LIT>", ")", ";", "EmitAndCountInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addOperand", "(", "MCIL", ".", "LowerSymbolOperand", "(", "TOp", ",", "TSym", ")", ")", ")", ";", "for", "(", "unsigned", "I", "=", "sizeof", "UsedMask", ";", "I", "--", ">", "<NUM_LIT>", ";", ")", "if", "(", "UsedMask", "[", "I", "]", ")", "EmitAndCountInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "DestRegs", "[", "I", "]", ")", ")", ";", "else", "EmitNops", "(", "*", "OutStreamer", ",", "<NUM_LIT>", ",", "Subtarget", "->", "is64Bit", "(", ")", ",", "getSubtargetInfo", "(", ")", ")", ";"], "ground_truth": ["OutStreamer", "->", "AddComment", "(", "<STR_LIT>", ")", ";"], "File": "X86MCInstLower20", "Func": "LowerPATCHABLE_EVENT_CALL", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21340, "Length": 209, "Cover_Rate": 0.48604651162790696, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "VDescStr", "=", "<STR_LIT>", "+", "getStringReg", "(", "Reg", ")", ";", "const", "char", "*", "cstr", "=", "Fn", ".", "createExternalSymbolName", "(", "VDescStr", ".", "c_str", "(", ")", ")", ";"], "ground_truth": ["unsigned", "ExtraInfo", "=", "InlineAsm", "::", "Extra_HasSideEffects", ";"], "File": "HexagonVectorPrint", "Func": "addAsmInstr", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 21341, "Length": 35, "Cover_Rate": 0.3645833333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_vpdpbusd_v16si_maskz", "(", "(", "__v16si", ")", "__B", ",", "(", "__v16si", ")", "__C", ",", "(", "__v16si", ")", "__D", ",", "(", "__mmask16", ")", "__A", ")", ";"], "ground_truth": ["}"], "File": "avx512vnniintrin", "Func": "_mm512_maskz_dpbusd_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21342, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "switch", "(", "Imm", ")", "{"], "ground_truth": ["case", "DstUnused", "::", "UNUSED_PAD", ":", "O", "<<", "<STR_LIT>", ";", "break", ";"], "File": "AMDGPUInstPrinter1", "Func": "printSDWADstUnused", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21343, "Length": 30, "Cover_Rate": 0.3125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "end", ";", "if", "(", "i", "<=", "<NUM_LIT>", ")", "i", "+=", "<NUM_LIT>", ";", "if", "(", "remainder", "&", "(", "<NUM_LIT>", "<<", "(", "i", "-", "<NUM_LIT>", ")", ")", ")", "{", "end", "=", "i", "-", "<NUM_LIT>", ";", "if", "(", "end", "<", "<NUM_LIT>", ")", "end", "+=", "<NUM_LIT>", ";", "temp1", "=", "remainder", "&", "(", "(", "<NUM_LIT>", "<<", "end", ")", "|", "(", "(", "i", "<", "end", ")", "?", "(", "<NUM_LIT>", ">>", "(", "<NUM_LIT>", "-", "end", ")", ")", ":", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["remainder", "&=", "~", "temp1", ";"], "File": "arm2", "Func": "count_insns_for_constant", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21344, "Length": 81, "Cover_Rate": 0.6532258064516129, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegNo", ">=", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "MCRegister", "Reg", "=", "<STR_LIT>", "+", "RegNo", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "RISCVDisassembler8", "Func": "DecodeVRRegisterClass", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21345, "Length": 36, "Cover_Rate": 0.6206896551724138, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vaddq_m_f16", "(", "float16x8_t", "__inactive", ",", "float16x8_t", "__a", ",", "float16x8_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vaddq_m_fv8hf", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vaddq_m_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21346, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "ArgInfo", ".", "ImplicitBufferPtr", ".", "getRegister", "(", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo17", "Func": "getImplicitBufferPtrUserSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21347, "Length": 10, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EverMadeChange", "=", "MadeChange", "=", "true", ";", "}", "}", "if", "(", "!", "EverMadeChange", ")", "return", "true", ";", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "uint64_t", "Address", "=", "<NUM_LIT>", ";", "for", "(", "I", "=", "MBBInfos", ".", "begin", "(", ")", ";", "I", "!=", "E", ";", "Address", "+=", "I", "->", "Size", ",", "++", "I", ")", "I", "->", "Address", "=", "Address", ";", "}", "for", "(", "I", "=", "MBBInfos", ".", "begin", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "if", "(", "I", "->", "HasLongBranch", ")", "expandToLongBranch", "(", "*", "I", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "MipsLongBranch1", "Func": "runOnMachineFunction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21348, "Length": 103, "Cover_Rate": 0.322884012539185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "MCPhysReg", "ReservedCPURegs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";"], "ground_truth": ["for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "array_lengthof", "(", "ReservedCPURegs", ")", ";", "++", "I", ")", "Reserved", ".", "set", "(", "ReservedCPURegs", "[", "I", "]", ")", ";"], "File": "Nios2RegisterInfo1", "Func": "getReservedRegs", "Target": "Nios2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21349, "Length": 56, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "SIInstrInfo12", "Func": "getVGPRSpillRestoreOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21350, "Length": 39, "Cover_Rate": 0.45348837209302323, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "EnablePromoteAlloca", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget (2)", "Func": "isPromoteAllocaEnabled", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21351, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "mips_return_fpr_pair", "(", "machine_mode", "mode", ",", "machine_mode", "mode1", ",", "HOST_WIDE_INT", "offset1", ",", "machine_mode", "mode2", ",", "HOST_WIDE_INT", "offset2", ")", "{", "int", "inc", ";", "inc", "=", "(", "TARGET_NEWABI", "||", "mips_abi", "==", "ABI_32", "?", "<NUM_LIT>", ":", "MAX_FPRS_PER_FMT", ")", ";", "return", "gen_rtx_PARALLEL", "(", "mode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "mode1", ",", "FP_RETURN", ")", ",", "GEN_INT", "(", "offset1", ")", ")", ",", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "mode2", ",", "FP_RETURN", "+", "inc", ")", ",", "GEN_INT", "(", "offset2", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "mips", "Func": "mips_return_fpr_pair", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21352, "Length": 85, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ";", "static", "const", "MCPhysReg", "CalleeSavedRegsFP", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", "->", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "*", "MF", ")", ")", "return", "CalleeSavedRegsFP", ";", "return", "CalleeSavedRegs", ";"], "ground_truth": ["}"], "File": "XCoreRegisterInfo", "Func": "getCalleeSavedRegs", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21353, "Length": 72, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "ST", ".", "hasGFX90AInsts", "(", ")", "?", "CSR_<ISA_LIT>_HighRegs_With_AGPRs_SaveList", ":", "CSR_<ISA_LIT>_HighRegs_SaveList", ";", "case", "CallingConv", "::", "<ISA_LIT>_Gfx", ":", "return", "ST", ".", "hasGFX90AInsts", "(", ")", "?", "CSR_AMDGPU_<ISA_LIT>_Gfx_With_AGPRs_SaveList", ":", "CSR_AMDGPU_<ISA_LIT>_Gfx_SaveList", ";", "default", ":", "{", "static", "const", "MCPhysReg", "NoCalleeSavedReg", "=", "<STR_LIT>", ";", "return", "&", "NoCalleeSavedReg", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo50", "Func": "getCalleeSavedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21354, "Length": 42, "Cover_Rate": 0.4421052631578947, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcaltq_f32", "(", "float32x4_t", "__a", ",", "float32x4_t", "__b", ")", "{"], "ground_truth": ["return", "(", "uint32x4_t", ")", "__builtin_neon_vcagtv4sf", "(", "__b", ",", "__a", ")", ";"], "File": "arm", "Func": "neon_vcaltq_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21355, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vld1q_dup_u64", "(", "const", "uint64_t", "*", "__a", ")", "{", "return", "(", "uint64x2_t", ")", "__builtin_neon_vld1_dupv2di", "(", "(", "const", "__builtin_neon_di", "*", ")", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vld1q_dup_u64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21356, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "temp", "=", "expand_binop", "(", "mode", ",", "add_optab", ",", "count", ",", "constm1_rtx", ",", "count", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "temp", "!=", "count", ")", "emit_move_insn", "(", "count", ",", "temp", ")", ";", "temp", "=", "expand_binop", "(", "mode", ",", "ashr_optab", ",", "count", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "blocks", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "temp", "!=", "blocks", ")", "emit_move_insn", "(", "blocks", ",", "temp", ")", ";", "emit_cmp_and_jump_insns", "(", "blocks", ",", "const0_rtx", ",", "EQ", ",", "NULL_RTX", ",", "mode", ",", "<NUM_LIT>", ",", "loop_end_label", ")", ";", "emit_label", "(", "loop_start_label", ")", ";", "emit_insn", "(", "gen_cmpmem_short", "(", "op0", ",", "op1", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "temp", "=", "gen_rtx_NE", "(", "VOIDmode", ",", "ccreg", ",", "const0_rtx", ")", ";", "temp", "=", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "temp", ",", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "end_label", ")", ",", "pc_rtx", ")", ";", "temp", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "pc_rtx", ",", "temp", ")", ";", "emit_jump_insn", "(", "temp", ")", ";", "s390_load_address", "(", "addr0", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "addr0", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "s390_load_address", "(", "addr1", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "addr1", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "temp", "=", "expand_binop", "(", "mode", ",", "add_optab", ",", "blocks", ",", "constm1_rtx", ",", "blocks", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "temp", "!=", "blocks", ")", "emit_move_insn", "(", "blocks", ",", "temp", ")", ";", "emit_cmp_and_jump_insns", "(", "blocks", ",", "const0_rtx", ",", "EQ", ",", "NULL_RTX", ",", "mode", ",", "<NUM_LIT>", ",", "loop_end_label", ")", ";", "emit_jump", "(", "loop_start_label", ")", ";", "emit_label", "(", "loop_end_label", ")", ";", "emit_insn", "(", "gen_cmpmem_short", "(", "op0", ",", "op1", ",", "convert_to_mode", "(", "Pmode", ",", "count", ",", "<NUM_LIT>", ")", ")", ")", ";", "emit_label", "(", "end_label", ")", ";", "emit_insn", "(", "gen_cmpint", "(", "target", ",", "ccreg", ")", ")", ";"], "ground_truth": ["}"], "File": "s3903", "Func": "s390_expand_cmpmem", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 21357, "Length": 277, "Cover_Rate": 0.4663299663299663, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "OffBits", "=", "getMachineOpValue", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ",", "Fixups", ",", "STI", ")", ">>", "<NUM_LIT>", ";"], "ground_truth": ["return", "(", "OffBits", "&", "<NUM_LIT>", ")", "|", "RegBits", ";"], "File": "MipsMCCodeEmitter31", "Func": "getMemEncodingMMImm4Lsl2", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21358, "Length": 32, "Cover_Rate": 0.3368421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineOperand", "Segment", "=", "MI", "->", "getOperand", "(", "Op", "+", "<NUM_LIT>", ")", ";", "if", "(", "Segment", ".", "getReg", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "Op", "+", "<NUM_LIT>", ",", "Modifier", ")", ";", "O", "<<", "':'", ";", "}"], "ground_truth": ["printLeaMemReference", "(", "MI", ",", "Op", ",", "Modifier", ")", ";"], "File": "X86IntelAsmPrinter", "Func": "printMemReference", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21359, "Length": 46, "Cover_Rate": 0.5897435897435898, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "Type", "::", "FloatTyID", ":", "return", "RuntimeMD", "::", "KernelArg", "::", "F32", ";", "case", "Type", "::", "DoubleTyID", ":", "return", "RuntimeMD", "::", "KernelArg", "::", "F64", ";", "case", "Type", "::", "IntegerTyID", ":", "{", "bool", "Signed", "=", "!", "TypeName", ".", "startswith", "(", "<STR_LIT>", ")", ";", "switch", "(", "Ty", "->", "getIntegerBitWidth", "(", ")", ")", "{", "case", "<NUM_LIT>", ":", "return", "Signed", "?", "RuntimeMD", "::", "KernelArg", "::", "I8", ":", "RuntimeMD", "::", "KernelArg", "::", "U8", ";", "case", "<NUM_LIT>", ":"], "ground_truth": ["return", "Signed", "?", "RuntimeMD", "::", "KernelArg", "::", "I16", ":", "RuntimeMD", "::", "KernelArg", "::", "U16", ";"], "File": "AMDGPUAsmPrinter45", "Func": "getRuntimeMDValueType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21360, "Length": 86, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "&", "TBB", ",", "MachineBasicBlock", "*", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "AllowModify", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "end", "(", ")", ")", "return", "false", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "--", "I", ";", "}", "if", "(", "!", "isUnpredicatedTerminator", "(", "*", "I", ")", ")", "return", "false", ";", "MachineInstr", "*", "LastInst", "=", "&", "*", "I", ";", "unsigned", "LastOpc", "=", "LastInst", "->", "getOpcode", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", "||", "!", "isUnpredicatedTerminator", "(", "*", "--", "I", ")", ")", "{", "if", "(", "isUncondBranchOpcode", "(", "LastOpc", ")", ")", "{", "TBB", "=", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "return", "false", ";", "}", "if", "(", "isCondBranchOpcode", "(", "LastOpc", ")", ")", "{", "parseCondBranch", "(", "LastInst", ",", "TBB", ",", "Cond", ")", ";", "return", "false", ";", "}", "return", "true", ";", "}", "MachineInstr", "*", "SecondLastInst", "=", "&", "*", "I", ";", "unsigned", "SecondLastOpc", "=", "SecondLastInst", "->", "getOpcode", "(", ")", ";", "if", "(", "AllowModify", "&&", "isUncondBranchOpcode", "(", "LastOpc", ")", ")", "{", "while", "(", "isUncondBranchOpcode", "(", "SecondLastOpc", ")", ")", "{", "LastInst", "->", "eraseFromParent", "(", ")", ";", "LastInst", "=", "SecondLastInst", ";", "LastOpc", "=", "LastInst", "->", "getOpcode", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", "||", "!", "isUnpredicatedTerminator", "(", "*", "--", "I", ")", ")", "{", "TBB", "=", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "return", "false", ";", "}", "else", "{", "SecondLastInst", "=", "&", "*", "I", ";", "SecondLastOpc", "=", "SecondLastInst", "->", "getOpcode", "(", ")", ";", "}", "}", "}", "if", "(", "SecondLastInst", "&&", "I", "!=", "MBB", ".", "begin", "(", ")", "&&", "isUnpredicatedTerminator", "(", "*", "--", "I", ")", ")", "return", "true", ";", "if", "(", "isCondBranchOpcode", "(", "SecondLastOpc", ")", "&&", "isUncondBranchOpcode", "(", "LastOpc", ")", ")", "{", "parseCondBranch", "(", "SecondLastInst", ",", "TBB", ",", "Cond", ")", ";", "FBB", "=", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "return", "false", ";", "}", "if", "(", "isUncondBranchOpcode", "(", "SecondLastOpc", ")", "&&", "isUncondBranchOpcode", "(", "LastOpc", ")", ")", "{", "TBB", "=", "SecondLastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "I", "=", "LastInst", ";", "if", "(", "AllowModify", ")", "I", "->", "eraseFromParent", "(", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AArch64InstrInfo121", "Func": "analyzeBranch", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21361, "Length": 389, "Cover_Rate": 0.9088785046728972, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isUnsafeToMoveAcross", "(", "MachineInstr", "&", "MI", ",", "unsigned", "UseReg", ",", "unsigned", "DestReg", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "{", "return", "(", "UseReg", "&&", "(", "MI", ".", "modifiesRegister", "(", "UseReg", ",", "TRI", ")", ")", ")", "||", "MI", ".", "modifiesRegister", "(", "DestReg", ",", "TRI", ")", "||", "MI", ".", "readsRegister", "(", "DestReg", ",", "TRI", ")", "||", "MI", ".", "hasUnmodeledSideEffects", "(", ")", "||", "MI", ".", "isInlineAsm", "(", ")", "||", "MI", ".", "isMetaInstruction", "(", ")", ";"], "ground_truth": ["}"], "File": "HexagonCopyToCombine (2)1", "Func": "isUnsafeToMoveAcross", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 21362, "Length": 73, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "int", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_comi_round_sh", "(", "__m128h", "__A", ",", "__m128h", "__B", ",", "const", "int", "__P", ",", "const", "int", "__R", ")", "{"], "ground_truth": ["return", "__builtin_ia32_cmpsh_mask_round", "(", "__A", ",", "__B", ",", "__P", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ",", "__R", ")", ";"], "File": "avx512fp16intrin", "Func": "_mm_comi_round_sh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21363, "Length": 48, "Cover_Rate": 0.9795918367346939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "interrupt_function_p", "(", "tree", "func", ")", "{", "tree", "a", ";", "if", "(", "TREE_CODE", "(", "func", ")", "!=", "FUNCTION_DECL", ")", "return", "<NUM_LIT>", ";", "a", "=", "lookup_attribute", "(", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "func", ")", ")", ";"], "ground_truth": ["return", "a", "!=", "NULL_TREE", ";"], "File": "avr3", "Func": "interrupt_function_p", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 21364, "Length": 40, "Cover_Rate": 0.975609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rev_cond_rtx", "=", "gen_rtx_fmt_ee", "(", "rs6000_reverse_condition", "(", "cc_mode", ",", "cond_code", ")", ",", "SImode", ",", "XEXP", "(", "condition_rtx", ",", "<NUM_LIT>", ")", ",", "const0_rtx", ")", ";", "not_op", "=", "gen_rtx_COMPARE", "(", "CCEQmode", ",", "rev_cond_rtx", ",", "const0_rtx", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "not_result", ",", "not_op", ")", ")", ";", "condition_rtx", "=", "gen_rtx_EQ", "(", "VOIDmode", ",", "not_result", ",", "const0_rtx", ")", ";", "}", "op_mode", "=", "GET_MODE", "(", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "op_mode", "==", "VOIDmode", ")", "op_mode", "=", "GET_MODE", "(", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "TARGET_POWERPC64", "&&", "(", "op_mode", "==", "DImode", "||", "FLOAT_MODE_P", "(", "mode", ")", ")", ")", "{", "PUT_MODE", "(", "condition_rtx", ",", "DImode", ")", ";", "convert_move", "(", "result", ",", "condition_rtx", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "PUT_MODE", "(", "condition_rtx", ",", "SImode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "result", ",", "condition_rtx", ")", ")", ";"], "ground_truth": ["}"], "File": "rs60005", "Func": "rs6000_emit_sCOND", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21365, "Length": 145, "Cover_Rate": 0.4393939393939394, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "HasSIMD128", "(", "false", ")", ",", "HasAtomics", "(", "false", ")", ",", "CPUString", "(", "CPU", ")", ",", "TargetTriple", "(", "TT", ")", ",", "FrameLowering", "(", ")", ",", "InstrInfo", "(", "initializeSubtargetDependencies", "(", "FS", ")", ")", ",", "TSInfo", "(", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", "{"], "ground_truth": ["}"], "File": "WebAssemblySubtarget11", "Func": "WebAssemblySubtarget", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 21366, "Length": 83, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "getSubExpr", "(", ")", "const", "{", "return", "Expr", ";"], "ground_truth": ["}"], "File": "MipsMCExpr", "Func": "getSubExpr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21367, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "CountValue", "(", "int64_t", "i", ")", ":", "Kind", "(", "CV_Immediate", ")", ",", "Contents", "(", "i", ")", ",", "isNegative", "(", "i", "<", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "HexagonHardwareLoops16", "Func": "CountValue", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 21368, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasStdExtV", "||", "HasStdExtZve32x", ";"], "ground_truth": ["}"], "File": "RISCVSubtarget30", "Func": "hasVInstructions", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21369, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "Src2", "=", "Vals", "[", "Next", "(", ")", "]", ";", "Type", "*", "VecTy", "=", "ResEVT", ".", "getTypeForEVT", "(", "*", "Ctx", ")", ";", "assert", "(", "VecTy", "->", "isVectorTy", "(", ")", ")", ";", "assert", "(", "VecTy", "==", "Src1", "->", "getType", "(", ")", "&&", "VecTy", "==", "Src2", "->", "getType", "(", ")", ")", ";", "unsigned", "NumElt", "=", "VecTy", "->", "getVectorNumElements", "(", ")", ";"], "ground_truth": ["Value", "*", "Res", "=", "UndefValue", "::", "get", "(", "VecTy", ")", ";"], "File": "X86InstrSema", "Func": "translateHorizontalBinop", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21370, "Length": 71, "Cover_Rate": 0.31555555555555553, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "scratch2", "==", "NULL", "||", "(", "GET_CODE", "(", "scratch2", ")", "==", "SCRATCH", ")", "||", "(", "GET_MODE", "(", "scratch2", ")", "==", "SImode", "&&", "REG_P", "(", "scratch2", ")", ")", ")", ";", "gcc_assert", "(", "!", "REG_P", "(", "out", ")", "||", "!", "REG_P", "(", "amount", ")", "||", "!", "HARD_REGISTER_P", "(", "out", ")", "||", "(", "REGNO", "(", "out", ")", "!=", "REGNO", "(", "amount", ")", "&&", "REGNO", "(", "out", ")", "+", "<NUM_LIT>", "!=", "REGNO", "(", "amount", ")", ")", ")", ";", "gen_addsi3", "(", "(", "DEST", ")", ",", "(", "SRC", ")", ",", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ")", "gen_subsi3", "(", "(", "DEST", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "(", "SRC", ")", ")", "gen_addsi3_compare0", "(", "(", "DEST", ")", ",", "(", "SRC", ")", ",", "\\", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ")", "gen_rtx_SET", "(", "(", "DEST", ")", ",", "(", "SRC", ")", ")", "gen_rtx_fmt_ee", "(", "(", "CODE", ")", ",", "SImode", ",", "(", "SRC", ")", ",", "(", "AMOUNT", ")", ")", "gen_rtx_fmt_ee", "(", "(", "CODE", ")", "==", "ASHIFT", "?", "ASHIFT", ":", "LSHIFTRT", ",", "\\", "SImode", ",", "(", "SRC", ")", ",", "(", "AMOUNT", ")", ")", "gen_rtx_fmt_ee", "(", "(", "CODE", ")", "==", "ASHIFT", "?", "LSHIFTRT", ":", "ASHIFT", ",", "\\", "SImode", ",", "(", "SRC", ")", ",", "(", "AMOUNT", ")", ")", "gen_rtx_IOR", "(", "SImode", ",", "(", "A", ")", ",", "(", "B", ")", ")", "gen_arm_cond_branch", "(", "(", "LABEL", ")", ",", "\\", "gen_rtx_", "##", "COND", "(", "CCmode", ",", "cc_reg", ",", "\\", "const0_rtx", ")", ",", "\\", "cc_reg", ")", "if", "(", "CONST_INT_P", "(", "amount", ")", ")", "{", "if", "(", "INTVAL", "(", "amount", ")", "<=", "<NUM_LIT>", ")", "emit_insn", "(", "gen_movdi", "(", "out", ",", "in", ")", ")", ";", "else", "if", "(", "INTVAL", "(", "amount", ")", ">=", "<NUM_LIT>", ")", "{", "if", "(", "code", "==", "ASHIFTRT", ")", "{", "rtx", "const31_rtx", "=", "GEN_INT", "(", "<NUM_LIT>", ")", ";", "emit_insn", "(", "SET", "(", "out_down", ",", "SHIFT", "(", "code", ",", "in_up", ",", "const31_rtx", ")", ")", ")", ";", "emit_insn", "(", "SET", "(", "out_up", ",", "SHIFT", "(", "code", ",", "in_up", ",", "const31_rtx", ")", ")", ")", ";", "}", "else", "emit_insn", "(", "gen_movdi", "(", "out", ",", "const0_rtx", ")", ")", ";", "}", "else", "if", "(", "INTVAL", "(", "amount", ")", "<", "<NUM_LIT>", ")", "{", "rtx", "reverse_amount", "=", "GEN_INT", "(", "<NUM_LIT>", "-", "INTVAL", "(", "amount", ")", ")", ";", "emit_insn", "(", "SET", "(", "out_down", ",", "LSHIFT", "(", "code", ",", "in_down", ",", "amount", ")", ")", ")", ";", "emit_insn", "(", "SET", "(", "out_down", ",", "ORR", "(", "REV_LSHIFT", "(", "code", ",", "in_up", ",", "reverse_amount", ")", ",", "out_down", ")", ")", ")", ";", "emit_insn", "(", "SET", "(", "out_up", ",", "SHIFT", "(", "code", ",", "in_up", ",", "amount", ")", ")", ")", ";", "}", "else", "{", "rtx", "adj_amount", "=", "GEN_INT", "(", "INTVAL", "(", "amount", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["emit_insn", "(", "SET", "(", "out_down", ",", "SHIFT", "(", "code", ",", "in_up", ",", "adj_amount", ")", ")", ")", ";"], "File": "arm5", "Func": "arm_emit_coreregs_64bit_shift", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21371, "Length": 442, "Cover_Rate": 0.6181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "unsigned", "long", "long", ")", "__builtin_absv4hi2", "(", "(", "v4hi", ")", "mm", ")", ";"], "ground_truth": ["}"], "File": "ushmedia1", "Func": "sh_media_MABS_W", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21372, "Length": 15, "Cover_Rate": 0.36585365853658536, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>RegisterInfo", "::", "getNumSGPRsAllowed", "(", "unsigned", "WaveCount", ")", "const", "{", "switch", "(", "WaveCount", ")", "{", "case", "<NUM_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<NUM_LIT>", ";"], "ground_truth": ["case", "<NUM_LIT>", ":", "return", "<NUM_LIT>", ";"], "File": "SIRegisterInfo105", "Func": "getNumSGPRsAllowed", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21373, "Length": 33, "Cover_Rate": 0.5689655172413793, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HI16", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "if", "(", "isCC", ")", "LO16", ".", "add", "(", "makeImplicit", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ";", "TransferImpOps", "(", "MI", ",", "LO16", ",", "HI16", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", ";", "}", "unsigned", "LO16Opc", "=", "<NUM_LIT>", ";", "unsigned", "HI16Opc", "=", "<NUM_LIT>", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "{", "LO16Opc", "=", "<STR_LIT>", ";", "HI16Opc", "=", "<STR_LIT>", ";", "}", "else", "{", "LO16Opc", "=", "<STR_LIT>", ";", "HI16Opc", "=", "<STR_LIT>", ";", "}", "LO16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "LO16Opc", ")", ",", "DstReg", ")", ";", "HI16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "HI16Opc", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstReg", ")", ";", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "case", "MachineOperand", "::", "MO_Immediate", ":", "{", "unsigned", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "unsigned", "Lo16", "=", "Imm", "&", "<NUM_LIT>", ";", "unsigned", "Hi16", "=", "(", "Imm", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "LO16", "=", "LO16", ".", "addImm", "(", "Lo16", ")", ";", "HI16", "=", "HI16", ".", "addImm", "(", "Hi16", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "const", "char", "*", "ES", "=", "MO", ".", "getSymbolName", "(", ")", ";", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "LO16", "=", "LO16", ".", "addExternalSymbol", "(", "ES", ",", "TF", "|", "<STR_LIT>", ")", ";", "HI16", "=", "HI16", ".", "addExternalSymbol", "(", "ES", ",", "TF", "|", "<STR_LIT>", ")", ";", "break", ";", "}", "default", ":", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "LO16", "=", "LO16", ".", "addGlobalAddress", "(", "GV", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "<STR_LIT>", ")", ";", "HI16", "=", "HI16", ".", "addGlobalAddress", "(", "GV", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "<STR_LIT>", ")", ";", "break", ";", "}", "}", "LO16", "->", "setMemRefs", "(", "MI", ".", "memoperands_begin", "(", ")", ",", "MI", ".", "memoperands_end", "(", ")", ")", ";", "HI16", "->", "setMemRefs", "(", "MI", ".", "memoperands_begin", "(", ")", ",", "MI", ".", "memoperands_end", "(", ")", ")", ";", "LO16", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "HI16", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "if", "(", "RequiresBundling", ")", "finalizeBundle", "(", "MBB", ",", "LO16", "->", "getIterator", "(", ")", ",", "MBBI", "->", "getIterator", "(", ")", ")", ";", "if", "(", "isCC", ")", "LO16", ".", "add", "(", "makeImplicit", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ";"], "ground_truth": ["TransferImpOps", "(", "MI", ",", "LO16", ",", "HI16", ")", ";"], "File": "ARMExpandPseudoInsts24", "Func": "ExpandMOV32BitImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21374, "Length": 452, "Cover_Rate": 0.5478787878787879, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";"], "ground_truth": ["}"], "File": "XNCMTargetMachine", "Func": "addPreEmitPass", "Target": "XNCM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21375, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_aesdec256kl_u8", "(", "__m128i", "*", "__A", ",", "__m128i", "__B", ",", "const", "void", "*", "__P", ")", "{", "return", "__builtin_ia32_aesdec256kl_u8", "(", "(", "__v2di", "*", ")", "__A", ",", "(", "__v2di", ")", "__B", ",", "__P", ")", ";"], "ground_truth": ["}"], "File": "keylockerintrin", "Func": "_mm_aesdec256kl_u8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21376, "Length": 43, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "*", "RM", "==", "Reloc", "::", "DynamicNoPIC", "&&", "!", "TT", ".", "isOSDarwin", "(", ")", ")", "return", "Reloc", "::", "Static", ";", "return", "*", "RM", ";"], "ground_truth": ["}"], "File": "CJGTargetMachine", "Func": "getEffectiveRelocModel", "Target": "CJG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21377, "Length": 26, "Cover_Rate": 0.37142857142857144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint8x16_t", ")", "__builtin_neon_vcgtv16qi", "(", "__b", ",", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vcltq_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21378, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "IsAbsolute", "&&", "<STR_LIT>", ")", ";", "(", "void", ")", "IsAbsolute", ";", "Data", ".", "clear", "(", ")", ";", "Fixups", ".", "clear", "(", ")", ";", "raw_svector_ostream", "OS", "(", "Data", ")", ";", "assert", "(", "Layout", ".", "getAssembler", "(", ")", ".", "getContext", "(", ")", ".", "getAsmInfo", "(", ")", "->", "getMinInstAlignment", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "Value", "==", "<NUM_LIT>", ")", "{", "WasRelaxed", "=", "OldSize", "!=", "Data", ".", "size", "(", ")", ";", "return", "true", ";", "}", "auto", "AddFixups", "=", "[", "&", "Fixups", ",", "&", "AddrDelta", "]", "(", "unsigned", "Offset", ",", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "Fixup", ")", "{", "const", "MCBinaryExpr", "&", "MBE", "=", "cast", "<", "MCBinaryExpr", ">", "(", "AddrDelta", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "Offset", ",", "MBE", ".", "getLHS", "(", ")", ",", "static_cast", "<", "MCFixupKind", ">", "(", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "Fixup", ")", ")", ")", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "Offset", ",", "MBE", ".", "getRHS", "(", ")", ",", "static_cast", "<", "MCFixupKind", ">", "(", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "Fixup", ")", ")", ")", ")", ";", "}", ";", "if", "(", "isUIntN", "(", "<NUM_LIT>", ",", "Value", ")", ")", "{", "OS", "<<", "uint8_t", "(", "dwarf", "::", "DW_CFA_advance_loc", ")", ";", "AddFixups", "(", "<NUM_LIT>", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ")", ";", "}", "else", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Value", ")", ")", "{", "OS", "<<", "uint8_t", "(", "dwarf", "::", "DW_CFA_advance_loc1", ")", ";", "<STR_LIT>", "::", "write", "<", "uint8_t", ">", "(", "OS", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "AddFixups", "(", "<NUM_LIT>", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ")", ";", "}", "else", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Value", ")", ")", "{", "OS", "<<", "uint8_t", "(", "dwarf", "::", "DW_CFA_advance_loc2", ")", ";", "<STR_LIT>", "::", "write", "<", "uint16_t", ">", "(", "OS", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "AddFixups", "(", "<NUM_LIT>", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ")", ";", "}", "else", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Value", ")", ")", "{", "OS", "<<", "uint8_t", "(", "dwarf", "::", "DW_CFA_advance_loc4", ")", ";", "<STR_LIT>", "::", "write", "<", "uint32_t", ">", "(", "OS", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["AddFixups", "(", "<NUM_LIT>", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ")", ";"], "File": "RISCVAsmBackend14", "Func": "relaxDwarfCFA", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21379, "Length": 355, "Cover_Rate": 0.7304526748971193, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "SImode", ";"], "ground_truth": ["}"], "File": "aarch642", "Func": "aarch64_libgcc_cmp_return_mode", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21380, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "++", "OpIdx", ";", "if", "(", "TwoReg", ")", "{", "assert", "(", "!", "NoDstReg", "&&", "<STR_LIT>", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "<STR_LIT>", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "assert", "(", "OpIdx", "<", "NumOps", "&&", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "<NUM_LIT>", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "imm12", "=", "getIImm3Imm8", "(", "insn", ")", ";"], "ground_truth": ["MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "ThumbExpandImm", "(", "imm12", ")", ")", ")", ";"], "File": "ThumbDisassemblerCore1", "Func": "DisassembleThumb2DPModImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21381, "Length": 103, "Cover_Rate": 0.4309623430962343, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "expandRetRA", "(", "MBB", ",", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "expandERet", "(", "MBB", ",", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "isMicro<ISA_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "expandPseudoMFHiLo", "(", "MBB", ",", "MI", ",", "Opc", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "isMicro<ISA_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "expandPseudoMFHiLo", "(", "MBB", ",", "MI", ",", "Opc", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "expandPseudoMFHiLo", "(", "MBB", ",", "MI", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "expandPseudoMFHiLo", "(", "MBB", ",", "MI", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "expandPseudoMTLoHi", "(", "MBB", ",", "MI", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "false", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "expandPseudoMTLoHi", "(", "MBB", ",", "MI", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "false", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "expandPseudoMTLoHi", "(", "MBB", ",", "MI", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "true", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "expandCvtFPInt", "(", "MBB", ",", "MI", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "false", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "isMicro<ISA_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "expandCvtFPInt", "(", "MBB", ",", "MI", ",", "Opc", ",", "<STR_LIT>", ",", "false", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "expandCvtFPInt", "(", "MBB", ",", "MI", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "true", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "isMicro<ISA_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "expandCvtFPInt", "(", "MBB", ",", "MI", ",", "Opc", ",", "<STR_LIT>", ",", "true", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "expandCvtFPInt", "(", "MBB", ",", "MI", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "true", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "expandBuildPairF64", "(", "MBB", ",", "MI", ",", "isMicro<ISA_LIT>", ",", "false", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "expandBuildPairF64", "(", "MBB", ",", "MI", ",", "isMicro<ISA_LIT>", ",", "true", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "expandExtractElementF64", "(", "MBB", ",", "MI", ",", "isMicro<ISA_LIT>", ",", "false", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "expandExtractElementF64", "(", "MBB", ",", "MI", ",", "isMicro<ISA_LIT>", ",", "true", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "expandEhReturn", "(", "MBB", ",", "MI", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "MipsSEInstrInfo11", "Func": "expandPostRAPseudo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21382, "Length": 333, "Cover_Rate": 0.6837782340862423, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "DirectCallee", ")", "{", "const", "Instruction", "*", "CalleeI", "=", "CS", "->", "getInstruction", "(", ")", ";", "assert", "(", "CalleeI", "&&", "<STR_LIT>", ")", ";", "if", "(", "isa", "<", "CallInst", ">", "(", "CalleeI", ")", ")", "{", "if", "(", "getAlign", "(", "*", "cast", "<", "CallInst", ">", "(", "CalleeI", ")", ",", "Idx", ",", "Align", ")", ")", "return", "Align", ";"], "ground_truth": ["const", "Value", "*", "CalleeV", "=", "cast", "<", "CallInst", ">", "(", "CalleeI", ")", "->", "getCalledValue", "(", ")", ";"], "File": "NVPTXISelLowering (2)1", "Func": "getArgumentAlignment", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21383, "Length": 73, "Cover_Rate": 0.3146551724137931, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DiagnosticPredicate", "isSVEAddSubImm", "(", ")", "const", "{", "if", "(", "!", "isShiftedImm", "(", ")", "&&", "(", "!", "isImm", "(", ")", "||", "!", "isa", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ")", ")", "return", "DiagnosticPredicateTy", "::", "NoMatch", ";"], "ground_truth": ["bool", "IsByte", "=", "std", "::", "is_same", "<", "int8_t", ",", "std", "::", "make_signed_t", "<", "T", ">>", "::", "value", "||", "std", "::", "is_same", "<", "int8_t", ",", "T", ">", "::", "value", ";"], "File": "AArch64AsmParser1", "Func": "isSVEAddSubImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21384, "Length": 65, "Cover_Rate": 0.5652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HOST_WIDE_INT", "valm", ";", "HOST_WIDE_INT", "tval", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "+=", "<NUM_LIT>", ")", "{", "valm", "=", "(", "valp", "&", "<NUM_LIT>", ")", ";", "if", "(", "valm", "!=", "<NUM_LIT>", ")", "++", "zcount", ";", "if", "(", "valm", "!=", "<NUM_LIT>", ")", "++", "ncount", ";", "valp", ">>=", "<NUM_LIT>", ";", "}", "if", "(", "ncount", "<", "zcount", ")", "{", "if", "(", "generate", ")", "emit_move_insn", "(", "gen_rtx_REG", "(", "Pmode", ",", "regnum", ")", ",", "GEN_INT", "(", "val", "|", "~", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", ")", ")", ";", "tval", "=", "<NUM_LIT>", ";", "insns", "++", ";", "}", "else", "{", "if", "(", "generate", ")", "emit_move_insn", "(", "gen_rtx_REG", "(", "Pmode", ",", "regnum", ")", ",", "GEN_INT", "(", "val", "&", "<NUM_LIT>", ")", ")", ";", "tval", "=", "<NUM_LIT>", ";", "insns", "++", ";"], "ground_truth": ["}"], "File": "aarch642", "Func": "aarch64_build_constant", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21385, "Length": 123, "Cover_Rate": 0.45387453874538747, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "V0", "||", "V0", "->", "getZExtValue", "(", ")", "!=", "Size", ")", "return", "false", ";", "NBits", "=", "ShiftAmt", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", ";", "auto", "matchPatternC", "=", "[", "&", "checkOneUse", ",", "matchShiftAmt", "]", "(", "SDValue", "Mask", ")", "->", "bool", "{", "if", "(", "Mask", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "!", "checkOneUse", "(", "Mask", ")", ")", "return", "false", ";", "if", "(", "!", "isAllOnesConstant", "(", "Mask", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "SDValue", "M1", "=", "Mask", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "checkOneUse", "(", "M1", ")", ")", "return", "false", ";", "return", "matchShiftAmt", "(", "M1", ")", ";", "}", ";", "SDValue", "X", ";", "auto", "matchPatternD", "=", "[", "&", "checkOneUse", ",", "&", "checkTwoUse", ",", "matchShiftAmt", ",", "&", "X", "]", "(", "SDNode", "*", "Node", ")", "->", "bool", "{", "if", "(", "Node", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "SDValue", "N0", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "N0", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "!", "checkOneUse", "(", "N0", ")", ")", "return", "false", ";", "SDValue", "N1", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N01", "=", "N0", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "N1", "!=", "N01", "||", "!", "checkTwoUse", "(", "N1", ")", ")", "return", "false", ";", "if", "(", "!", "matchShiftAmt", "(", "N1", ")", ")", "return", "false", ";", "X", "=", "N0", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", ";", "auto", "matchLowBitMask", "=", "[", "&", "matchPatternA", ",", "&", "matchPatternB", ",", "&", "matchPatternC", "]", "(", "SDValue", "Mask", ")", "->", "bool", "{", "return", "matchPatternA", "(", "Mask", ")", "||", "matchPatternB", "(", "Mask", ")", "||", "matchPatternC", "(", "Mask", ")", ";", "}", ";", "if", "(", "Node", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "X", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Mask", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "matchLowBitMask", "(", "Mask", ")", ")", "{", "}", "else", "{", "std", "::", "swap", "(", "X", ",", "Mask", ")", ";", "if", "(", "!", "matchLowBitMask", "(", "Mask", ")", ")", "return", "false", ";", "}", "}", "else", "if", "(", "!", "matchPatternD", "(", "Node", ")", ")", "return", "false", ";", "SDLoc", "DL", "(", "Node", ")", ";", "MVT", "XVT", "=", "NVT", ";", "if", "(", "!", "Subtarget", "->", "hasBMI2", "(", ")", "&&", "X", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "X", ".", "hasOneUse", "(", ")", "&&", "X", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "assert", "(", "NVT", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "X", "=", "X", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "XVT", "=", "X", ".", "getSimpleValueType", "(", ")", ";", "assert", "(", "XVT", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "}", "NBits", "=", "CurDAG", "->", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "NBits", ")", ";", "insertDAGNode", "(", "*", "CurDAG", ",", "SDValue", "(", "Node", ",", "<NUM_LIT>", ")", ",", "NBits", ")", ";", "SDValue", "ImplDef", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "DL", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "insertDAGNode", "(", "*", "CurDAG", ",", "SDValue", "(", "Node", ",", "<NUM_LIT>", ")", ",", "ImplDef", ")", ";"], "ground_truth": ["NBits", "=", "CurDAG", "->", "getTargetInsertSubreg", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "ImplDef", ",", "NBits", ")", ";"], "File": "X86ISelDAGToDAG101", "Func": "matchBitExtract", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21386, "Length": 518, "Cover_Rate": 0.36350877192982456, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__rv", ".", "__o", "=", "__builtin_neon_vld2_lanev8qi", "(", "(", "const", "__builtin_neon_qi", "*", ")", "__a", ",", "__bu", ".", "__o", ",", "__c", ")", ";"], "ground_truth": ["return", "__rv", ".", "__i", ";"], "File": "arm", "Func": "neon_vld2_lane_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21387, "Length": 25, "Cover_Rate": 0.373134328358209, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_min_epu16", "(", "__mmask16", "__M", ",", "__m256i", "__A", ",", "__m256i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m256i", ")", "__builtin_ia32_pminuw256_mask", "(", "(", "__v16hi", ")", "__A", ",", "(", "__v16hi", ")", "__B", ",", "(", "__v16hi", ")", "_mm256_setzero_si256", "(", ")", ",", "(", "__mmask16", ")", "__M", ")", ";"], "File": "avx512vlbwintrin", "Func": "_mm256_maskz_min_epu16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21388, "Length": 54, "Cover_Rate": 0.9818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetWinCOFFStreamer", "::", "emitARM64WinCFISaveRegP", "(", "unsigned", "Reg", ",", "int", "Offset", ")", "{", "emitARM64WinUnwindCode", "(", "Win64EH", "::", "UOP_SaveRegP", ",", "Reg", ",", "Offset", ")", ";"], "ground_truth": ["}"], "File": "AArch64WinCOFFStreamer", "Func": "emitARM64WinCFISaveRegP", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21389, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "EmitGlobalVariable", "(", "const", "GlobalVariable", "*", "GV", ")", "{"], "ground_truth": ["}"], "File": "PIC16AsmPrinter", "Func": "EmitGlobalVariable", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21390, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "BaseOp", ".", "isReg", "(", ")", "||", "BaseOp", ".", "getReg", "(", ")", "!=", "AddDefR", ")", "return", "false", ";", "MachineOperand", "OffsetOp", "=", "MID", ".", "mayLoad", "(", ")", "?", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ":", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "OffsetOp", ".", "isImm", "(", ")", ")", "return", "false", ";", "int64_t", "newOffset", "=", "OffsetOp", ".", "getImm", "(", ")", "+", "AddMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "!", "isValidOffset", "(", "MI", ",", "newOffset", ")", ")", "return", "false", ";", "Register", "BaseReg", "=", "AddMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "isSafeToExtLR", "(", "AddSN", ",", "AddMI", ",", "BaseReg", ",", "UNodeList", ")", ")", "return", "false", ";", "}", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "I", "=", "UNodeList", ".", "rbegin", "(", ")", ",", "E", "=", "UNodeList", ".", "rend", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "NodeAddr", "<", "UseNode", "*", ">", "UseN", "=", "*", "I", ";", "assert", "(", "!", "(", "UseN", ".", "Addr", "->", "getFlags", "(", ")", "&", "NodeAttrs", "::", "PhiRef", ")", "&&", "<STR_LIT>", ")", ";", "NodeAddr", "<", "StmtNode", "*", ">", "OwnerN", "=", "UseN", ".", "Addr", "->", "getOwner", "(", "*", "DFG", ")", ";", "MachineInstr", "*", "UseMI", "=", "OwnerN", ".", "Addr", "->", "getCode", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "UseMI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "*", "UseMI", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["Changed", "|=", "updateAddUses", "(", "AddMI", ",", "UseMI", ")", ";"], "File": "HexagonOptAddrMode11", "Func": "processAddUses", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 21391, "Length": 246, "Cover_Rate": 0.5603644646924829, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "string", "computeDataLayout", "(", "const", "Triple", "&", "TT", ")", "{", "std", "::", "string", "Ret", "=", "<STR_LIT>", ";", "Ret", "+=", "DataLayout", "::", "getManglingComponent", "(", "TT", ")", ";", "if", "(", "(", "TT", ".", "isArch64Bit", "(", ")", "&&", "(", "TT", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUX32", "||", "TT", ".", "isOSNaCl", "(", ")", ")", ")", "||", "!", "TT", ".", "isArch64Bit", "(", ")", ")", "Ret", "+=", "<STR_LIT>", ";", "if", "(", "TT", ".", "isArch64Bit", "(", ")", "||", "TT", ".", "isOSWindows", "(", ")", "||", "TT", ".", "isOSNaCl", "(", ")", ")", "Ret", "+=", "<STR_LIT>", ";", "else", "Ret", "+=", "<STR_LIT>", ";", "if", "(", "TT", ".", "isOSNaCl", "(", ")", ")", ";", "else", "if", "(", "TT", ".", "isArch64Bit", "(", ")", "||", "TT", ".", "isOSDarwin", "(", ")", ")", "Ret", "+=", "<STR_LIT>", ";", "else", "Ret", "+=", "<STR_LIT>", ";", "if", "(", "TT", ".", "isArch64Bit", "(", ")", ")", "Ret", "+=", "<STR_LIT>", ";"], "ground_truth": ["else", "Ret", "+=", "<STR_LIT>", ";"], "File": "X86Subtarget103", "Func": "computeDataLayout", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21392, "Length": 146, "Cover_Rate": 0.8390804597701149, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTarget", "<", "Triple", "::", "sic", ",", "false", ">", "X", "(", "The<ISA_LIT>Target", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SICTargetInfo", "Func": "LLVMInitializeSICTargetInfo", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21393, "Length": 18, "Cover_Rate": 0.782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Subtarget", ".", "getXLenVT", "(", ")", ";"], "ground_truth": ["}"], "File": "RISCVISelLowering", "Func": "getScalarShiftAmountTy", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21394, "Length": 8, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isTruncStoreLegal", "(", "ValVT", ",", "MemVT", ")", ";"], "ground_truth": ["}"], "File": "R600ISelLowering13", "Func": "canCombineTruncStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21395, "Length": 9, "Cover_Rate": 0.36, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Ins", ",", "const", "SDLoc", "&", "DL", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "switch", "(", "CallConv", ")", "{", "default", ":", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "Fast", ":", "break", ";", "}", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MF", ".", "getRegInfo", "(", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "MF", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "getHasAlu32", "(", ")", "?", "CC_<ISA_LIT>32", ":", "CC_<ISA_LIT>64", ")", ";", "for", "(", "auto", "&", "VA", ":", "ArgLocs", ")", "{", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "EVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "<STR_LIT>", "SimpleTy", "=", "RegVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ";", "switch", "(", "SimpleTy", ")", "{", "default", ":", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "RegVT", ".", "getEVTString", "(", ")", "<<", "'\\n'", ";", "llvm_unreachable", "(", "<NUM_LIT>", ")", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Register", "VReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "SimpleTy", "==", "<STR_LIT>", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ")", ";"], "ground_truth": ["RegInfo", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "VReg", ")", ";"], "File": "BPFISelLowering1", "Func": "LowerFormalArguments", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 21396, "Length": 232, "Cover_Rate": 0.5167037861915368, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "insn", "==", "BB_END", "(", "bb", ")", ")", "break", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ";", "}", "live", "=", "df_get_live_out", "(", "bb", ")", ";", "return", "!", "REGNO_REG_SET_P", "(", "live", ",", "FLAGS_REG", ")", ";"], "ground_truth": ["}"], "File": "i386", "Func": "ix86_ok_to_clobber_flags", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21397, "Length": 36, "Cover_Rate": 0.32727272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "SDValue", "(", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "IsShift", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "Op", "->", "getSplatValue", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "TLI", ".", "isOperationLegalOrPromote", "(", "Opcode", ",", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "LHSElts", ",", "RHSElts", ";", "for", "(", "SDValue", "Elt", ":", "Op", "->", "ops", "(", ")", ")", "{", "SDValue", "LHS", "=", "Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "RHS", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "RHS", ".", "getValueSizeInBits", "(", ")", "!=", "VT", ".", "getScalarSizeInBits", "(", ")", ")", "{", "if", "(", "!", "IsShift", ")", "return", "SDValue", "(", ")", ";", "RHS", "=", "DAG", ".", "getZExtOrTrunc", "(", "RHS", ",", "DL", ",", "VT", ".", "getScalarType", "(", ")", ")", ";", "}", "LHSElts", ".", "push_back", "(", "LHS", ")", ";", "RHSElts", ".", "push_back", "(", "RHS", ")", ";", "}", "if", "(", "IsShift", "&&", "any_of", "(", "RHSElts", ",", "[", "&", "]", "(", "SDValue", "V", ")", "{", "return", "RHSElts", "[", "<NUM_LIT>", "]", "!=", "V", ";", "}", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "LHS", "=", "DAG", ".", "getBuildVector", "(", "VT", ",", "DL", ",", "LHSElts", ")", ";", "SDValue", "RHS", "=", "DAG", ".", "getBuildVector", "(", "VT", ",", "DL", ",", "RHSElts", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "Opcode", ",", "DL", ",", "VT", ",", "LHS", ",", "RHS", ")", ";"], "ground_truth": ["if", "(", "!", "IsShift", ")", "return", "Res", ";"], "File": "X86ISelLowering (2)5", "Func": "lowerBuildVectorToBitOp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21398, "Length": 266, "Cover_Rate": 0.6633416458852868, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ":", ")", ";", "return", "result", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vmovl_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21399, "Length": 20, "Cover_Rate": 0.6896551724137931, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "BundleIt", ".", "getInstrIterator", "(", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "E", "=", "B", ".", "instr_end", "(", ")", ";", "unsigned", "Size", "=", "<NUM_LIT>", ";", "for", "(", "++", "I", ";", "I", "!=", "E", "&&", "I", "->", "isBundledWithPred", "(", ")", ";", "++", "I", ")", "++", "Size", ";", "if", "(", "Size", ">", "<NUM_LIT>", ")", "return", "BundleIt", ";", "MachineBasicBlock", "::", "iterator", "NextIt", "=", "std", "::", "next", "(", "BundleIt", ")", ";", "MachineInstr", "&", "SingleI", "=", "*", "BundleIt", "->", "getNextNode", "(", ")", ";"], "ground_truth": ["SingleI", ".", "unbundleFromPred", "(", ")", ";"], "File": "TPCVLIWPacketizer", "Func": "moveInstrOut", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 21400, "Length": 86, "Cover_Rate": 0.37554585152838427, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MF", ".", "getProperties", "(", ")", ".", "hasProperty", "(", "MachineFunctionProperties", "::", "Property", "::", "FailedISel", ")", ")", "return", "false", ";", "auto", "*", "TPC", "=", "&", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ";", "<ISA_LIT>PreLegalizerCombinerInfo", "PCInfo", ";", "Combiner", "C", "(", "PCInfo", ",", "TPC", ")", ";", "return", "C", ".", "combineMachineInstrs", "(", "MF", ",", "nullptr", ")", ";"], "ground_truth": ["}"], "File": "AArch64PreLegalizerCombiner1", "Func": "runOnMachineFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21401, "Length": 54, "Cover_Rate": 0.84375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CalleeSavedFrameSize", "=", "bytes", ";"], "ground_truth": ["}"], "File": "X86MachineFunctionInfo (2)", "Func": "setCalleeSavedFrameSize", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21402, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "EmitConstantPool", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmPrinter100", "Func": "EmitConstantPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21403, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "DataLayout", "&", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "MCSymbol", "*", "Sym", "=", "nullptr", ";", "SmallString", "<", "<NUM_LIT>", ">", "Name", ";", "StringRef", "Suffix", ";", "if", "(", "!", "Suffix", ".", "empty", "(", ")", ")", "Name", "+=", "DL", ".", "getPrivateGlobalPrefix", "(", ")", ";", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";"], "ground_truth": ["AsmPrinter", ".", "getNameWithPrefix", "(", "Name", ",", "GV", ")", ";"], "File": "M68kMCInstLower", "Func": "GetSymbolFromOperand", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21404, "Length": 72, "Cover_Rate": 0.314410480349345, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Layout", ")", "return", "false", ";", "return", "getSubExpr", "(", ")", "->", "EvaluateAsRelocatable", "(", "Res", ",", "*", "Layout", ")", ";"], "ground_truth": ["}"], "File": "SparcMCExpr1", "Func": "EvaluateAsRelocatableImpl", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21405, "Length": 22, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "SlotSize", "=", "TD", "->", "getPointerSize", "(", ")", ";", "ReturnAddrIndex", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "SlotSize", ",", "-", "SlotSize", ",", "false", ")", ";", "FuncInfo", "->", "setRAIndex", "(", "ReturnAddrIndex", ")", ";", "}"], "ground_truth": ["return", "DAG", ".", "getFrameIndex", "(", "ReturnAddrIndex", ",", "getPointerTy", "(", ")", ")", ";"], "File": "X86ISelLowering114", "Func": "getReturnAddressFrameIndex", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21406, "Length": 47, "Cover_Rate": 0.47959183673469385, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", "&&", "!", "I", "->", "isDebugValue", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";"], "ground_truth": ["const", "MachineFrameInfo", "&", "MFI", "=", "MF", "->", "getFrameInfo", "(", ")", ";"], "File": "XCoreInstrInfo21", "Func": "storeRegToStackSlot", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21407, "Length": 49, "Cover_Rate": 0.3006134969325153, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vqshlq_m_n_uv16qi", "(", "__inactive", ",", "__a", ",", "__imm", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vqshlq_m_n_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21408, "Length": 13, "Cover_Rate": 0.4482758620689655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>AsmBackend", "::", "getRelaxedOpcode", "(", "unsigned", "Op", ")", "const", "{", "bool", "HasThumb2", "=", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ";", "bool", "HasV8MBaselineOps", "=", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ";", "switch", "(", "Op", ")", "{", "default", ":", "return", "Op", ";", "case", "<STR_LIT>", ":", "return", "HasThumb2", "?", "(", "unsigned", ")", "<STR_LIT>", ":", "Op", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "ARMAsmBackend21", "Func": "getRelaxedOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21409, "Length": 60, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", "||", "hasFP", "(", "MF", ")", ")", "Reserved", ".", "set", "(", "FramePtr", ")", ";", "if", "(", "STI", ".", "isR9Reserved", "(", ")", ")", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "return", "Reserved", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo12", "Func": "getReservedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21410, "Length": 70, "Cover_Rate": 0.8860759493670886, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_max_epi32", "(", "__mmask8", "__M", ",", "__m256i", "__A", ",", "__m256i", "__B", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_pmaxsd256_mask", "(", "(", "__v8si", ")", "__A", ",", "(", "__v8si", ")", "__B", ",", "(", "__v8si", ")", "_mm256_setzero_si256", "(", ")", ",", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_maskz_max_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21411, "Length": 52, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_ia32_pmovsqw256mem_mask", "(", "(", "__v8hi", "*", ")", "__P", ",", "(", "__v4di", ")", "__A", ",", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_mask_cvtsepi64_storeu_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21412, "Length": 17, "Cover_Rate": 0.3953488372093023, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "getCurrentTop", "(", ")", "{"], "ground_truth": ["return", "CurrentTop", ";"], "File": "SIMachineScheduler", "Func": "getCurrentTop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21413, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__arm_vqmovunbq_s32", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vqmovunbq", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21414, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HasSingleParameterDotFile", "=", "true", ";", "CommentString", "=", "<STR_LIT>", ";", "Code16Directive", "=", "<STR_LIT>", ";", "Code32Directive", "=", "<STR_LIT>", ";", "PrivateGlobalPrefix", "=", "<STR_LIT>", ";", "HasLEB128", "=", "true", ";", "SupportsDebugInformation", "=", "true", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "None", ";", "UseParensForSymbolVariant", "=", "true", ";", "UseIntegratedAssembler", "=", "false", ";", "DwarfRegNumForCFI", "=", "true", ";"], "ground_truth": ["}"], "File": "ARMMCAsmInfo2", "Func": "ARMCOFFMCAsmInfoGNU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21415, "Length": 47, "Cover_Rate": 0.8245614035087719, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "HasPerspectiveInterpolation", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["else", "return", "<NUM_LIT>", ";"], "File": "R600MachineFunctionInfo5", "Func": "GetIJLinearIndex", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21416, "Length": 11, "Cover_Rate": 0.44, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCallGraph", "&", "G", "(", "*", "PCGB", ".", "getCallGraph", "(", ")", ")", ";", "MCGNode", "*", "main", "=", "G", ".", "getEntryNode", "(", ")", ";", "checkCallFreePaths", "(", "G", ")", ";", "propagateLiveArea", "(", "G", ")", ";", "computeMinMaxDisplacement", "(", "G", ",", "true", ")", ";", "analyzeEnsures", "(", "G", ")", ";", "computeMinMaxDisplacement", "(", "G", ",", "false", ")", ";", "propagateWorstCaseOccupancyAtSite", "(", "G", ")", ";", "propagateMaxOccupancy", "(", "G", ",", "main", ")", ";", "if", "(", "EnablePreemptionSCA", ")", "{", "propagateDeadArea", "(", "G", ")", ";", "propagateLocalEnsureFilling", "(", "G", ")", ";", "propagateGlobalEnsureFilling", "(", "G", ")", ";", "propagateReserveGain", "(", "G", ")", ";", "computeWorstCaseSavingOccupancy", "(", "G", ")", ";", "computeWorstCaseRestoringOccupancy", "(", "G", ")", ";", "}", "if", "(", "!", "SCAPMLExport", ".", "empty", "(", ")", ")", "exportPML", "(", "G", ",", "SCAGraph", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "PatmosStackCacheAnalysis", "Func": "runOnMachineModule", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 21417, "Length": 119, "Cover_Rate": 0.8380281690140845, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "}", "}", "if", "(", "cmode", "==", "<NUM_LIT>", ")", "{", "if", "(", "op", "==", "<NUM_LIT>", ")", "{", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "}", "else", "{", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "}", "}", "}", "return", "DecodeNEONModImmInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "}", "if", "(", "!", "(", "imm", "&", "<NUM_LIT>", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Vm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", "-", "imm", ")", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler", "Func": "DecodeVCVTD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21418, "Length": 136, "Cover_Rate": 0.3358024691358025, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "const", "RegisterSDNode", "*", "R", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "R", "!=", "NULL", "&&", "R", "->", "getReg", "(", ")", "==", "<NUM_LIT>", ")", "return", "CurDAG", "->", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["return", "N", ";"], "File": "PPCInvlSelDAG", "Func": "ConvertNoRegToZero", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21419, "Length": 57, "Cover_Rate": 0.7916666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "FullFS", "=", "FS", ";", "if", "(", "CPUString", "==", "<STR_LIT>", ")", "{", "if", "(", "FullFS", ".", "empty", "(", ")", ")", "FullFS", "=", "<STR_LIT>", ";"], "ground_truth": ["else", "FullFS", "=", "<STR_LIT>", "+", "FullFS", ";"], "File": "AArch64Subtarget28", "Func": "initializeSubtargetFeatures", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21420, "Length": 33, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "(", "&", "MI", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "SaveExec", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "SaveExec", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "for", "(", "auto", "&", "MO", ":", "MI", ".", "uses", "(", ")", ")", "{", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isUse", "(", ")", ")", "{", "MRI", ".", "clearKillFlags", "(", "MO", ".", "getReg", "(", ")", ")", ";", "}", "}", "MachineBasicBlock", "*", "LoopBB", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "RemainderBB", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "MBBI", "(", "MBB", ")", ";", "++", "MBBI", ";", "MF", ".", "insert", "(", "MBBI", ",", "LoopBB", ")", ";", "MF", ".", "insert", "(", "MBBI", ",", "RemainderBB", ")", ";", "LoopBB", "->", "addSuccessor", "(", "LoopBB", ")", ";"], "ground_truth": ["LoopBB", "->", "addSuccessor", "(", "RemainderBB", ")", ";"], "File": "SIInstrInfo1", "Func": "loadSRsrcFromVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21421, "Length": 179, "Cover_Rate": 0.4508816120906801, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PassConfig", "(", "<ISA_LIT>TargetMachine", "&", "TM", ",", "PassManagerBase", "&", "PM", ")", ":", "TargetPassConfig", "(", "TM", ",", "PM", ")", "{"], "ground_truth": ["}"], "File": "NyuziTargetMachine", "Func": "NyuziPassConfig", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21422, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "dwords", ">", "numregs", ")", "{", "int", "pushregs", "=", "numregs", ";", "if", "(", "TARGET_SHCOMPACT", ")", "ca", "->", "stack_regs", "+=", "numregs", ";", "while", "(", "pushregs", "<", "NPARM_REGS", "(", "SImode", ")", "-", "<NUM_LIT>", "&&", "(", "CALL_COOKIE_INT_REG_GET", "(", "ca", "->", "call_cookie", ",", "NPARM_REGS", "(", "SImode", ")", "-", "pushregs", ")", "==", "<NUM_LIT>", ")", ")", "{", "ca", "->", "call_cookie", "&=", "~", "CALL_COOKIE_INT_REG", "(", "NPARM_REGS", "(", "SImode", ")", "-", "pushregs", ",", "<NUM_LIT>", ")", ";", "pushregs", "++", ";", "}", "if", "(", "numregs", "==", "NPARM_REGS", "(", "SImode", ")", ")", "ca", "->", "call_cookie", "|=", "CALL_COOKIE_INT_REG", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "|", "CALL_COOKIE_STACKSEQ", "(", "numregs", "-", "<NUM_LIT>", ")", ";", "else", "ca", "->", "call_cookie", "|=", "CALL_COOKIE_STACKSEQ", "(", "numregs", ")", ";", "}", "}", "if", "(", "GET_SH_ARG_CLASS", "(", "mode2", ")", "==", "SH_ARG_FLOAT", "&&", "(", "named", "||", "!", "ca", "->", "prototype_p", ")", ")", "{", "if", "(", "mode2", "==", "SFmode", "&&", "ca", "->", "free_single_fp_reg", ")", "ca", "->", "free_single_fp_reg", "=", "<NUM_LIT>", ";", "else", "if", "(", "ca", "->", "arg_count", "[", "(", "int", ")", "SH_ARG_FLOAT", "]", "<", "NPARM_REGS", "(", "SFmode", ")", ")", "{", "int", "numfpregs", "=", "MIN", "(", "(", "GET_MODE_SIZE", "(", "mode2", ")", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", "*", "<NUM_LIT>", ",", "NPARM_REGS", "(", "SFmode", ")", "-", "ca", "->", "arg_count", "[", "(", "int", ")", "SH_ARG_FLOAT", "]", ")", ";", "ca", "->", "arg_count", "[", "(", "int", ")", "SH_ARG_FLOAT", "]", "+=", "numfpregs", ";", "if", "(", "TARGET_SHCOMPACT", "&&", "!", "ca", "->", "prototype_p", ")", "{", "if", "(", "ca", "->", "outgoing", "&&", "numregs", ">", "<NUM_LIT>", ")", "do", "{", "ca", "->", "call_cookie", "|=", "(", "CALL_COOKIE_INT_REG", "(", "ca", "->", "arg_count", "[", "(", "int", ")", "SH_ARG_INT", "]", "-", "numregs", "+", "(", "(", "numfpregs", "-", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ")", ",", "<NUM_LIT>", "+", "(", "ca", "->", "arg_count", "[", "(", "int", ")", "SH_ARG_FLOAT", "]", "-", "numfpregs", ")", "/", "<NUM_LIT>", ")", ")", ";", "}", "while", "(", "numfpregs", "-=", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["else", "if", "(", "mode2", "==", "SFmode", "&&", "(", "named", ")", "&&", "(", "ca", "->", "arg_count", "[", "(", "int", ")", "SH_ARG_FLOAT", "]", "<", "NPARM_REGS", "(", "SFmode", ")", ")", ")", "ca", "->", "free_single_fp_reg", "=", "FIRST_FP_PARM_REG", "-", "numfpregs", "+", "ca", "->", "arg_count", "[", "(", "int", ")", "SH_ARG_FLOAT", "]", "+", "<NUM_LIT>", ";"], "File": "sh4", "Func": "sh_function_arg_advance", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21423, "Length": 342, "Cover_Rate": 0.44072164948453607, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "section", "=", "buf", ";", "}", "switch_to_section", "(", "get_section", "(", "section", ",", "SECTION_WRITE", ",", "NULL", ")", ")", ";", "assemble_align", "(", "POINTER_SIZE", ")", ";", "if", "(", "TARGET_RELOCATABLE", ")", "{"], "ground_truth": ["fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";"], "File": "rs60004", "Func": "rs6000_elf_asm_out_destructor", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21424, "Length": 34, "Cover_Rate": 0.32075471698113206, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FrameLowering", "(", "StackDirection", "D", ",", "Align", "StackAl", ",", "int", "LAO", ",", "Align", "TransAl", "=", "Align", "(", "<NUM_LIT>", ")", ")", ":", "<ISA_LIT>FrameLowering", "(", "D", ",", "StackAl", ",", "LAO", ",", "TransAl", ")", "{"], "ground_truth": ["}"], "File": "R600FrameLowering", "Func": "R600FrameLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21425, "Length": 32, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "create<ISA_LIT>MachObjectWriter", "(", "OS", ",", "false", ",", "object", "::", "mach", "::", "CTM_<ISA_LIT>", ",", "Subtype", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend (2)", "Func": "createObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21426, "Length": 17, "Cover_Rate": 0.6296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_punpckldq512_mask", "(", "(", "__v16si", ")", "__A", ",", "(", "__v16si", ")", "__B", ",", "(", "__v16si", ")", "_mm512_undefined_epi32", "(", ")", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_unpacklo_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21427, "Length": 31, "Cover_Rate": 0.5849056603773585, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isa", "<", "FixedVectorType", ">", "(", "DataType", ")", "||", "!", "ST", "->", "hasSVE", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "isLegalElementTypeForSVE", "(", "DataType", "->", "getScalarType", "(", ")", ")", ";"], "File": "AArch64TargetTransformInfo18", "Func": "isLegalMaskedGatherScatter", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21428, "Length": 30, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "<ISA_LIT>SelectionDAGInfo", "*", "getSelectionDAGInfo", "(", ")", "const", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86TargetMachine18", "Func": "getSelectionDAGInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21429, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getDesc", "(", ")", "const", "{", "return", "StringRef", "(", "getName", "(", ")", ".", "data", "(", ")", "+", "alignTo", "(", "namesz", ",", "ALIGN", ")", ",", "descsz", ")", ";"], "ground_truth": ["}"], "File": "CodeObject", "Func": "getDesc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21430, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{"], "ground_truth": ["real_from_string", "(", "&", "ext_80387_constants_table", "[", "i", "]", ",", "cst", "[", "i", "]", ")", ";"], "File": "i386", "Func": "init_ext_80387_constants", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21431, "Length": 31, "Cover_Rate": 0.37349397590361444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "V1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "EVT", "ExtractVT", "=", "VT", ".", "getHalfNumVectorElementsVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "unsigned", "Mull2VectorIdx", "=", "VT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ";", "SDValue", "VMullIdx", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "VMull2Idx", "=", "DAG", ".", "getConstant", "(", "Mull2VectorIdx", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "VMullV0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ExtractVT", ",", "V0", ",", "VMullIdx", ")", ";", "SDValue", "VMullV1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ExtractVT", ",", "V1", ",", "VMullIdx", ")", ";"], "ground_truth": ["SDValue", "VMull2V0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ExtractVT", ",", "V0", ",", "VMull2Idx", ")", ";"], "File": "AArch64ISelLowering", "Func": "LowerMULH", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21432, "Length": 124, "Cover_Rate": 0.37920489296636084, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TREE_CODE", "(", "*", "node", ")", "!=", "FUNCTION_DECL", ")", "{", "warning", "(", "OPT_Wattributes", ",", "<STR_LIT>", ",", "name", ")", ";"], "ground_truth": ["*", "no_add_attrs", "=", "true", ";"], "File": "sh", "Func": "sh_handle_interrupt_handler_attribute", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21433, "Length": 25, "Cover_Rate": 0.46296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_abs_epi16", "(", "__m256i", "__A", ")", "{"], "ground_truth": ["return", "(", "__m256i", ")", "__builtin_ia32_pabsw256", "(", "(", "__v16hi", ")", "__A", ")", ";"], "File": "avx2intrin", "Func": "_mm256_abs_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21434, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "Node", "=", "Op", ".", "getNode", "(", ")", ";", "EVT", "VT", "=", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "InChain", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "VAListPtr", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "PtrVT", "=", "VAListPtr", ".", "getValueType", "(", ")", ";", "const", "Value", "*", "SV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";", "SDLoc", "dl", "(", "Node", ")", ";", "SDValue", "VAList", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "InChain", ",", "VAListPtr", ",", "MachinePointerInfo", "(", "SV", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["SDValue", "nextPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "VAList", ",", "DAG", ".", "getIntPtrConstant", "(", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", ")", ";"], "File": "XCoreISelLowering (2)", "Func": "LowerVAARG", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21435, "Length": 135, "Cover_Rate": 0.645933014354067, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "LdSt", ".", "mayLoadOrStore", "(", ")", ")", "return", "false", ";", "if", "(", "LdSt", ".", "getNumExplicitOperands", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "LdSt", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "||", "(", "!", "LdSt", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "!", "LdSt", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", ")", ")", "return", "false", ";", "if", "(", "!", "LdSt", ".", "hasOneMemOperand", "(", ")", ")", "return", "false", ";"], "ground_truth": ["Width", "=", "(", "*", "LdSt", ".", "memoperands_begin", "(", ")", ")", "->", "getSize", "(", ")", ";"], "File": "PPCInstrInfo65", "Func": "getMemOperandWithOffsetWidth", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21436, "Length": 95, "Cover_Rate": 0.6209150326797386, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "<STR_LIT>", ")", ")", "return", "true", ";", "if", "(", "Name", "==", "<STR_LIT>", ")", "{", "enableArchExtFeature", "(", "<STR_LIT>", ",", "ExtLoc", ")", ";", "enableArchExtFeature", "(", "<STR_LIT>", ",", "ExtLoc", ")", ";", "}", "if", "(", "enableArchExtFeature", "(", "Name", ",", "ExtLoc", ")", ")", "return", "false", ";"], "ground_truth": ["return", "Error", "(", "ExtLoc", ",", "<STR_LIT>", "+", "Name", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "parseDirectiveArchExtension", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21437, "Length": 58, "Cover_Rate": 0.43609022556390975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "FpABI", "==", "<STR_LIT>", "::", "SOFT", ")", "OS", "<<", "<STR_LIT>", ";", "else", "OS", "<<", "<STR_LIT>", "<<", "ABIFlagsSection", ".", "getFpABIString", "(", "FpABI", ")", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "MipsTargetStreamer (2)1", "Func": "emitDirectiveModuleFP", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21438, "Length": 27, "Cover_Rate": 0.574468085106383, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "MOHiFlag", ",", "MOLoFlag", ";", "bool", "IsPIC", "=", "isPositionIndependent", "(", ")", ";", "getLabelAccessInfo", "(", "IsPIC", ",", "Subtarget", ",", "MOHiFlag", ",", "MOLoFlag", ")", ";", "SDValue", "TgtBAHi", "=", "DAG", ".", "getTargetBlockAddress", "(", "BA", ",", "PtrVT", ",", "<NUM_LIT>", ",", "MOHiFlag", ")", ";", "SDValue", "TgtBALo", "=", "DAG", ".", "getTargetBlockAddress", "(", "BA", ",", "PtrVT", ",", "<NUM_LIT>", ",", "MOLoFlag", ")", ";", "return", "LowerLabelRef", "(", "TgtBAHi", ",", "TgtBALo", ",", "IsPIC", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "PPCISelLowering", "Func": "LowerBlockAddress", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21439, "Length": 68, "Cover_Rate": 0.38202247191011235, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCCodeEmitter", "::", "<ISA_LIT>MCCodeEmitter", "(", "MCInstrInfo", "const", "&", "aMII", ",", "MCSubtargetInfo", "const", "&", "aMST", ",", "MCContext", "&", "aMCT", ")", ":", "MST", "(", "aMST", ")", ",", "MCT", "(", "aMCT", ")", "{"], "ground_truth": ["}"], "File": "HexagonMCCodeEmitter23", "Func": "HexagonMCCodeEmitter", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 21440, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_loongson_pshufh_s", "(", "s", ",", "order", ")", ";"], "ground_truth": ["}"], "File": "loongson-mmiintrin", "Func": "pshufh_s", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21441, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "union", "{", "int64x1x2_t", "__i", ";", "__builtin_neon_ti", "__o", ";", "}", "__rv", ";"], "ground_truth": ["__rv", ".", "__o", "=", "__builtin_neon_vld2_dupdi", "(", "(", "const", "__builtin_neon_di", "*", ")", "__a", ")", ";"], "File": "arm", "Func": "neon_vld2_dup_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21442, "Length": 25, "Cover_Rate": 0.6410256410256411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "n", ".", "connect", "(", "nexit", ",", "e", ")", ";"], "ground_truth": ["}"], "File": "SPScope", "Func": "toexit", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 21443, "Length": 10, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCCodeGenInfo", "*", "create<ISA_LIT>MCCodeGenInfo", "(", "const", "Triple", "&", "TT", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", "{"], "ground_truth": ["MCCodeGenInfo", "*", "X", "=", "new", "MCCodeGenInfo", "(", ")", ";"], "File": "X86MCTargetDesc57", "Func": "createX86MCCodeGenInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21444, "Length": 35, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "makeAddress", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "SparcISelLowering (2)2", "Func": "LowerConstantPool", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21445, "Length": 9, "Cover_Rate": 0.391304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ST", ".", "hasFuseLiterals", "(", ")", "&&", "isLiteralsPair", "(", "FirstMI", ",", "SecondMI", ")", ")", "return", "true", ";", "if", "(", "ST", ".", "hasFuseAddress", "(", ")", "&&", "isAddressLdStPair", "(", "FirstMI", ",", "SecondMI", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "ST", ".", "hasFuseCCSelect", "(", ")", "&&", "isCCSelectPair", "(", "FirstMI", ",", "SecondMI", ")", ")", "return", "true", ";"], "File": "AArch64MacroFusion12", "Func": "shouldScheduleAdjacent", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21446, "Length": 54, "Cover_Rate": 0.35526315789473684, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint64x2_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vreinterpretq_u64_p64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21447, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isUseSafeToFold", "(", "const", "<ISA_LIT>InstrInfo", "*", "TII", ",", "const", "MachineInstr", "&", "MI", ",", "const", "MachineOperand", "&", "UseMO", ")", "{", "return", "!", "UseMO", ".", "isUndef", "(", ")", "&&", "!", "TII", "->", "isSDWA", "(", "MI", ")", ";"], "ground_truth": ["}"], "File": "SIFoldOperands", "Func": "isUseSafeToFold", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21448, "Length": 37, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isTypedVectorList", "(", ")", "const", "{", "if", "(", "Kind", "!=", "k_VectorList", ")", "return", "false", ";"], "ground_truth": ["if", "(", "VectorList", ".", "Count", "!=", "NumRegs", ")", "return", "false", ";"], "File": "AArch64AsmParser (2)1", "Func": "isTypedVectorList", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21449, "Length": 26, "Cover_Rate": 0.5777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addSignedImmOperands", "(", "Inst", ",", "N", ")", ";"], "ground_truth": ["}"], "File": "HexagonAsmParser (2)", "Func": "adds16ExtOperands", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 21450, "Length": 8, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CONST_INT_P", "(", "lane_idx", ")", ")", "aarch64_simd_lane_bounds", "(", "lane_idx", ",", "<NUM_LIT>", ",", "UINTVAL", "(", "totalsize", ")", "/", "UINTVAL", "(", "elementsize", ")", ",", "exp", ")", ";", "else", "error", "(", "<STR_LIT>", ",", "exp", ")", ";", "}", "else", "error", "(", "<STR_LIT>", ",", "exp", ")", ";", "return", "const0_rtx", ";", "}", "aarch64_simd_builtin_datum", "*", "d", "=", "&", "aarch64_simd_builtin_data", "[", "fcode", "-", "AARCH64_SIMD_PATTERN_START", "]", ";", "enum", "insn_code", "icode", "=", "d", "->", "code", ";", "builtin_simd_arg", "args", "[", "SIMD_MAX_BUILTIN_ARGS", "+", "<NUM_LIT>", "]", ";", "int", "num_args", "=", "insn_data", "[", "d", "->", "code", "]", ".", "n_operands", ";", "int", "is_void", "=", "<NUM_LIT>", ";", "int", "k", ";", "is_void", "=", "!", "!", "(", "d", "->", "qualifiers", "[", "<NUM_LIT>", "]", "&", "qualifier_void", ")", ";", "num_args", "+=", "is_void", ";", "for", "(", "k", "=", "<NUM_LIT>", ";", "k", "<", "num_args", ";", "k", "++", ")", "{", "int", "qualifiers_k", "=", "k", ";"], "ground_truth": ["int", "operands_k", "=", "k", "-", "is_void", ";"], "File": "aarch64-builtins3", "Func": "aarch64_simd_expand_builtin", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21451, "Length": 140, "Cover_Rate": 0.3422982885085575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "pParent", ".", "getTarget", "(", ")", ".", "getGOT", "(", ")", ".", "addr", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMRelocator", "Func": "helper_GOT_ORG", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21452, "Length": 16, "Cover_Rate": 0.5925925925925926, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "{", "unsigned", "val", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "return", "(", "val", "!=", "<NUM_LIT>", ")", ";", "}", "break", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AArch64InstrInfo1", "Func": "hasExtendedReg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21453, "Length": 73, "Cover_Rate": 0.5703125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vsub_u8", "(", "uint8x8_t", "__a", ",", "uint8x8_t", "__b", ")", "{", "return", "__a", "-", "__b", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vsub_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21454, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "B", "<", "RC", ".", "width", "(", ")", "&&", "B", "+", "W", "<=", "RC", ".", "width", "(", ")", ")", ";", "int64_t", "T", "=", "<NUM_LIT>", ";", "for", "(", "uint16_t", "i", "=", "B", "+", "W", ";", "i", ">", "B", ";", "--", "i", ")", "{", "const", "BitTracker", "::", "BitValue", "&", "BV", "=", "RC", "[", "i", "-", "<NUM_LIT>", "]", ";", "T", "<<=", "<NUM_LIT>", ";", "if", "(", "BV", ".", "is", "(", "<NUM_LIT>", ")", ")", "T", "|=", "<NUM_LIT>", ";", "else", "if", "(", "!", "BV", ".", "is", "(", "<NUM_LIT>", ")", ")", "return", "false", ";", "}"], "ground_truth": ["U", "=", "T", ";"], "File": "HexagonBitSimplify (2)", "Func": "getConst", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 21455, "Length": 93, "Cover_Rate": 0.775, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_srli_epi32", "(", "__m256i", "__A", ",", "int", "__B", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_psrldi256", "(", "(", "__v8si", ")", "__A", ",", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx2intrin", "Func": "_mm256_srli_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21456, "Length": 37, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "ARMNaClRewritePass", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21457, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallString", "<", "<NUM_LIT>", ">", "Str", ";", "raw_svector_ostream", "OS", "(", "Str", ")", ";", "if", "(", "nvptxSubtarget", ".", "getDrvInterface", "(", ")", "==", "<STR_LIT>", ")", "emitLineNumberAsDotLoc", "(", "*", "MI", ")", ";", "MCInst", "Inst", ";", "lowerToMCInst", "(", "MI", ",", "Inst", ")", ";"], "ground_truth": ["EmitToStreamer", "(", "OutStreamer", ",", "Inst", ")", ";"], "File": "NVPTXAsmPrinter1", "Func": "EmitInstruction", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21458, "Length": 45, "Cover_Rate": 0.7627118644067796, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_abs_epi64", "(", "__m256i", "__A", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_pabsq256_mask", "(", "(", "__v4di", ")", "__A", ",", "(", "__v4di", ")", "_mm256_setzero_si256", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_abs_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21459, "Length": 45, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", "<<", "utohexstr", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", "&", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter11", "Func": "printHex8ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21460, "Length": 21, "Cover_Rate": 0.5675675675675675, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_insn", "(", "gen_zero_extendqisi2", "(", "reg", "[", "<NUM_LIT>", "]", ",", "sub_reg", ")", ")", ";", "while", "(", "width", ">", "<NUM_LIT>", ")", "{", "offset", "=", "offset", "+", "offset_adj", ";", "shift", "++", ";", "width", "--", ";", "mem", "[", "<NUM_LIT>", "]", "=", "gen_rtx_MEM", "(", "QImode", ",", "plus_constant", "(", "Pmode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "offset", ")", ")", ";", "emit_move_insn", "(", "temp_sub_reg", ",", "mem", "[", "<NUM_LIT>", "]", ")", ";", "emit_insn", "(", "gen_ashlsi3", "(", "temp_reg", ",", "temp_reg", ",", "GEN_INT", "(", "shift", "*", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "gen_iorsi3", "(", "reg", "[", "<NUM_LIT>", "]", ",", "reg", "[", "<NUM_LIT>", "]", ",", "temp_reg", ")", ")", ";", "}", "if", "(", "mode", "==", "DImode", ")", "{", "reg", "[", "<NUM_LIT>", "]", "=", "reg", "[", "<NUM_LIT>", "]", ";"], "ground_truth": ["shift", "=", "<NUM_LIT>", ";"], "File": "nds32-md-auxiliary5", "Func": "nds32_expand_unaligned_load", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21461, "Length": 121, "Cover_Rate": 0.32266666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "using", "namespace", "Dim", ";", "switch", "(", "dim", ")", "{", "case", "DIM_1D", ":", "case", "DIM_Buffer", ":", "return", "<NUM_LIT>", ";", "case", "DIM_2D", ":", "case", "DIM_Cube", ":", "case", "DIM_Rect", ":", "return", "<NUM_LIT>", ";", "case", "DIM_3D", ":"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "SPIRVOpenCLBIFs", "Func": "getNumComponentsForDim", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 21462, "Length": 36, "Cover_Rate": 0.6545454545454545, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Val", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Val", "|=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "Val", "|=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";"], "ground_truth": ["Val", "|=", "sign1", "<<", "<NUM_LIT>", ";"], "File": "ARMDisassembler", "Func": "DecodeT2Adr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21463, "Length": 44, "Cover_Rate": 0.35772357723577236, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "insn", "=", "emit_insn", "(", "insn", ")", ";", "}", "else", "{", "if", "(", "!", "CONST_OK_FOR_K", "(", "INTVAL", "(", "frame_off", ")", ")", ")", "frame_off", "=", "force_const_mem", "(", "Pmode", ",", "frame_off", ")", ";", "insn", "=", "emit_insn", "(", "gen_add2_insn", "(", "frame_pointer", ",", "frame_off", ")", ")", ";", "annotate_constant_pool_refs", "(", "&", "PATTERN", "(", "insn", ")", ")", ";", "}", "add_reg_note", "(", "insn", ",", "REG_CFA_ADJUST_CFA", ",", "cfa", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}", "if", "(", "TARGET_64BIT", ")", "{", "if", "(", "cfun_save_high_fprs_p", ")", "{", "next_offset", "=", "cfun_frame_layout", ".", "f8_offset", ";", "for", "(", "i", "=", "FPR8_REGNUM", ";", "i", "<=", "FPR15_REGNUM", ";", "i", "++", ")", "{", "if", "(", "cfun_fpr_save_p", "(", "i", ")", ")", "{", "restore_fpr", "(", "frame_pointer", ",", "offset", "+", "next_offset", ",", "i", ")", ";", "cfa_restores", "=", "alloc_reg_note", "(", "REG_CFA_RESTORE", ",", "gen_rtx_REG", "(", "DFmode", ",", "i", ")", ",", "cfa_restores", ")", ";", "next_offset", "+=", "<NUM_LIT>", ";", "}", "}", "}", "}", "else", "{", "next_offset", "=", "cfun_frame_layout", ".", "f4_offset", ";", "for", "(", "i", "=", "FPR4_REGNUM", ";", "i", "<=", "FPR4_REGNUM", "+", "<NUM_LIT>", ";", "i", "++", ")", "{", "if", "(", "cfun_fpr_save_p", "(", "i", ")", ")", "{", "restore_fpr", "(", "frame_pointer", ",", "offset", "+", "next_offset", ",", "i", ")", ";", "cfa_restores", "=", "alloc_reg_note", "(", "REG_CFA_RESTORE", ",", "gen_rtx_REG", "(", "DFmode", ",", "i", ")", ",", "cfa_restores", ")", ";", "next_offset", "+=", "<NUM_LIT>", ";", "}", "else", "if", "(", "!", "TARGET_PACKED_STACK", ")", "next_offset", "+=", "<NUM_LIT>", ";", "}", "}", "return_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "RETURN_REGNUM", ")", ";", "if", "(", "cfun_frame_layout", ".", "first_restore_gpr", "!=", "-", "<NUM_LIT>", ")", "{", "rtx", "insn", ",", "addr", ";", "int", "i", ";", "for", "(", "i", "=", "cfun_frame_layout", ".", "first_restore_gpr", ";", "i", "<=", "cfun_frame_layout", ".", "last_restore_gpr", ";", "i", "++", ")", "{", "if", "(", "global_not_special_regno_p", "(", "i", ")", ")", "{", "addr", "=", "plus_constant", "(", "Pmode", ",", "frame_pointer", ",", "offset", "+", "cfun_frame_layout", ".", "gprs_offset", "+", "(", "i", "-", "cfun_frame_layout", ".", "first_save_gpr_slot", ")", "*", "UNITS_PER_LONG", ")", ";", "addr", "=", "gen_rtx_MEM", "(", "Pmode", ",", "addr", ")", ";"], "ground_truth": ["set_mem_alias_set", "(", "addr", ",", "get_frame_alias_set", "(", ")", ")", ";"], "File": "s3907", "Func": "s390_emit_epilogue", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 21464, "Length": 314, "Cover_Rate": 0.4266304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "basicCheckForEHAndSjLj", "(", "TargetMachine", "*", "TM", ")", "{", "TM", "->", "Options", ".", "ExceptionModel", "=", "TM", "->", "getMCAsmInfo", "(", ")", "->", "getExceptionHandlingType", "(", ")", ";", "if", "(", "TM", "->", "Options", ".", "ExceptionModel", "!=", "ExceptionHandling", "::", "None", "&&", "TM", "->", "Options", ".", "ExceptionModel", "!=", "ExceptionHandling", "::", "Wasm", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "if", "(", "WasmEnableEmEH", "&&", "TM", "->", "Options", ".", "ExceptionModel", "==", "ExceptionHandling", "::", "Wasm", ")", "report_fatal_error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "if", "(", "WasmEnableEH", "&&", "TM", "->", "Options", ".", "ExceptionModel", "!=", "ExceptionHandling", "::", "Wasm", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "if", "(", "WasmEnableSjLj", "&&", "TM", "->", "Options", ".", "ExceptionModel", "!=", "ExceptionHandling", "::", "Wasm", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "(", "!", "WasmEnableEH", "&&", "!", "WasmEnableSjLj", ")", "&&", "TM", "->", "Options", ".", "ExceptionModel", "==", "ExceptionHandling", "::", "Wasm", ")", "report_fatal_error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";"], "File": "WebAssemblyTargetMachine21", "Func": "basicCheckForEHAndSjLj", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 21465, "Length": 136, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ASM_OUTPUT_ALIGN", "(", "asm_out_file", ",", "floor_log2", "(", "align", "/", "BITS_PER_UNIT", ")", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "VEC_iterate", "(", "int", ",", "funcdef_nos", ",", "i", ",", "n", ")", ";", "i", "++", ")", "{", "targetm", ".", "asm_out", ".", "internal_label", "(", "asm_out_file", ",", "<STR_LIT>", ",", "n", ")", ";", "assemble_integer", "(", "const0_rtx", ",", "LONG_TYPE_SIZE", "/", "BITS_PER_UNIT", ",", "align", ",", "<NUM_LIT>", ")", ";", "}", "VEC_free", "(", "int", ",", "heap", ",", "funcdef_nos", ")", ";"], "ground_truth": ["}"], "File": "pa3", "Func": "VEC", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21466, "Length": 70, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerGlobalAddress", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "int64_t", "Offset", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getOffset", "(", ")", ";", "EVT", "PtrVT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "SDLoc", "(", "Op", ")", ",", "PtrVT", ",", "Offset", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "PtrVT", ",", "Result", ")", ";"], "File": "MSP430ISelLowering (2)1", "Func": "LowerGlobalAddress", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21467, "Length": 91, "Cover_Rate": 0.9680851063829787, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "emitFrameDirective", "(", ")", "{"], "ground_truth": ["}"], "File": "LC3bAsmPrinter", "Func": "emitFrameDirective", "Target": "LC3b", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21468, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ",", "bool", "ForCodeSize", ")", "const", "{", "return", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "VEISelLowering", "Func": "isFPImmLegal", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21469, "Length": 28, "Cover_Rate": 0.875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "MachineInstr", "&", "MI", "=", "*", "I", ";", "DebugLoc", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "int", "Size", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Size", "=", "-", "Size", ";", "const", "<ISA_LIT>InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "if", "(", "Size", ")", "BuildMI", "(", "MBB", ",", "I", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "Size", ")", ";", "MBB", ".", "erase", "(", "I", ")", ";"], "ground_truth": ["}"], "File": "SparcFrameLowering12", "Func": "eliminateCallFramePseudoInstr", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21470, "Length": 126, "Cover_Rate": 0.9197080291970803, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint64_t", "F", "=", "MCID", "->", "TSFlags", ";", "return", "(", "(", "F", ">>", "<STR_LIT>", ")", "&", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "HexagonMCInst2", "Func": "hasNewValue", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 21471, "Length": 20, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "fusion_load_store", "(", "rtx_insn", "*", "insn", ",", "rtx", "*", "base", ",", "rtx", "*", "offset", ",", "bool", "*", "is_load", ")", "{", "rtx", "x", ",", "dest", ",", "src", ";", "gcc_assert", "(", "INSN_P", "(", "insn", ")", ")", ";", "x", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "!=", "SET", ")", "return", "false", ";", "src", "=", "SET_SRC", "(", "x", ")", ";", "dest", "=", "SET_DEST", "(", "x", ")", ";", "if", "(", "REG_P", "(", "src", ")", "&&", "MEM_P", "(", "dest", ")", ")", "{", "*", "is_load", "=", "false", ";"], "ground_truth": ["extract_base_offset_in_addr", "(", "dest", ",", "base", ",", "offset", ")", ";"], "File": "arm", "Func": "fusion_load_store", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21472, "Length": 96, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "DL", ";"], "ground_truth": ["}"], "File": "rvexTargetMachine", "Func": "getDataLayout", "Target": "rvex", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 21473, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "RegNo", "=", "matchRegisterName", "(", "RegisterName", ")", ";", "if", "(", "RegNo", "==", "<NUM_LIT>", ")", "return", "true", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "RegNo", ",", "S", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "MINA32AsmParser", "Func": "tryParseRegisterOperand", "Target": "MINA32", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21474, "Length": 45, "Cover_Rate": 0.4326923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "is_call", ")", "emit_insn", "(", "gen_nvptx_joining", "(", "op", ")", ")", ";"], "ground_truth": ["emit_insn", "(", "gen_nvptx_join", "(", "op", ")", ")", ";"], "File": "nvptx3", "Func": "nvptx_emit_joining", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 21475, "Length": 21, "Cover_Rate": 0.31343283582089554, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vfmlslq_laneq_low_u32", "(", "float32x4_t", "__r", ",", "float16x8_t", "__a", ",", "float16x8_t", "__b", ",", "const", "int", "__index", ")", "{"], "ground_truth": ["__builtin_arm_lane_check", "(", "<NUM_LIT>", ",", "__index", ")", ";"], "File": "arm", "Func": "neon7_vfmlslq_laneq_low_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21476, "Length": 23, "Cover_Rate": 0.6388888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opcode", ")", ")", ";", "AddSubReg", "(", "MIB", ",", "DestReg", ",", "Indices", "[", "SubReg", "]", ",", "RegState", "::", "Define", ",", "TRI", ")", ";", "AddSubReg", "(", "MIB", ",", "SrcReg", ",", "Indices", "[", "SubReg", "]", ",", "<NUM_LIT>", ",", "TRI", ")", ";", "AddSubReg", "(", "MIB", ",", "SrcReg", ",", "Indices", "[", "SubReg", "]", ",", "getKillRegState", "(", "KillSrc", ")", ",", "TRI", ")", ";"], "ground_truth": ["}"], "File": "AArch64InstrInfo110", "Func": "copyPhysRegTuple", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21477, "Length": 72, "Cover_Rate": 0.3302752293577982, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ";", "<STR_LIT>", "Mode", "=", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "if", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "{"], "ground_truth": ["O", "<<", "<STR_LIT>", "(", "Mode", ")", ";"], "File": "ARMInstPrinter14", "Func": "printAddrMode4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21478, "Length": 47, "Cover_Rate": 0.35074626865671643, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "}", "Triple", "T", ";", "STI", ".", "setDefaultFeatures", "(", "T", ".", "get<ISA_LIT>CPUForArch", "(", "Arch", ")", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";", "getTargetStreamer", "(", ")", ".", "emitArch", "(", "ID", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser23", "Func": "parseDirectiveArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21479, "Length": 44, "Cover_Rate": 0.46808510638297873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "unsigned", "Align", "=", "inferAlignmentFromPtrInfo", "(", "MF", ",", "MPO", ")", ";", "auto", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MPO", ",", "MachineMemOperand", "::", "MOStore", ",", "Size", ",", "Align", ")", ";"], "ground_truth": ["MIRBuilder", ".", "buildStore", "(", "ValVReg", ",", "Addr", ",", "*", "MMO", ")", ";"], "File": "AArch64CallLowering35", "Func": "assignValueToAddress", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21480, "Length": 50, "Cover_Rate": 0.3968253968253968, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "i", ";", "machine_mode", "mode", ";", "rtx", "*", "regs", ";", "if", "(", "!", "ISA_HAS_LWL_LWR", ")", "bits", "=", "MIN", "(", "BITS_PER_WORD", ",", "MIN", "(", "MEM_ALIGN", "(", "src", ")", ",", "MEM_ALIGN", "(", "dest", ")", ")", ")", ";", "else", "{", "if", "(", "MEM_ALIGN", "(", "src", ")", "==", "BITS_PER_WORD", "/", "<NUM_LIT>", "&&", "MEM_ALIGN", "(", "dest", ")", "==", "BITS_PER_WORD", "/", "<NUM_LIT>", ")", "bits", "=", "BITS_PER_WORD", "/", "<NUM_LIT>", ";", "else", "bits", "=", "BITS_PER_WORD", ";", "}", "mode", "=", "int_mode_for_size", "(", "bits", ",", "<NUM_LIT>", ")", ".", "require", "(", ")", ";", "delta", "=", "bits", "/", "BITS_PER_UNIT", ";", "regs", "=", "XALLOCAVEC", "(", "rtx", ",", "length", "/", "delta", ")", ";", "for", "(", "offset", "=", "<NUM_LIT>", ",", "i", "=", "<NUM_LIT>", ";", "offset", "+", "delta", "<=", "length", ";", "offset", "+=", "delta", ",", "i", "++", ")", "{", "regs", "[", "i", "]", "=", "gen_reg_rtx", "(", "mode", ")", ";", "if", "(", "MEM_ALIGN", "(", "src", ")", ">=", "bits", ")", "mips_emit_move", "(", "regs", "[", "i", "]", ",", "adjust_address", "(", "src", ",", "mode", ",", "offset", ")", ")", ";", "else", "{", "rtx", "part", "=", "adjust_address", "(", "src", ",", "BLKmode", ",", "offset", ")", ";", "set_mem_size", "(", "part", ",", "delta", ")", ";", "if", "(", "!", "mips_expand_ext_as_unaligned_load", "(", "regs", "[", "i", "]", ",", "part", ",", "bits", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "gcc_unreachable", "(", ")", ";", "}", "}", "for", "(", "offset", "=", "<NUM_LIT>", ",", "i", "=", "<NUM_LIT>", ";", "offset", "+", "delta", "<=", "length", ";", "offset", "+=", "delta", ",", "i", "++", ")", "if", "(", "MEM_ALIGN", "(", "dest", ")", ">=", "bits", ")", "mips_emit_move", "(", "adjust_address", "(", "dest", ",", "mode", ",", "offset", ")", ",", "regs", "[", "i", "]", ")", ";", "else", "{", "rtx", "part", "=", "adjust_address", "(", "dest", ",", "BLKmode", ",", "offset", ")", ";", "set_mem_size", "(", "part", ",", "delta", ")", ";"], "ground_truth": ["if", "(", "!", "mips_expand_ins_as_unaligned_store", "(", "part", ",", "regs", "[", "i", "]", ",", "bits", ",", "<NUM_LIT>", ")", ")", "gcc_unreachable", "(", ")", ";"], "File": "mips7", "Func": "mips_block_move_straight", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21481, "Length": 296, "Cover_Rate": 0.7851458885941645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "<STR_LIT>", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "<NUM_LIT>", ")", ";", "emitWordLE", "(", "Binary", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter", "Func": "emitBranchInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21482, "Length": 28, "Cover_Rate": 0.30434782608695654, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getPointerSize", "(", ")", "const", "{", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARM64AsmBackend", "Func": "getPointerSize", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21483, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_setr_m128i", "(", "__m128i", "__L", ",", "__m128i", "__H", ")", "{", "return", "_mm256_set_m128i", "(", "__H", ",", "__L", ")", ";"], "ground_truth": ["}"], "File": "avxintrin", "Func": "_mm256_setr_m128i", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21484, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "E", "=", "Operands", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "<ISA_LIT>Operand", "&", "Op", "=", "(", "(", "<ISA_LIT>Operand", "&", ")", "*", "Operands", "[", "I", "]", ")", ";", "if", "(", "Op", ".", "isRegOrImmWithInputMods", "(", ")", ")", "{", "Op", ".", "addRegOrImmWithInputModsOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "I", ";", "}", "else", "{", "assert", "(", "false", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser9", "Func": "cvtVOP3", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21485, "Length": 84, "Cover_Rate": 0.4397905759162304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "*", "__addr", "=", "__builtin_mve_vstrwq_scatter_base_wb_p_fv4sf", "(", "*", "__addr", ",", "__offset", ",", "__value", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve1___arm_vstrwq_scatter_base_wb_p_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21486, "Length": 16, "Cover_Rate": 0.48484848484848486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>IfConversion", "::", "canPredicateBlock", "(", "BBInfo", "&", "MBBInfo", ")", "const", "{", "return", "MBBInfo", ".", "predicable", "&&", "MBBInfo", ".", "MBB", "->", "succ_size", "(", ")", "==", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "TMS320C64XIfConversion", "Func": "canPredicateBlock", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 21487, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "microblaze_elf_asm_cdtor", "(", "symbol", ",", "priority", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "microblaze", "Func": "microblaze_elf_asm_constructor", "Target": "microblaze", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 21488, "Length": 10, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "Name", ".", "startswith", "(", "<STR_LIT>", ")", "||", "Name", ".", "startswith", "(", "<STR_LIT>", ")", "||", "Name", ".", "startswith", "(", "<STR_LIT>", ")", "||", "Name", ".", "startswith", "(", "<STR_LIT>", ")", ")", "{", "Mnemonic", "=", "parseRD", "(", "Name", ",", "<NUM_LIT>", ",", "NameLoc", ",", "Operands", ")", ";", "}", "else", "if", "(", "Name", ".", "startswith", "(", "<STR_LIT>", ")", ")", "{", "Mnemonic", "=", "parseRD", "(", "Name", ",", "<NUM_LIT>", ",", "NameLoc", ",", "Operands", ")", ";", "}", "else", "if", "(", "Name", ".", "startswith", "(", "<STR_LIT>", ")", "||", "Name", ".", "startswith", "(", "<STR_LIT>", ")", ")", "{", "Mnemonic", "=", "parseRD", "(", "Name", ",", "<NUM_LIT>", ",", "NameLoc", ",", "Operands", ")", ";", "}", "else", "if", "(", "Name", ".", "startswith", "(", "<STR_LIT>", ")", ")", "{", "Mnemonic", "=", "parseRD", "(", "Name", ",", "<NUM_LIT>", ",", "NameLoc", ",", "Operands", ")", ";", "}", "else", "if", "(", "Name", ".", "startswith", "(", "<STR_LIT>", ")", "||", "Name", ".", "startswith", "(", "<STR_LIT>", ")", "||", "Name", ".", "startswith", "(", "<STR_LIT>", ")", "||", "Name", ".", "startswith", "(", "<STR_LIT>", ")", ")", "{", "bool", "ICC", "=", "Name", "[", "<NUM_LIT>", "]", "==", "'l'", "||", "Name", "[", "<NUM_LIT>", "]", "==", "'w'", "?", "true", ":", "false", ";", "Mnemonic", "=", "parseCC", "(", "Name", ",", "<NUM_LIT>", ",", "Name", ".", "size", "(", ")", ",", "ICC", ",", "true", ",", "NameLoc", ",", "Operands", ")", ";", "}", "else", "if", "(", "Name", ".", "startswith", "(", "<STR_LIT>", ")", "||", "Name", ".", "startswith", "(", "<STR_LIT>", ")", "||", "Name", ".", "startswith", "(", "<STR_LIT>", ")", "||", "Name", ".", "startswith", "(", "<STR_LIT>", ")", ")", "{", "bool", "ICC", "=", "Name", "[", "<NUM_LIT>", "]", "==", "'l'", "||", "Name", "[", "<NUM_LIT>", "]", "==", "'w'", "?", "true", ":", "false", ";", "Mnemonic", "=", "parseCC", "(", "Name", ",", "<NUM_LIT>", ",", "Name", ".", "size", "(", ")", ",", "ICC", ",", "true", ",", "NameLoc", ",", "Operands", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "VEAsmParser (2)", "Func": "splitMnemonic", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21489, "Length": 285, "Cover_Rate": 0.4956521739130435, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineBasicBlock", "*", "Succ", "=", "*", "MBB", ".", "succ_begin", "(", ")", ";", "if", "(", "!", "MBB", ".", "isLayoutSuccessor", "(", "Succ", ")", ")", "continue", ";", "auto", "I", "=", "std", "::", "next", "(", "Lead", ")", ";", "for", "(", ";", "I", "!=", "E", ";", "++", "I", ")", "if", "(", "!", "TII", "->", "isSALU", "(", "*", "I", ")", "||", "I", "->", "readsRegister", "(", "<STR_LIT>", ",", "TRI", ")", ")", "break", ";", "if", "(", "I", "!=", "E", ")", "continue", ";", "const", "auto", "NextLead", "=", "Succ", "->", "begin", "(", ")", ";", "if", "(", "NextLead", "==", "Succ", "->", "end", "(", ")", "||", "!", "isEndCF", "(", "*", "NextLead", ",", "TRI", ")", "||", "!", "getOrExecSource", "(", "*", "NextLead", ",", "*", "TII", ",", "MRI", ")", ")", "continue", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "Lead", "<<", "'\\n'", ")", ";", "auto", "SaveExec", "=", "getOrExecSource", "(", "*", "Lead", ",", "*", "TII", ",", "MRI", ")", ";", "unsigned", "SaveExecReg", "=", "getOrNonExecReg", "(", "*", "Lead", ",", "*", "TII", ")", ";", "for", "(", "auto", "&", "Op", ":", "Lead", "->", "operands", "(", ")", ")", "{", "if", "(", "Op", ".", "isReg", "(", ")", ")", "RecalcRegs", ".", "insert", "(", "Op", ".", "getReg", "(", ")", ")", ";", "}", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "*", "Lead", ")", ";", "Lead", "->", "eraseFromParent", "(", ")", ";", "if", "(", "SaveExecReg", ")", "{", "LIS", "->", "removeInterval", "(", "SaveExecReg", ")", ";", "LIS", "->", "createAndComputeVirtRegInterval", "(", "SaveExecReg", ")", ";", "}", "Changed", "=", "true", ";", "if", "(", "!", "SaveExec", "||", "!", "SaveExec", "->", "isFullCopy", "(", ")", ")", "continue", ";", "unsigned", "SavedExec", "=", "SaveExec", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "SafeToReplace", "=", "true", ";", "for", "(", "auto", "&", "U", ":", "MRI", ".", "use_nodbg_instructions", "(", "SavedExec", ")", ")", "{", "if", "(", "U", ".", "getParent", "(", ")", "!=", "SaveExec", "->", "getParent", "(", ")", ")", "{", "SafeToReplace", "=", "false", ";", "break", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "SaveExec", "<<", "'\\n'", ")", ";", "}", "if", "(", "SafeToReplace", ")", "{", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "*", "SaveExec", ")", ";", "SaveExec", "->", "eraseFromParent", "(", ")", ";", "MRI", ".", "replaceRegWith", "(", "SavedExec", ",", "<STR_LIT>", ")", ";", "LIS", "->", "removeInterval", "(", "SavedExec", ")", ";", "}", "}"], "ground_truth": ["if", "(", "Changed", ")", "{"], "File": "SIOptimizeExecMaskingPreRA5", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21490, "Length": 354, "Cover_Rate": 0.39730639730639733, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "AluT_XYZW", ";", "case", "AMDGPU", "::", "COPY", ":", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isUndef", "(", ")", ")", "{", "return", "AluDiscarded", ";", "}", "default", ":", "break", ";", "}", "if", "(", "TII", "->", "isVector", "(", "*", "MI", ")", "||", "TII", "->", "isCubeOp", "(", "MI", "->", "getOpcode", "(", ")", ")", "||", "TII", "->", "isReductionOp", "(", "MI", "->", "getOpcode", "(", ")", ")", "||", "MI", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "GROUP_BARRIER", ")", "{", "return", "AluT_XYZW", ";", "}", "if", "(", "TII", "->", "isLD<ISA_LIT>nstr", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "{", "return", "AluT_X", ";", "}", "unsigned", "DestSubReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", ";"], "ground_truth": ["switch", "(", "DestSubReg", ")", "{"], "File": "R600MachineScheduler1", "Func": "getAluKind", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21491, "Length": 115, "Cover_Rate": 0.3392330383480826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "I", ".", "mayWriteToMemory", "(", ")", ")", "Writes", ".", "push_back", "(", "&", "I", ")", ";", "auto", "*", "Ld", "=", "dyn_cast", "<", "LoadInst", ">", "(", "&", "I", ")", ";", "if", "(", "!", "Ld", "||", "!", "Ld", "->", "isSimple", "(", ")", "||", "!", "Ld", "->", "hasOneUse", "(", ")", "||", "!", "isa", "<", "SExtInst", ">", "(", "Ld", "->", "user_back", "(", ")", ")", ")", "continue", ";", "Loads", ".", "push_back", "(", "Ld", ")", ";", "}", "using", "InstSet", "=", "std", "::", "set", "<", "Instruction", "*", ">", ";", "using", "DepMap", "=", "std", "::", "map", "<", "Instruction", "*", ",", "InstSet", ">", ";", "DepMap", "RAWDeps", ";", "const", "auto", "Size", "=", "LocationSize", "::", "unknown", "(", ")", ";", "for", "(", "auto", "Read", ":", "Loads", ")", "{", "for", "(", "auto", "Write", ":", "Writes", ")", "{", "MemoryLocation", "ReadLoc", "=", "MemoryLocation", "(", "Read", "->", "getPointerOperand", "(", ")", ",", "Size", ")", ";", "if", "(", "!", "isModOrRefSet", "(", "intersectModRef", "(", "AA", "->", "getModRefInfo", "(", "Write", ",", "ReadLoc", ")", ",", "ModRefInfo", "::", "ModRef", ")", ")", ")", "continue", ";", "if", "(", "DT", "->", "dominates", "(", "Write", ",", "Read", ")", ")", "RAWDeps", "[", "Read", "]", ".", "insert", "(", "Write", ")", ";", "}", "}", "auto", "SafeToPair", "=", "[", "&", "]", "(", "LoadInst", "*", "Base", ",", "LoadInst", "*", "Offset", ")", "{"], "ground_truth": ["LoadInst", "*", "Dominator", "=", "DT", "->", "dominates", "(", "Base", ",", "Offset", ")", "?", "Base", ":", "Offset", ";"], "File": "ARMParallelDSP1", "Func": "RecordMemoryOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21492, "Length": 228, "Cover_Rate": 0.4892703862660944, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MFI", "->", "setReturnAddressIsTaken", "(", "true", ")", ";", "if", "(", "verifyReturnAddressArgumentIsConstant", "(", "Op", ",", "DAG", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";"], "ground_truth": ["if", "(", "Depth", ">", "<NUM_LIT>", ")", "{"], "File": "X86ISelLowering (3)", "Func": "LowerRETURNADDR", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21493, "Length": 66, "Cover_Rate": 0.30275229357798167, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_cvtpd_epu64", "(", "__mmask8", "__U", ",", "__m128d", "__A", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_cvtpd2uqq128_mask", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2di", ")", "_mm_setzero_si128", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vldqintrin", "Func": "_mm_maskz_cvtpd_epu64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21494, "Length": 46, "Cover_Rate": 0.9787234042553191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ParseSubtargetFeatures", "(", "CPUName", ",", "FS", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUName", ")", ";", "if", "(", "In<ISA_LIT>16Mode", "&&", "!", "IsSoftFloat", ")", "In<ISA_LIT>16HardFloat", "=", "true", ";", "if", "(", "StackAlignOverride", ")", "stackAlignment", "=", "StackAlignOverride", ";", "else", "if", "(", "isABI_N32", "(", ")", "||", "isABI_N64", "(", ")", ")", "stackAlignment", "=", "<NUM_LIT>", ";", "else", "{", "assert", "(", "isABI_O32", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["stackAlignment", "=", "<NUM_LIT>", ";"], "File": "MipsSubtarget14", "Func": "initializeSubtargetDependencies", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21495, "Length": 63, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "MachineOperand", "t1CondCodeOp", "(", "bool", "isDead", "=", "false", ")", "{"], "ground_truth": ["return", "MachineOperand", "::", "CreateReg", "(", "<STR_LIT>", ",", "true", ",", "false", ",", "false", ",", "isDead", ")", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "t1CondCodeOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21496, "Length": 27, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TARGET_USE_MOV0", "||", "optimize_insn_for_size_p", "(", ")", ")", "{", "rtx", "clob", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "CCmode", ",", "FLAGS_REG", ")", ")", ";", "tmp", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "tmp", ",", "clob", ")", ")", ";"], "ground_truth": ["}"], "File": "i386-expand", "Func": "ix86_expand_clear", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21497, "Length": 42, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "BB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MF", "->", "push_back", "(", "BB", ")", ";", "unsigned", "MaxAlign", "=", "Log2_32", "(", "MCP", "->", "getConstantPoolAlignment", "(", ")", ")", ";", "BB", "->", "setAlignment", "(", "MaxAlign", ")", ";", "MF", "->", "ensureAlignment", "(", "BB", "->", "getAlignment", "(", ")", ")", ";", "SmallVector", "<", "MachineBasicBlock", "::", "iterator", ",", "<NUM_LIT>", ">", "InsPoint", "(", "MaxAlign", "+", "<NUM_LIT>", ",", "BB", "->", "end", "(", ")", ")", ";", "const", "std", "::", "vector", "<", "MachineConstantPoolEntry", ">", "&", "CPs", "=", "MCP", "->", "getConstants", "(", ")", ";", "const", "DataLayout", "&", "TD", "=", "*", "MF", "->", "getTarget", "(", ")", ".", "getDataLayout", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CPs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Size", "=", "TD", ".", "getTypeAllocSize", "(", "CPs", "[", "i", "]", ".", "getType", "(", ")", ")", ";", "assert", "(", "Size", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "Align", "=", "CPs", "[", "i", "]", ".", "getAlignment", "(", ")", ";", "assert", "(", "isPowerOf2_32", "(", "Align", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "Size", "%", "Align", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "LogAlign", "=", "Log2_32", "(", "Align", ")", ";", "MachineBasicBlock", "::", "iterator", "InsAt", "=", "InsPoint", "[", "LogAlign", "]", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "*", "BB", ",", "InsAt", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "i", ")", ".", "addConstantPoolIndex", "(", "i", ")", ".", "addImm", "(", "Size", ")", ";", "CPEMIs", ".", "push_back", "(", "CPEMI", ")", ";", "for", "(", "unsigned", "a", "=", "LogAlign", "+", "<NUM_LIT>", ";", "a", "<=", "MaxAlign", ";", "++", "a", ")", "if", "(", "InsPoint", "[", "a", "]", "==", "InsAt", ")", "InsPoint", "[", "a", "]", "=", "CPEMI", ";", "CPEntries", ".", "emplace_back", "(", "<NUM_LIT>", ",", "CPEntry", "(", "CPEMI", ",", "i", ")", ")", ";"], "ground_truth": ["++", "NumCPEs", ";"], "File": "ARMConstantIslandPass60", "Func": "doInitialConstPlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21498, "Length": 296, "Cover_Rate": 0.8554913294797688, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vld4_dup_u32", "(", "const", "uint32_t", "*", "__a", ")", "{", "uint32x2x4_t", "ret", ";", "__builtin_aarch64_simd_xi", "__o", ";", "__o", "=", "__builtin_aarch64_ld4rv2si", "(", "(", "const", "__builtin_aarch64_simd_si", "*", ")", "__a", ")", ";"], "ground_truth": ["ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "uint32x2_t", ")", "__builtin_aarch64_get_dregxiv2si", "(", "__o", ",", "<NUM_LIT>", ")", ";"], "File": "arm", "Func": "neon2_vld4_dup_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21499, "Length": 43, "Cover_Rate": 0.4387755102040816, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint8x16_t", ")", "__builtin_aarch64_subhn2v8hi", "(", "(", "int8x8_t", ")", "__a", ",", "(", "int16x8_t", ")", "__b", ",", "(", "int16x8_t", ")", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vsubhn_high_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21500, "Length": 23, "Cover_Rate": 0.6571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "return", "LowerBRCOND", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerJumpTable", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFABS", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerMEMBARRIER", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerATOMIC_FENCE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ",", "false", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerLOAD", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSTORE", "(", "Op", ",", "DAG", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "MipsISelLowering45", "Func": "LowerOperation", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21501, "Length": 262, "Cover_Rate": 0.81875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Four", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "PtrVT", ")", ";", "SDValue", "Addr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "StackSlot", ",", "Four", ")", ";", "SDValue", "CWD", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "dl", ",", "Store", ",", "Addr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "CWD1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "CWD", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "CWD2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "CWD", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "RetVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "CWD1", ",", "CWD2", ")", ";", "return", "DAG", ".", "getNode", "(", "(", "VT", ".", "getSizeInBits", "(", ")", "<", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "dl", ",", "VT", ",", "RetVal", ")", ";"], "ground_truth": ["}"], "File": "PPCISelLowering (2)2", "Func": "LowerFLT_ROUNDS_", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21502, "Length": 203, "Cover_Rate": 0.5218508997429306, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "useXGOT", "(", ")", ")", "return", "getAddrGlobalLargeGOT", "(", "N", ",", "SDLoc", "(", "N", ")", ",", "Ty", ",", "DAG", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ")", ";", "return", "getAddrLocal", "(", "N", ",", "SDLoc", "(", "N", ")", ",", "Ty", ",", "DAG", ",", "ABI", ".", "IsN32", "(", ")", "||", "ABI", ".", "IsN64", "(", ")", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "MipsISelLowering66", "Func": "lowerJumpTable", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21503, "Length": 76, "Cover_Rate": 0.37254901960784315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "ix86_lea_for_add_ok", "(", "rtx_insn", "*", "insn", ",", "rtx", "operands", "[", "]", ")", "{", "unsigned", "int", "regno0", "=", "true_regnum", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "unsigned", "int", "regno1", "=", "true_regnum", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "unsigned", "int", "regno2", "=", "true_regnum", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "regno0", "!=", "regno1", "&&", "regno0", "!=", "regno2", ")", "return", "true", ";"], "ground_truth": ["if", "(", "!", "TARGET_OPT_AGU", "||", "optimize_function_for_size_p", "(", "cfun", ")", ")", "return", "false", ";"], "File": "i386", "Func": "ix86_lea_for_add_ok", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21504, "Length": 75, "Cover_Rate": 0.8152173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isV60VectorInstruction", "(", "I", ")", ")", "return", "false", ";", "if", "(", "!", "I", "->", "mayLoad", "(", ")", "&&", "!", "I", "->", "mayStore", "(", ")", ")", "return", "false", ";", "return", "J", "->", "isIndirectBranch", "(", ")", "||", "isIndirectCall", "(", "J", ")", "||", "isIndirectL4Return", "(", "J", ")", ";"], "ground_truth": ["}"], "File": "HexagonInstrInfo (2)", "Func": "isHVXMemWithAIndirect", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 21505, "Length": 48, "Cover_Rate": 0.7384615384615385, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>BranchRelaxation", "::", "isBlockInRange", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineBasicBlock", "&", "DestBB", ")", "const", "{", "unsigned", "BrOffset", "=", "getInstrOffset", "(", "MI", ")", ";", "unsigned", "DestOffset", "=", "BlockInfo", "[", "DestBB", ".", "getNumber", "(", ")", "]", ".", "Offset", ";", "if", "(", "TII", "->", "isBranchInRange", "(", "MI", ".", "getOpcode", "(", ")", ",", "BrOffset", ",", "DestOffset", ")", ")", "return", "true", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "DestBB", ".", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "MI", ".", "getParent", "(", ")", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "DestOffset", "<<", "<STR_LIT>", "<<", "static_cast", "<", "int", ">", "(", "DestOffset", "-", "BrOffset", ")", "<<", "'\\t'", "<<", "MI", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AArch64BranchRelaxation2", "Func": "isBlockInRange", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21506, "Length": 110, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FlagsVal", "=", "StringSwitch", "<", "unsigned", ">", "(", "Flags", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Default", "(", "~", "<NUM_LIT>", ")", ";", "if", "(", "FlagsVal", "==", "~", "<NUM_LIT>", ")", "{", "if", "(", "!", "Flags", ".", "empty", "(", ")", ")", "return", "MatchOperand_NoMatch", ";", "else", "FlagsVal", "=", "<NUM_LIT>", ";", "}", "}", "else", "if", "(", "SpecReg", "==", "<STR_LIT>", "||", "SpecReg", "==", "<STR_LIT>", ")", "{", "if", "(", "Flags", "==", "<STR_LIT>", "||", "Flags", "==", "<STR_LIT>", ")", "Flags", "=", "<STR_LIT>", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "Flags", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Flag", "=", "StringSwitch", "<", "unsigned", ">", "(", "Flags", ".", "substr", "(", "i", ",", "<NUM_LIT>", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Default", "(", "~", "<NUM_LIT>", ")", ";", "if", "(", "FlagsVal", "==", "~", "<NUM_LIT>", "||", "(", "FlagsVal", "&", "Flag", ")", ")", "return", "MatchOperand_NoMatch", ";", "FlagsVal", "|=", "Flag", ";", "}", "}", "else", "return", "MatchOperand_NoMatch", ";", "if", "(", "SpecReg", "==", "<STR_LIT>", ")", "FlagsVal", "|=", "<NUM_LIT>", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateMSRMask", "(", "FlagsVal", ",", "S", ")", ")", ";"], "ground_truth": ["return", "MatchOperand_Success", ";"], "File": "ARMAsmParser12", "Func": "parseMSRMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21507, "Length": 224, "Cover_Rate": 0.40950639853747717, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "qword", ")", "(", "vec_xor", "(", "(", "vec_uchar16", ")", "(", "a", ")", ",", "(", "vec_uchar16", ")", "(", "b", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "si2vmx", "Func": "si_xor", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21508, "Length": 26, "Cover_Rate": 0.6842105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_vpermt2varq128_mask", "(", "(", "__v2di", ")", "__I", ",", "(", "__v2di", ")", "__A", ",", "(", "__v2di", ")", "__B", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_mask_permutex2var_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21509, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "machine_mode", "elt_mode", ";", "int", "n_elts", ";", "rs6000_discover_homogeneous_aggregate", "(", "mode", ",", "type", ",", "&", "elt_mode", ",", "&", "n_elts", ")", ";", "if", "(", "DEFAULT_ABI", "==", "ABI_V4", "&&", "(", "GET_MODE_SIZE", "(", "mode", ")", "==", "<NUM_LIT>", "||", "(", "TARGET_HARD_FLOAT", "&&", "!", "is_complex_IBM_long_double", "(", "mode", ")", "&&", "FLOAT128_2REG_P", "(", "mode", ")", ")", ")", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "FLOAT128_VECTOR_P", "(", "mode", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["else", "if", "(", "PAIRED_VECTOR_MODE", "(", "mode", ")", "||", "(", "type", "&&", "TREE_CODE", "(", "type", ")", "==", "VECTOR_TYPE", "&&", "int_size_in_bytes", "(", "type", ")", ">=", "<NUM_LIT>", "&&", "int_size_in_bytes", "(", "type", ")", "<", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";"], "File": "rs60007", "Func": "rs6000_function_arg_boundary", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21510, "Length": 99, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrsubhn_high_s64", "(", "int32x2_t", "__a", ",", "int64x2_t", "__b", ",", "int64x2_t", "__c", ")", "{"], "ground_truth": ["return", "(", "int32x4_t", ")", "__builtin_aarch64_rsubhn2v2di", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "File": "arm", "Func": "neon2_vrsubhn_high_s64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21511, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "__v4si", "vzero", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "temp", ")", ":", "<STR_LIT>", "(", "rounded", ")", ":", ")", ";", "temp", "=", "vec_mergeo", "(", "temp", ",", "temp", ")", ";", "temp", "=", "vec_mergee", "(", "temp", ",", "temp", ")", ";", "result", "=", "(", "__v4si", ")", "vec_vpkudum", "(", "(", "__vector", "long", "long", ")", "temp", ",", "(", "__vector", "long", "long", ")", "vzero", ")", ";", "{", "const", "__v16qu", "pkperm", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "result", "=", "(", "__v4si", ")", "vec_perm", "(", "(", "__v16qu", ")", "temp", ",", "(", "__v16qu", ")", "vzero", ",", "pkperm", ")", ";", "}"], "ground_truth": ["return", "(", "__m128i", ")", "result", ";"], "File": "emmintrin", "Func": "_mm_cvtpd_epi32", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21512, "Length": 136, "Cover_Rate": 0.8047337278106509, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "mErrors", ".", "insert", "(", "msg", ")", ";", "}", "else", "if", "(", "val", "==", "ALWAYS", ")", "{", "mErrors", ".", "insert", "(", "msg", ")", ";", "}"], "ground_truth": ["}"], "File": "HSAILMachineFunctionInfo", "Func": "addErrorMsg", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 21513, "Length": 25, "Cover_Rate": 0.4032258064516129, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", ";", ";", ")", "{", "enum", "tree_code", "code", ";", "stmt", "=", "SSA_NAME_DEF_STMT", "(", "lhs", ")", ";", "if", "(", "gimple_code", "(", "stmt", ")", "==", "GIMPLE_PHI", ")", "return", "stmt", ";", "if", "(", "!", "is_gimple_assign", "(", "stmt", ")", "||", "gimple_assign_lhs", "(", "stmt", ")", "!=", "lhs", ")", "return", "NULL", ";", "if", "(", "TREE_CODE", "(", "gimple_assign_rhs1", "(", "stmt", ")", ")", "!=", "SSA_NAME", ")", "return", "stmt", ";", "code", "=", "gimple_assign_rhs_code", "(", "stmt", ")", ";"], "ground_truth": ["if", "(", "!", "CONVERT_EXPR_CODE_P", "(", "code", ")", "&&", "(", "(", "code", "!=", "PLUS_EXPR", "&&", "code", "!=", "POINTER_PLUS_EXPR", ")", "||", "TREE_CODE", "(", "gimple_assign_rhs2", "(", "stmt", ")", ")", "!=", "INTEGER_CST", "||", "!", "tree_fits_uhwi_p", "(", "gimple_assign_rhs2", "(", "stmt", ")", ")", ")", ")", "return", "stmt", ";"], "File": "alpha4", "Func": "va_list_skip_additions", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 21514, "Length": 111, "Cover_Rate": 0.8473282442748091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "expandLDImm", "(", "MI", ")", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "expandLDAddr", "(", "MI", ")", ";", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "MMIXInstrInfo", "Func": "expandPostRAPseudo", "Target": "MMIX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21515, "Length": 29, "Cover_Rate": 0.5471698113207547, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TT", ".", "isOSDarwin", "(", ")", ")", "return", "Reloc", "::", "DynamicNoPIC", ";", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "ppc64", ")", "return", "Reloc", "::", "PIC_", ";"], "ground_truth": ["return", "Reloc", "::", "Static", ";"], "File": "PPCTargetMachine1", "Func": "getEffectiveRelocModel", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21516, "Length": 35, "Cover_Rate": 0.5147058823529411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "AllParams", ".", "find", "(", "Param", ")", "->", "second", ".", "Arg", ";"], "ground_truth": ["}"], "File": "HSAILParamManager", "Func": "getParamArg", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 21517, "Length": 13, "Cover_Rate": 0.35135135135135137, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "DataLayout", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "F", ".", "isVarArg", "(", ")", ",", "MF", ",", "ArgLocs", ",", "F", ".", "getContext", "(", ")", ")", ";", "if", "(", "!", "IsEntryFunc", ")", "{", "Register", "ReturnAddrReg", "=", "TRI", "->", "getReturnAddressReg", "(", "MF", ")", ";", "Register", "LiveInReturn", "=", "MF", ".", "addLiveIn", "(", "ReturnAddrReg", ",", "&", "<STR_LIT>", ")", ";", "MBB", ".", "addLiveIn", "(", "ReturnAddrReg", ")", ";", "MIRBuilder", ".", "buildCopy", "(", "LiveInReturn", ",", "ReturnAddrReg", ")", ";", "}", "if", "(", "Info", "->", "hasImplicitBufferPtr", "(", ")", ")", "{", "Register", "ImplicitBufferPtrReg", "=", "Info", "->", "addImplicitBufferPtr", "(", "*", "TRI", ")", ";", "MF", ".", "addLiveIn", "(", "ImplicitBufferPtrReg", ",", "&", "<STR_LIT>", ")", ";", "CCInfo", ".", "AllocateReg", "(", "ImplicitBufferPtrReg", ")", ";", "}", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "SplitArgs", ";", "unsigned", "Idx", "=", "<NUM_LIT>", ";", "unsigned", "P<ISA_LIT>nputNum", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "if", "(", "DL", ".", "getTypeStoreSize", "(", "Arg", ".", "getType", "(", ")", ")", "==", "<NUM_LIT>", ")", "continue", ";", "const", "bool", "InReg", "=", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "InReg", ")", ";", "if", "(", "!", "IsShader", "&&", "InReg", ")", "return", "false", ";", "if", "(", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "SwiftSelf", ")", "||", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "SwiftError", ")", "||", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "Nest", ")", ")", "return", "false", ";", "if", "(", "CC", "==", "CallingConv", "::", "<ISA_LIT>_PS", "&&", "!", "InReg", "&&", "P<ISA_LIT>nputNum", "<=", "<NUM_LIT>", ")", "{", "const", "bool", "ArgUsed", "=", "!", "Arg", ".", "use_empty", "(", ")", ";", "bool", "SkipArg", "=", "!", "ArgUsed", "&&", "!", "Info", "->", "isP<ISA_LIT>nputAllocated", "(", "P<ISA_LIT>nputNum", ")", ";", "if", "(", "!", "SkipArg", ")", "{", "Info", "->", "markP<ISA_LIT>nputAllocated", "(", "P<ISA_LIT>nputNum", ")", ";", "if", "(", "ArgUsed", ")", "Info", "->", "markP<ISA_LIT>nputEnabled", "(", "P<ISA_LIT>nputNum", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCallLowering1", "Func": "lowerFormalArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21518, "Length": 298, "Cover_Rate": 0.31803628601921025, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "classof", "(", "const", "MCExpr", "*", "E", ")", "{", "return", "E", "->", "getKind", "(", ")", "==", "MCExpr", "::", "Target", ";"], "ground_truth": ["}"], "File": "CSKYMCExpr", "Func": "classof", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21519, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "MemIntrin", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "N", ")", ";", "SDValue", "Ptr", "=", "MemIntrin", "->", "getBasePtr", "(", ")", ";", "SDValue", "Chain", "=", "MemIntrin", "->", "getChain", "(", ")", ";", "EVT", "VT", "=", "N", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ";", "EVT", "MemVT", "=", "MemIntrin", "->", "getMemoryVT", "(", ")", ";", "for", "(", "SDNode", "*", "User", ":", "Ptr", "->", "uses", "(", ")", ")", "if", "(", "User", "!=", "N", "&&", "User", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "cast", "<", "MemIntrinsicSDNode", ">", "(", "User", ")", "->", "getBasePtr", "(", ")", "==", "Ptr", "&&", "cast", "<", "MemIntrinsicSDNode", ">", "(", "User", ")", "->", "getChain", "(", ")", "==", "Chain", "&&", "cast", "<", "MemIntrinsicSDNode", ">", "(", "User", ")", "->", "getMemoryVT", "(", ")", ".", "getSizeInBits", "(", ")", "==", "MemVT", ".", "getSizeInBits", "(", ")", "&&", "!", "User", "->", "hasAnyUseOfValue", "(", "<NUM_LIT>", ")", "&&", "User", "->", "getValueSizeInBits", "(", "<NUM_LIT>", ")", ".", "getFixedSize", "(", ")", ">", "VT", ".", "getFixedSizeInBits", "(", ")", ")", "{", "SDValue", "Extract", "=", "extractSubVector", "(", "SDValue", "(", "User", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "DAG", ",", "SDLoc", "(", "N", ")", ",", "VT", ".", "getSizeInBits", "(", ")", ")", ";", "Extract", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "Extract", ")", ";", "return", "DCI", ".", "CombineTo", "(", "N", ",", "Extract", ",", "SDValue", "(", "User", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering118", "Func": "combineVBROADCAST_LOAD", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21520, "Length": 208, "Cover_Rate": 0.8353413654618473, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "break", ";", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "!", "(", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ";", "return", "S", ";", "}", "return", "DecodeRFEInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeRegListOperand", "(", "Inst", ",", "reglist", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeMemMultipleWritebackInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21521, "Length": 237, "Cover_Rate": 0.4514285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "InsnType", "buildBranchInsn", "(", ")", "{", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AArch64InsnHelpers", "Func": "buildBranchInsn", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21522, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "getStoreRegOpcode", "(", "RC", ",", "isAligned", ")", ";", "DebugLoc", "DL", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "Opc", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Addr", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "addOperand", "(", "Addr", "[", "i", "]", ")", ";", "MIB", ".", "addReg", "(", "SrcReg", ",", "false", ",", "false", ",", "isKill", ")", ";"], "ground_truth": ["NewMIs", ".", "push_back", "(", "MIB", ")", ";"], "File": "X86InstrInfo101", "Func": "storeRegToAddr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21523, "Length": 86, "Cover_Rate": 0.5972222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "<NUM_LIT>", "]", "&&", "ExtraCode", "[", "<NUM_LIT>", "]", "!=", "'a'", ")", "return", "true", ";"], "ground_truth": ["const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";"], "File": "AArch64AsmPrinter", "Func": "PrintAsmMemoryOperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21524, "Length": 31, "Cover_Rate": 0.34831460674157305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "type", "=", "TREE_TYPE", "(", "type", ")", ";", "decl_or_type", "=", "type", ";", "}", "a", "=", "ix86_function_value", "(", "TREE_TYPE", "(", "exp", ")", ",", "decl_or_type", ",", "false", ")", ";", "b", "=", "ix86_function_value", "(", "TREE_TYPE", "(", "DECL_RESULT", "(", "cfun", "->", "decl", ")", ")", ",", "cfun", "->", "decl", ",", "false", ")", ";", "if", "(", "STACK_REG_P", "(", "a", ")", "||", "STACK_REG_P", "(", "b", ")", ")", "{", "if", "(", "!", "rtx_equal_p", "(", "a", ",", "b", ")", ")", "return", "false", ";", "}", "else", "if", "(", "VOID_TYPE_P", "(", "TREE_TYPE", "(", "DECL_RESULT", "(", "cfun", "->", "decl", ")", ")", ")", ")", ";", "else", "if", "(", "!", "rtx_equal_p", "(", "a", ",", "b", ")", ")", "return", "false", ";", "if", "(", "TARGET_64BIT", ")", "{", "if", "(", "cfun", "->", "machine", "->", "call_abi", "==", "MS_ABI", "&&", "ix86_function_type_abi", "(", "type", ")", "==", "SYSV_ABI", ")", "return", "false", ";", "}", "else", "{"], "ground_truth": ["if", "(", "!", "decl", "||", "(", "bind_global", "&&", "flag_pic", "&&", "!", "flag_plt", ")", "||", "(", "TARGET_DLLIMPORT_DECL_ATTRIBUTES", "&&", "DECL_DLLIMPORT_P", "(", "decl", ")", ")", ")", "{"], "File": "i3865", "Func": "ix86_function_ok_for_sibcall", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21525, "Length": 157, "Cover_Rate": 0.5607142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", ";", "O", ".", "write_hex", "(", "MO", ".", "getImm", "(", ")", ")", ";", "}", "else", "O", "<<", "*", "MO", ".", "getExpr", "(", ")", ";"], "ground_truth": ["}"], "File": "SystemZInstPrinter", "Func": "printPCRelOperand", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21526, "Length": 27, "Cover_Rate": 0.4090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "current_file_function_operand", "(", "rtx", "sym_ref", ")", "{"], "ground_truth": ["if", "(", "ENCODED_SHORT_CALL_ATTR_P", "(", "XSTR", "(", "sym_ref", ",", "<NUM_LIT>", ")", ")", ")", "return", "<NUM_LIT>", ";"], "File": "arm3", "Func": "current_file_function_operand", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21527, "Length": 23, "Cover_Rate": 0.46, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>RegisterInfo", "::", "<ISA_LIT>RegisterInfo", "(", ")", ":", "<ISA_LIT>GenRegisterInfo", "(", "<STR_LIT>", ")", "{"], "ground_truth": ["}"], "File": "NyuziRegisterInfo", "Func": "NyuziRegisterInfo", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21528, "Length": 12, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_fmsubadd_ph", "(", "__mmask32", "__U", ",", "__m512h", "__A", ",", "__m512h", "__B", ",", "__m512h", "__C", ")", "{"], "ground_truth": ["return", "(", "__m512h", ")", "__builtin_ia32_vfmsubaddph512_maskz", "(", "(", "__v32hf", ")", "__A", ",", "(", "__v32hf", ")", "__B", ",", "(", "__v32hf", ")", "__C", ",", "(", "__mmask32", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fp16intrin", "Func": "_mm512_maskz_fmsubadd_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21529, "Length": 57, "Cover_Rate": 0.9827586206896551, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "HOST_WIDE_INT", "temp", ";", "if", "(", "op_const", "==", "<NUM_LIT>", ")", "return", "NULL", ";", "temp", "=", "opint", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ";", "temp", "|=", "(", "opint", "[", "<NUM_LIT>", "]", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "return", "build_int_cst", "(", "alpha_dimode_u", ",", "temp", ")", ";"], "ground_truth": ["}"], "File": "alpha", "Func": "alpha_fold_builtin_pklb", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 21530, "Length": 44, "Cover_Rate": 0.7586206896551724, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineLoopInfo", "&", "LI", "=", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";", "if", "(", "!", "LI", ".", "isLoopHeader", "(", "&", "MBB", ")", ")", "return", "false", ";", "for", "(", "auto", "I", "=", "MBB", ".", "pred_begin", "(", ")", ";", "I", "!=", "MBB", ".", "pred_end", "(", ")", ";", "++", "I", ")", "{", "const", "MachineBasicBlock", "*", "PMBB", "=", "*", "I", ";", "if", "(", "LI", ".", "getLoopFor", "(", "PMBB", ")", "!=", "LI", ".", "getLoopFor", "(", "&", "MBB", ")", ")", "{", "continue", ";", "}"], "ground_truth": ["if", "(", "const", "BasicBlock", "*", "PBB", "=", "PMBB", "->", "getBasicBlock", "(", ")", ")", "{"], "File": "NVPTXAsmPrinter", "Func": "isLoopHeaderOfNoUnroll", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21531, "Length": 91, "Cover_Rate": 0.65, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "loop1MBB", ",", "DL", ",", "TII", "->", "get", "(", "LL", ")", ",", "Dest", ")", ".", "addReg", "(", "Ptr", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "loop1MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Mask", ")", ".", "addReg", "(", "Dest", ")", ".", "addReg", "(", "Mask", ")", ";", "BuildMI", "(", "loop1MBB", ",", "DL", ",", "TII", "->", "get", "(", "BNE", ")", ")", ".", "addReg", "(", "Mask", ")", ".", "addReg", "(", "ShiftCmpVal", ")", ".", "addMBB", "(", "sinkMBB", ")", ";", "loop1MBB", "->", "addLiveIn", "(", "Ptr", ")", ";", "loop1MBB", "->", "addLiveIn", "(", "Mask", ")", ";", "loop1MBB", "->", "addLiveIn", "(", "ShiftCmpVal", ")", ";", "BuildMI", "(", "loop2MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Dest", ")", ".", "addReg", "(", "Dest", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Mask2", ")", ";", "BuildMI", "(", "loop2MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Dest", ")", ".", "addReg", "(", "Dest", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "ShiftNewVal", ")", ";", "BuildMI", "(", "loop2MBB", ",", "DL", ",", "TII", "->", "get", "(", "SC", ")", ",", "Dest", ")", ".", "addReg", "(", "Dest", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Ptr", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "loop2MBB", ",", "DL", ",", "TII", "->", "get", "(", "BEQ", ")", ")", ".", "addReg", "(", "Dest", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "ZERO", ")", ".", "addMBB", "(", "loop1MBB", ")", ";", "loop2MBB", "->", "addLiveIn", "(", "Ptr", ")", ";", "loop2MBB", "->", "addLiveIn", "(", "Mask2", ")", ";", "loop2MBB", "->", "addLiveIn", "(", "Dest", ")", ";", "loop2MBB", "->", "addLiveIn", "(", "ShiftNewVal", ")", ";", "BuildMI", "(", "sinkMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Dest", ")", ".", "addReg", "(", "Mask", ")", ".", "addReg", "(", "ShiftAmnt", ")", ";", "if", "(", "STI", "->", "has<ISA_LIT>32r2", "(", ")", ")", "{", "BuildMI", "(", "sinkMBB", ",", "DL", ",", "TII", "->", "get", "(", "SEOp", ")", ",", "Dest", ")", ".", "addReg", "(", "Dest", ")", ";", "}", "else", "{", "const", "unsigned", "ShiftImm", "=", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "BuildMI", "(", "sinkMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Dest", ")", ".", "addReg", "(", "Dest", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "ShiftImm", ")", ";", "BuildMI", "(", "sinkMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Dest", ")", ".", "addReg", "(", "Dest", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "ShiftImm", ")", ";", "}", "sinkMBB", "->", "addLiveIn", "(", "Mask", ")", ";", "sinkMBB", "->", "addLiveIn", "(", "ShiftAmnt", ")", ";", "addPostLoopLiveIns", "(", "exitMBB", ",", "LiveRegs", ")", ";", "exitMBB", "->", "addLiveIn", "(", "Dest", ")", ";"], "ground_truth": ["NMBBI", "=", "BB", ".", "end", "(", ")", ";"], "File": "MipsExpandPseudo10", "Func": "expandAtomicCmpSwapSubword", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21532, "Length": 430, "Cover_Rate": 0.4383282364933741, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PrintFP", "(", "const", "FlowPattern", "&", "P", ",", "const", "TargetRegisterInfo", "&", "T", ")", ":", "FP", "(", "P", ")", ",", "TRI", "(", "T", ")", "{"], "ground_truth": ["}"], "File": "HexagonEarlyIfConv (2)", "Func": "PrintFP", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 21533, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "invalidOperand", "(", "SMLoc", "const", "&", "Loc", ",", "OperandVector", "const", "&", "Operands", ",", "uint64_t", "const", "&", "ErrorInfo", ")", "{", "SMLoc", "ErrorLoc", "=", "Loc", ";", "char", "const", "*", "Diag", "=", "<NUM_LIT>", ";", "if", "(", "ErrorInfo", "!=", "~", "<NUM_LIT>", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "{", "Diag", "=", "<STR_LIT>", ";", "}", "else", "{", "auto", "const", "&", "Op", "=", "(", "<ISA_LIT>Operand", "const", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ";", "if", "(", "Op", ".", "getStartLoc", "(", ")", "!=", "SMLoc", "(", ")", ")", "{", "ErrorLoc", "=", "Op", ".", "getStartLoc", "(", ")", ";", "}", "}", "}", "if", "(", "!", "Diag", ")", "{", "Diag", "=", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "M68kAsmParser", "Func": "invalidOperand", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21534, "Length": 110, "Cover_Rate": 0.9243697478991597, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CC", "==", "<STR_LIT>", ")", "{", "++", "MBBI", ";", "continue", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "CC", ")", ";", "++", "MBBI", ";", "<STR_LIT>", "OCC", "=", "<STR_LIT>", "(", "CC", ")", ";", "unsigned", "Mask", "=", "<NUM_LIT>", ",", "Pos", "=", "<NUM_LIT>", ";", "while", "(", "MBBI", "!=", "E", "&&", "Pos", "&&", "(", "!", "MI", "->", "getDesc", "(", ")", ".", "isBranch", "(", ")", "&&", "!", "MI", "->", "getDesc", "(", ")", ".", "isReturn", "(", ")", ")", ")", "{", "MachineInstr", "*", "NMI", "=", "&", "*", "MBBI", ";", "MI", "=", "NMI", ";"], "ground_truth": ["DebugLoc", "ndl", "=", "NMI", "->", "getDebugLoc", "(", ")", ";"], "File": "Thumb2ITBlockPass7", "Func": "InsertITBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21535, "Length": 111, "Cover_Rate": 0.39928057553956836, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isPredicated", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "return", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "TVMInstrInfo", "Func": "isPredicated", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 21536, "Length": 30, "Cover_Rate": 0.8823529411764706, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TTIImpl", "::", "shouldFavorPostInc", "(", ")", "const", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "HexagonTargetTransformInfo", "Func": "shouldFavorPostInc", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 21537, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "DeadCopies", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "*", "MF", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "isVreg1", "(", "SrcReg", ")", ")", "continue", ";", "if", "(", "isLaneMaskReg", "(", "DstReg", ")", "||", "isVreg1", "(", "DstReg", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "assert", "(", "TII", "->", "getRegisterInfo", "(", ")", ".", "getRegSizeInBits", "(", "DstReg", ",", "*", "MRI", ")", "==", "<NUM_LIT>", ")", ";", "assert", "(", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", ")", ";", "ConstrainRegs", ".", "insert", "(", "SrcReg", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ")", ";", "DeadCopies", ".", "push_back", "(", "&", "MI", ")", ";", "}", "for", "(", "MachineInstr", "*", "MI", ":", "DeadCopies", ")", "MI", "->", "eraseFromParent", "(", ")", ";", "DeadCopies", ".", "clear", "(", ")", ";"], "ground_truth": ["}"], "File": "SILowerI1Copies29", "Func": "lowerCopiesFromI1", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21538, "Length": 227, "Cover_Rate": 0.9497907949790795, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getArgRegsSaveSize", "(", ")", "const", "{", "return", "ArgRegsSaveSize", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo (2)", "Func": "getArgRegsSaveSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21539, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>Subtarget", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "BPFSubtarget", "Func": "anchor", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 21540, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isVSrc", "(", "OpClassID", ")", ")", "return", "getRegClassForNode", "(", "DAG", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "TRI", ".", "getRegClass", "(", "OpClassID", ")", ";", "case", "AMDGPU", "::", "EXTRACT_SUBREG", ":", "{", "int", "SubIdx", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "const", "TargetRegisterClass", "*", "SuperClass", "=", "getRegClassForNode", "(", "DAG", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "TRI", ".", "getSubClassWithSubReg", "(", "SuperClass", ",", "SubIdx", ")", ";", "}", "case", "AMDGPU", "::", "REG_SEQUENCE", ":", "return", "TRI", ".", "getRegClass", "(", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", ";", "default", ":", "return", "getRegClassFor", "(", "Op", ".", "getSimpleValueType", "(", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "SIISelLowering44", "Func": "getRegClassForNode", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21541, "Length": 124, "Cover_Rate": 0.3563218390804598, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "&", "MI", "=", "*", "I", ";", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "if", "(", "!", "TII", "->", "isSGPRSpill", "(", "MI", ")", ")", "continue", ";", "int", "FI", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "addr", ")", "->", "getIndex", "(", ")", ";", "assert", "(", "MFI", ".", "getStackID", "(", "FI", ")", "==", "TargetStackID", "::", "SGPRSpill", ")", ";", "if", "(", "FuncInfo", "->", "allocateSGPRSpillToVGPR", "(", "MF", ",", "FI", ")", ")", "{", "NewReservedRegs", "=", "true", ";", "bool", "Spilled", "=", "TRI", "->", "eliminateSGPRToVGPRSpillFrameIndex", "(", "MI", ",", "FI", ",", "nullptr", ",", "LIS", ")", ";", "(", "void", ")", "Spilled", ";", "assert", "(", "Spilled", "&&", "<STR_LIT>", ")", ";", "SpillFIs", ".", "set", "(", "FI", ")", ";", "}", "}", "}", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "auto", "SSpill", ":", "FuncInfo", "->", "getSGPRSpillVGPRs", "(", ")", ")", "MBB", ".", "addLiveIn", "(", "SSpill", ".", "VGPR", ")", ";", "MBB", ".", "sortUniqueLiveIns", "(", ")", ";", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "isDebugValue", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", "&&", "SpillFIs", "[", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", "]", ")", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "ChangeToRegister", "(", "Register", "(", ")", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDebug", "(", ")", ";", "}", "}", "}", "MadeChange", "=", "true", ";", "}", "else", "if", "(", "FuncInfo", "->", "VGPRReservedForSGPRSpill", ")", "{", "FuncInfo", "->", "removeVGPRForSGPRSpill", "(", "FuncInfo", "->", "VGPRReservedForSGPRSpill", ",", "MF", ")", ";", "}", "SaveBlocks", ".", "clear", "(", ")", ";", "RestoreBlocks", ".", "clear", "(", ")", ";"], "ground_truth": ["if", "(", "NewReservedRegs", ")", "MRI", ".", "freezeReservedRegs", "(", "MF", ")", ";"], "File": "SILowerSGPRSpills11", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21542, "Length": 270, "Cover_Rate": 0.4936014625228519, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", ".", "isPosition", "(", ")", ")", "return", "MachineOutlinerInstrType", "::", "Illegal", ";", "for", "(", "const", "MachineOperand", "&", "MOP", ":", "MI", ".", "operands", "(", ")", ")", "if", "(", "MOP", ".", "isCPI", "(", ")", "||", "MOP", ".", "isJTI", "(", ")", "||", "MOP", ".", "isCFIIndex", "(", ")", "||", "MOP", ".", "isFI", "(", ")", "||", "MOP", ".", "isTargetIndex", "(", ")", ")", "return", "MachineOutlinerInstrType", "::", "Illegal", ";", "if", "(", "MI", ".", "modifiesRegister", "(", "<STR_LIT>", ",", "&", "RI", ")", "||", "MI", ".", "readsRegister", "(", "<STR_LIT>", ",", "&", "RI", ")", ")", "return", "MachineOutlinerInstrType", "::", "Illegal", ";", "if", "(", "MI", ".", "modifiesRegister", "(", "<STR_LIT>", ",", "&", "RI", ")", "||", "MI", ".", "readsRegister", "(", "<STR_LIT>", ",", "&", "RI", ")", ")", "{", "if", "(", "MI", ".", "mayLoadOrStore", "(", ")", ")", "{", "unsigned", "Base", ";", "int64_t", "Offset", ";", "unsigned", "DummyWidth", ";", "if", "(", "!", "getMemOpBaseRegImmOfsWidth", "(", "MI", ",", "Base", ",", "Offset", ",", "DummyWidth", ",", "&", "RI", ")", "||", "Base", "!=", "<STR_LIT>", ")", "return", "MachineOutlinerInstrType", "::", "Illegal", ";", "int64_t", "MinOffset", ",", "MaxOffset", ";", "unsigned", "DummyScale", ";", "getMemOpInfo", "(", "MI", ".", "getOpcode", "(", ")", ",", "DummyScale", ",", "DummyWidth", ",", "MinOffset", ",", "MaxOffset", ")", ";", "if", "(", "Offset", "+", "<NUM_LIT>", "<", "MinOffset", "||", "Offset", "+", "<NUM_LIT>", ">", "MaxOffset", ")", "return", "MachineOutlinerInstrType", "::", "Illegal", ";", "return", "MachineOutlinerInstrType", "::", "Legal", ";", "}", "return", "MachineOutlinerInstrType", "::", "Illegal", ";", "}", "return", "MachineOutlinerInstrType", "::", "Legal", ";"], "ground_truth": ["}"], "File": "AArch64InstrInfo109", "Func": "getOutliningType", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21543, "Length": 219, "Cover_Rate": 0.6460176991150443, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Code", "=", "false", ";", "StringRef", "CodeID", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "At", ")", ")", "{", "SMLoc", "startLoc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "getParser", "(", ")", ".", "Lex", "(", ")", ";", "if", "(", "!", "getParser", "(", ")", ".", "parseIdentifier", "(", "CodeID", ")", ")", "{", "if", "(", "CodeID", "!=", "<STR_LIT>", ")", "return", "Error", "(", "startLoc", ",", "<STR_LIT>", ")", ";", "Code", "=", "true", ";", "}", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "TokError", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["getParser", "(", ")", ".", "Lex", "(", ")", ";"], "File": "X86AsmParser (2)5", "Func": "parseDirectiveSEHPushFrame", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21544, "Length": 101, "Cover_Rate": 0.808, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "PHILinearize", "::", "getNumSources", "(", "unsigned", "DestReg", ")", "{", "return", "phiInfoElementGetSources", "(", "findPHIInfoElement", "(", "DestReg", ")", ")", ".", "size", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "getNumSources", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21545, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AddressSanitizer32", "(", "const", "MCSubtargetInfo", "*", "&", "STI", ")", ":", "<ISA_LIT>AddressSanitizer", "(", "STI", ")", "{"], "ground_truth": ["}"], "File": "X86AsmInstrumentation1", "Func": "X86AddressSanitizer32", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21546, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "int", "mips_function_arg_boundary", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "unsigned", "int", "alignment", ";", "alignment", "=", "type", "?", "TYPE_ALIGN", "(", "type", ")", ":", "GET_MODE_ALIGNMENT", "(", "mode", ")", ";"], "ground_truth": ["if", "(", "alignment", "<", "PARM_BOUNDARY", ")", "alignment", "=", "PARM_BOUNDARY", ";"], "File": "mips", "Func": "mips_function_arg_boundary", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21547, "Length": 40, "Cover_Rate": 0.7407407407407407, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCInstLower", "::", "<ISA_LIT>MCInstLower", "(", "class", "AsmPrinter", "&", "asmprinter", ")", ":", "Printer", "(", "asmprinter", ")", "{"], "ground_truth": ["}"], "File": "UPTMCInstLower", "Func": "UPTMCInstLower", "Target": "UPT", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21548, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", ")", "{", "ofst", "=", "State", ".", "AllocateStack", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getMem", "(", "ValNo", ",", "ValVT", ",", "ofst", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "false", ";", "}", "if", "(", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", ")", "{", "ofst", "=", "State", ".", "AllocateStack", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getMem", "(", "ValNo", ",", "ValVT", ",", "ofst", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "false", ";", "}"], "ground_truth": ["llvm_unreachable", "(", "<NUM_LIT>", ")", ";"], "File": "HexagonISelLowering33", "Func": "CC_Hexagon_VarArg", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 21549, "Length": 97, "Cover_Rate": 0.40756302521008403, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "<ISA_LIT>TargetMachine", "&", "TM", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "DL", "(", "<STR_LIT>", ")", ",", "InstrInfo", "(", ")", ",", "TLInfo", "(", "TM", ")", ",", "TSInfo", "(", "DL", ")", ",", "FrameLowering", "(", ")", "{"], "ground_truth": ["}"], "File": "LEGSubtarget1", "Func": "LEGSubtarget", "Target": "LEG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21550, "Length": 63, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "machine_mode", "s390_dwarf_frame_reg_mode", "(", "int", "regno", ")", "{", "machine_mode", "save_mode", "=", "default_dwarf_frame_reg_mode", "(", "regno", ")", ";", "if", "(", "GENERAL_REGNO_P", "(", "regno", ")", ")", "save_mode", "=", "Pmode", ";"], "ground_truth": ["if", "(", "GET_MODE_SIZE", "(", "save_mode", ")", ">", "<NUM_LIT>", ")", "save_mode", "=", "DImode", ";"], "File": "s390", "Func": "s390_dwarf_frame_reg_mode", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 21551, "Length": 39, "Cover_Rate": 0.9069767441860465, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TAI", "->", "getSetDirective", "(", ")", ")", "return", ";", "if", "(", "Subtarget", "->", "isPICStyleGOT", "(", ")", ")", "return", ";", "O", "<<", "TAI", "->", "getSetDirective", "(", ")", "<<", "' '", "<<", "TAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "uid", "<<", "<STR_LIT>", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "','", ";", "printBasicBlockLabel", "(", "MBB", ",", "false", ",", "false", ",", "false", ")", ";", "if", "(", "Subtarget", "->", "isPICStyleRIPRel", "(", ")", ")", "O", "<<", "'-'", "<<", "TAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "<<", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "uid", "<<", "'\\n'", ";", "else", "{", "O", "<<", "'-'", ";"], "ground_truth": ["PrintPICBaseSymbol", "(", ")", ";"], "File": "X86ATTAsmPrinter2", "Func": "printPICJumpTableSetLabel", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21552, "Length": 106, "Cover_Rate": 0.8346456692913385, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isCmp", ")", "TmpInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";", "TmpInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";", "TmpInst", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["Inst", "=", "TmpInst", ";"], "File": "X86AsmParser", "Func": "convertToSExti8", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21553, "Length": 45, "Cover_Rate": 0.5844155844155844, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "<ISA_LIT>InstPrinter", "::", "getRegisterName", "(", "unsigned", "RegNo", ")", "{"], "ground_truth": ["return", "getRegisterName", "(", "RegNo", ",", "ArchRegNames", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";"], "File": "CSKYInstPrinter", "Func": "getRegisterName", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21554, "Length": 23, "Cover_Rate": 0.8214285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "aarch64_builtin_decls", "[", "AARCH64_SIMD_BUILTIN_LANE_CHECK", "]", "=", "add_builtin_function", "(", "<STR_LIT>", ",", "lane_check_fpr", ",", "AARCH64_SIMD_BUILTIN_LANE_CHECK", ",", "BUILT_IN_MD", ",", "NULL", ",", "NULL_TREE", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "aarch64_simd_builtin_data", ")", ";", "i", "++", ",", "fcode", "++", ")", "{", "bool", "print_type_signature_p", "=", "false", ";", "char", "type_signature", "[", "SIMD_MAX_BUILTIN_ARGS", "+", "<NUM_LIT>", "]", "=", "{", "<NUM_LIT>", "}", ";", "aarch64_simd_builtin_datum", "*", "d", "=", "&", "aarch64_simd_builtin_data", "[", "i", "]", ";", "char", "namebuf", "[", "<NUM_LIT>", "]", ";", "tree", "ftype", "=", "NULL", ";", "tree", "fndecl", "=", "NULL", ";", "d", "->", "fcode", "=", "fcode", ";", "int", "op_num", "=", "insn_data", "[", "d", "->", "code", "]", ".", "n_operands", "-", "<NUM_LIT>", ";", "int", "arg_num", "=", "d", "->", "qualifiers", "[", "<NUM_LIT>", "]", "&", "qualifier_void", "?", "op_num", "+", "<NUM_LIT>", ":", "op_num", ";", "tree", "return_type", "=", "void_type_node", ",", "args", "=", "void_list_node", ";", "tree", "eltype", ";", "for", "(", ";", "op_num", ">=", "<NUM_LIT>", ";", "arg_num", "--", ",", "op_num", "--", ")", "{", "machine_mode", "op_mode", "=", "insn_data", "[", "d", "->", "code", "]", ".", "operand", "[", "op_num", "]", ".", "mode", ";", "enum", "aarch64_type_qualifiers", "qualifiers", "=", "d", "->", "qualifiers", "[", "arg_num", "]", ";", "if", "(", "qualifiers", "&", "qualifier_unsigned", ")", "{", "type_signature", "[", "op_num", "]", "=", "'u'", ";", "print_type_signature_p", "=", "true", ";", "}", "else", "if", "(", "qualifiers", "&", "qualifier_poly", ")", "{", "type_signature", "[", "op_num", "]", "=", "'p'", ";", "print_type_signature_p", "=", "true", ";", "}", "else", "type_signature", "[", "op_num", "]", "=", "'s'", ";", "if", "(", "qualifiers", "&", "qualifier_internal", ")", "continue", ";", "if", "(", "qualifiers", "&", "qualifier_map_mode", ")", "op_mode", "=", "d", "->", "mode", ";", "if", "(", "qualifiers", "&", "qualifier_pointer", "&&", "VECTOR_MODE_P", "(", "op_mode", ")", ")", "op_mode", "=", "GET_MODE_INNER", "(", "op_mode", ")", ";", "eltype", "=", "aarch64_simd_builtin_type", "(", "op_mode", ",", "(", "qualifiers", "&", "qualifier_unsigned", ")", "!=", "<NUM_LIT>", ",", "(", "qualifiers", "&", "qualifier_poly", ")", "!=", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "eltype", "!=", "NULL", ")", ";", "if", "(", "qualifiers", "&", "qualifier_const", ")", "eltype", "=", "build_qualified_type", "(", "eltype", ",", "TYPE_QUAL_CONST", ")", ";", "if", "(", "qualifiers", "&", "qualifier_pointer", ")", "eltype", "=", "build_pointer_type", "(", "eltype", ")", ";", "if", "(", "arg_num", "==", "<NUM_LIT>", ")", "return_type", "=", "eltype", ";", "else", "args", "=", "tree_cons", "(", "NULL_TREE", ",", "eltype", ",", "args", ")", ";", "}", "ftype", "=", "build_function_type", "(", "return_type", ",", "args", ")", ";", "gcc_assert", "(", "ftype", "!=", "NULL", ")", ";", "if", "(", "print_type_signature_p", ")", "snprintf", "(", "namebuf", ",", "sizeof", "(", "namebuf", ")", ",", "<STR_LIT>", ",", "d", "->", "name", ",", "type_signature", ")", ";"], "ground_truth": ["else", "snprintf", "(", "namebuf", ",", "sizeof", "(", "namebuf", ")", ",", "<STR_LIT>", ",", "d", "->", "name", ")", ";"], "File": "aarch64-builtins6", "Func": "aarch64_init_simd_builtins", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21555, "Length": 396, "Cover_Rate": 0.8354430379746836, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vld1q_dup_s64", "(", "const", "int64_t", "*", "__a", ")", "{", "return", "vdupq_n_s64", "(", "*", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vld1q_dup_s64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21556, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "IntVal", ";", "if", "(", "NumString", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "IntVal", ")", ")", "return", "-", "<NUM_LIT>", ";", "if", "(", "IntVal", ">", "<NUM_LIT>", ")", "return", "-", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "Format", "==", "FP_FORMAT_S", "||", "Format", "==", "FP_FORMAT_W", ")", "return", "getReg", "(", "<STR_LIT>", ",", "IntVal", ")", ";"], "File": "MipsAsmParser11", "Func": "matchFPURegisterName", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21557, "Length": 46, "Cover_Rate": 0.3194444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "isLEA", "(", "First", ")", "&&", "isLEA", "(", "Last", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "MRI", "->", "getRegClass", "(", "First", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "!=", "MRI", "->", "getRegClass", "(", "Last", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "AddrDispShift", "=", "getAddrDispShift", "(", "Last", ",", "<NUM_LIT>", ",", "First", ",", "<NUM_LIT>", ")", ";", "for", "(", "auto", "&", "MO", ":", "MRI", "->", "use_nodbg_operands", "(", "Last", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "{", "MachineInstr", "&", "MI", "=", "*", "MO", ".", "getParent", "(", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MI", ".", "getDesc", "(", ")", ";", "int", "MemOpNo", "=", "<STR_LIT>", "(", "Desc", ".", "TSFlags", ")", ";", "if", "(", "MemOpNo", "<", "<NUM_LIT>", ")", "return", "false", ";", "MemOpNo", "+=", "<STR_LIT>", "(", "Desc", ")", ";", "if", "(", "!", "isIdenticalOp", "(", "MI", ".", "getOperand", "(", "MemOpNo", "+", "<STR_LIT>", ")", ",", "MO", ")", ")", "return", "false", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "MI", ".", "getNumOperands", "(", ")", ";", "i", "++", ")", "if", "(", "i", "!=", "(", "unsigned", ")", "(", "MemOpNo", "+", "<STR_LIT>", ")", "&&", "isIdenticalOp", "(", "MI", ".", "getOperand", "(", "i", ")", ",", "MO", ")", ")", "return", "false", ";"], "File": "X86OptimizeLEAs10", "Func": "isReplaceable", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21558, "Length": 202, "Cover_Rate": 0.7214285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printT2AddrModeImm8s4OffsetOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmPrinter11", "Func": "printT2AddrModeImm8s4OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21559, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallString", "<", "<NUM_LIT>", ">", "Name", ";"], "ground_truth": ["raw_svector_ostream", "(", "Name", ")", "<<", "Printer", ".", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "<<", "Printer", ".", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "MO", ".", "getIndex", "(", ")", ";"], "File": "OR1KMCInstLower", "Func": "GetConstantPoolIndexSymbol", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21560, "Length": 35, "Cover_Rate": 0.5737704918032787, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ",", "const", "MCSubtargetInfo", "*", "STI", ")", "const", "{", "while", "(", "(", "Count", "--", ")", ">", "<NUM_LIT>", ")", "{"], "ground_truth": ["OS", "<<", "<NUM_LIT>", ";"], "File": "MOSAsmBackend", "Func": "writeNopData", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21561, "Length": 33, "Cover_Rate": 0.868421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "Type", "==", "(", "unsigned", ")", "<STR_LIT>", ")", "return", "getRegisterPairOdd", "(", "Reg", ",", "MF", ")", ";"], "ground_truth": ["else", "if", "(", "Type", "==", "(", "unsigned", ")", "<STR_LIT>", ")", "return", "getRegisterPairEven", "(", "Reg", ",", "MF", ")", ";"], "File": "ARMBaseRegisterInfo1", "Func": "ResolveRegAllocHint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21562, "Length": 36, "Cover_Rate": 0.4186046511627907, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "FPImm", ".", "Val", "=", "Val", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";", "return", "Op", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser (2)1", "Func": "CreateFPImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21563, "Length": 24, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "single_dest_per_chain", "(", "const", "rtx", "&", "t", "ATTRIBUTE_UNUSED", ",", "insn_info_list_t", "*", "v", ",", "void", "*", "arg", "ATTRIBUTE_UNUSED", ")", "{", "for", "(", "int", "i", "=", "v", "->", "length", "(", ")", "-", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "i", "--", ")", "{", "tag_insn_info", "*", "insn_info", "=", "(", "*", "v", ")", "[", "i", "]", ";", "for", "(", "int", "j", "=", "v", "->", "length", "(", ")", "-", "<NUM_LIT>", ";", "j", ">=", "<NUM_LIT>", ";", "j", "--", ")", "{", "if", "(", "in_same_chain", "(", "insn_info", "->", "insn", ",", "(", "*", "v", ")", "[", "j", "]", "->", "insn", ",", "REGNO", "(", "insn_info", "->", "dest", ")", ")", ")", "{", "v", "->", "ordered_remove", "(", "j", ")", ";", "i", "=", "v", "->", "length", "(", ")", ";", "break", ";", "}", "}", "}"], "ground_truth": ["return", "true", ";"], "File": "falkor-tag-collision-avoidance", "Func": "single_dest_per_chain", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21564, "Length": 123, "Cover_Rate": 0.9919354838709677, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ZeroDirective", "=", "<STR_LIT>", ";", "CommentString", "=", "<STR_LIT>", ";", "AscizDirective", "=", "<STR_LIT>", ";", "HiddenVisibilityAttr", "=", "MCSA_Invalid", ";", "HiddenDeclarationVisibilityAttr", "=", "MCSA_Invalid", ";", "ProtectedVisibilityAttr", "=", "MCSA_Invalid", ";"], "ground_truth": ["}"], "File": "LEGMCAsmInfo", "Func": "LEGMCAsmInfo", "Target": "LEG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21565, "Length": 25, "Cover_Rate": 0.49019607843137253, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask16", ")", "__builtin_ia32_cmpd512_mask", "(", "(", "__v16si", ")", "__X", ",", "(", "__v16si", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_cmple_epi32_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21566, "Length": 26, "Cover_Rate": 0.5416666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "PtrVT", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TgtBA", ",", "Zero", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TgtBA", ",", "Zero", ")", ";", "const", "TargetMachine", "&", "TM", "=", "DAG", ".", "getTarget", "(", ")", ";", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "Static", "||", "!", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "isDarwin", "(", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "Hi", ",", "Lo", ")", ";", "}"], "ground_truth": ["if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{"], "File": "PPCISelLowering17", "Func": "LowerBlockAddress", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21567, "Length": 116, "Cover_Rate": 0.4915254237288136, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "k_Register", "&&", "Reg", ".", "isVector", "&&", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "Reg", ".", "RegNum", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser (2)1", "Func": "isVectorRegLo", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21568, "Length": 22, "Cover_Rate": 0.7333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "union", "{", "float32x4x4_t", "__i", ";", "__builtin_neon_xi", "__o", ";", "}", "__bu", "=", "{", "__b", "}", ";"], "ground_truth": ["union", "{", "float32x4x4_t", "__i", ";", "__builtin_neon_xi", "__o", ";", "}", "__rv", ";"], "File": "arm", "Func": "neon_vld4q_lane_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21569, "Length": 26, "Cover_Rate": 0.3880597014925373, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "unsigned", "Opcode", "=", "getNewOpcode", "(", "CI", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "SubRegIdx", "=", "getSubRegIdxs", "(", "CI", ")", ";", "const", "unsigned", "SubRegIdx0", "=", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "SubRegIdx", ")", ";", "const", "unsigned", "SubRegIdx1", "=", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "SubRegIdx", ")", ";", "const", "TargetRegisterClass", "*", "SuperRC", "=", "getTargetRegisterClass", "(", "CI", ")", ";", "unsigned", "SrcReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "const", "auto", "*", "Src0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "vdata", ")", ";", "const", "auto", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "Paired", ",", "<STR_LIT>", "::", "vdata", ")", ";", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "SrcReg", ")", ".", "add", "(", "*", "Src0", ")", ".", "addImm", "(", "SubRegIdx0", ")", ".", "add", "(", "*", "Src1", ")", ".", "addImm", "(", "SubRegIdx1", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Kill", ")", ";", "const", "unsigned", "Regs", "=", "getRegs", "(", "Opcode", ")", ";"], "ground_truth": ["if", "(", "Regs", "&", "VADDR", ")", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "vaddr", ")", ")", ";"], "File": "SILoadStoreOptimizer41", "Func": "mergeBufferStorePair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21570, "Length": 219, "Cover_Rate": 0.5394088669950738, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask16", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_cmpneq_epi16_mask", "(", "__m256i", "__X", ",", "__m256i", "__Y", ")", "{", "return", "(", "__mmask16", ")", "__builtin_ia32_cmpw256_mask", "(", "(", "__v16hi", ")", "__X", ",", "(", "__v16hi", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin4", "Func": "_mm256_cmpneq_epi16_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21571, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "array_lengthof", "(", "ReplaceableInstrs", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "ReplaceableInstrs", "[", "i", "]", "[", "domain", "-", "<NUM_LIT>", "]", "==", "opcode", ")", "return", "ReplaceableInstrs", "[", "i", "]", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "X86InstrInfo (2)", "Func": "lookup", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21572, "Length": 44, "Cover_Rate": 0.7586206896551724, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "Kind", "==", "k_Memory", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "Mem", ".", "Base", ";"], "File": "FISCAsmParser", "Func": "getMemBase", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21573, "Length": 16, "Cover_Rate": 0.6956521739130435, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "SelectVOP3Mods0Clamp0OMod", "(", "SDValue", "In", ",", "SDValue", "&", "Src", ",", "SDValue", "&", "SrcMods", ",", "SDValue", "&", "Clamp", ",", "SDValue", "&", "Omod", ")", "const", "{"], "ground_truth": ["Clamp", "=", "Omod", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "SDLoc", "(", "In", ")", ",", "<STR_LIT>", ")", ";"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "SelectVOP3Mods0Clamp0OMod", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21574, "Length": 44, "Cover_Rate": 0.7719298245614035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "DataLayout", "TD", "=", "getDataLayout", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "OutStreamer", "->", "EmitLabel", "(", "Stubs", "[", "i", "]", ".", "first", ")", ";", "OutStreamer", "->", "EmitSymbolValue", "(", "Stubs", "[", "i", "]", ".", "second", ".", "getPointer", "(", ")", ",", "TD", ".", "getPointerSize", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "}", "Stubs", ".", "clear", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "RISCVAsmPrinter (2)", "Func": "EmitEndOfAsmFile", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21575, "Length": 77, "Cover_Rate": 0.45294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "VSETVLIInfo", "(", ")", ":", "AVLImm", "(", "<NUM_LIT>", ")", ",", "TailAgnostic", "(", "false", ")", ",", "MaskAgnostic", "(", "false", ")", ",", "MaskRegOp", "(", "false", ")", ",", "SEWLMULRatioOnly", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "RISCVInsertVSETVLI5", "Func": "VSETVLIInfo", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21576, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSymbol", "*", "<ISA_LIT>MCInstLower", "::", "GetGlobalAddressSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "const", "GlobalValue", "*", "Global", "=", "MO", ".", "getGlobal", "(", ")", ";", "if", "(", "!", "isa", "<", "Function", ">", "(", "Global", ")", ")", "{", "auto", "*", "WasmSym", "=", "cast", "<", "MCSymbolWasm", ">", "(", "Printer", ".", "getSymbol", "(", "Global", ")", ")", ";", "if", "(", "<STR_LIT>", "(", "Global", "->", "getAddressSpace", "(", ")", ")", "&&", "!", "WasmSym", "->", "getType", "(", ")", ")", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MO", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetMachine", "&", "TM", "=", "MF", ".", "getTarget", "(", ")", ";", "const", "Function", "&", "CurrentFunc", "=", "MF", ".", "getFunction", "(", ")", ";", "Type", "*", "GlobalVT", "=", "Global", "->", "getValueType", "(", ")", ";"], "ground_truth": ["SmallVector", "<", "MVT", ",", "<NUM_LIT>", ">", "VTs", ";"], "File": "WebAssemblyMCInstLower21", "Func": "GetGlobalAddressSymbol", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 21577, "Length": 132, "Cover_Rate": 0.3848396501457726, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "AMDGPUDAGToDAGISel", "::", "SelectMUBUFAddr64", "(", "SDValue", "Addr", ",", "SDValue", "&", "SRsrc", ",", "SDValue", "&", "VAddr", ",", "SDValue", "&", "Offset", ",", "SDValue", "&", "SLC", ")", "const", "{", "SLC", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "SelectMUBUFAddr64", "(", "Addr", ",", "SRsrc", ",", "VAddr", ",", "Offset", ")", ";"], "File": "AMDGPUISelDAGToDAG104", "Func": "SelectMUBUFAddr64", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21578, "Length": 49, "Cover_Rate": 0.9423076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "poly64x2_t", ")", "__builtin_aarch64_get_qregciv2di_pss", "(", "__o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "poly64x2_t", ")", "__builtin_aarch64_get_qregciv2di_pss", "(", "__o", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "poly64x2_t", ")", "__builtin_aarch64_get_qregciv2di_pss", "(", "__o", ",", "<NUM_LIT>", ")", ";"], "File": "arm", "Func": "neon4_vld3q_p64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21579, "Length": 51, "Cover_Rate": 0.6296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MI", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_FCONSTANT", "&&", "OpIdx", "==", "-", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["MIB", ".", "addImm", "(", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getFPImm", "(", ")", "->", "getValueAPF", "(", ")", ")", ")", ";"], "File": "AArch64InstructionSelector (2)", "Func": "renderFPImm16", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21580, "Length": 43, "Cover_Rate": 0.6615384615384615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Module", "*", "Mod", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", "->", "getParent", "(", ")", ";", "unsigned", "char", "OpFlag", "=", "Subtarget", ".", "classifyGlobalReference", "(", "nullptr", ",", "*", "Mod", ")", ";", "unsigned", "WrapperKind", "=", "<STR_LIT>", ";", "CodeModel", "::", "Model", "M", "=", "DAG", ".", "getTarget", "(", ")", ".", "getCodeModel", "(", ")", ";", "if", "(", "Subtarget", ".", "isPICStyleRIPRel", "(", ")", "&&", "(", "M", "==", "CodeModel", "::", "Small", "||", "M", "==", "CodeModel", "::", "Kernel", ")", ")", "WrapperKind", "=", "<STR_LIT>", ";", "auto", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getTargetExternalSymbol", "(", "Sym", ",", "PtrVT", ",", "OpFlag", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "WrapperKind", ",", "DL", ",", "PtrVT", ",", "Result", ")", ";", "if", "(", "isPositionIndependent", "(", ")", "&&", "!", "Subtarget", ".", "is64Bit", "(", ")", ")", "{"], "ground_truth": ["Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", ")", ",", "PtrVT", ")", ",", "Result", ")", ";"], "File": "X86ISelLowering10", "Func": "LowerExternalSymbol", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21581, "Length": 168, "Cover_Rate": 0.6746987951807228, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "unsigned", "B", "=", "Value", "&", "<NUM_LIT>", ";"], "ground_truth": ["B", "|=", "<NUM_LIT>", ";"], "File": "ARMAsmParser (2)2", "Func": "addNEONvmovByteReplicateOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21582, "Length": 35, "Cover_Rate": 0.36082474226804123, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "XTL", ".", "getTargetMachine", "(", ")", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Small", ")", "return", "true", ";"], "ground_truth": ["Type", "*", "ObjType", "=", "GV", "->", "getValueType", "(", ")", ";"], "File": "XCoreISelLowering (2)1", "Func": "IsSmallObject", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21583, "Length": 29, "Cover_Rate": 0.32222222222222224, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "switch", "(", "<ISA_LIT>16Expr", "->", "getKind", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_HI16", ":", "if", "(", "!", "isTargetMachO", "(", "STI", ")", "&&", "EvaluateAsPCRel", "(", "E", ")", ")", "Kind", "=", "MCFixupKind", "(", "isThumb2", "(", "STI", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "else", "Kind", "=", "MCFixupKind", "(", "isThumb2", "(", "STI", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_LO16", ":", "if", "(", "!", "isTargetMachO", "(", "STI", ")", "&&", "EvaluateAsPCRel", "(", "E", ")", ")", "Kind", "=", "MCFixupKind", "(", "isThumb2", "(", "STI", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "else", "Kind", "=", "MCFixupKind", "(", "isThumb2", "(", "STI", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "break", ";", "}", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "<NUM_LIT>", ",", "E", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter1", "Func": "getHiLo16ImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21584, "Length": 143, "Cover_Rate": 0.3341121495327103, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "foldMemoryOperandImpl", "(", "MachineFunction", "&", "MF", ",", "MachineInstr", "*", "MI", ",", "ArrayRef", "<", "unsigned", ">", "Ops", ",", "MachineBasicBlock", "::", "iterator", "InsertPt", ",", "MachineInstr", "*", "LoadMI", ")", "const", "override", "{", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "HexagonInstrInfo39", "Func": "foldMemoryOperandImpl", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 21585, "Length": 34, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Init<ISA_LIT>MCRegisterInfo", "(", "X", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "X", ";"], "File": "P2MCTargetDesc", "Func": "createP2MCRegisterInfo", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21586, "Length": 10, "Cover_Rate": 0.3225806451612903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "nb", ",", "ne", ";", "if", "(", "!", "rs6000_is_valid_mask", "(", "operands", "[", "<NUM_LIT>", "]", ",", "&", "nb", ",", "&", "ne", ",", "mode", ")", ")", "gcc_unreachable", "(", ")", ";", "if", "(", "mode", "==", "DImode", "&&", "ne", "==", "<NUM_LIT>", ")", "{", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "LSHIFTRT", "&&", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "<NUM_LIT>", "-", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "<NUM_LIT>", "-", "nb", ")", ";", "if", "(", "dot", ")", "return", "<STR_LIT>", ";", "return", "<STR_LIT>", ";", "}", "if", "(", "mode", "==", "DImode", "&&", "nb", "==", "<NUM_LIT>", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "<NUM_LIT>", "-", "ne", ")", ";", "if", "(", "dot", ")", "return", "<STR_LIT>", ";", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "powerpcspe", "Func": "rs6000_insn_for_shift_mask", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21587, "Length": 134, "Cover_Rate": 0.4511784511784512, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "decodeRegisterClass", "(", "Inst", ",", "RegNo", ",", "CRRegs", ")", ";"], "ground_truth": ["}"], "File": "PPCDisassembler16", "Func": "DecodeCRRCRegisterClass", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21588, "Length": 11, "Cover_Rate": 0.3548387096774194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "Target", "The<ISA_LIT>32Target", ";", "return", "The<ISA_LIT>32Target", ";"], "ground_truth": ["}"], "File": "SPIRVTargetInfo", "Func": "getTheSPIRV32Target", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 21589, "Length": 8, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DiagnosticPredicate", "isSVEPreferredLogicalImm", "(", ")", "const", "{", "if", "(", "isLogicalImm", "<", "T", ">", "(", ")", "&&", "!", "isSVECpyImm", "<", "T", ">", "(", ")", ")", "return", "DiagnosticPredicateTy", "::", "Match", ";"], "ground_truth": ["return", "DiagnosticPredicateTy", "::", "NoMatch", ";"], "File": "AArch64AsmParser (2)2", "Func": "isSVEPreferredLogicalImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21590, "Length": 33, "Cover_Rate": 0.9705882352941176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "tree", "gcn_reduction_update", "(", "location_t", "loc", ",", "gimple_stmt_iterator", "*", "gsi", ",", "tree", "ptr", ",", "tree", "var", ",", "tree_code", "op", ")", "{"], "ground_truth": ["tree", "type", "=", "TREE_TYPE", "(", "var", ")", ";"], "File": "gcn-tree", "Func": "gcn_reduction_update", "Target": "gcn", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 21591, "Length": 29, "Cover_Rate": 0.3493975903614458, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", "==", "<NUM_LIT>", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";"], "ground_truth": ["return", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "File": "AArch64InstrInfo1", "Func": "isLoadFromStackSlot", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21592, "Length": 88, "Cover_Rate": 0.5945945945945946, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512", ")", "__builtin_ia32_andnps512_mask", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v16sf", ")", "__B", ",", "(", "__v16sf", ")", "_mm512_setzero_ps", "(", ")", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512dqintrin", "Func": "_mm512_andnot_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21593, "Length": 31, "Cover_Rate": 0.5849056603773585, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>MCExpr", "(", "VariantKind", "Kind", ",", "const", "MCExpr", "*", "Expr", ")", ":", "Kind", "(", "Kind", ")", ",", "Expr", "(", "Expr", ")", "{"], "ground_truth": ["}"], "File": "RISCVMCExpr17", "Func": "RISCVMCExpr", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21594, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PassConfig", "::", "addRegBankSelect", "(", ")", "{", "addPass", "(", "new", "RegBankSelect", "(", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMTargetMachine", "Func": "addRegBankSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21595, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "IsCPSRDead", "(", "Instr", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "Instr", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "Instr", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "Instr", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "<STR_LIT>", "&&", "Instr", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "Instr", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "<STR_LIT>", "&&", "Instr", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ";", "}"], "ground_truth": ["}"], "File": "ARMFeatures (2)", "Func": "isV8EligibleForIT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21596, "Length": 195, "Cover_Rate": 0.5078125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AccessKind", "AccessToCheck", "=", "AK_Write", ";", "if", "(", "sForm", "(", "MI", ")", "!=", "MI", ".", "getOpcode", "(", ")", ")", "AccessToCheck", "=", "AK_All", ";", "return", "!", "areCFlagsAccessedBetweenInstrs", "(", "&", "MI", ",", "&", "CmpInstr", ",", "&", "TRI", ",", "AccessToCheck", ")", ";"], "ground_truth": ["}"], "File": "AArch64InstrInfo51", "Func": "canInstrSubstituteCmpInstr", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21597, "Length": 39, "Cover_Rate": 0.30708661417322836, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Blocks", ".", "size", "(", ")", ";"], "ground_truth": ["}"], "File": "HexagonVectorCombine", "Func": "size", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 21598, "Length": 8, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Fn", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getFunction", "(", ")", ";"], "ground_truth": ["auto", "Attr", "=", "Fn", "->", "getFnAttribute", "(", "<STR_LIT>", ")", ";"], "File": "X86MCInstLower103", "Func": "recordSled", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21599, "Length": 27, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "check_use_sfunc_addr", "(", "rtx", "insn", ",", "rtx", "reg", ")", "{", "while", "(", "(", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", ")", "{", "if", "(", "GET_CODE", "(", "insn", ")", "==", "CODE_LABEL", "||", "GET_CODE", "(", "insn", ")", "==", "JUMP_INSN", ")", "break", ";", "if", "(", "!", "INSN_P", "(", "insn", ")", ")", "continue", ";", "if", "(", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "SEQUENCE", ")", "insn", "=", "XVECEXP", "(", "PATTERN", "(", "insn", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "!=", "PARALLEL", "||", "get_attr_type", "(", "insn", ")", "!=", "TYPE_SFUNC", ")", "continue", ";"], "File": "sh3", "Func": "check_use_sfunc_addr", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21600, "Length": 97, "Cover_Rate": 0.8508771929824561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "FixupKind", "==", "MCFixupKind", "(", "<STR_LIT>", ")", ")", "ImmOffset", "-=", "<NUM_LIT>", ";", "if", "(", "FixupKind", "==", "MCFixupKind", "(", "<STR_LIT>", ")", ")", "ImmOffset", "-=", "<NUM_LIT>", ";", "if", "(", "ImmOffset", ")", "Expr", "=", "MCBinaryExpr", "::", "CreateAdd", "(", "Expr", ",", "MCConstantExpr", "::", "Create", "(", "ImmOffset", ",", "Ctx", ")", ",", "Ctx", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "CurByte", ",", "Expr", ",", "FixupKind", ")", ")", ";", "EmitConstant", "(", "<NUM_LIT>", ",", "Size", ",", "CurByte", ",", "OS", ")", ";"], "ground_truth": ["}"], "File": "X86MCCodeEmitter17", "Func": "EmitImmediate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21601, "Length": 78, "Cover_Rate": 0.4083769633507853, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "||", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "TII", ".", "loadRegFromStackSlot", "(", "MBB", ",", "MI", ",", "Reg", ",", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";", "}", "unsigned", "Opc", "=", "STI", ".", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "&&", "!", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "continue", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "Reg", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "X86FrameLowering41", "Func": "restoreCalleeSavedRegisters", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21602, "Length": 165, "Cover_Rate": 0.4896142433234421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasBF16", ";"], "ground_truth": ["}"], "File": "AArch64Subtarget (2)1", "Func": "hasBF16", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21603, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "sh_mode_entry", "(", "int", "entity", "ATTRIBUTE_UNUSED", ")", "{", "return", "NORMAL_MODE", "(", "entity", ")", ";"], "ground_truth": ["}"], "File": "sh", "Func": "sh_mode_entry", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21604, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "NormalizeBuildVector", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "assert", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "EltTy", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "if", "(", "EltTy", ".", "isFloatingPoint", "(", ")", "||", "EltTy", ".", "getSizeInBits", "(", ")", ">", "<NUM_LIT>", ")", "return", "Op", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "for", "(", "SDValue", "Lane", ":", "Op", "->", "ops", "(", ")", ")", "{", "if", "(", "auto", "*", "CstLane", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Lane", ")", ")", "{", "APInt", "LowBits", "(", "EltTy", ".", "getSizeInBits", "(", ")", ",", "CstLane", "->", "getZExtValue", "(", ")", ")", ";", "Lane", "=", "DAG", ".", "getConstant", "(", "LowBits", ".", "getZExtValue", "(", ")", ",", "dl", ",", "<STR_LIT>", ")", ";", "}", "Ops", ".", "push_back", "(", "Lane", ")", ";", "}", "return", "DAG", ".", "getBuildVector", "(", "VT", ",", "dl", ",", "Ops", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering (2)", "Func": "NormalizeBuildVector", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21605, "Length": 158, "Cover_Rate": 0.9753086419753086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "TREE_NAME_EQ", "(", "name", ",", "ATTR_INTR", ")", ")", "{", "if", "(", "TREE_CODE", "(", "TREE_TYPE", "(", "*", "node", ")", ")", "==", "FUNCTION_TYPE", "&&", "!", "VOID_TYPE_P", "(", "TREE_TYPE", "(", "TREE_TYPE", "(", "*", "node", ")", ")", ")", ")", "message", "=", "<STR_LIT>", ";", "else", "{", "TREE_USED", "(", "*", "node", ")", "=", "<NUM_LIT>", ";", "DECL_PRESERVE_P", "(", "*", "node", ")", "=", "<NUM_LIT>", ";", "}", "if", "(", "is_critical_func", "(", "*", "node", ")", ")", "{", "warning", "(", "OPT_Wattributes", ",", "<STR_LIT>", ")", ";", "DECL_ATTRIBUTES", "(", "*", "node", ")", "=", "remove_attribute", "(", "ATTR_CRIT", ",", "DECL_ATTRIBUTES", "(", "*", "node", ")", ")", ";", "}", "}", "else", "if", "(", "TREE_NAME_EQ", "(", "name", ",", "ATTR_REENT", ")", ")", "{", "if", "(", "is_naked_func", "(", "*", "node", ")", ")", "message", "=", "<STR_LIT>", ";", "else", "if", "(", "is_critical_func", "(", "*", "node", ")", ")", "message", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "TREE_NAME_EQ", "(", "name", ",", "ATTR_CRIT", ")", ")", "{"], "ground_truth": ["if", "(", "is_naked_func", "(", "*", "node", ")", ")", "message", "=", "<STR_LIT>", ";"], "File": "msp4306", "Func": "msp430_attr", "Target": "msp430", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 21606, "Length": 156, "Cover_Rate": 0.37410071942446044, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>MCCodeEmitter", "(", ")", "{"], "ground_truth": ["}"], "File": "Cpu0MCCodeEmitter1", "Func": "~Cpu0MCCodeEmitter", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21607, "Length": 6, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "LowerJumpTable", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerTRAMPOLINE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ",", "<ISA_LIT>SubTarget", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVAARG", "(", "Op", ",", "DAG", ",", "<ISA_LIT>SubTarget", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSTACKRESTORE", "(", "Op", ",", "DAG", ",", "<ISA_LIT>SubTarget", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ",", "<ISA_LIT>SubTarget", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ",", "Op", ".", "getDebugLoc", "(", ")", ")", ";"], "File": "PPCISelLowering115", "Func": "LowerOperation", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21608, "Length": 116, "Cover_Rate": 0.30687830687830686, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512", ")", "__builtin_ia32_vfnmsubps512_mask", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v16sf", ")", "__B", ",", "(", "__v16sf", ")", "__C", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_fnmsub_round_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21609, "Length": 31, "Cover_Rate": 0.5166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "C_RegisterClass", ";", "case", "'I'", ":", "case", "'J'", ":", "case", "'K'", ":", "case", "'L'", ":", "case", "'M'", ":", "case", "'N'", ":", "case", "'O'", ":", "case", "'P'", ":", "return", "C_Immediate", ";", "case", "'C'", ":", "if", "(", "Constraint", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{", "case", "'0'", ":", "case", "'i'", ":", "case", "'j'", ":", "return", "C_Immediate", ";", "default", ":", "break", ";", "}", "break", ";", "default", ":", "break", ";"], "ground_truth": ["}"], "File": "M68kISelLowering", "Func": "getConstraintType", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21610, "Length": 75, "Cover_Rate": 0.6147540983606558, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "imm", ")", "==", "CONST_INT", ")", "return", "true", ";", "gcc_assert", "(", "CONST_WIDE_INT_NUNITS", "(", "imm", ")", "==", "<NUM_LIT>", ")", ";"], "ground_truth": ["rtx", "lo", "=", "GEN_INT", "(", "CONST_WIDE_INT_ELT", "(", "imm", ",", "<NUM_LIT>", ")", ")", ";"], "File": "aarch64", "Func": "aarch64_mov128_immediate", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21611, "Length": 35, "Cover_Rate": 0.43209876543209874, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "emit_insn", "(", "gen_rtx_SET", "(", "reg", ",", "mem", ")", ")", ";", "}", "emit_use", "(", "reg", ")", ";", "}", "else", "{", "if", "(", "SPR_P", "(", "REGNO", "(", "reg", ")", ")", ")", "{", "rtx", "temp", "=", "gen_rtx_REG", "(", "mode", ",", "TEMP_REGNO", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "temp", ",", "reg", ")", ")", ";", "frv_frame_insn", "(", "gen_rtx_SET", "(", "mem", ",", "temp", ")", ",", "frv_dwarf_store", "(", "reg", ",", "stack_offset", ")", ")", ";", "}", "else", "if", "(", "mode", "==", "DImode", ")", "{", "rtx", "reg1", "=", "gen_rtx_REG", "(", "SImode", ",", "REGNO", "(", "reg", ")", ")", ";", "rtx", "reg2", "=", "gen_rtx_REG", "(", "SImode", ",", "REGNO", "(", "reg", ")", "+", "<NUM_LIT>", ")", ";", "rtx", "set1", "=", "frv_dwarf_store", "(", "reg1", ",", "stack_offset", ")", ";", "rtx", "set2", "=", "frv_dwarf_store", "(", "reg2", ",", "stack_offset", "+", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "REG", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "REG", ")", "{", "rtx", "temp", "=", "gen_rtx_REG", "(", "SImode", ",", "TEMP_REGNO", ")", ";", "emit_move_insn", "(", "temp", ",", "gen_rtx_PLUS", "(", "SImode", ",", "XEXP", "(", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "XEXP", "(", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", ";"], "ground_truth": ["mem", "=", "gen_rtx_MEM", "(", "DImode", ",", "temp", ")", ";"], "File": "frv", "Func": "frv_frame_access", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 21612, "Length": 229, "Cover_Rate": 0.48210526315789476, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "expandLoadImm", "(", "MCInst", "&", "Inst", ",", "bool", "Is32BitImm", ",", "SMLoc", "IDLoc", ",", "MCStreamer", "&", "Out", ",", "const", "MCSubtargetInfo", "*", "STI", ")", "{", "const", "MCOperand", "&", "ImmOp", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "ImmOp", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "MCOperand", "&", "DstRegOp", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "DstRegOp", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "loadImmediate", "(", "ImmOp", ".", "getImm", "(", ")", ",", "DstRegOp", ".", "getReg", "(", ")", ",", "<STR_LIT>", ",", "Is32BitImm", ",", "false", ",", "IDLoc", ",", "Out", ",", "STI", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "MipsAsmParser (2)4", "Func": "expandLoadImm", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21613, "Length": 106, "Cover_Rate": 0.9724770642201835, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "InstrItins", ";"], "ground_truth": ["}"], "File": "X86TargetMachine20", "Func": "getInstrItineraryData", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21614, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ";", "const", "MCOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "<STR_LIT>", "ShOpc", "=", "<STR_LIT>", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "O", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "(", "ShOpc", ")", ";", "if", "(", "ShOpc", "==", "<STR_LIT>", ")", "return", ";", "O", "<<", "' '", ";"], "ground_truth": ["printRegName", "(", "O", ",", "MO2", ".", "getReg", "(", ")", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printSORegRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21615, "Length": 83, "Cover_Rate": 0.6014492753623188, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m64", ")", "__builtin_ia32_pmulhuw", "(", "(", "__v4hi", ")", "__A", ",", "(", "__v4hi", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin4", "Func": "_mm_mulhi_pu16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21616, "Length": 18, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "r1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "RHS", ")", ";", "const", "APFloat", "K0Val", "(", "BitsToFloat", "(", "<NUM_LIT>", ")", ")", ";", "const", "SDValue", "K0", "=", "DAG", ".", "getConstantFP", "(", "K0Val", ",", "<STR_LIT>", ")", ";", "const", "APFloat", "K1Val", "(", "BitsToFloat", "(", "<NUM_LIT>", ")", ")", ";", "const", "SDValue", "K1", "=", "DAG", ".", "getConstantFP", "(", "K1Val", ",", "<STR_LIT>", ")", ";", "const", "SDValue", "One", "=", "DAG", ".", "getTargetConstantFP", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "EVT", "SetCCVT", "=", "getSetCCResultType", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["SDValue", "r2", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "SetCCVT", ",", "r1", ",", "K0", ",", "<STR_LIT>", ")", ";"], "File": "SIISelLowering126", "Func": "LowerFDIV32", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21617, "Length": 118, "Cover_Rate": 0.3881578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Is32", "=", "(", "VT", "==", "<STR_LIT>", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "MachineSDNode", "*", "CmpSwap", "=", "nullptr", ";", "if", "(", "Subtarget", "->", "hasAddr64", "(", ")", ")", "{", "SDValue", "SRsrc", ",", "VAddr", ",", "SOffset", ",", "Offset", ",", "SLC", ";", "if", "(", "SelectMUBUFAddr64", "(", "Mem", "->", "getBasePtr", "(", ")", ",", "SRsrc", ",", "VAddr", ",", "SOffset", ",", "Offset", ",", "SLC", ")", ")", "{", "unsigned", "Opcode", "=", "Is32", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "CmpVal", "=", "Mem", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "GLC", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "SL", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "CmpVal", ",", "VAddr", ",", "SRsrc", ",", "SOffset", ",", "Offset", ",", "GLC", ",", "SLC", ",", "Mem", "->", "getChain", "(", ")", "}", ";", "CmpSwap", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "SL", ",", "Mem", "->", "getVTList", "(", ")", ",", "Ops", ")", ";", "}", "}", "if", "(", "!", "CmpSwap", ")", "{", "SDValue", "SRsrc", ",", "SOffset", ",", "Offset", ",", "SLC", ";", "if", "(", "SelectMUBUFOffset", "(", "Mem", "->", "getBasePtr", "(", ")", ",", "SRsrc", ",", "SOffset", ",", "Offset", ",", "SLC", ")", ")", "{", "unsigned", "Opcode", "=", "Is32", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "CmpVal", "=", "Mem", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "GLC", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "SL", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "CmpVal", ",", "SRsrc", ",", "SOffset", ",", "Offset", ",", "GLC", ",", "SLC", ",", "Mem", "->", "getChain", "(", ")", "}", ";", "CmpSwap", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "SL", ",", "Mem", "->", "getVTList", "(", ")", ",", "Ops", ")", ";", "}", "}", "if", "(", "!", "CmpSwap", ")", "{", "SelectCode", "(", "N", ")", ";", "return", ";", "}", "MachineMemOperand", "*", "MMO", "=", "Mem", "->", "getMemOperand", "(", ")", ";", "CurDAG", "->", "setNodeMemRefs", "(", "CmpSwap", ",", "{", "MMO", "}", ")", ";", "unsigned", "SubReg", "=", "Is32", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["SDValue", "Extract", "=", "CurDAG", "->", "getTargetExtractSubreg", "(", "SubReg", ",", "SL", ",", "VT", ",", "SDValue", "(", "CmpSwap", ",", "<NUM_LIT>", ")", ")", ";"], "File": "AMDGPUISelDAGToDAG40", "Func": "SelectATOMIC_CMP_SWAP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21618, "Length": 323, "Cover_Rate": 0.7408256880733946, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "result", "=", "arm_rtx_costs_internal", "(", "x", ",", "(", "enum", "rtx_code", ")", "code", ",", "(", "enum", "rtx_code", ")", "outer_code", ",", "current_tune", "->", "insn_extra_cost", ",", "total", ",", "speed", ")", ";"], "ground_truth": ["if", "(", "dump_file", "&&", "arm_verbose_cost", ")", "{"], "File": "arm", "Func": "arm_rtx_costs", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21619, "Length": 34, "Cover_Rate": 0.30357142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "LowerVectorCTLZ_AVX512CDI", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ")", "{", "assert", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "MVT", "EltVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "assert", "(", "(", "EltVT", "==", "<STR_LIT>", "||", "EltVT", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "NumElems", ">", "<NUM_LIT>", "||", "(", "NumElems", "==", "<NUM_LIT>", "&&", "!", "Subtarget", ".", "canExtendTo512DQ", "(", ")", ")", ")", "return", "LowerVectorIntUnary", "(", "Op", ",", "DAG", ")", ";", "MVT", "NewVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "NumElems", ")", ";"], "ground_truth": ["assert", "(", "(", "NewVT", ".", "is256BitVector", "(", ")", "||", "NewVT", ".", "is512BitVector", "(", ")", ")", "&&", "<STR_LIT>", ")", ";"], "File": "X86ISelLowering (2)6", "Func": "LowerVectorCTLZ_AVX512CDI", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21620, "Length": 132, "Cover_Rate": 0.5523012552301255, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "RegNo", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "RegNo", ")", ")", "return", "<ISA_LIT>InstPrinter", "::", "getRegisterName", "(", "RegNo", ")", ";", "return", "utostr", "(", "TargetRegisterInfo", "::", "virtReg2Index", "(", "RegNo", ")", "+", "NumArgs", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyAsmPrinter36", "Func": "regToString", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 21621, "Length": 40, "Cover_Rate": 0.7547169811320755, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isAddr32", "(", ")", "const", "{", "return", "isAddrN", "<", "<NUM_LIT>", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "M68kAsmParser", "Func": "isAddr32", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21622, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Callee", "||", "Callee", "->", "isDeclaration", "(", ")", ")", "return", "llvm", "::", "InlineCost", "::", "getNever", "(", "<STR_LIT>", ")", ";", "if", "(", "CS", ".", "isNoInline", "(", ")", ")", "return", "llvm", "::", "InlineCost", "::", "getNever", "(", "<STR_LIT>", ")", ";", "TargetTransformInfo", "&", "TTI", "=", "TTIWP", "->", "getTTI", "(", "*", "Callee", ")", ";", "if", "(", "!", "TTI", ".", "areInlineCompatible", "(", "Caller", ",", "Callee", ")", ")", "return", "llvm", "::", "InlineCost", "::", "getNever", "(", "<STR_LIT>", ")", ";", "if", "(", "CS", ".", "hasFnAttr", "(", "Attribute", "::", "AlwaysInline", ")", ")", "{", "auto", "IsViable", "=", "isInlineViable", "(", "*", "Callee", ")", ";", "if", "(", "IsViable", ")", "return", "llvm", "::", "InlineCost", "::", "getAlways", "(", "<STR_LIT>", ")", ";", "return", "llvm", "::", "InlineCost", "::", "getNever", "(", "IsViable", ".", "message", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInline15", "Func": "getInlineCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21623, "Length": 121, "Cover_Rate": 0.31266149870801035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>SchedStrategy", "::", "releaseTopNode", "(", "SUnit", "*", "SU", ")", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "SU", "->", "dump", "(", "DAG", ")", ";", ")", ";"], "File": "R600MachineScheduler11", "Func": "releaseTopNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21624, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "getVShiftImm", "(", "Op", ",", "ElementBits", ",", "Cnt", ")", ")", "return", "false", ";"], "ground_truth": ["return", "(", "Cnt", ">=", "<NUM_LIT>", "&&", "Cnt", "<=", "ElementBits", ")", ";"], "File": "AArch64ISelLowering109", "Func": "isVShiftRImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21625, "Length": 26, "Cover_Rate": 0.3939393939393939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "--", "StackTop", ";", "pushReg", "(", "getFPReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ";", "}", "else", "{", "duplicateToTop", "(", "Reg", ",", "getFPReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "I", ")", ";", "}", "MI", ".", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "MI", ".", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "getConcreteOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", ")", ";", "MI", ".", "dropDebugNumber", "(", ")", ";"], "ground_truth": ["}"], "File": "X86FloatingPoint15", "Func": "handleOneArgFPRW", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21626, "Length": 77, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint8x16_t", "__res", "=", "__builtin_mve_vidupq_n_uv16qi", "(", "*", "__a", ",", "__imm", ")", ";", "*", "__a", "+=", "__imm", "*", "<NUM_LIT>", ";"], "ground_truth": ["return", "__res", ";"], "File": "arm", "Func": "mve___arm_vidupq_wb_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21627, "Length": 21, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "pru_regno_ok_for_base_p", "(", "regno", ",", "strict_p", ")", ";"], "ground_truth": ["}"], "File": "pru-protos", "Func": "pru_regno_ok_for_index_p", "Target": "pru", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21628, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "comp_reg", "=", "cmp_op0", ";", "condition", "=", "gen_rtx_fmt_ee", "(", "signed_condition", "(", "code", ")", ",", "SImode", ",", "comp_reg", ",", "const0_rtx", ")", ";", "emit_jump_insn", "(", "gen_condjump", "(", "condition", ",", "label1", ")", ")", ";", "}", "else", "if", "(", "code", "==", "EQ", "||", "code", "==", "NE", ")", "{", "emit_insn", "(", "gen_xorsi3", "(", "comp_reg", ",", "cmp_op0", ",", "cmp_op1", ")", ")", ";", "condition", "=", "gen_rtx_fmt_ee", "(", "signed_condition", "(", "code", ")", ",", "SImode", ",", "comp_reg", ",", "const0_rtx", ")", ";"], "ground_truth": ["emit_jump_insn", "(", "gen_condjump", "(", "condition", ",", "label1", ")", ")", ";"], "File": "microblaze", "Func": "microblaze_expand_conditional_branch", "Target": "microblaze", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 21629, "Length": 81, "Cover_Rate": 0.3875598086124402, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GepNode", "(", ")", ":", "Flags", "(", "<NUM_LIT>", ")", ",", "Parent", "(", "nullptr", ")", ",", "Idx", "(", "nullptr", ")", ",", "PTy", "(", "nullptr", ")", "{"], "ground_truth": ["}"], "File": "HexagonCommonGEP10", "Func": "GepNode", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 21630, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}